(57)【要約】【課題】金属シリサイド層を設けることなくベース抵抗の低減を可能としたバイポーラトランジスタ、及びこのバイポーラトランジスタを有する半導体装置、及びこの半導体装置の製造方法を提供する。【解決手段】ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタ、及びこのバイポーラトランジスタを有する半導体装置、及びこの半導体装置の製造方法において、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けるようにする。ベース取出電極に接続するベース電極は、エミッタ電極を挟んでコレクタ電極の反対側に設ける。【選択図】図１
2006135194.tif 000002
【特許請求の範囲】
【請求項１】
ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタにおいて、
前記絶縁膜には、前記エミッタ領域を囲繞して前記ベース領域に接続した筒状のベース取出電極を設けたことを特徴とするバイポーラトランジスタ。
【請求項２】
前記ベース取出電極に接続するベース電極は、エミッタ電極を挟んでコレクタ電極の反対側に設けたことを特徴とする請求項１記載のバイポーラトランジスタ。
【請求項３】
ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタを有する半導体装置において、
前記絶縁膜には、前記エミッタ領域を囲繞して前記ベース領域に接続した筒状のベース取出電極を設けたことを特徴とする半導体装置。
【請求項４】
前記ベース取出電極に接続するベース電極は、前記バイポーラトランジスタのエミッタ電極を挟んでコレクタ電極の反対側に設けたことを特徴とする請求項３記載の半導体装置。
【請求項５】
コレクタ領域を設けた半導体基板の上側にベース領域を形成するとともに、このベース領域の上側にエミッタ領域を形成し、その後、絶縁膜で被覆するとともに、この絶縁膜に前記ベース領域と接続するベース取出電極を形成したバイポーラトランジスタを有する半導体装置の製造方法において、
前記ベース取出電極は、前記エミッタ領域を囲繞する筒状に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ、及びこのバイポーラトランジスタを有する半導体装置、及びこの半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、コレクタ埋込み拡散層を設けた半導体基板にエピタキシャル層を形成し、次いで熱拡散処理を行うことによりコレクタ領域を形成し、このコレクタ領域の上側に所要の不純物を注入してベース領域を形成し、さらにこのベース領域の上側に所要の不純物を注入することによりエミッタ領域を形成してバイポーラトランジスタを構成している半導体装置が知られている。
【０００３】
このような半導体装置では、バイポーラトランジスタにおけるエミッタ領域の形成後に、半導体基板の上面に層間絶縁膜を形成するとともに、この層間絶縁膜の所要位置にコレクタ領域、ベース領域、エミッタ領域にそれぞれ達するコンタクトホールを形成して、このコンタクトホールを金属ＣＶＤ膜で埋め戻すことによりコレクタ取出電極、ベース取出電極、エミッタ取出電極を形成している。
【０００４】
このようなバイポーラトランジスタでは、ノイズ特性を向上させるためにベース領域のベース抵抗を低減させることが行われており、特に、ベース領域の表面に金属シリサイド層を形成して抵抗値を低減させている（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１５１９８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、金属シリサイド層を形成する場合には、金属シリサイド層を形成するための専用マスクの形成、金属膜の形成、シリサイド化のための熱処理などの工程が必要であって、製造コストが高騰するという問題があった。
【０００６】
しかも、比較的厚く形成された層間絶縁膜に１回のエッチングでコンタクトホールを形成するために、エッチング工程におけるアスペクト比の制限により大面積のコンタクトホールが必要となることによって、バイポーラトランジスタの形成に要する面積が大きくなり、半導体装置が大型化するおそれがあった。
【０００７】
そこで、金属シリサイド層を形成しなくてもベース抵抗を低減できるように、エミッタ領域を挟んでベース端子をそれぞれ設けるダブルベース構造も提案されているが、このようなダブルベース構造とした場合には、ベース端子の形成領域を確保するためにバイポーラトランジスタの形成に要する面積が大きくなり、半導体装置が大型化するおそれがあった。
【課題を解決するための手段】
【０００８】
そこで、本発明のバイポーラトランジスタでは、ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタにおいて、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けた。さらに、ベース取出電極に接続するベース電極は、エミッタ電極を挟んでコレクタ電極の反対側に設けたことにも特徴を有するものである。
【０００９】
また、本発明のバイポーラトランジスタを有する半導体装置では、ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタを有する半導体装置において、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けた。さらに、ベース取出電極に接続するベース電極は、バイポーラトランジスタのエミッタ電極を挟んでコレクタ電極の反対側に設けたことにも特徴を有するものである。
【００１０】
また、本発明の半導体装置の製造方法では、コレクタ領域を設けた半導体基板の上側にベース領域を形成するとともに、このベース領域の上側にエミッタ領域を形成し、その後、絶縁膜で被覆するとともに、この絶縁膜に前記ベース領域と接続するベース取出電極を形成したバイポーラトランジスタを有する半導体装置の製造方法において、ベース取出電極は、エミッタ領域を囲繞する筒状に形成することとした。
【発明の効果】
【００１１】
請求項１記載の発明では、ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタにおいて、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けたことによって、ベース取出電極とベース領域との接触面積を増大させることができ、バイポーラトランジスタの形成に要する面積を増大させることなくベース抵抗の低減を図ることができる。
【００１２】
請求項２記載の発明では、ベース取出電極に接続するベース電極は、エミッタ電極を挟んでコレクタ電極の反対側に設けたことによって、エミッタ電極とコレクタ電極との間の間隔をより小さくすることができ、バイポーラトランジスタの形成に要する面積が増大することを防止できる。
【００１３】
請求項３記載の発明では、ベース領域の上面にエミッタ領域を設け、絶縁膜で被覆したバイポーラトランジスタを有する半導体装置において、絶縁膜には、エミッタ領域を囲繞してベース領域に接続した筒状のベース取出電極を設けたことによって、請求項１記載の発明と同様に、ベース取出電極とベース領域との接触面積を増大させることができ、バイポーラトランジスタの形成に要する面積を増大させることなくベース抵抗の低減を図ることができる。したがって、動作特性の良好なバイポーラトランジスタを有する半導体装置の小型化を図ることができる。
【００１４】
請求項４記載の発明では、ベース取出電極に接続するベース電極は、バイポーラトランジスタのエミッタ電極を挟んでコレクタ電極の反対側に設けたことによって、請求項２記載の発明と同様に、エミッタ電極とコレクタ電極との間の間隔をより小さくすることができ、バイポーラトランジスタの形成に要する面積が増大することを防止できる。したがって、半導体装置の小型化を図ることができる。
【００１５】
請求項５記載の発明では、コレクタ領域を設けた半導体基板の上側にベース領域を形成するとともに、このベース領域の上側にエミッタ領域を形成し、その後、絶縁膜で被覆するとともに、この絶縁膜に前記ベース領域と接続するベース取出電極を形成したバイポーラトランジスタを有する半導体装置の製造方法において、ベース取出電極は、エミッタ領域を囲繞する筒状に形成することによって、ベース取出電極とベース領域との接触面積を増大させることができ、バイポーラトランジスタの形成に要する面積を増大させることなくベース抵抗の低減を図ることができる。
【発明を実施するための最良の形態】
【００１６】
本発明のバイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体装置では、バイポーラトランジスタのベース領域に接続したベース取出電極を、エミッタ領域を囲繞する筒状に形成しているものである。
【００１７】
図１は、本発明のバイポーラトランジスタにおけるベース取出電極の配置を示したバイポーラトランジスタの概略平面図であって、半導体基板上に形成されたベース領域７の上側の略中央部分にエミッタ領域９を形成しており、ベース取出電極14はエミッタ領域９を囲繞するように形成している。
【００１８】
ベース取出電極14を、エミッタ領域９を囲繞する筒状に形成することによって、ベース取出電極14とベース領域７との接触面積を増大させることができ、ベース抵抗の低減を図ることができる。
【００１９】
図１中、15はエミッタ取出電極、16はコレクタ取出領域５に接続したコレクタ取出電極である。また、18はベース取出電極14と接続したベース電極であり、19はエミッタ取出電極15と接続したエミッタ電極であり、20はコレクタ取出電極16と接続したコレクタ電極である。
【００２０】
ベース取出電極14に接続するベース電極18を、エミッタ電極19を挟んでコレクタ電極20の反対側に設けることにより、図１に示すように、エミッタ取出電極15とコレクタ取出電極16との間に位置したベース取出電極14とエミッタ取出電極15との間隔L1を、エミッタ取出電極15を挟んでコレクタ取出電極16の反対側に位置するとともにベース電極18が接続されたベース取出電極14とエミッタ取出電極15との間隔L2よりも小さくすることができるので、バイポーラトランジスタの形成に要する面積を増大させることを防止できる。しかも、ベース取出電極14をエミッタ領域９により近接させることができるので、ベース抵抗をさらに低減させることができる。
【００２１】
以下において、図２〜７の半導体装置におけるバイポーラトランジスタ部分の断面模式図を用いながら本実施形態のバイポーラトランジスタの製造方法を説明する。
【００２２】
本実施形態のバイポーラトランジスタは、所定領域にアンチモン（Sb）などのＮ型の不純物を注入したＰ型のシリコン基板1aを用いて構成しており、このシリコン基板１aの上面にＮ型のエピタキシャル半導体層1bを形成して半導体基板１を構成している。
【００２３】
エピタキシャル半導体層1bの形成後、熱処理工程によってシリコン基板1aに注入した不純物をエピタキシャル半導体層1bに拡散させて、図２に示すようにコレクタ埋込拡散層２を形成している。
【００２４】
さらに、半導体基板１にはＬＯＣＯＳ工程によって所定位置にフィールド酸化膜３を形成し、所定のフィールド酸化膜３の下側にＰ型の不純物をイオン注入して素子分離層４を形成している。そして、半導体基板１には所定位置にコレクタ埋込拡散層２に達するようにＮ型の不純物をイオン注入してコレクタ取出領域５を形成している。
【００２５】
このようにコレクタ取出領域５が形成された半導体基板１の上面には第１酸化膜６を形成し、その後、所要のレジストマスクを用いてベース領域部分の第１酸化膜６を除去してベース用開口6aを形成し、このベース用開口6aの部分にボロンなどのＰ型の不純物をイオン注入して、図３に示すように、ベース拡散層からなるベース領域７を形成している。なお、後述するようにベース取出電極14が接続されるベース領域７の部分には、Ｐ型の不純物を高濃度に注入している。ベース領域７の下側のＮ型のエピタキシャル半導体層1bがコレクタ領域となっている。
【００２６】
ベース領域７の形成後、半導体基板１の上面には第２酸化膜８を形成し、その後、所要のレジストマスクを用いてエミッタ領域部分の第２酸化膜８を除去して、図４に示すようにエミッタ用開口8aを形成している。
【００２７】
このエミッタ用開口8aの形成後、半導体基板１の上面にはポリシリコン層を形成し、このポリシリコン層にヒ素などのＮ型の不純物をイオン注入した後、適宜のレジストマスクを用いてポリシリコン層のパターンニングを行ってエミッタ領域９を形成している。
【００２８】
エミッタ領域９の形成後、図５に示すように、半導体基板１の上面には酸化膜などからなる層間絶縁膜10を形成し、ベース領域７、エミッタ領域９、コレクタ取出領域５の上方部分の層間絶縁膜10を適宜のレジストマスクを用いてエッチングすることにより、図６に示すように、ベース取出電極用コンタクトホール11、エミッタ取出電極用コンタクトホール12、コレクタ取出電極用コンタクトホール13を形成している。なお、層間絶縁膜10の形成後にはＣＭＰ（Chemical Mechanical Polishing）工程によって層間絶縁膜10の上面を平坦化している。
【００２９】
ベース取出電極用コンタクトホール11は、後述するベース取出電極14がエミッタ領域９を囲繞するように、エミッタ取出電極用コンタクトホール12を取り囲む筒状に形成している。
【００３０】
各コンタクトホール11,12,13の形成後、ＣＶＤ（Chemical Vapor Deposition）などの成膜工程によって半導体基板１の上面にタングステンなどによる金属膜を成膜して各コンタクトホール11,12,13の内部に金属を充填し、ベース取出電極14、エミッタ取出電極15、コレクタ取出電極16を形成している。なお、金属膜の成膜後、ＣＭＰ工程によって半導体基板１の上面を平坦化している。
【００３１】
その後、半導体基板１の上面には酸化膜などからなる絶縁膜17を形成し、この絶縁膜17の所要に位置に、ベース取出電極14、エミッタ取出電極15、コレクタ取出電極16とそれぞれ接続するベース電極18、エミッタ電極19、コレクタ電極20を形成するためのコンタクトホールを形成して、このコンタクトホールにＣＶＤなどの成膜工程によって所要の金属を充填して、図７に示すようにベース電極18、エミッタ電極19、コレクタ電極20を形成している。
【００３２】
このとき、絶縁膜17にコンタクトホールを形成するためのレジストマスクを調整することにより、ベース取出電極14に接続するベース電極18は、エミッタ電極19を挟んでコレクタ電極20の反対側に位置するようにし、エミッタ取出電極15とコレクタ取出電極16との間にはベース電極18を設けないようにしている。
【００３３】
図７中、21はベース電極18と接続したベース配線であり、22はエミッタ電極19と接続したエミッタ配線であり、23はコレクタ電極20と接続したコレクタ配線であり、各電極18,19,20の形成後に半導体基板１の上面に金属膜を形成して、この金属膜を所要の形状にパターンニングして形成している。
【００３４】
上記した実施形態では、ベース取出電極14が接続されるベース領域７の上面には金属シリサイド層を設けていないが、さらにベース抵抗を低減させる必要がある場合には、ベース領域７の上面に金属シリサイド層を設けてもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明にかかる半導体装置のバイポーラトランジスタ部分の概略平面図である。
【図２】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【図３】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【図４】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【図５】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【図６】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【図７】本発明にかかる半導体装置のバイポーラトランジスタ部分の断面模式図である。
【符号の説明】
【００３６】
５  コレクタ取出領域
７  ベース領域
９  エミッタ領域
14  ベース取出電極
15  エミッタ取出電極
16  コレクタ取出電極
18  ベース電極
19  エミッタ電極
20  コレクタ電極
【図１】
2006135194.tif 000003
【図２】
2006135194.tif 000004
【図３】
2006135194.tif 000005
【図４】
2006135194.tif 000006
【図５】
2006135194.tif 000007
【図６】
2006135194.tif 000008
【図７】
2006135194.tif 000009