(57)【要約】【課題】  反りが抑制された貼り合わせ基板の製造方法を提供する。【解決手段】  基板１４、１５を接着層１３を介して貼り合わせた後に、一方の基板１４を所望の厚さまで薄膜化する貼り合わせ基板の製造において、接着層１３が他方の基板１５との熱膨張係数差が異なる材質のとき、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜１６（または１７）を、貼り合わせ前に予め、他方の基板表面１５ａまたは基板裏面１５ｂに、あるいは一方の基板１４の貼り合わせ面１４ａに、あるいは貼り合わせ直後に、他方の基板の裏面１５ｂに、成膜する。【選択図】      図１
2006114847.tif 000002
【特許請求の範囲】
【請求項１】
接着層を介して貼り合わせた貼り合わせ基板の少なくとも一方の基板が薄膜化された半導体基板であり、
前記半導体基板に半導体素子が形成され、
他方の基板の貼り合わせ面または該他方の基板裏面に、前記貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されて成る
ことを特徴とする半導体装置。
【請求項２】
前記内部応力を有する膜が、前記他方の基板の側面に延長して成膜されて成る
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
接着層を介して貼り合わせた貼り合わせ基板の少なくとも一方の基板が薄膜化された半導体基板であり、
前記半導体基板に半導体素子が形成され、
前記一方の基板の貼り合わせ面に、前記貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されて成る
ことを特徴とする半導体装置。
【請求項４】
前記内部応力を有する膜が、前記一方の基板の側面に延長して成膜されて成る
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、
前記接着層が他方の基板との熱膨張係数差が異なる材質のとき、
前記薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を、前記貼り合わせ前に予め、前記他方の基板表面または基板裏面に成膜する
ことを特徴とする貼り合わせ基板の製造方法。
【請求項６】
前記内部応力を有する膜を、前記他方の基板表面または基板裏面から基板側面に延長するように成膜する
ことを特徴とする請求項５記載の貼り合わせ基板の製造方法。
【請求項７】
半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、
前記接着層が他方の基板との熱膨張係数差が異なる材質のとき、
前記薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を、前記貼り合わせ直後に、前記他方の基板の貼り合わせ面と反対の基板裏面に成膜する
ことを特徴とする貼り合わせ基板の製造方法。
【請求項８】
前記内部応力を有する膜を、前記他方の基板裏面から基板側面に延長するように成膜する
ことを特徴とする請求項７記載の貼り合わせ基板の製造方法。
【請求項９】
半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、
前記接着層が他方の基板との熱膨張係数差が異なる材質のとき、
前記薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を、前記一方の基板の貼り合わせ面側に予め成膜する
ことを特徴とする貼り合わせ基板の製造方法。
【請求項１０】
前記内部応力を有する膜を、前記一方の基板の貼り合わせ面から基板側面に延長して成膜する
ことを特徴とする請求項９記載の貼り合わせ基板の製造方法。
【請求項１１】
前記一方の基板を所望の厚さまで薄膜化するエッチング工程において、
前記薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が、該膜を成膜した側の基板とエッチング選択比を有している
ことを特徴とする請求項５乃至請求項１０のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項１２】
前記接着層が有機物質または無機物質である
ことを特徴とする請求項５乃至請求項１０のいずれか１項に記載の貼り合わせ基板の製造方法。
【請求項１３】
前記接着層が有機物質または無機物質である
ことを特徴とする請求項１１記載の貼り合わせ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置等の製造に適用される貼り合わせ基板の製造方法に関する。
【背景技術】
【０００２】
基板の薄膜化を目的とした例えば３次元実装の基礎技術として、貼り合わせ基板であるＳＯＩ（silicon on insulator）基板を用いることが知られている。また、３次元実装技術として、接着層を介して基板同士を貼り合わせた後、一方の基板の薄膜化を行った貼り合わせ基板を用いる技術が知られている。例えば、半導体装置の製造においても、このような貼り合わせ基板を用いることが行われる。半導体装置の製造では、この一方の基板を薄膜化した貼り合わせ基板を、一般的な半導体プロセスの処理装置に搬送して、所要の処理が行われる。処理装置内の作業位置までの貼り合わせ基板の搬送は、処理装置に付随した搬送機器で移動させている。また、作業時にも処理装置内の作業ステージやキャリアに貼り合わせ基板を装填させる。
ＳＯＩ基板としては、反りのないことが望ましく、特許文献１には、ＳＯＩ基板に貼り合わせる一方の基板の裏面または貼り合わせ面に貼り合わせ基板の反りを矯正する応力を有する膜を形成した構成が開示されている。
【０００３】
【特許文献１】特開平６−２６７８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の方法として、熱膨張係数が基板と異なる材質の接着層を用いて基板同士を貼り合わせると、基板と接着層との熱膨張係数の差によって内部応力が発生し、その内部応力を緩和するために貼り合わせ基板が凹凸のいずれかの方向に反ってしまう。また、貼り合わせ直後には反り量が許容範囲でも、一方の基板を薄膜化することで上下の応力のバランスが崩れ、いずれかの方向に貼り合わせ基板が反ってしまう。
凸型または凹型の反りは、接着層の内部応力だけでなく、貼り合せるそれぞれの基板が持っている内部応力を含めた全体の釣り合いによって、最終的に一方の基板を薄膜した後の反り量で決まる。
【０００５】
一般的な半導体プロセスの加工処理装置で貼り合わせ基板（いわゆるウェハ）を加工する場合は、搬送機器や作業ステージ、ウェハキャリア等の部品を用いて行う。この際、ウェハの反り量が大きい（例えば、ＳＩＭ規格以上）と、上記の搬送機器や作業ステージ、ウェハキャリアなどの部品の規格に会わず、これらの部品に貼り合わせ基板を十分接触させることができなくなり、既存の加工装置で作業が不可能になる。
【０００６】
例えば、図１８に示すように、反りのない貼り合わせ基板１について見る。この貼り合わせ基板１は、一方の半導体基板２と他方の半導体基板３が接着層４を介して貼り合わされ、一方の半導体基板２が薄膜化した貼り合わせ基板である。このように貼り合わせ基板１が反っていない場合は、図１９Ａに示すように、貼り合わせ基板１を搬送アーム５に正しく接触して載置することができ、安定して搬送作業を行うことできる。また、図１９Ｂに示すように、貼り合わせ基板１を、処理装置内のステージ６に正しく接触させて装填することができ、安定して作業を行うことができる。また、図１９Ｃに示すように、貼り合わせ基板１を、処理装置内のキャリア７に正しく接触させて装填することができ、安定して作業を行うことができる。
【０００７】
一方、接着層４との熱膨張差で、半導体基板２側が凹状となるように大きく反った貼り合わせ基板１について見る。この場合は、図２０Ａに示すように、貼り合わせ基板１を搬送アーム５に正しく接触して載置することができず、搬送作業が不可能になる。また、図２０Ｂに示すように、貼り合わせ基板１を処理装置内のステージ６に正しく接触して装填することができず、作業が不可能になる。また、図２０Ｃに示すように、貼り合わせ基板１を、処理装置内のキャリア７に正しく接触させて装填することができず、作業が不可能になる。
さらに、貼り合わせ基板１が、接着層４との熱膨張差で半導体基板２側が凸状となるように大きく反っている場合も、同様に搬送アーム５、処理装置内のステージ６、キャリア７にとの接触が正しくできず、作業が不可能になる。
【０００８】
このため、貼り合わせ基板の反り量をある所望の範囲内（いわゆる許容できる範囲内）に収める必要がある。
【０００９】
また、貼り合わせ後の一方の基板を薄膜化する際に、最終仕上げでウェットエッチング処理する場合がある。このとき、エッチング液の回り込みがあっても、基板に不具合が生じないことが望まれる。
【００１０】
また、このような貼り合わせ基板を用いて製造した半導体装置においては、製造後も、基板の反り、特性の劣化が生じない状態を維持することが望まれる。
【００１１】
本発明は、基板の反り、特性劣化を生じさせない半導体装置を提供するものである。
また、本発明は、半導体装置等に適用される貼り合わせ基板の製造方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に係る半導体装置は、接着層を介して貼り合わせた貼り合わせ基板の少なくとも一方の薄膜化された半導体基板に半導体素子が形成され、他方の基板の貼り合わせ面または該他方の基板裏面に、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されて成ることを特徴とする。
【００１３】
この半導体装置において、内部応力を有する膜は、他方の基板の側面に延長して成膜されていることが好ましい。
【００１４】
本発明に係わる半導体装置は、接着層を介して貼り合わせた貼り合わせ基板の少なくとも一方の薄膜化され半導体基板に半導体素子が形成され、一方の基板の貼り合わせ面に、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されて成ることを特徴とする。
【００１５】
この半導体装置において、内部応力を有する膜は、薄膜化された一方の基板の側面に延長して成膜されていることが好ましい。
【００１６】
本発明に係る貼り合わせ基板の製造方法は、半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、接着層が他方の基板との熱膨張係数差が異なる材質のとき、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を、貼り合わせ前に予め、他方の基板表面または基板裏面に成膜することを特徴とする。
【００１７】
この製造方法においては、内部応力を有する膜を他方の基板表面または基板裏面から基板側面に延長するように成膜することが好ましい。
【００１８】
本発明に係る貼り合わせ基板の製造方法は、半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、接着層が他方の基板との熱膨張係数差が異なる材質のとき、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を貼り合わせ直後に、他方の基板の貼り合わせ面と反対の基板裏面に成膜するもとが好ましい。
【００１９】
この製造方法においては、内部応力を有する膜を他方の基板裏面から基板側面に延長するように成膜することが好ましい。
【００２０】
本発明に係る貼り合わせ基板の製造方法は、半導体基板同士もしくは異種基板同士を接着層を介して貼り合わせた後に、一方の基板を所望の厚さまで薄膜化する貼り合わせ基板の製造において、接着層が他方の基板との熱膨張係数差が異なる材質のとき、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を一方の基板の貼り合わせ面側に予め成膜することを特徴とする。
【００２１】
この製造方法においては、内部応力を有する膜を一方の基板の貼り合わせ面から基板側面に延長して成膜することが好ましい。
【００２２】
上述の各製造方法では、一方の基板を所望の厚さまで薄膜化するエッチング工程において、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が、この膜を成膜した側の基板とエッチング選択比を有していることが好ましい。
接着層としては、有機物質または無機物質を用いることができる。
【発明の効果】
【００２３】
本発明の半導体装置によれば、接着層を介して貼り合わせた貼り合わせ基板の少なくとも一方の薄膜化した半導体基板に半導体素子が形成される。そして、この貼り合わせ基板の、他方の基板の貼り合わせ面または該他方の基板裏面に、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されるので、一方の基板の薄膜化後に他方の基板と接着層との熱膨張係数の差によって接着層に引張り方向あるいは圧縮方向の応力が生じても、上記膜の内部応力とが釣り合って貼り合わせ基板に反りが抑制される。従って、反りが抑制され、半導体素子の特性が劣化されない、信頼性の高いこの種の半導体装置を提供することができる。
【００２４】
また、本発明の半導体装置によれば、貼り合わせ基板の一方の基板の貼り合わせ面に、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜が成膜されるので、一方の基板の薄膜化後に他方の基板と接着層との熱膨張係数の差によって接着層に引張り方向あるいは圧縮方向の応力が生じても、上記膜の内部応力とが釣り合って貼り合わせ基板に反りが抑制される。従って、反りが抑制され、半導体素子の特性が劣化されない、信頼性の高いこの種の半導体装置を提供することができる。
【００２５】
本発明の半導体装置において、内部応力を有する膜が、該膜が成膜された側の基板側面に延長して成膜されるときは、基板側面が保護され、薄膜化の際の仕上げ用のエッチング液が基板側面に回り込んでも、基板に悪影響を与えることがない。
【００２６】
本発明の貼り合わせ基板の製造方法によれば、接着層を介して基板同士を貼り合わせた後、一方の基板を薄膜化する製法において、貼り合わせ前に予め、他方の基板の表面または裏面に、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を成膜することにより、一方の基板の薄膜化後に他方の基板と接着層との熱膨張係数の差によって接着層に引張り方向あるいは圧縮方向の応力が生じても、上記膜の内部応力とが釣り合って、反りの発生を抑制できる。
【００２７】
また、本発明の貼り合わせ基板の製造方法によれば、貼り合わせ直後に、他方の基板の貼り合わせ面と反対の裏面に、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を成膜することにより、一方の基板の薄膜化後に他方の基板と接着層との熱膨張係数の差によって接着層に引張り方向あるいは圧縮方向の応力が生じても、上記膜の内部応力とが釣り合って、反りの発生を抑制できる。
【００２８】
また、本発明の貼り合わせ基板の製造方法によれば、予め一方の基板の貼り合わせ面に、薄膜化後の貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜を成膜することにより、一方の基板の薄膜化後に他方の基板と接着層との熱膨張係数の差によって接着層に引張り方向あるいは圧縮方向の応力が生じても、上記膜の内部応力とが釣り合って、反りの発生を抑制できる。
【００２９】
このように、貼り合わせ基板の反り量を抑えることができるために、半導体加工装置で貼り合わせ基板を加工する場合に、貼り合わせ基板を、装置に付随した搬送装置や装置内の作業ステージ、ウェハキャリア等の部品に十分に接触させることが可能になる。従って、貼り合わせた特殊なウェハも通常のシリコン基板と同等に扱うことができるようになり、３次元実装等の一方の基板を薄膜カソードする必要のある用途向けの貼り合わせウェハを、一般的な半導体加工装置を使って加工することが可能になる。これによって、新たな投資を行うことなく、一般的な装置を用いることで、高機能、多機能な高付加価値のＬＳＩ（大規模半導体集積回路装置）を製造することができる。
【００３０】
本発明の貼り合わせの製造方法において、上記内部応力を有する膜を、この膜を成膜する基板の側面にまで延長して成膜するときは、この膜により基板側面を保護することができ、薄膜化の際の仕上げ用のエッチング液が基板側面に回り込んでも、基板に悪影響を与えることがない。
また、一方の基板、あるいは他方の基板に成膜する応力緩和に供する上記膜として、一方の基板を薄膜化する際のウェットエッチング液に対して選択性を有する膜を用いることで、貼り合わせウェハの反り対策と基板保護対策を両立させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態を説明する。
【００３２】
図１は、本発明の対策を施すべき凹型に反った貼り合わせ基板を示す。この貼り合わせ基板１１は、接着層１３を介して一方に基板１４及び他方の基板１５が貼り合わせられ、貼り合わせ後に一方の基板１４が薄膜化されて構成される。接着層１３は、有機系接着剤、例えばベンゾシクロブタジエン（ＢＣＢ）、あるいは無機系接着剤、例えばＳｉＯ2などを用いて形成される。この貼り合わせ基板１１としては、薄膜化された一方の基板１４及び他方の基板１５が共に同じ半導体基板で形成される場合、あるいは薄膜化された一方の基板１４が半導体基板で形成され、他方の基板１５が一方の基板１４と異なる基板で形成される場合のいずれかである。半導体素子は、少なくとも一方に基板１４側に形成されるものとする。
【００３３】
この貼り合わせ基板１１では、他方の基板１５と接着層１３との熱膨張係数の違いで、接着層１３に引張り応力Ｆｔが生じ、薄膜化された一方の基板１４が凹状となるような、凹型の反りが生じる。
図２〜図４は、この図１の凹型に反る貼り合わせ基板１１の対策に係る本発明の実施の形態を示す。
【００３４】
図２は、本発明に係る貼り合わせ基板及びその製造方法の第１実施の形態を示す。
本実施の形態においては、先ず、図２Ａに示すように、他方の基板１５の表面、即ち貼り合わせ面１５ａに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜１６を成膜する。この膜１６は、接着層１３に生じる引張り応力Ｆｔとは逆向きの圧縮応力Ｆｃを有する膜で形成される。成膜する膜１６の厚さは、貼り合わせ後に薄膜化したときに貼り合わせ基板の反り量が所望の規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００３５】
この圧縮応力Ｆｃを有する膜１６としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳ（テトラエチル・オルソシリケイト）膜などを用いることができる。このプラズマＳｉＮ膜、プラズマＴＥＯＳ膜は、組成を変えることにより、引張り応力、圧縮応力のいずれの内部応力を有する膜として成膜することが可能である。
【００３６】
また、膜組成としては変わらなくて、膜の密度を変えることで応力の方向を変えることができる。例えば、緻密な膜を形成すれば膜自体が広がる引っ張り応力を持つことになり、疎な膜の場合は圧縮応力を持つことになる。例えば疎の膜質を作るにはＳｉの結合手が切れている状態が多く含まれる状態にさせたり、結合の相手を例えばＯＨやＣＨ基のような不純物に置き換えてあげることで可能である。蜜な膜を作る場合はその逆の状態にさせればよい。
【００３７】
次に、図２Ｂに示すように、他方の基板１５に成膜した圧縮応力を有する膜１６上に接着層１３を介して一方の基板１４を貼り合わせる。すなわち、圧縮応力を有する膜１６と接着層１３とを挟んで一方の基板１４と他方の基板１５を貼り合わせる。両基板１４及び１５を貼り合わせた状態では、一方の基板１４が所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００３８】
次に、図２Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１１１を得る。
【００３９】
第１実施の形態に係る貼り合わせ基板１１１によれば、貼り合わせ前に予め、他の基板１５の貼り合わせ面１５ａに圧縮応力Ｆｃを有する膜１６を成膜するので、一方の基板１４を薄膜化した後に他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に引張り応力Ｆｔが生じても、この接着層１３の引張り応力Ｆｔと他方の基板１５側の膜１６の圧縮応力Ｆｃとが釣り合うことになる。これにより、凹型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１１１を得ることができる。
【００４０】
図３は、本発明に係る貼り合わせ基板及びその製造方法の第２実施の形態を示す。
本実施の形態においては、先ず、図３Ａに示すように、他方の基板１５の裏面、即ち貼り合わせ面１５ａと反対の面１５ｂに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜１７を成膜する。この膜１７は、接着層１３に生じる引張り応力Ｆｔと同じ向き、同じ大きさの引張り応力Ｆｔを有する膜で形成される。成膜する膜１７の厚さは、貼り合わせ後に薄膜化したときの貼り合わせ基板の反り量が所望に規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００４１】
この引張り応力Ｆｔを有する膜１７としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳ膜などを用いることができる。
【００４２】
次に、図３Ｂに示すように、裏面１５ｂに引張り応力を有する膜１７を成膜した他方の基板１５の表面１５ａに、接着層１３を介して一方の基板１４を貼り合わせる。両基板１４及び１５を貼り合わせた状態では、一方の基板１４が薄膜化される前の所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００４３】
次に、図３Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１１２を得る。
【００４４】
第２実施の形態に係る貼り合わせ基板１１２によれば、貼り合わせ前に予め、他の基板１５の裏面１５ｂに引張る応力Ｆｔを有する膜１７を成膜するので、一方の基板１４を薄膜化した後に他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に引張り応力Ｆｔが生じても、この接着層１３の引張り応力Ｆｔと他方の基板１５の裏面１５ｂに成膜した膜１７の引張り応力Ｆｔとが釣り合うことになる。これにより、凹型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１１２を得ることができる。
【００４５】
図４は、本発明に係る貼り合わせ基板及びその製造方法の第３実施の形態を示す。
本実施の形態においては、先ず、図４Ａに示すように、一方の基板１４の貼り合わせ面１４ａに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜１６を成膜する。この膜１６は、前述の図２と同様の、接着層１３に生じる引張り応力Ｆｔとは逆向きの圧縮応力Ｆｃを有する膜で形成される。成膜する膜１６の厚さは、貼り合わせ後に薄膜化したときに貼り合わせ基板の反り量が所望の規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００４６】
この圧縮応力Ｆｃを有する膜１６としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳ膜などを用いることができる。
【００４７】
次に、図４Ｂに示すように、この一方の基板１４の圧縮応力を有する膜１６に接着層１３を介して他方の基板１５を貼り合わせる。この両基板１４及び１５を貼り合わせた状態では、一方の基板１４が薄膜化される前の所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００４８】
次に、図４Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１１３を得る。
【００４９】
第３実施の形態に係る貼り合わせ基板１１３によれば、貼り合わせ前に予め、一方の基板１４の貼り合わせ面１４ａに圧縮応力Ｆｃを有する膜１６を成膜するので、一方の基板１４を薄膜化した後に、他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に引張り応力Ｆｔが生じても、この接着層１３の引張り応力Ｆｔと一方の基板１４側の膜１６の圧縮応力Ｆｃとが釣り合うことになる。これにより、凹型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１１３を得ることができる。
【００５０】
上述の貼り合わせ基板１１１、１１２、１１３を用いて半導体装置を構成することができる。この場合、少なくとも薄膜化した一方の基板１３となる半導体基板に半導体素子が形成される。あるいは他方の基板１５となる半導体基板にも半導体素子を形成することができる。これら半導体素子は、貼り合わせ前、または貼り合わせ後に形成することができる。
【００５１】
図５は、本発明の対策を施すべき凸型に反った貼り合わせ基板を示す。この貼り合わせ基板１２は、接着層１３を介して一方に基板１４及び他方の基板１５が貼り合わせられ、貼り合わせ後に一方の基板１４が薄膜化されて構成される。接着層１３は、有機系接着剤、あるいは無機系接着剤などを用いて形成される。この貼り合わせ基板１２としては、薄膜化された一方の基板１４及び他方の基板１５が共に同じ半導体基板で形成される場合、あるいは薄膜化された一方の基板１４が半導体基板で形成され、他方の基板１５が一方の基板１４と異なる基板で形成される場合のいずれかである。半導体素子は、少なくとも一方に基板１４側に形成されるものとする。
【００５２】
この貼り合わせ基板１２では、他方の基板１５と接着層１３との熱膨張係数の違いで、接着層１３に圧縮応力Ｆｃが生じ、薄膜化された一方の基板１４が凸状となるような、凸型の反りが生じる。
図６〜図８は、この図５の凸型に反る貼り合わせ基板１２の対策に係る本発明の実施の形態を示す。
【００５３】
図６は、本発明に係る貼り合わせ基板及びその製造方法の第４実施の形態を示す。
本実施の形態においては、先ず、図６Ａに示すように、他方の基板１５の表面、即ち貼り合わせ面１５ａに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜２１を成膜する。この膜２１は、接着層１３に生じる圧縮応力Ｆｃとは逆向きの引張り応力Ｆｔを有する膜で形成される。成膜する膜２１の厚さは、貼り合わせ後に薄膜化したときに貼り合わせ基板の反り量が所望の規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００５４】
この引張り応力Ｆｔを有する膜２１としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳなどを用いることができる。
【００５５】
次に、図６Ｂに示すように、他方の基板１５に成膜した引張り応力を有する膜２１上に接着層１３を介して一方の基板１４を貼り合わせる。すなわち、引張り応力応力を有する膜２１と接着層１３を挟んで一方の基板１４と他方の基板１５を貼り合わせる。両基板１４及び１５を貼り合わせた状態では、一方の基板１４が所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００５６】
次に、図６Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１２１を得る。
【００５７】
第４実施の形態に係る貼り合わせ基板１２１によれば、貼り合わせ前に予め、他の基板１５の貼り合わせ面１５ａに引張り応力Ｆｔを有する膜２１を成膜するので、一方の基板１４の薄膜後に他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に圧縮応力Ｆｃが生じても、この接着層１３の圧縮応力Ｆｃと他方の基板１５側の膜２１の引張り応力Ｆｔとが釣り合うことになる。これにより、凸型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１２１を得ることができる。
【００５８】
図７は、本発明に係る貼り合わせ基板及びその製造方法の第５実施の形態を示す。
本実施の形態においては、先ず、図７Ａに示すように、他方の基板１５の裏面、即ち貼り合わせ面１５ａと反対の面１５ｂに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜２２を成膜する。この膜２２は、接着層１３に生じる圧縮応力Ｆｃと同じ向き、同じ大きさの圧縮応力Ｆｃを有する膜で形成される。成膜する膜２２の厚さは、貼り合わせ後に薄膜化したときの貼り合わせ基板の反り量が所望に規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００５９】
この圧縮応力Ｆｃを有する膜２２としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳ膜などを用いることができる。
【００６０】
次に、図７Ｂに示すように、裏面１５ｂに圧縮応力を有する膜２２を成膜した他方の基板１５の表面１５ａに、接着層１３を介して一方の基板１４を貼り合わせる。両基板１４及び１５を貼り合わせた状態では、一方の基板１４が薄膜化される前の所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００６１】
次に、図７Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１２２を得る。
【００６２】
第５実施の形態に係る貼り合わせ基板１２２によれば、貼り合わせ前に予め、他の基板１５の裏面１５ｂに圧縮応力Ｆｔを有する膜２２を成膜するので、一方の基板１４を薄膜化した後に他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に圧縮応力Ｆｃが生じても、この接着層１３の圧縮応力Ｆｃと他方の基板１５の裏面１５ｂに成膜した膜２２の圧縮応力Ｆｃとが釣り合うことになる。これにより、凹型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１２２を得ることができる。
【００６３】
図８は、本発明に係る貼り合わせ基板及びその製造方法の第６実施の形態を示す。
本実施の形態においては、先ず、図８Ａに示すように、一方の基板１４の貼り合わせ面１４ａに、貼り合わせ前に予め、貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜２１を成膜する。この膜２１は、前述の図６と同様の、接着層１３に生じる圧縮応力Ｆｃとは逆向きの引張り応力Ｆｔを有する膜で形成される。成膜する膜２１の厚さは、貼り合わせ後に薄膜化したときに貼り合わせ基板の反り量が所望の規格内（いわゆる許容範囲内）に入る厚さに設定する。
【００６４】
この引張り応力Ｆｔを有する膜２１としては、例えばプラズマＣＶＤで成膜したプラズマＳｉＮ膜、あるいはプラズマＴＥＯＳ膜などを用いることができる。
【００６５】
次に、図８Ｂに示すように、この一方の基板１４の引張り応力を有する膜２１に接着層１３を介して他方の基板１５を貼り合わせる。この両基板１４及び１５を貼り合わせた状態では、一方の基板１４が薄膜化される前の所要の厚さを有しているので、反りはなく、あるいは反りがあったとしても許容範囲内である。
【００６６】
次に、図８Ｃに示すように、一方の基板１４を例えばＣＭＰ（化学機械研磨）法及びウェットエッチング法を用いて薄膜化する。このようにして、一方の基板１４が薄膜化された貼り合わせ基板１２３を得る。
【００６７】
第６実施の形態に係る貼り合わせ基板１２３によれば、貼り合わせ前に予め、一方の基板１４の貼り合わせ面１４ａに引張り応力Ｆｔを有する膜２１を成膜するので、一方の基板１４を薄膜化した後に、他方の基板１５と接着層１３との熱膨張係数の差によって、接着層１３に圧縮応力Ｆｃが生じても、この接着層１３の圧縮応力Ｆｃと一方の基板１４側の膜２１の引張り応力Ｆｔとが釣り合うことになる。これにより、凹型の反りが生じない、あるいは反り量が許容範囲内の貼り合わせ基板１２３を得ることができる。
【００６８】
上述の貼り合わせ基板１２１、１２２、１２３を用いて半導体装置を構成することができる。この場合、少なくとも薄膜化した一方の基板１３となる半導体基板に半導体素子が形成される。あるいは他方の基板１５となる半導体基板にも半導体素子を形成することができる。これら半導体素子は、貼り合わせ前、または貼り合わせ後に形成することができる。
【００６９】
上述の図３の第２実施の形態では、貼り合わせ前に、他方の基板１５の面１５ｂに応力を緩和させる膜１７を形成し、また、図７の第５実施の形態では、貼り合わせ前に、他方の基板１５の面１５ｂに応力を緩和させる膜２２を成膜したが、他の製法としてこれら膜１７及び膜２２を貼り合わせ後に成膜するようにしても良い。
この場合、膜１７及び膜２２は、貼り合わせ後の成膜であるので、素子が形成されている貼り合わせ基板に影響を与えない、低圧ＣＶＤのＳｉＮ膜、あるいは低圧のＴＥＯＳ膜を用いることができる。
【００７０】
次に、図９、図１０及び図１１は、前述した図２、図３及び図４において、膜１６あるいは膜１７を、成膜する側の基板側面にまで延長して成膜するようにした本発明に係る貼り合わせ基板の第７、第８、第９実施の形態を示す。
【００７１】
図９の第７実施の形態の貼り合わせ基板１１４は、他方の基板１５の貼り合わせ面１５ａに形成する圧縮応力Ｆｃを有する膜１６を、他方の基板１５の側面１５ｃまで延長して成膜して成る。その他の構成は図２Ｃと同様であるので、重複説明は省略する。また、製造方法は、図２Ａの工程で膜１６を他方の基板１５の貼り合わせ面１５ａと側面１５ｃにわたって成膜するようにし、その他は図２Ｂ〜Ｃと同様の工程を有する。
【００７２】
この第７実施の形態によれば、膜１６が他方の基板１５の側面１５ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、信頼性の高い貼り合わせ基板が得られる。すなわち、一方の基板１４の薄膜化工程では、ＣＭＰによる研磨の後、仕上げにウェットエッチングを行っている。このときのエッチング液が他方の基板１５の側面１５ｃにも回り込むが、膜１６がエッチング液に対して高選択性のある膜であるため、この膜１６により保護される。従って、例えば貼り合わせ基板１１４の一方の基板１４と他方の基板１５との貼り合わせ部分の一部が剥離する等の不具合が回避される。
【００７３】
図１０の第８実施の形態の貼り合わせ基板１１５は、他方の基板１５の裏面１５ｂに形成する引張り応力Ｆｔを有する膜１７を、他方の基板１５の側面１５ｃまで延長して成膜して成る。その他の構成は図３Ｃと同様であるので、重複説明は省略する。また、製造方法は、図３Ａの工程で膜１７を他方の基板１５の裏面１５ｂと側面１５ｃにわたって成膜するようにし、その他は図３Ｂ〜Ｃと同様の工程を有する。
【００７４】
この第８実施の形態によれば、膜１７が他方の基板１５の側面１５ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、第７実施の形態と同様に、信頼性の高い貼り合わせ基板が得られる。
【００７５】
図１１の第９実施の形態の貼り合わせ基板１１６は、一方の基板１４の貼り合わせ面１４ａに形成する圧縮応力Ｆｃを有する膜１６を、一方の基板１４の側面１４ｃまで延長して成膜して成る。その他の構成は図４Ｃと同様であるので、重複説明は省略する。また、製造方法は、図４Ａの工程で膜１６を一方の基板１４の貼り合わせ面１４ａと側面１４ｃにわたって成膜するようにし、その他は図４Ｂ〜Ｃと同様の工程を有する。
【００７６】
この第９実施の形態によれば、膜１６が一方の基板１４の側面１４ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、第７実施の形態と同様に、信頼性の高い貼り合わせ基板が得られる。
【００７７】
次に、図１２、図１３及び図１４は、前述した図６、図７及び図８において、膜２１あるいは膜２２を、成膜する側の基板側面まで延長して成膜するようにした本発明に係る貼り合わせ基板の第１０、第１１、第１２実施の形態を示す。
【００７８】
図１２の第１０実施の形態の貼り合わせ基板１２４は、他方の基板１５の貼り合わせ面１５ａに形成する引張り応力Ｆｔを有する膜２１を、他方の基板１５の側面１５ｃまで延長して成膜して成る。その他の構成は図６Ｃと同様であるので、重複説明は省略する。また、製造方法は、図６Ａの工程で膜２１を他方の基板１５の貼り合わせ面１５ａと側面１５ｃにわたって成膜するようにし、その他は図６Ｂ〜Ｃと同様の工程を有する。
【００７９】
第１０実施の形態によれば、膜２１が他方の基板１５の側面１５ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、第７実施の形態と同様に、信頼性の高い貼り合わせ基板が得られる。
【００８０】
図１３の第１１実施の形態の貼り合わせ基板１２５は、他方の基板１５の裏面１５ｂに形成する圧縮応力Ｆｃを有する膜２２を、他方の基板１５の側面１５ｃまで延長して成膜して成る。その他の構成は図７Ｃと同様であるので、重複説明は省略する。また、製造方法は、図７Ａの工程で膜２２を他方の基板１５の裏面１５ｂと側面１５ｃにわたって成膜するようにし、その他は図７Ｂ〜Ｃと同様の工程を有する。
【００８１】
この第１１実施の形態によれば、膜２２が他方の基板１５の側面１５ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、第７実施の形態と同様に、信頼性の高い貼り合わせ基板が得られる。
【００８２】
図１４の第１２実施の形態の貼り合わせ基板１２６は、一方の基板１４の貼り合わせ面１４ａに形成する引張り応力Ｆｔを有する膜２１を、一方の基板１４の側面１４ｃまで延長して成膜して成る。その他の構成は図８Ｃと同様であるので、重複説明は省略する。また、製造方法は、図８Ａの工程で膜２１を一方の基板１４の貼り合わせ面１４ａと側面１４ｃにわたって成膜するようにし、その他は図８Ｂ〜Ｃと同様の工程を有する。
【００８３】
この第１２実施の形態によれば、膜２１が一方の基板１４の側面１４ｃまで延長して形成されるので、一方の基板１４を薄膜化する際、最終仕上げのエッチング液から保護することができ、第７実施の形態と同様に、信頼性の高い貼り合わせ基板が得られる。
【００８４】
また、図示しないが、貼り合わせた厚い基板を処理できる場合、貼り合せ基板の一方の基板裏面と他方の基板裏面に上述の素子を緩和させる方向の内部応力を有する膜を成膜し、その後、一方の基板を薄膜化して他方の基板裏面のみに上記成膜した膜を残すようにすることも可能である。
【００８５】
図１５〜図１７は、本発明に係る半導体装置及びその製造方法を、裏面照射型のＭＯＳ固体撮像素子に適用した第１３実施の形態を示す。
本実施の形態においては、先ず、図１５Ａに示すように、絶縁膜層３４を挟んで第１のシリコン基板３２と第２のシリコン基板３３を貼り合わせてなるＳＩＯ基板３１を用意する。
【００８６】
次に、図１５Ｂに示すように、第２のシリコン基板３３にマトリクス状に配列されるように複数の画素を形成する。この各画素は、それぞれシリコン基板３３において、絶縁層３４に達するような光電変換部となるフォトダイオードＰＤと、基板表面側に形成したフォトダイオードＰＤからの信号を読み出すための複数のＭＯＳトランジスタＴｒとを有して成る。ＭＯＳトランジスタＴｒは、ソース・ドレイン領域３６とゲート絶縁膜とゲート電極３７とにより形成される。
さらに、シリコン基板３３の表面上に、層間絶縁膜３８を介して多層配線３９を形成した多層配線層４０を形成する。このＳＯＩ基板３１及び多層配線層４０は、前述した一方の基板１４に相当する。
【００８７】
次に、図１６Ｃに示すように、支持基板４１を設け、この支持基板４１の貼り合わせ面４１ａに前述した貼り合わせ基板の反りを緩和させる方向の内部応力を有する膜４２を成膜する。この膜４２は、後述で貼り合わせし、薄膜化したときに生じるであろう反りの状態、つまり凹型あるいは凸型の反りに応じて選ばれる。例えば、接着層４３（図１６Ｄ参照）に引張り応力が生じる場合には、圧縮応力を有する膜を、圧縮応力が生じる場合には、引張り応力を有する膜を成膜する。この膜４２は、貼り合わせ後の薄膜化したときに貼り合わせ基板の反り量が所望の規格内（いわゆる許容範囲内）に入る厚さに設定される。支持基板４１は、前述した他方の基板１５に相当する。この支持基板４１としては、好ましくは例えばシリコン基板を用いるが、シリコン以外の所要の基板を用いることが可能である。
【００８８】
次に、図１６Ｄに示すように、多層配線層上に接着層４３を介して支持基板４１を、膜４２が接するようにして貼り合わせる。
【００８９】
次に、図１７Ｅに示すように、薄膜化処理する。すなわち、ＳＯＩ基板３１の第１のシリコン基板３２及び絶縁層３４を選択的に除去し、ＳＯＩ基板３１を薄膜化する。この薄膜化は、例えばＣＭＰ法による研磨と仕上げ用のウェットエッチングとを、用いて行うことはできる。
【００９０】
次に、図１７Ｆに示すように、薄膜化してフォトダイオードＰＤが臨む第２のシリコン基板３３の裏面３３ｂ側にパシベーション膜を介してカラーフィルタ４６及びその上に各画素に対応したオンチップマイクロレンズ４７を形成する。このようにして、裏面照射型のＭＯＳ固体撮像素子４８を得る。
【００９１】
なお、この裏面照射型のＭＯＳ固体撮像素子の製造において、膜４２の成膜は、前述した各実施の形態の成膜を適用することができる。
【００９２】
裏面照射型のＭＯＳ固体撮像素子に適用した第１３実施の形態によれば、接着層４２と支持基板４１との熱膨張係数の差によって薄膜化後に接着層４２に応力が生じても、この応力を相殺する応力を有する膜４２を有することにより、反りの発生がなく、あるいは許容範囲内の反り量にすることができる。従って、製造過程で貼り合わせ基板の搬送、処理などの作業性を良好にし、信頼性の高い裏面照射型のＭＯＳ固体撮像素子が得られる。
【００９３】
上述の裏面照射型のＭＯＳ固体撮像素子においては、ＳＯＩ基板を用いて製造したが、ＳＯＩ基板に限らず、バルク基板（例えばシリコン基板などの半導体基板）を用いて製造することもできる。このバルク基板を用いるときは、半導体基板の表面に画素を構成するＭＯＳトランジスタＴｒを形成し、さらに多層配線層４０を形成した後、多層配線層４０上に膜４２を形成た支持基板４１を接着層４３を介して接合する。次に、半導体基板を裏面から研磨等して薄膜化する。各画素の光電変換素子となるフォトダイオードは、薄膜化した後に半導体基板の裏面からイオン注入などで形成してもよく、あるいは薄膜化する前にＭＯＳトランジスタＴｒを形成する工程で、半導体基板の表面からイオン注入等で形成することができる。その後、基板裏面にパシベーション膜を介してカラーフィルタ４６、オンチップマイクロレンズ４７を形成するように成す。
【００９４】
本発明は、固体撮像素子に限らず、固体撮像素子を含む一般的な半導体装置の製造に適用することができる。この貼り合わせ基板を用いた半導体装置では、少なくとも薄膜化した一方の基板に所要の半導体素子、配線層を形成するが、他方の基板にも半導体素子または／及び配線層を形成することも可能である。
【００９５】
上述したように、本実施の形態によれば、貼り合わせ基板（いわゆるウェハ）の反り量を抑えることができるために、半導体加工装置で貼り合わせ基板を加工する場合に、装置に付随した搬送装置や装置内の作業ステージ、ウェハキャリア等の部品に十分に接触させることが可能になる。従って、貼り合わせた特殊なウェハも通常のシリコン基板と同等に扱うことができるようになり、３次元実装等の一方の基板を薄膜カソードする必要のある用途向けの貼り合わせウェハを、一般的な半導体加工装置を使って加工することが可能になる。
【００９６】
これによって、新たな投資を行うことなく、一般的な装置を用いることで、高機能、多機能な高付加価値のＬＳＩ（大規模半導体集積回路装置）を製造することができる。
【００９７】
また、上述したように、一方の基板、あるいは他方の基板に成膜する応力緩和に供する膜として、一方の基板を薄膜化する際のウェットエッチング液に対して選択性を有する膜を用いることで、貼り合わせウェハの反り対策と基板保護対策を両立させることができる。
【００９８】
本実施の形態の半導体装置は、基板の反りがなく、素子特性の劣化も生じない。従って、貼り合わせウェハを用いた半導体装置の高信頼性化を図ることができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の対策を施すべき凹型に反った貼り合わせ基板を示す断面図である。
【図２】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第１実施の形態を示す製造工程図である。
【図３】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第２実施の形態を示す製造工程図である。
【図４】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第３実施の形態を示す製造工程図である。
【図５】本発明の対策を施すべき凸型に反った貼り合わせ基板を示す断面図である。
【図６】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第４実施の形態を示す製造工程図である。
【図７】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第５実施の形態を示す製造工程図である。
【図８】Ａ〜Ｃ  本発明に係る貼り合わせ基板及びその製造方法の第６実施の形態を示す製造工程図である。
【図９】本発明に係る貼り合わせ基板の第７実施の形態を示す断面図である。
【図１０】本発明に係る貼り合わせ基板の第８実施の形態を示す断面図である。
【図１１】本発明に係る貼り合わせ基板の第９実施の形態を示す断面図である。
【図１２】本発明に係る貼り合わせ基板の第１０実施の形態を示す断面図である。
【図１３】本発明に係る貼り合わせ基板の第１１実施の形態を示す断面図である。
【図１４】本発明に係る貼り合わせ基板の第１２実施の形態を示す断面図である。
【図１５】Ａ〜Ｂ  本発明を裏面照射型のＭＯＳ固体撮像素子及びその製造方法に適用した第１３実施の形態を示す製造工程図（その１）である。
【図１６】Ｃ〜Ｄ  本発明を裏面照射型のＭＯＳ固体撮像素子及びその製造方法に適用した第１３実施の形態を示す製造工程図（その２）である。
【図１７】Ｅ〜Ｆ  本発明を裏面照射型のＭＯＳ固体撮像素子及びその製造方法に適用した第１３実施の形態を示す製造工程図（その３）である。
【図１８】貼り合わせ基板の例を示す断面図である。
【図１９】Ａ  反っていない貼り合わせ基板が搬送アームに載置されている状態の説明図である。            Ｂ  反っていない貼り合わせ基板が装置内ステージに載置されている状態の説明図である。            Ｃ  反っていない貼り合わせ基板がウェハキャリアに載置されている状態の説明図である。
【図２０】Ａ  凹型に反った貼り合わせ基板が搬送アームに載置されている状態の説明図である。            Ｂ  凹型に反った貼り合わせ基板が装置内ステージに載置されている状態の説明図である。            Ｃ  凹型に反った貼り合わせ基板がウェハキャリアに載置されている状態の説明図である。
【符号の説明】
【０１００】
１１、１１１、１１２、１１３、１１４、１１５、１１６、１２、１２１、１２２、１２３、１２４、１２５、１２６・・貼り合わせ基板、１３・・接着層、１４・・一方の基板、１５・・他方の基板、１６、２２・・圧縮応力を有する膜、１７、２１・・引張り応力を有する膜、３１・・ＳＯＩ基板、３２、３３・・シリコン基板、３４・・絶縁層、ＰＤ・・フォトダイオード、Ｔｒ・・ＭＯＳトランジスタ、３８・・層間絶縁膜、３９・・多層配線、４０・・多層配線層、４２・・引張り方向あるいは圧縮方向の内部応力を有する膜、４１・・支持基板、４５・・パシベーション膜、４６・・カラーフィルタ、４７・・オンチップマイクロレンズ、４８・・裏面照射型のＭＯＳ固体撮像素子
【図１】
2006114847.tif 000003
【図２】
2006114847.tif 000004
【図３】
2006114847.tif 000005
【図４】
2006114847.tif 000006
【図５】
2006114847.tif 000007
【図６】
2006114847.tif 000008
【図７】
2006114847.tif 000009
【図８】
2006114847.tif 000010
【図９】
2006114847.tif 000011
【図１０】
2006114847.tif 000012
【図１１】
2006114847.tif 000013
【図１２】
2006114847.tif 000014
【図１３】
2006114847.tif 000015
【図１４】
2006114847.tif 000016
【図１５】
2006114847.tif 000017
【図１６】
2006114847.tif 000018
【図１７】
2006114847.tif 000019
【図１８】
2006114847.tif 000020
【図１９】
2006114847.tif 000021
【図２０】
2006114847.tif 000022