(57)【要約】【課題】簡単に製造することができ、低電力での駆動と高速動作が可能な不揮発性メモリ素子を提供する。【解決手段】トランジスタ構造体と、前記トランジスタ構造体の第１不純物領域及び第２不純物領域とそれぞれ電気的に接続されると共に、印加される電圧に応じて異なる抵抗値特性を示す抵抗層とを備えた不揮発性メモリ素子であって、  前記トランジスタ構造体は、基板上に互いに所定間隔離隔させた状態で形成された第１不純物領域及び第２不純物領域と、前記基板上に設けられており、前記第１不純物領域と前記第２不純物領域とに接続されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極層とを備えている。【選択図】図１
2006135338.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ構造体と、
前記トランジスタ構造体の第１不純物領域及び第２不純物領域とそれぞれ電気的に接続されると共に、印加される電圧に応じて異なる抵抗値特性を示す抵抗層と
を備えることを特徴とする不揮発性メモリ素子。
【請求項２】
前記トランジスタ構造体は、
基板上に互いに所定間隔離隔させた状態で形成された第１不純物領域及び第２不純物領域と、
前記基板上に設けられており、前記第１不純物領域と前記第２不純物領域とに接続されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたゲート電極層と
を備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項３】
前記ゲート絶縁層及び前記ゲート電極層は、層間絶縁膜で被覆されており、
前記第１不純物領域と前記第２不純物領域とは、前記層間絶縁膜を貫通させて設けられたコンタクトプラグを介して前記抵抗層と電気的に接続されている
ことを特徴とする請求項２に記載の不揮発性メモリ素子。
【請求項４】
前記抵抗層は、印加される電圧に応じて異なる抵抗値特性を示す酸化膜である
ことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項５】
前記酸化膜は、
ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＺｒＯ２、ＷＯ３、ＣｏＯ、およびＰＣＭＯのうちの少なくとも一つの物質を含んで形成される
ことを特徴とする請求項４に記載の不揮発性メモリ素子。
【請求項６】
前記抵抗層は、ＧＳＴを含む物質で形成された
ことを特徴とする請求項１に記載の不揮発性メモリ素子。
【請求項７】
複数のトランジスタを縦横方向に配列させて構成されるトランジスタアレイ構造体と、
前記トランジスタアレイ構造体を構成する各トランジスタの第１不純物領域及び第２不純物領域と電気的に接続されると共に、印加される電圧に応じて異なる抵抗値特性を示す抵抗層とを備える
ことを特徴とする不揮発性メモリ素子アレイ。
【請求項８】
前記トランジスタの各々は、
基板上に互いに所定間隔離隔させた状態で形成された第１不純物領域及び第２不純物領域と、
前記基板上に設けられており、前記第１不純物領域と前記第２不純物領域とに接続されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたゲート電極層と
を備えることを特徴とする請求項７に記載の不揮発性メモリ素子アレイ。
【請求項９】
前記ゲート絶縁層及び前記ゲート電極層は、層間絶縁膜で被覆されており、
前記第１不純物領域と前記第２不純物領域とは、前記層間絶縁膜を貫通させて設けられたコンタクトプラグを介して前記抵抗層と電気的に接続されている
ことを特徴とする請求項８に記載の不揮発性メモリ素子アレイ。
【請求項１０】
前記抵抗層は、印加される電圧に応じて異なる抵抗値特性を有する酸化膜である
ことを特徴とする請求項７に記載の不揮発性メモリ素子アレイ。
【請求項１１】
前記酸化膜は、
ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＺｒＯ２、ＷＯ３、ＣｏＯ、およびＰＣＭＯのうち少なくとも一つの物質を含んで形成される
ことを特徴とする請求項１０に記載の不揮発性メモリ素子アレイ。
【請求項１２】
前記抵抗層は、ＧＳＴを含む物質で形成された
ことを特徴とする請求項７に記載の不揮発性メモリ素子アレイ。
【請求項１３】
請求項９に記載された不揮発性メモリ素子アレイの動作方法であって、
（ａ）前記複数のトランジスタの中から動作させるトランジスタを目的セルとして選択するステップと、
（ｂ）前記第１不純物領域と前記第２不純物領域のうちの前記目的セルに接続する不純物領域に所定電圧を印加するステップと、
（ｃ）前記ゲート電極層に所定のゲート電圧を印加するゲート電極ラインのうち、前記目的セルの前記ゲート電極層に接続していないゲート電極ラインに、所定のゲート電圧を印加するステップと
を含むことを特徴とする不揮発性メモリ素子アレイの動作方法。
【請求項１４】
前記ゲート電圧は、前記トランジスタアレイ構造体の閾電圧より高い
ことを特徴とする請求項１３に記載の不揮発性メモリ素子アレイの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、さらに詳細には、一つの抵抗体及び一つのトランジスタを有する不揮発性メモリ素子に関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当たりのメモリセルの数、すなわち、集積度が高く、動作速度が速く、低電力で駆動可能であることが望ましいので、それについての多くの研究が進められており、多種のメモリ素子が開発されている。
【０００３】
一般的に、半導体メモリ装置は、回路的に連結された多くのメモリセルを含む。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源がオフとなった後には、保存されたデータが何れも消失されるという短所がある。
【０００４】
一方、電源がオフとなった後にも、保存されたデータが保存されうる不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、揮発性メモリとは違って、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）及びＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）などがある。
【０００６】
ＭＲＡＭは、トンネル接合での磁化方向の変化を利用してデータを保存する方式であり、ＦＲＡＭは、強誘電体の分極特性を利用してデータを保存する方式である。それらは、何れもそれぞれの長短所を有しているが、基本的には、前述したように、集積度が高く、高速の動作特性を有し、低電力で駆動可能であり、データリテンション特性が良好な方向に研究開発されている。
【０００７】
ＰＲＡＭは、特定物質の相変化による抵抗値の変化を利用してデータを保存する方式であり、一つの抵抗体及び一つのスイッチ（トランジスタ）を有する構造を有している。ＰＲＡＭに使われる抵抗体は、カルコゲナイド抵抗体であるが、これは、形成温度を調節して結晶質または非晶質状態となる。通常、非晶質状態での抵抗が結晶質である時より高いので、これを利用してメモリ素子を形成させる。このようなＰＲＡＭの製造時、従来のＤＲＡＭ工程を利用する場合、エッチングが難しく、エッチングを行う場合でも、長時間を必要とする。したがって、生産性が低くなって製品コストが上昇して、競争力を低下させるという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、その製造が簡単で低電力駆動が可能であり、高速の動作特性を有する一つの抵抗体及び一つのトランジスタ（ＩＴ−ＩＲ）を備えた新たな構造の不揮発性半導体メモリ素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、トランジスタ構造体と、前記トランジスタ構造体の第１不純物領域及び第２不純物領域とそれぞれ電気的に接続されると共に、印加される電圧に応じて異なる抵抗値特性を示す抵抗層とを備える不揮発性メモリ素子に関するものである。
【００１０】
本発明において、前記トランジスタ構造体は、基板上に互いに所定間隔離隔させた状態で形成された第１不純物領域及び第２不純物領域と、前記基板上に設けられており、前記第１不純物領域と前記第２不純物領域とに接続されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極層とを備えることが好ましい。
【００１１】
本発明において、前記ゲート絶縁層及び前記ゲート電極層は、層間絶縁膜で被覆されており、前記第１不純物領域と前記第２不純物領域とは、前記層間絶縁膜を貫通させて設けられたコンタクトプラグを介して前記抵抗層と電気的に接続されていることが好ましい。
【００１２】
本発明において、前記抵抗層は、印加される電圧に応じて異なる抵抗値特性を示す酸化膜であることが好ましい。
そして、この酸化膜は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＺｒＯ２、ＷＯ３、ＣｏＯ、およびＰＣＭＯのうちの少なくとも一つの物質を含んで形成されることが好ましい。
【００１３】
そして、前記抵抗層は、ＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）を含む物質で形成されることも好ましい。
【００１４】
また、本発明は、複数のトランジスタを縦横方向に配列させて構成されるトランジスタアレイ構造体と、前記トランジスタアレイ構造体を構成する各トランジスタの第１不純物領域及び第２不純物領域と電気的に接続されると共に、印加される電圧に応じて異なる抵抗値特性を示す抵抗層とを備える不揮発性メモリ素子アレイに関するものである。
【００１５】
ここで、前記トランジスタの各々は、基板上に互いに所定間隔離隔させた状態で形成された第１不純物領域及び第２不純物領域と、前記基板上に設けられており、前記第１不純物領域と前記第２不純物領域とに接続されたゲート絶縁層と、前記ゲート絶縁層上に形成されたゲート電極層とを備えることが好ましい。
【００１６】
また本発明は、このような構成を有する不揮発性メモリ素子アレイの動作方法であって、（ａ）前記複数のトランジスタの中から動作させるトランジスタを目的セルとして選択するステップと、（ｂ）前記第１不純物領域と前記第２不純物領域のうちの前記目的セルに接続する不純物領域に所定電圧を印加するステップと、（ｃ）前記ゲート電極層に所定のゲート電圧を印加するゲート電極ラインのうち、前記目的セルの前記ゲート電極層に接続していないゲート電極ラインに、所定のゲート電圧を印加するステップとを備えるものに関する。
ここで、前記ゲート電圧は、前記トランジスタアレイ構造体の閾電圧より高いことが好ましい。
【発明の効果】
【００１７】
本発明によれば、次のような長所を有している。
第一に、不揮発性メモリの単位セル構造がＩＴ−ＩＲの連続積層構造であって、それ自体として簡単な構造を有しており、これをアレイセル構造で形成させた場合にも、一つのビットライン及び一つのワードラインのみを有する構造として非常に簡単に実現することができる。
第二に、従来のＤＲＡＭ製造工程など、一般的に公知の半導体工程をそのまま利用できて、その生産性を高められて製造コストを低くすることができる。
第三に、本発明の動作原理上、特異な抵抗特性を有する物質を利用して単純な方法で情報を保存して再生できるので、高速の動作特性を有する。
【発明を実施するための最良の形態】
【００１８】
以下、添付された図面を参照して、本発明の実施形態による一つの抵抗体及び一つのトランジスタを有する不揮発性メモリ素子について詳細に説明する。
【００１９】
図１は、本発明の実施形態に係る抵抗体とトランジスタとを有する不揮発性メモリ素子を示す断面図である。
【００２０】
図１に示すように、本発明の実施形態によるメモリ素子は、基板１０上に形成されたトランジスタ構造体及び抵抗体を備えて構成される。
そして、基板１０には、ソース領域である第１不純物領域１１ａとドレーン領域である第２不純物領域１１ｂとが形成されている。
そして、この第１不純物領域１１ａと第２不純物領域１１ｂとを有する基板１０の上には、ゲート構造を構成するゲート絶縁層１２とゲート電極層１３とが順次積層されており、これにより得られる構造が基本的なトランジスタ構造となっている。
【００２１】
第１不純物領域１１ａと、第２不純物領域１１ｂと、ゲート構造体との上には、層間絶縁膜１４が形成されている。そして、この層間絶縁膜１４には、第１不純物領域１１ａと第２不純物領域１１ｂとを露出させるホール（開口部）が形成されており、このホール内に導電性物質が充填されて、コンタクトプラグ１５ａ，１５ｂが形成されている。
【００２２】
コンタクトプラグ１５ａ，１５ｂは、第１不純物領域１１ａと第２不純物領域１１ｂとにそれぞれ接続されており、層間絶縁膜１４の上には抵抗層１６が形成されている。
本発明の実施形態に係る不揮発性メモリ素子の特徴部である抵抗層１６は、主に遷移金属酸化物で形成され、例えば、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＺｒＯ２、ＷＯ３、ＣｏＯ、ＧＳＴ、およびＰＣＭＯのうち少なくとも何れか一つの物質を含んで形成される。
【００２３】
以下、本発明の実施形態に係る図１の不揮発性メモリ素子、特に単位セルＣの製造方法を、添付図面を参照して説明する。
【００２４】
まず、図２Ａに示すように、基板１０（半導体基板）を用意し、その上にゲート絶縁層１２と、ゲート電極層１３とを順次形成させる。
次いで、図２Ｂに示すように、ゲート絶縁層１２及びゲート電極層１３の両側部をエッチングして基板１０を露出させる。そして、露出した基板１０に不純物をドーピングして、第１不純物領域１１ａと第２不純物領域１１ｂとを形成する。
これにより、基本的なトランジスタ構造体が完成する。
【００２５】
次に、トランジスタ構造体を層間絶縁膜１４で被覆する（図２Ｃ）。そして、層間絶縁膜１４にホール（開口部）ｈを形成して、ホールｈの底部に第１不純物領域１１ａと第２不純物領域１１ｂとを露出させる（図２Ｄ）。
続いて、ホールｈ内に導電性物質を充填してコンタクトプラグ１５ａ，１５ｂを形成する（図２Ｅ）。この際、層間絶縁膜１４の上部において、コンタクトプラグ１５ａとコンタクトプラグ１５ｂとが互いに接触しないように、導電性物質を充填する。
【００２６】
さらに、図２Ｆに示したように、コンタクトプラグ１５ａとコンタクトプラグ１５ｂとに接触するように、抵抗層１６がトランジスタ構造体の上部の層間絶縁膜１４の上に形成される。
前述したように、抵抗層１６は印加される電圧に応じて異なる抵抗値特性を有する酸化膜である。具体的に説明をすると、抵抗層１６は、主に遷移金属酸化物で形成されるものであり、例えば、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＺｒＯ２、ＷＯ３、ＣｏＯ、ＧＳＴ、およびＰＣＭＯのうちの少なくとも一つの物質を含んで構成される。
ここで、前記した製造の各工程は、従来のＤＲＡＭ半導体製造工程に関する技術を利用することで容易に実現することができ、これにより不揮発性メモリ素子を容易に製造することができる。
【００２７】
尚、前記した態様では、不揮発性メモリ素子が縦横方向に碁盤目状に配列された不揮発性メモリ素子アレイの一部である単位セルＣの製造に着目をして、不揮発性メモリ素子の製造方法を説明したが、不揮発性メモリ素子アレイ自体も、前記した方法に基づいて製造することができることは、当業者にとって自明なことである。
【００２８】
以下、図３を参照して、図１に示す本発明の実施形態に係る不揮発性メモリ素子の電気的な特性（抵抗値特定）について詳細に説明する。
【００２９】
図３の横軸は、本発明の抵抗層１６に印加される電圧値を表し、縦軸は、抵抗層１６に流れる電流値を表す。
【００３０】
図３に示すように、抵抗層１６に印加した電圧値に基づく電流値の変化は、二本の電流−電圧曲線に沿って変動することが判る。
Ｇ１で示すグラフ（電流−電圧曲線）は、抵抗層１６の抵抗値が小さい場合、すなわち、同一電圧で抵抗層１６に流れる電流値が大きい場合の電流−電圧曲線である。
Ｇ２で示すグラフ（電流−電圧曲線）は、抵抗層１６の抵抗値が高い場合、すなわち、同一電圧で抵抗層１６に流れる電流値が小さい場合の電流−電圧曲線である。
電流−電圧曲線Ｇ１，Ｇ２は、それぞれ、理想的な電圧条件の下で求めたものである。
【００３１】
本発明の実施形態に係る不揮発性メモリ素子は、異なる電流−抵抗特性を生ずる抵抗層１６の電気的な特性を利用したものである。
これを具体的に説明すれば、次の通りである。
【００３２】
はじめに、印加電圧を、０〔Ｖ〕からＶ１まで徐々に増加させた場合について説明する。
図３に示すように、この場合の電流値は、電流−電圧曲線Ｇ１に沿って、電圧の大きさに比例して増加することが判る。
しかし、電圧値がＶ１になった時点で、電流値が急激に低下する。そしてこれ以降、電流値は電流−電圧曲線Ｇ２に沿って増加することが判る。
この曲線Ｇ２に沿った電流値の上昇は、電圧値がＶ２になるまで続く。そして、電圧値がＶ２に到達すると、電流値は急激に上昇し、そしてこれ以降、電流値は電流−電圧曲線Ｇ１に沿って再び増加する。
ここで、曲線Ｇ１の特性に基づく抵抗値を「第１抵抗値」といい、曲線Ｇ２の特性に基づく抵抗値を「第２抵抗値」という。
この現象を別の表現で表すと、電圧値ＶがＶ１≦Ｖ≦Ｖ２の範囲内にある場合に、電流値が急激に低下しているのであるから、電圧値ＶがＶ１≦Ｖ≦Ｖ２の範囲内にある場合に、抵抗層１６の抵抗値が急増することが判ることになる（Ｅ＝ＩＲ）。
【００３３】
また、本願発明に係る発明者は、本発明に係る不揮発性メモリ素子は、次のような特性を有していることを確認した。
まず、Ｖ１≦Ｖ≦Ｖ２の範囲内の電圧を印加した後に、Ｖ１より小さい電圧を印加すると、電流−電圧曲線Ｇ２による電流値が検出され、Ｖ２よりも大きい電圧を印加した後に、Ｖ１より小さい電圧を印加すれば、電流−電圧曲線Ｇ１による電流値が検出される。
したがって、このような特性を利用すれば、本発明に係る不揮発性メモリ素子を、メモリ素子として使用できることが判る。
【００３４】
すなわち、本発明の実施形態に係る不揮発性メモリ素子の抵抗層１６に対して、Ｖ２よりも大きい電圧を印加すると、抵抗層１６は第１抵抗値を保存する。
そして、Ｖ１≦Ｖ≦Ｖ２の範囲内の電圧を印加すると、抵抗層１６は、第２抵抗値を保存する。
そして、Ｖ１より小さい電圧Ｖｒを印加してその時の電流値を読出すことにより、抵抗層１６に保存されたメモリ状態（第１抵抗値、第２抵抗値）を知ることができる。
このような電気的な特性は、特に、遷移金属酸化物でのみに現れるものであって、具体的な物質名は、前述した通りである。
【００３５】
図４は、本発明の実施形態による一つの抵抗体及び一つのトランジスタを有する不揮発性メモリ素子アレイ構造の等価回路図である。
図４を参照すれば、第１方向、すなわち、図４において横方向に並んだ単位セルの各々は、図１に示す第１不純物領域１１ａまたは第２不純物領域１１ｂを隣接した単位セルと共有することで、互いに接続されている。
また、第２方向、すなわち、図４において縦方向に並んだ単位セルの各々は、ゲート電極１３を隣接した単位セルと共有することで互いに接続されている。
したがって、図１に示す本発明の実施形態に係る不揮発性メモリ素子アレイは、ＮＡＮＤ型アレイ配列をしていることが分かる。
【００３６】
ここで、特定のセル（目的セル）に対するデータの記録／消去、そしてデータの読み出しは、目的セルと接続している横方向の不純物領域に、電圧（例えば、図３に示すＶ１、Ｖ０、Ｖ２）を印加すると共に、目的セルと接続している縦方向のゲート電圧層に電圧を印加しない（０〔Ｖ〕）ことにより行われる。
この際、目的セルに接続されていないゲート電極には、閾電圧Ｖｔｈ以上のゲート電圧Ｖｇを印加して、トランジスタをオン状態で維持する。これにより、電流は、不純物領域とチャンネル領域とを流れることになる。
しかしながら、目的セルはゲート電圧が０Ｖであり、チャンネルを通じて電位が印加されない。その代わりに、コンタクトプラグを通じて抵抗層の両端に電圧がかかって、所望の動作を行う。すなわち、印加する電圧値に応じた抵抗値の保存が行われる。
【００３７】
言い換えると、本実施形態における不揮発性メモリ素子アレイの動作方法は、（ａ）前記複数のトランジスタの中から動作させるトランジスタを目的セルとして選択するステップと、（ｂ）前記第１不純物領域と前記第２不純物領域のうちの前記目的セルに接続する不純物領域に所定電圧を印加するステップと、（ｃ）前記ゲート電極層に所定のゲート電圧を印加するゲート電極ラインのうち、前記目的セルの前記ゲート電極層に接続していないゲート電極ラインに、所定のゲート電圧を印加するステップとを含んで構成される。
【００３８】
これを、図５を参照して詳細に説明する。
図５は、前記図４に示した本発明の実施形態に係る不揮発性メモリ素子アレイ構造の等価回路図であり、不揮発性メモリ素子アレイ構造の中から４個の単位セルの回路部を別途抜き出したものに相当する。
図５には、４個の単位セル（メモリセル）ａａ，ａｂ，ｂａ，ｂｂが示されており、縦方向の単位セルａａ，ｂａは、ゲート電極ラインＢ１を共有し、単位セルａｂ，ｂｂは、ゲート電極ラインＢ２を共有している。そして、横方向の単位セルａａ，ａｂは、不純物領域Ｗ１を共有し、単位セルｂａ，ｂｂは、不純物領域Ｗ２を共有している。
【００３９】
ここで、図３の電流−電圧曲線Ｇ１による第１抵抗値を、抵抗層１６に保存する過程をプログラミング（ｓｅｔ）過程といい、第１抵抗値の代わりに、電流−電圧曲線Ｇ２による第２抵抗値を抵抗層１６に保存する過程を消去（ｒｅｓｅｔ）過程という。
【００４０】
始めに、図５に示すセルの中から、動作させるセルを選択する。選択されたセルがａａである場合、セルａａに第１抵抗値を保存するためには、Ｖ２以上の電圧を印加する必要がある。このため、不純物領域Ｗ１を介して電圧Ｖ０（Ｖ０＞Ｖ２、図３参照）を印加すると共に、ゲート電極ラインＢ２にゲート電圧Ｖｇを印加する。
この際、不純物領域Ｗ２とゲート電極ラインＢ１は、電圧を全く印加していない状態にする。そして、ゲート電極ラインＢ２に閾電圧Ｖｔｈ以上の電圧を印加すると、セルａｂ及びｂｂがオン状態となり、その結果、セルａｂ及びｂｂではチャンネル領域を通って電流が流れることになる。そして、不純物領域Ｗ１を介して電位Ｖ０を印加すると、セルａａ及びａｂに電位が印加されることになる。
【００４１】
ここで、セルａｂにはゲート電極ラインＢ２を介して電位Ｖｇが印加されており、セルａｂのチャンネル領域が活性化されているので、抵抗の小さいチャンネル領域を通って電流が供給されることになる。しかしながら、セルａａのチャンネル領域は活性化されていないので、コンタクトプラグ１５ａ，１５ｂを通じて抵抗層１６の両端に電位（電圧）Ｖ０が作用することになる。
これにより、前記したＶ２よりも高いＶ０（図３参照）が、セルａａに作用するので、セルａａは、第１抵抗値となってプログラミングが達成される。
【００４２】
同様の原理のもと、セルａａが第２抵抗値を有するようにするために、すなわち、消去を行うために、不純物領域Ｗ１を介して電圧Ｖ（Ｖ１≦Ｖ≦Ｖ２）を印加すると共に、ゲート電極ラインＢ２にゲート電圧Ｖｇを印加する。
これにより、前記したのと同様にして、抵抗層１６の両端に電位Ｖ（Ｖ１≦Ｖ≦Ｖ２）が作用することになり、その結果、セルａａは、第２抵抗値となって消去が完了する。
【００４３】
また、読み取り動作を行う場合は、不純物領域Ｗ１を介してＶ１より小さい電圧を印加すると共に、ゲート電極ラインＢ２にゲート電圧Ｖｇを印加する。そして、この際に抵抗層１６を流れる電流値を測定することで、セルａａ抵抗値が、第１抵抗値の第２抵抗値の何れかであるのかが判る。その結果、セルａａに記録された情報、例えば、「１」、「０」が判ることとなり、情報の読み取りが可能となる。
以上説明をしたような過程を経て、プログラミング（ｓｅｔ）、消去（ｒｅｓｅｔ）、そして読取が可能となる。
【００４４】
本発明に係る不揮発メモリ素子によると、以下に示すような利点を得ることができる。
本発明に係る不揮発メモリ素子の単位セルは、トランジスタと抵抗体とを順次積層させて得ることのできる簡単な構造を有している。よって、これら単位セルが複数配列されている場合であっても、一つのビットラインと一つのワードラインのみが必要とされる。よって、不揮発メモリ素子の配列がを非常に単純にすることができる。
そして、本発明に係る不揮発メモリ素子は、従来のＤＲＡＭ製造工程のような従来公知の半導体製造工程を用いることができる。よって、不揮発性メモリ素子の生産性が向上すると共に、製造コストを抑えることができる。
さらに、使用される物質の特異な抵抗特性に基づいて不揮発性メモリ素子を操作することで、不揮発性メモリ素子に対するデータの記録／再生を容易に行うことができる。よって、本発明に係る不揮発性メモリ素子を高速で動作させることができる。
【００４５】
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００４６】
本発明は、不揮発性メモリ素子に関連した技術分野に適用可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る不揮発性メモリ素子を示す図面である。
【図２Ａ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図２Ｂ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図２Ｃ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図２Ｄ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図２Ｅ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図２Ｆ】本発明の実施形態に係る不揮発性メモリのアレイ構造の製造過程を示す図面である。
【図３】図２に示した本発明の実施形態に係る実施形態に係る不揮発性メモリ素子アレイの等価回路図を示すグラフである。
【図４】本発明の実施形態に係る不揮発性メモリ素子の動作特性を示すグラフである。
【図５】本発明の実施形態に係る不揮発性メモリ素子の作動原理を説明するための図面である。
【符号の説明】
【００４８】
１０    基板
１１ａ，１１ｂ    不純物領域
１２    ゲート絶縁膜
１３    ゲート電極
１４    層間絶縁膜
１５ａ，１５ｂ    コンタクトプラグ
１６    抵抗層
【図１】
2006135338.tif 000003
【図２Ａ】
2006135338.tif 000004
【図２Ｂ】
2006135338.tif 000005
【図２Ｃ】
2006135338.tif 000006
【図２Ｄ】
2006135338.tif 000007
【図２Ｅ】
2006135338.tif 000008
【図２Ｆ】
2006135338.tif 000009
【図３】
2006135338.tif 000010
【図４】
2006135338.tif 000011
【図５】
2006135338.tif 000012