(57)【要約】【課題】入力パケットの少なくとも一部を処理するように構成された、イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ２および単一のネットワークプロセッサＮＰ２を備えるパケットベースのアクセスマルチプレクサＤＳＬＡＭ２を提供すること。【解決手段】単一のネットワークプロセッサＮＰ２は、パケットの一部を処理するのに適したアーキテクチャでは、イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ２と並列に結合され、あるいは、すべてのパケットを処理するのに適したアーキテクチャでは、イーサネット（登録商標）スイッチとカスケード結合されている。【選択図】      図２
2006005922.tif 000002
【特許請求の範囲】
【請求項１】
複数の加入者端末を集約ネットワークに結合させるパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）であって、前記パケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）は、イーサネット（登録商標）スイッチ（Ｅ−ＳＷＩＴＣＨ２）を備え、
前記パケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）が、入力パケットの少なくとも一部を処理するように構成された単一のネットワークプロセッサ（ＮＰ２）を、さらに含むことを特徴とするパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項２】
前記単一のネットワークプロセッサ（ＮＰ２）が、前記イーサネット（登録商標）スイッチ（Ｅ−ＳＷＩＴＣＨ２）と並列に結合されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項３】
前記単一のネットワークプロセッサが、前記イーサネット（登録商標）スイッチとカスケード結合されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ。
【請求項４】
前記単一のネットワークプロセッサ（ＮＰ２）が、サービスレベルアグリーメント（ＳＬＡ）制御を行うように構成されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項５】
前記単一のネットワークプロセッサ（ＮＰ２）が、ポイントツーポイントプロトコル（ＰＰＰ）の終端を行うように構成されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項６】
前記単一のネットワークプロセッサ（ＮＰ２）が、インターネットグループマネージメントプロトコル（ＩＧＭＰ）スヌーピングを行うように構成されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項７】
前記単一のネットワークプロセッサ（ＮＰ２）が、サービス品質（ＱｏＳ）のサポートを行うように構成されていることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項８】
前記パケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）が、デジタル加入者線アクセスマルチプレクサであることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ（ＤＳＬＡＭ２）。
【請求項９】
前記パケットベースのアクセスマルチプレクサが、光回線ターミネータであることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ。
【請求項１０】
前記パケットベースのアクセスマルチプレクサが、デジタルループキャリアであることを特徴とする請求項１に記載のパケットベースのアクセスマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケットベースで、イーサネット（登録商標）スイッチを搭載する次世代アクセスマルチプレクサに関する。
【背景技術】
【０００２】
デジタル加入者線アクセスマルチプレクサ（ＤＳＬＡＭ）などのアクセスマルチプレクサでは、大幅な変化が進行中である。加入者に基本的なデータサービスを提供する、非同期転送モード（ＡＴＭ）スイッチをベースとするのではなく、次世代のＤＳＬＡＭは、イーサネット（登録商標）、フレームリレー、マルチプロトコルラベルスイッチング（ＭＰＬＳ）、インターネットプロトコル（ＩＰ）などの、リンクレイヤプロトコルを処理することができ、したがって、少なくともイーサネット（登録商標）スイッチを搭載することになる。たとえば、ＵＲＬ「ｈｔｔｐ：／／ｗｗｗ．ｉｎｔｅｌ．ｃｏｍ／ｄｅｓｉｇｎ／ｎｅｔｗｏｒｋ／ｓｏｌｕｔｉｏｎｓ／ｍａｎｕａｌ／Ｃｈａｐｔｅｒ１２．ｐｄｆ」からダウンロード可能な、インテルのホワイトペーパー「Ｃｈａｐｔｅｒ１２：ＤＳＬ  Ａｃｃｅｓｓ  Ｍｕｌｔｉｐｌｅｘｅｒ  −  Ｍｕｌｔｉ−ｓｅｒｖｉｃｅ  ＤＳＬＡＭ  ｗｉｔｈ  ＩＰ、ＡＴＭ、ＭＰＬＳ  ａｎｄ  Ｆｒａｍｅ  Ｒｅｌａｙ  Ｓｕｐｐｏｒｔ」では、そのような次世代のパケットベースＤＳＬＡＭの可能なアーキテクチャを説明している。特に、パケット検査、プロトコルの変換、およびトラフィック管理などの機能を実施する、ネットワークプロセッサ（Ｉｎｔｅｌ  ＩＸＰ２４００など）の配置がインテルのホワイトペーパーで説明されている。インテルの出版物の図１２−１および図１２−３で図示されている、集中化した処理アーキテクチャを伴う知られているＤＳＬＡＭでは、すべてのパケット処理機能を実施するために、２つのネットワークプロセッサが使用されている。ネットワークプロセッサは、イーサネット（登録商標）スイッチの両側に配置されている。上記インテルの出版物の図１２−２に図示されている、分散処理アーキテクチャを使う代替の知られているＤＳＬＡＭでは、ネットワークプロセッサが、ＤＳＬＡＭのそれぞれのＤＳＬラインカードに装備されている。したがって、知られている次世代、パケットベースのアクセスマルチプレクサには、少なくとも２つのネットワークプロセッサが必要とされる。
【非特許文献１】インテルのホワイトペーパー「Ｃｈａｐｔｅｒ１２：ＤＳＬ  Ａｃｃｅｓｓ  Ｍｕｌｔｉｐｌｅｘｅｒ  −  Ｍｕｌｔｉ−ｓｅｒｖｉｃｅ  ＤＳＬＡＭ  ｗｉｔｈ  ＩＰ、ＡＴＭ、ＭＰＬＳ  ａｎｄ  Ｆｒａｍｅ  Ｒｅｌａｙ  Ｓｕｐｐｏｒｔ」
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、次世代、パケットベースのアクセスマルチプレクサのアーキテクチャを単純化し、開発コストを節約することである。
【課題を解決するための手段】
【０００４】
本発明によると、この目的は請求項１で定義されているパケットベースのアクセスマルチプレクサで実現される。
【０００５】
実際のところ、本発明によると、ただ１つのだけのネットワークプロセッサが、知られているアーキテクチャの少なくとも２つの代わりに使用される。このことは、Ｂｒｏａｄｃｏｍの５６９５やＭａｒｖｅｌｌのＭＸファミリなどの新しいイーサネット（登録商標）スイッチには、イーサネット（登録商標）スイッチの直前のネットワークプロセッサがもはや必須ではないほどの追加の機能性（パケットヘッダの検査、パケットのフィルタリング、最終的に基準に適合しないパケットを削除するというポリシー機能など）を有するために可能である。イーサネット（登録商標）スイッチに対する単一のネットワークプロセッサの位置は、ネットワークプロセッサに必要とされる機能性に依存する。可能な２つのアーキテクチャ、並列アーキテクチャおよびカスケードアーキテクチャを考慮することができ、それぞれに他の利点と欠点とがある。
【０００６】
本発明によるパケットベースのアクセスマルチプレクサの任意選択の特徴は、請求項２で定義されている。
【０００７】
したがって、可能な第１のアーキテクチャでは、単一のネットワークプロセッサがイーサネット（登録商標）スイッチと並列に配置される。このアーキテクチャは、すべてのパケットが必ずしもネットワークプロセッサを通過する必要のない場合に、最も適している。その場合、ネットワークプロセッサはすべてのトラフィックに対して、ワイヤースピードで動作する必要はない。この並列アーキテクチャでは、イーサネット（登録商標）スイッチと単一のネットワークプロセッサとの間のインターフェイスには、少なくともネットワークプロセッサの容量の２倍の容量が必要であるが、すべてのトラフィックがネットワークプロセッサを通る必要はないので、これはなお適当な容量なはずである。この並列アーキテクチャは、トラフィック全体がビデオなどのマルチキャスト／ブロードキャストトラフィックにより占められているような場合に最も適している。典型的には、このトラフィック量は大量なので、必ずしもすべてのマルチキャスト／ブロードキャストトラフィックがネットワークプロセッサを通過しないことにより、多くの処理能力が確保される。
【０００８】
本発明によるパケットベースのアクセスマルチプレクサの任意選択の代替の特徴は、請求項３によって定義されている。
【０００９】
実際のところ、たとえば、ポイントツーポイントプロトコル（ＰＰＰ）がアクセスマルチプレクサで終端される必要がある場合、すべてのパケットがネットワークプロセッサを通過する必要があり、イーサネット（登録商標）スイッチとネットワークプロセッサとの間のインターフェイスおよびネットワークプロセッサ自体に負荷がかかるので、並列アーキテクチャはあまり適切ではない。この場合、イーサネット（登録商標）スイッチとネットワークプロセッサとの間のインターフェイスには、ワイヤーレートの帯域幅の２倍に等しい容量を有することが必要なはずである。単一のネットワークプロセッサがカスケード方式でイーサネット（登録商標）スイッチに接続されている、代替のカスケードアーキテクチャの方がこの適用例に適している。すべてのパケットは、イーサネット（登録商標）スイッチとネットワークプロセッサとの両方を通過する。イーサネット（登録商標）スイッチとネットワークプロセッサとの間のインターフェイスは、ワイヤーレートのトラフィックを搬送する必要があるが、並列アーキテクチャに比べると、イーサネット（登録商標）スイッチの帯域幅要件が低減化される。
【００１０】
本発明によるアクセスマルチプレクサのオプションの他の特徴は、請求項４から８で定義されている。
【００１１】
実際のところ、本発明による単一のネットワークプロセッサは、たとえば、サービスレベルアグリーメント（ＳＬＡ）制御、ポイントツーポイントプロトコル（ＰＰＰ）の終端、インターネットグループマネージメントプロトコル（ＩＧＭＰ）スヌーピング、サービス品質（ＱｏＳ）のサポートなどの、プロトコルの変換および／またはトラフィック管理に関係した機能のサブセットを行うことができる。
【００１２】
本発明によるアクセスマルチプレクサのさらなるオプションの他の特徴は、請求項８から１０で定義されている。
【００１３】
したがって、たとえば、アクセスマルチプレクサは、ＡＤＳＬまたはＶＤＳＬのようなサービスの中央局装置として機能するように構成された、デジタル加入者線アクセスマルチプレクサ（ＤＳＬＡＭ）、あるいはＰＯＮベースのアクセスサービスの中央局装置として機能するように構成された、光回線ターミネータ（ＯＬＴ）とすることができる。あるいは、アクセスマルチプレクサは、デジタルループキャリア（ＤＬＣ）、または集約ネットワーク向けに複数の加入者線を多重化する、他のいずれかのアクセス集約デバイスとすることができる。
【００１４】
本発明の上述および他の目的および特徴は、添付図面に関連して行われる以下の本発明の実施形態の説明を参照することにより、さらに明らかになり、本発明自体も最良に理解されよう。
【発明を実施するための最良の形態】
【００１５】
図１に図示している従来技術のパケットベースのＤＳＬＡＭアーキテクチャでは、第１のネットワークプロセッサＮＰ１１、イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ１、および第２ネットワークプロセッサＮＰ１２がカスケード接続されている。イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ１は、例えばＭａｒｖｅｌｌのＤＸファミリのように、パケット処理機能がまったくないか、または限定されている。ネットワークプロセッサＮＰ１１およびＮＰ１２は、ＩｎｔｅｌのＩＸＰ２４００で実装することができる。図１は、中央処理カードのコンポーネントのみを示したにすぎないことに留意されたい。ＤＳＬＡＭ１は、中央処理カードのほかに、いくつかのＤＳＬラインカードも明らかに備えている。ネットワークプロセッサＮＰ１１およびＮＰ１２の両方は、加入者またはＷＡＮのポートからのパケットを処理するためのソフトウェアを実行する。ネットワークプロセッサは、プロトコルの変換およびトラフィックシェーピングを行い、ＮＰ１１は受信処理を行うのに対し、ＮＰ１２は送信処理を行う。受信プロセッサＮＰ１１はパケットを検査し、接続タイプ（たとえば、ＡＴＭ、イーサネット（登録商標）、フレームリレーなど）を判定し、顧客による定義規準に基づいてパケットの妥当性を検査し、そしてプロトコルの変換を行う。言い換えれば、ネットワークプロセッサＮＰ１１は、ＰＰＰ（ポイントツーポイントプロトコル）の終端を行い、任意のタイプのヘッダを使用して、データユニットのカプセル化／逆カプセル化を行い、そして、ラベルの挿入／抽出（たとえば、ＭＰＬＳラベルなど）を行う。結局、パケットヘッダの検査（イーサネット（登録商標）ヘッダの検査、ＶＬＡＮ−ＩＤの検査など）、パケットフィルタリング（ヘッダフィールドが一致しない場合に通知する）、およびポリシー機能（適合しないためにパケットが削除される必要があるときの判定をする）などの、特定の受信トラフィック管理に関係した機能が、ＮＰ１１によって実行される。送信プロセッサＮＰ１２は、ピークセルレート（ＰＣＲ）、持続可能セルレート（ＳＣＲ）などの、契約要件および異なるサービスクラス（ＣＢＲ、ＵＢＲ、ＶＢＲ、ＡＢＲ）に従うためにトラフィックシェーピングのような、送信トラフィック管理に関係した機能を行う。言い換えれば、送信プロセッサＮＰ１２は、サービス契約で指定された異なるレートやサービスレベルを管理する。図１では、加入者側およびＷＡＮ側からのすべてのトラフィックは、ネットワークプロセッサＮＰ１１およびＮＰ１２、ならびにイーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ１を通過する。インターフェイスＮＰ１１／Ｅ−ＳＷＩＴＣＨ１およびＥ−ＳＷＩＴＣＨ１／ＮＰ１２はワイヤーレートで動作する。典型的には、ネットワークプロセッサＮＰ１１およびＮＰ１２には、１〜２Ｇｉｇ  ＳＰＩインターフェイスが装備されているのに対し、イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ１には、何らかのグルーロジックが、ネットワークプロセッサとイーサネット（登録商標）スイッチとの間のインターフェイスで必要な変換を行うのに必要とされる可能性があるので、ＧＭＩＩインターフェイスが装備されている。
【００１６】
図２は、単一のネットワークプロセッサＮＰ２が、中央処理カード上でイーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ２に対して並列に結合されている、本発明によるパケットベースのＤＳＬＡＭを示している。イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ２には、たとえば、Ｂｒｏａｄｃｏｍの５６９５またはＭａｒｖｅｌｌのＭＸファミリのように、大きなパケット処理能力を有する。中央処理カードに加えて、ＤＳＬＡＭ２にも同様に、図２で示されていないいくつかのＤＳＬラインカードが装備されている。イーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ２は、入力するパケットのほんの一部だけがネットワークプロセッサＮＰ２を通過するようにし、さらにパケットフィルタリングやポリシー機能などの、特定の受信側トラフィック管理機能を行うことができる。このアーキテクチャは、ＤＳＬＡＭ２が必ずしもその全体を処理する必要がない、大量のマルチキャスト／ブロードキャストトラフィックを処理する必要のある場合に適している。ネットワークプロセッサＮＰ２およびインターフェイスＥ−ＳＷＩＴＣＨ２／ＮＰ２は、ワイヤースピードで動作する必要がない。
【００１７】
図３は、単一のネットワークプロセッサＮＰ３およびイーサネット（登録商標）スイッチＥ−ＳＷＩＴＣＨ３が、中央処理カード上でカスケード接続されている、本発明によるパケットベースのＤＳＬＡＭの第２の実施形態を示している。また、Ｅ−ＳＷＩＴＣＨ３には、大きなパケット処理能力を有し、たとえば、Ｂｒｏａｄｃｏｍの５６９５またはＭａｒｖｅｌｌのＭＸスイッチにより実装することができる。また図３では、ＤＳＬＡＭ３の一部を形成するラインカードが示されていない。ＤＳＬＡＭ３では、すべてのパケットがネットワークプロセッサＮＰ３を通過するため、インターフェイスＥ−ＳＷＩＴＣＨ３／ＮＰ３には、ワイヤーレートの負荷がかかる。典型的には、ネットワークプロセッサＮＰ３には、２．５Ｇｉｇから最高１０Ｇｉｇの速度で動作可能なＳＰＩインターフェイスが装備されることになる。このカスケードアーキテクチャは、大部分のピアツーピアパケットがＤＳＬＡＭ３を通過し、たとえば、ゲームのようなサービスなど、そのすべてがネットワークプロセッサＮＰ３で終端される必要がある場合に最も適している。
【００１８】
本発明によるＤＳＬＡＭアーキテクチャでは、単一のネットワークプロセッサのみが必要とされるので、ＤＳＬＡＭの製造者にとっては、コスト削減と複雑さの軽減が可能になる。これが実現できるのは、Ｅ−ＳＷＩＴＣＨ２およびＥ−ＳＷＩＴＣＨ３などの新しいイーサネット（登録商標）スイッチには、ネットワークプロセッサによる受信処理がもはや必須ではないような、追加の機能性（フィルタリング、ポリシー機能など）が搭載されているからである。イーサネット（登録商標）スイッチと比較した単一のネットワークプロセッサの配置は、ＤＳＬＡＭにより処理されるトラフィックのタイプおよびネットワークプロセッサから求められる機能性に依存する。可能な２つのアーキテクチャ、並列アーキテクチャおよびカスケードアーキテクチャには、上述のようにそれぞれ、利点と欠点とがある。
【００１９】
参照が上記ＤＳＬ（ツイストペア電話回線を介しての伝送に使用されるデジタル加入者線技術）に行われているが、いずれかの当業者なら、本発明は、パケットベースのアクセスマルチプレクサが大量のアクセス加入者に対する双方向のトラフィックを集積する場合、ケーブルベース、ファイバベース、または無線ベースのアクセスシステムでも同様の利点をもたらすように適用できることを理解されよう。したがって、アクセスマルチプレクサは代わりに、ＰＯＮ  ＯＬＴ（パッシブオプティカルネットワークラインターミネーション）、少数のＡＤＳＬまたはＶＤＳＬ加入者に対して機能を提供するｍｉｎｉ−ＤＳＬＡＭまたはファイバフィードリモートキャビネット、ＤＬＣ（ディジタルループキャリア）などであることが可能である。
【００２０】
さらに、本発明の実施形態は、どちらかと言えば機能的な仕方で上述されていることに留意されたい。機能的な説明から、ネットワーク用のハードウェアおよび／またはソフトウェアのソリューションを設計する当業者にとって、本発明の実施形態がどのように製造できるかは明らかであろう。
【００２１】
本発明の原理を特定の装置に関連して上述してきたが、本明細書の説明は、例示のために行われたにすぎず、特許請求の範囲を限定するものではないことをはっきりと理解されたい。
【図面の簡単な説明】
【００２２】
【図１】従来技術による次世代デジタル加入者線アクセスマルチプレクサのアーキテクチャを示す図である。
【図２】本発明による次世代デジタル加入者線アクセスマルチプレクサのアーキテクチャの、第１の実施形態を示す図である。
【図３】本発明による次世代デジタル加入者線アクセスマルチプレクサのアーキテクチャの、第２の実施形態を示す図である。
【符号の説明】
【００２３】
Ｅ−ＳＷＩＴＣＨ１、Ｅ−ＳＷＩＴＣＨ２、Ｅ−ＳＷＩＴＣＨ３  イーサネット（登録商標）スイッチ
ＤＳＬＡＭ１、ＤＳＬＡＭ２、ＤＳＬＡＭ３  デジタル加入者線アクセスマルチプレクサ
ＮＰ１１、ＮＰ１２、ＮＰ２、ＮＰ３  ネットワークプロセッサ
【図１】
2006005922.tif 000003
【図２】
2006005922.tif 000004
【図３】
2006005922.tif 000005
【外国語明細書】
2006005922.tif 000006
2006005922.tif 000007
2006005922.tif 000008
2006005922.tif 000009
2006005922.tif 000010
2006005922.tif 000011
2006005922.tif 000012
2006005922.tif 000013
2006005922.tif 000014
2006005922.tif 000015
2006005922.tif 000016
2006005922.tif 000017
2006005922.tif 000018
2006005922.tif 000019