(57)【要約】【課題】バックライトの蛍光管を効率良く収納し、小型、軽量の液晶表示装置を提供する。【解決手段】液晶表示パネルＰＮＬの下に配置した導光板ＧＬＢの１側面近傍に配置した蛍光管ＬＰと、蛍光管ＬＰの光を導光板ＧＬＢに向かって反射するランプ反射シートＬＳと、導光板ＧＬＢと蛍光管ＬＰとランプ反射シートＬＳとを収納する樹脂製の下側ケースＭＣＡとを有し、蛍光管ＬＰの両端のうちの一方端では、蛍光管ＬＰが第１のゴムブッシュＧＢにあけられた穴に挿入され、第１のゴムブッシュＧＢにあけられた穴の中で第１のランプケーブルＬＰＣが蛍光管ＬＰの第１の電極に接続され、蛍光管ＬＰの他方端では、蛍光管ＬＰが第２のゴムブッシュＧＢにあけられた穴に挿入され、第２のゴムブッシュＧＢにあけられた穴の中で第２のランプケーブルＬＰＣが蛍光管ＬＰの第２の電極に接続され、第１のランプケーブルＬＰＣは、下側ケースＭＣＡに設けた溝に収納されている。【選択図】    図１
2006053575.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示パネルと、
前記液晶表示パネルの下に配置した導光板と、
前記導光板の少なくとも１側面近傍に配置した蛍光管と、
前記蛍光管の光を前記導光板に向かって反射するランプ反射シートと、
前記導光板と前記蛍光管と前記ランプ反射シートとを収納する樹脂製のケースとを有する液晶表示装置であって、
前記蛍光管の両端のうちの一方端では、前記蛍光管が第１のゴムブッシュにあけられた穴に挿入され、前記第１のゴムブッシュにあけられた穴の中で第１のランプケーブルが前記蛍光管の第１の電極に接続されており、
前記蛍光管の他方端では、前記蛍光管が第２のゴムブッシュにあけられた穴に挿入され、前記第２のゴムブッシュにあけられた穴の中で第２のランプケーブルが前記蛍光管の第２の電極に接続されており、
前記第１のランプケーブルは、前記樹脂製のケースに設けられた溝に収納されていることを特徴とする液晶表示装置。
【請求項２】
前記液晶表示パネルの長辺の一辺側には複数個のドレイン信号線駆動ＩＣチップが配置されており、前記複数個のドレイン信号線駆動ＩＣチップと前記蛍光管との間に、前記ランプ反射シートが設けられていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記液晶表示パネルの長辺の一辺側には複数個のドレイン信号線駆動ＩＣチップが配置されており、
前記複数個のドレイン信号線駆動ＩＣチップのそれぞれは、複数個のフレキシブル配線基板上に設けられており、
前記複数個のフレキシブル配線基板と前記蛍光管との間に、前記ランプ反射シートが設けられていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記複数個のドレイン信号線駆動ＩＣチップは、前記液晶表示パネルの長辺のうちの前記一辺側にのみ配置されており、前記長辺のうちの他辺側には配置されていないことを特徴とする請求項２又は３に記載の液晶表示装置。
【請求項５】
前記第１のランプケーブルは、前記樹脂製のケースに設けられた前記溝を経由して、前記第２のゴムブッシュに挿入されて保持され、前記第１のランプケーブルと前記第２のランプケーブルとは、前記第２のゴムブッシュから同一方向に引き出されていることを特徴とする請求項１乃至４の何れかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、重ね合わせた２枚の絶縁基板の間に液晶を封止して成る液晶表示パネルと、その下に配置した導光板と、その側面近傍に配置した蛍光管とを含んで成るバックライトを有する液晶表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子（スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比 1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（ＴＦＴ）がある。
【０００３】
液晶表示装置は、例えば、透明導電膜から成る表示用画素電極と配向膜等をそれぞれ積層した面が対向するように所定の間隙を隔てて２枚の透明ガラス基板を重ね合わせ、該両基板間の縁部に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに両基板の外側に偏光板を設置または貼り付けて成る液晶表示パネル（液晶表示素子）と、液晶表示パネルの外周部の外側に配置され、液晶駆動用回路が形成された回路基板と、これらの各部材を保持するモールド成型品である中間フレームと、これらの各部材を収納し、液晶表示窓があけられた金属製シールドケースと、液晶表示パネルの下に配置され、液晶表示パネルに光を供給するバックライト等を含んで構成されている。  
なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば下記特許文献１や下記非特許文献１で知られている。
【０００４】
【特許文献１】特開昭６３−３０９９２１号公報
【非特許文献１】「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193〜210、1986年12月15日、日経マグロウヒル社発行
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の液晶表示装置では、重ね合わせた２枚の透明ガラス基板の間に液晶を封止して成る液晶表示パネルを当該装置内で固定するのに、２枚の透明ガラス基板の両方をゴムクッションを介して押さえ込んでいた。その結果、２枚の透明ガラス基板が強く押され、２枚の透明ガラス基板間の液晶のギャップが部分的に変化し、表示むらが生じる問題があった。したがって、液晶表示パネルをあまり強く押さえることができず、機械的強度が十分確保できなかった。
【０００６】
また、従来の液晶表示装置では、液晶表示パネルの対向する２個の長辺に映像信号線を交互に引き出し、各長辺の外側にそれぞれ映像信号線駆動用回路基板を配置した構成なので、表示部の周囲のいわゆる額縁部の面積を小さくすることができず、液晶表示装置および該液晶表示装置を表示部として組み込んだパソコン、ワープロ等の情報処理装置の外形寸法が大形となり、重量も重くなる問題があった。
【０００７】
さらに、従来の蛍光管と導光板とを含んで成るバックライトを有する液晶表示装置においては、蛍光管等の配置場所が十分考慮されておらず、当該装置の小型化、軽量化はまだ十分ではない。近年、情報化社会の進展に伴ない、パソコン、ワープロ等の情報処理装置もノートブックサイズ等の携帯可能なものが望まれており、表示部として組み込まれ、当該情報処理装置の主だった形状・寸法・重量を決定する液晶表示装置も小型、軽量なことが望まれる。
【０００８】
本発明の第１の目的は、液晶表示パネルを強く押さえることができ、機械的強度の大きい液晶表示装置を提供することにある。  
本発明の第２の目的は、額縁部の面積を小さくすることにより、小型化、軽量化することができる液晶表示装置を提供することにある。  
本発明の第３の目的は、バックライトの蛍光管を効率良く収納し、小型、軽量の液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の液晶表示装置は、液晶表示パネルと、前記液晶表示パネルの下に配置した導光板と、前記導光板の少なくとも１側面近傍に配置した蛍光管と、前記蛍光管の光を前記導光板に向かって反射するランプ反射シートと、前記導光板と前記蛍光管と前記ランプ反射シートとを収納する樹脂製のケースとを有する液晶表示装置であって、前記蛍光管の両端のうちの一方端では、前記蛍光管が第１のゴムブッシュにあけられた穴に挿入され、前記第１のゴムブッシュにあけられた穴の中で第１のランプケーブルが前記蛍光管の第１の電極に接続されており、前記蛍光管の他方端では、前記蛍光管が第２のゴムブッシュにあけられた穴に挿入され、前記第２のゴムブッシュにあけられた穴の中で第２のランプケーブルが前記蛍光管の第２の電極に接続されており、前記第１のランプケーブルは、前記樹脂製のケースに設けられた溝に収納されていることを特徴とする。  
また、前記液晶表示パネルの長辺の一辺側には複数個のドレイン信号線駆動ＩＣチップが配置されており、前記複数個のドレイン信号線駆動ＩＣチップと前記蛍光管との間に、前記ランプ反射シートが設けられていることを特徴とする。  
また、前記液晶表示パネルの長辺の一辺側には複数個のドレイン信号線駆動ＩＣチップが配置されており、前記複数個のドレイン信号線駆動ＩＣチップのそれぞれは、複数個のフレキシブル配線基板上に設けられており、前記複数個のフレキシブル配線基板と前記蛍光管との間に、前記ランプ反射シートが設けられていることを特徴とする。  
また、前記複数個のドレイン信号線駆動ＩＣチップは、前記液晶表示パネルの長辺のうちの前記一辺側にのみ配置されており、前記長辺のうちの他辺側には配置されていないことを特徴とする。
【００１０】
さらに、前記第１のランプケーブルは、前記樹脂製のケースに設けられた前記溝を経由して、前記第２のゴムブッシュに挿入されて保持され、前記第１のランプケーブルと前記第２のランプケーブルとは、前記第２のゴムブッシュから同一方向に引き出されていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、表示むらの発生を防止し、表示品質を向上することができると共に、装置内における液晶表示パネルの押さえ力を増すことができ、したがって、機械的強度が向上し、信頼性を向上できる。また、映像信号線駆動用回路基板を表示パネルの辺の一方側のみに配置することにより、画面の周囲の額縁部の面積を小さくすることができるので、液晶表示装置およびこれを組み込んだ情報処理装置を小型化、軽量化することができる。さらに、蛍光管の収納におけるスペースの使用効率がよいので、当該液晶表示装置の外形寸法を小さくすることができ、当該装置を小型化、軽量化することができ、製造コストを低減することができる。
【発明を実施するための最良の形態】
【００１２】
本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。  
《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１３】
《マトリクス部の概要》
図２はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図、図３は図２の３−３切断線における断面を示す図、図４は図２の４−４切断線における断面図である。また、図５には図２に示す画素を複数配置したときの平面図を示す。
【００１４】
図２に示すように、各画素は隣接する２本の走査信号線（ゲート信号線または水平信号線）ＧＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方向に複数本配置されている。映像信号線ＤＬは行方向に延在し、列方向に複数本配置されている。
【００１５】
図３に示すように、液晶ＬＣを基準に下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスパターンＢＭが形成されている。下部透明ガラス基板ＳＵＢ１はたとえば１.１mm程度の厚さで構成されている。また、透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディップ処理等によって形成された酸化シリコン膜ＳＩＯが設けられている。このため、透明ガラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があったとしても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことができるので、その上にデポジットされる走査信号線ＧＬ、遮光膜ＢＭ等の膜質を均質に保つことができる。  
上部透明ガラス基板ＳＵＢ２の内側（液晶ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層して設けられている。
【００１６】
《マトリクス周辺の概要》
図１７は上下のガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を、図１８はその周辺部を更に誇張した平面を、図１９は図１７及び図１８のパネル左上角部に対応するシール部ＳＬ付近の拡大平面を示す図である。また、図２０は図３の断面を中央にして、左側に図１９の１９ａ−１９ａ切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子ＤＴＭ付近の断面を示す図である。同様に図２１は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【００１７】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図１７〜図１９は後者の例を示すもので、図１７、図１８の両図とも上下基板ＳＵＢ１，ＳＵＢ２の切断後を、図１９は切断前を表しており、ＬＮは両基板の切断前の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ，Ｔｄ（添字略）が存在する（図で上下辺と左辺の）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。端子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図２２、図２３）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせるためである。
【００１８】
透明ガラス基板ＳＵＢ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なくとも一箇所において、本実施例ではパネルの４角で銀ペースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側に形成されたその引出配線ＩＮＴに接続されている。この引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイン端子ＤＴＭと同一製造工程で形成される。
【００１９】
配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成される。
【００２０】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。
【００２１】
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。  
各画素の薄膜トランジスタＴＦＴは、画素内において２つ(複数)に分割され、薄膜トランジスタ（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれは実質的に同一サイズ（チャネル長、チャネル幅が同じ）で構成されている。この分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
【００２２】
《ゲート電極ＧＴ》
ゲート電極ＧＴは図６（図２の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを描いた平面図）に示すように、走査信号線ＧＬから垂直方向（図２および図６において上方向）に突出する形状で構成されている（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に（共通ゲート電極として）構成されており、走査信号線ＧＬに連続して形成されている。本例では、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成されている。第２導電膜ｇ２はたとえばスパッタで形成されたアルミニウム（Ａｌ）膜を用い、１０００〜５５００Å程度の膜厚で形成する。また、ゲート電極ＧＴ上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
【００２３】
このゲート電極ＧＴは図２、図３および図６に示されているように、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大き目に形成される。したがって、下部透明ガラス基板ＳＵＢ１の下方に螢光管等のバックライトＢＬを取り付けた場合、この不透明なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導体層ＡＳにはバックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣化は起きにくくなる。なお、ゲート電極ＧＴの本来の大きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間をまたがるに最低限必要な（ゲート電極ＧＴとソース電極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距離（チャネル長）Ｌとの比、すなわち相互コンダクタンスgmを決定するファクタＷ／Ｌをいくつにするかによって決められる。この液晶表示装置におけるゲート電極ＧＴの大きさはもちろん、上述した本来の大きさよりも大きくされる。
【００２４】
《走査信号線ＧＬ》
走査信号線ＧＬは第２導電膜ｇ２で構成されている。この走査信号線ＧＬの第２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一製造工程で形成され、かつ一体に構成されている。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。
【００２５】
《絶縁膜ＧＩ》
絶縁膜ＧＩは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたとえばプラズマＣＶＤで形成された窒化シリコン膜を用い、１２００〜２７００Åの膜厚（この液晶表示装置では、２０００Å程度の膜厚）で形成する。ゲート絶縁膜ＧＩは図１９に示すように、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去されている。
【００２６】
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、図６に示すように、複数に分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域として使用される。ｉ型半導体層ＡＳは非晶質シリコン膜または多結晶シリコン膜で形成し、２００〜２２００Åの膜厚（この液晶表示装置では、２０００Å程度の膜厚）で形成する。  
このｉ型半導体層ＡＳは、供給ガスの成分を変えてＳｉ３Ｎ４からなるゲート絶縁膜として使用される絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装置で、しかもそのプラズマＣＶＤ装置から外部に露出することなく形成される。また、オーミックコンタクト用のリン（Ｐ）を２.５％ドープしたＮ＋型半導体層ｄ０（図３）も同様に連続して２００〜５００Åの膜厚（この液晶表示装置では、３００Å程度の膜厚）で形成される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶＤ装置から外に取り出され、写真処理技術によりＮ＋型半導体層ｄ０およびｉ型半導体層ＡＳは図２、図３および図６に示すように独立した島状にパターニングされる。  
ｉ型半導体層ＡＳは、図２および図６に示すように、走査信号線ＧＬと映像信号線ＤＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬと映像信号線ＤＬとの短絡を低減する。
【００２７】
《透明画素電極ＩＴＯ１》
透明画素電極ＩＴＯ１は液晶表示部の画素電極の一方を構成する。  
透明画素電極ＩＴＯ１は薄膜トランジスタＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴＦＴ２のソース電極ＳＤ１の両方に接続されている。このため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの１つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザ光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。なお、２つの薄膜トランジスタＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀であり、このような冗長方式により点欠陥や線欠陥の確率を極めて小さくすることができる。透明画素電極ＩＴＯ１は第１導電膜ｄ１によって構成されており、この第１導電膜ｄ１はスパッタリングで形成された透明導電膜（Indium-Tin-Oxide  ＩＴＯ：ネサ膜）からなり、１０００〜２０００Åの膜厚（この液晶表示装置では、１４００Å程度の膜厚）で形成される。
【００２８】
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
複数に分割された薄膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ２とは、図２、図３および図７（図２の第１〜第３導電膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型半導体層ＡＳ上にそれぞれ離隔して設けられている。  
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ＋型半導体層ｄ０に接触する下層側から、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせて構成されている。ソース電極ＳＤ１の第２導電膜ｄ２および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成される。
【００２９】
第２導電膜ｄ２はスパッタで形成したクロム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この液晶表示装置では、６００Å程度の膜厚）で形成する。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、２０００Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ＋型半導体層ｄ０との接触が良好である。Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ＋型半導体層ｄ０に拡散することを防止するいわゆるバリア層を構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ２、ＴｉＳｉ２、ＴａＳｉ２、ＷＳｉ２）膜を用いてもよい。
【００３０】
第３導電膜ｄ３はＡｌのスパッタリングで３０００〜５０００Åの膜厚（この液晶表示装置では、４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減するように構成されている。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよい。
【００３１】
第２導電膜ｄ２、第３導電膜ｄ３を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスクとして、Ｎ＋型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ＋型半導体層ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラインで除去される。このとき、Ｎ＋型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００３２】
ソース電極ＳＤ１は透明画素電極ＩＴＯ１に接続されている。ソース電極ＳＤ１は、ｉ型半導体層ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの膜厚、ｉ型半導体層ＡＳの膜厚およびＮ＋型半導体層ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構成されている。具体的には、ソース電極ＳＤ１は、ｉ型半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ３とで構成されている。ソース電極ＳＤ１の第３導電膜ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越えられないので、このｉ型半導体層ＡＳを乗り越えるために構成されている。つまり、第３導電膜ｄ３は厚く形成することでステップカバレッジを向上している。第３導電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても同様）の低減に大きく寄与している。
【００３３】
《保護膜ＰＳＶ１》
薄膜トランジスタＴＦＴおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が設けられている。保護膜ＰＳＶ１は主に薄膜トランジスタＴＦＴを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、１μｍ程度の膜厚で形成する。  
保護膜ＰＳＶ１は図１９に示すように、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスｇｍを薄くされる。従って図１９に示すように、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜ＧＩよりも大きく形成されている。
【００３４】
《遮光膜ＢＭ》
上部透明ガラス基板ＳＵＢ２側には、外部光（図３では上方からの光）がチャネル形成領域として使用されるｉ型半導体層ＡＳに入射されないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図８のハッチングに示すようなパターンとされている。なお、図８は図２におけるＩＴＯ膜からなる第１導電膜ｄ１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描いた平面図である。遮光膜ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、この液晶表示装置ではクロム膜がスパッタリングで１３００Å程度の膜厚に形成される。
【００３５】
従って、薄膜トランジスタＴＦＴ１、ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび大き目のゲート電極ＧＴによってサンドイッチにされ、その部分は外部の自然光やバックライト光が当たらなくなる。遮光膜ＢＭは図８のハッチング部分で示すように、画素の周囲に形成され、つまり遮光膜ＢＭは格子状に形成され（ブラックマトリクス）、この格子で１画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜ＢＭによってはっきりとし、コントラストが向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮光とブラックマトリクスとの２つの機能をもつ。
【００３６】
また、透明画素電極ＩＴＯ１のラビング方向の根本側のエッジ部に対向する部分（図２右下部分）が遮光膜ＢＭによって遮光されているから、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。  
なお、バックライトを上部透明ガラス基板ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を観察側（外部露出側）とすることもできる。
【００３７】
遮光膜ＢＭは周辺部にも図１８に示すように額縁状のパターンに形成され、そのパターンはドット状に複数の開口を設けた図８に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜ＢＭは図１８〜図２１に示すように、シール部ＳＬの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避けて形成されている。
【００３８】
《カラーフィルタＦＩＬ》
カラーフィルタＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基材に染料を着色して構成されている。カラーフィルタＦＩＬは画素に対向する位置にストライプ状に形成され（図９）、染め分けられている（図９は図５の第１導電膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみを描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩＬはそれぞれ、４５°、１３５°、クロスのハッチを施してある）。カラーフィルタＦＩＬは図８，９に示すように透明画素電極ＩＴＯ１の全てを覆うように大き目に形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極ＩＴＯ１の周縁部より内側に形成されている。
【００３９】
カラーフィルタＦＩＬは次のように形成することができる。まず、上部透明ガラス基板ＳＵＢ２の表面に染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタＲを形成する。つぎに、同様な工程を施すことによって、緑色フィルタＧ、青色フィルタＢを順次形成する。
【００４０】
《保護膜ＰＳＶ２》
保護膜ＰＳＶ２はカラーフィルタＦＩＬを異なる色に染め分けた染料が液晶ＬＣに漏れることを防止するために設けられている。保護膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。
【００４１】
《共通透明画素電極ＩＴＯ２》
共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明画素電極ＩＴＯ２との間の電位差（電界）に応答して変化する。この共通透明画素電極ＩＴＯ２にはコモン電圧Ｖcomが印加されるように構成されている。本実施例では、コモン電圧Ｖcomは映像信号線ＤＬに印加されるロウレベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖｄmaxとの中間電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ＩＴＯ２の平面形状は図１８、図１９を参照されたい。
【００４２】
《ゲート端子部》
図１０は表示マトリクスの走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続構造を示す図であり、（Ａ）は平面であり（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示している。なお、同図は図１９下方付近に対応し、斜め配線の部分は便宜上一直線状で表した。  
ＡＯは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンＡＯは完成品としては残らないが、ゲート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線ＡＯを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたＡＬ層ｇ２は表面にその酸化物Ａｌ２Ｏ３膜ＡＯＦが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンＡＯは走査線ＧＬに単一の直線では交差せず、クランク状に折れ曲がって交差させている。
【００４３】
図中ＡＬ層ｇ２は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターニングされている。これは、Ａｌ層の幅が広いと表面にホイスカが発生するので、１本１本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクＡＯに沿ってずらしている。
【００４４】
ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、更にその表面を保護し画素電極ＩＴＯ１と同レベル（同層、同時形成）の透明導電層ｄ１とで構成されている。なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同様な対策を更に万全とさせたものである。
【００４５】
平面図において、ゲート絶縁膜ＧＩはその境界線よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側に形成されており、左端に位置する端子部ＧＴＭはそれらから露出し外部回路との電気的接触ができるようになっている。図では、ゲート線ＧＬとゲート端子の一つの対のみが示されているが、実際はこのような対が図１９に示すように上下に複数本並べられ端子群Ｔｇ（図１８、図１９）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域ＣＴ１を越えて延長され配線ＳＨｇによって短絡される。製造過程におけるこのような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲＩ１のラビング時等の静電破壊防止に役立つ。
【００４６】
《ドレイン端子ＤＴＭ》
図１１は映像信号線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面を示す。なお、同図は図１９右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板ＳＵＢ１の上端部（又は下端部）に該当する。  
ＴＳＴｄは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広げられている。同様に、ドレイン端子ＤＴＭも外部回路との接続ができるよう配線部より幅が広げられている。検査端子ＴＳＴｄと外部接続ドレイン端子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に到達することなく終端しているが、ドレイン端子ＤＴＭは、図１９に示すように端子群Ｔｄ（添字省略）を構成し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製造過程中は静電破壊防止のためその全てが互いに配線ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在する映像信号線ＤＬのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子ＤＴＭが存在する映像信号線ＤＬのマトリクスを挟んで反対側には検査端子が接続される。
【００４７】
ドレイン接続端子ＤＴＭは前述したゲート端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１の２層で形成されており、ゲート絶縁膜ＧＩを除去した部分で映像信号線ＤＬと接続されている。ゲート絶縁膜ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜ＧＩの縁をテーパ状にエッチングするためのものである。端子ＤＴＭ上では外部回路との接続を行うため保護膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述した陽極酸化マスクでありその境界線はマトリクス全体をを大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層ｇ２が存在しないのでこのパターンは直接は関係しない。  
マトリクス部からドレイン端子部ＤＴＭまでの引出配線は図２０の（Ｃ）部にも示されるように、ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のすぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシールパターンＳＬの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いＡｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護する狙いである。
【００４８】
《保持容量素子Ｃaddの構造》
透明画素電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、隣りの走査信号線ＧＬと重なるように形成されている。この重ね合わせは、図２、図４からも明らかなように、透明画素電極ＩＴＯ１を一方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ１とする保持容量素子（静電容量素子）Ｃaddを構成する。この保持容量素子Ｃaddの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００４９】
保持容量素子Ｃaddは、図６からも明らかなように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げた部分に形成されている。なお、映像信号線ＤＬと交差する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の確率を小さくするため細くされている。  
保持容量素子Ｃaddの電極ＰＬ１の段差部において透明画素電極ＩＴＯ１が断線しても、その段差をまたがるように形成された第２導電膜ｄ２および第３導電膜ｄ３で構成された島領域によってその不良は補償される。
【００５０】
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図１２に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。  
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１，２，３，…，endは走査タイミングの順序に従って付加されている。
【００５１】
映像信号線Ｘ（添字省略）は上側の映像信号駆動回路Ｈｅに接続されている。すなわち、映像信号線Ｘは、走査信号線Ｙと同様に、液晶表示パネルＰＮＬの片側のみに端子が引き出されている。  
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されている。  
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
【００５２】
《保持容量素子Ｃaddの等価回路とその動作》
図２に示される画素の等価回路を図１３に示す。図１３において、Ｃgsは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）との間に形成される液晶容量である。液晶容量Ｃpixの誘電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ１、ＯＲＩ２である。Ｖlcは中点電位である。
【００５３】
保持容量素子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングするとき、中点電位（画素電極電位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減するように働く。この様子を式で表すと、次式のようになる。  
ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg
ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わす。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃaddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Ｃaddは放電時間を長くする作用もあり、薄膜トランジスタＴＦＴがオフした後の映像情報を長く蓄積する。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。
【００５４】
前述したように、ゲート電極ＧＴはｉ型半導体層ＡＳを完全に覆うよう大きくされている分、ソース電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面積が増え、従って寄生容量Ｃgsが大きくなり、中点電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Ｃaddを設けることによりこのデメリットも解消することができる。  
保持容量素子Ｃaddの保持容量は、画素の書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃpix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定する。
【００５５】
《保持容量素子Ｃadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線ＧＬ（Ｙ０）は、図１２に示すように、共通透明画素電極ＩＴＯ２（Ｖcom）と同じ電位にする。図１９の例では、初段の走査信号線は端子ＧＴ０、引出線ＩＮＴ、端子ＤＴ０及び外部配線を通じて共通電極ＣＯＭに短絡される。或いは、初段の保持容量電極線Ｙ０は最終段の走査信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接地点）に接続するかまたは垂直走査回路Ｖから１つ余分に走査パルスＹ０を受けるように接続してもよい。
【００５６】
《外部回路との接続構造》
図２２は走査信号駆動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成する、集積回路チップＣＨＩがフレキシブル配線基板（通称ＴＡＢ、Tape Automated Bonding）に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図であり、図２３はそれを液晶表示パネルの、本例では映像信号回路用端子ＤＴＭに接続した状態を示す要部断面図である。
【００５７】
同図において、ＴＢは集積回路ＣＨＩの入力端子・配線部であり、ＴＭは集積回路ＣＨＩの出力端子・配線部であり、例えばＣｕから成り、それぞれの内側の先端部（通称インナーリード）には集積回路ＣＨＩのボンディングパッドＰＡＤがいわゆるフェースダウンボンディング法により接続される。端子ＴＢ，ＴＭの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップＣＨＩの入力及び出力に対応し、半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰＮＬに接続される。パッケージＴＣＰは、その先端部がパネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳＶ１を覆うようにパネルに接続されており、従って、外部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケージＴＣＰの少なくとも一方で覆われるので電触に対して強くなる。
【００５８】
ＢＦ１はポリイミド等からなるベースフィルムであり、ＳＲＳは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンＳＬの外側の上下ガラス基板の隙間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコーン樹脂ＳＩＬが充填され保護が多重化されている。
【００５９】
《製造方法》
つぎに、上述した液晶表示装置の基板ＳＵＢ１側の製造方法について図１４〜図１６を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図３に示す画素部分、右側は図１０に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。
【００６０】
工程Ａ、図１４
７０５９ガラス（商品名）からなる下部透明ガラス基板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理により設けたのち、５００℃、６０分間のベークを行なう。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Åのクロムからなる第１導電膜ｇ１をスパッタリングにより設け、写真処理後、エッチング液として硝酸第２セリウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッチングする。それによって、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バスラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラインＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽極酸化パッド（図示せず）を形成する。
【００６１】
工程Ｂ、図１４
膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエッチングする。
【００６２】
工程Ｃ、図１４
写真処理後（前述した陽極酸化マスクＡＯ形成後）、３％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調整した溶液をエチレングリコール液で１：９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ２になるように調整する（定電流化成）。次に所定のＡｌ２Ｏ３膜厚が得られるのに必要な化成電圧１２５Ｖに達するまで陽極酸化を行う。その後この状態で数１０分保持することが望ましい（定電圧化成）。これは均一なＡｌ２Ｏ３膜を得る上で大事なことである。それによって、導電膜ｇ２を陽極酸化され、走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される
工程Ｄ、図１５
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設け、プラズマＣＶＤ装置にシランガス、水素ガスを導入して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたのち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入して、膜厚が３００ÅのＮ＋型非晶質Ｓｉ膜を設ける。
【００６３】
工程Ｅ、図１５
写真処理後、ドライエッチングガスとしてＳＦ６、ＣＣｌ４を使用してＮ＋型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜を選択的にエッチングすることにより、ｉ型半導体層ＡＳの島を形成する。
【００６４】
工程Ｆ、図１５
写真処理後、ドライエッチングガスとしてＳＦ６を使用して、窒化Ｓｉ膜を選択的にエッチングする。
【００６５】
工程Ｇ、図１６
膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択的にエッチングすることにより、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成する。
【００６６】
工程Ｈ、図１６
膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッタリングにより設け、さらに膜厚が４０００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第３導電膜ｄ３をスパッタリングにより設ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液でエッチングし、第２導電膜ｄ２を工程Ａと同様な液でエッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイン電極ＳＤ２を形成する。つぎに、ドライエッチング装置にＣＣｌ４、ＳＦ６を導入して、Ｎ＋型非晶質Ｓｉ膜をエッチングすることにより、ソースとドレイン間のＮ＋型半導体層ｄ０を選択的に除去する。
【００６７】
工程Ｉ、図１６
プラズマＣＶＤ装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設ける。写真処理後、ドライエッチングガスとしてＳＦ６を使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチングすることによって、保護膜ＰＳＶ１を形成する。
【００６８】
《液晶表示モジュールの全体構成》
図１は、液晶表示モジュールＭＤＬの分解斜視図であり、各構成部品の具体的な構成は図２４〜図４５に示す。  
ＳＨＤは金属板から成るシールドケース（メタルフレームとも称す）、ＷＤは表示窓、ＩＮＳ１〜３は絶縁シート、ＰＣＢ１〜３は回路基板（ＰＣＢ１はドレイン側回路基板、ＰＣＢ２はゲート側回路基板、ＰＣＢ３はインターフェイス回路基板）、ＪＮは回路基板ＰＣＢ１〜３どうしを電気的に接続するジョイナ、ＴＣＰ１、ＴＣＰ２はテープキャリアパッケージ、ＰＮＬは液晶表示パネル、ＧＣはゴムクッション、ＩＬＳは遮光スペーサ、ＰＲＳはプリズムシート、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは反射シート、ＭＣＡは一体成型により形成された下側ケース（モールドケース）、ＬＰは蛍光管、ＬＰＣはランプケーブル、ＧＢは蛍光管ＬＰを支持するゴムブッシュであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールＭＤＬが組み立てられる。
【００６９】
モジュールＭＤＬは、下側ケースＭＣＡ、シールドケースＳＨＤの２種の収納・保持部材を有する。絶縁シートＩＮＳ１〜３、回路基板ＰＣＢ１〜３、液晶表示パネルＰＮＬを収納、固定した金属製シールドケースＳＨＤと、蛍光管ＬＰ、導光板ＧＬＢ、プリズムシートＰＲＳ等から成るバックライトＢＬを収納した下側ケースＭＣＡとを合体させることにより、モジュールＭＤＬが組み立てられる。  
以下、各部材について詳しく説明する。
【００７０】
《金属製シールドケースＳＨＤ》
図２５は、シールドケースＳＨＤの上面、前側面、後側面、右側面、左側面を示す図であり、シールドケースＳＨＤの斜め上方からみたときの斜視図は図１に示される。  
シールドケース（メタルフレーム）ＳＨＤは、１枚の金属板をプレス加工技術により、打ち抜きと折り曲げ加工により作製される。ＷＤは表示パネルＰＮＬを視野に露出する開口を示し、以下表示窓と称す。
【００７１】
ＮＬはシールドケースＳＨＤと下側ケースＭＣＡとの固定用爪（全部で１２個）、ＨＫは同じく固定用のフック（全部で４個）であり、シールドケースＳＨＤに一体に設けられている。図１、図２５に示された固定用爪ＮＬは折り曲げ前の状態で、回路基板ＰＣＢ１〜３をシールドケースＳＨＤに収納した後、それぞれ内側に折り曲げられて下側ケースＭＣＡに設けられた四角い固定用凹部ＮＲ（図３７の各側面図参照）に挿入される。固定用フックＨＫは、それぞれ下側ケースＭＣＡに設けた固定用突起ＨＰ（図３７の側面図参照）に嵌合される。これにより、液晶表示パネルＰＮＬ、回路基板ＰＣＢ１〜３等を保持・収納するシールドケースＳＨＤと、導光板ＧＬＢ、蛍光管ＬＰ等を保持・収納する下側ケースＭＣＡとがしっかりと固定される。また、表示パネルＰＮＬの下面の表示に影響を与えない四方の縁周囲には薄く細長い長方形状のゴムクッションＧＣ（ゴムスペーサとも称す。図１、図４３参照）が設けられている。ゴムクッションＧＣは、表示パネルＰＮＬと導光板ＧＬＢとの間に介在される。ゴムクッションＧＣの弾性を利用して、シールドケースＳＨＤを装置内部方向に押し込むことにより固定用フックＨＫが固定用突起ＨＰにひっかかり、また、固定用爪ＮＬが折り曲げられ、固定用凹部ＮＲに挿入されて、各固定用部材がストッパとして機能し、シールドケースＳＨＤと下側ケースＭＣＡとが固定され、モジュール全体が一体となってしっかりと保持され、他の固定用部材が不要である。従って、組立が容易で製造コストを低減できる。また、機械的強度が大きく、耐振動衝撃性が高く、装置の信頼性を向上できる。また、固定用爪ＮＬと固定用フックＨＫは取り外しが容易なため（固定用爪ＮＬの折り曲げを延ばし、固定用フックＨＫを外すだけ）、２部材の分解・組立が容易なので、修理が容易で、バックライトＢＬの蛍光管ＬＰの交換も容易である。また、本実施例では、図２５に示すように、一方の辺を主に固定用フックＨＫで固定し、向かい合う他方の辺を固定用爪ＮＬで固定しているので、すべての固定用爪ＮＬを外さなくても、一部の固定用爪ＮＬを外すだけで分解することができる。したがって、修理やバックライトの交換が容易である。
【００７２】
ＣＨは、回路基板ＰＣＢ１〜３と共通して同じ平面位置に設けた共通貫通穴で、製造時、固定して立てたピンに、シールドケースＳＨＤと回路基板ＰＣＢ１〜３とを順に各共通貫通穴ＣＨを挿入して実装することにより、両者の相対位置を精度よく設定するためのものである。また、当該モジュールＭＤＬをパソコン等の応用製品に実装するとき、この共通貫通穴ＣＨを位置決めの基準とすることができる。
【００７３】
ＦＧＮは金属製シールドケースＳＨＤと一体に形成された合計１２個のフレームグランド用爪で、シールドケースＳＨＤの側面に開けられた「コ」の字状の開口、換言すれば、四角い開口中に延びた細長い突起により構成される。この細長い突起、すなわち、爪ＦＧＮが、それぞれ装置内部へ向かう方向に根元のところで折り曲げられ、回路基板ＰＣＢ１〜３のグランド配線（図示省略）に接続されたフレームグランドパッドＦＧＰ（図２４および図２７参照）に半田付けにより接続された構造になっている。なお、爪ＦＧＮをシールドケースＳＨＤの側面に設けたので、爪ＦＧＮを装置内部へ折り曲げ、かつ、フレームグランドパッドＦＧＰに半田付けする作業は、液晶表示パネルＰＮＬと一体化された回路基板ＰＣＢ１〜３をシールドケースＳＨＤ内に収納し、固定した後、シールドケースＳＨＤの内面（下面）を上に向けた状態で行なうことができ、作業性がよい。また、爪ＦＧＮを折り曲げるときは、爪ＦＧＮが回路基板ＰＣＢ１〜３に当たらないので、折り曲げの作業性がよい。また、半田付け作業では、開放されたシールドケースＳＨＤの内面側から半田こてを当てることができるので、半田付けの作業性がよい。したがって、爪ＦＧＮとフレームグランドパッドＦＧＰとの接続信頼性を向上することができる。
【００７４】
ＳＨ１〜４は、当該モジュールＭＤＬを表示部としてパソコン、ワープロ等の情報処理装置に実装するために、シールドケースＳＨＤに設けた４個の取付穴である。下側ケースＭＣＡにも、シールドケースＳＨＤの取付穴ＳＨ１〜４に一致する取付穴ＭＨ１〜４が形成されており（図３７、図３８参照）、両者の取付穴にねじ等を通して情報処理装置に固定、実装する。ところで、取付穴を金属製シールドケースＳＨＤのコーナーに設ける場合は、取付穴の絞り加工部（金属製シールドケースＳＨＤを構成する金属板と一体で、かつ該金属板と高さが異なる平行面を成す絞り加工で作られた部分）を１／４の円形状とすることができる。しかし、回路基板ＰＣＢ３の実装部品の配置の関係上、および回路基板ＰＣＢ１とＰＣＢ２の電気的接続の関係上、取付穴ＳＨをコーナーに設けたくなく、コーナーから所定の距離離れた中間部に設けたい場合、取付穴ＳＨＤの絞り加工部ＤＲの形状は絞り加工の都合上１／４の円形状とすることができず、１／２の円形状となり、取付穴として必要な領域が大きくなってしまう。そこで、図２５に示すように、絞り加工部ＤＲとこれに隣接する金属板との間の１／４の円形状の半径部に切欠きＬを設けることにより、絞り加工が容易となり、取付穴ＳＨ１の絞り加工部ＤＲを１／４の円形状とすることができ、取付穴に必要な領域を小さくすることができる。したがって、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。換言すれば、モジュールＭＤＬの小型化を実現しつつ、取付穴ＳＨをモジュールＭＤＬのコーナーから所定の距離離れた中間部に設けることができる。
【００７５】
《回路基板ＰＣＢ１〜３》
図２６は、表示パネルＰＮＬの外周部に回路基板ＰＣＢ１〜３を実装した状態を示す下面図と各断面図、図２４は、表示パネルＰＮＬと回路基板ＰＣＢ１〜３とがシールドケースＳＨＤ内に収納・実装された状態を示す下面図と各断面図、図２７は、回路基板ＰＣＢ１〜３の下面図（ＰＣＢ１と２にＴＣＰが実装されてない状態を示し、ＰＣＢ３は図２４、図２６よりも詳細に示す）、図２９（Ａ）は電子部品を実装しない状態の回路基板ＰＣＢ３の下面図、（Ｂ）は電子部品を実装した状態の下面図、図３１は、回路基板ＰＣＢ１の下面図（ＴＣＰが実装されてない状態を示す）、図３２は、回路基板ＰＣＢ２の下面図（ＴＣＰが実装されてない状態を示す）である。
【００７６】
ＣＨＩ１、ＣＨＩ２は表示パネルＰＮＬを駆動させる駆動ＩＣ（集積回路）チップ（図２６の下側の５個は垂直走査回路側の駆動ＩＣチップ、左側の１０個は映像信号駆動回路側の駆動ＩＣチップ）である。ＴＣＰ１、ＴＣＰ２は図２２、図２３で説明したように駆動用ＩＣチップＣＨＩがテープ オートメイティド ボンディング法（ＴＡＢ）により実装されたテープキャリアパッケージ、ＰＣＢ１、ＰＣＢ２はそれぞれＴＣＰやコンデンサＣＤＳ等が実装されたＰＣＢ（プリンテッド サーキット ボード）から成る回路基板である。ＦＧＰはフレームグランドパッド、ＪＮ３はドレイン側回路基板ＰＣＢ１とゲート側回路基板ＰＣＢ２とを電気的に接続するジョイナ、ＪＮ１、ＪＮ２はドレイン側回路基板ＰＣＢ１とインターフェイス回路基板ＰＣＢ３とを電気的に接続するジョイナである。図３５に示すジョイナＪＮ１〜３は、複数のリード線（りん青銅の素材にＳｎ鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持して構成される。なお、ＪＮ１〜３は、ＦＰＣ（フレキシブルプリンティドサーキット）を用いて構成することも可能である。
【００７７】
すなわち、表示パネルＰＮＬの３方の外周部には表示パネルＰＮＬの回路基板ＰＣＢ１〜３が「コ」の字状に配置されている。表示パネルＰＮＬの１つの長辺（図２４では左側）の外周部には表示パネルＰＮＬの映像信号線（ドレイン信号線）に駆動信号を与える駆動ＩＣチップ（ドライバ）ＣＨＩ１をそれぞれ搭載した複数個のテープキャリアパッケージＴＣＰ１を実装したドレイン側回路基板ＰＣＢ１が配置されている。また、表示パネルＰＮＬの短辺（図２４の下側）の外周部には表示パネルＰＮＬの走査信号線（ゲート信号線）に駆動信号を与える駆動ＩＣチップＣＨＩ２をそれぞれ搭載した複数個のテープキャリアパッケージＴＣＰ２を実装したゲート側回路基板ＰＣＢ２が配置されている。さらに、表示パネルＰＮＬのもう一方の短辺（図２４の上側）の外周部にはインターフェイス回路基板（コントロール回路基板、コンバータ回路基板とも称す）ＰＣＢ３が配置されている。
【００７８】
回路基板ＰＣＢ１〜３は、３枚の略長方形状に分割されているので、表示パネルＰＮＬと回路基板ＰＣＢ１〜３との熱膨張率の差により回路基板ＰＣＢ１〜３の長軸方向に生じる応力（ストレス）がジョイナＪＮ１〜３の箇所で吸収され、接続強度が弱いテープキャリアパッケージＴＣＰの出力リード（図２２、図２３のＴＴＭ）と液晶表示パネルＰＮＬの外部接続端子（図２２、図２３のＤＴＭ（ＧＴＭ））の剥がれが防止でき、さらに、テープキャリアパッケージＴＣＰの入力リードの応力緩和にも寄与し、熱に対するモジュールの信頼性を向上できる。このような基板の分割方式は、更に、１枚の「コ」の字状基板に比べて、それぞれが四角形状の単純な形状であるので１枚の基板材料から多数枚の基板ＰＣＢ１〜３が取得でき、プリント基板材料の利用率が高くなり、部品・材料費が低減できる効果がある（本実施例の場合は、約５０％に低減できた）。なお、回路基板ＰＣＢ１〜３は、ガラスエポキシ樹脂等から成るＰＣＢ（プリンティドサーキットボード）の代わりに柔軟なＦＰＣ（フレキシブルプリンティドサーキット）を使用すると、ＦＰＣはたわむのでリード剥がれ防止効果をいっそう高めることができる。また、分割しない一体型の「コ」の字状のＰＣＢを用いることもでき、その場合は工数の低減、部品点数削減による製造工程管理の単純化、回路基板間ジョイナの廃止による信頼性向上に効果がある。
【００７９】
３枚の回路基板ＰＣＢ１〜３の各グランド配線に接続されたフレームグランドパッドＦＧＰは、図２７に示すように、それぞれ５個、４個、３個設けられ、合計１２個設けてある。回路基板が複数に分割されている場合、直流的には駆動回路基板のうち少なくとも１箇所がフレームグランドに接続されていれば、電気的な問題は起きないが、高周波領域ではその箇所が少ないと、各駆動回路基板の特性インピーダンスの違い等により電気信号の反射、グランド配線の電位が振られる等が原因で、ＥＭＩ（エレクトロ マグネティック インタフィアレンス）を引き起こす不要な輻射電波の発生ポテンシャルが高くなる。特に、薄膜トランジスタを用いたアクティブ・マトリクス方式のモジュールＭＤＬでは、高速のクロックを用いるので、ＥＭＩ対策が難しい。これを防止するために、複数に分割された各回路基板毎に少なくとも１箇所でグランド配線（交流接地電位）をインピーダンスが十分に低い共通のフレーム（すなわち、シールドケースＳＨＤ）に接続する。これにより、高周波領域におけるグランド配線が強化されるので、全体で１箇所だけシールドケースＳＨＤに接続した場合と比較すると、本実施例の１２箇所の場合は輻射の電界強度で５ｄＢ以上の改善が見られた。
【００８０】
シールドケースＳＨＤのフレームグランド用爪ＦＧＮは、前述のように、金属の細長い突起で構成され、折り曲げることにより容易に回路基板ＰＣＢ１〜３のフレームグランドパッドＦＧＰに接続でき、接続用の特別のワイヤ（リード線）が不要である。また、爪ＦＧＮを介してシールドケースＳＨＤと回路基板ＰＣＢ１〜３とを機械的にも接続できるので、回路基板ＰＣＢ１〜３の機械的強度も向上することができる。
【００８１】
従来は、ＥＭＩを引き起こす不要な輻射電波の発生を抑えるために、信号波形をなまらせるための複数個の抵抗・コンデンサが、信号源集積回路の近く、あるいは信号の伝送経路の途中などに分散して配置されていた。したがって、信号源集積回路の付近やテープキャリアパッケージ間などに、該抵抗・コンデンサを設けるためのスペースが何箇所も必要なため、デッドスペースが大きくなり、電子部品を高密度に実装することができなかった。本実施例では、図２４に示すように、ＥＭＩ対策用の複数個のコンデンサ・抵抗ＣＲが、インターフェイス回路基板ＰＣＢ３に設けた信号源集積回路ＴＣＯＮ（後で詳細に説明する）から遠い、また、信号源集積回路ＴＣＯＮからの信号を受信するドレイン側回路基板ＰＣＢ１の駆動ＩＣチップＣＨＩ１よりもさらに遠い、複数個の駆動ＩＣチップＣＨＩ１の信号流れ方向の下流側のドレイン側回路基板ＰＣＢ１の端部に集中して配置してある。したがって、分散して配置するのに比べ、デッドスペースを低減することができ、電子部品を高密度に実装することができる。したがって、モジュールＭＤを小型化、軽量化することができ、製造コストを低減することができる。
【００８２】
《ドレイン側回路基板ＰＣＢ１》
ドレイン側回路基板ＰＣＢ１は、図２４に示すように、表示パネルＰＮＬの長辺の一方側（図２４では左側）のみに１枚だけ配置されている。すなわち、映像信号線ＤＬは、走査信号線ＧＬと同様に、液晶表示パネルＰＮＬの片側のみに端子が引き出されている。したがって、表示パネルＰＮＬの対向する２個の長辺に映像信号線を交互に引き出し、各長辺の外側にそれぞれドレイン側回路基板を配置した構成に比べて、表示部の周囲のいわゆる額縁部の面積を小さくすることができるので、液晶表示モジュールＭＤＬおよびこれを表示部として組み込んだパソコン、ワープロ等の情報処理装置（図４７参照）の外形寸法を小型化することができ、したがって、軽量化することができる。その結果、材料を低減することができるので、製造コストを低減することができる。なお、このドレイン側回路基板ＰＣＢ１が配置された側は、図４７に示すように、当該モジュールＭＤＬをパソコン、ワープロ等に実装したときに、画面の上側に配置される位置である。このため、ノートブック型のパソコン、ワープロでは、通常、画面の下部に、表示部をキーボード部に取り付けるためのヒンジを設けるためのスペースが必要であるので、ドレイン側回路基板を画面の上部に配置することにより、画面の上下位置が適切となる。なお、図３１において、ＪＰ１１はジョイナＪＮ１が接続されるパッド、ＪＰ１２はジョイナＪＮ２が接続されるパッド、ＪＰ１３はジョイナＪＮ３が接続されるパッドである。
【００８３】
映像信号線が液晶表示パネルの上下に交互に引き出され、２枚のドレイン側回路基板が液晶表示パネルの外周部の上下両側に配置されていた従来のモジュールでは、外部のパソコン等から入って来て当該モジュール内を流れる信号の流れに沿って電子部品が配置されたため、インターフェイス回路基板の中央部に、パソコン等と接続するためのコネクタと、信号源集積回路ＴＣＯＮが配置されていた。本実施例のように、ドレイン側回路基板ＰＣＢ１を液晶表示パネルＰＮＬの片側に配置した場合、従来方式のように信号の流れに沿った電子部品配置を取ると、インターフェイス回路基板ＰＣＢ３のドレイン側回路基板ＰＣＢ１から遠い方の端部、すなわち、シールドケースＳＨＤのコーナーに一番近い端部にコネクタＣＴを配置し（図２４参照。なお、本実施例では、シールドケースＳＨＤのコーナーに配置してない）、その次に、該コーナーから離れる方向の隣に信号源集積回路ＴＣＯＮを配置するというレイアウトとなる。ここで、コネクタＣＴを回路基板ＰＣＢ３の一番端、すなわち、シールドケースＳＨＤのコーナーに配置しようとすると、コネクタＣＴの上はパソコン等と接続するため、下側ケースＭＣＡで覆うことができないので（図３７に示す下側ケースＭＣＡの切欠きＭＬＣがコネクタＣＴの上に位置する）、取付穴ＳＨ４を有するシールドケースＳＨＤのコーナーを、一致する取付穴ＭＨ４を有する下側ケースＭＣＡで覆うことができなくなり、機械的強度が低下してしまう。そこで、本実施例では、図２４に示すように、高さの低い信号源集積回路ＴＣＯＮを回路基板ＰＣＢ３の一番端、すなわち、シールドケースＳＨＤのコーナー近傍の回路基板ＰＣＢ３上に配置し、コーナー近傍を下側ケースＭＣＡで覆うことができるようにし、該コーナーから離れる方向の隣にコネクタＣＴを配置している。すなわち、取付穴ＳＨ４を設けたシールドケースＳＨＤのコーナー近傍が、一致する取付穴ＭＨ４を設けた下側ケースＭＣＡによって覆われるので、モジュールＭＤＬをパソコン等の情報処理装置へ実装すると、モジュールＭＤＬのシールドケースＳＨＤおよび下側ケースＭＣＡのコーナーが両者の取付穴ＳＨ４および取付穴ＭＨ４を介してねじ等によりしっかりと押さえられ、固定されるため、機械的強度が向上し、製品の信頼性が向上する。なお、図４７に示すように、パソコン等から入って来る信号は、まず、コネクタＣＴから一旦信号源集積回路ＴＣＯＮへ行き、その後、ドレイン側回路基板ＰＣＢ１の駆動ＩＣチップＣＨＩ１の方へ流れる。したがって、信号の流れが整っているため、無駄な信号の流れをなくすことができるので、無駄な配線を少なくすることができ、回路基板の面積を小さくすることができる。
【００８４】
また、図２４に示す実施例では、信号源集積回路ＴＣＯＮおよびコネクタＣＴが、インターフェイス回路基板ＰＣＢ３上でドレイン側回路基板ＰＣＢ１との接続側（ジョイナＪＮ１、ＪＮ２のある側）と反対側に設けられている。したがって、図４７に示すように、液晶表示モジュールＭＤＬをそのドレイン側回路基板ＰＣＢ１がない側をヒンジと対向する側にして、パソコン、ワープロ等に実装することにより、ホストとの接続ケーブルを短くすることができる。その結果、ホストと液晶表示モジュールＭＤＬとの接続ケーブルから侵入するノイズを低減することができる。また、ホストと信号源集積回路ＴＣＯＮ間の接続も最短にすることができるので、ノイズの侵入に対しさらに強くすることができる。さらに、波形のなまり遅延に対しても強い。
【００８５】
《ゲート側回路基板ＰＣＢ２》
図３２は、回路基板ＰＣＢ２の平面（下面）図である。ＪＰ２３はジョイナＪＮ３が接続されるパッドである。
【００８６】
《テープキャリアパッケージＴＣＰ》
図３３は、集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰの平面（下面）図である。  
テープキャリアパッケージＴＣＰの構造および液晶表示パネルＰＮＬとの接続構造については、《外部回路との接続構造》のところで、断面図である図２２および図２３を用いて既に説明した。
【００８７】
パッケージＴＣＰの平面形状は、図３３に示す。端子部ＴＭ、ＴＢの外形幅が小さいのは、狭端子ピッチ化に対応している。すなわち、表示パネルＰＮＬと接続される出力端子部ＴＭの寸法は、パネルＰＮＬの入力端子のピッチに合わせてあり、回路基板ＰＣＢ１あるいはＰＣＢ２と接続される入力端子部ＴＢと接続される入力端子部ＴＢの寸法は、回路基板ＰＣＢ１あるいはＰＣＢ２の出力端子のピッチに合わせてある。  
なお、出力端子部ＴＭ、入力端子部ＴＢのいずれか一方の幅を最外形幅より小さくしてもよい。  
図３４は、回路基板ＰＣＢ１、ＰＣＢ２上に、テープキャリアパッケージＴＣＰを複数枚実装した様子を示す平面（下面）図、側面図である。
【００８８】
《インターフェイス回路基板ＰＣＢ３》
図２９（Ａ）はインターフェイス回路基板ＰＣＢ３の上面図（コネクタＣＴ、ハイブリッド集積回路ＨＩを実装した図）、（Ｂ）は信号源集積回路ＴＣＯＮ、ＩＣ、コンデンサ、抵抗等の部品を実装した上面図（点線部にコネクタＣＴ、ハイブリッド集積回路ＨＩが実装される）である。インターフェイス回路基板ＰＣＢ３には、ＩＣ、コンデンサ、抵抗等の電子部品の他、１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換する回路が搭載されている（図１２参照）。ＣＴは当該モジュールＭＤが実装されるパソコン等の情報処理装置と接続されるコネクタ、ＴＣＯＮは信号源集積回路で、ホストから送られてくる画像情報をデータ処理して液晶駆動用信号に変換するとともに、タイミングパルスを発生し、ゲート側回路基板ＰＣＢ２、ドレン側回路基板ＰＣＢ１を駆動制御し、液晶表示装置にデータを表示する。ＪＰ３１はジョイナＪＮ１が接続される接続部、ＪＰ３２はジョイナＪＮ２が接続される接続部ある。
【００８９】
《回路基板ＰＣＢ１〜３どうしの電気的接続》
図３６は、ドレイン側回路基板ＰＣＢ１とインターフェイス回路基板ＰＣＢ３とを電気的に接続するジョイナＪＮ１とＪＮ２を２段重ねで実装した状態を示す平面図と側面図である。
【００９０】
近年、カラー液晶表示装置の多色化の進行に伴って、赤、緑、青の階調を指定する映像信号線の本数が増加し、さらに、階調電圧の数が増加することにより、当該モジュールが組み込まれるパソコン等のセット側と当該モジュール間のインターフェースの機能を有する部分が複雑化し、特にドレイン側回路基板とインターフェイス回路基板間の電気的接続が難しくなってきている。また、液晶表示装置の色数の急速な増加に伴う映像信号線数の増加以外に、色数に比例して増加する階調電圧、クロック、電源電圧をも接続するため、接続線数は非常に多くなっている。
【００９１】
図２４に示すように、２枚のドレイン側回路基板ＰＣＢ１、インターフェイス回路基板ＰＣＢ３とが隣接するシールドケースＳＨＤのコーナーにおいて、回路基板ＰＣＢ１と回路基板ＰＣＢ３の隣接する各端部に各接続線が引き出され、かつ２列ずつ４列に配列された数の多い端子どうしを、回路基板の厚さ方向に２段に重ねて配置した２枚のジョイナＪＮ１とＪＮ２とを用いて電気的に接続している。このように回路基板どうしを接続するのに、モジュールＭＤＬの厚さ方向のスペースを有効活用し、多段に設けたジョイナを用いることにより、接続線端子数が多い場合でも小さなスペースで接続ができるので、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。図３６において、ＪＴ１はジョイナＪＮ１の端子、ＪＴ２はジョイナＪＮ２の端子、ＰＴ１は回路基板ＰＣＢ１の接続端子、ＰＴ３は回路基板ＰＣＢ３の接続端子である。
【００９２】
なお、ジョイナを多段に配置するのは２段に限らず、３段以上でも可能である。また、ドレイン側回路基板ＰＣＢ１とゲート側回路基板ＰＣＢ２との電気的接続は、１枚のジョイナＪＮ３（図１参照）を用いているが、ここも多段に重ねて設けた複数枚のジョイナにより接続してもよい。
【００９３】
モジュールＭＤＬの取付穴は、モジュールＭＤＬのコーナーに配置するのが通常である。しかし、回路基板ＰＣＢ１、ＰＣＢ３間の電気的接続をジョイナＪＮを用いて取ろうとすると、図４６に示すように、片方の回路基板ＰＣＢ３の形状は四角形状ではなく、飛び出し部のある特殊な形状になる。このような形状は、回路基板の板取り効率が悪く、回路基板の材料費が向上する。このため、本実施例では、図２４に示すように、シールドケースＳＨＤの取付穴ＳＨ１およびＳＨ２（および対応する下側ケースＭＣＡの取付穴ＭＨ１およびＭＨ２）をモジュールＭＤＬすなわちシールドケースＳＨＤのコーナーからずらすことにより、ジョイナＪＮを接続するためのスペースを、回路基板ＰＣＢ１、ＰＣＢ２、ＰＣＢ３が略四角形状のままで確保することができるので（回路基板ＰＣＢ３には取付穴ＳＨ１のための切欠きが形成されている）、回路基板の板取り効率が良く、回路基板の材料費を低減することができる。
【００９４】
《インターフェイス回路基板ＰＣＢ３上に２階建に実装したハイブリッド集積回路ＨＩと電子部品ＥＰ》
図３０は、インターフェイス回路基板ＰＣＢ３に搭載したハイブリッド集積回路ＨＩの横側面図、前側面図である。  
図２４に示すハイブリッド集積回路ＨＩは、回路の一部をハイブリッド集積化し、小さな回路基板の上面および下面に複数個の集積回路や電子部品が実装されて構成され、インターフェイス回路基板ＰＣＢ３上に１個実装されている。図３０に示すように、ハイブリッド集積回路ＨＩのリードＨＬを長く形成し、回路基板ＰＣＢ３とハイブリッド集積回路ＨＩとの間の回路基板ＰＣＢ３上にも電子部品ＥＰが複数個実装されている。従来は、部品点数が多い場合に、部品を実装した回路基板を多段に重ね、かつ、ジョイナを用いて回路基板どうしを接続していたが、この従来技術に比べ、本実施例では、ハイブリッド集積化することにより、電子部品の点数を低減することができ、また、別の回路基板およびジョイナが不要なので（ハイブリッド集積回路ＨＩのリードＨＬがジョイナに相当する）、材料費用を低減することができ、かつ、作業工程数を減少することができる。したがって、製造コストを低減することができると共に、製品の信頼性を向上することができる。
【００９５】
《絶縁シートＩＮＳ》
金属製シールドケースＳＨＤと回路基板ＰＣＢ１〜３との間には、両者の絶縁のため、図２８に示す絶縁シートＩＮＳ１〜３が配置されている。ＬＴは、絶縁シートＩＮＳ１〜３と液晶表示パネルＰＮＬとを接着する両面粘着テープ、ＳＴは絶縁シートＩＮＳ１〜３とシールドケースＳＨＤとを接着する両面粘着テープである。
【００９６】
《下側ケースＭＣＡ》
図３７は、下側ケースＭＣＡの上面図、上側面図、後側面図、右側面図、左側面図、図３８は、下側ケースＭＣＡの下面図である。  
モールド成型により形成した下側ケースＭＣＡは、蛍光管ＬＰ、ランプケーブルＬＰＣ、導光板ＧＬＢ等の保持部材、すなわち、バックライト収納ケースであり、合成樹脂で１個の型で一体成型することにより作られる。下側ケースＭＣＡは、《シールドケースＳＨＤ》のところで詳述したように、金属製シールドケースＳＨＤと、各固定部材と弾性体の作用により、しっかりと合体するので、モジュールＭＤＬの耐振動衝撃性、耐熱衝撃性が向上でき、信頼性を向上できる。
【００９７】
下側ケースＭＣＡの底面には、周囲の枠状部分を除く中央の部分に、該面の半分以上の面積を占める大きな開口ＭＯが形成されている。これにより、モジュールＭＤＬの組み立て後、液晶表示パネルＰＮＬと、導光板ＧＬＢ間のゴムクッションＧＣ（図４２参照）の反発力により、下側ケースＭＣＡの底面に上面から下面に向かって垂直方向に加わる力によって、下側ケースＭＣＡの底面がふくらむのを防止でき、最大厚みを抑えることができる。したがって、ふくらみを抑えるために、下側ケースの厚さを厚くしなくて済み、下側ケースの厚さを薄くすることができるので、モジュールＭＤＬを薄型化、軽量化することができる。
【００９８】
ＭＬＣは、インターフェイス回路基板ＰＣＢ３の発熱部品、本実施例では、ハイブリッドＩＣ化した電源回路（ＤＣ−ＤＣコンバータ）等の実装部に対応する箇所の下側ケースＭＣＡに設けた切欠き（図２７に示すコネクタＣＴ接続用の切欠きを含む）である。このように、回路基板ＰＣＢ３上の発熱部を下側ケースＭＣＡで覆わずに、切欠きを設けておくことにより、インターフェイス回路基板ＰＣＢ３の発熱部の放熱性を向上することができる。すなわち、現在、薄膜トランジタＴＦＴを用いた液晶表示装置を高性能化し、使い易さを向上するため、多階調化、単一電源化が要求されている。これを実現するための回路は、消費電力が大きく、また、回路手段をコンパクトに実装しようとすると、高密度実装となり、発熱が問題となる。したがって、下側ケースＭＣＡに発熱部に対応して切欠きＭＬＣを設けることにより、回路の高密度実装性、およびコンパクト性を向上することができる。この他にも、信号源集積回路ＴＣＯＮが発熱部品と考えられ、この上の下側ケースＭＣＡを切り欠いてもよい。
【００９９】
ＭＨ１〜４は、当該モジュールＭＤをパソコン等の応用装置に取り付けるための４個の取付穴である。金属製シールドケースＳＨＤにも、下側ケースＭＣＡの取付穴ＭＨ１〜４に一致する取付穴ＳＨ１〜４が形成されており、ねじ等を用いて応用製品に固定、実装される。
【０１００】
《バックライトＢＬ》
図４０（Ａ）はバックライトＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ１、ＬＰＣ２、ゴムブッシュＧＢ１、ＧＢ２の要部上面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図である。  
表示パネルＰＮＬに光を供給するバックライトＢＬは、１本の冷陰極蛍光管ＬＰ、蛍光管ＬＰのランプケーブルＬＰＣ１、ＬＰＣ２、蛍光管ＬＰおよびランプケーブルＬＰＣを保持するゴムブッシュＧＢ１、ＧＢ２、導光板ＧＬＢ、導光板ＧＬＢの上面全面に接して配置された拡散シートＳＰＳ、導光板ＧＬＢの下面全面に配置された反射シートＲＦＳ、拡散シートＳＰＳの上面全面に接して配置されたプリズムシートＰＲＳから構成される。
【０１０１】
モジュールＭＤＬ内において、細長い蛍光管ＬＰは、液晶表示パネルＰＮＬの長辺の一方に実装されたドレイン側回路基板ＰＣＢ１およびテープキャリアパッケージＴＣＰ１の下のスペースに配置されている。これにより、モジュールＭＤＬの外形寸法を小さくすることができるので、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。
【０１０２】
ゴムブッシュＧＢ１、ＧＢ２は、１本の冷陰極蛍光管ＬＰとランプケーブルＬＰＣ１、ＬＰＣ２の両方を保持する。すなわち、蛍光管ＬＰは、ゴムブッシュＧＢ１、ＧＢ２にあけられた穴（内径の大きい穴と小さい穴を連結した図４０（Ｂ）に示すような略鍵穴形状）ＧＢＨの内径の大きい方の穴ＨＬに挿入されて保持され、蛍光管ＬＰの一端に接続されたランプケーブルＬＰＣ１は、ゴムブッシュＧＢ２に設けられた溝ＧＢＤ内に挿入されて保持され、さらに、ランプケーブルＬＰＣ１と同一方向に引き出されるランプケーブルＬＰＣ２は、ケーブル引出側のゴムブッシュＧＢ２の穴ＧＢＨの内径の小さい方の穴ＨＳに挿入されて保持される。なお、穴ＧＢＨの主部はゴムブッシュＧＢ１、ＧＢ２を貫通していないが、少なくともケーブル引出側のゴムブッシュＧＢ２には、ランプケーブルＬＰＣ２をゴムブッシュＧＢ２から引き出すために、穴ＧＢＨの小さい穴ＨＳに連通して内径の小さい貫通穴が形成されている。このような構成により、２本のランプケーブルを１方向に引き出すとき、従来技術では、ランプケーブルを通すスペースがなく、かつ、ランプケーブルをゴムブッシュに通さないため、ランプケーブルがモジュールからはみ出したが、本実施例では、ランプケーブルＬＰＣ１が下側ケースＭＣＡからはみ出さないので、モジュールＭＤＬを省スペース化することができ、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。また、ゴムブッシュＧＢ１、ＧＢ２によって蛍光管ＬＰとランプケーブルＬＰＣの両方を保持するので、ランプケーブルＬＰＣの保持力によって、蛍光管ＬＰを保持しているゴムブッシュＧＢ１、ＧＢ２が保持されるので、蛍光管ＬＰの保持性を向上することができる。なお、ゴムブッシュＧＢ１は蛍光管ＬＰと１本のランプケーブルＬＰＣ１を保持し、ゴムブッシュＧＢ２は蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２を保持するが、部品の種類を減らすために、ゴムブッシュＧＢ１はゴムブッシュＧＢ２と同様の形状のものを共用している。
【０１０３】
なお、蛍光管ＬＰとランプケーブルＬＰＣを保持するための、ゴムブッシュＧＢ１、ＧＢ２に設ける穴あるいは溝の形状は、図示したものに限らない。例えば、蛍光管ＬＰ、２本のランプケーブルＬＰＣを保持する穴あるいは溝はそれぞれ独立に設けてもよいし、蛍光管ＬＰと１本または２本のランプケーブルＬＰＣの穴あるいは溝を適宜共通させてもよい。また、ゴムブッシュＧＢ１は蛍光管ＬＰと１本のランプケーブルＬＰＣ１を保持する穴あるいは溝を有し、ゴムブッシュＧＢ２は蛍光管ＬＰと２本のランプケーブルＬＰＣ１、ＬＰＣ２を保持する穴あるいは溝を有するというように、ゴムブッシュＧＢ１とゴムブッシュＧＢ２とで異なる形状のものを使用してもよい。
【０１０４】
《蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢの下側ケースＭＣＡへの収納》
図３９（Ａ）は、下側ケースＭＣＡ内にバックライトＢＬ（蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢ、導光板ＧＬＢ）が収納・実装された状態を示す上面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図、（Ｃ）は（Ａ）のＣ−Ｃ切断線における断面図である。  
下側ケースＭＣＡの内面（上面）を示す図３７において、ＭＢは導光板ＧＬＢの保持部、ＭＬは蛍光管ＬＰの収納部、ＭＧはゴムブッシュＧＢの収納部、ＭＣ１はランプケーブルＬＰＣ１の収納部、ＭＣ２はランプケーブルＬＰＣ２の収納部である。
【０１０５】
バックライトＢＬは、図３９（Ａ）〜（Ｃ）に示すように、バックライト収納ケースである下側ケースＭＣＡ内に収納される。すなわち、蛍光管ＬＰとランプケーブルＬＰＣとを保持したゴムブッシュＧＢ１、ＧＢ２は、ゴムブッシュＧＢ１、ＧＢ２がぴったりはまるように形成された図３７に示す収納部ＭＧにはめ込まれ、蛍光管ＬＰは下側ケースＭＣＡと非接触で収納部ＭＬ内に収納される。ランプケーブルＬＰＣ１、ＬＣ２は、ランプケーブルＬＰＣ１、２の形状にほぼぴったり沿うように下側ケースＭＣＡに形成された溝から成る収納部ＭＣ１、ＭＣ２に収納される。インバータＩＶに接続される先端部に近い、すなわち、ゴムブッシュＧＢ２以降の、ランプケーブルＬＰＣ１、ランプケーブルＬＰＣ２は、回路基板ＰＣＢ２の長軸方向から回路基板ＰＣＢ２の長軸方向にほぼ垂直に方向を変え（図１、図３９参照）、取付穴ＭＨ３（図３７参照）と回路基板ＰＣＢ２との間のスペースに収納される。ランプケーブルＬＰＣ１、ＬＰ２の先端部にはインバータＩＶが接続され、インバータＩＶは、図３９（Ａ）に示すように、回路基板ＰＣＢ２の横に設けたインバータ収納部ＭＩに収納される。このように、モジュールＭＤをパソコン等の応用製品に組み込んだ場合、ランプケーブルＬＰＣがモジュールの外側の側面を通ったり、インバータＩＶがモジュールＭＤの外側にはみ出ることなく、バックライトＢＬの蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢ、インバータＩＶをコンパクトに収納、実装することができ、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。  
なお、本実施例では蛍光管ＬＰを１本配置したが、２本以上配置してもよく、また、設置場所も導光板ＧＬＢの短辺側に設置してもよい。
【０１０６】
《導光板ＧＬＢの下側ケースＭＣＡへの収納》
図４１は、下側ケースＭＣＡ、導光板ＧＬＢ、蛍光管ＬＰ、ランプケーブルＬＰＣ等の要部断面図である。  
従来の導光板は、モジュール内での保持用の無駄な領域が多く、有効発光部の寸法より大幅に大きかったが、本実施例の導光板ＧＬＢは、図３９（Ａ）に示すように四角形状（長方形状）をしており、導光板ＧＬＢの全体の寸法を、発光部の寸法にできる限り近付けている。導光板ＧＬＢの３辺は、ほぼぴったりはまるように形成された下側ケースＭＣＡの導光板用収納部の内壁に保持され、蛍光管ＬＰ側の導光板ＧＬＢの残りの１辺は、導光板ＧＬＢと蛍光管ＬＰとの間の下側ケースＭＣＡの内面（上面）におけるゴムブッシュＧＢ近傍に、該下側ケースＭＣＡと一体に形成された２個の微小な突起（爪）ＰＪによって保持される。突起ＰＪにより、導光板ＧＬＢの蛍光管ＬＰ側への移動を防止し、導光板ＧＬＢが蛍光管ＬＰに当たって蛍光管ＬＰを破損するのが防止される。なお、ランプ反射シートＬＳは取り付ける前は長方形状をしており、取り付け後は、ランプ反射シートＬＳの長辺の端部が反射シートＲＦＳの下面端部に接着され、蛍光管ＬＰを全長に渡って覆い、もう一方の長辺の端部がプリズムシートＰＲＳの上面端部に載置され、保持される。ランプ反射シートＬＳは、断面形状がＵ字状で、突起ＰＪの内側に配置されるような長さに形成されている。突起ＰＪは、光の利用効率をなるべく低減させないために、なるべく微小に形成する。
【０１０７】
このように導光板ＧＬＢの寸法を有効発光部の寸法にできる限り近付け、できる限り小さくすることにより、従来の導光板の占めていたスペースに電子部品を実装することができ、かつ、下側ケースＭＣＡと一体に設けた突起ＰＪにより導光板ＧＬＢを保持することにより、小さいスペースで導光板ＧＬＢを保持することができるので、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。換言すれば、モジュールＭＤＬの小型化を実現しつつ、導光板ＧＬＢの発光効率を向上することができる。  
なお、突起ＰＪは、必ずしも下側ケースＭＣＡと一体に設けなくてもよく、金属等の別部材で形成した突起を下側ケースＭＣＡに取り付けてもよい。
【０１０８】
《拡散シートＳＰＳ》
拡散シートＳＰＳは、導光板ＢＬＢの上に載置され、導光板ＧＬＢの上面から発せられる光を拡散し、液晶表示パネルＰＮＬに均一に光を照射する。
【０１０９】
《プリズムシートＰＲＳ》
プリズムシートＰＲＳは、拡散シートＳＰＳの上に載置され、下面は平滑面で、上面がプリズム面となっている。プリズム面は、例えば、互いに平行な直線状に配列された断面形状がＶ字状の複数本の溝から成る。プリズムシートＰＲＳは、拡散シートＳＰＳから広い角度範囲にわたって拡散される光をプリズムシートＰＲＳの法線方向に集めることにより、バックライトＢＬの輝度を向上させることができる。したがって、バックライトＢＬを低消費電力化することができ、その結果、モジュールＭＤＬを小型化、軽量化することができ、製造コストを低減することができる。
【０１１０】
《反射シートＲＦＳ》
反射シートＲＦＳは、導光板ＧＬＢの下に配置され、導光板ＧＬＢの下面から発せられる光を液晶表示パネルＰＮＬの方へ反射させる。
【０１１１】
《導光板ＧＬＢおよび液晶表示パネルＰＮＬの押さえ構造》
図４２は、導光板ＧＬＢおよび液晶表示パネルＰＮＬの押さえ構造を示すモジュールＭＤＬの要部断面図である。  
図４２に示すように、プリズムシートＰＲＳと拡散シートＳＰＳの寸法が導光板ＧＬＢの寸法より大きく、プリズムシートＰＲＳと拡散シートＳＰＳの端部が導光板ＧＬＢの端部より出ており（オーバーハングさせ）、下側ケースＭＣＡの側壁の上にかかっている。このプリズムシートＰＲＳと拡散シートＳＰＳのオーバーハング部と下側ケースＭＣＡの側壁の上にゴムクッションＧＣとゴムから成る遮光スペーサＩＬＳが配置され、液晶表示パネルＰＮＬの上部透明ガラス基板ＳＵＢ２を加圧し、保持するようになっている（後述の《液晶表示パネルＰＮＬの押さえ構造》と図４４参照）。これにより、プリズムシートＰＲＳと拡散シートＳＰＳの両方あるいは拡散シートＳＰＳが、導光板ＧＬＢと下側ケースＭＣＡとの間の間隙に入り込み、導光板ＧＬＢのかたつきが防止され、導光板ＧＬＢがモジュールＭＤＬ内でしっかりと保持される。図４２に示す構造により、ゴムクッションＧＣおよび遮光スペーサＩＬＳの圧力がプリズムシートＰＲＳと拡散シートＳＰＳを介して下側ケースＭＣＡに加わり、液晶表示パネルＰＮＬがモジュールＭＤＬ内で確実に保持され、導光板ＧＬＢ、液晶表示パネルＰＮＬ等の保持力が向上し、製品の信頼性を向上することができる。  
ここでは、プリズムシートＰＲＳと拡散シートＳＰＳの両方を導光板ＧＬＢからオーバーハングさせたが、いずれか一方をオーバーハングさせてもよい。また、ここでは、導光板ＧＬＢの４辺全周にオーバーハングさせたが、必ずしも４辺全周にオーバーハングさせなくてもよく、１〜３辺だけでも効果がある。
【０１１２】
《液晶表示パネルＰＮＬの押さえ構造》
図４５は、従来の液晶表示モジュールＭＤＬにおける液晶表示パネルＰＮＬの押さえ構造を示す要部断面図である。図４４は、本発明の一実施例の液晶表示モジュールＭＤＬにおける液晶表示パネルＰＮＬの押さえ構造を示す要部断面図である。  
従来の液晶表示モジュールＭＤＬにおいては、図４５に示すように、液晶表示パネルＰＮＬをモジュールＭＤＬ内で固定するのに、液晶表示パネルＰＮＬを構成する２枚の透明ガラス基板の両方をゴムクッションＧＣを介して押さえ込んでいた。すなわち、《シールドケースＳＨＤ》のところで詳述したように、ゴムクッションＧＣの弾性を利用して、シールドケースＳＨＤを装置内部方向に押し込むことにより、シールドケースＳＨＤと下側ケースＭＣＡの各固定部材により固定される（すなわち、固定用フックＨＫが固定用突起ＨＰにひっかかり、また、固定用爪ＮＬが内側に折り曲げられ、固定用凹部ＮＲに挿入される）。したがって、従来は、２枚の透明ガラス基板がゴムクッションＧＣを介して強く押されるので、液晶表示パネルＰＮＬの２枚の透明ガラス基板間の液晶のギャップが部分的に変化し、表示むらが生じる。したがって、液晶表示パネルＰＮＬをあまり強く押さえることができず、機械的強度が十分確保できなかった。これに対して、本発明では、図４４に示すように、液晶表示パネルＰＮＬを構成する２枚の透明ガラス基板の寸法を変え、すなわち、端子が配置されていない辺（インターフェイス回路基板ＰＣＢ３側の辺）についても、透明ガラス基板をもう一方の透明ガラス基板より突出させて、液晶表示パネルＰＮＬの３辺にわたって１枚ガラス板部を設け、片方の透明ガラス基板のみを該１枚ガラス板部に載せたゴムクッションＧＣを介して押さえるので、強く押さえても２枚の透明ガラス基板間のギャップが変化せず、表示むらが生じない。したがって、液晶表示パネルＰＮＬの押さえ力を増すことができ、したがって、機械的強度が向上し、信頼性を向上できる。また、液晶表示パネルＰＮＬの１枚ガラス板部の上面と金属製シールドケースＳＨＤの下面（内面）との間には、両面粘着テープＢＡＴが介在され、両者が固定されている。なお、図４４は、液晶表示パネルＰＮＬの押さえ構造の概略を示す図で、実際は、ゴムクッションＧＣと下側ケースＭＣＡとの間には導光板ＧＬＢが配置されている。  
なお、図４４に示した実施例では、先に述べたプリズムシートＰＲＳをオーバーハングさせることに限定されるものではないので、プリズムシートＰＲＳを導光板ＧＬＢにオーバーハングさせていない。  
以上本発明を実施例に基づいて具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【０１１３】
【図１】本発明を適用したアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示モジュールの分解斜視図である。
【図２】液晶表示部の一画素とその周辺を示す要部平面図である。
【図３】図２の３−３切断線における１画素とその周辺を示す断面図である。
【図４】図２の４−４切断線における付加容量Ｃaddの断面図である。
【図５】図２に示す画素を複数配置した液晶表示部の要部平面図である。
【図６】図２に示す画素の層ｇ２、ＡＳのみを描いた平面図である。
【図７】図２に示す画素の層ｄ１、ｄ２、ｄ３のみを描いた平面図である。
【図８】図２に示す画素の画素電極層ＩＴＯ１、遮光膜ＢＭおよびカラーフィルタ層ＦＩＬのみを描いた平面図である。
【図９】図５に示す画素配列の画素電極層、遮光膜およびカラーフィルタ層のみを描いた要部平面図である。
【図１０】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面と断面の図である。
【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接続部付近を示す平面と断面の図である。
【図１２】アクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部を示す等価回路図である。
【図１３】図２に示す画素の等価回路図である。
【図１４】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１５】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１６】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。
【図１７】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図１８】図１７の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。
【図１９】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。
【図２０】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。
【図２１】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。
【図２２】駆動回路を構成する集積回路チップＣＨＩがフレキシブル配線基板に搭載されたテープキャリアパッケージＴＣＰの断面構造を示す図である。
【図２３】テープキャリアパッケージＴＣＰを表示パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状態を示す要部断面図である。
【図２４】シールドケースＳＨＤ内に液晶表示パネルＰＮＬと回路基板ＰＣＢ１〜３が組み込まれた下面図、Ａ−Ａ切断線における断面図、Ａ−Ａ切断線における断面図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線における断面図、Ｄ−Ｄ切断線における断面図である。
【図２５】シールドケースＳＨＤの上面図、前側面図、後側面図、右側面図、左側面図である。
【図２６】液晶表示パネルＰＮＬと、テープキャリアパッケージＴＣＰを実装した回路基板ＰＣＢ１〜３の下面図、Ａ−Ａ切断線における断面図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線における断面図、Ｄ−Ｄ切断線における断面図である。
【図２７】テープキャリアパッケージＴＣＰを実装しない回路基板ＰＣＢ１〜３の詳細下面図である。
【図２８】絶縁シートＩＮＳ１〜３の上面図、Ａ−Ａ切断線における断面図、Ｂ−Ｂ切断線における断面図、Ｃ−Ｃ切断線における断面図である。
【図２９】（Ａ）はインターフェイス回路基板ＰＣＢ３の上面図、（Ｂ）は下面図である。
【図３０】インターフェイス回路基板ＰＣＢ３に搭載したハイブリッド集積回路ＨＩの横側面図、前側面図である。
【図３１】ゲート側回路基板ＰＣＢ１の下面図である。
【図３２】ゲート側回路基板ＰＣＢ２の下面図である。
【図３３】テープキャリアパッケージＴＣＰの平面（下面）図である。
【図３４】複数枚実装したＴＣＰの平面（下面）図、側面図である。
【図３５】（Ａ）、（Ｂ）、（Ｃ）はそれぞれジョイナＪＮ１〜３の平面図である。
【図３６】実装したジョイナＪＮ１、ＪＮ２の平面図、側面図である。
【図３７】下側ケースＭＣＡの上面図、前側面図、後側面図、右側面図、左側面図である。
【図３８】下側ケースＭＣＡの下面図である。
【図３９】（Ａ）は下側ケースＭＣＡ内に収納した導光板ＧＬＢ、蛍光管ＬＰ、ゴムブッシュＧＢ等の上面図、（Ｂ）はＢ−Ｂ切断線における断面図、（Ｃ）はＣ−Ｃ切断線における断面図である。
【図４０】（Ａ）はバックライトＢＬ（蛍光管ＬＰ、ランプケーブルＬＰＣ、ゴムブッシュＧＢ）の要部上面図、（Ｂ）はＡ−Ａ切断線における断面図である。
【図４１】下側ケースＭＣＡ内に収納したバックライトＢＬ（導光板ＧＬＢ、蛍光管ＬＰ等）の要部断面図である。
【図４２】導光板ＧＬＢと液晶表示パネルＰＮＬの押さえ構造を示す液晶表示モジュールＭＤの要部断面図である。
【図４３】液晶表示パネルＰＮＬと、テープキャリアパッケージＴＣＰを実装した回路基板ＰＣＢ１〜３とゴムクッションＧＣの下面図である。
【図４４】シールドケースＳＨＤ、液晶表示パネルＰＮＬ、ゴムクッションＧＣ、下側ケースＭＣＡの実装状態を示す要部断面図である。
【図４５】シールドケースＳＨＤ、液晶表示パネルＰＮＬ、ゴムクッションＧＣ、下側ケースＭＣＡの従来の実装状態を示す要部断面図である。
【図４６】従来の液晶表示モジュールＭＤＬの取付穴ＳＨを示す図である。
【図４７】液晶表示モジュールＭＤＬを実装したノートブック型のパソコン、あるいはワープロの斜視図である。
【符号の説明】
【０１１４】
ＧＬＢ…導光板、ＰＮＬ…液晶表示パネル、ＳＵＢ２…上部透明ガラス基板、ＳＰＳ…拡散シート、ＰＲＳ…プリズムシート、ＳＨＤ…金属製シールドケース、ＭＣＡ…下側ケース、ＧＣ…ゴムクッション、ＬＰ…蛍光管、ＬＰＣ１、ＬＰＣ２…ランプケーブル、ＧＢ１、ＧＢ２…ゴムブッシュ、ＧＢＨ…穴、ＧＢＤ…溝、ＢＬ…バックライト、ＧＬＢ…導光板、ＰＪ…突起、ＭＣＡ…下側ケース、ＧＣ…ゴムクッション、ＭＯ…開口、ＩＶ…インバータ、ＭＩ…インバータ収納部。
【図１】
2006053575.tif 000003
【図２】
2006053575.tif 000004
【図３】
2006053575.tif 000005
【図４】
2006053575.tif 000006
【図５】
2006053575.tif 000007
【図６】
2006053575.tif 000008
【図７】
2006053575.tif 000009
【図８】
2006053575.tif 000010
【図９】
2006053575.tif 000011
【図１０】
2006053575.tif 000012
【図１１】
2006053575.tif 000013
【図１２】
2006053575.tif 000014
【図１３】
2006053575.tif 000015
【図１４】
2006053575.tif 000016
【図１５】
2006053575.tif 000017
【図１６】
2006053575.tif 000018
【図１７】
2006053575.tif 000019
【図１８】
2006053575.tif 000020
【図１９】
2006053575.tif 000021
【図２０】
2006053575.tif 000022
【図２１】
2006053575.tif 000023
【図２２】
2006053575.tif 000024
【図２３】
2006053575.tif 000025
【図２４】
2006053575.tif 000026
【図２５】
2006053575.tif 000027
【図２６】
2006053575.tif 000028
【図２７】
2006053575.tif 000029
【図２８】
2006053575.tif 000030
【図２９】
2006053575.tif 000031
【図３０】
2006053575.tif 000032
【図３１】
2006053575.tif 000033
【図３２】
2006053575.tif 000034
【図３３】
2006053575.tif 000035
【図３４】
2006053575.tif 000036
【図３５】
2006053575.tif 000037
【図３６】
2006053575.tif 000038
【図３７】
2006053575.tif 000039
【図３８】
2006053575.tif 000040
【図３９】
2006053575.tif 000041
【図４０】
2006053575.tif 000042
【図４１】
2006053575.tif 000043
【図４２】
2006053575.tif 000044
【図４３】
2006053575.tif 000045
【図４４】
2006053575.tif 000046
【図４５】
2006053575.tif 000047
【図４６】
2006053575.tif 000048
【図４７】
2006053575.tif 000049