(57)【要約】【課題】  点灯始動後数秒以内に、ランプを規定の光束まで立ち上げることができる放電灯点灯装置を得ることを目的とする。【解決手段】  昇圧用共振回路４の共振周波数に等しい周波数でスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する制御フェーズを有する制御回路７を設ける。即ち、制御回路７が昇圧用共振回路４の出力電流ＩＴｒを監視し、その出力電流ＩＴｒの零クロス点を基準にしてスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する。これにより、点灯始動後数秒以内に、ＨＩＤランプ６を規定の光束まで立ち上げることができる。【選択図】        図１
2006114338.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の電源電圧を直流電圧から交流電圧に変換するとともに、その電源電圧を昇圧する変換昇圧手段と、上記変換昇圧手段により昇圧された電源電圧を放電灯に供給する共振回路と、上記共振回路の共振周波数に等しい周波数で上記変換昇圧手段を構成しているスイッチング素子を駆動する制御フェーズを有する制御回路とを備えた放電灯点灯装置。
【請求項２】
制御回路は、変換昇圧手段の出力電流を監視し、その出力電流の零クロス点を基準にしてスイッチング素子を駆動することを特徴とする請求項１記載の放電灯点灯装置。
【請求項３】
制御回路は、コンデンサを介して、変換昇圧手段の出力電流を監視することを特徴とする請求項２記載の放電灯点灯装置。
【請求項４】
制御回路は、変換昇圧手段の出力電圧と出力電流の位相差を検出し、その位相差を解消する周波数でスイッチング素子を駆動することを特徴とする請求項１記載の放電灯点灯装置。
【請求項５】
制御回路は、位相差を検出してから、その位相差を解消するまでに要する時間の設定を受け付けることを特徴とする請求項４記載の放電灯点灯装置。
【請求項６】
制御回路は、放電灯の放電始動を検知すると、その放電灯のランプ電流を監視し、そのランプ電流の零クロス点でスイッチング素子のオンオフ状態を反転させることを特徴とする請求項１記載の放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、自動車の前照灯に用いるＨＩＤランプなどの高輝度放電灯の点灯を制御する放電灯点灯装置に関するものである。
【背景技術】
【０００２】
近年、自動車用のヘッドライトとしては、ハロゲン電球に代わり、メタルハライドランプが用いられるようになり、メタルハライドランプの点灯装置が開発されている（例えば、特許文献１参照）。
メタルハライドランプは、ＨＩＤ（Ｈｉｇｈ  Ｉｎｔｅｎｓｉｔｙ  Ｄｉｓｃｈａｒｇｅ）ランプの一種であり、ハロゲン電球と比べて、高発光効率、高色温度、長寿命である特徴を備えている。
メタルハライドランプは点灯始動から定常点灯まで、その負荷特性がダイナミックに変化する。メタルハライドランプの点灯装置では、この変化するランプの負荷特性に追従して、放電を制御しなければならない。
【０００３】
メタルハライドランプには、一般にコールド状態と呼ばれる状態がある。即ち、ランプが未点灯のまましばらく放置され、ブレーク直後のランプインピーダンスが低い（十数Ω〜数十Ω程度）状態がある。
自動車用のヘッドライトに用いるメタルハライドランプでは、コールド状態から点灯する際、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げるという特有の要求がある。この要求を満足するためには、十数Ωのランプに約７０Ｗ程度の電力投入を行う必要がある。
しかし、例えば、特許文献１に開示されている従来の放電灯点灯装置には、十数Ωのランプに約７０Ｗ程度の電力を効率よく投入する技術が開示されていない。
【０００４】
【特許文献１】特開２００２−１５８８９号公報（段落番号［００３１］から［００３６］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の放電灯点灯装置は以上のように構成されているので、メタルハライドランプを自動車用のヘッドライトに用いる場合、コールド状態からランプを点灯する際、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げるという特有の要求があるが、この特有の要求を満足する技術が開発されておらず、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げることが困難である課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げることができる放電灯点灯装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る放電灯点灯装置は、共振回路の共振周波数に等しい周波数で変換昇圧手段を構成しているスイッチング素子を駆動する制御フェーズを有する制御回路を設けるようにしたものである。
【発明の効果】
【０００８】
この発明によれば、共振回路の共振周波数に等しい周波数で変換昇圧手段を構成しているスイッチング素子を駆動する制御フェーズを有する制御回路を設けるように構成したので、点灯始動後数秒以内に、ランプを規定の光束まで立ち上げることができる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による放電灯点灯装置を示す構成図であり、図において、例えばバッテリなどの直流電源１は電源電圧ＶＢをＤＣ／ＡＣ昇圧回路３に印加し、直流電源１の両端には平滑用コンデンサ２が接続されている。
ＤＣ／ＡＣ昇圧回路３は直流電源１の電源電圧ＶＢを直流電圧から交流電圧に変換するとともに、その電源電圧ＶＢを昇圧する。
ＤＣ／ＡＣ昇圧回路３のスイッチング素子Ｑ１，Ｑ２，Ｑ３は制御回路７の指示の下でオンオフして、直流電源１の電源電圧ＶＢを直流電圧から交流電圧に変換する。ＤＣ／ＡＣ昇圧回路３のプッシュプルトランスＴｒは直流電源１の電源電圧ＶＢを昇圧して、昇圧後の交流電圧を二次側に出力する。
なお、ＤＣ／ＡＣ昇圧回路３は変換昇圧手段を構成している。
【００１０】
昇圧用共振回路４はリアクトルＬｇ，Ｌｐ，Ｌｓ及びコンデンサＣｐから構成され、ＤＣ／ＡＣ昇圧回路３により昇圧された交流電圧を共振作用によって更に昇圧する。
イグニッション用昇圧回路５は放電待機期間中に、放電灯であるＨＩＤランプ６を絶縁破壊（ブレークダウン）させるため、ブレークダウンが起こる電圧までコンデンサＣｓを充電する。
【００１１】
制御回路７は昇圧用共振回路４の共振周波数に等しい周波数で、ＤＣ／ＡＣ昇圧回路３のスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する制御フェーズを有している。
センシング回路８はＨＩＤランプ６の両端に印加されているランプ電圧ＶＬをセンシングする電圧計であるＰＴと、ＨＩＤランプ６に流れるランプ電流ＩＬをセンシングする電流計であるＣＴとから構成され、そのＰＴとＣＴのセンシング結果を平滑化することによって、現在のランプ電圧ＶＬとランプ電流ＩＬを検知する。
放電始動検知回路９はセンシング回路８により検知されたランプ電流ＩＬを監視して、ＨＩＤランプ６の放電始動を検知する。
ＣＰＵ１０はＨＩＤランプ６のフェーズに応じて自励ゲートパルス作成回路１３、他励発振回路１４、Ｄｕｔｙ調整回路１５及びゲート出力切替回路１７を制御する。
【００１２】
電流計であるＣＴ１１は昇圧用共振回路４の出力電流ＩＴｒをセンシングする。ここでは、ＣＴ１１がプッシュプルトランスＴｒとリアクトルＬｐの間に設置されているが、リアクトルＬｐとコンデンサＣｐの間やコンデンサＣｐとＨＩＤランプ６の間に設置されていてもよい。
自励発振回路１２はＣＴ１１によりセンシングされた昇圧用共振回路４の出力電流ＩＴｒの電流波形に応じてゲートパルス信号の基本クロックパルスを作成する。
自励ゲートパルス作成回路１３は自励発振回路１２により作成された基本クロックパルスとＣＰＵ１０のポートＰ４から出力される信号に応じてスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を作成する。
【００１３】
他励発振回路１４はＣＰＵ１０のポートＰ１から出力される矩形波パルスにしたがってゲートパルス信号の基本クロックパルスを作成する。
Ｄｕｔｙ調整回路１５はＣＰＵ１０のポートＰ２から出力される目標電流と現在ＨＩＤランプ６に流れている電流が等しくなるように、他励ゲートパルス作成回路１６により作成されるゲートパルス信号のデューティを調整する。
他励ゲートパルス作成回路１６は他励発振回路１４により作成された基本クロックパルスとＤｕｔｙ調整回路１５の出力信号に応じてスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を作成する。
【００１４】
ゲート出力切替回路１７はＣＰＵ１０の指示の下、自励ゲートパルス作成回路１３により作成されたゲートパルス信号、または、他励ゲートパルス作成回路１６により作成されたゲートパルス信号のいずれかを選択してゲートドライブ回路１８に出力する。
ゲートドライブ回路１８はゲート出力切替回路１７から出力されたゲートパルス信号をスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲートに出力する。
【００１５】
図２は自励発振回路１２及び自励ゲートパルス作成回路１３の内部を示す構成図であり、図において、コンデンサ２１は後段の反転バッファ２７などのロジック素子の反応遅れを補正するために設置され、ＣＴ１１によるセンシングの電流位相を進めている。
なお、ＣＴ１１からコンデンサ２１には、昇圧用共振回路４の出力電流ＩＴｒの波形と同じ波形の電圧が出力される。
抵抗２２はコンデンサ２１から出力された電圧をコンデンサ２５に印加する。ダイオード２３，２４は放電過渡時の過電流による過電圧発生を抑制するため、コンデンサ２５に印加される電圧を±０．７Ｖでクリップする。
反転バッファ２７，２８，２９は入力信号と異なるレベルの信号を出力する論理素子であり、反転バッファ２７，２８，２９と抵抗２６から電流波形に応じた基本クロックパルスを作成する回路を構成している。
【００１６】
シフトレジスタ３１は反転バッファ２９から出力された基本クロックパルスがクロック信号としてＣＬＫ端子に入力され、そのクロック信号の立ち上がり毎に、ＱＡ，ＱＢ，ＱＣ，ＱＤ端子から順番にＨレベルの信号を出力する一方、リセット回路３２からＲＳＴ端子にリセット信号が入力されると、ＱＡ，ＱＢ，ＱＣ，ＱＤ端子の信号の全てがＬレベルになる。
リセット回路３２はＣＰＵ１０のポートＰ４（ａ，ｂ，ｃ，ｄ）とシフトレジスタ３１の出力信号（ＱＡ，ＱＢ，ＱＣ，ＱＤ）をそれぞれ比較し、両信号がＨレベルになるタイミングで、ＲＳＴ端子からシフトレジスタ３１のＲＳＴ端子にリセット信号を出力する。
【００１７】
抵抗３３及びコンデンサ３４は反転バッファ２９から出力された基本クロックパルスの波形を整え、反転バッファ３５は基本クロックパルスを反転する。反転バッファ３６はシフトレジスタ３１のＱＡ端子から出力される信号を反転する。
ＮＡＮＤ回路３７〜４１は２入力の否定論理積を実施し、ＮＡＮＤ回路３９〜４１からスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を出力する。
【００１８】
図４は他励発振回路１４の内部を示す構成図であり、図において、抵抗５１〜５４及びコンデンサ５５はＣＰＵ１０のポートＰ１から出力される矩形波パルスを整形して、オフセットを有する三角波をトランジスタ５６のベースに出力する。
抵抗５７，５８はトランジスタ５６のコレクタ・エミッタにそれぞれ接続され、抵抗５９は制御用電源と接続され、抵抗６０は抵抗５９とトランジスタ６１のコレクタに接続されている。コンデンサ６２はトランジスタ６１のエミッタに接続されている。
【００１９】
抵抗６３，６４，６５は制御用電源電圧Ｖｃｃを分圧し、その分圧電圧をコンパレータ６６の＋端子に出力する。
コンパレータ６６はその分圧電圧とコンデンサ６２の電圧を比較し、コンデンサ６２の電圧が分圧電圧より高くなると、出力信号のレベルがＨレベルからＬレベルに反転する。これにより、ダイオード６７が導通し、コンデンサ６２が放電する。
ただし、コンパレータ６６は抵抗６３〜６５と共にヒステリシスコンパレータを構成しているので、コンデンサ６２の電圧が分圧電圧より低くなると、出力信号のレベルがＬレベルからＨレベルに反転する。これにより、ダイオード６７が非導通になり、コンデンサ６２が再び充電を開始する。
【００２０】
抵抗６８は制御用電源に接続され、抵抗６９はコンパレータ６６の出力信号をトランジスタ７０のベースに供給する。
トランジスタ７０はコンパレータ６６の出力信号を受けると、コレクタから当該出力信号の反転信号をクロック信号としてフリップフロップ７５に出力する。トランジスタ７０のエミッタには抵抗７１とダイオード７２，７３が接続されている。
抵抗７４は制御用電源に接続され、フリップフロップ７５はトランジスタ７０のコレクタから出力されたクロック信号に同期して、ゲートパルス信号の基本クロックパルスを出力する。
【００２１】
図６はＤｕｔｙ調整回路１５及び他励ゲートパルス作成回路１６の内部を示す構成図であり、図において、抵抗８１はＣＰＵ１０のポートＰ２から出力されるランプ電流ＩＬの目標電流に相当する電圧レベルをオペアンプ８３の＋端子に出力する。
抵抗８２はセンシング回路８のＣＴにより検知されたランプ電流ＩＬに相当する電圧レベルをオペアンプ８３の−端子に出力する。オペアンプ８３は目標電流とランプ電流ＩＬの誤差を増幅し、その誤差信号を出力する。
【００２２】
ダイオード８４はオペアンプ８３の誤差信号（出力電圧）が抵抗８５と抵抗８６の中点電圧以下であれば導通し、コンパレータ８７の＋端子の電圧がオペアンプ８３の出力電圧とダイオード８４の順方向電圧を足し合わせた値となる。
コンパレータ８７は他励発振回路１４におけるコンデンサ６２の電圧である三角波を−端子から入力し、−端子の電圧が＋端子の電圧より高ければＬレベルの信号を出力し、−端子の電圧が＋端子の電圧より低ければＨレベルの信号を出力する。
【００２３】
トランジスタ８８はＣＰＵ１０のポートＰ３の信号レベルがＬレベル（ＧＮＤ）になるとオフし、ポートＰ３の信号レベルがＨレベル（Ｖｒｅｆ）なるとオンになる。トランジスタ８８がオンの状態では、コンパレータ８７の出力端子がＬレベルになる。また、トランジスタ８８がオフの状態では、コンパレータ８７の出力端子は、オンデューティが入力に依存し、他励発振回路１４におけるコンデンサ６２の電圧である三角波と同一周波数の矩形波パルスとなる。
抵抗８９は制御用電源とＣＰＵ１０のポートＰ３間に接続され、抵抗９０はトランジスタ８８のベースとＣＰＵ１０のポートＰ３間に接続されている。
抵抗９１，９２，９３，９６、コンデンサ９４及びトランジスタ９５はオペアンプの帰還回路を構成している。
なお、コンパレータ８７の＋端子の電圧が他励発振回路１４の出力信号である三角波の上限電圧を超えると、左右のゲートには常にＨレベルの信号が入力され、アーム短絡する恐れがあるので、抵抗８５，８６がコンパレータ８７の＋端子の電圧の上限をクリップしている。
【００２４】
抵抗１０１はコンパレータ８７の出力端子と制御用電源間に接続されている。
ＮＡＮＤ回路１０２，１０３は他励発振回路１４により作成された基本クロックパルスとＤｕｔｙ調整回路１５の出力信号を比較して、ランプ電流ＩＬを目標電流に一致させるためのＤｕｔｙ比がコントロールされたゲートパルス信号を作成する。
【００２５】
図８は放電始動検知回路９の内部を示す構成図であり、図において、抵抗１１１の両端電圧はセンシング回路８のＣＴの一次側に流れるランプ電流ＩＬと同じ波形となる。ダイオード１１２は抵抗１１１の両端電圧を半波整流して伝達する。
抵抗１１３，１１４及びコンデンサ１１５からフィルタ回路が構成され、ランプ電流ＩＬと同じ波形の電圧を平滑化する。
コンパレータ１１６はフィルタ回路により平滑化された電圧が抵抗１１７と抵抗１１８の中点電圧より高くなるとＬレベル（ＧＮＤ）の信号を出力する。
【００２６】
コンデンサ１１９はＨＩＤランプ６の放電前では抵抗１２０によって電圧Ｖｃｃまで充電されているが、コンパレータ１１６の出力がＬレベルになると、ＧＮＤレベルまで放電する。
コンパレータ１２１はコンデンサ１１９の電圧が抵抗１２２と抵抗１２３の中点電圧より低くなると、出力信号がＨレベル（Ｖｃｃ）まで立ち上がる。
抵抗１２４は電源とコンパレータ１２１の出力端子間に接続されている。
【００２７】
次に動作について説明する。
車載用のメタルハライドランプの点灯には、Ａ．放電待機期間、Ｂ．放電始動期間、Ｃ．過渡放電期間、Ｄ．定常放電期間の４つの制御フェーズが必要であり、放電灯点灯装置は、４つの制御フェーズにおいて必要な電力を効率良く供給する必要がある。
図１１はＨＩＤランプ６の各制御フェーズにおいて、放電灯点灯装置に要求される特性と制御回路の動作を示す説明図である。
以下、各制御フェーズの処理内容を説明する。
【００２８】
Ａ．放電待機期間
放電待機期間では、ＨＩＤランプ６のインピーダンスが数ＭΩ程度であり、ＨＩＤランプ６を絶縁破壊（ブレークダウン）するため、放電灯点灯装置がＨＩＤランプ６に印加する電圧を昇圧する必要がある。即ち、ＨＩＤランプ６がブレークダウンする電圧まで昇圧させる必要がある。
そこで、この実施の形態１では、昇圧用共振回路４のコンデンサＣｐに十分な電圧を出力するため、制御回路７が昇圧用共振回路４の共振周波数で、スイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するようにしている（昇圧用共振回路４の共振周波数＝スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数）。
具体的には、下記の通りである。
【００２９】
例えば、ユーザが図示せぬ点灯スイッチをオンすると、放電灯点灯装置が電源と接続され、放電灯点灯装置のＣＰＵ１０が電源接続を検知する。
ＣＰＵ１０は、電源接続を検知すると、ポートＰ１から矩形波パルスを他励発振回路１４に出力するとともに、ポートＰ２から予め設定されているランプ電流ＩＬの目標電流をＤｕｔｙ調整回路１５に出力する。
【００３０】
他励発振回路１４は、ＣＰＵ１０のポートＰ１から矩形波パルスを受けると、その矩形波パルスにしたがってゲートパルス信号の基本クロックパルスを作成する。
即ち、他励発振回路１４の抵抗５１〜５４及びコンデンサ５５は、図５に示すように、ＣＰＵ１０のポートＰ１から、例えば周期が１ｍｓｅｃ、オンデューティが５０％の矩形波パルスを受けると、その矩形波パルスを整形して、オフセットを有する三角波をトランジスタ５６のベースに出力する（電圧Ａを参照）。
【００３１】
このように、トランジスタ５６のベースに三角波が印加されると、そのベース電圧に応じた電流がコンデンサ６２に流れ込み、この電流に応じた傾きでコンデンサ６２の電圧が上昇する。コンデンサ６２の電圧はコンパレータ６６の−端子に出力され、コンパレータ６６の＋端子には、抵抗６３〜６５の分圧比で決まる電源電圧Ｖｃｃの分圧電圧（例えば、４Ｖ）が入力される。
コンパレータ６６は、抵抗６３〜６５の分圧比で決まる電源電圧Ｖｃｃの分圧電圧と、コンデンサ６２の電圧を比較し、コンデンサ６２の電圧が分圧電圧より高くなると、出力信号のレベルをＨレベルからＬレベルに反転する（電圧Ｃを参照）。
これにより、ダイオード６７が導通するので、コンデンサ６２が放電する。
【００３２】
コンデンサ６２が放電し、コンデンサ６２の電圧が分圧電圧より低くなると、出力信号のレベルをＬレベルからＨレベルに反転する（電圧Ｃを参照）。
これにより、ダイオード６７が非導通になるので、コンデンサ６２が再び充電を開始する。
このようにして、コンデンサ６２の電圧は、コンパレータ６６と抵抗６３〜６５からなるヒステリシスコンパレータの閾値電圧で決まる上下限値を持った三角波となる（電圧Ｂを参照）。
なお、コンデンサ６２の三角波の周波数は、コンデンサ６２への充電電流と、コンデンサ６２の電圧の上下限値により決まる。即ち、トランジスタ５６のベース電圧から周波数が決定され、ベース電圧がオフセットをもった三角波状であるため、その周波数は一定周期で変動する。
【００３３】
コンパレータ６６の出力信号はトランジスタ７０のベースに供給され、トランジスタ７０は、コンパレータ６６の出力信号を受けると、コレクタから当該出力信号の反転信号をクロック信号としてフリップフロップ７５に出力する。
フリップフロップ７５は、トランジスタ７０のコレクタからクロック信号を受けると、そのクロック信号の立ち上がりに同期して、出力Ｑを反転するとともに、出力Ｑと論理が反対の出力Ｑバーを反転する（電圧Ｅを参照）。
これにより、オンデューティが５０％の矩形波パルスが出力される。この矩形波パルスは、コンデンサ６２の三角波の２倍の周期を持っており、ゲートパルス信号の基本クロックパルスとなる。
【００３４】
Ｄｕｔｙ調整回路１５は、上記のようにして、ＣＰＵ１０のポートＰ２から予め設定されているランプ電流ＩＬの目標電流を受けると、ランプ電流ＩＬが目標電流と一致するように、他励ゲートパルス作成回路１６により作成されるゲートパルス信号のデューティを調整する。
即ち、ＣＰＵ１０がポートＰ２から予め設定されているランプ電流ＩＬの目標電流に相当する電圧レベルを出力すると、Ｄｕｔｙ調整回路１５の抵抗８１が、ランプ電流ＩＬの目標電流に相当する電圧レベルをオペアンプ８２の＋端子に出力する（図７の電圧Ａを参照）。
また、オペアンプ８３の−端子には、抵抗８２がセンシング回路８のＣＴにより検知されたランプ電流ＩＬに相当する電圧レベルを出力する。
【００３５】
オペアンプ８３は、＋端子の目標電流に相当する電圧レベルと、−端子のランプ電流ＩＬに相当する電圧レベルとの誤差を増幅し、その誤差信号を出力する。
ダイオード８４は、オペアンプ８３の誤差信号（出力電圧）が抵抗８５と抵抗８６の中点電圧以下であれば導通する。
これにより、コンパレータ８７の＋端子の電圧がオペアンプ８３の出力電圧とダイオード８４の順方向電圧を足し合わせた値となる。
また、コンパレータ８７の−端子には、他励発振回路１４のコンパレータ６６から出力された三角波が入力される（図５の電圧Ｂを参照）。
【００３６】
コンパレータ８７は、＋端子の電圧と−端子の電圧を比較し、−端子の電圧が＋端子の電圧より高ければＬレベルの信号（Ｖｃｃ）を出力し、−端子の電圧が＋端子の電圧より低ければＨレベルの信号を出力する（図７の電圧Ｅを参照）。
したがって、コンパレータ８７の出力信号は、デューティが１００％以下で、周波数が三角波と同一の矩形波パルスとなる。
ＣＰＵ１０のポートＰ３の信号レベルがＬレベル（ＧＮＤ）からＨレベル（Ｖｒｅｆ）になると、トランジスタ８８がオフからオンに反転し、ポートＰ３の信号レベルがＨレベル（Ｖｒｅｆ）からＬレベル（ＧＮＤ）になると、トランジスタ８８がオンからオフに反転する。トランジスタ８８がオンの状態では、コンパレータ８７の出力端子がＬレベルになる。また、トランジスタ８８がオフの状態では、コンパレータ８７の出力端子は、オンデューティが入力に依存し、三角波と同一周波数の矩形波パルスとなる。
【００３７】
他励ゲートパルス作成回路１６は、他励発振回路１４から基本クロックパルスを受け、Ｄｕｔｙ調整回路１５から三角波と同一周波数の矩形波パルスを受けると、その基本クロックパルスと矩形波パルスからスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を作成する。
即ち、他励ゲートパルス作成回路１６のＮＡＮＤ回路１０２は、他励発振回路１４のフリップフロップ７５の出力Ｑと、Ｄｕｔｙ調整回路１５のコンパレータ８７の出力Ｅとの否定論理積を求め、その論理結果であるゲートパルス信号ｇ１を出力する（図７の電圧Ｆを参照）。
また、他励ゲートパルス作成回路１６のＮＡＮＤ回路１０３は、他励発振回路１４のフリップフロップ７５の出力Ｑバーと、Ｄｕｔｙ調整回路１５のコンパレータ８７の出力Ｅとの否定論理積を求め、その論理結果であるゲートパルス信号ｇ２を出力する（電圧Ｆを参照）。
【００３８】
ゲート出力切替回路１７は、他励ゲートパルス作成回路１６からゲートパルス信号を受けると、ＣＰＵ１０の指示の下、そのゲートパルス信号をゲートドライブ回路１８に出力する。
ゲートドライブ回路１８は、ゲート出力切替回路１７からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Ｑ２，Ｑ３のゲートに出力することにより、スイッチング素子Ｑ２，Ｑ３を駆動する。なお、スイッチング素子Ｑ１はオンを維持する。
【００３９】
上記のようにして、スイッチング素子Ｑ１，Ｑ２，Ｑ３が駆動されると、ＤＣ／ＡＣ昇圧回路３のプッシュプルトランスＴｒの二次巻線には電源電圧ＶＢの巻線数比倍のピーク値を持った矩形波電圧が現れ、昇圧用共振回路４に電流が流れる。このとき、ＨＩＤランプ６には電流が流れない。
【００４０】
次に、ＣＰＵ１０は、ＨＩＤランプ６がブレークダウンする電圧まで昇圧させるため、ポートＰ４から信号ａ，ｂ，ｃ，ｄを自励ゲートパルス作成回路１３に出力するとともに、ポートＰ３から自励ゲートパルス作成回路１３により作成されたゲートパルス信号の選択指令（自励ゲートパルス）をゲート出力切替回路１７に出力する。
具体的には、下記の通りである。
【００４１】
自励発振回路１２は、ＣＴ１１によりセンシングされた昇圧用共振回路４の出力電流ＩＴｒの電流波形に応じてゲートパルス信号の基本クロックパルスを作成する。
即ち、自励発振回路１２の抵抗２２は、図３に示すように、昇圧用共振回路４の出力電流ＩＴｒの電流波形に相当する電圧をコンデンサ２５に印加する（電圧Ａを参照）。
ただし、コンデンサ２１が後段の反転バッファ２７などのロジック素子の反応遅れを補正するために、ＣＴ１１によるセンシングの電流位相を進めているので、コンデンサ２５に印加される電圧は、昇圧用共振回路４の出力電流ＩＴｒの電流波形の位相より少し進んでいる。
【００４２】
反転バッファ２７，２８，２９は、入力信号と異なるレベルの信号を出力するが、例えば、初期値として、反転バッファ２７の入力がＬレベル、反転バッファ２９の出力がＨレベルである場合、コンデンサ２５が抵抗２６を通して充電される。
そして、コンデンサ２５の電圧が、反転バッファ２７の出力がＨレベルとなる閾値電圧まで充電されると、反転バッファ２９の出力がＬレベルに反転し、コンデンサ２５が放電される。
上記の充放電が繰り返されるため、コンデンサ２５の電圧は反転バッファ２７の閾値電圧で固定される。
したがって、反転バッファ２９の出力は、昇圧用共振回路４の出力電流ＩＴｒのゼロクロスに応じて反転する（電圧Ｂを参照）。このため、昇圧用共振回路４の出力電流ＩＴｒと位相が等しいパルスが基本クロックパルスとして反転バッファ２９から出力される。
【００４３】
自励ゲートパルス作成回路１３は、自励発振回路１２から基本クロックパルスを受け、ＣＰＵ１０のポートＰ４から信号ａ，ｂ，ｃ，ｄを受けると、その基本クロックパルスと信号ａ，ｂ，ｃ，ｄからスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を作成する。
即ち、自励ゲートパルス作成回路１３のシフトレジスタ３１のＣＬＫ端子には、自励発振回路１２の反転バッファ２９から出力された基本クロックパルスがクロック信号として入力され、シフトレジスタ３１がそのクロック信号の立ち上がり毎に、ＱＡ，ＱＢ，ＱＣ，ＱＤ端子から順番にＨレベルの信号をリセット回路３２に出力する。
【００４４】
リセット回路３２は、ＣＰＵ１０のポートＰ４から出力された信号ａとシフトレジスタ３１のＱＡ端子から出力された信号を比較する。また、同様に、信号ｂとＱＢ端子の信号、信号ｃとＱＣ端子の信号、信号ｄとＱＤ端子の信号をそれぞれ比較する。
リセット回路３２は、両信号がＨレベルになるタイミングで、ＲＳＴ端子からシフトレジスタ３１のＲＳＴ端子にリセット信号を出力する（電圧Ｄを参照）。
シフトレジスタ３１は、リセット回路３２からＲＳＴ端子にリセット信号が入力されると、ＱＡ，ＱＢ，ＱＣ，ＱＤ端子の全ての信号をＬレベルにする。
このリセットのタイミングで基本クロックの分周数が決まる。例えば、（ａ，ｂ，ｃ，ｄ）＝（１，０，０，０）の場合、ＱＡ端子の信号がＨレベルになる度に、シフトレジスタ３１がリセットされるため、ＱＡ端子の出力は、立ち上がりからリセットまでの期間だけＨレベルとなり、その他はＬレベルとなる。
また、（ａ，ｂ，ｃ，ｄ）＝（０，１，０，０）の場合、ＱＢ端子の信号がＨレベルになった瞬間に、シフトレジスタ３１がリセットされるため、ＱＡ端子の出力は基本クロックを２分周した波形となる。
【００４５】
反転バッファ３５は、反転バッファ２９から出力された基本クロックパルスを反転し（電圧Ｃを参照）、反転バッファ３６は、シフトレジスタ３１のＱＡ端子から出力された信号を反転する。
ＮＡＮＤ回路３７は、反転バッファ３５の出力信号と反転バッファ３６の出力信号との否定論理積を実施し、その論理結果をＮＡＮＤ回路４０に出力する。
ＮＡＮＤ回路３８は、反転バッファ２９から出力された基本クロックパルスと反転バッファ３６の出力信号との否定論理積を実施し、その論理結果をＮＡＮＤ回路４１に出力する。
【００４６】
ＮＡＮＤ回路３９は、シフトレジスタ３１のＱＡ端子から出力された信号と自励出力信号である自励ゲートパルス（Ｈレベル）との否定論理積を実施し、その論理結果をゲートパルス信号Ｑ１として出力する（電圧Ｆを参照）。
ＮＡＮＤ回路４０は、ＮＡＮＤ回路３７の論理結果と自励出力信号（Ｈレベル）との否定論理積を実施し、その論理結果をゲートパルス信号Ｑ２として出力する（電圧Ｆを参照）。
ＮＡＮＤ回路４１は、ＮＡＮＤ回路３８の論理結果と自励出力信号（Ｈレベル）との否定論理積を実施し、その論理結果をゲートパルス信号Ｑ３として出力する（電圧Ｆを参照）。
【００４７】
ゲート出力切替回路１７は、自励ゲートパルス作成回路１３からゲートパルス信号を受け、ＣＰＵ１０から自励ゲートパルスを受けると、自励ゲートパルス作成回路１３により作成されたゲートパルス信号を選択してゲートドライブ回路１８に出力する。
ゲートドライブ回路１８は、ゲート出力切替回路１７からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲートに出力することにより、スイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する。
【００４８】
これにより、スイッチング素子Ｑ１，Ｑ２，Ｑ３は、昇圧用共振回路４の共振周波数に等しい周波数で駆動される。
スイッチング素子Ｑ１，Ｑ２，Ｑ３が昇圧用共振回路４の共振周波数で駆動されると、コンデンサＣｐの両端には、例えば２ｋＶ程度の交流高電圧が発生する。
この交流電圧は、イグニッション用昇圧回路５により昇圧され、コンデンサＣｓをＤＣ的に充電する。
コンデンサＣｓの両端電圧はＨＩＤランプ６の両端電圧でもあり、ＨＩＤランプ６のランプ電圧ＶＬがブレークダウン可能な電圧に達すると、ＨＩＤランプ６が放電始動する。
ここで、ランプ電圧昇圧時には、ＨＩＤランプ６がブレークダウンできる電圧まで昇圧できれば、スイッチング素子Ｑ１，Ｑ２，Ｑ３は間欠駆動でもよい。
【００４９】
Ｂ．放電始動期間
上記のようにして、ＨＩＤランプ６がブレークダウンすると放電始動期間に移行する。
放電始動期間はブレークダウンから数百マイクロ秒〜数ミリ秒の期間であり、放電始動期間においては、放電の立ち消えが起こり易いので、放電を維持するために充分なエネルギーを投入する必要がある。
放電始動期間におけるランプインピーダンスは、前回の放電終了からの経過時間によって異なる。
【００５０】
前回の放電終了後、充分時間が経過すると、管内温度が常温付近にまで低下し、管内圧力が低くなる。この状態はコールド状態と呼ばれ、このコールド状態では、放電始動期間に必要なエネルギーは比較的小さい。
一方、前回の放電終了後、時間が充分経過しておらず、管内温度が依然として高温で、管内圧力が依然として高い状態はホット状態と呼ばれ、このホット状態では、放電始動期間に必要なエネルギーは比較的大きい。
【００５１】
放電始動期間では、ホット状態でも、確実に放電を維持できるようにするため、充分なエネルギーを投入する必要がある。
したがって、制御回路７は、充分な出力を得るため、スイッチング素子Ｑ１，Ｑ２，Ｑ３のゲート周波数を共振周波数に合わせるようにする。あるいは、スイッチング素子Ｑ１，Ｑ２，Ｑ３のゲート位相を昇圧用共振回路４の出力電流ＩＴｒの位相に合わせるようにする。
なお、放電始動期間においては、ランプインピーダンスが放電待機期間に比べ低下するため、回路の共振周波数は、図１２の右図に示すように、昇圧用共振回路４とコンデンサＣｓの定数及びＨＩＤランプ６のインピーダンスにより決まる。
【００５２】
以下、制御回路７の処理内容を説明する。
制御回路７の放電始動検知回路９は、センシング回路８により検知されたランプ電流ＩＬを監視して、ＨＩＤランプ６の放電始動を検知する。
即ち、放電始動まではランプ電流ＩＬが流れないが、放電始動（ブレークダウン）すると、ランプ電流ＩＬが流れ、センシング回路８のＣＴの一次側に電流が流れる。ＣＴの一次側に電流が流れると、放電始動検知回路９の抵抗１１１の両端に、ランプ電流ＩＬと同じ波形の電圧が発生する。
【００５３】
抵抗１１３，１１４及びコンデンサ１１５から構成されるフィルタ回路は、図９に示すように、ランプ電流ＩＬと同じ波形の電圧を平滑化して、その電圧をコンパレータ１１６の−端子に出力する（電圧Ａを参照）。
コンパレータ１１６は、−端子の電圧が抵抗１１７と抵抗１１８の中点電圧（電圧Ｂを参照）より高くなるとＬレベル（ＧＮＤ）の信号を出力する。
コンデンサ１１９は、放電前においては、抵抗１２０によって電圧Ｖｃｃまで充電されているが、コンパレータ１１６の出力がＬレベルになると、ＧＮＤレベルまで放電する（電圧Ｃを参照）。
コンパレータ１２１は、コンデンサ１１９の電圧が抵抗１２２と抵抗１２３の中点電圧（電圧Ｄを参照）より低くなると、出力信号がＨレベルであるＶｃｃまで立ち上がる（電圧Ｅを参照）。
そのコンパレータ１２１の立ち上がり信号は、放電始動検知信号として、自励ゲートパルス作成回路１３及びＣＰＵ１０に出力される。
なお、この放電始動検知は、ランプ電流ＩＬの立ち上がりや、ランプ電圧ＶＬの立ち下がりで代用してもよい。
【００５４】
自励ゲートパルス作成回路１３は、放電始動検知回路９から放電始動検知信号を受けると、図２には示していないが、反転バッファ２９の出力信号（図３の電圧Ｂを参照）をゲートパルス信号Ｑ２として、ゲート出力切替回路１７に出力する。
また、自励ゲートパルス作成回路１３は、反転バッファ３５の出力信号（図３の電圧Ｃを参照）をゲートパルス信号Ｑ３として、ゲート出力切替回路１７に出力する。
さらに、自励ゲートパルス作成回路１３は、常時、Ｈレベルの信号をゲートパルス信号Ｑ１として、ゲート出力切替回路１７に出力する。
【００５５】
ゲート出力切替回路１７は、上記のようにして、自励ゲートパルス作成回路１３からゲートパルス信号を受けると、ゲートパルス信号をゲートドライブ回路１８に出力する。
ゲートドライブ回路１８は、ゲート出力切替回路１７からゲートパルス信号を受けると、そのゲートパルス信号をスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲートに出力することにより、スイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する。
【００５６】
これにより、スイッチング素子Ｑ１，Ｑ２，Ｑ３は、昇圧用共振回路４の共振周波数に等しい周波数で駆動される。ただし、この場合、スイッチング素子Ｑ１，Ｑ２，Ｑ３は、間欠出力は行わない。
したがって、放電始動期間では、ＨＩＤランプ６には共振素子定数とＨＩＤランプ６のインピーダンスで決まるゲインで電力が供給され、この電力は最大供給電力になる。
【００５７】
Ｃ．過渡放電期間
車載用のヘッドライトとしては、所定の時間内に所望の光束を得なければならない。そのためには、各放電期間を経てハロゲン化金属を電離する過程まで急速に移行させる必要がある。このため、過渡放電期間では、定常放電期間の定格電力３５Ｗよりも大きい電力（例えば、７０Ｗ程度）を短時間に与えて、充分なエネルギーをＨＩＤランプ６に投入しなければならない。
過渡放電期間では、ホット状態とコールド状態でＨＩＤランプ６の挙動が異なる。このため、制御回路７は、ＨＩＤランプ６の状態を検知し、その状態に応じてＨＩＤランプ６に投入するエネルギーを調整する必要がある。
【００５８】
ＨＩＤランプ６がホット状態の場合、絶縁破壊後のランプインピーダンスが高く、短時間で定常状態のインピーダンスまで移行するため、所望の光束に達するまでの時間が短くなる。このため、ホット状態では光束立ち上げ時に投入するエネルギーは少ない。
一方、コールド状態からの放電では、ランプインピーダンスが十数Ω程度と極端に低く、さらに光束を素早く立ち上げるためには、定格よりも大きい電力をランプに投入する必要がある。この場合、回路電流が増加し、回路損失が増大する。
このため、制御回路７は、スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数を昇圧用共振回路４の共振周波数に合わせて、スイッチング素子Ｑ１，Ｑ２，Ｑ３を電流ゼロでスイッチングし、スイッチング素子Ｑ１，Ｑ２，Ｑ３の損失を低減する必要がある。また、電力調整のため、スイッチング素子Ｑ１，Ｑ２，Ｑ３を間欠に駆動して、電力投入と還流動作の比を調整する必要がある。
【００５９】
以下、制御回路７の処理内容を説明する。図１０は過渡放電期間の駆動シーケンスを示すフローチャートである。
ＣＰＵ１０は、放電始動検知回路９から放電始動検知信号を受けると（ステップＳＴ１）、センシング回路８のＰＴにより検知されたＨＩＤランプ６のランプ電圧ＶＬを入力し、そのランプ電圧ＶＬからＨＩＤランプ６の状態を判断する。
【００６０】
ＣＰＵ１０は、前回の定常点灯時のランプ電圧ＶＬ（以下、記憶ランプ電圧ＶＬＳとする）を記憶しており、その記憶ランプ電圧ＶＬＳとセンシング回路８のＰＴから入力したランプ電圧ＶＬを比較して、ホット状態とコールド状態を判別する。
例えば、そのランプ電圧ＶＬが記憶ランプ電圧ＶＬＳの５０％以上であれば、ホット状態であると認定し、５０％以下であれば、コールド状態と認定する（ステップＳＴ２）。
【００６１】
ＣＰＵ１０は、コールド状態の場合、例えば、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（０，１，０，０）を出力する（ステップＳＴ３）。
次に、ＣＰＵ１０は、センシング回路８のＰＴにより検知されたランプ電圧ＶＬとセンシング回路８のＣＴにより検知されたランプ電流ＩＬを乗算して、ＨＩＤランプ６の電力を演算し、ＨＩＤランプ６の電力が例えば７０Ｗより大きいか否かを判定する（ステップＳＴ４）。
ＣＰＵ１０は、ＨＩＤランプ６の電力が７０Ｗより大きい場合、ＨＩＤランプ６の電力を７０Ｗまで下げるため、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（０，０，１，０）を自励ゲートパルス作成回路１３に出力する（ポートＰ４の出力を下位ビットにシフトする）ことにより、ゲート出力数を少なくする（ステップＳＴ５）。
【００６２】
ＣＰＵ１０は、ＨＩＤランプ６の電力が７０Ｗより小さい場合、ＨＩＤランプ６の電力を７０Ｗまで上げるため、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（１，０，０，０）を自励ゲートパルス作成回路１３に出力する（ポートＰ４の出力を上位ビットにシフトする）ことにより、ゲート出力数を多くする（ステップＳＴ６）。
ここでは、ＣＰＵ１０がステップＳＴ３において、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（０，１，０，０）を出力する例を示したが、この例に限るものでない。
自励ゲートパルス作成回路１３の動作は、放電待機期間のときと同じであるため説明を省略する。
【００６３】
ＣＰＵ１０は、ホット状態の場合、ＨＩＤランプ６の光束が規定の明るさになるように、センシング回路８のＰＴにより検知されたランプ電圧ＶＬから必要な目標電流を演算し（例えば、目標電流＝３５Ｗ／現在のランプ電圧ＶＬ）、ポートＰ２からその目標電流をＤｕｔｙ調整回路１５に出力する。
また、ＣＰＵ１０は、ポートＰ１から矩形波パルスを他励発振回路１４に出力し、ポートＰ３から他励ゲートパルス作成回路１６により作成されたゲートパルス信号の選択指令（他励ゲートパルス）をゲート出力切替回路１７に出力する。
これにより、他励発振回路１４、Ｄｕｔｙ調整回路１５及び他励ゲートパルス作成回路１６が放電待機期間のときと同様に動作することにより、ＨＩＤランプ６の光束が規定の明るさになる電力に近づいていく（ステップＳＴ７）。
【００６４】
ＣＰＵ１０は、現在のランプ電圧ＶＬと記憶ランプ電圧ＶＬＳを比較し（ステップＳＴ８）、現在のランプ電圧ＶＬが記憶ランプ電圧ＶＬＳより大きくなるまで、ステップＳＴ７，ＳＴ８の処理を繰り返し継続する。
なお、他励ゲートパルス作成回路１６により作成されるゲートパルス信号は、周波数が一定周期で変化するスウィープ波形となる。
【００６５】
Ｄ．定常放電期間
ハロゲン化金属のアーク放電による定常点灯時には、定格電力３５Ｗが一定に保たれ、安定して放電が持続されなければならない。メタルハライドランプにおいて、点灯周波数は最も重要な要素のひとつであり、音響共鳴現象によって放電が不安定にならない周波数を選択する必要がある。この音響共鳴現象を防止するため、制御回路７としては、スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数を一定周期で変調させる「周波数スウィープ方式」を用いる。また、デューティ幅制御を用いることにより、ランプ電力を３５Ｗ一定に保つ動作をする。
【００６６】
以下、制御回路７の処理内容を説明する。
ＣＰＵ１０は、ＨＩＤランプ６が規定の光束値まで立ち上がると、ＨＩＤランプ６の光束を一定に保つため、ランプ電力を３５Ｗ一定に保持する動作を行う。
即ち、ＣＰＵ１０は、ＨＩＤランプ６が所定のランプ電圧まで到達すると、現在のランプ電圧ＶＬから換算される目標電流（例えば、３５Ｗ／現在のランプ電圧ＶＬ）をポートＰ２からＤｕｔｙ調整回路１５に出力する。
また、ＣＰＵ１０は、ポートＰ１から矩形波パルスを他励発振回路１４に出力し、ポートＰ３から他励ゲートパルス作成回路１６により作成されたゲートパルス信号の選択指令（他励ゲートパルス）をゲート出力切替回路１７に出力する。
【００６７】
これにより、他励発振回路１４、Ｄｕｔｙ調整回路１５及び他励ゲートパルス作成回路１６が放電待機期間のときと同様に動作することにより、ＨＩＤランプ６の電力が３５Ｗに保たれる。
なお、他励ゲートパルス作成回路１６により作成されるゲートパルス信号は、周波数が一定周期で変化するスウィープ波形となる。
【００６８】
以上で明らかなように、この実施の形態１によれば、昇圧用共振回路４の共振周波数に等しい周波数でスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動する制御フェーズを有する制御回路７を設けるように構成したので、点灯始動後数秒以内に、ＨＩＤランプ６を規定の光束まで立ち上げることができる効果を奏する。
【００６９】
また、この実施の形態１によれば、昇圧用共振回路４の出力電流ＩＴｒを監視し、その出力電流ＩＴｒの零クロス点を基準にしてスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するように構成したので、回路素子のばらつきに依存することなく、スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数を共振周波数と等しくすることができる効果を奏する。
また、この実施の形態１によれば、コンデンサ２１を介して、昇圧用共振回路４の出力電流ＩＴｒを監視するように構成したので、制御回路７がゲートパルス信号を作成する際の各素子の反応遅れを解消することができる効果を奏する。
【００７０】
実施の形態２．
図１３はこの発明の実施の形態２による放電灯点灯装置を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
位相マッチング回路１９は自励発振回路１２により作成された基本クロックパルスと他励発振回路１４により作成された基本クロックパルスを比較し、双方の基本クロックパルスの位相ずれを補正する。
間欠ゲートパルス作成回路２０は過渡放電期間に、ゲートパルス信号の出力数を決定する。
【００７１】
図１４は位相マッチング回路１９の内部を示す構成図であり、図において、位相ずれ判定回路１３１は自励発振回路１２により作成された基本クロックパルス（２次電流センシングパルス）と他励発振回路１４により作成された基本クロックパルス（現在のゲートの基本クロックパルス）の位相ずれを判定し、現在のゲート信号の基本パルスが２次電流センシングパルスよりも遅れている場合、その遅れ時間だけＬレベルの信号を出力し、現在のゲート信号の基本パルスが２次電流センシングパルスよりも進んでいる場合、その進み時間だけＨレベルの信号を出力する。
【００７２】
位相ずれ判定回路１３１のＥＸＯＲ回路１３２は２次電流センシングパルスと現在のゲートの基本クロックパルスとの排他的論理和を求め、双方のパルスの位相がずれているときのみＨレベルの信号を出力する。
位相ずれ判定回路１３１のフリップフロップ１３３は、２次電流センシングパルスの立ち上がりが現在のゲートの基本クロックパルスより遅れている場合、Ｑ端子からＨレベルの信号を出力し、２次電流センシングパルスの立ち上がりが現在のゲートの基本クロックパルスより進んでいる場合、Ｑ端子からＬレベルの信号を出力する。
位相ずれ判定回路１３１のゲート回路１３４はＥＸＯＲ回路１３２からＨレベルの信号が出力されているときのみ、フリップフロップ１３１のＱ端子から出力される信号を位相ずれ補正回路１３５に出力する。
【００７３】
位相ずれ補正回路１３５は２次電流センシングパルスと現在のゲートの基本クロックパルスとの位相ずれを補正する。
位相ずれ補正回路１３５の抵抗１３６，１３８は信号平滑化用の抵抗であり、コンデンサ１３７，１３９は信号平滑化用のコンデンサである。
オペアンプ１４４の−端子には位相ずれ判定回路１３１の出力信号が抵抗１４３を介して入力され、＋端子にはＨレベルの信号（電圧Ｖｃｃが抵抗１４０，１４１により分圧された電圧）が抵抗１４２を介して入力され、−端子の入力が＋端子の入力よりも大きい場合、出力が減少し、−端子の入力が＋端子の入力よりも小さい場合、出力が増加する。抵抗１４５及びコンデンサ１４６はオペアンプ１４４の帰還回路を構成している。
ゲート１４８は抵抗１４７を介してオペアンプ１４４と接続され、ＣＰＵ１０が位相マッチング回路１９の動作を許可すると導通状態になり、オペアンプ１４４の出力信号を他励発振回路１４のトランジスタ５６のベースに出力する。
【００７４】
なお、他励ゲートパルス作成回路１６では、ゲートの周波数がトランジスタ５６のベース電圧（リファレンス電圧）で決定され、オペアンプ１４４は−端子の入力と＋端子の入力が等しくなるよう出力を調整するため、位相マッチング回路１９が動作している間は、他励ゲート信号の基本クロックパルスの位相と昇圧用共振回路４の出力電流ＩＴｒの位相とが等しくなる。
この位相マッチング方式では、昇圧用共振回路４の出力電流ＩＴｒの位相とゲートパルス信号の位相が整合するまでの時間がオペアンプ１４４の積分時定数により決まるため、自励駆動方式よりも位相の整合に時間がかかる。これにより、ＣＴ１１に予期せぬノイズなどが入力された場合にも誤動作することなく、スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数を一定に保持することができる。
【００７５】
図１６は間欠ゲートパルス作成回路２０の内部を示す構成図であり、図において、シフトレジスタ１５１のＣＬＫ端子には他励発振回路１４により作成された基本クロックパルスがクロック信号として入力され、そのクロック信号の立ち上がり毎に、Ｑ１，Ｑ２，Ｑ３，Ｑ４端子から順番にＨレベルの信号が出力される。
リセット回路１５２はＣＰＵ１０のポートＰ４から出力される信号（ａ，ｂ，ｃ，ｄ）と、シフトレジスタ１５１の（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を比較してゲート信号の出力数を決定する。即ち、Ｑ１端子の信号と信号ａ、Ｑ２端子の信号と信号ｂ、Ｑ３端子の信号と信号ｃ、Ｑ４端子の信号と信号ｄをそれぞれ比較し、各ペアがＨレベルとなるタイミングで、リセット回路１５２のＲＳＴ端子からシフトレジスタ１５１のＲＳＴ端子にリセット信号を出力し、Ｑ１，Ｑ２，Ｑ３，Ｑ４端子の出力をＬレベルにする。
【００７６】
例えば、（ａ，ｂ，ｃ，ｄ）＝（１，０，０，０）の場合、Ｑ１端子の信号がＨレベルになる度に、シフトレジスタ１５１がリセットされるため、Ｑ１端子の出力は、立ち上がりからリセットまでの期間だけＨレベルとなり、その他はＬレベルとなる。例えば、（ａ，ｂ，ｃ，ｄ）＝（０，１，０，０）の場合、Ｑ２端子の信号がＨレベルになった瞬間に、シフトレジスタ１５１がリセットされるため、Ｑ１端子の出力は基本クロックを２分周した波形となる。
【００７７】
反転バッファ１５３はシフトレジスタ１５１のＱ１端子の信号を反転し、反転バッファ１５４は他励発振回路１４により作成された基本クロックパルスを反転する。
ＮＡＮＤ回路１５５はシフトレジスタ１５１のＱ１端子の信号と反転バッファ１５４により反転された基本クロックパルスの否定論理積を求め、ＮＡＮＤ回路１５６は反転バッファ１５３の出力信号と他励発振回路１４により作成された基本クロックパルスの否定論理積を求めることにより、間欠出力のゲートパルス信号を作成する。
【００７８】
次に動作について説明する。
一般的に、ＬＣ共振回路の入力と出力の関係は、図１８の上図に示すように、共振周波数で出力／入力が最大値をとるような特性になる。
また、入力と出力の位相の関係は、周波数が共振周波数の場合は位相ずれがなく、周波数が共振周波数よりも低い場合は、電流進み位相になる。また、周波数が共振周波数よりも高い場合は、電流遅れ位相になる。
この特性は、放電灯点灯装置でも同様であり、入力はプッシュプルトランスＴｒの二次巻線間電圧、出力はランプ電流である。したがって、プッシュプルトランスＴｒの二次巻線間電圧と、プッシュプルトランスＴｒの出力電流の位相差を検知し、その位相差が零になるように補正をかけることにより、ゲートの駆動周波数と回路の共振周波数を合わせることが可能となる。
以下、具体的に説明する。
【００７９】
Ａ．放電待機期間
例えば、ユーザが図示せぬ点灯スイッチをオンすると、放電灯点灯装置が電源と接続され、放電灯点灯装置のＣＰＵ１０が電源接続を検知する。
ＣＰＵ１０は、電源接続を検知すると、他励発振回路１４のキャリア波作成リファレンス電圧（図４のトランジスタ５６のベース電圧）が、位相マッチング回路１９から出力されるように、ポートＰ３を設定する。
他励発振回路１４は、位相マッチング回路１９からキャリア波作成リファレンス電圧が与えられると、上記実施の形態１と同様にして、基本クロックパルスを作成する。
【００８０】
また、ＣＰＵ１０は、ポートＰ４から信号（ａ，ｂ，ｃ，ｄ）を間欠ゲートパルス作成回路２０に出力するとともに、ポートＰ３から間欠ゲートパルス作成回路２０により作成されたゲートパルス信号の選択を指示する選択指令をゲート出力切替回路１７に出力する。
これにより、間欠ゲートパルス作成回路２０により作成されたゲートパルス信号がゲートドライブ回路１８に出力され、そのゲートパルス信号にしたがってスイッチング素子Ｑ１，Ｑ２，Ｑ３が駆動される。
即ち、デューティ５０％で、キャリア波作成リファレンス電圧の初期値により決まる周波数のゲートパルス信号によって、スイッチング素子Ｑ１，Ｑ２，Ｑ３が駆動される。
【００８１】
スイッチング素子Ｑ１，Ｑ２，Ｑ３がオンオフすると、昇圧用共振回路４に電流が流れるが、ＨＩＤランプ６には電流は流れない。
これにより、自励発振回路１２により作成された基本クロックパルス（２次電流センシングパルス）が位相マッチング回路１９に入力され、位相マッチング回路１９が他励発振回路１４により作成された基本クロックパルス（現在のゲートパルス信号の基本クロックパルス）と２次電流センシングパルスの位相が一致するように、キャリア波作成リファレンス電圧を調整する。
現在のゲートパルス信号の基本クロックパルスと２次電流センシングパルスの位相が一致すると、スイッチング素子Ｑ１，Ｑ２，Ｑ３は昇圧用共振回路４の共振周波数で駆動される。
【００８２】
これにより、昇圧用共振回路４のコンデンサＣｐに例えば２ｋＶ程度の高電圧が発生し、イグニッション用昇圧回路５によってコンデンサＣｓが充電される。コンデンサＣｓの両端電圧はランプの両端電圧でもある。ＨＩＤランプ６のランプ電圧ＶＬがブレークダウン可能な電圧に達すると、ＨＩＤランプが放電始動する。
ここで、ランプ電圧昇圧時には、ＨＩＤランプ６がブレークダウンできる電圧まで昇圧できれば、スイッチング素子Ｑ１，Ｑ２，Ｑ３は間欠駆動でもよい。
【００８３】
Ｂ．放電始動期間
ＨＩＤランプ６がブレークダウンすると、放電始動検知回路９から放電始動検知信号がゲート出力切替回路１８に出力される。
ゲート出力切替回路１８は、放電始動検知回路９から放電始動検知信号を受けると、数百マイクロ秒から数ミリ秒の間、自励発振回路１２により作成された基本クロックパルスをゲートパルス信号として選択し、そのゲートパルス信号をゲートドライブ回路１８に出力する。
【００８４】
放電始動時には、ＨＩＤランプ６が放電を維持するに充分なエネルギーを投入する必要があるため、スイッチング素子Ｑ１，Ｑ２，Ｑ３が昇圧用共振回路４の共振周波数で駆動する必要がある。これに対して、イグニッション前後では、共振周波数が急激に変化するが、位相マッチング回路１９では、瞬時にゲートパルス信号の位相と昇圧用共振回路４の出力電流ＩＴｒの位相とを整合させることができないため、自励発信回路１２により作成された基本クロックパルスをゲートパルス信号とする必要がある。
自励発信回路１２により作成された基本クロックパルスをスイッチング素子Ｑ１，Ｑ２，Ｑ３のゲートパルス信号とする期間は放電始動期間のみである。
【００８５】
Ｃ．過渡放電期間
ＣＰＵ１０は、放電始動検知回路９から放電始動検知信号を受けると、上記実施の形態１と同様に、センシング回路８のＰＴにより検知されたＨＩＤランプ６のランプ電圧ＶＬを入力し、そのランプ電圧ＶＬからＨＩＤランプ６の状態を判断する。
ＣＰＵ１０は、前回の定常点灯時のランプ電圧ＶＬ（記憶ランプ電圧ＶＬＳ）を記憶しており、その記憶ランプ電圧ＶＬＳとセンシング回路８のＰＴから入力したランプ電圧ＶＬを比較して、ホット状態とコールド状態を判別する。
【００８６】
ＣＰＵ１０は、コールド状態の場合、他励発振回路１４のキャリア波作成リファレンス電圧（図４のトランジスタ５６のベース電圧）が、位相マッチング回路１９から出力されるように、ポートＰ３を設定する。
他励発振回路１４は、位相マッチング回路１９からキャリア波作成リファレンス電圧が与えられると、上記実施の形態１と同様にして、基本クロックパルスを作成する。
他励ゲートパルス作成回路１６は、他励発振回路１４が基本クロックパルスを作成すると、上記実施の形態１と同様に、その基本クロックパルスとＤｕｔｙ調整回路１５の出力信号に応じてスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するゲートパルス信号を作成する。
【００８７】
次に、ＣＰＵ１０は、上記実施の形態１と同様に、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（０，１，０，０）を出力し、センシング回路８のＰＴにより検知されたランプ電圧ＶＬとセンシング回路８のＣＴにより検知されたランプ電流ＩＬを乗算して、ＨＩＤランプ６の電力を演算し、ＨＩＤランプ６の電力が例えば７０Ｗより大きいか否かを判定する。
ＣＰＵ１０は、ＨＩＤランプ６の電力が７０Ｗより大きい場合、ＨＩＤランプ６の電力を７０Ｗまで下げるため、上記実施の形態１と同様に、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（０，０，１，０）を自励ゲートパルス作成回路１３に出力することにより、ゲート出力数を少なくする。
一方、ＨＩＤランプ６の電力が７０Ｗより小さい場合、ＨＩＤランプ６の電力を７０Ｗまで上げるため、上記実施の形態１と同様に、ポートＰ４から（ａ，ｂ，ｃ，ｄ）＝（１，０，０，０）を自励ゲートパルス作成回路１３に出力することにより、ゲート出力数を多くする。
【００８８】
ＣＰＵ１０は、ホット状態の場合、ＨＩＤランプ６の光束が規定の明るさになるように、センシング回路８のＰＴにより検知されたランプ電圧ＶＬから必要な目標電流を演算し（例えば、目標電流＝３５Ｗ／現在のランプ電圧ＶＬ）、ポートＰ２からその目標電流をＤｕｔｙ調整回路１５に出力する。
また、ＣＰＵ１０は、ポートＰ１から矩形波パルスを他励発振回路１４に出力し、ポートＰ３から他励ゲートパルス作成回路１６により作成されたゲートパルス信号の選択指令（他励ゲートパルス）をゲート出力切替回路１７に出力する。
これにより、他励発振回路１４、Ｄｕｔｙ調整回路１５及び他励ゲートパルス作成回路１６が動作することにより、ＨＩＤランプ６の光束が規定の明るさになる電力に近づいていく。
【００８９】
Ｄ．定常放電期間
ＣＰＵ１０は、ＨＩＤランプ６が規定の光束値まで立ち上がると、ＨＩＤランプ６の光束を一定に保つため、ランプ電力を３５Ｗ一定に保持する動作を行う。
即ち、ＣＰＵ１０は、ＨＩＤランプ６が所定のランプ電圧まで到達すると、現在のランプ電圧ＶＬから換算される目標電流（例えば、３５Ｗ／現在のランプ電圧ＶＬ）をポートＰ２からＤｕｔｙ調整回路１５に出力する。
また、ＣＰＵ１０は、ポートＰ１から矩形波パルスを他励発振回路１４に出力し、ポートＰ３から他励ゲートパルス作成回路１６により作成されたゲートパルス信号の選択指令（他励ゲートパルス）をゲート出力切替回路１７に出力する。
これにより、他励発振回路１４、Ｄｕｔｙ調整回路１５及び他励ゲートパルス作成回路１６が動作することにより、ＨＩＤランプ６の電力が３５Ｗに保たれる。
【００９０】
以上で明らかなように、この実施の形態２によれば、プッシュプルトランスＴｒの二次巻線間電圧と出力電流ＩＴｒの位相差を検出し、その位相差を解消する周波数でスイッチング素子Ｑ１，Ｑ２，Ｑ３を駆動するように構成したので、スイッチング素子Ｑ１，Ｑ２，Ｑ３の駆動周波数を昇圧用共振回路４の共振周波数に合わせることができる効果を奏する。
【００９１】
また、この実施の形態２によれば、位相ずれ補正回路１３５のオペアンプ１４４の積分時定数を適宜設定することにより、位相差を検出してから、その位相差を解消するまでに要する時間を設定することができるので、フィードバックの時定数が大きくなるように設定すれば、予期せぬ外乱などが入っても、その外乱の影響を軽減することができるようになり、その結果、誤動作の発生を軽減することができる効果を奏する。
【００９２】
また、この実施の形態２によれば、ＨＩＤランプ６の放電始動を検知すると、ＨＩＤランプ６のランプ電流ＩＬを監視し、そのランプ電流ＩＬの零クロス点でスイッチング素子Ｑ１，Ｑ２，Ｑ３のオンオフ状態を反転させるように構成したので、放電始動時に共振周波数が急激に変化しても、その共振周波数に対応するゲートパルス信号を出力して、放電維持に充分な電力をＨＩＤランプ６に供給することができる効果を奏する。
【図面の簡単な説明】
【００９３】
【図１】この発明の実施の形態１による放電灯点灯装置を示す構成図である。
【図２】自励発振回路及び自励ゲートパルス作成回路の内部を示す構成図である。
【図３】自励発振回路及び自励ゲートパルス作成回路の内部波形を示す説明図である。
【図４】他励発振回路の内部を示す構成図である。
【図５】他励発振回路の内部波形を示す説明図である。
【図６】Ｄｕｔｙ調整回路及び他励ゲートパルス作成回路の内部を示す構成図である。
【図７】Ｄｕｔｙ調整回路及び他励ゲートパルス作成回路の内部波形を示す説明図である。
【図８】放電始動検知回路の内部を示す構成図である。
【図９】放電始動検知回路の内部波形を示す説明図である。
【図１０】過渡放電期間の駆動シーケンスを示すフローチャートである。
【図１１】ＨＩＤの各フェーズにおいて、放電灯点灯装置に要求される特性と制御回路の動作を示す説明図である。
【図１２】放電前後の状態を示す説明図である。
【図１３】この発明の実施の形態２による放電灯点灯装置を示す構成図である。
【図１４】位相マッチング回路の内部を示す構成図である。
【図１５】位相マッチング回路の内部波形を示す説明図である。
【図１６】間欠ゲートパルス作成回路の内部を示す構成図である。
【図１７】間欠ゲートパルス作成回路の内部波形を示す説明図である。
【図１８】ＬＣ共振回路の入力と出力の関係を示す説明図である。
【符号の説明】
【００９４】
１  直流電源、２  平滑用コンデンサ、３  ＤＣ／ＡＣ昇圧回路（変換昇圧手段）、４  昇圧用共振回路、５  イグニッション用昇圧回路、６  ＨＩＤランプ（放電灯）、７  制御回路、８  センシング回路、９  放電始動検知回路、１０  ＣＰＵ、１１  ＣＴ、１２  自励発振回路、１３  自励ゲートパルス作成回路、１４  他励発振回路、１５  Ｄｕｔｙ調整回路、１６  他励ゲートパルス作成回路、１７  ゲート出力切替回路、１８  ゲートドライブ回路、１９  位相マッチング回路、２０  間欠ゲートパルス作成回路、２１  コンデンサ、２２，２６，３３，５１〜５４，５７，５８，５９，６０，６３，６４，６５，６８，６９，７１，７４，８１，８２，８５，８６，８９，９０，９１，９２，９３，９６，１０１，１１１，１１３，１１４，１１７，１１８，１２０，１２２，１２３，１２４，１３６，１３８，１４０，１４１，１４２，１４３，１４５，１４７  抵抗、２３，２４  ダイオード、２５  コンデンサ、２７，２８，２９  反転バッファ、３１  シフトレジスタ、３２  リセット回路、３４  コンデンサ、３５  反転バッファ、３６  反転バッファ、３７〜４１  ＮＡＮＤ回路、５５  コンデンサ、５６  トランジスタ、６１  トランジスタ、６２  コンデンサ、６６  コンパレータ、６７  ダイオード、７０  トランジスタ、７２，７３  ダイオード、７５  フリップフロップ、８３  オペアンプ、８４  ダイオード、８７  コンパレータ、８８  トランジスタ、９４  コンデンサ、９５  トランジスタ、１０２，１０３  ＮＡＮＤ回路、１１２  ダイオード、１１５  コンデンサ、１１６  コンパレータ、１１９  コンデンサ、１２１  コンパレータ、１３１  位相ずれ判定回路、１３２  ＥＸＯＲ回路、１３３  フリップフロップ、１３４  ゲート回路、１３５  位相ずれ補正回路、１３７，１３９  コンデンサ、１４４  オペアンプ、１４６  コンデンサ、１４８  ゲート、１５１  シフトレジスタ、１５２  リセット回路、１５３  反転バッファ、１５４  反転バッファ、１５５  ＮＡＮＤ回路、１５６  ＮＡＮＤ回路。
【図１】
2006114338.tif 000003
【図２】
2006114338.tif 000004
【図３】
2006114338.tif 000005
【図４】
2006114338.tif 000006
【図５】
2006114338.tif 000007
【図６】
2006114338.tif 000008
【図７】
2006114338.tif 000009
【図８】
2006114338.tif 000010
【図９】
2006114338.tif 000011
【図１０】
2006114338.tif 000012
【図１１】
2006114338.tif 000013
【図１２】
2006114338.tif 000014
【図１３】
2006114338.tif 000015
【図１４】
2006114338.tif 000016
【図１５】
2006114338.tif 000017
【図１６】
2006114338.tif 000018
【図１７】
2006114338.tif 000019
【図１８】
2006114338.tif 000020