(57)【要約】【課題】  この発明は、高画質のビットレートをも処理できるようになるＴＳレート制御装置を提供することを目的とする。【解決手段】  データ送出装置は、割り込み制御装置から割り込み信号が与えられる毎に、ＴＳデータを１パケット分だけ送出する手段を備えており、割込制御装置は、ＰＣＲフィルタ回路、所定時間間隔でアップカウントを行うベーシックカウンタを内蔵した補正値計算回路および割り込み周期に応じた初期値が設定されかつ所定時間間隔でダウンカウントを行うカウントダウンタイマを内蔵したＴＳ要求回路を備えている。【選択図】  図２
2006005448.tif 000002
【特許請求の範囲】
【請求項１】
記憶装置に蓄積されたＴＳデータを読み出して送出するＴＳデータ送出装置およびＴＳデータ送出装置にＴＳデータを送出するタイミングを制御するための割り込み信号を発生するハードウエア構成の割り込み制御装置を備えており、
データ送出装置は、割り込み制御装置から割り込み信号が与えられる毎に、ＴＳデータを１パケット分だけ送出する手段を備えており、
割込制御装置は、ＰＣＲフィルタ回路、所定時間間隔でアップカウントを行うベーシックカウンタを内蔵した補正値計算回路および割り込み周期に応じた初期値が設定されかつ所定時間間隔でダウンカウントを行うカウントダウンタイマを内蔵したＴＳ要求回路を備えており、
ＰＣＲフィルタ回路は、ＴＳデータ送出装置から送出されたＴＳパケットにＰＣＲが含まれている場合に、当該ＴＳパケットからＰＣＲ値を取得して補正値計算回路に引き渡すための回路を備えており、
補正値計算回路は、ＰＣＲフィルタ回路から受け取ったＰＣＲ値とベーシックカウンタのカウント値とに基づいて補正値を計算するための回路を備えており、
ＴＳ要求回路は、カウントダウンタイマのカウント値が０になる毎に、割り込み信号を発生してデータ送出装置に与えるとともにカウントダウンタイマのカウント値を初期値に戻すための回路と、補正値計算回路から補正値を受け取った場合には、カウントダウンタイマのカウント値に補正値を加算するための回路とを備えており、
データ送出装置は、ＴＳ要求回路から割り込み信号が与えられる毎に、ＴＳデータを１パケット分だけ送出する手段を備えていることを特徴とするＴＳレート制御装置。
【請求項２】
カウントダウンタイマの初期値は、ＴＳデータの１パケットのバイト数と、予め設定されたビットレートと、カウントダウンタイマのダウンカウント周期とに基づいて決定されていることを特徴とする請求項１に記載のＴＳレート制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ブロードバンドストリーミング放送に対応したＴＳレート制御装置に関する。
【背景技術】
【０００２】
ＰＣによってコンテンツサーバから取得されたＴＳデータを、表示するためのデジタルＴＶ受像機が開発されている。このようなデジタルＴＶ受像機では、ソフトウエアによる制御によって、所要パケット数のＴＳデータをバースト的にＡＶデコーダに送出した後、一定時間スリープ方式でＴＳの送出データのビットレートを制御していた（特願２００３−３３５３６３号参照）。デジタルテレビ専用のＣＰＵを用いた場合、標準画質のビットレートは処理できるものの、ハイビジョン画質のビットレートを処理することができなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この発明は、高画質のビットレートをも処理できるようになるＴＳレート制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
請求項１に記載の発明は、記憶装置に蓄積されたＴＳデータを読み出して送出するＴＳデータ送出装置およびＴＳデータ送出装置にＴＳデータを送出するタイミングを制御するための割り込み信号を発生するハードウエア構成の割り込み制御装置を備えており、データ送出装置は、割り込み制御装置から割り込み信号が与えられる毎に、ＴＳデータを１パケット分だけ送出する手段を備えており、割込制御装置は、ＰＣＲフィルタ回路、所定時間間隔でアップカウントを行うベーシックカウンタを内蔵した補正値計算回路および割り込み周期に応じた初期値が設定されかつ所定時間間隔でダウンカウントを行うカウントダウンタイマを内蔵したＴＳ要求回路を備えており、ＰＣＲフィルタ回路は、ＴＳデータ送出装置から送出されたＴＳパケットにＰＣＲが含まれている場合に、当該ＴＳパケットからＰＣＲ値を取得して補正値計算回路に引き渡すための回路を備えており、補正値計算回路は、ＰＣＲフィルタ回路から受け取ったＰＣＲ値とベーシックカウンタのカウント値とに基づいて補正値を計算するための回路を備えており、ＴＳ要求回路は、カウントダウンタイマのカウント値が０になる毎に、割り込み信号を発生してデータ送出装置に与えるとともにカウントダウンタイマのカウント値を初期値に戻すための回路と、補正値計算回路から補正値を受け取った場合には、カウントダウンタイマのカウント値に補正値を加算するための回路とを備えており、データ送出装置は、ＴＳ要求回路から割り込み信号が与えられる毎に、ＴＳデータを１パケット分だけ送出する手段を備えていることを特徴とする。
【０００５】
請求項２に記載の発明は、請求項１に記載の発明において、カウントダウンタイマの初期値は、ＴＳデータの１パケットのバイト数と、予め設定されたビットレートと、カウントダウンタイマのダウンカウント周期とに基づいて決定されていることを特徴とする。
【発明の効果】
【０００６】
この発明によれば、高画質のビットレートをも処理できるようになる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して、この発明の実施例について説明する。
【実施例】
【０００８】
図１は、ＰＣに蓄積されたＴＳデータを受信して表示するためのデジタルＴＶ受像機の構成を示している。
【０００９】
ＰＣ１は、図示しないコンテンツサーバからネットワークを介して所望のコンテンツに対応するＴＳデータを取得して記憶装置に蓄積する機能（コンテンツ取得プログラム）と、記憶装置に蓄積したＴＳデコーダを読み出してデジタルＴＶ受像機２に送信するための機能（ＴＳデータ送信プログラム）とを備えている。
【００１０】
デジタルＴＶ受像機２は、ＰＣ１からのＴＳパケットの送出タイミングを制御するための割り込み制御装置２１と、ＰＣ１から送出されたＴＳパケットから、ＡＶデータを抽出してデコードするＡＶデコーダ２２と、ＡＶデコーダ２２によってデコードされたＡＶデータに基づいて映像、音声を出力するための装置（図示略）とを備えている。
【００１１】
割り込み制御装置２１は、ＰＣＲフィルタ回路１０１、補正値計算回路１０２およびＴＳ要求回路１０３を備えている。割り込み制御装置２１内の各回路１０１，１０２，１０３は、ハードウエアで構成されている。
【００１２】
ＰＣＲフィルタ回路１０１は、ＰＣ１から送出されたＴＳパケットにＰＣＲが含まれている場合に、当該ＴＳパケットからＰＣＲ値を取得して補正値計算回路１０２に引き渡す。なお、割り込み制御装置２１は、基本的には、ＰＣＲ値を絶対基準として、ＰＣＲ値通りにＴＳを送出することを目的としている。補正値計算回路１０２は、ＰＣＲフィルタ回路１０１から受け取ったＰＣＲ値とこの回路に内蔵されているベーシックカウンタ（ＢＣ）のカウント値とに基づいて補正値を計算する。ＴＳ要求回路１０３は、それに内蔵されているカウントダウンタイマ（ＣＤＴ）のカウント値が０になる毎に、割り込み信号を発生する。ＴＳ要求回路１０３は、補正値計算回路１０２から補正値を受け取った場合には、カウントダウンタイマ（ＣＤＴ）のカウント値に、補正値を加算する。
【００１３】
図２は、ＰＣ１側のＴＳデータ送信プログラムによる処理手順を示している。
【００１４】
ＰＣ１側のＴＳデータ送信プログラムによる処理には、割り込み制御装置２１の各回路１０１，１０２，１０３の初期設定を行う処理と、割り込み制御装置２１からの割り込み信号を受信する毎に１パケットを送出する処理とがある。
【００１５】
まず、割り込み周期Ｔ〔ｓ〕を算出する（ステップＳ１）。割り込み周期Ｔ〔ｓ〕は、次式（１）に基づいて算出される。
【００１６】
Ｔ＝Ｐｂ×８／Ｂ      …（１）
【００１７】
上記式（１）において、Ｐｂ〔Ｂｙｔｅ〕は、ＴＳデータの１パケットのバイト数〔Ｂｙｔｅ〕である。Ｂ〔ｂｉｔ／ｓ〕は、予め定められたビットレートである。Ｔは一般的に割り切れる値とはならない。
【００１８】
次に、ＴＳ要求回路１０３のカウントダウンタイマ（ＣＤＴ）に初期値（ＣＤＴ初期値）を設定する（ステップＳ２）。カウントダウンタイマ（ＣＤＴ）は、２７ＭＨｚのクロックによってダウンカウントされるので、ＣＤＴ初期値は、次式（２）で表される。
【００１９】
ＣＤＴ初期値＝Ｔ×２７Ｍ      …（２）
【００２０】
ただし、割り込みタイミングがＰＣＲ(program Clock Reference）値より遅くならないようにするために、上記式（２）内のＴとしては、上記式（１）で算出されたＴの小数点以下が切捨てられたものが用いられる。ＰＣＲは、ＴＳパケットに一定間隔（約１００ｍｓ）で含まれ、ビットレートに対応した送出されるべきＰＣＲ値が挿入されている。
【００２１】
次に、ＰＣＲフィルタ回路１０１に、ＰＣＲが含まれているパケットのＰＩＤ（Packet Identifier)を設定する（ステップＳ３）。
【００２２】
次に、ＴＳ要求回路１０３内のカウントダウンタイマ（ＣＤＴ）を起動させる（ステップＳ４）。これにより、カウントダウンタイマ（ＣＤＴ）は、２７ＭＨｚのクロックに基づいてダウンカウントを行うようになる。
【００２３】
また、補正値計算回路１０２内のベーシックカウンタ（ＢＣ）を起動させる（ステップＳ５）。これにより、ベーシックカウンタ（ＢＣ）は、２７ＭＨｚのクロックに基づいてアップカウントを行うようになる。
【００２４】
この後、ＴＳ要求回路１０３から割り込み信号を受信する毎に（ステップＳ６）、ＡＶデコーダ２２と、割り込み制御装置２１内のＰＣＲフィルタ回路１０１とに、１パケット分のＴＳデータを送出する（ステップＳ７）。全てのＴＳデータの送出が終了（ストリーミングが終了）すると（ステップＳ８）、今回の処理を終了する。
【００２５】
割り込み制御装置２１内の各回路の動作について説明する。
【００２６】
図３は、ＰＣＲフィルタ回路１０１の動作を示している。
【００２７】
ＰＣ１から受け取ったＴＳパケットに含まれているＰＩＤが、ＰＣＲを表すＰＩＤと一致するか否かを判別する（ステップＳ１１）。一致していない場合には、ストリーミングが終了したか否かを判別する（ステップＳ１３）。ストリーミングが終了していない場合には、ステップＳ１１に戻る。ストリーミングが終了した場合には、動作を停止する。
【００２８】
上記ステップＳ１１において、ＰＣ１から受け取ったＴＳパケットに含まれているＰＩＤが、ＰＣＲを表すＰＩＤと一致すると判別した場合には、当該ＴＳパケットに含まれているＰＣＲ値を取得し、補正値計算回路１０２に引き渡す（ステップ１２）。そして、ステップＳ１３に移行する。
【００２９】
図４は、補正値計算回路１０２の動作を示している。
【００３０】
ＰＣＲフィルタ回路１０１からＰＣＲ値を受信すると（ステップＳ２１）、１回目の受信ＰＣＲ値の受信であるか否かを判別する（ステップＳ２２）。
【００３１】
１回目のＰＣＲ値の受信である場合には、ＰＣＲ値とベーシックカウンタ（ＢＣ）のカウント値（ＢＣ値）とを保存する（ステップＳ２３）。そして、ストリーミングが終了したか否かを判別する（ステップＳ２７）。ストリーミングが終了していない場合には、ステップＳ２１に戻る。ストリーミングが終了した場合には、動作を停止する。
【００３２】
上記ステップＳ２２において、２回目のＰＣＲ値の受信であると判別した場合には、補正値を計算する（ステップＳ２４）。つまり、まず、今回受信したＰＣＲ値と前回受信したＰＣＲ値との差ΔＰＣＲと、今回のＰＣＲ値受信時のＢＣ値と前回のＰＣＲ値受信時のＢＣ値との差ΔＢＣとを算出する。そして、ΔＰＣＲ−ΔＢＣにより補正値を算出する。      
【００３３】
なお、上述したように、割り込みタイミング（パケットの送出タイミング）が、ＰＣＲ(program Clock Reference）値より遅くならないようにしているため、ΔＰＣＲは、ΔＢＣよりも小さくなることはない。
【００３４】
補正値を算出すると、算出した補正値をＴＳ要求回路１０３に引き渡す（ステップＳ２５）。また、今回受信したＰＣＲ値と今回のＰＣＲ値受信時のＢＣ値を保存する（ステップＳ２６）。そして、ステップＳ２７に移行する。
【００３５】
図５は、ＴＳ要求回路１０３の動作を示している。
【００３６】
まず、カウントダウンタイマ（ＣＤＴ）のカウント値（ＣＤＴ値）が０であるか否かを判別する（ステップＳ３１）。ＣＤＴ値が０でなければ、補正値計算回路１０２から補正値が与えられたか否かを判別する（ステップＳ３２）。補正値計算回路１０２から補正値が与えられていないときには、ストリーミングが終了したか否かを判別する（ステップＳ３３）。ストリーミングが終了していなければ、ステップＳ３１に戻る。ストリーミングが終了した場合には、動作を停止する。
【００３７】
上記ステップＳ３１において、ＣＤＴ値が０であると判別した場合には、割り込み信号を発生する（ステップＳ３４）。この割り込み信号は、ＰＣ１に送られるので、ＰＣ１はＴＳパケットを１パケット分だけ送出する。割り込み信号を発生した後、ＣＤＴ値を初期値に戻す（ステップＳ３５）。そして、ステップＳ３２に移行する。
【００３８】
上記ステップＳ３２において、補正値計算回路１０２から補正値が与えられたと判別した場合には、与えられた補正値をＣＤＴ値に加算する（ステップＳ３６）。そして、ステップＳ３３に移行する。
【００３９】
なお、上記ＰＣ１の機能をデジタルＴＶ受像機に持たせるようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】ＰＣに蓄積されたＴＳデータを受信して表示するためのデジタルＴＶ受像機の構成を示す回路図である。
【図２】ＰＣ１側のＴＳデータ送信プログラムによる処理手順を示すフローチャートである。
【図３】ＰＣＲフィルタ回路１０１の動作を示すフローチャートである。
【図４】補正値計算回路１０２の動作を示すフローチャートである。
【図５】ＴＳ要求回路１０３の動作を示すフローチャートである。
【符号の説明】
【００４１】
１  ＰＣ
２  デジタルＴＶ受像機
２１  割り込み制御装置
２２  ＡＶデコーダ
１０１  ＰＣＲフィルタ回路
１０２  補正値計算回路
１０３  ＴＳ要求回路
【図１】
2006005448.tif 000003
【図２】
2006005448.tif 000004
【図３】
2006005448.tif 000005
【図４】
2006005448.tif 000006
【図５】
2006005448.tif 000007