(57)【要約】【課題】  本発明は、電源電圧間の差に起因して発生する、複数の電源電圧が印加される回路の誤動作を低減する初期化信号出力回路を提供する。【解決手段】  内部回路２０を初期化する初期化信号ＩＮを出力する初期化信号出力回路１０であって、内部回路２０に供給される低位電源電圧Ｖ１を検知して第１の検知信号Ｄ１を出力する第１の検知回路１１と、内部回路２０に供給される高位電源電圧Ｖ２を検知して第２の検知信号Ｄ２を出力する第２の検知回路１２と、第１の検知信号Ｄ１及び第２の検知信号Ｄ２が入力され、低位電源電圧Ｖ１が、第１の検知回路１１が第１の検知信号Ｄ１を出力する電圧より高い動作電圧Ｖ１ｔｒの場合に、初期化信号ＩＮを出力する判定回路１３とを備える。【選択図】      図１
2006135429.tif 000002
【特許請求の範囲】
【請求項１】
内部回路を初期化する初期化信号を出力する初期化信号出力回路であって、
前記内部回路に供給される低位電源電圧を検知して第１の検知信号を出力する第１の検知回路と、
前記内部回路に供給される高位電源電圧を検知して第２の検知信号を出力する第２の検知回路と、
前記第１の検知信号及び前記第２の検知信号が入力され、前記低位電源電圧が、前記第１の検知回路が前記第１の検知信号を出力する電圧より高い動作電圧の場合に、前記初期化信号を出力する判定回路
とを備えることを特徴とする初期化信号出力回路。
【請求項２】
前記判定回路が、
前記第１の検知信号が入力され、前記低位電源電圧が前記動作電圧以上の場合に、第３の検知信号を出力する保証回路と、
前記第２の検知信号及び前記第３の検知信号が入力された場合に、前記初期化信号を出力する出力回路
とを備えることを特徴とする請求項１に記載の初期化信号出力回路。
【請求項３】
前記判定回路が、
前記第１の検知信号及び前記第２の検知信号が入力された場合に、検出信号を出力する検出回路と、
前記検出信号によりリセットされるラッチ回路と、
前記ラッチ回路の動作を制御する第３の検知信号を出力する保証回路と、
前記検出信号及び前記ラッチ回路の出力信号が入力され、前記初期化信号を出力する出力回路と、
前記初期化信号が入力され、前記保証回路に流れる電流を制御する制御信号を出力するフィードバック回路
とを備えることを特徴とする請求項１に記載の初期化信号出力回路。
【請求項４】
前記第１の検知回路は、前記低位電源電圧が、前記内部回路に含まれる回路が動作可能な第１の動作可能電圧より高く設定された第１の検知電圧以上の場合に、前記第１の検知信号を出力することを特徴とする請求項１乃至３のいずれか１項に記載の初期化信号出力回路。
【請求項５】
前記第２の検知回路は、前記高位電源電圧が、前記内部回路に含まれる回路が動作可能な第２の動作可能電圧より高く設定された第２の検知電圧以上の場合に、前記第２の検知信号を出力することを特徴とする請求項１乃至４のいずれか１項に記載の初期化信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源電圧が印加される半導体集積回路に初期化信号を出力する初期化信号出力回路に関する。
【背景技術】
【０００２】
半導体集積回路の誤動作を避けるために、半導体集積回路が正常に動作する電源電圧の範囲内であることを検知した後に、半導体集積回路を初期化する必要がある（例えば、特許文献１参照。）。「初期化」とは、例えばＲＯＭ等に格納されている回路設定情報を読み出し、その情報に基づいて半導体集積回路の回路状態を設定すること等である。ただし、検知する電圧の値（以下において、「検知電圧」という。）は、半導体集積回路の動作を保証する電源電圧（以下において「動作保証電圧」という。）より常に低く設定される。電源電圧が検知電圧より下がった場合に半導体集積回路が停止したり、再初期化されるので、半導体集積回路の動作中に電源電圧が変動して検知電圧より下がるのを防ぐためである。又、検知電圧は、半導体集積回路が正常に動作可能な最も低い電源電圧（以下において、「動作可能電圧」という。）より、高く設定される。
【０００３】
複数の電源電圧を有する半導体集積回路は、複数の電源が印加されるレベルシフト回路等の回路を含む場合が多い。例えば、印加される電源電圧が異なる回路間で信号の伝搬を行う場合に、信号を出力する回路の信号レベルを、信号が入力される回路の信号レベルに変換するレベルシフト回路等である。印加される電源電圧が異なる回路間では、回路内部の信号レベルが互いに異なるためである。レベルシフト回路は、信号を出力する回路及び信号が入力される回路にそれぞれ印加される電源電圧が共に印加される。
【０００４】
又、複数の電源電圧を有する半導体集積回路の場合には、すべての電源電圧が半導体集積回路が正常に動作する範囲であること検知して、半導体集積回路の初期化が開始される。しかし、複数の電源電圧の印加は同時に開始されるとは限らない。そのため、ある電源電圧は、検知電圧に達してから半導体集積回路が初期化されるまでの時間に、動作可能電圧よりもさらに高い電圧に達する。その結果、遅れて印加を開始した電源電圧が検知電圧に達したときに、先に検知電圧に達した電源電圧と、遅れて検知電圧に達した電源電圧との電圧差が大きい場合がある。その結果、半導体集積回路が初期化されるときに、異なる電源電圧が印加されるレベルシフト回路において電源電圧間の差が大きくなり、レベルシフト回路が正常に動作しない可能性がある。つまり、単一の電源電圧が印加される回路が正常に動作する場合であっても、複数の電源電圧が印加される回路が正常に動作しない場合がある。その結果、例えばレベルシフト回路から出力される信号が入力される回路が誤動作する場合があった。
【特許文献１】特開２００４−１６５７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、電源電圧間の差に起因して発生する、複数の電源電圧が印加される回路の誤動作を低減する初期化信号出力回路を提供する。
【課題を解決するための手段】
【０００６】
本発明の特徴は、内部回路を初期化する初期化信号を出力する初期化信号出力回路であって、（イ）内部回路に供給される低位電源電圧を検知して第１の検知信号を出力する第１の検知回路と、（ロ）内部回路に供給される高位電源電圧を検知して第２の検知信号を出力する第２の検知回路と、（ハ）第１の検知信号及び第２の検知信号が入力され、低位電源電圧が、第１の検知回路が第１の検知信号を出力する電圧より高い動作電圧の場合に、初期化信号を出力する判定回路とを備える初期化信号出力回路であることを要旨とする。
【発明の効果】
【０００７】
本発明によれば、電源電圧間の差に起因して発生する、複数の電源電圧が印加される回路の誤動作を低減する初期化信号出力回路を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の第１又は第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第１又は第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【０００９】
（第１の実施の形態）
本発明の第１の実施の形態に係る初期化信号出力回路は、図１に示すように、内部回路２０を初期化する初期化信号ＩＮを出力する初期化信号出力回路１０であって、内部回路２０に供給される低位電源電圧Ｖ１を検知して第１の検知信号Ｄ１を出力する第１の検知回路１１と、内部回路２０に供給される高位電源電圧Ｖ２を検知して第２の検知信号Ｄ２を出力する第２の検知回路１２と、第１の検知信号Ｄ１及び第２の検知信号Ｄ２が入力され、低位電源電圧Ｖ１が、第１の検知回路１１が第１の検知信号Ｄ１を出力する電圧より高い動作電圧Ｖ１ｔｒの場合に、初期化信号ＩＮを出力する判定回路１３とを備える。更に、判定回路１３は、第１の検知信号Ｄ１が入力され、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒ以上の場合に、第３の検知信号Ｄ３を出力する保証回路１３１と、第２の検知信号Ｄ２及び第３の検知信号Ｄ３が入力された場合に、初期化信号ＩＮを出力する出力回路１３２とを備える。図１は、出力回路１３２にＮＡＮＤ回路を適用した例を示している。
【００１０】
第１の検知回路１１は、低位電源電圧Ｖ１が印加される。又、第１の検知回路１１に保証回路１３１が接続される。そして、低位電源電圧Ｖ１が予め設定された第１の検知電圧Ｖ１ｔｈ以上の場合に、第１の検知回路１１は、保証回路１３１に第１の検知信号Ｄ１を出力する。第１の検知電圧Ｖ１ｔｈは、内部回路２０に含まれる回路２３が正常に動作可能な第１の動作可能電圧Ｖ１ｗより高く設定される。又、第１の検知電圧Ｖ１ｔｈは、回路２３の動作を保証する第１の動作保証電圧Ｖ１ｍｉｎより低く設定される。例えば、第１の検知電圧Ｖ１ｔｈと第１の動作保証電圧Ｖ１ｍｉｎを等しくした場合は、低位電源電圧Ｖ１が変動して第１の動作保証電圧Ｖ１ｍｉｎ程度になったとき、検知誤差等により、第１の検知回路１１が検知する低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈより低くなることがある。或いは、低位電源電圧Ｖ１の電源ドロップ等の影響により、回路２３には第１の動作保証電圧Ｖ１ｍｉｎ以上の低位電源電圧Ｖ１が印加され、第１の検知回路１１には第１の検知電圧Ｖ１ｔｈより低い低位電源電圧Ｖ１が印加される場合がある。そのため、回路２３に印加される低位電源電圧Ｖ１が第１の動作保証電圧Ｖ１ｍｉｎ以上の場合に、第１の検知回路１１が第１の検知信号Ｄ１を出力しないようにする必要がある。したがって、第１の検知電圧Ｖ１ｔｈが第１の動作保証電圧Ｖ１ｍｉｎより低く設定される。第１の検知電圧Ｖ１ｔｈと第１の動作保証電圧Ｖ１ｍｉｎの差は、低位電源電圧Ｖ１の予想されるばらつきや、第１の検知回路１１の低位電源電圧Ｖ１に対する検知精度等に基づき設定される。
【００１１】
一方、第２の検知回路１２に高位電源電圧Ｖ２が印加される。又、第２の検知回路１２に、出力回路１３２が接続される。そして、高位電源電圧Ｖ２が、予め設定された第２の検知電圧Ｖ２ｔｈ以上の場合に、第２の検知回路１２は第２の検知信号Ｄ２を出力回路１３２に出力する。第２の検知電圧Ｖ２ｔｈは、回路２３が正常に動作可能な第２の動作可能電圧Ｖ２ｗより高く設定される。又、第２の検知電圧Ｖ２ｔｈは、回路２３が正常に動作可能な第２の動作保証電圧Ｖ２ｍｉｎより低く設定される。第２の検知電圧Ｖ２ｔｈが第２の動作保証電圧Ｖ２ｍｉｎより低く設定される理由は、第１の検知電圧Ｖ１ｔｈが第１の動作保証電圧Ｖ１ｍｉｎより低く設定される理由と同様である。つまり、回路２３に印加される高位電源電圧Ｖ２が第２の動作保証電圧Ｖ２ｍｉｎ以上の場合に、第２の検知回路１２が第２の検知信号Ｄ２を出力しないためである。第２の検知電圧Ｖ２ｔｈと第２の動作保証電圧Ｖ２ｍｉｎの差は、高位電源電圧Ｖ２の予想されるバラツキや、第２の検知回路１２の高位電源電圧Ｖ２に対する検知精度等に基づき設定される。
【００１２】
保証回路１３１は、低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈより高く設定された動作電圧Ｖ１ｔｒ以上、且つ高位電源電圧Ｖ２が第２の検知電圧Ｖ２ｔｈ以上の場合に動作可能である。そして、第１の検知信号Ｄ１が入力された保証回路１３１は、第３の検知信号Ｄ３を出力する。
【００１３】
動作電圧Ｖ１ｔｒは、以下に示す条件を満足する必要がある。第１の検知電圧Ｖ１ｔｈは、低位電源電圧Ｖ１が印加される回路が正常に動作する電圧以上に設定される。又、第２の検知電圧Ｖ２ｔｈは、高位電源電圧Ｖ２が印加される回路が正常に動作する電圧以上に設定される。しかし、低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈ以上、且つ高位電源電圧Ｖ２が第２の検知電圧Ｖ２ｔｈ以上であっても、低位電源電圧Ｖ１と高位電源電圧Ｖ２の差が大きいために、低位電源電圧Ｖ１と高位電源電圧Ｖ２が印加されて動作する回路が正常に動作しない場合がある。又、通常、内部回路２０に、低位電源電圧Ｖ１と高位電源電圧Ｖ２が印加される回路が複数含まれる。そして、回路構成の違い等に起因して、正常に動作する低位電源電圧Ｖ１と高位電源電圧Ｖ２との差は、それぞれの回路によって異なる。低位電源電圧Ｖ１及び高位電源電圧Ｖ２が印加される回路のうち、第１の動作可能電圧Ｖ１ｗが最も高い回路を、以下において「対象回路」という。動作電圧Ｖ１ｔｒは、対象回路の第１の動作可能電圧Ｖ１ｗより高く設定される。低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒ以上であれば、すべての回路が正常に動作する。
【００１４】
保証回路１３１及び第２の検知回路１２に出力回路１３２が接続される。そして、第３の検知信号Ｄ３及び第２の検知信号Ｄ２は、出力回路１３２に入力される。出力回路１３２は、第３の検知信号Ｄ３及び第２の検知信号Ｄ２が入力されると、初期化信号ＩＮを内部回路２０に出力する。初期化信号ＩＮが入力されると、内部回路２０が初期化される。
【００１５】
内部回路２０に含まれる回路２３は、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗ以上、且つ高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗ以上の場合に、正常に動作する。回路２３は、例えば低位電源電圧Ｖ１が印加される第１の回路２１の出力信号のレベルを、高位電源電圧Ｖ２が印加される第２の回路２２の内部レベルに変換するレベルシフト回路等である。 
初期化信号出力回路１０が初期化信号ＩＮを出力する例を、図２に示すタイミングチャートを用いて説明する。以下の説明では、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達するより先に、高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗに達する場合を説明する。
【００１６】
図２に示す時刻ｔ１において、高位電源電圧Ｖ２が初期化信号出力回路１０及び内部回路２０に印加される。時刻ｔ１では、第２の検知回路１２の出力はローレベルである。その後、時刻ｔ２において、高位電源電圧Ｖ２は第２の動作可能電圧Ｖ２ｗに達する。次いで、時刻ｔ３において、高位電源電圧Ｖ２は第２の検知電圧Ｖ２ｔｈに達する。そして、第２の検知回路１２は、第２の検知信号Ｄ２を出力回路１３２に出力する。図２の例では、第２の検知回路１２の出力がハイレベルになる。
【００１７】
時刻ｔ４において、低位電源電圧Ｖ１が初期化信号出力回路１０及び内部回路２０に印加される。時刻ｔ４では、第１の検知回路１１の出力はローレベルである。その後、時刻ｔ５において、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達する。次いで、時刻ｔ６において、低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈに達する。そして、第１の検知回路１１は、第１の検知信号Ｄ１を保証回路１３１出力する。即ち、第１の検知回路１１の出力がハイレベルになる。
【００１８】
時刻ｔ７において、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒに達する。その結果、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒ以上、且つ高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗ以上になり、保証回路１３１は動作可能になる。そして、第１の検知回路１１から入力された第１の検知信号Ｄ１に応じて、保証回路１３１は第３の検知信号Ｄ３を出力回路１３２に出力する。図２の例では、第１の検知回路１１の出力のハイレベルを受けて、保証回路１３１の出力がハイレベルになる。したがって、時刻ｔ７において保証回路１３１の出力と第２の検知回路１２の出力が共にハイレベルになり、出力回路１３２の出力がローレベルになる。つまり、出力回路１３２から内部回路２０に初期化信号ＩＮが出力され、内部回路２０が初期化される。時刻ｔ７では、低位電源電圧Ｖ１は動作電圧Ｖ１ｔｒ以上であり、且つ高位電源電圧Ｖ２は第２の動作可能電圧Ｖ２ｗより高い。そのため、内部回路２０に含まれるすべての回路は正常に動作する。
【００１９】
保証回路１３１が初期化信号出力回路１０に含まれない場合は、時刻ｔ６において第１の検知回路１１が第１の検知信号Ｄ１を出力したときに、出力回路１３２の出力がローレベルに変化する。そして、初期化信号ＩＮが内部回路２０に出力される。しかし、時刻ｔ６では、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒに達していないため、内部回路２０が正常に初期化されない場合がある。
【００２０】
ところで、内部回路２０が複数の対象回路を有する場合、製造ばらつき等に起因して、動作可能な低位電源電圧Ｖ１はそれぞれの対象回路によって異なる。その場合は、製造ばらつき等を考慮して、動作可能な低位電源電圧Ｖ１が最も高い対象回路よりも、動作電圧Ｖ１ｔｒを高く設定する必要がある。
【００２１】
上記の条件を満たすために、例えば、対象回路と保証回路１３１を同一の回路構成にして、保証回路１３１に使用するトランジスタの特性と対象回路に使用するトランジスタの特性を異なるものにする。その結果、製造ばらつき等を考慮しても、対象回路の第１の動作可能電圧Ｖ１ｗより動作電圧Ｖ１ｔｒを常に高く設定することができる。以下に、対象回路である回路２３がレベルシフト回路の例を説明する。したがって、保証回路１３１に、回路２３と同一回路構成のレベルシフト回路を適用する。回路２３及び保証回路１３１に適用可能なレベルシフト回路の例を、図３に示す。図３に示すレベルシフト回路は、ｎチャネル型ＭＯＳトランジスタである第１のトランジスタＮ１及び第２のトランジスタＮ２、ｐチャネル型ＭＯＳトランジスタである第３のトランジスタＰ１及び第４のトランジスタＰ２から構成される。更に、図３に示すレベルシフト回路は、第１のインバータＩ１及び第２のインバータＩ２を有する。
【００２２】
第１のトランジスタＮ１のゲートに第２のインバータＩ２の出力、ドレインに第３のトランジスタＰ１のドレイン及び第４のトランジスタＰ２のゲートが接続される。更に、第１のトランジスタＮ１のソースが接地される。第２のトランジスタＮ２のゲートに第１のインバータＩ１の出力、ドレインに第３のトランジスタＰ１のゲート及び第４のトランジスタＰ２のドレインが接続される。更に、第２のトランジスタＮ２のソースが接地される。第３のトランジスタＰ１のソース及び第４のトランジスタＰ２のソースに高位電源電圧Ｖ２が印加される。第２のインバータＩ２の入力に第１のインバータＩ１の出力が接続される。第１のインバータＩ１及び第２のインバータＩ２に、低位電源電圧Ｖ１が印加される。レベルシフト回路の入力信号ＳＡは、第１のインバータＩ１に入力される。入力信号ＳＡは、例えば図１に示す第１の回路２１から出力される。図３に示すレベルシフト回路により、入力信号ＳＡは、例えば第２の回路２２の信号レベルに変換される。そして、第２のトランジスタＮ２のドレインと第４のトランジスタＰ２のドレインとの接続点から、レベルシフト回路の出力信号ＳＢが図１に示す第２の回路２２に出力される。
【００２３】
図３に示す第１のトランジスタＮ１に、第１のインバータＩ１及び第２のインバータＩ２を介して入力信号ＳＡが入力される。第１のインバータＩ１は、入力信号ＳＡの反転信号ＩＳＡを出力する。第２のトランジスタＮ２は、反転信号ＩＳＡが入力される。第３のトランジスタＰ１及び第４のトランジスタＰ２は、第１のトランジスタＮ１及び第２のトランジスタＮ２の通電状態に応じて制御される。つまり、互いに相補型となる第１のトランジスタＮ１及び第３のトランジスタＰ１の一方がオンし、他方がオフする。同様に、互いに相補型となる第２のトランジスタＮ２及び第４のトランジスタＰ２の一方がオンし、他方がオフする。
【００２４】
図３に示したように、第１のトランジスタＮ１、第２のトランジスタＮ２には、入力信号ＳＡ、反転信号ＩＳＡがそれぞれ直接伝搬される。しかし、第３のトランジスタＰ１、第４のトランジスタＰ２には入力信号が直接伝搬されない。そのため、第１のトランジスタＮ１、第２のトランジスタＮ２に比べて、第３のトランジスタＰ１、第４のトランジスタＰ２がオフするのに時間がかかる。その結果、第１のトランジスタＮ１と第３のトランジスタＰ１が同時にオンし、第１のトランジスタＮ１と第３のトランジスタＰ１に同時に電流が流れる（以下において、「貫通電流」という。）。貫通電流により、第１のトランジスタＮ１と第３のトランジスタＰ１の接続点のレベルは、第１のトランジスタＮ１及び第３のトランジスタＰ１それぞれのドレイン電流を流せる能力（以下において、「電流能力」という。）の比によって決まるレベルに安定しようとする。
【００２５】
図３に示すレベルシフト回路の動作例を以下に説明する。例えば、入力信号ＳＡがローレベルからハイレベルに変化する場合は、先ず第１のトランジスタＮ１がオンする。このとき、第１のトランジスタＮ１と第３のトランジスタＰ１に貫通電流が流れる。その後、入力信号ＳＡのレベルが高くなると、第１のトランジスタＮ１のドレイン電流が大きくなる。そして、第１のトランジスタＮ１と第３のトランジスタＰ１の接続点のレベルが下がり、第４のトランジスタＰ２がオンする。反転信号ＩＳＡが入力される第２のトランジスタＮ２はオフしているため、出力信号ＳＢがハイレベルになる。
【００２６】
つまり、第３のトランジスタＰ１の電流能力に対する第１のトランジスタＮ１の電流能力の比が大きいほど、入力信号ＳＡの低いレベルでレベルシフト回路は出力信号ＳＢを出力する。一方、低位電源電圧Ｖ１が低いほど、入力信号ＳＡのレベルは低い。つまり、第３のトランジスタＰ１の電流能力に対して、第１のトランジスタＮ１の電流能力が高いほど、レベルシフト回路が動作する低位電源電圧Ｖ１は低い。電流能力は、トランジスタのチャネル幅やチャネル長等によって設定することができる。
【００２７】
したがって、回路２３と保証回路１３１に使用するトランジスタのチャネル幅やチャネル長を異なる値にすることで、回路２３が動作可能な第１の動作可能電圧Ｖ１ｗと保証回路１３１が動作可能な動作電圧Ｖ１ｔｒとの間に差を設定することができる。具体的には、例えば、回路２３の第１のトランジスタＮ１のゲート幅ＷＮ２３を、保証回路１３１の第１のトランジスタＮ１のゲート幅ＷＮ１３より長くする。或いは、回路２３の第１のトランジスタＮ１のゲート長ＬＮ２３を、保証回路１３１の第１のトランジスタＮ１のゲート長ＬＮ１３より短くする。その結果、保証回路１３１の第１のトランジスタＮ１の電流能力より、回路２３の第１のトランジスタＮ１の電流能力が大きくなる。つまり、回路２３より保証回路１３１の方が高い低位電源電圧Ｖ１で動作する。又は、保証回路１３１の第３のトランジスタＰ１の電流能力より、回路２３の第３のトランジスタＰ１の電流能力を小さくしても良い。具体的には、例えば、回路２３の第３のトランジスタＰ１のゲート幅ＷＰ２３を、保証回路１３１の第３のトランジスタＰ１のゲート幅ＷＰ１３より短くする。或いは、回路２３の第３のトランジスタＰ１のゲート長ＬＰ２３を、保証回路１３１の第３のトランジスタＰ１のゲート長ＬＰ１３より長くする。
【００２８】
以上に説明したように、本発明の第１の実施の形態に係る初期化信号出力回路１０によれば、対象回路の動作可能な低位電源電圧Ｖ１より、保証回路１３１の動作可能な低位電源電圧Ｖ１を高く設定することにより、低位電源電圧Ｖ１と高位電源電圧Ｖ２間の差に起因して発生する回路２３の誤動作を低減する初期化信号出力回路１０を提供できる。又、対象回路と同一の回路構成で、且つ使用するトランジスタの特性等を変更することによって、対象回路より動作可能な低位電源電圧Ｖ１を高くした保証回路１３１を使用することにより、製造ばらつき等がある場合にも、対象回路の第１の動作可能電圧Ｖ１ｗより動作電圧Ｖ１ｔｒを高く設定できる。
【００２９】
＜変形例＞
第１の実施の形態の変形例に係る保証回路１３１を図４に示す。図４に示す保証回路１３１は、回路２３に適用されるレベルシフト回路の出力に、直列に接続した第３のインバータＩ３及び第４のインバータＩ４を更に備える。第４のインバータＩ４から保証回路１３１の出力信号ＳＢが出力される。その他の構成については、図１に示す第１の実施の形態と同様である。ただし、図３に示した保証回路１３１には、前述したように、回路２３と同一の回路構成で、使用するトランジスタの特性を変更したレベルシフト回路が適用される。図４に示した保証回路１３１に含まれるレベルシフト回路には、回路２３と同一の回路構成、同一の特性を有するトランジスタが適用される。
【００３０】
図４に示す保証回路１３１では、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達すると、回路２３が動作可能になる。そして、回路２３の出力が、第３のインバータＩ３に入力される。しかし、第３のインバータＩ３の回路しきい値を、図１に示す内部回路２０に使用されるインバータより高く設計することにより、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達しても、第３のインバータＩ３は信号を伝達しない。そして、低位電源電圧Ｖ１が更に上昇して、第３のインバータＩ３が動作可能になった後に、第３のインバータＩ３は信号を伝達する。そして、出力信号ＳＢが第３の検知信号Ｄ３として保証回路１３１から出力される。したがって、第３の検知信号Ｄ３を受けて、出力回路１３２が初期化信号ＩＮを出力する時点では、低位電源電圧Ｖ１は第１の動作可能電圧Ｖ１ｗより高い。その結果、低位電源電圧Ｖ１と高位電源電圧Ｖ２間の差に起因して発生する回路２３の誤動作を低減できる。
【００３１】
（第２の実施の形態）
本発明の第２の実施の形態に係わる初期化信号出力回路は、図５に示すように、判定回路１３が、第１の検知信号Ｄ１及び第２の検知信号Ｄ２が入力された場合に、検出信号ＤＴを出力する検出回路１３３と、検出信号ＤＴによりリセットされるラッチ回路１３４と、ラッチ回路１３４の動作を制御する第３の検知信号Ｄ３を出力する保証回路１３１ａと、検出信号ＤＴ及びラッチ回路１３４の出力信号ＤＱが入力され、初期化信号ＩＮを出力する出力回路１３２と、初期化信号ＩＮが入力され、保証回路１３１ａに流れる電流を制御する制御信号ＥＮを出力するフィードバック回路１３５とを備える。図５は、出力回路１３２にＮＡＮＤ回路、検出回路１３３にＡＮＤ回路をそれぞれ適用した例を示している。
【００３２】
第１の検知回路１１は、低位電源電圧Ｖ１が印加される。又、第１の検知回路１１に検出回路１３３が接続される。そして、低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈ以上の場合に、第１の検知回路１１は、検出回路１３３に第１の検知信号Ｄ１を出力する。第１の検知電圧Ｖ１ｔｈは、対象回路が正常に動作可能な第１の動作可能電圧Ｖ１ｗより高く設定される。第２の検知回路１２に、高位電源電圧Ｖ２が印加される。又、第２の検知回路１２に検出回路１３３が接続される。そして、高位電源電圧Ｖ２が、第２の検知電圧Ｖ２ｔｈ以上の場合に、第２の検知回路１２は、検出回路１３３に第２の検知信号Ｄ２を出力する。第２の検知電圧Ｖ２ｔｈは、対象回路が正常に動作可能な第２の動作可能電圧Ｖ２ｗより高く設定される。
【００３３】
フィードバック回路１３５は、ＯＲ回路１３６とディレイ回路１３７を有する。ＯＲ回路１３６の一方の入力にディレイ回路１３７の出力が接続される。フィードバック回路１３５に入力された信号は、ＯＲ回路１３６の他方の入力及びディレイ回路１３７にそれぞれ入力される。したがって、フィードバック回路１３５に入力された信号は、ディレイ回路１３７によって設定されるディレイ時間の後に、フィードバック回路１３５から出力される。
【００３４】
図６に、対象回路が図３に示したレベルシフト回路である場合の、保証回路１３１ａの回路構成例を示す。図６に示す保証回路１３１ａは、図３に示すレベルシフト回路の一部を抜き出した回路を基本的な構成とする。即ち、図３に示したレベルシフト回路の第１のトランジスタＮ１及び第３のトランジスタＰ１が、図６に示す保証回路１３１ａに含まれるトランジスタＮ１１及びトランジスタＰ１１にそれぞれ対応する。トランジスタＮ１１のゲートに低位電源電圧Ｖ１が印加され、ドレインにトランジスタＰ１１のドレインが接続される。トランジスタＰ１１のソースは高位電源電圧Ｖ２が印加される。更に、保証回路１３１ａは、ｎチャネル型ＭＯＳトランジスタである制御トランジスタＮ１２とインバータＩ１１を含む。トランジスタＰ１１とトランジスタＮ１１の接続点に入力が接続されるインバータＩ１１を介して、第３の検知信号Ｄ３が出力される。制御トランジスタＮ１２のドレインに、トランジスタＮ１１のソースが接続される。制御トランジスタＮ１２のソースは接地される。又、制御トランジスタＮ１２のゲートに、制御信号ＥＮが入力される。制御トランジスタＮ１２は、トランジスタＮ１１とトランジスタＰ１１を流れる貫通電流を制御する。
【００３５】
トランジスタＰ１１に対するトランジスタＮ１１の電流能力の比を、図３に示したレベルシフト回路の第３のトランジスタＰ１に対する第１のトランジスタＮ１の電流能力の比より小さく設定する。その結果、第１の実施の形態で説明したように、保証回路１３１ａの動作電圧Ｖ１ｔｒを、レベルシフト回路の第１の動作可能電圧Ｖ１ｗより高くすることができる。図６に示したように、トランジスタＰ１１のゲートを接地する。そのため、トランジスタＰ１１のゲート電位は、図３に示したレベルシフト回路の第３のトランジスタＰ１のゲート電位より低くなる。したがって、トランジスタＰ１１の電流能力は第３のトランジスタＰ１の電流能力より高くなる。つまり、トランジスタＰ１１に対するトランジスタＮ１１の電流能力の比が、レベルシフト回路の第３のトランジスタＰ１に対する第１のトランジスタＮ１の電流能力の比より小さくなる。その結果、保証回路１３１ａの動作電圧Ｖ１ｔｒはレベルシフト回路の第１の動作可能電圧Ｖ１ｗより高くなる。
【００３６】
図５に示す初期化信号出力回路１０が初期化信号ＩＮを出力する例を、図７に示すタイミングチャートを用いて説明する。以下の説明では、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達するより先に、高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗに達する場合を説明する。
【００３７】
図７に示す時刻ｔ１において、高位電源電圧Ｖ２が初期化信号出力回路１０及び内部回路２０に印加される。時刻ｔ１において、低位電源電圧Ｖ１及び高位電源電圧Ｖ２はローレベルである。そのため、第１の検知回路１１は第１の検知信号Ｄ１を出力しない。図７の例では、第１の検知回路１１の出力はローレベルである。同様に、第２の検知回路１２は第２の検知信号Ｄ２を出力しない。図７の例では、第２の検知回路１２の出力はローレベルである。そのため、検出回路１３３から出力される検出信号ＤＴはローレベルである。検出回路１３３の出力はラッチ回路１３４のリセット端子Ｒに接続される。そのため、時刻ｔ１では、ラッチ回路１３４はリセットされ、ラッチ回路１３４の出力信号ＤＱはローレベルである。又、検出信号ＤＴ及び出力信号ＤＱは共にローレベルである。そのため、検出回路１３３の出力端子及びラッチ回路１３４の出力端子Ｑに接続される出力回路１３２が出力する初期化信号ＩＮはハイレベルである。したがって、出力回路１３２の出力が接続されるフィードバック回路１３５が出力する制御信号ＥＮはハイレベルである。制御信号ＥＮは、フィードバック回路１３５に接続する保証回路１３１ａに入力される。
【００３８】
時刻ｔ２において、高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗに達する。次いで、時刻ｔ３において、高位電源電圧Ｖ２が第２の検知電圧Ｖ２ｔｈに達する。そして、第２の検知回路１２は、第２の検知信号Ｄ２を検出回路１３３に出力する。即ち、第２の検知回路１２の出力がハイレベルになる。
【００３９】
時刻ｔ４において、低位電源電圧Ｖ１が初期化信号出力回路１０及び内部回路２０に印加される。時刻ｔ５において、低位電源電圧Ｖ１が第１の動作可能電圧Ｖ１ｗに達する。次いで、時刻ｔ６において、低位電源電圧Ｖ１が第１の検知電圧Ｖ１ｔｈに達する。そのため、第１の検知回路１１は、第１の検知信号Ｄ１を保証回路１３１に出力する。即ち、第１の検知回路１１の出力がハイレベルになる。その結果、検出回路１３３の出力がハイレベルになる。更に、ラッチ回路１３４のリセット端子Ｒにハイレベルが入力され、ラッチ回路１３４のリセット状態が解除される。
【００４０】
時刻ｔ７において、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒに達する。その結果、低位電源電圧Ｖ１が動作電圧Ｖ１ｔｒ以上、且つ高位電源電圧Ｖ２が第２の動作可能電圧Ｖ２ｗ以上になり、保証回路１３１ａは動作可能になる。又、制御信号ＥＮはハイレベルであるため、制御トランジスタＮ１２はオンして、保証回路１３１ａに貫通電量が流れる。そのため、保証回路１３１ａは、ハイレベルの第３の検知信号Ｄ３をラッチ回路１３４のクロック端子Ｃに出力する。ラッチ回路１３４のデータ端子Ｄに高位電源電圧Ｖ２が印加されるため、ラッチ回路１３４の出力信号ＤＱはハイレベルになる。つまり、時刻ｔ７において、検出信号ＤＴとラッチ回路１３４の出力信号ＤＱが共にハイレベルになる。その結果、出力回路１３２の出力がローレベルになる。即ち、出力回路１３２から内部回路２０に初期化信号ＩＮが出力され、内部回路２０が初期化される。時刻ｔ７では、低位電源電圧Ｖ１は動作電圧Ｖ１ｔｒ以上であり、且つ高位電源電圧Ｖ２は第２の動作可能電圧Ｖ２ｗより高い。そのため、内部回路２０に含まれるすべての回路は正常に動作する。
【００４１】
時刻ｔ８において、初期化信号ＩＮのローレベルを受けて、フィードバック回路１３５が出力する制御信号ＥＮがローレベルになる。時刻ｔ７と時刻ｔ８の間隔は、フィードバック回路１３５に含まれるディレイ回路１３７の設定によって決められる。制御信号ＥＮのローレベルを受けて、保証回路１３１ａが出力する第３の検知信号Ｄ３がローレベルになる。そのため、保証回路１３１ａの制御トランジスタＮ１２がオフして、保証回路１３１ａに貫通電流が流れなくなる。その結果、保証回路１３１ａから出力される第３の検知信号Ｄ３はローレベルになり、ラッチ回路１３４の出力信号ＤＱはハイレベルを維持する。
【００４２】
時刻ｔ８以降において、低位電源電圧Ｖ１が低下して第１の検知回路１１の出力がローレベルになった場合、或いは高位電源電圧Ｖ２が低下して第２の検知回路１２の出力がローレベルになった場合は、検出回路１３３から出力される検出信号ＤＴがローレベルになる。その結果、ラッチ回路１３４のリセット端子Ｒにローレベルが入力され、ラッチ回路１３４はリセットされる。そして、上記で説明した初期化信号出力回路１０の動作が実行され、内部回路２０が初期化される。
【００４３】
ところで、図３に示したレベルシフト回路は、回路の構造上、低位電源電圧Ｖ１が印加される前に高位電源電圧Ｖ２が印加された場合、レベルシフト回路の出力の初期値がハイレベルになるかローレベルになるか特定できない。そのため、例えば図１に示した保証回路１３１に、図３に示したレベルシフト回路を適用した場合、レベルシフト回路の初期値が所望のレベルとは逆のレベルになるときがある。その場合、低位電源電圧Ｖ１が上昇するまで、レベルシフト回路の出力は所望のレベルにならない。上記問題を防ぐために、レベルシフト回路に容量を付加する等の対策がとられる。しかし、図６に示した保証回路１３１ａの場合は上記問題が発生しない。そのため、容量を付加する等の必要がないため、回路面積を小さくすることができる。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００４４】
本発明の第２の実施の形態に係る初期化信号出力回路によれば、対象回路の一部を使用した保証回路１３１ａを使用して、対象回路の動作可能な低位電源電圧Ｖ１より、保証回路１３１ａの動作可能な低位電源電圧Ｖ１を高く設定することにより、低位電源電圧Ｖ１と高位電源電圧Ｖ２間の差に起因して発生する回路の誤動作を低減する初期化信号出力回路を提供できる。
【００４５】
（その他の実施の形態）
上記のように、本発明は第１又は第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４６】
既に述べた第１又は第２の実施の形態の説明においては、電源電圧が２種類である場合を説明した。電源電圧が３種以上ある場合も、本発明は適用可能である。例えば、低位電源電圧Ｖ１、高位電源電圧Ｖ２及び第３の電源電圧Ｖ３が印加される半導体集積回路の場合、低位電源電圧Ｖ１と第３の電源電圧Ｖ３が印加される回路があるときは、低位電源電圧Ｖ１と第３の電源電圧Ｖ３を検知する初期化信号出力回路を使用する。又、高位電源電圧Ｖ２と第３の電源電圧Ｖ３が印加される回路があるときは、高位電源電圧Ｖ２と第３の電源電圧Ｖ３を検知する初期化信号出力回路を使用する。つまり、複数の電源電圧が印加される回路がある場合、それぞれの電源電圧の組み合わせの初期化信号出力回路を使用する。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態に係る初期化信号出力回路の構成を示す模式図である。
【図２】本発明の第１の実施の形態に係る初期化信号出力回路の動作を説明するためのタイミングチャートである。
【図３】本発明の第１の実施の形態に係る初期化信号出力回路に含まれる保証回路に適用可能なシフトレジスタ回路の構成を示す模式図である。
【図４】本発明の第１の実施の形態の変形例に係る初期化信号出力回路に含まれる保証回路の構成を示す模式図である。
【図５】本発明の第２の実施の形態に係る初期化信号出力回路の構成を示す模式図である。
【図６】本発明の第２の実施の形態に係る初期化信号出力回路に含まれる保証回路の構成を示す模式図である。
【図７】本発明の第２の実施の形態に係る初期化信号出力回路の動作を説明するためのタイミングチャートである。
【符号の説明】
【００４９】
１０…初期化信号出力回路
１１…第１の検知回路
１２…第２の検知回路
１３…判定回路
２０…内部回路
２３…回路
１３１、１３１ａ…保証回路
１３２…出力回路
１３３…検出回路
１３４…ラッチ回路
１３５…フィードバック回路
【図１】
2006135429.tif 000003
【図２】
2006135429.tif 000004
【図３】
2006135429.tif 000005
【図４】
2006135429.tif 000006
【図５】
2006135429.tif 000007
【図６】
2006135429.tif 000008
【図７】
2006135429.tif 000009