(57)【要約】【課題】  従来の差動入力段を用いた比較器などでは、経時変化により、その入力に用いられるトランジスタの特性が変化し、比較器として正確な動作を維持することが困難となる場合があった。【解決手段】  実施の形態に関わる比較回路は、第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、参照電圧および入力信号が入力され、切り替え信号に基づいて、参照電圧を第１あるいは第２の入力端子の一方に出力し、入力信号を第１あるいは第２の端子の他方に出力する入力切り替え回路と、切り替え信号に基づいて、比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、比較器の動作時間を計測し、該動作時間に基づいて切り替え信号を出力するタイマーとを有している。【選択図】  図１
2006135655.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、
参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に出力し、前記入力信号を前記第１あるいは第２の端子の他方に出力する入力切り替え回路と、
前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、
前記比較器の動作時間を計測し、該動作時間に基づいて前記切り替え信号を出力するタイマーとを有する比較回路。
【請求項２】
前記タイマーは、前記動作時間が予め定められた所定時間以上となった場合に前記切り替え信号を変化させることを特徴とする請求項１に記載の比較回路。
【請求項３】
前記タイマーは前記切り替え信号を変化させると共にエラー信号を出力することを特徴とする請求項２に記載の比較回路。
【請求項４】
前記タイマーは、前記動作時間が予め定められた所定時間以上となった場合に、前記所定時間以上となった情報を保持し、その後前記比較回路が動作を停止した場合に前記切り替え信号を変化させることを特徴とする請求項１に記載の比較回路。
【請求項５】
第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、
参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に接続し、前記入力信号を前記第１あるいは第２の端子の他方に接続する入力切替回路と、
前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、
前記比較器の起動回数を計測し、該起動回数に基づいて前記切り替え信号を出力するカウンタとを有する比較回路。
【請求項６】
第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、
参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に接続し、前記入力信号を前記第１あるいは第２の端子の他方に接続する入力切替回路と、
前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、
前記比較器の起動回数を計測し、該起動回数に基づいて切り替え要求信号を出力するカウンタと、
前記比較器の動作時間を計測し、該動作時間に基づいて前記切り替え要求信号を出力するタイマーと、
前記切り替え要求信号に基づいて前記切り替え信号を出力する切り替え信号生成部とを有する比較回路。
【請求項７】
第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、
参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に出力し、前記入力信号を前記第１あるいは第２の端子の他方に出力する入力切替回路と、
前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、
前記比較器の動作時間を計測し、第１の所定期間および第２の所定期間に基づいて前記切り替え信号を出力するタイマーと、
前記比較器のオフセットを検出し、前記第１の所定期間および第２の所定期間を設定するオフセット検出回路とを有する比較回路。
【請求項８】
請求項１乃至７のいずれか１項に記載の比較回路を有するＡ／Ｄ変換器。
【請求項９】
請求項１乃至７のいずれか１項に記載の比較回路を有するＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関わり、特に一対のトランジスタを入力とする比較回路に関する。
【背景技術】
【０００２】
現在、半導体集積回路の中などでは、参照電圧と入力信号を比較するための比較器が多く用いられている。図１０は、一般的な比較器１００の入出力を示すブロック図である。図１０に示すように、一般的な比較器１００では反転入力端子に比較のための基準となる参照電圧Ｖｒｅｆが入力され、非反転入力端子に比較対象となるアナログ信号Ａｉｎなどの変化する信号が与えられている。この比較器１００は、その出力端子から比較結果に基づいた比較結果信号Ｏｕｔを出力する。一般的に、このような比較器１００では入力段に特性のそろった一対のトランジスタなどが用いられる。
【０００３】
図１１は、差動増幅器を利用した比較器１００の入力段の例を示す回路図である。図１１に示した回路では定電流源に接続された１対のトランジスタＮ１およびＮ２のゲートに参照電圧Ｖｒｅｆおよび入力信号Ａｉｎが入力されている。この差動増幅器は入力信号Ａｉｎの値に応じてその出力Ｖｏｕｔが変化する構成となっている。比較器１００全体の構成により、多少の差はあるものの、この出力Ｖｏｕｔを元に比較器１００の比較結果信号Ｏｕｔが生成される。
【０００４】
このような入力段を有する比較器１００が正常に動作するためには、入力段のトランジスタＮ１およびＮ２の特性がまったく同じであることが好ましい。そのため、現在では半導体集積回路形成時に、同一工程で形成されたトランジスタを、入力段のトランジスタＮ１、Ｎ２として用いることなどが行われている。特性のそろった一対のトランジスタを入力部として用いることにより、正確な比較動作が可能となる。特許文献１には、このような比較回路に関する技術が記載されている。
【０００５】
しかしながら、半導体集積回路が製造された直後では特性が等しい一対のトランジスタであったとしても、その後、回路動作が進むにつれてこの一対のトランジスタには特性の差が生じてしまう。
【０００６】
図１１に示した入力段のトランジスタの例で言えば、トランジスタＮ２のゲートには常に固定電位である参照電圧Ｖｒｅｆが入力されるため、そのゲートに与えられる電圧も常に一定である。それに対し、トランジスタＮ１のゲートに与えられる電圧は、例えばアナログ信号などの変化する入力信号Ａｉｎである。このように、両者に与えられる信号の違いからトランジスタＮ１およびＮ２は、その動作条件が異なってしまう。このように動作条件が異なるまま、図１１に示す回路を使用し続けると、トランジスタＮ１、Ｎ２の間に特性の差が生じてきてしまう。トランジスタＮ１とＮ２との間に特性の差が生じると比較動作などを行ううえで誤差が生じてしまい、比較器１００として正確な動作を維持することが困難になってしまう恐れがある。
【特許文献１】特開平５−１４０７３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述のように従来の差動入力段を用いた比較器などでは、経時変化により、その入力に用いられるトランジスタの特性が変化し、比較器として正確な動作を維持することが困難となる場合があった。
【課題を解決するための手段】
【０００８】
本発明の実施の形態に関わる比較回路は、第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に出力し、前記入力信号を前記第１あるいは第２の端子の他方に出力する入力切替回路と、前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、前記比較器の動作時間を計測し、該動作時間に基づいて前記切り替え信号を出力するタイマーとを有している。
【０００９】
このような構成とすることにより、比較器の入力に用いられるトランジスタの特性に差が生じてしまうのを防止することが可能である。
【００１０】
また、本発明の実施の形態に関わる比較回路は、第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に接続し、前記入力信号を前記第１あるいは第２の端子の他方に接続する入力切替回路と、前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、前記比較器の起動回数を計測し、該起動回数に基づいて前記切り替え信号を出力するカウンタとを有している。
【００１１】
このような構成とすることにより、比較動作中に入力および出力の切り替えが行われることはなく、安定した動作が可能である。
【００１２】
また、本発明の実施の形態に関わる比較回路は、第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に接続し、前記入力信号を前記第１あるいは第２の端子の他方に接続する入力切替回路と、前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、前記比較器の起動回数を計測し、該起動回数に基づいて切り替え要求信号を出力するカウンタと、前記比較器の動作時間を計測し、該動作時間に基づいて前記切り替え要求信号を出力するタイマーと、前記切り替え要求信号に基づいて前記切り替え信号を出力する切り替え信号生成部とを有している。
【００１３】
このような構成により、起動回数および動作時間の両面から、切り替え動作を実行し、入力部のトランジスタの特性のばらつきを防止することが可能である。
【００１４】
また、本発明の実施の形態に関わる比較回路は、第１および第２の入力端子に入力された電圧を比較し、比較結果に対応する比較結果信号を出力する比較器と、参照電圧および入力信号が入力され、切り替え信号に基づいて、前記参照電圧を前記第１あるいは第２の入力端子の一方に出力し、前記入力信号を前記第１あるいは第２の端子の他方に出力する入力切替回路と、前記切り替え信号に基づいて、前記比較結果信号を反転あるいは非反転して出力する出力反転・非反転回路と、前記比較器の動作時間を計測し、第１の所定期間および第２の所定期間に基づいて前記切り替え信号を出力するタイマーと、前記比較器のオフセットを検出し、前記第１の所定期間および第２の所定期間を設定するオフセット検出回路とを有している。
【００１５】
このような構成により、オフセットを改善した上で、比較器の入力に用いられるトランジスタの特性に差が生じてしまうのを防止することが可能である。
【発明の効果】
【００１６】
比較器の入力に用いられるトランジスタの特性に差が生じてしまうのを防止することが可能である。
【発明を実施するための最良の形態】
【００１７】
実施の形態１
図１は、本発明の実施の形態１の比較回路１０の概要を示すブロック図である。実施の形態１の比較回路１０は、タイマー１、入力切り替え回路２、比較器３、出力反転・非反転回路４とを有している。
【００１８】
タイマー１は、この比較回路１０が動作している動作時間を計測するタイマーである。タイマー１は、比較回路１０の動作時間に基づいて、第１の論理レベル（例えば「Ｌ」レベル）あるいは第２の論理レベル（例えば「Ｈ」レベル）の切り替え信号Ｓ１を出力する回路である。
【００１９】
入力切り替え回路２は、入力信号Ａｉｎ（例えばアナログ入力電圧など）および参照電圧Ｖｒｅｆを、それぞれ比較器３の反転入力端子（第１の入力端子）および非反転入力端子（第２の入力端子）へと接続する回路である。入力切り替え回路２は、タイマー１の出力する切り替え信号Ｓ１に基づいて動作する。例えば、切り替え信号Ｓ１が「Ｌ」レベルであれば、入力切り替え回路２は、参照電圧Ｖｒｅｆを比較器３の反転入力端子に入力し、入力信号Ａｉｎを比較器３の非反転入力端子に入力する。また、切り替え信号Ｓ１が「Ｈ」レベルであれば、入力切り替え回路２は、参照電圧Ｖｒｅｆを比較器３の非反転入力端子に入力し、入力信号Ａｉｎを比較器３の反転入力端子に入力する。
【００２０】
比較器３は、反転入力端子、および非反転入力端子にそれぞれ入力トランジスタを有する比較器である。比較器３は、その反転入力端子、および非反転入力端子に入力された電圧値を比較し、比較結果に対応した比較結果信号を出力する回路である。
【００２１】
出力反転・非反転回路４は比較器３の出力する信号をそのまま出力するか、反転させて出力するかを選択する回路である。出力反転・非反転回路４は、タイマー１の出力する切り替え信号Ｓ１に基づいて動作する。例えば、切り替え信号Ｓ１が「Ｌ」レベルであれば、出力反転・非反転回路４は、比較器３の出力をそのまま出力する。また、切り替え信号Ｓ１が「Ｈ」レベルであれば、出力反転・非反転回路４は、比較器３の出力を反転させて出力する。
【００２２】
図１に示した比較回路１０の動作について以下に説明する。ここで、図１に示したｅｎａｂｌｅ信号は、この比較回路１０が動作状態のときにオンとなる信号であり、比較回路１０が停止状態のときにオフとなる信号であるとする。したがって、このｅｎａｂｌｅ信号は、装置自体のパワーオン信号や、他の制御回路などから与えられる信号であればよい。
【００２３】
ｅｎａｂｌｅ信号がＯＮとなると、比較回路１０が動作を開始すると同時に、タイマー１が比較回路１０の動作時間の計測を開始する。初期状態で、タイマー１が出力する切り替え信号Ｓ１は、例えば「Ｌ」レベルであるとする。切り替え信号Ｓ１に基づいて入力切り替え回路２は、入力信号Ａｉｎを非反転入力端子に入力し、参照電圧Ｖｒｅｆを反転入力端子に入力する。また、出力反転・非反転回路４は、比較器３の出力をそのまま出力する。
【００２４】
ここで、タイマー１が計測した動作時間の合計が所定値に達しない状態でｅｎａｂｌｅ信号がＯＦＦとなった場合、タイマー１は比較回路１０が動作した時間を図示していないレジスタなどに保持して動作を終了する。
【００２５】
タイマー１は、比較回路１０が動作するたびに、その動作時間を計測し、動作時間の総計を計測する。比較回路１０の動作時間の総計が予め定められた所定値に達した場合、タイマー１は、例えば切り替え信号Ｓ１を「Ｈ」レベルに変化させる。切り替え信号Ｓ１が変化したことにより、入力切り替え回路２は、参照電圧Ｖｒｅｆを比較器３の非反転入力端子に入力し、入力信号Ａｉｎを比較器３の反転入力端子に入力する。また、出力反転・非反転回路４は、比較器３の比較結果信号を反転させて出力する。
【００２６】
このように、比較回路１０の動作時間に基づいて比較器３の反転入力端子、非反転入力端子に接続される参照電圧Ｖｒｅｆと入力信号Ａｉｎを切り替える動作が行われる。また、出力反転・非反転回路４では、比較結果信号をそのまま出力するか、反転させて出力するかの切り替え動作が行われる。この動作により、入力信号Ａｉｎが与えられるトランジスタが切り替えられる。その結果、一方のトランジスタにのみ変化のある信号が与えられることにより、第１、第２の入力端子に接続されたトランジスタの特性に差が生じてくるのを防ぐことが可能である。なお、この切り替えは、所定時間ごとに複数回行うことも可能である。所定時間ごとに切り替え動作を行うことにより、比較器３の入力に用いられているトランジスタの特性に差が出てしまうことを有効に防止できる。
【００２７】
図２は、この実施の形態の比較器３の入力段の構成を示す模式図である。この入力段は差動段により構成され、第１〜第４のＭＯＳトランジスタＰ１１、Ｐ１２、Ｎ１１およびＮ１２を有している。第１のＭＯＳトランジスタＰ１１および第２のＭＯＳトランジスタＰ１２は、Ｐ型のＭＯＳトランジスタである。第１および第２のトランジスタＰ１１、Ｐ１２のソースは電源電位ＶＤＤに接続されている。第１のトランジスタＰ１１のドレインには第３のトランジスタＮ１１のドレインが接続されている。第２のトランジスタＰ１２のドレインには第４のトランジスタＮ１２のドレインが接続されている。第３のトランジスタＮ１１および第４のトランジスタＮ１２はＮ型のトランジスタである。第３、第４のトランジスタＮ１１、Ｎ１２のソースは定電流源を介して接地されている。
【００２８】
ここで、上述した入力切り替え回路２および出力反転・非反転回路４は、切り替え信号Ｓ１に基づいて動作するスイッチなどで構成することが可能である。例えば切り替え信号Ｓ１が「Ｌ」レベルの時には入力切り替え回路２は、参照電圧Ｖｒｅｆを第４のトランジスタＮ１２のゲートに入力し、入力信号Ａｉｎを第３のトランジスタＮ１１のゲートに入力する。この時出力反転・非反転回路４は第１および第２のトランジスタＰ１１、Ｐ１２のゲートを第２のトランジスタＰ１２のドレインに接続し、カレントミラーを形成する。また、出力反転・非反転回路４は出力端子を第１のトランジスタＰ１１のドレインに接続する。
【００２９】
切り替え信号Ｓ１が「Ｈ」レベルに変化した場合は、上述の接続関係が逆転する。つまり、入力切り替え回路２は、参照電圧Ｖｒｅｆを第３のトランジスタＮ１１のゲートに入力し、入力信号Ａｉｎを第４のトランジスタＮ１２のゲートに入力する。この時出力反転・非反転回路４は第１および第２のトランジスタＰ１１、Ｐ１２のゲートを第１のトランジスタＰ１１のドレインに接続し、カレントミラーを形成する。また、出力反転・非反転回路４は出力端子を第２のトランジスタＰ１２のドレインに接続する。このように構成することで、入力信号Ａｉｎが与えられるトランジスタを所定時間ごとに切り替えることが可能である。
【００３０】
このように、入力段のトランジスタＮ１１、Ｎ１２のゲートに与えられる信号を切り替える構成とした場合の回路特性の変化について説明する。
【００３１】
まず、図１１に示した従来の回路においてトランジスタＮ１、Ｎ２の設計上のしきい値電圧をＶｔ０とする。また、製造直後のトランジスタＮ１の設計値からのずれ（オフセット）をａ、トランジスタＮ２のオフセットをｂとする。また、入力信号Ａｉｎが与えられているトランジスタＮ１のしきい値電圧の変化率をＡとする。なお、ここでしきい値電圧の変化率とは、入力信号Ａｉｎをトランジスタに与えた場合に、単位時間当たりにしきい値電圧が変化する割合を示しているものとする。
【００３２】
図１１に示した回路のトランジスタＮ２には、参照電位Ｖｒｅｆが与えられているため、しきい値電圧の変化率をＢとする。よって、時間ｔにおけるトランジスタＮ１、Ｎ２のそれぞれのしきい値電圧をＶｔ１（ｔ）、Ｖｔ２（ｔ）、時間ｔにおけるトランジスタＮ１とＮ２のしきい値電圧の差をΔＶｔ（ｔ）とするとそれぞれの値は、以下の数式の通りとなる。
【数１】
2006135655.tif 000003
【００３３】
ここで、ΔＶｔ（ｔ）＝Ｘとなった場合に回路特性が規格割れになるとすると、規格割れを起こす時間Ｔは、以下の数式の通りとなる。
【数２】
2006135655.tif 000004
【００３４】
設計時にｂ−ａを十分小さく設計することで、ある程度、設計時の規格に合わなくなるまでの動作時間を延ばすことは可能である、しかし、従来の比較器ではｂ−ａがゼロであっても、回路特性を所定期間以上維持することが困難となる。
【００３５】
そこで、この実施の形態の比較回路１０のように入力の切り替えが行われる場合についての特性変化について考える。以下の計算では、切り替え信号Ｓ１のＨレベルとＬレベルの期間のデューティが５０％、つまりトランジスタＮ１１およびＮ１２に入力信号Ａｉｎが与えられる時間が等しいとする。この場合、時間tにおけるトランジスタＮ１１、Ｎ１２のしきい値電圧をＶｔ１１（ｔ）、Ｖｔ１２（ｔ）、時間ｔにおけるトランジスタＮ１１とＮ１２のしきい値電圧の差をΔＶｔ（ｔ）とすると以下の数式の通りとなる。
【数３】
2006135655.tif 000005
【００３６】
このΔＶｔの時間変化の様子を図１１に示した従来回路の場合と比較して図３に示す。図３から分かるように、本実施の形態の比較回路１０を用いた場合、ΔＶｔ（ｔ）は製造時の初期条件のみによって決定される。このように、入力信号Ａｉｎが与えられるトランジスタを切り替える構成とすることにより、経時変化に基づいて第３および第４のトランジスタＮ１１、Ｎ１２の特性に差が生じてしまうのを防止することが可能である。このことは回路面積の縮小によるコストダウンにも寄与する。
【００３７】
なお、図２に示した回路図では、スイッチを用いて出力端子を切り替える出力反転・非反転回路４を示しているが、出力反転・非反転回路４は、動作時間に基づいた切り替え信号Ｓ１に応じて、出力信号を反転させることが可能であれば良い。
【００３８】
以上の説明では、動作時間が所定時間以上経過した場合に、入力および出力を切り替える動作のみを説明していた。この場合、比較動作中に入力端子、および出力を切り替えてしまう恐れがある。そこで、比較動作中の切り替え動作を防ぐ構成とすることも可能である。
【００３９】
このような構成では、タイマー１内に例えば切り替えフラグなどを記憶するレジスタなどが内蔵される。比較動作中に比較回路１０の動作時間の総計が所定値を超えた場合、タイマー１は、タイマー１内のレジスタなどに切り替えフラグを記憶させる。タイマー１は、ｅｎａｂｌｅ信号がオンで比較動作が継続して行われている間は、切替信号Ｓ１を変化させることはない。タイマー１は、比較動作を完了し、ｅｎａｂｌｅ信号がオフになった時点で切り替えフラグに基づいて切り替え信号Ｓ１のレベルを変化させる。このような構成とすることで比較動作の途中で、入力切り替え、および出力の反転が行われるのを防止することが可能である。
【００４０】
上記の構成の他に、タイマー１が切り替え動作を行う場合に後段の回路に対してエラー信号などを出力する構成とすることも可能である。後段の回路は、エラー信号を受け取った場合に、実行中の動作を停止し、比較動作および比較結果に基づいた動作を再実行する構成とすることで、比較動作中に切り替え動作が行われても後段の回路の動作に影響が起きてしまうことはない。
【００４１】
実施の形態２
図４は、本発明の実施の形態２の比較回路２０を示すブロック図である。実施の形態１と同一の構成要素に関しては同一の符号を付し、その説明を省略する。実施の形態２では実施の形態１におけるタイマー１に変えてカウンタ５が設けられている。
【００４２】
カウンタ５は、ｅｎａｂｌｅ信号がオンとなった回数を計測し、計測した回数に基づいて切り替え信号Ｓ１の出力レベルを変化させる回路である。
【００４３】
実施の形態２では実施の形態１における動作時間に変えて、比較回路２０が動作した回数（起動回数）をカウントしている。所定回数以上ｅｎａｂｌｅ信号がオンとなった場合に、カウンタ５は切り替え信号Ｓ１のレベルを変化させる。なお、第１の実施の形態と同様に、この切り替えは所定回数ごとに複数回行うことも可能である。
【００４４】
このように、構成することで、起動回数が所定回数に達した直後、あるいは起動回数に達した後にｅｎａｂｌｅ信号がオフとなる時点で切り替え動作が実施される。したがって、比較動作中に切り替え動作が行われてしまうことがなく、安定した動作が可能である。
【００４５】
実施の形態３
図５は、本発明の実施の形態３の比較回路３０を示すブロック図である。実施の形態１および２と同一の構成要素に関しては同一の符号を付し、その説明を省略する。実施の形態３の比較回路３０では、タイマー１、カウンタ５および切り替え信号生成部６が設けられている。カウンタ５は実施の形態２と同様、ｅｎａｂｌｅ信号がオンになった回数をカウントする回路である。カウンタ５は、所定回数以上、比較回路３０が動作した場合に切り替え信号生成部に切り替え要求信号を出力する。また、タイマー１は、実施の形態１と同様、比較回路３０が動作している時間を計測するタイマーである。タイマー１は、所定時間以上、比較回路３０が動作した場合に切り替え信号生成部６に切り替え要求信号を出力する。
【００４６】
実施の形態３では、切り替え信号生成部６が切り替え信号Ｓ１を生成している。切り替え信号生成部６は、カウンタ５あるいはタイマー１からの切り替え要求信号を受け取ることにより、切り替え信号Ｓ１のレベルを変化させる回路である。
【００４７】
このような構成とすることにより、所定回数以上、比較回路３０が起動していない場合でも所定時間動作したことに基づいて、切り替え信号のレベルを変化させることが可能である。
【００４８】
実施の形態４
図６は、本発明の実施の形態４の比較回路４０を示すブロック図である。実施の形態１と同一の構成要素に関しては同一の符号を付し、その説明を省略する。
【００４９】
実施の形態４に示す比較回路４０は、実施の形態１の構成に加えてオフセット検出回路７が設けられている。オフセット検出回路７は、比較器３の出力から、比較器３内のトランジスタの設計値からのずれ（オフセット）を検出する回路である。
【００５０】
また、タイマー1は実施の形態1同様、所定時間ごとに切り替え信号のレベルを切り替える回路である。ただし、この実施の形態ではタイマー１が切り替え信号のレベルを切り替える時間がオフセット検出回路７の検出したオフセットの値によって決定される点が実施の形態1と異なっている。
【００５１】
実施の形態４の回路の動作に関して以下に説明する。本実施の形態では、比較回路４０が動作を開始した時にオフセット検出回路７により比較器３のオフセットが検出される。オフセット検出回路７では、検出したオフセットの値から、タイマー１が切り替え信号Ｓ１のレベルを変化させるための第１、第２の所定時間が計算される。
【００５２】
ここで、例えば切り替え信号を「Ｌ」レベルから「Ｈ」レベルに切り替えるまでの時間を第１の所定時間ｔ１とし、「Ｈ」レベルから「Ｌ」レベルに切り替えるまでの時間を第２の所定時間ｔ２とする。切り替え信号が「Ｌ」レベルであれば、入力信号Ａｉｎは、第３のトランジスタＮ１１に入力され、参照電圧Ｖｒｅｆが第４のトランジスタＮ１２に入力される。一方、切り替え信号が「Ｈ」レベルであれば、入力信号Ａｉｎは、第４のトランジスタＮ１２に入力され、参照電圧Ｖｒｅｆが第３のトランジスタＮ１１に入力される。
上記のｔ１、ｔ２を元に上述の数式と同様に、トランジスタＮ１１、Ｎ１２のしきい値電圧、ΔＶｔ（ｔ）を計算すると以下の式の通りとなる。
【数４】
2006135655.tif 000006
【００５３】
上述の式から分かる通り、ｔ１とｔ２の差に基づいて、トランジスタＮ１１、Ｎ１２のしきい値電圧の差の変化の仕方が異なってくる。また、トランジスタＮ１１、Ｎ１２のしきい値電圧の差の変化の仕方（ΔＶｔの変化の方向がプラスか、マイナスか）と比較器のオフセット電圧の変化の方向が一致する。そこで、この実施の形態４では、比較器３のオフセット電圧を測定することにより、比較器３のオフセット電圧を改善するようにｔ１、ｔ２を設定する。例えば第１の所定時間を第２の所定時間よりも長くするなどとして、比較回路４０の動作と共に比較器３のオフセット電圧が改善される時間をオフセット検出回路が算出する。
【００５４】
タイマー１では、このオフセット検出回路７が設定した第１、第２の所定時間に基づいて切り替え信号Ｓ１のレベルを変化させる。
【００５５】
つまり第４の実施の形態では、オフセット検出回路が設定した所定時間に基づいて、切り替え信号が変化することにより、比較器３のオフセットが改善される。この実施の形態ではオフセット検出回路によるオフセットが検出されなくなった時点で、タイマー１に対して第１の所定時間と第２の所定時間を同じにするための信号が出力される。つまり、オフセットが検出されなくなった時点で、タイマー１は第１の所定時間と第２の所定時間を同じ長さとし、以降はトランジスタＮ１１、Ｎ１２のしきい値電圧の変化に差がでないように切り替え信号のレベルを変化させる。
【００５６】
このような構成とすることにより、比較器３の初期のオフセットを改善した上で、その後入力段のトランジスタに特性の差が現れないように比較回路４０を動作させることが可能である。この動作によるトランジスタの特性の変化の様子を図７に示す。
【００５７】
なお、実施の形態４ではオフセット検出回路に基づいて第１、第２の所定時間が設定されるとしたが、実施の形態２あるいは３の比較回路にオフセット検出回路を適用することも可能である。
【００５８】
以上、実施の形態１乃至４で説明した比較回路をアナログ信号をデジタル信号に変換するＡ／Ｄ変換器に用いた例を図８に示す。図８は逐次比較型のＡ／Ｄ変換器に用いた例であり、入力された信号Ａｉｎと参照電圧Ｖｒｅｆを逐次比較してｎビットからなるデジタルデータを出力する回路に用いた例である。この逐次比較型Ａ／Ｄ変換器では、デジタルデータの最上位の桁（ＭＳＢ）に対応するビットから比較が行われる。比較結果は制御回路８２を介して逐次比較レジスタ８３などに順次保持され、最下位ビット（ＬＳＢ）が決定された後、デジタル出力として出力される。逐次比較型Ａ／Ｄ変換動作では、決定された上位ビットに基づいてＤ／Ａ変換器８１が生成した電圧が参照電圧として比較回路に入力されている。このような場合でも参照電圧入力端子とアナログ信号の入力端子を定期的に入れ替えることで、比較回路の入力部のトランジスタに差が生じてしまう事を防ぐことが可能である。
【００５９】
また図８では、逐次比較型のＡ／Ｄ変換器に用いる比較回路として示されているが並列比較型のＡ／Ｄ変換器、サンプルホールド回路の比較回路としても利用可能である。
【００６０】
また実施の形態１乃至４に記載の比較回路をＤ／Ａ変換器に用いた例を図９に示す。
図９に示したＤ／Ａ変換器では、既知の電圧値ＶｒｅｆとＤ／Ａ変換器９１の出力を比較回路で比較することで、Ｄ／Ａ変換器のオフセット補償を行うようなシステムである。比較結果はオフセット補正回路９２に出力され、オフセットの補正が行われる。このような、Ｄ／Ａ変換器に用いることにより、コンパレータの劣化のためにオフセット補償値の誤差が経時変化により増大することを防止することができ、一定の精度内でオフセット補償を行うことができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形１に関わる比較回路をしめすブロック図である。
【図２】第１の実施の形態の比較回路の入力段の構成を示す回路図である。
【図３】時間に対してのしきい値電圧の差の様子を表す図である。
【図４】本発明の実施の形態２に関わる比較回路をしめすブロック図である。
【図５】本発明の実施の形態３に関わる比較回路をしめすブロック図である。
【図６】本発明の実施の形態４に関わる比較回路をしめすブロック図である。
【図７】実施の形態４に基づいたオフセットの改善を示す図である。
【図８】実施の形態の比較回路をＡ／Ｄ変換器に用いた場合の図である。
【図９】実施の形態の比較回路をＤ／Ａ変換器に用いた場合の図である。
【図１０】従来の比較器を示す図である。
【図１１】従来の比較器の入力段の構成を示す回路図である。
【符号の説明】
【００６２】
１    タイマー
２    入力切り替え回路
３    比較器
４    出力反転・非反転回路
５    カウンタ
６    切り替え信号生成部
７    オフセット検出回路
【図１】
2006135655.tif 000007
【図２】
2006135655.tif 000008
【図３】
2006135655.tif 000009
【図４】
2006135655.tif 000010
【図５】
2006135655.tif 000011
【図６】
2006135655.tif 000012
【図７】
2006135655.tif 000013
【図８】
2006135655.tif 000014
【図９】
2006135655.tif 000015
【図１０】
2006135655.tif 000016
【図１１】
2006135655.tif 000017