(57)【要約】【課題】本発明は、微細な形状を有する半導体領域の形成方法を提供する。バラツキの少ない半導体装置の作製方法を提供する。また、少ない原料でコスト削減が可能であり、且つ歩留まりが高い半導体装置の作製方法を提供する。【解決手段】  本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成した後、該半導体領域を用いる半導体装置を作製する。本発明では、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に微細な形状を有する半導体領域を形成することが可能である。【選択図】図１
2006100810.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成し、前記半導体膜の一部にレーザ光を照射して前記半導体膜上に酸化物層を形成し、前記酸化物層をマスクとして前記半導体膜をエッチングして、半導体領域を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に半導体膜を形成し、前記半導体膜上に形成される第１の酸化物層の一部にレーザ光を照射して前記第１の酸化物層上に第２の酸化物層を形成した後、前記第１の酸化物層の露出部を除去し、前記第２の酸化物層をマスクとして前記半導体膜をエッチングして、半導体領域を形成することを特徴とする半導体装置の作製方法。
【請求項３】
基板上に半導体膜を形成し、前記半導体膜上に形成される第１の酸化物層を除去した後、前記半導体膜の一部にレーザ光を照射して前記第２の酸化物層を形成した後、前記第２の酸化物層をマスクとして前記半導体膜をエッチングして、半導体領域を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、前記半導体領域は非晶質であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、前記半導体領域は結晶質であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記半導体膜をエッチングする方法は、ウエットエッチング法であることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項５のいずれか一項において、前記半導体膜をエッチングする方法は、ドライエッチング法であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記レーザ光はレーザビーム描画装置から射出される光であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記レーザ光は、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、又はＸｅのエキシマレーザ発振器から射出されるレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項８のいずれか一項において、前記レーザ光は、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ又はＨＦの気体レーザ発振器から射出されるレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項８のいずれか一項において、前記レーザ光は、ＹＡＧ、ＹＶＯ4、ＹＬＦ、又はＹＡｌＯ3の結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープ固体レーザ発振器から射出されるレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項８のいずれか一項において、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、又はＩｎＧａＡｓＰ等の半導体レーザ発振器から射出されるレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項９乃至請求項１２のいずれか一項において、前記レーザ光は連続発振のレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項９乃至請求項１２のいずれか一項において、前記レーザ光はパルス発振のレーザ光であることを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至請求項１４のいずれか一項の前記半導体領域を活性層として有する半導体素子で構成されることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１５において、前記半導体素子は、薄膜トランジスタ、記憶素子、ダイオード、光電変換素子、容量素子、又は抵抗素子であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体装置の作製方法に関するものである。
【背景技術】
【０００２】
従来、薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）やＭＯＳトランジスタに代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネル、又は半導体集積回路は、フォトマスクを使った光露光工程（以下、フォトリソグラフィー工程と示す。）によりレジストマスクを形成し、各種薄膜を選択的にエッチングすることにより製造されている。
【０００３】
フォトリソグラフィー工程は、レジストを基板全面に塗布しプリベークを行った後、フォトマスクを介して紫外線等をレジストに照射して露光し、現像してレジストマスクを形成する。この後、該レジストマスクをマスクとして、半導体領域や配線となるべき部分以外に存在する薄膜（半導体材料、絶縁体材料、又は導電体材料で形成される薄膜）をエッチング除去して、半導体領域や配線を形成している。
【０００４】
また、成膜に要する原料のロスを低減するため、レジストをノズルから連続吐出して細径で線状パターンを形成することができる装置を用いて、半導体ウェハ上に成膜を行う技術が特許文献１に記載されている。
【特許文献１】特開２０００−１８８２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のフォトリソグラフィー工程を用いて半導体膜をエッチングして、所望の形状の半導体領域を形成する場合、半導体膜表面にレジストを塗布する。このとき、半導体膜表面がレジストに直接さらされるため、レジストに含まれる酸素、炭素、重金属元素等の不純物により、半導体膜が汚染されるという問題がある。この汚染により、半導体膜中に不純物元素が混入してしまい、半導体素子の特性が低下する。特に、ＴＦＴにおいては、トランジスタ特性のバラツキ及び低下の原因となるという問題がある。
【０００６】
また、フォトリソグラフィー工程を用いた配線や半導体領域の形成工程において、配線や半導体膜、及びレジストの材料の大部分が無駄になると共に、配線や半導体領域を形成するための工程数が多く、スループットが低下する。
【０００７】
また、フォトリソグラフィー工程に用いられる露光装置は、大面積基板を一度に露光処理することが困難である。このため、大面積基板を用いた半導体装置の作製方法においては、複数の露光回数を必要とし、隣り合うパターンとの不整合が生じることにより、歩留まりが低下するという問題がある。
【０００８】
さらに、微細で、占有面積の小さな半導体素子を液滴吐出法で形成するためには、液滴径の小さな原料溶液を吐出する必要がある。このためには、吐出口の径を小さくすればよいが、この場合、原料溶液の組成物が吐出口の先端に付着、乾燥、固化して目詰まり等が生じてしまい、一定量の原料溶液を連続且つ安定的に吐出することが困難である。この結果、該半導体素子で形成される半導体装置のスループットや歩留まりの低下を招くという問題がある。
【０００９】
本発明は、このような状況に鑑みなされたものであり、レジストを用いずとも微細な構造の半導体領域を有する半導体素子の形成方法を提供する。また、少ない工程数で、コスト削減が可能な半導体装置の作製方法を提供する。また、原料の削減によりコスト削減が可能な半導体装置の作製方法を提供する。また、スループットの向上が可能で、量産性の高い半導体装置の作製方法を提供する。また、バラツキの少ない半導体装置の作製方法を提供する。
【課題を解決するための手段】
【００１０】
本発明は、半導体膜の一部にレーザ光を照射し、絶縁層を形成した後、該絶縁層をマスクとして半導体膜をエッチングして、所望の形状を有する半導体領域を形成すること要旨とする。
【００１１】
また、本発明は、上記所望の形状を有する半導体領域を有する半導体素子、及び該半導体素子で形成される半導体装置を形成することを要旨とする。
【００１２】
半導体膜上に形成された絶縁層は、半導体膜の表面が酸化された酸化珪素膜である。該絶縁層と半導体膜とは、エッチング工程における選択比を取ることが可能であり、当該絶縁層をマスクとして半導体膜を選択的にエッチングすることが可能である。
【００１３】
半導体膜のエッチング方法としては、ドライエッチング法、ウエットエッチング法が挙げられる。ドライエッチング法としては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3、ＣｌＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いてエッチングすることができる。また、ウエットエッチング法としては、ヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ、化学式：（ＣＨ3）4ＮＯＨを含む水溶液などアルカリ溶液を用いてエッチングすることができる。
【００１４】
また、レーザ光のビームスポットの幅を適宜制御することによって、任意の幅の半導体領域を形成することができる。このため、レーザビーム描画装置等を用い、ビームスポット幅の狭いレーザ光を半導体膜に照射することで、幅が狭く、微細な形状を有する半導体領域（代表的には、幅２０μｍ以下、好ましくは、０．５〜１５μｍ）を形成することが可能である。このような半導体領域を有する半導体素子は、占有面積が小さいため、高密度に集積された半導体装置を作製することが可能である。
【００１５】
また、本発明の一は、当該半導体領域を活性層として有する半導体素子で構成される半導体装置である。半導体素子としては、ＴＦＴ、記憶素子、ダイオード、光電変換素子、容量素子、抵抗素子等が挙げられる。また、ＴＦＴとしては、順スタガ型ＴＦＴ、逆スタガ型ＴＦＴ（チャネルエッチ型ＴＦＴ又はチャネル保護型ＴＦＴ）、ボトムゲートＴＦＴやトップゲートＴＦＴのコプレナー型ＴＦＴがあげられる。
【００１６】
また、本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ＩＣタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。
【００１７】
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含むものとする。
【発明の効果】
【００１８】
本発明では、半導体膜の一部にレーザ光を照射し、任意の領域に絶縁層を形成し、該絶縁層をマスクとして半導体膜をエッチングすることが可能である。このため、公知のレジストを用いたフォトリソグラフィー工程を用いずとも、所定の場所に、所望の形状を有する半導体領域を形成することが可能である。
【００１９】
また、レーザビームのスポット径を小さくすることで、レーザ光の照射面積を狭めることができる。特に、レーザビーム描画装置を用いることで、微細なビームスポットを有するレーザ光を所定の場所に照射することが可能である。このため、微細な形状の絶縁層を形成することができる。また、微細な形状の絶縁層をマスクとして、微細な形状の半導体領域を形成することができる。
【００２０】
このため、レジスト塗布による半導体膜への不純物元素の混入を避けつつ、微細な形状の半導体素子を形成することが可能であり、ばらつきが少なく、且つ高集積化された半導体装置を作製することが可能である。また、レジストを用いたフォトリソグラフィー工程を経ずとも、所望の形状を有する半導体領域を形成することが可能であるため、少ない工程数で、且つ原料の削減が可能である。この結果、コスト削減が可能である。
【００２１】
また、半導体領域、配線等を形成する際に、液滴吐出法を用いることによって、それらの膜の材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて任意の場所に液滴を吐出できる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成する膜パターンの厚さや太さを調整できる。このため、一辺が１〜２ｍを越えるような大面積の基板上においても、所望の箇所に膜パターンを精度良く形成することができる。また、隣り合う膜パターンとの不整合が生じないため、歩留まりを向上させることができる。この結果、少ない工程数で、歩留まり高く半導体装置を作製することが可能である。
【００２２】
さらには、上記の作製工程により形成された半導体装置を有する液晶テレビジョン並びにＥＬテレビジョンを、低コストで作製することができる。
【発明を実施するための最良の形態】
【００２３】
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００２４】
（実施の形態１）
本実施の形態においては、レーザビーム（以下、レーザ光とも示す。）を照射して、所望の形状を有する半導体領域の形成工程を図１、図２２を用いて説明する。
【００２５】
図１に示すように、基板１０１上に第１の絶縁層１０２を形成し、第１の絶縁層上に半導体膜１０３を形成する。このとき、半導体膜１０３表面が酸素に曝されると、半導体膜の表面が酸化され、第２の絶縁層１０４が形成される。なお、このように半導体膜の表面が酸化されて形成された第２の絶縁層１０４は、自然酸化膜とも呼ばれる。
【００２６】
基板１０１としては、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、プラスチック基板、シリコンウェハ、金属板等を用いることができる。また、基板１０１がガラス基板の場合、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。
【００２７】
プラスチック基板の代表例としては、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなるプラスチック基板、直径数ｎｍの無機粒子が分散された有機材料で形成される基板等が挙げられる。また、基板の表面は平面である必要はなく、凹凸又は曲面を有するものでもよい。
【００２８】
第１の絶縁層１０２は、プラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、基板からの不純物のブロッキング効果、及び第１の絶縁層１０２と半導体領域との界面特性の点から、第１の絶縁層を基板に接する側から窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。
【００２９】
半導体膜１０３としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、及び非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体から選ばれたいずれかの状態を有する膜を形成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。
【００３０】
半導体膜は、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分として形成することが可能である。また、上記主成分の他に、リン、ヒ素、ボロン等のアクセプター型元素又はドナー型元素が含まれていても良い。半導体膜の膜厚は、１０〜１５０ｎｍ、好ましくは３０〜７０ｎｍであることが望ましい。
【００３１】
第２の絶縁層１０４は、半導体膜が大気中の酸素と触れ、反応して形成された酸化珪素膜である。このため、第２の絶縁層１０４の膜厚は薄く、代表的には、膜厚５〜１５ｎｍ、好ましくは１０ｎｍである。
【００３２】
次に、図１（Ｂ）に示すように、半導体膜１０３にレーザ光１１１を照射して、図１（Ｃ）に示すような第３の絶縁層１２１を部分的に形成する。ここでは、レーザビーム描画装置またはレーザビーム直接描画装置を用いて、第２の絶縁層１０４にレーザ光１１１を照射する。このとき、レーザ光が照射された領域では、レーザ光のエネルギーにより、第２の絶縁層や半導体膜が酸化され、第３の絶縁層１２１が形成される。なお、第３の絶縁層１２１は、第２の絶縁層の一部の膜厚が厚くなった領域である。
【００３３】
レーザ光１１１が照射されない領域は、第２の絶縁層のまま残存する。第３の絶縁層の周囲で露出する第２の絶縁層を第４の絶縁層１２２と示す。レーザ光の照射時の雰囲気は、酸素雰囲気、又は空気雰囲気で行う。
【００３４】
第３の絶縁層１２１は、酸化物層で形成され、代表的には半導体酸化物層である。第３の絶縁層１２１の膜厚は、第２の絶縁層１０４の膜厚の２倍以上であることが好ましい。また、第３の絶縁層１２１は、緻密な絶縁層であることが好ましく、第２の絶縁層１０４と比較してエッチングレートが小さく、代表的にはエッチングレートが半分以下の絶縁層であることが好ましい。
【００３５】
なお、第２の絶縁層にレーザ光を照射する前に、半導体膜１０３の膜中の水素濃度を低減しておくことが好ましい。代表的には、水素濃度を低減して半導体膜を成膜することがあげられる。また、半導体膜１０３を加熱して水素出しを行っても良い。水素濃度の低減や水素出しを行うことで、半導体膜にレーザ光を照射したときに生じる水素の脱離、及びそれに伴う半導体膜の表面粗さを低減することが可能である。
【００３６】
ここで、レーザビーム直接描画装置について、図２２を用いて説明する。図に示すように、レーザビーム直接描画装置１００１は、レーザビームを照射する際の各種制御を実行するパーソナルコンピュータ（以下、ＰＣと示す。）１００２と、レーザビームを出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザビームを減衰させるための光学系（ＮＤフィルタ）１００５と、レーザビームの強度を変調するための音響光学変調器（ＡＯＭ）１００６と、レーザビームの断面の拡大又は縮小をするためのレンズ、光路の変更するためのミラー等で構成される光学系１００７、Ｘステージ及びＹステージを有する基板移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、基板移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２とを備えている。
【００３７】
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波の第２高調波〜第５高調波を適用するのが好ましい。
【００３８】
次に、レーザビーム直接描画装置を用いたレーザ光の照射方法について述べる。基板１００８が基板移動機構１００９に装着されると、ＰＣ１００２はカメラによって、基板に付されているマーカーの位置を検出する。次いで、ＰＣ１００２は、検出したマーカーの位置データと、予め入力されている描画パターンデータとに基づいて、基板移動機構１００９を移動させるための移動データを生成する。この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザビームを、光学系１００５によって減衰し、音響光学変調器１００６によって所定の光量になるように制御する。一方、音響光学変調器１００６から出力されたレーザビームの光路及びビーム形を、光学系１００７で変化させ、レンズで集光した後、基板上の組成物（第１のパターン）に該ビームを照射する。このとき、ＰＣ１００２が生成した移動データに従い、基板移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザビームが照射され、第３の絶縁層１２１が形成される。
【００３９】
ここでは、レーザビームをＸＹ軸方向に走査してレーザビームを照射する。この場合、光学系１００７にポリゴンミラーやガルバノミラー、音響光学偏向器（Ａｃｏｕｓｔｏ‐Ｏｐｔｉｃ  Ｄｅｆｌｅｃｔｏｒ  ；  ＡＯＤ）を用いることが好ましい。また、レーザビームをＸ軸又はＹ軸の一方向に移動し、基板をＸ軸又はＹ軸の他方向に移動して、基板の所定の領域に第３の絶縁層を形成してもよい。
【００４０】
ここでは、レーザビームが照射された領域において、第３の絶縁層が形成される。このため、レーザビームを一度照射した場合、第３の絶縁層の幅は、概略ビームスポットの幅となる。より微細な幅の第３の絶縁層を形成するためには、より低波長のレーザビームを照射することが好ましい。本実施の形態においては、紫外光乃至赤外光のいずれかの波長を有するレーザビームを用いる。この結果、ビームスポットの幅を狭くすることが可能である。
【００４１】
また、第３の絶縁層１２１は、後に半導体膜１０３を部分的にエッチングするためのマスクとして機能する。このため、ビームスポット幅の狭いレーザ光１１１を照射することで、微細な形状で、占有面積の小さな半導体素子を形成することが可能である。このときのビームスポットの幅は、好ましくは２０μｍ以下、更に好ましくは０．５〜１５μｍである。このような幅のスポットを用いてマスクとして機能する絶縁層を形成することで、半導体素子が高密度に集積された半導体装置を形成することが可能である。
【００４２】
一方、画素電極や配線等の比較的面積の広い領域を形成するためのマスクを形成する場合、ビームスポット幅は大きいことが好ましい。このようなマスクとして機能する絶縁層を形成することで、スループットを向上させることが可能である。
【００４３】
レーザ光のビームスポットの強度は、図２５（Ａ）に示すようにガウス分布１８０を示す。ガウス分布は、レーザ光のビームスポット幅に対して、すそ広がりで且つ、幅の狭い頂点を有する。このようなレーザビームスポットを一方向に走査して第３の絶縁層を形成したときの基板上面図を図２５（Ｂ）に示す。
【００４４】
図２５（Ｂ）に示すように、ガウス分布の強度を有するレーザ光を半導体膜に照射すると、端部が曲線状の第３の絶縁層１８１が形成される。なお、破線で囲まれた領域が第３の絶縁層１８１の領域である。また、第３の絶縁層１８１の周りには、自然酸化膜である第４の絶縁層１２２が形成される。第４の絶縁層１２２を除去した後、このような形状の第３の絶縁層１８１をマスクとして、後の工程により半導体膜をエッチングし、マスクを除去することで、図２５（Ｃ）に示すような、端部が曲線状、代表的には連続的に反復された曲線状の半導体領域１８２を形成することができる。
【００４５】
一方、図２２のレーザビーム直接描画装置の光学系１００７の他に、レーザ光のビームスポットの強度が台形状又は直方体状（トップフラット型）となるように、波面変換光学素子を用いることができる。波面変換光学素子を用いることで、図２６（Ａ）に示すように、レーザ光のビームスポットの強度は、台形状又は直方体状である。このため、レーザ光のビームスポットでのエネルギー強度が一定（トップフラット型）となる。このようなレーザビームスポットを一方向に走査して第３の絶縁層を形成したときの基板上面図を、図２６（Ｂ）に示す。
【００４６】
図２６（Ｂ）では、台形状又は直方体状の強度を有するレーザ光を照射すると、端部が直線状の第３の絶縁層１９１が形成される。なお、破線で囲まれた領域が第３の絶縁層１９１の領域である。また、第３の絶縁層１９１の周りには、自然酸化膜である第４の絶縁層１２２が形成される。第４の絶縁層１２２を除去した後、このような形状の第３の絶縁層１９１をマスクとして、後の工程により半導体膜をエッチングし、マスクを除去することで、図２６（Ｃ）に示すような、端部が直線状の半導体領域１９２を形成することができる。
【００４７】
波面変換光学素子の代表例としては、回折光学素子、屈折型の光学素子、反射型の光学素子、光導波路等が上げられる。回折光学素子の代表例としては、ホログラフィック光学素子、バイナリー光学素子等が上げられる。光導波路とは、放射光を一定領域に閉じ込め、そのエネルギーの流れを経路の軸に平行に案内して伝送するものである。光導波路としては、ライトパイプ、光ファイバを用いることができる。ライトパイプとは、通常、反射によって一端から他端に光を送るためのものであり、円錐形、ピラミッド形、円柱形、角柱形などの形状に引き出されたものをいう。なお、光の伝送にはミラーによる反射や、向い合う２つの反射面を有するものなどが挙げられる。光導波路に入射したレーザビームは、光導波路内において反射を繰り返して射出口に至る。光導波路の射出口には、ビームスポットにおいて光エネルギー密度分布の均一な面が形成される。
【００４８】
また、レーザ光のビームスポットを走査せず、一箇所に照射した場合、ビームスポットの形状に依存した第３の絶縁層を形成することが可能である。このような第３の絶縁層をマスクとして、後の工程により半導体膜をエッチングし、第１の絶縁層を露出し、マスクを除去することで、円形、楕円形、又は直方体状の半導体領域を形成することが可能である。
【００４９】
また、レーザ光１１１は、半導体膜１０３及び第２の絶縁層１０４の表面が活性化し、反応しやすくなり、半導体膜と第２の絶縁層との間で絶縁層が形成される程度の強度に制御することが好ましい。この結果、レーザ光を照射した後の半導体膜１０３は完全溶融せず、非晶質半導体膜、ＳＡＳ、又はμｃである。
【００５０】
次に、図１（Ｄ）に示すように、第４の絶縁層１２２を除去し、半導体膜の一部を露出することで、第３の絶縁層を半導体膜上に残存させる。
【００５１】
第４の絶縁層１２２の除去方法としては、ウエットエッチング、又はドライエッチング等の公知の手法により除去する。このとき、第３の絶縁層１２１が残存するように、適宜エッチング条件を制御する。
【００５２】
次に、図１（Ｅ）に示すように、第３の絶縁層１２１をマスクとして、半導体膜１０３をエッチングして、所望の形状を有する半導体領域１３２を形成することができる。半導体膜１０３のエッチング方法としては、ドライエッチング法、ウエットエッチング法が挙げられる。ドライエッチング法としては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3、ＣｌＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いてエッチングすることができる。また、ウエットエッチング法としては、ヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ、化学式：（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液を用いてエッチングすることができる。
【００５３】
以上の工程により、レジストを用いずとも微細な形状を有する半導体領域を形成することができる。
【００５４】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる工程により、所望の形状を有する半導体領域の形成する工程を、図２を用いて説明する。本実施の形態では、実施の形態１と比較して、第２の絶縁層の除去工程と、第３の絶縁層の形成工程との順序が異なる。
【００５５】
図２（Ａ）に示すように、実施の形態１と同様に、基板１０１上に第１の絶縁層１０２を形成し、第１の絶縁層上に半導体膜１０３を形成する。このとき、半導体膜１０３表面において、半導体膜が酸化され、第２の絶縁層１０４が形成される。
【００５６】
次に、図２（Ｂ）に示すように、第２の絶縁層１０４をウエットエッチング法、ドライエッチング法等により除去し、半導体膜１０３を露出する。
【００５７】
次に、図２（Ｃ）に示すように、半導体膜１０３の一部に、実施の形態１と同様にレーザ光１１１を照射して、図２（Ｄ）に示すように、半導体膜１０３上に第３の絶縁層１４１を形成する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を照射するため、微小なビーム径を有するレーザ光を照射することが可能である。このため、第３の絶縁層１４１も微細な形状を有する。
【００５８】
第３の絶縁層１４１は、酸化物層で形成され、代表的には半導体酸化物層である。第３の絶縁層１４１の膜厚は、後に半導体膜１０３をエッチングするマスクとして機能するため、第２の絶縁層１０４の膜厚の２倍以上であることが好ましい。また、第３の絶縁層１４１は、緻密な絶縁層であることが好ましく第２の絶縁層と比較してエッチングレートが小さく、代表的にはエッチングレートが半分以下の絶縁層であることが好ましい。
【００５９】
次に、図２（Ｅ）に示すように、第３の絶縁層１４１をマスクとして、半導体膜１０３をエッチングして、半導体領域１３２を形成する。
【００６０】
以上の工程により、レジストを用いずとも微細な形状を有する半導体領域を形成することができる。
【００６１】
（実施の形態３）
本実施の形態では、実施の形態１又は実施の形態２とは結晶状態が異なる半導体領域を形成する工程を、図３を用いて説明する。なお、本実施の形態では、実施の形態１の工程順序を用いて説明するが、実施の形態２の工程順序を用いることも可能である。
【００６２】
図３（Ａ）に示すように、実施の形態１と同様に、基板１０１上に第１の絶縁層１０２を形成し、第１の絶縁層上に半導体膜１０３を形成する。このとき、半導体膜１０３表面において、半導体膜が酸化され、第２の絶縁層１０４が形成される。
【００６３】
次に、図３（Ｂ）に示すように、第２の絶縁層１０４の一部に、レーザ光１５１を照射する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を照射するため、微小なビーム径を有するレーザ光を照射することが可能である。このとき、レーザ光の強度を制御することで、半導体膜１０３でレーザ光が照射された領域が溶融する。また、溶融した半導体膜の領域１５２の周囲では、溶融しない半導体膜１５３が残存する。
【００６４】
この後、溶融した半導体を自然冷却することで、図３（Ｃ）に示すように、レーザ光の照射により、半導体膜が酸化され第３の絶縁層１６２が形成されると共に、結晶性を有する半導体領域１６１が形成される。第３の絶縁層１６２は、酸化物層で形成され、代表的には半導体酸化物層である。
【００６５】
また、第３の絶縁層１６２の周囲には、第２の絶縁層が残存する。ここでは、第３の絶縁層１６２の周囲に残存した第２の絶縁層を第４の絶縁層１６３と示す。ここでは、第３の絶縁層１６２の膜厚は、第４の絶縁層１６３の膜厚の２倍以上であることが好ましい。また、第３の絶縁層１６２は、緻密な絶縁層であることが好ましく、第２の絶縁層と比較してエッチングレートが小さく、代表的にはエッチングレートが半分以下の絶縁層であることが好ましい。
【００６６】
次に、図３（Ｄ）に示すように、第４の絶縁層１６３をウエットエッチング法、ドライエッチング法等により除去し、半導体膜１０３を露出する。この工程により、マスクとして機能する第３の絶縁層１６２を形成することが可能である。なお、第３の絶縁層１６２が残存するように、適宜エッチング条件を制御する。
【００６７】
次に、図３（Ｅ）に示すように、第３の絶縁層１６２をマスクとして、半導体膜１０３をエッチングして、所望の形状を有する半導体領域１７１を形成する。半導体膜１０３のエッチング方法としては、実施の形態１に示すドライエッチング、ウエットエッチング等を適宜用いる。ここでは、第３の絶縁層１６２をマスクとしてエッチングするため、結晶性を有する半導体領域１７１が残存する。
【００６８】
以上の工程により、レジストを用いずとも微細な形状を有し、且つ結晶性を有する半導体領域を形成することができる。
【００６９】
（実施の形態４）
本実施の形態では、半導体素子の作製方法について図４を用いて説明する。本実施の形態では、半導体素子の代表例として、逆スタガ型ＴＦＴのチャネルエッチ型ＴＦＴを用いて説明する。また、以下の実施の形態４乃至実施の形態７では、実施の形態２を用いて半導体素子を形成する工程を説明するが、これに限定させることなく実施の形態１又は実施の形態３を適宜用いることが可能である。
【００７０】
図４（Ａ）に示すように、基板２０１上に第１の導電層２０２を形成する。第１の導電層２０２は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、又は金属窒化物、若しくは透明導電膜として用いられるＩＴＯ（酸化インジウムスズ）、酸化ケイ素を組成物として有するＩＴＯ、有機インジウム、有機スズ、酸化亜鉛（ＺｎＯ）等を適宜選択して形成する。第１の導電層２０２の形成方法としては、液滴吐出法、印刷法、電界メッキ法、ＰＶＤ法、ＣＶＤ法を適宜選択する。
【００７１】
ＰＶＤ法またはＣＶＤ法を用いて第ｕの導電層を形成する場合、液滴吐出法による感光性材料の滴下、又はフォトリソグラフィー工程、レーザビーム直接描画装置を用いた感光性材料の露光及び現像等によって、導電膜上にマスクを形成し、該マスクを用いて導電膜を所望の形状にエッチングして第１の導電層を形成する。
【００７２】
また、液滴吐出法で第１の導電層を形成する場合、吐出口（以下、ノズルと示す。）から上記金属の粒子が有機樹脂に溶解又は分散された組成物を吐出する。有機樹脂は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂から選ばれた一つ又は複数を用いることができる。代表的には、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等の公知の有機樹脂が挙げられる。
【００７３】
なお、組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から金属粒子を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。
【００７４】
組成物に含まれる金属粒子の径は、各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、なるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。金属粒子は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５ｎｍ〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細である。またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。
【００７５】
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の有機樹脂が揮発し、金属粒子の焼成の工程において、レーザ光のエネルギー密度を弱めることができるためである。
【００７６】
本実施の形態においては、液滴吐出法を用いて、基板２０１上に数ｎｍの銀粒子が分散されたＡｇペーストを選択的に吐出し、焼成して、銀粒子が焼成された第１の導電層２０２を形成する。第１の導電層２０２は、導電体である微粒子が３次元に不規則に重なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、第１の導電層２０２の加熱温度及び時間により、微粒子が焼成され粒子の粒径が増大するため、表面の高低差が大きい層となる。なお、微粒子が溶融した領域は、多結晶構造となる場合もある。この場合、マスクパターンを用いたエッチング工程が不要となるので、作製工程を大幅に簡略化することができる。
【００７７】
次に、第１の導電層２０２上にゲート絶縁膜として機能する第１の絶縁層２２１、第１の半導体膜２２２、導電性を有する第２の半導体膜２２３を形成する。
【００７８】
第１の絶縁層２２１はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造で形成する。また、第１の絶縁層を第１の導電層に接する側から、窒化珪素膜（窒化酸化珪素膜）、酸化珪素膜、及び窒化珪素膜（窒化酸化珪素膜）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜と接しているため、酸化による劣化を防止することができる。
【００７９】
第１の半導体膜２２２は、非晶質半導体、ＳＡＳ、μｃ、及び結晶性半導体から選ばれたいずれかの状態を有する膜で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とし、膜厚は、好ましくは１０〜１００、更に好ましくは２０〜６０ｎｍとする。
【００８０】
結晶性半導体膜は、非晶質半導体膜を又はＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。
【００８１】
更には、非晶質半導体膜上に、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等の金属触媒を添加し加熱して結晶性半導体膜を形成しても良い。但し、該手法により結晶性半導体膜を形成する場合、後の工程により金属触媒を除去することが好ましい。この除去方法としては、結晶質半導体膜の一部に不純物（代表的には、アルゴン、リン、希ガス）を添加し、加熱して該不純物が添加された領域に触媒元素を移動させる手法、結晶性半導体膜表面に上記不純物を有する半導体膜を形成し加熱して、不純物を有する半導体膜に触媒元素を移動させる手法等がある。
【００８２】
第２の半導体膜２２３は、導電性を有する非晶質半導体、ＳＡＳ、μｃで形成する。ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体膜は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で成膜する。
【００８３】
次に、第２の半導体膜２２３の表面に形成された酸化膜を除去した後、第２の半導体膜の一部にレーザ光２２４を照射する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を用いる。この結果、図４（Ｂ）に示すように、第２の絶縁層２３１を形成する。ここでは、第２の半導体膜２２３の一部が、レーザ光のエネルギーにより酸化され、第２の絶縁層としては酸化珪素膜が形成される。また、第２の半導体膜は、完全溶融せず、非晶質半導体、ＳＡＳ、又はμｃである。
【００８４】
次に、図４（Ｃ）に示すように、第２の絶縁層２３１をマスクとして、第２の半導体膜２２３をエッチングし、第２の半導体領域２３２を形成する。次に、第２の絶縁層２３１を用いて第１の半導体膜２２２をエッチングして、第１の半導体領域２３３を形成する。この後、第２の絶縁層２３１を除去する。
【００８５】
第１の半導体膜及び第２の半導体膜は、実施の形態１で示した第１の半導体膜のエッチング方法を適宜用いてエッチングすることができる。
【００８６】
次に、第２の半導体領域２３２上にソース電極及びドレイン電極として機能する第２の導電層２４１、２４２を、導電性材料を用いて形成する。第２の導電層２４１、２４２は、本実施の形態の第１の導電層２０２で示した第１の導電層の材料及び形成方法を適宜用いることができる。ここでは、数ｎｍの銀粒子が分散された溶液Ａｇペーストを選択的に吐出し、焼成して第２の導電層２４１、２４２を形成する。
【００８７】
次に、第２の導電層２４１、２４２をマスクとして、第２の半導体領域２３２の露出部をエッチングして分断してソース領域及びドレイン領域として機能する第３の半導体領域２５１、２５２を形成する。この工程において、一部がエッチングされた第１の半導体領域２３３を第４の半導体領域２５３と示す。第４の半導体領域２５３は、チャネル領域として機能する。
【００８８】
なお、第４の半導体領域がＳＡＳや結晶性半導体膜で形成されている場合、本実施の形態のように、ソース領域及びドレイン領域として機能する第３の半導体領域が、ゲート電極として機能する第１の導電層を覆っている構造のほかに、第３の半導体領域の端部と第１の導電層の端部が一致しているいわゆるセルフアライン構造とすることができる。さらには、第３の半導体領域が第１の導電層を覆わず、一定の距離を隔てて形成されている構造とすることができる。この構造の場合、オフ電流を低減することができるため、該ＴＦＴを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。さらに、第４の半導体領域が域複数の第１の導電層を覆ういわゆるマルチゲート電極構造のＴＦＴとしても良い。この場合も、オフ電流を低減することができる。
【００８９】
次に、第２の導電層２４１、２４２及び第３の半導体領域２５３上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
【００９０】
以上の工程により、微細な形状の半導体領域を有するチャネルエッチ型ＴＦＴを作製することができる。また、ばらつきが少なく、且つ高集積化された半導体装置を作製することが可能である。
【００９１】
（実施の形態５）
本実施の形態では、半導体素子としてボトムゲートＴＦＴにおいて、チャネル保護型ＴＦＴを、図５を用いて説明する。
【００９２】
図５（Ａ）に示すように、実施の形態４と同様の工程により基板２０１上にゲート電極として機能する第１の導電層２０２を形成した後、ゲート絶縁膜として機能する第１の絶縁層２２１、第１の半導体膜２２２を形成する。次に、第１の半導体膜２２２上であって、且つ第１の導電層２０２に重畳する領域に保護膜３０１を形成する。
【００９３】
保護膜３０１は、耐熱性高分子材料を用いて形成することが好ましく、芳香環及び複素環を主鎖にもち、脂肪族部分が少なく、且つ高極性のヘテロ原子基を含む高分子材料を液滴吐出により吐出して形成することが好ましい。そのような高分子材料の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む溶液を、吐出口から第１の半導体膜２２２上に吐出し、２００℃で３０分焼成して形成することができる。
【００９４】
次に、第２の半導体膜（導電性を有する半導体膜）３２３を成膜する。なお、第２の半導体膜３２３は、実施の形態２の第２の半導体膜２２３と同様の材料及び作製方法により形成することができる。
【００９５】
次に、第２の半導体膜３２３の表面に形成された酸化膜を除去した後、第２の半導体膜３２３の一部にレーザ光２２４を照射する。ここでは、レーザビーム直接描画装置から射出されるレーザ光を用いる。この結果、図５（Ｂ）に示すように、第２の絶縁層３３１が形成される。ここでは、第２の半導体膜３２３の一部が、レーザ光のエネルギーにより酸化され、第２の絶縁層としては酸化珪素膜が形成される。
【００９６】
次に、図５（Ｃ）に示すように、第２の絶縁層３３１をマスクとして、第２の半導体膜３２３をエッチングし、第１の半導体領域３３２を形成する。次に、実施の形態４と同様の手法により、第２の絶縁層３３１を用いて第１の半導体膜２２２をエッチングして、第２の半導体領域２３３を形成する。この後、第２の絶縁層３３１を除去する。
【００９７】
次に、図５（Ｄ）に示すように、第２の導電層３４１を、導電性材料を用いて形成する。第２の導電層３４１としては、実施の形態４で示した第１の導電層２０２に示した材料及び方法を適宜用いる。ここでは、スパッタリング法によりモリブデン膜、アルミニウム膜、及びモリブデン膜の積層構造で形成される第２の導電層３４１を成膜する。
【００９８】
次に、第２の導電層３４１上に感光性材料３４２を吐出又は塗布したのち、乾燥させる。感光性材料は、紫外光から赤外光に感光する材料ネガ型感光性材料又はポジ型感光性材料を用いる。
【００９９】
感光性材料としては、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、ポリイミドなどの感光性を示す有機材料等を用いることができる。また、代表的なポジ型感光性材料として、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物を有する感光性材料が挙げられ、代表的なネガ型感光性材料として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性材料が挙げられる。本実施の形態では、ネガ型感光性材料を用いる。
【０１００】
次に、感光性材料３４２にレーザビーム直接描画装置を用いてレーザ光３４３を照射し露光した後、現像する。この結果、図５（Ｅ）に示すような、マスク３５１を形成する。
【０１０１】
次に、図５（Ｆ）に示すように、マスク３５１を用いて、第２の導電層をエッチングしてソース電極及びドレイン電極として機能する第３の導電層３５２を形成する。また、マスク３５１を用いて第１の半導体領域３３２をエッチングしてソース領域及びドレイン領域として機能する第３の半導体領域３５３を形成する。この工程により、保護膜３０１が露出される。
【０１０２】
なお、ソース電極及びドレイン電極として機能する第３の導電層３５２の形成方法は、本実施の形態に限られず実施の形態４に示される第２の導電層２４１、２４２の形成工程を用いても良い。また、本実施の形態のソース電極及びドレイン電極として機能する第３の導電層３５２の形成工程を、実施の形態４の第２の導電層２４１、２４２に適用しても良い。
【０１０３】
この後、実施の形態４と同様に、第３の導電層３５２上に、パッシベーション膜を成膜することが好ましい。
【０１０４】
以上の工程により、微細な形状の半導体領域を有するチャネル保護型ＴＦＴを作製することができる。また、ばらつきが少なく、且つ高集積化された半導体装置を作製することが可能である。
【０１０５】
（実施の形態６）
本実施の形態においては、トップゲートＴＦＴの中でも順スタガ型ＴＦＴの作製方法について、図６を用いて説明する。
【０１０６】
図６（Ａ）に示すように、基板２０１上に第１の導電層４１１、４１２を形成する。この材料及び作製方法は、実施の形態４の第１の導電層２０２と同様のものを適宜用いることができる。
【０１０７】
次に、第１の導電層上に導電性を有する第１の半導体膜４１３を成膜する。第１の半導体膜４１３は、実施の形態４に示される第２の半導体膜２２３と同様の材料及び作製方法により作製することができる。
【０１０８】
次に、第１の半導体膜４１３の表面に形成された酸化膜を除去した後、第１の半導体膜４１３の一部にレーザ光４１４を照射して、図６（Ｂ）に示すような第１のマスクとして機能する第１の絶縁層４２１、４２２を形成する。
【０１０９】
次に、第１の絶縁層４２１、４２２を用いて第１の半導体膜をエッチングして、図６（Ｃ）に示すような第１の半導体領域４２３、４２４を形成する。なお、第１の半導体領域はソース領域及びドレイン領域として機能する。次に、第２の半導体膜４２５を成膜する。第２の半導体膜４２５は、実施の形態４に示される第１の半導体膜２２２と同様の材料及び手法を適宜用いて作製することが可能である。
【０１１０】
次に、第２の半導体膜４２５の一部にレーザ光４３２を照射して、図６（Ｄ）に示すような、第２のマスクとして機能する第２の絶縁層４４１を形成する。
【０１１１】
次に、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を用いて、第２の半導体膜の露出部をエッチングして、図６（Ｅ）に示すように第２の半導体領域４５１を形成する。第２の半導体領域４５１は、チャネル領域として機能する。
【０１１２】
次に、第２の絶縁層４４１上に、ゲート電極として機能する第２の導電層４５２を形成する。第２の導電層４５２は、実施の形態４の第１の導電層と同様の材料及び手法を用いて形成する。また、第２の絶縁層４４１はゲート絶縁膜として機能する。なお、第２の絶縁層４４１を除去した後、新たに実施の形態４の第１の絶縁層２２１と同様の手法及び材料を適宜用いて、ゲート絶縁膜として機能する絶縁層を形成しても良い。
【０１１３】
以上の工程により、微細な形状の半導体領域を有するチャネル順スタガ型ＴＦＴを作製することができる。また、ばらつきが少なく、且つ高集積化された半導体装置を作製することが可能である。
【０１１４】
（実施の形態７）
本実施の形態ではトップゲートＴＦＴの中でもコプレナー型ＴＦＴの作製方法について、図７を用いて説明する。
【０１１５】
図７（Ａ）に示すように、基板２０１上に第１の絶縁層５０１を成膜する。第１の絶縁層５０１は、基板からの不純物が後に形成される半導体領域に拡散するのを防止するためのブロッキング膜として機能する。このため、第１の絶縁層５０１としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜で形成する。第１の絶縁層５０１は単層膜または２層以上積層させた構造で形成する。
【０１１６】
次に、第１の絶縁層５０１上に半導体膜５０２を形成する。次に、半導体膜５０２の表面に形成された酸化膜を除去した後、半導体膜５０２の所定の領域に、実施の形態４と同様に、レーザ光５０３を照射して、図７（Ｂ）に示すような第２の絶縁層５１１を形成する。
【０１１７】
次に、図７（Ｃ）に示すように、第２の絶縁層５１１をマスクとして、ＴＭＡＨを用いて半導体膜５０２をエッチングして、半導体領域５１２を形成する。
【０１１８】
次に、図７（Ｄ）に示すように、第２の絶縁層５１１を除去する。次に、半導体領域５１２及び第１の絶縁層５０１上にゲート絶縁膜として機能する第３の絶縁層５２１を成膜する。第２の絶縁層５１１としては、実施の形態４に示した第１の絶縁層２２１と同様の材料及び作製方法を用いて形成することができる。
【０１１９】
次に、第１の導電層５２２を形成する。第１の導電層としては、実施の形態４に示す第１の導電層２０２と同様の材料及び手法を用いて形成する。なお、第１の導電層５２２は、ゲート電極として機能する。
【０１２０】
次に、図７（Ｅ）に示すように、第１の導電層５２２をマスクとして半導体領域５１２に不純物を添加する。次に、水素を含む絶縁膜を成膜した後、４００〜５５０度に加熱して半導体領域に添加された不純物元素の活性化し、また半導体領域の水素化を行って、不純物領域（ソース領域及びドレイン領域）５４１、５４２を形成する。また、第１の導電層５２２に覆われる半導体領域は、チャネル領域５４３として機能する。なお、活性化又は水素化の工程として、加熱処理の代わりに、ＧＲＴＡ法、ＬＲＴＡ法、レーザー・アニール法を用いることもできる。
【０１２１】
なお、本実施の形態では、シングルゲート構造のＴＦＴを示したが、これに限らずマルチゲート電極構造のものでもよい。また、セルフアライン構造のＴＦＴを示したが、これに限らず低濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造若しくはＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造のＴＦＴを用いることができる。ＬＤＤ構造は、チャネル領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。この構造のＴＦＴは、オフ電流値を低減することができる。ＧＯＬＤ構造は、ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた構造であり、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。
【０１２２】
次に、基板上に第４の絶縁層５４４を形成する。第４の絶縁層の材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素に結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーの絶縁材料を用いることができる。形成方法としては、ＣＶＤ法、塗布法、印刷法等公知の手法を用いて形成する。なお、塗布法で形成することにより、第４の絶縁層の表面を平坦化することが可能であり、後の画素電極の形成に適している。ここでは、塗布法により第４の絶縁層５４４を形成する。
【０１２３】
次に、液滴吐出法によりマスクパターンを形成し、該マスクパターンを用いて第４の絶縁層５４４及び第３の絶縁層５２１の一部を除去して、半導体領域の不純物領域５４１、５４２の一部を露出して、開口部を形成する。次に、開口部に実施の形態４の第１の導電層２０２と同様の手法を適宜用いて、第２の導電層５４５、５４６を形成する。第２の導電層５４５、５４６はソース電極及びドレイン電極として機能する。
【０１２４】
以上の工程により、微細な形状の半導体領域を有するコプレナー型ＴＦＴを作製することができる。また、ばらつきが少なく、且つ高集積化された半導体装置を作製することが可能である。
【実施例１】
【０１２５】
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図８〜図１１を用いて説明する。本実施例では、表示パネルの代表例の一つとして、液晶表示パネルを用いて説明する。図１１は、アクティブマトリクス基板の上面図であり、接続端子部のＡ−Ｂ及び画素部のＣ−Ｄに対応する断面構造を図８〜１０に模式的に示す。
【０１２６】
図８（Ａ）に示すように、基板８０１表面上に第１の導電層８０２、８０３を形成する。第１の導電層は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属粒子と有機樹脂で形成される組成物を吐出し、焼成して形成する。第１の導電層８０２は後のゲート線として機能し、第１の導電層８０３は後のゲート電極として機能する。ここでは、基板８０１として、旭硝子社製ＡＮ１００ガラス基板を用いる。また、液滴吐出法を用いてＡｇ（銀）粒子が分散された組成物を吐出し、加熱して第１の導電層８０２、８０３を形成する。
【０１２７】
次に、ＣＶＤ法によりゲート絶縁膜８０４を成膜する。ゲート絶縁膜８０４としては、膜厚５０ｎｍの窒化珪素膜を成膜した後、５０ｎｍの酸化窒化珪素膜（ＳｉＯＮ（Ｏ＞Ｎ））を成膜する。
【０１２８】
次に、第１の半導体膜８０５及びｎ型を呈する第２の半導体膜８０６を成膜する。第１の半導体膜８０５としては、膜厚１５０ｎｍのアモルファスシリコン膜を成膜する。次に、アモルファスシリコン膜の表面の酸化膜を除去した後、第２の半導体膜８０６として、同様の手法により膜厚５０ｎｍのセミアモルファスシリコン膜を成膜する。ここでは、ＣＶＤ法により第１の半導体膜及び第２の半導体膜を成膜する。
【０１２９】
次に、第２の半導体膜表面に形成される酸化膜を除去した後、第２の半導体膜８０６の一部にレーザビーム直接描画装置を用いてレーザ光８０７を照射して、図８（Ｂ）に示すように、第２の半導体膜の表面に酸化珪素膜８１１を形成する。
【０１３０】
次に、図８（Ｃ）に示すように、酸化珪素膜８１１を用いて第２の半導体膜８０６をエッチングして第１の半導体領域８１２を形成する。また、同様に第１の半導体膜をエッチングして、第２の半導体領域８１３を形成する。ここでは、第１の半導体膜及び第２の半導体膜を、流量比がＣＦ4：Ｏ2＝１０：９の混合ガスを用いてエッチングする。この後、酸化珪素膜８１１を剥離する。
【０１３１】
次に、図９（Ａ）に示すように、第２の導電層８２１、８２２を液滴吐出法で形成する。第２の導電層８２１、８２２は、それぞれ後のソース線（ソース電極）と、ドレイン電極として機能する。ここでは、第２の導電層８２１、８２２は、Ａｇ（銀）粒子が分散された組成物を吐出し、２００度３０分加熱して形成する。
【０１３２】
なお、上記工程に代えて、導電層を液滴吐出法により第１の半導体領域上に吐出し焼成する。次に、感光性材料を導電層上に塗布又は吐出し焼成し、レーザビーム直接描画装置から照射されたレーザ光を用いて感光性材料の一部を露光し現像してマスクを形成し、該マスクを用いて第２の導電層８２１、８２２を形成してもよい。この場合、微細な構造のマスクを形成することが可能であり、ソース線と、ドレイン電極またはソース電極との距離を狭めることが可能である。
【０１３３】
次に、第２の導電層８２１、８２２をマスクとして、第１の半導体領域をエッチングして第３の半導体領域８２３、８２４と第４の半導体領域を形成する。第３の半導体領域８２３、８２４は、ソース領域及びドレイン領域、またはコンタクト層として機能する。このとき、第２の半導体領域もエッチングされる。エッチングされた第２の半導体領域である第４の半導体領域８２５は、チャネル領域として機能する。
【０１３４】
次に、図９（Ｂ）に示すように、第２の導電層上に画素電極として機能する第３の導電層８３１を形成する。第３の導電層８３１の材料の代表例としては、透光性を有する導電膜、又は反射性を有する導電膜が挙げられる。透光性を有する導電膜の材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、タンタル（Ｔａ）などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化アルミニウム、窒化チタン、窒化タンタルなどが挙げられる。また、第３の導電層８３１の形成方法としては、スパッタリング法、蒸着法、ＣＶＤ法、塗布法等を適宜用いる。ここでは、第３の導電層８３１として、液滴吐出法により膜厚１１０ｎｍの酸化珪素を含む酸化インジウムスズ（ＩＴＯ）を成膜する。
【０１３５】
以上の工程により、アクティブマトリクス基板を形成することができる。なお、図９（Ｂ）の断面構造Ａ−Ｂ及びＣ−Ｄに対応する上面構造を図１１に示すので同時に参照する。
【０１３６】
次に、図９（Ｂ）に示すように、保護膜８３２を成膜する。保護膜８３２としては、シリコンターゲット、及びスパッタリングガスとしてアルゴン並びに酸素（流量比Ａｒ：Ｎ2＝１：１）を用いたスパッタリング法により、膜厚１００ｎｍの酸化珪素膜を形成した後、スパッタリングガスとしてアルゴン並びに窒素（流量比Ａｒ：Ｏ2＝１：１）を用いたスパッタリング法により、膜厚１００ｎｍの窒化珪素膜を成膜する。
【０１３７】
次に、保護膜８３２を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜８３３を形成する。なお、配向膜８３３は、斜方蒸着法により形成することもできる。
【０１３８】
次に、図１０（Ａ）に示すように、配向膜８８３及び第２の画素電極（対向電極）８８２が設けられた対向基板８８１において、画素部の周辺の領域に液滴吐出法により閉ループ状のシール材８７１を形成する。シール材８７１には、フィラーが混入されていてもよく、さらに、対向基板８８１にはカラーフィルタや遮蔽膜（ブラックマトリクス）などが形成されていても良い。
【０１３９】
次に、ディスペンサ式（滴下式）により、シール材８７１で形成された閉ループ内側に、液晶材料を滴下したのち、真空中で、配向膜８８３及び第２の画素電極（対向電極）８８２が設けられた対向基板８８１とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層８８４を形成する。なお、液晶層８８４を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式（汲み上げ式）を用いることができる。
【０１４０】
次に、ゲート線、ソース線の接続端子部における保護膜８３２、ゲート絶縁膜８０４の一部を除去して、ゲート線、ソース線の接続端子を露出する。
【０１４１】
次に、図１０（Ｂ）に示すように、接続導電層８８５を介して配線基板、代表的にはＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｅｒｃｕｉｔ）、（ゲート線として機能する第３の導電層に接続される配線基板８８６）を貼り付ける。さらに、配線基板と接続端子部との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。
【０１４２】
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース線（ゲート線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、静電破壊を防止することができる。
【０１４３】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。
【実施例２】
【０１４４】
図１２（Ａ）は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、又はＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モードであり、かつ白色ライト及びカラーフィルタを用いてカラー表示をする液晶モジュールの断面図を示す。
【０１４５】
図１２（Ａ）に示すように、アクティブマトリクス基板１６０１と対向基板１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
【０１４６】
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護膜１６１６が形成されており、外部からの衝撃を緩和している。
【０１４７】
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。配線基板１６１０には、画素駆動回路（ＩＣチップ、ドライバＩＣ等）、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
【０１４８】
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５、インバータ（図示しない。）はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
【０１４９】
図１２（Ｂ）は、フィールドシーケンシャルモードのように、カラーフィルタを用いず、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の光を発する冷陰極管またはダイオードを用い、且つ時間分割により画像を合成しカラー表示を行うことが可能な液晶モジュールの断面図である。図１２（Ａ）と比較して、カラーフィルタを有さない。また、ここでは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）それぞれに発光する冷陰極管１６２１〜１６２３が反射板１６１４内に設けられている。また、これらの冷陰極管の発光を制御するコントローラ（図示しない。）が設けられている。さらに、液晶層１６２４は、強誘電性液晶が充填され、高速動作が可能であるため、時間分割を用いて画像を合成することが可能である。
【０１５０】
なお、ＯＣＢモードのような液晶配向を用いて時間分割により画像を合成しても良い。
【実施例３】
【０１５１】
本実施例では、表示パネルの代表例の一つである発光表示パネルの作製方法について図１３〜図１５を用いて説明する。画素部の上面構造を図１５に示し、図１３及び図１４は、図１５の画素部のＡ−Ｂ（スイッチング用ＴＦＴ）、及びＣ−Ｄ（駆動用ＴＦＴ）に対応する断面構造を模式的に示したものである。
【０１５２】
図１３（Ａ）に示すように、基板９０１上に第１の絶縁層９０２を膜厚１００〜１０００ｎｍで形成する。ここでは、第１の絶縁層として、プラズマＣＶＤ法を用いた膜厚１００ｎｍの窒化酸化シリコン膜と減圧熱ＣＶＤ法を用いた膜厚５０ｎｍの酸化窒化シリコン膜を積層させて形成する。
【０１５３】
次に、非晶質半導体膜を膜厚１０〜１００ｎｍで形成する。ここでは減圧熱ＣＶＤ法を用いて膜厚５０ｎｍの非晶質シリコン膜９０３を形成する。次に、非晶質半導体膜の表面に形成された酸化膜を除去した後、非晶質半導体膜の一部にレーザビーム直接描画装置を用いてレーザ光９０４を照射して図１３（Ｂ）に示すような酸化珪素膜９１１、９１２を形成する。このとき、レーザ光が照射された領域において、非晶質半導体膜の一部が溶融した後、冷却され結晶化される。このとき、結晶化された半導体領域を９１３、９１４と示し、結晶化された半導体領域の周囲に残存する非晶質の半導体領域を９１５と示す。
【０１５４】
次に、酸化珪素膜９１１、９１２をマスクとして、非晶質の半導体領域９１５をエッチングして、図１３（Ｃ）に示すような結晶性を有する半導体領域９２１、９２２を形成する。次に、ゲート絶縁膜として機能する第２の絶縁層９２３を形成する。ここでは、ＣＶＤ法により酸化珪素膜を成膜する。
【０１５５】
次いで、ＴＦＴのチャネル領域となる領域にｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、ＴＦＴしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。なお、質量分離を行うイオンインプランテーション法を用いてもよい。
【０１５６】
次に、ゲート電極として機能する第１の導電層９２４〜９２６、および容量配線として機能する第１の導電層９２７を形成する。ここでは、液滴吐出法によりＡｇペーストと吐出し、レーザ光を照射して焼成し、第１の導電層９２４〜９２７を形成する。
【０１５７】
次いで、第１の導電層９２４〜９２７をマスクとして、自己整合的にリンを半導体領域に添加して、高濃度不純物領域９３０〜９３４を形成する。高濃度不純物領域のリンの濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3（代表的には２×１０20〜５×１０20ａｔｏｍｓ／ｃｍ3）となるように調整する。なお、結晶性を有する半導体領域９２１、９２２のうち、第１の導電層９２４〜９２７と重なる領域はチャネル領域となる。
【０１５８】
次いで、第１の導電層９２４〜９２７を覆う第３の絶縁層９３５を形成する。ここでは、水素を含む絶縁膜を成膜する。この後、半導体領域に添加された不純物元素の活性化および半導体領域の水素化を行う。水素を含む絶縁膜は、スパッタリング法により得られる窒化酸化珪素膜（ＳｉＮＯ膜）を用いる。
【０１５９】
次いで、半導体領域に達する開口部を形成した後、第２の導電層９４１〜９４４を形成する。第２の導電層９４１はソース線として機能し、第２の導電層９４２は第１の接続配線として機能し、第２の導電層９４３は電源線及び容量配線として機能し、第２の導電層９４４は第２の接続配線として機能する。本実施例ではモリブデン膜と、アルミニウムーシリコン合金膜と、モリブデン膜をスパッタ法で連続して形成した３層構造の積層膜を成膜した後、所望の形状にエッチングして第３の導電層を形成する。
【０１６０】
次に、図１４（Ａ）に示すように、第４の絶縁層９５１を形成する。第４の絶縁層としては、平坦化が可能な絶縁層が好ましい。平坦化が可能な絶縁層としては、実施の形態７で示される第４の絶縁層５４４と同様の材料及び手法を適宜用いることができる。ここではアクリル樹脂を成膜する。なお、第４の絶縁層として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子の迷光の吸収が第４の絶縁層に吸収され、各画素のコントラスト向上が可能である。
【０１６１】
次に、第４の絶縁層に公知のフォトリソグラフィー及びエッチングにより第４の絶縁層に開口部を設けると共に、第２の導電層（第２の接続配線）９４４の一部を露出する。次に、第３の導電層９５２を形成する。第３の導電層は、第１の画素電極として機能する。第３の導電層９５２としては、反射導電膜と透光性導電膜を積層して成膜する。ここでは、１〜２０％のニッケルを含むアルミニウム膜と酸化珪素を有するＩＴＯをスパッタリング法で積層する。なお、１〜２０％のニッケルを含むアルミニウムは、酸化物であるＩＴＯと接しても電食しないため好ましい。この後、反射導電膜と透光性導電膜の一部をエッチングして、第３の導電層９５２を形成する。
【０１６２】
なお、図１４（Ａ）の断面構造Ａ−Ｂ及びＣ−Ｄに対応する上面構造を図１５に示すので同時に参照する。
【０１６３】
次に、第３の導電層９５２の端部を覆って、隔壁（障壁、土手などとも呼ばれる）となる第５の絶縁層９６１を形成する。第５の絶縁層は、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。第５の絶縁層として、感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。
【０１６４】
また、第５の絶縁層として、上記有機材料に、色素、黒色顔料等の可視光を吸収する材料を溶解又は分散して、遮光性を有する絶縁物としてもよい。この場合、第５の絶縁層は、ブラックマトリックスとして機能するため、後に形成される発光素子からの迷光を吸収することができる。この結果、各素のコントラストが向上する。さらには、第４の絶縁層９５１も遮光性を有する絶縁物で設けることによって、第５の絶縁層９６１とのトータルで遮光の効果を得ることができる。
【０１６５】
次に、蒸着法、塗布法、液滴吐出法などにより、第３の導電層９５２表面及び第５の絶縁層９６１の端部上に発光物質を含む層９６２を形成する。この後、発光物質を含む層９６２上に、第２の画素電極として機能する第４の導電層９６３を形成する。ここでは、酸化珪素を含むＩＴＯをスパッタリング法により成膜する。この結果、第３の導電層、発光物質を含む層、及び第４の導電層により発光素子を形成することができる。発光素子を構成する導電層及び、発光物質を含む層の各材料は適宜選択し、各膜厚も調整する。
【０１６６】
なお、発光物質を含む層９６２を形成する前に、大気圧中で２００℃の熱処理を行い第５の絶縁層９６１中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層９６２を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
【０１６７】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
【０１６８】
次に、発光素子を覆って、水分の侵入を防ぐ透光性保護層９６４を形成する。透光性保護層９６４としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【０１６９】
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層（ゲート配線層）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、静電破壊を防止することができる。
【実施例４】
【０１７０】
上記実施例において適用可能な発光素子の形態を、図１６を用いて説明する。
【０１７１】
図１６（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層（ＨＩＬ）若しくは正孔輸送層（ＨＴＬ）４１、発光層（ＥＭ）４２、電子輸送層（ＥＴＬ）若しくは電子注入層（ＥＩＬ）４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
【０１７２】
図１６（Ｂ）は第２の画素電極１７側から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の画素電極１７側から光を放射することが可能となる。
【０１７３】
図１６（Ｅ）は、両方向、即ち第１の電極及び第２の電極側から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成すればよい。また、第１の画素電極１１上に、正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。
【０１７４】
図１６（Ｃ）は第１の画素電極１１側から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１側から光を放射することが可能となる。
【０１７５】
図１６（Ｄ）は第２の画素電極１７側から光を放射する例を示し、かつ、発光物質を含む層１６を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図１６（Ａ）の第２の画素電極１７と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の画素電極１７を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
【０１７６】
図１６（Ｆ）は、両方向、即ち第１の画素電極側及び第２の画素電極側から光を放射する例を示し、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電膜を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。また、第１の画素電極１１上に、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。
【実施例５】
【０１７７】
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図１７を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図１７（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図１７（Ｃ）〜（Ｆ）を用いて説明する。
【０１７８】
図１７（Ａ）及び（Ｂ）に示す画素は、列方向にソース線３７１０及び電源線３７１１、行方向にゲート線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。
【０１７９】
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施例ではｐチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。
【０１８０】
図１７（Ａ）、（Ｂ）に示す画素において、スイッチング用ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。
【０１８１】
図１７（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、即ち図１６（Ｃ）及び（Ｄ）の場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。
【０１８２】
図１７（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、即ち図１６（Ａ）及び（Ｂ）の場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号をソース線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。
【０１８３】
図１７（Ｂ）に示す画素は、ＴＦＴ３７０６とゲート線３７１５を追加している以外は、図１７（Ａ）に示す画素構成と同じである。
【０１８４】
ＴＦＴ３７０６は、新たに配置されたゲート線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、駆動用ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用ＴＦＴと呼ぶことができる。従って、図１７（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
【０１８５】
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０１８６】
次に、ＣＶＣＣ動作をする画素を図１７（Ｃ）〜（Ｆ）を用いて説明する。図１７（Ｃ）に示す画素は、図１７（Ａ）に示す画素構成に、電源線３７１２、電流制御用ＴＦＴ３７０４が設けられている。
【０１８７】
図１７（Ｅ）に示す画素は、駆動用ＴＦＴ３７０３のゲート電極が、行方向に配置された電源線３７１２に接続される点が異なっており、それ以外は図１７（Ｃ）に示す画素と同じ構成である。つまり、図１７（Ｃ）、（Ｅ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線３７１２が配置される場合（図１７（Ｃ））と、行方向に電源線３７１２が配置される場合（図１７（Ｅ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ３７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１７（Ｃ）、（Ｅ）として分けて記載する。
【０１８８】
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、電流制御用ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。
【０１８９】
図１７（Ｄ）及び（Ｆ）示す画素はそれぞれ、図１７（Ｃ）及び（Ｅ）に示す画素に、消去用ＴＦＴ３７０６とゲート線３７１５を追加している以外は、図１７（Ｃ）及び（Ｅ）に示す画素構成と同じである。
【０１９０】
なお、図１７（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図１７（Ｃ）〜（Ｆ）に示される動作構成を有する画素は、図１７（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。
【０１９１】
上記構成を有する画素は、電流制御用ＴＦＴ３７０４が線形領域で動作するために、電流制御用ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０１９２】
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。このため、図１７（Ａ）及び図１７（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。
【０１９３】
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。
【０１９４】
また、薄膜トランジスタの半導体領域が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。
【０１９５】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０１９６】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１９７】
以上のように、多様な画素回路を採用することができる。
【実施例６】
【０１９８】
本実施例では、表示パネルの一例として、発光表示パネルの外観について、図１８を用いて説明する。図１８（Ａ）は、第１の基板と、第２の基板との間を第１のシール材１２０５及び第２のシール材１２０６によって封止されたパネルの上面図であり、図１８（Ｂ）は、図１８（Ａ）のＡ−Ａ’における断面図に相当する。
【０１９９】
図１８（Ａ）において、点線で示された１２０１はソース線（ソース線）駆動回路、１２０２は画素部、１２０３はゲート線（ゲート線）駆動回路である。本実施例において、ソース線駆動回路１２０１、画素部１２０２、及びゲート線駆動回路１２０３は第１のシール材及び第２のシール材で封止されている領域内にある。第１のシール材としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第２のシール材としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第１のシール材１２０５及び第２のシール材１２０６はできるだけ水分や酸素を透過しない材料であることが望ましい。
【０２００】
また、画素部１２０２と第１のシール材１２０５との間に、乾燥剤を設けてもよい。さらには、画素部において、ゲート線又はソース線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
【０２０１】
乾燥剤をゲート線やソース線と重畳する領域に設けることで、また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第２の基板１２０４に固定することで、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。
【０２０２】
ここで、透湿性の高い樹脂としては、アクリル樹脂、エポキシ樹脂、シロキサンポリマー、ポリイミド、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の有機物、無機物を用いることができる。
【０２０３】
なお、１２１０は、ソース線駆動回路１２０１及びゲート線駆動回路１２０３に入力される信号を伝送するための接続配線であり、外部入力端子となるＦＰＣ（フレキシブルプリント配線）１２０９から、接続配線１２０８を介してビデオ信号やクロック信号を受け取る。
【０２０４】
次に、断面構造について図１８（Ｂ）を用いて説明する。第１の基板１２００上には駆動回路及び画素部が形成されており、ＴＦＴを代表とする半導体素子を複数有している。駆動回路としてソース線駆動回路１２０１と画素部１２０２とを示す。なお、ソース線駆動回路１２０１はｎチャネル型ＴＦＴ１２２１とｐチャネル型ＴＦＴ１２２２とを組み合わせたＣＭＯＳ回路が形成される。
【０２０５】
本実施例においては、同一基板上にソース線駆動回路、ゲート線駆動回路、及び画素部のＴＦＴが形成されている。このため、発光表示パネルの容積を縮小することができる。
【０２０６】
また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、駆動用ＴＦＴ１２１２とそのドレインに電気的に接続された反射性を有する導電膜からなる第１の画素電極（陽極）１２１３を含む複数の画素により形成される。
【０２０７】
また、これらのＴＦＴ１２１１、１２１２、１２２１、１２２２の層間絶縁膜１２２０としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、有機材料（ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン）、またはシロキサンポリマーを主成分とする材料を用いて形成することができる。
【０２０８】
また、第１の画素電極（陽極）１２１３の両端には絶縁物（隔壁、障壁、土手などと呼ばれる）１２１４が形成される。絶縁物１２１４上に形成する膜の被覆率（カバレッジ）を良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。
【０２０９】
また、第１の画素電極（陽極）１２１３上には、有機化合物材料の蒸着を行い、発光物質を含む層１２１５を選択的に形成する。また、発光物質を含む層１２１５上に第２の画素電極１２１６を形成する。
【０２１０】
発光物質を含む層１２１５は実施例４に示される構造を適宜用いることができる。
【０２１１】
こうして、第１の画素電極（陽極）１２１３、発光物質を含む層１２１５、及び第２の画素電極（陰極）１２１６からなる発光素子１２１７が形成される。発光素子１２１７は、第２の基板１２０４側に発光する。
【０２１２】
また、発光素子１２１７を封止するために保護積層１２１８を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。次に、保護積層１２１８と第２の基板１２０４とを、第１のシール材１２０５及び第２のシール材１２０６で接着する。なお、組成物を吐出する装置を用いて第２のシール材を滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材をアクティブマトリクス基板上に塗布した後、真空中で、第２の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。
【０２１３】
接続配線１２０８とＦＰＣ１２０９とは、異方性導電膜又は異方性導電樹脂１２２７で電気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
【０２１４】
なお、第２の基板１２０４と、保護積層１２１８との間には、不活性ガス、例えば窒素ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。
【０２１５】
また、第２の基板１２０４に着色層を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
【０２１６】
また、第２の基板１２０４表面には、偏光板及び位相差板を設けても良い。
【０２１７】
また、第１の基板１２００又は第２の基板１２０４の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示パネルを形成してもよい。このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２１８】
更には、発光表示パネルに電源回路、コントローラ等の外部回路を接続して、発光表示モジュールを形成することが可能である。
【０２１９】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。
【０２２０】
また、表示パネルとして、液晶表示パネル、発光表示パネルの例を示し、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ；デジタルマイクロミラーデバイス）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；プラズマディスプレイパネル）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示パネル又は表示モジュールに適宜適用することができる。
【実施例７】
【０２２１】
本実施例では、上記実施例に示した表示パネルへの駆動回路の実装について、図１９を用いて説明する。
【０２２２】
図１９（Ａ）に示すように、画素部１４０１の周辺にソース線駆動回路１４０２、及びゲート線駆動回路１４０３ａ、１４０３ｂを実装する。図１９（Ａ）では、ソース線駆動回路１４０２、及びゲート線駆動回路１４０３ａ、１４０３ｂ等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、ＣＯＧ方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板１４００上にＩＣチップ１４０５を実装する。ここでは、ＣＯＧ方式を用いる。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２２３】
なお、ソース線駆動回路１４０２の一部、例えばアナログスイッチを基板１４００上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２２４】
また、図１９（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１とゲート線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、ソース線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図１９（Ｂ）において、ソース線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２２５】
なお、ソース線駆動回路１４０２の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ＩＣチップで実装してもよい。
【０２２６】
さらに、図１９（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式によりソース線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図１９（Ｃ）において、ソース線駆動回路をＴＡＢ方式により実装しているが、ゲート線駆動回路をＴＡＢ方式により実装してもよい。
【０２２７】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０２２８】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上に回路を形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０２２９】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【実施例８】
【０２３０】
図２０（Ａ）に、本発明の一つであるＩＤチップの一形態を、斜視図で示す。２１０１は集積回路、２１０２はアンテナに相当し、アンテナ２１０２は集積回路２１０１に接続されている。２１０３は基板、２１０４はカバー材に相当する。集積回路２１０１及びアンテナ２１０２は、基板２１０３上に形成されており、カバー材２１０４は集積回路２１０１及びアンテナ２１０２を覆うように基板２１０３と重なっている。なお、カバー材２１０４は必ずしも用いる必要はないが、集積回路２１０１及びアンテナ２１０２をカバー材２１０４で覆うことで、ＩＤチップの機械的強度を高めることができる。また、集積回路上をアンテナが覆っていても良い。即ち、集積回路の占有面積とアンテナの占有面積が、等しくともよい。
【０２３１】
集積回路２１０１を上記実施の形態で示す半導体素子で構成することで、ばらつきの少ないＩＤチップを歩留まり高く作製することが可能である。
【０２３２】
図２０（Ｂ）に、本発明の一つであるＩＣカードの一形態を、斜視図で示す。２１０５は集積回路、２１０６はアンテナに相当し、アンテナ２１０６は集積回路２１０５に接続されている。２１０８はインレットシートとして機能する基板、２１０７、２１０９はカバー材に相当する。集積回路２１０５及びアンテナ２１０６はインレットシート２１０８上に形成されており、インレットシート２１０８は２つのカバー材２１０７、２１０９の間に挟まれている。なお本発明のＩＣカードは、集積回路２１０５に接続された表示装置を有していても良い。
【０２３３】
集積回路２１０５を、上記実施の形態又は上記実施例で示す半導体素子で構成することで、ばらつきの少ないＩＣカードを歩留まり高く作製することが可能である。
【実施例９】
【０２３４】
本発明の一つである非接触型のＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、無線タグ等に代表されるＩＤチップの典型的なブロック図を図２１に示す。図２１には、認証データ等の固定データを読み出す簡単な機能を有する構成を示した。同図において、ＩＤチップ１３０１は、アンテナ１３０２、高周波回路１３０３、電源回路１３０４、リセット回路１３０５、クロック発生回路１３０６、データ復調回路１３０７、データ変調回路１３０８、制御回路１３０９、不揮発性メモリ（ＮＶＭと表記）１３１０、ＲＯＭ１３１１によって構成されている。
【０２３５】
本実施例においては、電源回路１３０４、リセット回路１３０５、クロック発生回路１３０６、データ復調回路１３０７、データ変調回路１３０８、制御回路１３０９のいずれかに、上記実施の形態または上記実施例に示した半導体素子を用いることが可能である。以上より、ＩＤチップを効率よく作製することが可能となる。
【０２３６】
また、図２１に示した回路は全てガラス基板上、もしくはフレキシブル基板上、半導体基板上に形成されている。アンテナ１３０２はガラス基板上、もしくはフレキシブル基板上、半導体基板上に形成されていてもよいし、基板の外部にあり、基板内部の半導体集積回路と接続されるものであってもよい。
【０２３７】
高周波回路１３０３はアンテナ１３０２よりアナログ信号を受信し、またデータ変調回路１３０８より受け取ったアナログ信号をアンテナ１３０２から出力させる回路である。電源回路１３０４は受信信号から定電源を生成する回路、リセット回路１３０５はリセット信号を生成する回路、クロック発生回路１３０６はクロック信号を発生する回路、データ復調回路１３０７は受信した信号からデータを抽出する回路、データ変調回路１３０８は制御回路から受け取ったデジタル信号をもとにアンテナへ出力するアナログ信号を生成、あるいは、アンテナ特性を変化させる回路であり、以上の回路からアナログ部が構成される。
【０２３８】
一方、制御回路１３０９は受信した信号から抽出したデータを受け取って、データ読み出しを行う。具体的には、ＮＶＭ１３１０やＲＯＭ１３１１のアドレス信号を生成して、データの読み出しを行い、読み出したデータをデータ変調回路に送る。以上の回路からデジタル部が構成されている。
【実施例１０】
【０２３９】
実施の形態や実施例に示される半導体装置を有する電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図２３を参照して説明する。
【０２４０】
図２３（Ａ）に示す携帯情報端末は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯情報端末を安価に提供することができる。
【０２４１】
図２３（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なデジタルビデオカメラを安価に提供することができる。
【０２４２】
図２３（Ｃ）に示す携帯端末は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯端末を安価に提供することができる。
【０２４３】
図２３（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広く適用することができる。
【０２４４】
図２３（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。
【０２４５】
図２３（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、実施の形態１〜７、及び実施例１〜８で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なテレビジョン装置を安価に提供することができる。
【０２４６】
上記に挙げた電子機器において、二次電池を用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する手間を省くことができる。
【実施例１１】
【０２４７】
本実施例では、実施の形態２を用いて形成した半導体領域の断面について、図２４を用いて説明する。
【０２４８】
ガラス基板上に、ＣＶＤ法により膜厚５４ｎｍのアモルファスシリコン膜を成膜した。次に、アモルファスシリコン膜の表面に形成された酸化膜を、フッ酸水溶液を用いて除去した。
【０２４９】
次に、アモルファスシリコン膜の一部にＹＶＯ4レーザから射出されたレーザ光（波長５３２ｎｍ、ビーム径１５〜２０μｍ）を照射した。このとき、レーザ光が照射された領域には、酸化珪素膜が形成された。
【０２５０】
次に、テトラメチルアンモニウムハイドロオキサイドを用いてアモルファスシリコン膜をエッチングした。このとき、５０〜６０度のテトラメチルアンモニウムハイドロオキサイドにアモルファスシリコン膜１５０〜２００秒曝した。この結果、アモルファスシリコン膜において酸化珪素膜に覆われていない領域は、除去された。
【０２５１】
この後、酸化珪素膜を除去した。このときの、アモルファスシリコン膜において一部の領域がエッチングされた領域の段差形状を、触針式表面形状検査装置ＤＥＫＴＡＫ3ＳＴ
（日本真空技術株式会社製）測定した結果を、図２４に示す。
【０２５２】
図２４の横軸は、測定領域の幅を示し、縦軸は基板表面の凹凸を示す。幅１０μｍ程度（横軸３５〜４６μｍ）の領域において、膜厚５００〜５３０ｎｍの凸部が形成されていた。該領域を光学顕微鏡で観察したところ、アモルファスシリコン膜において一部がエッチングされた領域であった。
【０２５３】
以上の結果より、アモルファスシリコン膜にレーザ光を照射して酸化珪素膜を形成し、該酸化珪素膜をマスクとして、アモルファスシリコン膜をエッチングすることが可能である。
【図面の簡単な説明】
【０２５４】
【図１】本発明に係る半導体領域の作製工程を説明する断面図。
【図２】本発明に係る半導体領域の作製工程を説明する断面図。
【図３】本発明に係る半導体装置の作製工程を説明する断面図。
【図４】本発明に係る半導体装置の作製工程を説明する断面図。
【図５】本発明に係る半導体装置の作製工程を説明する断面図。
【図６】本発明に係る半導体装置の作製工程を説明する断面図。
【図７】本発明に係る半導体装置の作製工程を説明する断面図。
【図８】本発明に係る半導体装置の作製工程を説明する断面図。
【図９】本発明に係る半導体装置の作製工程を説明する断面図。
【図１０】本発明に係る半導体装置の作製工程を説明する断面図。
【図１１】本発明に係る半導体装置の作製工程を説明する上面図。
【図１２】本発明に係る液晶表示モジュールの構成を説明する断面図。
【図１３】本発明に係る半導体装置の作製工程を説明する断面図。
【図１４】本発明に係る半導体装置の作製工程を説明する断面図。
【図１５】本発明に係る半導体装置の作製工程を説明する上面図。
【図１６】本発明に適用可能な発光素子の形態を説明する図。
【図１７】本発明に適用可能な発光素子の回路を説明する図。
【図１８】本発明の発光表示パネルの構成を説明する上面図及び断面図。
【図１９】本発明に係る表示装置の駆動回路の実装方法を説明する上面図。
【図２０】本発明の半導体装置の一例を説明する斜視図。
【図２１】本発明の半導体装置の一例を説明するブロック図。
【図２２】本発明に適用可能なレーザビーム直接描画装置を説明する図。
【図２３】電子機器の一例を説明する図。
【図２４】本発明により形成された半導体領域の断面を説明する図。
【図２５】本発明に係る半導体領域の形状を説明する上面図。
【図２６】本発明に係る半導体領域の形状を説明する上面図。
【図１】
2006100810.tif 000003
【図２】
2006100810.tif 000004
【図３】
2006100810.tif 000005
【図４】
2006100810.tif 000006
【図５】
2006100810.tif 000007
【図６】
2006100810.tif 000008
【図７】
2006100810.tif 000009
【図８】
2006100810.tif 000010
【図９】
2006100810.tif 000011
【図１０】
2006100810.tif 000012
【図１１】
2006100810.tif 000013
【図１２】
2006100810.tif 000014
【図１３】
2006100810.tif 000015
【図１４】
2006100810.tif 000016
【図１５】
2006100810.tif 000017
【図１６】
2006100810.tif 000018
【図１７】
2006100810.tif 000019
【図１８】
2006100810.tif 000020
【図１９】
2006100810.tif 000021
【図２０】
2006100810.tif 000022
【図２１】
2006100810.tif 000023
【図２２】
2006100810.tif 000024
【図２３】
2006100810.tif 000025
【図２４】
2006100810.tif 000026
【図２５】
2006100810.tif 000027
【図２６】
2006100810.tif 000028