(57)【要約】【課題】  ＡＣ／ＤＣ電源回路を後付けする場合でも、ＰＤＰ毎に設定された最適な波高値の駆動パルスが供給されるＰＤＰ装置の実現。【解決手段】  複数のＸ及びＹ電極及び複数のアドレス電極とを有するＰＤＰ1と、Ｘ電極駆動回路、Ｙ電極駆動回路、アドレス電極駆動回路及び駆動制御回路とを有するＰＤＰ駆動回路10と、各駆動回路へ供給するＤＣ電源電圧を生成するＡＣ／ＤＣ電源回路7とを備えるＰＤＰ装置において、ＰＤＰ駆動回路10は、Ｘ電極駆動回路及びＹ電極駆動回路内のサステイン回路からＰＤＰ1へ供給するサステインパルスの波高値を制御するサステイン電圧制御回路15を備える。【選択図】      図３
2006053324.tif 000002
【特許請求の範囲】
【請求項１】
略平行に交互に配置された複数のＸ電極及び複数のＹ電極よりなり、隣接する前記Ｘ電極と前記Ｙ電極の間で放電を発生するサステイン電極群と、前記Ｘ及びＹ電極に対して略垂直に配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、
前記サステイン電極群にサステインパルスを印加するサステイン回路と、前記複数のアドレス電極にアドレスパルスを印加するアドレス電極駆動回路と、前記サステイン回路及び前記アドレス電極駆動回路へ供給する制御信号を生成する駆動制御回路とを有するプラズマディスプレイ駆動回路と、
ＡＣ電源電圧から、前記サステイン回路及び前記アドレス電極駆動回路へ供給するＤＣ電源電圧を生成するＡＣ／ＤＣ電源回路とを備えるプラズマディスプレイ装置において、
前記プラズマディスプレイ駆動回路は、前記サステインパルスの波高値を制御するサステイン電圧制御回路を備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記サステイン電圧制御回路は、前記サステイン回路の電源電圧を制御する請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記プラズマディスプレイ駆動回路は、前記アドレスパルスの波高値を制御するアドレス電圧制御回路を備える請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記アドレス電圧制御回路は、前記アドレス電極駆動回路の電源電圧を制御する請求項３に記載のプラズマディスプレイ装置。
【請求項５】
前記ＡＣ／ＤＣ電源回路から前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、共通の電源電圧である請求項３に記載のプラズマディスプレイ装置。
【請求項６】
前記ＡＣ／ＤＣ電源回路は電源トランスを備え、前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、前記電源トランスの同じ２次巻線から出力される請求項５に記載のプラズマディスプレイ装置。
【請求項７】
前記ＡＣ／ＤＣ電源回路は電源トランスを備え、前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、前記電源トランスの異なる２次巻線から出力される請求項５に記載のプラズマディスプレイ装置。
【請求項８】
略平行に交互に配置された複数のＸ電極及び複数のＹ電極よりなり、隣接する前記Ｘ電極と前記Ｙ電極の間で放電を発生するサステイン電極群と、前記Ｘ及びＹ電極に対して略垂直に配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、
前記サステイン電極群にサステインパルスを印加するサステイン回路と、前記複数のアドレス電極にアドレスパルスを印加するアドレス電極駆動回路と、前記サステイン回路及び前記アドレス電極駆動回路へ供給する制御信号を生成する駆動制御回路とを有するプラズマディスプレイ駆動回路と、
ＡＣ電源電圧から、前記サステイン回路及び前記アドレス電極駆動回路へ供給するＤＣ電源電圧を生成するＡＣ／ＤＣ電源回路とを備えるプラズマディスプレイ装置において、
前記プラズマディスプレイ駆動回路は、前記アドレスパルスの波高値を制御するアドレス電圧制御回路を備えることを特徴とするプラズマディスプレイ装置。
【請求項９】
前記アドレス電圧制御回路は、前記アドレス電極駆動回路の電源電圧を制御する請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記ＡＣ／ＤＣ電源回路は、所定範囲内の電源電圧を供給する請求項１から９のいずれか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置（ＰＤＰ装置）に関し、特に製造工程においてプラズマディスプレイパネルの各部に印加するパルスの波高値の正確な設定が容易に行えるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、自己発光型であるので視認性がよく、薄型で大画面表示及び高速表示が可能であることから、ＣＲＴに替わる表示パネルとして注目されている。
【０００３】
図１は、ＰＤＰ装置の全体ブロック図である。ＰＤＰ１は、ｎ本のＸ電極ＸとＹ電極Ｙを隣接して交互に配置して、ｎ組のＸ電極とＹ電極の組を形成し、各組のＸ電極とＹ電極の間で放電が行われ、表示のための発光が発生する。Ｙ電極とＸ電極は、表示電極、維持電極又はサステイン電極とも呼ばれることがあり、ここではサステイン電極と呼ぶ。アドレス電極Ａは、表示電極の伸びる方向に垂直な方向に設けら、Ｘ電極とＹ電極の組との交点部分に表示セルが形成される。
【０００４】
Ｙ電極は走査回路２に接続されている。走査回路２にはＹ電極の本数分のスイッチが設けられており、アドレス期間に走査回路２から各Ｙ電極に走査パルスが順に印加される。維持放電（サステイン）期間には、Ｙ電極サステイン回路４からのサステインパルスが全Ｙ電極に同時に印加されるように切り換えられる。Ｘ電極はＸ電極サステイン回路３に共通に接続される。ここでは、走査回路２及びＹ電極サステイン回路４を合わせてＹ電極駆動回路と称し、Ｘ電極サステイン回路３をＸ電極駆動回路と称する。更に、Ｘ電極サステイン回路３とＹ電極サステイン回路４は、サステイン動作時にＸ電極とＹ電極に印加されるサステインパルスを供給するので、サステイン回路と称する。アドレス電極はアドレス電極駆動回路５に接続される。駆動制御回路２０は、ＰＤＰ装置の各部を制御する信号を発生して供給する。また、ＡＣ／ＤＣ電源回路７は、ＡＣ電源電圧から、各駆動回路及び制御回路に供給する電源電圧を生成し、各部に供給する。例えば、サステインパルスの波高値に対応するサステイン電圧ＶｓはＡＣ／ＤＣ電源回路７で発生されてＸ電極サステイン回路３とＹ電極サステイン回路４、すなわちサステイン回路に供給される。また、アドレスパルスの波高値に対応するアドレス電圧ＶａはＡＣ／ＤＣ電源回路７で発生されてアドレス電極駆動回路５に供給される。更に、論理回路を駆動する電源電圧Ｖｃｃは、ＡＣ／ＤＣ電源回路７で発生されて、制御回路６などに供給される。なお図示していないが、電源電圧Ｖｃｃは、各駆動回路にも供給される。上記の回路の他にも、リセットパルスを形成するリセット回路などが設けられるが、ここでは省略している。
【０００５】
基本的なＰＤＰの構成については、特開２００１−２８２１８１号公報などに開示されているので、ここでは詳細な説明は省略し、本発明に直接関係する点についてのみ説明する。
【０００６】
図２は、従来のＰＤＰ装置に用いられる電源回路及び駆動回路の構成例を示す図である。図２に示すように、この回路は、ＡＣ／ＤＣ電源回路７、プラズマディスプレイ駆動回路（ＰＤＰ駆動回路）１０及びＰＤＰ１により構成される。ＰＤＰ駆動回路１０の駆動制御回路６とアドレス回路５は、図１の駆動制御回路６とアドレス電極駆動回路５に対応する。更に、上記のように、サステイン回路１１は、Ｘ電極サステイン回路３とＹ電極サステイン回路４に対応する。
【０００７】
図２に示すように、ＡＣ／ＤＣ電源回路７は、ＡＣ入力電圧を整流するＡＣ入力整流回路２１と、サステイン電圧Ｖｓを発生するサステイン電圧発生部２２と、アドレス電圧Ｖａを発生するアドレス電圧発生部３１とを有する。
【０００８】
サステイン電圧発生部２２は、絶縁トランスＴＦ１と、出力素子Ｔｒ１と、制御回路２３と、絶縁回路２４と、出力整流回路２５と、検出回路２６とを有する。絶縁トランスＴＦ１の１次巻線の一方の端はＡＣ入力整流回路２１に接続され、１次巻線の他端は出力素子Ｔｒ１を介してグランドに接続される。制御回路２３が、出力素子Ｔｒ１のオン・オフを制御することにより、ＡＣ入力整流回路２１から１次巻線への電流の供給と停止が制御され、２次巻線に交流電圧が発生する。２次巻線の１端には出力整流回路２５が接続され、２次巻線に発生した交流電圧が整流されて出力される。出力整流回路２５は、ダイオードＤ１と容量Ｃ１で構成される一般的な整流回路である。検出回路２６は、出力電圧と所定の電圧Ｖｓとの差を検出して、差信号を絶縁回路２４を介して制御回路２３に送る。絶縁トランスＴＦ１の１次側と２次側が絶縁されているため、差信号はフォトカプラ等で構成される絶縁回路２４を介して送られる。制御回路２３は、出力電圧が電圧Ｖｓより低い場合には、出力素子Ｔｒ１のオン・オフ周期におけるオン（導通）する時間を長くして、すなわちオンのデューティ比を高くし、出力電圧が電圧Ｖｓより高い場合には、出力素子Ｔｒ１をオフ（非導通）する時間を長くして、オンのデューティ比を低くするように制御する。
【０００９】
図示のように、アドレス電圧発生部３１は、絶縁トランスＴＦ２と、出力素子Ｔｒ２と、制御回路３２と、絶縁回路３３と、出力整流回路３４と、検出回路３５とを有し、その構成はサステイン電圧発生部２２とほぼ同じである。
【００１０】
図２に示した回路では、サステイン回路１１に最適なサステイン電源電圧Ｖｓを供給するため、ＰＤＰ駆動回路１０に配置された駆動制御回路６からＡＣ／ＤＣ電源回路７へサステイン電圧制御信号Ｓｃを送る。ＡＣ／ＤＣ電源回路７では、このサステイン電圧制御信号Ｓｃに基づいて、サステイン電源電圧Ｖｓを設定し、ＰＤＰ駆動回路１０内のサステイン回路１１に供給する。
【００１１】
同様に、アドレス回路５に最適なアドレス電源電圧Ｖａを供給するため、ＰＤＰ駆動回路１０に配置された駆動制御回路６からＡＣ／ＤＣ電源回路７へアドレス電圧制御信号Ａｃを送る。ＡＣ／ＤＣ電源回路７では、このアドレス電圧制御信号Ａｃに基づいて、アドレス電源電圧Ｖａを設定し、ＰＤＰ駆動回路１０内のアドレス回路５に供給する。
【００１２】
上記のサステイン電源電圧Ｖｓ、アドレス電源電圧Ｖａは、プラズマディスプレイパネル１へ供給するサステインパルスの波高値、アドレスパルスの波高値を決定しており、プラズマディスプレイパネル１毎に最適に設定する必要がある。このため、図２に示した回路では、サステイン電圧制御信号Ｓｃ、アドレス電圧制御信号Ａｃをプラズマディスプレイパネル１毎に調整し、上記サステイン電源電圧Ｖｓ、アドレス電源電圧Ｖａを最適な値に調整できるようにしている。
【００１３】
特開２００３−３０２９３２号公報は、その図４で図２の回路に類似した回路を記載し、更にＡＣ／ＤＣ電源回路を使用する場合に、プラズマディスプレイパネル毎に可変抵抗によりサステイン電源電圧Ｖｓを調整可能にして、プラズマディスプレイパネルを最適に発光させる構成を記載している。
【００１４】
【特許文献１】特開２００１−２８２１８１号公報
【特許文献２】特開２００３−３０２９３２号公報
【特許文献３】特開平１−３０４４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
一般的に、プラズマディスプレイパネル１とＰＤＰ駆動回路１０は、プラズマディスプレイパネルの製造メーカなどで生産してＴＶセットメーカへ出荷する形態がとられている。プラズマディスプレイパネルの製造メーカでは、ＰＤＰ駆動回路１０をプラズマディスプレイパネル１に接続した時点で、プラズマディスプレイパネル１を駆動するためのサステインパルスの波高値やアドレスパルスの波高値を、プラズマディスプレイパネル１毎に最適な値になるように設定している。この設定を行う場合、サステイン回路１１へ供給するサステイン電源電圧Ｖｓ及びアドレス電源電圧Ｖａは、標準の外部電源や冶具用ＡＣ／ＤＣ電源回路を使用して供給している。このようにしてサステインパルスの波高値やアドレスパルスの波高値が設定されたプラズマディスプレイパネル１は、ＴＶセットメーカに出荷され、各種の部品が付加されてプラズマディスプレイ装置として完成される。
【００１６】
ＴＶセットで使用されるＡＣ／ＤＣ電源回路７は、プラズマディスプレイパネル１を駆動するために必要な電源電圧の他、ＴＶチューナ電源電圧電圧、音声出力用電源電圧など、他の電源電圧も同時に発生することから、ＴＶセットメーカの総組立工程で取り付けられる。従って、ＴＶセットとして使用されるＡＣ／ＤＣ電源回路７は、プラズマディスプレイパネルの製造メーカでサステインパルスの波高値やアドレスパルスの波高値を設定した時に使用した電源回路と同じ電源電圧を出力するとは限らない。このため、場合によっては、ＴＶセットメーカで再度、サステインパルスの波高値やアドレスパルスの波高値を調整し直す必要が生じる場合がある。また、メンテナンスなどでＡＣ／ＤＣ電源回路のみを交換する場合、サステインパルスの波高値やアドレスパルスの波高値を調整し直す必要が生じる場合もあり得る。
【００１７】
いずれにしても、サステインパルスの波高値やアドレスパルスの波高値を調整するには、比較的高価な測定装置が必要である。そのため、ＴＶセットメーカやメンテナンスのサービスマンがサステインパルスの波高値やアドレスパルスの波高値を調整し直す場合、測定装置を装備する必要があり、製造コストやメンテナンスコストを増加させるという問題を生じる。
【００１８】
また、ＴＶセットメーカの総組立ラインに、プラズマディスプレイパネルの画質を確認しながらＡＣ／ＤＣ電源回路の電源電圧を調整する工程を設けると、生産ラインの効率を低下させる。
【００１９】
ＴＶセットメーカの中には、プラズマディスプレイパネルとＰＤＰ駆動回路を製造すると共に、最終的なＰＤＰ装置を製造するメーカもあるが、そのようなメーカでも、プラズマディスプレイパネルとＰＤＰ駆動回路を製造するデバイス部門と、ＰＤＰ装置を完成させるＴＶセット部門は異なるのが一般的であり、そのような場合には同様に上記の問題が生じる。
【００２０】
いずれにしろ、プラズマディスプレイパネルの画質を確認しながらサステインパルスの波高値やアドレスパルスの波高値を最適な値に調整するという大きなコストを要する作業を複数回行うことは、コスト増加の大きな要因になる。
【００２１】
本発明の目的は、ＡＣ／ＤＣ電源回路を後から取り付けた場合でも、一度プラズマディスプレイパネルに設定された最適な駆動パルスと同じ波高値の駆動パルスが常に供給されるプラズマディスプレイ装置の実現を目的とする。
【課題を解決するための手段】
【００２２】
上記目的を実現するため、本発明のプラズマディスプレイ装置は、サステイン電圧制御回路又はアドレス電圧制御回路又はその両方をＰＤＰ駆動回路内に設け、ＡＣ／ＤＣ電源回路から供給される電源電圧にかかわらず、駆動制御回路から出力されるサステイン電圧制御信号又はアドレス電圧制御信号又はその両方により、最適なサステインパルスの波高値又はアドレスパルスの波高値又はその両方がプラズマディスプレイパネルに供給できるようにする。
【発明の効果】
【００２３】
本発明によれば、ＡＣ／ＤＣ電源回路から供給される電源電圧にかかわらず、最適なサステインパルスの波高値又はアドレスパルスの波高値又はその両方がプラズマディスプレイパネルに供給できるので、ＡＣ／ＤＣ電源回路を後で取り付ける場合やＡＣ／ＤＣ電源回路を交換した場合でも、サステインパルスの波高値及び／又はアドレスパルスの波高値を再調整する必要がない。これにより、プラズマディスプレイ装置の製造コスト、メンテナンスコストを低減できる。
【発明を実施するための最良の形態】
【００２４】
図３は、本発明の第１実施例のプラズマディスプレイ装置の電源回路及び駆動回路の構成を示す図である。第１実施例のプラズマディスプレイ装置は、図１に示した全体構成を有し、電源回路及び駆動回路の部分のみが従来例と異なる。
【００２５】
図３と図２を比較して明らかなように、第１実施例の電源回路及び駆動回路は、ＰＤＰ駆動回路１０にサステイン電圧制御回路１５を設けた点が図２の従来例と異なる。第１実施例の電源回路及び駆動回路では、サステイン電圧制御回路１５が、駆動制御回路６から出力されるサステイン電圧制御信号Ｓｃ１に基づいて、ＡＣ／ＤＣ電源回路７から入力されるサステイン電源電圧Ｖｓを、最適なサステインパルスの波高値に対応する出力電圧Ｖｓｏに変換してから、サステイン回路１１に供給する。
【００２６】
パネルの製造工程で第１実施例のプラズマディスプレイパネル１にＰＤＰ駆動回路１０を接続する時、治具用電源からＰＤＰ駆動回路１０に電源電圧が供給されるようにした上で、ＰＤＰ１の画質を確認しながらサステインパルスの波高値が最適になるように、サステイン電圧制御信号Ｓｃ１を調整する。この設定は、ＰＤＰ１とＰＤＰ駆動回路１０の組み毎に行われる。後述するように、サステイン電圧制御信号Ｓｃ１は、供給される電源電圧に影響されずに所定の電位を発生する基準電源に基づいて発生された信号である。従って、ＡＣ／ＤＣ電源回路７から入力されるサステイン電源電圧Ｖｓが変化しても、サステイン回路１１に供給される出力電圧Ｖｓｏは、サステインパルスの波高値を最適にすることができる。
【００２７】
このように、第１実施例のＰＤＰ装置では、サステイン電圧の動作マージンが適切な範囲を確保できるように、ＰＤＰ１に印加されるサステインパルスの波高値を設定することができる。従って、ＡＣ／ＤＣ電源回路７で発生するサステイン電源電圧Ｖｓは、所定範囲の電圧であればよく、プラズマディスプレイパネル１毎に高精度に調整する必要はない。従って、ＴＶセットメーカにおける総組立工程でＡＣ／ＤＣ電源回路７を取り付ける場合や、メンテナンスなどでＡＣ／ＤＣ電源回路７を交換する場合でも、サステイン電源電圧Ｖｓを再調整する必要はない。
【００２８】
次に、第１実施例のサステイン電圧制御回路１５の構成を説明する。図４は、第１実施例のサステイン電圧制御回路１５の構成を示す図である。このサステイン電圧制御回路１５は、ＤＣ／ＤＣコンバータの一種である降圧チョッパ型電源電圧制御回路である。図示のように、このサステイン電圧制御回路１５は、サステイン電源電圧Ｖｓが入力される入力端子と、入力端子に接続されたサステイン電圧制御スイッチＱ１と、サステイン電圧制御スイッチＱ１のオン・オフを制御する制御回路１８と、サステイン電圧制御スイッチＱ１に接続されたインダクタンス素子Ｌ１と、インダクタンス素子Ｌ１の他端に接続された出力端子と、出力端子の電圧を検出して検出結果を制御回路へ供給する検出回路１７とを備える。図４の回路では、更に、サステイン電圧制御スイッチＱ１とインダクタンス素子Ｌ１の接続点とグランドの間に接続されたダイオードＤ１１と、出力端子とグランドの間に接続された容量Ｃ１１が設けられている。
【００２９】
検出回路１７は、出力端子とグランドの間に直列に接続された抵抗Ｒ１及びＲ２と、Ｒ１とＲ２の接続点に接続された抵抗Ｒ３と、Ｒ３の電圧とサステイン電圧御信号Ｓｃ１との差に応じた電圧信号を出力する増幅器ＡＭＰとを有する。また、制御回路１８は、発振回路１６と、発振回路１６の出力と増幅器ＡＭＰの出力を比較するコンパレータＣＯＭと、コンパレータＣＯＭの出力に基づいてサステイン電圧制御スイッチＱ１を駆動するドライバＤＲ１とを有する。
【００３０】
このサステイン電圧制御回路では、サステイン電圧制御スイッチＱ１をオン（導通）する時間を長くする、すなわちオンするデューティ比を高くすると出力端子に出力される出力電圧Ｖｓｏが増加し、Ｑ１をオンするデューティ比を小さくすると出力電圧Ｖｓｏが減少する。サステイン電圧御信号Ｓｃ１は、制御用コンピュータから出力されるデジタル信号を、基準電源の出力する基準電圧に基づいて変換したアナログ信号であり、デジタル信号の値を変化させることによりアナログ電圧値を変化させることができ、所定のデジタル信号の値に対して所定のアナログ電圧値が出力される。パネルの製造工程で、サステインパルスの波高値が最適になるようにデジタル信号の値を設定する。増幅器ＡＭＰは、出力電圧Ｖｓｏの設定された電圧との差に応じた電圧信号を出力する。コンパレータＣＯＭは、発振回路１６の出力する三角波状の信号と増幅器ＡＭＰを出力を比較し、増幅器ＡＭＰの出力信号のレベルに応じてデューティ比が変化する方形波信号を出力する。ドライバＤＲ１は、この方形波信号に基づいてサステイン電圧制御スイッチＱ１をオンするデューティ比を変化させる。このように、このサステイン電圧制御回路では、出力電圧Ｖｓｏが設定された電圧値より低い時には、サステイン電圧制御スイッチＱ１がオンするデューティ比を増加し、出力電圧Ｖｓｏが設定された電圧値より高い時には、サステイン電圧制御スイッチＱ１がオンするデューティ比を減少させて、出力電圧Ｖｓｏが設定された電圧値になるように制御する。以上の制御は、ＰＷＭ(Pulse Width Modulation)として知られている。
【００３１】
以上説明したように、第１実施例のサステイン電圧制御回路では、入力されるサステイン電源電圧Ｖｓにかかわらず、常にサステインパルスの波高値が最適になるように出力電圧Ｖｓｏが出力される。もちろん、このような調整が可能なサステイン電源電圧Ｖｓの変動範囲が存在するので、入力されるサステイン電源電圧Ｖｓはこの変動範囲内であることが必要である。
【００３２】
サステイン電圧制御回路１５は、図４に示した回路構成に限定されず、他の構成でも実現可能である。以下、サステイン電圧制御回路１５の変形例を説明する。
【００３３】
図５は、サステイン電圧制御回路１５の変形例を示す図である。図５のサステイン電圧制御回路は、図４のサステイン電圧制御回路において、サステイン電圧制御信号Ｓｃ１の代わりに、基準電源Ｖｒｅｆと可変抵抗ＶＲで構成される電圧調整回路を設けた点が異なる。図５のサステイン電圧制御回路を使用した場合、パネルの製造工程で、サステインパルスの波高値が最適になるように可変抵抗ＶＲの値を設定する。これにより、供給されるサステイン電源電圧Ｖｓが変化しても、出力電圧Ｖｓｏは設定された値になる。この場合、図３の回路において、駆動制御回路６からサステイン電圧制御信号Ｓｃ１を出力する必要はない。
【００３４】
図６は、サステイン電圧制御回路１５の他の変形例を示す図である。図６のサステイン電圧制御回路は、ＤＣ／ＤＣコンバータの一種である昇圧チョッパ型電源電圧制御回路である。図６のサステイン電圧制御回路１５は、サステイン電源電圧Ｖｓが入力される入力端子と、入力端子に接続されたインダクタンス素子Ｌ２と、インダクタンス素子Ｌ２の他端とグランド間に接続されたサステイン電圧制御スイッチＱ２と、サステイン電圧制御スイッチＱ２のオン・オフを制御する制御回路１８と、インダクタンス素子Ｌ２とサステイン電圧制御スイッチＱ２の接続点に接続された整流回路と、整流回路に接続された出力端子と、出力端子の電圧を検出し、検出結果を制御回路１８へ供給する検出回路１７とを有する。整流回路は、図示のようにダイオードＤ１２と容量Ｃ１２で構成される。検出回路１７及び制御回路１８は、図４と同じ構成の回路で実現できる。
【００３５】
図６のサステイン電圧制御回路も、サステイン電圧制御スイッチＱ２のオン・オフ制御におけるデューティ比を制御することにより出力電圧を変えることができる。図５のサステイン電圧制御回路では、出力電圧Ｖｓｏは入力されるサステイン電源電圧Ｖｓ以上にならないが、図６のサステイン電圧制御回路では、出力電圧Ｖｓｏは入力されるサステイン電源電圧Ｖｓ以上にすることが可能である。
【００３６】
プラズマディスプレイパネルの駆動回路では、正の出力電圧＋Ｖｓ／２と負の出力電圧−Ｖｓ／２サステイン電圧を、交互にＸ電極とＹ電極に印加することにより、Ｘ電極とＹ電極間にサステイン電圧Ｖｓを印加することが行われている。次に説明するサステイン電圧制御回路はこのような駆動に適した回路である。
【００３７】
図７は、サステイン電圧制御回路１５の他の変形例を示す図である。図７のサステイン電圧制御回路は、ＤＣ／ＤＣコンバータの一種であるトランスを使用した電源電圧制御回路である。図７のサステイン電圧制御回路は、サステイン電源電圧Ｖｓが入力される入力端子と、１次巻線ＴＣ１が入力端子に接続されたトランスＴ１１と、トランスＴ１１の１次巻線ＴＣ１の他端に接続されたサステイン電圧制御スイッチＱ３と、サステイン電圧制御スイッチＱ３のオン・オフを制御する制御回路１８と、一端がグランドに接続されたトランスＴ１１の第１の２次巻線ＴＣ２１と、第１の２次巻線ＴＣ２１の他端に接続された第１の整流回路と、第１の整流回路に接続された正の出力電圧＋Ｖｓｏ／２を出力する第１の出力端子と、一端がグランドに接続されたトランスＴ１１の第２の２次巻線ＴＣ２２と、第２の２次巻線ＴＣ２２の他端に接続された第２の整流回路と、第２の整流回路に接続された負の出力電圧−Ｖｓｏ／２を出力する第２の出力端子と、第１の出力端子に発生する電圧＋Ｖｓｏ／２を検出し、検出結果を制御回路１８へ供給する検出回路１７とを有する。第１の整流回路はダイオードＤ１３と容量Ｃ１３で、第２の整流回路はダイオードＤ１４と容量Ｃ１４で構成される。検出回路１７及び制御回路１８は、図４と同じ構成の回路で実現できる。
【００３８】
図７のサステイン電圧制御回路は、トランスＴ１１の２次巻線から第１及び第２の整流回路を介して、正の出力電圧＋Ｖｓｏ／２と負の出力電圧−Ｖｓｏ／２を出力する。図７のサステイン電圧制御回路も、サステイン電圧制御スイッチＱ３のオン・オフ制御におけるデューティ比を制御することにより出力電圧を変えることができる。
【００３９】
更に、図７のサステイン電圧制御回路では、検出回路１７が正の出力電圧＋Ｖｓｏ／２を検出し、サステイン電圧制御信号Ｓｃ１との差を演算し、その演算結果に基づいてサステイン電圧制御スイッチＱ３のオン・オフ制御におけるデューティ比を制御している。この時、負の出力電圧−Ｖｓｏ／２は、正の出力電圧＋Ｖｓｏ／２と対称に変化するので、正の出力電圧＋Ｖｓｏ／２と負の出力電圧−Ｖｓｏ／２の両方が最適な値になるように制御できる。なお、トランスＴ１１の第１の２次巻線ＴＣ２１と第２の２次巻線ＴＣ２２を、２つの巻線を２本同時に巻く結合の強いバイファイラ巻で巻くことにより、正の出力電圧＋Ｖｓｏ／２と負の出力電圧−Ｖｓｏ／２の電圧設定値の誤差を小さくすることができると共に、２つの出力電圧のレギュレーション特性の差を小さくできる。
【００４０】
以上説明したように、図７のサステイン電圧制御回路を使用することにより、サステイン回路１１へ正の出力電圧＋Ｖｓｏ／２と負の出力電圧−Ｖｓｏ／２の２つの電圧値を供給でき、しかも供給されるサステイン電源電圧Ｖｓにかかわらず常に設定された電圧値を供給できる。
【００４１】
図８は、サステイン電圧制御回路１５の他の変形例を示す図である。図７と図８を比較して明らかなように、図７のサステイン電圧制御回路では、検出回路１７が正の出力電圧＋Ｖｓｏ／２を検出して制御していたのに対して、図８のサステイン電圧制御回路では、負の出力電圧−Ｖｓｏ／２を検出して制御する点が異なる。図８の回路では、レベルシフト回路１９を設けて、検出回路１７の出力をグランドを基準にした電圧信号に変換した後、制御回路１８に供給している。図８の回路では、サステインパルスのローレベル側の電位をより安定に保つことができる。他の効果は、図７の回路と同じである。
【００４２】
図９は、サステイン電圧制御回路１５の他の変形例を示す図である。図９のサステイン電圧制御回路では、可飽和トランスＴ２１を用いて出力電圧Ｖｓｏの制御を行っている。可飽和トランスＴ２１は、制御巻線ＴＣ５２、被制御巻線ＴＣ５１、コア、及び永久磁石などで構成され、コアに永久磁石などを密着させて飽和を可能にしたトランスである。図９の回路では、制御巻線ＴＣ５２に制御電流を流すことにより飽和させている。可飽和トランスＴ２１が飽和すると、被制御巻線ＴＣ５１のインダクタンスが小さくなり、被制御巻線の両端間の電圧が小さくなる。この結果、出力電圧Ｖｓｏが上昇する。反対に、制御巻線ＴＣ５２に流す制御電流を減少させると、コアは非飽和状態になり、被制御巻線ＴＣ５１のインダクタンスが大きくなる。この結果、被制御巻線の両端間の電圧が大きくなり、出力電圧Ｖｓｏが低下する。
【００４３】
図９の回路では、検出回路１７が出力電圧Ｖｓｏとサステイン電圧制御信号Ｓｃ１との差を検出し、検出信号を制御回路１８へ供給している。制御回路１８は、検出信号に基づいて、可飽和トランスＴ２１の制御巻線ＴＣ５２へ供給する制御電流を変化させて、出力電圧Ｖｓｏを制御している。図９に示した回路では、大電流を制御するスイッチング回路（スイッチ素子）を使用せずに、出力電圧Ｖｓｏを制御できるので、発生する電磁波ノイズを小さくできる効果がある。
【００４４】
以上、サステイン電圧制御回路の変形例を説明したが、比較的高電圧（５０〜数百Ｖ）の入力電圧を調整できる回路であれば、どのような回路を使用してもよい。
【００４５】
図１０は、本発明の第２実施例のＰＤＰ装置の電源回路及び駆動回路の構成を示す図である。図３と比較して明らかなように、第２実施例の電源回路及び駆動回路は、ＰＤＰ駆動回路１０内にアドレス電圧制御回路４１を設けた点が第１実施例の回路と異なる。第２実施例の電源回路及び駆動回路では、アドレス電圧制御回路４１が、駆動制御回路６から出力されるアドレス電圧制御信号に基づいて、ＡＣ／ＤＣ電源回路７から入力されるアドレス電源電圧Ｖａを、アドレスパルスの最適な波高値に対応した出力電圧Ｖａｏに変換してアドレス回路５に供給している。
【００４６】
第２実施例のＰＤＰ装置では、ＰＤＰ１にＰＤＰ駆動回路１０を接続した後、出力電圧Ｖａｏを最適な値に設定する。この出力電圧Ｖａｏの設定においては、出力電圧Ｖａｏをプラズマディスプレイパネル毎に変化させて、アドレスパルスの波高値を調整する。この結果、アドレス電圧の動作マージンが適切な範囲を確保できるように、アドレスパルスの波高値を設定することができる。
【００４７】
このように、図１０の電源回路及び駆動回路を用いることにより、ＰＤＰ駆動回路１０内でアドレス回路５の電源電圧を最適な値に調整することができる。この結果、図１０におけるＡＣ／ＤＣ電源回路７で発生するアドレス電源電圧Ｖａは、所定範囲内の電圧であればよく、プラズマディスプレイパネル毎に高精度に調整する必要はない。従って、ＴＶセットメーカにおける総組立工程でＡＣ／ＤＣ電源回路７を取り付ける場合でも、アドレス電源電圧Ｖａの再調整を行う必要はない。また、メンテナンスなどでＡＣ／ＤＣ電源回路７を交換する場合でも、アドレス電源電圧Ｖａを調整する必要はない。
【００４８】
アドレス電圧制御回路４１は、図４から図９に示したサステイン電圧制御回路と同様の回路で実現できる。
【００４９】
第２実施例の他の部分は、第１実施例と同じである。
【００５０】
図１１は、本発明の第３実施例のＰＤＰ装置の電源回路及び駆動回路の構成を示す図である。図１０と比較して明らかなように、第３実施例の電源回路及び駆動回路は、ＡＣ／ＤＣ電源回路７で発生したサステイン電源電圧Ｖｓを、サステイン電圧制御回路１５とアドレス電圧制御回路４１に共通に供給するように、電源回路を簡略化した点が第２実施例と異なる。サステイン電圧制御回路１５は、第１及び第２実施例と同様に、サステイン電源電圧Ｖｓから最適なサステイン出力電圧Ｖｓｏを生成してサステイン回路１１に供給する。アドレス電圧制御回路４１は、サステイン電源電圧Ｖｓから最適なアドレス出力電圧Ｖａｏを生成してアドレス回路５に供給する。なお、最適なアドレス出力電圧Ｖａｏとサステイン電源電圧Ｖｓの差が大きい場合には、アドレス電圧制御回路４１における電力損失が大きくなるので、第３実施例の回路はアドレス出力電圧Ｖａｏとサステイン電源電圧Ｖｓの差があまり大きくない時に使用することが望ましい。
【００５１】
第３実施例の回路は、第２実施例の回路と同様の効果が得られると共に、更にＡＣ／ＤＣ電源回路７の部品点数を低減して製造コストを低減できる。
【００５２】
図１２は、本発明の第４実施例のＰＤＰ装置の電源回路及び駆動回路の構成を示す図である。図１０と比較して明らかなように、第４実施例の電源回路及び駆動回路は、第２実施例のＡＣ／ＤＣ電源回路７において、サステイン電源電圧Ｖｓとアドレス電源電圧Ｖａを発生する回路を共通化した構成を有する。第４実施例の電源回路では、１つの１次巻線ＴＣ６と、２つの２次巻線ＴＣ７１とＴＣ７２とを有するトランスＴＦ３を使用し、２次巻線ＴＣ７１とＴＣ７２の出力を整流回路２７と２８でそれぞれ整流してサステイン電源電圧Ｖｓとアドレス電源電圧Ｖａを発生させている。
【００５３】
第４実施例の回路は、第２実施例の回路と同様の効果が得られると共に、ＡＣ／ＤＣ電源回路７の部品点数を低減して製造コストを低減できる。また、第４実施例の回路は、第３実施例のＡＣ／ＤＣ電源回路７ほどは部品点数を低減できないが、アドレス電源電圧Ｖａをサステイン電源電圧Ｖｓと独立に発生するので、第３実施例の回路より電力損失を低減できる。
【００５４】
以上本発明の実施例を説明したが、当業者であれば他にも各種の変形例が可能であることが容易に理解できるであろう。
【００５５】
なお、従来のプラズマディスプレイ装置において、サステイン電源電圧Ｖｓやアドレス電源電圧Ｖａ以外に、リセットパルスやスキャンパルスなどを形成するためのリセット用電源電圧Ｖｗ、スキャン用電源電圧Ｖｓｃなどを用いる場合がある。リセット用電源電圧Ｖｗを発生するリセット電源回路、スキャン用電源電圧Ｖｓｃを発生するスキャン電源回路などは負荷電流が小さいため、従来の装置では、ＰＤＰ駆動回路内にこれらの回路を設ける場合があった。
【００５６】
しかしながら、リセット用電源電圧Ｖｗ、スキャン用電源電圧Ｖｓｃなどは、サステイン電源電圧Ｖｓやアドレス電源電圧Ｖａに比べて、電圧が高精度に設定されている必要はない。そのため、これらの電圧をプラズマディスプレイパネル毎に高精度に設定したり、再調整する必要はなかった。従って、本発明のようにＰＤＰ駆動回路内にサステイン電圧制御回路及びアドレス電圧制御回路を設けることは、ＰＤＰ駆動回路内にリセット電源回路及びスキャン電源回路を設けることとは技術的意義がまったく異なり、単純応用しただけでは本発明の構成や効果を得ることはできない。
（付記１）
略平行に交互に配置された複数のＸ電極及び複数のＹ電極よりなり、隣接する前記Ｘ電極と前記Ｙ電極の間で放電を発生するサステイン電極群と、前記Ｘ及びＹ電極に対して略垂直に配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、
前記サステイン電極群にサステインパルスを印加するサステイン回路と、前記複数のアドレス電極にアドレスパルスを印加するアドレス電極駆動回路と、前記サステイン回路及び前記アドレス電極駆動回路へ供給する制御信号を生成する駆動制御回路とを有するプラズマディスプレイ駆動回路と、
ＡＣ電源電圧から、前記サステイン回路及び前記アドレス電極駆動回路へ供給するＤＣ電源電圧を生成するＡＣ／ＤＣ電源回路とを備えるプラズマディスプレイ装置において、
前記プラズマディスプレイ駆動回路は、前記サステインパルスの波高値を制御するサステイン電圧制御回路を備えることを特徴とするプラズマディスプレイ装置。（１）
（付記２）
前記サステイン電圧制御回路は、前記サステイン回路の電源電圧を制御する付記１に記載のプラズマディスプレイ装置。（２）
（付記３）
前記プラズマディスプレイ駆動回路は、前記アドレスパルスの波高値を制御するアドレス電圧制御回路を備える付記１に記載のプラズマディスプレイ装置。（３）
（付記４）
前記アドレス電圧制御回路は、前記アドレス電極駆動回路の電源電圧を制御する付記３に記載のプラズマディスプレイ装置。（４）
（付記５）
前記ＡＣ／ＤＣ電源回路から前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、共通の電源電圧である付記３に記載のプラズマディスプレイ装置。（５）
（付記６）
前記ＡＣ／ＤＣ電源回路は電源トランスを備え、前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、前記電源トランスの同じ２次巻線から出力される付記５に記載のプラズマディスプレイ装置。（６）
（付記７）
前記ＡＣ／ＤＣ電源回路は電源トランスを備え、前記サステイン電圧制御回路及び前記アドレス電圧制御回路へ供給される電圧は、前記電源トランスの異なる２次巻線から出力される付記５に記載のプラズマディスプレイ装置。（７）
（付記８）
略平行に交互に配置された複数のＸ電極及び複数のＹ電極よりなり、隣接する前記Ｘ電極と前記Ｙ電極の間で放電を発生するサステイン電極群と、前記Ｘ及びＹ電極に対して略垂直に配置された複数のアドレス電極とを有するプラズマディスプレイパネルと、
前記サステイン電極群にサステインパルスを印加するサステイン回路と、前記複数のアドレス電極にアドレスパルスを印加するアドレス電極駆動回路と、前記サステイン回路及び前記アドレス電極駆動回路へ供給する制御信号を生成する駆動制御回路とを有するプラズマディスプレイ駆動回路と、
ＡＣ電源電圧から、前記サステイン回路及び前記アドレス電極駆動回路へ供給するＤＣ電源電圧を生成するＡＣ／ＤＣ電源回路とを備えるプラズマディスプレイ装置において、
前記プラズマディスプレイ駆動回路は、前記アドレスパルスの波高値を制御するアドレス電圧制御回路を備えることを特徴とするプラズマディスプレイ装置。（８）
（付記９）
前記アドレス電圧制御回路は、前記アドレス電極駆動回路の電源電圧を制御する付記８に記載のプラズマディスプレイ装置。（９）
（付記１０）
前記ＡＣ／ＤＣ電源回路は、所定範囲内の電源電圧を供給する付記１から９のいずれかに記載のプラズマディスプレイ装置。（１０）
（付記１１）
前記サステイン電圧制御回路は、前記サステインパルスの波高値を、サステイン電圧制御信号として出力される基準電位と比較し、比較結果に基づいて制御を行う付記１又は２に記載のプラズマディスプレイ装置。
（付記１２）
前記アドレス電圧制御回路は、前記アドレスパルスの波高値を、アドレス電圧制御信号として出力される基準電位と比較し、比較結果に基づいて制御を行う付記３、４、８又は９のいずれかに記載のプラズマディスプレイ装置。
（付記１３）
前記サステイン電圧制御回路は、基準電位発生回路を備え、前記サステインパルスの波高値を前記基準電位発生回路の出力する基準電位と比較し、比較結果に基づいて制御を行う付記１又は２に記載のプラズマディスプレイ装置。
（付記１４）
前記アドレス電圧制御回路は、基準電位発生回路を備え、前記アドレスパルスの波高値を前記基準電位発生回路の出力する基準電位と比較し、比較結果に基づいて制御を行う付記３、４、８又は９のいずれかに記載のプラズマディスプレイ装置。
（付記１５）
前記サステイン電圧制御回路は、ＤＣ／ＤＣコンバータ回路を有する付記２に記載のプラズマディスプレイ装置。
（付記１６）
前記アドレス電圧制御回路は、ＤＣ／ＤＣコンバータ回路を有する付記４又は９に記載のプラズマディスプレイ装置。
（付記１７）
前記サステイン電圧制御回路は、降圧チョッパ型電源電圧制御回路を有する付記２に記載のプラズマディスプレイ装置。
（付記１８）
前記アドレス電圧制御回路は、降圧チョッパ型電源電圧制御回路を有する付記４又は９に記載のプラズマディスプレイ装置。
（付記１９）
前記サステイン電圧制御回路は、入力端子と、前記入力端子に接続されたサステイン電圧制御スイッチと、前記サステイン電圧制御スイッチのオン・オフを制御する制御回路と、前記サステイン電圧制御スイッチに接続されたインダクタンス素子と、前記インダクタンス素子の他端に接続された出力端子と、前記出力端子の電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記２に記載のプラズマディスプレイ装置。
（付記２０）
前記アドレス電圧制御回路は、入力端子と、前記入力端子に接続されたアドレス電圧制御スイッチと、前記アドレス電圧制御スイッチのオン・オフを制御する制御回路と、前記アドｒス電圧制御スイッチに接続されたインダクタンス素子と、前記インダクタンス素子の他端に接続された出力端子と、前記出力端子の電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記４又は９に記載のプラズマディスプレイ装置。
（付記２１）
前記サステイン電圧制御回路は、昇圧チョッパ型電源電圧制御回路を有する付記２に記載のプラズマディスプレイ装置。
（付記２２）
前記アドレス電圧制御回路は、昇圧チョッパ型電源電圧制御回路を有する付記４又は９に記載のプラズマディスプレイ装置。
（付記２３）
前記サステイン電圧制御回路は、入力端子と、前記入力端子に接続されたインダクタンス素子と、前記インダクタンス素子の他端とグランド間に接続されたサステイン電圧制御スイッチと、前記サステイン電圧制御スイッチのオン・オフを制御する制御回路と、前記インダクタンス素子と前記サステイン電圧制御スイッチの接続点に接続された整流回路と、前記整流回路に接続された出力端子と、前記出力端子の電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記２に記載のプラズマディスプレイ装置。
（付記２４）
前記アドレス電圧制御回路は、入力端子と、前記入力端子に接続されたインダクタンス素子と、前記インダクタンス素子の他端とグランド間に接続されたアドレス電圧制御スイッチと、前記アドレス電圧制御スイッチのオン・オフを制御する制御回路と、前記インダクタンス素子と前記アドレス電圧制御スイッチの接続点に接続された整流回路と、前記整流回路に接続された出力端子と、前記出力端子の電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記４又は９に記載のプラズマディスプレイ装置。
（付記２５）
前記サステイン電圧制御回路は、入力端子と、前記入力端子に接続されたトランスの１次巻線と、前記１次巻線の他端に接続されたサステイン電圧制御スイッチと、前記サステイン電圧制御スイッチのオン・オフを制御する制御回路と、一端がグランドに接続された前記トランスの第１の２次巻線と、前記第１の２次巻線の他端に接続された第１の整流回路と、前記第１の整流回路に接続された正の出力電圧を出力する第１の出力端子と、一端がグランドに接続された前記トランスの第２の２次巻線と、前記第２の２次巻線の他端に接続された第２の整流回路と、前記第２の整流回路に接続された負の出力電圧を出力する第２の出力端子と、前記第１の出力端子に発生する電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記２に記載のプラズマディスプレイ装置。
（付記２６）
前記サステイン電圧制御回路は、入力端子と、前記入力端子に接続されたトランスの１次巻線と、前記１次巻線の他端に接続されたサステイン電圧制御スイッチと、前記サステイン電圧制御スイッチのオン・オフを制御する制御回路と、一端がグランドに接続された前記トランスの第１の２次巻線と、前記第１の２次巻線の他端に接続された第１の整流回路と、前記第１の整流回路に接続された正の出力電圧を出力する第１の出力端子と、一端がグランドに接続された前記トランスの第２の２次巻線と、前記第２の２次巻線の他端に接続された第２の整流回路と、前記第２の整流回路に接続された負の出力電圧を出力する第２の出力端子と、前記第２の出力端子に発生する電圧を検出し、検出結果を前記制御回路へ供給する検出回路とを備える付記２に記載のプラズマディスプレイ装置。
（付記２７）
前記検出回路と前記制御回路との間に設けられたレベルシフト回路を更に備える付記２６に記載のプラズマディスプレイ装置。
【産業上の利用可能性】
【００５７】
本発明のプラズマディスプレイ装置は、サステインパルスやアドレスパルスの波高値が最適に設定されているので高品質の表示が可能であると共に、製造工程の作業を低減できるので低コストで製造でき、メンテナンス費用を低減できる。従って、各種の用途に、高品質の薄型ディスプレイを低コストで提供できる。
【図面の簡単な説明】
【００５８】
【図１】プラズマディスプレイ（ＰＤＰ）装置の全体構成を示すブロック図である。
【図２】従来のＰＤＰ装置の電源回路及び駆動回路の構成例を示す図である。
【図３】本発明の第１実施例のＰＤＰ装置の電源回路及び駆動回路の構成例を示す図である。
【図４】第１実施例の電源回路及び駆動回路で使用するサステイン電圧制御回路の構成を示す図である。
【図５】第１実施例のサステイン電圧制御回路の他の構成例を示す図である。
【図６】第１実施例のサステイン電圧制御回路の他の構成例を示す図である。
【図７】第１実施例のサステイン電圧制御回路の他の構成例を示す図である。
【図８】第１実施例のサステイン電圧制御回路の他の構成例を示す図である。
【図９】第１実施例のサステイン電圧制御回路の他の構成例を示す図である。
【図１０】本発明の第２実施例のＰＤＰ装置の電源回路及び駆動回路の構成例を示す図である。
【図１１】本発明の第３実施例のＰＤＰ装置の電源回路及び駆動回路の構成例を示す図である。
【図１２】本発明の第４実施例のＰＤＰ装置の電源回路及び駆動回路の構成例を示す図である。
【符号の説明】
【００５９】
１    プラズマディスプレイパネル
５    アドレス回路
６    駆動制御回路
７    ＡＣ／ＤＣ電源回路
１０    ＰＤＰ駆動回路
１１    サステイン回路
１５    サステイン電圧制御回路
４１    アドレス電圧制御回路
【図１】
2006053324.tif 000003
【図２】
2006053324.tif 000004
【図３】
2006053324.tif 000005
【図４】
2006053324.tif 000006
【図５】
2006053324.tif 000007
【図６】
2006053324.tif 000008
【図７】
2006053324.tif 000009
【図８】
2006053324.tif 000010
【図９】
2006053324.tif 000011
【図１０】
2006053324.tif 000012
【図１１】
2006053324.tif 000013
【図１２】
2006053324.tif 000014