(57)【要約】【課題】低コストで確実に同時オンを防止できる、リレー駆動装置における同時オン防止回路を提供すること。【解決手段】第１の駆動手段１ａに第１のダイオードＤ１を介して接続され、制御手段３の第１の制御信号出力端子Ｐ１からの制御信号でオン、オフ制御される第１のトランジスタＱ１と、第２の駆動手段２ａに第２のダイオードＤ２を介して接続され、制御手段３の第２の制御信号出力端子Ｐ２からの制御信号でオン、オフ制御される第２のトランジスタＱ２と、第２の抵抗Ｒ２と第２の駆動手段２ａの接続点と、第１のダイオードＤ１と第１のトランジスタＱ１の接続点の間に接続された第３のダイオードＤ３と、第１の抵抗Ｒ１と第１の駆動手段１ａの接続点と、第２のダイオードＤ２と第２のトランジスタＱ２の接続点の間に接続された第４のダイオードＤ４とを備えている。【選択図】図１
2006197276.tif 000002
【特許請求の範囲】
【請求項１】
電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、
前記第１の駆動手段に第１のダイオードを介して接続され、前記制御手段の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、
前記第２の駆動手段に第２のダイオードを介して接続され、前記制御手段の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、
前記第２の抵抗と前記第２の駆動手段の接続点と、前記第１のダイオードと前記第１のトランジスタの接続点の間に接続された第３のダイオードと、
前記第１の抵抗と前記第１の駆動手段の接続点と、前記第２のダイオードと前記第２のトランジスタの接続点の間に接続された第４のダイオードと
を備えたことを特徴とするリレー駆動装置における同時オン防止回路。
【請求項２】
電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、
前記第１の駆動手段に接続され、前記制御手段３の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、
前記第２の駆動手段に接続され、前記制御手段３の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、
前記第１の抵抗と前記第１の駆動手段の間に接続された第１のダイオードと、
前記第２の抵抗と前記第２の駆動手段の間に接続された第２のダイオードと、
前記第２の抵抗と前記第２の駆動手段の接続点と、前記第１の駆動手段と前記第１のトランジスタの接続点との間に接続された第３のダイオードと、
前記第１の抵抗と前記第１の駆動手段の接続点と、前記第２の駆動手段と前記第２のトランジスタの接続点との間に接続された第４のダイオードと
を備えたことを特徴とするリレー駆動装置における同時オン防止回路。
【請求項３】
請求項２に記載のリレー駆動装置における同時オン防止回路において、
前記第１および第４のダイオードは同等特性を有するものであり、前記第２および第３のダイオードは同等特性を有するものである
ことを特徴とするリレー駆動装置における同時オン防止回路。
【請求項４】
電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、
前記第１の駆動手段に接続され、前記制御手段の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、
前記第２の駆動手段に接続され、前記制御手段の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、
前記第１の抵抗と前記第１の駆動手段の接続点に第１のダイオードを介して接続されると共に前記第２の抵抗と前記第２の駆動手段の接続点に第２のダイオードを介して接続される第３のトランジスタと、
前記第１の制御信号出力端子と前記第３のトランジスタの間に接続された第３のダイオードと、
前記第２の制御信号出力端子と前記第３のトランジスタの間に接続された第４のダイオードと
を備えたことを特徴とするリレー駆動装置における同時オン防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リレー駆動装置における同時オン防止回路に関する。
【背景技術】
【０００２】
従来のリレー駆動装置における同時オン防止回路として、ロジックＩＣによる一般的なインヒビット回路がある。
【０００３】
図５は、従来のリレー駆動装置における同時オン防止回路を示す回路図である。図５において、リレー駆動回路は、２つの半導体リレー１および２と、この半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３の制御信号出力端子Ｐ１およびＰ２の間に、同時オン防止回路としてのインヒビット回路４が接続されている。制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなる制御信号を出力する。
【０００４】
半導体リレー１は、＋Ｖｃｃ電源に抵抗Ｒ１を介して接続された、発光ダイオード１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子１ｂから構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに接続されている。
【０００５】
同様に、半導体リレー２は、＋Ｖｃｃ電源に抵抗Ｒ２を介して接続された、発光ダイオード２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子２ｂから構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに接続されている。
【０００６】
インヒビット回路４は、ＣＭＯＳ−ＩＣ等からなる４個の２入力ＮＡＮＤゲート素子４ａ〜４ｄで構成されている。ＮＡＮＤゲート素子４ａの２つの入力端子は、制御信号出力端子Ｐ２に接続され、出力端子は、ＮＡＮＤゲート素子４ｂの一方の入力端子に接続されている。ＮＡＮＤゲート素子４ｂの他方の入力端子は、制御信号出力端子Ｐ１に接続され、出力端子は半導体リレー１の発光ダイオード１ａに接続されている。ＮＡＮＤゲート素子４ｃの２つの入力端子は、制御信号出力端子Ｐ１に接続され、出力端子は、ＮＡＮＤゲート素子４ｄの一方の入力端子に接続されている。ＮＡＮＤゲート素子４ｄの他方の入力端子は、制御信号出力端子Ｐ２に接続され、出力端子は半導体リレー２の発光ダイオード２ａに接続されている。
【０００７】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がＨレベルかつ制御信号出力端子Ｐ２がＬレベルになっているときは、それに応じて、インヒビット回路４のＮＡＮＤゲート素子４ｂの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子４ｄの出力端子は、Ｈレベルとなる。したがって、半導体リレー１の発光ダイオード１ａが点灯し、半導体スイッチ素子１ｂがオンとなるが、半導体リレー２の発光ダイオード２ａは消灯しており、半導体スイッチ２ｂがオフとなっている。
【０００８】
反対に、制御部３の制御信号出力端子Ｐ２がＨレベルかつ制御信号出力端子Ｐ１がＬレベルになっているときは、それに応じて、インヒビット回路４のＮＡＮＤゲート素子４ｄの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子４ｂの出力端子は、Ｈレベルとなる。したがって、半導体リレー２の発光ダイオード２ａが点灯し、半導体スイッチ素子２ｂがオンとなるが、半導体リレー１の発光ダイオード１ａは消灯しており、半導体スイッチ１ｂがオフとなっている。
【０００９】
一方、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルとなった異常動作時には、ＮＡＮＤゲート素子４ｂおよび４ｄの出力端子は、共にＨレベルとなる。したがって、半導体リレー１および２の発光ダイオード１ａおよび２ａは、共に消灯し、半導体スイッチ素子１ｂおよび２ｂは、共にオフになる。このように、異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００１０】
以上のような構成および動作を行う同時オン防止回路は、たとえば、特開２００２−７５６２２号公報に開示されている。
【特許文献１】特開２００２−７５６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述の従来回路では、以下の問題点がある。
（１）マイコンの故障・暴走時には、確実に２つの出力の同時オンを防止することができるが、インヒビット回路４自身が故障した場合（たとえば、ラッチアップした場合）、自身で２つのＮＡＮＤゲート素子４ｂおよび４ｄの出力端子が共にＬレベルとなり、発光ダイオード１ａおよび２ａが共に点灯して、半導体スイッチ素子１ｂおよび２ｂが共に同時オンしてしまう可能性がある。
（２）また、インヒビット回路４がロジックＩＣで構成されているため、ノイズ、電源変動に弱く、静電気等ノイズが厳しい環境や異常電位の印加により、故障にいたる確率が高い。
（３）インヒビット回路４を構成するＩＣのコストが高い。
【００１２】
そこで本発明は、上述した従来の問題点に鑑み、低コストで確実に同時オンを防止できる、リレー駆動装置における同時オン防止回路を提供することを目的としている。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、前記第１の駆動手段に第１のダイオードを介して接続され、前記制御手段の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、前記第２の駆動手段に第２のダイオードを介して接続され、前記制御手段の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、前記第２の抵抗と前記第２の駆動手段の接続点と、前記第１のダイオードと前記第１のトランジスタの接続点の間に接続された第３のダイオードと、前記第１の抵抗と前記第１の駆動手段の接続点と、前記第２のダイオードと前記第２のトランジスタの接続点の間に接続された第４のダイオードとを備えたことを特徴とする。
【００１４】
請求項２記載の発明は、電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、前記第１の駆動手段に接続され、前記制御手段の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、前記第２の駆動手段に接続され、前記制御手段の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、前記第１の抵抗と前記第１の駆動手段の間に接続された第１のダイオードと、前記第２の抵抗と前記第２の駆動手段の間に接続された第２のダイオードと、前記第２の抵抗と前記第２の駆動手段の接続点と、前記第１の駆動手段と前記第１のトランジスタの接続点との間に接続された第３のダイオードと、前記第１の抵抗と前記第１の駆動手段の接続点と、前記第２の駆動手段と前記第２のトランジスタの接続点との間に接続された第４のダイオードとを備えたことを特徴とする。
【００１５】
請求項３記載の発明は、請求項２に記載のリレー駆動装置における同時オン防止回路において、前記第１および第３のダイオードは同等特性を有するものであり、前記第２および第４のダイオードは同等特性を有するものであることを特徴とする。
【００１６】
請求項４記載の発明は、電源より第１の抵抗を介して駆動電流が供給される第１の駆動手段と、第１の信号線に接続され、前記第１の駆動手段で駆動される第１のスイッチ手段とを有する第１のリレーと、前記電源より第２の抵抗を介して駆動電流が供給される第２の駆動手段と、第２の信号線に接続され、前記第２の駆動手段で駆動される第２のスイッチ手段とを有する第２のリレーと、前記第１の駆動手段を制御する制御信号を出力する第１の制御信号出力端子および前記第２の駆動手段を制御する制御信号を出力する第２の制御信号出力端子を有する制御手段とを備えたリレー駆動装置において、前記第１の駆動手段に接続され、前記制御手段の前記第１の制御信号出力端子からの制御信号でオン、オフ制御される第１のトランジスタと、前記第２の駆動手段に接続され、前記制御手段の前記第２の制御信号出力端子からの制御信号でオン、オフ制御される第２のトランジスタと、前記第１の抵抗と前記第１の駆動手段の接続点に第１のダイオードを介して接続されると共に前記第２の抵抗と前記第２の駆動手段の接続点に第２のダイオードを介して接続される第３のトランジスタと、前記第１の制御信号出力端子と前記第１のトランジスタの間に接続された第３のダイオードと、前記第２の制御信号出力端子と前記第２のトランジスタの間に接続された第４のダイオードとを備えたことを特徴とする。
【発明の効果】
【００１７】
請求項１および２記載の発明によれば、動作が確実であり、同時オン防止回路自身の故障によっても、駆動出力を同時オンさせない同時オン防止回路が実現できる。また、ディスクリート部品で構成されるため、静電気等のノイズ耐力を向上できる。また、ＩＣ回路に比べ低コストである。
【００１８】
請求項３記載の発明によれば、たとえば、ダイオードの順方向電圧降下のバラツキによる第１及び第２のトランジスタのオンオフ制御電圧への影響といったダイオードの特性バラツキによる悪影響を排除することができる。
【００１９】
請求項４記載の発明によれば、動作が確実な同時オン防止回路が実現できる。また、ディスクリート部品で構成されるため、静電気等のノイズ耐力を向上できる。また、ＩＣ回路に比べ低コストである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。
【００２１】
（第１の実施形態）図１は、本発明の第１の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。
【００２２】
図１において、半導体リレー駆動回路は、２つの半導体リレー１および２と、この半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３を含む。半導体リレー１および２と制御部３の制御信号出力端子Ｐ１およびＰ２の間には、同時オン防止回路６が接続されている。制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなる制御信号を出力する。
【００２３】
半導体リレー１は、＋Ｖｃｃ電源に抵抗Ｒ１を介して接続された発光ダイオード１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子１ｂから構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに接続されている。
【００２４】
半導体リレー１の詳細構成は、図２に示すように、入力端子１Ｂおよび１Ｃに接続された発光ダイオード１ａおよび発光ダイオード１ａが出力する発光信号を受光するフォトダイオード１ｃとからなるフォトカップラ１Ａと、フォトカップラ１Ａの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子１ｂから構成されている。
【００２５】
同様に、半導体リレー２は、＋Ｖｃｃ電源に抵抗Ｒ２を介して接続された発光ダイオード２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子２ｂから構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに接続されている。たとえば、信号線５ａは、プラス電源ラインであり、信号線５ｂは、マイナス電源ラインであり、半導体スイッチ素子１ｂおよび２ｂが同時オンすると、電源がショート状態となる構成になっているものとする。なお、半導体リレー２の詳細構成は、図２に示す半導体リレー１の構成と同様であるので省略する。
【００２６】
同時オン防止回路６は、トランジスタＱ１およびＱ２と、ダイオードＤ１〜Ｄ４と、抵抗Ｒ５〜Ｒ８から構成されている。トランジスタＱ１は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ５を介して制御部３の制御信号出力端子Ｐ１に接続されると共に、抵抗Ｒ６を介して接地され、そのエミッタは接地され、そのコレクタはダイオードＤ１を介して半導体リレー１の発光ダイオード１ａに接続されると共にダイオードＤ３を介して抵抗Ｒ２と半導体リレー２の発光ダイオード２ａの接続点に接続されている。ダイオードＤ１は、発光ダイオード１ａのカソード側からトランジスタＱ１のコレクタ側に順方向になる極性で接続され、ダイオードＤ３は、抵抗Ｒ２と発光ダイオード２ａの接続点側からトランジスタＱ１のコレクタ側へ順方向になる極性で接続されている。
【００２７】
トランジスタＱ２は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ７を介して制御部３の制御信号出力端子Ｐ２に接続されると共に、抵抗Ｒ８を介して接地され、そのエミッタは接地され、そのコレクタはダイオードＤ２を介して半導体リレー２の発光ダイオード２ａに接続されると共にダイオードＤ４を介して抵抗Ｒ１と半導体リレー１の発光ダイオード１ａの接続点に接続されている。ダイオードＤ２は、発光ダイオード２ａのカソード側からトランジスタＱ２のコレクタ側に順方向になる極性で接続され、ダイオードＤ４は、抵抗Ｒ１と発光ダイオード１ａの接続点側からトランジスタＱ２のコレクタ側へ順方向になる極性で接続されている。
【００２８】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がＨレベルかつ制御信号出力端子Ｐ２がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ１はオンとなる。したがって、半導体リレー１の発光ダイオード１ａが点灯し、半導体スイッチ素子１ｂがオンとなる。一方、トランジスタＱ２はオフとなると共に、抵抗Ｒ２と半導体リレー２の発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されて、発光ダイオード２ａへの電源供給がカットされるために、発光ダイオード２ａは消灯し、半導体スイッチ２ｂがオフとなっている。
【００２９】
反対に、制御部３の制御信号出力端子Ｐ２がＨレベルかつ制御信号出力端子Ｐ１がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ２はオンとなる。したがって、半導体リレー２の発光ダイオード２ａが点灯し、半導体スイッチ素子２ｂがオンとなる。一方、トランジスタＱ１はオフとなると共に、抵抗Ｒ１と半導体リレー１の発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地されて、発光ダイオード１ａへの電源供給がカットされるために、発光ダイオード１ａは消灯し、半導体スイッチ１ｂがオフとなっている。
【００３０】
次に、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルとなった異常動作時には、トランジスタＱ１およびＱ２は、共にオンとなる。したがって、抵抗Ｒ２と半導体リレー２の発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されると共に、抵抗Ｒ１と半導体リレー１の発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地され、発光ダイオード１ａおよび２ａへの電源供給が共にカットされるために、発光ダイオード１ａおよび２ａは共に消灯し、半導体スイッチ１ｂおよび２ｂはオフとなる。このように、異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００３１】
また、トランジスタＱ１およびＱ２が同時に故障して、それぞれのコレクタ−エミッタ間がショート状態になった場合にも、抵抗Ｒ２と半導体リレー２の発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されると共に、抵抗Ｒ１と半導体リレー１の発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地され、発光ダイオード１ａおよび２ａへの電源供給が共にカットされるために、発光ダイオード１ａおよび２ａは共に消灯し、半導体スイッチ１ｂおよび２ｂはオフとなって、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００３２】
このように、本発明の第１実施形態によれば、動作が確実であり、同時オン防止回路自身の故障によっても、駆動出力を同時オンさせない同時オン防止回路が実現できる。また、ディスクリート部品で構成されるため、静電気等のノイズ耐力を向上できる。また、ＩＣ回路に比べ低コストである。
【００３３】
（第２の実施形態）次に図３は、本発明の第２の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。
【００３４】
図３において、半導体リレー駆動回路は、２つの半導体リレー１および２と、この半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３を含む。半導体リレー１および２と制御部３の制御信号出力端子Ｐ１およびＰ２の間には、同時オン防止回路６が接続されている。制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなる制御信号を出力する。
【００３５】
半導体リレー１は、＋Ｖｃｃ電源に抵抗Ｒ１を介して接続された発光ダイオード１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子１ｂから構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに接続されている。
【００３６】
同様に、半導体リレー２は、＋Ｖｃｃ電源に抵抗Ｒ２を介して接続された発光ダイオード２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子２ｂから構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに接続されている。
【００３７】
同時オン防止回路６は、トランジスタＱ１およびＱ２と、ダイオードＤ１〜Ｄ４と、抵抗Ｒ５〜Ｒ８から構成されている。トランジスタＱ１は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ５を介して制御部３の制御信号出力端子Ｐ１に接続されると共に、抵抗Ｒ６を介して接地され、そのエミッタは接地され、そのコレクタは発光ダイオード１ａに接続されると共にダイオードＤ３を介して抵抗Ｒ２と発光ダイオード２ａの接続点に接続されている。ダイオードＤ３は、抵抗Ｒ２と発光ダイオード２ａの接続点側からトランジスタＱ１のコレクタ側へ順方向になる極性で接続されている。
【００３８】
また、抵抗Ｒ１と発光ダイオード１ａの間には、抵抗Ｒ１側から発光ダイオード１ａ側に順方向になる極性で、ダイオードＤ１が接続されている。
【００３９】
トランジスタＱ２は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ７を介して制御部３の制御信号出力端子Ｐ２に接続されると共に、抵抗Ｒ８を介して接地され、そのエミッタは接地され、そのコレクタは発光ダイオード２ａに接続されると共にダイオードＤ４を介して抵抗Ｒ１と発光ダイオード１ａの接続点に接続されている。ダイオードＤ４は、抵抗Ｒ１と発光ダイオード１ａの接続点側からトランジスタＱ２のコレクタ側へ順方向になる極性で接続されている。
【００４０】
また、抵抗Ｒ２と発光ダイオード２ａの間には、抵抗Ｒ２側から発光ダイオード２ａ側に順方向になる極性で、ダイオードＤ２が接続されている。そして、ダイオードＤ２およびＤ３は、パッケージ８に同梱された同等特性のものとされ、ダイオードＤ１およびＤ４は、パッケージ７に同梱された同等特性のものとされている。
【００４１】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がＨレベルかつ制御信号出力端子Ｐ２がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ１はオンとなる。したがって、半導体リレー１の発光ダイオード１ａが点灯し、半導体スイッチ素子１ｂがオンとなる。一方、トランジスタＱ２はオフとなると共に、抵抗Ｒ２と発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されて、発光ダイオード２ａへの電源供給がカットされるために、発光ダイオード２ａは消灯し、半導体スイッチ２ｂがオフとなっている。
【００４２】
反対に、制御部３の制御信号出力端子Ｐ２がＨレベルかつ制御信号出力端子Ｐ１がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ２はオンとなる。したがって、半導体リレー２の発光ダイオード２ａが点灯し、半導体スイッチ素子２ｂがオンとなる。一方、トランジスタＱ１はオフとなると共に、抵抗Ｒ１と発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地されて、発光ダイオード１ａへの電源供給がカットされるために、発光ダイオード１ａは消灯し、半導体スイッチ１ｂがオフとなっている。
【００４３】
次に、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルとなった異常動作時には、トランジスタＱ１およびＱ２は、共にオンとなる。したがって、抵抗Ｒ２と発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されると共に、抵抗Ｒ１と発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地され、発光ダイオード１ａおよび２ａへの電源供給が共にカットされるために、発光ダイオード１ａおよび２ａは共に消灯し、半導体スイッチ１ｂおよび２ｂはオフとなる。このように、異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００４４】
また、トランジスタＱ１およびＱ２が同時に故障して、それぞれのコレクタ−エミッタ間がショート状態になった場合にも、抵抗Ｒ２と発光ダイオード２ａの接続点は、ダイオードＤ３およびトランジスタＱ１を介して接地されると共に、抵抗Ｒ１と発光ダイオード１ａの接続点は、ダイオードＤ４およびトランジスタＱ２を介して接地され、発光ダイオード１ａおよび２ａへの電源供給が共にカットされるために、発光ダイオード１ａおよび２ａは共に消灯し、半導体スイッチ１ｂおよび２ｂはオフとなって、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。なお、ダイオードＤ１およびＤ４は、パッケージ７に同梱された同等特性のものであり、また、ダイオードＤ２およびＤ３は、パッケージ８に同梱された同等特性のものであるので、たとえば、ダイオードの順方向電圧降下のバラツキによるトランジスタＱ１、Ｑ２のオンオフ制御電圧への影響といったダイオードの特性バラツキによる悪影響は排除される。
【００４５】
このように、本発明の第２実施形態によれば、動作が確実であり、同時オン防止回路自身の故障によっても、駆動出力を同時オンさせない同時オン防止回路が実現できる。また、ディスクリート部品で構成されるため、静電気等のノイズ耐力を向上できる。また、ＩＣ回路に比べ低コストである。さらに、ダイオードの特性バラツキによる悪影響を排除することができる。
【００４６】
（第３の実施形態）次に図４は、本発明の第３の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。
【００４７】
図４において、半導体リレー駆動回路は、２つの半導体リレー１および２と、この半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３を含む。半導体リレー１および２と制御部３の制御信号出力端子Ｐ１およびＰ２の間には、同時オン防止回路６が接続されている。制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなる制御信号を出力する。
【００４８】
半導体リレー１は、＋Ｖｃｃ電源に抵抗Ｒ１を介して接続された発光ダイオード１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子１ｂから構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに接続されている。
【００４９】
同様に、半導体リレー２は、＋Ｖｃｃ電源に抵抗Ｒ２を介して接続された発光ダイオード２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳ  ＦＥＴからなる半導体スイッチ素子２ｂから構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに接続されている。
【００５０】
同時オン防止回路６は、トランジスタＱ１〜Ｑ３と、ダイオードＤ１〜Ｄ４と、抵抗Ｒ５〜Ｒ１１から構成されている。トランジスタＱ１は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ５を介して制御部３の制御信号出力端子Ｐ１に接続されると共に、抵抗Ｒ６を介して接地され、そのエミッタは接地され、そのコレクタは発光ダイオード１ａに接続されている。
【００５１】
トランジスタＱ２は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ７を介して制御部３の制御信号出力端子Ｐ２に接続されると共に、抵抗Ｒ８を介して接地され、そのエミッタは接地され、そのコレクタは発光ダイオード２ａに接続されている。
【００５２】
トランジスタＱ３は、ｎｐｎ型トランジスタからなり、そのベースは抵抗Ｒ９およびダイオードＤ３を介して制御部３の制御信号出力端子Ｐ１に接続されかつ抵抗Ｒ９およびダイオードＤ４を介して制御部３の制御信号出力端子Ｐ２に接続されると共に、抵抗Ｒ１０を介して接地され、そのエミッタは接地され、そのコレクタはダイオードＤ１を介して抵抗Ｒ１と発光ダイオード１ａの接続点に接続されかつダイオードＤ２を介して抵抗Ｒ２と発光ダイオード２ａの接続点に接続されている。また、抵抗Ｒ９とダイオードＤ３およびＤ４の接続点には、抵抗Ｒ１１を介して＋Ｖｃｃ電源が接続されている。
【００５３】
ダイオードＤ３は、抵抗Ｒ９側から制御信号出力端子Ｐ１側へ順方向になる極性で接続され、同様にダイオードＤ４は、抵抗Ｒ９側から制御信号出力端子Ｐ２側へ順方向になる極性で接続されている。また、ダイオードＤ１は、抵抗Ｒ１と発光ダイオード１ａの接続点側からトランジスタＱ３のコレクタ側へ順方向になる極性で接続され、同様にダイオードＤ２は、抵抗Ｒ２と発光ダイオード２ａの接続点側からトランジスタＱ３のコレクタ側へ順方向になる極性で接続されている。そして、ダイオードＤ１およびＤ２は、パッケージ９に同梱された同等特性のものとされ、ダイオードＤ３およびＤ４は、パッケージ１０に同梱された同等特性のものとされている。
【００５４】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がＨレベルかつ制御信号出力端子Ｐ２がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ１はオンとなる。したがって、半導体リレー１の発光ダイオード１ａが点灯し、半導体スイッチ素子１ｂがオンとなる。一方、トランジスタＱ２はオフとなるために、発光ダイオード２ａは消灯し、半導体スイッチ２ｂがオフとなっている。また、この時、制御信号出力端子Ｐ２がＬレベルになると、ダイオードＤ４が導通し、トランジスタＱ３のベースがＬレベルになるので、トランジスタＱ３はオフになっている。
【００５５】
反対に、制御部３の制御信号出力端子Ｐ２がＨレベルかつ制御信号出力端子Ｐ１がＬレベルになっているときは、それに応じて、同時オン防止回路６のトランジスタＱ２はオンとなる。したがって、半導体リレー２の発光ダイオード２ａが点灯し、半導体スイッチ素子２ｂがオンとなる。一方、トランジスタＱ１はオフとなるために、発光ダイオード１ａは消灯し、半導体スイッチ１ｂがオフとなっている。また、この時、制御信号出力端子Ｐ１がＬレベルになると、ダイオードＤ３が導通し、トランジスタＱ３のベースがＬレベルになるので、トランジスタＱ３はオフになっている。
【００５６】
次に、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルとなった異常動作時には、トランジスタＱ１およびＱ２は、共にオンとなる。また、制御信号出力端子Ｐ１およびＰ２が共にＨレベルになると、ダイオードＤ３およびＤ４が導通せず、トランジスタＱ３のベースは、抵抗Ｒ９およびＲ１１を介して＋Ｖｃｃ電源からＨレベルの電圧が印加されるので、トランジスタＱ３はオンになる。それにより、抵抗Ｒ１および発光ダイオード１ａの接続点は、ダイオードＤ１およびトランジスタＱ３を介して接地されると共に、抵抗Ｒ２および発光ダイオード２ａの接続点も、ダイオードＤ２およびトランジスタＱ３を介して接地されるので、発光ダイオード１ａおよび２ａへの電源供給が共にカットされるために、発光ダイオード１ａおよび２ａは共に消灯し、半導体スイッチ１ｂおよび２ｂはオフとなる。このように、異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００５７】
なお、ダイオードＤ１およびＤ２は、パッケージ９に同梱された同等特性のものであり、また、ダイオードＤ３およびＤ４は、パッケージ１０に同梱された同等特性のものであるので、たとえば、ダイオードの順方向電圧降下のバラツキによるトランジスタＱ１、Ｑ２のオンオフ制御電圧への影響といったダイオードの特性バラツキによる悪影響は排除される。
【００５８】
このように、本発明の第３の実施形態によれば、動作が確実な同時オン防止回路が実現できる。また、ディスクリート部品で構成されるため、静電気等のノイズ耐力を向上できる。また、ＩＣ回路に比べ低コストである。
【００５９】
以上の通り、本発明の最良の形態について説明したが、本発明はこれに限らず、種々の変形、応用が可能である。
【００６０】
たとえば、上述の最良の形態では、半導体リレーを用いているが、これに代えて、励磁コイルおよび接点スイッチの組み合わせからなる通常のリレーを使用することもできる。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。（第１の実施形態）
【図２】半導体リレーの詳細構成を示す回路図である。（第１の実施形態）
【図３】本発明の第２の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。（第２の実施形態）
【図４】本発明の第３の実施形態に係るリレー駆動装置における同時オン防止回路の構成を示す回路図である。（第３の実施形態）
【図５】従来のリレー駆動装置における同時オン防止回路を示す回路図である。
【符号の説明】
【００６２】
１  半導体リレー
１ａ  発光ダイオード（駆動手段）
１ｂ  半導体スイッチ素子（スイッチ手段）
２  半導体リレー
２ａ  発光ダイオード（駆動手段）
２ｂ  半導体スイッチ素子（スイッチ手段）
３  制御部（制御手段）
Ｐ１  制御信号出力端子（第１の制御信号出力端子）
Ｐ２  制御信号出力端子（第２の制御信号出力端子）
５ａ  信号線（第１の信号線）
５ｂ  信号線（第２の信号線）
６  同時オン防止回路
Ｑ１  トランジスタ（第１のトランジスタ）
Ｑ２  トランジスタ（第２のトランジスタ）
Ｑ３  トランジスタ（第３のトランジスタ）
Ｄ１  ダイオード（第１のダイオード）
Ｄ２  ダイオード（第２のダイオード）
Ｄ３  ダイオード（第３のダイオード）
Ｄ４  ダイオード（第４のダイオード）
Ｒ１  抵抗（第１の抵抗）
Ｒ２  抵抗（第２の抵抗）
【図１】
2006197276.tif 000003
【図２】
2006197276.tif 000004
【図３】
2006197276.tif 000005
【図４】
2006197276.tif 000006
【図５】
2006197276.tif 000007