(57)【要約】【課題】  低消費電力で発振動作に必要な最小端子数を実現した温度補償型発振器用半導体集積回路装置を提供する。【解決手段】  電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子を備え、上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲を超える電圧信号を供給してクロック信号及び動作モード信号の入力用としても用い、上記発振周波数出力端子は、上記動作モード信号とクロック信号により動作モード設定用のコマンド入力と、上記コマンドを解読した内部状態での信号入力、あるいは信号出力として用いる。【選択図】  図１
2006100526.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子を備え、
上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲外の電圧信号を供給してクロック信号及び動作モード信号の入力として用いられ、
上記発振周波数出力端子は、上記動作モード信号とクロック信号により動作モード設定用のコマンド入力と、上記コマンドを解読した内部状態での信号入力、あるいは信号出力として用いられることを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
上記電圧制御端子は、上記周波数制御のために割り当てられた電圧範囲以上の第１電圧を超える電圧であって、それより高い第２電圧以下の電圧入力により上記動作モード信号の入力が行われ、上記動作モード信号をロウレベルとし、上記第２電圧よりも高い第３電圧を超える電圧をハイレベルとするクロック信号が供給されることを特徴とする半導体集積回路装置。
【請求項３】
請求項２において、
上記コマンドは、
上記発振周波数出力端子から温度補償を含む動作条件を内蔵のメモリに書き込むためのデータ入力モードと、
上記発振周波数出力端子からテスト用のデータ入力及びデータ出力を行なうテストモードとを含むことを特徴とする半導体集積回路装置。
【請求項４】
請求項３において、
上記内蔵のメモリは、不揮発性メモリを含み、
上記不揮発性メモリに書き込み又は消去を行なう動作電圧は、内部の昇圧回路により形成されることを特徴とする半導体集積回路装置。
【請求項５】
電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子と、
無線インターフェイス回路とオンチップアンテナとを備え、
上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲を超える電圧信号を供給して上記無線インターフェイス回路を動作状態にする信号入力として用いられ、
上記無線インターフェイス回路は、内部回路の動作モード設定入力と、内部回路の動作モードに対応して温度補償を含む動作条件を内蔵のメモリに書き込むためのデータ入力、テスト用のデータ入力及びデータ出力を行なうことを特徴とする半導体集積回路装置。
【請求項６】
請求項５において、
上記無線インターフェイス回路は、複数種類の動作モード設定用のコマンド入力を行なう第１動作と、上記コマンドを解読した内部状態での信号入力、あるいは信号出力を行なう第２動作とを行なうことを特徴とする半導体集積回路装置。
【請求項７】
請求項６において、
上記コマンドは、
上記発振周波数出力端子から温度補償を含む動作条件を内蔵のメモリに書き込むためのデータ入力モードと、
上記発振周波数出力端子からテスト用のデータ入力及びデータ出力を行なうテストモードとを含むことを特徴とする半導体集積回路装置。
【請求項８】
請求項７において、
上記内蔵のメモリは、不揮発性メモリを含み、
上記不揮発性メモリに書き込み又は消去を行なう動作電圧は、内部の昇圧回路により形成されることを特徴とする半導体集積回路装置。
【請求項９】
電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子と、
無線インターフェイス回路とオンチップアンテナとを備え、
上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲外の電圧信号を供給してクロック信号及び動作モード信号の入力として用いられ、
上記無線インターフェイス回路は、上記動作モード信号とクロック信号により動作状態とされて、動作モード設定用のコマンド入力と、上記コマンドを解読した内部状態での信号入力、あるいは信号出力として用いられることを特徴とする半導体集積回路装置。
【請求項１０】
請求項９において、
上記コマンドは、
上記発振周波数出力端子から温度補償を含む動作条件を内蔵のメモリに書き込むためのデータ入力モードと、
上記発振周波数出力端子からテスト用のデータ入力及びデータ出力を行なうテストモードとを含むことを特徴とする半導体集積回路装置。
【請求項１１】
請求項１０において、
上記内蔵のメモリは、不揮発性メモリを含み、
上記不揮発性メモリに書き込み又は消去を行なう動作電圧は、内部の昇圧回路により形成されることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置に関し、例えば温度補償型発振器（以下、ＴＣＸＯという）用集積回路装置に利用して有効な技術に関するものである。
【背景技術】
【０００２】
ＴＣＸＯとして必要最小の端子数は１０ピンである。小型化等のために端子数を減らすように工夫されたＴＣＸＯの例として、特開２００３−１８８６４６公報がある。この公報においては、端子数を減らすために温度補償回路、電圧制御回路及び水晶発振器に動作電圧を供給する電源端子とクロック端子とを共用化して１ピン減らし、電圧制御端子とデータ端子とを共用化して１ピン減らして全部で８ピンによりＴＣＸＯを実現するというものである。
【特許文献１】特開２００３−１８８６４６公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記公報の技術では、温度補償回路、電圧制御回路及び水晶発振器に動作電圧を供給する電源端子とクロック端子を共用しているので、クロック供給時に上記内部回路の動作が不安定になるという問題がある。また、１ビットのＰＲＯＭは、ツェナーダイオードに記憶機能を持たせており、書き込み動作には大電流を必要とすること、及び読み出し等にはバイポーラトランジスタ回路で構成されて電流源を３個も用いており、定常的に直流電流を流すので電池駆動される携帯電話装置等には向かない。
【０００４】
この発明の目的は、低消費電力で発振動作に必要な最小端子数を実現した半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子を備え、上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲を超える電圧信号を供給してクロック信号及び動作モード信号の入力用としても用い、上記発振周波数出力端子は、上記動作モード信号とクロック信号により動作モード設定用のコマンド入力と、上記コマンドを解読した内部状態での信号入力、あるいは信号出力として用いる。
【０００６】
電源電圧端子、接地端子、水晶接続用の第１端子と第２端子、発振周波数出力端子及び電圧制御端子、無線インターフェイス回路とオンチップアンテナを備え、上記電圧制御端子には、周波数制御のために割り当てられた電圧範囲を超える電圧信号を供給して上記無線インターフェイス回路を動作状態にする信号入力として用いてかかる無線インターフェイス回路により内部回路の動作モード設定入力と、内部回路の動作モードに対応して温度補償を含む動作条件を内蔵のメモリに書き込むためのデータ入力、テスト用のデータ入力及びデータ出力を行なう。
【発明の効果】
【０００７】
６ピンからなる外部端子により発振動作と温度補償のためのデータ入力やテスト動作のためのデータ入出力を行なうことができる。
【発明を実施するための最良の形態】
【０００８】
図１には、この発明に係るＴＣＸＯの一実施例のブロック図が示されている。この実施例のＴＣＸＯは、半導体集積回路装置ＩＣと、それに外付される水晶振動子ＸＴＡＬとから構成される。半導体集積回路装置ＩＣとしては、水晶振動子ＸＴＡＬを接続するための端子ＸＴＡＬ１、ＸＴＡＬ２と、内部回路の動作に必要な電圧を供給するための電源端子ＶＣＣ、接地端子ＧＮＤ及び発振周波数信号を出力するための出力端子ＣＳＯＵＴ及び発振周波数を制御するための制御電圧端子ＡＦＣの合計６ピンから構成される。
【０００９】
内部回路としては、温度センサ、シリコンバッドギャップを利用した基準電圧発生回路ＢＧＲ、発振回路ＯＳＣ等からなるアナログ回路と、不揮発性メモリ等からなる内蔵メモリ及びレジスタと、上記アナログ回路及び内蔵メモリ，レジスタの動作制御を行なう制御回路と、ＩＯ（入出力）制御を含むモード検出回路とを備える。特に制限されないが、内蔵メモリは、フラッシュメモリ等のような不揮発性メモリからなり、フラッシュメモリへの書き込みや一括消去等のために必要とされる高電圧は、かかる内蔵メモリ部に含まれる昇圧回路によって形成される。
【００１０】
昇圧回路は、公知のチャージポンプ回路等のようなキャパシタに保持された電圧を加算して、電源電圧ＶＣＣよりも高くてフラッシュメモリセルへの書き込みや一括消去に必要な高電圧を形成するものである。上記昇圧回路としては、負電圧を形成するものも含まれる。負電圧の絶対値は上記電源電圧ＶＣＣの絶対値よりも大きくされるので、負電圧発生回路も絶対値でみれば昇圧回路とみなすことができる。例えば、電源電圧ＶＣＣは、２．８Ｖ又は３Ｖ程度とされ、上記昇圧電圧は＋９．５Ｖ，＋７．４Ｖ及び−１１Ｖのような電圧とされる。フラシュメモリセルへの書き込みは、ゲートに−１１Ｖを印加し、ドレインに＋７．４Ｖを印加してトンネル電流によってフローティングゲートの電子を放出させる。消去動作は、ゲートに＋９．５Ｖを印加し、ソース及び基板（チャネル）に−１１Ｖを印加してトンネル電流によってフローティングゲートに電子を注入する。
【００１１】
ＴＣＯＸとしての発振動作では、上記電源端子ＶＣＣと接地端子ＧＮＤには、所定の動作電圧が与えられ、上記制御電圧端子ＡＦＣには周波数制御を行なう制御電圧（ＡＦＣ−Ａ）が供給される。この状態では、発振回路ＯＳＣと水晶振動子ＸＴＡＬによる発振動作が制御されて制御された発振出力信号（ＣＳＯＵＴ−Ａ）が出力端子ＣＳＯＵＴから出力される。このような発振動作のために上記６ピンが最低必要となるものである。
【００１２】
ＴＣＸＯでは、温度やプロセスバラツキを補償するために内蔵メモリが使用される。つまり、内蔵メモリに温度やプロセスバラツキを補償するためのトリミングデータを書き込むようにすることにより、高精度で所望の温度補償された発振周波数を得るものである。レジスタは、温度補償等のために必要なデータを一時的に保持するバッファメモリとしての動作を行なうものであり、モード検出回路及び制御回路を通して取り込まれたデータを保持する。かかるレジスタに取り込まれた上記データが内蔵メモリに書き込まれる。また、内蔵メモリに書き込まれたデータは、後述するようなテストモード等のときにいったん上記レジスタに読み出され、かかるレジスタに保持されたデータが上記とは逆に制御部及びモード検出回路を通して出力される。
【００１３】
上記のようなトリミングデータを書き込みやテストモードでのデータ入力やデータ出力を行なうようにするためには、クロック信号と入力データ用の２つの端子とが必要となる。また、上記内蔵メモリのデータを読み出したり、あるいはテスト等のためのデータ入力やモードの設定や変更等の機能も必要となるものである。このような動作は、ＴＣＸＯ自体の動作を停止させても問題ないことから、発振周波数信号を出力するための出力端子ＣＳＯＵＴをデータ入出力端子ＤＩＯとして共用する。また、発振周波数を制御するための制御端子ＡＦＣを、クロックＣＬＫ、ＣＳ及びＴＥＳＴ等の動作モード設定用として共用するものである。
【００１４】
図２には、図１のモード検出回路に設けられる入力回路の一実施例の回路図が示されている。制御端子ＡＦＣ（ＣＬＫ，ＣＳ，ＴＥＳＴ）と、回路の接地電位との間には、分圧抵抗ＲとＲが設けられる。この分圧出力は、電圧比較回路ＣＭＰ１，ＣＯＭＰ２の一方の入力端子に供給される。電源電圧ＶＣＣと回路の接地電位との間には、分圧抵抗１／２Ｒ、１／２Ｒ及びＲが設けられる。この分圧回路により、ＶＣＣ×３／４とＶＣＣ／２の分圧電圧を形成して、上記電圧比較回路ＣＭＰ１，ＣＯＭＰ２の他方の入力端子に供給されて、上記制御端子ＡＦＣ（ＣＬＫ，ＣＳ，ＴＥＳＴ）から供給される入力信号又は電圧の参照電圧とされる。上記電圧比較回路ＣＭＰ１の出力端子からクロック信号ＣＬＫｉが取り込まれ、上記電圧比較回路ＣＭＰ２の出力端子から制御信号ＣＳｉが取り込まれる。
【００１５】
図３には、図２の入力回路の動作の一例を説明するための波形図が示されている。制御端子ＡＦＣを電源電圧ＶＣＣよりも高い電圧にすると、電圧比較回路ＣＭＰ２の出力信号ＣＳｉがハイレベルにされる。つまり、電圧比較回路ＣＭＰ２には、ＶＣＣ／２を参照電圧とし、制御端子ＡＦＣの電圧をＶＣＣ以上のＶＣＣ＋ΔＶにすると、分圧抵抗ＲとＲによって、（ＶＣＣ＋ΔＶ）／２の電圧が電圧比較回路ＣＭＰ２に入力される。上記（ＶＣＣ＋ΔＶ）／２＞ＶＣＣ／２の関係にあるので、上記電圧比較回路ＣＭＰ２の出力信号ＣＳｉはハイレベルの出力信号を形成する。
【００１６】
電圧比較回路ＣＭＰ１は、ＶＣＣ×３／４を参照電圧として上記制御端子ＡＦＣの電圧を１／２にした電圧を受けるので、上記１．５×ＶＣＣ以下のＶＣＣ＋ΔＶをロウレベルとし、ＶＣＣ×１．５以上の電圧をハイレベルとするようなパルスを供給すると、出力信号は上記パルスに対応してロウレベルを接地電位、ハイレベルを電源電圧ＶＣＣとするようパルスとされる。これにより、１つの制御端子ＡＦＣを用いて、３通りの信号入力として用いることができる。
【００１７】
ＴＣＸＯとしての本来の発振動作を行なわせるときには、制御端子ＡＦＣに供給される電圧は周波数制御のための電圧（ＡＦＣ−Ａ）であり、この電圧は電源電圧ＶＣＣ以上になることは決していない。したがって、上記動作状態において、テスト回路やトリミング等の制御回路を動作状態にする信号ＣＳがハイレベルになることはない。つまり、通常動作状態において、誤ってテスト状態やトリミング等のためのデータ入力や内蔵メモリの書き込や消去動作を行なわせるという動作にはならない。
【００１８】
上記のようなトリミングデータを書き込みやテストモードにする場合には、上記制御端子ＡＦＣを電源電圧ＶＣＣ以上で、１．５×ＶＣＣ以下のＶＣＣ＋ΔＶのようなハイレベルにし、上記制御信号ＣＳｉを発生させる。これにより、出力端子ＣＳＯＵＴに設けられた入力回路が活性化される。そして、かかるレベル（ＶＣＣ＋ΔＶをロウレベルとし、１．５×ＶＣＣ以上をハイレベルとするようなクロックを入力し、それに同期して出力端子ＣＳＯＵＴからデータ入力を行なう。このデータ入力は、動作モードを設定するコマンドが入力される。
【００１９】
コマンドは、必要に応じて複数通りが設定されるものであるが、例えばトリミングのためのデータ入力を取り込むためのトリミングデータの入力モード、このモードの後に複数ビットからなるトリミングデータが上記クロックに同期してレジスタに取り込まれる。レジスタに保持されたトリミングデータを内蔵メモリ（フラッシュメモリ）に書き込むモードもコマンドによって指示される。テストモードが指示されると、例えば上記内蔵メモリに格納されたデジタルデータが読み出されたり、温度センサの出力電圧や基準電圧等のアナログ電圧（ＴＥＳＴ−Ａ）もモニタ出力させられるというものである。特に制限されないが、出力端子ＣＳＯＵＴはデータ入出力端子として用いて、必要なコマンドやデータをクロックに同期してシリアルに入出力し、上記テストモードに設定した後に上記制御端子ＡＦＣに供給されるクロック等の供給を停止して上記アナログ電圧（ＴＥＳＴ−Ａ）のモニタ端子として用いるようにする等様々に内部回路を制御することができる。
【００２０】
図４には、この発明を説明するための概念図が示されている。以上のようにＴＣＸＯとしての本来の発振動作を行なわせるために必要とされる黒で示した６個の端子を用いつつ、ＰＤＣ，ＧＳＭ、ＣＤＭＡやＰＨＳ等用途に対応して、必要な周波数精度、下限補償温度、上限補償温度での出力周波数が得られるようなデータを内蔵メモリに書き込む動作や、それらを確認するためのテスト動作等のような全ての機能を実現することができる。つまり、上記のような機能を実現するために必要とされる白で示されたデータ端子ＤＩＯ、クロック端子クロックＣＬＫ、及び制御端子ＣＳ、及びテスト端子ＴＥＳＴを無くことができる。ＩＣチップでみれば、上記４つの外部端子に対応した４つものボンディングパッドが不要となる。
【００２１】
ＴＣＸＯのＩＣチップは、比較的少ない素子数が構成されるから、ＩＣチップに全体に占めるボンディングパッドの面積が大きい。上記４つもボンディングパッドが省略できるということは、チップサイズでみれば約２０％もの小型化が可能となる。この結果、同じウェハから形成することができるチップ数が約２０％増加し、量産性が高まって低コスト化に寄与することができる。そして、ＴＣＸＯ自体も端子数が減ることにより、水晶振動子を組み込んだモジュールとしての小型化も図られ、上記ＰＤＣ，ＧＳＭ、ＣＤＭＡやＰＨＳ等用途に好適となる。
【００２２】
図５には、この発明に係るＴＣＸＯの他の一実施例のブロック図が示されている。この実施例のＴＣＸＯは、半導体集積回路装置ＩＣに無線インターフェイス回路とオンチップアンテナが搭載される。無線インターフェイス回路とアンテナによって、前記出力端子ＣＳＯＵＴを通したデータ入出力が行われる。制御端子ＡＦＣは、テスト信号の入力と共用される。このため、図２の電圧比較回路ＣＭＰ２がテスト信号入力用に設けられ、電圧比較回路ＣＭＰ１は省略される。テストモードにすると、無線インターフェイス回路の動作が有効なって、信号入力が行われる。この信号入力には、前記動作モードを設定するコマンド、トリミングデータの入力モード、テスト用のデータ出力に用いられる。上記制御端子ＡＦＣは、テストモード状態において温度センサの出力電圧や基準電圧等のアナログ電圧（ＴＥＳＴ−Ａ）のモニタ出力に用いられる。このような内部電圧のモニタ、外部からの電圧印加等を行なうテスト端子ＴＥＳＴはＡＦＣ端子と共用するものである。
【００２３】
図６には、この発明に係るＴＣＸＯの更に他の一実施例のブロック図が示されている。この実施例のＴＣＸＯは、半導体集積回路装置ＩＣに無線インターフェイス回路とオンチップアンテナが搭載される。無線インターフェイス回路とアンテナは、前記端子ＤＩＯに対応したデータの入出力のみが置き換えられる。それ故、制御端子には前記ＡＦＣ，ＣＬＫ，ＣＳ，ＴＥＳＴの機能が共用され、前記図２に示したようた回路が用いられる。
【００２４】
この実施例では、モード検出ＣＳ、制御用クロックＣＬＫの入力はＡＦＣ端子を利用するため無線インターフェィスはコマンド入力、データの入出力を行なう。ピン数としては前記図５と同様に６ピンの最小構成となる。ＡＦＣ端子でモード選択を行なうため（ＣＳ，ＣＬＫの共用）セーフティコードの導入や近接制限といった誤動作防止回路は不要となるものである。
【００２５】
前記図５及び図６のように無線インターフェイス回路とオンチップアンテナを搭載した場合には、無線インターフェィス回路はコマンド、データの制御部への入力と内蔵メモリ、レジスタに書き込まれたデータの外部への出力を行なう。制御部は入力されたコマンドにより内蔵メモリ、レジスタの書き込み、読み出し、消去等の処理を行なう。
【００２６】
前記のように無線インターフェィス回路は、誤作動をさけるためにコードによるセーフティの導入や近接通信のみが可能な回路構成の適用を行なう。無線インターフェィスとすることで制御用のピンは削除される。無線インターフェイスは非接触インターフェィスであるので当該ピンの保護回路部も削除される。内部電圧のモニタ、外部からの電圧印加等を行なうテストピンはＡＦＣ端子と共用することで保護回路とともに削除される。上記削減によって機能として必要最小限である６ピンにてＴＣＸＯ用ＩＣが構成可能となる。前記ピンの削除とひきかえに搭載となる無線インターフェイス回路は電波からの電力抽出の必要がなく、極近距離のみの検波、送信が必要となることから面積は小さくてよい。
【００２７】
図７には、図５及び図６に示したＴＣＸＯ用ＩＣチップの一実施例の概略表面図が示されている。同図には、６つのボンディングパッドと、チップの表面に最上位の金属配線層を用いて渦巻き状に形成されたオンチップアンテナＡＮＴが例示的に示されている。このように簡単な構成により、上記オンチップアンテナを実現することができる。
【００２８】
図８には、この発明に係るＴＣＸＯモジュールの一実施例の外観図が示されている。前記図７に示したようなＩＣチップと、水晶振動子とがモジール化されて構成される。端子が両側に３個ずつ合計６端子で構成される。
【００２９】
前記のように無線インターフェィス回路を用いることで制御用のピンは削除される。無線インターフェイス回路は非接触インターフェィスであるので当該ピンの保護回路部も削除される。前記のようにチップサイズを削減するにあたり、ピン数削減がチップサイズ削減のポイントとなる。ＴＣＸＯ用ＩＣとして必要最低限のピン数への小ピン化を行なう事でチップサイズ削減が可能となる。チップサイズ削減の効果としてコストダウンとエンド製品の小型化に寄与するものとなる。無線インターフェィスの適用でオンボードチェックも可能になるため不良解析手法の拡大、全体の品質管理を通じた信頼度向上に寄与する。つまり、従来のように端子の共用化してものでは、オンボードチェックが不可能であるが、上記無線インターフェイス回路の搭載によって可能になるため不良解析手法の拡大、全体の品質管理を通じた信頼性の向上が図られる。
【００３０】
図９には、この発明の他の一例を説明するための概念図が示されている。この実施例では、データ端子ＤＩＯを残してクロック端子クロックＣＬＫ、及び制御端子ＣＳ、及びテスト端子ＴＥＳＴを無くようにするものである。ＩＣチップでみれば、上記３つの外部端子に対応した３つものボンディングパッドが不要となる。このように、１つの端子ＤＩＯを残して設けることにより、発振周波数信号を出力するための出力端子ＣＳＯＵＴをデータ入出力端子ＤＩＯとして共用する内部回路を省略することができる。このような内部回路の省略によって、回路の簡素化が図られるものの他、そこでの不良発生による製品歩留りの低下を防止することができる。したがって、発振周波数を制御するための制御端子ＡＦＣを、クロックＣＬＫ、ＣＳ及びＴＥＳＴ等の動作モード設定用として共用するものにも同様に適用できる。つまり、発振周波数信号を出力するための出力端子ＣＳＯＵＴをデータ入出力端子ＤＩＯとして共用する内部回路を設け、クロックＣＬＫ、ＣＳ及びＴＥＳＴのうちいずれかを独立端子とし、それに対応した内部回路を省略し、他の端子機能を上記制御端子ＡＦＣと共用させるようにするものであってもよい。
【００３１】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図３において、周波数制御用（ＡＦＣ）の電圧範囲をＶＣＣ／２以下の低電圧領域に限定し、ＣＳをＶＣＣ／２とＶＣＣの範囲とし、ＣＬＫをＶＣＣ以上とするように全体としての電圧を低くシフトさせるようにするものであってもよい。内蔵メモリ、レジスタ、制御部モード検出回路及びアナログ回路の具体的構成は、種々の実施形態を採ることができるものである。この発明は、ＴＣＸＯ向けの半導体集積回路装置として広く利用することができる。
【図面の簡単な説明】
【００３２】
【図１】この発明に係るＴＣＸＯの一実施例を示すブロック図である。
【図２】図１のモード検出回路に設けられる入力回路の一実施例を示す回路図である。
【図３】図２の入力回路の動作の一例を説明するための波形図である。
【図４】この発明を説明するためのＩＣチップ概念図である。
【図５】この発明に係るＴＣＸＯの他の一実施例を示すブロック図である。
【図６】この発明に係るＴＣＸＯの更に他の一実施例を示すブロック図である。
【図７】図５及び図６に示したＴＣＸＯのＩＣチップの一実施例の概略表面図である。
【図８】この発明に係るＴＣＸＯモジュールの一実施例を示す外観図である。
【図９】この発明の他の一例を説明するためのＩＣチップ概念図である。
【符号の説明】
【００３３】
ＸＴＡＬ…水晶振動子、ＣＭＰ１，２…電圧比較回路、ＩＣ…半導体集積回路装置、ＡＮＴ…オンチップアンテナ。
【図１】
2006100526.tif 000003
【図２】
2006100526.tif 000004
【図３】
2006100526.tif 000005
【図４】
2006100526.tif 000006
【図５】
2006100526.tif 000007
【図６】
2006100526.tif 000008
【図７】
2006100526.tif 000009
【図８】
2006100526.tif 000010
【図９】
2006100526.tif 000011