(57)【要約】【課題】走査信号の入力を受けて発光制御信号を出力させる発光制御信号発生回路を利用する発光制御駆動部及びこれを利用した発光表示装置を提供する。【解決手段】第１走査信号から第３走査信号の入力を受けて動作する発光制御信号発生回路を複数個含み、前記発光制御信号発生回路は、前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって第１電圧を出力端に伝達する第１スイッチング素子と、ゲートとソースとの間の電圧によって第２電圧を出力端に伝達する第２スイッチング素子と、前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって前記第２スイッチング素子のゲート電圧とソースの電圧とを同じにする第３スイッチング素子と、前記第３走査信号によって前記第２スイッチング素子を選択的にオン状態になるようにし、前記第２スイッチング素子のゲートとソースとの間の電圧を維持するキャパシターとを備える発光制御駆動部。【選択図】図２
2006195459.tif 000002
【特許請求の範囲】
【請求項１】
第１から第３走査信号の入力を受けて動作する発光制御信号発生回路を複数個含み、
前記発光制御信号発生回路は、
前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって第１電圧を出力端に伝達する第１スイッチング素子と、
ゲートとソースとの間の電圧によって第２電圧を出力端に伝達する第２スイッチング素子と、
前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって前記第２スイッチング素子のゲート電圧とソース電圧とを同じにする第３スイッチング素子と、
前記第３走査信号によって前記第２スイッチング素子を選択的にオン状態になるようにし、前記第２スイッチング素子のゲートとソースとの間の電圧を維持するキャパシターと、
を備えることを特徴とする発光制御駆動部。
【請求項２】
前記第３走査信号によって前記第２スイッチング素子を選択的にオン状態にする第４スイッチング素子をさらに含むことを特徴とする請求項１に記載の発光制御駆動部。
【請求項３】
前記第１から第３走査信号によって前記第１スイッチング素子及び前記第３スイッチング素子がオン状態になった後、前記第４スイッチング素子がオン状態にすることを特徴とする請求項２に記載の発光制御駆動部。
【請求項４】
前記第１から第４スイッチング素子は、ＰＭＯＳトランジスター、または、ＮＭＯＳトランジスターであることを特徴とする請求項２に記載の発光制御駆動部。
【請求項５】
前記キャパシターは、前記第４スイッチング素子がオン状態になれば前記第２スイッチング素子のゲートとソースとの間の電圧を格納し、前記格納された電圧によって前記第２スイッチング素子をオン状態に維持させることを特徴とする請求項２に記載の発光制御駆動部。
【請求項６】
前記第１スイッチング素子と前記第３スイッチング素子とは、トランスミッションゲートを有することを特徴とする請求項１に記載の発光制御駆動部。
【請求項７】
第１電極は第１電源に連結され、第２電極は発光制御信号を出力する出力端に連結され、第１ゲートは第１走査信号を伝達する第１走査線に連結され、第２ゲートは第２走査信号を伝達する第２走査線に連結される第１スイッチング素子と、
第１電極は前記出力端に連結され、第２電極は第２電源に連結され、ゲートは第１ノードに連結される第２スイッチング素子と、
第１電極は前記第１スイッチング素子の第２電極に連結され、第２電極は前記第１ノードに連結される第３スイッチング素子と、
第１電極は前記第１ノードに連結され、第２電極は前記第２電源に連結され、ゲートは第３走査信号を伝達する第３走査線に連結される第４スイッチング素子と、
前記第１ノードと前記出力端との間に連結されるキャパシターと、
を含むことを特徴とする発光制御駆動部。
【請求項８】
前記第２走査信号は前記第１走査信号より一行先にある行に入力される走査信号であり、前記第３走査信号は前記第１走査信号より一行後にある行に入力される走査信号であることを特徴とする請求項７に記載の発光制御駆動部。
【請求項９】
前記第１スイッチング素子と前記第３スイッチング素子とがオン状態になって、前記第４スイッチング素子がオフ状態の場合には、前記第１電源が前記出力端に出力されることを特徴とする請求項７に記載の発光制御駆動部。
【請求項１０】
前記第１スイッチング素子と前記第３スイッチング素子とがオフ状態になって、前記第４スイッチング素子がオン状態の場合には、前記キャパシターは前記第２トランジスターを導通させる電圧を格納して、前記出力端は前記第２電源を出力することを特徴とする請求項７に記載の発光制御駆動部。
【請求項１１】
複数の走査信号を出力するシフトレジスターと、
前記シフトレジスターから出力する前記複数の走査信号の入力を受けて発光制御信号を生成する発光制御駆動部と、を含み、
前記発光制御駆動部は、請求項１から１０のいずれか一項に記載された発光制御駆動部であることを特徴とする走査駆動部。
【請求項１２】
複数の画素を含む画像表示部と、
前記画像表示部にデータ信号を伝達するデータ駆動部と、
前記画像表示部に走査信号と発光制御信号とを伝達する走査駆動部と、を含み、
前記走査駆動部は、前記発光制御信号を生成する請求項１から１０のいずれか一項に記載された発光制御駆動部を含むことを特徴とする発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光制御駆動部及びこれを利用した発光表示装置に関し、より詳細には、走査信号の入力を受けて発光制御信号を出力させる発光制御信号発生回路を利用する発光制御駆動部及びこれを利用した発光表示装置に関する。
【背景技術】
【０００２】
発光素子は、光を発散する薄膜の発光層がカソード電極とアノード電極との間に位置する構造を有し、発光層に電子及び正孔を注入してこれらを再結合させることで、このときの電子の励起エネルギーの差が光となって発光する特性を持っている。
【０００３】
このような発光素子は、発光層が無機物、または、有機物で構成され、発光層の種類によって無機発光素子と有機発光素子とに区分される。
【０００４】
図１は、従来の技術による発光表示装置の一部分を示す概略的な構成図である。図１を参照して説明すれば、画素は、発光素子ＯＬＥＤ及び画素回路を含む。
【０００５】
画素回路は、第１トランジスターＭ１、第２トランジスターＭ２、及びキャパシターＣｓｔを含む。そして、第１トランジスターＭ１及び第２トランジスターＭ２は、それぞれゲート、ソース及びドレインを有し、キャパシターＣｓｔは第１電極と第２電極を有する。
【０００６】
第１トランジスターＭ１のソースは、電源供給線Ｖｄｄに連結されて画素電源の伝達を受けてドレインが発光素子ＯＬＥＤのアノード電極に連結され、ゲートが第１ノードＡと連結される。
【０００７】
第１ノードＡは第２トランジスターＭ２のドレインと連結される。第１トランジスターＭ１はデータ信号に対応される電流を発光素子ＯＬＥＤに供給する。
【０００８】
第２トランジスターＭ２は、ソースがデータ線Ｄｍに連結されてドレインが第１ノードＡと連結され、ゲートは第１走査線Ｓｎと連結される。そして、ゲートに印加される走査信号によってデータ信号を第１ノードＡに伝達する。
【０００９】
キャパシターＣｓｔは、第１電極が電源供給線Ｖｄｄに連結され、第２電極が第１ノードＡに連結される。そして、データ信号に対応して所定の電圧を格納し、格納された電圧によって一フレームの時間の間、第１トランジスターＭ１のゲートとソースとの間の電圧（ゲートソース間電圧）を維持して、第１トランジスターＭ１の動作を一フレームの時間の間維持させる。
【００１０】
前記のように構成された画素は、キャパシターＣｓｔに格納された電圧が第１トランジスターＭ１のゲートに伝達され、第１トランジスターＭ１のゲートソース間電圧は伝達された電圧に対応して発光素子に電流を流れるようにする。
【００１１】
キャパシターＣｓｔによって第１トランジスターのゲートソース間電圧と発光素子に流れる電流は下記の数式（１）で示される。
【００１２】
【数１】
2006195459.tif 000003
【００１３】
ここで、‘Ｖｇｓ’は第１トランジスターＭ１のゲートソース間電圧、‘Ｖｄｄ’は画素電源の電圧、‘Ｖｄａｔａ’はデータ信号の電圧、‘Ｖｔｈ’は第１トランジスターＭ１のしきい値電圧、‘β’は第１トランジスターＭ１の利得係数（ｇａｉｎ  ｆａｃｔｏｒ）である。
【００１４】
しかしながら、このような画素回路は、数式（１）で示されるように、発光素子ＯＬＥＤに流れる電流が第１トランジスターのしきい値電圧に対応して流れるようになる。
【００１５】
したがって、発光表示装置の製造工程上に発生する第１トランジスターＭ１のしきい値電圧のバラつきによって、輝度のバラつきが発生する。この結果、発光表示装置の画面の品質が低下するという問題がある。
【００１６】
このような、発光制御駆動部及びこれを利用した発光表示装置に関する従来技術を記載した文献としては、下記の特許文献１および２がある。
【特許文献１】大韓民国特許出願公開第２００４−００５３６３９号明細書
【特許文献２】米国特許６８４５１４０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は前記従来技術の問題点を解決するためになされたもので、その目的は、トランジスターのしきい値電圧を補償して輝度のバラつきを補償し、走査信号によって発光制御信号を生成して、消費電力の少ない発光制御信号発生回路によって発光制御信号を生成し、消費電力の少ない発光制御駆動部及びこれを利用した発光表示装置を提供することである。
【課題を解決するための手段】
【００１８】
前記目的を達成するための技術的手段として本発明の第１の側面は、第１から第３走査信号の入力を受けて動作する発光制御信号発生回路を複数個含み、前記発光制御信号発生回路は、前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって第１電圧を出力端に伝達する第１スイッチング素子と、ゲートとソースとの間の電圧によって第２電圧を出力端に伝達する第２スイッチング素子と、前記第１走査信号及び前記第２走査信号の少なくとも一つの走査信号によって前記第２スイッチング素子のゲートとソースとの電圧を同じにする第３スイッチング素子と、前記第３走査信号によって前記第２スイッチング素子を選択的にオン状態にして、前記第２スイッチング素子のゲートとソースとの間の電圧を維持するキャパシターとを備える発光制御駆動部を提供する。
【００１９】
本発明の第２の側面は、第１電極は第１電源に連結され、第２電極は発光制御信号を出力する出力端に連結され、第１ゲートは第１走査信号を伝達する第１走査線に連結され、第２ゲートは第２走査信号を伝達する第２走査線に連結される第１スイッチング素子と、第１電極は前記出力端に連結され、第２電極は第２電源に連結され、ゲートは第１ノードに連結される第２スイッチング素子と、第１電極は前記第１スイッチング素子の第２電極に連結され、前記第２電極は前記第１ノードに連結される第３スイッチング素子と、前記第１電極は前記第１ノードに連結され、前記第２電極は前記第２電源に連結され、前記ゲートは第３走査信号を伝達する第３走査線に連結される第４スイッチング素子と、前記第１ノードと前記出力端の間に連結されるキャパシターとを含む発光制御駆動部を提供する。
【００２０】
本発明の第３側面は、複数の走査信号を出力するシフトレジスターと、前記シフトレジスターから出力する前記複数の走査信号の入力を受けて発光制御信号を生成する発光制御駆動部と、を含み、前記発光制御駆動部は、前記第１側面による発光制御駆動部、または、前記第２側面による発光制御駆動部である走査駆動部を提供する。  本発明の第４側面は、複数の画素を含む画像表示部と、前記画像表示部にデータ信号を伝達するデータ駆動部と、前記画像表示部に走査信号と発光制御信号とを伝達する走査駆動部と、を含み、前記走査駆動部は、前記第１側面による発光制御駆動部、または、前記第２側面による発光制御駆動部を含む発光表示装置を提供する。
【発明の効果】
【００２１】
上述したように本発明による発光制御駆動部及び発光表示装置は、発光制御信号発生回路を介して伝達される走査信号を利用して発光制御信号を生成させ、発光制御信号発生回路の出力がフルスイングをするようにして発光制御信号の電圧レベルを作ることができるようになる。
【００２２】
したがって、簡単に発光制御信号を形成することができ、発光制御駆動部をＰＭＯＳトランジスター、または、ＮＭＯＳトランジスターの一種類のみで具現することができる。
【００２３】
また、発光制御駆動部は、消費電力の少ない発光制御信号発生回路を有するので、発光表示装置の消費電力を少なくすることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の一実施形態を添付した図面を参照して説明する。
【００２５】
図２は、本発明の一実施形態における発光表示装置の概略を示す構成図である。図２を参照して説明すれば、本発明による発光表示装置は画像を表現する画像表示部１００、データ信号を伝達するデータ駆動部２００、及び走査信号を伝達する走査駆動部３００を含む。
【００２６】
画像表示部１００は、発光素子と画素回路からなる複数の画素１１０、行方向に配列された複数の走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎ、複数の発光制御線Ｅ１、Ｅ２…Ｅｎ−１、Ｅｎ、列方向に配列された複数のデータ線Ｄ１、Ｄ２…Ｄｍ−１、Ｄｍ、及び画素電源を供給する複数の画素電源（図示せず）とを含む。
【００２７】
そして、画像表示部１００は、走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎから伝達される走査信号及びデータ線Ｄ１、Ｄ２…Ｄｍ−１、Ｄｍから伝達されるデータ信号を画素回路に伝達する。画素回路は、伝達されたデータ信号に対応する電流を生成する。そして、生成された電流は、発光制御線Ｅ１、Ｅ２…Ｅｎ−１、Ｅｎによって発光制御信号として発光素子ＯＬＥＤに伝達する。
【００２８】
データ駆動部２００は、データ線Ｄ１、Ｄ２…Ｄｍ−１、Ｄｍに連結されて画像表示部１００にデータ信号を伝達する。
【００２９】
走査駆動部３００は、複数の走査線Ｓ１、Ｓ２…Ｓｎ−１、Ｓｎと複数の発光制御線Ｅ１、Ｅ２…Ｅｎ−１、Ｅｎとに連結されて画像表示部１００の側面に構成される。走査信号と発光制御信号を画像表示部１００に伝達して走査信号によって選択された画素１１０にデータ信号が伝達されるようにして、発光制御信号によって画素１１０が発光するようにする。
【００３０】
このような、走査駆動部３００は、走査信号を生成するシフトレジスターと走査信号の入力とを受けて発光制御信号を生成する発光制御駆動部３１０（図３参照）とを含み、発光制御駆動部３１０は、複数の発光制御信号発生回路を含み、一つの発光制御信号発生回路は３個の走査信号の入力を受けて一つの発光制御信号を出力する。
【００３１】
図３は、本発明による発光表示装置に採用した走査駆動部の一部を示す概略的な構成図である。図３を参照して説明すれば、走査駆動部３００は、走査信号を出力するシフトレジスター３０１と走査信号の入力を受けて発光制御信号を出力する発光制御駆動部３１０とを含む。
【００３２】
シフトレジスター３０１は、スタートパルスの入力を受けて順次スタートパルスをシフトしてパルス信号を順次出力し、このパルス信号を利用して走査信号を生成する。シフトレジスター３０１は、ＮＡＮＤゲート、ＮＯＲゲートなどの論理ゲートを利用して出力される複数のパルス信号を論理演算し、走査信号として使用することができる。
【００３３】
発光制御駆動部３１０は、複数の発光制御信号発生回路を含み、一つの発光制御信号発生回路は、３個の走査信号の伝達を受けて一つの発光制御信号を生成し、３個の走査信号は連続された３個の走査信号を使用することができる。
【００３４】
ここで、上から下の方向に順次、第１発光制御信号発生回路３１１、第２発光制御信号発生回路３１２、…第６発光制御信号発生回路３１６と称して説明すれば次のとおりである。
【００３５】
第１走査信号ｓ１から第３走査信号ｓ３は、第１発光制御信号発生回路３１１に入力されて第１発光制御信号ｅ１を出力し、第２走査信号ｓ２から第４走査信号ｓ４は、第２発光制御信号発生回路３１２に入力されて第２発光制御信号ｅ２を出力する。
【００３６】
そして、第３走査信号ｓ３から第５走査信号ｓ５は、第３発光制御信号発生回路３１３に入力されて第３発光制御信号ｅ３を出力する。このような方式で第４発光制御信号発生回路３１４から第６発光制御信号発生回路３１６は第４発光制御信号ｅ４から第６発光制御信号ｅ６を出力する。
【００３７】
そして、第１走査信号ｓ１から第６走査信号ｓ６は、別途のラインを通じて発光制御信号発生回路を経ることなく画像表示部１００に入力されるようにして第１走査信号ｓ１から第６走査信号ｓ６によって画像表示部１００の各行が順次選択されるようにする。
【００３８】
図４は、本発明による発光制御駆動部に採用した発光制御信号発生回路の第１実施形態を示す回路図である。図４を参照して説明すれば、発光制御信号発生回路は第１電源Ｖｐｏｓと出力端Ｎ２との間に接続された第１スイッチング素子ＳＷ１、出力端Ｎ２と第２電源Ｖｎｅｇとの間に接続された第２スイッチング素子ＳＷ２、第１電極が出力端Ｎ２に接続されて第２電極が第１ノードＮ１に接続されたキャパシターＣと、第１ノードＮ１、出力端Ｎ２、及び第１スイッチング素子ＳＷ１のゲート電極に接続された第３スイッチング素子ＳＷ３と、第１ノードＮ１と第２電源Ｖｎｅｇとの間に接続された第４スイッチング素子ＳＷ４を備える。
【００３９】
ここで、第１電源Ｖｐｏｓの電圧レベルは第２電源Ｖｎｅｇの電圧レベルより高い。また、第１スイッチング素子ＳＷ１から第４スイッチング素子ＳＷ４は、ＰＭＯＳトランジスターであり、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３は、それぞれ二つのトランジスターが結合されて具現されているトランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｇａｔｅ）構造を持つトランジスターであり、それぞれ一つのソースと一つのドレインと二つの第１ゲートと第２ゲートとを備える。そして、第２スイッチング素子ＳＷ２及び第４スイッチング素子ＳＷ４は一つのトランジスターである。
【００４０】
第１スイッチング素子ＳＷ１のソースは第１電源Ｖｐｏｓに接続され、ドレインは出力端Ｎ２に接続される。第１スイッチング素子ＳＷ１の第１ゲート電極には、第１走査信号ｓｎが伝達されて第２ゲート電極には第２走査信号ｓｎ−１が伝達される。
【００４１】
このような、第１１スイッチング素子ＳＷ１は、第１走査信号ｓｎ、または、第２走査信号ｓｎ−１によって第１電圧を出力端Ｎ２に供給する第１パスを形成する。
【００４２】
第２スイッチング素子ＳＷ２のゲートは第１ノードＮ１に接続され、ソースは出力端Ｎ２に接続されてドレインは第２電源Ｖｎｅｇに接続される。このような、第２スイッチング素子ＳＷ２は第１ノードＮ１、すなわち、ゲートの電圧によって第２電源Ｖｎｅｇを出力端Ｎ２に供給する第２パスを形成する。この時、第１電源Ｖｐｏｓの電圧レベルは第２電源Ｖｎｅｇの電圧レベルより高い。
【００４３】
第３スイッチング素子ＳＷ３のソースは出力端Ｎ２に接続され、ドレインは第１ノードＮ１に接続されて第３スイッチング素子ＳＷ３の第１ゲートには第１走査信号ｓｎが伝達されて第２ゲートには第２走査信号ｓｎ−１が伝達される。
【００４４】
このような、第３スイッチング素子ＳＷ３は第１走査信号ｓｎ、または、第２走査信号ｓｎ−１によって、第１スイッチング素子ＳＷ１を経由して供給される第１電源Ｖｐｏｓを第１ノードＮ１に供給する。このようにして、第３スイッチング素子ＳＷ３は、ローレベルの第１走査信号ｓｎ、または、第２走査信号ｓｎ−１によってオン状態になり、第２スイッチング素子ＳＷ２のゲートソース間の電圧を等しくすることによって第２スイッチング素子ＳＷ２を通じて形成される第２パスを遮断する役割をする。
【００４５】
第４スイッチング素子ＳＷ４のソースは第１ノードＮ１に接続されてドレインは第２電源Ｖｎｅｇに接続され、ゲートには第３走査信号ｓｎ＋１が伝達される。第４スイッチング素子ＳＷ４は、第３走査信号ｓｎ＋１によって第２電圧を第１ノードＮ１に供給する。
【００４６】
キャパシターＣは、出力端Ｎ２に接続される第１電極と第１ノードＮ１に接続される第２電極とを有する。キャパシターＣは、第４スイッチング素子ＳＷ４のスイッチング動作によって第２スイッチング素子ＳＷ２のゲートソース間の電圧を格納した後、格納した電圧によって第２スイッチング素子ＳＷ２をスイッチングさせる役割をする。
【００４７】
キャパシターＣは、第４スイッチング素子ＳＷ４のスイッチング動作によって第２スイッチング素子ＳＷ２のオン状態を維持させて第２パスが持続的に維持されるようにする。
【００４８】
図５は、図４の発光制御信号発生回路の動作を示すタイミング図である。図５を参照して説明すれば、発光制御信号発生回路３１０に入力される信号を走査駆動部３００のシフトレジスター３０１から出力される走査信号を利用し、第１走査信号ｓｎ−１から第３走査信号ｓｎ＋１の入力を受けて一つの発光制御信号を出力する。
【００４９】
第１走査信号ｓｎは一つの行を選択してデータ信号が伝達されるようにする走査信号であり、第２走査信号ｓｎ−１は第１走査信号ｓｎより一行先にある行に入力される走査信号であり、第３走査信号ｓｎ＋１は第１走査信号ｓｎより一行後にある行に入力される走査信号である。
【００５０】
第１走査信号ｓｎ及び第３走査信号ｓｎ＋１がハイ状態に入力されて第２走査信号ｓｎ−１がロー状態に入力される第１区間Ｔ１と、第２走査信号ｓｎ−１及び第３走査信号ｓｎ＋１がハイ状態に入力されて第１走査信号ｓｎがロー状態に入力される第２区間Ｔ２では、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３はオン状態になり、第４スイッチング素子ＳＷ４はオフ状態になる。
【００５１】
したがって、第１電源Ｖｐｏｓは、第１スイッチング素子ＳＷ１を通じて出力端に伝達され、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３を通じて第１ノードＮ１に伝達される。すなわち、第１区間Ｔ１から出力端Ｎ２には第１電源Ｖｐｏｓの電圧レベルが出力される。
【００５２】
また、第３スイッチング素子ＳＷ３によって第２スイッチング素子ＳＷ２のソース及びゲートにそれぞれ第１電源Ｖｐｏｓが伝達される。第２スイッチング素子ＳＷ２のゲートソース間の電圧差はゼロ（０）になり、第２スイッチング素子ＳＷ２のソースとドレインとの間のパスが遮断され、出力端Ｎ２と第２スイッチング素子ＳＷ２を通じて第２電源Ｖｎｅｇに静的電流（Ｓｔａｔｉｃ  Ｃｕｒｒｅｎｔ）が流れなくなる。
【００５３】
したがって、出力端Ｎ２において、第１電源Ｖｐｏｓの電圧レベルが出力されれば、第３スイッチング素子ＳＷ３によって第２スイッチング素子ＳＷ２のゲートソース間の電圧レベルの差をゼロになり静的電流パスを遮断することで消費電力を減少させる。
【００５４】
さらに、第３区間Ｔ３で第１走査信号ｓｎ及び第２走査信号ｓｎ−１がハイ状態になって第３走査信号ｓｎ＋１がロー状態になれば、第１スイッチング素子ＳＷ１及び第３スイッチング素子ＳＷ３はオフ状態になり、第４スイッチング素子ＳＷ４はオン状態になる。
【００５５】
第４スイッチング素子ＳＷ４がオン状態になることによって、第１ノードＮ１の電圧が降下し、キャパシターＣの第２端子と第１端子の間、すなわち、第２スイッチング素子ＳＷ２のソースとゲートとの間には、第２スイッチング素子ＳＷ２のしきい値電圧の絶対値（｜Ｖｔｈ｜）以上の電圧が印加される。そして、第２スイッチング素子ＳＷ２はオン状態になる。
【００５６】
その後、第１ノードＮ１の電圧が引き続き降下して第４スイッチング素子ＳＷ４のソースとゲートとの間の電圧が第４スイッチング素子ＳＷ４のしきい値電圧の絶対値以下になれば、第４スイッチング素子ＳＷ４はオフ状態になる。
【００５７】
第４スイッチング素子ＳＷ４がオフ状態になれば、キャパシターＣの第１端子はフローティング（ｆｌｏａｔｉｎｇ）状態になってキャパシターＣに格納された電圧は一定に維持される。したがって、キャパシターＣの第２端子と第１端子との間に格納された電圧は第２スイッチング素子ＳＷ２のしきい値電圧の絶対値（｜Ｖｔｈ｜）以上の電圧を維持するので、出力端Ｎ２の電圧が第２電源Ｖｎｅｇの電圧レベルに到逹するように第２スイッチング素子ＳＷ２をオン状態に維持するようにフルダウン（Ｆｕｌｌ−Ｄｏｗｎ）される。
【００５８】
また、第１電源Ｖｐｏｓの電圧レベルはハイ状態の発光制御信号ｅｎの電圧レベルになり、第２電源Ｖｎｅｇの電圧レベルはロー状態の発光制御信号ｅｎの電圧レベルになる。
【００５９】
このように本発明の本実施形態による発光制御信号発生回路は、第３スイッチング素子ＳＷ３を利用して第１電源Ｖｐｏｓの電圧レベルを出力する間に、第２スイッチング素子ＳＷ２の静的電流パスを遮断して電流の損失を減少させると同時に、キャパシターＣを利用して第２スイッチング素子ＳＷ２のオン状態を維持させフルダウンされる第２電源Ｖｎｅｇの電圧レベルを出力することになる。
【００６０】
結果的に、本発明の本実施形態による発光制御信号発生回路は、フルスイング（Ｆｕｌｌ  Ｓｗｉｎｇ）になる第１電源の電圧レベルと第２電源の電圧レベルとの出力が可能になると同時にＰＭＯＳトランジスターの静的電流による電流の損失を減らして消費電力が減少される。
【００６１】
また、発光制御信号発生回路によって出力される発光制御信号は、第１電源の電圧レベルと第２電源の電圧レベルの間をフルスイングするようになり、画像表示部１００から発光制御信号の入力を受けて正確な動作ができるようになる。
【００６２】
図６は、本発明の発光表示装置に採用した画素の一実施形態を示す回路図である。図６を参照して説明すれば、画素は発光素子ＯＬＥＤと画素回路とを含み、各画素回路は第１トランジスターＭ１から第５トランジスターＭ５、第１キャパシターＣｓｔ、及び第２キャパシターＣｖｔｈを含む。
【００６３】
第１トランジスターＭ１から第５トランジスターＭ５はソース、ドレイン及びゲートを有し、ＰＭＯＳ形態のトランジスターであり、それぞれのトランジスターのソース及びドレインは物理的な差はないが、第１電極及び第２電極と称することができる。また、第１キャパシターＣｓｔ及び第２キャパシターＣｖｔｈは、第１電極と第２電極とを有する。
【００６４】
第１トランジスターＭ１は、ソースは画素電源線Ｖｄｄに連結されて画素電源の伝達を受け、ドレインは第１ノードＡに連結され、ゲートは第２ノードＢに連結されてゲートに印加される電圧によってソースからドレイン方向に流れる電流の電流量が決まる。
【００６５】
第２トランジスターＭ２は、ソースはデータ線Ｄｍに連結され、ドレインは第３ノードＣに連結され、ゲートは第１走査線Ｓｎに連結されて第１走査線Ｓｎを通じて伝達される第１走査信号ｓｎによってオン・オフ動作を遂行してデータ信号を選択的に第３ノードＣに伝達する。
【００６６】
第３トランジスターＭ３は、ソースは第１ノードＡに連結され、ドレインは第２ノードＢに連結され、ゲートは第２走査線Ｓｎ−１に連結されて第２走査線Ｓｎ−１を通じて伝達される第２走査信号ｓｎ−１によってオン・オフ動作を遂行して選択的に第１ノードＡと第２ノードＢの電位を同じくさせて第１トランジスターＭ１が選択的にダイオードと連結されるようにする。
【００６７】
第４トランジスターＭ４は、ソースは画素電源線Ｖｄｄに連結され、ドレインは第３ノードＣに連結され、ゲートは第２走査線Ｓｎ−１に連結されて第２走査信号ｓｎ−１によって選択的に画素電源を第３ノードＣに伝達する。
【００６８】
第５トランジスターＭ５は、ソースは第１ノードＡに連結され、ドレインは第４ノードＤに連結され、ゲートは発光制御線Ｅｎに連結されて発光制御線Ｅｎを通じて伝達を受けた発光制御信号ｅｎによってオン・オフ動作を遂行して第１ノードＡに流れる電流を発光素子ＯＬＥＤに流れるようにする。
【００６９】
第１キャパシターＣｓｔは、第１電極は画素電源線Ｖｄｄに連結され、第２電極は第３ノードＣに連結され、第４トランジスターＭ４によって選択的に画素電源線Ｖｄｄと第３ノードＣの電圧の差の電圧値を格納する。
【００７０】
第２キャパシターＣｖｔｈは、第１電極は第３ノードＣに連結され、第２電極は第２ノードＢに連結され、第３ノードＣと第２ノードＢの電圧の差の電圧値を格納する。
【００７１】
図７は、図６に図示された画素の動作を示すタイミング図である。図７を参照して説明すれば、画素は第１走査信号ｓｎ及び第２走査信号ｓｎ−１、データ信号及び発光制御信号ｅｎによって動作する。
【００７２】
第１走査信号ｓｎ、第２走査信号ｓｎ−１、及び発光制御信号ｅｎは、周期的な信号である。そして、発光制御信号ｅｎのハイ状態の電圧レベルは、発光制御信号発生回路によって第１電源Ｖｐｏｓの電圧レベルに該当し、ロー状態の電圧レベルは第２電源Ｖｎｅｇの電圧レベルに該当する。
【００７３】
まず、第２走査信号ｓｎ−１によって第３トランジスターＭ３と第４トランジスターＭ４とがオン状態になり第１トランジスターＭ１がダイオードに連結される。画素電源Ｖｄｄは、第２キャパシターＣｖｔｈの第１電極に伝達される。この時、第２ノードＢには、画素電源Ｖｄｄと第１トランジスターＭ１とのしきい値電圧の差にあたる電圧が印加され、第２キャパシターＣｖｔｈには第１トランジスターＭ１のしきい値電圧にあたる電圧が格納される。
【００７４】
そして、第１走査信号ｓｎによって第２トランジスターＭ２がオン状態になれば、データ信号が第３ノードＣに伝達され、第１キャパシターＣｓｔの第１電極には画素電源が伝達され、第２電極にはデータ信号が伝達され、第１キャパシターＣｓｔには画素電源とデータ信号Ｖｄｄ−Ｖｄａｔａの差にあたる電圧が格納される。
【００７５】
したがって、直列に連結されている第１キャパシターＣｓｔと第２キャパシターＣｖｔｈとによって、第１トランジスターＭ１のゲートソース間には下記の数式（２）にあたる電圧が印加される。
【００７６】
【数２】
2006195459.tif 000004
【００７７】
ここで、Ｖｇｓは第１トランジスターＭ１のゲートソース間の電圧、Ｖｄｄは画素電源の電圧、Ｖｄａｔａはデータ信号の電圧、Ｖｔｈは第１トランジスターＭ１のしきい値電圧にあたる。
【００７８】
したがって、第１トランジスターＭ１のソースからドレインに流れる電流は下記の数式（３）にあたる。
【００７９】
【数３】
2006195459.tif 000005
【００８０】
ここで、Ｖｇｓは第１トランジスターＭ１のゲートソース間の電圧、Ｖｄｄは画素電源の電圧、Ｖｄａｔａはデータ信号の電圧、Ｖｔｈは第１トランジスターＭ１のしきい値電圧、βは第１トランジスターＭ１の利得係数にあたる。
【００８１】
数式（３）に示すように、第１トランジスターＭ１のソースからドレインに流れる電流は、第１トランジスターＭ１のしきい値電圧と関係なく流れるようになる。したがって、第１ノードＡでしきい値電圧が補償された電流が流れるようになる。
【００８２】
そして、発光制御信号ｅｎによって第５トランジスターＭ５がオン状態になって第１ノードＡに流れる電流は発光素子ＯＬＥＤに流れるようになる。この時、発光制御信号ｅｎは、第１電圧レベルＶｐｏｓと第２電圧レベルＶｎｅｇとの間をフルスイングするようになるので、第５トランジスターＭ５が正確な動作をして発光素子ＯＬＥＤが正確に発光するようになる。
【００８３】
本発明による発光制御駆動部に採用した発光制御信号発生回路の第２実施形態を図８から図１１に示す。図８に示されたようにＮＭＯＳ形態のトランジスターを用い、図９に図示されるように信号を入力すれば、発光制御信号発生回路が第１電圧レベルと第２電圧レベルとの間をフルスイングする発光制御信号を出力することが可能になる。
【００８４】
また、画像表示部１００の各画素を図１０に図示されているようにＮＭＯＳ形態のトランジスターを用い、図１１に図示されているような信号を入力すれば、画素１１０が動作し、しきい値電圧が補償された電流によって発光するようになる。
【００８５】
上述したように、本発明の詳細な説明と図は、単なる本発明の例示的なものであり、これは単に本発明を説明するための目的で使用されたものであって、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。従って、当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。
【産業上の利用可能性】
【００８６】
発光表示装置に関する分野で利用可能である。
【図面の簡単な説明】
【００８７】
【図１】従来の技術による発光表示装置の一部分を示す構成図である。
【図２】本発明による発光表示装置の一実施形態を示す構成図である。
【図３】本発明による発光表示装置に採用した走査駆動部の一部を現わす構成図である。
【図４】本発明による発光制御駆動部を採用した発光制御信号発生回路の第１実施形態を示す回路図である。
【図５】図４の発光制御信号発生回路の動作を示すタイミング図である。
【図６】は、本発明による発光表示装置を採用した画素の一実施形態を示す回路図である。
【図７】は、図６に図示された画素の動作を示すタイミング図である。
【図８】は、本発明による発光制御駆動部を採用した発光制御信号発生回路の第２実施形態を示す回路図である。
【図９】は、図８の発光制御信号発生回路の動作を示すタイミング図である。
【図１０】は、本発明による発光表示装置を採用した画素の第２実施形態を示す回路図である。
【図１１】は、図１０に図示された画素の動作を示すタイミング図である。
【符号の説明】
【００８８】
１００    画像表示部、
１１０    画素、
２００    データ駆動部、
３００    走査駆動部、
３０１    シフトレジスター、
３１０    発光制御駆動部。
【図１】
2006195459.tif 000006
【図２】
2006195459.tif 000007
【図３】
2006195459.tif 000008
【図４】
2006195459.tif 000009
【図５】
2006195459.tif 000010
【図６】
2006195459.tif 000011
【図７】
2006195459.tif 000012
【図８】
2006195459.tif 000013
【図９】
2006195459.tif 000014
【図１０】
2006195459.tif 000015
【図１１】
2006195459.tif 000016