(57)【要約】【課題】  洗浄工程において、配線を形成する材料がピンホールを介して消失することを防止できる半導体装置およびその製造技術を提供する。【解決手段】  酸化シリコン膜３７に埋め込むように配線４１を形成する。続いて、配線４１上を含む酸化シリコン膜３７上に炭窒化シリコン膜４３を形成する。ここで、炭窒化シリコン膜４３は、ピンホール４３ａが貫通しない程度の膜厚で形成する。次に、炭窒化シリコン膜４３を加工して、酸化シリコン膜３７上の炭窒化シリコン膜４３の膜厚を配線４１およびその近傍領域上に形成された炭窒化シリコン膜４３の膜厚よりも薄くする。【選択図】  図１５
2006135220.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に形成された絶縁膜と、
（ｂ）前記絶縁膜に埋め込まれた金属配線層と、
（ｃ）前記金属配線層上を含む前記絶縁膜上に形成された拡散防止用絶縁膜と、
（ｄ）前記拡散防止用絶縁膜を貫通して前記金属配線層に接続するプラグとを備え、
前記金属配線層上および前記金属配線層近傍の前記絶縁膜上に形成された前記拡散防止用絶縁膜の厚さは、前記金属配線層から離れた前記絶縁膜上に形成された前記拡散防止用絶縁膜の厚さよりも厚い半導体装置。
【請求項２】
（ａ）半導体基板上に形成された絶縁膜と、
（ｂ）前記絶縁膜に埋め込まれた金属配線層と、
（ｃ）前記絶縁膜上および前記金属配線層上に形成された第１拡散防止用絶縁膜と、
（ｄ）前記金属配線層上の前記第１拡散防止用絶縁膜上および前記金属配線層近傍の前記絶縁膜上にある前記第１拡散防止用絶縁膜上に形成された第２拡散防止用絶縁膜と、
（ｅ）前記第１拡散防止用絶縁膜および前記第２拡散防止用絶縁膜を貫通して前記金属配線層に接続するプラグとを備える半導体装置。
【請求項３】
（ａ）半導体基板上に形成された絶縁膜と、
（ｂ）前記絶縁膜に埋め込まれた金属配線層と、
（ｃ）前記絶縁膜上および前記金属配線層上に形成された第１拡散防止用絶縁膜と、
（ｄ）前記金属配線層上の前記第１拡散防止用絶縁膜上および前記金属配線層近傍の前記絶縁膜上にある前記第１拡散防止用絶縁膜上に形成された第２拡散防止用絶縁膜と、
（ｅ）前記第１拡散防止用絶縁膜と前記第２拡散防止用絶縁膜との間に形成されたエッチングストッパ膜と、
（ｆ）前記第１拡散防止用絶縁膜、前記第２拡散防止用絶縁膜および前記エッチングストッパ膜を貫通して前記金属配線層に接続するプラグとを備える半導体装置。
【請求項４】
（ａ）半導体基板上に形成された絶縁膜と、
（ｂ）前記絶縁膜に埋め込まれた金属配線層と、
（ｃ）前記金属配線層上および前記金属配線層近傍の前記絶縁膜上に形成された拡散防止用絶縁膜と、
（ｄ）前記拡散防止用絶縁膜を貫通して前記金属配線層に接続するプラグとを備え、
前記拡散防止用絶縁膜は、前記拡散防止用絶縁膜を貫通するピンホールの発生を防止する厚さを有する半導体装置。
【請求項５】
（ａ）半導体基板上に絶縁膜を形成する工程と、
（ｂ）前記絶縁膜に埋め込むように金属配線層を形成する工程と、
（ｃ）前記絶縁膜上および前記金属配線層上に第１拡散防止用絶縁膜を形成する工程と、
（ｄ）前記第１拡散防止用絶縁膜上にエッチングストッパ膜を形成する工程と、
（ｅ）前記エッチングストッパ膜上に第２拡散防止用絶縁膜を形成する工程と、
（ｆ）前記第２拡散防止用絶縁膜をエッチングすることにより、前記第１拡散防止用絶縁膜および前記エッチングストッパ膜を介して前記金属配線層上にある前記第２拡散防止用絶縁膜と、前記第１拡散防止用絶縁膜および前記エッチングストッパ膜を介して前記金属配線層近傍の前記絶縁膜上にある前記第２拡散防止用絶縁膜とを残す工程とを備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、特に、ダマシン配線を有する半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
日本特開２００４−１２８０５０号公報（特許文献１）には、銅配線の形状劣化を防止できる多層銅配線を形成する技術が記載されている。具体的には、銅配線上に拡散防止用絶縁膜を形成し、この拡散防止用絶縁膜上にエッチングストッパ膜を形成する。そして、エッチングストッパ膜上に層間絶縁膜を形成し、拡散防止用絶縁膜、エッチングストッパ膜および層間絶縁膜内にデュアルダマシン法を使用してプラグおよび銅配線を形成する技術が開示されている。この技術によれば、層間絶縁膜のエッチングは、エッチングストッパ膜で停止することになるので、拡散防止用絶縁膜までエッチングされることを防止できる。したがって、拡散防止用絶縁膜の膜厚のばらつきを抑制できる。すなわち、この後の工程で、拡散防止用絶縁膜をエッチングして下部に存在する銅配線を露出するが、拡散防止用絶縁膜の膜厚にばらつきが存在すると、拡散防止用絶縁膜の膜厚が薄い領域下に存在する銅配線は過剰にエッチングされる。その結果、銅配線の形状劣化という問題が生じる。しかし、上記した技術によれば、拡散防止用絶縁膜の膜厚のばらつきを抑制できるので、銅配線の形状劣化を抑制できる。
【特許文献１】特開２００４−１２８０５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、アルミニウムより低い抵抗値を有する銅が配線材料として使用されるようになってきており、この銅を加工して配線を形成する技術としてダマシン（Damascene）と呼ばれる配線形成技術が検討されている。このダマシン法は、シングルダマシン（Single-Damascene）法とデュアルダマシン（Dual-Damascene）法とに大別できる。
【０００４】
シングルダマシン法は、例えば絶縁膜に配線溝を形成した後、その絶縁膜上および配線溝内に配線形成用の銅膜を堆積し、さらに、この銅膜を、例えば化学的機械的研磨法（ＣＭＰ；Chemical  Mechanical  Polishing）によって配線溝内にのみ残るように研磨することにより、配線溝内に埋め込み配線を形成する方法である。
【０００５】
また、デュアルダマシン法は、絶縁膜に配線溝および下層配線との接続を行うための接続孔を形成した後、その絶縁膜上、配線溝および接続孔内に配線形成用の銅膜を堆積し、さらに、堆積した銅膜をＣＭＰによって配線溝および接続孔内にのみ残るように研磨することにより、配線溝および接続孔内に埋め込み配線を形成する方法である。
【０００６】
ダマシン法で配線およびプラグを製造する際に生じる問題点について図面を参照しながら説明する。図１は、半導体基板上にダマシン法を使用して配線を形成する一工程を示した図である。図１において、半導体基板（図示せず）上には、例えば酸化シリコン膜よりなる絶縁膜１が形成されており、この絶縁膜１上に、例えば炭窒化シリコン膜（ＳｉＣＮ）よりなる絶縁膜２が形成されている。そして、絶縁膜２上には、例えば酸化シリコン膜よりなる絶縁膜３が形成されている。この絶縁膜３には、例えばシングルダマシン法を使用して埋め込まれた配線４が形成されている。配線４は、銅の拡散を防止する導電性バリア膜４ａと銅膜４ｂより構成されている。図１では、この配線４上にデュアルダマシン法を使用してプラグと配線層を形成する一工程を示している。まず、配線４上を含む絶縁膜３上に、順次絶縁膜５〜８を形成する。絶縁膜５、７は、例えば炭窒化シリコン膜より形成され、絶縁膜６、８は、例えば酸化シリコン膜より形成されている。ここで、絶縁膜の形成においては、欠陥が形成される場合があり、例えば絶縁膜５には絶縁膜５を貫通するピンホール（欠陥）５ａが形成されている。
【０００７】
続いて、絶縁膜８上に、例えば窒化シリコン膜よりなる絶縁膜９を形成した後、この絶縁膜９をパターニングする。パターニングは、配線溝（トレンチ溝）を形成する領域を開口するように行う。そして、図示しないレジスト膜を絶縁膜８および絶縁膜９上に形成した後、このレジスト膜をパターニングする。パターニングは接続孔（ビアホール）１０を形成する領域を開口するように行われる。次に、パターニングしたレジスト膜をマスクにしたエッチングにより、絶縁膜６〜８を貫通する接続孔１０を形成する。この接続孔１０の底部には、ピンホール５ａが形成された絶縁膜５が露出している。
【０００８】
次に、パターニングしたレジスト膜を除去する。ここまでの工程で、図１に示すような異物１１が付着する場合がある。続いて、図２に示すように、パターニングした絶縁膜９をマスクにして絶縁膜８に配線溝１２を形成する。ここで、絶縁膜８上には、異物１１が付着しているため、配線溝１２が正常に形成されない。このため、配線が正常に形成されないという問題点がある。
【０００９】
そこで、接続孔１０を形成し、この接続孔１０を形成するために使用したレジスト膜を除去した後に、半導体基板を洗浄する工程を追加することが考えられる。すなわち、半導体基板の表面を洗浄することにより、異物１１を除去することが考えられる。異物１１を除去することができれば、正常に配線溝１２を形成することができる。
【００１０】
しかし、洗浄工程を追加すると、以下に示すような問題点が生じる。図３に示すように、接続孔１０の底部には絶縁膜５が露出しているが、この絶縁膜５に例えばピンホール５ａが形成されている。すると、洗浄液などがピンホール５ａから配線４内に浸入し、配線４を形成する銅が消失してしまう問題点がある。
【００１１】
本発明の目的は、洗浄工程において、配線を形成する材料がピンホールを介して消失することを防止できる半導体装置およびその製造技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本願で開示される一つの発明は、（ａ）半導体基板上に形成された絶縁膜と、（ｂ）前記絶縁膜に埋め込まれた金属配線層と、（ｃ）前記金属配線層上を含む前記絶縁膜上に形成された拡散防止用絶縁膜と、（ｄ）前記拡散防止用絶縁膜を貫通して前記金属配線層に接続するプラグとを備え、前記金属配線上に形成された前記拡散防止用絶縁膜の厚さは、前記絶縁膜上に形成された前記拡散用絶縁膜の厚さよりも厚いものである。
【００１５】
また、本願で開示される一つの発明は、（ａ）半導体基板上に絶縁膜を形成する工程と、（ｂ）前記絶縁膜に埋め込むように金属配線層を形成する工程と、（ｃ）前記絶縁膜上および前記金属配線層上に第１拡散防止用絶縁膜を形成する工程と、（ｄ）前記第１拡散防止用絶縁膜上にエッチングストッパ膜を形成する工程と、（ｅ）前記エッチングストッパ膜上に第２拡散防止用絶縁膜を形成する工程と、（ｆ）前記第１拡散防止用絶縁膜および前記エッチングストッパ膜を介して前記絶縁膜上に形成されている前記第２拡散防止用絶縁膜を除去する一方、前記第１拡散防止用絶縁膜および前記エッチングストッパ膜を介して前記金属配線層上に形成されている前記第２拡散防止用絶縁膜を残す工程とを備えるものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
接続孔底部に露出する絶縁膜の厚さを相対的に厚くしたので、絶縁膜を貫通するピンホールの形成を防止することができる。したがって、洗浄する際、貫通したピンホールを介して配線材料が消失することを防止できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
図４は、本実施の形態１における半導体装置を示した断面図である。図４において、半導体基板２０には、複数の素子分離領域２１が形成されており、この素子分離領域２１で分離された活性領域には、ｐ型ウェル２２が形成されている。ｐ型ウェル２２上には、ｎチャネル型ＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）が形成されている。具体的に、ｐ型ウェル２２上には、例えば酸化シリコン膜よりなるゲート絶縁膜２３が形成されており、このゲート絶縁膜２３上にゲート電極２４が形成されている。ゲート電極２４は、例えばポリシリコン膜２４ａとコバルトシリサイド膜３０の積層膜から構成されている。
【００２０】
ゲート電極２４の両側の側壁には、サイドウォール２７が形成されており、サイドウォール２７下のｐ型ウェル２２内には、低濃度ｎ型不純物拡散領域２５、２６が形成されている。低濃度ｎ型不純物拡散領域２５、２６の外側には、高濃度ｎ型不純物拡散領域２８、２９が形成されており、この高濃度ｎ型不純物拡散領域２８、２９上には、コバルトシリサイド膜３０が形成されている。
【００２１】
低濃度ｎ型不純物拡散領域２５、高濃度ｎ型不純物拡散領域２８およびコバルトシリサイド膜３０によりｎチャネル型ＭＩＳＦＥＴのソース領域が形成されている。同様に、低濃度ｎ型不純物拡散領域２６、高濃度ｎ型不純物拡散領域２９およびコバルトシリサイド膜３０によりｎチャネル型ＭＩＳＦＥＴのドレイン領域が形成されている。
【００２２】
次に、ｎチャネル型ＭＩＳＦＥＴが形成された半導体基板２０上には、窒化シリコン膜３１および酸化シリコン膜３２が形成されている。窒化シリコン膜３１および酸化シリコン膜３２は層間絶縁膜として機能する膜であり、この窒化シリコン膜３１および酸化シリコン膜３２には、これらの膜を貫通してソース領域またはドレイン領域に接続するプラグ３５が形成されている。プラグ３５は例えば、窒化チタン膜とタングステン膜の積層膜から形成されている。
【００２３】
プラグ３５が形成された酸化シリコン膜３２上には、炭窒化シリコン膜３６および酸化シリコン膜（絶縁膜）３７が形成されている。この炭窒化シリコン膜３６および酸化シリコン膜３７には、埋め込むように配線（金属配線層）４１および配線４２が形成されている。配線４１および配線４２は、例えばタンタル膜をバリア導体膜とし、このタンタル膜上に形成された銅膜より構成されている。そして、配線４１および配線４２は、プラグ３５に接続するように形成されている。
【００２４】
次に、配線４１、４２上を含む酸化シリコン膜３７上には、炭窒化シリコン膜４３が形成されている。この炭窒化シリコン膜４３は、配線４１、４２を構成する銅原子が他の領域へ拡散するのを防止する機能を有する。すなわち、炭窒化シリコン膜４３は、銅原子の拡散防止用絶縁膜である。
【００２５】
ここで、本実施の形態１における半導体装置の一つの特徴は、配線４１およびその近傍上に形成されている炭窒化シリコン膜４３の膜厚が、他の領域、例えば酸化シリコン膜３７上に形成されている炭窒化シリコン膜４３の膜厚よりも相対的に厚くなっている点である。このように、配線４１上に形成されている炭窒化シリコン膜４３の膜厚を相対的に厚くすることにより、炭窒化シリコン膜４３を貫通するピンホールの発生を防止できる。
【００２６】
炭窒化シリコン膜４３は、形成する際にピンホールなどの欠陥が発生することがある。このピンホールが炭窒化シリコン膜４３を貫通するものである場合には、以下に説明するような不具合が発生する。すなわち、図４に示すように、配線４１上には、配線４１に接続するプラグ５２が形成されているが、このプラグ５２を作るために接続孔（ビアホール）が形成される。この接続孔は、配線４１上に形成された炭窒化シリコン膜４３を露出するように形成され、その後、洗浄処理が実施される。したがって、炭窒化シリコン膜４３を貫通するピンホールが炭窒化シリコン膜４３に形成されていると、このピンホールから洗浄液が配線４１に浸入する。すると配線４１を構成する銅膜が消失するという不具合が発生する。
【００２７】
そこで、本実施の形態１では、配線４１上に形成する炭窒化シリコン膜４３の膜厚を厚くすることによって貫通するピンホールの発生を防止している。このように貫通するピンホールの発生を防止できれば、配線４１を構成する銅膜の消失を防止することができる。一方、炭窒化シリコン膜４３の膜厚を配線４１上だけでなく、他の領域にわたっても厚くすると、多層に形成される配線間の容量が増加してしまう。このため、本実施の形態１では、配線４１およびその近傍上に形成する炭窒化シリコン膜４３の膜厚だけを他の領域に形成されている炭窒化シリコン膜４３の膜厚より厚くしている。これにより、配線４１上で貫通するピンホールの発生を防止できるとともに、配線間容量の増加を抑制することができる。
【００２８】
次に、炭窒化シリコン膜４３上には、層間絶縁膜となる酸化シリコン膜４４が形成されており、この酸化シリコン膜４４上に炭窒化シリコン膜４５および酸化シリコン膜４６が形成されている。酸化シリコン膜４４には、プラグ５２が形成されており、このプラグ５２は、炭窒化シリコン膜４３を貫通して配線４１に接続されている。また、プラグ５２の上部には、炭窒化シリコン膜４５および酸化シリコン膜４６に埋め込まれた配線５３が形成されている。なお、図４では図示していないが、配線５３よりも上層に多層配線が形成されていてもよい。
【００２９】
本実施の形態１における半導体装置は上記のように構成されており、以下にその製造方法について説明する。
【００３０】
図５に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有する半導体基板２０を用意する。この半導体基板２０は、ｐ型の単結晶シリコンよりなり、その主面には、素子分離領域２１が形成されている。素子分離領域２１は、酸化シリコン膜よりなり、例えばＳＴＩ（Shallow  Trench  Isolation）法やＬＯＣＯＳ（Local  Oxidization  Of  Silicon）などによって形成される。
【００３１】
次に、素子分離領域２１によって分けられた領域、すなわちｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウェル２２を形成する。ｐ型ウェル２２は、例えばイオン注入法により、ボロン（Ｂ）やフッ化ボロン（ＢＦ２）を導入することによって形成される。
【００３２】
続いて、ｐ型ウェル２２上に、ゲート絶縁膜２３を形成する。ゲート絶縁膜２３は、例えば薄い酸化シリコン膜からなり、例えば熱酸化法を使用して形成することができる。
【００３３】
そして、ゲート絶縁膜２３上に、ゲート電極２４を形成する。ゲート電極２４は、以下のようにして形成される。まず、半導体基板２０のゲート絶縁膜２３上にポリシリコン膜２４ａを形成し、形成したポリシリコン膜２４ａに、例えばイオン注入法を使用してリン（Ｐ）などｎ型不純物を注入する。このようにして、低抵抗のポリシリコン膜２４ａを形成した後、フォトリソグラフィ技術およびエッチング技術を使用してポリシリコン膜２４ａをパターニングすることにより、ポリシリコン膜２４ａよりなるゲート電極２４を形成する。
【００３４】
次に、ゲート電極２４の両側の領域に低濃度ｎ型不純物拡散領域２５、２６を形成する。低濃度ｎ型不純物拡散領域２５、２６は、例えばイオン注入法を使用してリンなどのｎ型不純物をｐウェル２２内に導入することによって形成される。
【００３５】
続いて、ゲート電極２４の側壁にサイドウォール２７を形成する。サイドウォール２７は、半導体基板２０上に例えばＣＶＤ（Chemical  Vapor  Deposition）法を使用して酸化シリコン膜を堆積し、堆積した酸化シリコン膜を異方性エッチングすることにより形成することができる。
【００３６】
サイドウォール２７を形成した後、ゲート電極２４の両側の領域に高濃度ｎ型不純物拡散領域２８、２９を形成する。高濃度ｎ型不純物拡散領域２８、２９は、例えばイオン注入法を使用して、リンなどのｎ型不純物を導入することによって形成される。高濃度ｎ型不純物拡散領域２８、２９は、前述した低濃度ｎ型不純物拡散領域２５、２６よりも不純物濃度が高い。
【００３７】
次に、ゲート電極２４および高濃度ｎ型不純物拡散領域２８、２９の表面を露出させた後、半導体基板２０上に例えばスパッタリング法を使用してコバルト（Ｃｏ）膜を堆積させる。そして、熱処理を施すことによって、ゲート電極２４および高濃度ｎ型不純物拡散領域２８、２９上に、コバルトシリサイド膜３０を形成する。これにより、ゲート電極２４は、ポリシリコン膜２４ａとコバルトシリサイド膜３０との積層膜から形成されるので、ゲート電極２４を低抵抗化することができる。また、高濃度ｎ型不純物拡散領域２８、２９の拡散抵抗とコンタクト抵抗を低抵抗化することができる。その後、未反応のコバルト膜は除去される。
【００３８】
このようにして、ｐ型ウェル２２上にｎチャネル型ＭＩＳＦＥＴを形成することができる。
【００３９】
続いて、半導体基板２０上に、例えばＣＶＤ法を使用して窒化シリコン膜３１と酸化シリコン膜３２を順次、堆積する。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜３１および酸化シリコン膜３２を貫通するコンタクトホール３３を形成する。コンタクトホール３３の底部では、高濃度ｎ型不純物拡散領域２８、２９上に形成されたコバルトシリサイド膜３０が露出される。
【００４０】
次に、コンタクトホール３３内にタングステン膜３４ｂを埋め込んだプラグ３５を形成する。プラグ３５は、例えば以下のようにして形成することができる。まず、コンタクトホール３３内を含む酸化シリコン膜３２上に、例えばスパッタリング法を使用して、窒化チタン膜３４ａを形成した後、例えばＣＶＤ法を使用してタングステン膜３４ｂをコンタクトホール３３内に埋め込むように形成する。そして、酸化シリコン膜３２上に形成された不要な窒化チタン膜３４ａおよびタングステン膜３４ｂをＣＭＰ（Chemical  Mechanical  Polishing）法やエッチバック法を使用して除去することにより、プラグ３５が形成される。
【００４１】
図６〜図２０は、図５に続く半導体装置の製造工程の断面図を示している。なお、理解を簡単にするために、図６〜図２０では、酸化シリコン膜３２より下の構造についての図示を省略している。
【００４２】
まず、図６に示すように、プラグ３５を形成した酸化シリコン膜３２上に、例えばＣＶＤ法を使用して炭窒化シリコン膜３６を形成する。炭窒化シリコン膜３６は、その後行われるエッチングのストッパ膜となる。すなわち、炭窒化シリコン膜３６は、酸化シリコン膜３７に配線形成用の溝を形成する際、過度のエッチングにより下層に損傷を与えたり、加工寸法精度の劣化を防止するために形成される。
【００４３】
その後、炭窒化シリコン膜３６上に、例えばＣＶＤ法を使用して酸化シリコン膜（絶縁膜）３７を形成する。この酸化シリコン膜３７を形成する際、フッ素を添加してもよい。酸化シリコン膜３７にフッ素を添加することにより、酸化シリコン膜３７の誘電率を下げることができるため、配線遅延を抑制することができる。なお、酸化シリコン膜３７の代わりに有機系の低誘電率材料を使用してもよい。
【００４４】
次に、図７に示すように、フォトリソグラフィ技術およびエッチング技術を使用して炭窒化シリコン膜３６および酸化シリコン膜３７に配線溝（トレンチ溝）３８を形成する。配線溝３８の底部には、窒化チタン膜３４ａおよびタングステン膜３４ｂが埋め込まれたプラグ３５が露出している。
【００４５】
続いて、図８に示すように、半導体基板２０の主面上にタンタル膜３９を形成する。タンタル膜３９は、例えばスパッタリング法を使用して形成することができる。このタンタル膜３９は、導電性バリア膜としての機能を有している。すなわち、後述するように配線溝２１へ埋め込まれる銅のシリコンなどへの拡散を防止する機能を有している。このような導電性バリア膜としては、タンタル膜３９に代えて、例えば、窒化タンタル膜、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、窒化チタンシリサイド膜、窒化タングステンシリサイド膜などを用いてもよい。また、これらの合金を主材料に用いている膜でもよい。さらに、上記した単体膜だけでなく積層膜を使用することもできる。
【００４６】
次に、タンタル膜３９上に銅（Ｃｕ）膜からなる比較的薄いシード膜４０ａを形成する。シード膜４０ａは、例えばスパッタリング法を使用して形成することができる。このシード膜４０ａは、後述する主導体膜である銅膜４０とタンタル膜３９との密着性を向上させるために形成される。また、シード膜４０ａは、後述する電解めっき法を行う際の電極としての役割も有する。
【００４７】
その後、図９に示すように、半導体基板２０の全面にシード膜４０ａに比べて相対的に厚い銅膜４０を、配線溝３８へ埋め込むように形成する。銅膜４０は、例えば電解めっきや無電解めっきなどのめっき法を使用して形成される。また、導電性バリア膜上に直接スパッタリング法により銅膜４０を形成した後、リフローすることにより表面を平坦化することによっても形成することができるし、ＣＶＤ法を使用して銅膜４０を堆積させるようにしてもよい。
【００４８】
銅膜４０の材料は、銅よりなるが、銅合金より構成してもよい。例えば、銅合金として、銅を主体とし、Ｍｇ、Ａｇ、Ｐｄ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、ＺｒまたはＺｎなどを含むようなものが挙げられる。
【００４９】
続いて、図１０に示すように、配線溝３８に埋め込まれたタンタル膜３９および銅膜４０を残す一方で、酸化シリコン膜３７上に形成された不要なタンタル膜３９および銅膜４０を除去することにより、配線（金属配線層）４１および配線４２を形成する。不要なタンタル膜３９および銅膜４０の除去には、例えばＣＭＰを使用した研磨によって行うことができる。配線４１、４２は、プラグ３５を介してソース領域やドレイン領域などと電気的に接続されている。
【００５０】
ここで、図９においては、シード膜４０ａと主導電膜である銅膜４０とを分けて記載したが、シード膜４０ａと銅膜４０は、一体化されているため、以後の図面においては銅膜４０として記載する。
【００５１】
次に、図１１に示すように、配線４１、４２上を含む酸化シリコン膜３７上に、炭窒化シリコン膜（拡散防止用絶縁膜）４３を形成する。炭窒化シリコン膜４３は、例えばＣＶＤ法により形成することができる。この炭窒化シリコン膜４３は、配線４１、４２の主成分である銅が他の領域へ拡散することを防止する機能を有している。すなわち、炭窒化シリコン膜４３は、銅の拡散を防止する拡散防止用絶縁膜として機能する。
【００５２】
炭窒化シリコン膜４３は、形成する際にピンホール４３ａと呼ばれる欠陥が発生する場合がある。ピンホール４３ａが大きい場合、炭窒化シリコン膜４３を貫通する可能性がある。このように、炭窒化シリコン膜４３を貫通するピンホール４３ａが形成されると、後述するように配線４１を構成する銅膜が消失する不具合が発生する。
【００５３】
そこで、本実施の形態１では、炭窒化シリコン膜４３にピンホール４３ａが発生しても、ピンホール４３ａが炭窒化シリコン膜４３を貫通しないように、炭窒化シリコン膜４３の膜厚を厚くしている。つまり、図１１に示すように、配線４１上にピンホール４３ａが発生しても、従来に比べて炭窒化シリコン膜４３の膜厚を厚くしたので、ピンホール４３ａは、炭窒化シリコン膜４３を貫通しない。具体的に、炭窒化シリコン膜４３の膜厚は、例えば、約７０ｎｍ〜約１００ｎｍである。
【００５４】
続いて、フォトリソグラフィ技術およびエッチング技術を使用して炭窒化シリコン膜４３を加工する。具体的には、図１２に示すように、配線４１およびその近傍上に形成された炭窒化シリコン膜４３の膜厚を厚くしたまま、配線４１上以外の例えば酸化シリコン膜３７上に形成された炭窒化シリコン膜４３の膜厚を薄くするように加工する。すなわち、配線４１上および配線４１近傍の酸化シリコン膜３７上に形成された炭窒化シリコン膜４３の厚さは、配線４１から離れた酸化シリコン膜３７上に形成された炭窒化シリコン膜４３の厚さよりも厚くなっている。この相対的に薄い炭窒化シリコン膜４３の膜厚は、例えば、約５０ｎｍである。
【００５５】
このように、配線４１およびその近傍上に形成された炭窒化シリコン膜４３の膜厚を相対的に厚くする一方、その他の領域上に形成された炭窒化シリコン膜４３の膜厚を相対的に薄くしている。これにより、ピンホール４３ａが貫通した炭窒化シリコン膜４３を配線４１上に形成することを防止できるとともに、配線間容量の増加を抑制することができる。
【００５６】
次に、図１３に示すように、炭窒化シリコン膜４３上に、酸化シリコン膜４４、炭窒化シリコン膜４５、酸化シリコン膜４６および窒化シリコン膜４７を順次、形成する。それぞれの膜は、例えばＣＶＤ法によって形成することができる。
【００５７】
続いて、図１４に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、窒化シリコン膜４７をパターニングする。パターニングは、配線溝（トレンチ溝）を形成する領域を開口するように行う。
【００５８】
その後、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、酸化シリコン膜４４、炭窒化シリコン膜４５および酸化シリコン膜４６を貫通する接続孔（ビアホール）４８を形成する。この接続孔４８の底部には、炭窒化シリコン膜４３が露出している。次に、半導体基板２０上にある異物を除去するため、洗浄処理が行われる。ここで、接続孔４８の底部には、炭窒化シリコン膜４３が露出しているが、この炭窒化シリコン膜４３の膜厚が充分に厚くなっているため、ピンホール４３ａは炭窒化シリコン膜４３を貫通していない。したがって、洗浄処理の際、洗浄液がピンホール４３ａから配線４１内に浸入することはなく、洗浄液によって配線４１の主成分である銅膜が消失することを防止できる。
【００５９】
続いて、図１６に示すように、パターニングした窒化シリコン膜４７をマスクにして酸化シリコン膜４６をエッチングすることにより、配線溝４９を形成する。そして、図１７に示すように、接続孔４８の底部に露出している炭窒化シリコン膜４３、配線溝４９の底部に露出している炭窒化シリコン膜４５およびパターニングした窒化シリコン膜４７をエッチングにより除去する。
【００６０】
次に、図１８に示すように、半導体基板２０の主面上の全面に、例えばスパッタリング法を使用して、タンタル膜５０を形成する。タンタル膜５０は、前述したタンタル膜３９と同様の機能を有し、例えば銅の拡散を防止する機能を有する。このとき、配線溝４９および接続孔４８にもタンタル膜５０が形成される。
【００６１】
続いて、タンタル膜５０が形成された半導体基板２０に、例えばスパッタリング法を使用して銅膜よりなる比較的薄いシード膜５１ａを形成する。そして、図１９に示すように、銅膜５１を配線溝４９および接続孔４８へ埋め込むように形成する。銅膜５１は、例えばめっき法を使用して形成することができ、銅や銅合金より形成されている。
【００６２】
次に、図２０に示すように、配線溝４９および接続孔４８に埋め込まれたタンタル膜５０および銅膜５１を残す一方で、酸化シリコン膜４６上に形成された不要なタンタル膜５０および銅膜５１を除去することにより、プラグ５２および配線５３を形成する。不要なタンタル膜５０および銅膜５１の除去は、例えばＣＭＰ法を使用して行うことができる。
【００６３】
さらに、同様の製造工程を繰り返すことによって、第２層配線以降の配線を形成することもできるが、ここでは省略する。このようにして、ｎチャネル型ＭＩＳＦＥＴ上に多層配線を形成することができる。
【００６４】
以上説明したように、本実施の形態１によれば、配線４１およびその近傍上に形成する炭窒化シリコン膜４３の膜厚をそれ以外の領域に形成する炭窒化シリコン膜４３より厚く形成したので、配線４１上の炭窒化シリコン膜４３を貫通するピンホール４３ａの発生を防止することができる。したがって、炭窒化シリコン膜４３を露出する接続孔４８を形成した後に行われる洗浄工程で、洗浄液がピンホール４３ａを介して配線４１に浸入することを防止できるため、銅膜の消失を防止できる。
【００６５】
また、配線４１上以外の領域に形成する炭窒化シリコン膜４３の膜厚を相対的に薄く形成したので、多層配線間の容量の増加を抑制することができる。つまり、貫通するピンホールの発生を防止するため、炭窒化シリコン膜４３の膜厚を均一に厚くすると、多層配線間の容量の増加を招くことになる。そこで、本実施の形態１では、ピンホールの貫通を防止する必要のある領域（配線４１上の領域）で、炭窒化シリコン膜４３の膜厚を厚くする一方、その他の領域では、炭窒化シリコン膜４３の膜厚を薄くしているのである。
【００６６】
さらに、接続孔４８を形成した後に、洗浄工程を追加することができるので、半導体基板２０上に付着した異物を除去することができる。したがって、パターン欠陥の発生を抑制することができ、製品の歩留まり向上を図ることができる。
【００６７】
（実施の形態２）
前記実施の形態１では、拡散防止用絶縁膜として機能する炭窒化シリコン膜を一度の工程で形成する例を示した。つまり、一回の工程で膜厚の厚い炭窒化シリコン膜を形成した後、フォトリソグラフィ技術およびエッチング技術を使用して、配線４１以外の領域上に形成されている炭窒化シリコン膜の膜厚を薄くしていた。本実施の形態２では、炭窒化シリコン膜を２層にわたって形成する例について説明する。
【００６８】
図５〜図１０までの工程は、前記実施の形態１と同様である。続いて、図２１に示すように、配線４１、４２上を含む酸化シリコン膜３７上に炭窒化シリコン膜（第１拡散防止用絶縁膜）５５を形成する。この炭窒化シリコン膜５５は、例えばＣＶＤ法を使用して形成することができ、例えば、その膜厚は約３５ｎｍである。このように、本実施の形態２で形成される炭窒化シリコン膜５５の膜厚は、前記実施の形態１で形成される炭窒化シリコン膜４３の膜厚に比べて薄くなっている。したがって、本実施の形態２では、炭窒化シリコン膜５５を貫通するピンホール５５ａが炭窒化シリコン膜５５に形成されている。
【００６９】
そして、図２２に示すように、炭窒化シリコン膜５５上に、例えばＣＶＤ法を使用して炭窒化シリコン膜（第２拡散防止用絶縁膜）５６を形成する。この炭窒化シリコン膜５６の膜厚は、例えば約３５ｎｍであり、炭窒化シリコン膜５６を貫通するピンホール５６ａが形成されている。
【００７０】
ここで、炭窒化シリコン膜５５と炭窒化シリコン膜５６とは別の工程で形成されている。このため、炭窒化シリコン膜５５に形成されるピンホール５５ａの位置と炭窒化シリコン膜５６に形成されるピンホール５６ａの位置は、ずれることになる。したがって、炭窒化シリコン膜５５および炭窒化シリコン膜５６をともに貫通するピンホールの発生を防止することができる。このように、本実施の形態２では、薄い炭窒化シリコン膜を２層にわたって形成することにより、貫通するピンホールの発生を防止している。
【００７１】
前記実施の形態１では、炭窒化シリコン膜４３が１層で形成されているため、ピンホール４３ａが発生したとき、貫通を防止するためには膜厚を充分に厚くする必要がある。これに対し、本実施の形態２では、炭窒化シリコン膜５５と炭窒化シリコン膜５６とを別の工程で形成している。すなわち、本実施の形態２では、炭窒化シリコン膜を２層にわたって形成している。したがって、２層の膜間でピンホールの発生位置がずれるため、実施の形態１に比べて薄い膜でピンホールの貫通を防止できる効果が得られる。
【００７２】
次に、図２３に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、炭窒化シリコン膜５６をパターニングする。パターニングは、配線４１およびその近傍上に炭窒化シリコン膜５６が残るように行われ、その他の領域に炭窒化シリコン膜５６が残らないように行われる。これにより、配線４１上に形成されている炭窒化シリコン膜５５、５６を貫通するピンホールの発生を防止できる。また、配線４１およびその近傍領域以外の領域では、炭窒化シリコン膜５６が除去されていることから、多層配線間の容量の増加を抑制することができる。
【００７３】
続いて、図２４に示すように、炭窒化シリコン膜５５、５６上に、酸化シリコン膜４４、炭窒化シリコン膜４５、酸化シリコン膜４６および窒化シリコン膜４７を順次、形成する。そして、図２５に示すように、窒化シリコン膜４７をパターニングした後、図２６に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜４４、炭窒化シリコン膜４５および酸化シリコン膜４６を貫通する接続孔４８を形成する。その後、半導体基板２０に付着した異物を除去するため、洗浄処理が行われる。
【００７４】
このとき、接続孔４８の底部に炭窒化シリコン膜５６が露出している。露出している炭窒化シリコン膜５６には、ピンホール５６ａが形成されているが、炭窒化シリコン膜５６の下層には、炭窒化シリコン膜５５が形成されているため、ピンホール５６ａは配線４１にまで貫通していない。したがって、上述した洗浄工程において、洗浄液がピンホール５６ａを介して配線４１に浸入することを防止でき、銅膜の消失を防止できる。
【００７５】
次に、図２７に示すように、パターニングした窒化シリコン膜４７をマスクにしたエッチングにより、酸化シリコン膜４６に配線溝４９を形成する。そして、図２８に示すように、接続孔４８の底部に露出した炭窒化シリコン膜５５、５６、配線溝４９の底部に露出した炭窒化シリコン膜４５およびパターニングした窒化シリコン膜４７を除去する。
【００７６】
その後、図２９に示すように、接続孔４８および配線溝４９内にタンタル膜５０および銅膜５１を埋め込むことにより、プラグ５２および配線５３を形成する。このようにして、多層配線を形成することができる。
【００７７】
（実施の形態３）
前記実施の形態２では、拡散防止用絶縁膜となる炭窒化シリコン膜を２層構造で形成する例を説明した。本実施の形態３では、拡散防止用絶縁膜となる炭窒化シリコン膜を２層構造で形成し、さらにその間にエッチングストッパ膜を形成する例について説明する。
【００７８】
図２１までの工程は、前記実施の形態２と同様である。続いて、図３０に示すように、炭窒化シリコン膜（第１拡散防止用絶縁膜）５５上に、エッチングストッパ膜５７を形成する。このエッチングストッパ膜は、例えば酸化シリコン膜よりなり、その膜厚は、例えば、約５ｎｍ〜約１０ｎｍである。
【００７９】
その後、エッチングストッパ膜５７上に図３１に示すような炭窒化シリコン膜（第２拡散防止用絶縁膜）５６を形成する。この炭窒化シリコン膜５６の膜厚は、例えば約３５ｎｍであり、炭窒化シリコン膜５６を貫通するピンホール５６ａが形成されている。
【００８０】
次に、図３２に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、炭窒化シリコン膜５６をパターニングする。パターニングは、配線４１およびその近傍上に炭窒化シリコン膜５６が残るように行われ、その他の領域に炭窒化シリコン膜５６が残らないように行われる。これにより、配線４１上に形成されている炭窒化シリコン膜５５、５６を貫通するピンホールの発生を防止できる。また、配線４１およびその近傍領域以外の領域では、炭窒化シリコン膜５６が除去されていることから、多層配線間の容量の増加を抑制することができる。
【００８１】
ここで、炭窒化シリコン膜５６のパターニングはエッチングによって行われる。すなわち、配線４１およびその近傍上以外の領域に形成されている炭窒化シリコン膜５６はエッチングによって除去される。このとき、前記実施の形態２とは異なり本実施の形態３では、炭窒化シリコン膜５６の下層にエッチングストッパ膜５７が形成されている。したがって、炭窒化シリコン膜５６のエッチングは、エッチングストッパ膜５７が露出するまで行われ、その後のエッチングは進行しない。このように、エッチングストッパ膜５７を形成することにより、制御性よく炭窒化シリコン膜５６のエッチングを行うことができる。つまり、エッチングストッパ膜５７を設けることにより、炭窒化シリコン膜５６のエッチングを均一に行うことができる。なお、エッチングストッパ膜５７は、炭窒化シリコン膜５６のエッチングの際、高選択比がとれる材料であればよく、上述した酸化シリコン膜に限らない。
【００８２】
続いて、図３３に示すように、炭窒化シリコン膜５６およびエッチングストッパ膜５７上に、酸化シリコン膜４４、炭窒化シリコン膜４５、酸化シリコン膜４６および窒化シリコン膜４７を順次、形成する。そして、窒化シリコン膜４７をパターニングした後、図３４に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜４４、炭窒化シリコン膜４５および酸化シリコン膜４６を貫通する接続孔４８を形成する。その後、半導体基板２０に付着した異物を除去するため、洗浄処理が行われる。
【００８３】
このとき、接続孔４８の底部に炭窒化シリコン膜５６が露出している。露出している炭窒化シリコン膜５６には、ピンホール５６ａが形成されているが、炭窒化シリコン膜５６の下層には、エッチングストッパ膜５７が形成されているため、ピンホール５６ａは配線４１にまで貫通していない。したがって、上述した洗浄工程において、洗浄液がピンホール５６ａを介して配線４１に浸入することを防止でき、銅膜の消失を防止できる。
【００８４】
次に、図３５に示すように、パターニングした窒化シリコン膜４７をマスクにしたエッチングにより、酸化シリコン膜４６に配線溝４９を形成する。そして、図３６に示すように、接続孔４８の底部に露出した炭窒化シリコン膜５５、５６、配線溝４９の底部に露出した炭窒化シリコン膜４５およびパターニングした窒化シリコン膜４７を除去する。
【００８５】
その後、図３７に示すように、接続孔４８および配線溝４９内にタンタル膜５０および銅膜５１を埋め込むことにより、プラグ５２および配線５３を形成する。このようにして、多層配線を形成することができる。
【００８６】
（実施の形態４）
前記実施の形態２では、拡散防止用絶縁膜となる炭窒化シリコン膜を２層構造で形成する例を説明した。本実施の形態３では、拡散防止用絶縁膜となる炭窒化シリコン膜を２層構造で形成し、さらに配線およびその近傍領域上以外の領域には拡散防止用絶縁膜を形成しない例について説明する。
【００８７】
図２２までの工程は、前記実施の形態２と同様である。続いて、図３８に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、炭窒化シリコン膜５５および炭窒化シリコン膜５６をパターニングする。パターニングは、配線４１、４２およびこれらの近傍領域上にだけ炭窒化シリコン膜５５、５６が残るように行われる。言い換えれば、酸化シリコン膜３７の大部分の領域上に形成されている炭窒化シリコン膜５５、５６は除去される。
【００８８】
ここで、炭窒化シリコン膜５５と炭窒化シリコン膜５６を合わせた拡散防止用絶縁膜の厚さは、貫通するピンホールが形成されないのに充分な厚さを有している。これにより、配線４１上に形成されている炭窒化シリコン膜５５、５６を貫通するピンホールの発生を防止できる。また、配線４１、４２上には、拡散防止用絶縁膜としての機能を有する炭窒化シリコン膜５５、５６が形成されているので、配線４１、４２からの銅原子の拡散を防止することができる。さらに、配線４１、４２およびこれらの近傍領域以外の領域では、炭窒化シリコン膜５５、５６の両方が除去されていることから、前記実施の形態２に比べて多層配線間の容量の増加を抑制することができる。
【００８９】
続いて、図３９に示すように、炭窒化シリコン膜５５、５６および酸化シリコン膜３７上に、酸化シリコン膜４４、炭窒化シリコン膜４５、酸化シリコン膜４６および窒化シリコン膜４７を順次、形成する。そして、窒化シリコン膜４７をパターニングした後、図４０に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、酸化シリコン膜４４、炭窒化シリコン膜４５および酸化シリコン膜４６を貫通する接続孔４８を形成する。その後、半導体基板２０に付着した異物を除去するため、洗浄処理が行われる。
【００９０】
このとき、接続孔４８の底部に炭窒化シリコン膜５６が露出している。露出している炭窒化シリコン膜５６には、ピンホール５６ａが形成されているが、炭窒化シリコン膜５６の下層には、炭窒化シリコン膜５５が形成されているため、ピンホール５６ａは配線４１にまで貫通していない。したがって、上述した洗浄工程において、洗浄液がピンホール５６ａを介して配線４１に浸入することを防止でき、銅膜の消失を防止できる。
【００９１】
次に、図４１に示すように、パターニングした窒化シリコン膜４７をマスクにしたエッチングにより、酸化シリコン膜４６に配線溝４９を形成する。そして、図４２に示すように、接続孔４８の底部に露出した炭窒化シリコン膜５５、５６、配線溝４９の底部に露出した炭窒化シリコン膜４５およびパターニングした窒化シリコン膜４７を除去する。
【００９２】
その後、図４３に示すように、接続孔４８および配線溝４９内にタンタル膜５０および銅膜５１を埋め込むことにより、プラグ５２および配線５３を形成する。このようにして、多層配線を形成することができる。
【００９３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９４】
前記実施の形態では、銅原子の拡散を防止する拡散防止用絶縁膜として、炭窒化シリコン膜を例にして説明したが、これに限らず、例えば、ＳｉＣＮＨ膜、ＳｉＣＨ膜、ＳｉＣＯＨ膜などであってもよい。
【産業上の利用可能性】
【００９５】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００９６】
【図１】異物がある半導体基板上にダマシン法を使用して配線を形成する半導体装置の製造工程を示した図である。
【図２】図１に続く、半導体装置の製造工程を示した断面図である。
【図３】洗浄液がピンホールから配線内に浸入し、配線を形成する銅が消失してしまう様子を示した断面図である。
【図４】本発明の実施の形態１における半導体装置を示した断面図である。
【図５】実施の形態１における半導体装置の製造工程を示した断面図である。
【図６】図５に続く半導体装置の製造工程を示した断面図である。
【図７】図６に続く半導体装置の製造工程を示した断面図である。
【図８】図７に続く半導体装置の製造工程を示した断面図である。
【図９】図８に続く半導体装置の製造工程を示した断面図である。
【図１０】図９に続く半導体装置の製造工程を示した断面図である。
【図１１】図１０に続く半導体装置の製造工程を示した断面図である。
【図１２】図１１に続く半導体装置の製造工程を示した断面図である。
【図１３】図１２に続く半導体装置の製造工程を示した断面図である。
【図１４】図１３に続く半導体装置の製造工程を示した断面図である。
【図１５】図１４に続く半導体装置の製造工程を示した断面図である。
【図１６】図１５に続く半導体装置の製造工程を示した断面図である。
【図１７】図１６に続く半導体装置の製造工程を示した断面図である。
【図１８】図１７に続く半導体装置の製造工程を示した断面図である。
【図１９】図１８に続く半導体装置の製造工程を示した断面図である。
【図２０】図１９に続く半導体装置の製造工程を示した断面図である。
【図２１】実施の形態２における半導体装置の製造工程を示した断面図である。
【図２２】図２１に続く半導体装置の製造工程を示した断面図である。
【図２３】図２２に続く半導体装置の製造工程を示した断面図である。
【図２４】図２３に続く半導体装置の製造工程を示した断面図である。
【図２５】図２４に続く半導体装置の製造工程を示した断面図である。
【図２６】図２５に続く半導体装置の製造工程を示した断面図である。
【図２７】図２６に続く半導体装置の製造工程を示した断面図である。
【図２８】図２７に続く半導体装置の製造工程を示した断面図である。
【図２９】図２８に続く半導体装置の製造工程を示した断面図である。
【図３０】実施の形態３における半導体装置の製造工程を示した断面図である。
【図３１】図３０に続く半導体装置の製造工程を示した断面図である。
【図３２】図３１に続く半導体装置の製造工程を示した断面図である。
【図３３】図３２に続く半導体装置の製造工程を示した断面図である。
【図３４】図３３に続く半導体装置の製造工程を示した断面図である。
【図３５】図３４に続く半導体装置の製造工程を示した断面図である。
【図３６】図３５に続く半導体装置の製造工程を示した断面図である。
【図３７】図３６に続く半導体装置の製造工程を示した断面図である。
【図３８】実施の形態４における半導体装置の製造工程を示した断面図である。
【図３９】図３８に続く半導体装置の製造工程を示した断面図である。
【図４０】図３９に続く半導体装置の製造工程を示した断面図である。
【図４１】図４０に続く半導体装置の製造工程を示した断面図である。
【図４２】図４１に続く半導体装置の製造工程を示した断面図である。
【図４３】図４２に続く半導体装置の製造工程を示した断面図である。
【符号の説明】
【００９７】
１  絶縁膜
２  絶縁膜
３  絶縁膜
４  配線
４ａ  導電性バリア膜
４ｂ  銅膜
５  絶縁膜
５ａ  ピンホール
６  絶縁膜
７  絶縁膜
８  絶縁膜
９  絶縁膜
１０  接続孔
１１  異物
１２  配線溝
２０  半導体基板
２１  素子分離領域
２２  ｐ型ウェル
２３  ゲート絶縁膜
２４  ゲート電極
２４ａ  ポリシリコン膜
２５  低濃度ｎ型不純物拡散領域
２６  低濃度ｎ型不純物拡散領域
２７  サイドウォール
２８  高濃度ｎ型不純物拡散領域
２９  高濃度ｎ型不純物拡散領域
３０  コバルトシリサイド膜
３１  窒化シリコン膜
３２  酸化シリコン膜
３３  コンタクトホール
３４ａ  窒化チタン膜
３４ｂ  タングステン膜
３５  プラグ
３６  炭窒化シリコン膜
３７  酸化シリコン膜
３８  配線溝
３９  タンタル膜
４０  銅膜
４０ａ  シード膜
４１  配線
４２  配線
４３  炭窒化シリコン膜
４３ａ  ピンホール
４４  酸化シリコン膜
４５  炭窒化シリコン膜
４６  酸化シリコン膜
４７  窒化シリコン膜
４８  接続孔
４９  配線溝
５０  タンタル膜
５１  銅膜
５１ａ  シード膜
５２  プラグ
５３  配線
５５  炭窒化シリコン膜
５５ａ  ピンホール
５６  炭窒化シリコン膜
５６ａ  ピンホール
５７  エッチングストッパ膜
【図１】
2006135220.tif 000003
【図２】
2006135220.tif 000004
【図３】
2006135220.tif 000005
【図４】
2006135220.tif 000006
【図５】
2006135220.tif 000007
【図６】
2006135220.tif 000008
【図７】
2006135220.tif 000009
【図８】
2006135220.tif 000010
【図９】
2006135220.tif 000011
【図１０】
2006135220.tif 000012
【図１１】
2006135220.tif 000013
【図１２】
2006135220.tif 000014
【図１３】
2006135220.tif 000015
【図１４】
2006135220.tif 000016
【図１５】
2006135220.tif 000017
【図１６】
2006135220.tif 000018
【図１７】
2006135220.tif 000019
【図１８】
2006135220.tif 000020
【図１９】
2006135220.tif 000021
【図２０】
2006135220.tif 000022
【図２１】
2006135220.tif 000023
【図２２】
2006135220.tif 000024
【図２３】
2006135220.tif 000025
【図２４】
2006135220.tif 000026
【図２５】
2006135220.tif 000027
【図２６】
2006135220.tif 000028
【図２７】
2006135220.tif 000029
【図２８】
2006135220.tif 000030
【図２９】
2006135220.tif 000031
【図３０】
2006135220.tif 000032
【図３１】
2006135220.tif 000033
【図３２】
2006135220.tif 000034
【図３３】
2006135220.tif 000035
【図３４】
2006135220.tif 000036
【図３５】
2006135220.tif 000037
【図３６】
2006135220.tif 000038
【図３７】
2006135220.tif 000039
【図３８】
2006135220.tif 000040
【図３９】
2006135220.tif 000041
【図４０】
2006135220.tif 000042
【図４１】
2006135220.tif 000043
【図４２】
2006135220.tif 000044
【図４３】
2006135220.tif 000045