(57)【要約】      （修正有）【課題】半導体基板の厚み方向に貫通する貫通電極の形成方法において、工程数の削減と工程管理の容易化を図る。【解決手段】貫通電極の形成方法において、半導体基板１０の一方の面にエッチングマスク１２を他方の面にエッチングストップ層１１を形成する第１工程、エッチングマスク１２に設けた開口１３から露出した基板１０の領域をエッチングストップ層１１までエッチングして凹部１４を形成する第２工程、凹部１４の内面と基板１０の一方の面に絶縁膜１１ａを成膜した後に凹部１４に導電体１５を形成する第３工程、基板１０の一方の面に導電体１５と電気的接続した第１配線導体１６ａを形成した後に凹部１４の底面を構成するエッチングストップ層１１に開口１８を形成して導電体１５を露出させる第４工程、及び開口１８から露出した導電体１５と電気的接続した第２配線導体１７ａを形成する第５工程を含む貫通電極の形成方法。【選択図】図２
2006114568.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の厚み方向に貫通する貫通電極の形成方法において、
前記半導体基板の一方の面にエッチングマスクを形成し、他方の面に前記半導体基板とはエッチングレートの異なるエッチングストップ層を形成する第１工程と、
前記エッチングマスクの所定位置を開口し、この開口により露出した前記半導体基板の領域を前記エッチングストップ層までエッチングして凹部を形成する第２工程と、
前記凹部の内面及び前記半導体基板の一方の面に絶縁膜を成膜した後、少なくとも前記凹部に導電体を形成する第３工程と、
前記半導体基板の一方の面に前記導電体と電気的に接続させた第１配線導体を形成した後、前記凹部の底面を構成する前記エッチングストップ層を前記半導体基板の他方の面からエッチングし、前記凹部を開口して前記導電体を露出させる第４工程と、
前記半導体基板の他方の面に前記露出した導電体と電気的に接続させた第２配線導体を形成する第５工程と、を含み、前記第１配線導体、導電体、及び第２配線導体により貫通電極を形成することを特徴とする貫通電極の形成方法。
【請求項２】
前記第４工程は、前記導電体を露出させた後、前記導電体を少なくとも前記エッチングストップ層の表面と同一平面になるまで電気メッキにより延設する工程を含む請求項１に記載の貫通電極の形成方法。
【請求項３】
前記第４工程は、前記導電体を露出させた後、前記導電体を少なくとも前記エッチングストップ層の表面と同一平面になるまで無電解メッキにより延設する工程を含む請求項１に記載の貫通電極の形成方法。
【請求項４】
前記第５工程では、前記第２配線導体を電気メッキ又は無電解メッキにより形成する請求項１に記載の貫通電極の形成方法。
【請求項５】
半導体基板の厚み方向に貫通する貫通電極の形成方法において、
前記半導体基板の一方の面にエッチングマスクを形成し、他方の面に前記半導体基板とはエッチングレートの異なるエッチングストップ層を形成する第１工程と、
前記エッチングマスクの所定位置を開口し、この開口により露出した前記半導体基板の領域を前記エッチングストップ層までエッチングして凹部を形成する第２工程と、
前記凹部の内面及び前記半導体基板の一方の面に絶縁膜を成膜した後、少なくとも前記凹部に導電体を形成する第３工程と、
前記半導体基板の一方の面に前記導電体と電気的に接続させた第１配線導体を形成した後、前記半導体基板の他方の面に第２配線導体を形成し、前記凹部の底面を構成する前記エッチングストップ層を前記半導体基板の他方の面から前記第２配線導体とともにエッチングし、前記凹部を開口して前記導電体を露出させる第４工程と、
前記半導体基板の他方の面における前記露出した導電体と前記第２配線導体を電気的に接続する第５工程と、を含み、前記第１配線導体、導電体、及び第２配線導体により貫通電極を形成することを特徴とする貫通電極の形成方法。
【請求項６】
前記第４工程では、前記第２配線導体を前記エッチングストップ層をエッチングするためのエッチングマスクとして使用する請求項５記載の貫通電極の形成方法。
【請求項７】
前記第１工程は、前記エッチングストップ層を補強する補強膜を積層する工程を含む請求項１乃至６いずれかに記載の貫通電極の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の厚み方向に貫通する貫通電極の形成方法に関する。
【背景技術】
【０００２】
従来、集積回路等が形成されたシリコン、ガリウムヒ素、インジウム燐などの半導体基板に半導体基板の厚み方向に貫通する貫通電極を形成する方法が知られている（例えば、特許文献１参照）。このような貫通電極の形成方法において、半導体基板から電極を絶縁する構造を如何にして作るかが要点となる。図９を参照して、従来例を説明する。
【０００３】
図９（ａ）（ｂ）に示すように、半導体からなる半導体基板１０の一方の面（上面）に、エッチングマスク９１を形成し、その開口９２を通して半導体基板１０に貫通しない凹部９３を形成する。凹部９３の形成は、エッチング加工の他、レーザ加工などにより形成される。その後、エッチングマスク９１を除去して、図９（ｃ）（ｄ）に示すように、半導体基板１０の上面及び凹部９３の内面に、ＣＶＤ法や熱酸化法などで酸化シリコン、窒化シリコンなどの絶縁膜９４を堆積し、さらに絶縁膜９４上にメッキ用のシード層９６ａを形成する。次に、図９（ｅ）に示すように、シード層９６ａの上に銅などのメッキ層などの金属９６を堆積し、凹部９３内を絶縁膜９４と金属９６とで充填する。その後、図９（ｆ）（ｇ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）等で半導体基板１０の上面を平らに研磨して、その表面にスパッタ成膜法等により導電体９５ａを堆積する。
【０００４】
その後、図９（ｈ）（ｉ）（ｊ）に示すように、ＣＭＰ等で裏面（下面）を研磨して下面に絶縁膜９４を露出させ、さらに、半導体基板１０の下面をエッチバックして下面に絶縁膜９４の部分を突出させ（これにより、凹部９３が貫通孔となる）た後、下面に絶縁膜９７を形成する。その後、図９（ｋ）（ｌ）に示すように、下面の絶縁膜９７と凹部９３の底面を構成する絶縁膜９４の両方をエッチングして開口９８を形成し、金属９６を露出させ、スパッタ成膜法等により下面に導電体９９ａを堆積する。最後に、導電体９５ａ，９９ａをパターニングして、図９（ｍ）に示すように、電極９５、９９を形成し、これらの表面電極９５、貫通された凹部９３内の金属９６、及び下面電極９９により、半導体基板１０を厚み方向に貫通した貫通電極が形成される。
【特許文献１】特開２００３−２４３３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した図９や特許文献１に示されるような貫通電極の形成方法においては、半導体基板に加工される凹部の深さは基板の厚さより小さい値とされ、従って、基板を貫通させないようにする必要がある。この場合、凹部の深さがばらつくことにより、一番浅い凹部の絶縁膜が露出するまで研磨すると、一番深い凹部では絶縁膜までも研磨されてしまい、凹部内部の金属が露出して半導体基板に対する充分な絶縁距離を確保できなくなるという問題があり、工程数が多い上、工程管理が難しいという問題がある。
【０００６】
本発明は、上記課題を解消するものであって、工程数を削減でき、工程管理の容易な、半導体基板の厚み方向に貫通する貫通電極の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を達成するために、請求項１の発明は、半導体基板の厚み方向に貫通する貫通電極の形成方法において、前記半導体基板の一方の面にエッチングマスクを形成し、他方の面に前記半導体基板とはエッチングレートの異なるエッチングストップ層を形成する第１工程と、前記エッチングマスクの所定位置を開口し、この開口により露出した前記半導体基板の領域を前記エッチングストップ層までエッチングして凹部を形成する第２工程と、前記凹部の内面及び前記半導体基板の一方の面に絶縁膜を成膜した後、少なくとも前記凹部に導電体を形成する第３工程と、前記半導体基板の一方の面に前記導電体と電気的に接続させた第１配線導体を形成した後、前記凹部の底面を構成する前記エッチングストップ層を前記半導体基板の他方の面からエッチングし、前記凹部を開口して前記導電体を露出させる第４工程と、前記半導体基板の他方の面に前記露出した導電体と電気的に接続させた第２配線導体を形成する第５工程と、を含み、前記第１配線導体、導電体、及び第２配線導体により貫通電極を形成するものである。
【０００８】
請求項２の発明は、請求項１に記載の貫通電極の形成方法において、前記第４工程は、前記導電体を露出させた後、前記導電体を少なくとも前記エッチングストップ層の表面と同一平面になるまで電気メッキにより延設する工程を含むものである。
【０００９】
請求項３の発明は、請求項１に記載の貫通電極の形成方法において、前記第４工程は、前記導電体を露出させた後、前記導電体を少なくとも前記エッチングストップ層の表面と同一平面になるまで無電解メッキにより延設する工程を含むものである。
【００１０】
請求項４の発明は、請求項１に記載の貫通電極の形成方法において、前記第５工程では、前記第２配線導体を電気メッキ又は無電解メッキにより形成するものである。
【００１１】
請求項５の発明は、半導体基板の厚み方向に貫通する貫通電極の形成方法において、前記半導体基板の一方の面にエッチングマスクを形成し、他方の面に前記半導体基板とはエッチングレートの異なるエッチングストップ層を形成する第１工程と、前記エッチングマスクの所定位置を開口し、この開口により露出した前記半導体基板の領域を前記エッチングストップ層までエッチングして凹部を形成する第２工程と、前記凹部の内面及び前記半導体基板の一方の面に絶縁膜を成膜した後、少なくとも前記凹部に導電体を形成する第３工程と、前記半導体基板の一方の面に前記導電体と電気的に接続させた第１配線導体を形成した後、前記半導体基板の他方の面に第２配線導体を形成し、前記凹部の底面を構成する前記エッチングストップ層を前記半導体基板の他方の面から前記第２配線導体とともにエッチングし、前記凹部を開口して前記導電体を露出させる第４工程と、前記半導体基板の他方の面における前記露出した導電体と前記第２配線導体を電気的に接続する第５工程と、を含み、前記第１配線導体、導電体、及び第２配線導体により貫通電極を形成するものである。
【００１２】
請求項６の発明は、請求項５に記載の貫通電極の形成方法において、前記第４工程では、前記第２配線導体を前記エッチングストップ層をエッチングするためのエッチングマスクとして使用するものである。
【００１３】
請求項７の発明は、請求項１乃至６いずれかに記載の貫通電極の形成方法において、前記第１工程は、前記エッチングストップ層を補強する補強膜を積層する工程を含むものである。
【発明の効果】
【００１４】
請求項１の発明によれば、半導体基板よりもエッチングレートの小さい絶縁膜からなるエッチングストップ層を設けることにより、半導体基板のエッチングが終了した後、エッチングストップ層におけるエッチングを停止できるので、エッチング工程の工程管理が容易となり、エッチングストップ層を貫通することなく半導体基板本体に貫通孔を形成でき、貫通電極構造を形成するための凹部の深さのばらつきの問題も解消される。また、エッチングストップ層により凹部の底部を形成する絶縁膜とすることができるので、従来例における、凹部の絶縁膜を露出させるための研磨工程を削減することができ、貫通電極形成の低価格化が図れる。さらに、凹部の絶縁膜を半導体基板外部に突出させる従来例のような構造ではないので、半導体基板の他方の面にこのような突出部が形成されず基板表面を略平坦にでき、半導体基板の実装や積層が簡易になるという効果がある。
【００１５】
請求項２又は請求項３の発明によれば、絶縁膜を開口して露出した凹部内の導電体と電気的に接続する電極を形成する際、絶縁膜の開口を予め電気メッキ又は無電解メッキにより導電体を延設して埋めるので、絶縁膜の開口構造に対し良好なカバレッジにより確実な電気的接続が行えるとともに、ここに形成する電極を平坦な電極とすることができる。
【００１６】
請求項４の発明によれば、第２配線導体の形成に電気メッキ又は無電解メッキを用いるので、絶縁膜の開口構造に対し良好なカバレッジにより確実な電気的接続のもとで配線のための導電体層を形成できる。このような導電体層により、任意サイズの平坦な電極を形成でき、また、配線と電極の同時形成ができる。また、第２配線導体の形成を絶縁膜の開口部周辺にとどめることにより、第２配線導体をパターニングすることなく貫通電極を構成する表面電極形状をバンプ形状とすることができ、バンプ形成工程を削減することが可能である。
【００１７】
請求項５の発明によれば、請求項４の発明と同様の効果が奏される。
【００１８】
請求項６の発明によれば、エッチングストップ層をエッチングするためのエッチングマスクを別途設ける必要がなく、従って工程削減ができ、また、第２配線導体の開口と開口位置が整合した開口を絶縁膜に設けることができる。
【００１９】
請求項７の発明によれば、凹部形成後のエッチングストップ層の破損を防止でき、貫通電極形成の歩留まり向上が図れる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の半導体基板の厚み方向に貫通する貫通電極の形成方法について、図面を参照して説明する。
【００２１】
（第１の実施形態）
第１の実施形態を、図１、図２を参照して説明する。この第１の実施形態において、第１工程（Ｓ１、図２（ａ）（ｂ））では半導体基板１０にエッチングストップ層１１とエッチングマスク１２を形成し、第２工程（Ｓ２、図２（ｃ））では半導体基板１０にエッチングストップ層１１まで凹部１４を形成し、第３工程（Ｓ３、図２（ｄ）（ｅ））では凹部１４に絶縁膜１１ａと導電体１５を埋め込み、第４工程（Ｓ４、図２（ｆ）〜（ｈ））では凹部１４底面の開口１８に導電体１５を露出させ、第５工程（Ｓ５、図２（ｉ）（ｊ））では導電体１５と第２配線導体１７ａを接続して貫通電極を形成する。次に各工程毎に説明する。
【００２２】
第１工程（Ｓ１）において、図２（ａ）に示すように、シリコン、ガリウムヒ素、インジウム燐などを基板材料とする半導体基板１０の両面に半導体基板１０とはエッチングレートの異なるエッチングストップ層１１、例えば、熱酸化法やＣＶＤ法などにより酸化膜、窒化膜などの絶縁膜を堆積する。この場合、絶縁膜をエッチングストップ層１１として機能させるため、絶縁膜のエッチングレートは半導体基板１０のエッチングレートより小さなものに設定する。また、エッチングストップ層１１は、その利用目的からすると、少なくとも半導体基板１０の他方の面（図の下側面）に形成すればよいが、熱酸化法を用いた場合のように、半導体基板１０の全表面にエッチングストップ層１１と同じ層が形成されてもよい。次に、図２（ｂ）に示すように、半導体基板１０の一方の面（図の上側面）に、エッチングマスク１２を形成し、パターニング処理とエッチング加工を経て絶縁膜を除去し、半導体基板１０の厚み方向に貫通する貫通電極を形成する位置に、開口１３を形成する。
【００２３】
第２工程（Ｓ２）において、図２（ｃ）に示すように、前記開口１３により露出した半導体基板１０の領域を裏面の絶縁膜からなるエッチングストップ層１１まで、エッチング加工により半導体基板１０の厚さと同じ深さの凹部１４を必要に応じて多数個形成する。この凹部１４は、半導体基板１０そのもに関する限り貫通しており、その貫通孔を絶縁膜で塞いだ構造になっている。
【００２４】
第３工程（Ｓ３）において、図２（ｄ）に示すように、アッシング（灰化）法等によりエッチングマスクを除去し、凹部１４の側壁と底面にＣＶＤ法などにより酸化シリコンや窒化シリコンなどの絶縁膜１１ａを堆積する。次に、図２（ｅ）に示すように、スパッタ法、真空蒸着法、メッキ法、プラズマ溶射法などのにより、少なくとも凹部１４内に、アルミニウム、銅、金、銀、パラジウム、チタン、ニオブ、などの導電体１５を堆積する。この場合、例えば、メッキ法による場合は、スパッタ法、真空蒸着法などでシード層を形成し、その後、メッキ工程を実施する。凹部１４に金属を充填するには、メッキ工程の採用が望ましい。このよううなメッキ法として、例えば、米国特許５４２１９８７、及び米国特許６１３６７０７に開示されている、微細な穴の中でメッキ速度が促進され、平坦面ではメッキ速度が抑制されるように工夫されたＪｅｔｓＴｅｃｈｎｏｌｏｇｙと呼ばれるメッキ技術を適用できる。
【００２５】
第４工程（Ｓ４）において、図２（ｆ）に示すように、半導体基板１０の一方の面をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法などの平坦化法により、表面平坦部の絶縁膜（絶縁膜１１ａ又はエッチングストップ層１１の形成時に形成された絶縁膜と）が露出するように導電体１５を研磨する。次に、図２（ｇ）に示すように、平坦化された半導体基板１０の一方の面に、メタルスパッタ法等により凹部１４内の導電体１５と電気的に接続するように金属膜を堆積して第１配線導体１６ａを形成する。その後、図２（ｈ）に示すように、凹部１４の底面を構成する絶縁膜（絶縁膜１１ａとエッチングストップ層１１）を半導体基板１０の他方の面からエッチング加工やレーザ加工等により加工して開口１８を形成し、凹部１４を開口して導電体１５を露出させる。
【００２６】
第５工程（Ｓ５）において、図２（ｉ）に示すように、半導体基板１０の他方の面にメタルスパッタ法等により金属膜を堆積して、開口１８によって露出した凹部１４内の導電体１５と電気的に接続させた第２配線導体１７ａを形成する。その後、図２（ｊ）に示すように、半導体基板１０の一方の面における第１配線導体１６ａ、他方の面における第２配線導体１７ａに対して、メタルＲＩＥ（反応性イオンエッチング）等によるパターニング処理を施して、第１電極１６、凹部１４内の導電体１５、及び第２電極１７による貫通電極が完成する。
【００２７】
（第２の実施形態）
第２の実施形態を、図３、図４を参照して説明する。第２の実施形態における第１乃至第３工程（Ｓ１１〜Ｓ１３）は、上述の第１の実施形態における第１乃至第３工程（Ｓ１〜Ｓ３）と同じであり、説明を省略する。第２の実施形態において、第４工程（Ｓ１４、図４（ａ）（ｂ））では凹部１４底面の開口１８に導電体１５を露出さた後、導電体１５を延設した延設導電体１５ａを形成し、第５工程（Ｓ１５、図４（ｃ）（ｄ））では延設導電体１５ａと第２配線導体を接続して貫通電極を形成する。次に各工程毎に説明する。
【００２８】
第４工程（Ｓ１４）において、図４（ａ）に示すように、上述と同様に凹部１４を開口して開口１８から導電体１５を露出させる。次に、図４（ｂ）に示すように、露出した凹部１４底面の導電体１５をシードとして電解メッキを行い、又は導電体１５を陰極として電気メッキを行って、少なくともエッチングストップ層１１の平坦な外表面と同一平面になるまで、凹部１４内の導電体１５を延設する。
【００２９】
第５工程（Ｓ１５）において、図４（ｃ）に示すように、半導体基板１０の他方の面にメタルスパッタ法等により金属膜を堆積して、開口１８によって露出した凹部１４内の導電体１５と電気的に接続させた第２配線導体１７ａを形成する。その後、図４（ｄ）に示すように、半導体基板１０の一方の面における第１配線導体１６ａ、他方の面における第２配線導体１７ａに対して、メタルＲＩＥ（反応性イオンエッチング）等によるパターニング処理を施して、第１電極１６、凹部１４内の導電体１５、及び第２電極１７による貫通電極が完成する。このように、凹部１４内の導電体１５と電気的に接続する電極を形成する際、絶縁膜の開口１８を予め電気メッキ又は無電解メッキによる延設導電体１５ａにより埋めるので、ここに形成する第２電極１７を平坦な電極とすることができる。
【００３０】
（第３の実施形態）
第３の実施形態を、図５を参照して説明する。第３の実施形態における工程の前半は、上述の第１の実施形態における第１乃至第３工程（Ｓ１〜Ｓ３）と同じであり、説明を省略する。第３の実施形態のその後の工程において、図５（ａ）に示すように、上述と同様に凹部１４を開口して開口１８から導電体１５を露出させる。次に、図５（ｂ）に示すように、露出した凹部１４底面の導電体１５をシードとして電解メッキを行い、又は導電体１５を陰極として電気メッキを行って、導電体１５を外部に延設して第２電極１９を形成する。
【００３１】
すなわち、第３の実施形態では、上述の第２の実施形態における第４工程と第５工程とを１つの工程で済ませるものである。このような方法によると、第２配線導体の形成を絶縁膜の開口部周辺にとどめることにより、第２配線導体をパターニングすることなく貫通電極を構成する表面電極形状をバンプ形状とすることができ、バンプ形成工程を削減することが可能である。なお、第２電極１９の積層厚ａと絶縁膜上へのオーバラップ量ｂとの関係を略等しくａ≒ｂとすると、第２電極１９の外形寸法ｃを最適寸法にできる。
【００３２】
（第４の実施形態）
第４の実施形態を、図６、図７を参照して説明する。第４の実施形態における第１乃至第３工程（Ｓ２１〜Ｓ２３）は、上述の第１の実施形態における第１乃至第３工程（Ｓ１〜Ｓ３）と同じであり、説明を省略する。第４の実施形態において、第４工程（Ｓ２４、図４（ａ）〜（ｄ））では第１配線導体１６ａと第２配線導体１７ａを形成した後、凹部１４の底面のエッチングストップ層１１（絶縁膜）と第２配線導体１７ａを開口して導電体１５を露出させ、第５工程（Ｓ２５、図４（ｅ）（ｆ））では導電体１５と第２配線導体１７ａを接続して貫通電極を形成する。次に各工程毎に説明する。
【００３３】
第４工程（Ｓ２４）において、図７（ａ）に示すように、第１の実施形態の図２（ｇ）までと同工程により、平坦化された半導体基板１０の一方の面に、メタルスパッタ法等により凹部１４内の導電体１５と電気的に接続するように金属膜を堆積して第１配線導体１６ａを形成する。その後、図７（ｂ）に示すように、裏面にメタルスパッタ法等により第２配線導体１７ａを形成する。その後、図７（ｃ）に示すように、第２配線導体１７ａをメタルＲＩＥ等によりエッチングして第２電極１７、及び配線（不図示）をパターニングする。このとき、第２電極の中央部に開口１８ａを形成し、凹部１４直下のエッチングストップ層１１を露出させる。その後、図７（ｄ）に示すように、第２電極の開口１８ａをエッチングマスクとして用いてエッチングストップ層１１をエッチングして開口した凹部１４の底部の開口１８から導電体１５を露出させる。
【００３４】
第５工程（Ｓ２５）において、図７（ｅ）に示すように、開口１８から露出した導電体１５をシードとして電解メッキを行い、又は導電体１５を陰極として電気メッキを行って、導電体１５と第２電極１７とをメッキ金属により電気的に接続する。その後、図７（ｆ）に示すように、半導体基板１０の一方の面の第１配線導体１６ａをメタルＲＩＥ等によりエッチングして、第１電極１６、及び配線パターン（不図示）を形成する。これにより、第１電極１６、凹部１４内の導電体１５、及び第２電極１７からなる貫通電極が完成する。このような製法によると、エッチングストップ層１１をエッチングするためのエッチングマスクを別途設ける必要がなく、従って工程削減ができ、また、第２配線導体の開口と開口位置が整合した開口を絶縁膜に設けることができる。
【００３５】
（第５の実施形態）
第５の実施形態を、図８を参照して説明する。この第５実施形態は、第１の実施形態の図２（ａ）に示したエッチングストップ層１１形成の後に、さらに補強膜２１を積層する処理を追加した点が大きく異なる他は、上述の第１の実施形態と同様である。すなわち、この第５の実施形態において、第１工程（図８（ａ）〜（ｃ））では半導体基板１０の他方の面に形成したエッチングストップ層１１の上にエッチングストップ層１１を補強する補強膜２１を積層するとともに半導体基板１０の一方の面にエッチングマスク１２とを形成し、第２工程（図８（ｄ））では半導体基板１０にエッチングストップ層１１まで凹部１４を形成し、第３工程（図８（ｅ）（ｆ））では凹部１４に絶縁膜１１ａと導電体１５を埋め込み、第４工程（図８（ｇ）〜（ｉ））では凹部１４底面にエッチングストップ層１１及び補強膜２１を貫通して開口１８を形成してこの開口１８により導電体１５を露出させ、第５工程（図８（ｊ）（ｋ））では導電体１５と第２配線導体１７ａを接続して貫通電極を形成する。
【００３６】
上述の補強膜２１として、例えば、ＣＶＤ法等により形成した絶縁膜、ポリシリコン膜、金属膜などを用いることができる。その他の詳細は、第１の実施形態で説明した内容と略同一であり説明を省略する。このような補強膜２１を用いることにより、凹部１４形成後のエッチングストップ層１１の破損を防止でき、貫通電極形成の歩留まり向上を図ることができる。なお、本発明は、上記構成に限られることなく種々の変形が可能である。例えば、凹部１４内に導電性ペーストを充填して硬化させ、硬化した導電性ペーストをに導電体１５としてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る貫通電極の形成方法に関するフローチャート。
【図２】（ａ）〜（ｊ）は同上貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【図３】本発明の他の実施形態に係る貫通電極の形成方法に関するフローチャート。
【図４】（ａ）〜（ｄ）は同上貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【図５】（ａ）〜（ｂ）は本発明のさらに他の実施形態に係る貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【図６】本発明のさらに他の実施形態に係る貫通電極の形成方法に関するフローチャート。
【図７】（ａ）〜（ｆ）は同上貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【図８】（ａ）〜（ｋ）は本発明のさらに他の実施形態に係る貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【図９】（ａ）〜（ｍ）は従来の貫通電極の形成方法を説明する主要段階における貫通孔部の基板断面図。
【符号の説明】
【００３８】
１０    半導体基板
１１    エッチングストップ層
１２    エッチングマスク
１３    開口
１４    凹部
１５    導電体
１８    開口
２１    補強膜
１１ａ    絶縁膜
１６ａ    第１配線導体
１８ａ    開口
【図１】
2006114568.tif 000003
【図２】
2006114568.tif 000004
【図３】
2006114568.tif 000005
【図４】
2006114568.tif 000006
【図５】
2006114568.tif 000007
【図６】
2006114568.tif 000008
【図７】
2006114568.tif 000009
【図８】
2006114568.tif 000010
【図９】
2006114568.tif 000011