(57)【要約】【課題】リーク電流を改善した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することである。【解決手段】半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極の上方に形成された第２のゲート電極と、前記第１のゲート電極と第２のゲート電極との間に挟まれた結晶化した第２の絶縁膜を具備することを特徴とする。【選択図】    図１
2006005313.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第１のゲート電極と、
前記第１のゲート電極の上方に形成された第２のゲート電極と、
前記第１のゲート電極と第２のゲート電極との間に形成された結晶化した第２の絶縁膜を具備することを特徴とする半導体装置。
【請求項２】
前記第２の絶縁膜は、複数の高誘電率絶縁材料からなる結晶化した積層膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の絶縁膜の結晶粒界は、この第２の絶縁膜を貫通しないことを特徴とする請求項１若しくは２に記載の半導体装置。
【請求項４】
半導体基板上に第１の絶縁膜を形成することと、
前記第１の絶縁膜上に第１の導電性膜を堆積することと、
前記第１の導電性膜上に非晶質の複数の高誘電率絶縁膜からなる第２の絶縁膜を堆積することと、
前記第２の絶縁膜を結晶化することと、
前記第２の絶縁膜上に第２の導電性膜を堆積することを具備すること特徴とする半導体装置の製造方法。
【請求項５】
前記第２の絶縁膜を結晶化する工程は、酸素を含む雰囲気中で行われることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係わり、例えば、２層に形成した電極間に高誘電率絶縁膜を使用する不揮発性メモリを含む半導体装置及びその製造方法に関わる。
【背景技術】
【０００２】
半導体集積回路において、高集積化及び高性能化を実現するために、素子の微細化にともなって種々の問題が生じている。
【０００３】
不揮発性メモリである、例えば、フラッシュメモリにおいては、メモリセルトランジスタのフローティングゲート（ＦＧ）と第２のゲートであるコントロールゲート（ＣＧ）との間の電極間絶縁膜に関する問題がある。これまで電極間絶縁膜として、シリコン酸化（ＳｉＯ２）膜、シリコン窒化（ＳｉＮ）膜、シリコン酸窒化（ＳｉＯＮ）膜若しくはこれらの積層膜が、広く用いられている。これらの膜を使用した構造は、トンネル絶縁膜と電極間絶縁膜との誘電率が近い値であることから、カップリング比を大きくするために、電極間絶縁膜の面積を大きくしなければならず、微細化の限界に近づいている。このような問題を解決するために、スタック型ＤＲＡＭ（dynamic random access memory）で使用されている高誘電率絶縁膜、例えば、酸化タンタル（Ｔａ２Ｏ５）膜、を電極間絶縁膜として使用することが検討されている。
【０００４】
高誘電率絶縁膜は、上記のＳｉＯ２膜等に比べて誘電率が大きいため、同じ容量を有する電極間絶縁膜を形成する場合に、絶縁膜の膜厚を厚くできるためである。膜厚を厚くすることによってリーク特性の改善が期待されているが、現実には、高誘電率絶縁膜、例えば、Ｔａ２Ｏ５膜は、ＳｉＯ２膜よりも厚い膜厚を有しながらリーク電流が大きく、フラッシュメモリの電極間絶縁膜として使用されるに至っていない。リーク電流が大きくなる１つの原因として、Ｔａ２Ｏ５膜が結晶化することによって、結晶粒界がリーク経路として働くことが考えられている。
【０００５】
高誘電率絶縁膜のリーク電流を減少させる技術が、例えば、特許文献１に開示されている。この技術では、シリケート界面膜を介して形成した高誘電率絶縁膜をゲート絶縁膜として使用する。シリケート界面膜は、結晶化温度が高いため、高誘電率絶縁膜の結晶化温度を実質的に高めている。したがって、高温の熱処理を経ても高誘電率絶縁膜は結晶化せず、その結果、リーク電流を減少できる。
【０００６】
リーク電流を増加させる他の原因として、高誘電率絶縁膜の膜組成が、化学量論的な組成（stoichiometric composition）から外れているため、膜中にはダングリングボンド（未結合手）を有するＴａ原子が多数存在することが考えられている。絶縁膜中のダングリングボンドは、膜中に準位を形成し、その準位を介してリーク電流が流れることが知られている。そこで、Ｔａ２Ｏ５膜の形成後に、別途後酸化を行いＴａ原子のダングリングボンドを酸素で固定することによって、リーク電流を小さくすることが検討されている。しかし、追加の後酸化工程が必要になり、工程増となる。
【０００７】
また、スタックＤＲＡＭでは、電極間絶縁膜のリーク電流を低減するために、高誘電率絶縁膜である酸化ハフニウム膜（ＨｆＯ２膜）と酸化アルミニウム膜（Ａｌ２Ｏ３膜）の積層膜を使用する技術が発表されている。（例えば、非特許文献１参照）この技術では、非晶質の積層膜を使用することを前提にしている。一方、フラッシュメモリでは、高誘電率膜形成後にＭＯＳ(metal oxide semiconductor)トランジスタを形成するための熱処理を回避できない。そのため高誘電率膜は結晶化し、そのままではフラッシュメモリに応用できない。
【特許文献１】特開２００２−３１９５８３公報
【非特許文献１】Jong-Ho Lee, Jung-Hyoung Lee, Yun-Seok Kim, Hyung-Seoc Jung, Nac-In Lee, Ho-Kyu Kang, and Kwang-Pyuk Suh; 2002 Symposium On VLSI Technology Digest of Technical Paper, pp. 114-115, 2002.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上記のように、リーク電流を改善した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題は、以下の本発明に係る半導体装置及びその製造方法によって解決される。
【００１０】
本発明の１態様による半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極の上方に形成された第２のゲート電極と、前記第１のゲート電極と第２のゲート電極との間に形成された結晶化した第２の絶縁膜を具備することを特徴とする。
【００１１】
他の態様による半導体装置の製造方法、半導体基板上に第１の絶縁膜を形成することと、
前記第１の絶縁膜上に第１の導電性膜を堆積することと、前記第１の導電性膜上に非晶質の第２の絶縁膜を堆積することと、前記第２の絶縁膜を結晶化することと、前記第２の絶縁膜上に第２の導電性膜を堆積することを特徴とする。
【発明の効果】
【００１２】
本発明の実施の形態によれば、リーク電流を改善した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。
【００１４】
（第１の実施形態）
第１の実施形態は、電極間絶縁膜として使用する高誘電率絶縁膜のリーク電流を増加させる重大な原因の一つと考えられている結晶粒界に起因するリーク電流を抑制する例である。
【００１５】
高誘電率絶縁膜を電極間絶縁膜として使用することは、前述したようにＤＲＡＭにおいても検討されている。しかしながら、フラッシュメモリとＤＲＡＭとでは、電極間絶縁膜を形成した後の熱処理が異なるため、同様に取り扱えない。すなわち、フラッシュメモリでは、電極間絶縁膜を形成した後でＭＯＳトランジスタを形成するため、高温の熱処理が必要である。これに対して、ＤＲＡＭでは、ＭＯＳトランジスタを形成した後で電極間絶縁膜を形成するため、このような高温の熱処理を回避できる。この高温の熱処理によって、電極間絶縁膜は結晶化する。結晶化をすると多数の結晶粒が高誘電率膜中に形成される。これらの結晶粒界では隣り合う結晶粒同士の結晶方位が異なっているため、結合していない結合手、すなわちダングリングボンドを有する原子が多数存在する。このような結晶粒界が高誘電率絶縁膜を貫通すると、これらのダングリングボンドを介してリーク電流が流れ、前述したように結晶粒界がリーク電流経路として働くと考えられている。そこで、本実施形態では、結晶化しても結晶粒界が高誘電率膜を貫通しないようにすることによって、リーク電流を抑制する。
【００１６】
本実施形態の一例を図１に示す。図１（ａ）は、第1の実施形態の半導体装置の一例を示す断面図であり、図１（ｂ）は、図１（ａ）にＡで囲った部分の電極間絶縁膜の拡大図である。図１（ａ）に示したように、この半導体装置は、フローティングゲート（ＦＧ）１２とコントロールゲート（ＣＧ）３０と、このゲート電極間に設けられた電極間絶縁膜２２とを有する、いわゆるフローティングゲート構造の不揮発性メモリ、例えば、フラッシュメモリである。この電極間絶縁膜２２は、図１（ａ），（ｂ）に示したように、多層、例えば、３層の結晶化した絶縁膜（２４，２６，２８）からなる積層膜２２である。さらに、その結晶粒界ＧＢは、図１（ｂ）に太線で示したように、電極間絶縁膜２２全体を貫通しない構造であることを特徴とする。このような構造とすることで、電極間絶縁膜２２のリーク電流のリークパスとなる結晶粒界ＧＢを分断することができ、リーク電流を低減することができる。
【００１７】
以下に、図２（ａ）から図２（ｃ）にしたがって、この実施形態の半導体装置の製造プロセスを説明する。
【００１８】
図２（ａ）に示したように、まず、半導体基板１、例えば、シリコン（Ｓｉ）基板１の全面に第１の絶縁膜１０を形成する。この第１の絶縁膜１０は、トンネル絶縁膜として使用され、例えば、熱酸化により形成したシリコン酸化（ＳｉＯ２）膜、ＳｉＯ２を窒化したシリコン酸窒化（ＳｉＯＮ）膜若しくはシリコン窒化（ＳｉＮ）膜を酸化したＳｉＯＮ膜を使用できる。次に、第１の絶縁膜１０上の全面に不純物を添加した第１のポリシリコン膜１２を、例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法により堆積する。添加する不純物として、例えば、リンがあげられる。この第１のポリシリコン膜は、その後加工され、ＦＧとして働く。さらに、第１のポリシリコン膜１２上に全面にＳｉＮ膜１４を、例えば、ＰＣＶＤ（Plasma-assisted Chemical Vapor Deposition）法により堆積する。
【００１９】
次に、リソグラフィによりＳｉＮ膜１４に素子分離領域を設けるためのパターンを形成し、ＳｉＮ膜１４をマスクとして、ＲＩＥ（Reactive Ion Etching）により第１のポリシリコン膜１２、第１の絶縁膜１０を順次除去し、さらにＳｉ基板１に溝を掘って素子分離用のトレンチ１６を形成する。トレンチ１６の内壁を熱酸化して第２の絶縁膜（ＳｉＯ２膜）１８を形成した後、素子分離膜となる第３の絶縁膜２０を、例えば、ＣＶＤ法によりＳｉＯ２膜を全面に堆積する。その後、ＳｉＮ膜１４をストッパとしてＣＭＰ（Chemical Mechanical Planarization）を行い、素子分離溝１６以外のＳｉＯ２膜２０を除去すると図２（ｂ）に示した構造が得られる。
【００２０】
さらに、素子分離ＳｉＯ２膜である第３の絶縁膜２０をわずかに除去し、ＳｉＮ膜１４を除去して平坦にし、全面に電極間絶縁膜２２を堆積する。電極間絶縁膜２２は、結晶化する温度が異なる少なくとも２種類の高誘電率絶縁膜を使用することが好ましい。例えば、結晶化温度が低い材料の間に結晶化温度が高い材料を挟む構造とすることができる。ここでは、結晶化温度が低い材料として周期律表の４Ａ族遷移金属の酸化物、例えば、ハフニウム酸化（ＨｆＯ２）膜、結晶化温度が高い材料としてアルミニウム酸化（Ａｌ２Ｏ３）膜を使用した。周期律表の４Ａ族遷移金属の酸化物としては、ＨｆＯ２の他に、例えば、酸化ジルコニウム（ＺｒＯ２）、酸化チタン（ＴｉＯ２）を使用することができる。電極間絶縁膜２２は、３層のＨｆＯ２膜２８／Ａｌ２Ｏ３膜２６／ＨｆＯ２膜２４をＡＬＤ（Atomic Layer Deposition）法でそれぞれの厚さを、例えば、４ｎｍ／１０ｎｍ／４ｎｍとして堆積した。その後、後で詳しく述べる電極間絶縁膜２２の結晶化の後に、コントロールゲート（ＣＧ）にする、例えば、リンを添加した第２のポリシリコン膜３０を堆積し、図２（ｃ）に示した構造を形成できる。
【００２１】
さらに、ゲート、ソース・ドレイン形成等のＭＯＳトランジスタの製造プロセス、及び多層配線等のプロセスを経て、フローティングゲート構造を有する、例えば、フラッシュメモリ半導体装置を形成する。
【００２２】
次に、電極間絶縁膜２２の結晶化について説明する。ＡＬＤ法で堆積した直後のＨｆＯ２膜２４，２８及びＡｌ２Ｏ３膜２６は、いずれも結晶化していない非晶質の状態である。非晶質のＨｆＯ２膜とＡｌ２Ｏ３膜の結晶化温度は、それぞれ約５００℃以上と約８００℃以上であるとされている。そこで、電極間絶縁膜２２の結晶化のアニールを２段階で行う。すなわち、第１のアニールをＨｆＯ２膜の結晶化開始温度より高くＡｌ２Ｏ３膜のそれより低い温度、すなわち、５００℃と８００℃との間の温度、例えば、７５０℃で行い、ＨｆＯ２膜２４，２８だけを先に結晶化させる。次に、Ａｌ２Ｏ３膜２６の結晶化温度、すなわち、８００℃より高い温度、例えば、９００℃で第２のアニールを行い、Ａｌ２Ｏ３膜２６を結晶化させる。ＨｆＯ２膜とＡｌ２Ｏ３膜とは、結晶化したときの結晶構造がそれぞれ異なる。そのため、一方が結晶化した状態（この場合、ＨｆＯ２膜２４，２８）でこれと接する他の非晶質膜（この場合、Ａｌ２Ｏ３膜２６）を結晶化させても、後から結晶化する膜（Ａｌ２Ｏ３膜２６）は、先に結晶化した膜の結晶構造の影響をほとんど受けずに結晶化すると考えられる。すなわち、後から結晶化するＡｌ２Ｏ３膜２６は、先に結晶化したＨｆＯ２膜２４，２８とは独立に結晶化をする。そのため、ＨｆＯ２膜２４，２８の結晶粒界は、Ａｌ２Ｏ３膜２６中には原理的に伝播しない。したがって、結晶粒界ＧＢが、ＨｆＯ２膜２４，２８とＡｌ２Ｏ３膜２６との間で不連続になり、積層した絶縁膜２２全体を貫通することがない。
【００２３】
上記のモデルを確認するために、透過電子顕微鏡（ＴＥＭ）による断面観察（以下、断面ＴＥＭ観察と呼ぶ）を行った。ＨｆＯ２膜２８／Ａｌ２Ｏ３膜２６／ＨｆＯ２膜２４の積層膜２２では、図１（ｂ）に模式的に示したように、下層及び上層のＨｆＯ２膜２４，２８の結晶粒界ＧＢは、これらに挟まれたＡｌ２Ｏ３膜２６にはほとんど伝播しないことが確認された。また、たとえＡｌ２Ｏ３膜２６に結晶粒界が伝播したとしても、反対側のＨｆＯ２膜は既に結晶化が完了しているために、これには結晶粒界が伝播することはなく、結晶粒界が、積層した電極間絶縁膜２２全体を貫通しないことを確認できた。一方、同じ温度で結晶化したＡｌ２Ｏ３膜の単層膜を断面ＴＥＭ観察した結果、結晶粒界は、表面から裏面までＡｌ２Ｏ３膜を突き抜けていた。
【００２４】
上記のように作成した３層の電極間絶縁膜２２を有する半導体装置の電極間絶縁膜２２のリーク電流を測定した。比較のために、電極間絶縁膜２２が、単層のＨｆＯ２膜及び単層のＡｌ２Ｏ３膜である場合のリーク電流も測定した。リーク電流の測定結果を図３に示す。図３において、実線は本実施形態の３層積層膜のリーク特性、点線は、単層のＨｆＯ２膜のリーク特性、破線は、単層のＡｌ２Ｏ３膜のリーク特性を示す。本実施形態の３層積層膜は、単層のＨｆＯ２膜と比較すると１２ＭＶ／ｃｍ以下の電界ではリーク電流がはるかに小さい。また、単層のＡｌ２Ｏ３膜と比較しても５ＭＶ／ｃｍ以上の電界ではリーク電流が小さくなっている。フラッシュメモリの電極間絶縁膜２２に印加される電界は、データ保持時には４ＭＶ／ｃｍ程度、データ読み出し時には９ＭＶ／ｃｍ程度、データ書き込み時には１８ＭＶ／ｃｍである。これらのデバイス動作時のいずれの電界においても本実施形態の積層した電極間絶縁膜２２のリーク電流が小さく、電極間絶縁膜として適していることが示された。
【００２５】
このようにして、電極間絶縁膜２２の結晶粒界ＧＢが、電極間絶縁膜絶縁膜２２を貫通しないように電極間絶縁膜２２を結晶化することによってＦＧとＣＧとの間のリーク電流を小さくすることができる。
【００２６】
本実施形態は、結晶化温度の高いＡｌ２Ｏ３膜を結晶化温度の低いＨｆＯ２膜で挟んだ構造で説明したが、この構造及び材料に限定されることはなく、種々の変形をして実施することができる。例えば、結晶化温度の低い高誘電率絶縁膜を結晶化温度の高い高誘電率絶縁膜で挟んだ構造とすることができる。また、結晶粒界が貫通しない構造であれば、３層でなく、例えば、ＨｆＯ２膜／Ａｌ２Ｏ３膜／ＨｆＯ２膜の上部にさらにＡｌ２Ｏ３膜を設けた４層若しくはそれ以上の多層積層構造とすることができる。さらに、高誘電率膜の材料は、同じ材料の組み合わせで説明したが、それぞれ異なった材料を組み合わせることも可能である。例えば、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、酸化タンタル（Ｔａ２Ｏ５）、Ａｌ２Ｏ３及びこれらの混合物を使用することができる。さらに、電極間絶縁膜とＦＧとの界面、電極間絶縁膜とＣＧとの界面、あるいは両方の界面に一般に高誘電率絶縁膜とは呼ばれないシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜のような材料の膜を設けることもできる。
【００２７】
ここに説明したように、本実施形態によって、リーク電流を低減した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することができる。
【００２８】
（第２の実施形態）
第２の実施形態は、電極間絶縁膜の酸素欠損によって生じるリーク電流を低減する例である。図４は、第２の実施形態の半導体装置の一例を示す断面図である。図４に示したように、フローティングゲート（ＦＧ）１２とコントロールゲート（ＣＧ）３０と、これらのゲート電極間に設けられた電極間絶縁膜３２とを具備する、いわゆるフローティングゲート構造を有する不揮発性メモリである。この電極間絶縁膜３２は、２層の結晶化した絶縁膜３４，３６からなる積層膜であり、上層の絶縁膜３６を介して供給される酸素によって下層の絶縁膜３４中の酸素欠損を修復した構造であることを特徴とする。このような構造とすることで、電極間絶縁膜３２のリーク電流のリークパスとなる酸素欠損の密度を減少させることによって、電極間絶縁膜３２のリーク電流を低減することができる。
【００２９】
本実施形態の製造プロセスは、第１の実施形態と概ね同じであるが、電極間絶縁膜３２の形成プロセスが異なる。以下に、図５（ａ）、（ｂ）を用いて、本実施形態の製造プロセスを説明する。
【００３０】
図５（ａ）は、図２（ｂ）と同じ構造であり、Ｓｉ基板１上に第１の絶縁膜（トンネル絶縁膜）１０、第１のポリシリコン膜１２及びＳｉＮ膜１４を順に堆積した後、パターニングして第２の絶縁膜（素子分離ＳｉＯ２膜）２０を形成し、平坦化した後にＳｉＮ膜１４を除去した図である。
【００３１】
次に、電極間絶縁膜３２をＡＬＤ法によって形成する。下層の高誘電率絶縁膜として、比較的リーク特性の優れたＡｌ２Ｏ３膜３４を形成し、上層に周期律表の４Ａ族遷移金属の酸化物である、例えば、ＨｆＯ２膜３６を形成する。それぞれの膜厚は、例えば１０ｎｍと４ｎｍとした。その後、結晶化のアニールを酸素を含む雰囲気中で、例えば、酸素濃度１％で、温度、例えば、９００℃で行う。このアニールにおいて、Ａｌ２Ｏ３膜３４とＨｆＯ２膜３６とが同時に結晶化すると同時に、Ａｌ２Ｏ３膜中の酸素欠損が、雰囲気からＨｆＯ２膜を介して供給される酸素によって修復される。その後、ＣＧにする、例えば、リンを添加したポリシリコン膜３０を堆積し、図５（ｂ）に示した構造を形成できる。
【００３２】
さらに、ゲート加工、ソース・ドレイン形成等のＭＯＳＦＥＴの製造プロセス、及び多層配線等のプロセスを経て、フローティングゲート構造を有する、例えば、フラッシュメモリ半導体装置を形成する。
【００３３】
上記のように作成した電極間絶縁膜３２を有する半導体装置の電極間絶縁膜３２のリーク電流を測定した。比較のために、電極間絶縁膜３２を、酸素を含まない雰囲気中で結晶化させた場合のリーク電流も測定した。リーク電流の測定結果を図６に示す。図６において、実線は本実施形態の酸素を含む雰囲気中で結晶化した２層の電極間絶縁膜のリーク特性、破線は、酸素を含まない雰囲気中で結晶化した２層の電極間絶縁膜のリーク特性を示す。本実施形態の酸素を含む雰囲気中で結晶化した電極間絶縁膜３２のリーク電流は、酸素を含まない雰囲気中で結晶化した電極間絶縁膜のリーク電流に比べて、特に４ＭＶ／ｃｍ以上の高電界側で小さいことが確認された。このリーク電流特性は、前述したフラッシュメモリの動作において使用される４ＭＶ／ｃｍから１９ＭＶ／ｃｍ程度の電界範囲で改善されている。すなわち、酸素を含む雰囲気中で結晶化させることにより、積層した電極間絶縁膜のリーク電流を低減できることが示された。
【００３４】
本実施形態によって電極間絶縁膜３２のリーク電流を低減できる理由は、以下のように考えられる。単層のＡｌ２Ｏ３膜３４のリーク電流は、４ＭＶ／ｃｍ以下の低電界では良好であるが、それ以上の高電界になると急激にリーク電流が増加する。これは、Ａｌ２Ｏ３膜中の酸素欠損に起因するダングリングボンドがバンドギャップ中に準位を形成し、Ａｌ２Ｏ３膜に高電界が印加されると、この準位を介してリーク電流が流れると考えられる。したがって、Ａｌ２Ｏ３膜中の酸素欠損を修復し、ダングリングボンド密度を低減することによって、高誘電率絶縁膜のリーク電流を低減できる。
【００３５】
しかし、Ａｌ２Ｏ３膜中の酸素の拡散は遅いため、通常の酸素を含む雰囲気中でのアニールでは、酸素欠損を十分に修復することが困難である。一方、ＨｆＯ２膜中では酸素の拡散が容易であるばかりでなく、ＨｆＯ２膜中に拡散した分子状の酸素は、膜中で活性な原子状の酸素に分解される。この原子状の酸素は、分子状の酸素より拡散しやすく、反応しやすいため、Ａｌ２Ｏ３膜中に早く拡散し、酸素欠損を修復すると考えられる。
【００３６】
過剰なアニール条件、例えば、高温のアニール、長時間のアニール、高い酸素濃度、では、酸素がＡｌ２Ｏ３膜を通過し、下地のポリシリコン（ＦＧ）との界面で酸化膜を形成する可能性がある。このような問題が発生することを避けるために、適切なアニール条件、例えば、アニール温度を８００℃から９５０℃、アニール時間を５秒から６０秒、酸素濃度を０．１％から９０％の範囲に設定することが好ましい。また、Ａｌ２Ｏ３膜とＦＧとの間にＦＧ膜の酸化を防止するＳｉＮ膜を挿入することもできる。
【００３７】
本実施形態では、Ａｌ２Ｏ３膜上にＨｆＯ２膜を形成する場合を例に説明したが、Ａｌ２Ｏ３膜上に形成する膜は、ＨｆＯ２膜に限定されるものではなく、酸素を分解すること等によって、Ａｌ２Ｏ３膜に活性な酸素を供給することができる膜であれば、他の高誘電率膜、例えば、ＺｒＯ２膜、を使用することができる。
【００３８】
本実施形態では、２層の積層膜を例に説明したが、第１の実施形態と同様に、ＨｆＯ２膜／Ａｌ２Ｏ３膜／ＨｆＯ２膜等の３層構造、若しくはそれ以上の多層積層構造とすることができる。
【００３９】
ここに説明したように、本実施形態によって、リーク電流を低減した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することができる。
【００４０】
（第３の実施形態）
第３の実施形態は、電極間絶縁膜の歪みによって生じるリーク電流を抑制する例である。図７に示したように、フローティングゲート（ＦＧ）１２とコントロールゲート（ＣＧ）３０と、このゲート電極間に設けられた電極間絶縁膜４２とを有する、いわゆるフローティングゲート構造を有する不揮発性メモリである。この電極間絶縁膜４２は、２層の結晶化した絶縁膜４４，４６からなる積層膜４２であり、下層の絶縁膜４４は、上層の絶縁膜４６より小さなヤング率を有し、絶縁膜４４，４６が結晶化する時に発生する上層の絶縁膜４６の収縮歪みを下層の絶縁膜４４が吸収する構造であることを特徴とする。このような構造とすることで、電極間絶縁膜４２のリーク電流の原因となる絶縁膜全体の歪みを緩和することによって、リーク電流を低減することができる。
【００４１】
本実施形態の製造プロセスは、第１及び第２の実施形態と概ね同じであるが、電極間絶縁膜４２の形成プロセスが異なる。以下に、図８（ａ）、（ｂ）を用いて、本実施形態の製造プロセスを説明する。
【００４２】
図８（ａ）は、図２（ｂ）と同じであり、Ｓｉ基板１上にトンネル絶縁膜１０、第１のポリシリコン膜１２及びＳｉＮ膜１４を順に堆積した後、パターニングして素子分離ＳｉＯ２膜２０を形成し、平坦化した後にＳｉＮ膜１４を除去した図である。
【００４３】
次に、非晶質の電極間絶縁膜４２をＡＬＤ法によって形成する。下層の高誘電率絶縁膜として、上層に形成するＡｌ２Ｏ３膜４６よりヤング率が小さい周期律表の４Ａ族遷移金属の酸化物である、例えば、ＨｆＯ２膜４４を形成する。ＨｆＯ２膜４４及びＡｌ２Ｏ３膜４６それぞれの膜厚は、例えば、４ｎｍ及び１０ｎｍとした。その後、結晶化のアニールを、例えば、９００℃で行う。このアニールによってＨｆＯ２膜４４とＡｌ２Ｏ３膜４６は、ほぼ同時に結晶化する。その後、ＣＧにする、例えば、リンを添加したポリシリコン膜３０を堆積し、図８（ｂ）に示した構造を形成できる。
【００４４】
さらに、ゲート加工、ソース・ドレイン形成等のＭＯＳＦＥＴの製造プロセス、及び多層配線等のプロセスを経て、フローティングゲート構造を有する、例えば、フラッシュメモリ半導体装置を形成する。
【００４５】
上記のように作成した電極間絶縁膜４２を有する半導体装置の電極間絶縁膜４２のリーク電流を測定した。比較のために、電極間絶縁膜が、Ａｌ２Ｏ３膜単層である場合のリーク電流も測定した。リーク電流の測定結果を図９に示す。図９において、実線は本実施形態の２層の電極間絶縁膜のリーク特性、破線は、単層のＡｌ２Ｏ３膜のリーク特性を示す。本実施形態の２層の電極間絶縁膜４２のリーク電流は、単層のＡｌ２Ｏ３膜と比べて電界が５ＭＶ／ｃｍ以上では小さく、５ＭＶ／ｃｍ以下ではほぼ同等であった。このリーク電流特性は、前述したフラッシュメモリの動作において使用される４ＭＶ／ｃｍから１９ＭＶ／ｃｍ程度の電界範囲で改善されている。
【００４６】
本実施形態のＡｌ２Ｏ３膜４６／ＨｆＯ２膜４４の２層の電極間絶縁膜４２でリーク電流が減少した理由は、以下のように考えられる。ＡＬＤ法で堆積した非晶質絶縁膜を結晶化すると、一般に約１０％の体積収縮が生じる。すなわち、ＨｆＯ２膜４４、Ａｌ２Ｏ３膜４６はともに収縮し、下地のポリシリコン膜１２との間に歪みが発生する。ＨｆＯ２膜４４とＡｌ２Ｏ３膜４６のヤング率は、それぞれ２４０ＧＰａ及び４００ＧＰａであり、ポリシリコン膜１２と接する下層のＨｆＯ２膜４４の方が、上層のＡｌ２Ｏ３膜４６よりヤング率が小さい。ヤング率が小さい膜ほど柔らかく、その膜に接する下地の膜との間に発生する歪みが小さいと考えられる。したがって、ヤング率の大きなＡｌ２Ｏ３膜４６を直接ポリシリコン膜１２上に形成する場合より、ヤング率の小さな、例えば、ＨｆＯ２膜４４を挟んでＡｌ２Ｏ３膜４６を形成する方が、結晶化による収縮歪みを緩和できる。その結果、電極間絶縁膜４２のリーク電流を低減できることが示された。
【００４７】
本実施形態では、電極間絶縁膜４２を結晶化した後で、ＣＧにするポリシリコン膜３０を形成した。しかし、ポリシリコン膜３０を形成した後に、電極間絶縁膜４２の結晶化を行う場合には、電極間絶縁膜４２がポリシリコン膜３０と接する部分にヤング率が小さい材料を用いた、例えば、ＨｆＯ２膜／Ａｌ２Ｏ３膜／ＨｆＯ２膜、のような３層構造とすることが、結晶化による歪を緩和するために効果的である。
【００４８】
ここに説明したように、本実施形態によって、リーク電流を低減した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００４９】
【図１】図１（ａ）は、第１の実施形態による半導体装置の一例を説明するための断面図である。図１（ｂ）は、（ａ）においてＡで示した電極間絶縁膜の部分を拡大した模式図であり、電極間絶縁膜中の結晶粒界の状態を示す。
【図２】図２（ａ）から（ｃ）は、第１の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。
【図３】図３は、第１の実施形態による半導体装置の電極間絶縁膜のリーク特性を説明するための図である。
【図４】図４は、第２の実施形態による半導体装置の一例を説明するための断面図である。
【図５】図５（ａ）、（ｂ）は、第２の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。
【図６】図６は、第２の実施形態による半導体装置の電極間絶縁膜のリーク特性を説明するための図である。
【図７】図７は、第３の実施形態による半導体装置の一例を説明するための断面図である。
【図８】図８（ａ）、（ｂ）は、第３の実施形態による半導体装置の製造工程の一例を説明するために示す断面図である。
【図９】図９は、第３の実施形態による半導体装置の電極間絶縁膜のリーク特性を説明するための図である。
【符号の説明】
【００５０】
１…半導体基板、１０…第１の絶縁膜（トンネル絶縁膜）、１２…第１のポリシリコン膜、１４…ＳｉＮ膜、１８…ＳｉＯ２膜、２０…素子分離絶縁膜、２２，３２，４２…電極間絶縁膜、２４，２８，３６，４４…ＨｆＯ２膜、２６，３４，４６…Ａｌ２Ｏ３膜、３０…第２のポリシリコン膜。
【図１】
2006005313.tif 000003
【図２】
2006005313.tif 000004
【図３】
2006005313.tif 000005
【図４】
2006005313.tif 000006
【図５】
2006005313.tif 000007
【図６】
2006005313.tif 000008
【図７】
2006005313.tif 000009
【図８】
2006005313.tif 000010
【図９】
2006005313.tif 000011