(57)【要約】【課題】  コストの低減化を図れる、基板材料としてＳｉＣを用いた高耐圧半導体装置を提供すること。【解決手段】  高耐圧半導体装置は、法線の方向が＜０００１＞方向および＜０００−１＞方向とは異なる主面を備えた炭化珪素基板１と、炭化珪素基板２上に形成された第１導電型の炭化珪素層２と、炭化珪素層２の表面に形成され、＜０００１＞方向および＜０００−１＞方向に対する主面のオフ角方向の幅の方が、オフ角方向と反対側の幅よりも広い第２導電型の半導体層３を含む接合終端領域ＪＴＥと、炭化珪素層３に設けられた第１の電極６と、炭化珪素基板２に設けられた第２の電極とを備えている。【選択図】      図２
2006100593.tif 000002
【特許請求の範囲】
【請求項１】
法線の方向が＜０００１＞方向および＜０００−１＞方向とは異なる主面を備えた炭化珪素基板と、
前記炭化珪素基板上に形成された第１導電型の炭化珪素層と、
前記炭化珪素層の表面に形成され、前記＜０００１＞方向および前記＜０００−１＞方向に対する前記主面のオフ角方向の幅の方が、前記オフ角方向と反対側の幅よりも広い第２導電型の半導体層を含む接合終端領域と、
前記炭化珪素層に設けられた第１の電極と、
前記炭化珪素基板に設けられた第２の電極と
を具備してなることを特徴とする高耐圧半導体装置。
【請求項２】
前記炭化珪素層と前記第１の電極とはショットキー接触されていることを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項３】
前記炭化珪素基板は第一導電型であり、前記炭化珪素層の表面に選択的に形成された第２導電型のウェルと、該ウェルの表面に選択的に形成された第１導電型のソース層と、該ソース層と前記炭化珪素層とで挟まれた前記ウェル上にゲート絶縁膜を介して設けられたゲート電極とをさらに具備してなることを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項４】
前記炭化珪素基板は第二導電型であり、前記炭化珪素層の表面に選択的に形成された第２導電型のウェルと、該ウェルの表面に選択的に形成された第１導電型のソース層と、該ソース層と前記炭化珪素層とで挟まれた前記ウェル上にゲート絶縁膜を介して設けられたゲート電極とをさらに具備してなることを特徴とする請求項１に記載の高耐圧半導体装置。
【請求項５】
前記炭化珪素層は、エピタキシャル成長層であることを特徴とする請求項１ないし４のいずれか１項に記載の高耐圧半導体装置。
【請求項６】
前記半導体層は、リサーフ層であることを特徴とする請求項１ないし４のいずれか１項に記載の高耐圧半導体装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板材料として炭化珪素（ＳｉＣ）を用いた高耐圧半導体装置に関する。
【背景技術】
【０００２】
半導体パワーデバイスにおいてはオン抵抗を最小化し、耐圧を最大化するようなデバイス構造およびデバイス材料が求められる。従来は、Ｓｉ基板上にＳｉパワーデバイスを作成し、デバイス終端部で電界集中が生じる箇所にはリサーフやガードリングなどの接合終端構造を作成して高耐圧化を行ってきた。接合終端構造に要する領域はコストの点から小面積が望まれている。
【０００３】
最近、Ｓｉを材料としたパワーデバイスの性能を飛躍的に凌駕する、ＳｉＣを材料としたパワーデバイス（ＳｉＣパワーデバイス）が開発されている。ＳｉＣはワイドバンドギャップ半導体であり、破壊電界強度がＳｉの１０倍近い大きさなので、パワー半導体の耐圧とオン抵抗のトレードオフを改善できる（非特許文献１）。
【０００４】
ＳｉＣ基板の製造には、ＳｉＣ結晶の品質の点から、ＳｉＣのエピタキシャル成長が必要である。ＳｉＣのエピタキシャル成長膜は、結晶角度をＣ軸と呼ばれる＜０００１＞方向からわずかに傾けたＳｉＣ面上に成長される（特許文献１）。
【０００５】
しかし、ＳｉＣはＳｉに比べて高価な半導体材料である。また、ＳｉＣパワーデバイスにおいても、コストの増加の原因となる電界緩和構造が必要となる。そのため、ＳｉＣパワーデバイスは、Ｓｉパワーデバイスに比べて、コストの点で不利であった。
【非特許文献１】SiC素子の基礎と応用、荒井和雄編、ページ１６５〜１６８
【特許文献１】米国特許第４９１２０６４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の如く、ＳｉＣパワーデバイスはＳｉパワーデバイスに比べて高い性能を発揮できると期待されているが、コストの点で問題があった。
【０００７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、コストの低減化を図れる、基板材料としてＳｉＣを用いた高耐圧半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
［構成］
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、上記目的を達成するために、本発明に係る高耐圧半導体装置は、法線の方向が＜０００１＞方向および＜０００−１＞方向とは異なる主面を備えた炭化珪素基板と、前記炭化珪素基板上に形成された第１導電型の炭化珪素層と、前記炭化珪素層の表面に形成され、前記＜０００１＞方向および前記＜０００−１＞方向に対する前記主面のオフ角方向の幅の方が、前記オフ角方向と反対側の幅よりも広い第２導電型の半導体層を含む接合終端領域と、前記炭化珪素層に設けられた第１の電極と、前記炭化珪素基板に設けられた第２の電極とを具備してなることを特徴とする。
【００１０】
［作用］
本発明によれば、必要以上に大きな接合終端領域を形成せずに、デバイス終端部における電界集中を緩和できるので、無駄な接合終端領域を減らすことができる。無駄な接合終端領域が減ることにより、コストは下がる。
【００１１】
上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【発明の効果】
【００１２】
本発明によれば、コストの低減化を図れる、基板材料として炭化珪素を用いた高耐圧半導体装置を実現できるようになる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高耐圧半導体装置を示す平面図である。また、図２は、図１の平面図の矢視Ａ−Ａ’断面図である。
【００１５】
本実施形態の高耐圧半導体装置は、ＳｉＣパワーデバイスとしてのＳｉＣショットキーダイオードと、接合終端構造としてのリサーフ層およびチャネルストッパ層を含む接合終端領域とを備えている。
【００１６】
図中、１は高不純物濃度のｎ型ＳｉＣ基板を示しており、ｎ型ＳｉＣ基板１の表面上には低不純物濃度のｎ型ＳｉＣ層２が設けられている。ｎ型ＳｉＣ層２はエピタキシャル成長法により形成されたもの（エピタキシャル成長層）である。
【００１７】
ｎ型ＳｉＣ基板１の主面は、＜０００１＞方向に対して４あるいは８°傾いた法線（面方位）Ｎを備えている。＜０００１＞方向の軸はＣ軸と呼ばれている。したがって、ｎ型ＳｉＣ基板１上にエピタキシャル成長されたｎ型ＳｉＣ層２も、＜０００１＞方向に対して４あるいは８℃傾いた法線（面方位）Ｎを備えている。
【００１８】
ｎ型ＳｉＣ基板１の主面の法線Ｎが＜０００１＞方向に一致していない理由は、ＳｉＣ基板１の主面の法線Ｎが＜０００１＞方向に一致した場合、ＳｉＣ基板１の表面上に高品質のＳｉＣがエピタキシャル成長せず、高品質のｎ型ＳｉＣ層２を形成することができないからである。法線Ｎは同様の理由で＜０００−１＞方向にも一致していない。なお、「−１」中の符号「−」は、結晶学上において数字の上につける「−」（バー）を意味している。
【００１９】
ｎ型ＳｉＣ層２の表面には、低不純物濃度のｐ型リサーフ層３が形成されている。ｐ型リサーフ層３の平面形状はリング状であるが、必ずしも円状である必要なく、本実施形態のように矩形に近い形状であっても構わない。矩形に近い形状にすることにより、ウエハ上の単位面積当たりのチップ数を増やすことができる。
【００２０】
ｐ型ｐ型リサーフ層３の外側のｎ型ＳｉＣ層２の表面には、高不純物濃度のｎ型チャネルストッパ層４が形成されている。ｎ型チャネルストッパ層４上に電位を固定するための電極を設けても構わない。
【００２１】
ｐ型リサーフ層３およびｎ型チャネルストッパ層４は、図１に示すように、接合終端領域ＪＴＥ（Junction Termination Extension）内に形成されている。
【００２２】
ｐ型リサーフ層３およびｎ型チャネルストッパ層４の他に、図３に示すように、ｐ型リサーフ層３とｎ型チャネルストッパ層４との間のｎ型ＳｉＣ層２の表面に、低不純物濃度のｐ型ガードリング層（外側ガードリング層）１１を設けても構わない。ｐ型ガードリン層１１に加えて、さらにｐ型リサーフ層３内にｐ型ガードリング層（内側ガードリング層）１２を設けても構わない。
【００２３】
ここで、ｐ型リサーフ層３のオフ角方向の幅Ｌ１は、ｐ型リサーフ層３のオフ角方向と反対方向（以下、反オフ角度向という。）の幅Ｌ２よりも長い（Ｌ１＞Ｌ２）。
【００２４】
また、オフ角とはウエハ（半導体基板）の主面の法線ベクトルと結晶のＣ軸方向のベクトルとのなす角度である。例えば、＜１１−２０＞方向に８度オフしているとはウエハの主面の法線ベクトルが結晶のＣ軸ベクトルから＜１１−２０＞方向に右回りに８度傾いていることを意味する。
【００２５】
同じ耐圧の従来のＳｉＣショットキーダイオードの場合、ｐ型リサーフ層のオフ角方向および反オフ角方向の幅は同じとなる。本実施形態では、Ｌ１＞Ｌ２としている。その理由は後で説明する。
【００２６】
ｎ型ＳｉＣ層２上には、開口部を有する第１の絶縁膜５が設けられている。第１の絶縁膜５は、例えば、ＳｉＯ2 系の絶縁膜（酸化膜）である。
【００２７】
上記開口部内のｐ型リサーフ層３およびｎ型ＳｉＣ層２の上にはショットキー電極６が設けられている。すなわち、ショットキー電極６の外周部とｐ型リサーフ層３の内周部とがオーバーラップするように、ショットキー電極（第１の電極）６は設けられている。ショットキー電極６は、例えば、Ｔｉ電極である。該Ｔｉ電極の厚さ、例えば、１００ｎｍである。
【００２８】
ショットキー電極６上には、アノード側のコンタクト抵抗を下げるためのＡｌ電極７が設けられている。Ａｌ電極７の厚さは、例えば、４μｍである。コンタクト抵抗を下げられるのなら、Ａｌ以外の電極材料、例えば、Ａｕ、Ａｇ、Ｃｕなどの電気抵抗が低い電極材料を用いても構わない。Ａｌ電極７の外周部および第１の絶縁膜５の上には、第２の絶縁膜８が設けられている。第２の絶縁膜８は、例えば、ポリイミド系の絶縁膜である。
【００２９】
一方、ｎ型Ｓｉ基板１の裏面には、Ｎｉ電極９とＡｌ電極１０を含むカソード電極（第２の電極）が設けられている。Ａｌ電極１０上にＡｕ電極をさらに設けても構わない。また、上記電極材料以外のアノード電極を用いても構わない。
【００３０】
次に、ｐ型リサーフ層３の幅Ｌ１，Ｌ２に関し、Ｌ１＞Ｌ２と設定されている理由について説明する。
【００３１】
ＳｉＣは破壊電界強度に関して異方性を有している。具体的には、炭化珪素はＣ軸方向が最も破壊電界強度が高い。そのため、面方位が＜０００１＞方向からずれているＳｉＣ基板１の場合、オフ角方向の破壊電界強度は、半オフ角方向の破壊電界強度よりも低くなる。
【００３２】
そのため、ｐ型リサーフ層３に要求される電界緩和効果は、オフ角方向と反オフ角方向とでは異なり、具体的には、オフ角方向の方が反オフ角方向よりも高い電界緩和効果が要求される。
【００３３】
オフ角方向はもともと電界緩和効果が低いので、ｐ型リサーフ層３のオフ角方向の幅Ｌ１はある一定の大きさが必要である。一方、反オフ角方向はオフ角方向よりも電界緩和効果が高いので、ｐ型リサーフ層３のオフ角方向の幅Ｌ２は幅Ｌ１よりも小さくできる。
【００３４】
そこで、本実施形態では、Ｌ１＞Ｌ２としている。幅Ｌ１，Ｌ２を必要な破壊電界強度が確保される範囲内でなるべく小さくすることにより、装置中にｐ型リサーフ層３（接合終端領域）が占める割合を小さくできる。ｐ型リサーフ層３の割合を小さくすることにより、１枚のウエハから取り出されるチップ（高耐圧半導体装置）の数を多くできるので、製造コストの低減化を図れる。同様の理由で、ｐ型リサーフ層３は、＜０００−１＞方向に対するｎ型ＳｉＣ基板１ののオフ角方向の幅の方が、反オフ角方向側の幅よりも広くなっている。
【００３５】
図４に、本実施形態および従来の高耐圧半導体装置の逆方向電流特性を示す。横軸は電圧であり、電流値が上昇している部分が耐圧を示す。
【００３６】
本実施形態の高耐圧半導体装置ではＬ１＞Ｌ２、従来の高耐圧半導体装置ではＬ１＝Ｌ２となっており、その他のパラメータは同じである。また、図４中には理想の逆方向電流特性も示してある。図４から、本実施形態の高耐圧半導体装置の方が従来の高耐圧半導体装置よりも理想の逆方向電流特性に近い特性が得られ、具体的には、１２００Ｖ以上の高い耐圧が得られることが分かる。
【００３７】
以上述べたように、本実施形態によれば、ｐ型リサーフ層５のオフ角方向および反オフ角方向の幅を電界緩和効果に応じた値にそれぞれ設定することにより、必要以上に大きな接合終端領域ＪＴＥを形成せずに、デバイス終端部における電界集中を緩和でき、これにより、無駄な接合終端領域を減らすことができ、もってＳｉＣパワーデバイスの利点である高耐圧等の特性を生かしつつ、コストの低減化を図れるようになる。
【００３８】
接合終端構造としてガードリング層を備えている場合には、ガードリング層の個数を減らすことができ、同様に、コストの低減化を図れるようになる。
【００３９】
（第２の実施形態）
図５は、本発明の第３の実施形態に係る高耐圧半導体装置を示す平面図である。また、図６は、図５の平面図の矢視Ｂ−Ｂ’断面図である。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
【００４０】
本実施形態が第１の実施形態と異なる点は、ショットキーダイオードの代わりに、パワーＭＯＳＦＥＴが用いられていることにある。
【００４１】
ｎ型ＳｉＣ層２の表面にはｐ型ウェル２１が選択的に形成されている。ｐ型ウェル２１の表面にはｎ型ソース層２２が選択的に形成されている。ｎ型ソース層２２とｎ型ＳｉＣ層２とで挟まれたｐ型ウェル２１上には、ゲート絶縁膜２３を介して、ゲート電極２４が設けられている。ｎ型ソース層２２上には、ソース電極２５が設けられている。ソース電極２６はｐ型ウェル２２にもコンタクトしている。一方、ｎ型Ｓｉ基板１の裏面には、Ｎｉ電極２６とＡｌ電極２７を含むドレイン電極が設けられている。なお、図５において、２８はゲート電極２４の引き出しを行うためのコンタクト（ゲートコンタクト）を示している。
【００４２】
本実施形態によれば、第１の実施形態と同様に、リサーフ層５のオフ角方向および反オフ角方向の幅を電界緩和効果に応じた値にそれぞれ設定することにより、必要以上に大きな接合終端領域を形成せずに、デバイス終端部における電界集中を緩和でき、これにより、無駄な接合終端領域を減らすことができ、もってＳｉＣパワーデバイスの利点である高耐圧等の特性を生かしつつ、コストの低減化を図れるようになる。
【００４３】
（第３の実施形態）
図７は、本発明の第２の実施形態に係る高耐圧半導体装置を断面図である。
【００４４】
本実施形態が第１の実施形態と異なる点は、ショットキーダイオードの代わりに、ＩＧＢＴが用いられていることにある。
【００４５】
基本的には、第２の実施形態のｎ型ＳｉＣ基板１をｐ型ＳｉＣ基板１’に置き換えたものが本実施形態のＩＧＢＴとなる。ｎ型ＳｉＣ基板１を単にｐ型ＳｉＣ基板に置き換える代わりに、ｐ型ＳｉＣ基板１’とその上に設けられた高不純物濃度のｎ型ＳｉＣ層とを含む基板に置き換えても構わない。
【００４６】
本実施形態でも、第２の実施形態と同様に、リサーフ層５のオフ角方向および反オフ角方向の幅を電界緩和効果に応じた値にそれぞれ設定し、無駄な接合終端領域を減らすことにより、ＳｉＣパワーデバイスの利点である高耐圧等の特性を生かしつつ、コストの低減化を図れるようになる。
【００４７】
なお、本発明は、上記実施形態に限定されるものではない。
【００４８】
例えば、上記実施形態では、パワーデバイスとして、ショットキーダイオード、ＭＯＳＦＥＴ、ＩＧＢＴを用いた場合について説明したが、本発明はＰＮダイオードやＩＥＧＴ等の他のパワーデバイスにも適用できる。
【００４９】
また、上記実施形態では、第１導電型をｎ型、第２導電型をｐ型として説明したが、導電型を逆にしても同様に実施することができる。
【００５０】
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００５１】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る高耐圧半導体装置を示す平面図。
【図２】図１の平面図の矢視Ａ−Ａ’断面図。
【図３】第１の実施形態の高耐圧半導体装置の変形例を示す平面図および断面図。
【図４】実施形態および従来の高耐圧半導体装置の逆方向電流特性を示す特性図。
【図５】本発明の第２の実施形態に係る高耐圧半導体装置を示す平面図。
【図６】図５の平面図の矢視Ｂ−Ｂ’断面図。
【図７】本発明の第３の実施形態に係る高耐圧半導体装置を示す断面図。
【符号の説明】
【００５３】
１…ｎ型ＳｉＣ基板、１’…ｐ型ＳｉＣ基板、２…ｎ型ＳｉＣ層、３…ｐ型リサーフ層、４…ｎ型チャネルストッパ層、５…第１の絶縁膜、６…ショットキー電極、７…Ａｌ電極、８…第２の絶縁膜、９…Ｎｉ電極、１０…Ａｌ電極、１１，１２…ｐ型ガードリング層、２１…ｐ型ウェル、２２…ｎ型ソース層、２３…ゲート絶縁膜、２４…ゲート電極、２５…ソース電極、２６…Ｎｉ電極、２７…Ａｌ電極、２８…ゲートコンタクト。
【図１】
2006100593.tif 000003
【図２】
2006100593.tif 000004
【図３】
2006100593.tif 000005
【図４】
2006100593.tif 000006
【図５】
2006100593.tif 000007
【図６】
2006100593.tif 000008
【図７】
2006100593.tif 000009