(57)【要約】【課題】静電気による配線の破壊をより確実に防止できる薄膜トランジスタ基板の搬送方法を提供する。【解決手段】薄膜トランジスタ基板１が搬送されるときには、図１に示すように９個の薄膜トランジスタ基板１が、あるいは図２に示すように、８個の薄膜トランジスタ基板１が面付けされた、例えば７３０ｍｍ×９２０ｍｍの基板１Ａが搬送ロボット６に搬送される。このとき、基板支持パッド６１が基板１Ａの下側面の画素領域１１外に設定された支持点を支持しながら基板１Ａを搬送する。【選択図】図１
2006220760.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを含む画素により構成される画素領域と、前記薄膜トランジスタを駆動するための駆動回路を内蔵する駆動回路領域とが、絶縁性を有する絶縁性基板上にそれぞれ配置された薄膜トランジスタ基板を搬送する搬送する搬送手段が、該搬送手段に設けられた基板支持パッドで当該薄膜トランジスタ基板の下側面に設定された支持点を支持しながら、当該薄膜トランジスタ基板を搬送するときに、画素領域外に設定された支持点を支持しながら搬送することを特徴とする薄膜トランジスタ基板の搬送方法。
【請求項２】
複数の薄膜トランジスタ基板が面付けされた基板における画素領域外に設定された支持点を支持しながら搬送することを特徴とする請求項１記載の薄膜トランジスタ基板の搬送方法。
【請求項３】
前記薄膜トランジスタが電界効果トランジスタであり該電界効果トランジスタのソース電極およびドレイン電極を構成する半導体層の上にゲート絶縁膜が形成され、該ゲート絶縁膜上に当該電界効果トランジスタのゲート電極が形成されたことを特徴とする請求項１または２記載の薄膜トランジスタ基板の搬送方法。
【請求項４】
前記絶縁性基板がガラス基板であることを特徴とする請求項１乃至３のいずれかに記載の薄膜トランジスタ基板の搬送方法。
【請求項５】
前記薄膜トランジスタが電界効果トランジスタであり該電界効果トランジスタのソース電極およびドレイン電極を構成する半導体層がポリシリコン層であることを特徴とする請求項１乃至４のいずれかに記載の薄膜トランジスタ基板の搬送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気による配線の破壊をより確実に防止できる薄膜トランジスタ基板の搬送方法に関する。
【背景技術】
【０００２】
近年における液晶表示装置は、テレビジョン受像機、コンピュータの表示装置、携帯電話端末などの様々な機器に使用され、今では必要不可欠な装置になっている。
【０００３】
図３は、液晶表示装置における薄膜トランジスタ基板の構成と回路の一部を示す図である。
【０００４】
液晶表示装置の薄膜トランジスタ基板１は、薄膜トランジスタ１０１を含む画素がマトリクス状に配置された画素領域１１と、薄膜トランジスタ１０１を駆動するための駆動回路を内蔵する駆動回路領域１２とが、ガラスなどの絶縁性を有する絶縁性基板であるアレイ基板１００上に配置されたものである。
【０００５】
アレイ基板１００上の画素領域１１では、複数の信号線Ｘおよび走査線Ｙが交差しており、各交差部の画素には、信号線Ｘと走査線Ｙとにより導通／非導通を制御される薄膜トランジスタ１０１と、この薄膜トランジスタ１０１が導通した際に信号線Ｘ上の映像信号が書き込まれる画素電極１０２とが形成されている。アレイ基板１００上に形成された蓄積容量線Ｚと画素電極１１２との間に蓄積容量１０３が構成される。また、アレイ基板１００とこれに対向する対向基板との間に液晶が充填され、これにより対向基板上の画素領域１１に形成された対向電極２０１と画素電極１０２との間に液晶３００が構成される。  アレイ基板１００上の駆動回路領域１２には、信号線Ｘに映像信号を供給する信号線駆動回路１２１と、走査線Ｙに駆動信号を供給する走査線駆動回路１２２とが内蔵されている。
【特許文献１】特開２０００−１８７２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のような薄膜トランジスタ基板１では、近年における大画面化とそれに伴う基板の大型化ならびに高精細化により、製造上の歩留まりの悪化を防止することが一層重要になってきている。歩留まりが悪化する原因の１つは、薄膜トランジスタ基板１の配線が搬送時に静電気で破壊することである。
【０００７】
図４は、かかる静電気破壊の発生モデルを示す図であり、図５は、従来の薄膜トランジスタ基板の搬送方法を示す図である。
【０００８】
図４（ａ）に示すように、例えば、ＣＶＤ製膜室内の金属のステージ５１上にアレイ基板１００が載置され、アレイ基板１００上に、電界効果トランジスタである薄膜トランジスタ１０１のソース電極およびドレイン電極を構成する、ポリシリコンからなる半導体層が形成され、その上にゲート絶縁膜を介して走査線Ｙとゲート電極（図示せず）が形成されることで、薄膜トランジスタ基板１が製造される。つまり、薄膜トランジスタ１０１はトップゲートタイプにすることができる。
【０００９】
半導体層とステージ５１の間には浮遊容量Ｃｓが構成され、走査線Ｙとステージ５１の間に浮遊容量Ｃｙが構成される。これらの浮遊容量により、走査線Ｙには電荷が帯電する。この電荷は、薄膜トランジスタ基板１の面方向に分散されるので、例えば、走査線Ｙの単位長ｌあたりの電荷量は少ない。
【００１０】
この薄膜トランジスタ基板１が搬送されるときには、図５に示すように、例えば、複数の薄膜トランジスタ基板１が面付けされた基板１Ａが搬送ロボット６に搬送される。このとき、搬送ロボット６のアーム６０に設けられた、金属でありかつ例えば円形の基板支持パッド６１が基板１Ａの下側面に設定された支持点を支持しながら基板１Ａを搬送する。
【００１１】
例えば、基板支持パッド６１が画素領域１１内の支持点を支持した場合、図４（ｂ）に示すように、走査線Ｙの電荷は、搬送の際には基板支持パッド６１の部分に集中する。これにより、例えば走査線Ｙは、その電位が上昇し破壊される。
【００１２】
走査線Ｙの長さは、例えば、画素領域１１の対角の長さが１４インチの場合は、３００ｍｍ程度であり、この長さをＬとし、図４（ａ）のステージ５１上における、走査線Ｙの単位長ｌあたりの静電容量をＣ０とすると、走査線Ｙとステージ５１間の静電容量Ｃ(ｓ)は、式（１）のようになる。
【００１３】
Ｃ(ｓ)＝Ｌ×Ｃ０  ・・・  （１）
図４（ｂ）の基板支持パッド６１上における、走査線Ｙの単位長ｌあたりの静電容量を同じくＣ０とし、基板支持パッド６１の直径をＡとすると、走査線Ｙと基板支持パッド６１間の静電容量Ｃ(ｐ)は、式（２）のようになる。
【００１４】
Ｃ(ｐ)＝Ａ×Ｃ０  ・・・  （２）
ここで、走査線Ｙとステージ５１間の電荷量Ｑ（ｓ）は、薄膜トランジスタ基板１とステージ５１間の電位差をＶ（ｓ）とすると、式（３）のようになる。
【００１５】
Ｑ（ｓ）＝Ｖ（ｓ）×Ｃ（ｓ）  …（３）
薄膜トランジスタ基板１と基板支持パッド６１間の電荷量Ｑ（ｐ）は、薄膜トランジスタ基板１と基板支持パッド６１間の電位差をＶ（ｐ）とすると、式（４）のようになる。  Ｑ（ｐ）＝Ｖ（ｐ）×Ｃ（ｐ）  …（４）
ここで、Ｑ（ｓ）＝Ｑ（ｐ）であるから、式（５）、式（６）が成立する。
【００１６】
Ｖ（ｓ）×Ｃ（ｓ）＝Ｖ（ｐ）×Ｃ（ｐ）  …（５）
Ｖ（ｐ）＝Ｖ（ｓ）×Ｃ（ｓ）／Ｃ（ｐ）  …（６）
式（６）に式（１）、式（２）を代入すると、式（７）が成立する。
【００１７】
Ｖ（ｐ）＝Ｖ（ｓ）×Ｌ／Ａ  …（７）
よって、走査線Ｙの長さＬや信号線の長さを短くし、基板支持パッド６１の直径Ａを長くすることで、走査線Ｙや信号線と基板支持パッド６１の間の電位差を小さくし、静電気による破壊を防止することができる。
【００１８】
しかしながら、近年の液晶表示装置では、その大画面化の要望により、画素領域１１の配線である走査線Ｙや信号線を短くできない事情がある。そのため、薄膜トランジスタ基板の配線が搬送時の静電気で破壊されるのをより確実に防止したいとの要望が高まっている。
【００１９】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、静電気による配線の破壊をより確実に防止できる薄膜トランジスタ基板の搬送方法を提供することにある。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、請求項１記載の薄膜トランジスタ基板の搬送方法は、薄膜トランジスタを含む画素により構成される画素領域と、前記薄膜トランジスタを駆動するための駆動回路を内蔵する駆動回路領域とが、絶縁性を有する絶縁性基板上にそれぞれ配置された薄膜トランジスタ基板を搬送する搬送する搬送手段が、該搬送手段に設けられた基板支持パッドで当該薄膜トランジスタ基板の下側面に設定された支持点を支持しながら、当該薄膜トランジスタ基板を搬送するときに、画素領域外に設定された支持点を支持しながら搬送することを特徴とする。
【００２１】
請求項１記載の薄膜トランジスタ基板の搬送方法によれば、画素領域外に設定された支持点を支持しながら搬送することで、支持点が設定されない画素領域の配線が静電気により破壊されるのを防止できるだけでなく、駆動回路領域の配線と基板支持パッドとの間の電位差を小さくできるので、駆動回路領域の配線の静電気による破壊を防止することができる。
【００２２】
請求項２記載の薄膜トランジスタ基板の搬送方法は、請求項１記載の薄膜トランジスタ基板の搬送方法において、複数の薄膜トランジスタ基板が面付けされた基板における画素領域外に設定された支持点を支持しながら搬送することを特徴とする。
【００２３】
請求項２記載の薄膜トランジスタ基板の搬送方法によれば、複数の薄膜トランジスタ基板が面付けされた基板における画素領域外に設定された支持点を支持しながら搬送することで、支持点が設定されない画素領域の配線と駆動回路領域の配線の静電気による破壊を防止することができる。
【００２４】
請求項３記載の薄膜トランジスタ基板の搬送方法は、請求項１または２記載の薄膜トランジスタ基板の搬送方法において、前記薄膜トランジスタが電界効果トランジスタであり該電界効果トランジスタのソース電極およびドレイン電極を構成する半導体層の上にゲート絶縁膜が形成され、該ゲート絶縁膜上に当該電界効果トランジスタのゲート電極が形成されたことを特徴とする。
【００２５】
請求項３記載の薄膜トランジスタ基板の搬送方法によれば、ソース電極およびドレイン電極を構成する半導体層の上にゲート絶縁膜が形成され、該ゲート絶縁膜上にゲート電極が形成された薄膜トランジスタを有する薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【００２６】
請求項４記載の薄膜トランジスタ基板の搬送方法は、請求項１乃至３のいずれかに記載の薄膜トランジスタ基板の搬送方法において、前記絶縁性基板がガラス基板であることを特徴とする。
【００２７】
請求項４記載の薄膜トランジスタ基板の搬送方法によれば、ガラス基板である絶縁性基板を有する薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【００２８】
請求項５記載の薄膜トランジスタ基板の搬送方法は、請求項１乃至４のいずれかに記載の薄膜トランジスタ基板の搬送方法は、前記薄膜トランジスタが電界効果トランジスタであり該電界効果トランジスタのソース電極およびドレイン電極を構成する半導体層がポリシリコン層であることを特徴とする。
【００２９】
請求項５記載の薄膜トランジスタ基板の搬送方法によれば、半導体層がポリシリコン層である薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【発明の効果】
【００３０】
本発明によれば、画素領域外に設定された支持点を支持しながら搬送することで、支持点が設定されない画素領域の配線が静電気により破壊されるのを防止できるだけでなく、駆動回路領域の配線と基板支持パッドとの間の電位差を小さくできるので、駆動回路領域の配線の静電気による破壊を防止することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を図面を参照して説明する。ここでは、既に符号を付けて説明したものには同一符号を付し、重複説明を省略する。
【００３２】
図１および図２は、薄膜トランジスタ基板１を搬送ロボット６が搬送するときの搬送方法を示す図である。
【００３３】
薄膜トランジスタ基板１が搬送されるときには、図１に示すように９個の薄膜トランジスタ基板１が、あるいは図２に示すように、８個の薄膜トランジスタ基板１が面付けされた、例えば７３０ｍｍ×９２０ｍｍの基板１Ａが搬送ロボット６に搬送される。このとき、基板支持パッド６１が基板１Ａの下側面の画素領域１１外に設定された支持点を支持しながら基板１Ａを搬送する。
【００３４】
画素領域１１外には、図３で説明した駆動回路領域１２が存在するが、この駆動回路領域１２に構成される薄膜トランジスタのゲートを駆動するゲート配線の長さは３００μｍ程度であり、一方、前述したように画素領域１１の対角の長さが１４インチの場合の走査線Ｙの長さが３００ｍｍであるから、基板支持パッド６１が駆動回路領域１２内の支持点を支持した場合であっても、そのゲート配線と基板支持パッド６１間の電位差は、基板支持パッド６１が画素領域１１内の支持点を支持した場合の、例えば走査線Ｙと基板支持パッド６１間の電位差の１／１０００となる。
【００３５】
よって、本実施の形態によれば、支持点が設定されない画素領域１１の信号線Ｘや走査線Ｙが静電気により破壊されるのを防止できるだけでなく、駆動回路領域１２の配線の静電気による破壊を防止することができる。
【００３６】
なお、面付けされていない１個の薄膜トランジスタ基板１を搬送するときにも同様な搬送を行うことで、静電気による配線の破壊をより確実に防止することができる。
【００３７】
また、図５の構成を採用することで、ソース電極およびドレイン電極を構成する半導体層の上にゲート絶縁膜が形成され、該ゲート絶縁膜上にゲート電極が形成された薄膜トランジスタを有する薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【００３８】
また、本実施の形態によれば、ガラス基板である絶縁性基板を有する薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【００３９】
また、半導体層がポリシリコン層である薄膜トランジスタ基板の配線の静電気による破壊を防止することができる。
【００４０】
また、配線の静電気による破壊を防止することで製造された薄膜トランジスタ基板を提供することができる。
【００４１】
また、配線の静電気による破壊を防止することで製造された薄膜トランジスタ基板ならびに液晶を備える液晶表示装置を提供することができる。
【００４２】
なお、本実施の形態では、液晶の代わりに発光材を用いることで、配線の静電気による破壊を防止することで製造された薄膜トランジスタ基板と発光材を備えるＥＬ（electro-luminescence） 表示装置を提供することができる。
【図面の簡単な説明】
【００４３】
【図１】本実施の形態において９個の薄膜トランジスタを面付けした薄膜トランジスタ基板１を搬送するときの搬送方法を示す図である。
【図２】本実施の形態において８個の薄膜トランジスタを面付けした薄膜トランジスタ基板１を搬送するときの搬送方法を示す図である。
【図３】液晶表示装置における薄膜トランジスタ基板の構成と回路の一部を示す図である。
【図４】静電気破壊の発生モデルを示す図である。
【図５】従来の薄膜トランジスタ基板の搬送方法を示す図である。
【符号の説明】
【００４４】
１  薄膜トランジスタ基板
１１  画素領域
１２  駆動回路領域
１００  アレイ基板
１０１  薄膜トランジスタ
１２１  信号線駆動回路
１２２  走査線駆動回路
Ｘ  信号線
Ｙ  走査線
【図１】
2006220760.tif 000003
【図２】
2006220760.tif 000004
【図３】
2006220760.tif 000005
【図４】
2006220760.tif 000006
【図５】
2006220760.tif 000007