(57)【要約】【課題】  ＬＵＴ形成のためのＬＵＴデータ書込みを高速化。ＬＵＴの所要データ量を低減。【解決手段】  被変換データＤｉを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットＤｉ［７：１］が同一値を表わす２ｃ個の被変換データＤｉ［７：０］の各変換後データＤｍ［７：０］を書込んだＬＵＴを形成しておき、データ変換をするときには、ＬＵＴから被変換データ＝入力データＤｉ［７：０］の上位ｂビットＤｉ［７：１］）が表すアドレスの２ｃ個の変換後データを読み出しその中の、入力データＤｉの下位ｃビットＤｉ［０］で指定される１個の変換後データを選択出力する。又は、１アドレスの格納データは１以上の変換後データと１以上の差分データとし、読出した差分データは変換後データに復元。【選択図】  図４
2006197471.tif 000002
【特許請求の範囲】
【請求項１】
被変換データ宛ての変換後データを該被変換データ対応のアドレスに書込んだＬＵＴの、被変換データである入力データ対応のアドレスから変換後データを読み出して出力するデータ変換方法において、
被変換データを構成するビット数ａをａ＝ｂ＋ｃ、ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データを書込んだＬＵＴを形成しておき、データ変換をするときには、前記ＬＵＴから、被変換データである入力データの上位ｂビットが表すアドレスの２ｃ個の変換後データを読み出しその中の、入力データの下位ｃビットで指定される１個の変換後データを選択出力する、ことを特徴とするデータ変換方法。
【請求項２】
被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データのうちの、１以上の変換後データと、１以上の、該変換後データを利用して元データを再現するための変換後データビット数未満の差分データと、を書込んだＬＵＴを形成しておき、データ変換をするときには、前記ＬＵＴから、被変換データである入力データの上位ｂビットが表すアドレスのデータを読み出しその中の差分データは、変換後データを利用する加算により変換後データに復元して、入力データの下位ｃビットで指定される１個の変換後データを選択出力する、データ変換方法。
【請求項３】
被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データを書込んだＬＵＴ；
前記ＬＵＴの、被変換データである入力データの上位ｂビットで指定されるアドレスに読み出しアクセスする手段；および、
前記ＬＵＴから読み出した２ｃ個の被変換データのうちの１個を、前記入力データの下位ｃビットのデータに従って選択し出力するデータセレクタ；
を備えるデータ変換装置。
【請求項４】
被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データのうちの、１以上の変換後データと、１以上の、該変換後データを利用して元データを再現するための変換後データビット数未満の差分データと、を書込んだＬＵＴ；
前記ＬＵＴの、被変換データである入力データの上位ｂビットで指定されるアドレスに、読み出しアクセスする手段；
前記ＬＵＴの、被変換データである入力データの上位ｂビットで指定されるアドレスから読み出されたデータの中の差分データを、変換後データを利用する加算により変換後データに復元する加算手段；および、
前記ＬＵＴから読み出された変換後データと前記加算手段が復元した変換後データのうちの１個を、前記入力データの下位ｃビットのデータに従って選択し出力するデータセレクタ；
を備えるデータ変換装置。
【請求項５】
前記ＬＵＴを格納するためのＲＡＭ；および、該ＲＡＭに前記ＬＵＴを形成する手段；を更に備え、前記アクセスする手段は、該ＲＡＭの該ＬＵＴにアクセスする；請求項３又は４に記載のデータ変換装置。
【請求項６】
原稿画像を読み取り原稿画像を表す画像データを出力するスキャナ；および、
前記画像データに、読取り歪みを補正するスキャナγ変換処理を加える、請求項３乃至５のいずれか１つに記載のデータ変換装置；を備える画像読み取り装置。
【請求項７】
画像データが表わす画像を用紙上に形成する作像手段；および、
画像データに前記作像手段の作像特性に適合するプリンタγ変換処理を加える、請求項３乃至５のいずれか１つに記載のデータ変換装置；を備える画像形成装置。
【請求項８】
原稿画像を読み取り原稿画像を表す画像データを出力するスキャナ； 
前記画像データに、読取り歪みを補正するスキャナγ変換処理を加える、請求項３乃至５のいずれか１つに記載のデータ変換装置；
画像データが表わす画像を用紙上に形成する作像手段；および、
印刷出力が指示された画像データに前記作像手段の作像特性に適合するプリンタγ変換処理を加える、請求項３乃至５のいずれか１つに記載のデータ変換装置；
を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＵＴ(Look Up Table：ルックアップテーブル)を用いるデータ変換に関し、特に、これに限定する意図ではないが、画像データの非線形補正に適したデータ変換に関する。
【背景技術】
【０００２】
例えば画像読取スキャナで原稿を読み取ってデジタルデータ（画像データ）に変換し、該画像データを用いてプリンタにて用紙上に画像を形成する画像処理において、画像データには様々な補正あるいは加工が施されている。近年益々画質への要求が厳しくなっており、高画質化を実現するために、画像読み取り／印刷のｄｐｉの高密度化，画像データの高解像度化（データビット数の増加），補正の細密化などが進行しており、これに伴なって、画像データ蓄積や画像データ処理のためのメモリ容量の増加や回路の複雑化が進んでいる。画像データの補正あるいは加工の中には、ＬＵＴ変換と呼ばれる、被変換データ（＝被補正データ）をアドレスとし変換後データ（補正後データ）を記憶データとするメモリ（ＬＵＴ）を使用してデータを変換又は補正する手法がよく用いられており、ＬＵＴで使用するメモリ容量も高画質化に伴い大規模化が進んでいる。
【０００３】
これに伴なって、あるいは多様な変換（補正）特性を容易に選択できるように、ＬＵＴの原データを不揮発メモリに格納しておいて、所望の変換特性のものを読み出してＲＡＭに書き込み、あるいは原データに基づいて所望の変換特性のＬＵＴデータを生成してＲＡＭに書き込み、実際のデータ変換又はデータ補正の段階では、被変換データで、不揮発メモリのＬＵＴではなく、ＲＡＭのＬＵＴのアドレスにアクセスして該被変換データに対応付けた変換後データを読み出すことが多くなっているが、ＬＵＴの入出力データのビット数の増加に伴い、ＲＡＭへのＬＵＴデータの書込みすなわち実際に使用するＬＵＴの形成に要する時間も増大してしまう。
【０００４】
【特許文献１】特開平  ８−３０５３２９号公報
【特許文献２】特開平１０−  ７０６５６号公報
【特許文献３】特開平１１−１２７３３７号公報。
【０００５】
特許文献１には、データセレクタによる、メモリに対するアドレスデータ，入力データおよび出力データの選択操作により、メモリを、ラインメモリ，ルックアップテーブル又はレジスタとして使用できる信号処理装置が記載されている。ルックアップテーブル（ＬＵＴ）として用いるときには、ＣＰＵが該メモリにルックアップテーブルデータを書き込み、その後にＬＵＴを用いるデータ変換を行う（００２０）。特許文献２は、ＬＵＴを用いる画像データの階調変換を記載している（００３０，００３１）。また、特許文献３には、ＲＧＢ画像データをＹＭＣ画像データに変換するＬＵＴの、ＲＧＢ画像データでアクセスされる格納データ（一組のＲＧＢ画像データ宛て８個の格子点データ）を、１個はフルビット（８ビット）とし、他の７個は差分データ（４ビット）とすることが説明されている（００５４）。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ＬＵＴを形成するためのＬＵＴデータ書込みを高速にできるデータ変換方法および装置を提供することを第１の目的とし、加えてＬＵＴの所要データ量を低減することを第２の目的とする。
【課題を解決するための手段】
【０００７】
（１）被変換データ(Di)宛ての変換後データ(Dm)を該被変換データ対応のアドレスに書込んだＬＵＴ(31)の、被変換データである入力データ(Di)対応のアドレスから変換後データ(Dm)を読み出して出力(Do)するデータ変換方法において、
被変換データ(Di)を構成するビット数ａ(8)をａ＝ｂ＋ｃ，ｃ(1)は下位ビット数（ｃ≧１）、ｂ(7)は上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビット(Di［7：1］)が同一値を表わす２ｃ個の被変換データ(Di［7：0］)の各変換後データ(Dm［7：0］)を書込んだＬＵＴ(31)を形成しておき、データ変換をするときには、前記ＬＵＴ(31)から、被変換データである入力データ(Di［7：0］)の上位ｂビット(Di［7：1］)が表すアドレスの２ｃ個の変換後データを読み出しその中の、入力データ(Di)の下位ｃビット(Di［0］)で指定される１個の変換後データを選択出力する、ことを特徴とするデータ変換方法（図４）。
【０００８】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素又は対応事項の記号を、例示として参考までに付記した。以下も同様である。
【発明の効果】
【０００９】
これによれば、被変換データである入力データ(Di)を変換するためにその上位ｂビットをアドレスデータとしてＬＵＴ(31)に与えると、該入力データ(Di)宛ての変換後データを含む、２ｃ個の変換後データがＬＵＴ(31)から出力される。これら２ｃ個の変換後データは、上位ｂビット(Di［7：1］)が同一値を表わす２ｃ個の被変換データのそれぞれ宛ての変換後データである。前記入力データ(Di)の下位ｃビット(Di［0］)が表わす値が、該２ｃ個の被変換データの中の前記入力データ(Di)を特定するものであるので、前記選択出力するデータ(Do［7：0］)は、前記入力データ(Di)に宛てられた変換後データである。
【００１０】
メモリ上にＬＵＴ(31)を形成するときには、ＬＵＴ(31)の、１個の入力データ(Di［7：0］)の上位ｂビット(Di［7：1］)で指定される１アドレスに、ｃ個の入力データの各変換後データを書込むので、ＬＵＴ形成に要するメモリへのライトアクセス回数を１／２ｃに低減できる。すなわち、ＬＵＴを形成するためのＬＵＴデータ書込み速度を高速にできる。
【発明を実施するための最良の形態】
【００１１】
（２）被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データのうちの、１以上の変換後データと、１以上の、該変換後データを利用して元データを再現するための変換後データビット数未満の差分データと、を書込んだＬＵＴを形成しておき、データ変換をするときには、前記ＬＵＴから、被変換データである入力データの上位ｂビットが表すアドレスのデータを読み出しその中の差分データは、変換後データを利用する加算により変換後データに復元して、入力データの下位ｃビットで指定される１個の変換後データを選択出力する、データ変換方法（図８，図９，図１０）。
【００１２】
これによっても上記（１）と同様に、ＬＵＴを形成するためのＬＵＴデータ書込み速度を高速にできる。加えて、ＬＵＴの各アドレスのデータの一部（少なくとも１個の変換後データ分）は差分データであって、そのビット数が変換後データビット数よりも少ないので、ＬＵＴの所要データ量を低減することができる。
【００１３】
（２ａ）ｃ＝１である、上記（１）又は（２）に記載のデータ変換方法（図４，図８）。
【００１４】
（２ｂ）ｃ＝２である、上記（１）又は（２）に記載のデータ変換方法（図６，図９，図１０）。
【００１５】
（２ｃ）不揮発メモリ(122)にある前記ＬＵＴのデータをＲＡＭに書込み、該ＲＡＭの該ＬＵＴに、被変換データである入力データでアクセスする；上記（１）乃至（２ｂ）のいずれか１つに記載のデータ変換方法。
【００１６】
（３）被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データを書込んだＬＵＴ(31)；
前記ＬＵＴの、被変換データである入力データの上位ｂビット(Di［7：1］)で指定されるアドレスに読み出しアクセスする手段（31に対するDi［7：1］のデータライン，111）；および、
前記ＬＵＴから読み出した２ｃ個の被変換データのうちの１個を、前記入力データの下位ｃビット(Di［0］)のデータに従って選択し出力するデータセレクタ(32)；
を備えるデータ変換装置（図４）。
【００１７】
（４）被変換データを構成するビット数ａをａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ｂビットをアドレスデータとし、各アドレスには、上位ｂビットが同一値を表わす２ｃ個の被変換データの各変換後データのうちの、１以上の変換後データと、１以上の、該変換後データを利用して元データを再現するための変換後データビット数未満の差分データと、を書込んだＬＵＴ(31b)；
前記ＬＵＴ(31b)の、被変換データである入力データの上位ｂビット(Di［7：1］)で指定されるアドレスに読み出しアクセスする手段（31bに対するDi［7：1］のデータライン，111）；
前記ＬＵＴ(31b)の、被変換データである入力データの上位ｂビット(Di［7：1］)で指定されるアドレスから読み出されたデータの中の差分データを、変換後データを利用する加算により変換後データに復元する加算手段(33)；および、
前記ＬＵＴ(31b)から読み出された変換後データと前記加算手段(33)が復元した変換後データのうちの１個を、前記入力データの下位ｃビット(Di［0］)のデータに従って選択し出力するデータセレクタ；
を備えるデータ変換装置。
【００１８】
（４ａ）ｃ＝１である、上記（３）又は（４）に記載のデータ変換装置。
【００１９】
（４ｂ）ｃ＝２である、上記（３）又は（４）に記載のデータ変換装置。
【００２０】
（５）前記ＬＵＴを格納するためのＲＡＭ；および、該ＲＡＭに前記ＬＵＴを書込む手段；を更に備え、前記アクセスする手段は、該ＲＡＭの該ＬＵＴにアクセスする；上記（３）乃至（４ｂ）のいずれか１つに記載のデータ変換装置。
【００２１】
（６）原稿画像を読み取り原稿画像を表す画像データを出力するスキャナ(112)；および、
前記画像データに、読取り歪みを補正するスキャナγ変換処理を加える、上記（３）乃至（５）のいずれか１つに記載のデータ変換装置(13)；を備える画像読み取り装置(110)。
【００２２】
（７）画像データが表わす画像を用紙上に形成する作像手段(113)；および、
画像データに前記作像手段の作像特性に適合するプリンタγ変換処理を加える、上記（３）乃至（５）のいずれか１つに記載のデータ変換装置；を備える画像形成装置(110)。
【００２３】
（８）原稿画像を読み取り原稿画像を表す画像データを出力するスキャナ(112)；
前記画像データに、読取り歪みを補正するスキャナγ変換処理を加える、上記（３）乃至（５）のいずれか１つに記載のデータ変換装置(13)；
画像データが表わす画像を用紙上に形成する作像手段(113)；および、
印刷出力が指示された画像データに前記作像手段の作像特性に適合するプリンタγ変換処理を加える、上記（３）乃至（５）のいずれか１つに記載のデータ変換装置；
を備える画像形成装置(110)。
【００２４】
（９）前記データ変換装置(13)で変換処理した画像データを、装置外部に送信する通信手段(120)；を更に備える上記（６）又は（８）に記載の装置。
【００２５】
（１０）装置外部から画像データを受信する通信手段(120)；を更に備える上記（７）乃至（８）のいずれか１つに記載の装置。
【００２６】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【実施例１】
【００２７】
図１に、本発明の第１実施例の複合機能複写機１００の構成を示す。複合機能複写機１００は、原稿画像読取りおよびカラー印刷を行うエンジン１１０，コントローラボード１２０および操作ボード１２１を含む。
【００２８】
エンジン１１０は、画像読取りおよび印刷を制御するＣＰＵ１１１，カラースキャナ１１２，プリンタ１１３およびＡＳＩＣ(Application Specific IC)で構成した画像入出力処理１１４を備えている。
【００２９】
コントローラボード１２０は、ＣＰＵ１２３と、ＡＳＩＣで構成された書画蓄積制御１２４と、ハードディスク装置（以下ではＨＤＤと表記）１２２と、ローカルメモリ（ＭＥＭ−Ｃ）１２７と、システムメモリ（ＭＥＭ−Ｐ）１２９と、ノースブリッジ（以下、ＮＢと記す）１２８と、サウスブリッジ（以下、ＳＢと記す）１３５と、ＮＩＣ１３０(Network Interface Card)と、ＵＳＢデバイス１３１と、ＩＥＥＥ１３９４デバイス１３２と、セントロニクスデバイス１３３他を含む。
【００３０】
操作ボード１２１は、コントローラボード１２０の書画蓄積制御１２４に接続されている。ファクシミリコントロールユニット（ＦＣＵ）１３７も、書画蓄積制御１２４にＰＣＩバスで接続されている。
【００３１】
ＳＢ１３５と、ＮＩＣ１３０と、ＵＳＢデバイス１３１と、ＩＥＥＥ１３９４デバイス１３２と、セントロニクスデバイス１３３と、ＭＬＢ１３４は、ＮＢ１２８にＰＣＩバスで接続されている。このように、ＭＬＢ１３４は、エンジン１１０にＰＣＩバスを介して接続する基板である。そして、ＭＬＢ１３４は、外部から入力された書画データをイメージデータ（画像データ）に変換し、変換された画像データをエンジン１１０に出力する。
【００３２】
コントローラボード１２０の書画蓄積制御１２４にローカルメモリ１２７、ＨＤＤ１２２などが接続されると共に、ＣＰＵ１２３と書画蓄積制御１２４とがＣＰＵチップセットのＮＢ１２８を介して接続されている。このように、ＮＢ１２８を介してＣＰＵ１２３と書画蓄積制御１２４とを接続すれば、ＣＰＵ１２３のインタフェースが公開されていない場合に対応できる。書画蓄積制御１２４とＮＢ１２８とはＰＣＩバスを介して接続されているのでなく、ＡＧＰ(Accelerated Graphics Port)を介して接続されている。
【００３３】
ＣＰＵ１２３は、複合機能複写機１００の全体制御を行うものである。ＮＢ１２８は、ＣＰＵ１２３、システムメモリ１２９、ＳＢ１３５および書画蓄積制御１２４を接続するためのブリッジである。システムメモリ１２９は、複合機能複写機１００の描画用メモリなどとして用いるメモリである。ＳＢ１３５は、ＮＢ１２８とＰＣＩバス、周辺デバイスとを接続するためのブリッジである。また、ローカルメモリ１２７はコピー用画像バッファ、符号バッファとして用いるメモリである。ＨＤＤ１２２は、画像データの蓄積、文書データの蓄積、プログラムの蓄積、フォントデータの蓄積、フォームの蓄積，ＬＵＴ(Look Up Table)の蓄積などを行うためのストレージである。また、操作ボード１２１は、ユーザからの入力操作を受け付けると共に、ユーザに向けた表示を行う操作部である。
【００３４】
図２に、スキャナ１１２およびプリンタ１１３と画像入出力処理１１４との間でやり取りする画像データの流れを示す。画像入出力処理１１４には、カラースキャナ１１２が原稿画像を読み取って発生するＲ，Ｇ，Ｂ画像データのそれぞれに対してシェーディング補正，読取りγ補正，ＭＴＦ補正等を行い、必要に応じて補正後のＲ，Ｇ，Ｂ画像データをＣ，Ｍ，Ｙ，Ｋ記録色データに変換するスキャナ画像処理１１５があり、また、Ｒ，Ｇ，Ｂ画像データ又はＣ，Ｍ，Ｙ，Ｋ記録色データをプリンタ１１３の、Ｃ，Ｍ，Ｙ，Ｋ各色書込みユニット２１０〜２１３の画像表現特性にあったＣ，Ｍ，Ｙ，Ｋ印刷データに変換するプリンタ画像処理１１６があり、更に、書画蓄積制御１２４に原稿読取り画像データＲＧＢ又はＣＭＹＫを出力し、書画蓄積制御１２４が出力する画像データＲＧＢ又はＣＭＹＫをプリンタ画像処理１１６に与える画像処理Ｉ／Ｆ(Interface circuit)１１７がある。
【００３５】
なおプリンタ１１３は、帯電した感光体に画像データで変調したレーザを走査投射して静電潜像を形成し、該静電潜像を現像器で現像して転写ベルトに転写する各色書込みユニット２１０〜２１３を、転写ベルトに沿ってタンデムに配列して、各色書込みユニットが各色現像像を転写ベルト上に重ね転写する。重ね転写画像は用紙上に転写されて定着器をとおって用紙に定着する。該用紙は機外に排出される。すなわちプリンタ１１３は、静電写真方式のフルカラープリンタである。
【００３６】
図３に、スキャナ画像処理１１５の画像処理機能を示す。スキャナ画像処理１１５は、カラースキャナ１１２が出力するＲＧＢ画像データに、シェーディング補正および必要に応じて地肌除去などの前処理１１ｒ，ｇ，ｂを施し、スキャナ１１２の読み取り歪みをスキャナγ変換１３ｒ，ｇ，ｂによって補正する。補正した画像データはライン遅延バッファ１４ｒ，ｇ，ｂに一時保存し、所定の画素マトリクスサイズで切り出して、特徴量抽出１８，平滑フィルタ処理１５ｒ，ｇ，ｂおよびエッジ強調処理１６ｒ，ｇ，ｂの各処理を加える。
【００３７】
特徴量抽出１８は、ＲＧＢ画像データで表される画像が、文字，線画などの２値画像であるか、写真，絵などの中間調画像であるか、カラーか白黒か、また、画像上の像エッジであるかなど、画像領域の特徴を検出して特徴を表すパラメータ値を算出するものである。この特徴量抽出１８では、ＲＧＢ画像データを３色ＣＭＹ画像データに変換１９してＣＭＹ画像データのそれぞれを、特徴量算出に適した濃度特性の画像データに逆γ変換２０してから、特徴量を抽出（算出）２１する。
【００３８】
平滑フィルタ１５ｒ，ｇ，ｂは、中間調画像に適したスムージング処理を画像データに加え、エッジ強調フィルタ１６ｒ，ｇ，ｂは、２値画像などの画像上の像エッジをより鮮明にする処理を画像データに加えるものである。平滑フィルタ１５ｒ，ｇ，ｂで処理した画像データとエッジ強調フィルタ１６ｒ，ｇ，ｂで処理した画像データは、加算１７ｒ，ｇ，ｂによって特徴量抽出１８が算出した特徴量に対応する重み比で重み付け加算して、後処理２２ｒ，ｇ，ｂをして画像処理Ｉ／Ｆ１１７に出力される。あるいは、ＣＭＹＫ変換（色補正）２３でＣＭＹＫ記録色データに変換し、後処理２４ｃ，ｍ，ｙ，ｋをして画像処理Ｉ／Ｆ１１７に出力される。
【００３９】
原稿１枚につき１枚の印刷を行う一枚コピーのときには、スキャナ画像処理１１５からＣＭＹＫ記録色データが画像処理Ｉ／Ｆ１１７に出力され、画像処理Ｉ／Ｆ１１７がこれらの画像データをプリンタ画像処理１１６（図２）に出力し、プリンタ画像処理１１６が必要に応じて変倍，画像加工を、そしてプリンタγ変換および階調処理をして各書込みユニット２１０〜２１３に出力する。
【００４０】
原稿１枚につき複数枚の印刷を行う連続コピーのときには、スキャナ画像処理１１５からＣＭＹＫ記録色データが画像処理Ｉ／Ｆ１１７に出力され、画像処理Ｉ／Ｆ１１７によってこれらの画像データは書画蓄積制御１２４に出力されてローカルメモリ１２７又はＨＤＤ１２２に一時蓄積され、そして１枚のコピーの度に読み出されて書画蓄積制御１２４から画像処理Ｉ／Ｆ１１７を介してプリンタ画像処理１１６に与えられる。プリンタ画像処理１１６は、必要に応じて変倍，画像加工を、そしてプリンタγ変換および階調処理をして各書込みユニット２１０〜２１３に出力する。
【００４１】
スキャナ１１２による原稿読取りおよび登録、又は、外部への送信のときには、スキャナ画像処理１１５が出力するＲＧＢ画像データが、画像処理Ｉ／Ｆ１１７および画像蓄積制御１２４を介して、ＨＤＤ１２２に登録される、又は、ローカルメモリ１２７又はＨＤＤ１２２に一時蓄積してから外部に送出される。
【００４２】
プリンタ１１３による登録ＲＧＢ画像データ、又は、外部から受信したＲＧＢ画像データの印刷のときには、画像蓄積制御１２４および画像処理Ｉ／Ｆ１１７を介してＲＧＢ画像データがプリンタ画像処理１１６に与えられる。プリンタ画像処理１１６は、ＲＧＢ画像データをＣＭＹＫ記録色データに変換してから、必要に応じて変倍，画像加工を、そしてプリンタγ変換および階調処理をして、各書込みユニット２１０〜２１３に出力する。
【００４３】
図４に、スキャナγ変換１３ｒの構成を示す。変換対象のＲ画像データすなわち被変換データＤｉ［７：０］は０〜２５５を表わす８ビット構成であり、このデータＤｉ［７：０］の、０〜１２７を表す上位７ビットＤｉ［７：１］が、ＲＡＭ上に形成した（ＲＡＭの記憶領域の全部又は一部に変換後データを書き込んだ）ＬＵＴ３１に、読み出しアドレスデータとして与えられる。この実施例では、変換後データも８ビット構成である。
【００４４】
ＬＵＴ３１は、０〜１２７、総計１２８個の各アドレスに、２個の変換後データのそれぞれを下位８ビットと上位８ビット、計１６ビット（２バイト）として書込んだものである。すなわち、従来は図５の（ａ）に示すように０〜２５５、総計２５６個の各アドレスに１個の変換後データを書込んだＬＵＴを、第１実施例１のＬＵＴ３１は、図５の（ｂ）に示すように、１アドレスに２個の変換後データＤｍ［７：０］およびＤｍ［１５：８］を書込んだものである。このＬＵＴ３１に８ビット構成の被変換データＤｉ［７：０］の上位７ビットＤｉ［７：１］がアドレスデータとして与えられ、１つのアドレスの２個の変換後データＤｍ［７：０］およびＤｍ［１５：８］が同時に読み出されて、各１個の変換後データＤｍ［７：０］およびＤｍ［１５：８］に分離してデータセレクタ３２の１対の８ビットデータ入力ポートＡおよびＢに印加される。被変換データＤｉ［７：０］の下位１ビットＤｉ［０］は、入力ポート指定データとしてデータセレクタ３２の制御ポートに印加される。
【００４５】
この実施例では、ＬＵＴ３１のアドレス０（Ｄｉ［７：１］＝「０」：１０進数）に格納された１６ビットデータＤｍ［１５：０］の下位８ビットデータＤｍ［７：０］は、被変換データＤｉ［７：０］＝「０」（１０進数）宛ての変換後データ、上位８ビットデータＤｍ［１５：８］は、被変換データＤｉ［７：０］＝「１」（１０進数）宛ての変換後データである。これにより、被変換データＤｉ［７：０］＝「０」（１０進数）のときにはその最下位ビットＤｉ［０］＝「０」（１０進数）であるので、データセレクタ３２は、入力ポートＡのＤｍ［７：０］すなわち被変換データＤｉ［７：０］＝「０」宛ての変換後データを、変換出力データＤｏ［７：０］として出力する。被変換データＤｉ［７：０］＝「１」（１０進数）のときには、データセレクタ３２は、入力ポートＢのＤｍ［１５：８］を、変換出力データＤｏ［７：０］として出力する。
【００４６】
同様に、アドレス１（Ｄｉ［７：１］＝「１」：１０進数）の１６ビットデータＤｍ［１５：０］の下位８ビットデータＤｍ［７：０］は、被変換データＤｉ［７：０］＝「２」（１０進数）宛ての変換後データ、上位８ビットデータＤｍ［１５：８］は、被変換データＤｉ［７：０］＝「３」（１０進数）宛ての変換後データである。これにより、被変換データＤｉ［７：０］＝「２」（１０進数）のときにはその最下位ビットＤｉ［０］＝「０」であるので、データセレクタ３２は、入力ポートＡのＤｍ［７：０］すなわち被変換データＤｉ［７：０］＝「２」宛ての変換後データを、変換出力データＤｏ［７：０］として出力する。被変換データＤｉ［７：０］＝「３」（１０進数）のときにはその最下位ビットＤｉ［０］＝「１」であるので、データセレクタ３２は、入力ポートＢのＤｍ［１５：８］すなわち被変換データＤｉ［７：０］＝「３」宛ての変換後データを、変換出力データＤｏ［７：０］として出力する。
【００４７】
以下同様にして、最後のアドレス１２７（Ｄｉ［７：１］＝「１２７」：１０進数）の１６ビットデータＤｍ［１５：０］の下位８ビットデータＤｍ［７：０］は、被変換データＤｉ［７：０］＝「２５４」（１０進数）宛ての変換後データ、上位８ビットデータＤｍ［１５：８］は、被変換データＤｉ［７：０］＝「２５５」（１０進数）宛ての変換後データである。これにより、被変換データＤｉ［７：０］＝「２５４」のときにはその最下位ビットＤｉ［０］＝「０」であるので、データセレクタ３２は、入力ポートＡのＤｍ［７：０］すなわち被変換データＤｉ［７：０］＝「２５４」宛ての変換後データを、変換出力データＤｏ［７：０］として出力する。被変換データＤｉ［７：０］＝「２５５」のときにはその最下位ビットＤｉ［０］＝「１」であるので、データセレクタ３２は、入力ポートＢのＤｍ［１５：８］すなわち被変換データＤｉ［７：０］＝「２５５」宛ての変換後データを、変換出力データＤｏ［７：０］として出力する。
【００４８】
図３の他のスキャナγ変換１３ｇ，１３ｂの構成および機能も、上述のスキャナγ変換１３ｒのものと同様である。これらのＬＵＴ３１はＣＰＵ１１１が、ＨＤＤ１２２にあるＬＵＴデータを画像入出力処理１１４にあるＲＡＭに書込むことにより形成する。このＬＵＴ形成の際に、図５の（ａ）に示す従来の８ｂｉｔ×２５６段のＬＵＴではＲＡＭに対して２５６回の書込みアクセスが発生するの対して、図５の（ｂ）に示す第１実施例の１６ｂｉｔ×１２８段のＬＵＴ３１の場合は、２つの変換後データを１回のアクセスでＲＡＭに書込みできるため、１２８回の書込みアクセスで１つのＬＵＴ３１を形成できる。そのため、ＬＵＴ形成のための、ＲＡＭ書込みアクセス時間が短縮可能である。
【００４９】
また、図３に示す特徴量抽出１８の逆スキャナγ変換２０のＬＵＴおよびＣＭＹＫ変換２３で使用するＬＵＴも、図４に示すγ変換１３ｒと同様なハードウエア構成である。更には、プリンタ画像処理１１６で使用するプリンタγ変換用のＬＵＴおよびその他の画像データ処理に使用するＬＵＴも、図４に示すγ変換１３ｒと同様なハードウエア構成である。
【実施例２】
【００５０】
図６の（ａ）に、第２実施例で用いるスキャナγ変換１３ｒの構成を示し、図６の（ｂ）には、図６の（ａ）のＬＵＴ３１ａの１アドレス上の格納データを示す。このスキャナγ変換１３ｒは、従来は８ｂｉｔ（２５６階調）×２５６段のデータ変換用ＬＵＴを、３２ｂｉｔ×６４段にしたものである。８ｂｉｔの被変換データＤｉ［７：０］のうち、上位６ｂｉｔ［７：２］をＬＵＴ３１ａへのアドレスデータとして使用し、ＬＵＴ３１ａから３２ｂｉｔデータＤｍ［３１：０］を読み出す。その中の、最下位８ビットの変換後データＤｍ［７：０］，次の８ビットの変換後データＤｍ［１５：８］，さらに次の８ビットの変換後データＤｍ［２３：１６］および最上位の８ビットの変換後データＤｍ［３１：２４］、のいずれかを、被変換データＤｉ［７：０］の下位２ビットデータＤｉ［１：０］で指定して、データセレクタ３２ａから選択出力する。
【００５１】
ある被変換データＤｉ［７：０］に対して、ＬＵＴ３１ａからは３２ｂｉｔ（隣り合った変換後データ４つ分）のデータが出力されることになる。ＬＵＴ３１ａから出力された変換データのうちどれを選択するかは、図６の（ａ）に示すように、被変換データの最下位２ビットの値によって定まる。
【００５２】
実施例２の他のスキャナγ変換１３ｇ，１３ｂの構成および機能も、上述のスキャナγ変換１３ｒのものと同様である。これらのＬＵＴ３１ａはＣＰＵ１１１が、ＨＤＤ１２２にあるＬＵＴデータを画像入出力処理１１４にあるＲＡＭに書込むことにより形成する。このＬＵＴ形成の際に、図５の（ａ）に示す従来の８ｂｉｔ×２５６段のＬＵＴではＲＡＭに対して２５６回の書込みアクセスが発生するの対して、図６の（ｂ）に示す実施例１の３２ｂｉｔ×６４段のＬＵＴ３１ａの場合は、４つの変換後データを１回のアクセスでＲＡＭに書込みできるため、６４回の書込みアクセスで１つのＬＵＴ３１ａを形成できる。そのため、ＬＵＴ形成のための、ＲＡＭ書込みアクセス時間が短縮可能である。
【００５３】
第２実施例のその他の構成および機能は、上述の第１実施例と同様である。
【００５４】
なお、第１および第２実施例では、入出力データＤｉ［７：０］，Ｄｏ［７：０］がいずれも８ビット構成であるが、８ビットより少ない又は大きいビット構成でも、同様にＬＵＴを構成することができる。すなわち、入力データＤｉを構成するビット数をａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）、とすると、ＬＵＴ３１はｂビットをアドレスデータとし、各アドレスには、ａビット構成で表される被変換データ（入力データ）Ｄｉの中の、上位ｂビットが表す値が同一の２ｃ個の被変換データの各変換後データ（出力データ）Ｄｍを書込んでおき、そしてデータ変換をするときには、ＬＵＴ３１から、入力データＤｉの上位ｂビットが表すアドレスのデータ（２ｃ個の変換後データＤｍ）を読み出し、２ｃ個の変換後データＤｍに分離して並行してデータセレクタ３２に入力し、入力データＤｉの下位ｃビットで指定される１個の変換後データＤｍをデータセレクタ３２から選択出力するようにすればよい。これにより、ＬＵＴ形成のための、ＲＡＭ書込みアクセス時間が短縮可能である。
【実施例３】
【００５５】
例えばスキャナγ変換，プリンタγ変換の被変換データの漸増に対する変換後データの変化すなわち変換特性は非線形であっても、被変換データの漸増に対し変換後データも漸増又は漸減であって、上昇から降下（又はその逆）に転ずるピーク特性は示さないので、ＬＵＴデータを差分値に圧縮しても変換後データの復元は容易である。図７にγ変換特性の一例を示す。この例は被変換データの漸増に対し変換後データも漸増ではあるが下限値近くと上限値近くで飽和する変換特性であり、被変換データが表わす１０進値の最低単位１の増加に対する変換後データの変化分は０以上であり、負値にならない。
【００５６】
図８の（ａ）に、第３実施例で用いるスキャナγ変換１３ｒの構成を示し、図８の（ｂ）には、図８の（ａ）に示すＬＵＴ３１ｂの１アドレス上の格納データを示す。このスキャナγ変換１３ｒは、従来は８ｂｉｔ（２５６階調）×２５６段のデータ変換用ＬＵＴを、１２ｂｉｔ×１２８段にしたものである。
【００５７】
図中Ｆ（ｘｘｘｘｘ）は、データｘｘｘｘｘ（例えばＤｓ［１５：８］）が表わす１０進数を意味する。
【００５８】
１２ビットデータの中の下位８ビットＤｍ［７：０］は被変換データＤｉ［７：０］の、下位１ビットＤｉ［０］が「０」（１０進数）のものに宛てられた変換後データ、１２ビットデータの中の上位４ビットＤｍ［１１：８］は、被変換データＤｉ［７：０］の、下位１ビットＤｉ［０］が「１」（１０進数）のものに宛てられた変換後データＤｓ［１５：８］が表わす１０進数Ｆ（Ｄｓ［１５：８］）から、被変換データＤｉ［７：０］の、下位１ビットＤｉ［０］が「０」のものに宛てられた変換後データＤｍ［７：０］が表わす１０進数Ｆ（Ｄｍ［７：０］）を差引いた値
Ｆ（Ｄｓ［１５：８］）−Ｆ（Ｄｍ［７：０］）＝Ｆ（Ｄｍ［１１：８］）
を表わす差分データである。
【００５９】
８ｂｉｔの被変換データＤｉ［７：０］のうち、上位７ｂｉｔ［７：１］をＬＵＴ３１ｂへのアドレスデータとして使用し、ＬＵＴ３１ｂから１２ｂｉｔデータＤｍ［１１：０］を読み出す。その中の、下位８ビットの変換後データＤｍ［７：０］はデータセレクタ３２の入力ポートＡに印加するが、加算器３３によって、上位の４ビットデータＤｍ［１１：８］が表わす１０進数Ｆ（Ｄｍ［１１：８］）には、下位８ビットの変換後データＤｍ［７：０］が表わす１０進数Ｆ（Ｄｍ［７：０］）を加えて、もう１つの８ビットデータＤｓ［１５：８］、すなわち、被変換データＤｉ［７：０］の、下位１ビットＤｉ［０］が「１」（１０進数）のものに宛てられた変換後データＤｓ［１５：８］、を生成してデータセレクタ３２の入力ポートＢに印加する。そして変換後データＤｍ［７：０］とＤｓ［１５：８］のいずれかを、被変換データＤｉ［７：０］の下位１ビットデータＤｉ［０］で指定して、データセレクタ３２から選択出力する。
【００６０】
ＬＵＴ３１ｂから読出したデータＤｍ［１１：０］のうち、差分情報Ｄｍ［１１：８］は、もう一方のデータＤｍ［７：０］と加算することで、本来の変換後データＤｓ［１５：８］に復元している。一般的にスキャナγ変換などのＬＵＴに設定される隣り合った被変換データ宛ての変換後データ間の差分値はそれほど大きくない。該差分値が最大１５であるならば、差分情報Ｄｍ［１１：８］は４ｂｉｔで表現可能である。そのため図８の（ｂ）に示すように、ＬＵＴ形成時に１回のアクセスで設定する２つの変換後データのうち、一方は差分情報で登録することで、ＬＵＴ３１ｂのｂｉｔ幅を１６ｂｉｔから１２ｂｉｔに削減した。以上のような構成にすることで、差分情報を４ｂｉｔで表現する場合では、ＬＵＴ３１ｂの所要メモリ容量を２５％削減することが出来る。
【００６１】
第３実施例のその他の構成および機能は、上述の第１実施例と同様である。なお、変換後データがピーク特性を示す場合や差分値が負値になる場合でも、負値の加算となるので加算処理が複雑になり差分データのビット数がやや増えることがあるかもしれないが、第３実施例ならびに後述の第４実施例および変形例の形態のいずれでも、本願発明を実施できる。
【実施例４】
【００６２】
図９の（ａ）に、第４実施例で用いるスキャナγ変換１３ｒの構成を示し、図９の（ｂ）には、図９の（ａ）に示すＬＵＴ３１ｂの１アドレスの格納データを示す。このスキャナγ変換１３ｒは、従来は８ｂｉｔ（２５６階調）×２５６段のデータ変換用ＬＵＴを、２０ｂｉｔ×６４段にしたものである。２０ビットデータの中の下位８ビットＤｍ［７：０］は被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が表す１０進数Ｆ（Ｄｉ［１：０］）＝「０」のものに宛てられた変換後データである。
【００６３】
２０ビットデータの中の次の４ビットＤｍ［１１：８］は、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が表す１０進数Ｆ（Ｄｉ［１：０］）が「１」のものに宛てられた変換後データＤｓ［１５：８］が表わす１０進数Ｆ（Ｄｓ［１５：８］）から、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「０」のものに宛てられた変換後データＤｍ［７：０］が表わす１０進数Ｆ（Ｄｍ［７：０］）を差引いた値
Ｆ（Ｄｓ［１５：８］）−Ｆ（Ｄｍ［７：０］）＝Ｆ（Ｄｍ［１１：８］）
を表わす差分データである。
【００６４】
２０ビットデータの中のさらに次の４ビットＤｍ［１５：１２］は、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「２」（１０進数）のものに宛てられた変換後データＤｓ［２３：１６］が表わす１０進数Ｆ（Ｄｓ［２３：１６］）から、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「１」（１０進数）のものに宛てられた変換後データＤｓ［１５：８］が表わす１０進数Ｆ（Ｄｓ［１５：８］）を差引いた値
Ｆ（Ｄｓ［２３：１６］）−Ｆ（Ｄｓ［１５：８］）＝Ｆ（Ｄｍ［１５：１２］）
を表わす差分データである。
【００６５】
２０ビットデータの最上位の４ビットＤｍ［１９：１６］は、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「３」（１０進数）のものに宛てられた変換後データＤｓ［３１：２４］が表わす１０進数Ｆ（Ｄｓ［３１：２４］）から、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「２」（１０進数）のものに宛てられた変換後データＤｓ［２３：１６］が表わす１０進数Ｆ（Ｄｓ［２３：１６］）を差引いた値
Ｆ（Ｄｓ［３１：２４］）−Ｆ（Ｄｓ［２３：１６］）＝Ｆ（Ｄｍ［１９：１６］）
を表わす差分データＤｍである。
【００６６】
８ｂｉｔの被変換データＤｉ［７：０］のうち、上位６ｂｉｔ［７：２］をＬＵＴ３１ｃへのアドレスデータとして使用し、ＬＵＴ３１ｃから２０ｂｉｔデータＤｍ［１９：０］を読み出す。その中の、下位８ビットの変換後データＤｍ［７：０］はデータセレクタ３２ａの入力ポートＡに印加するが、加算器３３ｂによって、次の４ビットデータＤｍ［１１：８］には、下位８ビットの変換後データＤｍ［７：０］を加えて、もう１つの８ビットデータＤｓ［１５：８］、すなわち、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「１」（１０進数）のものに宛てられた変換後データＤｓ［１５：８］、を生成してデータセレクタ３２ａの入力ポートＢに印加する。
【００６７】
更には、加算器３３ｃによって、次の４ビットデータＤｍ［１５：１２］には、上記加算により得た変換後データＤｓ［１５：８］を加えて、もう１つの８ビットデータＤｓ［２３：１６］、すなわち、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「２」（１０進数）のものに宛てられた変換後データＤｓ［２３：１６］、を生成してデータセレクタ３２ａの入力ポートＣに印加する。
【００６８】
更に、加算器３３ｄによって、次の４ビットデータＤｍ［１９：１６］には、上記加算により得た変換後データＤｓ［２３：１６］を加えて、もう１つの８ビットデータＤｓ［３１：２４］、すなわち、被変換データＤｉ［７：０］の、下位２ビットＤｉ［１：０］が「３」（１０進数）のものに宛てられた変換後データＤｓ［３１：２４］、を生成してデータセレクタ３２ａの入力ポートＤに印加する。
【００６９】
そして変換後データＤｍ［７：０］，Ｄｓ［１５：８］，Ｄｓ［２３：１６］およびＤｓ［３１：２４］のいずれかを、被変換データＤｉ［７：０］の下位２ビットデータＤｉ［１：０］で指定して、データセレクタ３２ａから選択出力する。
【００７０】
第４実施例では図９の（ｂ）に示すように、ＬＵＴ形成時に１回のアクセスでＲＡＭに設定する４つの変換後データのうち、３つは差分情報で登録することで、ＬＵＴ３１ａのｂｉｔ幅を３２ｂｉｔから２０ｂｉｔに削減した。以上のような構成にすることで、差分情報を４ｂｉｔで表現する場合では、ＬＵＴ３１ｃの所要メモリ容量を４０％削減することが出来る。
【００７１】
第４実施例のその他の構成および機能は、上述の第１実施例と同様である。
【００７２】
図１０に、第４実施例のスキャナγ変換１３ｒの１変形例を示す。図９の（ａ）に示す第４実施例では、加算器３３ｃの加算出力は、加算器３３ｂの加算出力が有効値に確定した後でなければ有効値に確定しない。同様に、加算器３３ｄの加算出力は、加算器３３ｃの加算出力が有効値に確定した後でなければ有効値に確定しない。すなわち、先行の加算値を用いる後行の加算には先行の加算時間分の遅延を生じ、データセレクタ３２ａの全入力Ａ〜Ｄが有効値に確定するのに時間がかかる。これを改善するために図１０に示すスキャナγ変換１３ｒでは、最低値である変換後データＤｍ［７：０］に、各差分データＤｍ［１１：８］，Ｄｍ［１５：１２］およびＤｍ［１９：１６］を、図９の（ａ）に示す態様で同時に加算して、残りの変換後データＤｓ［１５：８］，Ｄｓ［２３：１６］およびＤｓ［３１：２４］を並行して算出するようにしている。
【００７３】
なお、第３および第４実施例では、入出力データＤｉ［７：０］，Ｄｏ［７：０］がいずれも８ビット構成であり、差分データが４ビット構成であるが、入出力データＤｉ，Ｄｏが８ビットより少ない又は大きいビット構成でも、また、差分データが４ビットより少ない又は大きいビット構成でも、同様にＬＵＴを構成することができる。すなわち、入力データＤｉを構成するビット数をａ＝ｂ＋ｃ，ｃは下位ビット数（ｃ≧１）、ｂは上位ビット数（ｂ≧１）とすると、ＬＵＴ３１ｂ，３１ｃはｂビットをアドレスデータとし、各アドレスには、ａビット構成で表される被変換データ（入力データ）Ｄｉの中の、上位ｂビットが表す値が同一の２ｃ個の被変換データの各変換後データ（出力データ）のうちの、１以上の変換後データＤｍと、１個以上の、該変換後データＤｍを利用して元データを再現するための、変換後データより少ないビット数の差分データと、を書込んでおき、そしてデータ変換をするときには、ＬＵＴ３１ｂ，３１ｃから、入力データＤｉの上位ｂビットが表すアドレスのデータ（１以上の変換後データＤｍと１以上の差分データ、合わせて２ｃ個のデータ）を読み出し、各変換後データと各差分データに分離して、差分データは変換後データＤｍを利用して加算により変換後データＤｓに復元して、全変換後データＤｍ，Ｄｓを、並行してデータセレクタ３２に入力し、入力データＤｉの下位ｃビットで指定される１個の変換後データをデータセレクタ３２から選択出力するようにすればよい。これにより、ＬＵＴ形成のための、ＲＡＭ書込みアクセス時間が短縮可能であるのに加えて、ＬＵＴ３１ｂの所要メモリ容量を削減することが出来る。
【００７４】
ｃ≧２（例えば第４実施例）の場合には、ＬＵＴの１アドレスに１つの変換後データＤｍと、２ｃ−１個（３個）の、該変換後データＤｍを利用する差分データを書込んでおき、そしてデータ変換をするときには、ＬＵＴ３１ｃから、入力データＤｉの上位ｂビットが表すアドレスのデータ（２ｃ個のデータ：１個の変換後データと２ｃ−１個の差分データ）を読み出し、１個の変換後データと２ｃ−１個の差分データに分離して、１個の変換後データＤｍと、該変換後データと差分データとを加算して復元した２ｃ−１個の変換後データＤｓとを、並行してデータセレクタ３２に入力し、入力データＤｉの下位ｃビットで指定される１個の変換後データＤｍをデータセレクタ３２から選択出力することができ、ＬＵＴ３１ｂの所要メモリ容量を大きく削減することができるが、ＬＵＴの１アドレスに格納する変換後データの数を増やし増やした分差分データの数を少なくすることもできる。例えば、ｃ＝２の場合、下位ｃビットが表わす１０進数０と２宛てには変換後データを、下位ｃビットが表わす１０進数１宛てには、それに宛てられる変換後データより１０進数０宛ての変換後データを減算した差分データを、また、下位ｃビットが表わす１０進数３宛てには、それに宛てられる変換後データより１０進数２あての変換後データを減算した差分データを割り当ててもよい。
【００７５】
また、ＬＵＴの１アドレスに格納するデータのビット数を所定値（例えば１６ビット，２４ビット，３２ビット，４０ビットなどのバイト単位）にあわせるために、ダミービットを格納データに付加してもよい。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施例の複合機能フルカラー複写機の構成の概要を示すブロック図である。
【図２】図１に示すスキャナ１１２およびプリンタ１１３と画像入出力処理１１４との間の画像データの流れを示すブロック図である。
【図３】図２に示すスキャナ画像処理１１５の機能構成の概要を示すブロック図である。
【図４】図３に示すスキャナγ変換１３ｒの機能要素を示すブロック図である。
【図５】（ａ）は、従来の８ビット×２５６段のＬＵＴのアドレス分布０〜２５５を示すブロック図、（ｂ）は、図４に示すＬＵＴ３１のアドレス分布０〜１２７を示すブロック図である。
【図６】（ａ）は、本発明の第２実施例で用いたスキャナγ変換１３ｒの機能要素を示すブロック図、（ｂ）は（ａ）に示すＬＵＴ３１ａのアドレス分布０〜６３を示すブロック図である。
【図７】スキャナγ変換特性の一例を示すグラフである。
【図８】（ａ）は、本発明の第３実施例で用いたスキャナγ変換１３ｒの機能要素を示すブロック図、（ｂ）は（ａ）に示すＬＵＴ３１ｂのアドレス分布０〜６３を示すブロック図である。
【図９】（ａ）は、本発明の第４実施例で用いたスキャナγ変換１３ｒの機能要素を示すブロック図、（ｂ）は（ａ）に示すＬＵＴ３１ｃのアドレス分布０〜６３を示すブロック図である。
【図１０】本発明の第４実施例のスキャナγ変換１３ｒの１変形例の機能要素を示すブロック図である。
【符号の説明】
【００７７】
１２２：ハードディスク装置（ＨＤＤ）
１２７：ローカルメモリ（ＭＥＭ−Ｃ）
１２９：システムメモリ（ＭＥＭ−Ｐ）
１３７：ファックスコントロールユニット（ＦＣＵ）
【図１】
2006197471.tif 000003
【図２】
2006197471.tif 000004
【図３】
2006197471.tif 000005
【図４】
2006197471.tif 000006
【図５】
2006197471.tif 000007
【図６】
2006197471.tif 000008
【図７】
2006197471.tif 000009
【図８】
2006197471.tif 000010
【図９】
2006197471.tif 000011
【図１０】
2006197471.tif 000012