(57)【要約】【課題】過電流保護機能を持たせた半導体装置において、MOSFETが形成されている半導体基板と同一基板内に感熱素子を作りこむことによって、裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子への熱伝導が大きくなるようにして、感熱速度の向上を図り、装置破壊に至ることを防止する。【解決手段】半導体基板１中にMOSFETを形成すると共に、同基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内にサイリスタなどで成る感熱素子２を形成し、この感熱素子２はMOSFETのゲート-ソース間又はゲート-入力端子間に接続され、MOSFETが異常発熱したときに、感熱素子２が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡し、MOSFETをオフさせようにした。【選択図】図２
2006135034.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板中にMOSFETを形成すると共に、前記基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内に感熱素子を形成し、この感熱素子はMOSFETのゲート-ソース間又はゲート-入力端子間に接続されており、MOSFETが異常発熱したときに、感熱素子が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡することによって、MOSFETをオフさせようにしたことを特徴とする半導体装置。
【請求項２】
前記感熱素子は前記アイソレーション領域に囲まれ、該領域はMOSFETが配置されている領域に囲まれた構造とされていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記感熱素子にサイリスタを使用し、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースとが、それぞれ接続されており、MOSFETが異常発熱したとき、サイリスタがオンし、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護素子を備えた半導体装置に関する。
【背景技術】
【０００２】
従来から、過電流保護素子を備えた半導体装置として、MOSFETが形成されている主面上に、サイリスタ等による感熱素子が設置され、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースがそれぞれ接続されており、MOSFETが異常発熱することによって、サイリスタがオンすることで、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたものがある（例えば特許文献１参照）。
【特許文献１】特開昭６２−１８７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上述したような従来の半導体装置においては、図１（ａ）に示すように、MOSFETが設けられた基板１の主面上に感熱素子２が設置されており、熱的に接続されているのが、MOSFETの主面と感熱素子２の裏面だけであるため、感熱速度が遅い。そのため、過電流が急激に突入した場合、感熱速度が遅いため、素子が破壊される恐れがある。
【０００４】
本発明は、上記問題を解消するものであり、MOSFETが形成されている半導体基板と同一基板中に感熱素子を作りこむことによって、裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子への熱伝導が大きくなるようにして、感熱速度の向上を図り、装置破壊を防止できる過電流保護機能を持つ半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１の発明は、半導体基板中にMOSFETを形成すると共に、前記基板中に絶縁性を有する膜を介して形成されるアイソレーション領域内に感熱素子を形成し、この感熱素子はMOSFETのゲート-ソース間又はゲート-入力端子間に接続されており、MOSFETが異常発熱したときに、感熱素子が導通してMOSFETのゲート-ソース間又はゲート-入力端子間を短絡することによって、MOSFETをオフさせようにしたものである。
【０００６】
請求項２の発明は、請求項１記載の半導体装置において、前記感熱素子は前記アイソレーション領域に囲まれ、該領域はMOSFETが配置されている領域に囲まれた構造とされているものである。
【０００７】
請求項３の発明は、請求項１記載の半導体装置において、感熱素子にサイリスタを使用し、サイリスタのアノードとMOSFETのゲート、サイリスタのカソードとMOSFETのソースとが、それぞれ接続されており、MOSFETが異常発熱したとき、サイリスタがオンし、MOSFETのゲート-ソース間を短絡することによって、MOSFETを保護するようにしたものである。
【発明の効果】
【０００８】
請求項１の発明によれば、MOSFETと感熱素子を同一基板中に製作することによって、感熱動作速度が速くなるため、MOSFETが破壊に至ることを低減することができ、かつ、２つのチップを作る場合に比べて、少ない工程数、低コストで製作することができる。
【０００９】
請求項２の発明によれば、MOSFETの熱が感熱素子に四方から伝導し、感熱動作速度が一層速くなる。
【００１０】
請求項３の発明によれば、サイリスが一度オンすると、MOSFETを保護する機能が働き、その特性を持続することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の半導体装置について図面を参照して具体的に説明する。本発明の半導体装置は、その概念を図１（ｂ）に示すように、MOSFETが形成されている半導体素子の基板１中に絶縁膜３を介して形成されるアイソレーション領域内に感熱素子２を作りこむ。そして、感熱素子２が感熱すると導通し、MOSFETをオフさせるように構成する。これによって、感熱素子２は裏面以外にもMOSFETとの接地面が増え、MOSFETから感熱素子２への熱伝導が大きくなり、MOSFETが異常発熱したときに、即座に、感熱素子２が導通し、MOSFETをオフさせることができるようにしている。
【００１２】
（実施形態１）
図２は本発明の実施形態１による過電流保護機能を持つ半導体装置（以下、デバイスという）の概念的構成を、図３はその等価回路を、図４はデバイスの具体的構造を示すもので、図２のＡ−Ａ線断面相当図である。
【００１３】
本実施形態１によるデバイスは、エンハンスメント型のMOSFETであり、MOSFETが形成されている半導体基板１（Ｎ型基板）と同一基板中に、サイリスタからなる感熱素子２を形成している。感熱素子２は、エンハンスメント型のMOSFETのゲート４とソース５との間に接続されている。その接続は、導体６，７（図では模式的に示しているが、実際には基板上のパターン）により成される。感熱素子２は、半導体基板１とは電気的に絶縁されるように、半導体基板１中に形成された絶縁膜３ａ（具体的には酸化膜等の絶縁性を示す物質）を介して形成されたアイソレーション領域内に設けられている。ゲート４及びソース５の各パッドからはワイヤ１１，１２が導出される（図２参照）。
【００１４】
図４に示されるように、サイリスタからなる感熱素子２は、Ｎ基板上にｐアノード２１とｎカソード２２を有する。半導体基板１の裏面がMOSFETのドレインとなり、表面側にソースとゲートが設けられ、ソースにはアルミニウムから成る導体９が設けられ、ゲートにはゲート電極８が設けられている。ゲート電極８の周りを囲むように絶縁膜３ｂが設けられている。また、一部を除いて最上面に保護層１０が設けられている。図４において、１３，１４は、それぞれ実際には、ゲート４、ソース５の各パッドへの導体パターンを示す。
【００１５】
本実施形態１のデバイスにおいては、エンハンスメント型のMOSFETに過電流が流れ、異常発熱した場合、感熱素子２がオンすることによって、同型のMOSFETのゲート-ソース間を短絡することによって、MOSFETを保護する機能が働く。また、半導体基板１と感熱素子２は絶縁膜３ａによって電気的に絶縁されているために、誤動作が起きる恐れはない。また、感熱素子２の接地面が大きくなるため、感熱保護動作の更なる向上が可能となる。
【００１６】
（実施形態２）
図５は実施形態２による過電流保護機能を持つ半導体装置（デバイス）の概念的構成を、図６はその等価回路を示す。本実施形態２によるデバイスは、ディプレッション型のMOSFETである。半導体基板１（Ｎ型基板）と同一基板中に、サイリスタからなる感熱素子２を形成している点は、上記実施形態と同じであるが、この感熱素子２をゲート４と入力端子１５の間に接続している点が相違する。感熱素子２のゲート４との接続は、導体６（図では模式的に示しているが、実際には基板上のパターン）により成される。感熱素子２の他端からは、ワイヤ１６が導出され入力端子１５とされる。感熱素子２が半導体基板１中のアイソレーション領域内に設けられる点は、上述と同じである。
【００１７】
本実施形態２のデバイスにおいては、ディプレッション型のMOSFETに過電流が流れて異常発熱した場合、感熱素子２がオンすることで、ゲートと入力端子を短絡し、ゲートに負電圧がかかることによって、ディプレッション型のMOSFETがオフ状態になることにより、MOSFETを保護する機能が働く。
【００１８】
また、上記実施形態１，２について、同一基板にて作製することにより、製造プロセスの一部をMOSFETと付随して製作することが可能であるために、別々に素子を製作する場合に比べて工程数の短縮が可能となる。さらに、MOSFETと感熱素子２が半導体基板１上のアルミニウムからなる導体９により接続されているため、ワイヤ数を縮小することが可能となる。
【００１９】
また、上記実施形態１，２について、図２、図５に示したように、サイリスタからなる感熱素子２を、MOSFETが形成されている半導体基板１の中心部分に形成することによって、感熱素子２の四方より熱が伝導するため、周辺部に配置する場合に比べて、MOSFETが異常発熱した場合の、感熱動作速度が速くなる。
【００２０】
さらには、感熱素子２をサイリスタとすることによって、一旦、感熱保護動作が働いた場合、保護している状態を持続することができる。なお、感熱素子２にサイリスタを使用する場合、保持電流を流し続け、サイリスタをオン状態に保つために、実施形態１を例にとれば、図７に示したように、サイリスタのアノードとゲートの入力端子の間に抵抗１７を接続することが望ましい。
【００２１】
また、感熱素子２をダイオード、もしくはMOSFETを使用する場合には、感熱動作温度を超えたときのみ保護動作が働き、保護動作が起こる温度以下になった場合は、再びMOSFETをオンさせることができる。MOSFETやダイオードにより感熱素子２を製作した場合は、MOSFETを製作するときのプロセスに付随して製作が可能であるため、MOSFETを試作する場合と比べて余分なプロセスを必要としない。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は従来の半導体基板に感熱素子が設置される様子を概念的に示す図、（ｂ）は本発明の半導体基板に感熱素子が設置される様子を概念的に示す図。
【図２】本発明の実施形態１による半導体装置の概念的構成図。
【図３】同上の等価回路図。
【図４】同上半導体装置の具体的構造を示す図２のＡ−Ａ線断面相当図。
【図５】本発明の実施形態２による半導体装置の概念的構成図。
【図６】同上の等価回路図。
【図７】上記実施形態１による半導体装置の変形例を示す回路図。
【符号の説明】
【００２３】
１  半導体基板
２  感熱素子（実施形態ではサイリスタ）
３，３ａ  絶縁膜
４  エンハンスメント型のMOSFETのゲート
５  ソース
１５  入力端子
【図１】
2006135034.tif 000003
【図２】
2006135034.tif 000004
【図３】
2006135034.tif 000005
【図４】
2006135034.tif 000006
【図５】
2006135034.tif 000007
【図６】
2006135034.tif 000008
【図７】
2006135034.tif 000009