(57)【要約】【課題】  実装面積を大きくすることなく、大きなインダクタンスや静電容量を有するインピーダンス素子をパッケージに形成する。【解決手段】  上部シート４０は、パッケージ本体を構成しており、上面の周縁部にめっき層から形成した接合部４２を有している。接合部４２には、パッケージの蓋体が接合される。上部シート４０は、中央部にＳＡＷフィルタ素子が実装される。上部シート４０は、ＳＡＷフィルタ素子の実装領域の両側に電極４４（４４ａ〜４４ｄ）が一対ずつ設けてある。これらの電極４４は、配線パターン５０、ランド４８（４８ａ〜４８ｄ）、スルーホール４６（４６ａ〜４６ｄ）を介して、上部シート４０の下面に形成したインダクタンス素子５２（５２ａ、５２ｂ）に電気的に接続してある。これらのインダクタンス素子５２は、接合部４２をめっき層によって形成する際のめっき用電極パターンの役割をなす。【選択図】        図２
2006100680.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁部材を積層して形成され、上面に蓋体が接合されるパッケージ本体と、
前記パッケージ本体に形成され、パッケージ本体に実装した電子デバイスと電気的に接続される電極部と、
相互に積層した前記絶縁部材の対向面に形成され、前記電極部と電気的に接続したインピーダンス素子と、
を有することを特徴とする電子デバイス用パッケージ。
【請求項２】
請求項１に記載の電子デバイス用パッケージにおいて、
前記パッケージ本体は、上面周縁部にめっき層より形成され、前記蓋体が接合される接合部を有し、
前記インピーダンス素子は、前記めっき層の下に形成されたメタライズ層と同じ材質からなる、
ことを特徴とする電子デバイス用パッケージ。
【請求項３】
請求項２に記載の電子デバイス用パッケージにおいて、
前記インピーダンス素子は、前記めっき層を形成するためのめっき用電極パターンであることを特徴とする電子デバイス用パッケージ。
【請求項４】
請求項１ないし請求項３のいずれかに記載の電子デバイス用パッケージにおいて、
前記インピーダンス素子は、インダクタンス素子とキャパシタンス素子とであり、これらが並列接続してあることを特徴とする電子デバイス用パッケージ。
【請求項５】
複数の絶縁部材を積層して形成したパッケージ本体の上面周縁部に設けためっき層からなる接合部に蓋体を接合する電子デバイス用パッケージの製造方法であって、
シート状の上端積層絶縁部材の所定位置にめっき電極用貫通孔とスルーホールとを形成する穿孔工程と、
前記上端積層絶縁部材に金属を主成分とする塗布材を塗布し、前記上端積層絶縁部材の上面の前記めっき電極用貫通孔を含む領域に前記接合部に対応させた格子状パターン、前記上端積層絶縁部材の上面の前記スルーホールを含む領域に電子デバイス本体が電気的に接続される導電パターンを形成し、前記上端積層絶縁部材の下面の前記めっき電極用貫通孔と前記スルーホールとを含む領域に、前記スルーホールを介して前記導電パターンに電気的に接続されたインピーダンス素子パターンからなるめっき電極用パターンを形成するパターン形成工程と、
前記上端積層絶縁部材とシート状の下側積層絶縁部材とをそれぞれに設けためっき電極用貫通孔を対応させて積層し、それらを圧着して積層体にする積層体形成工程と、
前記積層体の前記格子状パターンの予め定めた位置に分割用の溝を形成する分割溝形成工程と、
前記積層体を焼結する焼結工程と、
前記積層体の前記めっき電極用貫通孔にめっき電極を挿入して前記めっき用電極パターンと前記格子状パターンとを導通させ、前記格子状パターンにめっき層からなる前記接合部を形成するめっき工程と、
を有することを特徴とする電子デバイス用パッケージの製造方法。
【請求項６】
請求項１ないし請求項４のいずれかに記載の電子デバイス用パッケージ内に圧電素子を収容したことを特徴とする圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスを収容するパッケージに係り、特に複数の絶縁材を積層して形成したパッケージ本体を蓋体によって封止する電子デバイス用パッケージおよびその製造方法並びに圧電デバイスに関する。
【背景技術】
【０００２】
電子デバイスである弾性表面波フィルタ（Surface Acoustic Wave Filters：ＳＡＷフィルタ）などのＳＡＷデバイスは、一般に圧電デバイス本体であるＳＡＷ素子をパッケージに収容している。図１０は、このような従来のＳＡＷデバイス（ＳＡＷフィルタ）の一例を示す断面図である。
【０００３】
図１０において、ＳＡＷフィルタ１０は、ＳＡＷフィルタ素子１２がパッケージ１４内に収容してある。パッケージ１４は、絶縁部材であるセラミックシートを積層して形成したパッケージ本体１６と、その上端にシームリング１８を介して気密に接合した蓋体２０とから構成してある。そして、ＳＡＷフィルタ素子１２の電極パッドがパッケージ本体１６の上面に設けた電極（いずれも図示せず）にボンディングワイヤ２２によって電気的に接続してある。
【０００４】
このようなＳＡＷフィルタ１０は、実装基板に実装したときのインピーダンスのマッチングや周波数調整、Ｑ値の改善を目的として、一般にコイルやコンデンサなどのインピーダンス素子が直列または並列に接続される。そして、特許文献１（以下、従来技術という）には、パッケージのＳＡＷフィルタ素子を実装する面に、ＳＡＷフィルタ素子が接続される配線（線路）を蛇行させて形成し、インダクタンスが得られるようにしたフィルタ装置を開示している。
【特許文献１】特開２００４−１２００１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来技術は、ＳＡＷフィルタ素子を実装する面に形成する配線を蛇行させてインダクタンスを得るようにしているため、大きなインダクタンスが得られるコイルや、大きな静電容量を有するコンデンサを形成することが困難となる。このため、従来技術では、Ｑ値を十分に改善することができず、また十分な周波数調整を行なうことが困難である。そして、Ｑ値の十分な改善や周波数の調整等を行なうために、より大きなインダクタンスを得るように配線の蛇行距離を大きくすると、パッケージが大型化して大きな実装面積を必要とし、電子デバイスの小型化の要請に応えることができない。
【０００６】
本発明は、前記従来技術の欠点を解消するためになされたもので、実装面積を大きくすることなく、大きなインダクタンスや静電容量を有するインピーダンス素子をパッケージに形成することを目的としている。
また、本発明は、パッケージにめっきをする場合に形成するメタライズ層を有効利用することなどを目的としている。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために本発明に係る電子デバイス用パッケージは、複数の絶縁部材を積層して形成され、上面に蓋体が接合されるパッケージ本体と、前記パッケージ本体に形成され、パッケージ本体に実装した電子デバイスと電気的に接続される電極部と、相互に積層した前記絶縁部材の対向面に形成され、前記電極部と電気的に接続したインピーダンス素子と、を有することを特徴としている。
【０００８】
このようになっている本発明は、電子デバイスを実装する面とは異なる積層面にインピーダンス素子が形成されるため、大きなインダクタンスを有するコイルや大きな静電容量を有するコンデンサを容易に形成することができる。しかも、実装した電子デバイスと重なる位置に形成することができるため、パッケージの実装面積が大きくなるのを避けることができる。
【０００９】
前記パッケージ本体が上面周縁部にめっき層より形成されて前記蓋体が接合される接合部を有している場合、前記インピーダンス素子は、前記めっき層の下に形成されたメタライズ層と同じ材質によって形成するとよい。これにより、メタライズ層の形成工程においてインピーダンス素子を形成することができ、製造工程の簡素化を図ることができる。
【００１０】
また、インピーダンス素子は、めっき層を形成するためのめっき用電極パターンによって構成することができる。これにより、めっき層を形成したのちに不要となるメタライズ層からなるめっき用電極パターンを、インピーダンス素子として有効に利用することができる。そして、インピーダンス素子は、インダクタンス素子であってもキャパシタンス素子であってもよく、またインダクタンス素子とキャパシタンス素子とを並列接続したものであってもよい。
【００１１】
そして、上記の電子デバイス用パッケージを製造する本発明に係る電子デバイス用パッケージの製造方法は、複数の絶縁部材を積層して形成したパッケージ本体の上面周縁部に設けためっき層からなる接合部に蓋体を接合する電子デバイス用パッケージの製造方法であって、シート状の上端積層絶縁部材の所定位置にめっき電極用貫通孔とスルーホールとを形成する穿孔工程と、前記上端積層絶縁部材に金属を主成分とする塗布材を塗布し、前記上端積層絶縁部材の上面の前記めっき電極用貫通孔を含む領域に前記接合部に対応させた格子状パターン、前記上端積層絶縁部材の上面の前記スルーホールを含む領域に電子デバイス本体が電気的に接続される導電パターンを形成し、前記上端積層絶縁部材の下面の前記めっき電極用貫通孔と前記スルーホールとを含む領域に、前記スルーホールを介して前記導電パターンに電気的に接続されたインピーダンス素子パターンからなるめっき電極用パターンを形成するパターン形成工程と、前記上端積層絶縁部材とシート状の下側積層絶縁部材とをそれぞれに設けためっき電極用貫通孔を対応させて積層し、それらを圧着して積層体にする積層体形成工程と、前記積層体の前記格子状パターンの予め定めた位置に分割用の溝を形成する分割溝形成工程と、前記積層体を焼結する焼結工程と、前記積層体の前記めっき電極用貫通孔にめっき電極を挿入して前記めっき用電極パターンと前記格子状パターンとを導通させ、前記格子状パターンにめっき層からなる前記接合部を形成するめっき工程と、を有することを特徴としている。
【００１２】
また、本発明に係る圧電デバイスは、上記の電子デバイス用パッケージ内に圧電素子を収納したことを特徴としている。
【発明を実施するための最良の形態】
【００１３】
本発明に係る電子デバイス用パッケージおよびその製造方法並びに圧電デバイスの好ましい実施の形態を、添付図面に従って詳細に説明する。
図１は本発明に実施の形態に係る電子デバイス用パッケージを用いた電子デバイスであるＳＡＷフィルタの断面図であり、図２はパッケージ本体の平面図である。図１において、ＳＡＷフィルタ３０は、パッケージ３２が平板状のパッケージ本体３４と箱型の蓋体３６から構成してある。そして、ＳＡＷフィルタ３０は、圧電素子（電子デバイス本体）であるＳＡＷフィルタ素子１２がパッケージ本体３４の上面中央部に実装され、接着剤（図示せず）などによって固着してある。
【００１４】
パッケージ本体３４は、下側積層絶縁部材である下部シート３８と上端積層絶縁部材である上部シート４０とを積層して形成してあって、平面視矩形状をなしている。下部シート３８と上部シート４０とは、実施形態の場合、アルミナなどのセラミックシートによって形成してある。パッケージ本体３４は、上面、すなわち上部シート４０の上面の周縁部に、めっき層によって形成した接合部４２が設けてある。この接合部４２は、実施形態の場合、タングステンからなるメタライズ層の上に形成したニッケル（Ｎｉ）めっき層と、その上に形成した金（Ａｕ）めっき層とから構成してあり、蓋体３６が気密に接合される。
【００１５】
また、パッケージ本体３４は、上面の長手方向中央部であって、ＳＡＷフィルタ素子１２を実装する領域の両側に、電極４４（４４ａ〜４４ｄ）が一対ずつ設けてある。これらの電極４４には、ボンディングワイヤ２２を介してＳＡＷフィルタ素子１２の電極パッド（図示せず）が電気的に接続してある。さらに、パッケージ本体３４を形成している上部シート４０は、図２に示したように、長手方向の両側であって、接合部４２の内側にスルーホール４６（４６ａ〜４６ｄ）が設けてある。また、上部シート４０の上面には、スルーホール４６の周囲にランド４８（４８ａ〜４８ｄ）が形成してある。これらのランド４８は、電極４４、配線パターン５０とともに導電パターンを構成しており、配線パターン５０を介して対応する電極４４に電気的に接続してある。
【００１６】
上部シート４０の下面、すなわち積層した下部シート３８との対向面には、インピーダンス素子であるインダクタンス素子５２（５２ａ、５２ｂ）が形成してある。インダクタンス素子５２ａは、一対のスルーホール４６ａ、４６ｂ間に形成してあり、インダクタンス素子５２ｂは一対のスルーホール４６ｃ、４６ｄ間に形成してある。したがって、インダクタンス素子５２ａは電極４４ａ、４２ｂに電気的に接続してあり、インダクタンス素子５２ｂは一対の電極４４ｃ、４４ｄに電気的に接続してある。
【００１７】
インダクタンス素子５２は、図３に示したように、ミアンダパターンとして形成してある。また、このインダクタンス素子５２は、詳細を後述するように、上部シート４０の上面に設けた接合部４２をめっきによって形成する際のめっき用電極パターンの役割をなしている。このため、インダクタンス素子５２は、実施形態の場合、接合部４２を構成しているめっき層の下に設けた、タングステンなどからなるメタライズ層と同じ材質によって形成してある。そして、インダクタンス素子５２の両端の端子部５６は、上部シート４０の短辺側の端まで延在している。
【００１８】
なお、下部シート３８の下面、すなわちパッケージ本体３４の下面には、図４に示したように、実装基板に接合して実装するための外部端子５４が四隅に形成してある。これらの外部端子５４は、パッケージ本体３４の上面に設けた対応する電極４４に、図示しないスルーホールや配線パターンなどを介して電気的に接続してある。
【００１９】
このようになっている実施形態に係るパッケージ本体３４は、インダクタンス素子５２がＳＡＷフィルタ素子１２の実装面でない、上部シート４０の下面に形成してあるため、大きなインダクタンスを有するインダクタンス素子５２を容易に形成することができる。しかも、インダクタンス素子５２は、ＳＡＷフィルタ素子１２と重なる位置に形成してあるため、パッケージ３２の実装面積が大きくなるのを防ぐことができる。また、インダクタンス素子５２は、接合部４２をめっき層によって形成する際のめっき用電極パタンそして使用されるため、従来めっき後に何ら利用価値のなかっためっき用電極パタンを有効利用することができる。
【００２０】
上記したように、インダクタンス素子５２が接合部４２を構成するめっき層を形成する際のめっき用電極パターンとして使用する理由は、次の理由による。
パッケージ本体３４は、複数個を形成できる大きさの上部シート４０の上面に、図５に示したように、接合部４２を形成するためのメタライズ層６０を印刷などによって形成する。その後、下部シート３８と上部シート４０とを積層して焼結し、さらにめっき層を形成したのちに、積層したシート（積層体）を割って個々のパッケージ本体３４に分割する。このため、通常、下部シート３８と上部シート４０とを積層した段階で、上部シート４０の各パッケージ本体３４の境界部となる位置に、図５の破線に示した分割溝６２を形成し、その後、焼結するようにしている。したがって、メタライズ層６０の上にめっき層を形成する工程においては、メタライズ層６０がパッケージ本体３４単位に分断されているため、一度のめっき工程においてすべてのメタライズ層６０の上にめっき層を形成することが困難となる。
【００２１】
そこで、図６に示したように、上部シート４０の下面に、帯状のめっき用電極パターン６４を一方の端から他方の端まで形成する。また、このめっき用電極パターン６４の形成した位置であって、各パッケージ本体３４の境界部に、分割溝６２の幅より大きな直径を有するめっき電極用貫通孔６６を形成する。そして、メタライズ層６０にめっき層を形成する場合、めっき電極用貫通孔６６にピン状のめっき電極を挿入し、めっき用電極パターン６４とメタライズ層６０とをめっき電極を介して導通し、複数に分断されているメタライズ層６０を一度にめっきできるようにしている。
【００２２】
なお、従来、上部シート４０の下面に形成しためっき用電極パターン６４は、めっき工程が終了すると、そのまま残されて使用されることがない。そこで、発明者は、このめっき用電極パターン６４の有効利用の方法を考え、めっき用電極パターン６４をインピーダンス素子として利用することに思い至ったものである。
【００２３】
このようになっている実施形態のパッケージ本体３４は、次のようにして製造される。まず、図７のステップ７０に示したように穿孔工程を行ない、上端積層絶縁材料である上部シート４０の所定位置に図６に示しためっき電極用貫通孔６６と、図２に示したスルーホール４６とを形成する。次に、上部シート４０にタングステンなどの金属を主成分とするペースト（塗布材）を塗布して、所定のパターンを形成するステップ７２のパター形成工程を行なう。このパターン形成工程は、上部シート４０の上面にパターンを形成するステップ７２ａの工程と、上部シート４０の下面にパターンを形成するステップ７２ｂの工程とからなっており、どちらの工程を先に行なってもよい。
【００２４】
ステップ７２ａの工程においては、上部シート４０上面にペースト（実施形態の場合、タングステンペースト）をスクリーン印刷などにより塗布し、めっき電極用貫通孔６６を含む領域に、接合部４２に対応させたメタライズ層６０を形成するための図５に示したような格子状パターンを形成する。また、ステップ７２ａの工程は、同時に、スルーホール４６を含む領域にタングステンペーストを塗布し、電極４４、配線パターン５０、ランド４８からなる導電パターンを形成する。
【００２５】
ステップ７２ｂの工程は、上部シート４０の下面にタングステンペーストをスクリーン印刷などによって塗布し、めっき電極用貫通孔６６とスルーホール４６とを含む領域に、インダクタンス素子５２のパターンを有するめっき用電極パターンを形成する。このめっき用電極パターンは、スルーホール４６を介して導電パターンであるランド４８に電気的に接続してある。この電気的接続は、次のようにして行なう。
【００２６】
まず、上部シート４０の上面にスルーホール４６を覆ってタングステンペーストによる導電パターンを形成する。次に、上部シート４０の下面側からスルーホール４６内を吸引する。これにより、スルーホール４６を覆っているタングステンペーストがスルーホール４６内に引き込まれ、破れてスルーホール４６の壁面に密着する。したがって、スルーホール４６の大きさを適宜に設定すること、上部シート４０の下面にインダクタンス素子（めっき用電極パターン）５２を形成することにより、インダクタンス素子５２とランド４８とを電気的に接続することができる。
【００２７】
一方、下側積層絶縁部材である下部シート３８に対しても、ステップ７４に示したように、穿孔工程を行なってめっき電極用貫通孔やスルーホールなどを形成する。さらに、ステップ７６に示したように、下部シート３８にスクリーン印刷などによりタングステンペーストを塗布し、外部端子のパターンや配線パターンを形成する。
【００２８】
このようにして必要なパターンを形成した下部シート３８と上部シート４０とは、前記しためっき電極用貫通孔を合わせて積層する。そして、両者を圧着して積層体にする積層体形成工程を行なう（ステップ７８）。その後、積層体を形成している上部シート４０に形成した格子状パターンの所定位置に、図５の破線で示したような分割溝６２を形成する（ステップ８０）。この分割溝６２は、幅をめっき電極用貫通孔６６の直径より狭くする。
【００２９】
その後、ステップ８２に示したように焼結工程を行ない、下部シート３８と上部シート４０とからなる積層体を焼結する。これにより、タングステンペーストが焼成され、格子状パターンがメタライズ層６０になるとともに、インダクタンス素子５２、電極４４、外部端子５４などが形成される。次に、積層体のめっき電極用貫通孔にピン状のめっき電極を挿入し、インダクタンス素子５２とメタライズ層６０とをめっき電極を介して導通し、積層体をめっき槽に浸漬してメタライズ層６０をめっきし、メタライズ層６０の上にめっき層からなる接合部４２を形成する（ステップ８４）。接合部４２は、実施形態の場合、ニッケル（Ｎｉ）層と金（Ａｕ）層とから構成してある。その後、シート状の積層体を分割溝６２に沿って割り、個々のパッケージ本体３４に分割する（ステップ８６）。
【００３０】
そして、ＳＡＷフィルタ素子１２のマウント工程を行ない、パッケージ本体３４の上面中央部にＳＡＷフィルタ素子１２を接着剤などによって固着する。その後、ＳＡＷフィルタ素子１２の電極パッドとパッケージ本体３４の電極４４とをワイヤボンディングし、両者をボンディングワイヤ２２によって電気的に接続する。さらに、接合部４２に蓋体３６を配置し、シーム溶接や半田などによって接合部４２に蓋体３６を気密に接合する。
【００３１】
図８および図９は、他のインピーダンス素子の例を示したものである。図８は、インピーダンスがキャパシタンス素子１００である場合を示している。なお、上記実施形態においては、一対のインピーダンス素子がインダクタンス素子５２またはキャパシタンス素子１００である場合について説明したが、必要に応じて一方をインダクタンス素子、他方をキャパシタンス素子としてもよい。
【００３２】
図９は、上部シート４０の下面に一対の端子部５６を形成した場合である。そして、これらの端子部５６間には、ミアンダパターンとして形成したインダクタンス素子１０２と、幅の広い電極膜として形成したキャパシタンス素子１０４とが形成してある。すなわち、この実施形態においては、必要に応じてインダクタンス素子１０２とキャパシタンス素子１０４とを端子部５６、５６間に並列接続して形成する。この並列接続は、２対以上の端子部を有する場合にも形成することができる。
【００３３】
なお、アルミナからなるセラミックシートを焼成し、３．０ｍｍ×３．０ｍｍの正方形をなす領域内に、線（パターン）幅が０．１ｍｍ、線の間隔が０．１ｍｍのミアンダパターンからなるインダクタンス素子を形成したところ、５〜７ｎＨのインダクタンスが得られた。また、上記の焼成体に３．０ｍｍ×１．５ｍｍの電極パターンを形成したところ、６ｐＦ程度のキャパシタンス（静電容量）が得られた。
【００３４】
前記実施形態においては、圧電デバイスがＳＡＷフィルタである場合について説明したが、ＳＡＷ共振子やＡＴ発振器、音叉型発振器などであってもよい。また、前記実施形態においては、インピーダンス素子を接続する端子が一対または二対設けた場合について説明したが、端子部を三対以上設ける場合にも適用することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るＳＡＷフィルタの断面図である。
【図２】実施形態に係る上部シートの平面図である。
【図３】実施形態に係る上部シートの下面に形成したインダクタンス素子の説明図である。
【図４】実施形態に係る下部シートの底面図である。
【図５】めっき層からなる接合部を形成するためのメタライズ層の説明図である。
【図６】メタライズ層をめっきするための従来のめっき用電極パターンの説明図である。
【図７】実施形態に係る電子デバイス用パッケージの製造方法のフローチャートである。
【図８】実施形態に係る他のインピーダンス素子を示す図である。
【図９】実施形態に係るさらに他のインピーダンス素子の説明図である。
【図１０】従来のＳＡＷフィルタの断面図である。
【符号の説明】
【００３６】
１２………圧電素子（ＳＡＷフィルタ素子）、３０………圧電デバイス（ＳＡＷフィルタ）、３２………パッケージ、３４………パッケージ本体、３６………蓋体、３８………下側積層絶縁部材（下部シート）、４０………上端積層絶縁部材（上部シート）、４２………接合部、４４ａ〜４４ｄ、４８ａ〜４８ｄ、５０………導電パターン（電極、ランド、配線パターン）、４６ａ〜４６ｄ………スルーホール、５２ａ、５２ｂ、１０２………インピーダンス素子（インダクタンス素子）、６６………めっき電極用貫通孔、１００、１０４………インピーダンス素子（キャパシタンス素子）。
【図１】
2006100680.tif 000003
【図２】
2006100680.tif 000004
【図３】
2006100680.tif 000005
【図４】
2006100680.tif 000006
【図５】
2006100680.tif 000007
【図６】
2006100680.tif 000008
【図７】
2006100680.tif 000009
【図８】
2006100680.tif 000010
【図９】
2006100680.tif 000011
【図１０】
2006100680.tif 000012