(57)【要約】【課題】  ボンディングパッドの下面にも電子部品を配置することができる構造を備えた半導体装置を提供する。【解決手段】  外部接続端子を構成するボンディングパッド２４と、ボンディングパッド２４の下面に、少なくとも二層の銅膜４４，１６と、前記隣接する銅膜４４，１６同士を接続するように設けられる接続ビア１８から形成されるボンディングパッド下部領域４８と、ボンディングパッド下部領域４８を取り囲むように銅膜および隣接する銅膜同士を接続する環状導体より構成されるシールリング４２と、シールリング４２の外側においてボンディングパッド２４に接続される配線２６と、を含む。【選択図】  図１
2006005202.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に外部接続端子を有する半導体装置において、
前記外部接続端子を構成するボンディングパッドと、
前記ボンディングパッドの下面に、少なくとも二層の銅膜と、前記隣接する銅膜同士を接続するように設けられる接続ビアから形成されるボンディングパッド下部領域と、
前記ボンディングパッド下部領域を取り囲むように前記銅膜および前記隣接する銅膜同士を接続する環状導体より構成されるシールリングと、
前記シールリングの外側において前記ボンディングパッドに接続される引き出し配線と、
を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記シールリングが占める領域よりも内側の領域に開口領域を有するパッシベーション膜をさらに含むことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられていることを特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられており、
前記銅膜が上記パッシベーション膜の開口領域よりも大きいことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記銅膜の最下層が前記ボンディングパッド下部領域と前記シールリングとを含み、当該シールリングで囲まれた領域をカバーするように形成されることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記引き出し配線が、前記シールリングの外側において前記ボンディングパッドの前記ボンディングパッド下部領域に直接接する平坦領域の端部に直接接続されることを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記ボンディングパッド下部領域の銅膜のうち、ボンディングパッドに直接接する銅膜が、前記接続ビアに接続される部分と、前記シールリングに接続される部分とで不連続に形成されることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記ボンディングパッド下部領域における銅膜および接続ビアは、シングルダマシン法またはデュアルダマシン法により形成されることを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれかに記載の半導体装置と、
半導体基板と、
前記ボンディングパッド下部領域と、前記半導体基板との間に設けられる電子素子と、
を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、半導体基板上に外部接続端子を有する半導体装置に関する。
【背景技術】
【０００２】
狭パッドピッチのワイヤーボンディングを行ってもボンディングパッドに加わる応力や衝撃に耐えられる半導体装置としては、特許文献１に記載されたものが挙げられる。
【０００３】
特許文献１には、層間絶縁膜にダミーの配線を設けて、ボンディングパッドをこのダミーの配線によって直接支持されるように構成される半導体装置が開示されている。
【特許文献１】特開２００１−２６７３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、製品出荷時にはこのボンディングパッドは各種試験の対象となり、また接続端子となるボンディングパッドにはチップなどを装着する際にチップの位置決めのためにチップを当てることが多い。このとき受ける衝撃により、ボンディングパッド部分またはその下面にクラックが発生することがある。特に、ＳｉＯＣなどの低誘電率膜を用いたときにクラックが発生しやすい。しかしながら、特許文献１には、このクラックが発生することによる不具合については記載されていない。
【０００５】
一方で、近年における半導体装置の小型化の要請に際し、ボンディングパッドの下面にも電子部品を配置することが望まれている。しかしながら、特許文献１に記載の半導体装置では、前述したクラックが発生する可能性があり、またこのクラックへの対応策も記載されていないため、ボンディング時の衝撃を直接うける場所に電子部品を配置できるほど、信頼性が高いとはいえない。
【課題を解決するための手段】
【０００６】
本発明者等は、ボンディングパッドの下面に電子部品を配置するに際して、製品出荷時に行われる各種試験の対象、およびボンディングのための位置決めの際に受ける衝撃により生じるクラックから浸入する水分が配線の腐食を招くことへの対応、およびボンディングパッドに接続する配線が前述したような衝撃の影響を受けないようにすることなどが半導体装置の信頼性の向上に必要であると考え、本発明に到達した。
【０００７】
そこで、本発明に係る半導体装置は、半導体基板上に外部接続端子を有する半導体装置において、外部接続端子を構成するボンディングパッドと、ボンディングパッドの下面に、少なくとも二層の銅膜と、隣接する銅膜同士を接続するように設けられる接続ビアから形成されるボンディングパッド下部領域と、前記ボンディングパッド下部領域を取り囲むように前記銅膜および前記隣接する銅膜同士を接続する環状導体より構成されるシールリングと、シールリングの外側において前記ボンディングパッドに接続される引き出し配線と、を含む。
【０００８】
このような構成にすることにより、ボンディングパッド下部領域の複数の銅膜および接続ビアからなる特定の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃が吸収され、このボンディングパッド下部領域で設けられるシールリングによりボンディングパッドに生じるクラック、あるいはボンディングパッドに接する銅膜に至るクラックから進入する水分が外側の引き出し配線に到達することが抑制される。また、引き出し配線をシールリングの外側に配置することにより、引き出し配線が前記衝撃により受ける影響を低減することができるようになる。
【０００９】
また、上記の半導体装置において、シールリングが占める領域よりも内側の領域に開口領域を有するパッシベーション膜をさらに含んでいてもよい。
【００１０】
このように、パッシベーション膜をシールリングが占める領域よりも内側の領域に開口領域を有するように設けることにより、ボンディングパッド下部領域がうける耐衝撃性を向上させることができるようになる。
【００１１】
また、上記の半導体装置において、ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられていてもよい。
あるいは、ボンディングパッド下部領域の前記隣接する銅膜の各々が平面的に設けられており、銅膜がパッシベーション膜の開口領域よりも大きくなるようにしてもよい。
【００１２】
このように、ボンディングパッド下部領域の銅膜が平面的に設けられ、特に上側の銅膜がパッシベーション膜の開口領域よりも大きくなるようにすることにより、ボンディングパッドがうける衝撃は、ボンディングパッドに直接接する銅膜にて効率よく受けることができるようになる。
【００１３】
また、上記の半導体装置において、銅膜の最下層がボンディングパッド下部領域とシールリングとを含み、シールリングで囲まれた領域をカバーするように形成されていてもよい。
【００１４】
このように、ボンディングパッド下部領域に銅膜が３層以上ある場合であっても、最下層の銅膜にシールリングを含ませて、このシールリングで囲まれた領域をカバーするようにこの最下層の銅膜を形成することで、多層の銅膜で耐衝撃性を実現するとともに、下位の層までクラックが生じた場合に耐湿性を効果的に持たせることが可能になる。
【００１５】
また、上記の半導体装置において、引き出し配線が、シールリングの外側においてボンディングパッドのボンディングパッド下部領域に直接接する平坦領域の端部に直接接続されていてもよい。
【００１６】
このように、ボンディングパッドとそれを接続する引き出し配線との接続方法によってはボンディングパッドを形成するアルミのＥＭ耐性の低下を引き起こす可能性があるところ、引き出し配線をシールリングの外側に配置しかつボンディングパッド下部領域に面する平坦領域をその引き出し配線まで広げ接続することにより、効果的にＥＭ（エレクトロマイグレーション）耐性の低下を抑制することができる。
【００１７】
また、上記の半導体装置において、ボンディングパッド下部領域の銅膜のうち、ボンディングパッドに直接接する銅膜が、接続ビアに接続される部分と、シールリングに接続される部分とで不連続に形成されていてもよい。
【００１８】
また、ボンディングパッド下部領域において、ボンディングパッドに面する銅層を、接続ビアに接続される部分と、シールリングに接続される部分とで不連続に形成することにより、衝撃を一番受けるであろう接続ビアに接続される領域、すなわちボンディングパッドのクラック、あるいはボンディングパッドに接する銅膜に至るクラックが生じた場合に、このクラックによる影響をシールリングに接続される銅層に伝播させることがないため、さらに外側に設けられる配線に対してはクラックによる影響を効果的に低減させることができるようになる。
【発明の効果】
【００１９】
本発明によれば、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収し、ボンディングパッドの下面にも電子部品を配置する空間を提供しつつ、ボンディングパッドなどに生じるクラックから進入する水分による配線腐食を抑制し、さらには外部素子への配線が衝撃により受ける影響を低減することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る半導体装置の実施形態について、図面を参照しながら詳細に説明する。
なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００２１】
（第一の実施形態）
図１は、本発明の第一の実施形態に係る半導体装置の要部を示す図であり、図２（ａ）は本実施形態における層間絶縁膜２８の上面図であり、図２（ｂ）は本実施形態における層間絶縁膜３２の上面図であり、図２（ｃ）は本実施形態における層間絶縁膜３４の上面図である。
【００２２】
半導体装置４０は、パッシベーション膜３０と、絶縁膜２９に形成されるボンディングパッド２４と、層間絶縁膜２８に形成される第１銅膜４４，シールリング銅膜４６および配線２６、層間絶縁膜３２に形成される接続ビア１８およびシールリング４２、層間絶縁膜３４に形成される第２銅膜１６、絶縁膜１２をこの順に含む。
【００２３】
ボンディングパッド２４は、膜厚が６００〜２５００ｎｍのアルミニウムまたはアルミニウムを主成分とする金属とバリアメタル膜とからなり、例えば最表面から順に第１バリアメタル膜（２０〜１００ｎｍ），ＡｌＣｕ膜（５００〜２０００ｎｍ），第２バリアメタル膜（８０〜４００ｎｍ）により構成される。
【００２４】
また、ボンディングパッド２４は、外部接続端子を構成する。すなわち、ＬＳＩの組立て時に、各回路素子とＬＳＩの外部とを電気的に接続するためのワイヤがボンディングされるようになっている。あるいは、ボンディングパッド２４は、他の半導体チップと積層して相互に接続するフリップチップボンディングや、配線基板上に半導体チップをフェースダウンボンディングする場合の接続用端子としても用いられるようになっている。
【００２５】
また、ボンディングパッド２４には、バリアメタル膜６２を介して、後述する第１銅膜４４と、後述するシールリングを構成するシールリング銅膜４６と、外部素子に接続するための引き出し配線である配線２６とが接続されている。これにより、ボンディングパッド２４に接続された外部素子、例えばチップと、配線２６とが電気的に接続される。
【００２６】
また、ボンディングパッド２４は、バリアメタル膜６０を介して、ＳｉＯ2膜などの膜厚１００〜２００ｎｍ程度の絶縁膜（不図示）に覆われ、さらにポリイミドなどの膜厚３００〜８０００ｎｍ程度のパッシベーション膜３０により覆われる。
【００２７】
また、このパッシベーション膜３０の開口領域の大きさと、ボンディングパッド２４の平坦領域の大きさ、およびシールリング４２が占める領域の大きさについてであるが、図１に示したように、シールリング４２が占める領域の大きさを、ボンディングパッド２４の平坦領域ｔより小さく、パッシベーション膜３０の開口領域ｓよりも大きくしてもよい。具体的には、ボンディングパッド平坦領域ｔを４０〜６０μｍ×９０〜１３０μｍとし、パッシベーション膜開口領域ｓを３５〜５５μｍ×８５〜１２５μｍとし、シールリング４２が占める領域は、平坦領域ｔと開口領域ｓとの間で適宜決定することができる。
【００２８】
このように、ボンディングパッド２４が衝撃をうける開口領域をシールリング４２が占める領域よりも内側の領域とすることにより、シールリング４２の部分で衝撃を受けることを回避することができるとともに、二つの銅膜４４，４６と接続ビア１８とからなるボンディングパッド下部領域４８にて衝撃を効率的に吸収させることができるため、ボンディングパッド２４がうける耐衝撃性を向上させることが可能になる。
【００２９】
また、ボンディングパッド下部領域には、３層以上の銅膜により耐衝撃性を実現してもよく、この場合、最下層の銅膜にシールリングを含ませて、このシールリングで囲まれた領域をカバーするようにこの最下層の銅膜を形成することで、多層の銅膜で耐衝撃性を実現するとともに、下位の層までクラックが生じた場合に耐湿性を効果的に持たせることが可能になる。
【００３０】
なお、接続ビア１８は、図１などに示したように、複数あればより効果的に衝撃吸収が可能になるが、一つであっても本発明の効果を奏することは言うまでもない。
【００３１】
また、配線２６とボンディングパッド２４とをコンタクトホールを介して接続することなく、当該ボンディングパッド２４の下面のシールリング４２の外側における端部の平坦領域に直接接続させることで、ボンディングパッドとそれを接続する引き出し配線との接続方法によってはボンディングパッドを形成するアルミのＥＭ耐性の低下を引き起こす可能性があるところ、引き出し配線をシールリングの外側に配置しかつボンディングパッド下部領域に面する平坦領域をその引き出し配線まで広げ接続することにより、効果的にＥＭ耐性の低下を抑制することができる。
【００３２】
また、第１銅膜４４，シールリング銅膜４６および配線２６は、膜厚が３００〜２０００ｎｍの銅または銅を主成分とする金属からなる金属膜である。また、第１銅膜４４と、層間絶縁膜２８および３２との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜６８が、同様に、シールリング銅膜４６と層間絶縁膜２８，３２との間にはバリアメタル膜７０が、また、配線２６と層間絶縁膜２８，３２との間にはバリアメタル膜６６がそれぞれ形成されている。
【００３３】
また、図２（ａ）に示したように、層間絶縁膜２８では、第１銅膜４４が所定の領域を占めるように平面的に設けられ、この第１銅膜４４を取り囲むようにシールリング銅膜４６が設けられている。また、配線２６は、このシールリング銅膜４６の外側に形成されている。なお、図１には断面ＡＡ’における層間絶縁膜２８の断面が示されている。
【００３４】
図１に戻り、第１銅膜４４の下面で層間絶縁膜３２を挟んで層間絶縁膜３４に第２銅膜１６が形成されている。この第２銅膜１６は、第１銅膜４４と同様に、膜厚が３００〜２０００ｎｍの銅または銅を主成分とする金属からなる金属膜である。また、第２銅膜１６と層間絶縁膜３４および絶縁膜１２との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜７４が形成されている。
【００３５】
また、第１銅膜２２と第２銅膜１６との間の層間絶縁膜３２に、深さ３００〜２０００ｎｍの銅または銅を主成分とする金属からなり、両銅膜同士を接続する複数の接続ビア１８が形成されている。同様に、シールリング銅膜４６と第２銅膜１６との間の層間絶縁膜３２に、同様に両銅膜同士を接続する深さ３００〜２０００ｎｍの銅または銅を主成分とする環状導体からなるシールリング４２が形成されている。
【００３６】
また、接続ビア１８と、層間絶縁膜３２および第２銅膜１６との間には、ＴａＮ膜、Ｔａ膜からなるバリアメタル膜７６が、同様に、シールリング４２と層間絶縁膜３２，３４との間にはバリアメタル膜７２が、それぞれ形成されている。
【００３７】
また、図２（ｂ）に示したように、層間絶縁膜３２では、第１銅膜４４の下面にあたる領域に複数の接続ビア１８が平面的に設けられ、この領域の周囲にシールリング４２が設けられている。なお、図１には断面ＢＢ’における層間絶縁膜３２の断面が示されている。また、図２（ｃ）には、層間絶縁膜３２の下面の層間絶縁膜３４に設けられた、前述の第２銅膜１６が示されている。この第２銅膜１６は、シールリング４２により囲まれた領域をカバーするように形成されている。
【００３８】
なお、接続ビア１８は、例えば図２（ｂ）のドット形状の接続ビアだけでなく、スリット形状の接続ビアであってもよい。
【００３９】
このようにして、ボンディングパッド２４の下面に直接接するように、第１銅膜４４，シールリング銅膜４６，複数の接続ビア１８および第２銅膜１６から構成されるボンディングパッド下部領域４８を設けることで、このボンディングパッド下部領域の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収させることができるようになる。
【００４０】
また、ボンディングパッド下部領域４８の銅膜４４，４６を平面的に設けて、特に上側の第１銅膜４４がパッシベーション膜３０の開口領域よりも大きくなるようにすることにより、ボンディングパッド２４がうける衝撃は、ボンディングパッド２４に直接接する第１銅膜４４にて効率よく受けることができるようになる。
【００４１】
また、シールリング４６をボンディングパッド下部領域４８の周囲に設けることで、ボンディングパッドにクラックが生じた場合に、このクラックから進入する水分が配線２６に到達するのを抑制することができる。
【００４２】
さらに、配線２６を、シールリング４６の外側に配置することにより、配線が製品出荷時の各種試験の際の衝撃や、ボンディングのための位置決めに対する衝撃にさらすようなことがなくなるため、衝撃から受ける影響を低減することができるようになる。
【００４３】
また、図１に示したように、ボンディングパッド下部領域４８において、ボンディングパッド２４に接続する銅膜を、第１銅膜４４と、シールリング銅膜４６とで不連続に形成することにより、衝撃を一番受けるであろう接続ビアに接続される領域、すなわち第１銅膜４４にクラックが生じた場合に、このクラックによる影響をシールリングに接続されるシールリング銅膜４６に伝播させることがないため、さらに外側に設けられる配線２６に対してはクラックによる影響を効果的に低減させることができるようになる。また、前述したように、パッシベーション膜３０の開口領域をシールリング４２よりも内側にすることにより衝撃をうける領域を第１銅膜４４に限定することができるため、配線に及ぶクラックによる影響をより効果的に低減することができるようになる。
【００４４】
また、このような構成により、図１には示さないが、ボンディングパッドの直下に電子部品を配置することが可能になる。
【００４５】
次に、本実施形態の製造方法について説明する。
図３および図４は、本実施形態に係る半導体装置の製造工程を示す図である。
絶縁膜１２（図３（ａ））上に、ＣＶＤ（chemical vapor deposition）法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜３４を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、第２銅膜を形成するための溝を形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル膜とタンタル窒化膜との積層膜からなるバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成して、溝内に完全に銅膜を埋め込むようにする。続いて、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、バリアメタル膜７４および第２銅膜１６が形成される（図３（ｂ））。
【００４６】
次に、層間絶縁膜３４上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜３２を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法によりビアホールおよび環状溝を形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成してビアホール内および環状溝内に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去してビアホール内および環状溝内に残したバリアメタル膜７６および銅膜から接続ビア１８および環状導体を形成する。ここで、外周に形成された環状溝内のバリアメタル膜７２および銅膜と、その上下に位置する第１銅膜および第２銅膜によりシールリング４２が構成される（図３（ｃ））。
【００４７】
次に、層間絶縁膜３２上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのシリコン酸化膜またはＳｉＯＣなどの低誘電率膜からなる層間絶縁膜２８を形成した後、フォトリソグラフィ技術を使用したプラズマエッチング法により、第１銅膜４４，シールリング銅膜４６および配線２６のそれぞれを形成するための溝をそれぞれについて形成する。次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続けて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成してこれらの溝内に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、バリアメタル膜６８および第１銅膜４４，バリアメタル膜７０およびシールリング銅膜４６、およびバリアメタル膜６６および配線２６をそれぞれ形成する（図４（ａ））。
【００４８】
次に、層間絶縁膜２８上に、ＣＶＤ法により全面に膜厚が６００〜２５００ｎｍのシリコン酸化（ＳｉＯ2）膜からなる絶縁膜２９を形成した後、フォトリソグラフィ技術により、ボンディングパッド２４となるＡｌを主成分とする積層膜を設けるためのレジストパターンをシリコン酸化膜上に形成する。次に、エッチングにより露出したシリコン酸化膜を除去して開口部を形成し、レジストパターンを除去した後、スパッタ法により表層側から順に第１バリアメタル膜（２０〜１００ｎｍ），ＡｌＣｕ膜（５００〜２０００ｎｍ），第２バリアメタル膜（８０〜４００ｎｍ）からなる積層膜を形成する（図４（ｂ））。
【００４９】
続いて、形成された積層膜の最上層である第１バリアメタル膜上に、フォトリソグラフィ技術によりボンディングパッド２４を形成するためのレジストパターンを形成し、エッチングにより露出した部分の積層膜を除去してボンディングパッド２４を形成した後、レジストパターンを除去する。
【００５０】
次に、ボンディングパッド２４の最上層の第１バリアメタル膜を覆うように、膜厚１００〜２００ｎｍのシリコン酸化（ＳｉＯ2）膜を形成し、さらにこのシリコン酸化膜の上に、膜厚３００〜８０００ｎｍ程度のポリイミド膜などを積層しパッシベーション膜を形成する。次に、フォトリソグラフィ技術によりボンディングパッド２４上のパッシベーション膜に開口部を形成し、この開口部に露出した前記積層膜の最上層の第１バリアメタル膜をエッチングにより除去して、ボンディングパッド２４のＡｌＣｕ膜を露出させて、前述した大きさの開口部を有するパッシベーション膜３０を形成する（図４（ｃ））。
【００５１】
また、ここではシングルダマシン法により接続ビアを形成する製造工程について説明したが、以下に説明するデュアルダマシン法により接続ビアを形成してもよい。
【００５２】
図３（ｂ）に示した工程を経た後に、層間絶縁膜３４上に、ＣＶＤ法により全面に膜厚が１０〜５０ｎｍのシリコン窒化膜と、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜を（順に）積層して、層間絶縁膜３２を形成した後、続けてＣＶＤ法により全面に、膜厚が１０〜５０ｎｍのシリコン窒化膜、膜厚が３００〜２０００ｎｍのＳｉＯＣなどの低誘電率膜からなる層間絶縁膜を（順に）積層して層間絶縁膜２８を形成する。
【００５３】
次に、フォトリソグラフィ技術を使用したプラズマエッチング法により最上の層間絶縁膜２８に第１銅膜４４，シールリング銅膜４６および配線２６のそれぞれを形成するための溝をそれぞれについて形成するとともに、下側の層間絶縁膜３２に接続ビアおよびシールリングを形成するためのビアホールを形成する。
【００５４】
次に、スパッタ法により全面に膜厚が１０〜５０ｎｍのタンタル窒化膜とタンタル膜とを順に積層してバリアメタル膜を形成した後、続いて５０〜３００ｎｍの銅シード膜を形成し、めっき法により銅膜を形成して上側の層間絶縁膜２８に設けた溝および下側の層間絶縁膜３２に設けたビアホールの中に完全に銅膜を埋め込むようにする。次に、ＣＭＰ法により不要なバリアメタル膜および銅膜を除去して、上側の層間絶縁膜２８にはバリアメタル膜６８および第１銅膜４４，バリアメタル膜７０およびシールリング銅膜４６、およびバリアメタル膜６６および配線２６をそれぞれ形成するとともに、下側の層間絶縁膜３２には、バリアメタル膜７６および銅膜から接続ビア１８を形成し、最外周にはバリアメタル膜７２および銅膜からシールリング４２を形成する（図４（ａ））。以下は、上述したような工程を経て、半導体装置が形成される。
【００５５】
なお、層間絶縁膜にＳｉＯＣなどの低誘電率膜を用いた例を説明したが、シリコン酸化膜を用いても差し支えない。
【００５６】
（第二の実施形態）
図５は、本発明の第二の実施形態に係る半導体装置の要部を示す図である。
本実施形態に係る半導体装置１０は、図１の第一の実施形態において層間絶縁膜２８に設けた第１銅膜４４およびシールリング銅膜４６を連続して形成して、一つの第１銅膜２２とした以外は、第一の実施形態に係る半導体装置４０と同様の構成を有する。
【００５７】
また、半導体装置１０の製造方法も、第一の実施形態で説明した方法がほぼそのまま利用することができる。
【００５８】
このようにして、ボンディングパッド２４の下面に直接接するように、第１銅膜２２，複数の接続ビア１８および第２銅膜１６から構成されるボンディングパッド下部領域３４を設けることで、このボンディングパッド下部領域の構造において、製品出荷時の各種試験やボンディングのための位置決めに対する衝撃を吸収させることができるようになる。
【００５９】
また、シールリング２０をボンディングパッド下部領域３４の周囲に設けることで、ボンディングパッドにクラックが生じた場合に、このクラックから進入する水分が配線２６に到達するを抑制することができる。
【００６０】
さらに、配線２６を、シールリング２０の外側に配置することにより、配線が製品出荷時の各種試験の際の衝撃や、ボンディングのための位置決めに対する衝撃にさらすようなことがなくなるため、衝撃から受ける影響を低減することができるようになる。
【００６１】
また、このような構成により、図５には示さないが、ボンディングパッドの直下に電子部品を配置することが可能になる。
【００６２】
（第三の実施形態）
図６は、本発明の第三の実施形態に係る半導体装置の要部を示す図である。
本実施形態に係る半導体装置９０は、第一の実施形態に係る半導体装置４０の下側に積層配線８０が設けられ、さらに最下層の層間絶縁膜８２に接するように半導体基板としてのシリコン基板８６が設けられている。このシリコン基板８６においては、外部接続端子となる半導体装置４０の開口部の直下に電子素子であるＭＯＳ（metal oxide semiconductor）８４を配置することができる。
【００６３】
本実施形態の半導体装置４０では、前述したように、ボンディングパッドの下面にも電子部品を配置することができるほどに半導体装置の信頼性を向上させることができるため、この半導体装置４０を外部接続端子とのボンディングパッドを構成する部分として用いることで、ボンディングパッドの直下に品質を損なうことなく電子デバイスを配置することが可能になり、さらにはチップ面積を小さくすることが可能になる。したがって、半導体チップ自体のレイアウトの自由度も上がることになる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第一の実施形態に係る半導体装置の要部を示す図である。
【図２】図２（ａ）は本実施形態における層間絶縁膜２８の上面図であり、図２（ｂ）は本実施形態における層間絶縁膜３２の上面図であり、図２（ｃ）は本実施形態における層間絶縁膜３４の上面図である。
【図３】本発明の実施形態に係る半導体装置の製造工程を示す図である。
【図４】本発明の実施形態に係る半導体装置の製造工程を示す図である。
【図５】本発明の第二の実施形態に係る半導体装置の要部を示す図である。
【図６】本発明に係る半導体装置の適用例を示す図である。
【符号の説明】
【００６５】
１０  半導体装置
１６  第２銅膜
１８  接続ビア
２０  シールリング
２２  第１銅膜
２４  ボンディングパッド
２６  配線
３０  パッシベーション膜
３４  ボンディングパッド下部領域
４０  半導体装置
４２  シールリング
４４  第１銅膜
４６  シールリング銅膜
４８  ボンディングパッド下部領域
【図１】
2006005202.tif 000003
【図２】
2006005202.tif 000004
【図３】
2006005202.tif 000005
【図４】
2006005202.tif 000006
【図５】
2006005202.tif 000007
【図６】
2006005202.tif 000008