(57)【要約】【課題】  デザイン通りの数値に仕上るため、隣接パターンの距離やエッチングなど様々な干渉要因を押さえ込む手法を高精度マスクに求め、そのマスク供給を実現すべくデータ作成手法を検討する。具体的には、隣接パターン距離に拘らず補正に要する時間およびデータ量を抑制してデータ処理効率を向上させるパターン補正方法、パターン補正システム、およびパターン補正プログラムを提供する。【解決手段】  マスクデータ作成時（変換時）以前の階層が綺麗な設計データに、補正対象パターンの補正量や周辺情報を持たせレイヤに変更を行う。その処理後、周辺情報を合わせ一括演算を行うことにより小領域の検索と少ないデータ量で高精度、且つ、高速マスクデータ変換が可能となる。【選択図】  図４
2006195087.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成する基本パターンの設計データを抽出するパターンデータ抽出工程と、
前記基本パターンから離れて、前記基本パターン周辺のパターンレイアウト情報を取得する情報取得工程と、
前記パターンレイアウト情報、及び補正に関する所定のルールに基づき、前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定する補正量決定工程と、
前記補正量に基づいて設計データを作成する補正工程と、
前記補正対象パターン及び変更レイヤを発生させるレイヤ発生工程と、
前記変更レイヤにおいて、補正データを作成する補正工程と、
前記基本パターン及び変更レイヤにおける補正後のデータを用いて、マスクパターンデータを作成するマスクパターンデータ作成工程とを
有することを特徴とするパターン補正方法。
【請求項２】
基板に形成する基本パターンの設計データ及び補正に関する所定のルールが入力され、前記基本パターンから離れ、前記基本パターン周辺のパターンレイアウト情報を取得し、前記パターンレイアウト情報、並びに前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定し、前記補正量に基づいて設計データを作成し、レイヤ変更を発生させるパターン発生装置と、
前記パターン発生装置から前記基本パターンの設計データ及び前記変更レイヤにおいて、前記補正対象パターンの設計データを前記補正用パターンの設計データを用いて補正し、補正パターンの設計データを作成し、前記基本パターン及び前記補正パターンの設計データに基づいて、マスクパターンデータを作成するデータ処理装置とを
有することを特徴とするパターン補正システム。
【請求項３】
コンピュータに、基板に形成する基本パターンの設計データを抽出する抽出処理と、
前記基本パターンから離れて、前記基本パターン周辺のパターンレイアウト情報を取得する情報取得処理と、
前記パターンレイアウト情報、並びにパターン発生及び補正に関する所定のルールに基づき、前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定する補正対象パターン及び補正量決定処理と、
前記補正対象パターン及びレイヤ変更を発生させる変換処理と前記変更レイヤにおいて、前記補正対象パターンの設計データを補正し、補正パターンの設計データを作成する補正データ作成処理と、
前記基本パターン及び補正パターンの設計データを用いて、マスクパターンデータを作成するマスクパターンデータ作成処理とを
実行させることを特徴とするパターン補正プログラム。
【請求項４】
請求項２、３の手法を用い作成されたマスクパターンデータを用いてマスクパターンを形成する工程を含むことを特徴とするマスクの作成方法。
【請求項５】
請求項９の手法で製作されたマスクを用い、前記基板に転写する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造プロセスにおけるパターン形成技術に係り、特に微細なパターンの形成精度の向上を図り得るパターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置として、半導体基板に形成されるパターンの微細化が進むにつれて、実際に形成されるパターンの最終仕上がり寸法或いは形状が、所定の設計パターンの寸法或いは形状と異なるという問題が生じている。
【０００３】
このような問題を解決するために、例えば設計パターンを補正して、その設計パターンと異なるマスクパターンを作成する方法が幾つか提案されている（例えば特許文献１〜３参照）。以下、このような方法をマスクデータ補正処理方法と称する。このマスクデータ補正処理方法の中に、例えばプロセス近接効果補正（Process Proximity Correction：ＰＰＣ）処理と称されるマスクデータ補正処理がある。このＰＰＣ処理は、リソグラフィプロセスやエッチングプロセスなどの各種のプロセスで生じるプロセス近接効果（Process Proximity Effect：ＰＰＥ）と呼ばれる誤差（加工変換差）を補正するために行われる。
【０００４】
前述した各プロセスで生じる加工変換差は、補正処理の対象となるパターンの近傍数μｍ程度に配置された他のパターンによって変化する。また、特にエッチングプロセスやマスクプロセスで生じる加工変換差は、補正処理の対象となるパターンの近傍数μｍ程度に配置されたパターンのみならず、０．５μｍ〜数uｍ程度という比較的遠い位置に配置された他のパターンによっても変化する。
【０００５】
このような比較的遠距離にあるパターン（遠距離パターン）による加工変換差を回避する方法が、例えば特許文献３に開示されている。この方法は、パターン形成領域内にダミーパターンを挿入し、補正処理の対象となるパターンから遠距離における他のパターンの配置のバリエーションを減らすことにより、補正対象パターンに対する遠距離パターンからの加工変換差に対する影響を低減するものである。
【０００６】
前述したようにパターン形成領域内にダミーパターンを挿入することにより、遠距離パターンからの加工変換差に対する影響を低減することができる。しかし、素子或いは回路の配置構造によってはダミーパターンを挿入できない場合がある。この場合、前述した特開文献３の技術では、加工変換差に対する遠距離パターンからの影響を低減することができない。したがって、補正処理の対象となるパターンに対する遠距離パターンからの影響を補正するための他の手法が必要となる。
【０００７】
補正処理の対象となるパターンに対する遠距離パターンからの影響を考慮してパターン補正する場合、次に述べる２つの問題が発生する。
【０００８】
先ず、補正処理の対象となるパターンに対する補正値（補正量）を決定するまでのデータ処理時間が増大し、パターン設計全体の時間が膨れあがるという問題である。これは、次の理由による。即ち、補正処理の対象となるパターンに対する遠距離パターンの影響を考慮してパターン補正を行う場合、補正処理の対象となるパターンごとに、その影響を見積り、それぞれの影響に応じて補正値を決定しなければならない。従って、補正処理の対象となるパターンから距離が遠くなる程、データ処理時間が増大する。
【０００９】
次に、考慮しなければならないことは、データ量が著しく増大し、実際に補正する際に要するデータ処理時間もまた増大するという問題である。これは、次の理由による。例えば、形成するパターンの設計データが階層構造を有する場合、補正処理の対象となるパターンから補正時に参照する他のパターンまでの距離が遠くなるに連れて、より多くのデータが展開されてしまう。このため、データ量が著しく増大し、実際に補正する際に要する処理時間が増大する。
【００１０】
これらの問題は、ＰＰＣ処理時間、ＰＰＣ検証時間、あるいはマスク描画時間等の増大を招き、半導体装置製造におけるＴＡＴ（Turn Around Time）に悪影響を及ぼし、ひいては、半導体装置の生産効率の低下および生産コストの高騰を招くようになる。
【特許文献１】特開平９−３１９０６７号公報
【特許文献２】特開平１１−１０２０６２号公報
【特許文献３】特開２００３−１７３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は所定のパターン設計の高精度化をマスクで行うべく、関連が大きい周辺形状の特に距離に影響されることなく、精度とは反比例関係にある補正時間およびデータ量抑制を実現し、且つ、容易に形成することができるパターン補正方法、パターン補正システム、およびパターン補正プログラムを提供する。さらには、パターンが高い精度で形成され、歩留まりが高く、かつ、安価な半導体装置を効率良く、容易に、かつ、低コストで製造することができる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の第１の態様は、パターン補正方法として、基板に形成する基本パターンの設計データを抽出するパターンデータ抽出工程と、前記基本パターンから離れて、前記基本パターン周辺のパターンレイアウト情報を取得する情報取得工程と、前記パターンレイアウト情報、及び補正に関する所定のルールに基づき、前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定する補正量決定工程と、前記補正量に基づいて設計データを作成する補正工程と、前記補正対象パターン及び変更レイヤを発生させるレイヤ発生工程と、前記変更レイヤにおいて、補正データを作成する補正工程と、前記基本パターン及び変更レイヤにおける補正後のデータを用いて、マスクパターンデータを作成するマスクパターンデータ作成工程とを有することを特徴とする。
【００１３】
また、本発明の第２の態様は、パターン補正システムとして、基板に形成する基本パターンの設計データ及び補正に関する所定のルールが入力され、前記基本パターンから離れ、前記基本パターン周辺のパターンレイアウト情報を取得し、前記パターンレイアウト情報、並びに前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定し、前記補正量に基づいて設計データを作成し、レイヤ変更を発生させるパターン発生装置と、前記パターン発生装置から前記基本パターンの設計データ及び前記変更レイヤにおいて、前記補正対象パターンの設計データを前記補正用パターンの設計データを用いて補正し、補正パターンの設計データを作成し、前記基本パターン及び前記補正パターンの設計データに基づいて、マスクパターンデータを作成するデータ処理装置とを有することを特徴とする。
【００１４】
また、本発明の第３の態様は、パターン補正プログラムとして、コンピュータに、基板に形成する基本パターンの設計データを抽出する抽出処理と、前記基本パターンから離れて、前記基本パターン周辺のパターンレイアウト情報を取得する情報取得処理と、前記パターンレイアウト情報、並びにパターン発生及び補正に関する所定のルールに基づき、前記基本パターンが補正対象パターンであるか否かを決定すると共に、前記基本パターンが補正対象パターンであると決定された場合、前記補正対象パターンの補正量を決定する補正対象パターン及び補正量決定処理と、前記補正対象パターン及びレイヤ変更を発生させる変換処理と前記変更レイヤにおいて、前記補正対象パターンの設計データを補正し、補正パターンの設計データを作成する補正データ作成処理と、前記基本パターン及び補正パターンの設計データを用いて、マスクパターンデータを作成するマスクパターンデータ作成処理とを実行させることを特徴とする。
【００１５】
また、本発明の第４の態様は、マスクの作成方法として、上述の手法を用い作成されたマスクパターンデータを用いてマスクパターンを形成する工程を含むことを特徴とする。
【００１６】
また、本発明の第５の態様は、半導体装置の製造方法として、上述の手法で製作されたマスクを用い、前記基板に転写する工程を含むことを特徴とする。
【発明の効果】
【００１７】
本発明に係るパターン補正方法、パターン補正システム、およびパターン補正プログラムによれば、変更レイヤを生成し、補正対象パターンを変更されたレイヤにおいて補正することにより、所定のパターンとこの所定パターンに干渉して誤差を生じさせる他のパターンとの距離に拘らず、補正に要する時間およびデータ量を抑制してデータ処理効率を向上させることにより、所定のパターンを高い精度で効率良く、かつ、容易に形成することができる。
【００１８】
また、本発明に係るマスクの作成方法によれば、所望のパターンを高い精度で形成することができる。
【００１９】
更に、本発明に係る半導体装置の製造方法によれば、パターンが高い精度で形成され、歩留まりが高く、かつ、安価な半導体装置を、効率良く、容易に、かつ、低コストで製造することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００２１】
本実施例はＭＯＳ集積回路のゲート電極パターンマスクに本発明を適用した例であり、図１乃至図７を参照して説明する。
【００２２】
図１（ａ）は基板上に形成する複数個のマスクパターンを有するマスク１０の平面模式図である。図１（ｂ）は図１（ａ）に示したマスクの一部を含むように設定された環境参照領域を示す平面模式図である。図２はレイヤ発生及びパターン補正ルール、それに従った基本パターンのレイヤ区分を示す。
【００２３】
図３は変更されたレイヤとそれに属する補正対象パターン、補正用パターン及び補正パターンを示す平面模式図である。図４は本実施例に係るパターン補正方法、マスクの作成方法、および半導体装置の製造方法を示すフローチャートである。図５（ａ）はマスクパターン４６が形成されたマスク４５の平面模式図であり、図５（ｂ）はそのマスク４５を用いてパターン４６が転写されるシリコン基板４７である。マスク４５のマスクパターン４６は例えば縮小投影露光法によってシリコン基板４７内のチップ４８に転写され、それを繰り返すことにより、シリコン基板４７の全域に転写パターン（図示せず）が形成される。
【００２４】
図６は、本実施例に係るパターン補正システムを簡略して示すブロック図である。図７は、本実施例に係るパターン補正プログラムおよびパターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体と、図６のパターン補正システムとの関係を簡略化して示すブロック図である。
【００２５】
本実施例では、比較的遠く離れた他のマスクパターンのレイアウト情報に基づいて、該当する基本パターンを補正対象とし、実際にその基本パターンを補正し、補正パターンとする方法について述べる。
【００２６】
補正対象となる基本パターンから離れたマスクパターンのレイアウト情報としては、例えばパターン被覆率や隣接基本パターン間距離等が用いられる。それらのレイアウト情報に基づいて、所定のルールに則り、補正対象となる基本パターンのレイヤを変更し、そのレイヤに定められた補正ルールに沿って、その補正対象となる基本パターンの、例えばエッジ部を補正し、新たな補正パターンとする。
【００２７】
次に、補正対象パターンのレイヤ変更について説明する。レイヤは図形或いは画像等の生成及びその変更を取り扱うプログラムに用いられる仮想的なシートであり、これを例えば何枚も重ねる或いは取り替える、ことによって図形或いは画像等に新たな要素を付加する、或いは既存の要素の変更を行う等ができる。このようなレイヤを用いることにより、高精度な補正を、データ量を増大させることなく高速に実行することが可能になる。
【００２８】
この方法を用いて、補正対象となる基本パターンのレイヤを変更することにより、本実施例において、比較的遠く離れたマスクパターンのレイアウト情報に基づいた高精度な補正を、データ量を増大させることなく高速に実行することができる。以下、詳細について説明する。
【００２９】
先ず、図１乃至図３を参照し、本実施例に係るパターン補正方法について説明する。なお、以下の説明は、特に断りの無い限り、パターンデータとしての処理である。
【００３０】
図１（ａ）は基板上に形成する複数個のマスクパターンを有するマスクの平面模式図である。図１（ａ）に示すマスク１０は複数のブロックに分割されており、例えば、マスクパターン１０ｂは周辺がゲート電極材料で囲われていない、パターン被覆率が疎領域のブロック１０ａの中に配置されている。
【００３１】
次に、図１（ｂ）にブロック１０ａを囲むように所定の領域が設定された参照環境領域１０ｃの平面模式図を示す。基板上に形成するマスクパターンである複数個の基本パターン１１乃至１６の設計データがブロック１０ａとしてパターン群を形成し、設定された参照環境領域１０ｃ内に配置されている。
【００３２】
これら各基本パターン１１乃至１６には後に説明するように、補正対象となる基本パターン（補正対象パターン）を含む。また、各補正対象パターンの形状、寸法、および精度などに影響を及ぼす基本パターン（干渉パターン）も含む。更に、各補正対象パターンも、それぞれが互いに干渉し合って誤差を生じさせる干渉パターンになる場合がある。即ち、相互に補正対象パターンであると共に干渉パターンでもあるような関係が生じる。
【００３３】
図１（ｂ）に示すように、パターン被覆率が疎領域のブロック１０ａにおける基本パターン１１乃至１６のパターン幅（ｗ）は、それぞれｗ１またはｗ２（ｗ２＞ｗ１）の大きさに設定されている。それとともに、各基本パターン１１乃至１６相互の間隔（距離）、すなわち隣接スペース幅（ｓ）は、それぞれｓ１、ｓ２，ｓ３、ｓ４及びｓ５（ｓ５＞ｓ４＞ｓ３＞ｓ２＞ｓ１）のいずれかの大きさに設定されている。
【００３４】
図２（ａ）に、パターン被覆率が疎領域のブロック１０ａにおけるレイヤ発生及びパターン補正ルールを示す。図２（ａ）に示すレイヤ発生ルールによれば、各基本パターン１１乃至１６は、ライン幅（ｗ）及び干渉パターンのレイアウト情報である隣接距離（ｓ）によって区分けされる。次に、その区分けされた内容に沿って、それぞれ補正対象パターンとしてレイヤ番号を付与され、その番号に対応し、新たな変更レイヤが生成される。また、ライン幅（ｗ）及び干渉パターンのレイアウト情報である隣接距離（ｓ）によってレイヤ番号ごとに所定の補正量が決められており、そのパターン補正ルールに則って、生成されたレイヤにおいて補正が実行される。
【００３５】
図２（ｂ）に示すように、基本パターン１１乃至１６の中で、補正対象パターンである基本パターンにはａ乃至ｊのいずれかのレイヤ番号が付与され、それぞれ異なるレイヤが発生している。例えば、基本パターン１６は隣接距離ｓ１に対してレイヤ番号ａであり、一方、隣接距離ｓ５に対してレイヤ番号ｄが付与される。同様にして、基本パターン１１乃至１５はそれぞれ２つのレイヤ番号が付与され、各レイヤにおいてパターン処理が実行される。このように、変更されたレイヤにレイアウト情報を与えている。
【００３６】
図３（ａ）に変更されたレイヤの例として、レイヤｃの平面模式図を示す。レイヤｃには、補正対象パターン１２ａ、１３ａが含まれ、補正対象レイヤのライン幅（ｗ）及び干渉パターンとの隣接距離（ｓ）に対応した補正量１．５の補正情報ラベル１７ａ、１７ｂ、１７ｃにそれぞれ補正される。このようなパターンの作成方法によれば、補正対象パターン１２ａ、１３ａ及び補正情報ラベル１７ａ、１７ｂ、１７ｃの階層構造を維持することでデータ量を抑制し、補正に要するデータ量およびその処理時間例との増加を回避することができる。
【００３７】
図３（ｂ）は補正対象パターン１２ａ、１３ａが補正され、補正パターン１２ｃ、１３ｃとなったことを示す平面模式図である。次に図４に示すフローチャートに従って、図２、３も参照しながら、本実施例に係る基板上へのパターン形成方法について、パターン補正方法、マスク作成方法も含めて詳しく説明する。
【００３８】
先ず、図４に示すように、スタートし（ステップＳ１０）、基板上に形成する複数個のマスクパターン（図示せず）のそれぞれの設計データを抽出する（ステップＳ１１）。図１に示したように、マスクパターンのそれぞれの設計データは設計段階において予め設定されたブロックに分けられている。例えば、図２（ａ）のマスクパターンである基本パターン１１乃至１６はブロック１０ａに配置されている。以下のステップは、例えばブロックごとに順次行われ、マスクパターンの設計データ全体として、すべてのブロックが終了するまで繰り返し実行される。
【００３９】
次に、一つのブロックを抽出し、そのブロックについて所定の参照環境領域範囲を設定し、その参照環境範囲のパターンの疎密を判断する（ステップＳ１２）。例えば、図２（ａ）に示すように、基本パターン１１乃至１６の周辺にパターンが存在しない場合は、その参照環境範囲１０ｂは疎領域と判断される。このパターン被覆率の疎密の違いによって後の補正量も異なってくる。
【００４０】
次に、参照環境範囲の基本パターンごとにそれぞれのレイアウト情報（例えばライン幅（Ｗ）及び隣接距離（Ｓ））を取得する（ステップＳ１３）。例えば、図１（ｂ）の場合は基本パターン１１乃至１６についてレイアウト情報を取得する。
【００４１】
次に、得られたレイアウト情報をレイヤ変換または補正ルールに当てはめ、そのルールに従って、基本パターンごとに干渉パターンを判断し、補正対象パターンを決定する。補正対象パターンにはレイヤ番号を付与する（ステップＳ１４）。例えば、本実施例のように被覆率が疎の場合、図３（ａ）に示すレイヤ発生ルールに基づき判断される。続いて、各補正対象パターンの補正部分に応じた補正の内容をパターン補正ルールに従って決定する（ステップＳ１５）。本実施例の場合、図３（ａ）に示す補正量に従って、各補正対象パターンは補正される。このように被覆率の疎密、ライン幅（Ｗ）及び隣接距離（ｓ）によって補正量が決定される。
【００４２】
次に、変更されたレイヤにおいて、決定された補正内容を各補正対象パターンに対して実行するための補正用パターンの設計データを作成する（ステップＳ１６）。
【００４３】
更に、それぞれの補正対象パターンを付与されたレイヤ番号に従って、レイヤ変更を実行する（ステップＳ１７）。例えば、図３（ａ）に示すようにレイヤｃでは、補正対象パターン１２ａ、１３ａが異なったレイヤに置き換えられ再形成される。これまでのステップ１０乃至１７は図５に示す破線より上側の、いわゆるパターン設計段階において実行される。
【００４４】
ところで、前述したように、図２（ａ）に示す基本パターン１１乃至１６は、マスクパターン設計段階（図示せず）でそのデータが作成される。この段階で、基本パターンが予め決められているデザインルールに従って描かれているか否かを判断するために、いわゆるデザイン・ルール・チェック（ＤＲＣ：Design Rule Check）が行われるのが一般的である。このデザイン・ルール・チェックでは、例えば各基本パターンのパターン幅（Ｗ）および隣接スペース幅（Ｓ）などのチェックが行われる。したがって、デザイン・ルール・チェックを行う際に、併せて各基本パターンのレイアウト情報を基に、補正対象パターン及び補正内容を決定し、補正パターンを作成しても良い。あるいは、デザイン・ルール・チェック用のツールとは別個の補正パターン作成専用のツールを作成し、これにより各補正情報をラベルやテキスト形式で発生させても良い。
【００４５】
次に、図４に示す破線より下側の、いわゆるマスクパターンデータ処理段階（マスクパターンデータ作成段階）の各工程について説明する。パターン設計段階において作成された図３に示す基本パターン１２、１３は、次に述べるマスクパターンデータ作成段階に送られる。そして、このマスクデータ作成段階において、各パターンの設計データに対して適正なマスクデータ作成処理が行われる。
【００４６】
先ず、各基本パターン及び補正パターンをマスクパターンとしてマスクに形成するためのマスクパターンの設計データを作成する。具体的には、先ず、各基本パターンの設計データに基づいて、一旦、仮の各マスクパターンの設計データを作成する（ステップＳ１８）。
【００４７】
次に、レイヤ変更され、補正用パターンが含まれた各レイヤの補正対象パターンをそれぞれ補正する（ステップＳ１９）。  これにより、適正な補正が施され、実際にマスクを形成するための、最終マスクパターンデータを完成させる（ステップＳ２０）。  次に、最終マスクパターンの設計データに基づいて、図５（ａ）に示すように、パターン転写用のマスク４５にマスクパターン４６を形成する（ステップＳ２１）。
【００４８】
更に、作成されたパターン転写用のマスク４５を用いて、図５（ｂ）に示すように、基板であるシリコン基板４７上に、予め設定されている所定の各マスクパターン（図示せず）を形成する。具体的には、マスク４５を用いて露光作業を行い、マスク４５に形成されている各マスクパターン４６をシリコン基板４７のレジスト膜に（図示せず）、チップ領域４８毎に（図示せず）転写する。この後、通常の現像工程、エッチング工程、およびレジスト膜除去工程などを経て、補正済みの所定の各マスクパターン（図示せず）を例えば電極パターンとしてシリコン基板４７上に形成する（ステップＳ２１）。
【００４９】
以上説明したステップを経ることにより、シリコン基板４７の表面に所定の各マスクパターンを得る。この後、詳しい説明および図示は省略するが、通常のダイシング工程、マウンティング工程、ボンディング工程、およびパッケージング工程などを経て、設計パターンを有する半導体装置を得る。
【００５０】
なお、ステップ１９の補正を実行する前後に、図４のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を補正するための補正を実行することもできる。すなわち、マスクパターンの設計データに対してそのパターンに応じた補正を実行する前後に、マスクパターンの設計データに対して他の補正を実行することもできる。例えば、図４での破線の枠で囲って示すように、ステップ１８とステップ１９との間に他の第１の補正を行っても構わない。あるいは、同じく図４での破線の枠で囲って示すように、ステップ１９とステップ２０との間に他の第２の補正を行っても構わない。さらには、それら他の第１の補正および他の第２の補正を、ステップ１８の前後でそれぞれ連続して行っても構わない。それら他の第１の補正および他の第２の補正の各補正において実行される補正手法や補正方法などの補正内容は、マスキング工程、リソグラフィ工程、およびエッチング工程などのプロセスの種類に応じて適宜、適正な内容に設定される。これにより、図４のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、より高速かつ円滑に、またより高精度に補正することができる。
【００５１】
次に、主に図６を参照しつつ、本実施形態に係るパターン補正システム５０について説明する。このパターン補正システム５０は、前述した図６に示すパターン補正方法を実行するものである。
【００５２】
図６に示すように、パターン補正システム５０は、補正パターン発生装置５１およびマスクパターンデータ処理装置５２から構成されている。
【００５３】
補正パターン発生装置５１には、基本パターンの設計データ、および補正用パターン設計のためのレイヤ情報や発生、及びパターン補正ルールが入力される。補正パターン発生装置５１は、入力されたレイヤ発生及び補正ルールに基づいて、図６に示した基本パターンデータ抽出（ステップＳ１１）から補正パターンの設計データの作成（ステップＳ１６）を経て、変換レイヤの発生（ステップＳ１７）までを実行する。
【００５４】
一方、マスクパターンデータ処理装置５２には、補正パターン発生装置５１から基本パターンの設計データ及び変換されたレイヤの設計データ、更に補正用パターンの設計データが入力される。マスクパターンデータ処理装置５２は、その内部にマスクパターンデータ補正装置５３及びマスクパターンデータ作成装置５４を有する。マスクパターンデータ補正装置５３は入力された各設計データに基づいて、仮のマスクパターンデータを作成し（ステップＳ１８）、更にマスクパターンデータの補正（ステップＳ１９）を実行する。この補正を受けて、最終的に、マスクパターンデータ作成装置５４が最終マスクパターンデータを作成し（ステップＳ２０）、得られた最終マスクパターンデータはマスクパターンデータ処理装置５２から出力される。
【００５５】
以上に述べたように、マスクパターンデータ処理装置５２は図６に示した破線より下側のマスクパターンデータ処理（マスクパターンデータ作成）を実行する。
【００５６】
なお、マスクパターンデータ処理段階において、前述した他の第１の補正および他の第２の補正を実行する場合、例えば、図４の破線の枠で囲って示すように、マスクパターンデータ処理装置５２の内部に他の第１の補正装置５５および他の第２の補正装置５６を設ける。これにより、図６のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、パターン補正システム５０を用いて、より高速かつ円滑に、またより高精度に補正することができる。
【００５７】
次に、主に図７を参照しつつ、本実施例に係るパターン補正プログラム、およびこのパターン補正プログラムを記録したコンピュータ５７に読み取り可能な記録媒体５８について説明する。
【００５８】
これらパターン補正プログラムおよび記録媒体５８は、前述した図４に示すパターン補正方法を実行するものである。より具体的には、本実施形態に係るパターン補正プログラムおよび記録媒体５８は、前述した図６に示すパターン補正システム５０を作動させるとともにその動作を制御して、図４に示すパターン補正方法を実行するものである。
【００５９】
すなわち、パターン補正システム５０は、例えば磁気ディスクや光ディスク、あるいは半導体メモリ等の記録媒体５８に記録されたパターン補正プログラムを読み込み、このプログラムによって動作が制御されるコンピュータ５７によって実現される。前述したように、図４に示すステップＳ１１乃至ステップ２０に相当する本実施例のパターン補正方法は、実質的に全てコンピュータ５７で処理可能なデータ処理ステップである。従って、図４に示すステップＳ１１乃至ステップ２０のパターン補正方法を実行するパターン補正システム５０をコンピュータ５７とみなすことができる。以下、パターン補正システム５０をコンピュータ２７として説明する。
【００６０】
また、本実施例では、図７に示すように、パターン補正システム５０が備える補正パターン発生装置５１、マスクパターンデータ処理装置５２、マスクパターンデータ補正装置５３、マスクパターンデータ作成装置５４、他の第１の補正装置５５、及び他の第２の補正装置５６のそれぞれのデータ入力部を、すべてまとめ、コンピュータ５７の入力部５９に集約させている。同様にして、出力部６０、記憶部６１及びＣＰＵ（演算処理部）６２もコンピュータ５７に集約させている。
【００６１】
図７に示すように、記録媒体５８に記録されたパターン補正プログラムを、コンピュータ５７（パターン補正システム５０）に読み込ませる。具体的には、記録媒体５８に記録されたパターン補正プログラムを、コンピュータ５７の入力部２９を介してＣＰＵ６２に読み取らせる。ＣＰＵ６２に読み取られたパターン補正プログラムは、ＣＰＵ６２からコンピュータ５７の記憶部６１に送られて記憶される。また、コンピュータ５７の記憶部６１には、基本パターンの設計データ、およびレイヤ発生及びパターン補正ルールが、入力部５９を介して入力され、記憶される。ＣＰＵ６２は、記憶部６１に記憶されたパターン補正プログラムに基づいて図６に示した各ステップの演算処理等を実行する。また、図６に示した各ステップにおいて生成された設計データ等は、例えば適宜、記憶部６１に記憶させる。
【００６２】
コンピュータ（パターン補正システム）５７によって図６に示した各ステップを経て生成された最終マスクパターンデータは、出力部６０から外部へ出力される。例えば、図示しないマスクパターン形成装置（マスク作成装置）に入力される。
【００６３】
なお、マスクデータ処理段階において、前述した他の第１の補正および他の第２の補正を実行する場合には、図６の破線の枠で囲って示すように、マスクパターンデータ処理装置５２の内部に他の第１の補正装置５５および他の第２の補正装置５６を設ける。この場合、他の第１の補正装置５５および他の第２の補正装置５６の入力部、出力部、記憶部及びＣＰＵは前述のように、例えばコンピュータ５７のそれぞれの機能に集約させる。これにより、図４のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、パターン補正プログラム（パターン補正システム２０、コンピュータ２７）を用いて、より高速かつ円滑に、またより高精度に補正することができる。
【００６４】
また、本実施形態において記述した手法は、コンピュータ５７に実行させることのできるプログラムとして、例えばフレキシブルディスクやハードディスク等の磁気ディスク、ＣＤ、ＤＶＤ、およびＭＯ等の光ディスク、あるいは半導体メモリ等の記録媒体５８に書き込んで各種装置に適用したり、通信媒体により伝達して各種装置に適用したりすることも可能である。前述したパターン補正装置（パターン補正システム５０）を実現するコンピュータ５７は、各種の記録媒体５８に記録されたパターン補正プログラムを読み込み、このパターン補正プログラムによって動作が制御されることにより、前述した処理を実行する。
【００６５】
また、前述したコンピュータ５７の記憶部６１にも、例えばフレキシブルディスクやハードディスク等の磁気ディスク、ＣＤ、ＤＶＤ、およびＭＯ等の光ディスク、あるいは半導体メモリ等、その内部に記録するデータやプログラムを適宜書き替え可能（更新可能）な記録媒体（記憶装置）を用いることが好ましい。
【００６６】
また、従来例によるパターン補正方法を用いた場合の補正に要する時間（スピード）及びデータ規模をそれぞれ１とすると、本実施例において、補正に要する時間（スピード）およびデータ規模は、それぞれ約０．３および約０．２となることが確認できた。
【００６７】
更に、このような効果は、例えば隣接距離（ｓ）が０．７μｍ以上の場合、顕著な差となって表れることを確認できた。
【００６８】
以上説明したように、本実施例に示したパターン補正方法、パターン補正システム、パターン補正プログラム、パターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体によれば、基本パターンに対し、誤差を生じさせる干渉パターンとの距離に拘らず、補正に要する時間及びデータ量を抑制してデータ処理効率を向上させることができる。
【００６９】
また、そのパターン補正方法、パターン補正システム、パターン補正プログラム、パターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体を用いることにより、所望の設計寸法（設計サイズ、設計形状、設計パターン）のパターンを、高い精度で基板上に形成できるマスク及びそのマスクを用いて形成されたパターンを有する半導体装置を得ることができる。
【実施例２】
【００７０】
本実施例は第１の実施例と基本的には同じＭＯＳ集積回路のゲート電極パターンマスクに本発明を適用した例である。異なる点はパターン被覆率が密領域に適用している点である。以下、図８乃至図１２を参照して説明する。
【００７１】
図８（ａ）は基板上に形成する複数個のマスクパターンを有するマスク２０の平面模式図である。図８（ｂ）は図８（ａ）に示したマスクの一部を含むように設定された環境参照領域を示す平面模式図である図９はレイヤ発生及びパターン補正ルール、それに従った基本パターンのレイヤ区分を示す。
【００７２】
図１０は変更されたレイヤとそれに属する補正対象パターン、補正用パターン及び補正パターンを示す平面模式図である。図１１は本実施例に係るパターン補正方法、マスクの作成方法、および半導体装置の製造方法を示すフローチャートである。図１２（ａ）はマスクパターン４６ａが形成されたマスク４５ａの平面模式図であり、図１２（ｂ）はそのマスク４５ａを用いてパターン４６ａが転写されるシリコン基板４７ａである。マスク４５ａのマスクパターン４６ａは例えば縮小投影露光法によってシリコン基板４７ａ内のチップ４８ａに転写され、それを繰り返すことにより、シリコン基板４７ａの全域に転写パターン（図示せず）が形成される。
【００７３】
本実施例に係るパターン補正システム及びパターン補正プログラムおよびパターン補正プログラムを記録したコンピュータについては、実施例１と同様であるため、ここでの説明は省略する。
【００７４】
本実施例では、第１の実施例と同様に、比較的遠く離れた他のマスクパターンのレイアウト情報に基づいて、該当する基本パターンを補正対象とし、実際にその基本パターンを補正し、補正パターンとする方法について述べる。
【００７５】
補正対象となる基本パターンから離れたマスクパターンのレイアウト情報としては、例えばパターン被覆率や隣接基本パターン間距離等が用いられる。それらのレイアウト情報に基づいて、所定のルールに則り、補正対象となる基本パターンのレイヤを変更し、そのレイヤに定められた補正ルールに沿って、その補正対象となる基本パターンの、例えばエッジ部を補正し、新たな補正パターンとする。
【００７６】
次に、補正対象パターンのレイヤ変更について説明する。レイヤは図形或いは画像等の生成及びその変更を取り扱うプログラムに用いられる仮想的なシートであり、これを例えば何枚も重ねる或いは取り替える、ことによって図形或いは画像等に新たな要素を付加する、或いは既存の要素の変更を行う等ができる。このようなレイヤを用いることにより、高精度な補正を、データ量を増大させることなく高速に実行することが可能になる。
【００７７】
この方法を用いて、補正対象となる基本パターンのレイヤを変更することにより、本実施例において、比較的遠く離れたマスクパターンのレイアウト情報に基づいた高精度な補正を、データ量を増大させることなく高速に実行することができる。以下、詳細について説明する。
【００７８】
先ず、図８乃至図１０を参照し、本実施例に係るパターン補正方法について説明する。なお、以下の説明は、特に断りの無い限り、パターンデータとしての処理である。
【００７９】
図８（ａ）は基板上に形成する複数個のマスクパターンを有するマスクの平面模式図である。図８（ａ）のマスク２０は複数のブロックに分割されており、マスクパターン２０ｂは周辺がゲート電極材料で囲われている、パターン被覆率が密領域のブロック２０ａの中に配置されている。
【００８０】
次に、図８（ｂ）にブロック２０ａを囲むように所定の領域が設定された参照環境領域２０ｃの平面模式図を示す。基板上に形成するマスクパターンである複数個の基本パターン２１乃至２６の設計データがブロック２０ａとしてパターン群を形成し、設定された参照環境領域２０ｃ内に配置されている。また、基本パターン２１乃至２６を囲むように形成された周辺パターン２７が配置されている。
【００８１】
これら各基本パターン２１乃至２６には後に説明するように、補正対象となる基本パターン（補正対象パターン）を含む。また、各補正対象パターンの形状、寸法、および精度などに影響を及ぼす基本パターン（干渉パターン）も含む。更に、各補正対象パターンも、それぞれが互いに干渉し合って誤差を生じさせる干渉パターンになる場合がある。即ち、相互に補正対象パターンであると共に干渉パターンでもあるような関係が生じる。
【００８２】
図８（ｂ）示すパターン被覆率が密領域ブロック２０ａにおける基本パターン２１乃至２６のパターン幅（ｗ）は、それぞれｗ１またはｗ２（ｗ２＞ｗ１）の大きさに設定されている。それとともに、各基本パターン２１乃至２６相互の間隔（距離）、すなわち隣接スペース幅（ｓ）は、それぞれｓ１、ｓ２，ｓ３、ｓ４及びｓ５（ｓ５＞ｓ４＞ｓ３＞ｓ２＞ｓ１）のいずれかの大きさに設定されている。
【００８３】
図９（ａ）に、例えばパターン被覆率が密領域のブロック２０ａにおけるレイヤ発生及びパターン補正ルールを示す。図９（ａ）に示すレイヤ発生ルールによれば、各基本パターン２１乃至２６は、ライン幅（ｗ）及び干渉パターンのレイアウト情報である隣接距離（ｓ）によって区分けされる。次に、その区分けされた内容に沿って、それぞれ補正対象パターンとしてレイヤ番号を付与され、その番号に対応し、新たな変更レイヤが生成される。また、ライン幅（ｗ）及び干渉パターンのレイアウト情報である隣接距離（ｓ）によってレイヤ番号ごとに所定の補正量が決められており、そのパターン補正ルールに則って、生成されたレイヤにおいて補正が実行される。
【００８４】
図９（ｂ）に示すように、基本パターン２１乃至２６の中で、補正対象パターンである基本パターンにはｋ乃至ｔのいずれかのレイヤ番号が付与され、それぞれ異なるレイヤが発生している。例えば、基本パターン２１は隣接距離ｓ５に対してレイヤ番号ｄであり、一方、隣接距離ｓ４に対してレイヤ番号ｄが付与される。同様にして、基本パターン２２乃至２６はそれぞれ２つのレイヤ番号が付与され、各レイヤにおいてパターン処理が実行される。このように、変更されたレイヤにレイアウト情報を与える。
【００８５】
図１０（ａ）に変更されたレイヤの例として、レイヤｍの平面模式図を示す。レイヤｍには補正対象パターン２２、２３が含まれ、補正対象レイヤのライン幅（ｗ）及び干渉パターンとの隣接距離（ｓ）に対応した補正量１．３の補正情報ラベルが追加される（２７ａ、２７ｂ、２７ｃ）。この段階でのレイヤー変更を行うことにより、それぞれの設計データの階層構造を維持することができ変換時のデータ量を抑制や処理時間の増加を回避することができる。
【００８６】
図１０（ｂ）は補正対象パターン２２ａ、２３ａが補正され、補正パターン２２ｃ、２３ｃとなったことを示す平面模式図である。
【００８７】
次に図１１に示すフローチャートに従って、図９、１０も参照しながら、本実施例に係る基板上へのパターン形成方法について、パターン補正方法、マスク作成方法も含めて詳しく説明する。
【００８８】
先ず、図１１に示すように、スタートし（ステップＳ３０）、基板上に形成する複数個のマスクパターン（図示せず）のそれぞれの設計データを抽出する（ステップＳ３１）。図８に示したように、マスクパターンのそれぞれの設計データは設計段階において予め設定されたブロックに分けられている。例えば、図９（ａ）の基本パターン２１乃至２６はブロック２０ａに配置されている。以下のステップは、例えばブロックごとに順次行われ、マスクパターンの設計データ全体として、すべてのブロックが終了するまで繰り返し実行される。
【００８９】
次に、一つのブロックを抽出し、そのブロックについて所定の参照環境領域範囲２０ｃを設定し、その参照環境範囲のパターンの疎密を判断する（ステップＳ３２）。例えば、図９（ａ）に示すように、基本パターン２１乃至２６の周辺にパターンが存在する場合は、その参照環境範囲２０ｃは密領域と判断される。このパターン被覆率の疎密の違いによって後の補正量も第１の実施例と異なる数値をとる。
【００９０】
次に、参照環境領域範囲２０ｃの基本パターンごとにそれぞれのレイアウト情報（例えばライン幅（Ｗ）及び隣接距離（Ｓ））を取得する（ステップＳ３３）。例えば、図８（ｂ）の場合は基本パターン２１乃至２６についてレイアウト情報を取得する。
【００９１】
次に、得られたレイアウト情報をレイヤ発生ルールに当てはめ、そのルールに従って、基本パターンごとに干渉パターンを判断し、補正対象パターンを決定する。補正対象パターンにはレイヤ番号を付与する（ステップＳ３４）。例えば、本実施例のように被覆率が密の場合、図１０（ａ）に示すレイヤ発生ルールに基づき判断される。
【００９２】
続いて、各補正対象パターンの補正部分に応じた補正の内容をパターン補正ルールに従って決定する（ステップＳ３５）。本実施例の場合、図１０（ａ）に示す補正量に従って、各補正対象パターンは補正される。このように被覆率の疎密、ライン幅（Ｗ）及び隣接距離（ｓ）によって補正量が決定される。
【００９３】
次に、変更されたレイヤにおいて、決定された補正内容を各補正対象パターンに対して実行するための補正用パターンの設計データを作成する（ステップＳ３６）。例えば、図１０に示すレイヤｍでは、補正情報ラベル２７ａ、２７ｂ、２７ｃ（補正幅もしくは、補正量）の設計データがそれぞれの補正対象パターン２２、２３及びそれの干渉パターンのレイアウト情報に基づいて作成される。なお、ステップＳ３４、ステップＳ３５及びステップＳ３６は、同一ステップ内で一括して処理される設定としても構わない。更に、それぞれの補正対象パターンを付与されたレイヤ番号に従って、レイヤ変更を実行する（ステップＳ３７）。これまでのステップ１０乃至１７は図１１に示す破線より上側の、いわゆるパターン設計段階において実行される。
【００９４】
ところで、前述したように、図９（ａ）に示す基本パターン２１乃至２６は、マスクパターン設計段階（図示せず）でそのデータが作成される。この段階で、基本パターンが予め決められているデザインルールに従って描かれているか否かを判断するために、いわゆるデザイン・ルール・チェック（ＤＲＣ：Design Rule Check）が行われるのが一般的である。このデザイン・ルール・チェックでは、例えば各基本パターンのパターン幅（Ｗ）および隣接スペース幅（Ｓ）などのチェックが行われる。したがって、デザイン・ルール・チェックを行う際に、併せて各基本パターンのレイアウト情報を基に、補正対象パターン及び補正内容を決定し、補正パターンを作成しても良い。あるいは、デザイン・ルール・チェック用のツールとは別個の補正パターン作成専用のツールを作成し、これにより各補正パターンを発生させても良い。
【００９５】
次に、図１１に示す破線より下側の、いわゆるマスクパターンデータ処理段階（マスクパターンデータ作成段階）の各工程について説明する。パターン設計段階において作成された図１０に示す基本パターン２２、２３及び補正用情報としての設計データは、次に述べるマスクパターンデータ作成段階に送られる。
【００９６】
そして、このマスクデータ作成段階において、各パターンの設計データに対して適正なマスクデータ作成処理が行われる。先ず、各基本パターン及び補正パターンをマスクパターンとしてマスクに形成するためのマスクパターンの設計データを作成する。具体的には、先ず各基本パターンの設計データに基づいて、一旦、仮の各マスクパターンの設計データを作成する（ステップＳ３８）。次に、レイヤ変更され、補正用パターンが含まれた各レイヤのデータを番号ごとに読み込む。そして、読み込まれたデータを仮の各マスクパターンに重ね合わせて、仮の各マスクパターンである基本パターンのうち、補正対象パターンをそれぞれ補正する（ステップＳ３９）。これにより、適正な補正が施され、実際にマスクを形成するための、最終マスクパターンデータを完成させる（ステップＳ３９ａ）。
【００９７】
更に、マスクパターンデータをもとに、マスクを作成し（ステップ３９ｂ）、図１２（ａ）に示すパターン転写用のマスク４５ａを用いて、図１２（ｂ）に示すように基板であるシリコン基板４７ａ上に、予め設定されている所定の各設計パターン（図示せず）を形成する。具体的には、マスク４５ａを用いて露光作業を行い、マスク４５ａに形成されている各マスクパターン４６ａをシリコン基板４７ａのレジスト膜に（図示せず）、チップ領域４８ａ毎に（図示せず）転写する。この後、通常の現像工程、エッチング工程、およびレジスト膜除去工程などを経て、補正済みの所定の各マスクパターン（図示せず）を例えば電極パターンとしてシリコン基板４７ａ上に形成する（ステップＳ３９ｃ）。
【００９８】
以上説明したステップを経ることにより、シリコン基板４７ａの表面に所定の各マスクパターンを得る。この後、詳しい説明および図示は省略するが、通常のダイシング工程、マウンティング工程、ボンディング工程、およびパッケージング工程などを経て、設計パターンを有する半導体装置を得る。
【００９９】
なお、ステップ１９の補正を実行する前後に、図１１のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を補正するための補正を実行することもできる。すなわち、マスクパターンの設計データに対してそのパターンに応じた補正を実行する前後に、マスクパターンの設計データに対して他の補正を実行することもできる。例えば、図１１での破線の枠で囲って示すように、ステップ３８とステップ３９との間に他の第１の補正を行っても構わない。あるいは、同じく図１１での破線の枠で囲って示すように、ステップ３９とステップ３９ａとの間に他の第２の補正を行っても構わない。さらには、それら他の第１の補正および他の第２の補正を、ステップ３９の前後でそれぞれ連続して行っても構わない。それら他の第１の補正および他の第２の補正の各補正において実行される補正手法や補正方法などの補正内容は、マスキング工程、リソグラフィ工程、およびエッチング工程などのプロセスの種類に応じて適宜、適正な内容に設定される。これにより、図１１のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、より高速かつ円滑に、またより高精度に補正することができる。
【０１００】
なお、従来例によるパターン補正方法を用いた場合の補正に要する時間（スピード）及びデータ規模をそれぞれ１とすると、本実施例において、補正に要する時間（スピード）およびデータ規模は、それぞれ約０．２および約０．１５となることが確認でき、パターン被覆率が密な領域においても本実施例で示した方法が有効であることが示された。
【０１０１】
更に、このような効果は、例えば隣接距離（ｓ）が０．７μｍ以上の場合、顕著な差となって表れることを確認できた。
【０１０２】
以上、説明したように、本実施例に示したパターン補正方法、パターン補正システム、パターン補正プログラム、パターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体によれば、基本パターンに対し、誤差を生じさせる干渉パターンとの距離に拘らず、補正に要する時間及びデータ量を抑制してデータ処理効率を向上させることができる。
【０１０３】
また、そのパターン補正方法、パターン補正システム、パターン補正プログラム、パターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体を用いることにより、所望の設計寸法（設計サイズ、設計形状、設計パターン）のパターンを、高い精度で基板上に形成できるマスク及びそのマスクを用いて形成されたパターンを有する半導体装置を得ることができる。
【０１０４】
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【０１０５】
例えば、パターン隣接距離は０．７μｍ以上において顕著な効果が認められるが、更に離れて、例えば０．５μｍ乃至数ｕｍの距離があるとその効果の更に大きくなる。
【０１０６】
また、マスクパターンとしてゲート電極を例にとったが、これだけに限られるわけではなく、例えば配線パターンにおいても適用可能である。
【０１０７】
レイヤ発生ルール及びパターン補正ルールは本実施例に限られることはなく、種々のパターン配置に応じて具体的に決められることは勿論である。
【０１０８】
また、本発明は、以下の付記に記載されるような構成が考えられる。
【０１０９】
付記１として、請求項２乃至請求項６のいずれかに記載のパターン補正方法によって補正されたマスクパターンを形成する工程を含むことを特徴とするマスクの作成方法。
【０１１０】
付記２として、請求項２乃至請求項６のいずれかに記載のパターン補正方法によって補正されたマスクパターンを含むマスクよってパターン転写する工程を含むことを特徴とする半導体装置の製造方法。
【０１１１】
付記３として、パターンレイアウト情報として、基本パターンと隣接するマスクパターンとの距離、隣接するパターンの幅及び形状、並びに基本パターンから所定の範囲内にある参照環境領域範囲のパターン被覆率のうち、少なくとも１つが含まれていることを特徴とするパターン補正方法。
【０１１２】
付記４として、パターンデータ抽出工程、情報取得工程、補正対象パターン及び補正量決定工程、及びレイヤ発生工程がパターン設計段階で実行され、補正データ作成工程及びマスクパターンデータ作成工程がマスクパターン作成段階で実行されることを特徴とするパターン補正方法。
【０１１３】
付記５として、変更レイヤが複数層あることを特徴と記パターン補正工程の前及び後に、更に基本パターンの補正を行う工程を有することを特徴とするパターン補正方法。
【０１１４】
付記６として、基本パターン周辺は、基本パターンのエッジから少なくても０．０５μｍ以上離れている領域であることを特徴とするパターン補正方法。
【図面の簡単な説明】
【０１１５】
【図１】本発明の第１の実施例におけるマスクパターンを示す平面模式図。
【図２】本発明の第１の実施例におけるレイヤ発生及びパターン補正ルール及び基本パターンのレイヤ区分を示す平面模式図。
【図３】本発明の第１の実施例における変更されたレイヤとそれに属する補正対象パターン、補正用パターン及び補正パターンを示す平面模式図。
【図４】本発明の第１の実施例におけるパターン補正方法、マスクの作成方法、および半導体装置の製造方法を示すフローチャート。
【図５】本発明の第１の実施例におけるマスク及びマスクパターンが転写されるシリコン基板を示す平面模式図。
【図６】本発明の第１の実施例におけるパターン補正システムを簡略化して示すブロック図
【図７】本発明の第１の実施例におけるパターン補正プログラムを実行するコンピュータ及びパターン補正プログラムを記録した記録媒体を簡略化して示すブロック図。
【図８】本発明の第２の実施例におけるマスクパターンを示す平面模式図。
【図９】本発明の第２の実施例におけるレイヤ発生及びパターン補正ルール及び基本パターンのレイヤ区分を示す平面模式図。
【図１０】本発明の第２の実施例における変更されたレイヤとそれに属する補正対象パターン、補正用パターン及び補正パターンを示す平面模式図。
【図１１】本発明の第２の実施例におけるパターン補正方法、マスクの作成方法、および半導体装置の製造方法を示すフローチャート。
【図１２】本発明の第２の実施例におけるマスク及びマスクパターンが転写されるシリコン基板を示す平面模式図。
【符号の説明】
【０１１６】
１０、２０、４５、４５ａ  マスク
１０ａ、２０ａ  ブロック
１０ｂ、２０ｂ、４６、４６ａ  マスクパターン
１０ｃ、２０ｃ  参照環境領域範囲
１１、１２、１３、１４、１５、１６  基本パターン
１２ａ、１３ａ、２２ａ、２３ａ  補正対象パターン
１２ｂ、１３ｂ、１２ｄ、１３ｄ、２２ｂ、２３ｂ、２２ｄ、２３ｄ  エッジ
１２ｃ、１３ｃ、２２ｃ、２３ｃ  補正パターン
１７ａ、１７ｂ、１７ｃ、２７ａ、２７ｂ、２７ｃ  補正情報ラベル
２１、２２、２３、２４、２５、２６  基本パターン
２７  周辺パターン
４１、４１ａ  レイアウト設計データ
４２、４２ａ  レイヤ発生ルール
４３、４３ａ  パターン補正ルール
４４、４４ａ  マスクパターンデータ
４７、４７ａ  シリコン基板
４８、４８ａ  チップ領域
５０  パターン補正システム
５１  パターン発生装置
５２  マスクパターンデータ処理装置
５３  マスクパターンデータ補正装置
５４  マスクパターンデータ作成装置
５５  他の第１の補正装置
５６  他の第２の補正装置
５７  コンピュータ
５８  記憶媒体
５９  入力部
６０  出力部
６１  記憶部
６２  ＣＰＵ
【図１】
2006195087.tif 000003
【図２】
2006195087.tif 000004
【図３】
2006195087.tif 000005
【図４】
2006195087.tif 000006
【図５】
2006195087.tif 000007
【図６】
2006195087.tif 000008
【図７】
2006195087.tif 000009
【図８】
2006195087.tif 000010
【図９】
2006195087.tif 000011
【図１０】
2006195087.tif 000012
【図１１】
2006195087.tif 000013
【図１２】
2006195087.tif 000014