(57)【要約】【課題】  スタックヴィア構造をとるビルドアッププリント配線基板のはんだ接合部の信頼性を向上させる。【解決手段】  ビルドアッププリント配線基板および電子部品との接合構造において、最外層のスタックヴィアを導電性ペーストで形成した。【選択図】  図１
2006135153.tif 000002
【特許請求の範囲】
【請求項１】
スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接続するプリント配線基板において、前記スタックヴィアの少なくとも最外層に形成されたスタックヴィアを導電性ペーストで形成したこと特徴とするビルドアッププリント配線基板および電子部品との接合構造。
【請求項２】
スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接続するプリント配線基板において、前記スタックヴィアの少なくとも最表層銅箔ランドからパターンを引き出して電子部品の接続ランドと接続することを特徴とするビルドアッププリント配線基板および電子部品との接合構造。
【請求項３】
前記請求項１記載のスタックヴィアの表層銅ランドが電子部品の接続ランドと兼用されている場合少なくとも最外層のスタックヴィアを導電性ペーストで形成したこと特徴とするビルドアッププリント配線基板および電子部品との接合構造。
【請求項４】
前記請求項２記載のスタックヴィアの少なくとも最外層のスタックヴィアを導電性ペーストで形成したこと特徴とするビルドアッププリント配線基板および電子部品との接合構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を前記ビルドアッププリント配線基板に実装する構成に於いて、特に、ビルドアッププリント配線基板のスタックヴィア構造と電子部品を搭載する銅箔ランドの配置手法に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタルカメラに代表される携帯用機器は、高機能化及び小型化が一段と進み、これらに使用される各種半導体装置は薄くて小型の物が要求されている。この要求に対応した多ピン用の各種半導体装置のパッケージ構造として、接続端子として表面に複数のはんだボールを格子状に配置して突出せしめ半導体Ｓｉチップを樹脂で封止した、ボールグリッドアレイ（ＢＧＡ）やチップサイズパッケージ（ＣＳＰ）と称されるエリアアレイ型半導体装置が提案されている。
【０００３】
これらＢＧＡやＣＳＰを実装するプリント配線基板には、エリアアレイ型半導体装置の狭ピッチ、多ピン化に対応した、ビルドアップ配線基板が提案されている。
【０００４】
狭ピッチ、多ピン化に対応したビルドアッププリント配線基板の更なる高密度化を図るために、ビルドアッププリント配線基板の層間信号接続をスタック状に形成したヴィア構造とするスタックヴィアビルドアッププリント配線基板も提案されている。
【０００５】
このスタックヴィア構造のビルドアッププリント配線基板を用いることで、プリント配線基板の配線密度の向上や設計自由度の向上を図り高密度化が実現可能となる。
【０００６】
スタックヴィア構造のビルドアッププリント配線基板で、スタックヴィアの層間接続信頼性を向上させる手法として、特開２００３−２３２５１や特開２００３−３０４０６１に示されるように、ビルドアッププリント配線基板のスタックヴィア形成部に層間絶縁層として使われる樹脂材料に線膨張係数の小さい材料を使用する手法が提案され、ヴィアホール近傍の層間接続樹脂層に発生する応力を低減し、層間接続樹脂層に発生するクラックを抑制していた。
【特許文献１】特開２００３−２３２５１
【特許文献２】特開２００３−３０４０６１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上記従来例の特開２００３−２３２５１や特開２００３−３０４０６１に示されたスタックヴィア構造をとるビルドアッププリント配線基板では、ヴィアホール近傍の層間接続樹脂層にクラックが発生するケースに対しては有効であるが、スタックヴィア上の銅箔ランドが電子部品接合用の電極と兼用される多くの場合には、銅箔ランドと電子部品電極を接合するはんだに、ヒートサイクル試験に代表される熱ストレス試験を与えた場合、非常に短い試験サイクルではんだ接合部にクラックが発生するという問題があった。
【０００８】
上記従来例の開示では、はんだ接合部のクラックについては言及していないが、スタックヴィア構造をとるビルドアッププリント配線基板特有の構造的な問題として、ヴィアホール近傍の層間接続樹脂層にクラックが発生するメカニズムと同様なメカニズムで、はんだ接合部でのはんだクラックが発生したと筆者らは推察するに至った。
【０００９】
以上の推察に基づいた本出願に係る第１の発明の目的は、上記問題点を解決するために為されたもので、スタックヴィア構造のビルドアッププリント配線基板の銅箔ランドと電子部品電極を接合するはんだのクラックを発生させず、はんだ接合部の破断寿命を伸ばし信頼性の高いビルドアッププリント配線基板と電子部品とのはんだ接合構造を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本出願に係る第１の発明は、スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接合する構造において、前記ビルドアッププリント配線基板の少なくとも最外層に形成されたスタックヴィアを導電性ペーストで形成したことを特徴とする。
【００１１】
上記構成に於いて、スタックヴィアの少なくとも最外層に形成されたスタックヴィアを金属と樹脂からなる導電性ペーストで形成する手段により、最外層の層間絶縁樹脂と導電性ペーストの線膨張係数がほぼ等しくなるので、層間絶縁樹脂と導電性ペーストの間に働く応力は、従来の層間絶縁樹脂の線膨張係数を小さくし、銅のスタックヴィアを形成した場合に比べて更に小さくなり、スタックヴィア構造をとるビルドアッププリント配線基板の銅箔ランドと電子部品電極を接合するはんだへの応力緩和が可能となる。
【００１２】
上記目的を達成するため、本出願に係る第２の発明は、スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接合する構造において、前記スタックヴィアの表層銅箔ランドからパターンを引き出して電子部品の接合用銅ランドと接続することを特徴とする。
【００１３】
上記構成に於いて、スタックヴィアの表層銅箔ランドからパターンを引き出して電子部品の接合用銅ランドとを接続する手段により、前記スタックヴィアの銅箔ランドと電子部品の銅箔ランドを兼用しないスタックヴィア構造をとるビルドアッププリント配線基板構造が可能となり、電子部品の接合用銅箔ランド直下にスタックヴィアが形成されないので、はんだ接合部への応力緩和が可能となる。
【発明の効果】
【００１４】
以上説明したように、本出願に係る第１の発明によれば、スタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接合する構造において、前記スタックヴィアの少なくとも最外層に形成されたスタックヴィアを導電性ペーストで形成したことにより、最外層の層間絶縁樹脂と導電性ペーストの線膨張係数がほぼ等しくなり、層間絶縁樹脂と導電性ペーストの間に働く応力は、従来の層間絶縁樹脂の線膨張係数を小さくし、銅メッキによるスタックヴィアを形成した場合に比べて更に小さくできる。従ってビルドアッププリント配線基板の銅箔ランドと電子部品電極を接合するはんだへの応力緩和が可能となり、はんだ接合部の信頼性向上を図ることができる。
【００１５】
また、本発明のスタックヴィア構造をとるビルドアッププリント配線基板と電子部品を接合する構造において、前記スタックヴィアの表層銅箔ランドからパターンを引き出して電子部品の接合用銅箔ランドと接続することにより、前記スタックヴィアの銅箔ランドと電子部品の銅箔ランドを兼用しないスタックヴィア構造をとるビルドアッププリント配線基板構造が可能となり、電子部品の接合用銅箔ランド直下にスタックヴィアが形成されないので、はんだ接合部への応力緩和が可能となる。従ってビルドアッププリント配線基板の銅箔ランドと電子部品電極を接合するはんだへの応力緩和が可能となり、はんだ接合部の信頼性向上を図ることができる。
【発明を実施するための最良の形態】
【００１６】
まず本発明を実施するための最良の実施形態について述べる。本実施形態のビルドアッププリント配線基板は、コア層のプリント配線基板を一般的な多層基板製造プロセスにより作製し、このコア層を核にして両面に３段のビルドアップ層を順次形成し、階層の異なるヴィアホール同士がスタッキングしたヴィア構造となるように形成されている。
【００１７】
コア層に近い１段目と２段目のスタックヴィアは、層間絶縁樹脂を積層した後レーザにより所望の位置に穴明けし、穴内を銅メッキによるフィルドメッキでヴィアホール内全体を銅で充填し、最後に所望の配線パターンをエッチングにより形成する。
【００１８】
２段目のスタックヴィア上に形成する３段目のビルドアップ層は、３段目の層間絶縁樹脂を予めレーザで所望の位置に穴明けし、穴内に印刷法やディスペンス法で導電性ペーストを形成した後、キャリアテープに貼り付けた最外層銅箔と共に熱プレスにより圧着し層間接続を行い、最後に表層のパターンをエッチングにより形成したことを特徴とする。
【００１９】
本実施の形態で用いる導電性ペーストとしては、銀ペーストや銅ペーストが挙げられ、ペーストの線膨張係数はペーストを構成する樹脂材料の特性で調整することが可能である。
【００２０】
また、本実施の形態で用いる層間絶縁樹脂は、前記導電性ペーストとの線膨張係数が可能な限り一致する材料を選択することが望ましい。
【００２１】
（第一の実施例）
本発明の実施例を図面に沿って説明する。
【００２２】
図１が本発明の特徴を最も良く表した図で、スタックヴィアを形成したビルドアッププリント配線基板にＣＳＰを搭載した断面図である。
【００２３】
本発明のスタックヴィアを形成したビルドアッププリント配線基板は、コア層表層のパターニングされた銅箔ランド１２上に片側に銅箔が接着された層間絶縁樹脂を積層した後、レーザで銅箔ランド１２の真上の位置から層間絶縁樹脂層に穴明けする。この絶縁樹脂層に穴明けした部分に一段目のスタックヴィア１１を銅メッキで形成し穴内まで銅で充填し、必要なパターンをエッチングにより形成する。
【００２４】
更に同様の手法で、パターニングされた銅箔ランド１０上に片側に銅箔が接着された層間絶縁樹脂を積層した後、レーザで銅箔ランド１０の真上の位置から層間絶縁樹脂層に穴明けする。この絶縁樹脂層に穴明けした部分に二段目のスタックヴィア９を銅メッキで形成し穴内まで銅で充填し、必要なパターンをエッチングにより形成する。
【００２５】
一方スタックヴィア３段目の最外層を形成する層間絶縁樹脂シートは、層間絶縁樹脂シートを積層する前にレーザで所望の位置に穴明けし、この穴明けした３段目スタック部分７に導電性ペーストを印刷法で充填した後積層する。さらに予めキャリアテープ全面に銅箔を貼り付けた銅箔シートをパターニングし、このパターニングしたキャリア付き銅箔シートを３段目の最外層を形成する層間絶縁樹脂シートの上に積層後、一括して熱プレスで圧着し、必要なパターンをエッチングにより形成し３段スタックヴィア構成のビルドアッププリント配線基板が完成する。
【００２６】
ここで層間絶縁樹脂シート４はガラス繊維やアラミド繊維をエポキシ樹脂に含浸させたプリプレグ材で、ｚ方向の線膨張係数は一般的に４０〜８０ｐｐｍである。一方銅の線膨張係数は、１６．５ｐｐｍであるが、本発明で３段目のスタックヴィアに用いた導電性ペーストは４０ｐｐｍであり、層間絶縁樹脂シートと最外層のスタックヴィア７の線膨張係数がほぼ等しくなる。
【００２７】
このような構成を取ることによって、−２５℃⇔＋１２５℃の熱ストレスを与える加速試験（熱衝撃試験）結果として、従来４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、はんだ接合部の接合信頼性が向上した。
【００２８】
（第二の実施例）
図２、図４は本発明の第二の実施形態を表した図で、図２はスタックヴィアを形成したビルドアッププリント配線基板にＣＳＰを搭載した断面図であり、図４はＣＳＰが搭載されていない状態の平面図である。
【００２９】
この実施形態は、第一の実施形態に対して、更にスタックヴィアの位置をＣＳＰの部品ランド直下から移動させた場合であり、絶縁層４とスタックヴィアの導電性ペーストとの間に線膨張係数の差が多少あった場合でも、接合部のはんだへ応力集中が発生しない構成であり、その他は第一の実施形態と同様の構成である。
【００３０】
このような構成の場合でも、第一の実施形態と同様、−２５℃⇔＋１２５℃の熱ストレスを与える加速試験（熱衝撃試験）結果として、従来４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、はんだ接合部の接合信頼性が向上した。
【００３１】
（第三の実施例）
図３、図４は本発明の第三の実施形態を表した図で、図３はスタックヴィアを形成したビルドアッププリント配線基板にＣＳＰを搭載した断面図であり、図４はＣＳＰが搭載されていない状態の平面図である。
【００３２】
この実施形態は、第二の実施形態に対して、更に３段目のスタックヴィアを１段目、２段目と同じ銅メッキで形成した場合であり、絶縁層４とスタックヴィアの銅メッキとの間に線膨張係数の差が多少あった場合でも、接合部のはんだへ応力集中が発生しない構成であり、その他は第一の実施形態と同様の構成である。
このような構成の場合でも、第一の実施形態と同様、−２５℃⇔＋１２５℃の熱ストレスを与える加速試験（熱衝撃試験）結果として、従来４００サイクルではんだ接合部が破断していたものが、１０００サイクルでも破断せず、はんだ接合部の接合信頼性が向上した。
【００３３】
以上三つの実施例について述べてきたが、本発明はこれに限ったわけではなく、スタックヴィアの段数は多くても少なくても構わない。また導電性ペーストのスタックヴィア内への形成方法も、ビルドアッププリント配線基板のヴィア形成をペーストで行う手法であれば構わない。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施例を示す断面図。
【図２】本発明の第２の実施例を示す断面図。
【図３】本発明の第３の実施例を示す断面図。
【図４】本発明の第２、第３の実施例を示す平面図。
【符号の説明】
【００３５】
１  ＣＳＰのパッケージ
２  ＣＳＰのＳｉチップ
３  はんだボール
４  層間絶縁樹脂（ガラスエポキシ材）
５  ソルダーレジスト
６  銅箔ランド
７  導電性ペーストで形成された３段目スタックヴィア
８  内層１層目の３段目スタックヴィア接続パッド
９  銅メッキで充填形成された２段目スタックヴィア
１０  内層２層目の３段目スタックヴィア接続パッド
１１  銅メッキで充填形成された１段目スタックヴィア
１２  内層３層目の３段目スタックヴィア接続パッド
１３  内層信号線
１４  ＣＳＰ接合用表層銅箔ランド
１５  ＣＳＰ接合用表層銅箔ランドとスタックヴィアを接続するパターン
１６  スタックヴィア表層銅箔ランド
１７  銅メッキで充填形成された３段目スタックヴィア
【図１】
2006135153.tif 000003
【図２】
2006135153.tif 000004
【図３】
2006135153.tif 000005
【図４】
2006135153.tif 000006