(57)【要約】【課題】  ソフトウエアの処理負荷を軽減し、処理速度を向上させることができるデータ転送制御装置を提供する。【解決手段】  ＤＭＡ転送要求信号生成部１０は、ＨＤＤ３からのＨＤＤ側ＤＭＡＲＥＱ信号がアサートされた場合、Ｉ／Ｏ装置２への汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をアサートし、５１２バイトカウンタ１１は、Ｉ／Ｏ装置２によって出力されたデータのバイト数が所定のバイト数になるまでカウントし、プロトコル変換部３０は、Ｉ／Ｏ装置２によって出力されたデータをＡＴＡインターフェイスのプロトコルに準拠したデータに変換してＨＤＤ３へ出力し、ＤＭＡ転送要求信号生成部１０は、５１２バイトカウンタ１１によって所定のバイト数までカウントされた場合に汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をネゲートし、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされない場合、再度汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をアサートする。【選択図】      図１
2006277377.tif 000002
【特許請求の範囲】
【請求項１】
汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置とＡＴＡインターフェイス規格に準拠したデータ記憶装置とのデータ転送を制御するデータ転送制御装置であって、
前記データ記憶装置から入力されるデータ転送を要求するための第１のデータ転送要求信号がアサートされた場合、前記Ｉ／Ｏ装置へ出力するデータ転送を要求するための第２のデータ転送要求信号をアサートする信号生成手段と、
第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータのバイト数が所定のバイト数になるまでカウントするカウント手段と、
第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータを前記ＡＴＡインターフェイス規格のプロトコルに準拠したデータに変換し、前記データ記憶装置へ出力するデータ出力手段とを備え、
前記信号生成手段は、前記カウント手段によって所定のバイト数までカウントされた場合に第２のデータ転送要求信号をネゲートし、第１のデータ転送要求信号がネゲートされない場合、再度第２のデータ転送要求信号をアサートすることを特徴とするデータ転送制御装置。
【請求項２】
前記カウント手段は、第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータのバイト数が、前記データ記憶装置の１セクタに相当するバイト数になるまでカウントすることを特徴とする請求項１記載のデータ転送制御装置。
【請求項３】
前記信号生成手段は、前記カウント手段によって所定のバイト数までカウントされた場合に第２のデータ転送要求信号をネゲートするとともに、第１のデータ転送要求信号をネゲートするためのストップ信号をアサートし、前記ストップ信号がアサートされることでネゲートされた第１のデータ転送要求信号がアサートされた場合、再度第２のデータ転送要求信号をアサートすることを特徴とする請求項１又は２記載のデータ転送制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置とＡＴＡインターフェイス規格に準拠したデータ記憶装置とのデータ転送を制御するデータ転送制御装置に関するものである。
【背景技術】
【０００２】
従来より、所定のインターフェイス規格を用いて２つのディスクドライブ間でデータを転送するデータ転送方法が知られている（例えば、特許文献１参照）。この従来のデータ転送方法において、各ディスクドライブのインターフェイスのプロトコルが異なる場合がある。
【０００３】
汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置から、ＡＴＡインターフェイス規格に準拠したＨＤＤへデータを転送する場合、汎用Ｉ／Ｏインターフェイス規格とＡＴＡインターフェイス規格とでは、使用するプロトコルが異なるため、プロトコル変換が必要となる。このような場合、Ｉ／Ｏ装置とＨＤＤとを接続するブリッジ回路が設けられる。図３は、Ｉ／Ｏ装置とＨＤＤとを接続する従来のブリッジ回路の構成を示すブロック図である。
【０００４】
ブリッジ回路１０１は、Ｉ／Ｏ装置１０２へデータ転送を要求するＤＭＡ転送要求信号（ＤＭＡＲＥＱ信号）を生成するＤＭＡ転送要求信号生成部１１０と、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置１０２から入力されたデータを一時的に記憶するバッファメモリ１２０とを備える。
【０００５】
汎用Ｉ／Ｏインターフェイス規格で規定されているＤＭＡプロトコルと、ＡＴＡインターフェイス規格で規定されているＤＭＡプロトコル（例えば、Ｕｌｔｒａ  ＤＭＡ）とは動作が異なる。そのため、ブリッジ回路１０１は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）方式で構成されるバッファメモリ１２０を備える。つまり、ブリッジ回路１０１は、一方のインターフェイスから出力されたデータを一旦このバッファメモリ１２０に蓄えてから、他方のインターフェイスにそのＤＭＡプロトコルに準拠した手順でデータを転送する。
【０００６】
図４は、従来のブリッジ回路におけるデータ転送のタイミングを示すタイミングチャートである。なお、図４に示すタイミングチャートは、Ｉ／Ｏ装置１０２からＨＤＤ１０３へデータを転送するタイミングを示している。
【０００７】
図４に示すように、Ｉ／Ｏ装置１０２からＨＤＤ１０３へデータを書き込む場合、まず、ＨＤＤ１０３側からのＤＭＡＲＥＱ信号がアサートされ、データ転送が開始される（タイミングＰ１）。ブリッジ回路１０１のＤＭＡ転送要求信号生成部１１０は、ＨＤＤ１０３側からのＤＭＡＲＥＱ信号がアサートされると、Ｉ／Ｏ装置１０２側へのＤＭＡＲＥＱ信号をアサートする（タイミングＱ１）。そして、Ｉ／Ｏ装置１０２からＨＤＤ１０３へのデータ転送が行われるが、問題となるのは、そのデータ転送終了時の処理である。
【０００８】
上述したとおり、ブリッジ回路１０１は内部にバッファメモリ１２０を備えている。そのため、Ｉ／Ｏ装置１０２からのデータ転送が、ＨＤＤ１０３へのデータ転送よりも先に終了し（タイミングＱ２）、その後、バッファメモリ１２０からＨＤＤ１０３へデータが転送されてＨＤＤ１０３側とのデータ転送が終了し、ＨＤＤ１０３側からのＤＭＡＲＥＱ信号がネゲートされる（タイミングＰ２）。
【０００９】
この場合、ブリッジ回路１０１は、Ｉ／Ｏ装置１０２側へのＤＭＡＲＥＱ信号を、ＨＤＤ１０３側からのＤＭＡＲＥＱ信号よりも先にネゲートしなければならない。したがって、ブリッジ回路１０１は、今のデータ転送が最終である事を何らかの方法で予め認識しておく必要がある。
【００１０】
従来のブリッジ回路１０１では、ブリッジ回路１０１内にデータ転送サイズを設定するための転送サイズレジスタ１１１を設け、データ転送起動時に毎回ソフトウエアにてデータ転送サイズを設定するようにしている。予めデータ転送サイズを設定しておくことで、ブリッジ回路１０１は、いくつデータを転送したらＩ／Ｏ装置１０２側へのＤＭＡＲＥＱ信号をネゲートすればよいかを認識することができる。
【００１１】
このように、従来の技術においては、互いにプロトコルが異なるＩ／Ｏ装置１０２とＨＤＤ１０３との間でデータ転送を行う場合、ＤＭＡによるデータ転送動作を行う前に、毎回転送するデータサイズをブリッジ回路１０１にソフトウエアにて設定する必要があった。
【特許文献１】特開２００４−９４４７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
汎用Ｉ／Ｏインターフェイスに準拠したＩ／Ｏ装置と、ＡＴＡインターフェイス規格に準拠したＨＤＤとの間でデータ転送を行う場合、ソフトウエアは本体基板上のＤＭＡコントローラに対し転送されるデータサイズを設定し、ＨＤＤに対してもデータサイズを設定する。これに加え、ブリッジ回路を備えている場合は、更にその情報（データサイズ）をブリッジ回路にも設定する必要がある。
【００１３】
しかしながら、同じ情報を複数のデバイスに設定することは明らかに手間であり、データの読み出し又は書き込みの度にデータサイズの設定を行うことは処理速度の低下に繋がる虞がある。特に、ブリッジ回路は、あくまでハードウエアの都合により設けられている回路であるため、データサイズの設定をソフトウエアにより行うことは、ソフトウエアの処理負荷を増大させるものである。
【００１４】
本発明は、上記の問題を解決するためになされたもので、ソフトウエアの処理負荷を軽減し、処理速度を向上させることができるデータ転送制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明に係るデータ転送制御装置は、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置とＡＴＡインターフェイス規格に準拠したデータ記憶装置とのデータ転送を制御するデータ転送制御装置であって、前記データ記憶装置から入力されるデータ転送を要求するための第１のデータ転送要求信号がアサートされた場合、前記Ｉ／Ｏ装置へ出力するデータ転送を要求するための第２のデータ転送要求信号をアサートする信号生成手段と、第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータのバイト数が所定のバイト数になるまでカウントするカウント手段と、第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータを前記ＡＴＡインターフェイス規格のプロトコルに準拠したデータに変換し、前記データ記憶装置へ出力するデータ出力手段とを備え、前記信号生成手段は、前記カウント手段によって所定のバイト数までカウントされた場合に第２のデータ転送要求信号をネゲートし、第１のデータ転送要求信号がネゲートされない場合、再度第２のデータ転送要求信号をアサートする。
【００１６】
この構成によれば、ＡＴＡインターフェイス規格に準拠したデータ記憶装置から入力されるデータ転送を要求するための第１のデータ転送要求信号がアサートされた場合、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置へ出力するデータ転送を要求するための第２のデータ転送要求信号がアサートされる。そして、第２のデータ転送要求信号がアサートされることでＩ／Ｏ装置によって出力されたデータのバイト数が所定のバイト数になるまでカウントされる。第２のデータ転送要求信号がアサートされることでＩ／Ｏ装置によって出力されたデータがＡＴＡインターフェイス規格のプロトコルに準拠したデータに変換され、データ記憶装置へ出力される。そして、所定のバイト数までカウントされた場合に第２のデータ転送要求信号がネゲートされ、第１のデータ転送要求信号がネゲートされない場合、再度第２のデータ転送要求信号がアサートされ、Ｉ／Ｏ装置からデータが転送される。
【００１７】
したがって、Ｉ／Ｏ装置から所定のバイト数のデータが転送されると、Ｉ／Ｏ装置へデータ転送を要求する第２のデータ転送要求信号がネゲートされるので、ソフトウエアによるデータサイズの設定が不要となり、ソフトウエアの処理負荷を軽減し、処理速度を向上させることができる。
【００１８】
また、上記のデータ転送制御装置において、前記カウント手段は、第２のデータ転送要求信号がアサートされることで前記Ｉ／Ｏ装置によって出力されたデータのバイト数が、前記データ記憶装置の１セクタに相当するバイト数になるまでカウントすることが好ましい。
【００１９】
この構成によれば、第２のデータ転送要求信号がアサートされることでＩ／Ｏ装置によって出力されたデータのバイト数が、データ記憶装置の１セクタに相当するバイト数になるまでカウントされる。そして、データ記憶装置の１セクタに相当するバイト数までカウントされた場合に第２のデータ転送要求信号がネゲートされ、第１のデータ転送要求信号がネゲートされない場合、再度第２のデータ転送要求信号がアサートされ、Ｉ／Ｏ装置からデータが再度転送される。
【００２０】
したがって、データ記憶装置がデータを記憶する際の最小単位である１セクタ毎にデータ転送を継続するか否かの判定が行われるので、データ転送を確実に行うことができ、ソフトウエアによるデータサイズの設定を不要とすることができる。
【００２１】
また、上記のデータ転送制御装置において、前記信号生成手段は、前記カウント手段によって所定のバイト数までカウントされた場合に第２のデータ転送要求信号をネゲートするとともに、第１のデータ転送要求信号をネゲートするためのストップ信号をアサートし、前記ストップ信号がアサートされることでネゲートされた第１のデータ転送要求信号がアサートされた場合、再度第２のデータ転送要求信号をアサートすることが好ましい。
【００２２】
この構成によれば、所定のバイト数までカウントされた場合に第２のデータ転送要求信号がネゲートされるとともに、第１のデータ転送要求信号をネゲートするためのストップ信号がアサートされる。その後、ストップ信号がアサートされることでネゲートされた第１のデータ転送要求信号がアサートされた場合、再度第２のデータ転送要求信号がアサートされ、Ｉ／Ｏ装置からデータが再度転送される。
【００２３】
したがって、データの転送が完了したにもかかわらず、第１のデータ転送要求信号がネゲートされないという状態を解消することができ、データ記憶装置へのデータ転送が終了していない場合は、再度第１のデータ転送要求信号がアサートされるので、この第１のデータ転送要求信号のアサートによりデータ転送の継続を判断することができる。
【発明の効果】
【００２４】
本発明によれば、Ｉ／Ｏ装置から所定のバイト数のデータが転送されると、Ｉ／Ｏ装置へデータ転送を要求する第２のデータ転送要求信号がネゲートされるので、ソフトウエアによるデータサイズの設定が不要となり、ソフトウエアの処理負荷を軽減し、処理速度を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施の形態によるデータ転送制御装置について図面を参照しながら説明する。図１は、本発明の一実施の形態によるデータ転送制御装置の構成を示すブロック図である。なお、図１に示すブリッジ回路１がデータ転送制御装置の一例に相当し、ＨＤＤ３がデータ記憶装置の一例に相当する。
【００２６】
図１において、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置２と、ＡＴＡインターフェイス規格に準拠したハードディスクドライブ（以下、「ＨＤＤ」と略す）３とのデータ転送を制御するブリッジ回路１は、ＤＭＡ転送要求信号生成部１０、バッファメモリ２０及びプロトコル変換部３０を備えて構成される。ＨＤＤ３は、データを書き込む場合、ブリッジ回路１へ出力する、データ転送を要求するためのＤＭＡ転送要求信号（ＨＤＤ側ＤＭＡＲＥＱ信号）をアサートする。
【００２７】
ＤＭＡ転送要求信号生成部１０は、Ｉ／Ｏ装置２へのＤＭＡ転送要求信号（汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号）を生成し、生成したＤＭＡ転送要求信号をＩ／Ｏ装置２へ出力する。ＤＭＡ転送要求信号生成部１０は、ＨＤＤ３から出力されるＤＭＡ転送要求信号（ＨＤＤ側ＤＭＡＲＥＱ信号）がアサートされた場合、Ｉ／Ｏ装置２へ出力するＤＭＡ転送要求信号をアサートする。
【００２８】
ＤＭＡ転送要求信号生成部１０は、５１２バイトカウンタ１１を備える。５１２バイトカウンタ１１は、Ｉ／Ｏ装置２によって出力されたデータのバイト数が５１２バイトになるまでカウントする。通常、ＨＤＤは、セクタ単位でデータを記憶する。本実施の形態における１セクタは、５１２バイトである。そのため、データ転送も５１２バイト単位で行われ、データ転送が終了する際も必ず５１２バイト単位で終了することとなる。そこで、ＤＭＡ転送要求信号生成部１０は、Ｉ／Ｏ装置２から５１２バイトのデータが転送される毎に汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をネゲートすることで、データ転送の終了をＩ／Ｏ装置２へ通知する。
【００２９】
Ｉ／Ｏ装置２は、ブリッジ回路１から入力される、データ転送を要求するためのＤＭＡ転送要求信号（汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号）がアサートされた場合、データをブリッジ回路１へ転送する。バッファメモリ２０は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ  Ｆｉｒｓｔ−Ｏｕｔ）方式で動作し、Ｉ／Ｏ装置２から入力されたデータを一時的に記憶し、プロトコル変換部３０へ出力する。
【００３０】
プロトコル変換部３０は、バッファメモリ２０から出力されたデータをＡＴＡインターフェイス規格のプロトコルに準拠したデータに変換し、プロトコル変換したデータをＨＤＤ３へ出力する。Ｉ／Ｏ装置２が準拠するインターフェイス規格には、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＥＴＨＥＲＮＥＴ（登録商標）、また、製品の性能拡張用に設けたバスインターフェイス等の汎用Ｉ／Ｏインターフェイス規格が使用され、ＨＤＤ３が準拠するインターフェイス規格には、ＡＴＡインターフェイス規格が使用されるが、このＡＴＡインターフェイス規格と、Ｉ／Ｏ装置２が準拠する汎用Ｉ／Ｏインターフェイス規格とではプロトコルが異なる。そのため、プロトコル変換部３０は、Ｉ／Ｏ装置２によって入力されたデータをＡＴＡインターフェイス規格のプロトコルに準拠したデータに変換する。
【００３１】
なお、本実施の形態において、ＤＭＡ転送要求信号生成部１０が信号生成手段の一例に相当し、５１２バイトカウンタ１１がカウント手段の一例に相当し、プロトコル変換部３０がデータ出力手段の一例に相当し、ＨＤＤ側ＤＭＡＲＥＱ信号が第１のデータ転送要求信号の一例に相当し、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号が第２のデータ転送要求信号の一例に相当する。
【００３２】
ここで、図１に示すブリッジ回路１の動作について説明する。図２は、図１に示すブリッジ回路におけるデータ転送のタイミングの一例を示すタイミングチャートである。なお、図２に示すタイミングチャートは、Ｉ／Ｏ装置２からＨＤＤ３へデータを転送する際のタイミングを示している。
【００３３】
なお、ＨＤＤ３からデータを読み出す場合、すなわち、ＨＤＤ３からＩ／Ｏ装置２へデータを転送する場合は、ＨＤＤ側ＤＭＡＲＥＱ信号が汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号よりも先にネゲートするので、ブリッジ回路１０１は、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされたか否かを判定し、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされた場合、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をネゲートする。このように、ＨＤＤ３からデータを読み出す場合は、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされたか否かを判定することにより、汎用Ｉ／Ｏ側のデータの転送終了判定を行うことができる。
【００３４】
ＨＤＤ３にデータの書き込みが行われる場合、まず、ＨＤＤ３は、データ転送を要求するためのＨＤＤ側ＤＭＡＲＥＱ信号をブリッジ回路１へ出力する。すなわち、ＨＤＤ３は、データ転送を要求するためにブリッジ回路１へ出力されているＨＤＤ側ＤＭＡＲＥＱ信号をアサートする（タイミングＡ１）。
【００３５】
次に、ブリッジ回路１のＤＭＡ転送要求信号生成部１０は、データ転送を要求するための汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をＩ／Ｏ装置２へ出力する。すなわち、ＤＭＡ転送要求信号生成部１０は、データ転送を要求するためにＩ／Ｏ装置２へ出力されている汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をアサートする（タイミングＢ１）。
【００３６】
Ｉ／Ｏ装置２は、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号が入力されると、汎用Ｉ／Ｏ側ＤＭＡ転送要求アクノリッジ信号（ＤＭＡＡＣＫｎ信号）をブリッジ回路１へ出力する。すなわち、Ｉ／Ｏ装置２は、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされると、ブリッジ回路１へ出力されている汎用Ｉ／Ｏ側ＤＭＡＡＣＫｎ信号をアサートする（タイミングＢ２）。
【００３７】
次に、Ｉ／Ｏ装置２は、データの転送を開始する。ブリッジ回路１は、ＩＯＷｎ信号の立ち上がりエッジで２バイトずつデータをバッファメモリ２０へ書き込む（期間Ｂ３）。プロトコル変換部３０は、バッファメモリ２０に記憶されたデータを、ＡＴＡインターフェイスのプロトコルに準拠するデータに変換し、変換したデータをＨＤＤ３へ出力する。
【００３８】
ブリッジ回路１は、汎用Ｉ／Ｏ側ＤＭＡＡＣＫｎ信号が入力されると、ＨＤＤ側ＤＭＡ転送要求アクノリッジ信号（ＤＭＡＡＣＫｎ信号）をＨＤＤ３へ出力するとともに、ＳＴＯＰ信号をネゲートする。すなわち、ブリッジ回路１は、汎用Ｉ／Ｏ側ＤＭＡＡＣＫｎ信号がアサートされると、ＨＤＤ３へ出力されているＨＤＤ側ＤＭＡＡＣＫｎ信号をアサートするとともに、ＳＴＯＰ信号をネゲートする（タイミングＡ２）。
【００３９】
同時に、ＨＤＤ３は、ＤＤＭＡＲＤＹｎ信号をアサートする（タイミングＡ２）。次に、ブリッジ回路１は、ＨＳＴＲＯＢＥ信号を出力する（タイミングＡ３）。ＨＤＤ３は、ＨＳＴＲＯＢＥ信号の立ち上がりエッジで２バイトずつデータを書き込む（期間Ａ４）。
【００４０】
一方、５１２バイトカウンタ１１は、ＩＯＷｎ信号の立ち上がりエッジをカウントすることで５１２バイトのデータが転送されたことを判断する。ＤＭＡ転送要求信号生成部１０は、Ｉ／Ｏ装置２によって送信されたデータが５１２バイトカウンタ１１によって５１２バイトまでカウントされた場合、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をネゲートする（タイミングＢ４）。そして、Ｉ／Ｏ装置２は、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされると、汎用Ｉ／Ｏ側ＤＭＡＡＣＫｎ信号をネゲートする（タイミングＢ５）。
【００４１】
ブリッジ回路１からＩ／Ｏ装置２へ出力される汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされることにより、Ｉ／Ｏ装置２からブリッジ回路１へのデータ転送が停止される。その後、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされなければ、ＤＭＡ転送要求信号生成部１０は、再び汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をアサートし、次のセクタ（５１２バイト）のデータ転送が開始される。
【００４２】
このように、ＡＴＡインターフェイス規格に準拠したＨＤＤ３から入力されるデータ転送を要求するためのＨＤＤ側ＤＭＡＲＥＱ信号がアサートされた場合、汎用Ｉ／Ｏインターフェイス規格に準拠したＩ／Ｏ装置２へ出力するデータ転送を要求するための汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされる。そして、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされることでＩ／Ｏ装置２によって出力されたデータのバイト数が所定のバイト数になるまでカウントされる。汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされることでＩ／Ｏ装置２によって出力されたデータがＡＴＡインターフェイスのプロトコルに準拠したデータに変換され、ＨＤＤ３へ出力される。そして、所定のバイト数までカウントされた場合に汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされ、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされない場合、再度汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされ、Ｉ／Ｏ装置２からデータが転送される。
【００４３】
したがって、Ｉ／Ｏ装置２から所定のバイト数のデータが転送されると、Ｉ／Ｏ装置２へデータ転送を要求する汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされるので、ソフトウエアによるデータサイズの設定が不要となり、ソフトウエアの処理負荷を軽減し、処理速度を向上させることができる。
【００４４】
また、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされることでＩ／Ｏ装置２によって出力されたデータのバイト数が、ＨＤＤ３の１セクタに相当するバイト数になるまでカウントされる。そして、ＨＤＤ３の１セクタに相当するバイト数までカウントされた場合に汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされ、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされない場合、再度汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされ、Ｉ／Ｏ装置２からデータが再度転送される。
【００４５】
したがって、ＨＤＤ３がデータを記憶する際の最小単位である１セクタ毎にデータ転送を継続するか否かの判定が行われるので、データ転送を確実に行うことができ、ソフトウエアによるデータサイズの設定を不要とすることができる。
【００４６】
ここで、ＡＴＡインターフェイス規格の規定によると、データ転送が終了してからＤＭＡＲＥＱ信号をネゲートするまでの時間は明記されていない。そのため、ブリッジ回路１は、ＨＤＤ３側へのデータ転送が終了したか否かの判定にＨＤＤ側ＤＭＡＲＥＱ信号のネゲートを用いることはできない。
【００４７】
そこで、本実施の形態では、ＨＤＤ３への５１２バイトのデータ転送が完了した後、ＨＤＤ３のデータ転送を一旦休止させる。具体的には、ＡＴＡインターフェイス規格に規定されているＨｏｓｔ＿Ｔｅｒｍｉｎａｔｉｎｇを利用する。このＨｏｓｔ＿Ｔｅｒｍｉｎａｔｉｎｇは、ＨＤＤ側ＤＭＡＲＥＱ信号のアサート中にＳＴＯＰ信号を用いてＤＭＡ転送を中止させる機能である。通常の終了手順では、図４に示すように、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされた後、ＳＴＯＰ信号がアサートされる。一方、Ｈｏｓｔ＿Ｔｅｒｍｉｎａｔｉｎｇを利用することにより、ＨＤＤ側ＤＭＡＲＥＱ信号がアサートされている間にＳＴＯＰ信号をアサートすることで、ＨＤＤ側ＤＭＡＲＥＱ信号をネゲートすることが可能となる。ＤＭＡ転送要求信号生成部１０は、５１２バイトのデータ転送が完了した後、ＳＴＯＰ信号を一旦アサートする（タイミングＡ５）。ＨＤＤ３は、ＳＴＯＰ信号がアサートされると、ＨＤＤ側ＤＭＡＲＥＱ信号をネゲートする（タイミングＡ６）。
【００４８】
ＨＤＤ３は、どれだけのデータを記憶するかを認識しているので、まだ最終データまで転送し終わっていない場合、再度ＨＤＤ側ＤＭＡＲＥＱ信号をアサートする（タイミングＡ７）。ＤＭＡ転送要求信号生成部１０は、ＨＤＤ側ＤＭＡＲＥＱ信号がアサートされたか否かでデータ転送の継続を判定する。ＤＭＡ転送要求信号生成部１０は、ＨＤＤ側ＤＭＡＲＥＱ信号がアサートされた場合、汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号をアサートし（タイミングＢ６）、データ転送を再開する。
【００４９】
このように、所定のバイト数までカウントされた場合に汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がネゲートされるとともに、ＨＤＤ側ＤＭＡＲＥＱ信号をネゲートするためのＳＴＯＰ信号がアサートされる。その後、ＳＴＯＰ信号がアサートされることでネゲートされたＨＤＤ側ＤＭＡＲＥＱ信号がアサートされた場合、再度汎用Ｉ／Ｏ側ＤＭＡＲＥＱ信号がアサートされ、Ｉ／Ｏ装置２からデータが再度転送される。
【００５０】
したがって、データの転送が完了したにもかかわらず、ＨＤＤ側ＤＭＡＲＥＱ信号がネゲートされないという状態を解消することができ、ＨＤＤ３へのデータ転送が終了していない場合は、再度ＨＤＤ側ＤＭＡＲＥＱ信号がアサートされるので、このＨＤＤ側ＤＭＡＲＥＱ信号のアサートによりデータ転送の継続を判断することができる。
【００５１】
なお、本実施の形態では、Ｉ／Ｏ装置２によって出力されたデータのバイト数が５１２バイトになるまでカウントする５１２バイトカウンタ１１を設けているが、本発明は特にこれに限定されない。例えば、ＨＤＤ３がデータを記憶する際の最小単位である１セクタが５１２バイトではない場合、ＨＤＤ３の１セクタに相当するバイト数になるまでカウントするカウンタを設けてもよい。
【００５２】
また、本実施の形態では、ハードディスクドライブをデータ記憶装置の一例として説明しているが、本発明は特にこれに限定されず、データ記憶装置は、ＣＤ−Ｒ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＡＭ等の光学的にデータを書き換え可能な記録媒体や、フレキシブルディスクやＭＯディスク等の磁気的にデータを書き換え可能な記録媒体であってもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施の形態によるデータ転送制御装置の構成を示すブロック図である。
【図２】図１に示すブリッジ回路におけるデータ転送のタイミングの一例を示すタイミングチャートである。
【図３】Ｉ／Ｏ装置とＨＤＤとを接続する従来のブリッジ回路の構成を示すブロック図である。
【図４】従来のブリッジ回路におけるデータ転送のタイミングを示すタイミングチャートである。
【符号の説明】
【００５４】
１    ブリッジ回路
２    Ｉ／Ｏ装置
３    ＨＤＤ
１０    ＤＭＡ転送要求信号生成部
１１    ５１２バイトカウンタ
２０    バッファメモリ
３０    プロトコル変換部
【図１】
2006277377.tif 000003
【図２】
2006277377.tif 000004
【図３】
2006277377.tif 000005
【図４】
2006277377.tif 000006