(57)【要約】【課題】動作速度検出装置及び動作速度検出方法を提供する。【解決手段】クロック信号に応答して動作するシステムのクロック信号に対する動作速度を検出し、このために遅延ブロック及び検出ブロックを備える動作速度検出装置において、遅延ブロックは、クロック信号を少なくとも所定の単位時間だけ順次に遅延させた第１遅延信号ないし第Ｎ(Ｎは整数)遅延信号を出力し、検出ブロックは、第１遅延信号ないし第Ｎ遅延信号及びクロック信号を利用してクロック信号に応答するシステムの動作速度を検出する第１検出信号ないし第Ｎ検出信号を出力する。クロック信号ＩＮを所定の単位時間だけ順次に遅延させた複数個の遅延信号を生成させる段階と、複数個の遅延信号及びクロック信号を利用して複数個の検出信号を出力する段階と、複数個の検出信号を利用してクロック信号に応答して動作するシステムのクロック信号に対する動作速度を判定する段階と、を含む動作速度検出方法。【選択図】      図１
2006220657.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を検出する動作速度検出装置において、
前記クロック信号を少なくとも所定の単位時間だけ順次に遅延させた第１遅延信号ないし第Ｎ(Ｎは１以上の整数)遅延信号を出力する遅延ブロックと、
前記第１遅延信号ないし第Ｎ遅延信号及び前記クロック信号を利用して前記クロック信号に応答するシステムの動作速度を検出する第１検出信号ないし第Ｎ検出信号を出力する検出ブロックと、を備えることを特徴とする動作速度検出装置。
【請求項２】
前記遅延ブロックは、
受信された前記クロック信号を前記単位時間遅延させた前記第１遅延信号を出力する第１遅延回路と、
受信された前記第１遅延信号を前記単位時間遅延させた前記第２遅延信号を出力する第２遅延回路と、
受信された第(Ｎ-１)遅延信号を前記単位時間遅延させた前記第Ｎ遅延信号を出力する第Ｎ遅延回路と、を備えることを特徴とする請求項１に記載の動作速度検出装置。
【請求項３】
前記第１遅延回路ないし第Ｎ遅延回路のそれぞれは、
少なくとも一つのバッファを備えることを特徴とする請求項２に記載の動作速度検出装置。
【請求項４】
前記単位時間は、
１ｎｓであることを特徴とする請求項２に記載の動作速度検出装置。
【請求項５】
前記検出ブロックは、
前記第１遅延信号を前記クロック信号と比較して前記クロック信号の遅延時間に関する情報を有する前記第１検出信号を出力する第１検出回路と、
前記第２遅延信号を前記クロック信号と比較して前記クロック信号の遅延時間に関する情報を有する前記第２検出信号を出力する第２検出回路と、
前記第Ｎ遅延信号を前記クロック信号と比較して前記クロック信号の遅延時間に関する情報を有する前記第Ｎ検出信号を出力する第Ｎ検出回路と、を備えることを特徴とする請求項１に記載の動作速度検出装置。
【請求項６】
前記第１検出回路ないし第Ｎ検出回路のそれぞれは、
前記クロック信号及び前記遅延信号を受信して前記検出信号を出力する排他的論理和ゲート、または、
受信した前記クロック信号及び前記遅延信号のブール演算値に相応する前記検出信号を出力する回路を備えることを特徴とする請求項５に記載の動作速度検出装置。
【請求項７】
前記動作速度検出装置は、
前記第１検出信号ないし第Ｎ検出信号を利用して前記クロック信号に応答するシステムの動作速度を判定する判定ブロックをさらに備えることを特徴とする請求項１に記載の動作速度検出装置。
【請求項８】
前記判定ブロックは、
前記第１検出信号ないし第Ｎ検出信号の全部または一部を選択して伝達するマルチプレクサと、
前記マルチプレクサの出力信号を利用して前記クロック信号に応答するシステムの動作速度を判定する判定回路と、
前記判定回路で判定された動作速度を保存及び出力する状態レジスタと、を備えることを特徴とする請求項７に記載の動作速度検出装置。
【請求項９】
クロック信号に応答して動作する複数個の機能ブロックを備えるシステムにおいて、
前記クロック信号に応答して動作する前記機能ブロックの動作速度を検出する動作速度検出装置をさらに備えることを特徴とするシステム。
【請求項１０】
前記システムは、
前記動作速度検出装置から検出された動作速度を利用して前記システムの動作電圧を変動させるか、前記クロック信号の周波数を変動させることを特徴とする請求項９に記載のシステム。
【請求項１１】
クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を検出する動作速度検出方法において、
前記クロック信号を所定の単位時間だけ順次に遅延させた複数個の遅延信号を生成させる段階と、
前記複数個の遅延信号及び前記クロック信号を利用して複数個の検出信号を出力する段階と、
前記複数個の検出信号を利用して前記クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を判定する段階と、を含むことを特徴とする動作速度検出方法。
【請求項１２】
前記複数個の遅延信号は、
受信された前記クロック信号を前記単位時間遅延させた第１遅延信号と、
受信された前記第１遅延信号を前記単位時間遅延させた第２遅延信号と、
受信された第(Ｎ-１)(Ｎは整数)遅延信号を単位時間遅延させた第Ｎ遅延信号と、を備えることを特徴とする請求項１１に記載の動作速度検出方法。
【請求項１３】
前記単位時間は、
１ｎｓであることを特徴とする請求項１２に記載の動作速度検出方法。
【請求項１４】
前記複数個の検出信号は、
前記第１遅延信号を前記クロック信号と比較した結果として前記クロック信号の遅延時間に関する情報を有する第１検出信号と、
前記第２遅延信号を前記クロック信号と比較した結果として前記クロック信号の遅延時間に関する情報を有する第２検出信号と、
前記第(Ｎ-１)遅延信号を前記クロック信号と比較した結果として前記クロック信号の遅延時間に関する情報を有する第Ｎ検出信号と、を備えることを特徴とする請求項１２に記載の動作速度検出方法。
【請求項１５】
前記動作速度を判定する段階は、
前記複数個の検出信号の全部または選択された一部の検出信号を利用して前記クロック信号に応答するシステムの動作速度を判定する段階と、
前記判定された動作速度を保存する段階と、を含むことを特徴とする請求項１１に記載の動作速度検出方法。
【請求項１６】
検出信号によって、メインクロック信号を利用してシステムのクロック信号を生成する位置固定ループと、
前記クロック信号に応答して所定の機能を行うメイン回路と、
前記クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を検出し、検出された動作速度に関する情報を有する検出信号を生成する動作速度検出装置と、を備えることを特徴とするシステム。
【請求項１７】
前記検出信号は、
前記システムの動作電圧の制御に使われることを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記検出信号は、
前記システムの温度を低下させる冷却システムの制御に使われることを特徴とする請求項１６に記載のシステム。
【請求項１９】
前記動作速度検出装置は、
前記システムの内部に一定の間隔で配置し、システムの対称性及び配置による回路の誤動作の予測に使われることを特徴とする請求項１６に記載のシステム。
【請求項２０】
前記動作速度検出装置は、
前記システムの電力線に配置してＩＲ降下による回路の誤動作の予測に使われることを特徴とする請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムの動作特性を検出することに係り、特に、一定の周波数で動作するシステムの工程、動作温度、及び動作電圧の変動によるシステムの動作特性の劣化に対応してチップを動作させるための装置及び方法に関する。
【背景技術】
【０００２】
移動機器の価値は、消費電力及び機能の多様性に重点をおいている。しかし、機能の多様性と共に現在はビデオ映像の表示及び放送の受信などリアルタイム作業が非常に重要な課題として登場している。移動機器の重要な部品は半導体チップより構成され、この半導体チップは、一般的に高速のクロック信号に応答して動作する。したがって、半導体チップ等の動作の異常有無は、クロック信号が半導体チップで正常な役割をしているかどうかによる。
【０００３】
クロック信号に応答してチップ内部の回路がどのように動作しているかという回路の動作状態が確認できれば、クロック信号の周波数及び電圧レギュレータなどの調節に動作状態を反映することにより、チップが最小の消費電力で最大の動作速度を確保することができる。
【０００４】
従来は、チップが正常な周波数のクロック信号を利用して動作することを保障するために、クロック信号に応答するシステムの応答速度と電力とに対する関係を規定したテーブル、または経験及び実験の結果として得られた値を予め反映した。しかし、チップが同じ機能をもって同じシステムに適用されるとしても、チップの生産工程の偏差、動作温度及び動作電圧によって動作速度が変わる。
【０００５】
生産過程で考慮した事項は、チップを動作させる時に実際発生する消費電力の増加またはクロック信号に対する回路の応答遅延などの現象を完全に補償できないという短所がある。
【０００６】
従来技術のうち特定メモリの場合は、内部に温度センサが設けられてチップの動作温度をセンシングし、温度によって電力を供給する量を制御する。しかし、センサをチップの内部に設置することは、製造コスト及びチップサイズを勘案すれば適切な方法ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が達成しようとする技術的課題は、クロック信号に応答してチップ内部の回路がどのように動作しているかという回路の動作状態を知らせる動作速度検出装置を提供することである。
【０００８】
本発明が達成しようとする他の技術的課題は、クロック信号に応答してチップ内部の回路がどのように動作しているかという回路の動作状態を知らせる動作速度検出方法を提供することである。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明に係る動作速度検出装置は、クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を検出し、このために遅延ブロック及び検出ブロックを備える。
【００１０】
前記遅延ブロックは、前記クロック信号を少なくとも所定の単位時間だけ順次に遅延させた第１遅延信号ないし第Ｎ(Ｎは整数)遅延信号を出力する。前記検出ブロックは、前記第１遅延信号ないし第Ｎ遅延信号及び前記クロック信号を利用して前記クロック信号に応答するシステムの動作速度を検出する第１検出信号ないし第Ｎ検出信号を出力する。
【００１１】
前記動作速度検出装置は、前記検出ブロックの出力信号を利用してシステムのクロック信号に対する応答状態を判定した情報を保存及び出力する判定ブロックをさらに備えうる。
【００１２】
前記他の技術的課題を達成するための本発明に係る動作速度検出方法は、クロック信号ＩＮを所定の単位時間だけ順次に遅延させた複数個の遅延信号を生成させる段階と、前記複数個の遅延信号及び前記クロック信号を利用して複数個の検出信号を出力する段階と、前記複数個の検出信号を利用して前記クロック信号に応答して動作するシステムの前記クロック信号に対する動作速度を判定する段階と、を含む。
【発明の効果】
【００１３】
本発明に係る動作速度検出装置及び検出方法は、現在動作可能な最適のクロック速度で回路を動作させることが可能であり、現在動作回路に対する電圧マージンが過度であれば、電圧レギュレータを調節して電圧を変更することによって、最適のクロック速度だけでなくチップの消費電力を最小化しうる。また、ＰＶＴ(Ｐｒｏｃｅｓｓ、ｏｐｅｒａｔｉｎｇ  Ｖｏｌｔａｇｅ及びＴｅｍｐｅｒａｔｕｒｅ)条件が現在動作中であるクロック速度に対してマージンが不足すれば、電圧レギュレータを制御して電圧マージンを確保することによって、ＰＶＴ条件を安定化させ、クロック速度を低下させてシステムを安定的な状態で動作させうる。前記制御は、チップ内部で自動的に動作させるか、チップの動作を制御する制御装置がチップの動作特性に対する状態を把握してチップの動作を制御できるので、ユーザーの選択の幅が広くなる。
【発明を実施するための最良の形態】
【００１４】
本発明とその動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００１５】
以下、添付した図面に基づき、本発明の望ましい実施形態を説明することにより本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
【００１６】
図１は、本発明の一実施形態による動作速度検出装置１００のブロック図である。
【００１７】
図１を参照すると、動作速度検出装置は、クロック信号に応答して動作するシステムのクロック信号に対する動作速度を検出し、このために遅延ブロック１１０及び検出ブロック１２０を備える。必要に応じて判定ブロック１３０をさらに備えうる。
【００１８】
遅延ブロック１１０は、クロック信号ＩＮを少なくとも所定の単位時間だけ順次に遅延させた第１遅延信号Ｄｅｌ  １ないし第Ｎ(Ｎは整数)遅延信号Ｄｅｌ  Ｎを出力する。
【００１９】
検出ブロック１２０は、第１遅延信号Ｄｅｌ  １ないし第Ｎ遅延信号Ｄｅｌ  Ｎ及びクロック信号ＩＮを利用してクロック信号ＩＮに応答するシステムの動作速度を検出する第１検出信号Ｄｅｔ  １ないし第Ｎ検出信号Ｄｅｔ  Ｎを出力する。
【００２０】
判定ブロック１３０は、第１検出信号Ｄｅｔ  １ないし第Ｎ検出信号Ｄｅｔ  Ｎを利用してクロック信号ＩＮに応答するシステムの動作速度を判定して出力ＯＵＴする。
【００２１】
図２は、図１に示された遅延ブロック１１０の内部回路図の一実施形態である。
【００２２】
図２を参照すると、遅延ブロックは、複数個の遅延回路１１１ないし１１３を備える。
【００２３】
第１遅延回路１１１は、クロック信号ＩＮを単位時間遅延させた第１遅延信号Ｄｅｌ  １を出力する。第２遅延回路１１２は、第１遅延信号Ｄｅｌ  １を単位時間遅延させた第２遅延信号Ｄｅｌ  ２を出力する。第Ｎ遅延回路１１３は、第(Ｎ-１)遅延信号(図示せず)Ｄｅｌ(Ｎ−１)を単位時間遅延させた第Ｎ遅延信号Ｄｅｌ  Ｎを出力する。
【００２４】
ここで、遅延回路の一例としてバッファを使用する。バッファで遅延させる単位時間は、使われるシステムによって異なって設定可能であり、説明の便宜上１ｎｓ(ｎａｎｏ-Ｓｅｃｏｎｄｓ)と仮定する。
【００２５】
図３は、図１に示された検出ブロック１２０の内部回路図の一実施形態である。
【００２６】
図３を参照すると、検出ブロックは、複数個の検出回路１２１ないし１２３を備える。本発明の一実施形態によれば、検出回路１２１ないし１２３は、例えば排他的論理和回路またはそのブール演算値に相応する他の回路より構成されうる。
【００２７】
第１検出回路１２１は、第１遅延信号Ｄｅｌ  １をクロック信号ＩＮと比較してクロック信号の遅延時間に関する情報を有する第１検出信号Ｄｅｔ  １を出力する。
【００２８】
第２検出回路１２２は、第２遅延信号Ｄｅｌ  ２をクロック信号ＩＮと比較してクロック信号の遅延時間に関する情報を有する第２検出信号Ｄｅｔ  ２を出力する。
【００２９】
第Ｎ検出回路１２３は、第Ｎ遅延信号Ｄｅｌ  Ｎをクロック信号ＩＮと比較してクロック信号の遅延時間に関する情報を有する第Ｎ検出信号Ｄｅｔ  Ｎを出力する。
【００３０】
図４は、図１に示された判定ブロックの内部ブロック図の一実施形態である。
【００３１】
図４を参照すると、判定ブロックは、マルチプレクサ１３１、判定回路１３２及び状態レジスタ１３３を備える。
【００３２】
マルチプレクサ１３１は、第１検出信号Ｄｅｔ  １ないし第Ｎ検出信号Ｄｅｔ  Ｎの全部または一部を選択して伝達する。判定回路１３２は、マルチプレクサ１３１の出力信号Ｍ０ないしＭＭ（Ｍは整数）を利用してクロック信号ＩＮに応答するシステムの動作速度を判定する。状態レジスタ１３３は、判定回路１３２で判定された動作速度を保存して出力ＯＵＴする。
【００３３】
図１ないし図４を参照すると、本発明の実施形態による動作速度検出装置の構造が分かる。以下、動作速度検出装置の動作特性について説明する。
【００３４】
動作速度検出装置を導入するシステムのクロック信号の周波数を１００ＭＨｚと仮定する。また、前述のように、遅延ブロックを構成するバッファの応答遅延時間も１ｎｓで設計されていると仮定する。
【００３５】
図２に示された遅延回路が１ｎｓの応答遅延時間を持つように設計されている場合、入力されるクロック信号ＩＮの周波数を予測しうる。すなわち、クロック信号ＩＮを第１遅延回路１１１に印加し、１０ｎｓ後に第１０遅延回路(図示せず)の出力信号Ｄｅｌ  １０がクロック信号ＩＮに応答すると、クロック信号ＩＮは１００ＭＨｚである。
【００３６】
しかし、クロック信号ＩＮを第１遅延回路１１１に印加した後、１０ｎｓが経過した後に第９遅延回路(図示せず)が応答すると、１００ＭＨｚのクロック信号ＩＮが完全に反映されずに９９ＭＨｚで動作していると判断しうる。クロック信号ＩＮの動作周波数をチップの内部回路が追い付けない理由は色々あるが、トランジスタのスレショルド電圧の変動が大きい変数となる。チップに印加されるクロック信号ＩＮの動作周波数を十分に利用できないと判断される場合、動作電圧を変化させて回路の動作速度を増加させることができる。
【００３７】
前述のように、チップが１００ＭＨｚでない９９ＭＨｚで動作するという情報が状態レジスタ１３３に保存されていると、この情報ＯＵＴを利用してシステム内の電圧レギュレータ(図示せず)を調節して動作電圧を高め、場合によっては冷却器(図示せず)を調節してチップの周辺温度を低下させることも可能である。一方、チップが１０１ＭＨｚで動作するという情報が状態レジスタ１３３に保存されていると、動作電圧を低下させることによって、チップの消費電力も低下させうる。また、システム内の位相固定ループ(ＰＬＬ：Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ、図示せず)を調節して印加されるクロック信号ＩＮの周波数を変動させてチップの動作状態を最適で維持させることも可能である。
【００３８】
図５は、動作速度検出装置を備えるシステム５００の一実施形態である。
【００３９】
図５を参照すると、システム５００は、ＰＬＬ５１０、メイン回路５２０及び動作速度検出装置５３０を備える。
【００４０】
ＰＬＬ５１０は、検出信号ＯＵＴによって、メインクロック信号Ｍ_ＣＬＫを利用してシステムのクロック信号ＣＬＫを生成する。
【００４１】
メイン回路５２０は、クロック信号ＣＬＫに応答して所定の機能を行う。
【００４２】
動作速度検出装置５３０は、クロック信号ＣＬＫに応答して動作するシステムのクロック信号に対する動作速度を検出し、検出された動作速度に関する情報を有する検出信号ＯＵＴを生成する。動作速度検出装置５３０は、図１に示された動作速度検出装置１００と同一である。
【００４３】
検出信号ＯＵＴは、システムの動作電圧の制御に使われ、例えば、システムの温度を低下させる冷却システム(図示せず)の制御に使われるか、システムの内部に一定の間隔で配置してシステムの対称性及び配置による回路の誤動作の予測に使われる。また、システムの電力線に配置して電圧降下による回路の誤動作の予測に使うことも可能である。
【００４４】
本発明の一実施形態による動作速度検出装置の出力情報を利用してチップの動作を最適の状態で維持させる方法は、自動制御、手動制御または自動/手動制御を同時に使用できる。
【００４５】
自動で制御する方法ではシステムに備えられたコントローラを利用するが、コントローラに予めプログラムを装着し、チップの内部動作電圧またはチップの外部に設置された冷却システムを駆動させる。
【００４６】
前述の動作速度検出装置に関する説明から動作速度を検出する方法についても容易に導き出すことができる。
【００４７】
動作速度を検出する方法は、例えば、クロック信号ＩＮを所定の単位時間だけ順次に遅延させた複数個の遅延信号を生成させる段階と、複数個の遅延信号及びクロック信号を利用して複数個の検出信号を出力する段階と、複数個の検出信号を利用してクロック信号に応答して動作するシステムのクロック信号に対する動作速度を判定する段階と、を含む。
【００４８】
以上のように、図面と明細書において最適の実施形態が開示された。ここで特定用語が使われたが、これは単に本発明を説明するための目的として使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態の採用が可能であるという点を理解しうる。したがって、本発明の真の技術的保護範囲は特許請求の範囲によってのみ決まるべきである。
【産業上の利用可能性】
【００４９】
本発明は、半導体チップが使われる多様な使用環境によって最適のクロック速度を維持させるので、クロック信号を使用してシステムを運用するあらゆる半導体装置に使われ、特に、高速で動作するメモリ装置及びデジタル信号処理装置で有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態による動作速度検出装置のブロック図である。
【図２】図１に示された遅延ブロックの内部回路図である。
【図３】図１に示された検出ブロックの内部回路図である。
【図４】図１に示された判定ブロックの内部ブロック図である。
【図５】本発明の一実施形態による動作速度検出装置を備えるシステムのブロック図である。
【符号の説明】
【００５１】
１００    動作速度検出装置
１１０    遅延ブロック
１２０    検出ブロック
１３０    判定ブロック
【図１】
2006220657.tif 000003
【図２】
2006220657.tif 000004
【図３】
2006220657.tif 000005
【図４】
2006220657.tif 000006
【図５】
2006220657.tif 000007