(57)【要約】【課題】  正負両極のいずれの高電界においてもリーク電流を低減することができ、且つ単独の高誘電体膜では困難な低電界から高電界の広い電界領域でリーク電流を抑制する。【解決手段】  第１導電型の半導体基板１０の主面上にトンネル絶縁膜１１を介して選択的に形成されたフローティングゲート電極１２と、フローティングゲート電極１２上に電極間絶縁膜１３を介して形成されたコントロールゲート電極１４と、各ゲート電極１２，１４に対応して基板の主面に形成された第２導電型のソース・ドレイン領域１５とを備えた不揮発性半導体メモリ装置であって、電極間絶縁膜１３は、２種類以上の高誘電体材料１３ａ，１３ｂ，１３ｃによる３層以上の積層構造を有する。【選択図】      図１
2006005006.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなり、
前記電極間絶縁膜は、２種類以上の高誘電体材料による３層以上の積層構造を有することを特徴とする不揮発性半導体メモリ装置。
【請求項２】
第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなり、
前記トンネル絶縁膜は、２種類以上の高誘電体材料による３層以上の積層構造を有することを特徴とする不揮発性半導体メモリ装置。
【請求項３】
前記電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜は、誘電率が８以上の第１の高誘電体膜と、誘電率が第１の高誘電体膜よりも高くバリアハイトが第１の高誘電体膜よりも低い第２の高誘電体膜と、を積層したものであることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
【請求項４】
前記電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜は、アルミニウム酸化膜、ハフニウム酸化膜，イットリウム酸化膜，ジルコニウム酸化膜，タンタル酸化膜，チタン酸化膜，ランタン酸化膜の内から選ばれた少なくとも２種を積層したものであることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
【請求項５】
前記電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜は、アルミニウム酸化膜をハフニウム酸化膜で挟んだ積層構造であることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
【請求項６】
前記電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜は、ハフニウム酸化膜をアルミニウム酸化膜で挟んだ積層構造であることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
【請求項７】
前記積層構造膜は、全体の膜厚に対して前記アルミニウム酸化膜の膜厚が７０％以下であることを特徴とする請求項５記載の不揮発性半導体メモリ装置。
【請求項８】
前記積層構造膜は、全体の膜厚に対してアルミニウム酸化膜の合計膜厚が７％以下であることを特徴とする請求項６記載の不揮発性半導体メモリ装置。
【請求項９】
第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなり、
前記電極間絶縁膜は、少なくとも２種の金属元素と酸素（Ｏ）を含む高誘電体膜であり、膜の厚さ方向に対して組成が連続的に変化し、かつ対称的な分布を有することを特徴とする不揮発性半導体メモリ装置。
【請求項１０】
第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなり、
前記トンネル絶縁膜は、少なくとも２種の金属元素と酸素（Ｏ）を含む高誘電体膜であり、膜の厚さ方向に対して組成が連続的に変化し、かつ対称的な分布を有することを特徴とする不揮発性半導体メモリ装置。
【請求項１１】
前記電極間絶縁膜又はトンネル絶縁膜を形成する高誘電体膜は、金属元素として、アルミニウム（Ａｌ），ハフニウム（Ｈｆ），イットリウム（Ｙ），ジルコニウム（Ｚｒ），タンタル（Ｔａ），チタン（Ｔｉ），ランタン（Ｌａ），Ｓｉの内の少なくとも２種を含むものであることを特徴とする請求項９又は１０記載の不揮発性半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体メモリ装置及びその製造方法に係わり、特にフローティングゲート電極とコントロールゲート電極を積層したスタックゲート構成において、トンネル絶縁膜と電極間絶縁膜を改良した不揮発性半導体メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
ＮＡＮＤ型不揮発性半導体メモリ装置のメモリセルとして、半導体基板上にトンネル絶縁膜を介してフローティングゲート電極を形成し、その上に電極間絶縁膜（インターポリ絶縁膜）を介してコントロールゲート電極を形成したスタックゲート構成のＭＯＳ構造が用いられている。この種のメモリセルにおいて、フローティングゲート電極とコントロール電極との間の電気的容量比を稼ぐために、インターポリ絶縁膜として、シリコン酸化膜よりも誘電率の高いＳｉＯ2 ／ＳｉＮ／ＳｉＯ2 膜（以下、ＯＮＯ膜と記す）が用いられている（例えば、特許文献１参照）。
【０００３】
また、近年のメモリセルの微細化に伴い、ＯＮＯ膜よりも誘電率の高い材料をインターポリ絶縁膜に適用することが検討されている。高誘電体膜の中でも、特にアルミニウム酸化膜（Ａｌ2 Ｏ3 ）は熱的安定性が高くポリシリコンとの反応性が低いため、ＮＡＮＤ型半導体素子の製造工程と整合性が良く、近い将来のトンネル絶縁膜及びインターポリ絶縁膜として有望視されている（例えば、特許文献２参照）。
【０００４】
しかしながら、アルミニウム酸化膜を用いた場合、インターポリ絶縁膜に高電界が印加された場合に、リークレベルを記憶保持特性以下に抑えることができないという問題があった。
【特許文献１】特開平６−１５１８３０号公報
【特許文献２】特開２００２−５３９６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、正負両極のいずれの高電界においてもリーク電流を低減することができ、且つ単独の高誘電体膜では困難な低電界から高電界の広い電界領域でのリーク電流の抑制に効果を発揮でき、将来の微細化にも対応し得るリーク特性の良好な不揮発性半導体メモリ装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明は、次のような構成を採用している。
【０００７】
即ち、本発明の一態様は、第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなる不揮発性半導体メモリ装置であって、前記電極間絶縁膜は、２種類以上の高誘電体材料による３層以上の積層構造を有することを特徴とする。
【０００８】
また、本発明の別の一態様は、第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなる不揮発性半導体メモリ装置であって、前記トンネル絶縁膜は、２種類以上の高誘電体材料による３層以上の積層構造を有することを特徴とする。
【０００９】
また、本発明の別の一態様は、第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなる不揮発性半導体メモリ装置であって、前記電極間絶縁膜は、少なくとも２種の金属元素（Ａ，Ｂ）と酸素（Ｏ）を含む高誘電体膜であり、組成が連続的に変化し、かつ膜の厚さ方向に対称的な分布を有することを特徴とする。
【００１０】
また、本発明の別の一態様は、第１導電型の半導体基板の主面上にトンネル絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に電極間絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域とを具備してなる不揮発性半導体メモリ装置であって、前記トンネル絶縁膜は、少なくとも２種の金属元素（Ａ，Ｂ）と酸素（Ｏ）を含む高誘電体膜であり、組成が連続的に変化し、かつ膜の厚さ方向に対称的な分布を有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、電極間絶縁膜を３層以上の積層構造或いは膜厚方向に対称的な膜中濃度勾配を有する構造とすることによって、正負両極のいずれの高電界においてもリーク電流を低減することが可能となる。また、トンネル絶縁膜を３層以上の積層構造或いは膜厚方向に対称的な膜中濃度勾配を有する構造とすることによっても同様の効果が得られる。さらに、電極間絶縁膜及びトンネル絶縁膜の両方を上記の構造とすることによって、更なるリーク低減効果が得られる。
【００１２】
また、単独の高誘電体膜では困難な低電界から高電界の広い電界領域でのリーク電流の抑制に効果を発揮できるので、従来よりもリーク特性の良好な不揮発性半導体装置が実現できる。
【発明を実施するための最良の形態】
【００１３】
発明の実施形態を説明する前に、本発明の基本原理について説明する。なお、ここでいう誘電率とは、比誘電率を意味する。また、リーク電流が低いとは、リーク電流の絶対値が低いことを意味する。
【００１４】
本発明者らは従来のアルミニウム酸化膜の代わりに、より高誘電率のハフニウム酸化膜を用いてメモリセルをまず作製した。この場合、高い誘電率の恩恵で原理的にはリークを抑えることができるはずであるが、実際にはリークが増大してしまい、インターポリ絶縁膜に使用することはできないことが分かった。このリーク増大の原因は明確ではないが、ハフニウム酸化膜中の欠陥を介したリーク電流と、ハフニウム酸化膜の結晶化による表面荒れに起因すると考えられる。
【００１５】
このように、スタックゲート構成のメモリセルのインターポリ絶縁膜にアルミニウム酸化膜を用いた場合でも、インターポリ絶縁膜に要求される高電界のリーク電流を十分に下げられないという問題があることが分かった。また、酸化ハフニウムの単独の膜では計算上は低電界でも高電界でもリーク電流を抑制できるはずであるが、実際にはハフニウム酸化膜中の欠陥を解したリーク電流の発生と、結晶化による表面荒れに原因すると見られるリーク電流が発生し、これもインターポリ絶縁膜に適用できないという問題があることも分かった。
【００１６】
そこで、本発明者は鋭意研究の結果、以下の知見を得て、本発明を完成するに至った。
【００１７】
高誘電体膜をインターポリ絶縁膜に適用する場合、素子のプログラム動作時には非常に高い電界がかかり、その電界でインターポリ絶縁膜中を流れるリーク電流を、トンネル絶縁膜を流れるリーク電流の１／１０以下に抑える必要がある。例えば、トンネル絶縁膜の膜厚が０．７５ｎｍでトンネル絶縁膜とインターポリ絶縁膜のカップリング比が０．５８の場合、インターポリ絶縁膜にかかる電界は１８ＭＶ／ｃｍにもなる。このときに許容されるインターポリ絶縁膜のリーク電流は、１×１０-6Ａ／ｃｍ2 程度である。
【００１８】
また、記憶保持時には、コントロールゲート電極に蓄積した電子がインターポリ絶縁膜中に抜けるリーク電流を抑えることが必須である。具体的には、例えば上記と同じデバイス条件ではインターポリ絶縁膜にかかる電界が４ＭＶ／ｃｍのときに、インターポリ絶縁膜のリークレベルを１×１０-16 Ａ／ｃｍ2 以下にすることが要求されている。また、素子の消去動作時には負の高電界（−１６ＭＶ／ｃｍ）が印加され、この場合にインターポリ絶縁膜を流れるリーク電流を１×１０-6Ａ／ｃｍ2 以下に抑えることが要求される。
【００１９】
このように、不揮発性半導体メモリ装置に用いるインターポリ絶縁膜は、正負両極の高電界におけるリーク電流を低減することと同時に、低電界でのリーク電流も低減することが必須となる。また、インターポリ絶縁膜だけではなくトンネル絶縁膜においても同様に、正負両極の高電界におけるリーク電流を低減することと同時に、低電界でのリーク電流も低減することが必須となる。
【００２０】
一般に、高誘電体膜を流れるリーク電流の電界依存性は、選択する高誘電体材料のバリアハイトと誘電率によって決まる。また、バリアハイトと誘電率の関係は、一般的に誘電率が高いほどバリアハイトが小さくなる傾向にある。
【００２１】
図１に示すように、シリコン酸化膜（ＳｉＯ2 ）は誘電率３．９，バリアハイト３．２ｅＶであるが、これに比較して窒化シリコン（ＳｉＮ）は誘電率８，バリアハイト２．１ｅＶ、アルミニウム酸化膜（Ａｌ2 Ｏ3 ）は誘電率９〜１１，バリアハイト２．０〜２．５ｅＶ、ハフニウム酸化膜（ＨｆＯ2 ）は誘電率２５，バリアハイト１．０〜１．５ｅＶ、タンタル酸化膜（Ｔａ2 Ｏ5 ）は誘電率２８，バリアハイト０．２ｅＶ程度と報告されている。
【００２２】
また、図には示さないが、イットリウム酸化膜（Ｙ2 Ｏ3 ）は誘電率１５，バリアハイト２．３ｅＶ、ジルコニウム酸化膜（ＺｒＯ2 ）は誘電率２５，バリアハイト１．４ｅＶ、チタン酸化膜（ＴｉＯ2 ）は誘電率８０，バリアハイト０．２ｅＶ、ランタン酸化膜（Ｌａ2 Ｏ5 ）は誘電率３０，バリアハイト２．３ｅＶ程度と報告されている。
【００２３】
誘電率が高ければ酸化膜換算膜厚を一定にした場合に物理的な膜厚が厚くなるため、リーク電流は減少する。しかし一方で、バリアハイトが小さくなることにより、室温においても電子の熱励起成分により、フェルミ準位より高い準位からトンネリングする確率やバリアを超えて絶縁膜中の伝導体に流れ込む確率が高くなり、トンネル電流密度が増大する。この両方の効果によって膜中を流れるリーク電流が決まる。
【００２４】
これらの材料を用いた場合に流れるリーク電流を見積もるために、直接トンネル電流とＦＮ（Fowler Nordheim）トンネル電流の各リーク電流をＷＫＢ近似で求めた理論的な計算手法を用いて計算した。そして、この計算結果をインターポリ絶縁膜に許容されるリークレベルと比較した結果を、図２に示す。
【００２５】
この計算では、酸化膜換算膜厚を７ｎｍ、有効質量を０．４６ｍ、８５℃の条件を仮定した。図中の丸印で示した３つのポイントが、インターポリ絶縁膜に許容されているリークレベルである。これらの３つのポイントと計算結果を比較すると、インターポリ絶縁膜にアルムニウム酸化膜を用いた場合、低電界（４ＭＶ／ｃｍ）領域では、リーク電流は許容リークレベル以下、即ち要求される記憶保持特性以下に抑えられる。しかし、高電界（１８ＭＶ／ｃｍ）領域では、リーク電流を書き込み動作時に許容されるリークレベル以下に抑えることはできない。実際に、実験的に測定したアルミニウム酸化膜のリーク電流特性は、この計算結果と非常に良く一致している。
【００２６】
一方、ハフニウム酸化膜をインターポリ絶縁膜に用いた場合には、アルミニウム酸化膜よりも更に高い誘電率の恩恵で、アルミニウム酸化膜よりも更に物理膜厚を厚くすることが可能になる。また、計算結果からは高電界（１８ＭＶ／ｃｍ）領域では書き込み動作時に要求されるリークレベル以下に十分に抑えることができ、さらに低電界（４ＭＶ／ｃｍ）領域でも、ほぼ要求されるリークレベルである。
【００２７】
しかし、実際にハフニウム酸化膜を単独で適用した測定結果では、リーク電流が数桁増大する。これは、ハフニウム酸化膜の単層の場合には、計算で仮定したようなトンネルリーク電流以外にも欠陥を介在したリーク電流が流れているためと考えられる。また、成膜後に加えられる熱処理により結晶化が進み、巨大な結晶粒が成長することにより表面荒れが発生し、この粒界で電界集中が起こるためにリークが増大していることも考えられている。このことから、ハフニウム酸化膜を単独でインターポリ絶縁膜に適用することは不可能であった。
【００２８】
また、２種類の誘電体膜を積層にする２層構造では、以下に示す理由により不十分であることが本発明者らの検討によって明らかになった。即ち、２層構造の場合には、誘電率のより高い膜側から電子を注入した場合には、リーク電流は抑制できる。しかしながら、誘電率のより低い膜側から電子を注入した場合には、低誘電率膜側に高い電界がかかり、電子は低誘電率膜の三角ポテンシャルをトンネルすると、高誘電率膜の影響を受けずに電流が直接２層のインターポリ絶縁膜に流れてしまうためである。
【００２９】
この概念を模式的に表したバンド図を、図３（ａ）〜（ｃ）に示す。インターポリ絶縁膜には、書き込みと消去の動作時に正負の両極の高電界を印加するために、両極方向のリーク特性を抑制することが必須である。しかし、２層構造ではどちらかの電界で必ずリークが増加してしまうため、リークの抑制効果は不十分なのである。
【００３０】
具体的には、コントロールゲート（ＣＧ）とフローティングゲート（ＦＧ）間に絶縁膜（Ｉ１）と絶縁膜（Ｉ２）が配置されているとし、ＣＧ側が−の場合、図３（ａ）に示すようにＩ１，Ｉ２のバリアによりリーク電流が抑制される。ＣＧ側が＋で低電界の場合は、図３（ｂ）に示すように、Ｉ１，Ｉ２によりリーク電流が抑制される。ところが、ＣＧ側が＋で高電界の場合は、図３（ｃ）に示すように、Ｉ２はバリアとして機能せず、従って２層構造のメリットはない。
【００３１】
そこで本発明者らは、２種類以上の高誘電体膜を用い、３層以上の積層構造を持つ高誘電体積層構造をインターポリ絶縁膜として使用することを考えた。その構造は、高誘電体膜Ａ，Ｂ，Ｃの積層からなり、それぞれの誘電率をε１，ε２，ε３、それぞれのバリアハイトをφ１，φ２，φ３、それぞれの酸化膜換算膜厚ＥＯＴ１，ＥＯＴ２，ＥＯＴ３と表示する。特に、高誘電体膜ＡとＣを同じ材料とし、ε１＝ε３，φ１＝φ３，ＥＯＴ１＝ＥＯＴ３とする。
【００３２】
この場合のバンド図の模式図を、図４（ａ）〜（ｃ）に示す。３層構造の場合には、両方向の電界に対してもリーク電流が抑制できると期待される。即ち、ＣＧ側が−の場合、図４（ａ）に示すようにＩ１，Ｉ２のバリアに加えＩ３バリアによりリーク電流が抑制される。ＣＧ側が＋で低電界の場合は、図４（ｂ）に示すように、Ｉ１，Ｉ２に加えＩ３によりリーク電流が抑制される。さらに、ＣＧ側が＋で高電界の場合は、図４（ｃ）に示すように、Ｉ１とＩ３がバリアとして機能するため、リーク電流の抑制効果が得られる。ここで、Ｉ１とＩ３を同じものにすれば、膜厚方向に対して対照的な絶縁膜構造を実現でき、ＣＧ側が＋，−の何れの場合も同じバリア構造によってリーク電流を効果的に抑制することが可能となる。
【００３３】
具体的な例として、アルミニウム酸化膜とハフニウム酸化膜を用いた場合の２層の場合、正負の電界について膜中を流れるリーク電流の計算結果を、図５（ａ）（ｂ）と図６（ａ）（ｂ）に示す。下層をハフニウム酸化膜、上層をアルミニウム酸化膜とし、上層の上のゲート電極の正負について計算した。膜の誘電率とバリアハイトは前述の値を用い、計算では有効質量を０．４６ｍ、８５℃の条件を用い、合計酸化膜換算膜厚を７ｎｍとして固定した。また、図５はＣＧ側に−の電界を印加した場合で、図６はＣＧ側に＋の電界を印加した場合で、（ａ）はゲート電界に対するリーク電流を酸化アルミニウムの組成（０〜１００％）で示し、（ｂ）は酸化アルミニウムの換算膜厚が合計の換算膜厚（７ｎｍ）に占める割合を横軸にして表示している。
【００３４】
図５（ｂ）と図６（ｂ）の結果から、ＣＧ側に負の電界を印加した場合（ｇｅｔｅ−）にはアルムニウム酸化膜が９０％以下では要求されるリークレベルを満たせるのに対し、ＣＧ側に正の電界を印加した場合（ｇａｔｅ＋）にはアルミニウム酸化膜が数％以下でなければ、リーク電流を抑えられず、極依存性があることが分かる。上下の膜を入れ替えた場合については、電界の方向を入れ替えた場合に相当する。
【００３５】
一方、３層の積層構造にした場合についての計算結果を、図７（ａ）（ｂ）と図８（ａ）（ｂ）に示す。図７では、ハフニウム酸化膜を上下からアルミニウム酸化膜でサンドイッチした場合、図８は逆にアルミニウム酸化膜を上下からハフニウム酸化膜でサンドイッチした場合で、上下の膜の膜厚を一定という仮定を用いた。この場合も、合計酸化膜換算膜厚を７ｎｍとして固定した。
【００３６】
これらの図から分かるように、ハフニウム酸化膜を上下のアルミニウム酸化膜でサンドイッチした場合には、上下のアルミにウム酸化膜の合計が７％以下の場合においてのみリーク電流が要求を満たしている。一方、アルミニウム酸化膜を上下のハフニウム酸化膜でサンドイッチした場合は、アルミニウム酸化膜の比が７０％以下であれば要求を満たしていることが分かる。
【００３７】
このように、２層膜では正負の電界においてどちらかでリーク電流が増大してしまう２種類の膜の組み合わせでも、その構造を３層にすることで正負の両電界でのリークを抑制することが可能となる。即ち、一方の膜のより高い誘電率の効果と、もう一方の膜のより高いバリアハイトの両方の優れた点を組み合わせることが可能となる。さらに、２種類以上の積層膜にすることで、ハフニウム酸化膜で生じたような結晶化を抑制し、これに由来するリーク電流を抑制することができる。また、その３層構造の組み合わせによって、リーク電流を抑制できる組成の領域に差があり、３層の最適な組み合わせ膜厚比の最適な条件範囲が存在することが分かる。
【００３８】
ここで、物理的な膜厚を厚くしてリーク電流を低減するには、第１，第２の高誘電体膜として誘電率が８以上である必要がある。また、一方の膜のより高い誘電率の効果と、もう一方の膜のより高いバリアハイトの両方の優れた点を組み合わせるという観点からして、第１の高誘電体膜は比較的高いバリアハイトを有し、第２の高誘電体膜としてはバリアハイトは低くても良いが第１の高誘電体膜よりも十分に高い誘電率を有することが望ましい。
【００３９】
以下、本発明の詳細を図示の実施形態によって説明する。
【００４０】
（第１の実施形態）
図９は、本発明の第１の実施形態に係わる不揮発性半導体メモリ装置の概略構成を示す断面図である。
【００４１】
ｐ型Ｓｉ基板１０上に、熱酸化によるトンネル酸化膜（トンネル絶縁膜）１１を介して、ポリＳｉからなるフローティングゲート電極１２が形成されている。そして、フローティングゲート電極１２上に、インターポリ絶縁膜（電極間絶縁膜）１３を介してポリＳｉからなるコントロールゲート電極１４が形成されている。ここで、インターポリ絶縁膜１３は、ハフニウム酸化膜（ＨｆＯ2 ）１３ｂをアルミニウム酸化膜（Ａｌ2 Ｏ3 ）１３ａ，１３ｃで挟んだ３層構造となっている。ハフニウム酸化膜１３ｂの膜厚は３０ｎｍ、アルミニウム酸化膜１３ａ，１３ｃの膜厚は共に１ｎｍとした。
【００４２】
図１０は、本実施形態の不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１０において、（ａ）〜（ｃ）はＭＯＳＦＥＴのチャネル幅方向の断面、（ｄ）はチャネル長方向の断面を示している。この図は、複数のメモリセルを直列接続したＮＡＮＤセルユニットを想定している。また、複数の高誘電体膜を成膜する方法としてスパッタ法を用いた例である。
【００４３】
まず、図１０（ａ）に示すように、ｐ型Ｓｉ基板１０の主面上にトンネル酸化膜１１，フローティングゲート電極１２となるポリＳｉ膜，ＳｉＮ膜２１，及びＴＥＯＳ膜２２を形成した後、レジストパターン２３をマスクに各膜２２，２１，１２，１１を選択的にエッチングする。これにより、ワード線方向に隣接するセル間でフローティングゲート電極１２を分離するようにポリＳｉ膜をエッチングする。
【００４４】
具体的には、Ｓｉ基板１０の表面に熱酸化により厚さ７．３ｎｍのトンネル酸化膜１１を形成した後、トンネル酸化膜１１上にフローティングゲート電極１２となる厚さ６０ｎｍのポリＳｉ膜１２をＣＶＤ法によって形成する。続いて、このポリＳｉ膜上に厚さ１５０ｎｍのＳｉＮ膜２１をＬＰＣＶＤ法によって形成し、その上にＴＥＯＳを用いたＬＰＣＶＤ法によって厚さ１５０ｎｍのＳｉＯ2 膜２２を堆積し、熱処理を加える。その後、このＳｉＯ2 膜２２上にフォトレジストパターン２３を形成する。
【００４５】
次いで、フォトレジストパターン２３をマスクとして、ＳｉＯ2 膜２２を反応性イオンエッチング法によりエッチングする。続いて、ＳｉＯ2 膜２２をマスクとしてＳｉＮ膜２１を反応性イオンエッチング法によりエッチングする。次いで、ＳｉＮ膜２１をマスクとしてフローティングゲート電極１２となるポリＳｉ膜を反応性イオンエッチング法によりエッチングする。続いて、トンネル酸化膜１１を反応性イオンエッチング法によりエッチングする。
【００４６】
次いで、図１０（ｂ）に示すように、ＳｉＮ膜２１をマスクに基板１０を選択的にエッチングして素子分離用の溝を形成した後、この溝内にＳｉＯ2 膜２４を埋め込み形成する。より具体的には、基板上の全面にＳｉＯ2 膜２４をＣＶＤ法により堆積した後に、ＣＭＰ法でＳｉＯ2 膜２４をＳｉＮ膜２１の表面が露出するまでエッチングする。その後、ＳｉＮ膜２１をウェットエッチングによって除去する。
【００４７】
次いで、図１０（ｃ）に示すように、後述するスパッタ法を用いて３層構造のインターポリ絶縁膜１３を堆積し、更にその上にコントールゲート電極１４となる厚さ２００ｎｍのポリＳｉ膜の堆積を行う。
【００４８】
次いで、図１０（ｄ）に示すように、図示しないマスクを用いてコントロールゲート電極１４及びフローティングゲート電極１２となる各ポリＳｉ膜をワード線パターンに選択的にエッチングする。その後、Ｓｉ基板１０にリンを、例えば加速電圧４０ＫｅＶ、ドーズ量２×１０15ｃｍ-2の条件でイオン注入して、高不純物濃度のｎ+ 型ソース・ドレイン領域１５を形成する。これにより、ＮＡＮＤ型の不揮発性メモリセルが構成されることになる。
【００４９】
本実施形態において、インターポリ絶縁膜１３の形成は、次のようにして行う。まず、低誘電率の界面層の成長を抑制するために、希フッ酸仕上げの前処理を行う。続いて、場合によっては表面に、アルミニウム（Ａｌ），窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ），タングステン（Ｗ）などのメタルの蒸着を行う。
【００５０】
次に、図１１に示すようなスパッタ装置を用い、上記前処理を行った基板上にインターポリ絶縁膜をスパッタ法により形成する。即ち、フローティングゲート電極として表面にポリＳｉ膜を堆積した試料３１をスパッタ装置のチャンバ３２内に導入し、サークルランプヒーター３３上に設置する。試料３１に対してターゲットを４５°傾けた位置に配置し、複数のターゲット３４，３５を同時にセットする。例えば、ターゲット３４としてアルミニウム酸化膜、ターゲット３５としてハフニウム酸化膜を用いる。
【００５１】
なお、この例ではアルミニウム酸化膜とハフニウム酸化膜ターゲットを示したが、アルミニウムターゲット或いはハフニウムターゲットのような金属ターゲットと酸素の酸化反応を利用したスパッタ法で成膜することもできる。また、予め合金化した１種類以上のＨｆＡｌＯｘターゲットを用いたり、酸化物或いは金属ターゲットと合金ターゲットを組み合わせて酸素雰囲気中で成膜することも可能である。
【００５２】
また、単独のターゲットを用い、成膜中の雰囲気ガス流量をコントロールすることで組成の異なる積層構造を形成することもできる。また、３種類以上の異なる組成の積層構造の他に、連続的に組成が変わる膜構造にすることもできる。
【００５３】
本実施形態で形成されたインターポリ絶縁膜としての高誘電体膜のリーク電流を評価した結果を、図１５に示す。アルミニウム酸化膜とハフニウム酸化膜の２層構造の場合についても、図１５中に同時に示している。２層構造の場合には、負の電界ではリーク電流が抑制されているが、正の電界の場合にはリーク電流が急激に増加していることが分かる。これに対し、インターポリ絶縁膜を３層構造にした場合には、正負に拘わらずリーク電流が抑制されている。
【００５４】
また、積層構造にすることで、ハフニウム酸化膜の結晶化温度が上昇し、結晶化が抑制されている効果も確認された。その様子を図１６に示す。図１６は、ハフニウム酸化膜の単層とアルミニウム酸化膜／ハフニウム酸化膜／アルミニウム酸化膜の３層構造の断面ＴＥＭ観察写真である。ハフニウム酸化膜の単層の場合には、図１６（ａ）に示すような結晶化による表面荒れが観察されていたが、アルミニウム酸化膜との３層積層構造にすることにより、図１６（ｂ）に示すようにこの表面荒れは劇的に抑制されている。
【００５５】
ハフニウムとアルミニウムの濃度勾配を対称的につけた膜の場合にも、同様に膜中を流れるリーク電流は正負両極の電界でいずれも抑制されていること、及び結晶化温度の上昇が確認された。
【００５６】
このように本実施形態によれば、スタックゲート構成の不揮発性半導体メモリ装置において、インターポリ絶縁膜をアルミニウム酸化膜とハフニウム酸化膜との積層構造、即ち、ハフニウム酸化膜をアルミニウム酸化膜で挟んだ３層構造に形成することにより、ハフニウム酸化膜のより高い誘電率の効果と、アルミニウム酸化膜の膜のより高いバリアハイトの両方の優れた点を組み合わせることが可能となり、正負両極のいずれの高電界においてもリーク電流を低減することができ、且つ単独の高誘電体膜では困難な低電界から高電界の広い電界領域でのリーク電流の抑制に効果を発揮できる。従って、将来の微細化にも対応し得るリーク特性の良好な信頼性の高い不揮発性半導体メモリ装置の実現に寄与することができる。
【００５７】
また、本実施形態ではハフニウム酸化膜１３ｂをアルミニウム酸化膜１３ａ，１３ｂで挟んだ構成であり、インターポリ絶縁膜１３の上下のポリＳｉ電極１２，１４と接する部分はアルミニウム酸化膜となっているため、インターポリ絶縁膜１３がポリＳｉ電極１２，１４と反応することもない。また、インターポリ絶縁膜１３中におけるアルミニウム酸化膜の合計膜厚の割合は６％程度であり、前記図７（ｂ）に示した７％以下の条件を満足しており、十分なリーク電流低減効果が得られる。
【００５８】
（第２の実施形態）
第１の実施形態では、スパッタ装置を用いてインターポリ絶縁膜を形成した場合について説明したが、同様にＡＬＤ装置を用いてインターポリ絶縁膜を形成することもできる。
【００５９】
本実施形態では、図１２に示すように、フローティングゲート電極１２上に原子層レベルでの成膜と酸化過程を繰り返す際に、アルミニウム酸化膜６１の堆積とハフニウム酸化膜６２の堆積を交互に繰り返すような多層構造を形成することができる。
【００６０】
また、図１３に示すように原子層レベルでの成膜と酸化過程を繰り返す際に、ある一定回数だけアルミニウム酸化膜６１を堆積した後で、一定回数だけハフニウム酸化膜６２を堆積し、さらにある一定回数だけアルミニウム酸化膜６１を堆積することによって、実質的に３層の積層構造を形成することができる。
【００６１】
このような構成であっても、ハフニウム酸化膜６２のより高い誘電率の効果と、アルミニウム酸化膜６１のより高いバリアハイトの両方の優れた点を組み合わせることが可能となり、第１の実施形態と同様の効果が得られる。
【００６２】
（第３の実施形態）
第１及び第２の実施形態では、インターポリ絶縁膜を積層構造としたが、これを組成が連続的に変わる膜にすることもできる。
【００６３】
具体的には、図１４に示すように、ＡＬＤ装置を用いてアルミニウム酸化膜とハフニウム酸化膜の成膜をある比率で繰り返すと共に、成膜中にアルミニウム（Ａｌ）とハフニウム（Ｈｆ）の比率を変えることで、膜厚方向に対する膜中の濃度を連続的に変えることができる。特に、ＡＬＤ装置を用いて原子レベルで成膜を行うことにより、実質的に連続的に組成が変化するＨｆＡｌＯｘ膜６３とすることができる。また、ＣＶＤ装置を用いて同様なインターポリ絶縁膜を形成することも可能である。
【００６４】
このような構成であっても、ハフニウム酸化膜としてのより高い誘電率の効果と、アルミニウム酸化膜としてのより高いバリアハイトの両方の優れた点を組み合わせることが可能となり、第１の実施形態と同様の効果が得られる。
【００６５】
本発明者らの実験によれば、ＨｆＡｌＯｘ膜６３におけるフローティングゲート電極１２及びコントロールゲート電極１４の両界面におけるアルミニウム濃度が７０％以上であり、かつＨｆＡｌＯｘ膜６３の平均ハフニウム濃度が３０％以上であれば、良好なリーク電流特性が得られるのが確認された。
【００６６】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ハフニウム酸化膜をアルミニウム酸化膜で挟む構成としたが、これとは逆にアルミニウム酸化膜をハフニウム酸化膜で挟む構成としても良い。この場合、前記図６に示すように、アルミニウム酸化膜の膜厚比を７０％以下と比較的大きくすることもでき、従って設計マージンが大きく作り易い利点がある。
【００６７】
また、実施形態では、電極間絶縁膜を積層構造又は組成が連続的に変わる膜に形成したが、電極間絶縁膜の代わりにトンネル絶縁膜をこのような構成としても良い。さらに、電極間絶縁膜及びトンネル絶縁膜の両方を、積層構造又は組成が連続的に変わる膜に形成しても良い。これにより、更なるリーク電流低減効果が期待できる。電極間絶縁膜及びトンネル絶縁膜の両方に本発明のような積層膜を適用した場合、トンネル絶縁膜としては誘電率に基づいてシリコン酸化膜に換算した換算膜厚が６ｎｍ以下、電極間絶縁膜としては誘電率に基づいてシリコン酸化膜に換算した換算膜厚が１０ｎｍ以下程度が望ましい。
【００６８】
また、電極間絶縁膜又はトンネル絶縁膜を形成する積層構造膜としては、アルミニウム酸化膜やハフニウム酸化膜に限るものではなく、イットリウム酸化膜，ジルコニウム酸化膜，タンタル酸化膜，チタン酸化膜，或いはランタン酸化膜などを用いることができる。さらに、これらの高誘電体膜の２種に限らず、３種以上を積層することも可能である。
【００６９】
また、高誘電体膜として連続的に組成を変える場合、その構成元素としては、第３の実施形態記載の材料に限るものではなく、金属元素として、アルミニウム（Ａｌ），ハフニウム（Ｈｆ），イットリウム（Ｙ），ジルコニウム（Ｚｒ），タンタル（ＴＡ），チタン（Ｔｉ），ランタン（Ｌａ），シリコン（Ｓｉ）の内の少なくとも２種と酸素（Ｏ）とを含むものであればよい。
【００７０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【００７１】
【図１】各種絶縁膜の誘電率とバリアハイトの関係を示す特性図。
【図２】各種絶縁膜における計算による電圧−電流特性を示す特性図。
【図３】絶縁膜の２層構造に正負の電界をかけた場合のバンド構造を示す模式図。
【図４】絶縁膜の３層構造に正負の電界をかけた場合のバンド構造を示す模式図。
【図５】アルミニウム酸化膜とハフニウム酸化膜の２層構造の場合の負電界電圧−電流特性、アルミニウム酸化膜の割合とリーク電流との関係を示す特性図。
【図６】アルミニウム酸化膜とハフニウム酸化の２層構造の場合の正電界電圧−電流特性、アルミニウム酸化膜の割合とリーク電流との関係を示す特性図。
【図７】アルミニウム酸化膜／ハフニウム酸化膜／アルミニウム酸化膜の３層構造における電圧−電流特性、アルミニウム酸化膜の割合とリーク電流との関係を示す特性図。
【図８】ハフニウム酸化膜／アルミニウム酸化膜／ハフニウム酸化膜の３層構造における電圧−電流特性、アルミニウム酸化膜の割合とリーク電流との関係を示す特性図。
【図９】第１の実施形態に係わる不揮発性半導体メモリ装置の概略構成を示す断面図。
【図１０】第１の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図１１】高誘電体膜の堆積のためのスパッタ装置の概略構成を模式的に示す断面図。
【図１２】第２の実施形態に係わる不揮発性半導体メモリ装置を説明するためのもので、酸化アルミニウム膜と酸化ハフニウム膜をナノラミネートした例を示す断面図。
【図１３】第２の実施形態に係わる不揮発性半導体メモリ装置を説明するためのもので、アルミニウム酸化膜とハフニウム酸化膜をそれぞれ一定回数堆積した例を示す断面図。
【図１４】第３の実施形態に係わる不揮発性半導体メモリ装置を説明するためのもので、アルミニウムとハフニウムを膜厚方向に対称的な組成に形成した例を示す断面図。
【図１５】インターポリ絶縁膜としての高誘電体膜のリーク電流を評価した結果を示す図。
【図１６】ハフニウム酸化膜の単層の場合と、アルミニウム酸化膜／ハフニウム酸化膜／アルミニウム酸化膜の３層構造における、結晶構造の断面を示す顕微鏡写真。
【符号の説明】
【００７２】
１０…Ｓｉ基板
１１…トンネル酸化膜（トンネル絶縁膜）
１２…フローティングゲート電極
１３…インターポリ絶縁膜（電極間絶縁膜）
１３ａ，６１…アルミニウム酸化膜（Ａｌ2 Ｏ3 ）
１３ｂ，６２…ハフニウム酸化膜（ＨｆＯ2 ）
１４…コントロール電極
１５…ソース・ドレイン領域
２１…ＳｉＮ膜
２２…ＴＥＯＳ膜
２３…レジスト
２４…シリコン酸化膜（素子分離用絶縁膜）
３１…試料
３２…チャンバ
３３…サークルランプヒーター
３４，３５…ターゲット
６３…ＨｆＡｌＯｘ膜
【図１】
2006005006.tif 000003
【図２】
2006005006.tif 000004
【図３】
2006005006.tif 000005
【図４】
2006005006.tif 000006
【図５】
2006005006.tif 000007
【図６】
2006005006.tif 000008
【図７】
2006005006.tif 000009
【図８】
2006005006.tif 000010
【図９】
2006005006.tif 000011
【図１０】
2006005006.tif 000012
【図１１】
2006005006.tif 000013
【図１２】
2006005006.tif 000014
【図１３】
2006005006.tif 000015
【図１４】
2006005006.tif 000016
【図１５】
2006005006.tif 000017
【図１６】
2006005006.tif 000018