(57)【要約】【課題】ドット反転駆動を実現すると共に画素容量を短時間で十分に充電することにより高精度で高品質な表示を行うことのできる液晶表示装置を提供する。【解決手段】同一データ線ＬｓにＴＦＴ１０を介して接続される画素電極Ｅｐを、左右に隣接する２つの画素列に分散的に、かつ、２個の画素電極についての「左、右」という系列を単位として左右位置につき垂直方向に周期性を有するように千鳥状に配置する。データ信号線駆動回路は、シリアルに入力される画像データをサンプリングしラッチする際のサンプリングタイミングを当該千鳥構造に応じて１水平走査期間毎に切り替えつつ、同一フレーム期間内において各データ線Ｌｓに同一極性の電圧を印加することにより、画素容量を短い時間で十分に充電する。【選択図】図２
2006071891.tif 000002
【特許請求の範囲】
【請求項１】
上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部と、前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、前記複数の走査信号線を順次選択するための走査信号を前記複数の走査信号線に印加する走査信号線駆動回路とを有する液晶表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置されていることを特徴とする液晶表示装置。
【請求項２】
前記同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に、２個の画素電極についての「左、右」または「右、左」という系列を単位として左右位置につき上下方向に周期性を有するように配置されていることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記データ信号線駆動回路は、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号を前記複数のデータ信号線に印加することを特徴とする、請求項１または２に記載の液晶表示装置。
【請求項４】
前記データ信号線駆動回路は、各データ信号線に印加すべき前記データ信号の電圧を、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えることを特徴とする、請求項１から３までのいずれか１項に記載の液晶表示装置。
【請求項５】
前記データ信号線駆動回路は、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるサンプリングラッチ回路と、
前記サンプリングラッチ回路でラッチされた前記画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力回路と
を含むことを特徴とする、請求項４に記載の液晶表示装置。
【請求項６】
上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部とを有する液晶表示装置の駆動回路であって、
前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路を備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置され、
前記データ信号線駆動回路は、各データ信号線に印加すべき前記データ信号の電圧を、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えることを特徴とする駆動回路。
【請求項７】
前記データ信号線駆動回路は、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号を前記複数のデータ信号線に印加することを特徴とする、請求項６に記載の駆動回路。
【請求項８】
前記データ信号線駆動回路は、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるサンプリングラッチ回路と、
前記サンプリングラッチ回路でラッチされた前記画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力回路と
を含むことを特徴とする、請求項６または７に記載の駆動回路。
【請求項９】
上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部とを有する液晶表示装置の駆動方法であって、
前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップを備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置され、
前記データ信号線駆動ステップでは、各データ信号線に印加すべき前記データ信号の電圧が、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えられることを特徴とする駆動方法。
【請求項１０】
前記データ信号線駆動ステップでは、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号が前記複数のデータ信号線に印加されることを特徴とする、請求項９に記載の駆動方法。
【請求項１１】
前記データ信号線駆動ステップは、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるステップと、
前記ラッチされた画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力ステップと
を含むことを特徴とする、請求項９または１０に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の液晶表示装置ならびにその駆動回路および駆動方法に関する。
【背景技術】
【０００２】
従来のアクティブマトリクス型の液晶パネルは、液晶層を挟む２枚の透明基板のうちの一方の基板上に、複数のデータ信号線（以下「データ線」ともいう）と当該複数のデータ信号線に交差する複数の走査信号線とを形成し、各交差点に対応して形成される画素電極をマトリクス状に配置した構成となっている。そして、各画素電極は、それに対応する交差点を通過するデータ線にスイッチング素子としてのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を介して接続され、そのＴＦＴのゲート端子は、その交差点を通過する走査信号線に接続されている。そして他方の透明基板には、上記複数の画素電極に共通の対向電極が共通電極として形成されている。このような構成の液晶パネルを使用する液晶表示装置は、その液晶パネルに画像を表示させるための駆動回路として、上記複数の走査信号線を順次に選択するための走査信号を上記複数の走査信号線に印加する走査信号線駆動回路（「ゲートドライバ」とも呼ばれる）と、上記液晶パネルにおける各画素形成部にデータを書き込むために上記複数のデータ線にデータ信号を印加するデータ信号線駆動回路（「映像信号線駆動回路」または「ソースドライバ」とも呼ばれる）とを備えている。このような構成において、各画素電極と対向電極との間に当該画素電極に対応する画素の値に相当する電圧を印加し、その電圧印加に応じて液晶層の透過率を変化させることにより、上記液晶パネルに画像が表示される。このとき、液晶層を構成する液晶材料の劣化を防止するために、液晶パネルは交流駆動される。すなわち、各画素電極と対向電極との間に印加される電圧の正負の極性が例えば１フレーム毎に反転するように、データ信号線駆動回路が上記データ信号を出力する。
【０００３】
一般にアクティブ型の液晶パネルにおいては、画素毎に設けられたＴＦＴ等のスイッチング素子の特性が十分でないために、データ信号線駆動回路から出力されるデータ信号（対向電極の電位を基準とする印加電圧）の正負が対称であっても、液晶層の透過率は正負のデータ電圧に対して完全に対称とはならない。このため、１フレーム毎に液晶への印加電圧の正負極性を反転させる駆動方式（フレーム反転駆動方式）では、液晶パネルよる表示においてフリッカが発生する。
【０００４】
このようなフリッカに対する対策として、１水平走査線毎に印加電圧の正負極性を反転させつつ１フレーム毎にも正負極性を反転させる駆動方式が知られている。また、画素を形成する液晶層への印加電圧の正負極性を１走査信号線毎かつ１データ線毎に反転させつつ１フレーム毎にも反転させる駆動方式（以下「ドット反転駆動方式」という）も知られている。
【特許文献１】特開平４−２２３４２８号公報
【特許文献２】特開平５−１３４６２９号公報
【特許文献３】特開平４−２７０３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このような従来の液晶表示装置において、ドット反転駆動を実現するためには、マトリクス状に配置された画素形成部の画素電極に対して、上下左右に隣り合う画素形成部の画素電極毎に印加すべき電圧の極性が反転するように信号電圧を印加する必要がある。そのため、アクティブ信号に相当する電圧の印加される走査信号線すなわち選択される走査信号線が切り替わる毎に、各データ信号線に印加すべき電圧を大きく変化させなくてはならない。この場合、データ信号線駆動回路の駆動能力や、データ信号線の配線抵抗および配線容量、データ信号線と交差する走査信号線等との間に生じる寄生容量等の影響により、画素電極の電位が所定の電位に到達するまでの時間に遅延が生じる。一方、液晶表示装置をより大きくかつ高精細にするためには、水平走査期間（１本の走査信号線が選択される期間）をより短くする必要があるので、この遅延時間を短くすることが課題である。
【０００６】
以下、従来の画素構成を有する液晶パネルにおいて、ドット反転駆動を行う場合にデータ信号線に印加すべきデータ信号について、図面を参照しつつ説明する。図９は、従来の液晶パネルの構成を示す模式図である。データ信号線Ｓ（ｉ）には、走査信号線Ｇ（ｊ−１）にオン電圧が印加されている時に負極性の電圧Ｖ（ｉ，ｊ−１）が印加され、次に走査信号線Ｇ（ｊ）がオン状態になった時には正極性の電圧Ｖ（ｉ，ｊ）が印加され、さらに次の走査信号線Ｇ（ｊ＋１）がオン状態になった時には負極性の電圧Ｖ（ｉ，ｊ＋１）が印加される。この場合のデータ信号線Ｓ（ｉ）の電圧波形は図８（ｄ）に示すようになる。ここで、図８（ｄ）におけるＴ１は、データ信号線Ｓ（ｉ）の電圧が負極性Ｖ（ｉ，ｊ−１）から正極性の電圧Ｖ（ｉ，ｊ）にほぼ到達するまでの時間である。
【０００７】
ここで、１本のデータ信号線に関する抵抗成分（配線抵抗と当該データ信号線に接続されるオン状態のＴＦＴの抵抗との和）をＲとし、当該データ信号線に関する容量成分（配線容量と当該データ信号線にオン状態のＴＦＴを介して接続される画素容量との和）Ｃとすると、データ信号線駆動回路の負荷としての液晶パネルを、データ信号線１本当たりにつき図１０に示すようなＲＣ回路で表すことができる。したがって、データ信号線Ｓ（ｉ）における負極性電圧Ｖ（ｉ，ｊ−１）と正極性電圧Ｖ（ｉ，ｊ）との間の電圧差の絶対値をＶｄｄとし、データ信号線Ｓ（ｉ）にオン状態のＴＦＴを介して接続される画素電極の電位（画素容量の電圧）を次式のような時間関数ｖ（ｔ）で表すことができる。
ｖ（ｔ）＝（１−ＥＸＰ（−ｔ／ＲＣ））・Ｖｄｄ    …（１）
ただし、データ信号線Ｓ（ｉ）の電圧が負極性電圧Ｖ（ｉ，ｊ−１）から正極性電圧Ｖ（ｉ，ｊ）への遷移を開始する時刻をｔ＝０とし、ｖ（０）＝０とする。
【０００８】
ここで、画素容量を駆動するデータ信号線駆動回路の駆動能力を考慮して、画素容量に加わる電圧を或る一定の値にするまでの時間をＴｔとすると、式（１）におけるＲにはデータ信号線駆動回路の出力インピーダンスが含まれるので、データ信号線駆動回路の駆動力が低い場合、すなわち出力インピーダンスが大きい場合には、結果として、Ｔｔは大きくなってしまう。一方、高精細な表示装置の場合には、水平走査期間が短くなるので、１つの画素への充電可能期間を短くする必要があり、その結果、液晶に加わる電圧が下がってしまい、表示品質の低下を招くことになる。
【０００９】
そこで本発明は、ドット反転駆動を実現しつつ画素容量を短時間で十分に充電することにより高精度で高品質な表示を行うことのできる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部と、前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路と、前記複数の走査信号線を順次選択するための走査信号を前記複数の走査信号線に印加する走査信号線駆動回路とを有する液晶表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置されていることを特徴とする。
【００１１】
第２の発明は、第１の発明において、
前記同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に、２個の画素電極についての「左、右」または「右、左」という系列を単位として左右位置につき上下方向に周期性を有するように配置されていることを特徴とする。
【００１２】
第３の発明は、第１または第２の発明において、
前記データ信号線駆動回路は、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号を前記複数のデータ信号線に印加することを特徴とする。
【００１３】
第４の発明は、第１から第３の発明のいずれかの発明において、
前記データ信号線駆動回路は、各データ信号線に印加すべき前記データ信号の電圧を、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えることを特徴とする。
【００１４】
第５の発明は、第４の発明において、
前記データ信号線駆動回路は、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるサンプリングラッチ回路と、
前記サンプリングラッチ回路でラッチされた前記画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力回路とを含むことを特徴とする。
【００１５】
第６の発明は、上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部とを有する液晶表示装置の駆動回路であって、
前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動回路を備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置され、
前記データ信号線駆動回路は、各データ信号線に印加すべき前記データ信号の電圧を、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えることを特徴とする。
【００１６】
第７の発明は、第６の発明において、
前記データ信号線駆動回路は、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号を前記複数のデータ信号線に印加することを特徴とする。
【００１７】
第８の発明は、第６または第７の発明において、
前記データ信号線駆動回路は、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるサンプリングラッチ回路と、
前記サンプリングラッチ回路でラッチされた前記画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力回路とを含むことを特徴とする。
【００１８】
第９の発明は、上下方向に延びる複数のデータ信号線と、前記複数のデータ信号線と交差し左右方向に延びる複数の走査信号線と、前記複数のデータ信号線と前記複数の走査信号線との交差点にそれぞれに対応しマトリクス状に配置された複数の画素形成部とを有する液晶表示装置の駆動方法であって、
前記複数の画素形成部にて形成すべき画像を表す複数のデータ信号を前記複数のデータ信号線に印加するデータ信号線駆動ステップを備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される前記走査信号によってオンおよびオフされるスイッチング素子と、
対応する交差点を通過するデータ信号線に前記スイッチング素子を介して接続される画素電極と、
前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された共通電極とを含み、
同一データ信号線に前記スイッチング素子を介して接続される画素電極である同一データ信号線接続画素電極は、前記複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に分散的に配置され、
前記データ信号線駆動ステップでは、各データ信号線に印加すべき前記データ信号の電圧が、前記マトリクスにおいて当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて切り替えられることを特徴とする。
【００１９】
第１０の発明は、第９の発明において、
前記データ信号線駆動ステップでは、前記共通電極を基準とする前記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、前記複数のデータ信号が前記複数のデータ信号線に印加されることを特徴とする。
【００２０】
第１１の発明は、第９または第１０の発明において、
前記データ信号線駆動ステップは、
シリアルに入力される画像信号を順次サンプリングしてラッチし、かつ、前記画像信号を前記データ信号の数だけサンプリングする毎に、前記同一データ信号線接続画素電極の前記隣接２列への分散的配置に応じて前記画像信号のサンプリングタイミングを切り替えるステップと、
前記ラッチされた画像信号に基づき前記複数のデータ信号を生成し前記複数のデータ信号線に出力する出力ステップとを含むことを特徴とする。
【発明の効果】
【００２１】
上記第１の発明によれば、各データ信号線に接続される画素電極が、複数の画素形成部からなるマトリクスにおいて隣接２列に分散的に配置されているので、共通電極を基準とする各データ信号線への印加電圧を１フレーム期間は同一極性のままで各データ信号線を駆動することにより、ドット反転駆動またはそれに類似した駆動（以下「ドット反転駆動等」という）で画像表示を行うことができる。したがって、ドット反転駆動等を実現しつつ各画素液晶に短時間で十分な電圧を印加することができ、これにより液晶表示装置において高精度で高品質な表示が可能となる。
【００２２】
上記第２の発明によれば、各データ信号線に接続される画素電極が、複数の画素形成部からなるマトリクスにおいて左右に隣接する２列に、２個の画素電極についての「左、右」または「右、左」という系列を単位として左右位置につき上下方向に周期性を有するように配置されているので、共通電極を基準とする各データ信号線への印加電圧を１フレーム期間は同一極性のままで各データ信号線を駆動することにより、ドット反転駆動による画像表示を行うことができる。したがって、ドット反転駆動を実現しつつ各画素液晶に短時間で十分な電圧を印加することができ、これにより液晶表示装置において高精度で高品質な表示が可能となる。
【００２３】
上記第３の発明によれば、各データ信号線に接続される画素電極が複数の画素形成部からなるマトリクスにおいて隣接２列に分散的に配置されていて、共通電極を基準とする上記複数のデータ信号線の電圧の極性が各データ信号線につき各フレーム期間内で同一であって１フレーム期間毎に反転しかつ隣接データ信号線間で互いに異なるように、上記複数のデータ信号が上記複数のデータ信号線に印加される。したがって、同一フレーム期間内では各データ信号線の印加電圧の極性は変化せず電圧変化量は小さいので、ドット反転駆動等を行いつつ各画素液晶に短時間で十分な電圧を印加することができる。その結果、液晶表示装置において高精度で高品質な表示を行うことができ、ドット反転駆動を実現しつつ駆動回路の消費電力を低減することも可能となる。
【００２４】
第４の発明によれば、各データ信号線に印加すべきデータ信号の電圧は、当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で、同一データ信号線接続画素電極の隣接２列への分散的配置に応じて切り替えられる。したがって、従来形式の画像データがデータ信号線駆動回路に与えられても、同一データ信号線接続画素電極が上記のように分散的に配置された千鳥構造において適切な画像表示がドット反転駆動等により行われる。これにより、ドット反転駆動等を実現しつつ各画素液晶に短時間で十分な電圧を印加することができるので、液晶表示装置において高精度で高品質な表示が可能となる。
【００２５】
上記第５の発明によれば、同一データ信号線接続画素電極の上記分散的配置（千鳥構造）に応じて画像信号のサンプリングタイミングが切り替えられることにより、各データ信号線に印加すべきデータ信号の電圧が当該各データ信号線を挟んで配置される２画素電極列にそれぞれ印加すべき２つの電圧列の間で上記分散的配置に応じて切り替えられるので、第４の発明と同様の効果を奏する。
【００２６】
上記第６または第９の発明によれば、上記第１の発明と同様の効果を奏する。
上記第７または第１０の発明によれば、上記第３の発明と同様の効果を奏する。
上記第８または第１１の発明によれば、上記第５の発明と同様の効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．第１の実施形態＞
＜１．１  全体の構成および動作＞
図１（ａ）は、本発明の第１の実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、データ信号線駆動回路３００と、走査信号線駆動回路４００と、アクティブマトリクス型の液晶パネル５００とを備えている。
【００２８】
この液晶表示装置における表示部としての液晶パネル５００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（以下「ゲートバスライン」ともいう）と、それら複数本の走査信号線のそれぞれと交差する複数本のデータ信号線（以下「データ線」または「ソースバスライン」ともいう）と、それら複数本の走査信号線と複数本のデータ線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述）。
【００２９】
本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００３０】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号ＣＫや、水平同期信号ＨＳＹ、垂直同期信号ＶＳＹ等を生成する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データＤａを表示メモリから読み出して、デジタル画像信号ＤＡとして出力する。このようにして表示制御回路２００によって生成される信号のうち、クロック信号ＣＫはデータ信号線駆動回路３００に、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹはデータ信号線駆動回路３００および走査信号線駆動回路４００に、デジタル画像信号ＤＡはデータ信号線駆動回路３００に、それぞれ供給される。
【００３１】
データ信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号ＤＡとして供給されると共に、タイミングを示す信号としてクロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹが供給される。データ信号線駆動回路３００は、これらのデジタル画像信号ＤＡとクロック信号ＣＫと水平同期信号ＨＳＹと垂直同期信号ＶＳＹとに基づき、液晶パネル５００を駆動するための画像信号（以下「データ信号」という）を生成し、これを液晶パネル５００の各データ線に印加する。
【００３２】
走査信号線駆動回路４００は、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、液晶パネル５００における走査信号線を１水平走査期間ずつ順次に選択するために各走査信号線に印加すべき走査信号を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。
【００３３】
液晶パネル５００は、上記のようにして、データ線にはデータ信号線駆動回路３００によってデジタル画像信号ＤＡに基づくデータ信号が印加され、走査信号線には走査信号線駆動回路４００によって走査信号が印加される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データの表す画像を表示する。
【００３４】
＜１．２  表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４とを備えている。
【００３５】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤａと表示制御データＤｃとに振り分ける。そして、画像データＤａを表す信号（以下、これらの信号も符号“Ｄａ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤａを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、クロック信号ＣＫの周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００３６】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、クロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹを生成する。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をクロック信号ＣＫに同期させて動作させるためのタイミング信号を生成する。
【００３７】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤａのうち液晶パネル５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル５００に表示すべき画像を表すデータが画像信号ＤＡとして表示メモリ２１から読み出され、表示制御回路２００から出力される。この画像信号ＤＡは、既述のようにデータ信号線駆動回路３００に供給される。
【００３８】
＜１．３  液晶パネル＞
図２（ａ）は、本実施形態に係る液晶表示装置における液晶パネル５００の構成を示す模式図であり、図２（ｂ）は、この液晶パネル５００の一部（４画素に相当する部分）５１０の等価回路を示す回路図である。これらの図において、Ｓ１，Ｓ２，Ｓ３，…は、データ線Ｌｓにそれぞれ印加されるデータ信号を表し、Ｇ１，Ｇ２，Ｇ３，…は、走査信号線Ｌｇにそれぞれ印加される走査信号を表す。
【００３９】
この液晶パネル５００は、データ信号線駆動回路３００の複数の出力端子にそれぞれ接続される複数のデータ線Ｌｓと、走査信号線駆動回路４００の複数の出力端子にそれぞれ接続される複数の走査信号線Ｌｇとを備え、当該複数のデータ線Ｌｓと当該複数の走査信号線Ｌｇとは、各データ線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして既述のように、当該複数のデータ線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図２（ｂ）に示すように、対応する交差点を通過するデータ線Ｌｓにソース端子が接続されると共に対応する交差点を通過する走査信号線Ｌｇにゲート端子が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。上記のような画素形成部Ｐｘは、マトリクス状に配置されて画素形成マトリクスを構成する。これに伴い、各画素形成部Ｐｘに含まれる画素電極Ｅｐは画素電極マトリクスを構成し、この画素電極マトリクスにおいて、垂直方向に延びる画素電極列とデータ線Ｌｓとは水平方向に交互に配置され、水平方向に延びる画素電極行と走査信号線Ｌｇとは垂直方向に交互に配置される。ところで、画素形成部の主要部である画素電極は、液晶パネル５００に表示される画像の画素と１対１に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Ｐｘと画素をも同一視するものとする。したがって、「画素マトリクス」という表現を、「画素形成マトリクス」または「画素電極マトリクス」を意味するものとして使用する。
【００４０】
本実施形態では、同一のデータ線ＬｓにＴＦＴ１０を介して接続される画素電極Ｅｐは、画素マトリクスにおける同一の画素列に全て配置されるのではなく、隣接する２つの画素列の左右に配置される。すなわち、画素マトリクスにおける同一画素列の各画素電極に接続されるＴＦＴ１０のソース端子は、同一のデータ線に全て接続されるのではなく、その画素列を挟む２本のデータ線に交互に接続される。この点で、本実施形態における液晶パネルの構造は千鳥構造の一種と言える。より具体的には、本実施形態における液晶パネルでは、図２（ａ）に示すように、同一データ線ＬｓにＴＦＴ１０を介して接続される画素電極Ｅｐが、左右に隣接する２つの画素列に分散的に、かつ、２個の画素電極についての「左、右」という系列を単位として左右位置につき垂直方向（上下方向）に周期性を有するように配置される。すなわち、例えばデータ信号Ｓ２が印加されるデータ線（左から２番目のデータ線）に注目し、このデータ線にＴＦＴ１０を介して接続される各画素電極Ｅｐが１番目の画素列（以下「左列」という）と２番目の画素列（以下「右列」という）とのいずれに配置されているかを図の上から順に（Ｇ１行、Ｇ２行、Ｇ３行…という順）に見ていくと、左列、右列、左列、……となっている。なお、図２（ａ）に示した上記千鳥構造では、同一データ線に接続される画素電極は、２個の画素電極についての「左、右」という系列を単位として左右位置につき垂直方向に周期性を有するように配置されているが、これに代えて、２個の画素電極についての「右、左」という系列を単位として左右位置につき垂直方向に周期性を有するように配置されていてもよい。
【００４１】
図２（ａ）において、各画素形成部Ｐｘに付されている“＋”は、当該画素形成部Ｐｘを構成する画素液晶（もしくは画素電極）に正の電圧が印加されることを意味し、“−”は、当該画素形成部Ｐｘを構成する画素液晶（もしくは画素電極）に負の電圧が印加されることを意味し、これら各画素形成部Ｐｘに付された“＋”と“−”により、画素マトリクスにおける極性パターンが示される。このようにして図２（ａ）において示されている極性パターンは、１フレーム毎にかつデータ線毎に液晶への印加電圧の正負極性を反転させる駆動方式、すなわち列反転駆動方式によって駆動したときの或るフレームでの極性パターンとなっている。
【００４２】
＜１．４  データ信号線駆動回路＞
上記のように本実施形態では、液晶パネル５００においてＴＦＴを介して同一データ線に接続される画素電極（以下「同一データ線接続画素電極」という）の全てが同一の画素列には配置されず、隣接する２つの画素列に交互に配置される。このため、このような同一データ線接続画素電極の分散的配置に応じて、データ信号線駆動回路３００から各画素値に対応するデータ信号Ｓｊ（ｊ＝１，２，３，…）が出力されるようにしなければならない。そこで、本実施形態におけるデータ信号線駆動回路３００は、このような同一データ線接続画素電極の分散的配置に対応すべく、図２（ａ）に示した千鳥構造に応じたタイミングで各データ信号を出力し各データ線に印加するよう構成されている。
【００４３】
図２（ａ）に示したように、本実施形態における液晶パネル５００は、隣接する２つの画素列に同一データ線接続画素電極が交互に配置される構造すなわち２行周期の千鳥構造となっているが、液晶表示装置に入力される画像データＤｖ、および、表示制御回路２００からデータ信号線駆動回路３００に供給される画像データＤＡは、図９に示したような従来構造の液晶パネルに対応しており、このような２行周期の千鳥構造には対応していない。したがって、本実施形態におけるデータ信号線駆動回路３００は、従来通りのタイミングで供給される画像データ（以下「従来形式の画像データ」という）ＤＡから２行周期の千鳥構造に対応したデータ信号Ｓ（ｉ）を生成するように構成されなければならない。
【００４４】
＜１．４．１  第１の構成例＞
図３は、このようなデータ信号線駆動回路３００の第１の構成例を示すブロック図である。この構成例では、データ信号線駆動回路３００は、サンプリングパルスを発生する手段としてのシフトレジスタ３０と、画素単位でシリアルに入力されるデジタル画像データＤＡを順次読み込む第１ラッチ回路３１と、第１ラッチ回路３１が保持するデジタル画像データを１行分ずつパラレルに読み込んで１水平走査期間ずつ保持する第２ラッチ回路３２と、シフトレジスタ３０の入力端に与えるべきスタートパルス信号ＤＳＰを生成するスタートパルス発生回路３６と、第２ラッチ回路３２が保持するデジタル画像データを１フレーム期間毎に極性の反転するアナログの電圧信号であるデータ信号Ｓｉに変換して出力する出力回路３５とを備えると共に、シフトレジスタ３０から第１ラッチ回路３１内の各ラッチへのサンプリングパルスＳＡＭｉ（ｉ＝１，２，３，…）の供給経路を切り替えるための接続切替回路３０５を備えている。
【００４５】
スタートパルス発生回路３６は、表示制御回路２００からのクロック信号ＣＫおよび水平同期信号ＨＳＹに基づき、各水平走査期間の開始時点近傍の所定時点にパルス（以下「スタートパルス」という）の現れるスタートパルス信号ＤＳＰを生成する。このスタートパルス信号ＤＳＰはクロック信号ＣＫとともにシフトレジスタ３０に入力される。
【００４６】
シフトレジスタ３０は、これらの信号ＤＳＰ，ＣＫに基づき、各水平走査期間において、スタートパルス信号ＤＳＰに含まれる１つのパルスを入力端から出力端へと順次転送し、この転送に応じてサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…を順次出力する。これらのサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…は、接続切替回路３０５に入力される。
【００４７】
接続切替回路３０５は、各サンプリングパルスＳＡＭｉが与えられるラッチを第１ラッチ回路３１内のｉ番目のラッチとｉ＋１番目のラッチとの間で１水平走査期間毎に切り替える（ｉ＝１，２，３，…）。すなわち、液晶パネル５００が図２に示すような千鳥構造である場合には、奇数番目の走査信号線が選択されたときには接続切替回路３０５は点線Ｂで示される接続状態となり、偶数番目の走査信号線が選択されたときには接続切替回路３０５は実線Ａで示される接続状態となる。
【００４８】
第１ラッチ回路３１は、シフトレジスタ３０の段数に等しい数のラッチを含み、これらのラッチは、シフトレジスタ３０から接続切替回路３０５を経て順次与えられるサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…により、表示制御回路２００からの画像データＤＡを順次読み込み、１水平走査期間だけ保持する。第２ラッチ回路３２は、第１ラッチ回路３１に１行分の画像データが読み込まれた後に、水平同期信号ＨＳＹをラッチストローブ信号として、第１ラッチ回路３１に読み込まれた１行分の画像データを同時に読み込んで１水平走査期間だけ保持する。この第２ラッチ回路３２で保持されているデータは、出力回路３５に入力される。
【００４９】
出力回路３５は、第２ラッチ回路３２が保持するデジタル画像データを１フレーム期間毎に極性の反転するアナログ電圧信号であるデータ信号Ｓ１，Ｓ２，Ｓ３，…に変換して出力する。この出力回路３５から出力されるデータ信号Ｓ１，Ｓ２，Ｓ３，…は、液晶パネル５００における複数のデータ線にそれぞれ対応し、各データ信号Ｓｉは、それに対応するデータ線Ｓ（ｉ）に印加される。
【００５０】
いま、或るデータ線Ｓ（ｉ）に画像データを示すデータ信号Ｓｉが与えられる場合を考えると、データ信号Ｓｉは、データ線Ｓ（ｉ）からスイッチング素子であるＴＦＴを介して画素電極に伝えられる。各画素電極は、ＴＦＴのドレイン端子に接続されており、図９に示すような従来構造の液晶パネルでは、当該ＴＦＴを介して当該画素電極の左側のデータ線に接続されている。これに対し本実施形態における液晶パネル５００は、図２に示すように２行周期の千鳥構造となっているので、従来形式のデータ信号Ｓｉがデータ線Ｓ（ｉ）に与えられると、液晶パネル５００において本来は縦１列に取り込むべき画像データが当該データ線Ｓ（ｉ）の左右交互（千鳥状）に取り込まれてしまう。
【００５１】
しかし、本実施形態におけるデータ信号線駆動回路３００では、上記のように接続切替回路３０５により、各サンプリングパルスＳＡＭｉを与えられるラッチが第１ラッチ回路３１内のｉ番目のラッチとｉ＋１番目のラッチとの間で１水平走査期間毎に切り替わる（図３）。これにより、データ線Ｓ（ｉ）の右側に配置されている画素電極に対しては、接続切替回路３０５内の経路Ａを介してラッチ回路３１に与えられるサンプリングパルスＳＡＭｉによりラッチされる画像データが、第２ラッチ回路３２、出力回路３５および当該データ線Ｓ（ｉ）を経て与えられる。例えば、画素マトリクスの第２行第１列の画素電極へは、画像データＶ（１，２）が１番目のデータ線Ｓ（１）を介しデータ信号Ｓ１として与えられる。一方、データ線Ｓ（ｉ）の左側に配置されている画素電極に対しては、接続切替回路３０５内の経路Ｂを介してラッチ回路３１に与えられるサンプリングパルスＳＡＭｉによりラッチされる画像データが、第２ラッチ回路３２、出力回路３５および当該データ線Ｓ（ｉ）を経て与えられる。例えば、画素マトリクスの第１行第１列の画素電極へは、画像データＶ（１，１）が２番目のデータ線Ｓ（２）を介しデータ信号Ｓ２として与えられる。このようにして、従来形式の画像データＤＡがデータ信号線駆動回路３００に供給されても、２行周期の千鳥構造を有する液晶パネル５００において、縦１列に取り込むべき画像データが千鳥状に取り込まれることはなく、その画像データＤＡの表す画像を正しく表示することができる。
【００５２】
上記のように本構成例では、シフトレジスタ３０と、第１ラッチ回路３１と、第２ラッチ回路３２と、スタートパルス発生回路３６と、接続切替回路３０５とによって、シリアルにデータ信号線駆動回路３００に入力されるデジタル画像信号ＤＡをサンプリングしラッチするサンプリングラッチ回路が構成される。このサンプリングラッチ回路では、データ信号Ｓｉの数だけサンプリングする毎に、すなわち１水平走査期間だけサンプリングする毎に、液晶パネル５００における２行周期の千鳥構造に応じてサンプリングのタイミングが接続切替回路３０５によって切り替えられる。
【００５３】
＜１．４．２  第２の構成例＞
図４は、本実施形態におけるデータ信号線駆動回路３００の第２の構成例を示すブロック図である。このデータ信号線駆動回路３００は、第１の構成例と同様、サンプリングパルスを発生する手段としてのシフトレジスタ３０と、画素単位でシリアルに入力される画像データＤＡを順次読み込む第１ラッチ回路３１と、１行分の画像データを読み込むラッチ回路３２と、画像データＤＡを液晶パネル５００に出力する出力回路３５とを備えている。しかし、第２の構成例のデータ信号線駆動回路３００は、接続切替回路３０５を設けることなく、図２に示すような千鳥構造の液晶パネル５００に対応すべく、第１の構成例におけるスタートパルス発生回路３６に代えて、スタートパルスのタイミングを１水平走査期間毎に切り替えるようにした千鳥構造対応スタートパルス発生回路３７を備えている。
【００５４】
本構成例におけるシフトレジスタ３０、第１ラッチ回路３１、第２ラッチ回路３２および出力回路３５の構成および動作は第１の構成例におけるものと同様であるので、詳しい説明を省略する。ただし、本構成例では、接続切替回路３０５が設けられていないので、シフトレジスタ３０から順次出力されるサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…は直接に第１ラッチ回路３１に入力される。また、シフトレジスタ３０の入力端に入力されるスタートパルス信号ＤＳＰ２は、液晶パネル５００の千鳥構造に対応した信号であって、第１の構成例におけるスタートパルス信号ＤＳＰとは相違する。以下、この千鳥構造対応のスタートパルス信号ＤＳＰ２を生成する千鳥構造対応スタートパルス発生回路３７について説明する。
【００５５】
千鳥構造対応スタートパルス発生回路３７は、表示制御回路２００からのクロック信号ＣＫ、水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹに基づき、各水平走査期間の開始時点近傍の所定時点にパルス（スタートパルス）の現れるスタートパルス信号ＤＳＰ２を生成する。このスタートパルス信号ＤＳＰ２は、第１の構成例のスタートパルス発生回路３６によって生成されるスタートパルス信号ＤＳＰとは異なり、図５（ｄ）に示すように各水平走査期間におけるスタートパルスの相対位置（時間軸上の位置）が１水平走査期間毎に切り替わる。すなわち、図２（ａ）に示す２行周期の千鳥構造に対応すべく、奇数番目の水平走査期間（奇数番目の走査信号線の選択期間）では、デジタル画像信号ＤＡの表す画素データが１画素分早くサンプリングされるように、スタートパルスの現れるタイミングが、偶数番目の水平走査期間（偶数番目の走査信号線の選択期間）においてスタートパルスが現れるタイミングよりも早くなっている。
【００５６】
例えば図５（ｄ）に示した例の場合、１番目（より一般的には奇数番目）の水平走査期間では、時刻ｔａで立ち上がるスタートパルスに基づきサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…が生成され、デジタル画像信号ＤＡの表す画像データのうち当該水平走査期間における１番目の画素データａ１はシフトレジスタ３０の２段目からのサンプリングパルスＳＡＭ２によってサンプリングされるのに対し、２番目（より一般的には偶数番目）の水平走査期間では、時刻ｔｂで立ち上がるスタートパルスに基づきサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…が生成され、デジタル画像信号ＤＡの表す画像データのうち当該水平走査期間における１番目の画素データｂ１はシフトレジスタ３０の１段目からのサンプリングパルスＳＡＭ１によってサンプリングされる。すなわち、第１ラッチ回路３１には、第１の構成例において接続切替回路３０５から出力されるサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…と実質的に同様のサンプリングパルスが入力されることになる。これにより、デジタル画像信号ＤＡの表す画像データのうち例えば図５（ｂ）に示される１番目の水平走査期間における画素データａ１，ａ２，ａ３，…は、図６に示すように画素マトリクスにおける第１行の第１列、第２列、第３列、…の画素値を示す電圧として各画素容量に保持され、例えば図５（ｂ）に示される２番目の水平走査期間における画素データｂ１，ｂ２，ｂ３，…は、図６に示すように画素マトリクスにおける第２行の第１列、第２列、第３列、…の画素値を示す電圧として各画素容量に保持される。このようにして、本構成例においても、第１の構成例と同様、従来形式の画像データＤＡがデータ信号線駆動回路３００に供給されても、２行周期の千鳥構造を有する液晶パネル５００において、縦１列に取り込むべき画像データが千鳥状に取り込まれることはなく、その画像データＤＡの表す画像を正しく表示することができる。
【００５７】
上記のように本構成例では、シフトレジスタ３０と、第１ラッチ回路３１と、第２ラッチ回路３２と、千鳥構造対応スタートパルス発生回路３７とによって、シリアルにデータ信号線駆動回路３００に入力されるデジタル画像信号ＤＡをサンプリングしラッチするサンプリングラッチ回路が構成される。このサンプリングラッチ回路では、データ信号Ｓｉの数だけサンプリングする毎に、すなわち１水平走査期間だけサンプリングする毎に、液晶パネル５００における２行周期の千鳥構造に応じてサンプリングのタイミングが千鳥構造対応スタートパルス発生回路３７によって切り替えられる。
【００５８】
＜１．６  データ信号線における遅延時間について＞
図９に示すような従来の液晶パネルに対してドット反転駆動を行うためには、データ線に印加される電圧の極性を水平走査期間毎に反転させる必要がある。一方、図７に示すような本実施形態に係る液晶パネル（２行周期の千鳥構造の液晶パネル）に対してドット反転駆動を行う場合には、水平走査期間が切り替わっても（選択される走査信号線が切り替わっても）、データ線に印加すべき電圧の極性は、１フレーム期間中は変化させる必要はない。図８は、これらの従来の液晶パネルと本実施形態における液晶パネルとに対して印加すべき電圧を比較した波形図である。図８（ａ）〜（ｃ）は、走査信号線Ｌｇ（Ｇ（ｊ−１）、Ｇ（ｊ）、Ｇ（ｊ＋１））に与えられる走査信号を示す波形図であり、図８（ｄ）は、従来の液晶パネル（図９）におけるデータ線Ｓ（ｉ）にデータ信号Ｓｉを与えることによってオン状態のＴＦＴを介して画素電極に与えられる電位（以下「対応画素電位」という）Ｖｐｘを示す波形図である。
【００５９】
従来の液晶パネルに対しドット反転駆動を行う場合には、水平走査期間が切り替わる毎にデータ信号Ｓｉの極性を反転させる必要があり、このデータ信号Ｓｉの極性反転により、図８（ｄ）に示した例では、対応画素電位Ｖｐｘが負極性の電位Ｖ（ｉ，ｊ−１）から正極性の電位Ｖ（ｉ、ｊ）へと変化する。図８（ｄ）におけるＴ１はこの電位変化に要する時間を示すものであり、ここでは、対応画素電位Ｖｐｘが負極性の電位Ｖ（ｉ，ｊ−１）と正極性の電位Ｖ（ｉ、ｊ）との電位差の９０％の電位差に対応する電位Ｖ１に到達するまでの時間を示している。なお、この電位Ｖ１は、共通電極の電位ＶＥｃを基準とする画素電極の電位であって液晶（当該画素電極に対応する画素液晶）への印加電圧に相当する（以下で言及するＶ２，Ｖ３についても同様）。
【００６０】
これに対して、本実施形態における液晶パネルに対しドット反転駆動を行う場合には、画素電極に印加すべき電圧（対応画素電位）Ｖｐｘは水平走査期間が切り替わっても極性を反転させる必要がないので、対応画素電位Ｖｐｘは、図８（ｅ）に示すような正極性の電位Ｖ（ｉ−１，ｊ−１）から正極性の電位Ｖ（ｉ、ｊ）へと変化させればよい。図８（ｅ）におけるＴ２は、対応画素電位Ｖｐｘが正極性の電位Ｖ（ｉ−１，ｊ−１）と正極性の電位Ｖ（ｉ、ｊ）との電位差の９０％の電位差に対応する電位Ｖ２に到達するまでの時間を示している。ここでＴ１とＴ２は、共に前記式（１）においてＶ（ｔ）／Ｖｄｄ＝０．９とした場合のｔであり、同じ値となる。しかし、対応画素電位Ｖｐｘが図８（ｅ）に示すように変化する本実施形態では、対応画素電位Ｖｐｘが図８（ｄ）に示すように変化する従来の場合における画素液晶への印加電圧Ｖ１に等しい電圧Ｖ３が画素液晶に印加されるのは、従来の極性切換時点に相当する選択走査信号線の切替時点から時間Ｔ３だけ経過した時点である。ここで、Ｖ（ｉ，ｊ）−Ｖ（ｉ−１，ｊ−１）は前記式（１）におけるＶｄｄに相当し、｛Ｖ３−Ｖ（ｉ−１，ｊ−１）｝／｛Ｖ（ｉ，ｊ）−Ｖ（ｉ−１，ｊ−１）｝は０．９よりも小さい。したがって、本実施形態と従来とで画素液晶への印加電圧が同じ値Ｖ１＝Ｖ３に到達するのに要する時間を比較すると、本実施形態における時間Ｔ３は従来における時間Ｔ２より短い。その結果、本実施形態における液晶パネルに対するドット反転駆動においては、従来に比べ、各画素液晶に対しより短時間で十分な電圧を印加することができる。これは、各画素容量に対しより短時間で十分な充電を行えることを意味する。
【００６１】
＜１．７  効果＞
以上説明したように本実施形態によれば、図２（ａ）または図７に示すようにドット反転駆動を実現しつつ、従来に比べ、各画素液晶に対しより短時間で十分な電圧を印加することができ（図８（ｄ）（ｅ））、これにより、液晶表示装置において高精度で高品質な表示が可能となる。また、本実施形態によれば、図８（ｅ）に示すように同一フレーム期間内では液晶パネルの各データ線Ｓ（ｉ）に印加される電圧の極性すなわちデータ信号Ｓｉの極性を変化させる必要は無いので、ドット反転駆動を実現しつつ従来に比べ大幅に消費電力を低減することができる。
【００６２】
＜２．変形例＞
上記実施形態では、データ信号線駆動回路３００は、従来形式の画像データＤＡが与えられても図２（ａ）または図７に示すような千鳥構造の液晶パネルに対応したデータ信号Ｓｉを生成するように、入力される画像信号ＤＡのサンプリングタイミングを１水平走査期間毎に切り替えるように構成されている（図３〜図５参照）。しかし、これに代えて、データ信号線駆動回路３００に入力された画像データＤＡがサンプリングされラッチされてから複数のデータ信号Ｓｉとして出力されるまでの間において信号経路を１水平走査期間毎に切り替えることにより、各データ信号Ｓｉの電圧が、それを印加すべきデータ信号線を挟んで配置される２画素電極列にそれぞれ与えるべき２つの電圧列の間で、上記千鳥構造（同一データ線接続画素電極の分散的配置）に応じて切り替えられるようにしてもよい。
【００６３】
また、上記実施形態における構成のデータ信号線駆動回路３００に代えて、従来構成のデータ信号線駆動回路を使用し、図２（ａ）に示すような千鳥構造の液晶パネルに対応した順序で画像データ（各画素データ）がデータ信号線駆動回路に供給されるように、表示制御回路２００が従来とは異なる形式（タイミング）でデジタル画像信号ＤＡを生成するようにしてもよい。具体的には、図２（ａ）に示すような千鳥構造の場合、奇数番目の水平走査期間における画素データが偶数番目の水平走査期間における画素データよりも１画素分遅延してデータ信号線駆動回路３００に供給されるように、例えば、液晶表示装置外部から表示制御回路２００内の表示メモリ２１への画像データの書き込み、および／または、外部から表示メモリ２１に書き込まれた画像データの読み出しを制御すればよい。
【００６４】
さらに、上記実施形態では、図２（ａ）に示すように液晶パネルは、同一データ線にＴＦＴを介して接続される画素電極が当該データ線を挟む左右の画素列に交互に配置される２行周期の千鳥構造となっているが、これに代えて、３行以上の複数行を周期とする千鳥構造となっていてもよい。例えば液晶パネルは、同一データ線にＴＦＴを介して接続される画素電極が、左右に隣接する２つの画素列に分散的に、かつ、３個の画素電極についての「左、右、左」という系列を単位として左右位置につき垂直方向に周期性を有するように配置される構造であってもよい。この場合、このような３行周期の千鳥構造に対応したデータ信号Ｓｉがデータ信号線駆動回路３００から出力されるように、データ信号線駆動回路３００または表示制御回路２００が構成されることになる。
【００６５】
なお、上記実施形態や変形例における画素電極の位置についての「左」や「右」は、走査信号線の延びている方向に対する位置を示している。一般的な液晶パネルはデータ信号線が列方向に延びており、それに対する画素電極の位置が「左列」または「右列」のいずれかであることは当然であるが、データ信号線が行方向に延びている液晶パネルの場合（例えば一般的な液晶パネルを９０度回転した場合）においても、データ信号線の延びている方向に対する位置ということでは、画素電極の位置が「左行」または「右行」のいずれかであることは明らかなことである。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図（ａ）およびその構成部分である表示制御回路の構成を示すブロック図（ｂ）である。
【図２】上記実施形態における液晶パネルの構成を示す模式図（ａ）および等価回路図（ｂ）である。
【図３】上記実施形態におけるデータ信号線駆動回路の第１の構成例を示すブロック図である。
【図４】上記実施形態におけるデータ信号線駆動回路の第２の構成例を示すブロック図である。
【図５】上記第２の構成例によるデータ信号線駆動回路の動作を説明するための信号波形図である。
【図６】上記第２の構成例によるデータ信号線駆動回路の動作を説明するための液晶パネルの模式図である。
【図７】上記実施形態における液晶パネルの構成を示す模式図である。
【図８】上記実施形態における液晶パネルに印加すべき信号（駆動電圧）の波形を従来の液晶パネルに印加すべき信号（駆動電圧）の波形と共に示す波形図である。
【図９】従来の液晶パネルの構成を示す模式図である。
【図１０】液晶パネルにおける１本のデータ信号線に関する抵抗成分Ｒと容量成分ＣとからなるＲＣ回路を示す回路図である。
【符号の説明】
【００６７】
１０      …ＴＦＴ（薄膜トランジスタ）
２１      …表示メモリ
２４      …メモリ制御回路
３０      …シフトレジスタ
３１      …第１ラッチ回路
３２      …第２ラッチ回路
３５      …出力回路
３６      …スタートパルス発生回路
３７      …千鳥構造対応スタートパルス発生回路
２００    …表示制御回路
３００    …データ信号線駆動回路
３０５    …接続切換回路
４００    …走査信号線駆動回路
５００    …液晶パネル
Ｌｓ      …データ線
Ｌｇ      …走査信号線
Ｐｘ      …画素形成部（画素）
Ｃｐ      …画素容量
Ｅｐ      …画素電極
Ｅｃ      …共通電極
Ｓ（ｉ）  …データ線（ｉ＝１，２，…）
Ｇ（ｊ）  …走査信号線（ｊ＝１，２，…）
ＣＫ      …クロック信号
ＨＳＹ    …水平同期信号
ＶＳＹ    …垂直同期信号
ＤＳＰ    …スタートパルス信号
ＤＳＰ２  …（千鳥構造対応の）スタートパルス信号
ＤＡ      …デジタル画像信号
ＳＡＭｉ  …サンプリング信号（ｉ＝１，２，…）
Ｓｉ      …データ信号（ｉ＝１，２，…）
Ｇｊ      …走査信号（ｊ＝１，２，…）
【図１】
2006071891.tif 000003
【図２】
2006071891.tif 000004
【図３】
2006071891.tif 000005
【図４】
2006071891.tif 000006
【図５】
2006071891.tif 000007
【図６】
2006071891.tif 000008
【図７】
2006071891.tif 000009
【図８】
2006071891.tif 000010
【図９】
2006071891.tif 000011
【図１０】
2006071891.tif 000012