(57)【要約】【課題】犠牲層を用いてキャビティ部を形成する薄膜共振子の製造方法において、歩留まりを向上させる。【解決手段】凹部３を含むＳｉ基板１の表面に、誘電体４ａを含む溶液をスピンオンにより塗布することでスピンオン膜４を形成し、この塗布した誘電体４ａを熱処理により焼結する。その際に、焼結後の誘電体４ａの厚さが凹部３の深さにほぼ等しくなるように塗布される溶液の厚さを調整することで、化学的機械的研磨のようなメカノケミカル処理を用いることなく凹部３に誘電体４ａ（犠牲層）を充填するとともにＳｉ基板１の表面を平坦化することができる。【選択図】図１
2006135529.tif 000002
【特許請求の範囲】
【請求項１】
圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、該圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法であって、
基板の表面に形成された凹部に誘電体を充填する誘電体充填工程と、
基板の表面における凹部を含む領域上に前記圧電共振部を形成する圧電共振部形成工程と、
凹部に充填された誘電体を除去することで、前記圧電共振部と基板との間にキャビティ部を形成するキャビティ部形成工程と、
を含み、
前記誘電体充填工程は、
凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布するスピンオン工程と、
該スピンオン工程にて基板の表面に塗布された誘電体を熱処理により焼結する焼結工程と、
基板の表面における凹部以外の領域に形成された誘電体を除去する誘電体除去工程と、
を含み、
前記焼結工程にて焼結された後の誘電体の厚さが凹部の深さにほぼ等しくなるように、前記スピンオン工程にて塗布される溶液の厚さが調整されることを特徴とする薄膜共振子の製造方法。
【請求項２】
請求項１に記載の薄膜共振子の製造方法であって、
前記誘電体除去工程は、フォトプロセスを用いて基板の表面における凹部以外の領域に形成された誘電体を除去する工程であることを特徴とする薄膜共振子の製造方法。
【請求項３】
請求項１または２に記載の薄膜共振子の製造方法であって、
基板の表面における凹部を含む領域上に、凹部に充填された誘電体と同種の誘電体膜をドライプロセスを用いて形成する誘電体膜形成工程をさらに含み、
前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であることを特徴とする薄膜共振子の製造方法。
【請求項４】
請求項１または２に記載の薄膜共振子の製造方法であって、
基板の表面における凹部を含む領域上に、凹部に充填された誘電体と異種の誘電体膜を形成する誘電体膜形成工程を含み、
前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であることを特徴とする薄膜共振子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜共振子の製造方法に関し、特に、圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、この圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法に関する。
【背景技術】
【０００２】
この種の薄膜共振子を製造する方法において、圧電共振部と基板との間のキャビティ部を犠牲層（誘電体層）を用いて形成する方法が知られており、その一例が下記特許文献１に開示されている。以下、この従来の薄膜共振子の製造方法について、図６の断面図を用いて説明する。
【０００３】
まず基板１０１の表面に凹部１０３を形成する（図６（ａ））。次に、凹部１０３を犠牲層で充填するために、凹部１０３を含む基板１０１の表面に誘電体膜１４０をスパッタ等により凹部１０３が十分に埋まるまで成膜する（図６（ｂ））。基板１０１（誘電体膜１４０）の表面は、図６（ｂ）に示すように、凹部１０３の上では窪みを反映した分だけ他の部分より低くなるため、化学的機械的研磨のようなメカノケミカル処理を行うことで凹部１０３に誘電体膜１４０（犠牲層）が充填された基板１０１の表面を平坦化する（図６（ｃ））。その後は、既知の工程を用いて、圧電膜１０９が上部電極膜１１２及び下部電極膜１０６により挟まれた圧電共振部１０７を基板１０１の表面上に形成する（図６（ｄ））。最後に、凹部１０３に充填された誘電体膜１４０（犠牲層）をエッチングにより除去することで、圧電共振部１０７と基板１０１との間にキャビティ部１１３を形成する（図６（ｅ））。
【０００４】
その他にも、特許文献２〜４の薄膜共振子の製造方法が開示されている。
【０００５】
【特許文献１】特開２００４−６４７８５号公報
【特許文献２】特開２００３−１６３５６６号公報
【特許文献３】特許第２６５７５２１号公報
【特許文献４】特許第２６５７５３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図６に示す薄膜共振子の製造方法においては、圧電共振部１０７を基板１０１の表面上に形成する前に、化学的機械的研磨のようなメカノケミカル処理を行うことで凹部１０３に犠牲層が充填された基板１０１の表面を平坦化している。そのため、化学的機械的研磨により平坦化した基板１０１の表面に加工歪や欠陥が発生しやすくなり、歩留まりが低下してしまうという問題点がある。
【０００７】
本発明は、犠牲層を用いてキャビティ部を形成する薄膜共振子の製造方法において、歩留まりを向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る薄膜共振子の製造方法は、上述の目的を達成するために以下の手段を採った。
【０００９】
本発明に係る薄膜共振子の製造方法は、圧電膜が電極膜により挟まれた圧電共振部が基板の表面上に形成されており、該圧電共振部と基板との間にキャビティ部が形成されている薄膜共振子を製造する方法であって、基板の表面に形成された凹部に誘電体を充填する誘電体充填工程と、基板の表面における凹部を含む領域上に前記圧電共振部を形成する圧電共振部形成工程と、凹部に充填された誘電体を除去することで、前記圧電共振部と基板との間にキャビティ部を形成するキャビティ部形成工程と、を含み、前記誘電体充填工程は、凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布するスピンオン工程と、該スピンオン工程にて基板の表面に塗布された誘電体を熱処理により焼結する焼結工程と、基板の表面における凹部以外の領域に形成された誘電体を除去する誘電体除去工程と、を含み、前記焼結工程にて焼結された後の誘電体の厚さが凹部の深さにほぼ等しくなるように、前記スピンオン工程にて塗布される溶液の厚さが調整されることを要旨とする。
【００１０】
本発明においては、凹部を含む基板の表面に誘電体を含む溶液をスピンオンにより塗布し、この塗布した誘電体を熱処理により焼結する。焼結の前後では塗布材料の厚さが収縮するため、焼結後の誘電体の厚さが凹部の深さにほぼ等しくなるように塗布される溶液の厚さを調整する。これによって、化学的機械的研磨のようなメカノケミカル処理を用いることなく、凹部に誘電体（犠牲層）を充填するとともに基板の表面を平坦化することができる。したがって、本発明によれば、基板の表面に加工歪や欠陥が発生するのを抑止することができ、歩留まりを向上させることができる。
【００１１】
本発明に係る薄膜共振子の製造方法において、前記誘電体除去工程は、フォトプロセスを用いて基板の表面における凹部以外の領域に形成された誘電体を除去する工程であるものとすることもできる。
【００１２】
本発明に係る薄膜共振子の製造方法において、基板の表面における凹部を含む領域上に、凹部に充填された誘電体と同種の誘電体膜をドライプロセスを用いて形成する誘電体膜形成工程をさらに含み、前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であるものとすることもできる。こうすれば、圧電膜の配向性を向上させることができるので、電気機械結合係数を高くすることができる。
【００１３】
本発明に係る薄膜共振子の製造方法において、基板の表面における凹部を含む領域上に、凹部に充填された誘電体と異種の誘電体膜を形成する誘電体膜形成工程を含み、前記圧電共振部形成工程は、前記誘電体膜形成工程にて形成された誘電体膜上に前記圧電共振部を形成する工程であるものとすることもできる。こうすれば、凹部に充填された誘電体をエッチングにより除去することでキャビティ部を形成する際に、エッチング液が圧電共振部に直接接触するのを防止することができるので、キャビティ部形成の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１５】
図１，２は、本発明の実施形態に係る薄膜共振子の製造方法を説明するための基板の断面図であり、図３は、本実施形態に係る製造方法により製造された薄膜共振子の構成の概略を示す図である。本実施形態に係る薄膜共振子の製造方法は、以下に説明する誘電体充填工程、圧電共振部形成工程、及びキャビティ部形成工程を含む。なお、図１，２では説明の便宜上、１つの素子のみ図示しているが、実際は基板（ウェハ）上に多数の素子が形成されてからダイシングにより個片化される。
【００１６】
まず表面に例えばＳｉＯ2による熱酸化膜（絶縁膜）２が５００ｎｍ程度形成されたＳｉ基板（ウェハ）１を用意する。ただし、Ｓｉ基板１の裏面にも熱酸化膜（絶縁膜）２が形成されていてもよい。このＳｉ基板１（絶縁膜２）の表面にフォトプロセス（フォトリソグラフィ）を用いて１００ｎｍ程度の深さの凹部３を形成する（図１（ａ））。
【００１７】
次に、Ｓｉ基板１（絶縁膜２）の表面に形成された凹部３に犠牲層として誘電体４ａを充填する（誘電体充填工程）。本実施形態においては、以下に説明するスピンオン工程、焼結工程、及び誘電体除去工程により、凹部３に誘電体４ａを充填する誘電体充填工程を行う。
【００１８】
「スピンオン工程」
スピンオン工程においては、凹部３を含むＳｉ基板１（絶縁膜２）の表面に、誘電体４ａの微粉末を有機溶剤に溶かした溶液をスピンオン（スピンコート）により塗布することで、スピンオン膜４を形成する（図１（ｂ））。ここでは、Ｓｉ基板１の表面に塗布する溶液の厚さ（スピンオン膜４の厚さ）を凹部３の深さより十分厚く設定しておくことで、凹部３が溶液により十分に充填されるようにしておく。溶液の塗布にスピンオンを用いることで、図１（ｂ）に示すように、形成されたスピンオン膜４の表面が平坦化される。なお、ここでの誘電体４ａの一例としてはＺｎＯを挙げることができ、有機溶剤の一例としてはアセチルアセトンを挙げることができる。
【００１９】
「焼結工程」
焼結工程においては、例えば窒素または酸素雰囲気中で５５０〜８００℃、３０分程度の熱処理を行うことで、スピンオン工程にてＳｉ基板１の表面に塗布された溶液（形成されたスピンオン膜４）に含まれる誘電体４ａを焼結する（図１（ｃ））。ここで、熱処理後（焼結後）における塗布材料の厚さは、熱処理前（焼結前）における厚さの数％程度に収縮する。本実施形態においては、この収縮分を見込んで、熱処理後（焼結後）における誘電体４ａの厚さが凹部３の深さにほぼ等しくなるように、スピンオン工程にて塗布される溶液の厚さ（形成されるスピンオン膜４の厚さ）を予め調整しておく。この溶液の厚さ（スピンオン膜４の厚さ）については例えば実験的に設定することができ、典型的な例を挙げると、熱処理（焼結）による塗布材料の収縮率を６％とし凹部３の深さを１００ｎｍとしたときに、スピンオン工程にて塗布する溶液の厚さを１７００ｎｍ程度とする。この場合は、熱処理後（焼結後）における誘電体４ａの厚さは１０２ｎｍ程度となるため、凹部３に充填された誘電体４ａの厚さを凹部３の深さにほぼ一致させることができ、凹部３に充填された誘電体４ａの表面高さを凹部３の肩のレベルにほぼ一致させることができる。
【００２０】
「誘電体除去工程」
誘電体除去工程においては、凹部３に形成された誘電体４ａの上にレジスト５を形成し、Ｓｉ基板１（絶縁膜２）の表面における凹部３以外の領域に形成された誘電体４ａをエッチングにより除去する（図１（ｄ））。その後、誘電体４ａ上のレジスト５を除去する。これによって、凹部３に誘電体４ａ（犠牲層）が充填され、かつＳｉ基板１の表面が平坦化される。このように、本実施形態では、フォトプロセス（フォトリソグラフィ）を用いて凹部３以外の領域に形成された誘電体４ａを除去する。
【００２１】
「圧電共振部形成工程」
凹部３を誘電体４ａにより充填した後は、下部電極膜６をＳｉ基板１（絶縁膜２）上に形成する（図１（ｅ））。下部電極膜６の一例を挙げると、図１（ｅ）に示すように、まずＡｌ膜６ａを１００ｎｍ程度蒸着により形成し、その上にＭｏ膜６ｂを１００ｎｍ程度スパッタにより形成する。その後は、下部電極膜６（Ｍｏ膜６ｂ）上にレジスト８を形成して下部電極膜６（Ａｌ膜６ａ及びＭｏ膜６ｂ）のパターンニングを行う（図１（ｆ））。次に、下部電極膜６上のレジスト８を除去し、圧電膜９として例えばＡｌＮ膜を４００〜１２００ｎｍ程度下部電極膜６上に形成する。その後は、圧電膜９上にレジスト１０を形成し（図１（ｇ））、圧電膜９のパターンニングを行ってから圧電膜９上のレジスト１０を除去する（図２（ａ））。次に、下部電極膜６（Ｍｏ膜６ｂ）上にレジスト１１を形成してから上部電極膜１２として例えばＡｌ膜を１００ｎｍ程度蒸着により圧電膜９上に形成することで、上部電極膜１２のパターンニングを行う（図２（ｂ））。その後は、下部電極膜６上のレジスト１１を除去する。以上の工程によって、圧電膜９が上部電極膜１２及び下部電極膜６により挟まれた圧電共振部７をＳｉ基板１（絶縁膜２）の表面上に形成することができる。
【００２２】
「キャビティ部形成工程」
圧電共振部７をＳｉ基板１の表面上に形成した後は、まず上部電極膜１２及び下部電極膜６をエッチング保護膜（図示せず）でカバーする。次に、凹部３に充填された誘電体４ａ（犠牲層）をウェットエッチングにより除去することで、圧電共振部７（下部電極膜６）とＳｉ基板１（絶縁膜２）との間にキャビティ部１３を形成する。ここでは、図３（ｂ）の平面図に示すように、凹部３（誘電体４ａ）と連通するエッチング液侵入口１４をＳｉ基板１（絶縁膜２）に予め形成しておき、このエッチング液侵入口１４からエッチング液（例えば希塩酸）を導入することで凹部３の誘電体４ａを除去する。キャビティ部１３を形成した後は、エッチング保護膜を除去する（図２（ｃ））。
【００２３】
以上に説明した誘電体充填工程、圧電共振部形成工程、及びキャビティ部形成工程に基づいて、図３（ａ）の断面図及び図３（ｂ）の平面図に示すように、圧電膜９が上部電極膜１２及び下部電極膜６により挟まれた圧電共振部７がＳｉ基板６の表面上に形成されており、圧電共振部７とＳｉ基板１との間にキャビティ部１３が形成されている薄膜共振子を得ることができる。
【００２４】
以上説明したように、本実施形態においては、凹部３を含むＳｉ基板１の表面に、誘電体４ａを含む溶液をスピンオンにより塗布することでスピンオン膜４を形成し、この塗布した誘電体４ａを熱処理により焼結する。その際に、焼結後の誘電体４ａの厚さが凹部３の深さにほぼ等しくなるように塗布される溶液の厚さ（形成されるスピンオン膜４の厚さ）を調整することで、化学的機械的研磨のようなメカノケミカル処理を用いることなく凹部３に誘電体４ａ（犠牲層）を充填するとともにＳｉ基板１の表面を平坦化することができる。したがって、本実施形態によれば、Ｓｉ基板１の表面に加工歪や欠陥が発生するのを抑止することができ、歩留まりを向上させることができる。さらに、メカノケミカル処理における治具への取り付け、ウェット工程、治具からの取り外し、基板の洗浄、及び基板表面に発生したダメージ層の処理等の工程が不要となるため、薄膜共振子の製造工程を簡略化することもできる。
【００２５】
次に、本実施形態に係る薄膜共振子の製造方法の変形例について、図４，５を用いて説明する。
【００２６】
本実施形態においては、前述の誘電体充填工程を行った後に、Ｓｉ基板１（絶縁膜２）の表面における凹部３を含む領域上に、凹部３に充填された誘電体４ａと材料組成が同種の誘電体膜４２をドライプロセスを用いて形成する誘電体膜形成工程を行ってもよい。例えば凹部３に充填された誘電体４ａがＺｎＯである場合は、この誘電体膜４２としてＺｎＯ膜（例えば３０〜５０ｎｍ程度）を形成する。このＺｎＯ膜はＣ軸にほぼ配向している。そして、ここでのドライプロセスの一例としては、スパッタを用いることができる。この場合における圧電共振部形成工程は、誘電体膜形成工程にて形成された誘電体膜４２上に圧電共振部７を形成する工程となる。なお、図４，５に示す他の工程については、図１，２に示す工程と同様であるため説明を省略する。
【００２７】
図４，５に示す薄膜共振子の製造方法においては、凹部３に充填された誘電体４ａと同種の誘電体膜４２の形成により、圧電膜９の配向性を向上させることができるので、電気機械結合係数を高くすることができる。したがって、急峻な特性を有する薄膜共振子を実現することができる。
【００２８】
また、本実施形態においては、前述の誘電体充填工程を行った後に、誘電体膜形成工程として、Ｓｉ基板１（絶縁膜２）の表面における凹部３を含む領域上に、凹部３に充填された誘電体４ａと材料組成が異種の誘電体膜を形成することもできる。その場合は、図４，５において、誘電体４ａと同種の誘電体膜４２を誘電体４ａと異種の誘電体膜に置き換えたものを考えればよい。例えば凹部３に充填された誘電体４ａがＺｎＯである場合は、異種の誘電体膜としてＡｌＮ膜やＳｉＮ膜やＳｉＯ2膜等を形成することができる。そして、異種の誘電体膜の形成方法としては、スパッタ等のドライプロセスを用いることができる。なお、この場合における圧電共振部形成工程も、誘電体膜形成工程にて形成された異種の誘電体膜上に圧電共振部７を形成する工程となる。
【００２９】
この薄膜共振子の製造方法においては、凹部３に充填された誘電体４ａと異種の誘電体膜の形成により、凹部３の誘電体４ａをエッチングにより除去することでキャビティ部１３を形成する際に、エッチング液が下部電極膜６に直接接触するのを防止することができ、下部電極膜６に与えるダメージを軽減することができる。したがって、キャビティ部１３形成の歩留まりを向上させることができ、信頼性の高い薄膜共振子を実現することができる。
【００３０】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係る薄膜共振子の製造方法を説明するための基板の断面図である。
【図２】本発明の実施形態に係る薄膜共振子の製造方法を説明するための基板の断面図である。
【図３】本発明の実施形態に係る製造方法により製造された薄膜共振子の構成の概略を示す図である。
【図４】本発明の実施形態に係る薄膜共振子の製造方法の変形例を説明するための基板の断面図である。
【図５】本発明の実施形態に係る薄膜共振子の製造方法の変形例を説明するための基板の断面図である。
【図６】従来における薄膜共振子の製造方法を説明するための基板の断面図である。
【符号の説明】
【００３２】
１  Ｓｉ基板、２  絶縁膜、３  凹部、４  スピンオン膜、４ａ  誘電体、５，８，１０，１１  レジスト、６  下部電極膜、７  圧電共振部、９  圧電膜、１２  上部電極膜、１３  キャビティ部、４２  誘電体膜。
【図１】
2006135529.tif 000003
【図２】
2006135529.tif 000004
【図３】
2006135529.tif 000005
【図４】
2006135529.tif 000006
【図５】
2006135529.tif 000007
【図６】
2006135529.tif 000008