(57)【要約】【課題】横型オーバーフロードレイン構造では、余剰電荷を掃き捨てるためには、電荷転送トランジスタのチャネルの電位を、フォトダイオードの周りのＰ型領域よりも高く設定しなければならないため、フォトダイオードの飽和電荷量が低下する。【解決手段】行単位でのフォトダイオード２１からＦＤ部２６への信号電荷の読出しの直前に、行単位でブルーミング部分があるか否かをブルーミング検出部１３で検出することで、フォーカルプレーン状に画素アレイ部１１の各画素２０の信号を読み出すのに合わせて、画面全体でのブルーミングの発生の有無を検出するようにし、ブルーミングの発生の判定結果として論理和回路１３２からブルーミング行フラグ信号が発生されたときは、当該フラグ信号に応答してブルーミングの発生を抑制するための各種の制御を行う。【選択図】図１
2006197425.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子であって、
前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較する電圧比較手段と、
前記電圧比較手段の比較結果に基づいて、前記信号電圧が前記参照電圧よりも低いときにブルーミングが発生したと判定する判定手段と、
前記判定手段の判定結果を受けてブルーミングの発生を抑える制御を行う制御手段と
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記制御手段は、前記判定手段の判定結果を受けて前記画素における信号電荷の蓄積時間を短くする
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記画素は、前記光電変換素子に隣接した電荷排出部を有し、
前記制御手段は、前記判定手段の判定結果を受けて前記光電変換素子と前記電荷排出部との間のチャネルのポテンシャルを深くする
ことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記電荷排出部は、前記フローティングディフュージョン部であり、
前記制御手段は、前記判定手段の判定結果を受けて前記電荷転送トランジスタのゲート下のチャネルのポテンシャルを深くする
ことを特徴とする請求項３記載の固体撮像素子。
【請求項５】
光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子の駆動方法であって、
前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
前記信号電圧が前記参照電圧よりも低いときにブルーミングの発生を抑える制御を行う
ことを特徴とする固体撮像素子の駆動方法。
【請求項６】
光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子と、
前記固体撮像素子への入射光の光量を制限する絞りを含む光学系とを具備し、
前記固体撮像素子は、
前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較する電圧比較手段と、
前記電圧比較手段の比較結果に基づいて、前記信号電圧が前記参照電圧よりも低いときにブルーミングが発生したと判定する判定手段と、
前記判定手段の判定結果を受けてブルーミングの発生を抑える制御を行う制御手段とを有する
ことを特徴とする撮像装置。
【請求項７】
光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力するとともに、前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、前記信号電圧が前記参照電圧よりも低いときにフラグを発生する固体撮像素子と、
前記固体撮像素子への入射光の光量を制限する絞りを含む光学系と、
前記フラグ信号の発生を受けて前記絞りの開口を絞る制御手段と
を具備することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、固体撮像素子の駆動方法および撮像装置に関し、特にＭＯＳ型固体撮像素子に代表されるＸ−Ｙアドレス型固体撮像素子、当該固体撮像素子の駆動方法および当該固体撮像素子を撮像デバイスとして用いた撮像装置に関する。
【０００２】
ここに、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュールや、当該カメラモジュールを搭載したカメラシステムを言うものとする。
【背景技術】
【０００３】
固体撮像素子において、画質を著しく損なう原因の一つとしてブルーミングが挙げられる。このブルーミングは、画素（光電変換素子）に強い光が入射し、当該光によって発生する信号電荷量が飽和電荷量以上になると、信号電荷が溢れて周囲の画素に入り込み、その結果、周囲の画素では光の入射がないにも拘わらず電荷がたまって偽信号が発生する現象をいう。
【０００４】
このブルーミングを抑制するために、ＣＣＤ固体撮像素子では、一般的に、縦型オーバーフロードレイン（Vertical Overflow Drain；ＶＯＤ）構造が採られていた（例えば、特許文献１参照）。
【０００５】
縦型オーバーフロードレイン構造の一例を図５に示す。縦型オーバーフロードレイン構造は、Ｎ型半導体基板１０１上のＰ型領域１０２中に、当該Ｐ型領域１０２によって囲むようにＮ型フォトダイオード１０３を形成するとともに、Ｎ型フォトダイオード１０３とＮ型半導体基板１０１との間に比較的ポテンシャルの高い領域１０４を形成した構造となっている。
【０００６】
この縦型オーバーフロードレイン構造において、Ｐ型領域１０２によってＮ型フォトダイオード１０３と分離されたＮ型半導体基板１０１に高電圧を印加することで、フォトダイオード１０３の余剰電荷が、当該フォトダイオード１０３を囲むＰ型領域１０２を乗り越えて隣接画素に漏れ出すことなく、フォトダイオード１０３を囲むＰ型領域１０２の一部で、比較的ポテンシャルの高い領域１０４を通って、Ｎ型半導体基板１０１に掃き捨てられることになる。
【０００７】
【特許文献１】特開昭５４−９５１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、縦型オーバーフロードレイン構造の場合、比較的深い領域の拡散領域、即ち領域１０４の濃度をコントロールする必要があることから、一般的なＣＭＯＳプロセスでは形成が難しく、したがってＣＭＯＳ型固体撮像素子には採用が難しいという課題がある。
【０００９】
そこで、ＣＭＯＳ固体撮像素子では、図６に示すように、Ｐ型領域２０１中に形成したＮ型フォトダイオード２０２をオーバーフローした電荷を、当該フォトダイオード２０２を囲む領域の中で比較的ポテンシャルを高く作り込んだ電荷転送トランジスタ２０３のチャネル２０４を通してＮ型拡散ドレイン領域２０５に掃き捨てる横型オーバーフロードレイン構造が採られている。
【００１０】
しかしながら、上記の横型オーバーフロードレイン構造では、余剰電荷を掃き捨てるためには、電荷転送トランジスタ２０３のチャネル２０４の電位を、フォトダイオード２０２の周りのＰ型領域２０１よりも高く設定しなければならないという制約があるため、フォトダイオード２０２の飽和電荷量が低下するという課題がある。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、画素の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することが可能な固体撮像素子、固体撮像素子の駆動方法および撮像装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明では、光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子において、前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
前記信号電圧が前記参照電圧よりも低いときにブルーミングの発生を抑える制御を行う構成を採っている。
【００１３】
上記構成の固体撮像素子において、ブルーミングを起こすような強い光が入射する画素では、光電変換によって電荷（例えば、電子）が発生することで、光電変換素子の電圧は比較的早く低下し、所定のタイミングで飽和を迎える。それ以降も、光電変換素子に光が入射すると、光電変換によって発生する電荷は周辺に溢れ出し、その一部は自画素のフローティングディフュージョン部へと漏れ込む。そのために、ブルーミングが起きた画素のフローティングディフュージョン部の電圧は、上記所定のタイミング以降低下し始める。したがって、リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
信号電圧が参照電圧よりも低いときはブルーミングが発生したと判定できる。そして、その判定結果をブルーミングの発生を抑える制御を行うことで、次フレームからのブルーミングの発生を抑えることができる。
【発明の効果】
【００１４】
本発明によれば、画素の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができるため、ブルーミングの発生ない高画質の撮像画像を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施形態に係る固体撮像素子、例えばＣＭＯＳ固体撮像素子の構成の概略を示すブロック図である。図１に示すように、本実施形態に係るＣＭＯＳ固体撮像素子は、画素アレイ部１１、垂直走査部１２、ブルーミング検出部１３、カラム信号処理部１４および水平走査部１５を有する構成となっている。
【００１７】
画素アレイ部１１は、光電変換素子を含む単位画素２０がｎ行ｍ列に２次元配置され、この行列状配置の画素２０の各々に対して垂直信号線１１１（１１１−１〜１１１−ｍ）が列単位で配線され、さらに例えば３本の駆動線、即ちリセット線１１２、電荷転送線１１３および選択線１１４が行単位で配線された構成となっている。
【００１８】
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換素子、例えばフォトダイオード２１に加えて、例えば電荷転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００１９】
電荷転送トランジスタ２２は、フォトダイオード２１のカソードとＦＤ（フローティングディフュージョン）部２６との間に接続され、電荷転送線１１３にゲートが接続されており、フォトダイオード２１で光電変換され、ここに蓄積された信号電荷（ここでは、電子）を、ゲートに電荷転送線１１３を介して転送パルスφＴＲＧが与えられることでオン状態となってＦＤ部２６に転送する。
【００２０】
リセットトランジスタ２３は、電源電位ＶＤＤにドレインが、ＦＤ部２６にソースが、リセット線１１２にゲートがそれぞれ接続されており、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ゲートにリセット線１１２を介してリセットパルスφＲＳＴが与えられることでオン状態となってＦＤ部２６の電位を電源電位ＶＤＤにリセットする。
【００２１】
選択トランジスタ２５は、例えば、電源ＶＤＤにドレインが、増幅トランジスタ２４のドレインにソースが、選択線１１４にゲートがそれぞれ接続されており、ゲートに選択線１１４を介して選択パルスφＳＥＬが与えられることでオン状態となり、増幅トランジスタ２４に対して電源電位ＶＤＤを供給することによって画素２０の選択をなす。なお、この選択トランジスタ２５については、増幅トランジスタ２４のソースと垂直信号線１１１との間に接続した構成を採ることも可能である。
【００２２】
増幅トランジスタ２４は、ＦＤ部２６にゲートが、選択トランジスタ２５のソースにドレインが、垂直信号線１１１にソースがそれぞれ接続されたソースフォロア構成となっており、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセットレベルとして垂直信号線１１１に出力し、さらに電荷転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を信号レベルとして垂直信号線１１１に出力する。
【００２３】
なお、ここでは、単位画素２０の回路構成として、４つのトランジスタ２２〜２５を有する構成のものを例に挙げて説明したが、４トランジスタ構成のものに限られるものではなく、増幅トランジスタ２４を選択トランジスタとして兼用した３トランジスタ構成のものでも良い。
【００２４】
再び図１において、垂直走査部１２は、読み出し走査回路１２１および電子シャッタ走査回路１２２を有し、これら走査回路１２１，１２２が並置された構成となっており、リセット線１１２、電荷転送線１１３および選択線１１４を介して単位画素２０を行単位で順に選択駆動する。
【００２５】
読み出し走査回路１２１は、シフトレジスタなどによって構成され、信号を読み出す画素２０を行単位で順に選択する。電子シャッタ走査回路１２２は、基本的に読み出し走査回路１２１と同じ回路構成となっており、読み出し走査回路１２１によって読み出し走査が行われる行に対して、その読み出し走査よりもシャッタスピードの時間分だけ前に当該行の画素２０のフォトダイオード２１から不要な電荷を読み出す走査を行うことで、電子シャッタ動作を実現する。これにより、電子シャッタ走査回路１２２の走査タイミングと読み出し走査回路１２１の走査タイミングとの間の期間が露光期間、即ち信号電荷の蓄積期間となる。
【００２６】
ブルーミング検出部１３は、垂直信号線１１１（１１１−１〜１１１−ｍ）の各々に対応して設けられた電圧比較回路１３１−１〜１３１−ｍおよび判定手段としての例えば論理和回路１３２を有する構成となっている。
【００２７】
電圧比較回路１３１−１〜１３１−ｍには、図２に示す単位画素２０において、リセットトランジスタ２３によってＦＤ部２６をリセットする前のＦＤ電圧を反映した電圧を、増幅トランジスタ２４を介して垂直信号線１１１−１〜１１１−ｍに読み出すタイミングでコントロール回路１６から駆動信号が与えられる。
【００２８】
電圧比較回路１３１−１〜１３１−ｍは、垂直信号線１１１−１〜１１１−ｍ上の信号電圧を比較入力とし、ブルーミング発生の判定基準である所定の参照電圧を比較基準入力とし、コントロール回路１６から駆動信号が与えられることで動作状態となり、ＦＤ部２６のリセット前のＦＤ電圧を反映した電圧を垂直信号線１１１−１〜１１１−ｍに読み出すことによって得られる信号電圧を参照電圧と比較し、信号電圧が参照電圧よりも低いときに、当該信号電圧に対応する画素がブルーミングを起こしているものとして例えば“Ｈ”レベルの信号を出力する。
【００２９】
論理和回路１３２は、電圧比較回路１３１−１〜１３１−ｍの各出力信号を入力とし、電圧比較回路１３１−１〜１３１−ｍのいずれか１つでも“Ｈ”レベルの信号を出力したときに、選択行の全画素のうちの少なくとも１つがブルーミングを起こしていると判定して、その旨を示すブルーミング行フラグ信号を発生する。
【００３０】
なお、本例では、電圧比較回路１３１−１〜１３１−ｍの各比較結果に基づいて、信号電圧が参照電圧よりも低いときにブルーミングが発生したと判定する判定手段として、論理和回路１３２を用いて選択行の全画素のうちの１つでもブルーミングを起こしているときにその選択行をブルーミング行としてフラグ信号を発生するとしたが、これに限られるものではなく、選択行の全画素のうち、所定個数以上でブルーミングが発生したときにその選択行をブルーミング行と判定してフラグ信号を発生するようにしても良い。このときの判定基準となる上記所定個数については任意に設定可能である。
【００３１】
カラム信号処理部１４は、垂直信号線１１１−１〜１１１−ｍの各々の出力端に各入力端が接続されたｍ個のカラム信号処理回路１４１−１〜１４１−ｍによって構成されている。カラム信号処理回路１４１−１〜１４１−ｍは、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路などによって構成される。
【００３２】
水平走査部１５は、水平信号線１５１と、カラム信号処理回路１４１−１〜１４１−ｍの各出力端と水平信号線１５１との間に接続されたｍ個の水平選択回路１５２−１〜１５２−ｍと、水平走査回路１５３とを有する構成となっている。
【００３３】
水平走査回路１５３は、シフトレジスタなどによって構成されており、水平選択回路１５２−１〜１５２−ｍを順次選択する。水平選択回路１５２−１〜１５２−ｍは、水平走査回路１５３による選択駆動により、カラム信号処理回路１４１−１〜１４１−ｍから列ごとに出力される画素２０の信号を、順次水平信号線１５１を通して外部へ出力する。
【００３４】
次に、上記構成の本実施形態に係るＣＭＯＳ固体撮像素子におけるブルーミング検出部１３の回路動作について、図３のタイミングチャートを用いて説明する。ここでは、画素アレイ部１１におけるあるｉ行目の動作を例に挙げて説明するものとする。
【００３５】
時刻ｔ１で第ｉ行の選択パルスφＳＥＬｉをアクティブにし、ｉ行目を選択した状態において、時刻ｔ２でリセットパルスφＲＳＴｉをアクティブにしてＦＤ部２６をリセットし、次いで時刻ｔ３で電荷転送パルスφＴＲＧｉをアクティブにしてフォトダイオード２１の信号電荷をＦＤ部２６に読み出し、しかる後時刻ｔ４でリセットパルスφＲＳＴｉを再びアクティブにしてＦＤ部２６をリセットすることで、ｉ行目の画素２０が信号電荷の蓄積期間に入る。
【００３６】
ブルーミングを起こすような強い光が入射する画素では、光電変換によって電荷（ここでは、電子）が発生することで、フォトダイオード２１の電圧（以下、「ＰＤ電圧」と記す）は比較的早く低下し、時刻ｔ５のタイミングで飽和を迎える。それ以降も、フォトダイオード２１に光が入射すると、光電変換によって発生する電荷は周辺に溢れ出し、電荷の一部は自画素のＦＤ部２６へと漏れ込む。そのために、ブルーミングが起きた画素のＦＤ部２６の電圧（以下、「ＦＤ電圧」と記す）は、時刻ｔ５以降低下し始める。
【００３７】
そして、次フレームのｎ行目読出しのためのＦＤ部２６のリセットに先立って、先ず、時刻ｔ６で第ｉ行の選択パルスφＳＥＬｉをアクティブにしてｉ行目を選択状態にする。ｉ行目が選択状態になることで、ＦＤ部２６をリセットする前のＦＤ電圧を反映した電圧が垂直信号線１１１−１〜１１１−ｍに読み出される。一方、選択パルスφＳＥＬｉに同期してコントロール回路１６からブルーミング検出部１３の電圧比較回路１３１−１〜１３１−ｍの各々に対して駆動信号が与えられる。
【００３８】
すると、ブルーミング検出部１３において、電圧比較回路１３１−１〜１３１−ｍは、垂直信号線１１１−１〜１１１−ｍの各信号電圧を、ブルーミング発生の判定基準である参照電圧と比較し、参照電圧よりも低いと例えば“Ｈ”レベルの比較結果を出力する。この比較結果を受けて、論理和回路１３２は、選択行ｉにおいて参照電圧よりも低い画素が１つでもあると、ブルーミングフラグ信号を発生する（フラグを立てる）。このフラグ信号の発生が、選択行ｉにおいてブルーミングに起因するオーバーフローが起きたことの判定となる。
【００３９】
なお、ここでは、通常の読み出しに当たってｉ行目を選択した状態で、ＦＤ部２６のリセットに先立ってＦＤ電圧の読み取りを１回行うとしたが、このリセット前ＦＤ電圧の読み取りについては、時刻ｔ４〜ｔ６の期間において任意のタイミングで任意の回数行って構わない。ただし、ＦＤ電圧の読み取りを行うに当たっては、選択パルスφＳＥＬｉをアクティブにする必要がある。
【００４０】
その後、時刻ｔ７でリセットパルスφＲＳＴｉをアクティブにしてＦＤ部２６をリセットし、そのときのリセット電圧を垂直信号線１１１−１〜１１１−ｍに読み出す。次に、時刻ｔ８で電荷転送パルスφＴＲＧｉをアクティブにしてフォトダイオード２１の信号電荷をＦＤ部２６に転送し、そのときの信号電圧を垂直信号線１１１−１〜１１１−ｍに読み出す。
【００４１】
このようにして、順に読み出されたリセット電圧と信号電圧は、垂直信号線１１１−１〜１１１−ｍを通して後段のカラム信号処理回路１４１−１〜１４１−ｍに順に供給される。そして、カラム信号処理回路１４１−１〜１４１−ｍでのＣＤＳ処理によって画素固有の固定パターンノイズが除去された画素信号となる。
【００４２】
その後、時刻ｔ９で再びリセットパルスφＲＳＴｉをアクティブにしてＦＤ部２６をリセットしてから蓄積状態に戻るという、一連のサイクルを繰り返す。
【００４３】
上述したようにして、行単位でのフォトダイオード２１からＦＤ部２６への信号電荷の読出しの直前に、行単位でブルーミング部分があるか否かをブルーミング検出部１３で検出することで、フォーカルプレーン状に画素アレイ部１１の各画素２０の信号を読み出すのに合わせて、画素アレイ部１１全体（画面全体）でのブルーミングの発生の有無を検出することができる。
【００４４】
そして、ブルーミングの発生の判定結果として論理和回路１３２からブルーミング行フラグ信号が発生されたときは、当該フラグ信号に応答してブルーミングの発生を抑制するための各種の制御を行うことで、フォトダイオード２１の余剰電荷を掃き捨てるために、従来技術のように、電荷転送トランジスタ２２のチャネルの電位を、フォトダイオード２１の周りのＰ型領域よりも高く設定するような構造を採らなくて済むため、画素２０の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができる。その結果、ブルーミングの発生のない高画質の撮像画像を得ることができる。
【００４５】
なお、ＦＤ部２３のリセット電圧は画素２０間で必ずしも一定レベルではなく、画素２０ごとにバラツキを持っている。したがって、ブルーミングの発生を確実に検出できるようにするためには、画素２０ごとのリセット電圧のバラツキを吸収しつつ、当該リセット電圧に対して、蓄積期間中にフォトダイオード２１からＦＤ部２６にオーバーフローしてくる電荷による電圧変動分を検出できるように、参照電圧の電圧値を設定することが重要である。
【００４６】
画素アレイ部１１の中でブルーミングによるＦＤ電圧の変化が検出された場合に採用する、ブルーミングの発生を抑制するための各種の制御としては、一例として、次のような制御方法が考えられる。フラグ信号に応答してのこれらの制御は、次のフレームに反映されることになる。
【００４７】
第一の制御方法として、電子シャッタ走査回路１２２の走査タイミングを制御して、読み出し走査回路１２１の走査タイミングとの間の期間を短縮することで、フォトダイオード２１の信号電荷の蓄積期間を短くする方法がある。
【００４８】
強い光が入射したとき、蓄積時間が長いとそれだけオーバーフローしやすいことから、蓄積時間を短くすることで、ブルーミングの発生を抑制することができる。ただし、蓄積時間が短くなる分だけ信号レベルが低下することになるが、後述する信号処理系において画素信号を増幅するアンプ部においてゲインを上げる制御を行うことで、信号レベルの低下分を補うことが可能である。
【００４９】
第二の制御方法として、フォトダイオード２１に隣接して電荷排出部（オーバーフロードレイン）を形成するとともに、当該電荷排出部とフォトダイオード２１との間に排出ゲート部を設け、フラグ信号が発生したときに当該ゲート部を開けてオーバーフローパスを形成し、当該オーバーフローパスを介して電荷を電荷排出部に捨てることによって周辺画素への漏れ込みを防止する方法である。
【００５０】
このように、電荷排出部および排出ゲート部を設け、フラグが発生する以外、即ち非オーバーフロー時には、排出ゲート部を閉状態にしておくことで、フォトダイオード２１の飽和レベル、即ち画素２０の飽和電荷量を低下させることなく、ブルーミングの発生を防止できる。
【００５１】
第三の制御方法として、電荷転送トランジスタ２２のゲートに印加する電荷転送パルスφＴＲＧの“Ｌ”レベルを、フラグ信号が発生したときに通常の電荷非転送時の“Ｌ”レベルよりも高く設定する方法である。
【００５２】
通常の電荷非転送時における電荷転送パルスφＴＲＧの“Ｌ”レベルは、フォトダイオード２１とＦＤ部２６との間を、電荷転送トランジスタ２２のチャネルによってポテンシャル的に完全に分離できるレベルに設定されており、これにより所望の飽和電荷量が確保されている。
【００５３】
一方、フラグ信号が発生したときに、電荷転送パルスφＴＲＧの“Ｌ”レベルを上げることで、電荷転送トランジスタ２２のチャネルのポテンシャルが深くなり、フォトダイオード２１とＦＤ部２６との間にオーバーフローパスを確保できる（横型オーバーフロードレイン構造）。これにより、電荷転送トランジスタ２２のチャネルを通してＦＤ部２６に電荷を掃き捨てることができるため、周辺画素への漏れ込みを防止できると同時に、非オーバーフロー時にフォトダイオード２１の飽和レベルを低下せずに済む。
【００５４】
上記第一乃至第三の制御方法は、本ＣＭＯＳ固体撮像素子のセンサチップ内において、ブルーミング検知部１３でブルーミング行フラグ信号が発生されたときに、図１のコントロール回路１６による制御の下に、当該フラグ信号に応答して実行されることになる。
【００５５】
［適用例］
以上説明した本実施形態に係るＣＭＯＳ固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラモジュール）において、その撮像デバイスとして用いて好適なものである。
【００５６】
図４は、本発明に係る撮像装置の構成の一例を示すブロック図である。図４に示すように、本例に係る撮像装置は、絞り４１やレンズ４２を含む光学系、撮像デバイス４３、信号処理回路４４およびコントローラ４５によって構成されている。
【００５７】
絞り４１は、被写体からの像光の光量を制限する。レンズ４２は、絞り４１を経た被写体の像光を撮像デバイス４３の撮像面に結像する。撮像デバイス４３は、レンズ４２によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス４３として、先述した実施形態に係るＣＭＯＳ固体撮像素子が用いられる。
【００５８】
信号処理回路４４は、撮像デバイス４３から出力される画像信号の信号レベルを増幅するアンプ等を有し、当該画像信号に対して種々の信号処理を行う。コントローラ４５は、撮像デバイス４３、即ち図１に示すＣＭＯＳ固体撮像素子のブルーミング検出部１３からブルーミング行フラグ信号が発生されたとき、当該フラグ信号の発生を受けて絞り４１や信号処理回路４４に対してブルーミング発生を防止するための制御を行う。
【００５９】
具体的には、一例として、ブルーミングの発生を抑制するため制御として、先述した第一の制御方法、即ちフォトダイオード２１の信号電荷の蓄積期間を短くする方法を採る場合には、蓄積時間が短くなることに起因する信号レベルの低下分を抑えるために、信号処理回路４４のアンプのゲインを上げる制御を行う。
【００６０】
また、先述した第一乃至第三の制御方法は、ＣＭＯＳ撮像素子のセンサチップ内で行われる制御であったが、センサチップ外部で行う制御方法として、フラグ信号が発生したときに、コントローラ４５による制御の下に、絞り４１の開口を絞る制御方法を採ることもできる。
【００６１】
すなわち、強い光の入射によってブルーミングが発生したときに、当該強い光そのものの入射を絞り４１によって制限することにより、画素２０の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができる。
【００６２】
ただし、絞り４１によって入射光量を制限することで、その分だけ信号レベルが低下することになるが、第一の制御方法の場合と同様に、コントローラ４５による制御の下に、信号処理回路４４のアンプのゲインを上げる制御を行うことで、入射光量の制限起因する信号レベルの低下分を補うことができる。
【００６３】
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス４３として先述した実施形態に係るＣＭＯＳ固体撮像素子を搭載することで、当該ＣＭＯＳ固体撮像素子では飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができるため、ブルーミングの発生のない高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態に係るＣＭＯＳ固体撮像素子の構成の概略を示すブロック図である。
【図２】単位画素の回路構成の一例を示す回路図である。
【図３】ブルーミング検出部の回路動作の説明に供するタイミングチャートである。
【図４】本発明に係る撮像装置の構成の一例を示すブロック図である。
【図５】縦型オーバーフロードレイン構造の一例を示す断面図である。
【図６】横型オーバーフロードレイン構造の一例を示す断面図である。
【符号の説明】
【００６５】
１１…画素アレイ部、１２…垂直走査部、１３…ブルーミング検出部、１４…カラム信号処理部、１５…水平走査部、２０…単位画素、２１…フォトダイオード、２２…電荷転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部、１１１（１１１−１〜１１１−ｍ）垂直信号線、１２１…読み出し走査回路、１２２…電子シャッタ走査回路、１３１−１〜１３１−ｍ…電圧比較回路、１３２…論理和回路、１４１−１〜１４１−ｍ…カラム信号処理回路、１５１…水平信号線、１５２−１〜１５２−ｍ…選択回路、１５３…水平走査回路
【図１】
2006197425.tif 000003
【図２】
2006197425.tif 000004
【図３】
2006197425.tif 000005
【図４】
2006197425.tif 000006
【図５】
2006197425.tif 000007
【図６】
2006197425.tif 000008