(57)【要約】【課題】  小型で信頼性や量産性が高い容量型力学量センサを提供すること。【解決手段】  下側電極から上側電極への信号伝達に、電気的には絶縁され機械的には一部分しか分割されていないシリコン柱を用いる。【選択図】図１
2006053125.tif 000002
【特許請求の範囲】
【請求項１】
第一の電極が設けられた第一の絶縁体と第二の電極が設けられた第二の絶縁体と、力学量により変位する錘が形成された半導体とからなり、前記第一の絶縁体と前記第二の絶縁体は前記半導体をはさんで積層されており、前記錘の変位による、前記錘と前記第一の電極との間の容量値変化から前記力学量を測定する容量型力学量センサにおいて、前記第一の電極が前記第二の電極に電気的な接続することを可能とするように前記半導体に柱を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、前記導電性の上部には前記導電性の下部と電気的に接続された電気的接続手段を有し、前記柱の上部は、他の柱と機械的に分離されてなく、前記電気的接続手段は他の柱の上部に設けられた電気的接続手段とは電気的に分離されていることを特徴とする容量型力学量センサ。
【請求項２】
前記柱の上部と他の柱の上部の電気的分離は、前記半導体中にある絶縁層と前記柱の上部に成膜した絶縁層により行う請求項１記載の容量型力学量センサ。
【請求項３】
第一の電極が設けられた第一の絶縁体と第二の電極が設けられた第二の絶縁体と、力学量により変位する錘が形成された第一導電型の半導体とからなり、前記第一の絶縁体と前記第二の絶縁体は前記第一導電型の半導体をはさんで積層されており、前記錘の変位による、前記錘と前記第一の電極パターンとの間の容量値変化から前記力学量を測定する容量型力学量センサにおいて、前記第一の電極を前記第二の電極に電気的な接続を可能とするように前記第一導電型の半導体に柱を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、前記導電性の上部には前記導電性の下部と電気的に接続された電気的接続手段を有し、前記柱の上部は、他の柱と機械的に分離されてなく、かつ前記柱の上部の一部領域は、第二導電型の半導体で形成され、前記柱の上部は導電型の異なる半導体の接合による空乏層により他の柱と電気的に絶縁されている容量型力学量センサ。
【請求項４】
前記第一導電型の半導体はＰ型であり、前記柱の上側の一部に形成された第二導電型の半導体はＮ型である請求項３に記載された容量型力学量センサ。
【請求項５】
前記柱の上側の一部に形成されたＮ型の半導体は前記第一の電極もしくは前記第二の電極により前記容量型力学量センサに印加される最大電圧以上の電圧に接続されている請求項４に記載された容量型力学量センサ。
【請求項６】
前記第一導電型の半導体はＮ型であり、前記柱の上側の一部に形成された第二導電型の半導体はＰ型である請求項３に記載された容量型力学量センサ。
【請求項７】
前記柱の上側の一部に形成されたＰ型の半導体は前記第一の電極もしくは前記第二の電極により前記容量型力学量センサに印加される最小電圧以下の電圧に接続されている請求項６に記載された容量型力学量センサ。
【請求項８】
第一の電極が設けられた第一の絶縁体と第二の電極が設けられた第二の絶縁体と、力学量により変位する錘と前記第一の電極を前記第二の電極に電気接続を可能とするように複数の柱を形成した半導体とからなり、前記第一の絶縁体と前記半導体と前記第二の絶縁体は積層されており、前記半導体に形成された錘の変位による、前記錘と前記電極パターンとの間の容量値変化から前記力学量を測定する容量型力学量センサにおいて、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、前記導電性の上部には前記導電性の下部と電気的に接続された電気的接続手段を有し、前記柱の導電性の上部および下部には機械的に分離するようにスリットを設けることで電気的にも分離し、前記柱の絶縁性の中部は機械的に分離されていないことを特徴とする容量型力学量センサ。
【請求項９】
前記柱の上部に形成されたスリットは、前記柱の下部に形成されたスリット位置からずらして配置している請求項８に記載された容量型力学量センサ容量型力学量センサ。
【請求項１０】
前記柱の上部に形成されたスリットは、前期柱の上部を四方から囲うように形成され、また前記柱の下部に形成されたスリットは、前期柱の下部を四方から囲うように形成されている請求項８または請求項９に記載された容量型力学量センサ。
【請求項１１】
前記柱の上部に形成されたスリット内に、絶縁物を埋めこんであることを特徴とする、請求項８から１０に記載された容量型力学量センサ。
【請求項１２】
電極パターンが設けられた第一の絶縁体と、撮像素子が設けられた第一の半導体と電気回路素子が設けられた第二の半導体と前記第一の半導体と前記第二の半導体の間に挟まれて配置された第二の絶縁体とからなる基板とが積層されており、前記撮像素子による信号と前記電気回路素子による信号で画像処理をおこなう半導体装置において、前記第一の半導体の電極を第二の半導体の電極に電気接続を可能にするように、前記第一の半導体と前記第二の半導体に柱を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、かつ前記柱の下部は他の柱とは機械的には分割されてなく電気的には絶縁されていることを特徴とする半導体装置
【請求項１３】
前記柱の下部と前記第二の半導体の電気的絶縁には、前記第一と第二の半導体に挟まれて配置された前記絶縁体と前記柱の下部に成膜した絶縁層により行うことを特徴とする請求項１２記載の半導体装置
【請求項１４】
第一の電気回路素子が設けられた第一の半導体と、第二の電気回路素子が設けられた第二の半導体と前記第一の半導体と前記第二の半導体の間に挟まれて配置された絶縁体とからなる基板からなり、前記第一の電気回路素子による信号と前記第二の電気回路素子による信号で動作する半導体電気回路部品において、前記第一の半導体の電極を第二の半導体の電極に電気接続を可能にするように、前記第一の半導体と前記第二の半導体に柱を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、かつ前記柱の上部は他の柱と機械的には分割されてなく電気的には絶縁されていることを特徴とする半導体装置
【請求項１５】
前記柱の下部と前記第二の半導体の電気的絶縁には、前記第一と第二の半導体に挟まれて配置された前記絶縁体と前記柱の上部に成膜した絶縁層により行うことを特徴とする請求項１４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車などの角速度や加速度を検出する容量型力学量センサ、および被写体を映像信号に変換などを行う半導体装置に関する。
【背景技術】
【０００２】
従来の容量型力学量センサを図１８に示す。
【０００３】
容量型力学量式加速度センサ５０７は、加速度を受けて変位する錘５２１と下部ガラス板５０１に配置された容量検出電極５１１からの信号を上部ガラス板５０３の外側に配置された電極５３５へと電気的に接続するための柱５２２とを有したシリコン板５０２が、加速度による錘５２１の変位を容量値変化として検出する電極５３１を有した上部ガラス板５０３および同じく加速度による錘５２１の変位を容量値変化として検出する電極５１１を有した下部ガラス５０１の間にはさまれる形で積層されている。前記シリコン板５０２に形成された柱５２２はレーザやエッチング加工により作成され、通常柱は錘から独立した形で存在している。（たとえば、非特許文献１を参照。）
【非特許文献１】「微細加工とマイクロマシン」、江刺正喜著、電気学会論文A、114巻7/8号、平成6年
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この柱を形成するためにはシリコン板を一度ガラス板に陽極接合などにより固定してからエッチング等を行い、柱を独立させることが必要である。そのためガラス板上にパターニングされた電極面までも意図しないエッチング等にさらされてしまい、量産性や信頼性の向上を図る上で問題となっている。
【０００５】
また、ガラス板等に陽極接合をしない場合でも、柱を機械的に独立させてしまうと、同時に本体部と柱の電気的な導通が取れなくなってしまうため両面に素子を作りこんだ場合に片側面のみからの電気信号の取出しができなくなり、実装するときに両面から電気信号を取出す構造が必要となりコストがかかる。
【０００６】
本発明はこのような事情に鑑み、容量型力学量センサの量産性や信頼性を向上させセンサ全体を小型化する手段と、半導体の両面に素子を作成した場合に、片側面から電気信号を取出すことを可能とすることで素子の小型化と低コスト化を図る手段を以下に述べる。
【課題を解決するための手段】
【０００７】
本発明は、上述した課題を解決するために、以下のようなセンサの構成とした。
第一の絶縁体上の電極を第二の絶縁体上の電極に電気接続を可能とするように半導体に柱構造を形成し、かつ柱構造の上側は、機械的には分割されてなく、電気的には絶縁されている構造にした。
【０００８】
更には、柱の上部と他の柱の上部の電気的絶縁には、前記シリコン基板中にある絶縁層と前記柱の上部に成膜した絶縁層により行う構造にした。
【０００９】
また、第一の絶縁体上の電極を第二の絶縁体上の電極に電気接続を可能とするように半導体に柱構造を形成し、かつ前記柱構造の上側の一部に、前記不純物を含んだ半導体とは異なる不純物を形成して接合させることで空乏層を作り、電気的には絶縁されている構造にした。
【００１０】
更に、柱を形成している半導体の不純物はＰ型であり、柱の上側一部に形成された異なる不純物はＮ型である構造にした。
【００１１】
また更に、柱の上側の一部に形成されたＮ型の不純物を、このセンサに印加される最大電圧以上の電圧に接続してある構造にした。
【００１２】
また、柱を形成している半導体の不純物はＮ型であり、柱の上側の一部に形成された異なる不純物はＰ型である構造にした。
【００１３】
更に、柱の上側に形成されたＰ型の不純物を、このセンサに印加される最小電圧以下の電圧に接続してある構造にした。
【００１４】
また更に、柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、前記柱の導電性の上下部には機械的に分割するようにスリットを設け、前記柱の絶縁性の中部は機械的に分割されてなく、電気的に絶縁されている構造にした。
【００１５】
また、柱の上部に形成されたスリットは、前記柱の下部に形成されたスリット位置からずれて配置している構造にした。
【００１６】
更に、柱の上部に形成されたスリットは、前記柱の上部を四方から囲うように配置し、柱の下部に形成されたスリットは、前記柱の下部を四方から囲うように配置している構造にした。
【００１７】
また更に、柱の上部に形成されたスリット内に、絶縁物を埋め込む構造にした。
【００１８】
また、電極パターンが設けられた第一の絶縁体と、撮像素子が設けられた第一の半導体と電気回路素子が設けられた第二の半導体と前記第一の半導体と前記第二の半導体の間に挟まれて配置された絶縁体とからなる基板が積層されており、前記撮像素子による信号と前記電気回路素子による信号で画像処理をおこなう半導体電気回路部品において、前記第一の半導体の電極を第二の半導体の電極に電気接続を可能にするように、前記第一の半導体と前記第二の半導体に柱構造を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、かつ前記柱の下部は機械的に分割されてなく電気的に絶縁されているようにした。
【００１９】
更に、前記柱の下部と前記第二の半導体の電気的絶縁には、前記第一と第二の半導体に挟まれて配置された前記絶縁体と前記柱の下部に成膜した絶縁層により行うこととした。
【００２０】
また、第一の電気回路素子が設けられた第一の半導体と、第二の電気回路素子が設けられた第二の半導体と前記第一の半導体と前記第二の半導体の間に挟まれて配置された絶縁体とからなる基板からなり、前記第一の電気回路素子による信号と前記第二の電気回路素子による信号で動作する半導体装置において、前記第一の半導体の電極を第二の半導体の電極に電気接続を可能にするように、前記第一の半導体と前記第二の半導体に柱構造を形成し、前記柱は導電性の上部と絶縁性の中部と導電性の下部から構成され、かつ前記柱の上部は機械的に分割されてなく電気的に絶縁されているようにした。
【００２１】
更に、前記柱の下部と前記第二の半導体の電気的絶縁には、前記第一と第二の半導体に挟まれて配置された前記絶縁体と前記柱の上部に成膜した絶縁層により行うこととした。
【発明の効果】
【００２２】
本発明により容量型力学量センサは、各電極からの信号を伝えるためのシリコン柱群が電気的には絶縁されてはいるが、柱の上部か中部、もしくは柱の上部と中部の両方が、機械的には分割されていない構造となっており、陽極接合後に柱を独立させるためのエッチングが不要となる。そのため、下側電極パターンへの意図しないエッチング工程等が不要となり、その結果、信頼性や量産性を下げることなくセンサを小型化することができる。
【００２３】
また、本発明による半導体装置は、各電極からの信号を伝えるためのシリコン柱群が電気的には絶縁されてはいるものの、柱の下部中部両方が、機械的に分割されていない構造となっており、陽極接合後に柱を独立させるためのエッチングが不要となる。そのため、絶縁体上の電極パターンへの意図しないエッチング工程等が不要となり、その結果信頼性や量産性を下げることなく半導体装置の面積の小型化と実装を簡易にすることができる。
【００２４】
また、本発明による半導体装置は、各電極からの信号を伝えるためのシリコン柱群が電気的には絶縁されてはいるものの、柱の上部中部両方が、機械的に分割されていない構造となっており、柱は機械的に独立していない。そのため、半導体素子の両面に電気回路を作製した場合に、片側からまとめて電気信号の取出しができ、その結果信頼性や量産性を下げることなく半導体チップの面積の小型化と実装を簡易にすることができる。
【発明を実施するための最良の形態】
【００２５】
本発明の最良の形態１の基本的な構造を説明する。容量式力学量センサはその基板ともなる下部ガラス板と、力学量により変位する錘と下側ガラス板上に配置された電極からの信号を上側ガラス外側に配置された電極まで電気接続するためのシリコン柱を有したシリコン板と、上部ガラス板の組合せからなる。また、シリコン柱上部には一部に穴のあいた絶縁膜とその上には導電膜が配置されており、他の柱への電気信号の漏れを無くし、シリコン柱上下の電気伝導を可能にしている。
【００２６】
つぎに、本発明の最良の形態２の基本的な構造を説明する。基本的な構造は実施の形態１と同じであるため相違点のみ説明する。本発明の実施の形態２では、シリコン柱上部の一部には、シリコン板にドープされている不純物とは異なる不純物をドープして空乏層を作り出す。これにより他の柱への電気信号の漏れを無くし、シリコン柱上下の電気伝導を可能にしている。
【００２７】
つぎに、本発明の最良の形態３の基本的な構造を説明する。基本的な構造は実施の形態１と同じであるため相違点のみ説明する。本発明の実施の形態３では、シリコン柱上部の一部にスリットをいれることで、他の柱への電気信号の漏れを無くし、シリコン柱上下の電気伝導を可能にしている。
【００２８】
基本的な製法としてはまず、シリコン板を用意し、下側からドライエッチングにより垂直加工を行い錘とシリコン柱の形成を行う。その後、柱の上側を電気的に絶縁するための工程と錘上側を作成する工程を実施する。そして、下部ガラス板を用意し、シリコン板を下部ガラス板に接合する。その後に上側ガラス板をシリコン板に接合する。
【００２９】
つぎに、本発明の最良の形態４の基本的な構造を説明する。半導体電気回路部品は、ガラスからできた絶縁体と、撮像素子が配置された上部半導体と、電気回路が配置された下部半導体と、上部半導体と下部半導体の間に挟まれるように配置された絶縁体からなり、上部半導体上に配置された電極からの信号を下部半導体上に配置された電極まで電気接続するためのシリコン柱の組合せからなる。また、シリコン柱下部には一部に穴のあいた絶縁膜とその上には導電膜が配置されており、第ニの半導体への電気信号の漏れを無くし、シリコン柱上下の電気伝導を可能にしている。
【００３０】
基本的な製法としてはまず、シリコン板を用意し、上側からドライエッチングにより垂直加工を行い撮像素子部となる部分とシリコン柱の形成を行い、撮像素子と回路を作成する。その後、柱の下側を電気的に絶縁するための工程。下部半導体に回路素子を作成する工程を実施する。そして、上部ガラス板を用意し、シリコン板を上部ガラス板に接合する。
【００３１】
つぎに、本発明の最良の形態５の基本的な構造を説明する。半導体電気回路部品は、電気回路が配置された上部半導体と、電気回路が配置された下部半導体と、上部半導体と下部半導体の間に挟まれるように配置された絶縁体からなり、上部半導体上に配置された電極からの信号を下部半導体上に配置された電極まで電気接続するためのシリコン柱の組合せからなる。また、シリコン柱上部には一部に穴のあいた絶縁膜とその上には導電膜が配置されており、第一の半導体への電気信号の漏れを無くし、シリコン柱上下の電気伝導を可能にしている。
【００３２】
基本的な製法としてはまず、シリコン板を用意し、下側からドライエッチングにより垂直加工を行い電気回路部となる部分とシリコン柱の形成を行い、下部半導体に回路素子を作成する。その後、柱の上側を電気的に絶縁するための工程。上部半導体に回路素子を作成する工程を実施する。そして、シリコン柱下部と下部半導体の電極に接続されるように電極パターンが配置されている絶縁体基板上に半田バンプなどを用いて実装する。
【実施例１】
【００３３】
以下に本発明による容量型力学量センサの実施例１を図１から図５を用いて説明する。なお、図１は本実施形態に係る容量型力学量センサ７aを示す側面断面図である。
【００３４】
容量型力学量センサ７aは、容量検出電極１１を有す下部ガラス板１、加速度を受けて変位する錘２１や下側電極１１からの信号を上側電極３４に接続するためのシリコン柱２２１をもつシリコン板２ａ、容量検出電極３１を有す上部ガラス板３が積層された構造となっている。
【００３５】
図２は下部ガラス板１の透過側面図を示している。下部ガラス板１は主に二酸化珪素（ＳｉＯ2）から構成されており、シリコン板２に近い熱膨張係数を有するものを使用している。また、下部ガラス板１の厚みは約１００μｍないしはそれ以上となっている。
【００３６】
シリコン板２ａとの接合面側には、厚さ約１μｍ以下のアルミニウム（Ａｌ）などからなる容量検出用の電極１１がスパッタなどにより設けられている。これらの電極１１はスルーホール１２ａにより外側の電極１４に接続され、その後再度スルーホール１２ｂにより、裏面から上面に引き出され図４（Ｂ）に示されるシリコン柱２２１の下部２２ｂに接続される。
【００３７】
図３は上部ガラス板３の側面断面図を示している。上部ガラス板３も下部ガラス板１と同様に主成分はＳｉＯ2から構成され、シリコン板２ａに近い熱膨張係数を有するものを使用している。また、上部ガラス板３の厚みは約１００μｍないしはそれ以上となっている。
【００３８】
シリコン板２ａとの接合面から数μｍ凹んだ位置には、厚さ約１μｍ以下のＡｌなどからなる容量検出用の電極３１が配置されている。この容量検出用の電極３１は同じくＡｌをスパッタにて成膜されたスルーホール３２ａにより上部ガラス板３外面に接合されたＮ型のシリコン３４に接続される。また、シリコン板２ａとの接合面には、シリコン板２ａに形成された柱２２１の電位をとるための電極３３ａ、シリコン板２に形成された錘２１の電位をとるための電極３３ｃ（図示しない）、が設けられており、それぞれスルーホール３２ｂ、３２ｄ（図示しない）により上部ガラス板３外面に接合されたＮ型のシリコン３４に接続される。このＮ型のシリコン３４の外面にはＡｌをスパッタにより成膜してあり、このＡｌによる電極パッド３５により外部の基板にワイヤボンディング等により実装する。
【００３９】
図４（Ａ）はシリコン板２ａの平面図を、図４（Ｂ）はシリコン板２ａのＣ−Ｃ'における側面断面図を示している。シリコン板２ａは錘２１の形成やシリコン柱２２１の加工のために２枚のシリコン板の間に絶縁層２８を持つＳＯＩ基板を使用している。中心部付近には外部から与えられる加速度により変位する錘２１をエッチングにより形成している。
【００４０】
先にも述べたとおりこのシリコン基板２ａはＳＯＩ基板を使用しており、錘２１の中間部分には絶縁層２８があり、上下のシリコン２１ａ、および２１ｂは絶縁されている。そのため錘２１の上下のシリコンを同電位とするため、絶縁層２８を通過して下部のシリコン２１ｂまで達するように階段状の凹みを形成し、その上にスパッタによるＡｌの電極２６ａを形成しシリコン２１ａと２１ｂを電気的に結合させている。
【００４１】
この錘２１の電位は電極２６ｂによって上部ガラス板３の図示されていない電極３３ｃを経由して外部端子３５まで接続されているため、外部からの制御が可能となる。
【００４２】
そしてこの錘２１を形成するエッチング工程において同時にシリコン柱の下部分２２ｂのエッチングをおこなう。それによりシリコン柱の下部分２２ｂは電気的にも機械的にも各々が独立することになる。またシリコン柱の上部２２ａには、図５のようにある一部をあらかじめエッチングをおこないその上に絶縁体２２ｃと導電体２２ｄが配置されている。これにより機構的に各々の柱の上部を独立せずに電気絶縁を可能にし、かつ各々のシリコン柱２２１により、上下のガラス板に形成された電極の電気伝導を可能にしている。
【００４３】
その他のシリコン板２ａの構成要素としては、錘２１を支える役目として梁２３部分、下部のガラス板１，上部ガラス板３と陽極接合する部分がある。
【００４４】
容量型力学量式加速度センサ７ａの基本的な製法としては、下部ガラス板１とシリコン板２ａの位置を所望の位置に合わせたあとに接合させる。接合には雰囲気温度約３００℃において電圧約４００Ｖを印加する陽極接合を用いて行った。
【００４５】
そのあと、上部ガラス板３と、下部ガラス１に接合されたシリコン板２ａとを所望の位置にあわせて、陽極接合を行い作製する。
【実施例２】
【００４６】
第二の実施例は、異なる不純物を利用して空乏層を作りこみ、それにより各々の柱を上部で絶縁するものである。以下第一の実施例と同様の部位については同じ符号を付し、説明を省略し、第一の実施例と異なる点を中心に図６〜図８を用いて説明する。
【００４７】
図６は本実施形態２に係る容量型力学量センサ７ｂを示す側面断面図である。
【００４８】
容量型力学量センサ７ｂは、容量検出電極１１を有す下部ガラス板１、加速度を受けて変位する錘２１や下側電極１１からの信号を上側電極３４に接続するためのシリコン柱２２２を有するシリコン板２ｂ、容量検出電極３１を有す上部ガラス板３が積層された構造となっている。本実施例ではシリコン版上下のシリコン板２４および２７はともにＰ型である。
【００４９】
上部ガラス板３のシリコン板２ｂとの接合面から数μｍ凹んだ位置には、厚さ約１μｍ以下のＡｌなどからなる容量検出用の電極３１が配置されている。この容量検出用の電極３１は同じくＡｌをスパッタにて成膜されたスルーホール３２ａにより上部ガラス板３外面に接合されたＮ型のシリコン３４に接続される。また、シリコン板２ｂとの接合面には、シリコン板２ｂに形成された柱２２２の電位をとるための電極３３ａ、柱２２２の上部２２ａの一部に形成された異なる不純物領域２９の電位をとるための電極３３ｂ（図示しない）、シリコン板２ｂに形成された錘２１の電位をとるための電極３３ｃ（図示しない）、が設けられており、それぞれスルーホール３２ｂ、３２ｃ（図示しない）、３２ｄ（図示しない）により上部ガラス板３外面に接合されたＮ型のシリコン３４に接続される。このＮ型のシリコン３４の外面にはＡｌをスパッタにより成膜してあり、このＡｌによる電極パッド３５により外部の基板にワイヤボンディング等により実装する。
【００５０】
またシリコン柱２２２の上部２２ａは、図８のように一部に異種の不純物領域（Ｎ型）２９が形成された構造となっている。また、この異種の不純物領域（Ｎ型）２９の電位を、このセンサに印加される最大電圧値以上の電圧に電極２６ｃ（図７（Ａ）参照）を通して接続することで、シリコン柱２２には常に異種の半導体接合に逆バイアスがかかるため、空乏層２９ａによる電気絶縁を実現し、機構的に各々の柱２２の上部２２ａを独立せずに電気絶縁を可能にしている。また各々のシリコン柱２２２の上下を同電位とするため、絶縁層２８を通過して下部のシリコン２２ｂまで達するように階段状の凹みを形成し、その上にスパッタによるＡｌの電極２２ｄを形成しシリコン２２ａ、２２ｂを電気結合させている。これにより下部ガラス電極と上部ガラス電極をシリコン柱２２２により導通することができる。
【００５１】
また、シリコン板２ｂは、不純物半導体としてＮ型をドープされた上部のシリコン板２４と、同じく不純物半導体Ｎ型をドープされた下部のシリコン板２７を持つＳＯＩ基板を使用しても可能である。この場合、シリコン柱２２２の上部２２ａのある一部には異種の不純物であるＰ型を使用し、このＰ型の不純物電位をこのセンサに印加される最小電圧値以下の電圧に電極２６ｃを通して接続することで、シリコン柱には常に異種の半導体接合に逆バイアスがかかるため、空乏層２９ａによる電気絶縁を実現し、機構的に各々の柱２２２の上部２２ａを独立せずに電気絶縁が可能となり、同様の効果が得られる。
【実施例３】
【００５２】
第三の実施例は、柱の上部にスリットを入れることで他の柱と絶縁するものである。以下第二の実施例と同様の部位については同じ符号を付し、説明を省略し、第二の実施例と異なる点を中心に図９〜図１１を用いて説明する。
【００５３】
図９は本実施形態３に係る容量型力学量センサ７ｃを示す側面断面図である。
【００５４】
図１０（Ａ）は、図９に示す装置におけるシリコン板の平面図であり、同（Ｂ）は、図９に示す装置におけるシリコン板の側面断面図である。
【００５５】
図１１は図９に示す装置におけるシリコン柱の部分を拡大した側面図である。
【００５６】
容量型力学量センサ７ｃは、容量検出電極１１を有す下部ガラス板１、加速度を受けて変位する錘２１や下側電極１１からの信号を上側電極３４に接続するためのシリコン柱２２３をもつシリコン板２ｃ、容量検出電極３１を有す上部ガラス板３が積層された構造となっている。
【００５７】
そしてこの実施形態では、柱の上部２２ａを他の柱と分割するためにスリット２２ｅを入れるようにエッチングを行う。これにより各々の柱の中部である絶縁層２８を機械的に独立せずに電気絶縁を可能にし、かつ各々のシリコン柱が上下のガラス板に形成された電極の電気伝導が可能となる。
【００５８】
また、図１１に示すように、このとき柱の上部のスリット２２ｅは半導体基板の機械的強度を考慮して、柱下部２２ｂのスリット２２ｆの位置からずらすようにしてエッチングを行っている。これにより、シリコン柱２２３とシリコン基板２ｃとの機械的強度を向上することを可能にする。
【実施例４】
【００５９】
第四の実施例は、柱の上部に入れるスリットを柱の上部を四方から囲うように入れ、柱の下部に入れるスリットは柱の下部を四方から囲うように入れることで他の柱と絶縁するものである。以下第三の実施例と同様の部位については同じ符号を付し、説明を省略し、第三の実施例と異なる点を中心に図１２（Ａ）および（Ｂ）を用いて説明する。
【００６０】
図１２（Ａ）は、本発明の実施形態４に係る容量型力学量センサにおけるシリコン板の平面図であり、同（Ｂ）は本実施形態４に係る容量型力学量センサのシリコン板２ｄを示す側面断面図である。
【００６１】
このとき柱の上部のスリット２２ｇは柱の上部を四方から囲うように配置され、また柱の下部のスリット２２ｈは柱の下部を四方から囲うように配置されている。これにより、シリコン柱２２３はセンサの隅に配置されることに限定されることがなくなり、スリット加工が可能な領域内であれば任意の位置に柱を作ることができる。またさらに、柱の上部にあるスリット２２ｇに絶縁物２２ｉを埋め込んだ様子を図１３に示す。このようにすることで他の柱との絶縁性を保ちながら機械強度を上げることができる。
【実施例５】
【００６２】
以下に本発明による半導体電気回路部品の実施例５を図１４〜図１５を用いて説明する。
【００６３】
図１４は本実施形態に係る半導体装置６０１を示す側面断面図である。
【００６４】
半導体装置６０１は、電極６３５が配置されたガラス６３０、撮像素子６２ａを有す上部半導体６２１、撮像素子からの信号を受けて信号処理する回路を有す下部半導体６２３、上記半導体と下部半導体にはさまれて配置されている絶縁体６２８が積層された構造となっており、上記半導体と下部半導体には、上記半導体から出力される信号を下部半導体に伝えるためのシリコンの柱６２２ｂが配置された構造となっている。
【００６５】
次にシリコン柱の電気的接合部分の拡大図を図１５に示す。
絶縁体（ガラス）６３０には、電極６３５が配置されており、この電極は撮像素子の電極とシリコン柱を電気的に接続している。
【００６６】
上部半導体６２１はシリコンから構成され、その厚みは約１０μｍ以上となっており、撮像素子と、下部半導体６２３との電気信号伝達のためのシリコン柱６２２ｂが設けられている。そして上部半導体の撮像素子とシリコン柱の間には、スリット６２２ｆがあり、機械的にも電気的にも絶縁されている。
【００６７】
下部半導体６２３も上部半導体と同様に主成分はシリコンから構成され、その厚みは約１００μｍ以上となっており、信号処理ＩＣ６２ｂと、上部半導体との電気信号伝達のためにシリコン柱６２２ａが設けられている。
【００６８】
また、下部の柱と下部半導体にはＡｌが製膜された電極６２２ｄが設けられており、このＡｌにより、下部の柱と下部の半導体の電気接続を実現している。また電極パッド６３５ｃにより外部の基板にワイヤボンディング、もしくは表面実装等により実装する。
【００６９】
そして先にも述べた通り、本実施例では上部半導体と下部半導体の間に絶縁層６２８を持つ、いわゆるＳＯＩ基板を使用している。これにより、上下のシリコン６２１、および６２３は絶縁されている。
【００７０】
そのため、シリコン柱において、上部柱６２２ａ、下部柱６２３ｂの電気伝導を可能にするため、絶縁層６２８を通過して上部のシリコン６２２ｂまで達するように階段状の凹みを６２２ａに形成し、まず絶縁膜６２２ｃを製膜する。その後、絶縁膜上にスパッタによるＡｌの電極６２２ｄを形成しシリコン６２２ａと６２２ｂとを電気的に結合させている。よって、この柱上部の電位は下部半導体基板に回路信号を伝えることが可能となる。
【００７１】
また、シリコン柱の上部分６２２ｆのエッチングをおこなうことで、シリコン柱の上部分６２２ｂは、電気的にも機械的にも各々が独立することになる。これにより機械的に各々の柱の下部を独立せずに電気絶縁を可能にし、かつ各々のシリコン柱６２２ａ、６２２ｂにより、上下の半導体に形成された電極の電気伝導を可能にしている。その結果、撮像素子６２ａと信号処理ＩＣ６２ｂの電気信号の送受が可能になる。
【実施例６】
【００７２】
以下に本発明による半導体装置の実施例６を図１６〜図１７を用いて説明する。
【００７３】
図１６は本実施形態に係る半導体装置７０１を示す側面断面図である。
【００７４】
半導体装置７０１は、回路７２ａを有す上部半導体７２３、回路７２ａからの信号を受けて動作する回路７２ｂを有す下部半導体７２１、上記半導体と下部半導体にはさまれて配置されている絶縁体７２８が積層された構造となっており、上記半導体と下部半導体には、上記半導体から出力される信号を下部半導体に伝えるためのシリコンの柱７２２ｂが配置された構造となっている。またこれらの半導体基板は、装置に組み込む際に必要なあらかじめに回路パターンが形成された絶縁体基板７４０に実装されている。
【００７５】
次にシリコン柱の電気接合部分の拡大図を図１７に示す。
【００７６】
基板７４０には、電極７３５が配置されており、この電極は下部半導体素子の電極とシリコン柱を電気的に接続している。
【００７７】
上部半導体はＳｉから構成され、その厚みは約１０μｍ以上となっており、回路素子７２ａと、下部半導体との電気信号伝達のためのシリコン柱７２２ａが設けられている。
【００７８】
下部半導体７２１も上部半導体と同様に主成分はＳｉから構成され、その厚みは約１００μｍ以上となっている。そして回路素子７２ｂとシリコン柱７２２ｂの間には、スリット７２２ｆがあり、機械的にも電気的にも絶縁されている。
【００７９】
また、上部の柱と上部半導体にはＡｌが製膜された電極７２２ｄが設けられており、このＡｌにより、上部の柱と上部半導体の電気接続を実現している。また電極パッド７３５ｃにより外部の基板にワイヤボンディング、もしくは表面実装等により実装する。
【００８０】
そして先にも述べた通り、この上部半導体と下部半導体の間に絶縁層７２８を持つ、いわゆるＳＯＩ基板を使用している。これにより、上下のシリコン７２１、および７２３は絶縁されている。
【００８１】
そのため、シリコン柱において、上部柱７２２ａ、下部柱７２２ｂの電気伝導を可能にするため、絶縁層７２８を通過して下部のシリコン７２２ｂまで達するように階段状の凹みを形成し、まず絶縁膜７２２ｃを製膜する。その後、絶縁膜上にスパッタによるＡｌの電極７２２ｄを形成しシリコン７２２ａ、７２２ｂを電気結合させている。よって、この柱下部の電位は上部の回路素子７２ａに回路信号を伝えることが可能となる。
【００８２】
また、シリコン柱の下部分７２２ｆのエッチングをおこなうことで、シリコン柱の下部分７２２ｂは、電気的にも機械的にも各々が独立することになる。これにより機械的に各々の柱の上部を独立せずに電気絶縁を可能にし、かつ各々のシリコン柱６２２ａ、６２２ｂにより、上下の半導体に形成された電極の電気伝導を可能にしている。その結果、回路素子７２ａと回路素子７２ｂの電気信号の送受が可能になる。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施形態１に係る容量型力学量センサを示す側面断面図である。
【図２】図１に示す装置における下部ガラス板の側面断面図である。
【図３】図１に示す装置における上部ガラス板の側面断面図である。
【図４】（Ａ）は、図１に示す装置におけるシリコン板の平面図である。
【００８４】
（Ｂ）は、図１に示す装置におけるシリコン板の側面断面図である。
【図５】図１に示す装置におけるシリコン柱の側面図である。
【図６】本発明の実施形態２に係る容量型力学量センサを示す側面断面図である。
【図７】（Ａ）は、図６に示す装置におけるシリコン板の平面図である。
【００８５】
（Ｂ）は、図６に示す装置におけるシリコン板の側面断面図である。
【図８】図６に示す装置におけるシリコン柱の側面図である。
【図９】本発明の実施形態３に係る容量型力学量センサを示す側面断面図である。
【図１０】（Ａ）は、図９に示す装置におけるシリコン板の平面図である。
【００８６】
（Ｂ）は、図９に示す装置におけるシリコン板の側面断面図である。
【図１１】図９に示す装置におけるシリコン柱の側面図である。
【図１２】（Ａ）は、本発明の実施形態４に係る容量型力学量センサにおけるシリコン板の平面図である。
【００８７】
（Ｂ）は、本発明の実施形態４に係る容量型力学量センサにおけるシリコン板の側面断面図である。
【図１３】図９に示す装置における、シリコン柱の側面図である。
【図１４】本発明の実施形態５に係る半導体装置を示す側面断面図である。
【図１５】図１４に示す装置におけるシリコン柱の側面図である。
【図１６】本発明の実施形態６に係る半導体装置を示す側面断面図である。
【図１７】図１６に示す装置におけるシリコン柱の側面図である。
【図１８】従来例における容量型力学量センサを示す側面断面図である。
【符号の説明】
【００８８】
１、５０１  下部ガラス板
１１、３１、５１１、５３１  容量検出電極
１２ａ、１２ｂ、３２ａ、３２ｂ  スルーホール
１３、２２ｄ、２６、２６ａ、３３ａ  ＡＬ電極
１４、３４  Ｎ型シリコン基板
３５    外部基板接続用電極
２ａ、２ｂ、２ｃ、２ｄ、５０２  シリコン板
２１、２１ａ、２１ｂ、５２１  錘
２２１、２２２、２２３、５２２  シリコン柱
２２ａ  シリコン柱上
２２ｂ  シリコン柱下
２２ｃ  絶縁体
２２ｄ  導電体
２２ｅ  スリット上
２２ｆ  スリット下
２２ｇ  スリット上
２２ｈ  スリット下
２２ｉ  絶縁体
２３    梁
２６ｃ  不純物半導体接続電極
２８    絶縁体
２９    不純物半導体
３、５０３    上部ガラス板
７ａ、７ｂ、７ｃ、５０７  容量型力学量センサ
６２ａ  撮像素子
６２ｂ、７２ａ，７２ｂ  回路素子
【図１】
2006053125.tif 000003
【図２】
2006053125.tif 000004
【図３】
2006053125.tif 000005
【図４】
2006053125.tif 000006
【図５】
2006053125.tif 000007
【図６】
2006053125.tif 000008
【図７】
2006053125.tif 000009
【図８】
2006053125.tif 000010
【図９】
2006053125.tif 000011
【図１０】
2006053125.tif 000012
【図１１】
2006053125.tif 000013
【図１２】
2006053125.tif 000014
【図１３】
2006053125.tif 000015
【図１４】
2006053125.tif 000016
【図１５】
2006053125.tif 000017
【図１６】
2006053125.tif 000018
【図１７】
2006053125.tif 000019
【図１８】
2006053125.tif 000020