(57)【要約】【課題】  高周波集積回路の入出力に静電保護素子として電界効果トランジスタを設け、優れた高周波特性とＥＳＤ耐圧も大きくする静電保護素子付き高周波集積回路を提供する。【解決手段】  入出力端子を有する高周波回路１１と、化合物半導体基板上に形成され、前記高周波回路に設けられ、入出力端子の一方の端子が前記入出力端子に接続され、他方の端子が第１の基準電位に接続され、ゲートが抵抗１４を介して第２の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタ１３とを有し、入出力端子からノイズや高圧パルスが印加されたとき、電界効果トランジスタ１３を低インピーダンス化しＥＳＤ保護を行うようにした。【選択図】図１
2006114618.tif 000002
【特許請求の範囲】
【請求項１】
入出力端子を有する高周波回路と、
化合物半導体基板上に少なくとも一部が前記高周波回路と一体的に形成され、入出力端子の一方の端子が前記入出力端子に接続され、他方の端子が第１の基準電位に接続され、ゲートが抵抗を介して第２の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタと
を有する高周波集積回路。
【請求項２】
前記高周波集積回路は更にキャパシタを有し、該キャパシタは前記エンハンスメントタイプ電界効果トランジスタの入出力端子間に並列に接続された
請求項１記載の高周波集積回路。
【請求項３】
前記化合物半導体基板はＧａＡｓを有する基板とする
請求項１記載の高周波集積回路。
【請求項４】
前記エンハンスメントタイプ電界効果トランジスタはＨＥＭＴとする
請求項１記載の高周波集積回路。
【請求項５】
前記エンハンスメントタイプ電界効果トランジスタは複数のエンハンスメントタイプ電界効果トランジスタで接続された
請求項１記載の高周波集積回路。
【請求項６】
入出力端子を有する高周波回路と、
化合物半導体基板上に少なくとも一部が前記高周波回路と一体的に形成され、第１の入出力端子の一方の端子が前記入出力端子に接続され、ゲートが第１の抵抗を介して第２の基準電位に接続されたディプレッションタイプ電界効果トランジスタと、
化合物半導体基板上に形成され、前記高周波回路に設けられ、第２の入出力端子の一方の端子が前記ディプレッションタイプ電界効果トランジスタの前記第１の入出力端子の他方の端子に接続され、第２の入出力端子の他方の端子が第１の基準電位に接続され、ゲートが第２の抵抗を介して前記第１の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタと、
前記エンハンスメントタイプ電界効果トランジスタの第２の入力端子の一方の端子と前記第１の基準電位間に接続された第１のキャパシタと
を有する高周波集積回路。
【請求項７】
前記高周波集積回路は更に第２キャパシタを有し、該第２のキャパシタは前記ディプレッションタイプ電界効果トランジスタまたは前記エンハンスメントタイプ電界効果トランジスタの入出力端子間に並列に接続された
請求項６記載の高周波集積回路。
【請求項８】
前記化合物半導体基板はＧａＡｓを有する基板とする
請求項６記載の高周波集積回路。
【請求項９】
前記エンハンスメントタイプ電界効果トランジスタはＨＥＭＴとする
請求項６記載の高周波集積回路。
【請求項１０】
前記エンハンスメントタイプ電界効果トランジスタは複数のエンハンスメントタイプ電界効果トランジスタで接続された
請求項６記載の高周波集積回路。
【請求項１１】
外部端子と、
入出力端子を有する高周波回路と、
前記外部端子と前記高周波回路の入出力端子間に接続された第１のキャパシタと、
化合物半導体基板上に形成され、前記高周波回路に設けられ、入出力端子の一方の端子が前記外部端子に接続され、他方の端子が前記高周波回路の入出力端子に接続され、ゲートは抵抗を介して第１の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタと
を有する高周波集積回路。
【請求項１２】
前記高周波集積回路は更に第２キャパシタを有し、該キャパシタは前記エンハンスメントタイプ電界効果トランジスタの入出力端子間に並列に接続された
請求項１１記載の高周波集積回路。
【請求項１３】
前記化合物半導体基板はＧａＡｓを有する基板とする
請求項１１記載の高周波集積回路。
【請求項１４】
前記エンハンスメントタイプ電界効果トランジスタはＨＥＭＴとする
請求項１１記載の高周波集積回路。
【請求項１５】
前記エンハンスメントタイプ電界効果トランジスタは複数のエンハンスメントタイプ電界効果トランジスタで接続されて
請求項１１記載の高周波集積回路。
【請求項１６】
化合物半導体基板と、
前記化合物半導体基板上に作られたディプレッションタイプ電界効果トランジスタと、
前記化合物半導体基板上に作られ、前記ディプレッションタイプ電界効果トランジスタを一部に持つ高周波回路と、
入出力端子と、
前記化合物半導体基板上に作られ、前記高周波回路にドレイン、または、ソースを接続し、前記高周波回路に接続されていないソース、または、ドレインスを前記入出力端子に接続したエンハンスメントタイプ電界効果トランジスタと、
前記高周波回路と前記エンハンスメントタイプ電界効果トランジスタの間の電位より低い第1の電位と、前記化合物半導体基板上に作られ、前記エンハンスメントタイプ電界効果トランジスタのゲートと前記第1の電位の間に接続された抵抗と
を有する高周波集積回路。
【請求項１７】
前記化合物半導体はＧａＡｓである
請求項１６記載の高周波集積回路。
【請求項１８】
前記高周波集積回路はさらに前記化合物半導体基板上に作られ、前記エンハンスメントタイプ電界効果トランジスタのドレインとソースの間にパラレルに接続されたコンデンサーと
を有する請求項１６記載の高周波集積回路。
【請求項１９】
前記ディプレッションタイプ電界効果トランジスタと前記エンハンスメントタイプ電界効果トランジスタは、ゲート接合型ゲート電界効果トランジスタである
請求項１６記載の高周波集積回路。
【請求項２０】
前記ディプレッションタイプ電界効果トランジスタと前記エンハンスメントタイプ電界効果トランジスタはＭＥＳ電界効果トランジスタである
請求項１６記載の高周波集積回路。
【請求項２１】
前記ディプレッションタイプ電界効果トランジスタと前記エンハンスメントタイプ電界効果トランジスタは、ＨＥＭＴである
請求項１６記載の高周波集積回路。
【請求項２２】
前記ディプレッションタイプ電界効果トランジスタは複数個直列に接続されたディプレッションタイプ電界効果トランジスタを有する
請求項１６記載の高周波集積回路。
【請求項２３】
化合物半導体基板と、
前記化合物半導体基板上に作られた電界効果トランジスタと、
前記化合物半導体基板上に作られ、前記電界効果トランジスタを一部に持つ高周波回路と、
前記化合物半導体基板上に作られ、前記高周波回路にドレイン、または、ソースを接続し、前記高周波回路に接続されていないソース、または、ドレインをGNDに接続したエンハンスメントタイプ電界効果トランジスタと、
前記化合物半導体基板上に作られ、前記エンハンスメントタイプ電界効果トランジスタのゲートとグランドの間に接続された抵抗と
を有する高周波集積回路。
【請求項２４】
前記電界効果トランジスタは、エンハンスメントタイプ電界効果トランジスタ、または、ディプレッションタイプ電界効果トランジスタである
請求項２３記載の高周波集積回路。
【請求項２５】
前記化合物半導体はＧａＡｓである
請求項２３記載の高周波集積回路。
【請求項２６】
前記高周波集積回路はさらに前記化合物半導体基板上に作られ、前記電界効果トランジスタのドレインとソースの間にパラレルに接続されたコンデンサーと
を有する請求項２３記載の高周波集積回路。
【請求項２７】
前記電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ゲート接合型電界効果トランジスタである
請求項２３記載の高周波集積回路。
【請求項２８】
前記電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ＭＥＳ電界効果トランジスタである
請求項２３記載の高周波集積回路。
【請求項２９】
前記電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ＨＥＭＴである
請求項２３記載の高周波集積回路。
【請求項３０】
前記電界効果トランジスタ部分は複数個直列に接続された電界効果トランジスタを有する
請求項２３記載の高周波集積回路。
【請求項３１】
化合物半導体基板と、
前記化合物半導体基板上に作られた第１の電界効果トランジスタと、
前記化合物半導体基板上に作られ、前記第１の電界効果トランジスタを一部に持つ高周波回路と、
前記化合物半導体基板上に作られ、前記高周波回路にドレイン、または、ソースを接続したスイッチ用の第２の電界効果トランジスタと、前記第２の電界効果トランジスタを制御するための第１の制御信号と、前記第２の電界効果トランジスタのゲートに一方を接続され、他方に前記第１の制御信号を印加する第１の抵抗と、
前記第２の電界効果トランジスタの前記高周波回路に接続されていないドレイン、または、ソースに、ドレイン、または、ソースを接続し、前記第２の電界効果トランジスタに接続されていない側のドレイン、または、ソースをグランドに接続したエンハンスメントタイプ電界効果トランジスタと、
前記化合物半導体基板上に作られ、前記エンハンスメントタイプ電界効果トランジスタのゲートと前記グランドの間に接続された第２の抵抗と
を有する高周波集積回路。
【請求項３２】
前記第１と第２の電界効果トランジスタは、ディプレッションタイプ電界効果トランジスタまたはエンハンスメントタイプ電界効果トランジスタである
請求項３１記載の高周波集積回路。
【請求項３３】
前記化合物半導体はＧａＡｓである
請求項３１記載の高周波集積回路。
【請求項３４】
前記高周波集積回路はさらに前記化合物半導体基板上に作られ、前記エンハンスメントタイプ電界効果トランジスタのドレインとソースの間にパラレルに接続されたコンデンサーと
を有する請求項３１記載の高周波集積回路。
【請求項３５】
前記第１の電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ゲート接合型電界効果トランジスタである
請求項３１記載の高周波集積回路。
【請求項３６】
前記第１の電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ＭＥＳ電界効果トランジスタである
請求項３１記載の高周波集積回路。
【請求項３７】
前記第１の電界効果トランジスタとエンハンスメントタイプ電界効果トランジスタは、ＨＥＭＴである
請求項３１記載の高周波集積回路。
【請求項３８】
前記エンハンスメントタイプ電界効果トランジスタ部分は複数個直列に接続されたエンハンスメントタイプ電界効果トランジスタを有する
請求項３１記載の高周波集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の静電保護素子付き高周波集積回路に関し、さらに詳しくは、高周波ＭＭＩＣの入力または出力部に静電保護素子を設け、静電放電（ＥＳＤ：Ｅｌｅｃｔｒｉｃ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護に関する。
【背景技術】
【０００２】
セルラーなどでは、８００ＭＨｚ〜２．３ＧＨｚの帯域の高周波信号を用いて通信を行っている。この周波数が比較的高いため、送信電力を増幅するパワーアンプ（ＰＡ）、受信信号を増幅するローノイズアンプ（ＬＮＡ）、信号を切り替えるスイッチ（ＳＷ）などを用いたデバイスの選定において、高周波特性を重視して、通常使用されるＳｉ半導体にかわり、ＧａＡｓなどの化合物半導体を用いる場合が多い。
ＧａＡｓなど化合物半導体を用いた高周波集積回路は、一般に、優れた高周波特性を有するが、ＥＳＤ（静電放電）に対して非常に弱い場合が多い。これは、その中で用いられる各デバイス自身が、高周波特性の向上のため、ＥＳＤなどのノイズに対して脆弱であることも一つの原因である。また、保護素子を導入した場合、取り扱う周波数が高いため、寄生容量による悪影響が避けられず、十分な対策がとられない場合も多い。
【０００３】
図４（Ａ）に、従来のＥＳＤ保護素子付のＥＳＤ保護回路４０の回路構成例を示す。Ｉ／Ｏ（入出力）端子４２とＧＮＧ（グランド）の間に、ＥＳＤ対策用のＤｉｏｄｅ４３を接続してあり、正のＤＣ（直流）バイアス、または、そのＤｉｏｄｅ４３の順方向閾値電圧（Ｖｆ）以下のＲＦ振幅を持つＲＦ信号であれば、このＤｉｏｄｅ４３は、比較的、高インピーダンスに見え、回路特性に影響を与えない。一方、ＥＳＤのような電圧振幅の大きいノイズがＩ／Ｏ（入出力）端子４２に印加されると、保護Ｄｉｏｄｅ４３の逆方向のブレークダウン電圧（Ｖｂ）を超え、ノイズはＧＮＤへ引き込まれ、回路内部（高周波回路４１）へのダメージを避けることができる。
【０００４】
図４（Ｂ）にダイオードの電圧−電流特性を示す。横軸にＤｉｏｄｅ４３に印加する電圧を示し、縦軸にこのＤｉｏｄｅ４３に流れる電流の値を示す。このグラフから明らかなように、順方向に電圧を印加するとＶｆ（順方向しきい値電圧）から電流が流れ、また逆方向に電圧を印加すると、Ｖｂ（ブレークダウン電圧）まではほとんど電流は流れない。しかし、逆方向の印加電圧がＶｂを越えると、急激に電流が流れるようになる。その結果、Ｄｉｏｄｅ４３の抵抗（ΔＶ／ΔＩ）は小さくなる。
Ｓｉ上で保護Ｄｉｏｄｅを作り込む場合、Ｄｉｏｄｅの正極、または、負極は、低抵抗である基板バルク側に取ることができる。一方、図４のようなＤｉｏｄｅ４３をＧａＡｓ基板上に作り込む場合、ＧａＡｓ基板自体が高抵抗であるため、Ｄｉｏｄｅの正極と負極の両方を基板表面に取り出す必要があり、構造が複雑になり、また、保護素子としての能力を引き出すのも難しい。さらに、Ｄｉｏｄｅを構成するため、ＰＮ  Ｊｕｎｃｔｉｏｎ（接合）、 ショットキーＪｕｎｃｔｉｏｎなどを用いるが、基本的に、このＪｕｎｃｔｉｏｎは、ＥＳＤなどに対して強くはなく、高性能なＥＳＤ素子を得ることは困難である。
さらに、このＪｕｎｃｔｉｏｎ部分は、大きな寄生容量を持つため、高周波特性に悪影響を与えやすい。
【０００５】
保護素子を有しない他の従来例の高周波集積回路５０について図５に示す。図５において、高周波回路５１の入力端子Ｉ／Ｏ５２にＤＦＥＴ１Ｃ（Ｄｅｐｌｅｔｉｏｎ型電界効果トランジスタ；ディプレッションタイプ電界効果トランジスタ）５３のドレインが接続され、ソースはキャパシタＣ５０（５５）の一方の端子に接続され、キャパシタＣ５０の他方の端子はＧＮＤ（グランド）に接続されている。またゲートは抵抗５４を介してコントロール端子（ＣＴＬ３）に接続されている。
ここでＤＦＥＴ１Ｃ（５３）の直流バイアスを構成する抵抗は省略して、高周波（交流）信号に関する回路だけを図示する。
ＣＴＬ３から基準電圧を抵抗５４を介して、ＤＦＥＴ１Ｃ（５３）のゲートに電圧を印加し、ＯＮ／ＯＦＦ動作させて、スイッチとして機能させている。
このＣＴＬ３端子に所定の電圧を印加して、ＤＦＥＴ１Ｃ（５３）をＯＮ状態とすると、Ｉ／Ｏ入力端子５２から高周波信号が入力されても、ＤＦＥＴ１Ｃのドレイン−ソースとキャパシタＣ５０を介して流れ、高周波回路５１には高周波信号は入力されない。
つぎに、ＤＦＥＴ１ＣをＯＦＦ状態にして、入力信号を高周波回路５１に供給する。この状態において、たとえばＩ／Ｏ入力端子５２に高電圧ノイズまたは高電圧パルスが印加されたとすると、Ｄ電界効果トランジスタ（ＤＦＥＴ１Ｃ）５３は通常はＯＦＦ状態であるので、ＤＥＦＴ１Ｃの出力インピーダンスが高いので、キャパシタＣ５０にパルス電流を急激に流すことはできず、高周波回路５１の入力または出力に入力され、その結果高周波回路５１の内部素子が破壊される。
【０００６】
図５を改善するため保護素子を高周波回路６１の入力端子または出力端子に設けた例を示す。図６は図５で示した高周波集積回路５０に保護Ｄｉｏｄｅを追加した他の従来例を示す。図６において、高周波回路６１の入力端子Ｉ／Ｏ６２にＤ電界効果トランジスタ（ＤＦＥＴ１Ｄ；ディプレッションタイプ電界効果トランジスタ）６３のドレインが接続され、ソースはキャパシタＣ６０（６７）の一方の端子に接続され、キャパシタＣ６０の他方の端子はＧＮＤに接続されている。ソースはさらにＤｉｏｄｅ６５のカソードに接続され、アノードはＤｉｏｄｅ６６のアノードに接続されている。Ｄｉｏｄｅ６６のカソードはＧＮＤに接続されている。またＤ電界効果トランジスタ６３のゲートは抵抗６４を介してコントロール５（ＣＴＬ５）に接続されている。
ＣＴＬ５から基準電圧を抵抗６４を介して、Ｄ電界効果トランジスタ６３のゲートに電圧を印加している。
【０００７】
Ｄ電界効果トランジスタ６３のソースとＧＮＤ間に２個のＤｉｏｄｅ６５，６６を用いて、アノードが共通接続され、両端にカソードを配置し、一方のカソードをＤ電界効果トランジスタ１Ｄ６３のソースに他方のカソードをＧＮＤに接続した保護素子が設けられている。この保護素子の電気的入出力特性は、入力電圧が順方向と逆方向ともＶｂ＋Ｖｆの電圧の絶対値より小さいとき電流は流れず高抵抗となり、Ｖｂ＋Ｖｆの絶対値より大きいとき電流が急激に流れ、低抵抗になる。
【０００８】
入出力端子Ｉ／Ｏ（６２）からの高電圧ノイズまたは高電圧パルスが入力されると、Ｄ電界効果トランジスタ１Ｄ６３がフローティング状態であるので、ドレイン−ソース間は導通状態となる。入力された電圧がＤｉｏｄｅ６５，６６の加算された耐圧以上になると、上述したようにＤｉｏｄｅ６５，６６がブレークダウンを起こし、その合成抵抗値は高抵抗から低抵抗に変化する。その結果、低抵抗の電流通路を形成するＤｉｏｄｅ６５，６６を介してＧＮＤに放電され、高周波回路６１にノイズまたは高圧パルスは印加されなくなる。
【０００９】
しかしながら、この保護ダイオード付き高周波集積回路の例においても、図４と同様に、Ｄｉｏｄｅ６５，６６をＧａＡｓ基板上に作り込む場合、ＧａＡｓ基板自体が高抵抗であるため、Ｄｉｏｄｅの正極と負極の両方を基板表面に取り出す必要があり、構造が複雑になり、また、保護素子としての能力を引き出すのも難しい。さらに、Ｄｉｏｄｅを構成するため、ＰＮ  Ｊｕｎｃｔｉｏｎ、 ショットキーＪｕｎｃｔｉｏｎなどを用いるが、基本的に、このＪｕｎｃｔｉｏｎは、ＥＳＤなどに対して強くはなく、高性能なＥＳＤ素子を得ることは困難である。
さらに、このＪｕｎｃｔｉｏｎ部分は、大きな寄生容量を持つため、高周波特性に悪影響を与えやすい。
【００１０】
【特許文献１】特開平６−１３８６２号公報
【特許文献２】特表２０００−５１０６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述のように、一般的に、ＧａＡｓ 高周波集積回路は、ＥＳＤ的に脆弱で、その対策も困難である。一方、携帯電話に代表されるコンシューマ用途にＧａＡｓ 高周波集積回路が使用されることも多くなり、優れた高周波性能はもちろん、ＥＳＤ耐圧も大きいＧａＡｓ 高周波集積回路の実現が望まれている。
本発明は上記課題に鑑みてなされたものであり、ＥＳＤ保護能力が高い素子を用いて優れた高周波特性と、高いＥＳＤ耐圧の両立する保護回路付き高周波回路を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、入出力端子を有する高周波回路と、化合物半導体基板上に少なくとも一部が前記高周波回路と一体的に形成され、入出力端子の一方の端子が前記入出力端子に接続され、他方の端子が第１の基準電位に接続され、ゲートが抵抗を介して第２の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタとを有する。
【００１３】
本発明は、入出力端子を有する高周波回路と、化合物半導体基板上に少なくとも一部が前記高周波回路と一体的に形成され、第１の入出力端子の一方の端子が前記入出力端子に接続され、ゲートが第１の抵抗を介して第２の基準電位に接続されたディプレッションタイプ電界効果トランジスタと、化合物半導体基板上に形成され、前記高周波回路に設けられ、第２入出力端子の一方の端子が前記でディプレッションタイプ電界効果トランジスタの前記第１の入出力端子の他方の端子に接続され、第２の入出力端子の他方の端子が第１の基準電位に接続され、ゲートが第２の抵抗を介して前記第１の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタと、前記エンハンスメントタイプ電界効果トランジスタの第２の入力端子の一方の端子と前記第１の基準電位間に接続された第１のキャパシタとを有する。
【００１４】
本発明は、外部端子と、入出力端子を有する高周波回路と、前記外部端子と前記高周波回路の入出力端子間に接続された第１のキャパシタと、化合物半導体基板上に形成され、前記高周波回路に設けられ、入出力端子の一方の端子が前記外部端子に接続され、他方の端子が前記高周波回路の入出力端子間に接続され、ゲートは抵抗を介して第１の基準電位に接続されたエンハンスメントタイプ電界効果トランジスタとを有する。
【００１５】
本発明は、高周波回路の入出力端子にエンハンスメントタイプ電界効果トランジスタ（電界効果トランジスタ）を備え、外部からノイズまたは高電圧パルスが入力されたとき、エンハンスメントタイプ電界効果トランジスタをブレークダウン動作させ、そのインピーダンスを低くすることにより、ノイズまたは高電圧パルスを放電させるようにした。
【発明の効果】
【００１６】
本発明の静電保護素子付き高周波回路は、Ｅ電界効果トランジスタ（エンハンスメントタイプ電界効果トランジスタ）を保護素子と使う場合、高周波回路で使用される、Ｄ電界効果トランジスタ（ディプレッションタイプ電界効果トランジスタ）、または、Ｅ電界効果トランジスタと、同じ、または、ほとんど同様な構造であるため、ＧａＡｓ上に作りこむプロセスにおいて、最小限の工程追加で、作製できる。また、Ｄｉｏｄｅ型保護素子のように、ＥＳＤなどノイズは、Ｊｕｎｃｔｉｏｎを通過しないため、保護素子自体の能力、耐圧も優れている。さらに、もともと、高周波回路内で用いられる電界効果トランジスタと、同様な構造であるため、寄生容量も小さく、本来の回路に与える悪影響も小さい。
【発明を実施するための最良の形態】
【００１７】
図１に静電保護素子付き高周波集積回路（回路）の実施形態例を示す。図１（Ａ）において、入出力端子Ｉ／Ｏ１２が高周波回路１１に接続され、またＥ電界効果トランジスタ（エンハンスメント電界効果トランジスタ）１（１３）のドレインに接続されている。ソースはＧＮＤ（グランド）に接続され、またゲートは抵抗Ｒ１（１４）を介してＧＮＤに接続されている。
このＥ電界効果トランジスタ（ＥＦＥＴ１）１３は高周波回路１１の素子、たとえば受信用ＲＦアンプの電界効果トランジスタ、ＭＩＸなどや、送信用電界効果トランジスタなどと同一基板上に形成されている。
Ｅ電界効果トランジスタ１３のゲートが０Ｖのとき、ソース接地Ｅ電界効果トランジスタの電気的特性を図１（Ｂ）に示す。横軸にＶｇ（ゲート−ソース間電圧）、縦軸にドレイン電流Ｉｄｓを示す。ＶｇがＶｐ（ピンチオフ電圧）以下のとき電流は流れずハイインピーダンスであり、Ｖｐ以上になるとドレイン電流Ｉｄｓが流れ始めその結果低インピーダンスとなる。
一方Ｖｄｓに負の電圧が印加されブレークダウン電圧（Ｖｂ）より小さいとき、ドレイン電流は流れず、ハイインピーダンス状態である。しかし、Ｖｂの絶対値より大きい負の電圧になると急激にドレイン電流Ｉｄｓが流れはじめ低インピーダンスとなる。
【００１８】
Ｅ電界効果トランジスタ１３は、エンハンスメント（Ｅｎｈａｎｃｅｍｅｎｔ）型であり、そのゲートは、抵抗Ｒ１（１４）を介してＧＮＤにバイアスされているため、ＯＦＦ状態となっている。そのため、Ｉ／Ｏ端子１２が正にバイアスされた場合や、小振幅のＲＦ信号が入力された場合には、Ｅ電界効果トランジスタ１自体は高インピーダンスに見える。
一方、ＥＳＤのような電圧振幅の大きいノイズ信号などが入ると、Ｅ電界効果トランジスタ１３の耐圧を超え、Ｅ電界効果トランジスタ１３は低インピーダンス状態となりノイズはＧＮＤに引き込まれ、高周波回路１１内部にはダメージを与えない。Ｅ電界効果トランジスタを保護素子と使う場合、このＥ電界効果トランジスタ１３は高周波回路１１で使用される、Ｄ電界効果トランジスタ、または、Ｅ電界効果トランジスタと、同じ、または、ほとんど同様な構造であるため、ＧａＡｓ上に作りこむプロセスにおいて、最小限の工程追加で、作製できる。また、Ｄｉｏｄｅ型保護素子のように、ＥＳＤなどノイズは、Ｊｕｎｃｔｉｏｎを通過しないため、保護素子自体の能力、耐圧も優れている。さらに、もともと、高周波回路内で用いられる電界効果トランジスタと、同様な構造であるため、寄生容量も小さく、本来の回路に与える悪影響も小さい。
いままで高周波回路１１の入力端子側で説明したが、出力端子側でも同様に適用できる。さらに、エンハンスメントタイプ電界効果トランジスタやディプレッションタイプ電界効果トランジスタはＭＥＳＦＥＴ、ゲート接合型ＦＥＴ，ＨＥＭＴなどで構成することができる。
【００１９】
図２に、静電保護素子付き高周波集積回路２０の別の実施形態例を示す。図２において、高周波回路２１の入力端子Ｉ／Ｏ２２にＤ電界効果トランジスタ（ＤＦＥＴ１Ａ；ディプレッションタイプ電界効果トランジスタ）２３のドレインが接続され、ゲートは抵抗２４の一方の端子に接続され、他方の端子は制御端子（ＣＴＬ１）に接続されている。またソースはＥ電界効果トランジスタ（ＥＦＥＴ１Ａ；エンハンスメント電界効果トランジスタ）２５のドレインに接続され、ソースはＧＮＤにまたゲートも抵抗Ｒ１（２６）を介してＧＮＤにそれぞれ接続されている。Ｅ電界効果トランジスタ２５のドレインはキャパシタＣ２０の一方の端子に接続され、他方の端子ＧＮＤに接続されている。
このＥ電界効果トランジスタ２５は高周波回路２１の素子、たとえば受信用ＲＦアンプの電界効果トランジスタ、ＭＩＸなどや、送信用電界効果トランジスタなどと同一基板上に形成されている。
【００２０】
ここで、Ｄ電界効果トランジスタ２３のＤＣバイアスについては省略し、高周波回路のみ図示してある。
Ｄ電界効果トランジスタ２３は、コントロール信号をＣＴＬ１に印加することにより、ＯＮ／ＯＦＦさせる信号切り換え用スイッチトランジスタである。また、高周波バイパス用のＣ２０（２７）とＥ電界効果トランジスタ２５により、Ｄ電界効果トランジスタ２３は、ＤＣ的にＧＮＤ電位から隔離させており、Ｄ電界効果トランジスタ２３は適当なバイアスに設定されている。
抵抗Ｒ２１を介してＤ電界効果トランジスタ２５のゲートにＣＴＬ１の電圧を供給すると、Ｄ電界効果トランジスタ２３はＯＮ動作状態となり、入力端子Ｉ／Ｏ２２から入力された高周波信号は、Ｄ電界効果トランジスタ２３のドレイン−ソースを通り、キャパシタＣ２０（２７）を介してグランドに流れる。その結果、入力高周波信号は高周波回路２１には入力されない。すなわち、スイッチ用トランジスタとしてのＤ電界効果トランジスタ２３がＯＮのとき、この高周波集積回路２０はＯＦＦされた状態で、高周波回路２１には信号が入力されない。
つぎに、スイッチ用トランジスタのＤ電界効果トランジスタ２３がＯＦＦ状態で、高周波集積回路２０がＯＮ状態の場合において、高周波回路２１に信号が入力される時、入力端子Ｉ／Ｏ２２から高電圧ノイズまたは高電圧パルスが入力されたときの動作について説明する。
すなわち、高周波回路２１が動作状態のとき、外部から入力端子Ｉ／Ｏ２２を介して高電圧ノイズまたは高電圧パルスなどが印加された場合、ＣＴＬ１から制御電圧が印加されていない状態においてＤ電界効果トランジスタ２３のゲートはフローティング状態となっているが、高電圧がドレインに印加された状態では導通するので、Ｅ電界効果トランジスタ２５に高電圧が印加される。この印加電圧がＥ電界効果トランジスタ２５の耐圧以上の場合、すなわちブレイクダウン電圧以上になるとドレイン−ソース間の抵抗は急激に小さくなり、入力端子Ｉ／Ｏ２２から入力された高電圧ノイズまたは高電圧パルスにより発生する電荷（電流）は、このＥ電界効果トランジスタ２５を介してＧＮＤに引き込まれる。
この結果、高電圧ノイズや高電圧パルスは高周波回路２１に流れないで、スイッチ用トランジスタのＤ電界効果トランジスタ２３と静電保護用トランジスタのＥ電界効果トランジスタ２５を介してＧＮＤに流れる。したがって、高周波回路２１内に設けられたトランジスタの能動素子やキャパシタなどの受動素子は破壊されない。
しかも、通常の入力信号が入力端子Ｉ／Ｏ２２から入力されるときは、Ｄ電界効果トランジスタ２３はＯＦＦ状態でありかつ保護素子のＥ電界効果トランジスタ２５もＯＦＦ（ブレークダウンしていない）状態であるので、これらのインピーダンスは従来の保護Ｄｉｏｄｅと比較して高いので、高周波回路２１の入力側で高周波特性を劣化させることなく、従来の保護素子としてＤｉｏｄｅを用いた高周波集積回路よりすぐれた周波数特性を維持することができる。
いままで高周波回路２１の入力端子側で説明したが、出力端子側でも同様に適用できる。さらに、エンハンスメントタイプ電界効果トランジスタやディプレッションタイプ電界効果トランジスタはＭＥＳＦＥＴ、ゲート接合型ＦＥＴ，ＨＥＭＴなどで構成することができる。
【００２１】
図３に保護素子としてＥＦＥＴ１Ｂ（３４）を用いた高周波集積回路３０の他の実施形態例を示す。図３において、入出力端子Ｉ／Ｏ３２がキャパシタＣ３０（３３）の一方の端子に接続され、このキャパシタＣ３０（３３）の他方の端子が高周波回路３１の入力または出力端子に接続されている。また、入出力端子Ｉ／Ｏ３２（３３）にＥ電界効果トランジスタ（ＥＦＥＴ１Ｂ）３４のソース（またはドレイン）が接続され、キャパシタＣ３０（３３）の他方の端子にドレイン（またはソース）が接続されている。さらのゲートは抵抗Ｒ３１（３５）を介してＧＮＤに接続されている。
このＥ電界効果トランジスタ３４は高周波回路３１の素子、たとえば受信用ＲＦアンプの電界効果トランジスタ、ＭＩＸなどや、送信用電界効果トランジスタなどと同一基板上に形成されている。
【００２２】
入出力端子Ｉ／Ｏ３２と高周波回路３１の入出力間に接続されたキャパシタＣ３０（３３）は、たとえば集積回路内部の高周波回路３１とＩ／Ｏ端子（３２）外のバイアス（例えばＩ／Ｏ（３２）外側は、ＧＮＤにバイアスされる。）を隔離する役目である。通常、ＧａＡｓ上に作られる容量はＥＳＤに対して弱く、ＥＳＤ入力時には、内部が破壊される前に、このキャパシタＣ３０（３３）が破壊されることも多い。一方、この例では、Ｅ電界効果トランジスタ３４を、キャパシタＣ３０とパラレルに接続しており、そのゲート端子を抵抗Ｒ３１（３５）によりＧＮＤにバイアスされているため、Ｅ電界効果トランジスタ３４はＯＦＦ状態を保たれ、高周波回路（３１）側は、適当なバイアスを印加することが可能である。
通常動作で、入力端子Ｉ／Ｏ３２から高周波信号が入力されるときは、キャパシタＣ３０（３１）を介して、高周波回路３１に入力される。この保護素子としてのＥ電界効果トランジスタ３４のＯＦＦ時の入出力インピーダンスは高く、また寄生容量も小さいので、キャパシタＣ３０（３３）の容量値で高周波回路３１の入力または出力の周波数特性は決まる。
つぎに、高電圧ノイズや高電圧パルスがＩ／Ｏ端子３２から入力され、Ｅ電界効果トランジスタ３４に印加される電圧がブレークダウン電圧以上になると、ソース−ドレイン間は低抵抗になるので、高電圧ノイズや高電圧パルスはキャパシタＣ３０（３３）を通らないで、Ｅ電界効果トランジスタ３４を通過する。
そのため、キャパシタＣ３０（３３）の破壊を防ぐことができる。ＥＳＤは、このキャパシタＣ３０（３３）とＥ電界効果トランジスタ３４の部分で一部反射され、さらに、高周波回路（３１）内部で、対策をとるなどして、ＥＳＤ破壊を防ぐことができる。
いままで高周波回路３１の入力端子側で説明したが、出力端子側でも同様に適用できる。さらに、エンハンスメントタイプ電界効果トランジスタやディプレッションタイプ電界効果トランジスタはＭＥＳＦＥＴ、ゲート接合型ＦＥＴ，ＨＥＭＴなどで構成することができる。
【００２３】
さらに、他の実施形態例として、図３において、キャパシタＣ３０（３３）と高周波回路３１の間にたとえば図１または図２に示したＥＳＤ保護回路を設け、キャパシタＣ３０（３３）だけでなく、上述の高周波回路３１を更に保護することができる。
【００２４】
このように、図１〜３の実施形態例では、ＥＳＤに用いる保護素子をたとえば高周波回路集積回路の一部と同一のＧａＡｓ基板上に形成することにより、ＧａＡｓ高周波集積回路の製造での追加工程が少なく、ＥＳＤ保護能力が高い、非常にシンプルなＥ電界効果トランジスタ型保護素子により、従来、難しかった、優れた高周波特性と高いＥＳＤ耐圧を両立できる。
【００２５】
表１にＥＳＤの測定結果を示す。ＥＳＤ評価方法として、機械モデル（Ｍａｃｈｉｎｅ  Ｍｏｄｅｌ）と人体モデル（Ｈｕｍａｎ  Ｂｏｄｙ  Ｍｏｄｅｌ）などがある。機械モデルは、電子工業会規格ＥＩＡ／ＪＥＳＤ  ２２−Ａ１１５−Ａ等に規格化されていて、静電気を帯びている機械装置が素子のリード端子などに接触するときに発生する静電ストレスをモデル化したものである。
また、人体モデルは、たとえば電子工業会規格ＥＩＡ／ＪＥＳＤ２２−Ａ１１４に規格化されていて、静電気を帯びている人間が素子のリード端子などに接触するときに素子に発生する静電ストレスをモデル化したものである。
【００２６】
ＥＳＤ評価装置は可変電圧直流電源と充電用抵抗が直列接続された充電回路と、充電用キャパシタと、充電回路と放電回路間に設けられ、いずれか一方を選択する切り換えるスイッチと、充電用キャパシタに蓄積された電荷がスイッチを介して放電用抵抗と被測定素子（ＤＵＴ）に印加される放電回路とから構成されている。
たとえば人体モデルの場合、ＥＳＤ評価装置の充電用抵抗、放電用抵抗と充電用キャパシタの値は、それぞれ１ＭΩ、１．５ｋΩ、１００ｐＦと規定されている。
また一般に被測定素子は、着脱可能なようにソケットなどに装着された状態で測定される。
【００２７】
評価方法は、可変電圧直流電源を測定（充電）電圧に設定して、スイッチを切り換えて充電用抵抗側に接続し、充電用キャパシタに充電する。次に、スイッチを切り換えて放電用抵抗に接続し、充電用キャパシタに蓄積された電荷を放電用抵抗を介して被測定素子に印加する。それと同時に被測定素子の電気的特性の劣化を調べる。可変電圧直流電源の電圧をマイクロコンピュータなどを用いて自動的に充電電圧を任意に可変して同様な測定を行い、得られた結果をもとに演算処理して、印加電圧に伴う被測定素子の劣化状況を調べる。
【００２８】
以下、保護素子の有無に伴うＥＳＤ強度を比較する。図５に示す従来例の保護素子の無い高周波集積回路は、本発明の図２の実施例の高周波集積回路に対応し、ＥＳＤ保護用のＥ電界効果トランジスタ２５がない構成となっている。図６は、Ｄｉｏｄｅ型保護素子を用いた例である。図２、５、６はいずれもＧａＡｓ電界効果トランジスタを用いたスイッチＭＭＩＣ（マイクロ波集積回路）で、それぞれのＭＭＩＣを、マシンモデル（３００ｐＦ,０Ωの条件）と人体帯電モデル(１００ｐＦ,１５００Ωの条件)で、ＥＳＤ破壊強度試験を行った結果である。
表１には、回路構成が同じで保護Ｄｉｏｄｅ無しの図５、保護Ｄｉｏｄｅ付きの図６、そして電界効果トランジスタ保護素子付きの高周波集積回路の実施形態例の図２について、機械モデル（Ｍａｃｈｉｎｅ  Ｍｏｄｅｌ）と人体モデル（Ｈｕｍａｎ  Ｂｏｄｙ  Ｍｏｄｅｌ）の測定結果を示す。
マシンモデルのとき、図５に示す保護素子無し高周波集積回路のＥＳＤ強度は１５０Ｖ、図６に示すＤｉｏｄｅ保護素子付きの高周波集積回路のＥＳＤ強度は２００Ｖ、２５０Ｖであり、図３に示すＥ電界効果トランジスタ保護素子付きの高周波集積回路は３００Ｖである。
すなわち、Ｅ電界効果トランジスタ保護素子付きの高周波集積回路は保護Ｄｉｏｄｅ無しと比較して約２倍のＥＳＤ強度があり、またＤｉｏｄｅ保護付きと比較しても５０〜１００Ｖ以上のＥＳＤ強度が高い結果が得られた。
また、人体帯電モデルのとき、図５に示す保護素子無し高周波集積回路のＥＳＤ強度は５００Ｖと１０００Ｖ、図６に示すＤｉｏｄｅ保護素子付きの高周波集積回路のＥＳＤ強度は１０００Ｖ、１５００Ｖであり、図３に示すＥ電界効果トランジスタ保護素子付きの高周波集積回路は１５００Ｖと２０００Ｖである。その結果、Ｅ電界効果トランジスタ保護素子付きの高周波集積回路は保護Ｄｉｏｄｅ無しの高周波集積回路と比較して約２〜３倍のＥＳＤ強度があり、またＤｉｏｄｅ保護付き高周波集積回路と比較しても約１．５倍以上のＥＳＤ強度が高い結果が得られた。
本発明の図２の回路は、明らかに、Ｄｉｏｄｅ保護素子タイプの図６の場合と保護素子が無い図５の場合に比べ、高いＥＳＤ耐圧を有しており、その優位性が確認できた。
【００２９】
【表１】
2006114618.tif 000003
【００３０】
このように、本高周波集積回路は、高周波集積回路の入出力端子にエンハンスメントタイプ電界効果トランジスタを備え、外部からノイズまたは高電圧パルスが入力されたとき、エンハンスメントタイプ電界効果トランジスタをブレークダウン動作させ、そのインピーダンスを低くすることにより、ノイズまたは高電圧パルスを放電させるようにした。
エンハンスメントタイプだけでなく、ディプレッションタイプ電界効果トランジスタを用いても高周波回路のＤＣカップリングキャパシタを保護できる。さらにこれらを組み合わせることにより高周波回路の入力または出力のＥＳＤ強度を高めることができる。
また保護素子としてのエンハンスメントタイプ電界効果トランジスタを少なくとも高周波回路の一部と同一のＧａＡｓ基板に形成することにより、構造を単純化することができた。また、Ｊｕｎｃｔｉｏｎ  Ｄｉｏｄｅ保護素子と比較して寄生容量も小さくできるので、ＥＳＤ耐圧を向上するとともに、優れた高周波特性も維持することもできる。
【図面の簡単な説明】
【００３１】
【図１】本発明の静電保護素子付き高周波集積回路の全体回路構成を示す回路図である。
【図２】本発明の静電保護素子付き高周波集積回路の全体回路構成を示す回路図である。
【図３】本発明の静電保護素子付き高周波集積回路の全体回路構成を示す回路図である。
【図４】従来例の保護ダイオードを用いた静電保護素子付き高周波集積回路の全体回路構成を示す回路図である。
【図５】従来例の静電保護素子無しの高周波集積回路の全体回路構成を示す回路図である。
【図６】従来例の複数のダイオードを用いた静電保護素子付き高周波集積回路の全体回路構成を示す回路図である。
【符号の説明】
【００３２】
１０，２０，３０，４０，６０…静電保護素子付き高周波集積回路、１１，２１，３１，４１，５１，６１…高周波回路、１２，２２，４２，５２，６２…入出力端子（外部端子）３２…外部端子、１３，２５，２４…Ｅ電界効果トランジスタ（エンハンスメントタイプ電界効果トランジスタ）、２３，５３，６３…Ｄ電界効果トランジスタ（ディプレッションタイプ電界効果トランジスタ）、２１，３１，５４，６４…抵抗、２７，３３，５５，６７…キャパシタ、４３，６５，６６…Ｄｉｏｄｅ（ダイオード）。
【図１】
2006114618.tif 000004
【図２】
2006114618.tif 000005
【図３】
2006114618.tif 000006
【図４】
2006114618.tif 000007
【図５】
2006114618.tif 000008
【図６】
2006114618.tif 000009