(57)【要約】【課題】  複数波の位相差や連続性を保ちつつ、リアルタイムで振幅比率を変更しながら希望の波形を出力する。【解決手段】  波形生成装置１は、波形情報を記憶した複数の波形情報記憶手段３と、それぞれの波形情報記憶手段３から波形情報を読み出す波形制御手段４と、複数の波形情報記憶手段３からの波形情報をそれぞれ演算する複数の波形演算手段６と、波形演算手段６から出力される波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報をそれぞれの波形演算手段６に出力する振幅制御手段５と、波形演算手段６から出力された複数の波形情報を合成する合成演算手段７とを有し、波形制御手段４は波形情報記憶手段３から波形情報を読み出せるように制御するとともに、波形演算手段６からの出力が所望の比率になるように振幅制御手段５を制御する。【選択図】    図１
2006029862.tif 000002
【特許請求の範囲】
【請求項１】
波形情報を記憶した複数の波形情報記憶手段（３）と、前記それぞれの波形情報記憶手段から波形情報を読み出す波形制御手段（４）と、該波形制御手段によって読み出された前記複数の波形情報記憶手段からの波形情報をそれぞれ演算する複数の波形演算手段（６）と、前記波形演算手段から出力された複数の波形情報を合成する合成演算手段（７）とを備えた波形生成装置において、
前記波形演算手段から出力される波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報を前記それぞれの波形演算手段に出力する振幅制御手段（５）を有しており、
前記波形制御手段は、前記波形情報記憶手段から前記波形情報を読み出せるように制御するとともに、前記波形演算手段からの出力が所望の比率になるように前記振幅制御手段を制御することを特徴とする波形生成装置。
【請求項２】
前記波形制御手段（４）は、前記複数の波形情報記憶手段（３）の任意のアドレスを指示するアドレス生成部（４ｂ）を有することを特徴とする請求項１記載の波形生成装置。
【請求項３】
前記アドレス生成部（４ｂ）は、前記複数の波形情報記憶手段（３）毎に個々に有することを特徴とする請求項２記載の波形生成装置。
【請求項４】
前記波形制御手段（４）は、前記複数の波形情報記憶手段（３）からの波形情報を前記合成演算手段（７）に出力するタイミングを制御することを特徴とする請求項１〜３の何れかに記載の波形生成装置。
【請求項５】
前記波形制御手段（４）は、前記複数の波形情報記憶手段（３）からの波形情報の前記波形演算手段（６）への到達タイミングを調整する位相制御部（４ｃ）を備えたことを特徴とする請求項１〜４の何れかに記載の波形生成装置。
【請求項６】
前記位相制御部（４ｃ）は、前記複数の波形情報記憶手段（３）のサンプリングレートの比率に応じて前記波形演算手段（６）への出力タイミングを合わせることを特徴とする請求項５記載の波形生成装置。
【請求項７】
生成する波形の情報を設定データに基づいて表示する表示手段（８）を備えたことを特徴とする請求項１〜６の何れかに記載の波形生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にユーザが希望する波形を生成して出力する波形生成装置に関し、複数波の位相差や連続性を保ちつつ、リアルタイムで振幅比率を変更しながら希望の波形を出力することができる波形生成装置に関するものである。
【背景技術】
【０００２】
電子機器として、例えば無線関連のアンプを評価する場合、希望する波形（信号波）や妨害波が重畳された信号波などを波形生成装置で生成し、この生成された各種波形をアンプに入力し、その受信状況から所定の性能を満たしているか否かを判定している。
【０００３】
ところで、この種の電子機器の性能を評価する際に用いられる波形生成装置は、電子機器に対して通信システム方式に沿った波形を生成しているが、実際に電子機器を使用するユーザの希望条件に従った波形を生成することも必要となる。
【０００４】
ここで、この種の波形生成装置に関連する先行技術としては、下記特許文献１や特許文献２に開示されるものが知られている。図６は特許文献１に開示される任意波形発生器のブロック図、図７は特許文献２に開示される出力振幅調整回路の回路図である。
【０００５】
特許文献１に開示される任意波形発生器は、波形データメモリ使用量を減らし、出力波形の振幅制御を高精度に行うことを目的として、異なる波形データ振幅情報をもったパケットをメモリ内に複数もち、パケットのアドレスを切り替えることにより所望の波形データと振幅情報を乗算している。さらに説明すると、特許文献１の任意波形発生器では、図６に示すように、パケットメモリ５１に、振幅情報Ｃｎも格納し、波形用データメモリ５２には出力波形の振幅が正規化されたディジタルデータを格納し、波形データモメモリ５２とＤ／Ａコンバータ５３との間に設けたディジタル乗算器５４で、波形データ出力に振幅情報Ｃｎ出力５５を乗算して出力している。また、波形データ出力と振幅情報Ｃｎ出力とが、パケットメモリ５１内の各波形パケットごとに格納されたコントロールデータにより切り換えられることにより振幅をコントロールしている。
【０００６】
特許文献２に開示される出力振幅調整回路は、Ｄ−Ａの出力振幅調整を高速・高精度で行うことを目的として、図７に示すように、入力信号と等しい第１デジタル信号６１と、専用の高速演算回路６２により用意した入力信号を２のべき乗で割った値の第２デジタル信号６３を、複数のＤ−Ａ変換器６４Ａ〜６４Ｆに選択的に加え、その出力を加算している。また、第１デジタル信号６１と第２デジタル信号６３の選択比を変化させることでアナログ出力振幅を調整している。
【特許文献１】特開平７−２７３５５５号公報
【特許文献２】特開２０００−１３８５８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１に開示される任意波形発生器では、波形と振幅情報が１対１の関係になっており、振幅情報を切り換えた時に波形を読み出す動作を伴うため、出力波形データも一緒に切り換わってしまい、出力波形の連続性を保つことができず、同期をとった測定が行えないという問題があった。例えば、基地局と携帯端末の試験では必ず同期を取らなければならない。
【０００８】
また、上述した特許文献２に開示される出力振幅調整回路では、振幅の可変をアナログで行っているので、例えば温度や湿度などの周囲環境により振幅値が変化し、誤差要因が多くなる問題があった。また、複数のＤ−Ａ変換器６４Ａ〜６４ＦによるＤ−Ａ変換後のデータをアナログ加算しているので、振幅の可変確度が制限され、例えば０．０１ｄＢ／ステップといった細かい可変制御が行えず、測定に際して十分な可変確度が取れないという問題があった。さらに、Ｄ−Ａ変換後のデータをアナログ加算することから、Ｄ−Ａコンバータの個数も多くなり、回路規模が大きくなるという問題もあった。
【０００９】
このように、従来の波形生成装置では、マルチキャリアという概念がなかったため、固定で持っている波形データに対して所望の波形を演算していた。また、今までは、制御側（ＣＰＵ側）の負担を減らすために、振幅比の異なる波形を予め記憶媒体に保持させておき、それを読み込ませることにより振幅比の異なる波形を加算したり、波形の読み出すアドレスを位相差分だけカウンターで進めることにより、設定した位相差分だけずれた波形を加算するといった手法を採用していた。
【００１０】
ところが、昨今ではユーザから所望の複数波形（例えば異なる信号波同士や信号波と妨害波）を加算し、振幅比と位相差をリアルタイムで制御するといったフレキシビリティが要求されている。
【００１１】
そこで、本発明は上記問題点に鑑みてなされたものであって、複数波の位相差や連続性を保ちつつ、リアルタイムで振幅比率を変更しながら希望の波形を出力することができる波形生成装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に記載された請求項１の波形生成装置は、波形情報を記憶した複数の波形情報記憶手段３と、前記それぞれの波形情報記憶手段から波形情報を読み出す波形制御手段４と、該波形制御手段によって読み出された前記複数の波形情報記憶手段からの波形情報をそれぞれ演算する複数の波形演算手段６と、前記波形演算手段から出力された複数の波形情報を合成する合成演算手段７とを備えた波形生成装置において、
前記波形演算手段から出力される波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報を前記それぞれの波形演算手段に出力する振幅制御手段５を有しており、
前記波形制御手段は、前記波形情報記憶手段から前記波形情報を読み出せるように制御するとともに、前記波形演算手段からの出力が所望の比率になるように前記振幅制御手段を制御することを特徴とする。
【００１３】
請求項２の波形生成装置は、請求項１記載の波形生成装置において、
前記波形制御手段４は、前記複数の波形情報記憶手段３の任意のアドレスを指示するアドレス生成部４ｂを有することを特徴とする。
【００１４】
請求項３の波形生成装置は、請求項２記載の波形生成装置において、
前記アドレス生成部４ｂは、前記複数の波形情報記憶手段３毎に個々に有することを特徴とする。
【００１５】
請求項４の波形生成装置は、請求項１〜３の何れかに記載の波形生成装置において、
前記波形制御手段４は、前記複数の波形情報記憶手段３からの波形情報を前記合成演算手段７に出力するタイミングを制御することを特徴とする。
【００１６】
請求項５の波形生成装置は、請求項１〜４の何れかに記載の波形生成装置において、
前記波形制御手段４は、前記複数の波形情報記憶手段３からの波形情報の前記波形演算手段６への到達タイミングを調整する位相制御部４ｃを備えたことを特徴とする。
【００１７】
請求項６の波形生成装置は、請求項５記載の波形生成装置において、
前記位相制御部４ｃは、前記複数の波形情報記憶手段３のサンプリングレートの比率に応じて前記波形演算手段６への出力タイミングを合わせることを特徴とする。
【００１８】
請求項７の波形生成装置は、請求項１〜６の何れかに記載の波形生成装置において、
生成する波形の情報を設定データに基づいて表示する表示手段８を備えたことを特徴とする。
【発明の効果】
【００１９】
本発明の波形生成装置によれば、複数の波形情報の振幅比率を独立して制御するので、各波形間の位相差や独立して制御される各波形の連続性を保ちつつ、リアルタイムで振幅比率を変更しながら波形を生成して出力することができる。また、複数の波形情報記憶手段を持ち、それぞれの波形の振幅比率を変更し演算することで複数のキャリアの波形出力が可能になる。さらに、デジタル演算を行うことにより、演算する複数波のレベル比を所望の比率に確度よく、かつ再現性のある波形生成を行うことができる。そして、複数の波形をデジタル演算（加算処理）してからＤ／Ａ変換すれば、アナログで加算させたときよりもＤ／Ａコンバータが少なくなる分だけ回路規模も小さくできる。
【００２０】
請求項２の波形生成装置によれば、複数の波形を所望の位相差を保って生成出力することができる。
【００２１】
請求項３の波形生成装置によれば、複数の波形情報記憶手段毎にアドレス生成部を有し、独立して位相制御できるので、各波形間の位相をずらしながら生成した波形を出力することができる。
【００２２】
請求項４の波形生成装置によれば、複数の波形情報記憶手段からの波形情報を合成演算手段７に出力するタイミングを制御するので、複数の波形情報記憶手段からの波形情報の読み出し速度が変わっても対応することができる。
【００２３】
請求項５の波形生成装置によれば、複数の波形情報記憶手段からの波形情報の波形演算手段への到達タイミングを調整する位相制御部を備えた構成なので、複数の波形情報記憶手段から読み出した波形情報を合成演算手段に出力する速度を合わせたり、複数の波形情報記憶手段の波形情報のサンプリングレートが異なる場合に出力タイミングを合わせることができる。
【００２４】
請求項６の波形生成装置によれば、複数の波形情報記憶手段のサンプリングレートが異なっていても、その比率に応じて波形演算手段６への出力タイミングを合わせることができる。
【００２５】
請求項７の波形生成装置によれば、生成する波形の情報を設定データに基づいて表示手段に表示するので、設定に並行して生成波形をモニタすることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面を参照しながら具体的に説明する。図１は本発明に係る波形生成装置の概略構成を示すブロック図、図２は本発明に係る波形生成装置の第１形態を示すブロック図、図３は本発明に係る波形生成装置の第２形態を示すブロック図、図４及び図５は本発明に係る波形生成装置の表示例を示す図である。
【００２７】
本例の波形生成装置は、特にユーザが希望する波形を生成出力するもので、従来のような位相制御のみ、振幅制御のみを行うものではなく、振幅比と位相差を個別または同時に設定でき、設定した位相差を保ったまま連続で振幅制御を可能としている。
【００２８】
まず、本例の波形生成装置の第１形態について図１及び図２を参照しながら説明する。図１に示すように、本例の波形生成装置１は、設定入力手段２、波形情報記憶手段３、波形制御手段４、振幅制御手段５、波形演算手段６、合成演算手段７、表示手段８を備えて概略構成される。そして、第１形態の波形生成装置１Ａ（１）では、波形制御手段４が制御部４ａとアドレス生成部４ｂを備えている。なお、以下に説明する各形態の波形生成装置では、２つの波形を加算して生成出力する場合を例にとってその構成を説明する。
【００２９】
図１及び図２に示す設定入力手段２は、例えば装置本体のパネルやパソコン等の外部端末装置の一部からなり、２つの波形記憶手段３に記憶される波形情報に基づいて生成出力される波形に関する各種設定情報を波形制御手段４に入力している。具体的に、２つの波形記憶手段３に記憶された波形情報に基づいて図４に示すような信号波形Ａと妨害波形（雑音）Ｂとを重畳した波形を生成出力する場合には、周波数帯域、両信号の絶対値レベル、Ｓ／Ｎが設定入力情報として波形制御手段４に入力される。また、２つの波形記憶手段３に記憶された波形情報に基づいて図５に示すような異なる信号波形Ａと信号波形Ｂとを所定周波数間隔ｆａを空けて生成出力する場合には、両信号の絶対値レベルと周波数間隔が設定入力情報として波形制御手段４に入力される。
【００３０】
図１及び図２に示す２つの波形情報記憶手段３（３Ａ，３Ｂ）には、ユーザが希望する波形情報（デジタル信号による波形データ）が記憶されている。この波形情報は、波形生成前に予め各波形情報記憶手段３Ａ，３Ｂに記憶させておいたり、外部インターフェースを介して例えばパソコンなどの外部端末装置から取り込むことができる。
【００３１】
図１及び図２に示す波形制御手段４は、各波形情報記憶手段３Ａ，３Ｂからの波形情報の読み出し制御、振幅制御手段５の制御、波形演算手段６の演算制御など各部を統轄制御している。図２に示すように、波形制御手段４は、制御部４ａと２つのアドレス生成部４ｂを備えている。
【００３２】
制御部４ａは、設定入力手段２からの設定情報に基づいて波形データのアドレス値や振幅情報としての乗算係数を演算している。この制御部４ａによって演算されたアドレス値は該当するアドレス生成部４ｂに設定情報（設定用信号）として出力される。また、制御部４ａによって演算された振幅情報としての乗算係数は該当する振幅制御手段５に設定情報（設定用信号）として出力される。さらに、制御部４ａは、ユーザが設定を実行したときにアドレス生成部４ｂＡ，４ｂＢや振幅制御手段５Ａ，５Ｂにトリガ信号を出力している。このトリガ信号には、振幅比のみの変更か、位相のみの変更か、振幅比と位相の両方の変更かを示す情報が含まれている。
【００３３】
図２に示す２つのアドレス生成部４ｂＡ，４ｂＢは、個々に対応する波形情報記憶手段３Ａ，３Ｂの任意のアドレスを指示している。各アドレス生成部４ｂＡ，４ｂＢは、前段レジスタ１１と後段レジスタ１２の２つのレジスタを備えており、ダブルバッファ構造を採用している。前段レジスタ１１には今回使用されるアドレス値が格納され、後段レジスタ１２には次回使用されるアドレス値が格納される。後段レジスタ１２には、設定入力手段２からの設定情報に基づいて制御部４ａが演算したアドレス値が格納される。そして、制御部４ａから位相変更を示す情報を含むトリガ信号が入力されたときに、後段レジスタ１２内のアドレス値が前段レジスタ１１に受け渡される。
【００３４】
図２に示す２つの振幅制御手段５Ａ，５Ｂは、対応する波形演算手段６Ａ，６Ｂから出力される波形情報の振幅をそれぞれの所望のレベルで出力できるように振幅情報（乗算係数）をそれぞれの波形演算手段６Ａ，６Ｂに出力している。各振幅制御手段５Ａ，５Ｂは、アドレス生成部４ｂと同様に、前段レジスタ１３と後段レジスタ１４の２つのレジスタを備えており、ダブルバッファ構造を採用している。前段レジスタ１３には今回使用される振幅比の数値が格納され、後段レジスタ１４には次回使用される振幅比の数値が格納される。後段レジスタ１４には、設定入力手段２からの設定情報に基づいて制御部４ａが演算した振幅情報（乗算係数）が格納される。そして、制御部４ａから振幅変更を示す情報を含むトリガ信号が入力されたときに、後段レジスタ１４内の振幅情報（乗算係数）が前段レジスタ１３に受け渡される。
【００３５】
図２に示す２つの波形演算手段６Ａ，６Ｂは、対応する波形情報記憶手段３Ａ，３Ｂからの波形情報を演算している。各波形演算手段６Ａ，６Ｂは、例えば乗算器で構成されており、対応する波形情報記憶手段３Ａ，３Ｂからの波形情報を振幅制御手段５Ａ，５Ｂからの振幅情報（乗算係数）で乗算し、各波形情報の出力タイミングを合わせて合成演算手段７に入力している。なお、２つの波形演算手段６Ａ，６Ｂは、対応する振幅制御手段５Ａ，５Ｂからの振幅情報（乗算係数）の入力が無い場合に、各波形情報記憶手段３Ａ，３Ｂからの波形情報がそのまま出力タイミングが合った状態で合成演算手段７に入力される。
【００３６】
合成演算手段７は、各波形演算手段６Ａ，６Ｂからの波形情報を合成している。合成演算手段７は、例えば加算器で構成されており、各波形演算手段６Ａ，６Ｂからの波形情報を加算して出力している。この合成演算手段７から出力されたデジタルの波形情報は、Ｄ／Ａコンバータ１５によりアナログ信号に変換された後、後段の低域フィルタ（ＬＰＦ）１６と直交変調器１７などを含む周波数変換部により周波数変換されたアナログ信号として例えばアンプ等の測定対象に入力される。
【００３７】
表示手段８は、図４や図５に示すように、実際に生成する波形の情報を、設定入力手段２からの設定情報に基づいて波形制御手段４の制御によりモニタ表示している。図４は信号波形Ａと妨害波形（雑音）Ｂとが重畳されて出力される波形の表示状態と各種設定情報の表示状態を示している。また、図５は信号波形Ａと信号波形Ｂとが所定周波数間隔ｆａを空けて出力される波形の表示状態と各種設定情報の表示状態を示している。なお、この表示手段８は、合成演算手段８から出力される波形情報や直交変調器１７から出力される実際の波形を表示するようにしても良い。
【００３８】
次に、本例の波形生成装置の第２形態について図３を参照しながら説明する。なお、上述した第１形態と同一の構成要素には同一番号を付し、その説明を省略する。
【００３９】
この第２形態の波形生成装置１Ｂ（１）では、波形制御手段４が制御部４ａ、アドレス生成部４ｂ（４ｂＡ，４ｂＢ）の他に、位相制御部４ｃ（４ｃＡ，４ｃＢ）を備えている。図３に示すように、２つの位相制御部４ｃＡ，４ｃＢは、対応する波形情報記憶手段３Ａ，３Ｂと波形演算手段６Ａ，６Ｂとの間に設けられる。その他の構成については第１形態と同一である。
【００４０】
各位相制御部４ｃＡ，４ｃＢは、２つの波形情報記憶手段３Ａ，３Ｂからの波形情報の波形演算手段６Ａ，６Ｂへの到達タイミングを調整するため、ＦＩＦＯ２１（２１Ａ，２１Ｂ）とインタポレータ２２（２１Ａ，２２Ｂ）とを備えている。
【００４１】
ＦＩＦＯ２１Ａ，２１Ｂは、異なるシステムの波形情報を加算するときに、波形情報記憶手段３Ａ，３Ｂ毎に読み出しレートが異なる場合、もしくはバースト読み出しのタイミングが異なる場合に、インタポレータ２２へ入力する波形情報のタイミングを調整している。
【００４２】
インタポレータ２２Ａ，２２Ｂは、２つの波形情報記憶手段３Ａ，３Ｂからの波形情報が合成演算手段７に入る時点で２波のサンプリングレートが一致するように、２つの波形情報記憶手段３Ａ，３Ｂのサンプリングレートの比率に応じて各波形情報記憶手段３Ａ，３Ｂから対応する波形演算手段６Ａ，６Ｂへの波形情報に補間処理を加えることで出力タイミングを合わせている。
【００４３】
次に、上記のように構成される各形態の波形生成装置１Ａ，１Ｂの共通動作について説明する。ここでは、波形演算手段６Ａ，６Ｂが乗算器からなり、合成演算手段７が加算器からなる構成として説明する。また、波形情報記憶手段３Ａ，３Ｂには、ユーザが作成した波形データ（波形情報）が予め外部端末装置から格納されているものとする。
【００４４】
まず、ユーザが設定入力手段２からの設定により波形の振幅比のみ変更した場合の動作について説明する。この場合、設定入力手段２からのユーザ設定値をもとに波形制御手段４の制御部４ａが演算を行って乗算係数を算出し、この算出した乗算係数を振幅制御手段５Ａ，５Ｂ内の後段レジスタ１４に振幅情報として格納する。このとき、アドレス生成部４ｂＡ，４ｂＢの設定値は変わらないため、アドレス生成部４ｂＡ，４ｂＢの後段レジスタ１２には何も書き込まれない。ユーザが設定を実行したところで制御部４ａが振幅変更の情報を含むトリガ信号を発生し、後段レジスタ１４内の乗算係数が前段レジスタ１３に反映される。このとき、トリガ信号に振幅比のみの変更であるという情報を持たせているので、振幅制御手段５Ａ，５Ｂのみの変更が行われる。これにより、波形情報の読み込みを止めたり、再読み込みすることなく振幅値のみを変更することが可能となる。
【００４５】
次に、ユーザが設定入力手段２からの設定により波形の位相のみ変更した場合の動作について説明する。この場合、設定入力手段２からのユーザ設定値をもとに波形制御手段４の制御部４ａが演算を行って波形情報のアドレス値を算出し、この算出したアドレス値をアドレス生成部４ｂＡ，４ｂＢ内の後段レジスタ１２に格納する。このとき、振幅制御手段５Ａ，５Ｂの設定値は変わらないため、振幅制御手段５Ａ，５Ｂの後段レジスタ１４には何も書き込まれない。ユーザが設定を実行したところで制御部４ａが位相変更の情報を含むトリガ信号を発生し、後段レジスタ１２内のアドレスが前段レジスタ１１に反映される。このとき、トリガ信号に位相のみの変更であるという情報を持たせているので、アドレス生成部４ｂＡ，４ｂＢのみの変更が行われる。
【００４６】
次に、ユーザが設定入力手段２からの設定により波形の振幅比と位相の両方を変更した場合の動作について説明する。この場合、アドレス生成部４ｂＡが前段レジスタ１１と後段レジスタ１２を有し、振幅制御手段５Ａ，５Ｂも同様に前段レジスタ１３と後段レジスタ１４を有するダブルバッファ構造となっている。そして、予め設定値（アドレス値、乗算係数）を後段レジスタ１２，１４内に格納し、制御部４ａからの振幅変更および位相変更の情報を含むトリガ信号で一斉に後段レジスタ１２内のアドレス値を前段レジスタ１１に受け渡すとともに後段レジスタ１４内の乗算係数を前段レジスタ１３に受け渡す。これにより、個別に配置された回路（アドレス生成部４ｂＡ，４ｂＢ、振幅制御手段５Ａ，５Ｂ）であっても同時に設定値を反映させることができる。その結果、ユーザから見た波形のリアルタイム制御が可能となる。
【００４７】
ところで、２つの波形情報記憶手段３Ａ，３Ｂから波形情報をバースト波を用いてワード単位でまとめて読み出す場合、２波の波形情報を読み出すスピードが異なってしまう。そこで、本例では、この問題を解消するために第２形態の波形生成装置１Ｂが採用される。この第２形態の波形生成装置１Ｂでは、波形情報の読み出し時のスピードの違いをＦＩＦＯ２１（２１Ａ，２１Ｂ）で吸収させることにより２波の位相を設定値に保つことが可能になる。
【００４８】
例えばＦＩＦＯ２１Ａへの波形情報の書き込み速度が速く、ＦＩＦＯ２１Ｂへの波形情報の書き込み速度が遅い場合、ＦＩＦＯ２１Ｂの波形情報が空になったときにＦＩＦＯ２１Ａの波形情報の読み出しを止める。そして、ＦＩＦＯ２１Ｂに波形情報が入ってくると、ＦＩＦＯ２１Ａ，２１Ｂ同時に波形情報の読み出しを開始する。
【００４９】
また、インタポレータ２２Ａ，２２Ｂでは、波形情報記憶手段３Ａの波形情報のサンプリングレートと、波形情報記憶手段３Ｂの波形情報のサンプリングレートの最小公倍数のサンプリングレートになるようにインタポレータ２２Ａ，２２Ｂの値が設定される。図３を参照しながら一例を説明すると、今、波形情報記憶手段３Ａのサンプリングレートを１００ＭＨｚ、波形情報記憶手段３Ｂのサンプリングレートを５０ＭＨｚとする。この場合、２つの波形情報の最小公倍数のサンプリングレートである１００ＭＨｚになるようにインタポレータ２２Ａの値が１、インタポレータ２２Ｂの値が２に設定される。
【００５０】
これにより、波形情報記憶手段３Ａの波形情報は、ＦＩＦＯ２１Ａに１００ＭＨｚで送信される。その後、ＦＩＦＯ２１Ａからインタポレータ２２Ａに１００ＭＨｚで送信される。さらにインタポレータ２２Ａから波形演算手段６Ａへは１００ＭＨｚで送信される。これに対し、波形情報記憶手段３Ｂの波形情報は、ＦＩＦＯ２１Ｂに１００ＭＨｚで送信される。その後、ＦＩＦＯ２１Ｂの波形情報はインタポレータ２２Ｂに５０ＭＨｚで送信される。ここで波形情報記憶手段３Ｂの波形情報に対して波形情報記憶手段３Ａの波形情報のサンプリングレートが２倍なので、インタポレータ２２Ｂではサンプリングレートが２倍になるように補間処理される。この結果、インタポレータ２２Ｂから波形演算手段６Ｂへは１００ＭＨｚで送信される。さらにインタポレータ２２Ｂから波形演算手段６Ｂへは１００ＭＨｚで送信される。そして、各波形演算手段６Ａ，６Ｂから合成演算手段７に入る時点で２つの波形情報のサンプリングレートが一致し、１００ＭＨｚ同士で２つの波形情報が加算される。
【００５１】
このように、本例の波形生成装置によれば、振幅変更および／または位相変更を示す情報を含むトリガ信号によって各ブロック（アドレス生成部４ｂ、振幅制御手段５、波形演算手段６）の制御を行い、アドレス生成部４ｂと振幅制御手段５とをダブルバッファ構造にすることによりリアルタイムで設定を反映させることが可能になる。
【００５２】
そして、制御部４ａから出すトリガ信号にアドレス生成部４ｂの設定を行うか、振幅制御手段５の設定を行うか、その両方の設定を行うか、３通りのデータを持たせているので、アドレス生成部４ｂと振幅制御手段５を個別に制御することが可能になる。その結果、振幅制御手段５から振幅比率の変更を行っても、波形情報のアドレスを再設定する必要がなくなり、波形の連続性を保つことが可能になる。
【００５３】
ＦＩＦＯ２１（例えば２１Ａ）中のデータが空になった時点でもう一方のＦＩＦＯ２１（例えば２１Ｂ）を止める制御を行う構成によれば、異なるタイミングで読み出された２波の波形情報であっても乗算器からなる波形演算手段６に入っていく波形情報の相関とタイミングを常に合わせることができる。その結果、２波の位相差を常に一定値に保つことが可能になる。
【００５４】
複数の波形情報記憶手段３（本例では２つ）を持ち、それぞれの波形情報の振幅比率を変更して演算する構成によれば、複数のキャリアの波形出力が可能になる。
【００５５】
合成演算手段７にてデジタル演算を行う構成なので、温度や湿度などの周囲環境変化による誤差要因も少なく、演算する２波のレベル比を所望の比率に確度よく、かつ再現性のある波形生成を行うことができる。具体的には、可変確度０．０１ｄＢ／ステップで振幅比率を連続的に可変することができる。しかも、合成演算手段７にてデジタル演算してからＤ／Ａコンバータ１５にてＤ／Ａ変換する構成なので、アナログで加算させた時と比較してＤ／Ａコンバータが少なくなる分だけ回路規模も小さくできる。
【００５６】
合成演算手段７の後段のＦＩＦＯ３１は、２波の位相差を保つため、ＦＩＦＯ２１が波形情報の読み出しを中止することにより生ずる波形出力の不連続を防止している。
【００５７】
表示手段８には、生成する波形を設定データに基づいて表示されるので、設定に並行して生成波形をモニタすることができる。
【００５８】
ところで、上述した各形態では、波形情報記憶手段３が２つの場合を例にとって説明したが、３つ以上の波形情報記憶手段３を備えた構成とすることもできる。この場合、位相制御部４ｃを備えた構成では、複数の波形情報記憶手段３のそれぞれのサンプリングレートに対して２のべき乗をかけることで一致する公倍数のサンプリングレートになるようにインタポレータ２２の値が設定される。
【００５９】
また、複数の波形情報記憶手段３の波形情報の読み出しアドレスが同じ場合には、一つのアドレス生成部４ｂにアドレス値を設定して波形情報の読み出しを制御することができる。さらに、複数の波形情報記憶手段３の波形情報の振幅比率が同じ場合には、一つの振幅制御手段５に振幅情報（乗算係数）を設定して波形生成することができる。
【００６０】
さらに、位相制御部４ｃを備えた本例の波形生成装置において、複数の波形情報記憶手段３のサンプリングレートが同一で、合成演算手段７に入る時点のサンプリングレートが一致する場合には、位相制御部４ｃのインタポレータ２２を省略した構成とすることができる。また、複数の波形情報記憶手段３からの波形情報をサンプル単位で読み出す場合には、位相制御部４ｃのＦＩＦＯ２１を省略した構成とすることができる。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る波形生成装置の概略構成を示すブロック図である。
【図２】本発明に係る波形生成装置の第１形態を示すブロック図である。
【図３】本発明に係る波形生成装置の第２形態を示すブロック図である。
【図４】本発明に係る波形生成装置の表示例を示す図である。
【図５】本発明に係る波形生成装置の表示例を示す図である。
【図６】特許文献１に開示される任意波形発生器のブロック図である。
【図７】特許文献２に開示される出力振幅調整回路の回路図である。
【符号の説明】
【００６２】
１（１Ａ，１Ｂ）  波形生成装置
２  設定入力手段
３（３Ａ，３Ｂ）  波形情報記憶手段
４  波形制御手段
４ａ  制御部
４ｂ（４ｂＡ，４ｂＢ）  アドレス生成部
４ｃ（４ｃＡ，４ｃＢ）  位相制御部
５（５Ａ，５Ｂ）  振幅制御手段
６（６Ａ，６Ｂ）  波形演算手段
７  合成演算手段
８  表示手段
１１，１３  前段レジスタ
１２，１４  後段レジスタ
１５  Ｄ／Ａコンバータ
１６  ＬＰＦ
１７  直交変調器
２１（２１Ａ，２１Ｂ）  ＦＩＦＯ
２２（２２Ａ，２２Ｂ）  インタポレータ
３１  ＦＩＦＯ
【図１】
2006029862.tif 000003
【図２】
2006029862.tif 000004
【図３】
2006029862.tif 000005
【図４】
2006029862.tif 000006
【図５】
2006029862.tif 000007
【図６】
2006029862.tif 000008
【図７】
2006029862.tif 000009