(57)【要約】      （修正有）【課題】  車載情報装置に使用する揮発性メモリ部に対するメモリバックアップ電源切替えにおいて、バッテリ電源（＋Ｂ）及びアクセサリ電源（ＡＣＣ）立ち上がり時における電位の上下変動の影響を回避し、安定したメモリバックアップ電源切替制御を可能にする。【解決手段】  メモリバックアップ電源制御回路３はホストＣＰＵ２がメモリ部１に対し実行する初期化シーケンスまたは遮断シーケンスの制御信号群２１を取込み、通常電源「＋２．５Ｖ」の供給時にオンするＳＷ−Ａ１７およびバックアップ電源「＋２．５ＶＣ」供給時にオンするＳＷ−Ｂ１８それぞれに対するスイッチ制御信号ＳＷＡ＊およびＳＷＢ＊を前記制御信号群２１を基に全てソフトウェア起点で生成する。【選択図】        図１−２
2006178901.tif 000002
【特許請求の範囲】
【請求項１】
主制御手段からの制御信号群により初期化シーケンスまたは遮断シーケンスが実行されるメモリ部へ供給するバックアップ電源を生成するバックアップ電源生成手段と、
アクセサリ電源がオンされたときには前記バックアップ電源に代り前記メモリ部へ供給する通常電源を生成する通常電源生成手段と、
前記バックアップ電源生成手段で生成したバックアップ電源のメモリ部への供給をオンオフするバックアップ電源用スイッチと、
前記通常電源生成手段で生成した通常電源のメモリ部への供給をオンオフする通常電源用スイッチと、
前記初期化シーケンスを実行する制御信号群を取り込み、該制御信号群をもとに前記通常電源用スイッチをオンするスイッチ制御信号、および前記バックアップ電源用スイッチをオフするスイッチ制御信号、または、前記遮断シーケンスを実行する制御信号群を取り込み、該制御信号群をもとに前記バックアップ電源用スイッチをオンするスイッチ制御信号、および前記通常電源用スイッチをオフするスイッチ制御信号をそれぞれ生成するメモリバックアップ電源制御回路とを備えた車載情報装置用電源回路。
【請求項２】
メモリバックアップ電源制御回路は、初期化シーケンスを実行する制御信号群中のクロック有効信号が、メモリ部用クロック信号の有効を表す信号のときに通常電源用スイッチをオンするスイッチ制御信号と、前記通常電源用スイッチをオンするスイッチ制御信号に対し所定時間遅延後にバックアップ電源用スイッチをオフするスイッチ制御信号とをそれぞれ生成することを特徴とする請求項１記載の車載情報装置用電源回路。
【請求項３】
メモリバックアップ電源制御回路は、遮断シーケンスを実行する制御信号群中のクロック有効信号が、メモリ部用クロック信号の無効を表す信号のときにバックアップ電源用スイッチをオンするスイッチ制御信号と、前記バックアップ電源用スイッチをオンするスイッチ制御信号に対し所定時間遅延後に通常電源用スイッチをオフするスイッチ制御信号とをそれぞれ生成することを特徴とする請求項１記載の車載情報装置用電源回路。
【請求項４】
メモリバックアップ電源制御回路は、主制御手段に備えられていることを特徴とする請求項１記載の車載情報装置用電源回路。
【請求項５】
メモリバックアップ電源制御回路を備えた主制御手段は、バックアップ電源用スイッチまたは通常電源用スイッチの一方をオンするスイッチ制御信号と、他方をオフするスイッチ制御信号との間の遅延時間を設定する遅延時間設定手段を備えたことを特徴とする請求項４記載の車載情報装置用電源回路。
【請求項６】
メモリバックアップ電源制御回路は、メモリ部に備えられていることを特徴とする請求項１記載の車載情報装置用電源回路。
【請求項７】
請求項１から請求項６のうちのいずれか１項記載の車載情報装置用電源回路を使用した車載情報装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はバックアップ処理が必要な揮発性メモリに用いるメモリバックアップ電源の切替処理を安定に実施する制御機能を備えた車載情報装置用電源回路およびこの回路を使用した車載情報装置に関するものである。
【背景技術】
【０００２】
車載情報装置の一つとして、例えばカーナビゲーションシステムでは通常、車の運転始動から数秒後には地図画面がモニタに表示され、自車位置が走行に合わせて地図上を移動している状態の表示が要求される。この高速起動に向け、ホストＣＰＵ（Ｃｅｎｔｒａｌ
Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の制御下にあるメインメモリにプログラムおよびデータを運転始動前から予め格納しておくバックアップ状態にしておく必要がある。このメインメモリは通常、大容量の揮発性ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を使用している。この「揮発性」ため、上記車載情報装置用の電源回路は上記メインメモリ等に対する電源供給を、始動電源起動時にはバックアップ動作から通常動作へ、また、始動電源遮断時に通常動作からバックアップ動作への切り替え処理が必要であった。このバックアップ電源切替え制御は従来、ハードウェア起点およびソフトウェア起点の混在により実施されていた。即ち、始動電源起動時ではこの電源起動を起点に通常動作に設定するハードウェア起点とし、始動電源遮断時では上記揮発性ＤＲＡＭに対する遮断シーケンスの処理過程を起点にバックアップ動作に設定するソフトウェア起点としていた。
【０００３】
一方、上述のようなメモリバックアップ措置に関する従来の技術として例えば以下のものがある。
従来例その１として、ＤＲＡＭで構成され、バッテリバックアップ方式のメモリモジュールと、ＣＰＵモジュール側に設けられた第１のリフレッシュ制御手段と、ＡＣ電源ダウン時用の第２のリフレッシュ制御手段とを具備し、ＡＣ電源が正常に動作している状態では上記第１のリフレッシュ制御手段により前記ＤＲＡＭのリフレッシュを実行し、ＡＣ電源がダウンし、バッテリによりバックアップされたときには、上記第２のリフレッシュ制御手段により前記ＤＲＡＭのリフレッシュを実行するように構成したものがある（例えば、特許文献１参照）。
【０００４】
従来例その２として、主電源および補助電源を有し、スイッチング手段により、主電源による被バックアップ回路への通電を補助電源による被バックアップ回路への通電に切換えるバックアップ電源回路において、上記主電源および補助電源が共に電池であり、上記スイッチング手段が、主電源電圧および補助電源電圧を入力とし、両電圧差に基づいてスイッチング動作を行うように構成したものがある（例えば、特許文献２参照）。
【０００５】
従来例その３として、ＤＲＡＭのメモリバックアップ制御回路において、バックアップ時、バックアップ切換回路はＲＡＳ（システム用リフレッシュクロック）セレクタにＨレベルのバックアップ切換信号を送出し、ＣＡＳ遮断回路に対してはＣＡＳ遮断用電源を断とし、ＲＡＳセレクタはＨレベルのバックアップ切換信号を受けると、クロック発生回路のＲＦＲＡＳ（行指定用クロック）信号をセレクトしてＲＦＣ（リフレッシュカウンタ）内蔵ダイナミックＲＡＭに供給してリフレッシュを行うように構成したものがある（例えば、特許文献３参照）。
上記従来例の他、停電時には電源をバックアップ電源に切換えるとともに、ＣＰＵ内の発振回路の発振周波数を温度補正して用いることにより、商用交流電源を用いた時計が停電時でも時計処理できるように構成した下記の特許文献４がある。
【０００６】
【特許文献１】特開昭５６−１５３５８０号公報
【特許文献２】実開昭６２−１０４５４３号公報
【特許文献３】実開平３−７１４９５号公報
【特許文献４】特開昭５６−１４７０９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の車載情報装置用電源回路は以上のように構成され、メインメモリとしての揮発性ＤＲＡＭに対するバックアップ電源切替え制御をハードウェア起点およびソフトウェア起点の混在により実施していたので、車の運転始動時にバッテリ電源およびアクセサリ電源（ＡＣＣ）の電位が頻繁に上下動する電源不安定期間（クランキング期間）中にバックアップ処理が異常動作となり、このバックアップ処理に破綻を来すという問題があった。
カーナビゲーションシステム等の車載情報装置においてはこのような電源不安定期間において異常動作を招かないような構成が要求され、上記問題の解消が必要となる。
上記問題は別途回路の追加措置により対策することが不可能ではないが、そのような対策回路は設計初期段階から意識して盛り込むことは困難であり、問題発覚の時点で盛り込む場合が多い。この場合、設計期間の延長や製作コストの増大等の弊害を招いてしまう。
また、メモリバックアップ措置に関する前記従来例のいずれについても、ＡＣ電源または主電源等の通常時の電源が遮断したタイミングを起点にしてバックアップ措置への移行処理を開始する前記同様のハードウェア起点の形態であり、このため、前記のような電源不安定期間にはバックアップ処理が異常動作になり得るものであった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、メモリバックアップ電源切替え制御を従来のハードウェア起点による切替え制御をなくし、ソフトウェア起点による切替え制御にすることにより、バッテリ電源およびアクセサリ電源立ち上がり時に頻発する電位の上下動に対し安定したメモリバックアップ電源切替え制御を可能にした車載情報装置用電源回路およびこの回路を使用した車載情報装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る車載情報装置用電源回路は、主制御手段からの制御信号群により初期化シーケンスまたは遮断シーケンスが実行されるメモリ部へ供給するバックアップ電源を生成するバックアップ電源生成手段と、アクセサリ電源がオンされたときには前記バックアップ電源に代り前記メモリ部へ供給する通常電源を生成する通常電源生成手段と、前記バックアップ電源の供給をオンオフするバックアップ電源用スイッチと、前記通常電源の供給をオンオフする通常電源用スイッチと、前記初期化シーケンスを実行する制御信号群をもとに前記通常電源用スイッチをオンするスイッチ制御信号、および前記バックアップ電源用スイッチをオフするスイッチ制御信号、または、前記遮断シーケンスを実行する制御信号群をもとに前記バックアップ電源用スイッチをオンするスイッチ制御信号、および前記通常電源用スイッチをオフするスイッチ制御信号をそれぞれ生成するメモリバックアップ電源制御回路とを備えたものである。
【発明の効果】
【００１０】
この発明によれば、メモリ部に対する通常電源をオンオフする通常電源用スイッチおよびバックアップ電源をオンオフするバックアップ電源用スイッチのオンオフ切替え制御を全て初期化シーケンスまたは遮断シーケンスに基づいたソフトウェア起点で実施するように構成したので、前記オンオフ切替え制御が電源不安定期間（クランキング期間）中のバッテリ電源およびアクセサリ電源（ＡＣＣ）の頻繁な電位の上下動の影響を受けないようにすることができる。即ち、アクセサリ電源がオンしてソフトウェア処理が開始されるまでに発生した電位の上下動の影響を受けることはない。これにより、安定したメモリバックアップ電源切替え制御を実現することができる。
また、アクセサリ電源がオンされ、通常電源用スイッチがオンされた通常動作中にこのアクセサリ電源に例えば数ｍＳの瞬断が発生した場合でも、上記ソフトウェア起点による切替え制御により、通常電源用スイッチをオフしてしまうといった誤動作を生じることがない。
【発明を実施するための最良の形態】
【００１１】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による車載情報装置用電源回路を使用した車載情報装置の回路構成図である。この車載情報装置を例えばカーナビゲーションシステムとする（以下、「カーナビ」とする）。
図１において、この車載情報装置は、メモリ部１、ホストＣＰＵ２、メモリバックアップ電源制御回路３、車輌コネクタ４、第１乃至第５の直流（ＤＣ）−直流（ＤＣ）コンバータ（以下、「ＤＣ／ＤＣコンバータ」とする）５、６、７、８、９、電源検知回路１０、Ｄフリップフロップ（以下、「Ｄ−ＦＦ」とする）１１、第１乃至第３の電圧監視回路（ＩＣ−Ａ、ＩＣ−Ｂ、ＩＣ−Ｃ）１２、１３、１４、カウンタ１５、タイマ１６、通常電源用スイッチＳＷ−Ａ（以下、「ＳＷ−Ａ」とする）１７、バックアップ電源用スイッチＳＷ−Ｂ（以下、「ＳＷ−Ｂ」とする）１８の他、ＮＰＮ形バイポーラ等のトランジスタ（ＴＲ１〜ＴＲ９）およびインバータ（ＩＮＶ１〜ＩＮＶ３）等の能動素子、コンデンサ（Ｃ１〜Ｃ４）、ダイオード（Ｄ１〜Ｄ３）、プルアップやプルダウンおよびトランジスタベースバイアス設定用等の抵抗（Ｒ１、Ｒ２等）などの受動素子で構成される。
【００１２】
また、上記図１の車載情報装置からメモリ部１およびホストＣＰＵ２を除いた部分が車載情報装置用電源回路を構成している。
なお、以下の説明においては電源関連について具体的数字を用いているが（「＋１２ＶＡ」等）、それら数字は一例であり、この発明はそれら数字に限定されるものでないことは云うまでもない。
【００１３】
上記構成において、メモリ部１は、車載情報装置をカーナビとしたときの、カーナビ機能に関する各種プログラムおよび関連データを格納するメインメモリであり、通常、パーソナルコンピュータと同様に低価格で大容量の揮発性ＤＲＡＭ（ＤＤＲ−ＳＤＲＡＭ；Ｄｏｕｂｌｅ  Ｄａｔｅ  Ｒａｔｅ−Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を使用する。この揮発性により、メモリ部１に対しては格納データ等を保持するためのバックアップ処理が必要となる。このため、メモリ部１の電源「＋２．５ＶＢ」は通常電源とバックアップ電源とに切り換えられる（後述）。また、この電源「＋２．５ＶＢ」を抵抗分圧した電圧値「＋１．２５」がリファレンス電源としてメモリ部１に供給されている。
ホストＣＰＵ２はメモリ部１に対しデータの記憶または読み出し等を制御する主制御手段を形成するものであり、このメモリ部１に対し、制御を開始する際には所定の初期化シーケンスに従い初期化を実行し、制御を終了する際には所定の遮断シーケンスに従って遮断する。
【００１４】
メモリバックアップ電源制御回路３はホストＣＰＵ２からメモリ部１に対する前記初期化シーケンスまたは遮断シーケンスの実行に関するアクセス制御信号群（２１）を取込んで、ＳＷ−Ａ１７およびＳＷ−Ｂ１８のオンオフを制御するスイッチ制御信号ＳＷＡ＊、ＳＷＢ＊（２２）を生成する。なお、メモリバックアップ電源制御回路３の詳細については後述する（図２）。
車輌コネクタ４は車体からの車両ケーブルを接続するためのものであり、この車輌コネクタ４を介し入カするものとしてバッテリ電源（＋Ｂ）とアクセサリ電源（ＡＣＣ）がある。
【００１５】
第１乃至第５のＤＣ／ＤＣコンバータ５、６、７、８、９は、それぞれ以下のような直流電圧変換を実施している。
第１のＤＣ／ＤＣコンバータ５は「＋１２ＶＡ」（バッテリ電源）を「＋５Ｖ」（通常電源）および「＋３．３Ｖ」（ホストＣＰＵ２、他）に変換している。
第２のＤＣ／ＤＣコンバータ６は「＋１２ＶＣ」（バッテリ電源）を「＋２．５ＶＣ」（メモリ部１等のバックアップ電源）に変換している。
第３のＤＣ／ＤＣコンバータ７は第１のＤＣ／ＤＣコンバータ５で変換された「＋５Ｖ」（通常電源）を「＋２．５Ｖ」（メモリ部１等の通常電源）に変換している。
第４のＤＣ／ＤＣコンバータ８は第１のＤＣ／ＤＣコンバータ５で変換された「＋３．３Ｖ」を「＋１．２Ｖ」（ホストＣＰＵ２コア電源）に変換している。
第５のＤＣ／ＤＣコンバータ９は「＋１２ＶＣ」（バッテリ電源）を「＋３．３ＶＢ」（バックアップ電源）に変換している。
なお、「＋１２ＶＡ」、「＋１２ＶＢ」、「＋１２ＶＣ」はそれぞれバッテリ電源（＋Ｂ）と同電位の「＋１２．０Ｖ」である。また、「＋１２ＶＢ」は車輌コネクタ４の直後の電位であり、「＋１２ＶＣ」はダイオードＤ１通過後の電位であり、「＋１２ＶＡ」はメイン電源ゲートのトランジスタＴＲ１を通過後の電位であり、メイン電源となるものである。
【００１６】
電源検知回路１０はバッテリ電源「＋１２ＶＡ」のレベル検知回路であり、マスタリセット信号Ｓｆを生成する。
Ｄ−ＦＦ１１はメイン電源「＋１２ＶＡ」のオンオフコントロール用であり、出カ信号Ｓｃがハイレベル（Ｈ）のときには、メイン電源ゲートトランジスタＴＲ１のドライブトランジスタＴＲ２がオンしてこのメイン電源ゲートトランジスタＴＲ１をオンし、これによりメイン電源オンとなり、ローレベル（Ｌ）のときにはドライブトランジスタＴＲ２がオフとなってこのメイン電源ゲートトランジスタＴＲ１をオフし、これによりメイン電源オフとなる。
第１乃至第３の電圧監視回路（ＩＣ−Ａ、ＩＣ−Ｂ、ＩＣ−Ｃ）１２、１３、１４は例えばＬＳＩ（大規模集積回路）で構成する電圧監視用の回路であり、第１の電圧監視回路（ＩＣ−Ａ）１２は電源「＋２．５ＶＣ」を電圧監視し、第２の電圧監視回路（ＩＣ−Ｂ）１３は電源「＋３．３Ｖ」を電圧監視し、第３の電圧監視回路（ＩＣ−Ｃ）１４は電源「＋２．５Ｖ」を電圧監視する。
【００１７】
カウンタ１５及びタイマ１６は両者でＨ／Ｗ（ハードウェア）タイマを構成している。
ＳＷ−Ａ１７は第３のＤＣ／ＤＣコンバータ７で変換されたメモリ部１等に対する通常電源「＋２．５Ｖ」をオンオフするもので、メモリバックアップ電源制御回路３で生成したスイッチ制御信号ＳＷＡ＊によりオンオフ制御される。このＳＷ−Ａ１７を経た電源「＋２．５ＶＢ」がメモリ部１、ホストＣＰＵ２およびメモリバックアップ電源制御回路３それぞれに対し通常電源として供給される。
ＳＷ−Ｂ１８は第２のＤＣ／ＤＣコンバータ６で変換されたメモリ部１等に対するバックアップ電源「＋２．５ＶＣ」をオンオフするもので、メモリバックアップ電源制御回路３で生成したスイッチ制御信号ＳＷＢ＊によりオンオフ制御される。このＳＷ−Ｂ１８および逆流防止用のダイオードＤ３を経た電源「＋２．５ＶＢ」がメモリ部１、ホストＣＰＵ２およびメモリバックアップ電源制御回路３それぞれに対しバックアップ電源として供給される。
【００１８】
トランジスタＴＲ１、ＴＲ２、ダイオードＤ２および抵抗Ｒ１、Ｒ２は電源「＋１２ＶＣ」の後段への供給をオンオフするスイッチ回路を形成し、トランジスタＴＲ１はメイン電源ゲートとなるものであり、トランジスタＴＲ２はこのトランジスタＴＲ１をドライブするものである。前述のように、トランジスタＴＲ１、ＴＲ２の双方のオンにより電源「＋１２ＶＡ」が立上る。
以上の説明において、電源「＋１２ＶＣ」を基に、メモリ部１へ供給するバックアップ電源「＋２．５ＶＣ」を生成する第２のＤＣ／ＤＣコンバータ６はバックアップ電源生成手段を形成し、電源「＋１２ＶＣ」を基に、メモリ部１へ供給する通常電源「＋２．５Ｖ」を生成するトランジスタＴＲ１、ＴＲ２等のスイッチ回路、第１のＤＣ／ＤＣコンバータ５および第３のＤＣ／ＤＣコンバータ７は通常電源生成手段を形成する。
なお、図１中の破線で囲った領域（符合１９）はメモリ部１のバックアップ制御に関わる回路の中で、電源「＋２．５ＶＢ」および「＋２．５ＶＣ」が供給されている領域を示す。
【００１９】
次に、図１の動作について説明する。
バッテリ電源（＋Ｂ）のみ投入される（例えばカーナビをバッテリ接続してエンジンをかけていない状態）と、電源「＋１２ＶＢ」、「＋１２ＶＣ」の電位が「＋１２Ｖ」まで立ち上がり第２および第５のＤＣ／ＤＣコンバータ６、９により、電源「＋２．５ＶＣ」および「＋３．３ＶＢ」がそれぞれ生成される。
これに伴って、電源「＋３．３ＶＢ」で動作するＤ−ＦＦ１１および電源「＋２．５ＶＣ」で動作するメモリバックアップ電源制御回路３が初期化され、第１の電圧監視回路（ＩＣ−Ａ）１２は電源「＋２．５ＶＣ」の電圧監視の動作を開始する。
【００２０】
次に、アクセサリ電源（ＡＣＣ）が投入される（車にエンジンをかけた状態）と、車輌コネクタ４およびトランジスタＴＲ３を介してＡＣＣオン信号Ｓａが伝播し、Ｄ−ＦＦ１１がセットされ（ＰＲＥ＊）、その出力であるメイン電源制御信号ＳｃがＨレベルとなる。これにより、トランジスタＴＲ２およびメイン電源ゲートのトランジスタＴＲ１が連動してオンとなり、電源「＋１２ＶＡ」の電位が「＋１２．０Ｖ」となる。電源「＋１２ＶＡ」の電位が立上ると、第１、第３および第４の各ＤＣ／ＤＣコンバータ５、７、８により、電源「＋５Ｖ」、「＋３．３Ｖ」、「＋２．５Ｖ」、「＋１．２Ｖ」がそれぞれ生成される。
これに伴って、電源「＋３．３Ｖ」で動作する第２の電圧監視回路（ＩＣ−Ｂ）１３および電源「＋２．５Ｖ」で動作する第３の電圧監視回路（ＩＣ−Ｃ）１４がそれぞれ動作を開姶する。
【００２１】
第２の電圧監視回路（ＩＣ−Ｂ）１３は電源「＋３．３Ｖ」の電圧が低下しているときに、トランジスタＴＲ５、ＴＲ６を介して電源「＋２．５Ｖ」の電位のリセット信号Ｓｄと、インバータＩＮＶ２、ＩＮＶ３を介して電源「＋３．３Ｖ」の電位のリセット信号Ｓｅを生成する。電源「＋１２ＶＡ」の電源検知回路１０の出力Ｓｆと第３の電圧監視回路（ＩＣ−Ｃ）１４の出力は第２の電圧監視回路（ＩＣ−Ｂ）１３のコンデンサＣ３のディスチャージ処理として使用されており、電源「＋１２ＶＡ」と電源「＋２．５Ｖ」電圧が低下しているときにもリセット信号Ｓｄ、ＳｅがＬレベルとなりアサート（有効）される。
リセット解除がなされると、ホストＣＰＵ２によるプログラムフェッチが開始され初期設定ルーチンが実行される。その中で、メモリ部１に対する初期設定ルーチン（初期化）の実行により、このメモリ部１へのデータ・リード／ライトのアクセスが可能となる。
【００２２】
メモリバックアップ電源制御回路３は、このメモリ部１に対する初期設定ルーチンにおいて、アクセス制御信号群（ＤＲＡＭインタフェース信号群）（２１）であるクロック有効信号ＣＫＥ（Ｃｌｏｃｋ  Ｅｎａｂｌｅ）、クロック信号ＣＬＫ、コマンド信号ＣＳ＊（Ｃｈｉｐ  Ｓｅｌｅｃｔ）、ＲＡＳ＊（Ｒｏｗ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）、ＣＡＳ＊（Ｃｏｌｕｍｎ  Ａｄｄｒｅｓｓ  Ｓｔｒｏｂｅ）、ＷＥ＊（Ｗｒｉｔｅ  Ｅｎａｂｌｅ）を取込んで、スイッチ制御信号ＳＷＡ＊、ＳＷＢ＊（２２）の生成を行う。即ち、メモリ部１への通常電源「＋２．５Ｖ」用のＳＷ−Ａ１７をオンさせるためのスイッチ制御信号ＳＷＡ＊をＬレベルでアサートし、バックアップ電源「＋２．５ＶＣ」用のＳＷ−Ｂ１８をオフさせるためのスイッチ制御信号ＳＷＢ＊をＨレベルでネゲート（無効）する。これにより、ＳＷ−Ａ１７はオン、ＳＷ−Ｂ１８はオフとなる。
【００２３】
アクセサリ電源（ＡＣＣ）がオフされると、トランジスタＴＲ４から出力されるＡＣＣオフ割込み信号ＳｇをホストＣＰＵ２が受付け、このホストＣＰＵ２はメモリ部１に対し遮断シーケンスを実行してメモリ部１をバックアップ状態へ移行させる。メモリバックアップ電源制御回路３は、この遮断シーケンスにおいて、ホストＣＰＵ２に内蔵のメモリコントローラがアクセス制御信号群（２１）を介してメモリ部１へセルフリフレッシュコマンドを発行（ＣＫＥ信号無効）した時点で、スイッチ制御信号ＳＷＡ＊、ＳＷＢ＊（２２）の生成を行う。即ち、メモリ部１へのバックアップ電源「＋２．５ＶＣ」用のＳＷ−Ｂ１８をオンさせるためのスイッチ制初信号ＳＷＢ＊をＬレベルでアサートし、通常電源「＋２．５Ｖ」用のＳＷ−Ａ１７をオフさせるためのスイッチ制御信号ＳＷＡ＊をＨレベルでネゲートする。これにより、ＳＷ−Ｂ１８はオン、ＳＷ−Ａ１７はオフとなる。
【００２４】
次に、メモリバックアップ電源制御回路３の構成および動作について図２で説明する。
図２はメモリバックアップ電源制御回路３の回路構成図である。
図２において、このメモリバックアップ電源制御回路３は、第１乃至第５のＤ−ＦＦ３０、３１、３２、３３、３４、電圧監視回路（ＩＣ）３５、データ取込みタイミング生成回路３６、第１および第２の立ち上がりエッジ検出回路３７、３８、セルフリフレッシュ検知信号生成回路３９とで構成される。
上記構成において、第１のＤ−ＦＦ３０乃至第５のＤ−Ｆ３４はいずれも電源「＋２．５ＶＢ」で動作し、各Ｄ−ＦＦには図２に示すように、ホストＣＰＵ２からのクロック有効信号ＣＫＥ、コマンド信号ＣＳ＊、ＲＡＳ＊、ＣＡＳ＊、ＷＥ＊等が入力される。
【００２５】
電圧監視回路（ＩＣ）３５は例えばＬＳＩで構成する電圧監視用の回路であり、電源「＋２．５ＶＣ」を電圧監視する。
データ取込みタイミング生成回路３６は第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４へのデータ取り込みタイミングを生成するための回路で、クロック有効信号ＣＫＥの立下りエッジとホストＣＰＵ２からのクロック信号ＣＬＫ入力とから信号ＣＬＫ＿Ａを生成し、上記第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４へ送出される。
第１の立ち上がりエッジ検出回路３７はクロック有効信号ＣＫＥの立ち上がりエッジを検出して、内蔵の遅延回路（１）によりその検出エッジから一定期間を経てＬレベルの１ショットパルスを生成する回路である。この遅延回路（１）による遅延の目的はＳＷ−Ａ１７のオンとＳＷ−Ｂ１８のオフとの間のオーバラップ期間の確保である。
【００２６】
第２の立ち上がりエッジ検出回路３８はセルフリフレッシュ検知信号のエッジを検出し、内蔵の遅延回路（２）によりその検出エッジから一定期間を経てＬレベルの1ショットパルスを生成する回路である。この遅延回路（２）による遅延の目的はＳＷ−Ｂ１８のオンとＳＷ−Ａ１７のオフとの間のオーバラップ期間の確保である。
セルフリフレッシュ検知信号生成回路３９はホストＣＰＵ２のメモリコントローラからメモリ部１に対するセルフリフレッシュコマンド（ＣＫＥ信号無効）を検知して、ＳＷ−Ｂ１８のスイッチ制御信号ＳＷＢ＊を生成する回路である。即ち、コマンド信号ＣＳ＊、ＲＡＳ＊、ＣＡＳ＊、ＷＥ＊の値を取込んだ第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４の値がセルフリフレッシュコマンドに相当するときに制御信号ＳＷＢ＊がＬレベルとなりアサートされる。
【００２７】
次に、図２の動作について説明する。
バッテリ電源（＋Ｂ）のみ投入される（例えばカーナビをバッテリ接続してエンジンをかけていない状態）と、電源「＋２．５ＶＣ」が立ち上がり、電圧監視回路３５が一定期間Ｌレベルを出力することにより、第１のＤ−ＦＦ３０乃至第５のＤ−Ｆ３４の初期化を行う（ＰＲＥ＊）。即ち、第１のＤ−ＦＦ３０はプリセットされるためＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊がＬレベル（Ｑ＊）となりアサートされる。また、第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４も全てプリセットされるためセルフリフレッシュ検知信号生成回路３９の出カ信号であるＳＷ−Ｂ１８のスイッチ制御信号ＳＷＢ＊がＨレベルとなりネゲートされる。
【００２８】
次に、バッテリ電源（＋Ｂ）のみオン状態からアクセサリ電源（ＡＣＣ）がオンすると、メイン電源「＋１２ＶＡ」が起動し、リセットが解除され、ホストＣＰＵ２によりメモリ部１に対し初期設定ルーチン（初期化）が実行される。この初期設定ルーチンでクロック有効信号ＣＫＥがＨレベルとなりアサートされると、第１のＤ−ＦＦ３０がセット（ＣＬＫ）されてメモリ部１への通常電源「＋２．５Ｖ」を供給するＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊がＬレベルとなりアサートされる。この場合、データ取込みタイミング生成回路３６はクロック有効信号ＣＫＥの立ち上がりエッジであるため反応しない。
第１の立ち上がりエッジ検出回路３７は、クロック有効信号ＣＫＥの立ち上がりエッジから一定期間を経てＬレベルの1ショットパルスを発行し、第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４をクリアする（ＣＬＲ＊）。これら第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４の出力が全てＬレベルであっても、セルフリフレッシュコマンドには相当しないため、セルフリフレッシュ検知信号生成回路３９でセルフリフレッシュ検知信号は生成されずスイッチ制御信号ＳＷＢ＊はＨレベルでネゲートされたままである。
【００２９】
次に、アクセサリ電源（ＡＣＣ）がオフすると、ＡＣＣオフ割込み信号ＳｇをホストＣＰＵ２が受付け、ホストＣＰＵ２によりメモリ部１に対し遮断シーケンスが実行される。
この遮断シーケンスにて、ホストＣＰＵ２に内蔵のメモリコントローラは、メモリ部１に対してセルフリフレッシュコマンド発行（クロック有効信号ＣＫＥをＬレベルにしてネゲートした次のクロックでセルフリフレッシュコマンド発行）を実行する。クロック有効信号ＣＫＥの立下りエッジを受けて、データ取込みタイミング生成回路３６は、セルフリフレッシュコマンドを取込むためのタイミング信号ＣＬＫ＿Ａを発行する。
これにより、第２のＤ−ＦＦ３１乃至第５のＤ−Ｆ３４は、セルフリフレッシュコマンドを取込む（ＣＬＫ）。そして、セルフリフレッシュ検知信号生成回路３９でセルフリフレッシュ検知信号が生成されて、メモリ部１へのバックアップ電源「＋２．５ＶＣ」用スイッチ制御信号ＳＷＢ＊がＬレベルとなりアサートされる。第２の立ち上がりエッジ検出回路３８は、セルフリフレッシュ検知信号の立ち上がりエッジから一定期間を経てＬレベルの1ショットパルスを発行する。これにより、第１のＤ−ＦＦ３０はクリアされて（ＣＬＲ＊）、メモリ部１への通常電源「＋２．５Ｖ」用スイッチ制御信号ＳＷＡ＊がＨレベルとなりネゲートされる。
【００３０】
次に、図１の構成における電源の起動および遮断のタイミング関係について図３で説明する。
図３は図１の構成における電源の起動および遮断のタイミングチャートであり、状態１乃至状態４の４状態における各種電源および信号相互間のタイミング関係を示す。
バッテリ電源（＋Ｂ）のみがオンすると（状態１）、まず電源「＋３．３ＶＢ」および「＋２．５ＶＣ」が立上る（Ｔ１、Ｔ２）。この電源「＋３．３ＶＢ」の立ち上がりにより、ＡＣＣオン信号Ｓａ（ＡＣＣ＿ＯＮ＊）がＨレベルとなりネゲート状態を示す（Ｔ３）。また電源「＋２．５ＶＣ」の立ち上がりにより、第１の電圧監視回路（ＩＣ−Ａ）１２が数ｍＳ（ｔ１）の期間Ｌレベルを出カし（Ｓｈ；Ｐ８ＬＲＥＳ２Ｐ５Ｃ）、Ｄ−ＦＦ１１をクリアする（ＣＬＲ＊）（Ｔ４）。また、メモリバックアップ電源制御回路３を初期化してメモリ部１電源供給用のＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊およびＳＷ−Ｂ１８のスイッチ制御信号ＳＷＢ＊を生成する。
これにより、メモリ部１への通常電源「＋２．５Ｖ」用のＳＷ−Ａ１７をオンにするためのスイッチ制御信号ＳＷＡ＊がＬレベルでアサートされたままとなり、バックアップ電源「＋２．５ＶＣ」用のＳＷ−Ｂ１８をオフするためのスイッチ制御信号ＳＷＢ＊がＨレベルでネゲートされたままとなる。
【００３１】
次に、バッテリ電源（＋Ｂ）のみオン状態（メモリ部１は非バックアップ状態）からアクセサリ電源（ＡＣＣ）をオンして正常起動するタイミングチャートについて説明する（状態２）。
ＡＣＣオンするとＡＣＣオン信号Ｓａ（ＡＣＣ＿ＯＮ＊）がＬレベルとなりアサートされる（Ｔ５）。そして、メイン電源制御信号ＳｃがＨレベルで有効となり（Ｔ６）、電源「＋３．３Ｖ」→「＋１．２Ｖ」、電源「＋５．０Ｖ」→「＋２．５Ｖ」の順番で直流電源が立上る（Ｔ７〜Ｔ１０）。
【００３２】
これら電源が立上ると、第２の電圧監視回路（ＩＣ−Ｂ）１３および第３の電圧監視回路（ＩＣ−Ｃ）１４がそれぞれ数ｍＳの期間Ｌレベルを出カした後にＨレベルとなり、リセット信号Ｓｄ、Ｓｅを解除する（Ｔ１２、Ｔ１３）。このリセット解除によりホストＣＰＵ２によるメモリ部１に対する初期化シーケンス処理が実行され、メモリ部１へのアクセスが開始される。
そして、メモリ部１初期化シーケンスにおいて、クロック有効信号ＣＫＥがＨレベルでアサートされた時点で、通常電源用のＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊がＬレベルでアサートされてメモリ部１に通常電源「＋２．５Ｖ」の供給が開始され（Ｔ１４）、バックアップ電源用のＳＷ−Ｂ１８のスイッチ制御信号ＳＷＢ＊がＨレベルでネゲートされてメモリ部１へのバックアップ電源「＋２．５ＶＣ」の供給が停止される。
【００３３】
次に、バッテリ電源（＋Ｂ）およびアクセサリ電源（ＡＣＣ）オン状態から、アクセサリ電源がオフしてメモリ部１バックアップ状態へ移行するタイミングチャートについて説明する（状態３）。
ＡＣＣオフすると、ＡＣＣオン信号Ｓａ（ＡＣＣ＿ＯＮ＊）がＨレベルとなりネゲートされる（Ｔ１５）。同時に、ＡＣＣオン信号Ｓａの反転信号Ｓｂ（ＡＣＣ＿ＯＦＦ＊）がＬレベルとなり（Ｔ１６）、ホストＣＰＵ２に対してＡＣＣオフ割込み（Ｓｇ）が発行される。このＡＣＣオフ割込み（Ｓｇ）を受付けるとホストＣＰＵ２は、メモリ部１に対する遮断シーケンス処理を実行し、メモリ部１に対してセルフリフレッシュコマンドを発行する。これと同時に、クロック有効信号ＣＫＥがＬレベルとなりネゲートされ、ＳＷ−Ｂ１８のスイッチ制御信号ＳＷＢ＊がＬレベルとなりアサートされて（Ｔ１７）、バックアップ電源「＋２．５ＶＣ」がメモリ部１へ供給され始め、続いてＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊がＨレベルとなりネゲートされて通常電源「＋２．５Ｖ」の供給が停止される（Ｔ１８）。そして、ホストＣＰＵ２はメモリ部１に対する遮断シーケンス処理を終えると、信号ＳｊにＬレベルパルスを発行して、メイン電源制御信号Ｓｃをネゲートする（Ｔ１９）。これにより、電源「＋５．０Ｖ」、「＋３．３Ｖ」、「＋２．５Ｖ」、「＋１．２Ｖ」全てがほぼ同時に遮断される（Ｔ２０）。
【００３４】
最後に、バッテリ電源（＋Ｂ）のみオン状態（メモリ部１バックアップ状態）から、アクセサリ電源（ＡＣＣ）をオンして正常起動するタイミングチャートについて説明する（状態４）。
前述のバッテリ電源（＋Ｂ）のみオン状態（メモリ部１は非バックアップ状態）からＡＣＣオンして正常起動するタイミングチャート（状態２）と同様なタイミングで電源回路が起動し（Ｔ２１）、ホストＣＰＵ２でプログラム処理が開始されて、バックアップ電源「＋２．５ＶＣ」の供給から通常電源「＋２．５Ｖ」の供給への切替え処理が行われる（Ｔ２２、Ｔ２３）。このように、バックアップ電源または通常電源に切り換わる電源「＋２．５ＶＢ」がバックアップ電源「＋２．５ＶＣ」となる期間は図３中の電源「＋２．５ＶＢ」に記した期間Ｔｖｃであり、通常電源用のＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊がＨレベルになっている期間である。
また、上記説明の状態４の図中に、ＡＣＣオン信号Ｓａ（ＡＣＣ＿ＯＮ＊）のＬレベル移行点を基準にしたときの反転信号Ｓｂ（ＡＣＣ＿ＯＦＦ＊）、電源「＋５．０Ｖ」、「＋３．３Ｖ」、「＋２．５Ｖ」、「＋１．２Ｖ」、信号Ｓｉ、リセット信号Ｓｄ、Ｓｅ等の各立ち上がり時間関係を例示した。
【００３５】
以上説明の４状態中の状態１はバッテリ電源（＋Ｂ）の接続を起点にした状態であり、バックアップ制御初期段階の状態である。この状態１に次ぐ状態２も制御初期段階の範疇である。従って、通常のバックアップ制御状態は既にバッテリ電源（＋Ｂ）が接続された以降の状態３および状態４となる。
【００３６】
次に、図１の構成におけるアクセサリ電源（ＡＣＣ）オン時の電源起動シーケンスについて図４で説明する。
図４は図１の構成における電源起動シーケンスを示す図である。
ハードウェアシーケンスでは、アクセサリ電源（ＡＣＣ）オンにより、ステップＳＴ１においてメイン電源ゲートＴＲ１がオンしてメイン電源がオンし、通常電源「＋２．５Ｖ」等が生成される。
上記メイン電源オンに次いで、ステップＳＴ２においてリセットが解除され、以降、通常動作となる。
ソフトウェアシーケンスでは、上記ハードウェアによるリセット解除によりホストＣＰＵ２がソフトウェア動作を開始し、メモリ部（ＤＲＡＭ）１に対し初期化シーケンスを実行する。
【００３７】
このホストＣＰＵ２による初期化シーケンスは、ステップＳＴ１１のホストＣＰＵ２内蔵のメモリコントローラ初期化、ステップＳＴ１２のメモリ部（ＤＲＡＭ）１ヘのコマンド発行、ステップＳＴ１３のクロック有効信号ＣＫＥ有効、ステップＳＴ１４のウェイトサイクル、ステップＳＴ１５のメモリ部（ＤＲＡＭ）１ヘのコマンド発行、ステップＳＴ１６のメモリ部（ＤＲＡＭ）１ダミーリード、ステップＳＴ１７のメモリ部（ＤＲＡＭ）１ヘのコマンド発行、ステップＳＴ１８のオートリフレッシュサイクル設定、の各段階を経て実行される。
上記ホストＣＰＵ２による初期化シーケンスを経た後に通常動作となる。
これら電源起動シーケンスにおいて、メモリ部１への通常電源「＋２．５Ｖ」の供給が開始されるＳＷ−Ａ１７のオンは上記ソフトウェアシーケンス中のＣＫＥ信号有効（ステップＳＴ１３）起点により実施される。そして、このＳＷ−Ａ１７のオンを起点にして、第１の立ち上がりエッジ検出回路３７の遅延回路（１）（図２）による遅延処理によりメモリ部１へのバックアップ電源「＋２．５ＶＣ」を供給停止にするＳＷ−Ｂ１８のスイッチオフが実施される。
【００３８】
次に、図１の構成におけるアクセサリ電源（ＡＣＣ）オフ時の電源遮断シーケンスについて図５で説明する。
図５は図１の構成における電源遮断シーケンスを示す図である。
ハードウェアシーケンスでは、アクセサリ電源（ＡＣＣ）オフにより、ステップＳＴ２１においてハードウェアタイマ（カウンタ１５、タイマ１６）の動作が起動する。
ステップＳＴ２２では、ハードウェアタイマは一定期間を計測し、その期間中にソフトウェアによる電源遮断が実施されない場合に、ハードウェアタイマ起点による強制電源遮断が実施される。
ソフトウェアシーケンスでは、ＡＣＣオフにより発生したＡＣＣオフ割り込み（Ｓｇ）をホストＣＰＵ２が受け付け、ステップＳＴ３１においてホストＣＰＵ２がプログラム退避処理を関始する。このプログラム退避処理が完了すると、ホストＣＰＵ２はメモリ部１に対する遮断シーケンスを開始する。
【００３９】
この遮断シーケンスでは、ステップＳＴ３２においてダミーリフレッシュ処理を実施し、ステップＳＴ３３においてメモリ部（ＤＲＡＭ）１に対しセルフリフレッシュ設定を発行（ＣＫＥ信号の無効）し、ステップＳＴ３４においてメモリ部（ＤＲＡＭ）１がセルフリフレッシュ状態へ入ったかどうかの確認を実行し、その後、ステップＳＴ３５においてホストＣＰＵ２がＧＰＩＯポート信号Ｓｊによりメイン電源制御信号Ｓｃをネゲートして電源遮断を完了する。
これら電源遮断シーケンスにおいて、メモリ部１へのバックアップ電源「＋２．５ＶＣ」の供給開始となるＳＷ−Ｂ１８のスイッチオンは上記ソフトウェアシーケンス中のＣＫＥ信号無効（ステップＳＴ３３）起点により実施される。そして、このＳＷ−Ｂ１８のスイッチオンを起点にして、第２の立ち上がりエッジ検出回路３８の遅延回路（２）（図２）による遅延処理によりメモリ部１への通常電源「＋２．５Ｖ」を供給停止にするＳＷ−Ａ１７のオフが実施される。
【００４０】
以上のように、この実施の形態１によれば、メモリ部１に対する通常電源「＋２．５Ｖ」をオンオフするＳＷ−Ａ１７およびバックアップ電源「＋２．５ＶＣ」をオンオフするＳＷ−Ｂ１８のオンオフ切替え制御を全て初期化シーケンスまたは遮断シーケンスに基づいたソフトウェア起点で実施するように構成したので、このオンオフ切替え制御は例えば図６に示すような電源変動の影響を回避することができる。この図６はアクセサリ電源（ＡＣＣ）投入時のバッテリ電源（＋Ｂ）およびアクセサリ電源（ＡＣＣ）の変動の一例を示す波形図である。
図６に示すように、アクセサリ電源（ＡＣＣ）の投入時はバッテリ電源（＋Ｂ）およびアクセサリ電源（ＡＣＣ）の電位が頻繁に上下変動（瞬断）する電源不安定期間（クランキング期間）となるが、上記オンオフ切替え制御がこのような電源不安定期間の電位変動の影響を受けないようにすることができる。即ち、アクセサリ電源（ＡＣＣ）のオンを起点にＳＷ−Ａ１７をオンする従来のハードウェア起点の方式と異なり、アクセサリ電源（ＡＣＣ）のオン後のメモリ部１に対する初期化シーケンスにおける処理を起点にＳＷ−Ａ１７をオンするソフトウェア起点の方式とし、ＳＷ−Ａ１７のオンタイミングを遅らせているので、このＳＷ−Ａ１７のオンは、アクセサリ電源（ＡＣＣ）がオンしてソフトウェア処理が開始されるまでに発生した電位の上下動の影響を受けることはない。これにより、安定したメモリバックアップ電源切替え制御を実現した車載情報装置用電源回路を得ることができる。
【００４１】
また、アクセサリ電源（ＡＣＣ）がオンされ、ＳＷ−Ａ１７がオンされた通常動作中にこのアクセサリ電源（ＡＣＣ）に例えば数ｍＳの瞬断が発生した場合でも、メイン電源制御信号Ｓｃが電源切替え制御に絡んでいないため、ＳＷ−Ａ１７のスイッチ制御信号ＳＷＡ＊をＨレベルにしてネゲートすることがなく、このＳＷ−Ａ１７をオフしてしまうといった誤動作を生じることがない。
また、アクセサリ電源が低電位側に遷移したときにはＡＣＣオフ割込み（Ｓｇ）が発生しメモリ部１に対し遮断シーケンスが起動されるが、アクセサリ電源（ＡＣＣ）が復帰した場合にはこのＡＣＣオフ割込みが解除され、メモリ部に対する遮断シーケンスも中止されるので、スイッチ制御信号ＳＷＡ＊がネゲートされることはなく、ＳＷ−Ａ１７をオフしてしまうことはない。
このように、ソフトウェア起点による制御にすることにより、アクセサリ電源が低電位側に遷移したときには、それが瞬断なのかまたは本当の電源オフなのかを判断し、メモリバックアップ電源切替え制御を実施することができる。
【００４２】
また、上記ソフトウェア起点によるメモリバックアップ電源切替え制御は、メモリ部１への通常のアクセス処理で必要な既存の初期化または遮断シーケンス等の制御信号を利用しており、新規に専用の制御信号等を必要としない。
また、第１の立ち上がりエッジ検出回路３７に内蔵の遅延回路（１）または第２の立ち上がりエッジ検出回路３８に内蔵の遅延回路（２）により、ＳＷ−Ａ１７またはＳＷ−Ｂ１８の一方をオンした後、所定時間遅延後に他方をオフするようにしているので、通常電源およびバックアップ電源の切替え時のオーバラップ期間を確保でき、これにより、メモリバックアップ電源切替え制御の信頼性を向上できる。
また、上述の効果を奏する車載情報装置用電源回路を使用して車載情報装置を形成することにより、信頼性の高い安定性能の車載情報装置を得ることができる。
【００４３】
実施の形態２．
図７はこの発明の実施の形態２による車載情報装置におけるメモリバックアップ電源制御回路を内蔵したホストＣＰＵの構成図である。
実施の形態１では、メモリバックアップ電源制御回路３はホストＣＰＵ２と別個の構成としたが、この実施の形態２はメモリバックアップ電源制御回路をホストＣＰＵに内蔵したものである。
図７において、このホストＣＰＵ５０は、メモリコントローラ部５１およびメモリバックアップ電源制御回路５２とを内蔵している。また、メモリバックアップ電源制御回路５２はＳＷ−Ａ１７オフ用の遅延値設定レジスタ５３およびＳＷ−Ｂ１８オフ用の遅延値設定レジスタ５４を備えている。これら遅延値設定レジスタ５３、５４はソフトウェアで任意の遅延時間に設定可能なものであり、遅延時間設定手段を形成している。
また、ホストＣＰＵ５０の外部には図２と同一の電圧監視回路（ＩＣ）３５を設け、電源「＋２．５ＶＣ」を監視している。
また、ホストＣＰＵ５０には図１に示す電源「＋２．５ＶＢ」等の各種電源が供給され、リセット信号Ｓｅ等の各種信号が入力している。
【００４４】
上記構成において、メモリコントローラ部５１は図１で説明したクロック有効信号ＣＫＥ、クロック信号ＣＬＫおよびコマンド信号ＣＳ＊、ＲＡＳ＊、ＣＡＳ＊、ＷＥ＊等のアクセス制御信号群をメモリ部１へ出力する。
メモリバックアップ電源制御回路５２は遅延値設定レジスタ５３、５４を備えている点を除き図２で説明したものと同一機能のものであり、ＳＷ−Ａ１７用のオンオフ制御信号ＳＷＡ＊およびＳＷ−Ｂ１８用のオンオフ制御信号ＳＷＢ＊を生成し出力する。
また、このメモリバックアップ電源制御回路５２はメモリコントローラ部５１からの制御信号５５で制御される。
ＳＷ−Ａ１７オフ用遅延値設定レジスタ５３は、図５で説明したＳＷ−Ｂ１８オン後、ＳＷ−Ａ１７をオフする間の遅延値を設定する。
ＳＷ−Ｂ１８オフ用遅延値設定レジスタ５４は、図４で説明したＳＷ−Ａ１７オン後、ＳＷ−Ｂ１８をオフする間の遅延値を設定する。
【００４５】
次に、図７の動作について説明する。
バッテリ電源（＋Ｂ）のみ投入される（例えばカーナビをバッテリ接続してエンジンをかけていない状態）と、電源「＋２．５ＶＣ」を監視する電圧監視回路３５が一定期間Ｌレベルを出カし、メモリバックアップ電源制御回路５２を初期化する。これにより、メモリ部１用通常電源「＋２．５Ｖ」用のスイッチ制御信号ＳＷＡ＊がＬレベルとなりアサートされ、メモリ部１用バックアップ電源「＋２．５ＶＣ」用のスイッチ制御信号ＳＷＢ＊がＨレベルとなりネゲートされる。
これら制御信号ＳＷＡ＊、ＳＷＢ＊のアサートまたはネゲートのタイミングは図２に示すメモリバックアップ電源制御回路３と同様である。即ち、アクセサリ電源（ＡＣＣ）がオンし、ホストＣＰＵ２でメモリ部１初期設定ルーチンが実行されてクロック有効信号ＣＫＥがＨレベルとなった時点で、制御信号５５がメモリバックアップ電源制御回路５２へ伝播し、スイッチ制御信号ＳＷＡ＊のアサートおよびスイッチ制御信号ＳＷＢ＊のネゲートの状態を生成する。
【００４６】
また、アクセサリ電源（ＡＣＣ）がオフして、ホストＣＰＵ２でメモリ部１遮断シーケンスが実行されてセルフリフレッシュコマンドをメモリ部１へ発行（ＣＫＥ信号無効）した時点で、制御信号５５がメモリバックアップ電源制御回路５２へ伝播し、スイッチ制御信号ＳＷＢ＊のアサートおよびスイッチ制御信号ＳＷＡ＊のネゲートの状態を生成する。
この場合、信号ＣＫＥが有効となった時点でのスイッチ制御信号ＳＷＡ＊のアサートからスイッチ制御信号ＳＷＢ＊のネゲート間の遅延時間はＳＷ−Ｂ１８オフ用遅延値設定レジスタ５４の値により決定される。
また、セルフリフレッシュコマンドが発行された時点でのスイッチ制御信号ＳＷＢ＊のアサートからスイッチ制御信号ＳＷＡ＊ネゲート間の遅延時間はＳＷ−Ａ１７オフ用遅延値設定レジスタ５３の値により決定される。
これら遅延値設定レジスタ５３、５４の遅延値（遅延時間）の設定は、メモリ部１初期設定ルーチンの実行前に実施しておく。
【００４７】
以上のように、この実施の形態２によれば、メモリバックアップ電源制御回路５２をホストＣＰＵ５０に内蔵して構成したので、車載情報装置用電源回路の構成部品の点数を削減することができる。
また、メモリバックアップ電源制御回路５２には、ソフトウェアで任意の遅延時間に設定可能なＳＷ−Ａ１７オフ用の遅延値設定レジスタ５３およびＳＷ−Ｂ１８オフ用の遅延値設定レジスタ５４とを備え、これらレジスタにより、ＳＷ−Ｂ１８またはＳＷ−Ａ１７のオン後、任意に設定した時間遅延後にＳＷ−Ａ１７またはＳＷ−Ｂ１８をオフするようにしているので、通常電源およびバックアップ電源の切替え時のオーバラップ期間を任意に設定でき、また、このオーバラップ期間により、メモリバックアップ電源切替え制御の信頼性を向上できる。
【００４８】
実施の形態３．
図８はこの発明の実施の形態３による車載情報装置におけるメモリバックアップ電源制御回路を内蔵したメモリ部の構成図である。
実施の形態２では、メモリバックアップ電源制御回路をホストＣＰＵに内蔵したが、この実施の形態３はメモリバックアップ電源制御回路をメモリ部に内蔵したものである。
図８に示すように、メモリ部（ＤＤＲ−ＳＤＲＡＭ）６０はメモリバックアップ電源制御回路６１を内蔵している。
このメモリ部６０には、図１で説明したクロック有効信号ＣＫＥ、クロック信号ＣＬＫおよびコマンド信号ＣＳ＊、ＲＡＳ＊、ＣＡＳ＊、ＷＥ＊等のアクセス制御信号群がホストＣＰＵ２より入力する。
また、メモリ部６０の外部には図２と同一の電圧監視回路（ＩＣ）３５を設け、電源「＋２．５ＶＣ」を監視している。さらに、図１に示す電源「＋２．５ＶＢ」を抵抗分圧した電源「＋１．２５Ｖ」等が供給されている。
【００４９】
上記メモリ部６０に内蔵したメモリバックアップ電源制御回路６１は図２で説明したものと同一機能のものであり、同一の動作に従いＳＷ−Ａ１７用のスイッチ制御信号ＳＷＡ＊およびＳＷ−Ｂ１８用のスイッチ制御信号ＳＷＢ＊を生成し出力する。
【００５０】
以上のように、この実施の形態３によれば、メモリバックアップ電源制御回路６１をメモリ部６０に内蔵して構成したので、車載情報装置用電源回路の構成部品の点数を削減することができる。
【図面の簡単な説明】
【００５１】
【図１−１】この発明の実施の形態１による車載情報装置用電源回路を使用した車載情報装置の回路構成図である。
【図１−２】この発明の実施の形態１による車載情報装置用電源回路を使用した車載情報装置の回路構成図である。
【図２】図１のメモリバックアップ電源制御回路の回路構成図である。
【図３】図１の構成における電源の起動および遮断のタイミングチャートである。
【図４】図１の構成における電源起動シーケンスを示す図である。
【図５】図１の構成における電源遮断シーケンスを示す図である。
【図６】アクセサリ電源（ＡＣＣ）投入時のバッテリ電源（＋Ｂ）およびアクセサリ電源（ＡＣＣ）の変動の一例を示す波形図である。
【図７】この発明の実施の形態２による車載情報装置におけるメモリバックアップ電源制御回路を内蔵したホストＣＰＵの構成図である。
【図８】この発明の実施の形態３による車載情報装置におけるメモリバックアップ電源制御回路を内蔵したメモリ部の構成図である。
【符号の説明】
【００５２】
１，６０  メモリ部、２，５０  ホストＣＰＵ、３，５２，６１  メモリバックアップ電源制御回路、４  車輌コネクタ、５，６，７，８，９  直流（ＤＣ）−直流（ＤＣ）コンバータ、１０  電源検知回路、１１，３０，３１，３２，３３，３４  Ｄフリップフロップ、１２，１３，１４，３５  電圧監視回路、１５  カウンタ、１６  タイマ、１７  通常電源用スイッチＳＷ−Ａ、１８  バックアップ電源用スイッチＳＷ−Ｂ、３６  データ取込みタイミング生成回路、３７，３８  立ち上がりエッジ検出回路、３９  セルフリフレッシュ検知信号生成回路、５１  メモリコントローラ部、５３，５４  遅延値設定レジスタ、ＴＲ  トランジスタ、ＩＮＶ  インバータ。
【図１−１】
2006178901.tif 000003
【図１−２】
2006178901.tif 000004
【図２】
2006178901.tif 000005
【図３】
2006178901.tif 000006
【図４】
2006178901.tif 000007
【図５】
2006178901.tif 000008
【図６】
2006178901.tif 000009
【図７】
2006178901.tif 000010
【図８】
2006178901.tif 000011