(57)【要約】【課題】カードの製造時や使用時において、応力によるチップの破壊を確実に防止することが望まれている。【解決手段】外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップ１２と、コントローラチップ１２に接続され、データを記憶するメモリチップと、コントローラチップ１２に接続され、セキュリティデータを処理するＩＣカード機能チップとが基板上に積層され、ＩＣカード機能チップは最下層以外の位置に配置されている。【選択図】    図１
2006172122.tif 000002
【特許請求の範囲】
【請求項１】
外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップと、
前記コントローラチップに接続され、データを記憶するメモリチップと、
前記コントローラチップに接続され、セキュリティデータを処理するＩＣカード機能チップが基板の第１の面上に積層され、
前記ＩＣカード機能チップは最下層以外の位置に配置されたことを特徴とするカード状記憶装置。
【請求項２】
コマンド及びデータ端子が前記コントローラチップに接続され、アンテナ端子が前記ＩＣカード機能チップに接続されたコネクタをさらに具備することを特徴とする請求項１記載のカード状記憶装置。
【請求項３】
前記コントローラチップ、前記メモリチップ及び前記ＩＣカード機能チップにそれぞれ接続され、これらチップを個別にテストするための複数のテストパッドをさらに具備することを特徴とする請求項１記載のカード状記憶装置。
【請求項４】
前記コネクタ、前記テストパッドは、前記基板の第２の面に形成されることを特徴とする請求項１記載のカード状記憶装置。
【請求項５】
基板と、
前記基板上に形成され、データを記憶するメモリチップと、
前記メモリチップの上方に形成され、セキュリティデータを処理するＩＣカード機能チップと、
前記メモリチップの上方に形成され、外部からコマンドを受け、このコマンドに応じて前記メモリチップとＩＣカード機能チップの動作を制御するコントローラチップと
を具備することを特徴とするカード状記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＩＣチップを実装したメモリカード等のカード状記憶装置に関する。
【背景技術】
【０００２】
例えばデジタルカメラや携帯電話などのデータ記憶媒体として小型のメモリカードが開発されている。このメモリカードは、デジタルカメラや携帯電話などのホスト機器に装着された状態において、ホスト機器とデータの授受が可能とされている。このメモリカードは、基板に例えば不揮発性半導体メモリチップとメモリコントローラチップが実装され、これらがパッケージ内に収容されている。また、メモリカードの小型化、及び記憶容量の増大に伴い、メモリカード内に複数のメモリチップを内蔵し、さらに、これらチップを積層して実装する技術が開発されている（例えば特許文献１，２，３参照）。
【０００３】
ところで、近時、メモリカードの多機能化に伴い、データの記憶に加えてクレジットカード、キャッシュカード、プリペイドマネー等の金融関係カードとしての機能や、免許証やパスポート等の各種認証機能を有する所謂ＩＣカード機能の付加が要望されている。
【０００４】
このようなＩＣカード機能を有するチップは、課金情報等の重要なデータを記憶するため、カードの製造時や使用時において、応力によるチップの破壊を確実に防止することが望まれている。
【０００５】
また、上記メモリカードは、機能の異なる複数のチップを内蔵しているため、製造時に各チップのテストを容易に行うことができ、製造が容易であることが望まれている。
【特許文献１】特開２００１−１６０１２５号公報
【特許文献２】特開２０００−１２３１４１号公報
【特許文献３】特開平１１−２０４７２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、カードの製造時や使用時において、応力によるチップの破壊を防止することが可能なカード状記憶装置を提供する。
【課題を解決するための手段】
【０００７】
本発明のカード状記憶装置の第１の態様は、外部からコマンドを受け、このコマンドに応じた処理を行うコントローラチップと、前記コントローラチップに接続され、データを記憶するメモリチップと、前記コントローラチップに接続され、セキュリティデータを処理するＩＣカード機能チップが基板の第１の面上に積層され、前記ＩＣカード機能チップは最下層以外の位置に配置されたことを特徴とする。
【０００８】
本発明のカード状記憶装置の第２の態様は、基板と、前記基板上に形成され、データを記憶するメモリチップと、前記メモリチップの上方に形成され、セキュリティデータを処理するＩＣカード機能チップと、前記メモリチップの上方に形成され、外部からコマンドを受け、このコマンドに応じて前記メモリチップとＩＣカード機能チップの動作を制御するコントローラチップとを具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、カードの製造時や使用時において、応力によるチップの破壊を防止することが可能なカード状記憶装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１１】
図２は、カード状記憶装置、例えばメモリカード１１の実施形態を示している。このメモリカード１１は、例えばカードケース１１−１内に、例えばカードコントローラチップ１２、不揮発性半導体メモリチップ１３、及びＩＣカード機能チップ１４が収容されている。メモリカード１１の例えば一側面には、コネクタ１５が設けられている。このコネクタ１５は、例えばバス１６の一端が接続される複数のピン（端子）、電源電圧ＶＤＤ、接地電位ＶＳＳが接続される例えば２つのピン、アンテナが接続される例えば２つのピンを有している。
【００１２】
前記カードコントローラチップ１２は、バスインターフェース（Ｉ／Ｆ）回路１２ａ、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃを有している。バスＩ／Ｆ回路１２ａは、前記バス１６の他端に接続されるとともに、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃに接続されている。バスＩ／Ｆ回路１２ａは、バス１６を介して図示せぬホスト機器から供給されるクロック信号ＣＬＫ、コマンドＣＭＤ、データＤＡＴ０−３などをメモリ制御部１２ｂ、ＩＣカード制御部１２ｃに供給し、メモリ制御部１２ｂ、ＩＣカード制御部１２ｃから供給される例えばデータをバス１６に出力する。前記メモリ制御部１２ｂは、バス１７を介して不揮発性半導体メモリチップ１３に接続され、ＩＣカード制御部１２ｃは、配線１８を介してＩＣカード機能チップ１４に接続されている。尚、カードコントローラチップ１２は、不揮発性半導体メモリチップ１３に格納されるコンテンツデータの著作権を保護するため、例えば共通鍵方式に基づくＣＰＲＭ（Content Protection for Recordable Media）方式の認証、及び暗号化／復号化の機能も有している。
【００１３】
不揮発性半導体メモリチップ１３は、例えばＮＡＮＤ型のＥＥＰＲＯＭセルにより構成されたフラッシュメモリである。この不揮発性半導体メモリ１３は、例えば８ビット幅のデータ、コマンドインタフェースにより、メモリ制御部１２ｂの指示に応じてデータの書き込み、読み出し、及び消去を実行する。
【００１４】
また、不揮発性半導体メモリチップ１３のデータが書き込まれる領域（データ記憶領域）は、保存されるデータに応じて複数の領域に区分けされている。例えば、不揮発性半導体メモリチップ１３は、データ記憶領域として、ユーザデータを格納する一般領域と、重要なデータを格納するためのセキュア領域とを備えている。一般領域は、メモリカード１１を使用するユーザが自由にアクセス及び使用することが可能な領域である。セキュア領域は、メモリカード１１に接続されたホスト機器２１との相互認証によりホスト機器２１の正当性が証明された場合にのみアクセスが可能となる領域である。
【００１５】
また、ＩＣカード機能チップ１４は、ＩＣカード制御部１２ｃと配線１８により接続され、配線１９を介してコネクタ１２のアンテナ端子に接続されている。このＩＣカード機能チップ１４は、非接触の無線通信機能を有しており、メモリカード１１がホスト機器に接続された状態において、ホスト機器のアンテナを介して電磁信号の授受が可能とされている。
【００１６】
すなわち、ＩＣカード機能チップ１４は、接触インターフェース（Ｉ／Ｆ）回路（有線インターフェイス）１４ａと、非接触インターフェース（Ｉ／Ｆ）回路（アンテナインタフェース）１４ｂと、電源生成回路１４ｃを含んでいる。接触Ｉ／Ｆ回路１４ａは、ＩＣカード制御部１２ｃと配線１８により接続されている。この接触Ｉ／Ｆ回路１４ａは、ＩＳＯ７８１６準拠のインターフェース回路であり、ＩＣカード制御部１２ｃと１ビットシリアル通信を行う。非接触Ｉ／Ｆ回路１４ｂは、後述するホスト機器を介して無線通信を行うためのＩＳＯ１４４４３準拠のインターフェース回路であり、配線１９を介してコネクタ１２のアンテナピンに接続されている。電源生成回路１４ｃは、コネクタ１５にホスト機器のアンテナが接続されている場合、このアンテナを介して供給される信号からＩＣカード機能チップ１４の動作に必要な電源を生成する。
【００１７】
ＩＣカード機能チップ１４は、例えばクレジットカード、キャッシュカード、プリペイドマネー、社員証、公共ＩＤとしての各種免許証やパスポート等の所謂ＩＣカード機能を有する半導体チップである。このＩＣカード機能チップ１４はＩＣカード機能を実現するため、例えば公開鍵暗号（ＰＫＩ：Public Key Infrastructure）、より強固な共通鍵暗号（ＡＥＳ：Advanced Encryption Standard、など）、耐タンパ（tamper）性などの高度なセキュリティ機能を有している。この高度なセキュリティ機能を実現するため、ＩＣカード機能チップ１４は、上記のようなデータを保存するための図示せぬ不揮発性半導体メモリを内蔵している。
【００１８】
尚、コネクタ１２の電源ピンにホスト機器から供給された電源電圧ＶＤＤ、接地電位ＶＳＳは、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４にそれぞれ供給される。ＩＣカード機能チップ１４は、図示せぬ電源切り替え回路により、電源生成回路１４ｃにより生成された電源と、電源ピンから供給される電源を選択可能とされている。
【００１９】
また、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８には、それぞれ複数のテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄが接続されている。これらテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄは、テスト時に、図示せぬテスト装置からテスト用の信号を受け、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８に供給する。
【００２０】
図３は、メモリカード１１をホスト機器２１に接続した状態を示している。ホスト機器２１としては、例えば携帯電話機やカード状のアダプタを適用することが可能である。ホスト機器２１は、例えば制御部２２、電源回路２３、例えばループ状のアンテナ２４、バス２５、電池２６を有している。制御部２２はバス２５を介してコネクタ１５の複数のピンに接続されている。この制御部２２は、メモリカード１１を制御するためのクロック信号、各種コマンド及びデータを発生する。
【００２１】
また、電源回路２３から出力される電源電圧ＶＤＤ、接地電位ＶＳＳはコネクタ１５の電源ピンにそれぞれ供給される。さらに、アンテナ２４の一端及び他端は、コネクタ１５のアンテナピンに接続される。
【００２２】
図４は、図３に示す構成の論理インターフェースを示している。図４及び図２、図３を参照して概略的な動作について説明する。
【００２３】
ホスト機器２１からメモリカード１１の不揮発性半導体メモリ１３をアクセスする場合、ホスト機器２１から送出されるメモリアクセスコマンドに応じて、不揮発性半導体メモリチップ１３へのデータの書き込み又は読み出しが制御される。すなわち、メモリ制御部１２ｂは、バス１６、バスＩ／Ｆ回路１２ａを経由してホスト機器２１から受け取った書き込みデータを不揮発性半導体メモリチップ１３の一般領域、又はセキュア領域に書き込み、不揮発性半導体メモリチップ１３から読み出したデータをバスＩ／Ｆ回路１２ａ、バス１６を経由してホスト機器２１に転送する。
【００２４】
一方、ＩＣカード機能チップに対してデータの送信／受信を行う場合、ホスト機器２１から送出されるＭｃＥＸ(Mobile Communication Extension Standard)拡張コマンドに応じてＩＣカード機能チップが制御される。すなわち、ホスト機器２１から送出されたＭｃＥＸ拡張コマンドは、バス１６及びバスＩ／Ｆ回路１２ａを経由してＩＣカード制御部１４に供給される。ＩＣカード制御部１４は、受け取ったコマンドデータ（Ｃ−ＡＰＤＵ：Command-Application Protocol Data Unit）をＩＳＯ７８１６準拠の通信プロトコルに従ってＩＣカード機能チップ１４に送信する。また、ＩＣカード制御部１４は、ＩＳＯ７８１６準拠の通信プロトコルによってＩＣカード機能チップ１４から受け取ったデータ（Ｒ−ＡＰＤＵ：Response-Application Protocol Data Unit）をバスＩ／Ｆ回路１２ａ及びバス１６を経由してホスト機器２１に転送する。
【００２５】
ＩＣカード機能を使用する際、ホスト機器２１のアンテナ２４を、図３に示すように、例えば非接触通信機能を有する外部機器、例えばリーダ／ライタ３１のアンテナ３２に接近させる。この状態において、アンテナ３２及びアンテナ２４を介してリーダ／ライタ３１とＩＣカード機能チップ１４との間で通信が行なわれる。
【００２６】
図１（ａ）（ｂ）は、この実施形態に係るメモリカードの実装構造を示している。図１（ａ）（ｂ）において、図２乃至図３と同一部分には同一符号を付している。
【００２７】
図１（ａ）（ｂ）に示すように、基板１１ａの一方の面上に、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２のベアチップが順次積層される。基板１１ｂの他方の面には、コネクタ１５を構成する複数のピン、及びテストパッド２０ａ−２０ｄが配置されている。不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２の相互間、カードコントローラチップ１２とコネクタ１５の相互間は、ボンディングワイヤや基板１１ａに形成された配線パターンを用いて接続される。また、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２及び配線１８と対応するテストパッド２０ａ−２０ｄの相互間は、基板１１ａに形成された図示せぬ配線により接続される。
【００２８】
基板１１ａ上に配置された不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、カードコントローラチップ１２は、図１（ｂ）に示すように、樹脂製モールドパッケージ１１ｂで覆われ、ＳＩＰ(System In Package)が組み立てられる。このＳＩＰのサイズは、例えば２１．５ｍｍ×２０ｍｍ×１．４ｍｍとされている。この後、ＳＩＰは、図示せぬカードケース内に封入され、メモリカード１１が完成される。
【００２９】
ＳＩＰ内において、積層される３つのチップのうち、課金情報などを格納するＩＣカード機能チップ１４が最も高い信頼性を要求される。ＳＩＰ内に積層されるチップの内、基板１１ａに近接するチップほど基板の変形などによる機械的なストレスを受けやすい。このため、高信頼性を要求されるＩＣカード機能チップ１４を基板１１ａに接して配置することは好ましくない。
【００３０】
そこで、この実施形態では、図１（ａ）（ｂ）に示すように、チップサイズの最も大きな不揮発性半導体メモリチップ１３を基板１１ａに接して配置し、不揮発性半導体メモリチップ１３の上にＩＣカード機能チップ１４を配置し、このＩＣカード機能チップ１４の上にカードコントローラチップ１２を配置している。すなわち、この実施形態では、最下部に不揮発性半導体メモリチップ１３を配置し、最上部にカードコントローラチップ１２を配置し、これらの間にＩＣカード機能チップ１４を配置している。ＩＣカード機能チップ１４とカードコントローラチップ１２は、実装上はどちらを下にして実装することも可能である。
【００３１】
上記実施形態は、３つのチップを積層する場合について説明したが、４つ以上のチップを積層する場合においても、ＩＣカード機能チップ１４を上記条件に基づき配置すればよい。
【００３２】
上記のように、本実施形態によれば、ＩＣカード機能チップ１４を最下層以外の位置に配置している。このため、最も信頼性を要求されるＩＣカード機能チップ１４に対する機械的なストレスを緩和することができ、メモリカードの信頼性を向上することが可能である。
【００３３】
また、製造工程において、ＳＩＰ作製後の検査は以下のようにチップ毎に単体で行われる。すなわち、不揮発性半導体メモリチップ１３の単体テストモードにおいて、不揮発性半導体メモリチップ１３と接続されるカードコントローラチップ１２のバス１７が接続される端子は、テストパッド２０ａに供給される信号によってＨｉ−Ｚ（高インピーダンス状態）に設定される。この状態において、不揮発性半導体メモリチップ１３の図示せぬテスト装置は、不揮発性半導体メモリチップ１３の用のテストパッド２０ｂに所定のテスト信号を供給して不揮発性半導体メモリチップ１３をテストする。
【００３４】
また、ＩＣカード機能チップ１４の単体テストにおいて、ＩＣカード機能チップ１２と接続されるＩＣカード制御部１２ｃの接続端子は、メモリカードコントローラ用のテストパッド２０ａに供給される信号によってＨｉ−Ｚ状態に設定される。この状態において、ＩＣカード機能チップ１４の図示せぬテスト装置は、ＩＣカード機能チップ１４用のテストパッド２０ｃに所定のテスト信号を印加してＩＣカード機能チップをテストする。
【００３５】
また、カードコントローラチップ１２を含むメモリカード１１全体のテストは、カードコントローラチップ１２用のテストパッド２０ａに所定のテスト信号を印加し、カードコントローラチップ１２の機能、及びカードコントローラチップ１２を経由した不揮発性半導体メモリチップ１３のアクセステスト、及びＩＣカード機能チップ１４へのアクセステストを行う。
【００３６】
また、カードコントローラチップ１２とＩＣカード機能チップ１４間のインターフェースをテストする場合、テストパッド２０ｄが使用される。
【００３７】
上記実施形態によれば、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８には、それぞれテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄが接続され、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４、及び配線１８に、これらテストパッド２０ａ、２０ｂ、２０ｃ、２０ｄを介してテスト用の信号を個別に供給することが可能である。このため、独立した機能単位である不揮発性半導体メモリチップ１３とＩＣカード機能チップ１４を別々の工程で検査することが可能である。したがって、カードコントローラチップ１２、不揮発性半導体メモリチップ１３、ＩＣカード機能チップ１４を独立に設計、製造することが可能であり、これらの製造効率を向上できる。しかも、秘匿性の高いＩＣカード機能チップ１４の内部設計のセュリティを確保することが可能である。
【００３８】
また、チップ毎に個別の設計、製造、テストが可能であるため、一部のチップを変更するだけで各種のバリエーションをもつカードを作製できる。したがって、製品のバリエーション展開が容易となる利点を有している。
【００３９】
尚、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００４０】
【図１】図１（ａ）は、本発明の実施形態に係るカード状記憶装置の実装状態を示す平面図であり、図１（ｂ）は、図１（ａ）の側断面図である。
【図２】本発明の実施形態に係るカード状記憶装置の回路を示す構成図。
【図３】図２に示すカード状記憶装置の使用状態を示す構成図。
【図４】図２、図３に示すカード状記憶装置の論理インターフェースを示す図。
【符号の説明】
【００４１】
１１…メモリカード、１１ａ…基板、１１ｂ…モールドパッケージ、１２…カードコントローラチップ、１３…不揮発性半導体メモリチップ、１４…ＩＣカード機能チップ、１５…コネクタ、２１…ホスト機器、２４…アンテナ。
【図１】
2006172122.tif 000003
【図２】
2006172122.tif 000004
【図３】
2006172122.tif 000005
【図４】
2006172122.tif 000006