(57)【要約】【課題】  トリミング用の端子を設けることなくトリミング可能であって、且つ、ノイズの侵入等によるトリミングの誤動作を防止する。【解決手段】  通常動作時の電源電圧ＶCCよりも高い電圧を出力端子５に印加すると、リセット信号ＳｒがＬとなりトリミング動作モードに入る。トリミングデータは、出力端子５の電圧をさらに高い電圧範囲で変化させ、データ信号ＳｄをＬまたはＨとすることにより入力する。入力したトリミングデータは、一旦ラッチ９ａに保持され、その後の書き込みモードにおいて電源端子３に書き込み電圧ＶPPを印加するとメモリ９ｂに書き込まれる。読み出しモードに設定すると、ラッチ９ａまたはメモリ９ｂに記憶されたトリミングデータを出力端子５の吸い込み電流の変化として読み出すことができる。【選択図】  図１
2006071336.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と出力端子とを備え、トリミング値を用いてセンサ素子への供給電圧の調整および前記センサ素子の出力信号の調整の少なくとも一方を行い、前記センサ素子の出力信号に応じた検出信号を前記出力端子から出力するセンサ信号処理回路と、
前記出力端子に入力される電圧と通常動作時に前記電源端子に印加される電源電圧よりも高い電圧範囲内において設定された所定の基準電圧との比較に基づいて、トリミング動作状態への移行信号を生成するとともに前記出力端子に入力される電圧信号からデータを分離するデータ分離回路と、
前記データ分離回路で分離されたデータのうち前記センサ信号処理回路によって行われる調整の調整量を決定するトリミング値に対応したトリミングデータを一時的に保持する保持回路および当該保持回路に保持されたトリミングデータを記憶可能なメモリを有し、前記電源端子に与えられる書き込み電圧を用いて前記保持回路に保持されたトリミングデータを前記メモリに書き込むとともに、前記通常動作時において、前記保持回路に保持されたトリミングデータと前記メモリに記憶されたトリミングデータの何れかを選択しそれに対応したトリミング値を生成して前記センサ信号処理回路に出力するトリミング値制御回路とを備えていることを特徴とするセンサ回路。
【請求項２】
前記データ分離回路は、
前記出力端子に入力される電圧と第１の基準電圧との比較に基づいて、動作状態が通常動作状態とトリミング動作状態の何れであるかを示す動作状態信号を生成し、
前記出力端子に入力される電圧と前記第１の基準電圧よりも高く設定された第２の基準電圧との比較に基づいてクロック信号を生成し、
前記出力端子に入力される電圧と前記第２の基準電圧よりも高く設定された第３の基準電圧との比較に基づいてデータ信号を分離することを特徴とする請求項１記載のセンサ回路。
【請求項３】
前記電源端子に与えられる電圧から定電圧を生成する電源回路と、
この定電圧と前記出力端子の電圧のうち何れか高い電圧を選択して前記メモリに対する書き込み電圧供給ラインに出力する書き込み電圧切替回路とを備え、
前記トリミング値制御回路は、前記電源端子に与えられる電圧に替えて前記出力端子に与えられる書き込み電圧を用いて前記保持回路に保持されたトリミングデータを前記メモリに書き込むことを特徴とする請求項１または２記載のセンサ回路。
【請求項４】
前記データ分離回路が分離するデータはモード設定データを含み、
前記センサ信号処理回路は、前記トリミング動作状態において前記モード設定データが読出動作モードである場合に、前記保持回路に保持されたトリミングデータまたは前記メモリに記憶されたトリミングデータを前記出力端子から出力することを特徴とする請求項１ないし３の何れかに記載のセンサ回路。
【請求項５】
電源端子を備え、トリミング値を用いてセンサ素子への供給電圧の調整および前記センサ素子の出力信号の調整の少なくとも一方を行い、前記センサ素子の出力信号に応じた検出信号を前記電源端子から出力するセンサ信号処理回路と、
前記電源端子に入力される電圧と通常動作時に前記電源端子に印加される電源電圧よりも高い電圧範囲内において設定された所定の基準電圧との比較に基づいて、トリミング動作状態への移行信号を生成するとともに前記電源端子に入力される電圧信号からデータを分離するデータ分離回路と、
前記データ分離回路で分離されたデータのうち前記センサ信号処理回路によって行われる調整の調整量を決定するトリミング値に対応したトリミングデータを一時的に保持する保持回路および当該保持回路に保持されたトリミングデータを記憶可能なメモリを有し、前記電源端子に与えられる書き込み電圧を用いて前記保持回路に保持されたトリミングデータを前記メモリに書き込むとともに、前記通常動作時において、前記保持回路に保持されたトリミングデータと前記メモリに記憶されたトリミングデータの何れかを選択しそれに対応したトリミング値を生成して前記センサ信号処理回路に出力するトリミング値制御回路とを備えていることを特徴とするセンサ回路。
【請求項６】
前記データ分離回路は、
前記電源端子に入力される電圧と第１の基準電圧との比較に基づいて、動作状態が通常動作状態とトリミング動作状態の何れであるかを示す動作状態信号を生成し、
前記電源端子に入力される電圧と前記第１の基準電圧よりも高く設定された第２の基準電圧との比較に基づいてクロック信号を生成し、
前記電源端子に入力される電圧と前記第２の基準電圧よりも高く設定された第３の基準電圧との比較に基づいてデータ信号を分離することを特徴とする請求項５記載のセンサ回路。
【請求項７】
前記データ分離回路が分離するデータはモード設定データを含み、
前記センサ信号処理回路は、前記トリミング動作状態において前記モード設定データが読出動作モードである場合に、前記保持回路に保持されたトリミングデータまたは前記メモリに記憶されたトリミングデータを前記電源端子から出力することを特徴とする請求項５または６記載のセンサ回路。
【請求項８】
前記トリミング値制御回路は、前記トリミング動作状態から前記通常動作状態に移行したときに、前記データ分離回路により分離されたデータ列に含まれるデータパターンに基づいて前記保持回路に保持されたトリミングデータと前記メモリに記憶されたトリミングデータの何れかを選択し、それに対応したトリミング値を生成して前記センサ信号処理回路に出力することを特徴とする請求項１ないし７の何れかに記載のセンサ回路。
【請求項９】
前記データ分離回路が分離するデータはモード設定データを含み、
前記トリミング値制御回路は、前記トリミング動作状態において前記モード設定データが書込動作モードである場合に、前記保持回路に保持されたトリミングデータを前記メモリに書き込むことを特徴とする請求項１ないし８の何れかに記載のセンサ回路。
【請求項１０】
前記トリミング値制御回路は、前記保持回路に保持されたトリミングデータを前記メモリに書き込むと、前記保持回路に保持されたトリミングデータに基づくトリミング値の生成を禁止することを特徴とする請求項１ないし９の何れかに記載のセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力センサや加速度センサなどの物理量センサのトリミング回路を備えたセンサ回路に関する。
【背景技術】
【０００２】
物理量センサの小型化およびコストダウンを図るため、物理量センサのトリミング調整に用いる端子数を削減したセンサ回路がある。例えば、特許文献１記載の調整機能付きセンサは、外部の信号源から信号出力端子にシリアル送信されてくる調整信号を受信した場合に調整モードを実行するようになっており、調整モード信号を入力するための専用端子が不要である。また、特許文献２記載のトリミング回路は、ロジック回路部に対して制御信号の入力を行うとともに、メモリに書き込みを行う際に書き込み用の高電圧を印加するトリミング調整用端子を設け、このトリミング調整用端子から入力されるＴＲＩＭ信号のみによってトリミングに必要な信号を生成している。
【特許文献１】特開平１１−３０５３０号公報
【特許文献２】特開２００２−３５０２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１記載のものは、マイコンが信号出力端子を介して外部から与えられる値を所定時間ごとにチェックし、スタートビットを検出すると１バイトのデータ受信を開始し、ストップビットが正しくない場合には不正データとみなす。しかし、この構成では、信号出力線への外来ノイズの侵入などによりマイコンが頻繁に受信動作を開始することが想定され、マイコンの処理負担が増大してしまう。また、特許文献２記載のものは、専用のトリミング調整用端子を備えているため、更なる小型化、コストダウンを図る上での障害となる。
【０００４】
本発明は上記事情に鑑みてなされたもので、その目的は、トリミング用の端子を設けることなくトリミング可能であって、且つ、ノイズの侵入等によるトリミングの誤動作を防止したセンサ回路を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１に記載した手段によれば、センサ出力動作を行う通常動作時において、トリミング値制御回路は、保持回路に保持されたトリミングデータまたは不揮発性のメモリに記憶されたトリミングデータを選択し、それに対応したトリミング値を生成してセンサ信号処理回路に出力する。センサ信号処理回路は、このトリミング値を用いてセンサ素子への供給電圧の調整およびセンサ素子の出力信号の調整の少なくとも一方を行い、センサ素子の出力信号に応じた検出信号を出力端子から出力する。
【０００６】
これに対し、出力端子に通常動作時の電源電圧よりも高い電圧を印加すると、その入力電圧と所定の基準電圧との比較に基づいてトリミング動作状態に移行し、データ分離回路は、出力端子に入力される電圧信号からデータを分離する。そして、トリミング値制御回路は、この分離されたデータのうち上記調整のトリミング値に対応したトリミングデータを保持回路に保持し、さらに電源端子に与えられる書き込み電圧を用いて保持回路に保持されたトリミングデータをメモリに書き込む。
【０００７】
このように、出力端子への印加電圧の大きさに基づいて通常動作状態とトリミング動作状態との切り替えを行うとともに、トリミングデータを出力端子から入力するので、トリミング調整用端子を設ける必要がなく、センサ回路の小型化、コストダウンを図ることができる。また、出力端子に通常の電源電圧よりも高い電圧を印加しなければトリミング動作状態に移行しないので、外来ノイズが侵入しても容易にトリミング動作状態に移行せず、トリミングの誤動作を防止することができる。
【０００８】
請求項２に記載した手段によれば、出力端子に入力される電圧が第１の基準電圧以上になると通常動作状態からトリミング動作状態に移行する。そして、第１の基準電圧よりも高い第２の基準電圧とさらに高い第３の基準電圧とが設定され、出力端子に入力される電圧が第２の基準電圧以上になることを検出して同期クロック信号を生成し、出力端子に入力される電圧と第３の基準電圧との比較によりデータのＬレベルとＨレベルを識別することができる。
【０００９】
請求項３に記載した手段によれば、電源端子ではなく出力端子に書き込み電圧を与えることにより、保持回路に保持されたトリミングデータがメモリに書き込まれる。ただし、通常動作状態では、出力端子の電圧はセンサ素子の出力信号に応じて電源電圧よりも低下する場合が生じるため、ＰチャネルＭＯＳプロセスを用いた回路構成にすると、本来最高電位に固定すべき基板電位が低下する現象が生じる。そこで、本手段では電源端子に与えられる電圧から生成される定電圧と出力端子の電圧のうち何れか高い電圧を選択してメモリに対する書き込み電圧供給ラインに出力するように構成している。これにより、上記基板電位の逆転を防止することができる。
【００１０】
請求項４に記載した手段によれば、トリミング動作状態においてモード設定データが読出動作モードである場合に、保持回路に保持されたトリミングデータまたはメモリに記憶されたトリミングデータを出力端子から出力することができるので、現在設定されているデータを読み出して確認することができる。
【００１１】
請求項５に記載した手段によれば、電源端子に通常動作時の電源電圧よりも高い電圧を印加すると、その入力電圧と所定の基準電圧との比較に基づいてトリミング動作状態に移行し、データ分離回路は、電源端子に入力される電圧信号からデータを分離する。そして、トリミング値制御回路は、この分離されたデータのうち上記調整のトリミング値に対応したトリミングデータを保持回路に保持し、電源端子に与えられる書き込み電圧を用いて保持回路に保持されたトリミングデータをメモリに書き込む。
【００１２】
通常動作時においては、トリミング値制御回路がトリミングデータに対応したトリミング値を生成してセンサ信号処理回路に出力し、センサ信号処理回路は、このトリミング値を用いてセンサ素子への供給電圧の調整およびセンサ素子の出力信号の調整の少なくとも一方を行う。本手段によれば、磁気センサなど出力端子のない２線式のセンサ回路のトリミングが可能となる。
【００１３】
請求項６に記載した手段によれば、電源端子に入力される電圧が第１の基準電圧以上になると通常動作状態からトリミング動作状態に移行する。そして、第１の基準電圧よりも高い第２の基準電圧とさらに高い第３の基準電圧とが設定され、電源端子に入力される電圧が第２の基準電圧以上になることを検出して同期クロック信号を生成し、電源端子に入力される電圧と第３の基準電圧との比較によりデータのＬレベルとＨレベルを識別することができる。
【００１４】
請求項７に記載した手段によれば、トリミング動作状態においてモード設定データが読出動作モードである場合に、保持回路に保持されたトリミングデータまたはメモリに記憶されたトリミングデータを電源端子から出力することができるので、現在設定されているデータを読み出して確認することができる。
【００１５】
請求項８に記載した手段によれば、データ分離回路により分離されたデータ列に含まれるデータパターンが特定のパターンである場合、トリミング動作状態から通常動作状態に移行した時に、メモリではなく保持回路に保持されたトリミングデータに対応したトリミング値を生成可能となる。これにより、保持回路のトリミングデータを最終的にメモリに書き込む前に、保持回路のトリミングデータを用いて検出信号を得ることができるので、トリミングデータの入力と該トリミングデータを用いた検出信号の測定とを繰り返し行ってセンサ素子に係る調整を行うことができ、調整工程（トリミング工程）における調整時間を短縮することができる。
【００１６】
請求項９に記載した手段によれば、トリミング動作状態においてモード設定データが書込動作モードである場合に、保持回路に保持されたトリミングデータをメモリに書き込むので、別途書き込み制御端子を設ける必要がない。
【００１７】
請求項１０に記載した手段によれば、保持回路に保持されたトリミングデータを一旦メモリに書き込むと、保持回路に保持されたトリミングデータの選択を禁止するので、製品出荷後の通常動作中において保持回路に保持されたトリミングデータを選択する誤動作を防止することができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図６を参照しながら説明する。
図１は、トリミング回路を内蔵したＣＭＯＳセンサ回路の電気的構成を示している。このセンサ回路１には、物理量センサ例えばピエゾ素子をブリッジ状に配置して構成されたセンサ素子２が接続されている。センサ回路１は、通常動作状態において、センサ素子２からの出力信号に応じた電圧（検出信号に相当）をセンサ出力として出力端子５から出力するようになっている。
【００１９】
また、センサ回路１は、センサ素子２における感度調整、オフセット調整、オフセット温度特性調整等の電気トリミング（以下、単にトリミングと称す）を行うトリミング回路を備えている。出力端子５は、上記通常動作状態ではセンサ出力端子として機能する一方、上記トリミングを行うトリミング動作状態ではトリミングデータ等の入力端子として機能するようになっている。
【００２０】
センサ回路１への電源供給は、電源端子３、４を介して行われる。これら電源端子３、４は、通常動作状態においてはセンサ回路１の駆動用電圧ＶCCの供給端子として機能し、トリミング動作状態においてはセンサ回路１の駆動用電圧ＶCCまたはメモリへの書き込み電圧ＶPPの供給端子として機能するようになっている。なお、センサ回路１は、これら３つの端子３、４、５のみを備え、トリミング用の専用端子は備えていない。
【００２１】
センサ回路１は、アナログ回路部６、制御信号分離回路部７、ロジック回路部８およびトリミング電圧制御回路部９から構成されている。以下、各回路部の構成について順に説明する。
アナログ回路部６（センサ信号処理回路に相当）は、トリミング電圧制御回路部９から与えられるトリミング電圧（トリミング値に相当）を用いてセンサ素子２に印加する電圧を調整したりセンサ素子２からの出力信号を調整し、センサ素子２の出力信号に応じた検出信号を出力端子５から出力するようになっている。こうした調整により、感度調整、オフセット調整、オフセット温度特性調整等が行われた高精度のセンサ出力を得ることができる。
【００２２】
また、アナログ回路部６は、ロジック回路部８からデータ出力信号Ｓｏを受け取ると、トリミング電圧制御回路部９のメモリ９ｂ（後述）に記憶されているデータに応じて出力端子５の吸い込み電流を２値的に変化させることにより、メモリ９ｂに記憶されているデータを出力することができる。なお、アナログ回路部６は、電源端子３に与えられる電圧から一定の電源電圧ＶDDを生成する電源回路６ａを備えている。
【００２３】
制御信号分離回路部７（データ分離回路に相当）は、トリミング動作状態において出力端子５に入力される電圧Ｖinの分圧電圧Ｖｄと基準電圧Ｖａ、Ｖｂ、Ｖｃ（第１、第２、第３の基準電圧に相当）との比較に基づいて、電圧Ｖinからリセット信号Ｓｒ（トリミング動作状態への移行信号、動作状態信号に相当）、クロック信号Ｓｃおよびデータ信号Ｓｄを分離してロジック回路部８に出力するようになっている。基準電圧Ｖａ、Ｖｂ、Ｖｃは、電源回路６ａの出力電圧ＶDDを抵抗Ｒ１〜Ｒ４によって分圧することにより生成され、それぞれコンパレータ１０の非反転入力端子、コンパレータ１１の反転入力端子、コンパレータ１２の反転入力端子に入力されている。
【００２４】
一方、出力端子５とグランド線との間には抵抗Ｒ６とＲ５とが直列に接続されており、その分圧点はフィルタ１３を介してコンパレータ１０の反転入力端子、コンパレータ１１の非反転入力端子およびコンパレータ１２の非反転入力端子に共通に接続されている。なお、コンパレータ１０、１１、１２は、電源回路６ａから電源電圧ＶDDの供給を受けて動作するようになっている。
【００２５】
ロジック回路部８は、制御信号分離回路部７とトリミング電圧制御回路部９との間のインターフェースを行うものである。すなわち、ロジック回路部８は、クロック信号Ｓｃを同期クロックとして用いることにより、データ信号Ｓｄからモードデータ（モード設定データに相当）、トリミングデータ、付加データ等を得るようになっている。そして、モードデータ、付加データおよびリセット信号Ｓｒに基づいてモード制御信号を生成し、それをコントロールバス１４を介してトリミング電圧制御回路部９に出力するようになっている。
【００２６】
また、ロジック回路部８は、トリミングデータを得ると、トリミング電圧制御回路部９に対して、アドレスバス１５を介してトリミングデータを格納するアドレスを出力するとともに、データバス１６を介してトリミングデータを出力するようになっている。さらに、トリミング電圧制御回路部９との間でデータの収受を行い、トリミング電圧制御回路部９から受け取ったメモリ９ｂ（後述）に記憶されているトリミングデータをデータ出力信号Ｓｏとしてアナログ回路部６に出力するようになっている。
【００２７】
トリミング電圧制御回路部９（トリミング値制御回路に相当）は、ロジック回路部８から送られたトリミングデータを記憶し、その記憶したトリミングデータに基づいてトリミングするためのトリミング電圧（トリミング値）を発生するものである。具体的には、トリミング電圧制御回路部９は、アドレスデコーダ、入出力コントローラ、ラッチ９ａ（保持回路に相当）、ＥＰＲＯＭからなるメモリ９ｂ（不揮発性メモリ）およびＤ／Ａコンバータから構成されている。その他、メモリ９ｂに記憶された内容に誤りがあるか否かを訂正する誤り訂正部を付加してもよい。
【００２８】
トリミング動作状態において、ロジック回路部８から送られたトリミングデータはまずラッチ９ａに保持され、書き込みモード（書込動作モードに相当）に設定されるとラッチ９ａの保持データがメモリに書き込まれるようになっている。この場合の書き込み電圧ＶPPは、電源端子３からフィルタ１７、書き込み電圧供給ラインＬＮ１、ロジック回路部８を介してトリミング電圧制御回路部９に与えられるようになっている。
【００２９】
また、トリミング電圧制御回路部９は、上記付加データに基づいてラッチ９ａに保持されているトリミングデータまたはメモリ９ｂに記憶されているトリミングデータを選択し、そのトリミングデータに基づくトリミング電圧（トリミング値）をアナログ回路部６に出力するようになっている。さらに、読み出しモード（読出動作モードに相当）に設定されると、ロジック回路部８に対してラッチ９ａに保持されているトリミングデータまたはメモリ９ｂに記憶されているトリミングデータを出力するようになっている。
【００３０】
ところで、トリミング動作状態において外部から出力端子５に電圧が印加されるため、アナログ回路部６の出力段に電流リミッタを付加して流れ込み電流を制限している。図２は、この出力段の回路構成を示している。オペアンプ１８の出力端子とセンサ回路１の出力端子５との間には電流リミッタ１９が接続されており、抵抗Ｒ７を用いて反転増幅回路が構成されている。
【００３１】
オペアンプ１８は、トランジスタＱ１〜Ｑ５、定電流回路２０、抵抗Ｒ８および位相補償用コンデンサＣ１からなる周知の回路構成である。また、電流リミッタ１９は、トランジスタＱ６〜Ｑ９、フィルタ２１、２２および抵抗Ｒ９、Ｒ１０から構成されている。抵抗Ｒ９は電流検出用抵抗である。出力端子５から抵抗Ｒ９を介してトランジスタＱ５に流れ込む電流が増大すると、抵抗Ｒ９の両端電圧がトランジスタＱ６のしきい値電圧Ｖｔを超えるためトランジスタＱ６がオンとなり、トランジスタＱ７、Ｑ８からなるカレントミラー回路を介して抵抗Ｒ１０に電流が流れる。その結果、トランジスタＱ９がオンし、トランジスタＱ５のゲート電位が低下するため、抵抗Ｒ９の両端電圧がトランジスタＱ６のしきい値電圧Ｖｔと等しくなるように出力端子５に流れ込む電流が制限される。
【００３２】
なお、図１、図２に示すフィルタ１３、１７、２１、２２は、ＲＣフィルタ、ツェナーダイオードなどから構成されており、外来ノイズによる誤動作、故障を防止するのに寄与している。これらのフィルタ１３、１７、２１、２２は、必要に応じて設ければよい。
【００３３】
次に、本実施形態におけるトリミングについて図３ないし図６も参照しながら説明する。
センサ装置の調整工程（トリミング工程）においては、上述したようにセンサ素子２に印加する電圧を調整したりセンサ素子２からの出力信号を調整することによりセンサ素子２の感度調整等を行う。このトリミング工程では、センサ回路１の電源端子３、４および出力端子５に、図３（ｂ）、（ｃ）に示す外部回路２３を接続する。
【００３４】
この外部回路２３は、電源端子３、４間に接続される電圧源２４、出力端子５と電源端子４との間に接続される電圧計２５、および出力端子５と電源端子４との間に直列接続されるスイッチ２６と電流計２７とトリミング信号源２８から構成されている。ここで、電圧源２４は、センサ回路１の駆動用電圧ＶCCまたはメモリ９ｂの書き込み電圧ＶPPを供給する能力を有している。また、電流計２７は、センサ回路１を読み出しモードに設定した時に、出力端子５への流れ込み電流を検出して電流に応じたデータを出力するものである。さらに、トリミング信号源２８は、トリミング動作状態において、データに応じた電圧（トリミング信号）を出力端子５に印加するものである。アナログ回路部６の出力段には電流リミッタが設けられているので、トリミング信号源２８の出力電流はその電流出力能力（一例として数ｍＡ）以下に抑えられている。
【００３５】
図３（ａ）は、トリミング動作状態においてトリミング信号源２８が出力端子５に印加する電圧波形の一部を示している。この電圧は、電源端子３に印加される駆動用電圧ＶCCよりも高い電圧であって、３つの電圧レベルＶCC＋Ｖα、ＶCC＋Ｖβ、ＶCC＋Ｖγを有している（Ｖα＜Ｖβ＜Ｖγ）。これらの各電圧が印加されたときの分圧電圧Ｖｄ（ＶCC＋Ｖα）、Ｖｄ（ＶCC＋Ｖβ）、Ｖｄ（ＶCC＋Ｖγ）と基準電圧Ｖａ、Ｖｂ、Ｖｃとは、以下の関係を有している。
Ｖｄ（ＶCC）＜Ｖａ＜Ｖｄ（ＶCC＋Ｖα）
Ｖｄ（ＶCC＋Ｖα）＜Ｖｂ＜Ｖｄ（ＶCC＋Ｖβ）
Ｖｄ（ＶCC＋Ｖβ）＜Ｖｃ＜Ｖｄ（ＶCC＋Ｖγ）
【００３６】
すなわち、外部回路２３のスイッチ２６を閉じて出力端子５にＶCC＋Ｖαの電圧を印加すると、リセット信号ＳｒがＬレベル（０Ｖ）となり、センサ回路１は通常動作状態からトリミング動作状態に移行する。出力端子５にＶCC＋Ｖβが印加された状態がＬ（０）レベルデータに対応し、出力端子５にＶCC＋Ｖγが印加された状態がＨ（１）レベルデータに対応する。これらＬレベルデータに対応する電圧ＶCC＋ＶβとＨレベルデータに対応する電圧ＶCC＋Ｖγは何れもＶCC＋Ｖαよりも高いため、センサ回路１のロジック回路部８は、クロック信号Ｓｃに同期してデータ信号Ｓｄを読み込むことができる。
【００３７】
トリミング工程では、まずスイッチ２６を閉じてセンサ回路１にトリミング信号源２８を接続することによりセンサ回路１をトリミング動作状態に移行させるとともに、トリミング信号源２８から出力端子５に対しデータ入力モードを表すモードデータとトリミングデータとを与える。図４は、この場合の出力端子５に印加される電圧波形を示している。この図４において、データ入力モードのモードデータ「１００」を与えた後、メモリ９ｂへのトリミングデータの格納アドレス１、２、…、Ｎに従って順次トリミングデータを与え、最後に付加ビットを与える。センサ回路１に入力されたトリミングデータは、トリミング電圧制御回路部９内のラッチ９ａに保持される。
【００３８】
付加ビットは、スイッチ２６を開いてセンサ回路１からトリミング信号源２８を切り離した後の動作モードを設定するために必要となる。すなわち、図４（ａ）に示すように、付加ビットを「１」にすると、スイッチ２６を開いてトリミング動作状態から通常動作状態に移行した時に、トリミング電圧制御回路部９は、ラッチ９ａに保持されているトリミングデータを選択し、そのトリミングデータに基づくトリミング電圧をアナログ回路部６に出力する（以下、ラッチモードと称す）。アナログ回路部６は、このトリミング電圧を用いてセンサ出力を行う。
【００３９】
一方、図４（ｂ）に示すように、付加ビットを「０」にすると、スイッチ２６を開いてトリミング動作状態から通常動作状態に移行した時に、トリミング電圧制御回路部９は、メモリ９ｂに保持されているトリミングデータを選択し、そのトリミングデータに基づくトリミング電圧をアナログ回路部６に出力する（以下、メモリモードと称す）。アナログ回路部６は、このトリミング電圧を用いてセンサ出力を行う。
【００４０】
トリミング工程は、通常、図４（ａ）に示す手順に従う。すなわち、トリミング動作状態のデータ入力モードでトリミングデータを与え、その後、通常動作モードのラッチモードでラッチ９ａのトリミングデータを用いたセンサ出力を外部回路２３の電圧計２５を用いて測定する。この測定結果が、所定の調整範囲内に収まっていない場合には、再びスイッチ２６を閉じてセンサ回路１をトリミング動作状態に移行させ、データ入力モードにより修正した新たなトリミングデータを与える。なお、スイッチ２６を閉じて一旦トリミング動作状態にした後、そのままスイッチ２６を開いて通常動作状態に戻すと、自動的にメモリモードに戻る。
【００４１】
上記測定結果が、所定の調整範囲内に収まった場合には、ラッチ９ａに保持されているトリミングデータをメモリ９ｂに書き込む。図５は、書き込み時における出力端子５に印加される電圧波形および電源端子３に印加される電圧波形を示している。この図５において、トリミング信号源２８から出力端子５に対し書き込みモードのモードデータ「１１１」を与えた後、電圧源２４から電源端子３に対し書き込み電圧ＶPPを与え、メモリ９ｂへの書き込みを行う。
【００４２】
書き込み電圧ＶPPを与えている期間（実際にはその前後のマージンを含めた期間）、出力端子５には「１」相当電圧を与え続ける必要がある。この場合、ＶCC＋Ｖγよりも高い電圧を与えている。これは、電源端子３に書き込み電圧ＶPP（＞ＶCC）を与えると、電源回路６ａの出力電圧ＶDDが上昇して基準電圧Ｖａ、Ｖｂ、Ｖｃが上昇する虞があるため、上記「１」の状態を確実に維持するために出力端子５への印加電圧を高めている。メモリ９ｂへの書き込みが終了した後（製品出荷後）においては、通常動作モードのメモリモードで使用される。
【００４３】
ところで、トリミング工程において、ラッチ９ａに保持されているトリミングデータまたはメモリ９ｂに記憶されているトリミングデータを読み出すことができる。図６は、その読み出しモードにおける出力端子５に印加される電圧波形および出力端子５への吸い込み電流波形を示している。この図６において、トリミング信号源２８から出力端子５に対し読み出しモードのモードデータ「１０１」を与えた後に同期用データ「０００…」を与えると、所定のアドレスに記憶されているデータの値（「０」または「１」）に応じて、出力端子５への吸い込み電流が変化する。外部回路２３の電流計２７を用いてこの電流を測定することにより、上記データの読み出しが可能となる。なお、メモリ９ｂに記憶されているデータではなくラッチ９ａに保持されているデータを読み出す場合には、モードデータを所定のデータに変更すればよい。
【００４４】
以上説明したように、本実施形態のセンサ回路１は、トリミング値を用いたトリミング回路を内蔵しているため、センサ出力の製品ばらつきを低減でき、高精度のセンサ出力信号（検出信号）を得ることができる。そして、センサ回路１は、出力端子５からトリミングデータを入力し、電源端子３から書き込み電圧ＶPPを入力するように構成されているため、トリミング用の専用端子が不要となり、センサ回路１の小型化、コストダウンを図ることができる。
【００４５】
通常動作モードからトリミング動作状態に移行するためには、出力端子５に通常動作状態における電源電圧ＶCCよりも高い電圧を印加することが条件とされるので、製品出荷後の実使用状態においてトリミング動作状態への移行を阻止することができる。また、トリミング動作状態に移行する際の基準電圧Ｖａを電源電圧ＶCCに対し所定のマージン電圧だけ高く設定することにより、出力端子５に外来ノイズが印加された場合でもトリミング動作状態に移行することを防止することができる。
【００４６】
出力端子５から入力したトリミングデータは、一旦ラッチ９ａに保持される。このため、アナログ回路部６は、メモリ９ｂに記憶されているトリミングデータに基づいてトリミングされたセンサ検出信号を出力することができる（メモリモード）他、ラッチ９ａに記憶されているトリミングデータに基づいてトリミングされたセンサ検出信号も出力することができる（ラッチモード）。従って、トリミング工程では、最終的にトリミングデータをメモリ９ｂに書き込む前に、「トリミングデータの入力→センサ出力の測定・確認→トリミングデータの再入力」の処理により、メモリ９ｂへの書き込みが介在しないトリミングを行うことができ、トリミング処理時間を短縮することができる。
【００４７】
ただし、ラッチモードの通常動作状態となるのは、通常動作状態で電源端子３に供給される電源電圧ＶCCよりも高い電圧を出力端子５に印加し、且つ、出力端子５に与えるモードデータおよびトリミングデータに続く付加ビットに１を設定した場合に限られる。従って、製品出荷後の実際の使用状態において、センサ回路１がメモリモードからラッチモードに移行する誤動作は生じない。
【００４８】
さらに、トリミング動作状態において読み出しモードに設定すると、ラッチ９ａに保持されたトリミングデータまたはメモリ９ｂに記憶されたトリミングデータを出力端子５の吸い込み電流として読み出すことができるので、現在設定されているトリミングデータを容易に確認することができる。
【００４９】
（第２の実施形態）
次に、本発明の第２の実施形態について図７を参照しながら説明する。
図７は、トリミング回路を内蔵したＣＭＯＳセンサ回路の電気的構成を示しており、図１と同一構成部分には同一符号を付している。このセンサ回路２９は、トリミング動作状態において、出力端子５からトリミングデータとメモリ９ｂへの書き込み電圧ＶPPとを与えるようになっている。その他のトリミング手順は、第１の実施形態で説明したセンサ回路１と同様である。
【００５０】
制御信号分離回路部３０（データ分離回路に相当）において、出力端子５は、フィルタ１７を介して抵抗Ｒ６とＲ５の直列回路に接続されており、さらに切替回路３１（書き込み電圧切替回路に相当）を介して電源回路６ａの出力線（電圧ＶDDの供給線）に接続されている。切替回路３１は、図示極性のダイオードＤ１と抵抗Ｒ１１との直列回路により構成されている。ダイオードＤ１と抵抗Ｒ１１との共通接続点は、書き込み電圧供給ラインＬＮ１に接続されている。
【００５１】
切替回路３１は、電源回路６ａから供給される電源電圧ＶDDと出力端子５の電圧のうち何れか高い電圧を選択して書き込み電圧供給ラインＬＮ１に出力する。通常動作状態において、出力端子５の電圧は０ＶからＶCCまでの範囲内でセンサ出力により変化する。電圧ＶCCとＶDDとが等しい場合、ダイオードＤ１の順方向電圧Ｖｆを考慮すればダイオードＤ１は常に非導通状態となり、書き込み電圧供給ラインＬＮ１には電源電圧ＶDDが与えられる。
【００５２】
一方、トリミング動作状態においては、出力端子５の電圧はＶCCを超える電圧となっており（図３（ａ）参照）、ダイオードＤ１は導通状態となる。このため、書き込み電圧供給ラインＬＮ１には出力端子５の電圧が与えられ、メモリ９ｂへの書き込み時には出力端子５からの書き込み電圧ＶPPが与えられる。ここで、抵抗Ｒ１１によって電源電圧ＶDDと出力端子５の電圧との干渉を防止している。
【００５３】
このように切替回路３１を設けると、通常動作状態において、書き込み電圧供給ラインＬＮ１を介して、ＰチャネルＭＯＳ構造を持つロジック回路部８の基板電位に、出力端子５から出力される低い電圧が印加されることがない。従って、本実施形態によれば、第１の実施形態で説明した作用、効果に加え、ＣＭＯＳセンサ回路であっても出力端子５からトリミングデータと書き込み電圧ＶPPとを与えることが可能となる。
【００５４】
（第３の実施形態）
次に、本発明の第３の実施形態について図８および図９を参照しながら説明する。
図８は、トリミング回路を内蔵したＣＭＯＳセンサ回路の電気的構成を示しており、図１と同一構成部分には同一符号を付している。このセンサ回路３２も、第２の実施形態で説明したセンサ回路２９と同様に、トリミング動作状態において、出力端子５からトリミングデータと書き込み電圧ＶPPとを与えるようになっている。本実施形態では、上述したロジック回路部８の基板電位の逆転を防止するため、電源回路６ａから供給される電源電圧ＶDDとフィルタ１７を介した後の出力端子５の電圧のうち何れか高い電圧を選択して書き込み電圧供給ラインＬＮ１に出力する切替回路３３（書き込み電圧切替回路に相当）を備えている。
【００５５】
図９は、切替回路３３の具体的な回路構成を示している。ここでは、切替回路３３の入力電圧のうち出力端子５からの電圧をＶPPinとし、切替回路３３の出力電圧（書き込み電圧供給ラインＬＮ１の電圧）をＶPPoutとしている。切替回路３３において、電圧ＶPPinの入力端子と電圧ＶPPoutの出力端子（書き込み電圧供給ラインＬＮ１）との間には、スイッチ回路３５が介在しており、ロジック回路部８からの制御信号Ｓａは、レベル変換回路３４を介してスイッチ回路３５を制御するようになっている。電圧ＶDDの入力端子と電圧ＶPPoutの出力端子との間には、抵抗Ｒ１２が接続されている。
【００５６】
レベル変換回路３４は、トランジスタＱ１０〜Ｑ１５から構成されており、スイッチ回路３５は、トランジスタＱ１６、Ｑ１７からなるスイッチ３６と、トランジスタＱ１８、Ｑ１９からなるスイッチ３７との直列回路から構成されている。より具体的には、レベル変換回路３４において、電圧ＶDDの入力端子とグランド線との間には、ゲートが共通に接続されたトランジスタＱ１０とＱ１１とが直列に接続されており、電圧ＶPPinの入力端子とグランド線との間には、ゲートが共通に接続されたトランジスタＱ１２とＱ１３とが直列に接続されている。
【００５７】
トランジスタＱ１０、Ｑ１１、Ｑ１８、Ｑ１９の各ゲートには制御信号Ｓａが与えられ、トランジスタＱ１２、Ｑ１３のドレインはトランジスタＱ１６とＱ１７のゲートに共通に接続されている。トランジスタＱ１０、Ｑ１１のドレインとトランジスタＱ１２、Ｑ１３のゲートとの間にはトランジスタＱ１４が接続されており、電圧ＶPPinの入力端子とトランジスタＱ１２、Ｑ１３のゲートとの間にはトランジスタＱ１５が接続されている。トランジスタＱ１４のゲートは電圧ＶDDの入力端子に接続され、トランジスタＱ１５のゲートはトランジスタＱ１２、Ｑ１３のドレインに接続されている。
【００５８】
通常動作状態およびトリミング動作状態の非書き込み時において、ロジック回路部８は電圧ＶDDを持つ制御信号Ｓａを出力する。このとき、トランジスタＱ１１、Ｑ１２、Ｑ１４がオン、トランジスタＱ１０、Ｑ１３、Ｑ１５がオフとなり、トランジスタＱ１２、Ｑ１３のドレインは電圧ＶPPinとなる。その結果、ＶPPin＞ＶDDの時にはスイッチ３６がオフ、ＶPPin＜ＶDDの時にはスイッチ３７がオフとなり、結局スイッチ回路３５はオフとなって、切替回路３３は電圧ＶDDを出力する。
【００５９】
一方、トリミング動作状態のメモリ書き込み時において、ロジック回路部８は０Ｖの制御信号Ｓａを出力する。このとき、トランジスタＱ１１、Ｑ１２がオフ、トランジスタＱ１０、Ｑ１３、Ｑ１４、Ｑ１５がオンとなり、トランジスタＱ１２、Ｑ１３のドレインは０Ｖとなる。その結果、スイッチ３６、３７がオンとなり、結局スイッチ回路３５はオンとなって、切替回路３３は書き込み電圧ＶPPin（＝ＶPP）を出力する。
【００６０】
このように切替回路３３を設けると、第２の実施形態と同様に、通常動作状態において、ロジック回路部８の基板電位に書き込み電圧供給ラインＬＮ１を介して出力端子５から出力される低い電圧が印加されることがなくなり、ＣＭＯＳセンサ回路であっても出力端子５からトリミングデータと書き込み電圧ＶPPとを与えることが可能となる。
【００６１】
（第４の実施形態）
次に、本発明の第４の実施形態について図１０を参照しながら説明する。
図１０は、トリミング回路を内蔵したＣＭＯＳセンサ回路の電気的構成を示しており、図１と同一構成部分には同一符号を付している。このセンサ回路３８は、トリミング動作状態において、電源端子３からトリミングデータとメモリ９ｂへの書き込み電圧ＶPPとを与えるようになっている。その他のトリミング手順は、第１の実施形態で説明したセンサ回路１と同様である。
【００６２】
制御信号分離回路部３９（データ分離回路に相当）において、電源端子３は、フィルタ１７を介して抵抗Ｒ６とＲ５の直列回路に接続されており、さらに書き込み電圧供給ラインＬＮ１にも接続されている。また、電源電圧ＶDDに基づいて一定の基準電圧を生成する基準電圧生成回路４０を備えており、その基準電圧は抵抗Ｒ１〜Ｒ４の直列回路に与えられている。
【００６３】
本実施形態によれば、電源端子３、４のみを用いてトリミング可能となるため、例えば磁気センサなど出力端子のない電流出力方式の２線式のセンサ回路についてもトリミングが可能となる。また、基準電圧生成回路４０を備えているので、電源端子３に書き込み電圧ＶPPを印加した場合でも基準電圧Ｖａ、Ｖｂ、Ｖｃが変動せず、より安定した誤動作のないトリミングが可能となる。
【００６４】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
トリミング電圧制御回路部９は、ラッチ９ａに保持されたトリミングデータをメモリ９ｂに書き込むことにより、それ以降通常動作状態においてラッチモードへの移行を禁止するように構成してもよい。第１の実施形態では、付加ビットをメモリ９ｂの特定アドレスＮ＋１に書き込むことにより、ラッチモードへの移行を禁止すればよい。これにより、製品出荷後の通常動作中に電源電圧の変動やノイズの侵入があっても、ラッチ９ａに保持されたトリミングデータを選択するラッチモードに移行することを確実に防止でき、ＥＭＣ、ＥＳＤ等のノイズ耐性の向上が図られる。
【００６５】
センサ素子２には、圧力センサ、加速度センサ、磁気センサなど各種の物理量センサを用いることができる。
メモリは、ＥＰＲＯＭに限らず、少なくとも電気的に書き込み可能な不揮発性メモリであればよい。
読み出しモードにおいて、ラッチ９ａに保持されたトリミングデータまたはメモリ９ｂに記憶されたトリミングデータを、出力端子５から出力される電圧信号として読み出すように構成してもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態を示すセンサ回路の電気的構成図
【図２】アナログ回路部の出力段の回路構成図
【図３】（ａ）はトリミング動作状態における出力端子の電圧波形図、（ｂ）と（ｃ）は外部回路との接続態様を示す図
【図４】トリミング動作状態のデータ入力モードにおける出力端子の電圧波形を示す図
【図５】トリミング動作状態の書き込みモードにおける出力端子の電圧波形および電源端子の電圧波形を示す図
【図６】トリミング動作状態の読み出しモードにおける出力端子の電圧波形および出力端子の吸い込み電流波形を示す図
【図７】本発明の第２の実施形態を示す図１相当図
【図８】本発明の第３の実施形態を示す図１相当図
【図９】切替回路の回路構成図
【図１０】本発明の第４の実施形態を示す図１相当図
【符号の説明】
【００６７】
１、２９、３２、３８はセンサ回路、２はセンサ素子、３、４は電源端子、５は出力端子、６はアナログ回路部（センサ信号処理回路）、６ａは電源回路、７、３０、３９は制御信号分離回路部（データ分離回路）、９はトリミング電圧制御回路部（トリミング値制御回路）、９ａはラッチ（保持回路）、９ｂはメモリ、３１、３３は切替回路（書き込み電圧切替回路）である。
【図１】
2006071336.tif 000003
【図２】
2006071336.tif 000004
【図３】
2006071336.tif 000005
【図４】
2006071336.tif 000006
【図５】
2006071336.tif 000007
【図６】
2006071336.tif 000008
【図７】
2006071336.tif 000009
【図８】
2006071336.tif 000010
【図９】
2006071336.tif 000011
【図１０】
2006071336.tif 000012