(57)【要約】  【課題】液晶表示装置用の液晶アレイパターンを効率良く短時間で整列配置できるパターンレイアウト方法を提供する。  【解決手段】整列対象セル群の配線情報を配置して、見本セル群と整列対象セル群のセル名とを比較して一致か確認する。見本セルの見本座標と整列対象セル群の座標に基づいて整列対象セル群を見本座標に整列する。液晶アレイパターンのパターンレイアウトが効率的にできる。液晶アレイパターンの設計時間の短期間化を実現できる。横展開設計時のＣＡＤ上に描画された液晶アレイパターンの整列配置を効率的にできる。  【選択図】図１
2006178600.tif 000002
【特許請求の範囲】
【請求項１】
見本となる回路パターン上の複数の端子それぞれの座標を抽出し、
整列させる回路パターンの端子の座標を抽出し、
整列させる回路パターンの端子の接続情報を配置して、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付け、
見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させる
ことを特徴としたパターンレイアウト方法。
【請求項２】
見本となる回路パターン上の複数の端子が階層構造を有する場合には、この階層構造のすべての階層の座標を抽出する
ことを特徴とした請求項１記載のパターンレイアウト方法。
【請求項３】
見本となる回路パターンの一部を選択し、
この選択した部分に、整列させる回路パターンの端子を整列させる
ことを特徴とした請求項１または２記載のパターンレイアウト方法。
【請求項４】
見本となる回路パターン上の複数の端子それぞれの座標を抽出する見本座標抽出手段と、
整列させる回路パターンの端子の座標を抽出する対象座標抽出手段と、
整列させる回路パターンの端子の接続情報を配置して、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付ける関連付け手段と、
見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させる整列手段と
を具備したことを特徴としたパターンレイアウト装置。
【請求項５】
見本座標抽出手段は、見本となる回路パターン上の複数の端子が階層構造を有する場合に、この階層構造のすべての階層の座標を抽出する
ことを特徴とした請求項１記載のパターンレイアウト装置。
【請求項６】
見本となる回路パターンの一部を選択する選択手段を具備し、
整列手段は、前記選択した部分に、整列させる回路パターンの端子を整列させる
ことを特徴とした請求項４または５記載のパターンレイアウト装置。
【請求項７】
見本となる回路パターン上の複数の端子それぞれの座標を抽出するステップと、
整列させる回路パターンの端子の座標を抽出するステップと、
整列させる回路パターンの端子の接続情報を配置して、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付けるステップと、
見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させるステップと
を具備したことを特徴としたパターンレイアウトプログラム。
【請求項８】
見本となる回路パターン上の複数の端子が階層構造を有する場合に、この階層構造のすべての階層の座標を抽出するステップを具備した
ことを特徴とした請求項７記載のパターンレイアウトプログラム。
【請求項９】
見本となる回路パターンの一部を選択するステップと、
この選択した部分に対応させて、整列させる回路パターンの端子を整列させるステップとを具備した
ことを特徴とした請求項７または８記載のパターンレイアウトプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路パターンの端子を接続するパターンレイアウト方法、その装置およびそのプログラムに関する。
【背景技術】
【０００２】
液晶を用いた表示装置として、近年、テレビジョン表示やグラフィックディスプレイなどの大容量で高密度のアクティブマトリクス型表示装置が開発および実用化されている。このような表示装置では、クロストークなどがなく、高コントラストに表示できるように、各画素を駆動および制御する半導体スイッチを用いている。この半導体スイッチとしては、透過型表示が可能で、大画面化が容易であるなどの理由により、透明絶縁基板上に形成される薄膜トランジスタ（Thin Film Transistor:ＴＦＴ）が用いられる。
【０００３】
そして、この透明絶縁基板上には、薄膜トランジスタの性能の関係上、画素をスイッチングする薄膜トランジスタしか形成されていない。しかし、近年では薄膜トランジスタの性能を向上させる技術が開発されたため、これまで透明絶縁基板外に外付けされたドライバ回路なども、透明絶縁基板上に形成できる。ドライバ回路は、映像信号に基づいて各画素の電位を制御するための信号を発生させる回路で、多くの薄膜トランジスタにより構成される。なお、ドライバ回路の他に、他の機能の回路も透明絶縁基板上に形成できる。
【０００４】
このドライバ回路を含む液晶表示装置のアレイ基板上のパターンを設計するためには、レイア概念を持った二次元平面図を描画できるＣＡＤシステムが一般に用いられる。このＣＡＤシステムでは、二次元平面図を描画するため、データベース上に原点とＸＹ軸を設定し、指定されたレイアによってパターンが描画できる。ここで、レイアとは、ＣＡＤシステム上に描画されたパターンを表現する要素の一つであり、アレイ基板製造に用いるマスクを示す。そして、ＣＡＤシステム上に描画されたパターン、すなわちデータベース上のパターンの表現方法は、最小構成としてレイアと頂点座標リストによって表される。
【０００５】
ところで、ドライバ回路を透明絶縁基板上に組み込むと、格子状に配置される画素パターンとドライバ回路とを、配線のレイアウトパターンによって接続する必要が生じる。
【０００６】
そして、これらドライバ回路を透明絶縁基板上に組み込む場合には、基本となるデバイスの横展開設計、すなわちカスタマイズによる対応が多く、かつ納期を短くすることが多いので、設計負荷を抑えて短期間に設計を終えるかが重要な課題となってきている。
【０００７】
そこで、この種の液晶表示装置用のパターンレイアウト方法としては、アレイパターンの間隔を予め設定した目標距離に配置して対応する端子間を接続する配線を描画する。この後、配線結果が予め設定したデザインルールを満足しているか判断し、満足していない場合は、両パターンの間隔に予め設定したステップ距離を加算して再配置し、対応する端子間を接続する配線を再び描画する。そして、配線結果がデザインルールを満足するまで、再配置と端子間の配線とを繰り返し、デザインルールを満足する配置をする方法が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２００３−７６７３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した液晶表示装置用のパターンレイアウト方法では、配線結果がデザインルールを満足するまで、再配置と端子間の配線とを繰り返してさせているため、アレイパターンの整列配置を効率良くできず、液晶表示装置の配線パターンの設計を余り短時間ではできないという問題を有している。
【０００９】
本発明は、このような点に鑑みてなされたもので、回路パターンを効率良く短時間で整列できるパターンレイアウト方法、その装置およびそのプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、見本となる回路パターン上の複数の端子それぞれの座標を抽出し、整列させる回路パターンの端子の座標を抽出し、整列させる回路パターンの端子の接続情報を配置して、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付け、見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させるものである。
【００１１】
そして、整列させる回路パターンの端子の接続情報を配置して、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付けてから、見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させるので、従来に比べ回路パターンを効率良くより短時間に整列できるから、効率的なパターンレイアウトが可能になる。
【発明の効果】
【００１２】
本発明によれば、整列させる回路パターンの端子の接続情報を配置し、見本となる回路パターン上の複数の端子の座標と、整列させる回路パターンの端子の座標とを関連付けてから、見本となる回路パターン中の端子の座標と、整列させる回路パターンの端子の接続情報とに基づいて、整列させる回路パターンの端子を見本となる回路パターンと同様に整列させるので、従来に比べ回路パターンを効率良くより短時間に整列できるから、効率的なパターンレイアウトが可能になり、回路パターンの設計時間の短期間化を実現できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態の液晶表示装置用のパターンレイアウト方法を図１ないし図３を参照して説明する。
【００１４】
まず、パターンレイアウト装置としての記憶装置である図示しないコンピュータを起動する（ステップ１）。
【００１５】
この後、これから整列させる回路パターンとしての整列対象を含む液晶アレイパターンを含んだＣＡＤデータを、コンピュータの記憶領域から図示しない対象座標抽出手段にて読み出して抽出してＣＡＤソフト上に表示する（ステップ２）。ここで、この整列対象を含む液晶アレイパターンを含んだＣＡＤデータとしては、この液晶アレイパターンの端子としてのセル群それぞれの頂点の座標データやレイア名データなどである。
【００１６】
次いで、あるサイズで描かれた見本となる回路パターンとしての液晶アレイパターンを含むＣＡＤデータをコンピュータの記憶領域から図示しない見本座標抽出手段にて読み出してＣＡＤソフト上に表示する（ステップ３）。ここで、この見本となるアレイパターンを含むＣＡＤデータとしては、この見本となるアレイパターン上に設けられている複数の端子としてのセル群の各頂点の座標やレイア名などのデータである。
【００１７】
このとき、このＣＡＤソフト上に表示させたＣＡＤデータが、見本となるアレイパターンを含んでいるかを確認する（ステップ４）。そして、このＣＡＤデータが、見本となるアレイパターンを含んでいない場合には、ステップ３に戻って、見本となるアレイパターンを含むＣＡＤデータを再度コンピュータの記憶領域から読み出してＣＡＤソフト上に表示する（ステップ３）。
【００１８】
そして、このＣＡＤデータが、見本となるアレイパターンを含んでいる場合には、これから整列配置させたいセル群を、整列対象含むアレイパターンから選択する（ステップ５）。この後、見本となるアレイパターン上の見本となるセル群を選択する（ステップ６）。
【００１９】
そして、この選択した整列対象セル群のプロパティを抽出する（ステップ７）。ここで、この整列対象セル群のプロパティとしては、座標、インスタンス名およびセル名等が含まれている。
【００２０】
さらに、図２に示すように、選択した見本セル群１が階層構造を有する場合には、この選択した見本セル群のプロパティの階層構造の全階層の見本セル群２それぞれに亘って見本座標抽出手段にて抽出する（ステップ８）。このとき、これら見本セル群２のプロパティもまた、座標、インスタンス名およびセル名等などのデータが含まれている。
【００２１】
この後、見本セル群２と整列対象セル群のセル名とを比較して図示しない関連付け手段にて関連付けて（ステップ９）、一致するものがあるかルールチェックして確認する（ステップ10）。そして、一致するものが無い場合には、ＣＡＤソフト上に一致するセル名が無いことを表示して明示させて（ステップ11）から終了するかを確認し（ステップ12）、終了する場合には終了させる（ステップ13）。また、終了しない場合には、ステップ３へと戻って、見本となるアレイパターンを選択する（ステップ３）。
【００２２】
そして、ステップ10において一致するセル名がある場合には、この一致するセル名が全部か一部かを確認する（ステップ14）。このとき、この一致するセル名が一部のみの場合には、ＣＡＤソフト上にセル名が全一致していないことを表示する（ステップ15）。
【００２３】
この後、セル名が一つ以上一致した場合には、整列対象セル群の中のまだ整列配置していない未配置セル群中の一部である左下に位置するセルを図示しない選択手段にて選択してピックアップする（ステップ16）。この後、このステップ16にてピックアップしたセルと同名のセルが、抽出した見本セル群中に一つだけか判断する（ステップ17）。
【００２４】
そして、ステップ16にてピックアップしたセルと同名のセルが抽出した見本セル群中に一つだけの場合には、図示しない整列手段にてピックアップした対象セルを見本セルと同じ座標に配置する（ステップ18）。すなわち、このステップ18では、見本セルの座標データと、整列対象セル群の配線情報とに基づいて、この整列対象セル群を見本セルと同様に整列させる。
【００２５】
一方、ステップ16にてピックアップしたセルと同名のセルが、抽出した見本セル群中に複数ある場合には、さらに整列対象セル群がプロパティとして配線情報を持っているか判断する（ステップ19）。ここで、この配線情報は、これから整列配置させる整列対象セル群の各端子を配線にて電気的に接続させる接続情報である。なお、このステップ19では、ＣＡＤ上にあるインスタンス群が回路図から抽出したものかを確認する。
【００２６】
そして、この整列対象セル群がプロパティとして配線情報を持っていない場合には、見本セルの座標データの通りに配置する（ステップ18）。
【００２７】
また、この整列対象セル群がプロパティとして配線情報を持っていた場合には、図３に示すように、見本アレイパターンの候補セル３の配置候補の座標を、見本アレイパターン上に明示するとともに、ピックアップされている対象セル４を明示する（ステップ20）。すなわち、このステップ20では、これから整列配置させるアレイパターンの回路図の接続情報から配置座標の候補となるものを抽出して明示する。
【００２８】
この後、ステップ20にて明示した見本座標に整列対象セル群を配置するか否かを判断する（ステップ21）。すなわち、このステップ21では、見本座標と整列対象セル群の配線情報とに基づいて、見本座標に整列対象セル群を配置するかを判断する。
【００２９】
そして、この見本座標に整列対象セル群を配置しない場合には、次の候補を抽出する（ステップ22）。このとき、この次候補で良い場合には、見本セルの次候補を抽出する（ステップ23）。また、この次候補でない場合には、見本セルの一つ前の候補を抽出する（ステップ24）。
【００３０】
この後、ステップ20に戻って、ステップ23および24にて抽出した次候補の見本のセル座標をＣＡＤソフト上に明示して（ステップ20）、ステップ21にて最適な座標を選択判断して（ステップ22）、ステップ18に戻って整列対象セルを配置することで、整列対象セル群を整列配置させた整列配置結果を得ることができる。
【００３１】
さらに、このステップ18にて整列対象セル群を整列配置させた場合には、この整列対象セル群全部を整列配置させたか確認する（ステップ25）。このとき、この整列対象セル群全部を整列配置していない場合には、ステップ16へと戻る。
【００３２】
この後、ステップ25にて整列対象セル群全部を整列配置したと判断した場合には、この整列配置を続けるか判断する（ステップ26）。そして、この整列配置を続ける場合には、ステップ５へと戻る。また、このステップ26にて整列配置を続けないと判断しな場合には、ステップ13へと進んで整列配置を終了する。
【００３３】
上述したように、上記一実施の形態によれば、整列対象セル群の配線情報を配置して、見本セル群と整列対象セル群のセル名とを比較して関連付けて一致するものがあるか確認してから、見本セルの見本座標と整列対象セル群の座標に基づいて、この整列対象セル群を見本座標に配置して整列させる構成とした。
【００３４】
この結果、従来のように抽出したセル群を一つずつ手作業で配置させたり、見本となる液晶アレイパターンを読み出して整列配置させる液晶アレイパターンの設計内容を反映させたりする場合に比べ、新たに作成する液晶アレイパターンを効率良く短時間に整列させることができる。
【００３５】
したがって、この液晶アレイパターンのパターンレイアウトが効率的にできるから、この液晶アレイパターンの設計時間の短期間化を実現できる。さらに、横展開設計時のＣＡＤ上に描画された液晶アレイパターンの整列配置を効率的にできるので、液晶表示装置の配線パターンの設計が短時間でできる環境を提供できる。
【００３６】
なお、上記第１の実施形態として説明したアレイパターンの設計を、図４に示す第２の実施の形態のようにすることもできる。この第２の実施の形態では、まず、ＣＡＤ上に今回設計の参考にする見本となるアレイパターンの回路図をコンピュータの記憶領域から読み出す（ステップ31）。
【００３７】
この後、この読み出したアレイパターンの回路図に、今回設計するアレイパターンの内容を反映させる（ステップ32）。そして、この状態で回路図を検証する（ステップ33）。この後、この回路図からアレイパターンを構成するセル群を抽出してＣＡＤソフト上に配置する（ステップ34）。
【００３８】
次いで、参考となるアレイパターンの座標を使って、今回設計するアレイパターンのセルを配置する（ステップ35）。この後、このセル間の配線作業をして（ステップ36）、完成したアレイパターンを検証後に（ステップ37）、出図する（ステップ38）。
【００３９】
この結果、従来に比べ、新たに作成する液晶アレイパターンを効率良く短時間に整列できるから、上記第１の実施の形態と同様の作用効果を奏することができる。
【００４０】
なお、上記各実施の形態の動作をコンピュータ読み取り可能な液晶表示装置用のパターンレイアウトプログラムとしたり、計算機にて自動的に計算できる液晶表示装置用のＣＡＤソフトウエアとしたりすることもできる。さらに、これらパターンレイアウトプログラムあるいはＣＡＤソフトウエアを記録した光ディスクあるいは磁気ディスクその他の記録媒体に格納し、この記録媒体を計算機に自動的に動作させるために用いることもできる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態のパターレイアウト方法を示すフローチャートである。
【図２】同上パターンレイアウト方法に用いる見本となる回路パターンが階層構造を有する場合を示す説明図である。
【図３】同上パターンレイアウト方法での見本となる回路パターンの候補座標と選択したセルとを明示した状態を示す説明図である。
【図４】本発明の第２の実施の形態のパターレイアウト方法を示すフローチャートである。
【図１】
2006178600.tif 000003
【図２】
2006178600.tif 000004
【図３】
2006178600.tif 000005
【図４】
2006178600.tif 000006