(57)【要約】【課題】測定精度を確保しつつも、スループットを大幅に向上することが可能な表面段差測定方法、およびこの方法を行うための表面段差測定装置を提供する。【解決手段】基板上に形成された下地パターン間を埋め込む状態で当該基板上を平坦化膜で覆ってなる平坦化表面の表面段差を測定する表面段差測定方法であって、平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に前記下地パターンの専有面積率を算出する（Ｓ１〜Ｓ３）。算出された専有面積率に基づき、専有面積率の高い側から所定数分のメッシュ領域と専有面積率の低い側から所定数分のメッシュ領域とを選択する（Ｓ４）。選択されたメッシュ領域の表面段差分布のみを測定する（Ｓ５）。【選択図】図２
2006100456.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された下地パターン間を埋め込む状態で当該基板上を平坦化膜で覆ってなる平坦化表面の表面段差を測定する表面段差測定方法であって、
前記平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に前記下地パターンの専有面積率を算出し、
前記算出された専有面積率に基づき、専有面積率の高い側から所定数分のメッシュ領域と専有面積率の低い側から所定数分のメッシュ領域とを選択し、
前記選択されたメッシュ領域の表面段差分布のみを測定する
ことを特徴とする表面段差測定方法。
【請求項２】
請求項１記載の表面段差測定方法において、
前記下地パターンの専有面積率として、平坦化処理前における前記平坦化膜の成膜膜厚分だけ平面形状を全周方向に拡大するように当該下地パターンをリサイズし、当該リサイズした下地パターンの専有面積率を算出する
ことを特徴とする表面段差測定方法。
【請求項３】
請求項２記載の表面段差測定方法において、
前記リサイズした複数の下地パターン同士が重なりを持つ場合には、当該複数の下地パターンを１つの下地パターンとして前記専有面積率を算出する
ことを特徴とする表面段差測定方法。
【請求項４】
請求項１記載の表面段差測定方法において、
前記下地パターンの専有面積率は、当該下地パターンの設計データに基づいて算出される
ことを特徴とする表面段差測定方法。
【請求項５】
請求項１記載の表面段差測定方法において、
前記選択されたメッシュ領域について、前記平坦化膜の膜厚を測定し、
前記測定された各メッシュ領域の膜厚に基づいて、当該各メッシュ領域の表面段差分布を補正する
ことをと特徴とする表面段差測定方法。
【請求項６】
基板上に形成された下地パターン間を埋め込む状態で当該基板上を平坦化膜で覆ってなる平坦化表面の表面段差を測定するための表面段差測定装置であって、
前記平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に前記下地パターンの専有面積率を算出する演算部と、
前記演算部で算出された専有面積率に基づき、専有面積率の高い側から所定数分のメッシュ領域と専有面積率の低い側から所定数分のメッシュ領域とを選択する選択部と、
前記選択部で選択されたメッシュ領域の表面段差分布のみを測定する段差測定部とを備えた
ことを特徴とする表面段差測定装置。
【請求項７】
請求項６記載の表面段差測定装置において、
前記演算部では、平坦化処理前における前記平坦化膜の成膜膜厚分だけ平面形状を全周方向に拡大するように当該下地パターンをリサイズし、当該リサイズした下地パターンの専有面積率を、前記下地パターンの専有面積率として算出する
ことを特徴とする表面段差測定装置。
【請求項８】
請求項７記載の表面段差測定装置において、
前記演算部では、前記リサイズした複数の下地パターン同士が重なりを持つ場合には、当該複数の下地パターンを１つの下地パターンとして前記専有面積率を算出する
ことを特徴とする表面段差測定装置。
【請求項９】
請求項６記載の表面段差測定装置において、
前記演算部では、前記下地パターンの設計データに基づいて当該下地パターンの専有面積率を算出する
ことを特徴とする表面段差測定装置。
【請求項１０】
請求項６記載の表面段差測定装置において、
前記選択されたメッシュ領域について前記平坦化膜の膜厚を測定する膜厚測定部と、
前記膜厚測定部で測定された前記各メッシュ領域の膜厚に基づいて、前記段差測定部で測定された前記各メッシュ領域の表面段差分布を補正する補正部とをさらに備えた
ことをと特徴とする表面段差測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表面段差測定方法および表面段差測定装置に関し、特には半導体装置の製造工程において平坦化処理が施された処理表面のグローバル段差の測定に好適な表面段差測定方法およびこの方法に用いる表面段差測定装置に関する。
【背景技術】
【０００２】
高集積化および高機能化が進展した半導体装置においては、素子が形成された半導体基板の上部に複数の配線層を積層してなる多層配線構造とすることが一般的である。このような半導体装置の製造工程では、先ず、例えばゲート電極を備えた素子を半導体基板の表面側に形成した後、ゲート電極を十分に埋め込む膜厚で層間絶縁膜を形成する。次に、化学機械研磨法（chemical mechanical polishing：以下ＣＭＰと記す）により、層間絶縁膜の表面に生じた凹凸を平坦化する平坦化処理を行う。
【０００３】
このような平坦化処理を伴う工程においては、処理表面の平坦性が要求レベルを満たしているか否かを確認する必要がある。このため、平坦化処理工程においては、その工程中や工程後に、例えば原子間力顕微鏡（Atomic Force Microscope：ＡＦＭ）のような測定装置を用いて処理表面の表面段差分布の測定を行っている。この場合、ＡＦＭの探針を、測定領域の表面においてＸ方向およびＹ方向にスキャンさせ、測定領域内の表面段差（凹凸の段差量であり凸部と凹部の最大差）を得ている（以上、下記特許文献１参照）。
【０００４】
【特許文献１】特開２００３−５３６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、さらなる素子構造の微細化および高精度化にともない、上述した表面段差の測定にも高い精度が求められている。ところが、例えば上述したＡＦＭを用いた表面段差分布の測定において、測定精度の向上を図るためには、測定領域内における測定ポイントを増加させて解像度の高める必要がある。このたため、例えば２０ｍｍ×２０ｍｍの１チップ分の測定領域について、精度の高い表面段差分布の測定を行うべく、探針を２9ライン分だけスキャンさせた場合、８〜９時間もの測定時間が必要になる。
【０００６】
これは、表面処理工程におけるスループットの低下を招くばかりではなく、半導体プロセスの開発時間を長期化させる要因にもなっている。
【０００７】
そこで本発明は、測定精度を確保しつつも、スループットを大幅に向上することが可能な表面段差測定方法、およびこの方法を行うための表面段差測定装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
このような目的を達成するための本発明は、基板上に形成された下地パターン間を埋め込む状態で当該基板上を平坦化膜で覆ってなる平坦化表面の表面段差を測定する表面段差測定方法と、この測定方法を行う測定装置に関する。
【０００９】
そして、本発明の表面段差測定方法は次の手順で行うことを特徴としている。先ず、平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に前記下地パターンの専有面積率を算出する。その後、算出された専有面積率に基づき、専有面積率の高い側から所定数分のメッシュ領域と専有面積率の低い側から所定数分のメッシュ領域とを選択する。そして、選択されたメッシュ領域の表面段差分布のみを測定する。
【００１０】
通常、平坦化膜で覆われた平坦化表面は、下地パターンなどによる下地段差の影響を受けた凹凸形状を備えている。特にＣＭＰ等の平坦化処理が施された平坦化表面は、下地パターンの配置密度（専有面積率）に依存した段差形状（いわゆるグローバル段差）が生じることが知られている。すなわち、平坦化処理された表面の高さ位置は、凸状の下地パターンの専有面積率が大きい部分ほど高く、反対に下地パターンの専有面積率が小さい部分ほど低くなるのである。
【００１１】
そして、上述した本発明構成の表面段差測定方法では、下地パターンの専有面積率が高い側と低い側のメッシュ領域のみで、表面段差分布を測定する構成である。このため、測定領域の全領域について表面段差分布を測定することなく、平坦化表面の最も高い部分と最も低い部分とを含むメッシュ領域の段差分布を高解像度で測定することで、精度良好に測定領域における表面段差（例えば凸部と凹部の最大差）を得ることができる。
【００１２】
また、本発明の表面段差測定装置は、以上の手順を実行する各部として、演算部、選択部、段差測定部を備えている。演算部では、平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に前記下地パターンの専有面積率を算出する。選択部では、演算部で算出された専有面積率に基づき、専有面積率の高い側から所定数分のメッシュ領域と専有面積率の低い側から所定数分のメッシュ領域とを選択する。段差測定部では、選択部で選択されたメッシュ領域の表面段差分布のみを測定する。
【発明の効果】
【００１３】
以上説明したように本発明の表面段差測定方法によれば、測定領域の全領域について表面段差分布を測定することなく、精度良好に測定領域における表面段差（例えば凸部と凹部の最大差）を得ることができる。このため、表面段差の測定において、測定精度を確保しつつも、大幅にスループットの向上を図ることが可能になる。またこれにより、半導体プロセスの開発時間の短縮を図ることも可能になる。
【００１４】
そして本発明の表面段差測定装置によれば、上述した測定方法を実行することが可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の表面段差測定方法および表面段差測定装置に関する実施形態を図面に基づいて詳細に説明する。
【００１６】
尚、本実施形態では、一例として図１に示す構成の検査体１における表面段差を測定する方法を説明する。すなわち、この検査体１は半導体ウェハであり、半導体からなる基板２上に、ゲート電極が下地パターン３として設けられている。そして、この下地パターン３間を埋め込む状態で、酸化シリコンなどの絶縁性材料からなる平坦化膜４が設けられた構成となっている。
【００１７】
このうち、下地パターン３は、基板２上に形成された材料膜を、リソグラフィー法によって形成されたレジストパターンをマスクに用いてエッチング加工してなるものである。また、平坦化膜４は、例えばＣＶＤ法やその他の成膜法によって下地パターン３を十分に埋め込む所定の成膜膜厚ｔで形成された材料膜４ａを、ＣＭＰ法等によって平坦化処理してなる膜である。
【００１８】
以上のような構成の検査体１の表面（すなわち平坦化膜４の表面であり平坦化表面Ａ）には、下地パターン３の配置密度（専有面積率）に依存したグローバル段差が生じることが知られている。そこで、本実施形態においては、このような検査体１における平坦化表面Ａの表面段差を測定するための表面段差測定方法、およびこの方法に用いる表面段差測定装置の詳細な構成を説明する。
【００１９】
＜表面段差測定方法＞
図２は、実施形態の表面段差測定方法を示すフローチャートであり、次にこの図の各ステップＳ１〜Ｓ７の順に従って、その他の図を参照しつつ実施形態の表面段差測定方法を説明する。
【００２０】
先ず、ステップＳ１では、表面段差を測定する検査体における測定領域をメッシュ分割する。ここでは、図３に示すように、半導体ウェハからなる検査体１に設けられた複数チップのうちの所定のチップ領域を測定領域６とする。そして、図中矢印で引き出した拡大図に示すように、この測定領域６をメッシュ分割する。図示した例においては、２ｍｍ×２ｍｍの測定領域（チップ領域）６を、０．１ｍｍ×０．１ｍｍの各メッシュ領域７，７，…に４００分割する。
【００２１】
次に、ステップＳ２では、検査体における下地パターンのリサイズを行う。ここでは、図４に示すように、下地パターン３の平面形状を全周方向に拡大するようにリサイズを行う。この際、平坦化処理前における平坦化膜（つまり図１に示した材料膜４ａ）の成膜膜厚ｔの分だけ、下地パターン３の平面形状を全周方向に拡大する。例えば、平坦化膜（材料膜）の成膜膜厚ｔ＝４５０ｎｍであれば、下地パターン３の平面形状を全周方向に４５０ｎｍ分だけ拡大する。
【００２２】
また、このリサイズによって拡大した複数の下地パターン３ａ同士が重なりを持つ場合には、これらの重なりを持った複数の下地パターン３ａ，３ａを１つの下地パターン３ａとする処理を行うこととする。
【００２３】
以上のような下地パターン３のリサイズは、下地パターン３の設計データ、例えば下地パターン形成で用いた露光マスクのマスクデータに対して演算処理を加えることで行われる。
【００２４】
尚、図面においては、１つのメッシュ領域７のみを図示したが、このリサイズは測定領域６内に配置される全ての下地パターン３に対して実行される。また、以上のステップＳ１とステップＳ２とは、逆の順に実行しても良く、平行して実行しても良い。
【００２５】
そして、以上のステップＳ１およびステップＳ２が終了した後のステップＳ３では、ステップＳ１でメッシュ分割した各メッシュ領域について、ステップＳ２でリサイズした下地パターン３ａの専有面積率σを算出する。ここでは、図５に示すように、各メッシュ領域７の面積（０．１ｍｍ×０．１ｍｍ）に占める、下地パターン３ａの総面積Ｓ(3a)の割合を専有面積率σとして算出する。これは、測定領域における全てのメッシュ領域７で同様に行う。この際、先のステップＳ２においてリサイズした下地パターン３ａの専有面積率σを算出するようにしたことで、平坦化処理に与える影響をより正確に数値化した値として専有面積率σの算出を行うことができる。
【００２６】
次いで、ステップＳ４では、ステップＳ３で算出された各メッシュ領域７の専有面積率σに基づき、表面段差分布を測定するメッシュ領域を選択する。ここでは、図６に示すように、専有面積率σの高い側から所定数分の高密度メッシュ領域７ａ，７ａ，…、および専有面積率σの低い側から所定数分の低密度メッシュ領域７ｂ，７ｂ，…とを選択する。
【００２７】
この際、例えば専有面積率σの高い側から所定割合（例えば上位２０％）の数の高密度メッシュ領域７ａ，７ａ，…と、専有面積率σの低い側から所定割合（例えば下位２０％）の数の低密度メッシュ領域７ｂ，７ｂ，…を選択するようにしても良い。この場合、全メッシュ領域７が４００個であるとすると、高密度メッシュ領域７ａとして４０箇所、低密度メッシュ領域７ｂとして４０箇所のメッシュ領域がそれぞれ選択される。また、専有面積率σが所定値以上（例えば８０％以上）の高密度メッシュ領域７ａ，７ａ，…と、専有面積率σが所定値以下（例えば２５％以下）の高密度メッシュ領域７ｂ，７ｂ，…とを選択するようにしても良い。ただしこの場合、高密度メッシュ領域７ａと低密度メッシュ領域７ｂとが、それぞれ１つ以上選択されるように設定する。
【００２８】
その後、ステップＳ５では、先のステップＳ４で選択した各メッシュ領域７ａ，…，７ｂ，…の表面段差分布を測定する。ここでは、例えばＡＦＭを用い、選択した各メッシュ領域７ａ，…，７ｂ，…の全面をスキャニング測定し、それぞれの領域における表面段差分布を測定する。この際、表面段差分布の測定精度（解像度）を上げるためには、ｘ方向へのスキャニング測定をｙ方向にずらす間隔を狭くし、１つのメッシュ領域におけるスキャニング測定の本数を増加させる。尚、測定機器の一例として用いられるＡＦＭによる表面段差分布の測定の詳細については、表面段差測定装置の構成として以降に詳細に説明する。
【００２９】
また、ステップＳ６では、選択された先のステップＳ４で選択されたメッシュ領域７ａ，…，７ｂ，…のそれぞれにおいて、平坦化膜の膜厚を測定する。ここでは、図１に示すように、下地パターン３の下部における基板２上の平坦化膜４の膜厚ｔ１を、各メッシュ領域７ａ，…，７ｂ，…の１箇所で測定する。この際、例えばエリプソメータを用いた膜厚測定を行う。
【００３０】
尚、以上のステプＳ５とステップＳ６とは、逆の順に実行しても良く、平行して実行しても良い。
【００３１】
そして、以上のステップＳ５およびステップＳ６を行った後のステップＳ７では、ステップＳ５で測定した各メッシュ領域７ａ，…，７ｂ，…の表面段差分布を、ステップＳ６で測定した各メッシュ領域７ａ，…，７ｂ，…における平坦化膜の膜厚ｔ１に基づいて補正する。この際、各メッシュ領域７ａ，…，７ｂ，…が分散配置されることで生じる表面段差分布の測定ばらつき（測定機器による測定ばらつき）を、各メッシュ領域７ａ，…，７ｂ，…で測定された平坦化膜の膜厚ｔ１の差に基づいて補正する。
【００３２】
以上により得られた各メッシュ領域７ａ，…，７ｂ，…の表面段差分布を、測定領域６の中の全体を代表する表面段差分布とする。また必要に応じて、得られた表面段差分布から、例えば精度良好に測定領域における段差ばらつき（例えば凸部と凹部の最大差）を得る。
【００３３】
尚、各メッシュ領域７ａ，…，７ｂ，…が測定領域６内に分散配置されることで生じる表面段差分布の測定ばらつき（測定機器による測定ばらつき）を考慮する必要のない場合には、ステップＳ６，Ｓ７を行う必要はない。
【００３４】
以上説明した表面段差測定方法によれば、測定領域６を分割した各メッシュ領域７のうちから選択された高密度メッシュ領域７ａ，７ａ，…と低密度メッシュ領域７ｂ，７ｂ，…とについてのみ、表面段差分布を測定する構成である。これらの選択されたメッシュ領域７ａ，…，７ｂ，…のうち、高密度メッシュ領域７ａ，７ａ，…は、下地パターン３の専有面積率が高い領域であるため、平坦化膜４に施されるＣＭＰのような平坦化処理が進み難く表面位置が高めになる。一方、低密度メッシュ領域７ｂ，７ｂ，…は、下地パターン３の専有面積率が低い領域であるため、平坦化処理が進み易く表面位置が低めになる。
【００３５】
このため、測定領域６の全領域について表面段差分布を測定することなく、平坦化表面Ａにおける最も高い位置部分と平坦化表面Ａにおける最も低い位置部分とを確実に含む領域で、表面段差分布の測定が成されることになる。したがって、これらの選択されたメッシュ領域７ａ，…，７ｂ，…について、高解像度で表面段差分布を測定することで、測定時間を大幅に削減しつつも、精度良好に測定領域における表面段差（凸部と凹部の最大差）を得ることができる。
【００３６】
これにより、表面段差の測定において、測定精度を確保しつつも、大幅にスループットの向上を図ることが可能になる。またこの結果、半導体プロセスの開発時間の短縮を図り、半導体プロセス技術の向上を図ることができる。そして特に、ゲート線幅６５ｎｍ世代以降の半導体プロセス開発においては、本発明の表面段差測定方法による測定時間の削減が必要不可欠となる。
【００３７】
＜表面段差測定装置＞
図７は、実施形態の表面段差測定装置の構成図である。以下、この図７と先の図２のフローチャートに基づいて、本実施形態の表面段差測定装置の構成を説明する。
【００３８】
この図に示す表面段差測定装置２０は、先に図１〜図６を用いて説明した表面段差測定方法を実行するための装置であり、入力部２１、演算部２３、選択部２５、段差測定部２７、および出力部２９を備えている。
【００３９】
このうち、入力部２１は、上述した表面段差測定方法に必要な下地パターンに関する設計データ（マスクデータＤ）、測定条件などの情報を入力する部分である。この入力部２１から入力される測定条件としては、ステップＳ１で行うメッシュ分割の分割数や、ステップＳ２で行う下地パターンのリサイズの量（平坦化膜の成膜膜厚ｔ）や、さらにはステップＳ４で行うメッシュ領域の選択条件等である。
【００４０】
そして、演算部２３は、入力部２１から入力された情報に基づいて、上述したステップＳ１からステップＳ３までを行う部分である。すなわち、この演算部２３では、入力部２１から入力された情報に基づいて、表面段差測定方法の平坦化表面における測定領域内を所定面積にメッシュ分割してなるメッシュ領域毎に下地パターンの専有面積率σを算出するまでを行う。
【００４１】
また、選択部２５は、入力部２１から入力された情報と、演算部２３で算出された各メッシュ領域における下地パターンの専有面積率σとに基づき、上述したステップＳ４を行う部分である。このため、この選択部２５では、入力部２１から入力された情報と、演算部２３で算出された専有面積率σとに基づき、次に説明する段差測定部２７において表面段差分布の測定を行うメッシュ領域を選択する。
【００４２】
そして段差測定部２７は、上述したステップＳ５を測定する部分であり、選択部２５で選択されたメッシュ領域のみについて表面段差分布を測定する。
【００４３】
この段差測定部２７は、例えばＡＦＭであり、図１に示した測定対象である検査体（半導体ウェハ）１を載置するステージ３１を備えている。このステージ３１には、ステージ３１を水平面内においてＸ−Ｙ方向に駆動する駆動部３１ａが備えられている。
【００４４】
そして、ステージ３１上には、このステージ３１上に載置保持された検査体１の平坦化表面Ａにおいて自在にスキャニングされる探針３２が設けられている。この探針３２は、平坦化表面Ａと探針６３との間に掛かる力が数ｎｍＮの一定に制御される。
【００４５】
また、探針３２の上端にはカンチレバー３３が接続されている。このカンチレバー３３の上方には、カンチレバー３３にレーザ光を照射するレーザ発信器３４と、カンチレバー３３で反射したレーザ光を検出する光学顕微鏡３５とが設けられている。これらのレーザ発信器３４と光学顕微鏡３５とは、平坦化表面Ａにおいて探針３２をスキャンさせることで、平坦化表面Ａの表面段差によってカンチレバー３３が変位した場合、この変位量がレーザ光の検出によって連続的に測定される構成となっている。そして、これらの探針３２、カンチレバー３３、レーザ発信器３４、光学顕微鏡３５には、これらを一体にＸ−Ｙ方向に駆動する駆動部３７が設けられている。
【００４６】
各駆動部３１ａ，３７には、上述した選択部２５が接続されている。これにより、選択部２５で選択されたメッシュ領域のみの平坦化表面Ａ上において、探針３２がスキャニングされる構成となっている。
【００４７】
さらにこれらの駆動部３１ａ，３７および光学顕微鏡３５は、出力部２９に接続されており、駆動部３１ａ，３７から得られる測定部の位置と、光学顕微鏡３５から得られるカンチレバー３３の変位量とを関係づけた情報が、測定されたメッシュ領域における表面段差分布として出力される。また必要に応じて、この出力部２９が演算部を有しており、表面段差分布が測定された全てのメッシュ領域のうちの凸部と凹部の最大差を出力させるようにしても良い。
【００４８】
またここでの図示は省略したが、以上説明した構成の他にも、選択されたメッシュ領域について前記平坦化膜の膜厚を測定する膜厚測定部と、膜厚測定部で測定された各メッシュ領域の膜厚に基づいて段差測定部２７で測定された各メッシュ領域の表面段差分布を補正する補正部とをさらに備えても良い。
【００４９】
以上説明した構成の表面段差測定装置２０は、通常の段差測定機器で構成される段差測定部２７に対して、さらに上述したステップＳ１〜ステップＳ３を実行する演算部２３、およびステップＳ４を実行する選択部２５を設け、この選択部２５で選択されたメッシュ領域のみにおいて表面段差分布が測定される構成となっている。したがって、上述したように、測定精度を確保しつつも、大幅にスループットの向上を図ることが可能な表面段差測定を実行することが可能である。
【００５０】
尚、本発明で表面段差を測定する平坦化膜としては、成膜後に平坦化処理が施されたものに限定されることはない。例えば、フロー性を有する成膜条件で成膜されることで成膜した時点である程度の平坦性を有する膜であっても良い。また、このような平坦性を備えず下地パターンに追従した表面形状を有する膜であっても良い。
【図面の簡単な説明】
【００５１】
【図１】表面段差を測定する検査体の一構成例を示す断面図である。
【図２】実施形態の表面段差測定方法を示すフローチャートである。
【図３】検査体における測定領域とメッシュ領域を示す平面図である。
【図４】下地パターンのリサイズを説明する平面図である。
【図５】下地パターンの専有面積率の算出を説明する平面図である。
【図６】メッシュ領域の選択を説明する平面図である。
【図７】実施形態の表面段差測定装置の構成を示す概略構成図である。
【符号の説明】
【００５２】
１…基板、３…下地パターン、３ａ…下地パターン（リサイズ後）、４…平坦化膜、７…メッシュ領域、７ａ…高密度メッシュ領域、７ｂ…低密度メッシュ領域、２０…表面段差測定装置、２３…演算部、２５…選択部、２７…段差測定部、Ａ…平坦化表面
【図１】
2006100456.tif 000003
【図２】
2006100456.tif 000004
【図３】
2006100456.tif 000005
【図４】
2006100456.tif 000006
【図５】
2006100456.tif 000007
【図６】
2006100456.tif 000008
【図７】
2006100456.tif 000009