(57)【要約】【課題】電子回路の省電力化を図る。【解決手段】  電圧・周波数可変制御部４２は、少なくとも制御処理部８ａまたは制御処理部８ｂが供給する使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間、制約処理時間をもとに、電圧設定値、高速クロックまたは低速クロックの周波数設定値を生成する。電圧設定値は、電圧制御回路４４に供給される。電圧制御回路４４は、電圧設定値に基き、電源部１２が出力する電圧値を変化させる。周波数設定値は、クロック周波数制御回路４６に供給される。クロック周波数制御回路４６は、周波数設定値に基き、高速クロック発生部４が発生する高速クロックまたは低速クロック発生部１４が発生する低速クロックの周波数値を変化させる。【選択図】  図３
2006178854.tif 000002
【特許請求の範囲】
【請求項１】
使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報のうち少なくとも１つの情報を出力する制御処理部と、
前記少なくとも１つの情報をもとに、電圧設定値、クロックの周波数設定値を生成する電圧・周波数可変制御部と、
前記電圧設定値に基き、前記電源の出力電圧を制御する電圧制御回路と、
前記周波数設定値に基き、前記クロックの周波数を変化させるクロック周波数制御回路と、を具備したことを特徴とする電子回路。
【請求項２】
使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報を出力する制御処理部と、
前記使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報を順次記憶すると共に順次出力する情報蓄積器と、
前記情報蓄積器より読み出された前記処理負荷情報から前記実行処理時間情報、制約処理時間情報に関連して、所望の処理負荷情報を算出する所望負荷算出回路と、
前記情報蓄積器からの前記実行処理時間情報と前記制約処理時間情報と前記所望負荷算出回路からの処理負荷情報が入力される負荷最適化スケジューリング部と、
電圧状態値と周波数状態値により総負荷量を算出する負荷算出回路と、
前記負荷算出回路の出力から推定負荷量を算出し、この推定負荷量を、前記負荷最適化スケジューリング部に供給する推定負荷量算出回路と、
上限値と下限値の電圧を、前記負荷最適化スケジューリング部に供給する電圧部と，
上限値と下限値の周波数を、前記負荷最適化スケジューリング部に供給する周波数部と、
比較・参照情報を、前記負荷最適化スケジューリング部に供給する動作負荷マスクパターン部と、
前記負荷最適化スケジュール部は、前記処理負荷情報、前記実行処理時間情報、前記制約処理時間情報、前記推定負荷量、前記上限値と下限値の電圧、前記上限値と下限値の周波数、前記比較・参照により、電圧設定値と周波数設定値を生成し、
前記電圧設定値に基き、前記電源の出力電圧値を制御する電圧制御回路と、
前記周波数設定値に基き、クロックの周波数値を制御するクロック周波数制御回路と、を具備したことを特徴とする電子回路。
【請求項３】
電源部と、
高速システムクロックを発生する高速クロック発生部と、
低速クロックを発生する低速クロック発生部と、を更に備え、
前記クロックは、前記高速クロック発生部および前記低速クロック発生部の少なくとも一方から発生されたクロックであることを特徴とする請求項１または２に記載の電子回路。
【請求項４】
高速クロックを発生する高速クロック発生部と、
低速クロックを発生する低速クロック発生部と、
前記低速クロック発生部からの前記低速クロックにより動作する時計機能とシステム基本機能を備える電源部と、
前記高速クロック発生部からの前記高速クロックにより動作するモデムと通信機能と、前記低速クロック部からの前記低速クロックにより動作する演算回路とシステム基本機能とＩ／Ｏおよび制御部を備える制御処理器と、を具備したことを特徴とする電子回路。
【請求項５】
前記高速クロックにより動作する無線部と、
前記高速クロックにより動作するモデムと通信機能と音声機能と、前記低速クロックにより動作するＩ／Ｏおよび制御部を備えるアナログ部と、
前記低速クロックにより動作するＩ／Ｏおよび制御部を備えるアプリケーションと、を更に具備したことを特徴とする請求項３または４に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路、例えば移動端末に含まれるチップ・セットに関する。
【背景技術】
【０００２】
従来、移動端末に含まれるチップ・セットには、高速なクロックと低速なクロックの２種類が引き回されていた。このうち高速クロックは、ＲＦ部（無線部）をはじめ、通信機能・モデムに加えて制御処理部、そして外部デバイスを含む各アプリケーション部にて使用されていた。
【０００３】
一方、低速クロックは、時計機能をはじめシステム基本機能および待ちうけ時の処理を実行するために該当のハードウェア回路に供給され使用されていた。
【０００４】
そして制御処理部を含む高速動作を行う回路には、高速クロックが供給され、これを元に逓倍される更なる高速クロックなどが生成され使用されていた。
【０００５】
またクロックの周波数に応じて電源電圧を変える技術がある。例えば、処理回路からの選択信号により、動作クロック信号の周波数が高い場合には２つの電池を直列接続させて得られる高い電池電圧を電源電圧として選択され、一方、選択信号は、動作クロック信号の周波数が低い場合には２つの電池を並列接続させて得られる低い電池電圧を電源電圧として選択されるというものである（例えば、特許文献１参照）。
【０００６】
更に、画像処理装置内のＣＰＵが、指定された動作モードと解像度およびフレームレートにより、この装置が動作可能な最低限の電源電圧、クロック信号の周波数を、ＲＯＭに格納された設定値を基に決定し、これら各コントローラにクロック信号や電源電圧を供給する各クロック発生器、各レギュレータの出力するクロック信号の周波数、レギュレータの出力するクロック信号の周波数、電圧値を制御することが従来行われていた（例えば、特許文献２参照）。
【特許文献１】特開平５−１１９８７６号
【特許文献２】特開２００１−２３８１９０号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したような従来の移動端末に含まれるチップ・セットは、通常、高速クロックにより動作する構成要素の消費電力は大きく、高速クロックを要する通信機能・モデム等、構成要素が多いため、消費電力が全体でなお大きくなる。
【０００８】
従来、アナログ部やアプリケーション部には高速クロックが供給されていて、その内部にある高速クロックを必要としないＩ／Ｏ部にも高速クロックが使用され、消費電力の無駄があった。
【０００９】
そこで、本発明は、消費電力を低く抑えることが出来る電子回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報のうち少なくとも１つの情報を出力する制御処理部と、前記少なくとも１つの情報をもとに、電圧設定値、クロックの周波数設定値を生成する電圧・周波数可変制御部と、前記電圧設定値に基き、前記電源の出力電圧を制御する電圧制御回路と、前記周波数設定値に基き、前記クロックの周波数を変化させるクロック周波数制御回路と、を具備した電子回路が提供される。
【００１１】
また本発明の別の一態様によれば、使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報を出力する制御処理部と、前記使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報を順次記憶すると共に順次出力する情報蓄積器と、前記情報蓄積器より読み出された前記処理負荷情報から前記実行処理時間情報、制約処理時間情報に関連して、所望の処理負荷情報を算出する所望負荷算出回路と、前記情報蓄積器からの前記実行処理時間情報と前記制約処理時間情報と前記所望負荷算出回路からの処理負荷情報が入力される負荷最適化スケジューリング部と、電圧状態値と周波数状態値により総負荷量を算出する負荷算出回路と、前記負荷算出回路の出力から推定負荷量を算出し、この推定負荷量を、前記負荷最適化スケジューリング部に供給する推定負荷量算出回路と、上限値と下限値の電圧を、前記負荷最適化スケジューリング部に供給する電圧部と、上限値と下限値の周波数を、前記負荷最適化スケジューリング部に供給する周波数部と、比較・参照情報を、前記負荷最適化スケジューリング部に供給する動作負荷マスクパターン部と、前記負荷最適化スケジュール部は、前記処理負荷情報、前記実行処理時間情報、前記制約処理時間情報、前記推定負荷量、前記上限値と下限値の電圧、前記上限値と下限値の周波数、前記比較・参照により、電圧設定値と周波数設定値を生成し、前記電圧設定値に基き、前記電源の出力電圧値を制御する電圧制御回路と、前記周波数設定値に基き、クロックの周波数値を制御するクロック周波数制御回路と、を具備した電子回路が提供される。
【００１２】
また本発明の別の一態様によれば、高速クロックを発生する高速クロック発生部と、低速クロックを発生する低速クロック発生部と、前記低速クロック発生部からの前記低速クロックにより動作する時計機能とシステム基本機能を備える電源部と、前記高速クロック発生部からの前記高速クロックにより動作するモデムと通信機能と、前記低速クロック部からの前記低速クロックにより動作する演算回路とシステム基本機能とＩ／Ｏおよび制御部を備える制御処理部と、を具備した電子回路が提供される。
【発明の効果】
【００１３】
本発明の電子回路によれば、消費電力を低く抑えることが出来る。
【発明を実施するための最良の形態】
【００１４】
本発明の一実施例に係る電子回路、例えば移動端末に含まれるチップ・セットは、図１のようなブロック図で示される。
【００１５】
高速クロック発生部４から、高速クロックが、ＲＦ部（無線部）２、アナログ部６、制御処理部８、例えば画像表示処理などを行うアプリケーション部１０等の各ブロックに供給される。
【００１６】
高速クロック発生部４からの高速クロックは、モデム動作に使われる。一方、低速クロック発生部１４からの低速クロックは、時計機能およびシステム基本機能に使われる。
【００１７】
ＲＦ部２は無線通信を行う高周波で動作する回路であり、高速クロック発生部４からの高速クロックにより動作する。
【００１８】
アナログ部６は、モデム６１、通信機能６２、音声機能６３、Ｉ／Ｏおよび制御部６４を具備する。モデム６１、通信機能６２、音声機能６３は、高速クロックでしか動作しないのに対して、Ｉ／Ｏおよび制御部６４は、低速クロック部１４からの低速クロックにより動作する。
【００１９】
アナログ部６は、具体的には、ベースバンド帯域での通信と音声処理いわゆるマイクとスピーカへの入出力する回路部である。モデム６１は、ベースバンド帯域でのＡＤ・ＤＡと変復調処理する回路部である。通信機能６２は、モデム６１の制御と送受信データとインタフェースする回路部である。音声機能６３は、音声インタフェースいわゆるマイク・スピーカへのデジタル処理データまたはアナログ信号を伝達する回路部である。Ｉ／Ｏおよび制御部６４は、制御処理部８と制御データおよび情報データを伝達する回路部である。
【００２０】
制御処理部８は、チップ・セットおよびシステムを制御するソフトウェアによる処理動作を有する回路部である。そして制御処理部８は、モデム８１、通信機能８２、演算回路８５、システム基本機能８６、Ｉ／Ｏおよび制御部８４を具備する。
【００２１】
モデム８１、通信機能８２は、高速クロックでしか動作しないのに対して、演算回路８５、システム基本機能８６、Ｉ／Ｏおよび制御部８４は、低速クロック発生部１４からの低速クロックにより動作する。尚、制御処理部８は、同様の機能を持つ処理部が複数あってもよい。
【００２２】
具体的には、モデム８１は、デジタル信号での信号処理および演算処理する回路部である。通信機能８２は、送信・受信したデータをプロトコル・ソフトウェアにしたがってデータ通信処理する回路部である。演算回路８５は、ＣＰＵなどを使用してのソフトウェア処理動作およびハードウェアにより演算する回路部である。システム基本機能８６は、タイマ動作・割込み・起動/停止・リセットなどの動作を実行する回路部である。Ｉ／Ｏおよび制御部８４は、他チップ または/および他のブロックへ信号・状態の伝達をする回路部である。
【００２３】
アプリケーション部１０は、例えば画像処理表示処理を行う回路部であり、Ｉ／Ｏおよび制御部１０４を具備する。Ｉ／Ｏおよび制御部１０４は、低速クロック発生部１４からの低速クロックにより動作する。Ｉ／Ｏおよび制御部１０４は,他チップ または/および 他のブロックへ信号・状態の伝達をする回路部である。
【００２４】
電源部１２は、チップ・セットおよびシステム内の他機能が必要とする電源を発生する機能に加えて、システム内で常に動作している機能を含む回路部である。電源部１２は、システム基本機能１２６と時計機能１２７とを具備する。システム基本機能１２６と時計機能１２７は、低速クロック発生部１４からの低速クロックにより動作する。
【００２５】
具体的には、システム基本機能１２６は、タイマ動作・割込み・起動/停止・リセットなどの動作を実行する回路部である。時計機能１２７は、時間をカウントしてシステム基準時間を発生する回路部である。
【００２６】
電源部１２は、ＲＦ部２、アナログ部６、制御処理部８、アプリケーション部１０等に電圧を供給する。
【００２７】
なお、上記チップ・セットが動作中では、システム基本機能８６，１２６は、常に動作している。
【００２８】
一般に、低速クロックにより動作する構成要素の消費電力は、高速クロックにより動作する構成要素の消費電力より小さいが、本実施例では、高速クロックで動作する構成要素と低速クロックで動作する構成要素とを選択的に振り分けているので、高速クロックで動作する構成要素は、極力限られている。このため、移動端末に含まれるチップ・セットの消費電力は小さくなる。
【００２９】
図２に、図１の制御処理部８および電源部１２に関する電子回路を示す。制御処理部８ａと制御処理部８ｂは、チップ・セットおよびシステムを制御するソフトウェアによる処理動作を持ち制御処理する回路部であり、同様の処理を行うことが可能な回路系である。ここでは、制御処理部８が、制御処理部８ａ、制御処理部８ｂと２つある場合を示す。
【００３０】
電源部１２は、第１の電圧・クロック制御回路２４と第２の電圧・クロック制御回路３４を備え、それぞれ異なる動作周波数および電圧の特性を持つ電子回路を有している。
【００３１】
第１の電圧・クロック制御回路２４は、制御処理部８ａの動作周波数および電圧の特性に準拠した第１の電圧２６とクロック周波数の第１のクロック２８を供給することが出来る。つまり、第１の制御入力端子２２から入力した情報に基いて、クロック周波数を決め、そのクロック２８の周波数で、制御処理部８ａが動作するに必要十分な電圧２６を制御処理部８ａへ供給する。
【００３２】
第２の電圧・クロック制御回路３４は、制御処理部８ｂの動作周波数および電圧の特性に準拠した第２の電圧３６とクロック周波数の第２のクロック３８を供給することが出来る。つまり、第２の制御入力端子３２から入力した情報に基いて、クロック周波数を決め、そのクロック３８の周波数で、制御処理部８ｂが動作するに必要十分な電圧３６を制御処理部８ｂへ供給する。
【００３３】
入出力端子には、他機能とのインタフェースの信号が入力し、他機能とのインタフェースの信号が出力する。
【００３４】
次に、動作例を説明する。
【００３５】
所定の処理を行う場合に必要な第１の制御処理部８ａのクロック周波数を１００ＭＨｚ、制御処理部８ｂのクロック周波数を５０ＭＨｚとする。この時、第１の電圧・クロック制御回路２４は、制御処理部８ａへ５Ｖの電圧を、第２の電圧・クロック制御回路３４は、制御処理部８ｂへ５．５Ｖの電圧を提供する。
【００３６】
別の所定の処理を行う場合に必要な制御処理部８ａのクロック周波数を２００ＭＨｚ、制御処理部８ｂのクロック周波数を１００ＭＨｚとする。この時、第１の電圧・クロック制御回路２４は、制御処理部８ａへ５．５Ｖの電圧を、第２の電圧・クロック制御回路３４は、制御処理部８ｂへ５．８Ｖの電圧を提供する。
【００３７】
したがって、それぞれの処理に必要な動作周波数と電圧を提供することにより、最適化された処理負荷を配置することができる。
【００３８】
図３に、図１の電源部１２が出力する電圧値と高速クロック部４が発生する高速クロックの周波数値または低速クロック部１４が発生する低速クロックの周波数値を制御する電子回路を示す。
【００３９】
電圧・周波数可変制御部４２は、少なくとも制御処理部８ａまたは制御処理部８ｂが供給する使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報の少なくとも１つの情報をもとに、電圧設定値、高速クロックまたは低速クロックの周波数設定値を生成する。なお、処理負荷情報、実行処理時間情報、制約処理時間情報は、リアルタイムに変化するので、ＲＯＭ化は無理であり、後述する処理により、電圧設定値や周波数設定値を構成する。
【００４０】
電圧設定値は、電圧制御回路４４に供給される。電圧制御回路４４は、電圧設定値に基き、電源部１２が出力する電圧値を変化させる。
【００４１】
周波数設定値は、クロック周波数制御回路４６に供給される。クロック周波数制御回路４６は、周波数設定値に基き、高速クロック発生部４が発生する高速クロックまたは低速クロック発生部１４が発生する低速クロックの周波数値を変化させる。
【００４２】
使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間情報、制約処理時間情報の少なくとも１つの情報をもとに、電圧設定値、高速クロックまたは低速クロックの周波数設定値を生成することが可能となるので、電源の省電力化が可能となる。
【００４３】
図４は、図３に示した電圧・周波数可変制御部４２の構成および動作を詳細に示した一具体例である。図４を参照しながら構成と動作を説明する。
【００４４】
まず、制御処理部８ａまたは８ｂから、書き換え可能なメモリ等による情報蓄積器５０に、使用状況に応じて活性化されたリアルタイムに変化する情報、例えば、処理負荷情報、実行処理時間情報、制約処理時間情報が供給される。
【００４５】
処理負荷情報とは、処理により消費する回路規模・処理に必要な動作周波数・電源電圧を含む情報である。実行処理時間情報とは、処理を行うにかかる時間の情報である。制約処理時間情報とは、決められた時間内および/または決められた開始・終了処理時間の情報である。処理負荷情報、実行処理時間情報、制約処理時間情報の少なくとも１つの情報をもとに電圧設定値、クロック（周波数）設定値を生成することも可能であるが、本実施例では、上記３つの情報をもとに電圧設定値、クロック（周波数）設定値を生成することにより、より精度の高い処理を行うことができ、更なる低消費電力化が可能となる。
【００４６】
処理負荷情報、実行処理時間情報、制約処理時間情報は、順次読み出され、実行処理時間情報、制約処理時間情報は、負荷最適化スケジューリング部５７に供給される。
【００４７】
ここで、処理負荷情報、実行処理時間情報、制約処理時間情報に関して、個々にはＲＯＭ（実動作中に更新されないメモリ）に格納できる情報である。
【００４８】
しかし、実動作上での掛かる負荷は、個々の情報ではなく、各処理の組み合わせでの負荷となり、また常時更新される状態である。従って、複雑で多々ある各処理の組み合わせ状態を事前にＲＯＭ化して格納しておくことは実際上ありえない。限られた使用用途の機器動作であれば可能な場合もあるが、本実施例は、携帯端末を想定する機器である。即ち、常時処理を行うシステム処理・通信処理（通信状態により処理負荷が変動する）・アプリケーション処理（ＭＭＩ使用頻度・動作速度に変動）と処理が多重・多様であることから、全ての状態をＲＯＭ化して、つまり事前に格納した情報を使用することができない。
【００４９】
よって、使用状況に応じて活性化されたリアルタイムの処理負荷情報、実行処理時間情報、制約処理時間情報の各情報を使用して電源の省電力化を図ることを狙いとしている。
【００５０】
次に、処理負荷情報は、所望負荷算出回路５１に供給される。所望負荷算出回路５１は、処理負荷情報から実行処理時間情報、制約処理時間情報に関連して、複数実行する同一時間上で重複したさまざまな処理情報から所望の処理負荷情報を算出し、負荷最適化スケジューリング部５７に供給する。「処理負荷情報から実行処理時間、制約処理時間に関連して」とは、例えば、同一時間上で重複する各処理すべてを加算するという動作である。
【００５１】
一方、電圧状態値と周波数状態値が、負荷算出回路５２に供給される。電圧状態値とは、現在動作中の電源電圧の状態の値であり、電源設定(監視)機能から供給される。周波数状態値とは、現在動作中の周波数の状態の値であり、周波数設定(監視)機能から供給される。電源設定(監視)機能や周波数設定(監視)機能は、制御処理部内、または、それぞれ電源部やクロック発生部に設けられる。
【００５２】
負荷算出回路５２は、電圧状態値と周波数状態値に基き、後述する図５（ａ）の総処理時間（処理１Ａ）と一番高い処理負荷（処理１Ｂ０の負荷＋処理１Ｂ１の負荷）  の積である四角形の負荷（実行可能負荷量＝現在の電源・周波数設定また状態で実行できる処理負荷の最大量）を算出する。そして、負荷算出回路５２の出力に基き、推定負荷量算出回路５３は、四角形の推定負荷量（実行可能負荷量）を生成し、負荷最適化スケジューリング部５７に供給する。
【００５３】
負荷最適化スケジュール部５７には、上記以外に、電圧（上限値・下限値）部５４から上限値と下限値の電圧，周波数（上限値・下限値）部５５から上限値と下限値の周波数，動作負荷マスクパターン部５６からの比較・参照情報等が供給される。
【００５４】
電圧の上限値・下限値は、構成する電源部にて発生する電源仕様の回路特性により決められる。周波数の上限値・下限値は実装する回路の動作仕様 および/または 特性により決められる。また、動作負荷マスクパターンはチップ・セットに対して要求する動作特性、例えば、常に一定負荷、短い時間で動作長い時間で処理なし、などにより決められる。
【００５５】
負荷最適化スケジュール部５７は、以上の情報により、上記電圧設定値、周波数設定値を生成する。電圧設定値、周波数設定値は、電圧・周波数設定値出力回路５８を介して、それぞれ図３に示される電圧制御回路４４とクロック周波数制御回路４６に供給される。
【００５６】
電圧制御回路４４は、電圧設定値に基き、電源部１２が出力する電圧値を制御する。クロック周波数制御回路４６は、周波数設定値に基き、高速クロック発生部４が発生する高速クロックの周波数値または低速クロック部１４が発生する低速クロックの周波数値を制御する。
【００５７】
図５（ａ）（ｂ）に、図１の移動端末に含まれるチップ・セットの動作の一例を示す。横軸は、時間経過を示し、縦軸は、負荷を示す。図５（ｃ）は、電圧・周波数可変制御動作を示す。上向矢印は、実行処理の指示(制御)タイミングを示し、下向矢印は、同一時間上での全処理からの負荷情報の流れ(入力)を示す。
【００５８】
第１の実施例として、図５（ａ）において、処理１Ａは、システム基本機能の動作を示す処理である。処理１Ｂ０は、通信機能の動作を示す処理である。処理１Ｂ１は、音声機能の動作を示す処理である。処理１Ｃ０は、アプリケーション処理を示す。処理１Ｄ０は、マンマシンインターフェース処理を示す。  
図５（ｂ）において、処理２Ａは、システム基本機能の動作を示す処理である。処理２Ｂ０は、通信機能の動作を示す処理である。処理２Ｂ１は、音声機能の動作を示す処理である。処理２Ｃ０は、アプリケーション処理を示す。処理２Ｄ０は、マンマシンインターフェース処理を示す。
【００５９】
実行する同一時間上のすべての処理情報を最適にスケジューリングするために処理負荷情報を事前に収集して処理負荷の最適化を得ておく。またこのとき、制約処理時間情報も併せて既知の情報として得ることができる。これにより(c)ではすべての処理負荷情報を事前に(a)および(b)より得ることとなり次回の処理を実行する直前に電圧・周波数を変化することができる。
【００６０】
処理１Ｂ０，処理１Ｂ１，処理２Ｂ０，処理２Ｂ１は、決められた時間内で処理できなければならない。処理１Ｄ０，処理２Ｄ０は、決められた時間からスタートしなければならない処理である。
【００６１】
処理１Ｃ０，処理２Ｃ０は、時間に拘束されない処理である。処理２Ｃ０と処理２Ｄ０の間に時間的余裕があるため、処理２Ｃ０を延長することによって、それだけ負荷を減少出来る。
【００６２】
なお、図５（ａ）において点線で示した四角形は、いわゆる実行できる処理の最大範囲であり，従来例は、この範囲で何のスケジューリング（周波数制御・電圧制御）をせずに処理していたことを示すものである。
【００６３】
第２の実施例として、図５（ａ）は、処理の初期状態または一例を示す。図５（ｂ）は、本願の図４のような処理を行った後の状態または一例を示す。
【００６４】
図５（ａ）（ｂ）は、どちらもスケジューリングされた動作でもよい。
【００６５】
同じ処理負荷を持つ処理に対して、高速周波数で処理を実行することにより処理時間が短くなり、低速周波数で処理を実行することにより処理時間が長くなる。同時に低速周波数動作時には高い電圧を必要とせず回路が動作することから電圧を低く設定することができる。つまり、周波数・電圧を可変することにより負荷量を持つ処理の実行時間が変化される。これらを単一の処理でなく重複した処理(負荷)にて適用し動作させる。
【００６６】
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【産業上の利用可能性】
【００６７】
本願は、電子回路、例えば例えば移動端末に含まれるチップ・セットに利用可能である。
【図面の簡単な説明】
【００６８】
【図１】電子回路、例えば移動端末に含まれるチップ・セットの一実施例を示すブロック図である。
【図２】図１の制御処理器８ａ、制御処理器８ｂまたは電源部１２に関する電子回路を示すブロック図である。
【図３】図１の電源部１２が出力する電圧値と高速クロック部４が発生する高速システムクロックの周波数値または低速クロック部１４が発生する低速クロックの周波数値を制御する電子回路を示すブロック図である。
【図４】図３に示した電圧・周波数可変制御部の構成および動作を詳細に示した一具体例のブロック図である。
【図５】図１の移動端末を含むチップ・セットの動作を示す図である。
【符号の説明】
【００６９】
２・・ＲＦ部（無線部）
４・・高速クロック発生部
６・・アナログ部
８（８ａ、８ｂ）・・制御処理部
１０・・アプリケーション部
１２・・電源部
１４・・低速クロック発生部
４２・・電圧・周波数可変制御部
４４・・電圧制御部
４６・・クロック周波数制御部
【図１】
2006178854.tif 000003
【図２】
2006178854.tif 000004
【図３】
2006178854.tif 000005
【図４】
2006178854.tif 000006
【図５】
2006178854.tif 000007