(57)【要約】【課題】  温度依存性の僅少な電圧を素子に印加して定電流を出力する際、素子の温度依存性を相殺することの可能な定電流回路、および定電流生成方法を提供すること。【解決手段】  第１電流設定部に温度依存性が僅少なバイアス電圧が印加されて生成される、第１の温度依存性を示す電流と、第２電流設定部に温度依存性が僅少なバイアス電圧が印加されて生成される、第２の温度依存性を示す電流とが、加算されて温度依存性の僅少な定電流となって出力される。温度依存性が僅少なバイアス電圧を、抵抗成分を有する電流設定部に印加して電流生成する際、抵抗成分に温度依存性がある場合にも、互いに逆の温度依存性を有する第１および第２電流設定部を並列接続してバイアス電圧を印加し、生成される電流を加算してやれば、個々の電流設定部が有する温度依存性が相殺され、温度依存性の僅少な定電流を出力することができる。【選択図】  図１
2006277360.tif 000002
【特許請求の範囲】
【請求項１】
径路電流の温度依存性が、第１の温度依存性を示す第１電流設定部と、
前記第１電流設定部と並列接続され、前記第１の温度依存性とは逆の温度依存性である第２の温度依存性を示す第２電流設定部とを備え、
温度依存性が僅少なバイアス電圧が印加され、前記第１電流設定部および前記第２電流設定部より生成される電流が加算されて出力されることを特徴とする定電流回路。
【請求項２】
前記第１および第２電流設定部のうち少なくとも何れか一方は、ＭＯＳトランジスタを備え、
該ＭＯＳトランジスタは、ゲート電圧に応じてドレイン電流の温度依存性が調整されることを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記第１および第２電流設定部のうち一方は、抵抗素子を備えて構成されることを特徴とする請求項２に記載の定電流回路。
【請求項４】
前記第１および第２電流設定部のうち一方は、直列接続された複数の前記抵抗素子を備え、
前記ＭＯＳトランジスタの前記ゲート電圧は、前記バイアス電圧の前記抵抗素子による分圧に基づき供給されることを特徴とする請求項２に記載の定電流回路。
【請求項５】
前記第１電流設定部は、前記第１の温度依存性を示す領域で前記ゲート電圧が印加された第１ＭＯＳトランジスタを備え、
前記第２電流設定部は、前記第２の温度依存性を示す領域で前記ゲート電圧が印加された第２ＭＯＳトランジスタを備えることを特徴とする請求項２に記載の定電流回路。
【請求項６】
前記第１電流設定部は、直列接続された複数の前記第１ＭＯＳトランジスタを備え、
前記第２ＭＯＳトランジスタの前記ゲート電圧は、前記バイアス電圧の前記第１ＭＯＳトランジスタによる分圧に基づき供給されることを特徴とする請求項２に記載の定電流回路。
【請求項７】
第１の温度依存性を示す第１電流を生成すると共に、前記第１の温度依存性とは逆の第２の温度依存性を示す第２電流を生成し、
前記第１電流と前記第２電流とが加算されて出力されることを特徴とする定電流生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流の生成に関するものであり、特に、温度依存性の僅少な定電流特性を有する定電流回路、および定電流生成方法に関するものである。
【背景技術】
【０００２】
図６に従来技術による定電流回路を示す。所定電圧Ｖ０と接地電位との間に抵抗素子Ｒ１、Ｒ２が直列接続され、その分圧点がアンプの一方の入力端子に接続されている。アンプの他方の入力端子はＮＭＯＳトランジスタＮ１のソース端子に接続され、ＮＭＯＳトランジスタＮ１のソース端子は抵抗素子Ｒ３を介して接地電位に接続されている。ＮＭＯＳトランジスタＮ１のゲート端子がアンプの出力端子に接続されている。ＮＭＯＳトランジスタＮ１のドレイン端子が定電流回路の出力端子である。
【０００３】
所定電圧Ｖ０が抵抗素子Ｒ１、Ｒ２により分圧され、分圧点の分圧電圧Ｖ１がアンプに入力される（Ｖ１＝Ｖ０×Ｒ２／（Ｒ１＋Ｒ２））。アンプの出力信号がＮＭＯＳトランジスタＮ１のゲート端子に印加され、そのソース端子の電圧がアンプの他方の入力端子にフィードバックされていることにより、アンプの入力端子間は略同電圧になる。すなわち、ＮＭＯＳトランジスタＮ１のソース端子の電圧Ｖ２は分圧電圧Ｖ１に略等しくなるように制御される（Ｖ２＝Ｖ１）。電圧Ｖ２が抵抗素子Ｒ３に印加されることにより、出力電流Ｉが確定する（Ｉ＝Ｖ２／Ｒ３）。
【０００４】
ここで、電圧Ｖ２は、分圧電圧Ｖ１に略等しく所定電圧Ｖ０を抵抗素子Ｒ１、Ｒ２により分圧した電圧である（Ｖ２＝Ｖ１＝Ｖ０×Ｒ２／（Ｒ１＋Ｒ２））。所定電圧Ｖ０を不図示の定電圧生成回路等で生成される温度依存性の僅少な電圧であるとすれば、抵抗素子Ｒ１、Ｒ２の抵抗値が温度依存性を有しているとしても、抵抗値の比により生成される分圧電圧Ｖ１は温度依存性が相殺された特性とすることができる。これにより、温度依存性が僅少な電圧Ｖ２を抵抗素子Ｒ３に印加して得られる出力電流Ｉを定電流回路の出力電流とすることができる。
【０００５】
特許文献１には、バイポーラトランジスタを備えて構成される定電流発生回路が開示されている。バイポーラトランジスタの温度依存性とは逆の温度依存性を有する抵抗素子を備えて、出力電流における温度依存性を相殺する技術が開示されている。所定の温度依存性を有するバイポーラトランジスタのベース・エミッタ間電圧に応じた電圧を、抵抗値が逆の温度依存性を有する抵抗素子に印加することにより、抵抗素子に流れる電流の温度依存性を相殺するものである。
【０００６】
【特許文献１】実公平７−４９５３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図６に示した定電流回路では、抵抗素子Ｒ３に印加される電圧Ｖ２については温度依存性を僅少とすることはできるものの、抵抗素子Ｒ３が温度依存性を有していれば、出力電流Ｉは温度依存性を有してしまうという問題がある。
【０００８】
特許文献１では、抵抗素子の温度依存性による抵抗値の変化を、抵抗素子に印加する電圧値の温度依存性により相殺して、出力電流の温度依存性を相殺するものである。これに対して図６の定電流回路では、抵抗素子Ｒ３に印加される電圧Ｖ２は温度依存性が僅少なところ、抵抗素子Ｒ３の温度依存性により出力電流Ｉが変化してしまう。温度依存性の僅少な電圧Ｖ２が供給される図６の定電流回路に特許文献１の手段を適用することはできない。
【０００９】
本発明は前記背景技術の課題に鑑みてなされたものであり、温度依存性の僅少な電圧を素子に印加して定電流を出力する際、素子の温度依存性を相殺することの可能な定電流回路、および定電流生成方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明に係る定電流回路は、径路電流の温度依存性が、第１の温度依存性を示す第１電流設定部と、第１電流設定部と並列接続され、第１の温度依存性とは逆の温度依存性である第２の温度依存性を示す第２電流設定部とを備え、温度依存性が僅少なバイアス電圧が印加され、第１電流設定部および第２電流設定部より生成される電流が加算されて出力されることを特徴とする。
【００１１】
本発明の定電流回路では、第１電流設定部に温度依存性が僅少なバイアス電圧が印加されて生成される、第１の温度依存性を示す電流と、第２電流設定部に温度依存性が僅少なバイアス電圧が印加されて生成される、第２の温度依存性を示す電流とが、加算されて温度依存性の僅少な定電流となって出力される。
【００１２】
また、本発明に係る定電流生成方法は、第１の温度依存性を示す第１電流を生成すると共に、第１の温度依存性とは逆の第２の温度依存性を示す第２電流を生成し、第１電流と第２電流とが加算されて出力されることを特徴とする。
【００１３】
本発明の定電流生成方法では、第１の温度依存性を示す第１電流と、第１の温度依存性とは逆の第２の温度依存性を示す第２電流とが、加算されて温度依存性の僅少な定電流となって出力される。
【発明の効果】
【００１４】
本発明によれば、温度依存性が僅少なバイアス電圧を、抵抗成分を有する電流設定部に印加して電流生成する際、抵抗成分に温度依存性がある場合にも、互いに逆の温度依存性を有する第１および第２電流設定部を並列接続してバイアス電圧を印加し、生成される電流を加算してやれば、個々の電流設定部が有する温度依存性が相殺され、温度依存性の僅少な定電流を出力することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の定電流回路および定電流生成方法について具体化した実施形態を図１乃至図５に基づき図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明の第１実施形態の定電流回路である。図６に示す定電流回路に加えて、抵抗素子Ｒ３に並列にＮＭＯＳトランジスタＮ２が接続されている。ＮＭＯＳトランジスタＮ２のゲート端子にはバイアス電圧ＶＢ１が印加されている。
【００１７】
図６の場合と同様に、アンプＡ１により電圧Ｖ２は電圧Ｖ１に略等しい電圧に固定されており、抵抗素子Ｒ３には電流Ｉ１（＝Ｖ２／Ｒ３）が流れる。また、ＮＭＯＳトランジスタＮ２についても、各端子への印加電圧が固定されており、所定のドレイン電流Ｉ２が流れる。抵抗素子Ｒ３とＮＭＯＳトランジスタＮ２とが並列接続されており、ＮＭＯＳトランジスタＮ１を介して出力電流Ｉが出力される。これにより、電流Ｉ１とドレイン電流Ｉ２とが加算されて出力電流Ｉが得られる構成である。
【００１８】
ここで、抵抗素子Ｒ３が半導体製造プロセスで形成される拡散抵抗である場合を考える。拡散抵抗は、その抵抗値が温度に対して正の依存性を有することが一般的である。すなわち、温度の上昇に伴い抵抗値が増大する特性を有している。
【００１９】
抵抗素子Ｒ３に拡散抵抗を使用する場合、抵抗値が正の温度依存性をするため、略一定の電圧である電圧Ｖ２が印加される際の電流Ｉ１は、負の温度依存性を有する。温度と共に電流値が減少することとなる。電流Ｉ１の負の温度依存性を相殺するために、ＮＭＯＳトランジスタＮ２においては、ドレイン電流Ｉ２について正の温度依存性を持たせることが必要となる。
【００２０】
ＮＭＯＳトランジスタのソース端子に対するゲート電圧ＶＧＳとドレイン電流ＩＤの関係を図２に示す。図２では、ドレイン電流ＩＤの平方根を縦軸としている。図２の特性図は、飽和領域での特性を示している。図から明らかなように、ＮＭＯＳトランジスタのゲート電圧ＶＧＳに対するドレイン電流ＩＤ特性は、所定電流値を起点として、低電流域においては、温度Ｔに対してドレイン電流ＩＤが増加する正の温度依存性を有し、高電流域においては、温度Ｔに対してドレイン電流ＩＤが減少する負の温度依存性を有する。
【００２１】
図２に示す温度依存性を奏する特性は、下記に示すドレイン電流式により、キャリア移動度μ（Ｔ）における温度依存性と、閾値電圧ＶＴ（Ｔ）における温度依存性とに基づいて、デバイスの製造上または／および構造上の特性に応じて決定される。
【００２２】
ＭＯＳトランジスタの飽和領域におけるドレイン電流を示す式は、ＭＯＳトランジスタのチェネル長Ｌ、チャネル幅Ｗ、ゲート酸化膜による容量値Ｃｏｘとすれば、
【数１】
2006277360.tif 000003
・・・（１）
である。
【００２３】
式（１）の両辺に対して平方根を求め、式を整理すると、
【数２】
2006277360.tif 000004
・・・（２）
図２は、ドレイン電圧ＶＤＳがゲート電圧ＶＧＳと同電圧であり（ＶＤＳ＝ＶＧＳ）、バックゲートバイアスＶＳＢは印加されていない（ＶＳＢ＝０）条件で、式（２）を図示したものである。
【００２４】
ここで、移動度μ（Ｔ）と閾値電圧ＶＴ（Ｔ）は、温度Ｔに対して負の依存性を有することが一般的に知られている。したがって、式（２）により以下の特性となる。
【００２５】
ドレイン電流ＩＤが低電流域にある場合、ゲート電圧ＶＧＳも低電圧域にある。このため、（ＶＧＳ−ＶＴ（Ｔ））の項において閾値電圧ＶＴ（Ｔ）の温度依存性がドレイン電流ＩＤの温度依存性に反映されることとなる。閾値電圧ＶＴ（Ｔ）が負の温度依存性を有することから、（ＶＧＳ−ＶＴ（Ｔ））の項は正の温度依存性を有する。これにより、低電流域では、ドレイン電流ＩＤは正の温度依存性を奏することとなる。
【００２６】
ドレイン電流ＩＤが高電流域にある場合、ゲート電圧ＶＧＳも高電圧域にある。このため、（ＶＧＳ−ＶＴ（Ｔ））の項において閾値電圧ＶＴ（Ｔ）の温度依存性が見えにくくなり、ドレイン電流ＩＤの温度依存性には反映されなくなる。これに対して、移動度μ（Ｔ）の温度依存性がドレイン電流ＩＤに反映されることとなる。これにより、高電流域では、ドレイン電流ＩＤは負の温度依存性を奏することとなる。
【００２７】
図１の定電流回路において、出力電流Ｉ、電流Ｉ１、電圧Ｖ２、および抵抗素子Ｒ３の抵抗値における温度依存性等の条件に応じて、ドレイン電流Ｉ２とその温度依存性が決定される。式（２）において、バイアス電圧ＶＢ１は図２のゲート電圧ＶＧＳに該当する。チャネル幅Ｗ、チャネル長Ｌ、およびバイアス電圧ＶＢ１を調整することにより、所望の電流値および温度依存性を有するドレイン電流Ｉ２を得ることができる。バイアス電圧ＶＢ１は、上記の条件に応じた固定電圧となる。不図示の定電圧生成回路において生成することが可能である他、所定電圧Ｖ０と接地電位との間に直列接続された抵抗素子Ｒ１、Ｒ２により、または／および必要に応じて更に抵抗素子を接続することにより、所定電圧Ｖ０を分圧して得ることができる。
【００２８】
抵抗素子Ｒ３が拡散抵抗であり、抵抗値について正の温度依存性を有する場合には、電流Ｉ１は負の温度依存性を有する。この場合、ＮＭＯＳトランジスタＮ２は、ドレイン電流Ｉ２について正の温度依存性を有する低電流域を選択することにより、電流Ｉ１とドレイン電流Ｉ２との和である出力電流Ｉにおける温度依存性は僅少なものとなる。
【００２９】
負の温度依存性を示す電流Ｉ１を生成すると共に、正の温度依存性を示すドレイン電流Ｉ２を生成し、これらを加算することにより出力電流Ｉとしてやれば、出力される出力電流Ｉは温度依存性を僅少なものとすることができる。
【００３０】
図３は、第１実施形態の変形例である。図１の抵抗素子Ｒ３に代えて直列に接続された抵抗素子Ｒ３、Ｒ４を備えており、抵抗素子Ｒ３、Ｒ４の接続点がＮＭＯＳトランジスタＮ２のゲート端子に接続されている。抵抗素子Ｒ３、Ｒ４とに電圧Ｖ２が印加されることにより、電流Ｉ１が流れると共に、電圧Ｖ２が抵抗素子Ｒ３、Ｒ４との分圧されることにより、接続点からバイアス電圧ＶＢ１（＝Ｖ２×Ｒ４／（Ｒ３＋Ｒ４））が出力される。
【００３１】
この場合、抵抗素子Ｒ３と抵抗素子Ｒ４とは、同一材料で構成されることが好ましい。これにより、温度依存性が僅少な電圧Ｖ２を抵抗素子Ｒ３、Ｒ４の比によって分圧してバイアス電圧ＶＢ１が生成されるため、バイアス電圧ＶＢ１の温度依存性も僅少となる。
【００３２】
出力電流Ｉ、電流Ｉ１、電圧Ｖ２、および抵抗素子Ｒ３、Ｒ４の抵抗値における温度依存性等の条件に応じて、ドレイン電流Ｉ２とその温度依存性が決定される。また、電圧Ｖ２と抵抗素子Ｒ３、Ｒ４の抵抗比とに応じてバイアス電圧ＶＢ１が決定されるので、式（２）より、チャネル幅Ｗ、およびチャネル長Ｌを調整することにより、所望の電流値および温度依存性を有するドレイン電流Ｉ２を得ることができる。
【００３３】
抵抗素子Ｒ３、Ｒ４が拡散抵抗であり、抵抗値について正の温度依存性を有する場合に、ＮＭＯＳトランジスタＮ２において、ドレイン電流Ｉ２について正の温度依存性を有する低電流域を選択することにより、電流Ｉ１とドレイン電流Ｉ２との和である出力電流Ｉにおける温度依存性は僅少なものとなる。
【００３４】
図３の変形例では、バイアス電流ＶＢ１が、ＮＭＯＳトランジスタＮ２に並列接続される抵抗素子Ｒ３、Ｒ４により分圧して得られるため、バイアス電圧ＶＢ１をＮＭＯＳトランジスタＮ２の近傍にて生成することができ、ゲート端子へのバイアス電圧ＶＢ１の供給について長大な配線を引き回す必要もなく好都合である。
【００３５】
図４は、第２実施形態の定電流回路である。図１の抵抗素子Ｒ３に代えてＮＭＯＳトランジスタＮ３を備えている。ＮＭＯＳトランジスタＮ３のゲート端子にはバイアス電圧ＶＢ２が印加されている。
【００３６】
第１実施形態（図１）の場合と同様に、アンプＡ１により電圧Ｖ２は電圧Ｖ１に略等しい電圧に固定されている。ＮＭＯＳトランジスタＮ２およびＮＭＯＳトランジスタＮ３は、各端子への印加電圧が固定されており、所定のドレイン電流Ｉ２およびＩ１が流れる。ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮ３とは並列接続されており、ＮＭＯＳトランジスタＮ１を介して出力電流Ｉが出力される。これにより、ドレイン電流Ｉ１とドレイン電流Ｉ２とが加算されて出力電流Ｉが得られる構成である。
【００３７】
ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮ３とを並列に接続し、各々を図２に示すドレイン電流ＩＤの温度依存特性において、互いに逆の依存性を有する領域に設定してやれば、ドレイン電流Ｉ２とドレイン電流Ｉ１との和である出力電流Ｉとして、温度依存性の僅少な特性を得ることができる。
【００３８】
出力電流Ｉ、および電圧Ｖ２に応じて出力電流Ｉにおける温度依存性が僅少なものとなるように、ＮＭＯＳトランジスタＮ２、Ｎ３の各々にドレイン電流Ｉ２、Ｉ１を割り振ると共に、ドレイン電流Ｉ２、Ｉ１の温度依存性を調整する必要がある。式（２）に基づき、バイアス電圧ＶＢ１、ＶＢ２を調整すると共に、ＮＭＯＳトランジスタＮ２、Ｎ３のチャネル幅Ｗ、およびチャネル長Ｌを調整する。バイアス電圧ＶＢ１、ＶＢ２は、不図示の定電圧生成回路において生成することが可能である他、所定電圧Ｖ０と接地電位との間に直列接続された抵抗素子Ｒ１、Ｒ２により、または／および必要に応じて更に抵抗素子を接続することにより、所定電圧Ｖ０を分圧して得ることができる。
【００３９】
流れる電流に対して互いに逆の温度依存性を有するＮＭＯＳトランジスタ等の素子を、並列に接続して両電流を加算して出力電流Ｉとしてやれば、出力電流Ｉにおいて温度依存性を相殺することができる。温度依存性の僅少な出力電流Ｉを得ることができる。
【００４０】
図５は、第２実施形態の変形例である。図４のＮＭＯＳトランジスタＮ３に代えて直列に接続されたＮＭＯＳトランジスタＮ３１、Ｎ３２を備えており、ＮＭＯＳトランジスタＮ３１、Ｎ３２の接続点がＮＭＯＳトランジスタＮ２のゲート端子に接続されている。ＮＭＯＳトランジスタＮ３１、Ｎ３２のゲート端子は所定電圧Ｖ０に接続されている。また、ＮＭＯＳトランジスタＮ３１のドレイン端子には電圧Ｖ２が印加される。これにより、ＮＭＯＳトランジスタＮ３１、Ｎ３２を介してドレイン電流Ｉ１が流れると共に、電圧Ｖ２が分圧されて、ＮＭＯＳトランジスタＮ２のゲート端子にバイアス電圧ＶＢ１が印加される。
【００４１】
出力電流Ｉ、および電圧Ｖ２に応じて出力電流Ｉにおける温度依存性が僅少なものとなるように、ＮＭＯＳトランジスタＮ２、およびＮ３１、Ｎ３２の各々にドレイン電流Ｉ２、Ｉ１を割り振ると共に、ドレイン電流Ｉ２、Ｉ１の温度依存性を調整する必要がある。ここで、ＮＭＯＳトランジスタＮ３１、Ｎ３２へのバイアス電圧は所定電圧Ｖ０である。ＮＭＯＳトランジスタＮ３１、Ｎ３２のトランジスタサイズを調整して、ＮＭＯＳトランジスタＮ２へのバイアス電圧ＶＢ１を調整すると共に、ＮＭＯＳトランジスタＮ２、Ｎ３１、Ｎ３２のチャネル幅Ｗ、およびチャネル長Ｌを調整する。
【００４２】
図５の変形例では、バイアス電流ＶＢ１が、ＮＭＯＳトランジスタＮ２に並列接続されるＮＭＯＳトランジスタＮ３１、Ｎ３２により分圧して得られるため、バイアス電圧ＶＢ１をＮＭＯＳトランジスタＮ２の近傍にて生成することができ、ゲート端子へのバイアス電圧ＶＢ１の供給について長大な配線を引き回す必要もなく好都合である。
【００４３】
以上詳細に説明したとおり、本実施形態に係る定電流回路、および定電流生成方法によれば、温度依存性が僅少なバイアス電圧を、抵抗素子やＭＯＳトランジスタ等の抵抗成分を有する電流設定部に印加して電流生成する際、抵抗成分に温度依存性がある場合にも、互いに逆の温度依存性を有する第１および第２電流設定部を並列接続してバイアス電圧を印加して電流を加算するので、個々の電流設定部が有する温度依存性が相殺され、温度依存性の僅少な定電流を出力することができる。
【００４４】
ここで、第１実施形態における抵抗素子Ｒ３または抵抗素子Ｒ３、Ｒ４と、ＮＭＯＳトランジスタＮ２（図１、図３）、およびＮＭＯＳトランジスタＮ３またはＮＭＯＳトランジスタＮ３１、Ｎ３２と、ＮＭＯＳトランジスタＮ２（図４、図５）が、第１電流設定部と第２電流設定部との一例である。
【００４５】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、抵抗素子Ｒ３、Ｒ４について、拡散層により構成され抵抗値が正の温度依存性を有するものとして説明したが、本発明はこれに限定されるものではない。拡散層または拡散層以外の材料で構成され、抵抗値が負の温度依存性を有し電流Ｉ１が正の温度依存性を有する抵抗素子に対しても、ドレイン電流Ｉ２が負の温度依存性を有するＮＭＯＳトランジスタを調整することができる。
また、式（１）、（２）および図２では、ＮＭＯＳトランジスタにおける飽和領域での特性について、移動度μ（Ｔ）と閾値電圧ＶＴ（Ｔ）に基づいて、ドレイン電流ＩＤの温度依存性があることを説明したが、非飽和領域においても同様な温度依存性を奏することは言うまでもない。即ち、ＮＭＯＳトランジスタの非飽和領域でのドレイン電流は、ドレイン電圧ＶＤＳとして、
【数３】
2006277360.tif 000005
・・・（３）
と表わされる。式（３）では、式（２）と同様に移動度μ（Ｔ）と閾値電圧ＶＴ（Ｔ）とがドレイン電流ＩＤに寄与している。ドレイン電流ＩＤにおける電流域に応じて、移動度μ（Ｔ）と閾値電圧ＶＴ（Ｔ）との何れかの寄与が支配的になり、ドレイン電流ＩＤの温度依存性が変化することとなる。但し、式（３）より明らかなように、非飽和領域では、ドレイン電流ＩＤは、ゲート電圧ＶＧＳに加えてドレイン電圧ＶＤＳに応じて電流値が変化することに注意を要する。本実施形態にあるように、ＭＯＳトランジスタのドレイン端子に、一定の電圧Ｖ２が印加される構成においては、非飽和領域での使用も可能である。
また、実施形態では、ＮＭＯＳトランジスタを例にとり説明したが、ＰＭＯＳトランジスタにより構成することも可能である。この場合、ゲート端子をバイアスするバイアス電圧が低電圧ほど高電流域となることを除いて、ＮＭＯＳトランジスタについて、式（２）および図２に基づいてドレイン電流の温度依存性を調整した場合と同様に調整を行なうことができる。更に、ＮＭＯＳトランジスタとＰＭＯＳトランジスタを混在して構成することも可能である。
【図面の簡単な説明】
【００４６】
【図１】第１実施形態の回路図である。
【図２】ＭＯＳトランジスタの温度特性を示す図である。
【図３】第１実施形態の変形例を示す図である。
【図４】第２実施形態の回路図である。
【図５】第２実施形態の変形例を示す図である。
【図６】背景技術における定電流回路である。
【符号の説明】
【００４７】
Ａ１      アンプ
Ｎ１、Ｎ２、Ｎ３、Ｎ３１、Ｎ３２      ＮＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４      抵抗素子
ＶＢ１、ＶＢ２      バイアス電圧
【図１】
2006277360.tif 000006
【図２】
2006277360.tif 000007
【図３】
2006277360.tif 000008
【図４】
2006277360.tif 000009
【図５】
2006277360.tif 000010
【図６】
2006277360.tif 000011