(57)【要約】【課題】  複数のプロセッサのテストを効率良く行うテスト装置を提供する。【解決手段】  複数のプロセッサを同時にテストするために、テスト対象のプロセッサ毎のテストデータを記憶しておくテストデータ記憶手段と、テスト結果のデータを記憶するテスト結果データ記憶手段と、テスト対象のプロセッサとの間で信号の送受信を行うための通信経路を選択する選択手段とを備えたテスト装置におけるプロセッサテスト方法であって、テスト結果データを受信する受信過程は、送信過程で複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データをテスト結果データ記憶手段へ記憶する。【選択図】    図２
2006172091.tif 000002
【特許請求の範囲】
【請求項１】
複数のプロセッサを同時にテストするために、テスト対象のプロセッサ毎のテストデータを記憶しておくテストデータ記憶手段と、テスト結果のデータを記憶するテスト結果データ記憶手段と、テスト対象のプロセッサとの間で信号の送受信を行うための通信経路を選択する選択手段とを備えたテスト装置におけるプロセッサテスト方法であって、
前記テストデータ記憶手段からテストデータを読み出す読み出し過程と、
前記読み出したテストデータに基づいて、該テストデータを送信するプロセッサを前記選択手段により選択する選択過程と、
選択したプロセッサに対して、前記読み出したテストデータを送信する送信過程と、
前記プロセッサからテスト結果データを受信して、前記テスト結果データ記憶手段へ受信したテスト結果データを記憶する受信過程と
を有し、
前記受信過程は、前記送信過程で複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データを前記テスト結果データ記憶手段へ記憶すること
を特徴とするプロセッサテスト方法。
【請求項２】
複数のプロセッサを同時にテストするために、テスト対象のプロセッサ毎のテストデータを記憶しておくテストデータ記憶手段と、テスト結果のデータを記憶するテスト結果データ記憶手段と、テスト対象のプロセッサとの間で信号の送受信を行うための通信経路を選択する選択手段とを備えたテスト装置上で動作するテスト実行プログラムであって、
前記テストデータ記憶手段からテストデータを読み出す読み出し処理と、
前記読み出したテストデータに基づいて、該テストデータを送信するプロセッサを前記選択手段により選択する選択処理と、
選択したプロセッサに対して、前記読み出したテストデータを送信する送信処理と、
前記プロセッサからテスト結果データを受信して、前記テスト結果データ記憶手段へ受信したテスト結果データを記憶する受信処理と
をコンピュータに行わせ、
前記受信処理は、前記送信処理で複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データを前記テスト結果データ記憶手段へ記憶すること
を特徴とするテスト実行プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のプロセッサのテストを効率良く行うことができるプロセッサテスト方法及びテスト実行プログラムに関する。
【背景技術】
【０００２】
複数のプロセッサのテストを実行する場合、各プロセッサとテスト装置との間に通信経路を設け、プロセッサに対して、テスト装置からテストデータを送信し、テストデータを受信したプロセッサは、受信したテストデータに基づいてテストを実行して、テストの結果のデータをテスト装置に送信し、このテスト結果データをテスト装置が受信するというテスト手順を各プロセッサに対して順番に行う方法が知られている。
また、複数のプロセッサをテストする従来技術として、デバッグ時のデータ設定に要するクロック数の増大や外部端子の増加を防止することができる半導体集積回路が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００２−３７８０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の各プロセッサのテストを順に行う方法は、１番目のプロセッサに対して、テストデータを送信し、プロセッサにおけるテストが終了した後にプロセッサから送信されるテスト結果データを受信し、２番目のプロセッサのテストを行うという手順で行う方法であったため、テストの効率が悪く、例えば何番目かのプロセッサに問題がありテスト結果データを受信することができない場合などは、テスト時間が長くなるという問題がある。
【０００４】
本発明は、このような事情に鑑みてなされたもので、複数のプロセッサのテストを効率良く行うことができるプロセッサテスト方法及びテスト実行プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、複数のプロセッサを同時にテストするために、テスト対象のプロセッサ毎のテストデータを記憶しておくテストデータ記憶手段と、テスト結果のデータを記憶するテスト結果データ記憶手段と、テスト対象のプロセッサとの間で信号の送受信を行うための通信経路を選択する選択手段とを備えたテスト装置におけるプロセッサテスト方法であって、前記テストデータ記憶手段からテストデータを読み出す読み出し過程と、前記読み出したテストデータに基づいて、該テストデータを送信するプロセッサを前記選択手段により選択する選択過程と、選択したプロセッサに対して、前記読み出したテストデータを送信する送信過程と、前記プロセッサからテスト結果データを受信して、前記テスト結果データ記憶手段へ受信したテスト結果データを記憶する受信過程とを有し、前記受信過程は、前記送信過程で複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データを前記テスト結果データ記憶手段へ記憶することを特徴とする。
【０００６】
本発明は、複数のプロセッサを同時にテストするために、テスト対象のプロセッサ毎のテストデータを記憶しておくテストデータ記憶手段と、テスト結果のデータを記憶するテスト結果データ記憶手段と、テスト対象のプロセッサとの間で信号の送受信を行うための通信経路を選択する選択手段とを備えたテスト装置上で動作するテスト実行プログラムであって、前記テストデータ記憶手段からテストデータを読み出す読み出し処理と、前記読み出したテストデータに基づいて、該テストデータを送信するプロセッサを前記選択手段により選択する選択処理と、選択したプロセッサに対して、前記読み出したテストデータを送信する送信処理と、前記プロセッサからテスト結果データを受信して、前記テスト結果データ記憶手段へ受信したテスト結果データを記憶する受信処理とをコンピュータに行わせ、前記受信処理は、前記送信処理で複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データを前記テスト結果データ記憶手段へ記憶することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、複数のプロセッサのテストを効率良く行うことができるため、テスト時間を大幅に短縮することができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態によるテスト装置を図面を参照して説明する。図１は同実施形態の構成を示すブロック図である。この図において、符号１〜３、ｎは、テスト対象のＣＰＵ（Central Processing Unit）を搭載した機器（以下、ＣＰＵ１、ＣＰＵ２、ＣＰＵ３、ＣＰＵｎと称する）であり、例えば、複写、印刷、ＦＡＸ送受信、画像読み取り等の機能を有する複合機（画像形成装置）である。符号４は、ＣＰＵ１〜ｎのテストを行うためにコンピュータで構成されたテスト装置である。符号５は、各ＣＰＵ毎のテストデータがテストする順に記憶されたテストデータ記憶部である。符号６は、テストデータに基づいてテスト対象のＣＰＵにおいてテストを行った結果得られるテスト結果のデータを記憶するテスト結果記憶部である。符号７は、テスト装置４から送信されるテスト信号をテスト対象のＣＰＵを選択して送信するとともに、複数のテスト対象のＣＰＵから送信されるテスト結果の信号を選択してテスト装置４へ送信するセレクタである。
【０００９】
次に、図２を参照して、図１に示すテスト装置４の動作を説明する。まず事前準備として、試験者は、各ＣＰＵ１〜ｎとセレクタ７との間の信号線を接続し、セレクタ７とテスト装置４の信号線を接続する。そして、試験者は、テスト装置４においてテスト実行の操作を行う。これを受けて、テスト装置４は、テストデータ記憶部５からテストデータを読み込む（ステップＳ１）。テスト装置４は、テストデータを最後まで読み込むまで処理を繰り返し行う（ステップＳ２）。
【００１０】
次に、テスト装置４は、読み込んだテストデータに含まれているテストデータの送信先を識別するデータに基づき、セレクタ７により信号の送信先を選択する（ステップＳ３）。そして、テスト装置４は、読み込んだテストデータに基づくテスト信号を、先に選択した送信先へ送信する（ステップＳ４）。続いて、テスト装置４は、既にテスト信号を送信したＣＰＵからテスト結果の送信が行われたか否かを確認するため、セレクタ７によりテスト信号を送信済みのＣＰＵを選択してテスト結果の受信を試みる（ステップＳ５）。ただし、テスト結果の受信を試みるのは、既にテストデータを送信済みでかつテスト結果を受信していないＣＰＵのみであり、テストデータを未だ送信していないＣＰＵと、既にテスト結果を受信済みのＣＰＵは、受信を試みる処理の対象外である。
【００１１】
次に、テスト装置４は、テスト結果の信号の受信が１つでもできたか否かを判定し（ステップＳ６）、１つもテスト結果の信号を受信できなかった場合は、ステップＳ１へ戻り、テスト信号を送信する処理を続行する。これにより、ＣＰＵ１〜ｎに対して順にテスト信号が送信されることになる。
【００１２】
一方、テスト結果の信号を受信できた場合、テスト装置４は、受信したテスト結果信号に基づくテスト結果データをテスト結果記憶部６へ保存する（ステップＳ７）。そして、テスト装置４は、受信したテスト結果に基づいて、テスト実行が正常に行われた否かを判定する（ステップＳ８）。テスト結果が正常であればステップＳ１へ戻り処理を繰り返す。テスト結果が異常を示すデータであれば、テスト装置４は、テスト結果が異常であったＣＰＵに対して異常発生時の処理を実行し、ステップＳ１へ戻る。
【００１３】
そして、テスト装置４は、テストデータ記憶部５に記憶されているテストデータの最後が読み込まれるまで、処理を繰り返し実行し、テストデータを最後まで読み込み、全てのＣＰＵに対してテスト信号を送信した時点で、全てのＣＰＵからテスト結果を受信したか否かを判定しながら（ステップＳ１０）、全てのテスト結果を受信するまで、テスト結果受信動作を続行する。
【００１４】
次に、図３を参照して、テスト信号とテスト結果の送受信タイミングの一例を説明する。図３においては、説明を簡単にするために３つのＣＰＵ１〜３に対してテスト信号を送信し、それぞれからテスト結果を受信するタイミングを説明する。まず、テスト装置４は、テスト信号をＣＰＵ１へ送信する（ステップＳ４１）。この送信ステップは、図２に示すステップＳ４に相当する。このテスト信号は、ＣＰＵ１が受信する（ステップＳ１１）。ＣＰＵ１は、このテスト信号を受信し、テストを実行する（ステップＳ１２）。
【００１５】
ＣＰＵ１がテストを実行している間に、テスト装置４においてはテスト結果受信ステップ（ステップＳ５）が実行されるが、ＣＰＵ１からテスト結果の送信が行われていないため、テスト装置４では、テスト結果の受信は行われないので、ＣＰＵ２に対して、テスト信号を送信する（ステップＳ４２）。このテスト信号は、ＣＰＵ２が受信し（ステップＳ２１）、テストを実行する（ステップＳ２２）。
【００１６】
そして、テスト装置４は、再びテスト結果受信ステップ（ステップＳ５）を実行する。このとき、ＣＰＵ１のテスト実行（ステップＳ１２）が終了していると、ＣＰＵ１はテスト結果をテスト装置４に対して送信する（ステップＳ１３）。このテスト結果をテスト装置４は受信し（ステップＳ５１）、テスト結果記憶部６へ保存する。続いて、テスト装置４は、テスト信号をＣＰＵ３へ送信する（ステップＳ４３）。このテスト信号は、ＣＰＵ３が受信し（ステップＳ３１）、テストを実行する（ステップＳ３２）。そして、ＣＰＵ３は、テスト実行が終了した時点で、テスト結果をテスト装置４に対して送信する（ステップＳ３３）。このテスト結果をテスト装置４は受信し（ステップＳ５２）、テスト結果記憶部６へ保存する。また、ＣＰＵ２は、テスト実行が終了した時点で、テスト結果をテスト装置４に対して送信する（ステップＳ２３）。このテスト結果をテスト装置４は受信し（ステップＳ５３）、テスト結果記憶部６へ保存する。
【００１７】
このように、複数のプロセッサに対して、順にテストデータを送信している間に、既にテストデータを送信済みでかつテスト結果データを未だ受信していないプロセッサからのテスト結果データが受信できたか否かを判定し、受信できた場合に受信したテスト結果データを記憶するようにしたため、複数のプロセッサのテストを効率良く行うことができるため、テスト時間を大幅に短縮することができる。
【００１８】
なお、図１における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりテスト実行処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００１９】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態の構成を示すブロック図である。
【図２】図１に示すテスト装置４の動作を示すフローチャートである。
【図３】図１に示す装置のテスト実行の手順を示すシーケンス図である。
【符号の説明】
【００２１】
１〜３、ｎ・・・テスト対象機器、４・・・テスト装置、５・・・テストデータ記憶部、６・・・テスト結果記憶部、７・・・セレクタ
【図１】
2006172091.tif 000003
【図２】
2006172091.tif 000004
【図３】
2006172091.tif 000005