(57)【要約】【課題】  高耐圧プロセスによって形成される素子数を削減する。【解決手段】本発明の１態様による表示装置の駆動回路は、増幅器により生成された駆動電圧を第１の画素電極または第２の画素電極へ選択的に供給するドット反転スイッチを有する駆動回路であって、前記ドット反転スイッチは、駆動電圧を前記第１または第２の画素電極へと供給する増幅器側スイッチおよび画素側スイッチと、前記増幅器側スイッチと画素側スイッチの間のノードに接続され、該ノードに中間電位を供給するコモンショートスイッチを有する。【選択図】  図１
2006178356.tif 000002
【特許請求の範囲】
【請求項１】
増幅器により生成された駆動電圧を第１の画素電極または第２の画素電極へ選択的に供給するドット反転スイッチを有する駆動回路であって、
前記ドット反転スイッチは、駆動電圧を前記第１または第２の画素電極へと供給する増幅器側スイッチおよび画素側スイッチと、
前記増幅器側スイッチと画素側スイッチの間のノードに接続され、該ノードに中間電位を供給するコモンショートスイッチを有する表示装置の駆動回路。
【請求項２】
前記ドット反転スイッチは、駆動電圧を前記第１の画素電極へと供給する第１の増幅器側スイッチおよび第１の画素側スイッチと、
前記第１の増幅器側スイッチと第１の画素側スイッチの間の第１のノードに接続され、該第１のノードに中間電位を供給する第１のコモンショートスイッチと、
前記駆動電圧を前記第２の画素電極へと供給する第２の増幅器側スイッチおよび第２の画素側スイッチと、
前記第２の増幅器側スイッチと第２の画素側スイッチの間の第２のノードに接続され、該第２のノードに中間電位を供給する第２のコモンショートスイッチとを有する請求項１に記載の表示装置の駆動回路。
【請求項３】
前記駆動回路は、さらに
前記第１の画素電極または第２の画素電極に蓄積された電荷を回収する電荷回収キャパシタと、
前記第１または第２の画素電極と前記電荷回収キャパシタを接続する電荷回収スイッチとを有していることを特徴とする請求項１または２に記載の表示装置の駆動回路。
【請求項４】
中間電位に対して正極性の駆動電圧を生成する正極性演算増幅器と、
中間電位に対して負極性の駆動電圧を生成する負極性演算増幅器と、
前記正極性演算増幅器または負極性演算増幅器の出力を第１の画素電極または第２の画素電極に選択的に供給するドット反転スイッチを有し、
前記ドット反転スイッチは、前記正極性演算増幅器または負極性演算増幅器の出力と前記第１の画素電極または第２の画素電極との間に直列に接続された増幅器側スイッチおよび画素側スイッチと、前記増幅器側スイッチと前記画素側スイッチとの間のノードに中間電位を供給するコモンショートスイッチとを有することを特徴とする表示装置の駆動回路。
【請求項５】
中間電位に対して正極性の駆動電圧を生成する正極性演算増幅器と、
中間電位に対して負極性の駆動電圧を生成する負極性演算増幅器と、
前記正極性演算増幅器の出力を第1の画素電極へと接続する第1のスイッチ群と、
前記正極性演算増幅器の出力を第２の画素電極へと接続する第２のスイッチ群と、
前記負極性演算増幅器の出力を第1の画素電極へと接続する第３のスイッチ群と、
前記負極性演算増幅器の出力を第２の画素電極へと供給する第４のスイッチ群とを有し、
前記第１乃至第４のスイッチ群はそれぞれ前記正極性演算増幅器または負極性演算増幅器の出力と前記第１の画素電極または第２の画素電極との間に直列に接続された増幅器側スイッチおよび画素側スイッチと、前記増幅器側スイッチと前記画素側スイッチとの間のノードに中間電位を供給するコモンショートスイッチとを有することを特徴とする表示装置の駆動回路。
【請求項６】
前記画素側スイッチはＭＯＳトランジスタで構成され、該ＭＯＳトランジスタの基板端子には、前記正極性演算増幅器または負極性演算増幅器の出力と前記第１の画素電極または第２の画素電極との接続関係に基づいて、異なる電圧が与えられることを特徴とする請求項５に記載の表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に表示装置を駆動する駆動回路に関する。
【背景技術】
【０００２】
近年、液晶表示装置などのフラットディスプレイの重要性はますます増大している。一般的な液晶表示装置は、液晶表示パネルと駆動回路とを備えている。液晶表示パネルは、画像表示を行う部分であり、マトリクス状に画素電極が配置されている。各画素電極には、駆動回路から画像に対応する駆動電圧が与えられている。また、液晶表示パネルには、画素電極に対向してコモン電極が形成されている。このコモン電極には共通の中間電位（コモン電位）が与えられている。液晶表示パネルは、画素電極とコモン電極の電位差に応じて階調表示を行い、画像を表示している。
【０００３】
このような、液晶表示装置を直流電圧によって駆動すると、例えば、液晶成分の分解、液晶表示パネル中の不純物による汚染が進行し、表示画像の焼き付きなどの問題が発生する。したがって、画素ごとにコモン電位に対しての駆動電圧の極性を変えるドット反転駆動などの交流駆動方式が用いられる。
【０００４】
図１３は、このようにドット反転駆動で、液晶表示パネルを駆動する駆動回路を示す回路図である。ドット反転表示では、隣接するソース線ＤＬに供給される表示信号が反転する。従って、図１３に示す例では、駆動期間中、第１列（図面上側）のソース線には正の駆動電圧が印加され、第１列ソース線に隣接する第２列ソース線には負の駆動電圧が印加され、第２列ソース線に隣接する第３列ソース線には正の駆動電圧が印加される。そして、次のゲート線の駆動期間中は、第１列ソース線は負の電圧で駆動され、第２列ソース線は正の電圧で駆動され、第３列ソース線は負の電圧で駆動される。このように正負の特性を入れ替えながら表示を行うことでドット反転駆動を実現している。
【０００５】
図１３に示すように、駆動回路１２は、駆動電圧を供給する複数の演算増幅器１３を備えている。従来の駆動回路では、それぞれの演算増幅器１３からの出力は、ドット反転スイッチ群１４を介して液晶表示パネル１１中のソース線ＤＬに接続されている。
【０００６】
ここで、奇数列の演算増幅器からは、コモン電位に対して正の駆動電圧が供給され、偶数列の演算増幅器からは、コモン電位に対して負の駆動電圧が供給されているとする。ドット反転スイッチ群１４は、この奇数列の演算増幅器と、偶数列の演算増幅器の出力が接続されるソース線を、上述のゲート線の駆動期間ごとに切り替えることにより、ドット反転駆動を行うスイッチである。このようなドット反転駆動を行う駆動装置については特許文献１に記載するものが知られている。
【０００７】
上述のような駆動回路を用いた場合、ドット反転スイッチの一端に正極性電圧、他端に負極性電圧が与えられる場合がある。このため、ドット反転スイッチは、正負の電圧差によって破壊されない素子を用いる必要があり、高耐圧の素子を使用していた。
【０００８】
【特許文献１】特表２００１−５１５２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
スイッチの耐圧をあげるために、ゲート長を長くする、ゲート酸化膜を厚くすることなどが必要である。このため、チップサイズが大きくなるという問題を有していた。
【課題を解決するための手段】
【００１０】
本発明の１態様による表示装置の駆動回路は、増幅器により生成された駆動電圧を第１の画素電極または第２の画素電極へ選択的に供給するドット反転スイッチを有する駆動回路であって、前記ドット反転スイッチは、駆動電圧を前記第１または第２の画素電極へと供給する増幅器側スイッチおよび画素側スイッチと、前記増幅器側スイッチと画素側スイッチの間のノードに接続され、該ノードに中間電位を供給するコモンショートスイッチを有する。
【００１１】
これによって、ドット反転スイッチに要求される耐圧を下げることができ、高耐圧プロセスによって形成される素子数を削減し、チップサイズを小さくすることが可能である。
【発明の効果】
【００１２】
本発明によれば、ドット反転スイッチを高耐圧素子を用いずに作成することが可能である。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の表示装置の駆動回路について説明する。本発明の駆動回路は、ドット反転駆動を行う駆動回路である。以下の説明で、極性が「正（＋）」の状態とは、ソース線に供給される駆動電圧の電位がコモン電位を越える状態のことであり、「負（−）」の状態とはコモン電位を下回る状態とする。
【００１４】
図１は、本発明の実施の形態１に関する駆動回路を示す回路図である。駆動回路１０２は、演算増幅器１０３、ドット反転スイッチ群１０４、スイッチ制御回路１０５、コモン電極ドライバ１０６、レベルシフタ１０７、スイッチ駆動バッファ１０８、書き込みスイッチ群１０９を有している。ここでは、説明のために液晶表示パネル１０１内の画素Ａ、Ｂについても図示している。
【００１５】
演算増幅器１０３は、駆動回路１０２内で生成した表示信号を増幅して駆動電圧として出力する。本実施の形態では、演算増幅器１０３は、出力する駆動電圧に応じて正極用演算増幅器１０３ａ、負極用演算増幅器１０３ｂが別々に形成されている。この正極用演算増幅器１０３ａと負極用演算増幅器１０３ｂとはソース線の列ごとに交互に配置されている。図１に示す例では、正極用演算増幅器１０３ａはソース線ＤＬの奇数列に対応して設けられており、負極用演算増幅器１０３ｂはソース線ＤＬの偶数列に対応して設けられている。
【００１６】
ドット反転スイッチ群１０４は、正極用、負極用演算増幅器から出力される駆動電圧とソース配線の接続を切り替えるスイッチである。この切り替えは、画素電極に与える駆動電圧の極性に応じて行われる。
【００１７】
本実施の形態の駆動回路では演算増幅器から出力された駆動電圧を、画素電極に与える極性に応じて、ドット反転スイッチによって切り替えてソース配線に接続することでドット反転動作を行っている。
【００１８】
ドット反転スイッチ群１０４の各スイッチは、スイッチ制御回路１０５によって制御される。スイッチ制御回路１０５から出力された信号は、レベルシフタ１０７、スイッチ駆動バッファ１０８を介して、各スイッチにスイッチ駆動信号として供給される。
【００１９】
書き込みスイッチ群１０９は演算増幅器１０３からの出力をドット反転スイッチ群１０４へと接続するスイッチである。書き込みスイッチ群１０９の各スイッチは、ドット反転スイッチ群１０４と同様にスイッチ制御回路１０５によって制御される。
【００２０】
本実施の形態の駆動回路１０２は、スイッチ制御回路１０５によって書き込みスイッチ群１０９、ドット反転スイッチ群１０４を制御してやることにより、演算増幅器１０３の出力を画素電極へと伝えるものである。
【００２１】
以下、本実施の形態の駆動回路１０２、特にドット反転スイッチの構成について図２を用いて詳細に説明する。図２は、実施の形態１の駆動回路１０２の一部を示す回路図である。図２に示した駆動回路１０２は、例えば図１において上部２列のソース線に対応し、一対の正極用演算増幅器および負極用演算増幅器からの出力を画素Ａ、Ｂに接続する場合の構成を示している。
【００２２】
本実施の形態では、各演算増幅器からの出力に対して２つのドット反転スイッチが設けられている。図２において、奇数列（第１列）の正極用演算増幅器１０６ａからの出力を奇数列（第１列）のソース線に接続するドット反転スイッチを第１のストレートスイッチＳＷ＿ＰＳ、偶数列（第２列）のソース線に接続するスイッチを第１のクロススイッチＳＷ＿ＰＣとする。同様に、偶数列（第２列）の負極用演算増幅器１０３ｂからの出力を偶数列（第２列）のソース線に接続するドット反転スイッチを第２のストレートスイッチＳＷ＿ＮＳ、奇数列（第１列）のソース線に接続するスイッチを第２のクロススイッチＳＷ＿ＮＣとする。
【００２３】
これらのドット反転スイッチはそれぞれ増幅器側スイッチ（ＳＷ＿ＰＳ１、ＳＷ＿ＰＣ１、ＳＷ＿ＮＳ１、ＳＷ＿ＮＣ１）、画素側スイッチ（ＳＷ＿ＰＳ２、ＳＷ＿ＰＣ２、ＳＷ＿ＮＳ２、ＳＷ＿ＮＣ２）、コモンショートスイッチ（ＳＷ＿ＰＳ３、ＳＷ＿ＰＣ３、ＳＷ＿ＮＳ３、ＳＷ＿ＮＣ３）の３つのスイッチから構成されている。各スイッチ内の増幅器側スイッチと画素側スイッチは、演算増幅器の出力とソース線との間に直列に接続されている。各スイッチ内のコモンショートスイッチは、一端がコモン電位に接続され、他端が増幅器側スイッチと画素側スイッチの間のノードに接続されている。
【００２４】
それぞれのドット反転スイッチで異なる点は、上述の各ドット反転スイッチが接続する演算増幅器とソース線との関係に従って、増幅器側スイッチが接続される演算増幅器（１０３ａ、１０３ｂ）と画素側スイッチが接続されるソース線が違っている点である。
【００２５】
本実施の形態のドット反転スイッチにおいて、増幅器側スイッチと画素側スイッチは、演算増幅器の出力を画素電極へと接続するためのスイッチである。また、コモンショートスイッチはソース線の電圧をコモン電位にすると共に、増幅器側スイッチと画素側スイッチの間のノードをコモン電位にするスイッチである。
【００２６】
図３は、本発明の実施の形態の駆動回路におけるスイッチのオン・オフのタイミングを示すタイミングチャートである。また図４は、図３のタイミングに従って各スイッチが動作した時の画素Ａ、Ｂの電圧を示す図である。以下、図２乃至４を用いて、本実施の形態の駆動回路のドット反転スイッチの動作について説明する。
【００２７】
図３に示すタイミングｔ０の直前では、図２に示す画素Ａはコモン電位に対して負極性の電圧で駆動されていたものとする。また画素Ｂはコモン電位に対して正極性の電圧で駆動されていたものとする。
【００２８】
タイミングｔ０において演算増幅器１０３ａ、１０３ｂの出力はドット反転スイッチ群１０４から切り離される（書き込みスイッチ１０９をオフにする）。また、ドット反転スイッチ内の全てのスイッチ（増幅器側スイッチ、画素側スイッチ、コモンショートスイッチ）がオンとされる。その結果、コモンショートスイッチはコモン電位に接続されているため画素Ａ、Ｂの画素電極はコモン電位とされる（図４参照）。
【００２９】
その後、タイミングｔ１で第１、第２のストレートスイッチＳＷ＿ＰＳ、ＳＷ＿ＮＳ内の増幅器側スイッチ、画素側スイッチがオン、コモンショートスイッチＳＷ＿ＰＳ３、ＳＷ＿ＮＳ３がオフとされる。また第１、第２のクロススイッチＳＷ＿ＰＣ，ＳＷ＿ＮＣ内の増幅器側スイッチ、画素側スイッチがオフ、コモンショートスイッチＳＷ＿ＰＳ３、ＳＷ＿ＮＳ３がオンとされる。同時にタイミングｔ１で書き込みスイッチがオンとされる。その結果、画素Aには正の駆動電圧、画素B には負の駆動電圧が印加され書き込みが行われる（図４参照）。なお、図２に示した回路図はこのタイミングｔ１以降、タイミングｔ２までの状態に対応している。
【００３０】
次のゲート駆動期間では上述の動作と逆の動作となる。つまりドット反転スイッチ内の全てのスイッチがオンとされ、コモン電位とされた後（図３、図４のタイミングｔ２参照）、第１、第２のストレートスイッチ内のコモンショートスイッチ、第１、第２のクロススイッチ内の増幅器側スイッチ、画素側スイッチがオンとされる。第１、第２のストレートスイッチ内の増幅器側スイッチ、画素側スイッチと、第１、第２のクロススイッチ内のコモンショートスイッチはオフとされる（図３、４のタイミングｔ３参照）。
【００３１】
その結果、正極用演算増幅器１０３ａの出力が画素Ｂに、負極用演算増幅器１０３ｂの出力が画素Ａに接続される。画素Ａにはコモン電位に対して負の駆動電圧、画素Ｂには正の駆動電圧が印加され、書き込みが行われる（図４参照）。
【００３２】
上述の駆動回路において、ドット反転スイッチの内の各スイッチの両端に印加される電圧について考察する。図５は図２における正極用演算増幅器に接続される画素を例にスイッチ両端にかかる電圧を説明するための図である。図５は、図３においてｔ１からｔ２の期間に各スイッチにかかる電圧を示したものである。
【００３３】
図３においてｔ１からｔ２までの期間は書き込みスイッチがオンとなっているため、正極用演算増幅器から例えば＋５Ｖの駆動電圧が出力されている。第１のストレートスイッチ内の増幅器側スイッチＳＷ＿ＰＳ１、画素側スイッチＳＷ＿ＰＳ２はオン状態であり画素Ａに接続されている。この時第１のストレートスイッチ内のコモンショートスイッチＳＷ＿ＰＳ３はオフしているので、その両端にはコモン電位と正の駆動電圧の差に相当する電圧が印加されている。ここでコモン電位を０ＶとするとスイッチＳＷ＿ＰＳ３の両端には５Ｖの電圧がかけられている。
【００３４】
この時、第１のクロススイッチ内の増幅器側スイッチＳＷ＿ＰＣ１、画素側スイッチＳＷ＿ＰＣ２はオフ状態となっている。しかし、上述の第２のストレートスイッチＳＷ＿ＮＳにより画素Ｂは負極性の駆動電圧が与えられている。例えば画素Ｂの電極が−５Ｖで駆動されているとすると増幅器側スイッチＳＷ＿ＰＣ１の正極用増幅器の出力に接続されたノードは＋５Ｖ、画素側スイッチＳＷ＿ＰＣ２の画素電極に接続されたノードは−５Ｖとなる。従って合計で１０Ｖの電圧がスイッチＳＷ＿ＰＣ１とＳＷ＿ＰＣ２に与えられている事となる。そのため、図３のｔ１からｔ２の期間、本実施の形態ではコモンショートスイッチＳＷ＿ＰＣ３をオンとし、スイッチＳＷ＿ＰＣ１とＳＷ＿ＰＣ２の間のノードをコモン電位としている。その結果、増幅器側スイッチＳＷ＿ＰＣ１の両端に与えられる電位の差は５Ｖ、画素側スイッチＳＷ＿ＰＣ２の両端に与えられる電位の差も０−（−５）＝５Ｖとなる。つまり、増幅器側スイッチＳＷ＿ＰＣ１、画素側スイッチＳＷ＿ＰＣ２どちらのスイッチにも５Ｖを超えてしまう電圧が印加されることはない。
【００３５】
図５では図４のｔ１からｔ２の期間において正極用演算増幅器に接続されるドット反転スイッチを例に説明したが、他のスイッチについても原理は同じである。図２の第２のクロススイッチでも、ｔ１からｔ２の期間コモンショートスイッチＳＷ＿ＮＣ３はオン状態とされる（図３参照）。その結果、５Ｖを超える電圧が印加されるスイッチは存在しない。
【００３６】
それに対し、従来のドット反転スイッチでは例えば本発明の第１のクロススイッチに相当するドット反転スイッチは、１つのスイッチ素子である。そのため図４のｔ１からｔ２に相当する期間では、クロススイッチの一端が負電圧で駆動される画素に接続され、他端が正極用演算増幅器の出力に接続される。その結果スイッチの両端には合計１０Ｖの電圧がかけられることとなる。つまり従来では、この１０Ｖの電位差に耐えうる高耐圧素子を設け、高耐圧プロセスにてドット反転スイッチを設ける必要が生じていたが、本実施の形態ではその必要がない。
【００３７】
本実施の形態によれば、ドット反転スイッチを増幅器側スイッチ画素側スイッチと分けて形成し、その間のノードに中間電位であるコモン電位を接続する。このような構成により、例えば正極用演算増幅器の出力と、負極性で駆動されている画素の間に形成されたドット反転スイッチでも、その両端に大きな電位差が生じてしまうことを防止している。従って、高耐圧素子を用いなくてもドット反転スイッチを形成することが可能となり、高耐圧化することによる素子面積の増加、構造の複雑化を抑えることが可能となる。
【００３８】
図６は、図２に示した駆動回路１０２の各スイッチを一般的にアナログスイッチと呼ばれるＰ型ＭＯＳトランジスタ、Ｎ型ＭＯＳとランジスタ一対の素子で形成した例を示す図である。
【００３９】
図６内のスイッチのオン・オフは、図２と同じ状態であるとする。この時、画素Ａに接続される第１のストレートスイッチ内のＳＷ＿ＰＳ１、ＳＷ＿ＰＳ２およびＳＷ＿ＰＳ３は、正極用演算増幅器に接続される。このため、ＳＷ＿ＰＳ１、ＳＷ＿ＰＳ２のＰＭＯＳトランジスタのゲート電極に０Ｖ、ＮＭＯＳトランジスタのゲート電極に５Ｖを与えてオンされる。このスイッチＳＷ＿ＰＳ１、ＳＷ＿ＰＳ２のＰＭＯＳトランジスタのバックゲート（基板端子）には５Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられている。またスイッチＳＷ＿ＰＳ３は、ＰＭＯＳトランジスタのゲート電極に５Ｖ、ＮＭＯＳトランジスタのゲート電極に０Ｖを与えてオフされる。このスイッチＳＷ＿ＰＳ３のバックゲートも、ＰＭＯＳトランジスタのバックゲートには５Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられている。
【００４０】
一方、画素Ｂに接続される第１のクロススイッチではゲート電圧、バックゲートの電位の与え方が異なってくる。増幅器側スイッチＳＷ＿ＰＣ１を構成するＰＭＯＳトランジスタのゲート電極には５Ｖ、ＮＭＯＳトランジスタのゲート電極には０Ｖが与えられてオフとされる。ＰＭＯＳトランジスタのバックゲートには５Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられている。一方、画素側スイッチＳＷ＿ＰＣ２は、負電圧で駆動されている画素とコモン電位の間に接続されているため、ＰＭＯＳトランジスタのゲートには０Ｖ、ＮＭＯＳトランジスタのゲートには−５Ｖを与えてオフとする。そのため、スイッチＳＷ＿ＰＣ２のＰＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには−５Ｖの電圧が与えられている。コモンショートスイッチＳＷ＿ＰＣ３は、ＰＭＯＳトランジスタのゲートに０Ｖが与えられ、ＮＭＯＳトランジスタのゲートに５Ｖの電圧が与えられオンする。スイッチＳＷ＿ＰＣ３では、ＰＭＯＳトランジスタのバックゲートには５Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられている。
【００４１】
第２のストレートスイッチ内のＳＷ＿ＮＳ１、ＳＷ＿ＮＳ２およびＳＷ＿ＮＳ３は、負極用演算増幅器に接続される。従ってＰＭＯＳトランジスタのゲートに−５Ｖ、ＮＭＯＳトランジスタのゲートに０Ｖを与えてオンとされる。そのためＳＷ＿ＮＳ１、ＳＷ＿ＮＳ２、ＳＷ＿ＮＳ３のＰＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには−５Ｖの電圧が与えられている。
【００４２】
第２のクロススイッチ内の画素側スイッチＳＷ＿ＮＣ１、コモンショートスイッチＳＷ＿ＮＣ３も第２のストレートスイッチ同様、ゲート電極には−５Ｖあるいは０Ｖが与えられて動作する。ＳＷ＿ＮＣ１、ＳＷ＿ＮＣ３のバックゲートには０Ｖおよび−５Ｖの電圧が与えられている。第２のクロススイッチ内の画素側スイッチＳＷ＿ＮＣ３は、正電圧で駆動される画素Ａとコモン電位の間に接続されるためＰＭＯＳトランジスタのゲートに５Ｖ、ＮＭＯＳトランジスタのゲートに０Ｖを与えてオフとする。このため、ＰＭＯＳトランジスタのバックゲートには５Ｖの電圧が与えられ、ＮＭＯＳトランジスタのバックゲートには０Ｖの電圧が与えられている。
【００４３】
図７は、画素Ａが負電圧で駆動され、画素Ｂが正電圧で駆動される場合の、ゲート電圧、バックゲートの電圧を示す図である。図７に示すように各ドット反転回路の画素側スイッチを構成するトランジスタのバックゲートの電位が変化させられる。第１のストレートスイッチ内の画素側スイッチＳＷ＿ＰＳ２および第２のクロススイッチ内の画素側スイッチＳＷ＿ＮＣ２のバックゲートに与える電圧は、ＰＭＯＳトランジスタで０Ｖ、ＮＭＯＳトランジスタで−５Ｖである。
【００４４】
また、第１のクロススイッチ内の画素側スイッチＳＷ＿ＰＣ２および第２のストレートスイッチ内の画素側スイッチＳＷ＿ＮＳ２のバックゲートに与える電圧は、ＰＭＯＳトランジスタで５Ｖ、ＮＭＯＳトランジスタで０Ｖである。
【００４５】
つまり、第１、第２のストレートスイッチＳＷ＿ＰＳ、ＳＷ＿ＮＳおよび第１、第２のクロススイッチＳＷ＿ＰＣ，ＳＷ＿ＮＣ内の画素側スイッチ（ＳＷ＿ＰＳ２、ＳＷ＿ＰＣ２、ＳＷ＿ＮＳ２、ＳＷ＿ＮＣ２）は、画素が駆動される電圧に応じてスイッチを構成するトランジスタのゲートに与える電圧が異なっている。従って、トランジスタのバックゲートに与える電圧もゲートに与える電圧に応じて変化させている。
【００４６】
このバックゲートに与える電圧の変化を図３のスイッチタイミングに合わせて示したタイミングチャートを図８に示す。なお、バックゲートの電圧を切り替える場合は、画素側スイッチ（ＳＷ＿ＰＳ２、ＳＷ＿ＰＣ２、ＳＷ＿ＮＳ２、ＳＷ＿ＮＣ２）に対応するＭＯＳトランジスタのゲートを０Ｖとした後、バックゲート電圧の切り替えを行う。バックゲート電圧を切り替えた後に必要なスイッチがオンとされる。
【００４７】
このように、ドット反転スイッチをアナログスイッチで構成した場合は、スイッチのオン・オフのタイミングに合わせてバックゲートの電圧、つまりＭＯＳトランジスタが形成されるウェルの電位を変化させ、通常のプロセスで形成したトランジスタでドット反転スイッチを構成している。その結果、ＭＯＳトランジスタのゲート長などを削減でき、ドット反転スイッチの小型化も可能となる。
【００４８】
実施の形態２
図９は、本発明の実施の形態２に関わる駆動回路を示す回路図である。図９において、実施の形態１と同一の構成要素については共通の符号を用いてその説明を省略する。図９に示した回路で実施の形態１の駆動回路と異なる点は演算増幅器１０３の出力とドット反転スイッチ群１０４の間のノードに電荷回収スイッチ群２００が接続された点である。この電荷回収スイッチ群２００は、キャパシタ２０１とソース線を接続するスイッチである。このキャパシタ２０１は、ソース線に与えられた電荷を回収するために設けられた容量素子である。キャパシタ２０１は、この電荷回収用スイッチとコモン電位との間に接続される。
図１０は、実施の形態２の駆動回路の一部を示す回路図である。図１０は、図９で示された駆動回路の上部２列のソース線に対応している。また、ドット反転スイッチ１０４と、電荷回収スイッチのオン・オフを示すタイミングチャートを図１１に示す。なお、図１１にはアナログスイッチでドット反転スイッチを構成した場合のバックゲート電圧（ウェル電位）の変化のタイミングも示してある。さらに図１１のタイミングチャートにあわせた画素Ａ、Ｂの電圧を図１２に示す。以下、図１０乃至１２を用いて実施の形態２の駆動回路の動作について説明する。
【００４９】
実施の形態２ではタイミングｔ０において、書き込みスイッチがオフとされる。また電荷回収スイッチＳＷ＿ＣＰ、ＳＷ＿ＣＮおよび第１、第２のクロススイッチ（ＳＷ＿ＰＣ。ＳＷ＿ＮＣ）内の増幅器側スイッチ（ＳＷ＿ＰＣ１、ＳＷ＿ＮＣ１）、画素側スイッチ（ＳＷ＿ＰＣ２、ＳＷ＿ＮＣ２）がオンとされる。実施の形態１とは違い、この時点では、第１、第２のストレートスイッチ内のスイッチ、コモンショートスイッチ（ＳＷ＿ＰＳ３、ＳＷ＿ＰＣ３、ＳＷ＿ＮＳ３、ＳＷ＿ＮＣ３）はオフ状態である。
【００５０】
このことにより表示パネル側の偶数列のソース線は、正極電荷回収用キャパシタ２０２ａに接続され、奇数列のソース線は、負極電荷回収用キャパシタ２０２ｂに接続される。その結果画素Ａ、Ｂに印加されていた電圧に対応する電荷がキャパシタ２０２に送られ、電荷の回収が行われる（図１２参照）。
【００５１】
その後タイミングｔ１で電荷回収スイッチＳＷ＿ＣＰ、ＳＷ＿ＣＮがオフとされ、各ドット反転スイッチ内の全スイッチ（ＳＷ＿ＰＳ３、ＳＷ＿ＰＣ３、ＳＷ＿ＮＳ３、ＳＷ＿ＮＣ３を含む）がオンとされる。その結果、各ソース線はコモン電位に接続され、各ソース線がコモン電位となる（図１２、ｔ１参照）。
【００５２】
その後、タイミングｔ２において、第１、第２のストレートスイッチ内の増幅器側スイッチ（ＳＷ＿ＰＳ１、ＳＷ＿ＮＳ１）、画素側スイッチ（ＳＷ＿ＰＳ２、ＳＷ＿ＮＳ２）がオンとされる。同時に電荷回収スイッチ（ＳＷ＿ＣＰ、ＳＷ＿ＣＮ）がオンとされる。その結果、正極電荷回収用キャパシタ２０２ａは奇数列のソース線に接続され、負極電荷回収用キャパシタ２０２ｂは偶数列のソース線に接続される。この接続により、タイミングｔ０からｔ１の間の期間で画素Ｂから回収された電荷が画素Ａに放出され、画素Ａから回収された電荷が画素Ｂに放出される（図１２、ｔ２参照）
【００５３】
その後、タイミングｔ３において電荷回収スイッチはオフとされ、書き込みスイッチがオンとされる。その結果、正極用演算増幅器の出力は画素Ａに接続され、負極用演算増幅器の出力は、画素Ｂに接続される。このことにより、画素Ａ、Ｂに表示信号に対応する駆動電圧が印加され書き込みが行われる。
【００５４】
次の駆動期間で、画素Ａ、Ｂに対して逆極性の電圧で駆動するときは上述の動作と反対となる。つまり、タイミングｔ４において、第１、第２のストレートスイッチ内の増幅器側スイッチ、画素側スイッチをオン、電荷回収用スイッチをオンとして画素Ａに接続するソース線がキャパシタ２００ａに、画素Ｂに接続するソース線がキャパシタ２０２ｂに接続される。この接続により、正電荷、負電荷が回収される。その後電荷回収スイッチをオフとし、ドット反転スイッチ内の全てのスイッチをオンとして、各ソース線をコモン電位とする。その後第１、第２のクロススイッチ内の増幅器側スイッチ、画素側スイッチをオン、電荷回収スイッチをオンとして、タイミングｔ４からｔ５の期間で回収された電荷を画素Ａ、Ｂへと放出する。
【００５５】
その後、電荷回収スイッチをオフ、書き込みスイッチをオンとすることにより画素に駆動電圧が与えられる。
【００５６】
上述のスイッチ動作において、ドット反転スイッチ内の各スイッチの動作については基本的に実施の形態１と同様である。例えば画素Ａに対して正電圧で書き込みが行われているタイミングｔ３からｔ４の期間、第１のストレートスイッチ内のコモンショートスイッチはオフとされる。また第１のクロススイッチ内の増幅器側スイッチ、画素側スイッチはオフとされ、コモンショートスイッチがオンとされる。その結果、増幅器側スイッチと画素側スイッチとの間のノードにはコモン電位が与えられ、各スイッチに５Ｖを超えてしまう電圧が与えられることはない。同様に第２のストレートスイッチ内のコモンショートスイッチはオフ、第２のクロススイッチ内のコモンショートスイッチはオンとされている。
【００５７】
以上詳細に説明したように、実施の形態２の駆動回路によれば、電荷回収スイッチ、電荷回収用キャパシタを有することで、正電荷、負電荷の回収、放出を行っている。このことにより、駆動電圧を生成する演算増幅器に対する負荷を低減することができ、駆動回路全体の消費電力を低減することが可能となる。また、ドット反転スイッチは実施の形態１同様、高耐圧プロセスを用いたスイッチを必要としないので、素子の小型化、構造の簡略化が可能である。
【００５８】
以上詳細に説明したように、本発明の駆動回路によればドット反転スイッチを増幅器側スイッチと画素側スイッチに分割し、その間のノードにコモンショートスイッチを接続する構成としたので、１つのスイッチに対して高電圧が印加されることはない。従って高耐圧素子とするための素子面積の増加を防ぐことが可能である。
【００５９】
また、電荷回収回路を付加することで、駆動回路の省電力化を図ることも可能となる。
【図面の簡単な説明】
【００６０】
【図１】実施の形態１にかかる液晶表示装置の構成を示す概略図である。
【図２】実施の形態１にかかる駆動回路の詳細な構成を示す図である。
【図３】実施の形態１にかかる駆動回路のスイッチのタイミングを説明する図である。
【図４】実施の形態１にかかる駆動回路を用いた場合の画素電極の電位を示す波形図である。
【図５】実施の形態１で各スイッチにかかる電圧を説明する図である。
【図６】実施の形態１の駆動回路のゲート電圧、バックゲート電圧を説明する図である。
【図７】実施の形態１の駆動回路のゲート電圧、バックゲート電圧を説明する図である。
【図８】実施の形態１のバックゲートの切り替えタイミングを説明する図である。
【図９】実施の形態２にかかる駆動回路の構成を示す図である。
【図１０】実施の形態２にかかる駆動回路の詳細な構成を示す図である。
【図１１】実施の形態２にかかる駆動回路のスイッチのタイミングを説明する図である。
【図１２】実施の形態２にかかる駆動回路を用いた場合の画素電極の電位を示す波形図である。
【図１３】従来の駆動回路の構成を示す図である。
【符号の説明】
【００６１】
１０１  表示パネル
１０２  駆動回路
１０３ａ  正極用演算増幅器
１０３ｂ  負極用演算増幅器
１０４  ドット反転スイッチ群
１０５  スイッチ制御回路
１０６  コモン電極ドライバ
１０７  レベルシフタ
１０８  スイッチ駆動バッファ
２００  電荷回収スイッチ
２０１  正極・負極用キャパシタ
ＳＷ＿ＰＳ１、ＳＷ＿ＰＣ１、ＳＷ＿ＮＳ１、ＳＷ＿ＮＣ１  増幅器側スイッチ
ＳＷ＿ＰＳ２、ＳＷ＿ＰＣ２、ＳＷ＿ＮＳ２、ＳＷ＿ＮＣ２  画素側スイッチ
ＳＷ＿ＰＳ３、ＳＷ＿ＰＣ３、ＳＷ＿ＮＳ３、ＳＷ＿ＮＣ３  コモンショートスイッチ
【図１】
2006178356.tif 000003
【図２】
2006178356.tif 000004
【図３】
2006178356.tif 000005
【図４】
2006178356.tif 000006
【図５】
2006178356.tif 000007
【図６】
2006178356.tif 000008
【図７】
2006178356.tif 000009
【図８】
2006178356.tif 000010
【図９】
2006178356.tif 000011
【図１０】
2006178356.tif 000012
【図１１】
2006178356.tif 000013
【図１２】
2006178356.tif 000014
【図１３】
2006178356.tif 000015