(57)【要約】【課題】  セラミック層への損傷の発生、及びスルーホール内の電気抵抗の上昇を防止し得る電子部品の製造方法を提供する。【解決手段】  積層型圧電素子１の製造方法では、第２の導電ペーストより導電材料の含有率が高い第１の導電ペーストを用いてスルーホール内に貫通電極を形成する。また、第２の導電ペーストを用いてグリーンシートの表面に内部電極２，４，６，１６を形成する。これにより、脱バインダ及び焼成の際において、貫通電極の収縮率は内部電極２，４，６，１６の収縮率より低くなる。従って、脱バインダ及び焼成の際に貫通電極の収縮が抑制されるため、スルーホール内の電気抵抗の上昇を防止することができる。また、脱バインダ及び焼成の際に内部電極２，４，６，１６によるグリーンシートの収縮の阻害が抑制されるため、圧電体層３，５への損傷の発生を防止することができる。【選択図】  図１
2006100557.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層を具備する電子部品の製造方法であって、
前記セラミック層となるグリーンシートに設けられたスルーホール内に、第１の電極を第１の導電ペーストにより形成する工程と、
前記グリーンシートの表面に、前記第１の電極と接続される第２の電極を第２の導電ペーストにより形成する工程と、
前記第１の電極及び前記第２の電極が形成された前記グリーンシートの脱バインダ及び焼成を行う工程と、を備え、
前記第１の導電ペーストは、前記第２の導電ペーストより導電材料の含有率が高いことを特徴とする電子部品の製造方法。
【請求項２】
前記第１の導電ペースト及び前記第２の導電ペーストに含まれる導電材料は金属材料であることを特徴とする請求項１記載の電子部品の製造方法。
【請求項３】
セラミック層を具備する電子部品の製造方法であって、
前記セラミック層となるグリーンシートに設けられたスルーホール内に、第１の電極を第１の導電ペーストにより形成する工程と、
前記グリーンシートの表面に、前記第１の電極と接続される第２の電極を第２の導電ペーストにより形成する工程と、
前記第１の電極及び前記第２の電極が形成された前記グリーンシートの脱バインダ及び焼成を行う工程と、を備え、
前記第１の導電ペーストは、第１の導電物質、及び当該第１の導電物質より電気抵抗が低い第２の導電物質を含有する第１の導電材料を含み、
前記第２の導電ペーストは、前記第１の導電物質及び前記第２の導電物質を含有する第２の導電材料を含み、
前記第１の導電材料は、前記第２の導電材料より前記第２の導電物質の含有率が高いことを特徴とする電子部品の製造方法。
【請求項４】
前記第１の導電材料及び前記第２の導電材料は金属材料であることを特徴とする請求項３記載の電子部品の製造方法。
【請求項５】
前記第１の導電物質はパラジウムであり、前記第２の導電物質は銀であることを特徴とする請求項３又は４記載の電子部品の製造方法。
【請求項６】
前記第１の導電物質はニッケルであり、前記第２の導電物質は銅であることを特徴とする請求項３又は４記載の電子部品の製造方法。
【請求項７】
前記第１の導電物質はパラジウムであり、前記第２の導電物質は金であることを特徴とする請求項３又は４記載の電子部品の製造方法。
【請求項８】
セラミック層を具備する電子部品であって、
前記セラミック層に設けられたスルーホール内に形成された第１の電極と、
前記セラミック層の表面に形成され、前記第１の電極と接続された第２の電極と、を備え、
前記第１の電極は、前記第２の電極より形成部被覆率が高いことを特徴とする電子部品。
【請求項９】
前記第１の電極及び前記第２の電極に含まれる導電材料は金属材料であることを特徴とする請求項８記載の電子部品。
【請求項１０】
セラミック層を具備する電子部品であって、
前記セラミック層に設けられたスルーホール内に形成された第１の電極と、
前記セラミック層の表面に形成され、前記第１の電極と接続された第２の電極と、を備え、
前記第１の電極は、第１の導電物質、及び当該第１の導電物質より電気抵抗が低い第２の導電物質を含有する第１の導電材料を含み、
前記第２の電極は、前記第１の導電物質及び前記第２の導電物質を含有する第２の導電材料を含み、
前記第１の導電材料は、前記第２の導電材料より前記第２の導電物質の含有率が高いことを特徴とする電子部品。
【請求項１１】
前記第１の導電材料及び前記第２の導電材料は金属材料であることを特徴とする請求項１０記載の電子部品。
【請求項１２】
前記第１の導電物質はパラジウムであり、前記第２の導電物質は銀であることを特徴とする請求項１０又は１１記載の電子部品。
【請求項１３】
前記第１の導電物質はニッケルであり、前記第２の導電物質は銅であることを特徴とする請求項１０又は１１記載の電子部品。
【請求項１４】
前記第１の導電物質はパラジウムであり、前記第２の導電物質は金であることを特徴とする請求項１０又は１１記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック層を具備する電子部品の製造方法、及びそのような電子部品に関するものである。
【背景技術】
【０００２】
セラミック層を具備する電子部品として、例えば特許文献１に記載された積層型圧電素子がある。この積層型圧電素子では、複数の個別電極が形成された圧電体層とコモン電極が形成された圧電体層とが交互に積層されており、各圧電体層に設けられたスルーホール内の貫通電極を介して、積層方向に整列した個別電極同士やコモン電極同士が接続されている。
【０００３】
このような積層型圧電素子を製造する場合、一般的に次のような製造工程を経る。すなわち、圧電体層となるグリーンシートにスルーホールを形成し、導電ペーストを用いてスルーホール内に貫通電極を形成する。続いて、貫通電極の形成に用いたものと同じ導電ペーストを用いて、グリーンシートの表面に個別電極又はコモン電極を形成する。そして、個別電極が形成されたグリーンシートとコモン電極が形成されたグリーンシートとを交互に積層した後、脱バインダ及び焼成を行う。
【特許文献１】特開２００２−２５４６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、脱バインダ及び焼成の際には、グリーンシートと共に各電極（個別電極、コモン電極及び貫通電極）も収縮する。しかし、グリーンシートより収縮率が低い導電ペーストを用いて各電極を形成すると、グリーンシートの収縮が個別電極やコモン電極に阻害されて、圧電体層に変形やクラック等の損傷が生じるおそれがある。そこで、グリーンシートと収縮率が同程度の導電ペーストを用いて各電極を形成すると、圧電体層への損傷の発生は防止されるものの、スルーホール内の貫通電極が大きく収縮するため、スルーホール内の電気抵抗が高くなり、積層型圧電素子の電気的特性が劣化するおそれがある。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、セラミック層に損傷が生じるのを防止することができ、且つスルーホール内の電気抵抗が高くなるのを防止することができる電子部品の製造方法、及びそのような製造方法により製造された電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る第１の電子部品の製造方法は、セラミック層を具備する電子部品の製造方法であって、セラミック層となるグリーンシートに設けられたスルーホール内に、第１の電極を第１の導電ペーストにより形成する工程と、グリーンシートの表面に、第１の電極と接続される第２の電極を第２の導電ペーストにより形成する工程と、第１の電極及び第２の電極が形成されたグリーンシートの脱バインダ及び焼成を行う工程と、を備え、第１の導電ペーストは、第２の導電ペーストより導電材料の含有率が高いことを特徴とする。
【０００７】
この電子部品の製造方法では、第２の導電ペーストより導電材料の含有率が高い第１の導電ペーストを用いて、グリーンシートのスルーホール内に第１の電極を形成する。また、第１の導電ペーストより導電材料の含有率が低い第２の導電ペーストを用いて、グリーンシートの表面に第２の電極を形成する。これにより、脱バインダ及び焼成の際において、第１の電極の収縮率は第２の電極の収縮率より低くなり、第２の電極の収縮率は第１の電極の収縮率より高くなる。従って、脱バインダ及び焼成の際に、スルーホール内に形成された第１の電極の収縮が抑制されるため、スルーホール内の電気抵抗が高くなるのを防止することができる。また、脱バインダ及び焼成の際に、グリーンシートの表面に形成された第２の電極によるグリーンシートの収縮の阻害が抑制されるため、セラミック層に損傷が生じるのを防止することができる。なお、第１の電極を第１の導電ペーストにより形成する工程と、第２の電極を第２の導電ペーストにより形成する工程とは順序不同である。
【０００８】
また、本発明に係る第１の電子部品の製造方法においては、第１の導電ペースト及び第２の導電ペーストに含まれる導電材料は金属材料であることが好ましい。この場合、グリーンシートと同時焼成しても、第１の電極及び第２の電極が変質し難い。しかも、低効率の低い第１の電極及び第２の電極を容易に形成することができる。
【０００９】
また、本発明に係る第２の電子部品の製造方法は、セラミック層を具備する電子部品の製造方法であって、セラミック層となるグリーンシートに設けられたスルーホール内に、第１の電極を第１の導電ペーストにより形成する工程と、グリーンシートの表面に、第１の電極と接続される第２の電極を第２の導電ペーストにより形成する工程と、第１の電極及び第２の電極が形成されたグリーンシートの脱バインダ及び焼成を行う工程と、を備え、第１の導電ペーストは、第１の導電物質、及び当該第１の導電物質より電気抵抗が低い第２の導電物質を含有する第１の導電材料を含み、第２の導電ペーストは、第１の導電物質及び第２の導電物質を含有する第２の導電材料を含み、第１の導電材料は、第２の導電材料より第２の導電物質の含有率が高いことを特徴とする。
【００１０】
この電子部品の製造方法では、第２の導電材料より第２の導電物質の含有率が高い第１の導電材料を含む第１の導電ペーストを用いて、グリーンシートのスルーホール内に第１の電極を形成する。また、第１の導電材料より第２の導電物質の含有率が低い第２の導電材料を含む第２の導電ペーストを用いて、グリーンシートの表面に第２の電極を形成する。従って、脱バインダ及び焼成の際における第１及び第２の導電ペーストの収縮率をグリーンシートの収縮率と同程度にすれば、脱バインダ及び焼成の際に、グリーンシートの表面に形成された第２の電極によるグリーンシートの収縮の阻害が抑制されるため、セラミック層に損傷が生じるのを防止することができる。また、脱バインダ及び焼成の際における第１及び第２の導電ペーストの収縮率をグリーンシートの収縮率と同程度にすると、脱バインダ及び焼成の際に、スルーホール内に形成された第１の電極の収縮は抑制されない。しかし、第１の導電ペーストに含まれる第１の導電材料は、第２の導電ペーストに含まれる第２の導電材料より第２の導電物質（第１の導電物質より電気抵抗が低い）の含有率が高いため、スルーホール内の電気抵抗が高くなるのを防止することができる。なお、第１の電極を第１の導電ペーストにより形成する工程と、第２の電極を第２の導電ペーストにより形成する工程とは順序不同である。
【００１１】
また、本発明に係る第２の電子部品の製造方法においては、第１の導電材料及び第２の導電材料は金属材料であることが好ましい。この場合、グリーンシートと同時焼成しても、第１の電極及び第２の電極が変質し難い。しかも、低効率の低い第１の電極及び第２の電極を容易に形成することができる。
【００１２】
また、本発明に係る第２の電子部品の製造方法においては、第１の導電物質がパラジウム（Ｐｄ）であり、第２の導電物質が銀（Ａｇ）である場合や、第１の導電物質がニッケル（Ｎｉ）であり、第２の導電物質が銅（Ｃｕ）である場合や、第１の導電物質がパラジウム（Ｐｄ）であり、第２の導電物質が金（Ａｕ）である場合がある。
【００１３】
更に、本発明に係る第１の電子部品は、セラミック層を具備する電子部品であって、セラミック層に設けられたスルーホール内に形成された第１の電極と、セラミック層の表面に形成され、第１の電極と接続された第２の電極と、を備え、第１の電極は、第２の電極より形成部被覆率が高いことを特徴とする。
【００１４】
この電子部品は、上述した本発明に係る第１の電子部品の製造方法により製造されたものといえるため、セラミック層への損傷の発生、及びスルーホール内の電気抵抗の上昇が防止されたものとなっている。なお、形成部被覆率とは、「電極が形成された部分の面積」に対する「導電材料に被覆された部分の面積」の割合を意味する。
【００１５】
また、本発明に係る第１の電子部品においては、第１の電極及び第２の電極に含まれる導電材料は金属材料であることが好ましい。
【００１６】
また、本発明に係る第２の電子部品は、セラミック層を具備する電子部品であって、セラミック層に設けられたスルーホール内に形成された第１の電極と、セラミック層の表面に形成され、第１の電極と接続された第２の電極と、を備え、第１の電極は、第１の導電物質、及び当該第１の導電物質より電気抵抗が低い第２の導電物質を含有する第１の導電材料を含み、第２の電極は、第１の導電物質及び第２の導電物質を含有する第２の導電材料を含み、第１の導電材料は、第２の導電材料より第２の導電物質の含有率が高いことを特徴とする。
【００１７】
この電子部品は、上述した本発明に係る第２の電子部品の製造方法により製造されたものといえるため、セラミック層への損傷の発生、及びスルーホール内の電気抵抗の上昇が防止されたものとなっている。
【００１８】
また、本発明に係る第２の電子部品においては、第１の導電材料及び第２の導電材料は金属材料であることが好ましい。
【００１９】
また、本発明に係る第２の電子部品においては、第１の導電物質がパラジウム（Ｐｄ）であり、第２の導電物質が銀（Ａｇ）である場合や、第１の導電物質がニッケル（Ｎｉ）であり、第２の導電物質が銅（Ｃｕ）である場合や、第１の導電物質がパラジウム（Ｐｄ）であり、第２の導電物質は金（Ａｕ）である場合がある。
【発明の効果】
【００２０】
本発明によれば、セラミック層に損傷が生じるのを防止することができ、且つスルーホール内の電気抵抗が高くなるのを防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な実施形態としての積層型圧電素子及びその製造方法について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００２２】
［第１の実施形態］
図１に示されるように、第１の実施形態に係る積層型圧電素子（電子部品）１は、個別電極（第２の電極）２が形成された圧電体層（セラミック層）３と、コモン電極（第２の電極）４が形成された圧電体層（セラミック層）５とが交互に積層され、更に、端子電極１７，１８が形成された圧電体層７が最上層に積層されることで構成されている。
【００２３】
各圧電体層３，５，７は、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなり、例えば「１０ｍｍ×３０ｍｍ，厚さ３０μｍ」の長方形薄板状に形成されている。また、個別電極２及びコモン電極４は、Ａｇ及びＰｄにより構成された導電材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極１７，１８を除き、以下に述べる各電極についても同様である。
【００２４】
最上層の圧電体層７から数えて２層目、４層目、６層目、８層目の圧電体層３ａの上面には、図２に示されるように、複数の長方形状の個別電極２がマトリックス状に配置されている。各個別電極２は、その長手方向が圧電体層３ａの長手方向と直交するように配置されており、隣り合う個別電極２，２は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。
【００２５】
ここで、圧電体層３ａの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極２は、例えば４行７５列というように配置される（明瞭化のため図面では４行２０列とする）。このように、複数の個別電極２をマトリックス状に配置することで、圧電体層３ａに対して効率の良い配置が可能となるため、圧電体層３ａにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子１の小型化或いは個別電極２の高集積化を図ることができる。
【００２６】
１行目及び２行目の個別電極２は、１行目と２行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の貫通電極に接続されている。同様に、３行目及び４行目の個別電極２は、３行目と４行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の貫通電極に接続されている。
【００２７】
更に、圧電体層３ａの上面の縁部には、上下に位置する圧電体層５のコモン電極４同士を電気的に接続するための中継電極（第２の電極）６が形成されている。この中継電極６は、その直下において圧電体層３ａに形成されたスルーホール８内の貫通電極に接続されている。
【００２８】
なお、最下層の圧電体層３ｂの上面にも、上述した２層目、４層目、６層目、８層目の圧電体層３ａと同様に個別電極２がマトリックス状に配置されている。ただし、図３に示されるように、最下層の圧電体層３ｂは、中継電極６及びスルーホール８，１３が形成されていない点で圧電体層３ａと異なっている。
【００２９】
また、最上層の圧電体層７から数えて３層目、５層目、７層目の圧電体層５ａの上面には、図４に示されるように、積層型圧電素子１の積層方向（換言すれば、積層型圧電素子１の厚さ方向、すなわち、圧電体層３，５の厚さ方向）において圧電体層３ａの各接続端部２ａに対向するように中継電極（第２の電極）１６が形成されている。各中継電極１６は、その直下において圧電体層５に形成されたスルーホール１３内の貫通電極に接続されている。
【００３０】
更に、圧電体層５ａの上面にはコモン電極４が形成されている。このコモン電極４は、１行目及び２行目の中継電極１６の集合と、３行目及び４行目の中継電極１６の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極２の接続端部２ａを除く部分と重なっている。これにより、圧電体層３，５において各個別電極２の接続端部２ａを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。また、コモン電極４は、圧電体層５ａの外周部から所定の間隔をとって形成され、積層方向において圧電体層３ａの中継電極６に対向するように圧電体層５に形成されたスルーホール８内の貫通電極に接続されている。
【００３１】
なお、９層目の圧電体層５ｂの上面にも、上述した３層目、５層目、７層目の圧電体層５ａと同様に中継電極１６及びコモン電極４が形成されている。ただし、図５に示されるように、９層目の圧電体層５ｂは、スルーホール８が形成されていない点で圧電体層５ａと異なっている。
【００３２】
また、最上層の圧電体層７の上面には、図６に示されるように、積層方向において圧電体層３ａの各個別電極２の接続端部２ａに対向するように端子電極１７が形成され、積層方向において圧電体層３ａの中継電極６に対向するように端子電極１８が形成されている。各端子電極１７は、その直下において圧電体層７に形成されたスルーホール１３内の貫通電極に接続され、端子電極１８は、その直下において圧電体層７に形成されたスルーホール８内の貫通電極に接続されている。
【００３３】
これらの端子電極１７，１８には、駆動電源に接続するためにＦＰＣ（flexible printed circuit board）等のリード線が半田付けされる。そのため、リード線を半田付けするに際して半田を載せ易くすべく、端子電極１７，１８においては、Ａｇ及びＰｄにより構成された導電材料からなる下地電極層上に、半田ぬれ性を良好にするためにＡｇにより構成された導電材料からなる表面電極層が形成されている。
【００３４】
以上のように電極パターンが形成された圧電体層３，５，７の積層によって、最上層の各端子電極１７に対しては、積層方向において５つの個別電極２が中継電極１６を介在させて整列し、整列した各電極２，１６，１７は、図７に示されるように、スルーホール１３内の貫通電極（第１の電極）１４により電気的に接続されることになる。一方、最上層の端子電極１８に対しては、積層方向において４つのコモン電極４が中継電極６を介在させて整列し、整列した各電極４，６，１８は、スルーホール８内の貫通電極１４により電気的に接続されることになる。
【００３５】
なお、積層方向において隣り合うスルーホール１３，１３は、互いの中心軸がずれるように各圧電体層３，５，７に形成され、スルーホール１３内の貫通電極１４による電気的な接続が確実化されている。このことは、積層方向において隣り合うスルーホール８，８についても同様である。
【００３６】
このような積層型圧電素子１における電気的接続により、所定の端子電極１７と端子電極１８との間に電圧を印加すると、当該所定の端子電極１７下に整列する個別電極２とコモン電極４との間に電圧が印加されることになる。これにより、圧電体層３，５においては、図７に示されるように、個別電極２とコモン電極４とで挟まれる部分に電界Ｅが生じ、当該部分が活性部Ａとして変位することになる。従って、電圧を印加する端子電極１７を選択することで、マトリックス状に配置された各個別電極２に対応する活性部Ａのうち、選択した端子電極１７下に整列する活性部Ａを積層方向に変位させることができる。このような積層型圧電素子１は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。
【００３７】
次に、第１の実施形態に係る積層型圧電素子１の製造方法について説明する。
【００３８】
まず、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料に有機バインダや有機溶剤等を混合して素体ペーストを作製し、この素体ペーストを用いて各圧電体層３，５，７となるグリーンシートをドクターブレード法により成形する。
【００３９】
そして、グリーンシートの所定の位置にレーザ光を照射してスルーホール８，１３を形成する。なお、スルーホール８，１３の形状は、レーザ光照射面側の開口径が約４０μｍ、その反対側の開口径が約３５μｍの円錐台状となる。
【００４０】
続いて、第１の導電ペーストを用いて、スルーホール８，１３に対して充填スクリーン印刷を行い、スルーホール８，１３内に貫通電極１４を形成する。この第１の導電ペーストは、Ａｇ：Ｐｄ＝７０：３０の比率で構成された導電材料に有機バインダや有機溶剤等を混合することで作製されたものであり、６０質量％の導電材料を含有している。
【００４１】
また、第２の導電ペーストを用いて、グリーンシートに対してスクリーン印刷を行い、グリーンシートの表面に端子電極１７，１８の下地電極層及び内部電極２，４，６，１６を形成する。この第２の導電ペーストは、Ａｇ：Ｐｄ＝７０：３０の比率で構成された導電材料に有機バインダや有機溶剤等を混合することで作製されたものであり、５０質量％の導電材料を含有している。
【００４２】
続いて、電極パターンが形成されたグリーンシートを上述した順序で積層する。そして、約６０℃の温度に加熱しながら１００ＭＰａの圧力で積層方向にプレスを行って各層を圧着させ、積層体グリーンを作製する。
【００４３】
その後、積層体グリーンを所定の寸法に切断する。そして、切断された積層体グリーンに対して４００℃の温度で１０時間脱バインダを行い、更に、１１００℃の温度で２時間焼成を行う。これにより、有機バインダや有機溶剤等の成分が抜けて、グリーンシートは、チタン酸ジルコン酸鉛を主成分とする圧電セラミックス材料からなる圧電体層３，５，７となり、内部電極２，４，６，１６及び貫通電極１４は、Ａｇ及びＰｄにより構成された導電材料からなる電極となる。
【００４４】
続いて、圧電体層７となる焼結シートに形成された下地電極層上に、Ａｇを主成分とする導電材料からなる表面電極層を焼き付けて、端子電極１７，１８を形成する。なお、表面電極層の材料としてＡｕやＣｕ等を用いてもよい。また、表面電極層の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。そして、最後に分極処理を行って積層型圧電素子１を完成させる。
【００４５】
以上の第１の実施形態に係る積層型圧電素子１の製造方法では、第２の導電ペースト（導電材料の含有率５０質量％）より導電材料の含有率が高い第１の導電ペースト（導電材料の含有率６０質量％）を用いて、グリーンシートのスルーホール８，１３内に貫通電極１４を形成する。また、第１の導電ペーストより導電材料の含有率が低い第２の導電ペーストを用いて、グリーンシートの表面に内部電極２，４，６，１６を形成する。これにより、脱バインダ及び焼成の際において、貫通電極１４の収縮率は内部電極２，４，６，１６の収縮率より低くなり、内部電極２，４，６，１６の収縮率は貫通電極１４の収縮率より高くなる。
【００４６】
従って、脱バインダ及び焼成の際に、スルーホール８，１３内に形成された貫通電極１４の収縮が抑制されるため、スルーホール８，１３内の電気抵抗が高くなるのを防止することができ、駆動時の応答性が低下する等といった積層型圧電素子１の電気的特性の劣化を防止することが可能となる。また、脱バインダ及び焼成の際に、グリーンシートの表面に形成された内部電極２，４，６，１６によるグリーンシートの収縮の阻害が抑制されるため、圧電体層３，５に変形やクラック等の損傷が生じるのを防止することができる。
【００４７】
図８は、積層型圧電素子１における各電極の形成部被覆率を説明するための図であり、（ａ）はスルーホール８，１３の内壁面と直交する方向から見た貫通電極１４、（ｂ）は圧電体層３，５の表面と直交する方向から見た内部電極２，４，６，１６である。図８に示されるように、上述した製造方法によって積層型圧電素子１が製造されると、スルーホール８，１３の内壁面に形成された貫通電極１４の形成部被覆率は、各圧電体層３，５の表面に形成された内部電極２，４，６，１６の形成部被覆率より高くなる。これは、脱バインダ及び焼成の際において貫通電極１４の収縮率が内部電極２，４，６，１６の収縮率より低くなるためである。ここで、形成部被覆率とは、「電極が形成された部分の面積」に対する「導電材料に被覆された部分（図８の梨地領域）の面積」の割合を意味する。
【００４８】
このように、貫通電極１４の形成部被覆率が高くなると（すなわち、複数の空隙１９が小さく形成されると）、スルーホール８，１３内の電気抵抗の上昇が防止されると共に、積層型圧電素子１の駆動時における貫通電極１４の断線が防止される。また、内部電極２，４，６，１６の形成部被覆率が低くなると（すなわち、複数の空隙１９が大きく形成されると）、積層型圧電素子１の駆動時における各圧電体層３，５の変位の抑制が防止される。
【００４９】
また、第１の実施形態に係る積層型圧電素子１の製造方法においては、第１の導電ペースト及び第２の導電ペーストに含まれる導電材料が金属材料であるため、グリーンシートと同時焼成しても、貫通電極１４及び内部電極２，４，６，１６が変質し難い。しかも、低効率の低い貫通電極１４及び内部電極２，４，６，１６を容易に形成することができる。
【００５０】
次に、実施例の積層型圧電素子と比較例の積層型圧電素子との評価結果について説明する。
【００５１】
実施例の積層型圧電素子は、第１の実施形態に係る積層型圧電素子１の製造方法により作製したものであり、比較例の積層型圧電素子は、第２の導電ペースト（導電材料の含有率５０質量％）により貫通電極及び内部電極を形成したものである。なお、実施例の積層型圧電素子では、貫通電極の形成部被覆率が９６％、内部電極の形成部被覆率が７９％であったのに対し、比較例の積層型圧電素子では、貫通電極及び内部電極共に形成部被覆率が７９％であった。
【００５２】
評価は次のようにして行った。すなわち、実施例の積層型圧電素子及び比較例の積層型圧電素子共に、１２０℃の温度、３ｋＶ／ｍｍの電界強度で１５分間分極処理を行い、各積層型圧電素子について１素子当たり３００箇所（個別電極側の各端子電極とコモン電極側の端子電極との間）の静電容量をＬＣＲメータで測定した。そして、１箇所でも所定の容量値が得られなかった積層型圧電素子は、スルーホール内の貫通電極による電気的な接続が断たれているものとして、不良素子とした。
【００５３】
なお、分極処理前にも１素子当たり３００箇所の静電容量をＬＣＲメータで測定し、１箇所も電気的な接続が断たれていない素子を実施例の積層型圧電素子及び比較例の積層型圧電素子として用いた。
【００５４】
その結果、実施例の積層型圧電素子では、１００素子作製した中で不良素子の発生が０素子であった。一方、比較例の積層型圧電素子では、１００素子作製した中で不良素子の発生が１３素子であった。これにより、分極処理の際にスルーホール内の貫通電極の断線を防止することができるという、第１の実施形態に係る積層型圧電素子１の製造方法の効果が実証された。
【００５５】
［第２の実施形態］
第２の実施形態に係る積層型圧電素子１は、第１の実施形態に係る積層型圧電素子１とほぼ同様に構成されている。しかし、第２の実施形態に係る積層型圧電素子１の製造方法は、貫通電極１４を形成するための第１の導電ペーストの成分、及び内部電極２，４，６，１６を形成するための第２の導電ペーストの成分において、第１の実施形態に係る積層型圧電素子１の製造方法と相異している。以下、相異点を中心に第２の実施形態に係る積層型圧電素子１の製造方法について説明する。
【００５６】
まず、各圧電体層３，５，７となるグリーンシートをドクターブレード法により成形し、成形されたグリーンシートの所定の位置にレーザ光を照射してスルーホール８，１３を形成する。
【００５７】
続いて、第１の導電ペーストを用いて、スルーホール８，１３に対して充填スクリーン印刷を行い、スルーホール８，１３内に貫通電極１４を形成する。この第１の導電ペーストは、Ｐｄ（第１の導電物質）、及びＰｄより電気抵抗が低いＡｇ（第２の導電物質）をＡｇ：Ｐｄ＝８５：１５の比率で含有する第１の導電材料に有機バインダや有機溶剤等を混合することで作製されたものであり、５０質量％の第１の導電材料を含有している。
【００５８】
また、第２の導電ペーストを用いて、グリーンシートに対してスクリーン印刷を行い、グリーンシートの表面に端子電極１７，１８の下地電極層及び内部電極２，４，６，１６を形成する。この第２の導電ペーストは、Ｐｄ、及びＰｄより電気抵抗が低いＡｇをＡｇ：Ｐｄ＝７０：３０の比率で含有する第２の導電材料に有機バインダや有機溶剤等を混合することで作製されたものであり、５０質量％の導電材料を含有している。
【００５９】
なお、２０℃の温度での抵抗率は、Ｐｄが１０．８×１０−８Ωｍ、Ａｇが１．６３×１０−８Ωｍである。
【００６０】
続いて、電極パターンが形成されたグリーンシートを積層し、積層方向にプレスを行って積層体グリーンを作製する。その後、積層体グリーンを所定の寸法に切断し、切断された積層体グリーンに対して４００℃の温度で１０時間脱バインダを行い、更に、１０００℃の温度で２時間焼成を行う。続いて、圧電体層７となる焼結シートに形成された下地電極層上に、Ａｇを主成分とする導電材料からなる表面電極層を焼き付けて、端子電極１７，１８を形成する。そして、最後に分極処理を行って積層型圧電素子１を完成させる。
【００６１】
以上の第２の実施形態に係る積層型圧電素子１の製造方法では、第２の導電材料よりＡｇの含有率が高い第１の導電材料を含む第１の導電ペーストを用いて、グリーンシートのスルーホール８，１３内に貫通電極１４を形成する。また、第１の導電材料よりＡｇの含有率が低い第２の導電材料を含む第２の導電ペーストを用いて、グリーンシートの表面に内部電極２，４，６，１６を形成する。
【００６２】
従って、脱バインダ及び焼成の際における第１及び第２の導電ペーストの収縮率をグリーンシートの収縮率と同程度にすれば、脱バインダ及び焼成の際に、グリーンシートの表面に形成された内部電極２，４，６，１６によるグリーンシートの収縮の阻害が抑制されるため、圧電体層３，５に変形やクラック等の損傷が生じるのを防止することができる。また、脱バインダ及び焼成の際における第１及び第２の導電ペーストの収縮率をグリーンシートの収縮率と同程度にすると、脱バインダ及び焼成の際に、スルーホール８，１３内に形成された内部電極１４の収縮は抑制されない。しかし、第１の導電ペーストに含まれる第１の導電材料は、第２の導電ペーストに含まれる第２の導電材料よりＡｇ（Ｐｄより電気抵抗が低い）の含有率が高いため、スルーホール８，１３内の電気抵抗が高くなるのを防止することができ、駆動時の応答性が低下する等といった積層型圧電素子１の電気的特性の劣化を防止することが可能となる。
【００６３】
また、第２の実施形態に係る積層型圧電素子１の製造方法においては、第１の導電材料及び第２の導電材料が金属材料であるため、グリーンシートと同時焼成しても、貫通電極１４及び内部電極２，４，６，１６が変質し難い。しかも、低効率の低い貫通電極１４及び内部電極２，４，６，１６を容易に形成することができる。
【００６４】
次に、実施例の積層型圧電素子と比較例の積層型圧電素子との評価結果について説明する。
【００６５】
実施例の積層型圧電素子は、第２の実施形態に係る積層型圧電素子１の製造方法により作製したものであり、比較例の積層型圧電素子は、第２の導電ペースト（Ａｇ：Ｐｄ＝７０：３０）により貫通電極及び内部電極を形成したものである。
【００６６】
評価は次のようにして行った。すなわち、実施例の積層型圧電素子及び比較例の積層型圧電素子共に、１２０℃の温度、３ｋＶ／ｍｍの電界強度で１５分間分極処理を行い、各積層型圧電素子について１素子当たり３００箇所（個別電極側の各端子電極とコモン電極側の端子電極との間）の静電容量をＬＣＲメータで測定した。そして、１箇所でも所定の容量値が得られなかった積層型圧電素子は、スルーホール内の貫通電極による電気的な接続が断たれているものとして、不良素子とした。
【００６７】
なお、分極処理前にも１素子当たり３００箇所の静電容量をＬＣＲメータで測定し、１箇所も電気的な接続が断たれていない素子を実施例の積層型圧電素子及び比較例の積層型圧電素子として用いた。
【００６８】
その結果、実施例の積層型圧電素子では、１００素子作製した中で不良素子の発生が０素子であった。一方、比較例の積層型圧電素子では、１００素子作製した中で不良素子の発生が１０素子であった。これにより、分極処理の際にスルーホール内の貫通電極の断線を防止することができるという、第２の実施形態に係る積層型圧電素子１の製造方法の効果が実証された。
【００６９】
本発明は、上述した第１及び第２の実施形態に限定されるものではない。
【００７０】
例えば、貫通電極１４は、図７に示されるように、スルーホール８，１３の内壁面に膜状に形成される場合に限定されない。図９に示されるように、スルーホール８，１３内の全体に導電材料が充填されて貫通電極１４が形成される場合や、図１０に示されるように、スルーホール８，１３内の片側に導電材料が充填されて貫通電極１４が形成される場合がある。
【００７１】
また、第２の実施形態に係る積層型圧電素子１の製造方法では、貫通電極１４を形成するに際して、Ｐｄ、及びＰｄより電気抵抗が低いＡｇをＡｇ：Ｐｄ＝８５：１５の比率で含有する第１の導電材料を含む第１の導電ペーストを用い、内部電極２，４，６，１６を形成するに際して、Ｐｄ、及びＰｄより電気抵抗が低いＡｇをＡｇ：Ｐｄ＝７０：３０の比率で含有する第２の導電材料を含む第２の導電ペーストを用いたが、これに限定されない。
【００７２】
その一例として、貫通電極１４を形成するに際して、Ｎｉ、及びＮｉより電気抵抗が低いＣｕをＣｕ：Ｎｉ＝４０：６０の比率で含有する第１の導電材料を含む第１の導電ペーストを用い、内部電極２，４，６，１６を形成するに際して、Ｎｉ、及びＮｉより電気抵抗が低いＣｕをＣｕ：Ｎｉ＝１０：９０の比率で含有する第２の導電材料を含む第２の導電ペーストを用いてもよい。また、貫通電極１４を形成するに際して、Ｐｄ、及びＰｄより電気抵抗が低いＡｕをＡｕ：Ｐｄ＝７５：２５の比率で含有する第１の導電材料を含む第１の導電ペーストを用い、内部電極２，４，６，１６を形成するに際して、Ｐｄ、及びＰｄより電気抵抗が低いＡｕをＡｕ：Ｐｄ＝７０：３０の比率で含有する第２の導電材料を含む第２の導電ペーストを用いてもよい。これらの場合にも、第２の実施形態に係る積層型圧電素子１の製造方法と同様の効果が奏される。特に、貫通電極１４及び内部電極２，４，６，１６を形成するに際してＰｄ及びＡｕを用いると、マイグレーションが起こり難く、積層型圧電素子１を高温、高湿下で用いることができる。
【００７３】
なお、２０℃の温度での抵抗率は、Ｎｉが６．９×１０−８Ωｍ、Ｃｕが１．６９×１０−８Ωｍ、Ａｕが２．４×１０−８Ωｍである。
【００７４】
また、本発明は、積層型圧電素子の製造方法及び積層型圧電素子に限定されず、セラミック層を具備する電子部品の製造方法、及びそのような電子部品に適用可能である。そのような電子部品としては、例えば、コンデンサ、インダクタ、ＮＴＣやＰＴＣ等のサーミスタ、及びバリスタ等がある。
【図面の簡単な説明】
【００７５】
【図１】本発明に係る電子部品の一実施形態としての積層型圧電素子の分解斜視図である。
【図２】図１に示される積層型圧電素子の２層目、４層目、６層目、８層目の圧電体層の平面図である。
【図３】図１に示される積層型圧電素子の最下層の圧電体層の平面図である。
【図４】図１に示される積層型圧電素子の３層目、５層目、７層目の圧電体層の平面図である。
【図５】図１に示される積層型圧電素子の９層目の圧電体層の平面図である。
【図６】図１に示される積層型圧電素子の最上層の圧電体層の平面図である。
【図７】図１に示されるVII−VII線に沿っての積層型圧電素子の部分断面図であり、スルーホールの内壁面に膜状に貫通電極が形成されている状態を示す図である。
【図８】積層型圧電素子における各電極の形成部被覆率を説明するための図であり、（ａ）はスルーホールの内壁面と直交する方向から見た貫通電極、（ｂ）は圧電体層の表面と直交する方向から見た内部電極である。
【図９】図１に示されるVII−VII線に沿っての積層型圧電素子の部分断面図であり、スルーホール内の全体に導電材料が充填されて貫通電極が形成されている状態を示す図である。
【図１０】図１に示されるVII−VII線に沿っての積層型圧電素子の部分断面図であり、スルーホール内の片側に導電材料が充填されて貫通電極が形成されている状態を示す図である。
【符号の説明】
【００７６】
１…積層型圧電素子（電子部品）、２…個別電極（第２の電極）、３，５…圧電体層（セラミック層）、４…コモン電極（第２の電極）、６，１６…中継電極（第２の電極）、８，１３…スルーホール、１４…貫通電極（第１の電極）。
【図１】
2006100557.tif 000003
【図２】
2006100557.tif 000004
【図３】
2006100557.tif 000005
【図４】
2006100557.tif 000006
【図５】
2006100557.tif 000007
【図６】
2006100557.tif 000008
【図７】
2006100557.tif 000009
【図８】
2006100557.tif 000010
【図９】
2006100557.tif 000011
【図１０】
2006100557.tif 000012