(57)【要約】【課題】動作条件の変化に応答して、特にディスプレイ上の画像を見る者に通常は見えないようなやりかたで応答してアナログ・ディジタル変換器を較正する。【解決手段】アナログディスプレイ信号でエンコードされた画像を表示するよう構成されるディジタルディスプレイ回路において、ディジタルディスプレイ回路は、画像のピクセルデータ要素を復元するアナログ・ディジタル変換器（ＡＤＣ）回路を含む。アナログディスプレイ信号の垂直帰線消去期間のあいだにＡＤＣ回路が較正される。垂直帰線消去期間の外で、ＡＤＣ回路を用いてアナログディスプレイ信号中の情報がピクセルデータ要素のディジタル表現に変換される。例えば較正は、ＡＤＣ回路の動作パラメータのうちの特定のものについてより許容可能な値を決定することを含みえる。【選択図】  図２
2006053552.tif 000002
【特許請求の範囲】
【請求項１】
アナログディスプレイ信号でエンコードされた画像を表示するよう構成されるディジタルディスプレイ回路において、前記ディジタルディスプレイ回路は、前記画像のピクセルデータ要素を復元するアナログ・ディジタル変換器（ＡＤＣ）回路を含み、
前記アナログディスプレイ信号の垂直帰線消去期間のあいだにＡＤＣ回路を較正すること、および
前記垂直帰線消去期間の外で、前記ＡＤＣ回路を用いて前記アナログディスプレイ信号中の情報を前記ピクセルデータ要素のディジタル表現に変換すること
を含む方法。
【請求項２】
請求項１に記載の方法であって、
前記較正ステップは、前記ＡＤＣ回路の動作パラメータのうちの特定のものについてより許容可能な値を決定すること
を含む方法。
【請求項３】
請求項２に記載の方法であって、前記較正ステップは、
所定のテスト入力値をＡＤＣ回路に提供すること、および
前記ＡＤＣ回路への前記テスト入力値についての前記ＡＤＣ回路の少なくとも一つの出力値を受け取ること、およびそれに基づいて、前記動作パラメータの前記特定のものについての前記より許容可能な値を決定すること
を含む方法。
【請求項４】
請求項３に記載の方法であって、
所定のテスト入力値を前記ＡＤＣ回路に提供するステップは、
前記ＡＤＣ回路のディジタル・アナログ変換器（ＤＡＣ）回路をイネーブルすること、
前記ＤＡＣ回路の出力として前記ＤＡＣ回路に前記所定のテスト入力値を提供させること
を含む方法。
【請求項５】
請求項３〜４のいずれかに記載の方法であって、
前記少なくとも一つの出力値を受け取りながら、前記動作パラメータの前記特定のもの以外の前記ＡＤＣ回路の動作パラメータの前記値を特定のテスト動作値に設定すること
を含む方法。
【請求項６】
請求項５に記載の方法であって、前記特定のテスト動作値は、前記ＡＤＣ回路に前記所定のテスト入力値を提供するステップのそれぞれについて同じである方法。
【請求項７】
請求項６に記載の方法であって、
前記少なくとも一つの出力値を受け取る前に、前記ＡＤＣの前記動作パラメータを前記所定のテスト値に変化させること
をさらに含む方法。
【請求項８】
請求項７に記載の方法であって、
前記垂直帰線消去期間が終わる前に、前記ＡＤＣの前記動作パラメータを前記所定のテスト値以外のものに変化させること
をさらに含む方法。
【請求項９】
請求項３〜８のいずれかに記載の方法であって、
前記より許容可能な動作パラメータを決定することは、前記前記ＡＤＣ回路の前記少なくとも一つの出力値を前記ＡＤＣ回路の以前に得られた出力値の指示と比較すること、および
前記比較に基づいて、前記動作パラメータのうちの前記特定の一つについて前記より許容可能な値を決定すること
を含む方法。
【請求項１０】
請求項９に記載の方法であって、
前記少なくとも一つの出力値は、同じテスト入力値についての複数の出力値を含み、
前記方法は、前記複数の出力値に基づいて代表的出力値を決定することをさらに含み、
前記比較ステップにおいて、前記代表的出力値は前記複数の出力値を示すのに用いられる
方法。
【請求項１１】
請求項１０に記載の方法であって、
前記複数の出力値に基づいて前記代表的出力値を決定することは、前記複数の出力値の平均を決定することを含む方法。
【請求項１２】
請求項１０に記載の方法であって、
前記複数の出力値の前記平均を決定する前記ステップは、
まず前記複数の出力値の任意のものが異常に見えるかを決定すること、および
前記平均を決定するときに前記異常値を無視すること
を含む方法。
【請求項１３】
請求項１２に記載の方法であって、
前記複数の出力値の任意のものが異常に見えるかを決定する前記ステップは、前記複数の出力値のそれぞれについて、
前記複数の出力値のうちの一つを前記複数の出力値のうちの少なくとも一つの他のものと比較すること、および
前記比較ステップの結果に基づいて前記複数の出力値のうちの一つが異常であることを決定すること
を含む方法。
【請求項１４】
請求項１〜１３のいずれかに記載の方法であって、
前記ＡＤＣ回路を較正する単一のステップが一つの垂直帰線消去期間中に実行される方法。
【請求項１５】
請求項１〜１３のいずれかに記載の方法であって、
前記ＡＤＣ回路を較正する単一のステップが一つより多い垂直帰線消去期間中に実行される方法。
【請求項１６】
請求項１５に記載の方法であって、
一つより多い垂直帰線消去期間中に実行する前記較正ステップを制御することをさらに含む方法。
【請求項１７】
請求項１６に記載の方法であって、
一つより多い垂直帰線消去期間中に実行する前記較正ステップを制御する前記ステップは、
特定の垂直帰線消去期間において、以前に開始された較正制御ステップを実行することを継続するかの前記較正制御ステップを開始するかを決定すること
を含む方法。
【請求項１８】
請求項１〜１３に記載の方法であって、
前記垂直帰線消去期間のあいだに、前記較正ステップが実行される時間を制限することをさらに含む方法。
【請求項１９】
請求項１８に記載の方法であって、
特定の垂直帰線消去期間のあいだに前記較正ステップが実行される時間を制限する前記ステップは、タイマ割り込みに応答する方法。
【請求項２０】
請求項１９に記載の方法であって、
較正ステップを実行することは、前記タイマ割り込みの発生に基づいて特定の垂直帰線消去期間のあいだに終了される方法。
【請求項２１】
請求項１〜２０のいずれかに記載の方法であって、
より高い優先順位の処理の指示に基づいて、特定の垂直帰線消去期間のあいだに前記較正ステップの処理を実行しない方法。
【請求項２２】
請求項２１に記載の方法であって、
前記較正ステップの処理が実行されない垂直帰線消去期間の個数は、少なくとも特定の個数の連続する垂直帰線消去期間であるように予め決定される方法。
【請求項２３】
請求項２１に記載の方法であって、
前記より高い優先順位の処理は、前記ディジタルディスプレイ回路およびホストデバイス間の通信である方法。
【請求項２４】
請求項２〜２１のいずれかに記載の方法であって、
前記動作パラメータのうちの前記特定のものについての前記より許容可能な値を決定することは、もし前記動作パラメータのうちの前記特定のものがそれに調整されるなら、前記ディジタルディスプレイ回路によって表示される前記画像中の変化が特定のスレッショルドよりも低いような値を決定することを含む方法。
【請求項２５】
請求項２４に記載の方法であって、
前記特定のスレッショルドを初期的に決定することをさらに含む方法。
【請求項２６】
請求項２５に記載の方法であって、
前記特定のスレッショルドを初期的に決定することは、人間の視覚の標準的な特性を考慮することを含む方法。
【請求項２７】
請求項１〜２６のいずれかに記載の方法であって、
前記電源ディスプレイ回路の電源オンの後の所定の期間は前記較正ステップを実行しない方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイデバイスに関する。より具体的には本発明は、ディジタルディスプレイで用いられるアナログからディジタルへの変換器の較正に関する。
【背景技術】
【０００２】
図１は、ディジタル形式で画像を生成し、表示する構成の大まかな概略を示す。具体的に、ホスト１０２（例えばパーソナルコンピュータ）は、画像をディジタルフォーマットで生成する。ホスト１０２に関連付けられたディジタルからアナログへのコンバータ（ＤＡＣ）回路１０４は、接続１０６上を通ってディジタルディスプレイ回路１０８に送られるように、ホスト１０２によって生成されたディジタル画像データをアナログ画像データ（典型的にはＲＧＢフォーマット）に変換する。ディジタルディスプレイ回路１０８に関連付けられたアナログ・ディジタル変換器（ＡＤＣ）回路１１０は、アナログ画像データをディジタル画像データに変換し直し、これが液晶（ＬＣＤ）のようなディスプレイ１１２に与えられる。ディジタルディスプレイ回路１０８の動作は典型的にはプロセッサの制御の下であり、このプロセッサは「オンボード」（またはディジタルディスプレイ回路１０８の回路に比較的強く結合されている）であるか、または「オフボード」（またはディジタルディスプレイ回路１０８の回路にそれほど強く結合されていない）であるかのいずれかである。
【０００３】
特にＡＤＣ回路１１０に関しては、シリコンプロセスのバラツキは、ＡＤＣ回路１１０の内部オフセット電圧の温度による変動につながりえる。その結果、温度が変化するとき、ＡＤＣ回路１１０を通したＲＧＢ出力データはデータドリフトを示しえる。
【０００４】
内部オフセット電圧は、スレッショルド電圧のミスマッチ、オーバドライブ電圧およびトランジスタのミスマッチのようなファクタに依存する。内部オフセット電圧は、ＡＤＣ回路１１０に関連付けられたＲＧＢカラーのそれぞれについてのＯＦＦＳＥＴ１およびＯＦＦＳＥＴ２レジスタの値に依存して打ち消し合う。ＯＦＦＳＥＴ１およびＯＦＦＳＥＴ２レジスタは共に同じ一般的な効果を有するが、ＯＦＦＳＥＴ１レジスタは比較的大まかな調整を提供し、一方、ＯＦＦＳＥＴ２レジスタは比較的細かい調整を提供する。ある例では、ＯＦＦＳＥＴ１レジスタのそれぞれの１ビット調整は、ある色チャネルについて、最下位ビット（ＬＳＢ）の１．７ビットの調整をＡＤＣ回路１１０に提供し、一方、ＯＦＦＳＥＴ２レジスタのそれぞれの１ビット調整は、その色チャネルについて、ＬＳＢの０．８ビットの調整をＡＤＣ回路１１０に提供する。それぞれのチャネルについてＯＦＦＳＥＴ１およびＯＦＦＳＥＴ２レジスタ内の値を適切に設定することによって、色（ＲＧＢ）のバランスが全体としてとれるという結果が得られる。
【０００５】
しかしＯＦＦＳＥＴ１およびＯＦＦＳＥＴ２レジスタについてのオフセット値を決定する方程式の項は、異なる温度係数を有する。よってこれら異なる温度変動を完全に打ち消すことを達成するためにこれらの値を温度変化に応じてどのように変化させるかを予め決定することは難しい。また温度依存性はプロセスによって変化し、オフセット値を温度とどのように相関付けるかを予め決定することをさらに難しくする。
【０００６】
従来は、オフセット値および利得値は、ディジタルディスプレイ回路１０８（ＡＤＣ回路１１０を含む）の電源オン時に初期化され、不揮発性ＲＡＭ（ＮＶＲＡＭ）に保存される。よって色バランスは少なくとも最初のうちは達成される。しかしＡＤＣ回路１１０の１つ以上のチャネルからの出力データは、動作温度の変化のような動作条件の変化に基づいてシフトしえる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
よってそのような動作条件の変化に応答すること、特にディスプレイ１１２上の画像を見る者に通常は見えないようなやりかたで応答することが望ましい。
【課題を解決するための手段】
【０００８】
アナログディスプレイ信号でエンコードされた画像を表示するよう構成されるディジタルディスプレイ回路において、前記ディジタルディスプレイ回路は、前記画像のピクセルデータ要素を復元するアナログ・ディジタル変換器（ＡＤＣ）回路を含む。前記アナログディスプレイ信号の垂直帰線消去期間のあいだにＡＤＣ回路が較正される。前記垂直帰線消去期間の外で、前記ＡＤＣ回路を用いて前記アナログディスプレイ信号中の情報が前記ピクセルデータ要素のディジタル表現に変換される。例えば前記較正は、前記ＡＤＣ回路の動作パラメータのうちの特定のものについてより許容可能な値を決定することを含みえる。
【発明を実施するための最良の形態】
【０００９】
大まかには、図１のディジタルディスプレイ回路１０８のＡＤＣ回路１１０が、接続１０６を通して送られるアナログディスプレイ信号の垂直帰線消去期間のあいだに較正されるようにディジタルディスプレイ回路を動作させる方法が記載される。
【００１０】
例えば図２を参照して、ステップ２０２（垂直帰線消去期間、つまりＶＢＩの外側にある）は、ディスプレイ１１２上に画像を表示する処理を含む。ステップ２０２の処理は、全く従来のものでありえる。ステップ２０４および２０６はＶＢＩのあいだである。ステップ２０６において処理は、動作条件の変化のためにＡＤＣ回路１１０の動作を調整するように起こる。ステップ２０４において、通常の（例えば従来の）ＶＢＩ処理が起こる。その後、処理はステップ２０２に戻る。
【００１１】
図３は、内部ＤＡＣをＡＤＣ回路１１０の入力として用いるＡＤＣ較正処理２０６の例を示すフロー図である。較正のあいだ内部ＤＡＣをＡＤＣ回路１１０の入力として用いることによって、不要な影響が最小化または除去されえる。例えば、振幅の変化および外部ＡＤＣ回路１１０の入力からの外部アナログノイズのような干渉が最小化または除去されえる。
【００１２】
今度は図３を参照し、参照番号３００は図３の処理への開始点を単に示す。ステップ３０２において、内部ＤＡＣがＡＤＣ回路１１０への入力としてイネーブルされる。内部ＤＡＣの出力は、ADC_TEST_DACVALUE（処理に対してユーザプログラム可能なパラメータ）にプログラムされる。またＡＤＣ回路１１０の帯域幅はゼロに設定され、これは高周波数帯域の干渉を除去する。
【００１３】
ステップ３０４において、ＡＤＣデータレジスタ（出力）が読まれる。示された例では、それぞれのＡＤＣデータレジスタは複数回読まれる。すぐ後で説明されるように、これは読まれたＡＤＣ出力データの質をよりよく確かにする機会を提供する。
【００１４】
例えば、ある例では、ＡＤＣ回路１１０の明らかに異常な出力値は廃棄される。具体的な例では、もし特定のＡＤＣデータレジスタの近接する（時間上で）読み取りでの値がADC_GLITCH_THRESHOLDよりも大きいなら、その値はＡＤＣ較正処理において考慮されない。
【００１５】
さらにステップ３０６に示されるように、ＡＤＣ出力データの移動平均（moving average）が決定され、この移動平均がＡＤＣ較正処理への入力として用いられる。この移動平均を用いることによって、ＡＤＣ出力データ内に示される遅い動きのランダムノイズは「平均化されて消され」える。移動平均処理の具体的な実現例において、それぞれのＡＤＣデータレジスタはOFFSET_ARRAY回だけ読み出され、平均値がOFFSET_ARRAY個の読み出された値から決定され、それからこの平均値が最も近い整数に丸められる。
【００１６】
ステップ３０８において、ステップ３０６の結果である丸められ平均された値が、以前に保存されたステップ３０６の結果（すなわち前のＶＢＩにおける図３のＡＤＣ較正処理の前の実行からの）と比較される。もし現在のステップ３０６の結果および前のステップ３０６の結果の間の差がADC_THRESHOLDを超えるなら、処理はステップ３１０に行く。ステップ３１０において、新しいＡＤＣデータが保存され、OFFSET2値が調整される。
【００１７】
ある例では、ステップ３１０における処理は、図３の処理が実行されるとき毎に、OFFSET2値がわずかだけ（例えば１ビットだけ）調整される。この例では、もしＡＤＣ回路１１０が較正されるためにOFFSET2値のさらなる調整が必要とされるなら、後続のＶＢＩにおいて、図３の処理の後続の実行の結果としてさらなる調整が当然行われる。
【００１８】
ステップ３１２において、動作GAIN値が、図３の較正処理のあいだに用いられたゼロGAIN値の代わりにＡＤＣ回路１１０に復元される。それからＡＤＣ較正処理はステップ３１４において終了する。
【００１９】
もし現在のステップ３０６の結果および前のステップ３０６の結果の差がADC_THRESHOLDを超えないなら、OFFSET2値は調整されない。処理はそれからステップ３１２において動作GAIN値を復元するように続き、ＡＤＣ較正処理はステップ３１４において終了する。
【００２０】
ここで図４を参照するが、これは図３のＡＤＣ較正のための初期処理を示すフロー図である。図４の処理の一部は、図３の処理と同じであり、これら同じ部分は同一の参照番号によって示される。図４の処理はディジタルディスプレイ回路１０８の電源オンと共に典型的には実行され、オンスクリーンディスプレイセットアップ機能によって呼ばれた時のような適切な他の時においても実行されえる。
【００２１】
参照番号４００は図４の処理への開始点を単に示す。ステップ４０２において、ＡＤＣ回路１１０が前に較正されたかが決定され、決定されたADC OFFSET1値がＮＶＲＡＭに保存されている。もしそうなら、ステップ４０４における処理が、ミッシングコード較正を行うために実行する。ミッシングコード較正は、ＡＤＣ回路１１０の出力機能における外見上の不連続（apparent discontinuity）がある場合を扱う。
【００２２】
例えばＡＤＣ出力機能は、もし入力が一つだけ変われば一つ変わるステップ群からなる２５５の異なる出力ディジタルコードが存在するようでありえる。場合によっては内部のＡＤＣ特性のために、ＡＤＣ回路１１０の入力および出力の間に、真の１対１の対応関係が存在しないかもしれない。ミッシングコード較正においては、不連続性が起こる入力コードが、この不連続性についての「修正（fix）」と共に記憶される。それからＡＤＣ回路１１０の動作において、そのような入力コードが検出されるとき、適切なオフセット調整がなされる。例えばもし入力に基づけば６４の出力コードが予想され、６５が出力に見られるなら、次に６４の入力コードが検出される時には、１が出力から減算されることでそのミッシングコードについて較正をする。
【００２３】
もしＡＤＣ回路１１０が前に較正されておらず、決定されたADC OFFSET1値がＮＶＲＡＭに保存されているなら、処理はステップ４０８においてＡＤＣ回路１１０を較正するように実行され、適切なOFFSET1値を決定する。OFFSET1較正を複数回実行することおよび平均化（すなわち図４を参照してAUTO_ADC_INIT_AVG回）によって、グリッチの効果または他の誤った値が記録されＮＶＲＡＭに保存されることを最小化する可能性が増える。ステップ４１０において、平均化されたOFFSET1値は、最も近い整数に丸められ、ＮＶＲＡＭに記憶される。
【００２４】
ステップ３０２において、ＤＡＣがイネーブルされ、所望のテスト出力値をＡＤＣ回路１１０の入力として出力するようプログラムされる。ステップ４１２において、ＡＤＣ回路１１０のそれぞれの色チャネルについて新しいOFFSET2およびGAIN値が計算される。
【００２５】
ステップ３０４、ＡＤＣデータレジスタが読み出され、図３の処理のように読み出しにおけるグリッチの潜在的可能性について対応する。ステップ３０６において、図３の処理のようにデータ値が平均化される。最後にステップ４１４において新しいADC DATAおよびOFFSET2値が保存され、ＶＢＩ期間のあいだに後続の図３の処理において初期値として用いられる。
【００２６】
ある例では、ＶＢＩ期間のあいだにサービスされなければならない、ＡＤＣ較正よりもより高い優先順位を持つイベントが存在する。一つのそのようなイベントは、ディジタルディスプレイ回路１０８およびホストデバイス１０２間のデータの通信である。そのようなデータが検出されるとき、ある例では、ＡＤＣ較正は、少なくとも所定の数のＶＢＩについては実行されない。ある具体的な例では、これは、より高い優先順位のイベントの検出したときにHOLDOFFカウンタを初期化し、それぞれのＶＢＩにおいてHOLDOFFカウンタをデクリメントし、HOLDOFFカウンタがゼロに達するまでＡＤＣ較正処理を中断することによって実現される。
【００２７】
加えてある例では、図３の処理は、ＶＢＩのあいだのそのような処理のために利用可能な時間の量よりも時間をとる。この場合、図３の処理は再入可能にされる、すなわち図３の処理の状態をＶＢＩ間で代替スタックに保存するためにタイマ割り込みを利用することによって、図３の処理は複数のＶＢＩにわたって持ち越される。
【図面の簡単な説明】
【００２８】
【図１】画像を生成し、ディジタル形式の画像を表示する回路の大まかな概略図である。
【図２】ＡＤＣ回路１１０の動作条件における変化に対応するために図１の回路を動作させるための処理をおおまかに示す図である。
【図３】図２に示されるＡＤＣ較正処理を示すフロー図である。
【図４】図２に示されるＡＤＣ較正処理に対する初期化処理を示すフロー図である。
【図１】
2006053552.tif 000003
【図２】
2006053552.tif 000004
【図３】
2006053552.tif 000005
【図４】
2006053552.tif 000006
【外国語明細書】
1. TITLE OF THE INVENTION
ADC Calibration to accommodate temperature variation using vertical blanking interrupts
2. DETAILED DESCRIPTION OF THE INVENTION
Technical Field
[0001]The invention relates to display devices.  More specifically, the invention relates to calibration of analog to digital converters used in digital displays.
Background
[0002]Figure 1 illustrates a broad schematic of an arrangement to generate images and to display the images digital form.  In particular, a host 102 (for example, a personal computer) generates an image in digital format.  Digital to analog converter (DAC) circuitry 104 associated with the host 102 converts the digital image data generated by the host 102 into analog image data (typically, in RGB format) to be sent out over a connection 106 to digital display circuitry 108.  Analog to digital converter (ADC) circuitry 110 associated with the digital display circuitry 108 converts the analog image data back into digital image data, which is then provided to a display 112 such as a liquid crystal (LCD).  The operation of the digital display circuitry 108 is typically under the control of a processor (not shown) that is either "on-board" (or otherwise relatively tightly coupled to the circuitry of the digital display circuitry 108) or "off board" (or otherwise less tightly coupled to the circuitry of the digital display circuitry 108).
[0003]With particular respect to the ADC circuitry 110, variation in silicon process may result in internal offset voltages of the ADC circuitry 110 varying with temperature. As a result, when temperature varies, the RGB output data through the ADC circuitry 110 may show data drift.
[0004]The internal offset voltages depend on factors such as threshold voltage mismatch, overdrive voltage and transistor mismatches. The internal offset voltages are cancelled out depending on the values of OFFSET1 and OFFSET2 registers for each of the RGB colors, associated with the ADC circuitry 110.  The OFFSET1 and OFFSET2 registers both have the same general effect, but the OFFSET1 register provides a relatively gross adjustment, while the OFFSET2 register provides a relatively finer adjustment.  In one example, each one bit adjustment of the OFFSET1 register provides 1.7 bits of least significant bit (LSB) adjustment to the ADC circuitry 110 for a color channel, while each one bit adjustment of the OFFSET2 register provides 0.8 bits of LSB adjustment to the ADC circuitry 110 for the color channel.  By appropriately setting the values in the OFFSET1 and OFFSET2 registers for each channel, the result is that the colors (RGB) will be balanced as a whole.
[0005]However, the terms in the equation for determining the offset values for the OFFSET1 and OFFSET2 registers have different temperature coefficients.  It is thus difficult to predetermine how to vary these values with temperature change to achieve a perfect cancellation of these different temperature variations.  Also, the temperature dependence varies with process, making it even more difficult to predetermine how to correlate the offset values to temperature.
[0006]Conventionally, offset values and gain values are initialized at the power up of the digital display circuitry 108 (including the ADC circuitry 110) and stored in a non-volatile RAM (NVRAM).  Thus, color balance is achieved, at least initially.  However, the output data from one or more channels of the ADC circuitry 110 may shift based on changes in operating conditions, such as changes in operating temperature.
[0007]It is thus desirable to respond to such changes in operating conditions and, in particular, to respond in a way that is not nominally visible to a typical viewer of images on the display 112.
Summary
[0008]In digital display circuitry, configured to display an image encoded in an analog display signal, the digital display circuitry includes analog-to-digital converter (ADC) circuitry to recover pixel data elements of the image.  During vertical blanking intervals of the analog display signal, the ADC circuitry is calibrated.  Outside the vertical blanking intervals, the ADC circuitry is used to convert information in the analog display signal into digital representations of the pixel data elements.  For example, the calibrating may include determining more acceptable values for certain ones of the operational parameters of the ADC circuitry.
Detailed Description
[0009]In general, a method is described to operate digital display circuitry such that the ADC circuitry 110 of the Figure 1 digital display circuitry 108 is calibrated during vertical blanking intervals of the analog display signal sent over connection 106.
[0010]For example, with reference to Figure 2, it can be seen that step 202 (which is outside the vertical blanking interval, or VBI) includes processing to display an image on display 112.  The step 202 processing may be entirely conventional.  Steps 204 and 206 are during the VBI.  At step 206, processing occurs to adjust the operation of the ADC circuitry 110 for changes in operating conditions.  At step 204, nominal (e.g., conventional) VBI processing occurs.  Thereafter, processing returns to step 202.
[0011]Figure 3 is a flowchart illustrating an example of the ADC calibration processing 206, using an internal DAC as input to the ADC circuitry 110.  By using the internal DAC as input for the ADC circuitry 110 during calibration, extraneous influences can be minimized or eliminated.  For example, interferences such as change of amplitude and external analog noise from the external ADC circuitry 110 inputs can be minimized or eliminated.
[0012]Turning now to Figure 3, reference numeral 300 merely indicates an entry point into the Figure 3 processing.  At step 302, the internal DAC enabled as input to the ADC circuitry 110. The output of the internal DAC is programmed to ADC_TEST_DACVALUE (a user-programmable parameter to the processing). Also, the ADC circuitry 110 bandwidth is set to zero, which eliminates high frequency band interference.
[0013]At step 304, the ADC Data registers (output) are read.  In the illustrated example, each ADC Data register is read multiple times.  As discussed immediately below, this provides an opportunity for better ensuring the quality of the read ADC output data.
[0014]For example, in some examples, apparently aberrant output values of the ADC circuitry 110 are discarded.  In a particular example, if values in adjacent (in time) readings of a particular ADC Data register is greater than ADC_GLITCH_THRESHOLD, then the values are not considered in the ADC calibration processing.
[0015]Furthermore, as shown at step 306, a moving average of the ADC output data is determined, and this moving average is used as input to the ADC calibration processing.  By using the moving average, slow moving random noise exhibited in the ADC output data can be "averaged out."  In a particular implementation of moving average processing, each ADC Data register is read OFFSET_ARRAY times, an average value is determined from the OFFSET_ARRAY read values, and then this average value is rounded to the nearest integer.
[0016]At step 308, the rounded, averaged value that is the result of step 306 is compared to a previously-saved result of step 306 (i.e., from a previous execution of the Figure 3 ADC Calibration processing, in a previous VBI).  If the difference between the current step 306 result and the previous step 306 result exceed ADC_THRESHOLD, then processing goes to step 310.  At step 310, the new ADC data is saved and the OFFSET2 value is adjusted.
[0017]In one example, the processing at step 310 is such that the OFFSET2 value is adjusted only slightly (e.g., by one bit) each time the Figure 3 processing is executed.  In this example, if further adjusting of the OFFSET2 value is required to bring the ADC circuitry 110 to calibration, then the further adjusting would occur naturally as a result of subsequent executions of the Figure 3 processing, on subsequent VBI's.
[0018]At step 312, the operational GAIN value is restored to the ADC circuitry 110 in place of the zero GAIN value used during Figure 3 calibration processing.  Then ADC calibration processing exits at step 314.
[0019]If the difference between the current step 306 result and the previous step 306 result do not exceed ADC_THRESHOLD, then the OFFSET2 value is not adjusted. Processing then continues at step 312 to restore the operational GAIN value, and the ADC calibration processing exits at step 314.
[0020]We now turn to Figure 4, which is a flowchart illustrating initialization processing for the ADC calibration of Figure 3.  Portions of the Figure 4 processing are the same as processing of Figure 3, and these same portions are denoted by identical reference numerals.  The Figure 4 processing is typically executed upon power up of the digital display circuitry 108, and may be executed at other times as appropriate, such as when called by an on-screen display setup function.
[0021]Reference numeral 400 merely indicates an entry point into the Figure 4 processing.  At step 402, it is determined whether the ADC circuitry 110 has been previously calibrated and the determined ADC OFFSET1 value has been stored into NVRAM.  If so, then processing at step 404 executes to perform missing code calibration.  Missing code calibration handles the case where there is an apparent discontinuity in the output function of the ADC circuitry 110.
[0022]For example, the ADC output function may be such that there are 255 different output digital codes, in steps of one, if the input is varied by one.  Sometimes, due to internal ADC characteristics, there may not be a true one-to-one correspondence between the input and the output of the ADC circuitry 110.  In missing code calibration, the input code at which the discontinuities occur are remembered, as well as the "fix" for the discontinuity.  Then, in operation of the ADC circuitry 110, when such an input code is detected, the appropriate offset adjustments are made.  For example, if an output code of sixty four was expected based on the input, and sixty five is seen at the output, then the next time an input code of sixty four is detected, one is subtracted from the output, to calibrate for the missing code.
[0023]If the ADC circuitry 110 has not been previously calibrated and the determined ADC OFFSET1 value stored into NVRAM, then processing at step 408 executes to calibrate the ADC circuitry 110 to determine a suitable OFFSET1 value. By performing the OFFSET1 calibration multiple times and averaging (i.e., referring to Figure 4, AUTO_ADC_INIT_AVG times), there is a greater probability of minimizing the effect of glitches or other wrong values being recorded and stored into NVRAM.  At step 410, the averaged OFFSET1 value is rounded to the nearest integer and stored into NVRAM.
[0024]At step 302 (like in Figure 3), the DAC is enabled and programmed to output a desired test output value as input the ADC circuitry 110.  At step 412, new OFFSET2 and GAIN values are calculated for each color channel of the ADC circuitry 110.
[0025]At step 304, the ADC data registers are read, accounting for the potential of glitches in the reading, as in the Figure 3 processing.  At step 306 the data values are averaged, as in the Figure 3 processing.  Finally, at step 414, the new ADC DATA and OFFSET2 values are stored, to be used as initial values in subsequent Figure 3 processing during VBI intervals.
[0026]In accordance with some examples, there are events of higher priority than ADC calibration that should be serviced during VBI's.  One such event is communication of data between the digital display circuitry 108 and the host device 102.  When such events are detected, in some examples, ADC calibration is not performed for at least a predetermined number of VBI's.  In one particular example, this is implemented by initializing a HOLDOFF counter upon detection of the higher priority event, decrementing the HOLDOFF counter at each VBI, and discontinuing ADC calibration processing until the HOLDOFF counter has reached zero.
[0027]In addition, in some examples, the Figure 3 processing will take more than the amount of time that is available for such processing during a VBI.  In this case, the Figure 3 processing is made re-entrant, e.g., by utilizing a timer interrupt to save the state of the Figure 3 processing on an alternate stack between VBI's, and the Figure 3 processing is carried out over multiple VBI's.
3. BRIEF DESCRIPTION OF THE DRAWINGS
Figure 1 is a broad schematic illustration of circuitry to generate images and to display the images in digital form.
Figure 2 broadly illustrates processing to operate the Figure 1 circuitry to account for changes in operating conditions of the ADC circuitry 110.
Figure 3 is a flowchart illustrating the ADC calibration processing shown in Figure 2.
Figure 4 is a flowchart illustrating initialization processing relative to the ADC calibration processing shown in Figure 2
1.  In digital display circuitry, configured to display an image encoded in an analog display signal, the digital display circuitry including analog-to-digital converter (ADC) circuitry to recover pixel data elements of the image, a method comprising:
during vertical blanking intervals of the analog display signal, calibrating the ADC circuitry; and
outside the vertical blanking intervals, using the ADC circuitry to convert information in the analog display signal into digital representations of the pixel data elements.
2.  The method of claim 1, wherein:
the calibrating step includes determining more acceptable values for certain ones of the operational parameters of the ADC circuitry.
3.  The method of claim 2, wherein the calibrating step includes:
providing a predetermined test input value to the ADC circuitry; and
receiving at least one output value of the ADC circuitry for the test input value to the ADC circuitry and, based thereon, determining the more acceptable values for the certain ones of the operational parameters.
4.  The method of claim 3, wherein:
the step of providing a predetermined test input value to the ADC circuitry includes:
enabling digital-to-analog converter (DAC) circuitry of the ADC circuitry;
causing the DAC circuitry to provide the predetermined test input value as an output of the DAC circuitry. 
5.  The method of any of claims 3-4, wherein:
while receiving the at least one output value, setting the values of operational parameters of the ADC circuitry, other than the certain ones of the operational parameters, to particular test operational values.
6.  The method of claim 5, wherein the particular test operational values that are the same for each step of providing the predetermined test input value to the ADC circuitry.
7.  The method of claim 6, further comprising:
prior to receiving the at least one output value, changing the operational parameters of the ADC to the predetermined test values.
8.  The method of claim 7, further comprising:
prior to termination of the vertical blanking interval, changing the operational parameters of the ADC to be other than the predetermined test values.
9.  The method of any of claims 3-8, wherein:
determining the more acceptable operational parameters includes comparing the at least one output value of the ADC circuitry to an indication of previously-obtained output values of the ADC circuitry; and
based on a result of the comparing, determining the more acceptable values for the certain one of the operational parameters.
10.  The method of claim 9, wherein:
the at least one output value includes a plurality of output values for a same test input value;
the method further comprises determining a representative output value based on the plurality of output values; and
in the comparing step, the representative output value is used to indicate the plurality of output values.
11.  The method of claim 10, wherein:
determining the representative output value based on the plurality of output values includes determining an average of the plurality of output values.
12.  The method of claim 10, wherein:
the step of determining the average of the plurality of output values includes:
first determining if any of the plurality of output values appear to be aberrant; and
disregarding the aberrant values when determining the average.
13.  The method of claim 12, wherein:
the step of determining if any of the plurality of output values appear to be aberrant includes, for each of the plurality of output values,
comparing that one of the plurality of output values to at least one other of the plurality of output values; and
determining that one of the plurality of output values is aberrant based on a result of the comparing step.
14.  The method of any of claims 1-13, wherein:
a single step of calibrating the ADC circuitry is executed in one vertical blanking interval.
15.  The method of any of claims 1-13, wherein:
a single step of calibrating the ADC circuitry is executed in greater than one vertical blanking interval.
16.  The method of claim 15, further comprising:
controlling the calibrating step to execute in greater than one vertical blanking interval.
17.  The method of claim 16, wherein:
the step of controlling the calibrating step to execute in greater than one vertical blanking interval includes,
determining, at a particular vertical blanking interval, whether to initiate the calibrating controlling step of whether to continue executing a previously initiated calibrating controlling step.
18.  The method of any of claims 1-13, further comprising:
during the vertical blanking intervals, limiting the time during which the calibrating step is executed.
19.  The method of claim 18, wherein:
the step of limiting the time during which the calibrating step is executed during a particular vertical blanking interval is responsive to a timer interrupt.
20.  The method of claim 19, wherein:
executing of a calibrating step is terminated during a particular vertical blanking interval based on occurrence of the timer interrupt.
21.  The method of any of claims 1-20, wherein:
based on an indication of higher priority processing, not executing processing of the calibrating step during particular vertical blanking intervals.
22.  The method of claim 21, wherein:
the a number of vertical blanking intervals during which processing of the calibrating step is not executed is predetermined to be at least a particular number of consecutive vertical blanking intervals.
23.  The method of claim 21, wherein:
the higher priority processing is communication of data between the digital display circuitry and a host device.
24.  The method of any of claims 2-21, wherein:
determining the more acceptable values for the certain ones of the operational parameters includes determining values for which, if the certain ones of the operational parameters are adjusted thereto, the change in the image displayed by the digital display circuitry will be below a particular threshold.
25.  The method of claim 24, further comprising:
initially determining the particular threshold.
26.  The method of claim 25, wherein:
initially determining the particular threshold includes considering nominal properties of human vision.
27.  The method of any of claims 1-26, further comprising:
not executing the calibrating step for a predetermined period after power up of the digital display circuitry.
1. ABSTRACT
In digital display circuitry, configured to display an image encoded in an analog display signal, the digital display circuitry includes analog-to-digital converter (ADC) circuitry to recover pixel data elements of the image.  During vertical blanking intervals of the analog display signal, the ADC circuitry is calibrated.  Outside the vertical blanking intervals, the ADC circuitry is used to convert information in the analog display signal into digital representations of the pixel data elements.  For example, the calibrating may include determining more acceptable values for certain ones of the operational parameters of the ADC circuitry.
2. REPRESENTATIVE DRAWING
Fig. 2
2006053552.tif 000007
2006053552.tif 000008
2006053552.tif 000009
2006053552.tif 000010