(57)【要約】【課題】本発明は、容量結合のためのコンデンサを内部に搭載しても低域カットオフ周波数を十分に低くすることができる増幅回路、半導体集積回路及び電子機器を提供することを目的とする。【解決手段】第１のコンデンサを介して入力される信号を増幅器により増幅する増幅回路において、第２のコンデンサを介して前記信号を入力し、抵抗を介して前記増幅器へ出力するエミッタフォロア回路を設け、しかも、エミッタフォロア回路の増幅素子としてＭＯＳＦＥＴを採用したので、増幅回路に形成されるハイパスフィルタのカットオフ周波数を大幅に下がる。【選択図】図１
2006197507.tif 000002
【特許請求の範囲】
【請求項１】
信号を入力して増幅器により増幅する増幅回路において、
ハイパスフィルタ回路を介して前記増幅器へ前記信号を入力すると共に、ローパスフィルタ回路を介して前記増幅器へ前記信号を入力することを特徴とする増幅回路。
【請求項２】
第１のコンデンサを介して入力される信号を増幅器により増幅する増幅回路において、
第２のコンデンサを介して前記信号を入力し、抵抗を介して前記増幅器へ出力するエミッタフォロア回路を設けたことを特徴とする増幅回路。
【請求項３】
前記第２のコンデンサと前記エミッタフォロア回路との間に抵抗成分を設けたことを特徴とする請求項２に記載の増幅回路。
【請求項４】
前記エミッタフォロア回路は、ＦＥＴを増幅素子とすることを特徴とする請求項２又は請求項３に記載の増幅回路。
【請求項５】
入力端子に入力される信号を増幅器により増幅する増幅回路を有する半導体集積回路において、
前記増幅回路は、
ハイパスフィルタ回路を介して前記増幅器へ前記信号を入力すると共に、ローパスフィルタ回路を介して前記増幅器へ前記信号を入力することを特徴とする半導体集積回路。
【請求項６】
第１のコンデンサを介して入力端子に入力される信号を増幅器する増幅回路を有する半導体集積回路において、
前記増幅回路は、
第２のコンデンサを介して前記信号を入力し、抵抗を介して前記増幅器へ出力するエミッタフォロア回路を設けたことを特徴とする半導体集積回路。
【請求項７】
前記増幅回路は、
前記第２のコンデンサと前記エミッタフォロア回路との間に抵抗成分を設けたことを特徴とする請求項６に記載の半導体集積回路。
【請求項８】
前記エミッタフォロア回路は、ＦＥＴを増幅素子とすることを特徴とする請求項６又は請求項７に記載の半導体集積回路。
【請求項９】
入力される信号を増幅する増幅回路を有する電子機器において、
前記増幅回路は、
ハイパスフィルタ回路を介して前記増幅器へ前記信号を入力すると共に、ローパスフィルタ回路を介して前記増幅器へ前記信号を入力することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路、半導体集積回路及び電子機器に関するものである。
【背景技術】
【０００２】
従来から、電子機器において、音声信号、映像信号などのアナログ信号を増幅するために増幅回路が用いられている。
【０００３】
このような電子機器の中には、回路設計上の制約により、増幅前の信号の中心電圧と増幅後の信号の中心電圧とが相違してしまうことがある。すなわち、増幅回路より前の回路と増幅回路より後の回路とで直流バイアス点が異なってしまう場合がある。
【０００４】
そこで、入力信号と増幅回路とを容量結合、すなわちコンデンサを介して結合することによって、入力信号の交流成分のみを増幅器で増幅するようにしている（たとえば、特許文献１参照。）。
【０００５】
一方、増幅回路において、入力信号に対するインピーダンス、すなわち入力インピーダンスは、音声信号や画像信号などに適用される規格や回路設計上の制約によって、所定の値に制限される場合が多い。
【０００６】
そのため、このような増幅回路においては、容量結合のためのコンデンサと入力インピーダンスとによって、ハイパスフィルタが形成され、低周波数領域の入力信号が減衰することになる。
【０００７】
そこで、入力信号を増幅する必要がある周波数帯域では上述の減衰が発生しないように、容量結合のためのコンデンサの容量を調整していた。
【特許文献１】特開２００２−７７６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、半導体集積回路に上述の容量結合型増幅回路を内蔵する場合おいては、その製造プロセスで搭載できるコンデンサの容量は、数十〜100ｐＦとその上限があるため、容量結合のためのコンデンサを調整することによって低域カットオフ周波数を低くすることには限界があった。また、上述のように入力インピーダンスは所定の値に制限されることが多い。
【０００９】
したがって、必要な周波数帯域の一部を減衰させてしまうようなハイパスフィルタとなってしまうという問題があった。
【００１０】
例えば、容量結合かつ入力インピーダンスが１ｋΩである増幅回路を半導体集積回路に搭載する場合、容量結合のためのコンデンサＣinは、上述の制限から100ｐＦ以上は選択することができなかった（図５参照）。
【００１１】
図５に示す回路においては、入力インピーダンスＺinが１ｋΩ、結合容量Ｃinが100ｐＦの増幅回路は、トランジスタＱ１のベース側の影響を無視した場合、以下の数式１で示すように、低域カットオフ周波数ｆｃを持つハイパスフィルタを有する。
【００１２】
【数１】
2006197507.tif 000003
このような回路においては、増幅が必要な周波数帯域として例えば10ｋＨｚが要求される場合に対応することができない。
【００１３】
そのため、容量結合のためのコンデンサを半導体集積回路に搭載せずに、半導体集積回路外配置し、そのコンデンサを介して入力信号を半導体集積回路へ入力する回路形式としなければならなかった。
【００１４】
しかしながら、近年電子機器の小型化及び部品点数の削減の要請が大きくなってきており、当然ながら上述のような増幅回路においてもその例外ではない。
【００１５】
そして、容量結合のためのコンデンサを半導体集積回路へ搭載することができれば、容量結合のためのコンデンサを基板上に配置する必要がなくなるため、基板の省スペース化を図ることができ、しかもコンデンサを基板へ搭載する作業を削減することができる。
【００１６】
本発明は、容量結合のためのコンデンサを内部に搭載しても低域カットオフ周波数を十分に低くすることができる増幅回路、半導体集積回路及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
請求項１に係る発明は、信号を入力して増幅器により増幅する増幅回路において、ハイパスフィルタ回路を介して増幅器へ信号を入力すると共に、ローパスフィルタ回路を介して増幅器へ信号を入力することとした。
【００１８】
また、請求項２に係る発明は、第１のコンデンサを介して入力される信号を増幅器により増幅する増幅回路において、第２のコンデンサを介して信号を入力し、抵抗を介して増幅器へ出力するエミッタフォロア回路を設けることとした。
【００１９】
また、請求項３に係る発明は、請求項２に係る発明において、第２のコンデンサとエミッタフォロア回路との間に抵抗成分を設けることとした。
【００２０】
また、請求項４に係る発明は、請求項２又は請求項３に係る発明において、エミッタフォロア回路は、ＦＥＴを増幅素子とした。
【００２１】
また、請求項５に係る発明は、入力端子に入力される信号を増幅器により増幅する増幅回路を有する半導体集積回路において、増幅回路は、ハイパスフィルタ回路を介して増幅器へ信号を入力すると共に、ローパスフィルタ回路を介して増幅器へ信号を入力することとした。
【００２２】
また、請求項６に係る発明は、第１のコンデンサを介して入力端子に入力される信号を増幅器する増幅回路を有する半導体集積回路において、増幅回路は、第２のコンデンサを介して信号を入力し、抵抗を介して増幅器へ出力するエミッタフォロア回路を設けることとした。
【００２３】
また、請求項７に係る発明は、請求項６に係る発明において、増幅回路は、第２のコンデンサとエミッタフォロア回路との間に抵抗成分を設けることとした。
【００２４】
また、請求項８に係る発明は、請求項６又は請求項７に係る発明において、エミッタフォロア回路は、ＦＥＴを増幅素子とした。
【００２５】
また、請求項９に係る発明は、入力される信号を増幅する増幅回路を有する電子機器において、増幅回路は、ハイパスフィルタ回路を介して増幅器へ信号を入力すると共に、ローパスフィルタ回路を介して増幅器へ信号を入力することとした。
【発明の効果】
【００２６】
請求項１，５，９に係る発明では、ハイパスフィルタ回路を介して増幅器へ信号を入力すると共に、ローパスフィルタ回路を介して増幅器へ信号を入力することとしたので、広帯域の増幅回路とすることできる。
【００２７】
また、請求項２，６に係る発明では、第１のコンデンサを介して入力される信号を増幅器により増幅する増幅回路に、第２のコンデンサを介して信号を入力し、抵抗を介して増幅器へ出力するエミッタフォロア回路を設けることとしたので、コンデンサの容量を大きくすることなく、低帯域のカットオフ周波数を大幅に下げることができる。
【００２８】
また、請求項３，７に係る発明では、第２のコンデンサとエミッタフォロア回路との間に抵抗成分を設けることとしたので、低帯域のカットオフ周波数の調整を容易に行うことができる。
【００２９】
また、請求項４，８に係る発明では、エミッタフォロア回路は、ＦＥＴを増幅素子とすることとしたので、エミッタフォロア回路をトランジスタで構成するのに比べ、低帯域のカットオフ周波数を下げることができる。
【発明を実施するための最良の形態】
【００３０】
本実施の形態における増幅回路、半導体集積回路及び電子機器は、信号を入力して増幅器により増幅する増幅回路において、ハイパスフィルタを介して増幅器へ信号を入力すると共に、ローパスフィルタを介して前記増幅器へ前記信号を入力して信号を増幅する増幅器を有するものである。
【００３１】
このように、ローパスフィルタ回路を流れる経路とハイパスフィルタ回路を流れる経路との２つの経路で増幅器へ信号が入力される。
【００３２】
その結果、ローパスフィルタ回路若しくはハイパスフィルタ回路のいずれかを介さなければ増幅器に信号を入力できない場合であっても、広帯域の信号を増幅することができる。
【００３３】
しかも、ハイパスフィルタ回路及びローパスフィルタを同一次元の回路とし、ハイパスフィルタ回路の低域カットオフ周波数とローパスフィルタの高域カットオフ周波数とを同一にすることにより、フィルタ特性を打ち消すことでき、広帯域で周波数特性のよい増幅とすることができる。
【００３４】
さらに、ローパスフィルタ回路若しくはハイパスフィルタ回路のいずれかの入力インピーダンスが低インピーダンスである増幅回路において、もう一方のフィルタ回路のインピーダンスを高インピーダンスとしている。
【００３５】
その結果、低入力インピーダンスのローパスフィルタ回路若しくはハイパスフィルタ回路のいずれかを介さなければ増幅器に信号を入力できない場合であっても、増幅回路のインピーダンスを考慮せずに、フィルタ回路を追加することができる。
【００３６】
また、本実施の形態における増幅回路、半導体集積回路及び電子機器は、第１のコンデンサを介して入力される信号を増幅器により増幅する増幅回路において、第２のコンデンサを介して信号を入力し、抵抗を介して増幅器へ出力するエミッタフォロア回路を設けるようにしたものである。
【００３７】
すなわち、第１のコンデンサを介して増幅器へ入力される経路において、第１のコンデンサと抵抗とによって一次ハイパスフィルタ回路が構成され、第２のコンデンサを介して増幅器へ入力される経路において、抵抗と第１のコンデンサとによって一次ローパスフィルタ回路が構成される。しかも、高域カットオフ周波数と低域カットオフ周波数とが同一である。
【００３８】
このようにしたので、ハイパスフィルタ回路を有する増幅回路において、入力インピーダンスに影響を与えることなく、ローパスフィルタ回路を形成することができる。
【００３９】
さらに、第２のコンデンサとエミッタフォロア回路との間に抵抗成分を設けているため、一次ローパスフィルタの前段（入力側）に一次ハイパスフィルタ回路が形成される。
【００４０】
その結果、増幅回路の増幅に影響を与えるローパスフィルタ回路により、不要な低周波数成分の増幅を回避することができる。
【００４１】
さらに、エミッタフォロア回路のエミッタ出力部に接続される定電流回路を増幅器のバイアス電圧としている。
【００４２】
このようにしたので、エミッタフォロア回路に加え、さらに増幅器にバイアス回路を設ける必要がなくなり、部品点数が削減できる。
【００４３】
以下、本実施の形態における増幅回路を搭載した半導体集積回路を有する電子機器について、図面を参照して具体的に説明する。
（実施の形態１）
本実施の形態１における増幅回路を搭載した半導体集積回路を有する電子機器の構成について、図１、２を参照して、具体的に説明する。
【００４４】
図１は、本発明の実施形態１における増幅回路を有する電子機器の構成を示す図、図２は、本発明の実施形態１における増幅回路の特性を示す図である。
【００４５】
図１において、本実施形態１における電子機器は、増幅回路１を有している。そして、この増幅回路１は、電源電圧Ｖccが供給され、入力信号源Ｖinを電流増幅して負荷に出力する。なお、増幅回路１は、半導体集積回路に内蔵されている。
【００４６】
そして、この半導体集積回路は、入力信号源Ｖinからの入力信号を増幅回路１へ入力するための入力端子11、増幅回路からの出力を負荷へ供給するための出力端子12、電源電圧Ｖccを接続するための電源端子13を有している。
【００４７】
また、増幅回路１は、入力信号を電流増幅して負荷へ供給するためのエミッタフォロア回路で構成される増幅器10と、入力端子11に印加される電圧のうち、直流成分を遮断し、交流成分のみを取り出すために、一端を入力端子に接続され、他端を増幅器10のベース入力部に接続された第１のコンデンサＣin１とを有している。
【００４８】
さらに、増幅回路１は、同様に、入力端子11に印加される電圧のうち、直流成分を遮断し、交流成分のみを取り出すために、一端を入力端子11に接続された第２のコンデンサＣin２と、第２のコンデンサＣin２の他端にベース入力部が接続され、抵抗Ｒ１を介して増幅器10のベース入力部にエミッタ出力部が接続されるエミッタフォロア回路20と、直流バイアス電圧をエミッタフォロア回路20のベース入力部に供給すると共に増幅回路の入力インピーダンスの一部となる抵抗Ｒ２，Ｒ３とを有している。
【００４９】
また、増幅器10は、トランジスタＱ１とそのエミッタ出力部に接続された定電流源Iｏ２とから構成され、エミッタフォロア回路20は、トランジスタＱ２とそのエミッタ出力部に接続された定電流源Iｏ１とから構成される。
【００５０】
以上のように構成される増幅回路１の動作につき、図１，２を参照しながら説明する。
【００５１】
入力信号源Ｖinから入力端子11に入力される入力信号は、Ｃin１を介して増幅器10へ入力される経路１と、Ｃin２を介して増幅器10へ入力される経路２との２つの経路で増幅器10の入力部へ入力される。したがって、増幅器10の入力部へ入力される信号は、経路１による信号と経路２による信号とが加算された信号となる。
【００５２】
まず、Ｃin１を介する経路１について説明する。
【００５３】
なお、本実施形態の増幅器10及びエミッタフォロア回路20は、それぞれ、エミッタ出力部は低インピーダンス（本実施形態では、5Ω以下とする。）とする。また、トランジスタＱ１、Ｑ２の電流増幅率をそれぞれβ１（＝250）、β２（=250）とする。
【００５４】
入力信号は、Ｃin１からＲ１、Ｑ２を介してＶccへ、又Ｑ１を介してＲ10へ流れるため、経路１の入力インピーダンスＺin１は、以下の数式２で表される。
【００５５】
【数２】
2006197507.tif 000004
【００５６】
また、経路１を介して増幅器10に印加される電圧Ｖ１は、以下の数式３で示すように、低域カットオフ周波数ｆｃ１の一次ハイパスフィルタ（図２中Ｂ）特性となる。
【００５７】
【数３】
2006197507.tif 000005
【００５８】
次に、Ｃin２を介する経路２について説明する。
エミッタフォロア回路20の入力部のインピーダンスＺin２は、Ｒ２とＲ３によるインピーダンスＺin２-１と、トランジスタＱ２のベース側のインピーダンスＺin２-２とを合成した値にコンデンサＣ２のインピーダンスＺin２-３の加算値となり、以下の数式４で表される。
ここで、エミッタフォロア回路10のベース側インピーダンスは、β１×Ｒ10＝250ｋΩであるから、Ｒ１等に比べ十分大きく、無視するものとする。以下、同様に本実施形態において、β１×Ｒ10を無視する場合があるものとする。
【００５９】
【数４】
2006197507.tif 000006
【００６０】
ここで、β２×Ｒ１が250ｋΩとなり、Ｒ２//Ｒ３は100ｋΩであるから、フィルタにより減衰しない帯域の周波数に対するインピーダンスは、約70ｋΩとなる。したがって、Ｚin１に比べ十分に大きな値をとることができる。
【００６１】
また、経路２を介してエミッタフォロア回路20に印加される信号電圧Ｖ２は、以下の数式５に示すようになり、低域カットオフ周波数ｆｃ２の一次ハイパスフィルタ（図２中Ａ）特性となる。
【００６２】
【数５】
2006197507.tif 000007
【００６３】
そして、エミッタフォロア回路20のベース入力部に印加される信号は、エミッタフォロア回路20のエミッタ出力部から出力され、抵抗Ｒ１を介して、増幅器10のベース入力部へ印加される。
【００６４】
よって、増幅器10のベース入力部に印加される信号電圧は、上述した数式５で示されるＶ２の特性と以下の数式６で示されるＶ３の特性、すなわち低域カットオフ周波数ｆｃ２の一次ハイパスフィルタ特性（図２中Ａ）と、高域カットオフ周波数ｆｃ３の一次ローパスフィルタ特性（図２中Ｃ）を持つことになる。
【００６５】
【数６】
2006197507.tif 000008
【００６６】
したがって、経路２は、低域カットオフ周波数ｆｃ２と高域カットオフ周波数ｆｃ３を有する一次バンドパスフィルタとなる。
【００６７】
そして、増幅器10のベース入力部には、経路１からの信号と経路２からの信号、すなわち経路１と経路２からの信号を加算したものが入力される。
【００６８】
ここで、β１×Ｒ10が250ｋΩであるから、無視できる値となり、その結果、低域カットオフ周波数ｆｃ１と高域カットオフ周波数ｆｃ３とが同一とみなせるため、低域カットオフ周波数ｆｃ１のハイパスフィルタと高域カットオフ周波数ｆｃ３のローパスフィルタを並列に接続して入力信号を加えると、その出力は、全周波数帯域において入力信号と同じ信号レベルとなる。すなわち、Ｖ１とＶ３とを加算すると、数式７に示すように、これらのフィルタとしての特性は打ち消されることになる。
【００６９】
【数７】
2006197507.tif 000009
【００７０】
その結果、この増幅回路１において、入力端子と増幅器10のベース入力部との間は、以下の数式８に示すように、低域カットオフ周波数ｆｃ２のハイパスフィルタ特性を有する回路となる。
【００７１】
【数８】
2006197507.tif 000010
【００７２】
また、入力インピーダンスは、数式９に示すように、Ｚin１とＺin２とを合成したものとなるが、Ｒ１＜＜Ｒ２//Ｒ３、Ｒ１＜＜β１×Ｒ１０であるため、フィルタにより減衰しない帯域の周波数に対する入力インピーダンスは、おおよそＲ１とみなすことができる。
【００７３】
【数９】
2006197507.tif 000011
【００７４】
このように、Ｒ２やＲ３を調整することによって、容量結合のためのコンデンサＣin１の容量を大きくすることなく、低域まで増幅可能な増幅回路を実現することができる。
【００７５】
しかも、入力インピーダンスに影響を与えることがなく、フィルタ特性もＲ２やＲ３とＣin２から決定することができるから、回路設計が極めて容易である。
（実施の形態２）
次に、他の増幅回路を搭載した半導体集積回路を有する電子機器の構成について、図４、５を参照して、具体的に説明する。
【００７６】
本実施の形態２における増幅回路は、実施の形態１のトランジスタＱ２を増幅素子として有するエミッタフォロア回路20を、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field-effect Transistor)Ｍ１を増幅素子として有するエミッタフォロア回路21としたものである。なお、その他の構成については、実施の形態１と同等であるため、説明を省略する。
【００７７】
実施の形態１では、エミッタフォロア回路20のトランジスタにおけるベース側の影響によって、入力インピーダンスは、数式４のように、Ｚin２-２が加わることになる。
【００７８】
したがって、第２のコンデンサＣin２との制限値と、トランジスタＱ２のベース側によるインピーダンスＺin２-２の存在によって、低域カットオフ周波数ｆｃ２を下げることに限界が生じる。
【００７９】
一方、本実施の形態２における増幅回路は、エミッタフォロア回路21の増幅素子Ｍ１がＦＥＴであるため、このようにベース側によるインピーダンスの影響を生じない。
【００８０】
すなわち、本実施の形態２において、増幅器10の入力部に印加される信号電圧Ｖａ´は、数式10に示すようになる。なお、Ｖ１，Ｖ３は、実施の形態１に記載したものと同様であるため、説明を省略する。
【００８１】
【数１０】
2006197507.tif 000012
【００８２】
このように、エミッタフォロア回路21の増幅素子をＦＥＴとしたことによって、増幅器10の入力部に印加される信号電圧Ｖａ´は、エミッタフォロア回路21の増幅素子による影響を受けることがなくなる。
【００８３】
したがって、Ｒ２及びＲ３の抵抗値を大きくすることができるため、低域カットオフ周波数を大幅に下げることができる（図４中Ａ参照）。
【００８４】
なお、本実施形態１，２においては、エミッタフォロア回路を用いて、負荷への信号を増幅する増幅器10を説明したが、これに限定されるものではなく、電圧増幅の場合にはエミッタ接地の増幅回路であってもよい。
【００８５】
また、バイアス電圧を印加するために、プルアップ抵抗及びプルダウン抵抗を用いて説明したが、バイアス電圧を印加することができればこれに限定されない。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施形態１における増幅回路を有する電子機器の構成を示す図
【図２】本発明の実施形態１における増幅回路の特性を示す図
【図３】本発明の実施形態２における増幅回路を有する電子機器の構成を示す図
【図４】本発明の実施形態２における増幅回路の特性を示す図
【図５】従来の容量結合増幅回路の構成を示す図
【符号の説明】
【００８７】
１  増幅回路
１０  増幅器
１１  入力端子
１２  出力端子
１３  電源端子
２０，２１  エミッタフォロア回路
【図１】
2006197507.tif 000013
【図２】
2006197507.tif 000014
【図３】
2006197507.tif 000015
【図４】
2006197507.tif 000016
【図５】
2006197507.tif 000017