(57)【要約】  【課題】外部からのプローブを接触させる等の必要がなく、十分な測定精度が得られる検査を実現する。  【解決手段】互いに交差する複数の走査線及び複数の信号線と、複数の走査線及び複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極２ａと、画素電極に供給された第１の電位信号と参照電位としての第２の電位信号との電位差を増幅して出力する増幅器４ａと、増幅器４ａに電源電位を供給する第１及び第２の供給手段とを備え、第１及び第２の供給手段の少なくとも一方は、駆動能力の異なると共に、並列接続された複数のトランジスタを具備していること特徴とする。【選択図】図１
2006243096.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、
前記信号線に電気的に接続され、前記画素に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、
第１の電源電位を前記増幅器に供給する第１の供給手段と、
前記第１の電源電位よりも低位の第２の電源電位を前記増幅器に供給する第２の供給手段とを備え、
前記第１及び第２の駆動手段の少なくとも一方は、駆動能力が異なるとともに、並列接続された複数のトランジスタを具備していること特徴とする電気光学装置用基板。
【請求項２】
前記第１の電源電位は、前記第１及び第２の電位信号のうちの高い電位よりも高く、
前記第２の電源電位は、前記第１及び第２の電位信号のうちの低い電位より低い、
ことを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１の供給手段に具備された複数のトランジスタの導電型がｐ型であり、前記第２の供給手段に具備された複数のトランジスタの導電型がｎ型であることを特徴とする請求項１叉は請求項２に記載の電気光学装置用基板。
【請求項４】
並列に接続された駆動能力の異なる複数の前記トランジスタは、それぞれゲート寸法が異なることを特徴とする、請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項５】
前記増幅器は、前記第２の端子も前記信号線に電気的に接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記第１の端子には奇数列の前記信号線が、前記第２の端子には偶数列の前記信号線が電気的に接続されることを特徴とする請求項５に記載の電気光学装置用基板。
【請求項７】
前記第２の端子には、前記第２の電位信号を供給するための供給線が電気的に接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項８】
前記第２の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項９】
奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、
前記接続手段は、前記第１及び第２の端子のいずれか一方と前記奇数列叉は偶数列の信号線とを電気的に接続することを特徴とする請求項１から請求項３のいずれか一項に記載の電気光学装置用基板。
【請求項１０】
一対の基板が貼り合わされてなる電気光学装置において、前記一対の基板の一方に請求項１から請求項９のいずれか一項に記載の電気光学装置用基板を用いたことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を用いたことを特徴とする電子機器。
【請求項１２】
互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と前記信号線に電気的に接続され、前記画素に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号とを比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、第１のトランジスタを具備し、前記第１及び第２の電位信号のうち高い電位よりもさらに高い電位を前記第１のトランジスタを介して前記増幅器に供給する第１の供給手段と、互いに並列に接続された駆動能力の異なる複数の第２のトランジスタを具備し、前記第１及び第２の電位信号のうち低い電位よりもさらに低い電位を前記第２のトランジスタを介して前記増幅器に供給する第２の供給手段とを有する電気光学装置用基板の検査方法であって、
前記第１及び第２のトランジスタを時系列に駆動し、かつ、前記第２のトランジスタの中で最も駆動能力の低いトランジスタを最初に駆動する手順を具備したことを特徴とする電気光学装置用基板の検査方法。
【請求項１３】
前記第１の供給手段が、互いに並列に接続された駆動能力の異なる複数の前記第１のトランジスタを具備しており、最も駆動能力の低いトランジスタを前記複数の第１のトランジスタの中で最初に駆動する手順を具備したことを特徴とする請求項１２に記載の電気光学用基板の検査方法。
【請求項１４】
前記第１のトランジスタの導電型がｐ型であり、前記第２のトランジスタの導電型がｎ型であることを特徴とする、請求項１２叉は請求項１３に記載の電気光学装置用基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関し、特に、複数の画素にそれぞれ設けられた複数の駆動素子を有する電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。ＴＦＴ（Thin Film Transistor）等を用いた液晶表示装置は、ＴＦＴ基板と対向基板とを貼り合わせて、両基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するか否かの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。
【０００３】
しかし、完成品について検査を行う方法を採用した場合には、基板の製造工程後に不良品が発見されることとなる。このため、不良品の発見が遅れてしまい、製造工程の管理面からみると好ましくないという欠点がある。
【０００４】
例えば、工程管理に不良発見の情報がフィードバックされるまでの時間が長くなる。その結果、歩留まりが低下している期間が長期化し、製造コストが上昇する。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。
【０００５】
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。  
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば特許文献１参照）。同様に、画素のコンデンサ容量特性から、ＴＦＴ基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてＴＦＴの機能を検査する技術が提案されている（例えば特許文献２参照）。
【０００６】
また、ＴＦＴ基板の画素に対応する検査用の対向電極を用いて、画素の電位の変化量を検出することによって、各画素の動作検査を行う技術も提案されている（例えば特許文献３参照）。
【特許文献１】特開平5-341302号公報
【特許文献２】特開平7-333278号公報
【特許文献３】特開平10-104563号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００８】
また、一般的には、電極の付加容量を含む画素自体の容量に比べて、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量の方が極めて大きい。画素に蓄積された電荷と，ソース線にチャージされた電荷との再配分で決まるソース電位の変化△Vは、ソース線等の容量と画素自体の容量との比に応じて決まり、微少な電圧レベルである。このため、画素に保持されている電圧を電極パッド等から取り出そうとすると、微少なレベルの電位変化△Vに対して大レベルのノイズが重畳されることになり、画素保持電圧の測定精度は極めて低下し、十分な測定精度は得られない。
【０００９】
本発明は、以上の点に鑑みてなされたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度が得られる検査を実現することができる電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と、前記信号線に電気的に接続され、前記画素に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、第１の電源電位を前記増幅器に供給する第１の供給手段と、第２の電源電位を前記増幅器に供給する第２の供給手段とを備え、前記第１及び第２の供給手段の少なくとも一方は、駆動能力が異なるとともに、並列接続された複数のトランジスタを具備していること特徴とする。
【００１１】
このような構成によれば、差動増幅器の第１及び第２の端子の少なくとも一方には、信号線が接続される。差動増幅器は第１の信号と第２の信号とを比較することよって、画素の検査時において、第１及び第２の端子のうちの少なくとも一方に接続された信号線の電位を２値化する。信号線によって画素の電位を取り出すことができ、差動増幅器の出力によって画素の良不良を判定することができる。また、第１及び第２の供給手段の少なくとも一方は、駆動能力の異なる複数のトランジスタを有している。画素の電位を取り出すときには、駆動能力の低いトランジスタを駆動させて差動増幅器の誤動作を防止することができ、取り出した電位を２値化して信号線に書き戻すときには、駆動能力の高いトランジスタを駆動させて動作速度を確保することができる。
【００１２】
また、前記第１の電源電位は、前記第１及び第２の電位信号のうちの高い電位よりも高く、前記第２の電源電位は、前記第１及び第２の電位信号のうちの低い電位より低いことを特徴とする。
【００１３】
このような構成によれば、差動増幅器において、第１の電位信号と第２の電位信号とを比較して、高いほうの電位はより高い電位に変換し、低いほうの電位はより低く変換することができる。
【００１４】
また、前記第１の供給手段に具備された複数のトランジスタの導電型がｐ型であり、前記第２の供給手段に具備された複数のトランジスタの導電型がｎ型であることを特徴とする。
【００１５】
このような構成によれば、ｎ型トランジスタを有する第２の供給手段は、ｐ型トランジスタを有する第１の供給手段よりも先に駆動する。少なくとも、先に駆動する第２の供給手段が駆動能力の異なる複数のトランジスタを有しているので、画素の電位を取り出すときの誤動作をより確実に防止することができる。
【００１６】
また、並列に接続された駆動能力の異なる複数の前記トランジスタは、それぞれゲート寸法が異なることを特徴とする。
【００１７】
このような構成によれば、トランジスタのゲート寸法を異ならせることで、トランジスタ間の駆動能力の差をより確実に担保することができる。
【００１８】
また、前記増幅器は、前記第２の端子も前記信号線に電気的に接続されていることを特徴とする。  
このような構成によれば、増幅器を用いて、信号線の電位の検査が可能である。
【００１９】
また、前記第１の端子には奇数列の前記信号線が、前記第２の端子には偶数列の前記信号線が電気的に接続されることを特徴とする。  
このような構成によれば、偶数列の画素と奇数列の画素とに夫々異なる電位を書き込むことによって、差動増幅器の出力から偶数列の画素と奇数列の画素の両不良を判定することができる。
【００２０】
また、前記第２の端子には、前記第２の電位信号を供給するための供給線が電気的に接続されていることを特徴とする。  
このような構成によれば、供給線によって第２の端子に第２の電位信号を供給することができる。
【００２１】
前記第２の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする。  
このような構成によれば、参照電位を供給する信号線によって第２の端子に参照電位を供給することができる。
【００２２】
また、本発明の他の形態によれば、奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、前記接続手段は、前記第１及び第２の端子のいずれか一方と前記奇数列又は偶数列の信号線とを電気的に接続することを特徴とする。  
このような構成によれば、第１又は第２の端子の一方に、複数の信号線のうちの所定の信号線を接続し、他方には所定の参照電圧を供給することができる。
【００２３】
本発明に係る電気光学装置は、一対の基板が貼り合わされてなる電気光学装置において、前記一対の基板の一方に上記電気光学装置用基板を用いたことを特徴とする。  
また、本発明に係る電子機器は、上記電気光学装置を用いたことを特徴とする。
【００２４】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
【００２５】
また、本発明に係る電気光学装置用基板の検査方法は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素と前記信号線に電気的に接続され、前記画素に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号とを比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、第１のトランジスタを具備し、前記第１及び第２の電位信号のうち高い電位よりもさらに高い電位を前記第１のトランジスタを介して前記増幅器に供給する第１の供給手段と、互いに並列に接続された駆動能力の異なる複数の第２のトランジスタを具備し、前記第１及び第２の電位信号のうち低い電位よりもさらに低い電位を前記第２のトランジスタを介して前記増幅器に供給する第２の供給手段とを有する電気光学装置用基板の検査方法であって、前記第１及び第２のトランジスタを時系列に駆動し、かつ、前記第２のトランジスタの中で最も駆動能力の低いトランジスタを最初に駆動する手順を具備したことを特徴とする。
【００２６】
このような構成によれば、差動増幅器は第１の信号と第２の信号とを比較することよって、画素の検査時において、第１及び第２の端子のうちの少なくとも一方に接続された信号線の電位を２値化する。信号線によって画素の電位を取り出すことができ、差動増幅器の出力によって画素の良不良を判定することができる。また、第２の供給手段における第２のトランジスタのうち最も駆動能力の低いトランジスタを最初に駆動させることで、画素の電位を取り出す際の差動増幅器の誤動作を防止することができる。また、取り出した電位を２値化して信号線に書き戻すときには、他の駆動能力の高いトランジスタを駆動させて動作速度を確保することができる。
【００２７】
また、前記第１の供給手段が、互いに並列に接続された駆動能力の異なる複数の前記第１のトランジスタを具備しており、最も駆動能力の低いトランジスタを前記複数の第１のトランジスタの中で最初に駆動する手順を具備したことを特徴とする。  
このような構成によれば、第１の供給手段においても駆動能力の低いトランジスタから駆動させることで、画素の電位を取り出す際の差動増幅器の誤動作をさらに確実に防止することができる。
【００２８】
また、前記第１のトランジスタの導電型がｐ型であり、前記第２のトランジスタの導電型がｎ型であることを特徴とする。  
このような構成によれば、差動増幅器に対し、第１及び第２の電位信号のうち高い電位よりもさらに高い電位をｐ型トランジスタによって確実に供給することができ、また第１及び第２の電位信号のうち低い電位よりもさらに低い電位をｎ型トランジスタによって確実に供給することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明の実施の形態について詳細に説明する。  
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアティブマトリックス型表示装置用基板を例にとって説明する。
【００３０】
本発明は基板に差動増幅器を含む検査回路を搭載するものであり、検査対象の画素から読み出した信号電位と基準電位（リファレンス）とを差動増幅器を用いて比較することで、画素の良不良の判定を行うようになっている。この場合において、リファレンスの供給の仕方及び検査対象画素の選択の仕方に応じて、＜ａ．画素リファレンス型＞、＜ｂ．外部リファレンス型＞及び＜ｃ．検査列切換外部リファレンス型＞の３つに分類することができる。
【００３１】
画素リファレンス型は、一対の画素の一方の画素に基準電位を書き込み、両画素から読み出した電位を差動増幅器で比較することで、他方の画素の良不良を判定するものである。
【００３２】
外部リファレンス型は、基準電位（リファレンス）を外部から与え、差動増幅器において外部からのリファレンスと、検査対象の画素から読み出した電位とを比較することで、画素の良不良を判定するものである。
【００３３】
また、検査列切換外部リファレンス型は、差動増幅器の２つの入力端子の一方に外部からのリファレンスを供給し、他方の入力端子に画素から読み出した電位を供給するもので、リファレンスを供給する入力端子と画素から読み出した電位を供給する入力端子とを相互に切換えるようにしたものである。
【００３４】
更に、これらの＜ａ．画素リファレンス型＞、＜ｂ．外部リファレンス型＞及び＜ｃ．検査列切換外部リファレンス型＞は、検査対象からの画素から読み出した電位が与えられる差動増幅器の端子（検査端子）に、複数のソース線の１つを選択して接続する構成を付加したシェアード型で構成することができる。
【００３５】
（第１の実施の形態）＜ａ．画素リファレンス型＞  
図１は本発明の第１の実施の形態に係り、画素リファレンス型の電気光学装置用基板を示す回路図である。
【００３６】
電気光学装置用基板である図１の液晶表示装置の素子基板１Ａとして、アクティブマトリックス型表示装置用基板であるＴＦＴ基板を例に説明する。素子基板１Ａは、表示素子アレイ部２と、プリチャージ回路部３と、表示データ読み出し回路部４とを含む。表示部となる表示素子アレイ部２は、マトリックス状に２次元に配置されたｍ行×ｎ列の複数の画素２ａを有している。ここで、ｍ，ｎはそれぞれ整数である。
【００３７】
表示素子アレイ部２は、図１の右から第１列、第２列、・・第ｎ列で、上から第１行、第２行、・・第ｍ行のマトリックスであるが、図１では、説明を簡単にするために、４（行）×６（列）のマトリックスの画素からなる回路の例を示している。
【００３８】
図２は図１中の画素２ａの等価回路図である。表示素子アレイ部２は、例えば、両基板間に液晶を封入して構成される。表示素子アレイ部２は、ソース線Ｓ（Ｓ１，Ｓ２，…）と走査線Ｇ（Ｇ１，Ｇ２，…）との交点に対応して単位表示素子である画素２ａが構成される。各画素２ａは、夫々スイッチング素子である薄膜トランジスタ（以下、ＴＦＴという）１１を有する。ソース線からＴＦＴを介して画素電極に画素信号が供給され、この画素信号によって画素電極と共通電極との間の液晶の状態が変化する。こうして、表示素子アレイ部２の光の輝度を画素信号によって変化させることができ、画像表示が可能となる。
【００３９】
画素において画素信号を長時間保持させるために、各画素２ａの画素電極、共通電極及び液晶による容量（以下、液晶容量という）Ｃｌｃには、付加容量Ｃｓが並列に接続されている。ＴＦＴ１１のドレインは、液晶容量Ｃｌｃと付加容量Ｃｓのそれぞれの一端に接続され、付加容量Ｃｓの他端は、共通固定電位ＣｓＣＯＭが印加される。ＴＦＴ１１のゲート端子ｇは走査線Ｇに接続されている。ＴＦＴ１１のゲート端子ｇに所定の電圧信号が入力されてＴＦＴ１１がオンすると、ソース線Ｓに接続されたＴＦＴ１１のソース端子ｓに印加されている電圧が液晶容量Ｃｌｃと付加容量Ｃｓに印加され、供給された所定の電位が維持される。
【００４０】
素子基板１Ａは、表示素子アレイ部２のＸ方向（横方向）及びＹ方向（縦方向）に並んだ複数の画素２ａを駆動するために、Ｘドライバ部５ａと、Ｙドライバ部５ｂと、トランスミッションゲート部６と、ビデオ信号線７とを含む。Ｘドライバ部５ａ、Ｙドライバ部５ｂ、トランスミッションゲート部６及びビデオ信号線７によって、データ書込み及びデータ読出しが行われる。
【００４１】
トランスミッションゲート部６は、Ｘドライバ部５ａからの出力タイミング信号に応じて、ビデオ信号線７から入力される画素信号をソース線Ｓ１，Ｓ２，…に供給する。ビデオ信号線７は、マトリックス状の表示素子アレイ部２の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子ｉｎｏとｉｎｅとに接続されている。ソース線Ｓ１，Ｓ２，…は夫々各列のｎ個の画素に接続されており、ソース線Ｓ１，Ｓ２，…からの画素信号は、ライン毎に画素に書き込まれるようになっている。
【００４２】
また、ビデオ信号線７には、カレントミラーアンプを含む差動増幅器１０が設けられている。差動増幅器１０は、ビデオ信号線７自体の持つ容量成分等によってハイレベル信号（以下、ＨＩＧＨ信号という）及びローレベル信号（以下、ＬＯＷ信号という）の差が小さくなることを防止するために設けられており、ＨＩＧＨ，ＬＯＷ信号を明確にして出力信号ｏｕｔｏ，ｏｕｔｅを高速に精度良く出力する。
【００４３】
本実施の形態においては、画素の検査のために表示データ読み出し回路部４が、アクティブマトリックス駆動型の液晶表示パネルの素子基板１Ａに形成されている。表示素子アレイ部２と表示データ読み出し回路部４との間には、トランスミッションゲート部９が設けられている。トランスミッションゲート部９は、ソース線Ｓ１，Ｓ２，…に夫々接続されたトランジスタ９ａｏ，９Ｔａｅによって構成されており、各トランジスタ９ａｏ，９ａｅのゲートは、ゲート信号線を介して接続制御端子９ｂに接続されている。接続制御端子９ｂは、トランジスタ９ｄによって構成されるプルダウン回路が接続されており、通常時はＬＯＷに維持される。これにより、通常時は、トランジスタ９ａｏ，９ａｅはオフであり、表示データ読み出し回路部４は各ソース線から切り離された状態になっている。テスト時には、接続制御端子９ｂにＨＩＧＨの接続制御信号を供給することで、トランジスタ９ａｏ，９ａｅをオンにして、ソース線に表示データ読み出し回路部４を接続するようになっている。
【００４４】
表示データ読み出し回路部４は、複数の差動増幅器４ａを有しており、差動増幅器４ａの２つの入力端子ｓｅ，ｓｏに、検査対象の画素から読み出した電位と検査の基準となる基準電位（リファレンス）とが与えられるようになっている。
【００４５】
図１の例では、２次元マトリックスの奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）の１組のソース線に対して接続された差動増幅器４ａが、複数設けられている。即ち、図１の例では、差動増幅器４ａは、２次元マトリックスの一方向、ここでは、Ｘ方向におけるｎ個の画素（ｎは整数で、偶数）に対して、（ｎ／２）個設けられている。従って、ｎ列の画素に対して、（ｎ／２）個の差動増幅器４ａが対応する複数のソース線に接続されている。
【００４６】
図３は図１中の表示データ読み出し回路部４の差動増幅器４ａの具体的な構成を示す回路図である。  
各差動増幅器４ａは、２つのＰチャネル型のトランジスタＴｒ１，Ｔｒ２と、２つのＮチャネル型のトランジスタＴｒ３，Ｔｒ４とを含む。トランジスタＴｒ１，Ｔｒ３のゲートは端子ｓｏに接続され、トランジスタＴｒ２，Ｔｒ４のゲートは端子ｓｅに接続される。トランジスタＴｒ１，Ｔｒ２のソース・ドレイン路同士は直列接続され、トランジスタＴｒ３，Ｔｒ４のソース・ドレイン路同士も直列接続される。端子ｓｏ，ｓｅ相互間に、トランジスタＴｒ１，Ｔｒ２同士のソース・ドレイン路と、トランジスタＴｒ３，Ｔｒ４同士のソース・ドレイン路とが並列接続されている。
【００４７】
端子ｓｅ，ｓｏは夫々これらの端子に電位を供給するｓｅ配線４ｆ又はｓｏ配線４ｇに接続される。ｓｅ配線４ｆ，ｓｏ配線４ｇの一方には、検査対象の画素から読み出した信号電位が供給され、他方には、リファレンスが供給される。トランジスタＴｒ１，Ｔｒ２のソースとドレインとの接続点は電源端子ｓｐに接続され、トランジスタＴｒ３，Ｔｒ４のソースとドレインとの接続点は電源端子ｓｎに接続される。
【００４８】
各作動増幅器４ａは、第１の供給手段を構成するトランジスタとしてのｐ型の電源トランジスタ４ｄｓ，４ｄｌと、第２の供給手段を構成するトランジスタとしてのｎ型の電源トランジスタ４ｅｓ，４ｅｌとによって駆動される。電源トランジスタ４ｄｓと４ｄｌとは、例えばゲート寸法を変えることによって、駆動能力を異ならせている。また、電源トランジスタ４ｅｓと４ｅｌとも、例えばゲート寸法を変えることによって、駆動能力を異ならせている。図１の例では、電源トランジスタ４ｄｓのほうが電源トランジスタ４ｄｌよりも駆動能力が低くなされており、また、電源トランジスタ４ｅｓのほうが電源トランジスタ４ｅｌよりも駆動能力が低くなされている。
【００４９】
電源トランジスタ４ｄｓ，４ｄｌのゲートはそれぞれ端子４ｂ１，４ｂ２に接続されている。また、電源トランジスタ４ｄｓ，４ｄｌのドレインは共に作動増幅器４ａの電源端子ｓｐに接続されており、ソースには共に電源電位Ｖｄｄが供給されている。電源トランジスタ４ｄｓ，４ｄｌは、夫々端子４ｂ１，４ｂ２を介して供給される駆動パルスＳＡｐｓ−ｃｈ，ＳＡｐｌ−ｃｈによってオン，オフ制御されるようになっており、オンしている電源トランジスタ４ｄｓ，４ｄｌから電源端子ｓｐへ電源電位Ｖｄｄが供給される。一方、電源トランジスタ４ｅｓ，４ｅｌのゲートはそれぞれ端子４ｃ１，４ｃ２に接続されている。また、電源トランジスタ４ｅｓ，４ｅｌのドレインは共に作動増幅器４ａの電源端子ｓｎに接続されており、ソースには共に基準電位点から接地電位が供給されている。電源トランジスタ４ｅｓ，４ｅｌは、夫々端子４ｃ１，４ｃ２介して供給される駆動パルスＳＡｎｓ−ｃｈ，ＳＡｎｌ−ｃｈによってオン，オフ制御されるようになっており、オンしている電源トランジスタ４ｅｓ，４ｅｌから電源端子ｓｎへ接地電位が供給される。
【００５０】
このように構成された差動増幅器４ａにおいては、端子ｓｅ，ｓｏに供給された電位を、一方は電源電位まで引き上げ、他方は基準電位点の電位（接地電位）まで引き下げる。例えば、端子ｓｅに端子ｓｏに比べて僅かでも高い電位が供給されたものとする。そうすると、トランジスタＴｒ１〜Ｔｒ４のうち、トランジスタＴｒ４が最初にオンする。トランジスタＴｒ４がオンになるので、端子ｓｏの電位は端子ｓｎの低い接地電位まで低下する。そして、端子ｓｏが端子ｓｎの低い接地電位まで低下するので、ゲート端が端子ｓｏに接続されたトランジスタＴｒ１がオンする。その結果、端子ｓｅは電源端子ｓｐの高い電源電位Ｖｄｄまで上昇する。
【００５１】
このように、差動増幅器４ａは、端子ｓｅ，ｓｏに印加される電位のうち高い方の電位をより高くし、低い方の電位をより低くするように機能する。  
図１において、端子ｓｅはｓｅ配線４ｆに接続され、ｓｅ配線４ｆの他端はトランスミッションゲート部９のトランジスタ９ａｅのソースに接続される。また、端子ｓｏはｓｏ配線４ｇに接続され、ｓｏ配線４ｇの他端はトランスミッションゲート部９のトランジスタ９ａｏのソースに接続される。これらの各トランジスタ９ａｏ，９ａｅのドレインは夫々対応するソース線に接続される。図１の例では、ｓｅ配線４ｆは、トランジスタ９ａｅを介して偶数列のソース線Ｓ２，Ｓ４，…に接続され、ｓｏ配線４ｇは、ゲートトランジスタ９ａｏを介して奇数列のソース線Ｓ１，Ｓ３，…に接続される。また、各トランジスタ９ａｏ，９ａｅのゲートは制御端子９ｂに接続されており、制御端子９ｂに入力される接続制御信号ＴＥによってトランジスタがオン，オフ制御されるようになっている。
【００５２】
表示素子アレイ部２と表示データ読み出し回路部４との間には、プリチャージ回路部３及びイコライズ回路部８も設けられている。プリチャージ回路部３は、各種特性の検査のために、各画素にプリチャージ電圧を印加するためのものである。なお、プリチャージ電圧としては種々の電圧を選択することができ、例えば、電源電位Ｖｄｄでもよく、接地電位でもよく、あるいはこれらの中間電位でもよい。
【００５３】
プリチャージ回路部３は、トランジスタ３ｃｏ，３ｃｅを有しており、トランジスタ３ｃｏ，３ｃｅのゲートは制御端子３ｂに接続され、ソースは電圧印加端子３ａに接続される。電圧印加端子３ａにはプリチャージ電圧Ｖｐｒｅが印加され、制御端子３ｂにはプリチャージ制御信号ＰＣＧが入力される。
【００５４】
各トランジスタ３ｃｏのドレインは夫々奇数列のソース線Ｓ１，Ｓ３，…に接続され、各トランジスタ３ｃｅのドレインは夫々偶数列のソース線Ｓ１，Ｓ３，…に接続される。制御端子３ｂにＨＩＧＨのプリチャージ制御信号が印加されることによってトランジスタ３ｃｏ，３ｃｅがオンとなり、電圧印加端子３ａに供給されたプリチャージ電圧を各ソース線Ｓ１，Ｓ２，…を介して各画素にプリチャージするようになっている。
【００５５】
イコライズ回路部８は、ソース・ドレインが奇数列のソース線と偶数列のソース線に接続されたｎ／２個のイコライズトランジスタ８ａを有している。トランジスタ８ａは、ゲートが制御端子３ｂに接続され、制御端子３ｂからのＨＩＧＨのプリチャージ制御信号によってオンとなって、奇数列と偶数列のソース線同士を同電位にするようになっている。
【００５６】
以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査することができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ（付加容量Ｃｓ）のリークによって画素がＬＯＷに固定されてしまう不良（以下、ＬＯＷ固定不良という）、駆動素子であるＴＦＴのソース・ドレイン間リークによって画素がＨＩＧＨに固定されてしまう不良（以下、ＨＩＧＨ固定不良という）がある。
【００５７】
次に、このように構成された基板の検査及び動作について説明する。製造工程における素子基板１Ａの検査の手法について説明する前に、図１に示すＴＦＴ基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。
【００５８】
まず、２本のビデオ信号線７には、それぞれ奇数列と偶数列の画素信号である画素信号が、ビデオ信号線７の入力端子ｉｎｅとｉｎｏに入力される。それぞれの画素信号は、Ｘドライバ５ａからの列選択信号に応じて、トランスミッションゲート部６のそれぞれのトランジスタＴＧ１，ＴＧ２，…を介して、各ソース線Ｓへ供給される。
【００５９】
各ソース線Ｓに供給された画素信号は、Ｙドライバ５ｂからの走査線ＧがＨＩＧＨになって選択された行の各画素２ａに書き込まれる。即ち、選択された走査線Ｇにおいて、ソース線Ｓに供給される画素信号が対応する画素２ａに表示用の画素信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部２には、所望の画像が表示される。
【００６０】
プリチャージ回路部３は、走査線ＧがＨＩＧＨになる前に、プリチャージ電圧Ｖｐｒｅを各ソース線Ｓに印加する。プリチャージ電圧Ｖｐｒｅは、プリチャージ回路部３の端子３ａに供給される。プリチャージ電圧Ｖｐｒｅを供給するタイミングは、制御端子３ｂに与えるプリチャージ制御信号によって決定される。
【００６１】
なお、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、トランスミッションゲート部９の各トランジスタ９ａｏ，９ａｅはオフであり、素子基板１Ａの表示データ読み出し回路部４は、動作せず使用されない。
【００６２】
次に、素子基板１Ａにおいて、図１に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板１Ａの状態において行われる検査の手順について図４乃至図８を参照して説明する。この素子基板１Ａの検査において、表示データ読み出し回路部４が動作して使用される。
【００６３】
まず検査方法を実現するための検査システムについて説明する。図４は検査システムの構成図である。素子基板１Ａと、画素データの書き込みと読み込みができるテスト装置１５とを、接続ケーブル１６を介して接続する。接続ケーブル１６は、素子基板１Ａのビデオ信号線７の端子ｉｎｏ，ｉｎｅ、表示データ読み出し回路部４の信号線の端子４ｂ、４ｃ、プリチャージ回路部３の端子３ａ、３ｂ等を、テスト装置１５に電気的に接続する。
【００６４】
テスト装置１５から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板１Ａの電気的特性の検査を行うことができる。以下に、その検査内容として、上述した不良のうちＬＯＷ固定不良の有無についての検査を行う手順を説明する。
【００６５】
図５は検査の全体の流れの例を示すフローチャートである。また、図６は図５のステップＳＴ２の読み出し動作を説明するためのタイミングチャートである。
【００６６】
図５のステップＳＴ１において、ビデオ信号線７の入力端子ｉｎｏ，ｉｎｅからセルである各画素に所定の画素信号を入力する。画素の検査は、基準となる列の画素に対して、検査対象の列の画素が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図６に示す各タイミング信号は、テスト装置１５によって生成されて各端子に供給される。
【００６７】
例えば、リファレンスとして中間電位を採用するものとする。この場合には、奇数側のソース線Ｓ（ｏｄｄ）にＨＩＧＨを供給し、偶数側のソース線Ｓ（ｅｖｅｎ）にリファレンスとして中間電位を供給する。これにより、選択された行の奇数番目の画素にはＨＩＧＨが書き込まれ、偶数番目の画素には中間電位が書き込まれる。この書込工程が、行毎に行われ、全行の画素への書き込みが行われる。図７は各画素の書き込みの状態を示しており、４（行）×６（列）の各画素に書き込まれる画素データが中間電位（Ｍ）であるか、ＨＩＧＨ（Ｈ）であるかを示している。図７に示すように、表示素子アレイ部２の各画素データは、ＨＩＧＨ（Ｈ）の列と中間電位（Ｍ）の列が交互に表れるマトリックスとなる。
【００６８】
なお、この時点では、駆動配線ＳＡｐｓ−ｃｈ，ＳＡｐｌ−ｃｈは電源電位Ｖｄｄ，ＳＡｎｓ−ｃｈ，ＳＡｎｌ−ｃｈは接地電位になされており、表示データ読み出し回路部４の各差動増幅器４ａは非動作状態である。
【００６９】
次に、ステップＳＴ２において、画素データの読出しを行う。まず、接続制御端子９ｂに供給される接続制御信号ＴＥ( 図６参照) が、ＨＩＧＨとなる。これにより、トランスミッションゲート部９の各トランジスタ９ａｏ，９ａｅがオンとなり、書き込まれた画素データを行毎に読み出して、表示データ読み出し回路部４に供給する。
【００７０】
ステップＳＴ２の読み出しの直前に、プリチャージ及びイコライズ処理が行われる。即ち、全画素への上述した所定の画素データの書き込み後に、先ず、プリチャージ回路部３の制御端子３ｂに供給されるプリチャージ制御信号ＰＣＧ（図６参照）が、ＨＩＧＨとなる。これにより、各ソース線Ｓには、プリチャージ電圧が供給されて、プリチャージが行われる。
【００７１】
プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Ｓのプリチャージ電位（電圧印加端子３ａに印加される電圧）ＶｐｒｅはＨＩＧＨとＬＯＷの中間電位にし、図２に示すＣｓＣＯＭ電位をＬＯＷ電位とする。ＣｓＣＯＭ電位をＬＯＷ電位とするのは、データ保持用キャパシタＣｓがリーク不良である場合、リーク先のＣｓＣＯＭ電位がＬＯＷ電位となるため、読み出し電位は基準側の中間電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００７２】
なお、プリチャージ期間には、イコライズトランジスタ８ａもオンになっており、奇数列のソース線Ｓ１，Ｓ３，…と偶数列のソース線Ｓ２，Ｓ４，…とは同電位となる。
【００７３】
第１行目の読み出し動作の前に、プリチャージ制御信号ＰＣＧはＬＯＷとなりプリチャージが停止する。次に走査線Ｇ１の電位をＨＩＧＨにして第１行目の画素トランジスタである各ＴＦＴ１１をオンにする。走査線Ｇ１に接続された全ての画素のＴＦＴ１１が一斉にオンする。その結果、コンデンサＣｓ等に書き込まれた電荷がソース線Ｓに移動する。ＨＩＧＨが書き込まれた奇数列の画素に接続されたソース線（Ｓ（ｏｄｄ））は、図６に示すように、プリチャージによる中間電位から若干上昇する。一方、リファレンスが書き込まれた偶数列の画素に接続されたソース線（Ｓ（ｅｖｅｎ））の電位は、略中間電位のままとなる（図６参照）。この状態で、駆動配線ＳＡｐｓ−ｃｈ，ＳＡｐｌ−ｃｈ，ＳＡｎｓ−ｃｈ，ＳＡｎｌ−ｃｈをＬＯＷ（接地電位）からＨＩＧＨ（電源電位）、もしくはＨＩＧＨからＬＯＷにさせることで、表示データ読み出し回路部４の各差動増幅器４ａは、２つのソース線Ｓに現れる高低２つの電位レベルを電源端子ｓｐ又はｓｎの電圧まで変化させて明確にする。ここで、ソース線Ｓに書き込まれた電位を差動増幅器４ａで読み出し、電位差を増幅して書き戻す一連の動作を、図８を用いて詳しく説明する。図８は、差動増幅器４ａにおける電位差増幅動作を説明するためのタイミングチャートである。
【００７４】
まず、上述したように、走査線Ｇ１の電位がＨＩＧＨになされることで、コンデンサＣｓ等に書き込まれた電荷がソース線Ｓに移動し、ＨＩＧＨが書き込まれた奇数列の画素に接続されたソース線（Ｓ（ｏｄｄ））の電位がプリチャージによる中間電位から若干上昇する。この状態で、駆動配線ＳＡｎｓ−ｃｈをＬＯＷからＨＩＧＨにして電源トランジスタ４ｅｓをオンし、差動増幅器４ａの電源端子ｓｎに接地電位を印加する。ここで、電源トランジスタ４ｅｓは駆動能力が低いため、電源端子ｓｎの電位はゆっくりと低下していく。このため、端子ｓｅ，ｓｏのうちより低い電位となっている端子ｓｅの電位も、電源端子ｓｎの電位の低下に従ってゆっくりと低下していく。次に、端子ｓｅの電位がある程度低下したところで、駆動配線ＳＡｐｓ−ｃｈをＨＩＧＨからＬＯＷにして電源トランジスタ４ｄｓをオンし、差動増幅器４ａの電源端子ｓｐに電源電位Ｖｄｄを印加する。電源トランジスタ４ｄｓも駆動能力が低いため、ドレインと接続された差動増幅器４ａの電源端子ｓｐの電位はゆっくりと上昇していく。このため、端子ｓｅ，ｓｏのうちより高い電位となっている端子ｓｏの電位も、電源端子ｓｐの電位の上昇に従ってゆっくりと上昇していく。
【００７５】
最後に、端子ｓｏの電位がある程度上昇することで端子ｓｅと端子ｓｏとの間の電位差が明確になり、差動増幅器４ａにおける画素の電位の読み出し論理がある程度確定したところで、駆動配線ＳＡｎｌ−ｃｈをＬＯＷからＨＩＧＨにし、同じタイミングで駆動配線ＳＡｐｌ−ｃｈをＨＩＦＧからＬＯＷにする。これらの駆動配線によって、電源トランジスタ４ｅｌと電源トランジスタ４ｄｌとが同時にオンする。電源トランジスタ４ｅｌは駆動能力が高いため、ドレインと接続された差動増幅器４ａの電源端子ｓｎの電位は、接地電位まで急激に低下し、これに伴って端子ｓｅの電位も接地電位まで急激に低下する。また、電源トランジスタ４ｄｌも駆動能力が高いため、ドレインと接続された差動増幅器４ａの電源端子ｓｐの電位は、電源電位まで急激に上昇し、これに伴って端子ｓｏの電位も電源電位まで急激に上昇する。端子ｓｅの電位が接地電位になり、端子ｓｏの電位が電源電位になると、それぞれの端子ｓｅ，ｓｏの電位が確定し、差動増幅器４ａにおける電位差増幅動作が完了する。尚、上述した一連の電位差増幅動作は、走査線Ｇ１に接続された画素すべてにおいて一斉に行われる。
【００７６】
このように、表示データ読み出し回路部４の各差動増幅器４ａは、２つのソース線Ｓに現れる高低２つの電位レベルを電源端子ｓｐ又はｓｎの電圧まで変化させて明確にする。このとき、２つのソース線Ｓに現れる高低２つの電位を読み出す際には、駆動能力の低い電源トランジスタ４ｄｓ，４ｅｓをオンして差動増幅器４ａを低速駆動するため、誤動作を防止することができる。また、２つのソース線Ｓに現れる電位の高低が確定する、すなわち差動増幅器４ａにおける読み出し論理が確定した後、それぞれのソース線Ｓの電位を電源端子ｓｐ又はｓｎの電圧まで変化させる際には、大きな配線容量を持つソース線Ｓを充放電させる必要があるために、駆動能力の高い電源トランジスタ４ｄｌ，４ｅｌもオンして差動増幅器４ａを高速駆動し、動作速度を確保することができる。
【００７７】
ステップＳＴ３では、確定した端子ｓｅ，ｓｏの電位の比較が行われる。即ち、トランスミッションゲート部６の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出す。
【００７８】
こうして読み出された画素データは、テスト装置１５に供給される。最後のトランスミッションゲートＴＧｎまで開いた後、図６に示すように、再びプリチャージ動作に移る。そのプリチャージ動作、すなわち２回目以降のプリチャージ時間は初回ほど長い必要はない。そのプリチャージ動作を停止した後は、第２の走査線Ｇ２の電位をＨＩＧＨにすることによって、第２行目の各画素のＴＦＴ１１をオンする。以降同様の動作を、最後の走査線Ｇｍに接続された画素、すなわち、第ｍ行目の各画素の画素データまで読み出す。
【００７９】
テスト装置１５は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する。この比較工程においては、検査対象の各画素から読み出した画素データがＨＩＧＨであるか否かが判断される。テスト装置１５は、検査対象の画素から読み出したデータがＨＩＧＨでないセル（画素）を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する（ステップＳＴ４）。
【００８０】
ここで検査対象の奇数側の画素に、例えばデータ保持用キャパシタＣｓのリークが生じてＬＯＷ固定不良が発生していたものとする。この場合に、図６のＳ（ｏｄｄ）の破線Ｌ１に示すように、奇数側ソース線（Ｓ（ｏｄｄ））の電位が偶数側ソース線（Ｓ（ｅｖｅｎ））の電位より若干低下するものとする。そうすると、駆動配線ＳＡｎｓ−ｃｈがＨＩＧＨとなって、電源端子ｓｎの電位が接地電位へ向かってゆっくりと低下し始めると、差動増幅器４ａの端子ｓｏの電位も低下していく（破線Ｌ１参照）。そして、駆動配線ＳＡｐｓ−ｃｈがＬＯＷになり、電源端子ｓｐの電位が電源電位Ｖｄｄへ向かって上昇し始めると、差動増幅器４ａの端子ｓｅも上昇していく（破線Ｌ２参照）。最後に、駆動配線ＳＡｎｌ−ｃｈがＨＩＧＨとなり、駆動配線ＳＡｐｌ−ｃｈがＬＯＷになると、差動増幅器４ａの端子ｓｏの電位は急激に接地電位まで低下し（破線Ｌ１参照）、端子ｓｅの電位は急激に電源電位Vｄｄまで上昇する（破線Ｌ２参照）。
【００８１】
こうして、確定した端子ｓｅ，ｓｏの電位が、トランスミッションゲート部６を介してテスト装置１５に出力される。この場合には、検査対象の画素から読み出したデータは、ＬＯＷとなっており、テスト装置１５は検査対象の画素にＬＯＷ固定不良が生じていることを検出することができる。
【００８２】
こうして、読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にＬＯＷ固定不良があるか否かのチェックを行うことができる。
【００８３】
一方、ＨＩＧＨ固定不良を検査を行う場合には、リファレンス画素に中間電位を書き込み、検査対象画素にＬＯＷを書き込めばよい。この場合には、テスト装置１５は検査対象の画素から読み出したデータがＨＩＧＨである場合に、その画素にＨＩＧＨ固定不良が生じていることを検出することができる。
【００８４】
上述した説明は、偶数列の画素にリファレンスである中間電位を書き込み、奇数列の画素を検査対象とした例を説明したが、本実施の形態では、奇数列の画素にリファレンスである中間電位を書き込み、偶数列の画素にＨＩＧＨ，ＬＯＷを書き込むことによって、テスト装置１５において、偶数列の画素から読み出したデータに基づいて偶数列の画素の良不良を判定することもできる。
【００８５】
このように、本実施の形態においては、基板工程終了後の基板に対して、画素にリファレンス又はＬＯＷ，ＨＩＧＨを書き込むことによって、奇数と偶数の列のいずれか一方を基準として他方の画素にＬＯＷ又はＨＩＧＨ固定不良が生じているか否かの検査を行うことができる。この検査を奇数と偶数の両列について行うことによって、全画素についてＬＯＷ又はＨＩＧＨ固定不良の検査を基板状態で実施することができる。この場合には、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷をデジタル情報（電圧論理）に変換しているが、奇数及び偶数列の画素の電荷を読み出す際は差動増幅器を低速で駆動させ、読み出し論理がある程度確定した後は作動増幅器を高速で駆動させることで、動作速度を損ねることなく検査における検出精度を著しく向上させることができる。
【００８６】
このように製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出することができるので、歩留まり低下期間の短縮が可能となり、不良品を組み立てることが少なくなくなって、コスト低減を図ることができる。特に、試作品の場合には、開発期間の短縮と開発コストの削減を期待することができる。更に、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。
【００８７】
次に、画素リファレンス型の電気光学装置用基板の変形例について、図９を用いて説明する。図９は、画素リファレンス型の電気光学装置用基板の変形例を示す回路図である。図９において図１と同一の構成要素には同一符号を付して説明を省略する。図９の変形例は、差動増幅器２１ａに電源電位Ｖｄｄを供給して駆動させるトランジスタとして、駆動能力の高い駆動トランジスタ２１ｄｌのみを用いることで、検査時間を短縮することを可能にする。
【００８８】
図９の基板１１Ａは、表示素子アレイ部２、Ｘドライバ部５ａ、Ｙドライバ部５ｂ、トランスミッションゲート部６、ビデオ信号線７、差動増幅器１０、イコライズ回路部８、プリチャージ回路部３及びトランスミッションゲート部９の構成は図１の基板１Ａと同様である。
【００８９】
図９の変形例は、表示データ読み出し回路部４に変えて表示データ読み出し回路部２１を採用した点が図１と異なる。図１における表示データ読み出し回路部４の差動増幅器４ａには、電源電位Ｖｄｄを供給するために、駆動能力の低い電源トランジスタ４ｄｓと駆動能力の高い電源トランジスタ４ｄｌとが電源端子ｓｐに接続されているが、図９の変形例における表示データ読み出し回路部２１の差動増幅器２１ａは、駆動能力の高い電源トランジスタ２１ｄｌのみ電源端子ｓｐに接続されている。図９の変形例における表示データ読み出し回路部２１のその他の構成は、図１における表示データ読み出し回路部４の構成と同様である。
【００９０】
このように構成された変形例においては、ソース線Ｓに書き込まれた電位を差動増幅器２１ａで読み出し、電位差を増幅して書き戻す一連の動作である電位差増幅動作が、図１における表示データ読み出し回路部４の電位増幅動作とは異なる。図９の変形例における電位差増幅動作を、図１０を用いて説明する。図１０は、差動増幅器２１ａにおける電位差増幅動作を説明するためのタイミングチャートである。
【００９１】
まず、走査線Ｇ１の電位がＨＩＧＨになされることで、コンデンサＣｓ等に書き込まれた電荷がソース線Ｓに移動し、ＨＩＧＨが書き込まれた奇数列の画素に接続されたソース線（Ｓ（ｏｄｄ））の電位がプリチャージによる中間電位から若干上昇する。この状態で、駆動配線ＳＡｎｓ−ｃｈをＬＯＷからＨＩＧＨにして駆動能力の低い電源トランジスタ２１ｅｓをオンし、差動増幅器４ａの電源端子ｓｎに接地電位を印加する。次に、端子ｓｅの電位がある程度低下し、端子ｓｅと端子ｓｏとの間の電位差が明確になり、差動増幅器２１ａにおける画素の電位の読み出し論理が確定したところで、駆動配線ＳＡｎｌ−ｃｈをＬＯＷからＨＩＧＨにし、同じタイミングで駆動配線ＳＡｐｌ−ｃｈをＨＩＧＨからＬＯＷにする。これらの駆動パルスによって、駆動能力の高い電源トランジスタ２１ｅｌと電源トランジスタ２１ｄｌとが同時にオンするため、端子ｓｅの電位は接地電位まで急激に低下し、端子ｓｏの電位は電源電位まで急激に上昇する。端子ｓｅの電位が接地電位になり、端子ｓｏの電位が電源電位になると、それぞれの端子ｓｅ，ｓｏの電位が確定し、差動増幅器４ａにおける電位差増幅動作が完了する。
【００９２】
他の作用は図１の実施の形態と同様である。
【００９３】
上述した変形例によれば、差動増幅器２１ａに電源電位Ｖｄｄを供給して駆動させるトランジスタとして、駆動能力の高い駆動トランジスタ２１ｄｌのみを用いることで、検査時間を更に短縮することができる。
【００９４】
尚、本変形例においては、電源端子ｓｐ側に電源トランジスタを１つ接続し、電源端子ｓｎ側に駆動能力の異なる複数の電源トランジスタを接続しているが、電源端子ｓｐ側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子ｓｎ側に電源トランジスタを１つ接続するように構成してもよい。
【００９５】
なお、上述の第１の駆動手段（トランジスタ４ｄｌ及び４ｄｓ）及び第２の駆動手段（トランジスタ４ｅｌ及び４ｅｓ）はそれぞれ複数の差動増幅器４ａに対して共通に設けてもよい。これにより駆動手段の数を削減することができるので、駆動手段の形成面積の削減や製造プロセスの簡略化という効果が得られる。
【００９６】
また、本実施形態では、第１及び第２の駆動手段は２個のトランジスタが並列接続されているものとして説明したが、駆動手段を構成するトランジスタの数は２個以上であっても良い。
【００９７】
（第２の実施の形態）＜ｂ．外部リファレンス型＞  
図１１は本発明の第２の実施の形態に係り、外部リファレンス型の電気光学装置用基板を示す回路図である。図１１において図１と同一の構成要素については、同一の符号を付して説明を省略する。第１の実施の形態においては、リファレンスを画素から読み出していたが、本実施の形態はリファレンスを外部から供給するものである。
【００９８】
図１１においては、基板１Ｂは、３×３画素で表示素子アレイ部２を示しているが、表示素子アレイ部２、Ｘドライバ部５ａ、Ｙドライバ部５ｂ、トランスミッションゲート部６、ビデオ信号線７、差動増幅器１０及び表示データ読み出し回路部４の構成は第１の実施の形態と同様である。
【００９９】
表示データ読み出し回路部４と表示素子アレイ部２との間には、イコライズ回路部８、プリチャージ及びリファレンス回路部１３及びトランスミッションゲート部９’が設けられている。プリチャージ及びリファレンス回路部１３、イコライズ回路部８並びに表示データ読み出し回路部４によってテスト回路が構成される。
【０１００】
本実施の形態においては、トランスミッションゲート部９’は各ソース線Ｓ１，Ｓ２，…に対応して設けられたトランジスタ９ａによって構成されている。差動増幅器４ａの端子ｓｏに接続されたｓｏ配線４ｇは、トランジスタ９ａのソースに接続され、トランジスタ９ａのドレインは各ソース線Ｓ１，Ｓ２，…に接続される。トランジスタ９ａは制御端子９ｂを介して入力されるＨＩＧＨの接続制御信号によってオンとなり、ソース線Ｓ１，Ｓ２，…に、テスト回路を接続するようになっている。
【０１０１】
本実施の形態においては、差動増幅器４ａの端子ｓｅに接続されたｓｅ配線は、プリチャージ及びリファレンス回路部１３のトランジスタ３ｃｅを介して電圧印加端子３ａに接続されるようになっている。電圧印加端子３ａにはプリチャージ電圧が供給されるようになっている。
【０１０２】
これにより、本実施の形態では、ｓｅ配線は、電圧印加端子３ａを介して入力された外部からのプリチャージ電位を維持しリファレンス電位として端子ｓｅに供給するためのリファレンス配線として用いられ、ｓｏ配線は検査対象の画素からのデータを端子ｓｏに供給するための検査配線として用いられる。即ち、本実施の形態では、１つの差動増幅器４ａによって１本のソース線に接続された画素の検査が可能であり、差増増幅器４ａは表示素子アレイ部２の列数ｎと同数設けられる。
【０１０３】
プリチャージ及びリファレンス回路部１３は、各差動増幅器４ａに対応して夫々２つのトランジスタ３ｃｏ，３ｃｅを有する。トランジスタ３ｃｏはソースが電圧印加端子３ａに接続され、ドレインがｓｏ配線４ｇを介して差動増幅器４ａの端子ｓｏに接続される。また、トランジスタ３ｃｅはソースが電圧印加端子３ａに接続され、ドレインがｓｅ配線４ｆを介して差動増幅器４ａの端子ｓｅに接続される。
【０１０４】
トランジスタ３ｃｏ，３ｃｅのゲートは制御端子３ｂに接続されており、制御端子３ｂには、プリチャージ制御信号が入力されるようになっている。ＨＩＧＨのプリチャージ制御信号が制御端子３ｂを介してトランジスタ３ｃｏ，３ｃｅのゲートに印加されることで、トランジスタ３ｃｏ，３ｃｅはオンとなり、電圧印加端子３ａに供給されるプリチャージ電圧を夫々ｓｅ配線４ｆ又はｓｏ配線４ｇに供給するようになっている。
【０１０５】
即ち、図１１の例では、プリチャージ期間において、ｓｏ配線４ｇとｓｅ配線４ｆにプリチャージ電圧を供給し、ｓｅ配線４ｆでは，このプリチャージ電圧を維持させてリファレンス電圧として機能させておりプリチャージ電圧を例えば中間電位に設定している。
【０１０６】
次に、図１２のタイミングチャートを参照して検査方法について説明する。本実施の形態においても検査の全体の流れは図５のフローと同様である。図１２は本実施の形態における読み出し動作を示している。
【０１０７】
本実施の形態においても、画素の検査は、各列が正常であるか否かを判定することによって行われ、図１２の各種信号は、図４に示すテスト装置１５によって生成されて各端子に供給される。
【０１０８】
本実施の形態においては、リファレンス電位はプリチャージ電位を利用しており、すなわち外部から供給しており、画素に書き込む必要はない。各画素には検査のための書き込みを行う。例えば、ＬＯＷ固定不良の検査を行うものとすると、素子アレイ部２の全ての走査線Ｇをオンして、全ての画素にＨＩＧＨを書き込む。
【０１０９】
なお、各画素にＬＯＷを書き込んだ場合には、第１の実施の形態と同様にＨＩＧＨ固定不良の検査が可能である。なお、以下、全画素にＨＩＧＨを書き込んで基板１Ｂの検査を行う例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。
【０１１０】
図１２に示すように、全画素に上述した所定の画素データ（ここではＨＩＧＨ）の書き込みを行った後、テスト回路と表示素子アレイ部２とを接続するために、テスト回路接続用の制御端子９ｂの接続制御信号ＴＥもＨＩＧＨとなる。これにより、トランジスタ９ａがオンとなって、ソース線Ｓ１，Ｓ２，…と各ｓｏ配線４ｇとが接続される。
【０１１１】
データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子３ａに供給されるプリチャージ制御信号ＰＣＧがＨＩＧＨとなり、トランジスタ３ｃｏ，３ｃｅは、プリチャージ制御信号ＰＣＧのＨＩＧＨ期間だけオンとなる。
【０１１２】
これにより、電圧印加端子３ａに供給される電圧がトランジスタ３ｃｏ，３ｃｅを介して夫々ｓｏ配線４ｇ及び各ソース線とｓｅ配線４ｆとに印加される。即ち、電圧印加端子３ａに供給された電圧は、ｓｏ配線４ｇ，ｓｅ配線４ｆ及びソース線にはプリチャージ電圧として供給される．例えば、プリチャージ電圧Ｖｐｒｅとしては、中間電位が選択される。
【０１１３】
また、プリチャージ電圧の印加時には、制御端子８ｂにもＨＩＧＨ信号を供給しており、イコライズ回路部８のトランジスタ８ａもオンとなって、ｓｏ配線４ｇとｓｅ配線４ｆとは同電位となる。これにより、この時点では、各ソース線Ｓ及び差動増幅器４ａの端子ｓｏ，ｓｅは、中間電位の状態となっている。
【０１１４】
次に、データ保持時間ｔ１の経過後に、走査線Ｇ１をＨＩＧＨにして、画素データの読み出しを開始する。なお、この時点では、駆動配線ＳＡｐｌ−ｃｈ，ＳＡｐｓ−ｃｈは電源電位Ｖｄｄ，ＳＡｎｓ−ｃｈ，ＳＡｎｌ−ｃｈは接地電位であり、各差動増幅器２１ａはまだ動作していない状態である。
【０１１５】
走査線Ｇ１をＨＩＧＨにすると、走査線Ｇ１に接続された各画素から一斉にデータが出力される。つまり、コンデンサＣｓに書き込まれて保持された電荷が、対応するソース線Ｓに一斉に移動する。各画素にはＨＩＧＨが書き込まれており、画素が正常であれば、図１０の実線に示すように、各ソース線Ｓ及びｓｏ配線４ｇの電位がわずかに上昇する。もしも、コンデンサＣｓのリークがあって、各画素のデータがＬＯＷに変化していると、各ソース線Ｓの電位は、点線で示したようにわずかに下降する。
【０１１６】
ゲート線Ｇ１を開いた後、所定時間経過してから、各差動増幅器２１ａを動作させるために、まず、駆動配線ＳＡｎｓ−ｃｈの電位をＬＯＷからＨＩＧＨに変化させる。駆動配線ＳＡｎｓ−ｃｈの電位のＨＩＧＨへの変化の瞬間と同時あるいはその瞬間の前後に接続制御信号ＴＥをＬＯＷにし、トランスミッションゲート部９’のトランジスタ９ａを所定期間ｔ２だけオフにする。即ち、トランジスタ９ａ，８ａ，３ｃｏ，３ｃｅがオフとなり、ｓｏ配線４ｇ及びｓｅ配線４ｆはフローティング状態となる。これにより、ｓｅ配線４ｆの中間電位及び僅かに上昇したｓｏ配線４ｇの電位は、夫々配線ｓｏ，ｓｅ内で維持され、ソース線Ｓ等の他の配線からの影響を受けない。
【０１１７】
この状態で、駆動パルスＳＡｎｓ−ｃｈをＬＯＷからＨＩＧＨにして電源トランジスタ４ｅｓをオンし、差動増幅器４ａの電源端子ｓｎに接地電位を印加する。ここで、電源トランジスタ４ｅｓは駆動能力が低いため、電源端子ｓｎの電位はゆっくりと低下していく。このため、中間電位より僅かに低い端子ｓｅ側の電位が、電源端子ｓｎの電位の低下に従ってゆっくりと低下していく（図１２の端子ｓｅ参照）。次に、端子ｓｅの電位がある程度低下したところで、駆動配線ＳＡｐｓ−ｃｈをＨＩＧＨからＬＯＷにして電源トランジスタ４ｄｓをオンし、差動増幅器４ａの電源端子ｓｐに電源電位Ｖｄｄを印加する。電源トランジスタ４ｄｓも駆動能力が低いため、ドレインと接続された差動増幅器４ａの電源端子ｓｐの電位はゆっくりと上昇していく。このため、中間電位より僅かに高い端子ｓｏ側の電位が、電源端子ｓｐの電位の上昇に従ってゆっくりと上昇していく（図１２の端子ｓｏ参照）。
【０１１８】
最後に、端子ｓｏの電位がある程度上昇することで端子ｓｅと端子ｓｏとの間の電位差が明確になり、差動増幅器４ａにおける画素の電位の読み出し論理がある程度確定したところで、駆動配線ＳＡｎｌ−ｃｈをＬＯＷからＨＩＧＨにし、同じタイミングで駆動配線ＳＡｐｌ−ｃｈをＨＩＧＨからＬＯＷにする。これらの駆動パルスによって、電源トランジスタ４ｅｌと電源トランジスタ４ｄｌとが同時にオンする。電源トランジスタ４ｅｌは駆動能力が高いため、ドレインと接続された差動増幅器４ａの電源端子ｓｎの電位は、接地電位まで急激に低下し、これに伴って端子ｓｅの電位も接地電位まで急激に低下する。また、電源トランジスタ４ｄｌも駆動能力が高いため、ドレインと接続された差動増幅器４ａの電源端子ｓｐの電位は、電源電位まで急激に上昇し、これに伴って端子ｓｏの電位も電源電位まで急激に上昇する。端子ｓｅの電位が接地電位になり、端子ｓｏの電位が電源電位になると、それぞれの端子ｓｅ，ｓｏの電位がＬＯＷ又はＨＩＧＨに確定する。
【０１１９】
ここで検査対象の奇数側の画素に、例えばデータ保持用キャパシタＣｓのリークが生じてＬＯＷ固定不良が発生していたものとする。この場合に、図１０のＳの破線に示すように、ソース線Ｓの電位がリファレンス（中間電位）より若干低下するものとする。そうすると、駆動配線ＳＡｎｓ−ｃｈがＨＩＧＨとなって、電源端子ｓｎの電位が接地電位へ向かってゆっくりと低下し始めると、差動増幅器４ａの端子ｓｏの電位も低下していく（図１２の端子ｓｏの破線参照）。そして、駆動配線ＳＡｐｓ−ｃｈがＬＯＷになり、電源端子ｓｐの電位が電源電位Ｖｄｄへ向かって上昇し始めると、差動増幅器４ａの端子ｓｅも上昇していく（図１２の端子ｓｅの破線参照）。最後に、駆動配線ＳＡｎｌ−ｃｈがＨＩＧＨとなり、駆動配線ＳＡｐｌ−ｃｈがＬＯＷになると、差動増幅器４ａの端子ｓｏの電位は急激に接地電位まで低下し（図１２の端子ｓｏの破線参照）、端子ｓｅの電位は急激に電源電位Vｄｄまで上昇する（図１２の端子ｓｅの破線参照）。
【０１２０】
つまり、この場合には、端子ｓｏ，ｓｅの電位は、画素が正常な場合と逆の論理値となる。
【０１２１】
端子ｓｏ，ｓｅの電位がＬＯＷ又はＨＩＧＨに確定すると、端子ｓｏの電位を出力させるために、接続制御信号ＴＥをＨＩＧＨにしてトランスミッションゲート部９’のトランジスタをオンにさせる。
【０１２２】
差動増幅器４ａの端子ｓｏの確定した論理データは、ｓｏ配線４ｇから対応するソース線Ｓに供給される。トランスミッションゲート部６の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子ｏｕｔｏとｏｕｔｅに出力させる。
【０１２３】
ゲート線Ｇ１に接続されたすべての画素のデータが読み出されたら、ゲート線Ｇ１をＬＯＷにし、駆動配線ＳＡｎｓ−ｃｈ，ＳＡｎｌ−ｃｈを接地電位，ＳＡｐｓ−ｃｈ，ＳＡｐｌ−ｃｈを電源電位にして差動増幅器４ａを動作停止させる。次に、プリチャージ制御信号ＰＣＧをＨＩＧＨにして、全ソース線Ｓをプリチャージする。
【０１２４】
以降、上述した動作を、ゲート線Ｇ２からＧｍの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。
【０１２５】
こうして、確定した端子ｓｅ，ｓｏの電位が、トランスミッションゲート部６を介してテスト装置１５に出力される。画素が正常な場合には、図１２のｏｕｔｏ，ｏｕｔｅの実線に示すように、ＨＩＧＨの出力が得られる。画素にＬＯＷ固定不良が生じている場合には、図１２のｏｕｔｏ，ｏｕｔｅの破線に示すように、ＬＯＷの出力が得られる。こうして、テスト装置１５は検査対象の画素にＬＯＷ固定不良が生じているか否かを検出することができる。
【０１２６】
このように、各差動増幅器４ａは、外部から印加された中間電位であるリファレンスと、各ソース線Ｓの電位とを比較することで、比較結果によって画素の不良を判定する。
【０１２７】
なお、リファレンスを中間電位に設定し、検査対象画素にＬＯＷを書き込むことによって、ＨＩＧＨ固定不良の検査を行うことができることは明らかである。
【０１２８】
なお、本実施の形態は、全画素について、２回の検査を行うだけで画素の良不良を確実に判定することができ、第１の実施の形態に比べて、検査時間を短縮することができる。他の効果は第１の実施の形態と同様である。
【０１２９】
また、第１の実施の形態の変形例と同様に、表示データ読み出し回路部４の構成を変更し、差動増幅器４ａの電源端子ｓｐ側に電源トランジスタを１つ接続し、電源端子ｓｎ側に駆動能力の異なる複数の電源トランジスタを接続するようにしてもよい。また、電源端子ｓｐ側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子ｓｎ側に電源トランジスタを１つ接続するように構成してもよい。
【０１３０】
（第３の実施の形態）＜ｃ．検査列切換外部リファレンス型＞  
図１３は本発明の第３の実施の形態に係り、検査列切換外部リファレンス型の電気光学装置用基板を示す回路図である。図１３において図１１と同一の構成要素については、同一の符号を付して説明を省略する。本実施の形態は、１つの差動増幅器４ａで２本のソース線に接続された画素の検査を可能にするものである。
【０１３１】
図１３においては、基板１Ｃは、４行×６列画素で表示素子アレイ部２を示しているが、表示素子アレイ部２、Ｘドライバ部５ａ、Ｙドライバ部５ｂ、トランスミッションゲート部６、ビデオ信号線７、差動増幅器１０及び表示データ読み出し回路部４の構成は第２の実施の形態と同様である。表示データ読み出し回路部４と表示素子アレイ部２との間には、イコライズ回路部８、プリチャージ及びリファレンス回路部１３及びトランスミッションゲート部１９が設けられている。プリチャージ及びリファレンス回路部１３、イコライズ回路部８並びに表示データ読み出し回路部４によってテスト回路が構成される。
【０１３２】
第２の実施の形態においては、ｓｏ配線４ｇを検査配線として差動増幅器４ａの端子ｓｏに画素から読み出した画素信号を与え、ｓｅ配線４ｆをリファレンス配線として差動増幅器４ａの端子ｓｅに外部からのリファレンスを与えた。
【０１３３】
これに対し、本実施の形態は、検査配線とリファレンス配線とを相互に切換え可能にして、１つの差動増幅器４ａで奇数列と偶数列の２列に接続された画素の検査を可能にするものである。この切換えをトランスミッションゲート部１９によって行うようになっている。
【０１３４】
トランスミッションゲート部１９は、奇数列のソース線Ｓ１，Ｓ３，…に対応して設けられたｎ／２個のトランジスタ９ａｏ及び偶数列のソース線Ｓ２，Ｓ４，…に対応して設けられたｎ／２個のトランジスタ９ａｅを有している。差動増幅器４ａの端子ｓｏに接続されたｓｏ配線４ｇは、トランジスタ９ａｏのソース・ドレイン路を介して奇数列のソース線Ｓ１，Ｓ３，…に接続される。また、差動増幅器４ａの端子ｓｅに接続されたｓｅ配線４ｆは、トランジスタ９ａｅのソース・ドレイン路を介して偶数列のソース線Ｓ２，Ｓ４，…に接続される。
【０１３５】
トランジスタ９ａｏ，９ａｅのゲートは、夫々トランスファゲート９ｂｏ，９ｂｅを介してＴＥゲートデコード回路９ｄに接続されている。トランスファゲート９ｂｏ，９ｂｅはゲートに、端子９ｆからのテスト回路接続制御信号がインバータ９ｅを介して与えられる。端子２７に接続されたプルダウン回路によって、非テスト時は端子９ｆはＬＯＷであり、インバータ９ｅの出力はＨＩＧＨであって、トランスファゲート９ｂｏ，９ｂｅはオフである。テスト時には端子９ｆにＨＩＧＨの制御信号が印加されて、トランスファゲート９ｂｏ，９ｂｅはオンとなる。
【０１３６】
ＴＥゲートデコード回路９ｄは、検査配線を決定するための選択信号ＴＥｏ，ＴＥｅを出力する。トランスファゲート９ｂｏ，９ｂｅは、導通状態になると、ＴＥゲートデコード回路９ｄからの選択信号ＴＥｏ，ＴＥｅをトランジスタ９ａｏ，９ａｅのゲートに与えるようになっている。
【０１３７】
選択信号ＴＥｏ・ＴＥｅの一方は必ずＨＩＧＨ，他方は必ずＬＯＷである。ＴＥゲートデコード回路９ｄは、奇数列の画素の検査を行う場合には、選択信号ＴＥｅをＬＯＷにし、選択信号ＴＥｏについてはＨＩＧＨに切換える。検査フローに応じて，テスト回路接続制御信号９ｆがＨＩＧＨ・ＬＯＷに切り替わることで，選択信号ＴＥｏ‘がＨＩＧＨ・ＬＯＷに切り替わり，トランジスタ9ａｏの開閉が切り替わる．すなわち，テスト時はテスト回路接続制御信号９ｆがＨＩＧＨとなり，インバータ９ｅの出力がＬＯＷとなって９ｂｏがオン，ＴＥｏのＨＩＧＨ信号がＴＥｏ’に伝達される。一方非テスト時はテスト回路接続制御信号９ｆがＬＯＷとなり，インバータ９ｅの出力がＨＩＧＨとなって９ｂｏがオフ，ＴＥｏのＨＩＧＨ信号がＴＥｏ’に伝達されず，プルダウン回路によってＴＥｏ’はＬＯＷになる。また、ＴＥゲートデコード回路９ｄは、偶数列の画素の検査を行う場合には、接続制御信号ＴＥｏをＬＯＷにし、接続制御信号ＴＥｅについては検査フローに応じてＬＯＷ又はＨＩＧＨに切換える。
【０１３８】
次に、図１４のタイミングチャートを参照して検査方法について説明する。本実施の形態においても検査の全体の流れは図５のフローと同様である。図１４は本実施の形態における読み出し動作を示している。
【０１３９】
本実施の形態においては、検査配線とリファレンス配線とを相互に切換え可能である点が第２の実施の形態と異なるのみである。図１４の例はＴＥゲートデコード回路９ｄがＴＥｏを選択し（ＴＥｏをＨＩＧＨにし）テスト回路接続制御信号９ｆを検査フローに応じてＬＯＷ，ＨＩＧＨ切換えた状態を示している（ＴＥｏ’）。即ち、この場合には、トランジスタ９ａｏがオン、トランジスタ９ａｅがオフとなり、奇数列のソース線Ｓ１，Ｓ３，…がｓｏ配線４ｇに接続されると共に、奇数列のソース線Ｓ２，Ｓ４，…とｓｅ配線４ｆとの接続は切断される。
【０１４０】
即ち、図１４の例は、第２の実施の形態と同様の状態となり、図１２と同様の検査が行われる。なお、図１４に示すように、端子ｓｏからｓｏ配線４ｇ及び奇数列のソース線Ｓ１，Ｓ３，…を介して読み出したデータは、奇数列のｏｕｔｏのみから出力されることになる。
【０１４１】
偶数列の画素の検査を行う場合には、ＴＥゲートデコード回路９ｄは、選択信号ＴＥｏを選択し（ＴＥｅをＨＩＧＨにし）、テスト回路接続制御信号９ｆを検査フローに応じてＬＯＷ又はＨＩＧＨに切換える。これにより、トランジスタ９ａｅがオン、トランジスタ９ａｏがオフとなり、偶数列のソース線Ｓ２，Ｓ４，…がｓｅ配線４ｆに接続されると共に、奇数列のソース線Ｓ１，Ｓ３，…とｓｏ配線４ｇとの接続は切断される。
【０１４２】
なお、電圧印加端子３ａからｓｏ配線に供給された中間電位のプリチャージ電位がリファレンス電位として端子ｓｏに供給される．
他の作用は第２の実施の形態と同様である。  
なお、第２の実施の形態の変形例と同様に、表示データ読み出し回路部４の構成を変更し、差動増幅器４ａの電源端子ｓｐ側に電源トランジスタを１つ接続し、電源端子ｓｎ側に駆動能力の異なる複数の電源トランジスタを接続するようにしてもよい。また、電源端子ｓｐ側に駆動能力の異なる複数の電源トランジスタを接続し、電源端子ｓｎ側に電源トランジスタを１つ接続するように構成してもよい。
【０１４３】
以上のように、上記３つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【０１４４】
例えば、表示部に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。また、上記各実施の形態においては、差動増幅器の２つの端子に同数のソース線を接続する例を説明したが、相互に異なる数のソース線を接続するようにしてもよい。
【０１４５】
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。  
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
【０１４６】
なお、本発明が適用可能な電気光学装置の例としては、ＬＣＯＳ（Liquid Crystal on Silicon）を含む液晶装置の他に、有機ＥＬ装置などがある。また、画素内にＳＲＡＭなどのメモリ素子を設けた液晶装置、プラズマディスプレイ、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、ＤＭＤ（デジタルマイクロミラーデバイス）などの画素メモリの検査にも本発明は適用可能である。
【０１４７】
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図１５及び図１６は、電子機器の例を示す図である。図１５は、１つの例に係るパーソナルコンピュータの外観図である。図１６は、１つの例に係る携帯電話の外観図である。図１５に示すように、電子機器としてのパーソナルコンピュータ１００の表示部１０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。図１６に示すように、電子機器として携帯電話２００の表示部２０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。
【０１４８】
他にも、電子機器としては、例えば、光源と該光源から出射された光を変調するライトバルブと、該ライトバルブにより変調された光を投射するための光学系を備えた、投射型表示装置である。さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【産業上の利用可能性】
【０１４９】
本発明は、以上説明したＴＦＴを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
【図面の簡単な説明】
【０１５０】
【図１】第１形態に係る電気光学装置用基板を示す回路図
【図２】画素２ａの等価回路図
【図３】差動増幅器４ａの具体的な構成を示す回路図
【図４】検査システムの構成図
【図５】検査の全体の流れの例を示すフローチャート
【図６】読み出し動作を説明するタイミングチャート
【図７】各画素の書き込みの状態を説明する概略図
【図８】差動増幅器４ａの電位差増幅動作を説明するためのタイミングチャート
【図９】第１形態の変形例を示す回路図
【図１０】図９の回路の動作を説明するタイミングチャート
【図１１】第２形態に係る電気光学装置用基板を示す回路図
【図１２】同、読み出し動作を説明するタイミングチャート
【図１３】第３形態に係る電気光学装置用基板を示す回路図
【図１４】同、読み出し動作を説明するタイミングチャート
【図１５】本発明が適応される電子機器の例としてのパーソナルコンピュータの外観図
【図１６】本発明が適応される電子機器の例としての携帯電話の外観図
【符号の説明】
【０１５１】
１Ａ…素子基板、２…表示素子アレイ部、２ａ…画素、３…プリチャージ回路部、４…表示データ読み出し回路部、４ａ，１０…差動増幅器、４ｄ，４ｅ…電源トランジスタ、５ａ…Ｘドライバ部、５ｂ…Ｙドライバ部、６…トランスミッションゲート部、７…ビデオ信号線、８…イコライズ回路部、９…トランスミッションゲート部、Ｓ１〜Ｓ１２…ソース線、Ｇ１〜Ｇ４…走査線
【図１】
2006243096.tif 000003
【図２】
2006243096.tif 000004
【図３】
2006243096.tif 000005
【図４】
2006243096.tif 000006
【図５】
2006243096.tif 000007
【図６】
2006243096.tif 000008
【図７】
2006243096.tif 000009
【図８】
2006243096.tif 000010
【図９】
2006243096.tif 000011
【図１０】
2006243096.tif 000012
【図１１】
2006243096.tif 000013
【図１２】
2006243096.tif 000014
【図１３】
2006243096.tif 000015
【図１４】
2006243096.tif 000016
【図１５】
2006243096.tif 000017
【図１６】
2006243096.tif 000018