(57)【要約】【課題】画像データの濃度値の出現頻度（ヒストグラム）を高速に作成する。【解決手段】入力データをＤ−ＦＦ１１０で１周期分遅延させ、第２セレクタ１１２で遅延データとＤ−ＦＦ１１０で遅延されていないデータとを半周期ずつ交互に選択出力する。第２セレクタ１１２からのデータをアドレスとして周期の前半でメモリ１１６からデータを読み出し、後半で加算器１２０により１だけ加算されたデータをメモリ１１６に書き込む。比較器１０８で連続する２つのデータが一致するか否かを判定し、一致する場合には変更器１０２で変更されたデータを第１セレクタ１０４で選択してＤ−ＦＦ１０６に供給する。【選択図】図１
2006053691.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データを１周期分遅延させる第１遅延手段と、
前記第１遅延手段からの遅延データと、前記第１遅延手段で遅延されていないデータとを半周期ずつ交互に選択出力する選択手段と、
前記選択手段からのデータをアドレスとして周期の前半でデータが読み出され、後半でデータが書き込まれる記憶手段と、
前記記憶手段から読み出されたデータを半周期分遅延させる第２遅延手段と、
前記第２遅延手段からのデータに１を加算して前記記憶手段に書き込むべきデータを出力する加算手段と、
を有するヒストグラム生成装置であって、
前記遅延データと前記遅延されていないデータとが一致するか否かを判定する判定手段と、
前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを異なる値に変更して前記選択手段に出力し、前記遅延データと前記遅延されていないデータが一致しない場合に前記遅延されていないデータをそのまま前記選択手段に出力する変更手段と、
を有することを特徴とするヒストグラム生成装置。
【請求項２】
請求項１記載の装置において、
前記変更手段は、
前記遅延されていないデータを異なる値に変更する変更器と、
前記遅延されていないデータと、前記変更器からのデータとが供給され、前記判定手段での判定結果に応じ、前記遅延データと前記遅延されていないデータが一致する場合に前記変更器からのデータを選択して前記選択手段に出力し、前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを選択して前記選択手段に出力する第２選択手段と、
を有することを特徴とするヒストグラム作成装置。
【請求項３】
請求項１記載の装置において、
前記変更手段は、前記遅延されていないデータに所定値を加算又は減算することにより異なる値に変更することを特徴とするヒストグラム作成装置。
【請求項４】
請求項１記載の装置において、
前記変更手段は、前記遅延されていないデータの所定位ビットを反転することにより異なる値に変更することを特徴とするヒストグラム作成装置。
【請求項５】
請求項１記載の装置において、
前記変更手段は、生成されるべきヒストグラムの精度に応じて変更量を変化させることを特徴とするヒストグラム作成装置。
【請求項６】
入力画像データを１周期分遅延させ、遅延データと遅延されていないデータとを半周期ずつ交互に選択出力してメモリのアドレスデータとし、該メモリから周期の前半でデータを読み出し、周期の後半で読み出したデータに１だけ加算し該メモリにデータを書き込むことでヒストグラムを生成するヒストグラム生成方法であって、
前記遅延データと前記遅延されていないデータとが一致するか否かを判定し、
前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを異なる値に変更して前記メモリの前記アドレスデータとし、前記遅延データと前記遅延されていないデータが一致しない場合に前記遅延されていないデータをそのまま前記メモリの前記アドレスデータとすることを特徴とするヒストグラム生成方法。
【請求項７】
請求項６記載の方法において、
前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを１だけ変更することを特徴とするヒストグラム作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヒストグラム生成装置に関し、特に画像の濃度データに対応するメモリアドレスからデータを読み出し、１だけ加算して同一アドレスに書き込むことでヒストグラムを生成する装置及び方法に関する。
【背景技術】
【０００２】
従来より、画像データの濃度値をメモリのアドレスに割り当て、各アドレスのデータ値を順次加算していくことで画像データの各濃度値の出現頻度を算出するヒストグラム生成装置が知られている。
【０００３】
図３には、下記に示す特許文献に開示されたヒストグラム生成装置の構成ブロック図が示されている。入力端子１１からの画像データ及びクロック端子１２からのクロック信号はＤ型フリップフロップ（ＦＦ）１３に供給される。Ｄ−ＦＦ１３は、クロック信号のタイミングで画像データをラッチする。Ｄ−ＦＦ１３の出力はクロック信号によりＤ−ＦＦ２１に取り込まれ、Ｄ−ＦＦ１３とＤ−ＦＦ２１の各出力は第１セレクタ２２により入力データ周期の前半部分と後半部分とにそれぞれ分けられて取り出される。第１セレクタ２２にはクロック信号がインバータ２３で反転されて供給され、その入力がＬｏｗレベルのときにＤ−ＦＦ１３の出力が取り出され、ＨｉレベルのときにＤ−ＦＦ２１の出力が取り出される。
【０００４】
第１セレクタ２２から出力されたデータはアドレスとしてメモリ１４に供給され、データ周期の前半において当該アドレスによる読み出し（リード）が実行され、後半において当該アドレスによる書き込み（ライト）が実行される。また、Ｄ−ＦＦ１３及びＤ−ＦＦ２１の各出力データは比較器２４により比較され、両データが一致しているか否かに応じて比較器２４よりＨｉレベルかＬｏｗレベルが出力される。比較器２４の出力はインバータ２３の出力の立上りタイミングでＤ−ＦＦ２５に取り込まれる。Ｄ−ＦＦ２５の出力に応じて第２セレクタ２６から「１」または「２」のいずれかが選択出力される。すなわち、Ｌｏｗレベルが供給されると「１」が選択出力され、Ｈｉレベルが供給されると「２」が選択出力される。第２セレクタ２６からの「１」または「２」は全加算器１７に供給され、全加算器１７はラッチ回路１６の出力に対して「１」または「２」を加算してメモリ１４に書き込む。
【０００５】
このように、データ周期の前半においてＤ−ＦＦ１３のデータで読み出しを実行し、後半においてＤ−ＦＦ２１のデータで書き込みを実行することで、例えば画像データが順次Ｄ１、Ｄ２、Ｄ３、・・・と入力された場合、図４に示されるように第１周期の前半でＤ１のアドレスでメモリ１４からデータが読み出され（リード１）、第１周期の後半ではタイミングは何ら実行されず、第２周期の前半でＤ２のアドレスでメモリ１４からデータが読み出され（リード２）、第２周期の後半でＤ１のアドレスでメモリ１４に１だけ加算されたデータが書き込まれ（ライト１）、第３周期の前半でＤ３のアドレスでメモリ１４からデータが読み出され（リード３）、第３周期の後半でＤ２のアドレスでメモリ１４に１あるいは２だけ加算されたデータが書き込まれる（ライト２）。
【０００６】
最初の書き込みデータが１だけ加算されたデータとなるのは、この場合にはＤ−ＦＦ１３とＤ−ＦＦ２１のデータが一致することがないからであり、次の書き込みデータが１あるいは２だけ加算されたデータとなるのは、Ｄ−ＦＦ１３とＤ−ＦＦ２１のデータが一致する場合があるからである。一致しない場合に１だけ加算し、一致する場合に２だけ加算する理由は以下の通りである。
【０００７】
すなわち、図３の構成では、１つ前の画像データに対する加算結果がメモリに書き込まれる前に次の画像データが読み出される、すなわちメモリ１４からのデータの読み出しと書き込みの間に１つ前の画像データに対する加算結果を書き込み、かつ１つ後の画像データに対する読み出しを行うことになるため、画像データが同一であるときには、加算結果が書き込まれた後のデータを読み出し、次にまた加算されるべきにもかかわらず加算結果が書き込まれる前に読み出されるので１つ加算されなくなってしまう。そこで、画像データが同一のものが連続したとき、すなわちＤ−ＦＦ１３とＤ−ＦＦ２１のデータが一致する場合に「１」ではなく「２」を加算してその結果をメモリ１４に書き込むようにしている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記の従来技術では、Ｄ−ＦＦ１３とＤ−ＦＦ２１のデータが一致する場合に「２」を選択して出力し、一致しない場合に「１」を選択して出力するため、回路構成が複雑化する問題がある。
【０００９】
また、切り替え処理が必要であるため、メモリ１４からの読み出し→条件付加算→メモリ１４への書き込みの一連の動作に必要な時間も長くなり、処理の高速化という効果が十分得られない問題もある。
【００１０】
本発明の目的は、簡易な回路構成で高速に画像のヒストグラムを生成することができる装置及び方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、入力画像データを１周期分遅延させる第１遅延手段と、前記第１遅延手段からの遅延データと、前記第１遅延手段で遅延されていないデータとを半周期ずつ交互に選択出力する選択手段と、前記選択手段からのデータをアドレスとして周期の前半でデータが読み出され、後半でデータが書き込まれる記憶手段と、前記記憶手段から読み出されたデータを半周期分遅延させる第２遅延手段と、前記第２遅延手段からのデータに１を加算して前記記憶手段に書き込むべきデータを出力する加算手段とを有するヒストグラム生成装置であって、前記遅延データと前記遅延されていないデータとが一致するか否かを判定する判定手段と、前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを異なる値に変更して前記選択手段に出力し、前記遅延データと前記遅延されていないデータが一致しない場合に前記遅延されていないデータをそのまま前記選択手段に出力する変更手段とを有する。
【００１２】
また、本発明は、入力画像データを１周期分遅延させ、遅延データと遅延されていないデータとを半周期ずつ交互に選択出力してメモリのアドレスデータとし、該メモリから周期の前半でデータを読み出し、周期の後半で読み出したデータに１だけ加算し該メモリにデータを書き込むことでヒストグラムを生成するヒストグラム生成方法であって、前記遅延データと前記遅延されていないデータとが一致するか否かを判定し、前記遅延データと前記遅延されていないデータが一致する場合に前記遅延されていないデータを異なる値に変更して前記メモリの前記アドレスデータとし、前記遅延データと前記遅延されていないデータが一致しない場合に前記遅延されていないデータをそのまま前記メモリの前記アドレスデータとする。
【００１３】
本発明では、第１遅延手段により遅延されたデータと、第１遅延手段により遅延されていないデータとが一致する場合、すなわち連続する２つのデータが一致する場合には、遅延されていないデータを異なる値に変更して選択手段に出力する。したがって、両データが一致する場合でも、選択手段には互いに異なるデータが常に供給されることとなり、周期の前半で読み出されるデータと、周期の後半で書き込まれるデータは常に異なる値となる。よって、本発明では、画像データが同一であるときに加算結果が書き込まれた後のデータを読み出し、次にまた加算されるべきにもかかわらず加算結果が書き込まれる前に読み出されるので１つ加算されなくなってしまうという従来装置の問題は生じず、記憶手段から読み出されたデータに対して常に１のみを加算して記憶手段に書き込めばよいことになる。
【００１４】
本発明における変更手段の変更態様は任意であり、例えば、第１遅延手段で遅延されていないデータに所定値（例えば１等）を加算又は減算することにより異なる値に変更してもよく、あるいは前記第１遅延手段で遅延されていないデータの所定位ビット（例えば最下位ビット）を反転することにより異なる値に変更してもよい。但し、変更量が多いとその分だけ作成されるヒストグラムの精度が低下することとなるため、変更量はヒストグラムに要求される精度に応じて適応的に設定することが好適である。
【発明の効果】
【００１５】
本発明では、連続する２つのデータは常に異なる値となるため、記憶手段から読み出したデータに常に１を加算して書き込む構成とすることができ、これにより高速にヒストグラムを作成できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づき本発明の実施形態について説明する。
【００１７】
図１には、本実施形態のヒストグラム生成装置の構成ブロック図が示されている。入力端子１１からの画像データ及びクロック信号ＣＬＫは、Ｄ−ＦＦ１００に供給される。Ｄ−ＦＦ１００は、クロック信号のタイミングで画像データをラッチする。Ｄ−ＦＦ１００からの出力データは、変更器１０２、第１セレクタ１０４及び比較器１０８にそれぞれ供給される。
【００１８】
変更器１０２は、Ｄ−ＦＦ１００からの画像データを変更するもので、その変更形態は任意であり、入力画像データと異なる画像データを出力すればよい。例えば、入力画像データに所定の値（例えば１等）を加減算する、入力画像データの所定ビット（例えば最下位ビット）を反転する等である。変更器１０２で変更された画像データは第１セレクタ１０４に供給される。変更器１０２の機能は、同一画像データが連続する場合に、後続の画像データを強制的に他の値に変更することで同一画像データが連続する事態を解消することにある。変更器１０２で変更された画像データ及び変更器１０２を経ない画像データ（そのままの画像データ）はともに第１セレクタ１０４に供給されるから、第１セレクタ１０４での選択条件を調整し、同一画像データが連続する場合に後続の画像データを変更器１０２からの画像データに置換することで、同一画像データの連続性を解消できる。
【００１９】
第１セレクタ１０４は、上記のようにＤ−ＦＦ１００からの画像データと、変更器１０２からの変更済み画像データのいずれかを選択的に出力する。いずれの画像データを選択出力するかは、比較器１０８での比較結果に応じて決定される。第１セレクタ１０４からの画像データは、Ｄ−ＦＦ１０６（第１遅延手段）に供給される。Ｄ−ＦＦ１０６は、クロック信号ＣＬＫのタイミングで画像データをラッチし、Ｄ−ＦＦ１１０、第２セレクタ１１２及び比較器１０８に出力する。
【００２０】
比較器１０８には、Ｄ−ＦＦ１００からの画像データと、Ｄ−ＦＦ１０６からの画像データが供給され、比較器１０８は両データを比較する。Ｄ−ＦＦ１０６からの画像データは、Ｄ−ＦＦ１００及びＤ−ＦＦ１０６でラッチされているから、Ｄ−ＦＦ１００からの画像データに対して１周期分だけ先行する画像データである。したがって、比較器１０８は、Ｄ−ＦＦ１０６で遅延されたデータと、Ｄ−ＦＦ１００で遅延されているもののＤ−ＦＦ１０６では遅延されていないデータという連続する２つの画像データが一致するか否かを判定することとなる。連続する２つの画像データが一致する場合、比較器１０８は変更器１０２からの画像データを選択するように指令する信号を第１セレクタ１０４に出力する。また、連続する２つの画像データが一致しない場合、比較器１０８は変更器１０２からの画像データではなくＤ−ＦＦ１００からの画像データを選択するように指令する信号を第１セレクタ１０４に出力する。
【００２１】
第１セレクタ１０４からの出力は、Ｄ−ＦＦ１０６を経てＤ−ＦＦ１１０及び第２セレクタ１１２に供給される。Ｄ−ＦＦ１１０は、クロック信号ＣＬＫのタイミングで画像データをラッチし、第２セレクタ１１２に出力する。したがって、第２セレクタ１１２には、連続する２つの画像データが供給される。
【００２２】
第２セレクタ１１２は、図３に示された従来装置における第１セレクタ２２に対応するものであり、入力データ周期の前半部分と後半部分でそれぞれの画像データを選択出力する。第２セレクタ１１２にはタイミング信号生成器１１４からのタイミング信号が供給されるが、これは図３に示された従来装置のインバータ２３に対応するものである。クロック信号の前半部分でＤ−ＦＦ１０６からの画像データが選択出力され、後半部分でＤ−ＦＦ１１０からの１つ前の画像データが選択出力される。第２セレクタ１１２からのデータは、メモリ１１６のアドレスバスに供給され、アドレスデータとして使用される。なお、タイミング信号生成器１１４からのタイミング信号はメモリ１１６のＲ（読み出し）／Ｗ（書き込み）端子にも供給され、データの書き込み／読み出しを制御する。すなわち、入力データ周期の前半でメモリ１１６からのデータの読み出しを行い、後半でメモリ１１６へのデータの書き込みを行う。データの読み出し／書き込みのアドレスは、第２セレクタ１１２からのデータにより設定される。
【００２３】
メモリ１１６は、従来装置におけるメモリ１４に対応するものであり、入力データ周期の前半で第２セレクタ１１２からのデータで指定されるアドレスのデータを読み出し、入力データ周期の後半で第２セレクタ１１２からのデータ（１つ前のデータ）で指定されるアドレスにデータを書き込む。メモリ１１６から読み出されたデータは、Ｄ−ＦＦ１１８（第２遅延手段）でラッチされた後、加算器１２０に供給される。なお、Ｄ−ＦＦ１１８には、タイミング信号生成器１１４からのタイミング信号、すなわちクロック信号ＣＬＫを反転した信号が供給され、従来装置のＤ−ＦＦ１６と同様にデータを半周期だけラッチして加算器１２０に供給する。
【００２４】
加算器１２０は、従来装置における加算器１７に対応するものである。従来装置においては、加算器１７は、読み出したデータに対して１または２を加算してメモリ１４の書き込みデータとしているが、本実施形態における加算器１２０は、常に読み出したデータに対して１のみを加算してメモリ１１６に書き込む。加算器１２０にて常に１のみを加算するのは、本実施形態では連続する２つの画像データが同一である場合でも変更器１０２により互いに異なるように変更設定されるため、読み出したデータに２を加算する必要はなく常に１を加算すれば足りるからである。
【００２５】
このように、データ周期の前半においてＤ−ＦＦ１０６のデータで読み出しを実行し、後半においてＤ−ＦＦ１１０のデータで書き込みを実行することで、例えば画像データが順次Ｄ１、Ｄ２、Ｄ３、・・・と入力された場合、図２に示されるように第１周期の前半でＤ１のアドレスでメモリ１１６からデータが読み出され（リード１）、第１周期の後半ではタイミングは何ら実行されず、第２周期の前半でＤ２のアドレスでメモリ１１６からデータが読み出され（リード２）、第２周期の後半でＤ１のアドレスでメモリ１１６に１だけ加算されたデータが書き込まれ（ライト１）、第３周期の前半でＤ３のアドレスでメモリ１１６からデータが読み出され（リード３）、第３周期の後半でＤ２のアドレスでメモリ１１６に１だけ加算されたデータが書き込まれる（ライト２）。以下、同様にしてメモリ１１６のアドレスにデータが書き込まれ、ヒストグラムが作成される。図４に示された従来装置のタイミングと異なり、常に１が加算されてメモリ１１６に書き込まれる点に留意されたい。
【００２６】
本実施形態では、連続する２つの画像データが同一である場合に、後続する画像データの値を強制的に異なる値に変更することにより、１又は２を選択的に加算する構成を不要化でき、回路構成の単純化並びに動作速度の高速化が可能である。
【００２７】
なお、本実施形態では、同一画像データが連続する場合に、後続の画像データに変更を加えているため、厳密に正しいヒストグラムとはならない。しかしながら、スキャン画像の濃度分布の状況をヒストグラムで調べる場合や、デジタルカメラの撮影データの明暗の分布状況を調べる場合などのように、自然界のアナログ情報をデジタル変換した画像データに対して用いる場合には、最下位ビットの反転等の微小な誤差は全体のヒストグラムに大きな影響を与えることはなく、従って十分な精度のヒストグラムを得ることが可能である。言い換えれば、ヒストグラムに要求される精度を考慮し、必要な精度が得られる範囲内で変更器１０２における画像データの偏差を設定すればよい。変更器１０２内における変更アルゴリズムを複数用意しておき、ユーザから与えられたヒストグラムの精度に応じて複数の変更アルゴリズムの中から選択する構成としてもよい。
【００２８】
また、変更器１０２における変更アルゴリズムは常に一定である必要もない。例えば、最初に連続する２つの画像データが一致する場合に１を加算することで変更し、次に連続する２つの画像データが一致する場合に１を減算することも可能である。加減算すべき値をランダムに設定してもよい。
【００２９】
また、本実施形態における入力画像データは、原画像の全画像データである必要はなく、原画像の一部の画像データであってもよい。例えば、原画像の一部の画像データとして１６ブロック×１６ブロックの画像データを処理対象とし、このブロックにおいてヒストグラムを作成することで原画像全体のヒストグラムに代える（あるいは原画像全体のヒストグラムを推定する）場合も少なくない。このような場合、厳密な意味でのヒストグラムを作成する必要がないため、本実施形態のヒストグラム作成装置は有効に機能する。
【図面の簡単な説明】
【００３０】
【図１】実施形態の構成ブロック図である。
【図２】実施形態のタイミングチャートである。
【図３】従来装置の構成ブロック図である。
【図４】従来装置のタイミングチャートである。
【符号の説明】
【００３１】
１００  Ｄ−ＦＦ、１０２  変更器、１０４  第１セレクタ、１０６  Ｄ−ＦＦ、１０８  比較器、１１０  Ｄ−ＦＦ、１１２  第２セレクタ、１１４  タイミング信号生成器、１１６  メモリ、１１８  Ｄ−ＦＦ、１２０  加算器。
【図１】
2006053691.tif 000003
【図２】
2006053691.tif 000004
【図３】
2006053691.tif 000005
【図４】
2006053691.tif 000006