(57)【要約】【課題】  本発明は、負荷に影響なくゼロボルトスイッチ動作を実現し、各主スイッチに掛かる電圧が、均一で各主スイッチに過大な電圧が掛からないスイッチング電源を提供する。【解決手段】  直流電源Ｖinを入力とし、一次・二次間を主トランスＴ１で絶縁し、一次側に基準インバータ１１と制御インバータ１２とを設け、それぞれに主スイッチを備えたブリッジ回路１を設け、二次側に整流回路２を設けてあるスイッチング電源において、前記主トランスの一次巻線と直列に共振インダクタＬＬ１及び共振コンデンサＣｒを接続した共振回路３と、フェイズシフトにより前記主スイッチのオン、オフを制御する制御回路４と、前記直流電源の入力端子間に二つのコンデンサＣ１，Ｃ２を直列に接続し、これらの接続部と前記基準インバータの接続部との間に補助共振インダクタＬaxを接続した補助共振回路６とを備えてあることを特徴とするスイッチング電源。【選択図】  図１
2006197711.tif 000002
【特許請求の範囲】
【請求項１】
直流電源を入力とし、一次・二次間を主トランスで絶縁し、一次側に基準インバータと制御インバータとを設けて、これらそれぞれに半導体主スイッチを備えたフルブリッジ型のブリッジ回路を設け、二次側に整流回路を設けてあるスイッチング電源において、前記主トランスの一次巻線と直列に共振インダクタ及び共振コンデンサを接続してなす共振回路と、フェイズシフトにより前記半導体主スイッチのオン、オフを制御する制御回路と、前記直流電源の入力端子間に二つのコンデンサを直列に接続し、これらコンデンサの接続部と前記基準インバータの接続部との間に補助共振インダクタを接続した補助共振回路とを備えてあることを特徴とするスイッチング電源。
【請求項２】
前記主トランスの寄生素子の少なくとも１つが前記共振インダクタとなすことを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記主トランスの一次巻線に並列に第二の共振インダクタが接続されていることを特徴とする請求項１又は２記載のスイッチング電源。
【請求項４】
前記主トランスの寄生素子の少なくとも１つが前記第二の共振インダクタとなすことを特徴とする請求項３記載のスイッチング電源。
【請求項５】
前記補助共振インダクタに直列に、前記主スイッチとは別のスイッチが接続されていることを特徴とする請求項１乃至４のいずれかに記載のスイッチング電源。
【請求項６】
前記制御インバータと並列に２つの第二の補助共振コンデンサを直列に接続し、これらコンデンサの接続部と前記制御インバータの接続部との間に第二の補助共振インダクタを接続した第二の補助共振回路を備えてあることを特徴とする請求項１乃至５のいずれかに記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関するものであり、特に1次側主回路がフルブリッジ構成で、１次側と２次側の間を主トランスで絶縁し、２次側に整流回路を有する絶縁形ＤＣＤＣコンバータに関する。
【背景技術】
【０００２】
従来の電流共振のコンバータは、周波数制御が一般的であった。周波数制御は、軽負荷になるとスイッチング周波数が低く成る為、可聴周波に入り、スイッチング電源から音が発生すると言う問題が発生したり、共振回路の容量性領域で動作する事により、共振はずれという現象になると言う問題があった。
【０００３】
これに対し、電流共振をフェイズシフト制御する方式が提案されている（例えば特許文献１参照）。この例を、図８の回路及び図９の動作波形として示す。図８に示す回路は、直流電源Ｖｉを入力とし、一次・二次間を主トランスＴ１で絶縁し、一次側に基準インバータ１１と制御インバータ１２とを設けて、これらそれぞれのインバータ１１，１２に半導体主スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を備えたフルブリッジ型のブリッジ回路１を設けてある。また、二次側に整流回路２を設けてある。主トランスＴ１の一次巻線の一端と基準インバータ１１との間に共振インダクタＬＬ１と共振コンデンサＣｒとの直列回路を接続してなす共振回路３と、フェイズシフトにより前記半導体主スイッチのオン、オフを制御する制御回路４とを備えてある。
【特許文献１】特開平９−１１７１５６号公報
【０００４】
図９に示すように、基準インバータ１１のスイッチング時期に対し、制御インバータ１２のスイッチング時期を変えて主トランスT1にViの電圧が印加される期間Ton_eを変えている。フェイズシフト制御では、固定スイッチング周波数ｆ（＝1/Ts）の為、ノイズ・フィルタリングが容易で、安定した共振特性を得易いと言う利点があった。また1次側の各主スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のオン幅が固定のままで出力制御できるので、制御則が簡単になると言う利点がある。
【０００５】
この方式の問題点は、図９に示す様に、ｔ＝Ｔｓの時の主スイッチＱ１のドレイン電圧が零で無い場合が発生する。この状態で主スイッチＱ１がターンオンし、主スイッチＱ１の出力容量Ｃｑ１（＝Coss）を放電させるとスイッチング損失が発生する。特にフェイズシフト方式は軽負荷時や、過電流保護時に零電圧スイッチングし難いと言う問題点があった。
【０００６】
さらに、補助インダクタと補助スイッチを各インバータ出力に追加して、スイッチング時に強制的に零電圧スイッチングさせる方式が提案されていた。しかしこの方式は、追加のスイッチを必要とし、この追加のスイッチを高速に制御する必要がある。その為、高周波数のスイッチング周波数を有するスイッチング電源には、複雑で高度な回路になり、高価になると言う問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の直流電源Vｉを入力とし、一次・二次間をトランスＴ１で絶縁し、一次側に半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４を備えたフルブリッジ型のブリッジ回路１を設け、二次側に整流回路２を設けてあるスイッチング電源装置は、前記トランスＴ１の一次巻線ｎ１の一端にインダクタＬＬ１とコンデンサＣrとの直列回路を備えた第一の共振回路３と、フェイズシフトにより半導体スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のオン、オフを制御する制御回路４とを備えてある。
【０００８】
しかし、上記従来のスイッチング電源は、負荷状態によっては、一次側の主スイッチのゼロボルトスイッチ動作が不可能であり、効率低下を招くという問題点が生じた。
【０００９】
本発明は、上記問題に鑑みてなされたものであり、負荷に影響なくゼロボルトスイッチ動作を実現し、各主スイッチに掛かる電圧が、均一で各主スイッチに過大な電圧が掛からないスイッチング電源を容易に実現する回路を提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本スイッチング電源は、直流電源を入力とし、一次・二次間を主トランスで絶縁し、一次側に基準インバータと制御インバータとを設けて、これらそれぞれに半導体主スイッチを備えたフルブリッジ型のブリッジ回路を設け、二次側に整流回路を設けてあるスイッチング電源において、前記主トランスの一次巻線と直列に共振インダクタ及び共振コンデンサを接続してなす共振回路と、フェイズシフトにより前記半導体主スイッチのオン、オフを制御する制御回路と、前記直流電源の入力端子間に二つのコンデンサを直列に接続し、これらコンデンサの接続部と前記基準インバータの接続部との間に補助共振インダクタを接続した補助共振回路とを備えてある。
【００１１】
前記主トランスの寄生素子の少なくとも１つが前記共振インダクタとなす。
【００１２】
前記主トランスの一次巻線に並列に第二の共振インダクタが接続されている。
【００１３】
前記主トランスの寄生素子の少なくとも１つが前記第二の共振インダクタとなす。
【００１４】
前記補助共振インダクタに直列に、前記主スイッチとは別のスイッチが接続されている。
【００１５】
前記制御インバータと並列に２つの第二の補助共振コンデンサを直列に接続し、これらコンデンサの接続部と前記制御インバータの接続部との間に第二の補助共振インダクタを接続した第二の補助共振回路を備えてある。
【発明の効果】
【００１６】
本発明によれば、低損失で小型で低コストなスイッチング電源が実現でき、無制御コンバータに適用した場合でも、良好な過電流保護機能の動作や起動特性が得られる。また、フェイズシフト制御をすることにより、スイッチング周波数は固定でよく、周波数が変動したり、それによる共振はずれ動作を防止することができ、各主スイッチのdutyは固定（例えばTon1）なので、ゼロボルトスイッチ動作は負荷に影響なく実現することができ、広い動作範囲内で維持されやすい。また、電流共振型電源なので、主トランスの偏励磁は発生し難いという効果もある。
【発明を実施するための最良の形態】
【００１７】
発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源は、主スイッチＱ１、Ｑ２、Ｑ３、Ｑ４を備えたフルブリッジ回路１と、主トランスＴ１と、整流ダイオードＤ５、Ｄ６、Ｄ７、Ｄ８を備えた整流回路２とからなる絶縁形コンバータである。フルブリッジ回路１は主スイッチＱ１，Ｑ２とで構成する基準インバータ１１と主スイッチＱ３，Ｑ４とで構成する制御インバータ１２とを有する。主トランスＴ１の一次巻線の一端と前記基準インバータ１１との間に、共振インダクタＬＬ１と共振コンデンサＣｒとからなる共振回路３を接続してある。
【００１８】
各主スイッチＱ１，Ｑ２，Ｑ３，Ｑ４のゲート端子には制御回路４を接続してある。制御回路４はフェイズシフトにより主スイッチのオン、オフを制御するように構成してある。この制御回路４の詳細の回路例を図４に示す。
【００１９】
この制御回路４は、誤差増幅器４２、三角波発生回路４３、及び比較器４４を備えた位相変調回路４１を備えてある。この位相変調回路４１は、出力電圧Ｖｏを誤差増幅器４２で誤差増幅して出力誤差信号を生成し、この出力誤差信号と三角波発生回路４３で発生した三角波とを比較器４４で比較して、位相変調信号を生成する。
【００２０】
この制御回路４は論理回路４５とＲＳフリップフロップ回路４６を備え、論理回路４５は位相変調信号と主スイッチＱ１，Ｑ３の電流の和の波形｛Ｉds＿Q1＋Ｉds＿Q3｝（＝Ｉin）を用いて、いずれかからの信号をＲＳフリップフロップ回路４６で主スイッチQ３，Ｑ４のゲート信号を生成する。
【００２１】
また、この制御回路４は発振回路４７とＴフリップフロップ回路４８を備え、発振回路４７よりクロック信号を発振してＴフリップフロップ回路４８を介して固定のオン幅信号を生成し、主スイッチＱ１，Ｑ２のゲートに送信する。このような制御により、出力電圧信号に応じて、制御インバータ１２の信号位相を進ませ、ＰＷＭ変調する。
【００２２】
フルブリッジ回路１の入力側の両端に、２つの補助共振コンデンサＣ１，Ｃ２の直列コンデンサ回路５を接続してある。これら２つの補助共振コンデンサＣ１，Ｃ２の交点と、基準インバータ１１を構成する主スイッチＱ１，Ｑ２の交点との間に補助共振インダクタＬａｘを接続し、２つの補助共振コンデンサＣ１、Ｃ２と補助共振インダクタＬａｘとで補助共振回路６を構成する。
【００２３】
また、主トランスＴ１の一次巻線に並列に第二の共振インダクタＬｍが接続されている。本コンバータは、定常動作時は、共振回路３で電流共振動作とし、第二の共振インダクタＬｍの電流で主スイッチＱ１、Ｑ２、Ｑ３、Ｑ４を零電圧スイッチング動作させる様に定数が設定されている。
【００２４】
第二の共振インダクタＬｍの電流IＬｍで、主スイッチＱ１，Ｑ２，Ｑ３，Ｑ４の出力容量Ｃｑ１をデッドタイムＴｄの期間内に充放電させるには、第二の共振インダクタＬｍの電流IＬｍがかなり大きな必要がある。即ち、デッドタイムＴｄを小さくするには、第二の共振インダクタＬｍを小さくし、且つオン期間Ｔon_eを大きくし、出力容量Ｃｑ１を小さくする必要がある。但し、
Ｔs/２＝Ｔｏｎ１＋Ｔｄ      ．．．  （１）
である。Ｔｓは本スイッチング電源の１スイッチング周期である。
【００２５】
図１図示実施形態の動作波形を図２及び図３に示す。図２にはフェイズシフト制御の働いている時の波形を示し。図３には、フェイズシフト制御の働いていない時、即ち、オン期間Ｔon_eを最大にした場合である。波形は上から順に、基準インバータ１１に有する主スイッチＱ１の電圧、同じく主スイッチＱ１の電流、制御インバータ１２に有する主スイッチＱ４の電圧、同じく主スイッチＱ２の電流、二次側整流ダイオードの電圧、電流である。
【００２６】
図３に示す様に実効のオン期間が大きいと、第二の共振インダクタＬｍの電流IＬｍが大きいので、補助共振回路６がなくても零電圧スイッチング可能である。しかし図２に示す様に、オン期間Ｔon_eが小さくなると、第二の共振インダクタＬｍの電流IＬｍが小さくなるので、零電圧スイッチングに足りなくなる。補助共振回路６を追加し、補助共振インダクタＬａｘを流れる電流IＬaxを第二の共振インダクタＬｍの電流IＬｍに加えることによって零電圧スイッチングさせる事になる。
【００２７】
図１に示す様に、基準インバータ１１の主スイッチＱ１，Ｑ２の交点に補助共振回路６を接続させると、重負荷時にフェイズシフト制御しても、図２に示す波形の様に、主スイッチＱ１の零電圧スイッチングが可能となる。図１の回路で補助共振回路６をはずした回路が図８に示す回路なので、図２に示す波形に対応するのが図９に示す波形となり、違いは明白である。
【００２８】
その為、起動時または過電流保護機能の動作時に、良好な零電圧スイッチング特性を有する新規のスイッチング電源を提供することができる。
【００２９】
図５には、主スイッチＱ１の等価回路を示す。通常は図５に示すダイオードＤｑ１はＭＯＳＦＥＴで構成している主スイッチＱ１のボディダイオードである。しかし、ボディダイオードの導通による損失を減らす為に、ＶＦが小さくＴｒｒの小さいショットキバリアダイオード等を並列に接続して用いても良い。図５に示すコンデンサＣｑ１もＭＯＳＦＥＴの内部容量が通常用いられるが、スナバ効果を期待して、コンデンサＣｑ１を外付けされる場合もある。他の主スイッチＱ２、Ｑ３、Ｑ４においても同様である。
【実施例１】
【００３０】
発明を実施した第一実施例の回路図を図６に示す。図６に示す実施例と図１に示す実施形態との相違点は、主トランスＴ１の一次巻線の一端に共振インダクタＬＬ１に接続し、他端に共振コンデンサＣｒを接続して共振回路を構成している点、補助共振インダクタＬaxと直列にスイッチＱ１１、Ｑ１２を接続した点、及び、二次側の回路がセンタータップ方式となっている点である。
【００３１】
スイッチＱ１１はｐＭＯＳで、スイッチＱ１２はｎＭＯＳで、スイッチＱ１１とＱ１２で交流スイッチを形成する。
【００３２】
これらスイッチＱ１１，Ｑ１２の動作は、図３に示す様に、第二の共振インダクタＬｍの電流ＩＬｍによる零電圧スイッチングが可能な状態では、スイッチＱ１１とスイッチＱ１２をオフ状態に保ち、図２に示す様に、第二の共振インダクタＬｍの電流ＩＬｍが小さくなった時は、スイッチＱ１１とＱ１２をオン状態に保つのである。
【００３３】
これにより、図３に示す様に、補助共振インダクタＬaxに流れる電流IＬaxを止め、この状態での効率を向上させることができる。
【００３４】
本実施例において、二次側の回路がセンタータップ方式となっているのは、二次側での整流素子による導通損失を減らす為である。また、本実施例における整流素子が、同期整流ＭＯＳＦＥＴとなっているが、同期整流ＭＯＳＦＥＴのドレインをダイオードのカソードに、同期整流ＭＯＳＦＥＴのソースをダイオードのアノードに、接続する事により、同期整流ＭＯＳＦＥＴがダイオード素子の機能を有する。
【００３５】
図６図示実施例中の回路ブロック８は、同期整流ＭＯＳのゲート駆動回路である。図１図示実施例において、二次側をセンタータップ方式にしても、図６図示実施例で二次側を１巻線のフルブリッジ整流方式にしても同等の効果をもたらす。
【実施例２】
【００３６】
発明を実施した第二実施例の回路図を図７に示す。図７図示実施例と図１図示実施形態との相違点は、第二の補助共振回路７を設けてあることである。この第二の補助共振回路７は制御インバータ１２と並列に２つの第二の補助共振コンデンサＣ３，Ｃ４を直列に接続し、これらコンデンサＣ３，Ｃ４の接続部と制御インバータ１２の接続部との間に第二の補助共振インダクタＬａｘ２を接続してある。
【００３７】
この為、図１図示実施形態では、フェイズシフト制御をしても零電圧スイッチングを保つには、二次側に大きな電流が流れる事が条件に有ったが、図６図示実施例では軽負荷でも、フェイズシフト制御をして、零電圧スイッチングを保つ事ができる。また、図６図示実施例では、全負荷範囲で補助共振回路が零電圧スイッチングを保つ為に働くので、第二の共振インダクタＬｍの電流ＩＬｍが無くても良い。そのため第二の共振インダクタＬｍの値を大きな値にできるので、主トランスＴ１の結合度を高くしやすいので、主トランスＴ１の設計の自由度を大きくなる。
【産業上の利用可能性】
【００３８】
本発明によれば、広い負荷範囲にわたって良好な出力制御可能で、且つ低損失で小型で低コストなスイッチング電源が、複雑な制御回路無しに、安価に実現できるという利点がある。
【図面の簡単な説明】
【００３９】
【図１】本発明の最良の実施形態を示す回路図である。
【図２】図１図示実施形態の第一の動作波形図である。
【図３】図１図示実施形態の第二の動作波形図である。
【図４】制御回路の具体例を示す回路図である。
【図５】図１図示実施形態に係る主スイッチの等価回路図である。
【図６】本発明の第一実施例を示す回路図である。
【図７】本発明の第二実施例を示す回路図である。
【図８】従来例を示した回路図である。
【図９】図８図示従来例における動作波形図である。
【符号の説明】
【００４０】
Ｖｉ  入力電源
ＲＬ  負荷
Ｔ１  主トランス
Ｃｉ  入力コンデンサ
Ｃｏ  出力コンデンサ
Ｃｒ  共振コンデンサ
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃｑ１  コンデンサ
ＬＬ１  共振インダクタ
Ｌａｘ、Ｌａｘ１、Ｌａｘ２  補助共振用インダクタ
Ｌｍ  第二の共振インダクタ
Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄｑ１  ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４  主スイッチ
Ｑ５、Ｑ６    同期整流スイッチ
Ｑ１０、Ｑ１１  ＭＯＳＦＥＴ
ｔｑ１  出力容量とボディダイオードの無いＭＯＳＦＥＴ
１  ブリッジ回路
２  整流回路
３  共振回路
４  制御回路
５  直列コンデンサ回路
６  補助共振回路
７  第二の補助共振回路
８  同期整流スイッチ用駆動回路
１１  基準インバータ
１２  制御インバータ
４１  位相変調回路
４２  誤差増幅器
４３  三角波発生回路
４４  比較器
４５  論理回路
４６  ＲＳフリップフロップ回路
４７  発振回路
４８  Ｔフリップフロップ回路
【図１】
2006197711.tif 000003
【図２】
2006197711.tif 000004
【図３】
2006197711.tif 000005
【図４】
2006197711.tif 000006
【図５】
2006197711.tif 000007
【図６】
2006197711.tif 000008
【図７】
2006197711.tif 000009
【図８】
2006197711.tif 000010
【図９】
2006197711.tif 000011
【手続補正書】
【提出日】平成17年1月19日(2005.1.19)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2006197711.tif 000012
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2006197711.tif 000013
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2006197711.tif 000014
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2006197711.tif 000015