(57)【要約】【課題】最小限の回路素子で被駆動素子を駆動可能な構成の実現。【解決手段】マトリクス状に配置された各画素は、被駆動素子５０、スイッチング用ＴＦＴ、素子駆動用ＴＦＴ、保持容量Ｃｓを備える。保持容量Ｃｓは素子駆動用ＴＦＴのゲートソース間に接続され、データラインＤＬには、データ信号の出力前に、素子駆動用ＴＦＴをオンさせるプリチャージ信号を出力し、オンした素子駆動用ＴＦＴを介し、被駆動素子５０に電力を供給する電源ラインＶＬにはセット信号を出力し、保持容量Ｃｓの一方の電極にデータ信号を印加する前に、セット信号により素子駆動用ＴＦＴのソース及び保持容量Ｃｓの他方の電極を放電して一定電位に固定する。このように制御することで、最小限の回路素子によって被駆動素子５０の駆動を行う。【選択図】図１
2006053539.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
選択信号をゲートに受けて動作し、データ信号を取り込むスイッチング用トランジスタと、
電源ラインにドレインが接続され、被駆動素子にソースが接続され、前記スイッチング用トランジスタから供給されるデータ信号をゲートに受け、前記電源ラインから前記被駆動素子に供給される電力を制御する素子駆動用トランジスタと、
前記素子駆動用トランジスタの前記ゲートとソースとの間に接続され、前記データ信号に応じたゲートソース間電圧を保持する保持容量と、
を備え、
前記電源ラインには、前記被駆動素子が動作可能な電源信号と、前記素子駆動用トランジスタのソース電位を設定するためのセット信号とが周期的に印加されることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
さらに、第１電極が前記素子駆動用トランジスタの前記ゲートに接続され、第２電極には前記選択信号が印加され、該選択信号のレベルに応じて前記素子駆動用トランジスタのゲート電位をシフトさせる電位シフト用容量を備えることを特徴とする半導体装置。
【請求項３】
マトリクス状に配置された複数の画素を備える表示装置であって、
各画素は、
被駆動素子と、
選択ラインに接続され選択信号をゲートに受けて動作し、データ信号を取り込むスイッチング用トランジスタと、
電源ラインにドレインが接続され、前記被駆動素子にソースが接続され、前記スイッチング用トランジスタから供給されるデータ信号をゲートに受け、前記電源ラインから前記被駆動素子に供給する電力を制御する素子駆動用トランジスタと、
前記素子駆動用トランジスタの前記ゲートと前記ソースとの間に接続され、前記データ信号に応じた電圧を保持する保持容量と、
を備え、
前記電源ラインは、前記素子駆動用トランジスタのソース電位を設定するためのセット信号をライン毎に出力可能に、マトリクスの行または列毎に隣接する電源ラインと独立して設けられていることを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置において、
基板上には、前記複数の画素がマトリクス状に配置された表示部と、該表示部の周辺に、前記表示部の各画素の動作を制御するための駆動部とが設けられ、
前記駆動部は、前記選択ラインへの選択信号出力部、データラインへのデータ信号出力部、前記電源ラインへの前記セット信号及び前記被駆動素子が動作可能な電源信号の出力部を備えることを特徴とする表示装置。
【請求項５】
請求項３または請求項４に記載の表示装置において、
前記選択ライン及び前記電源ラインは、マトリクスの行方向に、行毎に配列され、
対応する前記スイッチング用トランジスタにデータ信号を供給するデータラインは、マトリクスの列方向に、列毎に配列されていることを特徴とする表示装置。
【請求項６】
請求項３〜請求項５のいずれか一項に記載の表示装置において、
前記画素は、さらに、
前記素子駆動用トランジスタの前記ゲートと、前記選択ラインとの間に接続され、供給される選択信号のレベルに応じて前記素子駆動用トランジスタのゲート電位をシフトさせる電位シフト用容量を備えることを特徴とする表示装置。
【請求項７】
請求項１〜請求項６のいずれか一項に記載の装置において、
前記スイッチング用トランジスタ及び前記素子駆動用トランジスタは、能動層に結晶性シリコンを用いたｎチャネル型薄膜トランジスタであることを特徴とする半導体装置または表示装置。
【請求項８】
請求項１〜請求項７のいずれか一項に記載の装置において、
前記セット信号は、前記素子駆動用トランジスタのソース電位を前記被駆動素子の非動作電位とする電位であることを特徴とする半導体装置または表示装置。
【請求項９】
マトリクス状に配置された複数の画素を備え、
各画素は、選択ラインにゲートが接続され、データラインにドレインの接続されたスイッチング用トランジスタと、
電源ラインにドレイン、被駆動素子にソースが接続され、ゲートが前記スイッチング用トランジスタのソースに接続され、前記電源ラインから前記被駆動素子に供給する電力を制御する素子駆動用トランジスタと、
前記素子駆動用トランジスタのゲートソース間に接続された保持容量と、を備える表示装置の駆動方法であって、
前記データラインに表示内容に応じたデータ信号を出力する前に、
該データラインを所定プリチャージ電位に設定し、
前記電源ラインを前記素子駆動用トランジスタのソースを前記被駆動素子の非動作電位に設定するためのセット電位とし、
かつ、前記選択ラインに選択信号を出力してオン制御された前記スイッチング用トランジスタを介して前記素子駆動用トランジスタを動作させ、
前記素子駆動用トランジスタの前記ソースを、前記電源ラインを介して前記被駆動素子の非動作電位に設定した後に、前記データラインにデータ信号を出力することを特徴とする表示装置の駆動方法。
【請求項１０】
請求項９に記載の表示装置の駆動方法において、
前記各画素は、さらに、前記選択ラインと、前記素子駆動用トランジスタの前記ゲートとの間に接続された電位シフト用容量を備え、
前記選択ラインに出力した前記選択信号を立ち下げて、前記スイッチング用トランジスタをオフさせ、かつ、前記電位シフト用容量によって前記素子駆動用トランジスタのゲート電位を該トランジスタのオフ方向にシフトさせてから、
前記電源ラインを前記被駆動素子の動作電位に立ち上げ、前記保持容量に設定された電位差に応じて前記素子駆動用トランジスタが、前記被駆動素子に前記電源ラインからの電力を供給することを特徴とする表示装置の駆動方法。
【請求項１１】
請求項９または請求項１０に記載の表示装置の駆動方法において、
前記プリチャージ電位は、前記素子駆動用トランジスタをそのリニア領域において動作させることのできる電位に設定されていることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、エレクトロルミネッセンス表示素子などの被駆動素子を制御するための回路構成に関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目され、研究が進められている。
【０００３】
また、なかでも、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置は、高精細な表示装置として期待されている。
【０００４】
図６は、ｎ行ｍ列のアクティブマトリクス型ＥＬ表示装置における各画素の回路構成を示している。このＥＬ表示装置では、基板上に複数本のゲートラインＧＬが行方向に延び、複数本のデータラインＤＬ及び駆動電源ラインＶＬが列方向に延びている。また各画素は有機ＥＬ素子５０と、スイッチング用ＴＦＴ（第１ＴＦＴ）１０、ＥＬ素子駆動用ＴＦＴ（第２ＴＦＴ）２１及び保持容量Ｃｓを備える。
【０００５】
第１ＴＦＴ１０は、ゲートラインＧＬとデータラインＤＬとに接続され、ゲート電極にゲート信号（選択信号）を受けてオンする。このときデータラインＤＬに供給されているデータ信号は第１ＴＦＴ１０と第２ＴＦＴ２１との間に接続された保持容量Ｃｓに保持される。第２ＴＦＴ２１のゲート電極には、上記第１ＴＦＴ１０を介して供給されたデータ信号に応じた電圧が供給され、第２ＴＦＴ２１は、その電圧値に応じた電流を電源ラインＶＬから有機ＥＬ素子５０に供給する。有機ＥＬ素子５０は陽極から注入される正孔と陰極から注入される電子とが発光層内で再結合して発光分子が励起され、この発光分子が励起状態から基底状態に戻る際に発光する。有機ＥＬ素子５０の発光輝度は有機ＥＬ素子５０に供給される電流にほぼ比例しており、上述のように画素毎にデータ信号に応じて有機ＥＬ素子５０に流す電流を制御することで、該データ信号に応じた輝度で有機ＥＬ素子を発光し、表示装置全体で所望のイメージ表示が行われる。
【０００６】
有機ＥＬ表示装置において、高い表示品質を実現するためには、有機ＥＬ素子５０をデータ信号に応じた輝度で確実に発光させる必要がある。従って、アクティブマトリクス型では、駆動電源ラインＶＬと、有機ＥＬ素子５０との間に配置される第２ＴＦＴ２１については、有機ＥＬ素子５０に電流が流れて該ＥＬ素子５０の陽極電位が変動してもそのドレイン電流が変動しないことが求められる。
【０００７】
このため、図６に示すように、第２ＴＦＴ２１としては、駆動電源ラインＶＬにソースが接続され、有機ＥＬ素子５０の陽極側にドレインが接続され、データ信号に応じた電圧が印加されるゲートと、上記ソースとの電位差Ｖｇｓによってソースドレイン間電流を制御することが可能なｐｃｈ−ＴＦＴが採用されていることが多い。
【０００８】
しかし、ｐｃｈ−ＴＦＴを第２ＴＦＴ２１に採用した場合には、上述のように駆動電源ラインＶＬにソースが接続され、このソースとゲートとの電位差によってドレイン電流、つまり有機ＥＬ素子５０に供給される電流が制御されるため、駆動電源ラインＶＬの電圧が変動すると各素子５０での発光輝度が変動する可能性が高い。
【０００９】
例えばあるフレーム期間に表示されるイメージが高輝度である場合など（一例として全面白色など）、基板上の多くの有機ＥＬ素子５０に対し、単一の駆動電源Ｐｖｄｄから各駆動電源ラインＶＬを介して一度に多くの電流が流れると、駆動電源ラインＶＬの電位が変動することがある。従って、このような場合に発光輝度の変動が起きやすいのである。
【００１０】
そこで、本出願人は、図７に示すように素子駆動用の第２ＴＦＴ２０としてｎｃｈ−ＴＦＴを採用した画素回路を提案している（下記特許文献１参照）。この回路では、電源ラインＶＬと有機ＥＬ素子５０との間にｎｃｈ−ＴＦＴの第２ＴＦＴ２０を設けると共に、かつ、第２ＴＦＴ２０のゲートソース間をデータ信号に応じた電位差Ｖｇｓに保持するために、該ゲートソース間に保持容量Ｃｓを設けている。また、第２ＴＦＴ２０のソース電位（有機ＥＬ素子５０の陽極）をリセット（ディスチャージ）するためのリセット用ＴＦＴ３０が、保持容量Ｃｓ及び第２ＴＦＴ２０のソースと、低電位の電源Ｖｓｓとの間に接続され、このＴＦＴ３０は、ゲートにリセット用パルスが供給される。
【００１１】
このような構成において、保持容量Ｃｓの第１及び第２電極の電位、言い換えると、第２ＴＦＴ２０のゲート電位とソース電位を、データ信号に応じて同時に設定する必要がある。そこで、選択ラインＧＬにＨレベルの選択信号を出力し、データラインＤＬにデータ信号を出力すると共に、リセットラインＲＳＬにリセット用パルスを出力することでＴＦＴ３０をオンさせる。これにより、第２ＴＦＴ２０のゲートをデータ信号に応じた電位とし、かつソースを電源Ｖｓｓ電位に落とす。さらに、第１ＴＦＴ１０及び第３ＴＦＴ３０をオフさせれば、保持容量Ｃｓには、データ信号に応じた電位差が保持され、これに応じて電源ラインＶＬから第２ＴＦＴ２０を介して有機ＥＬ素子５０に電流を供給することができる。
【００１２】
【特許文献１】特開２００３−１７３１５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記図７に示すような回路構成により、１画素回路中に設けるトランジスタとして全てｎｃｈ−ＴＦＴを採用することが可能となる。しかし、第２ＴＦＴ２０のソース電位を設定するため、放電用の第３ＴＦＴ３０も必要であり、１画素当たり３つのトランジスタを設けなければならない。また、リセット用電源Ｖｓｓが必要となり、また、選択ラインＧＬ及びデータラインＤＬ及び電源ラインＶＬに加え、さらに電源Ｖｓｓを各画素に供給するためのリセット用の電源ライン及びリセットラインＲＳＬが必要となる。このため、１画素当たりの面積の低減に限度があり、１画素面積が小さいＥＶＦ（電子ビューファインダ）等の小型で高精細な表示装置等への適用が難しい。
【００１４】
本発明では、被駆動素子への供給電力が駆動電源の電圧変動の影響を受け難く、かつ小型化の容易な表示装置の実現に関する。
【課題を解決するための手段】
【００１５】
本発明は、選択信号をゲートに受けて動作し、データ信号を取り込むスイッチング用トランジスタと、電源ラインにドレインが接続され、被駆動素子にソースが接続され、前記スイッチング用トランジスタから供給されるデータ信号をゲートに受け、前記電源ラインから前記被駆動素子に供給される電力を制御する素子駆動用トランジスタと、前記素子駆動用トランジスタの前記ゲートとソースとの間に接続され、前記データ信号に応じたゲートソース間電圧を保持する保持容量と、を備え、前記電源ラインには、前記被駆動素子が動作可能な電源信号と、前記素子駆動用トランジスタのソース電位を設定するためのセット信号とが周期的に印加される。
【００１６】
本発明の他の態様では、マトリクス状に配置された複数の画素を備える表示装置であって、各画素は、被駆動素子と、選択ラインに接続され選択信号をゲートに受けて動作し、データ信号を取り込むスイッチング用トランジスタと、電源ラインにドレインが接続され、前記被駆動素子にソースが接続され、前記スイッチング用トランジスタから供給されるデータ信号をゲートに受け、前記電源ラインから前記被駆動素子に供給する電力を制御する素子駆動用トランジスタと、前記素子駆動用トランジスタの前記ゲートと前記ソースとの間に接続され、前記データ信号に応じた電圧を保持する保持容量と、を備え、前記電源ラインは、前記素子駆動用トランジスタのソース電位を設定するためのセット信号をライン毎に出力可能に、マトリクスの行または列毎に隣接する電源ラインと独立して設けられている。
【００１７】
また、保持容量と共に、第１電極が前記素子駆動用トランジスタの前記ゲートに接続され、第２電極には前記選択信号が印加され、該選択信号のレベルに応じて前記素子駆動用トランジスタのゲート電位をシフトさせる電位シフト用容量を積極的に利用することも可能である。
【００１８】
このように、被駆動素子を制御する回路素子として、上記のような構成を採用することで、１画素領域内において、通常、表示領域として用いることのできないこれらの回路素子の面積を最小限とすることが可能となる。また、電源ラインをマトリクスの行または列毎に独立制御可能とすることで、２つのトランジスタをｎチャネル型の薄膜トランジスタで構成し、かつ素子駆動用トランジスタの被駆動素子に接続されるソースの電位（保持容量の一方の電極電位）を十分低い電位に設定してから、この素子駆動用トランジスタのゲートにデータ信号を印加することができる。したがって、保持容量（素子駆動用トランジスタのゲート−ソース間）をデータ信号に応じて充電し、確実に保持させることができる。
【００１９】
本発明の他の態様では、各画素の被駆動素子を駆動して表示を行う表示装置についての駆動方法であり、データラインに表示内容に応じたデータ信号を出力する前に、該データラインを所定プリチャージ電位に設定し、前記電源ラインを前記素子駆動用トランジスタのソースを前記被駆動素子の非動作電位に設定するためのセット電位とし、かつ、前記選択ラインに選択信号を出力してオン制御された前記スイッチング用トランジスタを介して前記素子駆動用トランジスタを動作させ、前記素子駆動用トランジスタの前記ソースを、前記電源ラインを介して前記被駆動素子の非動作電位に設定した後に、前記データラインにデータ信号を出力する。
【００２０】
本発明の他の態様では、上記駆動方法において、前記選択ラインに出力した前記選択信号を立ち下げて、前記スイッチング用トランジスタをオフさせ、かつ、素子駆動用トランジスタのゲートと前記ゲートラインとの間に設けられた電位シフト用容量によって前記素子駆動用トランジスタのゲート電位を該トランジスタのオフ方向にシフトさせてから、前記電源ラインを前記被駆動素子の動作電位に立ち上げ、前記保持容量に設定された電位差に応じて前記素子駆動用トランジスタが、前記被駆動素子に前記電源ラインからの電力を供給する。
【発明の効果】
【００２１】
本発明においては、最小限の回路素子数と配線数によって被駆動素子を確実に駆動することができる。このため、１画素領域内で回路素子数等が占める面積を最小限とでき、１画素面積の小さい小型表示装置や高精細表示装置に採用しても高開口率を達成し、かつ表示品質に優れた表示装置を実現することが容易である。
【００２２】
また、トランジスタを全て例えば同一のｎチャネル型のトランジスタで構成することができ、１画素回路のトランジスタを同一工程で形成することができ、工程数を削減することができる。このため、特性ばらつきの低減にも効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用いてこの発明の好適な実施の形態（以下実施形態という）について説明する。
【００２４】
図１は本発明の実施形態に係る半導体装置の１単位についての回路構成、図２は、各画素に図１の回路構成を採用した表示装置の全体構成を示す概略図である。本実施形態において、表示装置は、具体的にはアクティブマトリクス型の有機ＥＬ表示装置であり、複数の画素がパネル基板上にマトリクス状に配置されている。このパネル基板のマトリクスの行方向には、順次選択信号が出力される選択ラインＧＬと、周期的に被駆動素子に動作電源（Ｐｖｄｄ）を供給するための電源ラインＶＬが形成されており、列方向には、データ信号が出力されるデータラインＤＬが形成されている。
【００２５】
各画素は、概ねこれらのラインによって区画される領域に設けられており、被駆動素子として有機ＥＬ素子５０を備え、また、この素子の発光動作を制御するための２つのトランジスタとして、いずれもｎｃｈ−ＴＦＴで構成されたスイッチング用薄膜トランジスタ（第１ＴＦＴ）１０、素子駆動用薄膜トランジスタ（第２ＴＦＴ）１２を有する。さらに、データ信号に応じた電圧を保持するための保持容量Ｃｓ、第２ＴＦＴ１２のゲート電位をシフトさせるための電位シフト用容量Ｃｐを備える。
【００２６】
第１ＴＦＴ１０及び第２ＴＦＴ１２のいずれも、能動層に、例えばレーザアニールなどによって多結晶化された多結晶シリコンなど、結晶性シリコンが用いられ、かつ不純物としてｎ導電型がドープされたｎチャネル型薄膜トランジスタで構成することができる。なお、同一導電型であるので、２つのＴＦＴは同一工程（少なくとも同一の不純物ドープ工程）を経て形成することができる。
【００２７】
第１ＴＦＴ１０は、選択ラインＧＬにゲートが接続されデータラインＤＬにドレインが接続されており、選択信号をゲートに受けてオンし、そのソースがデータラインＤＬの電位に応じた電位となる。
【００２８】
第２ＴＦＴ１２は、電源ラインＶＬにドレインが接続され、有機ＥＬ素子５０の陽極側にソースが接続されている。さらにゲートは、上記第１ＴＦＴ１０のソース、保持容量Ｃｓ及び電位シフト用容量Ｃｐと接続されている。
【００２９】
保持容量Ｃｓは、第２ＴＦＴ１２のゲートとソースとの間に接続され、データ信号に応じてゲートソース間電圧を保持する。具体的には、第２ＴＦＴ１２のゲートに接続された第１電極と、第２ＴＦＴ１２のソース（及び有機ＥＬ素子５０の陽極）に接続された第２電極とを備え、第１，第２電極間に、データ信号に応じた電圧（Ｖsig）を保持する。
【００３０】
電位シフト用容量Ｃｐは、第２ＴＦＴ１２のゲートと選択ラインＧＬとの間に接続され、選択信号の立ち下がりに応じて第２ＴＦＴ１２のゲート電位を押し下げる。具体的には、その第１電極が選択ラインＧＬに接続され、第２電極が第２ＴＦＴ１２のゲート及び保持容量Ｃｓの第１電極に接続されている。
【００３１】
図２に示すように、パネル基板上に、表示部１００と駆動部２００を備える。表示部は、上述のような構成の複数の画素がマトリクス状に配置されている。駆動部２００は、この表示部１００の周辺に設けられ、表示部１００の各画素を駆動するための駆動信号や電源を出力する。具体的には、駆動部２００は、Ｈドライバ（水平方向駆動部）２１０と、Ｖドライバ（垂直方向駆動部）２２０を有し、Ｈドライバ２１０は、マトリクスの列方向に延びる複数のデータラインＤＬに対して対応するデータ信号及び後述するプリチャージ信号を出力する。Ｖドライバ２２０は、マトリクスの行方向に延びる複数の選択ラインＧＬに対し、１水平走査期間毎に第１ＴＦＴ１０をオンさせるための選択信号を順次出力する出力部を備える。また、本実施形態では、このＶドライバ２２０は、マトリクスの行方向に選択ラインＧＬと併設された電源ラインＶＬに対し電源信号及びセット信号出力部を備える。なお、電源信号は、有機ＥＬ素子の発光動作期間中に出力され該有機ＥＬ素子を動作させる電位（Ｐvdd）である。セット信号は、上記発光動作期間に先立つ１水平走査期間中のデータセット期間中に出力され、有機ＥＬ素子５０の陽極及び第２ＴＦＴ１２のソースを放電し、有機ＥＬ素子５０の陽極電位を非動作電位とするための低い定電位（例えば０Ｖ）である。
【００３２】
次に、以上のような回路構成の駆動方法及び動作について、図３をさらに参照して説明する。図３は、１水平走査期間において１画素の動作タイミングを説明する図である。
【００３３】
本実施形態では、図３（ｂ）に示す選択信号が、非選択電位（Ｌレベル）から選択電位（Ｈレベル）になるタイミングｔ２よりも前の期間Ｐ１において、図３（ａ）に示すように対応する画素のデータラインＤＬに高電位のプリチャージ信号を出力する。
【００３４】
タイミングｔ１で、図３（ｃ）に示すように、電源ラインＶＬにセット信号を出力する。具体的には、例えば９Ｖの高い動作電位（電源信号レベル）から、ＥＬ素子５０の陰極と同程度の例えば０Ｖの低いセット電位に下げる。これにより期間Ｐ２において、電源ラインＶＬは放電される。
【００３５】
タイミングｔ２になると、選択信号が非選択電位から選択電位に立ち上がり、第１ＴＦＴ１０がオンする。このように、選択信号がＨレベルとなって第１ＴＦＴ１０がオンする時（ｔ２）、データラインＤＬには、既にプリチャージ信号が出力されている。このプリチャージ信号の電位は、第２ＴＦＴ１２をフルオン（三極管領域、言い換えると線形領域でのオン動作）させることのできる十分高い電位である。即ち、ソースドレイン間電圧ＶＳＤによらずに、ドレイン電流Ｉｄが一定となるように動作できるような高い電位である。
【００３６】
よって、期間Ｐ３には、第１ＴＦＴ１０のドレイン−ソース間を介して第２ＴＦＴ１２のゲートにプリチャージ信号が印加され、第２ＴＦＴ１２はオンする。このとき電源ラインＶＬにはＬレベルのセット信号が出力されている。
【００３７】
従って、オン状態の第２ＴＦＴ１２のドレイン−ソース間を介し、第２ＴＦＴ１２のソースは放電されセット信号と等しい低い電位（例えば０Ｖ）となる。上述のように第２ＴＦＴ１２のソースには、有機ＥＬ素子５０の陽極が接続されており、セット信号の電位は、ダイオード構造の有機ＥＬ素子５０が動作しないＬレベルに設定されている。このため、それまでの有機ＥＬ素子５０の動作状況（オンオフ状態及び素子に流れている電流量）に拘わらず、陽極（第２ＴＦＴ１２のソース）の電荷が第２ＴＦＴ１２を介して放電され、有機ＥＬ素子５０は非動作状態となる。また、第２ＴＦＴ１２のソースには、保持容量Ｃｓの第２電極が接続されており、保持容量Ｃｓの第２電極電位（第２ＴＦＴのソース電位）が、このセット信号に応じたセット電位に固定される。
【００３８】
保持容量Ｃｓの第１電極は、第２ＴＦＴ１２のゲートに接続されており、選択信号がＨレベルの期間には、第１ＴＦＴ１０がオンしているので、この保持容量Ｃｓの第１電極にはデータラインＤＬを介して一定電位のプリチャージ信号が印加される。従って、保持容量Ｃｓには、プリチャージ信号とセット信号の電位差に応じた電荷がプリセットされることとなる。
【００３９】
保持容量Ｃｓがプリセットされ、所定のタイミングｔ３になると、データラインＤＬに実際の表示内容に応じたデータ信号（Ｖsig）が出力される。従って、タイミングｔ３からｔ４までのデータ書き込み期間Ｐ４には、第２電極がセット電位に固定された保持容量Ｃｓの第１電極に、このデータ信号（Ｖsig）が印加され、保持容量Ｃｓには、データ信号に応じた電圧が保持される。
【００４０】
期間Ｐ４終了後、タイミングｔ４において、選択信号はＨレベルからＬレベルに立ち下がり、第１ＴＦＴ１０がオフし、保持容量Ｃｓへのデータ信号に応じた電圧の書き込み（Ｖsigの設定）が完了する。
【００４１】
タイミングｔ４で、選択信号を非選択レベルに立ち下げ、第１ＴＦＴ１０をオフさせた後は、データの取り込み余裕を考慮し、つまり確実にデータを取り込んでから第１ＴＦＴ１０をオフさせるために所定の長さの期間Ｐ５が設定されている。この期間Ｐ５の経過後、タイミングｔ５で、図３（ａ）のようにデータラインＤＬにはプリチャージ信号を出力する。言い換えるとデータ信号電位（Ｖsig）からプリチャージ電位に変更する。また、電源ラインＶＬの電源信号をセット電位からＨレベルの動作電位へと立ち上げる。これにより、保持容量Ｃｓに電圧Ｖｇｓを保持したまま、電源ラインＶＬが動作電位に切り替わり、保持された電圧Ｖｇｓに応じて電源ラインＶＬから第２ＴＦＴ１２のドレインソース間に電流が流れ、この電流が有機ＥＬ素子５０の陽極に供給される。このようにして、有機ＥＬ素子５０には、次フィールドで画素が再び選択されるまで、保持容量Ｃｓに保持されたデータ電圧（第２ＴＦＴ１２のゲート−ソース間電圧）に応じた電流が流れ、電流量に応じた輝度での発光が継続する。
【００４２】
ここで、電位シフト用容量Ｃｐが、第２ＴＦＴ１２のゲートと、この画素に選択信号を供給する選択ラインＧＬとの間に接続されているため、タイミングｔ４において、選択信号がＬレベルに立ち下がると、これに応じて、容量Ｃｐが第２ＴＦＴ１２のゲート電位を押し下げようとする。例えば表示内容が「黒」で、第２ＴＦＴ１２をオフさせて有機ＥＬ素子５０を非発光とする場合、保持容量Ｃｓの保持電位差が第２ＴＦＴ１２の動作閾値以下であればよい。プリチャージ期間には、第２ＴＦＴ１２は、フルオンしているので、選択信号の立ち下がりタイミングで、第２ＴＦＴ１２のゲート電位を低下させる方向にシフトさせることができるため、より迅速に第２ＴＦＴ１２をカットオフさせることができる。このため、黒レベルの実現が迅速にかつ確実にできる。
【００４３】
なお、電位シフト用容量Ｃｐは、第２ＴＦＴ１２のゲートとドレインとの間に形成されるいわゆる寄生容量を利用することができる。もちろん、この寄生容量に加え、これとは別に、寄生容量と電気的に並列接続された容量を形成してもよい。この寄生容量の容量値は０ではなく、電位シフト用容量Ｃｐと、保持容量Ｃｓとの容量比ｒｃ（＝Ｃｐ／Ｃｓ）は、０＜ｒｃであり、上記電位シフト用容量Ｃｐのシフト機能を十分に発揮させるには、ｒｃは０．３以上、一例として０．３程度や０．５程度に設定する。
【００４４】
データ信号の黒レベル電位が制限されている場合、つまり、データ信号処理側の回路の動作レンジなどの要求によって黒レベル電位をある程度以上は低くできない場合には、上記のようにｒｃが０．３程度以上、例えば０．５になるように、電位シフト用容量Ｃｐの容量値を大きくすることが好適である。逆に、データ信号の黒レベル電位を下げることが可能な場合、又は後述するようにＥＬ素子の寿命を重視する場合には、電位シフト用容量Ｃｐの容量値は小さくすることが好適であり、例えばｒｃが０．１程度となるように設定する。ｒｃが０．１程度となるようにすると、電位シフト用容量Ｃｐのシフト機能は非常に小さくなるが、データ信号の黒レベル電位を低くすることで、迅速かつ確実な黒レベルの実現を図ることができる。電位シフト用容量Ｃｐが大きいと、タイミングｔ４において第２ＴＦＴ１２を確実にカットオフさせることができるが、ＥＬ素子のカソード電圧Ｃｖが選択信号に対して相対的に低くなると、Ｃｐが存在することにより、（特に選択信号のＨレベル期間において）第２ＴＦＴ１２のゲート電位がカソード電圧Ｃｖに対して相対的に高くなり、ＥＬ素子５０に流れる電流量が多くなる傾向を持つ。図４は、カソード電圧ＣＶを変化させたときのＥＬ素子に流れる電流Ｉoledの特性に対し、Ｃｐ／Ｃｓ（＝ｒｃ）を１／１０とした場合と、３／１０とした場合において、それぞれカソード電圧ＣＶとＥＬ素子に流れる電流（動作電流）Ｉoledとの特性の変化を示している。図４に示すようにＣＶが低くなったときＣｐ／Ｃｓが３／１０の方が、ＣＶの電圧変化に対する動作電流Ｉoledの変化が大きい。例えば、ＥＬ素子の経年変化により、その動作閾値が変化することがあり、ＥＬ素子の動作閾値の変化とは、第２ＴＦＴ１２のゲートからみて図４におけるＣＶの変化と同等と考えることができる。つまり、図４からＥＬ素子の動作閾値が変化したとき駆動電流Ｉoledの変化が大きくなる。供給電流量が多くなるほど劣化の速まるＥＬ素子５０の寿命を延ばすことを優先する必要が高い場合には、このＣＶ変化に対する駆動電流Ｉoledの変化が小さいことが望まれ、Ｃｐを小さくすることが好適である。
【００４５】
次に、図５を参照して、複数の画素を順次駆動して素子を発光させるための表示装置の全体的な動作を説明する。
【００４６】
各行当たりの画素の動作は上記の通りであり、１行目の選択ラインＧＬにＨレベルの選択信号を出力する前に、各データラインＤＬにプリチャージ信号を出力し、かつ１行目の電源ラインＶＬにセット信号を出力する。続いてデータラインＤＬ（図５ではｍ列目のＤＬを例示）に、１行目の画素の表示内容に応じた電位のデータ信号を出力し、保持容量Ｃｓにデータ信号に応じた電圧を保持させる。次に、１行目の選択ラインＧＬの選択信号をＬレベルとしてから、データラインＤＬをプリチャージ電位とし、同時に１行目の電源ラインＶＬをＨレベルの動作電位とする。ここで、１水平走査（１Ｈ）期間は、例えば、データラインＤＬがプリチャージ電位となってから再びプリチャージ電位になるまでの期間である。なお、説明のため図中プリチャージ期間は、１Ｈ期間中の比較的長い期間を占めているが、実際には、例えば水平帰線期間程度の短い期間とすることができ、（１Ｈ−プリチャージ期間）が、保持容量Ｃｓへのデータ信号Ｖsigの書き込みを十分行われることの可能な期間となるように該プリチャージ期間を設定する。
【００４７】
ここで、１行目の選択ラインＧＬは、１行目の水平走査期間が終了した後、次のフィールドで、再び１行目の選択ラインＧＬが選択されるまで非選択電位となる。一方、１行目の電源ラインＶＬは、１行目の水平走査期間終了から、次フィールドで再び１行目が選択されるまでの間、ずっとＥＬ素子を発光させることの可能なＨレベルの動作電位を維持する。
【００４８】
１行目の水平走査期間が終了し、２行目の水平走査期間になると、まず、図５（ａ）に示すようにデータラインＤＬは再びプリチャージ電位となり、図５（ｅ）に示すように２行目の電源ラインＶＬにＬレベルのセット信号が出力される。その後、図５（ｄ）に示すように２行目の選択ラインＧＬにＨレベルの選択信号が出力され、２行目の画素の第２ＴＦＴ１２のソース（有機ＥＬ素子５０の陽極）が放電される。次に、図５（ａ）に示すように、データラインＤＬにはプリチャージ電位から２行目の各画素の表示内容に応じた電位のデータ信号が出力され、２行目の画素の保持容量Ｃｓに書き込まれる。２行目の選択ラインＧＬがＬレベルとなって書き込みが終了すると、データラインＤＬがプリチャージ電位に立ち上がり、かつ２行目の電源ラインＶＬが動作電位となると２番目の水平走査期間が終了する。
【００４９】
続く３行目の水平走査期間も上記１行目、２行目と同様に、データラインＤＬ、３行目電源ラインＶＬ（図５（ｇ）参照）及び３行目選択ラインＧＬ（図５（ｆ）参照）が制御されて、データラインＤＬのプリチャージ、電源ラインＶＬのセット電位への切り替わり（ラインＶＬの放電）、第２ＴＦＴソースの放電及び保持容量のプリチャージ、データ書き込み、第１ＴＦＴのオフ制御及び有機ＥＬ素子５０の発光開始（電源ラインＶＬの動作電位への立ち下がり）が行われ、以後、ｍ列ｎ行マトリクスのｎ番目の行まで同様の駆動が行われ１フィールド分のデータの書き込みと表示が行われ、任意のイメージに応じた発光表示が達成される。
【００５０】
以上のように、本実施形態では、電源ラインＶＬを行毎に制御しているが、電源ラインＶＬに周期的に出力する電源信号及びセット信号は、例えば選択信号を順次出力するＶドライバ２２０において、垂直スタートパルスＳＴＶ及び垂直シフトクロックＣＫＶの他、各水平帰線期間などをデータ出力禁止期間とするためのイネーブル信号等を利用して論理ゲート、インバータ等の組み合わせ等によって作成することができる。なお、パネル外部に設けられる表示用制御ドライバＩＣなどで作成し、これをＶドライバ２２０から出力してもよい。
【００５１】
ここで、各信号の電位の一例を示すと、電源信号の動作電位は７Ｖ、セット電位は０Ｖとでき、データ信号のプリチャージ電位は、７Ｖ、信号電位の最小電位（黒電位）は、１Ｖとする。また、このときの選択信号の非選択電位と選択電位との電位差は、第１ＴＦＴ１０のゲートソース電位差Ｖｇｓが必ず該ＴＦＴの動作閾値よりも十分大きくなるように設定し、例えば１２．５Ｖ（８．５Ｖ〜−４Ｖ）とする。有機ＥＬ素子５０の陰極電位Ｃｖは、例えば−３Ｖ〜−２Ｖ程度とする。各信号の電位や電位差をこのような関係に設定し、かつ上述のようなタイミングで出力することにより、本実施形態に係る画素回路を確実に駆動することができる。
【００５２】
なお、電源ラインＶＬは、行毎に制御する構成には限られず、列方向に共通としてもよい。但し、列毎に共通とする場合には、上記図３，図５に示すような駆動方法ではなく、１フィールド期間中に各画素を順次選択してデータを書き込む期間（アドレス期間）と、これに続く素子発光期間とを設ける。そして、アドレス期間の前に全電源ラインＶＬをセット電位としてからデータを書き込み、素子発光期間に動作電位へと立ち上げる制御をすることが好ましい。このような駆動方法は、上記のように電源ラインＶＬが行方向に共通に接続された回路構成にも採用することができる。
【００５３】
以上のように、本実施形態によれば、素子の発光期間中において、有機ＥＬ素子５０に電流が流れて第２ＴＦＴ１２のソース電位が上昇しても、保持容量Ｃｓの機能によって有機ＥＬ素子５０にはデータ信号（Ｖsig）に応じた電流が安定して供給される。また、第２ＴＦＴ１２にｎｃｈ−ＴＦＴを採用するため、ビデオ信号と同一極性のデータ信号を利用できる。
【００５４】
さらに、保持容量Ｃｓへのデータ信号の書き込み期間中には、電源ラインＶＬに十分低い定電位のセット信号を出力することで、保持容量Ｃｓに確実にデータ信号を書き込むことが可能となる。
【００５５】
ここで、共にｎチャネル型で構成された第１及び第２ＴＦＴ１０、１２は、いずれもチャネルとソース・ドレイン間に低濃度不純物注入領域を有するいわゆるＬＤ構造を採用することができる。また、第１及び第２ＴＦＴ１０，１２のいずれもソースドレイン間のキャリア移動経路に対して複数のチャネル領域を直列に設けたいわゆるダブルゲート構造を採用してもよい。特に、保持容量Ｃｓに書き込んだデータ信号のリークを防止するために、第１ＴＦＴ１０については、ダブルゲート構造とすることが好適である。
【００５６】
有機ＥＬ素子の形成されたパネル基板（素子基板）側から有機ＥＬ素子からの光を射出するボトムエミッション型の表示装置では、通常、遮光性である上記回路素子数が多いと発光面積の低減が避けられない。しかし、本実施形態の表示装置をこのボトムエミッション型の表示装置に適用すれば、１画素に２つのトランジスタと、２つの容量を設けることで有機ＥＬ素子を駆動することができ、１画素領域内での回路素子数及び配線数を最小限とすることが可能である。このため、１画素領域内における発光面積を最大限大きくすることが可能となり、開口率の高い表示装置を実現することができる。よって、例えばデジタルスチルカメラや、小型ビデオカメラなどのビューファインダなど、小型で高精細であることが要求され、１画素面積の小さいパネルとして、本実施形態に係る表示装置は極めて有利である。なお、小型パネルであるから、絶対的な配線長が短くてすみ、電源ラインＶＬの電位をいわゆるオンオフ制御しても、これによる波形なまりを最小限に抑制することができる。従って、配線数が少なくかつ最小限の画素回路素子によって、表示品質の低下なく、小型で高精細で高開口率の表示装置を実現することができる。なお、上記パネル基板とは反対側から外部に光を射出するトップエミッション型に採用することも可能であり、この場合でも、同一工程で２つのＴＦＴを効率的に形成でき、輝度ばらつきの小さい小型、高精細の表示装置を実現できる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係る有機ＥＬ素子を駆動する１画素当たりの回路構成を示す図である。
【図２】本発明の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置の回路構成を示す図である。
【図３】図１の回路の動作を示すタイミングチャートである。
【図４】Ｃｐ／ＣｓのＣｖ−Ｉoled特性を示す図である。
【図５】本発明の実施形態に係る有機ＥＬ表示装置の全体的な動作を示すタイミングチャートである。
【図６】従来のアクティブマトリクス型の有機ＥＬ表示装置の回路構成を示す図である。
【図７】従来のアクティブマトリクス型の有機ＥＬ表示装置の他の回路構成を示す図である。
【符号の説明】
【００５８】
１０  第１ＴＦＴ（スイッチング用薄膜トランジスタ）、１２  第２ＴＦＴ（素子駆動用薄膜トランジスタ）、５０  有機ＥＬ素子、１００  表示部、２００  駆動部（ドライバ）、２１０  Ｈドライバ、２２０  Ｖドライバ、Ｃｓ  保持容量、Ｃｐ  電位シフト用容量。
【図１】
2006053539.tif 000003
【図２】
2006053539.tif 000004
【図３】
2006053539.tif 000005
【図４】
2006053539.tif 000006
【図５】
2006053539.tif 000007
【図６】
2006053539.tif 000008
【図７】
2006053539.tif 000009