(57)【要約】【課題】  バンプ電極と配線との接合性を上げ、電気的接続性及び機械的信頼性を向上させることのできる方法を提供する。【解決手段】  半導体素子１２を実装する素子実装領域２１の周縁部に、複数の第１の接続端子２２ａ，２２ｂと複数の第２の接続端子２２ｃとを形成し、半導体素子１２のバンプ電極１５ａ，１５ｂ，１５ｃと、第１の接続端子２２ａ，２２ｂ及び第２の接続端子２２ｃとを超音波接合する。この際、第２の接続端子２２ｃは、第１の接続端子と直交する本線部２２Ｃ１と、第１の接続端子と平行なサブ端子部２２Ｃ２とを備えるようにし、超音波振動は、第１の接続端子の延在方向（即ち、第２の接続端子のサブ端子部の延在方向）に沿って加えられるものとする。【選択図】    図２
2006100342.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体素子をフリップチップ実装してなる半導体装置の製造方法であって、
前記基板上に、前記半導体素子を実装するための略矩形の素子実装領域を設け、前記素子実装領域の周縁部に、該素子実装領域の互いに直交する２つの縁辺に沿って、それぞれ複数の第１の接続端子と複数の第２の接続端子とを形成する工程と、
前記半導体素子に形成されてなるバンプ電極と前記第１の接続端子及び前記第２の接続端子とを接合する工程とを備え、
前記第２の接続端子の形成工程が、前記第２の接続端子を前記第１の接続端子と直交する方向に延びる本線部と前記第１の接続端子と平行な方向に延びるサブ端子部とを有して形成する工程を含み、
前記バンプ電極の接合工程が、前記バンプ電極を前記基板の前記第１の接続端子上及び前記第２の接続端子のサブ端子部上に配置する工程と、前記第１の接続端子の延在方向に超音波振動を加えることにより、前記バンプ電極と前記第１の接続端子及び前記第２の接続端子のサブ端子部とを超音波接合する工程とを含むことを特徴とする、半導体装置の製造方法。
【請求項２】
前記サブ端子部が前記本線部からＴ字状若しくはＬ字状に突出するように形成されることを特徴とする、請求項１記載の半導体装置の製造方法。
【請求項３】
前記本線部が前記超音波振動の振動方向に沿って配列されており、前記サブ端子部が前記超音波振動の前記振動方向に沿って千鳥状に配置されていることを特徴とする、請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記第１の接続端子のピッチが前記第２の接続端子のピッチよりも狭く形成されており、前記超音波振動が前記第１の接続端子の延在方向に沿って加えられることを特徴とする、請求項１〜３のいずれかの項に記載の半導体装置の製造方法。
【請求項５】
前記サブ端子部の前記本線部の延在方向における幅が、該サブ端子部に対応する前記バンプ電極の幅よりも狭く形成されてなり、前記バンプ電極が前記サブ端子部の上面部及び側面部に被さるような状態で接合されることを特徴とする、請求項１〜４のいずれかの項に記載の半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれかの項に記載の方法により製造されたことを特徴とする、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線を備えた基板上に半導体素子をフリップチップ実装する場合に好適な実装方法及び実装構造に関するものである。
【背景技術】
【０００２】
従来から、各種の電子機器に搭載される回路基板や液晶表示装置などにおいて、半導体ＩＣなどの半導体素子を実装する技術が用いられている。例えば、液晶表示装置には、液晶パネルを駆動するための液晶駆動用ＩＣチップが実装される。このＩＣチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板（ＦＰＣ）上に実装される場合もある。前者による実装構造はＣＯＧ（Chip On Glass）構造と呼ばれ、後者はＣＯＦ(Chip On FPC)構造と呼ばれる。
近年では、機器の小型化・軽量化に伴って、上記電子機器に内蔵される配線基板への半導体部品等の高密度実装化が進められている。そこで、従来のワイヤボンディングに代えて、半導体素子をバンプ電極を介して回路基板の配線に直接実装する、いわゆるフリップチップボンディング（フリップチップ実装）が増えてきている。フリップチップ実装においては、バンプ電極と接続端子（配線）とを位置あわせし、半導体素子に荷重を加えつつ所定の方向に振動させ、その摩擦熱によってバンプ電極と配線とを機械的，電気的に接続する方法（超音波接合）が知られている。
【特許文献１】特開２００２−１５８２５８号公報
【特許文献２】特開２００１−１３５６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
超音波接合によってバンプ電極を一括で接合する場合、超音波の振動方向（超音波方向）と配線方向との違いにより、接合性に差が生じることが知られている。
図７は、従来のバンプ電極と配線及び接続端子との位置関係を示す平面図、図８は、バンプ電極と回路基板との接続箇所を示す断面図であって、図７のＢ−Ｂ′断面を示す模式図である。図７に示すように、超音波方向に平行な方向では、半導体素子の振動方向と配線（接続端子）の延在方向とが一致するので、バンプ電極は接続端子の上面部と側面部に密着した状態に接合されることになる（図８の両端部分）。一方、超音波方向に直交する方向では、半導体素子の振動方向と配線の延在方向とが一致しないので、接続端子の側面部に当たるバンプ電極は振動によって変形が生じ、接続端子の側面部とバンプ電極との間には隙間ができてしまう（図８の中央部分）。このため、図８の両端のものよりも接続面積が小さくなり、機械的強度や電気的な接続が不十分となる。更に、端子側面部に生じる隙間によってバンプ電極と接続端子との位置ずれが生じ、アライメント精度が低下するという問題も起きる。
【０００４】
そこで、特許文献１，２では、超音波方向に直交する配線の先端部（接続端子）を屈曲させ、超音波方向に対して斜めに配置することによって、これらの問題を緩和している。しかしこの方法では、バンプ電極に対して配線を斜めに配置するため、アライメント精度の向上や挟ピッチ化を十分に行なうことができなくなり、更に基板設計の自由度も損なわれるという問題がある。また、ディスプレイドライバのＣＯＦ実装においては、アライメント精度を確保するために、バンプサイズに対して配線（インナーリード）が細く設計されており、配線を斜め配置するのみでは高い接続性を確保することはできない。
本発明はこのような事情に鑑みてなされたものであり、その目的とするところは、フリップチップ実装を行なう半導体装置において、バンプ電極と配線との接合性を上げ、電気的接続性及び機械的信頼性を向上させることのできる構成を提供することにある。また、そのような電気的接続性及び機械的信頼性に優れた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するため、本発明の半導体装置の製造方法は、基板上に半導体素子をフリップチップ実装してなる半導体装置の製造方法であって、前記基板上に、前記半導体素子を実装するための略矩形の素子実装領域を設け、前記素子実装領域の周縁部に、該素子実装領域の互いに直交する２つの縁辺に沿って、それぞれ複数の第１の接続端子と複数の第２の接続端子とを形成する工程と、前記半導体素子に形成されてなるバンプ電極と前記第１の接続端子及び前記第２の接続端子とを接合する工程とを備え、前記第２の接続端子の形成工程が、前記第２の接続端子を前記第１の接続端子と直交する方向に延びる本線部と前記第１の接続端子と平行な方向に延びるサブ端子部とを有して形成する工程を含み、前記バンプ電極の接合工程が、前記バンプ電極を前記基板の前記第１の接続端子上及び前記第２の接続端子のサブ端子部上に配置する工程と、前記第１の接続端子の延在方向に超音波振動を加えることにより、前記バンプ電極と前記第１の接続端子及び前記第２の接続端子のサブ端子部とを超音波接合する工程とを含むことを特徴とする。ここで、前記サブ端子部は、前記本線部からＴ字状若しくはＬ字状に突出するように形成されるものとすることができる。
この方法によれば、超音波の振動方向（超音波方向）に直交する第２の接続端子が超音波方向に平行な端子部分（サブ端子部）を備えているので、少なくともこのサブ端子部においては、端子側面部におけるバンプ電極の変形を防ぐことができる。すなわち、仮にサブ端子部以外の端子部分において、配線側面部にバンプ電極の変形による隙間が生じたとしても、サブ端子部ではこのような隙間は生じないので、機械的信頼性や電気的接続性は従来よりも向上する。また、第１の接続端子は超音波方向と平行なので、このようなバンプ電極の変形の問題は生じない。したがって、本方法によれば、第１の接続端子と第２の接続端子のいずれについても良好な接合性が得られる。
【０００６】
本発明の半導体装置の製造方法においては、前記本線部が前記超音波振動の振動方向に沿って配列されており、前記サブ端子部が超音波振動の前記振動方向に沿って千鳥状に配置されているものとすることができる。
本方法では、サブ端子部が千鳥状に配置されているので、第２の接続端子が密に配置されている場合でも、サブ端子部同士が干渉しにくい。このため、端子間でのショートが防止され、信頼性の高い半導体装置の提供が可能になる
【０００７】
本発明の半導体装置の製造方法においては、前記第１の接続端子のピッチが前記第２の接続端子のピッチよりも狭く形成されており、前記超音波振動が前記第１の接続端子の延在方向に沿って加えられるものとすることができる。
この方法によれば、特に狭ピッチ方向に対するアライメント精度が向上する。
【０００８】
本発明の半導体装置の製造方法においては、前記サブ端子部の前記本線部の延在方向における幅が、該サブ端子部に対応する前記バンプ電極の幅よりも狭く形成されてなり、前記バンプ電極が前記サブ端子部の上面部及び側面部に被さるような状態で接合されるものとすることができる。
この方法によれば、バンプ電極と第２の接続端子との接合性をより良好なものとすることができる。
【０００９】
本発明の半導体装置は、前述した本発明の半導体装置の製造方法により製造されたことを特徴とする。また本発明の電子機器は、係る本発明の半導体装置を備えたことを特徴とする。
この構成によれば、電気的接続性及び機械的信頼性の高い半導体装置を提供することができる。また、このような半導体装置を備えることで、小型で信頼性の高い電子機器を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施の形態について説明する。以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００１１】
図１は本発明の電子機器の一例である液晶表示装置を示す分解斜視図である。
図１の液晶表示装置１００は、液晶パネル１３と駆動用の回路基板（半導体装置）１０とを有する。また、必要に応じて、バックライト等といった照明装置、その他の付帯構造が液晶パネル１３に付設される。液晶パネル１３は、シール材１３３によって周縁が互いに接着された一対の基板１３１および１３２を有し、それらの基板間に形成された間隙、いわゆるセルギャップに、例えばＳＴＮ（Super Twisted Nematic）型の液晶が封入されて構成されている。基板１３１および１３２は例えばガラスや合成樹脂等の透光性材料によって構成される。基板１３１および１３２の外側には偏光板１４０が貼着され、少なくとも一方の基板１３１，１３２と偏光板１４０との間に位相差板（図示せず）が挿入されている。そして、一方の基板１３１の内側表面には表示用電極１３１ａが形成され、他方の基板１３２の内側表面には表示用電極１３２ａが形成されている。これらの表示用電極１３１ａ，１３２ａはストライプ状または文字、数字、その他の適宜のパターン状に形成される。また、これらの表示用電極１３１ａ，１３２ａは、例えばＩＴＯ（Indium Tin Oxide：インジウムスズ酸化物）等といった透光性導電材料によって形成されている。
【００１２】
液晶パネル１３は、一方の基板１３１が他方の基板１３２から張り出す張出し部１３１Ｔを有し、その張出し部１３１Ｔに複数の接続端子１３１ｂが形成されている。これらの接続端子１３１ｂは、基板１３１上に表示用電極１３１ａを形成するときにそれと同時に形成され、例えばＩＴＯによって形成される。これらの接続端子１３１ｂには、表示用電極１３１ａに接続されるものと、表示用電極１３２ａに接続されるものとが含まれている。表示用電極１３２ａについては、接続端子１３１ｂからの配線がシール材１３３に含まれた導通材を介して他方の基板１３２上の表示用電極１３２ａに接続される。なお、表示用電極１３１ａ，１３２ａおよび接続端子１３１ｂは、実際には極めて狭い間隔で多数本が基板１３１上および基板１３２上に形成されるが、図１では、構造を分かり易く示すためにそれらの間隔を拡大して模式的に示し、さらにそれらのうちの数本を図示することにして他の部分を省略してある。また、接続端子１３１ｂと表示用電極１３１ａとのつながり状態および接続端子１３１ｂと表示用電極１３２ａとのつながり状態も図１では省略してある。
【００１３】
回路基板１０は、基材であるフィルム基板１１、フィルム基板上１１に形成された配線パターン２２ａ，２２ｂ，２２ｃ、入力端子部２５、出力端子部２６、半導体ＩＣ実装領域（素子実装領域）２１、液晶駆動用ＩＣチップ（半導体素子）１２を備えている。フィルム基板１１は、厚さ５５μｍ以下、特に２５μｍ以下の薄い厚さのポリイミド樹脂で形成されており、任意の箇所で折り曲げ可能な可撓性と絶縁性とを備えている。すなわち、回路基板１０は、フィルム基板１１の半導体ＩＣ実装領域２１に液晶駆動用ＩＣチップ１２（以下、ＩＣチップという）を実装したＣＯＦ（Chip On Film）方式の可撓性基板となっている。なお、フィルム基板１１は必ずしもポリイミド樹脂である必要はなく、任意の箇所で折り曲げ可能な樹脂材料や有機材料などであればよい。例えば、ポリエチレンテレフタレートやポリエステル、液晶ポリマーなどを用いてもよい。
【００１４】
回路基板１０は、異方性導電膜（Anisotropic Conductive Film： ＡＣＦ）１３５によって液晶パネル１３の基板１３１の張出し部１３１Ｔに接続されている。異方性導電膜１３５は、接着用樹脂およびそれに混入された導電性粒子によって形成されており、圧着することにより、その接着用樹脂によって回路基板１０と基板１３１とが固着され、導電性粒子によって回路基板１０側の出力端子部２６の各端子と液晶パネル１３の接続端子１３１ｂとが導電接続される。そして、外部から入力用配線パターン２２ａ、２２ｃを介して制御信号、映像信号、電源電位等が供給され、ＩＣチップ１２において液晶駆動用の駆動信号（出力信号）が生成されて液晶パネル１３に供給されるようになっている。本実施形態の回路基板１０は、十分な可撓性を持つフィルム基板１１を用いて形成されているため、半導体ＩＣ実装領域２１以外の任意の位置で折り曲げることができる。また、配線パターン２２ａ，２２ｂ，２２ｃは、全てフィルム基板１１上に形成されているため、配線パターン２２ａ，２２ｂ，２２ｃの強度が不十分となったり、配線パターン２２ａ，２２ｂ，２２ｃ同士のショートが起きてしまうことがなく、信頼性の高い回路基板である。
【００１５】
次に、半導体ＩＣ実装領域２１近傍の構造について詳細に説明する。
図２は、半導体ＩＣ実装領域２１をＩＣチップ１２側から見た状態を示す模式図であって、ＩＣチップ１２のバンプ電極と回路基板１０の配線パターンとの位置関係を示す平面図である。
【００１６】
配線パターン２２ａ、２２ｃは、ＩＣチップ１２に入力信号を供給するための入力用の配線パターンである。また、配線パターン２２ｂは、ＩＣチップ１２からの出力信号を液晶パネル１３に供給するための出力用の配線パターンである。配線パターン２２ｂは異方性導電膜１３５（図１参照）を介して液晶パネル１３の接続端子１３１ｂに接続されている。これらの配線パターン２２ａ，２２ｂ，２２ｃは、半導体ＩＣ実装領域２１の周縁部に配置されている。入力用配線パターン２２ａは、略矩形状をなす半導体ＩＣ実装領域２１の長辺側の１つの縁辺に沿って複数配列されている。また、出力用配線パターン２２ｂは、入力用配線パターン２２ａが配置された縁辺に対向する長辺側の縁辺に沿って複数配列されており、入力用配線パターン２２ｃは残る２つの縁辺（短辺側の縁辺）に沿って複数配列されている。これらの配線パターンにおいては、配線パターン２２ｂの配線ピッチが最も狭く、その次に配線パターン２２ａ、更にその次に配線パターン２２ｃが狭くなっている。すなわち、配線パターンは短辺方向よりも長辺方向において密に配置された構成となっている。なお、配線パターン２２ａ，２２ｂ，２２ｃは、実際には極めて狭い間隔で多数本がフィルム基板上１１に形成されるが、図１，図２および本明細書における同様な図では、構造を分かり易く示すためにそれらの間隔を拡大して模式的に示し、さらにそれらのうちの数本を図示することにして他の部分を省略してある。
【００１７】
配線パターン２２ａ及び配線パターン２２ｃの先端部はそれぞれ入力端子（第１の接続端子）２２Ａ及び入力端子（第２の接続端子）２２Ｃとされており、各配線パターン２２ａ、２２ｃの入力端子２２Ａ、２２Ｃによって入力端子部２５が形成されている。また、配線パターン２２ｂの先端部はそれぞれ出力端子（第１の接続端子）２２Ｂとされており、各配線パターン２２ｂの出力端子２２Ｂによって出力端子部２６が形成されている。これらの入力端子２２Ａ、２２Ｃ及び出力端子２２Ｂは、略矩形状をなす半導体ＩＣ実装領域２１の４つの縁辺に沿って配置されている。すなわち、半導体ＩＣ実装領域２１には、各配線パターン２２ａ，２２ｂ，２２ｃに形成された端子２２Ａ，２２Ｂ，２２Ｃが多数設けられており、これらの端子２２Ａ，２２Ｂ，２２Ｃがそれぞれ、この半導体ＩＣ実装領域２１に実装された液晶駆動用ＩＣチップ１２（以下、単にＩＣチップと記載する）の対応するバンプ電極１５ａ，１５ｂ，１５ｃに接続されている。配線パターン２２ａ，２２ｂ，２２ｃと入力端子２２Ａ、２２Ｃ及び出力端子２２Ｂは、例えば厚さ３５〜４μｍの銅箔によって一括で形成されており、必要に応じて金メッキ，錫メッキ，ハンダメッキ等が施される。さらに、配線パターン２２ａ，２２ｂ，２２ｃは、その先端部である入力端子２２Ａ、２２Ｃ及び出力端子２２Ｂ以外の部分が絶縁膜（例えばレジスト膜）によって被覆されている。
【００１８】
半導体ＩＣ実装領域２１の長辺に設けられた入力端子２２Ａは、半導体ＩＣ実装領域２１の短辺方向に延在しており、それぞれ配線パターン２２ａに連続するストライプ状に形成されている。この入力端子２２Ａは、アライメント精度を確保するためにバンプ電極１５ａよりも幅（半導体ＩＣ実装領域２１の長辺方向の幅）が狭くなっており、平面視したときに入力端子２２Ａはバンプ電極１５ａの内側に配置された状態（断面を見た場合には、バンプ電極１５ａが入力端子２２Ａの上面部及び側面部に被さるように配置された状態）となっている。同様に、半導体ＩＣ実装領域２１の長辺に設けられた出力端子２２Ｂは、半導体ＩＣ実装領域２１の短辺方向に延在しており、それぞれ配線パターン２２ｂに連続するストライプ状に形成されている。この出力端子２２Ｂはバンプ電極１５ｂよりも幅（半導体ＩＣ実装領域２１の長辺方向の幅）が狭くなっており、平面視したときに出力端子２２Ｂはバンプ電極１５ｂの内側に配置された状態（断面を見た場合には、バンプ電極１５ｂが入力端子２２Ｂの上面部及び側面部に被さるように配置された状態）となっている。一方、半導体ＩＣ実装領域２１の短辺に設けられた入力端子２２Ｃは、それぞれ半導体ＩＣ実装領域２１の長辺方向に延在する本線部２２Ｃ１と半導体ＩＣ実装領域２１の短辺方向に延在するサブ端子部２２Ｃ２とを備えている。サブ端子部２２Ｃ２は、本線部２２Ｃ１からＴ字状に突出するように形成されている。この入力端子２２Ｃの本線部２２Ｃ１はバンプ電極１５ｃよりも幅（半導体ＩＣ実装領域２１の短辺方向の幅）が狭くなっており、平面視したときに本線部２２Ｃ１はバンプ電極１５ｃの内側に配置された状態（断面を見た場合には、バンプ電極１５ｃが本線部２２Ｃ１の上面部及び側面部に被さるように配置された状態）となっている。また、入力端子２２Ｃのサブ端子部２２Ｃ２はバンプ電極１５ｃよりも幅（半導体ＩＣ実装領域２１の長辺方向の幅）が狭くなっており、平面視したときにサブ端子部２２Ｃ２はバンプ電極１５ｃの内側に配置された状態（断面を見た場合には、バンプ電極１５ｃがサブ端子部２２Ｃ２の上面部及び側面部に被さるように配置された状態）となっている。
【００１９】
図３は、ＩＣチップ１２と回路基板１０との接続箇所を示す断面模式図である。
略直方体形状を有するＩＣチップ１２は、その一面の周縁部分に複数のバンプ電極１５ａ，１５ｂ，１５ｃを備えており、それらバンプ電極１５ａ，１５ｂ，１５ｃが形成された面を下側にして、配線パターン２２ａ，２２ｂ，２２ｃが形成されたフィルム基板１１上に実装されている。各バンプ電極１５ａ，１５ｂ，１５ｃは、例えば金（Ａｕ）などからなる突出した電極となっている。これらのバンプ電極１５ａ，１５ｂ，１５ｃは、配線パターン２２ａ，２２ｂの延在方向（即ち、半導体ＩＣ実装領域２１の短辺方向）に沿って加えられた超音波振動によって、それぞれ半導体ＩＣ実装領域２１の対応する端子（配線パターン２２ａ，２２ｂ，２２ｃ）に超音波接合されている。本実施形態においては、半導体ＩＣ実装領域２１の長辺に設けられた端子２２Ａ，２２Ｂは超音波の振動方向（超音波方向）に平行に配置されているので、超音波振動によるバンプ電極１５ａ，１５ｂとの間の摩擦によって端子２２Ａ，２２Ｂの側面部に変形が生じることはない。よって、端子２２Ａ，２２Ｂとバンプ電極１５ａ、１５ｂは端子の上面部及び側面部において密着した状態となり、良好な接続状態が得られる。半導体ＩＣ実装領域２１の短辺に設けられた入力端子２２Ｃについては、本線部２２Ｃ１が超音波方向に直交して配置されていることから、この本線部２２Ｃ１においては、超音波振動によるバンプ電極１５ｃとの間の摩擦によって端子の側面部に変形が生じる。このため、本線部２２Ｃ１の側面部には若干の隙間Ｇが生じ、本線部２２Ｃ１とバンプ電極１５ｃは上面部のみで接続された状態となる。しかし、サブ端子部２２Ｃ２は超音波方向に平行に配置されているので、このサブ端子部２２Ｃ２においては摩擦による変形は生じず、従って、端子２２Ａ，２２Ｂと同様の良好な接続状態が得られる。
【００２０】
次に、本実施形態の回路基板１０の製造方法について簡単に説明する。
本実施形態の回路基板１０の製造工程は、主に、フィルム基板１１上にＩＣチップ１２を配置する工程と、超音波振動を用いてＩＣチップ１２のバンプ電極とフィルム基板１１の端子とを接合する工程を備えている。
本方法においては、まず、別々に作製した前述のフィルム基板１１とＩＣチップ１２を用意する。すなわち、基板面内にＩＣチップ１２を実装するための略矩形の半導体ＩＣ実装領域２１を設け、この半導体ＩＣ実装領域２１の周縁部に該半導体ＩＣ実装領域２１の４つの縁辺に沿って、それぞれ複数の端子２２Ａ，２２Ｂ，２２Ｃを形成し、更に配線パターン２２ａ，２２ｂに直交する配線パターン２２ｃの端子２２Ｃを端子２２Ａ，２２Ｂと直交する方向に延びる本線部２２Ｃ１と端子２２Ａ，２２Ｂと平行な方向に延びるサブ端子部２２Ｃ２とを有して形成する一方、端子２２Ａ，２２Ｂ，２２Ｃに対応する複数のバンプ電極１５ａ，１５ｂ，１５ｃを備えるＩＣチップ１２を用意する。フィルム基板１１はサブトラクティブ法やアディティブ法等の公知の方法によって作製することができる。そして、ＩＣチップ１２のバンプ電極１５ａ，１５ｂ，１５ｃをフィルム基板１１の端子２２Ａ，２２Ｂ上及び端子２２Ｃのサブ端子部２２Ｃ１上に配置する。次に、ＩＣチップ１２にフィルム基板１１に向けて荷重を加えながら配線パターン２２ａ，２２ｂの延在方向（即ち、端子２２Ａ，２２Ｂの延在方向）に超音波振動を加えることにより、バンプ電極１５ａと配線パターン２２ａの端子２２Ａ、バンプ電極１５ｂと配線パターン２２ｂの端子２２Ｂ、バンプ電極１５ｃと配線パターン２２ｃの端子２２Ｃ（本線部２２Ｃ１及びサブ端子部２２Ｃ２）をそれぞれ超音波接合する。これにより、バンプ電極１５ａ，１５ｂ，１５ｃは、対応する端子２２Ａ，２２Ｂ，２２Ｃの上面部及び側面部に被さるような状態で接合されることになる。このようにして製造された回路基板１０には、必要に応じてＩＣチップ１２とフィルム基板１１との間に封止樹脂（アンダーフィル等）を充填してもよい。
以上により、回路基板１０が完成する。
【００２１】
以上説明したように、本実施形態によれば、超音波の振動方向（超音波方向）に直交する配線パターン２２ｃの端子２２Ｃが超音波方向に平行な端子部分（サブ端子部２２Ｃ２）を備えているので、少なくともこのサブ端子部２２Ｃ２においては、端子側面部におけるバンプ電極１５ｃの変形を防ぐことができる。すなわち、仮にサブ端子部２２Ｃ２以外の端子部分（本線部２２Ｃ１）において、端子の側面部にバンプ電極１５ｃの変形による隙間Ｇが生じたとしても、サブ端子部２２Ｃ２ではこのような隙間は生じないので、機械的信頼性や電気的接続性は従来よりも向上する。また、配線パターン２２ａ，２２ｂの端子２２Ａ，２２Ｂは超音波方向と平行なので、このようなバンプ電極の変形の問題は生じない。したがって、本実施形態によれば、配線パターン２２ａ，２２ｂと配線パターン２２ｃのいずれについても良好な接合性が得られる。
また本実施形態では、超音波振動が、ピッチの狭い配線パターン２２ａ，２２ｂの端子２２Ａ，２２Ｂの延在方向に沿って加えられるので、特に狭ピッチ方向である半導体ＩＣ実装領域２１の長辺方向に対するアライメント精度が向上する。また、端子２２Ａ，２２Ｂ，２２Ｃの幅が対応するバンプ電極の幅よりも狭く形成され、バンプ電極が端子の上面部及び側面部に被さるような状態（配線パターンの各端子がバンプ電極に食い込むような状態）で接合されているので、接合性をより良好なものとすることができる。
【００２２】
以上、図１〜図３を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。例えば、本実施形態ではサブ端子部２２Ｃ２を本線部２２Ｃ１からＴ字状に突出するように形成したが、入力端子２２Ｃの形状は必ずしもこれに限定されない。また本実施形態では、入力端子２２Ｃを１列に並べて配置したが、この配置もこれに限定されるものではない。図４及び図５は、これらの配置関係を変形した例を示している。図４は、サブ端子部２２Ｃ１を本線部２２Ｃ１からＬ字状に突出するように形成した例であり、図５は、本線部２２Ｃ１を超音波方向に沿って配列し、サブ端子部２２Ｃ２（出力端子２２Ｃ）をその超音波方向に沿って千鳥状に配置した例である。これらの構成においても、本実施形態と同様の効果が得られる。特に、図５においては、サブ端子部２２Ｃ２が千鳥状に配置されているので、配線パターン２２ｃが密に配置されている場合でも、サブ端子部同士が干渉することはない。また、これらの他にも、例えばサブ端子部２２Ｃ２を本線部２２Ｃ１に対してクロスして設ける等の変更は自由である。
【００２３】
また本実施形態では、各端子２２Ａ，２２Ｂ，２２Ｃを配線パターンと同一の材料によって連続的に形成したが、これらの端子は必ずしも配線パターンと同一材料によって形成される必要はない。例えば端子２２Ｃについては、本線部２２Ｃ１と配線パターン２２ｃとを同一材料によって連続的に形成し、サブ端子部２２Ｃ２を別材料によって形成することも可能である。
【００２４】
［電子機器］
以下、上述の液晶表示装置を備えた電子機器の具体例について説明する。
図６は、携帯電話の一例を示した斜視図である。図６において、符号１３００は携帯電話本体を示し、符号１３０１は上記液晶表示装置を用いた表示部を示している。また、符号１３０２，１３０３，１３０４はそれぞれ操作ボタン，受話口，送話口を示している。このように電子機器の表示部に上記実施の形態の液晶表示装置を用いることで、高性能な表示部を備えた電子機器を提供することができる。
【００２５】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の半導体装置を備えた液晶表示装置の分解斜視図。
【図２】ＩＣチップの実装領域の平面構造を示す模式図。
【図３】図２のＡ−Ａ′断面を示す模式図。
【図４】実装構造の他の例を示す平面模式図。
【図５】実装構造の他の例を示す平面模式図。
【図６】電子機器の一例を示す斜視図。
【図７】従来のＩＣチップの実装領域の平面構造を示す模式図。
【図８】図７のＢ−Ｂ′断面を示す模式図。
【符号の説明】
【００２７】
１０…回路基板（半導体装置）、１１…フィルム基板、１２…液晶駆動用ＩＣチップ（半導体素子）、１５ａ，１５ｂ，１５ｃ…バンプ電極、２１…半導体ＩＣ実装領域（素子実装領域）、２２Ａ…入力端子（第１の接続端子）、２２Ｂ…出力端子（第１の接続端子）、２２Ｃ…入力端子（第２の接続端子）、２２Ｃ１…本線部、２２Ｃ２…サブ端子部、１００…液晶表示装置、１３００…電子機器
【図１】
2006100342.tif 000003
【図２】
2006100342.tif 000004
【図３】
2006100342.tif 000005
【図４】
2006100342.tif 000006
【図５】
2006100342.tif 000007
【図６】
2006100342.tif 000008
【図７】
2006100342.tif 000009
【図８】
2006100342.tif 000010