(57)【要約】【課題】  薄膜トランジスタのフォトセンサは、光量は非常に微小なものであり、フィードバックが困難である。【解決手段】  薄膜トランジスタのフォトセンサに、出力電流を電圧に変換する検出回路を付加する。これにより微小な電流をフィードバックが可能な所望の範囲の電圧に変換できる。また、回路は３つのＴＦＴおよび１つの容量、または２つのＴＦＴと１つの容量、１つの抵抗で構成されるので部品点数が削減できる。また動作もＨレベルのパルスの入力のみでよく、簡易な光量検出回路を実現できる。【選択図】    図１
2006029832.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有する薄膜トランジスタよりなり、受光した光を電気信号に変換するフォトセンサと、
第１スイッチングトランジスタと、第２スイッチングトランジスタと、抵抗体と、容量を備え、
高電位の第１電源端子および低電位の第２電源端子間に前記第１スイッチングトランジスタと前記フォトセンサを直列接続し、
前記第１電源端子および前記第２電源端子間に前記第２スイッチングトランジスタと前記抵抗体を直列接続し、
前記容量の一端は第１接続点より前記第２スイッチングトランジスタの制御端子に接続し、他端は前記第１電源端子または第２電源端子と接続し、
前記第１スイッチングトランジスタを導通させて前記第１接続点の電位をいずれかの前記電源端子の電位に充電し、
前記第１スイッチングトランジスタを遮断し、前記フォトセンサからの放電により前記第１接続点の電位を変動させ、
前記第１接続点の電位により前記第２スイッチングトランジスタを導通または遮断し、該第２スイッチングトランジスタおよび前記抵抗の第２接続点から出力電圧を検出することを特徴とする光量検出回路。
【請求項２】
前記第２スイッチングトランジスタは、前記第１電源端子側に接続する場合はｐチャネル型トランジスタであり、前記第２電源端子側に接続する場合はｎチャネル型トランジスタであることを特徴とする請求項１に記載の光量検出回路。
【請求項３】
前記第１および第２スイッチングトランジスタは薄膜トランジスタで形成されることを特徴とする請求項１に記載の光量検出回路。
【請求項４】
前記抵抗体は定電圧が制御端子に印加される薄膜トランジスタであることを特徴とする請求項１に記載の光量検出回路。
【請求項５】
前記定電圧を変動させることにより前記出力電圧の検出感度を調節することを特徴とする請求項４に記載の光量検出回路。
【請求項６】
前記抵抗体は、抵抗値が１０３Ω〜１０８Ω程度の材料で形成されることを特徴とする請求項１に記載の光量検出回路。
【請求項７】
前記抵抗値を変化させることにより前記出力電圧の検出感度を調節することを特徴とする請求項６に記載の光量検出回路。
【請求項８】
所定の期間で前記第１スイッチングトランジスタにパルスを入力し、前記第１接続点の電位をいずれかの前記電源端子の電位にリセットすることを特徴とする請求項１に記載の光量検出回路。
【請求項９】
前記半導体層は、前記ソースと前記チャネル間または前記ドレインと前記チャネル間の接合領域で光を直接受光し、フォトカレントを発生させることを特徴とする請求項１に記載の光量検出回路。
【請求項１０】
前記半導体層の前記ソースと前記チャネル間または前記ドレインと前記チャネル間に低濃度不純物領域を設けることを特徴とする請求項１に記載の光量検出回路。
【請求項１１】
前記低濃度不純物領域は、入射光により発生したフォトカレントを出力する側に設けることを特徴とする請求項１０に記載の光量検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトセンサの光量検出回路に係り、特に薄膜トランジスタを用いたフォトセンサの光量検出回路に関する。
【背景技術】
【０００２】
現在のディスプレイデバイスは、小型化・軽量化・薄型化の市場要求により、フラットパネルディスプレイが普及している。このようなディスプレイデバイスには、例えば、外光を検知してディスプレイの画面の輝度をコントロールするもの等、フォトセンサが組み込まれているものが多い。
【０００３】
例えば図１０は、液晶ディスプレイ（ＬＣＤ）３０５に光センサ３０６を取り付け、受光する周囲の光に応じてＬＣＤディスプレイ面のバックライト輝度を制御するディスプレイ装置である。このフォトセンサとしては例えばＣｄｓセルの光電変換素子が用いられている（例えば特許文献１参照。）。
【０００４】
また、ＬＣＤや、有機ＥＬディスプレイと同一基板上に半導体層を設けてフォトダイオードを形成したり（例えば特許文献２参照。）、薄膜トランジスタをフォトセンサとして利用する技術も知られている（例えば特許文献３参照）。
【特許文献１】特開平６−１１７１３公報
【特許文献２】特開２００２−１７６１６２公報
【特許文献３】特開２００３−３７２６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１０の如きディスプレイでは、ディスプレイ部とフォトセンサとを、別個の生産設備による別個の製造プロセスを経て別個のモジュール品として製造されており、機器の部品点数の削減、各モジュール部品の製造コストの低減にも自ずと限界があった。  
【０００６】
そこで、ディスプレイとフォトセンサとを同一基板上に作り込める上記特許文献２のごとき技術の開発が進んでいる。ダイオードをフォトセンサとして利用する場合、ダイオードの逆バイアス時の漏れ電流を光量として検知するが、このような場合、所定の期間で強制的にリフレッシュするなどし、フォトセンサとしての特性向上や、フォトセンサの超寿命化を図る要望がある。
【０００７】
しかしダイオードの場合、ゲート電極とソース（またはドレイン）が接続されているためゲート電極とソースは常に同電位となり、ゲート電極とソースに独立して電圧を印加することができず、リフレッシュできない。さらに、ｐｎ接合型のダイオードの場合、光が当たっていない時のリーク特性が不安定であるため、フォトセンサには不適当である問題があった。
【０００８】
また、薄膜トランジスタを用い、オフ時に照射した光による漏れ電流を光量として検知するフォトセンサも知られているが、この場合の光量は非常に微小なものであり、フィードバックが困難である問題があった。
【課題を解決するための手段】
【０００９】
本発明は上記の課題に鑑みてなされ、第１に、基板上にゲート電極と、絶縁膜と半導体層を積層し、該半導体層に設けられたチャネルと、該チャネルの両側に設けられたソースおよびドレインとを有する薄膜トランジスタよりなり、受光した光を電気信号に変換するフォトセンサと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、抵抗体と、容量を備え、高電位の第１電源端子および低電位の第２電源端子間に前記第１スイッチングトランジスタと前記フォトセンサを直列接続し、前記第１電源端子および前記第２電源端子間に前記第２スイッチングトランジスタと前記抵抗体を直列接続し、前記容量の一端は第１接続点より前記第２スイッチングトランジスタの制御端子に接続し、他端は前記第１電源端子または第２電源端子と接続し、前記第１スイッチングトランジスタを導通させて前記第１接続点の電位をいずれかの前記電源端子の電位に充電し、前記第１スイッチングトランジスタを遮断し、前記フォトセンサからの放電により前記第１接続点の電位を変動させ、前記第１接続点の電位により前記第２スイッチングトランジスタを導通または遮断し、該第２スイッチングトランジスタおよび前記抵抗の第２接続点から出力電圧を検出することにより解決するものである。
【００１０】
また、前記第２スイッチングトランジスタは、前記第１電源端子側に接続する場合はｐチャネル型トランジスタであり、前記第２電源端子側に接続する場合はｎチャネル型トランジスタであることを特徴とするものである。
【００１１】
また、前記第１および第２スイッチングトランジスタは薄膜トランジスタで形成されることを特徴とするものである。
【００１２】
また、前記抵抗体は定電圧が制御端子に印加される薄膜トランジスタであることを特徴とするものである。
【００１３】
また、前記定電圧を変動させることにより前記出力電圧の検出感度を調節することを特徴とするものである。
【００１４】
また、前記抵抗体は、抵抗値が１０３Ω〜１０８Ω程度の材料で形成されることを特徴とするものである。
【００１５】
また、前記抵抗値を変化させることにより前記出力電圧の検出感度を調節することを特徴とするものである。
【００１６】
また、所定の期間で前記第１スイッチングトランジスタにパルスを入力し、前記第１接続点の電位をいずれかの前記電源端子の電位にリセットすることを特徴とするものである。
【００１７】
また、前記半導体層は、前記ソースと前記チャネル間または前記ドレインと前記チャネル間の接合領域で光を直接受光し、フォトカレントを発生させることを特徴とするものである。
【００１８】
また、前記半導体層の前記ソースと前記チャネル間または前記ドレインと前記チャネル間に低濃度不純物領域を設けることを特徴とするものである。
【００１９】
また、前記低濃度不純物領域は、入射光により発生したフォトカレントを出力する側に設けることを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、第１に、フォトセンサの微小な出力電流を電圧に変換（増幅）し、検出することができる。また、出力電圧は２値で検出でき、さらに積算面積を利用するなどしてアナログ出力も可能となる。つまり出力電圧をデジタル的にもアナログ的にも利用できるので光量検出回路として高い汎用性が得られる。更に回路の構成要素が少なく部品点数が削減できる。
【００２１】
第２に、回路を構成するスイッチングトランジスタは薄膜トランジスタであるので、薄膜トランジスタを採用した表示装置の製造プロセスを用いて光量検出回路を作り込むことができる。
【００２２】
第３に、抵抗体は所定の電位が制御端子に印加される薄膜トランジスタであるので、薄膜トランジスタを採用した表示装置の製造プロセスを用いて光量検出回路を作り込むことができる。
【００２３】
第４に、抵抗体となる薄膜トランジスタの制御端子に印加する電位を変化させることにより出力電圧を変動させることができるので、電位の変動によって光量検出回路の感度を調整することができる。
【００２４】
第５に、抵抗体は透明電極材料で形成されるので、薄膜トランジスタを採用した例えばＬＣＤや有機ＥＬディスプレイ等の製造プロセスを用いて光量検出回路を一体で設けることができる。
【００２５】
第６に、第１スイッチングトランジスタに入力される１つのパルスにより回路が動作するので、簡易な動作でフォトセンサの出力電流を電圧に変換することができる。
【００２６】
第７に、フォトセンサに光が直接照射されフォトカレントを発生させるので、これを検出することにより外光をほぼ直接的に検知することができる。
【００２７】
第８に、フォトセンサの薄膜トランジスタをＬＤＤ構造にすることにより、フォトカレントの発生を促進できる。特に、フォトカレントの出力側をＬＤＤ構造にすると、フォトカレント発生の促進に効果的となる。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態を図１から図９を参照して詳細に説明する。
【００２９】
図１は本実施形態の光量検出回路を示す概要図である。
【００３０】
本実施形態の光量検出回路１００は、フォトセンサ５と、容量Ｃと、第１スイッチングトランジスタ１、第２スイッチングトランジスタ２と、第１接続点ｎ１と、第２接続点ｎ２と、抵抗体３と、第１電源端子Ｔ１と第２電源端子Ｔ２とを有する。
【００３１】
第１電源端子Ｔ１は第２電源端子Ｔ２より高電位であればよく、本実施形態では一例として第１電源端子Ｔ１をＶＤＤ電位、第２電源端子Ｔ２をＧＮＤ電位として説明する。
【００３２】
第１スイッチングトランジスタ１は入力信号Ｖpulseが制御端子に入力されることにより導通し、フォトセンサ５と直列接続する。そして両者は第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００３３】
また第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。
【００３４】
容量Ｃは一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第１電源端子Ｔ１または第２電源端子Ｔ２に接続する。容量Ｃは、第１スイッチングトランジスタ１が導通することにより充電され、第１接続点ｎ１の電位を変動させる。
【００３５】
以下、具体的に説明する。容量Ｃは、第１接続点ｎ１によりフォトセンサ５の出力端子と一端が接続し、他端が第１電源端子Ｔ１に接続する。そして容量Ｃと並列に第１スイッチングトランジスタ１が接続する。第１スイッチングトランジスタ１の制御端子には、所定の期間でパルスが入力される。
【００３６】
第２スイッチングトランジスタ２は、第１電源端子Ｔ１と第２電源端子Ｔ２間に直列に接続され、その制御端子には第１接続点ｎ１からの出力が印加される。一例として第１スイッチングトランジスタ１は、ｎチャネル型の薄膜トランジスタ（Thin  Film  Transistor;以下ＴＦＴと称する）であり、第２スイッチングトランジスタ２は、ｐチャネル型のＴＦＴである。これらの構造は、後述のフォトセンサ５と同様である。
【００３７】
抵抗体３は、第２接続点ｎ２により一端が第２スイッチングトランジスタ２の一端と接続し、他端は第２電源端子Ｔ２と接続して接地される。抵抗体３は例えばｐチャネル型のＴＦＴであり、その制御端子には定電圧Ｖaが印加される。このようにＴＦＴのソース−ドレイン間が高抵抗となるように、ゲート電圧Ｖaを固定するとＴＦＴを抵抗として利用できる。これにより、第２接続点ｎ２からはフォトセンサ５で検知したフォトカレントが電圧に変換されて出力され、定電圧Ｖａの変動により出力される電圧も変動する。尚、この場合ソース−ドレイン間の抵抗値は１０３Ω〜１０８Ω程度とする。
【００３８】
このように第１電源端子Ｔ１と第２電源端子Ｔ２間に高い抵抗値を有する抵抗体３を接続することにより、フォトセンサ５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として出力することができる。第１電源端子Ｔ１、第２電源端子Ｔ２間の電圧は、フィードバックとしての利用が容易な範囲に設定すればよい。尚、定電圧Ｖａの変動や詳細な回路動作については後述する。
【００３９】
図２を参照して、本実施形態のフォトセンサ５について説明する。図２（Ａ）はフォトセンサ５の構造を示す断面図であり、図２（Ｂ）（Ｃ）はフォトセンサ５となるＴＦＴの電流電圧特性を示す図である。
【００４０】
フォトセンサ５は、図２（Ａ）のごとくゲート電極１１と、絶縁膜１２と、半導体層１３とから構成されるＴＦＴである。
【００４１】
すなわち、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にバッファ層となる絶縁膜（ＳｉＮ、ＳｉＯ２等）１４を設け、その上層に多結晶シリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ、以下、「ｐ−Ｓｉ」と称する。）膜からなる半導体層１３を積層する。このｐ−Ｓｉ膜は、非晶質シリコン膜を積層し、レーザアニール等により再結晶化して形成してもよい。
【００４２】
半導体層１３上にはＳｉＮ、ＳｉＯ２等からなるゲート絶縁膜１２を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極１１を形成する。
【００４３】
半導体層１３には、ゲート電極１１下方に位置し、真性又は実質真性となるチャネル１３ｃが設けられる。また、チャネル１３ｃの両側にはｎ＋型不純物の拡散領域であるソース１３ｓおよびドレイン１３ｄが設けられる。
【００４４】
ゲート絶縁膜１２及びゲート電極１１上の全面には、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＯ２膜の順に積層して層間絶縁膜１５を積層する。ゲート絶縁膜１２および層間絶縁膜１５には、ドレイン１３ｄおよびソース１３ｓに対応してコンタクトホールを設け、コンタクトホールにアルミニウム（Ａｌ）等の金属を充填してドレイン電極１６およびソース電極１８を設け、それぞれドレイン１３ｄおよびソース１３ｓにコンタクトさせる。
【００４５】
上記の構造のｐ−ＳｉＴＦＴでは、ＴＦＴがオフ時に半導体層１３に外部から光が入射すると、チャネル１３ｃとソース１３ｓまたはチャネル１３ｃとドレイン１３ｄの接合領域において電子−正孔対が発生する。この電子−正孔対が接合領域の電場のために引き分けられて光起電力が生じてフォトカレントが得られ、フォトカレントは例えばソース電極１８側から出力される。
【００４６】
すなわち、このオフ時に得られるフォトカレント（以下Ｉｏｆｆと称する）の増加を検知して、フォトセンサとして利用するものである。
【００４７】
ここで、半導体層１３には、低濃度不純物領域を設けると良い。低濃度不純物領域とは、ソース１３ｓまたはドレイン１３ｄのチャネル１３ｃ側に隣接して設けられ、ソース１３ｓまたはドレイン１３ｄより不純物濃度の低い領域をいう。これを設けることにより、ソース１３ｓ（またはドレイン１３ｄ）端部に集中する電界を緩和することができる。ただし不純物濃度を下げすぎると電界が増加し、また低濃度不純物領域の幅（ソース１３ｓ端部からチャネル１３ｃ方向への長さ）も電界強度に影響する。つまり、低濃度不純物領域の不純物濃度および領域幅には最適値が存在し、例えば０．５μｍ〜３μｍ程度である。
【００４８】
本実施形態では例えばチャネルとソース間（またはチャネルとドレイン間）に、低濃度不純物領域１３ＬＤを設けて、いわゆるＬＤＤ（Light  Doped  Drain）構造とする。ＬＤＤ構造にすると、フォトカレントの発生に寄与する接合領域をゲート長Ｌ方向に増加させることができるので、フォトカレントが発生しやすくなる。すなわち、少なくともフォトカレントの取出し側に、低濃度不純物領域１３ＬＤを設ければよい。また、ＬＤＤ構造にすることによりＶｇ−Ｉｄ特性のＯＦＦ特性（検出する領域）が安定し、安定したデバイスとなる。
【００４９】
図２（Ｂ）（Ｃ）は、フォトセンサ５となるＴＦＴのＶｇ−Ｉｄカーブを示し、図２（Ｂ）は、ゲート幅Ｗが６００μｍのものであり、図２（Ｃ）は６μｍのものである。また、いずれもゲート長Ｌは１３μｍである。このグラフは、一例としてｎチャネル型のＴＦＴを用い、Ｖｄ＝１０Ｖ、Ｖｓ＝ＧＮＤの条件で、入射光がある場合（実線）と、入射光がない場合（破線）を示す。
【００５０】
図ではＶｇ＝０Ｖ〜−１Ｖ以下でオフ状態となり、Ｖｇが閾値を超えるとＴＦＴがオン状態となりＩｄが増加する。例えばＴＦＴが完全にオフ状態のＶｇ＝−３Ｖ付近に着目すると、図２（Ｂ）の場合、入射光のない場合に１×１０−１２Ａ程度であるＩｄが、光が当たることにより１×１０−９Ａ程度まで増加する。この入射光により増加したＩｄがＩｏｆｆである。
【００５１】
一方、図２（Ｃ）の如く、ゲート幅Ｗが小さい場合、入射光がない場合１×１０−１４Ａであるフォトカレントは、光の入射により１×１０−１１Ａとなる。
【００５２】
このように、ゲート幅Ｗを大きくすることにより、同じ光量であればゲート幅Ｗが小さい場合と比較して大きなＩｏｆｆを得られる。
【００５３】
しかし、何れの場合もＩｏｆｆとして検知はできるが、このレベルのオーダーでは、フィードバックが困難である。
【００５４】
そこで、本実施形態では、図１のごとく上記のフォトセンサ５の微小な電流を読み出すための回路を提供し、フィードバックのための十分な光量の検出を可能とした。
【００５５】
なお、図１に示す回路のフォトセンサ５は、１つ以上、５００個未満程度の上記のＴＦＴからなり、複数個の場合にはゲート電極１１を共通とし、並列に接続したものである。本実施形態では一例として１００個のＴＦＴが並列接続されるとする。
【００５６】
尚、本実施形態においては第１および第２スイッチングトランジスタ１、２も、図２のフォトセンサ５と同様の薄膜トランジスタである。そして第１および第２スイッチングトランジスタ１、２もいわゆるＬＤＤ構造にすると、ソース（またはドレイン）端部に集中する電界を緩和することができるため好適である。
【００５７】
また、光量検出回路１００を構成するフォトセンサ５以外のＴＦＴは、図の如く半導体層１３の上層にゲート電極１１を配置したいわゆるトップゲート構造でもよいし、半導体層１３の下層にゲート電極１１を配置したボトムゲート構造でもよい。フォトセンサ５以外のＴＦＴがトップゲート構造である場合、それらには遮光層を設けるとよい。遮光層は、例えば、半導体層の上下にゲート電極を配置するなどし、下層のゲート電極を遮光層とすることが考えられる。その場合遮光層となるゲート電極の電位はフローティング、あるいは上層のゲート電極と共通、または異なる電位とするなど回路構成に応じて適宜選択する。
【００５８】
図３および図１を参照し、以下に光量検出回路１００の動作を説明する。図３（Ａ）はタイミングチャートであり、図３（Ｂ）（Ｃ）は出力電圧Ｖoutの出力例である。
【００５９】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量Ｃには電源電位ＶＤＤが充電される。
【００６０】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。本実施形態は第１接続点ｎ１を基準電位（ＶDD電位）とし、フォトセンサ５からの放電によって第１接続点ｎ１の電位を降下させて出力電圧を得る。
【００６１】
フォトセンサ５に光が照射されると、例えば１０−１４Ａ〜１０−９Ａ程度の非常に微小なフォトカレントが出力される。フォトカレントは前述の如く、フォトセンサ５を構成するＴＦＴのオフ時に照射された光量により発生する暗電流である。つまり、光によりフォトセンサ５を構成するＴＦＴから漏れる電流を検知して光量を検出している。従って、フォトセンサ５に光が照射すると、その光量に応じた電荷がフォトセンサ５から放電し、図３（Ａ）の実線ａで示す如く第１接続点ｎ１の基準電位（ＶDD電位）が降下していく。
【００６２】
第２スイッチングトランジスタ２はｐチャネル型ＴＦＴであり、その制御端子（ゲート電極）は第１接続点ｎ１に接続している。つまり、第１接続点ｎ１の電位が降下して閾値電圧ＶTH以下になると、第２スイッチングトランジスタ２が導通する。
【００６３】
抵抗体３は、定電圧Ｖaにより導通し、定電圧Ｖaに応じたチャネルが形成されており、抵抗値が一定の抵抗体としてみることができる。つまり出力電圧ＶOUTは、第１電源端子Ｔ１と第２電源端子Ｔ２の電位差を、第２スイッチングトランジスタ２の抵抗値と抵抗体３の抵抗分圧で出力することになる。つまり、第２スイッチングトランジスタ２の導通以前は、第２スイッチングトランジスタ２の抵抗値が、抵抗体３の抵抗値より十分大きく、第２接続点ｎ２は第２電源端子Ｔ２により近い電圧となる。一方導通すると、第２スイッチングトランジスタ２の抵抗値は、抵抗体３の抵抗値より十分小さくなり、第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。
【００６４】
つまり、フォトセンサ５で検知したフォトカレントを、電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い出力電圧Voutとして検出することができる。
【００６５】
ここで、抵抗体３の抵抗値は非常に高抵抗であるので、微少なフォトカレントであってもフィードバックが容易な程度に十分大きい値の出力電圧Ｖoutを得ることができる。
【００６６】
このように本実施形態の光量検出回路１００は、第１スイッチングトランジスタ１に電圧Ｖpulseのパルスを入力するだけで動作可能である。また、回路を構成する構成要素もわずか３つのＴＦＴと１つの容量で実現することができ、部品点数を削減することができる。
【００６７】
図３（Ｂ）（Ｃ）は、光量による出力電圧Ｖoutの出力例を示す。グラフのX軸は時間を示し、Ｙ軸が出力電圧Ｖoutを示している。実線ａ、破線ａ’は同じＶａ値であるがフォトセンサ５で検出した光量が違う場合であり、実線ａ、ｂはそれぞれ抵抗体３のＶａの違いを示す。
【００６８】
このグラフより、光量および抵抗体３のＶａ値と、Ｖoutが出力されている時間との関係が明らかとなる。
【００６９】
まず、図３（Ｂ）を参照して同じＶa値で光量が大きい場合（実線ａ）と光量が小さい場合（破線ａ’）について説明する。
【００７０】
前述の如く入力信号Ｖpluseにより基準電位ＶDDに引き上げられた第１接続点ｎ１の電圧は、フォトセンサ５で検知する光量に応じて減少する（図３（Ａ）実線ａ）。そして第２スイッチングトランジスタ２の閾値電圧を下回ると第２スイッチングトランジスタ２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）３に電流が流れる（図３（Ｂ）：ｔ１）。ＴＦＴ３はゲート電圧Ｖaに応じたチャネルが形成され所定の時間が経過すると飽和状態となる。これにより一定の抵抗値を有する抵抗体３となり、その時点で電源電圧ＶDDと抵抗体３の分圧として第２接続点ｎ２より出力電圧Ｖoutが検出できる（図３（Ｂ）：ｔ２）。
【００７１】
さらにある時間が経過した後、第１スイッチングトランジスタ１にＶpulseが入力されると第２スイッチングトランジスタ２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【００７２】
一方破線ａ’のごとく光量が少ない場合はフォトセンサ５の放電量も少なくなるので、第２スイッチングトランジスタ２の閾値電圧に到達する時間が実線ａより遅くなる。すなわち、第２スイッチングトランジスタ２がオンするタイミングが遅くなり（ｔ４）、出力電圧ＶoutがＨレベルとなるタイミングが遅くなる（ｔ５）。一定の周期で第１スイッチングトランジスタ１に入力されるＶpluseにより、第２スイッチングトランジスタ２がオフし、出力電圧ＶoutはLレベルとなる（ｔ３）。ＴＦＴ３が飽和状態となる時間はほぼ一定であるので、第２スイッチングトランジスタ２がオンするタイミングの遅れは、出力電圧ＶoutがＨレベルとなっている期間が短くなることを表わす。
【００７３】
また、Ｈレベルの期間が長ければそれだけ出力電圧Ｖoutを検出できるタイミングが長いことになるので、光量検出回路としての感度がよいことになる。従って、本実施形態の光量検出回路１００は、光量の大小（実線ａ、破線ａ’）により感度を変えることができる。
【００７４】
次に、図３（Ｃ）を参照して同じ光量でＶa値が大きい場合（実線ａ）とＶa値が小さい場合（実線ｂ）について説明する。
【００７５】
前述の如く入力信号Ｖpluse入力により基準電位ＶDDに引き上げられた第１接続点ｎ１の電圧は、フォトセンサ５で検知する光量に応じて減少する（図３（Ａ）実線ａ）。そして第２スイッチングトランジスタ２の閾値電圧を下回り第２スイッチングトランジスタ２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）３に電流が流れる（図３（Ｃ）：ｔ１１）。ＴＦＴ３は大きいゲート電圧Ｖa1に応じたチャネルが形成され所定の時間が経過すると飽和状態となる。これにより一定の抵抗値を有する抵抗体３となり、その時点で電源電圧ＶDDと抵抗体３の分圧として第２接続点ｎ２より出力電圧Ｖoutが検出できる（図３（Ｃ）：ｔ１２）。
【００７６】
さらにある時間が経過した後、第１スイッチングトランジスタ１にＶpulseが入力されると第２スイッチングトランジスタ２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（ｔ１３）。つまり、出力電圧Ｖoutが検出されている時間（Ｈレベル）、出力電圧Ｖoutが検出されない時間（Ｌレベル）として二値で検出することができる。
【００７７】
一方実線ｂのごとくＶa値が低い（Ｖa2）場合は、光量が同じで有れば第２スイッチングトランジスタ２の閾値電圧に到達する時間は実線ａとほぼ同時となる。従って、第２スイッチングトランジスタ２がオンするタイミングも同時となる（ｔ１１）。
【００７８】
第２スイッチングトランジスタ２がオンすると、第１電源端子Ｔ１から抵抗体（ＴＦＴ）３に電流が流れる。ＴＦＴ３は低いゲート電圧Ｖa２に応じたチャネルが形成され所定の時間が経過すると飽和状態となり、以降は抵抗体３の抵抗値に応じた分圧で出力電圧Ｖoutが検出できる（ｔ１４）。
【００７９】
さらにある時間が経過した後、第１スイッチングトランジスタ１にＶpulseが入力されると第２スイッチングトランジスタ２がオフとなるので、出力電圧Ｖoutはほぼ０Ｖとなる（図３（Ｃ）：ｔ１３）。
【００８０】
ここで、ゲート電圧Ｖa２が低ければチャネル幅も狭くなるので、飽和状態になる時間がＶa１の場合よりも早くなる。従って、出力電圧Ｖoutが検出できるタイミングが早まり、Ｈレベルになる期間が長くなる（ｔ１２→ｔ１４）。
【００８１】
つまり、Ｖａ値が低ければ光量検出回路１００の感度が向上し、Ｖａ値の変動により感度を調節することができる。
【００８２】
図４を参照して、更に説明する。図４（Ａ）は、ＴＦＴ３のＶａと第２スイッチングトランジスタ２のＶｄ−Ｉｄ特性の一例を示す。ｃ、ｄが第２スイッチングトランジスタ２のＶｄ−Ｉｄ特性であり、Ｖa3、Ｖa4がＴＦＴ３のＶｄ−Ｉｄ特性である。また図４（Ｂ）は、図４（Ａ）と対応させて図３（Ｃ）の出力例のＸ軸およびＹ軸を入れ替えた模式図である。光量はｄはｃより多く、ゲート電圧はＶa3よりＶa4が大きいとする。
【００８３】
図４（Ａ）（Ｂ）のごとくゲート電圧Ｖa3の場合、第２スイッチングトランジスタ２の線形領域においてＴＦＴ３との交点ｘ１があり、光量ｃ、ｄいずれも出力電圧ＶoutをＨレベルとして検知できる。そして光量ｄの方が光量ｃよりも検出期間が長くなる。
【００８４】
一方図４（Ｃ）のごとく、ゲート電圧Ｖaを大きくしすぎる（Ｖa4）と、第２スイッチングトランジスタ２の線形領域における交点ｘ２は光量ｄのみとなる。光量ｃはＴＦＴ３の飽和状態で第２スイッチングトランジスタ２も飽和状態となってしまうので、出力電圧Ｖoutを検出することができないことが判る。また、光量ｄの検出期間も短くなる。
【００８５】
従って、第２スイッチングトランジスタ２の線形領域においてＴＦＴ３のＶｄ−Ｉｄカーブが交わるように、Ｖpulse、Ｖａを適宜選択する。
【００８６】
このように、本実施形態の光量検出回路１００では、第２スイッチングトランジスタ２のオン・オフによる二値的な出力を得ることができる。従って、あるタイミングにおけるフォトセンサ５のオン／オフを判定するような場合に利用できる。
【００８７】
そして、抵抗体となるＴＦＴ３のゲート電圧Ｖａを調整することにより、光量検出回路１００の出力電圧Ｖoutの検出感度を変えることができる。
【００８８】
特にフォトカレントはＴＦＴの暗電流であるため、その値にばらつきが生じる。しかし、抵抗体３のゲート電圧Ｖaにより出力電圧Ｖoutの検出感度を調節できるので、複数の光量検出回路１００の検出感度を一定にすることができる。従って、性能のばらつきが少ない光量検出回路１００を提供できる。
【００８９】
また一方で、積算面積を算出するなどして出力電圧Ｖoutのアナログ出力も可能となるので、あるタイミングでの光量を定量的に検出するような場合に利用でき、汎用性が高い光量検出回路１００を実現できる。
【００９０】
本実施形態では、抵抗体３のゲート電圧Ｖaのみならず、フォトセンサ５の接続数、入力信号Ｖpulseの周期、容量Ｃの大きさによっても検出感度を調整することができる。フォトセンサ５の接続数は外光を検知した際の放電量に寄与し、入力信号Ｖpulseの周期は図３のごとく出力電圧ＶoutがＨレベルである期間に寄与する。更に容量Ｃの大きさは、第２スイッチングトランジスタ２のゲート電極に印加される電位であり、Ｖ＝Ｑ／Ｃの関係より容量Ｃから電荷が放電することにより電位が変動する。つまり、容量Ｃが小さい方がより検出感度を高めることができる。
【００９１】
以上、図１に示す光量検出回路を例に説明したが、本実施形態の光量検出回路はこの構成に限らない。すなわち、第１スイッチングトランジスタ１を導通させて第１接続点ｎ１の電位を第１電源端子Ｔ１または第２電源端子Ｔ２の電位に充電し、第１スイッチングトランジスタ１を遮断し、フォトセンサ５からの放電により第１接続点ｎ１の電位を変動させ、その電位により第２スイッチングトランジスタ２を導通または遮断させて第２スイッチングトランジスタ２および抵抗体３の第２接続点ｎ２から出力電圧を検出するものであればよい。
【００９２】
図５および図６には第１の実施形態の光量検出回路の他の構成を示す。まず図５は出力電圧Ｖoutが第１電源電位ＶDDに近い電位で検出できる回路である。
【００９３】
図５（Ａ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２はｐチャネル型ＴＦＴであり、抵抗体３はｎチャネル型ＴＦＴである。容量Ｃはフォトセンサ５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【００９４】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ１の導通は維持される。これにより容量Ｃには電源電位ＶDDが充電される。
【００９５】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【００９６】
第２スイッチングトランジスタ２は、第１接続点ｎ１の電位が降下して閾値電圧ＶTH以下になると導通する。これにより、第２スイッチングトランジスタ２の抵抗値は、抵抗体３の抵抗値より十分小さくなり、第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。つまり、第２スイッチングトランジスタ２の導通により、フォトセンサ５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【００９７】
図５（Ｂ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２はｎチャネル型ＴＦＴであり、抵抗体３もｎチャネル型ＴＦＴである。容量Ｃは第１スイッチングトランジスタ１と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【００９８】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量Ｃには電源電位ＶDDが充電される。
【００９９】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【０１００】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１スイッチングトランジスタ１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２が導通している間は、第２スイッチングトランジスタ２の抵抗値は、抵抗体３の抵抗値より十分小さくなり、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。一方閾値電圧ＶTHより電圧が下がると第２スイッチングトランジスタ２は遮断され、第２スイッチングトランジスタ２の抵抗値が、抵抗体３の抵抗値より十分大きく、第２接続点ｎ２は第１電源端子Ｔ１により近い電圧となる。つまり、第２スイッチングトランジスタ２の遮断により、フォトセンサ５で検知したフォトカレントを電源電位ＶDDと接地電位ＧＮＤ間の電位差の分圧として、電源電位ＶDDに近い電位で出力電圧Ｖoutを出力できる。
【０１０１】
図５（Ｃ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２はｎチャネル型ＴＦＴであり、抵抗体３もｎチャネル型ＴＦＴである。容量Ｃはフォトセンサ５と並列接続しており、一端が第１接続点より第２スイッチングトランジスタ２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１０２】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ１の導通は維持される。これにより容量Ｃには電源電位ＶDDが充電される。
【０１０３】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＶDD）が降下していく。
【０１０４】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１スイッチングトランジスタ１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまでの間導通している。つまり、第２スイッチングトランジスタ２が導通している間は、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。一方第２スイッチングトランジスタ２が遮断されると、第２接続点ｎ２は第１電源端子Ｔ１により近い電圧となる。つまり、第２スイッチングトランジスタ２の遮断により、電源電位ＶDDに近い電位で出力電圧Ｖoutを検出できる。
【０１０５】
図６は、図１および図５（Ａ）から図５（Ｃ）の第１スイッチングトランジスタ１とフォトセンサ５の接続を入れ替えた構造であり、この構成により出力電圧Ｖoutは第２電源端子Ｔ２の電位に近い電位で検出できる。
【０１０６】
図６（Ａ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２はｐチャネル型ＴＦＴであり、抵抗体３はｎチャネル型ＴＦＴである。容量Ｃはフォトセンサ５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１０７】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタ１の導通は維持される。これにより容量Ｃには接地電位ＧＮＤが充電される。
【０１０８】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１０９】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１スイッチングトランジスタ１の導通時から第１接続点ｎ１の電位が降下して閾値電圧ＶTHに達するまで導通する。これにより、第２スイッチングトランジスタ２の導通時には第２接続点ｎ２は第１電源端子Ｔ１に近い電圧となる。一方、第１接続点ｎ１が閾値電圧を超えると第２スイッチングトランジスタ２が遮断される。これにより、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。つまり、第２スイッチングトランジスタ２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１１０】
図６（Ｂ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタはｐチャネル型ＴＦＴであり、抵抗体３はｎチャネル型ＴＦＴである。容量Ｃは第１スイッチングトランジスタ１と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１１１】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量Ｃには接地電位ＧＮＤが充電される。
【０１１２】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１１３】
ｐチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１スイッチングトランジスタ１の導通時より第１接続点ｎ１の電位が上昇して閾値電圧ＶTHに達するまで導通する。これにより、第２接続点ｎ２は第２スイッチングトランジスタ２の導通時には第１電源端子Ｔ１に近い電圧となる。一方第１接続点ｎ１の電位が閾値電圧ＶTHを超えると、第２スイッチングトランジスタが遮断し、第２接続点ｎ２は第２電源端子Ｔ２に近い電圧となる。つまり、第２スイッチングトランジスタ２の遮断により接地電位ＧＮＤに近い電位で出力電圧Ｖoutを検出できる。
【０１１４】
図６（Ｃ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタはｎチャネル型ＴＦＴであり、抵抗体３もｎチャネル型ＴＦＴである。容量Ｃはフォトセンサ５と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第１電源端子Ｔ１に接続する。
【０１１５】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量Ｃには接地電位ＧＮＤが充電される。
【０１１６】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１１７】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１接続点ｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。第２接続点ｎ２は、第２スイッチングトランジスタ２が遮断の間は第１電源端子Ｔ１に近い電圧となり、導通すると第２電源端子Ｔ２により近い電圧となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１１８】
図６（Ｄ）：第１スイッチングトランジスタ１はフォトセンサ５と直列接続し、第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタ２と抵抗体３は直列接続し、これらも第１電源端子Ｔ１および第２電源端子Ｔ２間に接続する。第２スイッチングトランジスタはｎチャネル型ＴＦＴであり、抵抗体３もｎチャネル型ＴＦＴである。容量Ｃは第１スイッチングトランジスタ１と並列接続しており、一端が第１接続点ｎ１より第２スイッチングトランジスタ２の制御端子に接続し、他端が第２電源端子Ｔ２に接続する。
【０１１９】
第１スイッチングトランジスタ１の制御端子、すなわちゲート電極に所定電圧Ｖpulse（Ｈレベル）のパルスを一定期間入力する。Ｈレベルのパルスの入力期間、第１スイッチングトランジスタの導通は維持される。これにより容量Ｃには接地電位ＧＮＤが充電される。
【０１２０】
パルスがＬレベル（０Ｖ）になると第１スイッチングトランジスタ１が遮断される。フォトセンサ５に光が照射されると、その光量に応じた電荷がフォトセンサ５から放電し、第１接続点ｎ１の基準電位（ＧＮＤ）が上昇していく。
【０１２１】
ｎチャネル型ＴＦＴの第２スイッチングトランジスタ２は、第１接続点ｎ１の電位が閾値電圧ＶTHに達するまでは遮断しており、閾値電圧ＶTHを超えると導通する。第２接続点ｎ２は、第２スイッチングトランジスタ２が遮断の間は第１電源端子Ｔ１に近い電圧となり、導通すると第２電源端子Ｔ２により近い電圧となる。つまり、出力電圧Ｖoutは、第２スイッチングトランジスタ２の導通により接地電位ＧＮＤに近い電位で出力できる。
【０１２２】
上記のごとく本実施形態の第２スイッチングトランジスタ２は、図１または図５（Ａ）図６（Ａ）、図６（Ｂ）のごとく高電位の第１電源端子Ｔ１に一端が接続する場合にはｐチャネル型ＴＦＴを使用する。一方、図５（Ｂ）、図５（Ｃ）、図６（Ｃ）、図６（Ｄ）のごとく低電位である第２電源端子Ｔ２に第２スイッチングトランジスタ２の一端を接続する場合には、第２スイッチングトランジスタはｎチャネル型ＴＦＴを使用する。
【０１２３】
図７は、図１の光量検出回路１００の第２の実施形態であり、抵抗体３として抵抗素子を接続する場合である。また、図５および図６に示す光量検出回路において抵抗体３を抵抗素子としてもよい。
【０１２４】
抵抗素子は、例えばポリシリコンあるいはＩＴＯ（Indium  Tin  Oxide）等にｎ型不純物をドープするなどして形成され、１０３Ω〜１０８Ω程度の高い抵抗値を備えている。なお、他の構成要素および回路動作は図１の回路と同様であるので説明は省略する。
【０１２５】
これによれば、抵抗体３の抵抗値を変えることで、上記の回路の定電圧Ｖａを変動したと同じ状況となり、フォトセンサ５の感度を調整することができる。
【０１２６】
次に、図８および図９を参照して本実施形態の光量検出回路１００を例えばＬＣＤや有機ＥＬディスプレイと同一基板に作り込んだ場合の一例について説明する。
【０１２７】
図８（Ａ）は、ディスプレイの外観を示す一例であり、図８（Ｂ）は光量検出回路１００の検出フローを示す図である。
【０１２８】
図８（Ａ）のごとく、本実施形態の光量検出回路１００はＬＣＤや有機ＥＬディスプレイデバイス２０と同一基板上に設けられる。ディスプレイデバイス２０は、ガラスなどの絶縁基板１０上に表示画素３０を行列状に複数配置した表示領域２１を有する。そして、光量検出回路１００は、例えば表示領域２１の外側の四隅に配置される。
【０１２９】
基板上には、複数のドレイン線と、複数のゲート線が配置され、ドレイン線ＤＬとゲート線ＧＬのそれぞれの交点に対応して表示画素が配置される。詳細には、各表示画素３０は駆動用のＴＦＴのソースと接続しており、ＴＦＴのドレインおよびゲートがドレイン線ＤＬおよびゲート線ＧＬと接続している。
【０１３０】
そして表示領域２１側辺には、列側にドレイン線ＤＬを順次選択する水平方向走査回路（以降Ｈスキャナと称する）２２が、行側にゲート線ＧＬにゲート信号を送る垂直方向走査回路（以降Ｖスキャナと称する）２３が配置される。また、ゲート線ＧＬやドレイン線ＤＬ等へ入力される各種信号を伝達する図示しない配線は、基板１０の側縁に集められ、外部接続端子２４に接続される。
【０１３１】
そして、Ｖスキャナ２３は垂直スタート信号ＳＴＶによって複数のゲート線ＧＬから１本目のゲート線ＧＬを選択してゲート電圧を印加する。ゲート信号が印加されたゲート線ＧＬに接続されたＴＦＴは、全て導通状態（オン）となる。
【０１３２】
その間にＨスキャナ２２は所定のタイミングで、水平スタート信号ＳＴＨによって最初のドレイン線ＤＬを選択する。このように複数のドレイン線ＤＬから所定のドレイン線ＤＬを選択し、表示画素２１に走査信号を供給し、交点に位置する表示画素３０が発光する。
【０１３３】
Ｖスキャナ２３は、垂直クロックＣＫＶに応じて次のゲート線ＧＬに順次切り替えて選択し、Ｈスキャナ２２は、水平クロックＣＫＨに応じて次のドレイン線ＤＬに順次切り替えて選択する。このようにゲート線ＧＬおよびドレイン線ＤＬを順次走査することにより、表示領域２１に所定の画像が表示される。
【０１３４】
上記垂直クロックＣＫＶや水平クロックＣＫＨは、外部制御回路が出力する例えば３Ｖの振幅の低電圧クロックを電位変換回路によって昇圧することによって生成される。
【０１３５】
そして、本実施形態では、Ｖスキャナ２３の垂直スタート信号ＳＴＶを第１スイッチングトランジスタ１のＶpulseとして入力する（図８（Ｂ））。
【０１３６】
図９は光量検出回路１００の一部および表示画素３０の一部を説明する断面図である。
【０１３７】
光量検出回路１００は表示画素３０が配置される基板１０上に設けられ、表示領域２１と同等の光量を感知することができる。また、フォトセンサ５のソースとチャネルまたはドレインとチャネルの接合領域には光が直接入射する。つまり、フォトセンサ５は外光を直接的に受光することになる。したがって、フォトセンサ５により表示領域２１にあたる光量を感知して電流に変換し、表示領域２１の輝度を調節する例えばコントローラの制御が可能となる。コントローラは、フォトセンサ５からの出力電流Ｉｏｆｆの量に応じて室内が明るい場合又は屋外では表示領域２１を明るく、また周囲が暗い場合にはそれに応じた明るさにする。つまり、周囲が明るい場合には輝度を高くし、暗い場合には輝度を低くする。このようにして、周囲の光量に応じて自動的に輝度を調節することによって、視認性を高めつつも節電することができる。従って、光量検出回路１００により輝度をコントロールすることにより、特に有機ＥＬ素子などの自発光素子を用いたディスプレイデバイス２０においては、その発光素子の寿命を長くすることができる。
【０１３８】
図のごとく、光量検出回路１０と表示画素３０は、同一基板上に設けられる。尚、ここではフォトセンサ５のみ表示しているが、光量検出回路１０を構成する第１スイッチングトランジスタ１、第２スイッチングトランジスタ２および抵抗体となるＴＦＴ３も同様の構造である。
【０１３９】
表示画素３０も、フォトセンサ５と同様のＴＦＴを有する。すなわち、石英ガラス、無アルカリガラス等からなる絶縁性基板１０上にバッファ層となる絶縁膜（ＳｉＮ、ＳｉＯ２等）１４を設け、その上層にｐ−Ｓｉ膜からなる半導体層１１３を積層する。このｐ−Ｓｉ膜は、非晶質シリコン膜を積層し、レーザアニール等により再結晶化して形成してもよい。
【０１４０】
半導体層１１３上にはＳｉＮ、ＳｉＯ２等からなるゲート絶縁膜１２を積層し、その上にクロム（Ｃｒ）、モリブデン（Ｍｏ）などの高融点金属からなるゲート電極１１１を形成する。
【０１４１】
半導体層１１３には、ゲート電極１１１下方に位置し、真性又は実質真性となるチャネル１１３ｃが設けられる。また、チャネル１１３ｃの両側にはｎ＋型不純物の拡散領域であるソース１１３ｓおよびドレイン１１３ｄが設けられる。
【０１４２】
ゲート絶縁膜１２及びゲート電極１１１上の全面には、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＯ２膜の順に積層して層間絶縁膜１５を積層する。ゲート絶縁膜１２および層間絶縁膜１５には、ドレイン１１３ｄおよびソース１１３ｓに対応してコンタクトホールを設け、コンタクトホールにアルミニウム（Ａｌ）等の金属を充填してドレイン電極１１６およびソース電極１１８を設け、それぞれドレイン１１３ｄおよびソース１１３ｓにコンタクトさせる。
【０１４３】
尚、フォトセンサ５は図２と同様であるので説明は省略するが、フォトセンサ５および表示画素３０の層間絶縁膜１５上には、表示画素３０を平坦化するための平坦化絶縁膜１７が形成される。
【０１４４】
そして表示画素３０には、平坦化絶縁膜１７上に表示電極となるＩＴＯ（Indium  Tin  Oxide）等の透明電極１２０が設けられる。透明電極１２０は、平坦化絶縁膜１７に設けられたコンタクトホールによって、ソース電極１１８（またはドレイン電極１１６）に接続している。尚、図示は省略するが、透明電極１２０上に有機ＥＬ層および陰極が形成されて表示画素３０となる。
【０１４５】
このように本実施形態によれば、基板上に薄膜トランジスタを設けることにより構成されるディスプレイデバイス２０の製造プロセスを利用して、本実施形態の光量検出回路１００を同一基板に作り込むことができる。
【０１４６】
尚、図７のごとく抵抗体３を抵抗素子で形成する場合には、例えばｎ型不純物をドープしたポリシリコンあるいは、ＩＴＯのような透明電極材料で形成するとよい。その場合、特に不純物ドープのポリシリコンは光が当たることにより劣化し、抵抗値が小さくなってしまう。従って、このような場合には抵抗体３上を遮光するとよい。ＬＣＤや有機ＥＬディスプレイデバイス２０においては表示画素３０が配置される表示領域２１に遮光板（不
図示）が採用されるので、遮光板のパターンニングにより抵抗体３上を遮光できる。
【０１４７】
尚、本実施形態ではいわゆるトップゲート構造のＴＦＴについて説明したが、ゲート電極１１、ゲート絶縁膜１２、半導体層１３の積層順を逆にしたボトムゲート構造のＴＦＴであっても同様に実施できる。
【図面の簡単な説明】
【０１４８】
【図１】本発明の実施形態の光量検出回路を示す回路概要図である。
【図２】本発明の、（Ａ）フォトセンサの構造を示す断面図、（Ｂ）（Ｃ）フォトセンサのＩｄ−Ｖｇカーブを示す特性図である。
【図３】本発明の光量検出回路を説明する（Ａ）タイミングチャート、（Ｂ）特性図、（Ｃ）特性図である。
【図４】本発明の光量検出回路を説明する特性図である。
【図５】本発明の第１の実施形態の光量検出回路の他の構成を示す回路概要図である。
【図６】本発明の第１の実施形態の光量検出回路の他の構成を示す回路概要図である。
【図７】本発明の第２の実施形態の光量検出回路を示す回路概要図である。
【図８】本発明の光量検出回路を用いたディスプレイデバイスを説明する（Ａ）外観図、（Ｂ）検出フロー図である。
【図９】本発明の光量検出回路を用いたディスプレイデバイスを説明する断面図である。
【図１０】従来のフォトセンサを示す概要図である。
【符号の説明】
【０１４９】
１    第１スイッチングトランジスタ
２    第２スイッチングトランジスタ
３    抵抗体
５    フォトセンサ
１０  基板
１１、１１１  ゲート電極
１２  ゲート絶縁膜
１３、１１３  半導体層
１３ｓ、１１３ｓ  ソース
１３ｄ、１１３ｄ  ゲート
１３ｃ、１１３ｃ  チャネル
１３ＬＤ    ＬＤＤ領域
１４  バッファ層
１５  層間絶縁膜
１６、１１６  ドレイン電極
１８、１１８  ソース電極
２０    ディスプレイデバイス
２１    表示領域
２２    Ｈスキャナ
２３    Ｖスキャナ
３０    表示画素
１００  光量検出回路
１２０  透明電極
ＧＬ    ゲート線
ＤＬ    ドレイン線
Ｔ１    第１電源端子
Ｔ２    第２電源端子
Ｃ      容量
【図１】
2006029832.tif 000003
【図２】
2006029832.tif 000004
【図３】
2006029832.tif 000005
【図４】
2006029832.tif 000006
【図５】
2006029832.tif 000007
【図６】
2006029832.tif 000008
【図７】
2006029832.tif 000009
【図８】
2006029832.tif 000010
【図９】
2006029832.tif 000011
【図１０】
2006029832.tif 000012