(57)【要約】【課題】  入力信号減衰時の雑音特性の劣化が少なく、利得制御電圧対する利得制御特性に優れた可変利得増幅回路を提供する。【解決手段】  第１の増幅用トランジスタ１１０のコレクタとベース間に、バイパス回路１８０を設ける。第１の増幅用トランジスタ１１０をオフ状態とする入力信号減衰時に、バイパス回路１８０をオン状態として、ＲＦ信号をバイパスすることにより、第１の増幅用トランジスタ１１０がオフ状態のために発生する雑音の増加を抑える。また、利得制御用トランジスタ１１２のベースと接地間にダイオード１１７，１１８を設けることにより、制御電圧に対し急激に制御利得が変動することを防ぐ。【選択図】  図１
2006197227.tif 000002
【特許請求の範囲】
【請求項１】
第１の増幅用トランジスタのエミッタを接地し、コレクタを第２の増幅用トランジスタのエミッタに接続し、前記第２の増幅用トランジスタのベースを高周波接地し、前記第１の増幅用トランジスタのベースよりＲＦ信号を入力し、前記第２の増幅用トランジスタのコレクタから増幅されたＲＦ信号を出力する構成のカスコード増幅回路を有し、
前記第２の増幅用トランジスタのエミッタと第１の利得制御用トランジスタのエミッタを共通接続し、前記第１の利得制御用トランジスタのコレクタを電源に接続すると共に、前記第１の利得制御用トランジスタのベースに利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成の可変利得増幅回路であって、
前記第１の増幅用トランジスタのコレクタとベースの間に、少なくとも第１の電界効果トランジスタと結合容量とからなるバイパス回路を接続し、
前記バイパス回路は、第１のバイパス用電界効果トランジスタのドレインとソースの間のインピーダンスを前記第１のバイパス用電界効果トランジスタのゲートに加える電圧で制御することにより当該バイパス回路をオン／オフ状態にする構成であることを特徴とする可変利得増幅回路。
【請求項２】
請求項１記載の可変利得増幅回路において、
前記第１のバイパス用電界効果トランジスタのゲートにローレベルの制御電圧を印加して前記バイパス回路をオフ状態にしたときは、前記第１の増幅用トランジスタと前記第２の増幅用トランジスタとをオン状態とし、
前記第１のバイパス用電界効果トランジスタのゲートにハイレベルの制御電圧を印加して前記バイパス回路をオン状態にしたときは、前記第１の増幅用トランジスタをオフ状態とすると共に前記第２の増幅用トランジスタをオン状態とする、切り替え制御手段を設けたことを特徴とする可変利得増幅回路。
【請求項３】
請求項２記載の可変利得増幅回路において、
前記切り替え制御手段は、
前記第１の増幅用トランジスタのコレクタに、エミッタが接地された第１の切り替え用トランジスタのコレクタが共通接続され、
前記バイパス回路がオフ状態のときは、前記第１の増幅用トランジスタのベースにバイアス電圧を印加して前記第１の増幅用トランジスタをオン状態とすると共に、前記第１の切り替え用トランジスタのベースにはバイアス電圧を印加しないようにして前記第１の切り替え用トランジスタをオフ状態とし、
前記バイパス回路がオン状態のときは、前記第１の増幅用トランジスタのベースにバイアス電圧を印加しないようにして前記第１の増幅用トランジスタをオフ状態とすると共に、前記第１の切り替え用トランジスタのベースにバイアス電圧を印加して前記第１の切り替え用トランジスタをオン状態とすることにより、
前記バイパス回路がオン状態となった場合、前記第１の増幅用トランジスタに流れていたコレクタ電流を、前記第１の切り替え用トランジスタに流れるようにした構成を有することを特徴とする可変利得増幅回路。
【請求項４】
請求項１〜３のいずれか一項に記載の可変利得増幅回路において、
前記バイパス回路は、
第１のバイパス用電界効果トランジスタのソースと第２のバイパス用電界効果トランジスタのドレインを接続し、前記第１のバイパス用電界効果トランジスタのドレインと前記第２のバイパス用電界効果トランジスタのソースの間のインピーダンスを前記第１および第２のバイパス用電界効果トランジスタのゲートに加える電圧で制御することで、当該バイパス回路をオン／オフ状態にする構成であり、
前記第１のバイパス用電界効果トランジスタのソースと前記第２のバイパス用電界効果トランジスタのドレインの接続点に、ソースを高周波接地した第１の接地用電界効果トランジスタのドレインを接続すると共に、
前記第１および第２のバイパス用電界効果トランジスタがオフ状態のときは、前記第１の接地用電界効果トランジスタのゲートにハイレベルの電圧を印加し、前記第１の接地用電界効果トランジスタをオン状態として前記第１のバイパス用電界効果トランジスタのソースと前記第２のバイパス用電界効果トランジスタのドレインの接続点を高周波接地し、
前記第１および第２のバイパス用電界効果トランジスタがオン状態のときは、前記第１の接地用電界効果トランジスタのゲートにローレベルの電圧を印加し、前記第１の接地用電界効果トランジスタをオフ状態とする構成を有することを特徴とする可変利得増幅回路。
【請求項５】
第１の増幅用トランジスタのエミッタが接地され、コレクタが第２の増幅用トランジスタのエミッタに接続され、前記第２の増幅用トランジスタのベースが高周波接地され、前記第１の増幅用トランジスタのベースからＲＦ信号を入力し、前記第２の増幅用トランジスタのコレクタから、増幅されたＲＦ信号を出力する構成のカスコード増幅回路を有し、
前記第２の増幅用トランジスタのエミッタと第１の利得制御用トランジスタのエミッタが共通接続され、前記第１の利得制御用トランジスタのコレクタを電源に接続すると共に、前記第１の利得制御用トランジスタのベースに制御電圧変換回路を介して利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成の可変利得増幅回路であって、
前記制御電圧変換回路は少なくとも非線形素子を含む構成であると共に、前記制御電圧変換回路に印加された制御電圧は、前記非線形素子の非線形特性により変換されて前記第１の利得制御用トランジスタのベースに印加される構成であり、
前記第２の増幅用トランジスタのバイアス回路を、少なくとも前記制御電圧変換回路と同一の非線形素子を含んだ構成としたことを特徴とする可変利得増幅回路。
【請求項６】
請求項１〜４のいずれか一項に記載の可変利得増幅回路において、
前記第１の利得制御用トランジスタのベースに、制御電圧変換回路を介して利得制御電圧を印加して、前記カスコード増幅回路の利得を可変する構成であり、
前記制御電圧変換回路は少なくとも非線形素子を含む構成であると共に、前記制御電圧変換回路に印加された制御電圧は、前記非線形素子の非線形特性により変換されて前記第１の利得制御用トランジスタのベースに印加される構成であり、
前記第２の増幅用トランジスタのベースのバイアス回路を、少なくとも前記制御電圧変換回路と同一の非線形素子を含んだ構成としたことを特徴とする可変利得増幅回路。
【請求項７】
請求項１〜６のいずれか一項に記載の可変利得増幅回路において、
少なくとも前記第１の増幅用トランジスタと前記第２の増幅用トランジスタと前記第１の利得制御用トランジスタを含む能動素子が、同一半導体上に集積化されたことを特徴とする可変利得増幅回路。
【請求項８】
無線周波信号を受信信号レベルにより増幅あるいは減衰させて出力する可変利得増幅回路と、
前記可変利得増幅回路より出力された無線周波信号を局部発振信号により中間周波信号に周波数変換出力するミクサ回路と、
前記ミクサ回路より出力された中間周波信号を復調する復調回路とを有する受信機であって、
前記可変利得増幅回路に、少なくとも、請求項１〜７のいずれか一項に記載の可変利得増幅回路を用いたことを特徴とする受信機。
【請求項９】
信号を変調する変調回路と、
前記変調回路において変調出力される中間周波信号を、局部発振信号により無線周波信号に周波数変換出力するミクサ回路と、
前記ミクサ回路より出力された無線周波信号を所望の信号レベルに増幅する可変利得増幅回路とを有する送信機であって、
前記可変利得増幅回路に、少なくとも、請求項１〜７のいずれか一項に記載の可変利得増幅回路を用いたことを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波信号（ＲＦ信号）の利得を可変に増幅する可変利得増幅回路および可変利得増幅回路を用いた受信機や送信機に関する。
【背景技術】
【０００２】
本発明者が本発明の前提として検討した技術として、可変利得増幅回路に関しては、一例として図８に示すような構成のものが考えられる。図８に示す前提技術の可変利得増幅回路１００は、移動体通信システムにおいて、基地局からの変調されたＲＦ信号をセルラ電話において受信を行う受信部の初段に用いられる低雑音増幅回路の一例を示したものである。この可変利得増幅回路に入力されるＲＦ信号周波数は８００ＭＨｚ帯のＲＦ信号であり、電源電圧は２.７Ｖである。
【０００３】
可変利得増幅回路１００は、ＲＦ信号入力端子１０１と、ＲＦ信号出力端子１０２と、増幅回路の電源端子１０３と、利得制御端子１０４と、入力減衰制御端子１０５と、接地容量１０６，１１３と、結合容量４０１と、第１の増幅用トランジスタ１１０と、第２の増幅用トランジスタ１１１と、利得制御用トランジスタ１１２と、バイアス用トランジスタ１３０と、ＲＦ信号減衰用電界効果トランジスタ４００と、入力整合回路１６０と、出力整合回路１７０と、バイアス抵抗１３４，１３５，４０３，４０４，４０５と、電流調整用抵抗１３２と、制御電圧印加抵抗１１９，４０２とから構成されている。入力整合回路１６０は、インダクタ１６１と、容量１６２，１６３とより構成され、出力整合回路１７０は、インダクタ１７１と、容量１７２とより構成される。
【０００４】
第１の増幅用トランジスタ１１０は、エミッタを接地し、ベースを、入力整合回路１６０を介してＲＦ信号入力端子１０１に接続すると共に、バイアス抵抗１３５，１３４を介してバイアス用トランジスタ１３０のベースに接続する。
【０００５】
バイアス用トランジスタ１３０は、エミッタを接地し、コレクタを、バイアス抵抗１３４とバイアス抵抗１３５の接続点と共通接続すると共に、電流調整用抵抗１３２を介して電源端子１０３に接続する。これにより、第１の増幅用トランジスタ１１０とバイアス用トランジスタ１３０は、カレントミラー回路を構成し、第１の増幅用トランジスタ１１０に流れるコレクタ電流を、電流調整用抵抗１３２により調整する。
【０００６】
また、第２の増幅用トランジスタ１１１は、エミッタを第１の増幅用トランジスタ１１０のコレクタに接続し、ベースを、接地容量１１３により高周波接地すると共に、電源端子１０３と接地間に直列接続されたバイアス抵抗４０４とバイアス抵抗４０５の接続点に接続し、コレクタを出力整合回路１７０を介してＲＦ信号出力端子１０２に接続する。これにより、第１の増幅用トランジスタ１１０と第２の増幅用トランジスタ１１１はカスコード接続の増幅回路を構成する。
【０００７】
また、利得制御用トランジスタ１１２は、エミッタを第１の増幅用トランジスタ１１０のコレクタと第２の増幅用トランジスタ１１１のエミッタの接続点に接続し、コレクタを電源端子１０３に接続し、ベースを制御電圧印加抵抗１１９を介して利得制御端子１０４に接続する。これにより、第２の増幅用トランジスタ１１１と利得制御用トランジスタ１１２は差動回路を構成する。この差動回路で、利得制御用トランジスタ１１２のコレクタ電流と第２の増幅用トランジスタ１１１のコレクタ電流の和が第１の増幅用トランジスタ１１０に流れると共に、利得制御端子１０４に印加する制御電圧（利得制御電圧とも称する）により、これらのコレクタ電流の比を調整することが可能となる。
【０００８】
また、ＲＦ信号減衰用電界効果トランジスタ４００は、ソースが接地され、ドレインとソース間にバイアス抵抗４０３を並列に接続し、ドレインを、結合容量４０１を介して第１の増幅用トランジスタ１１０のベースに接続し、ベースを、制御電圧印加抵抗４０２を介して入力減衰制御端子１０５に接続する。
【０００９】
以上の構成とすることにより、可変利得増幅回路１００は、ＲＦ信号入力端子１０１に入力されたＲＦ信号を、入力整合回路１６０を介して第１の増幅用トランジスタ１１０と第２の増幅用トランジスタ１１１により増幅し、増幅されたＲＦ信号が、出力整合回路１７０を介してＲＦ信号出力端子１０２に出力される。
【００１０】
さらに、利得制御端子１０４に印加される制御電圧により第２の増幅用トランジスタ１１１に流れるコレクタ電流が調整できるので、増幅における利得制御が可能である。第２の増幅用トランジスタ１１１と利得制御用トランジスタ１１２は差動回路構成であるため、利得制御端子１０４に印加される制御電圧が第２の増幅用トランジスタ１１１のベースのバイアス電圧より低い場合、利得制御用トランジスタ１１２に流れる電流が減少し、第２の増幅用トランジスタ１１１に流れる電流が増加するため、第２の増幅用トランジスタ１１１の利得は上昇する。逆に前記制御電圧が第２の増幅用トランジスタ１１１のベースのバイアス電圧より高い場合、利得制御用トランジスタ１１２に流れる電流が増加し、第２の増幅用トランジスタ１１１に流れる電流が減少するため、第２の増幅用トランジスタ１１１の利得は低くなる。
【００１１】
また、ＲＦ信号入力端子１０１に入力されるＲＦ信号が強（大）信号レベルの場合、入力減衰制御端子１０５にハイレベルの制御電圧を印加して、ＲＦ信号減衰用電界効果トランジスタ４００をオン状態とすることにより、ＲＦ信号減衰を行う。すなわち、ＲＦ信号減衰用電界効果トランジスタ４００をオン状態とすることにより、第１の増幅用トランジスタ１１０のベースが接地容量４０１を介して接地されるので、第１の増幅用トランジスタ１１０のベースに入力されるＲＦ信号が減衰される。そのため、第１の増幅用トランジスタ１１０および第２の増幅用トランジスタ１１１が飽和することを防いでいる。
【００１２】
特許文献１には、利得を可変に増幅する回路について記載されている。
【特許文献１】特開２００１−１１１３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、前記前提技術の可変利得増幅回路（１００）では、ＲＦ信号入力端子（１０１）に入力されるＲＦ信号が強信号レベルで前記ＲＦ信号減衰を行う場合、ＲＦ信号減衰用電界効果トランジスタ（４００）で一旦減衰されたＲＦ信号が、第１の増幅用トランジスタ（１１０）と第２の増幅用トランジスタ（１１１）により増幅される構成である。そのため、ＲＦ信号減衰用電界効果トランジスタ（４００）での減衰により発生した雑音も第１の増幅用トランジスタ（１１０）と第２の増幅用トランジスタ（１１１）により増幅されて増加するので、ＲＦ信号減衰時の当該可変利得増幅回路の雑音特性（ＮＦ特性）がＲＦ信号の減衰量に比較して悪いという問題を有している。そして、前記前提技術の可変利得増幅回路を例えばセルラ電話の受信回路の初段の低雑音増幅回路に用いた場合、入力されたＲＦ信号が強信号レベルで前記ＲＦ信号減衰を行った場合に、受信性能が劣化するという問題を有していた。
【００１４】
さらに、利得制御端子（１０４）に印加される制御電圧により第２の増幅用トランジスタ（１１１）と利得制御用トランジスタ（１１２）のコレクタ電流を調整することによって前記利得制御を行う場合、制御電圧に対し、利得制御用トランジスタ（１１２）のベースに流れるベース電流は指数関数的に増加する。そのため、これに対応してコレクタ電流も指数関数的に増加するので、第２の増幅用トランジスタ（１１１）の利得も前記制御電圧の変化に対し急激に変わることから、前記前提技術の可変利得増幅回路を例えば前記セルラ電話の受信回路の初段の低雑音増幅回路に用いた場合、前記制御電圧に対し利得の変化の感度が大きいため、利得制御が困難であるという問題を有していた。
【００１５】
本発明は以上のような問題に鑑みてなされたものであり、その目的は、前記ＲＦ信号減衰時の雑音特性の悪化および利得制御電圧に対し利得感度が高く利得制御が困難であるという問題を解決して、入力信号減衰時の雑音特性の劣化が少なく、利得制御電圧に対する利得制御特性に優れた可変利得増幅回路を得られる技術を提供することにある。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、前記課題を解決するための手段として、以下のような特徴を有するものである。なお、ここでは、本発明の特徴を分かり易くするために、前記図８に示す前提技術の可変利得増幅回路と比較して説明する。
【００１７】
（１）  本発明において、前記課題であるＲＦ信号減衰時の雑音特性の悪化を解決するための第１の手段は、前記前提技術の可変利得増幅回路では強信号レベル入力時にＲＦ信号減衰用電界効果トランジスタ４００を用いて入力されたＲＦ信号を接地することで減衰していたのに対し、以下のような特徴を有する。第１の手段は、前記前提技術の構成に対して、バイパス回路を構成するバイパス用電界効果トランジスタと、切り替え制御手段を構成する切り替え用トランジスタとを有する。第１の手段は、第１の増幅用トランジスタ（１１０）のコレクタとベース間に、前記バイパス用電界効果トランジスタのドレインとソースを、結合容量を介して接続し、ゲートを、制御電圧印加抵抗を介して利得制御端子（１０４）に接続すると共に、前記切り替え用トランジスタのコレクタを、第１の増幅用トランジスタ（１１０）のコレクタに接続し、エミッタを接地する構成とする。
【００１８】
本構成で、ＲＦ信号入力端子（１０１）に入力されるＲＦ信号が弱（小）信号レベルの場合は、前記バイパス用電界効果トランジスタのゲートにローレベルの制御電圧を印加して前記バイパス用電界効果トランジスタをオフ状態とすると共に、前記切り替え用トランジスタのベースにバイアス電圧を印加せずにオフ状態とする構成とした。この場合、前記バイパス用電界効果トランジスタおよび切り替え用トランジスタはどちらもオフ状態であるため、これらを接続した影響を無視することができるので、ＲＦ信号入力端子（１０１）に入力されたＲＦ信号は、第１の増幅用トランジスタ（１１０）と第２の増幅用トランジスタ（１１１）により増幅されてＲＦ信号出力端子（１０２）より出力される。
【００１９】
また、ＲＦ信号入力端子（１０１）に入力されるＲＦ信号が強（大）信号レベルの場合は、前記バイパス用電界効果トランジスタのゲートにハイレベルの制御電圧を印加して前記バイパス用電界効果トランジスタをオン状態とし、第１の増幅用トランジスタ（１１０）に印加するバイアス電圧を印加しないようにして第１の増幅用トランジスタ（１１０）をオフ状態とすると共に、前記切り替え用トランジスタのベースにバイアス電圧を印加することとする。これにより、弱信号レベル入力時に第１の増幅用トランジスタ（１１０）に流れていたコレクタ電流を強信号レベル時に前記切り替え用トランジスタに流れる構成とした。
【００２０】
上記構成とすることにより、第１の手段では、強信号レベル時に入力されたＲＦ信号は、第１の増幅用トランジスタ（１１０）がオフ状態となっているため、第１の増幅用トランジスタ（１１０）では増幅されず前記バイパス用電界効果トランジスタを介して第２の増幅用トランジスタ（１１１）のエミッタに入力され増幅されてＲＦ信号出力端子（１０２）より出力される。このとき、前記バイパス用電界効果トランジスタでは入力されたＲＦ信号はほとんど減衰されずに、第２の増幅用トランジスタ（１１１）のエミッタに入力される。そのため、前記バイパス用電界効果トランジスタで生じる雑音レベルも小さく、さらに第２の増幅用トランジスタ（１１１）のみで増幅されるため、前記バイパス用電界効果トランジスタで生じた雑音が第２の増幅用トランジスタ（１１１）で増幅されるレベルも小さいので、ＲＦ信号減衰時の雑音特性の悪化を小さくすることができる。
【００２１】
（２）  次に前記ＲＦ信号減衰時の雑音特性の悪化を解決するための第２の手段は、前記第１の手段において、前記バイパス用電界効果トランジスタに対し、以下のような特徴を有する。第２の手段は、第１のバイパス用電界効果トランジスタと第２のバイパス用電界効果トランジスタとを直列接続した構成のバイパス回路を用いる。それと共に、第１のバイパス用電界効果トランジスタと第２のバイパス用電界効果トランジスタの接続点に、ソースが高周波接地された第１の接地用電界効果トランジスタのドレインを接続した構成とする。本構成で、第１と第２のバイパス用電界効果トランジスタがオフ状態のときは、第１の接地用電界効果トランジスタのゲートにハイレベルの電圧を印加して、第１の接地用電界効果トランジスタをオン状態にし、第１と第２のバイパス用電界効果トランジスタの接続点を高周波接地し、第１と第２のバイパス用電界効果トランジスタがオン状態のときは、第１の接地用電界効果トランジスタのゲートにローレベルの電圧を印加して、第１の接地用電界効果トランジスタをオフ状態とする構成とした。
【００２２】
上記構成とすることにより、第１と第２のバイパス用電界効果トランジスタがオフ状態で第１の増幅用トランジスタ（１１０）がオン状態のときに第１と第２のバイパス用電界効果トランジスタの接続点が接地される。そのため、オフ状態のバイパス用電界効果トランジスタを介して第１の増幅用トランジスタ（１１０）のコレクタからベースへのへの帰還が抑えられるので、この帰還により発生する寄生発振を抑えることや本可変利得増幅回路の安定性の向上を図ることができる。
【００２３】
（３）  次に前記利得制御電圧に対し利得感度が高く利得制御が困難であるという問題を解決するための第１の手段は、前記前提技術の可変利得増幅回路（１００）での利得制御用トランジスタ（１１２）に対し、以下の特徴を有する。第１の手段は、利得制御用トランジスタ（１１２）のベースと接地間に、制御電圧変換回路として、少なくとも、ダイオードなどの非線形素子を直列接続した、第１のダイオードの直列接続体を設けた構成とする。本構成で、利得制御用トランジスタ（１１２）のベースに対しては前記第１のダイオードの順方向電圧に対応する電圧が印加されるようにすると共に、これに対応して第２の増幅用トランジスタ（１１１）のベースと接地間にも、第２のダイオードの直列接続体を設けた構成とし、第２の増幅用トランジスタ（１１１）のベースに対しても前記第２のダイオードの順方向電圧に対応する電圧を印加する構成とした。
【００２４】
上記構成とすることにより、前記第１のダイオードの順方向電圧は、ダイオードに流れる順方向電流に対し対数的な増加であるので、利得制御端子（１０４）に印加された利得制御電圧に対し、第２の増幅用トランジスタ（１１１）のベースに印加されるバイアス電圧は対数的（対数関数的な増加）となる。利得制御用トランジスタ（１１２）のベースに流れるベース電流は指数関数的に増加する傾向にあるので、第２の増幅用トランジスタ（１１１）に印加されるベース電圧が前記対数関数的に増加することで、これらが相殺しあう。そのため、利得制御端子（１０４）に印加される利得制御電圧に対し、利得制御用トランジスタ（１１２）のベースに流れるベース電流が指数関数的に変化することによる急激な利得変化を抑えることができる。
【００２５】
さらに、利得制御用トランジスタ（１１２）のベースバイアスに前記第１のダイオードの直列接続体を用いたことにより、ダイオードの温度変動により順方向電圧が変動することによる利得制御電圧に対する利得特性が変わるため、利得制御用トランジスタ（１１２）と差動回路構成である第２の増幅用トランジスタ（１１１）にもベースと接地間に前記第２のダイオードの直列接続体を用いることで、利得制御用トランジスタ（１１２）のバイアスの温度変動を第２の増幅用トランジスタ（１１１）のベースバイアスの温度変動で打ち消すことができる。したがって、前記温度変動に対しても安定な利得制御回路を得ることができる。
【発明の効果】
【００２６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、強信号レベル入力時でのＲＦ信号減衰時の雑音特性の劣化が少なく、利得制御電圧に対し急激な利得変化が小さく、直線的な利得変化を示す利得特性の可変利得増幅回路が得られる。それと共にこの回路を受信機ならびに送信機に用いることにより、ＲＦ信号減衰時の雑音特性の劣化に係わる受信性能および送信性能に優れた受信機ならびに送信機を得ることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。
【００２８】
本実施の形態では、ＲＦ信号減衰時の雑音特性の劣化を抑えることを目的として、ＲＦ信号減衰時にバイパス回路を用いてＲＦ信号をバイパスする構成とすることにより、簡易な構成で集積化しやすい構成とした。また、利得制御電圧に対する急激な利得変化を抑える目的についても、ダイオードの順方向電圧特性を利用することで、簡易な構成で集積化しやすい構成とした。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１における可変利得増幅回路１０の構成を示す回路図である。
【００３０】
可変利得増幅回路１０は、ＲＦ信号入力端子１０１と、ＲＦ信号出力端子１０２と、増幅回路の電源端子１０３と、利得制御端子１０４と、入力減衰制御端子１０５と、接地容量１０６，１１３と、第１の増幅用トランジスタ１１０と、第２の増幅用トランジスタ１１１と、利得制御用トランジスタ１１２と、バイアス用トランジスタ１３０，１４０と、切り替え用トランジスタ１４１と、スイッチング用電界効果トランジスタ１３１，１４２と、入力整合回路１６０と、出力整合回路１７０と、バイパス回路１８０と、反転回路１９０と、ダイオード１１４，１１５，１１７，１１８と、バイアス抵抗１１６，１３４，１３５，１４５，１４６と、電流調整用抵抗１３２，１４３と、利得制御調整抵抗１２０と、ゲート保護抵抗１３３，１４４と、制御電圧印加抵抗１１９とから構成されている。入力整合回路１６０は、インダクタ１６１と、容量１６２，１６３より構成されている。出力整合回路１７０は、インダクタ１７１と容量１７２より構成されている。バイパス回路１８０は、バイパス用電界効果トランジスタ１８１と、ゲート保護抵抗１８２と、結合容量１８３とより構成されている。反転回路１９０は、反転用電界効果トランジスタ１９１と、反転用抵抗１９２と、ゲート保護抵抗１９３とにより構成されている。その他、前記図８の前提技術に対応する同一符号の部分については説明を省略する。
【００３１】
図１において、実施の形態１の可変増幅回路１０は、第１の増幅用トランジスタ１１０のコレクタとベース間に、バイパス回路１８０を並列接続すると共に、第１の増幅用トランジスタ１１０のコレクタに、切り替え用トランジスタ１４１のコレクタを接続する。切り替え用トランジスタ１４１は、エミッタを接地すると共に、ベースを、バイアス抵抗１４６とバイアス抵抗１４５を介してバイアス用トランジスタ１４０のベースに接続する。バイアス用トランジスタ１４０は、エミッタを接地し、コレクタを、バイアス抵抗１４６とバイアス抵抗１４５の接続点と共通接続すると共に、スイッチング用電界効果トランジスタ１４２のソースに接続する。スイッチング用電界効果トランジスタ１４２は、ドレインを、電流調整用抵抗１４３を介して電源端子１０３に接続すると共に、ゲートを、ゲート保護抵抗１４４を介して入力減衰制御端子１０５に接続する。さらに、バイアス用トランジスタ１３０のコレクタと電流調整用抵抗１３２の接続点間にスイッチング用電界効果トランジスタ１３１を挿入すると共に、スイッチング用電界効果トランジスタ１３１のゲートを、ゲート保護抵抗１３３を介して反転回路１９０に接続する。
【００３２】
さらに、第２の増幅用トランジスタ１１１のベースと接地間に、２つのダイオード１１４，１１５の直列接続体を接続すると共に、利得制御用トランジスタ１１２のベースと接地間に、利得制御調整抵抗１２０と２つのダイオード１１７，１１８の直列接続体が接続される。
【００３３】
また、バイパス回路１８０は、入力減衰制御端子１０５からの制御電圧を、ゲート保護抵抗１８２を介してバイパス用電界効果トランジスタ１８１のゲートに印加することにより、第１の増幅用トランジスタ１１０のベースとコレクタの間を、結合容量１８３を介してＲＦ信号をバイパスする。
【００３４】
さらに、反転回路１９０は、入力減衰制御端子１０５からの制御電圧を、ゲート保護抵抗１９３を介して反転用電界効果トランジスタ１９１のゲートに印加することにより、反転用電界効果トランジスタ１９１のドレインからは、入力減衰制御端子１０５からの制御電圧を反転した制御信号が出力される。
【００３５】
次に以上の構成の可変利得増幅回路１０について、入力減衰制御端子１０５に印加される制御電圧に係わる動作を説明する。可変利得増幅回路１０の後段の回路における処理結果をもとに、入力減衰制御端子１０５と利得制御端子１０４へそれぞれ制御電圧が入力されることにより、ＲＦ信号減衰の制御および利得制御が行われる。
【００３６】
まず、ＲＦ信号入力端子１０１に弱信号レベルのＲＦ信号が入力された場合におけるＲＦ信号減衰を行わない場合（入力減衰オフ時）についての動作を説明する。この場合、入力減衰制御端子１０５にローレベルの制御電圧が印加され、反転回路１９０の反転用電界効果トランジスタ１９１はオフ状態となる。そのため、電源端子１０３からの電源電圧が反転用抵抗１９２とゲート保護抵抗１３３を介してスイッチング用電界効果トランジスタ１３１のゲートに印加される。この印加電圧によりスイッチング用電界効果トランジスタ１３１はオン状態となるので、バイアス用トランジスタ１３０のコレクタに電源電圧が電流調整用抵抗１３２を介して印加され、バイアス用トランジスタ１３０がオン状態となる。そしてまた、第１の増幅用トランジスタ１１０のベースにバイアス電流がバイアス抵抗１３５を介して供給され、第１の増幅用トランジスタ１１０はオン状態となる。
【００３７】
さらに、入力減衰制御端子１０５にローレベルの制御電圧が印加されたことで、バイパス回路１８０のバイパス用電界効果トランジスタ１８１のゲートには、ゲート保護抵抗１８２を介してローレベルの制御電圧が印加される。そのため、バイパス用電界効果トランジスタ１８１はオフ状態となり、バイパス回路１８０はＲＦ信号のバイパス動作を行わない。そのため、ＲＦ信号入力端子１０１より入力されたＲＦ信号は、入力整合回路１６０を介して第１の増幅用トランジスタ１１０のベースに入力される。
【００３８】
さらに、入力減衰制御端子１０５に印加されたローレベルの制御電圧により、ゲート保護抵抗１４４を介してスイッチング用電界効果トランジスタ１４２のゲートにローレベルの制御電圧が印加される。そのため、スイッチング用電界効果トランジスタ１４２はオフ状態となり、バイアス用トランジスタ１４０のコレクタには電源電圧が印加されずバイアス用トランジスタ１４０はオフ状態となり、バイアス抵抗１４６を介して、切り替え用トランジスタ１４１のベースにバイアス電流が供給されないため、切り替え用トランジスタ１４１はオフ状態となる。
【００３９】
以上のように、入力減衰制御端子１０５にローレベルの制御電圧が印加された場合、第１の増幅用トランジスタ１１０はオン状態に、バイパス回路１８０と切り替え用トランジスタ１４１はオフ状態になる。そして、ＲＦ信号入力端子１０１より入力されたＲＦ信号は、入力整合回路１６０を介して第１の増幅用トランジスタ１１０のベースに入力され、第１の増幅用トランジスタ１１０においてＲＦ信号が増幅され、第２の増幅用トランジスタ１１１のエミッタに出力される。第２の増幅用トランジスタ１１１では第１の増幅用トランジスタ１１０で増幅されたＲＦ信号が更に増幅され、出力整合回路１７０を介してＲＦ信号出力端子１０２より出力される。
【００４０】
次に、ＲＦ信号入力端子１０１に強信号レベルのＲＦ信号が入力された場合におけるＲＦ信号減衰を行う場合（入力減衰オン時）についての動作を説明する。この場合、入力減衰制御端子１０５にハイレベルの制御電圧が印加され、反転回路１９０の反転用電界効果トランジスタ１９１はオン状態となる。そのため、反転用抵抗１９２の電圧降下によりローレベルの電圧がゲート保護抵抗１３３を介してスイッチング用電界効果トランジスタ１３１のゲートに印加される。このローレベルの電圧によりスイッチング用電界効果トランジスタ１３１はオフ状態となるので、バイアス用トランジスタ１３０のコレクタに電源電圧が印加されず、バイアス用トランジスタ１３０がオフ状態となり、第１の増幅用トランジスタ１１０のベースにバイアス電流が供給されず、第１の増幅用トランジスタ１１０はオフ状態となる。
【００４１】
さらに、入力減衰制御端子１０５にハイレベルの制御電圧が印加されたことで、バイパス回路１８０のバイパス用電界効果トランジスタ１８１のゲートには、ゲート保護抵抗１８２を介してハイレベルの制御電圧が印加される。そのため、バイパス用電界効果トランジスタ１８１はオン状態となり、ＲＦ信号入力端子１０１より入力されたＲＦ信号は、入力整合回路１６０を介してバイパス回路１８０で第１の増幅用トランジスタ１１０をバイパスして第２の増幅用トランジスタ１１１のエミッタに出力される。
【００４２】
さらに、入力減衰制御端子１０５に印加されたハイレベルの制御電圧により、ゲート保護抵抗１４４を介してスイッチング用電界効果トランジスタ１４２のゲートにハイレベルの制御電圧が印加されるため、スイッチング用電界効果トランジスタ１４２はオン状態となる。そして、バイアス用トランジスタ１４０のコレクタには電流調整用抵抗１４３を介して電源電圧が印加されバイアス用トランジスタ１４０はオン状態となる。そして、バイアス抵抗１４６を介し、切り替え用トランジスタ１４１のベースにバイアス電流が供給され、切り替え用トランジスタ１４１はオン状態となる。
【００４３】
以上のように、入力減衰制御端子１０５にハイレベルの制御電圧が印加された場合、第１の増幅用トランジスタ１１０はオフ状態に、バイパス回路１８０と切り替え用トランジスタ１４１はオン状態になる。そして、ＲＦ信号入力端子１０１より入力されたＲＦ信号は、入力整合回路１６０を介してバイパス回路１８０でバイパスされて第２の増幅用トランジスタ１１１のエミッタに出力され第２の増幅用トランジスタ１１１においてＲＦ信号が増幅され、出力整合回路１７０を介してＲＦ信号出力端子１０２より出力される。
【００４４】
このとき、第１の増幅用トランジスタ１１０に流れていたコレクタ電流が切り替え用トランジスタ１４１に流れる構成となるので、第２の増幅用トランジスタ１１１と利得制御用トランジスタ１１２に流れるコレクタ電流の和は、入力減衰制御端子１０５の印加電圧によらず一定となる。
【００４５】
以上のことから、入力減衰制御端子１０５にハイレベルの制御電圧が印加された場合は、第１の増幅用トランジスタ１１０をオフ状態にしてバイパス回路１８０によりＲＦ信号をバイパスするため、入力減衰制御端子１０５にローレベルの制御電圧が印加された場合に比べＲＦ信号が減衰されてＲＦ信号出力端子１０２から出力される。
【００４６】
このような構成とすることにより、強信号レベル時のＲＦ信号減衰時は、バイパス用電界効果トランジスタ１８１で、入力されたＲＦ信号をほとんど減衰を行わずに、第２の増幅用トランジスタ１１１のエミッタに入力されるので、バイパス用電界効果トランジスタ１８１で生じる雑音レベルも小さくすることができる。さらにこのＲＦ信号は第２の増幅用トランジスタ１１１のみで増幅されるため、バイパス用電界効果トランジスタ１８１で生じた雑音が第２の増幅用トランジスタ１１１で増幅されるレベルも小さい。したがって、ＲＦ信号減衰時の雑音特性の悪化を小さくすることができる。
【００４７】
次に、以上の可変利得増幅回路１０について、利得制御端子１０４に印加される制御電圧に係わる動作を説明する。
【００４８】
第２の増幅用トランジスタ１１１と利得制御用トランジスタ１１２とは差動回路構成であるため、利得制御端子１０４に印加される制御電圧が第２の増幅用トランジスタ１１１のベースのバイアス電圧より低い場合、利得制御用トランジスタ１１２に流れる電流が減少し、第２の増幅用トランジスタ１１１に流れる電流が増加するため、第２の増幅用トランジスタ１１１の利得は上昇する。逆に利得制御端子１０４に印加される制御電圧が第２の増幅用トランジスタ１１１のベースのバイアス電圧より高い場合、利得制御用トランジスタ１１２に流れる電流が増加し、第２の増幅用トランジスタ１１１に流れる電流が減少するため、第２の増幅用トランジスタ１１１の利得は低くなるので、利得制御端子１０４に印加される制御電圧により利得制御が可能となる。
【００４９】
また、利得制御用トランジスタ１１２のベースと接地間に、ダイオード１１７，１１８の直列接続体を設ける構成により、利得制御用トランジスタ１１２のベースに印加される制御電圧が対数的に加えられる。これにより、利得制御用トランジスタ１１２のベースに印加される制御電圧に対し急激に増加するベース電流の増加を抑え、利得制御端子１０４に印加される制御電圧に対し、第２の増幅用トランジスタ１１１の急激な利得変化を抑えることができる。利得制御調整抵抗１１７は、利得制御の調整用である。なお、本例では２つのダイオードからなる直列接続体をそれぞれ設けたが、３つ以上からなる直列接続体を設けた形態としてもよい。
【００５０】
さらに、第２の増幅用トランジスタ１１１のベースと接地間にも、ダイオード１１４，１１５の直列接続体を対応して設けた構成により、ダイオード１１７等のダイオードの温度変動による利得制御電圧に対する利得特性の変動を抑えることができるので、温度変動に対しても安定な利得制御回路１０を得ることができる。
【００５１】
なお、バイパス回路１８０を中心とする部分と、ダイオードの直列接続体の部分とを、一方のみ設けた形態も可能である。
【００５２】
（実施の形態２）
次に、図２は、本発明の実施の形態２における可変利得増幅回路１０の構成を示す回路図である。図２により、実施の形態２の可変利得増幅回路１０の構成および動作の一例を説明する。実施の形態２では、実施の形態１におけるバイパス回路１８０の代わりに、バイパス回路２００が設けられている構成である。その他、前記図１に対応する同一符号の部分については説明を省略する。
【００５３】
バイパス回路２００は、バイパス用電界効果トランジスタ２０１，２０２と、接地用電界効果トランジスタ２０３と、結合容量２０４と、接地容量２０５と、ゲート保護抵抗２０６，２０７，２０８とにより構成されている。
【００５４】
図２において、バイパス回路２００で、第１のバイパス用電界効果トランジスタ２０１のソースと第２のバイパス用電界効果トランジスタ２０２のドレインと接地用電界効果トランジスタ２０３のドレインを接続する。そして、第１のバイパス用電界効果トランジスタ２０１のドレインを結合容量２０４を介して第１の増幅用トランジスタ１１０のコレクタに、第２のバイパス用電界効果トランジスタ２０２のソースを第１の増幅用トランジスタ１１０のベースに、それぞれ接続する。さらに、接地用電界効果トランジスタ２０３のソースを、接地容量２０５を介して接地すると共に、第１のバイパス用電界効果トランジスタ２０１と第２のバイパス用電界効果トランジスタ２０２のゲートを、それぞれゲート保護抵抗２０６，２０７を介して入力減衰制御端子１０５に接続し、また接地用電界効果トランジスタ２０３のゲートを、ゲート保護抵抗２０８を介して反転回路１９０に接続する。
【００５５】
以上の構成は、前記実施の形態１と比較して、ＲＦ信号が弱信号レベル時でのバイパス回路２００のオフ状態、すなわち、２つのバイパス用電界効果トランジスタ２０１，２０２がオフ状態で接地用電界効果トランジスタ２０３がオン状態のときに、２つのバイパス用電界効果トランジスタ２０１，２０２の接続点が接地される。またＲＦ信号が強信号レベル時でのバイパス回路２００のオン状態では、各状態が上記と逆となる。バイパス回路２００のオフ状態において、２つのバイパス用電界効果トランジスタ２０１，２０２の接続点が接地されるため、オフ状態の第１および第２のバイパス用電界効果トランジスタ２０１，２０２を介して第１の増幅用トランジスタ１１０のコレクタからベースへの帰還が抑えられることにより、この帰還が正帰還となって発生する寄生発振を抑えることができる。そのため、前記実施の形態１と同様の動作および効果が得られるのに加え、安定性に優れた可変利得増幅回路１０を得ることができる。
【００５６】
（実施の形態３）
次に、図３は、本発明の実施の形態３における可変利得増幅回路１０の構成を示す回路図である。図３により、実施の形態３の可変利得増幅回路１０の構成および動作の一例を説明する。実施の形態３では、実施の形態１におけるバイパス回路１８０の代わりに、バイパス回路２００が設けられている構成である。その他、前記図１に対応する同一符号の部分については説明を省略する。
【００５７】
前記図１に示す実施の形態１では、切り替え用トランジスタ１４１による第１の増幅用トランジスタ１１０に流れる電流の切り替えを行う構成であった。実施の形態３における可変利得増幅回路１０は、実施の形態１と比較して、切り替え用電界効果トランジスタ３００と、電流調整用抵抗３０１と、ゲート保護抵抗３０２とを用いて、第１の増幅用トランジスタ１１０に流れる電流の切り替えを行う構成としている。その他、前記図１に対応する同一符号の部分については説明を省略する。
【００５８】
図３において、強信号レベルのＲＦ信号が入力された場合にＲＦ信号減衰を行うために、入力減衰制御端子１０５にハイレベルの制御電圧が印加された場合、ゲート保護抵抗３０２を介して切り替え用電界効果トランジスタ３００のゲートにハイレベルの制御電圧が印加される。そのため、切り替え用電界効果トランジスタ３００がオン状態となり、第１の増幅用トランジスタ１１０に流れる電流が、電流調整用抵抗３０１を介して切り替え用電界効果トランジスタ３００に流れる。
【００５９】
以上の実施の形態３では、前記実施の形態１と同様の動作および効果が得られるのに加え、部品点数の少ない可変利得増幅回路１０を得ることができる。
【００６０】
＜効果＞
次に、本発明の実施の形態の可変利得増幅回路１０における効果を、図４から図６を参照して、特に実施の形態１を例として、説明する。
【００６１】
図４（ａ）は、前記図１で示した実施の形態１において、入力信号減衰を行った場合（オン時）と行わない場合（オフ時）とにおける周波数特性を示したものであり、図４（ｂ）は、比較のために前記図８で示した前提技術において、入力信号減衰を行った場合と行わない場合との周波数特性のシミュレーション結果を示したものである。図４は、８００ＭＨｚ帯のセルラ電話の受信部の初段の低雑音増幅回路について行ったもので、ＲＦ信号レベル「−３０ｄＢｍ」、電源電圧「２.７Ｖ」を印加した場合の周波数特性のシミュレーション結果を示したものであり、横軸はＲＦ信号周波数[ＭＨｚ]、縦軸は可変利得増幅回路の利得[ｄＢ]である。
【００６２】
図４（ａ），（ｂ）共に、入力信号減衰オフ時では、「２０ｄＢ」程度の利得が得られ、入力信号減衰オン時では「−１ｄＢ」程度の利得が得られていることから、本実施の形態の可変利得増幅回路１０は前提技術の可変利得増幅回路１００と同様に入力信号減衰が可能であることが分かる。
【００６３】
次に、図５は、入力減衰制御端子１０５にハイレベルの制御電圧を印加して入力信号減衰を行った場合（オン時）の雑音特性を、前記図１で示した実施の形態１と前記図８で示した前提技術とで比較したもので、横軸はＲＦ信号周波数[ＭＨｚ]、縦軸は可変利得増幅回路の雑音指数（ＮＦ）[ｄＢ]である。
【００６４】
図５において、実施の形態１および前提技術において、入力信号減衰オフ時の雑音指数は、どちらも「１.８ｄＢ」程度（図示せず）であるのに対し、入力信号減衰オン時では、前提技術では「１４ｄＢ」以上となっているのに対し、実施の形態１では「６ｄＢ」程度であり、入力信号減衰オン時の雑音指数の劣化が小さいことが分かる。
【００６５】
次に、図６は、利得制御端子１０４に印加する制御電圧に対する利得制御特性を、前記図１で示した実施の形態１と前記図８で示した前提技術とで比較したもので、横軸は利得制御電圧［Ｖ］、縦軸は可変利得増幅回路の利得［ｄＢ］である。図６から、前提技術では利得制御電圧に対し利得が急激に変化しているのに対し、実施の形態１では利得制御電圧に対し緩やかに利得が変化していることが分かる。この特性は、制御電圧印加抵抗１１９によって変化する。
【００６６】
次に、図７を参照して、上述した実施の形態における可変利得増幅回路１０を用いて構成される、送信機および受信機を含む送受信機について説明する。図７は、前記送受信機としての送受信機能を有するセルラ電話９００のブロック構成図を示したものである。
【００６７】
図７に示すセルラ電話９００は、送受信兼用アンテナ９０１と、バンドパスフィルタ（ＢＰＦ）９０２，９０４，９０６，９１７，９２０と、可変利得増幅回路９０３，９１８と、ミクサ回路９０５，９１５と、音声復調回路９０７と、スピーカ９０８と、局部発振信号増幅回路９０９，９１６と、送受信兼用の局部発振回路９１０と、ＰＬＬ回路９１１と、制御回路９１２と、マイクロホン９１３と、音声変調回路９１４と、電力増幅回路９１９とを有して構成される。図７中に示す受信部用の可変利得増幅回路９０３と送信部用の可変利得増幅回路９１８とには、少なくとも、前記図１乃至３に示した構成の可変利得増幅回路１０を用いている。制御回路９１２から、可変利得増幅回路９０３，９１８、電力増幅回路９１９に対する制御が行われる。局部発振回路９１０はＰＬＬ回路９１１に従って各ミクサ回路９０５，９１５に対する局部発振信号を出力する。
【００６８】
セルラ電話９００について、まずは基地局より送信された８００ＭＨｚ帯のＲＦ信号を受信する場合について説明する。基地局より送信されたＲＦ信号は、送受信兼用アンテナ９０１より受信され、ＢＰＦ９０２により受信帯域以外を減衰させた後、可変利得増幅回路９０３に入力される。可変利得増幅回路９０３に入力されたＲＦ信号は、受信信号レベルに対応した利得で増幅あるいは減衰され、ＢＰＦ９０４を介して、ミクサ回路９０５に入力される。ミクサ回路９０５では、局部発振信号増幅回路９０９により増幅された、局部発振回路９１０からの局部発振信号により、入力されたＲＦ信号をＲＦ信号レベルに対応したレベルの中間周波信号に周波数変換し、ＢＰＦ９０６を介して音声復調回路９０７に入力する。音声復調回路９０７では、入力された中間周波信号を音声信号に復調し、スピーカ９０８で音声信号を出力する。
【００６９】
次に、セルラ電話９００から基地局にＲＦ信号を送信する場合について説明する。マイクロホン９１３より出力された音声信号は、音声変調回路９１４により中間周波信号として変調出力され、ミクサ回路９１５に入力される。入力された中間周波信号は、ミクサ回路９１５において、局部発振信号増幅回路９１６により増幅された、局部発振回路９１０からの局部発振信号により、所望の送信出力レベルに対応したレベルのＲＦ信号に周波数変換出力され、ＢＰＦ９１７を介して可変利得増幅回路９１８に入力される。可変利得増幅回路９１８では、入力されたＲＦ信号を所望の送信出力レベルに対応した利得で増幅した後、電力増幅回路９１９により電力増幅され、ＢＰＦ９２０を介し送受信兼用アンテナ９０１により基地局に送信する。
【００７０】
以上の構成で、受信部および送信部の可変利得増幅回路９０３，９１８に、少なくとも前述した可変利得増幅回路１０を用いることにより、利得制御電圧に対する利得の急激な変動が抑えられるので、可変利得増幅回路９０３，９１８の利得制御が容易な構成で行うことができる送信機および受信機を得ることができる。本例は送信機および受信機ともに備えた装置を示したが、一方のみ備えた装置も同様に提供できる。さらに、可変利得増幅回路９０３，９１８において入力減衰を行った場合の雑音特性の劣化が小さくできるので、送信性能の劣化の少ない送信機および受信性能の劣化の少ない受信機を得ることができる。
【００７１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００７２】
本発明の可変利得増幅回路は、セルラ電話や無線ＬＡＮ等における送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等における受信機と、それらに用いられる利得制御機能を有する低雑音増幅回路や、電力増幅回路などに、良好に適用可能である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１における可変利得増幅回路の構成を示す回路図である。
【図２】本発明の実施の形態２における可変利得増幅回路の構成を示す回路図である。
【図３】本発明の実施の形態３における可変利得増幅回路の構成を示す回路図である。
【図４】（ａ）は、実施の形態１の可変増幅回路での入力減衰を行った場合と行わない場合との周波数特性のシミュレーション結果を示す特性図であり、（ｂ）は、前提技術の可変増幅回路での入力減衰を行った場合と行わない場合との周波数特性のシミュレーション結果を示す特性図である。
【図５】実施の形態１の可変増幅回路と前提技術の可変増幅回路とでの入力減衰を行った場合の雑音特性のシミュレーション結果を示す特性図である。
【図６】実施の形態１の可変増幅回路と前提技術の可変増幅回路とでの利得制御電圧に対する利得制御特性のシミュレーション結果を示す特性図である。
【図７】本発明の一実施の形態における可変利得増幅回路を用いて構成される、本発明の一実施の形態における送信機および受信機を含む送受信機としての送受信機能を有する、セルラ電話の構成を示すブロック図である。
【図８】本発明の前提として検討した可変利得増幅回路の構成を示す回路図である。
【符号の説明】
【００７４】
１０，１００…可変利得増幅回路、１０１…ＲＦ信号入力端子、１０２…ＲＦ信号出力端子、１０３…電源端子、１０４…利得制御端子、１０５…入力減衰制御端子、１０６，１１３…接地容量、１１０…第１の増幅用トランジスタ、１１１…第２の増幅用トランジスタ、１１２…利得制御用トランジスタ、１１４，１１５，１１７，１１８…ダイオード、１１６，１３４，１３５，１４５，１４６…バイアス抵抗、１１９，４０２…制御電圧印加抵抗、１２０…利得制御調整抵抗、１３０，１４０…バイアス用トランジスタ、１３１，１４２…スイッチング用電界効果トランジスタ、１３２，１４３，３０１…電流調整用抵抗、１３３，１４４，１８２，１９３，２０６，２０７，２０８，３０２…ゲート保護抵抗、１４１…切り替え用トランジスタ、１６０…入力整合回路、１６１，１７１…インダクタ、１６２，１６３，１７２…容量、１７０…出力整合回路、１８０，２００…バイパス回路、１８３，２０４，４０１…結合容量、１９０…反転回路、１９２…反転用抵抗、２０５…接地容量、３００…切り替え用電界効果トランジスタ、４００…ＲＦ信号減衰用電界効果トランジスタ、４０３，４０４，４０５…バイアス抵抗、９００…セルラ電話、９０１…送受信兼用アンテナ、９０２，９０４，９０６，９１７，９２０…バンドパスフィルタ、９０３，９１８…可変利得増幅回路、９０５，９１５…ミクサ回路、９０７…音声復調回路、９０８…スピーカ、９０９，９１６…局部発振信号増幅回路、９１０…送受信兼用の局部発振回路、９１１…ＰＬＬ回路、９１２…制御回路、９１３…マイクロホン、９１４…音声変調回路、９１９…電力増幅回路。
【図１】
2006197227.tif 000003
【図２】
2006197227.tif 000004
【図３】
2006197227.tif 000005
【図４】
2006197227.tif 000006
【図５】
2006197227.tif 000007
【図６】
2006197227.tif 000008
【図７】
2006197227.tif 000009
【図８】
2006197227.tif 000010