(57)【要約】【課題】  モデルパラメータの数の増加を抑制し、且つ高精度の回路シミュレーションが実行可能な回路評価装置及び回路評価方法を提供する。【解決手段】  複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出する回路情報抽出部１０１と、複数の素子の特性値のチップ面内ばらつき情報及び位置情報に基づき、特性値の基準値からの複数の素子の特性値の変更量をそれぞれ設定する変更量設定部１１０と、回路情報及び変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行うシミュレーション部１０３とを備える。【選択図】      図１
2006178519.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出する回路情報抽出部と、
前記複数の素子の特性値のチップ面内ばらつき情報及び前記位置情報に基づき、前記特性値の基準値からの前記複数の素子の前記特性値の変更量をそれぞれ設定する変更量設定部と、
前記回路情報及び前記変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行うシミュレーション部
とを備えることを特徴とする回路評価装置。
【請求項２】
前記変更量設定部は、
前記チップ上に設定された基準位置と前記複数の素子との距離を算出する距離算出部と、
前記距離と前記ばらつき情報に基づき、前記変更量を算出する変更量算出部
とを備えることを特徴とする請求項１に記載の回路評価装置。  
【請求項３】
回路情報抽出部が、複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出し、回路情報記憶領域に格納するステップと、
変更量設定部が、ばらつき情報格納領域から読み出す前記複数の素子の特性値のチップ面内ばらつき情報及び前記位置情報に基づき、前記特性値の基準値からの前記複数の素子の前記特性値の変更量をそれぞれ設定するステップと、
シミュレーション部が、前記回路情報及び前記変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行い、シミュレーション結果をシミュレーション結果記憶領域に格納するステップ
とを含むことを特徴とする回路評価方法。
【請求項４】
前記変更量を設定するステップは、
距離算出部が、前記チップ上に設定された基準位置と前記複数の素子との距離を算出するステップと、
変更量算出部が、前記距離と前記ばらつき情報に基づき、前記変更量を算出するステップ
とを含むことを特徴とする請求項３に記載の回路評価方法。
【請求項５】
前記変更量は、前記基準値と前記素子の前記特性値との差であることを特徴とする請求項３又は４に記載の回路評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の回路評価装置に係り、特に半導体集積回路のレイアウト情報を利用して回路評価を行う回路評価装置及び回路評価方法に関する。
【背景技術】
【０００２】
半導体集積回路において、プロセスばらつきや素子形状のばらつき等により、チップ内の素子特性がばらつくことがある。そのため、素子の配置情報を含むレイアウト情報を使用して、素子特性のチップ面内ばらつきを反映させたネットリストを作成する。そして、そのネットリストを使用して回路シミュレーションを行うことができる。例えば、レイアウト情報から得られる素子のサイズに基づき、素子の寄生容量や寄生抵抗のばらつきを設定して、回路シミュレーションを行う方法が提案されている（例えば、特許文献１参照。）。
【０００３】
しかし、レイアウト情報から得られる素子情報を用いてネットリストを作成する場合に、以下の問題がある。即ち、素子特性のチップ面内ばらつきを考慮したネットリストを作成するために、ばらつきにより特性が異なる素子毎に素子モデルを作成し、素子モデル毎に素子情報から得られた特性を反映したモデルパラメータ値を設定する必要がある。そして、設定されたモデルパラメータを使用してネットリストを作成し、回路シミュレーションを行う。そのため、例えばチップ面内ばらつきによりしきい値の異なるトランジスタが多数あると、回路シミュレーションの精度を上げるためには、モデルパラメータ値が多種類になる。しかし、用意するモデルパラメータ値の種類を増やすことには限度がある。更に、ネットリスト中のすべての素子モデルのモデルパラメータ値を設定するのに時間がかかる。
【特許文献１】特開平１０−２４０７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、モデルパラメータ値の種類の増加を抑制し、且つ高精度の回路シミュレーションが実行可能な回路評価装置及び回路評価方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の第１の特徴は、（イ）複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出する回路情報抽出部と、（ロ）複数の素子の特性値のチップ面内ばらつき情報及び位置情報に基づき、特性値の基準値からの複数の素子の特性値の変更量をそれぞれ設定する変更量設定部と、（ハ）回路情報及び変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行うシミュレーション部とを備える回路評価装置であることを要旨とする。
【０００６】
本発明の第２の特徴は、（イ）回路情報抽出部が、複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出し、回路情報記憶領域に格納するステップと、（ロ）変更量設定部が、ばらつき情報格納領域から読み出す複数の素子の特性値のチップ面内ばらつき情報及び位置情報に基づき、特性値の基準値からの複数の素子の特性値の変更量をそれぞれ設定するステップと、（ハ）シミュレーション部が、回路情報及び変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行い、シミュレーション結果をシミュレーション結果記憶領域に格納するステップとを含む回路評価方法であることを要旨とする。    
【発明の効果】
【０００７】
本発明によれば、モデルパラメータ値の種類の増加を抑制し、且つ高精度の回路シミュレーションが実行可能な回路評価装置及び回路評価方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【０００９】
本発明の実施の形態に係る回路評価装置は、図１に示すように、複数の素子の位置情報を含む回路情報を半導体集積回路のレイアウト情報から抽出する回路情報抽出部１０１と、複数の素子の特性値のチップ面内ばらつき情報及び位置情報に基づき、特性値の基準値からの複数の素子の特性値の変更量をそれぞれ設定する変更量設定部１１０と、回路情報及び変更量に基づき作成される変更量付きネットリストを使用して回路シミュレーションを行うシミュレーション部１０３とを備える。
【００１０】
評価対象の半導体集積回路のレイアウト情報から回路情報抽出部１０１によって抽出される回路情報には、半導体集積回路に含まれる素子の位置情報以外に、素子同士の接続情報等が含まれる。又、変更量設定部１１０は、基準位置設定部１１１、距離算出部１１２及び変更量算出部１１３を備える。
【００１１】
基準位置設定部１１１は、回路が配置されるチップ上に基準位置Ｐ０を設定する。図２にチップ５０上に基準位置Ｐ０を設定した例を示す。図２に示すように、基準位置Ｐ０の座標を（Ｘ０、Ｙ０）とする。基準位置Ｐ０は、チップ５０上の任意の位置に設定できる。後述するように、各素子の特性値の変更量は、各素子の位置と基準位置Ｐ０との距離に基づいて設定される。つまり、基準位置Ｐ０に配置された素子の特性が、素子の特性値の「基準値」である。
【００１２】
ばらつき情報は、予めプロセス毎に素子特性の調査用チップを作成し、調査用チップの素子特性を測定する等して、取得可能である。図３（ａ）及び図３（ｂ）に、トランジスタのしきい値（以下において、「しきい値」という。）とチップ５０上のトランジスタの位置との関係を示す。図３（ａ）は、Ｘ方向のしきい値のばらつきを示す。図３（ａ）に示すように、チップ５０上をＸ方向に距離ｄｘ移動した場合に、しきい値の増加量は変更量ｄＶｔｈｘであり、傾きａはｄＶｔｈｘ／ｄｘである。一方、図３（ｂ）は、Ｙ方向のしきい値のばらつきを示す。図３（ｂ）に示すように、チップ５０上をＹ方向に距離ｄｙ移動した場合に、しきい値の増加量は変更量ｄＶｔｈｙであり、傾きｂはｄＶｔｈｙ／ｄｙである。したがって、ばらつき情報は、「ｄＶｔｈｘ／ｄｘ＝ａ」及び「ｄＶｔｈｙ／ｄｙ＝ｂ」である。
【００１３】
距離算出部１１２は、チップ上に配置された各素子と基準位置Ｐ０とのＸ方向の距離ｄＸ、及びＹ方向の距離ｄＹを算出する。例えば、図２に示したチップ５０上の座標（Ｘ１、Ｙ１）の位置Ｐ１に配置された素子の基準位置Ｐ０からの距離ｄＸ１及び距離ｄＹ１は、式（１）及び式（２）を用いて以下のように算出される。        
ｄＸ１＝Ｘ１−Ｘ０                                ・・・・・  （１）
ｄＹ１＝Ｙ１−Ｙ０                                ・・・・・  （２）
変更量算出部１１３は、距離ｄＸ、距離ｄＹ及びばらつき情報に基づき、各素子の特性値の変更量ｄＤを算出する。例えば、位置Ｐ１に配置された素子のしきい値の変更量ｄＤ１は、式（３）を用いて以下のように算出される。
【００１４】
ｄＤ１＝ａ×（Ｘ１−Ｘ０）＋ｂ×（Ｙ１−Ｙ０）
＝ａ×ｄＸ１＋ｂ×ｄＹ１                    ・・・・・  （３）
つまり、各素子の特性値の変更量ｄＤは、基準位置Ｐ０に配置された素子の特性値との差として算出される。
【００１５】
回路情報抽出部１０１、変更量設定部１１０及びシミュレーション部１０３は処理装置１０に含まれる。処理装置１０は、ネットリスト作成部１０２及び評価部１０４を更に備える。ネットリスト作成部１０２は、抽出された回路情報に基づき、半導体集積回路に含まれる複数の素子の接続情報であるネットリストを作成する。作成されるネットリストには、素子の位置情報が含まれる。評価部１０４は、回路シミュレーション結果に基づき、回路動作及び回路特性等を評価する。評価結果が所望の回路動作或いは回路特性を満足しない場合は、再レイアウトが必要であると判断される。
【００１６】
又、図１に示す回路評価装置は、記憶装置２０、入力装置３０及び出力装置４０を備える。記憶装置２０は、レイアウト情報記憶領域２０１、ばらつき情報記憶領域２０２、仕様情報記憶領域２０３、回路情報記憶領域２０４、ネットリスト記憶領域２０５、基準位置記憶領域２０６、中間ネットリスト記憶領域２０７、変更量付きネットリスト記憶領域２０８及びシミュレーション結果記憶領域２０９を備える。
【００１７】
レイアウト情報記憶領域２０１に評価対象の半導体集積回路のレイアウト情報が格納される。ばらつき情報記憶領域２０２にばらつき情報が格納される。仕様情報記憶領域２０３に、半導体集積回路が満たすべき回路動作及び回路特性等の仕様を含む仕様情報が格納される。回路情報記憶領域２０４に、回路情報抽出部１０１が抽出する回路情報が格納される。ネットリスト記憶領域２０５にネットリスト作成部１０２が作成するネットリストが格納される。基準位置記憶領域２０６に、基準位置設定部１１１が設定する基準位置の情報が格納される。中間ネットリスト記憶領域２０７に、基準位置Ｐ０と各素子との距離の情報を含む中間ネットリストが格納される。変更量付きネットリスト記憶領域２０８には、各素子の特性値の変更量の情報が付加された変更量付きネットリストが格納される。シミュレーション結果記憶領域２０９にシミュレーション結果が格納される。
【００１８】
入力装置３０を介して、レイアウト情報等が読み込まれて、記憶装置２０に格納される。入力装置３０はキーボード、マウス、ライトペン又はフレキシブルディスク装置などで構成される。入力装置３０より回路評価実行者は、入出力データを指定したり、温度、誤差等のシミュレーション条件を設定できる。入力装置３０より出力データの形態等の解析パラメータを設定することも可能で、更に、評価の実行や中止等の指示の入力も可能である。
【００１９】
出力装置４０としては、評価結果を表示するディスプレイやプリンタ、或いはコンピュータ読み取り可能な記録媒体に保存する記録装置等が使用可能である。ここで、「コンピュータ読み取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどの電子データを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク、カセットテープ、オープンリールテープなどが「コンピュータ読み取り可能な記録媒体」に含まれる。
【００２０】
図１に示した回路評価装置により、半導体集積回路の評価を行う方法の例を図４のフローチャートを用いて説明する。以下では、評価対象の半導体集積回路に使用されるトランジスタのしきい値が、図３（ａ）及び図３（ｂ）に示したチップ面内ばらつきを有する場合について説明する。
【００２１】
（イ）図４のステップＳ１１において、図１に示す入力装置３０を介して、評価対象の半導体集積回路のレイアウト情報が入力され、レイアウト情報記憶領域２０１に格納される。又、ばらつき情報が入力装置３０を介して入力され、ばらつき情報記憶領域２０２に格納される。同様に、評価対象の半導体集積回路の仕様情報が仕様情報記憶領域２０３に格納される。
【００２２】
（ロ）ステップＳ１２において、回路情報抽出部１０１がレイアウト情報記憶領域２０１からレイアウト情報を読み出す。そして、回路情報抽出部１０１は、レイアウト情報から回路情報を抽出する。抽出された回路情報は、回路情報記憶領域２０４に格納される。
【００２３】
（ハ）ステップＳ１３において、ネットリスト作成部１０２が、回路情報記憶領域２０４から回路情報を読み出す。そしてネットリスト作成部１０２は、回路情報に基づき、ネットリストを作成する。作成されたネットリストは、ネットリスト記憶領域２０５に格納される。作成されたネットリストの例を図５に示す。図５に示したネットリストには、素子名Ｎ、ソース端子名Ｓ、ゲート端子名Ｇ、ドレイン端子名Ｄ、バックゲート端子名Ｂ、トランジスタタイプＴ、ゲート長Ｌ、ゲート幅Ｗ、Ｘ座標、Ｙ座標等の回路情報が順に記述されている。つまり、図５に示したネットリストの例は、素子がトランジスタの場合を示している。図５に示したトランジスタタイプＴの「ＰＥ」は、ネットリストに記述された素子がｐチャネル型ＭＯＳトランジスタのエンハンスメント型であることを表す。トランジスタタイプＴやゲート長Ｌ、ゲート幅Ｗに応じて、各素子の特性値等を規定したモデルパラメータが選択される。図５では、モデルパラメータの記述は省略されている。又、図５に示した素子のＸ座標及びＹ座標は、レイアウト情報に基づき設定される。例えば、レイアウト情報を作成した際のチップ座標の原点を基準にした座標である。以下において、チップ座標の原点を「チップ原点」という。例えばチップ原点としてチップ中心等を採用可能である。
【００２４】
（ニ）ステップＳ１４において、基準位置設定部１１１が、ネットリスト記憶領域２０５からネットリストを読み出す。そして、基準位置設定部１１１は、ネットリストに記述された素子のうちから、基準位置を設定するために基準素子を選択する。基準素子は任意に選択することができる。以下では、図５のネットリストに記述された素子Ｍ２００が、基準素子として選択された場合を説明する。その結果、選択された基準素子Ｍ２００の特性値が、特性の基準値になる。つまり、各素子の特性値の変更量は、基準素子Ｍ２００の特性値との差である。又、基準素子Ｍ２００の位置のＸ座標＝５４６．０５Ｅ−６、Ｙ座標＝３７３．４Ｅ−６が、基準位置Ｐ０になる。基準位置Ｐ０は、基準位置記憶領域２０６に格納される。
【００２５】
（ホ）ステップＳ１５において、距離算出部１１２が、ネットリスト記憶領域２０５からネットリスト、基準位置記憶領域２０６から基準位置Ｐ０をそれぞれ読み出す。そして、距離算出部１１２は、式（１）及び式（２）を用いて、ネットリストに記述された座標に基づき、基準位置Ｐ０からの距離を算出する。図５のネットリストに、基準位置Ｐ０と各素子との距離が追加して作成された中間ネットリストを図６に示す。図６に示した中間ネットリストでは、ネットリストの各素子の座標の代わりに、各素子の基準位置Ｐ０からのＸ方向の距離ｄＸ、Ｙ方向の距離ｄＹが記述されている。中間ネットリストは、距離算出部１１２により作成可能である。作成された中間ネットリストは、中間ネットリスト記憶領域２０７に格納される。
【００２６】
（ヘ）ステップＳ１６において、変更量算出部１１３が、中間ネットリスト記憶領域２０７から中間ネットリスト、ばらつき情報記憶領域２０２からばらつき情報をそれぞれ読み出す。そして、変更量算出部１１３は、中間ネットリストに記述された各素子の距離ｄＸ、距離ｄＹ、及びばらつき情報に基づき、式（３）を用いて、各素子のしきい値の変更量を算出する。図６の中間ネットリストにしきい値の変更量を追加した変更量付きネットリストを図７に示す。図７に示した変更量付きネットリストでは、中間ネットリストに記述された距離ｄＸ及び距離ｄＹの代わりに、各素子のしきい値の変更量ｄＤが記述されている。変更量付きネットリストは、変更量算出部１１３により作成可能である。作成された変更量付きネットリストは、変更量付きネットリスト記憶領域２０８に格納される。
【００２７】
（ト）ステップＳ１７において、シミュレーション部１０３が、変更量付きネットリスト記憶領域２０８から変更量付きネットリストを読み出す。そして、シミュレーション部１０３は、変更量付きネットリストを用いて、回路シミュレーションを行う。具体的には、各素子のモデルパラメータのしきい値に、しきい値の変更量ｄＤをそれぞれ加えて、回路シミュレーションが行われる。回路シミュレーション結果は、シミュレーション結果記憶領域２０９に格納される。
【００２８】
（チ）ステップＳ１８において、評価部１０４がシミュレーション結果記憶領域２０９から回路シミュレーション結果、仕様記憶領域から半導体集積回路の仕様情報をそれぞれを読み出す。そして、評価部１０４は、回路シミュレーション結果が半導体集積回路の仕様を満足するか否かを評価する。回路シミュレーション結果が半導体集積回路の仕様を満足する場合は、回路評価を終了する。回路シミュレーション結果が半導体集積回路の仕様を満足しない場合は、ステップＳ１９に進む。
【００２９】
（リ）ステップＳ１９において、再レイアウトが実施され、レイアウト情報が作成される。そして、ステップＳ１１に戻り、再レイアウトの結果に基づき、回路評価が行われる。
【００３０】
ステップＳ１６において述べたように、基準素子Ｍ２００のしきい値を基準のしきい値として各素子のしきい値の変更量が設定され、回路シミュレーションが実行される。したがって、ステップＳ１４において、測定された特性値が、設定されたモデルパラメータ値に近い素子を基準素子として選択することにより、回路シミュレーションの精度を上げることができる。
【００３１】
ステップＳ１８において、回路評価実行者が再レイアウトの必要性を検討することが可能である。つまり、回路評価実行者が、シミュレーション結果記憶領域２０９に格納された回路シミュレーション結果を出力装置を介して読み出し、回路シミュレーション結果を評価できる。
【００３２】
本発明の実施の形態に係る回路評価装置によれば、レイアウト情報に含まれる素子の位置情報に基づき、基準位置Ｐ０から各素子までの距離に応じて特性値の変更量を設定する。そして、変更量をネットリストに記述された素子特性に追加することにより、チップ面内ばらつきを考慮した高精度の回路シミュレーションを実行可能である。更に、基準値となるモデルパラメータ値を一つ用意すればよいため、チップ面内ばらつきに応じて多種類のモデルパラメータ値を用意する必要がない。そのため、評価の準備時間の増加を抑制し、評価効率を上げることができる。そして、回路シミュレーションによる評価の結果、不具合が見つかれば半導体集積回路を製造する前にレイアウトを修正できる。レイアウトの修正後に半導体集積回路を製造することにより、所望の回路特性を得ることができる。回路シミュレーションの精度が不十分な場合には、製造された半導体集積回路は所望の回路特性を満足せず、半導体集積回路の製造後にレイアウトからやり直さなくてはならない。したがって、本発明の実施の形態に係る回路評価装置によれば、半導体集積回路の開発時間を短縮し、開発コストを下げることができる。
【００３３】
図４に示した一連の自動回路評価方法は、図４と等価なアルゴリズムのプログラムにより、図１に示した回路評価装置を制御して実行できる。このプログラムは、図１に示した回路評価装置を構成する記憶装置２０に記憶させればよい。また、このプログラムは、コンピュータ読取り可能な記録媒体に保存し、この記録媒体を図１に示した記憶装置２０に読み込ませることにより、本発明の一連の自動回路評価操作を実行することができる。
【００３４】
（変形例）
チップ上に、回路構成が同一の複数の回路ブロックを配置する場合がある。図８に、回路構成が同一の回路ブロック６０及び回路ブロック６１をチップ５０上にレイアウトした例を示す。ここで、回路ブロック６０、６１のそれぞれの配置座標を図面上の回路ブロック６０、６１の左下の座標と定義する。つまり、回路ブロック６０の位置を配置座標Ｐ６０、回路ブロック６１の位置を配置座標Ｐ６１とする。回路ブロック６０と回路ブロック６１間のＸ方向の距離は距離ｄｂＸ、Ｙ方向の距離は距離ｄｂＹである。
【００３５】
図９に、図８に示したレイアウトから抽出されるネットリストの例を示す。図９に示したネットリストは、回路ブロック６０、６１の座標、及び回路ブロック６０、６１をそれぞれ構成するサブサーキットｃｋｔ１の回路情報が記述されたネットリストである。つまり、回路構成が同一の複数の回路ブロックを配置された半導体集積回路のネットリストは階層構造を持つ。サブサーキットｃｋｔ１の回路情報は、図５に示した回路情報と同様の回路情報である。ネットリストに記述された回路ブロック６０の配置座標Ｐ６０、及び回路ブロック６１の配置座標Ｐ６１は、チップ原点を基準にした座標である。一方、サブサーキットｃｋｔ１に記述されたＸ座標及びＹ座標は、配置座標Ｐ６０又は配置座標Ｐ６１を基準にした座標である。
【００３６】
図８に示した回路ブロック６０、６１の変更量を算出する場合、例えば回路ブロック６０の配置座標Ｐ６０を基準位置Ｐ０として設定する。その結果、距離算出部１１２は、回路ブロック６０と回路ブロック６１とのＸ方向の距離ｄｂＸ及びＹ方向の距離ｄｂＹに基づき、式（１）及び式（２）を用いて、基準位置Ｐ０からの配置座標Ｐ６０及び配置座標Ｐ６１の距離を算出する。そして、算出した距離に基づき、中間ネットリストが作成される。図９に示したネットリストに基づき作成された中間ネットリストを図１０に示す。図１０に示した中間ネットリストでは、ネットリストの回路ブロック６０、６１の座標の代わりに、回路ブロック６０、６１の基準位置Ｐ０からのＸ方向の距離ｄｂＸ、Ｙ方向の距離ｄｂＹがそれぞれ記述されている。
【００３７】
ところで、チップ上に回路ブロックを回転させて配置する場合がある。その場合、基準位置Ｐ０とサブサーキットに記述された素子との距離を算出する際に、ブサーキットに記述された素子の座標を、チップ原点を基準とした座標に変換する必要がある。そのため、サブサーキットを有する回路ブロックの回路情報には配置記号が付加される。図１１に、回路ブロックを回転させて配置した場合の配置記号及び変換座標を示す。図１１において、「変換座標」とは、サブサーキットｃｋｔ１に記述された各素子の座標を、配置方法に応じて変換した座標である。又、「配置方法」に記述された回転角度は、回路ブロックを例えば時計回りに回転させた場合の角度である。例えば、回路ブロックを時計回りに９０°回転させた場合は、回路ブロックの回路情報に配置記号Ｃ９０が記述される。そして、サブサーキットの回路情報に記述された各素子の座標（Ｘ、Ｙ）が、変換座標（−Ｙ、Ｘ）に変換される。変換座標を用いて、基準位置Ｐ０からの各素子のチップ上の距離が算出できる。具体的には、基準位置Ｐ０から回路ブロックの配置座標までの距離に、配置座標から変換座標間での距離を加えることにより、チップ上における基準位置Ｐ０から各素子までの距離を算出できる。
【００３８】
図１０に示した中間ネットリストの配置記号及び図１１に示した座標変換に基づき、サブサーキットｃｋｔ１に記述された各素子と基準位置Ｐ０からの距離が算出される。そして算出された距離及びばらつき情報に基づき、各素子のしきい値の変更量が算出され、変更量付きネットリストが作成される。図９に示したネットリストでは、回路ブロック６０、６１の座標の後に配置記号Ｃ０が記述されている。つまり、回路ブロック６０、６１は回転されずに配置されている。そのため、図９に示したサブサーキットｃｋｔ１に記述された各素子の座標は変換されない。
【００３９】
変更量付きネットリストの作成以降は、前述の図４に示したステップＳ１６〜Ｓ１９で説明した方法と同様にして、回路評価が行われる。即ち、本発明の実施の形態に係る回路評価装置によれば、階層構造をもつレイアウト情報の場合にも、高精度の回路シミュレーション結果に基づく回路評価を行うことができる。
【００４０】
上記の説明では、回路ブロック６０、６１の配置座標がチップ原点を基準にした座標である場合を説明した。回路ブロック６０、６１が、他の回路ブロックのサブサーキットである場合には、回路ブロック６０、６１の配置座標をチップ原点を基準にした座標に変換した後、基準位置Ｐ０から素子までの距離が算出される。つまり、ネットリストの階層構造に関わらず、本発明の実施の形態に係る回路評価装置が適用可能である。
【００４１】
回路評価実行者は、図１２に示すような入力インタフェース画面を使用して、回路評価装置に基準位置Ｐ０及びばらつき情報等を入力することができる。図１２は、しきい値のばらつきを考慮した回路評価の実行を指示する例を示している。図１２に示す入力インタフェース画面により、回路評価対象の半導体集積回路のレイアウト情報が含まれる入力ファイル名、基準位置座標及びばらつき情報等を指定できる。又、「しきい値ばらつき方向」により、基準位置Ｐ０を基準として、ばらつきが増加或いは減少するチップ上の方向を指定できる。図１２は、基準位置Ｐ０から＋Ｘ方向及び＋Ｙ方向にばらつきが増加し、−Ｘ方向及び−Ｙ方向にばらつきが減少する例を示す。又、ネットリストが階層構造を持つ場合と階層構造を持たないフラットな場合を指定できる。
【００４２】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４３】
既に述べた実施の形態の説明においては、トランジスタのしきい値にチップ面内ばらつきがある場合について説明したが、他の素子特性、例えばゲート幅のチップ面内ばらつきデータを使用して、回路評価を行うことができる。又、複数の素子特性のチップ面内ばらつきを同時に考慮して回路評価することも可能である。
【００４４】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態に係る回路評価装置の構成を示す模式図である。
【図２】本発明の実施の形態に係る回路評価装置により設定される基準位置を説明するための模式図である。
【図３】本発明の実施の形態に係る回路評価装置により使用されるばらつき情報を示すグラフであり、図３（ａ）はＸ方向のしきい値ばらつきを示すグラフ、図３（ｂ）はＹ方向のしきい値ばらつきを示すグラフである。
【図４】本発明の実施の形態に係る回路評価方法を説明するためのフローチャートである。
【図５】本発明の実施の形態に係る回路評価装置により作成されるネットリストの例である。
【図６】本発明の実施の形態に係る回路評価装置により作成される中間ネットリストの例である。
【図７】本発明の実施の形態に係る回路評価装置により作成される変更量付きネットリストの例である。
【図８】本発明の実施の形態に係る回路評価装置により評価される半導体集積回路のレイアウトの例である。
【図９】本発明の実施の形態に係る回路評価装置により作成されるネットリストの他の例である。
【図１０】本発明の実施の形態に係る回路評価装置により作成される中間ネットリストの他の例である。
【図１１】本発明の実施の形態に係る回路評価装置により使用される座標変換方法を説明するための表である。
【図１２】本発明の実施の形態に係る回路評価装置により使用される入力インタフェース画面の例である。
【符号の説明】
【００４６】
１０１…回路情報抽出部
１０３…シミュレーション部
１１０…変更量設定部
１１２…距離算出部
１１３…変更量算出部
２０１…レイアウト情報記憶領域
２０２…ばらつき情報記憶領域
２０４…回路情報記憶領域
２０９…シミュレーション結果記憶領域
【図１】
2006178519.tif 000003
【図２】
2006178519.tif 000004
【図３】
2006178519.tif 000005
【図４】
2006178519.tif 000006
【図５】
2006178519.tif 000007
【図６】
2006178519.tif 000008
【図７】
2006178519.tif 000009
【図８】
2006178519.tif 000010
【図９】
2006178519.tif 000011
【図１０】
2006178519.tif 000012
【図１１】
2006178519.tif 000013
【図１２】
2006178519.tif 000014