(57)【要約】  【課題】スイッチング損失や発生ノイズを低減し、装置の高効率化及び小型化を可能にした直接変換装置を提供する。  【解決手段】三相交流電圧の大小関係を判定する電源大小判別手段２０と、交流スイッチ群に対する駆動パルスを、大小判別手段２０による判別結果に従って並び替える並び替え手段１０と、並び替えた駆動パルスからパルスパターンを生成し、前記判別結果とに従って各単方向スイッチの駆動パルスを生成するパルス遅延手段３０、分配手段６０とを備えた直接変換装置に関する。最大電圧相に接続された交流スイッチのうち負荷から電源に電流を通流する単方向スイッチと、最小電圧相に接続された交流スイッチのうち電源から負荷に電流を通流する単方向スイッチとを常時オンさせる手段と、中間電圧相の電圧振幅が所定値以下の時に当該相に接続されている交流スイッチのスイッチングを除去するための論理積ゲート５０とを有する。【選択図】図１
2006197714.tif 000002
【特許請求の範囲】
【請求項１】
単方向の電流を制御可能な少なくとも二つの単方向スイッチからなる双方向性の交流スイッチを複数設けて交流スイッチ群を構成し、三相交流電源の各相に接続される前記交流スイッチ群により三相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流−交流直接変換形電力変換装置であって、
三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源大小判別手段と、
前記交流スイッチ群に対する駆動パルスを、前記電源大小判別手段による判別結果に従って並び替えるパルス並び替え手段と、
この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源大小判別手段による判別結果とに従って各単方向スイッチの駆動パルスを生成する手段と、を備えた交流−交流直接変換形電力変換装置において、
前記最大電圧相に接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、前記最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとを常時オンさせる手段と、
前記中間電圧相の電圧に応じてこの中間電圧相に接続されている交流スイッチのスイッチングを除去する手段と、
を有することを特徴とする交流−交流直接変換形電力変換装置。
【請求項２】
請求項１に記載した交流−交流直接変換形電力変換装置において、
前記並び替え手段により並び替えられた駆動パルスに対し、前記中間電圧相が本来、負荷に接続されるべき期間を前記最大電圧相及び最小電圧相の駆動パルスに均等に振り分けて分配するパルス均等化手段を設けたことを特徴とする交流−交流直接変換形電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ等の大形のエネルギーバッファを用いることなく、半導体スイッチング素子を用いて多相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流−交流直接変換形電力変換装置（以下、単に直接変換装置ともいう）に関し、特に、電源の短絡や負荷端の開放を防止するための転流方法に特徴を有する直接変換装置に関するものである。
【背景技術】
【０００２】
図６は、この種の直接変換装置として周知であるマトリクスコンバータの概念的な回路図である。なお、図６では、入力相のＲ，Ｓ，Ｔ相と出力相のＵ相との間に接続される交流スイッチを示してあるが、入力相のＲ，Ｓ，Ｔ相と他の出力相であるＶ相、Ｗ相との間に接続される交流スイッチも同様の接続構成であり、三相交流電源と負荷との間に合計９個の交流スイッチが接続されることになる。
図６において、マトリクスコンバータの出力相（Ｕ相）一相分は、交流入力端子Ｒ，Ｓ，Ｔ及び交流出力端子Ｕの間に接続されるＩＧＢＴ等の単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕにより、双方向性の交流スイッチＳＡ，ＳＢ，ＳＣが構成される。
【０００３】
上記マトリクスコンバータでは、電源の短絡及び負荷端の開放を防止するため、転流時間を設ける必要がある。すなわち、電源の短絡は過大な短絡電流によってスイッチを破壊する原因となり、また、負荷が誘導性の場合には負荷端の開放により誘導性エネルギーの還流経路が消失し、過大なサージ電圧がスイッチに印加されてスイッチを破壊するため、これらを防止することが必要である。
【０００４】
例えば、図６のＲ相に接続されている交流スイッチＳＡからＳ相に接続されている交流スイッチＳＢに転流させる場合、まずＳ相の交流スイッチＳＢのうち逆バイアスが印加されている単方向スイッチＳｓｕをオンし、Ｒ相の交流スイッチＳＡからＳ相の交流スイッチＳＢに転流した後に一定時間（転流時間）が経過してから、Ｓ相の交流スイッチＳＢのうち順バイアスが印加される単方向スイッチＳｒｕをオフする必要がある。
【０００５】
この種の技術は、例えば後述の特許文献１に記載されており、各相の交流スイッチＳＡ，ＳＢ，ＳＣに印加されている電源電圧の大きさを検出し、電源電圧の大きな相から小さな相への転流モードであるか電源電圧の小さな相から大きな相への転流モードであるかを判別し、各モードに応じて転流パターンを生成する。また、各交流スイッチＳＡ，ＳＢ，ＳＣの両端の電圧を検出し、同一出力相内の単方向スイッチを駆動する他のゲートパルスに基づいて、多相の交流スイッチ内の単方向スイッチのオンオフ順序を切り替えて転流パターンを発生する必要がある。
【０００６】
ここで、図７は、図６における各相の交流スイッチＳＡ，ＳＢ，ＳＣを、Ｒ相、Ｓ相、Ｔ相の電圧の大きさに応じて最大電圧相ｖｍａｘ、中間電圧相ｖｍｉｄ、最小電圧相ｖｍｉｎにそれぞれ接続される交流スイッチＳ１，Ｓ２，Ｓ３に置き換えて表したものである。従って、図７の交流スイッチＳ１，Ｓ２，Ｓ３及び単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂは、図６に示した交流スイッチＳＡ，ＳＢ，ＳＣ及び単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕと物理的に一致するものではなく、例えば図７における交流スイッチＳ１は図６の交流スイッチＳＡ，ＳＢ，ＳＣの何れかになり得る。
【０００７】
また、図７において、最大電圧相ｖｍａｘ、中間電圧相ｖｍｉｄ、最小電圧相ｖｍｉｎとの接続関係に起因する印加電圧の極性から、サフィックスａを付した単方向スイッチＳ１ａ，Ｓ３ａはＩＧＢＴモードで動作するスイッチ、サフィックスｂを付した単方向スイッチＳ１ｂ，Ｓ３ｂは還流ダイオードモードで動作するスイッチをそれぞれ示している。
ここで、ＩＧＢＴモードとは、コレクタ−エミッタ間に順電圧が印加されている（コレクタ電圧がエミッタ電圧より高い）状態の動作モードをいい、ゲートオンと同時に電流が流れる動作モードである。また、還流ダイオードモードとは、コレクタ−エミッタ間に逆電圧が印加されている（コレクタ電圧がエミッタ電圧より低い）状態の動作モードをいい、この場合には、順電圧が印加されてゲートオンしないと電流が流れず、インバータにおける還流ダイオードとほぼ同様の作用になることから、還流ダイオードモードと称している。
【０００８】
一方、中間電圧相ｖｍｉｄに接続される交流スイッチＳ２の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａについては、最大電圧相ｖｍａｘ及び中間電圧相ｖｍｉｄ間でスイッチングする場合（交流スイッチＳ２が下アームとして動作する場合）と、中間電圧相ｖｍｉｄ及び最小電圧相ｖｍｉｎ間でスイッチングする場合（交流スイッチＳ２が上アームとして動作する場合）とで、ＩＧＢＴモード、還流ダイオードモードになるスイッチが何れも入れ替わることになる。このため、サフィックスを２ａ／ｂ，２ｂ／ａとしてある。
例えば、最大電圧相ｖｍａｘ及び中間電圧相ｖｍｉｄ間の交流スイッチＳ１，Ｓ２でスイッチングする場合には、スイッチＳ２ａ／ｂがＩＧＢＴモード、スイッチＳ２ｂ／ａが還流ダイオードモードとなり、中間電圧相ｖｍｉｄ及び最小電圧相ｖｍｉｎ間の交流スイッチＳ２，Ｓ３でスイッチングする場合には、スイッチＳ２ａ／ｂが還流ダイオードモード、スイッチＳ２ｂ／ａがＩＧＢＴモードとなる。
【０００９】
次に、図８は、図７の交流スイッチＳ１，Ｓ２，Ｓ３及び単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂのパルスパターンの一例を示す図であり、Ｓ１＊，Ｓ２＊，Ｓ３＊は各交流スイッチＳ１，Ｓ２，Ｓ３に対するゲートパルスである。なお、何れも“High”レベルがオン状態である。
ここでは、図８の時刻ｔ１〜ｔ４において交流スイッチＳ１，Ｓ２の単方向スイッチＳ１ａ，Ｓ１ｂ，Ｓ２ａ／ｂ，Ｓ２ｂ／ａがオン、オフし、時刻ｔ５〜ｔ８において交流スイッチＳ２，Ｓ３の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａ，Ｓ３ａ，Ｓ３ｂがオン、オフするものとする。
【００１０】
時刻ｔ１〜ｔ４における交流スイッチＳ１，Ｓ２間の転流は、時刻ｔ１において、転流先の還流ダイオードモードの単方向スイッチＳ２ｂ／ａをオンさせ、時刻ｔ２において、転流元のＩＧＢＴモードの単方向スイッチＳ１ａをオフさせ、時刻ｔ３において、転流先のＩＧＢＴモードの単方向スイッチＳ２ａ／ｂをオンさせ、時刻ｔ４において、転流元の還流ダイオードモードの単方向スイッチＳ１ｂをオフさせる合計４ステップにより実行させる。
ここで、時刻ｔ２〜ｔ３では単方向スイッチＳ１ａ，Ｓ２ａ／ｂが何れもオフされるので電源短絡が防止され、時刻ｔ１，ｔ４では単方向スイッチＳ１ａ，Ｓ１ｂまたはＳ２ａ／ｂ，Ｓ２ｂ／ａを共にオンさせることによって負荷端の開放が防止される。
詳述はしないが、時刻ｔ５〜ｔ８における交流スイッチＳ２，Ｓ３間の転流動作も同様に考えることができ、時刻ｔ６〜ｔ７により電源短絡が防止され、時刻ｔ５，ｔ８で負荷端の開放が防止されている。
【００１１】
しかしながら、上述した転流方法では、中間電圧相ｖｍｉｄに接続されている交流スイッチＳ２に対するオン幅が短いときに、この交流スイッチＳ２を構成する両方の単方向スイッチが同時にスイッチングする場合がある。
以下に、この場合の動作を図９を参照しつつ説明する。
【００１２】
図９は、時刻ｔ１’〜ｔ４’において交流スイッチＳ１，Ｓ２間の転流が行われ、時刻ｔ５’〜ｔ８’において交流スイッチＳ２，Ｓ３間の転流が行われる場合であって、中間電圧相ｖｍｉｄに接続された交流スイッチＳ２のゲートパルスＳ２＊のオン幅が短い場合の動作を示している。
図９に示すように、交流スイッチＳ１，Ｓ２のスイッチングによる転流発生期間中に交流スイッチＳ２，Ｓ３によるスイッチングが始まると、交流スイッチＳ２における還流ダイオードモードの単方向スイッチをＳ２ｂ／ａからＳ２ａ／ｂに切り替える必要が生じる。
【００１３】
つまり、交流スイッチＳ１，Ｓ２のスイッチング期間中に還流ダイオードモードであった単方向スイッチＳ２ｂ／ａが時刻ｔ５’でオフし、同時に、交流スイッチＳ２，Ｓ３のスイッチング期間が開始することによって単方向スイッチＳ２ａ／ｂを還流ダイオードモードで動作させる必要があり、図９に楕円ｃとして示すように、時刻ｔ５’では単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａが同時にスイッチングすることになる。
【００１４】
しかし、スイッチングには遅れ時間があるため、時刻ｔ５’で瞬間的に単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａが共にオフする期間が生じて負荷端が開放され、大きなサージ電圧が出力線間電圧に発生する恐れがある。
この問題は、交流スイッチＳ２，Ｓ３によるスイッチング期間中に交流スイッチＳ１，Ｓ２によるスイッチングが開始される場合も同様であり、負荷端の開放や電源の短絡などの転流失敗が発生する。その結果、サージ電圧や短絡電流によりスイッチング素子を破壊する恐れがある。
【００１５】
上記の問題点に鑑み、先願に係る特願２００３−１６３４３５号（本出願時において、未だ出願公開されていない）の請求項２には、三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源モード判定手段と、前記交流スイッチ群に対する駆動パルスを、前記電源モード判定手段による判定結果に従って並び替える駆動パルス並び替え手段と、この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源モード判定手段による判定結果とに従って各単方向スイッチに駆動パルスを分配する手段と、前記中間電圧相に接続されている前記交流スイッチ内の単方向スイッチを同時にスイッチングする手段と、前記最大電圧相及び最小電圧相に接続されている各交流スイッチ内の還流ダイオードモードで動作する各単方向スイッチを、前記中間電圧相に接続されている交流スイッチがスイッチングしない期間でもオンさせる手段と、を備えた交流−交流直接変換形電力変換装置が開示されている。
【００１６】
図１０は、上記先願の図４に記載されているパルスパターンである。
中間電圧相の単方向スイッチに対するゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａは、還流経路さえ確保されていれば、同時にオンしてもよい。そこで、上記先願では、ゲートパルスＳ１ｂ，Ｓ３ｂを常時オンにして還流経路を確保し、その一方で、楕円ａのように単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａを積極的に同時スイッチングさせている。
【００１７】
この結果、転流方法としては、電源短絡を防止するためにデッドタイム（ＩＧＢＴモードで動作する二つの単方向スイッチのオフの重なり時間）が単方向スイッチＳ１ａ，Ｓ３ａ，Ｓ２ａ／ｂ（Ｓ２ｂ／ａ）の間で確保されればよいので、ゲートパルスＳ１＊，Ｓ２＊，Ｓ３＊に対して、転流期間ｔｃだけオンが遅れたオンディレイパルスを生成するだけでよい。
図１０では、楕円ａに示す如く、ゲートパルスＳ２＊に対して転流期間ｔｃだけオンが遅れたゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａが生成され、また、楕円ｂに示す如く、ゲートパルスＳ３＊に対して転流期間ｔｃだけオンが遅れたゲートパルスＳ３ａが生成されている。
【００１８】
上記先願発明によれば、中間電圧相に接続されている交流スイッチのオン幅が短い場合でも、転流失敗による負荷端の開放や電源の短絡を発生させることがないと共に、転流時には、
１）転流元のＩＧＢＴモードの単方向スイッチをオフする、
２）転流先のＩＧＢＴモードの単方向スイッチをオンする、
というように２ステップで済むため、転流時間も短くなり、転流により発生する電圧誤差が少なくなる。この結果、オフディレイなどの対策が不要になり、転流発生回路の構成を簡略化することができると共に、単方向スイッチＳ１ｂ，Ｓ３ｂを常時オンさせるため、スイッチング回数の低減によりスイッチング損失を低減できるという利点が得られる。
【００１９】
【特許文献１】特開２００１−６１２７６号公報（段落［０００５］，［００２９］，［図１］，［図３］等）
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上記先願発明によれば、特許文献１の問題点を解決することは可能であるが、三相交流電圧の中間電圧相を全ての領域で負荷に接続させることになる。例えば、三相交流電圧の中間電圧相が０Ｖである場合、中間電圧相を負荷に接続するのは不要な動作となり、結果としてスイッチング損失の増加を招き、冷却用の放熱フィンの体積が増加する。更には、不要なスイッチングに伴う発生ノイズが増加し、ノイズフィルタ等の大型化を招くという問題がある。
【００２１】
そこで本発明の解決課題は、三相交流電圧の最大電圧相に常時接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとをオンさせ、三相交流電圧の中間電圧相に接続されている交流スイッチのスイッチングを除去することにより、スイッチング損失や発生ノイズを低減し、装置の高効率化及び小型化を可能にした交流−交流直接変換形電力変換装置を提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するため、請求項１に記載した発明は、単方向の電流を制御可能な少なくとも二つの単方向スイッチからなる双方向性の交流スイッチを複数設けて交流スイッチ群を構成し、三相交流電源の各相に接続される前記交流スイッチ群により三相交流電圧を任意の大きさ及び周波数を有する多相交流電圧に直接変換する交流−交流直接変換形電力変換装置であって、
三相交流電圧の各相の大小関係から最大電圧相、中間電圧相、最小電圧相を判定する電源大小判別手段と、
前記交流スイッチ群に対する駆動パルスを、前記電源大小判別手段による判別結果に従って並び替えるパルス並び替え手段と、
この並び替え手段により並び替えられた駆動パルスからパルスパターンを生成し、このパルスパターンと前記電源大小判別手段による判別結果とに従って各単方向スイッチの駆動パルスを生成する手段と、を備えた交流−交流直接変換形電力変換装置において、
前記最大電圧相に接続されている交流スイッチのうち負荷側から電源側に電流を通流する単方向スイッチと、前記最小電圧相に接続されている交流スイッチのうち電源側から負荷側に電流を通流する単方向スイッチとを常時オンさせる手段と、
前記中間電圧相の電圧に応じてこの中間電圧相に接続されている交流スイッチのスイッチングを除去する手段と、
を有するものである。
【００２３】
請求項２に記載した発明は、請求項１において、
前記並び替え手段により並び替えられた駆動パルスに対し、前記中間電圧相が本来、負荷に接続されるべき期間を前記最大電圧相及び最小電圧相の駆動パルスに均等に振り分けて分配するパルス均等化手段を設けたものである。
【発明の効果】
【００２４】
本発明によれば、マトリックスコンバータ等の直接変換装置において、三相交流電圧の中間電圧相が負荷に接続されない場合、請求項１の発明では、中間電圧相の交流スイッチをオフすることで、転流パターンを簡略化でき、スイッチング損失やノイズの低減を図って装置の高効率化及び小型化が可能になる。
また、請求項２の発明によれば、請求項１の発明により万が一、電源側または負荷側の電圧や電流に悪影響を及ぼす場合に、本来、中間電圧相のゲートパルスが出力される期間を最大電圧相及び最小電圧相に均等に割り付けてこれらの電圧相のスイッチングを行わせることにより、請求項１の発明の利点を生かしたままで電源側及び負荷側の電圧、電流を補償することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態を示すブロック図であり、交流−交流直接変換形電力変換装置の出力相一相（例えば図６におけるＵ相）分の制御回路の構成を示したものである。
図１において、２０は電源電圧としての三相交流電圧ＶＲ，ＶＳ，ＶＴの大小関係を判別する電源大小判別手段であり、この判別手段２０により判別した三相交流電圧ＶＲ，ＶＳ，ＶＴの大小関係はパルス並び替え手段１０に入力されている。
【００２６】
パルス並び替え手段１０は、三相交流電圧の各相にそれぞれ接続される交流スイッチ（図６における交流スイッチＳＡ，ＳＢ，ＳＣに相当）のゲートパルス指令ＳＲＵＲ，ＳＳＵＳ，ＳＴＵＴを並び替え、前述した図７のように最大電圧相ｖｍａｘに接続される交流スイッチＳ１に対するゲートパルスをＳ１＊、中間電圧相ｖｍｉｄに接続される交流スイッチＳ２に対するゲートパルスをＳ２＊、最小電圧相ｖｍｉｎに接続される交流スイッチＳ３に対するゲートパルスをＳ３＊として出力する。
ここで、前記ゲートパルス指令ＳＲＵＲ，ＳＳＵＳ，ＳＴＵＴは、図示されていないＰＷＭ回路から出力されるＰＷＭパルスである。
【００２７】
上記のように、ゲートパルスＳ１＊は常に最大電圧相、ゲートパルスＳ２＊は中間電圧相、ゲートパルスＳ３＊は最小電圧相にそれぞれ接続される交流スイッチのゲートパルスであり、例えば電源大小判別手段２０によりＶＴ＞ＶＲ＞ＶＳと判別された場合にはゲートパルス指令ＳＴＵＴをＳ１＊に、同じくＳＳＵＳをＳ３＊に、同じくＳＲＵＲをＳ２＊に振り分けて並び替えが行われ、また、ＶＲ＞ＶＴ＞ＶＳと判別された場合にはゲートパルス指令ＳＲＵＲをＳ１＊に、同じくＳＳＵＳをＳ３＊に、同じくＳＴＵＴをＳ２＊に振り分けて並び替えが行われる。
【００２８】
上記ゲートパルスＳ１＊，Ｓ２＊，Ｓ３＊はパルス遅延手段３０に入力され、入力パルスに対してある一定期間だけ遅延させたパルスを生成し、単方向スイッチＳ１ａ，Ｓ３ａのゲートパルスＳ１ａ，Ｓ３ａとする（なお、図１では、単方向スイッチと同一の符号でゲートパルスを示している）。
また、単方向スイッチＳ１ｂ，Ｓ３ｂのゲートパルスＳ１ｂ，Ｓ３ｂは常時オン状態（“High”レベル）として還流経路を確保し、単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａを積極的に同時スイッチングさせることを可能としている。
【００２９】
一方、中間電圧相検出手段４０には三相交流電圧ＶＲ，ＶＳ，ＶＴが入力されており、図３に示すように、中間電圧相のある領域（例えば、０［Ｖ］±電源電圧振幅の１０％）において“Low”レベルになる検出パルスを出力するように構成されている。なお、上記の領域を広くとるほど検出パルスが“Low”レベルとなる期間が長くなることは明らかである。
【００３０】
この検出パルスと、前記パルス遅延手段３０から出力されるゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａとを論理積ゲート５０に入力してそれぞれ論理積をとることにより、中間電圧相に接続される単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａに対するゲートパルスＳ２ａ／ｂ，Ｓ２ｂ／ａが除去された信号がパルス分配手段６０に入力される。
パルス分配手段６０では、入力された各ゲートパルスを図６の単方向スイッチＳｒｕ，Ｓｕｒ，Ｓｕｓ，Ｓｓｕ，Ｓｕｔ，Ｓｔｕに対するゲートパルスＳＲＵ，ＳＵＲ，ＳＵＳ，ＳＳＵ，ＳＵＴ，ＳＴＵとして分配し、出力する。
【００３１】
上記のように、本実施形態では、三相交流電圧の最大電圧相に常時接続されている交流スイッチＳ１のうち負荷側から電源側に電流を通流する単方向スイッチＳ１ｂと、最小電圧相に接続されている交流スイッチＳ３のうち電源側から負荷側に電流を通流する単方向スイッチＳ３ｂとをオンさせ、図２に楕円Ａとして示す如く、三相交流電圧の中間電圧相に接続されている交流スイッチＳ２の単方向スイッチ２ａ／ｂ，Ｓ２ｂ／ａのスイッチングをなくすことにより、中間電圧相の電源短絡や負荷の開放を抑制した状態でスイッチング損失及び発生ノイズを低減させることができる。
【００３２】
一方、上述した第１実施形態では、中間電圧相に負荷が接続されていないが、場合によっては、中間電圧相を負荷に接続しないと装置の制御性能が損なわれるおそれがある。この問題を解決するため、本発明の第２実施形態では、スイッチング損失の増加を防ぎつつ、制御性能を損なわせないようにした。
【００３３】
図４は、この第２実施形態を示すブロック図である。
この実施形態では、第１実施形態におけるパルス並び替え手段１０とパルス遅延手段３０との間に、パルス均等化手段７０を付加してある。
すなわち、三相交流電圧の中間電圧相に対するゲートパルスＳ２＊をパルス均等化手段７０により最大電圧相と最小電圧相とに均等に割り付けることで、第１実施形態の利点を損ねずに、本来的に中間電圧相を負荷に接続することにより出力される電圧ベクトルと同様の電圧ベクトルを出力可能としたものである。
【００３４】
図５は、この実施形態におけるパルスパターンを示している。
図３に示したように、例えば、三相交流電圧の中間電圧相の電圧が０Ｖの時に、最大電圧相及び最小電圧相の電圧振幅が正負で対称となる。このため、図４の中間電圧相検出手段４０から出力される検出パルスをパルス均等化手段７０に取り込み、中間電圧相の電圧が０Ｖのタイミングで、中間電圧相が負荷に接続される期間（図５におけるΔＴ）を最大電圧相と最小電圧相とで１／２ずつ均等化し、ゲートパルスＳ２＊を最大電圧相に接続される交流スイッチと最小電圧相に接続される交流スイッチとに振り分ければ良い。
【００３５】
このようにして、中間電圧相のスイッチングをなくした期間を最大電圧相と最小電圧相とに均等に割り付けることにより、ゲートパルスＳ１＊＊，Ｓ３＊＊を発生させる。よって、図５に示すように、パルス均等化手段７０から出力されるゲートパルスはＳ１＊＊，Ｓ２＊＊，Ｓ３＊＊となり、中間電圧相の単方向スイッチＳ２ａ／ｂ，Ｓ２ｂ／ａに対するゲートパルスが除去された信号がパルス遅延手段３０に入力される。
この結果、中間電圧相における電源短絡や負荷の開放を抑制した状態でスイッチング回数を従来に比べて低減しながら、中間電圧相のスイッチングが除去された期間を、最大電圧相及び最小電圧相の単方向スイッチによるスイッチングに均等に割り付けることが可能となり、電源側及び負荷側の電圧や電流を所望の値に補償することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１におけるパルスパターンを示す図である。
【図３】図１における中間電圧相検出手段の入出力波形を示す図である。
【図４】本発明の第２実施形態を示すブロック図である。
【図５】図４におけるパルスパターンを示す図である。
【図６】マトリクスコンバータの概念的な回路図である。
【図７】マトリクスコンバータの一相分の回路図である。
【図８】図７におけるパルスパターンを示す図である。
【図９】図７におけるパルスパターンを示す図である。
【図１０】先願発明におけるパルスパターンを示す図である。
【符号の説明】
【００３７】
１０：パルス並び替え手段
２０：電源大小判別手段
３０：パルス遅延手段
４０：中間電圧相検出手段
５０：論理積ゲート
６０：パルス分配手段
７０：パルス均等化手段
Ｓ１，Ｓ２，Ｓ３，ＳＡ，ＳＢ，ＳＣ：交流スイッチ
Ｓ１ａ,Ｓ１ｂ,Ｓ２ａ／ｂ,Ｓ２ｂ／ａ,Ｓ３ａ,Ｓ３ｂ,Ｓｒｕ,Ｓｕｒ,Ｓｓｕ,Ｓｕｓ,Ｓｔｕ,Ｓｕｔ：単方向スイッチ
【図１】
2006197714.tif 000003
【図２】
2006197714.tif 000004
【図３】
2006197714.tif 000005
【図４】
2006197714.tif 000006
【図５】
2006197714.tif 000007
【図６】
2006197714.tif 000008
【図７】
2006197714.tif 000009
【図８】
2006197714.tif 000010
【図９】
2006197714.tif 000011
【図１０】
2006197714.tif 000012