(57)【要約】【課題】  積層セラミック回路基板の内部に安定的にコンデンサ領域を形成することができ、しかも内部配線パターンの制約を与えることなく高密度配線化が可能なコンデンサ内蔵型積層セラミック回路基板及びその製造方法を提供すること。【解決手段】  複数のセラミック層１ａ〜１ｅを積層して成る積層体基板１内に、内部配線パターン２、ビアホール導体３から成る所定回路を配置させるとともに、該回路に接続され且つ誘電体セラミック層６２を１対の容量電極パターン６１、６３で挟持したコンデンサ６ｂ、６ｄを配置させて成る。【選択図】  図１
2006005379.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されて成る積層体基板内に、内部配線パターン、ビアホール導体から成る所定回路が配置されているとともに、該回路に接続され且つ誘電体セラミック層を１対の容量電極パターンで挟持したコンデンサが配置させて成るコンデンサ内蔵型積層セラミック回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の容量電極パターン及びそれに挟持された誘電体セラミック部材からなるコンデンサ領域を積層体基板の一部に配置して成るコンデンサ内蔵型積層セラミック回路基板に関するものである。
【背景技術】
【０００２】
従来、積層セラミック回路基板は、ビアホール導体となる導体が充填され、且つ表面に内部配線パターンとなる導体膜が形成されたグリーンシートを、積層構造に応じて積層し、焼成処理して積層体基板を形成し、必要に応じてこの積層基板の表面に表面配線パターン等を形成していた。
【０００３】
このような積層セラミック回路基板に、所定回路を形成する配線以外に他の機能を持たせる構造として、従来は、主に積層体基板の表面に、厚膜抵抗体膜を形成したり、厚膜コンデンサなどを形成していた。例えば、厚膜抵抗体膜は、２つの表面配線パターン間に抵抗体膜を配置する構造が一般的であるため、積層体基板の表面に比較的簡単に形成することができる。これに対して厚膜コンデンサは一対の容量電極パターン間に誘電体層を介在させた構造であるため、所定容量特性を得るためには、一対の容量電極パターンの対向面積によって大きく規定されるため、表面配線パターンの高密度化に大きな障害となっていた。
【０００４】
このため、所定容量特性を導出するコンデンサを積層体基板の内部に形成することが、積層セラミック回路基板の全体の配線パターンの高密度化から非常に有効である。
【０００５】
上述のようにコンデンサ領域を積層体基板の内部に形成した構造としては、例えば、チップ状積層セラミックコンデンサ構造を参考に、積層体基板のセラミック層となるセラミックグリーンシートを積層する際に、少なくとも両主面側に容量電極パターンが配置されるように所定誘電率の誘電体セラミックグリーンシートを介在させて積層体基板を形成していた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のコンデンサを内蔵した積層セラミック回路基板では、複数のセラミックグリーンシートから成るセラミック層間の全面に所定誘電率の誘電体セラミックグリーンシートを介在されることになる。
【０００７】
特に、一対の容量電極が形成されていない領域では、セラミック層となるセラミックグリーンシートと誘電体セラミック層となる誘電体セラミックグリーンシートとが接触するため、この両者を一体的に焼成した時、焼成収縮挙動の差による剥離現象が発生してしまう。
【０００８】
また、誘電体セラミック層の厚みによって容量特性が規定されるため、所定厚みの誘電体グリーンシートを用いる必要がある。通常、この誘電体セラミックグリーンシートの厚みは、セラミックグリーンシートの厚みよりも薄く、両者の間では絶縁特性が異なるため、例えば、誘電体セラミック層の両主面には内部配線パターンを形成することができなくなったり、また、内部配線パターンの高密度化に大きな障害を与えることがあった。
【０００９】
本発明は、上述の問題点を解決すべく、コンデンサ内蔵型積層セラミック回路基板の製造方法を根本的に変更して、積層セラミック回路基板の内部に安定的にコンデンサ領域を形成することができ、しかも内部配線パターンの制約を与えることなく高密度配線化が可能なコンデンサ内蔵型積層セラミック回路基板及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明は、複数のセラミック層が積層されて成る積層体基板内に、内部配線パターン、ビアホール導体から成る所定回路が配置されているとともに、該回路に接続され且つ誘電体セラミック層を１対の容量電極パターンで挟持したコンデンサが配置させて成るものである。
【発明の効果】
【００１１】
本発明は、複数のセラミック層が積層されて成る積層体基板内に、内部配線パターン、ビアホール導体から成る所定回路が配置されているとともに、該回路に接続され且つ誘電体セラミック層を１対の容量電極パターンで挟持したコンデンサが内部に配置させて成ることにより、セラミック層間の内部配線パターンの形成にあたり、コンデンサ領域が障害となることがなく、内部配線パターンの設計の自由度、高密度化が維持でき、同時に、表面側の配線パターンの設計の自由度が向上し、高密度化が維持できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明のコンデンサ内蔵型積層セラミック回路基板及びその製造方法を図面に基づいて説明する。
【００１３】
図１は、本発明に係る内蔵型積層セラミック回路基板の断面図である。
【００１４】
図１において、１０は内蔵型積層セラミック回路基板であり、内部に配線パターン２、ビアホール導体３、コンデンサ領域６ｂ、６ｄを含む積層体基板１と、前記積層体基板１の主面に形成される表面配線パターン４、５と、必要に応じて搭載・形成される厚膜抵抗体膜、保護膜、各種電子部品とから構成されている。積層体基板１はセラミック層１ａ〜１ｅが積層して、各セラミック層１ａ〜１ｅ間に形成された内部配線パターン２、内部配線パターン２間、内部配線パターン２と表面配線パターン４、５との間に形成されたビアホール導体３とから成る。さらに、セラミック層１ｂ、１ｄには、内部配線パターン２やビアホール導体３に接続するコンデンサ領域６ｂ、６ｄが配置されている。
【００１５】
セラミック層１ａ〜１ｅは、例えば８５０〜１０５０℃前後の比較的低い温度で焼成可能にするガラス−セラミック材料からなり、その厚みは絶縁特性などを考慮して１００〜３００μｍ程度となっている。
【００１６】
内部配線パターン２、ビアホール導体３は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体からなり、内部配線パターン２の厚みは８〜１５μｍ程度であり、ビアホール導体の直径は任意な値とすることができるが、例えば直径は８０〜２５０μｍである。
【００１７】
また、セラミック層１ｂ、１ｄの一部には、一方の容量電極パターン６１、誘電体セラミック層６２、他方の容量電極パターン６３とから構成されてるコンデンサ領域６ｂ、６ｄが点在するように配置されている。
【００１８】
容量電極パターン６１、６３は、内部配線パターン２と同一材料からなり、実質的に同一厚みで形成されている。
【００１９】
誘電体セラミック層６２は、セラミック層１ａ〜１ｅと異なる所定誘電率を有するものであり、例えば、Ｐｂ4 Ｆｅ2 Ｎｂ2 Ｏ12などのセラミックと低融点ガラス材料とから構成されている。
【００２０】
容量電極パターン６１、６３の対向面積及び誘電体セラミック層６２の厚みは、夫々容量特性に応じて所定値に設定されている。例えば、誘電体セラミック層６２の厚みは、例えば２０μｍ〜１００μｍ程度であり、セラミック層１ｂ、１ｄの厚みと同一またはそれよりも薄くなっている。
【００２１】
この各セラミック層１ａ〜１ｅ間の内部配線パターン２、ビアホール導体３、さらに、コンデンサ領域６ｂ、６ｄによって、積層体基板１内に容量成分を有する所定回路配線が形成されることになる。
【００２２】
表面配線パターン４、５は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体から成る。
【００２３】
このような積層体基板１の表面配線パターン４、５には、厚膜抵抗体膜や保護膜が被着形成されたり、チップコンデンサ、チップ抵抗器、トランジスタ、ＩＣなどの各種電子部品などが半田、ワイヤボンディング細線などによって搭載・接合されている。
【００２４】
ここで、本発明の特徴的なことは、各セラミック層１ａ〜１ｅが積層され、且つ内部配線パターン２とビアホール導体３とによって所定回路が構成された積層体基板１の内部に、必要な箇所のみにコンデンサ領域６ｂ、６ｄが点在するように配置されている。図では、セラミック層１ｂ、１ｄにコンデンサ領域６ｂ、６ｄが部分的に形成されている。
【００２５】
これにより、コンデンサ領域６ｂ、６ｄを含むセラミック層１ｂ、１ｄにおいても、セラミック層１ｂ、１ｄの両主面に内部配線パターン２を支障なく形成することができ、セラミック層１ｂ、１ｄの厚み貫くビアホール導体３を形成することができる。即ち、内部配線パターン２、ビアホール導体３の設計の自由が維持でき、高密度化配線も維持できる。
【００２６】
また、コンデンサ領域６ｂ、６ｄを、配線回路に応じて必要なセラミック層に、内部配線パターン２と最も効率よく接続できる箇所に形成することができ、しかも積層体基板１の内部に内装することができるため、従来基板の表面に形成していたコンデンサを排除できるため、表面配線パターン４、５の高密度配線化が可能となり、また、内部配線パターン２に近接してコンデンサ６ｂ、６ｄを配置することができる。従って、全体の積層セラミック回路基板全体の高密度化が達成される。
【００２７】
次に、本発明のコンデンサ内蔵型セラミック回路基板の製造方法を説明する。図２の工程流れ図、図３（ａ）〜図３（ｈ）は図２の工程流れ図中の主要工程における概略図である。
【００２８】
コンデンサ内蔵型積層セラミック回路基板１の製造工程は、積層前の準備工程、積層体基板の形成するための積層工程、積層体基板を支持基板から剥離する剥離工程、焼成工程、表面処理工程などからなる。
【００２９】
尚、特に、積層工程においては、セラミック層１ａ〜１ｅとなる絶縁膜、内部配線パターン２となる導体膜、ビアホール導体となる導体を形成するための工程と、コンデンサ領域の形成工程の２つに分けられる。
【００３０】
積層前の準備工程は、図３（ａ）に示すように、積層体基板を形成するための支持基板１５を準備するとともに、セラミック層１ａ〜１ｅを形成するためのセラミックスリップ材、誘電体セラミック層６２を形成するための誘電体セラミックスリップ材、内部配線パターン２、ビアホール導体３、容量電極パターン６１、６３、表面配線パターン４、５となる導電性ペーストを夫々作成するものである。
【００３１】
〔支持基板〕支持基板１５は、図３（ａ）に示すように積層体基板を形成するための基体であり、例えばセラミック、ガラス、耐熱性樹脂などの基板からなる。必要に応じて、支持基板１５の表面に支持基板平滑層を形成しても構わない。この支持基板１５は、図２の（ｉ）の工程で剥離処理される。
【００３２】
また、支持基板１５として、所定配線パターンが形成された単板状、多層構造のセラミック回路基板を用いても構わない。この場合、（ｉ）の工程である剥離処理は省略される。
【００３３】
〔セラミックスリップ材〕セラミックスリップ材は、セラミック層１ａ〜１ｅを形成するためのものであり、焼成温度約８５０〜１０００℃で処理されるようにセラミック粉末、ガラスフリット、光硬化可能なモノマー、バインダー、溶剤などが選択され、均質混練して形成される。
【００３４】
セラミック粉末は、クリストバライト、石英、コランダム（αアルミナ）、ムライト、コージェライトなどの絶縁セラミック材料などが挙げられ、その平均粒径０．５〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕したものを用いる。尚、セラミック材料は２種以上混合して用いられてもよい。
【００３５】
ガラスフリットは、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればよく、例えば、Ｂ2 Ｏ3 、ＳｉＯ2 、Ａｌ2 Ｏ3 、ＺｎＯ、アルカリ土類酸化物を含むガラスフリットが挙げられる。
【００３６】
この様なガラスフリットは、ガラス化範囲が広く、また屈伏点が６００〜８００℃付近とすることが重要である。このガラスフリットの平均粒径は、１．０〜６．０μｍ、好ましくは１．５〜３．５μｍである。
【００３７】
上述のセラミック材料とガラスフリットとの構成比率は、セラミック材料が１０〜６０ｗｔ％、好ましくは３０〜５０ｗｔ％であり、ガラスフリットが９０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。
【００３８】
光硬化可能なモノマーは、比較的低温で且つ短時間の焼成工程で焼失できるように熱分解性に優れたものであり、選択的露光処理によって、光重合される必要がある。即ち、露光処理によって遊離ラジカルを形成し、連鎖生長付加重合が可能な、２級もしくは３級炭素を有したモノマーが好ましく、例えば少なくとも１つの重合可能なエチレン系基を有するブチルアクリレート等のアルキルアクリレートおよびそれらに対応するアルキルメタクリレートが有効である。また、テトラエチレングリコールジアクリレート等のポリエチレングリコールジアクリレートおよびそれらに対応するメタクリレートなどが挙げられる。
【００３９】
バインダーは、光硬化可能なモノマー同様に熱分解性の良好なものでなり、且つスリップの粘性を考慮して決められる。例えば、アクリル酸もしくはメタクリル酸系重合体のようなカルボキシル基、アルコール性水酸基を備えたエチレン性不飽和化合物が好ましい。尚、光硬化可能なモノマーとバインダーとの比率は、１〜３：５程度に添加される。
【００４０】
溶剤として、有機系溶剤、水系溶剤を用いることができる。尚、水系溶剤の場合、光硬化可能なモノマー及びバインダーは、水溶性である必要があり、モノマー及びバインダには、親水性の官能基、例えばカルボキシル基が付加されている。その付加量は酸価で表せば２〜３００あり、好ましくは５〜１００である。
【００４１】
上述のセラミックスリップ材は、光硬化可能なモノマー及びバインダが上述したように積層体基板の焼成の過程で完全に熱分解しなくてはならないが、特に、６００℃以下、好ましくは５００℃以下で分解する材料を選択することが重要である。
【００４２】
また、セラミックスリップ材には、増感剤、光開始系材料等を必要に応じて添加しても構わない。例えば、光開始系材料としては、ベンゾフェノン類、アシロインエステル類化合物などが挙げられる。
【００４３】
〔誘電体セラミックスリップ材〕誘電体セラミックスリップ材は、コンデンサ領域６ｂ、６ｄの誘電体セラミック層６２を形成するためのものであり、焼成温度約８５０〜１０００℃で処理されるように誘電体セラミック粉末、ガラスフリット、光硬化可能なモノマー、バインダー、溶剤などが選択され、均質混練して形成される。
【００４４】
誘電体セラミック粉末は、例えば、Ｐｂ4 Ｆｅ2 Ｎｂ2 Ｏ12などが例示でき、その平均粒径０．５〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕したものを用いる。尚、絶縁膜１０ａ〜１ｅと同時焼成されるため、ガラスフリット、光硬化可能なモノマー、バインダー、溶剤などは上述の材料と同一にすることが望ましい。上述の誘電体セラミック材料とガラスフリットとの構成比率は、誘電体セラミック層６２の誘電率を考慮して決定され、例えばガラスフリットを省略しても構わない。
【００４５】
〔導電性ペースト〕内部配線パターン２、ビアホール導体３、容量電極パターン６１、６３、及び表面配線パターン４を形成するための導電性ペーストは、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体材料粉末、例えば銀系粉末、低融点ガラス成分、バインダー、溶剤を均質混練したものが用いられ、尚、必要に応じて光硬化可能なモノマーを添加することができる。
【００４６】
この導電性ペーストをスクリーン印刷・乾燥を行うことによって、内部配線パターン２、容量電極パターン６１、６３及び表面配線パターン４となる導体膜を形成し、ビアホール導体３となる貫通孔に導体を充填する。
【００４７】
〔積層工程〕さて、上述の支持基板１５上に、各種セラミックスリップ材、導電性ペーストを用いて積層体基板を形成する。
【００４８】
セラミック層１ａ〜１ｅとなる絶縁膜１０ａ〜１０ｅ間に内部配線パターン２を配置し、その絶縁膜１０ａ〜１０ｅの厚みにビアホール導体３となる導体３１を有する積層体は、図２の（ｂ）の工程〜（ｅ）の工程を順次繰り返して行うことによって形成される。
【００４９】
また、コンデンサ領域６ｂ、６ｄとなる１対の容量電極パターン６１、６３となる導体膜６１０、６３０及び誘電体セラミック層６２となる誘電体膜６２０は、この（ｂ）の工程〜（ｅ）の工程中行われる図２の（ｆ）の工程〜（ｈ）の工程によって形成される。
【００５０】
まず、図２の（ｂ）の工程のように、支持基板１５上にセラミック層１ｅとなる絶縁膜１０ｅを形成する（図３（ａ）参照）。
【００５１】
この絶縁膜１０ｅの形成は、セラミックスリップ材の塗布処理と乾燥処理とからなる。具体的には、支持基板１５の全面に、上述のセラミックスリップ材を所定厚み例えば１００μｍに塗布を行い、さらに乾燥を行う。
【００５２】
ここで、セラミックスリップ材の塗布方法としては、ドクターブレード法（ナイフコート法）、ロールコート法、印刷法などが用いられ、これにより、支持基板１５上に塗布表面が均一の絶縁膜１０ｅが形成されることになる。尚、厚みの制御は、例えばドクターブレード法においては、ブレードの高さを適宜設定することによってその膜厚は任意に設定することができる。
【００５３】
乾燥方法としては、バッチ式乾燥炉、インライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃以下が望ましい。また、急激な乾燥は、表面にクラックを発生される可能性があるため、急加熱を避けることが重要となる。
【００５４】
次に、図２の（ｃ）の工程のように、セラミック層１ｅのビアホール導体３となる位置に対応して、絶縁膜１０ｅを貫通する貫通孔３０を形成する（図３（ｂ）参照）。これは、選択的な露光処理と現像処理及び洗浄・乾燥処理からなる。選択的な露光処理は、貫通孔３０となる領域のみを隠蔽するパターンのフォトターゲットを、絶縁膜１０ｅ上に近接又は載置して、露光光（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／ｃｍ2 ）を約５〜３０秒程度照射して処理する。これにより、露光処理された部位が光硬化を起こすことになる。
【００５５】
現像処理は、選択的な露光処理を行った絶縁膜１０ｅに有機系のクロロセン、１，１，１−トリクロロエタン、アルカリ系溶剤などの現像溶剤を、例えばスプレー現像法やパドル現像法によって噴射したり、接触したり現像処理を行う。これにより、露光光が照射されない部分のみが選択的に除去されることになる。
【００５６】
その後、必要に応じて洗浄及び乾燥を行なう。
【００５７】
このような選択的な露光処理・現像処理によって、ビアホール導体３の貫通孔３０が形成されるため、貫通孔３０、即ちビアホール導体３の形状をフォトターゲットのパターンによって任意の形状とすることが極めて容易となる。従って、供給用の配線やアース電位の配線など比較的大電流が流れる配線パターンに接続するビアホール導体３の形状を大きくすることが簡単に行え、また、ビアホール導体３の位置ずれがなく、ビアホール導体３の導通信頼性が大きく向上する。
【００５８】
次に、図２の（ｄ）の工程のように、絶縁膜１０ｅに形成した貫通孔３０にビアホール導体３となる導体３１を形成する。尚、このビアホール導体３となる導体３１は、内部配線パターン２と表面配線パターン５とを接続するための導体となる。
【００５９】
具体的には、絶縁膜１０ｅの貫通孔３０上に、導電性ペーストの印刷することによって、貫通孔３０にビアホール導体３となる導体３１を充填し、乾燥処理を行う。
【００６０】
次に、図２中の（１）の流れ線にそって、内部配線パターン２となる導体膜２１を形成するが、図１に示すコンデンサ内蔵型積層セラミック回路基板においては、セラミック層１ｅ上にコンデンサ領域を形成する必要があるため、図２中の（１）の流れ線にそって内部配線パターン２となる導体膜２１を形成するとともに、同時に図２中の（２）の流れ線にそって容量電極パターン６１となる導体膜６１０を形成し、コンデンサ領域形成工程に移行する。
【００６１】
尚、実際上、図２（ｄ）の工程であるビアホール導体３となる導体３１の形成時に、内部配線パターン２となる導体膜２１の形成及び容量電極パターン６１の導体膜６１０の形成工程を同一の導電性ペーストの印刷処理・乾燥処理で形成しても構わない。
【００６２】
即ち、絶縁膜１０ｅ上に、導電性ペーストを所定形状に印刷し、乾燥処理して、内部配線パターン２となる導体膜２１及び容量電極パターン６１となる導体膜６１０を形成する。
【００６３】
次に、図２（ｇ）の工程に示すように、コンデンサ領域６ｄの誘電体セラミック層６２となる誘電体膜６２０を形成する。これは、誘電体セラミックスリップ材の塗布処理、乾燥処理、選択的な露光処理、現像処理及び洗浄・乾燥処理からなる。
【００６４】
即ち、誘電体セラミックスリップ材の処理は、図３（ｄ）に示すように、容量電極パターン６１となる導体膜６１０を含む絶縁膜１０ｅ上の広い領域に、上述の誘電体セラミックスリップ材を所定厚み、例えば２０μｍに塗布を行う。これにより、選択的露光・現像処理によって所定形状となる誘電体塗布膜６２０’が形成される。この塗布膜６２０’の厚み制御は、例えばドクターブレード法においては、ブレードの高さを適宜設定することによってその膜厚は任意に設定することができる。
【００６５】
次に、上述の乾燥条件で乾燥処理を行う。
【００６６】
次の選択的な露光処理は、図３（ｅ）に示すように、最終的に誘電体セラミック層６２となる部分が露出するフォトターゲット６４を、誘電体塗布膜６２０’上に配置して、上述の露光条件で露光光を照射する。これにより、最終的に誘電体セラミック層６２となる部分が光硬化されることになる。
【００６７】
次の現像処理は、図３（ｆ）に示すように、露光処理により光硬化していない誘電体塗布膜６２０’部分を除去するものであり、上述の現像条件で行う。これにより、コンデンサ領域６ｄ以外に存在する誘電体塗布膜６２０’は除去され、所定パターンの誘電体膜６２０となる。
【００６８】
この選択的な露光・現像処理によって、絶縁体塗布膜６２０’が所定形状に精度よくパターンニングされ、誘電体膜６２０が完成する。除去された部分からは絶縁膜１０ｅや内部配線パターン２となる導体膜２１が現れることになるが、絶縁膜１０ｅは既に光硬化されており、導体膜２１は現像液に侵されることがないため、内部配線パターン２に悪影響を与えることがないため、安定的に誘電体膜６２０を所定形状に形成することができる。
【００６９】
その後、洗浄・乾燥を行う。
【００７０】
次に、図２（ｈ）の工程に示すように、容量電極パターン６３となる導体膜６３０を形成する（図３（ｇ）参照）。
【００７１】
これは、誘電体膜６２０上に、導電性ペーストのスクリーン印刷により形成し、その後、乾燥処理する。
【００７２】
この図２の（ｆ）〜（ｈ）の一連のコンデンサ領域６ｄの形成工程によって、絶縁膜１０ｅ上に、コンデンサ領域６ｄとなる構造物、即ち、容量電極パターン６１となる導体膜６２０、誘電体セラミック層６２となる誘電体膜６２０、容量電極パターン６３となる導体膜６３０を、所定箇所に独立して形成することができる。
【００７３】
このコンデンサ領域形成工程では、誘電体膜６２０の厚みが設定でき、しかも、容量電極パターン６１、６３となる導体膜６１０、６３０の対向面積も任意に設定することができるため、容量特性が安定したコンデンサ領域となる。
【００７４】
次に、図２の（ｂ）〜（ｄ）の工程を行い、絶縁膜１０ｅ、絶縁膜１０ｅに形成した内部配線パターン２となる導体膜２１及び絶縁膜１０ｅ上に形成されたコンデンサ領域６ｄを覆うように、絶縁膜１０ｄを形成し、先に形成した導体膜２１や容量電極パターン６３となる導体膜６３０に到達するビアホール導体３となる貫通孔３０を形成し、ビアホール導体３となる導体を形成する（図３（ｈ）参照）。
【００７５】
ここで、絶縁膜１０ｄは、絶縁膜１０ｅの内部配線パターン２となる導体膜２１やコンデンサ領域６ｄを覆うようにセラミックスリップ材が塗布されるため、絶縁膜１０ｄの必要な箇所にコンデンサ領域６ｄを点在させることができ、しかも、絶縁膜１０ｄの表面は均一な面となる。したがって、絶縁膜１０ｄ上に形成する種々の処理が安定して形成することができる。
【００７６】
また、絶縁膜１０ｄの選択的な露光・現像処理によって形成される貫通孔３０からは、既に形成した内部配線パターン２となる導体膜２１や容量電極パターン６３となる導体膜６３０が露出することになるが、この導体膜２１、６３０は、現像液に侵されることがないため、ビアホール導体３の接続を導体３１を介して安定的接続されることができる。
【００７７】
また、コンデンサ領域６ｄの周囲及びその上部には、絶縁膜１０ｄが被覆形成されることになり、この絶縁膜１０ｄには、コンデンサ領域６ｄの有無にかかわらず、通常の絶縁膜、例えば１０ｅと同様に内部配線パターン２となる導体膜２１やビアホール導体３となる導体３１を形成することができる。
【００７８】
次に、図２中、流れ線（１）に沿って、（ｅ）の工程で絶縁膜１０ｄ上に内部配線パターン２となる導体膜２１を形成する。
【００７９】
同様に、図２の（ｂ）〜（ｄ）工程を繰り返して、絶縁膜１０ｄの内部配線パターン２となる導体膜２１上に、絶縁膜１０ｃ（図示せず）を形成し、ビアホール導体３となる貫通孔３０を形成し、この貫通孔３０にビアホール導体３となる導体３１を充填する。
【００８０】
次に、図２中、流れ線（１）及び（２）に沿って、（ｅ）の工程に示すように、絶縁膜１０ｃ上に内部配線パターン２となる導体膜２１を形成するとともに、（ｆ）の工程に示すコンデンサ領域６ｂの容量電極パターン６１と導体膜６１０を形成する。
【００８１】
その後、図２の（ｇ）〜（ｈ）の工程に示すようにコンデンサ領域６ｂの誘電体膜６２となる誘電体膜６２０を形成し、容量電極パターン６３となる導体膜６３０を形成する。
【００８２】
次に、図２の（ｂ）〜（ｄ）の工程を繰り返し、絶縁膜１０ｃに形成した内部配線パターン２となる導体膜２１及び絶縁膜１０ｃ上に形成されたコンデンサ領域６ｂを覆うように、絶縁膜１０ｂ（図示せず）を形成し、先に形成した導体膜２１や容量電極パターン６３となる導体膜６３０に到達するビアホール導体３となる貫通孔３０を形成し、ビアホール導体３となる導体を形成し、さらに図２の（ｂ）〜（ｄ）の工程を繰り返し、絶縁膜１０ａ（図示せず）及び絶縁膜１０ａを貫くビアホール導体３となる導体３１を形成する。
【００８３】
尚、絶縁膜１０ｄに形成した貫通孔３０以降については、図３には示していないが、内部配線パターン２と導体２を含む絶縁膜の形成は、図３（ａ）〜図３（ｃ）に示すように、コンデンサ領域の形成は、図３（ｃ）〜図３（ｇ）に示すように形成されるものである。尚、図３（ａ）〜図３（ｇ）には支持基板１５が図示されているが、この支持基板１５とは、当該工程の前までに形成された絶縁膜部分を指すものである。
【００８４】
〔剥離工程〕次に、図２の流れ線（３）に沿って、図２の（ｊ）である支持基板１５の剥離工程を行う。
【００８５】
剥離工程は、支持基板１５から上述のコンデンサ領域６ｂ、６ｄ、内部配線パターン２１及びビアホール導体３となる導体３１を含む絶縁膜１０ａ〜１０ｅから成る積層体を分離する。
【００８６】
具体的には、支持基板１５と積層体とを剥離するために、例えば支持基板１５を湾曲させたり、剥離界面にカッター刃を平面上に摺動したりする。支持基板１５と積層体との界面部分に形成した基板平滑層に、１２０℃（乾燥処理の温度）以上で発泡性反応を起こす樹脂部材を添加している場合、加熱処理して剥離を容易にしても構わない。また、支持基板１５と基板平滑層の界面部分に有機溶剤によって溶解するシートを介在させておき、有機溶剤に浸漬したりしても構わない。有機溶剤によって溶解するシートを用いる場合には、セラミックスリップ材、導電性ペーストにバイダー、光硬化可能なモノマーに水系を用い、溶剤に純水などを用いることが重要となる。
【００８７】
〔表面配線パターンの形成工程〕次に、図２の（ｊ）の工程である積層体の表面に表面配線パターン４、５となる導体膜を形成する。これは、導電性ペーストを印刷処理し、さらに、乾燥処理して形成する。
【００８８】
〔焼成工程〕次に、図２の（ｋ）の工程として、表面配線パターン４、５となる導体膜を含む積層体基板を焼成処理する。焼成処理は、脱バインダ過程と焼結過程からなる。
【００８９】
脱バインダ処理は、絶縁膜１０ａ〜１０ｅ、内部配線パターン２となる導体膜２１、ビアホール導体３となる導体３１、表面配線パターン４、５となる導体膜、容量電極パターン６１０、６３０、誘電体膜６２０に含まれる有機成分を焼失するためのものであり、例えば６００℃以下の温度領域で行われる。  また、焼結処理は、絶縁膜１０ａ〜１０ｅ、誘電体膜６２０のガラス成分を結晶化させて、セラミック粉末の粒界に均一に分散させ、積層体基板１に一定強度を与え、同時に、内部配線パターン２となる導体膜２１、ビアホール導体３となる導体３１、表面配線パターン４、５となる導体膜、容量電極パターン６１、６３となる導体膜６１０、６３０の導電材料、例えば、銀系粉末を粒成長させて、低抵抗化させるとともに、セラミック層１ａ〜１ｅ、誘電体セラミック層６２と一体化させるものである。これは、ピーク温度８５０〜１０５０℃に達する温度領域で行われる。
【００９０】
焼成雰囲気は、導電性ペーストの材料などによって異なり、上述のようにＡｇ系導体の場合は、大気（酸化性）雰囲気又は中性雰囲気で行われ、Ｃｕ系導体の場合は、還元性雰囲気又は中性雰囲気で行われる。
【００９１】
〔表面処理工程〕次に、図２の（ｌ）の工程として、表面処理を行う。
【００９２】
表面処理とは、積層体基板１の主面に、厚膜抵抗膜や保護膜などを焼きつけを行い、各種電子部品を搭載する。
【００９３】
以上のようの本発明のコンデンサ内蔵型積層セラミック回路基板は、内部配線パターン２を有する積層体基板部分は、光硬化可能なモノマーを有するセラミックスリップ材の塗布・乾燥し、その塗布された絶縁膜に対して選択的な露光・現像処理を行い、導電性ペーストによるビアホール導体３となる導体３１、内部配線パターン２となる導体膜２１の形成を繰り返して形成している。
【００９４】
また、コンデンサ領域６ｂ、６ｄは、積層体基板の積層工程中に、この積層体基板の同種の工程、即ち容量電極パターンの形成、誘電体膜となるセラミックスリップ材の塗布・乾燥、選択的な露光・現像処理によるパターンニング、容量電極パターンの形成で形成することができる。これにより、製造工程が煩雑することなく、簡単に形成できる。
【００９５】
また、コンデンサ領域６ｂ、６ｄの容量電極パターン６１、６３の形状は、導電性ペーストの印刷によって、また、誘電体セラミック層６２の形状は誘電体膜６２０の選択的な露光現像処理によって、また、誘電体セラミック層６２の厚みは、誘電体膜６２０を形成する際の誘電体セラミックスリップ材の塗布厚みの制御によって、夫々確実に且つ精度よく形成することができるため、安定した容量特性を導出することができる。
【００９６】
また、コンデンサ領域の容量電極パターン６１、６３は、内部回路の配線を考慮して、必要な箇所に独立して形成することができ、しかも所定内部配線パターン２とは、内部配線パターン２の延長して、またビアホール導体３を介して簡単に接続することができる。
【００９７】
また、コンデンサ領域において、誘電体セラミック層６２の両主面は、実質的に容量電極パターン６１、６３と接触しており、セラミック層１ａ〜１ｅと接触していないこと、また、コンデンサ領域６ｂ、６ｄの内部で必要な箇所のみに形成されているため、焼成工程における絶縁膜１０ａ〜１０ｅ、誘電体膜６２０の焼結挙動の違いによる反りや剥離現象を有効に抑えることができる。
【００９８】
尚、上述の実施例について、コンデンサ領域の誘電体セラミック層の厚みは、コンデンサ領域６ｂ、６ｄが配置されるセラミック層１ｂ、１ｄの厚みに比較して充分に薄いため、コンデンサ領域６ｂ、６ｄを形成する工程においては、積層工程の上部側の容量電極パターン６３となる導体膜６３０を独立した工程として行っているが、例えば、誘電体セラミック層６２の厚みがセラミック層１ｂ、１ｄと略同一の厚みであれば、容量電極パターン６３となる導体膜６３０の形成工程を、絶縁膜１０ｂ、１０ｄ上に形成する内部配線パターン２となる導体膜２１の形成工程で同時に形成することもできる。
【００９９】
また、上述の実施例では、支持基板を用いているが、例えば既に配線パターンが形成された単板または多層セラミック回路基板を用いれば、図２の（ｉ）の工程である剥離工程を省略することができる。
【０１００】
また、図２（ｊ）の工程できる表面配線パターンとなる導体膜の形成工程は、図２の（ｉ）の工程である剥離工程の前後に分けて、各主面毎におこなってもよいし、また、図２（ｋ）の工程できる焼成工程を施した後におこなっても構わない。しかも、積層体基板の一方主面側の配線パターンとなる導体膜を、図２（ａ）の絶縁膜１０ｅの形成工程前に形成しておくこともでき、さらに、積層体の焼成する前に分割溝を形成して、焼成後に、分割溝に沿って分割処理するという分割処理工程を負荷しても構わない。即ち、図２に示す（ｉ）工程〜（ｌ）工程の各工程は、種々の入れ換え・変更、必要工程の付加は可能となる。
【０１０１】
また、上述の内部配線パターン２となる導体膜２１、容量電極パターン６１、６３となる導体膜６１０、６３０は、導電性ペーストの印刷処理・乾燥処理によって形成されるが、この導電性ペーストに光硬化可能なモノマーを添加しておき、導体膜２１、６１０、６３０を形成した部位の全面に塗布し、乾燥し、選択的な露光処理・現像処理で所定パターンに形成することができる。
【０１０２】
上述の実施例は、低温で焼成可能なコンデンサ内蔵型積層セラミック回路基板で説明したが、例えば１３００〜１６００℃で焼成されるコンデンサ内蔵型積層セラミック回路基板であっても構わない。この場合、各材料を１３００〜１６００℃で焼成反応し得るものを選択する。
【０１０３】
例えば、セラミック層１ａ〜１ｅとなる材料として、アルミナを主成分とするセラミックを用い、内部配線パターン２、ビアホール導体３、容量電極パターン６１、６３となる導体材料としては、ＭＯ、Ｗ、Ａａ−Ｐｄなどの高融点金属材料を用い、また、誘電体セラミック層６２としては、ＢａＴｉＯ3 、ＴｉＯ2 を主成分となる誘電体セラミック材料を夫々用い、また、光硬化モノマー、有機バインダー、溶剤などの脱バインダー処理温度を、焼結温度に対応させて高めに設定し、焼成雰囲気を例えば水素と窒素とを混合したフォーミングガスなどに設定する。
【０１０４】
本発明のコンデンサ内蔵型積層セラミック回路基板によれば、一対の容量電極パターンとこれに挟持された誘電体セラミック層からなるコンデンサ領域が、積層体基板の所定位置に点在して形成されている。また、コンデンサ領域の周囲には、セラミック層が配置されており、コンデンサ領域の周囲にも内部配線パターンやビアホール導体が形成されている。これにより、セラミック層間の内部配線パターンの形成にあたり、コンデンサ領域が障害となることがなく、内部配線パターンの設計の自由度、高密度化が維持でき、同時に、表面側の配線パターンの設計の自由度が向上し、高密度化が維持できる。
【０１０５】
また、コンデンサ領域を回路配線上もっとも接続が効率な位置に形成することもでき、内部配線パターンの高密度化も達成することができる。
【０１０６】
これは、セラミック層が光硬化可能なモノマーを有するセラミックスリップ材の塗布・乾燥によって絶縁膜を形成し、さらに、ビアホール導体となる貫通孔を選択的な露光・現像処理によって形成し、絶縁膜上に所定内部配線パターン及び又はビアホール導体を導電性ペーストの印刷によって形成しているためである。また、セラミック層と誘電体セラミック層との界面部分には容量電極パターンが介在するため、両層の主面どうしの接触は実質的になくなり、製造工程中において剥離などが一切おこらない。
【０１０７】
また、コンデンサ領域を個別に形成するため、容量特性に応じて誘電体セラミック層の厚み、容量電極パターンの対向面積を設定できるため、コンデンサの容量特性を精度よく形成することができる。
【０１０８】
第１の発明は、複数のセラミック層を積層して成る積層体基板内に、内部配線パターン、ビアホール導体から成る所定回路を配置させるとともに、該回路に接続され、且つ誘電体セラミック層を１対の容量電極パターンで挟持したコンデンサを点在させて成るコンデンサ内蔵型積層セラミック回路基板である。
【０１０９】
第２の発明は、第１の発明のコンデンサ内蔵型積層セラミック回路基板の製造方法であって、支持基板上に、（１）光硬化可能なモノマーを有するセラミックスリップ材の塗布、乾燥処理によってセラミック層となる絶縁膜を形成する工程、（２）前記絶縁膜に選択的な露光処理、現像処理を施すことによって絶縁膜に貫通孔を形成する工程、（３）前記絶縁膜上及び貫通孔内に、導電性ペーストを印刷・充填、乾燥処理して、絶縁膜上に内部配線パターとなる導体膜を形成するとともに、貫通孔内にビアホール導体となる導体を形成する工程、の各工程（１）〜（３）を順次繰り返えして、未焼成状態の積層体基板内に所定回路となる内部配線パターとなる導体膜及びビアホール導体を形成するとともに、前記（１）〜（３）の工程中に、（４）一方の容量電極パターンとなる導体膜を形成する工程、（５）前記誘電体セラミック層となる誘電体膜を形成する工程、（６）他方の容量電極パターンとなる導体膜を形成する工程、の各工程（４）〜（５）を適宜行い、未焼成状態の積層体基板内にコンデンサとなる領域を点在するように形成し、前記積層体基板を焼成処理して成るコンデンサ内蔵型積層セラミック回路基板の製造方法である。
【０１１０】
尚、上述の各工程において、（３）の工程と（４）の工程とを同一の工程で行うこともできる。また、誘電体セラミック層となる誘電体膜は、光硬化可能なモノマーを有する誘電体セラミックスリップ材の塗布・乾燥処理よって誘電体セラミック層となる誘電体塗布膜を形成し、前記誘電体塗布膜に選択的な露光処理・現像処理により、コンデンサ領域に相当する所定形状の誘電体膜を形成し、その後、この誘電体膜上に容量電極パターンとなる導体膜を形成することが望ましい。また、誘電体セラミック層の厚みとセラミック層との厚みが同一の場合、（３）の工程と（６）の工程を同一工程で行うこともできる。
【０１１１】
第１の発明のコンデンサ内蔵型積層セラミック回路基板によれば、積層基板内に誘電体セラミック層及び該誘電体セラミック層を挟持する容量電極パターンから成るコンデンサが点在されており、このコンデンサの周囲はセラミック層が配されることになる。
【０１１２】
従って、積層セラミック回路基板の内部に必要な箇所にのみコンデンサを形成することができ、従来コンデンサを配置していた基板表面での高密度実装が可能となる。また、このコンデンサの周囲のセラミック層に接触する内部配線パターンはコンデンサの存在に係わらず形成することができ、内部配線パターンの設計の自由度が維持でき、高密度化が可能となる。
【０１１３】
第２の発明によれば、前工程で形成された絶縁膜上に、（４）〜（６）の各工程によって形成されたコンデンサ領域が存在していても、絶縁膜がこのコンデンサ領域を覆うように、光硬化可能なモノマーを有するセラミックスリップ材の塗布・乾燥によって形成される。
【０１１４】
従って、コンデンサ領域を絶縁膜で被覆することが可能となり、これにより、第１の発明の作用を導出することができる。
【０１１５】
また、コンデンサの構成が、誘電体セラミック層となる誘電体膜が実質的に２つの容量電極パターンとなる導体膜で挟持されており、誘電体膜と絶縁膜との平面的な接触がなく、また、コンデンサ領域が点在していることから製造工程中に剥離などが一切おこらない。
【０１１６】
また、コンデンサ領域を個別に形成するため、容量特性に応じて誘電体セラミック層の厚み及び容量電極パターンの対向する面積を任意設定できるため、コンデンサの容量特性を精度よく形成することができる。
【図面の簡単な説明】
【０１１７】
【図１】本発明に係るコンデンサ内蔵型積層セラミック基板の断面図である。
【図２】本発明のコンデンサ内蔵型積層セラミック基板の製造を説明するための工程図である。
【図３】（ａ）〜（ｈ）は夫々本発明のコンデンサ内蔵型積層セラミック基板の製造の主要工程における概略図である。
【符号の説明】
【０１１８】
１０・・・・・・コンデンサ内蔵型積層セラミック回路基板
１・・・・・・・積層体基板
１ａ〜１ｅ・・・セラミック層
１０ａ〜１０ｅ・・・絶縁膜
２・・・・・・・内部配線パターン
２１・・・・・・内部配線パターンとなる導体膜
３・・・・・・・ビアホール導体
３１・・・・・・ビアホール導体となる導体
６ｂ、６ｄ・・・コンデンサ領域
６１、６３・・・容量電極パターン
６１０、６３０・・・容量電極パターンとなる導体膜
６２・・・・・・誘電体セラミック層
６２０・・・・・誘電体膜
４、５・・・・・表面配線パターン
【図１】
2006005379.tif 000003
【図２】
2006005379.tif 000004
【図３】
2006005379.tif 000005