(57)【要約】【課題】  ４回のマスク工程によって形成されるＴＦＴ−ＬＣＤの画素構造及びその製造方法を提供する。【解決手段】  基板の上に透明導電層と第１金属層を順に形成し、第１金属層と透明導電層をパターン化して、ゲートパターンと画素電極パターンを形成する。次に、ゲート絶縁層と半導体層を基板の上に形成し、パターン化工程によりゲートパターン上方にあるゲート絶縁層と半導体層を保留すると同時に、画素電極パターンの第１金属層を除去する。そして、基板の上に第２金属層を形成し、該第２金属層をパターン化し、半導体層上にソースパターンとドレインパターンを形成する。最後に、基板の上に保護層を形成し、該保護層をパターン化し、画素電極パターンの透明導電層を露出させる。【選択図】  図２Ｈ
2006053567.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＴ−ＬＣＤの画素構造の製造方法であって、
基板の上に透明導電層と第１金属層を順に形成する工程と、
１回目のマスク工程を行い、前記第１金属層と前記透明導電層をパターン化し、ゲートパターンと画素電極パターンを形成する工程と、
前記基板の上に、前記ゲートパターンと前記画素電極パターンを覆うようにゲート絶縁層と半導体層を形成する工程と、
２回目のマスク工程を行い、前記ゲートパターン上方にある前記ゲート絶縁層と前記半導体層を保留し、かつ前記画素電極パターンの前記第１金属層を除去する工程と、
前記基板の上に第２金属層を形成する工程と、
３回目のマスク工程を行い、前記第２金属層をパターン化して、保留された前記半導体層上にソースパターンとドレインパターンを形成する工程と、
前記基板の上に保護層を形成する工程と、
４回目のマスク工程を行い、前記保護層をパターン化して、前記画素電極パターンの前記透明導電層を露出させる工程と、
を備えること特徴とするＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項２】
前記１回目のマスク工程において、さらに下電極パターンを形成し、
前記２回目のマスク工程において、さらに前記下電極パターン上に位置する前記ゲート絶縁層と前記半導体層を保留し、
前記３回目のマスク工程において、さらに前記下電極パターン上方の前記半導体層上に、前記第２金属層を上電極として保留することを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項３】
前記１回目のマスク工程において、さらにボンディングパッド・パターンを形成し、
前記２回目のマスク工程において、さらに前記ボンディングパッド・パターン上方の前記ゲート絶縁層と前記半導体層を保留し、かつ前記ボンディングパッド・パターンの前記第１金属層を部分的に除去し、
前記３回目のマスク工程において、さらに前記ボンディングパッド・パターン上方の前記第２金属層を保留し、
前記４回目のマスク工程において、さらに前記ボンディングパッド・パターン上の前記保護層を部分的に除去することを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項４】
前記１回目のマスク工程において、さらに下電極パターンとボンディングパッド・パターンを形成し、
前記２回目のマスク工程において、さらに前記下電極パターンと前記ボンディングパッド・パターンの一部上方にある前記ゲート絶縁層と前記半導体層を保留し、前記ボンディングパッド・パターンの第１金属層の一部を除去し、
前記３回目のマスク工程において、さらに前記下電極パターン上方の前記半導体層上に前記第２金属層を、上電極として保留し、かつ前記ボンディングパッド・パターン上方の前記第２金属層を保留し、
前記４回目のマスク工程において、さらに前記ボンディングパッド・パターン上の前記保護層の一部を除去することを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項５】
前記３回目のマスク工程において、さらに前記ソースパターンと前記ドレインパターンの間に位置する前記半導体層の厚さを一部除去することを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項６】
前記第１金属層が、単一金属層、合金層、または多重金属層であることを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項７】
前記第２金属層が、単一金属層、合金層、または多重金属層であることを特徴とする請求項１記載のＴＦＴ−ＬＣＤの画素構造の製造方法。
【請求項８】
ＴＦＴ−ＬＣＤの画素構造であって、
基板の表面に配置される、ゲートパターンと、前記ゲートパターン上に位置するゲート絶縁層と、前記ゲート絶縁層を覆う半導体層と、前記半導体層上に形成されたソースパターン及びドレインパターンとを有するＴＦＴと、
前記基板の前記表面に配置され、かつ前記ＴＦＴの前記ドレインパターンと電気的に接続される画素電極パターンと、
前記ＴＦＴを覆うと同時に前記画素電極パターンを露出する保護層と、
を備えることを特徴とするＴＦＴ−ＬＣＤの画素構造。
【請求項９】
前記ドレインパターンが前記画素電極パターンの表面を部分的に覆うことを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１０】
前記ゲートパターンが下層透明導電層及び上層金属層によって構成されることを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１１】
前記上層金属層が、単一金属層、合金層、または多重金属層であることを特徴とする請求項１０記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１２】
前記ＴＦＴにおいて、
前記ゲート絶縁層が前記半導体層と前記ゲートパターンの間にのみ形成されることを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１３】
前記基板上に配置される、下電極と、上電極と、容量誘電層とを備えた保持容量を更に有することを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１４】
前記下電極が、下層透明導電層と、上層金属層とを有することを特徴とする請求項１３記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１５】
前記上電極が前記画素電極パターンの表面を部分的に覆うことを特徴とする請求項１３記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１６】
前記基板の両縁部に配置されるボンディングパッド・パターンを更に有することを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１７】
前記ボンディングパッドが下層透明導電層及び上層金属層によって構成され、かつ前記上層金属層が前記下層透明導電層を部分的に露出することを特徴とする請求項１６記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１８】
前記保護層が前記ボンディングパッド・パターンの前記下層透明導電層を露出することを特徴とする請求項１６記載のＴＦＴ−ＬＣＤの画素構造。
【請求項１９】
前記ソースパターンと前記ドレインパターンが、単一金属層、合金層、または多重金属層であることを特徴とする請求項８記載のＴＦＴ−ＬＣＤの画素構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ−ＬＣＤ（Thin Film Transistor - Liquid Crystal Display）の画素構造とその製造方法に関し、特に４回のマスク工程によって形成されるＴＦＴ−ＬＣＤの画素構造及びその製造方法に関する。
【背景技術】
【０００２】
ＴＦＴ−ＬＣＤパネルは、主に複数の画素構造からなるＴＦＴアレイ基板と、カラーフィルタ・アレイ基板と、前記両基板の間に位置する液晶層によって構成されており、各画素は一つのＴＦＴと一つの画素電極を有する。
【０００３】
従来のＴＦＴ−ＬＣＤの画素構造の製造方法では、５回のマスク工程による製造プロセスが主流である。１回目のマスク工程によって、第１金属層をパターニングして走査配線やＴＦＴのゲートなどの素子を形成する。２回目のマスク工程によって、ＴＦＴのチャネル層とオーミック接触層を形成する。３回目のマスク工程によって、第２金属層をパターニングしてデータ配線とＴＦＴのソース／ドレインなどの素子を形成する。４回目のマスク工程によって保護層をパターン化し、５回目のマスク工程によって、透明導電層をパターン化して、画素電極を形成する。
【０００４】
ＴＦＴ−ＬＣＤが大型化するに伴い、例えば、歩留まりやスループットの低下などの問題が生じる。よって、ＴＦＴの製造プロセスのマスク回数を減少させることができれば、ＴＦＴの素子形成における露光工程の回数を減らすことができ、製造時間の減少、スループットの増加、及び製造コストの削減が可能となる。
【０００５】
目下、４回のマスク工程を使用する技術が既に提案されているが、ほとんどがマスク上にハーフトーン(halftone)を利用するパターン設計によって、マスク工程を１回減らしている。だが、マスクにハーフトーン・パターンを用いる場合、マスクのレイアウト設計がより難しくなり、フォトレジストの選択性が充分であるか否か、などの問題がある。さらに、マスクにハーフトーン・パターンの技術を用いる場合、露光後のフォトレジスト・パターンの均一性にも不都合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、マスクにハーフトーン技術を使用する必要がなく、４回のマスク工程によるＴＦＴ−ＬＣＤの画素構造の製造方法を提供することにある。
【０００７】
本発明のもう一つの目的は、４回のマスク工程によって形成されるＴＦＴ−ＬＣＤの画素構造を提供することにある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するために、本発明は、ＴＦＴ−ＬＣＤの画素構造の製造方法を提供する。まず、基板の上に透明導電層と第１属層を順に形成し、１目のマスク工程を行って、前記第１属層と前記透明導電層をパターン化し、ゲートパターン及び画素電極パターンを形成する。次に、先に形成したゲートパターンと画素電極パターンを覆うようにゲート絶縁層と半導体層を基板の上に形成し、さらに、２目のマスク工程を行い、前記ゲートパターン上方にある前記ゲート絶縁層と前記半導体層を保留すると同時に前記画素電極パターンの前記第１属層を除去する。そして、基板の上に第２属層を形成し、３回目のマスク工程を行って、前記第２金属層をパターン化し、保留された前記半導体層上にソースパターンとドレインパターンを形成する。最後に、基板の上に保護層を形成し、４回目のマスク工程を行い、前記保護層をパターン化し、前記画素電極パターンの前記透明導電層を露出させる。
【０００９】
本発明は、更にＴＦＴ−ＬＣＤの画素構造を提供する。前記画素構造は、ＴＦＴと、画素電極パターンと、保護層とを有する。ＴＦＴは、基板の表面に配置される、ゲートパターンと、前記ゲートパターン上に位置するゲート絶縁層と、前記ゲート絶縁層を覆う半導体層と、前記半導体層上に形成されたソースパターン及びドレインパターンとを有する。前記画素電極パターンは基板の表面に位置し、かつ前記ＴＦＴのドレインパターンと電気的に接続している。また、前記保護層は前記ＴＦＴを覆うと同時に前記画素電極パターンを露出させる。
【発明の効果】
【００１０】
本発明によれば、４回のマスク工程を行うだけで画素構造の製造を完成することが可能となり、５回のマスク工程を用いる従来の製造プロセスよりマスク工程の数が１回少ないため、スループットを高め、コストを下げることが可能となる。
【００１１】
本発明の４回のマスク工程では、ハーフトーンの技術を使用しないため、マスクのレイアウト設計やフォトレジストの選択性などの問題が無く、露光後のフォトレジスト・パターンが不均一になるという問題も生じない。
【発明を実施するための最良の形態】
【００１２】
本発明の目的、特徴、利点をより分かりやすくするために、発明を実施するための最良の形態を、図面を参照しつつ以下の如く説明する。
【００１３】
本発明のＴＦＴ−ＬＣＤの画素構造の製造方法は、マスクにハーフトーンの技術を全く用いずに、４回のマスク工程のみで画素構造を完成することができる。さらに、形成された複数の画素構造を有する基板は、任意の方法でカラーフィルタ基板、及び液晶層と合せることが可能であり、これにより、ＴＦＴ−ＬＣＤパネルを構成する。以下の実施例による説明は、本発明の内容を簡単に説明するための内容に過ぎず、本発明をそれらの構造に狭義的に限定するものではない。
【実施例１】
【００１４】
図１は、本発明の実施例１のＴＦＴ−ＬＣＤの画素構造を示す平面図である。図２Ａから図２Ｈは本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【００１５】
図１と図２Ａに示すように、まず、基板１００上に透明導電層１０２と第１金属層１０４を順に形成する。好適な実施形態において、基板１００上には、例えば薄膜トランジスタＴの形成予定領域と、画素電極Ｐの形成予定領域と、保持容量(storage capacitor)Ｃの形成予定領域と、ボンディングパッド(bonding pad)Ｂ及びＢ’の形成予定領域とがある。基板１００は、例えば透明ガラス基板、または透明プラスチック基板である。透明導電層１０２の材質は、例えばＩＴＯ(Indium Tin Oxide)やＩＺＯ(Indium Zinc Oxide)の金属酸化物、またはその他の類似物である。第１金属層１０４の材質は、例えば、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、またはそれらの合金である。特に、透明導電層１０２の材質がＩＴＯまたはＩＺＯである場合、第１金属層１０４は、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、またはそれらの合金であることが好ましい。
【００１６】
次に、１回目のマスク工程において、第１金属層１０４上にパターン化フォトレジスト層１０６を形成し、かつフォトレジスト層１０６をマスクとしてエッチングを行い、第１金属層１０４及び透明導電層１０２をパターン化し、図２Ｂに示すようなパターン化第１金属層１０４ａとパターン化透明導電層１０２ａを形成する。好適な実施形態において、１回目のマスク工程は、薄膜トランジスタＴの形成予定領域にゲートパターン１０８を形成し、画素電極Ｐの形成予定領域に画素電極パターン１１０を形成し、さらに、ゲートパターン１０８と電気的に接続する走査配線１５０も形成する（図１参照）。
【００１７】
別の好適な実施形態において、更に保持容量Ｃの形成予定領域に下電極パターン１１２を形成する。ここで、保持容量Ｃは、例えばゲート上方の保持容量(Cs on gate)である。別の好適な実施形態において、１回目のマスク工程は、さらに基板１００の縁部のボンディングパッドＢの形成予定領域に走査配線１５０と電気的に接続するボンディングパッド・パターン１１４を形成し、基板１００のもう一つの縁部のボンディングパッドＢ’の形成予定領域に別個に（断面がボンディングパッドＢと同様、または類似する）ボンディングパッド・パターン１１４ａを形成する。別の好適な実施形態において、１回目のマスク工程は、更に下電極パターン１１２とボンディングパッド・パターン１１４を形成する。
【００１８】
図１と図２Ｃに示すように、この後、基板１００の上方に順にゲート絶縁層１１６と半導体層１１８を蒸着し、既に形成された構造を覆う。好適な実施形態において、ゲート絶縁層１１６の材質は、例えば、窒化ケイ素、酸化ケイ素、酸窒化ケイ素である。半導体層１１８は、例えば、チャネル材質層（例えばａ−Ｓｉ）及びオーミック接触材質層（例えば、ドープａ−Ｓｉ）によって構成される。
【００１９】
次に、２回目のマスク工程を行い、半導体層１１８上にパターン化フォトレジスト層１２０を形成し、さらにフォトレジスト層１２０をマスクとしてエッチングを行う。図２Ｄに示すように、半導体層１１８とゲート絶縁層１１６をパターン化することで、パターン化半導体層１１８ａとゲート絶縁層１１６ａを形成すると同時に、画素電極パターン１１０の第１金属層１０４ａを除去し、画素電極パターン１１０の透明導電層１０２ａだけを残す。好適な実施形態において、２回目のマスク工程は、ゲートパターン１０８上にある半導体層１１８ａ及びゲート絶縁層１１６ａを残す。
【００２０】
別の好適な実施形態において、２回目のマスク工程は、さらに、容量誘電層として、下電極パターン１１２上にある半導体層１１８ａ及びゲート絶縁層１１６ａを保留する工程を含む。別の好適な実施形態において、２回目のマスク工程は、さらに、ボンディングパッド・パターン１１４、１１４ａ上にある半導体層１１８ａとゲート絶縁層１１６ａを部分的に除去し、かつボンディングパッド・パターン１１４、１１４ａの第１金属層１０４ａの一部を除去し、ボンディングパッド・パターン１１４、１１４ａの透明導電層１０２ａを露出させる。別の好適な実施形態において、２回目のマスク工程は、さらに下電極パターン１１２とボンディングパッド・パターン１１４、１１４ａ上にある半導体層１１８ａとゲート絶縁層１１６ａを保留し、かつボンディングパッド・パターン１１４、１１４ａの第１金属層１０４ａの一部を除去してボンディングパッド・パターン１１４、１１４ａの透明導電層１０２ａを露出させる過程を含む。
【００２１】
図１と図２Ｅによれば、基板１００の上に第２金属層１２２を蒸着し、上述の工程で形成された構造を覆う。好適な実施形態において、第２金属層１２２の材質は、例えばクロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）またはそれらの合金である。
【００２２】
その後、３回目のマスク工程によって、第２金属層１２２上にパターン化フォトレジスト層１２４を形成し、フォトレジスト層１２４をマスクとしてエッチングを行い、第２金属層１２２をパターン化し、図２Ｆに示すような、パターン化第２金属層１２２ａを形成する。好適な実施形態において、ゲートパターン１０８上方に形成される第２金属層１２２ａはそれぞれソースパターン１２６とドレインパターン１２８であり、ドレインパターン１２８は画素電極パターン１１０と電気的に接続し、かつ３回目のマスク工程において、ソースパターン１２６と接続するデータ配線１６０を形成する（図１参照）。好適な実施形態において、第２金属層１２２をパターン化すると同時に、ソースパターン１２６とドレインパターン１２８の間に位置する半導体層１１８ａの厚みを一部除去し、半導体層１１８Ｂを形成して、ソースパターン１２６／ドレインパターン１２８とゲートパターン１０８の間にチャンネル層１１９を形成する。
【００２３】
別の好適な実施形態において、３回目のマスク工程は、さらに、画素保持容量の上電極１２９として、下電極パターン１１２の上方に対応する第２金属層１２２ａを保留する工程を含み、上電極１２９が画素電極パターン１１０と電気的に接続しているため、上電極１２９、下電極パターン１１２、及び上下電極の間に位置する誘電材料（ゲート絶縁層１１６ａと半導体層１１８ａ）によって画素保持容量が構成される。別の好適な実施形態において、３回目のマスク工程は、さらに、ボンディングパッド・パターン１１４上方に対応し、ボンディングパッド・パターン１１４の第１金属層１０４ａ及び透明導電層１０２ａと電気的に接続する第２金属層１２２ａを保留する過程を含む。さらに、基板１００縁部のボンディングパッドＢ'の形成予定領域には、ボンディングパッド・パターン１１４ａの一部として、データ配線１６０と電気的に接続する第２金属層１２２ａを形成する。ボンディングパッドＢ'の構造は、ボンディングパッドＢの構造と同様、または類似していることが好ましい。更に別の好適な実施形態において、３回目のマスク工程は、さらに、下電極パターン１１２とボンディングパッド・パターン１１４、１１４ａの上方に対応する第２金属層１２２ａを保留する過程を含む。
【００２４】
図１及び図２Ｇに示すように、基板１００の上方に保護層１３０を蒸着し、上述の工程で形成された構造を覆う。好適な実施形態において、保護層１３０の材質は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、或いは有機材質である。
【００２５】
そして、４回目のマスク工程において、保護層１３０上にパターン化フォトレジスト層１３２を形成し、フォトレジスト層１３２をマスクとしてエッチングを行い、保護層１３０をパターン化して、図２Ｈに示すような、パターン化保護層１３０ａを形成する。好適な実施形態において、パターン化保護層１３０ａは画素電極パターン１１０の透明導電層１０２ａを露出する。別の好適な実施形態において、パターン化保護層１３０ａは、さらに、外部の回路と電気的に接続できるように、ボンディングパッド・パターン１１４、１１４ａの透明導電層１０２ａの一部を露出している。
【００２６】
上述の４回のマスク工程によって形成される画素構造は、薄膜トランジスタＴと、画素電極Ｐと、保護層１３０ａとを有する。薄膜トランジスタＴは基板１００の表面に配置され、ゲートパターン１０８と、ゲートパターン１０８上に位置するゲート絶縁層１１６ａと、ゲート絶縁層１１６ａを覆う半導体層１１８ａと、半導体層１１８ａ上に形成されたソースパターン１２６／ドレインパターン１２８とを有する。画素電極Ｐの画素電極パターン１１０は、基板１００の表面に配置され、かつ薄膜トランジスタＴのドレインパターン１２８と電気的に接続している。保護層１３０ａは、薄膜トランジスタＴを覆うと同時に、前記画素電極パターン１１０を露出している。
【００２７】
好適な実施形態において、薄膜トランジスタＴのドレインパターン１２８は画素電極パターン１１０の表面を部分的に覆っている。別の好適な実施形態において、ゲートパターン１０８は下層透明導電層１０２ａ及び上層金属層１０４ａによって構成される。好適な実施形態において、薄膜トランジスタＴ中のゲート絶縁層１１６ａは半導体層１１８ａ及びゲートパターン１０８の間だけに形成される。
【００２８】
好適な実施形態において、本発明の画素構造はさらに、基板１００上に配置される保持容量Ｃを有し、保持容量Ｃは下電極１１２と、下電極１１２の上方に形成される上電極１２９（金属層１２２ａ）と、上下電極の間に位置する誘電層（例えば、ゲート絶縁層１１６ａと半導体層１１８ａ）とによって構成されている。好適な実施形態において、下電極１１２は下層透明導電層１０２ａ及び上層金属層１０４ａによって構成される。別の好適な実施形態において、上電極１２９は画素電極パターン１１０の表面を部分的に覆っている。
【００２９】
好適な実施形態において、本発明の画素構造はさらに、基板１００の両縁部に配置されるボンディングパッドＢとＢ'を有する。ボンディングパッドＢのボンディングパッド・パターン１１４は、走査配線１５０と電気的に接続しており、かつ下層透明導電層１０２ａ及び上層金属層１０４ａによって構成されている。また、上層金属層１０４ａは下層透明導電層１０２ａを部分的に露出する。この他、ボンディングパッドＢ'のボンディングパッド・パターン１１４ａはデータ配線１６０と電気的に接続しており、かつボンディングパッドＢ'の構造はボンディングパッドＢの構造と類似している。更に、保護層１３０ａは、外部の回路と電気的に接続できるようにボンディングパッド・パターン１１４、１１４ａの下層透明導電層１０２ａを露出させる。
【実施例２】
【００３０】
本発明の実施例２のＴＦＴ−ＬＣＤの画素構造とその製造方法は上記実施例１と類似している。異なる点は、図２Ａの工程において基板１００上に透明導電層１０２を形成した後、透明導電層１０２上に形成した第１金属層１０４が、例えば、二重、または三重の多重金属層構造であり、該多重金属層は、例えば、クロム（Ｃｒ）層、タングステン（Ｗ）層、タンタル（Ｔａ）層、チタン（Ｔｉ）層、モリブデン（Ｍｏ）層、アルミニウム（Ａｌ）層、及びそれら合金層の選択の組合せで構成される。好適な実施形態において、第１金属層１０４は、例えば、Ａｌ／Ｃｒ／Ａｌの三重構造、Ｍｏ／Ａｌ／Ｍｏの三重構造若しくはＣｒ／Ａｌの二重構造などである。特に、透明導電層１０２の材質がＩＴＯまたはＩＺＯである場合、多重金属層１０４において透明導電層１０２と接触する膜層は、クロム（Ｃｒ）層、タングステン（Ｗ）層、タンタル（Ｔａ）層、チタン（Ｔｉ）層、モリブデン（Ｍｏ）層、またはそれらの合金の層であることが好ましい。
【００３１】
よって、図２Ｂの工程において、薄膜トランジスタＴの形成予定領域内に形成されるゲートパターン１０８と、画素電極Ｐの形成予定領域内に形成される画素電極パターン１１０及び走査配線１５０（図１参照）の金属層部分は多重金属層によって構成される。かつ、下電極パターン１１２及びボンディングパッド・パターン１１４、１１４ａの金属層部分も同じように多重金属層によって構成される。
【００３２】
図２Ｃから図２Ｄの工程は、実施例１と同じであるため、ここでは特に述べない。図２Ｅにおいて、基板１００上に蒸着した第２金属層１２２は、例えば、二重、または三重の多重金属層構造であり、該多重金属層は、例えば、クロム（Ｃｒ）層、タングステン（Ｗ）層、タンタル（Ｔａ）層、チタン（Ｔｉ）層、モリブデン（Ｍｏ）層、アルミニウム（Ａｌ）層、及びそれら合金層から選択して組合せて構成される。ここで、第２金属層１２２の層数や構成する金属材料は、第１金属層１０４と同じであってもよく、異なってもよい。
【００３３】
よって、図２Ｆの工程において形成されたソースパターン１２６、ドレインパターン１２８及びデータ配線１６０の金属層部分は多重金属層によって構成される。同じように、画素保持容量の上電極１２９の金属層部分も多重金属層によって構成される。
【００３４】
実施例２における図２Ｇから図２Ｈの工程は、実施例１と同じであるため、ここでは特に述べない。
【００３５】
上述の説明から分かるように、本発明によれば、４回のマスク工程を行って画素構造の製造を完成することが可能となり、従来の５回のマスク工程よりマスクの回数が少ないため、スループットを高め、コストを下げることが可能となる。
【００３６】
また、本発明の４回のマスク工程では、マスクにハーフトーンの技術を使用しないため、マスクのレイアウト設計やフォトレジストの選択性などの問題が無く、露光後のパターンが不均一になるという問題も生じない
以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例１のＴＦＴ−ＬＣＤの画素構造を示す平面図である。
【図２Ａ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｂ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｃ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｄ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｅ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｆ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｇ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【図２Ｈ】本発明のＴＦＴ−ＬＣＤの画素構造の実施例１の形成工程を示す断面図である。
【符号の説明】
【００３８】
１００    基板
１０２、１０２ａ    透明導電層
１０４、１０４ａ、１２２、１２２ａ    金属層
１０６、１２０、１２４、１３２    フォトレジスト層
１０８    ゲートパターン
１１０    画素電極パターン
１１２    下電極パターン
１１４、１１４ａ    ボンディングパッド・パターン
１１６、１１６ａ    ゲート絶縁層
１１８、１１８ａ、１１８ｂ    半導体層
１２６    ソース
１２８    ドレイン
１２９    上電極
１３０、１３０ａ    保護層
１５０    走査配線
１６０    データ配線
Ｔ    ＴＦＴ
Ｐ    画素電極
Ｃ    保持容量
Ｂ、Ｂ’    ボンディングパッド
【図１】
2006053567.tif 000003
【図２Ａ】
2006053567.tif 000004
【図２Ｂ】
2006053567.tif 000005
【図２Ｃ】
2006053567.tif 000006
【図２Ｄ】
2006053567.tif 000007
【図２Ｅ】
2006053567.tif 000008
【図２Ｆ】
2006053567.tif 000009
【図２Ｇ】
2006053567.tif 000010
【図２Ｈ】
2006053567.tif 000011