(57)【要約】【課題】  本発明は、スイッチトキャパシタ回路等のキャパシタの充放電を伴う回路において、クロック周期の変化やキャパシタ容量値の製造ばらつき等に依存することなく、セトリング特性を一定に保つため、基準電流源の電流値をクロック、基準電圧、基準キャパシタを用いてフィードバック制御することを目的とする。【解決手段】  半導体装置において、電流制御回路として、電流源１１と、電流源１１の出力側に接続し、電流源１１から出力される電流を充電するキャパシタ１２と、前記キャパシタ１２の充放電を制御するスイッチ回路１３と、充電された電圧と基準電圧を比較する電圧比較器１４と、その比較結果をもとに、充電された電圧を基準電圧に近づけるように制御信号を生成し、電流源へ制御信号をフィードバックすると共に、電流制御回路の外部に出力する基準電流を制御信号によって制御する制御回路１５とを有することを特徴とする。【選択図】  図１
2006135377.tif 000002
【特許請求の範囲】
【請求項１】
電流源と、
前記電流源から出力される電流によって充電されるキャパシタと、
前記キャパシタの充放電を制御するスイッチ回路と、
充電された前記キャパシタの電圧と基準電圧とを比較する電圧比較器と、
前記比較結果をもとに制御信号を生成し、前記キャパシタの電圧を前記基準電圧に近づけるように、前記電流源へ前記制御信号をフィードバックすると共に、外部へ出力する基準電流を前記制御信号によって制御する制御回路と
を含む電流制御回路を有することを特徴とする半導体装置。
【請求項２】
前記電流源が第１の絶縁ゲート型電界効果トランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電流制御回路が更に第２の絶縁ゲート型電界効果トランジスタを含み、前記制御回路の出力側が前記第１の絶縁ゲート型電界効果トランジスタのゲート及び第２の絶縁ゲート型電界効果トランジスタのゲートに接続し、前記第２の絶縁ゲート型電界効果トランジスタから前記電流制御回路の外部へ基準電流を出力することを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記制御回路の出力側に、更に電圧ＤＡコンバータを接続していることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記制御回路の出力側に、更に電流ＤＡコンバータが接続され、かつ、ゲート及びドレインが前記電流コンバータと接続する第３の絶縁ゲート型電界効果トランジスタを更に含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電流源の電流制御回路を含む半導体装置に関する。
【背景技術】
【０００２】
従来、スイッチトキャパシタ回路等のキャパシタの充放電を伴う回路を含むアナログ回路全般において、回路全体の動作電流を決める基準電流源は、一定の電流値になるように設計されてきた。この場合、スイッチトキャパシタ回路のセトリング特性は、クロック周期の変化、キャパシタ容量値の製造ばらつき、基準電流源の温度・電源電圧依存性等により変動する要素をもつ。そのため、すべての条件でセトリング特性が仕様を満たすことができるよう、基準となる電流値を大きめに設計する等、回路マージンを大きく設定する必要があるという問題があった。
【０００３】
それを回避する方法として、これまでにも、例えばクロック信号を基準としたフィードバック方法により、絶対温度、容量、クロック信号周波数に比例する基準電流信号を発生する回路が提案されている。（例えば、特許文献１参照。）。  しかし、この種の回路は、一般に系の安定性を考慮しなければならないため、トランジスタのサイズやキャパシタ容量値の選択など、設計上考慮するパラメータが多く、回路の合わせ込みが難しい。
【特許文献１】特開２０００−２９５０４７号公報（第１０ページ、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、スイッチトキャパシタ回路等のキャパシタの充放電を伴う回路において、クロック周期の変化やキャパシタ容量値の製造ばらつき等に依存することなく、セトリング特性を一定に保つため、基準電流源の電流値をクロック、基準電圧、基準キャパシタを用いてフィードバック制御することを目的とする。また、制御回路は、制御の容易性、柔軟性を考慮し、デジタル回路で構成する。
【課題を解決するための手段】
【０００５】
本発明の第１の態様は、半導体装置として、電流源と、前記電流源から出力される電流によって充電されるキャパシタと、前記キャパシタの充放電を制御するスイッチ回路と、充電された前記キャパシタの電圧と基準電圧とを比較する電圧比較器と、前記比較結果をもとに制御信号を生成し、前記キャパシタの電圧を前記基準電圧に近づけるように、前記電流源へ前記制御信号をフィードバックすると共に、外部へ出力する基準電流を前記制御信号によって制御する制御回路とを含む電流制御回路を有することを特徴とする。
【発明の効果】
【０００６】
本発明によれば、基準クロック及び基準電圧を利用した電流制御回路を用いることにより、スイッチトキャパシタ回路等のキャパシタの充放電を伴う回路において、キャパシタ容量値の製造ばらつきに依らず、クロック周期に従ってセトリング特性が一定となるように基準電流値をフィードバック制御することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【０００８】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準電流が供給される回路を含む。以下、電流制御回路について詳しく述べる。
【０００９】
図１は、本発明による半導体装置の第１の実施例における電流制御回路を示す回路ブロック図である。
【００１０】
電流制御回路１０は、電流源１１と、電流源１１からの電流を蓄積するキャパシタ１２と、キャパシタ１２の充放電を操作するスイッチ回路１３と、ノード１６におけるキャパシタ１２の電圧と、基準電圧源（図示せず）からの基準電圧とを比較し、その比較結果を制御回路１５へ出力する電圧比較器１４、並びに基準電流源１１及びスイッチ回路１３を制御する制御回路１５を有する。制御回路１５は、電圧比較器１４からの出力信号を受けて、基準クロックによる制御サイクルに沿ったタイミングで、スイッチ回路１３へスイッチ制御信号１９を出力し、また、半導体装置内にあって電流制御回路の外部にある回路及び電流源１１へ、電流制御信号１８を出力する。
【００１１】
次に電流制御回路１０の動作について説明する。キャパシタ１２は電荷が完全に放電されており、電荷が零の状態からスタートする。また、制御回路１５は基準クロックの周期TCLKの期間、スイッチ回路１３をオフにする。
【００１２】
先ず、電流源１１に電流Ｉ1を流す。このとき、キャパシタ１２(容量値ＣREF)は、（１）式による電圧により充電される。  
Ｖ1=Ｉ1ＴCLK／ＣREF・・・（１）
この時点で、電圧比較器１４は、ノード１６の電圧Ｖ1と基準電圧ＶREFとの比較を行い、大小判定結果である比較器出力信号１７を制御回路１５へ送信する。制御回路１５は、電圧Ｖ1が基準電圧ＶREFより大きい場合、電流源１１の電流値を電流値Ｉ1よりも小さくなる電流値Ｉ2に変更して設定する。一方、Ｖ1がＶREFより小さい場合、電流源１１の電流値を電流値Ｉ1よりも大きくなる電流値Ｉ2に変更して設定する。
【００１３】
続いて、制御回路１５は、次に送られてくるクロック周期TCLKの期間、スイッチ回路１３をオンするようにスイッチ制御信号１９を送信する。この信号を受けて、スイッチ回路１３はオン状態となり、キャパシタ１２に蓄積された電荷は放電する。以上の動作を繰り返すことで、キャパシタ１２の充電電圧Ｖnは、基準電圧ＶREFにフィードバックされていき、最終的に、その電圧値ＶREFに収束する。このとき、電流源１１の電流Ｉｏは、次の（２）式の関係を満たすように収束する。  
CREF・VREF=Ｉｏ・ＴCLK・・・（２）
【００１４】
ここで、電流制御回路のセトリング特性は、使用されるアンプの帯域（ユニティーゲイン周波数ω）、およびスルーレートＳrにより決まる。また、これらは、一般に、キャパシタCとアンプのバイアス電流I、トランジスタの電流増幅率gmとの関係により以下の（３）、（４）式のように表される。  
ω∝gm／C・・・（３）
Ｓr∝Ｉ／Ｃ・・・（４）
ここで、電流増幅率gmはバイアス電流Ｉ或いはバイアス電流Ｉの平方根に比例する。従って、CREF・VREF=Ｉｏ・ＴCLKの関係が常に一定であれば、ほぼ一定のセトリング特性が満足される。
【００１５】
以上に述べたようなフィードバックが働く状態を信号波形として図２に示す。制御回路１５は、クロック信号の立ち上がりエッジで、スイッチ制御信号をオフにする。ここからキャパシタ１２の充電が開始される。
【００１６】
先ず、電圧比較器１４には、キャパシタ１２の充電電圧と基準電圧が入力されており、その大小判定結果を出力する。状態１では基準電圧が充電電圧を上回る。一方、状態２では充電電圧が基準電圧を上回る。
【００１７】
制御回路１５は、クロック信号の次の立ち上がりエッジで、比較器出力電圧を参照し、比較器の結果を基にして、クロック信号の次の立ち下りエッジ時に、電流制御信号を増加或いは減少させて制御する。また、同時にキャパシタ１２を放電させるため、スイッチ制御信号をオンにする。
【００１８】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、本実施例で示した電流制御回路で生成された基準電流を使用し、スイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保持することが可能になる。これにより、セトリング特性のバラツキを小さく見積ることができ、回路マージンを小さく設計できる。
【実施例２】
【００１９】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準電流が供給される回路を含む。以下、電流制御回路について詳しく述べる。
【００２０】
図３は、本発明による半導体装置の第２の実施例における電流制御回路を示す回路ブロック図である。本実施例の電流制御回路は、第１の実施例とほぼ基本構成は同じである。異なる点は、電流源にＭＯＳトランジスタを用いた点である。
【００２１】
電流制御回路１０ａは、電流源である第１のＭＯＳトランジスタ２１と、第１のＭＯＳトランジスタ２１からの電流を蓄積するキャパシタ１２と、キャパシタ１２の充放電を操作するスイッチ回路１３と、ノード１６におけるキャパシタ１２の電圧と、基準電源（図示せず）からの基準電圧とを比較し、その比較結果を制御回路１５へ出力する電圧比較器１４、第１のＭＯＳトランジスタ２１と同じゲート電圧を印加されて、電流制御回路１０ａの外部へ基準電流であるミラー電流を流す第２のＭＯＳトランジスタ２２、並びに第１のＭＯＳトランジスタ２１、第２のＭＯＳトランジスタ２２及びスイッチ回路１３を制御する制御回路１５を有する。
【００２２】
制御回路１５は、電圧比較器１４からの出力信号を受けて、基準クロックによる制御サイクルに沿ったタイミングで、スイッチ回路１３へスイッチ制御信号１９を出力し、また、電流制御信号１８を第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２のゲートへ印加することにより、半導体装置内にあって電流制御回路の外部にある回路へ出力する基準電流を制御する電流制御信号１８を出力する。
【００２３】
電流制御回路１０ａの動作については基本的に第１の実施例と同じであるので簡潔に説明する。
【００２４】
キャパシタ１２は電荷が完全に放電されており、電荷が零の状態からスタートする。また、制御回路１５は基準クロックの周期TCLKの期間、スイッチ回路１３をオフにする。
【００２５】
先ず、第１のＭＯＳトランジスタ２１に電流Ｉ1を流す。これにより、キャパシタ１２は充電される。
【００２６】
この時点で、電圧比較器１４は、ノード１６の電圧Ｖ1と基準電圧ＶREFとの比較を行い、大小判定結果である比較器出力信号１７を制御回路１５へ送信する。制御回路１５は、Ｖ1がＶREFより大きい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも小さくなる電流値Ｉ2に変更して設定する。一方、Ｖ1がＶREFより小さい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも大きくなる電流値Ｉ2に変更して設定する。
【００２７】
続いて、制御回路１５は、次に送られてくるクロック周期TCLKの期間、スイッチ回路１３をオンするようにスイッチ制御信号１９を送信する。この信号を受けて、スイッチ回路１３はオン状態となり、キャパシタ１２に蓄積された電荷は放電される。以上の動作を繰り返すことで、キャパシタ１２の充電電圧Ｖnは、基準電圧ＶREFにフィードバックされていき、最終的に、その電圧値ＶREFに収束する。このとき、第１のＭＯＳトランジスタ２１の電流も収束する。
【００２８】
第１のＭＯＳトランジスタ２１のゲートに印加される電流制御信号と同じ信号が第２のＭＯＳトランジスタ２２のゲートに印加されるため、第２のＭＯＳトランジスタ２２には、第１のＭＯＳトランジスタ２１とのミラー電流が流れる。これが基準電流として電流制御回路１０ａの外部へ出力される。
【００２９】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、本実施例による電流制御回路で生成した基準電流を使用し、スイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保つことが可能になる。これにより、セトリング特性のバラツキを小さく見積もことができ、回路マージンを小さく設計できる。
【実施例３】
【００３０】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準電流が供給される回路を含む。以下、電流制御回路について詳しく述べる。
【００３１】
図４は、本発明による半導体装置の第３の実施例における電流制御回路を示す回路ブロック図である。本実施例の電流制御回路は、第２の実施例と基本構成はほぼ同じである。異なる点は、制御回路の後段に電圧ＤＡコンバータを設置した点である。
【００３２】
電流制御回路１０ｂは、電流源である第１のＭＯＳトランジスタ２１と、第１のＭＯＳトランジスタ２１からの電流を蓄積するキャパシタ１２と、キャパシタ１２の充放電を操作するスイッチ回路１３と、ノード１６におけるキャパシタ１２の電圧と、基準電圧源（図示せず）からの基準電圧とを比較し、その比較結果を制御回路１５へ出力する電圧比較器１４、第１のＭＯＳ素子２１と同じゲート電圧を印加されて、電流制御回路１０ｂの外部へ基準電流であるミラー電流を流す第２のＭＯＳ素子２２、制御回路１５の後段に設置された電圧ＤＡコンバータ３１、並びに電圧ＤＡコンバータを介して第１のＭＯＳトランジスタ２１、第２のＭＯＳトランジスタ２２及びスイッチ回路１３を制御する制御回路１５を有する。
【００３３】
制御回路１５は、電圧比較器１４からの出力信号を受けて、基準クロックによる制御サイクルに沿ったタイミングで、スイッチ回路１３へスイッチ制御信号１９を出力し、また、デジタル制御信号３２を電圧ＤＡＣ３１へ印加し、電圧ＤＡＣ３１はアナログ制御電圧信号１８を第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２のゲートへ印加する。第２のＭＯＳトランジスタ２２から、半導体装置内にあって電流制御回路の外部にある回路へアナログ制御電圧信号１８に基づく基準電流を出力する。
【００３４】
電流制御回路１０ｂの動作については基本的に第１の実施例と同じであるので簡潔に説明する。
【００３５】
キャパシタ１２は電荷が完全に放電されており、電荷が零の状態からスタートする。また、制御回路１５は基準クロックの周期TCLKの期間、スイッチ回路１３をオフにする。
【００３６】
先ず、第１のＭＯＳトランジスタ２１に電流Ｉ1を流す。これにより、キャパシタ１２は充電される。
【００３７】
この時点で、電圧比較器１４は、ノード１６の電圧Ｖ1と基準電圧ＶREFとの比較を行い、大小判定結果である比較器出力信号１７を制御回路１５へ送信する。制御回路１５は、Ｖ1がＶREFより大きい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも小さくなる電流値Ｉ2に変更して設定する。一方、Ｖ1がＶREFより小さい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも大きくなる電流値Ｉ2に変更して設定する。この時、制御回路１５が出力する制御信号３２はデジタル信号であり、これを受けた電圧ＤＡＣがアナログ制御電圧信号１８を、第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２のゲートへ印加する。
【００３８】
また、制御回路１５は、次に送られてくるクロック周期TCLKの期間、スイッチ回路１３をオンするようにスイッチ制御信号１９を送信する。この信号を受けて、スイッチ回路１３はオン状態となり、キャパシタ１２に蓄積された電荷は放電される。以上の動作を繰り返すことで、キャパシタ１２の充電電圧Ｖnは、基準電圧ＶREFにフィードバックされていき、最終的に、その電圧値ＶREFに収束する。このとき、第１のＭＯＳトランジスタ２１の電流も収束する。
【００３９】
第１のＭＯＳトランジスタ２１のゲートに印加される電流制御信号と同じ信号が第２のＭＯＳトランジスタ２２のゲートに印加されるため、第２のＭＯＳ素子２２には、第１のＭＯＳトランジスタ２１とのミラー電流が流れる。
【００４０】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、本実施例による電流制御回路で生成した基準電流を使用し、スイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保つことが可能になる。これにより、セトリング特性のバラツキを小さく見積もことができ、回路マージンを小さく設計できる。
【実施例４】
【００４１】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準電流が供給される回路を含む。以下、電流制御回路について詳しく述べる。
【００４２】
図５は、本発明による半導体装置の第４の実施例における電流制御回路を示す回路ブロック図である。本実施例の電流制御回路は、第３の実施例と基本構成はほぼ同じである。異なる点は、電圧ＤＡコンバータ３１と第２のＭＯＳトランジスタ２２との間にゲート電圧の高調波成分を抑えるローパスフィルタ４１を設置した点である。
【００４３】
電流制御回路１０ｃは、電流源である第１のＭＯＳトランジスタ２１、第１のＭＯＳトランジスタ２１からの電流を蓄積するキャパシタ１２、キャパシタ１２の充放電を操作するスイッチ回路１３、ノード１６におけるキャパシタ１２の電圧と基準電圧源（図示せず）からの基準電圧とを比較し、その比較結果を制御回路１５へ出力する電圧比較器１４、第１のＭＯＳ素子２１と同じゲート電圧を印加されて、電流制御回路１０ｃの外部へ基準電流であるミラー電流を流す第２のＭＯＳ素子２２、制御回路１５の後段に設置された電圧ＤＡコンバータ３１、第２のＭＯＳ素子２２のゲートに与えられる電圧の高調波成分を抑えるローパスフィルタ４１、電圧ＤＡコンバータ３１を介して第１のＭＯＳ素子２１及び第２のＭＯＳ素子２２並びにスイッチ回路１３を制御する制御回路１５を有する。
【００４４】
制御回路１５は、電圧比較器１４からの出力信号を受けて、基準クロックによる制御サイクルに沿ったタイミングで、スイッチ回路１３へスイッチ制御信号１９を出力し、また、デジタル制御信号３２を電圧ＤＡＣ３１へ印加し、電圧ＤＡＣ３１はアナログ制御電圧信号１８を第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２のゲートへ印加する。第２のＭＯＳトランジスタ２２から、半導体装置内にあって電流制御回路の外部にある回路へ出力用ＭＯＳトランジスタ制御信号４２に基づく基準電流を出力する。
【００４５】
電流制御回路１０ｃの動作については基本的に第１の実施例と同じであるので簡潔に説明する。
【００４６】
キャパシタ１２は電荷が完全に放電されており、電荷が零の状態からスタートする。また、制御回路１５は基準クロックの周期TCLKの期間、スイッチ回路１３をオフにする。
【００４７】
先ず、第１のＭＯＳトランジスタ２１に電流Ｉ1を流す。これにより、キャパシタ１２は充電される。
【００４８】
この時点で、電圧比較器１４は、ノード１６の電圧Ｖ1と基準電圧ＶREFとの比較を行い、大小判定結果である比較器出力信号１７を制御回路１５へ送信する。制御回路１５は、Ｖ1がＶREFより大きい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも小さくなる電流値Ｉ2に変更して設定する。一方、Ｖ1がＶREFより小さい場合、電流源である第１のＭＯＳトランジスタ２１の電流値をＩ1よりも大きくなる電流値Ｉ2に変更して設定する。この時、制御回路１５が出力する制御信号３２はデジタル信号であり、これを受けた電圧ＤＡＣがアナログ制御電圧信号１８を、第１のＭＯＳトランジスタ２１及びＬＰＦ（ローパスフィルタ）４１を介して第２のＭＯＳトランジスタ２２のゲートへ印加する。
【００４９】
また、制御回路１５は、次に送られてくるクロック周期TCLKの期間、スイッチ回路１３をオンするようにスイッチ制御信号１９を送信する。この信号を受けて、スイッチ回路１３はオン状態となり、キャパシタ１２に蓄積された電荷は放電される。以上の動作を繰り返すことで、キャパシタ１２の充電電圧Ｖnは、基準電圧ＶREFにフィードバックされていき、最終的に、その電圧値ＶREFに収束する。このとき、第１のＭＯＳトランジスタ２１の電流も収束する。
【００５０】
第１のＭＯＳトランジスタ２１のゲートに印加される電流制御信号と同じ信号が第２のＭＯＳトランジスタ２２のゲートに印加されるため、第２のＭＯＳ素子トランジスタ２２には、第１のＭＯＳトランジスタ２１とのミラー電流が流れる。この時、第２のＭＯＳトランジスタ２２のゲートにＬＰＦ４１を接続することにより、電圧ＤＡＣ３１から送られるアナログ信号の雑音（クロックに同期した高周波成分）をカットし、第２のＭＯＳ素子トランジスタ２２の雑音を抑えることが可能になる。
【００５１】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、本実施例による電流制御回路で生成した基準電流を使用し、スイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保つことが可能になる。これにより、セトリング特性のバラツキを小さく見積もことができ、回路マージンを小さく設計できる。
【００５２】
更に、ＬＰＦを用いることにより、本来伝わるべきではない、クロックに同期した高周波成分を除去することができる。
【実施例５】
【００５３】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準電流が供給される回路を含む。以下、電流制御回路について詳しく述べる。
【００５４】
図６は、本発明による半導体装置の第５の実施例における電流制御回路を示す回路ブロック図である。本実施例の電流制御回路は、第３の実施例と基本構成はほぼ同じである。異なる点は、電圧ＤＡＣではなく、電流ＤＡＣ５１を制御回路の後段に設け、制御回路１５からの電流ＤＡコンバータ制御信号５２をアナログ信号に変換し、更に第３のＭＯＳトランジスタ２３を電流ＤＡＣ５１の後段に設置し、電流ＤＡＣ５１からの出力電流を第３のＭＯＳトランジスタ２３を用いたカレントミラー構成により電流電圧変換し、第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２に与える点である。
【００５５】
電流制御回路１０ｄは、電流源である第１のＭＯＳトランジスタ２１、第１のＭＯＳトランジスタ２１からの電流を蓄積するキャパシタ１２、キャパシタ１２の充放電を操作するスイッチ回路１３、ノード１６におけるキャパシタ１２の電圧と、基準電圧源（図示せず）からの基準電圧を比較し、その比較結果を制御回路１５へ出力する電圧比較器１４、第１のＭＯＳトランジスタ２１と同じゲート電圧を印加されて、電流制御回路１０ｄの外部へ基準電流であるミラー電流を流す第２のＭＯＳトランジスタ２２、制御回路１５の後段に設置された電流ＤＡコンバータ５１、電流ＤＡＣ５１の出力電流を受けカレントミラーを構成する電流電圧変換素子として、第１のＭＯＳトランジスタ２１及び第２のＭＯＳ素子２２のゲートへ電圧を供給する第３のＭＯＳ素子２３、電流ＤＡＣ５１と第３のＭＯＳ素子２３を介して第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２並びにスイッチ回路１３を制御する制御回路１５とを有する。
【００５６】
制御回路１５は、電圧比較器１４からの出力信号を受けて、基準クロックによる制御サイクルに沿ったタイミングで、スイッチ回路１３へスイッチ制御信号１９を出力し、また、電流ＤＡコンバータ制御信号５２を電圧ＤＡＣ５１へ印加し、電圧ＤＡＣ５１からアナログ信号である電流制御信号１８が第３のＭＯＳ素子２３で電流―電圧変換され、第１のＭＯＳトランジスタ２１及び第２のＭＯＳトランジスタ２２のゲートへ印加される。第２のＭＯＳトランジスタ２２から、半導体装置内にあって電流制御回路の外部にある回路へ電流制御信号１８に基づく基準電流を出力する。
【００５７】
電流制御回路１０ｄの動作については第１乃至第４の実施例とほぼ同じであるからここでは省略する。
【００５８】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、本実施例による電流制御回路で生成した基準電流を使用し、スイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保つことが可能になる。これにより、セトリング特性のバラツキを小さく見積もことができ、回路マージンを小さく設計できる。
【実施例６】
【００５９】
本実施例の半導体装置には、電流制御回路及び電流制御回路から基準となる電流を供給される回路を含む。以下の説明では、電流制御回路について詳しく述べる。
【００６０】
図７は、本発明による半導体装置の第６の実施例における電流制御回路を示す回路ブロック図である。本実施例の電流制御回路１０ｅは、第５の実施例と基本構成は同じである。異なる点は、電流ＤＡＣ５１と第２のＭＯＳトランジスタ２２との間にＬＰＦ６１を設置した点である。即ち、電流ＤＡＣ５１から出力されるアナログ電流を第３のＭＯＳトランジスタ２３によりゲート電圧に変換する。ＬＰＦ６１はそのゲート電圧に対して雑音を抑えるように働く。
【００６１】
なお、本実施例は基本的に実施例５及び実施例４を合わせたものであり、詳しい説明は省略する。
【００６２】
以上に述べたように、基準電圧、基準クロックを参照してフィードバック機構を働かせることにより、基準電流源で生成した電流を使用したスイッチトキャパシタ回路のセトリング特性を常にほぼ一定に保つことが可能になる。これにより、セトリング特性のバラツキを小さく見積もことができ、回路マージンを小さく設計できる。
【００６３】
更に、ＬＰＦを用いることにより、ゲート電圧に対して雑音を抑えることができる。
【００６４】
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【００６５】
電流源としてＭＯＳトランジスタだけでなく、バイポーラトランジスタを用いても良い。
【００６６】
また、スイッチ回路に、例えばＭＯＳトランジスタ、バイポーラトランジスタを用いても良い。
【００６７】
更に、本発明は上述した実施形態を例にした電流制御回路を含む半導体装置であり、この半導体装置に含まれるその他の回路は論理回路、メモリ回路等種々のものがあることは勿論である。
【図面の簡単な説明】
【００６８】
【図１】本発明による半導体装置の第１の実施例における電流制御回路を示す回路ブロック図。
【図２】本発明による半導体装置の第１の実施例における電流制御回路の動作特性を示す信号波形図。
【図３】本発明による半導体装置の第２の実施例における電流制御回路を示す回路ブロック図。
【図４】本発明による半導体装置の第３の実施例における電流制御回路を示す回路ブロック図。
【図５】本発明による半導体装置の第４の実施例における電流制御回路を示す回路ブロック図。
【図６】本発明による半導体装置の第５の実施例における電流制御回路を示す回路ブロック図。
【図７】本発明による半導体装置の第６の実施例における電流制御回路を示す回路ブロック図。
【符号の説明】
【００６９】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ  電流制御回路
１１  電流源
１２  キャパシタ
１３  スイッチ回路
１４  電圧比較器
１５  制御回路
１６  ノード
１７  比較器出力信号
１８  アナログ制御電圧信号
１９  スイッチ制御信号
２１  第１のＭＯＳトランジスタ
２２  第２のＭＯＳトランジスタ
２３  第３のＭＯＳトランジスタ
３１  電圧ＤＡＣ
３２  デジタル制御信号
４１、６１  ローパスフィルタ
４２、６２  出力用ＭＯＳトランジスタ制御信号
５１  電流ＤＡＣ
５２  電流ＤＡコンバータ制御信号
【図１】
2006135377.tif 000003
【図２】
2006135377.tif 000004
【図３】
2006135377.tif 000005
【図４】
2006135377.tif 000006
【図５】
2006135377.tif 000007
【図６】
2006135377.tif 000008
【図７】
2006135377.tif 000009