(57)【要約】【課題】データによって制御される増幅器を備える集積回路装置及び該集積回路装置の動作方法を提供する。【解決手段】マルチ−ビットデータ信号の少なくとも一つのビットに応答して選択的に動作する第１差動トランジスタ及び第２差動トランジスタの対を有する増幅回路を備え、前記第１差動トランジスタ及び第２差動トランジスタの対は、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して動作する第１スイッチ及び第２スイッチとそれぞれ接続される集積回路装置である。【選択図】図６
2006178462.tif 000002
【特許請求の範囲】
【請求項１】
マルチ−ビットデータ信号の少なくとも一つのビットに応答して選択的に動作する、第１差動トランジスタ及び第２差動トランジスタの対を有する増幅回路を備えることを特徴とする集積回路装置。
【請求項２】
前記第１差動トランジスタ及び第２差動トランジスタの対は、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して動作する第１スイッチ及び第２スイッチとそれぞれ接続されることを特徴とする請求項１に記載の集積回路装置。
【請求項３】
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、
前記増幅回路は、階調電圧に応答して動作することを特徴とする請求項１に記載の集積回路装置。
【請求項４】
前記マルチ−ビットデータ信号に応答して、前記階調電圧を選択するデコーダをさらに備えることを特徴とする請求項３に記載の集積回路装置。
【請求項５】
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、
前記第１差動トランジスタ対は、第１階調電圧に応答して動作し、
前記第２差動トランジスタ対は、第２階調電圧に応答して動作することを特徴とする請求項１に記載の集積回路装置。
【請求項６】
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択する第１デコーダと、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択する第２デコーダと、をさらに備えることを特徴とする請求項５に記載の集積回路装置。
【請求項７】
マルチ−ビットデータ信号のｍビットに応答して、ｎ個の階調電圧のうち、第１階調電圧を選択する第１デコーダと、
前記マルチ−ビットデータ信号の前記ｍビットに応答して、前記ｎ個の階調電圧のうち、第２階調電圧を選択する第２デコーダと、を備え、
２ｍ＜ｎであることを特徴とするＴＦＴ−ＬＣＤドライバ回路のデコーディング回路。
【請求項８】
前記第１デコーダは、第１差動トランジスタ対に連結され、前記第１差動トランジスタ対は、前記第１階調電圧に応答して動作し、
前記第２デコーダは、第２差動トランジスタ対に連結され、前記第２差動トランジスタ対は、前記第２階調電圧に応答して動作することを特徴とする請求項７に記載のＴＦＴ−ＬＣＤドライバ回路のデコーディング回路。
【請求項９】
マルチ−ビットデータ信号に応答して階調電圧を選択するデコーダと、
前記マルチ−ビットデータ信号の少なくとも一つのビットによって選択的に動作する第１差動トランジスタ及び第２差動トランジスタの対を備える増幅回路と、を備え、
前記増幅回路は、前記階調電圧に応答して動作することを特徴とするＴＦＴ−ＬＣＤドライバ。
【請求項１０】
前記第１差動トランジスタ対は、第１階調電圧に応答して動作し、
前記第２差動トランジスタ対は、第２階調電圧に応答して動作することを特徴とする請求項９に記載のＴＦＴ−ＬＣＤドライバ。
【請求項１１】
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択する第１デコーダと、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択する第２デコーダと、をさらに備えることを特徴とする請求項１０に記載のＴＦＴ−ＬＣＤドライバ。
【請求項１２】
マルチ−ビットデータ信号の少なくとも一つのビットに応答して、増幅回路の第１差動トランジスタ及び第２差動トランジスタの対を選択的に動作させるステップを含むことを特徴とする集積回路装置の動作方法。
【請求項１３】
前記第１差動トランジスタ及び第２差動トランジスタの対を選択的に動作させるステップは、
前記第１差動トランジスタ及び第２差動トランジスタの対に接続される第１スイッチ及び第２スイッチを、前記マルチ−ビットデータ信号の少なくとも一つのビットにそれぞれ応答して選択的に動作させるステップを含むことを特徴とする請求項１２に記載の集積回路装置の動作方法。
【請求項１４】
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、
前記増幅回路は、階調電圧に応答して動作することを特徴とする請求項１２に記載の集積回路装置の動作方法。
【請求項１５】
前記マルチ−ビットデータ信号に応答して前記階調電圧を選択するステップをさらに含むことを特徴とする請求項１４に記載の集積回路装置の動作方法。
【請求項１６】
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、
前記集積回路装置の動作方法は、
第１階調電圧に応答して前記第１差動トランジスタ対を動作させるステップと、
第２階調電圧に応答して前記第２差動トランジスタ対を動作させるステップと、をさらに含むことを特徴とする請求項１２に記載の集積回路装置の動作方法。
【請求項１７】
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択するステップと、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択するステップと、をさらに含むことを特徴とする請求項１６に記載の集積回路装置の動作方法。
【請求項１８】
マルチ−ビットデータ信号のｍビットに応答して、ｎ個の階調電圧のうち、第１階調電圧を選択するステップと、
前記マルチ−ビットデータ信号の前記ｍビットに応答して、前記ｎ個の階調電圧のうち、第２階調電圧を選択するステップと、を含み、
２ｍ＜ｎであることを特徴とするＴＦＴ−ＬＣＤドライバ回路のデコーディング回路の動作方法。
【請求項１９】
前記第１階調電圧に応答して第１差動トランジスタ対を動作させるステップと、
前記第２階調電圧に応答して第２差動トランジスタ対を動作させるステップと、をさらに含むことを特徴とする請求項１８に記載のＴＦＴ−ＬＣＤドライバ回路のデコーディング回路の動作方法。
【請求項２０】
マルチ−ビットデータ信号に応答して階調電圧を選択するステップと、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して、増幅回路の第１差動トランジスタ及び第２差動トランジスタの対を選択的に動作するステップと、を含み、
前記増幅回路は、前記階調電圧に応答して動作することを特徴とするＴＦＴ−ＬＣＤドライバの動作方法。
【請求項２１】
第１階調電圧に応答して前記第１差動トランジスタ対を動作させるステップと、
第２階調電圧に応答して前記第２差動トランジスタ対を動作させるステップと、をさらに含むことを特徴とする請求項２０に記載のＴＦＴ−ＬＣＤドライバの動作方法。
【請求項２２】
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択するステップと、
前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択するステップと、をさらに含むことを特徴とする請求項２１に記載のＴＦＴ−ＬＣＤドライバの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置及び集積回路装置の動作方法に係り、特に、データによって制御される増幅器を備える集積回路装置及び該集積回路装置の動作方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ型の液晶表示装置（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ−ＬＣＤ）のソースドライバ回路は、ディスプレイデータに対応する階調電圧を、ソースラインを介してディスプレイパネルに印加する。例えば、ゲートドライバがスイッチをターンオンさせると、ソースドライバは、スイッチと連結された液晶キャパシタに階調電圧を印加する。
【０００３】
図１は、一般的なＴＦＴ−ＬＣＤのソースドライバ回路１００を示す図面である。
図１に示すように、一般的なソースドライバ１００は、デコーダ１１０及び増幅器１２０を備える。デコーダ１１０は、階調電圧ＶＧＲＡＹを受信し、ディスプレイデータＤに対応する階調電圧Ｄ＿ＶＯＬを出力する。ディスプレイデータＤがｎビットである場合、階調電圧ＶＧＲＡＹは、ソース電圧（または、電源電圧）と共通電圧（または、接地電圧）との間に２ｎ段階の相異なる電圧レベルを有する。増幅器１２０は、選択された階調電圧Ｄ＿ＶＯＬを増幅し、増幅階調電圧ＶＯＵＴをディスプレイパネルに印加する。
【０００４】
図２は、図１の増幅器の入力部を詳細に示す回路図である。
階調電圧Ｄ＿ＶＯＬは、第１ ＮＭＯＳトランジスタＮＴＲ１及び第１ ＰＭＯＳトランジスタＰＴＲ１のゲートに入力される。階調電圧Ｄ＿ＶＯＬの電圧レベルによって、第１ ＮＭＯＳトランジスタＮＴＲ１及び第１ ＰＭＯＳトランジスタＰＴＲ１のうち、一つのみがターンオンされるか、または第１ ＮＭＯＳトランジスタＮＴＲ１及び第１ ＰＭＯＳトランジスタＰＴＲ１が何れもターンオンされる。出力駆動電圧ＶＯＵＴは、出力ノードＮＯＵＴから出力され、第２ ＮＭＯＳトランジスタＮＴＲ２及び第２ ＰＭＯＳトランジスタＰＴＲ２のゲートにフィードバックされる。
【０００５】
図３は、図１及び図２の増幅器が備えるトランジスタの動作範囲を示す図面である。
階調電圧Ｄ＿ＶＯＬの電圧レベルが第１ ＰＭＯＳトランジスタＰＴＲ１の臨界電圧より低ければ、第１ ＰＭＯＳトランジスタＰＴＲ１はターンオンされ、第１ ＮＭＯＳトランジスタＮＴＲ１はターンオフされ、第１電流源ＩＳ１が動作し、第２電流源ＩＳ２は動作しない。
第１ ＰＭＯＳトランジスタＰＴＲ１はターンオンされ、第１ ＮＭＯＳトランジスタＮＴＲ１はターンオフされ、第１電流源ＩＳ１が動作し、第２電流源ＩＳ２は動作しない階調電圧Ｄ＿ＶＯＬの領域が、図３で領域Ｃと表示される。
増幅器１２０に入力される階調電圧Ｄ＿ＶＯＬの電圧レベルが第１ ＮＭＯＳトランジスタＮＴＲ１の臨界電圧より高ければ、第１ ＰＭＯＳトランジスタＰＴＲ１はターンオフされ、第１ ＮＭＯＳトランジスタＮＴＲ１はターンオンされ、第１電流源ＩＳ１は動作せず、第２電流源ＩＳ２は動作する。
【０００６】
第１ ＰＭＯＳトランジスタＰＴＲ１はターンオフされ、第１ ＮＭＯＳトランジスタＮＴＲ１はターンオンされ、第１電流源ＩＳ１は動作せず、第２電流源ＩＳ２は動作する階調電圧Ｄ＿ＶＯＬの領域が図３で領域Ａと表示される。
増幅器１２０に入力される階調電圧Ｄ＿ＶＯＬの電圧レベルがＢ領域に属する場合には、
第１ ＰＭＯＳトランジスタＰＴＲ１及び第１ ＮＭＯＳトランジスタＮＴＲ１が何れもターンオンされ、第１電流源ＩＳ１及び第２電流源ＩＳ２が何れも動作する。
【０００７】
図４は、図１及び図２の増幅器４２０が消費する電流消費量を示す図面である。
領域１は、階調電圧Ｄ＿ＶＯＬが図３の領域Ｃに属する場合の電流消費量を表す。領域２は、階調電圧Ｄ＿ＶＯＬが図３の領域Ｂに属する場合の電流消費量を表す。領域３は、階調電圧Ｄ＿ＶＯＬが図３の領域Ａに属する場合の電流消費量を表す。
ところが、階調電圧Ｄ＿ＶＯＬが領域２（図３の領域Ｂ）に属する場合には、領域１に属する場合に比べて、約２倍の電流量が消費される。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が達成しようとする技術的課題は、データによって制御される増幅器を備える集積回路装置を提供するところにある。
本発明が達成しようとする他の技術的課題は、データによって制御される増幅器を備える集積回路装置の動作方法を提供するところにある。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明の実施形態に係る集積回路装置は、マルチ−ビットデータ信号の少なくとも一つのビットに応答して選択的に動作する、第１差動トランジスタ及び第２差動トランジスタの対を有する増幅回路を備える。
前記第１差動トランジスタ及び第２差動トランジスタの対は、第１スイッチ及び第２スイッチとそれぞれ接続される。前記第１スイッチ及び第２スイッチは、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して動作する。
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、前記増幅回路は、階調電圧に応答して動作する。
【００１０】
本発明の実施形態に係る集積回路装置は、デコーダをさらに備え得る。前記デコーダは、前記マルチ−ビットデータ信号に応答して、前記階調電圧を選択する。
前記集積回路装置は、ＴＦＴ−ＬＣＤドライバ回路であり、前記第１差動トランジスタ対は、第１階調電圧に応答して動作し、前記第２差動トランジスタ対は、第２階調電圧に応答して動作する。
【００１１】
本発明の実施形態に係る集積回路装置は、第１デコーダ及び第２デコーダをさらに備え得る。前記第１デコーダは、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択する。前記第２デコーダは、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択する。
【００１２】
本発明に係るＴＦＴ−ＬＣＤドライバ回路のデコーディング回路は、第１デコーダ及び第２デコーダを備える。前記第１デコーダは、マルチ−ビットデータ信号のｍビットに応答して、ｎ個の階調電圧のうち、第１階調電圧を選択する。前記第２デコーダは、前記マルチ−ビットデータ信号の前記ｍビットに応答して、前記ｎ個の階調電圧のうち、第２階調電圧を選択する。ここで、２ｍ＜ｎである。
前記第１デコーダは、第１差動トランジスタ対に連結され、前記第１差動トランジスタ対は、前記第１階調電圧に応答して動作する。前記第２デコーダは、第２差動トランジスタ対に連結され、前記第２差動トランジスタ対は、前記第２階調電圧に応答して動作する。
【００１３】
本発明に係るＴＦＴ−ＬＣＤドライバは、デコーダ及び増幅回路を備える。前記デコーダは、マルチ−ビットデータ信号に応答して階調電圧を選択する。前記増幅回路は、前記マルチ−ビットデータ信号の少なくとも一つのビットによって選択的に動作する第１差動トランジスタ及び第２差動トランジスタの対を備える。前記増幅回路は、前記階調電圧に応答して動作する。
前記第１差動トランジスタ対は、第１階調電圧に応答して動作し、前記第２差動トランジスタ対は、第２階調電圧に応答して動作する。
【００１４】
本発明に係るＴＦＴ−ＬＣＤドライバは、第１デコーダ及び第２デコーダをさらに備え得る。前記第１デコーダは、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第１階調電圧を選択する。前記第２デコーダは、前記マルチ−ビットデータ信号の少なくとも一つのビットに応答して前記第２階調電圧を選択する。
【発明の効果】
【００１５】
本発明に係る集積回路装置は、増幅器で消費される電流を減らし、またデコーダのサイズを縮小させうる。
【発明を実施するための最良の形態】
【００１６】
本発明及び本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の好ましい実施形態を例示する添付図面及び図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の好ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
説明の理解を容易にするために、本発明に係る実施形態は、ＴＦＴ−ＬＣＤドライバに基づいて説明される。しかし、本発明は、このような実施形態に限定されず、他のタイプの集積回路装置及び／または集積回路に適用されうる。
【００１７】
図５は、本発明の実施形態に係るＴＦＴ−ＬＣＤドライバ回路を示す回路図である。
ＴＦＴ−ＬＣＤドライバ回路４００は、デコーダ４１０及び増幅器４２０を備える。
デコーダ４１０は、第１サブデコーダＰ＿ＤＥＣ及び第２サブデコーダＮ＿ＤＥＣを備える。第１サブデコーダＰ＿ＤＥＣは、高い電圧レベルを有する上位階調電圧ＶＧＲＡＹ＿Ｈを受信し、データ信号Ｄに応答して第１階調電圧ＶＧ１を出力する。上位階調電圧ＶＧＲＡＹ＿Ｈは、２ｎ／２個の電圧レベルを有し、データ信号Ｄは、ｎ−１ビットである。第２サブデコーダＮ＿ＤＥＣは、低い電圧レベルを有する下位階調電圧ＶＧＲＡＹ＿Ｌを受信し、データ信号Ｄに応答して第２階調電圧ＶＧ２を出力する。下位階調電圧ＶＧＲＡＹ＿Ｌは、２ｎ／２個の電圧レベルを有し、データ信号Ｄは、ｎ−１ビットである。
【００１８】
増幅器４２０は、第１サブ増幅回路ＡＭＰ＿Ｐ及び第２サブ増幅回路ＡＭＰ＿Ｎを備える。増幅器４２０は、制御信号ＭＳＢＤに応答して、第１階調電圧ＶＧ１及び第２階調電圧ＶＧ２の一つをディスプレイパネル駆動電圧として出力する。制御信号ＭＳＢＤは、データ信号Ｄの最上位ビットである。増幅器４２０は、制御信号ＭＳＢＤのレベルによって、第１サブ増幅回路ＡＭＰ＿Ｐ及び第２サブ増幅回路ＡＭＰ＿Ｎのうち、一つのみを動作させる。第１サブ増幅回路ＡＭＰ＿Ｐは、第１スイッチＳＷ１を介してソース電圧ＡＶＤＤに連結される。第２サブ増幅回路ＡＭＰ＿Ｎは、第２スイッチＳＷ２を介して接地電圧または共通電圧ＶＳＳに連結される。プルアップトランジスタＰＵＴＲ及びプルダウントランジスタＰＤＴＲは、出力ノードＮＯＵＴの電圧をプルアップまたはプルダウンさせ、パネル駆動電圧ＶＯＵＴに出力する。
【００１９】
図６は、図５の増幅器４２０の入力部を示す回路図である。
図６に示すように、増幅器４２０は、入力部及び出力部（図示せず）を備える。入力部は、第１階調電圧ＶＧ１及び第２階調電圧ＶＧ２を受信する。出力部（図示せず）は、入力部の出力を増幅し、制御信号ＭＳＢＤに応答して出力ノードＮＯＵＴを介してパネル駆動電圧ＶＯＵＴを出力する。増幅器４２０の入力部は、第１サブ増幅回路ＡＭＰ＿Ｐ及び第２サブ増幅回路ＡＭＰ＿Ｎ、第１スイッチＳＷ１及び第２スイッチＳＷ２、第１電流源ＩＳ１及び第２電流源ＩＳ２を備える。
【００２０】
第１サブ増幅回路ＡＭＰ＿Ｐは、第２階調電圧ＶＧ２を受信して第１ノードＮ１に並列で連結される第１ ＰＭＯＳトランジスタＰＴＲ１及び第２ ＰＭＯＳトランジスタＰＴＲ２を備える。第２サブ増幅回路ＡＭＰ＿Ｎは、第１階調電圧ＶＧ１を受信して第２ノードＮ２に並列で連結される第１ ＮＭＯＳトランジスタＮＴＲ１及び第２ ＮＭＯＳトランジスタＮＴＲ２を備える。
【００２１】
第１スイッチＳＷ１は、第１ノードＮ１とソース電圧ＡＶＤＤとの間に連結され、ゲートに制御信号ＭＳＢＤを受信して、第１ ＰＭＯＳトランジスタＰＴＲ１及び第２ ＰＭＯＳトランジスタＰＴＲ２の動作を制御する。本発明の実施形態で、第１スイッチＳＷ１はＰＭＯＳトランジスタである。
第２スイッチＳＷ２は、第２ノードＮ２と接地電圧ＶＳＳとの間に連結され、ゲートに制御信号ＭＳＢＤを受信して、第１ ＮＭＯＳトランジスタＮＴＲ１及び第２ ＮＭＯＳトランジスタＮＴＲ２の動作を制御する。本発明の実施形態で、第２スイッチＳＷ２はＮＭＯＳトランジスタである。
【００２２】
第１電流源ＩＳ１は、ソース電圧ＡＶＤＤと第１スイッチＳＷ１との間に連結される。第２電流源ＩＳ２は、接地電圧ＶＳＳと第２スイッチＳＷ２との間に連結される。第２ ＰＭＯＳトランジスタＰＴＲ２及び第２ ＮＭＯＳトランジスタＮＴＲ２のゲートは、出力ノードＮＯＵＴに連結される。
【００２３】
以下、図５及び図６を参照して、本発明の実施形態に係るＴＦＴ−ＬＣＤドライバ回路４００の動作を詳細に説明する。
説明の理解を容易にするために、本発明の実施形態で、ｎビットのデータ信号Ｄは６ビットであると仮定する。それにより、デコーダ４１０に入力される階調電圧ＶＧＲＡＹは、所定の電源電圧ＧＶＤＤと接地電圧ＶＳＳとの間で６４段階の電圧レベルを有する。
【００２４】
第１サブデコーダＰ＿ＤＥＣは、６４段階の電圧レベルを有する階調電圧ＶＧＲＡＹのうち、中間電圧レベル以上の電圧レベルを有する３２個の上位階調電圧ＶＧＲＡＹ＿Ｈを受信する。第２サブデコーダＮ＿ＤＥＣは、６４段階の電圧レベルを有する階調電圧ＶＧＲＡＹのうち、中間電圧レベル未満の電圧レベルを有する３２個の下位階調電圧ＶＧＲＡＹ＿Ｌを受信する。
【００２５】
データ信号Ｄは６ビットであるが、第１サブデコーダＰ＿ＤＥＣ及び第２サブデコーダＮ＿ＤＥＣにそれぞれ印加されるデータ信号Ｄは、最上位ビットを除いた５ビットである。最上位ビットは、制御信号ＭＳＢＤとして利用される。
すなわち、図１の一般的なデコーダ１１０に印加されるデータ信号Ｄは６ビットであり、本発明に係るデコーダ４１０に印加されるデータ信号Ｄは５ビットである。したがって、本発明に係るデコーダ４１０は、図１の一般的なデコーダ１１０より小さい。したがって、本発明の実施形態に係るＴＦＴ−ＬＣＤドライバ回路４００も小さくなる。
【００２６】
第１サブデコーダＰ＿ＤＥＣは、３２個の上位階調電圧ＶＧＲＡＹ＿Ｈのうち、５ビットのデータ信号Ｄに対応する階調電圧を第１階調電圧ＶＧ１として出力する。第２サブデコーダＮ＿ＤＥＣは、３２個の下位階調電圧ＶＧＲＡＹ＿Ｌのうち、５ビットのデータ信号Ｄに対応する階調電圧を第２階調電圧ＶＧ２として出力する。
【００２７】
制御信号ＭＳＢＤは、データ信号Ｄの最上位ビットである。最上位ビットが“１”である場合、第１スイッチＳＷ１は、制御信号ＭＳＢＤに応答してターンオフされ、第１ノードＮ１に連結された第１ ＰＭＯＳトランジスタＰＴＲ１及び第２ ＰＭＯＳトランジスタＰＴＲ２、すなわち、第１サブ増幅回路ＡＭＰ＿Ｐは動作しない。しかし、制御信号ＭＳＢＤに応答して、第２スイッチＳＷ２はターンオンされ、第２ノードＮ２に連結された第１ ＮＭＯＳトランジスタＮＴＲ１及び第２ ＮＭＯＳトランジスタＮＴＲ２、すなわち、第２サブ増幅回路ＡＭＰ＿Ｎが動作する。すなわち、最上位ビットが“１”である場合、増幅器４２０は、第１階調電圧ＶＧ１及び第２階調電圧ＶＧ２のうち、第１階調電圧ＶＧ１を増幅して、出力ノードＮＯＵＴを介してパネル駆動電圧ＶＯＵＴとして出力する。
【００２８】
逆に、最上位ビットが“０”である場合、第１スイッチＳＷ１は、制御信号ＭＳＢＤに応答してターンオンされ、第２スイッチＳＷ２はターンオフされ、第１ノードＮ１に連結された第１ ＰＭＯＳトランジスタＰＴＲ１及び第２ ＰＭＯＳトランジスタＰＴＲ２、すなわち、第１サブ増幅回路ＡＭＰ＿Ｐのみが動作し、第２サブ増幅回路ＡＭＰ＿Ｎは動作しない。すなわち、最上位ビットが“０”である場合、増幅器４２０は、第２階調電圧ＶＧ２を増幅して、出力ノードＮＯＵＴを介してパネル駆動電圧ＶＯＵＴとして出力する。
【００２９】
図７は、図５及び図６の増幅器が備えるトランジスタ等の動作範囲を示す図面である。
図７に示すように、第１ ＰＭＯＳトランジスタＰＴＲ１は領域Ｆで動作し、第１ ＮＭＯＳトランジスタＮＴＲ１は領域Ｅで動作する。したがって、本発明の実施形態に係るＴＦＴ−ＬＣＤドライバ回路４００で、第１ ＰＭＯＳトランジスタＰＴＲ１及び第１ ＮＭＯＳトランジスタＮＴＲ１は同時にターンオンされない。
【００３０】
図８は、図５及び図６の増幅器が消費する電流消費量を示す図面である。
図８に示すように、増幅器４２０の電流消費量は一定である。したがって、増幅器４２０の周波数の補償のために、増幅器４２０の出力部に連結されるキャパシタ（図示せず）のキャパシタンスを減らしうる。
【００３１】
図９は、本発明の他の実施形態に係るＴＦＴ−ＬＣＤドライバ回路７００を示す回路図である。
図９に示すように、本発明の他の実施形態に係るＴＦＴ−ＬＣＤドライバ回路７００は、デコーダ７１０及び増幅器７２０を備える。
デコーダ７１０は、ｎビットのデータ信号Ｄに応答して２ｎ個の電圧レベルを有する階調電圧ＶＧＲＡＹの一つを選択して、共通階調電圧ＶＧとして出力する。増幅器７２０は、共通階調電圧ＶＧを受信し、制御信号ＭＳＢＤに応答して共通階調電圧ＶＧをパネル駆動電圧ＶＯＵＴとして出力する。
増幅器７２０は、制御信号ＭＳＢＤの論理レベルによって内部の第１トランジスタ対ＰＴＲ１、ＰＴＲ２及び第２トランジスタ対ＮＴＲ１、ＮＴＲ２のうち、一つのトランジスタ対のみを動作させる。
【００３２】
データ信号Ｄが６ビットである場合、本発明の他の実施形態に係る図９のデコーダ７１０は、６４個の電圧レベルを有する階調電圧ＶＧＲＡＹを受信し、６ビットのあらゆるデータ信号Ｄに応答して、共通階調電圧ＶＧを発生させる。
増幅器７２０の構造は、図５の増幅器４２０の構造と同じである。但し、第１ ＮＭＯＳトランジスタＮＴＲ１及び第１ ＰＭＯＳトランジスタＰＴＲ１に入力される信号が、共通階調電圧ＶＧとして同じである。
【００３３】
制御信号ＭＳＢＤは、データ信号Ｄの最上位ビットである。データ信号Ｄの最上位ビットが“１”であれば、第１スイッチＳＷ１はターンオフされ、第２スイッチＳＷ２がターンオンされ、したがって、第２トランジスタ対ＮＴＲ１、ＮＴＲ２、すなわち、第１ ＮＭＯＳトランジスタＮＴＲ１及び第２ ＮＭＯＳトランジスタＮＴＲ２のみが動作する。
逆に、データ信号Ｄの最上位ビットが“０”であれば、第１スイッチＳＷ１はターンオンされ、第２スイッチＳＷ２がターンオフされ、したがって、第１トランジスタ対ＰＴＲ１、ＰＴＲ２、すなわち、第１ ＰＭＯＳトランジスタＰＴＲ１及び第２ ＰＭＯＳトランジスタＰＴＲ２のみが動作する。
【００３４】
以上のように、図面及び明細書で最適の実施形態が開示された。ここで特定の用語が使われたが、これは単に、本発明を説明するための目的で使用されたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００３５】
本発明は、集積回路装置に関連した技術分野に好適に適用され得る。
【図面の簡単な説明】
【００３６】
【図１】一般的なＴＦＴ−ＬＣＤのソースドライバ回路を示す図面である。
【図２】図１の増幅器の入力部を詳細に示す回路図である。
【図３】図１及び図２の増幅器が備えるトランジスタの動作範囲を示す図面である。
【図４】図１及び図２の増幅器が消費する電流消費量を示す図面である。
【図５】本発明の実施形態に係るＴＦＴ−ＬＣＤドライバ回路を示す回路図である。
【図６】図５の増幅器の入力部を詳細に示す回路図である。
【図７】図５及び図６の増幅器が備えるトランジスタの動作範囲を示す図面である。
【図８】図５及び図６の増幅器が消費する電流消費量を示す図面である。
【図９】本発明の他の実施形態に係るＴＦＴ−ＬＣＤドライバ回路を示す回路図である。
【符号の説明】
【００３７】
４１０    デコーダ
４２０    増幅器
ＶＧ１    第１階調電圧
ＶＧ２    第２階調電圧
ＭＳＢＤ  制御信号
ＮＯＵＴ  出力ノード
ＶＯＵＴ  パネル駆動電圧
ＡＭＰ＿Ｐ  第１サブ増幅回路
ＡＭＰ＿Ｎ  第２サブ増幅回路
ＳＷ１    第１スイッチ
ＳＷ２    第２スイッチ
ＩＳ１    第１電流源
ＩＳ２    第２電流源
Ｎ１      第１ノード
Ｎ２      第２ノード
ＰＴＲ１  第１ ＰＭＯＳトランジスタ
ＰＴＲ２  第２ ＰＭＯＳトランジスタ
ＮＴＲ１  第１ ＮＭＯＳトランジスタ
ＮＴＲ２  第２ ＮＭＯＳトランジスタ
ＡＶＤＤ  ソース電圧
ＶＳＳ    接地電圧
Ｄ        データ信号
ＶＧＲＡＹ  階調電圧
ＧＶＤＤ  電源電圧
Ｐ＿ＤＥＣ  第１サブデコーダ
Ｎ＿ＤＥＣ  第２サブデコーダ
ＶＧＲＡＹ＿Ｈ  上位階調電圧
ＶＧＲＡＹ＿Ｌ  下位階調電圧
【図１】
2006178462.tif 000003
【図２】
2006178462.tif 000004
【図３】
2006178462.tif 000005
【図４】
2006178462.tif 000006
【図５】
2006178462.tif 000007
【図６】
2006178462.tif 000008
【図７】
2006178462.tif 000009
【図８】
2006178462.tif 000010
【図９】
2006178462.tif 000011