(57)【要約】【課題】  試験に用いられるパッケージを容易に製造することが可能な技術を提供する。【解決手段】  本発明の半導体装置では、樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されて、搭載した半導体チップがこの開口に露出しており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されており、夫々のリードは、一端が支持体内部で半導体チップと接続され、他端が支持体から延在している。  本発明の半導体装置の製造方法では、前記半導体装置を用いて、試作チップの試験を行ない、前記試験結果を解析評価した後に、半導体チップの量産を行なう。【選択図】        図２
2006029928.tif 000002
【特許請求の範囲】
【請求項１】
樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されて、搭載した半導体チップがこの開口に露出しており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されており、夫々のリードは、一端が支持体内部で半導体チップと接続され、他端が支持体から延在していることを特徴とする半導体装置。
【請求項２】
前記半導体装置がリードフレームを用いるパッケージ形状となっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記支持体が樹脂モールドによって形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
試作チップを製造する段階と、
樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されて、搭載した半導体チップがこの開口に露出しており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されており、夫々のリードは、一端が支持体内部で半導体チップと接続され、他端が支持体から延在する半導体装置を用いて、前記試作チップの試験を行なう段階と、
前記試験結果を解析評価する段階と、
前記解析評価の結果に従い、半導体チップの量産を行なう段階とを有することを特徴とする半導体装置の製造方法。
【請求項５】
樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されたパッケージを用いて、
前記支持体内部の空間に半導体チップを搭載する工程と、
前記開口に露出した半導体チップと前記リードの端部とをワイヤボンディングによって接続する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関し、特に、試作チップの試験を行なう半導体装置或いは半導体装置の製造方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置では、要求されている機能に基づいて回路を設計し、単結晶シリコン等の半導体基板に形成された半導体素子及び配線パターンによって、前記設計された回路を半導体チップに搭載している。
【０００３】
こうした半導体チップでは、先ず試作の半導体チップを製造し、その試作チップについて種々の試験を行ない、その試験データを評価解析する。その結果、試作チップが要求された機能を満足していない、或いは他に問題点があると判定された場合には、問題となった点を修正するための設計変更を行ない、再び変更された試作チップを試験する。このような試作を繰り返して、試作チップが要求された機能を満足し、問題点がないと判定されると、半導体チップの量産に移行する。
【０００４】
このような試作チップの試験では、ＰＧＡ(Pin Grid Array)型のパッケージに半導体チップを搭載して、テスト基板に取り付けられたソケットにＰＧＡのパッケージを着脱して、半導体チップをテスト回路に接続している。図１に示すように、ＰＧＡ型のパッケージでは、セラミック等を用いた封止体２１が多層基板となっており、基板内部の層数を減らして形成した空間に半導体チップ２２を収容し、前記空間に露出する中間層の配線２３と搭載した半導体チップ２２とをボンディングワイヤ２４によって接続し、底面に面状に配置されたピン２５と半導体チップ２２とを内部配線を介して導通させてある。
【０００５】
このパッケージでは、通常は半導体チップ２２搭載後にリッドと呼ばれるキャップによって上面を覆って半導体チップ２２を密封しているが、評価・解析のための試験は短期間で終わることから、経時的な耐湿性に対する要求が低く、試験時の調整等に便利であるために、上面が開口されたままにしており、この開口に半導体チップ２２が露出している。
【０００６】
例えば、試作チップの試験では、試験結果によっては、ボンディングワイヤ２４の接続を変更する、またレーザ加工によって半導体チップ２２に形成された配線を変更して特性を変えて再度試験を行なうことがある。また、試験中に問題が生じた場合に、半導体チップ２２を直接観察する上でも、上面が開口されていることが望ましい。例えば、配線の欠陥等により不良が生じた場合に、発光試験によって電流がリークしている場所を特定することが可能になる。
【０００７】
前述した試験に用いられているＰＧＡ型のパッケージについては、例えば下記特許文献１に記載されている。
【０００８】
【特許文献１】特開平９−１０７０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、コスト的な点等からＰＧＡのパッケージが採用される製品の種類は少なく、ＰＧＡのパッケージを使って試験を行なっていたのでは、実際の製品とパッケージのサイズ及びピン配置が異なることとなり、この相違から実際の量産チップを搭載した製品に、ＰＧＡを用いた試験では生じなかった問題が、新たに生じることがある。加えて、試作チップの試験に用いられるテスト基板と量産チップの試験に用いられるテスト基板を別々に作成しなければならなかった。
【００１０】
また、例えば、前記設計変更の回数が仮に１０回とした場合に、各試作段階で１００個の半導体チップを試験する場合には、試験用のパッケージが１０００個必要になる。試験用のパッケージでは、半導体チップの搭載されるダイパッドを平坦にするのに手間がかかるため、試験後に半導体チップを取り外してパッケージの再利用をすることは困難であり、半導体チップと同数のパッケージが必要になる。このため、特にセラミックのパッケージを用いる場合には、試験用のパッケージに費やすコストが高額になる。
【００１１】
また、所期の予定よりも試験の回数が増えた場合には、事前に用意した試験用のパッケージの数が不足してしまうが、特殊なパッケージであることから、発注してから納品されるまで２，３ヶ月を要することがあり、このためパッケージの不足によって開発が遅延してしまうことになる。このような不足を回避するために、パッケージを余分に用意すると、使われなかったパッケージが無駄になり、余分な経費を費やすことになる。
【００１２】
このような問題は、近年増加している多品種少量生産では、特に大きな問題となる。本発明の課題は、これらの問題点を解決し、試験に用いられるパッケージを容易に製造することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
本発明の半導体装置では、樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されて、搭載した半導体チップがこの開口に露出しており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されており、夫々のリードは、一端が支持体内部で半導体チップと接続され、他端が支持体から延在している。
【００１４】
本発明の半導体装置の製造方法では、試作チップを製造する段階と、樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されて、搭載した半導体チップがこの開口に露出しており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されており、夫々のリードは、一端が支持体内部で半導体チップと接続され、他端が支持体から延在する半導体装置を用いて、前記試作チップの試験を行なう段階と、前記試験結果を解析評価する段階と、前記解析評価の結果に従い、半導体チップの量産を行なう段階とを有する。
【００１５】
更に、樹脂を用いた支持体の内部に半導体チップを搭載する空間を設け、この空間は上面が開口されており、前記支持体の外縁に沿って配置された複数のリードがこの支持体に固定されたパッケージを用いて、前記支持体内部の空間に半導体チップを搭載する工程と、前記開口に露出した半導体チップと前記リードの端部とをワイヤボンディングによって接続する工程とを有する。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、搭載した半導体チップが露出するパッケージを容易に製造することができるという効果がある。
（２）本発明によれば、上記効果（１）により、半導体チップの試験に要するコストを低減させることができるという効果がある。
（３）本発明によれば、上記効果（１）により、必要に応じて短期間でパッケージを提供することができるという効果がある。
（４）本発明によれば、上記効果（２）（３）により、半導体装置の製造コストを低減させ、併せて開発の遅延を防止することができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
図２は、本発明の一実施の形態に用いる半導体装置を示す斜視図であり、図３はその平面図であり、図４はその縦断面図である。
【００１９】
この半導体装置では、ＱＦＰ(Quad Flat Package)型の半導体装置に用いられるリードフレームを用いたパッケージ形状となっており、平面形状が略矩形環状となった外側の支持体１ａの外縁各辺に沿って複数のリード２が配置され、矩形形状をした内側の支持体１ｂの中央にはタブ３が設けられており、タブ３は搭載する半導体チップ４よりも小さな例えば小タブ構造となっており、タブ吊りリード５によって外側の支持体１ａの四隅に支持されている。
【００２０】
夫々のリード２は、支持体１ａ外縁を境にして、支持体１ａ内部で半導体チップと接続されるインナーリード２ａと、支持体１ａから延在し実装基板等との接続に用いられるアウターリード２ｂとからなっており、インナーリード２ａが支持体１ａに固定されている。
【００２１】
内側の支持体１ｂはタブ３の下面にのみ設けられており、半導体装置の上面は開口されている。これは、本実施の形態の半導体装置が試験用の半導体装置であり、支持体１ａ，１ｂ形成後に半導体チップ４を搭載して、半導体チップ４とインナーリード２ａとをボンディングワイヤ６によって接続するためである。
【００２２】
半導体チップ４を接着剤等によってタブ３に接着固定し、搭載される半導体チップ４の周囲に配置された複数のインナーリード２ａの先端と半導体チップ４の外部電極であるパッドとを、例えば金を用いたボンディングワイヤ６によって電気的に接続している。
【００２３】
アウターリード２ｂは、ガルウイング形状に成形されており、テスト基板に取り付けられたソケットに実装した状態で、アウターリード２ｂの先端がソケットのピンと接触導通し、半導体チップ４をテスト回路に接続している。
【００２４】
本実施の形態のパッケージでは支持体１ａ，１ｂについて、内側の支持体１ｂと外側の支持体１ａとの間に、或いは内側の支持体１ｂの中央に、空間が設けられている。これは支持体１ａ，１ｂを樹脂モールドで形成しているためであり、樹脂モールドでは、図５に示すように、リードフレームＬＦを上金型７と下金型８との間に挟んで固定し、この上金型７と下金型８とによって形成される内部空間であるキャビティにゲート９から例えばエポキシ樹脂を注入して、金型７，８のキャビティ内に位置するインナーリード２ａ，タブ３，タブ吊りリード５を固定する支持体１ａ，１ｂを形成する。
【００２５】
この際に、半導体チップ４を接着するタブ３の上面及びワイヤボンディングが行なわれるインナーリード２ａの上面に樹脂が付着するのを防止するため、タブ３の中央部及びインナーリード２ａのボンディング部分を上金型７に密着させて下金型８が押圧しているので、これらの部分には支持体１ａ，１ｂが形成されていない。
【００２６】
例えば強度的な要求等から、内側の支持体１ｂ及び外側の支持体１ａを別体としたことが問題となる場合には、図３中に破線にて示すように、タブ吊りリード５に沿って樹脂をモールドして、内側の支持体１ｂと外側の支持体１ａとを連結して一体化することも可能である。
【００２７】
また、金型については、図６に示すように、従来のＱＦＰ用の金型１０を流用して、金型の内部にスペーサ１１を取り付けて、図５に示す金型７，８を用いた場合と同様の樹脂モールドを行ない、金型に要する費用を低減させることも可能である。
【００２８】
前述したパッケージは、リードフレームＬＦの状態では図７に示すように、各リード２が、モールド樹脂の流出を防止するために支持体形成領域の周囲を囲んでいるダムバー１２によって一体化されており、アウターリード２ｂの先端がタイバー１３によって一体化されており、こうしたリード２及びタブ３の組がフレーム１４によって複数組連結されている。
【００２９】
支持体１ａ，１ｂが形成された使用前のパッケージを保管する際には、アウターリード２ｂの変形を防止するために、図７に示すように、２００ｍｍ〜３００ｍｍ程度の所定の長さに切断した短冊状のリードフレームとして保管してもよいし、図８に示すように、単一のパッケージに切断したリードフレームとして保管してもよい。また、必要に応じて迅速に利用に供したいのであれば、図９に示すように、複数のリード２を一体化しているダムバー１２及びタイバー１３を切断除去して各リード２を電気的に分離し、すぐに使える状態で保管しておいてもよい。
【００３０】
半導体装置の製造では、先ず試作の半導体チップを製造し、その試作チップについて種々の試験を行ない、その試験データを評価解析する。その結果、試作チップが要求された機能を満足していない、或いは他に問題点があると判定された場合には、問題となった点を修正するための設計変更を行ない、再び変更された試作チップを試験する。このような試作を繰り返して、試作チップが要求された機能を満足し、問題点がないと判定されると、半導体チップの量産に移行する。
【００３１】
本実施の形態の半導体装置は、このような試作チップの試験に適しており、搭載した半導体チップが露出するパッケージを容易に製造することができるので、半導体チップの試験に要するコストを低減させることができる。加えて、必要に応じて短期間でパッケージを提供することができる。このため、半導体装置の製造コストを低減させ、併せて開発の遅延を防止することができる
また搭載した半導体チップ４が露出しているので、例えば、ボンディングワイヤ６の接続を変更する、或いはレーザ加工によって半導体チップ４に形成された配線を変更して、特性を変更することが容易である。加えて、試験中に問題が生じた場合に、半導体チップ４を直接観察することが可能であり、配線の欠陥等により不良が生じた場合に、発光試験によって電流がリークしている場所を特定することができる。
【００３２】
図１０に示すのは、本実施の形態に用いられたパッケージの変形例であり、この例では外側の支持体の内縁上部に段差１５が設けられている。この段差１５に合わせて、図１１に示すように、金属板等のキャップ１６を取り付け、半導体チップ４の収容されている空間を閉鎖することが可能である。キャップ１６には、搭載した半導体チップ４の型番或いは仕様等のマーキングを施してもよい。
【００３３】
例えば顧客にサンプルとして少量を提供する場合等に、上面が開口したままでは、輸送時に問題の生じる危険性がある。しかし、そのために通常の樹脂封止を行なっていたのでは、封止に要する時間及び経費が、大きな負担となってしまう。こうした場合に、図１１に示す例であれば、半導体チップ４をボンディングして、キャップ１６を取り付けるだけであり、迅速にかつ少ない経費でサンプルを提供することができる。
【００３４】
また、テスト基板に半導体装置を接続するソケットの種類によっては、半導体装置の上面を平坦にする必要があり、このような場合にも、図１１に示す例が有効である。キャップについては、後で取り外すことを考慮する必要がある場合には、比較的弱い接着としておけばよい。なお、キャップ１６を取り付ける方法の他に、ポッティング等により樹脂を塗布して上面の開口を閉鎖することも可能である。
【００３５】
（実施の形態２）
図１２は、本発明の他の実施の形態に用いる半導体装置を示す斜視図であり、図１３は製造過程の縦断面図であり、図１４は製造の完了した状態を示す縦断面図である。前述した実施の形態では、リードフレームに樹脂モールドすることにより、リードを支持体に固定したが、本実施の形態では、あらかじめ成形加工した支持体にリードを接着する構成となっている。なお、図では半導体チップ４をボンディングした後で、支持体の接着を行っているが、支持体の接着後に半導体チップ４をボンディングしてもよい。
【００３６】
この半導体装置では、ＱＦＰ(Quad Flat Package)型の半導体装置に用いられるリードフレームを用いたパッケージ形状となっており、平面形状が略矩形環状となった上側の支持体１ｃと略矩形形状となった下側の支持体１ｄとの間に複数のリード２が挟まれており、支持体１ｃ，１ｄの外縁各辺に沿って複数のリード２が配置され、下側の支持体１ｄの中央にはタブ３が設けられており、タブ３は搭載する半導体チップ４よりも小さな例えば小タブ構造となっており、タブ吊りリード５によって支持体１ｃ，１ｄの四隅に支持されている。
【００３７】
夫々のリード２は、支持体１ｃ，１ｄ外縁を境にして、支持体１ｃ，１ｄ内部で半導体チップ４と接続されるインナーリード２ａと、支持体１ｃ，１ｄから延在し実装基板等との接続に用いられるアウターリード２ｂとからなっており、インナーリード２ａが支持体１ｃ，１ｄに固定されている。
【００３８】
上側の支持体１ｃは矩形環状となっており、半導体装置の上面は開口されている。これは、本実施の形態の半導体装置が試験用の半導体装置であり、支持体１ｃ，１ｄ形成後に半導体チップ４を搭載して、半導体チップ４とインナーリード２ａとをボンディングワイヤ６によって接続するためである。
【００３９】
半導体チップ４を接着剤等によってタブ３に接着固定し、搭載される半導体チップ４の周囲に配置された複数のインナーリード２ａの先端と半導体チップ４の外部電極であるパッドとを、例えば金を用いたボンディングワイヤ６によって電気的に接続している。
【００４０】
アウターリード２ｂは、ガルウイング形状に成形されており、テスト基板に取り付けられたソケットに実装した状態で、アウターリード２ｂの先端がソケットのピンと接触導通し、半導体チップ４をテスト回路に接続している。
【００４１】
半導体装置の製造では、先ず試作の半導体チップを製造し、その試作チップについて種々の試験を行ない、その試験データを評価解析する。その結果、試作チップが要求された機能を満足していない、或いは他に問題点があると判定された場合には、問題となった点を修正するための設計変更を行ない、再び変更された試作チップを試験する。このような試作を繰り返して、試作チップが要求された機能を満足し、問題点がないと判定されると、半導体チップの量産に移行する。
【００４２】
本実施の形態の半導体装置は、このような試作チップの試験に適しており、搭載した半導体チップが露出するパッケージを容易に製造することができるので、半導体チップの試験に要するコストを低減させることができる。加えて、必要に応じて短期間でパッケージを提供することができる。このため、半導体装置の製造コストを低減させ、併せて開発の遅延を防止することができる
また搭載した半導体チップ４が露出しているので、例えば、ボンディングワイヤ６の接続を変更する、或いはレーザ加工によって半導体チップ４に形成された配線を変更して、特性を変更することが容易である。加えて、試験中に問題が生じた場合に、半導体チップ４を直接観察することが可能であり、配線の欠陥等により不良が生じた場合に、発光試験によって電流がリークしている場所を特定することができる。
【００４３】
図１５に示すのは、本実施の形態の変形例に用いる半導体装置を示す平面図であり、図１６は製造過程の縦断面図であり、図１７は製造の完了した状態を示す縦断面図である。インナーリード２ａ及びタブ吊りリード５を固定していた支持体１ｃ，１ｄを、この例では上側の支持体１ｃのみとして、構造をより簡略化している。
【００４４】
同様に、図１８に示すのは、本実施の形態の他の変形例に用いる半導体装置を示す平面図であり、図１９は製造過程の縦断面図であり、図２０は製造の完了した状態を示す縦断面図である。インナーリード２ａ及びタブ吊りリード５を固定していた支持体１ｃ，１ｄを、この例では下側の支持体１ｄのみとして、構造をより簡略化している。
【００４５】
（実施の形態３）
図２１は、本発明の他の実施の形態に用いる半導体装置を示す平面図であり、図２２は製造過程の縦断面図であり、図２３は製造の完了した状態を示す縦断面図である。本実施の形態では、リードフレームに樹脂をポッティングすることにより、リードを支持体に固定する構成となっている。なお、図では半導体チップ４をボンディングした後で、支持体の塗布を行っているが、支持体の接着後に半導体チップ４をボンディングしてもよい。
【００４６】
この半導体装置では、ＱＦＰ(Quad Flat Package)型の半導体装置に用いられるリードフレームを用いたパッケージ形状となっており、平面形状が略矩形環状となる支持体１ｅに複数のリード２が固定されており、支持体１ｅの外縁各辺に沿って複数のリード２が配置され、半導体装置の中央にはタブ３が設けられており、タブ３は搭載する半導体チップ４よりも小さな例えば小タブ構造となっており、タブ吊りリード５によって支持体１ｅの四隅に支持されている。
【００４７】
このポッティングでは、図２２に示すように支持体１ｅの形状に合わせて、ステージ１７に矩形環状に溝１８が設けられており、この溝１８によってディスペンサ１９から塗布された樹脂がインナーリード２ａの下側にも形成される構成となっている。ポッティングによって支持体１ｅを形成することができるので、樹脂モールドによって支持体を形成する場合よりも、簡単かつ迅速にパッケージを用意することが可能になる。
【００４８】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４９】
【図１】従来の半導体装置を示す斜視図である。
【図２】本発明の一実施の形態に用いる半導体装置を示す斜視図である。
【図３】本発明の一実施の形態に用いる半導体装置を示す平面図である。
【図４】本発明の一実施の形態に用いる半導体装置を示す縦断面図である。
【図５】本発明の一実施の形態に用いる半導体装置の製造過程を示す縦断面図である。
【図６】本発明の一実施の形態に用いる半導体装置の製造過程を示す縦断面図である。
【図７】本発明の一実施の形態に用いる半導体装置の製造過程を示す平面図である。
【図８】本発明の一実施の形態に用いる半導体装置の製造過程を示す平面図である。
【図９】本発明の一実施の形態に用いる半導体装置の製造過程を示す平面図である。
【図１０】本発明の一実施の形態の変形例に用いる半導体装置を示す斜視図である。
【図１１】本発明の一実施の形態の変形例に用いる半導体装置を示す斜視図である。
【図１２】本発明の他の実施の形態に用いる半導体装置を示す斜視図である。
【図１３】本発明の他の実施の形態に用いる半導体装置の製造過程を示す縦断面図である。
【図１４】本発明の他の実施の形態に用いる半導体装置を示す縦断面図である。
【図１５】本発明の他の実施の形態の変形例に用いる半導体装置を示す平面図である。
【図１６】本発明の他の実施の形態の変形例に用いる半導体装置の製造過程を示す縦断面図である。
【図１７】本発明の他の実施の形態の変形例に用いる半導体装置を示す縦断面図である。
【図１８】本発明の他の実施の形態の変形例に用いる半導体装置を示す平面図である。
【図１９】本発明の他の実施の形態の変形例に用いる半導体装置の製造過程を示す縦断面図である。
【図２０】本発明の他の実施の形態の変形例に用いる半導体装置を示す縦断面図である。
【図２１】本発明の他の実施の形態に用いる半導体装置を示す平面図である。
【図２２】本発明の他の実施の形態に用いる半導体装置の製造過程を示す縦断面図である。
【図２３】本発明の他の実施の形態に用いる半導体装置を示す縦断面図である。
【符号の説明】
【００５０】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ…支持体、２…リード、２ａ…インナーリード、２ｂ…アウターリード、３…タブ、４…半導体チップ、５…タブ吊りリード、６…ボンディングワイヤ、７…上金型、８…下金型、９…ゲート、１０…金型、１１…スペーサ、１２…ダムバー、１３…タイバー、１４…フレーム、１５…段差、１６…キャップ、１７…ステージ、１８…溝、１９…ディスペンサ、２１…封止体、２２…半導体チップ、２３…配線、２４…ボンディングワイヤ、２５…ピン、ＬＦ…リードフレーム。
【図１】
2006029928.tif 000003
【図２】
2006029928.tif 000004
【図３】
2006029928.tif 000005
【図４】
2006029928.tif 000006
【図５】
2006029928.tif 000007
【図６】
2006029928.tif 000008
【図７】
2006029928.tif 000009
【図８】
2006029928.tif 000010
【図９】
2006029928.tif 000011
【図１０】
2006029928.tif 000012
【図１１】
2006029928.tif 000013
【図１２】
2006029928.tif 000014
【図１３】
2006029928.tif 000015
【図１４】
2006029928.tif 000016
【図１５】
2006029928.tif 000017
【図１６】
2006029928.tif 000018
【図１７】
2006029928.tif 000019
【図１８】
2006029928.tif 000020
【図１９】
2006029928.tif 000021
【図２０】
2006029928.tif 000022
【図２１】
2006029928.tif 000023
【図２２】
2006029928.tif 000024
【図２３】
2006029928.tif 000025