(57)【要約】      （修正有）【課題】ライブラリ・セルの高精度電流モデルに基づいて、ディジタル回路内の電流を計算する方法。【解決手段】セル・ライブラリにおけるセル毎にセル・ライブラリをアクセスする工程と、セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって、電源からセルによって得られる電流の複数の波形を生成する工程と、ディジタル回路を解析して、ディジタル回路内の各セルの入力パラメータの1つ又は複数の値を判定する工程と、ディジタル回路内のセル毎に、入力パラメータの判定実際値によって電流波形を生成する工程と、電源からセルによって得られる電流の波形は、入力パラメータの判定実際値に相当する特徴付けモジュールによって生成され、更に、ディジタル回路内のセルの電流波形を合計して、パターン依存方法論又はパターン独立方法論において用いる、電源からディジタル回路によって得られる電流の波形を生成する工程。【選択図】図１１
2006285960.tif 000002
【特許請求の範囲】
【請求項１】
ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するシステムであって、
セル・ライブラリをアクセスし、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成するよう動作可能である特徴付けモジュールと、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定し、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成し、前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成するよう動作可能である電流波形生成器を備えることを特徴とするシステム。
【請求項２】
請求項1記載のシステムであって、
前記入力パラメータが、入力スルーと、入力ベクトルと、出力負荷と、入力到着時間とを備えることを特徴とするシステム。
【請求項３】
請求項1記載のシステムであって、
前記電流波形生成器は線形補間を用いて、前記ディジタル回路内の前記セルの1つ又は複数の前記電流波形の1つ又は複数を生成することを特徴とするシステム。
【請求項４】
請求項1記載のシステムであって、
前記電流波形生成器は、前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路による電力消費の解析用に生成することを特徴とするシステム。
【請求項５】
請求項4記載のシステムであって、
前記ディジタル回路による電力消費の前記解析が、PDMの利用を備えることを特徴とするシステム。
【請求項６】
請求項4記載のシステムであって、
前記ディジタル回路による電力消費の前記解析が、PIMの利用を備えることを特徴とするシステム。
【請求項７】
請求項1記載のシステムであって、
前記電流波形生成器は、前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路に関連した基板内の雑音の解析用に生成することを特徴とするシステム。
【請求項８】
請求項7記載のシステムであって、
前記基板が、前記ディジタル回路に関連していることに加えてアナログ回路に関連していることを特徴とするシステム。
【請求項９】
請求項7記載のシステムであって、
前記ディジタル回路のRMを、前記電源から前記ディジタル回路によって得られる電流の前記波形によって、前記基板内の雑音の前記解析用に生成するよう動作可能な単純化モデル（RM）生成器を更に備えることを特徴とするシステム。
【請求項１０】
請求項7記載のシステムであって、
前記基板内の雑音の前記解析が、PDMの利用を備えることを特徴とするシステム。
【請求項１１】
請求項7記載のシステムであって、
前記基板内の雑音の前記解析が、PIMの利用を備えることを特徴とするシステム。
【請求項１２】
ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算する方法であって、
セル・ライブラリをアクセスする工程と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成する工程と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する工程と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する工程とを備え、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成する工程を備えることを特徴とする方法。
【請求項１３】
ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するロジックであって、該ロジックは、実行するよう、1つ又は複数の媒体内に符号化され、実行されると、
セル・ライブラリをアクセスする工程と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成する工程と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する工程と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する工程とを行うよう動作可能であり、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成する工程を行うよう動作可能であることを特徴とするロジック。
【請求項１４】
ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するシステムであって、
セル・ライブラリをアクセスする手段と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成するよう動作する手段と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する手段と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する手段とを備え、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成するよう動作する手段を備えることを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、チップの設計に関し、特に、ライブラリ・セルの高精度電流モデルに基づいた、ディジタル回路内の電流の計算に関する。
【背景技術】
【０００２】
ディジタル回路では、電源から電流を得るという、信号混載システムの基板雑音解析（SNA）、ディジタル回路内の電力消費や、（例えば、電気移動による、）相互接続の信頼性などのいくつかの分野に応用されている基本的な課題がある。対象となっているのは、特定のクロック・サイクルにおける回路入力での遷移に応じた瞬時電流及び、考えられる入力遷移全てにわたる最大電流である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
設計者は通常、電流、雑音及び電力の解析にSPICEなどの回路シミュレータを用いる。回路モデルは通常、高精度のデバイス・モデル及び相互接続モデルの合成から成る。しかし、10万個のゲートを備える回路に対しても、そうした回路モデルをシミュレートすることは実現可能でない。チップの複雑さが最大数百万個のゲートに及ぶ現在、効率的であって高精度のチップ・レベル電流解析を可能にする概要レベルのモデル及び方法論を導き出すことが重要である。そうした単純化モデル（RM）を導き出すことに関する研究の成果は満足なものでない。研究から生まれたRMは通常、チップ・レベル解析には低精度であるか不適切である。
【課題を解決するための手段】
【０００４】
本発明によれば、チップ設計に関連した欠点及び課題を軽減し得るか、なくし得る。
【０００５】
一実施例では、ライブラリ・セルの高精度電流モデルに基づいて、ディジタル回路内の電流を計算する方法は、ディジタル回路内のセルに相当するセル・ライブラリにおけるセル毎にセル・ライブラリをアクセスする工程と、セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって、電源からセルによって得られる電流の複数の波形を生成する工程と、ディジタル回路を解析して、ディジタル回路内の各セルの入力パラメータの1つ又は複数の値を判定する工程と、ディジタル回路内のセル毎に、入力パラメータの判定実際値によって電流波形を生成する工程とを備え、電源からセルによって得られる電流の波形は、入力パラメータの判定実際値に相当する特徴付けモジュールによって生成され、更に、ディジタル回路内のセルの電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、電源からディジタル回路によって得られる電流の波形を生成する工程を備える。
【０００６】
本発明の特定の実施例は、1つ又は複数の技術的効果を備え得る。例として、特定の実施例は、時間、負荷容量、入力遷移、及びスルー（又は遷移時間）の関数として、電源から得られる電流について、ライブラリ・セルを予め特徴付けることに基づいて高精度の電流モデリング手法を備え得る。特定の実施例では、この手法は、パターン依存方法論とパターン独立方法論との一方又は両方に組み入れ得る。特定の実施例では、この手法は、信号混載システムの基板雑音解析とディジタル回路内の電力消費とに施し得る。SNAの場合、特定の実施例が、基板雑音に対するパッケージの影響に高精度で相当する雑音モデルを備え得る。特定の実施例は、チップ・レベルの信号混載設計の高精度SNAについての方法論を備え得る。すなわち、基板における何れかの点pを前提とすれば、方法論は、特定の実施例において、ｐでの、時間領域電圧及び周波数領域電圧が最悪の波形を生成し得る。特定の実施例は、時間領域応答とピーク間基板雑音とに焦点を当て、これらは、重要なメトリックであるが、それは、ボディエフェクトによって、基板基準電位におけるいかなる変動も、ノイズマージンを混乱させて、デバイスの閾値電圧を変えるからである。アナログ・デバイスは、基板基準電位の変動に対する感度が特に高い。特定の実施例は、高速にシミュレートする高精度RMを備え得る。電力消費の場合には、特定の実施例が、ディジタル回路内で消費される電力の計算を高精度で行う方法論を備え得る。
【０００７】
特定の実施例は、ディジタル回路によって電源から得られる電流の高精度時間領域波形を備える。特定の実施例は、外部入力パターンが備えられるPDMについても、最大ピーク間電流の推定が入力パターン全てにわたって生成されるPIMについてもそうした波形を備え得る。特定の実施例を、雑音解析又は、電力消費の解析について、パターン依存フロー及びパターン独立フローに組み入れ得る。パターン依存方法論のほうが、精度が高いものであり得るが、所要中央処理装置（CPU）時間が大きいものであり得る。パターン独立方法論のほうが、速度が高いが、精度は低い。特定の実施例は、ライブラリ・セル特徴付けに基づいており、従来の手法よりも精度が高い電流波形生成手法を備える。従来のそうした手法は通常、出力負荷及び入力スルーに対する電流の依存性を考慮できていない。対照的に、特定の実施例は、出力負荷及び入力スルーに対する電流の依存性を考慮に入れている。特定の実施例は、周波数解析に拡張させ得る。基板雑音（SN)を解析する場合、電源雑音に加えてトランジスタ漏れ電流を考慮に入れるよう特定の実施例を修正し得る。
【０００８】
特定の実施例は、上記技術的効果の全て又は一部を備えることがあり得るものであり、上記技術的効果を何ら備えるものでないこともあり得る。特定の実施例は、1つ又は複数の他の技術的効果を備え得るものであり、その1つ又は複数は、当業者には、本明細書、添付図面、及び本特許請求の範囲から明らかであり得る。
【発明を実施するための最良の形態】
【０００９】
本発明と、その特徴及び効果との更に徹底的な理解を備えるために、添付図面とともに検討される、以下の記載を参照する。
【実施例】
【００１０】
図1は、信号混載システムにおけるSN例10を示す。パッケージ12はチップ14を収容できる。特定の実施例では、チップ14はSoCデバイスである。チップ14は、ディジタル・ロジック18と、アナログ回路20と、基板22とを含む。基板22は、ディジタル・ロジック18にもアナログ回路20にも共通している。特定の実施例では、ディジタル・ロジック18とアナログ回路20は、お互いに物理的に離れている。特定の実施例では、ディジタル・ロジック18とアナログ回路20は、お互いに物理的に離れているものでない。電源16は電力をチップ14に供給する。限定ではなく例として、電源16は、ディジタル・ロジック18の1つ又は複数の構成部分の両端間で電圧差VDD−VSSをもたらし得る。VDD及びVSSは各々、ディジタル・ロジック18のドレイン電圧及びソース電圧であり得る。電源16も、アナログ回路20の1つ又は複数の構成部分の両端間で電圧差、すなわちAVD−AVSをもたらし得る。AVD及びAVSは各々、アナログ回路20のドレイン電圧及びソース電圧であり得る。
【００１１】
SN10は、ディジタル・ロジック18内のトランジェントからのスイッチング雑音を含み、このスイッチング雑音は、基板２２を通って伝搬し、アナログ回路20に達し、アナログ回路20の動作に悪影響を及ぼす。漏れ電流と、電源雑音（又は同時スイッチング雑音）は何れもSN10の原因となる。ウェルと基板22との間との接合と、ソース及びドレインとそれらの各々のウェルとの間の接合は、漏れ電流を基板22に伝える、逆バイアスの寄生ダイオードを形成する。ディジタル・ロジック18内のゲートへの入力は電流を電源16から得るものであり、電源16からディジタル回路18に供給される電流に関連した抵抗及びインダクタンスのために、電源16及び接地網に関連した電位は、空間的にも時間的にも変動し、それによって、電源雑音及びグランド・バウンスが生じる。基板22が接地電位に接続されているので、そうしたグランド・バウンスはSN10として反映される。SN10に対する電源雑音及びグランド・バウンスの寄与度は傾向として、漏れ電流の寄与度よりもずっと大きい。
【００１２】
電源雑音は通常、SN10に対する寄与度が最も高いので、SNAの場合のRMの主成分は通常、ディジタル・ロジック18内のセルによって電源16から得られる総電流Iである。そうした電流は、SN10に対する影響が大きく、高精度でモデリングすることとする。ゲートへの言及は、適宜、セルを包含し得るものであり、逆も同様である。ゲートへの言及は、適宜、ディジタル・ロジック18の実際の設計におけるゲートを包含し得る。ライブラリ・セルへの言及は、適宜、ライブラリ・エレメントを包含し得る。限定ではなく例として、ゲートは、ライブラリ・セルのインスタンスであり得る。特定の実施例は、時間、負荷容量、入力遷移及びスルーの関数として電源16から得られる電流についてライブラリ・セルを予め特徴付けることに基づいて高精度電流モデリング手法を備える。そのように予め特徴付けることは、パターン依存SNA方法論と、パターン独立SNA方法論とに組み入れ得る。
【００１３】
設計中のSN10のモデリングに関する研究の共通的な特徴は、ディジタル・ロジック18のRMを用いることである。図2は、SNAの場合のPDM例を示す。特定の実施例では、ロジック・レベル・シミュレータ、静的タイミング解析モジュール、電流波形生成器、RM生成器及びSPICEシミュレータなどの、図2に示す構成部分の1つ又は複数は、ハードウェア構成部分、ソフトウェア構成部分若しくは組み込みロジック構成部分、又は2つ以上のそうした構成部分の組み合わせを含む。図2に示すPDMでは、ディジタル・ゲートレベル回路と、入力ベクトルから成るテストベンチが供給される。ライブラリ内の各セルは、考えられる入力全てについてSPICEによってシミュレートされ、電源電流及び基板注入電流が抽出される。ディジタル回路は入力ベクトル毎にシミュレートされる。スイッチングするゲートと、そのスイッチング時間が記録される。この情報を用いて、電源からディジタル回路が得る総電流I(t)を導き出す。この電流は、同様にRMに組み入れられ、それは、SN波形をもたらすようシミュレートされる。この方法論の欠点は、最悪のケースのシナリオがテストベンチにない場合、この方法論は、最悪のケースの雑音パターンを捕捉できないことがあり得る。この方法論は、完全なチップの解析に実用的なものであるには過度にCPUインテンシブであるものでもある。この方法論の別の欠点は、この方法論が通常、パッケージ・インダクタンスと、パッケージ・インダクタンスに関連した電源雑音とを考慮に入れないからである。この方法論において行われる、ライブラリ・セルの特徴付けは通常、電流波形について低精度であるが、それは、そうしたライブラリ・セルの特徴付けが、ゲート出力負荷及び入力スルーを考慮に入れないからである。この方法論は通常、各ゲートでの負荷に対する雑音の依存度も考慮できていない。
【００１４】
図3は、チップ・レベルの設計にふさわしいものであり、上記欠点の少なくとも一部を解決する、SNAの場合のPIM例を示す。この方法論は、テストベンチを何ら用いず、パターン依存フローよりもずっと速い。この方法論は、設計のディジタル部分のRMを導き出すことに基づいているものでもある。特定の実施例では、静的タイミング解析モジュール、電流波形生成器、RM生成器及びSPICEシミュレータなどの、図3に示す構成部分の1つ又は複数は、ハードウェア構成部分、ソフトウェア構成部分、若しくは組み込みロジック構成部分、又は2つ以上のそうした構成部分の組み合わせを含む。図4は、図3に示すPIMにおいて利用可能なRM例を示す。この方法論の場合、電流Iなどの、SNに対する影響が大きな構成部分の高精度モデリングによってRMを拡充させ得る。まず、静的タイミング解析（STA）ツールは、最小及び最大の、立ち上がりきるまでの時間/立ち下がりきるまでの時間及び、遷移時間などの、ゲート毎のタイミング情報を生成する。これを、スイッチング動作情報とともに、電流波形生成アルゴリズムによって用いて、RMに用いる電流波形Iを構成する。単一のスイッチング・ディジタル・ゲートgによって得られる電流は、
【００１５】
【数１】
2006285960.tif 000003
としてモデリングされ、Cは、gによって駆動される容量性負荷であり、ΔTは、gの出力での遷移時間である。同時にスイッチングすることができる最大ゲート群が判定され、それは、電源から得られる最大電流Iの計算につながる。この電流は、RMに組み入れられる。パッケージ・モデルもRMに組み入れられる。RMをSPICE内でシミュレートしてSN電圧を得る。設計における種々のブロックのスイッチング動作は、設計者によって備え得る。さもなければ、それは、シミュレーション・テストベンチから推定し得る。負荷容量ベースの（LCB）モデリング手法は、電流波形の低精度モデリングによって損なわれがちであるが、それは、こうした手法が最大電流値の判定にしか焦点を当てていないからである。このことは、電流Iの最大値が重要であるのみならず、その最大の勾配も重要であるパッケージ・インダクタンスが存在する状態でSNにおける大きな誤差をもたらし得る。その結果、参照モデルとの差異が極めて大きな回路が存在する。妥当な時間量でSPICEがシミュレートし得る、小型の設計の場合、参照基板モデル又は詳細基板モデルを導き出し、基板電圧についてシミュレートし得る。小型の設計への言及は、1つ又は複数のブロックを包含し得るものであり、適宜、逆も同様である。参照モデルを用いてRMを検証する。参照モデルは、設計におけるセル毎にトランジスタ・レベル・ネットリストから導き出される。それは、基板をモデリングする回路である基板網も含む。設計におけるセル全てのモデルが更に構成され、任意的には、パッケージ・モデルと一体化されて、設計についての完全な参照モデルを生成する。特定の実施例は、BSIM3トランジスタ・モデルを用い得る。特定の実施例は、BSIM4トランジスタ・モデルなどの他のモデルを用い得る。
【００１６】
図5は、単一のインバータを含む設計についての参照モデル例を示す。単純にするようNMOSトランジスタ及びPMOSトランジスタを示すが、実際のモデルでは、これらのトランジスタは、それらのBSIM3モデルによって置き換え得る。基板網N及びパッケージ・モデルも示す。特定のセルの場合、モデルは、バルク又はSとして表す１つの基板ノードを含む。基板雑音は、バルクSノードで測定される。PMOSトランジスタ基板ノードは、コンデンサCnwと抵抗器Repi2との直列接続を介してSに接続される。Cnwは、逆バイアスNWELL・Pエピ層接合ダイオードを表し、Repi2はNWELL領域下のPエピ層抵抗を表す。NMOSトランジスタの場合、その基板ノードは、抵抗Repi1（トランジスタ下のPエピ層抵抗）を介してSに接続される。各ブロックは、局所VDDノードと、局所VSSノードと、１つのバルクSノードとを有する。セル全てのSノードは、ブロックSノードに接続される。局所VSSノード及び局所VDDノードは、パッケージ・モデルに接続され、パッケージ・モデルは同様に、外部VSSラインと外部VDDラインとの各々に接続される。
【００１７】
LCBモデリングは、参照モデルに対して不正確な結果をもたらす傾向にある。すなわち、モデル間の差異は、最大約315%になり得る。そうした誤差に対する理由として考えられるものには、次のものが含まれる。
【００１８】
1.  LCBモデリングは、スイッチング・セルの電流を、
【００１９】
【数２】
2006285960.tif 000004
としてモデリングする。これは、実際の充電電流
【００２０】
【数３】
2006285960.tif 000005
の近似であり、不正確さにかなり寄与し得る。
【００２１】
2.  電流波形は、矩形パルスとして当初モデリングされる。その後、設計全ての電流が導き出された後、不連続性が、縦線を斜線（図示せず）によって置き換えることによって平滑化される。
【００２２】
【数４】
2006285960.tif 000006
に対するこの近似の影響は、かなりのものであり得る。
【００２３】
3.  LCBモデリングは、セルの出力段でのスイッチングをモデリングするに過ぎない。それは、スイッチングしている内部段の電流寄与分を無視している。
【００２４】
4.  LCBモデリングは、出力遷移をもたらさないスイッチング入力によるSN寄与分を無視している。この場合、ゲートを流れる電流の振幅が無視できることがあり得るものであっても、インダクタンスが存在することによって、かなりのSNが挿入され得る。
【００２５】
特定の実施例は、セル電流特徴付け（CCC）ベースの手法という、LCBモデリングの代替策を備える。これにおいては、電源から得られる電流I(t)について各ライブラリ・セルが予め特徴付けられる。この電流は、入力値/遷移、入力スルー及び出力負荷の関数である。遷移を行うことができる入力群に対する制限は存在しない。しかし、同時の遷移を行う入力は全て、同じ時点で始まるものとする。すなわち、重なる遷移は全て、こうした遷移の到着時間が、こうした重なる到着時間の平均である同じ時点で始まるようアラインされるように調節される。こうした遷移の各々は、立上りであっても立下りであってもよい。特徴付けデータ、すなわち電流波形I(t)は、HSPICEを用いて、離散的な入力スルー値（s1,s2,…,sw）及び出力負荷値(c1,c2,…,cw)の群について生成される。
【００２６】
【数５】
2006285960.tif 000007
が、入力値/遷移が
【００２７】
【数６】
2006285960.tif 000008
であり、出力負荷がcjである場合のスルーsiに相当する電流波形を表すものとする。
【００２８】
負荷Cを駆動させるゲートgが回路内にあるものとする。単純にするよう、gの、１つの入力xのみが時点αで、遷移時間がΔTでスイッチングするものとする。更に、gの出力oは、入力xのスイッチングの結果としてスイッチングする。
【００２９】
【数７】
2006285960.tif 000009
が、時点αでの入力の値を表す。VDDから得られる電流を時間の関数として計算したいものとする。ΔTがsiとsi+1との間にあるものとする。CがcjとCj+1との間にあるものとする。
【００３０】
【数８】
2006285960.tif 000010
を、予め計算された波形である
【００３１】
【数９】
2006285960.tif 000011
と
【００３２】
【数１０】
2006285960.tif 000012
と
【００３３】
【数１１】
2006285960.tif 000013
と
【００３４】
【数１２】
2006285960.tif 000014
とから線形補間を用いて導き出す。
【００３５】
図6は、スルーが800ピコ秒に固定され、負荷が変動する場合にVDDを流れる電流の波形例を示す。点線は、負荷値が1フェムトファラドである場合のものであり、実線は、負荷値が27フェムトファラドである場合のものである。負荷が１フェムトファラドから27フェムトファラドまで変動するにつれ、電流波形は、点線から実線に線形的に変わる。所定のスルーの場合、負荷がこれら2値間にある場合、電流波形を線形補間によって取得し得る。図7は、負荷が、27フェムトファラドの一定負荷に設定され、100ピコ秒と800ピコ秒との２つのスルー値が用いられる場合に、VDDを流れる電流の波形の例を示す。点線の曲線は、スルー値が800ピコ秒である場合のものであり、実線の曲線は、スルー値が100ピコ秒である場合のものである。電流波形は、100ピコ秒のスルー値で図示するように始まり、800ピコ秒のスルー値で電流波形に線形的に近づく。時間軸におけるシフトを、線形補間中に補正することとする。
【００３６】
図8は、入力ベクトル感度例を示す。入力の設計におけるゲート毎に、その入力遷移、入力スルー値、及び出力負荷値があれば、当該入力遷移に相当するエントリの特徴付けデータが調べられる。次に、所定の負荷値がある範囲が選ばれる。この範囲は、種々の入力スルーについての種々の電流波形が存在する２つの有界負荷点を有することになる。同様に、所定のスルー値が入っている範囲も選ばれる。よって、４つの有界点が存在することになる。各点は、それに関連した電流波形を有することになる。すなわち、各時点で、４つの電流値と関連したこれらの４つの点は、x軸及びy軸が負荷値及びスルー値である平面上にあるものとみなし得る。実際の負荷値及びスルー値によって、平面上の点が線形補間によって選ばれる。この処理は、特徴付けデータに記憶される電流波形にある時点全てにわたって行われる。更に、この波形を右にα、シフトさせて、所望の電流波形を得る。なお、ΔTがsvよりも大きいか、s1よりも小さい場合、外挿を用い得る。
【００３７】
上記処理は、設計におけるゲート毎に行われ、それによって、別個の電流波形が各ゲートに関連付けられる。そうした電流波形全ては、１つの最終電流波形を生成して、設計全体についての電流をもたらすよう、お互いの上に重畳される。各時点では、ゲート全ての電流値が合計される。結果として生じる電流波形が更に、RMに組み込まれる。
【００３８】
CCCの精度はLCBのものよりも高いが、それは、CCCが、セルの内部スイッチング・トランジスタと出力トランジスタとによって得られる電流を組み入れているからである。しかし、CCCは、考えられる入力値全てについての別個の入力スルー値及び出力負荷値毎に、ライブラリにおけるセル毎の電流波形を生成し、記憶する必要がある。このことはデータが大量であることを表すが、データを効率的なデータベースに編成して、データのアクセスに関連した時間的要件を軽減し得る。
【００３９】
特定の実施例は、電流波形を特徴付けることに注力するものであるが、それは、一連の網変換を施すことによってRMが得られるからである。電流源と、一部の受動素子が、RMを構成する。受動素子は全て、統計的に導き出される。電流源は、個々のゲートを流れる電流を合計することによって得られる、唯一の時間変動構成部分である。
【００４０】
CCCは、PDM及びPIMに以下のように組み入れ得る。PDMの場合、入力ベクトル系列があれば、ロジック・シミュレータを用いて、所定のサイクルにおいてスイッチングする入力を備えるゲートと、各ゲート・ピンpでの論理値又は遷移方向とを判定する。シミュレータは、pでの信号到達時間も生成する。Pでのスルーは、静的タイミング解析ツールを用いて得られる。こうした入力遷移があれば、電流波形を得ることは、上記の、そのゲートについて事前に特徴付けられるデータに対するルックアップ処理によって達成される。更に、全てのゲートに相当する波形を上記のようにお互いに加えて、回路全体の電流波形を生成する。PIMでは、ゲートは、最大SNを生成することを目標として、立下り遷移及び立上り遷移に分割される。ゲート毎に、最大SNを備える所定の出力遷移を発生させる入力遷移が選択される。このことは、基板ノードSでの電圧V(s)を最大にする、
【００４１】
【数１３】
2006285960.tif 000015
によって行われ、そのとき、R(L)は、図5に示すビア及びパッケージの実効抵抗（実効インダクタンス）である。例えば、回路において、入力x及びyを備えるゲートgが、立上り遷移を行っているものとする。このことは、x=0であり、yが立ち上がっている場合、y=0であり、xが立ち上がっている場合、又は、xもyも立ち上がっている場合に相当し得る。こうした３つの入力遷移群に相当する、gというライブラリ・セルについての、そうして予め特徴付けられる波形のみが用いられる。そして、目的関数V(S)を最大にする波形が選択される。ゲート毎のこうした入力遷移が得られると、回路電流波形が、上記のように特徴付けデータに基づいて計算される。図9は、VDDを流れる実際の電流の波形例と、CCCによって得られる電流波形例とを示す。図10は、図9に示す電流波形に相当するSN例を示す。実線の曲線は実際値を表し、点線の曲線は、CCCによって得られる値を表す。
【００４２】
図11は、SNAの場合の、電流をモデリングする方法例を示す。方法は工程100から始まり、工程100では、（特定の実施例では、ハードウェア構成部分、ソフトウェア構成部分、若しくは組み込みロジック構成部分、又は2つ以上のそうした構成部分の組み合わせを含む）特徴付けモジュールがセル・ライブラリ内の1つ又は複数のセルをアクセスする。工程102では、特徴付けモジュールは、アクセスされるセル各々の、セルの1つ又は複数の入力に関連した入力スルーと、入力ベクトルと、セルに関連した出力負荷と、セルの1つ又は複数の入力での到着時間との、入力パラメータの値の、考えられる組み合わせ全てをシミュレートする。工程104では、特徴付けモジュールは、アクセスされるセル各々の入力パラメータの値の所定の組み合わせによって、電源から、アクセスされるセル各々によって得られる電流の波形を生成する。工程106では、特徴付けモジュールは、生成される電流波形を記憶する。工程108では、電流波形生成器はディジタル回路を解析して、ディジタル回路内のセルの入力パラメータの実際値を判定する。工程110では、電流波形生成器は、記憶されている電流波形をアクセスし、ディジタル回路内のセルの入力パラメータの判定実際値によって、ディジタル回路内の各セルの電流波形を生成する。工程112では、電流波形生成器は、ディジタル回路内のセルの電流波形を合計して、電源16からディジタル回路が得る電流に相当するディジタル回路の電流波形を生成する。工程114では、RM生成器は、ディジタル回路の電流波形をアクセスして、チップ14のSNAのシミュレーション用のRMを生成し、この時点で当該方法は終了する。図11に示す方法の特定の工程を、特定の順序で行うように例証し、表したが、本発明は、図11に示す方法の何れかの適切な工程が、何れかの適切な順序で行われることを想定している。
【００４３】
本願提案のCCC手法によってSNAを容易にするよう、特定の実施例を前述した。特定の実施例は、追加又は代替として、チップ・レベル・ディジタル回路内の電力消費の解析を容易にし得る。回路内で消費される電力は、VDDIによって表され、そのとき、VDDは電源電圧であり、Iは、電源から回路によって得られる電流である。本発明の特定の実施例では、CCC手法によって計算される電流を用いて、ディジタル回路内で消費される電力の量を計算し得る。そうした実施例では、瞬間電力も最大電力も計算し得る。パターン依存方法論を用いて得られる電流は、瞬時電力、すなわち、入力ベクトルの関数として各クロック・サイクルにおいて回路内で消費される電力をもたらすことになる。パターン独立方法論は、最大電流をもたらすことになり、よって、考えられる入力ベクトル全てにわたる、回路内で消費される最大電力をもたらすことになる。
【００４４】
本発明に対する1つ又は複数の修正が当業者に明らかであり得るものであり、本発明は、本特許請求の範囲記載の範囲内に収まるそうした修正を全て包含する。本特許請求の範囲に反映されていない、本明細書における記載は、本発明を限定するものでない。
（付記１）  ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するシステムであって、
セル・ライブラリをアクセスし、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成するよう動作可能である特徴付けモジュールと、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定し、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成し、前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成するよう動作可能である電流波形生成器を備えることを特徴とするシステム。
（付記２）  前記入力パラメータが、入力スルーと、入力ベクトルと、出力負荷と、入力到着時間とを備えることを特徴とする付記1記載のシステム。
（付記３）  前記電流波形生成器は線形補間を用いて、前記ディジタル回路内の前記セルの1つ又は複数の前記電流波形の1つ又は複数を生成することを特徴とする付記1記載のシステム。
（付記４）  前記電流波形生成器は、前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路による電力消費の解析用に生成することを特徴とする付記1記載のシステム。
（付記５）  前記ディジタル回路による電力消費の前記解析が、PDMの利用を備えることを特徴とする付記4記載のシステム。
（付記６）  前記ディジタル回路による電力消費の前記解析が、PIMの利用を備えることを特徴とする付記4記載のシステム。
（付記７）  前記電流波形生成器は、前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路に関連した基板内の雑音の解析用に生成することを特徴とする付記1記載のシステム。
（付記８）  前記基板が、前記ディジタル回路に関連していることに加えてアナログ回路に関連していることを特徴とする付記7記載のシステム。
（付記９）  前記ディジタル回路のRMを、前記電源から前記ディジタル回路によって得られる電流の前記波形によって、前記基板内の雑音の前記解析用に生成するよう動作可能な単純化モデル（RM）生成器を更に備えることを特徴とする付記7記載のシステム。
（付記１０）  前記基板内の雑音の前記解析が、PDMの利用を備えることを特徴とする付記7記載のシステム。
（付記１１）  前記基板内の雑音の前記解析が、PIMの利用を備えることを特徴とする付記7記載のシステム。
（付記１２）  ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算する方法であって、
セル・ライブラリをアクセスする工程と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成する工程と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する工程と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する工程とを備え、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成する工程を備えることを特徴とする方法。
（付記１３）  前記入力パラメータが、入力スルーと、入力ベクトルと、出力負荷と、入力到着時間とを備えることを特徴とする付記12記載の方法。
（付記１４）  前記ディジタル回路内の前記セルの1つ又は複数の前記電流波形の1つ又は複数を生成する工程が、線形補間を用いる工程を備えることを特徴とする付記12記載の方法。
（付記１５）  前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路による電力消費の解析用に用いる工程を更に備えることを特徴とする付記12記載の方法。
（付記１６）  前記ディジタル回路による電力消費の前記解析が、PDMの利用を備えることを特徴とする付記15記載の方法。
（付記１７）  前記ディジタル回路による電力消費の前記解析が、PIMの利用を備えることを特徴とする付記15記載の方法。
（付記１８）  前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路に関連した基板内の雑音の解析用に用いる工程を更に備えることを特徴とする付記12記載の方法。
（付記１９）  前記基板が、前記ディジタル回路に関連していることに加えてアナログ回路に関連していることを特徴とする付記18記載の方法。
（付記２０）  前記ディジタル回路の単純化モデル(RM)を、前記電源から前記ディジタル回路によって得られる電流の前記波形によって、前記基板内の雑音の前記解析用に生成する工程を更に備えることを特徴とする付記18記載の方法。
（付記２１）  前記基板内の雑音の前記解析が、PDMの利用を備えることを特徴とする付記18記載の方法。
（付記２２）  前記基板内の雑音の前記解析が、PIMの利用を備えることを特徴とする付記18記載の方法。
（付記２３）  ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するロジックであって、該ロジックは、実行するよう、1つ又は複数の媒体内に符号化され、実行されると、
セル・ライブラリをアクセスする工程と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成する工程と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する工程と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する工程とを行うよう動作可能であり、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成する工程を行うよう動作可能であることを特徴とするロジック。
（付記２４）  前記入力パラメータが、入力スルーと、入力ベクトルと、出力負荷と、入力到着時間とを備えることを特徴とする付記23記載のロジック。
（付記２５）  線形補間を用いて、前記ディジタル回路内の前記セルの1つ又は複数の前記電流波形の1つ又は複数を生成するよう動作可能であることを特徴とする付記23記載のロジック。
（付記２６）  前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路による電力消費の解析用に用いるよう更に動作可能であることを特徴とする付記23記載のロジック。
（付記２７）  前記ディジタル回路による電力消費の前記解析が、PDMの利用を備えることを特徴とする付記26記載のロジック。
（付記２８）  前記ディジタル回路による電力消費の前記解析が、PIMの利用を備えることを特徴とする付記26記載のロジック。
（付記２９）  前記電源から前記ディジタル回路によって得られる電流の前記波形を、前記ディジタル回路に関連した基板内の雑音の解析用に用いるよう更に動作可能であることを特徴とする付記23記載のロジック。
（付記３０）  前記基板が、前記ディジタル回路に関連していることに加えてアナログ回路に関連していることを特徴とする付記29記載のロジック。
（付記３１）  前記ディジタル回路の単純化モデル(RM)を、前記電源から前記ディジタル回路によって得られる電流の前記波形によって、前記基板内の雑音の前記解析用に生成するよう更に動作可能であることを特徴とする付記29記載のロジック。
（付記３２）  前記基板内の雑音の前記解析が、PDMの利用を備えることを特徴とする付記29記載のロジック。
（付記３３）  前記基板内の雑音の前記解析が、PIMの利用を備えることを特徴とする付記29記載のロジック。
（付記３４）  ライブラリ・セルについての高精度電流モデルに基づいて、ディジタル回路内の電流を計算するシステムであって、
セル・ライブラリをアクセスする手段と、
ディジタル回路内のセルに相当する、前記セル・ライブラリ内のセル毎に、電源から前記セルによって得られる複数の電流の波形を、前記セルの1つ又は複数の入力パラメータの1つ又は複数の所定値によって生成するよう動作する手段と、
前記ディジタル回路を解析して、該ディジタル回路内の各セルの前記入力パラメータの1つ又は複数の実際値を判定する手段と、
前記ディジタル回路内の前記セル毎に、前記入力パラメータの前記判定実際値によって電流波形を生成する手段とを備え、
前記電源から前記セルによって得られる電流の波形が、前記入力パラメータの前記判定実際値に相当する前記特徴付けモジュールによって生成され、
更に、前記ディジタル回路内の前記セルの前記電流波形を合計して、パターン依存方法論（PDM）又はパターン独立方法論（PIM）において用いる、前記電源から前記ディジタル回路によって得られる電流の波形を生成するよう動作する手段を備えることを特徴とするシステム。
【図面の簡単な説明】
【００４５】
【図１】信号混載システムにおけるSN例を示す図である。
【図２】SNAの場合のPDM例を示す図である。
【図３】SNAの場合のPIM例を示す図である。
【図４】図3に示すPIMに利用可能なRMの例を示す図である。
【図５】単一のインバータを含む設計についての参照モデル例を示す図である。
【図６】スルーが一定であり、負荷が変動する場合の、VDDを流れる電流の波形の例を示す図である。
【図７】負荷が一定負荷に設定され、２つのスルー値が用いられる場合の、VDDを流れる電流の波形の例を示す図である。
【図８】入力ベクトル感度例を示す図である。
【図９】VDDを流れる実際の電流の波形例と、CCCによって得られる電流の波形例とを示す図である。
【図１０】図9に示す電流波形に相当するSN例を示す図である。
【図１１】SNAの場合の、電流をモデリングする方法の例を示す図である。
【符号の説明】
【００４６】
10  SN
12  パッケージ
14  チップ
16  電源
18  ディジタル・ロジック
20  アナログ回路
22  基板
【図１】
2006285960.tif 000016
【図２】
2006285960.tif 000017
【図３】
2006285960.tif 000018
【図４】
2006285960.tif 000019
【図５】
2006285960.tif 000020
【図６】
2006285960.tif 000021
【図７】
2006285960.tif 000022
【図８】
2006285960.tif 000023
【図９】
2006285960.tif 000024
【図１０】
2006285960.tif 000025
【図１１】
2006285960.tif 000026