(57)【要約】【課題】  周波数可変フィルタの中心周波数と通過周波数帯域幅を高精度に調整する。【解決手段】  フィルタシステムは、周波数可変フィルタ１と、周波数可変フィルタ１に入力する信号を切り替える第１スイッチ２と、周波数可変フィルタ１の出力方向を切り替える第２スイッチ３と、基準信号を発生する局部発振器４と、移相器５と、分周器６，７と、位相比較器８と、チャージポンプ９と、ループフィルタ１０とを備えている。周波数可変フィルタ１の可変容量素子Ｃ１の容量値をフェーズロックループにより制御するため、周波数可変フィルタ１の中心周波数と通過帯域幅を高精度に制御することができる。【選択図】  図１
2006005485.tif 000002
【特許請求の範囲】
【請求項１】
圧電共振器に並列および直列に接続される複数の電圧可変容量素子の少なくとも一部の前記電圧可変容量素子の容量を制御することにより通過周波数帯域を可変可能な周波数可変フィルタを制御するフィルタ制御装置において、
所定の基準周波数をもつ基準信号を前記周波数可変フィルタに入力する入力手段と、
前記基準信号が周波数可変フィルタを通過することにより生じる位相変化量を検出し、該位相変化量に比例する直流電圧を用いて、少なくとも一部の前記電圧可変容量素子の容量を可変制御することにより、前記周波数可変フィルタの中心周波数および通過周波数帯域幅を制御するフィルタ制御手段と、を備えることを特徴とするフィルタ制御装置。
【請求項２】
前記入力手段は、
前記周波数可変フィルタの入力端子に、高周波アナログ信号を入力するか、前記基準信号を入力するかを切替制御する第１の切替部と、
前記周波数可変フィルタにより前記高周波アナログ信号をフィルタリングした信号を出力端子に供給するか、前記周波数可変フィルタにより前記基準信号をフィルタリングした信号を前記フィルタ制御手段に供給するかを切替制御する第２の切替部と、を有することを特徴とする請求項１に記載のフィルタ制御装置。
【請求項３】
前記基準信号を生成する電圧制御発振器と、
前記基準信号の周波数が基準周波数に一致するようにフィードバック制御する発振制御回路と、を備え、
前記フィルタ制御回路および前記発振制御回路は、互いに共用される移相器および分周器を有することを特徴とする請求項１または２に記載のフィルタ制御装置。
【請求項４】
前記周波数可変フィルタの中心周波数および通過周波数帯域幅を粗調整するための粗調整電圧を生成する粗調整回路と、
前記周波数可変フィルタに対して、前記粗調整電圧を供給するか、前記フィルタ制御回路の出力電圧を供給するかを切替制御する調整切替回路と、を有することを特徴とする請求項３に記載のフィルタ制御装置。
【請求項５】
前記基準信号の発振周波数が安定するまでは前記周波数可変フィルタに前記粗調整電圧が供給され、前記基準信号の発振周波数が安定した後は前記周波数可変フィルタに前記フィルタ制御回路の出力電圧が供給されるように、前記調整切替回路を制御するロック検出回路を備えることを特徴とする請求項４に記載のフィルタ制御装置。
【請求項６】
前記周波数可変フィルタは、
前記圧電共振器に並列接続される、第１の容量を持つ少なくとも一つの第１の電圧可変容量素子と、
前記圧電共振器に直列接続される、第２の容量を持つ少なくとも一つの第２の電圧可変容量素子と、を有し、
前記フィルタ制御回路は、前記第１または第２の電圧可変容量素子の容量を制御することを特徴とする請求項１乃至５のいずれかに記載のフィルタ制御装置。
【請求項７】
前記圧電共振器に並列接続される前記電圧可変容量素子の容量は、前記フィルタ制御回路により可変制御され、前記圧電共振器に並列接続される前記電圧可変容量素子の容量は粗調整されることを特徴とする請求項１乃至６のいずれかに記載のフィルタ制御装置。
【請求項８】
圧電共振器に並列および直列に接続される複数の電圧可変容量素子の容量を制御することにより通過周波数帯域を可変可能な周波数可変フィルタの中心周波数および通過周波数帯域幅を制御するフィルタ制御回路を備えたフィルタシステムにおいて、
前記フィルタ制御回路は、
所定の基準周波数をもつ基準信号を前記周波数可変フィルタに入力するか否かを切替制御する切替回路により前記基準信号を前記周波数可変フィルタに入力したときに、前記複数の電圧可変容量素子の容量に基づいて、前記周波数可変フィルタの中心周波数および通過周波数帯域幅を制御する容量制御回路を有することを特徴とするフィルタシステム。
【請求項９】
圧電共振器に並列および直列に接続される複数の電圧可変容量素子の容量を制御することにより通過周波数帯域を可変可能な第１の周波数可変フィルタと同一回路構成の第２の周波数可変フィルタを用いて構成される電圧制御発振器と、
前記電圧制御発振器の発振出力信号と所定の基準信号との位相差に応じた制御電圧を生成する位相ロックドループ回路と、を備え、
前記第１および第２の周波数可変フィルタの中心周波数および通過周波数帯域幅と、前記電圧制御発振器の発振周波数は、前記制御電圧に応じて可変制御されることを特徴とするフィルタシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電共振器を用いた周波数可変フィルタ装置とフィルタシステムに関する。
【背景技術】
【０００２】
近年、携帯電話をはじめとする移動体通信機の市場が拡大するとともに、そのサービスは高機能化している。また、ワイヤレスでコンピュータ間のデータを高速に転送する無線LANシステムが今後急速に普及することが予想されている。これらの無線システムでは、GHz帯の高い周波数を利用するのが一般的である。
【０００３】
これら無線システムに用いられている受信機のアーキテクチャとしては、ヘテロダイン方式と、ダイレクトコンバージョン方式の二種類の方式に分けることができ、多くの場合どちらかが採用されている。いずれのアーキテクチャにおいても高周波帯においては、特定の周波数帯域のみを通すことができる帯域選択フィルタ(バンドパスフィルタ)が用いられる。
【０００４】
ここで、帯域とは、ある通信規格で利用者に割り当てられた周波数帯域を指す。その帯域中には、さらに一人当たりの利用者に割り当てられた複数のより狭いチャネル帯域が存在する。特定の帯域選択をした後、ダウンコンバージョンミキサによって中間周波帯、あるいは、ベースバンドに周波数変換された後、チャネル選択フィルタ、あるいはデジタルフィルタにより、一人あたりの利用者に割り当てられたチャネル帯域の信号のみを取り出すのが一般的である。
【０００５】
このような二段階に分けて周波数を取り出す従来の受信方式に対して、本発明者らは、高周波帯で所望のチャネル帯域を、一回で取り出すことができるような、周波数可変のチャネルフィルタの可能性について検討している。このようなチャネル選択可能なチューナブルフィルタの実現により、中間周波数帯域、あるいはベースバンドにおける信号処理が大幅に軽減され、受信部の小型化、低コスト化が期待される。
【０００６】
チューナブルフィルタの実現方法として、強誘電体材料を用いた薄膜圧電共振器にバイアス電圧を加えて、周波数を可変にする方式が提案されている（特許文献１参照）。
【０００７】
また、一方では、薄膜圧電共振器(FBAR)と可変容量素子により構成した周波数可変フィルタの方式も考えられる。このフィルタでは、FBARに並列に第１の可変容量を接続し、さらに直列に第２の可変容量を接続したものを一つの共振器ユニットとして用いている。このフィルタは、共振器ユニットをラダー型に直列接続および並列接続した構成となっている。第１および第２の可変容量の容量値を適当な値に調整することにより、フィルタの通過特性を得ることができる。
【特許文献１】特開２００３−１６８９５５公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このフィルタの通過特性を実現するために必要な可変容量の値は、必ずしも中心周波数に対する単純な関数で表現することができない。また、第１および第２の可変容量の容量値も互いに独立に制御する必要がある。
【０００９】
また、別の問題として、可変容量素子として、半導体の接合容量を用いたものや、ＭＥＭＳ構造による可変容量素子などを用いることが考えられるが、いずれの場合でも、製造上、容量の値にばらつきがあることは避けられない。また、圧電共振器として、FBARや表面弾性波(SAW)素子を用いることができるが、これらの周波数特性が温度とともにわずかではあるが変動する温度ドリフトが起こる。
【００１０】
本発明の目的は、周波数可変フィルタの中心周波数と通過周波数帯域幅を高精度に調整可能なフィルタ制御装置およびフィルタシステムを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、圧電共振器に並列および直列に接続される複数の電圧可変容量素子の少なくとも一部の前記電圧可変容量素子の容量を制御することにより通過周波数帯域を可変可能な周波数可変フィルタを制御するフィルタ制御装置において、
所定の基準周波数をもつ基準信号を前記周波数可変フィルタに入力する入力手段と、
前記基準信号が周波数可変フィルタを通過することにより生じる位相変化量を検出し、該位相変化量に比例する直流電圧を用いて、少なくとも一部の前記電圧可変容量素子の容量を可変制御することにより、前記周波数可変フィルタの中心周波数および通過周波数帯域幅を制御するフィルタ制御手段と、を備えることを特徴とするフィルタ制御装置が提供される。
【発明の効果】
【００１２】
本発明によれば、周波数可変フィルタの中心周波数と通過周波数帯域幅を高精度に調整できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係るフィルタ制御装置とフィルタシステムの一実施形態について説明する。
【００１４】
（第１の実施形態）
図１は本発明に係るフィルタシステムフィルタシステムの第１の実施形態の概略構成を示すブロック図である。図１のフィルタシステムは、周波数可変フィルタ１と、周波数可変フィルタ１に入力する信号を切り替える第１スイッチ２と、周波数可変フィルタ１の出力方向を切り替える第２スイッチ３と、基準信号を発生する局部発振器４と、移相器５と、分周器６，７と、位相比較器８と、チャージポンプ９と、ループフィルタ１０とを備えている。
【００１５】
図２は周波数可変フィルタ１の回路構成の一例を示す回路図である。図２の周波数可変フィルタ１は、圧電共振器２０と、この圧電共振器２０に直列および並列に接続される可変容量素子Ｃ１，Ｃ２とを有するラダー型フィルタである。圧電共振器２０は、例えば薄膜圧電共振器２０（FBAR）を採用可能であるが、それ以外にも、表面弾性波（SAW）共振器、水晶および圧電セラミック等を用いても、同様に帯域通過フィルタを構成できる。ここでは、何らかの手法で、可変容量素子Ｃ１，Ｃ２が所望の容量に合わせられているものとする。
【００１６】
図３は周波数可変フィルタ１の中心周波数が1.950GHzになるように可変容量素子Ｃ１，Ｃ２を調整した場合のＳ21パラメータの絶対値および位相の周波数依存性を示す図である。中心周波数付近で挿入損失が最小となるとともに、中心周波数では位相がゼロになり、中心周波数よりも低い周波数では位相が進み、高い周波数では位相が遅れることを示している。
【００１７】
図４は周波数可変フィルタ１の入出力電圧波形を示す波形図である。図４（ａ）は中心周波数1.950GHzよりわずかに低い周波数1.949GHzの正弦波電圧を入力した場合の入力電圧波形INとフィルタを通過した後の出力電圧波形OUTとを示している。図４（ｂ）は中心周波数1.950GHzの正弦波電圧を入力した場合の入力電圧波形INとフィルタを通過した後の出力電圧波形OUTを示している。図４（ｃ）は中心周波数1.950GHzよりわずかに高い周波数1.951GHzの正弦波電圧を入力した場合の入力電圧波形INとフィルタを通過した後の出力電圧波形OUTを示している。
【００１８】
中心周波数1.950GHzでは、入出力電圧波形(INとOUT)の位相が一致しているのに対して、1.949GHzでは出力電圧波形OUTが入力電圧波形INよりもわずかに遅れており、1.951GHzでは出力電圧波形OUTが入力電圧波形INよりもわずかに進んでいることがわかる。
【００１９】
これらの結果から、図３の周波数可変フィルタ１を通過した信号波形と通過しない信号波形との位相差を検出することにより、中心周波数が所望の周波数からどの方向にどれだけずれているかを知ることができる。
【００２０】
図５は、図２の周波数可変フィルタ１の可変容量素子Ｃ２の容量値を固定にし、可変容量素子Ｃ１の容量値を10％大きく、または10％小さくした場合のフィルタの通過特性および位相特性を示す図である。可変容量素子Ｃ１の容量値を10％小さくした場合、通過帯域の帯域幅が狭まり、中心周波数が高い周波数側にずれることがわかる。逆に、可変容量素子Ｃ１の容量値を10％大きくすると、通過帯域の帯域幅が広くなり、中心周波数が低い周波数側にずれることがわかる。
【００２１】
図６は、図３の周波数可変フィルタ１の可変容量素子Ｃ１の容量値を固定にし、可変容量素子Ｃ２の容量値を10％大きく、または10％小さくした場合のフィルタの通過特性および位相特性を示す図である。図５と比較すると、可変容量素子Ｃ１の容量値を10％小さくしても、10％大きくしても、通過帯域の帯域幅と中心周波数の変化はともに小さいことがわかる。
【００２２】
図５および図６の結果より、図３の周波数可変フィルタ１の通過帯域幅と中心周波数を高精度に制御するには、圧電共振器２０に並列接続された可変容量素子Ｃ１の容量値を精密に制御することが有効であることがわかる。
【００２３】
図５に示す位相特性より、可変容量素子Ｃ１の容量値が10％小さい場合には、中心周波数1.950GHzの入力信号に対して、出力信号の位相φが進み（φ＞０）、可変容量素子Ｃ１の容量値が10％大きい場合には、中心周波数における位相φが遅れる（φ＜０）ことがわかる。
【００２４】
以上より、図３の周波数可変フィルタ１では、所望の中心周波数をもつ信号をフィルタに通す前後の信号の位相を比較して、位相差に応じた電圧を可変容量素子Ｃ１にフィードバックすることにより、所望の中心周波数と周波数帯域が得られるように高精度に制御できる。
【００２５】
図１の位相比較器８に入力する信号は、あらかじめ同一周期比Nで分周する分周器６により、分周しておくことが好ましい。周波数可変フィルタ１への配線の引き回しによって位相遅延が生じる場合には、位相検出器への入力が位相遅延の影響を受けないように、あらかじめ局部発振器４の出力を移相器５により調整しておくのが望ましい。
【００２６】
図７は図１の具体的な構成の一例を示す回路図である。図７の位相比較器８はマスタースレーブ型Ｄフリップフロップ１１，１２と論理積回路１３で構成される。フリップフロップ１１，１２は、位相の遅れと進みに応じて、位相差に比例したパルス幅のUp信号またはDown信号を出力する。Up信号とDown信号はチャージポンプ９に入力される。
【００２７】
図７のチャージポンプ９は、定電流源１４とスイッチ１５，１６とを有する。チャージポンプ９は、Up信号およびDown信号のパルス幅に応じて、ループフィルタ１０の一部を構成するキャパシタに電荷を充電あるいは放電する。
【００２８】
ループフィルタ１０は、キャパシタＣ３と抵抗Ｒ１とを有し、チャージポンプ９から供給された電荷をキャパシタＣ３に蓄積して、出力電圧が急激に変化しないようにする。ループフィルタ１０の出力電圧は、フィードバック電圧として周波数可変フィルタ１にフィードバックされ、周波数可変フィルタ１内の可変容量素子Ｃ１の容量値が制御される。
【００２９】
このように、図７の回路は、ループフィルタ１０の出力電圧により、周波数可変フィルタ１内の可変容量素子Ｃ１の容量値をフィードバック制御するため、周波数可変フィルタ１の中心周波数と帯域幅を高精度に制御することができる。
【００３０】
図示しない温度補償水晶発振器とPLL（Phase Locked Loop）回路を用いて、局部発振器４の発振周波数の位相をロックすることにより、局部発振器４の出力周波数が温度補償されているならば、結果的に該周波数可変フィルタ１の中心周波数、および周波数帯域に対しても温度補償を行うことができる。
【００３１】
なお、フェーズロックループが定常状態に達した後、第１および第２スイッチ３を切り替えて、該周波数可変フィルタ１に、通信のための信号を通すことができる。この際、チャージポンプ９を構成するスイッチを解放状態に保つことにより、ループフィルタ１０を構成するキャパシタに蓄えられている電荷を逃がさないような回路構成を採用可能である。これにより、フェーズロックループによるフィードバック制御から開放された後も、キャパシタの両端電圧、すなわち、可変容量素子Ｃ１の制御電圧をある程度の時間、ほぼ一定値に保つことができる。その後、ときどき、第１および第２スイッチ３を切り替えて、周波数可変フィルタ１の可変容量素子Ｃ１を調整すれば、中心周波数と通過帯域幅のずれを確実に防止できる。
【００３２】
このように、第１の実施形態では、周波数可変フィルタ１の可変容量素子Ｃ１の容量値をフェーズロックループにより制御するため、周波数可変フィルタ１の中心周波数と通過帯域幅を高精度に制御することができる。
【００３３】
（第２の実施形態）
第２の実施形態は、基準信号を発生する発振器ループが安定する前後で、周波数可変フィルタ１の制御の仕方を変えるものである。
【００３４】
図８は本発明に係るフィルタシステムの第２の実施形態の概略構成を示すブロック図である。図８のフィルタシステムは、図１の構成に加えて、局部発振器４を制御する発振制御回路２１を備えている。
【００３５】
発振制御回路２１は、電圧制御発振器からなる局部発振器４と、移相器５と、分周器７と、ロック検出器２４と、位相比較器２５と、チャージポンプ２６と、ループフィルタ２７とを有する。以下では、周波数可変フィルタ１の中心周波数と帯域幅を制御する分周器６、位相比較器８、チャージポンプ９およびループフィルタ１０からなる制御系をフィルタループと呼び、発振制御回路２１による制御系を発振器ループと呼ぶ。
【００３６】
フィルタループは、図１の構成に加えて、周波数可変フィルタ１の粗調整を行う粗調電圧発生回路２８と、周波数可変フィルタ１の粗調整行うか微調整を行うかを切り替える調整切替スイッチ２９とを有する。
【００３７】
発振器ループ内の位相比較器８は、局部発振器４から出力される基準信号の分周信号と基準クロック信号φとの位相差を検出する。基準クロック信号φは、不図示の温度補償された水晶発振器などで発生され、極めて周波数精度が高く、しかも周波数の温度依存性が小さいものである。位相比較器８で比較された誤差情報は、チャージポンプ９とループフィルタ１０を介して、局部発振器４にフィードバックされる。これにより、局部発振器４においても、安定度が高く、しかも精度の高い発振周波数を実現することができる。
【００３８】
本実施形態では、フィルタループと発振器ループの一部の回路ブロック、すなわち移相器５と分周器６を兼用している。これにより、個別の回路ブロックを独立に設ける場合と比較して、回路規模を縮小することができる。
【００３９】
図９はフィルタループの動作タイミング図である。ここでは、あるチャネルが選択された状態から、他のチャネルが選択された状態へと遷移するときの動作を示している。図示しないベースバンド回路から、チャネル選択の信号を受信すると、分周器６の分周比が変化し、位相比較器８が位相差を検出する。発振器ループが局部発振器４の発振周波数についてフィードバック制御を行っている間、フィルタループでは、クローズドループを用いた高精度のフィードバック制御を行わず、オープンループによるおおまかな周波数調整(フィルタの中心周波数の粗調)を行う。この時点では、フィードバックループによる制御を行わないため、所望の周波数とフィルタの中心周波数との間には、若干の誤差が残る。
【００４０】
発振器ループによるフィードバック制御が終了し、局部発振器４の発振周波数の位相がロックすると、このロックアップ信号を検出して、フィルタループがフィードバック制御を開始する。これにより粗調だけでは、制御しきれなかった周波数誤差を解消し、高精度の制御が可能となる。
【００４１】
このような動作タイミングを採用することにより、発振器ループが安定するまでの間に、あらかじめフィルタループの粗調を行っておくことができ、周波数可変フィルタ１の中心周波数が所望の値に到達するまでの時間を大幅に短縮することが可能である。
【００４２】
このように、第２の実施形態では、フィルタループと発振器ループを設け、発振器ループの動作が安定するまでは、フィルタループにより周波数可変フィルタ１の粗調を行い、発振器ループの動作が安定した後にフィルタループにより周波数可変フィルタ１の微調整を行うため、周波数可変フィルタ１の中心周波数と通過帯域幅を短時間でかつ高精度に制御することができる。また、フィルタループと発振器ループで一部の回路部品を共用するため、回路規模を縮小できる。
【００４３】
（第３の実施形態）
第３の実施形態は、ループフィルタから出力された制御電圧をフィルタループと発振器ループの両方で使用するものである。
【００４４】
図１０は基準信号を発生する電圧制御発振器の内部構成の一例を示すブロック図である。図１０の電圧制御発振器は、周波数可変フィルタ３０と、増幅器３１と、バッファ増幅器３２とを有し、周波数可変フィルタ３０を通過した周波数成分のみを増幅器３１の入力にフィードバックする。
【００４５】
図１０の電圧制御発振器内の周波数可変フィルタ１の位相特性は、図５に示した通りであり、同フィルタの通過帯域の中心周波数において挿入損失が小さく、しかも入出力の位相差がゼロである。
【００４６】
増幅器３１の入出力の位相差が例えばゼロで、しかも電圧利得を十分大きくすることにより、この回路は周波数可変フィルタ１の位相差特性がゼロとなる周波数、すなわち周波数可変フィルタ１の通過帯域の中心周波数で発振する。
【００４７】
仮に所望の発振周波数が1.95 GHzであるとする。周波数可変フィルタ１の圧電共振器２０に並列接続された可変容量素子Ｃ１の値が適当な値のとき、フィルタの中心周波数が1.95 GHzとなり、この発振器は所望の周波数で発振する。
【００４８】
ところが、該可変容量素子Ｃ１が所望の値よりも10%大きすぎた場合には、図５に示したように、位相がゼロとなる周波数が1.95 GHzよりも若干小さくなる。一方、逆に、該可変容量素子Ｃ１が所望の値よりも10%小さすぎた場合には、図５に示したように、位相がゼロとなる周波数が1.95 GHzよりも若干大きくなる。
【００４９】
図１１は図１０の電圧制御発振器を局部発振器として用いたPLL（Phase Locked Loop）回路の一例を示すブロック図である。図１１のPLL回路は、周波数可変フィルタ３０，増幅器３１およびバッファ増幅器３１からなる電圧制御発振器４１と、分周器４２と、位相比較器４３と、チャージポンプ４４と、ループフィルタ４５と、低雑音アンプ（LNA）４６と、周波数可変フィルタ１と、ミキサ４７とを備えている。
【００５０】
図１１のPLL回路は、電圧制御発振器４１の発振周波数が所望の周波数よりも大きすぎる場合、あるいは小さすぎる場合には、その周波数差を検出し、直流制御電圧として、電圧制御発振器４１を構成する周波数可変フィルタ１内の可変容量素子Ｃ１にフィードバックする。したがって、該フィードバックループが正常に作動し、安定状態に達し、位相がロックした場合、電圧制御発振器４１の発振周波数を所望の周波数に一致させることができる。
【００５１】
図１１のPLL回路は、電圧制御発振器４１を構成する周波数可変フィルタ３０と同一の周波数可変フィルタ１を通信信号濾波用の通過帯域フィルタとして利用する。低雑音アンプ４６の出力信号を周波数可変フィルタ１に入力し、この周波数可変フィルタ１の出力信号は、ダウンコンバージョン用のミキサ４７に入力される。
【００５２】
一方、電圧制御発振器で４１で発生された基準信号は、局部発振信号(LO)として、ミキサ４７のもう一方の入力端子に入力される。これにより、高周波信号は、ベースバンド信号に周波数変換される。
【００５３】
第３の実施形態は、周波数可変フィルタ１と、電圧制御発振器内の周波数可変フィルタ３０に対し、ともにループフィルタ１０により発生した同一の制御電圧が加えられることにある。これにより、電圧制御発振器４１の発振周波数を周波数可変フィルタ１の通過帯域の中心周波数と一致させることができる。
【００５４】
このように、第３の実施形態によれば、発振器ループで生成された制御電圧により周波数可変フィルタ１を制御でき、別個にフィルタループを設ける必要がなく、第２の実施形態と比較して、回路構成を簡略化できる。また、本実施形態では、周波数可変フィルタ１の中心周波数を制御するにあたり、第２の実施形態で必要であった切り替えスイッチを必要とせず、常時、最適な状態で通信信号をフィルタリングすることができる。また、基準クロックとして、図示しない温度補償された水晶発振器の出力信号などを用いることにより、結果的に、電圧制御発振器４１の発振周波数、および周波数可変フィルタ１の中心周波数の温度ドリフトなどを同時に補償することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明に係るフィルタシステムの第１の実施形態の概略構成を示すブロック図。
【図２】周波数可変フィルタ１の回路構成の一例を示す回路図。
【図３】周波数可変フィルタ１の中心周波数が1.950GHzになるように可変容量素子Ｃ１，Ｃ２を調整した場合のＳ21パラメータの絶対値および位相の周波数依存性を示す図。
【図４】周波数可変フィルタ１の入出力電圧波形を示す波形図。
【図５】可変容量素子Ｃ２の容量値を固定にし、可変容量素子Ｃ１の容量値を変化させた場合のフィルタの通過特性および位相特性を示す図。
【図６】可変容量素子Ｃ１の容量値を固定にし、可変容量素子Ｃ２の容量値を変化させた場合のフィルタの通過特性および位相特性を示す図。
【図７】図１の具体的な構成の一例を示す回路図。
【図８】本発明に係るフィルタシステムの第２の実施形態の概略構成を示すブロック図。
【図９】フィルタループの動作タイミング図。
【図１０】基準信号を発生する電圧制御発振器の内部構成の一例を示すブロック図。
【図１１】図１０の電圧制御発振器を局部発振器として用いたPLL（Phase Locked Loop）回路を示す図。
【符号の説明】
【００５６】
１  周波数可変フィルタ
２  第１スイッチ
３  第２スイッチ
４  局部発振器
５  移相器
６，７  分周器
８  位相比較器
９  チャージポンプ
１０  ループフィルタ
２０  圧電共振器
【図１】
2006005485.tif 000003
【図２】
2006005485.tif 000004
【図３】
2006005485.tif 000005
【図４】
2006005485.tif 000006
【図５】
2006005485.tif 000007
【図６】
2006005485.tif 000008
【図７】
2006005485.tif 000009
【図８】
2006005485.tif 000010
【図９】
2006005485.tif 000011
【図１０】
2006005485.tif 000012
【図１１】
2006005485.tif 000013