(57)【要約】【課題】  映像検波部とＡＧＣ回路とをそれぞれデジタル処理化しこれらを１チップＩＣに一体に収納して小規模化を図ったテレビジョン放送受信機を提供する。【解決手段】  デジタル中間周波信号ＩＦを入力とすることによりデジタル処理型の映像検波部１４とし、またＡＧＣ回路をデジタル処理型のＡＧＣ回路１６として、ＡＧＣ回路１６を映像検波部１４内に組み入れて１チップＩＣ化し、ＡＧＣ回路１６は、映像検波部１４から出力される映像コンポジット信号のレベルと所定の閾値との差分に基づいてＡＧＣ電圧Ｖagcを生成する。【選択図】      図１
2006005447.tif 000002
【特許請求の範囲】
【請求項１】
テレビジョン信号を入力とする高周波増幅段およびこれに続く中間周波増幅段を有するチューナ部と、該中間周波増幅段からの中間周波信号を入力とする映像検波部と、前記チューナ部に利得調整のためのＡＧＣ電圧を帰還するＡＧＣ回路とを含んでなるテレビジョン放送受信機において、
前記中間周波信号をＡＤ変換したデジタル中間周波信号を入力として前記映像検波部をデジタル処理型映像検波部となすと共に、
前記ＡＧＣ回路をデジタル処理型ＡＧＣ回路となして、該デジタル処理型ＡＧＣ回路を前記デジタル処理型映像検波部内に組み入れるように構成し、
ここに、前記デジタル処理型ＡＧＣ回路は、前記デジタル処理型映像検波部から出力される映像コンポジット信号をなす輝度信号成分のレベルと所定の閾値との差分に基づいて前記ＡＧＣ電圧を生成することを特徴とするテレビジョン放送受信機。
【請求項２】
前記デジタル処理型ＡＧＣ回路は、前記輝度信号成分中の同期信号のレベルを検出するレベル検出部を有し、検出された該同期信号のレベルに従って前記ＡＧＣ電圧を生成することを特徴とする請求項１に記載のテレビジョン放送受信機。
【請求項３】
前記レベル検出部はデジタル・ローパス・フィルタにより構成することを特徴とする請求項２に記載のテレビジョン放送受信機。
【請求項４】
前記テジタル処理型ＡＧＣ回路は、前記同期信号のレベルを前記所定の閾値と比較する比較部を有し、その比較により得た差分に応じて前記ＡＧＣ電圧を生成することを特徴とする請求項１に記載のテレビジョン放送受信機。
【請求項５】
前記デジタル処理型ＡＧＣ回路は、前記閾値を外部から任意に設定するための閾値レジスタを有することを特徴とする請求項４に記載のテレビジョン放送受信機。
【請求項６】
前記デジタル処理型ＡＧＣ回路は、前記同期信号のレベルを所定数サンプリングする毎に平均値を算出する平均値算出部と、これら平均値の中の最大値を選択しかつこれを一水平同期区間中保持して前記比較部に入力する最大値保持部とを有することを特徴とする請求項４に記載のテレビジョン放送受信機。
【請求項７】
前記デジタル処理型ＡＧＣ回路は、前記比較部からの前記差分に応じて変化するパルス幅を有するＰＷＭ信号を出力するＰＷＭ変換部を有することを特徴とする請求項４に記載のテレビジョン放送受信機。
【請求項８】
前記比較部と前記ＰＷＭ変換部との間に、前記差分をべき乗する計算部を設け、そのべき乗した差分に応じて前記ＰＷＭ信号のパルス幅を変化させることを特徴とする請求項７に記載のテレビジョン放送受信機。
【請求項９】
前記計算部において、前記のべき乗した差分に対してさらに所定の係数を掛けることを特徴とする請求項８に記載のテレビジョン放送受信機。
【請求項１０】
中間周波増幅段からの中間周波信号を入力とする映像検波部と一体をなし、該中間周波増幅段に利得調整のためのＡＧＣ電圧を帰還するＡＧＣ回路であって、
前記中間周波信号をＡＤ変換したデジタル中間周波信号を入力として前記映像検波部をデジタル処理型映像検波部となすと共に、前記ＡＧＣ回路をデジタル処理型ＡＧＣ回路となして、該デジタル処理型ＡＧＣ回路を前記デジタル処理型映像検波部と一体に構成し、ここに、前記デジタル処理型ＡＧＣ回路は、前記デジタル処理型映像検波部から出力される映像コンポジット信号をなす輝度信号成分に基づいて前記ＡＧＣ電圧を生成することを特徴とするＡＧＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン（以下、ＴＶとも略称する）放送受信機、特にアナログＴＶ放送受信機ならびにこれに用いるＡＧＣ（Automatic Gain Control）回路に関する。
【背景技術】
【０００２】
既に２００３年１２月にデジタルＴＶ放送が開始され、一方、アナログＴＶ放送は２０１１年に停止される予定である。
【０００３】
このような状況のもとで、製造者はデジタルＴＶ放送受信機の開発に一層の重点を置いている。しかし一方、アナログＴＶ放送もしばらくは存続することから、アナログＴＶ放送受信機の開発を完全に中止してしまう訳にはいかない。
【０００４】
そこで、両者の折ちゅう方策として、アナログＴＶ放送受信機の今後の開発については、デジタルＴＶ放送受信機を指向したアナログＴＶ放送受信機の開発ということが有益である。
【０００５】
例えば、アナログＴＶ放送受信機におけるチューナの開発に際しては、デジタルＴＶ放送受信機用のチューナとの共通化が図れるように開発することが有益である。
【０００６】
また、アナログＴＶ放送受信機における映像検波部、ＡＧＣ回路、映像アンプ部等の開発に際しては、極力デジタル処理に適合した設計にすべきである。これにより、ＩＣとして設計するに際し、アナログＴＶ放送受信機とデジタルＴＶ放送受信機との間でＩＣの共通化が図れ有益である。
【０００７】
本発明は特に上記ＡＧＣ回路に注目するものである。このＡＧＣ回路は、コントラストの設定等のチューナにおける利得調整に係る電圧制御を基本とするものであることから、これまではアナログ処理型のものしかなかった。本発明はこのＡＧＣ回路をデジタル処理型ＡＧＣ回路とすると共に、上記映像検波部もデジタル処理型として、究極は、そのＡＧＣ回路を映像検波部の中に組み込むようにしたものである。
【０００８】
なおＡＧＣ回路に関連する公知技術としては、下記の〔特許文献１〕や〔特許文献２〕がある。〔特許文献１〕は、チャンネルが複数ある場合、各チャンネルの文字放送の受信状態を比較して、最も良好なチャンネルを選択する受信装置であり、その中で、ＡＧＣ電圧をＡＧＣレベル検出部にてチャンネル別に検出することが開示されている。また〔特許文献２〕には、ＡＧＣ回路の応答時間を短縮可能にした垂直ランプ信号用のＡＧＣ回路が開示されている。
【０００９】
【特許文献１】特開平５−２１９４８４号公報
【特許文献２】特開平１１−８８７９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
まず本願発明者は、アナログＴＶ放送受信機において、チューナ部の次段にある回路からデジタル処理化することとし、まずＡＤ変換部を介して該チューナ部からの中間周波信号をデジタル化する。これにより、次段の回路である映像検波部をデジタル処理型とし、ＩＣ化を実現する。
【００１１】
次に本願発明者はＡＧＣ回路のデジタル処理化を図ったが、ＡＧＣ回路の出力の受け口である上記チューナ部がアナログ処理型であることから、これをデジタル処理化することは困難であった。
【００１２】
ここに本願発明者は、映像検波部とＡＧＣ回路とが、映像コンポジット信号を介することによって、容易に結合可能であることに着想を得た。したがって本発明は、映像検波部と一体化したＡＧＣ回路を提案すること、ならびにこれを採用したアナログＴＶ放送受信機を提案することを、目的とするものである。
【課題を解決するための手段】
【００１３】
本発明の基本構成を示す前に、本願発明者が考案した本発明の前提となる構成について説明しておく。
【００１４】
図６は本発明の前提となるＴＶ放送受信機の基本構成図である。特に本図はデジタル処理化を目指したアナログＴＶ放送受信機のプロトタイプである。そのためにまずは、上述したようにチューナ部２の次段よりデジタル化のためのＡＤ変換部３を導入する。なお周知のとおり上記チューナ部２は、ＲＦ入力すなわちテレビジョン（ＴＶ信号）を入力としてこれを増幅する高周波増幅段（ＲＦ  ＡＭＰ）と、図示しないミキサにて局部発振出力と混合して得た中間周波信号を増幅する中間周波増幅段（ＩＦ  ＡＭＰ）とからなる。
【００１５】
このＩＦ  ＡＭＰからの上記中間周波信号は上記ＡＤ（Analog to Digital）変換部３によりデジタル中間周波信号となって映像検波部４に入力される。したがってこの映像検波部４はデジタル処理型の映像検波部４とし、該デジタル中間周波信号を映像検波してデジタル映像コンポジット信号（輝度信号および搬送色信号）を取り出す。この映像コンポジット信号Ｓｃｐは、ＤＡ（Digital to Analog）変換部５にてアナログ映像出力に変換された後、一方において既述の映像アンプ部に送出され、他方においてＡＧＣ回路６に送出される。このＡＧＣ回路６にてアナログＡＧＣ電圧が生成され、チューナ部２に帰還される。
【００１６】
本図に示すアナログＴＶ放送受信機１は映像検波部４をＩＣ化可能にしているが、ＡＧＣ回路６について見ると依然としてアナログ処理型であり、上記ＩＣに対して外付け回路となってしまうと共に、アナログ処理型ＡＧＣ回路６に上記映像コンポジット信号Ｓｃｐ（デジタル）を戻すためにＤＡ変換部５の出力からの分岐構造が必須となり、結局、回路規模が大きくなってしまうという問題がある。
【００１７】
そこで本発明は、ＡＧＣ回路６をデジタル処理型のＡＧＣ回路として構成すると共に該デジタル処理型ＡＧＣ回路を、映像検波部４をなす上記ＩＣの中に一体に組み入れてしまうこととする。
【００１８】
図１は本発明に係るＴＶ放送受信機の基本構成図である。なお、全図を通じて同様の構成要素には同一の参照番号または記号を付して示す。
【００１９】
本図に示すアナログＴＶ放送受信機１は、次の点で前述した図６のプロトタイプと異なる。
【００２０】
まず前述したアナログ処理型ＡＧＣ回路６はデジタル処理型ＡＧＣ回路１６となったことである。そしてそのデジタル処理型ＡＧＣ回路１６を、前述のデジタル処理型映像検波部４をなすＩＣの中に一体に組み入れて、ＡＧＣ回路付きの映像検波部１４としたことである。この場合、映像検波部１４から出力される映像コンポジット信号Ｓｃｐをなす輝度信号（Ｙ）成分のレベルと閾値との差分に基づいてＡＧＣ電圧Ｖagcを生成し、チューナ部２に戻す。
【発明の効果】
【００２１】
上述したとおり、本発明に係るアナログＴＶ放送受信機１は、ＴＶ信号を入力とする高周波増幅段（ＲＦ  ＡＭＰ）およびこれに続く中間周波増幅段（ＩＦ  ＡＭＰ）を有するチューナ部２と、この中間周波増幅段からの中間周波信号Ｓｉｆを入力とする映像検波部と、チューナ部２に利得調整のためのＡＧＣ電圧Ｖagcを帰還するＡＧＣ回路とを含んでなるアナログＴＶ放送受信機であって、ここに中間周波信号ＳｉｆをＡＤ変換したデジタル中間周波信号を入力として上記の映像検波部をデジタル処理型映像検波部１４となすと共に、上記のＡＧＣ回路をデジタル処理型ＡＧＣ回路１６となして、このデジタル処理型ＡＧＣ回路１６をデジタル処理型映像検波部１４内に組み入れるように構成し、ここに、デジタル処理型ＡＧＣ回路１６は、デジタル処理型映像検波部１４から出力される映像コンポジット信号Ｓｃｐをなす輝度信号（Ｙ）成分のレベルと所定の閾値との差分に基づいてＡＧＣ電圧Ｖagcを生成するように構成している。
【００２２】
これにより、ＡＧＣ回路１６と映像検波部１４は１チップのＩＣで構成されることになり、またＡＧＣ回路１６の入力とＤＡ変換部５の出力との間の接続構造も不要となって、受信機１の回路規模は縮小される。
【００２３】
また後述するように、（ｉ）入力ＴＶ信号のレベルは、上記輝度信号成分中の同期信号のレベルをもって検出するようにして、その検出精度を高める。（ii）上記同期信号のレベル検出にはデジタル・ローパス・フィルタを用いることにより、ＩＣ化を容易にする。（iii）上記同期信号のレベル判定に閾値を用いるが、この閾値を、外部より任意に設定可能なように、閾値レジスタに格納する。（iv）ＡＧＣ回路１６からの出力はＰＷＭ変換出力とすることにより、デジタル系のＡＧＣ回路１６とアナログ系のチューナ部２との間の円滑な結合を可能とする。（ｖ）同期信号のレベルと上記閾値との差分を増大／縮少させる計算部を備えて、ＡＧＣ電圧の収束速度を任意に加減可能とする。
【発明を実施するための最良の形態】
【００２４】
図２は映像検波部１４の概略機能ブロックを示す図である。
【００２５】
まずデジタル処理型映像検波部１４自体の機能ブロックについて説明すると、上記チューナ部２からのアナログ中間周波信号ＳｉｆはＡＤ変換部３を通してテジタル中間周波信号ＩＦに変換されてからデジタル映像検波部１４に印加される。
【００２６】
この映像検波部１４の初段には、ＢＰＦ（Band Pass Filter）２１が設けられており、ここで映像搬送波のみを切り出す。さらに切り出した映像搬送波に対してＡＭ復調回路２２にてＡＭ復調を行い、さらにＬＰＦ（Low Pass Filter）２３を通して映像コンポジット信号Ｓｃｐを得る。本発明はこの映像コンポジット信号Ｓｃｐを、同じＩＣチップの中で、内蔵のデジタル処理型ＡＧＣ回路１６に直接与える。
【００２７】
図３は上記映像コンポジット信号Ｓｃｐの一例を示す波形図である。
【００２８】
本図は映像コンポジット信号Ｓｃｐの最も単純な波形を、一水平ライン分（１Ｈ）について例示する。この映像コンポジット信号Ｓｃｐは基本となる輝度信号（Ｙ）成分からなり、その中に同期信号（水平同期信号）ＳＹＣを含む。入力ＴＶ信号の受信レベルは、この映像コンポジット信号Ｓｃｐの振幅とほぼ比例しており、この振幅を検出して上記閾値との差分を算出することにより、ＡＧＣ電圧Ｖagcを生成することができる。この場合、該振幅は映像信号の変化に応じて変化するから不安定である。したがってＡＧＣ回路１６は、好適には、映像信号に拘らず安定しており、かつ、ＴＶ電波の最大値である上記同期信号ＳＹＣのレベルを検出するようにする。そしてそのＳＹＣのレベルと閾値との差分に応じてＡＧＣ電圧Ｖagcの増減を制御する。
【００２９】
図４は本発明に係るＡＧＣ回路１６の構成例（その１）を示す図である。
【００３０】
本図において、デジタル処理型ＡＧＣ回路１６は、その初段に輝度信号（Ｙ）成分中の同期信号ＳＹＣのレベルを検出するレベル検出部３１を有し、検出された同期信号ＳＹＣのレベルに従って最終的にＡＧＣ電圧Ｖagcを生成する。
【００３１】
なおこのレベル検出部３１としては、一般的には、Ｙ信号を抽出するいわゆるＹ／Ｃ分離器を用いることができるが、本発明ではこのレベル検出部３１をローパス・フィルタ（ＬＰＦ）により構成するのが望ましい。上述のとおり同期信号ＳＹＣの最大レベルをもって入力ＴＶ電波のレベルを検出するようにしているが、一方で雑音等の影響を受けやすい。通常はこの雑音除去のためにアナログ処理による雑音除去回路を用いているが、本発明ではデジタル処理のＡＧＣ回路１６を構成するものであるから、その雑音除去回路をデジタルフィルタ（デジタル・ローパス・フィルタ）により実現する。
【００３２】
かくして得られた同期信号のレベルは所定の閾値と比較されて最終的なＡＧＣを行うことになるが、そのために、本図のデジタル処理型ＡＧＣ回路１６は、同期信号ＳＹＣのレベルを前記所定の閾値と比較する比較部３４を有し、その比較により得た差分Ｄに応じて最終的なＡＧＣ電圧Ｖagcを生成するようにする。
【００３３】
この場合、その所定の閾値を外部から任意に設定するための閾値レジスタ３７を形成しておくのが好ましい。一般的なアナログ処理型のＡＧＣ回路であると、上記閾値は外部から与えるアナログ電圧のレベルを変えることにより設定しているが、本発明ではその閾値をデジタルデータとして外部から自由に設定することができる。このデジタルデータを格納するのが上記の閾値レジスタ３７であり、その値は比較部３４の一方の比較入力に与えられる。
【００３４】
該比較部３４の他方の比較入力には、レベル検出部３１からの同期信号のレベルが与えられるが、この場合、本図に示すように、同期信号のレベルを所定数サンプリングする毎に平均値を算出する平均値算出部３２と、これら平均値の中の最大値を選択しかつこれを一水平同期区間中保持して前述の比較部３４に入力する最大値保持部３３とをさらに備える。
【００３５】
同期信号ＳＹＣのレベルは、デジタル処理のもとでは、４．７μｓ（図３参照）の期間中サンプリングによってそのレベルを検出する。その４．７μｓの間に仮に一例として１０００サンプリングするとすれば、１００サンプリングずつのサンプリングレベルの平均値を平均値算出部３２より得る。この例の場合、１０（＝１０００／１００）個の平均値を得る。このように例えば１００サンプリングずつの平均値をとっていくのは、同期信号ＳＹＣのレベルが安定であるとはいえ、実際には図３に示すように理想的なフラットな波形とはならず、種々のノイズ等の要因によって、そのレベルが４．７μｓの期間中かなり変動するからである。
【００３６】
そしてＡＧＣ電圧を得るためには、上記の例において、１０個の平均値のうちの最大値を選択して、上記比較部３４への比較入力とする。この場合、一水平同期区間、いわゆる１Ｈの間、その最大値を保持し続けて比較部３４にそれを与える。１Ｈの間すなわち６３．５μｓの間上記最大値を保持することとしたのは、その次の同期信号が到来してまたそのレベルの新たな最大値が比較部３４に与えられるまでの間、同期信号以外の信号成分による検出レベルの影響を受けないようにするためである。つまり同期信号のレベルを次々と検出したときに閾値との比較を実行するようにする。このときの上記６３．５μｓの保持期間を設定するのがカウンタ３６である。
【００３７】
このようにして比較部３４からは入力ＴＶ信号のレベルと閾値との差分Ｄが検出され出力される。この差分Ｄはデジタルデータであり、これをＰＷＭ（Pulse Width Modulation）変換部３５に与えて、ここで該差分の大小に応じて変化するパルス幅を有するＰＷＭ信号を生成し、チューナ部２にＡＧＣ電圧Ｖagcとして戻す。
【００３８】
デジタル処理においてＰＷＭ信号を生成することは容易であり、またこのＰＷＭ信号を、アナログ処理のチューナ部２においてアナログＡＧＣ電圧に戻すことも容易である。例えばＰＷＭ信号をパルス幅／電圧変換回路（図示せず）に通せば、パルス幅信号を容易にアナログＡＧＣ電圧信号に変換することができる。このパルス幅／電圧変換回路は例えば、上記ＰＷＭ信号を受けるバッファと、バッファされたＰＷＭ信号の電圧を蓄積するコンデンサとにより構成することができる。
【００３９】
このようにして得られるＡＧＣ電圧は、上記差分に対するレスポンスが良好であることが望まれる。いわゆる収束速度の問題である。この問題に対処した構成を図５に示す。
【００４０】
図５は本発明に係るＡＧＣ回路１６の構成例（その２）を示す図である。
【００４１】
図５と図４の相違は、上記の比較部３４とＰＷＭ変換部３５との間に、前述した差分Ｄをべき乗する計算部３８が導入されたことである。そしてそのべき乗した差分に応じて上記ＰＷＭ信号を変化させる。なおべき乗としては例えば二乗が適当である。
【００４２】
上記差分Ｄが小さい場合に、相対的に上記差分Ｄの増減幅が大きいとＡＧＣ電圧が所期の一定値に収束しにくくなり、最悪の場合はＡＧＣ電圧が発振してしまう。このため小さい差分Ｄについてはべき乗することによりこれをより一層小さい差分に変換する。一方、上記差分Ｄが大きい場合に、相対的に上記差分Ｄの増減幅が小さいと、ＡＧＣ電圧を所期の一定値に収束させるのに時間がかかってしまう。このためＡＧＣ電圧を所期の一定値に急速に収束させるため、大きい差分Ｄについてはこれをべき乗することにより、これをより一層大きい差分に変換する。例えば小さい差分０．５を二乗すれば制御の増減幅は０．２５に抑圧され、逆に大きい差分５を二乗すれば制御の増減幅は２５に拡大される。
【００４３】
上記のようにべき乗（二乗）された差分Ｄに対してさらに微調整を加えたいならば、このべき乗された差分Ｄに対してさらに所定の係数を掛けるようにしてもよい。この所定の係数は図中αで示しており、全体としてαＤ2となる。
【００４４】
以上、アナログＴＶ放送受信機という受信機全体として見た構成に着目して説明してきたが、本発明は新規なＡＧＣ回路という観点からも捉えることができる。
【００４５】
すなわち、この新規なＡＧＣ回路は、まず、中間周波増幅段ＩＦ  ＡＭＰからの中間周波信号Ｓｉｆを入力とする映像検波部と一体をなし、この中間周波増幅段に利得調整のためのＡＧＣ電圧を帰還するＡＧＣ回路である。
【００４６】
この場合、中間周波信号ＳｉｆをＡＤ変換したデジタルの中間周波信号ＩＦを入力とすることにより、上記の映像検波部をデジタル処理型の映像検波部１４となすと共に、上記のＡＧＣ回路をデジタル処理型のＡＧＣ回路１６とする。これにより、デジタル処理型ＡＧＣ回路１６をデジタル処理型映像検波部１４と一体に構成する（一体化ＩＣ）。かくして、デジタル処理型ＡＧＣ回路１６は、デジタル処理型映像検波部１４から出力される映像コンポジット信号Ｓｃｐをなす輝度信号成分のレベルと所定の閾値との差分に基づいて上述のＡＧＣ電圧（Ｖagc）を生成し、これをチューナ部２に帰還する。
【産業上の利用可能性】
【００４７】
本発明は、アナログＴＶ放送受信機をデジタルＴＶ放送受信機に徐々に近付けていく際に必要となる、該アナログＴＶ放送受信機の部分的ＩＣ化にとって有用な技術となる。
【図面の簡単な説明】
【００４８】
【図１】本発明に係るＴＶ放送受信機の基本構成図である。
【図２】映像検波部１４の概略機能ブロックを示す構成図である。
【図３】映像コンポジット信号Ｓｃｐの一例を示す図である。
【図４】本発明に係るＡＧＣ回路１６の一構成例（その１）を示す図である。
【図５】本発明に係るＡＧＣ回路１６の一構成例（その２）を示す図である。
【図６】本発明の前提となるＴＶ放送受信機の基本構成図である。
【符号の説明】
【００４９】
１    テレビジョン（ＴＶ）放送受信機
２    チューナ部
３    ＡＤ変換部
４    映像検波部
５    ＤＡ変換部
６    ＡＧＣ回路
Ｓｃｐ    映像コンポジット信号
１４    映像検波部
１６    ＡＧＣ回路
２１    ＢＰＦ
２２    ＡＭ復調回路
２３    ＬＰＦ
３１    レベル検出部
３２    平均値算出部
３３    最大値保持部
３４    比較部
３５    ＰＷＭ変換部
３６    カウンタ
３７    閾値カウンタ
３８    計算部
【図１】
2006005447.tif 000003
【図２】
2006005447.tif 000004
【図３】
2006005447.tif 000005
【図４】
2006005447.tif 000006
【図５】
2006005447.tif 000007
【図６】
2006005447.tif 000008