(57)【要約】【課題】  能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。【解決手段】  半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。【選択図】  図１
2006114732.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１の面に有する半導体素子と、
前記半導体基板の前記半導体素子を有する面と反対側の第２の面であって、前記半導体素子と相対する位置に開口部と
前記開口部を充填する第１の導体層と、及び
前記半導体基板の第２の面であって、且つ前記開口部及び前記第１の導体層が存在しない位置に第２の導体層と、を有し、
少なくとも前記第１の導体層が前記第１の面に有する半導体素子と電気的に接続されていることを特徴とする半導体装置
【請求項２】
前記第１及び第２の導体層は、２種類以上の金属層からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の前記第１の導体層は、前記半導体基板の第１の面に平行な面での断面積が、前記第２の面側が前記第１の面側より大きいことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の前記第１の導体層は、前記半導体基板の第２の面より突出し、且つ前記第１の導体層における前記半導体基板の第２の面より突出する高さが、当該半導体基板の第２の面に搭載される電子部材の高さより高いことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体基板の前記第１の導体層は、前記半導体基板の第２の面より突出し、且つ前記第１の導体層における、前記半導体基板の第２の面より突出する高さが、当該半導体装置を搭載するモジュール基板の有する凹凸の高さより高いことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体基板の前記第１の導体層は、前記半導体基板の第２の面より突出し、且つ前記第１の導体層における、前記半導体基板の第２の面より突出する高さが、当該半導体基板の第２の面に搭載される電子部材の高さと当該半導体装置を搭載するモジュール基板の有する凹凸の高さの和より高いことを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記半導体素子がヘテロ接合バイポーラトランジスタであることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記半導体基板は前記半導体素子として、複数のヘテロ接合バイポーラトランジスタを有し、複数個の前記ヘテロ接合バイポーラトランジスタにおける所望個数に対して、ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域における当該ヘテロ接合バイポーラトランジスタの外部への導出が、各領域毎に統合してなされることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ヘテロ接合バイポーラトランジスタ有する少なくともコレクタ領域が、前記半導体基板を基準として、前記ヘテロ接合バイポーラトランジスタ有するベース領域より半導体層の積層方向の上層にあることを特徴とする請求項７に記載の半導体装置。
【請求項１０】
前記ヘテロ接合バイポーラトランジスタ有する少なくともエミッタ領域が、前記半導体基板を基準として、前記ヘテロ接合バイポーラトランジスタ有するベース領域より半導体層の積層方向の上層にあることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
前記半導体基板に、少なくとも第１、第２及び第３の開口部と、前記半導体素子としてヘテロ接合バイポーラトランジスタとを有し、且つ前記ヘテロ接合バイポーラトランジスタは前記第１の開口部に相対し、前記ヘテロ接合バイポーラトランジスタのベース、エミッタ、及びコレクタの各々の領域へ接続される各導体層の当該ヘテロ接合バイポーラトランジスタの外部への導出が、前記第１、第２、及び第３の開口部のいずれかを通してなされることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記半導体素子はコレクタトップ型のヘテロ接合バイポーラトランジスタであり、前記第１の開口部はエミッタビアホール、前記第２及び第３の開口部はそれぞれベースビアホール、コレクタビアホールに相応することを特徴とする請求項１に記載の半導体装置。
【請求項１３】
前記半導体基板に、少なくとも第１、第２及び第３の開口部と、前記半導体素子としてヘテロ接合バイポーラトランジスタとを有し、且つ
前記ヘテロ接合バイポーラトランジスタは前記第１の開口部に相対し、且つ
前記第１の開口部には前記半導体基板の第２の面側に延在する第１の導体層と、前記第２及び第３の開口部のそれぞれには、前記半導体基板の第１の面側より第２の面側にまたがって形成された第２の導体層を有し、
且つ前記第１、第２、及び第３の各開口部は互いに電気的に分離されていることを特徴とする請求項７に記載の半導体装置。
【請求項１４】
前記第１の開口部には前記半導体基板の第２の面側に延在する第１の導体層と、前記第２及び第３の開口部のそれぞれには、前記半導体基板の第１の面側より第２の面側にまたがって形成された第２の導体層を有し、
且つ前記第１、第２、及び第３の各開口部は互いに電気的に分離されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記第１、第２、第３の開口を充填するために開口内に導体層を形成して前記半導体基板の裏面に前記半導体素子の外部への導出電極を有することを特徴とする請求項１１記載の半導体装置。
【請求項１６】
少なくとも半導体素子を搭載した半導体基板を準備する工程、
前記半導体素子以外の前記半導体基板を選択的に露出する工程、
前記半導体基板に絶縁膜を被覆する工程、
前記絶縁膜の所望個所を選択的に除去する工程、
こうして準備した半導体基板に、第１の金属層を被覆する工程、
少なくとも前記絶縁膜を選択的に除去した領域を覆って前記第１の金属層を存在させるように、前記第１の金属層を選択的に除去する工程、
前記半導体基板の、前記第１の金属層が存在する面と反対側の面より、前記第１の金属層が存在する領域に対応する領域に開口された開口部を形成する工程、
前記開口部に導体層を充填する工程、を少なくとも有することを特徴とする半導体装置の製造方法。
【請求項１７】
前記半導体素子はコレクタトップ型ヘテロ接合バイポーラトランジスタを有し、
前記半導体基板の前記金属層が存在する面と反対側の面より、前記金属層が存在する領域に対応する領域に開口された開口部が、少なくとも２つ存在し、その各々が前記ヘテロ接合バイポーラトランジスタのベース及びコレクタの各領域に接続される領域に対応する開口部であり、
前記各開口部が導体層で充填され、当該開口部の各々が、前記ベース及びコレクタの各領域に接続されるものであり、且つ
前記半導体基板の前記半導体素子が搭載された面とは反対側の面より、前記半導体素子が存在する領域に対応する領域に開口された開口部が導体層で充填され、当該開口部が前記エミッタ各領域に接続されるものであることを、特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
半導体素子を有する半導体基板と、モジュール基板とを有し、且つ前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板に設けられた開口を介して、前記半導体基板の半導体素子が搭載される面とは反対側の面側からの導出されており、前記半導体基板の半導体素子が搭載される面とは反対側の面側からの導出端が、モジュール基板上の導体層と、電気的に接続されたことを特徴とする半導体モジュール。
【請求項１９】
前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出端が湾曲し、前記半導体基板の前記半導体素子部が搭載される面とは反対側の面側からの、前記導体層の高さが等しくなるようになされていることを特徴とする請求項１８に記載の半導体モジュール。
【請求項２０】
前記半導体素子の所望領域へ接続される各導電体層の当該半導体素子の外部への導出は、前記半導体基板に設けられた開口と半導体基板上に存在する電極からボンディングワイヤを併用してモジュール基板上の導体層と電気的に接続されたことを特徴とする半導体モジュール。
【請求項２１】
前記半導体基板上に存在するワイヤボンディング用電極直下には、バンプ電極が設けられていることを特徴とする請求項２０に記載の半導体モジュール。
【請求項２２】
前記半導体素子がヘテロ接合バイポーラトランジスタであることを特徴とする請求項２０記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は小型で高信頼性を有する半導体装置およびその製造方法、並びにこれを用いた半導体モジュールに関するものである。
【背景技術】
【０００２】
近年、移動体通信機の需要の急成長に伴い、通信機に用いる電力増幅器の研究開発が盛んに行われている。通信機の小型化ニーズに答えるため、半導体チップを小型化し、受動素子を内蔵させ、装置を小型化したモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が電力増幅器モジュールに内蔵されている。その中に用いられるトランジスタとしては電力密度が高く、小型化可能なヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が主として用いられている。尚、本願明細書では、以下、モノリシックマイクロ波集積回路をＭＭＩＣ、ヘテロ接合バイポーラトランジスタをＨＢＴと略記する。
【０００３】
その中でも、特に小型化を指向した電力増幅器モジュールでは、ＭＭＩＣがセラミック基板に金属バンプを用いてフェイスアップ実装されていた。この技術の代表的な例は例えば、特開平６−２０４４４９号公報（特許文献１）や特開平２００１-２１０６６７７号公報（特許文献２）に見られる。
【０００４】
【特許文献１】特開平６−２０４４４９号公報。
【０００５】
【特許文献２】特開２００１−２１０６６７７号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
これまで知られているＨＢＴを用いた半導体モジュールの構造を、実際的な側面から考察し、その課題を明らかにする。先ず、半導体基板に能動素子以外に電極、配線、或いは受動素子が設けられた半導体装置を、半導体装置に設けられた電極を接続点とし、通例バンプと称される厚い導体層を用いて、モジュール基板への電気的接続を行うフェイスダウンの形態である。この場合、前記の各素子や各電気部材からモジュール基板への接続導体層の厚さが異なる構造上の難点が生ずる。即ち、当該各素子や各電気部材の厚さが異なる為である。従って、ＭＭＩＣ自体の機械的強度が確保できず、もっては信頼性に難点を発生する。更には、バンプを介して半導体基板側とＭＭＩＣ基板側に接続する為、両側面に電気的接続点を形成さざるを得ない。この為、こうした接続点の数に比例して抵抗成分が発生する。加えて、多くの電気的接続点を有することとなり、これに伴う耐久性の側面からも難点がある。
【０００７】
実際的な観点からは、次のような使い難さがある。例えば半導体基板をフェイスアップバンプの形態でＭＭＩＣ基板に装着する場合、バンプの形成前には、前記半導体基板の裏面、即ち、バンプ形成側の面に、当然他の受動素子などを形成することが出来ない。従って、半導体基板の裏面を用いての配線など不可能である。又、半導体基板の裏面に、前記開口部ではなく、各種素子を電気的に接続する為のバンプのみが形成されている場合、バンプからの熱放散がない。従って、ＭＭＩＣ上の能動素子の半導体基板の裏面側への熱的放散に難点が生じ、能動素子の不安定動作を誘発する要因となっていた。
【０００８】
こうした背景を踏まえ、本願発明の第１の目的は能動素子、受動素子、配線、及び電極を有する半導体装置において、機械的強度の確保、小型化、及び熱的安定性をすべて満たすことの出来る半導体装置を提供することにある。本願発明の第２の目的は能動素子、受動素子、配線、及び電極を有する半導体装置において、機械的強度の確保、小型、及び熱的安定性をすべて満たすことの出来る半導体装置の製造方法を提供することにある。更に、本願発明の第３の目的は能動素子、受動素子、配線、及び電極を有する半導体装置において、機械的強度の確保、小型、及び熱的安定性をすべて満たすことの出来る半導体装置を用いた半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００９】
本願発明の骨子は、次の通りである。即ち、第１の面に少なくとも半導体素子を有する半導体基板と、前記半導体基板の前記半導体素子を有する面と反対側の第２の面に、前記半導体素子と相対する位置に開口部と、この開口部を充填する第１の導体層と、及び前記半導体基板の第２の面にあって、且つ前記開口部及び前記導体部がない位置に第２の導体層と、を有する半導体装置である。尚、前記第１の導体層は前記第１の面に設けられた半導体素子と電気的に接続されている。
【００１０】
本願発明は、半導体装置に対して、小型化という側面から能動素子部直下に開口部を設け、且つ高放熱特性を得るという側面から、開口部に第１の導体層を充填する。そして、これらの両側面に関する特徴を生かしつつ、更に、前記半導体装置における前記開口部が存在しない位置に第２の導体層を設けることによって、機械的強度を満足する半導体装置を得ることが可能となる。この第２の導体層は、半導体基板の用途に応じた平面的な大きさに応じて所望の個数が設けられる。又、第２の導体層は、半導体基板が有する受動素子、配線、及び電極に相対し、当該半導体基板の裏面の位置に設けられる。更には、半導体基板に設けられた受動素子、配線、及び電極などの電気部材の有無によらず、機械的強度の確保の面から、半導体基板の裏面の適切位置に配置されることも有用である。この場合、この第２の導体層が充填する開口部は無く、半導体基板の裏面に直接設けられる。
【００１１】
前記開口部を充填する第１の導体層は通例、２種類以上の金属で構成される。最も好ましい具体的な材料を例示すれば、一方の金属は電気伝導率・熱伝導率が共に大きな金或いは銅であり、もう一方は、金及び銅に対して、いわゆるバリア金属となる材料である。即ち、一方の導体層（上記の例では、金或いは銅）よりの不純物の半導体層への拡散を防止する為の金属層である。例えば、Ｐｔ、Ｔｉ、ＷＳｉ、Ｃｒ、Ｔａ、Ｔｉ，Ｐｔ、Ｎｉなどが用いられる。この技術自体は通例の技術を用いて十分である。
【００１２】
前記開口部を充填する第１の導体層の好ましい大きさは次の通りである。尚、ここで、大きさとは半導体基板の第１の面（及び第２の面）に平行な面の面内方向の大きさを指す。断面図では、半導体基板の第１の面（及び第２の面）に平行な面での幅に相当する。以下、本願明細書では、「第１の導体層の大きさ」とはこの意味を指す。第１の導体層の大きさは、半導体基板に設けられた能動素子直下の開口部は、この能動素子の幅よりも大きく設定する。ここで、能動素子の幅とは、前記半導体基板の第１の面（及び第２の面）に平行な面の面内方向での幅である。
【００１３】
前記第１の導体層の大きさは、熱抵抗の低減或いは機械的強度の関係からは、大きい方が好ましい。実際には、ＭＭＩＣ設計におけるサイズ、レイアウトを勘案して設定される。
一方、当該半導体基板が有する受動素子、配線、及び電極に相対し、当該半導体基板の裏面の位置にある第２の導体層に関する断面積の下限は、レジスト最小寸法で決定して十分である。
【００１４】
開口部内の充填の状態に関しては、開口部内を充填する形態から半導体基板裏面より突起させることも可能である。この突出部を利用して半導体基板の裏面に更なる電気部材を容易に搭載することが可能となる。半導体基板の裏面からの高さの上限は、レジスト最大膜厚に依存する。
【００１５】
本発明の半導体装置の製造方法は次の通りである。
【００１６】
半絶縁性半導体基板の上部に、少なくとも半導体素子部を搭載した半導体基板を準備する工程、
前記半導体素子部以外の前記半導体基板を選択的に露出する工程、
前記半導体基板に絶縁膜を被覆する工程、
前記絶縁膜の所望個所を選択的に除去する工程、
こうして準備した半導体基板に、第１の金属層を被覆する工程、
少なくとも前記絶縁膜を選択的に除去した領域を覆って前記金属層を存在させるように、前記第１の金属層を選択的に除去する工程、
前記半導体基板の前記第１の金属層が存在する面と反対側の面より且つ前記金属層が存在する領域に対応する領域に開口を形成する工程、
前記金属層に電気的に接続する導体層を、前記開口を介して形成する工程、前記開口を導体層で充填する工程を有する。
【００１７】
本願発明の半導体モジュールは、次の半導体装置の実装を経て実現される。
【００１８】
半絶縁性半導体基板に少なくとも半導体素子を有し、
前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出されており、
前記半導体基板の半導体素子が搭載される面とは反対側の面側から導出端が、モジュール基板上の金属パッドと、ビア内充填導体層を介して電気的に接続された実装である。
【００１９】
本願発明においては、前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出が、前記半導体基板に設けられた開口を介してなされるのが好適である。
【００２０】
こうした実装は、本願明細書の説明に見られるように、前記半導体素子がヘテロ接合バイポーラトランジスタの場合に極めて有用である。
【発明の効果】
【００２１】
本願発明によれば、機械的強度の確保、小型化、及び熱的安定性をすべて満たすことの出来る半導体装置を提供することが出来る。本願発明の別な側面によれば、機械的強度の確保、小型化、及び熱的安定性をすべて満たすことの出来る半導体装置の製造方法を提供することが出来る。更に、本願発明によれば、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体モジュールを提供することが出来る。
【発明を実施するための最良の形態】
【００２２】
本願発明の実施の諸形態を説明するに先立って、本願発明の趣旨について補足説明を行なっておく。
【００２３】
図１が本願発明のＭＭＩＣをモジュール基板に搭載した例を示す主要部の断面図である。モジュール基板１に、いわゆるバンプ３を介してＭＭＩＣの半導体基板５が搭載さされた例である。本例では、次の構成が極めて重要である。即ち、エミッタビアホール１１４が半導体基板５の裏面で、わけてもＨＢＴの能動領域に相対する位置に形成されている。エミッタビアホール１１４には、前記バンプ（第１の導体層）３が充填され、且つ第１の導体層３の高さは半導体基板５の厚さを越えて形成される。更に、ＨＢＴの能動領域に相対する位置以外にもバンプ３−１が配置されている。モジュール基板１には、電極１６及び１６−４が形成され、これらに各々第１の導体層３（本願明細書では第１の導体層と称する）及び第２の導体層３−１（本願明細書では第２の導体層と称する）が接続される。符号４−４は、第２の導体層用に半導体基板５側に設けられた電極パッドである。なお、ここでは半導体基板５とモジュール基板１との間の空間は誘電体フィラー２で充填し、信頼性（例えば、機械的強度）を向上させている。
【００２４】
ＨＢＴの能動領域自体はこれまでの構造で十分であるが、その構成を略述しておく。本例は、３つのＨＢＴ（ＨＢＴ１、ＨＢＴ２、ＨＢＴ３）が並列接続される例である。半導体基板５に形成されたサブエミッタ層６上に、エミッタ層７、ベース層８、及びコレクタ層９が形成される。サブエミッタ層６は裏面電極４に接続され、一方、コレクタ電極１０は３つが連結され配線に接続される。尚、本断面図では、断面の取り方の為、コレクタ電極の配線への接続は図示されていない。コレクタ側の配線はパッドを介して裏面電極に接続される。他方、ベース電極１１もやはり３つが連結されて配線に接続される。尚、本断面図では、断面の取り方の為、ベース電極の配線への接続も図示されていない。ＨＢＴの能動領域は層間絶縁物層１２及び層間絶縁物層１３で覆われている。層間絶縁物層１２及び層間絶縁物層１３を用いてこの断面図には表示されない各種配線などが配置される。尚、前記第２の導体層３−１は、ベース或いはコレクタの引き出しに用いられる場合、或いは単に半導体基板５の物理的な支えの意味でバンプとして設けられた場合などがある。どのような役割かは、当該半導体モジュールの設計によって、その設け方が決められる。この意味で、図１の構成は、本発明の基本思想を示すものである。本願発明は、こうした構造において、次のような利点を生ずる。
【００２５】
前記機械的強度を確保する側面は、能動素子、受動素子、配線、及び電極を有する半導体装置において、半導体基板の第１の面（単に表面と略述する）に存在する能動素子、受動素子、配線、及び電極と相対する、半導体基板の第２の面（単に裏面と略述する）の任意の位置に第２の導体層を配置することである。より好ましくは、能動素子、受動素子、配線、及び電極を有する半導体装置において、能動素子、受動素子、配線、及び電極が存在しない半導体基板の裏面上で均等間隔に第２の導体層を配置することである。言い換えれば、能動素子直下に導体層（即ち、第１の導体層）を形成するだけでなく、受動素子、配線、及び電極位置の相対する半導体基板の裏面に導体層（即ち、第２の導体層）を配置することが好ましい。第１及び第２の導体層の配置によって、半導体基板のモジュール基板に対して一定の間隔を十分保つことを可能とする。
【００２６】
前記小型化の側面は、能動素子、受動素子、配線、及び電極を有する半導体装置において、裏面に存在する開口部以外の位置に受動素子をも形成することと、電極直下に開口部を形成するだけでなく、能動素子直下にも開口部を形成することの２つの技術により達成される。より具体的には、例えば、これまで半導体基板表面に設けられていた容量やインダクタンスの受動素子を裏面に形成することにより、半導体基板の所望面積内により多くの電気部材を装着することが出来る。即ち、各種電気部材を、半導体基板の表裏面に立体的に配置するのである。
【００２７】
前記熱的安定性の側面は、能動素子、受動素子、配線、及び電極を有する半導体装置において、発熱体である能動素子の直下に導体層（即ち、第１の導体層）にて充填された開口部を形成することである。即ち、能動素子直下に、前記開口部内の導体層という放熱通路があるために熱抵抗が低くなり、低い熱抵抗を有する能動素子は、熱暴走が阻止される。
【００２８】
次に、本発明の実施の形態を示す半導体装置、及びその製造方法及びそれを用いた実装の詳細に関し図面に基づいて詳細に説明する。尚、実施の形態を説明するための全図において、同一の機能を有する場合には同一の符号を付し、その繰り返しの説明は省略する。
【００２９】
＜実施例１＞
本例は電力増幅器モジュールの例である。図２は本例の概略平面図、図３は当該電力増幅器モジュールに用いられたＭＭＩＣ(１００)近辺の拡大した平面図、図４、図５は、このＭＭＩＣの縦断面図で、各々図２における線３３’、４４’における縦断面図に対応している。図６は、本例の電力増幅器モジュールの模式的な断面図である。尚、図６はモジュールの各種部材の積層関係に関する例を概念的に示すものである。尚、本例のＭＭＩＣはコレクタトップＨＢＴが用いられている。
【００３０】
図２のモジュールでの平面配置の例を参酌すれば、モジュール基板２１０に、ＭＭＩＣ（１００）が搭載され、他のチップ部品１３０、１３０’等がその周囲に配置される。これらのチップ部材は、例えば受動素子である。尚、図２の符号１３０、１３０’と付された以外のＭＭＩＣ（１００）の周囲に配置された矩形部分は、特に符号を付していないが、これらは当該モジュールで要請される諸チップ部品を示している。ＭＭＩＣ（１００）の入力部を符号１５−２、出力部を１５−１、及び接地部を４として示した。尚、図１は、モジュール基板における、主要部材の平面的な基本配置を示すものである。
【００３１】
この電力増幅器モジュールのＭＭＩＣ（１００）近辺の拡大した平面図が図３である。図２と対応して、入力配線１５−２、出力配線１５−１及び接地（ＧＮＤ）４が示される。尚、図３では配線の下部に存在するトランジスタの各部位をも表示した。符号１０がコレクタ電極、符号１１がベース電極を示す。この例では、３つのベース電極１１がまとめられて入力配線１５−２に、３つのコレクタ電極１０がまとめられ出力配線１５−１につながっている。図３での線４４’、５５’での断面図が、図４及び図５である。これらの詳細は後述する。
【００３２】
図６にモジュールの積層構造を例示する。このモジュール基板の例は、３枚の基板１６１、１６０、及び１６２が用いられている。図２の平面図では、これら３枚の基板は合わせてモジュール基板２１０として称されている。前記モジュール基板には、比誘電率が８の低温焼成ガラスセラミックス基板が一般的に用いられている。又、モジュール基板として樹脂をも用いることが出来る。
【００３３】
図２の平面図にも見られるように、モジュール基板の中央ないし中央近傍にＭＭＩＣ（１００）が配置され、その周囲に各種電気部材１３０、１３０’、例えば受動素子、更には伝送線路１３１などが配置される。この図では、ＭＭＩＣ自体の詳細構造は省略されている。その詳細は図４及び図５が参酌される。前述したように、図６はモジュールにおける各種部材の積層関係の例を概念的に示すにとどまる。本例の３枚の基板を用いる例では、基板１６０にＭＭＩＣが搭載され、各種電気部材１３０及び伝送線路１３１は、基板１６１に搭載されている。尚、符号１００−１が半導体基板５の第１の面（以下、単に表面と称す）、符号１００−２が第２の面（以下、単に裏面と称す）を示す。能動素子１７０が形成された位置には、半導体基板５の裏面に開口部が設けられ、この開口部を充填して導体層（本願明細書では第１の導体層と称される）１４４が形成される。前述した通り、この構造図ではいわゆるバリア金属層等の内部構造の詳細は省略されている。第１の導体層１４４は基板１６０の表面に設けられた配線１１７に導出される。通例こうした導体層はバンプと称される。又、それが電極の役割を持つ場合、バンプ電極と称される。ＨＢＴのベース電極側は符号１５−２（入力配線）、コレクタ電極側は符号１５−１（出力配線）で示される。こうした入出力配線１５−１、及び１５−２は、これに対応した開口部及びこれに充填された導体層（本願明細書では第２の導体層と称される）によって基板１６０の表面に設けられた配線１１８、１１９に導出される。又、本例では、基板１６０及び１６２を貫通して開口部が設けられ、これに電極層１７１が充填されている。この電極層１７１を介して熱放散が容易となされる。この為、こうした開口部をサーマルビア（Ｔｈｅｒｍａｌ  ＶＩＡ）と称される。勿論、装置の特性等の諸要求によって、こうしたサーマルビアを設けない形態も取り得る。
【００３４】
尚、図６において、符号１１２はモジュール基板内に設けたバイアス線路で、又、符号１７０は半導体基板に搭載されている能動素子（Ｔｒ）である。又、符号１９０、１９１は接地面、１２０はサーマルビア、１１２はバイアス線路、１１３は金属キャップである。
【００３５】
これまで、コレクタトップのＨＢＴの例を軸に説明したが、エミッタトップのＨＢＴを用いることも可能である。図２６は、エミッタトップのＨＢＴを実装に用いる場合のモジュール基板の例を示す平面図である。エミッタトップＨＢＴ−ＭＭＩＣの断面図は、コレクタトップＨＢＴ−ＭＭＩＣのそれと、コレクタとエミッタの上下位置の変更に伴う変更がある他は、基本的に同様である。図２６に示す平面図も概ねの配置は、図２のそれと類似であるが、各端子の役割が異なってくる。符号１５−１の部分はベース端子に接続される。表面から貫通ビアを通じて裏面へ配線される。符号１５−２の部分は、コレクタ端子（Ｔｒ直下Ｖｉａから）に接続される。パワー段出力パッドである。符号１６は接地で、エミッタ端子に接続される。表面から貫通ビアを通じて裏面へ配線される。エミッタ接地動作を想定しているので、モジュール基板上でＧＮＤ接地となる。
【００３６】
次に、ＭＭＩＣ部分の例を詳細に説明する。本例のＭＭＩＣはフェースアップで実装される。即ち、図６に見られるように、半導体基板５の第１の面（表面と略述される）１００−１が表面側で、ＭＭＩＣ表面上にエミッタ配線領域、ＭＭＩＣ表面上にベース配線領域、ＭＭＩＣ表面上にコレクタ配線領域が配置される。符号１００−２は半導体基板５の裏面を示している。ＭＭＩＣの例の断面図を図４及び図５に示すが、これらの例は、ＨＢＴがコレクタトップ型の例を示している。モジュール基板１（モジュール基板１は図６での基板１６０に相当する）にＭＭＩＣ（１００）の半導体基板５が、ビア内充填導体層３を介して搭載される。図４にはコレクタ電極側の引き出し導体層が断面に現われ、図５にはベース電極側の引き出し導体層が現われる。
【００３７】
当該半導体基板５に形成されたＨＢＴの詳細は次の通りである。本例は３つのＨＢＴ（ＨＢＴ１、ＨＢＴ２、ＨＢＴ３）が並列接続される例である。半導体基板５に形成されたサブエミッタ層６上に、エミッタ層７が、ベース層８上にはコレクタ層９が形成される。サブエミッタ層６は裏面電極４に接続され、一方、コレクタ電極１０は３つが連結され配線１５−１に接続される（図４）。当該コレクタ側の配線１５−１はパッド１４−１に接続され、更に裏面電極４−１に接続される。
【００３８】
他方、ベース電極１１は、図５に見られるように、やはり３つが連結されて、配線１５−２に接続される。又、前記コレクタ側の配線１５−２は、パッド１４−２に接続され、裏面電極４−２に接続される。ＨＢＴの能動領域は層間絶縁物層１２で覆われている。この層間絶縁物層１２に開口を設けて、この開口を覆って前記パッド１４−１及び１４−２が形成される。この前記パッド１４−１及び１４−２をも覆って層間絶縁物層１３が形成され、少なくとも前記パッド１４−１及び１４−２に対応する開口を形成する。前記層間絶縁物層１３上に配線が形成されるが、前記開口を介して配線１５−１及び１５−２が前記パッド１４−１及び１４−２に接続される。
【００３９】
本例では、エミッタビアホール１１４’が、ＭＭＩＣ裏面で当該ＭＭＩＣの持つＨＢＴに相対する位置に形成され、他方、ベースビアホール１１５’及びコレクタビアホール１１６’は、ＭＭＩＣ裏面で且つ前記ＨＢＴに相対しない位置に形成される。尚、各ビアホールには第１の導体層１１４或いは第２の導体層１１５、１１６が充填され、且つこれらの第１の導体層或いは第２の導体層の高さは半導体基板５の厚さを越えて形成される。
【００４０】
図４及び図５に示される例では、ベースビアホール１１５及びコレクタビアホール１１６が、ＧａＡｓ基板１の表面上のＷＳｉＮ電極１４−１又は１４−２に接して形成されている。従って、ビアホールの深さが、ＨＢＴの能動領域の直下に形成されたエミッタビアホール１１４と同じになる。この結果、複数のビアホールを一度に形成でき、低コスト化に極めて有効である。
【００４１】
前述の図４、図５の例では、エミッタビアホール１１４及びコレクタビアホール１１６以外の位置に導体層３−２が形成される。導体層３−３、３−４は、本願明細書にいう第２の導体層で、機械的強度を確保し実装における信頼性を高める効果が得られる。
【００４２】
バリア金属を設けた例を図７に示す。この例は、エミッタビアホール１１４において、ビアホール裏面電極４が形成された後、更に電極４−３が形成され、導体層３が形成される。電極４−３は、導体層３のバリア金属となる。各電極の具体的な例を掲げれば、裏面電極４はＡｕ／Ｇｅ／Ｎｉ／Ｔｉ／Ａｕなる積層電極、電極４−３はＮｉ或いはＣｒ、導体層３はＡｕ或いはＣｕである。その他の部分は図１と同様なので説明を省略する。
【００４３】
次に、本願発明の第１及び第２の導体層によって、モジュール基板の凹凸があっても、十分対応できることを例示する。図８の例は、エミッタビアホール１１４及びコレクタビアホール１１６において、ビアホール裏面電極４及び４−１が形成された後、導体層３及び３−１が形成される。更に、本例に見られるように、エミッタビアホール及びコレクタビアホールの導体層は、先端がくびれ細くなっている。又、電極層４−３を介して設けられたバンプ３−３はくびれ部３−７を有している。先端のくびれ細くなった部分３−５、３−６、３−７は容易に高さが調整されるので、複数の充填された開口における各導体層の裏面から高さばらつきが容易に補正される。前記先端のくびれ部の幅は、例えば２５ミクロンφ程度が好ましい。半導体基板５の基板１６０への装着工程によってその高さが調整に好ましい。又、くびれ部の厚みは通例１０ミクロン程度が選択される。モジュール基板のそりを考慮して設定される。図９が各導体層の裏面から高さばらつきが容易に補正された例を示すモジュール断面図である。導体層３−５及び３−６の先端部が半導体基板５のモジュール基板１への搭載時、その高さが調整されている。即ち、曲がらない導体層３−５を基準に導体層３−６、或いは３−７の高さが調整される。その他の部分は図８と同様である。こうして、モジュール基板の凹凸があった場合も、半導体基板５を実質的に平板に保ったまま、前記各導体層の高さを調整して、容易に実装することが出来る。図１０はこの状態を模擬的に拡大して図解したものである。図６と同様に、モジュール基板１６２、１６０、１６１の３枚が用いられ、その積層、配置構成は同様である。この場合、少なくともモジュール基板１６２、１６０が厚さｄ２の凹凸を有していたとする。ＭＭＩＣの半導体基板５の下面から基板１６０の凹部まで厚さｄ１である。通例、ｄ１は２０ミクロンより１００ミクロン程度が用いられるが、これに対してｄ２は最大１０ミクロン程度である。この場合も、本例の導体層の構造を用いると、上述の導体層によってその高さが調節され、半導体基板に実質的に基板の凹凸に起因する応力などの影響を容易に排除することが出来る。
【００４４】
図１１は、半導体基板１の両面に電気部材、半導体素子部が、立体的に設けられた例を示す断面図である。半導体基板１の表面に半導体能動素子１８０、裏面に受動素子１９２などの半導体素子部が設けられている。半導体基板５の裏面よりモジュール基板１６０の表面までの距離がｄ１、半導体基板１の裏面に設けられた電気部材１９２の厚みがｄ３である。こうした実装を行なう場合、モジュール基板１６０、１６２に凹凸があった場合の状態を示す断面図が、図１２である。半導体基板５の裏面とモジュール基板１６０の凹部の表面との間隔がｄ１、モジュール基板凹凸の高さがｄ２及び電気部材１９２の厚みがｄ３とした時、ｄ１≧ｄ２＋ｄ３の関係を要する。こうした関係も、本例の構造によって、高さを調整し、良好に半導体基板５をモジュール基板１６０に装着することが出来る。
【００４５】
尚、実装するに当たって、フェイスアップバンプ実装とワイヤボンディング実装を併用することも出来る。図２７はこの例を示す断面図である。即ち、ＭＭＩＣをフェイスアップで実装し、更にボンディングワイヤを用いてモジュール基板との電気的接続を行なうものである。この構造の基本は、図６に示すものと同等であるが、その一部に、バンプ実装に加えてワイヤボンディングを併用した点にある。即ち、符号２００の部分がＭＭＩＣ上のボンディングパッド電極、符号２０１がモジュール基板上のボンディングパッド電極、符号２０４がワイヤである。又、本例では符号２０３の部分に、ＭＭＩＣ上に存在するワイヤボンディングパッド直下に空バンプ１４７が設けられている。これは、ワイヤボンディングに際しての機械的な補強のためである。その他の部分は図６と同等につき、詳細説明は省略する。又、本例の構成の他、ＭＭＩＣの具体的構造に従って、バンプ実装とワイヤボンディングの併用という本例の趣旨を実施することが可能であることは言うまでもない。
【００４６】
＜実施例２＞
半導体装置の代表的な製造方法を説明する。図１３から図２０は、本発明の半導体装置の製造方法を製造工程に従って説明した装置の断面図である。本例は基本ＨＢＴを並列接続して構成する大電力マルチフィンガーＨＢＴの例である。
【００４７】
半絶縁性ＧａＡｓ基板５上に、高ドープｎ型ＧａＡｓサブエミッタ層（Ｓｉ濃度５×１０１８ｃｍ−３、膜厚０．８μｍ）６、ｎ型ＩｎＧａＰエミッタ層（ＩｎＰモル比０．５、Ｓｉ濃度５×１０１７ｃｍ−３、膜厚０．２μｍ）７、ｐ型ＧａＡｓベース層（Ｃ濃度３×１０１９ｃｍ−３、膜厚７０ｎｍ）８、ｎ型ＩｎＧａＡｓコレクタ層（Ｓｉドープ、膜厚０．８μｍ）９を有機金属気相エピタキシー法により成長する。尚、ｎ型ＩｎＧａＡｓコレクタ層は、そのＩｎＡｓモル比が０から０．５まで変化し、且つＳｉ濃度は３×１０１６ｃｍ−３から２×１０１９ｃｍ−３まで変化する層として構成される。
【００４８】
次いで、高周波スパッタ法を用いて、ＷＳｉ層（ＷＳｉ：Ｓｉモル比０．３、膜厚０．３μｍ）をウエハ全面に堆積する。この後、ホトリソグラフィー及びＣＦ４を用いたドライエッチングにより、当該ＷＳｉ層を所望形状に加工し、コレクタ電極１０を形成した（図１３）
コレクタ電極１０をマスク領域にして、ｎ型ＩｎＧａＡｓコレクタ層９を、ＳＦ６及びＳｉＣｌ４を用いたドライエッチング、及びリン酸、過酸化水素、水の混合液を用いたウエットエッチングを併用して、所望形状に除去した。
【００４９】
引き続きの工程としては、コレクタトップＨＢＴの作製方法として周知の方法を用いて十分である。図１４がＨＢＴの活性領域の断面図であるが、以下に、その工程を略述する。全面に硼素イオンを加速エネルギー５０ｋｅＶ、ドース量２×１０１２ｃｍ−２の条件で、室温にて打ち込み、トランジスタ寄生領域（コレクタ電極１０直下のトランジスタ真性領域以外の領域）に高抵抗ＩｎＧａＰ領域１７を形成して、寄生エミッタ−ベース接合を流れるベース電流を抑制した。高抵抗領域１７は、本願発明の本質的部分ではないので、煩雑さを避ける為、本願明細書で、これまで例示したＨＢＴでも、この高抵抗領域１７の説明及び図示が省略されている。
【００５０】
その後、ベース電極（Ｐｔ（膜厚２０ｎｍ）／Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚２００ｎｍ）積層体）１１を、電子ビーム蒸着及びリフトオフ法により形成した。
【００５１】
続いて、通例のホトリソグラフィー、及び塩酸水溶液ならびにリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いて、ｐ型ＧａＡｓベース層８、ＩｎＧａＰエミッタ層７、ＧａＡｓサブエミッタ領域６を除去し、半絶縁性ＧａＡｓ基板５を露出した（図１４）。
【００５２】
そして、層間絶縁膜としてＳｉＯ２層（膜厚１μｍ）１２をプラズマ励起化学的気相堆積法により形成する。このＳｉＯ２層１２に対して、通例のホトリソグラフィー及びドライエッチングにより、ベースビアホール及びコレクタビアホール形成するための領域のＳｉＯ２１２を除去した。その後、高周波スパッタ法を用いて、ビアホールの表面電極用として、ＷＳｉＮ層（膜厚０．３μｍ）をウエハ全面に堆積する。このＷＳｉＮ層を、ホトリソグラフィー及びＣＦ４を用いたドライエッチングにより、ベースビアホール用の表面電極（図の断面に現われず）及びコレクタビアホール用の表面電極１４として形成した（図１５）。尚、このビアホール用の表面電極１４は、抵抗素子材料と同素材であり、抵抗素子をＭＭＩＣ内に同時に作り込むこともできる。
【００５３】
その後、再び、プラズマ励起化学的気相堆積法により、層間絶縁膜ＳｉＯ２（膜厚１μｍ）１３を形成する。そして、ホトリソグラフィー及びドライエッチングにより、ベース電極およびコレクタ電極と配線とのコンタクトホールを形成する。ビアホール及びコレクタビアホール形成領域のＳｉＯ２１３を除去した。そして、ベース及びコレクタへの配線Ｍｏ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）１５を電子ビーム蒸着及びミリングにより形成した。尚、配線１５はＴｉ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）積層体とし、電子ビーム蒸着およびリフトオフ法により形成してもよい。配線１５は前記ビアホール及びコレクタビアホールを介してコレクタ電極１０或いはコレクタビアホール用の表面電極１４に接続されている。
【００５４】
その後、半絶縁性ＧａＡｓ基板５を、ガラス基板２０にフェースダウンで接着剤２１にて貼りつけた後、研磨により当該ＧａＡｓ基板５を厚さ５０〜７０μｍまで薄層化する。エミッタビアホール１１４、ベースビアホール（図示せず）、コレクタビアホール１１６をホトリソグラフィーおよび硫酸、過酸化水素、水の混合液を用いたウエットエッチングにより形成する(図１６)。
【００５５】
次いで、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚１０μｍ）からなるエミッタ電極４及び電極４−１を電子ビーム蒸着後、窒素雰囲気中３７０℃にて１０分間アロイした（図１７）。
【００５６】
その後、２種類のレジスト１８−１、１８−２を用いたホトリソグラフィー（光感度の異なる２種類のレジストを使用）にて所望のメッキパターンを形成した。（図１８）。尚、以下の図では、これらの２種類のレジストは、簡便の為一体として、符号１８で図示する。
【００５７】
次に、電解銅メッキ法にてエミッタビアホール１１４、ベースビアホール(図示せず)、コレクタビアホールを同時に充填し、最終的に電解スズ（Ｓｎ）１９を、めっき法にて最表面を覆う（図１９）。その後、絶縁膜パターンを有機物で除去した（図２０）。
【００５８】
その後、ＭＭＩＣ（１００）をガラス基板から剥がし、モジュール基板１に搭載した。バンプ電極３とモジュール基板上の電極１６（この具体的金属材料例は金）、あるいはバンプ電極３−１とモジュール基板上の電極１６−１（金）は、モジュール基板１に摂氏２１０度を加え熱圧着方式で接続した（図２１）。
【００５９】
本例の製造方法によれば、機械的強度の確保、小型化、熱的安定性に関する信頼性をすべて満たすことができる半導体装置を作製することが出来る。又、前記半導体装置を低コストで作製することである。即ち、ビアホールを共通加工工程にて制作できる他、ビアホール内充填メッキ工程に連続して導体層（バンプ電極）形成を同時に行なうことができることから低コストを実現することが出来る。
＜実施例３＞
本例は各種ＨＢＴ−ＭＭＩＣを用いて電力増幅器モジュールの例である。本例では、実施例１で用いたＧａＡｓ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣに代えて、ＩｎＰ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣを用いて電力増幅器モジュールを例示する。尚、以下、ＩｎＰ系の化合物半導体材料を用いたＨＢＴ−ＭＭＩＣのことを「ＩｎＰＨＢＴ−ＭＭＩＣ」と略記する。
【００６０】
ＩｎＰＨＢＴ−ＭＭＩＣの構造は、基本的に実施例１と同様である。本例の材料の具体例は次の通りである。図４及び図５における裏面電極材料４がＴｉ（膜厚５０ｎｍ）／Ａｕ（１０μｍ）、半導体基板５が半絶縁性ＩｎＰ基板、サブエミッタ層６が高ドープｎ型ＩｎＧａＡｓ（ＩｎＡｓモル比０．５、Ｓｉ濃度２×１０１９ｃｍ−３、膜厚０．８μｍ）、エミッタ層７がｎ型ＩｎＡｌＡｓ（ＩｎＡｓモル比０．５、Ｓｉ濃度３×１０１７ｃｍ−３、膜厚０．２μｍ）、ベース層８がｐ型ＩｎＧａＡｓ（ＩｎＡｓモル比０．５、Ｃ濃度３×１０１９ｃｍ−３、膜厚７０ｎｍ）、コレクタ層９がｎ型ＩｎＧａＡｓ（膜厚０．８μｍ）である。尚、コレクタ層９のｎ型ＩｎＧａＡｓＩｎは、Ａｓモル比０．５、Ｓｉ濃度が３×１０１６ｃｍ−３から２×１０１９ｃｍ−３まで変化している。これらの各層の作製方法は実施例１と同様で、層６から層９の成長は有機金属気相エピタキシー法により行い、イオン打ちこみを含めて同様に実施した。ＨＢＴ自体は材料系を異にする他、基本的な構成はこれまでのものと同様である。
【００６１】
図２２は代表的な電力増幅器の例の等価回路図を示す。電力増幅器では通常、図２２に示すように、ＨＢＴＱ１、Ｑ２はエミッタ接地で使用されるため、これらのＨＢＴをエミッタトップ型よりもコレクタトップ型とした方が、ＭＭＩＣ及び電力増幅器モジュールの小型化に望ましい。なぜならば、ＭＭＩＣの複数形成されるＨＢＴフィンガーに対し、コレクタトップのＨＢＴでは裏面エミッタとして共通となる第１のビアホールを形成できる。これに対し、エミッタトップのＨＢＴでは、コレクタ電極を共通化できないため、個々のフィンガーごとに微細なビアホールを形成し、ＭＭＩＣ裏面にそれらのとりまとめ配線を設けなければならず、ＭＭＩＣが大型化してしまうからである。尚、図２２において、ＨＢＴＱ３とＱ４はバイアス用であり、エミッタ接地ではない。従って、これらのＨＢＴはエミッタトップ型で十分である。
【００６２】
本例の製造方法によれば、機械的強度の確保、小型化、熱的安定性に関する信頼性をすべて満たすことができる半導体装置を作製することが出来る。
【００６３】
＜他構造の比較検討＞
本願発明の効用の理解を容易となすため、以下にこれまでの構造を実装する場合の難点を具体的に考察する。
【００６４】
最も想定されるモジュール例の縦断面構造図を図２３に示す。これは、例えば特開６−２０４４４９号公報（特許文献１）に示された光素子アレイを用いて信号処理装置を模擬した構造である。符号１００の部分がＭＭＩＣの半導体基板を示す。半導体基板１００には、光素子１８１がフェイスアップで実装されている。符号１１５は半導体基板に適宜設けられる配線である。この信号処理装置は、３枚の基板１６１、１６０、及び１６２が用いられ、基板１６１には開口が設けられている。この開口内にＭＭＩＣが配置される。ＭＭＩＣの有する光素子アレイ１８１直下のビア１７０が形成される。そして、このビア内部に導電層が充填され、更に電極１７１が設けられている。電極１７１はバンプ電極１４３を通じて、信号処理装置基板側の電極１１３と接続される。通例、基板１６１の上部には適宜、チップ部材１３０や伝送路１３１などが配置される。
【００６５】
図２３の例では、半導体基板１００の表面に設けられた光素子１８１直下にのみ導体層１７０が形成され、半導体基板１００の裏面に電極１７１が配置される。従って、半導体基板１００の裏面に、例えば前記の光素子の能動素子以外に電極、配線或いは受動素子などを配置しようとする場合、バンプ電極１４３を等間隔で配置できないために機械的強度の確保が難しくなる。この為、信号処理装置の信頼性に難点がある。
【００６６】
更に、この接続方法では、多くの電気的接続点が発生し、抵抗成分の発生や長期的な耐久性に難点を有する。即ち、一つの光素子１８１の外部への導出電極１７１と信号処理装置における基板上の電極１１３の間には２つの接続(１７０と１７１、１７１と１４３)がある。この電気回路での接続点に伴う抵抗成分は接続数に比例して生じてしまう。その上、多くの接合を含んでいるため耐久性にも難点があった。
【００６７】
別なモジュール構成例の縦断面図を図２４に示す。図２４は、例えば特開２００１−２１０６６７７号公報（特許文献２）に示された半導体装置を模擬した構造である。この例でもＭＭＩＣの基板１００はモジュール基板１６０にフェイスアップで実装されている。モジュール基板は、３枚の基板１６１、１６０、及び１６２が用いられている。基板１６０に、配線パッド１１１、半導体基板１００に能動素子１２１などが配置される。尚、モジュール基板１６０、１６１、１６２には、比誘電率が８の低温焼成ガラスセラミックス基板が一般的に用いられてきた。ＭＭＩＣの半導体基板１００には、能動素子よりの配線をモジュール基板側に接続する為、表面電極１１０が配置される。そして、半導体基板１００の裏面から、その表面電極１１０に向けて開口が形成され、この開口部よりバンプ電極を介して、モジュール基板１６０に設けられた配線パッド１１１が接続されている。
【００６８】
これまでの図２４の例の見られる構造の代表的な製造方法は、例えば図２５の如き製造方法である。まず、所望の活性領域が形成された半導体基板１００が準備される(図２５の（ａ）)。半導体基板１００には、能動素子１２１、表面電極１１０が示され、その詳細な構造や接続などは省略されている。次いで、半導体基板１００の裏面の表面電極１１０に対向する箇所からドライエッチングによって、貫通孔を形成する。更に、この貫通孔に導体層１４１を埋め込む（図２５の（ｂ））。その後、半導体基板１００を裏面からエッチングして薄層化する。こうして、半導体基板１００から突出した導体層１４１を得る（図２５の（ｃ））。この導体層１４１が前記モジュール基板１６０の配線パッド１１に接続される。この状態が図２４に示す断面図である。
【００６９】
図２４の構造が、一見本願発明の構造と類似すると見られるかも知れない。しかし、こうした製造方法によらざるを得ない場合、本願発明のごとく、半導体基板１００の裏面を利用して電気部材を立体的に配置することが出来ないのである。即ち、前記製造工程から見られるように、導体層１４１の形成以前には、半導体基板１００の裏面に新たな電気部材、例えば受動素子や配線を、当然、形成することは出来ないからである。従って、装置の小型化には不向きである。
【００７０】
更に、図２４の構造では、能動素子や受動素子などを避けて表面電極１１０の直下に導体層１４１は形成されるため、前記能動素子１２１などで発生する熱を効率良くに外部に放出できない。従って、能動素子１２１が熱的に不安定動作になりやすい。
【００７１】
本願は多くの形態を含むので、以下に、本願発明の主な実施の諸形態を列挙する。
（１）半導体基板上にヘテロ接合バイポーラトランジスタを有し、前記半導体基板の裏面上であって、前記ヘテロ接合バイポーラトランジスタと相対する位置に第１のビアホール、前記半導体基板裏面上であって前記ヘテロ接合バイポーラトランジスタと相対する位置以外に第２及び第３のビアホールを有することを特徴とする半導体装置。
（２）前記第１、第２及び第３のビアホールは、導体層にて充填されていることを特徴とする前項（１）に記載の半導体装置。
（３）前記ヘテロ接合バイポーラトランジスタはコレクタトップ型を有し、前記第１のビアホールはエミッタビアホール、前記第２および第３のビアホールはそれぞれベースビアホール、コレクタビアホールであることを特徴とする前項（１）、（２）に記載の半導体装置。
（４）前記第１のビアホールには前記半導体基板の裏面にまたがる電極が形成され、前記第２および第３のビアホールそれぞれには該半導体基板表面および裏面にまたがる電極が形成された半導体装置であって、該第１、第２、第３のビアホールは互いに電気的に分離されていることを特徴とする前項（１）、（２）及び（３）のいずれかに記載の半導体装置。
（５）前記第２および第３のビアホールにおける前記半導体の基板側表面電極はいずれも該半導体基板に接していることを特徴とする前項（４）に記載の半導体装置。
（６）前記半導体の基板側表面電極はＷＳｉＮまたはＮｉＣｒからなることを特徴とする前項（５）に記載の半導体装置。
（７）前記半導体の基板側表面電極はＭｏ／ＡｕまたはＴｉ／Ａｕからなることを特徴とする前項（４）に記載の半導体装置。
（８）前記半導体基板はＧａＡｓであり、前記第１、第２、第３のビアホールそれぞれに設けられた該半導体基板の裏面にまたがる電極にＡｕＧｅを含むことを特徴とする前項（５）及び（６）のいずれかに記載の半導体装置。
（９）前記半導体基板はＩｎＰであり、前記第１、第２、第３のビアホールそれぞれに設けられた該半導体基板の裏面にまたがる電極にはＴｉを含むことを特徴とする前項（５）及び（６）のいずれかに記載の半導体装置。
（１０）第２及び第３の開口における半導体基板のベース、エミッタ、及びコレクタの領域が搭載される面側に形成される導体層が、半導体基板に接していることを特徴とする半導体装置。
（１１）半導体基板を選択的に露出する工程、絶縁膜を全面に被覆する工程、該絶縁膜を選択的に除去する工程、金属を全面に被覆する工程、該絶縁膜を選択的に除去した領域を覆うように該金属を選択的に除去する工程、を順次有する前項（１）より（８）のいずれかに記載した半導体装置の製造方法。
（１２）少なくとも半導体素子部を搭載した半導体基板を準備する工程、前記半導体素子部以外の前記半導体基板を選択的に露出する工程、前記半導体基板に絶縁膜を被覆する工程、前記絶縁膜の所望個所を選択的に除去する工程、こうして準備した半導体基板に、金属層を被覆する工程、少なくとも前記絶縁膜を選択的に除去した領域を覆って前記金属層を存在させるように、前記金属層を選択的に除去する工程、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域に対応する領域に開口を形成する工程、前記開口に導体層を充填する工程、を少なくとも有することを特徴とする半導体装置の製造方法。
（１３）前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口を形成する工程は、前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口の形成、次いで開口の導体層による充填をも含むことを特徴とする前記項目（１２）に記載の半導体装置の製造方法。
（１４）前記半導体素子部はコレクタトップ型ヘテロ接合バイポーラトランジスタを有し、
前記半導体基板の前記金属層が存在する面と反対側の面より且つ前記金属層が存在する領域が少なくとも２つ存在し、その各々が前記ヘテロ接合バイポーラトランジスタのベース及びコレクタの各領域に接続される領域であり、
前記半導体基板の前記金属層が存在する面と反対側の面で且つ前記金属層が存在する領域に対応する領域に開口が導体層で充填され、当該開口が、前記ベース及びコレクタの各領域に対するものであり、且つ
前記半導体基板の前記半導体素子が搭載された面とは反対側の面より且つ前記半導体素子が存在する領域に対応する領域への開口が導体層で充填され、当該開口が前記エミッタ各領域に対するものであることを、特徴とする前記項目（１３）に記載の半導体装置の製造方法。
（１５）前記半導体基板における前記開口は、所望形状の開口部を有する感度の異なる２種類のレジスト膜を形成する工程、開口を導体材料にて充填する工程であることを特徴とする半導体装置の製造方法。
（１６）半導体基板に少なくとも半導体素子を有し、前記半導体素子の所望領域へ接続される各導体層の当該半導体素子の外部への導出は、前記半導体基板の半導体素子が搭載される面とは反対側の面側からの導出されており、前記半導体基板の半導体素子が搭載される面とは反対側の面側からの導出端が、モジュール基板上の金属パッドと、電気的に接続されたことを特徴とする半導体モジュール。
（１７）前記半導体基板の前記半導体素子が搭載される面とは反対側の面側から導出端が前記半導体基板に設けられた開口を通じてなされたことを特徴とする前記項目（１６）に記載の半導体モジュール。
（１８）前記半導体基板を当該モジュール基板に実装する際に、裏面の導体層の高さが等しくなるように先端が湾曲することを特徴とする前記項目（１７）に記載の半導体モジュール。
（１９）前記半導体素子がヘテロ接合バイポーラトランジスタであることを特徴とする前記項目（１８）記載の半導体モジュール。
（２０）前記第１、第２、第３のビアホールにおける前記半導体基板の表面電極と、セラミック又は樹脂からなる基板上に形成された金属パッドがビア内充填導体層を介して電気的に接続されたことを特徴とする高出力増幅器モジュール。
【図面の簡単な説明】
【００７２】
【図１】図１は、本発明の半導体装置に用いたコレクタトップＨＢＴの例の縦断面図である。
【図２】図２は、本発明の半導体装置を用いた半導体モジュールの例の平面図である。
【図３】図３は、図３に例示した半導体モジュールのＭＭＩＣ近傍の平面図である。
【図４】図４は、図３の平面図における線４４’での断面図である。
【図５】図５は、図３の平面図における線５５’での断面図である。
【図６】図６は、本発明の半導体装置を用いた半導体モジュールの例の断面図である
【図７】図７は、本発明の半導体装置に用いたコレクタトップＨＢＴの別な例の縦断面図である。
【図８】図８は、本発明の先端の細いバンプを有するコレクタトップＨＢＴの別な例の縦断面図である。
【図９】図９は、図８のＨＢＴをモジュール基板に搭載した状態を拡大して示す断面図である。
【図１０】図１０は、モジュール基板に凹凸がある場合を説明する半導体モジュールの断面図である。
【図１１】図１１は、半導体基板の裏面に電気部材が搭載された例を示す半導体モジュールの断面図である。
【図１２】図１２は、半導体基板の裏面に電気部材が搭載された例を示す本発明の半導体モジュールの断面図である。
【図１３】図１３は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１４】図１４は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１５】図１５は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１６】図１６は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１７】図１７は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１８】図１８は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図１９】図１９は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図２０】図２０は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図２１】図２１は、本発明に係るコレクタトップＨＢＴを有する半導体基板の製造工程順に示した断面図である。
【図２２】図２２は、電力増幅器の回路構成の例を示す図である。
【図２３】図２３は、これまでの半導体装置を想定した半導体モジュールの断面図である。
【図２４】図２４は、これまでの半導体装置を想定した別な半導体モジュールの断面図である。
【図２５】図２５は、図２４に例示した半導体装置の搭載方法を例示する断面図である。
【図２６】図２６は、エミッタトップＨＢＴを実装する場合のモジュール基板の概略平面図である。
【図２７】図２７はフェイスアップ実装とワイヤボンディング実装の併用構造の例を示す模式的断面図である。
【符号の説明】
【００７３】
１、１６０…モジュール基板、２…誘電体フィラー、３、３−１、３−２、３−３、３−４…導体層、４…ビアホール内側電極、５…半導体基板、６…サブエミッタ層、７…エミッタ層、８…ベース層、９…コレクタ層、１０…コレクタ電極、１１…ベース電極、１２、１３…層間絶縁膜、１５、１５−１、１５−２…ＭＭＩＣ表面配線、１６…１（或いは１６０）上の電極、１７…高抵抗領域、１００…ＭＭＩＣ、１３０…チップ部品、１３１…伝送線路、１４１、１４３、１４４、１４５、１４６…導体層兼バンプ電極、１１８…ベース入力、１１９…コレクタ出力、１９０、１９１、１１７…接地面、１２０、１７１…サーマルビア、１１２…バイアス線路、１４７…空バンプ、１５０、１１３…金属キャップ、１１４…エミッタビアホール、１１５…ベースビアホール、１１６…コレクタビアホール、１２１…能動素子、１１０、１１５…表面電極、１６０、１６１、１６２…モジュール基板、１８０…能動素子、１２０、１７１…裏面電極、１７０…能動素子、１８１…光素子。１０８、１１０、１１１、１１３…モジュール基板上電極、１９２…受動素子、２００…ＭＭＩＣ上のボンディングパッド電極、２０１…モジュール基板上のボンディングパッド電極、２０４…ワイヤ。
【図１】
2006114732.tif 000003
【図２】
2006114732.tif 000004
【図３】
2006114732.tif 000005
【図４】
2006114732.tif 000006
【図５】
2006114732.tif 000007
【図６】
2006114732.tif 000008
【図７】
2006114732.tif 000009
【図８】
2006114732.tif 000010
【図９】
2006114732.tif 000011
【図１０】
2006114732.tif 000012
【図１１】
2006114732.tif 000013
【図１２】
2006114732.tif 000014
【図１３】
2006114732.tif 000015
【図１４】
2006114732.tif 000016
【図１５】
2006114732.tif 000017
【図１６】
2006114732.tif 000018
【図１７】
2006114732.tif 000019
【図１８】
2006114732.tif 000020
【図１９】
2006114732.tif 000021
【図２０】
2006114732.tif 000022
【図２１】
2006114732.tif 000023
【図２２】
2006114732.tif 000024
【図２３】
2006114732.tif 000025
【図２４】
2006114732.tif 000026
【図２５】
2006114732.tif 000027
【図２６】
2006114732.tif 000028
【図２７】
2006114732.tif 000029