(57)【要約】【課題】絶縁膜−絶縁膜間等の界面における膜剥がれやクラック等による不良が生じない低誘電率膜を用いた半導体装置及びその製造方法を提供する。【解決手段】半導体基板１０１上の第１の絶縁膜１０２に第１の配線１０６を形成し、第１の絶縁膜１０２上に第２の絶縁膜１０７、第３の絶縁膜１０８、第４の絶縁膜１０９及び第５の絶縁膜１１０を順次堆積する。その後、第１の配線１０６上の第５の絶縁膜１１０から第２の絶縁膜１０７までを突き抜ける第１のスルーホール１１２と第１のスルーホール１１２につながる第２の配線溝１１４に第２の配線１１７を形成し、第５の絶縁膜１１０から第１の絶縁膜１０２までを突き抜ける第２のスルーホール１２０に第１の支柱１２３を形成する。【選択図】図１
2006114723.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された第１の絶縁膜と、前記第１の絶縁膜に形成された第１の配線溝に埋め込まれた第１の配線と、前記第１の絶縁膜の上に形成された第２の絶縁膜と、前記第２の絶縁膜に形成された第２の配線溝に埋め込まれた第２の配線とを有する半導体装置において、
前記第２の絶縁膜及び前記第１の絶縁膜を貫通して設けられた第１の支柱を有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の絶縁膜の上に形成された第３の絶縁膜と、前記第３の絶縁膜に形成された第３の配線溝に埋め込まれた第３の配線と、前記第３の絶縁膜及び前記第２の絶縁膜を貫通して設けられた第２の支柱とを有し、
前記第２の支柱は、少なくとも側面の一部が前記第１の支柱に接していることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の絶縁膜の上に形成された第３の絶縁膜と、
前記第３の絶縁膜に形成された第３の配線溝に埋め込まれた第３の配線と、
前記第３の絶縁膜の上に形成された第４の絶縁膜と、
前記第４の絶縁膜に形成された第４の配線溝に埋め込まれた第４の配線と、
前記第４の絶縁膜及び前記第３の絶縁膜を貫通して設けられた第３の支柱とを有し、
前記第３の支柱は、少なくとも底面の一部が前記第１の支柱に接していることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちいずれか１項に記載の半導体装置において、
前記第２の配線の底部には、前記第２の配線と一体化形成された第１の接続プラグを有し、
前記第１の接続プラグは、前記第１の配線に接続されていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１項に記載の半導体装置において、
前記第２の絶縁膜は、比誘電率が３．７よりも小さい低誘電率膜を有することを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記低誘電率膜は、炭素含有シリコン酸化膜であることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちいずれか１項に記載の半導体装置において、
前記第１の支柱は、バリアメタルと金属膜とからなることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第１の支柱は、前記第１の配線及び前記第２の配線のうち少なくとも一方に接続されていることを特徴とする半導体装置。
【請求項９】
請求項５又は６に記載の半導体装置において、
前記第１の支柱は、前記低誘電率膜よりも比誘電率が高い絶縁膜からなることを特徴とする半導体装置。
【請求項１０】
半導体基板の上に形成された第１の絶縁膜に第１の配線溝を形成する工程（ａ）と、
前記第１の配線溝に第１の配線を埋め込む工程（ｂ）と、
前記工程（ｂ）の後に、前記第１の絶縁膜の上に第２の絶縁膜を形成する工程（ｃ）と、
前記第２の絶縁膜に第２の配線溝を形成する工程（ｄ）と、
前記第２の配線溝に第２の配線を埋め込む工程（ｅ）と、
前記第２の絶縁膜及び前記第１の絶縁膜を貫通する支柱を形成する工程（ｆ）とを有することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記第２の絶縁膜は、比誘電率が３．７よりも小さい低誘電率膜を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、
前記低誘電率膜は、炭素含有シリコン酸化膜であることを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１０〜１２のうちいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｆ）は、前記第２の絶縁膜及び前記第１の絶縁膜を突き抜けるスルーホールを形成する工程（ｆ１）と、
前記スルーホールに金属膜からなる支柱を埋め込む工程（ｆ２）とを有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の半導体装置の製造方法において、
前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記スルーホールの形成を行い、
前記工程（ｅ）における前記第２の配線の形成と前記工程（ｆ２）における支柱の形成は、同一工程で同時に形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１１又は１２に記載の半導体装置の製造方法において、
前記工程（ｆ）は、前記第２の絶縁膜及び前記第１の絶縁膜を突き抜けるスルーホールを形成する工程（ｆ１）と、
前記スルーホールに前記低誘電率膜よりも比誘電率が高い絶縁膜を埋め込んで前記支柱を形成する工程（ｆ２）とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜に低誘電率膜を用いた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化とチップサイズの縮小化に伴い、配線の微細化及び多層配線化が進められている。これにより、配線間隔が狭小化し、配線の抵抗及び容量の増加による配線遅延が無視できない状況になってきている。このため、半導体集積回路の微細化を進める上で、配線間に生じる電気寄生容量を低減することが必要とされている。配線間の電気寄生容量を低減させるためには、層間絶縁膜の比誘電率または配線材の比抵抗を低減させることが必要である。
【０００３】
層間絶縁膜の比誘電率を低減させるために、シリコン酸化膜（比誘電率：４．２）からフッ素含有のシリコン酸化膜（比誘電率：３．７）への変更がなされてきている。特に、９０ｎｍデバイス以降では、フッ素含有シリコン酸化膜よりも更に比誘電率の小さい絶縁膜（以下、低誘電率膜という）が必要であり、低誘電率膜として、炭素含有のシリコン酸化膜や塗布系有機ポリマー等が使用されている（例えば、特許文献１及び特許文献２参照）。
【０００４】
図１１は、従来の低誘電率膜を用いた半導体装置を示す断面図である。
【０００５】
図１１に示すように、従来の低誘電率膜を用いた半導体装置は、トランジスタ等の素子が形成された半導体基板１の上に形成された絶縁膜２と、絶縁膜２に形成された配線溝（図示せず）に埋め込まれた第１のバリアメタル４及び第１の金属膜５からなる第１の配線６とから構成される第１の配線層５１を有している。また、第１の配線６を含む絶縁膜２の上に形成された第２の絶縁膜７と、第２の絶縁膜７の上に形成された第３の絶縁膜８と、第３の絶縁膜８の上に形成された低誘電率膜である第４の絶縁膜９と、第４の絶縁膜９の上に形成された低誘電率膜である第５の絶縁膜１０と、第１の配線６の上部の第５の絶縁膜１０及び第４の絶縁膜９に形成された配線溝（図示せず）に埋め込まれた第２のバリアメタル１５及び第２の金属膜１６からなる第２の配線１７と、第１の配線６と第２の配線１７とを電気的に接続するように第２の配線１７の底部に一体化形成された第１の接続プラグ１８とから構成される第２の配線層５２を有している。また、第２の配線１７を含む第５の絶縁膜１０上に形成された第６の絶縁膜１９と、第６の絶縁膜１９上に形成された第７の絶縁膜２０と、第７の絶縁膜２０上に形成された低誘電率膜である第８の絶縁膜２１と、第８の絶縁膜２１上に形成された低誘電率膜である第９の絶縁膜２２と、第２の配線１７の上部の第９の絶縁膜２２及び第８の絶縁膜２１に形成された配線溝（図示せず）に埋め込まれた第３のバリアメタル２７及び第３の金属膜２８からなる第３の配線２９と、第２の配線１７と第３の配線２９とを電気的に接続するように第３の配線２９の底部に一体化形成された第２の接続プラグ３０とから構成される第３の配線層５３を有している。
【０００６】
以下、従来の低誘電率膜を用いた半導体装置の製造方法について図面を用いて説明する。
【０００７】
図１２（ａ）〜図１３（ｃ）は、従来の低誘電率膜を用いた半導体装置の製造工程を示す断面図である。
【０００８】
まず、図１２（ａ）に示すように、トランジスタ等の半導体素子を形成した半導体基板１上に形成された第１の絶縁膜２に、フォトリソグラフィ法及びドライエッチング法により、第１の配線溝３を形成する。
【０００９】
次に、図１２（ｂ）に示すように、スパッタ法により、第１の絶縁膜２上に第１の配線溝３を埋めるように、銅拡散防止の第１のバリアメタル４となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第１の金属膜５となる銅（図示せず）を順次堆積する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｇ：化学的機械研磨）法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１の配線溝３の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１の配線溝３以外の部分に第１の絶縁膜２を露出させて、第１のバリアメタル４及び第１の金属膜５からなる第１の配線６を形成する。
【００１０】
次に、図１２（ｃ）に示すように、ＣＶＤ法により、第１の配線６を含む第１の絶縁膜２の上に第２の絶縁膜７及び第３の絶縁膜８を順次堆積する。
【００１１】
次に、図１２（ｄ）に示すように、ＣＶＤ法により、第３の絶縁膜８の上に第４の絶縁膜９を堆積する。ここで、第４の絶縁膜９としては低誘電率膜を用いる。その後、ＣＭＰ法により、第４の絶縁膜９を研磨して平坦化する。
【００１２】
次に、図１２（ｅ）に示すように、ＣＶＤ法により、平坦化した第４の絶縁膜９上に第５の絶縁膜１０を堆積する。ここで、第５の絶縁膜１０としては低誘電率膜を用いる。
【００１３】
次に、図１３（ａ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１０の上に、第１の配線６の上部に開口を持つフォトレジスト１１を形成する。次に、ドライエッチング法により、このフォトレジスト１１をマスクとして、第１の配線６の上部の第５の絶縁膜１０、第４の絶縁膜９、第３の絶縁膜８及び第２の絶縁膜７を除去し、スルーホール１２を形成する。その後、アッシングにより、フォトレジスト１１を除去する。
【００１４】
次に、図１３（ｂ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１０の上に、第１の配線６の上部にスルーホール１２より大きい開口を持つフォトレジスト１３を形成する。次に、ドライエッチング法により、このフォトレジスト１３をマスクとして、第１の配線６の上部の第５の絶縁膜１０及び第４の絶縁膜９の途中までを除去し、第２の配線溝１４を形成する。その後、アッシングにより、フォトレジスト１３を除去する。
【００１５】
次に、図１３（ｃ）に示すように、スパッタ法により、スルーホール１２及び第２の配線溝１４を埋めるように、銅拡散防止の第２のバリアメタル１５となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第２の金属膜１６となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、スルーホール１２及び第２の配線溝１４の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、スルーホール１２及び第２の配線溝１４以外の部分に第５の絶縁膜１０を露出させて、第２のバリアメタル１５及び第２の金属膜１６からなる第２の配線１７及び第１の接続プラグ１８を形成する。このとき、第１の配線６と、第２の配線１７とは第１の接続プラグ１８により電気的に接続されている。
【００１６】
以上の、図１２（ｃ）〜図１３（ｃ）の工程を繰り返すことにより、図１１に示すような低誘電率膜を用いた半導体装置が形成される。
【特許文献１】特開２００１−２７４２３９号公報
【特許文献２】特開２００３−３０３８８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の低誘電率膜を用いた半導体装置では、以下のような課題が発生する。低誘電率膜は、膜中に１〜１０ｎｍの空孔を有する多孔質膜であり、機械強度が従来のＴＥＯＳ膜に比べて１０分の１以下と低くなっている。そのため、従来の低誘電率膜を用いた半導体装置では、低誘電率膜である層間絶縁膜の間にキャップ膜となる第２の絶縁膜７やライナー膜となる第３の絶縁膜８を設けて絶縁膜の加工制御性を上げる構造が用いられている。ここで、ダマシン法により形成された半導体装置は、これらのライナー膜、層間絶縁膜及びキャップ膜が何層にも堆積されているものであって、絶縁膜−絶縁膜間の界面が多数存在している。そして、低誘電率膜は疎水性膜であり、ライナー膜は親水性膜であるため、低誘電率膜とライナー膜との界面は密着性が弱いものとなっている。さらに、低誘電率膜とライナー膜との界面の延長線上には、さらに密着性の弱い金属膜とライナー膜との界面が存在する。したがって、ＣＭＰ法により多層配線の上層を研磨する際、半導体装置の組立工程においてダイシングを行う際、測定試験においてプロービングを行う際に、図１４に示すように、スクライブライン形成領域若しくは配線形成領域において、配線縦方向及び横方向に負荷が加わり、垂直応力とせん断応力が発生し、低誘電率膜である第５の絶縁膜１０と第６の絶縁膜１９との界面や第２の配線１７と第６の絶縁膜１９との界面で膜剥がれが生じたり、第２の配線１７にクラックが生じたりする。この膜剥がれに金属膜が埋め込まれた場合には、配線間ショート等の配線接続不良が引き起こされることになり、クラックが生じた場合には非電通不良等が発生することになる。
【００１８】
本発明の目的は、絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面における膜剥がれやクラック等による不良が生じない低誘電率膜を用いた半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１９】
本発明における半導体装置は、半導体基板の上に形成された第１の絶縁膜と、第１の絶縁膜に形成された第１の配線溝に埋め込まれた第１の配線と、第１の絶縁膜の上に形成された第２の絶縁膜と、第２の絶縁膜に形成された第２の配線溝に埋め込まれた第２の配線とを有する半導体装置において、第２の絶縁膜及び第１の絶縁膜を貫通して設けられた第１の支柱を有する。
【００２０】
また、上記半導体装置は、第２の絶縁膜の上に形成された第３の絶縁膜と、第３の絶縁膜に形成された第３の配線溝に埋め込まれた第３の配線と、第３の絶縁膜及び第２の絶縁膜を貫通して設けられた第２の支柱とを有し、第２の支柱は、少なくとも側面の一部が第１の支柱に接している。
【００２１】
また、上記半導体装置は、第２の絶縁膜の上に形成された第３の絶縁膜と、第３の絶縁膜に形成された第３の配線溝に埋め込まれた第３の配線と、第３の絶縁膜の上に形成された第４の絶縁膜と、第４の絶縁膜に形成された第４の配線溝に埋め込まれた第４の配線と、第４の絶縁膜及び第３の絶縁膜を貫通して設けられた第３の支柱とを有し、第３の支柱は、少なくとも底面の一部が第１の支柱に接している。
【００２２】
本発明にかかる半導体装置によれば、多層配線のうち少なくとも２つの配線が形成されている絶縁膜を貫通して設けられた支柱を形成することができるため、絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することができる。
【００２３】
また、上記半導体装置は、第２の配線の底部には、第２の配線と一体化形成された第１の接続プラグを有し、第１の接続プラグは、第１の配線に接続されている。
【００２４】
また、上記半導体装置は、第２の絶縁膜は、比誘電率が３．７よりも小さい低誘電率膜を有する。
【００２５】
また、上記半導体装置は、低誘電率膜は、炭素含有シリコン酸化膜である。
【００２６】
また、上記半導体装置は、第１の支柱は、バリアメタルと金属膜とからなる。
【００２７】
また、上記半導体装置は、第１の支柱は、第１の配線及び第２の配線のうち少なくとも一方に接続されている。
【００２８】
また、上記半導体装置は、第１の支柱は、低誘電率膜よりも比誘電率が高い絶縁膜からなる。
【００２９】
また、本発明における半導体装置の製造方法は、半導体基板の上に形成された第１の絶縁膜に第１の配線溝を形成する工程（ａ）と、第１の配線溝に第１の配線を埋め込む工程（ｂ）と、工程（ｂ）の後に、第１の絶縁膜の上に第２の絶縁膜を形成する工程（ｃ）と、第２の絶縁膜に第２の配線溝を形成する工程（ｄ）と、第２の配線溝に第２の配線を埋め込む工程（ｅ）と、第２の絶縁膜及び第１の絶縁膜を貫通する支柱を形成する工程（ｆ）とを有する。
【００３０】
本発明にかかる半導体装置の製造方法によれば、多層配線のうち少なくとも２つの配線が形成されている絶縁膜を貫通して設けられた支柱を形成することができるため、絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することができる。
【００３１】
また、上記半導体装置の製造方法は、第２の絶縁膜は、比誘電率が３．７よりも小さい低誘電率膜を有する。
【００３２】
また、上記半導体装置の製造方法は、低誘電率膜は、炭素含有シリコン酸化膜である。
【００３３】
また、上記半導体装置の製造方法は、工程（ｆ）は、第２の絶縁膜及び第１の絶縁膜を突き抜けるスルーホールを形成する工程（ｆ１）と、スルーホールに金属膜からなる支柱を埋め込む工程（ｆ２）とを有する。
【００３４】
また、上記半導体装置の製造方法は、工程（ｄ）の後であって工程（ｅ）の前に、スルーホールの形成を行い、工程（ｅ）における第２の配線の形成と工程（ｆ２）における支柱の形成は、同一工程で同時に形成する。
【００３５】
本発明にかかる半導体装置の製造方法によれば、半導体基板に接続している配線と多層配線内に多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜からなる支柱とを同時に形成することができる。
【００３６】
また、上記半導体装置の製造方法は、工程（ｆ）は、第２の絶縁膜及び第１の絶縁膜を突き抜けるスルーホールを形成する工程（ｆ１）と、スルーホールに低誘電率膜よりも比誘電率が高い絶縁膜を埋め込んで支柱を形成する工程（ｆ２）とを有する。
【００３７】
本発明にかかる半導体装置の製造方法によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた支柱に絶縁膜が用いられているため、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた支柱に金属膜を用いる場合に比べて低誘電率化を図ることができる。
【発明の効果】
【００３８】
本発明の半導体装置及びその製造方法によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜又は絶縁膜からなる支柱を形成することができるため、絶縁膜−絶縁膜間の界面及び絶縁膜−金属膜間の界面の膜剥がれやクラック発生を防止することが可能となり、配線間ショートや非電通不良等の配線接続不良の発生を抑制することができる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００４０】
（第１の実施形態）
第１の実施形態として、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた支柱として金属膜を用いた場合について説明する。図１は、本実施形態における半導体装置を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００４１】
配線形成領域Ｒｌｏｇｉｃには、トランジスタ等の素子が形成された半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２に形成された配線溝（図示せず）に埋め込まれた第１のバリアメタル１０４及び第１の金属膜１０５からなる第１の配線１０６とから構成される第１の配線層５０１を有している。また、第１の配線１０６を含む第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第１の配線１０６の上部の第５の絶縁膜１１０及び第４の絶縁膜１０９に形成された配線溝（図示せず）に埋め込まれた第２のバリアメタル１１５及び第２の金属膜１１６からなる第２の配線１１７と、第１の配線１０６と第２の配線１１７とを電気的に接続するように第２の配線１１７の底部に一体化形成された第１の接続プラグ１１８とから構成される第２の配線層５０２を有している。また、第２の配線１１７を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第２の配線１１７上の上部の第９の絶縁膜１２７及び第８の絶縁膜１２６に形成された配線溝（図示せず）に埋め込まれた第４のバリアメタル１２８及び第４の金属膜１２９からなる第３の配線１３０と、第２の配線１１７と第３の配線１３０とを電気的に接続するように第３の配線１３０の底部に一体化形成された第２の接続プラグ１３１とから構成される第３の配線層５０３を有している。
【００４２】
スクライブライン領域Ｓｃｒｉｂｅには、半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８、第２の絶縁膜１０７及び第１の絶縁膜１０２、すなわち、第２の配線層５０２及び第１の配線層５０１の絶縁膜を突き抜けるように形成されたスルーホール（図示せず）に埋め込まれた第３のバリアメタル１２１及び第３の金属膜１２２からなる第１の支柱１２３と、第１の支柱１２３を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第９の絶縁膜１２７、第８の絶縁膜１２６、第７の絶縁膜１２５、第６の絶縁膜１２４、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８及び第２の絶縁膜１０７、すなわち、第３の配線層５０３及び第２の配線層５０２の絶縁膜を突き抜けるスルーホール（図示せず）に埋め込まれた第５のバリアメタル１３２及び第５の金属膜１３３からなる第２の支柱１３４とを有している。
【００４３】
なお、本実施形態は、第１の支柱１２３及び第２の支柱１３４は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第１の支柱１２３及び第２の支柱１３４は、各配線層に少なくとも一つ貫いていればよい。また、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱１２３及び第２の支柱１３４を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。さらに、本実施形態においては、第１の支柱１２３及び第２の支柱１３４は、第１の配線１０６、第２の配線１１７及び第３の配線１３０のいずれにも電気的に接続されていないが、各配線間を接続する接続配線として用いてもよい。例えば、第１の支柱１２３の下部と第１の配線１０６を接続し、第１の支柱１２３の上部と第２の配線１１７とを接続することにより、第１の接続プラグ１１８を形成しなくても第１の配線１０６と第２の配線１１７とを電気的に配線することができる。
【００４４】
本実施形態によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜からなる支柱を有するため、脆弱な低誘電率膜を含む絶縁膜の積層を有する半導体装置を補強することができ、上層のＣＭＰの際に発生する垂直応力・せん断応力による下層の絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することが可能となる。したがって、配線間ショート等の配線接続不良を抑制することができる。
【００４５】
（第１の実施形態に係る第１の半導体装置の製造方法）
本発明の第１の実施形態に係る第１の半導体装置の製造方法について説明する。図２（ａ）〜図３（ｅ）は、本発明の第１の実施形態に係る第１の半導体装置の製造工程を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００４６】
まず、図２（ａ）に示すように、配線形成領域Ｒｌｏｇｉｃにおいて、トランジスタ等の半導体素子を形成した半導体基板１０１上に形成された第１の絶縁膜１０２に、フォトリソグラフィ法及びドライエッチング法により、第１の配線溝１０３を形成する。
【００４７】
次に、図２（ｂ）に示すように、スパッタ法により、第１の絶縁膜１０２上に第１の配線溝１０３を埋めるように、銅拡散防止の第１のバリアメタル１０４となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第１の金属膜１０５となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１の配線溝１０３の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１の配線溝１０３以外の部分に第１の絶縁膜１０２を露出させて、第１のバリアメタル１０４及び第１の金属膜１０５からなる第１の配線１０６を形成する。
【００４８】
次に、図２（ｃ）に示すように、ＣＶＤ法により、第１の配線１０６を含む第１の絶縁膜１０２の上に、例えば、厚さ３０ｎｍの第２の絶縁膜１０７及び厚さ３０ｎｍの第３の絶縁膜１０８を順次堆積する。ここで、例えば、第２の絶縁膜１０７としては、シリコン窒化炭化膜を用いて、第３の絶縁膜１０８としては、シリコン酸化炭化膜を用いる。
【００４９】
次に、図２（ｄ）に示すように、ＣＶＤ法により、第３の絶縁膜１０８の上に、例えば、厚さ６００ｎｍの第４の絶縁膜１０９を堆積する。ここで、例えば、第４の絶縁膜１０９としては、低誘電率膜である炭素含有シリコン酸化膜を用いる。その後、ＣＭＰ法により、第４の絶縁膜１０９を厚さ１００ｎｍ程研磨して平坦化する。
【００５０】
次に、図２（ｅ）に示すように、ＣＶＤ法により、平坦化した第４の絶縁膜１０９上に、例えば、厚さ５０ｎｍの第５の絶縁膜１１０を堆積する。ここで、例えば、第５の絶縁膜１１０としては、低誘電率膜であるシリコン酸化膜を用いる。
【００５１】
次に、図３（ａ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１１０の上に、第１の配線１０６の上部に開口を持つフォトレジスト１１１を形成する。次に、ドライエッチング法により、このフォトレジスト１１１をマスクとして、第１の配線１０６の上部の第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８及び第２の絶縁膜１０７を除去し、第１のスルーホール１１２を形成する。その後、アッシングにより、フォトレジスト１１１を除去する。
【００５２】
次に、図３（ｂ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１１０の上に、第１の配線１０６の上部に第１のスルーホール１１２より幅の大きい開口を持つフォトレジスト１１３を形成する。次に、ドライエッチング法により、このフォトレジスト１１３をマスクとして、第１の配線１０６の上部の第５の絶縁膜１１０及び第４の絶縁膜１０９の厚さ２５０ｎｍ程を除去し、第２の配線溝１１４を形成する。その後、アッシングにより、フォトレジスト１１３を除去する。
【００５３】
次に、図３（ｃ）に示すように、スパッタ法により、第１のスルーホール１１２及び第２の配線溝１１４を埋めるように、銅拡散防止の第２のバリアメタル１１５となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第２の金属膜１１６となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１のスルーホール１１２及び第２の配線溝１１４の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１のスルーホール１１２及び第２の配線溝１１４以外の部分に第５の絶縁膜１１０を露出させて、第２のバリアメタル１１５及び第２の金属膜１１６からなる第２の配線１１７及び第１の接続プラグ１１８を形成する。このとき、第１の配線１０６と、第２の配線１１７とは第１の接続プラグ１１８により電気的に接続されている。
【００５４】
次に、図３（ｄ）に示すように、スクライブライン領域Ｓｃｒｉｂｅにおいて、フォトリソグラフィ法により、第２の配線１１７を含む第５の絶縁膜１１０の上に、第１のスルーホール１１２と同じかそれ以上の幅の開口を持つフォトレジスト１１９を形成する。次に、ドライエッチング法により、このフォトレジスト１１９をマスクとして、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８、第２の絶縁膜１０７及び第１の絶縁膜１０２を除去し、第２のスルーホール１２０を形成する。その後、アッシングにより、フォトレジスト１１９を除去する。
【００５５】
次に、図３（ｅ）に示すように、スパッタ法により、第２のスルーホール１２０を埋めるように、銅拡散防止の第３のバリアメタル１２１となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第３の金属膜１２２となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第２のスルーホール１２０の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第２のスルーホール１２０以外の部分に第５の絶縁膜１１０を露出させて、第３のバリアメタル１２１及び第３の金属膜１２２からなる第１の支柱１２３を形成する。
【００５６】
以上の、図２（ｃ）〜図３（ｅ）の工程を繰り返すことにより、図１に示すような低誘電率膜を用いた半導体装置が形成される。なお、第２のスルーホール１２０及び第１の支柱１２３は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第２のスルーホール１２０及び第１の支柱１２３は、各配線層に少なくとも一つ貫いていればよい。また、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱１２３を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。
【００５７】
本実施形態の第１の半導体装置の製造方法によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜からなる支柱を形成することができるため、脆弱な低誘電率膜を含む絶縁膜の積層を有する半導体装置を補強することができ、上層のＣＭＰの際に発生する垂直応力・せん断応力による下層の絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することが可能となる。そのため、配線間ショート等の配線接続不良を抑制することができる。
【００５８】
（第１の実施形態に係る第２の半導体装置の製造方法）
本発明の第１の実施形態に係る第２の半導体装置の製造方法について説明する。図４（ａ）〜図５（ｄ）は、本発明の第１の実施形態に係る第２の半導体装置の製造工程を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００５９】
まず、図４（ａ）に示すように、配線形成領域Ｒｌｏｇｉｃにおいて、トランジスタ等の半導体素子を形成した半導体基板１０１上に形成された第１の絶縁膜１０２に、フォトリソグラフィ法及びドライエッチング法により、第１の配線溝１０３を形成する。
【００６０】
次に、図４（ｂ）に示すように、スパッタ法により、第１の絶縁膜１０２上に第１の配線溝１０３を埋めるように、銅拡散防止の第１のバリアメタル１０４となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第１の金属膜１０５となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１の配線溝１０３の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１の配線溝１０３以外の部分に第１の絶縁膜１０２を露出させて、第１のバリアメタル１０４及び第１の金属膜１０５からなる第１の配線１０６を形成する。
【００６１】
次に、図４（ｃ）に示すように、ＣＶＤ法により、第１の配線１０６を含む第１の絶縁膜１０２の上に、例えば、厚さ３０ｎｍの第２の絶縁膜１０７及び厚さ３０ｎｍの第３の絶縁膜１０８を順次堆積する。ここで、例えば、第２の絶縁膜１０７としては、シリコン窒化炭化膜を用いて、第３の絶縁膜１０８としては、シリコン酸化炭化膜を用いる。
【００６２】
次に、図４（ｄ）に示すように、ＣＶＤ法により、第３の絶縁膜１０８の上に、例えば、厚さ６００ｎｍの第４の絶縁膜１０９を堆積する。ここで、例えば、第４の絶縁膜１０９としては、低誘電率膜である炭素含有シリコン酸化膜を用いる。その後、ＣＭＰ法により、第４の絶縁膜１０９を厚さ１００ｎｍ程研磨して平坦化する。
【００６３】
次に、図４（ｅ）に示すように、ＣＶＤ法により、平坦化した第４の絶縁膜１０９上に、例えば、厚さ５０ｎｍの第５の絶縁膜１１０を堆積する。ここで、例えば、第５の絶縁膜１１０としては、低誘電率膜であるシリコン酸化膜を用いる。
【００６４】
次に、図５（ａ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１１０の上に、第１の配線１０６の上部に開口を持つフォトレジスト１１１を形成する。次に、ドライエッチング法により、このフォトレジスト１１１をマスクとして、第１の配線１０６の上部の第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８及び第２の絶縁膜１０７を除去し、第１のスルーホール１１２を形成する。その後、アッシングにより、フォトレジスト１１１を除去する。
【００６５】
次に、図５（ｂ）に示すように、フォトリソグラフィ法により、第５の絶縁膜１１０の上に、第１の配線１０６の上部に第１のスルーホール１１２より幅の大きい開口を持つフォトレジスト１１３を形成する。次に、ドライエッチング法により、このフォトレジスト１１３をマスクとして、第１の配線１０６の上部の第５の絶縁膜１１０及び第４の絶縁膜１０９の厚さ２５０ｎｍ程を除去し、第２の配線溝１１４を形成する。その後、アッシングにより、フォトレジスト１１３を除去する。
【００６６】
次に、図５（ｃ）に示すように、スクライブライン領域Ｓｃｒｉｂｅにおいて、フォトリソグラフィ法により、第２の配線溝１１４を含む第５の絶縁膜１１０の上に、第１のスルーホール１１２と同じかそれ以上の幅の開口を持つフォトレジスト１１９を形成する。次に、ドライエッチング法により、このフォトレジスト１１９をマスクとして、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８、第２の絶縁膜１０７及び第１の絶縁膜１０２を除去し、第２のスルーホール１２０を形成する。その後、アッシングにより、フォトレジスト１１９を除去する。
【００６７】
次に、図５（ｄ）に示すように、スパッタ法により、第１のスルーホール１１２、第２の配線溝１１４及び第２のスルーホール１２０を埋めるように、銅拡散防止の第２のバリアメタル１１５、第３のバリアメタル１２１となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第２の金属膜１１６及び第３の金属膜１２２となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１のスルーホール１１２、第２の配線溝１１４及び第２のスルーホール１２０の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１のスルーホール１１２、第２の配線溝１１４及び第２のスルーホール１２０以外の部分に第５の絶縁膜１１０を露出させて、第２のバリアメタル１１５及び第２の金属膜１１６からなる第２の配線１１７及び第１の接続プラグ１１８と、第３のバリアメタル１２１及び第３の金属膜１２２からなる第１の支柱１２３を形成する。
【００６８】
以上の、図４（ｃ）〜図５（ｄ）の工程を繰り返すことにより、図３に示すような低誘電率膜を用いた半導体装置が形成される。なお、第２のスルーホール１２０及び第１の支柱１２３は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第２のスルーホール１２０及び第１の支柱１２３は、各配線層に少なくとも一つ貫いていればよい。また、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱１２３を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。また、図５（ｂ）に示された第２の配線溝１１４を形成する工程と図５（ｃ）に示された第２のスルーホール１２０を形成する工程は順序が入れ替わっても構わない。
【００６９】
本実施形態の第２の半導体装置の製造方法によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜からなる支柱を形成することができるため、脆弱な低誘電率膜を含む絶縁膜の積層を有する半導体装置を補強することができ、上層のＣＭＰの際に発生する垂直応力・せん断応力による下層の絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することが可能となる。そのため、配線間ショート等の配線接続不良を抑制することができる。また、本実施形態の第２の半導体装置の製造方法によれば、半導体基板に接続している配線と多層配線内に多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた金属膜からなる支柱とを同時に形成することができるため、本実施形態の第１の製造方法に比べて工程数が削減できる。
【００７０】
（第１の実施形態の変形例１）
第１の実施形態の変形例１として、配線溝を２つ以上貫く複数の支柱が配線層に対して垂直方向で接する場合について説明する。図６は、本実施形態の変形例１における半導体装置を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００７１】
配線形成領域Ｒｌｏｇｉｃには、トランジスタ等の素子が形成された半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２に形成された配線溝（図示せず）に埋め込まれた第１のバリアメタル１０４及び第１の金属膜１０５からなる第１の配線１０６とから構成される第１の配線層５０１を有している。また、第１の配線１０６を含む第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第１の配線１０６の上部の第５の絶縁膜１１０及び第４の絶縁膜１０９に形成された配線溝（図示せず）に埋め込まれた第２のバリアメタル１１５及び第２の金属膜１１６からなる第２の配線１１７と、第１の配線１０６と第２の配線１１７とを電気的に接続するように第２の配線１１７の底部に一体化形成された第１の接続プラグ１１８とから構成される第２の配線層５０２を有している。また、第２の配線１１７を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第２の配線１１７上の上部の第９の絶縁膜１２７及び第８の絶縁膜１２６に形成された配線溝（図示せず）に埋め込まれた第４のバリアメタル１２８及び第４の金属膜１２９からなる第３の配線１３０と、第２の配線１１７と第３の配線１３０とを電気的に接続するように第３の配線１３０の底部に一体化形成された第２の接続プラグ１３１とから構成される第３の配線層５０３を有している。
【００７２】
スクライブライン領域Ｓｃｒｉｂｅには、半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８、第２の絶縁膜１０７及び第１の絶縁膜１０２、すなわち、第２の配線層５０２及び第１の配線層５０１が形成されている絶縁膜を突き抜けるように形成されたスルーホール（図示せず）に埋め込まれた第３のバリアメタル１２１及び第３の金属膜１２２からなる第１の支柱１２３と、第１の支柱１２３を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第９の絶縁膜１２７、第８の絶縁膜１２６、第７の絶縁膜１２５、第６の絶縁膜１２４、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８及び第２の絶縁膜１０７、すなわち、第３の配線層５０３及び第２の配線層５０２が形成されている絶縁膜を突き抜け、第１の支柱１２３と隣り合うように形成されたスルーホール（図示せず）に埋め込まれた第５のバリアメタル１３２及び第５の金属膜１３３からなる第２の支柱１３４とを有している。
【００７３】
ここで、本実施形態の変形例１の半導体装置は、第１の支柱１２３と第２の支柱１３４とが配線層に対して垂直方向で接しているところ、すなわち、第２の配線層５０２において、第２の支柱１３４の少なくとも側面の一部が第１の支柱１２３に接しているところに特徴を有する。これにより、ダイシングの前後で発生する水分や汚染物質がチップ内部に侵入することを防ぐことができるため、シールリングとしての効果ももたすことができる。
【００７４】
なお、本実施形態の変形例１の製造方法は、基本的に本実施形態の図２（ａ）〜図３（ｅ）もしくは図４（ａ）〜図５（ｄ）に示す製造方法と同じであるため、説明を省略する。また、本実施形態は、第１の支柱１２３及び第２の支柱１３４は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第１の支柱１２３及び第２の支柱１３４は、各配線層に少なくとも一つ貫いていればよい。また、本実施形態の変形例１は、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱１２３及び第２の支柱１３４を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。
【００７５】
（第１の実施形態の変形例２）
第１の実施形態の変形例２として、配線溝を２つ以上貫く複数の支柱が配線層に対して水平方向で接する場合について説明する。図７は、本実施形態の変形例２における半導体装置を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００７６】
配線形成領域Ｒｌｏｇｉｃには、トランジスタ等の素子が形成された半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２に形成された配線溝（図示せず）に埋め込まれた第１のバリアメタル１０４及び第１の金属膜１０５からなる第１の配線１０６とから構成される第１の配線層５０１を有している。また、第１の配線１０６を含む第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第１の配線１０６の上部の第５の絶縁膜１１０及び第４の絶縁膜１０９に形成された配線溝（図示せず）に埋め込まれた第２のバリアメタル１１５及び第２の金属膜１１６からなる第２の配線１１７と、第１の配線１０６と第２の配線１１７とを電気的に接続するように第２の配線１１７の底部に一体化形成された第１の接続プラグ１１８とから構成される第２の配線層５０２を有している。また、第２の配線１１７を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第２の配線１１７上の上部の第９の絶縁膜１２７及び第８の絶縁膜１２６に形成された配線溝（図示せず）に埋め込まれた第４のバリアメタル１２８及び第４の金属膜１２９からなる第３の配線１３０と、第２の配線１１７と第３の配線１３０とを電気的に接続するように第３の配線１３０の底部に一体化形成された第２の接続プラグ１３１から構成される第３の配線層５０３を有している。また、第３の配線１３０を含む第９の絶縁膜１２７の上に形成された第１０の絶縁膜１３５と、第１０の絶縁膜１３５の上に形成された第１１の絶縁膜１３６と、第１１の絶縁膜１３６の上に形成された低誘電率膜である第１２の絶縁膜１３７と、第１２の絶縁膜１３７の上に形成された低誘電率膜である第１３の絶縁膜１３８と、第３の配線１３０の上部の第１３の絶縁膜１３８及び第１２の絶縁膜１３７に形成された配線溝（図示せず）に埋め込まれた第６のバリアメタル１３９及び第６の金属膜１４０からなる第４の配線１４１と、第３の配線１３０と第４の配線１４１とを電気的に接続するように第４の配線１４１の底部に一体化形成された第３の接続プラグ１４２とから構成される第４の配線層５０４を有している。
【００７７】
スクライブライン領域Ｓｃｒｉｂｅには、半導体基板１０１の上に形成された第１の絶縁膜１０２と、第１の絶縁膜１０２の上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上に形成された第３の絶縁膜１０８と、第３の絶縁膜１０８の上に形成された低誘電率膜である第４の絶縁膜１０９と、第４の絶縁膜１０９の上に形成された低誘電率膜である第５の絶縁膜１１０と、第５の絶縁膜１１０、第４の絶縁膜１０９、第３の絶縁膜１０８、第２の絶縁膜１０７及び第１の絶縁膜１０２、すなわち、第２の配線層５０２及び第１の配線層５０１が形成されている絶縁膜を突き抜けるように形成されたスルーホール（図示せず）に埋め込まれた第３のバリアメタル１２１及び第３の金属膜１２２からなる第１の支柱１２３と、第１の支柱１２３を含む第５の絶縁膜１１０の上に形成された第６の絶縁膜１２４と、第６の絶縁膜１２４の上に形成された第７の絶縁膜１２５と、第７の絶縁膜１２５の上に形成された低誘電率膜である第８の絶縁膜１２６と、第８の絶縁膜１２６の上に形成された低誘電率膜である第９の絶縁膜１２７と、第９の絶縁膜１２７の上に形成された第１０の絶縁膜１３５と、第１０の絶縁膜１３５の上に形成された第１１の絶縁膜１３６と、第１１の絶縁膜１３６の上に形成された低誘電率膜である第１２の絶縁膜１３７と、第１２の絶縁膜１３７の上に形成された低誘電率膜である第１３の絶縁膜１３８と、第１３の絶縁膜１３８、第１２の絶縁膜１３７、第１１の絶縁膜１３６、第１０の絶縁膜１３５、第９の絶縁膜１２７、第８の絶縁膜１２６、第７の絶縁膜１２５及び第６の絶縁膜１２４、すなわち、第４の配線層５０４及び第３の配線層５０３が形成されている絶縁膜を突き抜け、第１の支柱１２３に連なるように形成されたスルーホール（図示せず）に埋め込まれた第７のバリアメタル１４３及び第７の金属膜１４４からなる第３の支柱１４５とを有している。
【００７８】
ここで、本実施形態の変形例２の半導体装置は、第１の支柱１２３と第３の支柱１４５とが配線層に対して水平方向で接しているところ、すなわち、第３の支柱１４５の少なくとも底面の一部が第１の支柱１２３に接しているところに特徴を有する。これにより、ダイシングの前後で発生する水分や汚染物質がチップ内部に侵入することを防ぐことができるため、シールリングとしての効果ももたすことができる。
【００７９】
なお、本実施形態の変形例２の製造方法は、基本的に本実施形態の図２（ａ）〜図３（ｅ）もしくは図４（ａ）〜図５（ｄ）に示す製造方法と同じであるため、説明を省略する。また、第１の支柱１２３及び第３の支柱１４５は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第１の支柱１２３及び第３の支柱１４５は、各配線層に少なくとも一つ貫いていればよい。また、本実施形態の変形例２は、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱１２３及び第３の支柱１４５を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。
【００８０】
（第２の実施形態）
第２の実施形態として、配線溝を２つ以上貫く支柱として絶縁膜を用いた場合について説明する。図８は、本実施形態における半導体装置を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００８１】
配線形成領域Ｒｌｏｇｉｃには、トランジスタ等の素子が形成された半導体基板２０１の上に形成された第１の絶縁膜２０２と、第１の絶縁膜２０２に形成された配線溝（図示せず）に埋め込まれた第１のバリアメタル２０４及び第１の金属膜２０５からなる第１の配線２０６とから構成される第１の配線層５０１を有している。また、第１の配線２０６を含む第１の絶縁膜２０２の上に形成された第２の絶縁膜２０７と、第２の絶縁膜２０７の上に形成された第３の絶縁膜２０８と、第３の絶縁膜２０８の上に形成された低誘電率膜である第４の絶縁膜２０９と、第４の絶縁膜２０９の上に形成された低誘電率膜である第５の絶縁膜２１０と、第１の配線２０６の上部の第５の絶縁膜２１０及び第４の絶縁膜２０９に形成された配線溝（図示せず）に埋め込まれた第２のバリアメタル２１５及び第２の金属膜２１６からなる第２の配線２１７と、第１の配線２０６と第２の配線２１７とを電気的に接続するように第２の配線２１７の底部に一体化形成された第１の接続プラグ２１８とから構成される第２の配線層５０２を有している。また、第２の配線２１７を含む第５の絶縁膜２１０の上に形成された第７の絶縁膜２２３と、第７の絶縁膜２２３の上に形成された第８の絶縁膜２２４と、第８の絶縁膜２２４の上に形成された低誘電率膜である第９の絶縁膜２２５と、第９の絶縁膜２２５の上に形成された低誘電率膜である第１０の絶縁膜２２６と、第２の配線２１７上の上部の第１０の絶縁膜２２６及び第９の絶縁膜２２５に形成された配線溝（図示せず）に埋め込まれた第３のバリアメタル２２７及び第３の金属膜２２８からなる第３の配線２２９と、第２の配線２１７と第３の配線２２９とを電気的に接続するように第３の配線２２９の底部に一体化形成された第２の接続プラグ２３０とから構成される第３の配線層５０３を有している。
【００８２】
スクライブライン領域Ｓｃｒｉｂｅには、半導体基板２０１の上に形成された第１の絶縁膜２０２と、第１の絶縁膜２０２の上に形成された第２の絶縁膜２０７と、第２の絶縁膜２０７の上に形成された第３の絶縁膜２０８と、第３の絶縁膜２０８の上に形成された低誘電率膜である第４の絶縁膜２０９と、第４の絶縁膜２０９の上に形成された低誘電率膜である第５の絶縁膜２１０と、第５の絶縁膜２１０、第４の絶縁膜２０９、第３の絶縁膜２０８、第２の絶縁膜２０７及び第１の絶縁膜２０２、すなわち、第２の配線層５０２及び第１の配線層５０１が形成されている絶縁膜を突き抜けるように形成されたスルーホール（図示せず）に埋め込まれた、第４の絶縁膜２０９よりも比誘電率が高い第６の絶縁膜２２１からなる第１の支柱２２２と、第１の支柱２２２を含む第５の絶縁膜２１０の上に形成された第７の絶縁膜２２３と、第７の絶縁膜２２３の上に形成された第８の絶縁膜２２４と、第８の絶縁膜２２４の上に形成された低誘電率膜である第９の絶縁膜２２５と、第９の絶縁膜２２５の上に形成された低誘電率膜である第１０の絶縁膜２２６と、第１０の絶縁膜２２６、第９の絶縁膜２２５、第８の絶縁膜２２４、第７の絶縁膜２２３、第５の絶縁膜２１０、第４の絶縁膜２０９、第３の絶縁膜２０８及び第２の絶縁膜２０７、すなわち、第３の配線層５０３及び第２の配線層５０２が形成されている絶縁膜を突き抜けるように形成されたスルーホール（図示せず）に埋め込まれた、第４の絶縁膜２０９及び第９の絶縁膜２２５よりも比誘電率が高い第１１の絶縁膜２３１からなる第２の支柱２３２とを有している。
【００８３】
ここで、本実施形態の半導体装置は、第６の絶縁膜２２１の比誘電率が低誘電率膜である第４の絶縁膜２０９及び第５の絶縁膜２１０の比誘電率よりも高く、第１１の絶縁膜２３１の比誘電率が低誘電率膜である第４の絶縁膜２０９、第５の絶縁膜２１０、第９の絶縁膜２２５及び第１０の絶縁膜２２６の比誘電率よりも高いところに特徴を有する。これにより、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた絶縁膜からなる支柱を有するため、脆弱な低誘電率膜を含む絶縁膜の積層を有する半導体装置を補強することができ、上層のＣＭＰの際に発生する垂直応力・せん断応力による下層の絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することが可能となる。したがって、配線間ショート等の配線接続不良を抑制することができる。
【００８４】
なお、本実施形態は、第１の支柱２２２及び第２の支柱２３２は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第１の支柱２２２及び第２の支柱２３２は、各配線層に少なくとも一つ貫いていればよい。また、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱２２２及び第２の支柱２３２を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。
【００８５】
（第２の実施形態に係る半導体装置の製造方法）
本発明の第２の実施形態に係る半導体装置の製造方法について説明する。図９（ａ）〜図１０（ｅ）は、本発明の第２の実施形態に係る半導体装置の第１の製造工程を示す断面図である。図中において、右側は配線形成領域Ｒｌｏｇｉｃを示し、左側はスクライブライン領域Ｓｃｒｉｂｅを示している。
【００８６】
まず、図９（ａ）に示すように、配線形成領域Ｒｌｏｇｉｃにおいて、トランジスタ等の半導体素子を形成した半導体基板２０１上に形成された第１の絶縁膜２０２に、フォトリソグラフィ法及びドライエッチング法により、第１の配線溝２０３を形成する。
【００８７】
次に、図９（ｂ）に示すように、スパッタ法により、第１の絶縁膜２０２上に第１の配線溝２０３を埋めるように、銅拡散防止の第１のバリアメタル２０４となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第１の金属膜２０５となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１の配線溝２０３の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１の配線溝２０３以外の部分に第１の絶縁膜２０２を露出させて、第１のバリアメタル２０４及び第１の金属膜２０５からなる第１の配線２０６を形成する。
【００８８】
次に、図９（ｃ）に示すように、ＣＶＤ法により、第１の配線２０６を含む第１の絶縁膜２０２の上に、例えば、厚さ３０ｎｍの第２の絶縁膜２０７及び厚さ３０ｎｍの第３の絶縁膜２０８を順次堆積する。ここで、例えば、第２の絶縁膜２０７としては、シリコン窒化炭化膜を用いて、第３の絶縁膜２０８としては、シリコン酸化炭化膜を用いる。
【００８９】
次に、図９（ｄ）に示すように、ＣＶＤ法により、第３の絶縁膜２０８の上に、例えば、厚さ６００ｎｍの第４の絶縁膜２０９を堆積する。ここで、例えば、第４の絶縁膜２０９としては、低誘電率膜である炭素含有シリコン酸化膜を用いる。その後、ＣＭＰ法により、第４の絶縁膜２０９を厚さ１００ｎｍ程研磨して平坦化する。
【００９０】
次に、図９（ｅ）に示すように、ＣＶＤ法により、平坦化した第４の絶縁膜２０９上に、例えば、厚さ５０ｎｍの第５の絶縁膜２１０を堆積する。ここで、例えば、第５の絶縁膜２１０としては、低誘電率膜であるシリコン酸化膜を用いる。
【００９１】
次に、図１０（ａ）に示すように、フォトリソグラフィ法により、第５の絶縁膜２１０の上に、第１の配線２０６の上部に開口を持つフォトレジスト２１１を形成する。次に、ドライエッチング法により、このフォトレジスト２１１をマスクとして、第１の配線２０６の上部の第５の絶縁膜２１０、第４の絶縁膜２０９、第３の絶縁膜２０８及び第２の絶縁膜２０７を除去し、第１のスルーホール２１２を形成する。その後、アッシングにより、フォトレジスト２１１を除去する。
【００９２】
次に、図１０（ｂ）に示すように、フォトリソグラフィ法により、第５の絶縁膜２１０の上に、第１の配線２０６の上部に第１のスルーホール２１２より幅の大きい開口を持つフォトレジスト２１３を形成する。次に、ドライエッチング法により、このフォトレジスト２１３をマスクとして、第１の配線２０６の上部の第５の絶縁膜２１０及び第４の絶縁膜２０９の厚さ２５０ｎｍ程を除去し、第２の配線溝２１４を形成する。その後、アッシングにより、フォトレジスト２１３を除去する。
【００９３】
次に、図１０（ｃ）に示すように、スパッタ法により、第１のスルーホール２１２及び第２の配線溝２１４を埋めるように、銅拡散防止の第２のバリアメタル２１５となるタンタルナイトライド／タンタルの積層膜（図示せず）及び第２の金属膜２１６となる銅（図示せず）を順次堆積する。その後、ＣＭＰ法により、銅及びタンタルナイトライド／タンタルの積層膜を研磨し、第１のスルーホール２１２及び第２の配線溝２１４の中に銅及びタンタルナイトライド／タンタルの積層膜を残し、第１のスルーホール２１２及び第２の配線溝２１４以外の部分に第５の絶縁膜２１０を露出させて、第２のバリアメタル２１５及び第２の金属膜２１６からなる第２の配線２１７及び第１の接続プラグ２１８を形成する。このとき、第１の配線２０６と、第２の配線２１７とは第１の接続プラグ２１８により電気的に接続されている。
【００９４】
次に、図１０（ｄ）に示すように、スクライブライン領域Ｓｃｒｉｂｅにおいて、フォトリソグラフィ法により、第２の配線２１７を含む第５の絶縁膜２１０の上に、第１のスルーホール２１２と同じかそれ以上の幅の開口を持つフォトレジスト２１９を形成する。次に、ドライエッチング法により、このフォトレジスト２１９をマスクとして、第５の絶縁膜２１０、第４の絶縁膜２０９、第３の絶縁膜２０８、第２の絶縁膜２０７及び第１の絶縁膜２０２を除去し、第２のスルーホール２２０を形成する。その後、アッシングにより、フォトレジスト２１９を除去する。
【００９５】
次に、図１０（ｅ）に示すように、ＣＶＤ法により、第２のスルーホール２２０を埋めるように、第６の絶縁膜２２１を堆積する。ここで、第６の絶縁膜２２１としては、低誘電率膜である第４の絶縁膜２０９や第５の絶縁膜２１０よりも比誘電率の高いシリコン酸化膜系の絶縁膜、例えば、ＴＥＯＳ膜（比誘電率：４．２）やＦＳＧ膜（比誘電率：３．７）を用いる。その後、ＣＭＰ法により、第６の絶縁膜２２１を研磨し、第２のスルーホール２２０の中に第６の絶縁膜２２１を残し、第２のスルーホール２２０以外の部分に第５の絶縁膜２１０を露出させて、第６の絶縁膜２２１からなる支柱２２２を形成する。
【００９６】
以上の、図９（ｃ）〜図１０（ｅ）の工程を繰り返すことにより、第３の配線層５０３を形成し、図８に示すような低誘電率膜を用いた半導体装置が形成される。なお、第２のスルーホール２２０及び第１の支柱２２２は、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫いていればそれ以上の深さを貫いていてもよい。また、第２のスルーホール２２０及び支柱２２２は、各配線層に少なくとも一つ貫いていればよい。また、スクライブライン領域Ｓｃｒｉｂｅからの膜剥がれを防止するために、スクライブライン領域Ｓｃｒｉｂｅに第１の支柱２２２を設けたが、スクライブライン領域Ｓｃｒｉｂｅ以外の箇所からの膜剥がれ、すなわち、配線形成領域Ｒｌｏｇｉｃ内の配線間隔の広い領域等からの膜剥がれを防止するために、配線形成領域Ｒｌｏｇｉｃに支柱を設けてもよい。さらに、本実施形態においても、第１の実施形態の変形例１及び第１の実施形態の変形例２と同様の構造を有する半導体装置を提供することができる。
【００９７】
本実施形態の半導体装置の製造方法によれば、多層配線内に多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた絶縁膜からなる支柱を形成することができるため、脆弱な低誘電率膜を含む絶縁膜の積層を有する半導体装置を補強することができ、上層のＣＭＰの際に発生する垂直応力・せん断応力による下層の絶縁膜−絶縁膜間の界面及び配線−絶縁膜間の界面の膜剥がれやクラックを防止することが可能となる。そのため、配線間ショート等の配線接続不良を抑制することができる。また、本実施形態の半導体装置の製造方法によれば、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた支柱に絶縁膜が用いられているため、多層配線層のうち少なくとも２つの配線層が形成されている絶縁膜を貫通して設けられた支柱に金属膜を用いる第１の実施形態に比べて低誘電率化を図ることができ、配線容量を下げることができる。
【産業上の利用可能性】
【００９８】
本発明の半導体装置は、低誘電率膜を用いた半導体装置及びその製造方法に利用することができる。
【図面の簡単な説明】
【００９９】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図
【図２】本発明の第１の実施形態に係る半導体装置の第１の製造工程を示す断面図
【図３】本発明の第１の実施形態に係る半導体装置の第１の製造工程を示す断面図
【図４】本発明の第１の実施形態に係る半導体装置の第２の製造工程を示す断面図
【図５】本発明の第１の実施形態に係る半導体装置の第２の製造工程を示す断面図
【図６】本発明の第１の実施形態に係る半導体装置の変形例１を示す断面図
【図７】本発明の第１の実施形態に係る半導体装置の変形例２を示す断面図
【図８】本発明の第２の実施形態に係る半導体装置を示す断面図
【図９】本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図
【図１０】本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図
【図１１】従来の低誘電率膜を用いた半導体装置を示す断面図
【図１２】従来の低誘電率膜を用いた半導体装置の製造工程を示す断面図
【図１３】従来の低誘電率膜を用いた半導体装置の製造工程を示す断面図
【図１４】従来の低誘電率膜を用いた半導体装置の課題を説明するための図
【符号の説明】
【０１００】
１０１  半導体基板
１０２  第１の絶縁膜
１０３  第１の配線溝
１０４  第１のバリアメタル
１０５  第１の金属膜
１０６  第１の配線
１０７  第２の絶縁膜
１０８  第３の絶縁膜
１０９  第４の絶縁膜
１１０  第５の絶縁膜
１１１  フォトレジスト
１１２  第１のスルーホール
１１３  フォトレジスト
１１４  第２の配線溝
１１５  第２のバリアメタル
１１６  第２の金属膜
１１７  第２の配線
１１８  第１の接続プラグ
１１９  フォトレジスト
１２０  第２のスルーホール
１２１  第３のバリアメタル
１２２  第３の金属膜
１２３  第１の支柱
１２４  第６の絶縁膜
１２５  第７の絶縁膜
１２６  第８の絶縁膜
１２７  第９の絶縁膜
１２８  第４のバリアメタル
１２９  第４の金属膜
１３０  第３の配線
１３１  第２の接続プラグ
１３２  第５のバリアメタル
１３３  第５の金属膜
１３４  第２の支柱
１３５  第１０の絶縁膜
１３６  第１１の絶縁膜
１３７  第１２の絶縁膜
１３８  第１３の絶縁膜
１３９  第６のバリアメタル
１４０  第６の金属膜
１４１  第４の配線
１４２  第３の接続プラグ
１４３  第７のバリアメタル
１４４  第７の金属膜
１４５  第３の支柱
２０１  半導体基板
２０２  第１の絶縁膜
２０３  第１の配線溝
２０４  第１のバリアメタル
２０５  第１の金属膜
２０６  第１の配線
２０７  第２の絶縁膜
２０８  第３の絶縁膜
２０９  第４の絶縁膜
２１０  第５の絶縁膜
２１１  フォトレジスト
２１２  第１のスルーホール
２１３  フォトレジスト
２１４  第２の配線溝
２１５  第２のバリアメタル
２１６  第２の金属膜
２１７  第２の配線
２１８  第１の接続プラグ
２１９  フォトレジスト
２２０  第２のスルーホール
２２１  第６の絶縁膜
２２２  第１の支柱
２２３  第７の絶縁膜
２２４  第８の絶縁膜
２２５  第９の絶縁膜
２２６  第１０の絶縁膜
２２７  第３のバリアメタル
２２８  第３の金属膜
２２９  第３の配線
２３０  第２の接続プラグ
２３１  第１１の絶縁膜
２３２  第２の支柱
５０１  第１の配線層
５０２  第２の配線層
５０３  第３の配線層
【図１】
2006114723.tif 000003
【図２】
2006114723.tif 000004
【図３】
2006114723.tif 000005
【図４】
2006114723.tif 000006
【図５】
2006114723.tif 000007
【図６】
2006114723.tif 000008
【図７】
2006114723.tif 000009
【図８】
2006114723.tif 000010
【図９】
2006114723.tif 000011
【図１０】
2006114723.tif 000012
【図１１】
2006114723.tif 000013
【図１２】
2006114723.tif 000014
【図１３】
2006114723.tif 000015
【図１４】
2006114723.tif 000016