(57)【要約】【課題】可変利得増幅素子の雑音指数（Noise Figure）及び帯域幅（Bandwidth）を確保する可変利得増幅器を提供する。【解決手段】本発明によるスイッチを用いた高線形プログラマブル利得増幅器は、利得調節のための減衰手段と、入力段の信号を増幅して出力する第１の増幅手段及び第２の増幅手段から構成される増幅部とを含み、第１の増幅手段は入力信号の増幅のための第１の増幅器と第１の増幅器を活性化するための第１のスイッチとを含み、第２の増幅手段は入力信号の増幅のための第２の増幅器と第２の増幅器を活性化するための第２のスイッチとを含むことを特徴としてなる。【選択図】図３
2006135933.tif 000002
【特許請求の範囲】
【請求項１】
利得調節のための減衰手段と、
入力段の信号を増幅して出力する第１の増幅手段及び第２の増幅手段から構成される増幅部とを含み、
上記第１の増幅手段は入力信号の増幅のための第１の増幅器と上記第１の増幅器を活性化するための第１のスイッチとを含み、
上記第２の増幅手段は入力信号の増幅のための第２の増幅器と上記第２の増幅器を活性化するための第２のスイッチとを含む
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項２】
前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記減衰手段は利得を調節するためのスイッチと抵抗分配器とを含む
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項３】
前記請求項２記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記第１のスイッチと第２のスイッチとは互いに相補的にスイッチングされる
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項４】
前記請求項２記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記減衰手段のスイッチがオンされる場合、第１の増幅手段の第１のスイッチはオフされ、第２の増幅手段の第２のスイッチはオンされる
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項５】
前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記第１のスイッチは第１の増幅器の出力段に連結され、上記第２のスイッチは第２の増幅器の出力段に連結される
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項６】
前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記減衰手段は１つ以上が並列に連結される
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項７】
前記請求項６記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記減衰手段はそれぞれ異なるウエル構造で形成される
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項８】
第１乃至第３の端子を有する第１のトランジスタ及びバイアス印加のための第１のバイアシング部を含み、位相変化なしに電圧を伝達するためのフォロワ回路部と、
上記フォロワ回路部から受けた信号をスイッチングで利得を調節し出力信号を発生するスイッチング部とを含み、
上記スイッチング部には、利得を調節するための第１乃至第３の端子を有する第２のトランジスタが備えられ、上記第２のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン／オフして利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第２のバイアシング部が連結され、
上記第１及び第２のトランジスタのそれぞれの第３の端子はカップルになって出力信号を出力する出力段を形成する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項９】
前記請求項８記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記回路の利得はフォロワ回路部のトランジスタ幅関数とスイッチング部のトランジスタの幅関数に関する関係式であって、
第１のトランジスタ幅関数Ｗ１、第２のトランジスタ幅関数Ｗ２、比例定数ｋ、フォロワ回路部の出力インピーダンスｇｍ１、スイッチング部の出力インピーダンスｇｍ２によって構成される下記の数式１を満足する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【数１】
2006135933.tif 000010
【請求項１０】
第１乃至第３の端子を有する第１のトランジスタ及びバイアス印加のための第１のバイアシング部を含み、位相変化なしに電圧を伝達するためのフォロワ回路部と、
上記フォロワ回路部から受けた信号をそれぞれ第１のスイッチングと第２のスイッチングとによって利得を調節し出力信号を発生する第１のスイッチング部及び第２のスイッチング部とを含み、
上記第１のスイッチング部には、利得を調節するための第１乃至第３の端子を有する第２のトランジスタが備えられ、上記第２のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン―オフし利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第２のバイアシング部に連結され、
上記第２のスイッチング部には、利得を調節するための第１乃至第３の端子を有する第３のトランジスタが備えられ、上記第３のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン―オフし利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第３のバイアシング部に連結され、
上記第１乃至第３のトランジスタのそれぞれの第３の端子はカップルになって出力信号を出力する出力段を形成する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項１１】
前記請求項１０記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記第１乃至第３のバイアシング部それぞれは第１乃至第３の端子を有する第４、第５及び第６のトランジスタから構成され、上記第４乃至第６のトランジスタそれぞれの第２の端子はカップルになって定電流源が印加される入力段を形成する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項１２】
前記請求項１１記載のスイッチを用いた高線形プログラマブル利得増幅器において、
第５及び第６のトランジスタの入力段にはスイッチが形成される
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項１３】
前記請求項１０記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記第１のバイアシング部乃至第３のバイアシング部は１つの共通バイアシング部から形成され、上記共通バイアイシング部は第１乃至第３の端子を有する第４のトランジスタから構成され、上記第４のトランジスタの第２の端子は定電流源が印加される入力段を形成する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項１４】
前記請求項１０乃至請求項１３の何れか一項に記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記それぞれのトランジスタは金属酸化半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラジャンクショントランジスタ（ＢＪＴ）である
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【請求項１５】
前記請求項１０乃至請求項１３の何れか一項に記載のスイッチを用いた高線形プログラマブル利得増幅器において、
上記回路の利得制御ステップは、
利得の変動値△ｄＢ(Ａｖ)、幅関数の変動値△Ｗ、第１のトランジスタの幅関数Ｗ１、は第ｎ番目のスイッチング部のトランジスタの幅関数Ｗｎであり、第ｎ+１番目のスイッチング部のトランジスタの幅関数Ｗｎ+１によって構成される下記の数式２を満足する
ことを特徴とするスイッチを用いた高線形プログラマブル利得増幅器。
【数２】
2006135933.tif 000011
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得増幅器に関し、特に、スイッチを用いた高線形プログラマブル利得増幅器に関するものである。
【背景技術】
【０００２】
図１は、従来のスイッチを用いた多段利得スイッチ増幅器（Ｄｉｓｃｒｅｔｅ−Ｓｔｅｐ Ｇａｉｎ Ｓｗｉｔｃｈ Ａｍｐｌｉｆｉｅｒ：ＤＳＧＳＡ）の回路図を示す。
【０００３】
同図において、従来の多段利得スイッチ増幅器は、減衰手段（１１０）と増幅部（１２０）とから構成される。
【０００４】
減衰手段（１１０）は入力段（ＩＮ）、スイッチ（ＳＷ１１乃至ＳＷ１４）及び抵抗（Ｒ１１乃至Ｒ１６）から構成される。
【０００５】
増幅部（１２０）は増幅器（１２１）、抵抗（ＲＦ１及びＲＦ２）及び出力段（ＯＵＴ）から構成される。
【０００６】
ここで、減衰手段（１１０）の出力段は、増幅部（１２０）の入力段と互いに連結される。
【０００７】
減衰手段（１１０）の全スイッチ（ＳＷ１１乃至ＳＷ１４）を開放すると、減衰手段（１１０）に入力信号が印加されても回路の構成がなされないようになり、増幅部（１２０）の増幅器（１２１）ではいずれの信号も増幅されないので出力が発生しない。
【０００８】
減衰手段（１１０）のスイッチ（ＳＷ１１）を閉めて回路を構成する場合、増幅部（１２０）の第１の入力段に入力信号が印加され、抵抗（Ｒ１１乃至Ｒ１６）の合成抵抗値による減衰手段（１１０）によって減衰された信号が増幅部（１２０）の第２の入力段に印加される。
【０００９】
すなわち、減衰手段（１１０）のスイッチ（ＳＷ１１乃至ＳＷ１４）をオン／オフ（ＯＮ／ＯＦＦ）することによって増幅器（１２１）の利得を変更するようになる。
【００１０】
図２は、従来の増幅器を並列連結し可変利得低雑音増幅器（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＶＧＬＮＡ）を構成した回路図である。
【００１１】
同図において、従来の可変利得低雑音増幅器は第１乃至第４の選択部（２０１、２０２、２０３、２０４）、電源部及び入出力段から構成される。
【００１２】
第１の選択部（２０１）は駆動のための抵抗（Ｒ２１、Ｒ２２）、キャパシタ（Ｃ１１）、トランジスタ（Ｍ１１）及びキャパシタ（Ｃ１２）及びトランジスタ（Ｍ１２）から構成される。
【００１３】
第２の選択部（２０２）は駆動のための抵抗（Ｒ２３、Ｒ２４）、キャパシタ（Ｃ２１）、トランジスタ（Ｍ２１）及び増幅のためのキャパシタ（Ｃ２２、Ｃ２３）、トランジスタ（Ｍ２２）から構成される。
【００１４】
第３の選択部（２０３）は駆動のための抵抗（Ｒ２５、Ｒ２６）、キャパシタ（Ｃ３１）、トランジスタ（Ｍ３１）及び増幅のためのキャパシタ（Ｃ３２、Ｃ３３）、トランジスタ（Ｍ３２）から構成される。
【００１５】
第４の選択部（２０４）は駆動のための抵抗（Ｒ２７、Ｒ２８）、キャパシタ（Ｃ４１）、トランジスタ（Ｍ４１）及び増幅のためのキャパシタ（Ｃ４２、Ｃ４３）、トランジスタ（Ｍ４２）から構成される。
【００１６】
詳細な動作は次の通りである。
【００１７】
第１の選択部（２０１）の選択のためのトランジスタ（Ｍ１２）のベースに電流（Ｉ１）を印加すると、トランジスタ（Ｍ１２）のコレクタとエミッタとの間に電流が増幅されて導通するようになり、トランジスタ（Ｍ１１）のコレクタとエミッタとの間に電流が導通され、キャパシタ（Ｃ１２）によって利得が決定される。
【００１８】
第２の選択部（２０２）の選択のためのトランジスタ（Ｍ２２）のベースに電流（Ｉ２）を印加すると、トランジスタ（Ｍ２２）は導通するようになり、トランジスタ（Ｍ２１）のコレクタとエミッタとの間に電流が導通され、トランジスタ（Ｍ２２）のキャパシタ（Ｃ２２）と（Ｃ２３）との比によって利得が決定される。
【００１９】
第３または第４の選択部（２０３または２０４）の動作も同じ原理で動作する。
【００２０】
結局、トランジスタ（Ｍ１２）の場合は減衰しなく、トランジスタ（Ｍ２２）の場合はキャパシタ（Ｃ２２）とキャパシタ（Ｃ２３）との比、トランジスタ（Ｍ３２）の場合はキャパシタ（Ｃ３２）とキャパシタ（Ｃ３３）との比、トランジスタ（Ｍ４２）の場合はキャパシタ（Ｃ４２）とキャパシタ（Ｃ４３）との比によって利得が決定される。
【００２１】
従って、各々の選択部（２０１乃至２０４）を選択することにより利得が変更される。
【００２２】
つまり、要望の利得を選択する場合、選択部（２０１乃至２０４）を並列に連結することによって多様に利得を選択することができる。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、図１に示した多段利得スイッチ増幅器について、増幅部（１２０）の第１及び第２の入力段に減衰手段（１１０）が存在するようになると、低利得（Ｌｏｗ Ｇａｉｎ：ＬＧ）時には増幅器（１２１）において雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ：ＮＦ）の影響を少なく受けるが、増幅器（１２１）において高利得（Ｈｉｇｈ Ｇａｉｎ：ＨＧ）時に増幅や変換作用を行うようになる場合には、スイッチ素子のスイッチング雑音及び、増幅器（１２１）内部の熱雑音などによって発生する雑音が原信号に付加され雑音指数が悪くなる短所がある。
【００２４】
一方、図２に示した可変利得低雑音増幅器について、選択のための電流の印加及び増幅素子の並列連結は、帯域幅（Ｂａｎｄｗｉｄｔｈ）面からみて悪くなる特性があり、可変利得のための電流を印加するので総消費電力が増加するようになるという短所がある。
【００２５】
本発明は、上記の課題に着目してなされたものであり、本発明の第１の目的は、可変利得増幅素子の雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）及び帯域幅（Ｂａｎｄｗｉｄｔｈ）を確保する可変利得増幅器を提供することにある。
【００２６】
また、本発明の第２の目的は、消費電力が少ない可変利得増幅器を提供することにある。
【００２７】
さらに、本発明の第３の目的は、高い増幅線形性を有する可変利得増幅器を提供することにある。
【課題を解決するための手段】
【００２８】
請求項１記載の発明のスイッチを用いた高線形プログラマブル利得増幅器は、利得調節のための減衰手段と、入力段の信号を増幅して出力する第１の増幅手段及び第２の増幅手段から構成される増幅部とを含み、上記第１の増幅手段は入力信号の増幅のための第１の増幅器と上記第１の増幅器を活性化するための第１のスイッチとを含み、上記第２の増幅手段は入力信号の増幅のための第２の増幅器と上記第２の増幅器を活性化するための第２のスイッチとを含むことを特徴とする。
【００２９】
請求項２記載の発明は、前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記減衰手段は利得を調節するためのスイッチと抵抗分配器とを含む
ことを特徴とする。
【００３０】
請求項３記載の発明は、前記請求項２記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記第１のスイッチと第２のスイッチとは互いに相補的にスイッチングされることを特徴とする。
【００３１】
請求項４記載の発明は、前記請求項２記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記減衰手段のスイッチがオンされる場合、第１の増幅手段の第１のスイッチはオフされ、第２の増幅手段の第２のスイッチはオンされることを特徴とする。
【００３２】
請求項５記載の発明は、前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記第１のスイッチは第１の増幅器の出力段に連結され、上記第２のスイッチは第２の増幅器の出力段に連結されることを特徴とする。
【００３３】
請求項６記載の発明は、前記請求項１記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記減衰手段は１つ以上が並列に連結されることを特徴とする。
【００３４】
請求項７記載の発明は、前記請求項６記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記減衰手段はそれぞれ異なるウエル構造で形成されることを特徴とする。
【００３５】
請求項８記載の発明は、第１乃至第３の端子を有する第１のトランジスタ及びバイアス印加のための第１のバイアシング部を含み、位相変化なしに電圧を伝達するためのフォロワ回路部と、上記フォロワ回路部から受けた信号をスイッチングで利得を調節し出力信号を発生するスイッチング部とを含み、上記スイッチング部には、利得を調節するための第１乃至第３の端子を有する第２のトランジスタが備えられ、上記第２のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン／オフして利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第２のバイアシング部が連結され、上記第１及び第２のトランジスタのそれぞれの第３の端子はカップルになって出力信号を出力する出力段を形成することを特徴とする。
【００３６】
請求項９記載の発明は、前記請求項８記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記回路の利得はフォロワ回路部のトランジスタ幅関数とスイッチング部のトランジスタの幅関数に関する関係式であって、第１のトランジスタ幅関数Ｗ１、第２のトランジスタ幅関数Ｗ２、比例定数ｋ、フォロワ回路部の出力インピーダンスｇｍ１、スイッチング部の出力インピーダンスｇｍ２によって構成される下記の数式３を満足することを特徴とする。
【数３】
2006135933.tif 000003
【００３７】
請求項１０記載の発明は、第１乃至第３の端子を有する第１のトランジスタ及びバイアス印加のための第１のバイアシング部を含み、位相変化なしに電圧を伝達するためのフォロワ回路部と、上記フォロワ回路部から受けた信号をそれぞれ第１のスイッチングと第２のスイッチングとによって利得を調節し出力信号を発生する第１のスイッチング部及び第２のスイッチング部とを含み、上記第１のスイッチング部には、利得を調節するための第１乃至第３の端子を有する第２のトランジスタが備えられ、上記第２のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン―オフし利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第２のバイアシング部に連結され、上記第２のスイッチング部には、利得を調節するための第１乃至第３の端子を有する第３のトランジスタが備えられ、上記第３のトランジスタの第１の端子には電源電圧が印加され、第２の端子には信号をオン―オフし利得を調節するためのスイッチが連結され、上記スイッチには上記フォロワ回路部に印加されるバイアス電圧が印加され、第３の端子にはバイアス印加のための第３のバイアシング部に連結され、上記第１乃至第３のトランジスタのそれぞれの第３の端子はカップルになって出力信号を出力する出力段を形成することを特徴とする。
【００３８】
請求項１１記載の発明は、前記請求項１０記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記第１乃至第３のバイアシング部それぞれは第１乃至第３の端子を有する第４、第５及び第６のトランジスタから構成され、上記第４乃至第６のトランジスタそれぞれの第２の端子はカップルになって定電流源が印加される入力段を形成することを特徴とする。
【００３９】
請求項１２記載の発明は、前記請求項１１記載のスイッチを用いた高線形プログラマブル利得増幅器において、第５及び第６のトランジスタの入力段にはスイッチが形成されることを特徴とする。
【００４０】
請求項１３記載の発明は、前記請求項１０記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記第１のバイアシング部乃至第３のバイアシング部は１つの共通バイアシング部から形成され、上記共通バイアイシング部は第１乃至第３の端子を有する第４のトランジスタから構成され、上記第４のトランジスタの第２の端子は定電流源が印加される入力段を形成することを特徴とする。
【００４１】
請求項１４記載の発明は、前記請求項１０乃至請求項１３の何れか一項に記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記それぞれのトランジスタは金属酸化半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラジャンクショントランジスタ（ＢＪＴ）であることを特徴とする。
【００４２】
請求項１５記載の発明は、前記請求項１０乃至請求項１３の何れか一項に記載のスイッチを用いた高線形プログラマブル利得増幅器において、上記回路の利得制御ステップは、利得の変動値△ｄＢ(Ａｖ)、幅関数の変動値△Ｗ、第１のトランジスタの幅関数Ｗ１、は第ｎ番目のスイッチング部のトランジスタの幅関数Ｗｎであり、第ｎ+１番目のスイッチング部のトランジスタの幅関数Ｗｎ+１によって構成される下記の数式４を満足することを特徴とする。
【数４】
2006135933.tif 000004
【００４３】
その他の実施例の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００４４】
以上説明したように、請求項１〜１５記載の発明のスイッチを用いた高線形プログラマブル利得増幅器によれば、可変利得増幅の出力が低利得から高利得まで高い線形性を提供するので、可変利得増幅器の低利得（Ｌｏｗ Ｇａｉｎ）又は高利得（Ｈｉｇｈ Ｇａｉｎ）において雑音指数及び帯域幅（Ｂａｎｄｗｉｄｔｈ）を確保し安定的な増幅回路を実現できる効果を有すると共に、可変利得増幅器において低利得から高利得までプログラマブルに利得を制御するように行うことによって、全体の総消費電力を減らすことが可能である。
【発明を実施するための最良の形態】
【００４５】
本発明の利点及び特徴、またそれらを達成する方法は添付する図面とともに詳細に後述されている実施例を参照すれば明確になるだろう。しかし、本発明は以下において開示した実施形態に限定されるものではなく、互いに異なる多様な形態で実現することができ、ただ本実施例は本発明の開示が完全であるようにし、本発明の属する技術分野において通常の知識を有している者に発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範疇により定義されるだけである。明細書の全体にわたって同一の参照符号は同一の構成要素を指称する。
【００４６】
以下、添付した図面を参照して本発明の好ましい実施例を詳細に説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路図を示す。
＜構成＞
同図において、本実施形態のスイッチを用いた高線形プログラマブル利得増幅器は減衰部（３１０）と増幅部（３２０）とを含む。
【００４７】
減衰部（３１０）は第１の減衰手段（３１１）、第２の減衰手段（３１２）、第３の減衰手段（３１３）及び第４の減衰手段（３１４）を含む。
【００４８】
ここで、 第１の減衰手段（３１１）は第１のスイッチ（ＳＷ３１）と第１の抵抗分配器（Ｒ３１、Ｒ３２）とを含み、第２の減衰手段（３１２）は第２のスイッチ（ＳＷ３２）と第２の抵抗分配器（Ｒ３３、Ｒ３４）とを含み、第３の減衰手段（３１３）は第３のスイッチ（ＳＷ３３）と第３の抵抗分配器（Ｒ３５、Ｒ３６）とを含み、第４の減衰手段（３１４）は第４のスイッチ（ＳＷ３４）と第４の抵抗分配器（Ｒ３７、Ｒ３８）とを含む。
【００４９】
増幅部（３２０）は第１の増幅手段（３２１ＨＧ）と第２の増幅手段（３２１ＬＧ）とを含む。
【００５０】
ここで、第１の増幅手段（３２１ＨＧ）には、第１の増幅器（３２２ＨＧ）と第１の増幅スイッチ（ＳＷＨＧ）とが含まれ、第２の増幅手段（３２１ＬＧ）には、第２の増幅器（３２２ＬＧ）と第２の増幅スイッチ（ＳＷＬＧ）とが含まれる。
＜連結関係＞
第１のスイッチ（ＳＷ３１）の一段は入力段（ＩＮ）と連結され、第１のスイッチ（ＳＷ３１）の他段は第１の抵抗分配器（３１１ａ）の一段に連結される。
【００５１】
ここで、第１の抵抗分配器（３１１ａ）は第１の抵抗（Ｒ３１）と第２の抵抗（Ｒ３２）とが並列に連結されている。
【００５２】
第２のスイッチ（ＳＷ３２）の一段は入力段（ＩＮ）と連結され、第２のスイッチ（ＳＷ３２）の他段は第２の抵抗分配器（３１２ａ）の一段に連結される。
【００５３】
ここで、第２の抵抗分配器（３１２ａ）は第３の抵抗（Ｒ３３）と第４の抵抗（Ｒ３４）が並列に連結されている。
【００５４】
第３のスイッチ（ＳＷ３３）の一段は入力段（ＩＮ）と連結され、第３のスイッチ（ＳＷ３３）の他段は第３の抵抗分配器（３１３ａ）の一段に連結される。
【００５５】
ここで、第３の抵抗分配器（３１３ａ）は第５の抵抗（Ｒ３５）と第６の抵抗（Ｒ３６）が並列に連結されている。
【００５６】
第４のスイッチ（ＳＷ３４）の一段は入力段（ＩＮ）と連結され、第４のスイッチ（ＳＷ３４）の他段は第４の抵抗分配器（３１４ａ）の一段に連結される。
【００５７】
ここで、第４の抵抗分配器（３１４ａ）は第７の抵抗（Ｒ３７）と第８の抵抗（Ｒ３８）が並列に連結されている。
【００５８】
第１の増幅器（３２２ＨＧ）の入力段は入力段（ＩＮ）と連結されて第１の増幅手段（３２１ＨＧ）の入力段を形成し、第１の増幅器（３２２ＨＧ）の出力段は第１の増幅スイッチ（ＳＷＨＧ）の一段に連結され、第１の増幅スイッチ（ＳＷＨＧ）の他段は出力段（ＯＵＴ）に連結される。
【００５９】
第２の増幅器（３２２ＬＧ）の入力段は第４の抵抗分配器（３１４ａ）の出力段に連結されて第２の増幅手段（３２１ＬＧ）の入力段を形成し、第２の増幅器（３２２ＬＧ）の出力段は第２の増幅スイッチ（ＳＷＬＧ）の一段に連結され、第２の増幅スイッチ（ＳＷＬＧ）の他段は出力段（ＯＵＴ）に連結される。
＜動作＞
第１乃至第４の減衰手段（３１１乃至３１４）において第１乃至第４のスイッチ（ＳＷ３１乃至ＳＷ３４）が全てオフされると、第１乃至第４の減衰手段（３１１乃至３１４）は入力段（ＩＮ）に印加された入力信号が第２の増幅手段（３２１ＬＧ）の入力段へ入力されることができないようになるので第２の増幅手段（３２１ＬＧ）が動作せず、第１の増幅手段（３２１ＨＧ）による増幅動作のみが遂行されて出力段（ＯＵＴ）に出力される。
【００６０】
すなわち、第２の増幅手段（３２１ＬＧ）による増幅作用をプログラマブルに制御するために第１乃至第４のスイッチ（ＳＷ３１乃至ＳＷ３４）のうちのいずれか１つでもオン状態になることと同時に第１の増幅スイッチ（ＳＷＨＧ）はオフしなければならない。
【００６１】
それと反対に、第１乃至第４のスイッチ（ＳＷ３１乃至ＳＷ３４）を全てオフすることと同時にスイッチ（ＳＷＬＧ）をオフしなければならない。
【００６２】
従って、高利得（Ｈｉｇｈ Ｇａｉｎ：ＨＧ）である場合、スイッチングによる雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ：ＮＦ）が問題にならないようになる。
【００６３】
ここで、第１乃至第４のスイッチ（ＳＷ３１乃至ＳＷ３４）が全てオフされた状態で、第１乃至第４のスイッチ（ＳＷ３１乃至ＳＷ３４）のうちのいすれか１つをオンすると、第１の増幅手段（３２１ＨＧ）の第１の増幅スイッチ（ＳＷＨＧ）は同時にオフされて第１の増幅部（３２１ＨＧ）は動作せず、第２の増幅手段（３２１ＬＧ）の第２の増幅スイッチ（ＳＷＬＧ）が同時にオンされ増幅動作を遂行する。
【００６４】
ここで、第１の増幅手段（３２１ＨＧ）や第２の増幅手段（３２１ＬＧ）は同時に出力を発生しない。
【００６５】
結局、第１乃至第４の減衰手段（３１１乃至３１４）を用いて低利得の増幅から第１乃至第４の減衰手段（３１１乃至３１４）をバイパスし高利得の増幅までプログラマブルに利得を調節することができる。
【００６６】
ここで、減衰手段が４つに構成された部分のみについて説明したが、必要に応じて１つ以上の減衰手段を追加し、スイッチを用いた高線形プログラマブル利得増幅器を構成することが可能である。
【００６７】
また、減衰手段（３１１乃至３１４）は高周波においても信号が回路基板（ｓｕｂｓｔｒａｔｅ）に漏れ出す成分を防ぐためトリプルウエル（Ｔｒｉｐｌｅ Ｗｅｌｌ）構造に分離して形成することができる。
【００６８】
すなわち、減衰手段（３１１）の抵抗（Ｒ３２、Ｒ３１）がＣＭＯＳ工程のトリプルウエル構造を用いた１つのウエル（ｗｅｌｌ）に分離されて形成され、減衰手段（３１２）の抵抗（Ｒ３３、Ｒ３４）がまた１つのウエルに分離されて形成され、同一の方法で残りの減衰手段（３１３、３１４）の抵抗（Ｒ３５及びＲ３６、Ｒ３７及びＲ３８）も分離されて形成されることができる。
【００６９】
結局、多様な範囲の増幅器の利得を得ようとする場合、低利得時プログラマブルに利得を制御することができ、高利得時雑音指数を確保することが可能であるので、全体的に広帯域幅を確保し特性が優秀で消費電力が少ない回路を構成することができる。
（第２の実施形態）
図４は、本発明の第２の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路図を示す。
＜構成＞
同図において、本実施形態の発明のスイッチを用いた高線形プログラマブル利得増幅器はソースフォロワ回路部（４１０）とスイッチング回路部（４２０）とを含む。
【００７０】
ソースフォロワ回路部（４１０）は第１の抵抗（Ｒ４１）、第１のトランジスタ（Ｍ４１）及び第１の電流源（ＩＳ４１）を含む。
【００７１】
スイッチング回路部（４２０）は第２の抵抗（Ｒ４２）、第１のスイッチ（ＳＷ４１）、第２のトランジスタ（Ｍ４２）及び第２の電流源（ＩＳ４２）を含む。
＜連結関係＞
入力段（ＩＮ）は第１のキャパシタ（Ｃ４１）の一段に連結され、第１のキャパシタ（Ｃ４１）の他段は第１の抵抗（Ｒ４１）の一段及び第１のトランジスタ（Ｍ４１）のゲートに連結される。
【００７２】
バイアス電圧は第１の抵抗（Ｒ４１）の他段であるノード［１］と第２の抵抗の一段であるノード［２］にそれぞれ共同に連結される。
【００７３】
第１のトランジスタ（Ｍ４１）のソースは第１の電流源（ＩＳ４１）の手段であるノード［３］に連結される。
【００７４】
第２の抵抗（Ｒ４２）の他段は第１のスイッチ（ＳＷ４１）の一段に連結され、第１のスイッチ（ＳＷ４１）の他段は第２のトランジスタ（Ｍ４２）のゲートに連結される。
【００７５】
第２のトランジスタ（Ｍ４２）のソースは第２の電流源（ＩＳ４２）の手段であるノード［４］に連結される。
【００７６】
ここで、ノード［３］とノード［４］とが互いに連結され、ノード［４］は第２のキャパシタ（Ｃ４２）の一段に連結され、第２のキャパシタ（Ｃ４２）の他段は負荷抵抗（ＲＬ）の一段と出力段（ＯＵＴ）に連結される。
＜動作説明＞
第１のトランジスタ（Ｍ４１）のチャンネル幅（ｃｈａｎｎｅｌ ｗｉｄｔｈ）関数（Ｗ１）は回路構成と同時に決定され、出力インピーダンスは１／ｇｍ１に決定される。
【００７７】
ソースフォロワ回路部（４１０）において、第１のキャパシタ（Ｃ４１）の他段に入力信号が印加され、第１のトランジスタ（Ｍ４１）のドレインは電源電圧（ＶＤＤ）が印加され、ノード［３］は第１の電流源（ＩＳ４１）に接続されて回路が構成されソースフォロワ回路になる。
【００７８】
また、スイッチング回路部（４２０）において、第１のスイッチ（ＳＷ４１）の開閉することによって第２のトランジスタ（Ｍ４２）のチャンネル幅関数（Ｗ２）は決定され、出力インピーダンスは１／ｇｍ２に決定される。
【００７９】
このような構成によって、ソースフォロワ回路部（４１０）とスイッチング回路部（４２０）とにおいて決定された幅関数により増幅される程度が変わるようになり、このように変わった信号は負荷抵抗（ＲＬ）の一段から出力信号が出力される。
【００８０】
結局、２つのソースフォロワ回路を用いて利得制御性を有したプログラマブル利得制御増幅器を構成することであって線形性に関する説明は次の通りである。
【００８１】
第１のトランジスタ（Ｍ４１）には入力信号とバイアスとが同時に印加され出力インピーダンス１／ｇｍを有する回路が構成される。
【００８２】
ここで、先に構成された回路は再びソースフォロワを連結し、入力段にはＤＣバイアスのみが印加されるようにして第１のスイッチ（ＳＷ４１）を用いてオン／オフを施行すると、第２のトランジスタ（Ｍ４２）のチャンネル幅関数（Ｗ２）が決定される。チャンネル幅関数（Ｗ２）が決定されると第２のトランジスタ（Ｍ４２）に流れる電流は第１のトランジスタ（Ｍ４１）のチャンネル幅関数（Ｗ１）と第２のトランジスタ（Ｍ４２）のチャンネル幅関数（Ｗ２）の比率であるＷ１／Ｗ２の比だけ増加する。
【００８３】
ここで、利得は下記の数式５で表現される。
【数５】
2006135933.tif 000005
【００８４】
ここで、出力インピーダンス１／ｇｍはＲＬに比べて小さい値を有するため、先に数式１において利得はｇｍ１とｇｍ２との関係によって下記の数式６に整理される。
【数６】
2006135933.tif 000006
【００８５】
結局、利得はｇｍ１とｇｍ２との関係によって求められ、ｇｍは下記の数式７により整理される。
【数７】
2006135933.tif 000007
【００８６】
ここで、ｇｍはバイアスが同一である場合、チャンネル幅関数Ｗに比例したことが分かった。
【００８７】
したがって、制御式は下記の数式８による。
【数８】
2006135933.tif 000008
【００８８】
ここで、制御式は２つのトランジスタ（Ｍ４１、Ｍ４２）のチャンネル幅関数（Ｗ１、Ｗ２）から構成されることが分かった。
【００８９】
したがって、第２のトランジスタ（Ｍ４２）に取り付けられている第１のスイッチ（ＳＷ４１）をオン／オフすることによって利得が制御される。
【００９０】
また、利得制御ステップは上述した数式８を参照して下記の数式９に整理される。
【数９】
2006135933.tif 000009
【００９１】
ここで、整理された式を見ると、△ＷがＷ１より著しく小さい場合、利得制御ステップは１／Ｗ１に比例することが分かった。
【００９２】
本発明による特性のうち、ｄＢに線形的な特性があり、少ない量の利得を調節する精密な利得制御回路に適用する時に有用である。
【００９３】
このように、利得制御は上記から見たようにトランジスタのチャンネル幅関数であるためプロセス、周辺の温度、電圧の変動などの外部環境に鈍感な特徴があり、利得精密性及び安定性を確保し、利得がチャンネル幅関数により決定するようになるので、応用として、利得調節のために利得調節トランジスタを多段に拡張して構成することが可能となる。
【００９４】
（第１の変形例）
図５は、本発明の第２の実施形態の変形例のスイッチを用いた高線形プログラマブル利得増幅器を示す。
＜構成＞
同図において、スイッチを用いた高線形プログラマブル利得増幅器はソースフォロワ回路部（５１０）、第１のスイッチング回路部（５２０）及び第２のスイッチング回路部（５３０）を含む。
【００９５】
ソースフォロワ回路部（５１０）は第１の抵抗（Ｒ５１）、第１のトランジスタ（M５１）及び第４のトランジスタ（Ｍ５４）を含む。
【００９６】
第１のスイッチング回路部（５２０）は第２の抵抗（Ｒ５２）、第１のスイッチ（ＳＷ５１）、第２のトランジスタ（Ｍ５２）、第３のスイッチ（ＳＷ５３）及び第５のトランジスタ（Ｍ５５）を含む。
【００９７】
第２のスイッチング回路部（５３０）は第３の抵抗（Ｒ５３）、第２のスイッチ（ＳＷ５２）、第３のトランジスタ（Ｍ５３）、第４のスイッチ（ＳＷ５４）及び第６のトランジスタ（Ｍ５６）を含む。
＜連結関係＞
第１のキャパシタ（Ｃ５１）の一段は第１のトランジスタ（Ｍ５１）のゲートと第１の抵抗（Ｒ５１）の一段とに連結される。
【００９８】
第１の抵抗（Ｒ５１）の他段はノード［１］に接続される。
【００９９】
第１のトランジスタ（Ｍ５１）のソースはノード［４］に接続される。
【０１００】
第２の抵抗（Ｒ５２）の一段はノード［２］に連結され、第２の抵抗（Ｒ５２）の他段は第１のスイッチ（ＳＷ５１）の一段に連結される。
【０１０１】
第１のスイッチ（ＳＷ５１）の他段は第２のトランジスタ（Ｍ５２）のゲートに連結される。
【０１０２】
第２のトランジスタ（Ｍ５２）のソースはノード［５］に連結される。
【０１０３】
第３の抵抗（Ｒ５３）の一段はノード［３］に連結され、第３の抵抗（Ｒ５３）の他段は第２のスイッチ（ＳＷ５２）の一段に連結される。
【０１０４】
第２のスイッチ（ＳＷ５２）の他段は第３のトランジスタ（Ｍ５３）のゲートに連結される。
【０１０５】
第３のトランジスタ（Ｍ５３）のソースはノード［６］に連結される。
ここで、ノード［１］、ノード［２］及びノード［３］は共通に第１のバイアス（Ｂｉａｓ１）が印加される。
【０１０６】
第４のトランジスタ（Ｍ５４）のゲートはノード［７］に連結され、第４のトランジスタ（Ｍ５４）のドレインはノード［４］に連結され、第４のトランジスタ（Ｍ５４）のソースは接地される。
【０１０７】
第３のスイッチ（ＳＷ５３）の一段はノード［８］に連結され、第３のスイッチ（ＳＷ５３）の他段は第５のトランジスタ（Ｍ５５）のゲートに連結される。
【０１０８】
第５のトランジスタ（Ｍ５５）のドレインはノード［５］に連結され、第５のトランジスタ（Ｍ５５）のソースは接地される。
【０１０９】
第４のスイッチ（ＳＷ５４）の一段はノード［９］に連結され、第４のスイッチ（ＳＷ５４）の他段は第６のトランジスタ（Ｍ５６）のゲートに連結される。
【０１１０】
第６のトランジスタ（Ｍ５６）のドレインはノード［６］に連結され、第６のトランジスタ（Ｍ５６）のソースは接地される。
【０１１１】
ここで、ノード［７］、ノード［８］及びノード［９］には共通に第２のバイアス（Ｂｉａｓ２）が印加される。
【０１１２】
ノード［６］は第２のキャパシタ（Ｃ５２）の一段に連結され、第２のキャパシタ（Ｃ５２）の他段は出力段（ＯＵＴ）を構成する。
＜動作説明＞
入力段（ＩＮ）に入力信号が印加されると、第１のキャパシタ（Ｃ５１）は入力段（ＩＮ）に印加される信号の中直流成分を遮断するＤＣ−ブロッキングの役割をし、第１のトランジスタ（Ｍ５１）のチャンネル幅関数（Ｗ１）と第４のトランジスタ（Ｍ５４）のチャンネル幅関数（ｋＷ１）とは回路構成と同時に決定され、第１のトランジスタ（Ｍ５１）のドレインに電源電圧（ＶＤＤ）が印加され、第４のトランジスタ（Ｍ５４）のドレインに第１のトランジスタ（Ｍ５１）のソース出力が印加され、ノード［１］に第１のバイアス（Ｂｉａｓ１）が印加され、ノード［７］に第２のバイアス（Ｂｉａｓ２）が印加されることによってソースフォロワ回路部（５１０）が構成される。
【０１１３】
第１のスイッチング回路部（５２０）の第１のスイッチ（ＳＷ５１）と第３のスイッチ（ＳＷ５３）とを同時に開閉するようになると、第２のトランジスタ（Ｍ５２）のチャンネル幅関数（Ｗ２）と第５のトランジスタ（Ｍ５５）のチャンネル幅関数（ｋＷ２）とが決定され、第２のトランジスタ（Ｍ５２）のドレインに電源電圧（ＶＤＤ）が印加され、第５のトランジスタ（Ｍ５５）のドレインに第２のトランジスタ（Ｍ５２）のソース出力が印加され、ノード［２］に第１のバイアス（Ｂｉａｓ１）が印加され、ノード［８］に第２のバイアス（Ｂｉａｓ２）が印加されることによって第１のスイッチング回路部（５２０）が構成される。
【０１１４】
ここで、第１のスイッチ（ＳＷ５１）と第３のスイッチ（ＳＷ５３）とは同時にオン／オフされて増幅作用を決定するようになり、前述の図４において説明したように線形的な特性があるようになる。
【０１１５】
第２のスイッチング回路部（５３０）の第２のスイッチ（ＳＷ５２）と第４のスイッチ（ＳＷ５４）とを同時に開閉すると第３のトランジスタ（Ｍ５３）のチャンネル幅関数（Ｗ３）と第６のトランジスタ（Ｍ５６）のチャンネル幅関数（ｋＷ３）とは決定され、第３のトランジスタ（Ｍ５３）のドレインに電源電圧（ＶＤＤ）が印加され、第６のトランジスタ（Ｍ５６）のドレインに第３のトランジスタ（Ｍ５３）のソース出力が印加され、ノード［３］に第１のバイアス（Ｂｉａｓ１）が印加され、ノード［９］に第２のバイアス（Ｂｉａｓ２）が印加されることによって第２のスイッチング回路部（５３０）が構成され、ノード［６］に連結された第２のキャパシタ（Ｃ５２）によって出力（ＯＵＴ）に出力される信号の中直流成分を遮断するＤＣ−ブロッキングの役割をする。
【０１１６】
ここで、第２のスイッチ（ＳＷ５２）と第４のスイッチ（ＳＷ５４）とは同時にオン／オフされ増幅作用を決定するようになり、前述の図４において説明したように線形的な特性があるようになる。
【０１１７】
すなわち、第２のトランジスタ（Ｍ５２）と第５のトランジスタ（Ｍ５５）、第３のトランジスタ（Ｍ５３）と第６のトランジスタ（Ｍ５６）のゲートそれぞれにスイッチングのための第１乃至第４のスイッチ（ＳＷ５１乃至ＳＷ５４）がそれぞれ構成され、利得のためのスイッチングとトランジスタを駆動するためのスイッチングを目的で構成されている。
【０１１８】
結局、前述の図４において説明したように利得制御を行うことにおいて、第１乃至第６のトランジスタ（Ｍ５１乃至Ｍ５６）のチャンネル幅関数（Ｗ１乃至Ｗ３、ｋＷ１乃至ｋＷ３）によって制御が可能であるので、多段に構成することができる。
【０１１９】
ここで、利得制御のためトランジスタを追加する場合、回路（５２０）を追加することによって単純に利得を調整するための回路が構成される。
【０１２０】
ここで、利得制御トランジスタが複数個取り付けられステップ（ｓｔｅｐ）で利得を制御することがわかり、構成しようとする利得制御性によってトランジスタを増加させることができる。
【０１２１】
（第２の変形例）
図６は、本発明の第２の実施形態の変形例のスイッチを用いたプログラマブル利得増幅器において、スイッチング回路部を改善した回路の回路図を示す。
＜構成＞
同図において、スイッチを用いた高線形プログラマブル利得増幅器はソースフォロワ回路部（６１０）、第１のスイッチング回路部（６２０）及び第２のスイッチング回路部（６３０）を含む。
【０１２２】
ソースフォロワ回路部（６１０）は第１の抵抗（Ｒ６１）、第１のトランジスタ（Ｍ６１）及び第４のトランジスタ（Ｍ６４）を含む。
【０１２３】
第１のスイッチング回路部（６２０）は第２の抵抗（Ｒ６２）、第１のスイッチ（ＳＷ６１）及び第２のトランジスタ（Ｍ６２）を含む。
【０１２４】
第２のスイッチング回路部（６３０）は第３の抵抗（Ｒ６３）、第２のスイッチ（ＳＷ６２）及び第３のトランジスタ（Ｍ６３）を含む。
＜連結関係＞
第１のキャパシタ（Ｃ６１）の一段は第１のトランジスタ（Ｍ６１）のゲートと第１の抵抗（Ｒ６１）の一段とに連結される。
【０１２５】
第１の抵抗（Ｒ６１）の他段はノード［１］に接続される。
【０１２６】
第１のトランジスタ（Ｍ６１）のソースはノード［４］に接続される。
【０１２７】
第２の抵抗（Ｒ６２）の一段はノード［２］に連結され、第２の抵抗（Ｒ６２）の他段は第１のスイッチ（ＳＷ６１）の一段に連結される。
【０１２８】
第１のスイッチ（ＳＷ６１）の他段は第２のトランジスタ（Ｍ６２）のゲートに連結される。
【０１２９】
第２のトランジスタ（Ｍ６２）のソースはノード［５］に連結される。
【０１３０】
第３の抵抗（Ｒ６３）の一段はノード［３］に連結され、第３の抵抗（Ｒ６３）の他段は第２のスイッチ（ＳＷ６２）の一段に連結される。
【０１３１】
第２のスイッチ（ＳＷ６２）の他段は第３のトランジスタ（Ｍ６３）のゲートに連結される。
【０１３２】
第３のトランジスタ（Ｍ６３）のソースはノード［６］に連結される。
【０１３３】
ここで、ノード［１］、ノード［２］及びノード［３］は共通に第１のバイアス（Ｂｉａｓ１）が印加される。
【０１３４】
第４のトランジスタ（Ｍ６４）のゲートには第２のバイアス（Ｂｉａｓ２）が印加され、第４のトランジスタ（Ｍ６４）のドレインはノード［４］に連結され、第４のトランジスタ（Ｍ６４）のソースは接地される。
【０１３５】
ここで、ノード［４］、ノード［５］及びノード［６］は共通に第２のキャパシタ（Ｃ６２）の一段に連結され、第２のキャパシタ（Ｃ６２）の他段は出力段（ＯＵＴ）を構成する。
＜動作説明＞
入力段（ＩＮ）に入力信号が印加されると、第１のトランジスタ（Ｍ６１）のチャンネル幅関数（Ｗ１）と第４のトランジスタ（Ｍ６４）のチャンネル幅関数（ｋＷ１）とは回路構成と同時に決定され、第１のトランジスタ（Ｍ６１）のドレインに電源電圧（ＶＤＤ）が印加され、第４のトランジスタ（Ｍ６４）のドレインに第１のトランジスタ（Ｍ６１）のソース出力が印加され、ノード［１］に第１のバイアス（Ｂｉａｓ１）が印加され、第４のトランジスタ（Ｍ６４）のゲートに第２のバイアス（Ｂｉａｓ２）が印加されることによってソースフォロワ回路部（６１０）が構成される。
【０１３６】
第１のスイッチング回路部（６２０）の第１のスイッチ（ＳＷ６１）を開閉するようになると、第２のトランジスタ（Ｍ６２）のチャンネル幅関数（Ｗ２）は決定され、第２のトランジスタ（Ｍ６２）のドレインに電源電圧（ＶＤＤ）が印加され、 第２のトランジスタ（Ｍ６２）のソースはノード［５］に連結されることによって第１のスイッチング回路部（６２０）が構成される。
【０１３７】
ここで、第１のスイッチ（ＳＷ６１）がオン／オフされて増幅作用を決定するようになり、前述の図４において説明したように線形的な特性があるようになる。
【０１３８】
第２のスイッチング回路部（６３０）の第２のスイッチ（ＳＷ６２）を開閉するようになると、第３のトランジスタ（Ｍ６３）のチャンネル幅関数（Ｗ３）は決定され、第３のトランジスタ（Ｍ６３）のドレインに電源電圧（ＶＤＤ）が印加され、第３のトランジスタ（Ｍ６３）のソースはノード［６］に連結されることによって第２のスイッチング回路部（６３０）が構成される。
【０１３９】
ここで、第２のスイッチ（ＳＷ６２）がオン／オフされて増幅作用を決定するようになり、前述の図４において説明したように線形的な特性があるようになる。
【０１４０】
すなわち、第２のトランジスタ（Ｍ６２）及び第３のトランジスタ（Ｍ６３）のゲートそれぞれにスイッチングのための第１及び第２のスイッチ（ＳＷ６１、ＳＷ６２）がそれぞれ構成され、利得のためのスイッチングとトランジスタを駆動するためのスイッチングを目的で構成されている。
【０１４１】
結局、先に図４において説明したように利得制御を行うことにおいて、第１乃至第４のトランジスタ（Ｍ６１乃至Ｍ６４）のチャンネル幅関数（Ｗ１乃至Ｗ３、ｋＷ１）によって制御が可能であるので多段に構成することができる。
【０１４２】
ここで、利得制御のためトランジスタを追加する場合、回路（６２０）を追加することによって単純に利得を調整するための回路が構成される。
【０１４３】
ここで、利得制御トランジスタが複数個取り付けられステップ（ｓｔｅｐ）で利得を制御することがわかり、構成しようとする利得制御性によってトランジスタを増加させることができる。
（第３の実施形態）
図７は、本発明の第３の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路図を示す。
＜構成＞
同図において、本実施形態の発明のスイッチを用いた高線形プログラマブル利得増幅器は減衰部（７１０）、増幅部（７２０）及び線形化部（７３０）を含む。
【０１４４】
ここで、減衰部（７１０）及び増幅部（７２０）は図３と同様であり、線形化部（７３０）は図４乃至図６と同様であるので、その有機的な動作のみに関して説明する。
【０１４５】
減衰部（７１０）は第１の減衰手段（７１１）、第２の減衰手段（７１２）、第３の減衰手段（７１３）及び第４の減衰手段（７１４）を含む。
【０１４６】
増幅部（７２０）は第１の増幅手段（７２１ＨＧ）と第２の増幅手段（７２１ＬＧ）とを含む。
【０１４７】
線形化部（７３０）は線形化増幅手段（７３１）を含む。
＜連結関係＞
減衰部（７１０）の出力は増幅部（７２０）の入力段に印加される。
【０１４８】
増幅部（７２０）の出力は線形化部（７３０）の入力段に印加される。
＜動作説明＞
増幅部（７２０）から出力される信号は線形化部（７３０）の入力段に印加され、線形化部（７３０）の線形化増幅手段（７３１）においては線形性を向上させるために、図４乃至図６のスイッチを用いた高線形プログラマブル利得増幅器を用いる。
【０１４９】
すなわち、減衰部（７１０）において第１の減衰手段（７１１）、第２の減衰手段（７１２）、第３の減衰手段（７１３）及び第４の減衰手段（７１４）によって入力信号を減衰し、減衰した信号を増幅部（７２０）の第１の増幅手段（７２１ＨＧ）と第２の増幅手段（７２１ＬＧ）とによって選別的に増幅した信号を線形性を高めるためソースフォロワ回路を用いた制御利得を線形的に制御することができるようになる。
【０１５０】
結局、このような構造によって、多様な範囲の増幅器の利得を得ようとする場合、低利得時にはプログラマブルに利得を制御することができ、高利得時には雑音指数を確保することができ、利得制御は線形化部（７３０）に含まれているトランジスタのチャンネル幅関数で制御されるためプロセス、周辺の温度、電圧の変動などの外部環境の変化に鈍感な特徴があるようになり、利得精密性及び安定性を確保し、利得がチャンネル幅関数により決定されるようになるので、利得調節のために利得調節トランジスタを多段に拡張し構成できる応用が可能であり、全体的に広帯域幅を確保し特性が優秀で高い線形性を確保することができる。
【０１５１】
以上添付した図面を参照して本発明の実施形態を説明したが、上述した本発明の構成の技術的な構成は本発明の属する技術分野の当業者が本発明のその技術的な思想や必須的な特徴を変更せず、他の具体的な形態で実施できるということが分かるだろう。従って、以上において記述した実施例は全ての面で例示的なものであり、限定的なものでないことで理解すべきであり、本発明の範囲は上記の詳しい説明よりは後述の特許請求の範囲によって表され、特許請求の範囲の意味及び範囲またその等価概念から導出される全ての変更または変形された形態が本発明の範囲に含まれることと解釈するべきである。
【図面の簡単な説明】
【０１５２】
【図１】従来のスイッチを用いた多段利得スイッチ増幅器（Ｄｉｓｃｒｅｔｅ−Ｓｔｅｐ Ｇａｉｎ Ｓｗｉｔｃｈ Ａｍｐｌｉｆｉｅｒ：ＤＳＧＳＡ）の回路図である。
【図２】従来の増幅器を並列連結し可変利得低雑音増幅器（Ｖａｒｉａｂｌｅ Ｇａｉｎ Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＶＧＬＮＡ）を構成した回路図である。
【図３】本発明の第１の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路構成を示す回路図である。
【図４】本発明の第２の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路構成を示す回路図である。
【図５】同実施形態の変形例を示す回路図である。
【図６】同実施例の変形例の回路のスイッチング部分を改善した回路の回路図である。
【図７】本発明の第３の実施形態のスイッチを用いた高線形プログラマブル利得増幅器の回路構成を示す回路図である。
【図１】
2006135933.tif 000012
【図２】
2006135933.tif 000013
【図３】
2006135933.tif 000014
【図４】
2006135933.tif 000015
【図５】
2006135933.tif 000016
【図６】
2006135933.tif 000017
【図７】
2006135933.tif 000018