(57)【要約】【課題】半導体装置のチップ電極に２本のコンタクトを接触させずに電気的特性試験の測定精度を向上させる。【解決手段】試験用基板３の絶縁性基板５の一表面５ａに、ウェハレベルＣＳＰ１のチップ電極１ａに対応して形成された４つの基板電極７と、基板電極７に連続して形成され、基板電極７ごとに設けられた４組の配線パターン９ａ，９ｂと、配線パターン９ａ，９ｂごとに配線パターン９ａ，９ｂの基板電極とは反対側端に連続して形成された端子１１が形成されている。絶縁性基板５の一表面５ａ上に、配線パターン９ａ，９ｂを覆い、基板電極７上及び端子１１近傍領域に開口部をもつ絶縁膜１３が形成されている。ウェハレベルＣＳＰ１はチップ電極１ａが基板電極７に半田接合されて試験用基板３に実装される。各基板電極７に接続されている配線パターン９ａ，９ｂは端子１１を介して試験装置に接続されてセンスラインとフォースラインとして用いられる。【選択図】図１
2006029898.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板と、前記絶縁性基板に形成された、半導体装置のチップ電極が直接又は導電材料を介して電気的接続される基板電極、及び前記基板電極に互いに分離して接続された少なくとも２本の配線パターンを備えている試験用基板。
【請求項２】
前記基板電極及び前記配線パターンは前記絶縁性基板の同一表面に形成されている請求項１に記載の試験用基板。
【請求項３】
複数の半導体装置搭載領域と、前記半導体装置搭載領域ごとに複数の前記基板電極を備え、前記絶縁性基板の隣り合う前記半導体装置搭載領域間の領域に、折り曲げることにより前記絶縁性基板を分割するための分割用溝を備えている請求項１又は２に記載の試験用基板。
【請求項４】
半導体装置を所定の位置に収容するためのチップ収容部と、前記チップ収容部に収容されたときの半導体装置のチップ電極の位置に対応して一端が配置されている接触用端子と、前記接触用端子の他端に接触されている基板電極をもつ請求項１又は２に記載の試験用基板を備えているＩＣソケット。
【請求項５】
前記接触用端子はポゴピンである請求項４に記載のＩＣソケット。
【請求項６】
検査対象の半導体装置は一平面に複数個のチップ電極が配列されたものであって、
前記チップ収容部は、半導体装置を所定の位置に配置するためのパッケージ収容部を備えたパッケージ案内部材と、前記パッケージ収容部に収容された半導体装置を重量により下側に付勢するための付勢部材を備え、
前記接触用端子は半導体装置が前記チップ電極を下側にして前記パッケージ収容部に収容されたときの前記チップ電極の位置に対応して配置されている請求項４又は５に記載のＩＣソケット。
【請求項７】
前記チップ収容部は、前記付勢部材を、前記パッケージ収容部に収容された半導体装置に接触させない状態で前記パッケージ収容部の上方位置に一旦配置した後、徐々に下降させて半導体装置に接触させる付勢部材支持機構をさらに備えている請求項６に記載のＩＣソケット。
【請求項８】
前記付勢部材支持機構は、前記付勢部材を前記パッケージ収容部の上方位置で鉛直方向又は略鉛直方向に移動可能に配置する付勢部材支持部材と、前記付勢部材を半導体装置に接触させない状態では前記付勢部材を上段部で支持し、前記付勢部材を半導体装置に接触させる際には前記上段部から下方側へ傾斜している傾斜部で支持して前記付勢部材を徐々に下降させるスライド部材とを備えている請求項７に記載のＩＣソケット。
【請求項９】
前記付勢部材は、前記スライド部材に対応する位置に、前記付勢部材と前記スライド部材の摩擦を低減するための回転部材を備えている請求項８に記載のＩＣソケット。
【請求項１０】
前記付勢部材支持部材は前記パッケージ案内部材を覆うための蓋部材内に配置されている請求項８又は９に記載のＩＣソケット。
【請求項１１】
前記蓋部材が前記パッケージ案内部材を覆っている状態で前記蓋部材を固定するための蓋固定部材をさらに備え、前記蓋固定部材と前記スライド部材は一体化されており、前記蓋固定部材は前記スライド部材の前記上段部と前記付勢部材が接触している状態では前記蓋部材を開放し、前記パッケージ収容部に収容された半導体装置と前記付勢部材が接触している状態では前記蓋部材を固定するようにスライドする請求項１０に記載のＩＣソケット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置と、半導体装置の電気的特性試験を行なうための試験装置との電気的な接続を行なうための試験用基板及びＩＣソケットに関するものである。
本発明の試験用基板及びＩＣソケットは、例えばＱＦＰ（Quad Flat Package）などリード端子からなるチップ電極をもつ半導体装置や、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）など一平面に複数個のチップ電極が配列された半導体装置などの半導体装置の電気的特性試験に用いられ、特に、例えばウェハレベルＣＳＰなどの微細なチップ電極の配列を有する半導体装置の電気的特性試験に有用である。
【背景技術】
【０００２】
従来、バーンイン試験などの半導体装置の電気的特性試験を行なう際、半導体装置のチップ電極と試験装置の電極との電気的な接続を行なうためにＩＣソケットが使用される。ＩＣソケットにはチップ電極に対応する位置に導電性材料からなる接触用端子が配列されている。
リード端子からなるチップ電極を備えているＱＦＰなどの半導体装置用のＩＣソケットとしてケルビンコンタクト方式のＩＣがある（例えば、特許文献１及び特許文献２参照。）。ケルビンコンタクト方式とは、接触抵抗対策として、電圧を印加するためのフォースライン用のコンタクトと、電圧を検出するためのセンスライン用のコンタクトを１個のチップ電極に接触させる方式である。
また、ＢＧＡやＣＳＰなど一平面に複数個のチップ電極が配列された半導体装置用のＩＣソケットとしてポゴピンをチップ電極に接触させるもの（例えば、特許文献３参照。）や、プローブ針をチップ電極に接触させるもの（例えば、特許文献４参照。）などがある。
【０００３】
また、最近では、ウェハレベルＣＳＰがある（例えば特許文献５参照。）。ウェハレベルＣＳＰはチップのダイシング前にチップ電極を作り込んだＣＳＰである。ウェハレベルＣＳＰの大きさは例えば外形寸法が１.０ｍｍ（ミリメートル）程度、厚みが０.４ｍｍ程度であり、チップ電極の大きさは直径が０.２ｍｍ程度である。
【０００４】
【特許文献１】特開平６−３３４０７２号公報
【特許文献２】特開２００４−６３９１９号公報
【特許文献３】特開平６−３３４０７２号公報
【特許文献４】特開２００４−６３９１９号公報
【特許文献５】特開２０００−２６０９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置の電気的特性試験において、特許文献１や特許文献２に開示されているように、チップ電極に２本のコンタクトを接触させて測定精度を高めることが好ましい。
しかし、チップ電極に２本のコンタクトを接触させるにはＩＣソケットの構造が複雑になり、コストが増大するという問題があった。
また、ＢＧＡやＣＳＰなど一平面に複数個のチップ電極に２本のコンタクトを接触させるには特許文献３に開示されているポゴピンでは困難であり、特許文献４に開示されているプローブ針を用いればチップ電極に２本のコンタクトを接触させることも可能であるが、その場合でもＩＣソケットの構造が複雑になり、コストが増大する。さらに、ウェハレベルＣＳＰのように微細なチップ電極の配列を有する半導体装置に対してはプローブ針を用いてもチップ電極に２本のコンタクトを接触させることは困難である。
【０００６】
そこで本発明は、半導体装置の電気的特性試験において半導体装置のチップ電極に２本のコンタクトを接触させなくても測定精度を向上させることができる試験用基板及びそれを用いたＩＣソケットを提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明にかかる試験用基板は、絶縁性基板と、上記絶縁性基板に形成された、半導体装置のチップ電極が直接又は導電材料を介して電気的接続される基板電極、及び上記基板電極に互いに分離して接続された少なくとも２本の配線パターンを備えているものである。
【０００８】
本発明の試験用基板において、上記基板電極及び上記配線パターンは上記絶縁性基板の同一表面に形成されている例を挙げることができる。ただし、上記基板電極及び上記配線パターンは上記絶縁性基板の同一表面に形成されているものに限定されるものではなく、絶縁性基板に形成された接続孔を介して上記基板電極及び上記配線パターンが接続され、上記基板電極及び上記配線パターンは互いに異なる面に形成されているようにしてもよい。
【０００９】
また、複数の半導体装置搭載領域と、上記半導体装置搭載領域ごとに複数の上記基板電極を備え、上記絶縁性基板の隣り合う上記半導体装置搭載領域間の領域に、折り曲げることにより上記絶縁性基板を分割するための分割用溝を備えているようにしてもよい。
【００１０】
本発明にかかるＩＣソケットは、半導体装置を所定の位置に収容するためのチップ収容部と、上記チップ収容部に収容されたときの半導体装置のチップ電極の位置に対応して一端が配置されている接触用端子と、上記接触用端子の他端に接触されている基板電極をもつ本発明の試験用基板を備えているものである。
上記接触用端子の例としてポゴピンを挙げることができる。ここでポゴピンとは、筒状の本体の内部に導電性材料からなる弦巻ばねなどの弾性体を備え、本体の一端又は両端に導電性材料からなる電極を備えているものである。ただし、上記接触用端子は、ポゴピンに限定されるものではなく、チップ電極、基板電極間を電気的に接続することができるものであればよい。
【００１１】
本発明のＩＣソケットにおいて、検査対象の半導体装置は一平面に複数個のチップ電極が配列されたものであって、上記チップ収容部は、半導体装置を所定の位置に配置するためのパッケージ収容部を備えたパッケージ案内部材と、上記パッケージ収容部に収容された半導体装置を重量により下側に付勢するための付勢部材を備え、上記接触用端子は半導体装置が上記チップ電極を下側にして上記パッケージ収容部に収容されたときの上記チップ電極の位置に対応して配置されているようにしてもよい。
【００１２】
さらに、上記チップ収容部は、上記付勢部材を、上記パッケージ収容部に収容された半導体装置に接触させない状態で上記パッケージ収容部の上方位置に一旦配置した後、徐々に下降させて半導体装置に接触させる付勢部材支持機構をさらに備えているようにしてもよい。
【００１３】
上記付勢部材支持機構の一例として、上記付勢部材を上記パッケージ収容部の上方位置で鉛直方向又は略鉛直方向に移動可能に配置する付勢部材支持部材と、上記付勢部材を半導体装置に接触させない状態では上記付勢部材を上段部で支持し、上記付勢部材を半導体装置に接触させる際には上記上段部から下方側へ傾斜している傾斜部で支持して上記付勢部材を徐々に下降させるスライド部材により構成されるものを挙げることができる。
また、付勢部材による半導体装置への加圧位置のずれを生じないようにするために、付勢部材支持部材は、付勢部材のスライド部材とは反対側の端部側を回転軸として支持するものであることが好ましい。
付勢部材をスライド部材の上段部で支持する位置にスライド部材を配置した状態で、付勢部材支持部材により付勢部材をパッケージ収容部材の上方位置に配置する。このとき、付勢部材とスライド部材の上段部は接触するが、付勢部材と半導体装置は接触しない。その後、付勢部材がスライド部材の傾斜部と接触する側にスライド部材をスライドさせることにより、付勢部材がスライド部材の傾斜部に沿って徐々に下がり、付勢部材と半導体装置が接触し、付勢部材により半導体装置が徐々に付勢される。
【００１４】
さらに、上記付勢部材は、上記スライド部材に対応する位置に、上記付勢部材と上記スライド部材の摩擦を低減するための回転部材を備えているようにしてもよい。
【００１５】
さらに、上記付勢部材支持部材は上記パッケージ案内部材を覆うための蓋部材内に配置されているようにしてもよい。
【００１６】
さらに、上記蓋部材が上記パッケージ案内部材を覆っている状態で上記蓋部材を固定するための蓋固定部材をさらに備え、上記蓋固定部材と上記スライド部材は一体化されており、上記蓋固定部材は上記スライド部材の上記上段部と上記付勢部材が接触している状態では上記蓋部材を開放し、上記パッケージ収容部に収容された半導体装置と上記付勢部材が接触している状態では上記蓋部材を固定するようにスライドするようにしてもよい。
【発明の効果】
【００１７】
本発明の試験用基板では、半導体装置のチップ電極が直接又は導電材料を介して電気的接続される基板電極に少なくとも２本の配線パターンを備えているようにしたので、試験装置から基板電極までの配線経路をケルビンコンタクト方式にすることができ、半導体装置のチップ電極に２本のコンタクトを接触させなくても電気的特性試験の測定精度を向上させることができる。例えば試験用基板の基板電極上に半導体装置を半田実装すれば、ＩＣソケットを用いることなく、ケルビンコンタクト方式によりバーンイン試験などの半導体装置の電気的特性試験を行なうことができ、バーンイン試験後の試験についても、基板実装しているにも関わらず、ケルビンコンタクト方式によって高精度に電気的特性試験を行なうことができる。このような使用例は、微細なチップ電極の配列を有するウェハレベルＣＳＰの電気的特性試験に特に有用である。
【００１８】
本発明の試験用基板において、上記基板電極及び上記配線パターンは上記絶縁性基板の同一表面に形成されているようにすれば、絶縁性基板の表裏面に基板電極や配線パターンが形成されているものに比べて、製造コストを低減することができる。
【００１９】
さらに、複数の半導体装置搭載領域と、上記半導体装置搭載領域ごとに複数の上記基板電極を備え、上記絶縁性基板の隣り合う上記半導体装置搭載領域間の領域に、折り曲げることにより上記絶縁性基板を分割するための分割用溝を備えているようにすれば、半導体装置を試験用基板に基板実装した状態での電気的特性試験、例えばバーンイン試験中に故障が発生した半導体装置について上記分割用溝を用いて絶縁性基板を分割して正常な半導体装置とは分離させて取り出すことができる。そして、故障した半導体装置を分離した後の正常な半導体装置については電気的特性試験を継続することができ、故障した半導体装置については解析に進めることができる。
【００２０】
本発明のＩＣソケットでは、半導体装置を所定の位置に収容するためのチップ収容部と、上記チップ収容部に収容されたときの半導体装置のチップ電極の位置に対応して一端が配置されている接触用端子、例えばポゴピンと、上記接触用端子の他端に接触されている基板電極をもつ本発明の試験用基板を備えているようにしたので、試験装置から基板電極までの配線経路をケルビンコンタクト方式にすることができ、１本の配線経路により電気的特性試験を行なう場合に比べて高精度に試験を行なうことができる。さらに、１本の接触用端子をチップ電極に接触させればよいので、２本の接触用端子をチップ電極に接触させる場合に比べて技術的に容易であり、製造コストも安価になる。
【００２１】
本発明のＩＣソケットにおいて、検査対象の半導体装置は一平面に複数個のチップ電極が配列されたものである場合、上記チップ収容部は、半導体装置を所定の位置に配置するためのパッケージ収容部を備えたパッケージ案内部材と、上記パッケージ収容部に収容された半導体装置を重量により下側に付勢するための付勢部材を備え、上記接触用端子は半導体装置が上記チップ電極を下側にして上記パッケージ収容部に収容されたときの上記チップ電極の位置に対応して配置されているようにすれば、
付勢部材の重量により半導体装置を付勢することにより、単一面積当たりの加圧力を一定量与えることができる。これにより、電気的特性試験を行なう対象が例えばウェハレベルＣＳＰのように微小な半導体装置であっても、半導体装置の外部接続端子の損傷やチップ欠け、チップ割れなどの不具合を防止することができる。
【００２２】
さらに、上記チップ収容部は、上記付勢部材を、上記パッケージ収容部に収容された半導体装置に接触させない状態で上記パッケージ収容部の上方位置に一旦配置した後、徐々に下降させて半導体装置に接触させる付勢部材支持機構をさらに備えているようにすれば、
半導体装置への急激な加圧を防止することができ、半導体装置の外部接続端子の損傷やチップ欠け、チップ割れなどの不具合を防止することができる。
【００２３】
さらに、上記付勢部材支持機構は、上記付勢部材を上記パッケージ収容部の上方位置で鉛直方向又は略鉛直方向に移動可能に配置する付勢部材支持部材と、上記付勢部材を半導体装置に接触させない状態では上記付勢部材を上段部で支持し、上記付勢部材を半導体装置に接触させる際には上記上段部から下方側へ傾斜している傾斜部で支持して上記付勢部材を徐々に下降させるスライド部材とを備えているようにしたので、
付勢部材により半導体装置を徐々に付勢することができ、半導体装置への急激な加圧を防止することができ、半導体装置の外部接続端子の損傷やチップ欠け、チップ割れなどの不具合を防止することができる。
【００２４】
さらに、上記付勢部材は、上記スライド部材に対応する位置に、上記付勢部材と上記スライド部材の摩擦を低減するための回転部材を備えているようにすれば、
付勢部材をスライド部材の傾斜部に沿って滑らかに下降させることができるとともに、付勢部材とスライド部材間の摩擦を低減してスライド部材の摩耗を低減することができる。
【００２５】
さらに、上記付勢部材支持部材は上記パッケージ案内部材を覆うための蓋部材内に配置されているようにすれば、
半導体装置をパッケージ収容部に収容する際に付勢部材支持部材及び付勢部材を作業範囲内から排除することができ、半導体装置をパッケージ収容部に収容する際の作業効率を向上させることができる。
【００２６】
さらに、上記蓋部材が上記パッケージ案内部材を覆っている状態で上記蓋部材を固定するための蓋固定部材をさらに備え、上記蓋固定部材と上記スライド部材は一体化されており、上記蓋固定部材は上記スライド部材の上記上段部と上記付勢部材が接触している状態では上記蓋部材を開放し、上記パッケージ収容部に収容された半導体装置と上記付勢部材が接触している状態では上記蓋部材を固定するようにスライドするようにすれば、
付勢部材が半導体装置を付勢しているときに、付勢部材に外力などの変動圧力が一時的に加わることによる半導体装置及び付勢部材の破損などの不具合を回避することができる。
【発明を実施するための最良の形態】
【００２７】
図１は試験用基板の一実施例を示す図であり、（Ａ）は全体を表す平面図、（Ｂ）は（Ａ）の一点差線円位置で囲まれた部分の拡大図、（Ｃ）は（Ｂ）のＡ−Ａ’位置での断面図、（Ｄ）はウェハレベルＣＳＰを実装した状態を示す拡大図、（Ｅ）は（Ｄ）のＢ−Ｂ’位置での断面図である。  図２は検査対象であるウェハレベルＣＳＰを示す図であり、（Ａ）はチップ電極側の平面図、（Ｂ）は側面図である。
【００２８】
まず、図２を参照して検査対象であるウェハレベルについて説明する。
ウェハレベルＣＳＰ１はチップのダイシング前に底面１ｂにチップ電極１ａを作り込んだＣＳＰである。ウェハレベルＣＳＰ１は例えば外形寸法が０.８２×１.３２ｍｍ、厚みが０.４０ｍｍである。ウェハレベルＣＳＰ１の底面１ｂに例えば半田からなる４つのチップ電極１ａが縦横に配列されている。チップ電極１ａは例えば直径が０.１８ｍｍ、高さが０.０８ｍｍである。縦横に並ぶチップ電極１ａの間隔は例えば幅方向は０.５０ｍｍ、長さ方向は１.００ｍｍである。
【００２９】
図１を参照して試験用基板について説明する。
試験用基板３は例えばガラスエポキシからなる絶縁性基板５を備えている。絶縁性基板５の一表面５ａに、ウェハレベルＣＳＰ１のチップ電極１ａに対応して配置されている４つの基板電極７と、基板電極７に連続して形成され、基板電極７ごとに設けられた４組の配線パターン９ａ，９ｂと、配線パターン９ａ，９ｂごとに配線パターン９ａ，９ｂの基板電極７とは反対側端に連続して形成された端子１１が形成されている。基板電極７、配線パターン９ａ，９ｂ及び端子１１は例えば銅の表面に金メッキされたものにより形成されている。
絶縁性基板５の一表面５ａ上に、配線パターン９ａ，９ｂを覆い、基板電極７上及び端子１１近傍領域に開口部をもつ絶縁膜１３（（Ａ）及び（Ｄ）での図示は省略）が形成されている。絶縁膜１３は例えばエポキシ樹脂製レジストにより形成されている。
【００３０】
（Ｄ）及び（Ｅ）に示すように、ウェハレベルＣＳＰ１の電気的特性試験の際にはウェハレベルＣＳＰ１は、チップ電極１ａが基板電極７に半田接合されて試験用基板３に実装される。各基板電極７には２本の配線パターン９ａ，９ｂが接続されており、各配線パターン９ａ，９ｂは端子１１を介して試験装置に接続されてセンスラインとフォースラインとして用いられる。これにより、試験装置から基板電極７までの配線経路をケルビンコンタクト方式にすることができ、ウェハレベルＣＳＰ１のチップ電極１ａに２本のコンタクトを接触させなくても電気的特性試験の測定精度を向上させることができる。
【００３１】
図３は試験用基板の他の実施例を示す図であり、（Ａ）は全体を表す平面図、（Ｂ）は（Ａ）のＣ−Ｃ’位置での断面図である。図１と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【００３２】
試験用基板１５の絶縁性基板５に２つの半導体装置搭載領域が設けられており、絶縁性基板５の一表面５ａに、半導体装置搭載領域ごとに基板電極７、配線パターン９ａ，９ｂ及び端子１１が図１を参照して説明した実施例と同じ構成で形成されている。絶縁性基板５の一表面５ａには配線パターン９ａ，９ｂを覆い、基板電極７上及び端子１１近傍領域に開口部をもつ絶縁膜（図示は省略）が形成されている。
【００３３】
２つの半導体装置搭載領域間の絶縁性基板５の一表面５ａ及び裏面５ｂに分割用溝１７がそれぞれ形成されている。例えば絶縁性基板５の厚みは１.６ｍｍ、分割用溝１７の深さは片側０.５ｍｍ、幅は０.２ｍｍであり、分割用溝１７における絶縁性基板５の厚みは０.６ｍｍである。これにより、絶縁性基板５を分割用溝１７で折り曲げることにより、絶縁性基板５を半導体装置搭載領域ごとに分割することができる。
【００３４】
試験用基板１５の両半導体装置搭載領域には図１（Ｄ）及び（Ｅ）と同様にしてウェハレベルＣＳＰが搭載され、２つのウェハレベルＣＳＰを試験用基板１５に基板実装した状態で電気的特性試験が行なわれる。その試験中、例えばバーンイン試験中にいずれかのウェハレベルＣＳＰに故障が発生した場合、分割用溝１７を用いて絶縁性基板５を分割して取り出すことができる。そして、故障したウェハレベルＣＳＰを分離した後の正常なウェハレベルＣＳＰについては電気的特性試験を継続することができ、故障したウェハレベルＣＳＰについては解析に進めることができる。
【００３５】
この実施例では試験用基板１５に２つの半導体装置搭載領域を設けているが、本発明の試験用基板はこれに限定されるものではなく、例えば、図４（Ａ）に示すように横方向に３つの半導体装置搭載領域を備えていてもよいし、図４（Ｂ）に示すようにマトリクス状に４つの半導体装置搭載領域を備えていてもよい。また、半導体装置搭載領域の個数、配置方向、及び端子１１の配置方向はこれらに限定されるものではない。また、複数の半導体装置搭載領域を備えている態様において、半導体装置搭載領域間に分割用溝を必ずしも備えていなくてもよい。また、分割用溝は絶縁性基板の一表面にのみ形成されていてもよい。
【００３６】
上記の実施例ではウェハレベルＣＳＰを測定対象としているが、基板電極７の大きさや配置、個数を変更することにより、ＢＧＡやＣＳＰなど一平面に複数個のチップ電極が配列された半導体装置に対しても対応することができる。
また、ＱＦＰなどリード端子からなるチップ電極をもつ半導体装置を測定対象とすることもできる。
【００３７】
図５は試験用基板のさらに他の実施例を示す図であり、（Ａ）は半導体装置搭載領域を拡大して示す平面図、（Ｂ）はＱＦＰを実装した状態を示す平面図、（Ｃ）は（Ｂ）のＤ−Ｄ位置での断面図である。図１及び図２と同じ機能を果たす部分には同じ符号を付し、それらの部分の詳細な説明は省略する。
【００３８】
ＱＦＰ試験用基板１９は、絶縁性基板５の一表面５ａに、ＱＦＰ２１のリード端子（チップ電極）２１ａに対応して６つの基板電極７と、基板電極７に連続して形成され、基板電極７ごとに設けられた６組の配線パターン９ａ，９ｂと、配線パターン９ａ，９ｂの基板電極とは反対側端に連続して形成された端子（図示は省略）が配線パターン９ａ，９ｂごとに形成されている。
絶縁性基板５の一表面５ａ上に、配線パターン９ａ，９ｂを覆い、基板電極７上に開口部をもつ絶縁膜１３（（Ａ）及び（Ｂ）での図示は省略）が形成されている。
【００３９】
（Ｂ）及び（Ｃ）に示すように、ウェハレベルＣＳＰ１の電気的特性試験の際にはＱＦＰ２１は、リード端子２１ａが基板電極７に半田接合されてＱＦＰ試験用基板１９に実装される。この実施例でも、各基板電極７には２本の配線パターン９ａ，９ｂが接続されているので、試験装置から基板電極７までの配線経路をケルビンコンタクト方式にすることができ、ＱＦＰ２１のリード端子２１ａに２本のコンタクトを接触させなくても電気的特性試験の測定精度を向上させることができる。
【００４０】
図５ではＱＦＰ試験用基板１９の半導体装置搭載領域のみを示しているが、ＱＦＰ試験用基板１９に設けられている半導体装置搭載領域の個数は１個でもよいし、複数個でもよい。また、複数個の半導体装置搭載領域を備えている場合は、図３及び図４と同様に、半導体装置搭載領域間に分割用溝を備えているようにしてもよい。
【００４１】
次にＩＣソケットの実施例について説明する。
図６はＩＣソケットの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ’位置での断面図、（Ｃ）は（Ａ）のＹ−Ｙ’位置での断面図である。
ＩＣソケット２３は略直方体状のベース２５を備えている。ベース２５には上面から下面に貫通する空間が形成されており、その空間内に、位置調整を行なえるように水平面方向でベース２５とは間隔をもって接触用端子支持部２７が配置されている。
ベース２５の側面には、２組の対向する側面ごとに、３点支持により接触用端子支持部２７の水平面方向の位置及び傾きの微量な調整を行なうための調整用ネジ２９が設けられている。
接触用端子支持部２７の上面に試験用基板３が配置され、さらにその上にポゴピン支持部３１が配置されている。試験用基板３は例えば図１（Ａ）、（Ｂ）及び（Ｃ）に示したものと同じものである。
【００４２】
図７は試験用基板３及びポゴピン支持部３１近傍の構造を拡大して示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ’位置での断面図である。（Ａ）では位置決めガイド３７の図示は省略している。
接触用端子支持部２７上に試験用基板３が配置されている。試験用基板３の絶縁性基板５の一表面５ａに、測定対象であるウェハレベルＣＳＰ１のチップ電極１ａ（図２参照）に対応して４つの基板電極７と、基板電極７に連続して形成され、基板電極７ごとに設けられた４組の配線パターン９ａ，９ｂと、配線パターン９ａ，９ｂの基板電極とは反対側端に連続して形成された端子（図示は省略）が配線パターン９ａ，９ｂごとに形成されている。それらの端子は図示しない配線によりＩＣソケット２３の外部に設けられた試験装置に接続される。
試験用基板３上に絶縁性材料からなるポゴピン支持部３１が配置されている。ポゴピン支持部３１には試験用基板３の基板電極７に対応してポゴピン配置孔３１ａが形成されている。ポゴピン配置孔３１ａ内に、接触用端子の一例としてのポゴピン３３が配置されている。
【００４３】
図６に戻ってＩＣソケットの説明を続ける。
ベース２５の上面に、接触用端子支持部２７を覆うようにカバーシャーシ３５が設けられている。カバーシャーシ３５には中央部に開口部が形成されており、その開口部内に位置決めガイド（パッケージ案内部材）３７が配置されている。
【００４４】
図８は位置決めガイドを示す斜視図である。図８を参照して位置決めガイド３７について説明する。
位置決めガイド３７には凹部３９が形成されている。凹部３９の底部に、測定対象であるウェハレベルＣＳＰ１（図２参照。）の外形寸法よりもわずかに大きい平面形状をもつ凹部からなるパッケージ収容部４１が形成されている。パッケージ収容部４１の平面形状の四隅には加工逃がしが形成されている。パッケージ収容部４１の底部に、ウェハレベルＣＳＰ１のチップ電極１ａ及びポゴピン３３の配置に対応して貫通穴４１ａが形成されている。
【００４５】
この実施例では、例えばパッケージ収容部４１に４つの貫通穴４１ａが形成されており、加工逃がしを除くパッケージ収容部４１の寸法は、長さが１.５０ｍｍ、幅が１.００ｍｍ、深さが０.６０ｍｍ、底部の厚みが０.２０ｍｍであり、貫通穴４１ａは直径が０.３５ｍｍである。
位置決めガイド３７の材料としては例えばジルコニア系のセラミックを挙げることができる。ただし、本発明においてパッケージ案内部材の形状、材料、寸法及び機能などは位置決めガイド３７に限定されるものではない。
【００４６】
図９に、パッケージ収容部を拡大して示す斜視図を示す。
パッケージ収容部４１は測定対象であるウェハレベルＣＳＰの水平面方向位置及び鉛直方向位置を位置決めする。
パッケージ収容部４１の下方位置には、貫通穴４１ａ及びウェハレベルＣＳＰ１のチップ電極１ａの配列に対応してポゴピン３３が配置されている。ポゴピン３３の先端は貫通穴４１ａ内に配置されている（図７（Ｂ）も参照。）。
【００４７】
カバーシャーシ３５には接触用端子支持部２７の四隅部分に対応して開口部が形成されており、その開口部に対応して接触用端子支持部２７の四隅部分にネジ穴がそれぞれ形成されている。カバーシャーシ３５の開口部を介して接触用端子支持部２７のネジ穴に固定用ネジ４３が螺合されて、接触用端子支持部２７はカバーシャーシ３５に固定されている。カバーシャーシ３５の開口部は固定用ネジ４３のネジ部の直径よりも小さく、かつ固定用ネジ４３の頭部よりも大きい寸法で形成されており、固定用ネジ４３により、調整用ネジ２９によって位置調整された接触用端子支持部２７を調整後の位置で固定できるようになっている。これにより、接触用端子支持部２７を調整用ネジ２９により位置調整した後、位置調整後に接触用端子支持部２７が位置移動するのを防止することができる。さらに、固定用ネジ４３により接触用端子支持部２７を位置固定した後は調整用ネジ２９により接触用端子支持部２７を位置決めし続ける必要はないので、調整用ネジ２９を取り外したり緩めたりして接触用端子支持部２７に対する調整用ネジ２９の圧力をなくしたり緩めたりすることができる。ＩＣソケット２３を使用する際には、調整用ネジ２９を取り外してもよい。
【００４８】
図６に戻ってＩＣソケットの説明を続ける。
カバーシャーシ３５の上面にシャフト支持台４５が固定されている。シャフト支持台４５には水平面に平行にシャフト４７が設けられている。
シャフト４７を支点として回動するように、カバー（蓋部材）４９及び分銅５１が設けられている。図６はカバー４９を閉じた状態を示している。図１０にカバー４９を開いた状態を示す。
カバー４９と分銅５１はシャフト４７を共通の回動軸としているが、互いに固定されておらず、それぞれ独立して回動できるようにシャフト４７に取り付けられている。分銅５１はカバー４９の内側に配置されており、カバー４９に取り付けられた下げ幅調節ネジ５５によってカバー４９を閉じた際の下げ幅を制限されている。
カバー４９はシャフト４７に固定されており、シャフト４７の一端にシャフト４７及びカバー４９の開閉速度を制限するための油圧ダンパ５３が設けられている。油圧ダンパ５３は、カバー４９が急速に閉じてＩＣソケット２３に振動が生じてパッケージ収容部４１からウェハレベルＣＳＰ１が飛び出すのを防止する。カバー４９の開閉速度を制限する機構は油圧ダンパ５３に限定されるものではなく、他の機構であってもよい。
【００４９】
分銅５１にはパッケージ収容部４１に対応する位置に加圧ヘッド５７が設けられている。加圧ヘッド５７はパッケージ収容部４１内に配置されたウェハレベルＣＳＰのチップ電極が配列された面とは反対側の面を下方側に付勢するためのものである。加圧ヘッド５７の先端には樹脂製のボール部材が設けられており、そのボール部材がウェハレベルＣＳＰと接触する。加圧ヘッド５７の内部には弾性体、例えば巻きバネが収納されている。その巻きバネは、収縮することによりウェハレベルＣＳＰの破壊を防止するとともに押し圧を一定量以上になるように調節する。
【００５０】
分銅５１には、シャフト４７とは反対側の端部側の下面にボール部材５９が配置されている。分銅５１、加圧ヘッド５７及びボール部材５９は本発明のＩＣソケットの付勢部材を構成する。
カバーシャーシ３５の上面には、位置決めガイド３７を挟んでシャフト支持台４５とは反対側にカバー固定部材（蓋固定部材）６１も配置されている。カバー固定部材６１にはシャフト４７に平行に長穴６３が形成されている。長穴６３内にはカバーシャーシ３５に固定されたピン６５が配置されている。カバー固定部材６１は長穴６３をガイドとして水平面内でシャフト４７に平行にスライド可能に配置されている。
【００５１】
図１１にカバー固定部材６１周辺の平面図を拡大して示す。（Ａ）はカバー４９を固定している状態を示し、（Ｂ）はカバー４９を固定していない状態を示す。図６（Ａ）では、カバー固定部材６１の実線で示す位置はカバー４９を固定している状態を示し、２点鎖線で示す位置はカバー４９を固定していない状態を示している。
カバー固定部材６１には突起部６１ａが設けられている。カバー４９には突起部６１ａに対応して凹部４９ａと段差部４９ｂが形成されている。
【００５２】
カバー４９を閉じる際、図１１（Ｂ）に示すように、カバー固定部材６１の突起部６１ａがカバー４９の凹部４９ａに対応する位置に配置されるようにカバー固定部材６１を位置させる（カバー開放位置）。
カバー４９を閉じた後、図１１（Ａ）に示すように、カバー固定部材６１の突起部６１ａがカバー４９の段差部４９ｂ上に位置するようにカバー固定部材６１をスライドさせる（カバー固定位置）。
このようにして、カバー固定部材６１によりカバー４９を固定する。
【００５３】
また、カバー４９が開いた状態でカバー固定部材６１がカバー固定位置（図１１（Ａ）参照）に位置しているとき、カバー４９を閉じようとしてもカバー４９の段差部２９の部分がカバー固定部材６１の突起部６１ａに接触し、カバー４９が閉じない構造になっている。これにより、パッケージ収容部４１内に配置されたウェハレベルＣＳＰに誤って過大な力が作用するのを防止している。
【００５４】
図１２は、図１（Ａ）のＦ−Ｆ’位置での断面を拡大して示す図である。図１２に示すように、カバー固定部材６１には分銅５１のボール部材５９に対応する位置にボール接触台（スライド部材）６７が設けられている。ボール接触台６７には、上段部６７ａと、上段部６７ａから下方側へ傾斜している傾斜部６７ｂと、傾斜部６７ｂに連続して上段部６７ａよりも低い位置に設けられた下段部６７ｃが形成されている。
【００５５】
この実施例において、ベース２５、カバーシャーシ３５、位置決めガイド３７、シャフト支持台４５、シャフト４７、カバー４９、分銅５１、油圧ダンパ５３、下げ幅調節ネジ５５、加圧ヘッド５７、ボール部材５９、カバー固定部材６１、及びピン６５は本発明のＩＣソケットのチップ収容部を構成する。
また、シャフト４７及び下げ幅調節ネジ５５は本発明のＩＣソケットの付勢部材支持部材を構成し、シャフト４７及び下げ幅調節ネジ５５からなる付勢部材支持部材ならびにボール接触台（スライド部材）６７は本発明のＩＣソケットの付勢部材支持機構を構成する。
【００５６】
次にポゴピン３３とパッケージ収容部４１の貫通穴４１ａの位置調整操作について説明する。配線ユニットについて説明する。
ベース２５に調整用ネジ２９を螺合させて調整用ネジ２９によって接触用端子支持部２７を支持できる状態にした後、固定ネジ４３を緩める。測長機能を備えた顕微鏡にプローブユニットを配置し、顕微鏡で確認しながら調整用ネジ２９を回転させて接触用端子支持部２７を移動させ、ポゴピン３３の先端を所定の位置に移動させる。ポゴピン３３の先端の調整が完了した後、固定ネジ４３を締めて接触用端子支持部２７の位置を固定する。このとき、ポゴピン３３の先端位置にずれが生じないかを顕微鏡で確認しながら固定ネジ４３を締めることが好ましい。
【００５７】
次に、ＩＣソケット２３に測定対象であるウェハレベルＣＳＰ１を収容するときの操作について説明する。
図１０に示したようにカバー４９を開け、パッケージ収容部４１にウェハレベルＣＳＰを収容した後、カバー４９を閉じる。図１１（Ｂ）及び図１２の２点鎖線に示すように、カバー固定部材６１がカバー開放位置に配置されてカバー４９を固定していない状態のとき、ボール接触台６７の上段部６７ａが分銅５１のボール部材５９に対応する位置に配置され、ボール部材５９が上段部６７ａに接触する。
【００５８】
図１３に、図１（Ａ）のＸ−Ｘ位置での、カバー４９を閉じ、カバー固定部材６１がカバー４９を固定していない状態での断面図を示す。
この状態では分銅５１のボール部材５９がボール接触台６７の上段部６７ａに接触しており（図１１の２点鎖線も参照）、分銅５１は上段部６７ａとシャフト４７により支持された状態になる。このとき、加圧ヘッド５７の先端部はパッケージ収容部４１に収容されたウェハレベルＣＳＰには接触していない。
【００５９】
図１１（Ｂ）に示すカバー開放位置から図１１（Ａ）に示すカバー固定位置側にカバー固定部材６１をスライドさせると、分銅５１のボール部材５９がボール接触台６７上で回転して、ボール接触台６７上の上段部６７ａから傾斜部６７ｂに順次接触し、ボール部材５９の鉛直方向での位置が徐々に下降する。それに伴って分銅５１及び加圧ヘッド５７も徐々に下降し、加圧ヘッド５７がパッケージ収容部４１に収容されたウェハレベルＣＳＰに接触し、ウェハレベルＣＳＰを下方側へ徐々に加圧する。分銅５１の重量は適当な大きさに調整されており、分銅５１の重量により徐々に加圧することにより、ウェハレベルＣＳＰのチップ電極の損傷やチップ欠け、チップ割れなどの不具合の発生を防止することができる。
【００６０】
カバー固定部材６１をカバー固定位置に位置させた状態では、分銅５１はシャフト４７、下げ位置調節ネジ３３及びウェハレベルＣＳＰによって支持され、加圧ヘッド５７によりウェハレベルＣＳＰを適当な圧力で加圧する。このとき、ウェハレベルＣＳＰの押下げ量はパッケージ収容部４１の底面により制限される。これにより、ウェハレベルＣＳＰのチップ電極とコンタクトユニット１１のポゴピン３３が良好な接触状態をもって電気的に接続される。
【００６１】
ウェハレベルＣＳＰの電気的特性試験を行なった後、パッケージ収容部４１からウェハレベルＣＳＰを取り出すとき、図１１（Ａ）に示すカバー固定位置から図１１（Ｂ）に示すカバー開放位置側にカバー固定部材６１をスライドさせる。これにより、分銅５１のボール部材５９がボール接触台６７の傾斜部６７ｂから上段部６７ａに順次接触し、分銅５１が上昇するとともに加圧ヘッド５７も上昇し、ウェハレベルＣＳＰは加圧状態から開放される。その後、カバー４９を開け、パッケージ収容部４１からウェハレベルＣＳＰを取り出す。
【００６２】
以上説明した、位置決めガイド及びＩＣソケットの実施例では、図５に示したウェハレベルＣＳＰを測定対象としているが、本発明が測定対象とする半導体装置はこれに限定されるものではなく、パッケージ収容部の大きさ、ならびに接触用端子及び基板電極の配置などを変更することにより、種々の半導体装置に適用することができ、例えばＢＧＡやＣＳＰ、ＱＦＰにも適用することができる。
また、チップ収容部の構成は上記実施例に限定されるものではなく、半導体装置のチップ電極を、接触用端子を介して配線基板の基板電極に接触させるために半導体装置を所定の位置に収容することができるものであれば、どのような構成であってもよい。
また、上記の実施例では接触用端子としてポゴピンを用いているが、本発明はこれに限定されるものではなく、例えばプローブ針などの弾性をもつ導電材料からなるものなど、他の接触用端子であってもよい。
【００６３】
また、図１４に示すように、試験用基板３上に１個又は複数個のＩＣソケット部６９を備えているようにしてもよい。この実施例において、試験用基板３は図１を参照して説明した実施例よりも絶縁性基板５（図１参照）の平面寸法が大きく形成されており、図７と同様にして基板電極７とポゴピン３３が位置合わせされてＩＣソケット部６９が絶縁性基板５上に固定されている。ＩＣソケット部６９は、図６から図１３を参照して説明したＩＣソケット２３と同様の構造を備えている。ただし、ＩＣソケット部６９はＩＣソケット２３に対して接触用端子支持部２７及び調整用ネジ２９を備えていない。
本発明の試験用基板上に配置されるＩＣソケット部はＩＣソケット部６９に限定されるものではなく、試験用基板の基板電極上にポゴピンなどの接触用端子を配置でき、かつ接触用端子に半導体装置のチップ電極を接触させつつ半導体装置を収容することができるものであれば、どのような構成のＩＣソケット部であってもよい。
【００６４】
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、形状、材料、配置、寸法などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
【図面の簡単な説明】
【００６５】
【図１】試験用基板の一実施例を示す図であり、（Ａ）は全体を表す平面図、（Ｂ）は（Ａ）の一点差線円位置で囲まれた部分の拡大図、（Ｃ）は（Ｂ）のＡ−Ａ’位置での断面図、（Ｄ）はウェハレベルＣＳＰを実装した状態を示す拡大図、（Ｅ）は（Ｄ）のＢ−Ｂ’位置での断面図である。
【図２】検査対象であるウェハレベルＣＳＰを示す図であり、（Ａ）はチップ電極側の平面図、（Ｂ）は側面図である。
【図３】試験用基板の他の実施例を示す図であり、（Ａ）は全体を表す平面図、（Ｂ）は（Ａ）のＣ−Ｃ’位置での断面図である。
【図４】試験用基板のさらに他の実施例を示す図である。
【図５】試験用基板のさらに他の実施例を示す図であり、（Ａ）は半導体装置搭載領域を拡大して示す平面図、（Ｂ）はＱＦＰを実装した状態を示す平面図、（Ｃ）は（Ｂ）のＤ−Ｄ’位置での断面図である。
【図６】ＩＣソケットの一実施例を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＸ−Ｘ’位置での断面図、（Ｃ）は（Ａ）のＹ−Ｙ’位置での断面図である。
【図７】同実施例を構成する試験用基板及びポゴピン支持部近傍の構造を拡大して示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＥ−Ｅ’位置での断面図である。
【図８】同実施例を構成する位置決めガイドの一例を示す斜視図である。
【図９】同実施例を構成するパッケージ収容部を拡大して示す斜視図を示す。
【図１０】同実施例のカバーが開いた状態を示す断面図である。
【図１１】同実施例を構成するカバー固定部材の周辺を示す平面図であり、（Ａ）はカバーを固定している状態、（Ｂ）はカバーを固定していない状態を示す。
【図１２】図１（Ａ）のＦ−Ｆ’位置での断面を拡大して示す図である。
【図１３】同実施例においてカバーを閉じ、カバー固定部材がカバーを固定していない状態を示す断面図である。
【図１４】試験用基板のさらに他の実施例を示す断面図である。
【符号の説明】
【００６６】
１    ウェハレベルＣＳＰ
１ａ  チップ電極
１ｂ  底面
３    試験用基板
５    絶縁性基板
５ａ  絶縁性基板の一表面
５ｂ  絶縁性基板の裏面
７    基板電極
９ａ，９ｂ  配線パターン
１１    端子
１３    絶縁膜
１５    試験用基板
１７    分割用溝
１９    ＱＦＰ試験用基板
２１    ＱＦＰ
２１ａ  リード端子（チップ電極）
２３    ＩＣソケット
２５    ベース
２７    接触用端子支持部
２９    調整用ネジ
３１    ポゴピン支持部
３１ａ  ポゴピン配置孔
３３    ポゴピン
３５    カバーシャーシ
３７    位置決めガイド
３９    凹部
４１    パッケージ収容部
４１ａ  貫通穴
４３    固定用ネジ
４５    シャフト支持台
４７    シャフト
４９    カバー
５１    分銅
５３    油圧ダンパ
５５    下げ幅調節ネジ
５７    加圧ヘッド
５９    ボール部材
６１    カバー固定部材
６３    長穴
６５    ピン
６７    ボール接触台
６９    ＩＣソケット部
【図１】
2006029898.tif 000003
【図２】
2006029898.tif 000004
【図３】
2006029898.tif 000005
【図４】
2006029898.tif 000006
【図５】
2006029898.tif 000007
【図６】
2006029898.tif 000008
【図７】
2006029898.tif 000009
【図８】
2006029898.tif 000010
【図９】
2006029898.tif 000011
【図１０】
2006029898.tif 000012
【図１１】
2006029898.tif 000013
【図１２】
2006029898.tif 000014
【図１３】
2006029898.tif 000015
【図１４】
2006029898.tif 000016