(57)【要約】【課題】  融点が高くかつ高温にて熱処理してもリーク電流の小さい電極材料を用いることで、リーク電流特性を向上させることができる窒化物系半導体装置を提供する。【解決手段】  本発明の窒化物系半導体装置は、Ｓｉ基板１上に、ＡｌＮ／ＧａＮバッファ層２、アンドープＧａＮ層３、ｎ型ＡｌＧａＮ活性層４が順次積層され、ｎ型ＡｌＧａＮ活性層４上に、Ｔｉ／Ａｌのオーム性接触のソース電極５、Ｔｉ／Ａｌのオーム性接触のドレイン電極６およびＲｈからなるショットキー接合のゲート電極７が形成されていることを特徴とする。【選択図】  図１
2006135241.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
この基板の主面に形成された窒化物系化合物半導体からなる主半導体領域と、
この主半導体領域の表面に形成され、かつ該主半導体領域との界面にロジウムまたはロジウムを含む合金からなるショットキー接合を有する電極と
を備えてなることを特徴とする半導体装置。
【請求項２】
前記ショットキー接合を有する電極と接触することなく、前記主半導体領域の表面または前記基板を介して前記ショットキー接合を有する電極と電気的に接続される第２の電極を備えてなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記主半導体領域の表面かつ前記ショットキー接合を有する電極の周囲に形成された抵抗膜を有し、この抵抗膜は、前記ショットキー接合を有する電極よりも高いシート抵抗を有するとともに、前記主半導体領域との間にショットキー接合を有してなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記ショットキー接合を有する電極よりも高いシート抵抗を有し、かつトンネル効果を生じる厚みを有する第３の電極を、前記ショットキー接合を有する電極と前記主半導体領域の主面との間に形成したことを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記ショットキー接合を有する電極は、ロジウムまたはロジウムを含む合金を形成した後、加熱処理してなることを特徴とする請求項１ないし４のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体領域を有する半導体装置に関し、特に、漏れ電流（リーク電流）特性に優れた窒化物系化合物半導体領域を有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、窒化物系化合物半導体領域を有する半導体装置は、絶縁破壊電圧が極めて大きく、飽和ドリフト速度や移動度も大きいために、高周波・高出力用電子デバイスとして注目されている。
特に、組成の異なる２種類の窒化物系化合物半導体を積層した構造の半導体装置においては、これらの窒化物系化合物半導体領域を構成する窒化物系化合物半導体の自発分極によって発生した分極電荷（キャリア）が、これらの窒化物系化合物半導体領域の界面近傍に発生する。
また、これらの窒化物系化合物半導体領域の間に格子歪を生じた形で、上層の窒化物系化合物半導体領域を連続して結晶成長させると、これらの窒化物系化合物半導体領域の界面近傍に、ピエゾ電気分極（またはピエゾ電界分極）に基づくキャリアが発生する。さらに、これらの窒化物系化合物半導体領域は、バンドギャップエネルギーの差が大きいので、キャリアが前記界面近傍にたまりやすい。
以上により、これらの窒化物系化合物半導体領域の界面近傍に高濃度の２次元キャリアが発生し、さらなるデバイスの高性能化を図ることができる。
【０００３】
図１０は、従来の窒化物系化合物半導体を用いたヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）を示す断面図であり、図において、１０１はサファイア基板、１０２は低温成長のＧａＮバッファ層、１０３はＧａＮ電子走行層、１０４は膜厚が５ｎｍのＡｌＧａＮスペーサ層、１０５は膜厚が２０ｎｍ、キャリア濃度が１×１０１８ｃｍ−３のＡｌＧａＮ電子供給層、１０７はＡｌＧａＮ電子供給層１０５の上に形成されＡｌＧａＮ電子供給層１０５と低抵抗性接触のソース電極、１０８はＡｌＧａＮ電子供給層１０５の上に形成されＡｌＧａＮ電子供給層１０５と低抵抗性接触のドレイン電極、１０９はＡｌＧａＮ電子供給層１０５の上に形成されＡｌＧａＮ電子供給層１０５とショットキー接合のゲート電極である。
一般的に、ｎ型半導体の上に形成されたゲート電極に用いる電極材料は、後述する特許文献１に記載のニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）等の仕事関数の大きい金属が知られている。これらの金属は、ｐ型半導体に対して低抵抗性を有する電極材料であることから、ｎ型半導体に対してはショットキー接合の電極材料である。
【特許文献１】米国特許第５１９２９８７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記ニッケルや金など前記ＡｌＧａＮ電子供給層１０５とショットキー接合を有するゲート電極材料は、高温（４００℃以上）で加熱処理すると前記ＡｌＧａＮ電子供給層１０５と反応し、逆バイアス印加時のリーク電流が増加するので、半導体装置の特性が極めて悪化するという問題点があった。また、高温動作時おける半導体装置の特性が劣化しやすいという問題点があった。
【０００５】
本発明は、上記の事情を鑑みてなされたものであって、比較的リーク電流が低く、高温熱処理を行ってもリーク電流の増大がなく、高温状態においても安定した動作を行う窒化物系化合物半導体領域を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は次の様な半導体装置を提供した。
すなわち、請求項１記載の半導体装置は、基板と、この基板の主面に形成された窒化物系化合物半導体からなる主半導体領域と、この主半導体領域の表面に形成され、かつ該主半導体領域との界面にロジウムまたはロジウムを含む合金からなるショットキー接合を有する電極とを備えてなることを特徴とする。
【０００７】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記ショットキー接合を有する電極と接触することなく、前記主半導体領域の表面または前記基板を介して前記ショットキー接合を有する電極と電気的に接続される第２の電極を備えてなることを特徴とする。
【０００８】
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、前記主半導体領域の表面かつ前記ショットキー接合を有する電極の周囲に形成された抵抗膜を有し、この抵抗膜は、前記ショットキー接合を有する電極よりも高いシート抵抗を有するとともに、前記主半導体領域との間にショットキー接合を有してなることを特徴とする。
【０００９】
請求項４記載の半導体装置は、請求項１または２記載の半導体装置において、前記ショットキー接合を有する電極よりも高いシート抵抗を有し、かつトンネル効果を生じる厚みを有する第３の電極を、前記ショットキー接合を有する電極と前記主半導体領域の主面との間に形成したことを特徴とする。
【００１０】
請求項５に記載の半導体装置は、請求項１ないし４のいずれか１項記載の半導体装置において、前記ショットキー接合を有する電極は、ロジウムまたはロジウムを含む合金を形成した後、加熱処理してなることを特徴とする。
【発明の効果】
【００１１】
本発明の窒化物系化合物半導体層を有する半導体装置によれば、ｎ型窒化物系化合物半導体層からなる主半導体領域上に主半導体領域とショットキー接合を有する電極を、ＲｈまたはＲｈを含む合金で形成した。前記ＲｈまたはＲｈを含む合金は、仕事関数の大きい金属であって、前記ＲｈまたはＲｈを含む合金の融点はＮｉやＡｕ等の融点よりも高く、同族のＰｔやＰｄの融点よりも高い。一般的に、金属は融点の１／１０程度の温度で自己表面拡散が起こり始め、融点の１／３程度の温度で合金化が始まる。よって、前記ＲｈまたはＲｈを含む合金を用いて前記ショットキー接合を有する電極を形成すると、前記ショットキー接合を有する電極と前記主半導体領域との界面において高温で熱処理した際の反応が生じにくい特徴を有する。
【００１２】
したがって、上記の電極と前記主半導体領域との界面を安定化することができ、逆方向電圧を印加した時に発生するリーク電流を抑制することができる。更に、この半導体装置を高温で動作させた場合においても、上記の電極と前記主半導体領域との界面において反応が生じにくくなり、この半導体装置の高温時の動作を安定化することができる。更に、前記ＲｈまたはＲｈを含む合金を熱処理することにより、前記主半導体領域との密着性が向上し、更にリーク電流を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の窒化物系半導体装置の各実施の形態について図面に基づき説明する。
なお、これらの実施の形態は、発明の趣旨をより良く理解させるために詳細に説明するものであるから、特に指定の無い限り、本発明を限定するものではない。
【００１４】
「第１の実施形態」
本発明の窒化物系半導体装置の第１の実施形態について、ラテラル型のヘテロ接合電界効果型トランジスタ（ＨＦＥＴ）を例に取り説明する。
図１は本実施形態のＨＦＥＴを示す断面図であり、このＨＦＥＴは、シリコン（Ｓｉ）からなる基板１、基板１の主面上にＡｌＮ／ＧａＮからなる多層構造のバッファ層２、アンドープのＧａＮ層３、ｎ型のＡｌＧａＮ層４からなる主半導体領域が形成され、ｎ型のＡｌＧａＮ層４の表面には、Ｔｉ／Ａｌの２層構造からなるｎ型のＡｌＧａＮ層４と低抵抗性接触のソース電極５、Ｔｉ／Ａｌの２層構造からなるｎ型のＡｌＧａＮ層４と低抵抗接触のドレイン電極６、ロジウム（Ｒｈ）で構成されたｎ型のＡｌＧａＮ層４とショットキー接合のゲート電極７を備えている。
このＧａＮ層３の上部のＡｌＧａＮ層４の近傍には、二次元キャリア（２次元電子ガス層）３ａが発生している。
【００１５】
ゲート電極７は、Ｒｈのみからなる単層の電極でもよいが、Ｒｈを含む合金からなる電極としてもよい。ここで、Ｒｈを含む合金とは、Ｒｈを電極の構成元素として含まれている合金であって、電極材料のＲｈの一部が合金化されていない混合物の状態も含むものとする。
また、例えば、ワイヤボンディングとの密着性を考慮する場合には、図２に示す様に、Ｒｈまたはその合金層７ａ上に、Ｔｉ層７ｂ、金（Ａｕ）層７ｃ等の金属層を順次積層し、ワイヤボンディングとＲｈまたはその合金層７ａとの間にワイヤボンディングとの密着性が良好な電極材料を有する構成としてもよい。また、Ａｕ層７ｃの替わりにＡｌ層としてもよい。
【００１６】
次に、本実施形態のＨＦＥＴの製法について説明する。
まず、清浄なＳｉ基板１上に、化学的気相成長法（ＣＶＤ）により、ＡｌＮ／ＧａＮからなる多層構造のバッファ層２、アンドープのＧａＮ層３、ｎ型のＡｌＧａＮ層４を順次積層し、次いで、スパッタ法を用いてＡｌＧａＮ層４上にＴｉ、Ａｌを順次積層し、その後エッチングによりパターニングし、ソース電極５及びドレイン電極６とする。次いで、ソース電極５及びドレイン電極６を例えば６５０℃にて１０分間、熱処理する。次いで、スパッタ法によりＡｌＧａＮ層４上にＲｈを成膜し、リフトオフ法によりパターニングし、ＡｌＧａＮ層４とショットキー接合のゲート電極７とする。次いで、このゲート電極７、すなわちＲｈを３００〜６００℃の温度範囲にて２０〜６０分間、熱処理する。例えば、５５０℃にて３０分間等である。
【００１７】
ここで、ゲート電極７を構成しているＲｈの融点は１９６６℃であり、従来ショットキー電極材料として使用されているニッケル（Ｎｉ：１４５５℃）や金（Ａｕ：１０６３℃）より高く、同族の白金（Ｐｔ：１７６９℃）やパラジウム（Ｐｄ：１５５２℃）よりも高い。一般的に、金属は融点の１／１０程度の温度で自己表面拡散が起こり始め、融点の１／３程度の温度で合金化が始まる。したがって、ゲート電極７を上記の温度範囲にて熱処理しても、Ｒｈまたはその合金から構成されたゲート電極７とＡｌＧａＮ層４とが接する界面において従来のＮｉやＡｕや同族のＰｔ及びＰｄの電極材料と比べて合金化が生じ難い。よって、ゲート電極７とＡｌＧａＮ層４において良好なショットキー障壁を形成することが可能であり、逆方向電圧を印加した場合、リーク電流を抑制することができる。
【００１８】
更に、ゲート電極材料であるＲｈを積層した後、ゲート電極に熱処理を加えてゲート電極７を形成すると、ゲート電極７とＡｌＧａＮ層４との密着性が向上し、熱処理前に比べてリーク電流を低減することができる。
【００１９】
以上説明した様に、第１の実施形態のＨＦＥＴによれば、ＡｌＧａＮ層４とショットキー接合のＲｈまたはその合金からなるゲート電極７で構成することで、リーク電流を抑制することができる。
【００２０】
なお、ここではＳｉ基板１を用いたが、サファイア基板、ＧａＮ基板、ＧａＡｓ基板、ＳｉＣ基板を用いてもよい。
また、エピタキシャル層であるｎ型ＡｌＧａＮ層４は、ＢＮ、ＡｌＢＮ、ＧａＩｎＮ等、Ｂ、Ａｌ、Ｉｎ、Ｇａの群から選択される１種または２種以上と、Ｎとを組み合わせてなる窒化物としてもよい。
また、バッファ層２をＡｌＮ／ＧａＮからなる多層構造としたが、バッファ層としての機能を有する層であればよく、例えば、ＡｌＮ層単体でもよい。
また、二次元キャリアを発生する２層構造のＧａＮ層３およびＡｌＧａＮ層４を、二次元キャリアを発生しない単層構造のＧａＮ層に替えてもよい。
また、ドレイン電極６及びソース電極７を、Ｔｉ／Ａｌの２層構造としたが、ＡｌＧａＮ層４と低抵抗接触を有する金属材料からなる電極に替えてもよい。  
【００２１】
「第２の実施形態」
図３は、本発明の第２の実施形態のショットキーバリアダイオード（ＳＢＤ）を示す断面図であり、ＡｌＧａＮ層４の上にＡｌＧａＮ層４と低抵抗接触を有するカソード３１と、ＡｌＧａＮ層４の上にＡｌＧａＮ層４とショットキー接合を有するロジウムまたはその合金からなるアノード３２を有する。
【００２２】
カソード３１およびアノード３２の平面構造は、図４に示すように、円環状のカソード３１ａ（またはアノード３２ａ）の中心部に円板状のアノード３２ａ（またはカソード３１ａ）を配置した構成としてもよい。また、図５に示すように、櫛型状のカソード３１ｂ（またはアノード３２ｂ）を囲むように、櫛型状電極を有するアノード３２ｂ（またはカソード３１ｂ）を配置した構成としてもよい。
【００２３】
本実施形態では、横型ショットキーバリアダイオード（ＳＢＤ）を例に示したが、縦型ショットキーバリアダイオード（ＳＢＤ）であってもよい。
縦型ＳＢＤのアノードをロジウムまたはその合金からなる電極とすることで、第１の実施形態と同様の効果を得ることができる。
【００２４】
「第３の実施形態」
図６は本発明の第３の実施形態のＨＦＥＴを示す断面図であり、ロジウムまたはその合金からなるゲート電極７の上部のみを面方向に拡張したフィールドプレート構造のゲート電極５１の例である。このゲート電極５１は、ＡｌＧａＮ層４の上にＴ字型に形成されている。
このゲート電極５１とソース電極５とドレイン電極６で囲まれた領域においては、半導体装置の信頼性を向上させるＳｉＮｘ等からなるパッシベーション膜４１が形成されている。
【００２５】
「第４の実施形態」
図７は本発明の第４の実施形態のＨＦＥＴを示す断面図であり、基板の主面に形成された窒化物系化合物半導体から成る主半導体領域の表面に形成されたショットキー接合を有するロジウムまたはその合金からなるゲート電極７の周囲に隣接しかつ包囲する抵抗膜６１を有した例である。
抵抗膜６１は、ゲート電極７のシート抵抗よりも高いシ−ト抵抗を有し、且つ主半導体領域の表面との間にショットキー接合を形成している。この抵抗膜６１は、ゲート電極７よりも高抵抗であるため、高抵抗ショットキバリア形フィールドプレートとして機能し、ゲート電極７の周辺部に電界が集中しないように空乏層を広げる（空乏層の曲率を緩和する）機能を有する。
【００２６】
この抵抗膜６１は、酸化チタン（ＴｉＯｘ）、酸化ニッケル（ＮｉＯｘ）、酸化パラジウム（ＰｄＯｘ）、酸化白金（ＰｔＯｘ）、酸化ロジウム（ＲｈＯｘ）等が好適に用いられる。ただし、この抵抗膜６１のシート抵抗は１０ｋΩ／□以上であり、この抵抗膜６１を構成する物質は一般的な酸化物より酸化数が少ない（Ｘが少ない）物質で構成された高抵抗物質であって絶縁物ではない。例えば、酸化チタン（ＴｉＯｘ）は、完全な絶縁物と見なせる２酸化チタン（ＴｉＯ２）よりも酸素が少ない、いわゆる酸素欠損型の酸化チタン（Ｘは２より少ない１．８や１．９等）と考えられる。ここで、抵抗膜６１の厚さは所定のシート抵抗が得られる厚さであれば良いが、抵抗膜６１形成時の膜厚制御や膜の温度から判断して、この抵抗膜６１の厚さは２０オングストローム以上であることが望ましく、この抵抗膜６１形成時の膜の形成温度や形成時間から判断して、この抵抗膜６１の厚さは３００オングストローム以下であることが望ましい。
【００２７】
本実施形態のＨＦＥＴにおいては、第１の実施形態と同様の効果を得ることができる。さらに、ゲート電極７によって発生する空乏層と、抵抗膜６１によって発生する空乏層とがＡｌＧａＮ層４内において連続的に形成されると、ゲート電極７の周辺部における電界の集中が生じないので、更なる耐圧の向上を図ることができる。
【００２８】
「第５の実施形態」
図８は本発明の第５の実施形態のＨＦＥＴを示す断面図であり、ＭＩＳ構造のＨＦＥＴの例である。
ＡｌＧａＮ層４とＡｌＧａＮ層４の上に形成されたロジウムまたはその合金からなるゲート電極７の間に酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）等から構成される膜７１を有する。この膜７１は、絶縁膜でも良いが、この膜７１を第４の実施形態の抵抗膜６１に変更し、酸化ケイ素（ＳｉＯｘ）、窒化ケイ素（Ｓｉ３Ｎｘ）、酸化アルミニウム（Ａｌ２Ｏｘ）等としてもよい。この膜７１は、抵抗膜６１と同様、一般的な酸化物より酸化数が少ない（Ｘが少ない）物質で構成された高抵抗物質であって絶縁物ではない。例えば酸化ケイ素（ＳｉＯｘ）は、完全な絶縁物とみなすことができる２酸化ケイ素（ＳｉＯ２）よりも酸素が少ない、いわゆる酸素欠損型の酸化ケイ素（Ｘは２より少ない１．８や１．９等）と考えられる。
なお、膜７１は、ゲート電極７とＡｌＧａＮ層４との間でトンネル効果が生じることの可能な厚さであることが望ましく、２０オングストローム以上かつ８０オングストローム以下であることが望ましい。
【００２９】
本実施形態のＨＦＥＴにおいては、第１の実施形態と同様の効果を得ることができる。さらに、ゲート電極７によって発生する空乏層と、膜７１によって発生する空乏層とがＡｌＧａＮ層４内において連続的に形成されると、ゲート電極７の周辺部における電界の集中が生じないので、更なる耐圧の向上を図ることができる。
【００３０】
「第６の実施形態」
図９は、本発明の第６の実施形態のＨＦＥＴを示す断面図であり、ＡｌＧａＮ層４の上に形成されたロジウムまたはその合金から構成されたゲート電極７と、ＡｌＧａＮ層４の上にＡｌＧａＮ層４とは異なる半導体層８１を形成し、半導体層８１の上にソース電極５又はドレイン電極６を形成した例である。
なお、ソース電極５及びドレイン電極６は、電気的にゲート電極７と接続されていれば良いので、ソース電極５又はドレイン電極６がゲート電極７と異なる半導体層の上に形成されても良い。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態のＨＦＥＴを示す断面図である。
【図２】本発明の第１の実施形態のＨＦＥＴのゲート電極の変形例を示す断面図である。
【図３】本発明の第２の実施形態のＳＢＤを示す断面図である。
【図４】本発明の第２の実施形態のＳＢＤの電極構造を示す平面図である。
【図５】本発明の第２の実施形態のＳＢＤの電極構造の変形例を示す平面図である。
【図６】本発明の第３の実施形態のＨＦＥＴを示す断面図である。
【図７】本発明の第４の実施形態のＨＦＥＴを示す断面図である。
【図８】本発明の第５の実施形態のＨＦＥＴを示す断面図である。
【図９】本発明の第６の実施形態のＨＦＥＴを示す断面図である。
【図１０】従来のＨＦＥＴを示す断面図である。
【符号の説明】
【００３２】
１  Ｓｉ基板
２  バッファ層
３  ＧａＮ層
３ａ  二次元キャリア
４  ＡｌＧａＮ層
５  ソース電極
６  ドレイン電極
７  ゲート電極
７ａ  Ｒｈまたはその合金層
７ｂ  Ｔｉ層
７ｃ  Ａｕ層
３１、３１ａ、３１ｂ  カソード
３２、３２ａ、３２ｂ  アノード
４１  パッシベーション膜
５１  ゲート電極
６１  抵抗膜
７１  膜
８１  半導体領域
【図１】
2006135241.tif 000003
【図２】
2006135241.tif 000004
【図３】
2006135241.tif 000005
【図４】
2006135241.tif 000006
【図５】
2006135241.tif 000007
【図６】
2006135241.tif 000008
【図７】
2006135241.tif 000009
【図８】
2006135241.tif 000010
【図９】
2006135241.tif 000011
【図１０】
2006135241.tif 000012