(57)【要約】【課題】  従来よりもオン電流値を上昇させ、精度の高い回路動作を行なえるようにした、優れた電界効果トランジスタを提供する。【解決手段】  ゲート絶縁部２に、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有させる。【選択図】  図１
2006005092.tif 000002
【特許請求の範囲】
【請求項１】
少なくともゲート絶縁部を有する電界効果トランジスタにおいて、
該ゲート絶縁部が、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有する
ことを特徴とする、電界効果トランジスタ。
【請求項２】
前記強誘電体物質のＣｕｒｉｅ温度が、２５０Ｋ以上である
ことを特徴とする、請求項１記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関する。
【背景技術】
【０００２】
従来、電界効果トランジスタ（以下、適宜「ＦＥＴ」と略称する。）において、その材料、特にチャネルを形成する半導体部の材料を選択することで、キャリアの移動度を上昇させ、その結果としてオン電流を上昇させる試みがなされてきた（例えば特許文献１）。ここで「オン電流」とは、チャネル部に電流を流すためにゲート電極に適切な電圧を印加した際（オン時）の、チャネル部に流れる出力電流のことをいう。
【０００３】
一方、オン電流を上昇させるための別の手段として、オン時にチャネル部に注入されるキャリアの数を上昇させるという手法も挙げられる。注入キャリア数を増大させる手法としては、強誘電体物質を単独で、又は常誘電体の媒質に分散させてゲート絶縁膜に用いるという技術が提案されている（例えば特許文献２）。
【０００４】
【特許文献１】特開２００３−３０１１１６号公報
【特許文献２】ＷＯ０２／０９１９０Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体材料を選択することで達成できるオン電流値は不十分であり、精度の高い回路動作のためにその上昇が求められていた。
【０００６】
また、強誘電体物質やこれを媒質に分散させたものをゲート絶縁膜に用いるという従来の手法では、誘電率の上昇効果が十分な量の強誘電体物質を用いると、Ｐ−Ｅ曲線のヒステリシスの影響が出てしまい、ゲート電圧をオフにした場合でもチャネルにキャリアが誘起されてしまうという課題があった。
【０００７】
また、強誘電体物質を常誘電体の媒質に分散させたゲート絶縁膜を用いる場合には、強誘電体物質の常誘電体物質に対する体積分率を高めるのが困難であり、例え体積分率を高めたとしても、アグリゲーションが起こってしまったり、強誘電体物質の分散が不均一になったりしてしまうという課題があった。
【０００８】
本発明は上記の課題に鑑みて創案されたもので、その目的は、従来よりもオン電流値を上昇させ、精度の高い回路動作を行なえるようにした、優れた電界効果トランジスタを提供することに存する。
【課題を解決するための手段】
【０００９】
本発明者らは、上記課題を解決するため鋭意検討した結果、ゲート絶縁膜等のゲート絶縁部の材料として、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を用いることにより、Ｐ−Ｅ曲線のヒステリシスの影響を抑制するともに、強誘電体物質をゲート絶縁部中に均一に存在させることができ、その結果としてオン電流値を効果的に上昇させることが可能となるのを見出して、本発明を完成させた。
【００１０】
すなわち、本発明の趣旨は、少なくともゲート絶縁部を有する電界効果トランジスタにおいて、該ゲート絶縁部が、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有することを特徴とする、電界効果トランジスタに存する（請求項１）。
ここで、強誘電体物質のＣｕｒｉｅ温度が、２５０Ｋ以上であることが好ましい（請求項２）。
【発明の効果】
【００１１】
本発明によれば、従来の手段では不十分であった電界効果トランジスタのオン電流値を効果的に上昇させることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を詳細に説明するが、本発明は以下の説明に制限されるものではなく、本発明の要旨を逸脱しない範囲において、任意に変形して実施することができる。
【００１３】
本発明の電界効果トランジスタ（以下、適宜「本発明のＦＥＴ」と略称する。）は、少なくともゲート絶縁部を備えるものであって、ゲート絶縁部が、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子を含有することを、その特徴とする。
【００１４】
一般的なＦＥＴの形式としては、横型ＦＥＴと縦型ＦＥＴとが挙げられる。本発明は何れの形式のＦＥＴに対しても適用可能であるが、以下の説明では横型ＦＥＴを取り上げ、これに本発明を適用する場合を中心にして説明する。但し、本発明の適用対象は横型ＦＥＴに制限されるわけではなく、任意のＦＥＴに適用可能であることを付言しておく。
【００１５】
〔横型ＦＥＴ〕
横型ＦＥＴは、半導体に接して２つの電極間（ソース電極及びドレイン電極）があり，その電極間（チャネルと呼ばれる）に流れる電流を、もう一つのゲートと呼ばれる電極に印加する電圧で制御するものである。ゲート電極は半導体層に電圧を印加するだけで、電流は基本的に流れない構造となっている。図１（Ａ）〜（Ｄ）は何れも、本発明を適用可能な横型ＦＥＴの構成の例を模式的に示す図である。図１（Ａ）〜（Ｄ）の各々において、１は半導体層、２は絶縁体層、３はソース電極、４はドレイン電極、５はゲート電極、６は基板をそれぞれ示している。何れの構造においても、基板と並行方向に電流が流れるので、横型ＦＥＴと呼ばれる。なお、各層や電極の配置はこれらの図に示した例に制限されるものではなく、横型ＦＥＴの用途に応じて適宜選択することができる。
【００１６】
（基板）
一般に、電界効果トランジスタなどの電子デバイスは、基板６上に必要な層や電極を設けることで作製される。
【００１７】
基板６を形成する材料について特に制限は無く、任意の材料によって形成することができる。具体例を挙げると、Ｓｉ、ＳｉＯ2、金属などの無機材料、合成樹脂などの有機材料、及び、無機材料と有機材料との複合材などを用いることができる。これらは１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用してもよい。例えば、無機物質の基板の表面を合成樹脂などの絶縁体によりコーティングすることで表面に絶縁性を持たせたものを用いてもよい。
【００１８】
また、基板６の形状や寸法等も任意であり、その用途に応じて任意に設計することができる。具体的な形状としては、板状、フィルム状などが挙げられる。但し、フレキシブルであるという点から、基板６としては樹脂フィルムが好ましい。
【００１９】
特に、半導体層１として有機半導体材料を用いる場合、比較的低温のプロセスでの製造が可能になる。そのため、基板にプラスチックフィルムを使用することができ、軽量で柔軟性に優れた壊れにくいデバイスを作製できる利点を有する。したがって、薄膜で可撓性のあるトランジスタの製造が可能になるので、これを各セルのスイッチング素子に利用することで、可撓性のあるアクティブマトリクス液晶ディスプレイが作製できるなど、広い応用が期待できる。
【００２０】
基板６は、複数の層からなっていても良い。複数の層からなる場合は、互いに異なる材料であっても良い。
【００２１】
なお、基板６に所定の表面処理を行なうことで、横型ＦＥＴの特性を向上できる場合がある。例えば、基板表面の親水性、疎水性の度合いを調整することでその上に成膜される膜の膜質を改良しうる。特に、有機半導体材料は、分子の配向など膜の状態によって特性を大きく変えるが、基板表面処理によって、基板と半導体膜との界面部分における分子配向が制御され、特性が改善される。
【００２２】
このような基板処理としては、例えば、ヘキサメチルジシラザン、シクロヘキセン、オクタデシルトリクロロシラン等による疎水化処理、塩酸や硫酸、酢酸等による酸処理、水酸化ナトリウム、水酸化カリウム、水酸化カルシウム、アンモニア等によるアルカリ処理、オゾン処理、フッ素化処理、酸素やアルゴン等のプラズマ処理、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ膜の形成処理、その他の絶縁体や半導体の薄膜の形成処理、機械的処理、コロナ放電などの電気的処理、などが挙げられる。
【００２３】
（ゲート電極）
ゲート電極５は、有機半導体層４にゲート電圧を印加するもので、このゲート電極５から印加されるゲート電圧により、横型ＦＥＴのオン、オフが制御される。
【００２４】
ゲート電極５の材料としては、金属、合金、導電性高分子などの導電性材料を使用することができる。導電性材料の具体例としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属；ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン等の導電性高分子；及び、それらに塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ6、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウムカリウム等の金属原子等のドーパントを添加したもの、カーボンブラックや金属粒子を分散させた導電性の複合材料などが挙げられる。これらの材料は１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用してもよい。
【００２５】
ゲート電極５の形態も任意である。通常は、電極材料を島状に形成した島状構造薄膜に成形して用いる。薄膜にする場合、ゲート電極５の厚さも任意であるが、通常１ｎｍ以上、好ましくは１０ｎｍ以上、また、通常１００ｎｍ以下、好ましくは５０ｎｍ以下の範囲である。具体例としては、厚さ５０ｎｍ以下の薄膜で半透明のアルミニウム電極などが、好ましく用いられる。
【００２６】
ゲート電極５を形成する方法は任意であるが、通常は、電極材料を成膜することにより形成する。成膜にあたっては公知の各種方法を任意に用いることができる。例としては、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等が挙げられる。
【００２７】
成膜後、所望の形状になるよう、必要に応じてパターニングを行なうことが好ましい。パターニング方法としても、公知の各種方法を用いることができる。例としては、フォトレジストのパターニングとエッチング（エッチング液によるウエットエッチングや反応性のプラズマによるドライエッチング）を組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、及びこれらの手法を複数組み合わせた手法等を利用できる。また、レーザーや電子線等のエネルギー線を照射して材料を除去したり、材料の導電性を変化させたりすることにより、直接パターンを作製しても良い。
【００２８】
ゲート電極５と半導体層１の間には、通常、絶縁体層又はエネルギー障壁を設け、ゲート電極からのキャリアの出入りが抑えられるようにする。有機半導体材料を用いたＦＥＴの場合、一般に、ゲート電極と半導体層が絶縁体層で絶縁されている構造（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ）構造と呼ぶ。）が用いられる。ゲート電極の周りに絶縁層をパターニングして形成することもできる。また、電極材料として、半導体とエネルギー障壁を作りうる金属を選択し、半導体層との間でキャリアの出入りを押さえても良い。例えば、Ａｌを選択することで、ｐ型半導体との間にいわゆるＳｃｈｏｔｔｋｙ障壁を形成しうる。
【００２９】
（ゲート絶縁部）
ゲート絶縁部２は、ゲート電極５とソース電極３、ドレイン電極４及び半導体層１との間に設けられ、ゲート電極５からソース電極３、ドレイン電極４及び半導体層１へと多数キャリアが出入りすることを防止するためのエネルギー障壁として機能する。
【００３０】
本発明のＦＥＴにおいて、ゲート絶縁部２は、強誘電体物質を含有するコア部と、常誘電体物質を含有するシェル部とからなるコア・シェル構造粒子（以下、適宜「強誘電体−常誘電体コア・シェル構造粒子」或いは単に「コア・シェル構造粒子」と略称する。）を含有する膜である。
【００３１】
ここで「強誘電体物質」とは、強誘電性を備えた物質をいう。ここで「強誘電性」とは、外電場がゼロの状態でも自発電気分極を生じる性質のことをいう。逆に、強誘電性を備えていない物質を「常誘電体物質」という。ある物質が、外電場がゼロの状態でも自発電気分極を生じるか否か（即ち、その物質が強誘電体物質か常誘電体か）は、以下の手順によって判断することができる。
【００３２】
対象となる物質の温度Ｔを変化させながらその電気感受率χeを測定し、１／χe−Ｔプロットを作成する。この場合、得られるプロットは直線となるが、この直線がＴ軸のＴ＞０の領域において切片を持つ場合、この物質は強誘電性を備えていると判断される。この切片の温度を強誘電体のＣｕｒｉｅ温度という。即ち、Ｃｕｒｉｅ温度として０より大きな値を有する物質が強誘電体物質、それ以外の物質（上述のプロット曲線がＴ＝０でＴ軸と交わる物質）が常誘電体物質ということになる。なお、金属のように、直流電場に対して電荷の移動が起きてしまい、誘電性を測定できない、すなわち１／χe−Ｔプロットを描くことができない物質も存在する。
【００３３】
強誘電体−常誘電体コア・シェル構造粒子は、コア部に強誘電体物質を含有しているために、高い誘電率を有する。すなわち、同じ大きさの電場の印加に対して、より大きな電気分極を示す。そのため、強誘電体−常誘電体コア・シェル構造粒子をゲート絶縁部に含有する本発明のＦＥＴは、常誘電体のみをゲート絶縁部に用いた従来のＦＥＴに比べ、ゲート電極に電圧を印加した際により大きなキャリア注入効果があり、その結果として大きなオン電流を実現することができる。
【００３４】
また、強誘電体−常誘電体コア・シェル構造粒子は、主に常誘電体物質からなるシェル部を有しているため、その中のコア部に含有される強誘電体物質と、他の粒子（他の強誘電体−常誘電体コア・シェル構造粒子も含む。）等に含まれる強誘電体との相互作用を遮断することができる。ここで「相互作用」とは、強誘電体の電気分極同士が向きを揃えようとする作用のことである。そのため、強誘電体−常誘電体コア・シェル構造粒子をゲート絶縁部２に含有する本発明のＦＥＴは、強誘電体物質のみをゲート絶縁部に用いた従来のＦＥＴに比べ、Ｐ−Ｅ曲線のヒステリシスを抑制することができる。
【００３５】
ここで、Ｐ−Ｅ曲線とは、対象となる試料に電場を印加するとともに、その電場をある値（例えば正の値Ｅmaxとする。）からある方向（ここでは負に向かう方向とする。）に変化させていき、逆の符号（ここでは負の符号となる。）のある値（例えば負の値Ｅminとする。）まで掃引した後、今度は逆の方向（ここでは正に向かう方向となる。）に変化させていき、元の値（即ち正の値Ｅmaxである。）まで掃引した際に、その試料が示す電気分極Ｐを縦軸に、電場Ｅを横軸にプロットして得られる曲線のことである。図３，図４に、それぞれ、ヒステリシスがある場合及びヒステリシスがない場合のＰ−Ｅ曲線の例を示す。Ｐ−Ｅ曲線のヒステリシスが小さいほど、ゲートをオフにした際にチャネルに誘起されるキャリアを抑制することができ、漏れ電流の抑制効果が増大する。
【００３６】
本発明において使用されるコア・シェル構造粒子は、そのコア部に強誘電体物質を含有する。コア部における強誘電体物質の含有率は特に制限されないが、通常は強誘電体物質がコア部の主成分になっていることが望ましい。ここで「強誘電体物質がコア部の主成分である」とは、強誘電体物質が有する性能（例えば、Ｐ−Ｅ曲線のヒステリシスを低減させる効果等）を損なわない範囲で、他の成分が混在していても良いことを表わす。よって、コア部に対する強誘電体物質の具体的な割合は、強誘電体物質の種類及び混在する他の成分の種類によって異なるが、一般的には２０重量％以上、中でも７０重量％以上、更には９０重量％以上、特に１００重量％であることが好ましい。
【００３７】
本発明において、コア・シェル構造粒子のコア部に使用される強誘電体物質は、そのＣｕｒｉｅ温度が正の値であれば特に制限はないが、Ｃｕｒｉｅ温度が大きい物質の方が、強誘電性を安定して発現させることができるという点で好ましい。具体的に、コア・シェル構造粒子のコア部に使用される強誘電体物質のＣｕｒｉｅ温度は、通常２５０Ｋ以上であることが好ましい。通常デバイスを動作させる温度環境で、強誘電性を安定して発現させることができるからである。上限は特に制限されないが、通常は２０００Ｋ以下の範囲である。なお、コア部内に複数の強誘電体物質が共存している場合や、強誘電体物質以外の成分が混在している場合には、少なくともコア部における体積分率の最も大きな強誘電体物質のＣｕｒｉｅ温度が、上記の範囲内に存在することが好ましい。
【００３８】
また、コア・シェル構造粒子のコア部に使用される強誘電体物質は、誘電率が大きいものであることが好ましい。具体的に、コア部に含有される強誘電体物質の誘電率は、５以上（Ｇａｕｓｓ単位系。以下、特に断らない限り、誘電率はＧａｕｓｓ単位系により示す。）であることが好ましい。
【００３９】
コア・シェル構造粒子のコア部に使用される強誘電体物質の具体例としては、（１）変位型強誘電体であるＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3等のペロブスカイト酸化物、ＬｉＮｂＯ3、ＬｉＴａＯ3，ＳｂＳＩ等、（２）規則・不規則型強誘電体であるロッシェル塩、ＫＨ2ＰＯ3、硫酸三グリシン等、（３）外来性強誘電体であるＧｄ2（ＭｏＯ4）3等、（４）微小ギャップ半導体であるＳｅＴｅ、Ｐｂ1-xＧｅxＴｅ等が挙げられる。ここで、ｘは、０≦ｘ≦１を満たす任意の数を表わす。中でも、化学的安定性の面から、ＢａＴｉＯ3、ＬｉＮｂＯ3等の酸化物が好ましい。なお、コア・シェル構造粒子のコア部は、何れか一種の強誘電体物質を単独で含有していてもよく、二種以上の強誘電体物質を任意の組成及び組み合わせで含有していてもよい。また、コア部が強誘電体物質以外の物質を含有している場合、その物質としては、強誘電体物質の性能及びゲート絶縁部として用いた場合の絶縁性能を損なわない物質が好ましい。具体的には、樹脂等のように、強誘電体物質の化学的な構造に影響を与えず、強誘電体物質同士の空隙に存在するような形態を取る常誘電体物質が挙げられる。
【００４０】
また、本発明において使用されるコア・シェル構造粒子は、そのシェル部に常誘電体物質を含有する。シェル部における常誘電体物質の含有率も特に制限されないが、通常はシェル部が実質的に常誘電体物質のみから形成されていることが望ましい。ここで「シェル部が実質的に常誘電体物質のみから形成されている」とは、他の成分が全く混在していないか、混在している場合でも、常誘電体物質が有する性能（例えば、相互作用の遮断効果等）に影響を与えない程度に微量であることを表わす。シェル部に対する常誘電体物質の具体的な割合は、常誘電体物質の種類及び混在する他の成分の種類によって異なるが、一般的には１０重量％以上、中でも５０重量％以上、更には８０重量％以上、特に９０重量％以上の範囲が好ましい。
【００４１】
本発明において、コア・シェル構造粒子のシェル部に含有される常誘電体物質は、誘電率が小さいものであることが好ましい。具体的に、コア・シェル構造粒子のシェル部に含有される常誘電体物質の誘電率は、通常５以下であることが好ましい。
【００４２】
また、シェル部に含有される常誘電体物質の分子量は特に制限されないが、通常５０以上、また、通常１００万以下の範囲の物質が使用される。
【００４３】
シェル部に含有される常誘電体物質の例としては、ポリメチルメタクリレート、ポリスチレン、ポリビニルフェノール、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体、二酸化珪素、酸化マグネシウム、酸化アルミニウム、酸化チタン等の酸化物、窒化珪素等の窒化物、硫化物、フッ化物などが挙げられる。中でも、酸化アルミニウム等の酸化物が好ましい。なお、シェル部は何れか一種の常誘電体物質を単独で含有していてもよく、二種以上の常誘電体物質を任意の組成及び組み合わせで含有していてもよい。更には、シェル部が複数の殻構造を有していても良い。この場合も、殻構造の殻数や各殻の厚さ、各殻に含まれる常誘電体物質の種類等は、特に制限されない。
【００４４】
コア・シェル構造粒子のコア部の粒径は、小さいほど好ましい。熱擾乱によりＰ−Ｅ曲線のヒステリシスを低減させる効果が大きくなるからである。すなわち、粒径を小さくすることにより、相互作用による障壁エネルギーが小さくなる。これにより、外部電場Ｅがない（即ちゼロの）状態においては、熱浴のエネルギーにより障壁エネルギーを越える確率が増し、結果としてＰ−Ｅ曲線におけるヒステリシスが減少する。具体的に、コア・シェル構造粒子のコア部の粒径は、通常１μｍ以下、好ましくは１００ｎｍ以下、更に好ましくは１０ｎｍ以下の範囲である。但し、コア部の粒径があまりに小さ過ぎると、強誘電体物質による十分な誘電率の向上効果が得られなくなるので、その下限は通常０．５ｎｍ以上である。
【００４５】
また、コア・シェル構造粒子のシェル部の厚さは、相互作用遮断の効果を損なわない限りにおいて薄い方が好ましい。強誘電体の体積比率が増すことで、ゲート絶縁部全体としての誘電率が上昇するからである。即ち、従来技術のように、強誘電体粒子を常誘電体の媒質に分散したものでは、ゲート絶縁部に対して強誘電体粒子を均一に分散させることが困難であり、Ｐ−Ｅ曲線のヒステリシスの悪影響を出さずに、強誘電体の常誘電体に対する体積比率を十分に高めることができなかった。それに対して本発明では、強誘電体物質からなるコア部を常誘電体物質からなる薄いシェル部によって包有したコア・シェル構造粒子を用いることにより、十分な量の強誘電体粒子をゲート絶縁部に対して容易に均一分散させることができ、且つ、十分な相互作用遮断の効果も得られる。具体的に、シェル部の厚さは通常１００ｎｍ以下、好ましくは１０ｎｍ以下の範囲である。但し、あまりに薄過ぎると、十分な相互作用遮断効果が得られなくなるおそれがあるので、その下限は通常１ｎｍ以上である。
【００４６】
コア・シェル構造粒子の径は、小さいほど好ましい。コア・シェル構造粒子の径が小さいほど、熱擾乱によりＰ−Ｅ曲線のヒステリシスを低減させる効果が大きくなるからである。具体的に、コア・シェル構造粒子の径は通常１μｍ以下、好ましくは１００ｎｍ以下、より好ましくは１０ｎｍ以下の範囲である。
【００４７】
コア・シェル構造粒子の形状は特に制限されない。例としては球状、楕円球状、多面体状、不規則立体形状等が挙げられるが、均一分散の容易さや十分な効果を得る観点からは、球状又は略球状であることが好ましい。
【００４８】
コア・シェル構造粒子は、例えば、次のようにして作製することができる。
まず、コア部の材料（主に強誘電体物質）と、シェル部の材料（主に常誘電体物質）とを混合する。この時、コア部の材料の方が主成分となるように、両者の比率を調整する。具体的に、コア部の材料とシェル部の材料との物質量の比率は、（コア部の材料）／（シェル部の材料）のモル比の値で、通常１００以上、好ましくは１５０以上、また、通常５００以下、好ましくは２５０以下の範囲である。また、コア部の材料としては、その粒径が通常１μｍ以下のものを使用する。混合の手法は特に制限されないが、湿式混合法を用いることが好ましい。
【００４９】
得られた混合物を高純度のアルミナルツボに入れ、空気中で仮焼成する。焼成温度は通常５００℃以上、好ましくは８００℃以上、また、通常１５００℃以下、好ましくは１２００℃以下の範囲である。また、焼成時間は通常１時間以上、好ましくは２時間以上、また、通常１０時間以上、好ましくは３時間以下の範囲である。
【００５０】
仮焼成の後、得られた粒子を粉砕する。例えば、得られた粒子を純水とともにボールミルに入れ、湿式粉砕などを行なうと良い。この時、粉砕後の粒子が所望の粒子径を持つように粉砕する。
【００５１】
次に、得られた粉砕後の粒子を、エタノール等のアルコール溶媒などと混合し、粒子の表面がアルコールで被覆されるようにする。更に、溶剤成分、可塑剤成分を混合した後、有機バインダ成分を混合し、スラリーを調整する。溶剤成分としてはｎ−酢酸ブチル、可塑剤成分としてはベンジルブチルフタレート、有機バインダとしてはポリビニルブチラール樹脂等を用いれば良い。この工程により、粉砕後の粒子同士が凝集するのを抑制することができる。アルコール添加量は、粉砕後の粒子の凝集抑制のためにその表面を被覆できる範囲において、できるだけ少ない方が好ましい。特に、バインダ、溶剤、可塑剤の合計量よりも少ないことが好ましい。アルコール添加量が多すぎると、欠陥等を生ずることがあるからである。
【００５２】
この他、樹脂などの有機物質をコア・シェル構造粒子の原料として用いる場合には、重合法などを用いることができる。すなわち、コア部の材料を適切な溶媒に分散させた分散液を作製し、これをフラスコに入れてフラスコの内部を窒素ガス等の不活性ガスで置換する。このフラスコ内の分散液をヒーター等により加温しながら、シェル部の材料と重合開始剤等の混合液を滴下し、反応性乳化剤等と共重合反応させることにより、シェル部を形成する。
【００５３】
ゲート絶縁部２は、上述のコア・シェル構造粒子を含有していれば、その態様は特に制限されない。上述のコア・シェル構造粒子のみからゲート絶縁部２を形成してもよく、上述のコア・シェル構造粒子を媒質中に分散させることによりゲート絶縁部２を形成してもよい。後者の場合は、一旦作成されたコア・シェル構造粒子を、分散媒質となる物質に混合した後に、塗布、印刷など適切な方法を用いてゲート絶縁部として形成すれば良い。分散媒質としては、常誘電体材料を用いることが好ましい。分散媒質となる常誘電体材料の種類は特に制限されないが、樹脂（ポリマー）を用いることが好ましい。樹脂（ポリマー）の種類は特に制限されないが、エポキシ樹脂、シリコーン樹脂等が用いられる。
【００５４】
ゲート絶縁部２の形状も特に制限されないが、通常は膜状に成形することが好ましい。膜状の場合におけるゲート絶縁部２の膜厚は、必要な機能を果たせる範囲において、薄いほど好ましい。具体的に、その膜厚は、通常１ｎｍ以上、好ましくは５ｎｍ以上、より好ましくは１０ｎｍ以上、また、通常１０μｍ以下、好ましくは１μｍ以下、より好ましくは５００ｎｍ以下の範囲である。
【００５５】
ゲート絶縁部２を成膜するにあたっては、公知の各種方法を用い得るが、例えば、スピンコーティングやブレードコーティングなどの塗布法、スクリーン印刷やインクジェット等の印刷法、真空蒸着法、スパッタリング法、その他、アルミニウム上のアルマイトのように金属上に酸化物膜を形成する方法等を用いることができる。
【００５６】
なお、ゲート絶縁部２上に半導体層１を形成する態様においては、両層の界面で半導体分子を良好に配向させるために、ゲート絶縁部２に所定の表面処理を行なうことができる。表面処理の手法は、基板６に対する表面処理として先に説明したものと同様のものを用いることができる。
【００５７】
（ソース電極、ドレイン電極）
ソース電極３は配線（図示略）を通じて外部から電流が流入する電極であり、ドレイン電極４は配線（図示略）を通じて外部に電流を送る電極である。そして、多数キャリアがチャネルを通ってソース電極３からドレイン電極４に流れることにより、ソース電極３とドレイン電極４との間に電流が流れるようになっている。
【００５８】
ソース電極３及びドレイン電極４の材料、形状、形成方法等は、ゲート電極５の場合と同様である。
【００５９】
（半導体層）
半導体層１は、ソース電極３とドレイン電極４との間の多数キャリアが流れるチャネルを構成する部分である。
【００６０】
半導体層４を形成する材料は特に制限されず、本発明の要旨を超えない範囲内で任意の材料を用いることができるが、有機半導体材料が好ましく用いられる。
【００６１】
半導体層４を成膜するにあたっては公知の各種の方法を用いることができる。例としては、スパッタリング法、蒸着法等の真空プロセスでの形成方法と、塗布法、印刷法などの溶液プロセスでの形成方法に大別される。以下、有機半導体材料を用いて各方法により半導体層４を成膜する場合について、その手順を詳しく説明する。
【００６２】
まず、有機半導体材料を真空プロセスによって成膜し有機半導体層を得る方法について詳しく説明する。例えば、材料をルツボや金属のボートに入れて真空中で加熱し、蒸発させ基板に付着させる真空蒸着法を用いることができる。この際、気体圧力としては、通常１×１０-3Ｔｏｒｒ（１．３×１０-1Ｐａ）以下、好ましくは１×１０-6Ｔｏｒｒ（１．３×１０-4Ｐａ）以下の範囲とする。また、基板温度によって半導体膜、ひいてはデバイスの特性が変化するので、最適な基板温度を選択する。通常０℃以上、２００℃以下の範囲が好ましい。また、蒸着速度は通常０．００１ｎｍ／ｓ以上、好ましくは０．０１ｎｍ／ｓ以上、また、通常１０ｎｍ／ｓ以下、好ましくは１ｎｍ／ｓ以下の範囲である。材料を加熱により蒸発させる方法に代えて、加速したアルゴン等のイオンを材料ターゲットに衝突させて材料原子を叩きだし基板に付着させるスパッタリング法を用いてもよい。比較的低分子量の化合物では、このような真空プロセスを用いることができる。真空プロセスには高価な設備が必要であるものの、成膜性が良く均一な膜が得易いという利点がある。
【００６３】
続いて、有機半導体材料を溶液プロセスによって成膜し有機半導体層を得る方法について詳しく説明する。まず、有機半導体材料を溶媒に溶かして基板上に塗布する。塗布の方法としては、溶液をたらすだけのキャスティング、スピンコーティング、ディップティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、更にはこれらの手法を複数組み合わせた方法を用いうる。更に、塗布に類似の技術として、水面上に形成した単分子膜を基板に移し積層するＬａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法、液晶や融液状態を２枚の基板で挟んだり毛管現象で基板間に導入したりする方法等も挙げられる。溶液プロセスを用いると、比較的安価な設備で、大面積の有機電子デバイスを作製しやすいという利点がある。
【００６４】
有機半導体材料としては、ペンタセン、ポルフィリン骨格を持つ化合物などを用いることができるが、ポルフィリン類骨格を有する化合物を用いることが好ましい。電界効果トランジスタの動作特性は、半導体層のキャリア移動度μ、電導度σ、絶縁層の静電容量Ｃｉ、素子の構成（ソース・ドレイン電極間距離Ｌ及び幅Ｗ、絶縁層の膜厚Ｄ等）などにより決まる。ポルフィリン類骨格を有する化合物を用いた電界効果トランジスタは、μやオン・オフ比が大きくなり好ましい。ポルフィリン類骨格を有する化合物として最も好ましいのは、下記一般式（１）又は（２）で表される構造を含むものである。
【００６５】
【化１】
2006005092.tif 000003
【化２】
2006005092.tif 000004
【００６６】
上記式（１）及び（２）中、Ｚia及びＺiB（ｉ＝１〜４）は１価の有機基を表わす。ＺiaとＺiBが結合して環を形成していてもよい。１価の有機基の例としては、水素原子、水酸基、炭素数１〜１０の置換されていても良いアルキル基、アルコキシ基、メルカプト基（アルキルチオ基）、アシル基、更には、カルボキシル基とその炭素数１〜１０のアルコールとのエステル、ホルミル基、カルバモイル基、フッ素、塩素、臭素、ヨウ素等のハロゲン原子、炭素数１〜１０のアルキル基で置換されていても良いアミノ基、ニトロ基が挙げられる。これらは更に置換基を有していてもよい。また、ＺiaとＺiBが結合して環を形成する有機基の例としては、Ｚia−ＣＨ＝ＣＨ−ＺiBの構造で形成される環が、ベンゼン環、ナフタレン環、アントラセン環等の芳香族炭化水素、ピリジン環、キノリン環、フラン環、チオフェン環等の複素環、シクロヘキセン等の非芳香族環状炭化水素等が挙げられる。また、Ｒ1〜Ｒ4は水素原子又は１価の有機基を表す。この有機基としては、置換しても良いアルキル基、アリール基、アルコキシ基、メルカプト基、カルボキシル基と炭素数１〜１０のアルコールとのエステル、ハロゲン原子が挙げられる。また、有機半導体材料のオン・オフ比は高いほど好ましい。具体的には８００以上が好ましく、１０００以上がより好ましい。
【００６７】
以下に、有機半導体材料として好ましいポルフィリン類化合物の例を挙げる。ここでは無金属体の構造を例示しているが、以下の例に対応する金属塩や、置換基を有する分子も、同様に好ましい例として使用することができる。また、対称性の良い分子構造を主に例示しているが、部分的な構造の組み合わせによる非対称構造であっても、同様にこの案しく使用することができる。更に、本発明において使用できる有機半導体材料は、これらの例示化合物に限定されるわけではない。なお、以下において、Ｍｅはメチル基を、Ｅｔはエチル基を表す。
【００６８】
【化３】
2006005092.tif 000005
【００６９】
【化４】
2006005092.tif 000006
【００７０】
ポルフィリン類化合物を用いた場合、これを溶媒に溶解して塗布することによっても、半導体層１を作製することができる。この際、最終的に半導体層１に用いるポルフィリン類化合物を直接塗布することも可能であるが、溶解性の高い化合物（以下前駆体と呼ぶ）を塗布しておき、その化学構造の変化により、最終的なポルフィリン類化合物に変換することも可能である。この方法は、特に溶媒に難溶な材料を塗布法で膜形成する際に有用である。
【００７１】
この前駆体としては、次に示すビシクロ構造を有するものが、好ましい例として挙げられる。
【化５】
2006005092.tif 000007
【００７２】
このビシクロ構造は、加熱によりエチレン分子が解離して、ベンゼン環に変化する。
【化６】
2006005092.tif 000008
【００７３】
ビシクロ構造は立体的にかさ高いため、結晶性が悪い。そのため、ビシクロ構造を有する分子は溶解性が良好であり、溶液から塗布した際に、結晶性の低い、あるいは無定型の膜が得られやすい性質を有することが多い。ビシクロ構造は、加熱工程によりベンゼン環に変化すると平面性の良好な分子構造になるために、結晶性が良好になる。従って、この前駆体からの化学変化を利用することにより、結晶性の良好な膜を塗布により得ることができる。この加熱工程は、塗布溶媒を留去するなどの他の目的を兼ねていても良い。
【００７４】
ポルフィリン類化合物中、ベンゾポルフィリン類と呼ばれるピロール環、チオフェン環、フラン環にベンゼン環が縮合している化合物は、前駆体としてビシクロ構造のものから得ることができるので、塗布による素子を得るのに有利である。
【００７５】
また、溶液プロセスでは、塗布−乾燥工程を必要なだけ繰り返して半導体層を厚膜にすることができる。前駆体からの変換により半導体膜が形成されるときに塗布−半導体変換工程を繰り返せば、前駆体と半導体の溶解性が異なることを利用して積層し、厚膜を形成することができる。
【００７６】
更に、塗布と蒸着等の異なる製膜方法を組み合わせたり、異なる材料を、同一のあるいは異なる製膜方法で積層したりすることもできる。
【００７７】
一般に、溶液プロセスによると、成膜性が高くならず、結晶性の高い有機半導体膜が得られにくいとされているが、上記方法によれば、簡便な溶液プロセスで結晶性の高い特性の良い有機半導体膜が得られ、好ましい。このようにして形成された膜は、キャリア移動度が高く、かつオン・オフ比が高いという好ましい特性を持つ。上記製造法はポルフィリン類化合物に限らず、広く有機半導体材料一般に適用しうる優れた方法である。
【００７８】
また、ドーピングと呼ばれる、微量の元素や原子団、分子、高分子を加えることにより特性を変化させ好ましいものにする方法を採ることができる。例えば、酸素、水素、塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、ナトリウム、カリウム等の金属原子等をドーピングする事が挙げられる。ドーピングは、これらのガスに接触させたり、これらの溶液に浸したり、電気化学的な処理をすることにより達成できる。膜の形成後でなくても、材料合成時に添加したり、溶液からの作製プロセスにおいては、その溶液に添加したり、前駆体膜の段階で添加したりすることにより、ドーピングは可能である。また、蒸着時に添加する材料を共蒸着したり、膜形成時の雰囲気に混合したり、更にはイオンを真空中で加速して膜に衝突させたりすることでドーピングすることも可能である。ドーピングの効果としては、キャリア密度の増加あるいは減少による電気伝導度の変化、キャリアの極性（ｐ型又はｎ型）の変化、Ｆｅｒｍｉ準位の変化等が挙げられる。
【００７９】
特性を改善したり他の特性を付与したりするために、半導体層に、必要に応じて複数の有機半導体材料を混合して用いたり、半導体層中に各種添加剤を添加したりしても良い。また、半導体層は複数の層からなっていても良い。半導体層の膜厚は、必要な機能を果たせる範囲で薄いほど好ましい。図１に例示するような横型の電界効果トランジスタ素子（ソース電極とドレイン電極がほぼ膜面と平行に配置されている）においては、所定以上の膜厚があれば素子の特性は膜厚に依存しない一方、膜厚が厚くなると漏れ電流が増加してくることが多いためである。必要な機能を果たすために、通常、膜厚は１ｎｍ以上であり、好ましくは５ｎｍ以上であり、より好ましくは１０ｎｍ以上である。ただし、通常、半導体層の膜厚は１０μｍ以下であり、好ましくは１μｍ以下であり、より好ましくは５００ｎｍ以下である。
【００８０】
このように作製された半導体層１は、後処理により、更に特性を改良することが可能である。例えば、加熱処理により、成膜時に生じた膜中の歪みを緩和することができ、特性の向上を図ることができる。更に、酸素や水素等の酸化性あるいは還元性の気体や液体にさらすことにより、酸化あるいは還元による特性変化を誘起することもできる。これは、例えば、膜中のキャリア密度の増加、あるいは減少の目的に利用される。
【００８１】
（その他）
上述の手順により作成した横型ＦＥＴ等のＦＥＴには、各層（基板、ソース電極、ドレイン電極、ゲート電極、ゲート絶縁部、半導体層）の間やＦＥＴ自体の外面に、必要に応じて他の層を設けることができる。例えば、半導体層１上に直接又は他の層を介して保護層を形成すると、外気の影響を最小限にできる利点がある。また、ＦＥＴのオン・オフ比を上げるなど、電気的特性を安定化できる利点もある。
【００８２】
保護層の材料は特に限定されず、ＦＥＴの用途に応じて任意の材料を用いることができるが、例えばエポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体などが好ましく挙げられる。これらの中でも特に、酸素や水分の透過率や吸水率が小さい樹脂（ポリマー）を用いることが好ましい。
【００８３】
保護層を成膜する方法について制限は無く、公知の各種方法を任意に用いることができるが、保護層が樹脂からなる場合は、例えば、樹脂溶液を塗布後、乾燥させて樹脂膜とする方法、樹脂モノマーを塗布あるいは蒸着したのち重合する方法などが挙げられる。成膜後に架橋処理を行ってもよい。保護層が無機物からなる場合は、例えば、スパッタリング法、蒸着法等の真空プロセスでの形成方法や、ゾルゲル法に代表される溶液プロセスでの形成方法を用いることができる。
【００８４】
また、電極３、４、５には、図示されていない配線が連結される。これらの配線も、電極３、４、５とほぼ同様の材料により作製される。
【００８５】
また、ＦＥＴを構成する材料、特に半導体層１に用いられる材料の中には、光を吸収して電荷を発生するものがあるため、必要であればトランジスタ部分を遮光することができる。これは、例えば、所望の領域に光の透過率の小さいパターン（いわゆるブラックマトリクス）を形成することで実現される。このパターンには、クロムやアルミニウム、銀、金等の金属の膜、カーボンブラック等の顔料を分散した樹脂膜、有機色素の膜等が用いられる。
【００８６】
〔ＳＩＴ〕
電界効果トランジスタの他の代表例として、静電誘導トランジスタ（以下適宜「ＳＩＴ」と略称する。）が挙げられるが、本発明はこのＳＩＴに対しても適用可能である。
【００８７】
一般的なＳＩＴの構造を説明する。横型ＦＥＴがソース電極とドレイン電極がフレキシブル基板上に並べて配置され、電流の流れる方向が、ゲートにより誘起される電場に垂直方向であるのに対し、ＳＩＴではソースとドレインの間の適当な位置に、ゲート電極がグリッド上に配置され、電流の方向が、ゲートにより誘起される電場に平行方向である点を特徴とする。
【００８８】
図２は、本発明を適用したＳＩＴの構成の一例の要部を示す断面図である。図２において、７はソース電極、８はドレイン電極、９はゲート電極、１０は半導体層、１１はゲート絶縁部をそれぞれ表わす。実際にはこれらの構成要素が、フレキシブル基板上に積層して設けられる。図２に示すＳＩＴ構造によれば、キャリアの流れが平面状に広がるので、一度に大量のキャリアを移動できる。また、ソース電極７とドレイン電極８とが縦に配されているので、電極７，８間距離を小さくすることができ、応答が高速である。従って、大電流を流したり、高速のスイッチングを行なったりする用途に好ましく適用される。
【００８９】
半導体層１０の材料や形成方法等の詳細は、図１のＦＥＴにおける半導体層１と同様であり、ソース電極７及びドレイン電極８の材料や形成方法等の詳細は、図１のＦＥＴにおけるソース電極３及びドレイン電極４と同様であるので、何れも省略する。
【００９０】
ＳＩＴにおけるゲート電極９は、多数キャリアが図２に矢印で示すようにゲート電極９の間を通り抜けることができるよう、網目状、縞状、格子状等の所定の間隔を有する形状で設けられている。ゲート電極９の間隔の大きさは任意であるが、通常はソース電極７とドレイン電極８との距離（半導体層１０の厚さに相当する）よりも小さい値となる。ゲート電極９の厚さも特に制限されないが、通常１０ｎｍ以上、好ましくは２０ｎｍ以上、また、通常１０μｍ以下、好ましくは１μｍ以下の範囲である。ゲート電極９の材料や形成方法等の詳細は、図１のＦＥＴにおけるゲート電極５と同様であるので省略する。
【００９１】
ＳＩＴにおけるゲート絶縁部１１は、ゲート電極９の表面に設けられる。本発明において、このゲート絶縁部１１は、図１のＦＥＴにおけるゲート絶縁部２と同様、強誘電体−常誘電体のコア・シェル構造粒子を含有する。ゲート絶縁部１１の材料や形成方法等の詳細は、図１のＦＥＴにおけるゲート絶縁部２と同様であるので省略する。
【００９２】
なお、図２のＳＩＴにおいても、各層の間やＳＩＴの外面には、必要に応じて他の層を設けてもよい。また、その他にも本発明の趣旨を逸脱しない範囲において、図１のＦＥＴと同様に任意の変更を加えても良い。
【００９３】
以上、本発明について、横型ＦＥＴに適用した場合とＳＩＴに適用した場合を例に説明したが、本発明はこれらの例に制限されるものではなく、本発明の要旨を逸脱しない範囲において、任意に変形して実施することができる。
【産業上の利用可能性】
【００９４】
本発明の電界効果トランジスタは、従来よりもオン電流値を上昇させることができ、精度の高い回路動作を行なえるという利点がある。よって、電界効果トランジスタを適用し得る様々な産業分野において使用することができる。具体例としては、液晶表示素子、高分子分散型液晶表示素子、電子ペーパー、有機ＬＥＤ表示素子、電気泳動表示素子、無機ＥＬ表示素子、エレクトロクロミック素子等のディスプレイのアクティブマトリクスに用いることができる他、ＩＣタグ、ＩＣチップ、センサーなどにも用いることができる。
【図面の簡単な説明】
【００９５】
【図１】（Ａ）〜（Ｄ）は何れも、本発明が適用される横型電界効果トランジスタ（ＦＥＴ）の構成の例を模式的に示す図である。
【図２】本発明が適用される静電誘導トランジスタ（ＳＩＴ）の構成の例を模式的に示す図である。
【図３】ヒステリシスのある物質のＰ−Ｅ曲線を示す図である。
【図４】ヒステリシスのない物質のＰ−Ｅ曲線を示す図である。
【符号の説明】
【００９６】
１    半導体層
２    ゲート絶縁部
３    ソース電極
４    ドレイン電極
５    ゲート電極
６    基板
７    ソース電極
８    ドレイン電極
９    ゲート電極
１０  半導体層
１１  ゲート絶縁部
【図１】
2006005092.tif 000009
【図２】
2006005092.tif 000010
【図３】
2006005092.tif 000011
【図４】
2006005092.tif 000012