(57)【要約】【課題】  ＩＣチップに一体化され部品点数を削減した電源回路の提供。【解決手段】  電源回路５０は、ＩＣチップ２に、図示を省略している第１、第２の出力電圧が異なるリニアレギュレータと、各リニアレギュレータに付設される過電流保護回路と、各リニアレギュレータの出力電圧の短絡検出回路と、各リニアレギュレータの出力電圧が供給される負荷のリセット回路を実装して構成される。各リニアレギュレータの出力電圧は、（ｂ）、（ｃ）よりコンパレータ２１の反転入力端子に入力される。【選択図】    図１
2006053803.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップに、レギュレータと、前記レギュレータに付設される過電流保護回路と、前記レギュレータの出力電圧の短絡検出回路と、前記レギュレータの出力電圧が供給される負荷のリセット回路とを実装したことを特徴とする、電源回路。
【請求項２】
前記レギュレータはリニアレギュレータであることを特徴とする、請求項１に記載の電源回路。
【請求項３】
前記レギュレータはスイッチングレギュレータであることを特徴とする、請求項１に記載の電源回路。
【請求項４】
出力電圧が異なる複数の前記レギュレータを前記ＩＣチップに実装したことを特徴とする、請求項１ないし請求項３のいずれかに記載の電源回路。
【請求項５】
前記リセット回路は、電源回路の入力電圧が所定値よりも低い場合にリセット信号を出力することを特徴とする、請求項１ないし請求項４のいずれかに記載の電源回路。
【請求項６】
前記リセット回路は、前記短絡検出回路の信号でリセット信号を出力することを特徴とする、請求項１ないし請求項４のいずれかに記載の電源回路。
【請求項７】
前記リセット回路は、電源回路の入力電圧が所定値よりも低い場合、および／または前記短絡検出回路の信号でリセット信号を出力することを特徴とする、請求項１ないし請求項４のいずれかに記載の電源回路。
【請求項８】
前記ＩＣチップにコンデンサを接続し、当該コンデンサと前記ＩＣチップに実装した抵抗によりＣＲローパスフィルタを構成したことを特徴とする、請求項１ないし請求項７のいずれかに記載の電源回路。
【請求項９】
前記ＣＲローパスフィルタを、前記短絡検出回路と前記リセット回路との間に接続したことを特徴とする、請求項８に記載の電源回路。
【請求項１０】
前記短絡検出回路は、前記複数のレギュレータのそれぞれの出力電圧を監視する監視手段を有し、前記監視手段のいずれかで一方の前記レギュレータの出力電圧の短絡を検出した場合には、他方の前記レギュレータの動作を停止させる手段を設けたことを特徴とする、請求項４ないし請求項９のいずれかに記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レギュレータ、過電流保護回路、リセット回路という機能が異なる複合回路を１チップのＩＣチップに一体化した、電源回路に関するものである。
【背景技術】
【０００２】
電源回路のＩＣ化に伴い、安定化電源として種々の出力電圧が得られる３端子レギュレータが各方面で使用されている。このようなレギュレータの出力電圧が供給される、デジタル家電機器やパーソナルコンピュータ（ＰＣ）の周辺機器においては、複数の電源電圧を必要としている。ＣＰＵやＤＳＰに用いられるＬＳＩにおいては、従来の単一電圧の電源から複数電圧の電源を必要とする製品が近時増加している。
【０００３】
例えば、前記ＬＳＩにおいて、周辺のＩＣに対する信号入出力用の電圧が供給されるＩ／Ｏ端子には、レギュレータから供給される電源電圧は、５Ｖ、または３．３Ｖに設定されている。また、前記ＬＳＩのＩＣチップに実装されている内部回路の動作電圧（コア電圧）では、２．５Ｖ〜１．０Ｖの電圧を使用している。したがって、前記ＬＳＩには、電圧値が異なる複数の電圧がレギュレータから供給されることになる。
【０００４】
このように、ＬＳＩにおけるＩＣチップのＩ／Ｏ端子供給される電圧と、当該ＩＣチップの内部電圧が相違しているのは、（１）ＩＣ製造プロセスの進化により、内部回路の耐圧が低くなった。（２）ＩＣ全体の消費電力を低減するために、ＩＣ内部回路の動作電圧を下げている、という理由に基づくものである。
【０００５】
一般に電源回路においては、出力供給線の短絡や過電流などにより回路素子が故障することを防止するために、過電流保護回路が付設されている。特許文献１には、リンギングチョークコンバータに用いるＭＯＳ−ＦＥＴに過電流保護回路を接続して、過電流を検出した場合には前記ＭＯＳ−ＦＥＴを停止させることが記載されている。
【０００６】
【特許文献１】特開平１０―１４２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、過電流保護回路を設けることにより、レギュレータを含む電源回路の回路部品の損傷を防止することができる。しかしながら、レギュレータから電圧が供給されるＬＳＩなどの負荷を保護する上では、過電流保護回路を設けるだけでは十分とはいえない。レギュレータと当該ＬＳＩなどの負荷とを電気的に遮断するためのリセット回路を別途設けることが有効である。
【０００８】
特に、前記したような複数の電源電圧を必要とするＬＳＩなどの負荷の場合には、次のような問題が生じる。レギュレータからのどちらか一方の電源電圧供給が出力電圧の短絡により停止した場合には、（１）周辺ＬＳＩとのＩ／Ｆエラー、または、ＬＳＩ内部回路の誤動作により動作不安定となり、ＬＳＩで制御する機器の暴走を引き起こす。（２）ＬＳＩの電源電圧異常により、ＬＳＩ自身が破壊される、という問題が生じる。
【０００９】
前記特許文献１には、電源回路と、当該電源回路から電圧が供給される負荷とを電気的に遮断するためのリセット回路を設けることについて、具体的に記載されていないという問題があった。特に、レギュレータから異なる電圧値の複数の電圧が負荷に供給される場合に、一方電圧の供給が停止された場合の対応が記載されていないという問題があった。なお、レギュレータが設けられている電源回路のＩＣチップとリセット回路とを別個に設けた場合には、スペースを必要とする上に配線長も長くなるという問題があった。
【００１０】
本発明は、従来技術のこのような問題点に鑑みてなされたものであり、その目的は、ＩＣチップにリセット回路を含む複合回路を一体化して実装し、部品点数を削減した電源回路を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明の電源回路は、ＩＣチップに、レギュレータと、前記レギュレータに付設される過電流保護回路と、前記レギュレータの出力電圧の短絡検出回路と、レギュレータの出力電圧が供給される負荷のリセット回路とを実装したことを特徴とする。
【００１２】
また、本発明の電源回路は、前記レギュレータはリニアレギュレータであることを特徴とする。
【００１３】
また、本発明の電源回路は、前記レギュレータはスイッチングレギュレータであることを特徴とする。
【００１４】
また、本発明の電源回路は、出力電圧が異なる複数の前記レギュレータを前記ＩＣチップに実装したことを特徴とする。
【００１５】
また、本発明の電源回路は、前記リセット回路は、電源回路の入力電圧が所定値よりも低い場合にリセット信号を出力することを特徴とする。
【００１６】
また、本発明の電源回路は、前記リセット回路は、前記短絡検出回路の信号でリセット信号を出力することを特徴とする。
【００１７】
また、本発明の電源回路は、前記リセット回路は、前記電源回路の入力電圧が所定値よりも低い場合、および／または前記短絡検出回路の信号でリセット信号を出力することを特徴とする。
【００１８】
また、本発明の電源回路は、前記ＩＣチップにコンデンサを接続し、当該コンデンサと前記ＩＣチップに実装した抵抗によりＣＲローパスフィルタを構成したことを特徴とする。
【００１９】
また、本発明の電源回路は、前記ＣＲローパスフィルタを、前記短絡検出回路と前記リセット回路との間に接続したことを特徴とする。
【００２０】
また、本発明の電源回路は、前記短絡検出回路は、前記複数のレギュレータのそれぞれの出力電圧を監視する監視手段を有し、前記監視手段のいずれかで一方の前記レギュレータの出力電圧の短絡を検出した場合には、他方の前記レギュレータの動作を停止させる手段を設けたことを特徴とする。
【発明の効果】
【００２１】
本発明の電源回路は、ＩＣチップにリセット回路を含む複数の回路を一体化して実装しているので、部品点数を削減することができる。また、回路部品を衝撃や静電破壊による破損から保護することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図により本発明の実施形態を説明する。図５は、本発明の電源回路に適用されるリニアレギュレータの例を示す回路図である。図５において、７１はリニアレギュレータで、ＩＣチップ７２に部品が実装されている。この部品として、分圧抵抗（Ｒａ、Ｒｂ）７３、基準電圧（Ｖｒｅｆ）発生回路７４、コンパレータ（アンプ）７５、パワートランジスタ７６が設けられている。また、ＩＣチップ７２には、ピンＰｒ（Ｖｏｕｔ２）、Ｐｓ（Ｖｃｃ２）、Ｐｔ（ＧＮＤ）が設けられている。ピンＰｔには、接地線８０が接続されている。
【００２３】
リニアレギュレータ７１は、ピンＰｓから入力される電圧の電圧値を調整して、ピンＰｒから負荷に出力電圧を供給している。入力電圧が変動した場合には、パワートランジスタ７６の制御により一定電圧を出力するようにしている。このため、安定度が高い電圧調整を行うことが可能である。このように、リニアレギュレータの利点は、（１）連続的で直線的なアナログ制御によって動作するので、出力電圧の精度は良く安定度が高い。（２）リプルやノイズが少なく誤動作しない、ことである。
【００２４】
図１、図２は、本発明の第１の実施形態を示す回路図である。図１の（ａ）、（ｂ）、（ｃ）の信号線は、それぞれ図２の（ａ）、（ｂ）、（ｃ）の信号線と対応している。図１、図２において、電源回路５０は、ＩＣチップ２に、第１のリニアレギュレータ１、第２のリニアレギュレータ１１、短絡検出回路２０、リセット回路３０が設けられている。また、第１のリニアレギュレータ１、第２のリニアレギュレータ１１には、それぞれ第１の過電流保護回路７、第２の過電流保護回路１７が接続されている。
【００２５】
ＩＣチップ２の外周には、入力電源電圧Ｖｉｎが入力される端子Ｐａ、アクティブローのリセット信号が出力される端子Ｐｂ、外付コンデンサＣｄが接続される端子Ｐｃが設けられている。外付コンデンサＣｄは、抵抗Ｒ３と共に時定数ＴｄのＣＲローパスフィルタを構成する。このＣＲローパスフィルタの作用については後述する。ＩＣチップ２の外周には、さらに接地（ＧＮＤ）に接続される端子Ｐｄ、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１が出力される端子Ｐｅ、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が出力される端子Ｐｆが設けられている。なお、入力電源電圧Ｖｉｎの信号線、第１のリニアレギュレータ１、第２のリニアレギュレータ１１の各出力電圧の信号線には、それぞれノイズ除去用のコンデンサＣ１、Ｃ２、Ｃ３が接続されている。
【００２６】
第１のリニアレギュレータ１には、分圧抵抗（Ｒ５、Ｒ６）３、基準電圧（Ｖｒｅｆ）発生回路４、コンパレータ（アンプ）５、パワートランジスタ（Ｑ４）６が設けられている。パワートランジスタ６のコレクタには入力電源電圧Ｖｉｎが入力される。また、パワートランジスタ（Ｑ４）６のエミッタは、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１が出力される端子Ｐｅに接続されている。
【００２７】
第２のリニアレギュレータ１１には、分圧抵抗（Ｒ８、Ｒ９）１３、コンパレータ（アンプ）１５、パワートランジスタ（Ｑ６）１６が設けられている。パワートランジスタ（Ｑ６）１６のコレクタには入力電源電圧Ｖｉｎが入力される。また、パワートランジスタ（Ｑ６）１６のエミッタは、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が出力される端子Ｐｆに接続されている。基準電圧（Ｖｒｅｆ）発生回路４は、第１のリニアレギュレータ１と共用している。第１のリニアレギュレータ１、第２のリニアレギュレータ１１の動作は、第５図で説明したところと基本的には同じであるので、説明は省略する。
【００２８】
第１のリニアレギュレータ１には、第１の過電流保護回路７が接続されている。第１の過電流保護回路７は、抵抗（Ｒ４）９、トランジスタ（Ｑ５）８で構成される。抵抗（Ｒ４）９は、パワートランジスタ（Ｑ４）６のエミッタと前記端子Ｐｅ間に接続される。また、トランジスタ（Ｑ５）８は、ベースが前記パワートランジスタ６のエミッタに、コレクタが前記パワートランジスタ６のベースに、エミッタが前記端子Ｐｅに接続されている。
【００２９】
次に、第１の過電流保護回路７の動作について説明する。この第１の過電流保護回路７は、パワートランジスタ（Ｑ４）６を短絡電流や過負荷電流のような過電流から保護するために、第１のリニアレギュレータ１の出力電流を制限する回路である。前記のように出力電圧供給線の短絡や過負荷により、第１のリニアレギュレータ１の出力電流が増加すると、抵抗（Ｒ４）９の両端の電圧降下が大きくなる。このため、トランジスタ（Ｑ５）８のベース、エミッタ間電圧が増加し、トランジスタ（Ｑ５）８がオンする。したがって、パワートランジスタ（Ｑ４）６のベース電流をトランジスタ（Ｑ５）８のコレクタに引き込むことになり、パワートランジスタ（Ｑ４）６の出力電流を制限する。
【００３０】
第１の過電流保護回路７は、第１のリニアレギュレータ１と同一のＩＣチップ２に実装している。このため、スペースを節約することができる。また、ＩＣチップ２内に実装しているので、ＩＣチップ２外に設ける場合よりもノイズや外乱の影響が少なくなり、第１の過電流保護回路７の信頼性が向上する。さらに、第１の過電流保護回路７は、抵抗（Ｒ４）９、トランジスタ（Ｑ５）８で構成されており、第１のリニアレギュレータ１と同一の製造工程で製作できるので、製造コストを軽減することができる。
【００３１】
第２の過電流保護回路１７は、第２のリニアレギュレータ１１に接続されている。第２の過電流保護回路１７は、抵抗（Ｒ７）１９、トランジスタ（Ｑ７）１８で構成されている。第２の過電流保護回路１７の抵抗（Ｒ７）１９、トランジスタ（Ｑ７）１８と、第２のリニアレギュレータ１１の回路との接続関係は、第１の過電流保護回路７の例と同じである。また、第２のリニアレギュレータ１１と同一のＩＣチップ２に実装していることによる作用効果も第１の過電流保護回路７の例と同じである。
【００３２】
次に、リセット回路３０について説明する。リセット回路３０は、通常動作時の第１のリセット信号形成部と、出力電圧の短絡を検出時の第２のリセット信号形成部で構成される。第１のリセット信号形成部は、分圧抵抗（Ｒ１、Ｒ２）３１、コンパレータ（アンプ）３２、トランジスタ（Ｑ２）３３で構成されている。コンパレータ３２の非反転入力端子（＋）には、基準電圧Ｖｔｈ１の電源が接続される。また、第２のリセット信号形成部は、コンパレータ（アンプ）３５、トランジスタ（Ｑ１）３６で構成されている。コンパレータ３６は、シュミットトリガ回路の構成であり、その非反転入力端子（＋）には、基準電圧Ｖｔｈ２の電源が接続される。
【００３３】
リニアレギュレータの動作限界値よりも低い電圧がリニアレギュレータに入力された場合には、リニアレギュレータの出力電圧も不安定となり、リニアレギュレータに接続されるＣＰＵなどの周辺回路が誤動作を起こす。従ってリニアレギュレータの電源をオンする時には、入力電源電圧が正常に立ち上がり更に周辺回路が安定するまでの間リセット状態にしておかなければならない。
【００３４】
また、リニアレギュレータの電源オフ時には、リニアレギュレータから出力電圧が供給されるＣＰＵや周辺ロジック回路を瞬時に初期状態に戻す必要がある。リセット回路３０の第１のリセット信号形成部は、これらの動作を実現するために設けられている。このように、前記リセット回路の第１のリセット信号形成部は、リニアレギュレータの電源のオン時・オフ時、または瞬時停電時に、確実に初期状態から周辺ロジック回路を立ち上がらせたり、瞬時に初期状態に戻す働きをする。
【００３５】
第１のリセット信号形成部は、コンパレータ３２で入力電源電圧Ｖｉｎを監視して、検出電圧よりも入力電源電圧が低い状態の場合に、リセット信号ＲＥＳＥＴをローレベルにする。コンパレータ３２の検出電圧は、基準電圧Ｖｔｈ１と分圧抵抗Ｒ１、Ｒ２で設定される。すなわち、検出電圧（Ｖｄ）＝Ｖｔｈ１* （Ｒ１＋Ｒ２）／Ｒ２
である。
【００３６】
コンパレータ３２の検出電圧（Ｖｄ）よりも入力電源電圧Ｖｉｎが低い場合には、トランジスタ３３がオンとなる。このため、コンパレータ３５の反転入力端子（―）はローレベルとなり、基準電圧Ｖｔｈ２よりも入力電圧が低いので、トランジスタ３６が動作する。したがって、端子Ｐｂから出力されるＲＥＳＥＴ信号はローレベルとなり、リニアレギュレータの出力電圧が供給される負荷をリセットする。入力電源電圧Ｖｉｎが増加して、検出電圧（Ｖｄ）よりも高くなると端子Ｐｂから出力されるＲＥＳＥＴ信号はハイレベルとなり、負荷は動作可能となる。
【００３７】
リニアレギュレータの通常動作中に、周辺部品の破壊（衝撃・静電破壊等）や誤接触などにより、リニアレギュレータの出力電圧が短絡した場合には、リニアレギュレータ自身は過電流保護回路にて破壊を防ぐ事が出来る。しかしながら、リニアレギュレータからの出力電圧を電源として動作している周辺ＬＳＩは動作不安定となる。特に、前述の様な複数電源を必要とするＣＰＵやＤＳＰ等のＬＳＩは、誤動作による暴走を起こし、最悪の場合には機器の破壊を招来することがある。
【００３８】
このような事態の発生を防止するために、リニアレギュレータの出力電圧の供給線に短絡が発生した場合には、直ちにリセット信号をローレベルにして周辺ＬＳＩの動作を停止させる必要がある。また、前記短絡状態や過電流が解消した時には、初期状態から回路を立ち上がらせて、正常な動作に回復させる必要がある。
【００３９】
コンパレータ（アンプ）３５、トランジスタ（Ｑ１）３６で構成されている第２のリセット信号形成部は、このようなリニアレギュレータから出力電圧が供給される周辺ＬＳＩ等の機器の保護のために設けられるものである。第２のリセット信号形成部は、短絡検出回路２０の信号により制御される。
【００４０】
次に、短絡検出回路２０の動作について説明する。短絡検出回路２０は、コンパレータ２１、トランジスタ（Ｑ３）２２、抵抗（Ｒ３）２３で構成されている。コンパレータ２１の非反転入力端子（＋）には、基準電圧Ｖｔｈ３の電源が接続される。基準電圧Ｖｔｈ３は、例えば１Ｖに設定される。また、コンパレータ２１の反転入力端子（―）は２個設けられており、その一方には第１のリニアレギュレータ１の出力電圧を供給するリード線に接続される。また、コンパレータ２１の反転入力端子の他方は、第２のリニアレギュレータ１１の出力電圧を供給するリード線に接続される。
【００４１】
第１のリニアレギュレータ１、およびリニアレギュレータ１１の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２の電圧値をコンパレータ２１で監視する。すなわち、コンパレータ２１は基準電圧(Ｖｔｈ３＝１Ｖ)と、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２の電圧値を比較する。前記出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のどちらか一方がＧＮＤに短絡すると、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２の電圧値は１Ｖ以下となり、コンパレータ２１の出力信号でトランジスタ２２（Ｑ３）をオンにする。
【００４２】
トランジスタ（Ｑ３）２２がオンになると、抵抗（Ｒ３）２３を通してコンパレータ３５の反転入力端子（―）の入力がローレベルとなる。このため、コンパレータ３５の出力信号でトランジスタ３５をオンにする。したがって、ＩＣチップ２の端子Ｐｂからアクティブローのリセット信号を出力し、負荷をリセットする。
【００４３】
このように、リセット回路３０、短絡検出回路２０は、第１のリニアレギュレータ１、第２のリニアレギュレータ１１と同一のＩＣチップ２に実装している。このため、スペースを節約することができる。また、ＩＣチップ２内に実装しているので、ＩＣチップ２外に設ける場合よりもノイズや外乱の影響が少なくなり、短絡検出回路２０、リセット回路３０の信頼性が向上する。
【００４４】
さらに、短絡検出回路２０、リセット回路３０は、抵抗、トランジスタ、コンパレータで構成されており、第１のリニアレギュレータ１、第２のリニアレギュレータ１１と同一の製造工程で製作できるので、製造コストを軽減することができる。なお、リセット回路３０、短絡検出回路２０をＩＣチップ２に実装することにより、第１のリニアレギュレータ１、第２のリニアレギュレータ１１と短絡検出回路２０、およびリセット回路３０とを接続する信号線の配線長を短くすることができる。
【００４５】
図１の例では、リセット回路３０には、通常動作時の第１のリセット信号形成部と、出力電圧の短絡を検出時の第２のリセット信号形成部が設けられている。しかしながら、本発明においては、第１のリセット信号形成部、または第２のリセット信号形成部のみを設ける構成とすることもできる。リセット回路の構成は、電源回路の用途に応じて適宜設定することができる。
【００４６】
図１において、抵抗(Ｒ３)２３は、外付けコンデンサ(Ｃｄ)と合わせて、前記のようにＣＲローパスフィルタを形成する。ＣＲローパスフィルタは、信号遅延回路、ノイズ除去回路として機能し、電源オン時や、スタンバイモードから通常モードに移行する瞬間に発生する突貫電流やノイズにより、リセット信号がローレベルにならないように動作する。
【００４７】
図６は、図１におけるＣＲローパスフィルタの接続例を示す回路図である。図１と同じところには同一の符号を付している。抵抗（Ｒ３）２３とコンデンサＣｄにより構成されるＣＲローパスフィルタは、短絡検出回路２０と、リセット回路３０の後段、すなわち、前記第２のリセット信号形成部との間に接続される。
【００４８】
図７は、ＣＲローパスフィルタの動作特性を示す特性図である。図７の（ａ）、（ｂ）、（ｃ）の特性は、それぞれ図６の（ａ）、（ｂ）、（ｃ）点の特性に対応している。短絡検出回路２０において、出力電圧供給線の短絡や過電流の発生を検出すると、短絡検出回路２０の出力信号はＨレベルからＬレベルに変化する。
【００４９】
このように、(a)点信号がＬレベルになると、コンデンサ(Ｃｄ)に蓄えられた電荷が抵抗(Ｒ３)を通して徐々に放電されるので、ＣＲローパスフィルタの出力点の(ｂ)点では、所定の遅延時間ｔ１で減少する電圧波形が形成される。ここで、ＣＲローパスフィルタの遅延時間ｔは、
ｔ＝Ｃ×Ｒ
で表される。仮に、Ｒ３=1KΩ、Ｃｄ=0.1μFとした場合には遅延時間ｔ１は、
ｔ１＝｛（0.1×10-6）／Ｃ｝ ×｛（1×103）／Ｒ｝=100μsec
となる。
【００５０】
ＣＲローパスフィルタの出力は、リセット回路後段のコンパレータ３５により基準電圧(Ｖｔｈ２)と比較される。そして、短絡発生から時刻ｔ２遅延して信号がＨレベルからＬレベルに変化し、(c)点のようなリセット信号を出力する。仮にコンパレータ３５の基準電圧(Ｖｔｈ２)を、(ｂ)点の信号の中間電圧(５０％)に設定した場合、リセット信号の遅延時間ｔ２は、
ｔ２＝100μsec ×0.5＝50μ sec
となる。
【００５１】
図８は、ＣＲローパスフィルタの他の作用を示す特性図である。ＣＲローパスフィルタによる信号遅延回路は、スタンバイモードから通常モードに移行する際に、急激に出力電流が増えた瞬間に発生する突貫電流で、瞬間的にレギュレータ出力の電位が低下した場合にリセット信号がローレベルにならないように機能する。以下、ＣＲローパスフィルタのこのような作用について説明する。
【００５２】
図８において、（ａ）、（ｂ）、（ｃ）の特性は、それぞれ図６の（ａ）、（ｂ）、（ｃ）点の特性に対応している。ここで、リニアレギュレータの出力電圧が突貫電流により瞬間的に電圧降下したものとする。この場合には、リニアレギュレータの出力電圧がしきい値電圧Ｖｔｈ３よりも低下したタイミングで、（ａ）点の信号はＨレベルからＬレベルに変化する。リニアレギュレータの出力電圧は、その後、定常状態に回復する。電圧が定常状態に回復する際に、しきい値電圧Ｖｔｈ３よりも高くなると（ａ）点の信号はＬレベルからＨレベルに変化する。
【００５３】
ＣＲローパスフィルタの出力点である（ｂ）点の信号は、前記のように遅延時間ｔ１で減少する。しかしながら、（ａ）点の信号がＬレベルからＨレベルに変化するタイミングで、（ｂ）点の信号は減少から増加に転じ、Ｈレベルに回復する。（ｂ）点の信号が減少から増加に変更するタイミングは、しきい値電圧Ｖｔｈ２よりも高い電圧においてである。
【００５４】
このため、（ｃ）点のリセット信号出力はＨレベルを維持して、Ｌレベルに変化しない。すなわち、瞬時的なリニアレギュレータの出力電圧の変動では負荷をリセットしないようにしているので、ＬＳＩなどの負荷の動作を安定化させることができる。
【００５５】
また、ＣＲローパスフィルタは、リセット信号の信号ノイズを除去する機能を有しており、カットオフ周波数(ｆｃ)以上のノイズ等の信号を除去する。この際のカットオフ周波数ｆｃは、
ｆｃ＝｛１／（２πＣＲ）｝（Ｈｚ）
で求められる。
【００５６】
複数電源を必要とするＬＳＩの中では、ＩＣのコア電圧がＩ／Ｏ電圧よりも高い電位になると、ＬＳＩ内部が破壊されて故障してしまうことがある。例えば、Ｉ／Ｏ電圧（３．３Ｖ）が短絡して０Ｖになった場合、コア電圧（２．５Ｖ）がそのまま供給されるとコア電圧の方が電位が高くなる。
【００５７】
図３、図４は、このような事態に対処するためになされた本発明の他の実施形態を示す電源回路である。図３、図４は、リニアレギュレータの出力供給線が短絡した場合に、リセット信号をローレベルにする事に加えて、リニアレギュレータの出力を停止させる機能を持たせた回路である。図１、図２と同じところには同一の符号を付しており、図１、図２と異なるところのみを説明する。
【００５８】
図３における電源回路８０において短絡検出回路７０は、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１を監視するコンパレータ７１と、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２を監視するコンパレータ７２を設けている。コンパレータ７１には、トランジスタ（Ｑ３）７３と抵抗（Ｒ４）７５を接続する。また、コンパレータ７２にはトランジスタ（Ｑ４）７４と抵抗（Ｒ５）７６を接続する。
【００５９】
トランジスタ（Ｑ３）７３のコレクタとトランジスタ（Ｑ４）７４のコレクタは、アンド回路７７の入力端子に接続される。また、トランジスタ（Ｑ３）７３のコレクタは、第１のリニアレギュレータ１に設けたオンオフ制御部４１に接続され、トランジスタ（Ｑ４）７４のコレクタは、第２のリニアレギュレータ１１に設けたオンオフ制御部４２に接続される。
【００６０】
図３、図４の回路では、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１に短絡が発生した場合には、コンパレータ７１の反転入力端子の入力電圧は基準電圧Ｖｔｈ３よりも低くなる。このため、トランジスタ７３はオンとなる。この際に、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が正常な場合には、アンド回路７７の出力レベルはＬレベルである。
【００６１】
同様に、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が短絡し、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１が正常な場合にもアンド回路７７の出力レベルはＬレベルである。アンド回路７７の出力レベルがＬレベルの場合には、リセット回路３０のリセット信号はローレベルになり、リニアレギュレータの負荷をリセットする。
【００６２】
また、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１が短絡し、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が正常な場合には、前記のようにトランジスタ７３がオンとなる。このため、オンオフ制御部４２がオフとなり、第２のリニアレギュレータ１１をオフにして、Ｖｏｕｔ２の出力を停止させる。
【００６３】
同様に、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ２が短絡し、第１のリニアレギュレータ１の出力電圧Ｖｏｕｔ１が正常な場合には、前記のようにトランジスタ７４がオンとなる。このため、オンオフ制御部４１がオフとなり、第１のリニアレギュレータ１をオフにして、Ｖｏｕｔ１の出力を停止させる。
【００６４】
このように、図３、図４に記載の回路は、短絡検出回路の動作原理は図１、図２の回路と同じである。しかしながら、図３、図４の回路では、第１のリニアレギュレータ１、第２のリニアレギュレータ１１の出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を、それぞれ個別のコンパレータ７１、７２で監視させている。そして、コンパレータ７１、７２の出力側に接続された、トランジスタ(Ｑ３)７３、（Ｑ４）７４の出力側をアンド回路に接続している。このため、前記出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のいずれか一方、または双方に短絡が発生した場合には、リセット信号をローレベルにしている。
【００６５】
本発明の実施形態においては、ＩＣチップ２に、複数のリニアレギュレータと、過電流保護回路、短絡検出回路、リセット回路のような複合部品を実装して電源回路を構成している。このように、ＩＣで形成される複合部品を一体化してパッケージ化を図ることにより、電源回路の回路規模の縮小とコストメリットを実現できる。
【００６６】
これらの複合部品を外部回路で付加した場合、この回路部分の部品（ＩＣ・トランジスタ抵抗など）が、衝撃や静電破壊などにより破損した場合には保護回路が機能しなくなる。衝撃や静電破壊による破損は、レギュレータ出力に接続される回路も、保護回路の部分も同じ確率で発生するので、複合化により部品数を減らす事でリスクを軽減させる事が出来る。
【００６７】
以上、本発明の実施形態について説明した。本発明はこれら実施例に限定されず種々の変形が可能である。例えば、レギュレータはリニアレギュレータの外にスイッチングレギュレータを用いる構成とすることができる。また、レギュレータが単数の場合にも適用できる。
【００６８】
図９、図１０は、ＩＣチップ２に実装するレギュレータとしてスイッチングレギュレータを用いる場合の、スイッチングレギュレータの構成を示す回路図である。図９において、スイッチングレギュレータ５１は、ＩＣチップ５２に実装されている各部品により構成される。ＩＣチップ５２の入力端子Ｖｉｎと出力端子Ｖｏｕｔ間に、ダイオード５３（Ｄ）を接続する。５４はパワートランジスタ、５５はプリドライバー、５６はコンパレータ、５７は発振器（ＯＳＣ）、５８はＰＷＭコントロールである。また、５９は出力電圧調整用の内部抵抗（Ｒ１、Ｒ２）、６０は基準電圧発生回路、６１はアンプ、６３はコンデンサＣａとコイルＬからなる入力回路である。
【００６９】
次に、図９の回路の動作について説明する。図９は、昇圧スイッチングレギュレータの例を示している。ｎｐｎ型のパワートランジスタ５４のオン／オフ制御は、基準電圧（Ｖｒｅｆ）発生回路６０、内部抵抗５９（Ｒ１、Ｒ２）、アンプ６１、コンパレータ５６、発振器５７、ＰＷＭコントロール５８、プリドライバー５５で行う。基準電圧（Ｖｒｅｆ）と出力電圧調整用の内部抵抗５９（Ｒｌ、Ｒ２）を用いて、端子Ｖｏｕｔｌからフイードバツクされた電圧をアンプ６１で比較する。この際に、出力電圧調整用の内部抵抗の比率を変更する事により、出力電圧の値が決定される。アンプ６１の出力は、コンデンサＣｄ（Ｃｃｏｍｐ）で位相補償する。位相補償されたアンプ６１の出力をコンパレータ５６の反転入力端子に入力する。コンパレータ５６の非反転入力端子には発振器５７の出力信号が入力される。
【００７０】
コンパレータ５６は、アンプ６１からの信号と発振器５７からの波形を比較する。同時にＰＷＭコントロール５８により、コンパレータ５６の出力をスイッチングのデューテイ幅信号としてプリドライバー５５に送出する。プリドライバー５５の出力は、発振器５７の周波数に同期して、プリドライバー５５に接続されているパワートランジスタ５４をオン／オフさせる。これらの動作を連続的に行う事により、出力電圧を安定させる。
【００７１】
パワートランジスタ５４がオン状態になると、破線○１（変換上の理由により丸付き数字をこのように表示する。以下同じ）の経路に電流が流れ、入力回路６３のコイルＬにエネルギーが蓄えられる。次にパワートランジスタ５４がオフ状態になると、コイルＬは電流を流し続けようとして、蓄えたエネルギーを放出する。コイルＬに蓄積された電気エネルギーは、パワートランジスタ５４がオフになることにより、一点鎖線○２の経路に示すように出力電圧端子（Ｖｏｕｔｌ）に放出されて、負荷に供給される出力電圧を上昇させる。
【００７２】
このように、パワートランジスタ５４がオフになると、コイルＬの蓄積エネルギーは、○２の経路でダイオード５３、出力端子Ｖｏｕｔｌを通してコンデンサＣｂに流れ込む。再び、パワートランジスタがオン状態になると、コイルＬにエネルギーが蓄えられる。出力側には、コンデンサＣｂに蓄えられたエネルギーにより○３の経路で電流が流れる。コンデンサＣｂに蓄えられたエネルギーは、ダイオード５３（Ｄ）によりパワートランジスタ５４には流入せず、出力側にのみ出する。
【００７３】
図１０は、降圧スイッチングレギュレータ５１ａを示す回路図である。この例においては、図６の昇圧スイッチングレギュレータ例と比較すると、パワートランジスタ５４ａはｎｐｎ型のトランジスタに代えてｐｎｐ型のトランジスタを使用している。また、ダイオード５３は接地と出力電圧端子（Ｖｏｕｔｌ）間に接続されている。なお、入力回路６３にはコンデンサＣａのみを使用し、出力回路にコイルＬとコンデンサＣｂを接続している。パワートランジスタ５４ａとプリドライバ５５との間には、抵抗Ｒｘ、Ｒｙが接続されている。その他の構成は図６と同様であるので、詳細な説明は省略する。
【００７４】
入力電圧（Ｖｉｎ）を、降圧スイッチングレギュレータ５１ａに設けたパワートランジスタ５４ａのスイッチング動作により出力回路に伝達する。パワートランジスタ５４ａがオン状態になると、破線○１の経路で電流が流れ、コイルＬを通してコンデンサＣｂ及び出力側に電力が供給される。この際に、コイルＬ及びコンデンサＣｂには、電気エネルギーが蓄えられる。次に、パワートランジスタ５４ａがオフ状態になると、コイルＬは電流を流し続けようとして（レンツの法則）、蓄えたエネルギーを一点鎖線○２の経路で出力側に放出する。この際に、ダイオード５３が接続されていないと、電流経路が形成されないのでコイル（Ｌ）に蓄えられた電気エネルギーも流れる事は出来ない。
【００７５】
同時に、コンデンサＣｂに蓄えられた電気エネルギーも、二点鎖線の○３の経路で出力側に放出される。再び、パワートランジスタ５４ａがオン状態になると、コイルＬを通して出力側に電力が供給される。この際に、電気エネルギーの一部はコイルＬとコンデンサＣｂに蓄えられる。このように、コイルＬは、パワートランジスタ５４ａがオンの時に、入力電圧を蓄え、パワートランジスタ５４ａがオフの時に蓄えた電気エネルギーを放出し、一定の電力を出力する働きをする。
【００７６】
また、コンデンサＣｂは、コイルＬと同じ様に出力側への電力供給を平準化する役割を果たす。降圧スイッチングレギュレータは、スイッチング動作により出力で必要とする電力分のみを入力から取り込む動作をする。そのため、リニアレギュレータに比ベレギュレータの損失を少なくする事が出来る。
【００７７】
スイッチングレギュレータは、高い周波数（数十k〜数MHz）で電力をスイッチングして、出力電圧を制御するものである。このスイッチングレギュレータは、トランジスタの動作が、オンかオフかのいずれかのモードで常に動作をしている。スイッチングレギュレータは、前記オン、オフ時間の比率を変えることによって、直流出力電圧を安定化させる方式である。
【００７８】
スイッチングレギュレータの利点は、（１）制御トランジスタの電力損失が少なく、電力変換効率が良い。（２）電力損失が小さいので、温度上昇が少なく、小型のＩＣパッケージで製造が出来る。（３）電圧調整の際に、降圧だけでなく、昇圧や正負反転することも可能である、ことにある。
【産業上の利用可能性】
【００７９】
以上説明したように、本発明によれば、ＩＣチップにリセット回路を含む複数の回路を一体化して実装しているので、電源回路の部品点数を削減することができる。また、回路部品を衝撃や静電破壊による破損から保護することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施形態を示す回路図である。
【図２】本発明の実施形態を示す回路図である。
【図３】本発明の他の実施形態を示す回路図である。
【図４】本発明の他の実施形態を示す回路図である。
【図５】リニアレギュレータの例を示す回路図である。
【図６】ＣＲローパスフィルタの例を示す回路図である。
【図７】ＣＲローパスフィルタの特性を示す特性図である。
【図８】ＣＲローパスフィルタの特性を示す特性図である。
【図９】本発明の実施形態を示す回路図である。
【図１０】本発明の実施形態を示す回路図である。
【符号の説明】
【００８１】
１・・・第１のリニアレギュレータ、２・・・ＩＣチップ、３、１３・・・分圧抵抗、４・・・基準電圧の電源、５、１５・・・コンパレータ、６、１６・・・パワートランジスタ、７、１７・・・過電流保護回路、８・・・トランジスタ、９・・・抵抗、１１・・・第２のリニアレギュレータ、２０・・・過電流保護回路、３０・・・リセット回路、４１、４２・・・オンオフ制御部、５０、８０・・・電源回路、７１、７２・・・コンパレータ、７７・・・アンド回路
【図１】
2006053803.tif 000003
【図２】
2006053803.tif 000004
【図３】
2006053803.tif 000005
【図４】
2006053803.tif 000006
【図５】
2006053803.tif 000007
【図６】
2006053803.tif 000008
【図７】
2006053803.tif 000009
【図８】
2006053803.tif 000010
【図９】
2006053803.tif 000011
【図１０】
2006053803.tif 000012