(57)【要約】【課題】  パッケージとして構成される半導体装置の製造方法において、歩留まりや信頼性の向上を図る。【解決手段】  半導体基板１において、第１の配線３が存在する領域のみに、第１の配線３を露出し得るウィンドウ２０を形成する。これにより、半導体基板１とガラス基板４が絶縁膜２や樹脂５を介して接着される領域を増大させることで、クラックや剥離の発生が防止できる。また、ウィンドウ２０の形成後、第２の配線８を覆うように第１の保護膜２５を形成し、ダイシングラインに沿って切り込み３０を形成する。そして、その切り込み３０を第２の保護膜１０で覆った後に、半導体装置を個々の半導体チップに分離するためのダイシングを行う。【選択図】  図８
2006100580.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の絶縁膜を介して形成された第１の配線を覆うように、接着剤を介して支持体を接着する工程と、
前記支持体を接着した前記半導体基板の面の反対側の面に対してパターニングを行い、第１の絶縁膜を露出させる工程と、
前記第１の絶縁膜が露出した前記半導体基板の面に第２の絶縁膜を形成する工程と、
前記第１の絶縁膜と前記第２の絶縁膜をエッチングし、前記第１の配線を露出させる工程と、
前記第１の配線が露出した前記半導体基板の面に配線層を形成する工程と、
前記半導体素子の境界部に存在する前記配線層をパターニングして第２の配線を形成する工程と、
前記第２の配線を被覆するように第１の保護膜を形成する工程と、
前記第１の保護膜を介して前記半導体基板の面に切り込みを入れる工程と、
前記切り込みを入れた面からダイシングを行い、各々の半導体素子を分離する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記切り込みを入れる工程の後に、前記第１の保護膜を除去する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ダイシング時に除去される領域の幅は、第１の配線の間隔よりも小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記切り込みを入れる工程では、支持体まで切り込みが入るように加工することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記切り込みを第２の保護膜で覆う工程を有し、ダイシング工程では前記第２の保護膜及び前記支持体のみが切削されることを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、特に、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００５】
図１４は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１４（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１４（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００６】
ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１０１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
【０００７】
このＢＧＡ型の半導体装置１００の断面構造について図１５を参照して更に詳しく説明する。図１５はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１００の断面図を示している。
【０００８】
半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
【０００９】
上述した技術は、以下の特許文献１に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述した半導体装置は、２枚のガラス基板を用いるため、半導体装置が厚くなること、コストが高くなることが欠点として挙げられる。そこで、ガラス基板を第１の配線が形成される側にのみ接着する方法が検討された。その場合、ガラス基板が接着されない側は、半導体基板になるため、ガラス基板と比較すると、エッチング加工が容易になる。この利点を生かして、第１の配線と第２の配線を接続させるために、スクライブ領域の半導体基板や絶縁膜をエッチングして、第１の配線を露出させる。この結果、２枚のガラスを用いる方法と比べると、第１の配線と第２の配線の接触面積を増大させることができる。その後、第２の配線、保護膜、導電端子等を形成し、最終的にガラス基板を切断することで、半導体装置を個別に分離する。
【００１１】
その反面、第１の配線を露出させた後、スクライブ領域は半導体基板上に回路を形成する際に成膜された絶縁膜が露出した状態になる。この時、前記スクライブ領域には、前記絶縁膜、樹脂、ガラス基板しか存在しない。各部の厚さを考えると、実質的に、全ての半導体チップをガラス基板だけで支える状態になる。更に、半導体基板の材料とガラス基板では熱膨張率が異なるため、ガラス基板には大きな反りが生じる。そのため、作業途中のハンドリングにより、ガラス基板に対し、ガラス基板と接着されている半導体チップ等の荷重がかかるようになる。その結果、図１２に示すように、半導体チップの外周部で半導体チップと不図示のガラス基板の間に剥離２０４が発生したり、ガラス基板２０２にクラック２０５が発生したりする。結果として、半導体装置の歩留まりや信頼性が低下する問題が発生するようになった。
【課題を解決するための手段】
【００１２】
本発明では、図１３に示すように、スクライブ領域全体をエッチングせずに、第１の配線が露出する部分のみをエッチングする。以降、この第１の配線を露出させた部分をウィンドウ３０３と呼ぶ。その結果、不図示のガラス基板のほとんどの部分は、不図示の樹脂や絶縁膜を介し、半導体基板３０２と接着した状態に保たれる。この状態で、絶縁膜、第２の配線等を形成していき、最後に、図１３中の３０４で示された領域をダイシングで除去することにより、半導体装置を個別に分離させる。
【００１３】
また、本発明では、図１０に示すように、半導体装置を個別に分離する際、ダイシング時の切断領域３０４の全体に沿って、切り込み３０を形成し、更にその切り込み３０を第２の保護膜１０で覆った後に、ダイシングを行うものである。
【００１４】
更に、本発明では、図７に示すように、切り込み３０を入れる工程の前に第２の配線８を覆うように第１の保護膜２５を形成するものである。
【発明の効果】
【００１５】
本発明は、ガラス基板に生じるクラックや半導体チップ周辺部での剥離の発生を防止することにより、半導体装置の歩留まりや信頼性を向上させる効果を有する。また、ガラス基板を２枚から１枚にしたことで、半導体装置の薄型化やコスト低減を図ることもできる。
【００１６】
更に、切り込みを入れる工程の前に第２の配線を覆うように保護膜を形成したことで、第２の配線が切りくず等で汚染されることを抑止できる。また、切り込み３０を入れる際に用いられるブレードの冷却水による配線の腐食を抑止できる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の実施形態による半導体装置の製造方法を、図１乃至図１１の半導体装置の断面図、及び図１３の半導体装置の平面図を参照しながら説明する。
【００１８】
最初に、図１に示すように、半導体基板１を用意する。これらの半導体基板１は、前記半導体基板１上に、例えばＣＣＤのイメージセンサや半導体メモリを、半導体のプロセスにより形成したものである。その表面上に第１の絶縁膜２を介して、後に、半導体チップ毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有して第１の配線３を形成する。ここで、第１の配線３は、半導体装置のボンディングパットから、境界Ｓ付近まで拡張されたパッドである。すなわち、第１の配線３は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。
【００１９】
次に、第１の配線３が形成された半導体基板１上に、支持体として用いるガラス基板４を、透明の接着剤として樹脂５（例えばエポキシ樹脂）を用いて接着する。なお、ここでは、支持体としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板、更にはテープ状のものを支持体として用いてもよく、接着剤はこれらの支持体に対して適切な接着剤を選択すればよい。
【００２０】
その後、前記半導体基板１について、ガラス基板４を接着した面と反対側の面をバックグラインドして、基板の厚さを薄くする。
【００２１】
次に、図２（ａ）及び図２（ｂ）に示すように、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、第１の配線３の一部を露出できるように開口部を設けた不図示のレジストパターンをマスクとして、半導体基板１の等方性エッチング（もしくは異方性エッチング）を行う。この結果、第１の配線３が存在する部分では、図２（ａ）に示すように、境界Ｓの部分で半導体基板１を開口する開口部であるウィンドウ２０が形成され、第１の絶縁膜２が露出した状態となる。一方、第１の配線３が存在しない部分では、図２（ｂ）に示すように、半導体基板１が残ったままとなる。結果として、図２（ａ）及び図２（ｂ）の半導体装置を半導体基板１側から見た場合には、図１３の平面図のようになる。なお、図１３では第１の配線を３０１、半導体基板を３０２、ウィンドウを３０３として説明している。
【００２２】
上述したように、第１の配線３に対応する位置のみを露出し得るウィンドウ２０を設けたことにより、半導体基板１とガラス基板４が第１の絶縁膜２や樹脂５を介して接着する領域が増大する。これにより、ガラス基板４による支持強度が高められる。また、半導体基板１とガラス基板４との熱膨張率の差異によるガラス基板４の反りの増大が低減され、半導体装置に生じるクラックや剥離が低減される。
【００２３】
なお、当該エッチングは、ドライエッチング、ウェットエッチングのどちらで行ってもよい。また、これ以降の工程の説明では、図２（ａ）及び図２（ｂ）と同様に、ウィンドウ２０が形成されている部分の断面図を図番（ａ）、ウィンドウ２０が形成されていない部分の断面図を図番（ｂ）として示す。
【００２４】
エッチングされた半導体基板１の面では、面内の凹凸や残渣、異物があり、また、図２（ａ）中に丸く囲んで１ａ，１ｂとして示したように、ウィンドウ２０において角になる部分が尖った形状になっている。
【００２５】
そこで、図３（ａ）及び図３（ｂ）に示すように、残渣や異物の除去、尖った部分の先端部を丸めるためにウエットエッチングを行う。これにより、図２（ａ）で丸く囲んだ１ａ，１ｂの尖った部分は、図３（ａ）で丸く囲んだ１ａ，１ｂに示すように滑らかな形状になる。
【００２６】
次に、図４（ａ）及び図４（ｂ）に示すように、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、第２の絶縁膜６の成膜を行う。本実施形態ではシランベースの酸化膜を３μｍ程度成膜する。
【００２７】
次に、前記半導体基板１において、ガラス基板４を接着した面と反対側の面に対して、不図示のレジストを塗布し、ウィンドウ２０内の境界Ｓに沿う部分を開口させるようにパターニングを行って、レジスト膜を形成する。そして、図５（ａ）及び図５（ｂ）に示すように、その不図示のレジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングし、第１の配線３の一部を露出させる。
【００２８】
次に、図６（ａ）及び図６（ｂ）に示すように、後に導電端子１１を形成する位置に対応するように、柔軟性を有する緩衝部材７を形成する。なお、緩衝部材７は導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものであるが、本発明は緩衝部材７の不使用を制限するものではない。
【００２９】
次に、前記ガラス基板４の反対側の面に、第２の配線層を形成する。これにより、第１の配線３と配線層が電気的に接続される。
【００３０】
その後、前記ガラス基板４の反対側の面に、不図示のレジストを塗布する。ここで、ウィンドウ２０が形成されている部分では、ウィンドウ２０内の境界Ｓに沿う部分を開口させるようにレジスト膜のパターン形成を行う。一方、ウィンドウ２０が開口されていない部分では、前記配線層を露出するようにレジスト膜のパターン形成を行う。そして、前記不図示のレジスト膜をマスクとしてエッチングを行い、境界Ｓ付近の配線層を除去する。また、ウィンドウ２０が形成されていない部分の配線層を除去し、第２の配線８を形成する。
次に、図７（ａ）及び図７（ｂ）に示すように、前記第２の配線８を被覆するように全面に第１の保護膜２５を形成する。この第１の保護膜２５を形成するためには、ガラス基板４の反対側の面を上に向けて、熱硬化性の有機系樹脂をスプレー塗布する。そして、前記有機系樹脂を熱硬化させることで、第１の保護膜２５が形成される。尚、保護膜２５の形成は、上述したスプレー塗布法に限らず、スピン塗布法を用いても良いが、スプレー塗布法ではより膜厚の均一な保護膜を形成することができる。従って、本実施形態の保護膜２５では、膜厚が比較的均一に形成されているため、その後の工程で当該保護膜２５を除去する場合の除去作業が簡便になる。また、保護膜２５を除去しないで半導体装置を完成させるプロセスの場合には、ウィンドウ２０の底部に保護膜２５が厚く溜まることがなくなり、反りの発生を抑止できる。即ち、前記ウィンドウ２０の底部に保護膜２５が厚く溜まっていると、有機系樹脂が粘性のあるペーストの性質を有するため、保護膜２５をベーキング（加熱処理）によって熱硬化させた際に、前記ウィンドウ２０に溜まった有機系樹脂が、半導体装置の他の部分を覆う有機系樹脂に比べてより大きく収縮することで、半導体ウエハが反ってしまうという現象があった。しかし、本発明では、そのような問題の発生を抑止できる。
次に、図８（ａ）及び図８（ｂ）に示すように、境界Ｓに沿って、前記第１の保護膜２５を介してガラス基板４を例えば３０μｍ程度の深さで切削するように、切り込み３０（逆Ｖ字型の溝）を形成する。
【００３１】
即ち、半導体基板１上において第１の配線３が存在する部分（即ち、ウィンドウ２０内の境界Ｓに沿う部分）では、第１の保護膜２５、樹脂５及びガラス基板４の一部が切削されて、上記切り込み３０が形成される。この時、ウィンドウ２０内の第２の配線８に接触しないような幅のブレードを用いる必要がある。
【００３２】
一方、半導体基板１上において第１の配線３が存在しない領域（即ち、ウィンドウ２０が形成されない領域）では、第１の保護膜２５、第２の絶縁膜６、半導体基板１、第１の絶縁膜２、樹脂５、及びガラス基板４の一部が切削されて、上記切り込み３０が形成される。
ここで、本実施形態では、切り込みを入れる工程の前に第２の配線８を覆うように第１の保護膜２５を形成したことで、第２の配線８が切りくず等で汚染されることを抑止できる。また、切り込み３０を入れる際に用いられるブレードの冷却水による配線の腐食を抑止できる。
なお、本実施形態では、切り込み３０の形状は楔形の断面形状をしているが、矩形状の断面形状であっても良い。
【００３３】
次に、図９（ａ）及び図９（ｂ）に示すように、前記第１の保護膜２５を除去した後に、ガラス基板４の反対側の面に対して無電解メッキ処理を行い、第２の配線８に対して、Ｎｉ−Ａｕメッキ膜９を形成する。この膜は、メッキであるため、第２の配線８が存在する部分にのみ形成される。
【００３４】
次に、図１０（ａ）及び図１０（ｂ）に示すように、ガラス基板４の反対側の面に第２の保護膜１０を形成する。第２の保護膜１０を形成する場合も、前記第１の保護膜２５の形成工程と同様にして有機系樹脂を基板面上に形成する。これにより、境界Ｓに沿って形成された切り込み３０の内壁を含む半導体基板１の裏面側に、第２の保護膜１０が形成される。
【００３５】
即ち、半導体基板１上において第１の配線３が存在する部分（即ち、ウィンドウ２０内の境界Ｓに沿う部分）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する樹脂５、及びガラス基板４を覆うようにして、第２の保護膜１０が形成される。一方、半導体基板１上において第１の配線３が存在する部分以外の領域（即ち、ウィンドウ２０が形成されない領域）では、第２の絶縁膜６の表面から、切り込み３０の内壁において露出する第２の絶縁膜６、半導体基板１、第１の絶縁膜２、樹脂５、及びガラス基板４の各露出部を覆うようにして、第２の保護膜１０が形成される。
【００３６】
その後、導電端子１１を形成する部分の第２の保護膜１０を、不図示のレジストマスク（緩衝部材７に対応する位置に開口部を有する）を利用したエッチングにより除去し、緩衝部材７に対応するＮｉ−Ａｕメッキ膜９上の位置に導電端子１１を形成する。この導電端子１１は、Ｎｉ−Ａｕメッキ膜９を介して第２の配線８と電気的に接続されている。導電端子１１は、はんだバンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子１１の厚さを、１６０μｍから数μｍ〜数十μｍに減少させることができる。
【００３７】
そして、図１１（ａ）及び図１１（ｂ）に示すように、切り込み３０を設けた部分から境界Ｓに沿ってダイシングを行い、半導体装置を各々の半導体チップに分離する。このダイシングに用いるブレードの幅は、ガラス基板４及び切り込み３０内の保護膜１０のみを切削し得る幅である必要がある。
【００３８】
上述したように、本実施形態の半導体装置の製造方法によれば、２段階のダイシング、即ち、切り込み３０を形成して、さらに、その切り込み３０を覆う保護膜１０を形成した後にダイシングを行う。これにより、半導体装置を個々の半導体チップに分離するダイシングの際、境界Ｓ（即ち、ダイシングライン）に沿って形成された切り込み３０の内壁が保護膜１０で覆われているため、ガラス基板４及び保護膜１０のみをダイシングすることで分離を行うことができる。即ち、ガラス基板４及び保護膜１０以外の層（樹脂５、及び第２の配線８等）にブレードが接触することが無い。従って、分離された半導体装置、即ち半導体チップの断面やエッジ部に、ダイシング時のブレードの接触による剥離が生じることを極力抑止できる。
【００３９】
結果として、半導体装置の歩留まりや信頼性を向上することが可能となる。また、本発明の半導体装置は、１枚のガラス基板から成るため、半導体装置の薄型化やコスト低減を図ることも可能となる。
【００４０】
また、本実施形態の説明では、切り込み３０を形成した後に、第１の保護膜２５を除去しているが、当該第１の保護膜２５を除去しないことを制限するものではなく、この場合には、第２の配線８上にＮｉ−Ａｕメッキ膜９を形成した状態で、第１の保護膜２５を形成し、切り込み３０を入れる。そして、前記第１の保護膜２５に対して、導電端子１１を形成する領域をレジストマスクを利用したエッチングにより除去し、緩衝部材７に対応するＮｉ−Ａｕメッキ膜９上の位置に導電端子１１を形成するものである。
【００４１】
なお、本実施形態では、第２の配線８と電気的に接続する導電端子１１を形成したが、本発明はこれに限定されない。即ち、本発明は、導電端子が形成されない半導体装置（例えばＬＧＡ：Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ型パッケージ）に適用されるものであってもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１２】従来例に係る半導体装置の製造途中における平面図である。
【図１３】本発明の実施形態に係る半導体装置の製造途中における平面図である。
【図１４】従来例に係る半導体装置の斜視図である。
【図１５】従来例に係る半導体装置の断面図である。
【符号の説明】
【００４３】
１    半導体基板
２    第１の絶縁膜
３    第１の配線
４    ガラス基板
５    樹脂
６    第２の絶縁膜
８    第２の配線
１０  第２の保護膜
１１  導電端子
２０  ウィンドウ
２５  第１の保護膜
【図１】
2006100580.tif 000003
【図２】
2006100580.tif 000004
【図３】
2006100580.tif 000005
【図４】
2006100580.tif 000006
【図５】
2006100580.tif 000007
【図６】
2006100580.tif 000008
【図７】
2006100580.tif 000009
【図８】
2006100580.tif 000010
【図９】
2006100580.tif 000011
【図１０】
2006100580.tif 000012
【図１１】
2006100580.tif 000013
【図１２】
2006100580.tif 000014
【図１３】
2006100580.tif 000015
【図１４】
2006100580.tif 000016
【図１５】
2006100580.tif 000017