(57)【要約】【課題】  半導体装置のシリサイド膜の製造方法が開示される。【解決手段】  まず、第１シリサイド膜を形成する。そして、前記第１シリサイド膜のうち、不連続部分がある場合、前記不連続部分に金属物質を選択的蒸着して、前記金属物質によって電気的に連結された第２シリサイド膜を形成する。前述した方法は、８０ｎｍ以下のデザインルールを有する半導体ゲート電極上に不連続部分を含まないシリサイド膜を形成することができるのみならず、不連続部分を連結する工程で追加熱処理工程を行わなくても良いので、トランジスタの特性劣化を防止することができる。【選択図】  図１２
2006114893.tif 000002
【特許請求の範囲】
【請求項１】
一つ以上の不連続部分によって切断されている多数のシリサイド破片を含む第１シリサイド膜を形成する段階と、
前記多数のシリサイド破片の少なくとも一部を電気的に連結するために、前記第１シリサイド膜の前記不連続部分の少なくとも一部に導電物質を選択的蒸着する段階を含んで第２シリサイド膜を形成する段階と、含むシリサイド膜の形成方法。
【請求項２】
前記第１シリサイド膜の形成は、
シリコンを含む基板上に金属膜を形成する段階と、
熱処理工程を通じて前記金属膜と前記基板のシリコン又はシリコンパターンを反応させて、前記金属膜の少なくとも一部を予備金属シリサイド膜に変換する段階と、を含むことを特徴とする請求項１記載のシリサイド膜の形成方法。
【請求項３】
前記前記予備シリサイド膜に変換されない前記金属膜の残りの部分を除去する段階と、
前記予備シリサイド膜を熱処理して、前記第１シリサイド膜を形成する段階と、を更に含むことを特徴とする請求項２記載のシリサイド膜の形成方法。
【請求項４】
前記第１シリサイド膜の不連続部分の少なくとも一部に、導電物質を選択的に蒸着する前に、前記基板及び前記第１シリサイド膜上に絶縁膜を形成する段階と、
前記絶縁膜をパターニングして、前記第１シリサイド膜の少なくとも一部分を露出させる絶縁膜パターンを形成する段階と、を更に含むことを特徴とする請求項１記載のシリサイド膜の形成方法。
【請求項５】
前記絶縁膜をパターニングする段階は、前記絶縁膜を化学機械的研磨工程によって平坦化する段階と、
前記平坦化された絶縁膜をエッチングして、前記第１シリサイド膜を露出させる段階と、を含むことを特徴とする請求項４記載のシリサイド膜の形成方法。
【請求項６】
前記絶縁膜を形成する段階は、
前記基板及び前記第１シリサイド膜上にエッチング阻止膜を形成する段階と、
前記エッチング阻止膜上に前記絶縁膜を形成する段階と、を含み、
前記絶縁膜をパターニングして前記絶縁膜パターンを形成する段階は、
前記絶縁膜を化学機械的研磨工程によって平坦化して前記エッチング阻止膜を露出させる段階と、
前記エッチング阻止膜を選択的にエッチングして前記第１シリサイド膜を露出させる段階と、を含むことを特徴とする請求項４記載のシリサイド膜の形成方法。
【請求項７】
前記第１シリサイド膜は、タングステン、アルミニウム、コバルト、及び／又はチタニウムを含むことを特徴とする請求項１記載のシリサイド膜の形成方法。
【請求項８】
前記導電物質は、タングステン、アルミニウム、コバルト、及び／又はチタニウムを含むことを特徴とする請求項１記載のシリサイド膜の形成方法。
【請求項９】
ゲート電極、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域上に金属膜を形成する段階と、
前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと前記金属膜の金属を反応させるシリサイデーション工程を行って、前記金属膜を前記ゲート電極、前記第１ソース／ドレイン領域、及び／又は第２ソース／ドレイン領域が露出された一つ以上の不連続部分を含む第１シリサイド膜に変換させる段階と、
前記第１シリサイド膜上にエッチング阻止膜を形成する段階と、
前記エッチング阻止膜上に絶縁膜を形成する段階と、
前記絶縁膜を部分的に除去して、前記エッチング阻止膜を露出させる絶縁膜パターンを形成する段階と、
前記エッチング阻止膜を部分的にエッチングして、前記ゲート電極上に形成された第１シリサイド膜を露出させるエッチング阻止膜パターンを形成する段階と、
前記第１シリサイド膜の一つ以上の不連続部分を通じて露出された前記ゲート電極に導電物質を選択的に蒸着して、第２シリサイド膜を形成する段階と、を含むトランジスタ上のシリサイド膜の形成方法。
【請求項１０】
シリサイデーション工程を行って前記金属膜を前記第１シリサイド膜に変換する段階は、
前記金属膜上に酸化防止膜を形成する段階と、
前記金属膜を熱処理して、前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと前記金属膜の金属を反応させて、前記ゲート電極及び前記第１及び第２ソース／ドレイン領域上に予備シリサイド膜を形成する段階と、
前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと反応しない前記金属膜の残留金属を除去する段階と、
前記酸化防止膜を除去する段階と、
前記予備シリサイド膜を熱処理して、前記ゲート電極が露出された一つ以上の不連続部分を含む前記第１シリサイド膜を形成する段階と、を含むことを特徴とする請求項９記載のシリサイド膜の形成方法。
【請求項１１】
前記金属膜は、４００℃〜６００℃で熱処理を行い、前記予備シリサイド膜は、８００℃〜１０００℃で熱処理を行うことを特徴とする請求項１０記載のシリサイド膜の形成方法。
【請求項１２】
前記第１シリサイド膜は、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、ニッケル合金シリサイド、及びコバルト合金シリサイドからなる群から選択されたいずれか一つの物質を含むことを特徴とする請求項９記載のシリサイド膜の形成方法。
【請求項１３】
前記絶縁膜を部分的に除去することによって、前記エッチング阻止膜を露出させる前記絶縁膜パターンを形成する段階は、化学機械的研磨工程を行って前記絶縁膜を平坦化させることを特徴とする請求項９記載のシリサイド膜の形成方法。
【請求項１４】
前記第２シリサイド膜上に層間絶縁膜を形成することを更に含むことを特徴とする請求項９記載のシリサイド膜の形成方法。
【請求項１５】
シリコン膜上にゲート電極を形成する段階と、
前記シリコン膜に、ソース／ドレイン領域を形成する段階と、
前記ゲート電極上に一つ以上の不連続部分を含む第１シリサイド膜を形成する段階と、
前記第１シリサイド膜の不連続部分の少なくとも一部に、補足金属を選択的に蒸着させる段階と、を含むトランジスタの形成方法。
【請求項１６】
前記シリコン膜は、シリコン基板を含むことを特徴とする請求項１５記載のトランジスタの形成方法。
【請求項１７】
前記ゲート絶縁膜上に前記第１シリサイド膜を形成する段階は、
前記ゲート絶縁膜上に金属膜を形成する段階と、
前記金属膜を４４０℃〜６００℃で熱処理して、予備シリサイド膜を形成する段階と、
前記予備シリサイド膜を７５０℃〜９５０℃で熱処理して、第１シリサイド膜を形成する段階と、を含むことを特徴とする請求項１５記載のトランジスタの形成方法。
【請求項１８】
前記金属膜を熱処理する前に、前記金属膜上に酸化防止膜を形成する段階を更に含むことを特徴とする請求項１７記載のトランジスタの形成方法。
【請求項１９】
前記予備シリサイド膜を熱処理する前に、前記予備シリサイド膜に変換されない金属膜の金属を除去する段階、及び前記酸化防止膜を除去する段階を更に含むことを特徴とする請求項１８記載のトランジスタの形成方法。
【請求項２０】
前記第１シリサイド膜の不連続部分の少なくとも一部分に前記補足金属を蒸着する前に、
前記第１シリサイド膜上にエッチング阻止膜を形成する段階と、
前記エッチング阻止膜上に絶縁膜を形成する段階と、
前記絶縁膜を平坦化して前記エッチング阻止膜を露出させる段階と、
前記第１シリサイド膜上の前記エッチング阻止膜の一部を除去する段階と、を含むことを特徴とする請求項１５記載のトランジスタの形成方法。
【請求項２１】
前記第１シリサイド膜の不連続部分の少なくとも一部分に前記補足金属を蒸着する段階は、前記第１シリサイド膜の不連続部分にのみ前記補足金属を選択的に蒸着することを特徴とする請求項２０記載のトランジスタの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳細には、不連続部分を含まない半導体装置のシリサイド膜の製造方法に関する。
【背景技術】
【０００２】
急速度で発展している情報化社会において、大量の情報をより迅速に処理するために、データの伝送速度が高い高集積半導体装置が要求されている。しかし、前記のように、半導体装置が高集積化されながら、所望する半導体装置の特性を確保するのが漸次難しくなっている。従って、半導体素子が高集積化されるにつれて、トランジスタのゲート電極の線幅及び不純物領域、即ち、ソース領域、ドレイン領域が漸次減少している実情である。前記のようにトランジスタのチャンネル長及びゲート電極の線幅のサイズが減少されるにつれて招来されるショートチャンネル効果は、前記トランジスタの特性を劣化させる。
【０００３】
このため、コンタクトが形成される部位に、従来に使用したポリシリコン等が使用されると、コンタクト抵抗やシート抵抗が高くなって、素子の高速動作を期待するのが難しく、電力消費が増加されるという問題点が発生される。このような理由で、ゲート電極及びソースとドレイン領域の上部に金属シリサイドからなる薄膜を形成する工程が要求されている。これは、前記金属シリサイドからなる薄膜が導電性を向上させるためである。
【０００４】
金属シリサイド膜を形成するためのシリサイデーション工程は、チタニウム、ニッケル、コバルトのような金属物質を蒸着した後に熱処理すると、下地膜にシリコン元素が存在する場合、チタン−シリサイド、ニッケル−シリサイド、又はコバルト−シリサイドを形成する工程である。２００ｎｍ級のデザインルールを有する半導体装置では、ゲートの限界寸法（ＣＤ）に対する依存性が少ないコバルトシリサイドが主に使用されている。
【０００５】
前記コバルトシリサイド膜を形成するために、シリコン基板又はシリコンパターン上に、コバルト膜を化学気相蒸着法を利用して蒸着する。その後、前記コバルト膜が形成されているシリコン基板又はシリコンパターン上に熱処理を行って、前記コバルトとシリコンを反応させてコバルトシリサイド膜を形成する。
【０００６】
しかし、前記デザインルールが１００ｎｍ以下に減少されることによって、ゲート電極にコバルトシリサイド膜を形成する場合、形成時に凝集現象によってコバルトシリサイド膜が切断される問題点が発生する。これは、金属シリサイド膜の固有の特性であって、前記コバルトシリサイドの適用を制限する要素である。
【０００７】
前記金属シリサイドが適用されるトランジスタを形成する方法の例は、特許文献１及び特許文献２に開示されている。
【特許文献１】特開平１０−２３３３７１号公報
【特許文献２】米国特許５，６４６，０７０号明細書
【０００８】
図１は、特許文献１に図示されたシリサイド膜の形成方法を示す工程の流れ図である。
【０００９】
図１を参照すると、基板上にソース／ドレイン領域とゲート電極を含むトランジスタを形成する（段階Ｓ１０）。その後、前記結果物上にコバルト膜及び酸化防止膜（ＴｉＮ）を順次に蒸着する（段階Ｓ２０）。その後、１次熱処理工程を行って、ソース／ドレイン領域とゲート電極上に予備コバルトシリサイド（ＣｏＳｉ）を形成する（段階Ｓ３０）。その後、前記１次熱処理によって反応しないコバルト物及び酸化防止膜（ＴｉＮ）を順次に除去する（段階Ｓ４０）。その後、前記予備コバルトシリサイド上にタングステン膜を形成する（段階Ｓ５０）。その後、第２熱処理工程を行って、前記予備コバルトシリサイド（ＣｏＳｉ）膜を、安定した電気抵抗を有するコバルトシリサイド膜に変換する（段階Ｓ６０）。その後、前記結果物を覆う層間絶縁膜を形成する。
【００１０】
前述した方法は、シリサイドの不連続を防止するために、第２熱処理工程以前にタングステン膜を全体的に形成することにその特徴がある。しかし、前記不連続現象は、第２熱処理工程で高熱によるタングステン物質の凝集現象によって発生される。このため、前述した方法は、前記シリサイド膜の不連続現象を防止することができない。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述した問題点を解決するための本発明の目的は、不連続部分を含まないシリサイド膜の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記した目的を達成するための本発明の一実施例によるシリサイド膜の製造方法は、まず、一つ以上の不連続部分によって切断されている多数のシリサイド破片を含む第１シリサイド膜を形成する。前記多数のシリサイド破片の少なくとも一部を電気的に連結するために、前記第１シリサイド膜の前記不連続部分の少なくとも一部に導電物質を選択的蒸着してシリサイド膜を形成する。
【００１３】
前記第１シリサイド膜は、基板上に金属膜を形成し、熱処理工程を通じて前記金属膜と前記基板のシリコン又はシリコンパターンを反応させて、前記金属膜の少なくとも一部を予備金属シリサイド膜に変換することによって形成される。その後、前記予備金属シリサイド膜に変換されない前記金属膜の残り部分を除去して、前記予備金属シリサイド膜を熱処理して、前記第１シリサイド膜を形成する。
【００１４】
この際、前記第１シリサイド膜の不連続部分の少なくとも一部に導電物質を選択的に蒸着する前に、前記基板及び前記第１シリサイド膜上に絶縁膜が形成されることができる。前記絶縁膜をパターニングして、前記第１シリサイド膜の少なくとも一部分を露出させる絶縁膜パターンを形成する。この際、前記基板及び前記第１シリサイド膜上にエッチング阻止膜を形成し、前記絶縁膜を前記エッチング阻止膜上に形成することができる。又、前記絶縁膜をパターニングして、前記絶縁膜を化学機械的研磨工程によって平坦化して、前記エッチング阻止膜を露出させた後、前記エッチング阻止膜を選択的にエッチングして、前記第１シリサイド膜を露出させる。
【００１５】
前記第１シリサイド膜は、例えば、タングステン、アルミニウム、コバルト、及び／又はチタニウムを含む。前記導電物質は、例えば、タングステン、アルミニウム、コバルト、及び／又はチタニウムを含む。
【００１６】
本発明の他の実施例によると、ゲート電極、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域を含むトランジスタ上にシリサイド膜を形成する方法を提供する。まず、ゲート電極、第１ソース／ドレイン領域、及び第２ソース／ドレイン領域上に金属膜を形成する。前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと前記金属膜の金属を反応させるシリサイデーション工程を行って、前記金属膜を前記ゲート電極、前記第１ソース／ドレイン領域及び／又は第２ソース／ドレイン領域が露出された一つ以上の不連続部分を含む第１シリサイド膜に変換させる。前記第１シリサイド膜は、前記ゲート電極が露出された一つ以上の不連続部分を含む。その後、前記第１シリサイド膜上にエッチング阻止膜を形成し、前記エッチング阻止膜上に絶縁膜を形成する。前記絶縁膜を部分的に除去して、前記エッチング阻止膜を露出させる絶縁膜パターンを形成する。前記エッチング阻止膜を部分的にエッチングして、前記ゲート電極上に形成された第１シリサイド膜を露出させるエッチング阻止膜パターンを形成する。そして、前記第１シリサイド膜の一つ以上の不連続部分を通じて露出された前記ゲート電極に導電物質を選択的に蒸着して、第２シリサイド膜を形成する。
【００１７】
前記金属膜は、例えば、前記金属膜上に酸化防止膜を形成して、前記金属膜を熱処理して、前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと前記金属膜の金属を反応させて、前記ゲート電極及び前記第１及び第２ソース／ドレイン領域上に前記予備シリサイド膜を形成して、前記第１シリサイド膜に変換される。この際、前記ゲート電極と前記第１及び第２ソース／ドレイン領域に含まれたシリコンと反応しない前記金属膜の残りの金属は、酸化防止膜共に除去される。前記予備シリサイド膜は、熱処理して前記ゲート電極が露出された一つ以上の不連続部分を含む前記第１シリサイド膜を形成する。この際、前記金属膜は、４００℃〜６００℃で熱処理し、前記予備シリサイド膜は、８００℃〜１０００℃で熱処理する。
【００１８】
本発明の更に他の実施例によると、トランジスタを形成する方法を提供する。まず、ゲート電極上に一つ以上の不連続部分を含む第１シリサイド膜が形成される。前記第１シリサイド膜の不連続部分の少なくとも一部に補足金属を選択的に蒸着させる。前記シリコン膜は、例えば、シリコン基板を含む。
【００１９】
前記第１シリサイド膜を形成するために、前記ゲート絶縁膜上に金属膜が形成される。この際、前記金属膜は、４４０℃〜６００℃で熱処理して、予備シリサイド膜を形成して、前記予備シリサイド膜は、７５０℃〜９５０℃で熱処理して、第１シリサイド膜を形成する。前記金属膜を熱処理する前に、前記金属膜上に酸化防止膜を更に含むことができる。又、前記予備シリサイド膜を熱処理する前に、前記予備シリサイド膜に変換されない金属膜の金属及び前記酸化防止膜を除去する。
【００２０】
前記第１シリサイド膜の不連続部分の少なくとも一部分に、前記補足金属を蒸着する前に、前記第１シリサイド膜上にエッチング阻止膜を形成し、前記エッチング阻止膜上に絶縁膜を形成する。その後、前記絶縁膜を平坦化して、前記エッチング阻止膜を露出させた後、前記第１シリサイド膜上の前記エッチング阻止膜の一部を除去する。
【００２１】
前述した方法は、シリサイド膜の不連続部分にのみ金属物質を選択蒸着して、完全な金属シリサイド膜を形成するので、不連続部分を連結するために、追加的な熱処理工程を更に行わなくても良いので、トランジスタの特性劣化が防止される。又、選択的蒸着工程でゲート電極を厚く形成しながら発生される金属配線のブリッジ現象を防止することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００２３】
本発明は、８０ｎｍ級以下、好ましくは、６０ｎｍのデザインルールを有する半導体装置の製造工程時、不連続部分を含まないシリサイド膜の形成方法に関する。前記シリサイド膜の形成は、まず、不連続部分を有する第１シリサイド膜が形成された基板を形成する。
【００２４】
前記第１シリサイド膜は、シリコンを含むパターンが形成された基板上に金属膜及び酸化防止膜を順次に蒸着した後、シリサイデーション工程を行うことによって形成される。前記シリサイデーション工程は、第１熱処理工程で前記金属膜と基板のシリコンを反応させて、予備シリサイド膜（Ｍｅｔａｌ−Ｓｉ）を形成した後、前記シリコンと反応されない金属膜と酸化防止膜を除去する段階、及び前記予備シリサイド膜に第２熱処理工程を行って、第１シリサイド膜（Ｍｅｔａｌ−Ｓｉ２）を形成する段階を含む。
【００２５】
前記シリサイデーション工程の第１熱処理は、４４０〜６００℃の温度で行い、好ましくは、４５０〜５２０℃の温度で行う。第２熱処理は、７５０〜９５０℃の温度で行い、好ましくは、約８５０℃の温度で行う。
【００２６】
この際、前記シリサイデーション工程で形成される第１シリサイド膜は、シリサイデーション反応時、凝集現象によって図２に図示されたように、部分的に不連続部分（Ｉ）が発生する。前記第１シリサイド膜を形成するために適用される金属膜は、例えば、タングステン、アルミニウム、ニッケル、コバルト、チタニウム、ニッケル合金、コバルト合金等を化学気相蒸着又は原子層蒸着方法で蒸着して形成する。
【００２７】
その後、前記第１シリサイド膜のうち、不連続部分がある場合、不連続部分（Ｉ）を有する第１シリサイド膜が形成された基板上に絶縁膜を形成する。前記絶縁膜は、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｔｅｔｒａｅｔｈｙｌ  Ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜、ＦＯＸ（Ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ）膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜等が挙げられる。その後、前記絶縁膜をエッチング、即ち、化学的機械的研磨（ＣＭＰ）及び所定のエッチング工程を行って、前記第１シリサイド膜を露出させる絶縁膜パターンを形成する。
【００２８】
好ましくは、エッチング阻止膜と絶縁膜を順次に形成した後、化学的機械的研磨工程を行って、前記エッチング阻止膜の表面を露出させた後、露出されたエッチング阻止膜をパターニングして、前記不連続部分を有する第１シリサイド膜を露出させるエッチング阻止膜パターン及び絶縁膜パターンを形成する。
【００２９】
前記エッチング阻止膜は、前記絶縁膜の化学的機械的研磨工程の時、前記第１金属シリサイド膜の損傷を防止するために形成される。前記エッチング阻止膜は、窒化膜、シリコン窒化膜、シリコン酸窒化膜等が例として挙げられる。
【００３０】
その後、前記第１シリサイド膜の不連続部分に金属物質を選択的に蒸着して、前記金属物質によって連結された第２シリサイド膜、即ち、不連続部分を含まないシリサイド膜を形成する。前記金属物質は、例えば、タングステン、アルミニウム、コバルト、チタニウム等が例として挙げられる。前記金属物質を選択的化学気相蒸着法で蒸着する。
【００３１】
選択的化学気相蒸着法は、絶縁膜では金属物質の結晶が成長せず、不連続部分によってシリサイド膜の側壁及び露出された基板の表面でのみ金属物質の結晶が成長するので、前記不連続部分を金属物質で完全に埋め立てることができる。従って、前述したシリサイド膜の形成方法は、不連続部分にのみ選択的に金属物質を蒸着するので、追加熱処理工程を行わなくても良い。これによって、トランジスタの特性劣化を防止することができる。又、ゲート電極を厚く形成しながら発生する虞がある金属配線のブリッジ現象を防止することができる。
【００３２】
（実施例１）
図３乃至図６は、本発明の実施例１によるシリサイド膜の製造方法を示す工程断面図である。
【００３３】
図３を参照すると、基板１００上に半導体素子内の領域によって、データ伝送速度を向上させるために、抵抗を減少させる第１シリサイド膜１１０を形成する。ここで、第１シリサイド膜１１０は、第２急速熱処理凝集現象によって不連続部分（ＩＩ）を有する場合が発生する。
【００３４】
第１シリサイド膜１１０の形成を具体的に説明すると、まず、第１シリサイド膜を形成するための領域が露出されるように、基板上にシリサイデーション阻止膜（ＳＢＬ）パターン（図示せず）を形成する。前記ＳＢＬパターンを形成することによって、前記ＳＢＬパターンに露出される基板は、第１シリサイド膜が形成される活性領域及びシリサイド膜が形成されない非活性領域に区分される。
【００３５】
その後、基板１００上に前記活性領域のみならず、非活性領域に金属物を蒸着して金属膜を形成する。前記金属物は、コバルト、チタニウム、タングステン、及びニッケル等を使用することができる。本実施例では、コバルトを化学気相蒸着してコバルト膜を形成する。
【００３６】
その後、約５５０〜６５０℃で第１急速熱処理工程を行って、前記基板のシリコンとコバルト膜のコバルトをシリサイド反応させて、予備コバルトシリサイド（ＣｏＳｉ）膜を形成する。その後、約８５０〜９５０℃で第２急速熱処理工程を行って、前記予備コバルトシリサイド（ＣｏＳｉ）膜をコバルトシリサイド（ＣｏＳｉ２）膜に変換する。前記コバルトシリサイド膜（ＣｏＳｉ２）は、第１シリサイド膜１１０である。
【００３７】
しかし、前述した方法で形成されたコバルトシリサイド膜１１０は、第２急速熱処理工程によるシリサイデーション反応の時、金属の凝集現象によって前記図２に図示されたＳＥＭ写真のように、コバルトシリサイド膜が部分的に不連続（Ｉ）になる現象が発生される。その後、前記コバルトシリサイド膜の形成時、基板のシリコンと反応せず、残留するコバルト膜及びＳＢＬパターンを除去する。
【００３８】
図４を参照すると、不連続部分（ＩＩ）を含む第１シリサイド膜１１０が形成された基板１００上に、第１シリサイド膜１１０を覆う絶縁膜１２０を形成する。本実施例１で適用される絶縁膜１２０は、ＰＥ−ＴＥＯＳ膜である。
【００３９】
図５を参照すると、絶縁膜１２０に化学的機械的研磨工程を行って、不連続部分（ＩＩ）を有する第１シリサイド膜１１０を露出させる絶縁膜パターン１２０ａを形成する。図示していないが、第１シリサイド膜１１０の上部を露出させるための化学的機械的研磨工程時、前記第１シリサイド膜の損傷を防止するエッチング阻止膜を更に形成する。前記絶縁膜パターン１２０ａの形成時、所定のエッチング工程を更に行って、前記不連続部分に埋め立てられた絶縁物を除去する。
【００４０】
図６を参照すると、絶縁膜パターン１２０ａに露出された第１シリサイド膜の不連続部分に金属物質１１７を選択的に蒸着して、前記金属物質１１７によって連結された第２シリサイド膜１１５、即ち、不連続部分を含まないコバルトシリサイド膜１１５を形成する。
【００４１】
前記選択的蒸着法は、絶縁膜上では金属の結晶が成長せず、不連続部分によって露出された基板の表面、及びシリサイド膜の側壁でのみ金属の結晶が成長するので、前記不連続部分が金属物質によって連結される。
【００４２】
（実施例２）
図７乃至図１２は、本発明の実施例２によるシリサイド膜を含む半導体素子の製造方法を示す工程断面図である。
【００４３】
図７を参照すると、シリコン基板２００上に通常のシャロートレンチ分離（以下、「ＳＴＩ」と記す）工程によって、フィールド酸化膜２１０を形成して、アクティブ領域及びフィールド領域を区画する。前記基板上にゲート酸化膜２２０を形成した後、前記ゲート酸化膜２２０が形成された基板２００上に、ポリシリコンを蒸着する。前記ポリシリコンに高濃度のＮ型不純物をドーピングさせ、前記ポリシリコン上にフォトレジストを塗布した後、通常のフォトリソグラフィ工程を通じて、一部領域のポリシリコンが露出されるようにパターニングする。
【００４４】
前記露出されたポリシリコンを、前記フォトレジストパターンをエッチングマスクとして、前記基板の上部面が露出されるようにエッチングした後、フォトレジストパターンを除去して、ゲート電極２３０を形成する。
【００４５】
その後、前記ゲート電極２３０をイオン注入マスクとして、イオン注入（Ｉｏｎ  ＩｍＰｌａｎｔａｔｉｏｎ：ＩＩＰ、以下、「ＩＩＰ」と記す）工程を行って、前記ゲート電極２３０の両側の基板表面にソース／ドレイン領域２５０を形成する。前記ゲート電極２３０及び基板２００上に、シリコン酸化物又はシリコン窒化物のような絶縁物質を蒸着した後、前記絶縁物質を異方性エッチングして、前記ゲート電極の側壁に存在するゲートスペーサ２４０を形成する。
【００４６】
図８を参照すると、前記ゲート電極２３０及びソース／ドレイン領域２５０を含む基板２００の全面に、均一な厚さを有するコバルト膜２６２及び酸化防止膜２６４を順次に形成する。酸化防止膜２６４は、ゲート電極２３０及びソース／ドレイン領域２５０上にコバルトシリサイド膜を形成するためのシリサイデーション工程時、前記コバルト膜２６２の表面酸化を防止する。
【００４７】
図９を参照すると、ゲート電極２３０及びソース／ドレイン領域２５０上に第１コバルトシリサイド膜２６６を形成する。ここで、第１コバルトシリサイド膜は、第２熱処理工程時、凝集現象によって不連続部分（ＩＩＩ）を有する。第１コバルトシリサイド膜２６６の形成方法を具体的に説明すると、まず、約５５０℃で第１急速熱処理工程を行って、前記ゲート電極及びソース／ドレインとコバルト膜２６２との間で予備コバルトシリサイド（ＣｏＳｉ）膜を形成する。前記予備コバルトシリサイド（ＣｏＳｉ）膜は、基板のシリコンとコバルト膜のコバルトが合金化され形成される。即ち、前記コバルト膜のコバルトとシリコンが反応することによって、ゲート電極の上部及びソース／ドレイン領域には予備コバルトシリサイド膜が形成される。そして、シリコンが存在しない素子分離領域２１０及びゲートスペーサ２４０には、予備コバルトシリサイド膜が形成されない。
【００４８】
その後、約８５０℃で第２急速熱処理工程を行って、前記予備コバルトシリサイド（ＣｏＳｉ）を、安定した電気抵抗を有するコバルトシリサイド膜（ＣｏＳｉ２）２６６に形成する。前記コバルトシリサイド膜（ＣｏＳｉ２）は、第１コバルトシリサイド膜２６６である。前記シリサイデーション工程時、前記ソース／ドレイン領域２５０に注入されたイオンは活性化される。
【００４９】
前述した方法で形成された第１コバルトシリサイド膜２６６が、１００ｎｍ級以下のデザインルールを有する半導体装置に適用される場合、前記第１コバルトシリサイド膜は、金属シリサイドの凝集現象によって不連続部分（ＩＩＩ）を有することになる。以後、所定のエッチング工程を行って、前記酸化防止膜及び第１コバルトシリサイド膜の形成に関与しないコバルト膜を除去する。
【００５０】
図１０を参照すると、不連続部分（ＩＩＩ）を有する第１コバルトシリサイド膜２６６がそれぞれ形成されたゲート電極２３０及びソース／ドレイン領域２５０を含む基板の全面に、所定の厚さを有するエッチング阻止膜２７０及び絶縁膜２８０を順次に形成する。前記本実施例２で絶縁膜はＦＯＸ膜である。
【００５１】
図１１を参照すると、絶縁膜２８０に化学的機械的研磨工程を行って、エッチング阻止膜を露出させる絶縁膜パターン２８０ａを形成する。その後、前記絶縁膜パターン２８０ａに露出されたエッチング阻止膜２７０をエッチングして、不連続部分（ＩＩＩ）を有する第１コバルトシリサイド膜２６６を露出させるエッチング阻止膜パターン２７０ａを形成する。
【００５２】
図１２を参照すると、前記エッチング阻止膜パターン２７０ａに露出された第１コバルトシリサイド膜２６６の不連続部分（ＩＩＩ）に金属物質を選択的に蒸着することによって、前記金属物質によって連結された第２コバルトシリサイド膜２６８を形成する。前記金属は、タングステンを適用することが好ましい。
【００５３】
前記選択的蒸着法は、絶縁膜ではタングステン結晶が成長せず、不連続部分によって露出されたゲート電極の上面及び第１コバルトシリサイド膜の側壁でのみタングステン結晶が成長するので、前記不連続部分でのみタングステンが埋め立てられる。即ち、不連続部分がタングステンによって電気的に連結されたコバルトシリサイド膜２６８を含むトランジスタが形成される。
【００５４】
図１３を参照すると、以後、トランジスタを覆う層間絶縁膜２９０を形成する。図示していないが、前記層間絶縁膜には、前記ソース／ドレイン領域に存在するコバルトシリサイド膜を露出させるコンタクトホールと前記コンタクトホール内に埋め立てられ、前記コバルトシリサイド膜が電気的に連結されるコンタクトプラグを更に含む。
【産業上の利用可能性】
【００５５】
前述した本発明によると、不連続部分を有するシリサイド膜上に絶縁膜を形成した後、前記絶縁膜をエッチングして前記シリサイド膜の表面を露出させる絶縁膜パターンを形成した後、不連続部分に金属物質を選択的に蒸着して、前記金属物質によって連結されたシリサイド膜を形成することができる。
【００５６】
このように、シリサイド膜の不連続部分にのみ金属物質を選択蒸着して、完全なシリサイド膜を形成する場合、追加熱処理工程を更に行わなくても良いので、トランジスタの特性劣化に影響を与えない。
【００５７】
又、選択的蒸着工程でゲート電極を厚く形成しながら発生する虞がある金属ブリッジ現象を防止することができる。
【００５８】
又、不連続部分を連結するためにフォトマスクを使用しなくても良いので、８０ｎｍ以下のデザインルールを有する半導体ゲート電極にも適用されることができる。
【００５９】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６０】
【図１】従来のシリサイド膜の形成方法を示す工程の流れ図である。
【図２】従来の方法によって製造したシリサイド膜を示す写真である。
【図３】本発明の実施例１によるシリサイド膜の製造方法を示す工程断面図である。
【図４】本発明の実施例１によるシリサイド膜の製造方法を示す工程断面図である。
【図５】本発明の実施例１によるシリサイド膜の製造方法を示す工程断面図である。
【図６】本発明の実施例１によるシリサイド膜の製造方法を示す工程断面図である。
【図７】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図８】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図９】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図１０】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図１１】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図１２】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【図１３】本発明の実施例２によるシリサイド膜を含むトランジスタの製造方法を示す工程断面図である。
【符号の説明】
【００６１】
１００  基板
１１０  第１シリサイド膜
１１５  第２シリサイド膜
１１７  金属物質
１２０  絶縁膜
１２０ａ  絶縁膜パターン
【図１】
2006114893.tif 000003
【図２】
2006114893.tif 000004
【図３】
2006114893.tif 000005
【図４】
2006114893.tif 000006
【図５】
2006114893.tif 000007
【図６】
2006114893.tif 000008
【図７】
2006114893.tif 000009
【図８】
2006114893.tif 000010
【図９】
2006114893.tif 000011
【図１０】
2006114893.tif 000012
【図１１】
2006114893.tif 000013
【図１２】
2006114893.tif 000014
【図１３】
2006114893.tif 000015