(57)【要約】【課題】  ＭＯＳＦＥＴスイッチを使用して複数の子局測定回路を択一的に親局測定回路に接続する電気測定装置において、ＭＯＳＦＥＴスイッチのＯＮ抵抗とＯＦＦ容量とによるフィルタ効果の測定系に対する悪影響を排除する。【解決手段】  各々が測定信号源を備えている複数の子局測定回路１〜Ｎと、一つの親局測定回路１０とを含み、各子局測定回路がＭＯＳＦＥＴスイッチＳＷ１〜ＳＷＮを介して親局測定回路１０に並列に接続され、そのいずれか一つが親局測定回路１０に選択的に接続される電気測定装置において、各子局測定回路ごとに、上記スイッチＳＷ１〜ＳＷＮとの間に同スイッチと連動してオンオフ制御され子局測定回路から出力される測定電圧Ｖｓに直流バイアス電圧Ｖｄｃ（Ｖｄｃ≫Ｖｓピーク値）を重畳するバイアス電圧重畳回路Ｂ１〜ＢＮを接続するとともに、親局測定回路１０の入力段にバイアス電圧Ｖｄｃを除去するバイアス電圧除去手段１１を設ける。【選択図】  図１
2006071407.tif 000002
【特許請求の範囲】
【請求項１】
複数の子局測定回路と、一つの親局測定回路とを含み、上記各子局測定回路がそれぞれＭＯＳＦＥＴからなるスイッチを介して上記親局測定回路に対して並列に接続されており、上記各スイッチが択一的にオン状態に切り換えられることにより、上記各子局測定回路のいずれか一つが上記親局測定回路に選択的に接続される電気測定装置において、
上記各子局測定回路ごとに、上記子局測定回路と上記スイッチとの間に同スイッチと連動して同一状態にオンオフ制御され上記子局測定回路から出力される測定電圧Ｖｓに直流のバイアス電圧Ｖｄｃ（Ｖｄｃ≫Ｖｓピーク値）を重畳するバイアス電圧重畳回路が接続されているとともに、上記親局測定回路の入力段には、上記バイアス電圧Ｖｄｃを除去するバイアス電圧除去手段が設けられていることを特徴とする電気測定装置。
【請求項２】
上記バイアス電圧除去手段が交流結合のカプリングコンデンサもしくは上記バイアス電圧Ｖｄｃを打ち消す減算回路のいずれか一方を備えていることを特徴とする請求項１に記載の電気測定装置。
【請求項３】
上記バイアス電圧除去手段が交流結合のカプリングコンデンサと上記バイアス電圧Ｖｄｃを打ち消す減算回路の双方を選択的に切り換え可能に備えていることを特徴とする請求項１に記載の電気測定装置。
【請求項４】
複数の子局測定回路と、一つの親局測定回路とを含み、上記各子局測定回路がそれぞれＭＯＳＦＥＴからなる第１スイッチを介して上記親局測定回路に対して並列に接続されており、上記各第１スイッチが択一的にオン状態に切り換えられることにより、上記各子局測定回路のいずれか一つが上記親局測定回路に選択的に接続される電気測定装置において、
上記各子局測定回路から出力される測定電圧Ｖｓに対してＶｄｃ≫Ｖｓピーク値なる直流のバイアス電圧Ｖｄｃを出力するバイアス電源を備え、上記各子局測定回路ごとに、上記子局測定回路と上記第１スイッチとの間に同第１スイッチと連動して同一状態にオンオフ制御される第２スイッチが接続されているとともに、上記バイアス電源が上記第１，第２の各スイッチに対して反転状態に切り換えられる第３スイッチを介して上記第１スイッチと上記第２スイッチとの間に接続されていることを特徴とする電気測定装置。
【請求項５】
少なくとも上記第２スイッチは上記第１スイッチと同じくＭＯＳＦＥＴからなることを特徴とする請求項４に記載の電気測定装置。
【請求項６】
上記第３スイッチに代えてプルアップ抵抗が用いられ、上記バイアス電源が上記プルアップ抵抗を介して上記第１スイッチと上記第２スイッチとの間に接続されていることを特徴とする請求項４に記載の電気測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気測定装置に関し、さらに詳しく言えば、複数の測定回路（測定チャンネル）の一つを選択的に主制御回路に接続する技術に関するものである。
【背景技術】
【０００２】
例えば部品実装回路基板を検査するインサーキットテスタと呼ばれる回路基板検査装置においては、１台で多くの検査項目を実施するため複数の測定回路を有し、検査プログラムにしたがってそのいずれか一つを主制御回路に接続しながら検査を進める。その一例を図６に示す。なお、本明細書において個別的な測定回路を子局測定回路，主制御回路を親局測定回路という。
【０００３】
図６において、例えば子局測定回路１は導通検査用，子局測定回路２は絶縁検査用などとして子局測定回路Ｎまで用意されており、図７に示すように各子局測定回路１〜Ｎはそれぞれ測定信号源（この場合、交流信号源）を備えている。親局測定回路１０は各子局測定回路１〜Ｎから出力される測定信号（測定電圧）を例えばＡ／Ｄ変換したのち演算処理して良否判定などを行う。
【０００４】
通常、親局測定回路１０では各子局測定回路１〜Ｎから出力される測定信号を同時に処理できないため、各子局測定回路１〜ＮをそれぞれスイッチＳＷ１〜ＳＷＮを介して親局測定回路１０に対して並列的に接続し、スイッチＳＷ１〜ＳＷＮを択一的に切り換えていずれか一つの子局測定回路を親局測定回路１０に接続するようにしている。
【０００５】
スイッチＳＷ１〜ＳＷＮにはメカニカルなリレースイッチを使用する場合と、ダイオード，バイポーラトランジスタ，接合型ＦＥＴそれにＭＯＳＦＥＴなどの半導体スイッチを使用する場合とがあるが、リレースイッチは接点寿命の問題があるため、図６に示すように、測定回路の切り換えには取り扱いが容易で安価に入手できるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  ＳｅｍｉｃｏｎｄｕｃｔｏｒＦＥＴ）が多用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＭＯＳＦＥＴスイッチによれば、接点が半導体化されているためほぼ半永久的に使用することができるが、他方において、ＯＮ時（導通時）の抵抗が大きい，ＯＦＦ時（遮断時）の端子間静電容量が大きい、という問題がある。これらの問題は、特に測定信号源が交流である場合に、その測定系に悪影響をおよぼすことがある。
【０００７】
すなわち、上記したようにスイッチＳＷ１〜ＳＷＮは択一的に切り換えられるが、図７に示すように、例えばスイッチＳＷ１がＯＮ，他のスイッチＳＷ２〜ＳＷＮがＯＦＦであり、子局測定回路１より出力される交流の測定電圧がＶｓ〔Ｖ〕で、他の子局測定回路２〜Ｎの測定電圧が０〔Ｖ〕であるとすると、ＭＯＳＦＥＴスイッチのＯＮ抵抗ＲとＯＦＦ容量Ｃとにより、図８の等価回路に示すようにＲＣ時定数回路が形成されることになる。
【０００８】
このＲＣ時定数回路は、子局測定回路１から出力される測定電圧Ｖｓにフィルタ効果を与え、これにより正確な測定信号が親局測定回路１０に伝達されない場合が生ずる。ＲＣ時定数回路によるフィルタ効果はＯＮ抵抗Ｒが大きいほど、またＯＦＦ容量Ｃが大きいほど顕著になるため、ＭＯＳＦＥＴスイッチによる場合には、高周波での使用が制限されることになる。
【０００９】
また、ＭＯＳＦＥＴスイッチはＯＦＦ容量Ｃのふらつきがきわめて大きく、この点も測定系に少なからぬ影響を与えている。なお、測定信号源が直流の場合でも、その立ち上がり時にＲＣ時定数回路による影響を受けることがある。
【００１０】
したがって、本発明の課題は、ＭＯＳＦＥＴスイッチを使用して複数の子局測定回路のいずれか一つを択一的に親局測定回路に接続する電気測定装置において、ＭＯＳＦＥＴスイッチのＯＮ抵抗とＯＦＦ容量とによるフィルタ効果の測定系に対する悪影響を排除することにある。
【課題を解決するための手段】
【００１１】
本題に入る前に図５によりＭＯＳＦＥＴスイッチの一般的な特性について説明する。図５はＭＯＳＦＥＴスイッチの端子間電圧Ｖｄｓ〔Ｖ〕と端子間容量（ＯＦＦ容量）Ｃｄｓ〔ｐＦ〕との相関を示すグラフで、これから分かるように端子間容量Ｃｄｓは端子間電圧Ｖｄｓが高くなるほど小さくなる。また、図５のグラフには示していないが、端子間電圧Ｖｄｓが高くなるほど端子間容量Ｃｄｓのふらつきも小さくなる。
【００１２】
本発明は、このようなＭＯＳＦＥＴスイッチの特性に着目してなされたもので、請求項１に記載の発明は、複数の子局測定回路と、一つの親局測定回路とを含み、上記各子局測定回路がそれぞれＭＯＳＦＥＴからなるスイッチを介して上記親局測定回路に対して並列に接続されており、上記各スイッチが択一的にオン状態に切り換えられることにより、上記各子局測定回路のいずれか一つが上記親局測定回路に選択的に接続される電気測定装置において、上記各子局測定回路ごとに、上記子局測定回路と上記スイッチとの間に同スイッチと連動して同一状態にオンオフ制御され上記子局測定回路から出力される測定電圧Ｖｓに直流のバイアス電圧Ｖｄｃ（Ｖｄｃ≫Ｖｓピーク値）を重畳するバイアス電圧重畳回路が接続されているとともに、上記親局測定回路の入力段には、上記バイアス電圧Ｖｄｃを除去するバイアス電圧除去手段が設けられていることを特徴としている。
【００１３】
上記請求項１に記載の発明には、請求項２に記載されているように、上記バイアス電圧除去手段が交流結合のカプリングコンデンサもしくは上記バイアス電圧Ｖｄｃを打ち消す減算回路のいずれか一方を備えている態様と、請求項３に記載されているように、上記バイアス電圧除去手段が交流結合のカプリングコンデンサと上記バイアス電圧Ｖｄｃを打ち消す減算回路の双方を選択的に切り換え可能に備えている態様とが含まれる。
【００１４】
また、上記課題を解決するため、請求項４に記載の発明は、複数の子局測定回路と、一つの親局測定回路とを含み、上記各子局測定回路がそれぞれＭＯＳＦＥＴからなる第１スイッチを介して上記親局測定回路に対して並列に接続されており、上記各第１スイッチが択一的にオン状態に切り換えられることにより、上記各子局測定回路のいずれか一つが上記親局測定回路に選択的に接続される電気測定装置において、上記各子局測定回路から出力される測定電圧Ｖｓに対してＶｄｃ≫Ｖｓピーク値なる直流のバイアス電圧Ｖｄｃを出力するバイアス電源を備え、上記各子局測定回路ごとに、上記子局測定回路と上記第１スイッチとの間に同第１スイッチと連動して同一状態にオンオフ制御される第２スイッチが接続されているとともに、上記バイアス電源が上記第１，第２の各スイッチに対して反転状態に切り換えられる第３スイッチを介して上記第１スイッチと上記第２スイッチとの間に接続されていることを特徴としている。
【００１５】
上記請求項４に記載の発明において、請求項５に記載されているように、少なくとも上記第２スイッチは上記第１スイッチと同じくＭＯＳＦＥＴからなることが好ましい。
【００１６】
請求項６に記載されているように、上記第３スイッチに代えてプルアップ抵抗が用いられ、上記バイアス電源が上記プルアップ抵抗を介して上記第１スイッチと上記第２スイッチとの間に接続されている態様としても、上記請求項４と同じく上記課題を解決することができる。
【発明の効果】
【００１７】
請求項１に記載の発明によれば、第１子局測定回路〜第Ｎ子局測定回路のうち、例えば第１子局測定回路のＭＯＳＦＥＴスイッチのみがＯＮ，他の子局測定回路のＭＯＳＦＥＴスイッチはＯＦＦで第１子局測定回路のみが親局測定回路と接続されている場合、第１子局測定回路から出力される測定電圧Ｖｓにバイアス電圧重畳回路より直流のバイアス電圧Ｖｄｃ（≫Ｖｓピーク値）が重畳される。これにより、第１子局測定回路のＭＯＳＦＥＴスイッチと並列に接続されている他のＭＯＳＦＥＴスイッチの端子間電圧はＶｓ＋Ｖｄｃとなるため、他のＭＯＳＦＥＴスイッチのＯＦＦ容量およびそのふらつきが小さくなり、ＭＯＳＦＥＴスイッチのＯＮ抵抗とＯＦＦ容量とによるフィルタ効果の測定系に対する影響が小さくなる。一方で、親局測定回路にはバイアス電圧除去手段によりバイアス電圧Ｖｄｃが除去されて測定電圧Ｖｓのみが入力される。
【００１８】
また、請求項４に記載の発明によれば、ＯＦＦとされている他のＭＯＳＦＥＴスイッチ（第１スイッチ）には第３スイッチ（もしくはプルアップ抵抗）を介してバイアス電源より直流のバイアス電圧Ｖｄｃが印加されるため、上記請求項１と同じくＯＦＦ容量およびそのふらつきが小さくなり、ＭＯＳＦＥＴスイッチのＯＮ抵抗とＯＦＦ容量とによるフィルタ効果の測定系に対する影響が小さくなる。なお、請求項４に記載の発明によれば、親局測定回路と接続されている子局測定回路にはバイアス電圧Ｖｄｃが加えられないため上記請求項１におけるバイアス電圧除去手段は不要となる。
【発明を実施するための最良の形態】
【００１９】
次に、図１ないし図４により本発明のいくつかの実施形態について説明するが、本発明はこれに限定されるものではない。図１は本発明の第１実施例を示すブロック図，図２は第１実施例の変形例を示すブロック図，図３は本発明の第２実施例を示すブロック図，図４は第２実施例の変形例を示すブロック図である。なお、これらの各例に含まれている子局測定回路１〜Ｎおよび親局測定回路１０は、先の図６で説明した従来例と同じであってよい。
【００２０】
まず、図１により第１実施例について説明する。子局測定回路１〜Ｎは例えばインサーキットテスタで行う各検査項目（導通検査，絶縁検査，静電容量検査など）ごとに用意された測定回路で、子局測定回路１〜Ｎはそれぞれ図示しない測定信号源を備えているが、この第１実施例において、その測定信号源はいずれも交流信号源である。なお、測定回路によっては他の測定回路との間で測定信号源が共用されてもよい。
【００２１】
子局測定回路１〜ＮはそれぞれＭＯＳＦＥＴスイッチＳＷ１〜ＳＷＮを介して親局測定回路１０に並列的に接続されるが、この第１実施例では親局測定回路１０の入力段にはバイアス電圧除去手段としてのカップリングコンデンサ１１が接続される。親局測定回路１０は、子局測定回路１〜Ｎから出力される交流の測定電圧Ｖｓを例えばＡ／Ｄ変換したのち演算処理して良否判定などを行う。
【００２２】
本発明による電気測定装置はバイアス電源２０を備え、この第１実施例ではバイアス電源２０から得られる直流のバイアス電圧Ｖｄｃを子局測定回路１〜Ｎから出力される測定電圧Ｖｓに重畳する。
【００２３】
そのため、子局測定回路１〜ＮにはそれぞれＭＯＳＦＥＴスイッチＳＷ１〜ＳＷＮとの間にバイアス電圧重畳回路Ｂ１〜ＢＮが接続されるとともに、バイアス電圧重畳回路Ｂ１〜ＢＮはそれぞれスイッチＢ１ｓ〜ＢＮｓを介してバイアス電源２０に並列的に接続される。スイッチＢ１ｓ〜ＢＮｓにはＭＯＳＦＥＴスイッチが用いられてよい。
【００２４】
この場合、バイアス電圧ＶｄｃはＶｄｃ≫Ｖｓピーク値となるような電圧値に設定されることが好ましい。一例として、測定電圧ＶｓがＡＣ±１０Ｖである場合、バイアス電圧Ｖｄｃは１００〜２００Ｖ程度とされる。
【００２５】
この第１実施例において、親局測定回路１０は子局測定回路１〜Ｎのうちのいずれか一つからのみの測定電圧Ｖｓが入力されるようにするため、子局測定回路１〜Ｎの出力，ＭＯＳＦＥＴスイッチＳＷ１〜ＳＷＮおよびバイアス電源２０側のスイッチＢ１ｓ〜ＢＮｓを択一的にＯＮ，ＯＦＦ制御する。
【００２６】
すなわち、子局測定回路１から測定電圧Ｖｓを得ようとする場合、図１に示ように、親局測定回路１０は、子局測定回路１の出力をＯＮにするとともに、子局測定回路１の出力系統に含まれているバイアス電圧重畳回路Ｂ１およびＭＯＳＦＥＴスイッチＳＷ１をともにＯＮにする。他の子局測定回路２〜Ｎの出力，それらの出力系統に含まれているバイアス電圧重畳回路Ｂ２〜ＢＮおよびＭＯＳＦＥＴスイッチＳＷ２〜ＳＷＮはすべてＯＦＦとする。
【００２７】
これにより、子局測定回路１から測定電圧Ｖｓが出力され、その測定電圧Ｖｓにバイアス電圧重畳回路Ｂ１にてバイアス電圧Ｖｄｃが重畳され、ＭＯＳＦＥＴスイッチＳＷ１からはＶｓ＋Ｖｄｃなる電圧が出力されるが、親局測定回路１０にはカップリングコンデンサ１１にて直流分のバイアス電圧Ｖｄｃがカットされた測定電圧Ｖｓのみが入力されることになる。このとき、他の子局測定回路２〜Ｎ側のＭＯＳＦＥＴスイッチＳＷ２〜ＳＷＮはＯＦＦで、その端子間にはＶｓ＋Ｖｄｃなる電圧がかけられる。
【００２８】
これにより、先の図５のグラフで説明したようにＭＯＳＦＥＴスイッチＳＷ２〜ＳＷＮのＯＦＦ容量およびそのふらつきが小さくなり、これに伴って先の図８で説明したＭＯＳＦＥＴスイッチＳＷ１のＯＮ抵抗ＲとＭＯＳＦＥＴスイッチＳＷ２〜ＳＷＮのＯＦＦ容量ＣのＲＣ時定数回路によるフィルタ効果が小さくなるため、子局測定回路１の測定電圧Ｖｓはそのフィルタ効果による悪影響をほとんど受けることなく親局測定回路１０に入力される。
【００２９】
なお、上記第１実施例ではバイアス電圧除去手段としてカップリングコンデンサ１１を用いているが、図２に示すように、カップリングコンデンサ１１と並列にＶｄｃの減算回路１２を設けて、そのいずれかを選択してバイアス電圧Ｖｄｃを除去するようにしてもよい。なお、Ｖｄｃの減算回路１２を−Ｖｄｃの加算回路としてもよい。
【００３０】
次に、図３により本発明の第２実施例について説明する。上記第１実施例では子局測定回路１〜Ｎの測定電圧Ｖｓにバイアス電圧Ｖｄｃを重畳し、親局測定回路１０の入力段でバイアス電圧Ｖｄｃを除去するようにしているため、子局測定回路１〜Ｎの測定信号源が交流に限られるが、この第２実施例では子局測定回路１〜Ｎの測定信号源に直流の測定信号源が含まれる場合にも対応可能としている。したがって、この第２実施例において、子局測定回路１〜Ｎから出力される測定電圧Ｖｓには交流電圧と直流電圧とが含まれる。
【００３１】
この第２実施例によると、一つの子局測定回路の出力系統ごとに３つのＭＯＳＦＥＴスイッチが含まれる。その構成は各子局測定回路１〜Ｎについて同一であるため、子局測定回路１を例にして説明する。なお、子局測定回路２〜Ｎについては対応するスイッチの参照符号を括弧内に示す。
【００３２】
子局測定回路１（２〜Ｎ）の出力系統には、上記第１実施例でのＭＯＳＦＥＴスイッチＳＷ１（ＳＷ２〜ＳＷＮ）を第１スイッチとして、子局測定回路１（２〜Ｎ）とＭＯＳＦＥＴスイッチＳＷ１（ＳＷ２〜ＳＷＮ）との間に第２スイッチとしてＭＯＳＦＥＴスイッチＳＷ１ａ（ＳＷ２ａ〜ＳＷＮａ）が接続される。
【００３３】
また、ＭＯＳＦＥＴスイッチＳＷ１（ＳＷ２〜ＳＷＮ）とＭＯＳＦＥＴスイッチＳＷ１ａ（ＳＷ２ａ〜ＳＷＮａ）との間に、第３スイッチとしてＭＯＳＦＥＴスイッチＳＷ１ｂ（ＳＷ２ｂ〜ＳＷＮｂ）を介してバイアス電源２０が接続される。バイアス電源２０は上記第１実施例と同じく、Ｖｄｃ≫Ｖｓピーク値なるバイアス電圧Ｖｄｃを出力する。
【００３４】
各スイッチのＯＮ，ＯＦＦは例えば親局測定回路１０により次のように制御される。図３のように、子局測定回路１の出力がＯＮで、他の子局測定回路２〜Ｎの出力がそれぞれＯＦＦとなっている場合、出力がＯＮの子局測定回路１の出力系統に含まれるＭＯＳＦＥＴスイッチＳＷ１，ＳＷ１ａ，ＳＷ１ｂのうち、ＭＯＳＦＥＴスイッチＳＷ１，ＳＷ１ａはともにＯＮとされるが、バイアス電源２０側のＭＯＳＦＥＴスイッチＳＷ１ｂはＯＦＦとされる。したがって、子局測定回路１から出力される測定電圧Ｖｓはそのまま親局測定回路１０に入力されることになる。
【００３５】
これに対して、出力がＯＦＦである例えば子局測定回路２については、その出力系統に含まれるＭＯＳＦＥＴスイッチＳＷ２，ＳＷ２ａ，ＳＷ２ｂのうち、ＭＯＳＦＥＴスイッチＳＷ２，ＳＷ２ａはともにＯＦＦとされるが、バイアス電源２０側のＭＯＳＦＥＴスイッチＳＷ２ｂはＯＮとされる。
【００３６】
したがって、ＭＯＳＦＥＴスイッチＳＷ２，ＳＷ２ａのうち、出力側に配置されているＭＯＳＦＥＴスイッチ（第１スイッチ）ＳＷ２の両端子間には、子局測定回路１から出力される測定電圧Ｖｓとバイアス電源２０からのバイアス電圧Ｖｄｃとが印加され、Ｖｄｃ≫Ｖｓピーク値であるため大きな電位差が与えられ、これによりＭＯＳＦＥＴスイッチＳＷ２のＯＦＦ容量が小さくなる。
【００３７】
また、子局測定回路２側のＭＯＳＦＥＴスイッチ（第２スイッチ）ＳＷ２ａにもバイアス電源２０からのバイアス電圧Ｖｄｃが印加されるため、このＭＯＳＦＥＴスイッチＳＷ２ａのＯＦＦ容量も小さくなる（子局測定回路３〜Ｎについても同様）。
【００３８】
これにより、上記第１実施例と同じく、ＭＯＳＦＥＴスイッチのＯＮ抵抗ＲとＭＯＳＦＥＴスイッチのＯＦＦ容量ＣのＲＣ時定数回路によるフィルタ効果が小さくなるため、子局測定回路１の測定電圧Ｖｓはそのフィルタ効果による悪影響をほとんど受けることなく親局測定回路１０に入力される。
【００３９】
上記第２実施例におけるバイアス電源２０側のＭＯＳＦＥＴスイッチ（第３スイッチ）ＳＷ１ｂ〜ＳＷＮｂは、図４に示すように、プルアップ抵抗Ｒｂ１〜ＲｂＮに置き換えることができる。これによれば、例えば子局測定回路１のように出力がＯＮで、そのＭＯＳＦＥＴスイッチＳＷ１，ＳＷ１ａがともにＯＮの場合には、その接続点の電圧は測定電圧Ｖｓに維持される。
【００４０】
これに対して、例えば子局測定回路２のように出力がＯＦＦで、そのＭＯＳＦＥＴスイッチＳＷ２，ＳＷ２ａがともにＯＦＦの場合には、その接続点にはプルアップ抵抗Ｒｂ１によりバイアス電源２０のバイアス電圧Ｖｄｃが現れる。したがって、上記第２実施例と同様な効果が得られる。
【産業上の利用可能性】
【００４１】
本発明は、インサーキットテスタ，ベアボードテスタなどのように１台で多項目の検査を実施するため複数の測定回路（測定チャンネル）を有し、その測定回路をＭＯＳＦＥＴスイッチを介して主制御回路（共通測定回路）に択一的に接続する電気測定装置のすべてに利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施例を示すブロック図。
【図２】上記第１実施例の変形例を示すブロック図。
【図３】本発明の第２実施例を示すブロック図。
【図４】上記第２実施例の変形例を示すブロック図。
【図５】ＭＯＳＦＥＴスイッチの端子間電圧−端子間容量特性を示すグラフ。
【図６】従来例を示すブロック図。
【図７】上記従来例におけるＭＯＳＦＥＴスイッチのＯＮ抵抗とＯＦＦ容量とを示す模式図。
【図８】図７の等価回路図。
【符号の説明】
【００４３】
１〜Ｎ  子局測定回路
１０  親局測定回路
１１，１２  バイアス電圧除去手段
２０  バイアス電源
ＳＷ１〜ＳＷＮ  ＭＯＳＦＥＴスイッチ（第１スイッチ）
ＳＷ１ａ〜ＳＷＮａ  ＭＯＳＦＥＴスイッチ（第２スイッチ）
ＳＷ２ｂ〜ＳＷＮｂ  ＭＯＳＦＥＴスイッチ（第３スイッチ）
Ｒｂ１〜ＲｂＮ  プルアップ抵抗
Ｖｓ  測定電圧
Ｖｄｃ  バイアス電圧
【図１】
2006071407.tif 000003
【図２】
2006071407.tif 000004
【図３】
2006071407.tif 000005
【図４】
2006071407.tif 000006
【図５】
2006071407.tif 000007
【図６】
2006071407.tif 000008
【図７】
2006071407.tif 000009
【図８】
2006071407.tif 000010