(57)【要約】【課題】  行配線における配線抵抗に起因する電圧降下が発生した場合であっても、各素子から放出される電子量の変動を低減することを目的とする。【解決手段】  駆動装置は、複数の行配線のうち選択された行配線に行選択信号を供給するための行駆動回路と、複数の列配線に、入力される画像データに応じて変調された変調信号を供給するための列駆動回路と、を備え、行選択信号の供給により生じる行配線方向の第１の電位分布を模倣した第２の電位分布を列駆動回路の行配線方向に発生させるためのエミュレーション回路と、列駆動回路に供給した駆動電圧により発生した電流をエミュレーション回路へ供給することにより発生した第２の電位分布に基づいて補正された駆動電圧を出力する駆動電圧出力回路と、画像データと補正された駆動電圧とを用いて、変調信号を生成する変調回路とを有する。【選択図】  図３
2006243630.tif 000002
【特許請求の範囲】
【請求項１】
複数の行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルを駆動する駆動装置であって、
前記複数の行配線のうち選択された行配線に行選択信号を供給するための行駆動回路と、
前記複数の列配線に、入力される画像データに応じて変調された変調信号を供給するための列駆動回路と、
前記行選択信号の供給により生じる行配線方向の第１の電位分布を模倣した第２の電位分布を前記列駆動回路の行配線方向に発生させるためのエミュレーション回路と、
前記列駆動回路に供給した駆動電圧により発生した電流を前記エミュレーション回路へ供給することにより発生した前記第２の電位分布に基づいて補正された駆動電圧を出力する駆動電圧出力回路と、
前記画像データと前記補正された駆動電圧とを用いて、変調信号を生成する変調回路とを有する駆動装置。
【請求項２】
前記駆動電圧出力回路は、各列配線毎に独立して補正された駆動電圧を出力し、
前記変調回路は、各列配線に対応した前記画像データに応じて、前記変調信号を出力する、
請求項１記載の駆動装置。
【請求項３】
前記複数の列配線は、所定数の列配線毎に複数のブロックに分割されており、
前記駆動電圧出力回路は、各ブロック毎に設けられ、ブロック単位で共通の前記補正された駆動電圧を出力する回路であり、各ブロック単位で生じる電圧降下分を補償するために前記補正された駆動電圧を各ブロック毎に設けられた前記変調回路へ出力する、
請求項１記載の駆動装置。
【請求項４】
請求項１乃至３のいずれか１項の駆動装置と、
該変調回路から出力される３つの色信号に従って画像を表示するマトリクスパネルと、を備えることを特徴とする画像表示装置。
【請求項５】
前記変調素子は電子放出素子、液晶素子、プラズマ発光素子、又はＥＬ発光素子であることを特徴とする請求項４に記載の画像表示装置。
【請求項６】
請求項４又は請求項５に記載の画像表示装置と、
テレビ信号を受信して前記画像表示装置に画像データを供給する受信回路と、
を含むことを特徴とするテレビジョン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置における電圧降下補正に関する。
【背景技術】
【０００２】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子（ＳＣＥ素子）や、電界放出型素子（ＦＥ型）や、金属／絶縁層／金属型放出素子（ＭＩＭ型）などが知られている。
【０００３】
例えば、表面伝導型放出素子は、冷陰極素子の中でも特に構造が単純で製造も容易であることから、大面積に亙って多数の素子を形成できる利点がある。そこで、例えば、特開昭６４−３１３３２号公報（特許文献１）において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【０００４】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【０００５】
特に、画像表示装置への応用としては、例えば、米国特許第５，０６６，８８３号明細書（特許文献２）や特開平２−２５７５５１号公報（特許文献３）や特開平４−２８１３７号公報（特許文献４）において開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【０００６】
また、ＦＥ型素子を多数個並べて駆動する方法は、例えば、米国特許第４，９０４，８９５号明細書（特許文献５）に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R. Meyerらにより報告された平板型表示装置が知られている［R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9(1991)］。
【０００７】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば、特開平３−５５７３８号公報（特許文献６）に開示されている。
【０００８】
上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の冷陰極素子が研究されている。さらに、多数の冷陰極素子を配列したマルチ電子源、ならびにこのマルチ電子源を応用した画像表示装置がある。
【０００９】
例えば、図１３に示す電気的な配線方法によるマルチ電子源が研究されている。即ち、冷陰極素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子源である。
【００１０】
図中、４００１は冷陰極素子を模式的に示し、４００２は行方向配線、４００３は列方向配線を示している（単純マトリクス配線）。行方向配線４００２及び列方向配線４００３は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗４００４および４００５として示されている。
【００１１】
冷陰極素子を単純マトリクス配線したマルチ電子源においては、所望の電子を出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。例えば、マトリクス中の任意の１行の冷陰極素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖsを印加し、同時に非選択の行の行方向配線４００２には非選択電圧Ｖnsを印加する。
【００１２】
これと同期して列方向配線４００３に電子を出力するための駆動電圧Ｖeを印加する。この方法によれば、配線抵抗４００４および４００５による電圧降下を無視すれば、選択する行の冷陰極素子には電圧（Ｖe−Ｖs）が印加され、また非選択行の冷陰極素子には電圧（Ｖe−Ｖns）が印加される。
【００１３】
これら電圧Ｖe，Ｖs，Ｖnsを適宜の大きさの値にすれば、選択する行の冷陰極素子だけから所望の強度の電子が出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖeを印加すれば、選択する行の素子の各々から異なる強度の電子が出力されるはずである。
【００１４】
しかしながら、このように冷陰極素子を単純マトリクス配線したマルチ電子源には、後述するような原因により輝度に非一様な分布が生じてしまい、高品位な画像が得られないという問題があった。これは行方向及び列方向の配線抵抗を介して冷陰極型電子放出素子に電流が流れ込む結果生じる、その配線抵抗による電圧降下のために各素子電極毎に印加される電圧がそれぞれ異なるという現象が起きる。その結果、各素子にかかる実効電圧に非一様な分布が生じ、輝度にも非一様な分布が生じるという結果になっている。
【００１５】
特に、行方向電極は選択された一本に全ての列方向からの電流が流れ込む（または流れ出す）ため、行方向電極の抵抗成分による電圧降下の影響が現れやすい。
【００１６】
図１４は、この原因をより詳しく説明するための図で、行方向の各放出素子に印加される電圧を示している。図１３の６×６の単純マトリクス回路では、行方向、列方向のいずれも一方向から電圧を印加している。また行配線、列配線は、素子単位でそれぞれｒｘ，ｒｙの抵抗成分を有するものとする。
【００１７】
ここで、これら冷陰極型電子放出素子は、行方向及び列方向に対して等間隔に配置されているため、配線の幅や膜厚が製造上ばらつかない限り、素子単位で、行方向、列方向でそれぞれほぼ等しい配線抵抗値を持つ。また、冷陰極型電子放出素子も、全てほぼ等しい抵抗値を有する。従って、図１４に示すように、電圧印加端に近い素子ほど大きな電圧が印加され、電圧印加端から遠い素子ほど印加電圧が小さくなる。そのため、駆動印加電圧に非一様な電圧分布を生じることになり、その結果、冷陰極型電子放出素子から出力される電子放出量に対しても、非一様な分布が生じることになる。
【００１８】
上記問題点を解決するものとして、特開平１１−１４９２７３号公報（特許文献７）には、中間電極構造を備え、その中間電極を制御可能とすることで、マトリクス状に配線された複数の冷陰極型放出素子を有する電子源において、配線抵抗よる電圧降下によって生じる、各冷陰極型放出素子からの電子放出量のばらつきを補正することが開示されている。
【００１９】
しかしながら従来例においては、上記目的を達するために、放出素子から放出される電子量の計数が必要であり、かつ中間電極を持つパネル構造が必要である。また、電子を加速するための加速電極に印加する加速電圧によって、放出される電子量を制御することも開示されているが、この加速電圧は高電圧であるためその制御を行う回路は高価なものとなりコストの面で問題となる。
【００２０】
その他、電圧降下を補正する既知の技術として、以下のようなものがある。
【００２１】
特開２０００−３０６５００号公報（小口ほか）（特許文献８）は、通電活性化の際にエミュレーション回路を用いて電圧降下を補正することを開示している。
【００２２】
特開平０８−２４８９２０号公報（鈴木ほか）（特許文献９）は、電圧降下量を計算で求めてデータを補正することを開示している。
【００２３】
特開２０００−２４２２０８号公報（嵯峨野ほか）（特許文献１０）は、電圧降下量を計算で求めてデータを補正することを開示している。
【００２４】
特開２００１−３０６０２５号公報（巽）（特許文献１１）は、列駆動回路における抵抗による電圧補償により補正することを開示している。
【００２５】
特開２００２−３６６０８０号公報（嵯峨野ほか）（特許文献１２）は、電圧降下量を計算で求めて駆動電圧を補正することを開示している。
【００２６】
特開２００４−２１２５３７号公報（特許文献１３）及び特開２００２−２２１９３３号公報（特許文献１４）は、電圧降下量を計算で求めてデータを補正することを開示している。
【特許文献１】特開昭６４−３１３３２号公報
【特許文献２】米国特許第５，０６６，８８３号明細書
【特許文献３】特開平２−２５７５５１号公報
【特許文献４】特開平４−２８１３７号公報
【特許文献５】米国特許第４，９０４，８９５号明細書
【特許文献６】特開平３−５５７３８号公報
【特許文献７】特開平１１−１４９２７３号公報
【特許文献８】特開２０００−３０６５００号公報
【特許文献９】特開平０８−２４８９２０号公報
【特許文献１０】特開２０００−２４２２０８号公報
【特許文献１１】特開２００１−３０６０２５号公報
【特許文献１２】特開２００２−３６６０８０号公報
【特許文献１３】特開２００４−２１２５３７号公報
【特許文献１４】特開２００２−２２１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
本発明は上記従来例に鑑みてなされたもので、行配線における配線抵抗に起因する電圧降下が発生した場合であっても、各素子から放出される電子量の変動を低減することを目的とする。
【課題を解決するための手段】
【００２８】
本発明は上記目的を達成するため、複数の行配線と複数の列配線とにより形成されたマトリクスの交点に変調素子が配されたマトリクスパネルを駆動する駆動装置であって、複数の行配線のうち選択された行配線に行選択信号を供給するための行駆動回路と、複数の列配線に、入力される画像データに応じて変調された変調信号を供給するための列駆動回路と、を備え、行選択信号の供給により生じる行配線方向の第１の電位分布を模倣した第２の電位分布を列駆動回路の行配線方向に発生させるためのエミュレーション回路と、列駆動回路に供給した駆動電圧により発生した電流をエミュレーション回路へ供給すること
により発生した第２の電位分布に基づいて補正された駆動電圧を出力する駆動電圧出力回路と、画像データと補正された駆動電圧とを用いて、変調信号を生成する変調回路とを有する、ことを特徴とする。
【発明の効果】
【００２９】
本発明は、行配線における配線抵抗に起因する電圧降下が発生した場合であっても、各素子から放出される電子量の変動を低減することができる。
【発明を実施するための最良の形態】
【００３０】
本発明の画像表示装置は、液晶表示装置、プラズマ表示装置、電子線表示装置などを包含しており、特に、電子線表示装置は多ビット表示という点から本発明が適用される好ましい形態である。以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。尚、本実施の形態では、冷陰極型の電子放出素子として表面伝導型放出素子を用いた例で説明する。
【００３１】
［実施形態１］図１は、本発明の実施形態１に係る画像表示装置の回路構成を示すブロック図である。図２は、列駆動回路１０４全体の構成を説明する概念図である。
【００３２】
図１において、１０１は表示パネルで、Ｍ行×Ｎ列に配線された（Ｍ×Ｎ）個の表面伝導型放出素子を有し、これら表面伝導型放出素子のそれぞれは行配線に接続された行端子Ｄx1〜ＤxM、列配線に接続された列端子Ｄy1〜ＤyNを介して外部の駆動回路と接続されている。また図示していないが、表示パネル１０１の表示面のフェースプレート上の高圧端子Ｈｖも外部の加速用電圧電源１０６に接続され、表面伝導型放出素子から放出された電子をフェースプレート方向に加速するようになっている。
【００３３】
行端子Ｄx1〜ＤxMのそれぞれには、表示パネル１０１に設けられているマルチ電子源、即ち、Ｍ行×Ｎ列のマトリクス状に配線された表面伝導型放出素子を１行ずつ順次駆動するための走査信号が印加される。一方、列端子Ｄy1〜ＤyNには、前記走査信号により選択された一行の表面伝導型放出素子の各素子を、入力される映像信号に応じて制御して、各素子から放出される電子量を、表示される画像に応じて変調するための変調信号が印加される。
【００３４】
次に行駆動回路１０２について説明する。
【００３５】
この行駆動回路１０２は、通常、何本かの行配線に対応する駆動回路をまとめてＩＣ化されている。そして合計Ｍ個のスイッチング素子を備え、各スイッチング素子は制御回路１０３から入力される走査信号Ｔscanに基づいて、走査する行配線（本発明の「選択された行配線」に相当）に接続された放出素子列の行端子Ｄxiには直流電圧Ｖs（本発明の「行選択信号」に相当）を、また走査中でない放出素子列の行端子には直流電圧Ｖnsをそれぞれ印加する。尚、これら各スイッチング素子は、例えばＦＥＴのようなスイッチング素子により容易に構成することができる。尚、Ｖs及びＶnsの電圧については後述する。
【００３６】
制御回路１０３は、外部より入力される映像信号に基づいて適切な画像表示が行われるように各部の動作タイミングを整合させる働きを持つものである。外部より入力される映像信号は、例えばＮＴＳＣ信号のように画像データと同期信号が複合されている場合と、予め両者が分離されている場合とがあるが、本実施形態では後者の場合で説明する（尚、前者の画像信号に対してはよく知られる同期分離回路を設けて、画像データと同期信号とを分離すれば本実施の形態と同様に扱うことが可能である）。即ち、制御回路１０３は、外部より入力される同期信号Ｔsyncに基づいて、各部に対してＴscan、Ｔsft及びＴmryの各制御信号を発生する。尚、同期信号としては、一般に垂直同期信号と水平同期信号とを
含むが説明の簡略化のためここではＴsyncとした。
【００３７】
次に図１と図２を参照して、列駆動回路１０４の動作について説明する。尚、図２では、複数のＩＣで構成される列駆動回路１０４全体の構成を示しており、実際は図１の各列駆動回路１０４のそれぞれにシフトレジスタ２０１、ラッチ回路２０２、パルス幅変調回路２０３、が含まれている。
【００３８】
外部より入力される画像データ（輝度データ）は、列駆動回路１０４内のシフトレジスタ２０１に入力される。この列駆動回路も同様に、通常、何本かの列配線に対応する駆動回路がまとめてＩＣ化されている。このシフトレジスタ２０１は、時系列的にシリアルに入力される画像データを、画像の１ラインを単位としてシリアル／パラレル変換するためのもので、制御回路１０３より入力される制御信号（シフトクロック）Ｔsftに同期してデジタル画像データを１画素ずつ入力して保持する。こうして列駆動回路１０４のシフトレジスタ２０１に保持された１ライン分の画像データ（電子放出素子の１ライン（Ｎ個の素子）分の駆動データに相当する）は、Ｉd1〜ＩdNの並列信号として、列駆動回路１０４内のラッチ回路２０２に出力される。
【００３９】
ラッチ回路２０２は、１ライン分の画像データを処理するために必要な時間の間だけ記憶するための記憶回路であり、制御回路１０３より送られる制御信号Ｔmryに従ってＩd1〜ＩdNを同時にラッチして記憶する。このラッチ回路２０２に記憶された１ライン分の画像データは、Ｉd'1〜ＩdN'としてパルス幅変調回路２０３に出力される。
【００４０】
このパルス幅変調回路２０３は、ラッチ回路２０２より入力される画像データＩd1'〜ＩdN'に応じて一定の波高値の電圧パルスを発生しており、ここでは入力される輝度データ（多値データ）に対応したパルス幅の信号を出力するパルス幅変調方式の回路を用いる。このパルス幅変調回路２０３より出力された電圧信号Ｉd1''〜ＩdN''は、より具体的には、画像データの輝度レベルが大きい程幅の広い電圧パルスであり、例えば波高値として１０［Ｖ］、最高輝度に対したときには６０［μ秒］幅の電圧パルスを出力する。そして、この電圧信号Ｉd1''〜ＩdN''は、表示パネル１０１の列端子Ｄy1〜ＤyNに入力される。尚、電源電圧Ｖeは左右からそれぞれ供給され隣接の変調回路に順送りに接続しており、列駆動回路１０４が出力する電圧パルスの電圧を規定する。
【００４１】
このようにして、表示パネル１０１の各素子が駆動されるとき、従来例に述べたように、各素子にかかる電圧は、行ラインに流れる電流と行ラインの抵抗成分によって、図１４に示すように電圧降下を起こしている。
【００４２】
そこで各列駆動回路１０４に供給する電圧は、電圧補正回路１０７によって、電圧降下分だけ補償した高い電圧を各列駆動回路１０４に供給する。
【００４３】
次に各列駆動回路ごとの電圧降下値の検知および、補正電圧の発生手段について述べる。
【００４４】
図３は、電圧補正回路１０７の説明用ブロック図である。図中、１０１、１０４は図１と同じ、３０１は電圧補正回路１０７中の行配線模倣回路（本発明の「エミュレーション回路」に相当）、３０２は電圧補正回路１０７中の電流検知および電圧制御回路（本発明の「駆動電圧出力回路」に相当）、である。
【００４５】
行配線模倣回路３０１は、パネル中の行配線の駆動されている一本の配線抵抗に比例した抵抗値を複数の抵抗で構成した回路である。
【００４６】
電流検知および電圧制御回路３０２は、列駆動回路１０４の一定個数ごとに１回路づつ接続する。また、電源Ｖｃが接続されており、電流検知および電圧制御回路３０２を経由して接続した列駆動回路１０４に電源を供給する。この時、電流検知および電圧制御回路３０２は、列駆動回路１０４へ供給した電流量を検知して、供給電流量に比例した電流（使用電流）を行配線模倣回路３０１に出力する。
【００４７】
全ての電流検知および電圧制御回路３０２から出力された電流と、行配線模倣回路３０１内の比例した抵抗によって、行配線模倣回路３０１上に、駆動している行配線と同じ（模倣電圧）、あるいは比例した電圧（模倣電圧）が発生する。
【００４８】
電流検知および電圧制御回路３０２では、本来かけるべき設定電圧に上記模倣電圧を足した電圧を列駆動回路１０４に供給する。この電圧は、各列駆動回路の両端に与える。
【００４９】
列駆動回路１０４では、左右の電源供給端子を持ち、隣接する駆動素子のコレクタないしソースなどの電源供給側が順番に接続されている。このようにすることで、隣接する駆動素子間では徐々に電圧がずれるようになり、左右端にて異なる供給電圧に一致するようになる。
【００５０】
このようにして、行配線の電圧が抵抗によって持ち上がったのと同じだけ、列配線の電圧を上げることにより、駆動している全ての素子の駆動電圧は一定とすることが出来る。
【００５１】
この様子を、図４に示す。
【００５２】
図４は、本発明第１実施例において、画素にかかる電圧を示したグラフである。
【００５３】
本グラフでは、設定電圧が４種類からなる階段状の駆動波形に対応するものであり、列電圧は４本のグラフからなる。行電圧は持ち上がっているが、列電圧も同じカーブで持ち上げることにより、素子にかかる電圧は一定となることを示している。
【００５４】
次に、電圧補正回路の一具体例を示す。
【００５５】
図５は、電圧補正回路をオペアンプなどの電子回路にて構成した場合の図である。
【００５６】
図中、１０４は列駆動回路、５０１は模倣抵抗、５０２は取出し抵抗、５０３は電流検知器、５０４および５０５は電圧加算器、である。
【００５７】
本図での列駆動回路１０４は、４つの電圧を組み合わせて駆動波形を発生することの出来るもので、１パネルあたり２４個で構成している。模倣抵抗５０１は、一つの列駆動回路あたり２個配置して、行配線Dxの左右間の配線抵抗値に対し４８分の１の抵抗値に相当する。ただし、実際の回路では、行配線に流れる電流値が大きいため、模倣抵抗５０１に流れる電流は行配線の１０分の１とし、模倣抵抗５０１の抵抗値は行配線の１０倍とする。そうすれば、電圧降下量は等しくなる。取出し抵抗５０２は行配線の左端と行駆動回路間の抵抗成分に相当し、同じく１０倍の抵抗値を使用する。４８個の模倣抵抗と１個の取出し抵抗により、行配線模倣回路３０１を構成する。
【００５８】
電流検知器５０３は列駆動回路１０４に流れる電流の１０分の１を出力する回路である。
【００５９】
電流検知器５０３は列駆動回路１０４に流れる電流を１Ωの抵抗で受けて、発生する電圧と等しい電圧が１０Ωの抵抗で発生するように１０分の１の電流を出力するものである
。
【００６０】
電圧加算器は、模倣回路に発生した電圧と設定電圧Veで加算を行ない、その合計電圧にて列駆動回路を駆動するものである。設定電圧VeがＶ１からＶ４まで４種類ある場合は、電圧加算器を４つ用意し、それぞれの合計電圧を列駆動回路に供給する。電圧加算器５０４は１番左側の列駆動回路の左端にＶ１を供給するものであり、電圧加算器５０５は同じ１番左側の列駆動回路の右端にＶ１を供給するとともに、左から２番目の列駆動回路の左端にＶ１を供給する。同様にして、Ｖ２からＶ４までの電圧加算器を用意し、それぞれを全ての列駆動回路に対して用意する。
【００６１】
ところで、駆動回路が一斉に駆動電圧をパネルに印加した瞬間に、パネルの容量成分により、突入電流が発生する場合がある。これによって、突入電流に比例した電流が模倣回路に流れ込むと、模倣回路上に行配線上の電圧を超える電圧が一時的に発生してしまう。このような場合には、電流検知器の電流出力を制限する回路を設けるか、あるいは模倣回路上にダイオード等による電圧制限を設けるか、模倣回路上にコンデンサを設けて、防止する。
【００６２】
図６は、本実施の形態の表面伝導型放出素子における素子に印加される素子電圧（Ｖf）に対する素子電流（Ｉf）と放出電流（Ｉe）の特性を示すグラフ図である。
【００６３】
図６に示すように、素子電圧がある程度（Ｖth）以上の場合のみ放出電流が発生するので、非選択の行配線を流れる電流は、選択された行配線を流れる電流に比較して非常に小さい。
【００６４】
この非選択の行配線に流れる電流を無視しても差し支えないことが多いが、無視できず補正する場合は、全ての行配線を非選択状態におき、その時に列駆動回路１０４により電圧が印加された各列配線を流れる電流Ｉmを測定する。いま列駆動電圧をＶeとすると、補正抵抗Ｒ＝Ｖe／Ｉmの抵抗値だけ、行配線模倣回路の抵抗ＲＬ／４８から差し引いておけば良い。もしくは電流Ｉm／24を、電流検知回路の出力から差し引いておけば良い。
【００６５】
また本実施形態１における駆動電圧等の設計パラメータは、以下のようにして決定した。
【００６６】
本実施形態に用いた表面伝導型放出素子は、図６に示すように、Ｖth＝８［Ｖ］を閾値電圧とする電子放出素子特性を有する。従って、表示パネルの画面上の不要な発光を防止するためには、走査していない行配線に接続された電子放出素子列に印加される電圧が、必ず８［Ｖ］未満となるようにする必要がある。例えば、Ｖe＝１０［Ｖ］とすれば、Ｖs＝−５［Ｖ］、Ｖns＝５［Ｖ］とする。こうすることにより、走査している行配線（Ｖs＝−５Ｖが印加される）に接続された素子の内、列配線に印加される電圧（10[V]）により駆動される素子には１５［Ｖ］が印加され、駆動されない素子（0[V]）には−５［Ｖ］が印加される。また走査していない行配線（Ｖns＝５Ｖが印加される）に接続された素子の内、列配線に電圧（10[V]）が印加される素子には５［Ｖ］が印加され、そうでない素子には−５［Ｖ］が印加される。これら±５［Ｖ］の絶対値５［Ｖ］は、図６に示す閾値電圧Ｖth＝８［Ｖ］以下であるので、この条件を満足している。
【００６７】
実際に表示パネル１０１の行及び列配線を駆動する電圧値に関しては、行駆動回路１０２及び列駆動回路１０４を構成するＩＣの定格値などに基づいて、上記条件を勘案して決められる。
【００６８】
また、加速電圧電源１０６を用いて、不図示のフェースプレートに配された蛍光体に印
加する加速電圧Ｖａを次のようにして定めた。即ち、所望の最大輝度を得るのに必要な蛍光体への投入電力を蛍光体の発光効率に基づいて算出し、（Ｉemax×Ｖａ）が、その投入電力を満足するように加速電圧Ｖａの大きさを定めた。例えば、ここでは１０［ＫＶ］とした。以上のようにして、各電圧値を決定した。
【００６９】
尚、本実施形態１では、入力する映像信号として、データ処理がより容易であるディジタル映像信号の場合で説明したが、本発明はこれに限定されるものでなく、アナログ映像信号であっても良い。この場合には、このアナログ信号をデジタル信号に変換するためのＡ／Ｄ変換回路が必要となる。
【００７０】
また本実施形態１では、並直変換処理に、デジタル信号の処理が容易なシフトレジスタを採用しているが、本発明はこれに限定されるものではなく、例えば格納アドレスを制御することで格納アドレスを順次変えることにより、シフトレジスタと等価な機能を持つランダムアクセスメモリを用いても良い。
【００７１】
以上説明したように本実施形態１によれば、行配線に発生する電圧分布に基づく、各素子からの放出電流Ｉeの非均一性の問題を改善し、ほぼ均一な電圧分布での各素子を駆動することができる。
【００７２】
［実施形態２］
次に、本発明の第２実施形態として、列駆動回路の電源端子が１本しかない場合を説明する。
【００７３】
図７は、本発明第２実施形態の概略図である。
【００７４】
図中、１０１〜１０３、１０５〜１０６は、図１と同じ、３１０１は列駆動回路、３１０２は電圧補正回路、３１０３はデータ補正回路である。
【００７５】
列駆動回路３１０１は、第１実施形態では左右端に電源端子があったのに対し、回路内の駆動素子に１本の電源端子から同じ電圧が加えられる。
【００７６】
電圧補正回路３１０２は、一つの列駆動回路中の端子にかけるべき補正電圧の低い側（左端）の電圧のみを供給する。
【００７７】
データ補正回路３１０３では、パネル内の素子に加わる電圧の違いを補正するように、映像信号のデータを加減して補正する。
【００７８】
図８は、本発明第２実施形態において、画素にかかる電圧を示したグラフである。
【００７９】
本グラフでは、設定電圧が４種類からなる階段状の駆動波形に対応することとするので、列電圧は４本のグラフからなる。行電圧は持ち上がっている。それに対し、列電圧は階段状に持ち上げることで、列駆動回路ごとに駆動すべき電圧に近い電圧を与えている。
【００８０】
この図８における波形中の壁（電圧が急激に変換している箇所）の数は、列駆動回路数に一致する。あるいは、コストダウンのために、列駆動回路ｋ個に対し一つの電圧を割り当てた場合は、列駆動回路のｋ分の１に一致する。
【００８１】
上下のグラフの差分、すなわち素子にかかる電圧は一定とならないが、その誤差はわずかなので、データ補正回路３１０３によって、データを少量だけ加減することにより、クロストークの発生を抑えることが出来ることを示している。
【００８２】
この場合、データのみで補正する従来例は輝度の低下が大きくなるのに対し、本実施形態では、データ補正分はわずかであるので、それによる輝度の低下もわずかに抑えられる。
【００８３】
データ補正回路での、データ補正のやり方については、特許第３３１１２０１号や特開２００２−２２１９３３号公報と同様の方法にて行なえば良いが、１つごとの列駆動回路内での電圧降下を補正するように、データ補正を行なう。
【００８４】
図９は、第2実施形態の電圧補正回路をオペアンプなどの電子回路にて構成した場合の図である。
【００８５】
図９において、３１０１は列駆動回路、５０１は模倣抵抗、５０２は取出し抵抗、５０３は電流検知器、５０４および５０５は電圧加算器、である。
【００８６】
本図での列駆動回路は、４つの電圧を組み合わせて駆動波形を発生することの出来るもので、１パネルあたり２４個で構成している。第１実施形態と異なり、各電圧ごとの供給ピンは１箇所しかない。模倣抵抗５０１は、一つの列駆動回路あたり２個配置して、行配線Dxの左右間の配線抵抗に対し４８分の１の抵抗値に相当する。ただし、実際の回路では、行配線に流れる電流値が大きいため、模倣抵抗５０１に流れる電流は行配線の１０分の１とし、抵抗値は行配線の１０倍とする。そうすれば、電圧降下量は１分の１となる。取出し抵抗５０２は行配線左端と行駆動回路間の抵抗成分に相当し、同じく１０倍の抵抗値を使用する。４８個の模倣抵抗と１個の取出し抵抗により、行配線模倣回路３０１を構成する。
【００８７】
電流検知器５０３は列駆動回路１０４に流れる電流の１０分の１を出力する回路である。
【００８８】
列駆動回路１０４に流れる電流を１Ωの抵抗で受けて、発生する電圧と等しい電圧が１０Ωの抵抗で発生するように電流を出力するものである。
【００８９】
電圧加算器は、模倣回路に発生した電圧と設定電圧で加算を行ない、その合計電圧にて列駆動回路を駆動するものである。設定電圧がＶ１からＶ４まで４種類ある場合は、電圧加算器を４つ用意し、それぞれの合計電圧を列駆動回路に供給する。電圧加算器５０４は１番左側の列駆動回路にＶ１を供給するものであり、電圧加算器５０５は左から２番目の列駆動回路にＶ１を供給するものである。同様に、Ｖ２からＶ４までの電圧加算器を用意し、それぞれを全ての列駆動回路に対して用意する。
【００９０】
また本実施形態２における駆動電圧等の設計パラメータは、前述の実施形態１の場合と同様である。但し、非放出素子の素子駆動電圧がＶthを超えないように電源電圧Ｖcの値を決める必要がある。例えば、Ｖth＝８［Ｖ］、Ｖe＝１０［Ｖ］、Ｖs＝−５［Ｖ］、Ｖns＝５［Ｖ］のとき、Ｖc＝１２．５［Ｖ］とする。
【００９１】
［本実施形態の駆動回路を利用可能な表示装置］
図１０は、本実施の形態に係る表示パネル１０１の外観斜視図で、その内部構造を示すために表示パネル１０１の１部を切り欠いて示している。
【００９２】
図１の行駆動回路１０２は、パネルのDx1からDxMに接続される。また、図１の列駆動回路１０４は、パネルのDy1からDyMに接続される。
【００９３】
図１０において、１００５はリアプレート、１００６は側壁、１００７はフェースプレ
ートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要がある。例えばフリットガラスを接合部に塗布し、大気中或は窒素雰囲気中で４００℃〜５００℃で１０分以上焼成することにより封着を達成する。
【００９４】
リアプレート１００５には、基板１００１が固定されているが、この基板１００１上には表面伝導型放出素子１００２（本発明の「変調素子」に相当）がＮ×Ｍ個形成されている（ここでＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置の場合は、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４とした）。これらＮ×Ｍ個の表面伝導型放出素子１００２は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。これら１００１〜１００４によって構成される部分をマルチ電子源と呼ぶ。
【００９５】
尚、気密容器のリアプレート１００５にマルチ電子源の基板１００１を固定する。マルチ電子源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１００１自体を用いてもよい。
【００９６】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施の形態の表示パネル１０１はカラー表示用であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分けられている。各色の蛍光体は、例えば図１１（Ａ）に示すようにストライプ状に塗り分けられ、各色の蛍光体のストライプの間には黒色の導電体１０１０が設けてある。
【００９７】
この黒色の導電体１０１０を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、更には電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛などを主成分として用いる。
【００９８】
また、３原色の蛍光体の塗り分け方は図１１（Ａ）に示したストライプ状の配列に限られるものではなく、例えば図１１（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００９９】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。このメタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させるため、負イオンの衝突から蛍光膜１００８を保護するため、電子加速電圧を印加するための電極として作用させるため、蛍光膜１００８を励起した電子の導電路として作用させるためなどである。このメタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウムを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【０１００】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【０１０１】
また、行端子Ｄx1〜ＤxMおよび列端子Ｄy1〜ＤyNおよび加速電極端子Ｈｖは、この表示
パネル１０１と、前述の駆動回路などの電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。行端子Ｄx1〜ＤxMは、マルチ電子源の行方向配線１００３と、また列端子Ｄy1〜ＤyNはマルチ電子源の列方向配線１００４と、端子Ｈｖはフェースプレートのメタルバック１００９とそれぞれ電気的に接続されている。
【０１０２】
また、この気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０-7［torr（≒１３３．３２Ｐa）］程度の真空度まで排気する。その後、その排気管を封止するが、気密容器内の真空度を維持するために、封止の直前或は封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。このゲッター膜とは、例えばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０-5乃至１×１０-7［torr（≒１３３．３２Ｐa）］の真空度に維持される。
【０１０３】
以上、本発明の実施の形態に係る表示パネル１０１の基本構成とその製法を説明した。
【０１０４】
次に、この実施の形態の表示パネル１０１に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、表面伝導型放出素子を単純マトリクス配線した電子源であれば、表面伝導型放出素子の材料や形状或は製法に制限はない。しかしながら本願発明者らは、表面伝導型放出素子の中では、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性に優れ、しかも製造が容易に行えることを見出している。従って、高輝度で大画面の画像表示装置のマルチ電子源に用いるには最も好適であると言える。そこで、上記実施の形態の表示パネル１０１においては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【０１０５】
図１２は、前述の表面伝導型放出素子を電子源として用いた表示パネル１０１に、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した多機能表示装置の一例を示すための図である。
【０１０６】
図１２において、１０１は前述した表示パネル、２１０１は表示パネル１０１の駆動回路、２１０２は表示パネルコントローラ、２１０３はマルチプレクサ、２１０４はデコーダ、２１０５は入出力インターフェース回路、２１０６はＣＰＵ、２１０７は画像生成回路、２１０８および２１０９および２１１０は画像メモリインターフェース回路、２１１１は画像入力インターフェース回路、２１１２および２１１３はＴＶ信号受信回路、２１１４は入力部である。
【０１０７】
図１の行駆動回路１０２及び列駆動回路１０４は、駆動回路２１０１に相当する。
【０１０８】
なお、本表示装置は、例えばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信，分離，再生，処理，記憶などに関する回路やスピーカなどについては説明を省略する。以下、画像信号の流れに沿って各部の機能を説明してゆく。
【０１０９】
まず、ＴＶ信号受信回路２１１３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でもよい。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記表
示パネルの利点を生かすのに好適な信号源である。ＴＶ信号受信回路２１１３で受信されたＴＶ信号は、デコーダ２１０４に出力される。
【０１１０】
また、ＴＶ信号受信回路２１１２は、例えば同軸ケーブルや光ファイバなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ信号の方式は特に限られるものではなく、また本回路で受信されたＴＶ信号もデコーダ２１０４に出力される。
【０１１１】
また、画像入力インターフェース回路２１１１は、例えばＴＶカメラや画像用読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１１２】
また、画像メモリインターフェース回路２１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１１３】
また、画像メモリインターフェース回路２１０９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１１４】
また、画像メモリインターフェース回路２１０８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ２１０４に出力される。
【０１１５】
また、入出力インターフェース回路２１０５は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像データや文字データ・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ２１０６と外部との間で制御信号や数値データの入出力などを行うことも可能である。
【０１１６】
また、画像生成回路２１０７は、前記入出力インターフェース回路２１０５を介して外部から入力される画像データや文字・図形情報や、或はＣＰＵ２１０６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読みだし専用メモリや、画像処理を行うためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。本回路により生成された表示用画像データは、デコーダ２１０４に出力されるが、場合によっては前記入出力インターフェース回路２１０５を介して外部のコンピュータネットワークやプリンタ入出力することも可能である。
【０１１７】
また、ＣＰＵ２１０６は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。
【０１１８】
例えば、マルチプレクサ２１０３に制御信号を出力し、表示パネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じて表示パネルコントローラ２１０２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０１１９】
また、前記画像生成回路２１０７に対して画像データや文字・図形情報を直接出力した
り、或は前記入出力インターフェース回路２１０５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。
【０１２０】
なお、ＣＰＵ２１０６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。
【０１２１】
或は、前述したように入出力インターフェース回路２１０５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行っても良い。また、入力部２１１４は、ＣＰＵ２１０６に使用者が命令やプログラム、或はデータなどを入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック，バーコードリーダ，音声認識装置など多様な入力機器を用いる事が可能である。
【０１２２】
また、デコーダ２１０４は、２１０７ないし２１１３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ２１０４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止画の表示が容易になる、或は前記画像生成回路２１０７およびＣＰＵ２１０６と協同して画像の間引き，補間，拡大，縮小，合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれるからである。
【０１２３】
また、マルチプレクサ２１０３は、ＣＰＵ２１０６より入力される制御信号に基づき表示画像を適宜選択するものである。即ち、マルチプレクサ２１０３はデコーダ２１０４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路２１０１に出力する。その場合には、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することもできる。
【０１２４】
また、表示パネルコントローラ２１０２は、ＣＰＵ２１０６より入力される制御信号に基づき駆動回路２１０１の動作を制御するための回路である。
【０１２５】
まず、表示パネルの基本的な動作に係るものとして、例えば表示パネル１０１の駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路２１０１に対して出力する。また、表示パネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路２１０１に対して出力する。
【０１２６】
また、場合によっては表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路２１０１に対して出力する場合もある。また、駆動回路２１０１は、表示パネル１０１に印加する駆動信号を発生するための回路であり、前記マルチプレクサ２１０３から入力される画像信号と、前記表示パネルコントローラ２１０２より入力される制御信号に基づいて動作するものである。
【０１２７】
以上、各部の機能を説明したが、図１２に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報を表示パネル１０１に表示する事が可能である。即ち、テレビジョン放送をはじめとする各種の画像信号はデコーダ２１０４において逆変換された後、マルチプレクサ２１０３において適宜選択され、駆動回路２１０１に入力される。一方、ディスプレイコントローラ２１０２は、表示する画像信号に応じて駆動回路２１０１の動作を制御するための制御信号を発生する。駆動回路２１０１は、上記画像
信号と制御信号に基づいて表示パネル１０１に駆動信号を印加する。これにより、表示パネル１０１において画像が表示される。これらの一連の動作は、ＣＰＵ２１０６により統括的に制御される。
【０１２８】
また、本表示装置においては、前記デコーダ２１０４に内蔵する画像メモリや、画像生成回路２１０７およびＣＰＵ２１０６が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大，縮小，回転，移動，エッジ強調，間引き，補間，色変換，画像の縦横比変換などをはじめとする画像処理や、合成，消去，接続，入れ換え，はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施の形態の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行うための専用回路を設けても良い。
【０１２９】
従って、本表示装置は、テレビジョン放送の表示機器，テレビ会議の端末機器，静止画像および動画像を扱う画像編集機器，コンピュータの端末機器，ワードプロセッサをはじめとする事務用端末機器，ゲーム機などの機能を一台で兼ね備える事が可能で、産業用或は民生用として極めて応用範囲が広い。
【０１３０】
なおこの図１２は、表面伝導型放出素子を電子源とする表示パネルを用いた表示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。例えば、図１２の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ，音声マイク，照明機，モデムを含む送受信回路などを構成要素に追加するのが好適である。また、本実施の形態では、ディスプレイ装置に適用する例で説明したが本発明はこれに限定されるものでなく、画像信号に応じて画像を形成する装置であればどのような装置にも適用可能である。例えば、電子放出素子の代わりに、液晶素子やプラズマ発光素子、ＥＬ発光素子など、マトリクス駆動するものであれば、いかなるものにも適用可能である。
【０１３１】
以上説明したように本実施の形態によれば、行配線における配線抵抗に起因する電圧降下が発生した場合であっても、その電圧降下による影響を補償するように各列の素子を駆動する駆動電圧を制御することにより、各素子から放出される電子量の変動を低減させることができ、これにより高品位の画像を表示することができる。
【０１３２】
またこれにより、上述の表示装置の表示画面全体に亙って原画像信号に対して極めて忠実な輝度の画像を表示できる。
【０１３３】
また、マトリクス状に配線された複数の放出素子を有する電子源の配線抵抗に依存する電圧降下を他方の配線の電位により補償して各素子を駆動することにより、高品位の画像形成を行うことができる。
【０１３４】
また、本実施形態によれば、マトリクス状に配線された複数の放出素子を有する電子源の配線抵抗に依存する電圧降下によって生じる、各放出素子からの電子放出量のばらつきを最小限とすることにより高品位の画像形成を行うことができる。
【０１３５】
また、本実施形態によれば、マトリクス状に配線された複数の放出素子に印加される行方向配線の配線抵抗に依存する電圧降下を、列方向の配線を駆動する駆動回路の電源電圧により補償することにより、高品位の画像形成を行うことができる。
【０１３６】
尚、上述の実施の形態では、行配線における電圧降下を列配線に印加する電圧値を変更することにより補償するようにしたが、本発明はこれに限定されるものでなく、列配線に
おける電圧降下を行配線に印加する電圧値を変更することにより補償するようにしても良い。
【０１３７】
なお、発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。
【０１３８】
また本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システム或は装置に供給し、そのシステム或は装置のコンピュータ（またはCPUやMPU）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【０１３９】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【図面の簡単な説明】
【０１４０】
【図１】本発明の実施形態１に係る画像表示装置の回路構成を示すブロック図である。
【図２】本実施形態に係る列駆動回路の構成を示すブロック図である。
【図３】本実施形態に係る電圧補正回路１０７の説明用ブロック図である。
【図４】本発明第１実施形態において、画素にかかる電圧を示したグラフである。
【図５】電圧補正回路をオペアンプなどの電子回路にて構成した場合の図である。
【図６】本実施形態１における行方向の各放出素子に印加される電圧例を示す図である。
【図７】本発明第２実施形態の概略図である。
【図８】本発明第２実施形態において、画素にかかる電圧を示したグラフである。
【図９】第2実施形態の電圧補正回路をオペアンプなどの電子回路にて構成した場合の図である。
【図１０】本実施形態に係る表示パネルの外観斜視図である。
【図１１】本実施形態に係る表示パネルの蛍光体の配置図である。
【図１２】本実施形態に係る多機能表示装置の一例を示すブロック図である。
【図１３】マルチ電子源の配線例を示す回路図である。
【図１４】行配線方向の各放出素子に印加される電圧例を示す図である。
【符号の説明】
【０１４１】
１０１  表示パネル
１０２  行駆動回路
１０３  制御回路
１０４  列駆動回路
２０１  シフトレジスタ
２０２  ラッチ回路
２０３  パルス幅変調回路
３０１  行配線模倣回路
３０２  電流検知＆電圧制御回路
５０１  模倣抵抗
５０２  取出し抵抗
５０３、５０５  電流検知器
５０４  電圧加算器
【図１】
2006243630.tif 000003
【図２】
2006243630.tif 000004
【図６】
2006243630.tif 000005
【図１１】
2006243630.tif 000006
【図１２】
2006243630.tif 000007
【図１３】
2006243630.tif 000008
【図１４】
2006243630.tif 000009
【図３】
2006243630.tif 000010
【図４】
2006243630.tif 000011
【図５】
2006243630.tif 000012
【図７】
2006243630.tif 000013
【図８】
2006243630.tif 000014
【図９】
2006243630.tif 000015
【図１０】
2006243630.tif 000016