(57)【要約】【課題】  テストモードの切り替えに要するピン数を削減し、意図しないユーザによるテストモードの不正な操作を抑制して最大限のセキュリティを低コストで実現する。【解決手段】  半導体集積回路１０１に対するテストモードの選定指令に任意周波数の複数の秘匿周波数信号を使用し、これら秘匿周波数信号を周波数毎に別々の周波数検知回路１０３，１０４，１０５により検知し、この各周波数検知回路からの出力信号をテストモード選定回路１０６で受け、このテストモード選定回路１０６により半導体集積回路のテストモードへの移行を許可するとともに、これら周波数検知回路から出力される第１信号と第２信号との組み合わせに基づいて半導体集積回路のテストモードを選定する。【選択図】        図１
2006029948.tif 000002
【特許請求の範囲】
【請求項１】
機能毎にテストモードを切り替えて半導体集積回路の性能テストを行う時のテストモード設定方法であって、
前記半導体集積回路に設けたテスト端子に信号発振回路から前記機能に対応して設定した任意周波数の秘匿周波数信号を入力し、
前記テスト端子に入力された秘匿周波数信号を周波数毎に設けられた別々の周波数検知回路により検知し、
前記各周波数検知回路はそれぞれの周波数に対応する秘匿周波数信号を検知した時に第１信号を出力するとともに対応する秘匿周波数信号を検知しない時に第２信号を出力し、
前記テスト端子に入力される秘匿周波数信号に応じて前記各周波数検知回路から出力される前記第１信号と第２信号との組み合わせに基づいてテストモードを選定するように構成されている、
ことを特徴とする半導体集積回路のテストモード設定方法。
【請求項２】
前記いずれか１つの周波数検知回路がこれに対応する秘匿周波数信号を検知した時にのみ前記半導体集積回路のテストモードへの移行を許可するように構成されていることを特徴とする請求項１記載の半導体集積回路のテストモード設定方法。
【請求項３】
前記テスト端子に入力される秘匿周波数信号に応じて前記各周波数検知回路が出力する前記第１信号と第２信号との組み合わせにより予め選定されたテストモード以外は通常モードとして選定するように構成されていることを特徴とする請求項１記載の半導体集積回路のテストモード設定方法。
【請求項４】
機能毎にテストモードを切り替えて半導体集積回路の性能テストを行う時のテストモード設定回路を有する半導体集積回路であって、
前記テストモード設定回路は、
前記半導体集積回路に設けたテスト端子に接続され前記機能に対応して設定した任意周波数の複数の秘匿周波数信号を発生する少なくとも１つの信号発振回路と、
前記テスト端子に入力される秘匿周波数信号を周波数毎に別々検知するとともにそれぞれの周波数に対応する秘匿周波数信号を検知した時は第１信号を出力し、かつ対応する秘匿周波数信号を検知できない時は第２信号を出力する複数の周波数検知回路と、
前記テスト端子に入力される秘匿周波数信号に応じて前記各周波数検知手段が出力する前記第１信号と第２信号との組み合わせに基づいてテストモードを選定するテストモード選定回路とを備える、
ことを特徴とする半導体集積回路。
【請求項５】
前記テストモード設定回路は、前記いずれか１つの周波数検知回路がこれに対応する秘匿周波数信号を検知した時にのみ前記半導体集積回路のテストモードへの移行を許可するように構成されていることを特徴とする請求項４記載の半導体集積回路。
【請求項６】
前記テストモード選定回路は、前記各周波数検知回路が出力する前記第１信号と第２信号との組み合わせにより予め選定されたテストモード以外は通常モードとして選定するように構成されていることを特徴とする請求項４記載の半導体集積回路。
【請求項７】
前記テストモード選定回路が前記各周波数検知回路からの第１信号と第２信号を受けてテストモードを選定する動作タイミングを任意に設定する動作タイミング設定手段を備えることを特徴とする請求項４記載の半導体集積回路。
【請求項８】
前記信号発振回路は、パルスジェネレータであることを特徴とする請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムを構成する半導体集積回路に内蔵された複数の機能ブロックを、通常動作モードと複数のテストモードとに切り替えて前記機能ブロックの性能をテストして半導体集積回路を評価する際に適用される半導体集積回路のテストモード設定方法及びテストモード設定回路を内蔵する半導体集積回路に関する。
【背景技術】
【０００２】
近年、携帯型ＰＣ（パーソナルコンピュータ）やデジタルカメラなどのコンピュータシステムを構成する大規模化された半導体集積回路の出荷に際しては、半導体集積回路に内蔵された全ての機能ブロックの性能テストを行うことで製品の品質を高めるようにしている。そして、このような性能テストを可能にするために、半導体集積回路には各機能を容易に検査するためのテストモード機能が組み込まれているのが一般的である。
しかるに、近年の半導体集積回路においては、認証機能など極めて機密性の高い情報が半導体集積回路の内部メモリ等に格納されるようになっており、これに伴い上記情報のセキュリティを確保する観点から、意図しないユーザによる不正なテストモード操作を抑制し、テストモード機能を容易に利用できないようにしておく必要がある。
【０００３】
従来、このようなテストモード制御のセキュリティ対策としては、各ユーザに固有の識別データを格納しておき、識別データと一致するデータが検出された時に、内蔵の機能ブロックを個別に動作させて検査が行うことが可能な特定のテストモードに移行する方法が知られている（例えば特許文献１）。
また、従来においては、テスト専用ピンから入力される計数パルスを、縦接続した複数のフリップフロップからなるカウンタにより計数し、この計数値に基づいてテストモードを生成し、少ないテスト端子で数十種類のテストモードの切り替え制御を可能にしたテスト方法も知られている（例えば特許文献２）。
また、このようなコンピュータシステムのテストモード機能は、内蔵のメモリ内に格納されたプログラムやデータの不正流出や改ざんあるいは偶発的な事故によるプログラム不良など防止するために、出荷時にユーザが使用できないようにしている。
【特許文献１】特開２００１−８４１６０号公報
【特許文献２】特開２００１−６６３５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１に示すテスト方法では、固有の識別データを書き込むためのシリアル通信等の高度な外部入力装置が必要になり、半導体集積回路、すなわち半導体チップがコスト高になるほか、機能試験環境が限定されるという問題がある。
また、上記特許文献２に示すテスト方法では、テストモード制御専用のテスト端子数を少なくできるが、入力されるクロック数で容易にテストモードへ切り替えが可能であるため、テストモード制御のセキュリティが確保できないという問題がある。
【０００５】
本発明は、このような従来の問題を解決するためになされたもので、コンピュータシステムを構成する半導体集積回路のテストモードの切り替えに要するピン数の削減を容易に実現できるとともに意図しないユーザによるテストモードの不正な操作を抑制して最大限のセキュリティを低コストで実現できるようにしたテストモード設定方法及びテストモード設定回路を内蔵する半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は、機能毎にテストモードを切り替えて半導体集積回路の性能テストを行う時のテストモード設定方法であって、前記半導体集積回路に設けたテスト端子に信号発振回路から前記機能に対応して設定した任意周波数の秘匿周波数信号を入力し、前記テスト端子に入力される秘匿周波数信号を周波数毎に設けられた別々の周波数検知回路により検知し、前記各周波数検知回路はそれぞれの周波数に対応する秘匿周波数信号を検知した時に第１信号を出力するとともに対応する秘匿周波数信号を検知しない時に第２信号を出力し、前記テスト端子に入力される秘匿周波数信号に応じて前記各周波数検知回路から出力される前記第１信号と第２信号との組み合わせに基づいてテストモードを選定するように構成されていることを特徴とする。
また、本発明は、機能毎にテストモードを切り替えて半導体集積回路の性能テストを行う時のテストモード設定回路を有する半導体集積回路であって、前記テストモード設定回路は、前記半導体集積回路に設けたテスト端子に接続され前記機能に対応して設定した任意周波数の複数の秘匿周波数信号を発生する少なくとも１つの信号発振回路と、前記テスト端子に入力される秘匿周波数信号を周波数毎に別々検知するとともにそれぞれの周波数に対応する秘匿周波数信号を検知した時は第１信号を出力し、かつ対応する秘匿周波数信号を検知できない時は第２信号を出力する複数の周波数検知回路と、前記テスト端子に入力される秘匿周波数信号に応じて前記各周波数検知手段が出力する前記第１信号と第２信号との組み合わせに基づいてテストモードを選定するテストモード選定回路とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明のテストモード設定方法及びテストモード設定回路を有する半導体集積回路においては、テストモードの選定指令に任意周波数の複数の秘匿周波数信号を用い、これら秘匿周波数信号を周波数毎に別々の周波数検知回路により検知し、この各周波数検知回路から出力される第１信号と第２信号との組み合わせに基づいて半導体集積回路の各機能に対応するテストモードを選定するようにしたので、意図しないユーザによるテストモードの不正な操作を抑制して最大限のセキュリティを低コストで実現できるとともに半導体集積回路のテストモードの切り替えに要するピン数の削減を容易に実現できる。
【発明を実施するための最良の形態】
【０００８】
コンピュータシステムを構成する半導体集積回路のテストモードの切り替えに要するピン数の削減を容易に実現できるとともに意図しないユーザによるテストモードの不正な操作を抑制して最大限のセキュリティを低コストで実現するという目的を、テスト端子に入力された秘匿周波数信号を周波数毎に設けられた別々の周波数検知回路により検知し、その検知結果に基づいてテストモードを選定することで実現した。
【実施例１】
【０００９】
以下に本発明の実施例１について図面を参照して詳細に説明する。
図１は本発明方法によるテストモード設定回路を内蔵する半導体集積回路の概略構成図であり、図２は本実施例１における周波数検知テーブルの一例を示す説明図であり、図３は本実施例１におけるテストモードテーブルの一例を示す説明図である。
【００１０】
図１において、１０１は携帯型ＰＣやデジタルカメラなどのコンピュータシステムを構成する半導体集積回路であって、図示省略したＡ／Ｄコンバータ、Ｄ／Ａコンバータ、メモリやマクロセルなどの各種機能ブロックのテストモードを機能毎に設定するためのテストモード設定回路１０２を有している。このテストモード設定回路１０２は、信号発振回路１００と、複数、例えば３つの周波数検知回路１０３，１０４，１０５と、テストモード選定回路１０６を備え、信号発振回路１００の出力端は半導体集積回路１０１に設けた１つのテスト端子１０８に接続され、また、周波数検知回路１０３，１０４，１０５の入力端はテスト端子１０８に接続されている。
【００１１】
前記信号発振回路１００は、半導体集積回路１０１のテストモードを設定するのに必要な任意周波数の複数の秘匿周波数信号を発生するもので、パルスジェネレータから構成されている。また、この信号発振回路１００からは、例えば１０ｋＨｚと３３．２１ＭＨｚと１２３．４５ＭＨｚの周波数の秘匿周波数信号が発生できるように構成されている。これら秘匿周波数信号の周波数は、意図しないユーザに対して秘匿され、特定のユーザに対してのみ秘密に開示されるものである。また、前記各秘匿周波数信号の周波数は半導体集積回路１０１の設計時に設定される。
【００１２】
前記周波数検知回路１０３は、テスト端子１０８に入力される信号発振回路１００からの秘匿周波数信号のうち、１０ｋＨｚの秘匿周波数信号を検知して出力信号１０９を送出するもので、この１０ｋＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号１０９として第１信号「１」（ハイレベル）を出力し、１０ｋＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号１０９として第２信号「０」（ローレベル）を出力するように構成されている。
また、前記周波数検知回路１０４は、テスト端子１０８に入力される信号発振回路１００からの秘匿周波数信号のうち、３３．２１ＭＨｚの秘匿周波数信号を検知して出力信号１１０を送出するもので、この３３．２１ＭＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号１１０として第１信号「１」（ハイレベル）を出力し、３３．２１ＭＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号１１０として第２信号「０」（ローレベル）を出力するように構成されている。
また、前記周波数検知回路１０５は、テスト端子１０８に入力される信号発振回路１００からの秘匿周波数信号のうち、１２３．４５ＭＨｚの秘匿周波数信号を検知して出力信号１１１を送出するもので、この１２３．４５ＭＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号１１１は第１信号「１」（ハイレベル）を出力し、１２３．４５ＭＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号１１１として第２信号「０」（ローレベル）を出力するように構成されている。
【００１３】
前記テストモード選定回路１０６は、テスト端子１０８に入力される秘匿周波数信号に応じて周波数検知回路１０３，１０４，１０５の何れか１つから出力される第１信号「１」を認識した時にテストモードへの移行を許可するとともに、この周波数検知回路１０３，１０４，１０５から出力される第１信号「１」と第２信号「０」との組み合わせに基づいて前記機能ブロックに必要なテストモードを選定するように構成されている。
【００１４】
次に、本実施例１に示すテストモード設定回路１０２の動作について図２及び図３を参照して説明する。
図１において、信号発振回路１００からテスト端子１０８に入力された秘匿周波数信号が１０ｋＨｚの周波数である場合は、周波数検知回路１０３が応答して１０ｋＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路１０４と１０５は１０ｋＨｚの周波数に応答しない。すなわち、１０ｋＨｚの秘匿周波数信号に対しては周波数検知回路１０３が図２の丸印で示すように動作状態におかれ、周波数検知回路１０４と１０５は図２の×印で示すように非動作状態におかれる。その結果、１０ｋＨｚの秘匿周波数信号を検知した周波数検知回路１０３の出力信号１０９は図２に示すように第１信号「１」となり、周波数検知回路１０４の出力信号１１０と周波数検知回路１０５の出力信号１１１は図２に示すように共に第２信号「０」となる。
【００１５】
また、信号発振回路１００からテスト端子１０８に入力された秘匿周波数信号が３３．２１ＭＨｚの周波数である場合は、周波数検知回路１０４が応答して３３．２１ＭＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路１０３と１０５は３３．２１ＭＨｚの周波数に応答しない。すなわち、３３．２１ＭＨｚの秘匿周波数信号に対しては周波数検知回路１０４が図２の丸印で示すように動作状態におかれ、周波数検知回路１０３と１０５は図２の×印で示すように非動作状態におかれる。その結果、３３．２１ＭＨｚの秘匿周波数信号を検知した周波数検知回路１０４の出力信号１１０は図２に示すように第１信号「１」となり、周波数検知回路１０３の出力信号１０９と周波数検知回路１０５の出力信号１１１は図２に示すように共に第２信号「０」となる。
【００１６】
さらに、信号発振回路１００からテスト端子１０８に入力された秘匿周波数信号が１２３．４５ＭＨｚの周波数である場合は、周波数検知回路１０５が応答して１２３．４５ＭＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路１０３と１０４は１２３．４５ＭＨｚの周波数に応答しない。即ち、１２３．４５ＭＨｚの秘匿周波数信号に対しては周波数検知回路１０５が図２の丸印で示すように動作状態におかれ、周波数検知回路１０３と１０４は図２の×印で示すように非動作状態におかれる。その結果、１２３．４５ＭＨｚの秘匿周波数信号を検知した周波数検知回路１０５の出力信号１１１は図２に示すように第１信号「１」となり、周波数検知回路１０３の出力信号１０９と周波数検知回路１０４の出力信号１１０は図２に示すように共に第２信号「０」となる。
【００１７】
一方、テストモード選定回路１０６では、周波数検知回路１０３，１０４，１０５の何れか１つから第１信号「１」が出力されているかを判定し、この第１信号「１」を認識した時は半導体集積回路１０１のテストモードへの移行を許可する。
なお、周波数検知回路１０３，１０４，１０５からの第１信号「１」を認識できない時は秘匿周波数を知らない不法ユーザが不正な操作で秘匿周波数信号を繰り返し検索してテストモードを不正に設定していると判断してテストモードの設定を不能にする。
また、テストモード選定回路１０６が第１信号「１」を認識して半導体集積回路１０１のテストモードへの移行を許可した場合は、テスト端子１０８に入力される秘匿周波数信号の周波数に応じて周波数検知回路１０３，１０４，１０５から出力される第１信号「１」と第２信号「０」との組み合わせに基づいて半導体集積回路１０１の機能ブロックに必要なテストモードを選定する。
【００１８】
例えば、図３に示すように、周波数検知回路１０３，１０４，１０５の各出力信号１０９，１１０，１１１が「１  ０  ０」である場合、テストモード選定回路１０６は半導体集積回路１０１に対してテストモードＡを選定する。また、周波数検知回路１０３，１０４，１０５の各出力信号１０９，１１０，１１１が「０  １  ０」である場合、テストモード選定回路１０６は半導体集積回路１０１に対してテストモードＢを選定する。また、周波数検知回路１０３，１０４，１０５の各出力信号１０９，１１０，１１１が「０  ０  １」である場合、テストモード選定回路１０６は半導体集積回路１０１に対してテストモードＣを選定する。さらに、上記組み合わせ以外の時は半導体集積回路１０１を通常モードに選定する。
【００１９】
このような本実施例１によれば、半導体集積回路１０１に対するテストモードの選定指令に任意周波数の複数の秘匿周波数信号を用い、これら秘匿周波数信号を周波数毎に別々の周波数検知回路１０３，１０４，１０５により検知し、この周波数検知回路１０３，１０４，１０５からの出力信号１０９．１１０．１１１をテストモード選定回路１０６で受け、このテストモード選定回路１０６により周波数検知回路１０３，１０４，１０５の何れか１つが出力する第１信号「１」を認識した時に半導体集積回路１０１のテストモードへの移行を許可するとともに、これら周波数検知回路１０３，１０４，１０５から出力される第１信号と第２信号との組み合わせに基づいて半導体集積回路１０１の各機能に対応するテストモードを秘匿周波数信号で選定するように構成したので、テストモード設定に有効な秘匿周波数の解析が非常に困難となり、意図しない、かつ悪意を持ったユーザによるテストモードの不正な設定操作を抑制できるとともに最大限のセキュリティを低コストで実現できる。しかも、半導体集積回路のテストモードの切り替えに要するテスト端子１０８の数も１つで済み、テスト端子数の削減を容易に実現できるほか、秘匿周波数信号がテスト端子１０８に入力された時以外では半導体集積回路がテストモードに移行されないように構成しているので、偶発的な不連続ノイズによるテストモード設定回路１０２の誤動作を抑制できる。
【００２０】
なお、上記実施例１では、１つの信号発振回路１００から周波数の異なる３種類の秘匿周波数信号を発生させ、この秘匿周波数信号を用いてテストモードを設定する場合について説明したが、本発明はこれに限らず、周波数の異なる３種類以上の秘匿周波数信号を発生する１つまたはそれ以上の信号発振回路を用いてもよい。この場合、各周波数に対応する３個以上の周波数検知回路が必要になる。また、秘匿周波数信号の数及び周波数検知回路の数を増加することによりテストモード数を拡張することが可能である。
また、周波数検知回路１０３，１０４，１０５から出力される第１信号と第２信号との組み合わせは図３に示すものに限定されない。
【実施例２】
【００２１】
次に、図４〜図７により本発明の実施例２について説明する。
図４は本実施例２におけるテストモード設定回路を内蔵する半導体集積回路の概略構成図であり、図５は本実施例２における周波数検知テーブルの一例を示す説明図であり、図６本実施例２におけるテストモードテーブルの一例を示す説明図であり、図７は本実施例２における動作タイミング設定回路の動作タイミングチャートである。
【００２２】
図４において、２０１は携帯型ＰＣやデジタルカメラなどのコンピュータシステムを構成する半導体集積回路であって、図示省略したＡ／Ｄコンバータ、Ｄ／Ａコンバータ、メモリやマクロセルなどの各種機能ブロックのテストモードを機能毎に設定するためのテストモード設定回路２０２を有している。このテストモード設定回路２０２は、信号発振回路２００Ａ，２００Ｂと、複数、例えば４つの周波数検知回路２０３，２０４，２０５，２０６と、テストモード選定回路２０７と、動作タイミング設定回路２０８を備え、信号発振回路２００Ａ，２００Ｂの出力端は半導体集積回路２０１に設けた別々のテスト端子２０９Ａ，２０９Ｂにそれぞれ接続され、また、周波数検知回路２０３，２０４の入力端はテスト端子２０９Ａに接続され、周波数検知回路２０５，２０６の入力端はテスト端子２０９Ｂに接続されている。
【００２３】
前記信号発振回路２００Ａ，２００Ｂは、それぞれ半導体集積回路２０１のテストモードを設定するのに必要な任意周波数の複数の秘匿周波数信号を発生するもので、それぞれはパルスジェネレータから構成されている。
前記信号発振回路２００Ａからは、例えば９９ｋＨｚと５５．４３ＭＨｚの周波数の秘匿周波数信号が発生するように構成されている。また、信号発振回路２００Ｂからは、例えば３４５ｋＨｚと２４６．８９ＭＨｚの周波数の秘匿周波数信号が発生するように構成されている。これら秘匿周波数信号の周波数は、意図しないユーザに対して秘匿され、特定のユーザに対してのみ秘密に開示されるものである。また、前記各秘匿周波数信号の周波数は半導体集積回路２０１の設計時に設定される。
【００２４】
前記周波数検知回路２０３は、テスト端子２０９Ａに入力される信号発振回路２００Ａからの秘匿周波数信号のうち、９９ｋＨｚの秘匿周波数信号を検知して出力信号２１０を送出するもので、この９９ｋＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号２１０として第１信号「１」（ハイレベル）を出力し、９９ｋＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号２１０として第２信号「０」（ローレベル）を出力するように構成されている。また、前記周波数検知回路２０４は、テスト端子２０９Ａに入力される信号発振回路２００Ａからの秘匿周波数信号のうち、５５．４３ＭＨｚの秘匿周波数信号を検知して出力信号２１１を送出するもので、この５５．４３ＭＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号２１１として第１信号「１」（ハイレベル）を出力し、５５．４３ＭＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号２１１として第２信号「０」（ローレベル）を出力するように構成されている。
【００２５】
また、前記周波数検知回路２０５は、テスト端子２０９Ｂに入力される信号発振回路２００Ｂからの秘匿周波数信号のうち、３４５ｋＨｚの秘匿周波数信号を検知して出力信号２１２を送出するもので、この３４５ｋＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号２１２として第１信号「１」（ハイレベル）を出力し、３４５ｋＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号２１２として第２信号「０」（ローレベル）を出力するように構成されている。また、前記周波数検知回路２０６は、テスト端子２０９Ｂに入力される信号発振回路２００Ｂからの秘匿周波数信号のうち、２４６．８９ＭＨｚの秘匿周波数信号を検知して出力信号２１３を送出するもので、この２４６．８９ＭＨｚの周波数に対応する秘匿周波数信号を検知した時の出力信号２１３として第１信号「１」（ハイレベル）を出力し、２４６．８９ＭＨｚの周波数に対応する秘匿周波数信号を検知できない時の出力信号２１３として第２信号「０」（ローレベル）を出力するように構成されている。
【００２６】
前記テストモード選定回路２０７は、テスト端子２０９Ａ，２０９Ｂに入力される秘匿周波数信号に応じて周波数検知回路２０３，２０４の何れか１つから出力される第１信号「１」を認識した時で、且つ、周波数検知回路２０５，２０６の何れか１つから出力される第１信号「１」を認識した時にテストモードへの移行を許可するとともに、この周波数検知回路２０３，２０４，２０５，２０６から出力される第１信号「１」と第２信号「０」との組み合わせに基づいて前記機能ブロックに必要なテストモードを選定するように構成されている。
【００２７】
前記動作タイミング設定回路２０８は、テストモード選定回路２０７が周波数検知回路２０３，２０４，２０５，２０６からの第１信号と第２信号を受けてテストモードの選定動作へ移行するタイミングを任意に設定するためのもので、この動作タイミング設定回路２０８はアップカウンタから構成されている。このアップカウンタには、半導体集積回路２０１に設けられたクロック端子２２０を通して図示省略のクロック発生回路からクロックＣＬＫが入力されるように構成され、さらに、このアップカウンタには、半導体集積回路２０１に設けられたリセット端子２２１を通してリセット信号ＲＥＳＴがアップカウンタの動作開始時に供給できるように構成されている。
【００２８】
次に、本実施例２に示すテストモード設定回路２０２の動作について図５〜図７参照して説明する。
図４において、テストモード設定回路２０２が設定モードに移行されると、まず、図７（Ｂ）に示すように、HighからLowに変化するリセット信号ＲＥＳＴが図示省略の制御部からリセット端子２２１を通して動作タイミング設定回路２０８に供給され、動作タイミング設定回路２０８をリセットする。これに伴い、動作タイミング設定回路２０８のアップカウンタはクロック端子２２０を通して図示省略のクロック発生回路から供給されるクロックＣＬＫ（図７（Ａ）参照）によってアップカウントを開始し、そのカウント値が予め決められた設定値に達すると、動作タイミング設定回路２０８の出力は図７(Ｄ)に示すようにLowからHighに変化し、テストモード選定回路２０７にモードセット信号２２２を与え、テストモード選定回路２０７を作動状態にセットする。
【００２９】
かかる状態において、半導体集積回路２０１のテストモード設定に際して、信号発振回路２００Ａからテスト端子２０９Ａに入力された秘匿周波数信号が９９ｋＨｚの周波数である場合は、周波数検知回路２０３が応答して９９ｋＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路２０４は９９ｋＨｚの周波数に応答しない。すなわち、９９ｋＨｚの秘匿周波数信号に対しては周波数検知回路２０３が図５の丸印で示すように動作状態におかれ、周波数検知回路２０４は図５の×印で示すように非動作状態におかれる。その結果、９９ｋＨｚの秘匿周波数信号を検知した周波数検知回路２０３の出力信号２１０は図５に示すように第１信号「１」となり、周波数検知回路２０４の出力信号は図５に示すように共に第２信号「０」となる。
【００３０】
また、信号発振回路２００Ａからテスト端子２０９Ａに入力された秘匿周波数信号が９９ｋＨｚの周波数である場合は、周波数検知回路２０４が応答して５５．４３ＭＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路２０３は５５．４３ＭＨｚの周波数に応答しない。すなわち、５５．４３ＭＨｚの秘匿周波数信号に対しては周波数検知回路２０４が図５の丸印で示すように動作状態におかれ、周波数検知回路２０３は図５の×印で示すように非動作状態におかれる。その結果、５５．４３ＭＨｚの秘匿周波数信号を検知した周波数検知回路２０４の出力信号２１１は図５に示すように第１信号「１」となり、周波数検知回路２０３の出力信号は図５に示すように共に第２信号「０」となる。
【００３１】
さらに、信号発振回路２００Ｂからテスト端子２０９Ｂに入力された秘匿周波数信号が３４５ｋＨｚの周波数である場合は、周波数検知回路２０５が応答して３４５ｋＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路２０６は３４５ｋＨｚの周波数に応答しない。すなわち、３４５ｋＨｚの秘匿周波数信号に対しては周波数検知回路２０５が図５の丸印で示すように動作状態におかれ、周波数検知回路２０６は図５の×印で示すように非動作状態におかれる。その結果、３４５ｋＨｚの秘匿周波数信号を検知した周波数検知回路２０５の出力信号２１２は図５に示すように第１信号「１」となり、周波数検知回路２０６の出力信号は図５に示すように共に第２信号「０」となる。
【００３２】
また、信号発振回路２００Ｂからテスト端子２０９Ｂに入力された秘匿周波数信号が２４６．８９ＭＨｚの周波数である場合は、周波数検知回路２０６が応答して２４６．８９ＭＨｚの秘匿周波数信号を検知するように動作し、これ以外の周波数検知回路２０５は２４６．８９ＭＨｚの周波数に応答しない。すなわち、２４６．８９ＭＨｚの秘匿周波数信号に対しては周波数検知回路２０６が図５の丸印で示すように動作状態におかれ、周波数検知回路２０５は図５の×印で示すように非動作状態におかれる。その結果、２４６．８９ＭＨｚの秘匿周波数信号を検知した周波数検知回路２０６の出力信号２１３は図５に示すように第１信号「１」となり、周波数検知回路２０５の出力信号は図５に示すように共に第２信号「０」となる。
【００３３】
一方、テストモード選定回路２０７では、周波数検知回路２０３，２０４の何れか１つから出力される第１信号「１」を認識した時で、且つ、周波数検知回路２０５，２０６の何れか１つから第１信号「１」が出力されているかを判定し、この第１信号「１」を認識した時は半導体集積回路２０１のテストモードへの移行を許可する。
なお、周波数検知回路２０３，２０４，２０５，２０６からの第１信号「１」を認識できない時は秘匿周波数を知らない不法ユーザが不正な操作で秘匿周波数信号を繰り返し検索してテストモードを不正に設定していると判断してテストモードの設定を不能にする。
また、テストモード選定回路２０７が第１信号「１」を認識して半導体集積回路２０１のテストモードへの移行を許可した場合は、テスト端子２０９Ａ，２０９Ｂに入力される秘匿周波数信号の周波数に応じて周波数検知回路２０３，２０４，２０５，２０６から出力される第１信号「１」と第２信号「０」との組み合わせに基づいて半導体集積回路２０１の機能ブロックに必要なテストモードを選定する。
【００３４】
例えば、図６に示すように、周波数検知回路２０３，２０４，２０５，２０６の各出力信号２１０，２１１，２１２，２１３が「１  ０  １  ０」である場合、テストモード選定回路２０７は半導体集積回路２０１に対してテストモードＤを選定する。また、周波数検知回路２０３，２０４，２０５，２０６の各出力信号２１０，２１１，２１２，２１３が「１  ０  ０  １」である場合、テストモード選定回路２０７は半導体集積回路２０１に対してテストモードＥを選定する。また、周波数検知回路２０３，２０４，２０５，２０６の各出力信号２１０，２１１，２１２，２１３が「０  １  １  ０」である場合、テストモード選定回路２０７は半導体集積回路２０１に対してテストモードＦを選定する。また、周波数検知回路２０３，２０４，２０５，２０６の各出力信号２１０，２１１，２１２，２１３が「０  １  ０  １」である場合、テストモード選定回路２０７は半導体集積回路２０１に対してテストモードＧを選定する。さらに、上記組み合わせ以外の時は半導体集積回路２０１を通常モードに選定する。
【００３５】
このような本実施例２によれば、半導体集積回路２０１に対するテストモードの選定指令に一対の信号発振回路２００Ａ，２００Ｂから発生する任意周波数の複数ずつの秘匿周波数信号を用い、これら秘匿周波数信号を周波数毎に別々の周波数検知回路２０３，２０４，２０５，２０６により検知し、この周波数検知回路２０３，２０４，２０５，２０６からの出力信号２１０，２１１，２１２，２１３をテストモード選定回路２０７で受け、このテストモード選定回路２０７により周波数検知回路２０３，２０４の何れか１つから出力される第１信号「１」を認識した時で、且つ、周波数検知回路２０５，２０６の何れか１つが出力する第１信号「１」を認識した時に半導体集積回路２０１のテストモードへの移行を許可するとともに、これら周波数検知回路２０３，２０４，２０５，２０６から出力される第１信号と第２信号との組み合わせに基づいて半導体集積回路２０１の各機能に対応するテストモードを秘匿周波数信号で選定するように構成したので、テストモード設定に有効な秘匿周波数の解析が上記実施例１の場合より更に困難となり、意図しない、かつ悪意を持ったユーザによるテストモードの不正な設定操作を抑制できるとともに最大限のセキュリティを低コストで実現できるほか、上記実施例１に比較して飛躍的にセキュリティレベルを上げることができる。しかも、半導体集積回路のテストモードの切り替えに要するテスト端子の数も２つで済み、テスト端子数の削減も容易に実現できるほか、秘匿周波数信号がテスト端子に入力された時以外では半導体集積回路がテストモードに移行されないように構成しているので、偶発的な不連続ノイズによるテストモード設定回路の誤動作を抑制できる。
【００３６】
なお、上記実施例２では、一対の信号発振回路２００Ａ，２００Ｂから発生する周波数の異なる４種類の秘匿周波数信号を用いてテストモードを設定する場合について説明したが、本発明はこれに限らず、周波数の異なる４種類以上の秘匿周波数信号を発生する２つ以上の信号発振回路を用いてもよい。周波数の異なる４種類以上の秘匿周波数信号を用いた場合、各周波数に対応する４個以上の周波数検知回路が必要になる。そして、秘匿周波数信号の数及び周波数検知回路の数を増加することによりテストモード数を拡張することが可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明方法によるテストモード設定回路を内蔵する半導体集積回路の概略構成図である。
【図２】本実施例１における周波数検知テーブルの一例を示す説明図である。
【図３】本実施例１におけるテストモードテーブルの一例を示す説明図である。
【図４】本発明の実施例２におけるテストモード設定回路を内蔵する半導体集積回路の概略構成図である。
【図５】本実施例２における周波数検知テーブルの一例を示す説明図である。
【図６】本実施例２におけるテストモードテーブルの一例を示す説明図である。
【図７】本実施例２における動作タイミング設定回路の動作タイミングチャートである。
【符号の説明】
【００３８】
１００……信号発振回路、１０１……半導体集積回路、１０２……テストモード設定回路、１０３，１０４，１０５……周波数検知回路、１０６……テストモード選定回路、２００Ａ，２００Ｂ……信号発振回路、２０１……半導体集積回路、２０２……テストモード設定回路、２０３，２０４，２０５，２０６……周波数検知回路、２０７……テストモード選定回路、２０８……動作タイミング設定回路。
【図１】
2006029948.tif 000003
【図２】
2006029948.tif 000004
【図３】
2006029948.tif 000005
【図４】
2006029948.tif 000006
【図５】
2006029948.tif 000007
【図６】
2006029948.tif 000008
【図７】
2006029948.tif 000009