(57)【要約】【課題】２つのコンピュータを備える電子制御装置において、一方のコンピュータのＲＯＭ異常を適切に診断可能な電子制御装置を提供すること。【解決手段】ホストマイコン１０１は、ＲＯＭの所定記憶領域におけるチェックサムを算出して、サブマイコン１０２に送信する。サブマイコン１０２は、ホストマイコン１０１から受信したチェックサムを、予め保存されているチェックサム判定値と比較することにより、ホストマイコン１０１のＲＯＭ異常に関する診断を行なう。このように、ホストマイコン１０１のＲＯＭ異常をサブマイコン１０２で診断することにより、ホストマイコン１０１のＲＯＭに異常が生じて、ホストマイコン１０１が予定されている処理を正常になしえない場合であっても、確実にホストマイコン１０１のＲＯＭ異常を検出することができる。【選択図】      図１
2006195739.tif 000002
【特許請求の範囲】
【請求項１】
第１のコンピュータと第２のコンピュータとを備える電子制御装置であって、
前記第１のコンピュータは、
所定データを格納するＲＯＭと、
前記ＲＯＭの所定の記憶領域におけるチェックサムを算出するチェックサム算出手段と、
前記チェックサム算出手段によって算出されたチェックサムを前記第２のコンピュータに送信する送信部とを備え、
前記第２のコンピュータは、
前記第１のコンピュータの送信部から送信される前記チェックサムを受信する受信部と、
前記受信部が受信したチェックサムと、所定の判定基準値とを比較して、受信したチェックサムが正しいか否かを判定するチェックサム判定部とを備え、
前記第２のコンピュータは、前記チェックサム判定部の判定結果に基づいて、前記第１のコンピュータのＲＯＭ異常に関する診断を行なうことを特徴とする電子制御装置。
【請求項２】
前記第１のコンピュータの前記チェックサム算出手段は、前記チェックサムを繰り返し周期的に算出するものであり、
前記第１のコンピュータの前記送信部は、前記チェックサム算出手段によってチェックサムが算出される毎に、そのチェックサムを送信するものであり、
前記第２のコンピュータは、さらに、前回のチェックサムの受信から所定時間以内に、新たなチェックサムを受信したか否かを判定する受信判定部を備え、当該受信判定部の判定結果に基づいて、前記第１のコンピュータのＲＯＭ異常に関する診断を行なうことを特徴とする請求項１に記載の電子制御装置。
【請求項３】
前記第１のコンピュータは、さらに、前記チェックサム算出手段によってチェックサムが算出される毎に、カウント値を更新するチェックサムカウント手段を備え、
前記第１のコンピュータの前記送信部は、前記チェックサムとともに、前記チェックサムカウント手段によって更新されるカウント値を送信することを特徴とする請求項２に記載の電子制御装置。
【請求項４】
前記第１のコンピュータの前記チェックサム算出手段は、前記ＲＯＭの記憶領域を複数の領域に分割し、その分割領域のチェックサムを順次算出することを特徴とする請求項1乃至請求項３のいずれかに記載の電子制御装置。
【請求項５】
前記第１のコンピュータは、所定の制御対象機器に対して制御信号を出力するものであり、
前記第２のコンピュータは、前記第１のコンピュータと前記所定の制御対象機器とを接続する信号線に挿入されたスイッチング回路の開閉状態を制御する制御信号を出力するものであって、前記第１のコンピュータのＲＯＭ異常を検出したときに、前記スイッチング回路を開放するように制御信号を出力することを特徴とする請求項１乃至請求項４のいずれかに記載の電子制御装置。
【請求項６】
前記第２のコンピュータは、
所定のデータを格納するＲＯＭと、
前記ＲＯＭの所定の記憶領域におけるチェックサムを算出するチェックサム算出手段と、
前記チェックサム算出手段によって算出されたチェックサムを前記第１のコンピュータに送信する送信部とを備え、
前記第１のコンピュータは、
前記第２のコンピュータの送信部から送信される前記チェックサムを受信する受信部と、
前記受信部が受信したチェックサムと、所定の判定基準値とを比較して、受信したチェックサムが正しいか否かを判定するチェックサム判定部とを備え、
前記第１のコンピュータと前記第２のコンピュータとは、相互にＲＯＭ異常に関する診断を行なうことを特徴とする請求項1乃至請求項５のいずれかに記載の電子制御装置。
【請求項７】
前記第２のコンピュータの前記チェックサム算出手段は、前記チェックサムを繰り返し周期的に算出するものであり、
前記第２のコンピュータの前記送信部は、前記チェックサム算出手段によってチェックサムが算出される毎に、そのチェックサムを送信するものであり、
前記第１のコンピュータは、さらに、前回のチェックサムの受信から所定時間以内に、新たなチェックサムを受信したか否かを判定する受信判定部を備え、当該受信判定部の判定結果に基づいて、前記第１のコンピュータのＲＯＭ異常に関する診断を行なうことを特徴とする請求項６に記載の電子制御装置。
【請求項８】
前記第２のコンピュータは、さらに、前記チェックサム算出手段によってチェックサムが算出される毎に、カウント値を更新するチェックサムカウント手段を備え、
前記第２のコンピュータの前記送信部は、前記チェックサムとともに、前記チェックサムカウント手段によって更新されるカウント値を送信することを特徴とする請求項７に記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのコンピュータを備える電子制御装置において、一方のコンピュータのＲＯＭ異常を適切に診断可能な電子制御装置に関する。
【背景技術】
【０００２】
従来、２つのコンピュータを備える電子制御装置において、それらのコンピュータ間で異常の発生を監視するものが知られている。例えば、特許文献１に記載された、車両を一定速度で走行させるための電子制御装置（定速走行装置）は、２つのコンピュータとしてメインＣＰＵとサブＣＰＵとを備える。
【０００３】
メインＣＰＵは、スロットル弁を回動させるためのモータ、及びモータとスロットル弁との連結・解除を切り換えるクラッチの作動を制御する。サブＣＰＵは、メインＣＰＵから制御モード信号を受信し、この制御モード信号に基づいて、クラッチを強制的に解除するためのクラッチ解除信号を出力する。制御モード信号は、定速走行中であることを示す定速走行信号及び車両の走行速度を示す速度信号を含む。
【０００４】
従って、サブＣＰＵは、定速走行中以外（例えばイグニッションスイッチがオンされたときなど）に、上述した制御モード信号を受信すると、メインＣＰＵが異常とみなして、クラッチを強制的に解除するためのクラッチ解除信号を出力する。このようにして、メインＣＰＵの異常をサブＣＰＵにて監視しつつ、異常の発生時には、メインＣＰＵによる定速走行制御が強制的に停止される。
【特許文献１】特開平１１−２１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の電子制御装置では、メインＣＰＵが、定速走行中以外に制御モード信号を出力する異常が生じた場合しか、サブＣＰＵによって、メインＣＰＵの異常を判定することができない。
【０００６】
ここで、コンピュータとしてのＣＰＵは、プログラムや制御データ等が格納されたＲＯＭを有する。このＲＯＭに異常が生じて、ＲＯＭに格納されたプログラムや制御データ等を正しく読み取れない場合には、上述したように、正規のタイミング以外のタイミングで所定の信号を出力することを含め、予期しない制御や処理が実行されてしまう可能性が生じる。このため、ＣＰＵは、例えばＲＯＭの全記憶領域の積算値（チェックサム）を演算し、予め記憶している判定値と比較して、ＲＯＭ異常を判定する自己診断処理を行なうことが一般的である。
【０００７】
ただし、ＲＯＭ異常の状態によっては、例えば、自己診断処理そのものが実行されなかったり、チェックサムを算出して、それを判定値と比較しながら、その比較を正しく行ないえなかったり、自己診断処理が正常に実行されない可能性がある。
【０００８】
本発明は、上述した点に鑑みてなされたものであり、２つのコンピュータを備える電子制御装置において、一方のコンピュータのＲＯＭ異常を適切に診断可能な電子制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に記載の電子制御装置は、第１のコンピュータと第２のコンピュータとを備え、
第１のコンピュータは、
所定のデータを格納するＲＯＭと
ＲＯＭの所定の記憶領域におけるチェックサムを算出するチェックサム算出手段と、
チェックサム算出手段によって算出されたチェックサムを第２のコンピュータに送信する送信部とを備え、
第２のコンピュータは、
第１のコンピュータの送信部から送信されるチェックサムを受信する受信部と、
受信部が受信したチェックサムと、所定の判定基準値とを比較して、受信したチェックサムが正しいか否かを判定するチェックサム判定部とを備え、
第２のコンピュータは、チェックサム判定部の判定結果に基づいて、第１のコンピュータのＲＯＭ異常に関する診断を行なうことを特徴とする。
【００１０】
このように、第１のコンピュータのＲＯＭ異常を第２のコンピュータで診断することにより、第１のコンピュータのＲＯＭに異常が生じて、第１のコンピュータが予定されている処理を正常になしえない場合であっても、確実に第１のコンピュータのＲＯＭ異常を検出することができる。
【００１１】
請求項２に記載の電子制御装置においては、第１のコンピュータのチェックサム算出手段が、チェックサムを繰り返し周期的に算出するものであり、
第１のコンピュータの送信部は、チェックサム算出手段によってチェックサムが算出される毎に、そのチェックサムを送信するものであり、
第２のコンピュータは、さらに、前回のチェックサムの受信から所定時間以内に、新たなチェックサムを受信したか否かを判定する受信判定部を備え、当該受信判定部の判定結果に基づいて、第１のコンピュータのＲＯＭ異常に関する診断を行なうことを特徴とする。
【００１２】
上記した構成によれば、周期的に繰り返し実行されるべきチェックサムの送信が、第１のコンピュータによって予定通り実行されているか否かを、第２のコンピュータによって検出することができる。従って、例えば第１のコンピュータのＲＯＭ異常によって、第１のコンピュータがチェックサムの送信を行ないえない状況であっても、第２のコンピュータは、第１のコンピュータの異常を検出することができる。
【００１３】
請求項３に記載の電子制御装置においては、第１のコンピュータが、さらに、チェックサム算出手段によってチェックサムが算出される毎に、カウント値を更新するチェックサムカウント手段を備え、
第１のコンピュータの送信部は、チェックサムとともに、チェックサムカウント手段によって更新されるカウント値を送信することを特徴とする。
【００１４】
上記した構成によれば、第１のコンピュータからチェックサムが送信された場合に、上記カウント値に基づいて、それが周期的に算出されたものか否かを判定することができる。これにより、例えばＲＯＭ異常によって、周期的なチェックサムの算出は実行されないが、チェックサムの送信自体は実行されるような状況が発生した場合であっても、第２のコンピュータは、そのような状況を異常状態として検出することができる。
【００１５】
請求項４に記載のように、第１のコンピュータのチェックサム算出手段は、ＲＯＭの記憶領域を複数の領域に分割し、その分割領域のチェックサムを順次算出することが好ましい。
【００１６】
第１のコンピュータにＲＯＭ異常が発生したときに、第２のコンピュータが、そのＲＯＭ異常を検出するのは、少なくとも第１のコンピュータがチェックサムを算出する時間の経過後となる。従って、第１のコンピュータがＲＯＭの全記憶領域のチェックサムを算出するものであると、ＲＯＭ異常の検出までの時間が長くなる恐れがある。それに対して、上述したように、ＲＯＭの記憶領域を複数の領域に分割し、その分割領域のチェックサムを順次算出するようにすると、第１のコンピュータが送信すべきチェックサムを算出するまでの時間を短縮することができる。従って、第１のコンピュータのＲＯＭ異常が生じたときに、第２のコンピュータがそれを検出するまでの時間が短くなる可能性を高めることができる。
【００１７】
請求項５に記載のように、第１のコンピュータは、所定の制御対象機器に対して制御信号を出力するものであり、
第２のコンピュータは、第１のコンピュータと所定の制御対象機器とを接続する信号線に挿入されたスイッチング回路の開閉状態を制御する制御信号を出力するものであって、第１のコンピュータのＲＯＭ異常を検出したときに、スイッチング回路を開放するように制御信号を出力することが好ましい。
【００１８】
これにより、第１のコンピュータから不測の制御信号が出力されたとしても、第２のコンピュータによってスイッチング回路を開放させることにより、その制御信号が制御対象機器に与えられることを防止できる。
【００１９】
請求項６に記載のように、
第２のコンピュータは、
所定のデータを格納するＲＯＭと、
ＲＯＭの所定の記憶領域におけるチェックサムを算出するチェックサム算出手段と、
チェックサム算出手段によって算出されたチェックサムを第１のコンピュータに送信する送信部とを備え、
第１のコンピュータは、
第２のコンピュータの送信部から送信されるチェックサムを受信する受信部と、
受信部が受信したチェックサムと、所定の判定基準値とを比較して、受信したチェックサムが正しいか否かを判定するチェックサム判定部とを備え、
第１のコンピュータと第２のコンピュータとは、相互にＲＯＭ異常に関する診断を行なうことが好ましい。すなわち、第１のコンピュータのＲＯＭのチェックサムに基づいて、第２のコンピュータにて、第１のコンピュータのＲＯＭ異常に関する診断を行なうことに加え、第２のコンピュータのＲＯＭのチェックサムに基づいて、第１のコンピュータにて、第２のコンピュータのＲＯＭ異常に関する診断を行なう。このように第１のコンピュータと第２のコンピュータとが、ＲＯＭ異常に関する診断を相互に行なうことにより、ＲＯＭ異常診断の信頼性を向上することができる。
【００２０】
なお、請求項７及び請求項８に記載の電子制御装置の作用・効果は、上述した請求項２及び請求項３に記載の電子制御装置の作用・効果とほぼ同様であるため、説明を省略する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明による電子制御装置の実施の形態について、図面に基づいて説明する。図１は、本実施形態による電子制御装置の全体の構成を示すブロック図である。なお、本実施形態による電子制御装置は、例えば、駆動源として内燃機関と電動モータとを有するハイブリッド車両において、電動モータに高電圧を供給する電源ラインに挿入された高圧リレーや、電動モータを駆動するための駆動電圧を生成するインバータを制御対象とするものである。
【００２２】
このようなハイブリッド車両における、特に電動モータの制御に関しては、高い信頼性が要求されるので、ＲＯＭ異常の検出を確実に行ない得る本実施形態による電子制御装置が好適に用いられる。ただし、本実施形態による電子制御装置の適用対象は、ハイブリッド車両に限られるわけではなく、例えば通常の車両のエンジン制御システム等、一般的に高い信頼性が求められるシステムに適用することができる。
【００２３】
図１に示す様に、電子制御装置１００は、高圧リレーやインバータ等の制御を行なうホストマイクロコンピュータ（以下、ホストマイコン）１０１と、ホストマイコン１０１のＲＯＭ異常状態を監視するサブマイクロコンピュータ（以下、サブマイコン）１０２を備えている。
【００２４】
ホストマイコン１０１は、上述した高圧リレーやインバータ等の制御対象１０４を制御するためのプログラムデータや制御データ等を格納するＲＯＭ（図示せず）を有している。さらに、ホストマイコン１０１は、サブマイコン１０２と通信するための通信回路（図示せ）を有し、記憶されたプログラムに従って、ＲＯＭの所定記憶領域に格納されたデータの積算値（チェックサム）を繰り返し演算して、通信回路を介して、サブマイコン１０２に送信する。なお、ホストマイコン１０１は、その他に、一般的なマイコンが有する構成である、ＣＰＵ，ＲＡＭ、Ｉ／Ｏ等を備えている。
【００２５】
ホストマイコン１０１は、ＲＯＭの全記憶領域の格納データを積算してチェックサムを求めても良いし、ＲＯＭの全記憶領域を複数の領域に分割し、その分割領域のチェックサムを順次算出するようにしても良い。ただし、ＲＯＭの全記憶領域の格納データからチェックサムを算出すると、ＲＯＭ異常の検出までの時間が長くなる恐れがある。その理由を以下に説明する。
【００２６】
本実施形態では、サブマイコン１０２が、ホストマイコン１０１のＲＯＭ異常状態を監視する。ここで、ホストマイコン１０１にＲＯＭ異常が発生したときに、サブマイコン１０２が、そのＲＯＭ異常を検出するのは、少なくともホストマイコン１０１がチェックサムを算出する時間の経過後となる。従って、ＲＯＭの全記憶領域の格納データからチェックサムを算出すると、そのチェックサムの算出に時間がかかり、ＲＯＭ異常の検出が遅れる恐れが生じる。
【００２７】
それに対して、ＲＯＭの全記憶領域を複数の領域に分割し、その分割領域のチェックサムを順次算出するようにすると、ホストマイコン１０１が送信すべきチェックサムを算出するまでの時間を短縮することができる。従って、ホストマイコン１０１のＲＯＭ異常が生じたときに、サブマイコン１０２がそれを検出するまでの時間が短くなる可能性を高めることができる。従って、ＲＯＭの全記憶領域を複数の領域に分割して、各分割領域のチェックサムを順次算出するようにするほうが好ましい。
【００２８】
サブマイコン１０２も、ホストマイコン１０１とほぼ同様の構成（ＣＰＵ,ＲＯＭ,ＲＡＭ,通信回路、Ｉ／Ｏ等）を備えている。ただし、サブマイコン１０２は、ホストマイコン１０１と高圧リレーやインバータ等の制御対象１０４との間をそれぞれ接続する信号線に設けられるスイッチング回路１０３の開閉状態を制御する制御信号を出力する。このスイッチング回路１０３は、通常のトランジスタやリレー回路によって構成することができる。
【００２９】
サブマイコン１０２は、ホストマイコン１０１が算出したチェックサムに基づいて、ホストマイコン１０１にＲＯＭ異常が発生していないと判定した場合には、スイッチング回路１０３を閉成するための制御信号を出力して、ホストマイコン１０１の制御信号が制御対象１０４に与えられることを許容する。一方、ホストマイコン１０１にＲＯＭ異常が発生したことを検出すると、スイッチング回路１０３を開放するための制御信号を出力し、ホストマイコン１０１から制御対象１０４へ制御信号が与えられることを禁止する。
【００３０】
さらに、サブマイコン１０２は、ホストマイコン１０１のＲＯＭ異常の発生を検出した場合には、そのＲＯＭ異常を示すダイアグデータを記憶するとともに、図示しない警告灯などによって、異常警告を行なう。
【００３１】
次に、ホストマイコン１０１及びサブマイコン１０２がそれぞれ実行する処理について、図２及び図３のフローチャートに基づいて説明する。なお、図２のフローチャートは、ホストマイコン１０１が、所定時間間隔で実行する処理を示し、図３のフローチャートは、サブマイコン１０２が、所定時間間隔で実行する処理を示す。
【００３２】
まず、図２のステップＳ２０１では、高圧リレーやインバータ等の制御対象１０４に対して、制御信号を出力する通常制御が実行される。続くステップＳ２０２では、ＲＯＭの全記憶領域を数百バイト毎に複数の領域に分割して、その分割領域の格納データのチェックサムを算出する。ステップＳ２０３では、今回の定期処理において、分割領域のチェックサムの演算が完了したか否かを判定する。
【００３３】
このステップＳ２０３の判定において、チェックサムの演算が完了していないと判定された場合には、今回の定期処理を終了させる。この場合、積算すべき記憶領域の途中までの積算値が保存されることになる。なお、ステップＳ２０２のチェックサムの演算処理は、図２のフローチャートに示す処理とは独立して、別に定期処理されるルーチンによって実行するようにしても良い。一方、ステップＳ２０３にて、チェックサムの演算が完了したと判定された場合には、ステップＳ２０４に進む。
【００３４】
ステップＳ２０４では、積算カウンタを１だけインクリメントする。この積算カウンタは、チェックサムの演算回数をカウントするものであり、ステップＳ２０３にて演算完了と判定されるごとに、カウント値がインクリメントされる。このような積算カウンタを用いることにより、後述するように、周期的に正常にチェックサムが演算されているか否かを、サブマイコン１０２において判定することが可能になる。
【００３５】
ステップＳ２０５では、ステップＳ２０２にて演算したチェックサム及びステップＳ２０４にて更新した積算カウンタのカウント値を、サブマイコン１０２に向けて送信する。なお、この送信データには、チェックサムを算出したＲＯＭの対象領域を識別するための識別データも含まれる。
【００３６】
次に、図３のステップＳ３０１では、サブマイコン１０２において、ホストマイコン１０１から送信されたチェックサム及びカウント値が受信されたか否かを判定する。サブマイコン１０２における、チェックサム及びカウント値の受信処理自体は、図３のフローチャートに示す処理とは独立して、ホストマイコン１０１からのチェックサム及びカウント値の送信時に割り込みにより実行される。ステップＳ３０１では、その割り込み処理により、チェックサム及びカウント値の受信が行なわれたか否かを判定する。
【００３７】
ステップＳ３０１にて、ホストマイコン１０１からのチェックサム及びカウント値を未受信であると判定した場合には、ステップＳ３０２に進む。ステップＳ３０２では、前回のチェックサム及びカウント値の受信から所定時間が経過しているか否かを判定する。この所定時間は、少なくともホストマイコン１０１のチェックサム演算間隔よりも長い時間に設定されている。
【００３８】
従って、このステップＳ３０２にて所定時間が経過したと判定された場合には、ホストマイコン１０１において、正常にチェックサムの送信がなされていないことになる。そのため、ステップＳ３０６にて、上述したスイッチング回路１０３を開放するフェールセーフ処理を実行し、かつステップＳ３０７にて、異常を示すダイアグデータを記憶するとともに、警告灯による異常警告を行なう。このように、ホストマイコン１０１から不測の制御信号が出力されたとしても、サブマイコン１０２によってスイッチング回路１０３を開放させることにより、その制御信号が制御対象１０４に与えられることを防止できる。
【００３９】
ステップＳ３０１にて、チェックサム及びカウント値を受信したと判定した場合には、ステップＳ３０３に進む。ステップＳ３０３では、受信したカウント値に基づいて、積算カウンタが更新されているか否かを判定する。すなわち、サブマイコン１０２は、前回受信したカウント値を保存しており、今回受信したカウント値が、保存しているカウント値からインクリメントされているか否かを判定する。
【００４０】
サブマイコン１０２が、チェックサム及びカウント値を受信しながら、積算カウンタが更新されていないとみなされる場合、例えばホストマイコン１０１のＲＯＭ異常によって、周期的なチェックサムの演算は実行されないが、チェックサムの送信は実行されるような異常が生じている状況とみなすことができる。このため、ステップＳ３０３にて、積算カウンタが更新されていないと判定された場合には、ステップＳ３０６及びＳ３０７にて、上述したフェールセーフ処理及びダイアグ異常処理を実行する。
【００４１】
ステップＳ３０３にて、積算カウンタが更新されていると判定された場合には、ステップＳ３０４に進む。ステップＳ３０４では、チェックサム（ＲＯＭ積算値）が正常であるか否かを判定する。サブマイコン１０２には、予め、ホストマイコン１０１のＲＯＭにおける、各分割領域のチェックサム判定値が保存されている。サブマイコン１０２は、ホストマイコン１０１からの送信データにおける、チェックサムを算出したＲＯＭの対象領域を識別するための識別データに基づいて、該当する分割領域のチェックサム判定値を抽出する。そして、抽出したチェックサム判定値と受信したチェックサムとを比較し、両者が一致している場合には、チェックサム正常と判定し、不一致である場合には、チェックサム異常と判定する。
【００４２】
ステップＳ３０４にてチェックサム異常と判定された場合には、ステップＳ３０６及びＳ３０７に進み、上述したフェールセーフ処理及びダイアグ異常処理を実行する。一方、ステップＳ３０４にてチェックサム正常と判定された場合には、ステップＳ３０５に進んで、ダイアグ正常判定処理を実行する。
【００４３】
上述したようなホストマイコン１０１及びサブマイコン１０２の処理によって、本実施形態による電子制御装置１００は、ホストマイコン１０１におけるＲＯＭ異常を適切に診断することができる。
【００４４】
なお、本発明は、上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４５】
例えば、上述した実施形態では、サブマイコン１０２がホストマイコン１０１のＲＯＭ異常を診断するようにしたが、それに加えて、ホストマイコン１０１が、サブマイコン１０２のＲＯＭ異常を診断するように構成しても良い。すなわち、上述した図２及び図３のフローチャートに示す処理を、ホストマイコン１０１及びサブマイコン１０２がともに実行するように構成しても良い。
【００４６】
これにより、ホストマイコン１０１とサブマイコン１０２とが、ＲＯＭ異常に関する診断を相互に行なうことになり、ＲＯＭ異常診断の信頼性を向上することができる。
【図面の簡単な説明】
【００４７】
【図１】実施形態における電子制御装置の全体の構成を示すブロック図である。
【図２】ホストマイコンにおいて定期的に実行される処理を示すフローチャートである。
【図３】サブマイコンにおいて定期的に実行される処理を示すフローチャートである。
【符号の説明】
【００４８】
１００…電子制御装置
１０１…ホストマイコン
１０２…サブマイコン
１０３…スイッチング回路
１０４…制御対象
【図１】
2006195739.tif 000003
【図２】
2006195739.tif 000004
【図３】
2006195739.tif 000005