(57)【要約】【課題】  リーク電流を十分に低減することのできる半導体装置およびリーク電流低減化方法を提供する。【解決手段】  スタンバイモードに移行するに際しマルチプレクサ１４＿１，１４＿２，１４＿３，…の制御端子に入力されているスタンバイモード信号ＳＢＭを‘Ｈ’レベルに設定し、クロック信号ＣＫのタイミングで、フリップフロップ１１＿１，１１＿２，１１＿３，…に、内部回路１２＿１，１２＿２，１２＿３，…のリーク電流が最小となる論理信号を入力する。【選択図】    図１
2006220433.tif 000002
【特許請求の範囲】
【請求項１】
複数のフリップフロップと複数の組合せ回路が搭載された半導体装置において、
前記複数の組合せ回路の全部又は一部を、該組合せ回路の論理が固定されたスタンバイモードに移行させるにあたり、前記複数のフリップフロップの全部又は一部に、前記組合せ回路のリーク電流が最小となる論理信号を入力するスタンバイ状態設定回路を備えたことを特徴とする半導体装置。
【請求項２】
前記スタンバイ状態設定回路が、動作モードにおける信号とスタンバイモードにおける信号を切り替えて対応するフリップフロップに入力するマルチプレクサを有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記スタンバイ状態設定回路が、スタンバイモードにおいて前記複数のフリップフロップの全部又は一部に設定される信号を記憶するメモリを備え、スタンバイモードへの移行に際し前記複数のフリップフロップでスキャンチェーンを構成して該スキャンチェーンに該メモリの信号を送り込むことにより、該複数のフリップフロップの全部又は一部にスタンバイ状態における論理の信号を設定するものであることを特徴とする請求項１記載の半導体装置。
【請求項４】
１つ乃至複数のフリップフロップの出力を入力とする組合せ回路を含む論理回路のリーク電流を、該組合せ回路の入力論理を変更しながら調査することにより、該組合せ回路のリーク電流が最小となる入力論理の組合せを見つけておき、
前記論理回路を、該組合せ回路の論理が固定されたスタンバイモードに移行させるにあたり、前記複数のフリップフロップの全部又は一部に、前記組合せ回路のリーク電流が最小となる論理信号を入力することを特徴とするリーク電流低減化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のフリップフロップと複数の組合せ回路が搭載された半導体装置、および１つ乃至複数のフリップフロップの出力を入力とする組合せ回路を含む論理回路のリーク電流を低減するリーク電流低減化方法に関する。
【背景技術】
【０００２】
近年、半導体装置の益々の微細化および大規模化に伴い、リーク電流も増加する傾向にある。このため、半導体装置の、リーク電流による消費電力の増大が問題になってきている。ここで、半導体装置のリーク電流は、その半導体装置に搭載された組合せ回路の論理が固定されたスタンバイモードであっても論理が変化する動作モードであっても常に流れる電流である。
【０００３】
また、半導体装置のリーク電流は、その半導体装置に搭載された組合せ回路の入力端子に入力される信号の論理状態に依存して変化する。例えば、２つの入力端子ＩＮ１，ＩＮ２を有するアンドゲートであれば、ＩＮ１，ＩＮ２＝論理１，０、ＩＮ１，ＩＮ２＝論理０，１、ＩＮ１，ＩＮ２＝論理１，１、ＩＮ１，ＩＮ２＝論理０，０の状態によって、そのアンドゲートに流れるリーク電流が異なる。そこで、特許文献１では、このことを利用して、半導体装置の論理設計の時点で、論理的に対称となる信号が入力される入力端子を有する組合せ回路（例えばアンドゲート）のリーク電流が最小となるように、それら入力端子を入れ替える作業を行なうことにより、半導体装置のリーク電流の低減化を図る技術が提案されている。
【特許文献１】特開２００２−２１５７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した特許文献１に提案された技術では、論理的に対称となる信号が入力される入力端子を有する組合せ回路のみが対象となるため、半導体装置におけるリーク電流の低減化効果が少ないという問題がある。
【０００５】
本発明は、上記事情に鑑み、リーク電流を十分に低減することのできる半導体装置およびリーク電流低減化方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成する本発明の半導体装置は、複数のフリップフロップと複数の組合せ回路が搭載された半導体装置において、
上記複数の組合せ回路の全部又は一部を、その組合せ回路の論理が固定されたスタンバイモードに移行させるにあたり、上記複数のフリップフロップの全部又は一部に、上記組合せ回路のリーク電流が最小となる論理信号を入力するスタンバイ状態設定回路を備えたことを特徴とする。
【０００７】
本発明の半導体装置は、１つ乃至複数のフリップフロップの出力を入力とする組合せ回路を、その組合せ回路の論理が固定されたスタンバイモードに移行させるにあたり、上記複数のフリップフロップの全部又はその一部に、上記組合せ回路のリーク電流が最小となる論理信号を入力するスタンバイ状態設定回路を備えたものである。ここで、組合せ回路のリーク電流は、その入力状態に依存する。そこで、本発明では、上記スタンバイ状態設定回路を備え、スタンバイモード時に、このスタンバイ状態設定回路で、組合せ回路のリーク電流が最小となる論理信号を入力する。このようにすることにより、論理的に対称となる信号が入力される入力端子を有するアンドゲート等以外の組合せ回路についてもそのリーク電流を低減することができる。従って、リーク電流を十分に低減することのできる半導体装置を提供することができる。
【０００８】
ここで、上記スタンバイ状態設定回路が、動作モードにおける信号とスタンバイモードにおける信号を切り替えて対応するフリップフロップに入力するマルチプレクサを有することが好ましい。
【０００９】
このようにすると、複数のフリップフロップそれぞれの、動作モードにおける信号とスタンバイモードにおける信号を簡単に切り替えることができる。
【００１０】
また、上記スタンバイ状態設定回路が、スタンバイモードにおいて上記複数のフリップフロップの全部又は一部に設定される信号を記憶するメモリを備え、スタンバイモードへの移行に際し上記複数のフリップフロップでスキャンチェーンを構成してそのスキャンチェーンにそのメモリの信号を送り込むことにより、それら複数のフリップフロップの全部又は一部にスタンバイ状態における論理の信号を設定するものであることも好ましい態様である。
【００１１】
一般に、半導体装置には、半導体装置のテスト容易化手法の１つとして、その半導体装置に備えられた順序回路であるフリップフロップの全部又は一部をスキャン可能なフリップフロップに置き換えてシフトレジスタ（スキャンチェーン）構成にし、それらシフトレジスタ以外の部分を組合せ回路として扱い、シフトレジスタを制御することにより組合せ回路のテストを行なうスキャンパステスト法を実現するためのスキャンパステスト回路が組み込まれている。また、このようなスキャンパステスト回路には、マルチプレクサも備えられている。そこで、このようにすると、スキャンパステスト回路におけるフリップフロップおよびマルチプレクサを用いることができ、従って回路規模の増加を抑えたまま、リーク電流を十分に低減することができる。
【００１２】
また、上記目的を達成する本発明のリーク電流低減方法は、
１つ乃至複数のフリップフロップの出力を入力とする組合せ回路を含む論理回路のリーク電流を、それら組合せ回路の入力論理を変更しながら調査することにより、それら組合せ回路のリーク電流が最小となる入力論理の組合せを見つけておき、
上記論理回路を、それら組合せ回路の論理が固定されたスタンバイモードに移行させるにあたり、上記複数のフリップフロップの全部又は一部に、上記組合せ回路のリーク電流が最小となる論理信号を入力することを特徴とする。
【００１３】
本発明のリーク電流低減化方法は、１つ乃至複数のフリップフロップの出力を入力とする組合せ回路のリーク電流が最小となる入力論理の組合せを見つけておき、それら１つ乃至複数のフリップフロップに、上記組合せ回路のリーク電流が最小となる論理信号を入力することにより、上記論理回路を、それら組合せ回路の論理が固定されたスタンバイモードに移行させるものであるため、論理的に対称となる信号が入力される入力端子を有するアンドゲート等の組合せ回路を含む多数の組合せ回路のリーク電流を低減することができる。従って、リーク電流を十分に低減することができる。
【発明の効果】
【００１４】
本発明の半導体装置およびリーク電流低減化方法によれば、リーク電流を十分に低減することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
図１は、本発明の半導体装置の一実施形態の回路の一部を示した図である。
【００１７】
図１に示す半導体装置１には、論理回路１０とスタンバイ状態設定回路２０が備えられている。
【００１８】
論理回路１０は、フリップフロップ１１＿１，１１＿２，１１＿３，…および内部回路１２＿１，１２＿２，１２＿３，…，１３＿１，１３＿２，１３＿３，…を有する。
【００１９】
一方、スタンバイ状態設定回路２０は、マルチプレクサ１４＿１，１４＿２，１４＿３，…を有する。
【００２０】
このスタンバイ状態設定回路２０は、内部回路（組合せ回路）１２＿１，１２＿２，１２＿３，…を、それら内部回路１２＿１，１２＿２，１２＿３，…の論理が固定されたスタンバイモードに移行させるにあたり、フリップフロップ１１＿１，１１＿２，１１＿３，…それぞれに、内部回路１２＿１，１２＿２，１２＿３，…のリーク電流が最小となる論理信号を入力する。ここで、図１では、各内部回路には１つのフリップフロップの出力しか入力していないが、各内部回路は複数のフリップフロップの出力を入力するものであってもよい。
【００２１】
図１では、スタンバイ状態設定回路２０を構成する各マルチプレクサ１４＿１，１４＿２，１４＿３，…は、各フリップフロップ１１＿１，１１＿２，１１＿３，…に対応して備えられており、動作モードにおける信号とスタンバイモードにおける信号を切り替えて対応する各フリップフロップ１１＿１，１１＿２，１１＿３，…に入力する。
【００２２】
詳細には、このスタンバイ状態設定回路２０は、スタンバイモードへの移行に際し、マルチプレクサ１４＿１，１４＿２，１４＿３，…の制御端子を‘Ｈ’とし、各々の‘１’側入力端子に入力されている論理‘０’，‘１’，‘１’，…をフリップフロップ１１＿１，１１＿２，１１＿３，…に送り込むことによりスタンバイ状態における論理の信号を設定する。ここで、論理‘０’にはＧＮＤ配線を、論理‘１’にはＶＤＤ配線を接続するようにすればよい。
【００２３】
図２は、本発明のリーク電流低減化方法の一実施形態の手順を示す図、図３は、図２に示す手順１で使用されるネットリストで表わされる回路を示す図である。
【００２４】
図２に示すリーク電流低減化方法では、回路の接続情報であるネットリストを用意する。このネットリストは、図３に示すように、クロック信号ＣＫが入力されるフリップフロップ１１＿１，１１＿２，１１＿３と、それらフリップフロップ１１＿１，１１＿２，１１＿３の出力側のノードに接続された内部回路（組合せ回路）１２＿１，１２＿２，１２＿３と、それらフリップフロップ１１＿１，１１＿２，１１＿３の入力側のノードに接続された内部回路（組合せ回路）１３＿１，１３＿２，１３＿３とを表わすものである。
【００２５】
先ず、手順Ｓ１において、上記ネットリストとともにテストベクタを入力し、このテストベクタに基づいてネットリストにおけるリーク電流を解析する。具体的には、内部回路１２＿１，１２＿２，１２＿３のリーク電流を、フリップフロップ１１＿１，１１＿２，１１＿３の論理を変更しながら調査することにより、内部回路１２＿１，１２＿２，１２＿３のリーク電流が最小となる論理の組合せを見つける。ここで図３では図１と同様に、各内部回路には１つのフリップフロップしか接続されていないが、複数のフリップフロップが接続されている場合でもよいことはもちろんである。
【００２６】
次に、手順２において、図１に示すように、内部回路１３＿１，１３＿２，１３＿３とフリップフロップ１１＿１，１１＿２，１１＿３との間に、リーク電流最小化回路であるマルチプレクサ１４＿１，１４＿２，１４＿３を挿入する。これらマルチプレクサ１４＿１，１４＿２，１４＿３は、内部回路１２＿１，１２＿２，１２＿３を、これら内部回路１２＿１，１２＿２，１２＿３の論理が固定されたスタンバイモードに移行させるにあたり、フリップフロップ１１＿１，１１＿２，１１＿３に、内部回路１２＿１，１２＿２，１２＿３のリーク電流が最小となる論理信号を入力するためのものである。具体的には、マルチプレクサ１４＿１，１４＿２，１４＿３の制御端子に‘Ｈ’レベルのスタンバイモード信号ＳＢＭが入力されるとともに、マルチプレクサ１４＿１，１４＿２，１４＿３の入力端子には上記論理の組合せである論理‘０’，‘１’，‘１’が入力され、これによりフリップフロップ１１＿１，１１＿２，１１＿３に、内部回路１２＿１，１２＿２，１２＿３のリーク電流が最小となる論理信号が入力されることとなる。
【００２７】
次いで、手順３において、図１に示す回路を表わすネットリストを出力する。
【００２８】
本実施形態のリーク電流低減化方法は、上述したように、内部回路１２＿１，１２＿２，１２＿３のリーク電流が最小となる論理の組合せを見つけておき、フリップフロップ１１＿１，１１＿２，１１＿３に、内部回路１２＿１，１２＿２，１２＿３のリーク電流が最小となる論理信号を入力することにより、内部回路１２＿１，１２＿２，１２＿３を、それら内部回路１２＿１，１２＿２，１２＿３の論理が固定されたスタンバイモードに移行させる方法である。このため、論理的に対称となる信号が入力される入力端子を有するアンドゲート等の組合せ回路を含む多数の論理回路のリーク電流を低減することができる。
【００２９】
図４は、本発明の半導体装置の他の一実施形態の回路の一部を示した図である。
【００３０】
図４に示す半導体装置２には、論理回路１０とスタンバイ状態設定回路２０が備えられている。
【００３１】
論理回路１０は、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎおよび内部回路（組合せ回路）３２＿１，３２＿２，３２＿３，…，３２＿Ｎ，３３＿１，３３＿２，３３＿３，…を有する。
【００３２】
一方、スタンバイ状態設定回路２０は、入力端子２１と、ＲＯＭ２２（本発明にいうメモリの一例に相当）と、スタンバイ検出回路２３と、マルチプレクサ２４，２５＿１，２５＿２，２５＿３，…，２５＿Ｎと、出力端子２６とを有する。
【００３３】
このスタンバイ状態設定回路２０は、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎを、それら内部回路の論理が固定されたスタンバイモードに移行させるにあたり、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎそれぞれに、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎのリーク電流が最小となる論理信号を入力する。
【００３４】
ここで、スタンバイ状態設定回路２０を構成する各マルチプレクサ２５＿１，２５＿２，２５＿３，…，２５＿Ｎは、各フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎに対応して備えられており、動作モードにおける信号とスタンバイモードにおける信号を切り替えて対応する各フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎに入力する。また、ＲＯＭ２２には、スタンバイモードにおいてフリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎに設定される信号が記憶されている。
【００３５】
詳細には、このスタンバイ状態設定回路２０は、スタンバイモードへの移行に際し、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎでスキャンチェーンを構成してそのスキャンチェーンにＲＯＭ２２の信号を送り込むことにより、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎにスタンバイ状態における論理の信号を設定する。
【００３６】
このように構成された半導体装置２の入力端子２１には、スキャンパステスト用のスキャン入力信号ＳＩＮが入力される。尚、スキャンパステストの説明については、ここでは省略する。また、マルチプレクサ２４の制御端子にはスタンバイモード信号ＳＢＭが入力されるとともに、マルチプレクサ２５＿１，２５＿２，２５＿３，…，２５＿Ｎの制御端子にはテストモード信号ＴＭが入力される。ここで、スタンバイモード信号ＳＢＭは、スキャンパステストを行なう場合は‘Ｈ’レベルに設定され、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎの論理が固定されたスタンバイモードに移行する場合は‘Ｌ’レベルに設定される。また、テストモード信号ＴＭは、スキャンパステストやスタンバイモードに移行する場合は‘Ｈ’レベルに設定され、通常の動作モードに移行する場合は‘Ｌ’レベルに設定される。さらに、各フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎには、クロック信号ＣＫが入力される。
【００３７】
ここで、図示しない手段で半導体装置２がスタンバイモードに移行される。すると、スタンバイ検出回路２３でスタンバイモードに移行されたことが検出され、これによりマルチプレクサ２４の制御端子に入力されているスタンバイモード信号ＳＢＭが‘Ｌ’レベルに設定される。さらに、マルチプレクサ２５＿１，２５＿２，２５＿３，…，２５＿Ｎに入力されているテストモード信号ＴＭは‘Ｈ’レベルに設定される。
【００３８】
このような状態において、ＲＯＭ２２に記憶された信号が、マルチプレクサ２４の入力端子‘０’に入力される。マルチプレクサ２４の制御端子には、‘Ｌ’レベルのスタンバイモード信号ＳＢＭが入力されているため、マルチプレクサ２４からは入力端子‘０’に入力されている信号が出力される。出力された信号は、マルチプレクサ２５＿１の入力端子‘１’に入力される。
【００３９】
ここで、マルチプレクサ２５＿１の制御端子には、‘Ｈ’レベルのテストモード信号ＴＭが入力されている。このため、マルチプレクサ２５＿１からは、入力端子‘１’に入力された信号がフリップフロップ３１＿１に出力される。フリップフロップ３１＿１では、この信号をクロック信号ＣＫで取り込み、次段のマルチプレクサ２５＿２の入力端子‘１’に出力する。このようにして、ＲＯＭ２２に記憶された信号がフリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎそれぞれにクロック信号ＣＫのタイミングで設定される。このようにして、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎに、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎのリーク電流が最小となる論理信号が入力される。
【００４０】
本実施形態の半導体装置２は、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎをスタンバイモードに移行させるにあたり、フリップフロップ３１＿１，３１＿２，３１＿３，…，３１＿Ｎに、内部回路３２＿１，３２＿２，３２＿３，…，３２＿Ｎのリーク電流が最小となる論理信号を入力するものである。このため、論理的に対称となる信号が入力される入力端子を有するアンドゲート等の組合せ回路を含む多数の論理回路のリーク電流を低減することができる。従って、半導体装置２のリーク電流を十分に低減することができる。
【００４１】
尚、本実施形態では、スタンバイ状態設定回路がマルチプレクサおよびメモリを備え、このスタンバイ状態設定回路がスタンバイモードへの移行に際し、複数のフリップフロップでスキャンチェーンを構成してそのスキャンチェーンにメモリの信号を送り込むことにより、複数のフリップフロップにスタンバイ状態における論理の信号を設定する例で説明したが、これに限られるものではなく、本発明は、論理回路をスタンバイモードに移行させるにあたり、複数のフリップフロップそれぞれに、上記論理回路のリーク電流が最小となる論理信号を入力するスタンバイ状態設定回路を備えたものであればよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の半導体装置の一実施形態の、回路の一部を示した図である。
【図２】本発明のリーク電流低減化方法の一実施形態の手順を示す図である。
【図３】図２に示す手順１で使用されるネットリストで表わされる回路を示す図である。
【図４】本発明の半導体装置の他の一実施形態の、回路の一部を示した図である。
【符号の説明】
【００４３】
１，２  半導体装置
１０  論理回路
１１＿１，１１＿２，１１＿３，…，３１＿１，３１＿２，３１＿３，…，３１＿Ｎ  フリップフロップ
１２＿１，１２＿２，１２＿３，…，１３＿１，１３＿２，１３＿３，…，３２＿１，３２＿２，３２＿３，…，３２＿Ｎ，３３＿１，３３＿２，３３＿３，…  内部回路
２０  スタンバイ状態設定回路
２１  入力端子
２２  ＲＯＭ
２３  スタンバイ検出回路
１４＿１，１４＿２，１４＿３，…，２４，２５＿１，２５＿２，２５＿３，…，２５＿Ｎ  マルチプレクサ
２６  出力端子
【図１】
2006220433.tif 000003
【図２】
2006220433.tif 000004
【図３】
2006220433.tif 000005
【図４】
2006220433.tif 000006