(57)【要約】【課題】  容量性負荷（画像表示用素子等）の給電制御に好適な回路構成を提供する。【解決手段】  信号出力装置１において、抵抗７及び該抵抗７に流れる電流を制御するための電流制御装置９と、容量性負荷Ｃに対して直列に接続された第一のスイッチ手段ＳＷ１と、抵抗７に対して直列に接続された第二のスイッチ手段ＳＷ２と、ＳＷ１及びＳＷ２の開閉状態を制御するための制御手段１０を設ける。スイッチ手段ＳＷ２が閉状態になったときに電流制御装置９が抵抗７に流れる電流を規定し、スイッチ手段ＳＷ１が閉状態になったときに容量性負荷Ｃへの給電を行う。ＳＷ１の閉状態にのみ容量性負荷Ｃに電流が流れるので消費電力を低減できる。また、ＳＷ２の閉成時に抵抗７に流れる電流が規定され、階調数の増加によって分圧抵抗やスイッチング素子等の増加を伴うことがない。【選択図】  図３
2006071992.tif 000002
【特許請求の範囲】
【請求項１】
抵抗と該抵抗に流す電流を制御するための電流制御装置を備え、容量性負荷への給電を行うための信号出力装置において、
上記容量性負荷に対して直列に接続された第一のスイッチ手段と、
上記抵抗に対して直列に接続された第二のスイッチ手段と、
上記第一及び第二のスイッチ手段の開閉状態を制御するための制御手段を備え、
上記第二のスイッチ手段が閉状態のときに上記電流制御装置により上記抵抗に流す電流が規定されるとともに、上記第一のスイッチ手段が閉状態のときに上記容量性負荷への給電が行われる
ことを特徴とする信号出力装置。
【請求項２】
請求項１に記載した信号出力装置において、
上記第一のスイッチ手段が、上記抵抗と上記容量性負荷との間に設けられており、該容量性負荷に供給電流を流す閉状態と該容量性負荷への供給電流を遮断する開状態との間で切り換えられること、
上記第二のスイッチ手段が、上記抵抗と上記電流制御装置との間に設けられており、上記電流制御装置により制御される電流を上記抵抗に流す閉状態と該電流を遮断する開状態との間で切り換えられること、
を特徴とする信号出力装置。
【請求項３】
請求項２に記載した信号出力装置において、
上記抵抗と上記第一のスイッチ手段との接続点の電位と、該第一のスイッチ手段と上記容量性負荷との接続点の電位との間の電位差を検出するための検出手段を備えており、
上記検出手段によって検出される電位差が予め決められた値以下になった場合に、上記第一及び第二のスイッチ手段が開状態に規定される
ことを特徴とする信号出力装置。
【請求項４】
請求項２に記載した信号出力装置において、
上記第一のスイッチ手段が複数のスイッチング素子を直列に接続した構成を有する
ことを特徴とする信号出力装置。
【請求項５】
請求項１に記載した信号出力装置において、
上記容量性負荷が画像表示用素子とされる
ことを特徴とする信号出力装置。
【請求項６】
映像信号を処理して画像表示用素子を駆動するための回路を備えた映像表示装置において、
抵抗及び該抵抗に流す電流を制御するための電流制御装置と、
上記画像表示用素子に対して直列に接続された第一のスイッチ手段と、
上記抵抗に対して直列に接続された第二のスイッチ手段と、
上記第一及び第二のスイッチ手段の開閉状態を制御するための制御手段を備え、
上記第二のスイッチ手段が閉状態のときに上記電流制御装置により上記抵抗に流す電流が規定されるとともに、上記第一のスイッチ手段が閉状態のときに上記画像表示用素子への給電が行われる
ことを特徴とする映像表示装置。
【請求項７】
請求項６に記載した映像表示装置において、
上記第一のスイッチ手段が、上記抵抗と上記画像表示用素子との間に設けられており、該画像表示用素子に供給電流を流す閉状態と該画像表示用素子への供給電流を遮断する開状態との間で切り換えられること、
上記第二のスイッチ手段が、上記抵抗と上記電流制御装置との間に設けられており、上記電流制御装置により制御される電流を上記抵抗に流す閉状態と該電流を遮断する開状態との間で切り換えられること、
を特徴とする映像表示装置。
【請求項８】
請求項７に記載した映像表示装置において、
上記抵抗と上記第一のスイッチ手段との接続点の電位と、該第一のスイッチ手段と上記画像表示用素子との接続点の電位との間の電位差を検出するための検出手段を備えており、
上記検出手段によって検出される電位差が予め決められた値以下になった場合に、上記第一及び第二のスイッチ手段が開状態に規定される
ことを特徴とする映像表示装置。
【請求項９】
請求項７に記載した映像表示装置において、
上記第一のスイッチ手段が複数のスイッチング素子を直列に接続した構成を有する
ことを特徴とする映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示用素子等を含む容量性負荷への信号出力装置や該信号出力装置を用いた映像表示装置において、構成素子数の低減、高電圧化、処理の高速化、消費電力の低減等を実現するための技術に関する。
【背景技術】
【０００２】
プロジェクション型ディスプレイ装置等の映像表示装置には、例えば、液晶パネルやＤＭＤ（Digital Micromirror Device：テキサス・インスツルメンツ社製）等を用いた空間光変調器と、投影レンズを含む光学系を備え、二次元画像を前方のスクリーン上に映し出すようにした構成が知られている。また、近年では、一次元空間変調型の光変調素子として、米国シリコン・ライト・マシン（ＳＬＭ）社開発のグレーティング・ライト・バルブ（Grating Light Valve、以下、「ＧＬＶ」という。）が注目されている。ＧＬＶ素子は、電圧の印加によって発生するクーロン引力を用いた変調可能なリボン構造を有する回折格子型空間変調器である。
【０００３】
液晶表示素子の駆動回路には、例えば、電圧平均化法を用いる場合に複数のレベル信号が使用され、そのために直列接続の分圧抵抗群を用いた分圧手段と、分圧出力を取り出すための電圧階調セレクタを含む駆動回路（ドライバ）を備えた構成が知られている（例えば、特許文献１参照）。
【０００４】
液晶表示素子やＧＬＶ素子等の負荷容量を駆動する場合の構成形態には、例えば、下記に示す構成形態が挙げられる。
【０００５】
（Ｉ）小振幅の電圧信号を増幅して負荷容量に供給する形態（図８参照。）
（ＩＩ）抵抗に電流信号を流して電圧を生成し、これを負荷容量に供給する形態（図９参照。）。
【０００６】
先ず、上記形態（Ｉ）では、例えば、図８に示すように、ダイナミックレンジの小さい電圧制御回路ａを設け、その出力をアンプｂで増幅して、負荷容量（あるいは容量性負荷）ｃを駆動する。尚、図中に示す「HVDD」はアンプｂに供給される電源電圧を示す。
【０００７】
また、上記形態（ＩＩ）では、例えば、図９に示すように、抵抗ｄの一端が、「HVDD」の電源ラインｅに接続されるとともに、抵抗ｄの他端が電流量制御回路ｆと負荷容量ｃに接続されている。電流量制御回路ｆは、抵抗ｄに流す電流（これを「Ｉ」と記す。）を制御するものである。抵抗ｄの抵抗値を「Ｒ」と記し、負荷容量ｃへの印加電圧を「Ｖ」と記すとき、「Ｖ＝HVDD−Ｒ・Ｉ」の関係が得られるので、電流Ｉの値を変化させて負荷容量ｃの駆動電圧を制御することができる。
【０００８】
【特許文献１】特開昭５４−５３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の回路構成では、構成素子数や高電圧化、処理速度、消費電力等に関して各種の問題点を抱えている。
【００１０】
例えば、階調数に応じた複数の電圧を出力するためのセレクタを備えた構成において、ＦＥＴ（電界効果トランジスタ）を必要とする場合に、階調数の増加に従ってＦＥＴの数が増え、構成が複雑化するといった問題がげられる。特に、出力電圧が高いときには、占有面積の大きな高耐圧のＦＥＴが必要となり、広い配置スペースを確保しなければならない。また、高耐圧ＦＥＴの制御には、高電圧の制御信号を必要とするため、制御信号の発するノイズが問題とされる。この他、抵抗分圧によるＤＡＣ（ディジタル−アナログ変換器）を用いた構成では、抵抗及び出力用スイッチング素子（ＦＥＴ）の寄生容量が大きく、これが動作の高速化を阻害する原因となる。そして、出力チャンネル数を増やす場合に、これに伴ってＤＡＣの数が増加するために、占有面積の増加を齎し、延いては回路規模の大型化に繋がる。
【００１１】
また、処理速度や消費電力に関して、例えば、上記形態（Ｉ）では、図８のアンプｂの出力振幅が大きいために、出力信号を高速に変化させることが困難であること、あるいは出力信号を高速に変化させるためにアンプの消費電力が増大してしまうことが問題とされる。
【００１２】
尚、上記形態（ＩＩ）では、図９の抵抗ｄに対して常に電流を流しているために、消費電力が大きくなってしまう。
【００１３】
そこで、本発明は、容量性負荷の給電制御に好適な回路構成の提供を課題とする。
【課題を解決するための手段】
【００１４】
本発明は、上記した課題を解決するために、抵抗及び該抵抗に流れる電流を制御するための電流制御装置と、容量性負荷に対して直列に接続された第一のスイッチ手段と、抵抗に対して直列に接続された第二のスイッチ手段と、該第一及び第二のスイッチ手段の開閉状態を制御するための制御手段を備え、第二のスイッチ手段が閉状態のときに電流制御装置により上記抵抗に流れる電流が規定されるとともに、第一のスイッチ手段が閉状態のときに容量性負荷への給電が行われるように構成したものである。
【００１５】
従って、本発明では、第一のスイッチ手段が閉状態とされる場合にのみ容量性負荷への給電がなされるので消費電力を低減することができる。また、抵抗、第一及び第二のスイッチ手段と、電流制御装置を用いた比較的簡単な回路構成において、第二のスイッチ手段の閉成時に抵抗に流れる電流が規定され、階調数の増加への対応が容易である（階調数が増えた場合でも、高電圧出力部において分圧抵抗やスイッチング素子等の増加を伴わない。）。
【発明の効果】
【００１６】
本発明によれば、容量性負荷への給電制御の回路構成を簡単化し、回路規模の縮小化や低消費電力化を実現することができる。
【００１７】
そして、第一のスイッチ手段が、上記抵抗と容量性負荷との間に設けられ、該容量性負荷に供給電流を流す閉状態と該容量性負荷への供給電流を遮断する開状態との間で切り換えられるようにし、第二のスイッチ手段が、上記抵抗と電流制御装置との間に設けられ、電流制御装置により制御される電流を抵抗に流す閉状態と該電流を遮断する開状態との間で切り換えられるように構成する。これによって、第二のスイッチ手段において、高耐圧のスイッチング素子を必要としないので、スイッチング動作の高速化、ノイズ低減等に有効である。また、第二のスイッチ手段によって、上記抵抗に電流を流す必要がないときには該電流を遮断できるので、消費電力の低減に有効である。
【００１８】
上記抵抗が第一のスイッチ手段を介して容量性負荷に接続された構成形態においては、該抵抗と第一のスイッチ手段との接続点の電位と、該第一のスイッチ手段と上記容量性負荷との接続点の電位との間の電位差を検出するための検出手段を設け、該電位差が予め決められた値以下になった場合に、記第一及び第二のスイッチ手段が開状態になるように構成することによって、さらに消費電力を節減することができる。
【００１９】
また、第一のスイッチ手段については、複数のスイッチング素子を直列に接続することにより、スイッチング素子の寄生容量による影響を低減することができる。
【００２０】
そして、画像表示用素子の駆動回路への適用において、省電力化や性能向上に有効である。
【発明を実施するための最良の形態】
【００２１】
本発明は、抵抗と該抵抗に流れる電流を制御するための電流制御装置を備え、容量性負荷に所望の電流を流すための回路構成に関するものである。例えば、映像表示装置への適用において、画像表示用素子の駆動制御に用いることができるが、これに限らず、高電圧駆動を必要とする各種デバイス（例えば、圧電素子や冷却用ポンプ素子等）の駆動回路等に幅広く適用することが可能である。
【００２２】
図１は本発明に係る映像表示装置の基本構成例を示すブロック図である。
【００２３】
映像表示装置１は、データ処理回路２、メモリ３、ディスプレイドライバ回路４、ディスプレイパネル５を用いて構成されている。
【００２４】
映像データの処理においては、例えば、外部からの入力デジタルビデオ信号がデータ処理回路２に入力されて処理され、該データ処理回路２の出力信号がに後段のディスプレイドライバ回路４に送られる。尚、メモリ３は、データ処理における一時的なデータの保存等に使用される。
【００２５】
ディスプレイドライバ回路４は、データ処理回路２からの入力データを示す信号を受けた場合に、順次にアナログ信号に変換する（Ｄ／Ａ＝デジタル−アナログ変換）。そして、Ｄ／Ａ変換によって得られたアナログ信号は、順次に保持され（サンプル・ホールド）、その出力がディスプレイパネル５への駆動信号として送出される。
【００２６】
ディスプレイパネル５は、画像表示用素子（例えば、液晶表示素子やＧＬＶ素子、発光ダイオード、有機ＥＬ素子等。）を用いて構成され、該素子にはディスプレイドライバ回路４からの駆動信号が供給され、これにより画像表示が行われる。例えば、ディスプレイパネル５を光変調手段として、光源（レーザ光源等）からの光を変調するとともに、変調後の描画光をスクリーンに投影（前面投影又は背面投影）して映像を表示する構成形態等が挙げられる。
【００２７】
図２は、ディスプレイドライバ回路４の構成例を示したものである。
【００２８】
データ処理回路２からデータはデジタルデータ入力回路４ａに入力された後で、後段の電流ＤＡＣ（デジタル−アナログ変換器）４ｂに送出される。
【００２９】
電流ＤＡＣ４ｂの出力信号は、その後段において並列に設けられた複数のサンプル・ホールド回路４ｃ、４ｃ、…へと送られる。これらの回路やデジタルデータ入力回路４ａにはタイミング制御回路４ｄからの信号が供給されるようになっており、該信号に応じた動作制御に従って保持されるホールド電圧が各出力部（信号出力装置６、６、…）を経た上でディスプレイドライバ回路４の出力とされて、ディスプレイパネル５を駆動する。
【００３０】
図３は、ディスプレイドライバ回路４を構成する上記出力部について基本構成例を示したものである。
【００３１】
抵抗７は、その一端が電源電圧「HVDD」の電源ライン８に接続され、該抵抗７の他端が、第一のスイッチ手段（これを「ＳＷ１」と記す。）及び第二のスイッチ手段（これを「ＳＷ２」と記す。）に接続されている。尚、これらのスイッチ手段については、ＦＥＴ等の半導体スイッチング素子を用いて構成されるが、図には開閉スイッチの記号で簡略化して示している。
【００３２】
第一のスイッチ手段ＳＷ１は、容量性負荷「Ｃ」（あるいは負荷容量。本例では、画像表示用素子とされる。）に対して直列に接続されている。つまり、ＳＷ１は、容量性負荷Ｃに供給電流を流す閉状態と該容量性負荷Ｃへの供給電流を遮断する開状態との間で切り換えられる。本構成例ではSW1をディスプレイドライバ回路（IC）に配置し、容量性負荷Cをディスプレイパネルに配置しているが、これに限らず、SW1と容量性負荷Cをともにディスプレイパネルに配置する構成も可能である。
【００３３】
第二のスイッチ手段ＳＷ２は、抵抗７に対して直列に接続され、本例では、抵抗７と電流制御装置９との間に設けられている。つまり、ＳＷ２は、電流制御装置９により制御される電流を抵抗７に流す閉状態と、該電流を遮断する開状態との間で切り換えられる。尚、ＳＷ２については、抵抗７と電源ライン８との間に設けることも可能であるが、本例のように抵抗７がＳＷ２を介して電流制御装置９に接続されるようにし、ＳＷ２とその下位側（電位の低い側）の回路部を低耐圧の素子で構成する形態が好ましい（ＳＷ２等に高耐圧のＦＥＴを使用する必要がなく、ノイズ低減等に有利である。）。また、ＳＷ２が遮断されたとき、抵抗７とＳＷ１との接続点にはその都度、HVDDが加わる。このため、SW1によりサンプル・ホールドされる電圧が、それ以前の電圧履歴に依らない（即ち、前回の出力電圧に依存しない。）という好ましい性質を持つ。
【００３４】
電流制御装置９は、ＳＷ２の閉状態において抵抗７に流れる電流（これを「Ｉ」と記す。）を制御するものである。図に可変電流源の記号を用いた等価回路で示すように、制御信号（「ＳＳ」と記す。）に応じて電流「Ｉ」の値を制御し、ＳＷ１を介して容量性負荷Ｃに任意の電流を流す。例えば、図２のようにＤＡＣとサンプル・ホールド回路を有する場合に、Ｄ／Ａ変換後の保持信号ＳＳに応じて抵抗７の電流値が制御されるように構成されており、サンプル・ホールド方式の採用によりＤＡＣの数を増やすことなく出力チャンネル数の増加に対処することができ、チップ面積（占有面積）の増加防止等に有効である。尚、電流制御装置９については、電流値を連続的に制御し得る構成や、電流値を段階的に制御する構成（階調セレクタ等）、あるいは両者を組合せた構成等が挙げられるが、既知の回路構成（電流量制御回路）を用いることができる。また、ＧＬＶ素子等のような容量性負荷Ｃに供給される出力電圧が高い場合であっても、本例のように、ＳＷ２や電流制御装置９を低耐圧の回路部分として構成した形態では、高耐圧ＦＥＴの数が少なくて済み、かつ、高電圧出力部の構成を階調数とは無関係に決められる。
【００３５】
制御手段１０は、所定の入力信号（同期信号やクロック信号等）に基づくタイミング制御によりＳＷ１やＳＷ２の開閉状態を制御するものである。即ち、制御手段１０からＳＷ１に送出される制御信号により、ＳＷ１が、容量性負荷Ｃに供給電流を流す閉状態と容量性負荷Ｃへの供給電流を遮断する開状態との間で切り換えられる。また、制御手段１０からＳＷ２に送出される制御信号により、ＳＷ２が、電流制御装置９により制御される電流を抵抗７に流す閉状態と該電流を遮断する開状態との間で切り換えられる。
【００３６】
図４は制御例を示した波形図であり、図中に示す記号の意味は下記の通りである。
【００３７】
・「ＳＩＧＯ１」＝抵抗７とＳＷ１との接続点の電位
・「ＳＩＧＯ２」＝出力電位（容量性負荷Ｃの端子電位）
【００３８】
ＳＷ１とＳＷ２の開閉動作は同期しているが、ＳＷ１のオン期間を「Ｔ１」と記し、ＳＷ２のオン期間を「Ｔ２」と記すとき、「Ｔ２＞Ｔ１」とされている（Ｔ２はＴ１に相当する期間長を含んでそれよりもやや長い。）。
【００３９】
信号出力装置６において、先ず、ＳＷ２がオン状態になると抵抗７には、電流制御装置９による制御される電流「Ｉ」が流れる。つまり、抵抗７の抵抗値を「Ｒ」と記すとき、ＳＩＧＯ１として、「HVDD−Ｒ×Ｉ」が得られる。次に、ＳＷ１がオン状態になると、容量性負荷Ｃに電流が供給される（負荷の駆動）。例えば、ＳＷ１がオフ状態となるまでの間、ＳＩＧＯ２は所定電圧から次第に上昇していく（抵抗値Ｒや容量性負荷Ｃの静電容量等による時定数回路が形成される。）。
【００４０】
その後、ＳＷ１がオフ状態となった後でＳＷ２がオフ状態となる。尚、ＳＷ１、ＳＷ２がオフ状態である期間中、抵抗７には電流が流れないため、消費電力の低減を実現できる。ＳＷ２による制御を行わない場合にはその消費電力は、「（HVDD）２／R」であるが、上記したＳＷ２による制御を行う場合、消費電力は、「（（HVDD）２／R ）×（Ｔ２／Ｔ３）」となり、後者では（Ｔ２／Ｔ３）倍に低減される。尚、「Ｔ３」はＳＷ１、ＳＷ２のオン／オフ周期を示す。
映像表示装置への適用においては、映像同期信号の一周期内での映像非表示期間に、ＳＷ１及びＳＷ２が遮断され続ける期間が含まれるように制御が行われる。
【００４１】
図５は、容量性負荷Ｃが軽い場合（容量が小さい場合）を例示した波形図であり、ＳＩＧＯ２が所定電圧から立ち上がって一定値を示し、その後におけるＳＷ１及びＳＷ２のオン動作によって急速に元の電圧レベルまで立ち下がっていく様子を示している。
【００４２】
以上のように、ＳＷ２の開閉状態に従って電流制御装置９により抵抗７に流れる電流Ｉの値が規定されるとともに、ＳＷ１の開閉状態に従って電流（駆動電流）が容量性負荷Ｃに供給される。
【００４３】
図６は、信号出力装置の別例６Ａを示したものであり、図３に示す構成との相違点は下記の通りである。
【００４４】
・抵抗７とＳＷ１との接続点の電位と、ＳＷ１と容量性負荷Ｃとの接続点の電位との間の電位差を検出するための検出手段１１を備えていること。
【００４５】
・検出手段１１によって検出される電位差が予め決められた値以下になった場合に、ＳＷ１、ＳＷ２が開状態に規定されること。
【００４６】
本例では、ＳＩＧＯ１とＳＩＧＯ２の間の電圧差を検出するための検出手段１１（電圧差検出回路）がＳＷ１に対して並列に設けられており、検出された電圧差が予め決められた一定の基準値以下となった場合にＳＷ１、ＳＷ２がともにオフ状態となる（つまり、制御手段１０が検出手段１１からの検出信号を受けて両スイッチ手段をオフ状態に規定する。）。
【００４７】
これにより、出力電圧を変化させる必要がない場合（ＳＩＧＯ１とＳＩＧＯ２との差が小さい場合）において、抵抗７に電流が流れないようにして、省電力効果をさらに高めることができる。
【００４８】
図７は、信号出力装置の別例６Ｂを示したものであり、図３に示す構成との相違点は、ＳＷ１が複数のスイッチング素子１２、１３を直列に接続した構成を有することである。
【００４９】
つまり、スイッチング素子１２と１３とが直列接続とされ、スイッチング素子１２が抵抗７に接続され、スイッチング素子１３が容量性負荷Ｃに接続されている。尚、スイッチング素子１２、１３にはＦＥＴ等の半導体スイッチング素子が用いられ、制御手段１０からの制御信号を受けてオン／オフ制御が行われる。
【００５０】
図中の「Ｃ１２」、「Ｃ１３」はスイッチング素子１２、１３の寄生容量をそれぞれ示しており、複数のスイッチング素子を直列接続の状態で挿入することによって、寄生容量に起因する影響や弊害を低減し、性能低下等を防止することができる（例えば、寄生容量を経由して容量性負荷Ｃに影響を及ぼすＡＣクロストーク等を低減することができる。）。
【００５１】
以上に説明した構成によれば、下記に示す利点が得られる。
【００５２】
・抵抗７に流れる電流をスイッチ手段のオン／オフによって制御することにより、低消費電力化を実現できること。
・容量性負荷Ｃへの給電路をＳＷ１で遮断することにより、抵抗７に流れる電流のオン／オフに伴うノイズが出力されないこと。
・ＳＩＧＯ１とＳＩＧＯ２との電位差を検出する検出手段１１を出力段に設けて監視し、電位差が小さい場合には、ＳＷ１、ＳＷ２をオフ状態にすることで、さらに低消費電力化を実現できること。
・複数のスイッチング素子を直列に接続させたＳＷ１の採用により、ＳＩＧＯ１の信号によるＡＣクロストークが出力点でのＳＩＧＯ２に現われないように防止できること。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る映像表示装置の基本構成例を示すブロック図である。
【図２】ディスプレイドライバ回路の構成例を示した図である。
【図３】本発明に係る信号出力装置について基本構成例を示した図である。
【図４】図５とともに制御例を示した波形図である。
【図５】負荷容量が小さい場合を示す波形図である。
【図６】本発明に係る信号出力装置の別例を示した図である。
【図７】本発明に係る信号出力装置についてさらに別例を示した図である。
【図８】従来の構成例を示した図である。
【図９】従来の構成について別例を示した図である。
【符号の説明】
【００５４】
１…映像表示装置、６、６Ａ、６Ｂ…信号出力装置、７…抵抗、９…電流制御装置、１０…制御手段、１１…検出手段、１２、１３…スイッチング素子、ＳＷ１…第一のスイッチ手段、ＳＷ２…第二のスイッチ手段、Ｃ…容量性負荷
【図１】
2006071992.tif 000003
【図２】
2006071992.tif 000004
【図３】
2006071992.tif 000005
【図４】
2006071992.tif 000006
【図５】
2006071992.tif 000007
【図６】
2006071992.tif 000008
【図７】
2006071992.tif 000009
【図８】
2006071992.tif 000010
【図９】
2006071992.tif 000011