(57)【要約】      （修正有）【課題】低雑音化に対応可能で、かつバッファ回路を使用することなく発振回路により位相の１８０度異なる２つの出力信号を取り出すことが可能である圧電発振器を提供する。【解決手段】一対のインバーター増幅器を用いた圧電発振器であって、第１のインバーター増幅器と第２のインバーター増幅器のゲート入力間に圧電振動子を挿入し、前記第１、第２のインバーター増幅器のゲート入力と接地との間に各々、負荷容量を挿入し、前記第１のインバーター増幅器の出力端子と前記第２のインバーター増幅器の入力端子とを第１の直流カット用容量を介して接続し、前記第１のインバーター増幅器の入力端子と前記第２のインバーター増幅器の出力端子とを第２の直流カット用容量を介して接続し、更に、前記第１、第２のインバーター増幅器の入出力間に抵抗を接続したことを特徴とする圧電発振器。【選択図】    図１
2006197294.tif 000002
【特許請求の範囲】
【請求項１】
一対のインバーター増幅器を用いた圧電発振器であって、第１のインバーター増幅器と第２のインバーター増幅器のゲート入力間に圧電振動子を挿入し、前記第１、第２のインバーター増幅器のゲート入力と接地との間に各々、負荷容量を挿入し、前記第１のインバーター増幅器の出力端子と前記第２のインバーター増幅器の入力端子とを第１の直流カット用容量を介して接続し、前記第１のインバーター増幅器の入力端子と前記第２のインバーター増幅器の出力端子とを第２の直流カット用容量を介して接続し、更に、前記第１、第２のインバーター増幅器それぞれの入出力間に抵抗を接続したことを特徴とする圧電発振器。
【請求項２】
一対のインバーター増幅器を用いた圧電発振器であって、第１のインバーター増幅器と第２のインバーター増幅器のゲート入力間に圧電振動子を挿入し、前記第１、第２のインバーター増幅器のゲート出力と接地との間に各々、負荷容量を挿入し、前記第１のインバーター増幅器の出力端子と前記第２のインバーター増幅器の入力端子とを第１の直流カット用容量を介して接続し、前記第１のインバーター増幅器の入力端子と前記第２のインバーター増幅器の出力端子とを第２の直流カット用容量を介して接続し、更に、前記第１、第２のインバーター増幅器それぞれの入出力間に抵抗を接続したことを特徴とする圧電発振器。
【請求項３】
一対のインバーター増幅器を用いた圧電発振器であって、第１のインバーター増幅器と第２のインバーター増幅器のゲート入力間に圧電振動子を挿入し、前記第１のインバーター増幅器の出力端子と前記第２のインバーター増幅器の入力端子とを第１の直流カット用容量を介して接続し、前記第１のインバーター増幅器の入力端子と前記第２のインバーター増幅器の出力端子とを第２の直流カット用容量を介して接続し、更に、前記第１、第２のインバーター増幅器それぞれの入出力間に抵抗を接続したことを特徴とする圧電発振器。
【請求項４】
前記圧電振動子と直列に周波数調整手段を挿入したことを特徴とする請求項１乃至請求項３に記載の圧電発振器。
【請求項５】
前記第１及び第２の直流カット用容量の容量値が互いに等しく、前記負荷容量の容量値が互いに等しく、前記抵抗の抵抗値が互いに等しいことを特徴とする請求項１乃至請求項３に記載の圧電発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型、低雑音化に対応し、特に高速データ通信を必要とする移動体通信機等に使用される圧電発振器に関するものである。
【背景技術】
【０００２】
従来、圧電発振器は安定な発振周波数が得られることから、例えばコンピューターのクロック発振源、携帯電話を代表とする移動体通信機器や伝送装置等における基準信号源用の発振器として広く用いられている。その中でも特に共振特性に優れ、高い周波数安定度を有す水晶を共振子とした圧電発振器（水晶発振器）が前記伝送装置等に多用されている。近年、前述の通信機器や伝送装置等には、高速データ通信の要求が強まっており、使用される電圧制御型水晶発振器（以下ＶＣＸＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｘｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）にも、高速で且つ低雑音での伝送が要求されている。前記要求は、位相が１８０度異なる２波の信号Ｑ、及び／Ｑを出力可能な電圧制御型水晶発振器を用いることにより、対応可能となる。前記のような水晶発振器としては、例えばＩＣに適したインバーターを用いた発振回路や、バッファ回路として発振回路後段にＰＥＣＬ、ＬＶＤＳ等の高速データ通信専用のＩＣを用いた水晶発振器が一般的に知られている。
以下、従来の高速データ通信に用いられる水晶発振器について説明する。
【０００３】
図１１は、位相が１８０度異なる２波の出力を発生する水晶発振器を示している。前記水晶発振器は、水晶発振回路１０１と、その後段に接続されたＭＯＳ型インバーターＩＣ４とにより構成される。
前記水晶発振回路１０１は、インバーター増幅器ＩＣ３の入出力端子間に水晶振動子Ｘ１と前記水晶発振回路の発振周波数を調整するための周波数調整回路Ｃｖとの直列回路を接続し、前記直列回路と並列に帰還抵抗Ｒ３を接続し、前記インバーター増幅器ＩＣ３の入力端子ＩＮ３は容量Ｃ１を介して接地し、前記インバーター増幅器ＩＣ３の出力端子ＯＵＴ３は容量Ｃ２を介して接地することにより構成されている。なお、前記水晶発振回路１０１の動作については周知であるため、説明を省略する。前記水晶発振器の出力は、前記水晶発振回路１０１の出力／Ｑと、前記回路出力／Ｑの一部を前記ＭＯＳ型インバーターＩＣ４に入力することにより、前記回路出力／Ｑと位相が反転した、つまり位相が１８０度異なった出力Ｑの２波の出力を得ることができる。                                                                                                                                                                                                                        
【０００４】
次に、図１２は水晶発振回路の後段に差動ドライバーのＩＣを用いた水晶発振器を示している。前記水晶発振器は、水晶振動子Ｘ１と、前記水晶振動子を固有振動数で発振させるための発振回路ＯＳＣ１とから成る水晶発振回路１０２と、前記水晶発振回路１０２の出力信号について、位相が１８０度異なる差動出力を得るための差動ドライバーＩＣ５とにより構成される。
前記ＩＣ５に入力された前記水晶発振回路１０２の出力は、前記ＩＣ５に入力され、前記ＩＣ５の出力端子ＯＵＴ５、及びＯＵＴ６より、位相が１８０度異なる２波の出力信号Ｑ、及び／Ｑが出力される。
ここで、前記ＩＣ５を構成する回路の入力部を一部示した図を図１３に示す。前記ＩＣ５の入力端子ＩＮ５より入力された前記水晶発振回路１０２の出力信号の一方は、容量Ｃ５によりベースが接地されたトランジスタＴｒ２のベースに入力され、前記トランジスタ２のコレクタより信号が出力される。前記トランジスタＴｒ２はベース接地であるため、前記トランジスタＴｒ２のコレクタから出力される信号の位相は、前記トランジスタＴｒ２のベースに入力される信号、つまり前記水晶発振回路１０２の出力と位相が同位相である信号が出力される。前記出力信号は、前記水晶発振回路１０２の出力信号と同位相に維持されるようコレクタが電源Ｖｃｃに接続されたトランジスタＴｒ４のベースへ入力され、前記トランジスタＴｒ４のエミッタより出力された後、出力端子ＯＵＴ５より出力信号Ｑとして出力される。
次に、前記入力端子ＩＣ５に入力された前記水晶発振回路１０２の出力信号のもう一方は、エミッタが接地されたトランジスタＴｒ１のベースに入力され、前記トランジスタＴｒ１のコレクタより出力される。前記トランジスタＴｒ１はエミッタ接地であるため、前記トランジスタＴｒ１のコレクタから出力される信号の位相は、前記トランジスタＴｒ１のベースに入力される信号と位相が反転（逆位相）する。つまり、前記トランジスタＴｒ１のベースの入力である前記水晶発振回路１０２の出力とは、位相が１８０度異なった信号が出力される。前記出力信号は、前記水晶発振回路３２の出力と逆位相に維持されるようコレクタが電源Ｖｃｃに接続されたトランジスタＴｒ３のベースへ入力され、前記トランジスタＴｒ３のエミッタより出力された後、出力端子ＯＵＴ６より出力信号／Ｑとして出力される。
以上のように、図１３に示した水晶発振器は、前記ＩＣ５を構成する初段のトランジスタにより前記水晶発振回路出力の位相を１８０度異ならせ、位相が１８０度異なる２波の信号を出力している。
【０００５】
ところが、上述のような従来の水晶発振器には以下のような問題点があった。図１１のような水晶発振回路の後段に位相反転用のインバーターＩＣを用いる手法では、出力信号Ｑにおいて、前記インバーターＩＣの動作時間分だけ遅延が生じることにより、両信号Ｑ、および／Ｑ間における位相差が１８０度から僅かにずれる問題点があった。また、図１２のような水晶発振回路の後段に差動ドライバー等によるＩＣ等を接続する手法では、位相が１８０度異なる２波の信号を取り出すために、前記差動ドライバーの片端にベース接地トランジスタを挿入する必要があり、前記ベース接地トランジスタの動作分だけ位相が１８０度より異なるという問題点があった。
【０００６】
そこで、上記のような問題点を解決する手段として、例えば特開平９−１７２３６９公報にて、発振回路の後段にトランジスタ回路を用いた入力段と、平衡回路と、出力段とによって構成されたＰＥＣＬ（正基準エミッタ結合ロジック、Ｐｏｓｉｔｉｖｅ  Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）バッファ回路を介することにより位相が１８０度異なる２波の出力信号を取り出す発明が開示されている。前記公報によれば、前記ＰＥＣＬバッファ回路の入力段は、図１４で示したようにＦＥＴ等のトランジスタを用いたＣＭＯＳ構造により構成されたソース接地増幅回路の後段にゲート接地増幅回路が接続されて成る第１の回路５１と、前記第１の回路５１と同様にＣＭＯＳ構造により構成されたソース接地増幅回路が２段接続されて成る第２の回路５２とにより構成される。その結果、前記第１の回路５１を介した出力信号ＭＯＤＥ１は、位相反転用のＣＭＯＳインバーター回路と次段の同相増幅器であるゲート接地増幅回路により、前記第１の回路５１の入力信号とは位相が反転する。また、前記第２の回路５２を介した出力信号ＭＯＤＥ２は、位相反転用のＣＭＯＳインバーター回路を２段介すため、位相の反転を２度繰り返し、前記第２の回路５２の入力信号と同相の信号が出力される。以上の動作により、位相が１８０度異なった２波の出力信号を得ることができる。前記２波の信号は、図示しない前記平衡回路、及び前記出力段を介することにより、位相が１８０度異なる状態を維持し、前記ＰＥＣＬバッファ回路より出力される。
【特許文献１】特開平９−１７２３６９公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記公報に開示された発明は信号源の後段に接続するバッファ回路に関する発明であるため、位相が１８０度異なる２つの信号が要求される水晶発振回路においては、後段に上記発明のバッファ回路を接続しなければならない。そのため、バッファ回路分だけ従来の水晶発振器よりも形状が大きくなり、小型化を図ることが困難であるという問題点があった。
本発明は、高速データ通信を必要とする移動体通信機等に使用される圧電発振器に関し、小型、低雑音化に対応可能であり、かつバッファ回路を使用することなく発振回路によって位相が１８０度異なる２つの出力信号を取り出すことが可能な圧電発振器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上述の目的を達成するため、圧電発振器より位相が１８０度異なる２つの出力信号を得る手段として、一対のＣＭＯＳインバーターについて、容量を介して襷掛け状に接続し、前記一対のＣＭＯＳインバーター入力間に圧電振動子と周波数調整回路を挿入し、前記一対のＣＭＯＳインバーターの入力は各々容量を介して接地することにより発振回路を構成したことを特徴とする。
【発明の効果】
【０００９】
本発明に係る圧電発振器は、一対のＣＭＯＳインバーター回路を襷掛け状に接続することにより発振回路を構成したので、ＬＶＤＳ（小振幅差動信号インターフェース、ＬｏｗＶｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）やＰＥＣＬ  ＩＣ等のバッファ回路を設けることなく前記発振回路出力にて位相が完全に１８０度異なる２波の信号を取り出すことができる。また、本発明回路の後段に一般的な差動増幅器構成のレシーバードライバー等を使用することにより、例えば発振回路内に発生する同相雑音を除去した低雑音発振器を構成することも可能である。
【発明を実施するための最良の形態】
【００１０】
以下、図示した実施の形態例に基づいて本発明を詳細に説明する。
なお、上述の従来例に示したものと同様の構成部材については同一の符号を付してその説明を省略する。
【００１１】
図１は、本発明の実施の形態に係る水晶発振器の回路図を示している。前記水晶発振器は、第１のＣＭＯＳインバーター回路ＩＣ１と、前記第１のＣＭＯＳインバーター回路ＩＣ１と同一である第２のＣＭＯＳインバーター回路ＩＣ２とが襷掛け状となり構成される。前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と、前記第２のＣＭＯＳインバーター回路ＩＣ２の出力は、直流成分カット用の容量Ｃ４を介して接続され、前記第１のＣＭＯＳインバーター回路ＩＣ１の出力と前記第２のＣＭＯＳインバーター回路２の入力は、直流成分カット用の容量Ｃ３を介して接続される。また、前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と前記第２のＣＭＯＳインバーター回路ＩＣ２の入力は、水晶振動子Ｘ１と周波数調整回路である可変容量Ｃｖとの直列回路を介して接続される。更に、前記第１のＣＭＯＳインバーター回路ＩＣ１の入力は負荷容量Ｃ１を介して接地されると共に、前記第１のＣＭＯＳインバーター回路ＩＣ１の出力と抵抗Ｒ１を介して接続される。前記第２のＣＭＯＳインバーター回路ＩＣ２の入力は負荷容量Ｃ２を介して接地されると共に、前記第２のＣＭＯＳインバーター回路ＩＣ２の出力と抵抗Ｒ２を介して接続される。以上により、前記水晶発振器は、ＣＭＯＳインバーター回路による水晶発振回路を２つ形成している。なお、前記直流カット用の容量Ｃ３とＣ４、及び前記抵抗Ｒ１とＲ２は、共に同値である。             
【００１２】
2006197294.tif 000003
このように構成した水晶発振回路の動作原理について、以下に説明する。図１に示した回路において、負荷容量Ｃ１、Ｃ２におけるインピーダンスをそれぞれ、Ｃ１＝Ｚ１、Ｃ２＝Ｚ２、水晶振動子Ｘ１と周波数調整用の可変容量Ｃｖとの直列回路におけるインピーダンスをＺｘｔ、前記インピーダンスＺ１、Ｚ２、Ｚｘｔに流れる電流をそれぞれ、Ｉ１、Ｉ２，Ｉｘとして、接点ａ、及びｂにキルヒホッフの法則を適用すると（１）、（２）、（３）式を得る。
上記式におけるｇｍは前記インバーターＩＣの相互コンダクタンスを表している。
（１）、（２）式を変形し、（３）式に代入すると
2006197294.tif 000004
ここで、ｚ１とｚ２を同一の容量Ｃａと置換し、（４）式へ代入
2006197294.tif 000005
2006197294.tif 000006
この時、水晶振動子Ｘ１から見た回路のインピーダンスＲｃ，及び容量成分Ｃｃは以下となる。
周知のように、水晶発振回路の発振条件は、水晶振動子から見た回路のインピーダンスが負性抵抗成分と容量成分とにより構成されていることが必須である。前記ＣＭＯＳインバーター回路を一対用いた図１の回路は（７）式より前記発振条件を満足するため、水晶発振回路として機能する。また、図１の回路は前述のように、２つのＣＭＯＳインバーター回路を用いて２つの水晶発振回路を構成しており、前記各ＣＭＯＳインバーター回路の出力より、その一部を発振出力として取り出している。その結果、前記各ＣＭＯＳインバーター回路の入力は、それぞれもう一方のＣＭＯＳインバーター回路出力の一部を入力とすることから、各ＣＭＯＳインバーター回路の出力信号は位相が反転した、即ち位相が１８０度異なった信号Ｑ、及び／Ｑの２波の出力が得られる。
【００１３】
次に、図１の発振回路を用いて、回路定数を抵抗Ｒ１＝Ｒ２＝２０ｋΩ、容量Ｃ１＝Ｃ２＝５６ｐＦ、Ｃ３＝Ｃ４＝６ｐＦ、水晶振動子の共振周波数を１０ＭＨｚ、ＣＭＯＳインバーター回路ＩＣ１、及びＩＣ２を汎用のＣＭＯＳインバーターＩＣとして、シミュレーション、及び実際に測定した結果を図２〜図４に示す。図２の特性１１は、発振周波数に対する回路負性抵抗、特性１２は発振周波数に対する回路容量特性、図３は、本実施例の水晶発振回路における出力波形、図４は前記水晶発振回路における周波数可変特性について示したものである。図２、及び図３より、発振周波数１０ＭＨｚにて、回路負性抵抗Ｒｎが約―１１０Ω、回路容量Ｃｃが２０ｐＦであることから、本回路が発振条件を満足し、発振時の水晶発振回路出力Ｑ、及び／Ｑについても位相が１８０度異なる結果を得た。更に、図４より、周波数可変容量であるＣｖを５〜２００ｐＦまで変化させた時の周波数端変化量ｄｆ／ｆが幅で約５００ｐｐｍとなることから、本発振回路は外部電圧により周波数を可変可能とするＶＣＸＯとして十分機能する結果を得た。
以上のように一対のインバーター回路を襷掛け状に接続し、水晶発振回路を構成したので、２つの発振出力は完全に位相差１８０度を保つことができ、高速データ伝送に適応した圧電発振器を提供することが可能である。また、発振器出力の位相差を１８０度異ならせるための新たなバッファ回路等が不要であるため、小型化が可能であり、前記水晶発振回路の後段に一般的な差動増幅器構成のレシーバードライバーを使用することにより、例えば発振回路内に発生する同相雑音を除去した低雑音発振器を構成することも可能である。    
本実施例においては、インバーター回路にＣＭＯＳインバーターを用いたが、本発明はこれに限るものではなく、ＬＶＰＥＣＬ、ＬＶＤＳ等を用いても構成可能である。
＜第２の実施の形態＞
図５は、本発明第２の実施の形態に係る水晶発振器を示す回路図である。前記水晶発振器は、第１のＣＭＯＳインバーター回路ＩＣ１と、前記第１のＣＭＯＳインバーター回路ＩＣ１と同一である第２のＣＭＯＳインバーター回路ＩＣ２とが襷掛け状となり構成される。前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と、前記第２のＣＭＯＳインバーター回路ＩＣ２の出力は、直流成分カット用の容量Ｃ４を介して接続され、前記第１のＣＭＯＳインバーター回路ＩＣ１の出力と前記第２のＣＭＯＳインバーター回路２の入力は、直流成分カット用の容量Ｃ３を介して接続される。また、前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と前記第２のＣＭＯＳインバーター回路ＩＣ２の入力は、水晶振動子Ｘ１と周波数調整回路である可変容量Ｃｖとの直列回路を介して接続される。更に、前記第１のＣＭＯＳインバーター回路ＩＣ１の出力は負荷容量Ｃ１を介して接地されると共に、前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と抵抗Ｒ１を介して接続される。前記第２のＣＭＯＳインバーター回路ＩＣ２の出力は負荷容量Ｃ２を介して接地されると共に、前記第２のＣＭＯＳインバーター回路ＩＣ２の入力と抵抗Ｒ２を介して接続される。以上により、前記水晶発振器は、前記ＣＭＯＳインバーター回路による水晶発振回路を２つ形成している。なお、前記直流カット用の容量Ｃ３とＣ４、及び前記抵抗Ｒ１とＲ２は、共に同値である。             
【００１４】
このように構成された水晶発振回路の動作原理について、以下に説明する。図４に示した回路において、負荷容量Ｃ１、Ｃ２におけるインピーダンスをそれぞれ、Ｃ１＝Ｚ１、Ｃ２＝Ｚ２、水晶振動子Ｘ１と周波数調整用の可変容量Ｃｖとの直列回路におけるインピーダンスをＺｘｔ、前記インピーダンスＺ１、Ｚ２、Ｚｘｔに流れる電流をそれぞれ、Ｉ１、Ｉ２，Ｉｘとして、接点ａ、およびｂにキルヒホッフの法則を適用すると（８）、（９）、（１０）式を得る。
2006197294.tif 000007
上記式におけるｇｍは前記インバーターＩＣの相互コンダクタンスを表している。
（８）、（９）式を変形し、（１０）式に代入すると
2006197294.tif 000008
ここで、ｚ１＝ｚ２＝ｚｂ、ｚ３＝ｚ４＝ｚａとして、（１１）式へ代入
2006197294.tif 000009
更に、ｚａ、ｚｂをそれぞれ容量Ｃａ，Ｃｂとしてインピーダンスとして（１４）式のように表し、（１３）式に代入する。
2006197294.tif 000010
この時、水晶振動子Ｘ１から見た回路の抵抗Ｒｃ，及び容量成分Ｃｃは以下となる。
2006197294.tif 000011
前述のように、水晶発振回路の発振条件は、水晶振動子から見た回路のインピーダンスが負性抵抗成分と容量成分とにより構成されていることが必須である。図５に示した本発明第２の実施例の回路は（１６）式より前記条件を満足するため、水晶発振回路として機能する。また、図５の回路は２つのＣＭＯＳインバーター回路を用いて水晶発振回路を構成しており、前記水晶発振回路出力は各ＣＭＯＳインバーター回路出力の一部を発振出力として取り出している。その結果、前記各ＣＭＯＳインバーター回路の入力は、それぞれもう片方のＣＭＯＳインバーター回路出力の一部を入力とすることから、各ＣＭＯＳインバーター回路の出力信号は位相が１８０度異なった信号Ｑ、及び／Ｑの２波の出力が得られる。
【００１５】
次に、図５の発振回路を用いて、回路定数を抵抗Ｒ１＝Ｒ２＝２０ｋΩ、容量Ｃ１＝Ｃ２＝５６ｐＦ、Ｃ３＝Ｃ４＝６ｐＦ、ＣＭＯＳインバーター回路ＩＣ１、及びＩＣ２を一般的なＣＭＯＳインバーターＩＣとして、シミュレーション、及び実際に測定した結果について図６、及び図７に示す。図６の特性２１は、発振周波数に対する回路負性抵抗、特性２２は発振周波数に対する回路容量特性であり、図７は、本実施例の水晶発振回路における出力波形について示したものである。図６、及び図７より、発振周波数１０ＭＨｚにて回路負性抵抗が約―１０００Ω、回路容量が約１００ｐＦであることから、図５の回路が発振条件を満足し、発振時の水晶発振回路出力Ｑ、及び／Ｑについても位相が１８０度異なる結果を得た。
以上のように一対のインバーター回路を襷掛け状に接続し、水晶発振回路を構成したので、２つの発振出力は完全に位相差１８０度を保つことができる。
＜第３の実施の形態＞
図８は、本発明第３の実施の形態に係る水晶発振器を示す回路図である。前記水晶発振器は、第１のＣＭＯＳインバーター回路ＩＣ１と、前記第１のＣＭＯＳインバーター回路ＩＣ１と同一である第２のＣＭＯＳインバーター回路ＩＣ２とが襷掛け状となり構成される。前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と前記第２のＣＭＯＳインバーター回路ＩＣ２の出力は、直流成分カット用の容量Ｃ４を介して接続され、前記第１のＣＭＯＳインバーター回路ＩＣ１の出力と前記第２のＣＭＯＳインバーター回路２の入力は、直流成分カット用の容量Ｃ３を介して接続される。また、前記第１のＣＭＯＳインバーター回路ＩＣ１の入力と前記第２のＣＭＯＳインバーター回路ＩＣ２の入力とは、水晶振動子Ｘ１と周波数調整回路である可変容量Ｃｖとの直列回路を介して接続される。前記第１のＣＭＯＳインバーター回路ＩＣ１の出力と前記第１のＣＭＯＳインバーター回路ＩＣ１の入力は帰還抵抗Ｒ１を介して接続され、前記第２のＣＭＯＳインバーター回路ＩＣ２の出力と前記第２のＣＭＯＳインバーター回路ＩＣ２の入力とは、抵抗Ｒ２を介して接続される。 
なお、上記直流成分カット用の容量Ｃ３とＣ４、及び前記抵抗Ｒ１とＲ２は共に同値である。  
以上のように構成された図８の回路において、水晶振動子Ｘ１から見た回路側のインピーダンスは、回路中の負荷容量が前記ＣＭＯＳインバーターＩＣの内部付加容量Ｃｏ１、及びＣｏ２となり、前記ＩＣ内部の負荷容量は、図５における負荷容量Ｃ１、Ｃ２に比べて無視できるほど極小であるため、式（１６）における容量Ｃａを極度に小さくしたことに等しい。式（１６）において、前記容量Ｃｂを小さくた場合においても回路側のインピーダンスにほとんど変化は無く発振条件を満たすことから、図８に示した回路は水晶発振回路として機能する。
【００１６】
次に、図８の発振回路により、回路定数を抵抗Ｒ１＝Ｒ２＝２０ｋΩ、容量Ｃ３＝Ｃ４＝６ｐＦ、ＣＭＯＳインバーター回路ＩＣ１、及びＩＣ２を汎用のＣＭＯＳインバーターＩＣとして、シミュレーション、及び実際に測定した結果を図９、及び図１０に示す。図９の特性３１は、前記負荷容量Ｃａに対する回路負性抵抗特性、特性３２は、前記負荷容量Ｃａに対する回路容量特性であり、図１０は本実施例における出力波形について示したものである。図９、及び図１０より、前記負荷容量Ｃｂの変化に対し、回路負性抵抗が約―２０００Ωであり、かつ回路が容量性を有すことから、図８の回路が発振条件を満足し、発振時の発振器出力Ｑ、及び／Ｑについても位相が１８０度異なる結果を得た。
以上のように一対のインバーター回路を襷掛け状に接続し、水晶発振回路を構成したので、水晶発振器における２つの発振出力は完全に位相差１８０度を保つことができる。
以上の実施例においては、電圧制御型の水晶発振器を例に説明したが、本発明はこれに限るものでなく、温度補償型や恒温槽制御型等の水晶発振器、及び水晶以外の圧電振動子を用いた圧電発振器であっても同様の効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る一実施例を示す水晶発振回路図である。
【図２】図１の水晶発振回路におけるシミュレーションによる発振周波数対回路容量、及び負性抵抗を示す図である。
【図３】図１の水晶発振回路における出力波形である。
【図４】図１の水晶発振回路における可変容量対周波数変化量を示す図である。
【図５】本発明第２の実施例に係る水晶発振回路図である。
【図６】図５の水晶発振回路における発振周波数対回路容量、及び負性抵抗を示すシミュレーション結果である。
【図７】図５の水晶発振回路における出力波形を示す図である。
【図８】本発明第３の実施例に係る水晶発振回路図である。
【図９】図８の水晶発振回路における負荷容量対回路容量、及び負性抵抗を示すシミュレーション結果である。
【図１０】図８の水晶発振回路における出力波形を示す図である。
【図１１】従来のＭＯＳ型インバーターＩＣを用いた水晶発振器の構成例を示す図である。
【図１２】従来の差動ドライバーＩＣを用いた水晶発振器の構成例を示す図である。
【図１３】図１２における差動ドライバーＩＣの初段部について示した詳細図である。
【図１４】従来のＰＥＣＬバッファを用いた水晶発振器の構成例を示す図である。
【符号の説明】
【００１８】
Ｘ１   水晶振動子
Ｃ１、Ｃ２、Ｃ５、Ｃ１１、Ｃ１２ 負荷容量
Ｃｏ１、Ｃｏ２ 負荷容量
Ｃ３、Ｃ４  容量
Ｃｖ        可変容量
Ｒ１〜Ｒ６  抵抗
ＩＣ１〜ＩＣ３  インバーター回路
ＩＣ４ ＭＯＳ型インバーター
ＩＣ５ 差動ドライバー
Ｔｒ１ 第１のトランジスタ
Ｔｒ２ 第２のトランジスタ
Ｔｒ３ 第３のトランジスタ
Ｔｒ４ 第４のトランジスタ
Ｆ１〜Ｆ８ ＦＥＴ
Ｖｃｃ 直流電源
Ｖｃｏｎｔ 周波数制御電圧
Ｖｓｓ  ソース電位
ＯＳＣ  発振回路
Ｎ１  ノレータ
５１、５２  増幅回路
１０１、１０２ 水晶発振回路
【図１】
2006197294.tif 000012
【図２】
2006197294.tif 000013
【図３】
2006197294.tif 000014
【図４】
2006197294.tif 000015
【図５】
2006197294.tif 000016
【図６】
2006197294.tif 000017
【図７】
2006197294.tif 000018
【図８】
2006197294.tif 000019
【図９】
2006197294.tif 000020
【図１０】
2006197294.tif 000021
【図１１】
2006197294.tif 000022
【図１２】
2006197294.tif 000023
【図１３】
2006197294.tif 000024
【図１４】
2006197294.tif 000025