(57)【要約】【課題】半導体デバイス内に、低コストでデバイスの信頼性および性能を低下させることのない厚い酸化物領域などの酸化物領域を形成する新規な技法を提供すること。【解決手段】半導体デバイス内に酸化物領域を形成する方法は、デバイスの半導体層内に互いに近接して複数のトレンチを形成する工程と、トレンチの少なくとも側壁および底壁上に絶縁層が形成されるように半導体層を酸化させる工程とを含む。トレンチは、酸化工程の結果形成された絶縁層がトレンチを実質的に充填し、対応する１対の隣接したトレンチ間の半導体層を実質的に消費するように構成される。このようにして、複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される。【選択図】図３
2006100825.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス内に酸化物領域を形成する方法であって、
複数のトレンチをデバイスの半導体層内に互いに近接して形成する工程と、
前記トレンチの少なくとも側壁および底壁上に絶縁層が形成されるように前記半導体層を酸化させる工程とを含み、
前記トレンチが、前記絶縁層が実質的に前記トレンチを充填し、かつ対応する一対の隣接したトレンチ間の前記半導体層を実質的に消費するように構成され、それによって前記複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される方法。
【請求項２】
前記半導体層内の前記トレンチの深さが、前記酸化物領域の所望の断面厚さにほぼ等しい、請求項１に記載の方法。
【請求項３】
前記酸化物領域の断面幅が、少なくとも部分的に、前記半導体層内に形成されるトレンチの数に応じて決まる、請求項１に記載の方法。
【請求項４】
前記複数のトレンチが、前記半導体層内にほぼ同じ深さで形成される、請求項１に記載の方法。
【請求項５】
前記酸化物領域の底面の形状が所望通りに調整されるように、前記トレンチのうち２つ以上が互いに異なる深さで半導体層内に形成される、請求項１に記載の方法。
【請求項６】
対応する１対の隣接したトレンチ間の間隔が、前記トレンチの側壁および底壁の表面より下の前記半導体層を消費する前記絶縁層の厚さの約２倍未満またはほぼそれに等しくなるように構成される、請求項１に記載の方法。
【請求項７】
半導体構造であって、
半導体層と、
前記半導体層内に形成された酸化物領域とを含み、
前記酸化物領域が、前記半導体層内に互いに近接して形成された複数のトレンチを含み、前記トレンチが、少なくともその側壁および底壁に絶縁層が形成されるように酸化され、前記トレンチが、前記絶縁層が実質的に前記トレンチを充填し、かつ対応する一対の隣接したトレンチ間の前記半導体層を実質的に消費するように構成され、それによって前記複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される構造。
【請求項８】
半導体構造であって、
半導体層と、
前記半導体層内に形成された酸化物領域とを含み、
前記酸化物領域の少なくとも一部分が、半導体層内に互いに近接して複数のトレンチを作製することによって、かつ前記トレンチの少なくとも側壁および底壁上に絶縁層が形成されるように前記半導体層を酸化させることによって形成され、前記トレンチが、前記絶縁層が実質的に前記トレンチを充填し、かつ対応する一対の隣接したトレンチ間の前記半導体層を実質的に消費するように構成され、それによって前記複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される構造。
【請求項９】
少なくとも１つの半導体構造を含む集積回路であって、前記少なくとも１つの半導体構造が、
半導体層と、
前記半導体層内に形成された酸化物領域とを含み、
前記酸化物領域が、前記半導体層内に互いに近接して形成された複数のトレンチを含み、前記トレンチが、少なくともその側壁および底壁に絶縁層が形成されるように酸化され、前記トレンチが、前記絶縁層が実質的に前記トレンチを充填し、かつ対応する一対の隣接したトレンチ間の前記半導体層を実質的に消費するように構成され、それによって前記複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される集積回路。
【請求項１０】
金属酸化物半導体デバイスであって、
第１の導電型からなる半導体層と、
前記半導体層内でその上面の近傍に互いに間隔を置いて形成された、第２の導電型の第１および第２のソース／ドレイン領域と、
前記半導体層上部の少なくとも一部分上で前記第１および第２のソース／ドレイン領域の近傍に形成された絶縁層と、
前記絶縁層上、ならびに少なくとも部分的に前記第１のソース／ドレイン領域と前記第２のソース／ドレイン領域との間に形成されたゲートと、
前記絶縁層の少なくとも一部分上に形成され、前記第１および第２のソース／ドレイン領域のうちの１つに電気的接続を提供する導電性パッドと、
前記導電性パッドの少なくとも一部分の下に形成された酸化物領域とを含み、
前記酸化物領域が、前記半導体層内に互いに近接して形成された複数のトレンチを含み、前記トレンチが、少なくともその側壁および底壁に酸化物層が形成されるように酸化され、前記トレンチが、前記酸化物層が実質的に前記トレンチを充填し、かつ対応する一対の隣接したトレンチ間の前記半導体層を実質的に消費するように構成され、それによって前記複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成されるデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイスに関し、より詳細には、半導体デバイス内に酸化物領域を形成する技法に関する。
【背景技術】
【０００２】
半導体デバイス内に絶縁領域を形成する方法はよく知られており、こうした領域は、たいていの場合、絶縁材料として酸化物が使用されることから酸化物領域とも呼ばれることが多い。一般に、こうした酸化物領域は、例えば、金属酸化物半導体（ＭＯＳ）デバイスと半導体基板上のデバイス領域との間を電気的物理的に分離するために使用される。このような分離を得るために広く使用されている方法は、通常、シリコンの局所酸化（ＬＯＣＯＳ）の工程を含んでいる。従来のＬＯＣＯＳ法は基本的に、しばしばフィールド酸化膜（ＦＯＸ）領域とも呼ばれる、シリコン基板のマスキングされていない不活性領域内に陥凹（ｒｅｃｅｓｓｅｄ）または半陥凹酸化物を成長させるものである。ＦＯＸ領域は、それらの領域にわたって発生する寄生容量が十分に低減され、しかも段差被覆の問題も起きない程度の厚さに成長させる。
【０００３】
半導体デバイス内に絶縁領域を作製するにために、浅いトレンチ分離（ＳＴＩ）法などのトレンチ分離法が代わりに使用されることもある。トレンチ分離構造は、通常、シリコン基板内に形成され誘電材料が再補充された凹部を含む。このような構造は、まず、普通は異方性ドライ・エッチング法によってシリコン基板内に浅いトレンチ（例えば、約１μｍ未満）を形成することによって作製される。その結果得られるトレンチは、次いで気相成長（ＣＶＤ）させた酸化物などの誘電材料で再充填される。次いでトレンチは、トレンチの上面が実質的に半導体デバイスの上面と同じ高さとなり誘電材料がトレンチ内だけに残るように酸化物のエッチバック法によって平坦化される。
【０００４】
ある応用例では、ＭＯＳデバイス内に厚い酸化物領域（例えば、約２μｍ以上）を形成することが望ましいことがある。例えば、ＭＯＳデバイス内のドレイン寄生容量を低減するために、陥凹ＬＯＣＯＳ法を酸化物のＣＶＤ法および酸化物の部分エッチバック法とともに使用して、デバイスのドレイン・パッドの下に厚い酸化物領域を形成することができる。しかし、陥凹ＬＯＣＯＳ法は、デバイス内の欠陥数を大幅に増加させることが多く、デバイスの歩留りおよび信頼性を低下させるので、望ましくない。ＬＯＣＯＳ法によってもたらされる欠陥のために、一般にＬＯＣＯＳ領域の実際的な深さは約２μｍ未満に制限される。さらに、酸化物の部分エッチバック法によって、トポグラフィ上の問題が起こり、従ってデバイスの信頼性および性能がさらに低下することがある。
【０００５】
あるいは、厚い酸化物領域は、陥凹ＬＯＣＯＳ法を酸化物の多段（ｍｕｌｔｉｐｌｅ−ｌｅｖｅｌ）ＣＶＤ法および多層金属法とともに使用することによって形成することもできる。しかし、先に説明したように、陥凹ＬＯＣＯＳ法は、デバイスの歩留りおよび信頼性を低下させる欠陥をまねくことが多い。加えて、酸化物の多層ＣＶＤ法および金属法は、複雑であり、エレクトロマイグレーションの問題があり、そのためにデバイスの信頼性および性能がさらに低下することがある。
【０００６】
どちらの場合でも、ＭＯＳデバイス内に厚い酸化物領域を形成するためのこうした標準的な方法は経費がかかり、概してデバイスの信頼性および性能に望ましくない影響を及ぼす重大な欠陥をもたらす。さらに、こうした従来の方法は一般に、実際的な深さが約２μｍ未満の酸化物領域の形成に制限される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、従来のデバイスに一般に影響を及ぼしていた上述の１つまたは複数の欠陥のない厚い絶縁領域を半導体デバイスに形成するための改善された技法が必要とされる。さらには、このような技法は、標準の集積回路（ＩＣ）法と十分に両立し得ることが望ましい。
【課題を解決するための手段】
【０００８】
本発明は、半導体デバイス内に厚い酸化物領域などの酸化物領域を形成する新規な技法を提供するものである。デバイスの半導体層内に十分な幅および間隔を有する複数のトレンチを形成し、次いで半導体層を酸化させることによって、デバイスに重大な欠陥をもたらすことのない、実質的に連続した酸化物領域を形成することができる。従って、デバイスの信頼性および性能が大幅に改善される。酸化物領域が本発明の技法によって形成されると、従来の手法にみられるような、固有の厚さ限界が基本的になくなる。さらに、従来のＩＣ作製法を使用して、それだけに限らないが、モノリシック・インダクタ、モノリシック抵抗体およびＭＯＳデバイスを含む半導体構造の少なくとも一部分を作製するために、本発明の技法をＩＣにおいて使用することができる。従って、ＩＣの製造コストが大幅に上がることはない。
【０００９】
本発明の一実施形態によれば、半導体デバイス内に酸化物領域を形成する方法は、デバイスの半導体層内に互い近接して複数のトレンチを形成する工程と、トレンチの少なくとも側壁上および底壁上に絶縁層が形成されるように半導体層を酸化させる工程とを含む。トレンチは、酸化工程の結果形成された絶縁層が、トレンチを実質的に充填し、かつ対応する１対の隣接したトレンチ間の半導体層を実質的に消費するように構成される。このようにして、複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される。
【００１０】
本発明の別の実施形態によれば、半導体構造は、半導体層と、半導体層内に形成された酸化物領域とを含む。酸化物領域は、半導体層内に互いに近接して形成され、少なくともその側壁および底壁上に絶縁層が形成されるように酸化された複数のトレンチを含む。トレンチは、絶縁層がトレンチを実質的に充填し、対応する１対の隣接したトレンチ間の半導体層を実質的に消費するように構成され、それによって、複数のトレンチ全体にわたって実質的に連続した酸化物領域が形成される。
【００１１】
本発明のさらに別の実施形態では、厚い酸化物領域の底面形状が所望通りに調整されるように、トレンチのうち２つ以上が互いに異なる深さで形成される。
本発明のこうした特徴および他の特徴ならびに利点は、以下の例示的実施形態についての詳細な説明を添付の図面と併せ読めば明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
本発明を、ＭＯＳデバイス内、ならびにデバイスおよび／または他の回路構造内に厚い酸化物領域を形成するのに適した例示的ＩＣ作製法との関連で本明細書に説明する。しかし、本発明は、図示した厚い酸化物領域の特定の構成、またはどんな特定のデバイスおよび／または回路構造にも限定されないことを理解されたい。そうではなくて、本発明は、デバイスのコストを大幅に上げることなくデバイスの電気的性能、信頼性および／または高周波数性能を有利に向上させる、半導体デバイス内に酸化物領域を形成するための新規な技法に一般に適用することができる。
【００１３】
本明細書では、特にＭＯＳデバイスおよび相補性金属酸化物半導体（ＣＭＯＳ）の作製法に関して本発明の実施を説明するが、当業者には理解されるように、本発明の技法は、変更を加えてまたは変更なしに、他の作製法（例えば、バイポーラ）および／または、それだけに限らないが、バイポーラ接合トランジスタ（ＢＪＴ）、縦型拡散ＭＯＳ（ＤＭＯＳ）デバイス、拡張ドレイン型のＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）デバイスなど他のデバイスの形成にも同様に適用できることを理解されたい。さらに、本明細書では、Ｐ型チャネルのＭＯＳデバイスに関して本発明を説明するが、Ｎ型チャネルのＭＯＳデバイスは、Ｐ型チャネルの実施形態について示したのとは反対の極性に単に置き換えることによって形成することができること、ならびに本発明の技法および利点が同様に代替実施形態に適用されることは、当業者には理解されるであろう。
【００１４】
添付の図面に示すいくつかの層および／または領域は、原寸に比例しておらず、このような集積回路構造内で一般に使用される種類の１つまたは複数の半導体層および／または領域は、説明を簡単にするために、所与の図に明示しないことがあることを理解されたい。これは、明示しない半導体層および／または領域が、実際の集積回路構造内で省略されているということではない。
【００１５】
図１は、本発明の技法が実施された、半導体ウェハ１００の少なくとも一部分を表す断面図である。ウェハ１００は、通常単結晶シリコン（Ｓｉ）から形成された基板１０２を含むことが好ましいが、代替の材料、例えばそれだけに限らないが、ゲルマニウムやヒ化ガリウムなども使用することができる。拡散または注入工程などによって不純物またはドーパントを加えることにより基板１０２を改変して、材料の導電性を変更しておくことができる（例えば、Ｎ型またはＰ型）。例えば標準的なエピタキシャル法を使用することによって、基板１０２上にエピタキシャル層１０４を任意選択で形成することができる。通常１立方センチメートルあたり約１０１８から約１０１９である基板１０２のドーピング濃度に比べて、エピタキシャル層１０４を使用する場合のドーピング濃度は低いことが好ましい（例えば、１立方センチメートルあたり約１０１５から約１０１６）。
【００１６】
本明細書で使用する用語「半導体層」は、他の材料がその上および／または内部に形成され得るどんな半導体材料をも意味する。半導体層は、例えば基板１０２またはエピタキシャル層１０４など単一の層を含むことができる。あるいは、半導体層は、異なる材料からなる複数の層、および／または、例えば基板１０２やエピタキシャル層１０４など、同一材料からなり異なるドーピング濃度を有する複数の層でもよい。「ウェハ」という用語は、シリコンが一般に、ウェハを構成する半導体材料として使用されることから、しばしば「シリコン本体」という用語と互いに交換可能に使用される。本明細書では、本発明を半導体ウェハの一部を使用して説明しているが、用語「ウェハ」は、複数ダイのウェハ、単数ダイのウェハ、あるいは、上または内部に回路要素を形成することのできる他のどんな構成をも含むことができることを理解されたい。
【００１７】
先に述べたように、陥凹ＬＯＣＯＳ法またはトレンチ分離法は、半導体ウェハ内に厚い酸化物領域を形成するために使用することができる。ただし、こうした従来の方法を使用しての製造は高く付くばかりでなく、少なくとも１つには半導体デバイス内に望ましくない欠陥が導入されるために、厚い酸化物領域の実際的な深さが、一般に約２μｍ未満に制限される。本発明の技法は、従来の方法に内在する酸化物の深さの制限を基本的に解消し、それによってデバイスの信頼性および／または性能に著しい影響を及ぼすことなく、実質的により厚い酸化物領域を半導体デバイス内に形成することができる、簡単で費用効果の高い解決策を提供するものである。
【００１８】
本発明の一実施形態によれば、ウェハ１００の半導体層（例えば、エピタキシャル層１０４）内に厚い酸化物領域を形成するための例示的方法は、まずエピタキシャル層１０４内に複数のトレンチ１０６を形成する工程を含む。トレンチ１０６は、互いに近接しほぼ平行な状態で、エピタキシャル層１０４内に局部的に形成されることが好ましい。本明細書では、対応する隣接した１対のトレンチ間にあるエピタキシャル層１０４の領域をメサ１０８と呼ぶ。トレンチ１０６のそれぞれは、エピタキシャル層１０４内で断面の深さＤを有するように形成することができる。トレンチ１０６の深さＤは、作製する厚い酸化物領域の所望の断面深さにほぼ等しいことが好ましい。トレンチ１０６はそれぞれ互いに同じ深さを有するように描いているが、本発明では、図４および５に示す別の例示的実施形態に関して以下に説明するように、エピタキシャル層１０４内に互いに異なる深さのトレンチが形成し得ることも同様に企図している。例えばトレンチ１０６は、当業者には知られているように、反応性イオン・エッチング（ＲＩＥ）法を使用して形成することができるが、トレンチ形成の代替手段（例えば、ウェット・エッチングなど）も企図されている。
【００１９】
トレンチ１０６を形成後、ウェハ１００を酸化させる。図２に示すように、ウェハ１００が酸化雰囲気にさらされ、高温（例えば、摂氏約９００℃から約１２００℃）に加熱されると、エピタキシャル層１０４内のシリコン（あるいは、エピタキシャル層が存在しない場合は基板１０２内のシリコン）は、酸素と結合して、ウェハのほぼ全露出面上に主に二酸化ケイ素（ＳｉＯ２）からなる絶縁層１１０を形成する。ウェハの露出面は、エピタキシャル層１０４の上面およびトレンチ１０６の側壁および底壁を含むことができる。あるいは、ウェハ１００を窒素含有雰囲気にさらすこともでき、その場合、絶縁層４１４は主に窒化ケイ素（Ｓｉ３Ｎ４）からなり得る。熱成長させた絶縁層１１０の実際的な厚さは、一般に約５００から約２００００Å（つまり約０．５μｍから約２μｍ）の範囲である。厚さの下限値は、しばしば、少なくとも部分的には、絶縁層１１０における電気的絶縁破壊またはランダム欠陥の密度（例えばピン・ホール）によって決まる。厚さの上限値は、通常、少なくとも部分的に、続くフォトリソグラフィ工程中の絶縁層１１０の酸化に要する時間およびエッチングの困難性によって決まる。
【００２０】
酸化工程中、エピタキシャル層１０４内のシリコンの少なくとも一部分が実質的に消費される。絶縁層１１０を形成する二酸化ケイ素は、シリコンの約２倍の体積になるため、絶縁層の断面厚さ全体の一部分（例えば、約４６％）がエピタキシャル層１０４表面より凹み、絶縁層の残りの部分（例えば、約５４％）がエピタキシャル層の表面上に成長する。従って、酸化工程の結果、エピタキシャル層１０４内のトレンチ１０６の幅およびメサ１０８の幅が効果的に低減される。
【００２１】
トレンチ１０６の幅が、例えば、約１μｍ（例えば、絶縁層１１０の断面厚さにほぼ等しい）など十分に狭くなるように構成されている場合、トレンチの側壁および底壁上に形成された絶縁層は、最終的には合体し、それによってトレンチが実質的に二酸化ケイ素で充填される。同様に、対応する隣接した１対のトレンチ１０６間の間隔で決まるメサ１０８の幅が十分に狭くされている場合（例えば、約１μｍ）、メサ内のエピタキシャル材料は最終的には実質的に全て、絶縁層１１０内の二酸化ケイ素によって消費される。このようにして、トレンチ１０６およびメサ１０８は、事実上存在しなくなり、その代わりに図３に示すように、ウェハ１００のエピタキシャル層１０４内に実質的に連続した厚い酸化物領域１１２が形成される。先に述べたように、厚い酸化物領域１１２の断面厚さは、トレンチ１０６の深さＤとほぼ等しい。
【００２２】
複数のトレンチ１０６の幅は互いに同じである必要はないことを理解されたい。ただし、トレンチ１０６は、次のように構成されなければならない。
Ｗｔ≦２×ｔｏ×（Ｓｉ表面上部の酸化物％）
上式で、Ｗｔはトレンチ１０６のうちの所与の１つのトレンチの幅（例えば図１参照）であり、ｔｏは絶縁層１１０の断面厚さである。ほんの一例として、ただし一般性を失うことなく、絶縁層の厚さｔｏが１μｍの場合、絶縁層１１０を形成する酸化物の約５４％（０．５４）がエピタキシャル層１０４の表面上に成長するものと仮定すると、どのトレンチ１０６も最大幅Ｗｔが約２×１μｍ×０．５４、つまり約１．０８μｍとなる。所与のトレンチ１０６に、この値を超えるトレンチ幅が使用される場合、絶縁層１１０の厚さｔｏもそれに従って大きくする必要がある。さもないと、トレンチの側壁および底壁に形成された絶縁層は、完全には合体してトレンチを充填せず、その結果トレンチの中央に開口部が残ってしまう。
【００２３】
同様に、対応する隣接した１対のトレンチ１０６間の間隔で決まるメサ１０８の幅は、互いに同じである必要はない。ただし、トレンチ１０６の間隔は次のように構成されなければならない。
Ｗｍ≦２×ｔｏ×（Ｓｉ表面下部の酸化物％）
上式で、Ｗｍは所与のメサ１０８の幅であり（例えば図１参照）、ｔｏは絶縁層１１０全体の厚さである。ほんの一例として、ただし一般性を失うことなく、絶縁層の厚さｔｏが１μｍの場合、絶縁層１１０を形成する酸化物の約４６％（０．４６）がエピタキシャル層１０４の表面より凹むものと仮定すると、どのメサ１０８も最大幅Ｗｍが約２×１μｍ×０．４６、つまり約０．９２μｍとなる。この値を超えるメサ幅が使用される場合、絶縁層１１０の厚さｔｏもそれに従って大きくする必要がある。さもないと、絶縁層は、メサ１０８内のシリコンを十分に消費しない。これによって、内部に細い垂直なシリコン・フィンガが配設された厚い酸化物領域１１２が形成されてしまうことがある。
【００２４】
厚い酸化物領域１１２の幅は、トレンチ１０６およびメサ１０８の幅に応じて、少なくともある点まで選択的に変えることができる。先に説明したように、トレンチ１０６およびメサ１０８の最大幅は、主に絶縁層１１０が形成され得る実際的な最大厚さによって制限される。しかし、本発明の技法によれば、厚い酸化物領域１１２の幅は、エピタキシャル層１０４内に形成されるトレンチ１０６の数に応じて有利に変えることができる。従って、トレンチ１０６の数が増えるにつれて、その結果得られる厚い酸化物領域１１２の幅も大きくなる。さらに、厚い酸化物領域の厚さは、酸化物層が熱成長または堆積され得る厚さに応じてではなく、主にトレンチ１０６の深さに応じて決まるので、厚い酸化物領域１１２の断面厚さに基本的に制限はない。従って、本発明の技法を使用すると、実際上、従来の方法を使用しては達成できない約１０μｍを超える断面厚さの酸化物領域を有利に形成することができる。
【００２５】
図４は、本発明の技法が実施された半導体ウェハ４００の少なくとも一部分を示す断面図である。ウェハ４００は、単結晶シリコンで形成されることが好ましい基板４０２を含むが、代替の材料（例えば、ゲルマニウムなど）も使用することができる。標準的なエピタキシャル法などを使用して、基板４０２上にエピタキシャル層４０４を形成することができる。
【００２６】
本発明の別の実施形態によれば、ウェハ４００の半導体層内に厚い酸化物領域を形成する例示的方法は、まずエピタキシャル層４０４内に複数のトレンチ４０６を形成する工程を含む。例えば、当業者にはよく知られているように、反応性イオン・エッチング法を使用してトレンチ４０６を形成することができるが、トレンチ形成の代替手段も同様に企図されている（例えば、ウェット・エッチングなど）。トレンチ４０６は、互いに近接してほぼ平行な状態でエピタキシャル層４０４内に局部的に形成されることが好ましい。本明細書では、対応する隣接した１対のトレンチ４０６間のエピタキシャル層４０４をメサ４０８と呼ぶ。図１に示した互いにほぼ等しい深さを有する複数のトレンチを含む例示的半導体構造とは対照的に、図４に示す例示的な半導体構造内のトレンチ４０６は、互いに異なる深さをもつように形成されている。トレンチ４０６の深さは、厚い酸化物領域の少なくとも底壁の形状が所望通りに有利に調整されるように構成することができる。
【００２７】
トレンチ４０６を形成後、ウェハ４００を酸化することが好ましい。酸化プロセスは図２および３に関して先に説明したのと同様の形で行うことができる。具体的には、図５に示すように、ウェハ４００は酸化雰囲気（例えば酸素）およびかなりの高温（例えば、摂氏約９００℃から約１２００℃）にさらされると、エピタキシャル層４０４内のシリコン（あるいは、エピタキシャル層が存在しない場合は基板４０２内のシリコン）は、ウェハのほぼすべての露出面上に主に二酸化ケイ素（ＳｉＯ２）からなる絶縁層４１４を形成する。あるいは、ウェハ４００は、酸素および追加の元素を含む雰囲気にさらしてもよく、その場合は絶縁層４１４のいくつかの性質（例えば、誘電率など）が追加の元素によって向上し、かつ／または改変されることがある。図１〜３に示す例示的な半導体構造に関して先に説明したように、トレンチ４０６の幅は、トレンチの側壁および底壁上に形成された絶縁層４１４が、最終的に合体し、それによってトレンチが二酸化ケイ素で実質的に充填されるように、十分に狭く（例えば、約１μｍ）構成さる。同様に、対応する隣接した１対のトレンチ４０６間の間隔によって決まるメサ４０８の幅は、メサ内のエピタキシャル材料のほぼ全てが、絶縁層４１４を形成する二酸化ケイ素によって消費されるように十分に狭くされる。このようにして、実質的に連続した厚い酸化物領域４１０が、ウェハ４００のエピタキシャル層４０４内に形成されることが好ましい。
【００２８】
この実施形態のトレンチ４０６は、全部が同じ深さに形成されていないので、厚い酸化物領域４１０の底壁４１２は、図３に示す実施形態内でのように平坦にはならず、その代わり図示するように、実質的にトレンチ４０６の対応する深さに追従する形状を呈する。本発明は、図示する厚い酸化物領域の特定の形および／または寸法に限定されるものではないことを理解されたい。
【００２９】
図６は、本発明の技法が実施された半導体ウェハの少なくとも一部分の断面図である。ウェハは、半導体基板６０２上に形成された例示的ＭＯＳデバイス６００を含む。基板６０２は、単結晶シリコンで形成されることが好ましいが、代替の材料（例えば、ゲルマニウムなど）も使用することができる。さらに、拡散または注入工程などによって不純物またはドーパント（例えば、ホウ素、リン、ヒ素など）を加えることにより基板６０２を改変して、材料の導電性を所望通りに変更しておくことができる。本発明の好ましい実施形態では、基板６０２は、「＋」記号で表されることの多い、大量にドープされたＰ型導電性のものであり（例えば、１立方センチメートルあたりの原子数が約５×１０１８から約５×１０１９個）、このためＰ＋基板と呼ぶことができる。基板６０２上にエピタキシャル層６０４を形成することができる。エピタキシャル層６０４もＰ型不純物（例えば、ホウ素）を加えることによって改変することができる。
【００３０】
例示的ＭＯＳデバイス６００は、エピタキシャル層６０４内での上面の近傍に形成されたソース領域６０６およびドレイン領域６０８をさらに含む。ソース領域およびドレイン領域を、注入法などにより周知のレベルの濃度を有する不純物（例えば、ホウ素、リンなど）でドープして材料の導電性を所望通りに変更することが好ましい。デバイス内に活性領域を形成することができるように、ソース領域６０６およびドレイン領域６０８は基板６０２とは反対の導電型であることが好ましい。本発明の好ましい実施形態では、ソース領域６０６およびドレイン領域６０８はＮ型導電性である。単純なＭＯＳデバイスの場合、ＭＯＳデバイスは対称な性質であり、従って双方向的であることから、ＭＯＳデバイスにおけるソース領域およびドレイン領域の指定は基本的に任意であることを理解されたい。従って、ソース領域およびドレイン領域は一般に、それぞれ第１および第２のソース／ドレイン領域と呼ぶことができる。ただしこの場合「ソース／ドレイン」とは、ソース領域またはドレイン領域を意味する。
【００３１】
ソース領域６０６への電気的接続を提供するために、ＭＯＳデバイス６００内にソース・コンタクト６１２が形成される。同様に、ドレイン領域６０８への電気的接続を提供するために、ＭＯＳデバイス６００内にドレイン・パッド６１４が形成される。ＭＯＳデバイス６００は、エピタキシャル層６０４内でその上面の近傍で少なくとも部分的にドレイン領域６０６とソース領域６０８との間に形成されたゲート６１０をさらに含む。ゲート６１０は、例えば、多結晶シリコン材料などの導電材料で形成されることが好ましいが、適切な代替の材料（例えば、金属など）も同様に使用することができる。ウェハの上面に形成された絶縁層６１６は、ソース・コンタクト６１２およびドレイン・パッド６１４からゲート６１０を電気的に分離させる働きをする。
【００３２】
ＭＯＳデバイス６００における高周波性能を改善するために、デバイス内の寄生容量を低減することが望ましい。ＭＯＳデバイスは、グランド部であり得る基板電位にソース領域６０６をつなぐようにしばしば構成されるので、ソース領域および／またはそこへの電気接続に関連する寄生容量が、ＭＯＳデバイスの高周波性能に重大な影響を及ぼすことはない。従って、デバイス内の寄生容量を低減しようという試みは、しばしばドレイン領域および／またはそこへの電気接続に焦点を合わせている。ＭＯＳデバイス内のドレイン寄生容量のかなり大きな部分（例えば、約３０〜約６０％）は、ドレイン・パッド６１４に関連する容量Ｃｐａｄに起因すると考えることができる。これは、少なくとも１つには、通常はＭＯＳデバイス６００内の他の構造に応じて、ドレイン・パッドによって大きな領域が消費されるためである。
【００３３】
本発明の例示的一実施形態では、厚い酸化物領域６１８は、ＭＯＳデバイス６００のエピタキシャル層６０４内に形成される。ＭＯＳデバイス６００内のドレイン・パッド６１４と基板６０２との間が電気的に分離されるように、厚い酸化物領域６１８の少なくとも一部分がドレイン・パッド６１４および基板６０２の下に形成される。ドレイン・パッドの下に比較的浅い酸化物領域を形成することは周知であるが、先に説明したように、これまで酸化物領域の厚さは２μｍ未満の深さに制限されていた。先に述べた本発明の技法を使用すれば、約１０μｍ以上の断面厚さを有する厚い酸化物領域６１８を形成することができ、それによって、従来の手法に比べ、ドレイン寄生容量のかなり有利な低減を得ることができる。
【００３４】
本発明の技法をさらに使用してＩＣデバイス内に分離領域、ならびに、それだけに限らないがモノリシック抵抗体およびモノリシック・インダクタなど、ＩＣにおける受動素子を形成することができる。本発明の技法を使用する利点が特に顕著となるのは、導電材料がその近くに存在するために著しく劣化し得るモノリシック・インダクタを形成する場合である。本発明の技法に従って、少なくともインダクタの一部の下に厚い酸化物領域を形成することにより、インダクタの電気的特性および／または性能を有利に改善することができる。同様に、主に多結晶シリコン材料からなり比較的高抵抗値（例えば、約１００ｋΩ超）を有するモノリシック抵抗体の場合、抵抗値はシリコン内の電位によって重大な影響を受けることがある。従って、本発明の方法に従って抵抗体の近傍に厚い酸化物領域を形成することにより、抵抗体の電圧依存性を実質的に低減することができる。
【００３５】
本発明の新規な半導体構造および／またはＭＯＳデバイスは、集積回路内で実施することもできる。集積回路形成の際、一般に、半導体ウェハの表面に同一のダイが複数個繰返しパターンで作製される。ダイはそれぞれ本明細書に記載したデバイスを含み、他の構造または回路も含むことができる。ウェハから個々のダイがカッティングまたはダイシングされ、次いで集積回路として実装される。当業者であれば、ウェハをどのようにダイシングしダイをどのように実装して集積回路を生成するか分かるであろう。こうして製造された集積回路は本発明の一部と見なされる。
【００３６】
本明細書では、本発明の例示的実施形態を添付の図面を参照して説明してきたが、本発明はこうした厳密な実施形態に限られるものではなく、当業者によって、添付の特許請求の範囲から逸脱することなく、他の様々な変更および修正を加えることができることを理解されたい。
【図面の簡単な説明】
【００３７】
【図１】本発明の技法が実施される例示的技術における工程を表す断面図である。
【図２】本発明の技法が実施される例示的技術における工程を表す断面図である。
【図３】本発明の技法が実施される例示的技術における工程を表す断面図である。
【図４】本発明の別の実施形態による例示的技術における工程を表す断面図である。
【図５】本発明の別の実施形態による例示的技術における工程を表す断面図である。
【図６】本発明に従って形成された例示的ＭＯＳデバイスの少なくとも一部分を表す断面図である。
【図１】
2006100825.tif 000003
【図２】
2006100825.tif 000004
【図３】
2006100825.tif 000005
【図４】
2006100825.tif 000006
【図５】
2006100825.tif 000007
【図６】
2006100825.tif 000008