(57)【要約】【課題】  オン電圧や耐圧を犠牲にしないで、半導体装置がターンオフした過渡的な期間において発生するサージ電圧を低減することを目的としている。【解決手段】  バイポーラ動作する半導体装置であり、この半導体装置のゲート信号をオフした直後のターンオフ期間中において、その半導体装置に設けられているドリフト領域２６内の少なくとも一部では、正孔濃度がそのドリフト領域の不純物濃度の１０倍以上に維持されていることを特徴としている。【選択図】  図１
2006005178.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ電極と、
コレクタ電極に接続している第１導電型のコレクタ領域と、
コレクタ領域と接する第２導電型の高濃度のバッファ領域と、
バッファ領域によってコレクタ領域から隔てられている第２導電型の低濃度のドリフト領域と、
ドリフト領域によってバッファ領域から隔てられている第１導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域に接続しているエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極を備え、
ドリフト領域内の少なくとも一部において、ターンオフ期間中の第１導電型のキャリア濃度が、そのドリフト領域の不純物濃度の１０倍以上に維持されることを特徴とする半導体装置。
【請求項２】
バッファ領域の不純物濃度は、ドリフト領域の不純物濃度の１００倍以上であるとともに、コレクタ領域の不純物濃度の１／１００以下であることを特徴とする請求項１の半導体装置。
【請求項３】
ドリフト領域は、ライフタイムの異なる２以上の領域で構成されており、
バッファ領域側の少なくとも一部のライフタイムが、ボディ領域側のライフタイムの１０倍以上であることを特徴とする請求項１又は２の半導体装置。
【請求項４】
ライフタイムの異なる２以上の領域で構成されているドリフト領域を製造する方法であり、
ドリフト領域全体に格子欠陥を形成する工程と、
そのドリフト領域の少なくとも一部をアニール処理する工程を備えていることを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイポーラ動作する半導体装置に関し、その半導体装置をターンオフした直後の過渡的な期間に発生するサージ電圧を低減する技術に関する。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やサイリスタ等のバイポーラ動作する半導体装置は、主にドリフト領域内に電子と正孔を蓄積して伝導度変調を活発化させることで低いオン電圧を実現できる。一方、ドリフト領域内に蓄積された電子と正孔は、この半導体装置をターンオフした過渡的な期間にサージ電圧を発生させる要因となることが知られている。そのため、この種の半導体装置では、サージ電圧を低減する技術の開発が望まれている。特許文献１には、サージ電圧の発生を抑制する一つの技術が記載されている。
【特許文献１】特開平６−６１４９７号公報（その公報の図１参照）
【０００３】
図１１（ａ）に、特許文献１で提案されている半導体装置の要部断面図を示す。
この半導体装置は、裏面側のコレクタ電極２１２と、そのコレクタ電極２１２に接続しているｐ＋型のコレクタ領域２２２と、そのコレクタ領域２２２と接するｎ＋型のバッファ領域２２４と、そのバッファ領域２２４によってコレクタ領域２２２から隔てられているｎ−型のドリフト領域２２６と、そのドリフト領域２２６によってバッファ領域２２４から隔てられているｐ型のボディ領域２３２と、そのボディ領域２３２によってドリフト領域２２６から隔てられているｎ＋型のエミッタ領域２３４と、そのエミッタ領域２３４に接続しているエミッタ電極２５２と、そのエミッタ領域２３４とドリフト領域２２６を隔てているボディ領域２３２にゲート絶縁膜２４４を介して対向するゲート電極２４２を備えている。
この半導体装置がターンオフされると、ドリフト領域２２６とボディ領域２３２のｐｎ界面からドリフト領域２２６内に伸びる空乏層が形成される。特許文献１の半導体装置では、この空乏層がバッファ領域２２４まで到達しないように、ドリフト領域２２６の不純物濃度と膜厚を設定することを特徴としている。空乏層がバッファ領域２２４まで到達してしまうと、ターンオフ時の電流変化率を増大させ、配線に寄生するインダクタンスによって強いサージ電圧が発生してしまう。特許文献１の半導体装置では、ドリフト領域２２６の不純物濃度と膜厚を所定の範囲内に設定することで、空乏層がバッファ領域２２４に到達する事態を回避し、強いサージ電圧の発生を抑制する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の技術を用いて空乏層がバッファ領域２２４に到達しないようにするには、ドリフト領域２２６を厚くするか、ドリフト領域２２６の不純物濃度を濃くする必要がある。ドリフト領域２２６を厚くするとオン電圧が上昇するという問題が存在し、ドリフト領域２２６の不純物濃度を濃くすると耐圧が低下するという問題が存在する。即ち、特許文献１の技術では、オン電圧と耐圧を犠牲にした上で、サージ電圧の発生を抑制している。オン電圧と耐圧を犠牲にしないで、サージ電圧の発生を抑制するとともに、サージ電圧自体の大きさを低減する技術の開発が望まれる。
【０００５】
本発明者は、上記半導体装置がターンオフした直後の過渡的な期間における現象をより詳細に検討した。図１２に、上記半導体装置がターンオフした直後の過渡的な期間のコレクタ電流と、コレクタ・エミッタ間電圧の変動を示す。期間Ａから期間Ｂに変わるタイミングで、ゲート信号はオフされる。ゲート信号がオフされてもコレクタ電流はすぐに減少せず、期間Ｂの間は一定値を維持した後に、期間Ｃの減少期間を経てコレクタ電流はオフされる。このコレクタ電流の遅延現象は、ゲート信号がオフされた後に、ドリフト領域２２６とボディ領域２３２のｐｎ界面から伸びる空乏層によって、ドリフト領域２２６内に蓄積されていたキャリアが掃き出され、このキャリアの掃き出し現象がコレクタ電流として表れているからである。
なかでも、期間Ｃの過渡的な期間をより詳細に検討してみると、図１２に示すＣ１２において電流の変化率がとくに大きくなっていることが分かる。これは、空乏層の伸びが鈍化し、それに伴うキャリアの掃き出し現象が終息することで、コレクタ電流が急激に減少しているからと考えられる。また、このＣ１２の期間のコレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されていると考えられる。上記の半導体装置では、この段階で電子と正孔の再結合がほとんど生じないために、コレクタ電流の急激な減少が生じ、ひいては強いサージ電圧の原因となっていることが判明してきた。
【０００６】
図１１（ｂ）に、ターンオフした直後の過渡的な期間におけるドリフト領域２２６とバッファ領域２２４とコレクタ領域２２２内の正孔の濃度分布を示す。図の縦軸の深さは、ドリフト領域２２６とバッファ領域２２４とコレクタ領域２２２の膜厚方向と一致している。図中のＡ、Ｂ、Ｃ、Ｄは、図１２の各期間に対応している。
ゲート信号がオンされているときの期間Ａでは、ドリフト領域２２６内に正孔が充満している。次に、ゲート信号がオフされた後の期間Ｂでは、ドリフト領域２２６のうちボディ領域２３２側から正孔が徐々に掃き出されていく様子が分かる。コレクタ電流が減少を始めるタイミング（Ｂ→Ｃ）になると、ドリフト領域２２６の広い範囲に亘って正孔は掃き出され、正孔はバッファ領域２２４側に残存している状態である。そして、期間ＣやＤになると、ドリフト領域２２６内の正孔がほぼ掃き出され、正孔がほとんど存在していない。このように、ターンオフ後の過渡期間におけるドリフト領域２２６内の正孔の挙動が判明してきた。
これらの知見のうち、図中Ｔに示すターンオフ期間（本明細書では、定常のコレクタ電流値が９０％から１０％まで減少する過程の期間をいう）において、ドリフト領域２２６内に正孔がほとんど存在していないことに本発明者は着眼した。このターンオフ期間Ｔはサージ電圧の発生とその大きさに重大な影響を与える期間であるが、このターンオフ期間Ｔにおいてドリフト領域２２６内の正孔が急速に消滅する状態に推移することで、急激なコレクタ電流の変化を起こし、大きなサージ電圧を発生させていることが分かってきた。
本発明は上記の課題を鑑み、また上記の現象に着眼することで開発に成功した。即ち、本発明の目的は、オン電圧や耐圧を犠牲にしないで、半導体装置がターンオフした直後の過渡的な期間において、サージ電圧を低減する技術を開発することである。
【課題を解決するための手段】
【０００７】
本発明の一つの半導体装置は、コレクタ電極と、コレクタ電極に接続している第１導電型のコレクタ領域と、コレクタ領域と接する第２導電型の高濃度のバッファ領域と、バッファ領域によってコレクタ領域から隔てられている第２導電型の低濃度のドリフト領域と、ドリフト領域によってバッファ領域から隔てられている第１導電型のボディ領域と、ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、エミッタ領域に接続しているエミッタ電極と、エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極を備えている。そして、ドリフト領域内の少なくとも一部において、ターンオフ期間中の第１導電型のキャリア濃度が、そのドリフト領域の不純物濃度の１０倍以上に維持されることを特徴としている。
【０００８】
従来から知られる半導体装置では、ターンオフ期間中において、第１導電型キャリアがドリフト領域内からほぼ掃き出されてしまうために、コレクタ電流の急激な変化を発生させ、強いサージ電圧が生じていた。
本発明では、ターンオフ期間中において、第１導電型キャリア濃度が、そのドリフト領域の不純物濃度の１０倍以上に維持されるために、コレクタ電流の急激な変化が抑制され、サージ電圧の発生とサージ電圧自体の大きさが低減される。オン電圧や耐圧を犠牲にしないで、ターンオフした過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。
さらに、本発明によると、ドリフト領域の不純物濃度や膜厚を所定の範囲内に設定するという制約に制限されることなく、サージ電圧自体の大きさを低減することができる。そのため、従来構造とは異なる極めて有益な特徴が得られる。
従来構造によると、サージ電圧が発生してしまう場合に備えるために、使用する電源電圧に対して２倍の耐圧が確保されるように半導体装置を設計しなければならなかった。耐圧を高く設定するために、トレードオフ関係であるオン電圧の上昇、ひいてはエネルギー損失の増大という結果をもたらしていた。
一方、本発明によると、サージ電圧自体の大きさを極めて低減することができるために、電源電圧に対して耐圧を大きく確保して設定する必要がない。具体的には、使用する電源電圧に対して１．６倍以下の耐圧に設定されたとしても、半導体装置は破壊されることなく動作することができる。そして、使用される電源電圧に対して１．６倍以下の耐圧の半導体装置を利用すると、極めてエネルギー損失が低減されることが判明してきた。使用する電源電圧に対して１．６倍以下の耐圧に設定される半導体装置では、オン電圧（定常損失）が格段に減少され、ひいてはエネルギー損失が格段に減少する。しかしながら、従来構造ではサージ電圧自体の大きさをほとんど低減することができないことから、電源電圧に対して１．６倍以下の耐圧の半導体装置を利用することは不可能である。本発明のサージ電圧自体の大きさを極めて低減することが可能な半導体装置によって、電源電圧に対して１．６倍以下しかもたない耐圧の半導体装置の利用が初めて可能になる。本発明によると、エネルギー損失を極めて低減できるという有益な特徴を得ることができる。
【０００９】
バッファ領域の不純物濃度は、ドリフト領域の不純物濃度の１００倍以上であり、コレクタ領域の不純物濃度の１／１００以下であることが好ましい。
バッファ領域の不純物濃度がドリフト領域の不純物濃度の１００倍以上であると、空乏層がコレクタ領域に到達してしまう事態を回避でき、半導体装置が破壊されるのを抑制することができる。
さらに、コレクタ領域の不純物濃度の１／１００以下であると、ターンオフ期間中の第１導電型のキャリア濃度がドリフト領域の不純物濃度の１０倍以上に維持される。これは、バッファ領域の不純物濃度がコレクタ領域の不純物濃度の１／１００以下であると、コレクタ領域とバッファ領域とのｐｎ界面の接触電位差が小さくなり、ターンオフ期間中においてもコレクタ領域からバッファ領域やドリフト領域へ第１導電型キャリアの注入が持続されるからだと考えられる。これにより、ターンオフ期間中の第１導電型のキャリア濃度がドリフト領域の不純物濃度の１０倍以上に維持されることになる。なお、注入が持続される第１導電型キャリア量は微量であり、それによるターンオフ損失の増大はほとんど無視することができる。これにより、オン電圧や耐圧を犠牲にしないで、ターンオフした直後の過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。
【００１０】
ドリフト領域は、ライフタイムの異なる２以上の領域で構成されており、バッファ領域側の少なくとも一部のライフタイムが、ボディ領域側のライフタイムの１０倍以上であることが好ましい。
ターンオフ期間中の前半期間では、ドリフト領域とボディ領域のｐｎ界面から空乏層がドリフト領域内を伸びて形成されるが、この段階では空乏層がライフタイムの短い領域内を伸びており、キャリアの掃き出し現象は速やかに進行する。したがって、この段階では、コレクタ電流が大きくテールを引いて流れ続けることが抑制され、ターンオフ損失が増大することはない。
一方、ターンオフ期間中の後半期間では、空乏層の伸びが鈍化しキャリアの掃き出し減少が終息してくる。この段階では、図１２の従来構造の場合に述べたように、コレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されるようになり、これによりコレクタ電流が急激に減少し易い（図１２の図中Ｃ１２）。本発明では、このコレクタ電流が急激に減少し易い段階に対応して、ライフタイムの長い領域が設けられている。このライフタイムの長い領域では、ゲート信号がオフされた後のターンオフ期間中に亘って、その領域内に第１導電型キャリアを蓄積し続けることができるために、ターンオフ期間中の第１導電型キャリアがドリフト領域の不純物濃度の１０倍で残存し続ける。したがって、コレクタ電流が急激に減少し易い段階においても、再結合によるコレクタ電流が持続して流れ続けるために、コレクタ電流の急激な減少が緩和される。
ドリフト領域内にライフタイムの異なる領域を選択的に設けることで、ターンオフ損失を増大することなく、サージ電圧自体を低減することができる。オン電圧や耐圧を犠牲にしないで、ターンオフした過渡的な期間にサージ電圧が低減された半導体装置を得ることができる。
【００１１】
本発明では、ライフタイムの異なる２以上の領域で構成されているドリフト領域を得るのに好適な製造方法をも開発した。
本発明の製造方法は、ドリフト領域全体に格子欠陥を形成する工程と、そのドリフト領域の少なくとも一部をアニール処理する工程を備えている。
まず、ドリフト領域全体に格子欠陥を形成することで、ドリフト領域全体のキャリアライフタイムを一様に低下させる。その後に、ドリフト領域の一部をアニール処理することにより、その領域の結晶欠陥を回復させライフタイムを長くする。これにより、異なるライフタイムの領域で構成されているドリフト領域を簡単に得ることができる。
【発明の効果】
【００１２】
本発明によると、オン電圧と耐圧を犠牲にしないで、サージ電圧の発生を抑制するとともに、サージ電圧自体の大きさが低減される半導体装置を得ることができる。さらに、サージ電圧自体の大きさが極めて低減されることから、電源電圧に比較的近い耐圧の範囲でこの半導体装置を利用することができ、エネルギー損失を格段に低減することに成功している。
【発明を実施するための最良の形態】
【００１３】
最初に本発明の他の特徴を列記する。
（第１実施形態）  ゲート電極の形状はとくに限定されず、典型的にはプレーナ型やトレンチ型のゲート電極を採用することができる。
（第２実施形態）  ドリフト領域全体に格子欠陥を形成する手法としては、典型的には電子線照射や中性子照射や軽イオン照射を採用することができる。
【実施例】
【００１４】
図面を参照して以下に各実施例を詳細に説明する。
（第１実施例）
図１（ａ）に第１実施例の半導体装置の要部断面図を模式的に示す。
この半導体装置は、裏面側に例えばアルミニウムからなるコレクタ電極１２を備えている。そのコレクタ電極１２上にｐ＋型のコレクタ領域２２がオーミック接続している。そのコレクタ領域２２上にｎ＋型のバッファ領域２４が接して形成されている。そのバッファ領域２４によってコレクタ領域２２から隔てられているｎ−型のドリフト領域２６が形成されている。そのドリフト領域２６によってバッファ領域２４から隔てられているｐ型のボディ領域３２が、ドリフト領域２６の表面側に形成されている。そのボディ領域３２によってドリフト領域２６から隔てられているｎ＋型のエミッタ領域３４が、ボディ領域３２内に形成されている。そのエミッタ領域３４は例えばアルミニウムからなるエミッタ電極５２に接続している。そのエミッタ領域３４とドリフト領域２６を隔てているボディ領域３２に例えば酸化シリコンからなるゲート絶縁膜４４を介して、例えばポリシリコンからなるゲート電極４２が対向している。
コレクタ領域２２の不純物濃度は２×１０１９cm-3であり、バッファ領域２４の不純物濃度は１×１０１７cm-3であり、ドリフト領域２６の不純物濃度は１×１０１４cm-3である。したがって、バッファ領域２４の不純物濃度は、ドリフト領域２６の１０００倍で形成されているとともに、コレクタ領域２２の不純物濃度の１／２００倍で形成されている。
【００１５】
図２に、この半導体装置がターンオフした直後の過渡的な期間のコレクタ電流と、コレクタ・エミッタ間電圧の変動を示す。期間Ａから期間Ｂに変わるタイミングで、ゲート信号はオフされる。ゲート信号がオフされると、コレクタ電流は期間Ｂを一定値で維持された後に、期間Ｃにおいて減少が始まる。
図２と従来構造の図１２を比較すると、図２では図１２で表れていたコレクタ電流の変化率がとくに大きい箇所（Ｃ１２）が表れていない。したがって、このコレクタ電流の変化率に起因するサージ電圧が極めて低減されている。
【００１６】
図１（ｂ）に、ターンオフした直後の過渡的な期間におけるドリフト領域２６とバッファ領域２４とコレクタ領域２２内の正孔の濃度分布を示す。図の縦軸の深さは、ドリフト領域２６とバッファ領域２４とコレクタ領域２２の膜厚方向と一致している。図中のＡ、Ｂ、Ｃ、Ｄは、図２の各期間に対応している。
ここで特徴的なのは、コレクタ電流が減少を始めるタイミング（Ｂ→Ｃ）や期間Ｃや期間Ｄにおいて、従来構造の図１１（ｂ）に比して、ドリフト領域２６内の正孔濃度が上昇していることである。とくに、上記の期間を亘ってバッファ領域２４側の正孔濃度が高いままに維持されている。具体的には、正孔がドリフト領域２６の不純物濃度の１０倍以上に維持されている。このように、本実施例では、ターンオフ期間中において、ドリフト領域２６内に正孔を多く存在させることができる。この現象は次のように理解される。これは、バッファ領域２２の不純物濃度がコレクタ領域２４の不純物濃度の１／２００倍で形成されているために、コレクタ領域２２とバッファ領域２４とのｐｎ界面の接触電位差が小さくなっており、このためターンオフ期間中においてもコレクタ領域２２からバッファ領域２４やドリフト領域２６への正孔の注入が持続されているからだと考えられる。これにより、ターンオフ期間中のドリフト領域２６内の正孔濃度が上昇し、コレクタ電流の急激な減少が抑制され、ひいてはサージ電圧が低減されていると考えられる。
【００１７】
図３に、コレクタ領域２２とバッファ領域２４の不純物濃度比と、サージ電圧との関係を示す。コレクタ領域２２の不純物濃度がバッファ領域２４の不純物濃度に比して大きくなると、サージ電圧が低減されることが分かる。とくに、コレクタ領域２２の不純物濃度が、バッファ領域２４の不純物濃度の１００倍以上（バッファ領域２４の不純物濃度がコレクタ領域２２の不純物濃度の１／１００以下）になると、サージ電圧の低減効果は極めて大きい。
【００１８】
図４に、ターンオフ期間中にドリフト領域２６内のバッファ領域２４側に存在する正孔濃度とドリフト領域２６の不純物濃度比と、サージ電圧との関係を示す。図４に示すように、ドリフト領域２６内の正孔濃度がドリフト領域２６の不純物濃度に対して大きくなると、サージ電圧が低減されることが分かる。とくに、正孔濃度がドリフト領域２６の不純物濃度に対して１０倍以上になると、サージ電圧の低減効果は極めて大きい。
【００１９】
さらに、本実施例の半導体装置では、従来構造に比して極めて有益な特徴が実現されている。
図５に、使用される電源電圧と半導体装置の耐圧の比と、エネルギー損失の関係を示す。図５に示すように、使用される電源電圧に対して確保する耐圧を小さくしていくと、エネルギー損失が低減される。なかでも、その比が１．６以下になると格段にエネルギー損失が低減されることが分かってきた。本実施例では、半導体装置のサージ電圧自体の大きさを低減することができるために、電源電圧に対して耐圧を大きく確保する必要がない。したがって、使用される電源電圧と半導体装置の耐圧の比が１．６以下であっても半導体装置が破壊されることなく使用可能となる。このため、エネルギー損失が極めて低減される条件で、半導体装置の設計が可能となる。本実施例の場合、ドリフト領域２６の膜厚を薄く形成することができるために、オン電圧が低減される。なかでも、使用される電源電圧と半導体装置の耐圧の比が１．６以下という条件の膜厚になると、ドリフト領域２６のボディ領域３２側における正孔濃度の落ち込み現象が小さくなり、ドリフト領域２６内を一様に正孔濃度が高く維持されると考えられる。そのため、ドリフト領域２６全域において伝導度変調が活発化し、極めて低いオン電圧が実現され、ひいてはエネルギー損失が極めて低減されると考えられる。
【００２０】
また、第１実施例の半導体装置は他に次の特徴を有している。
本実施例では、ターンオフ後にドリフト領域２６内を伸びる空乏層が、バッファ領域２４に到達した場合でもサージ電圧を低減することができる。したがって、空乏層がバッファ領域２４に到達しないように、ドリフト領域２６の不純物濃度や膜厚を設定しなくてもよい。設計の自由度が増す。例えば、空乏層がバッファ領域２４に到達するまでドリフト領域２６を薄く形成してもよい。この場合でも、サージ電圧が低減（あるいは従来と同等）されるとともに、さらにドリフト領域２４の薄膜化に伴い、オン電圧が低減された半導体装置を得ることができる。
【００２１】
（第２実施例）
図６に、第２実施例の半導体装置の要部断面図を模式的に示す。
この半導体装置は、裏面側に例えばアルミニウムからなるコレクタ電極１１２を備えている。そのコレクタ電極１１２上にｐ＋型のコレクタ領域１２２がオーミック接続している。そのコレクタ領域１２２上にｎ＋型のバッファ領域１２４が接して形成されている。そのバッファ領域１２４によってコレクタ領域１２２から隔てられているｎ−型のドリフト領域１２６が形成されている。そのドリフト領域１２６によってバッファ領域１２４から隔てられているｐ型のボディ領域１３２が、ドリフト領域１２６の表面側に形成されている。そのボディ領域１３２によってドリフト領域１２６から隔てられているｎ＋型のエミッタ領域１３４が、ボディ領域１３２内に形成されている。そのエミッタ領域１３４は例えばアルミニウムからなるエミッタ電極１５２に接続している。そのエミッタ領域１３４とドリフト領域１２６を隔てているボディ領域１３２に例えば酸化シリコンからなるゲート絶縁膜１４４を介して、例えばポリシリコンからなるゲート電極１４２が対向している。
ドリフト領域１２６は、その不純物濃度は同一であるが、ライフタイムが異なる２つの領域で構成されている。ボディ領域１３２側に第１ドリフト領域１２７が形成されており、バッファ領域１２４側に第２ドリフト領域１２５が形成されている。第２ドリフト領域１２５のライフタイム（τ２）は、第１ドリフト領域１２７のライフタイム（τ１）の２０倍で形成されている。
【００２２】
この半導体装置がターンオフすると、ドリフト領域１２６とボディ領域１３２のｐｎ界面から空乏層がドリフト領域１２６内を伸びて形成される。この空乏層はまず、ライフタイムの短い第１ドリフト領域１２７内を伸びて形成される。この段階では、キャリアの掃き出し現象は速やかに進行し、コレクタ電流が大きくテールを引いて流れ続けることが抑制されることから、ターンオフ損失が増大することはない。
この空乏層が第２ドリフト領域１２５側まで伸びて形成される段階になると、空乏層の伸びは鈍化しキャリアの掃き出し減少が終息してくる。この段階におけるコレクタ電流の大きさは、キャリアの掃き出し現象よりも電子と正孔の再結合による現象によって左右されるようになる。第２ドリフト領域１２５のライフタイムが短い場合、ターンオフ後からこの領域での再結合によるキャリアの消滅が進み、上記段階に達したときにはキャリアがその領域にほとんど残存していない状態となる。そのため、電子と正孔の再結合によるコレクタ電流が流れずに、コレクタ電流が急激に減少する。コレクタ電流の変化率が増大し、ひいては強いサージ電圧が発生する。本実施例では、このコレクタ電流が急激に減少し易い段階に対応して、ライフタイムの長い第２ドリフト領域１２５が選択的に設けられている。この第２ドリフト領域１２５内の正孔は、ターンオフ期間中に亘って再結合による消滅が抑制されているので、この第２ドリフト領域１２５内に蓄積され続けている。正孔は、ターンオフ期間中に亘って第２ドリフト領域１２５の不純物濃度の１０倍以上に維持されている。これにより、このコレクタ電流が急激に減少し易い段階においても、第２ドリフト領域１２５内には大量の正孔が存在し、電子と正孔の再結合によるコレクタ電流が流れ続ける。これにより、コレクタ電流の急激な減少が緩和される。したがって、サージ電圧自体の大きさを低減することができる。
なお、第２実施例の半導体装置においても、半導体装置のサージ電圧自体の大きさを低減することができるために、電源電圧に対して耐圧を大きく確保して半導体装置を設定する必要がない。したがって、使用される電源電圧と半導体装置の耐圧の比が１．６以下の条件で、半導体装置の設定が可能となる。エネルギー損失が極めて低減化されるという特徴を有している点は第１実施例と同様である。
【００２３】
図７に、第１ドリフト領域１２７のライフタイム（τ１）と第２ドリフト領域１２５のライフタイム（τ２）の比と、サージ電圧の大きさとの関係を示す。
図に示すように、第２ドリフト領域１２５のライフタイム（τ２）が第１ドリフト領域１２７のライフタイム（τ１）に対して大きくなるとサージ電圧は低減される。とくに、その比が１０倍以上になると、サージ電圧の低減効果が極めて大きいことが分かる。
【００２４】
また、第２実施例の半導体装置は次の変形例であってもよい。
第２ドリフト領域１２５は、バッファ領域側１２４と直接的に接して形成されている必要はなく、バッファ領域１２４から離間して形成されていてもよい。あるいは、その平面パターンがストライプ状や島状に分散配置して形成されていてもよい。要は、バッファ領域１２４側の少なくとも一部に形成されていれば足りる。
【００２５】
次に、第２実施例の半導体装置の製造方法に関して図８〜図１０を用いて説明する。
まず、図８に示すように、ｐ＋型のコレクタ領域１２２とｎ＋型のバッファ領域１２４とｎ−型のドリフト領域１２６が積層されたウェハを準備する。この段階では、ドリフト領域１２６のライフタイムは一様である。
次に、図９に示すように、ドリフト領域１２６の表面側にボディ領域１３２、エミッタ領域１３４、ゲート絶縁膜１４４、ゲート電極１４２を既知の方法を用いて形成した後に、表面側から電子線照射を実施してドリフト領域１２６全体に格子欠陥を形成する。これにより、ドリフト領域１２６全体のライフタイム（τ１）は一様に短くなる。この電子線照射の照射エネルギー等を制御することで、ドリフト領域１２６全体のライフタイム（τ１）が調節される。なお、電子線照射を実施した後に、ドリフト領域１２６全体をアニール処理してライフタイム（τ１）を調節してもよい。
次に、図１０に示すように、コレクタ領域１２２側（裏面側）からレーザーアニール処理を実施する。このレーザーアニール処理の出力等を制御することで、ドリフト領域１２６のうち、バッファ領域１２４側を選択的にアニール処理することができる。これにより、ドリフト領域１２６のうちバッファ領域１２４側の一部の格子欠陥が回復し、ライフタイムが長くなる。この格子欠陥が回復した領域が第２ドリフト領域１２５となる。一方、レーザーアニール処理が行われなかったドリフト領域１２６の残部のライフタイム（τ１）は変化しない。この残部の領域は第１ドリフト領域１２７となる。これらの工程によって、ドリフト領域１２６内にライフタイムが異なる２つの領域を形成することができる。
上記の工程を経た後に、コレクタ領域１２２側（裏面側）とボディ領域１３２側（表面側）にアルミニウムを蒸着し、コレクタ電極とエミッタ電極を形成する。これにより、図６に示す第２実施例の半導体装置を得ることができる。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２７】
【図１】（ａ）第１実施例の半導体装置の要部断面図を示す。（ｂ）正孔の濃度分布を示す。
【図２】第１実施例の半導体装置をターンオフした過渡的な期間のコレクタ電流とコレクタ・エミッタ間電圧の変動を示す。
【図３】コレクタ領域の不純物濃度とバッファ領域の不純物濃度の比と、サージ電圧の関係を示す。
【図４】ドリフト領域の不純物濃度とドリフト領域内の正孔濃度の比と、サージ電圧の関係を示す。
【図５】電源電圧と耐圧との比と、エネルギー損失との関係を示す。
【図６】第２実施例の半導体装置の要部断面図を示す。
【図７】第１ドリフト領域と第２ドリフト領域のライフタイムの比と、サージ電圧の関係を示す。
【図８】第２実施例の半導体装置の製造工程を示す（１）。
【図９】第２実施例の半導体装置の製造工程を示す（２）。
【図１０】第２実施例の半導体装置の製造工程を示す（３）。
【図１１】（ａ）第２実施例の半導体装置の要部断面図を示す。（ｂ）正孔の濃度分布を示す。
【図１２】第２実施例の半導体装置をターンオフした過渡的な期間のコレクタ電流とコレクタ・エミッタ間電圧の変動を示す。
【符号の説明】
【００２８】
１２：コレクタ電極
２２：コレクタ領域
２４：バッファ領域
２６：ドリフト領域
３２：ボディ領域
３４：エミッタ領域
４２：ゲート電極
４４：ゲート絶縁膜
５２：エミッタ電極
１２５：第２ドリフト領域
１２７：第１ドリフト領域
【図１】
2006005178.tif 000003
【図２】
2006005178.tif 000004
【図３】
2006005178.tif 000005
【図４】
2006005178.tif 000006
【図５】
2006005178.tif 000007
【図６】
2006005178.tif 000008
【図７】
2006005178.tif 000009
【図８】
2006005178.tif 000010
【図９】
2006005178.tif 000011
【図１０】
2006005178.tif 000012
【図１１】
2006005178.tif 000013
【図１２】
2006005178.tif 000014