(57)【要約】【課題】コストを向上させることなく電磁妨害対策をすることができるデータバス回路を得ることを目的とする。【解決手段】データバス回路５０は、相互に異なる電圧の駆動電源にて駆動する送信側機器１１と負荷側機器１３とを接続している。送信側機器１１と負荷側機器１３とを電気的に接続するデータバス１５と、データバス１５に接続され、このデータバス１５と接続する中間点１９の電圧を送信側駆動電圧とほぼ等しい電圧となるように調整するテブナン終端回路３０が設けられている。テブナン終端回路３０は、中間点１９と高電圧端子１７との間に設けられた第１の抵抗２１と、中間点１９と低電圧端子１８との間に設けられた第２の抵抗２３とを有し、両抵抗２１，２３の値は、送信側駆動電圧と負荷側駆動電圧との比に基づいて決定されている。【選択図】        図１
2006197374.tif 000002
【特許請求の範囲】
【請求項１】
相互に異なる電圧の駆動電源にて駆動する送信側機器と負荷側機器とを接続するデータバス回路であって、
前記送信側機器と前記負荷側機器とを電気的に接続するデータバスと、
前記データバスに接続され、当該データバスと接続する中間点の電圧を送信側駆動電圧とほぼ等しい電圧となるように調整するテブナン終端回路とを有する
ことを特徴とするデータバス回路。
【請求項２】
前記テブナン終端回路は、前記中間点と高電圧端子との間に設けられた第１の抵抗と、前記中間点と低電圧端子との間に設けられた第２の抵抗とを有し、該第１、第２の抵抗の抵抗値は、前記中間点の電圧が前記送信側駆動電圧とほぼ等しくなるように、前記送信側駆動電圧と前記負荷側駆動電圧との比に基づいて決定されている
ことを特徴とする請求項１に記載のデータバス回路。
【請求項３】
前記高電圧端子には、前記負荷側駆動電圧が印加され、前記低電圧端子にはグランド電位が印加されている
ことを特徴とする請求項２に記載のデータバス回路。
【請求項４】
前記高電圧端子と前記低電圧端子との間に前記テブナン終端回路と並列にバイパスコンデンサが接続されている
ことを特徴とする請求項２または３に記載のデータバス回路。
【請求項５】
前記データバスの複数の信号線のうち少なくとも１の信号線に前記テブナン終端回路および前記バイパスコンデンサが設けられている
ことを特徴とする請求項４に記載のデータバス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータ等のマザーボード上に設けられるデータバス回路に関し、特にこのデータバス回路のノイズ対策に関するものである。
【背景技術】
【０００２】
例えば、ＰＣ／ＡＴ互換機のマザーボード上には、１６本の信号線（ＩＤＥ＿０，ＩＤＥ＿１，…，ＩＤＥ＿１５）からなるＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｒｉｖｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）バスが設けられている。このデータバスは、マザーボード上の所謂サウスブリッジ（ｓｏｕｔｈ  ｂｒiｄｇｅ）とベイ（ｂａｙ）との間に設けられている。
【０００３】
サウスブリッジには、例えば、ＣＰＵ、ＲＡＭおよび拡張カード間のデータの受け渡しを管理する一連の回路群（チップセット）である送信側機器が実装されている。一方、ベイには、例えば、ＣＤ−ＲＯＭドライブやフロッピー（登録商標）ディスクドライブなどの負荷側機器等が搭載されている。上述のデータバスは、サウスブリッジに実装された送信側機器とベイに搭載された送信側機器とを電気的に接続して、データ送受信の経路を構成している（例えば、特許文献１参照）。
【０００４】
このような構成のデータバスは、ベイ側をアンテナとして高周波ノイズを発生させることがある。このノイズは、電磁的な干渉性が無いように、つまり、データバスが動作することによって他の機器の動作を阻害したり、人体に影響を与える一定レベル以上の干渉源となったりする電磁妨害（ＥＭＩ：Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を起こさないようにすることが義務づけられている。
【０００５】
この高周波ノイズは、送信側機器と負荷側機器とが相互に異なる電圧の駆動電源にて駆動するときに顕著に発生する。この電磁妨害対策として、従来、ベイを覆うカバー（ＦＧ）の導通面にガスケットや導電布を貼ることにより、データバスのベイ側から放射される高調波ノイズを遮蔽することが提案されている。
【０００６】
【特許文献１】特開平３−２３５１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述のようなベイ空間の外周を電磁波遮蔽物で覆うような構造的な電磁妨害対策は、部品点数が多くなる上に組立工程数が増えコストが向上してしまいさらには装置が重くなるとともに大きさも大きくなるという未解決の課題を有している。
【０００８】
この発明は上述のような課題を解決するためになされたもので、コストを向上させることなく電磁妨害対策をすることができ、さらには装置を軽量コンパクトにすることができるデータバス回路を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明の第１の発明のデータバス回路は、相互に異なる電圧の駆動電源にて駆動する送信側機器と負荷側機器とを接続するデータバス回路であって、送信側機器と負荷側機器とを電気的に接続するデータバスと、データバスに接続され、当データバスと接続する中間点の電圧を送信側駆動電圧とほぼ等しい電圧となるように調整するテブナン終端回路とを有している。この構成により、中間点の電圧が送信側駆動電圧とほぼ等しくなるので、ベイの高調波ノイズの原因となるデータバスの信号波形が整形され、データバスのベイ側を放射源とする高調波ノイズが抑制される。その結果、従来設けていた電磁波遮蔽物等が必要なくなり、コストを向上させることなく電磁妨害対策をすることができるとともに、このデータバス回路が実装される装置を軽量コンパクトとすることができる。
【００１０】
また、この発明の第２の発明のデータバス回路は、第１の発明のデータバス回路において、テブナン終端回路は、中間点と高電圧端子との間に設けられた第１の抵抗と、中間点と低電圧端子との間に設けられた第２の抵抗とを有し、この第１、第２の抵抗の抵抗値は、中間点の電圧が送信側駆動電圧とほぼ等しくなるように、送信側駆動電圧と負荷側駆動電圧との比に基づいて決定されている。この構成により、第１、第２の抵抗の抵抗値を、比較的容易な方法で且つ正確に決定することができ、コストの削減を図ることができる。
【００１１】
また、この発明の第３の発明のデータバス回路は、第２の発明のデータバス回路において、高電圧端子には、負荷側駆動電圧が印加され、低電圧端子にはグランド電位が印加されている。この構成により、特別な電源を設けることなく、一般的に既に存在する電源によりまかなえるので、さらにコストの削減を図ることができる。
【００１２】
また、この発明の第４の発明のデータバス回路は、第２または第３の発明のデータバス回路において、高電圧端子と低電圧端子との間にテブナン終端回路と並列にバイパスコンデンサが接続されている。この構成により、データバスの信号波形が良好に整形され、高調波ノイズの発生がさらに抑制される。
【００１３】
また、この発明の第５の発明のデータバス回路は、第４の発明のデータバス回路において、データバスの複数の信号線のうち少なくとも１の信号線にテブナン終端回路およびバイパスコンデンサが設けられている。この構成により、問題を発生する高周波ノイズのみを抑制することができ、構成を最小のものとすることができるので、さらに軽量コンパクトとすることができる。
【００１４】
なお、ここで、送信側機器とは、例えば、ＰＣのサウスブリッジに設けられるＣＰＵやＲＡＭ、拡張カードなどの間のデータの受け渡しを管理する一連の回路群（チップセット）を指しているが、これに限定されるものではない。また、負荷側機器とは、例えば、ＰＣのベイに設けられるＣＤ−ＲＯＭドライブやフロッピー（登録商標）ディスクドライブを指しているが、これに限定されるものではない。
【発明を実施するための最良の形態】
【００１５】
以下、本発明にかかるデータバス回路の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１６】
（実施の形態１）
図１はこの発明にかかるデータバス回路を説明するための回路図である。図１において、サウスブリッジには、例えば、ＣＰＵ、ＲＡＭ、拡張カード間のデータの受け渡しを管理する一連の回路群（チップセット）である送信側機器１１が実装されている。送信側機器１１は、３．３Ｖ系電圧の駆動電源にて駆動する。一方、ベイには、ＣＤ−ＲＯＭドライブやフロッピー（登録商標）ディスクドライブなどの負荷側機器１３が搭載されている。負荷側機器１３は、５Ｖ系電圧の駆動電源にて駆動する。
【００１７】
本実施の形態のデータバス回路５０は、データバス１５とテブナン終端回路３０とを有している。データバス１５は、例えば１６本の信号線からなるＩＤＥバスライン（ＩＤＥ＿０，ＩＤＥ＿１，…，ＩＤＥ＿１５）であって、サウスブリッジの送信側機器１１とベイの負荷側機器１３とを電気的に接続している。
【００１８】
テブナン終端回路３０とデータバス１５とは、中間点１９にて接続されている。テブナン終端回路３０は、中間点１９と高電圧端子１７との間に設けられた第１の抵抗２１と、中間点１９と低電圧端子１８との間に設けられた第２の抵抗２３とから構成されている。本実施の形態においては、高電圧端子１７には負荷側駆動電圧（５Ｖ）が印加され、低電圧端子１８にはグランド電位が印加されている。
【００１９】
第１の抵抗２１と第２の抵抗２３の大きさ（プルアップ抵抗値とプルダウン抵抗値の大きさ）は、中間点１９の電圧が送信側駆動電圧（３．３Ｖ）とほぼ等しくなるように、送信側駆動電圧（３．３Ｖ）と負荷側駆動電圧（５Ｖ）との比に基づいて決定されている。本実施の形態においては、第１の抵抗２１が１ｋΩ、第２の抵抗２３が２．２ｋΩである。
【００２０】
さらに、高電圧端子１７と低電圧端子１８との間にはライン２５が設けられ、ライン２５の途中に０．１μＦのバイパスコンデンサ２７が設けられている。すなわち、高電圧端子１７と低電圧端子１８との間に、バイパスコンデンサ２７がテブナン終端回路３０と並列となるように接続されている。
【００２１】
このような構成のデータバス回路５０においては、中間点１９の電圧が送信側駆動電圧（３．３Ｖ）とほぼ等しくなるので、ベイの高調波ノイズの原因となるデータバス１５の信号波形が整形され、ベイの高調波ノイズが抑制される。
【００２２】
この実施の形態では、テブナン終端回路３０として、高電圧端子１７側を第１の抵抗２１（1kΩ）でプルアップ、低電圧端子１８側を第２の抵抗（2.2kΩ）でプルダウンし、さらに高電圧端子１７と低電圧端子１８との間を容量0.1μFのバイパスコンデンサ２７で接続している。このとき、中間点１９の電圧は、次の式１にて求めることができる。
【００２３】
５．０×２．２ｋ／（１ｋ＋２．２ｋ）＝３．４３７５［Ｖ］      （式１）
【００２４】
また、一般的にプルアップ抵抗値Ｒupに対してプルダウン抵抗値Ｒdownは、送信側の電源電圧がＶd、負荷側の電源電圧がＶrのとき（Ｖd＜Ｖr）、次の式２のように決定すればよい。
【００２５】
Ｒdown＝Ｒup×Ｖd／（Ｖr−Ｖd）［Ω］      （式２）
【００２６】
例えば、Ｒup＝１ｋ［Ω］なら、Ｒdown＝１．９４ｋ［Ω］である。しかしながら、現実的には、６系列の抵抗値としてＲdown＝２．２ｋ［Ω］を選ぶことになる。
【００２７】
なお、本実施の形態のデータバス回路５０は、ベイの高調波ノイズの放射源となっている１６本の信号ラインすべてに入れるのが理想であるが、図２に見られるように、半分のライン（ＩＤＥ＿０，ＩＤＥ＿１，…，ＩＤＥ＿７）で事足りる場合がある。バイパスコンデンサ２７も同様である。
【００２８】
図２は本実施の形態が適用された実際に製品化される予定のノート型ＰＣのデータバス回路である。図３は図２に比較して示す同じ機種の旧型のノート型ＰＣのデータバス回路である。図２において、１６本の信号線からなるＩＤＥバスラインであるデータバス１５の半分の８本（ＩＤＥ＿０，ＩＤＥ＿１，…，ＩＤＥ＿７）に、集合抵抗２１，２３で構成されるテブナン終端回路３０が設けられている。高電圧端子１７と低電圧端子１８との間に、バイパスコンデンサ２７がテブナン終端回路３０と並列となるように接続されている。
【００２９】
データバス１５においては、１６本の信号線から同じようにノイズが発生することもあれば、特定の信号線のみから有害なノイズが発生することもある。図２では省略しているが、データバス１５は、実際には図示しないプリント基板上に曲がりくねるように引き回されて形成されている。そして、１６本の信号線は平面上にて曲がりくねるのでそれぞれ長さが異なっている。つまり、屈曲部の外側の信号線は長さが長くなり、内側の信号線は長さが短くなる。一般に、長い信号線では低い周波数のノイズが出やすく、短い信号線では高い周波数のノイズが出やすい。また、データバス１５は、装置の大きさ、構造、パターンの位置、形状、長さにより、それぞれ信号線から出るノイズのタイプが異なる。そして、特に問題となるタイプのノイズが消去されれば課題は解消する。そのため、実験によりノイズの特性を測定し、有害なノイズが発生する信号線のみにテブナン終端回路３０およびバイパスコンデンサ２７を設ければ所定の効果を得ることができる。
【００３０】
図４は本実施の形態のデータバス回路５０を適用したデータバス１５のノイズを測定した測定結果を示すグラフである。図５は図４に対して比較して示す本実施の形態のデータバス回路が適用されてない従来のデータバスのノイズを測定した測定結果を示すグラフである。図４および図５において、上段のグラフは、水平ノイズの測定結果を示している。下段のグラフは、垂直ノイズの測定結果を示している。各図とも、縦軸はノイズの電界強度［ｄＢμＶ］、横軸は周波数［ＭＨｚ］を示している。
【００３１】
データバスに発生するノイズは、各国の法律或いは自主規制等により規制値（リミットライン）が定められている。図中に太線にて示すラインがこのリミットラインである。図４に示す本実施の形態のデータバス回路５０が適用されたデータバス１５は、ノイズがほぼリミットラインを下回っているのに対して、図５に示す本実施の形態のデータバス回路が適用されていない従来のデータバスは、ピークの多くがリミットラインを上回っていることが判る。
【産業上の利用可能性】
【００３２】
以上のように、本発明にかかるデータバス回路は、サウスブリッジとベイを有するＰＣに適用されて有用なものであり、特に軽量で確実な電磁妨害対策が要求される携帯可能ノート型ＰＣ等に好適なものである。
【図面の簡単な説明】
【００３３】
【図１】この発明にかかるデータバス回路を説明するための回路図である。
【図２】本実施の形態が適用された実際に製品化される予定のノート型ＰＣのデータバス回路である。
【図３】図２に対して比較して示す同じ機種の旧型のノート型ＰＣのデータバス回路である。
【図４】本実施の形態のデータバス回路を適用したデータバスのノイズ測定結果を示すグラフである。
【図５】図４に対して比較して示す本実施の形態のデータバス回路が適用されていない従来のデータバスのノイズ測定結果を示すグラフである。
【符号の説明】
【００３４】
１１  送信側機器
１３  負荷側機器
１５  データバス
１７  高電圧端子
１８  低電圧端子
１９  中間点
２１  第１の抵抗
２３  第２の抵抗
２７  バイパスコンデンサ
３０  テブナン終端回路
５０  データバス回路
【図１】
2006197374.tif 000003
【図２】
2006197374.tif 000004
【図３】
2006197374.tif 000005
【図４】
2006197374.tif 000006
【図５】
2006197374.tif 000007