(57)【要約】【課題】解像度変換等の処理を行った場合に生じる映像信号と音声信号の再生タイミングのずれを、少ないメモリ量で抑制することができる音声信号遅延装置を提供する。【解決手段】バイフェーズ変調された音声信号から、プリアンブル検出回路１０３で８ビットのプリアンブルを検出して２ビットのプリアンブルコードに変換する。続くバイフェーズマーク変調され２ビットで表現されたデータを１ビットの音声データに復調してメモリ１０７に格納する。再生時には、メモリに格納されたデータがバイフェーズ変調器１０６で変調され、バイフェーズマーク変調された音声信号が出力端子１０８から出力される。【選択図】図１
2006135471.tif 000002
【特許請求の範囲】
【請求項１】
バイフェーズマーク変調された音声信号を入力し、
前記音声信号からヘッダ部を検出し、その識別情報を出力するヘッダ部検出手段と、
前記音声信号のデータ部を復調し、前記識別情報と前記復調したデータ部とをメモリに記憶するバイフェーズ復調手段と、
前記メモリから前記識別情報を読み出してヘッダ部を生成し、前記メモリから前記データ部を読み出してバイフェーズマーク変調し、前記ヘッダ部と前記バイフェーズマーク変調した信号とを結合して出力するバイフェーズ変調手段とを備えた音声信号遅延装置。
【請求項２】
前記識別情報は、２ビットで表現されることを特徴とする請求項１記載の音声信号遅延装置。
【請求項３】
映像信号を処理する映像処理手段と、
前記映像処理手段の出力から同期情報を抽出し、前記バイフェーズマーク変調手段に読み出し指示を送出する同期手段とをさらに備え、
前記バイフェーズ変調器は、前記読み出し指示に基づいて、前記メモリから読み出しを開始することを特徴とする請求項１記載の音声信号遅延装置。
【請求項４】
バイフェーズマーク変調された音声信号を入力し、
前記音声信号からヘッダ部を検出し、
前記音声信号のデータ部を復調し、前記ヘッダ部の識別情報とともにメモリに記憶し、
所定時間経過後に、前記メモリから前記識別情報を読み出してヘッダ部を生成し、
前記メモリから前記データ部を読み出してバイフェーズマーク変調し、
前記ヘッダ部と前記バイフェーズマーク変調した信号とを結合して出力する音声信号遅延方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声信号を遅延させて出力する技術に関するものである。
【背景技術】
【０００２】
ディジタル放送の開始等により、ＳＤ（Ｓｔａｎｄａｒｄ  Ｄｅｆｉｎｉｔｉｏｎ）映像やＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）映像等、種々の映像を視聴する機会が増えてきている。
【０００３】
このような種々のコンテンツが混在するディジタル放送を視聴する場合には、ＳＤ映像対応のディスプレイにＨＤ映像を表示したり、ＨＤ映像対応のディスプレイにＳＤ映像を表示したり等、種々の視聴形態が想定され、ＳＤ映像とＨＤ映像とを相互に変換する変換処理が必要となってくる。
【０００４】
一般的にこのような変換処理においては、映像の変換処理に時間がかかるため、音声信号と映像信号との再生タイミングにずれが生じてしまう。同一のＬＳＩ内で処理を行う場合には、タイムスタンプ等に基づいて映像と音声のタイミングを合わせることができるが、外部の画像処理ＬＳＩで解像度変換等の変換を行うシステムの場合には、音声信号と映像信号との間で時間的なずれが生じる。
【０００５】
このような音声信号と映像信号とのずれを抑えるため、音声信号を遅延させて映像信号との同期を図るシステムが提案されている（例えば特許文献１参照）。音声信号をメモリ上に記憶しておき、所定時間経過後にメモリから読み出して出力することで、処理の遅延した映像信号との同期を図るものである。
【特許文献１】特開２００４−８８４４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、民生用機器で広く用いられているバイフェーズマーク変調された音声信号を扱う場合、その変調の特性上、１ビットの音声情報を表現するために２ビット必要であり、バイフェーズマーク変調された音声信号をそのままメモリに記憶したのでは、大きなメモリ容量が必要となる。
【０００７】
本発明の目的は、バイフェーズマーク変調された音声信号を扱う場合でも、少ないメモリ容量で音声信号の遅延量を確保することにある。
【課題を解決するための手段】
【０００８】
本発明の音声信号遅延装置は、バイフェーズマーク変調された音声信号を入力し、音声信号からヘッダ部を検出し、その識別情報を出力するヘッダ部検出手段と、音声信号のデータ部を復調し、識別情報と復調したデータ部とをメモリに記憶するバイフェーズ復調手段と、メモリから識別情報を読み出してヘッダ部を生成し、メモリからデータ部を読み出してバイフェーズマーク変調し、ヘッダ部とバイフェーズマーク変調した信号とを結合して出力するバイフェーズ変調手段とを備えている。
【発明の効果】
【０００９】
本発明によれば、バイフェーズマーク変調された音声信号をバッファに格納する際に、ヘッダ部であるプリアンブル部のデータを変換し、さらにデータ部を復調してメモリに格納することで、少ないメモリ量で大きな遅延量を確保することができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態）
本発明の実施の形態を、図面を参照して説明する。図１は本発明の音声遅延装置の構成を示すブロック図である。１００は音声信号を入力する入力端子、１０１はバイフェーズ同期回路、１０２は同期情報を取得しサンプリング周波数を切り替えるコントローラ、１０３は音声信号に含まれるプリアンブルを検出するプリアンブル検出回路、１０４はクロックごとのデータをカウントするカウンタ、１０５はバイフェーズ復調器、１０６はバイフェーズ変調器、１０７はメモリ、１０８は出力端子である。
【００１１】
まず、入力端子１００から入力される音声信号について説明する。民生用機器で光ディジタル音声出力や同軸ディジタル音声出力には、リニアＰＣＭフォーマットの伝送規格としてＩＥＣ６０９５８という規格が標準で確立されている。この規格ではデータが２つのサブフレームに分けられており、各々のサブフレームは図２に示すように、ヘッダ部を構成する制御データ（プリアンブル）の４ビットと、データ部を構成するソースデータの２４ビットと、特殊制御データの４ビットの合計３２ビットから構成されている。ここでソースデータの２４ビット部分についてはバイフェーズマーク変調されている。
【００１２】
バイフェーズマーク変調について図３を用いて説明する。バイフェーズマーク変調は、「０」か「１」のデータ値を、倍クロックのパルスの変化により表現するもので、以下のルールに基づいている。
・変調前の信号の各ビットの境界では必ずバイフェーズ信号を反転させる
・変調前の信号化「０」の場合には、バイフェーズ信号を「００」または「１１」とする
・変調前の信号が「１」の場合には、バイフェーズ信号を「１０」または「０１」とする
図３において、バイフェーズマーク変調の一例を示す。図３（ａ）は変調前のデータを示しており、図３（ｂ）は、（ａ）をバイフェーズマーク変調したバイフェーズ信号である。最初のデータ「１」（３００）を変調すると、変調後のバイフェーズ信号は、まずはデータのビット境界でデータを反転させて「１」となり（３０１）、次いでデータ値が「１」であるため再度反転させて「０」となる（３０２）。すなわち変調後のバイフェーズ信号は「１０」となる（３０１、３０２）。
【００１３】
続くデータは「０」（３０３）であり、これを変調すると、まずはビット境界でデータを反転させるため「１」となり（３０４）、次いでデータ値が「０」であるためそのまま「１」となる（３０５）。すなわち変調後のバイフェーズ信号は「１１」となる（３０４、３０５）。
【００１４】
図２に示す２４ビットの音声信号のデータ部は、上述のような倍クロックのパルス信号を用いてバイフェーズマーク変調されている。
【００１５】
次に、音声遅延装置の動作について説明する。バイフェーズマーク変調された音声信号が入力端子１００から入力されると、バイフェーズ同期回路１０１およびコントローラ１０２により同期処理がなされ、プリアンブル検出回路１０３においてプリアンブルが検出される。図２に示したように、サブフレームの先頭にはプリアンブルと呼ばれる４ビットの制御データがある。この部分のバイフェーズ信号は、あらかじめ決められた反転パターンになっており、必ず「１」か「０」かが３つ連続し、「１１１」または「０００」のパターンを形成している。図４にプリアンブルのバイフェーズ信号を示す。図４に示すように上記パターンを有するバイフェーズ信号は３種類存在し、それぞれ「Ｂ」、「Ｍ」、「Ｗ」と定義されている。これらプリアンブルＢ、Ｍ、Ｗに、それぞれの識別子であるプリアンブルコード「００」、「０１」、「１０」を対応づけている。このプリアンブルコードについては後述する。
【００１６】
入力信号の一例を図５に示す。図５（ａ）はバイフェーズマーク変調された入力信号を示しており、図５（ｂ）はプリアンブル検出回路１０３の出力を示し、図５（ｃ）はバイフェーズ復調器１０５の出力を示している。
【００１７】
図５（ａ）はプリアンブルがＢであり、データ部が「１、０、０、１、０、１・・・」であるバイフェーズ信号の一例を示している。このようなバイフェーズマーク変調された音声信号が入力端子１００から入力されると、プリアンブル検出回路１０３は、入力された音声信号のバイフェーズ信号から、３つの連続した「１」または「０」を検出することでプリアンブルを識別する。
【００１８】
前述したようにプリアンブルは「Ｂ」、「Ｍ」、「Ｗ」の３種類のパターンがあり、それぞれにプリアンブルコード「００」、「０１」、「１０」が対応づけられている。プリアンブル検出手段１０３でプリアンブルが検出されると、そのプリアンブルがいずれのパターンであるかが識別され、対応するプリアンブルコードが出力される。プリアンブル検出回路１０３の出力を図５（ｂ）に示す。図５の例では、プリアンブルがＢであるので、図５（ｂ）に示すようにプリアンブルコード「００」が出力される。プリアンブルに続く音声データ部分は、バイフェーズマーク変調されたデータがそのまま出力される。
【００１９】
次にバイフェーズ復調器１０５では、バイフェーズマーク変調された音声データが復調される。前述のルールに従い、図５（ｂ）および（ｃ）に示すように、最初の「１０」は「１」に復調され、「１１」は「０」に、「００」は「０」に復調される。このように、バイフェーズ復調器１０５からは、プリアンブルコード「００」と、復調された音声データ「１００１０１・・・」が出力される。そして出力されたデータはメモリ１０７に格納される。
【００２０】
このように、バイフェーズマーク変調された８ビットのプリアンブルデータを、２ビットのプリアンブルコードに変換し、さらにバイフェーズマーク変調され２ビット表現されたデータを、１ビットの音声データに復調してメモリ１０７に格納する。これによりバイフェーズマーク変調されたデータをそのままメモリに格納する場合に比べ、バッファすべきデータ量は半分以下に抑えることができる。またプリアンブルを検出し、常にプリアンブルコードからデータが格納されるので、不必要なデータがメモリ上に格納されることなく、メモリ１０７からデータを読み出す際には常にプリアンブルから読み出すことができる。
【００２１】
次にメモリ１０７から音声信号を読み出す処理について説明する。バイフェーズ変調器１０６は、メモリ１０７にデータが格納されてから所定時間経過後に、メモリ１０７からデータを読み出し、バイフェーズ復調器１０５で説明した復調処理とは逆の動作で変調処理を行う。前述したようにメモリ１０７に格納されているデータの先頭は常にブリアンブルコードであるので、まずは先頭の２ビットのプリアンブルコードを読み出し、それに対応するバイフェーズ信号を出力する。そして、続く音声データをバイフェーズマーク変調して出力する。これにより、入力端子１００から入力されたバイフェーズ信号をそのまま再現して出力端子１０８から出力することができる。
【００２２】
なお、バイフェーズ変調器１０６がメモリ１０７からデータを読み出すタイミングは、映像信号の処理系から指示されてもよい。例えば映像信号に対して解像度変換等の処理が行われた際に音声信号を遅延させる場合について図６を用いて説明する。図６において図１と同じ符号を有するものは同じ動作を行うので説明を省略する。６００は映像入力端子、６０１は映像信号に対して解像度変換等の変換処理を行う映像処理回路、６０２は映像信号の画像解像度と音声遅延量を制御するマイコン、６０３は映像出力端子である。
【００２３】
音声信号に対応する映像信号が映像入力端子６００から入力されると、マイコン６０２は送られてきた映像信号の解像度を接続するＴＶセットに最適な解像度に変換するよう映像処理回路６０１に解像度変換の指示を出し、併せてバイフェーズ変調器１０６には、画像処理回路６０１において発生する映像信号の遅延量にあわせた音声遅延量の指示を出す。映像処理回路６０１では解像度変換や走査方式の変換等の変換処理が行われる。具体的には映像処理回路６０１における映像信号の解像度変換による映像信号の遅延量は、あらかじめ求められており、マイコン６０２はバイフェーズ変調器１０６における処理の遅延量を考慮してメモリ１０７からのデータを読み出すタイミングを決定し、バイフェーズ変調器１０６に対して遅延量の設定指示を行う。
【００２４】
例えば、５２５ｉから１０８０ｉへの変換や、７２０ｐから５２５iへの変換等、種々の解像度変換毎の遅延量をあらかじめテーブルで保持しておき、マイコン６０２はこのテーブルを参照することで、バイフェーズ変調器１０６に対して遅延量の設定指示を行うこととしてもよい。
【００２５】
バイフェーズ変調器１０６はマイコン６０２からの遅延量の設定指示に従い、メモリ１０７に対するデータを読み出すタイミングを算出し、メモリ１０７からデータを読み出して変調処理を行う。これにより、出力端子１０８から出力されたバイフェーズマーク変調された音声信号は、映像出力端子６０３から出力される映像信号と同期再生される。
【産業上の利用可能性】
【００２６】
本発明にかかる音声信号遅延装置は、メモリに格納する音声信号の情報量が削減できるので、遅延処理に要するメモリ容量を小さくすることができ、音声再生装置として有用である。
【図面の簡単な説明】
【００２７】
【図１】本発明の音声信号遅延装置の構成を示すブロック図
【図２】音声信号のデータ構造を示す図
【図３】バイフェーズマーク変調の説明図
【図４】プリアンブル信号を示す図
【図５】バイフェーズ復調の動作を説明する図
【図６】映像処理系を含めた構成を示すブロック図
【符号の説明】
【００２８】
１００    入力端子
１０１    バイフェーズ同期回路
１０２    コントローラ
１０３    プリアンブル検出回路
１０４    カウンタ
１０５    バイフェーズ復調器
１０６    バイフェーズ変調器
１０７    メモリ
１０８    出力端子
【図１】
2006135471.tif 000003
【図２】
2006135471.tif 000004
【図３】
2006135471.tif 000005
【図４】
2006135471.tif 000006
【図５】
2006135471.tif 000007
【図６】
2006135471.tif 000008