(57)【要約】【課題】  物理層回路の省電力化を実現できるデータ転送制御装置及び電子機器の提供。【解決手段】  データ転送制御装置は、トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行うトランザクションコントローラ８４と、トランザクションコントローラ８４により送信指示されたパケットを生成し、生成されたパケットを送信回路４０に送信させるための送信データを出力するパケット生成回路８６を含む。トランザクションコントローラ８４は、送信回路４０がパケット送信に用いる電流源４２のイネーブル制御信号を、送信回路４０がパケット送信を開始する送信開始タイミングの前のタイミングでアクティブにする。トランザクションコントローラ８４は、パケット解析回路８２での解析結果に基づいて、バスで行われているトランザクションのタイプを認識し、イネーブル制御信号を制御する。【選択図】        図３
2006135397.tif 000002
【特許請求の範囲】
【請求項１】
バスを介したデータ転送のためのデータ転送制御装置であって、
トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、
前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、
前記トランザクションコントローラが、
前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、前記送信回路がパケット送信を開始する送信開始タイミングの前のタイミングでアクティブにすることを特徴とするデータ転送制御装置。
【請求項２】
請求項１において、
前記トランザクションコントローラが、
バスで行われているトランザクションのタイプを認識したタイミングと前記送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにすることを特徴とするデータ転送制御装置。
【請求項３】
請求項２において、
バスを介して受信したパケットを解析するパケット解析回路を含み、
前記トランザクションコントローラが、
前記パケット解析回路での解析結果に基づいて、バスで行われているトランザクションのタイプを認識することを特徴とするデータ転送制御装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記バスがＵＳＢであり、
前記トランザクションコントローラが、
トランザクションのタイプがＩＮトランザクションである場合に、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにすることを特徴とするデータ転送制御装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記バスがＵＳＢであり、
前記トランザクションコントローラが、
トランザクションのタイプがＯＵＴトランザクションである場合に、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにすることを特徴とするデータ転送制御装置。
【請求項６】
ＵＳＢを介したデータ転送のためのデータ転送制御装置であって、
ＵＳＢを介して受信したパケットを解析するパケット解析回路と、
前記パケット解析回路での解析結果に基づいて、ＵＳＢで行われているトランザクションのタイプを認識し、認識されたタイプのトランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、
前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、
前記トランザクションコントローラが、
トランザクションのタイプがＩＮトランザクションである場合に、前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングでアクティブにすることを特徴とするデータ転送制御装置。
【請求項７】
ＵＳＢを介したデータ転送のためのデータ転送制御装置であって、
ＵＳＢを介して受信したパケットを解析するパケット解析回路と、
前記パケット解析回路での解析結果に基づいて、ＵＳＢで行われているトランザクションのタイプを認識し、認識されたタイプのトランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、
前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、
前記トランザクションコントローラが、
トランザクションのタイプがＯＵＴトランザクションである場合に、前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングでアクティブにすることを特徴とするデータ転送制御装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記送信回路を有するトランシーバを含むことを特徴とするデータ転送制御装置。
【請求項９】
請求項８のにおいて、
前記送信回路が、
第１の電源と第１のノードとの間に設けられた前記電流源と、
前記第１のノードとバスを構成する差動信号線の第１の信号線との間に設けられ、第１の送信制御信号によりオン・オフ制御される第１のトランジスタと、
前記第１のノードと前記差動信号線の第２の信号線との間に設けられ、第２の送信制御信号によりオン・オフ制御される第２のトランジスタと、
前記第１のノードと第２の電源との間に設けられ、第３の送信制御信号によりオン・オフ制御される第３のトランジスタを含むことを特徴とするデータ転送制御装置。
【請求項１０】
請求項１乃至９のいずれかに記載のデータ転送制御装置と、
前記データ転送制御装置を制御する処理部と、
を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置及び電子機器に関する。
【背景技術】
【０００２】
近年、ＵＳＢ２．０などの高速シリアルインターフェースが脚光を浴びている。このＵＳＢ２．０では、従来のＵＳＢ１．１で定義されていたＦＳ（Full Speed）モードに加えて、ＨＳ（High Speed）モードと呼ばれる転送モードが定義されている。このＨＳモードでは４８０Ｍｂｐｓでデータ転送が行われるため、１２Ｍｂｐｓでデータ転送が行われるＦＳモードに比べて格段に高速なデータ転送を実現できる。
【０００３】
しかしながら、このＨＳモードでは、送信回路（ＨＳ送信ドライバ）が電流源を用いて差動信号線（ＤＰ、ＤＭ）を駆動するため、ＦＳモードに比べて消費電力が大きくなる。このため、ＵＳＢ２．０のデータ転送制御装置を、低消費電力が要求される携帯電話などに組み込むことが難しかった。
【０００４】
このようにＵＳＢ２．０などの高速シリアルインターフェースでは、送信回路などの物理層回路の消費電力を如何にして低減するかが技術的課題になっている。
【特許文献１】特開２００２−１４１９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、物理層回路の省電力化を実現できるデータ転送制御装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、バスを介したデータ転送のためのデータ転送制御装置であって、トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、前記トランザクションコントローラが、前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、前記送信回路がパケット送信を開始する送信開始タイミングの前のタイミングでアクティブにするデータ転送制御装置に関係する。
【０００７】
本発明によれば、送信回路によるパケットの送信開始タイミングの前のタイミングで、パケット送信に用いる電流源のイネーブル制御信号がアクティブにされる。従って、必要な時にだけ電流源の電流をイネーブルにできるため、省電力化を図れる。
【０００８】
また本発明によれば、トランザクションの判断処理ができるトランザクション層のトランザクションコントローラにより電流源のイネーブル制御が行われる。従って、トランザクションのタイプ等に応じたインテリジェントなイネーブル制御を実現できる。
【０００９】
また本発明では、前記トランザクションコントローラが、バスで行われているトランザクションのタイプを認識したタイミングと前記送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにするようにしてもよい。
【００１０】
このように、バスで行われているトランザクションのタイプを認識できるトランザクションコントローラによりイネーブル制御を行うことで、インテリジェントな省電力制御を実現できる。
【００１１】
また本発明では、バスを介して受信したパケットを解析するパケット解析回路を含み、前記トランザクションコントローラが、前記パケット解析回路での解析結果に基づいて、バスで行われているトランザクションのタイプを認識するようにしてもよい。
【００１２】
また本発明では、前記バスがＵＳＢであり、前記トランザクションコントローラが、トランザクションのタイプがＩＮトランザクションである場合に、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにするようにしてもよい。
【００１３】
また本発明では、前記バスがＵＳＢであり、前記トランザクションコントローラが、トランザクションのタイプがＯＵＴトランザクションである場合に、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングで前記イネーブル制御信号をアクティブにするようにしてもよい。
【００１４】
また本発明は、ＵＳＢを介したデータ転送のためのデータ転送制御装置であって、ＵＳＢを介して受信したパケットを解析するパケット解析回路と、前記パケット解析回路での解析結果に基づいて、ＵＳＢで行われているトランザクションのタイプを認識し、認識されたタイプのトランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、前記トランザクションコントローラが、トランザクションのタイプがＩＮトランザクションである場合に、前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングでアクティブにするデータ転送制御装置に関係する。
【００１５】
本発明によれば、ＩＮトランザクションの場合に、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングでイネーブル制御信号がアクティブになる。従って、ＩＮトランザクションであることが判明した後に、イネーブル制御信号がアクティブになるため、効率的な省電力制御を実現できる。
【００１６】
また本発明は、ＵＳＢを介したデータ転送のためのデータ転送制御装置であって、ＵＳＢを介して受信したパケットを解析するパケット解析回路と、前記パケット解析回路での解析結果に基づいて、ＵＳＢで行われているトランザクションのタイプを認識し、認識されたタイプのトランザクションを構成するパケットの送信指示を行うトランザクションコントローラと、前記トランザクションコントローラにより送信指示されたパケットを生成し、生成されたパケットを送信回路に送信させるための送信データを出力するパケット生成回路とを含み、前記トランザクションコントローラが、トランザクションのタイプがＯＵＴトランザクションである場合に、前記送信回路がパケット送信に用いる電流源のイネーブル制御信号を、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングでアクティブにするデータ転送制御装置に関係する。
【００１７】
本発明によれば、ＯＵＴトランザクションの場合に、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングでイネーブル制御信号がアクティブになる。従って、ＯＵＴトランザクションであることが判明しハンドシェークパケットを返さなければならないことが判明した後に、イネーブル制御信号がアクティブになるため、効率的な省電力制御を実現できる。
【００１８】
また本発明では、前記送信回路を有するトランシーバを含んでもよい。
【００１９】
また本発明では、前記送信回路が、第１の電源と第１のノードとの間に設けられた前記電流源と、前記第１のノードとバスを構成する差動信号線の第１の信号線との間に設けられ、第１の送信制御信号によりオン・オフ制御される第１のトランジスタと、前記第１のノードと前記差動信号線の第２の信号線との間に設けられ、第２の送信制御信号によりオン・オフ制御される第２のトランジスタと、
前記第１のノードと第２の電源との間に設けられ、第３の送信制御信号によりオン・オフ制御される第３のトランジスタを含むようにしてもよい。
【００２０】
また本発明は、上記のいずれかに記載のデータ転送制御装置と、前記データ転送制御装置を制御する処理部とを含む電子機器に関係する。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２２】
１．ＵＳＢ
まずＵＳＢのデータ転送について簡単に説明する。ＵＳＢでは、図１（Ａ）に示すようなエンドポイント（ＥＰ０〜１５）がＵＳＢデバイス側に用意される。ホストは、デバイスアドレスとエンドポイント番号を指定することで、所望のエンドポイントへのデータ送信や、所望のエンドポイントからのデータ受信を自由に行うことができる。
【００２３】
ＵＳＢでは、転送（transfer）のタイプとして、コントロール転送、アイソクロナス転送、インタラプト転送、バルク転送などが定義されている。コントロール転送は、ホストとＵＳＢデバイス（ターゲット）との間でエンドポイント０を介して行われる制御用の転送モードである。アイソクロナス転送は、画像や音声のデータを定期的に転送するために用意された転送モードである。インタラプト転送は、比較的低い転送速度で少量のデータを定期的に転送するために用意された転送モードである。バルク転送は、不定期に発生する大量のデータを転送するために用意された転送モードである。
【００２４】
これらの各転送（transfer）は一連のトランザクションにより構成される。そしてトランザクションは図１（Ｂ）に示すように、トークンパケットと、オプショナルなデータパケットと、オプショナルなハンドシェークパケットにより構成される。
【００２５】
ここでトークンパケットは、ホストがＵＳＢデバイスのエンドポイントのリードやライトを要求する場合などに使用されるパケットである。このトークンパケットは、ＰＩＤ（ＯＵＴ、ＩＮ、ＳＯＦ、ＳＥＴＵＰなどのパケットＩＤ）、ＡＤＤＲ（デバイスアドレス）、ＥＮＤＰ（エンドポイント番号）、ＣＲＣ（Cyclic Redundancy Check）のフィールドを有する。データパケットは、データの実体（data body）を送るためのパケットであり、ＰＩＤ（ＤＡＴＡ０、ＤＡＴＡ１）、ＤＡＴＡ、ＣＲＣのフィールドを有する。ハンドシェークパケットは、データ受信に成功したか否か等を受信側が送信側に伝えるためのパケットであり、ＰＩＤ（ＡＣＫ、ＮＡＫ、ＳＴＡＬＬ）のフィールドを有する。
【００２６】
ＯＵＴトランザクション（ホストがＵＳＢデバイスに情報を出力するトランザクション）では、図１（Ｃ）に示すように、まず、ホストがＵＳＢデバイスに対してＯＵＴトークン（トークンパケット）を発行する。次に、ホストはＵＳＢデバイスに対してＯＵＴデータ（データパケット）を送信する。そして、ＵＳＢデバイスは、ＯＵＴデータの受信に成功すれば、ホストに対してＡＣＫ（ハンドシェークパケット）を送信する。このようにすることで、ホストがＵＳＢデバイスにデータをライトする処理が実現される。
【００２７】
一方、ＩＮトランザクション（ホストがＵＳＢデバイスから情報を入力するトランザクション）では、図１（Ｄ）に示すように、まず、ホストがＵＳＢデバイスに対してＩＮトークン（トークンパケット）を発行する。そして、ＩＮトークンを受信したＵＳＢデバイスは、ホストに対してＩＮデータ（データパケット）を送信する。そしてホストは、ＩＮデータの受信に成功すると、ＵＳＢデバイスに対してＡＣＫを送信する。このようにすることで、ホストがＵＳＢデバイスからデータをリードする処理が実現される。
【００２８】
なお図１（Ｃ）、（Ｄ）において、”Ｄ←Ｈ”は、ホストからＵＳＢデバイスに対して情報が転送されることを意味し、”Ｄ→Ｈ”は、ＵＳＢデバイスからホストに対して情報が転送されることを意味する。
【００２９】
２．データ転送制御装置の構成
図２に、本実施形態のデータ転送制御装置の構成例を示す。このデータ転送制御装置は、トランシーバ１０、転送コントローラ７０、データバッファ（ＦＩＦＯ）１００を含む。なおこれらの一部を省略する構成としてもよい。例えばトランシーバ１０やデータバッファ１００を含まない構成としてもよい。
【００３０】
トランシーバ１０は、差動信号線（ＤＰ、ＤＭ）を用いてＵＳＢ（広義には、バス或いはシリアルバス）のデータを送受信するための回路であり、ＵＳＢの論理層回路の一部であるロジック回路２０や、物理層回路（ＰＨＹ）であるアナログフロントエンド回路３０を含む。ＵＳＢ２．０を例にとれば、このトランシーバ１０としてはＵＴＭＩ（USB2.0 Transceiver Macrocell Interface）仕様に準拠した回路を用いることができる。
【００３１】
トランシーバ１０が含むロジック回路２０は、ＥＯＰ（End Of Packet）の生成・削除、ＳＹＮＣ（SYNChronization）の生成・削除、ＮＲＺＩエンコード（符号化）、ＮＲＺＩデコード（復号化）、ビットスタッフィング（ビット挿入）、ビットアンスタッフィング（ビット削除）、シリアル／パラレル変換、パラレル／シリアル変換、差動信号のラインステート（Ｊ、Ｋ、ＳＥ０等）の生成・検出等を行う。
【００３２】
トランシーバ１０が含むアナログフロントエンド回路３０（送受信回路）は、送信回路４０や受信回路５０を含む。また差動信号のデータの有効・無効を検出や、差動信号線の接続検出や、差動信号線のプルアップ制御などを行うアナログ回路を含む。
【００３３】
送信回路４０は、ＵＳＢを介してパケットを送信するための回路である。具体的には、電流源４２を用いてＵＳＢの差動信号線を駆動することでパケットを送信する。更に具体的には、電流源４２を用いた一定の電流値で差動信号線（ＤＰ、ＤＭ）を電流駆動することで、Ｊステート、Ｋステートを生成し、パケット（シリアルデータ）を送信する。受信回路４０は、ＵＳＢを介して転送されて来たパケットを受信するための回路である。具体的には、上述のＪステート、Ｋステートを検出することで、パケット（シリアルデータ）の受信を行う。
【００３４】
ＵＳＢでは、ＤＰ（Ｄａｔａ＋）及びＤＭ（Ｄａｔａ−）を用いた差動信号によりデータが送受信される。そしてＵＳＢ２．０では、ＨＳモード（広義には第１の転送モード）とＦＳモード（広義には第２の転送モード）が、転送モードとして定義されている。ＨＳモードは、ＵＳＢ２．０により新たに定義された転送モードである。ＦＳモードは、従来のＵＳＢ１．１で既に定義されている転送モードであり、トランシーバ１０は、これらの両方の転送モードでのデータの送受信を行うことができる。
【００３５】
転送コントローラ７０は、ＵＳＢ（シリアルバス）を介したデータ転送を制御するためのコントローラである。より具体的にはパケット層やトランザクション層などのプロトコル層のデータ転送制御を行う。この転送コントローラ７０は論理回路などにより構成できる。なお転送コントローラ７０の機能の一部をＣＰＵ上で動作するファームウェア（ソフトウェア）により実現してもよい。
【００３６】
転送コントローラ７０が含むＳＩＥ（Serial Interface Engine）８０は、パケット生成やパケットハンドルなどのパケット処理や、トランザクション制御やトランザクション管理などのトランザクション処理や、サスペンド・レジューム制御処理などを行う。このＳＩＥ８０は、パケット解析回路８２、トランザクションコントローラ８４、パケット生成回路８６を含む。
【００３７】
パケット解析回路８２は、ＵＳＢ（バス）を介して受信回路５０が受信したパケットを解析（復号）する。具体的には、パケットをヘッダとデータに分離し、ヘッダ等を解析し、その解析結果（パケット解析情報、トランザクション解析情報）を出力する（レジスタやメモリ等に格納する）。なお、この解析結果は、パケット解析回路８２から出力される情報（解析情報）そのものであってもよいし、この情報を、処理部（ＣＰＵ）で動作するファームウェアやトランザクションコントローラ８４を実現するファームウェアが解析することで得られた結果であってもよい。
【００３８】
トランザクションコントローラ８４は、トランザクション処理を行い、トランザクションを構成するパケットの送信指示を行う。より具体的には、パケット解析回路８２での解析結果（処理部等により解釈された結果）に基づいて、バスで行われているトランザクションのタイプ（ＩＮトランザクション、ＯＵＴトランザクション等）を認識し、認識されたタイプのトランザクションを構成するパケット（データパケットやＡＣＫ、ＮＡＫ、ＮＹＥＴなどのハンドシェークパケット）の送信指示（送信開始指示、パケット情報指示）を行う。更に具体的には、トランザクションのフェーズ（トークンフェーズ、データフェーズ、ハンドシェーク）の切り替えを判断し、パケットの送信が必要なフェーズに切り替わった場合に、そのフェーズのパケットの送信を指示する。
【００３９】
即ちトランザクションコントローラ８４は、ホストが発行したトランザクション（トランザクションのフェーズの切り替え）を監視する。この監視は上記解析結果に基づいて行うことができる。そして、ホストによりトランザクションが発行されると、それに応答して、そのトランザクションを実施するためのトランザクション処理を行う。
【００４０】
例えばホストがＩＮトークンパケットによりＩＮトランザクションを発行すると、トランザクションコントローラ８４は、ＩＮトランザクションを実施するためのトランザクション処理を行う。即ちＩＮトークンを受信した後、トークンフェーズからデータフェーズに切り替わったと判断すると、トランザクションコントローラ８４は、パケット生成回路８６に対してデータパケットの生成と送信を指示する。そしてホストからＡＣＫなどのハンドシェークパケットが返って来るのを監視する。
【００４１】
またホストがＯＵＴトークンパケットによりＯＵＴトランザクションを発行すると、トランザクションコントローラ８４は、ＯＵＴトランザクションを実施するためのトランザクション処理を行う。即ちトランザクションコントローラ８４は、ホストからデータパケットが送信されて来るのを監視する。そしてデータパケットを受信し、データフェーズからハンドシェークに切り替わったと判断すると、パケット生成回路８６に対してＡＣＫなどのハンドシェークパケットの生成と送信を指示する。
【００４２】
パケット生成回路８６は、トランザクションコントローラ８４により送信指示されたパケットを生成し、生成されたパケットを送信回路４０に送信させるための送信データを出力（生成）する。より具体的には、処理部（ＣＰＵ）により設定されたヘッダと、データバッファ１００からのデータに基づいてパケットを組み立てる。そしてパケットを構成する各バイトデータ（デジタルデータ）を、送信データとしてトランシーバ１０（送信回路４０）に出力する。
【００４３】
転送コントローラ７０が含むバッファコントローラ９０は、データバッファ１００の領域確保処理や、データバッファ１００へのアクセス（ライト、リード）処理などを行う。より具体的には、データバッファ１００にエンドポイント領域（バッファ領域）を確保したり、エンドポイント番号の管理・識別を行ったり、エンドポイント領域のＦＩＦＯ制御などを行う。
【００４４】
データバッファ１００（ＦＩＦＯ、パケットバッファ）は、ＵＳＢ（シリアルバス）を介して転送されるデータ（送信データ、受信データ、パケット）を一時的に格納（バッファリング）するためのものである。このデータバッファ１００は、ＲＡＭ（Random Access Memory）などのメモリにより実現できる。
【００４５】
３．送信回路
図３に、送信回路４０の構成例を示す。同図に示すように送信回路４０は、電流源４２と送信ドライバ４４（ＨＳ電流ドライバ）を含む。また送信制御信号ＧＣ１、ＧＣ２、ＧＣ３を生成して送信ドライバ４４に出力する送信制御回路４６を含む。なお送信回路４０の構成は図３の構成に限定されず、例えば同図の構成要素の一部（送信制御回路等）を省略したり他の構成要素を加えてもよい。
【００４６】
図３に示すように、電流源４２（定電流源）はＶＤＤ（第１の電源）と第１のノードＮ１の間に設けられる。また送信ドライバ４４はスイッチング素子として機能するトランジスタＴＥ１、ＴＥ１、ＴＥ３（第１〜第３のトランジスタ）を含む。そしてトランジスタＴＥ１は、ＵＳＢ（バス）を構成する差動信号線のプラス側信号線ＤＰ（第１の信号線）とノードＮ１との間に設けられる。またトランジスタＴＥ２は、差動信号線のマイナス側信号線ＤＭ（第２の信号線）とノードＮ１との間に設けられる。またトランジスタＴＥ３は、ノードＮ１とＧＮＤ（第２の電源）の間に設けられる。
【００４７】
図３に示すように、ＵＳＢの差動信号線のプラス側信号線ＤＰには、デバイス側の終端抵抗ＲＰ１とホスト側の終端抵抗ＲＰ２の一端が接続される。またマイナス側信号線ＤＭには、デバイス側の終端抵抗ＲＭ１とホスト側の終端抵抗ＲＭ２の一端が接続される。そしてデバイス側の終端抵抗ＲＰ１、ＲＭ１の他端には、後述するデバイス側のＦＳ送信ドライバの出力が接続されており、ＨＳモード時にデバイス側のＦＳ送信ドライバの出力がＧＮＤレベル（０Ｖ）になることで、ＲＰ１、ＲＭ１の他端がＧＮＤ（第２の電源）に接続されるようになる。同様に終端抵抗ＲＰ２、ＲＭ２の他端には、ホスト側のＦＳ送信ドライバの出力が接続されており、ＨＳモード時にホスト側のＦＳ送信ドライバの出力がＧＮＤレベルになることで、ＲＰ２、ＲＭ２の他端がＧＮＤに接続されるようになる。なおトランジスタＴＥ３とＧＮＤの間には、ＲＰ１、ＲＭ１と同じ抵抗値を有する抵抗ＲＣ１が設けられている。
【００４８】
図４（Ａ）に、送信制御回路４６が出力する第１、第２、第３の送信制御信号ＧＣ１、ＧＣ２、ＧＣ３の信号波形例を示す。信号ＧＣ１、ＧＣ２は、その一方がアクティブ（例えばハイレベル）の時に他方が非アクティブ（例えばローレベル）になるノンオーバーラップ信号である。また信号ＧＣ３は、送信期間で非アクティブになり、送信期間以外の期間でアクティブになる信号である。
【００４９】
信号ＧＣ１がアクティブになると、トランジスタＴＥ１がオンになり、電流源４２からの電流（定電流）がトランジスタＴＥ１を介して信号線ＤＰ側に流れる。一方、信号ＧＣ２がアクティブになると、トランジスタＴＥ２がオンになり、電流源４２からの電流がトランジスタＴＥ２を介して信号線ＤＭ側に流れる。この時、上述のように信号線ＤＰ、ＤＭには終端抵抗ＲＰ１、ＲＭ１、ＲＰ２、ＲＭ２が接続されている。従って、信号ＧＣ１をアクティブにして、信号ＧＣ２を非アクティブにすると、ＤＰの電圧が４００ｍＶでＤＭの電圧が０ＶになるＪステートが生成される。また信号ＧＣ１を非アクティブにして信号ＧＣ２をアクティブにすると、ＤＰの電圧が０ＶでＤＭの電圧が４００ｍＶになるＫステートが生成される。このように信号ＧＣ１、ＧＣ２を制御してＵＳＢのバスステートをＪステート又はＫステートにすることで、ＵＳＢを介したシリアルデータ（パケット）のＨＳ送信が可能になる。
【００５０】
また図４（Ａ）に示すように、送信（ＨＳ送信）期間以外の期間では、信号ＧＣ３がアクティブになることで、電流源４２からの電流（定電流）がトランジスタＴＥ３を介してＧＮＤ（アナログＧＮＤ、アナログＶＳＳ）側に流れる。即ち電流源４２からの電流が破棄される。このように送信期間以外の期間においても、電流源４２からの電流をトランジスタＴＥ３を介してＧＮＤ側に流し続けることで、ノードＮ１の電位を安定化できる。そして、送信開始時に直ぐに、電流源４２からの安定した電流をトランジスタＴＥ１又はＴＥ２を介して信号線ＤＰ又はＤＭに流すことが可能となり、送信回路４０のレスポンスを高めることが可能になる。
【００５１】
４．電流源のイネーブル制御
以上のように本実施形態の送信回路４０は電流源４２を用いてパケット（シリアルデータ）送信を行っている。そしてノードＮ１の電位を安定させて送信回路４０のレスポンスを高めるために、送信期間以外の期間においても電流源４２からの電流をトランジスタＴＥ３、抵抗ＲＣ１を介してＧＮＤ側に流している。
【００５２】
しかしながら、電流源４２から流れる電流の値は例えば１７．７８ｍＡというように大きい。従って送信期間以外の期間においても、電流源４２からの電流がＧＮＤに流れ込むと、送信回路４０の消費電力が大きくなってしまう。これは、低消費電力が強く要求される携帯電話など、ＵＳＢ２．０のデータ転送制御装置を組み込むことの妨げとなっていた。
【００５３】
そこで本実施形態では図４（Ｂ）に示すように、ＵＳＢ上でパケットが送信されるＣ１に示す送信開始タイミングよりも前のＣ２に示すタイミングで、電流源４２のイネーブル制御信号をアクティブにする。即ち、パケットの送信開始タイミング（Ｃ１）よりも、送信待機期間ＴＳだけ前のタイミング（Ｃ２）で、イネーブル制御信号をアクティブにする。
【００５４】
このようにすれば、パケットの送信期間においては電流源４２の電流を用いた適正なパケット送信が可能になると共に、送信期間以外の期間において無駄な電流がＧＮＤに流れ込んでしまう事態を防止できる。これにより、データ転送制御装置が組み込まれる電子機器の省電力化を図れる。また、送信待機期間ＴＳの長さを、電流源４２の電流の安定化やノードＮ１の電位の安定化に十分な長さ（例えば１００ｎｓ以上）に設定することで、送信開始時に直ぐに、電流源４２からの安定した電流をＴＥ１、ＴＥ２を介してＤＰ、ＤＭに流すことが可能となり、送信回路４０の高レスポンス性能も維持できる。
【００５５】
そして本実施形態では、このイネーブル制御信号の制御（生成、出力）を、トランザクション層であるトランザクションコントローラ８４が行っている点に特徴がある。
【００５６】
例えば本実施形態の比較例として、イネーブル制御信号の制御を、パケット生成回路８６などのパケット層（或いはその下の層）の回路が行う手法が考えられる。しかしながら、パケット層の回路は、バスで行われているトランザクションについては全く認識していない。従ってこの比較例の手法では、実行中のトランザクションのタイプに応じてイネーブル制御信号の信号変化タイミングを変えるなどのインテリジェントな制御を実現できない。
【００５７】
また送信開始時の送信回路４０の安定動作を保証するためには、イネーブル制御信号がアクティブになってからパケット送信が開始するまでの期間である図４（Ｂ）の送信待機期間ＴＳが必要になる。ところが、パケット層の回路はトランザクションについては全く認識していないため、パケット層の回路がイネーブル制御信号を制御すると、十分な長さの送信待機期間ＴＳを確保できない。即ち、パケット層の回路がパケットを送信することを判断してから、イネーブル制御信号をアクティブにしたのでは、送信待機期間ＴＳが短くなりすぎてしまう。このため比較例の手法では、電流源４２の電流が安定化する前にパケット送信が開始してしまうというような事態が生じるおそれがある。
【００５８】
これに対して本実施形態では、トランザクション（トランザクションフェーズの切り替えタイミング）について認識しているトランザクションコントローラ８４がイネーブル制御信号を制御している。従って、バスで行われているトランザクションに応じた制御が可能になり、実行中のトランザクションのタイプに応じてイネーブル制御信号の信号変化タイミングを変えるなどのインテリジェントな制御を実現できる。具体的には、トランザクションのタイプがＩＮトランザクションである場合には、イネーブル制御信号を、ＩＮトークンパケットの受信完了タイミングとデータパケットの送信開始タイミングの間のタイミングでアクティブにする制御が可能になる。また、トランザクションのタイプがＯＵＴトランザクションである場合には、イネーブル制御信号を、データパケットの受信完了タイミングとハンドシェークパケットの送信開始タイミングの間のタイミングでアクティブにする制御も可能になる。
【００５９】
また本実施形態では、トランザクションについて認識しているトランザクションコントローラ８４がイネーブル制御信号を制御しているため、図４（Ｂ）の送信待機時間ＴＳを十分な長さに設定できる。即ちトランザクションコントローラ８４は、パケット層の回路（パケット生成回路８６）の上層の回路である。従って、イネーブル制御信号をアクティブにしてから、所定期間だけ待ってからパケット層（或いはその下の層）の回路に送信指示を行うことで、図４（Ｂ）の送信待機時間ＴＳを十分な長さに確保できる。これにより、電流源４２に流れる電流が安定化してから、送信回路４０によるパケット送信を開始することが可能になり、安定した送信動作を実現できる。
【００６０】
なおイネーブル制御信号は、少なくとも電流源４２の電流のイネーブル制御のための信号であればよい。即ち電流源４２のイネーブルを指示する信号であってもよいし、電流源４２のディスエーブルを指示する信号であってもよい。また例えばトランジスタＴＥ３を制御する信号ＧＣ３としてイネーブル制御信号を用いることもできる。またイネーブル制御信号は、トランザクションコントローラ８４から直接に送信回路４０に出力してもよいし、レジスタ等の他の回路を介して送信回路４０に出力してもよい。
【００６１】
５．動作
次に本実施形態の動作について図５、図６を用いて説明する。図５はＩＮトランザクションでの動作を説明するための信号波形例である。
【００６２】
まず、図５のＥ１に示すようにホストがＵＳＢを介してＩＮトークンパケットを送信し、ＩＮトランザクションが開始する。すると、送信されたＩＮトークンパケットを、図４の受信回路５０が受信し、パケット解析回路８２が、受信したパケットを解析（復号）する。そして、図５のＥ２に示すようにＩＮトークンパケットの受信が完了すると、Ｅ３に示すようにパケットやトランザクションについての解析結果が出力される（レジスタ等に格納される）。
【００６３】
次に、トランザクションコントローラ８４は、解析結果に基づいて、バスで行われているトランザクションのタイプやトランザクションのフェーズの切り替えを認識（判別）する。そして認識されたトランザクションのタイプやフェーズに応じた処理を行う。即ち、イネーブル制御信号をアクティブにしたり、認識されたタイプのトランザクションを構成するパケット（認識されたフェーズに必要なパケット）の送信指示を行う。
【００６４】
例えば図５ではバスで行われているトランザクションがＩＮトランザクションであると判断されたため、トランザクションコントローラ８４は、データパケットの送信開始タイミングの前のタイミングである図５のＥ４のタイミングで、イネーブル制御信号をアクティブにする。またＥ５のタイミングで、ＩＮトランザクションを構成するデータパケットの送信指示を行う。即ち送信指示信号（送信開始信号）やパケット情報をパケット生成回路８６に出力する。ここでパケット情報は、送信指示を行うパケットのタイプやデータサイズなどの情報を含む。
【００６５】
パケット生成回路８６は、トランザクションコントローラ８４により送信指示されたパケットを生成する。そして図５のＥ６に示すように、生成されたパケットを送信回路４０に送信させるための送信データを出力する。これにより、送信回路４０が送信データに基づく送信処理を行い、Ｅ７に示すようにＵＳＢを介してデータパケットが送信される。
【００６６】
図５のＥ８に示すようにデータパケットの送信が完了すると、Ｅ９、Ｅ１０に示すようにトランザクションコントローラ８４が、イネーブル制御信号や送信指示信号を非アクティブにする。そして、Ｅ１１に示すように、ホストからＡＣＫ（ACKnowledgment）などのハンドシェークパケットが返ってくると、ＩＮトランザクションは終了する。
【００６７】
図６はＯＵＴトランザクションでの動作を説明するための信号波形例である。まず、図６のＦ１に示すようにホストがＯＵＴトークンパケットを送信し、ＯＵＴトランザクションが開始する。すると、送信されたＯＵＴトークンパケットを、受信回路５０が受信し、パケット解析回路８２が、受信したパケットを解析する。そして、Ｆ２に示すようにＯＵＴトークンパケットの受信が完了すると、Ｆ３に示すように解析結果が出力される。
【００６８】
次に、トランザクションコントローラ８４は、解析結果に基づいて、バスで行われているトランザクションのタイプを認識（判別）する。例えば図６ではバスで行われているトランザクションがＯＵＴトランザクションであると判断される。
【００６９】
次に、図６のＦ４に示すようにホストがデータパケットを送信し、データ転送制御装置がこのデータパケットを受信する。そしてＦ５に示すようにデータパケットの受信が完了すると、トランザクションコントローラ８４は、ＡＣＫパケット（広義にはハンドシェークパケット）の送信開始タイミングの前のタイミングであるＦ６に示すタイミングで、イネーブル制御信号をアクティブにする。またＦ７に示すタイミングで、ＯＵＴトランザクションを構成するＡＣＫパケットの送信指示を行う。
【００７０】
パケット生成回路８６は、トランザクションコントローラ８４により送信指示されたパケットを生成する。そして図６のＦ８に示すように、生成されたパケットを送信回路４０に送信させるための送信データを出力する。これにより、送信回路４０が、Ｆ９に示すようにＵＳＢを介してＡＣＫパケットを送信する。そしてＦ１０に示すようにＡＣＫパケットの送信が完了すると、Ｆ１１、Ｆ１２に示すようにトランザクションコントローラ８４が、イネーブル制御信号や送信指示信号を非アクティブにする。
【００７１】
６．イネーブル制御信号のタイミング
本実施形態では図５に示すように、データパケットの送信を開始するＥ７のタイミングの前のＥ４のタイミングで、トランザクションコントローラ８４がイネーブル制御信号をアクティブにする。具体的には、バスで行われているトランザクションのタイプ（フェーズ）を認識したＥ３のタイミングと、データパケットの送信を開始するＥ７のタイミングの間のＥ４のタイミングで、イネーブル制御信号をアクティブにする。
【００７２】
また図６に示すように、ＡＣＫパケットの送信を開始するＦ９のタイミングの前のＦ６のタイミングで、トランザクションコントローラ８４がイネーブル制御信号をアクティブにする。具体的には、バスで行われているトランザクションのタイプ（フェーズ）を認識したＦ３のタイミングと、ＡＣＫパケットの送信を開始するＦ９のタイミングの間のＦ６のタイミングで、イネーブル制御信号をアクティブにする。
【００７３】
このように図５のＥ４や図６のＦ６のタイミングでイネーブル制御信号をアクティブにすれば、データパケットやＡＣＫパケットを送信する直前のタイミングで、電流源４２の電流をイネーブルにできる。従ってこのタイミングの前の期間において、電流源４２の電流が無駄に消費されてしまう事態を防止でき、省電力化を実現できる。またこのようなタイミングでイネーブル制御信号をアクティブにすれば、図５、図６の送信待機期間ＴＳを十分な長さに確保することも可能になる。従って、電流源４２の電流が安定化してからパケット送信を開始できるようになり、安定した送信動作を実現できる。
【００７４】
またＵＳＢにおいては、パケット間のギャップ期間ＴＧの時間間隔が規格化されている。このため、トランザクションコントローラ８４は、このギャップ期間ＴＧの規格を遵守するためのウェイト処理を行う。そして図５のＥ４、Ｅ５や図６のＦ６、Ｆ７に示すタイミングは、このウェイト処理を利用して生成できる。具体的には、ギャップ期間ＴＧが規格内の時間間隔になるように、図５のＥ５や図６のＦ７の送信指示タイミングを制御する。そしてこのＥ５やＦ７の送信指示タイミングよりも前のＥ４やＦ６のタイミングで、イネーブル制御信号をアクティブにする。
【００７５】
例えばパケット層の回路がイネーブル制御信号の制御を行う前述の比較例の手法では、ギャップ期間ＴＧの規格を遵守するためのウェイト期間が経過し、送信開示の指示が行われた後に、イネーブル制御信号をアクティブにすることになる。しかしながら、この手法では、既にウェイト期間の経過で時間を費やしているため、図４や図５の送信待機期間ＴＳを十分な長さに確保できないという問題がある。本実施形態によれば、このような問題を解消できる。
【００７６】
また本実施形態では、トランザクションについて認識しているトランザクションコントローラ８４がイネーブル制御信号を生成しているため、バスで行われているトランザクションに応じた最適なイネーブル制御信号を実現できる。
【００７７】
例えば図５のようにトランザクションのタイプがＩＮトランザクションである場合には、トランザクションコントローラ８４は、ＩＮトークンパケットの受信が完了するＥ２のタイミングと、データパケットの送信が開始するＥ７のタイミングの間のＥ４のタイミングで、イネーブル制御信号をアクティブにする。
【００７８】
一方、図６のようにトランザクションのタイプがＯＵＴトランザクションである場合には、データパケットの受信が完了するＦ５のタイミングと、ＡＣＫ（ハンドシェーク）パケットの送信が開始するＦ９のタイミングの間のＦ６のタイミングで、トランザクションコントローラ８４がイネーブル制御信号をアクティブにする。
【００７９】
このように本実施形態では、イネーブル制御信号をアクティブにするタイミングを、トランザクションのタイプに応じて変えることができるため、前述した比較例の手法に比べてインテリジェントな制御が可能になる。これにより、トランザクションのタイプに応じた最適な省電力を実現できる。
【００８０】
なおイネーブル制御信号の制御手法は図５、図６の手法に限定されず、図７（Ａ）〜図８（Ｂ）に示すような種々の変形実施が可能である。
【００８１】
例えばＩＮトランザクションにおいて、ホストに送信するデータがデバイス側に無い場合には、図７（Ａ）に示すようにイネーブル制御信号を制御すればよい。即ち、ホストからＩＮトークンを受信し、そのＩＮトークンに対して返信するデータがデバイス側に無く、ＮＡＫ（Negative AcKnowlegement)パケットを返す場合には、ＮＡＫパケットの送信開始タイミングの前のタイミングで、トランザクションコントローラ８４がイネーブル制御信号をアクティブにする。そしてＮＡＫパケットの送信が完了した後に、イネーブル制御信号を非アクティブにする。またＯＵＴトランザクションにおいてホスト側に返すハンドシェークパケットも、図６のＡＣＫパケットに限定されず、ＮＡＫパケットやＮＹＥＴパケットであってもよい。なお、ＡＣＫパケットは、受信の成功を知らせるためのパケットであり、ＮＡＫパケットは、受信の失敗を知らせるためのパケットである。またＮＹＥＴパケットは、受信の準備が出来ていないことを知らせるためのパケットである。
【００８２】
またＵＳＢでは、コントロール転送の最初においてセットアップトランザクションが実行される。このセットアップトランザクションの場合には図７（Ｂ）のようにイネーブル制御信号を制御すればよい。即ち、まずホストがＳＥＴＵＰパケットを送信する。次にホストはデバイスリクエストなどのデータパケットを送信する。すると図７（Ｂ）に示すようにトランザクションコントローラ８４が、ＡＣＫパケットの送信開始タイミングの前のタイミングでイネーブル制御信号をアクティブにする。そして、ＡＣＫパケットの送信が完了した後にイネーブル制御信号を非アクティブにする。
【００８３】
またＵＳＢでは、ＯＵＴデータパケットを送信する前にホストがデバイスにＰＩＮＧパケットを送信するＰＩＮＧトランザクションが定義されている。このＰＩＮＧトランザクションは、大きなサイズのＯＵＴデータパケットを送信した後に、デバイスからＮＡＫ応答が返ってくることで、大きなＯＵＴデータパケットの再送が繰り返されてしまう事態を防止するためのものである。このＰＩＮＧトランザクションの場合には図７（Ｃ）のようにイネーブル制御信号を制御すればよい。即ち、まずホストがＰＩＮＧパケットを送信する。するとトランザクションコントローラ８４は、ＡＣＫ（ＮＡＫ）パケットの送信開始タイミングの前のタイミングでイネーブル制御信号をアクティブにする。そして、ＡＣＫパケットの送信が完了した後にイネーブル制御信号を非アクティブにする。
【００８４】
また、以上ではデータ転送制御装置がデバイス側である場合について主に説明したが、データ転送制御装置がホスト側である場合にも本実施形態の手法は適用できる。例えば図８（Ａ）は、データ転送制御装置がホスト側であり、トランザクションのタイプがＩＮトランザクションの場合の例である。この場合にはホスト側のデータ転送制御装置が含むトランザクションコントローラが、ＩＮトークンパケットの送信開始タイミングの前のタイミングでイネーブル制御信号をアクティブにする。そしてＩＮトークンパケットの送信が完了した後に、イネーブル制御信号を非アクティブにする。次に、デバイス側からのデータパケットの受信完了タイミングと、ＡＣＫパケット（ハンドシェークパケット）の送信開始タイミングの間のタイミングで、イネーブル制御信号を再びアクティブにする。そしてＡＣＫパケットの送信が完了した後に、イネーブル制御信号を非アクティブにする。
【００８５】
また図８（Ｂ）は、データ転送制御装置がホスト側であり、トランザクションのタイプがＯＵＴトランザクションの場合の例である。この場合にはホスト側のデータ転送制御装置が含むトランザクションコントローラが、ＯＵＴトークンパケットの送信開始タイミングの前のタイミングでイネーブル制御信号をアクティブにする。そしてＯＵＴトークンパケットの送信が完了し、データパケットの送信が完了した後に、イネーブル制御信号を非アクティブにする。そしてデバイス側からのＡＣＫパケット（ハンドシェークパケット）を受信する。
【００８６】
７．電流源
図９に送信回路４０が含む電流源４２の構成例を示す。図９に示すように、電流源４２は、Ｐ型のトランジスタＴＥ５〜ＴＥ１０とバイアス電流源４３を含む。トランジスタＴＥ５は、ＶＤＤ（第１の電源）とノードＮ２の間に設けられ、そのゲート電極にイネーブル制御信号が入力される。トランジスタＴＥ６は、ＶＤＤとノードＮ３の間に設けられ、そのゲート電極にイネーブル制御信号が入力される。トランジスタＴＥ７、ＴＥ８は、ＶＤＤとノードＮ３の間に直列に設けられ、そのゲート電極に、各々、ノードＮ２、ノードＮ３が接続される。バイアス電流源４３は、ノードＮ３とＧＮＤ（第２の電源）の間に設けられる。トランジスタＴＥ９、ＴＥ１０は、ＶＤＤとノードＮ１の間に設けられ、そのゲート電極に、各々、ノードＮ２、Ｎ３が接続される。
【００８７】
イネーブル制御信号がアクティブ（ハイレベル）である場合には、トランジスタＴＥ５、ＴＥ６がオフになる。従って、バイアス電流源４２に流れる電流が、トランジスタＴＥ７〜ＴＥ１０により構成されるカレントミラー回路によりコピーされて、ノードＮ１に流れるようになる。これにより、送信ドライバ４４を用いた通常のパケット送信が可能になる。
【００８８】
一方、イネーブル制御信号が非アクティブ（ローレベル）になると、トランジスタＴＥ５、ＴＥ６がオンになる。これによりノードＮ２、Ｎ３の電圧レベルがＶＤＤレベルになり、トランジスタＴＥ７〜ＴＥ１０がオフになる。これにより、電流源４２に流れる電流がオフになり、省電力モードが実現される。なお電流源４２の構成は図９の構成に限定されず、種々の変形実施が可能である。
【００８９】
８．トランシーバ
図１０にトランシーバ１０の構成例を示す。なおトランシーバ１０は図１０の構成に限定されず、図１０の構成要素の一部を省略したり他の構成要素を加えてもよい。
【００９０】
トランシーバ１０は、ＨＳ用の送信回路４０、受信回路５０、検出回路５４（スケルチ回路）を含む。またＦＳ用の送信回路６０、受信回路６６を含む。またプルアップ用抵抗Ｒｐｕやプルアップ用スイッチＳＷＵを含む。なお、ＳＷＤ、Ｒｐｕ’はダミースイッチ、ダミー抵抗である。
【００９１】
送信回路４０は、ＵＳＢのＨＳモードでの送信処理を行う回路であり、電流源４２、送信ドライバ４４、送信制御回路４６を含む。そして送信ドライバ４４は、送信制御回路４６からの送信制御信号と電流源４２からの電流に基づいて、差動信号線ＤＰ、ＤＭを電流駆動することで、シリアルデータを送信する。
【００９２】
受信回路５０は、ＵＳＢのＨＳモードでの受信処理を行う回路であり、差動レシーバ５２を含む。差動レシーバ５２は、差動信号線ＤＰ、ＤＭを介して入力される差動信号（差動電圧）を差動増幅し、得られた受信データを後段のロジック回路２０に出力する。
【００９３】
検出回路５４（スケルチ回路）は、ＵＳＢ上の信号が有効なデータなのかノイズなのかを区別するための回路である。より具体的には検出回路５４は、ＵＳＢの信号のピーク値を保持し、信号の包絡線を検波することで、信号の振幅を検出する。そして例えば、検出された振幅が１００ｍＶ以下であれば信号はノイズであると判断し、１５０ｍＶ以上であれば有効なデータであると判断する。そして有効なデータであると判断した場合には、受信回路５０から出力される受信データは有効なデータであると判断される。
【００９４】
送信回路６０はＵＳＢのＦＳモードでの送信処理を行う回路であり、送信ドライバ６２、送信制御回路６４を含む。送信ドライバ６２は、送信制御回路６４からの送信制御信号に基づいて差動信号線ＤＰ、ＤＭを電圧駆動することで、シリアルデータを送信する。なお送信ドライバ６２のプラス側、マイナス側の出力（差動出力）には、各々、抵抗ＲＰ１、ＲＭ１が接続されている。そしてＨＳモードでは、送信ドライバ６２のプラス側及びマイナス側の出力が０Ｖ（ＧＮＤ）に設定されることで、抵抗ＲＰ１、ＲＭ１がＨＳ用の終端抵抗として機能するようになる。
【００９５】
受信回路６６は、ＵＳＢのＦＳモードでの受信処理を行う回路であり、シリアルデータを受信するための差動レシーバ６７と、ラインステート等を検出するためのシングルエンドレシーバ６８、６９を含む。
【００９６】
９．電子機器
図１１に、本実施形態のデータ転送制御装置が組み込まれる電子機器の構成例を示す。この電子機器３００は、本実施形態で説明したデータ転送制御装置３１０、ＡＳＩＣなどで構成されるアプリケーション層デバイス３２０、処理部３３０（ＣＰＵ）、ＲＯＭ３４０、ＲＡＭ３５０、表示部３６０、操作部３７０を含む。なおこれらの構成要素の一部を省略する構成としてもよい。
【００９７】
ここでアプリケーション層デバイス３２０は、例えば、携帯電話のアプリケーションエンジンを実現するデバイスや、情報記憶媒体（ハードディスク、光ディスク）のドライブを制御するデバイスや、プリンタを制御するデバイスや、ＭＰＥＧエンコーダ、ＭＰＥＧデコーダ等を含むデバイスなどである。処理部３３０（ＣＰＵ）はデータ転送制御装置３１０や電子機器全体の制御を行う。ＲＯＭ３４０は制御プログラムや各種データを記憶する。ＲＡＭ３５０は処理部３３０やデータ転送制御装置３１０のワーク領域やデータ格納領域として機能する。表示部３６０は種々の情報をユーザに表示する。操作部３７０はユーザが電子機器を操作するためのものである。
【００９８】
なお図１１ではＤＭＡバスとＣＰＵバスが分離されているが、これらを共通化してもよい。またデータ転送制御装置３１０を制御する処理部と、電子機器を制御する処理部とを別々に設けてもよい。
【００９９】
また本実施形態が適用できる電子機器としては、携帯電話、オーディオ機器（携帯型オーディオ機器）、映像機器（携帯型映像機器）、ハードディスクドライブ、光ディスクドライブ（ＣＤ−ＲＯＭ、ＤＶＤ）、光磁気ディスクドライブ（ＭＯ）、パーソナルコンピュータ、電子手帳、或いは携帯型情報機器などの種々のものがある。
【０１００】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語（バス又はシリアルバス、第１の転送モード、第２の転送モード、ハンドシェークパケット等）として引用された用語（ＵＳＢ、ＨＳモード、ＦＳモード、ＡＣＫパケット等）は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。
【０１０１】
また本発明のデータ転送制御装置、電子機器の構成は、図２、図３、図９〜図１１等で説明した構成に限定されず、種々の変形実施が可能である。例えばこれらの図の構成要素の一部を省略したり、その接続関係を変更してもよい。
【０１０２】
また、本実施形態では、ＵＳＢ規格のデータ転送への適用例について説明した。しかしながら本発明は、ＵＳＢと同様の思想に基づく規格や、ＵＳＢを発展させた規格や、ＵＳＢ以外の規格（例えばＩＥＥＥ１３９４などの高速シリアルインターフェース）のデータ転送にも適用できる。
【図面の簡単な説明】
【０１０３】
【図１】図１（Ａ）（Ｂ）（Ｃ）（Ｄ）はＵＳＢのデータ転送の説明図。
【図２】本実施形態のデータ転送制御装置の構成例。
【図３】送信回路等の詳細な構成例。
【図４】図４（Ａ）（Ｂ）は送信制御信号の信号波形図。
【図５】ＩＮトランザクション時の信号波形図。
【図６】ＯＵＴトランザクション時の信号波形図。
【図７】図７（Ａ）（Ｂ）（Ｃ）はイネーブル制御信号の制御手法の説明図。
【図８】図８（Ａ）（Ｂ）はイネーブル制御信号の制御手法の説明図。
【図９】電流源の構成例。
【図１０】トランシーバの構成例。
【図１１】電子機器の構成例。
【符号の説明】
【０１０４】
１０  トランシーバ、２０  ロジック回路、３０  アナログフロントエンド回路、
４０  送信回路、４２  電流源、４４  送信ドライバ、４６  送信制御回路、
５０  受信回路、５２  差動レシーバ、５４  検出回路、６０  送信回路、
６２  送信ドライバ、６４  送信制御回路、６６  受信回路、
６７  差動レシーバ、６８、６９  シングルエンドレシーバ、
７０  転送コントローラ、８０  ＳＩＥ、８２  パケット解析回路、
８４  トランザクションコントローラ、９０  バッファコントローラ、
１００  データバッファ、３００  電子機器、３１０  データ転送制御装置、
３２０  アプリケーション層デバイス、３３０  処理部、３４０  ＲＯＭ、
３５０  ＲＡＭ、３６０  表示部、３７０  操作部、
【図１】
2006135397.tif 000003
【図２】
2006135397.tif 000004
【図３】
2006135397.tif 000005
【図４】
2006135397.tif 000006
【図５】
2006135397.tif 000007
【図６】
2006135397.tif 000008
【図７】
2006135397.tif 000009
【図８】
2006135397.tif 000010
【図９】
2006135397.tif 000011
【図１０】
2006135397.tif 000012
【図１１】
2006135397.tif 000013