(57)【要約】【課題】  電子部品評価用信号を発生させて電子部品の評価を行う状態で、電子部品評価用装置の使用部品や回路構成のノウハウが利用者側に漏れないようにし、また電子部品の評価時に不要なノイズによる悪影響を受けないようにする。【解決手段】  評価用電子部品ＰＡ，ＰＢ，ＰＣ，・・・に対して評価用の信号を生成するプログラマブル論理回路４２を第１の回路基板４０に構成し、プログラマブル論理回路４２をプログラムする制御回路（デザイン変更用コントローラ３２，メモリ３３，インタフェース３１）を第２の回路基板３０に構成し、コネクタ４１，３４で第１・第２の回路基板４０，３０間の信号の接続または分離を行えるようにする。【選択図】  図２
2006220452.tif 000002
【特許請求の範囲】
【請求項１】
評価用電子部品に対して評価用の信号を与える電子部品評価用装置において、
前記評価用の信号を生成するプログラマブル論理回路を第１の回路基板に構成し、
前記プログラマブル論理回路をプログラムする制御回路を第２の回路基板に構成し、第１の回路基板と第２の回路基板との間で信号接続または分離を行う着脱自在のコネクタを設けたことを特徴とする電子部品評価用装置。
【請求項２】
前記プログラマブル論理回路は、電源電圧により記憶内容が保持される書き込み可能なメモリを内蔵し、そのメモリに対してハードウェアデザインデータを書き込むことによってコンフィグレーションを行うゲートアレイであり、前記制御回路は、前記ハードウェアデザインデータを予め書き込んだＲＯＭを備えたことを特徴とする請求項１に記載の電子部品評価用装置。
【請求項３】
評価用電子部品に対して評価用の信号を与える電子部品評価用装置において、
前記評価用の信号を生成するプログラマブル論理回路と、該プログラマブル論理回路をプログラムする制御回路とのそれぞれの電源系統を分離し、前記制御回路に対する電源電圧供給を遮断した状態で前記プログラマブル論理回路に対して電源電圧供給を行う手段を設けたことを特徴とする電子部品評価用装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電子部品の特性などを評価するために、その電子部品に対して評価用の信号を与える電子部品評価用装置に関するものである。
【背景技術】
【０００２】
例えばＦＰＧＡ・ＣＰＬＤなどのプログラマブル論理回路は、外部からそのハードウェアデザインを書き換えることによって所望の論理回路や信号処理回路を構成できるため、多種多様な組み込み機器で利用されている。また、エンドユーザに対する製品としてではなく、電子部品を製造する電子部品メーカが開発時に用いる評価装置等も上記プログラマブル論理回路を組み込んだ電子部品評価用装置が利用されている。
【０００３】
従来、このようなプログラマブル論理回路を利用した汎用の電子部品評価用装置として非特許文献１が開示されている。この非特許文献１で示されているようなプログラマブル論理回路を用いた評価用装置の構成例を図１に示す。
【０００４】
図において、電子部品評価用装置１０には、信号生成回路を内蔵したＦＰＧＡ（Field Programmable Gate Array）またはＣＰＬＤ（Complex Programmable LogicDevice）からなるプログラマブル論理回路１４、そのプログラマブル論理回路１４のハードウェアデザインを変更するデザイン変更用コントローラ１２、そのファームウェアを書き込むメモリ１３、および外部とのインタフェース１１を備えている。このインタフェース１１には外部のパーソナルコンピュータ２０が接続される。またプログラマブル論理回路１４から出力される評価用信号はコネクタ１５を介して外部の電子部品や装置へ出力される。
【非特許文献１】日本アルテラ株式会社、“アルテラ開発キット”、[online]、［平成１７年１月２１日検索］、インターネット＜http://www.altera.co.jp/products/devkits/altera/kit-niosii-2S30.html＞
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが前記非特許文献１に示されているような市販の汎用のＦＰＧＡ評価ボードは高価であり、その機能も限られているため、電子部品メーカは独自に評価ボードを作成するのが一般的であった。
【０００６】
一方、このような電子部品評価用装置は、電子部品のメーカだけでなく、その電子部品を組み込んで所定の機器を製造するアセンブリーメーカでも利用されるべきものである。しかし、上記独自の設計による電子部品評価用装置を外部に提供すると、その装置に使用している部品や回路構成の情報が明らかとなってしまい、ノウハウの保全の点で問題があった。
【０００７】
また、プログラマブル論理回路を利用した汎用の電子部品評価用装置は、評価用の信号を生成するプログラマブル論理回路以外に備えている周辺回路から何らかのノイズが発生されるので、そのノイズの影響によって電子部品の純粋な評価がし難い、という別の問題もあった。
【０００８】
そこで、この発明の目的は、電子部品評価用信号を発生させて電子部品の評価を行う状態で、電子部品評価用装置の使用部品や回路構成の情報が利用者側に漏れないようにし、また電子部品の評価時に不要なノイズによる悪影響を受けないようにした電子部品評価用装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明の電子部品評価用装置は、次のように構成する。
【００１０】
（１）評価用の信号を生成するプログラマブル論理回路を第１の回路基板に構成し、
前記プログラマブル論理回路をプログラムする制御回路を第２の回路基板に構成し、第１の回路基板と第２の回路基板との間で信号接続または分離を行う着脱自在のコネクタを設ける。
【００１１】
（２）前記プログラマブル論理回路は、電源電圧により記憶内容が保持される書き込み可能なメモリを内蔵し、そのメモリに対してハードウェアデザインデータを書き込むことによってコンフィグレーションを行うゲートアレイとし、前記制御回路は、前記ハードウェアデザインデータを予め書き込んだＲＯＭを備えたものとする。
【００１２】
（３）評価用の信号を生成するプログラマブル論理回路と、該プログラマブル論理回路をプログラムする制御回路とのそれぞれの電源系統を分離し、前記制御回路に対する電源電圧供給を遮断した状態で前記プログラマブル論理回路に対して電源電圧供給を行う手段を設ける。
【発明の効果】
【００１３】
（１）評価用の信号を生成するプログラマブル論理回路を構成した第１の回路基板とそのプログラマブル論理回路をプログラムする制御回路を構成した第２の回路基板とをコネクタを介して着脱自在に構成したことにより、第１・第２の回路基板を接続した状態で前記プログラマブル論理回路のプログラムを行い、その後、両者を分離することによって、プログラマブル論理回路を構成した第１の回路基板だけで評価用電子部品に対して評価用信号を与えることができる。そのため、制御回路を構成した第２の回路基板に含まれている使用部品や回路構成（ハードウェアデザインデータ）などの情報が第１の回路基板の提供先に流出することがなく、ノウハウの保全を図ることができる。
【００１４】
また、第１の回路基板だけで評価用電子部品に対して評価用信号を与えるので、第２の回路基板に構成した回路から発生されるノイズの影響を受けることがなく、電子部品の正確な評価が可能となる。
【００１５】
（２）前記プログラマブル論理回路を、その内蔵のメモリに対してハードウェアデザインデータを書き込むことによってコンフィグレーションを行うゲートアレイとし、そのハードウェアデザインデータをあらかじめ書き込んだＲＯＭを第２の回路基板の制御回路側に設けたことによって、第１の回路基板を第２の回路基板から分離した状態で前記ハードウェアデザインデータが読み出されることが無く、そのノウハウの保全が可能となる。
【００１６】
（３）評価用の信号を生成するプログラマブル論理回路と、そのプログラマブル論理回路をプログラムする制御回路とのそれぞれの電源系統を分離し、制御回路に対する電源電圧供給を遮断した状態でプログラマブル論理回路に対して電源電圧供給を行えるようにしたことにより、制御回路が発生するノイズの影響を受けることなく評価用電子部品の正確な評価が可能となる。
【発明を実施するための最良の形態】
【００１７】
第１の実施形態に係る電子部品評価用装置について図２〜図４を基に説明する。
図２は電子部品評価装置全体の構成を示すブロック図である。図２において、第１の回路基板４０には、評価用電子部品に対して評価用の信号を生成するプログラマブル論理回路４２を設けている。第２の回路基板３０にはプログラマブル論理回路４２のハードウェアデザインを変更する（コンフィグレーションする）デザイン変更用コントローラ３２、デザイン変更用コントローラ３２のファームウェアが書き込まれるメモリ３３、および外部との間で通信を行うインタフェース３１を備えている。第１の回路基板４０にはコネクタ４１、第２の回路基板３０にはコネクタ３４をそれぞれ設けていて、このコネクタ４１−３４によって、第１の回路基板４０を第２の回路基板３０に対して着脱自在に構成している。このように、コネクタ４１−３４によって第１の回路基板４０と第２の回路基板３０との間の信号の接続または分離を行う。
【００１８】
第１の回路基板４０には２端子型の評価用電子部品ＰＡ，ＰＢ，ＰＣ・・・を搭載する領域を設けていて、各評価用電子部品の両端の信号を測定器で測定可能なように端子４３Ａｉ，４３Ａｏ，４３Ｂｉ，４３Ｂｏ・・・を設けている。また、この第１の回路基板４０には、第２の回路基板３０から分離された状態で独立して動作するように、電源回路とクロック信号発生回路も備えている。
【００１９】
上記プログラマブル論理回路４２はＣＰＬＤで構成している。そのため、第１の回路基板４０と第２の回路基板３０をコネクタ４１−３４で接続した状態で、デザイン変更用コントローラ３２はそのＣＰＬＤ内部のＥＥＰＲＯＭセルに対して回路データを書き込むことによってハードウェアのデザイン（プログラム）を行う。このプログラムが完了した後は、第１の回路基板４０は第２の回路基板３０から分離して独立して動作することになる。すなわち、コネクタ４１−３４を分離した状態で、プログラマブル論理回路４２は上記プログラムされたハードウェアとして動作し、評価用電子部品ＰＡ，ＰＢ，ＰＣ・・・に対して評価用信号を与える。その状態で、端子４３にプローブを接続した測定器が電圧信号の測定を行うことによって上記評価用電子部品の特性評価を行う。
【００２０】
第２の回路基板３０に設けたデザイン変更用コントローラ３２は、例えばＲＳ−２３２Ｃ、イーサネット（登録商標）、またはＪＴＡＧなどのインタフェースでパーソナルコンピュータ２０からハードウェアデザインデータを読み取るとともに、その内部のＳＲＡＭにハードウェアデザインデータを書き込むことによってコンフィグレーションを行う。また、フラッシュメモリからなるメモリ３３に、パーソナルコンピュータ２０から読み取ったファームウェアデザインデータを書き込むことによって、ファームウェアの書き換えを行う。
【００２１】
図３および図４は、図２に示したプログラマブル論理回路４２から評価用の信号を評価用部品に与えてその評価を行う状態の例を示している。
【００２２】
図３の（Ａ）において、評価用電子部品ＰＡは信号ラインに対してシリアルに挿入する高周波フィルタであり、プログラマブル論理回路４２の出力部ＯＵＴから評価用の信号を出力した状態で、端子４３Ａｉからフィルタリング前の信号を、端子４３Ａｏからフィルタ通過後の信号をそれぞれ測定する。
【００２３】
図３の（Ｂ）において、評価用電子部品ＰＢは信号ラインに対してパラレルに挿入するノイズフィルタなどの電子部品であり、プログラマブル論理回路４２の出力部ＯＵＴから評価用の信号を出力した状態で、端子４３Ｂｉの信号を測定することによって評価用電子部品ＰＢのノイズフィルタ特性を評価する。
【００２４】
図４の（Ａ）において、評価用電子部品ＰＣは電源ラインにパラレルに挿入するノイズフィルタであり、電源端子Ｖｃｃに直流電源電圧を印加している状態で、端子４３Ｃｉの信号を測定することによって、評価用電子部品ＰＣのノイズフィルタ特性を評価する。
【００２５】
図４の（Ｂ）において、評価用電子部品ＰＤは電源ラインにシリアルに入るノイズフィルタである。この場合、端子４３Ｄｏに電源電圧を印加した状態で端子４３Ｄｉおよび４３Ｄｏのそれぞれの電圧信号を測定することによって、そのノイズフィルタ特性を評価する。
【００２６】
次に、第２の実施形態に係る電子部品評価用装置について図５を基に説明する。
図１に示した構成と異なる点は次のとおりである。
第１の回路基板４０に設けたプログラマブル論理回路４２はＦＰＧＡで構成している。
【００２７】
第２の回路基板３０には上記プログラマブル論理回路４２のコンフィグレーション用のＲＯＭ（フラッシュメモリ）３５を備えている。またデザイン変更用コントローラ３２はコンフィグレーション用ＲＯＭ３５に対してハードウェアデザインデータを書き込む機能を備えている。
その他の構成は第１の実施形態として図２に示したものと同様である。
【００２８】
図５に示した電子部品評価用装置の動作は次のとおりである。まずパーソナルコンピュータ２０は、コンフィグレーション用ＲＯＭ３５に対してプログラマブル論理回路４２のハードウェアデザインデータを書き込むためのコマンドをデザイン変更用コントローラ３２へ与えるとともにそのハードウェアデザインデータを順次転送する。これによりデザイン変更用コントローラ３２は、コンフィグレーション用ＲＯＭ３５に対してハードウェアデザインデータを書き込む。デザイン変更用コントローラ３２は、コンフィグレーション用ＲＯＭ３５に一旦書き込んだハードウェアデザインデータをプログラマブル論理回路４２内のＳＲＡＭに書き込むことによって、プログラマブル論理回路４２のコンフィグレーションを行う。
【００２９】
なお、デザイン変更用コントローラ３２のファームウェアの書き込みについては第１の実施形態の場合と同様である。
【００３０】
このように評価用の信号を生成するプログラマブル論理回路４２をＦＰＧＡで構成した場合には、その内部のＳＲＡＭに書き込んだハードウェアデザインデータをバックアップするために、第１の回路基板４０にはバックアップ用の電池を搭載している。したがって第２の回路基板３０から分離した状態でもプログラマブル論理回路４２は動作可能となる。
【００３１】
次に、第３の実施形態に係る電子部品評価用装置について図６を基に説明する。
電子部品評価用装置５０は、評価用電子部品ＰＡ，ＰＢ，ＰＣ・・・に対して評価用の信号を与えるプログラマブル論理回路５２、そのプログラマブル論理回路５２のハードウェアデザインを変更するデザイン変更用コントローラ３２、そのファームウェアを書き込むメモリ３３、および外部との間で通信を行うインタフェース３１などを備えている。この電子部品評価用装置５０はデザイン変更用コントローラ３２、メモリ３３およびインタフェース３１を含む制御回路５１は電源系Ｂで動作する。一方、プログラマブル論理回路５２を含む評価用信号発生回路５３は電源系Ａで動作する。このように電源を電源系Ａと電源系Ｂとに分離している。そのため、電源系Ｂの電源電圧供給を遮断した状態で電源系Ａの電源電圧供給を維持することができる。
【００３２】
プログラマブル論理回路５２のプログラムを行う場合には、上記電源系Ａ，電源系Ｂともに電源電圧供給状態とし、制御回路５１がプログラマブル論理回路５２のプログラムを行う。例えばこのプログラマブル論理回路５２がＣＰＬＤであれば、ハードウェアデザインデータの書き込みを行う。またＦＰＧＡであれば内部のＳＲＡＭに対してハードウェアデザインデータのコンフィグレーションを行う。
【００３３】
その後、電源系Ｂの電源電圧供給を遮断した状態でプログラマブル論理回路５２は評価用電子部品ＰＡ，ＰＢ，ＰＣ・・・に対して評価用の信号を与える。したがって、制御回路５１からノイズが発生することが無く、制御回路５１によるノイズの影響を受けない。そのため、端子４３Ａｉ，４３Ａｏ，４３Ｂｉ，４３Ｂｏ・・・に接続した測定器は上記ノイズの影響を受けることなく、評価用電子部品ＰＡ，ＰＢ，ＰＣ・・・の正確な評価を行うことができる。
【００３４】
なお、以上に示した各実施形態では、２つの端子を備える評価用電子部品に適用した場合について示したが、３端子以上の評価用電子部品に対しても同様に適用できる。
【図面の簡単な説明】
【００３５】
【図１】従来の評価用装置の構成を示すブロック図である。
【図２】第１の実施形態に係る電子部品評価用装置の構成を示すブロック図である。
【図３】同装置の評価用電子部品の評価状態での構成を示す図である。
【図４】同装置の評価用電子部品の評価状態での構成を示す図である。
【図５】第２の実施形態に係る電子部品評価用装置の構成を示すブロック図である。
【図６】第３の実施形態に係る電子部品評価用装置の構成を示すブロック図である。
【符号の説明】
【００３６】
１，１０，５０−電子部品評価用装置
１１−インタフェース
１５−コネクタ
３０−第２の回路基板
４０−第１の回路基板
３４，４１−コネクタ
４３−端子
ＰＡ，ＰＢ，ＰＣ・・・−電子部品
１４，４２，５２−プログラマブル論理回路
５１−制御回路
５３−評価用信号発生回路
【図１】
2006220452.tif 000003
【図２】
2006220452.tif 000004
【図３】
2006220452.tif 000005
【図４】
2006220452.tif 000006
【図５】
2006220452.tif 000007
【図６】
2006220452.tif 000008