(57)【要約】 【課題】  表示領域における縦状のスジの発生を抑える。【解決手段】  シフトレジスタによるシフト信号を、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４によってそれぞれ抜き出してサンプリング信号として出力する構成において、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を個別に調整する位相調整器５４１〜５４４をそれぞれ設ける。イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相に限られず、パルス幅や、パルス高、波形形状を個別に調整可能であっても良い。【選択図】      図１
2006195387.tif 000002
【特許請求の範囲】
【請求項１】
複数行の走査線と複数列のデータ線との交差に対応して設けられ、走査線が選択されたときに、データ線に供給されたデータ信号に応じた階調となる画素と、
前記走査線を所定の順番で選択する走査線駆動回路と、
前記走査線を選択したときに、所定のパルス信号を所定のクロック信号にしたがって順次転送するシフトレジスタと、
順次転送した前記パルス信号と所定の複数系列のイネーブル信号とに基づいて、互いにパルス幅が重複しないサンプリング信号を出力する回路と、
画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリングスイッチと、
前記クロック信号に同期して前記複数のイネーブル信号を供給する処理回路であって、前記複数系列のイネーブル信号の応答特性を系列ごとに個別に調整可能とする処理回路と
を有することを特徴とする電気光学装置。
【請求項２】
前記イネーブル信号の応答特性は、イネーブル信号の位相、パルス幅、パルス高もしくは波形応答時間のいずれか、または、これらの組み合わせである
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記処理回路は、前記クロック信号に同期してデータ信号を前記画像信号線に供給する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
請求項１、２または３に記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置に現れる表示品位の低下を防止する技術に関する。
【背景技術】
【０００２】
近年では、液晶などの電気光学パネルを用いて小型画像を形成するとともに、この小型画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から画像データ（または画像信号）の供給を受ける。この画像データは、画素の階調（明るさ）を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線を１行ずつ所定の順番に選択するとともに、１行の走査線が選択される期間（１水平走査期間）において１列ずつデータ線を順番に選択して、画像データを液晶の駆動に適するように変換したデータ信号を、選択したデータ線に供給する、という点順次方式で駆動するのが一般的であった。
【０００３】
最近では、ハイビジョンなどのように表示画像の高精細化が進行している。高精細化は、走査線の本数およびデータ線の本数を増加させることによって達成することができるが、フレーム周波数は固定であるので、走査線本数の増加によって１水平走査期間が短縮し、さらに、点順次方式では、データ線本数の増加によって、データ線の選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分となり始めた。そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された（特許文献１参照）。
この相展開駆動は、データ線を予め定められた列毎に、例えば６列毎にブロック化し、１水平走査期間においてブロックを１つずつ所定の順番で選択するとともに、選択したブロックに属する６列のデータ線に、時間軸に対し６倍に伸長したデータ信号をそれぞれに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供給する時間を、点順次方式と比較して、この例では６倍確保することができるので、高精細化に適している、と考えられている。
【０００４】
ところで、データ線に対するデータ信号のサンプリングは、データ線の一端とデータ信号を供給する画像信号線との間にサンプリングスイッチを設けるとともに、このサンプリングスイッチをサンプリング信号にしたがってオンオフすることで行われる。このため、サンプリング信号は、点順次方式であればデータ線毎に、相展開方式であればブロック線毎に、サンプリングスイッチが例えばｎチャネル型のトランジスタであれば順次排他的にＨレベルとなるように、当該サンプリングスイッチのゲートに供給される。
ここで、サンプリング信号がパルス（Ｈレベル）が、隣接するサンプリング信号のパルスとなんらかの理由によって重複して出力されてしまうと、隣接するデータ線（相展開方式ではあれば、隣接するブロックに属するデータ線）にサンプリングすべきデータ信号の一部もサンプリングしてしまうので、いわゆるゴーストの原因となる。
そこで、近年では、サンプリング信号のパルス幅（Ｈレベルとなる期間）を、イネーブル信号と呼ばれる複数の制御信号によって狭めることによって、隣接するサンプリング信号のパルス同士が互いに重複しないようにする技術も提案されている。
【特許文献１】特開２０００−１１２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、これらのイネーブル信号に起因して、縦スジ状のムラ、すなわち、列毎に画素の階調が微妙に異なってしまう現象が発生して、表示品位の低下が目立つようになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、高精細化に際して表示品位の低下現象を抑えることが可能な電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、走査線が選択されたときに、データ線に供給されたデータ信号に応じた階調となる画素と、前記走査線を所定の順番で選択する走査線駆動回路と、前記走査線を選択したときに、所定のパルス信号を所定のクロック信号にしたがって順次転送するシフトレジスタと、順次転送した前記パルス信号と所定の複数系列のイネーブル信号とに基づいて、互いにパルス幅が重複しないサンプリング信号を出力する回路と、画像信号線に供給されたデータ信号を前記サンプリング信号にしたがって前記データ線にサンプリングするサンプリングスイッチと、前記クロック信号に同期して前記複数のイネーブル信号を供給する処理回路であって、前記複数系列のイネーブル信号の応答特性を系列ごとに個別に調整可能とする処理回路とを有することを特徴とする。この発明によれば、論理演算回路の入力時点で複数のイネーブル信号の位相等が所定の関係満たさなくなっても、所定の関係に調整することが可能となる。
【０００７】
本発明において、前記イネーブル信号の応答特性は、イネーブル信号の位相、パルス幅、パルス高もしくは波形応答時間のいずれか、または、これらの組み合わせであることが好ましい。また、前記処理回路は、前記クロック信号に同期してデータ信号を前記画像信号線に供給する構成も好ましい。
なお、本発明は、電気光学装置のみならず、当該電気光学装置を有する電子機器としても概念することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。図１は、本実施形態に係る電気光学装置の全体構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、処理回路５０と表示パネル１００とに大別される。このうち、処理回路５０は、プリント基板に形成された回路モジュールであり、表示パネル１００とは、ＦＰＣ（Flexible Printed Circuit）基板等によって接続されている。
【０００９】
処理回路５０は、さらに、データ信号供給回路３００、走査制御回路５２、位相制御回路５４および位相調整器５４１〜５４４から構成される。このうち、データ信号供給回路３００は、Ｓ／Ｐ変換回路３２０、Ｄ／Ａ変換回路群３４０および増幅・反転回路３５０を有する。
Ｓ／Ｐ変換回路３２０は、垂直走査信号Ｖｓおよび水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して、図示しない上位装置から供給されるディジタルの画像データＶｄを、６チャネルに分配するとともに、それぞれ時間軸に６倍に伸長して（相展開またはシリアル−パラレル変換して）、画像データＶｄ１ｄ〜Ｖｄ６ｄとして出力するものである。ここで、画像データＶｄは、水平有効表示期間では、画素の階調（明るさ）を指定する一方、水平帰線期間では、画素を最低階調（黒色）に指定するデータである。なお、水平帰線期間において画素を最低階調に指定する理由は、主に、タイミングズレなどにより画素に供給されたとしても、当該画素を表示に寄与させないためである。なお、説明の便宜上、画像データＶｄ１ｄ〜Ｖｄ６ｄをそれぞれチャネル１〜６と称している。
【００１０】
Ｄ／Ａ変換回路群３４０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、画像データＶｄ１ｄ〜Ｖｄ６ｄを、それぞれ階調値に応じた電圧のアナログ信号に変換するものである。
増幅・反転回路３５０は、アナログ変換された信号を、後述する電圧Ｖcを基準にして正転または極性反転して、データ信号Ｖｉｄ１〜Ｖｉｄ６として表示パネル１００に供給するものである。
極性反転については、（ａ）走査線毎、（ｂ）データ信毎、（ｃ）画素毎、（ｄ）面（フレーム）毎など様々な態様があるが、本実施形態にあっては（ａ）走査線毎の極性反転であるとする。ただし、本発明をこれに限定する趣旨ではない。
なお、電圧Ｖcは、後述する図８に示されるように画像信号の振幅中心電圧である。また、本実施形態では、便宜上、データ信号Ｖｉｄ１〜Ｖｉｄ６について、振幅中心電圧Ｖcよりも高位側を正極性と、低位側を負極性と、それぞれ称している。
本実施形態では、画像データＶｄａをシリアル−パラレル変換した後にアナログ変換する構成とするが、シリアル−パラレル変換前にアナログ変換しても良いのはもちろんである。
【００１１】
ここで、便宜上、表示パネル１００の構成について説明する。この表示パネル１００は、電気光学変化によって所定の画像を形成するものであり、図２は、表示パネル１００の電気的な構成を示すブロック図であり、図３は、表示パネル１００の画素の詳細な構成を示す図である。この表示パネル１００は、素子基板と対向電極が形成された対向基板とを一定の間隙をもって貼り合わせるとともに、この間隙に液晶を封止した構成となっている。
図２に示されるように、表示パネル１００では、８６４行の走査線１１２が図においてＸ（水平）方向に延在する一方、１１５２（＝１９２×６）列のデータ線１１４が図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１１４との交差部分の各々に対応するように画素１１０が設けられている。したがって、画素１１０は、本実施形態では、縦８６４行×横１１５２列のマトリクス状に配列することになるが、本発明をこれに限定する趣旨ではない。
なお、本実施形態において、１１５２列のデータ線１１４は、６列毎にブロック化されている。説明の便宜上、左から数えて１、２、３、…、１９２番目のブロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。
【００１２】
画素１１０の詳細な構成については、図３に示されるように、ｎチャネル型のＴＦＴ（薄膜トランジスタ）１１６のソースがデータ線１１４に接続されるとともに、ドレインが画素電極１１８に接続される一方、ゲートが走査線１１２に接続されている。
また、画素電極１１８に対向するように共通電極１０８が全画素に対して共通に設けられて、時間的に一定の電圧ＬＣcomに維持される。そして、これらの画素電極１１８と共通電極１０８との間に液晶層１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８および液晶層１０５からなる液晶容量が構成されることになる。
【００１３】
特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、液晶容量に印加される電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
また、ＴＦＴ１１６を介した液晶容量からの電荷リークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって、例えば電源の低位側電位Ｖｓｓに共通接地されている。
なお、画素１１０におけるＴＦＴ１１６は、次に説明する走査線駆動回路１３０や、シフトレジスタ１４０、サンプリングスイッチ１５１などと共通の製造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００１４】
続いて、画素領域の周辺には、走査線駆動回路１３０や、シフトレジスタ１４０などの周辺回路が設けられている。このうち、走査線駆動回路１３０は、図４に示されるように、順次排他的に１水平走査期間にわたってＨレベルになる走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、それぞれ１行目、２行目、３行目、…、８６４行目の走査線１１２に供給するものである。なお、走査線駆動回路１３０の詳細については、本発明と直接関連しないので省略するが、１垂直走査期間（１Ｆ）の最初に供給されるとともに、クロック信号ＣＬＹの半周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＹを、当該クロック信号ＣＬＹのレベルが遷移する（立ち上がる、または、立ち下がる）毎に順次シフトしした形で走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４として出力する構成となっている。
【００１５】
次に、シフトレジスタ１４０は、図５に示されるように、１水平走査期間の開始時に供給されるとともに、クロック信号ＣＬＸの１周期程度のパルス幅（Ｈレベル）を有する転送開始パルスＤＸを、ディーティ比が５０％であるクロック信号ＣＬＸのレベルが遷移する毎に順次シフトして、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６として出力するものである。なお、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６は、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４とは異なり、クロック信号ＣＬＸの半周期だけ順次シフトしたものとなるので、Ｈレベルとなる部分が、隣接するもの同士（例えば、信号Ｆ１、Ｆ２同士）で重複している。また、最初の信号Ｆ１は、クロック信号ＣＬＸのＨレベルおよびこれに続くＬレベルのときに、Ｈレベルとなるように出力される。
【００１６】
シフトレジスタ１４０による信号Ｆ１、Ｆ２、…、Ｆ９６の各信号経路は、それぞれ図において左右に分岐するとともに、各分岐経路についてそれぞれＡＮＤ回路（論理演算回路）１４２が設けられている。ここで、ｍを１以上９６以下の整数として、シフトレジスタ１４０による信号Ｆ１、Ｆ２、…、Ｆ９６の段数を特定しないで、一般的にＦｍと表記すると、ｍが奇数（１、３、５、…、９５）であるとき、当該信号Ｆｍの供給経路のうち、図２において左方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ１との論理積信号をサンプリング信号Ｓ（２ｍ−１）として出力する一方、右方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ２との論理積信号をサンプリング信号Ｓ（２ｍ）として出力する。
また、ｍが偶数（２、４、６、…、９６）であるとき、当該信号Ｆｍの供給経路のうち、図２において左方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ３との論理積信号をサンプリング信号Ｓ（２ｍ−１）として出力する一方、右方向の分岐経路に対応するＡＮＤ回路１４２は、当該信号Ｆｍとイネーブル信号Ｅｎｂ４との論理積信号をサンプリング信号Ｓ（２ｍ）として出力する。
そして、サンプリング信号Ｓ（２ｍ−１）およびＳ（２ｍ）は、ブロックＢ（２ｍ−１）、Ｂ（２ｍ）にそれぞれ対応して出力される。
【００１７】
ここで、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４は、図５に示されるように、互いにＨレベルとなるパルス幅の期間が略同一であって、互いに重複しないように、かつ、当該パルスの位相が互いに９０度ずつシフトした関係にて処理回路５０から供給されるべき信号である。さらに、イネーブル信号Ｅｎｂ４、Ｅｎｂ１のパルスは、クロック信号ＣＬＸがＨレベルである期間において順番に出力され、また、イネーブル信号Ｅｎｂ２、Ｅｎｂ３のパルスは、クロック信号ＣＬＸがＬレベルである期間において順番に出力される。
【００１８】
サンプリング回路１５０は、データ線１１４の各々に対応して設けられたサンプリングスイッチ１５１の集合体である。各サンプリングスイッチ１５１は、例えばｎチャネル型のＴＦＴであり、そのドレインはデータ線１１４に接続されている。
ここで、同一ブロックに属するデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、ブロックに対応するサンプリング信号が共通に供給される。例えば、ブロックＢ４に属する１９〜２４列目のデータ線１１４に対応する６個のサンプリングスイッチ１５１のゲートには、当該ブロックＢ４に対応するサンプリング信号Ｓ４が共通に供給される。
【００１９】
さらに、サンプリングスイッチ１５１のソースは、次のような関係でデータ信号Ｖｉｄ１〜Ｖｉｄ６が供給される画像信号線１７１に接続されている。
すなわち、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチ１５１は、ｊを６で割った余りが「１」であるならば、そのソースが、データ信号Ｖｉｄ１が供給される画像信号線１７１に接続され、同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチ１５１は、そのソースが、データ信号Ｖｉｄ２〜Ｖｉｄ４が供給される画像信号線１７１にそれぞれ接続されている。
例えば、図２において２３列目のデータ線１１４にドレインが接続されたサンプリングスイッチ１５１のソースは、「２３」を６で割った余りが「５」であるから、データ信号Ｖｉｄ５が供給される画像信号線１７１に接続される。
【００２０】
再び説明を図１に戻すと、走査制御回路５２は、上位装置から供給されるドットクロック信号ＤＣＬＫ、垂直走査信号Ｖｓおよび水平走査信号Ｈｓから、転送開始パルスＤＸおよびクロック信号ＣＬＸを生成してシフトレジスタ１４０による水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹを生成して、走査線駆動回路１３０による垂直走査を制御するものである。さらに、走査制御回路５２は、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の源信号Ｅ１〜Ｅ４を、水平走査に同期するように、すなわち、クロック信号ＣＬＸに同期するように生成する。
また、走査制御回路５２は、水平走査に同期して、上述したＳ／Ｐ変換回路３２０における相展開を制御するとともに、増幅・反転回路５４０における書込極性を指定する。
【００２１】
位相調整器５４１は、源信号Ｅ１の位相を、位相制御回路５４の制御にしたがって調整してイネーブル信号Ｅｎｂ１として出力するものである。同様に、位相調整器５４２〜５４４は、源信号Ｅ２〜Ｅ４の位相を、位相制御回路５４による制御にしたがって調整してイネーブル信号Ｅｎｂ２〜Ｅｎｂ４としてそれぞれ出力するものである。なお、位相調整器５４１〜５４４は、それぞれ源信号Ｅ１〜Ｅ４を半周期分から１．５周期までの範囲で遅延させることにより、見掛け上、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４を源信号に対して±１８０度の範囲で位相調整する。
位相制御回路５４は、後述するように、位相調整器５４１〜５４４による源信号Ｅ１〜Ｅ４の遅延の程度をそれぞれ調整するものである。
【００２２】
ここで、本実施形態の電気光学装置１０には、通常表示動作である表示モードと、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を調整するための調整モードという２つの動作モードが存在する。このうち、調整モードは、例えば工場出荷前に実行される、という性質のものであって、ユーザが指定することによって移行する、という性質のものではない。
【００２３】
次に、本実施形態の電気光学装置１０の動作について説明する。
本実施形態は、調整モードにおけるイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相調整に特徴があるが、なにゆえに位相調整しなければならないのかを理解するためには、表示モードの動作を知らなければならない。そこで、表示モードにおいて、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を調整しない場合の動作、および、その動作に伴う不具合について説明し、その後、調整モードにおけるイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相調整によって、その不具合がどのようにして解消されるのか、という展開で説明することにする。
【００２４】
まず、表示モードにおいて、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を調整しない場合の動作の動作について説明する。
図４は、本実施形態に係る電気光学装置１０の垂直走査を示すタイミングチャートであり、図５は、水平走査を示すタイミングチャートであり、図６は、サンプリングを示すタイミングチャートであり、図８は、連続する水平走査期間にわたって供給されるデータ信号の電圧波形の例を示す図である。
【００２５】
上述したように、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が、図５に示されるように、走査線駆動回路１３０によって順次排他的に１水平有効期間だけ順次排他的にＨレベルになる。
ここで、走査信号Ｇ１がＨレベルになる水平走査期間に着目すると、当該水平走査期間は、水平帰線期間とこれに続く水平有効表示期間とに分けられる。また、走査信号Ｇ１がＨレベルになる水平走査期間では、正極性で書き込みが行われるものとする。
水平有効表示期間では、水平走査に同期して供給される画像データＶｉｄが、第１に、Ｓ／Ｐ変換回路３２０によって６チャネルに分配されるとともに、時間軸に対して６倍に伸長され、第２に、Ｄ／Ａ変換回路群３４０によってそれぞれアナログ信号に変換され、第３に、さらに、増幅・反転回路３５０によって正極性書込に対応して電圧Ｖcを基準に正転して出力される。このため、増幅・反転回路３５０によるデータ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも高位となる（図８参照）。
【００２６】
一方、走査信号Ｇ１がＨレベルになる水平走査期間では、転送開始パルスＤＸがシフトレジスタ１４０によって順次シフトされて、図５に示されるように、信号Ｆ１、Ｆ２、Ｆ３、…、Ｆ９６として出力される。
このうち、ｍが奇数であるときに、信号Ｆｍを左側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ１との論理積が求められることによってパルス幅が狭められて、サンプリング信号Ｓ（２ｍ−１）として出力される一方、右側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ２との論理積が求められることによってパルス幅が狭められ、サンプリング信号Ｓ（２ｍ）として出力される。
また、ｍが偶数であるときに、信号Ｆｍを左側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ３との論理積が求められることによってパルス幅が狭められて、サンプリング信号Ｓ（２ｍ−１）として出力される一方、右側に分岐したものは、ＡＮＤ回路１４２においてイネーブル信号Ｅｎｂ４との論理積が求められることによってパルス幅が狭められ、サンプリング信号Ｓ（２ｍ）として出力される。
ここで、イネーブル信号Ｅｎｂ４、Ｅｎｂ１の正パルス幅（Ｈレベルとなる期間）は、クロック信号ＣＬＸがＨレベルとなる期間に含まれ、また、イネーブル信号Ｅｎｂ２、Ｅｎｂ３の正パルス幅は、クロック信号ＣＬＸがＬレベルとなる期間に含まれるとともに、正パルス幅が互いに重複しないように出力される。さらに、信号Ｆ１は、転送開始パルスＤＸが供給されてから最初にクロック信号ＣＬＸがＨレベルと、これに続くＬレベルとなった期間に出力され、イネーブル信号Ｅｎｂ１〜４の位相は９０度ずつシフトしている。これらにより、サンプリング信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、…、Ｓ１９２も、図５に示されるように、正パルス幅が重複しないように順次出力される。
【００２７】
ここで、走査信号Ｇ１がＨレベルになる水平走査期間では、１行目の走査線１１２に位置する画素１１０のＴＦＴ１１６において、ソース・ドレイン間が導通（オン）状態となる。一方、サンプリング信号Ｓ１がＨレベルになると、ブロックＢ１に属する１〜６列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされる。このため、サンプリングされたデータ信号Ｖｉｄ１〜Ｖｉｄ６は、図２において上から数えて１行目の走査線１１２と当該６本（左から数えて１〜６列目）のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
この後、サンプリング信号Ｓ２がＨレベルになると、今度は、ブロックＢ２に属する７〜１２列目のデータ線１１４には、データ信号Ｖｉｄ１〜Ｖｉｄ６がそれぞれサンプリングされて、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該７〜１２列目のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。
【００２８】
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓ１９２が順次排他的にＨレベルになると、ブロックＢ３、Ｂ４、…、Ｂ１９２に属する６列のデータ線１１４にデータ信号Ｖｉｄ１〜Ｖｉｄ６の対応するものがそれぞれサンプリングされ、これらのデータ信号Ｖｉｄ１〜Ｖｉｄ６が、１行目の走査線１１２と当該６列のデータ線１１４と交差する画素の画素電極１１８にそれぞれ印加されることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。その後、走査信号Ｇ１がＬレベルになってＴＦＴ１１６がオフしても、書き込まれた電圧は、液晶容量や蓄積容量１０９によって保持される。
【００２９】
続いて、走査信号Ｇ２がＨレベルになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この水平走査期間においては、負極性書込が行われることになる。
一方、水平帰線期間において画像データＶｉｄは画素の黒色化を指定するが、直前の水平有効表示期間では正極性書込であったので、データ信号Ｖｉｄ１〜Ｖｉｄ６は、図８に示されるように、この水平帰線期間の略中心タイミングにおいて、画素電極１１８に印加された場合に当該画素を最低階調の黒色とさせる正極性電圧Ｖb(+)から当該画素を最低階調の黒色とさせる負極性電圧Ｖb(-)へと切り替わる。
なお、図８における電圧の関係について言及すると、電圧Ｖw(-)、Ｖg(-)は、画素電極１１８に印加された場合に当該画素を、それぞれ最高階調の白色、中間階調である灰色とさせる負極性電圧である。一方、Ｖw(+)、Ｖg(+)は、画素電極１１８に印加された場合に、それぞれ当該画素を最高階調の白色、中間階調である灰色とさせる正極性電圧であり、電圧Ｖcを基準にしたときにＶw(-)、Ｖg(-)と対称関係にある。
【００３０】
走査信号Ｇ２がＨレベルになる水平走査期間の動作は、走査信号Ｇ１がＨレベルになる水平走査期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ１９２が順次排他的にＨレベルになり、これにより、第２行目の画素のすべてに対する書き込みが完了することになる。ただし、走査信号Ｇ２がＨレベルとなる水平走査期間は負極性書込であるので、増幅・反転回路３５０は、６チャネルに分配伸長された信号を、負極性書込に対応して、電圧Ｖcを基準に反転して出力する。このため、データ信号Ｖｉｄ１〜Ｖｉｄ６の電圧は、画素を暗くさせるほど、電圧Ｖcよりも低位となる（図８参照）。
【００３１】
以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇ８６４がＨレベルになって、第３行目、第４行目、…、第８６４行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間では、第１行目〜第８６４行目の画素のすべてにわたって書き込みが完了することになる。
なお、データ信号Ｖｉｄ１〜Ｖｉｄ６は、水平帰線期間の略中心タイミングにおいて、正極性書込の水平有効表示期間から負極性書込の水平有効表示期間に移行する場合には電圧Ｖb(+)から電圧Ｖb(-)へ、負極性書込の水平有効表示期間から正極性書込の水平有効表示期間に移行する場合には電圧Ｖb(-)から電圧Ｖb(+)へ、それぞれ切り替わる。
また、次の１垂直走査期間においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。
このように、１垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶層１０５に直流成分が印加されることがなくなり、液晶層１０５の劣化が防止される。
【００３２】
ところで、本実施形態では、シフトレジスタ１４０から出力される信号Ｆｍと表記した場合に、ｍが奇数であるときには、信号Ｆｍをイネーブル信号Ｅｎｂ１、Ｅｎｂ２で分割し、ｍが偶数であるときにには、信号Ｆｍをイネーブル信号Ｅｎｂ３、Ｅｎｂ４で分割して、それぞれサンプリング信号Ｓ（２ｍ−１）、Ｓ（２ｍ）として出力する構成となっている。
このような構成において、処理回路５０と表示パネル１００とを接続するＦＰＣ基板や、表示パネル１００自身において、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の供給経路の伝達特性に差があると、処理回路５０から出力時点では正しい位相関係であっても、ＡＮＤ回路１４２の入力端に到達した時点で位相差が生じる場合がある。
ここで、ＡＮＤ回路１４２の入力時点でみた場合に、例えばイネーブル信号Ｅｎｂ２だけが、他のイネーブル信号Ｅｎｂ１、Ｅｎｂ３およびＥｎｂ４と比較して遅延すれば、サンプリング信号Ｓ２、Ｓ６、Ｓ１０、…、Ｓ１９０も、他のサンプリング信号と比較して遅延する。なお、図７では、サンプリング信号Ｓ２が、Ｓ１、Ｓ３と比較して遅延している様子が示されている。
【００３３】
このようにサンプリング信号Ｓ２、Ｓ６、Ｓ１０、…、Ｓ１９０が遅延すると、例えば、サンプリング信号Ｓ２が遅延すると、図７に示されるように、当該サンプリング信号Ｓ２に対応するブロックＢ２の７〜１２列目の画素に対応するデータ信号を正しくサンプリングすることができないのみならず、隣接するブロックＢ３の１３〜１８列目の画素に対応するデータ信号の一部を重複してサンプリングしまうことになる。このため、ある行であって７〜１２列目の画素には、同一行の１３〜１８列目の画素成分の一部が現れて、表示品位が低下する。なお、ここでは、ブロックＢ２について言及したが、ブロックＢ６、Ｂ１０、…、Ｂ１９０についても同様な現象が現れる。
【００３４】
そこで、本実施形態では、位相調整器５４１〜５４４によってイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を個別に調整して、供給経路の伝達特性に差があっても、ＡＮＤ回路１４２の入力端に到達した時点で位相が正しく９０度ずつシフトした関係となる構成とした。
【００３５】
次に、本実施形態においてイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相を調整する調整モードにおける動作について説明する。
本実施形態において、調整モードとする場合には、図９に示されるような構成とする。詳細には、表示パネル１００の画面を撮像する撮像カメラ７０を配置するとともに、この撮像カメラ７０の撮像信号を画像処理する調整指示回路８０に供給し、さらに調整指示回路８０によるデータＤｍを処理回路５０の位相制御回路５４に供給する。
一方、上位装置から次のような目標表示内容とさせる画像データＶｄが供給される。すなわち、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ１８９（イネーブル信号Ｅｎｂ１によって抜き出されたサンプリング信号に対応するブロック）に属する列の画素１１０を「明るい灰色」とし、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ１９０（イネーブル信号Ｅｎｂ２によって抜き出されたサンプリング信号に対応するブロック）に属する列の画素１１０を「やや明るい灰色」とし、ブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ１９１（イネーブル信号Ｅｎｂ３によって抜き出されたサンプリング信号に対応するブロック）に属する列の画素１１０を「やや暗い灰色」とし、ブロックＢ４、Ｂ８、Ｂ１２、…、Ｂ１９２（イネーブル信号Ｅｎｂ４によって抜き出されたサンプリング信号に対応するブロック）に属する列の画素１１０を「暗い灰色」とするような画像データＶｄが供給される。
【００３６】
このような画像データＶｄを供給した場合に、実際の表示パネル１００の画面が上記目標表示内容となれば、ＡＮＤ回路１４２の入力時点におけるイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相が正しく９０度ずつシフトした関係を維持していると考えられる。このため、上記表示内容であれば、調整指示回路８０は、位相制御回路５４に対して、何も指示しない。
一方、ＡＮＤ回路１４２の入力時点におけるイネーブル信号Ｅｎｂ１〜Ｅｎｂ４のいずれかが上記関係から外れている場合、外れたイネーブル信号（によって抜き出されるサンプリング信号）に対応するブロックに属する列の画素の明るさは、隣接するブロックのいずれかに属する列の画素の明るさに近づく。
例えば、上述したようにイネーブル信号Ｅｎｂ２だけが遅相傾向にある場合、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ１９０に属する列の画素は、ブロックＢ３、Ｂ７、Ｂ１１、…、Ｂ１９１に属する列へのデータ信号が一部サンプリングされるので「やや明るい灰色」ではなく「やや暗い灰色」に近い明るさとなる。反対に、イネーブル信号Ｅｎｂ２だけが進相傾向にある場合、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ１９０に属する列の画素は、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ１８９に属する列へのデータ信号が一部サンプリングされるので「やや明るい灰色」ではなく「明るい灰色」に近い明るさとなる。
また例えば、イネーブル信号Ｅｎｂ１だけが遅相傾向にある場合、ブロックＢ１、Ｂ５、Ｂ９、…、Ｂ１８９に属する列の画素は、ブロックＢ２、Ｂ６、Ｂ１０、…、Ｂ１９０に属する列へのデータ信号が一部サンプリングされるので「明るい灰色」ではなく「やや明るい灰色」に近い明るさとなる。反対に、イネーブル信号Ｅｎｂ１だけが進相傾向にある場合、ブロックＢ５、Ｂ９、…、Ｂ１８９に属する列の画素は、ブロックＢ４、Ｂ８、…、Ｂ１８８に属する列へのデータ信号が一部サンプリングされるので「明るい灰色」ではなく「暗い灰色」に近い明るさとなる。なお、この場合、ブロックＢ１の前には画素が存在しないが、帰線期間においてデータ信号は「黒色」に相当する電圧となっているので、ブロックＢ１に属する列の画素は「黒」に近くなる。
【００３７】
このように、イネーブル信号Ｅｎｂ２が遅相であるか進相であるかについて、調整指示回路８０は、表示パネル１００の画面を画像処理することによって知ることができる。仮に、イネーブル信号Ｅｎｂ２が遅相であれば、調整指示回路８０は、位相制御回路５４に対し、イネーブル信号Ｅｎｂ２の位相を進めることを指示する旨のデータＤｍを、位相制御回路５４に供給する。これによって、位相制御回路５４は、位相調整器５４２による遅延を制御して、実際にイネーブル信号Ｅｎｂ２の位相を進める。そして、位相調整の結果、上記目標表示内容となれば、当該位相調整の動作を終了する。なお、このような位相調整は、イネーブル信号Ｅｎｂ３、４の場合であっても同様であることについては容易に理解されるであろう。
位相調整動作が終了すれば、調整モードが終了して、以後、表示モードに固定化される。なお、このような位相調整は、調整指示回路８０による画像解析のほか、作業者による手作業でも良い。
【００３８】
このように本実施形態によれば、シフトレジスタ１４０によるシフト信号を、複数のイネーブル信号Ｅｎｂ１〜Ｅｎｂ４によって抜き出してサンプリング信号として出力する場合に、ＡＮＤ回路１４２の入力時点でイネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相が正しく９０度ずつシフトするように調整することができる。このため、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相関係が崩れることによる表示品位の低下を抑えることが可能となる。
【００３９】
なお、実施形態では、イネーブル信号Ｅｎｂ１〜Ｅｎｂ４の位相に着目して説明したが、例えば、位相のみならず、パルス高（電圧）やパルス幅、波形応答時間（パルスがＬレベルからＨレベルあるいはＨレベルからＬレベルに変化する時間）等のいずれか、または、これらの組み合わせを個別に調整しても良い。すなわち、本発明では、複数のイネーブル信号の応答特性を個別に調整可能であれば良い。なお、波形応答時間を変化させるための具体例としては、パネルに入力するイネーブル信号の出力抵抗値を変化させる、あるいはイネーブル信号を供給する配線とＧＮＤ間にコンデンサを付加し、コンデンサの容量値をイネーブル信号の系列によって変化させるといった方法が適している。
【００４０】
また、実施形態では、垂直走査方向がＧ１→Ｇ８６４の下方向であり、水平走査方向がＳ１→Ｓ１９２の右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合には、走査方向を反転させる必要がある。
【００４１】
また、画像データＶｄの供給方法を変更すれば、必ずしも、走査線の選択順序を１、２、３、…、８６４行目という順番とする必要はなく、例えば１、３、５、…、８６３、２、４、６、……、８６４というように飛び越し走査しても良いし、１、４３３、２、４３４、３、４３５、…、４３２、８６４というように上半分の領域と下半分の領域とを交互に選択して、各領域を上から順番に走査しても良い。すなわち、ある走査線を選択した後は、別の走査線の選択して、ある単位期間（垂直走査期間）において、すべての走査線を結果的に選択されていれば良い。
また、実施形態では、ある１垂直走査期間において正極性書込をし、次の１垂直走査期間において負極性書込をするので、交流駆動の周期は２垂直走査期間となるが、これ以上の周期で交流駆動をしても良いのはもちろんである。
【００４２】
上述した実施形態にあっては、６列のデータ線１１４をブロック化して、画像データＶｄ１ｄ〜Ｖｄ６ｄの６チャネルに変換する相展開駆動方式としたが、チャネル数および同時に印加するデータ線数（すなわち、１ブロックに属するデータ線数）は、「６」に限られるものではない。また、第１補正処理に限れば点順次駆動であっても良い。
【００４３】
一方、上述した実施形態において、データ信号供給回路３００は、ディジタルの画像タＶｄを処理するものとしたが、アナログの画像信号を処理する構成としても良い。さらに、上述した実施形態にあっては、共通電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
【００４４】
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
さらに、本発明は、液晶装置に限られず、シフトレジスタの出力を、複数のイネーブル信号によって狭めてサンプリング信号として抜き出す構成のすべてに適用可能である。
【００４５】
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した表示パネル１００をライトバルブとして用いたプロジェクタについて説明する。図１０は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４６】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、処理回路（図１０では省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロジェクタ２１００では、表示パネル１００を含む電気光学装置が、Ｒ、Ｇ、Ｂの各色に対応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００４８】
電子機器としては、図１０を参照して説明した他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。
【図２】同電気光学装置における表示パネルの構成を示す図である。
【図３】同表示パネルの画素の構成を示す図である。
【図４】同電気光学装置の垂直走査の動作を説明するための図である。
【図５】同電気光学装置の水平走査の動作を説明するための図である。
【図６】同電気光学装置におけるサンプリングを説明するための図である。
【図７】サンプリングの不具合を説明するための図である。
【図８】同電気光学装置の動作を説明するための図である。
【図９】同電気光学装置における調整モードとなる場合の構成を示す図である。
【図１０】同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す図である。
【符号の説明】
【００５０】
１０…電気光学装置、５０…処理回路、５２…走査制御回路、
５４…位相制御回路、１００…表示パネル、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆回路、１４０…シフトレジスタ、１５１…サンプリングスイッチ、１７１…画像信号線、３００…データ信号供給回路、２１００…プロジェクタ
【図１】
2006195387.tif 000003
【図２】
2006195387.tif 000004
【図３】
2006195387.tif 000005
【図４】
2006195387.tif 000006
【図５】
2006195387.tif 000007
【図６】
2006195387.tif 000008
【図７】
2006195387.tif 000009
【図８】
2006195387.tif 000010
【図９】
2006195387.tif 000011
【図１０】
2006195387.tif 000012