(57)【要約】    【課題】  論理回路の単体検証及びシステム検証に対応した論理検証装置において、パイプライン処理に対応した検証パターンを生成可能にし、検証精度を向上させることができる論理検証装置を提供する。    【解決手段】  複数の論理検証モジュールに対して、共通の送信装置１０７、受信装置１０８、ＩＤ記憶装置１０９を用意する。論理検証モジュールは自身を区別するＩＤと共に読み出し要求とアドレスを送信装置に与え、送信装置は回路動作模擬装置に対して読み出し要求とアドレスを与えると同時にＩＤ記憶装置へ該ＩＤを記録する。回路動作模擬装置がデータを受信すると、受信装置が該データを受け取り、ＩＤ記憶装置から最も先に記録されたＩＤを読み出し、該当する論理検証モジュールに対して受信したデータを与える。【選択図】      図１
2006277630.tif 000002
【特許請求の範囲】
【請求項１】
検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを備えた論理検証装置において、
前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信手段と、
前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信手段とを備えたことを特徴とする論理検証装置。
【請求項２】
複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを備えた論理検証装置において、
前記各論理検証手段を区別するＩＤを格納するＩＤ記憶装置と、
前記各論理検証手段から前記検証パターンと前記ＩＤを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤを前記ＩＤ記憶装置に順次格納する送信手段と、
前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信装置とを備えたことを特徴とする論理検証装置。
【請求項３】
検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを用い、前記論理回路の論理検証を行う論理検証方法において、
前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信工程と、
前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信工程とを実行することを特徴とする論理検証方法。
【請求項４】
複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを用い、前記複数の論理回路の論理検証を行う論理検証方法において、
前記各論理検証手段から、該論理検証手段の各々を区別するＩＤと前記検証パターンとを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤをＩＤ記憶装置に順次格納する送信工程と、
前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信工程とを実行することを特徴とする論理検証方法。
【請求項５】
検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを用い、前記論理回路の論理検証を行う論理検証方法を実行するための、コンピュータで読み取り可能な制御プログラムであって、
前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信ステップと、
前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信ステップとを備えたことを特徴とする制御プログラム。
【請求項６】
複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを用い、前記複数の論理回路の論理検証を行う論理検証方法を実行するための、コンピュータで読み取り可能な制御プログラムであって、
前記各論理検証手段から、該論理検証手段の各々を区別するＩＤと前記検証パターンとを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤをＩＤ記憶装置に順次格納する送信ステップと、
前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信ステップとを備えたことを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムＬＳＩ等の論理回路の論理検証を行う論理検証装置、論理検証方法、及び制御プログラムに関するものである。
【背景技術】
【０００２】
従来より、論理シミュレーションにより論理回路が正常に動作することを検証する論理検証装置では、複数の検証対象論理回路をそれぞれ個別に動作させて検証を行う単体検証や、複数の検証対象論理回路を同時に動作させて検証を行うシステム検証が行われている（例えば特許文献１参照）。
【０００３】
例えば、ＣＰＵ（中央処理装置）と複数の周辺回路がシステムバスによって接続されるシステムにおいて周辺回路の論理検証を行う場合は、ＣＰＵの代わりに１つの回路動作模擬装置が接続される。そして、通常、ＶＨＤＬのようなハードウェア記述言語、或いは検証用言語でテストシナリオが記述された複数の論理検証モジュールをハードウェアシミュレータ上で動作させて、前記回路動作模擬装置から検証対象の各周辺回路に対して規定のタイミングで検証パターンを与え、各論理検証モジュールにそれぞれ対応した複数の検証対象回路である周辺回路の動作を確認するようになっている。
【０００４】
図６は、従来の論理検証装置の一構成例を示すブロック図である。
【０００５】
この論理検証装置は、２つ論理検証モジュール（Ａ）４０１，（Ｂ）４０２と、回路動作模擬装置４０８と、これらの調停を行う調停装置４０７とを備えている。そして、回路動作模擬装置４０８が、データ及び制御信号が通過するシステムバス４０９を介して、例えば上記のような周辺回路である２つの検証対象論理回路（Ａ）４１０，（Ｂ）４１１に接続されている。
【０００６】
論理検証モジュール（Ａ）４０１，（Ｂ）４０２は、それぞれ検証対象論理回路４１０，４１１を動作させるための検証パターンを発生して、回路動作模擬装置４０８を介して論理回路４１０，４１１に与え、その動作の結果を確認する機能を有する。そのために、論理検証モジュール（Ａ）４０１，（Ｂ）４０２はそれぞれ、検証パターンを発生するパターン発生部（Ａ）４０３，（Ｂ）４０４と、論理回路（Ａ）４１０，（Ｂ）４１１を動作させた結果のデータを受信するデータ受信部（Ａ）４０５，（Ｂ）４０６とを備えている。
【０００７】
調停装置４０７は、パターン発生部（Ａ）４０３，（Ｂ）４０４からのアクセス要求を受信し、このアクセス要求に対して排他的に許可を与える機能を有し、回路動作模擬装置４０８は、検証対象論理回路４１０，４１１に対して規定のタイミングで検証パターンを与える機能を有する。当該論理検証装置は、２つの論理検証モジュール（Ａ）４０１，（Ｂ）４０２の動作により、２つの検証対象論理回路４１０，４１１を同時に動作させてシステム検証を行う。
【０００８】
次に、上記論理検証装置の動作手順を説明する。
【０００９】
まず、論理検証モジュール４０１のパターン発生部（Ａ）４０３が調停装置４０７へアクセス要求を送信する（図６のＴ５１）。調停装置４０７は、回路動作模擬装置４０８から“可”信号が送信されていることを確認し（Ｔ５５）、アクセス許可を該パターン発生部（Ａ）４０３へ送信する（Ｔ５２）。
【００１０】
アクセス許可を受信したパターン発生部（Ａ）４０３は、回路動作模擬装置４０８に対してアドレスを送信し（Ｔ５３）、データ受信部（Ａ）４０５はデータが受信されるのを待つ（Ｔ５４）。回路動作模擬装置４０８は、パターン発生部（Ａ）４０３からアドレスを受信した時点で調停装置４０７へ“不可”信号を送信する（Ｔ５５）。
【００１１】
次に論理検証モジュール４０２のパターン発生部（Ｂ）４０４がアクセス要求を送信した時には、調停装置４０７は、回路動作模擬装置４０８から“不可”信号が送信されているのを見てアクセス許可を送信しない。回路動作模擬装置４０８はデータ受信部（Ａ）４０５へデータを送信すると（Ｔ５４）、調停装置４０７へ“可”信号を送信する（Ｔ５５）。
【００１２】
調停装置４０７は“可”信号を受信すると、アクセス要求を送信しているパターン発生部（Ｂ）４０４に対してアクセス許可を送信する。パターン発生部（Ｂ）４０４は、アクセス許可を受信すると回路動作模擬装置４０８にアドレスを送信し（Ｔ５３）、データ受信部（Ｂ）４０６が回路動作模擬装置４０８からデータを受信する（Ｔ５４）。
【００１３】
以上のような手法により、複数の論理検証モジュールが同一の回路動作模擬装置を利用して検証を行う。
【特許文献１】特許公開２００２−５５８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら上記従来の技術では、検証対象の論理回路を有するシステムが、データ読み出し時にアドレスを与えた後データが読み出される前に次のアドレスを与えることができるようなパイプライン処理に対応したシステムであっても、データが読み出されるのを待って次のアドレスを与えなければならず、パイプライン処理に対応した検証パターンを生成することができない。そのため、検証パターンに対して重大な制限を課すことになり、検証精度に支障を来す、といった問題があった。
【００１５】
本発明は上記従来の問題点に鑑み、パイプライン処理に対応した検証パターンを生成することができる論理検証装置、論理検証方法、及び制御プログラムを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は上記目的を達成するため、検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを備えた論理検証装置において、前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信手段と、前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信手段とを備えたことを特徴とする。
【００１７】
また、本発明は、複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを備えた論理検証装置において、前記各論理検証手段を区別するＩＤを格納するＩＤ記憶装置と、前記各論理検証手段から前記検証パターンと前記ＩＤを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤを前記ＩＤ記憶装置に順次格納する送信手段と、前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信装置とを備えたことを特徴とする。
【００１８】
また、本発明は、検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを用い、前記論理回路の論理検証を行う論理検証方法において、前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信工程と、前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信工程とを実行することを特徴とする。
【００１９】
また、本発明は、複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを用い、前記複数の論理回路の論理検証を行う論理検証方法において、前記各論理検証手段から、該論理検証手段の各々を区別するＩＤと前記検証パターンとを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤをＩＤ記憶装置に順次格納する送信工程と、前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信工程とを実行することを特徴とする。
【００２０】
また、本発明は、検証対象の論理回路に対応した検証パターンを発生する論理検証手段と、前記検証パターンを前記論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って前記論理検証手段側へ転送する回路動作模擬手段とを用い、前記論理回路の論理検証を行う論理検証方法を実行するための、コンピュータで読み取り可能な制御プログラムであって、前記論理検証手段から検証パターンを順次受け取って前記回路動作模擬手段へ送信する送信ステップと、前記回路動作模擬手段から前記結果データを順次受信して、前記論理検証手段へ転送する受信ステップとを備えたことを特徴とする。
【００２１】
また、本発明は、複数の検証対象論理回路にそれぞれ対応した検証パターンを発生する複数の論理検証手段と、前記各検証パターンをそれぞれの論理回路に対して規定のタイミングで供給すると共に、その結果データを受け取って対応する論理検証手段側へ転送する回路動作模擬手段とを用い、前記複数の論理回路の論理検証を行う論理検証方法を実行するための、コンピュータで読み取り可能な制御プログラムであって、前記各論理検証手段から、該論理検証手段の各々を区別するＩＤと前記検証パターンとを順次受け取り、検証パターンを前記回路動作模擬手段へ送信すると共に、ＩＤをＩＤ記憶装置に順次格納する送信ステップと、前記回路動作模擬手段から結果データを順次受信すると共に、前記ＩＤ記憶装置中の該当するＩＤを読み出して、前記複数の論理検証手段のうちＩＤが一致するものに対して前記結果データを転送する受信ステップとを備えたことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、論理回路の単体検証又はシステム検証において、パイプライン処理に対応した検証パターンを生成することが可能になり、検証精度が向上する。
【発明を実施するための最良の形態】
【００２３】
本発明の論理検証装置、論理検証方法、及び制御プログラムの実施の形態について、図面を参照しながら説明する。
【００２４】
本実施形態の論理検証装置は、例えば、ＣＰＵと複数の周辺回路がシステムバスによって接続されるシステムにおいて周辺回路の論理検証を行う場合を想定して説明するものとする。
【００２５】
［第１の実施の形態］
＜本実施の形態に係る論理検証装置の構成＞
図１は、本発明の実施の形態に係る論理検証装置の構成を示すブロック図である。
【００２６】
この論理検証装置は、システム検証に対応して、２つ論理検証モジュール（Ａ）１０１，（Ｂ）１０２と、１つの回路動作模擬装置１１０と、これらの間に接続された送信装置１０７及び受信装置１０８と、送信装置１０７及び受信装置１０８に接続されたＩＤ記憶装置１０９とを備えている。送信装置１０７、受信装置１０８及びＩＤ記憶装置１０９は、それぞれ１つで構成され、２つ論理検証モジュール（Ａ）１０１，（Ｂ）１０２に対して共通に使用される。そして、回路動作模擬装置１１０が、データ及び制御信号が通過するシステムバス１１１を介して、２つの検証対象論理回路（Ａ）１１２，（Ｂ）１１３に接続されている。
【００２７】
論理検証モジュール（Ａ）１０１，（Ｂ）１０２はそれぞれ、単体回路ブロックである論理回路（Ａ）１１２，（Ｂ）１１３の検証を行うためにハードウェアシミュレータ上で動作するモジュールである。すなわち、論理検証モジュール（Ａ）１０１は、論理回路（Ａ）１１２に対応させてテストシナリオを記述して作成され、論理検証モジュール（Ｂ）１０２は、論理回路（Ｂ）１１３に対応させてテストシナリオを記述して作成される。テストシナリオは、例えば、ＶＨＤＬのようなハードウェア記述言語や、ｅのような検証用言語でｒｅａｄ（）、ｗｒｉｔｅ（）といった転送単位で記述されている。
【００２８】
具体的には、論理検証モジュール（Ａ）１０１，（Ｂ）１０２は、それぞれ検証対象論理回路（Ａ）１１２，（Ｂ）１１３を動作させるために検証パターンを発生しその結果を確認することができるように、テストシナリオが作成されている。すなわち、論理検証モジュール（Ａ）１０１，（Ｂ）１０２はそれぞれ、検証パターンを発生するパターン発生部（Ａ）１０３，（Ｂ）１０４と、論理回路（Ａ）１１２，（Ｂ）１１３を動作させた結果のデータを受信するデータ受信部（Ａ）１０５，（Ｂ）１０６とを備えている。
【００２９】
ＩＤ記憶装置１０９は、論理検証モジュール（Ａ）１０１，（Ｂ）１０２を識別するためのＩＤ（判別名）を格納する。回路動作模擬装置１１０は、論理検証モジュール（Ａ）１０１，（Ｂ）１０２からの転送要求を受信し、それぞれ検証対象論理回路（Ａ）１１２，（Ｂ）１１３に対して規定のタイミングで検証パターンを与える機能を有する。
【００３０】
送信装置１０７は、パターン発生部（Ａ）１０３，（Ｂ）１０４の転送要求を受信し回路動作模擬装置１１０に対して転送要求を与えると共に、ＩＤ記憶装置１０９へＩＤを格納する機能を有し、受信装置１０８は、回路動作模擬装置１１０からデータを受信した時にＩＤ記憶装置１０９中の該当するＩＤを読み出し、読み出し要求を起こしているデータ受信部（Ａ）１０５，（Ｂ）１０６のうちＩＤが一致するものに対してデータを転送する。
【００３１】
＜本実施の形態の動作＞
以上のように構成される本実施の形態の論理検証装置は、２つ論理検証モジュール（Ａ）１０１，（Ｂ）１０２を同時に動作させて、検証対象論理回路（Ａ）１１２，（Ｂ）１１３を同時に動作させるシステム検証を行う。以下、その動作手順について、図２及び図３を参照して説明する。
【００３２】
図２は、本実施の形態の論理検証装置の動作手順を示すシーケンス図であり、図３（ａ），（ｂ）は、ＩＤ記憶装置１０９の状態を示す概念図である。なお、本実施の形態では、例えば、論理検証モジュール（Ａ）→論理検証モジュール（Ｂ）→論理検証モジュール（Ａ）の順でアクセスする場合について説明する。
【００３３】
まず、データ受信部（Ａ）１０５が受信装置１０８に対して読み出し要求をＩＤ＝“ＩＤ−Ａ”と共に与える（Ｔ１）。そして、パターン発生部（Ａ）１０３が、アドレス＝“ＡＤＤＲ１”の読み出し要求をＩＤ＝“ＩＤ−Ａ”と共に送信装置１０７に与える（Ｔ２）。送信装置１０７は、“ＩＤ−Ａ”をＩＤ記憶装置１０９に書き込み（Ｔ３）、さらに回路動作模擬装置１１０へアドレス＝“ＡＤＤＲ１”の読み出し要求を与える（Ｔ４）。これを受けて回路動作模擬装置１１０は、検証対象論理回路（Ａ）１１２に対してバス１１１を通して規定のタイミングに従ってアドレス＝“ＡＤＤＲ１“の読み出し要求信号を与える（Ｔ５）。
【００３４】
次にデータ受信部（Ｂ）１０６が受信装置１０８に対して読み出し要求をＩＤ＝“ＩＤ−Ｂ”と共に与える（Ｔ６）。そしてパターン発生部（Ｂ）１０４がアドレス＝“ＡＤＤＲ２”の読み出し要求をＩＤ＝“ＩＤ−Ｂ”と共に送信装置１０７に与える（Ｔ７）。送信装置１０７は“ＩＤ−Ｂ”をＩＤ記憶装置１０９に書き込み（Ｔ８）、さらに回路動作模擬装置１１０へアドレス＝“ＡＤＤＲ２“の読み出し要求を与える（Ｔ９）。これを受けて回路動作模擬装置１１０は、検証対象論理回路（Ｂ）１１３に対してバス１１１を通して規定のタイミングに従ってアドレス＝“ＡＤＤＲ２“の読み出し要求信号を与える（Ｔ１０）。
【００３５】
その後は、さらに論理検証モジュール（Ａ）１０１がアドレス＝“ＡＤＤＲ３”の読み出し要求を上記同様に行う。この時のＩＤ記憶装置１０９は、図３（ａ）に示すように、“ＩＤ−Ａ”が１番目と３番目に、“ＩＤ−Ｂ”が２番目に記録されている状態になっている。
【００３６】
ここで、検証対象論理回路（Ａ）１１２が“ＡＤＤＲ１”のデータを送信する前に、検証対象論理回路（Ｂ）１１３がアドレス“ＡＤＤＲ２”の転送要求を受け付け、また検証対象論理回路（Ａ）１１２が“ＡＤＤＲ３“の転送要求を受け付けるが、データ送信は受け付けたアドレスの順に行われるものとする。
【００３７】
回路動作模擬装置１１０が検証対象論理回路（Ａ）１１２からアドレス“ＡＤＤＲ１”のデータを受け取ると（Ｔ１１）、受信装置１０８が該データを受信する（Ｔ１２）。受信装置１０８は、ＩＤ記憶装置１０９に対して読み出し要求を出し、最も早く記録されたＩＤを読み出すとともに削除する（Ｔ１３）。この時に読み出されたＩＤは“ＩＤ−Ａ”であるので、受信装置１０８は、データ受信部（Ａ）１０５に対して受信したデータを送信し、データ受信部（Ａ）１０５は該データを受信する（Ｔ１４）。この時のＩＤ記憶装置１０９は、図３（ｂ）のように“ＩＤ−Ｂ”が１番目に、“ＩＤ−Ａ”が２番目に記録された状態になっている。
【００３８】
その後、回路動作模擬装置１１０が検証対象論理回路（Ｂ）１１３からアドレス“ＡＤＤＲ２”のデータを受け取ると（Ｔ１５）、受信装置１０８が該データを受信する（Ｔ１６）。受信装置１０８はＩＤ記憶装置１０９に対して読み出し要求を出し、最も早く記録されたＩＤを読み出すとともに削除する（Ｔ１７）。この時のＩＤは“ＩＤ−Ｂ”であるので、データ受信部（Ｂ）１０６に対して受信したデータを送信し、データ受信部（Ｂ）１０６は該データを受信する（Ｔ１８）。
【００３９】
同様にして、回路動作模擬装置１１０が検証対象論理回路（Ａ）１１２からアドレス“ＡＤＤＲ３”のデータを受け取ると、受信装置１０８はＩＤ記憶装置１０９から“ＩＤ−Ａ”を読み出して削除し、データ受信部（Ａ）１０５に対して受信したデータを送信し、データ受信部（Ａ）１０５は該データを受信する。
【００４０】
そして、これら受信データを観察することにより、検証対象論理回路（Ａ）１１２及び検証対象論理回路（Ｂ）１１３が正常に動作しているかを確認することができる。
【００４１】
以上説明したように、本実施の形態では、複数の論理検証モジュール（Ａ）１０１，（Ｂ）１０２に対して共通の送信装置１０７、受信装置１０８及びＩＤ記憶装置１０９を用意し、各論理検証モジュール（Ａ）１０１，（Ｂ）１０２は自身を区別するＩＤと共に読み出し要求とアドレスを送信装置１０７に与え、送信装置１０７は回路動作模擬装置１１０に対して読み出し要求とアドレスを与えると同時にＩＤ記憶装置１０９へ該ＩＤを記録する。回路動作模擬装置１１０がデータを受信すると、受信装置１０８が該データを受け取り、ＩＤ記憶装置１０９から最も先に記録されたＩＤを読み出し、該当する論理検証モジュールに対して受信したデータを与える。
【００４２】
これにより、論理回路のシステム検証に対応した論理検証装置において、パイプライン処理に対応した検証パターンを生成することが可能になり、検証精度が向上する。
【００４３】
また、複数の論理検証モジュールが同一の回路動作模擬装置を利用して対象論理回路の検証を行う時に、１つの論理検証モジュールのデータ転送要求からデータ受信まで一連の動作の終了を待つことなく別の論理検証モジュールがデータ転送要求を受け付けることが可能になるので、検証時間の短縮を図ることができる。
【００４４】
また、一般的に単一の検証対象論理回路に対して作成される論理検証モジュールにおいて、予め本実施の形態の特徴的な手法の１つであるＩＤに関連した処理等（Ｔ１，Ｔ２，Ｔ６，Ｔ７など）を適用することで、既に記述されている部分の変更をすること無しに、該論理検証モジュールを複数組み合わせて複数の検証対象論理回路を同時動作させるシステム検証を行うことが可能になる。
【００４５】
［第２の実施の形態］
＜本実施の形態に係る論理検証装置の構成＞
図４は、本発明の第２の実施の形態に係る論理検証装置の構成を示すブロック図であり、図１と共通の要素には同一の符号を付し、その説明を省略する。
【００４６】
本実施の形態の論理検証装置は、単体検証に対応した構成となっており、前述の図１の構成において、論理検証モジュールと検証対象論理回路をそれぞれ単体とし（論理検証モジュール１０１、検証対象論理回路１１２）、ＩＤ記憶装置１０９を省略した構成となっている。
【００４７】
＜本実施の形態の動作＞
図５は、第２の実施の形態に係る論理検証装置の動作手順を示すシーケンス図であり、図２と共通の要素には同一の符号を付し、その説明を省略する。
【００４８】
本実施の形態におけるアドレス“ＡＤＤＲ１”のデータの読み出し要求処理は、第１の実施の形態における処理（Ｔ１）〜処理（Ｔ５）と同様の手順の処理を行う。但し、ＩＤ記憶装置１０９が省略されているので、例えば処理（Ｔ３）に相当する処理など、ＩＤに関連した処理は存在しない。また、このアドレス“ＡＤＤＲ１”のデータの受信処理でも、第１の実施の形態における処理（Ｔ１１）〜処理（Ｔ１４）と同様の手順の処理を行うが、ＩＤ記憶装置１０９が省略されているので、例えば処理（Ｔ１３）に相当する処理など、ＩＤに関連した処理は存在しない。
【００４９】
一方、本実施の形態におけるアドレス“ＡＤＤＲ３”のデータの読み出し要求処理及びそのデータ受信処理も、第１の実施の形態と基本的に同様に行われるが、ＩＤ記憶装置１０９が省略されているので、ＩＤに関連した処理は存在しない。
【００５０】
具体的には、図５に示すように、まず、データ受信部１０５が受信装置１０８に対して読み出し要求を与える（Ｓ６）。そして、パターン発生部（Ａ）１０３が、アドレス＝“ＡＤＤＲ３”の読み出し要求を送信装置１０７に与える（Ｓ７）。送信装置１０７は、回路動作模擬装置１１０へアドレス＝“ＡＤＤＲ３”の読み出し要求を与える（Ｓ９）。これを受けて回路動作模擬装置１１０は、検証対象論理回路１１２に対してバス１１１を通して規定のタイミングに従ってアドレス＝“ＡＤＤＲ３”の読み出し要求信号を与える（Ｓ１０）。
【００５１】
また、このアドレス“ＡＤＤＲ３”のデータ受信処理において、回路動作模擬装置１１０が検証対象論理回路１１２からアドレス“ＡＤＤＲ３”のデータを受け取ると（Ｓ１５）、受信装置１０８が該データを受信する（Ｓ１６）。受信装置１０８は、受信したデータをデータ受信部１０５に送信し、データ受信部１０５は該データを受信する（Ｓ１８）。
【００５２】
この受信データを観察することにより、論理回路１１２が正常に動作しているかを確認することができる。
【００５３】
本実施の形態では、論理回路の単体検証に対応した論理検証装置において、パイプライン処理に対応した検証パターンを生成することが可能になり、検証精度が向上する。
【００５４】
また、本発明の目的は、実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【００５５】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００５６】
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。又は、プログラムコードをネットワークを介してダウンロードしてもよい。
【００５７】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００５８】
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００５９】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳなどが実際の処理の一部又は全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も、本発明に含まれることは言うまでもない。
【図面の簡単な説明】
【００６０】
【図１】実施の形態に係る論理検証装置の構成を示すブロック図である。
【図２】実施の形態の論理検証装置の動作手順を示すシーケンス図である。
【図３】ＩＤ記憶装置の状態を示す概念図である。
【図４】第２の実施の形態に係る論理検証装置の構成を示すブロック図である。
【図５】第２の実施の形態の論理検証装置の動作手順を示すシーケンス図である。
【図６】従来の論理検証装置の一構成例を示すブロック図である。
【符号の説明】
【００６１】
１０１，１０２  論理検証モジュール
１１０  回路動作模擬装置
１０７  送信装置
１０８  受信装置
１０９  ＩＤ記憶装置
１１２，１１３  検証対象論理回路
【図１】
2006277630.tif 000003
【図２】
2006277630.tif 000004
【図３】
2006277630.tif 000005
【図４】
2006277630.tif 000006
【図５】
2006277630.tif 000007
【図６】
2006277630.tif 000008