(57)【要約】【課題】  バッファ回路を含むシステムの消費電力の削減あるいは構成の簡略化の少なくとも一方を実現可能なバッファ回路を提供する。【解決手段】  バッファ回路４３には、差動増幅器Ａ１と、上記差動増幅器Ａ１の一方の入力端子に接続されたキャパシタＣ１と、当該キャパシタＣ１に電圧を印加する制御回路ＣＮＴ１とを備え、オフセットキャンセル期間には、上記制御回路ＣＮＴ１が上記キャパシタＣ１に電圧を加えることによって、当該キャパシタＣ１に、オフセットをキャンセルするための電荷とレベルシフトさせるための電荷とを蓄積しておき、出力期間には、上記キャパシタＣ１に蓄積された電荷を用いて、上記差動増幅器Ａ１の出力電圧をレベルシフトさせる。【選択図】  図１
2006197141.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅器と、
上記差動増幅器の一方の入力端子に接続された容量と、
上記容量に電圧を印加する電圧印加手段とを備え、
オフセットキャンセル期間には、上記電圧印加手段が上記容量に電圧を加えることによって、当該容量に、オフセットをキャンセルするための電荷とレベルシフトさせるための電荷とを蓄積しておき、
出力期間には、上記容量に蓄積された電荷を用いて、上記差動増幅器の出力電圧をレベルシフトさせることを特徴とする電圧レベルシフト機能付きバッファ回路。
【請求項２】
第１および第２入力端子を有する差動増幅器と、
第１端子および第２端子を有し、上記第１入力端子に上記第１端子が接続された容量と、
上記差動増幅器の出力端子を、上記第１および第２端子のうちのいずれに接続するかを選択する選択手段と、
上記容量の第２端子にスイッチング手段を介して接続された端子とを備え、
オフセットキャンセル期間には、上記差動増幅器の出力端子を上記容量の第１端子に接続すると共に、上記スイッチング手段を動作して、上記端子を上記容量の第２端子に導通させ、さらに、上記差動増幅器の第２入力端子と上記端子との間に電圧を印加することによって、レベルシフトさせるための電荷を上記容量に蓄積し、
出力期間には、上記差動増幅器の出力端子と上記容量の第２端子とを接続すると共に、上記スイッチング手段を動作して上記端子を上記容量の第２端子と非導通にすることによって、上記差動増幅器の第２入力端子に入力した電位を、上記容量に蓄積した電荷を用いてレベルシフトし、上記差動増幅器の出力端子に出力することを特徴とする電圧レベルシフト機能付きバッファ回路。
【請求項３】
オフセットキャンセル期間に上記レベルシフトさせるための電荷を蓄積するために上記容量へ印加する電圧を、複数の電圧レベルから選択可能とすることを特徴とする請求項１または２記載の電圧レベルシフト機能付きバッファ回路。
【請求項４】
差動増幅器と、
第１端子および第２端子を有し、上記差動増幅器の入力端子の１つである第１入力端子に上記第１端子が接続された容量と、
上記差動増幅器の出力端子を、上記第１端子に接続するか否かを選択する第１スイッチと、
上記差動増幅器の出力端子を、上記容量の第２端子に接続するか否かを選択する第２スイッチと、
上記第１および第２スイッチの導通／遮断を制御すると共に、上記第２端子の電位および上記差動増幅器の残余の入力端子である第２入力端子の電位を制御する制御手段とを備え、
上記制御手段は、オフセットキャンセル期間には、上記第１スイッチを導通させ、上記第２スイッチを遮断することによって、上記差動増幅器の出力を上記第１入力端子へフィードバックすると共に、上記第２入力端子の電位を、入力信号の電位と、第１基準電位と、当該第１基準電位とは異なる第２基準電位とのうちの１つである第１電位に維持し、上記第２端子の電位を、上記入力信号の電位、第１基準電位および第２基準電位の残余の１つである第２電位に維持するものであり、
さらに、上記制御手段は、上記オフセットキャンセル期間の終了時には、上記第１スイッチを遮断した後、上記第２スイッチを導通させることによって、上記差動増幅器の出力を上記容量を介して上記第１入力端子へフィードバックすると共に、当該第２スイッチが導通している出力期間には、上記第２入力端子の電位を、上記入力信号の電位、第１基準電位および第２基準電位のうち、第１および第２電位のいずれでもない第３電位に維持することを特徴とする電圧レベルシフト機能付きバッファ回路。
【請求項５】
上記第３電位は、上記入力信号の電位であり、
上記第１電位は、第２電位よりも低く設定されていることを特徴とする請求項４記載の電圧レベルシフト機能付きバッファ回路。
【請求項６】
上記第３電位は、入力電位であり、
上記第１電位は、第２電位よりも高く設定されていることを特徴とする請求項４記載の電圧レベルシフト機能付きバッファ回路。
【請求項７】
上記第３電位は、入力電位であり、
上記制御手段は、上記第１および第２基準電位の少なくとも一方を変更することによって、上記第１電位を第２電位よりも高く設定するか、低く設定するかを切り換え可能であることを特徴とする請求項４記載の電圧レベルシフト機能付きバッファ回路。
【請求項８】
請求項１、２、３、４、５、６または７記載の電圧レベルシフト機能付きバッファ回路を備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧レベルシフト機能を有するバッファ回路に関するものである。
【背景技術】
【０００２】
従来から、信号を生成する回路へ、負荷の変動の影響を与えないようにする場合、バッファ回路は、当該信号生成回路と負荷との間に設けられている。例えば、図１６に示すように、後述の特許文献１に記載のバッファ回路では、オフセットキャンセル期間中（図１７に示すｔ１０１〜ｔ１０２の期間）、スイッチＳＷ１０１が導通し、差動増幅器Ａ１０１の出力端子および反転入力端子が互いに接続される。また、当該オフセットキャンセル期間には、スイッチＳＷ１０３が導通し、差動増幅器Ａ１０１の反転入力端子は、キャパシタＣ１０１を介して接地される。同様に、当該期間中、スイッチＳＷ１０５が導通して、差動増幅器Ａ１０１の非反転入力端子は接地される。
【０００３】
この状態では、キャパシタＣ１０１の両端には、差動増幅器Ａ１０１のオフセット電圧Ｖｏｆｓが印加されるので、当該キャパシタＣ１０１には、差動増幅器Ａ１０１に固有のオフセット電圧Ｖｏｆｓに応じた電荷が蓄積される。
【０００４】
一方、オフセットキャンセル期間が終了すると（ｔ１０２の時点）、上記スイッチＳＷ１０１は遮断され、その後、ｔ１０３の時点になると、上記スイッチＳＷ１０３およびＳＷ１０５が遮断される。また、ｔ１０３の時点では、スイッチＳＷ１０２が導通して、差動増幅器Ａ１０１の出力端子は、キャパシタＣ１０１を介して差動増幅器Ａ１０１の反転入力端子に接続される。
【０００５】
ここで、オフセットキャンセル期間には、上記キャパシタＣ１０１にオフセット電圧Ｖｏｆｓに応じた電荷が蓄積されている。また、スイッチＳＷ１０１が遮断された後で、スイッチＳＷ１０２〜ＳＷ１０５が切り換えられるので、当該キャパシタＣ１０１に蓄積された電荷が保存される。この結果、ｔ１０３〜ｔ１０４の期間（出力期間）において、差動増幅器Ａ１０１は、図１７に示すように、上記オフセット電圧Ｖｏｆｓに拘わらず、サンプリングホールド回路（ＳＨ）から差動増幅器Ａ１０１の非反転入力端子へ入力される入力信号の電位Ｖｉｎと同じ電位の出力信号Ｖｏｕｔを出力することができる。
【特許文献１】特許第３２０８２９９号（公開日：1996年１１月５日）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、バッファ回路は、入力信号の電位Ｖｉｎと同じ電位の出力信号Ｖｏｕｔを出力しているので、バッファ回路へ入力信号を出力する回路は、バッファ回路からの出力を受け取る回路が必要とする電位の範囲と同じ範囲の入力信号を出力する必要がある。この結果、入力信号を生成する回路の消費電力やレイアウト面積が増大したり、当該回路へ基準電圧を供給する電源回路の構成が複雑になる虞れがある。
【０００７】
例えば、図１８に示すように、液晶表示装置のビデオ回路１０１では、基準電位生成回路１０２の生成した基準電位群は、極性反転スイッチ１０３を介して、セレクタ１０４へ入力されている。一方、セレクタ１０４は、与えられた基準電位群の中から、映像信号ＤＡＴとして入力されているデジタルの映像データＤの値に対応する基準電位を選択し、選択された基準電位と同じ電位の出力信号Ｏを、バッファ回路１０５が生成する。これにより、ビデオ回路１０１は、デジタルの映像信号ＤＡＴをアナログの映像信号（出力信号Ｏ）に変換して出力できる。
【０００８】
ところが、上記構成では、バッファ回路は、入力信号の電位Ｖｉｎと同じ電位の出力信号Ｖｏｕｔを出力しているので、基準電位生成回路１０２は、アナログの映像信号として出力する必要のある電位の範囲と同じ範囲の電位を出力する必要がある。
【０００９】
ここで、液晶表示装置は、液晶を交流駆動する必要がある。したがって、例えば、図１９に示すように、”＋”極性時に必要な電位の範囲（Ｖｃｏｍ＿Ｌ＋Ｖｂｌａｃｋ〜Ｖｃｏｍ＿Ｌ＋Ｖｗｈｉｔｅ、あるいは、Ｖｃｏｍ＋Ｖｂｌａｃｋ〜Ｖｃｏｍ＋Ｖｗｈｉｔｅ）Ｒ１１と、”−”極性時に必要な電位の範囲Ｒ１２（Ｖｃｏｍ＿Ｈ−Ｖｂｌａｃｋ〜Ｖｃｏｍ＿Ｈ−Ｖｗｈｉｔｅ、あるいは、Ｖｃｏｍ−Ｖｂｌａｃｋ〜Ｖｃｏｍ−Ｖｗｈｉｔｅ）との双方を生成するために、基準電位生成回路１０２が、範囲Ｒ１１の最高電位（Ｖｃｏｍ＿Ｌ＋ＶｂｌａｃｋあるいはＶｃｏｍ＋Ｖｂｌａｃｋ）から、範囲Ｒ１２の最低電位（Ｖｃｏｍ＿Ｈ−ＶｂｌａｃｋあるいはＶｖｏｍ−Ｖｂｌａｃｋ）までの範囲Ｒ１０の電位を生成すると、基準電位生成回路１０２の消費電力が増大してしまう。
【００１０】
一方、基準電位生成回路１０２の消費電力を削減するために、図２０に示すように、”＋”極性時と、”−”極性時とで、基準電位生成回路１０２の生成する電位の範囲を変更すると、基準電位生成回路１０２にて、基準電位を生成するための抵抗群の両端に印加する基準電位ＶｈおよびＶｌを、”＋”極性時と”−”極性時とで変更する必要がある。
【００１１】
したがって、基準電位生成回路１０２へ基準電位を与える電源回路の構成が複雑になってしまう。なお、基準電位生成回路１０２が充分な精度で基準電位群をするためには、基準電位生成回路１０２へ与えられる基準電位が充分に高精度である必要がある。したがって、生成すべき基準電位の数が増加すると、当該電源回路の構成が複雑になってしまう。
【００１２】
また、図２１に示すように、”＋”極性時と”−”極性時とで、バッファ回路が出力すべき電位の範囲が変化しない場合であっても、基準電位生成回路１０２は、当該範囲の電位を生成する必要がある。したがって、当該範囲が、高電位の領域に配置されていれば、電源回路の構成が複雑になってしまう。
【００１３】
なお、上記極性反転スイッチ１０３は、例えば、図２２に示すように、基準電位生成回路１０２の出力すべき電位毎に設けられた２つのアナログスイッチＳＷ（ＳＷＢ）を備えている。したがって、基準電位の数が２m 個とすると、２m+1 個のアナログスイッチが必要になってしまう。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、バッファ回路を含むシステムの消費電力の削減あるいは構成の簡略化の少なくとも一方を実現可能なバッファ回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明に係るバッファ回路は、上記課題を解決するために、差動増幅器と、上記差動増幅器の一方の入力端子に接続された容量と、上記容量に電圧を印加する電圧印加手段とを備え、オフセットキャンセル期間には、上記電圧印加手段が上記容量に電圧を加えることによって、当該容量に、オフセットをキャンセルするための電荷とレベルシフトさせるための電荷とを蓄積しておき、出力期間には、上記容量に蓄積された電荷を用いて、上記差動増幅器の出力電圧をレベルシフトさせることを特徴としている。
【００１６】
上記構成によれば、オフセットキャンセル期間中において、上記容量には、差動増幅器のオフセット電圧に応じた電荷を蓄積するだけではなく、第１電位および第２電位の電位差に応じた電荷も蓄積される。これにより、電圧レベルシフト機能付きバッファ回路は、出力インピーダンスよりも入力インピーダンスを高く保っているだけではなく、以下の電位、すなわち、差動増幅器のオフセット電圧の影響が打ち消され、しかも、入力信号の電位をレベルシフトした後の電位を出力することができる。
【００１７】
この結果、電圧レベルシフト機能付きバッファ回路は、入力信号が取り得る電位の範囲の幅が、出力すべき電位の範囲の幅と同一であれば、入力信号が取り得る電位の範囲の最大値（最大電位）が、出力すべき電位の範囲の最大値とが異なっていても、何ら支障なく、所望の範囲の電位の出力信号を出力でき、例えば、低電位間の入力信号に基づいて、同様の幅を持ち、絶対値の異なる電位群を出力することができる。
【００１８】
したがって、電圧レベルシフト機能付きバッファ回路へ入力信号を入力する信号生成回路は、電圧レベルシフト機能付きバッファ回路の出力に接続された回路が必要とする電位の範囲の最大値に拘わらず、入力信号として出力すべき電位の範囲の最大値を任意の電位に設定でき、当該信号生成回路の消費電力やレイアウト面積の削減と、当該信号生成回路へ基準電圧を供給する電源回路の構成の簡略化との少なくとも一方を実現できる。これにより、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。
【００１９】
また、多くの場合、電圧レベルシフト機能付きバッファ回路を含むシステムでは、複数の基準となる電位が生成されており、また、特に生成しなくても、接地レベルも基準となる電位として使用できる。したがって、入力信号として出力すべき電位の範囲の最大値を任意の電位に設定できれば、上記信号生成回路が、これらの電位のいずれかを、上記入力信号を生成するための基準電位としても流用できるので、さらに、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。
【００２０】
また、本発明に係るバッファ回路は、上記課題を解決するために、第１および第２入力端子を有する差動増幅器と、第１端子および第２端子を有し、上記第１入力端子に上記第１端子が接続された容量と、上記差動増幅器の出力端子を、上記第１および第２端子のうちのいずれに接続するかを選択する選択手段と、上記容量の第２端子にスイッチング手段を介して接続された端子とを備え、オフセットキャンセル期間には、上記差動増幅器の出力端子を上記容量の第１端子に接続すると共に、上記スイッチング手段を動作して、上記端子を上記容量の第２端子に導通させ、さらに、上記差動増幅器の第２入力端子と上記端子との間に電圧を印加することによって、レベルシフトさせるための電荷を上記容量に蓄積し、出力期間には、上記差動増幅器の出力端子と上記容量の第２端子とを接続すると共に、上記スイッチング手段を動作して上記端子を上記容量の第２端子と非導通にすることによって、上記差動増幅器の第２入力端子に入力した電位を、上記容量に蓄積した電荷を用いてレベルシフトし、上記差動増幅器の出力端子に出力することを特徴としている。
【００２１】
上記構成によれば、オフセットキャンセル期間中において、上記容量には、差動増幅器のオフセット電圧に応じた電荷を蓄積するだけではなく、第１電位および第２電位の電位差に応じた電荷も蓄積される。これにより、当該電圧レベルシフト機能付きバッファ回路は、上述した構成と同様に、出力インピーダンスよりも入力インピーダンスを高く保っているだけではなく、以下の電位、すなわち、差動増幅器のオフセット電圧の影響が打ち消され、しかも、入力信号の電位をレベルシフトした後の電位を出力することができる。
【００２２】
この結果、電圧レベルシフト機能付きバッファ回路は、入力信号が取り得る電位の範囲の幅が、出力すべき電位の範囲の幅と同一であれば、入力信号が取り得る電位の範囲の最大値（最大電位）が、出力すべき電位の範囲の最大値とが異なっていても、何ら支障なく、所望の範囲の電位の出力信号を出力でき、例えば、低電位間の入力信号に基づいて、同様の幅を持ち、絶対値の異なる電位群を出力することができる。
【００２３】
したがって、電圧レベルシフト機能付きバッファ回路へ入力信号を入力する信号生成回路は、電圧レベルシフト機能付きバッファ回路の出力に接続された回路が必要とする電位の範囲の最大値に拘わらず、入力信号として出力すべき電位の範囲の最大値を任意の電位に設定でき、当該信号生成回路の消費電力やレイアウト面積の削減と、当該信号生成回路へ基準電圧を供給する電源回路の構成の簡略化との少なくとも一方を実現できる。これにより、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。
【００２４】
さらに、上記構成に加えて、オフセットキャンセル期間に上記レベルシフトさせるための電荷を蓄積するために上記容量へ印加する電圧を、複数の電圧レベルから選択可能としてもよい。
【００２５】
当該構成では、オフセットキャンセル期間に上記レベルシフトさせるための電荷を蓄積するために上記容量へ印加する電圧を、複数の電圧レベルから選択可能とすることによって、電圧レベルシフト機能付きバッファ回路は、複数種類のうちのいずれかの電圧レベルシフトが可能になる。したがって、状況に応じてシフト量を変更可能な電圧レベルシフト機能付きバッファ回路を実現できる。
【００２６】
また、本発明に係るバッファ回路は、上記課題を解決するために、電圧レベルシフト機能付きのバッファ回路であって、差動増幅器と、第１端子および第２端子を有し、上記差動増幅器の入力端子の１つである第１入力端子に上記第１端子が接続された容量と、上記差動増幅器の出力端子を、上記第１端子に接続するか否かを選択する第１スイッチと、上記差動増幅器の出力端子を、上記容量の第２端子に接続するか否かを選択する第２スイッチと、上記第１および第２スイッチの導通／遮断を制御すると共に、上記第２端子の電位および上記差動増幅器の残余の入力端子である第２入力端子の電位を制御する制御手段とを備え、上記制御手段は、オフセットキャンセル期間には、上記第１スイッチを導通させ、上記第２スイッチを遮断することによって、上記差動増幅器の出力を上記第１入力端子へフィードバックすると共に、上記第２入力端子の電位を、入力信号の電位と、第１基準電位と、当該第１基準電位とは異なる第２基準電位とのうちの１つである第１電位に維持し、上記第２端子の電位を、上記入力信号の電位、第１基準電位および第２基準電位の残余の１つである第２電位に維持するものであり、さらに、上記制御手段は、上記オフセットキャンセル期間の終了時には、上記第１スイッチを遮断した後、上記第２スイッチを導通させることによって、上記差動増幅器の出力を上記容量を介して上記第１入力端子へフィードバックすると共に、当該第２スイッチが導通している出力期間には、上記第２入力端子の電位を、上記入力信号の電位、第１基準電位および第２基準電位のうち、第１および第２電位のいずれでもない第３電位に維持することを特徴としている。
【００２７】
上記構成では、オフセットキャンセル期間において、上記容量には、差動増幅器のオフセット電圧と、第１電位および第２電位の差とに応じた電荷が蓄積される。一方、制御手段が、上記第１スイッチを遮断した後、上記第２スイッチを導通させることによって、上記容量に蓄積された電荷を保持したまま、上記容量の接続が切り換えられ、当該容量は、出力期間において、差動増幅器の第１入力端子と出力端子との間に配置される。
【００２８】
当該構成では、オフセットキャンセル期間中において、上記容量には、差動増幅器のオフセット電圧に応じた電荷を蓄積するだけではなく、第１電位および第２電位の電位差に応じた電荷も蓄積される。また、オフセットキャンセル期間における差動増幅器の第２入力端子の電位（第１電位）と、出力期間における当該第２入力端子の電位（第３電位）とが互いに異なっている。
【００２９】
これにより、電圧レベルシフト機能付きバッファ回路は、出力インピーダンスよりも入力インピーダンスを高く保っているだけではなく、以下の電位、すなわち、差動増幅器のオフセット電圧の影響が打ち消され、しかも、入力信号の電位をレベルシフトした後の電位を出力することができる。
【００３０】
この結果、電圧レベルシフト機能付きバッファ回路は、入力信号が取り得る電位の範囲の幅が、出力すべき電位の範囲の幅と同一であれば、入力信号が取り得る電位の範囲の最大値（最大電位）が、出力すべき電位の範囲の最大値とが異なっていても、何ら支障なく、所望の範囲の電位の出力信号を出力でき、例えば、低電位間の入力信号に基づいて、同様の幅を持ち、絶対値の異なる電位群を出力することができる。
【００３１】
したがって、上述した各電圧レベルシフト機能付きバッファ回路と同様に、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。
【００３２】
また、上記構成に加えて、上記第３電位は、上記入力信号の電位であり、上記第１電位は、第２電位よりも低く設定されていてもよい。当該構成では、第１電位（例えば、スイッチＳＷ５が導通することによってノードＮｉｐに印加される電位Ｖｓｓ）が第２電位（例えば、スイッチＳＷ３が導通することによってノードＮｉｆに印加される電位Ｖｐｒｅ１）よりも低く設定されているので、入力信号の電位を、より高くシフトできる。この結果、電圧レベルシフト機能付きバッファ回路は、低電位間の入力信号に基づいて、より高電位間の範囲内の電位を出力できる。
【００３３】
一方、上記構成に加えて、上記第３電位は、入力電位であり、上記第１電位は、第２電位よりも高く設定されていてもよい。当該構成では、第１電位（例えば、スイッチＳＷ７が導通することによってノードＮｉｐに印加される電位Ｖｐｒｅ２）が第２電位（例えば、スイッチＳＷ６が導通することによってノードＮｉｆに印加される電位Ｖｓｓ）よりも高く設定されているので、入力信号の電位を、より低くシフトでき、極性反転に応じた電位を出力できる。この結果、電圧レベルシフト機能付きバッファ回路は、極性反転スイッチを設けることなく、極性の異なる信号を出力することができ、電圧レベルシフト機能付きバッファ回路を含むシステム全体の構成を簡略化できる。
【００３４】
さらに、上記構成に加えて、上記第３電位は、入力電位であり、上記制御手段は、上記第１および第２基準電位の少なくとも一方を変更することによって、上記第１電位を第２電位よりも高く設定するか、低く設定するかを切り換え可能であってもよい。なお、上記制御手段は、例えば、ある基準電位と他の基準電位との一方を選択して、第１基準電位として出力するなどして、第１基準電位を変更できる。同様に、制御手段は、ある基準電位と他の基準電位との一方を選択して、第２基準電位として出力するなどして、第２基準電位を変更してもよい。
【００３５】
当該構成では、制御手段が上記第１および第２基準電位の少なくとも一方を変更することによって、上記第１電位を第２電位よりも高く設定するか、低く設定するかが切り換えられるので、電圧レベルシフト機能付きバッファ回路は、ある期間には、入力信号の電位を、より高くシフトして出力し、他の期間には、より低くシフトして出力することができる。
【００３６】
これにより、電圧レベルシフト機能付きバッファ回路は、目的に応じて、出力電位をシフトする方向を選択でき、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。なお、第１基準電位と第２基準電位との差を変更すれば、出力電位をシフトする方向だけではなく、シフト量も調整できる。
【００３７】
また、本発明に係る液晶表示装置は、上記課題を解決するために、上記のいずれかの構成の電圧レベルシフト機能付きバッファ回路を備えていることを特徴としている。
【００３８】
上述したように、上記電圧レベルシフト機能付きバッファ回路は、入力電位をシフトした後の電位を出力できるので、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力を削減したり、構成を簡略化したりすることができる。したがって、消費電力の低減と構成の簡略化とのうちの少なくとも一方を達成可能な液晶表示装置を実現できる。
【００３９】
また、液晶は、交流駆動する必要があるので、供給すべき電位の範囲を、第１の範囲と、それとは異なる第２の範囲との間で変更することが多い。したがって、上記の各構成の中でも、第１電位を第２電位よりも高く設定するか、低く設定するかを切り換え可能な構成を、特に好適に使用できる。
【発明の効果】
【００４０】
本発明に係るバッファ回路が、出力インピーダンスよりも入力インピーダンスを高く保っているだけではなく、差動増幅器のオフセット電圧の影響が打ち消され、しかも、入力電位をシフトした後の電位の出力信号を出力するので、電圧レベルシフト機能付きバッファ回路を含むシステム全体の消費電力の削減と、構成の簡略化との少なくとも一方を実現できる。したがって、液晶表示装置をはじめとして、消費電力の低減あるいは構成の簡略化が望まれる装置のバッファ回路として広く使用できる。
【発明を実施するための最良の形態】
【００４１】
本発明の一実施形態について図１ないし図１５に基づいて説明すると以下の通りである。なお、本実施形態に係る液晶表示装置は、オフセットキャンセル機能および電圧レベルのシフト機能が設けられたバッファアンプを備えることにより、消費電力や回路のレイアウト面積を削減可能な液晶表示装置であって、液晶テレビジョン受像機や、液晶モニタをはじめとして、種々の液晶表示装置として広く使用することができるものである。
【００４２】
まず、以下では、バッファアンプの回路構成について説明する前に、液晶表示装置全体の概略構成および動作について簡単に説明する。また、説明の便宜上、例えば、ｉ番目のデータ信号線ＳＬi のように、位置を特定する必要がある場合にのみ、位置を示す数字または英字を付して参照し、位置を特定する必要がない場合や総称する場合には、位置を示す文字を省略して参照する。
【００４３】
すなわち、本実施形態に係る液晶表示装置１は、信号源ＶＳからの映像信号ＶＩＤＥＯを表示する装置であって、図２に示すように、マトリクス状に配された画素ＰＩＸ(1,1) 〜ＰＩＸ(n,m) を有する画素アレイ２と、画素アレイ２のデータ信号線ＳＬ１〜ＳＬｎを駆動するデータ信号線駆動回路３と、画素アレイ２の走査信号線ＧＬ１〜ＧＬｍを駆動する走査信号線駆動回路４と、上記両駆動回路３・４の動作タイミングを決定する信号を生成するタイミング・ジェネレータ５と、上記映像信号ＶＩＤＥＯに基づいて、上記画素ＰＩＸ(1,1) 〜ＰＩＸ(n,m) の輝度を示すデジタルの映像データＤ(1,1) 〜Ｄ(n,m) を生成し、デジタルの映像信号ＤＡＴとして、上記データ信号線駆動回路３に与えると共に、上記映像信号ＶＩＤＥＯに基づいて、上記タイミング・ジェネレータ５の動作タイミングを決定する制御信号を生成する制御回路６とを備えている。
【００４４】
本実施形態では、上記各部材２〜６が液晶モジュール１１としてまとめられており、当該液晶モジュール１１には、液晶モジュール１１の外部の電源回路１２からの電力供給を受けると共に、当該液晶モジュール内の各部材２〜６へ電力を供給するモジュール内電源回路７も設けられている。
【００４５】
また、上記データ信号線駆動回路３には、上記制御回路６からの映像データＤ(1,1) 〜Ｄ(n,m) を受け取るためのデジタルインターフェース（ＩＦ）回路３１と、当該映像データＤ(1,1) 〜Ｄ(n,m) に応じた電圧レベルのアナログの映像信号Ｏ(1,1) 〜Ｏ(n,m) を生成するビデオ回路３２とが設けられている。
【００４６】
上記画素アレイ２は、複数（この場合は、ｎ本）のデータ信号線ＳＬ１〜ＳＬｎと、各データ信号線ＳＬ１〜ＳＬｎに、それぞれ交差する複数（この場合は、ｍ本）の走査信号線ＧＬ１〜ＧＬｍとを備えており、データ信号線と走査信号線とに囲まれた領域のそれぞれに画素を備えている。
【００４７】
より詳しくは、上記各データ信号線に対応する１からｎまでのうちの任意の整数をｉとし、上記各走査信号線に対応する１からｍまでのうちの任意の整数をｊとすると、データ信号線ＳＬｉおよび走査信号線ＧＬｊの組み合わせ毎に、画素ＰＩＸ(i,j) が設けられており、当該画素ＰＩＸ(i,j) は、隣接する２本のデータ信号線ＳＬ(i-1) ・ＳＬｉと、隣接する２本の走査信号線ＧＬ(j-1) ・ＧＬｊとで囲まれた部分に配されている。なお、ここでは、画素ＰＩＸ(i,j) が、自らに対応するデータ信号線ＳＬｉおよび走査信号線ＧＬｊと、それらよりも前の順番のデータ信号線ＳＬ(i-1) および走査信号線ＧＬ(j-1) とで囲まれている場合を例示したが、データ信号線ＳＬｉおよび走査信号線ＧＬｊの組み合わせ毎に設けられていれば、画素ＰＩＸ(i,j) は、例えば、それぞれ次の順番のデータ信号線ＳＬ(i+1) および走査信号線ＧＬ(j+1) と、データ信号線ＳＬｉおよび走査信号線ＧＬｊとで囲まれていてもよい。
【００４８】
上記画素ＰＩＸ(i,j) は、例えば、図３に示すように、スイッチング素子として、ゲートが走査信号線ＧＬｊに、ソースがデータ信号線ＳＬｉに接続された電界効果トランジスタＳＷ(i,j) と、当該電界効果トランジスタＳＷ(i,j) のドレインに一方電極が接続された画素容量Ｃｐ(i,j) とを備えている。また、画素容量Ｃｐ(i,j) の他端は、対向電極に接続されており、当該対向電極は、全画素ＰＩＸ…に共通の共通電極線に接続されている。上記画素容量Ｃｐ(i,j) は、液晶容量ＣＬ(i,j) と、必要に応じて付加される補助容量Ｃｓ(i,j) とから構成されている。
【００４９】
上記画素ＰＩＸ(i,j) において、走査信号線ＧＬｊが選択されると、電界効果トランジスタＳＷ(i,j) が導通し、データ信号線ＳＬｉに印加された電圧が画素容量Ｃｐ(i,j) へ印加される。一方、当該走査信号線ＧＬｊの選択期間が終了して、電界効果トランジスタＳＷ(i,j) が遮断されている間、画素容量Ｃｐ(i,j) は、遮断時の電圧を保持し続ける。ここで、液晶の透過率あるいは反射率は、液晶容量ＣＬ(i,j) に印加される電圧によって変化する。したがって、走査信号線ＧＬｊを選択し、当該画素ＰＩＸ(i,j) への映像データＤに応じた電圧をデータ信号線ＳＬｉへ印加すれば、当該画素ＰＩＸ(i,j) の表示状態を、映像データＤに合わせて変化させることができる。
【００５０】
上記構成において、図２に示す走査信号線駆動回路４は、各走査信号線ＧＬ１〜ＧＬｍへ、例えば、電圧信号など、選択期間か否かを示す信号を出力している。また、走査信号線駆動回路４は、選択期間を示す信号を出力する走査信号線ＧＬｊを、例えば、タイミング・ジェネレータ５から与えられるゲートクロック信号ＧＣＫやスタートパルス信号ＧＳＰなどの制御信号に基づいて変更している。これにより、各走査信号線ＧＬ１〜ＧＬｍは、予め定められたタイミングで、順次選択される。
【００５１】
さらに、データ信号線駆動回路３のデジタルＩＦ回路３１は、上記タイミング・ジェネレータ５からの制御信号の示すタイミングで動作して、制御回路６からの映像信号ＤＡＴから、各画素ＰＩＸ…への映像データＤ…を取得する。
【００５２】
なお、本実施形態に係る信号源ＶＳは、ＲＧＢの色毎に分ける前の各映像データＤ…、および、その他の制御信号（コマンド）を、互いに同一の信号線によって、時分割で伝送しており、上記制御回路６は、これらの信号に基づいて、各映像データＤを、液晶モジュール１１用に、ＲＧＢの色毎にパラレル変換したり、各種コマンドをデコードしたり、デコード結果に応じて、タイミング・ジェネレータ５用の信号を生成したりしている。また、本実施形態では、例えば、上記制御回路６は、各画素ＰＩＸ…への映像データＤ…を時分割で、データ信号線駆動回路３のデジタルＩＦ回路３１に伝送しており、この場合、上記デジタルＩＦ回路３１は、上記制御回路６からの映像信号ＤＡＴを、各画素ＰＩＸ…に応じたタイミングでサンプリングするなどして、それぞれの画素ＰＩＸ…への映像データＤ…を取得する。
【００５３】
さらに、デジタルＩＦ回路３１は、走査信号線駆動回路４が選択中の走査信号線ＧＬｊに対応する各画素ＰＩＸ(1,j) 〜ＰＩＸ(n,j) への映像データＤ(1,j) 〜Ｄ(n,j) を、ビデオ回路３２へ出力し、ビデオ回路３２は、各映像データＤ(1,j) 〜Ｄ(n,j) に対応する電圧レベルの出力信号Ｏ(1) 〜Ｏ(n) を、各データ信号線ＳＬ１〜ＳＬｎへ出力する。
【００５４】
一方、各画素ＰＩＸ(1,j) 〜ＰＩＸ(n,j) は、自らに対応する走査信号線ＧＬｊが選択されている間に、自らに対応するデータ信号線ＳＬ１〜ＳＬｎに与えられた出力信号Ｏ(1) 〜Ｏ(n) に応じて、それぞれの透過率を調整して、自らの明るさを決定する。これにより、各画素ＰＩＸ(1,j) 〜ＰＩＸ(n,j) の輝度は、映像データＤ(1,j) 〜Ｄ(n,j) の示す輝度になるように制御される。
【００５５】
ここで、走査信号線駆動回路４は、走査信号線ＧＬ１〜ＧＬｍを順次選択している。したがって、画素アレイ２の全画素ＰＩＸ(1,1) 〜ＰＩＸ(n,m) を、それぞれへの映像データＤが示す明るさに設定でき、画素アレイ２へ表示される画像を更新できる。
【００５６】
ここで、上記ビデオ回路３２は、図４に示すように、上記映像データＤの取り得る値のそれぞれに対応する基準電位群を生成する基準電位生成回路４１と、上記基準電位生成回路４１が生成している基準電位群の中から、上記映像データＤの値に応じた基準電位を選択して出力するセレクタ４２と、セレクタ４２の出力電圧Ｖｉｎに応じた電圧レベルの出力信号Ｖｏｕｔを出力するバッファ回路４３とを備えている。
【００５７】
ここで、図２の構成では、ビデオ回路３２が各データ信号線ＳＬ…をそれぞれ駆動しているので、図４のセレクタ４２およびバッファ回路４３は、データ信号線ＳＬ毎に設けられている。なお、上記基準電位生成回路４１もデータ信号線ＳＬ毎に設けてもよいが、本実施形態では、レイアウト面積をより削減するため、各セレクタ４２およびバッファ回路４３に共通に基準電位生成回路４１を設けている。また、映像データＤ(i,j) は、画素ＰＩＸ(i,j) の輝度を示す値であって、例えば、画素アレイ２がモノクロ表示の場合は、画素ＰＩＸ(i,j) の輝度を示している。一方、画素アレイ２がカラー表示可能であり、複数の互いに隣接する画素（サブ画素）ＰＩＸから、１ピクセルが構成されている場合、映像データＤ(i,j) は、当該ピクセルの色成分（例えば、Ｒ成分、Ｇ成分、Ｂ成分）のうち、対応するサブ画素ＰＩＸ(i,j) の色成分に応じた輝度になる。
【００５８】
また、本実施形態では、後述するように、黒表示時の電位と白表示時の電位との高低関係が、時間と共に（”＋”極性か”−”極性かによって）切り換わっているので、上記セレクタ４２は、現時点が、いずれを高く設定すべき期間に含まれているかに応じて、映像データＤに対応する基準電圧を切り換えている。より詳細には、白表示時の電位の方を高くする場合（後述する図８〜図１０に示す”−”極性のとき）は、映像データＤによって特定される輝度の値が高い程、より高い基準電位を選択し、白表示時の電位の方を低くする場合（後述する図８〜図１０に示す”＋”極性のとき）は、映像データＤによって特定される輝度の値が高い程、より低い基準電位を選択する。
【００５９】
上記基準電位生成回路４１は、例えば、図５に示すように、互いに直列に接続された抵抗群５１を備えており、抵抗群５１の両端には、モジュール内電源回路７から供給される高電位Ｖｈと低電位Ｖｌとが印加されている。また、抵抗群５１の両端、並びに、抵抗群５１を構成する各抵抗の接続点のうちの複数は、それぞれ、基準電位を出力する端子に接続されている。なお、図５では、一例として、抵抗群５１の両端、並びに、抵抗群５１を構成する各抵抗の接続点の全てが、それぞれに対応する出力端子に接続されている場合を図示している。
【００６０】
詳細は後述するように、本実施形態に係るバッファ回路４３は、図１６に示すバッファ回路と同様に、出力インピーダンスよりも入力インピーダンスが高くなるように構成されているだけではなく、図１６に示すバッファ回路とは異なって、入力電圧Ｖｉｎを、予め定められたシフト量Ｖｓｆｔ１またはＶｓｆｔ２だけシフトした後の電圧Ｖｏｕｔを出力できるように構成されている。すなわち、バッファ回路４３は、出力電圧Ｖｏｕｔが、以下の式（１）、あるいは、式（２）に示すように、
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｓｆｔ１                                        …（１）
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｓｆｔ２                                        …（２）
となるように構成されている。
【００６１】
これに伴なって、図６に示すように、本実施形態に係る基準電位生成回路４１が出力している基準電位群の電位は、バッファ回路４３が出力する必要のある電位の範囲Ｒ１およびＲ２とは異なる範囲Ｒ０に設定されている。
【００６２】
より詳細には、本実施形態に係るバッファ回路４３は、図１に示すように、入力端子Ｔｉｎに印加された入力電圧Ｖｉｎを、予め定められたシフト量Ｖｓｆｔ１またはＶｓｆｔ２だけシフトし、シフト後の電圧Ｖｏｕｔを、出力端子Ｔｏｕｔから出力することができる。
【００６３】
また、上記バッファ回路４３には、出力端子が上記出力端子Ｔｏｕｔに接続された差動増幅器Ａ１と、当該差動増幅器Ａ１の反転入力端子に一端が接続されたオフセットキャンセル用のキャパシタ（容量・オフセットキャンセル用容量）Ｃ１とを備えている。また、当該キャパシタＣ１および上記反転入力端子の接続点となるノードＮｉｍは、スイッチＳＷ１を介して上記差動増幅器Ａ１の出力端子に接続されている。
【００６４】
さらに、上記キャパシタＣ１の他端となるノードＮｉｆは、スイッチＳＷ２を介して上記差動増幅器Ａ１の出力端子に接続されていると共に、当該ノードＮｉｆには、スイッチＳＷ３を介して、第１のプリセット電位Ｖｐｒｅ１が印加されている。
【００６５】
また、上記差動増幅器Ａ１の非反転入力端子は、スイッチＳＷ４を介して、上記入力端子Ｔｉｎに接続されていると共に、上記非反転入力端子およびスイッチＳＷ４の接続点となるノードＮｉｐには、スイッチＳＷ５を介して、基準電位Ｖｓｓが印加されている。なお、本実施形態では、当該基準電位Ｖｓｓとして低電位側の電源電圧が使用されている。
【００６６】
同様に、上記バッファ回路４３には、上記ノードＮｉｆに、上記基準電位Ｖｓｓを印加するか否かを制御するスイッチＳＷ６と、上記ノードＮｉｐに、第２のプリセット電位Ｖｐｒｅ２を印加するか否かを制御するスイッチＳＷ７とが設けられている。なお、上記各プリセット電位Ｖｐｒｅ１・Ｖｐｒｅ２および基準電位Ｖｓｓは、後述するように、上記シフト量Ｖｓｆｔ１およびＶｓｆｔ２を決定するために用いられる。
【００６７】
さらに、上記バッファ回路４３には、上記各スイッチＳＷ１〜ＳＷ７の導通／遮断を制御する制御回路（電圧印加手段・制御手段）ＣＮＴ１が設けられている。なお、制御回路ＣＮＴ１による各スイッチＳＷ１〜ＳＷ７の制御タイミングについては、動作の説明と共に記載する。
【００６８】
上記構成において、上記制御回路ＣＮＴ１は、シフト量Ｖｓｆｔ１だけシフトさせる第１の期間Ｔ１において、スイッチＳＷ６およびＳＷ７を遮断し続けている。さらに、制御回路ＣＮＴ１は、オフセットキャンセル期間の開始時点（図７に示す時点ｔ１）に、スイッチＳＷ１を導通させ、スイッチＳＷ２を遮断する。さらに、上記スイッチＳＷ３およびＳＷ５を導通させると共に、スイッチＳＷ４を遮断する。
【００６９】
これにより、差動増幅器Ａ１の反転入力端子と出力端子とが接続されると共に、キャパシタＣ１のスイッチＳＷ３側の端部のノードＮｉｆは、差動増幅器Ａ１の出力端子と切り離される。また、プリセット電位Ｖｐｒｅ１は、キャパシタＣ１を介して、差動増幅器Ａ１の反転入力端子に印加される。さらに、基準電位Ｖｓｓは、差動増幅器Ａ１の非反転入力端子に印加される。
【００７０】
この状態では、上記ノードＮｉｆの電位Ｖｉｆは、プリセット電位Ｖｐｒｅ１に保たれ、差動増幅器Ａ１の非反転入力端子の電位Ｖｉｐは、基準電位Ｖｓｓに保たれる。一方、差動増幅器Ａ１の反転入力端子の電位Ｖｉｍは、差動増幅器Ａ１の出力端子の電位と同じ電位になる。
【００７１】
したがって、オフセットキャンセル期間における出力電圧Ｖｏｕｔは、差動増幅器Ａ１の動作点を０〔Ｖ〕とすると、以下の式（３）に示すように、
Ｖｏｕｔ＝Ｖｉｍ＝−Ａ・（Ｖｉｐ−Ｖｉｍ＋Ｖｏｆｓ）
＝−Ａ・（Ｖｓｓ−Ｖｉｍ＋Ｖｏｆｓ）                …（３）
となる。なお、上式において、Ａは、差動増幅器Ａ１のゲインであり、Ｖｏｆｓは、差動増幅器Ａ１のオフセット電圧である。
【００７２】
ここで、差動増幅器Ａ１のゲインＡの絶対値は、充分大きな値に設定されているので、差動増幅器Ａ１の反転入力端子のノードＮｉｍの電位Ｖｉｍは、Ｖｓｓ＋Ｖｏｆｓとなる。この結果、上記オフセットキャンセル用のキャパシタＣ１の両端には、（Ｖｓｓ−Ｖｐｒｅ１＋Ｖｏｆｓ）の電圧が印加される。
【００７３】
また、当該キャパシタＣ１の両端は、プリセット電位Ｖｐｒｅ１に維持される端子または出力端子Ｔｏｕｔに接続されており、キャパシタＣ１は、これらの端子を介して電荷を蓄積したり、電荷を放出したりできる。したがって、この状態では、キャパシタＣ１には、差動増幅器Ａ１の上記両ノードＮｉｐ・Ｎｉｆの電位差（Ｖｓｓ−Ｖｐｒｅ１）と、オフセット電圧Ｖｏｆｓとの差に応じた量（＝（Ｖｓｓ−Ｖｐｒｅ１＋Ｖｏｆｓ）・Ｃｏｆｓ）の電荷が蓄積される。なお、Ｃｏｆｓは、オフセットキャンセル用のキャパシタＣ１の静電容量値である。
【００７４】
一方、時点ｔ２になり、オフセットキャンセル期間が終了すると、制御回路ＣＮＴ１は、上記スイッチＳＷ１を遮断する。これにより、差動増幅器Ａ１の反転入力端子のノードＮｉｍは、フローティングノードになる。
【００７５】
さらに、上記時点ｔ２の後の時点ｔ３になると、制御回路ＣＮＴ１は、スイッチＳＷ２およびＳＷ４を導通させると共に、スイッチＳＷ３およびＳＷ５を遮断する。これにより、キャパシタＣ１のスイッチＳＷ３側の端部のノードＮｉｆは、差動増幅器Ａ１の出力端子に接続されると共に、差動増幅器Ａ１の非反転入力端子には、入力端子Ｔｉｎの電圧Ｖｉｎが印加される。
【００７６】
ただし、時点ｔ３における各スイッチＳＷ２〜ＳＷ５の切り換えの際には、上記ノードＮｉｍは、フローティングノードになっているので、当該ノードＮｉｍの電荷は、保存される。また、キャパシタＣ１の静電容量Ｃｏｆｓは、上記ノードＮｉｍに接続されている他の容量（例えば、配線容量や差動増幅器Ａ１の入力容量）の静電容量値と比較して、充分大きく（より詳細には、上記各スイッチＳＷ２〜ＳＷ５の切り換えによって、電荷の再分配が起こらないと見なせる程度に大きく）設定されている。したがって、キャパシタＣ１の両端電圧は、Ｖｓｓ−Ｖｐｒｅ１＋Ｖｏｆｓのまま維持される。
【００７７】
この結果、時点ｔ３から時点ｔ４までの出力期間において、差動増幅器Ａ１の出力電圧Ｖｏｕｔは、以下の式（４）に示すように、
Ｖｏｕｔ＝Ｖｉｍ−（Ｖｓｓ−Ｖｐｒｅ１＋Ｖｏｆｓ）                  …（４）
となる。
【００７８】
また、時点ｔ３から時点ｔ４までの出力期間において、差動増幅器Ａ１の非反転入力端子のノードＮｉｐの電位は、Ｖｉｎなので、出力期間における差動増幅器Ａ１の出力電圧Ｖｏｕｔは、以下の式（５）に示すように、
Ｖｏｕｔ＝−Ａ・（Ｖｉｐ−Ｖｉｍ＋Ｖｏｆｓ）
＝−Ａ・（Ｖｉｎ−Ｖｉｍ＋Ｖｏｆｓ）                        …（５）
となる。
【００７９】
ここで、上記式（４）および（５）をＶｏｕｔについて解くと、以下の式（６）に示すように、
Ｖｏｕｔ＝Ａ／（Ａ−１）・（Ｖｉｎ−Ｖｓｓ＋Ｖｐｒｅ１）            …（６）
となる。さらに、差動増幅器Ａ１のゲインＡの絶対値は、充分大きな値に設定されているので、Ａ／（Ａ−１）は、１と見なすことができる。したがって、上記式（６）は、以下の式（７）に示すように、
Ｖｏｕｔ＝Ｖｉｎ−Ｖｓｓ＋Ｖｐｒｅ１
＝Ｖｉｎ＋Ｖｓｆｔ１                                        …（７）
となる。なお、Ｖｓｆｔ１＝Ｖｐｒｅ１−Ｖｓｓである。
【００８０】
これにより、出力期間（時点ｔ３から時点ｔ４までの期間）において、バッファ回路４３は、差動増幅器Ａ１固有のオフセット電圧Ｖｏｆｓがキャンセルされ、しかも、予め定められたシフト量Ｖｓｆｔ１だけシフトされた電圧Ｖｏｕｔを出力することができる。
【００８１】
また、出力期間が終了し、次のオフセットキャンセル期間になると（ｔ４の時点）、制御回路ＣＮＴ１は、時点１と同様に、スイッチＳＷ１、ＳＷ３およびＳＷ５を導通させると共に、スイッチＳＷ２およびＳＷ４を遮断する。
【００８２】
なお、上記シフト量Ｖｓｆｔ１だけシフトさせる第１の期間Ｔ１に、時点ｔ１から時点ｔ４までの動作を複数回繰り返してもよいが、図７では、時点ｔ１から時点ｔ４までの動作を１回行った後は、第２の期間Ｔ２となり、シフト量Ｖｓｆｔ２だけシフトさせる場合を例示している。
【００８３】
当該第２の期間Ｔ２では、第１の期間Ｔ１において遮断され続けていたスイッチＳＷ６・ＳＷ７の代わりに、ＳＷ３・ＳＷ５が遮断され続け、ＳＷ３・ＳＷ５の代わりに、スイッチＳＷ６・ＳＷ７の導通／遮断が制御される。
【００８４】
より詳細には、第２の期間Ｔ２のうち、オフセットキャンセル期間の開始時点（図７に示す時点ｔ１１）になると、制御回路ＣＮＴ１は、第１の期間Ｔ１と同様に、スイッチＳＷ１を導通させ、スイッチＳＷ２・ＳＷ４を遮断する。さらに、第１の期間Ｔ１とは異なり、制御回路ＣＮＴ１は、スイッチＳＷ６およびＳＷ７を導通させる。
【００８５】
これにより、第１の期間Ｔ１と同様に、差動増幅器Ａ１の反転入力端子と出力端子とが接続されると共に、キャパシタＣ１のスイッチＳＷ３側の端部のノードＮｉｆは、差動増幅器Ａ１の出力端子と切り離される。ただし、第１の期間Ｔ１のオフセットキャンセル期間の開始時点ｔ１とは異なり、上記時点ｔ１１では、基準電圧ＶｓｓがキャパシタＣ１を介して、差動増幅器Ａ１の反転入力端子に印加され、プリセット電位Ｖｐｒｅ２が差動増幅器Ａ１の非反転入力端子に印加される。
【００８６】
さらに、時点ｔ１２において、スイッチＳＷ１が遮断され、差動増幅器Ａ１の反転入力端子のノードＮｉｍがフローティング状態になった後、時点ｔ１３において、スイッチＳＷ２、ＳＷ４、ＳＷ６およびＳＷ７が切り換えられる。そして、出力期間の終了時点ｔ１４になると、時点ｔ１１と同様に、スイッチＳＷ１、ＳＷ６およびＳＷ７を導通させると共に、スイッチＳＷ２およびＳＷ４を遮断する。
【００８７】
ここで、オフセットキャンセル期間において、ノードＮｉｆおよびＮｉｐに印加される電圧を除けば、オフセットキャンセル期間におけるキャパシタＣ１および差動増幅器Ａ１相互の接続関係は、第１の期間Ｔ１と同一であり、出力期間におけるキャパシタＣ１および差動増幅器Ａ１相互の接続関係も第１の期間Ｔ１と同一である。
【００８８】
したがって、上述の式（３）〜式（７）において、ＶｓｓをＶｐｒｅ２に置き換え、Ｖｐｒｅ１をＶｓｓに置き換えると、式（３）〜式（７）と同様の式が成立し、第２の期間Ｔ２の出力期間における、差動増幅器Ａ１の出力電圧Ｖｏｕｔは、以下の式（８）に示すように、
Ｖｏｕｔ＝Ｖｉｎ−Ｖｐｒｅ２＋Ｖｓｓ
＝Ｖｉｎ＋Ｖｓｆｔ２                                        …（８）
となる。なお、Ｖｓｆｔ＝Ｖｓｓ−Ｖｐｒｅ２である。
【００８９】
また、オフセットキャンセル期間中には、オフセットキャンセル用のキャパシタＣ１には、差動増幅器Ａ１の上記両ノードＮｉｐ・Ｎｉｆの電位差（Ｖｐｒｅ２−Ｖｓｓ）と、オフセット電圧Ｖｏｆｓとの差に応じた量（＝（Ｖｐｒｅ２−Ｖｓｓ＋Ｖｏｆｓ）・Ｃｏｆｓ）の電荷が蓄積される。
【００９０】
上記第１の期間Ｔ１および第２の期間Ｔ２の動作は、交互に、あるいは、予め定められた一定の周期毎に繰り返される。これにより、バッファ回路４３は、第１または第２の期間Ｔ１、Ｔ２の各出力期間において、入力電圧Ｖｉｎを、予め定められたシフト量Ｖｓｆｔ１またはＶｓｆｔ２だけシフトした後の電圧Ｖｏｕｔを出力できる。
【００９１】
なお、第２の期間Ｔ２において、時点ｔ１１から時点ｔ１４までの動作を複数回繰り返してもよいが、図７では、時点ｔ１１から時点ｔ１４までの動作を１回行った後は、第１の期間Ｔ１となり、シフト量Ｖｓｆｔ１だけシフトさせる場合を例示している。
【００９２】
以上のように、本実施形態に係るバッファ回路４３は、オフセットキャンセル期間中に、オフセットキャンセル用のキャパシタＣ１へ差動増幅器Ａ１のオフセット電圧Ｖｏｆｓに応じた電荷（Ｖｏｆｓ・Ｃｏｆｓ）を蓄積するだけではなく、当該キャパシタＣ１に、入力電圧Ｖｉｎをシフトするための電荷〔（Ｖｓｓ−Ｖｐｒｅ１）・Ｃｏｆｓあるいは（Ｖｐｒｅ２−Ｖｓｓ）・Ｃｏｆｓ〕も蓄積している。
【００９３】
これにより、オフセットキャンセル用のキャパシタＣ１とは別に、電圧レベルのシフト用のキャパシタを設けていないにも拘わらず、上記バッファ回路４３は、差動増幅器Ａ１固有のオフセット電圧Ｖｏｆｓがキャンセルされ、しかも、予め定められたシフト量Ｖｓｆｔ１またはＶｓｆｔ２だけシフトされた電圧Ｖｏｕｔを出力することができる。
【００９４】
したがって、従来の構成、すなわち、バッファ回路４３の出力する必要のある最大電位Ｖｍａｘから最小電位Ｖｍｉｎまでの各電位と同じ電位の基準電位を、基準電位生成回路４１が生成する構成と比較して、基準電位生成回路４１の生成している最高の基準電位と接地レベルとの差、並びに、基準電位生成回路４１の生成している最低の基準電位と接地レベルとの差を小さくすることができる。
【００９５】
したがって、基準電位生成回路４１に設けられた抵抗群５１（図５参照）の両端に印加する高電位Ｖｈと接地レベルとの差と低電位Ｖｌとの電位差を、小さく設定することができる。この結果、上記抵抗群５１における消費電力の削減および抵抗群５１の形成に必要なレイアウト面積の縮小と、抵抗群５１の両端に印加する電位ＶｈおよびＶｌを生成する電源回路（モジュール内電源回路７）の構成の簡略化との少なくとも一方を実現できる。これにより、バッファ回路４３、基準電位生成回路４１およびモジュール内電源回路７を含む液晶表示装置１の消費電力を削減すると共に、当該液晶表示装置１の構成を簡略化できる。
【００９６】
より詳細に説明すると、本実施形態のように、バッファ回路４３が、液晶表示装置１の各画素ＰＩＸへ印加する電圧レベルを示す出力信号Ｏを生成するために使用されている場合、出力信号Ｏの電圧レベルは、画素アレイ２の構造（液晶の物性や構造等）によって決定される。また、液晶には、交流電圧を印加する必要があるので、出力信号Ｏとして出力すべき電圧レベルは、画素ＰＩＸの対向電極の電位、すなわち、共通電極線の電位Ｖｃｏｍによっても変化する。
【００９７】
例えば、図８に示すように、対向電極の電位を一定の電位Ｖｃｏｍに維持する場合、各画素ＰＩＸの液晶層には、Ｖｃｏｍと出力信号Ｏの電位との差の電圧が印加されるので、”＋”極性時には、ビデオ回路３２は、画素ＰＩＸの輝度が黒から白に変化するに従って、出力信号Ｏの電位レベルを、Ｖｃｏｍ＋ＶｂｌａｃｋからＶｃｏｍ＋Ｖｗｈｉｔｅへと変化させる必要がある。一方、”−”極性時には、ビデオ回路３２は、画素ＰＩＸの輝度が黒から白に変化するに従って、出力信号Ｏの電位レベルを、Ｖｃｏｍ−ＶｂｌａｃｋからＶｃｏｍ−Ｖｗｈｉｔｅへと変化させる必要がある。なお、この図では、画素アレイ２がノーマリホワイトの場合を例示している。
【００９８】
この場合に、従来と同様に、バッファ回路が入力された電位と同じ電位の出力信号を生成する場合、基準電位生成回路は、画素の輝度を示す入力信号に基づいて、”＋”極性時には、Ｖｃｏｍ＋ＶｗｈｉｔｅからＶｃｏｍ＋Ｖｂｌａｃｋまでの範囲Ｒ１１の電位、”−”極性時には、Ｖｃｏｍ−ＶｂｌａｃｋからＶｃｏｍ−Ｖｗｈｉｔｅまでの範囲Ｒ１２の電位を生成する必要がある。
【００９９】
ここで、基準電位生成回路４１の抵抗群５１の両端に印加する電位ＶｈおよびＶｌを、”＋”極性時であっても”−”極性時であっても変更しないとすると、上記電位Ｖｈは、Ｖｃｏｍ＋Ｖｂｌａｃｋよりも高く、上記電位Ｖｌは、Ｖｃｏｍ−Ｖｂｌａｃｋよりも低く設定する必要があり、両者の差Ｖ１は、比較的大きな値になる。
【０１００】
これに対して、本実施形態では、バッファ回路４３が入力信号Ｖｉｎをシフトして出力信号Ｏを生成しており、第１の期間Ｔ１と第２の期間Ｔ２とで、シフト量を変更できる。したがって、第１の期間Ｔ１（例えば、”＋”極性時）において、基準電位生成回路４１が生成する必要のある基準電位群のうち、最低の基準電位と最高の基準電位との差は、当該期間Ｔ１における出力信号Ｏの最高電位と最低電位との差Ｖ０（＝Ｖｖｉｄｅｏ）だけあればよい。同様に、第２の期間Ｔ２（例えば、”−”極性時）において、基準電位生成回路４１が生成する必要のある基準電位群のうち、最低の基準電位と最高の基準電位との差は、当該期間Ｔ２における出力信号Ｏの最高電位と最低電位との差Ｖ０だけあればよい。この結果、上記従来の構成と比較して、基準電位生成回路４１の抵抗群５１（図５参照）の両端に印加される電位ＶｈおよびＶｌの差を大幅に小さくすることができる。
【０１０１】
ここで、基準電位生成回路４１において、各基準電位の出力ノードが出力する必要のある電流量は、各出力ノードが駆動すべき負荷容量によって決まる。したがって、両端の電位差を削減することによって、上記抵抗群５１の消費電力およびレイアウト面積を削減できる。
【０１０２】
なお、上記では、比較の対象として、基準電位生成回路４１の抵抗群５１の両端に印加する電位ＶｈおよびＶｌを、”＋”極性時であっても”−”極性時であっても変更しない構成（図１９と同様の構成）を例にして、上記抵抗群５１の消費電力およびレイアウト面積を削減できることを、説明したが、他の比較例として、”＋”極性時と”−”極性時とで、上記電位ＶｈおよびＶｌを変更する構成（図２０の構成）と比較すると、上記両電位ＶｈおよびＶｌを生成する回路（モジュール内電源回路７）の回路構成を簡略化できる。
【０１０３】
具体的には、基準電位生成回路４１は、基準電位を生成しているので、上記両電位ＶｈおよびＶｌには、高精度に安定していることが要求される。一方、高精度かつ安定した電位を、より多く生成しようとすると、これらの電位の生成回路（この例では、モジュール内電源回路７）の回路構成が複雑になってしまう。
【０１０４】
ここで、従来技術のように、シフトしない構成の場合、モジュール内電源回路７は、”＋”極性時には、電位Ｖｃｏｍ、Ｖｈ（＋）およびＶｌ（＋）を高精度かつ安定して生成し、”−”極性時には、Ｖｃｏｍ、Ｖｈ（−）およびＶｌ（−）を生成する必要がある。これらの各電位は、互いに異なったレベルなので、当該構成では、モジュール内電源回路７は、５つの電位を高精度かつ安定して生成する必要がある。なお、Ｖｈ（＋）およびＶｌ（＋）は、”＋”極性時に上記抵抗群５１の両端へ印加される電位であり、Ｖｈ（−）およびＶｌ（−）は、”−”極性時に上記抵抗群５１の両端へ印加される電位である。
【０１０５】
一方、本実施形態でも、モジュール内電源回路７は、”＋”極性時には、電位Ｖｃｏｍ、Ｖｈ（＋）およびＶｌ（＋）を高精度かつ安定して生成し、”−”極性時には、Ｖｃｏｍ、Ｖｈ（−）およびＶｌ（−）を生成する必要がある。さらに、本実施形態では、バッファ回路４３のシフト量Ｖｓｆｔ１およびＶｓｆｔ２を決定するために、電位Ｖｐｒｅ１、Ｖｐｒｅ２およびＶｓｓも、高精度に安定している必要がある。
【０１０６】
ところが、本実施形態に係るバッファ回路４３は、入力電圧Ｖｉｎをシフトして出力電圧Ｖｏｕｔを生成している。したがって、上記各電位Ｖｃｏｍ、Ｖｈ（＋）、Ｖｌ（＋）、Ｖｈ（−）、Ｖｌ（−）、Ｖｐｒｅ１、Ｖｐｒｅ２およびＶｓｓのうち、少なくとも２つを他の電位と同じレベルに設定することができる。さらに、接地レベルは、特に、電源回路が生成しなくても、安定しているので、当該接地レベルを、各電位Ｖｃｏｍ、Ｖｈ（＋）、Ｖｌ（＋）、Ｖｈ（−）、Ｖｌ（−）、Ｖｐｒｅ１、Ｖｐｒｅ２およびＶｓｓのいずれかとして設定でき、基準電位生成回路４１またはバッファ回路４３へ供給する必要のある基準電位の数を５つにまで削減できる。なお、この場合でも、本実施形態に係るバッファ回路４３は、入力電圧Ｖｉｎをシフトして出力電圧Ｖｏｕｔを生成しているので、バッファ回路４３は、何ら支障なく、所望の範囲の出力信号Ｖｏｕｔを出力できる。
【０１０７】
さらに、一般に、”＋”極性時の電位の範囲の幅（Ｖｖｉｄｅｏ）は、”−”極性時と同じであり、”＋”極性時の範囲Ｒ１１の最高電位の絶対値と、”−”極性時の範囲Ｒ１２の最低電位の絶対値とは、同じことが多い。したがって、基準電位生成回路４１またはバッファ回路４３へ供給する必要のある基準電位の数を３つにまで削減できる。なお、この場合でも、本実施形態に係るバッファ回路４３は、入力電圧Ｖｉｎをシフトして出力電圧Ｖｏｕｔを生成しているので、バッファ回路４３は、何ら支障なく、所望の範囲の出力信号Ｖｏｕｔを出力できる。
【０１０８】
これらの結果、モジュール内電源回路７が高精度かつ安定して生成する必要のある電位の数を削減でき、モジュール内電源回路７の回路構成を簡略化できる。
【０１０９】
さらに、本実施形態に係るバッファ回路４３は、入力電圧Ｖｉｎをシフトして出力電圧Ｖｏｕｔを生成しているので、モジュール内電源回路７が高精度かつ安定して生成する必要のある電位と接地レベルとの差を、従来技術よりも小さく設定することができる。したがって、出力信号Ｖｏｕｔが高電位間の信号であったとしても、基準電位生成回路４１は、それよりも低い電位間の入力信号Ｖｉｎを生成するだけでよい。この結果、モジュール内電源回路７の回路構成を簡略化できる。
【０１１０】
なお、”＋”極性時と、”−”極性時とで、黒表示時の出力電位と、白表示時の出力電位との高低関係が変化しているが、上述したように、セレクタ４２（図４参照）が、白表示時の電位の方を高くする場合は、映像データＤによって特定される輝度の値が高い程、より高い基準電位を選択し、白表示時の電位の方を低くする場合は、映像データＤによって特定される輝度の値が高い程、より低い基準電位を選択しているので、何ら支障なく、画素アレイ２へ印加する電圧を示す出力信号Ｏを出力できる。
【０１１１】
以下では、駆動電圧の数値の一例を挙げながら、上記効果について、さらに詳細に説明する。すなわち、一般的には、画素アレイ（液晶パネル）２を駆動している外部ＩＣの電源電圧Ｖｉｃとして、２．７〔Ｖ〕あるいは３．３〔Ｖ〕が使用されることが多い。ここで、一例として、電源電圧Ｖｉｃが３．３〔Ｖ〕であり、液晶表示に必要な最大電圧Ｖｓａｔが４〔Ｖ〕、ダイナミックレンジＶｄｙｎが３〔Ｖ〕とする。
【０１１２】
この場合、図１９または図２１に示す従来の構成では、電源回路７が生成する基準電位は、＋極性ならびに−極性両方のビデオ電位を包括するように生成する必要があるので、抵抗列５１のＨｉｇｈ電位Ｖｈ≧ＶｃｏｍＬ＋Ｖｂｌａｃｋ＝４．０〔Ｖ〕、抵抗列５１のＬｏｗ電位Ｖｌ≦Ｖｃｏｍ＿Ｈ−Ｖｂｌａｃｋ＝−０．７〔Ｖ〕とする必要がある。一方、図２０に示す従来の構成では、Ｖｈ１≧４．０〔Ｖ〕およびＶｌ１≦１．０〔Ｖ〕と、Ｖｈ２≧２．３〔Ｖ〕およびＶｌ２≦−０．７〔Ｖ〕を生成する必要がある。なお、ここで、上記Ｖｓａｔは、黒表示に必要なＶｃｏｍに対する最大電位差（例えばＶｃｏｍ＿Ｌ＋Ｖｂｌａｃｋ）に相当し、上記Ｖｄｙｎは、Ｖｖｉｄｅｏに相当する。
【０１１３】
これに対して、本実施形態の構成では、Ｖｓｓ＝０．０〔Ｖ〕、Ｖｐｒｅ１＝１．０〔Ｖ〕、Ｖｐｒｅ２＝０．７〔Ｖ〕、Ｖｃｏｍ＿Ｌ＝０．０〔Ｖ〕、Ｖｃｏｍ＿Ｈ＝３．３〔Ｖ〕とすれば、上記最大電圧ＶｓａｔおよびダイナミックレンジＶｄｙｎにて、画素アレイ２を駆動できる。したがって、モジュール内電源回路７の回路構成を簡略化できる。特に、本実施形態のように、基準電位生成回路４１が、抵抗分圧によって基準電位群を生成している場合、抵抗群５１の両端に印加する電位ＶｈおよびＶｌの間の電位であれば、所望の接続点から電位を引き出すことによって、所望の電位を引き出すことができる。したがって、従来のように、抵抗群５１の両端に印加する電位ＶｈおよびＶｌの間から外れた電位を生成する必要がある構成とは異なって、本実施形態の構成によれば、回路規模を増大させることなく、各電位を生成できる。
【０１１４】
なお、上記では、図８を例にして、画素ＰＩＸの対向電極の電位が一定の電位Ｖｃｏｍに維持される場合を例にして説明したが、図９に示すように、対向電極の電位を交流駆動する場合でも同様の効果が得られる。
【０１１５】
具体的には、この場合、共通電極線の電位Ｖｃｏｍは、”＋”極性時には、より低電位の基準電位Ｖｃｏｍ＿Ｌに維持される。この状態では、各画素ＰＩＸの液晶層には、Ｖｃｏｍ＿Ｌと出力信号Ｏの電位との差の電圧が印加されるので、画素ＰＩＸの輝度が黒から白に変化するに従って、出力信号Ｏの電位レベルを、Ｖｃｏｍ＿Ｌ＋ＶｂｌａｃｋからＶｃｏｍ＿Ｌ＋Ｖｗｈｉｔｅへと変化させる必要がある。なお、この図でも、画素アレイ２がノーマリホワイトの場合を例示している。
【０１１６】
一方、”−”極性時には、共通電極線の電位Ｖｃｏｍは、より高電位の基準電位Ｖｃｏｍ＿Ｈに維持される。この状態では、各画素ＰＩＸの液晶層には、Ｖｃｏｍ＿Ｈと出力信号Ｏの電位との差の電圧が印加されるので、画素ＰＩＸの輝度が黒から白に変化するに従って、出力信号Ｏの電位レベルを、Ｖｃｏｍ＿Ｈ−ＶｂｌａｃｋからＶｃｏｍ＿Ｈ−Ｖｗｈｉｔｅの範囲へと変化させる必要がある。なお、この図では、”＋”極性時の電位の範囲Ｒ１１の最低値（Ｖｃｏｍ＿Ｌ＋Ｖｗｈｉｔｅ）よりも、”−”極性時の電位の範囲Ｒ１２の最高値（Ｖｃｏｍ＿Ｈ−Ｖｗｈｉｔｅ）の方が低い場合を例示している。
【０１１７】
この場合でも、図８の場合と同様に、基準電位生成回路４１の消費電力か、あるいは、基準電位生成回路４１へ基準電位を供給する回路（モジュール内電源回路７）の構成を簡略化することができる。
【０１１８】
なお、図９では、”＋”極性時の電位の範囲Ｒ１１の最低値（Ｖｃｏｍ＿Ｌ＋Ｖｗｈｉｔｅ）よりも、”−”極性時の電位の範囲Ｒ１２の最高値（Ｖｃｏｍ＿Ｈ−Ｖｗｈｉｔｅ）の方が低い場合を例示したが、図１０に示すように、双方の電位の範囲Ｒ１１・Ｒ１２とが同一の範囲であってもよい。
【０１１９】
この場合であっても、出力信号Ｖｏｕｔが高電位間の信号であったとしても、図８と同様に、基準電位生成回路４１は、それよりも低い電位間の入力信号Ｖｉｎを生成するだけでよいので、基準電位生成回路４１へ基準電位を供給する回路（モジュール内電源回路７）の構成を簡略化できる。
【０１２０】
ところで、上記では、図２に示すように、バッファ回路４３を含むビデオ回路３１がデータ信号線駆動回路３内に設けられており、各データ信号線ＳＬ毎に設けられたバッファ回路４３が制御回路６からのデジタル映像信号をアナログ信号に変換して、対応するデータ信号線ＳＬへの出力信号Ｏを生成している場合について説明したが、これに限るものではない。デジタル信号の示す値に応じた電位を生成して出力する回路（例えば、ビデオ回路）を備えていれば、同様の効果が得られる。
【０１２１】
例えば、図１１に示す液晶表示装置１ａでは、図２に示すデータ信号線駆動回路３に代えて、アナログの映像信号ＤＡＴ１をサンプリングして、各データ信号線ＳＬへ出力すべき出力信号Ｏを生成するデータ信号線駆動回路３ａが設けられている。
【０１２２】
また、液晶表示装置１ａには、制御回路６ａからのデジタルの映像信号ＤＡＴを、アナログの映像信号ＤＡＴ１に変換するビデオ回路８ａが設けられており、タイミング・ジェネレータ５ａおよび制御回路６ａも、それぞれの生成する制御信号やデジタルの映像信号によって、上記データ信号線駆動回路３ａが、ビデオ回路８ａの出力するアナログの映像信号ＤＡＴ１を、正しくサンプリングできるように構成されている。
【０１２３】
上記ビデオ回路８ａも、上述したビデオ回路３２と同様に、基準電位生成回路４１と、セレクタ４２とバッファ４３とを備えている。ただし、当該ビデオ回路８ａは、ビデオ回路３２とは異なって、制御回路６ａから時分割で与えられるデジタルの映像データを、それぞれアナログの電位に変換し、変換後のアナログの電位を時分割でデータ信号線駆動回路３ａへ入力できればよい。したがって、セレクタ４２およびバッファ回路４３が充分に高速であれば（次の映像データが来るまでの間に、セレクタ４２およびバッファ回路４３が現在の映像データをアナログ電位に変換できれば）、セレクタ４２およびバッファ回路４３の個数は、１つでよい。
【０１２４】
当該構成でも、バッファ回路４３が入力電圧Ｖｉｎを、予め定められたシフト量Ｖｓｆｔ１またはＶｓｆｔ２だけシフトして、出力電圧Ｖｏｕｔを生成しているので、図２の構成と同様に、バッファ回路４３、基準電位生成回路４１およびモジュール内電源回路７を含む液晶表示装置１ａの消費電力を削減すると共に、当該液晶表示装置１ａの構成を簡略化できる。
【０１２５】
ところで、上記では、シフト量を変更可能な構成について説明したが、シフト量を固定した場合でも、モジュール内電源回路７が高精度かつ安定して生成する必要のある電位と接地レベルとの差を、従来技術よりも小さく設定することができる。この結果、モジュール内電源回路７の回路構成を簡略化できるので、ある程度の効果が得られる。
【０１２６】
例えば、図１２に示すバッファ回路４３ｂは、シフト量が正の値Ｖｓｆｔ１に固定されている構成である。当該バッファ回路４３ｂは、図１に示すバッファ回路４３と略同様の構成であるが、スイッチＳＷ６およびＳＷ７が省略されている。また、制御回路ＣＮＴ１に代えて設けられた制御回路ＣＮＴ１ｂは、スイッチＳＷ１〜ＳＷ５のみの導通／遮断を制御するように構成されている。
【０１２７】
当該構成では、図１３に示すように、バッファ回路４３ｂの各部材は、図７に示す第１の期間Ｔ１と同様に動作する。具体的には、オフセットキャンセル期間中（ｔ１〜ｔ２の期間）には、スイッチＳＷ１、ＳＷ３およびＳＷ５が導通し、スイッチＳＷ２およびＳＷ４が遮断される。また、時点ｔ２において、スイッチＳＷ１が遮断され、差動増幅器Ａ１の反転入力端子のノードＮｉｍがフローティング状態になった後、時点ｔ３において、スイッチＳＷ２〜ＳＷ５が切り換えられる。
【０１２８】
これにより、バッファ回路４３ｂは、各出力期間において、上述の式（７）と同様に、入力電圧Ｖｉｎを、シフト量Ｖｓｆｔ１（＝Ｖｐｒｅ１−Ｖｓｓ）だけシフトした出力電圧Ｖｏｕｔを出力することができる。
【０１２９】
また、図１４に示すバッファ回路４３ｃは、シフト量が負の値Ｖｓｆｔ２に固定されている構成である。当該バッファ回路４３ｃは、図１に示すバッファ回路４３と略同様の構成であるが、スイッチＳＷ３およびＳＷ５が省略されている。また、制御回路ＣＮＴ１に代えて設けられた制御回路ＣＮＴ１ｃは、スイッチＳＷ１、ＳＷ２、ＳＷ４、ＳＷ６およびＳＷ７のみの導通／遮断を制御するように構成されている。
【０１３０】
当該構成では、図１５に示すように、バッファ回路４３ｃの各部材は、図７に示す第２の期間Ｔ２と同様に動作する。具体的には、オフセットキャンセル期間中（ｔ１１〜ｔ１２の期間）には、スイッチＳＷ１、ＳＷ６およびＳＷ７が導通し、スイッチＳＷ２およびＳＷ４が遮断される。また、時点ｔ２において、スイッチＳＷ１が遮断され、差動増幅器Ａ１の反転入力端子のノードＮｉｍがフローティング状態になった後、時点ｔ３において、スイッチＳＷ２、ＳＷ４、ＳＷ６およびＳＷ７が切り換えられる。
【０１３１】
これにより、バッファ回路４３ｃは、各出力期間において、上述の式（８）と同様に、入力電圧Ｖｉｎを、シフト量Ｖｓｆｔ２（＝Ｖｓｓ−Ｖｐｒｅ２）だけシフトした出力電圧Ｖｏｕｔを出力することができる。
【０１３２】
なお、上記では、入力信号の電位Ｖｉｎが、出力期間中に差動増幅器Ａ１の非反転入力端子へ入力されている場合を例にして説明したが、式（７）および式（８）に示すように、Ｖｉｎと、Ｖｐｒｅ１またはＶｐｒｅ２とを入れ換えても、バッファ回路（４３〜４３ｃ）は、入力信号の電位Ｖｉｎをシフトした後の電位を出力することができる。同様に、Ｖｉｎと、Ｖｓｓとを入れ換えても、バッファ回路（４３〜４３ｃ）は、入力信号の電位Ｖｉｎをシフトした後の電位を出力することができる。
【０１３３】
さらに、上記では、セレクタ４２が映像データＤに対応する基準電位を切り換えることによって、白の電位が高いか黒の電位が高いかを変更する構成について説明したが、上記のように、ＶｉｎとＶｐｒｅ１またはＶｐｒｅ２とを入れ換えるか否かを選択することによって、白の電位が高いか黒の電位が高いかを変更してもよい。あるいは、基準電位生成回路４１が、抵抗群５１の両端に印加する電位ＶｈおよびＶｌの高低関係を入れ換えて、白の電位が高いか黒の電位が高いかを変更してもよい。
【０１３４】
また、上述の説明では、バッファ回路（４３〜４３ｃ）が液晶表示装置（１・１ａ）に設けられている場合を例にして説明したが、これに限るものではない。上記バッファ回路は、低振幅の入力信号を高振幅の出力信号に変換して出力できるので、入力信号を生成する回路の消費電力を削減できる。したがって、液晶表示装置に限らず、消費電力の削減が要求される装置に広く一般に使用できる。
【０１３５】
ただし、液晶表示装置は、上述したように、出力信号Ｏの電圧レベルは、画素アレイ２の構造（液晶の物性や構造等）によって決定されるので、比較的高い電圧を必要とすることが多い。また、出力電圧Ｖｏｕｔの誤差は、画質の低下に結びつく。したがって、上記構成のバッファ回路を設けることによって、画質を低下させることなく、消費電力を削減でき、特に効果が大きい。
【図面の簡単な説明】
【０１３６】
【図１】本発明の実施形態を示すものであり、バッファ回路の要部構成を示す回路図である。
【図２】上記バッファ回路が設けられた液晶表示装置の要部構成を示すブロック図である。
【図３】上記液晶表示装置に設けられた画素を示す回路図である。
【図４】上記液晶表示装置に設けられたビデオ回路の要部構成を示すブロック図である。
【図５】上記ビデオ回路に設けられた基準電位生成回路の要部構成を示すブロック図である。
【図６】上記バッファ回路の入力信号の電位と、出力信号の電位との関係を示す図面である。
【図７】上記バッファ回路の動作を示すタイミングチャートである。
【図８】上記画素へ印加される電圧波形を示す波形図である。
【図９】上記画素へ印加される他の電圧波形を示す波形図である。
【図１０】上記画素へ印加される、さらに他の電圧波形を示す波形図である。
【図１１】上記液晶表示装置の変形例を示すものであり、液晶表示装置の要部構成を示すブロック図である。
【図１２】上記バッファ回路の変形例を示すものであって、バッファ回路の要部構成を示す回路図である。
【図１３】上記バッファ回路の動作を示すタイミングチャートである。
【図１４】上記バッファ回路の他の変形例を示すものであって、バッファ回路の要部構成を示す回路図である。
【図１５】上記バッファ回路の動作を示すタイミングチャートである。
【図１６】従来技術を示すものであり、バッファ回路の要部構成を示す回路図である。
【図１７】上記バッファ回路の動作を示すタイミングチャートである。
【図１８】上記バッファ回路へ与える電位を生成する基準電位生成回路の要部構成を示す回路図である。
【図１９】他の基準電位生成回路の要部構成を示す回路図である。
【図２０】さらに他の基準電位生成回路の要部構成を示す回路図である。
【図２１】上記バッファ回路を含むビデオ回路の構成例を示すブロック図である。
【図２２】上記ビデオ回路に設けられた極性反転スイッチの構成例を示す回路図である。
【符号の説明】
【０１３７】
１・１ａ              液晶表示装置
４３・４３ｂ・４３ｃ  バッファ回路（電圧レベルシフト機能付きバッファ回路）
Ａ１                  差動増幅器
Ｃ１                  キャパシタ（容量・オフセットキャンセル用容量）
Ｃ２                  キャパシタ（増幅用の容量）
ＣＮＴ１・ＣＮＴ１ｂ〜ＣＮＴ１ｃ  制御回路（電圧印加手段・制御手段）
ＳＷ１                          スイッチ（第１スイッチ）
ＳＷ２                          スイッチ（第２スイッチ）
【図１】
2006197141.tif 000003
【図２】
2006197141.tif 000004
【図３】
2006197141.tif 000005
【図４】
2006197141.tif 000006
【図５】
2006197141.tif 000007
【図６】
2006197141.tif 000008
【図７】
2006197141.tif 000009
【図８】
2006197141.tif 000010
【図９】
2006197141.tif 000011
【図１０】
2006197141.tif 000012
【図１１】
2006197141.tif 000013
【図１２】
2006197141.tif 000014
【図１３】
2006197141.tif 000015
【図１４】
2006197141.tif 000016
【図１５】
2006197141.tif 000017
【図１６】
2006197141.tif 000018
【図１７】
2006197141.tif 000019
【図１８】
2006197141.tif 000020
【図１９】
2006197141.tif 000021
【図２０】
2006197141.tif 000022
【図２１】
2006197141.tif 000023
【図２２】
2006197141.tif 000024