(57)【要約】【課題】パネルの電源ターンオンの際に、表れる残像を除去して、誤放電現象及び素子の破損を防止できるプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】 本発明は、スキャン電極102及びサステイン電極103を備えるプラズマパネルと、前記パネルがターンオンされた後、初めて印加されるパルスであるサステインパルスを所定期間の間、スキャン電極102及びサステイン電極103に印加する制御部とを含む。本発明は、パネルの電源ターンオンの際に、表れる残像を除去して、誤放電現象及び素子の破損が防止できる。【選択図】 図１
2006178441.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極及びサステイン電極を備えるプラズマパネルと、
前記パネルがターンオンされた後、初めて印加されるパルスであるサステインパルスを所定期間の間、前記スキャン電極及び前記サステイン電極に印加する制御部と、
を含むことを特徴とするプラズマ表示装置。
【請求項２】
前記サステインパルスは、放電開始電圧より小さな電圧値を有することを特徴とする請求項１に記載のプラズマ表示装置。
【請求項３】
前記所定期間は、６０フレーム〜２４０フレームの範囲であることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項４】
前記所定期間の間、前記プラズマ表示装置に、エネルギーが充電されることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項５】
前記所定期間は、リセット期間とアドレス期間を含まないことを特徴とする請求項１に記載のプラズマ表示装置。
【請求項６】
前記サステインパルスが、前記所定期間の間、前記スキャン電極及び前記サステイン電極に印加された以後、初期化期間の間、前記スキャン電極及び前記サステイン電極の少なくとも一方の電極に初期化信号が印加されることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項７】
スキャン電極及びサステイン電極を備えるプラズマパネルと、
前記パネルがターンオンされた後、所定期間の間、初めて印加されるパルスであるリセットパルスを、前記スキャン電極及び前記サステイン電極の少なくとも一方の１つの電極に印加する制御部と、
を含むことを特徴とするプラズマ表示装置。
【請求項８】
前記サブリセットパルスは、電圧値が漸進的に増加するセットアップ・ランプパルス及び電圧値が漸進的に減少するセットダウン・ランプパルスを含んでいることを特徴とする請求項７に記載のプラズマ表示装置。
【請求項９】
初めて印加されたパルスである前記リセットパルスの最大値は、他のリセットパルスの最大値より大きいことを特徴とする請求項７に記載のプラズマ表示装置。
【請求項１０】
前記所定期間は、１０フレーム〜６０フレームの範囲であることを特徴とする請求項７に記載のプラズマ表示装置。
【請求項１１】
前記リセットパルスは、フレーム毎に印加されることを特徴とする請求項７に記載のプラズマ表示装置。
【請求項１２】
前記リセットパルスは、前記フレーム毎に１つずつ印加されることを特徴とする請求項１１に記載のプラズマ表示装置。
【請求項１３】
スキャン電極及びサステイン電極を備えるプラズマパネルの駆動方法であって、
前記パネルがターンオンされた後、初めて印加されるパルスであるサステインパルスを所定期間の間、前記スキャン電極及び前記サステイン電極に印加することを特徴とするプラズマ表示装置の駆動方法。
【請求項１４】
前記サステインパルスは、放電開始電圧より小さな電圧値を有することを特徴とする請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１５】
前記所定期間は、６０フレーム〜２４０フレームの範囲であることを特徴とする請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記所定期間の間、前記プラズマ表示装置にはエネルギーが充電されることを特徴とする請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１７】
前記所定期間は、リセット期間とアドレス期間を含まないことを特徴とする請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１８】
前記サステインパルスが、前記所定期間の間、前記スキャン電極及び前記サステイン電極に印加された以後、初期化期間の間、前記スキャン電極及び前記サステイン電極の少なくとも一方の電極に、初期化信号が印加されることを特徴とする請求項１３に記載のプラズマ表示装置の駆動方法。
【請求項１９】
前記初期化信号の最大値は、リセットパルスの最大値より大きいことを特徴とする請求項１８に記載のプラズマ表示装置の駆動方法。
【請求項２０】
前記初期化期間は、１０フレーム〜６０フレームの範囲であることを特徴とする請求項１８に記載のプラズマ表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、より詳しくは、プラズマディスプレイパネルの電源ターンオン時に発生する残像を除去して、誤放電現象及び素子の破損を防止できるプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルは、前面基板と後面基板との間に形成された隔壁が１つの単位セルをなすことで、各セル内には、ネオン（Ne）、 ヘリウム（He）またはネオン及びヘリウムの混合気体（Ne＋He）のような主放電気体と少量のキセノンを含有する不活性ガスが充填されている。高周波電圧により放電する際、不活性ガスは、真空紫外線を発生し、隔壁間に形成された蛍光体を発光させて画像が実現される。このようなプラズマディスプレイパネルは、薄く、かつ、軽い構成が可能なので次世代表示装置として脚光を浴びている。
【０００３】
図１は、一般的なプラズマディスプレイパネルの構造を示す図である。
図１に示すように、プラズマディスプレイパネルは、前面基板１００と後面基板１１０とを含み、前面基板１００には、スキャン電極１０２とサステイン電極１０３が対をなして形成される複数の維持電極対が、画像がディスプレイされる表示面である前面ガラス１０１に配列される。後面基板１１０には、複数の維持電極対と交差する複数のアドレス電極１１３が、背面をなす後面ガラス１１１上に配置される。この時点で、前面基板１００と後面基板１１０が一定距離を置いて平行するように結合される。
【０００４】
前面基板１００は、スキャン電極１０２及びサステイン電極１０３が対をなして含んでおり、これらの電極は、１つの放電セルで相互放電させ、セルの発光を維持する。言い換えれば、スキャン電極１０２及びサステイン電極１０３の各々は、透明なＩＴＯ物質で形成された透明電極（a）と金属材質で製作されたバス電極（b）を備えている。スキャン電極１０２及びサステイン電極１０３は、放電電流を制限し、電極対の間の絶縁を与えるために１つ以上の上部誘電体層１０４によって覆われている。この上部誘電体層１０４の上面には、放電条件を容易にするために酸化マグネシウム（MgO）を蒸着した保護層１０５が形成される。
【０００５】
後面基板１１０は、複数個の放電空間、即ち、放電セルを形成させるためのストライプタイプ（または、ウェルタイプ）の隔壁１１２が平行に配列される。また、アドレス放電を実行して真空紫外線を発生させる複数のアドレス電極１１３が隔壁１１２に対して平行となるように配置される。アドレス放電の際に、画像表示のための可視光線を放出するR、G、B蛍光体１１４が、後面基板１１０の上側面に塗布される。アドレス電極１１３と蛍光体１１４との間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。
【０００６】
このような構造のプラズマディスプレイパネルは、放電セルがマトリックス構造で複数個が形成され、放電セルに所定のパルスを供給するための駆動回路を含む駆動モジュールが付着されて駆動装置をなす。このようなプラズマディスプレイパネルと駆動モジュールとの結合関係を注意深く見ると、図２のとおりである。
【０００７】
図２は、従来のプラズマディスプレイパネルの駆動装置を説明するための図である。図２に示すように、従来のプラズマディスプレイパネルの駆動装置は、放電セルがマトリックス構造で複数個が形成されたプラズマディスプレイパネルに付着されて、上述の放電セルに所定のパルスを供給する。
【０００８】
この際、プラズマディスプレイパネルの駆動装置は、図２のように、データ整列部２００、タイミングコントローラ２０１、データ駆動部２０２、スキャン駆動部２０３及びサステイン駆動部２０４を含んで構成される。
【０００９】
このような従来の駆動装置のデータ整列部２００は、外部から入力する映像データを整列して各々のアドレス電極（X１〜Xm）に印加するようにし、このように整列されたデータは、データ駆動部２０２を通じてプラズマディスプレイパネル２０５のアドレス電極（X１〜Xm）に印加される。
【００１０】
また、タイミングコントローラ２０１の制御によって、スキャン駆動部２０３がスキャン信号とサステイン信号を各々のスキャン電極（Y１〜Yn）に印加し、サステイン駆動部２０４は、サステイン信号を各々のサステイン電極（Z）に印加する。このような過程を通じて、プラズマディスプレイパネル２０５が駆動される。このようなプラズマディスプレイパネルにおいて画像階調を実現する方法は、次の図３のとおりである。
【００１１】
図３は、従来のプラズマディスプレイパネルの画像階調を実現する方法を示す図である。
図３に示すように、従来のプラズマディスプレイパネルの画像階調の表現方法は、１フレームを発光回数が異なるいろいろなサブフィールドに分けて、各サブフィールドは、また全てのセルを初期化させるためのリセット期間（RPD）、放電されるセルを選択するためのアドレス期間（APD）及び放電回数によって階調を実現するサステイン期間（SPD）に分けられる。
【００１２】
例えば、２５６階調に画像を表示しようとする場合、１／６０秒に該当するフレーム期間（１６.６７ｍｓ）は、図３のように、８個のサブフィールド（ＳＦ１乃至ＳＦ８）に分けらえ、８個のサブフィールド（ＳＦ１乃至ＳＦ８）の各々は、リセット期間、アドレス期間及びサステイン期間でまた分けられる。
【００１３】
各サブフィールドのリセット期間及びアドレス期間は、各サブフィールド毎に同一である。放電されるセルを選択するためのアドレス放電は、アドレス電極とスキャン電極である透明電極との間の電圧体により起こる。サステイン期間は、各サブフィールドで２n（但し、n=０、１、２、３、４、５、６、７）の割合で増加する。
【００１４】
このように各サブフィールドでサステイン期間が変わることになるので、各サブフィールドのサステイン期間、即ちサステイン放電回数を、調節して画像の階調を表現することになる。このようなプラズマディスプレイパネルの駆動方法による駆動波形を注意深くみれば、次の図４のとおりである。
【００１５】
図４は、従来のプラズマディスプレイパネルの駆動方法による駆動波形を示す図である。
図４に示すように、プラズマディスプレイパネルは、全てのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間及び放電されたセル内の壁電荷を消去するための消去期間に分けられて駆動される。
【００１６】
リセット期間は、セットアップ期間とセットダウン期間とに区分される。
セットアップ期間には、全てのスキャン電極に上昇ランプ波形が同時に印加される。この上昇ランプ波形により全画面の放電セル内には、弱い暗放電が起こる。このセットアップ放電により、アドレス電極とサステイン電極上に、正極性の壁電荷が蓄積することになり、スキャン電極上に、負極性の壁電荷が蓄積することになる。
【００１７】
セットダウン期間には、上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性電圧から落ち始めてグラウンド（GND）レベル電圧以下の特定電圧レベルまで落ちる下降ランプ波形が、セル内に微弱な消去放電を起こすことによって、スキャン電極に過度に形成された壁電荷を十分消去させることになる。このセットダウン放電により、アドレス放電を安定して発生させることができる程度の壁電荷がセル内に均一に残留する。
【００１８】
アドレス期間には、負極性スキャンパルスがスキャン電極に順次印加されると共に、スキャンパルスに同期してアドレス電極に正極性電圧（Va）のデータパルスが印加される。このスキャンパルスとデータパルスの電圧差とリセット期間に生成した壁電圧が加えながら、データパルスが印加される放電セル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には、サステイン電圧（Vs）が印加される際に、放電が起こることができる程度の壁電荷が形成される。サステイン電極には、セットダウン期間とアドレス期間の間に、スキャン電極との電圧差を縮めてスキャン電極との誤放電が起こらないように正極性電圧（Vz）が供給される。
【００１９】
サステイン期間には、スキャン電極とサステイン電極に交番にサステインパルス（Sus）が印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスを加えながら、サステインパルスが印加される毎に、スキャン電極とサステイン電極との間にサステイン放電、即ち、表示放電が起こることになる。
【００２０】
サステイン放電が完了した後、消去期間では、パルス幅と電圧レベルが小さな消去ランプ波形（Ramp-ers）の電圧が、サステイン電極に供給されて全画面のセル内に残留する壁電荷を消去させることになる。
【００２１】
一方、従来のプラズマディスプレイパネルは、駆動中、電源ターンオフの際、プラズマディスプレイパネルの各々のセル内にディスプレイされていた状態に壁電荷が残留することになる。以後、プラズマディスプレイパネル電源ターンオンの際、正常駆動パルスが直ちに入力されれば、駆動パルス中、リセットパルスによる残留壁電荷の放電で電源ターンオフの際にディスプレイされていた画面が視認できる程度の残像が表れることになる問題がある。
【００２２】
また、プラズマディスプレイパネル電源ターンオンの際、正常駆動パルスが直ちに入力すると、駆動パルスを印加するための高電圧（Vs、Va）が、瞬時に印加されて誤放電現象が起こり、過度な負荷状態で起動するので素子の破損を誘発する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、プラズマディスプレイパネルの電源ターンオンの際に表れる残像を除去し、誤放電現象及び素子の破損が防止できるプラズマディスプレイ装置を提供するものである。
【課題を解決するための手段】
【００２４】
本発明に係るプラズマ表示装置は、スキャン電極及びサステイン電極を備えるプラズマパネルと、前記パネルがターンオンされた後、初めて印加されるパルスであるサステインパルスを所定期間の間、前記スキャン電極及び前記サステイン電極に印加する制御部と、を含むことを特徴とする。
【００２５】
他の構成によれば、サステインパルスは、放電開始電圧より小さな電圧値を有し、前記所定期間は、６０フレーム〜２４０フレームの範囲である。この所定期間の間、前記プラズマ表示装置に、エネルギーが充電される。
また、前記サステインパルスが、前記所定期間の間、前記スキャン電極及び前記サステイン電極に印加された以後、初期化期間の間、前記スキャン電極や前記サステイン電極中の少なくとも一方の電極に初期化信号が印加される。
【００２６】
さらに、本発明の別の形態のプラズマ表示装置は、スキャン電極及びサステイン電極を備えるプラズマパネルと、前記パネルがターンオンされた後、所定期間の間、初めて印加されるパルスであるリセットパルスを、前記スキャン電極及び前記サステイン電極中の少なくとも一方の１つの電極に印加する制御部とを含むことを特徴とする。
【００２７】
また、他の構成によれば、前記サブリセットパルスは、電圧値が漸進的に増加するセットアップ・ランプパルス及び電圧値が漸進的に減少するセットダウン・ランプパルスを含んでいる。
さらに、初めて印加されたパルスである前記リセットパルスの最大値は、他のリセットパルスの最大値より大きい。前記所定期間は、１０フレーム〜６０フレームの範囲であることを特徴とする。前記リセットパルスは、前記フレーム毎に１つずつ印加される。
【００２８】
本発明に係るプラズマディスプレイパネル駆動装置の駆動方法は、パネルがターンオンされた後、初めて印加されるパルスであるサステインパルスを所定期間の間、前記スキャン電極及び前記サステイン電極に印加することを特徴とする。
【００２９】
また、前記サステインパルスが、前記所定期間の間、前記スキャン電極及び前記サステイン電極に印加された以後、初期化期間の間、前記スキャン電極及び前記サステイン電極の少なくとも一方の電極に、初期化信号が印加され、前記初期化信号の最大値は、リセットパルスの最大値より大きいことを特徴とする。
【発明の効果】
【００３０】
本発明は、プラズマディスプレイパネルの駆動装置を改善することによって、プラズマディスプレイパネルの電源ターンオンの際に表れる残像を除去し、誤放電現象及び素子の破損が防止できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明に係る具体的な実施形態を添付の図面を参照しつつ説明する。
図５は、本発明の一実施形態に係るプラズマディスプレイパネルの駆動装置を説明するための図である。図５に示すように、本発明の一実施形態に係るプラズマディスプレイパネルの駆動装置はデータ整列部５００、タイミングコントローラ５０１、データ駆動部５０２、スキャン駆動部５０３及びサステイン駆動部５０４が備えられる。
【００３２】
データ整列部５００は、外部から入力される映像データを整列して各々のアドレス電極（X１〜Xm）に印加されるようにする。
データ駆動部５０２は、整列されたデータのアドレスパルスをプラズマディスプレイパネル５０５のアドレス電極（X１〜Xm）に印加させる。
【００３３】
タイミングコントローラ５０１は、スキャン駆動部５０３とサステイン駆動部５０４のパルスタイミングを制御する。
スキャン駆動部５０３は、スキャンパルスとサステインパルスを各々のスキャン電極（Y１〜Yn）に印加する。
サステイン駆動部５０４は、サステインパルスを各々のサステイン電極（Z）に印加する。このような過程を通じてプラズマディスプレイパネル５０５が駆動される。
【００３４】
このように、プラズマディスプレイパネルが駆動されている際、プラズマディスプレイパネルの電源をターンオフさせると、プラズマディスプレイパネルの各セルに、オフされる際の壁電荷が残留することになる。また、プラズマディスプレイパネルの駆動の際、エネルギーを供給して回収するエネルギー回収回路のエネルギー格納部（図示していない）に格納されたエネルギーが減殺して消滅する。
【００３５】
本発明の一実施形態に係るサステイン駆動部５０３及びスキャン駆動部５０４は、プラズマディスプレイパネルの電源ターンオンの際、印加されるロジック信号によって、リセット期間以前、即ち、正常駆動パルスが印加される前に、スキャン電極とサステイン電極に交番にサステインパルスを印加することによってエネルギー格納部（図示していない）にエネルギーを格納することができる。
【００３６】
また、スキャン駆動部５０３は、サステインパルス印加後、正常駆動パルスが印加される前に、プラズマディスプレイパネルの壁電荷分布を均等にするサブリセットパルスを発生させる。
【００３７】
これによって、正常駆動パルスが印加される前に、エネルギー格納部にエネルギーを十分格納することができ、プラズマディスプレイパネルの壁電荷分布を均等にすることができる。これに関するより詳細な説明は以後に記述する。
【００３８】
図６は本発明の一実施形態に係るプラズマディスプレイパネルの電源オンシーケンスを概略的に示す波形図である。
図６に示すように、本発明の一実施形態に係る電源オンシーケンス（power on sequence）は、プラズマディスプレイパネルの電源ターンオンの際、各々の駆動部にはロジック信号（５Ｖ）、サステイン電圧（Vs）及びアドレス電圧（Va）を順次に印加してやる。
【００３９】
まず、プラズマディスプレイパネルの電源をつけると共に（t０）、電源供給部（図示していない）から各々の駆動部にロジック信号（５Ｖ）が印加される。
以後、ｔ２の時間が過ぎた後に、サステイン電圧（Vs）は、サステイン駆動部またはスキャン駆動部に印加され、アドレス電圧（Va）は、データ駆動部に印加される。
【００４０】
以後、ｔ５の時間が過ぎた後に、ディスプレイイネーブル（display enable）信号によってプラズマディスプレイパネルの画面が表示される。即ち、ディスプレイイネーブル信号が印加された後に、プラズマディスプレイパネルの各々の電極に、正常駆動パルスが印加されて画面が表示される。
【００４１】
従って、本発明の一実施形態には、電源オンシーケンス期間の間、エネルギー充電のためにサステインパルス及び壁電荷を均等にするためのサブリセットパルスを印加する。このような、サステインパルス及びサブリセットパルスをより注意深く見ると、次の図７のとおりである。
【００４２】
図７は、本発明の一実施形態に係るプラズマディスプレイパネルターンオンの際に印加されるサステインパルス及びサブリセットパルスを説明するための波形図である。
図７に示すように、本発明の一実施形態では、電源オンシーケンス期間の間、サステインパルスが印加されるエネルギー充電期間及びサブリセットパルスが印加されるサブリセット期間が含まれる。
【００４３】
エネルギー充電期間の間、印加されるサステインパルスは、スキャン電極及びサステイン電極に交番して印加される。交番するサステインパルスが印加される際、放電開始電圧が印加されなかったので、放電の発生がなく、上述のエネルギー格納部には、エネルギーが十分格納される。即ち、本発明の実施形態に係るエネルギー充電期間の間、印加されるサステインパルスは、放電開始電圧より小さな電圧値を有するパルスであって、通常のサステイン区間で印加される放電のためのサステインパルスより小さな電圧値を有する。これによって、正常駆動パルスが印加された際、瞬間的な高電圧（Vs、Va）の印加を抑制することができる。
【００４４】
この際、サステインパルスは、１秒〜４秒の範囲、即ち、６０フレーム〜２４０フレームの範囲になるようにして印加する。
本発明の一実施形態に係るサブリセット期間に印加されるサブリセットパルスのセットアップ波形は、通常のリセット区間で印加されるリセットパルスのセットアップ波形より大きい電圧値を有する。本発明の実施形態に係るサブリセットパルスの波形は、通常のリセット区間に存在するリセットパルスの波形と類似な形態を有する。即ち、サブリセットパルスの波形は、電圧値が漸進的に増加するセットアップランプパルスと、電圧値が漸進的に減少するセットダウンランプパルスとが共に存在する。また、サブリセット期間は、エネルギー充電期間以後に時系列的に引き続き存在する。
【００４５】
また、サブリセットパルスは、フレーム毎に印加されることが好ましい。 また、フレーム毎に印加されるサブリセットパルスの個数は１つ以上にすることができるが、好ましくは、フレーム毎に１つのサブリセットパルスが印加される。このようなサブリセットパルスは、１／６秒〜１秒の範囲の間、印加して、１０フレーム〜６０フレームの範囲をなす。
【００４６】
これによって、プラズマディスプレイパネルの電源ターンオフによる残留壁電荷分布を十分均等にして、正常駆動パルスの最初のリセットパルスが印加される際、残像が表れることを抑制することができる。
【００４７】
一方、本発明の実施形態に係る図７では、エネルギー充電期間及びサブリセット期間が共に存在するように波形が図示されているが、本発明の技術思想は、これに限るものではない。即ち、本発明の技術思想によれば、プラズマディスプレイパネルがターンオンされれば、一定期間の間、サステインパルスが交番に印加されるエネルギー充電期間だけ存在することもでき、一定期間の間、リセットパルスが印加されるサブリセット期間だけ存在させることもできる。
【図面の簡単な説明】
【００４８】
【図１】一般的なプラズマディスプレイパネルの構造を示す図である。
【図２】従来のプラズマディスプレイパネルの駆動装置を説明するための図である。
【図３】従来のプラズマディスプレイパネルの画像階調を実現する方法を示す図である。
【図４】従来のプラズマディスプレイパネルの駆動方法による駆動波形を示す図である。
【図５】本発明の一実施形態に係るプラズマディスプレイパネルの駆動装置を説明するための図である。
【図６】本発明の一実施形態に係るプラズマディスプレイパネルの電源オンシーケンスを概略的に示す波形図である。
【図７】本発明の一実施形態に係るプラズマディスプレイパネルがターンオンの際に印加されるサステインパルス及びサブリセットパルスを説明するための波形図である。
【符号の説明】
【００４９】
１０１  前面ガラス
１０２  スキャン電極
１０３  サステイン電極
１００  前面基板
１１１  後面ガラス
１１３  アドレス電極
１１０  後面基板
１０４  上部誘電体層
１０５  保護層
１１２  隔壁
１１３  アドレス電極
１１４  蛍光体
１１５  下部誘電体層
２００、５００  データ整列部
２０１、５０１  タイミングコントローラ
２０２、５０２  データ駆動部
２０３、５０３  スキャン駆動部
２０４、５０４  サステイン駆動部
２０５、５０５  プラズマディスプレイパネル
【図１】
2006178441.tif 000003
【図２】
2006178441.tif 000004
【図３】
2006178441.tif 000005
【図４】
2006178441.tif 000006
【図５】
2006178441.tif 000007
【図６】
2006178441.tif 000008
【図７】
2006178441.tif 000009