(57)【要約】【課題】素子分離用絶縁膜の幅の異なるトランジスタのモデルを作成し、微細化された集積回路の設計に有用な回路シミュレーション装置およびモデル化方法を提供する。【解決手段】本発明では分離幅依存パラメータ補正手段4において、素子分離用絶縁膜幅依存性を有するパラメータの近似式を作成し、作成した近似式を用いて得られた補正パラメータの値を元のパラメータの値と置き換えることにより、素子分離用絶縁膜幅の異なるトランジスタのトランジスタモデルを作成する。これにより、より実測データに近い応力によるトランジスタ特性の変化を考慮に入れた、精度の高い回路シミュレーションが可能となる。【選択図】図１
2006178907.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも1つのトランジスタを含む集積回路のモデル化方法であって、
前記集積回路に含まれるトランジスタの素子分離用絶縁膜幅のサイズデータを取得するステップと、
前記素子分離用絶縁膜幅の式で表される分離幅パラメータYeffを定義し、所定の分離幅パラメータのトランジスタモデルに対して、分離幅パラメータに依存して値が変化する分離幅依存パラメータについての近似式を作成するステップと、
前記トランジスタモデルとは分離幅パラメータが異なるトランジスタモデルについての分離幅依存パラメータの補正値を前記近似式より求めるステップと、
前記所定の分離幅パラメータのトランジスタに基づくトランジスタモデルと、前記近似式により補正された分離幅依存パラメータに基づくトランジスタモデルとを置き換えるステップと、
前記補正された分離幅依存パラメータに基づくトランジスタモデルを用い、素子分離用絶縁膜幅依存性を考慮に入れた回路シミュレーションを実行するステップと、
を含む回路シミュレーション方法。
【請求項２】
請求項１に記載の回路シミュレーション方法であって、
前記近似式を作成するステップでは、
種々の分離幅パラメータのトランジスタのデバイス特性データを取得するステップと、
前記デバイス特性データよりモデルパラメータの分離幅パラメータ依存性を抽出するステップと、
を含む回路シミュレーション方法。
【請求項３】
請求項１に記載の回路シミュレーション方法であって、
前記分離幅依存パラメータは、キャリア移動度パラメータまたは、しきい値電圧パラメータを含む回路シミュレーション方法。
【請求項４】
請求項１に記載の回路シミュレーション方法であって、
前記分離幅依存パラメータについての近似式は、前記分離幅パラメータの逆数の多項式を含む回路シミュレーション方法。
【請求項５】
請求項１に記載の回路シミュレーション方法であって、
前記分離幅依存パラメータは、前記トランジスタのチャネル幅およびチャネル長さについて依存性を持つ回路シミュレーション方法。
【請求項６】
請求項１乃至５のいずれかに記載の回路シミュレーション方法であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記トランジスタの活性領域からチャネルの幅方向の距離Yの位置に隣接する活性領域を有し、前記分離幅パラメータYeffは前記距離Yを用いた式で定義される回路シミュレーション方法。
【請求項７】
請求項１乃至５のいずれかに記載の回路シミュレーション方法であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、有用素子分離用絶縁膜領域は前記素子分離用絶縁膜領域の一部として定義され、前記有用素子分離用絶縁膜領域はチャネルの長さ方向に距離Aを有し、少なくとも1以上のn個の矩形領域に分けることができ、それぞれの矩形領域はチャネルの長さ方向の幅Aiと前記トランジスタの活性領域の端からチャネルの幅方向の距離Yiにある個々の隣接する活性領域の端とを含み、前記分離幅パラメータYeffが1/Σ{Ai/(A×Yi)}に等しく定義される回路シミュレーション方法。
【請求項８】
請求項１乃至５のいずれかに記載の回路シミュレーション方法であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記トランジスタのチャネル上の点から距離Yiの位置に隣接する活性領域の端上の点を有し、前記チャネル上の点と前記隣接する活性領域上の点との間の直線とチャネルの幅方向との間に角度θiを有し、前記隣接する活性領域上の各点を積分した値がmと定義され、前記分離幅パラメータYeffがm/Σ{cosθi/Yi}に等しく定義される回路シミュレーション方法。
【請求項９】
前記集積回路のレイアウトデータから前記集積回路に含まれるトランジスタの形状と素子分離用絶縁膜幅のサイズデータを取得する手段と、
前記素子分離用絶縁膜幅の式で表される分離幅パラメータYeffを定義し、所定の分離幅パラメータのトランジスタに基づいて作成されたトランジスタモデルに対して、分離幅パラメータに依存して値が変化する分離幅依存パラメータについての近似式を作成する手段と、
前記トランジスタモデルとは分離幅パラメータが異なるトランジスタモデルについての分離幅依存パラメータの補正値を前記近似式より求める手段と、
前記所定の分離幅パラメータのトランジスタに基づくトランジスタモデルと、前記近似式により補正された分離幅依存パラメータに基づくトランジスタモデルとを置き換える手段と、
前記集積回路の回路接続記述を読み込み、前記補正された分離幅依存パラメータに基づくトランジスタモデルを入力し、素子分離用絶縁膜幅依存性を考慮に入れて、前記素子分離用絶縁膜幅が異なるトランジスタの特性を計算するシミュレーション実行手段と、
を含む回路シミュレーション装置。
【請求項１０】
請求項９に記載の回路シミュレーション装置であって、
前記分離幅依存パラメータは、キャリア移動度パラメータまたは、しきい値電圧パラメータが含まれることを特徴とする回路シミュレーション装置。
【請求項１１】
請求項９または１０に記載の回路シミュレーション装置であって、
前記分離幅依存パラメータについての近似式は、前記分離幅パラメータの逆数の多項式を含んで構成されることを特徴とする回路シミュレーション装置。
【請求項１２】
請求項９乃至１１のいずれかに記載の回路シミュレーション装置であって、
前記分離幅依存パラメータは、前記トランジスタのチャネル幅およびチャネル長さについて依存性を持つことを特徴とする回路シミュレーション装置。
【請求項１３】
請求項９乃至１２のいずれかに記載の回路シミュレーション装置であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記トランジスタのチャネルの幅方向の活性領域の端からチャネルの幅方向の距離Yの位置に隣接する活性領域を有し、前記分離幅パラメータYeffは前記距離Yを用いた式で定義される回路シミュレーション装置。
【請求項１４】
請求項９乃至１３のいずれかに記載の回路シミュレーション装置であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、有用素子分離用絶縁膜領域は前記素子分離用絶縁膜領域の一部として定義され、前記有用素子分離用絶縁膜領域はチャネルの長さ方向に距離Aを有し、少なくとも1以上のn個の矩形領域に分けることができ、それぞれの矩形領域はチャネルの長さ方向の幅Aiと前記トランジスタの活性領域の端からチャネルの幅方向の距離Yiにある個々の隣接する活性領域の端とを含み、前記分離幅パラメータYeffが1/Σ{Ai/(A×Yi)}に等しく定義される回路シミュレーション装置。
【請求項１５】
請求項９乃至１３のいずれかに記載の回路シミュレーション装置であって、
前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記トランジスタのチャネル上の点から距離Yiの位置に隣接する活性領域の端上の点を有し、前記チャネル上の点と前記隣接する活性領域上の点との間の直線とチャネルの幅方向との間に角度θiを有し、前記隣接する活性領域上の各点を積分した値がmと定義され、前記分離幅パラメータYeffがm/Σ{cosθi/Yi}に等しく定義される回路シミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路シミュレーション方法および装置に係り、特に集積回路のモデル化に関し、特に集積回路の高精度な設計に利用する回路シミュレーション装置に関する。
【背景技術】
【０００２】
近年、システムLSIなどの開発において、回路シミュレータのシミュレーション精度のより一層の向上が要求されている。特に、半導体プロセスの微細化が進むにつれて、回路素子のレイアウトパターンや配置などが回路の性能に大きく影響するようになってきている。特に、STI(Shallow Trench Isolation)などの素子分離技術を用いたトランジスタにおいて、素子分離用絶縁膜からトランジスタにかかる機械的応力によりチャネルの移動度が変化しトランジスタの電流特性を大きく変化する現象が、回路シミュレーションの精度の向上を阻害する要因として注目されている。
【０００３】
従来の技術では、素子分離用絶縁膜からトランジスタに加わる応力を考慮に入れた回路シミュレーションを実行するために、トランジスタに加わる応力の指標として、素子分離用絶縁膜の幅や活性領域の長さなどを定義し回路シミュレーションを実行している。（特許文献１参照。）
【０００４】
図８はトランジスタの平面図であり、トランジスタに加わる応力の指標としての活性領域22の長さは、拡散層およびチャネル形成領域とSTIによる素子分離領域25の境界を現すフィールドパタンのゲート23に対して垂直な方向の長さを現し、ソース長とチャネル長とドレイン長をあわせた長さ29に相当する。また、素子分離用絶縁膜の幅はトランジスタの活性領域22の端と隣接する活性領域24の端との間のチャネルの幅方向の距離30を現す。
【０００５】
図９は従来の回路シミュレーション装置の構成を示すブロック図である。同図に示すように、回路シミュレーション実行手段100には、マスクレイアウトデータ101から抽出されたネットリストと、デバイス特性の実測値であるデバイス特性データ104から抽出されたパラメータとが入力される。
【０００６】
具体的には、まず、解析対象の回路の設計情報を有するマスクレイアウトデータ101からトランジスタの形状認識手段102によりトランジスタサイズデータ103aが抽出され、このトランジスタサイズデータ103aがネットリスト103としてSPICEなどで代表される回路シミュレーション手段100に入力される。なお、このトランジスタ形状認識手段102では、素子分離用絶縁膜の幅や活性領域の長さの認識も実行される。
【０００７】
一方、パラメータ107のデータは、デバイス特性データ104となる実測用デバイスの実測値から導かれ、デバイス特性データ104は、トランジスタの場合、ゲート長Lとチャネルの幅Wでサイズを規定し、互いにサイズが異なる実測用トランジスタの電気特性を測定する。また、素子分離用絶縁膜の幅や活性領域の長さなどの応力に関係する要素についても条件を変えて測定する。
【０００８】
次に、デバイス特性データ104からトランジスタ形状認識手段105を行い、実測したトランジスタの素子分離用絶縁膜の幅や活性領域の長さの認識を行う。
次に、トランジスタ形状認識手段105で抽出したトランジスタに加わる応力の指標となる素子分離用絶縁膜の幅や活性領域の長さに基づいて、それぞれ同一ゲート長Lとチャネル幅Wのトランジスタに対して複数のパラメータ抽出106の操作を行う。図９では、互いに異なる応力を受ける3種類のトランジスタについて、応力のパラメータを元にパラメータ抽出106a、106b、106cが行われる例が示されている。なお、このパラメータ抽出106の段階では、得られたデバイス特性データ104を応力に応じたモデルパラメータ群107a、107b、107cを有するパラメータ107に置き換える操作を行う。
【０００９】
次に、トランジスタに加わる応力の指標になる事項に基づいて、集積回路に含まれるトランジスタと、そのトランジスタに適用するべきパラメータとを対照させる情報を含む参照テーブル109を作成する。この参照テーブル109の情報に基づいて、トランジスタサイズデータ103aに対応する最適なパラメータ107Aを選択し、回路シミュレーション手段100に入力、回路動作がシミュレーションされる。
【００１０】
これにより、トランジスタの素子分離用絶縁膜の幅や活性領域の長さなどの応力の指標となる事項に対する影響を反映した回路シミュレーションの出力結果108を得る。
【００１１】
【特許文献１】特開2004-86546号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の回路シミュレーション方法では、例えば、あらかじめ素子分離用絶縁膜の幅が異なるトランジスタ毎にパラメータ抽出を行って、複数のトランジスタモデルを作成し、素子分離用絶縁膜の幅とこれに対応するパラメータとを参照テーブルとして保存しておくようにしており、そして、その中から適切なトランジスタモデルを参照テーブルの情報に基づいて選択しシミュレーション精度の向上を図っている。しかし、参照テーブル自体の作成にも長時間を要し、また複数のトランジスタモデルから最適なモデルを選択する際には、シミュレーション対象の回路レイアウトデータから抽出したトランジスタサイズデータと、参照テーブルの情報との対比が必要になるなど、非常に工程が煩雑で人為的なミスが入りやすい。このことから、あらかじめ用意される素子分離用絶縁膜幅の異なる複数のトランジスタモデルの数は現実的なレベルに抑える必要がある。
【００１３】
図１０はPchトランジスタのドレイン電流の素子分離用絶縁膜幅依存性のグラフである。黒丸はドレイン電流の測定値であり、実線は上述の方法でシミュレーションされたドレイン電流の結果である。実測値が素子分離用絶縁膜幅の減少に伴い、連続的にドレイン電流が減少するのに対し、グラフのシミュレーション結果は非常に離散的であり、シミュレーション精度の低下が懸念される。従来の方法でも、素子分離用絶縁膜幅の異なるトランジスタモデルの数を増やすことでシミュレーション精度の向上を見込むことができる。しかし、測定用デバイスの素子分離用絶縁膜幅の条件数を増やす必要性や、トランジスタ形状の認識や適切なトランジスタモデルの選定に手間がかかることなど、回路シミュレーション方法が煩雑になり、トランジスタモデルの数には限界がある。
【００１４】
本発明は、所定の素子分離用絶縁膜幅でパラメータフィッティングされたトランジスタモデルをもとに、連続的な数式モデルを使用することで、広範囲の素子分離用絶縁膜幅に対して高精度のトランジスタモデルを作成する方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の回路シミュレーション方法は、少なくとも１つのトランジスタを含む集積回路のモデル化方法に特徴を有するものであって、前記集積回路に含まれるトランジスタの素子分離用絶縁膜幅のデータを取得するステップと、前記素子分離用絶縁膜幅の式で表される分離幅パラメータを定義し、所定の分離幅パラメータのトランジスタモデルに対して、分離幅パラメータに依存して値が変化する分離幅依存パラメータについての近似式を作成するステップと、前記トランジスタモデルとは分離幅パラメータが異なるトランジスタモデルについての分離幅依存パラメータの補正値を前記近似式より求めるステップと、前記所定の分離幅パラメータのトランジスタに基づくトランジスタモデルと前記近似式により補正された分離幅依存パラメータに基づくトランジスタモデルとを置き換えるステップを含み、前記補正された分離幅依存パラメータに基づくトランジスタモデルを用いることで、分離幅依存性を考慮に入れた回路シミュレーションを実行することができる。
また本発明の回路シミュレーション装置では、集積回路のレイアウトデータから前記集積回路に含まれるトランジスタの形状と素子分離用絶縁膜幅のサイズデータを取得する手段と、前記素子分離用絶縁膜幅の式で表される分離幅パラメータYeffを定義し、所定の分離幅パラメータのトランジスタに基づいて作成されたトランジスタモデルに対して、分離幅パラメータに依存して値が変化する分離幅依存パラメータについての近似式を作成する手段と、前記トランジスタモデルとは分離幅パラメータが異なるトランジスタモデルについての分離幅依存パラメータの補正値を前記近似式より求める手段と、前記所定の分離幅パラメータのトランジスタに基づくトランジスタモデルと、前記近似式により補正された分離幅依存パラメータに基づくトランジスタモデルとを置き換える手段と、前記集積回路の回路接続記述を読み込み、前記補正された分離幅依存パラメータに基づくトランジスタモデルを入力し、素子分離用絶縁膜幅依存性を考慮に入れて、前記素子分離用絶縁膜幅が異なるトランジスタの特性を計算するシミュレーション実行手段とを含む。
【００１６】
本発明の回路シミュレーション方法および装置において、前記分離幅依存パラメータには、キャリア移動度パラメータまたは、しきい値電圧パラメータが含まれ、素子分離用絶縁膜幅依存性を考慮したパラメータの補正値を得ることができる。
【００１７】
本発明の回路シミュレーション方法および装置において、前記分離幅依存パラメータについての近似式は、前記分離幅の逆数の多項式と、前記トランジスタのチャネル幅および長さについて依存性を持つ多項式も含み構成され、精度の高い分離幅依存パラメータを得ることができる。
【００１８】
本発明の回路シミュレーション方法および装置において、前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記素子分離用絶縁膜領域は単純な形状を有し、前記トランジスタのチャネルの幅方向の活性領域の端から前記素子分離絶縁膜領域のみを介しチャネルの幅方向の距離Yの位置に隣接する活性領域を有し、前記分離幅パラメータYeffは前記距離Yを用いた式で定義される。
【００１９】
本発明の回路シミュレーション方法および装置において、前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、有用素子分離用絶縁膜領域は前記素子分離用絶縁膜領域の全部または一部として定義され、前記有用素子分離用絶縁膜領域は幾何学的に複雑な形状を有し、前記有用素子分離用絶縁膜領域はチャネルの長さ方向に距離Aを有し、少なくとも1以上のn個の矩形領域に分けることができ、それぞれの矩形領域は、チャネルの長さ方向の幅Aiと前記トランジスタの活性領域の端からチャネルの幅方向の距離Yiにある個々の隣接する活性領域の端とを含み、前記分離幅パラメータYeffは1/Σ{Ai/(A×Yi)}に等しく定義される。このことにより、複雑な形状の素子分離用絶縁膜領域においても、実効的な分離幅を得ることができる。
【００２０】
本発明の回路シミュレーション方法および装置において、前記トランジスタは、活性領域及び前記活性領域を囲む素子分離用絶縁膜領域を有するトランジスタであって、前記素子分離用絶縁膜領域は幾何学的に複雑な形状を有し、前記トランジスタのチャネル上の点から距離Yiの位置に隣接する活性領域の端上の点を有し、前記チャネル上の点と前記隣接する活性領域上の点との間の直線とチャネルの幅方向との間に角度θiを有し、前記隣接する活性領域上の各点を積分した値がmと定義され、前記分離幅パラメータYeffがm/Σ{cosθi/Yi}に等しく定義される。このことより、複雑な形状の素子分離用絶縁膜領域においても、斜め方向の素子分離用絶縁膜幅依存性に対して、チャネルの幅方向の成分のみを考慮し、より精度の高い実効的な分離幅パラメータを得ることができる。
【発明の効果】
【００２１】
本発明ではトランジスタモデルに基づいて、素子分離用絶縁膜幅依存性を有するパラメータの近似式を作成し、作成した近似式を用いて得られた補正パラメータの値を元のパラメータの値と置き換えることにより、素子分離用絶縁膜幅の異なるトランジスタのトランジスタモデルを作成するので、所望の分離幅のドレイン電流特性と良く一致するトランジスタモデルを容易に作成することができる。これにより、応力の指標となる素子分離用絶縁膜幅の依存性を考慮した回路シミュレーションが可能となり、シミュレーション精度の向上をはかることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１にかかる回路シミュレーション装置の構成を示すブロック図である。
回路シミュレーション実行手段１は、従来と同様にSPICEに代表される回路シミュレータの本体であり、コンピュータ上で動作する回路シミュレーション実行プログラムである。回路シミュレーション実行手段1には、シミュレーション対象回路のマスクレイアウトデータから抽出されたネットリスト3と、デバイス特性の実測値から抽出されたモデルパラメータ2とが入力され、シミュレーション対象回路の電気的特性を計算することは従来と同様である。しかし、この回路シミュレーション装置では、分離幅依存パラメータ補正手段4を備えている点が新規である。
【００２３】
シミュレーション対象回路の設計情報を有するマスクレイアウトデータ5からトランジスタ形状認識手段6により、トランジスタのチャネル長やチャネル幅などのトランジスタサイズデータ7が抽出される。また、トランジスタ形状認識手段6ではトランジスタの素子分離用絶縁膜幅データ8も抽出され、ネットリスト3に格納される。ここで、素子分離用絶縁膜幅データ8は、ネットリスト3に必ずしも格納されるわけではない。
【００２４】
分離幅依存パラメータ補正手段4は、分離幅依存近似式生成部9と分離幅依存パラメータ補正部10で構成され、分離幅依存近似式生成部9では、分離幅パラメータによって値が変化するトランジスタモデルパラメータの補正近似式を作成する。この補正近似式は連続的な近似式であるが、この補正近似式に関する説明は図２のモデル化方法フローのステップ16、17で詳細に説明する。分離幅パラメータは応力の指標となるパラメータであり、素子分離用絶縁膜の幅によって定義される幾何学パラメータである。
【００２５】
本実施の形態の回路シミュレーション装置において、分離幅パラメータによって値が変化するトランジスタモデルパラメータは、移動度パラメータU0やしきい値電圧パラメータVTH0が含まれる。ここでの移動度パラメータ、しきい値電圧パラメータは、SPICE（Software Process Improvement and Capability dEtermination）用のトランジスタモデルとしてよく知られているBSIM3やBSIM4のモデルにおいてU0、VTH0にそれぞれ相当する。BSIM（Berkeley ShortChannel IGFET Model）はMOSFETでの電流源およびキャパシタのモデルとして、U.C.Berkeley（カリフォルニア大学）で開発された、回路シミュレーションに特化したMOSFETの世界標準モデルであり、現在最も使用されているバージョンであるBSIM４ではより微細トランジスタ（ゲート長＜0.13um）を対象としたモデルを用いた回路シミュレーションである。
【００２６】
分離幅パラメータによって値が変化するトランジスタモデルパラメータのひとつに移動度パラメータを選択した理由は、素子分離用絶縁膜で活性領域が囲まれたトランジスタにおいて、キャリア移動度が素子分離用絶縁膜の形状に従って変化することによる。素子分離用絶縁膜に囲まれたトランジスタは、熱処理工程時に発生する熱膨張係数差により、素子分離用絶縁膜から活性領域へ応力がかかり、結晶を歪ませる。この熱膨張係数差によって発生する応力は素子分離用絶縁膜の幅に応じて変化し、それに伴ってキャリア移動度が変化しドレイン電流が変化する。また、キャリア移動度の変化と共にしきい値電圧の変化が発生していることから、分離幅パラメータに依存するモデルパラメータとしてしきい値パラメータを選択した。また同様に、分離幅パラメータに依存するモデルパラメータには、飽和速度パラメータ（VSAT）や単位幅当りのソース・ドレイン寄生抵抗パラメータ（RDSW）も当てはまる。
【００２７】
分離幅依存パラメータ補正部10では、作成された近似式と素子分離用絶縁膜幅データ8を用いて所望の分離幅パラメータのトランジスタモデルパラメータ補正値11を計算し、元のトランジスタモデルパラメータとの置き換えの操作を行う。具体的な計算についての説明は、図２のモデル化方法フローのステップ18〜21で説明する。
【００２８】
分離幅依存パラメータ補正手段4で作成された、所望の分離幅パラメータでのモデルパラメータ3を回路シミュレーション手段1に入力し、応力の指標となる分離幅パラメータの依存性を考慮した回路動作がシミュレーションされる。
【００２９】
図２は、分離幅依存パラメータ補正手段4で実施されるモデル化方法のフロー図である。フローはステップ13からステップ20までを有している。以下、図２を参照しながら実施の形態１にかかるモデル化方法について説明する。
【００３０】
通常、トランジスタモデルの各パラメータは、図１には図示していない装置と手段を用いて、種々のチャネル長L、チャネル幅Wサイズのトランジスタの各端子バイアスを変化させたトランジスタ特性データから抽出される。図２において、ステップ13で応力の指標としての分離幅パラメータYeffの値の基準をY0と定義し、分離幅パラメータYeff=Y0のときのトランジスタの電気的特性を測定する。次にステップ14で分離幅パラメータYeff=Y0のトランジスタ特性とよく一致するトランジスタモデルを作成する。ここで例えば、分離幅パラメータYeff=Y0のトランジスタの移動度パラメータ、しきい値パラメータをそれぞれU0(Y0)、VTH0(Y0)とする。
【００３１】
次に、ステップ15で図３(a)〜(c)に示すような、分離幅パラメータの異なるトランジスタのトランジスタ特性を測定する。
図３(a)〜(c)は、本実施の形態にかかる素子分離用絶縁膜幅のサイズが異なるトランジスタの例を示す平面図である。なお、ここで示すトランジスタは、活性領域22及びゲート電極23は同一形状を有し、また、活性領域の長さも同一である。図３(a)〜(c)は、活性領域22の外側を取り囲むように素子分離用絶縁膜領域25が形成されており、素子分離用絶縁膜領域25を介して隣接する活性領域24が形成されている。素子分離用絶縁膜幅は、チャネルの幅方向の活性領域22の端と隣接する活性領域24までの距離で表される。図３(a)〜(c)は、素子分離用絶縁膜幅領域25が単純な形状を有し、活性領域22の両側の素子分離用絶縁膜（25）の幅は両方同じであり、素子分離用絶縁膜幅で表される分離幅パラメータもそれぞれY0、Y1、Y2である場合を示している。図３(a)は、ステップ13及び14で基準の分離幅パラメータYeff=Y0を有するトランジスタの平面図である。基準の分離幅パラメータY0の値は、回路設計上問題ないレベルの任意の素子分離用絶縁膜幅である。図３(b)はYeff=Y0より小さい分離幅パラメータYeff=Y1のトランジスタの平面図であり、図３(c)はYeff=Y0より大きい分離幅パラメータYeff=Y2のトランジスタの平面図である。
【００３２】
図４(a)は、活性領域22の両側の素子分離用絶縁膜幅がそれぞれ異なるトランジスタの例を示す平面図である。第1の幾何学的パラメータY3はチャネルの幅方向の活性領域22の端と隣接する活性領域24までの第1距離を示し、第2の幾何学的パラメータY4は第1の幾何学的パラメータY3とは異なるチャネルの幅方向の素子分離用絶縁膜の第2距離を示す。この分離幅パラメータYeffは次の式で定義される。
【数１】
2006178907.tif 000003
【００３３】
モデル化の観点から、図４(a)のトランジスタは2つある素子分離用絶縁膜幅が同じ場合の図４(b)のトランジスタと同等であるとみなすことができる。
【００３４】
図２のステップ16では、ステップ15で測定したドレイン電流やしきい値電圧といったトランジスタ特性から、移動度パラメータU0としきい値電圧パラメータVTH0の分離幅パラメータ依存性を抽出し、ステップ17で各パラメータの分離幅パラメータ依存性の関係から近似式を作成する。作成した近似式は、分離幅パラメータの逆数に比例する項を含んで構成される。また、移動度パラメータU0としきい値電圧パラメータVHT0の分離幅パラメータ依存性は、トランジスタのチャネル長Lとチャネル幅Wによって異なるため、ステップ16で抽出された種々のトランジスタサイズのトランジスタにおける分離幅パラメータ依存性から、チャネル長Lおよびチャネル幅Wの依存性の項を抽出する。
分離幅が狭くなるにつれて、トランジスタの電流特性変動は、顕著になる現象（分離幅の逆数関数に近い関係）をもつことから、逆数の項を含むことでより現象に近い特性を再現することができる。特に密集したレイアウトのトランジスタのシミュレーションに有効である。
【００３５】
本実施の形態において、分離幅パラメータによって値が変化するトランジスタモデルパラメータの補正近似式の例を次に示す。
【数２】
2006178907.tif 000004
【００３６】
【数３】
2006178907.tif 000005
【００３７】
ここで、U0(Y0)とVTH0(Y0)は、ステップ14で作成された分離幅パラメータYeff=Y0の時の移動度パラメータとしきい値電圧パラメータの値であり、U0(YX)とVTH0(YX)は、所望の分離幅パラメータYeff=YXについて決定される移動度パラメータとしきい値パラメータである。αWLは、トランジスタのチャネル長Lとチャネル幅Wに依存した係数である。
【００３８】
次に図２のステップ18では、シミュレーション対象となる回路のマスクレイアウトデータ5から、トランジスタの素子分離用絶縁膜幅データ8を測定し、応力の指標となる所望の分離幅パラメータYeff=Y1の値を得る。次に、ステップ19では、ステップ18で抽出した分離幅パラメータY1を、ステップ17で作成した近似式（式(2)および式(3)）に代入し、ステップ20で所望の分離幅パラメータYeff=Y1を有するトランジスタに対応する分離幅依存パラメータU0(Y1)、VTH0(Y1)を計算される。
【００３９】
ステップ21では、元の分離幅パラメータYeff=Y0を有するトランジスタのモデルパラメータU0(Y0)、VTH0(Y0)とステップ20で算出された分離依存パラメータU0(Y1)、VTH0(Y1)を置き換えることで、応力の指標となる分離幅パラメータの依存性を考慮した回路シミュレーションが可能になる。
【００４０】
図５はPチャネルトランジスタのドレイン電流の分離幅パラメータYeffに対する依存性の測定値と、本発明を適用し近似式を用いて各分離幅依存パラメータの補正値に置き換えられたトランジスタモデルを用いて回路シミュレーションを実行した結果（実線）を比較した図の一例である。図１０に示した従来例の離散的なモデルと異なり、連続的な近似式を用いて移動度パラメータU0としきい値パラメータVTH0に分離幅パラメータ依存性を反映することにより、ドレイン電流の分離幅パラメータ依存性を非常に良く表現することが可能である。なお、Nチャネルトランジスタも同様である。
【００４１】
（実施の形態2）
図６(a)は、本発明の実施の形態２にかかるトランジスタの例を示す平面図を示す。実施の形態と同じ構成には同じ符号を付与している。本実施の形態のモデル化方法と実施の形態１と異なるのは、図６(a)に示すようにトランジスタのチャネルの幅方向に隣接する活性領域24の形状が不規則な場合に対してモデル化が可能な点である。
【００４２】
図６(a)において、トランジスタのチャネルへの応力の影響が特に強いと予想される素子分離用絶縁膜領域の領域を有用素子分離用絶縁膜領域25a、25bとして定義する。有用素子分離用絶縁膜領域25a、25bはそれぞれn、m個の領域に分割され、それぞれの領域は、チャネルの長さ方向の幅Ai、Biと、トランジスタの活性領域22のチャネルの幅方向の端からそれぞれ距離Xi、Yiだけ離れたところに領域の端、すなわち隣接する活性領域24の端とを有している。分割領域の幅Ai、Biのそれぞれの総和は距離A、Bと定義され、その距離はゲート長とゲートと活性領域の端との間のチャネルの長さ方向の最小距離を足した程度の値が望ましい。
【００４３】
ここで、有用素子分離用絶縁膜領域25a、25bで決まる応力の指標となる分離幅パラメータをそれぞれYa、Ybとし、次の式で定義される。
【数４】
2006178907.tif 000006
【００４４】
【数５】
2006178907.tif 000007
【００４５】
モデル化という観点から、分割領域の幅A1,A2,・・・,Anで重み付けされた有用素子分離用絶縁膜幅領域25aの平均的なチャネルの幅方向の距離がYaとなり、同様に有用素子分離用絶縁膜幅領域25bの平均的なチャネルの幅方向の距離がYbとなることから、図６(a)のトランジスタは図６(b)のトランジスタと同様であるとみなすことができる。図６(b)は2つある素子分離用絶縁膜幅がそれぞれ異なる実施の形態１のトランジスタと同様と見なされることより、分離幅パラメータYeffは次の式で定義される。
【数６】
2006178907.tif 000008
【００４６】
本実施の形態の回路シミュレーション装置とモデル化方法は、分離幅パラメータYeffのモデル化方法以外は実施の形態１と同じであり、隣接する活性領域が不規則な形状の場合でも、応力の指標となる分離幅パラメータの依存性を考慮した、より高精度な回路シミュレーションが可能になる。
【００４７】
（実施の形態3）
図７は、本発明の実施の形態３にかかるトランジスタの例を示す平面図を示す。実施の形態１と同じ構成には同じ符号を付与している。本実施の形態のモデル化方法が実施の形態１のモデル化方法と異なるのは、図７に示すようにトランジスタのチャネルの幅方向に隣接する活性領域24の形状が不規則な場合に対してもモデル化が可能な点である。
【００４８】
図７に示すように、トランジスタの活性領域22とゲートの中心線26との交点Pからチャネルの幅方向の隣接する活性領域24の端の点P’までの直線27を定義する。直線27は活性領域22と隣接する活性領域24内を通らず、直線27の線の長さは予め決められた境界距離内であることが望ましい。予め決められた境界距離は、素子分離用絶縁膜幅がトランジスタ特性にほとんど影響を及ぼさない程度に十分大きく、約2μm以上が望ましい。また、図７の例によると隣接する活性領域24の端の点P’が取りうる箇所は図の太線28上となる。
【００４９】
また、交点Pと、直線27と隣接する活性領域24との交点P’との間の距離をYiとし、直線27とチャネルの幅方向の線との間の角度をθiとし、交点P’から交点Pへの応力を現す成分をFと仮定すると、トランジスタのチャネルの幅方向に交点Pへかかる応力F’は、F×cosθに等しいと考えることができる。このことから、応力の指標となる分離幅パラメータYaは次の式で定義される。
【数７】
2006178907.tif 000009
【００５０】
ここで、mは交点P’の積分値、すなわち太線の28の総距離にあたる。上式(7)により、トランジスタのチャネルから斜め方向にある隣接する活性領域24からの素子分離用絶縁膜幅の依存性に対して、チャネルの幅方向の成分のみを考慮し、より精度の高い実効的な分離幅パラメータを得ることができる。
【００５１】
同様に、もう一つのチャネルの幅方向の素子分離用絶縁膜幅に関する分離幅パラメータYbも同様の式で定義される。これにより、2つある素子分離用絶縁膜幅がそれぞれ異なる実施の形態１のトランジスタと同様と見なされることで、分離幅パラメータYeffは次の式で定義される。
【数８】
2006178907.tif 000010
【００５２】
本実施の形態の回路シミュレーション装置やモデル化方法は、分離幅パラメータYeffのモデル化方法以外では、実施の形態１と同じであり、隣接する活性領域が不規則な形状の場合でも、応力の指標となる分離幅パラメータの依存性を考慮した、より高精度な回路シミュレーションが可能になる。
【００５３】
なお、本発明は素子分離用絶縁膜の形状依存性について説明したが、素子分離用絶縁膜に限定されることなく、ゲート幅などの機能部のサイズデータとこれにもとづく、スイッチング特性などのパラメータの依存性を考慮し、連続的な数式モデルを使用することで、広範囲のサイズデータに対して高精度のトランジスタモデルを作成することにより、種々のシミュレーションに適用可能である。
【産業上の利用可能性】
【００５４】
本発明にかかる回路シミュレーション装置は、素子分離用絶縁膜などの形状依存性を表現するモデル化方法を有し、微細化された集積回路の設計において、高精度の回路シミュレーションが可能になる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１にかかる回路シミュレーション装置の構成を示すブロック図である。
【図２】本発明の実施の形態２にかかるモデル化方法を示すフロー図である。
【図３】(a)〜(c)は、素子分離用絶縁膜幅のサイズが異なるトランジスタの例を示す平面図である。
【図４】(a)は、2つある素子分離用絶縁膜幅がそれぞれ異なるトランジスタの例を示す平面図である。(b)は2つある素子分離用絶縁膜が同じトランジスタの例を示す平面図であり、(a)と(b)はモデル化の観点から同等であることを説明する図である。
【図５】トランジスタのドレイン電流の素子分離用絶縁膜幅に対する依存性の測定値と、本発明にかかるモデル化方法でシミュレーションを実行した結果とを比較した図である。
【図６】本発明の実施の形態２にかかるトランジスタの例を示す平面図であり、(a)は隣接する活性領域の形状が不規則な場合に、応力を表すパラメータの導出を概略的に示す図である。(b)は規則的な場合であり、(a)と(b)はモデル化の観点から同等であることを説明する図である。
【図７】本発明の実施の形態３にかかるトランジスタの例を示す平面図であり、隣接する活性領域の形状が不規則な場合に、応力を表すパラメータの導出を概略的に示す図である。
【図８】従来のモデル化方法にかかるトランジスタの例を示す平面図である。
【図９】従来の回路シミュレーション装置の構成を示すブロック図である。
【図１０】トランジスタのドレイン電流の素子分離用絶縁膜幅に対する依存性の測定値と、従来のモデル化方法でシミュレーションを実行した結果とを比較した図である。
【符号の説明】
【００５６】
1             回路シミュレーション実行手段
2             モデルパラメータ
3             ネットリスト
4             分離幅依存パラメータ補正手段
6             トランジスタ形状認識手段
8             素子分離用絶縁膜幅データ
9             分離幅依存近似式生成部
10            分離幅依存パラメータ補正部
11            モデルパラメータ補正値
22            トランジスタの活性領域
23            ゲート電極
24            隣接する活性領域
25            素子分離用絶縁膜領域
【図１】
2006178907.tif 000011
【図２】
2006178907.tif 000012
【図３】
2006178907.tif 000013
【図４】
2006178907.tif 000014
【図５】
2006178907.tif 000015
【図６】
2006178907.tif 000016
【図７】
2006178907.tif 000017
【図８】
2006178907.tif 000018
【図９】
2006178907.tif 000019
【図１０】
2006178907.tif 000020