(57)【要約】【課題】従来例は、製造方法が開示されておらず、従来例中で紹介されている非特許文献においても、そこに開示されている製造方法は、原理が不明で製造プロセスとしては非常に不安定であった。【解決手段】乱数発生素子２０へ核を有するタンパク質、例えば核として鉄を内包するフェリチンを含む溶液を滴下し、タンパク質を吸着させ、タンパク質を除去し、核３１を残留させ、核３１をマスクとして開口部２５の半導体部をエッチングすることで半導体部３の起伏を形成することにより、半導体部３の起伏の発生メカニズムが明らかであり、また制御や観察が可能であるため、安定した製造が可能となる。【選択図】図９
2006114721.tif 000002
【特許請求の範囲】
【請求項１】
内部に少なくとも無機物を含有する核を包含するタンパク質を半導体部の上方に定着させる工程と、
前記タンパク質のタンパク質成分を除去する工程と、
前記核をマスクとして前記半導体部をドライエッチングする工程と、
前記核を除去する工程とを具備する導電経路の作製方法。
【請求項２】
前記タンパク質はフェリチン、リステリア・フェリチン、ＤＰＳ（ＤＮＡ  ｂｉｎｄｉｎｇ  ｐｒｏｔｅｉｎ  ｓｔａｒｖｅｄ  ｃｅｌｌｓ）、ＴＭＶ（タバコ・モザイク・ウィルス；ｔｏｂａｃｃｏ  ｍｏｓａｉｃ  ｖｉｒｕｓ）、プロテイン・ナノチューブの群からなるタンパク質の少なくとも１つ以上を含むことを特徴とする請求項１に記載の導電経路の作製方法。
【請求項３】
請求項１に記載の乱数発生素子の製造方法実施前に、前期半導体部上に保護層開口部を形成する工程を具備する請求項１に記載の導電経路の作製方法。
【請求項４】
前記タンパク質のタンパク質成分を除去する工程は、酸素を含む雰囲気下でタンパク質成分を酸化させて行うことを特徴とする請求項１に記載の導電経路の作製方法。
【請求項５】
前記核を除去する際に、同時に前記保護層を除去する請求項３に記載の導電経路の作製方法。
【請求項６】
前記核の除去と前記保護層の除去をフッ酸を含む溶液中で実施する請求項５に記載の導電経路の作製方法。
【請求項７】
絶縁層を含む基板の上方の半導体部に不純物を注入し活性化領域を形成する工程と、前記活性化領域の間のチャネル領域に請求項１〜６に記載の作成方法で導電経路を作成する工程と、前記チャネル領域を酸化してゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程を具備する乱数発生素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子がランダムに流れる導電経路を作成する方法と、これを用いて、例えば乱数キー、個人認証等の一般的な乱数用途に使用される乱数発生装置の製造方法を提供するものである。
【背景技術】
【０００２】
近年、個人情報や企業情報の保護など、情報の暗号化やあるいは逆に個人を特定するための認証技術が広く研究されている。そこで重要になる技術の一つとして乱数の発生が挙げられる。
【０００３】
一般に、乱数を生成する方法は、乱数表を用いる方法、物理的な雑音源を利用する方法、算術演算を利用する方法の３つに分類できる。乱数の特性として、予測が困難であることが必要であるが、特にその特性が高いものとして、物理的な雑音源を利用する方法が挙げられ、例えば、抵抗素子の発するホワイトノイズを増幅しコンパレータで２値化するなどして得ることができる。
【０００４】
しかしながら、この物理乱数生成装置は、例えば抵抗素子の発する熱雑音の出力は、０．１μＶ程度と極めて小さいため、抵抗素子の熱雑音の出力を１０＾７倍程度に増幅する増幅器が必要であり、この増幅器のサイズが大きいため、装置自体が大型化するという問題があった。また、消費電力も大きく、経済的ではなかった。
【０００５】
このような問題を解決するため、例えば従来の乱数発生装置としては、図１０に示すものがあった（例えば、特許文献１参照）。
【０００６】
図１０に示すように、従来技術の乱数発生装置１１０は、乱数発生素子１０２の抵抗変化を乱数情報読み出し回路１０６で検知する構成となっている。乱数発生素子１０２はトランジスタと同様の構造となっており、従来例ではソース（Ｓ）側から電流を注入し、ゲート電圧供給回路が接続されたゲート（Ｇ）部を介し、ドレイン（Ｄ）から電流を排出する構造としている。
【０００７】
乱数発生素子１０２のゲート（Ｇ）部（１２０）の構造を図１１に示したが、乱数発生素子ゲート部１２０の表面には、比較的周期の揃った数ｎｍ乃至数十ｎｍスケールのシリコンからなる極薄膜の起伏が形成されている。この起伏は、乱数発生素子ゲート部１２０に後述するアルカリ薬液処理を施すことで形成することができる。乱数発生素子ゲート部１２０に所定のゲート電圧を印加した場合、この起伏に起因して、量子力学的な閉じこめ効果が生じる。これにより極薄膜シリコン層の薄いところでは電子が存在しにくくなり、一方、シリコン層が比較的厚いところでは、電子が比較的存在しやすくなる。さらに乱数発生素子１０２のゲート電圧を上げていくと、ポテンシャルの低い部分（すなわち、層厚の大きい部分）から徐々に電子が満たされていく。そして、所定のゲート電圧において、電子がポテンシャルの谷間を縫うようにして流れるようになる。
【０００８】
図１２は、擾乱に起因して乱数発生素子１０２から出力される電気信号の電圧を示した図である。この様に、従来例の乱数生成素子１０２においては、初めからデジタル信号となっている雑音信号を発生することができる。
【０００９】
しかしながら、前記従来の特許文献１では、製造方法が開示されておらず、先の構造を如何にして得るかが開示されていなかった。ただし、特許文献１に紹介されている、下記の非特許文献１には、コリン（ＣＨＯＬＩＮＥ）という有機の強アルカリ物質と非イオン系界面活性剤アルキルフェノールポリエトキシレート（ＡＰＥＯ）を用いて、ＳＯＩ基板をウェットエッチングして起伏のあるシリコン表面を得る手法については説明されている。
【特許文献１】特開２００４−３００７１号公報（図３、図４、図７）
【非特許文献１】Ｋ．  Ｕｃｈｉｄａ  ｅｔ  ａｌ．，  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，  Ｖｏｌｕｍｅ  ９０，Ｎｕｍｂｅｒ  ７，  Ｐａｇｅ  ３５５１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記の非特許文献１の説明によれば、コリンはシリコンをエッチングする作用をし、一方ＡＰＥＯはその反応の反応抑制剤として作用すると説明されており、このシリコンのエッチングに対する競争反応がＳＯＩの表面を波立たせるものと考えられている。実際、ＡＰＥＯが無いと、ＳＯＩの表面は波立たないということである。
【００１１】
このような製造方法は、原理が不明の上、非常に不安定である。
【００１２】
本発明は、前記従来の課題を解決するもので、ランダムな導電経路を安定して作成する方法とこれを用いた乱数発生装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記従来の課題を解決するために、本発明の導電経路の形成方法とこれを用いた乱数発生装置の製造方法は、内部に少なくとも無機物を含有する核を包含するタンパク質を半導体部の上方に定着させる工程と、タンパク質のタンパク質成分を除去する工程と、核をマスクとして前記半導体部をドライエッチングする工程と、核を除去する工程とを備える。
【００１４】
本手順の製造方法とすることによって、半導体部が厚い箇所をランダムでありながら確実に形成することができる。
【発明の効果】
【００１５】
本発明の導電経路の形成方法と乱数発生装置の製造方法によれば、ＳＯＩが厚い箇所をランダムでありながら確実に形成することができるため、電子の存在確率に差を確実に設けることができるため、動作再現性が安定な乱数発生装置を大量に製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１７】
本発明は従来例とは、導電経路の形成方法が異なる。
【００１８】
図１は本発明の実施の形態における乱数発生装置の構成図である。本発明の乱数発生装置５１は、乱数発生素子１の抵抗変化を乱数情報読み出し回路５６で検知する構成となっている。乱数発生素子１はトランジスタと同様の構造となっており、本発明ではソース（Ｓ）側から電流を注入し、ゲート電圧供給回路５４が接続されたゲート（Ｇ）部を介し、ドレイン（Ｄ）から電流を排出する構造としている。５８は電流バイアスであり、乱数発生素子１へ電流を供給する。
【００１９】
図２は、本発明の実施の形態における乱数発生素子の斜視図である。図２において、１は乱数発生素子である。６はゲート部であり、図示しない配線を経由し図１のゲート電圧供給回路５４へ電気的に接続されている。また、図２においては図を見やすくするためにゲート絶縁膜は図示していないが、通常のトランジスタと同様にゲート部６の直下にある。
【００２０】
図３は、本発明の実施の形態における乱数発生素子の斜視図である。図３において、図２と同一物には同一番号を付記し、説明を省略する。図３は、乱数発生素子１の構造を見やすくするため、図２からゲート部６を除去したものである。図３において、２は基板であり、例えばシリコンからなる。３は半導体部であり、本実施形態では例えばシリコンからなり、表面に起伏を有する非常に薄い層となっている。起伏の形成方法については後述するが、本実施形態では比較的周期の揃った例えば７ｎｍ以下の起伏が形成されている。４は絶縁層であり、例えば酸化シリコンからなっている。単純なシリコン層／絶縁層／シリコン基板といった構造は例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板として市販されている。５ａ，５ｂは拡散領域であり、本実施形態では５ａがソース，５ｂがドレインである。なお図３には示さないが、乱数発生素子１は半導体部３の上方に図示しない絶縁層を介してゲート電極を有している。９はランダムな導電経路であり、一般にパーコレーションチャネルと呼ばれる。１１は電子捕獲部位であり、導電経路の電子が熱揺らぎなどで確率的に捕獲される部位である。これら導電経路９や電子捕獲部位１１は半導体部３の表面の起伏やゲート電極の電位によりランダムに形成され変化する。
【００２１】
乱数発生素子１に所定のゲート電圧を印加した場合、この起伏に起因して、量子力学的な閉じこめ効果が生じる。これにより極薄膜シリコン層３の薄いところでは電子が存在しにくくなり、一方、シリコン層が比較的厚いところでは、電子が比較的存在しやすくなる。さらに乱数発生素子１のゲート電圧を上げていくと、ポテンシャルの低い部分（すなわち、層厚の大きい部分）から徐々に電子が満たされていく。そして、所定のゲート電圧において、電子がポテンシャルの谷間を縫うようにして流れるようになった状態が、例えば図３に示す状態である。
【００２２】
これは、以下のメカニズムによる。
【００２３】
上記起伏によって、乱数発生素子１には、例えば図３に示すような厚さのばらつきが存在する。層厚が薄いところでは、量子力学的な閉じこめ効果によってポテンシャルが上昇し、そのため乱数発生素子１のより薄いところでは、電子が存在しにくくなり、シリコン層が比較的厚いところでは、電子が比較的存在しやすくなる。
【００２４】
図４は、図３のＡ−Ａ’に沿った乱数発生素子１断面のポテンシャルを模式的に示した図である。図４に示すように、層厚の大きいところでは深いポテンシャルの谷が形成され、電子が溜まりやすくなる。一方、層厚の小さいところではポテンシャルの山が形成され、電子は留まりにくくなる。
【００２５】
さらに乱数発生素子１のゲート電圧を上げていくと、ポテンシャルの低い部分（すなわち、層厚の大きい部分）から徐々に電子が満たされていく。そして、所定のゲート電圧において、電子がポテンシャルの谷間を縫うようにして流れるようになる。このポテンシャルの谷間を縫うようにして流れる電子のチャネルが、導電経路９である。
【００２６】
さらに、乱数発生素子１は、図３や図４に示すように、導電経路９の近傍に、電子を捕獲する電子捕獲部位１１を有する。すなわち、図４において、導電経路９の近傍に存在するポテンシャルの極小点（電子捕獲部位１１）では、電子は準安定に存在することができる。従って、このポテンシャルの極小点は、電子を捕獲する電子捕獲部位１１として機能する。
【００２７】
所定のエネルギーが供給されると、導電経路９中の電子は電子捕獲部位１１に移動し、また、電子捕獲部位１１に存在する電子は、導電経路９中に移動する。この導電経路９と電子捕獲部位１１との間の電子の移動に必要なエネルギーは、導電経路９と電子捕獲部位１１とを隔てるポテンシャル障壁の高さ（図４でＨで示す）に依存する。
【００２８】
ここで、本乱数発生素子１では、室温（例えば４℃〜８０℃）の熱エネルギーによって動作ができるよう、Ｈ＝２０ｍＶ〜１００ｍＶ程度となるように、乱数発生素子１の半導体部３の起伏のサイズを設定している。これにより、室温状態で電子の捕獲／放出を全く予測不可能なタイミングで発生させることができ、乱数発生素子として動作するのである。
【００２９】
以上の構造を得るための、本発明の乱数発生素子の製造方法について、以下説明する。
【００３０】
本発明の乱数発生素子の製造方法は、タンパク質の自己組織化を利用してエッチングマスクを形成し、これを用いてエッチングを実行することで、半導体部３の厚さの分布を形成することを特徴とする。
【００３１】
図５は加工前の乱数発生素子を模式的に示したものである。図５において２０は乱数発生素子である。２１はタンパク質であり、例えばフェリチンと呼ばれる籠状タンパク質であり、内部に金属を含有するコアを有する特徴的な構造のものである。フェリチンは例えば人体にも多量に存在するもので、体内の鉄の量を調整するなどの機能を有しているものである。２３ａ，２３ｂは保護層であり、図３の拡散領域５ａ，５ｂなどを保護する層であり、例えばＬＰＣＶＤ法などで形成した厚さ１００ｎｍの酸化シリコン膜からなっている。２５は開口部であり、例えば減圧化学気相成長法（ＬＰＣＶＤ法）などで形成した酸化シリコン膜をドライエッチングなどで除去し、半導体部を露出させることで形成する。
【００３２】
図６にはタンパク質として今回用いたフェリチンの構造を示す。図６において２７はフェリチンである。フェリチン２７は内部が空洞となった籠状構造をしており、２９に示すような開口から内部へ金属イオンなどが侵入し、内部でこれらが触媒反応などを起こすことでコアが形成されると言われている。フェリチンは外殻の大きさがおよそ１２ｎｍ、内殻がおよそ６ｎｍである（フェリチンの内・外殻のサイズは現在でも正確には明らかになっていないが、以下ではこのサイズで記載するものとする。）。
【００３３】
図７にはこのようなフェリチンを、液中で酸化シリコン基板へ吸着させたものを電子顕微鏡（ＳＥＭ）で観察した像を示している。タンパク質自体はＳＥＭでは電子が突き抜けるためほとんど見ることができないが、図７ではコアの鉄が見えている。
【００３４】
理想的な自己集合状態であれば、外殻の大きさがおよそ１２ｎｍ、内殻がおよそ６ｎｍなので、例えば直径約６ｎｍの鉄のコアが６ｎｍの間隔で並ぶ構造が得られることとなる。
【００３５】
このような自己集合状態は、２次元的に優先的に進行する特性を示す。
【００３６】
以下、このようなタンパク質を用いて微小な起伏を形成する方法について図８および図９を用いて製造方法を説明する。
【００３７】
なお、本発明の乱数発生素子の製造方法においては、ランダムな導電経路である半導体部３の起伏の形成方法が特徴であるため、以下、その部分についてのみ説明する。
【００３８】
なお、図８、図９において図３、図５と同一物には同一番号を付記し説明を省略する。図８、図９において３１は核であり、例えば鉄化合物である。
【００３９】
（ａ）図示しない工程により、例えばレジストをマスクとしてイオン注入するなどして拡散領域５ａ，５ｂをあらかじめ形成しレジストマスクを除去した後に、ＬＰＣＶＤ法などで酸化シリコン膜を堆積し、レジストをパターニングした後、例えばドライエッチングすることで保護層２３ａ，２３ｂと開口部２５を形成する。
【００４０】
（ｂ）乱数発生素子２０へ核を有するタンパク質、例えば核として鉄を内包するフェリチンを吸着させる。これは、例えば図示しないテフロン（登録商標）製の水槽に緩衝液を貯め、液中にフェリチンを分散させるとともに液面にＰＢＬＨ膜（ＬＢ膜）を張り、適当な酸、例えば塩酸でｐＨを６程度に調節させる。ＰＢＬＨ膜が正電荷を帯びているのに対してフェリチンは負電荷を帯びているから、ｐＨ上昇につれてフェリチンがＰＢＬＨ膜に付着し、ランダムなフェリチンの単層膜ができる。続いて、図示しないが、乱数発生素子２０を水面に浮かべ、その表面にフェリチンの単層膜を付着させた後、水槽から取り出すことで、タンパク質を吸着させることができる。
【００４１】
（ｃ）タンパク質を除去し、核３１を残留させる。タンパク質の除去としては、例えば酸化炉でタンパク質成分を酸化させることで除去が可能であった。
【００４２】
（ｄ）異方性を弱めたエッチング手法で保護層２３ａ，２３ｂ及び核３１をマスクとして開口部２５部の半導体部をエッチングする。例えば本実施形態では、フレオンガス（ＣＦ４）を用いたドライエッチングにより、半導体部を等方的にエッチングする。
【００４３】
（ｅ）保護層２３ａ，２３ｂ及び核３１を除去する。例えば、フッ酸などを用いることで保護層２３ａ，２３ｂを形成する酸化シリコンと、核３１を形成する鉄化合物を除去することが可能である。
【００４４】
以下、図示しないが通常のトランジスタと同様に、半導体部３を高温で酸化処理することでゲート絶縁膜を形成し、例えばＬＰＣＶＤ法で多結晶シリコンを堆積した後にドライエッチングでパターニングすることでゲート電極の形成などを行い、乱数発生素子１を製造することができる。
【００４５】
以上のランダムな導電経路の作成方法とこれを用いた乱数発生素子の製造方法によれば、少なくとも半導体部３の起伏の発生メカニズムが明らかであり、また制御や観察が可能であるため、安定した製造が可能となるものである。また、タンパク質の自己組織化を利用した製造プロセスであるため、製造においても詳細な制御は必要でないという利点を有する。しかし自己組織化自体は非常にランダム性が高い現象であるため、製造される半導体部３は全く同じ形状のものは製造されず、ランダム性の高い乱数発生素子を製造することができるのである。
【００４６】
なお、本実施形態では、タンパク質として籠状タンパクの場合、特にフェリチンの場合について説明したが、籠状タンパクとしては、他にもリステリア・フェリチン、ＤＰＳ（ＤＮＡ  ｂｉｎｄｉｎｇ  ｐｒｏｔｅｉｎ  ｓｔａｒｖｅｄ  ｃｅｌｌｓ）なども同様に用いることができる。また籠状タンパク以外のタンパク質であっても内部に異なる材質の核を保持しうるタンパク質であれば同様に適用が可能である。例えば、ＴＭＶ（タバコ・モザイク・ウィルス；ｔｏｂａｃｃｏ  ｍｏｓａｉｃ  ｖｉｒｕｓ）やプロテイン・ナノチューブを用いれば棒状のマスクを形成することができる。これらを用いても、同様に導電経路を得ることができる。
【００４７】
また導電経路は望ましくは１つだけ形成される方が動作のランダム性がより向上するが、これは例えばゲート電圧を制御することでより制御することができることは言うまでもない。
【産業上の利用可能性】
【００４８】
本発明にかかる導電経路の作成方法は、自己組織化を利用して配置したタンパク質をエッチングマスクにして乱数発生素子の半導体部の起伏を製造するプロセスとしているため、安定な作成方法を提供でき、さらにこれを用いた乱数発生素子の製造方法も、同様に安定な製造方法を提供できるものである。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態における乱数発生装置の構成図
【図２】同実施形態における乱数発生素子の斜視図
【図３】同実施形態における乱数発生素子の斜視図
【図４】同実施形態における図３のＡ−Ａ’に沿った乱数発生素子断面のポテンシャル模式図
【図５】同実施形態における加工前の乱数発生素子模式図
【図６】同実施形態におけるタンパク質（フェリチン）の構造説明図
【図７】同実施形態における基板上のタンパク質（フェリチン）の走査電子顕微鏡写真
【図８】同実施形態におけるランダムな導電経路の作成方法説明図（上面図）
【図９】同実施形態におけるランダムな導電経路の作成方法説明図（断面図）
【図１０】従来の乱数発生装置の構成図
【図１１】同従来の乱数発生素子の構造説明図
【図１２】同従来の乱数発生素子の出力電圧説明図
【符号の説明】
【００５０】
１    乱数発生素子
２    基板
３    半導体部
４    絶縁層
５ａ，５ｂ    拡散領域
６    ゲート部
９    導電経路
１１    電子捕獲部位
２０    乱数発生素子
２１    タンパク質
２３ａ，２３ｂ    保護層
２５    開口部
２７    フェリチン
２９    開口
３１    核
５１    乱数発生装置
５４    ゲート電圧供給回路
５６    乱数情報読み出し回路
５８    電流バイアス
１１０    乱数発生装置
１０２    乱数発生素子
１０６    乱数情報読み出し回路
１２０    乱数発生素子ゲート部
【図１】
2006114721.tif 000003
【図２】
2006114721.tif 000004
【図３】
2006114721.tif 000005
【図４】
2006114721.tif 000006
【図５】
2006114721.tif 000007
【図６】
2006114721.tif 000008
【図８】
2006114721.tif 000009
【図９】
2006114721.tif 000010
【図１０】
2006114721.tif 000011
【図１１】
2006114721.tif 000012
【図１２】
2006114721.tif 000013
【図７】
2006114721.tif 000014