(57)【要約】【課題】高速充放電速度で低消費電力を達成するプッシュプルバッファ増幅器とソースドライバを提供する。【解決手段】バッファ増幅器内で、Ｎ型コンパレータとＰ型コンパレータが入力信号と出力信号を比較する。第１インバータと第２インバータの入力端子がそれぞれＮ型コンパレータとＰ型コンパレータの第１出力端子に接続する。第１電圧線が出力負荷に充放電するように、第１トランジスタと第４トランジスタはそれぞれＮ型コンパレータの第２出力端子と第２インバータの出力端子により制御される。第２電圧線と第２電圧線が出力負荷に充放電するように、第２トランジスタと第３トランジスタはそれぞれＰ型コンパレータの第２出力端子と第１インバータの出力端子により制御される。【選択図】図１
2006197541.tif 000002
【特許請求の範囲】
【請求項１】
出力信号を発生させる入力信号を伝送するプッシュプルバッファ増幅器であって、
入力部として働くＮ型トランジスタと第１出力端子と第２出力端子とを備え、前記入力信号と前記出力信号とを比較し、比較結果を前記第１出力端子から出力すると共に該比較結果を反転して前記第２出力端子から出力するＮ型コンパレータと、
入力部として働くＰ型トランジスタと第１出力端子と第２出力端子とを備え、前記入力信号と前記出力信号とを比較し、比較結果を前記第１出力端子から出力すると共に該比較結果を反転して前記第２出力端子から出力するＰ型コンパレータと、
入力端子を備え該入力端子が前記Ｎ型コンパレータの前記第１出力端子に接続する第１インバータと、
入力端子を備え該入力端子が前記Ｐ型コンパレータの前記第１出力端子に接続する第２インバータと、
ソース、ドレイン及びゲートを備え該ゲートが前記N型コンパレータの前記第２出力端子に接続する第１トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記P型コンパレータの前記第２出力端子に接続する第２トランジスタとを含む第１出力部と、
ソース、ドレイン及びゲートを備え該ゲートが前記第１インバータの出力端子に接続する第３トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記第２インバータの出力端子に接続する第４トランジスタとを含む第２出力部と、
を有し、
前記第１トランジスタの前記ソース／ドレインの一方が第１電圧線に接続し、前記第１トランジスタの前記ソース／ドレインの他方が前記第２トランジスタの前記ソース／ドレインの一方及び前記第３トランジスタの前記ソース／ドレインの一方と接続し、前記第２トランジスタの前記ソース／ドレインの他方が第２電圧線に接続し、前記第３トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続すると共に前記出力信号を出力し、前記第４トランジスタの前記ソース／ドレインの一方が前記第３トランジスタの前記ソース／ドレインの前記一方と接続し、前記第４トランジスタの前記ソース／ドレインの他方が前記第１電圧線に接続する、プッシュプルバッファ増幅器。
【請求項２】
前記第１トランジスタ及び前記第４トランジスタがＰ型トランジスタで、前記第２トランジスタ及び前記第３トランジスタがＮ型トランジスタである請求項１記載のプッシュプルバッファ増幅器。
【請求項３】
前記第１電圧線が電源電圧線で、前記第２電圧線が接地線である請求項１記載のプッシュプルバッファ増幅器。
【請求項４】
前記第１インバータが、ソース、ドレイン及びゲートを備え該ゲートが前記Ｎ型コンパレータの前記第１出力端子に接続する第５トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが第３電圧線に接続する第６トランジスタと、からなり、
前記第５トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し前記第５トランジスタの前記ソース／ドレインの他方が前記第１インバータの出力端子であり、前記第６トランジスタの前記ソース／ドレインの一方が前記第５トランジスタの前記ソース／ドレインの前記他方に接続し前記第６トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する請求項１記載のプッシュプルバッファ増幅器。
【請求項５】
前記第５トランジスタがＰ型トランジスタで、前記第６トランジスタがＮ型トランジスタである請求項４記載のプッシュプルバッファ増幅器。
【請求項６】
前記第２インバータが、ソース、ドレイン及びゲートを備え該ゲートが第４電圧線に接続する第７トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記P型コンパレータの前記第１出力端子に接続する第８トランジスタと、からなり、
前記第７トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し前記第７トランジスタの前記ソース／ドレインの他方が前記第２インバータの前記出力端子であり、前記第８トランジスタの前記ソース／ドレインの一方が前記第７トランジスタの前記ソース／ドレインの前記他方に接続し前記第８トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する請求項１記載のプッシュプルバッファ増幅器。
【請求項７】
前記第７トランジスタがＰ型トランジスタで、前記第８トランジスタがＮ型トランジスタである請求項６記載のプッシュプルバッファ増幅器。
【請求項８】
前記Ｎ型コンパレータが、ソース、ドレイン及びゲートを備え該ゲートが前記第３電圧線に接続する第９トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記入力信号を受信する第１０トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記出力信号を受信する第１１トランジスタと、ソース、ドレイン及びゲートを備える第１２トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記第１２トランジスタの前記ゲートに接続する第１３トランジスタと、からなり、
前記第９トランジスタの前記ソース／ドレインの一方は前記第２電圧線に接続し、
前記第１０トランジスタの前記ソース／ドレインの一方は前記第９トランジスタの前記ソース／ドレインの他方と接続し前記第１０トランジスタの前記ソース／ドレインの他方は前記N型コンパレータの前記第２出力端子であり、
前記第１１トランジスタの前記ソース／ドレインの一方は前記第９トランジスタの前記ソース／ドレインの前記他方と接続し前記第１１トランジスタの前記ソース／ドレインの他方は前記N型コンパレータの前記第１出力端子であり、
前記第１２トランジスタの前記ソース／ドレインの一方は前記第１０トランジスタの前記ソース／ドレインの前記他方と接続し前記第１２トランジスタの前記ソース／ドレインの他方は前記第１電圧線に接続し、
前記第１３トランジスタの前記ソース／ドレインの一方は前記第１１トランジスタの前記ソース／ドレインの前記他方に接続し前記第１３トランジスタの前記ソース／ドレインの他方は前記第１電圧線に接続する、請求項１記載のプッシュプルバッファ増幅器。
【請求項９】
前記第９トランジスタ、前記第１０トランジスタ、及び前記第１１トランジスタがＮ型トランジスタで、前記第１２トランジスタ及び前記第１３トランジスタがＰ型トランジスタである請求項８記載のプッシュプルバッファ増幅器。
【請求項１０】
前記Ｐ型コンパレータが、ソース、ドレイン及びゲートを備え該ゲートが前記第４電圧線に接続する第１４トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記入力信号を受信する第１５トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記出力信号を受信する第１６トランジスタと、ソース、ドレイン及びゲートを備える第１７トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記１７トランジスタの前記ゲートに接続する第１８トランジスタと、からなり、
前記第１４トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し、
前記第１５トランジスタの前記ソース／ドレインの一方が前記第１４トランジスタの前記ソース／ドレインの他方に接続し、前記第１５トランジスタの前記ソース／ドレインの他方が前記Ｐ型コンパレータの前記第２出力端子であり、
前記第１６トランジスタの前記ソース／ドレインの一方が前記第１４トランジスタの前記ソース／ドレインの前記他方と接続し、前記第１６トランジスタの前記ソース／ドレインの他方が前記Ｐ型コンパレータの前記第１出力端子であり、
前記第１７トランジスタの前記ソース／ドレインの一方が前記第１５トランジスタの前記ソース／ドレインの前記他方に接続し、前記第１７トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続し、前記第１７トランジスタのゲートが前記１６トランジスタの前記ソース／ドレインの前記他方に接続し、
前記第１８トランジスタの前記ソース／ドレインの一方が前記第１６トランジスタの前記ソース／ドレインの前記他方に接続し、前記第１８トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する、請求項１記載のプッシュプルバッファ増幅器。
【請求項１１】
前記第１４トランジスタ、前記第１５トランジスタ、及び前記第１６トランジスタがＰ型トランジスタで、前記第１７トランジスタ及び前記第１８トランジスタがＮ型トランジスタである請求項１０記載のプッシュプルバッファ増幅器。
【請求項１２】
デイスプレイパネルを駆動するソースドライバであって、
デジタルビデオ信号を変換してアナログ入力信号を出力するデジタル／アナログ変換回路と、出力信号を発生させる入力信号を伝送する前記デジタル／アナログ変換回路と接続するプッシュプルバッファ増幅器と、を有し、
前記プッシュプルバッファ増幅器が、
入力部として働くＮ型トランジスタと第１出力端子と第２出力端子とを備え、前記入力信号と前記出力信号とを比較し、比較結果を前記第１出力端子から出力すると共に該比較結果を反転して前記第２出力端子から出力するＮ型コンパレータと、
入力部として働くＰ型トランジスタと第１出力端子と第２出力端子とを備え、前記入力信号と前記出力信号とを比較し、比較結果を前記第１出力端子から出力すると共に該比較結果を反転して前記第２出力端子から出力するＰ型コンパレータと、
入力端子を備え該入力端子が前記Ｎ型コンパレータの前記第１出力端子に接続する第１インバータと、
入力端子を備え該入力端子が前記Ｐ型コンパレータの前記第１出力端子に接続する第２インバータと、
ソース、ドレイン及びゲートを備え該ゲートが前記N型コンパレータの前記第２出力端子に接続する第１トランジスタと、
ソース、ドレイン及びゲートを備え該ゲートが前記P型コンパレータの前記第２出力端子に接続する第２トランジスタと、
ソース、ドレイン及びゲートを備え該ゲートが前記第１インバータの出力端子に接続する第３トランジスタと、
ソース、ドレイン及びゲートを備え該ゲートが前記第２インバータの出力端子に接続する第４トランジスタと、を有し、
前記第１トランジスタの前記ソース／ドレインの一方が第１電圧線に接続し、前記第１トランジスタの前記ソース／ドレインの他方が前記第２トランジスタの前記ソース／ドレインの一方及び前記第３トランジスタの前記ソース／ドレインの一方と接続し、
前記第２トランジスタの前記ソース／ドレインの他方が第２電圧線に接続し、
前記第３トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続すると共に前記出力信号を出力し、
前記第４トランジスタの前記ソース／ドレインの一方が前記第３トランジスタの前記ソース／ドレインの前記一方と接続し、前記第４トランジスタの前記ソース／ドレインの他方が前記第１電圧線に接続する、ソースドライバ。
【請求項１３】
前記第１トランジスタ及び前記第４トランジスタがＰ型トランジスタで、前記第２トランジスタ及び第３トランジスタがＮ型トランジスタである請求項１２記載のソースドライバ。
【請求項１４】
前記第１電圧線が電源電圧線で、前記第２電圧線が接地線である請求項１２記載のソースドライバ。
【請求項１５】
前記第１インバータが、ソース、ドレイン及びゲートを備え該ゲートが前記Ｎ型コンパレータの前記第１出力端子に接続する第５トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが第３電圧線に接続する第６トランジスタと、からなり、
前記第５トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し前記第５トランジスタの前記ソース／ドレインの他方が前記第１インバータの出力端子であり、前記第６トランジスタの前記ソース／ドレインの一方が前記第５トランジスタの前記ソース／ドレインの前記他方に接続し前記第６トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する請求項１２記載のソースドライバ。
【請求項１６】
前記第５トランジスタがＰ型トランジスタで、前記第６トランジスタがＮ型トランジスタである請求項１５記載のソースドライバ。
【請求項１７】
前記第２インバータが、ソース、ドレイン及びゲートを備え該ゲートが第４電圧線に接続する第７トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記P型コンパレータの前記第１出力端子に接続する第８トランジスタと、からなり、
前記第７トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し前記第７トランジスタの前記ソース／ドレインの他方が前記第２インバータの前記出力端子であり、前記第８トランジスタの前記ソース／ドレインの一方が前記第７トランジスタの前記ソース／ドレインの前記他方に接続し前記第８トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する請求項１２記載のソースドライバ。
【請求項１８】
前記第７トランジスタがＰ型トランジスタで、前記第８トランジスタがＮ型トランジスタである請求項１７記載のソースドライバ。
【請求項１９】
前記Ｎ型コンパレータが、
ソース、ドレイン及びゲートを備え該ゲートが前記第３電圧線に接続する第９トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記入力信号を受信する第１０トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記出力信号を受信する第１１トランジスタと、ソース、ドレイン及びゲートを備える第１２トランジスタと、
ソース、ドレイン及びゲートを備え該ゲートが前記第１２トランジスタの前記ゲートに接続する第１３トランジスタと、からなり、
前記第９トランジスタの前記ソース／ドレインの一方は前記第２電圧線に接続し、
前記第１０トランジスタの前記ソース／ドレインの一方は前記第９トランジスタの前記ソース／ドレインの他方と接続し前記第１０トランジスタの前記ソース／ドレインの他方は前記N型コンパレータの前記第２出力端子であり、
前記第１１トランジスタの前記ソース／ドレインの一方は第９トランジスタの前記ソース／ドレインの前記他方と接続し前記第１１トランジスタの前記ソース／ドレインの他方は前記N型コンパレータの前記第１出力端子であり、
前記第１２トランジスタの前記ソース／ドレインの一方は前記第１０トランジスタの前記ソース／ドレインの前記他方と接続し前記第１２トランジスタの前記ソース／ドレインの他方は前記第１電圧線に接続し、
前記第１３トランジスタの前記ソース／ドレインの一方は前記第１１トランジスタの前記ソース／ドレインの前記他方に接続し前記第１３トランジスタの前記ソース／ドレインの他方は前記第１電圧線に接続する、請求項１２記載のソースドライバ。
【請求項２０】
前記第９トランジスタ、前記第１０トランジスタ及び前記第１１トランジスタがＮ型トランジスタで、前記第１２トランジスタ及び前記第１３トランジスタがＰ型トランジスタである請求項１９記載のソースドライバ。
【請求項２１】
前記Ｐ型コンパレータが、ソース、ドレイン及びゲートを備え該ゲートが前記第４電圧線に接続する第１４トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記入力信号を受信する第１５トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記出力信号を受信する第１６トランジスタと、ソース、ドレイン及びゲートを備える第１７トランジスタと、ソース、ドレイン及びゲートを備え該ゲートが前記１７トランジスタの前記ゲートに接続する第１８トランジスタと、からなり、
前記第１４トランジスタの前記ソース／ドレインの一方が前記第１電圧線に接続し、
前記第１５トランジスタの前記ソース／ドレインの一方が前記第１４トランジスタの前記ソース／ドレインの他方に接続し、前記第１５トランジスタの前記ソース／ドレインの他方が前記Ｐ型コンパレータの前記第２出力端子であり、
前記第１６トランジスタの前記ソース／ドレインの一方が前記第１４トランジスタの前記ソース／ドレインの前記他方と接続し、前記第１６トランジスタの前記ソース／ドレインの他方が前記Ｐ型コンパレータの前記第１出力端子であり、
前記第１７トランジスタの前記ソース／ドレインの一方が前記第１５トランジスタの前記ソース／ドレインの前記他方に接続し、前記第１７トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続し、前記第１７トランジスタのゲートが前記１６トランジスタの前記ソース／ドレインの前記他方に接続し、
前記第１８トランジスタの前記ソース／ドレインの一方が前記第１６トランジスタの前記ソース／ドレインの前記他方に接続し、前記第１８トランジスタの前記ソース／ドレインの他方が前記第２電圧線に接続する、請求項１２記載のソースドライバ。
【請求項２２】
前記第１４トランジスタ、前記第１５トランジスタ及び前記第１６トランジスタがＰ型トランジスタで、前記第１７トランジスタ及び前記第１８トランジスタがＮ型トランジスタである請求項２１記載のソースドライバ。
【請求項２３】
前記デイスプレイパネルが液晶デイスプレイパネルである請求項１２記載のソースドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッファ増幅器に関し、特にバッファ増幅器用のレール・ツー・レール−プッシュプルバッファ増幅器とソースドライバに関するものである。
【背景技術】
【０００２】
電子回路において、バッファ増幅器は信号を端子に送り、次工程の回路を駆動するために通常用いられる。例えば液晶ディスプレイにおいて、ソースドライバは液晶テ゛イスプレイに必要なアナログ電圧を液晶ディスプレイに印加するバッファ増幅器からなる。それ故、このバッファ増幅器はソースドライバの必須のデバイスである。優れたバッファ増幅器は高速動作と正確さを与える。ノートパソコンやＰＤＡ（携帯用個人情報端末）などの携帯機器の用途においては、電力消費がバッファ増幅器の最大の関心事である。
【０００３】
回路のオフセットを除去する演算増幅器（オペアンプ）は開示されている（特許文献１参照）。本先行例はその目的を達成するため信号ルートを頻繁に切替える複雑な回路からなる。然し本先行回路は高コストであり、且つ頻繁な信号ルートの切替えはノイズを発生する。
レール・ツー・レール−バッファ増幅器を有するボルテージフォロワは開示されている（特許文献２参照）。オフセット除去メカニズムは要求されていないが、本先行技術において次工程の回路を駆動する間の充電速度と放電速度は等しくない。
【０００４】
【特許文献１】米国特許第６，３３１，８４６号明細書
【特許文献２】米国特許第６，１３７，３６０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は低消費電力レール・ツー・レール入出力の特徴を達成するプッシュプルバッファ増幅器と、次工程の回路を駆動する間に充放電速度を加速することを目的とする。充電速度と放電速度は等しい。
【０００６】
更に、本発明は駆動画素の充電速度がその放電速度と等しくなるようなソースドライバを目的とする。その結果低消費電力の特徴が達成できる。
【課題を解決するための手段】
【０００７】
本発明は出力信号を発生させる入力信号を伝送するプッシュプルバッファ増幅器を提供する。このプッシュプルバッファ増幅器はＮ型コンパレータ、Ｐ型コンパレータ、第１インバータ、第２インバータ、第１出力部、第２出力部からなる。ここで、第１出力部は第１トランジスタ、第２出力トランジスタからなり、第２出力部は第３トランジスタ、第４出力トランジスタからなる。Ｎ型コンパレータは入力信号と出力信号を比較する。Ｎ型コンパレータの第１出力端子とこれを反転したＮ型コンパレータの第２出力端子は比較結果を出力する。ここでＮ型コンパレータ内のＮ型トランジスタはその入力部として働く。Ｐ型コンパレータは入力信号と出力信号を比較する。Ｐ型コンパレータの第１出力端子とこれを反転したＰ型コンパレータの第２出力端子は別の比較結果を出力する。ここでＰ型コンパレータ内のＰ型トランジスタはその入力部として働く。第１インバータの入力端子はＮ型コンパレータの第１出力端子に接続する。第２インバータの入力端子はＰ型コンパレータの第１出力端子に接続する。第１トランジスタの第１ソース／ドレインは第１電圧線に接続し、第１トランジスタのゲートはＮ型コンパレータの第２出力端子に接続する。第２トランジスタの第１ソース／ドレインは第１トランジスタの第２ソース／ドレインに接続し、第２トランジスタの第２ソース／ドレインは第２電圧線に接続し、そして第２トランジスタのゲートはＰ型コンパレータの第２出力端子に接続する。第３トランジスタのゲートは第１インバータの出力端子に接続し、第３トランジスタの第１ソース／ドレインは第２電圧線に接続し、そして第３トランジスタの第２ソース／ドレインは第１トランジスタの第２ソース／ドレインに接続して、出力信号を発生させる。第４トランジスタの第１ソース／ドレインは第３トランジスタの第２ソース／ドレインに接続し、第４トランジスタの第２ソース／ドレインは第１電圧線に接続し、そして第４トランジスタのゲートは第２インバータの出力端子に接続する。
【０００８】
本発明はディスプレイパネルを駆動するソースドライバを提供する。このソースドライバはデジタル／アナログ変換回路とプッシュプルバッファ増幅器からなる。このデジタル／アナログ変換回路はデジタルビデオ信号を変換してアナログ入力信号を出力する。プッシュプルバッファ増幅器はデジタル／アナログ変換回路に接続して入力信号を伝送し、ディスプレイパネルを駆動する出力信号を発生させる。ここで、このプッシュプルバッファ増幅器はＮ型コンパレータ、Ｐ型コンパレータ、第１インバータ、第２インバータ、第１トランジスタ、第２トランジスタ、第３トランジスタそして、第４トランジスタからなる。Ｎ型コンパレータは入力信号と出力信号を比較する。Ｎ型コンパレータの第１出力端子とこれを反転したＮ型コンパレータの第２出力端子は比較結果を出力する。そこで、Ｎ型コンパレータ内のＮ型トランジスタはその入力部として働く。Ｐ型コンパレータは入力信号と出力信号を比較する。Ｐ型コンパレータの第１出力端子とこれを反転したＰ型コンパレータの第２出力端子は別の比較結果を出力する。そこで、Ｐ型コンパレータ内のＰ型トランジスタはその入力部として働く。第１インバータの入力端子はＮ型コンパレータの第１出力端子に接続する。第２インバータの入力端子はＰ型コンパレータの第１出力端子に接続する。第１トランジスタの第１ソース／ドレインは第１電圧線に接続し、第１トランジスタのゲートはＮ型コンパレータの第２出力端子に接続する。第２トランジスタの第１ソース／ドレインは第１トランジスタの第２ソース／ドレインに接続し、第２トランジスタの第２ソース／ドレインは第２電圧線に接続し、そして第２トランジスタのゲートはＰ型コンパレータの第２出力端子に接続する。第３トランジスタのゲートは第１インバータの出力端子に接続し、第３トランジスタの第１ソース／ドレインは第２電圧線に接続し、そして第３トランジスタの第２ソース／ドレインは第１トランジスタの第２ソース／ドレインに接続して、出力信号を発生させる。第４トランジスタの第１ソース／ドレインは第３トランジスタの第２ソース／ドレインに接続し、第４トランジスタの第２ソース／ドレインは第１電圧線に接続し、そして第４トランジスタのゲートは第２インバータの出力端子に接続する。
【０００９】
本発明はＮ型コンパレータをＮ型トランジスタの入力部と、そしてＰ型コンパレータをＰ型トランジスタの入力部と組み合わせる。その結果、レール・ツー・レール入出力の特徴が達成できる。また、次工程の回路を駆動している間に急速充放電が行なえるように、Ｎ型コンパレータとＰ型コンパレータの両者が共同して第１出力部と第２出力部を駆動する。又、充電速度は放電速度に等しい。
【発明の効果】
【００１０】
本発明によってレール・ツー・レール入力／出力の特徴が達成される。又、Ｎ型コンパレータとＰ型コンパレータは第１出力部と第２出力部を共同で駆動するので、次工程の回路が駆動している間、急速充放電の目的は達成できる。更に、充電速度は放電速度と等しい。
添付図面と記述において与えられる本発明のより良い実施態様の以下の詳細な記載から、本発明の上記及び他の特徴はより良く理解されよう。
【発明を実施するための最良の形態】
【００１１】
本発明を説明するために以下は液晶ディスプレイの実施態様で記すが、本発明はそれに限定されるものでない。図１は本発明の一実施態様に従う液晶ディスプレイの一部を示すブロック図である。図１を参照して、液晶テ゛イスプレイはディスプレイパネル１１０とソースドライバ１２０からなる。このソースドライバ１２０はデジタル／アナログコンバータ１３０とプッシュプルバッファ増幅器１４０からなる。
【００１２】
デジタル／アナログコンバータ１３０は複数のデジタルビデオ信号ＶＤを受信する。これら複数のデジタルビデオ信号ＶＤはデジタル／アナログコンバータ１３０により複数のアナログ入力信号１３１に変換される。プッシュプルバッファ増幅器１４０をデジタル／アナログコンバータ１３０に接続して入力信号１３１を伝送し、出力信号１４１を発生させディスプレイパネル１１０を駆動する。ここで、このプッシュプルバッファ増幅器１４０は図２を参照されたい。
【００１３】
図２は本発明の一実施態様に従うプッシュプルバッファ増幅器を示すブロック図である。図２を参照して、このプッシュプルバッファ増幅器２００は図１のプッシュプルバッファ増幅器１４０の一つである。このプッシュプルバッファ増幅器２００は、Ｎ型コンパレータ２１０、Ｐ型コンパレータ２２０、第１インバータ２３０、第２インバータ２４０、第１出力部２５０、及び第２出力部２６０からなる。ここで、第１出力部２５０はＰ型トランジスタＴ１とＮ型トランジスタＴ２からなり、第２出力部２６０はＮ型トランジスタＴ３とＰ型トランジスタＴ４からなる。
【００１４】
本実施態様において、このＮ型コンパレータはその入力部として働くＮ型トランジスタからなる。同様に、このＰ型コンパレータはその入力部として働くＰ型トランジスタからなる。
【００１５】
このプッシュプルバッファ増幅器２００は、正の入力端子“＋”、負の入力端子“−”、及び出力端子からなる。負の入力端子信号Ｖinmが出力信号Ｖoutと等しくなるように、出力端子からの出力信号Ｖoutは負の入力端子“−”にフィードバックされる。Ｎ型コンパレータ２１０は、入力信号Ｖinpと出力信号Ｖoutをそれぞれ正の入力端子と負の入力端子を通して受信し比較する。お互い反転している、第１出力端子即ち正の出力端子と、第２出力端子即ち負の出力端子は比較結果を出力する。例えば、入力信号Ｖinpが出力信号Ｖoutより大きい場合、第１出力端子は高レベルの信号を出力し、第１出力端子の反転した第２出力端子は低レベルの信号を出力する。
【００１６】
Ｐ型コンパレータ２２０はＮ型コンパレータ２１０と類似しており、正の入力端子、負の入力端子、第１出力端子即ち正の出力端子、第２出力端子即ち負の出力端子からなる。このＰ型コンパレータ２２０は、入力信号Ｖinpと出力信号Ｖoutをそれぞれ正の入力端子と負の入力端子を通して受信し比較する。お互い反転している第１出力端子と第２出力端子は比較結果を出力する。例えば、入力信号Ｖinpが出力信号Ｖoutより小さい場合は、第１出力端子は低レベルの信号を出力し、第１出力端子を反転した第２出力端子は高レベルの信号を出力する。
【００１７】
第１インバータ２３０はＮ型コンパレータ２１０の第１出力端子からの出力信号２１１を反転させ、信号２３１を発生させる。同様に、第２インバータ２４０はＰ型コンパレータ２２０の第１出力端子からの出力信号２２１を反転させ、信号２４１を発生させる。
【００１８】
第１出力部２５０において、Ｐ型トランジスタＴ１とＮ型トランジスタＴ２は、それぞれＮ型コンパレータ２１０の第２出力端子からの出力信号２１２と、Ｐ型コンパレータ２２０の第２出力端子からの出力信号２２２によって制御される。トランジスタＴ１のソースは第１電圧線（以下「電源電圧線ＶＬＳ」と称す）に接続し、そのゲートはコンパレータ２１０の第２出力端子に接続されている。トランジスタＴ２のドレインはトランジスタＴ１のドレインに接続する。トランジスタＴ２のソースは第２電圧線（以下「接地電圧線ＧＮＤ」と称す）に接続する。トランジスタＴ２のゲートはコンパレータ２２０の第２出力端子に接続する。
【００１９】
第２出力部２６０において、Ｎ型トランジスタＴ３とＰ型トランジスタＴ４は、それぞれ第１インバータ２３０の出力端子からの出力信号２３１と、第２インバータ２４０の出力端子からの出力信号２４１によって制御される。トランジスタＴ３のゲートは第１インバータ２３０の出力端子に接続し、そのソースは接地電圧線ＧＮＤに接続し、そしてそのドレインは第１トランジスタＴ１のドレインに接続する。ここで、トランジスタＴ３のドレインの信号はプッシュプルバッファ増幅器２００から出力される出力信号Ｖoutである。トランジスタＴ４のドレインはトランジスタＴ３のドレインに接続する。トランジスタＴ４のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ４のゲートは第２インバータ２４０の出力端子に接続する。
【００２０】
入力信号ＶinpがＶＬＳ−Ｖthp（ＶthpはＰ型トランジスタの閾値電圧を表す）より大きい場合、この入力信号ＶinpはＰ型コンパレータ２２０のＰ型トランジスタを起動するに不十分なので、このＰ型コンパレータ２２０は正常に機能することができない。出力信号２２１と出力信号２２２は低レベル状態であり、信号２４１は高レベル状態である。その結果、トランジスタＴ２とＴ４は回路が閉じられる。入力信号ＶinpはＮ型トランジスタの閾値電圧Ｖthnより大きいので、Ｎ型コンパレータ２１０は正常に機能する。入力信号Ｖinpが出力信号Ｖoutより大きい場合、出力信号２１１と２１２はそれぞれ高レベル状態及び低レベル状態となる。信号２３１はまた低レベル状態である。トランジスタＴ１は起動し、トランジスタＴ３は停止する。電力電圧ＶＬＳはトランジスタＴ１を通って、図１のディスプレイパネル１１０の液晶キャパシタのような出力負荷に印加する。対照的に、入力信号Ｖinpが出力信号Ｖoutより小さい場合、出力信号２１１と２１２はそれぞれ低レベル状態と高レベル状態となる。信号２３１はまた高レベル状態である。トランジスタＴ１は停止し、トランジスタＴ３は起動する。出力負荷はトランジスタＴ３を通って接地電圧線ＧＮＤに放電される。
【００２１】
入力信号Ｖinpが閾値電圧ＶthnとＶＬＳ−Ｖthpの間にある場合、入力信号ＶinpがＰ型トランジスタとＮ型トランジスタを起動する。その結果、Ｐ型コンパレータ２２０とＮ型コンパレータ２１０は両者とも正常に機能することができる。入力信号Ｖinpが出力信号Ｖoutより大きい場合、出力信号２１１と２２１は高レベル状態、信号２３１と２４１は低レベル状態、そして出力信号２１２と２２２は低レベル状態となる。その結果、トランジスタＴ１とＴ４が起動し、トランジスタＴ２とＴ３は回路が閉じられる。こうして電力電圧ＶＬＳがトランジスタＴ１とＴ４を通って出力負荷に印加される。反対に、入力信号Ｖinpが出力信号Ｖoutより小さい場合、出力信号２１１と２２１は低レベル状態で信号２３１と２４１は高レベル状態、そして出力信号２１２と２２２は高レベル状態となる。その結果、トランジスタＴ１とＴ４の回路が閉じられ、トランジスタＴ２とＴ３は起動する。出力負荷はトランジスタＴ２とＴ３を通って接地電圧線ＧＮＤに放電される。
【００２２】
入力信号Ｖinpが閾値電圧Ｖthnより小さい場合、入力信号ＶinpはＮ型コンパレータ２１０のＮ型トランジスタを起動するのに充分ではない。その結果、Ｎ型コンパレータ２１０は正常に機能しない。出力信号２１１と２１２は高レベル状態となり、信号２３１は低レベル状態となる。従ってトランジスタＴ１とＴ３の回路は閉じられる。一方、入力信号ＶinpはＰ型トランジスタの閾値電圧Ｖthnより高いので、Ｐ型コンパレータ２２０は正常に機能することができる。入力信号Ｖinpが出力信号Ｖoutより大きい場合、出力信号２２１と２２２はそれぞれ高レベル状態と低レベル状態となる。信号２４１は低レベル状態である。その結果、トランジスタＴ４は起動し、Ｔ２は回路が閉じられる。図１のディスプレイパネル１１０の液晶キャパシタのような出力負荷に、電力電圧ＶＬＳがトランジスタＴ４を通って印加される。しかし、入力信号Ｖinpが出力信号Ｖoutより小さい場合、出力信号２２１と２２２はそれぞれ低レベル状態と高レベル状態となる。信号２４１もまた高レベル状態である。その結果、トランジスタＴ４は回路が閉じられ、Ｔ２は起動する。出力負荷はトランジスタＴ２を通って接地電圧ＧＮＤに放電される。
【００２３】
上記プッシュプルバッファ増幅器２００は図３を参照することができる。図３は本発明の一実施態様に従うプッシュプルバッファ増幅器を示す概略回路図である。このプッシュプルバッファ増幅器３００は入力信号Ｖinpを伝送し、出力信号Ｖoutを発生させる。プッシュプルバッファ増幅器３００はＮ型コンパレータ３１０、Ｐ型コンパレータ３２０、第１インバータ３３０、第２インバータ３４０、第１出力部２５０、及び第２出力部２６０からなる。図２の第１出力部２５０と第２出力部２６０は図１の第１出力部２５０と第２出力部２６０と同じである。詳細な記述は繰り返さない。
【００２４】
Ｎ型コンパレータ３１０は入力信号Ｖinpと出力信号Ｖoutとを比較する。お互い反転の関係の二つの出力端子は比較結果、即ち図３の信号３１１と３１２を出力する。一方、Ｎ型コンパレータ３１０はＮ型トランジスタＴ９−Ｔ１１とＰ型トランジスタＴ１２とＴ１３からなる。トランジスタＴ９のソースは接地電圧線ＧＮＤに接続する。トランジスタＴ９のゲートは予め定められたレベルを持ったＮ型トランジスタのバイアス電圧ＶＢＮのような第３電圧線に接続する。トランジスタＴ１０のソースはトランジスタＴ９のドレインに接続する。トランジスタＴ１０のドレインは信号３１２を出力するＮ型コンパレータ３１０の第２出力端子である。トランジスタＴ１０のゲートは入力信号Ｖinpを受信するＮ型コンパレータ３１０の正の入力端子である。トランジスタＴ１１のソースはトランジスタＴ９のドレインに接続し、トランジスタＴ１１のドレインは信号３１１を出力するＮ型コンパレータの第１出力端子である。トランジスタＴ１１のゲートは入力端子信号Ｖinmを受信するＮ型コンパレータ３１０の負の入力端子である。本実施態様において、出力信号Ｖoutはフィードバックされる。トランジスタＴ１２のドレインはトランジスタＴ１０のドレインに接続する。トランジスタＴ１２のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ１２のゲートはトランジスタＴ１１のドレインに接続する。トランジスタＴ１３のドレインはトランジスタＴ１１のドレインに接続する。トランジスタＴ１３のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ１３のゲートはトランジスタＴ１２のゲートに接続する。
【００２５】
Ｐ型コンパレータ３２０は入力信号Ｖinpと出力信号Ｖoutとを比較する。お互い反転する二つの出力端子は比較結果、即ち図３の信号３２１と３２２を出力する。本実施態様において、Ｐ型コンパレータ３２０はＰ型トランジスタＴ１４−Ｔ１６とＮ型トランジスタＴ１７とＴ１８からなる。トランジスタＴ１４のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ１４のゲートは予め定められたレベルを持ったＰ型トランジスタのバイアス電圧ＶＢＰのような第４電圧線に接続する。トランジスタＴ１５のソースはトランジスタＴ１４のドレインに接続する。トランジスタＴ１５のドレインは信号３２２を出力するＰ型コンパレータ３２０の第２出力端子である。トランジスタＴ１５のゲートは入力信号Ｖinpを受信するＰ型コンパレータ３２０の正の入力端子である。トランジスタＴ１６のソースはトランジスタＴ１４のドレインに接続する。トランジスタＴ１６のドレインは信号３２１を出力するＰ型コンパレータ３２０の第１出力端子である。トランジスタＴ１６のゲートは出力信号Ｖoutを受信するＰ型コンパレータ３２０の負の入力端子である。トランジスタＴ１７のドレインはトランジスタＴ１５のドレインに接続する。トランジスタＴ１７のソースは接地電圧線ＧＮＤに接続する。トランジスタＴ１７のゲートはトランジスタＴ１６のドレインに接続する。トランジスタＴ１８のドレインはトランジスタＴ１６のドレインに接続する。トランジスタＴ１８のソースは接地電圧線ＧＮＤに接続する。トランジスタＴ１８のゲートはトランジスタＴ１７のゲートに接続する。
【００２６】
プッシュプルバッファ増幅器３００において、第１インバータ３３０はＰ型トランジスタＴ５とＮ型トランジスタＴ６からなる。トランジスタＴ５のゲートは第１インバータ３３０の入力端子で、Ｎ型コンパレータ３１０の第１出力端子に接続する。トランジスタＴ５のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ５のドレインは第１インバータ３３０の出力端子である。トランジスタＴ６のドレインはトランジスタＴ５のドレインに接続する。トランジスタＴ６のソースは接地電圧線ＧＮＤに接続する。トランジスタＴ６のゲートは予め定められたレベルを持ったＮ型トランジスタのバイアス電圧ＶＢＮのような第３電圧線に接続する。
【００２７】
プッシュプルバッファ増幅器３００において、第２インバータ３４０はＰ型トランジスタＴ７とＮ型トランジスタＴ８からなる。トランジスタＴ７のゲートは予め定められたレベルを持ったＰ型トランジスタのバイアス電圧ＶＢＰのような第４電圧に接続する。トランジスタＴ７のソースは電源電圧線ＶＬＳに接続する。トランジスタＴ７のドレインは第２インバータ３４０の出力端子である。トランジスタＴ８のドレインはトランジスタＴ７のドレインに接続する。トランジスタＴ８のソースは接地電圧線ＧＮＤに接続する。トランジスタＴ８のゲートは第２インバータ３４０の出力端子であり、Ｐ型コンパレータ３２０の第１出力端子に接続する。
【００２８】
処理中、Ｐ型トランジスタ又はＮ型トランジスタの何れかが第１出力部２５０内で起動する。同様にＮ型トランジスタ又はＰ型トランジスタの何れかが第２出力部２６０内で起動する。こうして低電力消費が達成できる。また、Ｎ型コンパレータとＰ型コンパレータを統合することによって、入力信号Ｖinpが閾値電圧Ｖthnより小さく、又ＶＬＳ−Ｖthpより大きい場合、Ｎ型コンパレータとＰ型コンパレータの少なくとも一つが正常に作動し、第１出力部と第２出力部を駆動する。
【００２９】
[発明の効果]
こうしてレール・ツー・レール入力／出力の特徴が達成される。又、Ｎ型コンパレータとＰ型コンパレータは第１出力部と第２出力部を共同で駆動するので、次工程の回路が駆動している間、急速充放電の目的は達成できる。更に、充電速度は放電速度と等しい。
【００３０】
本発明は典型的な実施態様によって記載したが、それに限定されるものではない。むしろ、添付の特許請求の範囲は本発明の分野における当業者によって本発明の範囲と均等な領域から離れることなく実施可能な他の変形や実施態様を含むよう広く構築されるべきである。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施態様に従う液晶ディスプレイの一部を示すブロック図である。
【図２】本発明の一実施態様に従うプッシュプルバッファ増幅器を示すブロック図である。
【図３】本発明の一実施態様に従うプッシュプルバッファ増幅器を示す概略回路図である。
【符号の説明】
【００３２】
１１０  ディスプレイパネル
１２０  ソースドライバ
１３０  デジタル／アナログコンバータ
１３１  アナログ入力信号
１４０  プッシュプルバッファ増幅器
１４１  出力信号
２００  プッシュプルバッファ増幅器
２１０  Ｎ型コンパレータ
２１１  出力信号
２１２  出力信号
２２０  Ｐ型コンパレータ
２２１  出力信号
２２２  出力信号
２３０  第１インバータ
２３１  出力信号
２４０  第２インバータ
２４１  出力信号
２５０  第１出力部
２６０  第２出力部
３００  プッシュプルバッファ増幅器
３１０  Ｎ型コンパレータ
３１１  信号
３１２  信号
３２０  Ｐ型コンパレータ
３２１  信号
３２２  信号
３３０  第１インバータ
３３１  信号
３４０  第２インバータ
３４１  信号
【図１】
2006197541.tif 000003
【図２】
2006197541.tif 000004
【図３】
2006197541.tif 000005