(57)【要約】【課題】コストアップを招来することなく、必要数だけ直列に接続して積み重ねた関係で使用する電池電圧監視用集積回路毎の検出結果を統合して出力できるようにすること。【解決手段】直列に接続した８個の電池セルＢ１〜Ｂ８を監視する集積回路１，２の間では、集積回路１のＶＳＳと集積回路２のＶＤＤとが接続され、集積回路１のＳＯＵＴと集積回路２のＲＥＦＵとが抵抗分圧回路（Ｒ１，Ｒ２）を介して接続され、分圧出力端Ａが集積回路２のＳＩＮに接続される。集積回路２のＶＳＳとコントローラ３のＶＳＳは接続される。集積回路１は検出信号をＶｒｅｆとＶＳＳとのいずれか対応したレベルに変換してＳＯＵＴに出力する。集積回路２は分圧出力端Ａの電圧レベルに応じてトランジスタＱ３がオン・オフ動作を行うことで上位の検出信号を取り込む。取り込んだ検出信号は、レベルシフト回路８がＶＳＳ基準の信号レベルにシフトしてコントローラ３に出力する。【選択図】        図１
2006029895.tif 000002
【特許請求の範囲】
【請求項１】
一定数直列に接続した二次電池それぞれの電圧を監視する電池電圧監視用集積回路であって、
監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、
監視対象の前記直列接続二次電池群群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、
前記各二次電池の電圧監視結果に応じた検出信号を出力する電池電圧検出手段と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、
前記検出信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記電圧変換手段にて電圧変換された前記検出信号を出力検出信号として出力する第１の出力端子と、
を備えることを特徴とする電池電圧監視用集積回路。
【請求項２】
前記第１の基準電圧は、前記第１の電圧以下で、かつ前記電圧変換手段が動作可能な電圧以上の電圧であることを特徴とする請求項１に記載の電池電圧監視用集積回路。
【請求項３】
一定数直列に接続した二次電池それぞれの電圧を監視する電池電圧監視用集積回路であって、
監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、
監視対象の前記直列接続二次電池群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、
出力検出信号が入力される第１の入力端子と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第２の基準電圧を生成する第２の基準電圧生成手段と、
前記出力検出信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記第２の基準電圧を出力する第２の基準電圧出力端子と、
前記電圧変換手段にて電圧変換された前記検出信号を出力検出信号として出力する第１の出力端子と、
を備えることを特徴とする電池電圧監視用集積回路。
【請求項４】
前記第１の基準電圧は、前記第１の電圧以下で、かつ前記電圧変換手段が動作可能な電圧以上の電圧であり、
前記第２の基準電圧は、前記第１の電圧から前記第１の基準電圧を減じた値の電圧以下で、かつ前記第２の電圧以上の電圧である、
ことを特徴とする請求項３に記載の電池電圧監視用集積回路。
【請求項５】
前記各二次電池の電圧監視結果に応じた検出信号を出力する電池電圧検出手段と、
前記電圧変換手段にて電圧変換された前記出力検出信号と前記検出信号との論理演算を行い、前記第１の基準圧と前記第２の電圧のいずれかに対応する電圧を出力する論理回路と、
を備えることを特徴とする請求項３に記載の電池電圧監視用集積回路。
【請求項６】
前記論理回路は、ＯＲ回路である、ことを特徴とする請求項５に記載の電池電圧監視用集積回路。
【請求項７】
一定数直列に接続した二次電池それぞれの電圧を監視力する電池電圧監視用集積回路であって、
監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、
監視対象の前記直列接続二次電池群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、
制御信号が入力される第２の入力端子と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、
前記制御信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記第１の基準電圧を出力する第１の基準電圧出力端子と、
を備えることを特徴とする電池電圧監視用集積回路。
【請求項８】
一定数直列に接続した二次電池それぞれの電圧を監視力する電池電圧監視用集積回路であって、
監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、
監視対象の前記直列接続二次電池群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、
制御信号が入力される第２の入力端子と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、
前記制御信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記電圧変換手段にて電圧変換された前記制御信号を第２の出力端子に前記第２の基準電圧で供給するか停止するかの制御を行う制御手段と、
前記第１の基準電圧を出力する第１の基準電圧出力端子と、
を備えることを特徴とする電池電圧監視用集積回路。
【請求項９】
制御信号が入力される第２の入力端子と、
前記制御信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記第１の基準電圧を出力する第１の基準電圧出力端子と、
を備えることを特徴とする請求項１に記載の電池電圧監視用集積回路。
【請求項１０】
制御信号が入力される第２の入力端子と、
前記制御信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、
前記電圧変換手段にて電圧変換された前記制御信号を第２の出力端子に前記第２の基準電圧で供給するか停止するかの制御を行う制御手段と、
前記第１の基準電圧を出力する第１の基準電圧出力端子と、
を備えることを特徴とする請求項３，５，６のいずれか一つに記載の電池電圧監視用集積回路。
【請求項１１】
一定数直列に接続した二次電池それぞれの電圧を監視する電池電圧監視用集積回路であって、
監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、
監視対象の前記直列接続二次電池群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、
クロック信号が入力されるクロック入力端子と、
データ信号が入力されるデータ入力端子と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、
前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第２の基準電圧を生成する第２の基準電圧生成手段と、
前記クロック信号を受けて、前記第１の電圧と前記第２の電圧のいずれかに対応する電圧に変換する第１の電圧変換手段と、
前記データ信号を受けて、前記第１の電圧と前記第２の電圧のいずれかに対応する電圧に変換する第２の電圧変換手段と、
前記第１の電圧変換手段にて電圧変換された前記クロック信号に従って前記第２の電圧変換手段にて電圧変換された前記データ信号を取り込むフリップフロップと、
前記第１の電圧変換手段にて電圧変換された前記クロック信号を受けて、前記第１の電圧と前記第２の電圧のいずれかに対応する電圧に変換する第３の電圧変換手段と、
前記フリップフロップから出力されたデータ信号を受けて、前記第１の電圧と前記第２の電圧のいずれかに対応する電圧に変換する第４の電圧変換手段と、
前記第３の電圧変換手段にて電圧変換された前記クロック信号をクロック出力端子に前記第２の基準電圧で供給するか停止するかの制御を行う第１の制御手段と、
前記第４の電圧変換手段にて電圧変換された前記データ信号をデータ出力端子に前記第２の基準電圧で供給するか停止するかの制御を行う第２の制御手段と、
前記第１の基準電圧を出力する基準電圧出力端子と、
を備えることを特徴とする電池電圧監視用集積回路。
【請求項１２】
請求項１に記載の電池電圧監視用集積回路と、
少なくとも１つの請求項３に記載の電池電圧監視用集積回路と、
制御回路とを備え、
請求項１に記載の電池電圧監視用集積回路の下位側に請求項３に記載の電池電圧監視用集積回路が直列に接続され、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
上位側の前記第１の出力端子と下位側の前記第２の基準電圧出力端子とが第１の抵抗分圧回路を介して接続され、
前記第１の抵抗分圧回路の分圧出力端が下位側の前記第１の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第１の出力端子が前記制御回路の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１３】
請求項１に記載の電池電圧監視用集積回路と、
少なくとも１つの請求項５に記載の電池電圧監視用集積回路と、
制御回路とを備え、
請求項１に記載の電池電圧監視用集積回路の下位側に請求項５に記載の電池電圧監視用集積回路が直列に接続され、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
上位側の前記第１の出力端子と下位側の前記第２の基準電圧出力端子とが第１の抵抗分圧回路を介して接続され、
前記第１の抵抗分圧回路の分圧出力端が下位側の前記第１の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第１の出力端子が前記制御回路の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１４】
上位側から下位側に順に直列に接続された少なくとも２つの請求項５に記載の電池電圧監視用集積回路と、
制御回路とを備え、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
上位側の前記第１の出力端子と下位側の前記第２の基準電圧出力端子とが抵抗分圧回路を介して接続され、
前記抵抗分圧回路の分圧出力端が下位側の前記第１の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第１の出力端子が前記制御回路の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１５】
請求項７に記載の電池電圧監視用集積回路と、
請求項８に記載の電池電圧監視用集積回路と、
制御回路とを備え、
請求項８に記載の電池電圧監視用集積回路の上位側に請求項７に記載の電池電圧監視用集積回路が直列に接続され、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
下位側の前記第２の出力端子と上位側の前記第１の基準電圧出力端子とが第２の抵抗分圧回路を介して接続され、
前記第２の抵抗分圧回路の分圧出力端が上位側の前記第２の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の入力端子が前記制御回路の出力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１６】
下位側から上位側に順に直列に接続された少なくとも２つの請求項８に記載の電池電圧監視用集積回路と、
制御回路とを備え、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
下位側の前記第２の出力端子と上位側の前記第１の基準電圧出力端子とが第２の抵抗分圧回路を介して接続され、
前記第２の抵抗分圧回路の分圧出力端が上位側の前記第２の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の入力端子が前記制御回路の出力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１７】
請求項９に記載の電池電圧監視用集積回路と、
少なくとも１つの請求項１０に記載の電池電圧監視用集積回路と、
制御回路とを備え、
請求項９に記載の電池電圧監視用集積回路の下位側に請求項１０に記載の電池電圧監視用集積回路が直列に接続され、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
上位側の前記第１の出力端子と下位側の前記第２の基準電圧出力端子とが第１の抵抗分圧回路を介して接続され、
前記第１の抵抗分圧回路の分圧出力端が下位側の前記第１の入力端子に接続され、
下位側の前記第２の出力端子と上位側の前記第１の基準電圧出力端子とが第２の抵抗分圧回路を介して接続され、
前記第２の抵抗分圧回路の分圧出力端が上位側の前記第２の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第１の出力端子が前記制御回路の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の入力端子が前記制御回路の出力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１８】
上位側から下位側に順に直列に接続された少なくとも２つの請求項１０に記載の電池電圧監視用集積回路と、
制御回路とを備え、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
上位側の前記第１の出力端子と下位側の前記第２の基準電圧出力端子とが第１の抵抗分圧回路を介して接続され、
前記第１の抵抗分圧回路の分圧出力端が下位側の前記第１の入力端子に接続され、
下位側の前記第２の出力端子と上位側の前記第１の基準電圧出力端子とが第２の抵抗分圧回路を介して接続され、
前記第２の抵抗分圧回路の分圧出力端が上位側の前記第２の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第１の出力端子が前記制御回路の入力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の入力端子が前記制御回路の出力端子に接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【請求項１９】
上位側から下位側に順に直列に接続された少なくとも２つの請求項１１に記載の電池電圧監視用集積回路と、
制御回路とを備え、
上位側と下位側との電池電圧監視用集積回路間で、上位側の前記第２の電源端子と下位側の前記第１の電源端子とが接続され、
下位側の前記クロック出力端子と上位側の前記第１の基準電圧出力端子とが第３の抵抗分圧回路を介して接続され、
前記第３の抵抗分圧回路の分圧出力端が上位側の前記クロック入力端子に接続され、
下位側の前記データ出力端子と上位側の前記第１の基準電圧出力端子とが第４の抵抗分圧回路を介して接続され、
前記第４の抵抗分圧回路の分圧出力端が上位側の前記第データ入力端子に接続され、
最下位の電池電圧監視用集積回路の前記クロック入力端子に前記制御回路のクロック出力端子が接続され、
最下位の電池電圧監視用集積回路の前記第データ入力端子に前記制御回路のデータ出力端子が接続され、
最下位の電池電圧監視用集積回路の前記第２の電源端子に前記制御回路の一方の電源端子が接続される、
ことを特徴とする電池電圧監視システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、二次電池（特にリチウムイオン二次電池）の電圧監視を行う電池電圧監視用集積回路および電池電圧監視システムに関するものである。
【背景技術】
【０００２】
リチウムイオン二次電池は、他の二次電池と比較して、（１）高エネルギー密度（高出力密度）が得られる、（２）１電池セル当たりの電池電圧が高い（４．２Ｖ）、（３）充放電エネルギー効率が高い、（４）メモリー効果が無い、などの特長があり、従来から携帯電話機やビデオカメラ、ノート型パソコン等の小型機器用の電源として幅広く用いられている。
【０００３】
また、大容量二次電池を用いるハイブリッド車やモータ駆動機器等の分野においても、従来は、ニッケル水素二次電池が一般的に用いられていたが、上記特長によって、リチウムイオン二次電池への置き換えが期待されている。
【０００４】
ところで、リチウムイオン二次電池は、エネルギー密度が高いことから、何らかの問題により内部短絡等が発生した場合、そのエネルギーが一気に放出されて危険な状態となる可能性がある。それを回避するために、（１）熱安定性のよい材料を使用する、（２）過充電状態や過放電状態など異常な状態に陥らないようにする、（３）異常な状態に陥った場合に発熱・発火しないようにする、などの対策を施すことが一般的である。
【０００５】
この中で、（２）の異常な状態に陥らないようにする対策として、リチウムイオン二次電池の電圧監視を行う方法が採用されている。すなわち、リチウムイオン二次電池は、通常、その使用機器において必要な電圧を取り出すために複数個の電池セルを直列に接続して使用されるので、その複数個の電池セルの電圧を一括してモニタし、いずれか一つ以上の電池セルが、満充電状態から更に充電が行われ過充電状態に陥った場合や、過放電状態に陥った場合に、異常信号を出力して充電や放電を強制的に停止させるという対策が採られている（例えば、特許文献１，２等）。
【０００６】
ここで、上記のように直列に接続された複数個の電池セルそれぞれの電圧を監視して異常状態に陥った場合に検出信号を出力する機能を集積回路化したいわゆる電池電圧監視用集積回路を用いれば、汎用性のある電池電圧監視システムが構成でき、効率の良い電圧監視が行える。
【０００７】
そのとき、ハイブリッド車やモータ駆動機器等、大容量二次電池の使用分野では、必要となる電圧が高いので、相当数のリチウムイオン二次電池を直列接続して必要な電圧を得る構成となる。この場合、一つの電池電圧監視用集積回路によって全ての電池セル電圧を監視しようとすると、電池電圧監視用集積回路は、トータルセル電圧を印加することのできる高耐圧素子で構成する必要があり、また素子構造上非常にチップ面積が大きくなるのでコストアップの要因となると考えられる。
【０００８】
また、必要な電圧が使用機器毎に異なることから、電池電圧監視用集積回路の仕様がオーバースペックとなってしまう可能性もあり、同様にコストアップの要因となると考えられる。
【０００９】
このため、電池電圧監視用集積回路は、一定数のリチウムイオン二次電池が扱えるように構成する。そして、監視対象の直列接続電池セル群が守備範囲を超えるセル数であるときは、電池電圧監視用集積回路を必要数だけ直列に接続していわゆる積み重ねた関係で使用するようにする。この方法によれば、電池電圧監視用集積回路のコストを抑えることができる。
【００１０】
【特許文献１】特開２００１−２２４１３８号公報
【特許文献２】特開２００１−８５０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、検出結果に基づき充放電制御を行う制御回路は、積み重ねた関係で使用する場合においても共通に一つ設けるので、積み重ねて使用する方法では、積み重ねられた電池電圧監視用集積回路毎の検出結果を一つの制御回路にどのようにして伝達するかが問題になる。
【００１２】
すなわち、積み重ねられた電池電圧監視用集積回路それぞれの検出結果を、フォトカプラ等を用いて絶縁した状態で接地レベルにレベルシフトして制御回路に伝達する方法を採用する場合は、電池電圧監視用集積回路毎にフォトカプラ等を設ける必要があるので、コストアップの要因になる。
【００１３】
また、積み重ねられた電池電圧監視用集積回路毎の検出結果を統合する回路を別に設ける方法や、制御回路に電池電圧監視用集積回路の個数分の入力端子を設けて制御回路内部で統合して処理する方法も考えられるが、これだと回路等が複雑化し、同様にコストアップの要因になる。
【００１４】
この発明は、上記に鑑みてなされたものであり、直列に接続していわゆる積み重ねた関係で使用する場合に、コストアップを招来することなく、積み重ねられた電池電圧監視用集積回路毎の検出結果を統合して出力する仕組みを備えた電池電圧監視用集積回路および電池電圧監視システムを得ることを目的とする。
【００１５】
また、この発明は、積み重ねた関係で使用する場合に、監視する電池セルに関する情報の収集が行えるシリアルデータ伝送路を組み込むことのできる電池電圧監視用集積回路および電池電圧監視システムを得ることを目的とする。
【課題を解決するための手段】
【００１６】
上述した目的を達成するために、この発明は、一定数直列に接続した二次電池それぞれの電圧を監視する電池電圧監視用集積回路であって、監視対象の前記直列接続二次電池群の最高電圧端と接続され第１の電圧が入力される第１の電源端子と、監視対象の前記直列接続二次電池群群の最低電圧端と接続され第２の電圧が入力される第２の電源端子と、前記各二次電池の電圧監視結果に応じた検出信号を出力する電池電圧検出手段と、前記第１の電圧と前記第２の電圧とを動作電圧として受けて、第１の基準電圧を生成する第１の基準電圧生成手段と、前記検出信号を受けて、前記第１の基準電圧と前記第２の電圧のいずれかに対応する電圧に変換する電圧変換手段と、前記電圧変換手段にて電圧変換された前記検出信号を出力検出信号として出力する第１の出力端子とを備えることを特徴とする。
【００１７】
この発明によれば、直列に接続していわゆる積み重ねた関係で使用する場合に、検出信号を上位から下位に向けて一つの端子を用いて受け渡すことができる。
【発明の効果】
【００１８】
この発明によれば、直列に接続していわゆる積み重ねた関係にある電池電圧監視用集積回路毎の検出結果を統合して一つの端子から出力することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下に図面を参照して、この発明にかかる電池電圧監視用集積回路および電池電圧監視システムの好適な実施の形態を詳細に説明する。
【００２０】
実施の形態１．
図１は、この発明の実施の形態１による電池電圧監視システムの構成を示す要部回路図である。ここで、この発明が対象とする電池電圧監視用集積回路は、リチウムイオン二次電池の一定数を直列接続したものを１単位として扱えるが、その一例として、この実施の形態１および以降で示す各実施の形態で用いる電池電圧監視用集積回路は、リチウムイオン二次電池の４セル直列接続を１単位として扱えるようになっている。これは、３０Ｖ耐圧の素子は比較的低い耐圧のプロセスを使用して製造できる状況を考慮したものである。なお、この実施の形態１および以降に示す各実施の形態において、電池電圧監視用集積回路は、単に「集積回路」と記すこととする。
【００２１】
この実施の形態１では、積み重ねる最小構成である２段構成の場合が示されている。すなわち、一つの集積回路は直列接続した４個の電池セルの監視が行えるので、この実施の形態１では、直列接続した８個の電池セルの監視を行う電池電圧監視システムにおいて、上位の集積回路１にて検出した電池セル異常の内容を下位の集積回路２を介して制御回路（以降「コントローラ」と記す）３に伝達する伝送回路の構成例が示されている。
【００２２】
まず、基本的な構成について説明する。図１において、上位の集積回路１と下位の集積回路２は、それぞれ、電源端子として最高電位ＶＤＤの端子であるＶＤＤ端子と最低電位ＶＳＳの端子であるＶＳＳ端子とを備え、上位の集積回路１のＶＳＳ端子と下位の集積回路２のＶＤＤ端子とは共通に接続されている。
【００２３】
直列に接続された８個の電池セルＢ１〜Ｂ８のうち、最上位の電池セルＢ１の正極端は上位の集積回路１のＶＤＤ端子に接続され、最下位の電池セルＢ８の負極端は下位の集積回路２のＶＳＳ端子に接続されている。そして、上位側の４個の電池セルＢ１〜Ｂ４における最下位の電池セルＢ４の負極端と、下位側の４個の電池セルＢ５〜Ｂ８における最上位の電池セルＢ５の正極端とは、共通に、上位の集積回路１のＶＳＳ端子と下位の集積回路２のＶＤＤ端子とに接続されている。
【００２４】
上位の集積回路１では、電池電圧検出回路５の監視電圧入力端子である４個の電圧監視端子ＶＩＮ１〜ＶＩＮ４に、直列に接続される４個の電池セルＢ１〜Ｂ４の対応する電池セルの正極端が接続される。また、下位の集積回路２では、図示省略した電池電圧検出回路の監視電圧入力端子である４個の電圧監視端子ＶＩＮ１〜ＶＩＮ４に、直列に接続される４個の電池セルＢ５〜Ｂ８の対応する電池セルの正極端が接続される。電池電圧検出回路５は、最高電位ＶＤＤと最低電位ＶＳＳとを動作電源とし４個の電池セルＢ１〜Ｂ４の電圧監視結果に応じたレベルの検出信号を出力するようになっている。
【００２５】
さて、伝送回路の構成として、上位の集積回路１では、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源４と、この基準電圧源４の出力端と最低電位ＶＳＳとの間に配置され電池電圧検出回路５の出力を受けるＣＭＯＳ構成のインバータ（Ｑ１，Ｑ２）と、このＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力が与えられる信号出力端子ＳＯＵＴとが設けられている。
【００２６】
ＣＭＯＳインバータ（Ｑ１，Ｑ２）において、トランジスタＱ１はＰＭＯＳトランジスタであり、そのソース電極は基準電圧源４の出力端に接続されている。また、トランジスタＱ２はＮＭＯＳトランジスタであり、そのソース電極は最低電位ＶＳＳに接続されている。トランジスタＱ１，Ｑ２のゲート電極は、共通に接続されて入力端を構成し、電池電圧検出回路５の出力端に接続されている。また、トランジスタＱ１，Ｑ２のドレイン電極は、共通に接続されて出力端を構成し、信号出力端子ＳＯＵＴに接続されている。
【００２７】
また、下位の集積回路２では、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第２基準電圧ＶＤＤ−Ｖｒｅｆを生成する基準電圧源６と、この基準電圧源６の出力が与えられる基準電圧端子ＲＦＥＵと、信号入力端子ＳＩＮと、信号入力端子ＳＩＮにゲート電極が接続されるトランジスタＱ３と、定電流回路７と、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源４と、基準電圧源４の出力端と最低電位ＶＳＳとの間に配置されるレベルシフト回路８と、基準電圧源４の出力端と最低電位ＶＳＳとの間に配置されるＣＭＯＳ構成のインバータ（Ｑ１，Ｑ２）と、このＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力が与えられる信号出力端子ＳＯＵＴとが設けられている。
【００２８】
トランジスタＱ３はＰＭＯＳトランジスタであり、そのソース電極は最高電位ＶＤＤに接続され、ドレイン電極は定電流回路７を介して最低電位ＶＳＳに接続されている。そして、トランジスタＱ３と定電流回路７との接続端はレベルシフト回路８の入力端に接続されている。レベルシフト回路８の出力端はＣＭＯＳインバータ（Ｑ１，Ｑ２）の入力端に接続されている。
【００２９】
上位の集積回路１と下位の集積回路２との間では、上位の集積回路１の信号出力端子ＳＯＵＴと下位の集積回路２の基準電圧端子ＲＦＥＵとの間が抵抗分圧回路（図１では抵抗素子Ｒ１，Ｒ２の直列回路）を介して接続され、この抵抗分圧回路（Ｒ１，Ｒ２）の分圧出力端Ａが下位の集積回路２の信号入力端子ＳＩＮに接続されている。
【００３０】
また、下位の集積回路２とコントローラ３との間では、下位の集積回路２の信号出力端子ＯＵＴがコントローラ３の信号入力端子ＩＮに接続され、最低電位ＶＳＳが共通に接続されている。なお、コントローラ３の最高電位ＶＤＤｃは、例えば３．３Ｖである。
【００３１】
図２は、レベルシフト回路８の構成例を示す回路図である。図２では、レベルシフト回路８とＣＭＯＳインバータ（Ｑ１，Ｑ２）とが示されている。ここでは、レベルシフト回路８の構成を説明する。図２において、ＰＭＯＳトランジスタＱ０１，Ｑ０３のソース電極は基準電圧源４の出力端（第１基準電圧Ｖｒｅｆ）に接続されている。ＰＭＯＳトランジスタＱ０１のドレイン電極は抵抗素子Ｒ０１を介してＮＭＯＳトランジスタＱ０２のドレイン電極に接続され、ＮＭＯＳトランジスタＱ０２のソース電極は最低電位ＶＳＳに接続されている。また、ＰＭＯＳトランジスタＱ０３のドレイン電極は抵抗素子Ｒ０２を介して最低電位ＶＳＳに接続されている。ＮＭＯＳトランジスタＱ０２のゲート電極は信号入力端であり、トランジスタＱ３と定電流回路７との接続端が接続される。ＰＭＯＳトランジスタＱ０１のゲート電極は、ＰＭＯＳトランジスタＱ０３のドレイン電極と抵抗素子Ｒ０２との接続端と、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の入力端とに接続されている。ＰＭＯＳトランジスタＱ０３のゲート電極はＮＭＯＳトランジスタＱ０２のドレイン電極に接続されている。
【００３２】
図２に示すレベルシフト回路８では、ＮＭＯＳトランジスタＱ０２がオフ動作しているときは、ＰＭＯＳトランジスタＱ０３のドレイン電極と抵抗素子Ｒ０２との接続端の電位はほぼ最低電位ＶＳＳのレベルにあるので、ＰＭＯＳトランジスタＱ０１がオン動作を行い、ＰＭＯＳトランジスタＱ０３がオフ動作を行い、ＰＭＯＳトランジスタＱ０３のドレイン電極と抵抗素子Ｒ０２との接続端の電位をほぼ最低電位ＶＳＳのレベルに維持する。これによって、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力は、第１基準電圧Ｖｒｅｆのレベルになる。また、ＮＭＯＳトランジスタＱ０２がオン動作しているときは、ＰＭＯＳトランジスタＱ０３がオン動作を行い、ＰＭＯＳトランジスタＱ０１がオフ動作を行い、ＰＭＯＳトランジスタＱ０３のドレイン電極と抵抗素子Ｒ０２との接続端の電位を第１基準電圧Ｖｒｅｆのレベルのレベルに維持する。これによって、ＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力は、最低電位ＶＳＳのレベルになる。
【００３３】
なお、図３−１は、コントローラの入力段の構成例（その１）を示す回路図である。図３−２は、コントローラの入力段の構成例（その２）を示す回路図である。コントローラ３の入力段は、例えば、図３−１や図３−２に示すように構成されている。
【００３４】
図３−１において、コントローラ３の最高電位ＶＤＤｃと最低電位ＶＳＳの間には、ＣＭＯＳインバータ（Ｑ３１，Ｑ３２）が設けられている。ＣＭＯＳインバータ（Ｑ３１，Ｑ３２）の入力端は入力端子３４に接続され、出力端は内部論理回路３５に接続される。このＣＭＯＳインバータ（Ｑ３１，Ｑ３２）は、集積回路２の信号出力端子ＳＯＵＴから入力端子３４に印加される信号のレベルを最高電位ＶＤＤｃと最低電位ＶＳＳのレベルに変換して内部論理回路３５に出力する。
【００３５】
入力端子３４に印加される信号のレベルは、上記のように第１基準電圧Ｖｒｅｆと最低電位ＶＳＳのレベルであるが、その第１基準電圧Ｖｒｅｆとコントローラ３の最高電位ＶＤＤｃ（例えば３．３Ｖ）とが大きく異なる場合には、例えば図３−２に示すように、レベル変換を行う外付け回路（ＮＭＯＳトランジスタＱ３３、抵抗素子Ｒ）が付加される。
【００３６】
すなわち、図３−２において、ＮＭＯＳトランジスタＱ３３のソース電極は最低電位ＶＳＳに接続され、ドレイン電極は抵抗素子Ｒを介して最高電位ＶＤＤｃに接続される。そして、ＮＭＯＳトランジスタＱ３３のドレイン電極と抵抗素子Ｒとの接続端に上記の入力端子３４を接続し、ＮＭＯＳトランジスタＱ３３のゲート電極を新たな入力端子３６としこの入力端子３６に集積回路２の信号出力端子ＳＯＵＴから信号を印加する。なお、この構成では、論理が反転するので、もう一段ＣＭＯＳインバータを追加するか、コントローラ３の内部論理回路３５にて逆極性であることを認識して処理すればよい。
【００３７】
次に、動作について説明する。上位の集積回路１の電池電圧検出回路５は、電池セルＢ１〜Ｂ４のそれぞれの電池電圧を監視し、いずれか一つの電池セルが過充電若しくは過放電といった異常状態に陥ったことを検出した場合は、出力レベルを異常状態に対応したレベル（高レベル＝Ｖｒｅｆまたは低レベル＝ＶＳＳ）にする。これによって、ＣＭＯＳインバータ（Ｑ１，Ｑ２）は、信号出力端子ＳＯＵＴに与える出力信号のレベルを第１基準電圧Ｖｒｅｆと最低電位ＶＳＳのいずれか対応したレベルにする。
【００３８】
そうすると、抵抗素子Ｒ１，Ｒ２の直列回路で構成される抵抗分圧回路では、集積回路１の信号出力端子ＳＯＵＴの電位レベル（第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳ）と、集積回路２の基準電圧端子ＲＥＦＵの第２基準電圧ＶＤＤ−Ｖｒｅｆとを分圧した電圧を分圧出力端Ａに発生する。この分圧電圧は、次のようになる。ここでは、理解を容易にするため、抵抗素子Ｒ１，Ｒ２の抵抗値は等値（Ｒ１＝Ｒ２）であるとする。
【００３９】
集積回路１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるとき、分圧出力端Ａに発生する電圧は、
［｛（ＶＤＤ＋Ｖｒｅｆ）−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ２／（Ｒ１＋Ｒ２）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ      …（１）
となる。
【００４０】
また、集積回路１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるとき、分圧出力端Ａに発生する電圧は、
［｛ＶＤＤ−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ２／（Ｒ１＋Ｒ２）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ−Ｖｒｅｆ／２      …（２）
となる。
【００４１】
このようにして分圧出力端Ａに発生する電圧は、下位の集積回路２におけるトランジスタＱ３のゲート電極に印加される。ここで、第１基準電圧ＶｒｅｆとトランジスタＱ３のオン動作閾値電圧Ｖｔｈとの大小関係は、Ｖｒｅｆ／２＞Ｖｔｈとなる関係に設定してあるとする。
【００４２】
この場合に、集積回路１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるときは、式（１）に示すように最高電位ＶＤＤが集積回路２のトランジスタＱ３のゲート電極に印加されるのでトランジスタＱ３はオフ動作を行う。また、集積回路１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるときは、式（２）に示すように最高電位ＶＤＤから第１基準電圧Ｖｒｅｆの半分を減じた電圧が集積回路２のトランジスタＱ３のゲート電極に印加されるのでトランジスタＱ３はオン動作を行う。
【００４３】
集積回路２のトランジスタＱ３のドレイン電極は、定電流回路７によってプルダウンさせてあるので、トランジスタＱ３のオン・オフ動作によるドレイン電極の電位は、レベルシフト回路８にて最低電位ＶＳＳ基準の信号にレベルシフトされ、ＣＭＯＳインバータ（Ｑ１，Ｑ２）を介して集積回路２の信号出力端子ＳＯＵＴから出力される。このときの出力信号のレベルは、第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳのレベルである。
【００４４】
コントローラ３の最低電位レベルは、集積回路２と同一の最低電位ＶＳＳのレベルであるので、コントローラ３は、集積回路２の信号出力端子ＯＵＴから出力された信号をそのまま取り込み、処理することができる。
【００４５】
このように、実施の形態１によれば、積み重ねる最小構成である２段構成の電池電圧監視システムにおいて、上位の集積回路にて検出したセル異常の内容を下位の集積回路を介してコントローラに伝達することができる。
【００４６】
実施の形態２．
図４は、この発明の実施の形態２による電池電圧監視システムの構成を示す要部回路図である。なお、図４では、図１に示した構成要素と同一ないしは同等である構成には同一の符号が付されている。この実施の形態２では、同一構成の集積回路を３段以上積み重ねた電池電圧監視システムにおいて、最上位の集積回路にて検出した異常内容を下位の集積回路を経由して最下位の集積回路からコントローラに出力する伝送回路の構成例が示されている。
【００４７】
図４では、３つの集積回路１０，１１，１２を積み重ねた電池電圧監視システムの構成が示されている。なお、この３つの集積回路１０，１１，１２の全部または一部は、実施の形態１にて示した２段構成の電池電圧監視システムにおいて、下位の集積回路２と置き換えて配置するものと考えることができる。
【００４８】
まず、基本的な構成について説明する。図４において、最上位の集積回路１０と中位の集積回路１１と最下位の集積回路１２とは、それぞれ、電源端子として最高電位ＶＤＤの端子であるＶＤＤ端子と最低電位ＶＳＳの端子であるＶＳＳ端子とを備えている。最上位の集積回路１０のＶＳＳ端子と中位の集積回路１１のＶＤＤ端子とは共通に接続され、中位の集積回路１１のＶＳＳ端子と最下位の集積回路１２のＶＤＤ端子とは共通に接続されている。
【００４９】
直列に接続された１２個の電池セルＢ１〜Ｂ１２のうち、最上位の電池セルＢ１の正極端は最上位の集積回路１０のＶＤＤ端子に接続され、最下位の電池セルＢ１２の負極端は最下位の集積回路１２のＶＳＳ端子に接続されている。そして、最上位側の４個の電池セルＢ１〜Ｂ４における最下位の電池セルＢ４の負極端と、中間の４個の電池セルＢ５〜Ｂ８における最上位の電池セルＢ５の正極端とは、共通に、最上位の集積回路１０のＶＳＳ端子と中位の集積回路１１のＶＤＤ端子とに接続されている。また、中間の４個の電池セルＢ５〜Ｂ８における最下位の電池セルＢ８の正極端と、最下位側の４個の電池セルＢ９〜Ｂ１２における最上位の電池セルＢ９の正極端とは、共通に、中位の集積回路１１のＶＳＳ端子と最下位の集積回路１２のＶＤＤ端子とに接続されている。
【００５０】
最上位の集積回路１０では、図示省略した電池電圧検出回路の監視電圧入力端子である４個の電圧監視端子ＶＩＮ１〜ＶＩＮ４に、直列に接続される４個の電池セルＢ１〜Ｂ４の対応する電池セルの正極端が接続される。また、中位の集積回路１１では図示省略した電池電圧検出回路の監視電圧入力端子である４個の電圧監視端子ＶＩＮ１〜ＶＩＮ４に、直列に接続される４個の電池セルＢ５〜Ｂ８の対応する電池セルの正極端が接続される。同様に、最下位の集積回路１２では、図示省略した電池電圧検出回路の監視電圧入力端子である４個の電圧監視端子ＶＩＮ１〜ＶＩＮ４に、直列に接続される４個の電池セルＢ９〜Ｂ１２の対応する電池セルの正極端が接続される。
【００５１】
さて、伝送回路の構成として３つの集積回路１０，１１，１２は、それぞれ、図１に示した集積回路２と同一の構成を持っている。すなわち、３つの集積回路１０，１１，１２は、それぞれ、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第２基準電圧ＶＤＤ−Ｖｒｅｆを生成する基準電圧源６と、この基準電圧源６の出力が与えられる基準電圧端子ＲＦＥＵと、信号入力端子ＳＩＮと、ゲート電極がこの信号入力端子ＳＩＮに接続され、ソース電極が最高電位ＶＤＤに接続されるトランジスタＱ３と、このトランジスタＱ３のドレイン電極と最低電位ＶＳＳとの間に配置される定電流回路７と、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源４と、この基準電圧源４の出力端と最低電位ＶＳＳとの間に配置されトランジスタＱ３と定電流回路７との接続端の電位レベルが入力されるレベルシフト回路８と、基準電圧源４の出力端と最低電位ＶＳＳとの間に配置されレベルシフト回路８の出力を受けるＣＭＯＳ構成のインバータ（Ｑ１，Ｑ２）と、このＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力が与えられる信号出力端子ＳＯＵＴとを備えている。
【００５２】
最上位の集積回路１０と中位の集積回路１１との間では、最上位の集積回路１０の信号出力端子ＳＯＵＴと中位の集積回路１１の基準電圧端子ＲＦＥＵとの間が抵抗分圧回路（図２では抵抗素子Ｒ３，Ｒ４の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｂが中位の集積回路１１の信号入力端子ＳＩＮに接続されている。
【００５３】
また、中位の集積回路１１と最下位の集積回路１２との間では、中位の集積回路１１の信号出力端子ＳＯＵＴと最下位の集積回路１２の基準電圧端子ＲＦＥＵとの間が抵抗分圧回路（図２では抵抗素子Ｒ５，Ｒ６の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｃが最下位の集積回路１２の信号入力端子ＳＩＮに接続されている。
【００５４】
そして、最下位の集積回路１２とコントローラ３との間では、最下位の集積回路１２の信号出力端子ＳＯＵＴがコントローラ３の信号入力端子ＩＮに接続され、最低電位ＶＳＳが共通に接続されている。
【００５５】
次に、動作について説明する。最上位の集積回路１０では、図示しない電池電圧検出回路が電池セルＢ１〜Ｂ４のそれぞれの電池電圧を監視し、いずれか一つの電池セルが過充電若しくは過放電といった異常状態に陥ったことを検出した場合は、図４では明示してないが図１にて説明したように、ＣＭＯＳインバータ（Ｑ１，Ｑ２）は、信号出力端子ＳＯＵＴに与える出力信号のレベルを、第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳのレベルにする。
【００５６】
なお、図４に示す構成に準じて説明すれば、最上位の集積回路１０では、信号入力端ＳＩＮに図１に示した抵抗素子Ｒ１，Ｒ２の直列回路で構成される抵抗分圧回路の分圧出力端Ａが接続されていると考える。この考えでは、監視する電池セルに付した符号との関係で個数表示に不整合が生ずるが、検出信号の伝達という観点から、それは考えないことにする。要するに、上記したように、この３つの集積回路１０，１１，１２は、実施の形態１にて示した２段構成の電池電圧監視システムにおいて、下位の集積回路２と置き換えて配置したものと考えるのである。
【００５７】
この場合には、実施の形態１にて説明したようにトランジスタＱ３のオン・オフ動作がレベルシフト回路８にて最低電位ＶＳＳ基準の信号にレベルシフトされてＣＭＯＳインバータ（Ｑ１，Ｑ２）に入力する。これによって、ＣＭＯＳインバータ（Ｑ１，Ｑ２）は、信号出力端子ＳＯＵＴに与える出力信号のレベルを、第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳのレベルにすると説明できる。
【００５８】
そうすると、抵抗素子Ｒ３，Ｒ４の直列回路で構成される抵抗分圧回路では、最上位の集積回路１０の信号出力端子ＳＯＵＴの電位レベル（第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳ）と、中位の集積回路１１の基準電圧端子ＲＥＦＵに現れる第２基準電圧ＶＤＤ−Ｖｒｅｆとを分圧した電圧を分圧出力端Ｂに発生する。この分圧電圧は、次のようになる。ここでは、理解を容易にするため、抵抗素子Ｒ３，Ｒ４の抵抗値は等値（Ｒ３＝Ｒ４）であるとする。
【００５９】
最上位の集積回路１０のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるとき、分圧出力端Ｂに発生する電圧は、集積回路１０の最低電位ＶＳＳのレベルを基準に考えると、
［｛（ＶＤＤ＋Ｖｒｅｆ）−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ３／（Ｒ３＋Ｒ４）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ      …（３）
となる。
【００６０】
また、最上位の集積回路１０のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるとき、分圧出力端Ｂに発生する電圧は、集積回路１０の最低電位ＶＳＳのレベルを基準に考えると、
［｛ＶＤＤ−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ３／（Ｒ３＋Ｒ４）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ−Ｖｒｅｆ／２      …（４）
となる。
【００６１】
このようにして分圧出力端Ｂに発生する電圧は、中位の集積回路１１におけるトランジスタＱ３のゲート電極に印加される。ここで、第１基準電圧ＶｒｅｆとトランジスタＱ３のオン動作閾値電圧Ｖｔｈとの大小関係として、第１基準電圧ＶｒｅｆはＶｒｅｆ／２＞Ｖｔｈとなる関係に設定してあるとする。
【００６２】
この場合に、集積回路１０のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるときは、式（３）に示すように最高電位ＶＤＤが集積回路１１のトランジスタＱ３のゲート電極に印加されるので、トランジスタＱ３はオフ動作を行う。また、集積回路１０のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるときは、式（４）に示すように最高電位ＶＤＤから第１基準電圧Ｖｒｅｆの半分を減じた電圧が集積回路１１のトランジスタＱ３のゲート電極に印加されるので、トランジスタＱ３はオン動作を行う。
【００６３】
集積回路１１のトランジスタＱ３のドレイン電極は、定電流回路７によってプルダウンさせてあるので、トランジスタＱ３のオン・オフ動作によるドレイン電極の電位は、レベルシフト回路８にて最低電位ＶＳＳ基準の信号にレベルシフトされ、集積回路１１の信号出力端子ＳＯＵＴから出力される。このときの出力信号のレベルは、第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳのレベルである。
【００６４】
そうすると、抵抗素子Ｒ５，Ｒ６の直列回路で構成される抵抗分圧回路では、集積回路１１の信号出力端子ＳＯＵＴの電位レベル（第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳ）と、集積回路１２の基準電圧端子ＲＥＦＵに現れる第２基準電圧ＶＤＤ−Ｖｒｅｆとを分圧した電圧を分圧出力端Ｃに発生する。この分圧電圧は次のようになる。ここでは、理解を容易にするため抵抗素子Ｒ５，Ｒ６の抵抗値は等値（Ｒ５＝Ｒ６）であるとする。
【００６５】
集積回路１１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるとき、分圧出力端Ｃに発生する電圧は、集積回路１１の最低電位ＶＳＳのレベルを基準に考えると、
［｛（ＶＤＤ＋Ｖｒｅｆ）−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ５／（Ｒ５＋Ｒ６）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ      …（５）
となる。
【００６６】
また、集積回路１１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるとき、分圧出力端Ｃに発生する電圧は、集積回路１１の最低電位ＶＳＳのレベルを基準に考えると、
［｛ＶＤＤ−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ５／（Ｒ５＋Ｒ６）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ−Ｖｒｅｆ／２      …（６）
となる。
【００６７】
このようにして分圧出力端Ｃに発生する電圧は、最下位の集積回路１２におけるトランジスタＱ３のゲート電極に印加される。ここで、第１基準電圧ＶｒｅｆとトランジスタＱ３のオン動作閾値電圧Ｖｔｈとの大小関係として、第１基準電圧ＶｒｅｆはＶｒｅｆ／２＞Ｖｔｈとなる関係に設定してあるとする。
【００６８】
この場合に、集積回路１１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが第１基準電圧Ｖｒｅｆのレベルであるときは、式（５）に示すように最高電位ＶＤＤが集積回路１２のトランジスタＱ３のゲート電極に印加されるので、トランジスタＱ３はオフ動作を行う。また、集積回路１１のＣＭＯＳインバータ（Ｑ１，Ｑ２）の出力レベルが最低電位ＶＳＳのレベルであるときは、式（６）に示すように最高電位ＶＤＤから第１基準電圧Ｖｒｅｆの半分を減じた電圧が集積回路１２のトランジスタＱ３のゲート電極に印加されるので、トランジスタＱ３はオン動作を行う。
【００６９】
集積回路１２のトランジスタＱ３のドレイン電極は、定電流回路７によってプルダウンさせてあるので、トランジスタＱ３のオン・オフ動作によるドレイン電極の電位は、レベルシフト回路８にて最低電位ＶＳＳ基準の信号にレベルシフトされ、ＣＭＯＳインバータ（Ｑ１，Ｑ２）を介して信号出力端子ＳＯＵＴから出力される。このときの出力信号のレベルは、第１基準電圧Ｖｒｅｆまたは最低電位ＶＳＳのレベルである。
【００７０】
コントローラ３の最低電位レベルは、集積回路１２と同一の最低電位ＶＳＳのレベルであるので、コントローラ３は、集積回路１２の信号出力端子ＳＯＵＴから出力された信号をそのまま取り込み、処理することができる。
【００７１】
このように、実施の形態２によれば、複数の集積回路を積み重ねて電池電圧監視システムを構成する場合に、各集積回路を、上位から入力した検出信号を最低電位基準にレベルシフトする機能と、そのレベルシフトした信号を下位に出力する機能とを併せ持つ集積回路で構成できるので、最上位の集積回路にて検出したセル異常の内容を下位の集積回路を経由して最下位の集積回路からコントローラに伝達することができる。
【００７２】
実施の形態３．
図５は、この発明の実施の形態３による電池電圧監視システムの構成を示す要部回路図である。なお、図５では、図４に示した構成要素と同一ないしは同等である構成には同一の符号が付されている。この実施の形態３では、上位にて検出された異常信号を下位に伝達する実施の形態２での動作過程で、自集積回路にて電圧異常を検出した場合にその検出した情報と上位から受け取った情報とを統合して下位に伝達する構成例が示されている。
【００７３】
すなわち、図５に示す実施の形態３による電池電圧監視システムでは、図４に示した構成において、３つの集積回路１０，１１，１２に代えて、３つの集積回路１４，１５，１６が設けられている。３つの集積回路１４，１５，１６は、図４に示した３つの集積回路１０，１１，１２において、本来的に備える電池電圧検出回路５が明示されていると共に、ＣＭＯＳインバータ（Ｑ１，Ｑ２）に代えてＯＲ回路１９を備えている。
【００７４】
ＯＲ回路１９は、一方の入力が電池電圧検出回路５の出力であり、他方の入力がレベルシフト回路８の出力である。そして、ＯＲ回路１９の出力は、信号出力端子ＳＯＵＴに接続されている。
【００７５】
次に、動作について説明する。最上位の集積回路１４では、電池電圧検出回路５が電池セルＢ１〜Ｂ４それぞれの電池電圧を監視している。中位の集積回路１５では、電池電圧検出回路５が電池セルＢ５〜Ｂ８それぞれの電池電圧を監視している。最下位の集積回路１６では電池電圧検出回路５が電池セルＢ９〜Ｂ１２それぞれの電池電圧を監視している。
【００７６】
最上位の集積回路１４の電池電圧検出回路５は、電池セルＢ１〜Ｂ４のいずれか一つの電池セルが過充電若しくは過放電といった異常状態に陥ったことを検出した場合に、第１基準電圧Ｖｒｅｆレベルまたは最低電位ＶＳＳレベルのレベル信号を発生する。この検出信号はＯＲ回路１９を介して信号出力端子ＳＯＵＴに出力され、抵抗素子Ｒ３，Ｒ４の直列回路からなる抵抗分圧回路での分圧出力端Ｂから集積回路１５の信号入力端ＳＩＮに入力される。
【００７７】
中位の集積回路１５では、最上位の集積回路１４から受け取った検出結果をトランジスタＱ３を介してレベルシフト回路８に与え、最低電位ＶＳＳ基準の信号にレベルシフトしてＯＲ回路１９に出力する。このとき、集積回路１５の電池電圧検出回路５が、電池セルＢ５〜Ｂ８のいずれか一つの電池セルが過充電若しくは過放電といった異常状態に陥ったことを検出した場合に、第１基準電圧Ｖｒｅｆレベルまたは最低電位ＶＳＳレベルのレベル信号を発生し、同様にＯＲ回路１９に出力する。
【００７８】
その結果、集積回路１５では、最上位の集積回路１４から受け取った検出結果と、集積回路１５が自ら監視している電池セルＢ５〜Ｂ８の電池電圧監視結果の情報との論理和を取ることにより、自集積回路１５と上位の集積回路１４とがそれぞれ監視している電池セルの電圧監視結果を統合して信号出力端子ＳＯＵＴから出力することになる。
【００７９】
集積回路１５が信号出力端子ＳＯＵＴから出力した信号は、抵抗素子Ｒ５，Ｒ６の直列回路からなる抵抗分圧回路での分圧出力端Ｃから集積回路１６の信号入力端ＳＩＮに入力される。
【００８０】
最下位の集積回路１６では、この中位の集積回路１５から受け取った検出結果をトランジスタＱ３を介してレベルシフト回路８に与え、最低電位ＶＳＳ基準の信号にレベルシフトしてＯＲ回路１９に出力する。このとき、集積回路１６の電池電圧検出回路５が、電池セルＢ９〜Ｂ１２のいずれか一つの電池セルが過充電若しくは過放電といった異常状態に陥ったことを検出した場合に、第１基準電圧Ｖｒｅｆレベルまたは最低電位ＶＳＳレベルのレベル信号を発生し、同様にＯＲ回路１９に出力する。
【００８１】
その結果、集積回路１６では、中位の集積回路１５から受け取った検出結果と、集積回路１６が自ら監視している電池セルＢ９〜Ｂ１２の電池電圧監視結果の情報との論理和をとることにより、自集積回路と上位の集積回路がそれぞれ監視している電池の電圧監視結果を統合して信号出力端子ＳＯＵＴから出力することになる。
【００８２】
ここで、最下位の集積回路１６が信号出力端子ＳＯＵＴから出力する検出信号は、電池セルＢ１〜Ｂ１２の全電池セルの電圧監視結果が統合された情報であると言えるので、電池セルＢ１〜Ｂ１２のいずれか一つの電池が過充電若しくは過放電といった異常状態に陥った場合に異常信号をコントローラ３に出力することができる。
【００８３】
なお、全ての集積回路で同時に発生した異常状況をコントローラ３に伝達するには、ＯＲ回路１９に代えてＡＮＤ回路を用いればよい。
【００８４】
このように、実施の形態３によれば、複数の集積回路を積み重ねて電池電圧監視システムを構成する場合に、各集積回路を、上位から入力した検出信号を自集積回路での最低電位ＶＳＳレベルを基準にレベルシフトする機能と、そのレベルシフトした信号に自集積回路での検出結果を含めて下位に出力する機能とを併せ持つ集積回路で構成できるので、各集積回路は上位の集積回路の検出結果と自らの検出結果とを統合して一つの端子から下位に出力することができ、最終的に全ての検出結果を統合して一つの端子から出力することが可能となる。
【００８５】
実施の形態４．
図６は、この発明の実施の形態４による電池電圧監視システムの構成を示す要部回路図である。この実施の形態４では、実施の形態１と同様に積み重ねる最小構成である２段構成の場合において、信号の受け渡しを下位から上位に向けて行う場合の構成例が示されている。
【００８６】
まず、基本的な構成について説明する。図６において、上位の集積回路２１と下位の集積回路２２は、それぞれ、電源端子として最高電位ＶＤＤの端子であるＶＤＤ端子と最低電位ＶＳＳの端子であるＶＳＳ端子とを備え、上位の集積回路２１のＶＳＳ端子と下位の集積回路２２のＶＤＤ端子とは共通に接続されている。
【００８７】
直列に接続された８個の電池セルＢ１〜Ｂ８と、上位の集積回路２１および下位の集積回路２２との接続関係は、実施の形態１（図１）と同様であるので、説明を省略する。なお、上位の集積回路２１および下位の集積回路２２では、電池電圧検出回路が図示省略されている。
【００８８】
さて、上位の集積回路２１では、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源２４と、この基準電圧源２４の出力端が接続される基準電圧端子ＶＲＥＦと、基準電圧源２４の出力端と最低電位ＶＳＳとの間に配置されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、このＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力端が接続される信号入力端子ＵＩＮと、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力を最低電位ＶＳＳ基準でレベルシフトするレベルシフト回路２５とが設けられている。
【００８９】
ＣＭＯＳインバータ（Ｑ５，Ｑ６）において、トランジスタＱ５はＰＭＯＳトランジスタであり、そのソース電極は基準電圧源４の出力端に接続されている。また、トランジスタＱ６はＮＭＯＳトランジスタであり、そのソース電極は最低電位ＶＳＳに接続されている。トランジスタＱ５，Ｑ６のゲート電極は、共通に接続されて入力端を構成し、信号入力端子ＵＩＮに接続されている。また、トランジスタＱ５，Ｑ６のドレイン電極は、共通に接続されて出力端を構成し、レベルシフト回路２５の入力端に接続されている。
【００９０】
なお、レベルシフト回路２５は、例えば、図２に示したレベルシフト回路８の構成において、第１基準電圧Ｖｒｅｆを最高電位ＶＤＤに置き換えた構成である。
【００９１】
また、下位の集積回路２２では、信号出力端子ＵＯＵＴと、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第２基準電圧ＶＤＤ−Ｖｒｅｆを生成する基準電圧源２６と、基準電圧源２６の出力と信号出力端子ＵＯＵＴとの間に設けられるトランジスタＱ７と、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源２４と、基準電圧源２４の出力端と最低電位ＶＳＳとの間に配置されコントローラ３からの信号が入力端に印加されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）の出力信号を最低電位ＶＳＳ基準でレベルシフトするレベルシフト回路２９とが設けられている。
【００９２】
下位の集積回路２２において、トランジスタＱ７はＰＭＯＳトランジスタであり、そのソース電極は基準電圧源２６の出力端に接続され、ドレイン電極は信号出力端子ＵＯＵＴに接続され、ゲート電極はレベルシフト回路２７の出力端に接続されている。
【００９３】
上位の集積回路２１と下位の集積回路２２との間では、上位の集積回路２１の基準電圧端子ＶＲＥＦと下位の集積回路２２の信号出力端子ＵＯＵＴとの間が抵抗分圧回路（図６では抵抗素子Ｒ１１，Ｒ１２の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｄが上位の集積回路２１の信号入力端子ＵＩＮに接続されている。下位の集積回路２２とコントローラ２３との間では、最低電位ＶＳＳが共通に接続されている。なお、コントローラ２３の最高電位ＶＤＤｃは、例えば３．３Ｖである。
【００９４】
図７は、レベルシフト回路２９の構成例を示す回路図である。図７では、レベルシフト回路２９とＣＭＯＳインバータ（Ｑ５，Ｑ６）とその中間にあるＣＭＯＳインバータ（Ｑ２０，Ｑ２１）とが示されている。図７において、ＣＭＯＳインバータ（Ｑ２０，Ｑ２１）は、ＣＭＯＳインバータ（Ｑ５，Ｑ６）と同様に、基準電圧源２４の出力端（第１基準電圧Ｖｒｅｆ）と最低電位ＶＳＳとの間に配置され、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力端がＣＭＯＳインバータ（Ｑ２０，Ｑ２１）の入力端とレベルシフト回路２９の入力端とに接続されている。
【００９５】
レベルシフト回路２９は、ＰＭＯＳトランジスタＱ２２，Ｑ２３，Ｑ２５，Ｑ２６とＮＭＯＳトランジスタＱ２４，Ｑ２７とを備えている。ＰＭＯＳトランジスタＱ２２，Ｑ２５のソース電極は最高電位ＶＤＤに接続され、ＮＭＯＳトランジスタＱ２４，Ｑ２７のソース電極は最低電位ＶＳＳに接続されている。ＰＭＯＳトランジスタＱ２２のゲート電極とＮＭＯＳトランジスタＱ２４のゲート電極は共通に接続されて入力端を構成し、ＣＭＯＳインバータ（Ｑ２０，Ｑ２１）の入力端が接続されている。ＰＭＯＳトランジスタＱ２２のドレイン電極とＮＭＯＳトランジスタＱ２４のドレイン電極とは、ＰＭＯＳトランジスタＱ２３を介して接続されている。
【００９６】
ＰＭＯＳトランジスタＱ２５のゲート電極とＮＭＯＳトランジスタＱ２７のゲート電極は共通に接続されて入力端を構成し、ＣＭＯＳインバータ（Ｑ２０，Ｑ２１）の出力端が接続されている。ＰＭＯＳトランジスタＱ２５のドレイン電極とＮＭＯＳトランジスタＱ２７のドレイン電極とは、ＰＭＯＳトランジスタＱ２６を介して接続されている。ＰＭＯＳトランジスタＱ２６のゲート電極はＮＭＯＳトランジスタＱ２４のドレイン電極に接続され、ＰＭＯＳトランジスタＱ２３のゲート電極はＮＭＯＳトランジスタＱ２７のドレイン電極に接続されている。ＮＭＯＳトランジスタＱ２７のドレイン電極はトランジスタＱ７への出力端となっている。
【００９７】
図７に示すレベルシフト回路２９では、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力（Ｖｒｅｆレベル、ＶＳＳレベル）と、それを反転したレベルの信号とが入力し、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力レベル（Ｖｒｅｆレベル、ＶＳＳレベル）を同極性の状態でＶＤＤレベル、ＶＳＳレベルに変換して出力する。
【００９８】
次に、動作について説明する。コントローラ２３は下位の集積回路２２に対して二値レベルの制御信号を出力する。下位の集積回路２２では、レベルシフト回路２９が、ＣＭＯＳインバータ（Ｑ５，Ｑ６）を介してコントローラ２３から入力する制御信号を最高電位ＶＤＤと最低電位ＶＳＳとの間の信号にレベルシフトする。レベルシフト回路２９の出力はトランジスタＱ７を介して信号出力端子ＵＯＵＴに印加される。
【００９９】
そうすると、抵抗素子Ｒ１１，Ｒ１２の直列回路で構成される抵抗分圧回路では、集積回路２２の信号出力端子ＵＯＵＴの電圧と、集積回路２１の基準電圧端子ＶＲＥＦの第１基準電圧Ｖｒｅｆとを分圧した電圧を分圧出力端Ｄに発生する。この分圧出力端Ｄの電圧が集積回路２１の信号入力端子ＵＩＮを介してＣＭＯＳインバータ（Ｑ５，Ｑ６）に印加される。理解を容易にするため、抵抗素子Ｒ１１，Ｒ１２の抵抗値は等値（Ｒ１１＝Ｒ１２）であるとすると、集積回路２２の最低電位ＶＳＳ基準で考えたときの分圧出力端Ｄの電圧は、トランジスタＱ７がオフ動作するときは、ＶＤＤ＋Ｖｒｅｆとなり、トランジスタＱ７がオン動作するときは、
［｛（ＶＤＤ＋Ｖｒｅｆ）−（ＶＤＤ−Ｖｒｅｆ）｝×Ｒ１２／（Ｒ１１＋Ｒ１２）］＋（ＶＤＤ−Ｖｒｅｆ）＝ＶＤＤ      …（７）
となる。
【０１００】
一方、集積回路２１の最低電位ＶＳＳ基準で考えたときの分圧出力端Ｄの電圧は、トランジスタＱ７がオン動作するときは、低レベル（０Ｖ）となり、トランジスタＱ７がオフ動作するときは、高レベル（Ｖｒｅｆ）となる。
【０１０１】
このような分圧出力端Ｄの電圧が集積回路２１のＣＭＯＳインバータ（Ｑ５，Ｑ６）に印加されるので、コントローラ２３が下位の集積回路２２のトランジスタＱ７をオン・オフ動作させる制御信号を出力することによって、上位の集積回路２１のＣＭＯＳインバータ（Ｑ５，Ｑ６）に反転動作を行わせ、レベルシフト回路２５を介して図示しない処理回路（例えば、電池電圧検出回路をリセットする回路）に取り込むことができる。
【０１０２】
このように、実施の形態４によれば、積み重ねる最小構成である２段構成の電池電圧監視システムにおいて、コントローラからの制御信号を下位の集積回路から上位の集積回路に受け渡すことができる。
【０１０３】
ここで、変形例を説明する。図１に示した集積回路１に、集積回路２１が備える、第１基準電圧Ｖｒｅｆが出力される基準電圧端子ＶＲＥＦと、第１基準電圧Ｖｒｅｆと最低電位ＶＳＳとの間に配置されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、このＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力端が接続される信号入力端子ＵＩＮと、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力を最低電位ＶＳＳ基準でレベルシフトするレベルシフト回路２５とを設ける。
【０１０４】
また、図１に示した集積回路２に、集積回路２２が備える、信号出力端子ＵＯＵＴと、第２基準電圧ＶＤＤ−Ｖｒｅｆと信号出力端子ＵＯＵＴとの間に設けられるトランジスタＱ７と、第１基準電圧Ｖｒｅｆと最低電位ＶＳＳとの間に配置されコントローラ３からの信号が入力端に印加されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）の出力信号を最低電位ＶＳＳ基準でレベルシフトしそれをトランジスタＱ７のゲート電極に印加するレベルシフト回路２９とを設ける。
【０１０５】
そして、両者間を図６に示した第２の抵抗分圧回路（Ｒ１１，Ｒ１２）を介して接続する。このように構成すれば、上位から下位に向けての信号伝送と、下位から上位に向けての信号伝送との双方が行える。
【０１０６】
実施の形態５．
図８は、この発明の実施の形態５による電池電圧監視システムの構成を示す要部回路図である。なお、図８では、図６に示した構成要素と同一ないしは同等である構成には同一の符号が付されている。この実施の形態５では、同一構成の集積回路を３段以上積み重ねた電池電圧監視システムにおいて、コントローラが出力する制御信号を最下位の集積回路から上位の集積回路を経由して最上位の集積回路に伝達する伝送回路の構成例が示されている。
【０１０７】
図８では、３つの集積回路３０，３１，３２を積み重ねた電池電圧監視システムの構成が示されている。まず、基本的な構成について説明する。図８において、最上位の集積回路３０と中位の集積回路３１と最下位の集積回路３２とは、それぞれ、電源端子として最高電位ＶＤＤの端子であるＶＤＤ端子と最低電位ＶＳＳの端子であるＶＳＳ端子とを備えている。最上位の集積回路３０のＶＳＳ端子と中位の集積回路３１のＶＤＤ端子とは共通に接続され、中位の集積回路３１のＶＳＳ端子と最下位の集積回路３２のＶＤＤ端子とは共通に接続されている。
【０１０８】
直列に接続された１２個の電池セルＢ１〜Ｂ１２と、最上位の集積回路３０と中位の集積回路３１と最下位の集積回路３２との接続関係は、実施の形態２（図４）と同様であるので、説明を省略する。なお、最上位の集積回路３０、中位の集積回路３１および最下位の集積回路３２では、電池電圧検出回路が図示省略されている。
【０１０９】
さて、伝送回路の構成として３つの集積回路３０，３１，３２は、それぞれ、図６に示す集積回路２２と同一の構成を持っている。すなわち、３つの集積回路３０，３１，３２は、それぞれ、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する基準電圧源２４と、基準電圧源２４の出力端が接続される基準電圧端子ＶＲＥＦと、基準電圧源２４の出力端と最低電位ＶＳＳとの間に配置されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、このＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力端が接続される信号入力端子ＵＩＮと、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力が与えられるレベルシフト回路２９と、信号出力端子ＵＯＵＴと、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第２基準電圧ＶＤＤ−Ｖｒｅｆを生成する基準電圧源２６と、基準電圧源２６の出力と信号出力端子ＵＯＵＴとの間に設けられゲート電極にレベルシフト回路２９の出力が印加されるトランジスタＱ７とが設けられている。
【０１１０】
最上位の集積回路３０と中位の集積回路３１との間では、最上位の集積回路３０の基準電圧端子ＶＲＦＥと中位の集積回路３１の信号出力端子ＵＯＵＴとの間が抵抗分圧回路（図７では抵抗素子Ｒ１３，Ｒ１４の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｅが最上位の集積回路３０の信号入力端子ＵＩＮに接続されている。
【０１１１】
中位の集積回路３１と最下位の集積回路３２との間では、中位の集積回路３１の基準電圧端子ＶＲＦＥと最下位の集積回路３２の信号出力端子ＵＯＵＴとの間が抵抗分圧回路（図７では抵抗素子Ｒ１５，Ｒ１６の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｆが中位の集積回路３１の信号入力端子ＵＩＮに接続されている。最下位の集積回路３２とコントローラ２３との間では、最低電位ＶＳＳが共通に接続されている。なお、コントローラ２３の最高電位ＶＤＤｃは、例えば３．３Ｖである。
【０１１２】
次に、動作について説明する。コントローラ２３は最下位の集積回路３２に対して二値レベルの信号を出力する。コントローラ２３の最高電位ＶＤＤｃは例えば３．３Ｖであるのに対して、最下位の集積回路３２での最高電位ＶＤＤは電池４セルの電圧（４．２×４＝１６．８Ｖ）である。そこで、最下位の集積回路３２では、まず、ＣＭＯＳインバータ（Ｑ５，Ｑ６）がコントローラ２３からの信号を第１基準電圧Ｖｒｅｆと最低電位ＶＳＳのいずれかに対応したレベルの信号に変換する。このＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力信号は、レベルシフト回路２９にて最低電位ＶＳＳ基準の信号にレベルシフトされトランジスタＱ７を介して信号出力端子ＵＯＵＴに送出される。
【０１１３】
そうすると、抵抗素子Ｒ１５，Ｒ１６の直列回路で構成される抵抗分圧回路では、最下位の集積回路３２の信号出力端子ＵＯＵＴの電圧と中位の集積回路３１の基準電圧端子ＶＲＥＦの第１基準電圧Ｖｒｅｆとを分圧した電圧を分圧出力端Ｆに発生する。この分圧出力端Ｆの電圧が中位集積回路３１の信号入力端子ＵＩＮを介してＣＭＯＳインバータ（Ｑ５，Ｑ６）に印加される。このとき、中位の集積回路３１の最低電位ＶＳＳ基準で考えたときの分圧出力端Ｆの電圧は、トランジスタＱ７がオン動作するときは、低レベル（０Ｖ）となり、トランジスタＱ７がオフ動作するときは、高レベル（Ｖｒｅｆ）となる。
【０１１４】
これによって、中位の集積回路３１のＣＭＯＳインバータ（Ｑ５，Ｑ６）は、最下位集積回路３２のトランジスタＱ７のオン・オフ動作に応じて反転動作を行うことができる。そして、中位の集積回路３１においても同様に、ＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力信号がレベルシフト回路２９にて最低電位ＶＳＳ基準の信号にレベルシフトされ、トランジスタＱ７を介して信号出力端子ＵＯＵＴに送出される。
【０１１５】
中位の集積回路３１と最上位の集積回路３０との間では、抵抗素子Ｒ１３，Ｒ１４の直列回路で構成される抵抗分圧回路において、中位の集積回路３１の信号出力端子ＵＯＵＴの電圧と、最上位の集積回路３０の基準電圧端子ＶＲＥＦに現れる第１基準電圧Ｖｒｅｆとを分圧した電圧を分圧出力端Ｅに発生する。この分圧出力端Ｅの電圧が最上位の集積回路３０の信号入力端子ＵＩＮを介してＣＭＯＳインバータ（Ｑ５，Ｑ６）に印加される。
【０１１６】
これによって、最上位の集積回路３０では、ＣＭＯＳインバータ（Ｑ５，Ｑ６）が中位の集積回路３１のトランジスタＱ７がオン・オフ動作に応じて反転動作を行い、そのＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力信号がレベルシフト回路２９にて最低電位ＶＳＳ基準の信号にレベルシフトされ、トランジスタＱ７を介して信号出力端子ＵＯＵＴに送出される。
【０１１７】
このように、実施の形態５によれば、複数の集積回路を積み重ねて電池電圧監視システムを構成する場合に、各集積回路を、下位から入力する信号を第１基準電圧と最低電位とに対応した電圧レベルに変換しそれを最低電位基準にレベルシフトする機能と、そのレベルシフトした信号を第２基準電圧を基準に上位に出力する機能と、第１基準電圧を下位に供給する機能とを併せ持つ集積回路で構成し、上下の集積回路間で、下位の出力レベルを上位が供給する第１基準電圧を用いて上位が扱えるレベルに変換して上位に与えることができる。
【０１１８】
ここで、変形例を説明する。図３に示した集積回路１０，１１，１２のそれぞれに、集積回路３０，３１，３２のそれぞれが備える、第１基準電圧Ｖｒｅｆが接続される基準電圧端子ＶＲＥＦと、第１基準電圧Ｖｒｅｆと最低電位ＶＳＳとの間に配置されるＣＭＯＳ構成のインバータ（Ｑ５，Ｑ６）と、このＣＭＯＳインバータ（Ｑ５，Ｑ６）の入力端が接続される信号入力端子ＵＩＮと、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されＣＭＯＳインバータ（Ｑ５，Ｑ６）の出力が与えられるレベルシフト回路２９と、信号出力端子ＵＯＵＴと、第２基準電圧ＶＤＤ−Ｖｒｅｆと信号出力端子ＵＯＵＴとの間に設けられゲート電極にレベルシフト回路２９の出力が印加されるトランジスタＱ７とを設ける。
【０１１９】
そして、三者間を図８に示した第２の抵抗分圧回路（Ｒ１３，Ｒ１４）（Ｒ１５，Ｒ１６）を介して接続する。このことは、図５に示した集積回路１４，１５，１６のそれぞれにも同様に適用することができる。このように構成すれば、上位から下位に向けての信号伝送と、下位から上位に向けての信号伝送との双方が行える。
【０１２０】
実施の形態６．
図９は、この発明の実施の形態６による電池電圧監視システムの構成を示す要部回路図である。この実施の形態６では、同一構成の集積回路を複数個積み重ねた電池電圧監視システムにおいて、簡易なデータ伝送路を組み込んだ構成例が示されている。
【０１２１】
図９では、３つの集積回路４１，４２，４３を積み重ねた電池電圧監視システムの構成が示されている。まず、基本的な構成について説明する。図９において、最上位の集積回路４１と中位の集積回路４２と最下位の集積回路４３とは、それぞれ、電源端子として最高電位ＶＤＤの端子であるＶＤＤ端子と最低電位ＶＳＳの端子であるＶＳＳ端子とを備え、最上位の集積回路４１のＶＳＳ端子と中位の集積回路４２のＶＤＤ端子とは共通に接続され、中位の集積回路４２のＶＳＳ端子と最下位の集積回路４３のＶＤＤ端子とは共通に接続されている。
【０１２２】
３つの集積回路４１，４２，４３には、電池電圧検出回路が図示省略されている。またこの３つの集積回路４１，４２，４３と、直列に接続された１２個の電池セルＢ１〜Ｂ１２との接続関係は、前述したのと異なる部分がないので、説明を省略する。
【０１２３】
さて、伝送回路の構成として３つの集積回路４１，４２，４３は、それぞれ同一の構成を持っている。すなわち、３つの集積回路４１，４２，４３は、それぞれ、基準電圧源４６，４７と、レベルシフト回路４８，４９と、Ｄ型フリップフロップ５０と、バッファ５１，５２と、トランジスタＱ１０，Ｑ１１と、基準電圧端子ＶＲＥＦと、データ入力端子ＵＤＩと、クロック入力端子ＵＣＩと、データ出力端子ＵＤＯと、クロック出力端子ＵＣＯとを備えている。
【０１２４】
基準電圧源４７は、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第１基準電圧Ｖｒｅｆを生成する。基準電圧源４７の出力端は基準電圧端子ＶＲＥＦに接続されている。基準電圧源４７の出力端と最低電位ＶＳＳとの間には、Ｄ型フリップフロップ５０，バッファ５１，５２が配置されている。バッファ５１の入力端はデータ入力端子ＵＤＩに接続され、出力端はＤ型フリップフロップ５０のデータ入力端Ｄに接続されている。バッファ５２の入力端はクロック入力端子ＵＣＩに接続され、出力端はＤ型フリップフロップ５０のクロック入力端ＣＫとレベルシフト回路４９の入力端とに接続されている。Ｄ型フリップフロップ５０のデータ出力端Ｑはレベルシフト回路４８の入力端に接続されている。
【０１２５】
レベルシフト回路４８，４９は、共に、最高電位ＶＤＤと最低電位ＶＳＳとの間に配置されている。レベルシフト回路４８の出力端はトランジスタＱ１０のゲート電極に接続されている。レベルシフト回路４９の出力端はトランジスタＱ１１のゲート電極に接続されている。基準電圧源４６は、最高電位ＶＤＤと最低電位ＶＳＳとに基づき第２基準電圧ＶＤＤ−Ｖｒｅｆを生成する。
【０１２６】
トランジスタＱ１０，Ｑ１１は、共に、ＰＭＯＳトランジスタであり、それぞれのソース電極は基準電圧源４６の出力端に接続されている。トランジスタＱ１０のドレイン電極はデータ出力端子ＵＤＯに接続され、トランジスタＱ１１のドレイン電極はクロック出力端子ＵＣＯに接続されている。
【０１２７】
最上位の集積回路４１と中位の集積回路４２との間では、最上位の集積回路４１の基準電圧端子ＶＲＦＥと中位の集積回路４２のデータ出力端子ＵＤＯとの間が抵抗分圧回路（図９では抵抗素子Ｒ２０，Ｒ２１の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｇが最上位の集積回路４１のデータ入力端子ＵＤＩに接続されている。最上位の集積回路４１の基準電圧端子ＲＦＥＵと中位の集積回路４２のクロック出力端子ＵＣＯとの間が抵抗分圧回路（図９では抵抗素子Ｒ２２，Ｒ２３の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｈが最上位の集積回路４１のクロック入力端子ＵＣＩに接続されている。
【０１２８】
中位の集積回路４２と最下位の集積回路４３との間では、中位の集積回路４２の基準電圧端子ＶＲＦＥと最下位の集積回路４３のデータ出力端子ＵＤＯとの間が抵抗分圧回路（図９では抵抗素子Ｒ２４，Ｒ２５の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｊが中位の集積回路４２のデータ入力端子ＵＤＩに接続されている。中位の集積回路４２の基準電圧端子ＶＲＦＥと最下位の集積回路４３のクロック出力端子ＵＣＯとの間が抵抗分圧回路（図９では抵抗素子Ｒ２６，Ｒ２７の直列回路）を介して接続され、この抵抗分圧回路の分圧出力端Ｋが中位の集積回路４２のクロック入力端子ＵＣＩに接続されている。
【０１２９】
最下位の集積回路４３とコントローラ４４との間では、最低電位ＶＳＳが共通に接続されている。また、最下位の集積回路４３のデータ入力端子ＵＤＩがコントローラ４４のデータ出力端子（ＤＡＴＡ）に接続され、最下位の集積回路４３のクロック入力端子ＵＣＩがコントローラ４４のクロック出力端子（ＣＬＫ）に接続されている。なお、コントローラ４４の最高電位ＶＤＤｃは、例えば３．３Ｖである。
【０１３０】
次に、動作について説明する。最下位の集積回路４３では、クロック入力端子ＵＣＩに入力するコントローラ４４からのクロックＣＬＫをバッファ５２を介してＤ型フリップフロップ５０のクロック入力端ＣＫに与えるとともに、レベルシフト回路４９、トランジスタＱ１１、クロック出力端子ＵＣＯおよび抵抗分圧回路（Ｒ２６，Ｒ２７）を介して中位の集積回路４２のクロック入力端子ＵＣＩに送出される。
【０１３１】
また、最下位の集積回路４３では、データ入力端ＵＤＩに入力するコントローラ４４からのデータＤＡＴＡをバッファ５１を介してＤ型フリップフロップ５０のデータ入力端Ｄに与える。Ｄ型フリップフロップ５０は、バッファ５１からのデータＤＡＴＡをバッファ５２からのクロックＣＬＫに従って取り込み、取り込んだデータを出力する。Ｄ型フリップフロップ５０の出力データは、レベルシフト回路４８、トランジスタＱ１０、データ出力端子ＵＤＯおよび抵抗分圧回路（Ｒ２４，Ｒ２５）を介して中位の集積回路４２のデータ入力端子ＵＤＩに送出される。
【０１３２】
中位の集積回路４２と最上位の集積回路４１においても同様に、下位から受け取ったクロックＣＬＫおよびデータＤＡＴＡを上位への出力端子から送出する。
【０１３３】
要するに、集積回路４３，４２，４１が備えるＤ型フリップフロップ５０によってシフトレジスタが構成されているのであり、コントローラ４４がクロックＣＬＫに同期したデータＤＡＴＡを最下位の集積回路４３に出力すれば、各データＤＡＴＡがシリアルに最上位の集積回路４１から取り出されることになる。なお、図９では、各集積回路に１つのフリップフロップを設ける場合を示すが、２以上設けることも当然可能であり、また複数設ける方が実際的である。
【０１３４】
このように、実施の形態６によれば、積み重ねる各集積回路に１以上のフリップフロップを設け、それぞれがクロックに従って時系列に動作するようにしているので、データをシリアルに伝送するシフトレジスタを電池電圧監視システム内に構成することができる。      
【０１３５】
これによって、コントローラは各集積回路に各種の指令を送り、各集積回路において監視する電池セル群の管理・制御を電池セル毎に個別に実行することができるようになる。
【産業上の利用可能性】
【０１３６】
以上のように、この発明にかかる電池電圧監視用集積回路は、守備範囲を超える多数の直列接続二次電池群の電圧を監視するために、必要数だけ直列に接続して積み重ねた関係で使用するのに有用である。
【０１３７】
また、この発明にかかる電池電圧監視システムは、多数の直列接続二次電池の電圧を監視するために、必要数だけ直列に接続して積み重ねた関係で使用する電池電圧監視用集積回路毎の検出結果を統合して出力することができ、また積み重ねた関係で使用する電池電圧監視用集積回路毎の管理・制御が行えるので、リチウムイオン二次電池の監視に適している。
【図面の簡単な説明】
【０１３８】
【図１】この発明の実施の形態１による電池電圧監視システムの構成を示す要部回路図である。
【図２】図１に示すレベルシフト回路の構成例を示す回路図である。
【図３−１】図１に示すコントローラの入力段の構成例（その１）を示す回路図である。
【図３−２】図１に示すコントローラの入力段の構成例（その２）を示す回路図である。
【図４】この発明の実施の形態２による電池電圧監視システムの構成を示す要部回路図である。
【図５】この発明の実施の形態３による電池電圧監視システムの構成を示す要部回路図である。
【図６】この発明の実施の形態４による電池電圧監視システムの構成を示す要部回路図である。
【図７】図６に示す下位の集積回路が備えるレベルシフト回路の構成例を示す回路図である。
【図８】この発明の実施の形態５による電池電圧監視システムの構成を示す要部回路図である。
【図９】この発明の実施の形態６による電池電圧監視システムの構成を示す要部回路図である。
【符号の説明】
【０１３９】
１，２，１０〜１２，１４〜１６，２１，２２，３０〜３２，４１〜４３  電池電圧監視用集積回路（集積回路）
３，２３，４４  制御回路（コントローラ）
４，２４，４７  基準電圧源（Ｖｒｅｆ）
５  電池電圧検出回路
６，２６，４６  基準電圧源（ＶＤＤ−Ｖｒｅｆ）
７  定電流回路
８，２５，２９，４８，４９  レベルシフト回路
１９  ＯＲ回路
５０  Ｄ型フリップフロップ
５１，５２  バッファ
Ｑ１〜Ｑ７，Ｑ１０，Ｑ１１  トランジスタ
Ｂ１〜Ｂ１２  電池セル（リチウムイオン二次電池）
【図１】
2006029895.tif 000003
【図２】
2006029895.tif 000004
【図３−１】
2006029895.tif 000005
【図３−２】
2006029895.tif 000006
【図４】
2006029895.tif 000007
【図５】
2006029895.tif 000008
【図６】
2006029895.tif 000009
【図７】
2006029895.tif 000010
【図８】
2006029895.tif 000011
【図９】
2006029895.tif 000012