(57)【要約】【課題】ＬＳＩマスク設計の配線層間の通過に伴うヴィアによる抵抗値の低減、およびマスク層数を削減する経路探索法とそのプログラムを記録した記録媒体を提供する。【解決手段】本発明の配線設計方法は、（ａ）既存の配線設計結果より任意の信号Ｎ１の配線経路を取り除く工程と、（ｂ）同Ｎ１を再配線するための経路探索において、同一配線層内と配線層間とを区分判別する工程と、（ｃ）同一配線層内の配線探索回数に比べて配線層間の配線探索回数を指定により差異を設ける工程と、（ｄ）前記工程により見出された経路を出力する工程を包含することを特徴とするレイアウト配線設計方法により上記目的を達成する。【選択図】図１
2006172143.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のレイアウト配線設計方法であって、（ａ）既存の配線設計結果より任意の信号Ｎ１の配線経路を取り除く工程と、（ｂ）同Ｎ１を再配線するための経路探索において、同一配線層内と配線層間とを区分判別する工程と、（ｃ）同一配線層内の配線探索回数に比べて配線層間の配線探索回数を指定によりずらす工程と、（ｄ）前記工程により見出された経路を出力する工程を包含することを特徴とするレイアウト配線設計方法。
【請求項２】
前記工程（ｃ）として、配線層間の検索位置ごとのカウンターＣＶを設け、配線層間の検索に先立ち、カウンターＣＶをカウントアップし、指定回数ＣＶ＿Ｓｐｅｃを超える値になるまで検索を続ける工程によって規定される前記請求項１に記載のレイアウト方法。
【請求項３】
コンピュータ読み取り可能な記録媒体であって、（ａ）既存の配線設計結果より任意の信号Ｎ１の配線経路を取り除く工程と、（ｂ）同Ｎ１を再配線するための経路探索において、同一配線層内と配線層間とを区分判別する工程と、（ｃ）同一配線層内の配線探索回数に比べて配線層間の配線探索回数を指定によりずらす工程と、（ｄ）前記工程により見出された経路を出力する工程を包含することを特徴とするレイアウト配線設計方法をコンピュータに実行させるプログラムが記録された記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体装置のレイアウト設計方法に関し、再配線により信号品質の改善およびコスト削減が容易な再配線方法、およびそのような再配線を実行するプログラムが記憶された媒体に関するものである。
【背景技術】
【０００２】近年プロセス製造技術は0．3μｍよりも微細なナノスケールに入り、さらに低電圧化も進んだため、従来の製造で十分な精度で見積もれた、あるいは無視することができた様々な物理現象に基づく効果が設計障害（Deep Sub- Micron Problem：ＤＳＭ問題）となってきている。【０００３】  特に、配線間に寄生する電荷容量、電子回路間の信号の干渉（クロストーク、ノイズ）、電圧降下問題、配線抵抗による信号遅延問題、歩留まり問題などが深刻かつ顕著となり、回路設計の最終工程であるレイアウト設計を完了させることが困難となっている。これらのうち、配線抵抗と歩留まり問題については、異なる金属層間を配線する「ヴィア」と呼ばれる結合部が特に問題となる。ヴィアの抵抗は台湾半導体製造メーカであるＴＳＭＣ社より公開されているの抵抗値は配線の単位長さあたりの抵抗の数百倍もの抵抗値をもつため、信号遅延の主要因となりうる。また、ヴィア製造ミスはそのまま信号切断となるため、歩留まり問題にも影響がある。【０００４】  従って修正には、よりヴィア数の少ない、あるいはマスク数の変更が少ない配線設計手法が望まれる。しかし、現在多くの企業で利用されている市販のレイアウト自動設計システム、たとえば米国Ｃａｄｅｎｃｅ社のシリコンアンサンブルなどにおいて、ヴィア数やマスクの変更数を制限した再設計手法が提供されていないという問題がある。近年の従来配線手法について図４を用いて説明する。従来配線の多くは、図４に示す迷路法に基づく配線手法が広く用いられている。配線設計の範囲（配線領域）をまず、図４（ａ）に示すような格子状（グリッド）Ｇに分割し、配線の始点Ｓと終点Ｔをグリッド上に配し、図４（ｂ）にあるように、始点側からトレースバックラベル１、２、・・・とグリッドにラベル付けを行っていく。【０００５】  ラベル付けを進めていき、ラベルＴが記されたグリッドまで到達すると、ラベルの番号を逆順にたどることにより配線経路Ｆを求めることができる。図５および図６は、これらを処理の流れで示した図である。ステップ１においてグリッド配線領域Ｒは、ＭＡＰとしてデータ管理される、また始点Ｐ０、終点ＰＥは、ＭＡＰ上に設定され、さらに注目する配線以外の配線経路は障害物としてグリッドＭＡＰにラベル付けされる。さらに、始点Ｐ０のみを要素として持つ経路検索候補リスト１、および空である候補リスト２を作成する。ステップ２では、候補リスト１から点Ｐを取り、候補リスト１からＰを削除する。ステップ３では、得られたＰの隣接グリッドを判定処理する。先ほどの図４で説明した迷路配線手法は、１層のみであるが、図５のステップ２の判定処理において、配線層間のＭＡＰを３次元で設定し、グリッドＭＡＰの隣接処理の対象に層間も加えることで多層配線への拡張ができる。【０００６】  図６は、隣接処理であるステップ３をさらに詳細に説明する処理の流れである。まず、ステップ３１では、注目する点ＰのグリッドＭＡＰで隣接するグリッド点をＰＮとして、すべての方向の隣接グリッドを処理対象としている。もし、隣接グリッド点が終点ＰＥであれば、ステップ３２において、本処理は図５に示すステップ４の終点ＰＥの処理へ戻り、ステップ４１の経路確定処理を行って全配線処理を完了する。もし、ステップ３２において、隣接点ＰＮが終点ＰＥでなければ、ＰＮがラベル設定可能かどうか、あるいは障害物がなく配線可能かどうかをステップ３３で判定して、もしラベル設定が可能であれば、ステップ３４においてトレースバックラベルをＰＮのグリッドＭＡＰに設定し、さらに同ＰＮ点を候補リスト２に追加する。【０００７】  以上をすべての隣接グリッドについて処理したかどうかをステップ３５で評価し、すべてを評価していれば図５のステップ４にある終点ＰＥの処理へ戻り、ステップ４による終点ＰＥが確認されるが、この場合には次のステップ５に進む。ステップ５では、候補リスト１に候補点Ｐがあるならば、再度、ステップ２へ戻って上記を繰り返す。もし、候補リスト１が空であれば、次にステップ６で候補リスト２を確認する。候補リスト２が空であれば、候補リスト１にあった点から新たにラベル付けする隣接グリッドが発見できなかったことになるため未配線として処理を終了する。もし、候補リスト２に点の要素があるならば、同要素を候補リスト１へ移動し、候補リスト２を空にするステップ７を行い、再び、上述のステップ２へもどって繰り返す。【０００８】  図７は、図５および６のアルゴリズムを用いて得られた配線の例である。なお、実用的な配線手法で用いられる配線結線率を高めるための工夫、すなわちＭ１を水平方向、Ｍ２を垂直方向として各層で隣接グリッドの検索に制限を加えた制約（ＨＶルール）を採用している。図７（ａ）は、ここでは始点をＡ、終点をＢとして示した全配線層を鳥瞰したものである。ｎ１が配線対象の信号、ｎ２、ｎ３は、配線対象外の信号配線を示す。Ｍ１、Ｍ２は配線層を示す。Ｍ１とＭ２との交点にある矩形は、配線間を結線するヴィアＶ１２である。【０００９】  図７（ｂ）、図７（ｃ）は、グリッドＭＡＰのラベルを図示したものである。バツのある矩形は、障害物を示す。また、黒矩形は得られた配線経路、黒丸は、Ｍ１からＭ２、あるいはＭ２からＭ１へのヴィアＶ１２である。図７（ｄ）は、同じ２層配線結果を斜め上から鳥瞰した図である。１層目Ｍ１、２層目Ｍ２およびヴィアＶ１２を通過して配線されていることがわかる。迷路配線法では、隣接するグリッドＭＡＰを順次検索するため、始点Ｐ０から終点ＰＥまで最短の経路で決戦することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】 しかしながら、上述した従来配線技術では、以下の問題がある。すなわち、図７（ｄ）に示すように、ヴィア１２と配線層Ｍ１、Ｍ２の隣接順番のみに依存して経路を決定するため、ヴィアを通過することによる抵抗値の増大を低減する経路を探索することができない。そのため、一部の再配線を行った場合においても、配線の抵抗値を改善することが困難である。さらに、ヴィア１２の数量は、既存の障害物なる他の配線経路に大きく依存するため、削減することも困難となる。
【課題を解決するための手段】
【００１１】そこで、本発明の配線設計方法では、 半導体装置のレイアウト配線設計方法であって、（ａ）既存の配線設計結果より任意の信号Ｎ１の配線経路を取り除く工程と、（ｂ）同Ｎ１を再配線するための経路探索において、同一配線層内と配線層間とを区分判別する工程と、（ｃ）同一配線層内の配線探索回数に比べて配線層間の配線探索回数を指定により差異を設ける工程と、（ｄ）前記工程により見出された経路を出力する工程を包含することを特徴とするレイアウト配線設計方法により上記目的を達成する。また、前記工程（ｃ）として、配線層間の検索位置ごとのカウンターＣＶを設け、配線層間の検索に先立ち、カウンターＣＶをカウントアップし、指定回数ＣＶ＿Ｓｐｅｃを超える値になるまで検索を続ける工程によって規定される前記請求項１に記載のレイアウト方法を包含することを特徴とするレイアウト配線設計方法により上記目的を達成する。【００１２】さらに、本発明のコンピュータ読み取り可能な記録媒体は、（ａ）既存の配線設計結果より任意の信号Ｎ１の配線経路を取り除く工程と、（ｂ）同Ｎ１を再配線するための経路探索において、同一配線層内と配線層間とを区分判別する工程と、（ｃ）同一配線層内の配線探索回数に比べて配線層間の配線探索回数を指定により差異を設ける工程と、（ｄ）前記工程により見出された経路を出力する工程を包含することを特徴とするレイアウト配線設計方法をコンピュータに実行させるプログラムが記録された記憶媒体により、上記目的を達成する。
【発明の効果】
【００１３】 本発明による半導体装置のレイアウト設計方法によれば、配線遅延改善のための配線設計変更があった場合に、ヴィア数を削減した抵抗のすくない配線を提供することができるので、半導体装置の品質改善が容易になる。さらに、ヴィア数の少ない配線を得ることは、配線層マスクの変更を最小限にするため、開発コストを削減することができる。また、ヴィア数の少ない配線を得ることは、歩留まりなどの製造品質を改善しより安価な半導体装置の提供が可能になる。また、本発明の配線手法を含むレイアウト設計方法およびレイアウト設計プログラムを記録した記録媒体により、上記の優位性を持つ半導体装置の提供が可能になる。
【発明を実施するための最良の形態】
【００１４】  以下、本発明の実施の形態を添付図面に従って説明する。本発明の配線手法の流れ図である図１では、従来技術流れ図である図５に比べて、検索候補点Ｐの隣接点の処理であるステップ３がステップ３Ａのヴィア制約判定処理と入れ替わっている。このステップ３Ａのヴィア制約判定処理は、配線層間の隣接を判定するステップ３１０、もし配線層間の隣接グリッド処理ならば相当するＶＣカウンターを増加させるステップ３１１、および同ＶＣカウンター値が、制約値ＶＣ＿Ｓｐｅｃより大きいかどうかを判定するステップ３１２、さらにステップ３１２を満たさない場合には候補点Ｐを再度、候補リスト２へ加える処理であるステップ３１３を行う。なお、本発明はこの実施の形態に何等限定されるものではなく、要旨を逸脱しない範囲においては種々なる形態で実施しえることは、いうまでもない。【００１５】  図１および図２は、本発明の配線方法における処理の流れで示した図である。図１のステップ１においてグリッド配線領域Ｒは、ＭＡＰとしてデータ管理される、また始点Ｐ０、終点ＰＥは、ＭＡＰ上に設定され、さらに注目する配線以外の配線経路は障害物としてグリッドＭＡＰにラベル付けされる。さらに、始点Ｐ０のみを要素として持つ経路検索候補リスト１、および空である候補リスト２を作成する。ステップ２では、候補リスト１から点Ｐを取り、候補リスト１からＰを削除する。ステップ３Ａでは、得られたＰの隣接グリッドについて配線層間で隣接するかどうかで判定処理が行われる。図２は、配線層間での隣接判定処理を含んだステップ３Ａをさらに詳細に説明する処理の流れである。【００１６】  まず、ステップ３１は、注目する点ＰのグリッドＭＡＰで隣接するグリッド点をＰＮとして、すべての方向の隣接グリッドを処理対象としている。次にステップ３１０により、選ばれた点ＰＮが、異なる配線層のグリッドＭＡＰの点であればステップ３１１の処理で、ＰとＰＮ間の検索回数をカウントするために用意されたＶＣカウンターの数値を１つ増加させる。さらに、ＰとＰＮ間のＶＣカウンター値が指定回数ＶＣ＿Ｓｐｅｃ以上であれば、終点判定のステップ３２を行う。また、ＶＣ＿Ｓｐｅｃ以下であればステップ３１３で候補点Ｐを候補リスト２へ追加して、別の隣接点を探す判定であるステップ３５を行う。【００１７】  この処理により、ヴィアを経由して他の配線層への検索を遅らせることができる。たとえば、ＶＣ＿Ｓｐｅｃ=４とすれば、Ｐから他の配線層の検索は、同一配線層内で４グリッド先まで検索した後となる。したがって、同一配線層内での経路発見の機会を増やすことができる。ＶＣ＿Ｓｐｅｃをより大きな数値にすることにより、ヴィア数を削減した配線経路を発見することが容易である。このようなステップ３１０、ステップ３１１、ステップ３１２およびステップ３１３の処理を加えたとしても、配線経路探索において異なる配線層への検索を禁止していないため、従来技術の配線手法に比べて検索範囲を限定していないので、配線確率は従来法と同じである。【００１８】  隣接点ＰＮがもし、同一配線層のグリッドＭＡＰ点であれば、ステップ３２でＰＮが終点ＰＥかどうかの判定を行い、もし終点であれば本処理は図１のステップ４の���点ＰＥの処理へ戻り、ステップ４１の経路確定処理を行って全配線処理を完了する。ここでステップ３２において、隣接点ＰＮが終点ＰＥでなければ、ＰＮがラベル設定可能かどうか、すなわち障害物がなく配線可能かどうかをステップ３３で判定して、もしラベル設定が可能であれば、ステップ３４においてトレースバックラベルをＰＮのグリッドＭＡＰに設定し、さらに同ＰＮ点を候補リスト２に追加する。【００１９】  以上をすべての隣接グリッドについて処理したかどうかをステップ３５で評価し、すべてを評価していれば図１のステップ４における終点ＰＥの処理へ戻り、ステップ４による終点ＰＥが確認されるが、この場合には次のステップ５に進む。ステップ５では、候補リスト１に候補点Ｐがあるならば、再度、ステップ２へ戻って上記を繰り返す。もし、候補リスト１が空であれば、次にステップ６で候補リスト２を確認する。候補リスト２が空であれば、候補リスト１にあった点から新たにラベル付けする隣接グリッドが発見できなかったことになるため未配線として処理を終了する。もし、候補リスト２に点の要素があるならば、同要素を候補リスト１へ移動し、候補リスト２を空にするステップ７を行い、再び、上述のステップ２へもどって繰り返す。【００２０】  図３は、図１および２のアルゴリズムを用いて得られた配線の例である。図３（ａ）は、ここでは始点をＡ、終点をＢとして示した全配線層を鳥瞰したものである。ｎ１が配線対象の信号、ｎ２、ｎ３は、配線対象外の信号配線を示す。Ｍ１、Ｍ２は配線層を示す。Ｍ１とＭ２との交点にある矩形は、配線間を結線するヴィアＶ１２である。図３（ｂ）、図３（ｃ）は、グリッドＭＡＰのラベルを図示したものである。バツのある矩形は、障害物を示す。また、黒矩形は得られた配線経路、黒丸は、Ｍ１からＭ２、あるいはＭ２からＭ１へのヴィアＶ１２である。図３（ｄ）は、同じ２層配線結果を斜め上から鳥瞰した図である。１層目Ｍ１、２層目Ｍ２およびヴィアＶ１２を通過して配線されていることがわかる。迷路配線法では、隣接するグリッドＭＡＰを順次検索するため、始点Ｐ０から終点ＰＥまで最短の経路で結線していないが、ヴィア経由よりも配線遅延が削減することができる。【００２１】  上述したように、本発明を用いると、従来全ての配線平面レイアウトを変更する必要があったのに対し、少なくとも１枚以上少ない配線平面レイアウトを変更するだけで、レイアウト変更に対応することが出来る。従って、マスクの製造に要する費用及び時間を削減することが出来る。
【産業上の利用可能性】
【００２２】  本発明による半導体装置のレイアウト設計方法を用いた設計システムによれば、仕様変更に伴い回路変更があった場合に、容易にレイアウトを変更することができるので、半導体装置の開発期間を短縮することができる。例えば、一旦レイアウト設計が終了した後の仕様変更に対して、迅速に対応することができる。また、仕様変更に伴うレイアウトの変更を、最小数の配線平面レイアウトの変更で対応することが可能となる。従って、マスクの製造にかかる時間と費用を削減することができる。さらに、レイアウトを変更する配線平面レイアウトを出来るだけ上層の配線平面レイアウト（半導体プロセスの後の方の工程で使用するマスクに対応）に限ることが可能となるので、製造プロセスの進展によっては、仕掛品を無駄にすることなく、製造時間および製造費用を削減することが可能となり、半導体製造メーカにおける利用可能性は高い。
【図面の簡単な説明】
【００２３】
【図１】本発明の配線処理を示す図である。
【図２】本発明の配線処理における配線層間の処理を示す図である。
【図３】本発明の配線処理の実施例を説明する図である。（ａ）本発明の配線処理の２層配線を重ね合わせた図（ｂ）本発明の配線処理における第１層配線用グリッドマップの図（ｃ）本発明の配線処理における第２層配線用グリッドマップの図（ｄ）本発明の配線処理における２層配線の立体図（ｅ）本発明の配線処理におけるヴィアカウンターＶＣの図
【図４】従来の１層迷路配線手法の処理を示す図である。
【図５】従来の迷路多層配線処理を示す図である。
【図６】従来の迷路多層配線の配線層間の処理を示す図である。
【図７】従来の配線処理の実施例を説明する図である。（ａ）従来の配線処理の２層配線を重ね合わせた図（ｂ）従来の配線処理における第１層配線用グリッドマップの図（ｃ）従来の配線処理における第２層配線用グリッドマップの図（ｄ）従来の配線処理の２層配線の立体図
【符号の説明】
【００２４】Ｍ１ 第１の配線層Ｍ２ 第２の配線層Ｖ１２  第１と第２の配線層間をつなぐヴィア層Ａ    配線修正対象の信号の始点Ｂ    配線修正対象の信号の終点Ｇ    配線グリッドＲ    配線領域Ｆ    配線経路ＶＣ  ヴィアカウンターＭＡＰ  グリッドマップｎ１  修正対象の信号配線ｎ２  修正対象外の信号配線ｎ３  修正対象外の信号配線
【図１】
2006172143.tif 000003
【図２】
2006172143.tif 000004
【図３】
2006172143.tif 000005
【図４】
2006172143.tif 000006
【図５】
2006172143.tif 000007
【図６】
2006172143.tif 000008
【図７】
2006172143.tif 000009