(57)【要約】【課題】  ５０μｍ以下のファインピッチ化を可能にするフリップチップ接続用パッドを備えた回路基板の製造方法を提供する。【解決手段】  配線の一部としてフリップチップ接続用パッドを備えた回路基板の製造方法において、上記配線上の、上記フリップチップ接続用パッドの形成予定位置をエッチングマスクで覆う工程、上記配線の、上記エッチングマスクで覆われていない露出部分をハーフエッチングして厚さを減少させる工程、および上記エッチングマスクを除去することにより、上記ハーフエッチングされた部分よりも厚いパッドを露出させる工程を含むことを特徴とする回路基板の製造方法。特に、上記配線の厚さ減少部分とこれより厚いパッド部分とが同じ幅であると、ファインピッチ化には最も有利である。【選択図】      図２
2006005158.tif 000002
【特許請求の範囲】
【請求項１】
配線の一部としてフリップチップ接続用パッドを備えた回路基板の製造方法において、
上記配線上の、上記フリップチップ接続用パッドの形成予定位置をエッチングマスクで覆う工程、
上記配線の、上記エッチングマスクで覆われていない露出部分をハーフエッチングして厚さを減少させる工程、および
上記エッチングマスクを除去することにより、上記ハーフエッチングされた部分よりも厚いパッドを露出させる工程
を含むことを特徴とする回路基板の製造方法。
【請求項２】
請求項１において、上記配線の厚さ減少部分とこれより厚いパッド部分とが同じ幅であることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の製造方法に関し、詳しくは、配線上にフリップチップ接続用パッドを備えた回路基板の製造方法に関する。
【背景技術】
【０００２】
回路基板上に半導体チップ等の電子部品を搭載した半導体パッケージにおいて、フリップチップ接続による搭載は、高速化、高密度化を実現するための有効な手段である。フリップチップ接続は、配線の一部を接続用パッドとして形成し、このパッド上に配設したはんだバンプと例えば半導体チップの電極端子とを接合することによって行なう。
【０００３】
従来、例えば特許文献１（特開２０００−７７４７１号公報）に示されているように、接続用パッド部は配線の他の部分（一般配線部）よりも広幅に形成していた。これは、はんだバンプをパッド上に集中的に形成するためである。
【０００４】
はんだバンプの形成は、パッド部を含む配線上にはんだ粉を散布し、加熱溶融させた後に冷却凝固させることにより行なう。溶融したはんだは自己の表面張力により下地上に盛り上がるが、一般配線部に比べて広幅のパッド部上には散布時のはんだ粉付着量が多いため一般配線部よりも大きく盛り上がりが形成される。そして、パッド上に大きく盛り上がった溶融はんだは、表面張力の作用で一般配線部の小さな盛り上がりを形成している溶融はんだを引き寄せる。その結果、広幅のパッド上に溶融はんだが集中し、これを冷却凝固させるとパッド上に厚いはんだバンプが形成され、一般配線部には薄いはんだ皮膜が残留するだけである。
【０００５】
近年、更に高速化、高密度化を進めるために、回路基板上の配線密度を高めるファインピッチ化が求められている。配線のファインピッチ化に伴い、配線に形成するフリップチップ接続用パッドも微細化が必要になる。ただし、パッド部は一般配線部より広幅に形成しなくてはならないために、ファインピッチ化に対応するために種々の提案がなされている。
【０００６】
特許文献１（特開２０００−７７４７１号公報）には、パッド幅を従来より狭くした代わりにパッド長さを大きくしてパッド面積を確保することが提案されている。
【０００７】
フリップチップ接続用パッド以外についても、ファインピッチ化への対応策が種々提案されている。例えば、特許文献２（特開平５−１９１０１９号公報）には、配線上に形成した粘着性樹脂パターンにはんだ粒子を選択的に付着させ、フラックス塗布し、加熱溶融させる方法が示されており、特許文献３（特開２００３−２５１４９４号公報）には、金属のイオン化傾向の差を利用して、イオン化し易いＳｎ粉末と有機酸Ｐｂ塩とを共存させて加熱するとＳｎの一部がＰｂと置き換わりＳｎ−Ｐｂはんだが形成する方法が示されている。
【０００８】
しかし、上記従来の方法では、１００μｍ程度までのファインピッチ化には対応できるが、１００μｍ以下、更には５０μｍ以下のファインピッチ化には対応できない。
【０００９】
特許文献１の方法を適用して、溶融はんだの表面張力を利用してパッドのみに集中的にはんだバンプを形成しようとすると、配線のパッドと他の部分との幅の差が１０μｍ以上必要である。
【００１０】
図１（１）に特許文献１のパッド形態を適用した回路基板の部分平面図を示す。基板１０上に形成された配線１２は、広幅のパッド１２Ｐと一般配線１２Ｌとで構成される。配線の両端はソルダーレジスト１４で保護されている。図１（２）は図１（１）の線Ｘ−Ｘでの断面図であり、パッド１２Ｐおよび一般配線１２Ｌを含めて配線１２は全体が一定の厚さＴである。この配線１２上に、前述のようにはんだ粉を散布して加熱溶解すると、図１（３）に示すようにパッド１２Ｐ上にはんだバンプＢが盛り上がって形成される。他の一般配線部分にもはんだ層Ｓ１は被覆されるがその厚さは図のように僅かでありバンプＢを構成するはんだ層Ｓ２に比べて無視できる。
【００１１】
図１の回路基板を配線ピッチ４０μｍで設計しようとすると（配線厚さＴは例えば１７μｍ）、パッド１２Ｐは幅Ａ＝２０μｍ、パッド１２Ｐの間隔Ｂ＝２０μｍ、一般配線１２Ｌの幅Ｃ＝１０μｍ（＝パッド幅Ａ−１０μｍ）となる。しかし、通常の回路基板上に安定して形成できる配線幅は２０μｍまでであり、配線幅１０μｍを安定して実現することは極めて困難である。
【００１２】
また、特許文献４（特開２００１−２８４４８１号公報）には、フリップチップ接続用パッド部を一般配線部より厚く形成する方法が記載されているが、サブトラクティブ法を用いており、銅張り基板の銅皮膜上に先ずパッドを形成し、その後、パッドを含めた配線形成予定部の銅皮膜にマスクした状態でエッチングにより配線を形成している。その際、マスク位置がパッドからずれるとパッドの一部が露出してエッチングされてしまい、所定形状・寸法のパッドが得られない。そのため、パッドとマスクとの位置合わせ精度の面からファインピッチ化には限界があり、１００μｍ以下、更には５０μｍ以下というファインピッチ化には適用できなかった。
【００１３】
また特許文献４の方法では、銅皮膜の厚さにパッドの厚さが加わるためパッド部が厚くなり、ファインピッチ化のために小さくしたパッド面積に対してパッド側面の面積が大きくなり、パッド側面へのはんだ回り込みが起きやすいことも、ファインピッチ化には不適当である。
【００１４】
【特許文献１】特開２０００−７７４７１号公報（特許請求の範囲）
【特許文献２】特開平５−１９１０１９号公報（特許請求の範囲）
【特許文献３】特開２００３−２５１４９４号公報（特許請求の範囲）
【特許文献４】特開２００１−２８４４８１号公報（特許請求の範囲）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、５０μｍ以下のファインピッチ化を可能にするフリップチップ接続用パッドを備えた回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記の目的を達成するために、本発明は、配線の一部としてフリップチップ接続用パッドを備えた回路基板の製造方法において、
上記配線上の、上記フリップチップ接続用パッドの形成予定位置をエッチングマスクで覆う工程、
上記配線の、上記エッチングマスクで覆われていない露出部分をハーフエッチングして厚さを減少させる工程、および
上記エッチングマスクを除去することにより、上記ハーフエッチングされた部分よりも厚いパッドを露出させる工程
を含むことを特徴とする回路基板の製造方法を提供する。
【００１７】
特に、上記配線の厚さ減少部分とこれより厚いパッド部分とが同じ幅であると、ファインピッチ化には最も有利である。
【発明の効果】
【００１８】
本発明においては、配線のパッド形成予定部をマスクして一般配線形成予定部をハーフエッチングするので、パッドが一般配線に対して相対的に厚く形成される。はんだ粉末を散布する前から既にパッドが一般配線より高いので、パッド上にはんだバンプを高く盛り上げて形成する必要はない。フリップチップ接続する半導体チップ等の電子部品の電極端子（金バンプ等）の接合に必要なだけの量のはんだがパッド上に配設されてはんだバンプを形成すればよい。
【００１９】
そのため、従来のようにパッド上にはんだを集中させる必要がなく、そのためにパッドを一般配線より広幅にする必要がないため、従来不可能であった１００μｍ以下、更には５０μｍ以下というファインピッチ化が可能になる。
【００２０】
また、配線を形成した後に、パッド形成予定部をマスクし、それ以外の一般配線形成予定部をハーフエッチングするセミアディティブ法を採用したので、マスク位置合わせの許容度が大きい。そのため、サブトラクティブ法を用いた従来法で先に形成したパッドを含めて配線形成予定部を後からマスクする際に発生した位置ずれの問題は、本発明では発生しない。
【００２１】
更に、上記サブトラクティブ法による従来法では、銅張り基板の銅皮膜上にパッドを形成したために、パッド面積に比べてパッド側面の面積が相対的に大きくなり、パッド側面への溶融はんだの回り込みが問題になった。これに対して、本発明ではパッド部以外の一般配線部をハーフエッチングして厚さ減少させることによりパッド部を相対的に厚くしており、パッド幅に対してパッド厚さを厚くしている上記従来法のような溶融はんだの回り込みの問題は生じない。
【発明を実施するための最良の形態】
【００２２】
図２（１）に本発明のパッド形態を適用した回路基板の部分平面図を示す。基板１００上に形成された配線１０２は、同一幅Ａのパッド１０２Ｐと一般配線１０２Ｌとで構成される。配線の両端はソルダーレジスト１０４で保護されている。図２（２）は図２（１）の線Ｘ−Ｘでの断面図であり、パッド１０２Ｐの厚さＴは一般配線１０２Ｌの厚さｔより大きい。例えば、パッド１０２Ｐは厚さＴ＝１７μｍ、一般配線１０２Ｌは厚さｔ＝１０μｍである。この配線１０２上に、前述のようにはんだ粉を散布して加熱溶解すると、図２（３）に示すように、パッド１０２Ｐ上および一般配線１０２Ｌ上にほぼ同様の厚さではんだ層Ｓ１、Ｓ２が形成される。その結果、元々大きい厚さＴを備えたパッド１０２Ｐ上に形成されたはんだ層Ｓ２は、一段低い一般配線部分１０２Ｌ上に形成されたはんだ層Ｓ１よりも高く盛り上がって、はんだバンプＢを形成する。
【００２３】
図２の回路基板を配線ピッチ４０μｍで設計すると、パッド１０２Ｐおよび一般配線１０２Ｌともに同一の幅Ａ＝２０μｍ、パッド１０２Ｐ間も一般配線１０２Ｌ間も同一の配線間隔Ｂ＝２０μｍとなる。配線幅Ａ＝２０μｍは十分に実現可能な大きさである。このように、本発明のパッド形態を適用することにより、配線ピッチ４０μｍのファインピッチ化が可能になる。
【実施例】
【００２４】
図３〜５を参照して、本発明により回路基板を作製する工程の一例を説明する。
【００２５】
先ず図３（１）に示すコア基材を用意する。コア基材２００は、両面に形成された一層目配線層２０２同士がスルーホール２０４で接続されており、両面の一層目配線層２０２全体がビルドアップ樹脂層２０６で被覆されている。
【００２６】
次に図３（２）に示すように、両面のビルドアップ樹脂層２０６の所定箇所にレーザ加工によりビア穴２０８を開口する。
【００２７】
次に図３（３）に示すように、両面のビルドアップ樹脂層２０６上およびビア穴２０８内に無電解銅めっき層２１０を形成する。
【００２８】
次に図３（４）に示すように、両面の無電解銅めっき層２１０上にドライフィルムレジスト２１２を貼り付ける。
【００２９】
次に図３（５）に示すように、露光・現像によりドライフィルムレジスト層２１２をパターニングして、二層目の配線層を画定する開口２１４を形成する。
【００３０】
次に図４（１）に示すように、無電解銅めっき層２１０を給電層として電解銅めっきを行ない、ドライフィルムレジスト２１２の開口２１４内に二層目配線層２１６を形成する。
【００３１】
次に図４（２）に示すように、両面に更にドライフィルムレジスト２１８を貼り付ける。
【００３２】
次に図４（３）に示すように、露光・現像によりドライフィルムレジスト層２１８をパターニングして、二層目配線層２１６のフリップチップ接続用パッド形成予定部位の両側にハーフエッチング対象領域を露出する開口２２０を形成する。
【００３３】
次に図４（４）に示すように、開口２２０内に露出した二層目配線層２１６をハーフエッチングする。これにより、二層目配線層２１６の所定部位に、元の厚さのままのフリップチップ接続用パッド２１６Ｐとその両側の厚さ減少した一般配線２１６Ｌとが形成される。
【００３４】
次に図５（１）に示すように、二層分のドライフィルムレジスト２１２と２１８を剥離する。これにより、両面全体を覆う薄い無電解銅めっき層２１０と、その上に電解銅めっきにより形成された二層目配線層２１６が露出する。この段階では二層目配線層２１６の各部位は、無電解銅めっき層２１０により電気的に接続された状態である。
【００３５】
最後に図５（２）に示すように、フラッシュエッチングを行ない、二層目配線層２１６の各部位間を接続している薄い無電解銅めっき層２１０を除去し、所定パターンの二層目配線層２１６を完成させる。二層目配線層２１６の一部（図示の例では上面左端の部分）にフリップチップ接続用パッド２１６Ｐが形成されている。パッド２１の両側にある一般配線２１６Ｌはハーフエッチングにより厚さ減少しているが、所定の電流を十分に許容できる断面積を持たせてある。
【産業上の利用可能性】
【００３６】
本発明によれば、５０μｍ以下のファインピッチ化を可能にするフリップチップ接続用パッドを備えた回路基板の製造方法が提供される。
【図面の簡単な説明】
【００３７】
【図１】図１は、従来法による広幅のフリップチップ接続用パッドを形成した回路基板を示す（１）平面図、（２）断面図および（３）パッド上にはんだバンプ形成後の断面図である。
【図２】図２は、本発明法による厚いフリップチップ接続用パッドを形成した回路基板を示す（１）平面図、（２）断面図および（３）パッド上にはんだバンプ形成後の断面図である。
【図３】図３（１）〜（５）は、本発明によりフリップチップ接続用パッドを形成する回路基板製造工程を示す断面図である。
【図４】図４（１）〜（４）は、図３（５）の工程に続く本発明の回路基板製造工程を示すの断面図である。
【図５】図５（１）〜（２）は、図４（４）の工程に続く本発明の回路基板製造工程を示す断面図である。
【符号の説明】
【００３８】
１００    基板
１０２    配線
１０２Ｐ    配線１０２のパッド部分
１０２Ｌ    配線１０２の一般配線部分
２００    コア基材
２０２    一層目配線層
２０４    スルーホール
２０６    ビルドアップ樹脂層
２０８    ビア穴
２１０    無電解銅めっき層
２１２    ドライフィルムレジスト
２１４    二層目の配線層を画定する開口
２１６    二層目配線層
２１６Ｐ    元の厚さのままのフリップチップ接続用パッド
２１６Ｌ    厚さ減少した一般配線
２１８    ドライフィルムレジスト
２２０    ハーフエッチング対象領域を露出する開口
【図１】
2006005158.tif 000003
【図２】
2006005158.tif 000004
【図３】
2006005158.tif 000005
【図４】
2006005158.tif 000006
【図５】
2006005158.tif 000007