(57)【要約】【課題】ＡｌパッドとＡｕスタッドバンプおよびＡｕスタッドバンプと端子電極との密着強度を高くし、耐温度サイクル性を向上させた高信頼性の超小型電力変換装置を提供する。【解決手段】半導体チップ１１のＡｌパッド１２上に形成されるＵＢＭ膜１３の最上層を０．１μｍ以上のＡｕ膜１３ｂで形成し、このＵＢＭ膜１３上にＡｕスタッドバンプ１４を形成し、フェライト基板２の端子電極５の最上層を０．１μｍ以上のＡｕ膜５ｄで形成し、Ａｕ膜１３ｂとＡｕスタッドバンプ１４を超音波接合で固着する。【選択図】        図１
2006114792.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成したパッドと、パッド上に形成したＵＢＭ膜（アンダーバンプメタル膜）と、該ＵＢＭ膜上に形成したスタッドパンプと、薄膜磁気誘導素子の磁性絶縁基板の両面に形成された端子電極とを有し、前記スタッドバンプと前記磁性絶縁基板の一方の主面に形成された端子電極とが固着され、前記ＵＢＭ膜の最上層がＡｕ膜で形成され、前記スタッドバンプがＡｕで形成される超小型電力変換装置であって、
前記ＵＢＭ膜の最上層のＡｕ膜の膜厚が、０．１μｍ以上であることを特徴とする超小型電力変換装置。
【請求項２】
前記半導体チップと前記磁性絶縁基板の間が、アンダーフィル樹脂で充填されていることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項３】
前記磁性絶縁基板が、フェライト基板であることを特徴とする請求項１または２に記載の超小型電力変換装置。
【請求項４】
前記端子電極の最上層が、０．１μｍ以上の厚さのＡｕ膜で形成されることを特徴とする請求項１〜３のいずれか一項に記載の超小型電力変換装置。
【請求項５】
前記ＵＢＭ膜と前記端子電極の最上層が、共に１μｍ以上の厚さのＡｕ膜で形成されることを特徴とする請求項１または４に記載の超小型電力変換装置。
【請求項６】
前記端子電極と固着した後の前記スタッドバンプの高さが、１０μｍ以上で、５０μｍ以下であることを特徴とする請求項１または２に記載の超小型電力変換装置。
【請求項７】
前記磁性絶縁基板の他方の主面に形成された端子電極とプリント基板の導電膜とが鉛フリー半田で固着されることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項８】
半導体チップと、薄膜磁気誘導素子と、積層セラミックコンデンサアレイと、プリント基板とを有する超小型電力変換装置において、
前記半導体チップにパッドを形成し、該パッド上にＵＢＭ膜を形成し、該ＵＢＭ膜上にスタッドパンプを形成し、前記薄膜磁気誘導素子の磁性絶縁基板の両面に形成された第１端子電極の一方の面と前記スタッドバンプが固着し、前記第１端子電極の他方の面と前記セラミックコンデンサアレイの両面に形成された第２端子電極の一方の面が固着し、該第２端子電極の他方の面と前記プリント基板に形成された導電膜が固着して形成される超小型電力変換装置であって、
前記ＵＢＭ膜の最上層が０．１μｍ以上の膜厚のＡｕ膜で形成され、前記第１端子電極の両面の最上層が０．１μｍ以上の膜厚のＡｕ膜で形成され、前記スタッドバンプと前記第１端子電極の一方の面が固着され、前記第１端子電極の他方の面と前記第２端子電極の一方の面とが鉛フリー半田で固着され、前記プリント基板に形成した前記導電膜と前記第２端子電極の他方の面が鉛フリー半田で固着されることを特徴とする超小型電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップなどの能動素子と、薄膜磁気誘導素子などの受動素子を積層して接合して形成される超小型電力変換装置に関する。
【背景技術】
【０００２】
ＦＲ（Ｆｉｂｅｒｇｌａｓｓ  Ｒｅｉｎｆｏｒｃｅｄ）−４のグレードのプリント基板上に、スイッチング用パワーＭＯＳＦＥＴ、制御用ＩＣ、チョークコイルおよびコンデンサなど個別部品をそれぞれ平面的に実装したＤＣ−ＤＣコンバータなどのオンボード電源が、最近、携帯機器用電源として多用されている（例えば、非特許文献１など）。
しかし、このオンボード電源は、前記したように、個別部品を平面的に実装するために、実装面積が大きく、単位体積当たりの電源の出力値が減少し、携帯機器のような高密度、小体積および軽量の実装には必ずしも適さない。
そのため、ＤＣ−ＤＣコンバータなどの超小型電力変換装置において、半導体チップなどの能動素子や磁気誘導素子（コイル）、コンデンサなどの受動素子などの個別部品を積層する方法が開示されている（例えば、特許文献１など）。
【０００３】
この積層する方法では、フェライト基板にコイルを形成し、このフェライト基板の周囲の表面と裏面に端子電極を形成し、これらの端子電極が接続導体で接続した受動素子である薄膜磁気誘導素子の表面側の端子電極に、能動素子である半導体チップをスタッドバンプで接続し、裏面側の端子電極に受動素子である積層セラミックコンデンサアレイを接続して超小型電力変換装置を構成している。このように、半導体チップである能動素子と、薄膜磁気誘導素子である受動素子を固着するスタッドバンプは、半導体チップに形成したＡｌパッド上に、Ａｕワイヤを高温で超音波接合し、このＡｕワイヤを所定の長さに切断して形成される。
【非特許文献１】鈴木正太郎、「急成長中  オンボード電源」、トランジスタ技術  ＱＣ出版社、平成１４年２月１日、第３９巻、第２号、ｐｐ１４４−１４８
【特許文献１】特開２００４−７２８１５号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、Ａｌパッド上にＡｕスタッドバンプを形成し、このＡｕスタットバンプを介して半導体チップとフェライト基板の表面側の端子電極とを高温で超音波接合すると、ＡｕとＡｌの合金が形成され、温度サイクルなどのストレスでパープルプレーグ発生して、ＡｌパッドとＡｕスタッドバンプの間に剥離が生じて、ＡｌパッドとＡｕスタッドバンプの密着性が著しく低下する。
この発明の目的は、前記の課題を解決して、ＡｌパッドとＡｕスタットバンプとの密着強度を高くし、耐温度サイクル性を向上させた高信頼性の超小型電力変換装置を提供することにある。
【課題を解決するための手段】
【０００５】
前記の目的を達成するために、半導体チップに形成したパッドと、パッド上に形成したＵＢＭ膜（アンダーバンプメタル膜）と、該ＵＢＭ膜上に形成したスタッドパンプと、薄膜磁気誘導素子の磁性絶縁基板の両面に形成された端子電極とを有し、前記スタッドバンプと前記磁性絶縁基板の一方の主面に形成された端子電極とが固着され、前記ＵＢＭ膜の最上層がＡｕ膜で形成され、前記スタッドバンプがＡｕで形成される超小型電力変換装置であって、前記ＵＢＭ膜の最上層のＡｕ膜の膜厚を０．１μｍ以上とする構成にする。
また、前記半導体チップと前記磁性絶縁基板の間が、アンダーフィル樹脂で充填されているとよい。
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、前記端子電極の最上層が、０．１μｍ以上の厚さのＡｕ膜で形成されるとよい。  
【０００６】
また、前記ＵＢＭ膜と前記端子電極の最上層が、共に１μｍ以上の厚さのＡｕ膜で形成されるとよい。
また、前記端子電極と固着した後の前記スタッドバンプの高さが、１０μｍ以上で、５０μｍ以下であるとよい。
また、前記磁性絶縁基板の他方の主面に形成された端子電極とプリント基板の導電膜とが鉛フリー半田で固着されるとよい。
また、半導体チップと、薄膜磁気誘導素子と、積層セラミックコンデンサアレイと、プリント基板とを有する超小型電力変換装置において、
前記半導体チップにパッドを形成し、該パッド上にＵＢＭ膜を形成し、該ＵＢＭ膜上にスタッドパンプを形成し、前記薄膜磁気誘導素子の磁性絶縁基板の両面に形成された第１端子電極の一方の面と前記スタッドバンプが固着し、前記第１端子電極の他方の面と前記セラミックコンデンサアレイの両面に形成された第２端子電極の一方の面が固着し、該第２端子電極の他方の面と前記プリント基板に形成された導電膜が固着して形成される超小型電力変換装置であって、前記ＵＢＭ膜の最上層が０．１μｍ以上の膜厚のＡｕ膜で形成され、前記第１端子電極の両面の最上層が０．１μｍ以上の膜厚のＡｕ膜で形成され、前記スタッドバンプと前記第１端子電極の一方の面が固着され、前記第１端子電極の他方の面と前記第２端子電極の一方の面とが鉛フリー半田で固着され、前記プリント基板に形成した前記導電膜と前記第２端子電極の他方の面が鉛フリー半田で固着される構成とする。
【発明の効果】
【０００７】
この発明によれば、半導体チップに形成したＡｌパッド上にＵＢＭ膜（アンダーバンプメタル膜）を形成し、このＵＢＭ膜の最上層を０．１μｍ以上の厚さのＡｕ層とし、その上にＡｕスタッドバンプを形成することで、ＵＢＭ膜とＡｕスタッドバンプとの密着性を強化し、また、フェライト基板に形成した端子電極の最上層を０．１μｍ以上のＡｕ膜とすることで、端子電極とＡｕスタッドバンプとの密着性を強化し、耐温度サイクル性を向上させ、高信頼性の超小型電力変換装置とすることができる。
また、フェライト基板に形成した端子電極を２μｍ以上の厚さのＳｎ系膜とすることで、この端子電極と、プリント基板に形成した導電膜や積層セラミックコンデンサアレイに形成した端子電極（２μｍ以上の厚さのＳｎ系膜）とを鉛フリー半田で固着することができる。このように、鉛フリー半田とすることで環境汚染を防止することができる。
【発明を実施するための最良の形態】
【０００８】
発明を実施するための最良の形態を以下の実施例で説明する。
【実施例１】
【０００９】
図１は、この発明の第１実施例の超小型電力変換装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部の拡大図、同図（ｄ）は同図（ｂ）のＢ部の拡大図である。この超小型電力変換装置は半導体チップ１１と薄膜磁気誘導素子１とプリント基板２１をそれぞれ積層して固着した場合の要部構成図であり、同図（ａ）の要部平面図では半導体チップ１１は点線で示した。
尚、以下の説明において、Ａｌはアルミニウム、Ａｕは金、Ｓｉはシリコン、Ｃｕは銅、Ｎｉはニッケル、Ｔｉはチタン、Ｐｄはパラジウム、Ｗはタングステン、Ｃｒはクロム、Ｇｅはゲルマニウム、Ｓｎは錫およびＡｇは銀を示す。
半導体チップ１１は、電源用ＩＣ（ＩＣ：集積回路）と、チップの外周部に形成されたＡｌパッド１２と、Ａｌパッド１２上に形成されたＵＢＭ膜１３と、ＵＢＭ膜１３上に形成されたＡｕスタッドバンプ１４を有している。Ａｌパッド１２はＡｌ膜またはＳｉやＣｕを微量に混入したＡｌ膜で形成される。尚、本図のＡｌパッド１２は模式的に表したものであり、実際のＡｌパッドは、半導体チップ１１に形成されたＡｌ膜上を被覆している図示しない保護膜を開口した箇所（Ａｌ膜が露出した箇所）である。本図ではこの開口した箇所のＡｌ膜のみをＡｌパッド１２として示した。
【００１０】
また、Ａｕスタッドバンプ１４の下層膜であるＵＢＭ膜１３は、Ａｌパッド１２上に形成された積層膜であり、Ａｌパッド１２側から最上層に向かって、Ｎｉ／Ａｕ、Ｔｉ／Ｐｄ／Ａｕ、Ｔｉ−Ｗ／Ａｕ、Ｃｒ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／ＡｕまたはＴｉ／Ｃｕ／Ａｕなどの積層膜である。これらの積層膜は、無電解メッキ膜析出法、電解メッキ膜析出法、スパッタ膜積層法または蒸着膜積層法で形成される。本実施例では同図（ｃ）で示すようにＴｉ−Ｗ膜１３ａにＡｕ膜１３ｂを形成したＵＢＭ膜１３である。
特に、ＵＢＭ膜１３とＡｕスタッドバンプ１４との密着性を強化するために、最上層のＡｕ膜１３ｂを電解メッキ法で形成し、その膜厚を０．１μｍ以上とする。この膜厚を厚くする程、Ａｕスタッドバンプ１４との密着性が強化される。
また、ＵＢＭ膜１３を介在させることで、Ａｌパッド１２のＡｌとＡｕスタッドバンプ１４のＡｕが合金されることを回避し、温度サイクルなどでパープルプレーグが発生するのを防止することができる。
【００１１】
薄膜磁気誘導素子１は、磁性絶縁基板であるフェライト基板２と、フェライト基板２に形成した接続導体４を含む薄膜コイル導体３と、半導体チップ１１やプリント基板２１などの外部部品と接続する端子電極５で構成され、端子電極５はフェライト基板２の外周部の表側（図では上側）と裏側（図では下側）に形成され互いがフェライト基板２に開けた貫通孔に形成された接続導体６で接続されている。薄膜コイル導体３は図１ではフェライト基板２に開けた貫通孔を介してソレノイド状をしているが、図示しないフェライト基板２の表面に形成した貫通孔のない渦巻き状としても構わない。また、図１では、表側と裏側の端子電極５は貫通孔を介して接続導体６で電気的に接続しているが、この接続導体６をフェライト基板２の側面に露出させても構わない。
前記の端子電極５は、シード層（下地層）の０．３μｍ厚のＣｒ膜５ａと０．６μｍ厚のＣｕ膜５ｂと３μｍ厚のＮｉ膜５ｃの上に最上層である０．１μｍ以上の膜厚のＡｕ膜５ｄをそれぞれ積層して形成される。しかし、この最上層のＡｕ膜５ｄの膜厚は、端子電極５とＡｕスタットバンプ１４との密着性を向上させるためには厚い方が好ましく、１μｍ以上とするとよい。
【００１２】
また、この端子電極５は、２μｍ以上のＳｎ膜もしくは３％Ａｇまたは０．５％Ｃｕ入りのＳｎ膜、または微量のＳｉ、Ｇｅ入りＳｎ膜などのＳｎ系膜で形成した場合も、Ａｕスタットバンプ１４との超音波接合で密着性は良好である。また、前記のＣｒ／Ｃｕ／Ｎｉ／Ａｕの積層膜と同様にＳｎ系膜の場合でも、端子電極５とプリント基板２１のパターン化された導電膜２２（Ｃｕ膜）とを洗浄フリー（無洗浄タイプフラック）で鉛フリー半田で固着できる。
また、プリント基板２１には図示しない超小型電力変換装置を構成するコンデンサなどの受動素子が固着されている。
超小型電力変換装置は、前記のプリント基板２１の導電膜２２とフェライト基板２の裏側の端子電極５を鉛フリーの半田で、洗浄フリーで固着した後、フェライト基板２の表側に形成された端子電極５と半導体チップ１１に形成されたＡｕスタットバンプ１４とを超音波接合で固着して形成される。
【００１３】
前記の半導体チップ１１のＡｕスタッドバンプ１４とフェライト基板２の端子電極５を超音波接合した後、半導体チップ１１とフェライト基板２の隙間にはアンダーフィル樹脂１６が充填され固化される。このアンダーフィル樹脂１６は半導体チップ１１とフェライト基板２を密着させる働きが有り、特に、アンダーフィル樹脂１６のフィレット（端部が富士山のすそ野のような曲線をしている形状）を良好な状態にすることが密着性を強化する上で重要である。良好なフィレットを確保するために、半導体チップ１１の寸法をフェライト基板２の寸法より０．２ｍｍ〜０．７ｍｍ程度（図中のＫの値）小さくし、好ましくは０．５ｍｍ程度小さくする。
また、アンダーフィル樹脂１６が十分充填できるように、Ａｕスタッドバンプ１４の高さは端子電極５とＡｕスタッドバンプ１４とを超音波接合する前で２０μｍ〜１００μｍとし、好ましくは８０μｍ程度とする。超音波接合後のＡｕスタッドバンプの高さＮは１０μｍ〜５０μｍ程度となり、好ましい高さは４０μｍ程度である。
【００１４】
尚、図中の符号で１５は、半導体チップ１１に形成された制御用ＩＣなどの配線であり、２３はプリント基板に形成された各種個別部品を接続する配線である。
つぎに、図１の超小型電力変換装置の製造方法について具体的に説明する。
図２〜図６は、図１の超小型電力変換装置の製造方法を示す図であり、工程順に示した要部製造工程断面図である。
フェライト基板２の表側と裏側に貫通孔を介して接続導体６で接続する複数の薄膜コイル導体３と複数の端子電極５を同時に形成したものを用意する。この薄膜コイル導体３と端子電極５は、図１（ｃ）に示したように、シード層として０．３μｍ厚のＣｒ膜５ａと０．６μｍ厚のＣｕ膜５ｂと３μｍ厚のＮｉ膜５ｃを形成し、このシード層上に最上層として０．１μｍ以上厚のＡｕ膜５ｄを積層して形成する。
【００１５】
前記のＡｕ膜５ｄの厚みはＡｕスタッドバンプと端子電極との固着を強固なものにするためには、厚い程よく１μｍ以上が望ましい。また、前記したように、端子電極５は２μｍ以上厚のＳｎあるいはＳｎに３％Ａｇまたは０．５％Ｃｕ入りの膜またはＳｎに微量のＳｉ、Ｇｅなどが入ったＳｎ系膜を形成してもよい（図２）。尚、図７に図２の要部平面図を示し、同図（ａ）は表側、同図（ｂ）は裏側である。
制御用ＩＣなどが形成された半導体基板の端部の表面にＡｌパッド１２を形成した半導体チップ１１を用意する。Ａｌパッド１２はＡｌ膜もしくは微量のＳｉやＣｕ入りのＡｌ膜で形成する。このＡｌパッド１２上にＵＢＭ膜１３を形成する。ＵＢＭ膜１３は、前記したように、Ａｌパッド側から最上層に向かって、Ｎｉ／Ａｕ、Ｔｉ／Ｐｄ／Ａｕ、Ｔｉ−Ｗ／Ａｕ、Ｃｒ／Ｎｉ／Ａｕ、Ｔｉ／Ｎｉ／ＡｕおよびＴｉ／Ｃｕ／Ａｕなどの積層膜（ここでは６種類の積層膜を記したが、図３のＣ部の拡大図である図８示すように、ここではＴｉ−Ｗ膜１３ａにＡｕ膜１３ｂを積層したＵＢＭ膜を使用した）であり、無電解メッキ膜析出法、電解メッキ膜析出法、スパッタ膜積層法または蒸着膜積層法を用いて形成する。
【００１６】
また、最上層のＡｕ膜１３ｂは電解メッキ膜析出法を用い、ＵＢＭ膜１３とＡｕスタッドバンプ１４ａとの密着性を強化するために、その厚さを０．１μｍ以上に形成する。このＵＢＭ膜１３を形成した後で、このＵＢＭ膜１３上にＡｕスタッドバンプ１４ａを形成する。Ａｕスタッドバンプ１４ａは、純度を９９．９９％か、１％Ｐｄ入りの直径２５μｍ〜３０μｍのＡｕワイヤを超音波接合でＵＢＭ膜１３の最上層のＡｕ膜１３ｂと固着した後、２０μｍ〜８０μｍの高さＭ（好ましくは５０μｍ程度がよい）にＡｕワイヤを切断して形成する。（図３）。
つぎに、図３の半導体チップ１１の表側と裏側を引っ繰り返し（フリップチップという）て、半導体チップ１１のＡｕスタッドバンプ１４ａとフェライト基板２の端子電極５を超音波接合する。超音波接合後のＡｕスタッドバンプ１４の高さＮは１０μｍ〜５０μｍ（好ましくは４０μｍ程度）である。この超音波接合は、フェライト基板２を図示しないフリップチップボンダーの移動ステージに固定して、半導体チップ１１を超音波ヘッダーに吸着して、フェライト基板２を移動させて、半導体チップ１１をフェライト基板２の所定の位置に位置を合わせした後、Ａｕスタッドバンプ１４と端子電極５を３０℃〜２００℃に加熱し、１個当たりのＡｕスタッドバンプ１４にかかる加圧力を５０ｇ（０．０５×９．８Ｎ）〜１５０ｇ（０．１５×９．８Ｎ）として行う。前記の位置合わせは、後述するように半導体チップ１１間の距離Ｗを（０．４ｍｍ＋切り代）〜（１．４ｍｍ＋切り代）の大きさ（好ましくは１．０ｍｍ＋切り代）になるようにする。続いて、フェライト基板２に全ての半導体チップ１１を固着した後、１列おきに一文字に予め５０℃〜８０℃に加熱してあるフェライト基板２の保持盤上でフェライト基板２にアンダーフィル樹脂１６を図示しない微小ノズルから適量に滴下し（図中の１６ａ）、半導体チップ１１とフェライト基板２の微小ギャップに注入し、その後で９０〜１８０℃、１時間〜４時間程度、加熱炉中で加熱してアンダーフィル樹脂１６を硬化させる。尚、半導体チップ１１間を前記した距離Ｗ（チップ間隔）とすることで、半導体チップの寸法はフェライト基板を切断した後のフェライト基板の寸法より０．２ｍｍ〜０．７ｍｍ（好ましくは０．５ｍｍ程度：図６のＫの値）小さくすることができる。このように半導体チップの寸法をフェライト基板の寸法より小さくすることで、アンダーフィル樹脂１６が半導体チップ１１とフェライト基板２の隙間に注入し易くなり、フェライト基板１１を切断した後のアンダーフィル樹脂１６のフィレットを良好に確保できて、半導体チップ１１とフェライト基板２の密着強度を高めることができる（図４）。
【００１７】
つぎに、フェライト基板２をダイシングソー（切り代は１００μｍ程度）で切断線１７に沿って切断して、薄膜コイル導体３と端子電極５が形成されたフェライト基板２（薄膜磁気誘導素子となる）と半導体チップ１１が固着した超小型電力変換装置の一部が完成する（図５）。
つぎに、フェライト基板２の裏側の端子電極５と、図示しないコンデンサなどの電子部品が固着したプリント基板２１の導電膜２２とを洗浄フリー（無洗浄タイプフラックス）で鉛フリー半田で固着して超小型電力変換装置が完成する。尚、フェライト基板２とプリント基板２１の隙間にアンダーフィル樹脂を注入した後、１５０℃、６０分加熱してアンダーフィル樹脂を十分硬化させてもよい（図６）。
前記したように、半導体チップ１１に形成したＡｌパッド１２上にＵＢＭ膜１３を形成し、このＵＢＭ膜１３の最上層を０．１μｍ以上（好ましくは１μｍ以上）の厚さのＡｕ膜１３ｂとし、その上にＡｕスタッドバンプ１４を形成することで、ＵＢＭ膜１３とＡｕスタッドバンプ１４との密着性を強化し、また、フェライト基板２に形成した端子電極５の最上層を０．１μｍ以上（好ましくは１μｍ以上）のＡｕ膜５ｄとすることで、端子電極５とＡｕスタッドバンプ１４との密着性を強化し、耐温度サイクル性を向上させ、高信頼性の超小型電力変換装置とすることができる。
【００１８】
また、フェライト基板２に形成した端子電極５を２μｍ以上の厚さのＳｎ系膜とすることで、この端子電極５と、プリント基板２１に形成した導電膜２２を洗浄フリーで鉛フリー半田で固着することができる。このように、洗浄フリーで鉛フリー半田で固着することで環境汚染を防止することができる。
【実施例２】
【００１９】
図９は、この発明の第２実施例の超小型電力変換装置の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＤ部拡大図、同図（ｃ）は同図（ａ）のＥ部拡大図である。この超小型電力変換装置は半導体チップ１１と薄膜磁気誘導素子１と積層セラミックコンデンサアレイ２１とプリント基板３１をそれぞれ積層して固着した場合の要部構成図である。尚、この超小型電力変換装置の要部平面図は図１（ａ）と同じである。
図１との違いは、フェライト基板２の裏側に積層セラミックコンデンサアレイ３１を固着し、この積層セラミックコンデンサアレイ３１の裏側（図では下側）をプリント基板２１に固着した点である。
積層セラミックコンデンサアレイ３１の表側と裏側に、フェライト基板２に形成した端子電極５と同様の製造方法で端子電極３２を形成する。積層セラミックコンデンサアレイ３１の表側と裏側の複数の端子電極３２は、積層セラミックコンデンサアレイ３１の端部のセラミックに開けた貫通孔に形成した接続導体３３で接続する。この積層セラミックコンデンサアレイ３１の電極は端子電極３２と電気的に接続する。また、この端子電極３２は積層セラミックコンデンサアレイの側面に露出して形成しても構わない。
【００２０】
半導体チップ１１とフェライト基板２を第１実施例と同様にＡｕスタッドバンプ１４を介して固着し、フェライト基板２と積層セラミックコンデンサアレイ３１は互いの端子電極５、３２を洗浄フリーで鉛フリー半田で固着する。また、積層セラミックコンデンサアレイ３１の裏側の端子電極３２とプリント基板２１の導電膜２２を洗浄フリーで鉛フリー半田で固着する。このように、洗浄フリーで鉛フリー半田で固着することで環境汚染を防止することができる。
半導体チップ１１とフェライト基板２と積層セラミックコンデンサアレイ３２の各隙間にはアンダーフィル樹脂１６が充填される。積層セラミックコンデンサアレイ３１とプリント基板２１との間にアンダーフィル樹脂１６を充填しても構わない。
また、半導体チップ１１と積層セラミックコンデンサアレー３１の寸法をフェライト基板２の寸法よりそれぞれ０．２ｍｍ〜０．７ｍｍ（好ましくは０．５ｍｍ程度）を小さくすることで、アンダーフィル樹脂１６を注入し易いようにし、アンダーフィル樹脂１６のフィレットを良好にして密着強度を高めることができる。
【００２１】
図１０は、端子電極とＡｕスタッドバンプの接合部の耐温度サイクル性を実験した結果を示す図である。
試料は本発明品を含み４種類で行った。Ｎｏ．１はＵＢＭ膜あり、アンダーフィル樹脂あり（本発明品１）、Ｎｏ．２はＵＢＭ膜なし、アンダーフィル樹脂あり（従来品）、Ｎｏ．３はＵＢＭ膜あり、アンダーフィル膜なし（比較品）である。Ａｌパッドはすべての試料でＡｌ膜が形成され、Ａｕスタッドバンプは半導体チップとフェライト基板を固着した後の高さが４０μｍであり、ＵＢＭ膜（Ｔｉ−Ｗ／Ａｕの積層膜）の最上層は０．１μｍのＡｕ膜である。また、端子電極（Ｃｒ／Ｃｕ／Ｎｉ／Ａｕの積層膜）の最上層は１μｍのＡｕ膜である。また、Ｎｏ．４は、ＵＢＭ膜あり、アンダーフィル樹脂あり（本発明品２）で端子電極の最上層が０．１μｍである点がＮｏ．１と異なる。
【００２２】
温度サイクルは、各試料を恒温槽に入れて、−４０℃で３０分保持した後、＋１５０℃で３０分保持し、その後、再び−４０℃で３０分保持することを繰り返した。所定のサイクルになった時点で接合部の抵抗値を測定し、初期値の１５％増となった場合に不良と判定した。尚、図１０の横軸はサイクル数、縦軸は累積不良率である。
本発明品１（Ｎｏ．１）は５００サイクルまで不良品が発生しない。また、従来品（Ｎｏ．２）は５０サイクルで不良品が発生し、また、比較品（Ｎｏ．３）と本発明品２（Ｎｏ．４）は２００サイクルで不良が発生した。前記の温度サイクルの条件は極めて厳しいため、５０サイクルの従来品でも十分実用に耐えてきたが、近年、信頼性に対する要求が厳しくなり、耐温度サイクル性に対してはこの厳しい条件で２００サイクル以上に耐えることが要求されている。本発明品１、２（Ｎｏ．１、Ｎｏ．４）ともこの厳しい要求を満足しており、特に、本発明品１（Ｎｏ．１）はこの要求に対して２．５倍の耐温度サイクル性が確保できることが分かった。
【００２３】
以上の結果から、ＵＢＭ膜の最上層のＡｕ膜の膜厚を０．１μｍ以上とし、端子電極の最上層のＡｕ膜の膜厚を０．１μｍ以上とすることで、実用できる耐温度サイクル性を確保できる。また、端子電極の最上層のＡｕ膜の膜厚を１μｍ以上とすることで、２．５倍とさらに高い耐温度サイクル性を確保することができる。また、ＵＢＭ膜のＡｕ膜と端子電極のＡｕ膜の膜厚を厚くする程、耐温度サイクル性はさらに向上する。尚、図示しないがＵＢＭ膜をＴｉ−Ｗ／Ａｕの積層膜から他の組み合わせの積層膜に代えてもほぼ同様の結果が得られた。
図１１は、図１の超小型電力変換装置であるＤＣ−ＤＣコンバータの変換効率を示す図である。
本発明品の超小型電力変換装置では、出力電流が２００ｍＡで変換効率が９３％の高出力が得られる。これは、特許文献１の超小型電力変換装置と同様の変換効率であるが、従来のオンボード電源に対しては１．５倍の変換効率を有する。
【００２４】
図１２は、本発明品である超小型電力変換装置の要部回路図である。これは特許文献１に示された超小型電力変換装置のＤＣ−ＤＣコンバータの回路と同じであるので説明は省略する。
つぎに、従来のオンボード電源の市販品（ＴＯ−３ＰＬパッケージと同一サイズの（株）ベルニクス社製の小型ＤＣ−ＤＣコンバータ：ＢＳＩ−ｍｉｎｉシリーズの市販品）と本発明品の単位体積当たりの出力を比較した。
市販品のＤＣ−ＤＣコンバータを用いた場合、
出力＝１０Ｗ
外形寸法＝２．０２ｃｍ×２．１５ｃｍ×０．８３ｃｍ
単位体積当たりの出力＝約２．８Ｗ／ｃｍ3 
一方、本発明品（第１実施例）の半導体チップと薄膜磁気誘導素子を積層したＤＣ−ＤＣコンバータの場合、
出力＝１Ｗ
外形寸法＝０．３５ｃｍ×０．３５×０．１ｃｍ
単位体積当たりの出力＝約８１Ｗ／ｃｍ3 （コンデンサ抜きの場合）
これに、市販品とほぼ同じサイズのコンデンサを薄膜磁気誘導素子に積層して固着したＤＣ−ＤＣコンバータを考えると、本発明品の場合、
単位体積当たりの出力＝約４０Ｗ／ｃｍ3 
となる。即ち、約２．８Ｗ／ｃｍ3 の市販品と比べて、約４０Ｗ／ｃｍ3 の本発明品の単位体積当たりの出力は非常に高くなる。
【００２５】
また、約１Ｗクラスの小出力で小型軽量の携帯機器用電源として、本発明品の超小型電力変換装置を用いると、従来のオンボード電源と比べて、電力変換効率が前述したように１．５倍高くなり、スペースファクター（同一出力に対する容積）は従来の１／１０程度と非常に小さくなる。しかし、特許文献１の超小型電力変換装置と比べるとほぼ同じである。
【図面の簡単な説明】
【００２６】
【図１】この発明の第１実施例の超小型電力変換装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ｂ）のＡ部の拡大図、（ｄ）は（ｂ）のＢ部の拡大図
【図２】図１の超小型電力変換装置の要部製造工程断面図
【図３】図２に続く、図１の超小型電力変換装置の要部製造工程断面図
【図４】図３に続く、図１の超小型電力変換装置の要部製造工程断面図
【図５】図４に続く、図１の超小型電力変換装置の要部製造工程断面図
【図６】図５に続く、図１の超小型電力変換装置の要部製造工程断面図
【図７】図２の要部平面図であり、（ａ）は表側の平面図、（ｂ）は裏側の平面図
【図８】図３のＣ部の拡大図
【図９】この発明の第２実施例の超小型電力変換装置の構成図であり、（ａ）は要部断面図、（ｂ）は（ａ）のＤ部拡大図、（ｃ）は（ａ）のＥ部拡大図
【図１０】端子電極とＡｕスタッドバンプの接合部の耐温度サイクル性を実験した結果を示す図
【図１１】図１の超小型電力変換装置であるＤＣ−ＤＣコンバータの変換効率を示す図
【図１２】本発明品である超小型電力変換装置の要部回路図
【符号の説明】
【００２７】
１    薄膜磁気誘導素子
２    フェライト基板
３    薄膜コイル導体
４、６、３３  接続導体
５、３２  端子電極
５ａ、３２ａ  Ｃｒ膜
５ｂ、３２ｂ  Ｃｕ膜
５ｃ、３２ｃ  Ｎｉ膜
５ｄ、１３ｂ、３２ｃ  Ａｕ膜
１１    半導体チップ
１２    Ａｌパッド
１３    ＵＢＭ膜
１３ａ  Ｔｉ−Ｗ膜
１４    Ａｕスタッドバンプ
１５、２３  配線
１６    アンダーフィル樹脂
２１    プリント基板
２２    導電膜
２４    鉛フリー半田
３１    積層セラミックコンデンサアレイ
【図１】
2006114792.tif 000003
【図２】
2006114792.tif 000004
【図３】
2006114792.tif 000005
【図４】
2006114792.tif 000006
【図５】
2006114792.tif 000007
【図６】
2006114792.tif 000008
【図７】
2006114792.tif 000009
【図８】
2006114792.tif 000010
【図９】
2006114792.tif 000011
【図１０】
2006114792.tif 000012
【図１１】
2006114792.tif 000013
【図１２】
2006114792.tif 000014