(57)【要約】【課題】  ブルーミングの発生を低減することが可能な固体撮像装置を提供することを目的とする。【解決手段】  第１導電型の半導体基板上に単位セルを２次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、前記第１導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第２導電型の信号蓄積領域と、前記第２導電型の信号蓄積領域に近接し、前記第１導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第２導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、前記第１導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第２導電型のドレイン領域と、前記第２導電型の信号蓄積領域の下部であって、前記第１導電型の半導体基板内に設けられた第２導電型の埋め込み領域と、前記第２導電型の埋め込み領域に接続される電気的接続手段とを有することを特徴とする固体撮像装置。【選択図】  図３
2006005265.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に単位セルを２次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、
前記第１導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第２導電型の信号蓄積領域と、
前記第２導電型の信号蓄積領域に近接し、前記第１導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第２導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、
前記第１導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第２導電型のドレイン領域と、
前記第２導電型の信号蓄積領域の下部であって、前記第１導電型の半導体基板内に設けられた第２導電型の埋め込み領域と、
前記第２導電型の埋め込み領域に接続される電気的接続手段と
を有することを特徴とする固体撮像装置。
【請求項２】
前記電気的接続手段に電位が印加されることによって、前記第２導電型の埋め込み領域に対して電位が印加されることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電気的接続手段が複数個あることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第２導電型の埋め込み領域は、前記イメージエリアの外部に延在して形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記電気的接続手段は、前記イメージエリアの外部に形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記電気的接続手段は、前記イメージエリアの外周部の対向する２辺に沿って形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記電気的接続手段が第２導電型の半導体領域若しくは金属からなるコンタクトであることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
従来、固体撮像装置としては、主にＣＣＤ型固体撮像装置とＭＯＳ型固体撮像装置が知られている。ＭＯＳ型固体撮像装置は、セル（画素）毎に光電変換部（フォトダイオード）で検出した信号をトランジスタで増幅するものであり、高感度、単一電源駆動、低消費電力という特徴を持つ。具体的には、光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調し、その電位により画素内部の増幅トランジスタを変調することで画素内部に増幅機能を持たせており、画素数の増加やイメージサイズの縮小による画素サイズの縮小に適した固体撮像装置として期待されている。
【０００３】
例えば、ＭＯＳ型固体撮像装置としては、特許文献１に示すものが知られている。
【０００４】
しかし、従来のＭＯＳ型固体撮像装置において、固体撮像装置内のある一部の画素に強い光が当たり、フォトダイオードの最大蓄積電荷量を超えるような余剰電荷が発生した場合、余剰電荷が信号蓄積領域下部の半導体基板内を通り、隣接する画素に余剰電荷が漏れ込み、像が広がってしまうというブルーミングや、色再現性が悪化するという混色を生じるという問題が発生していた。
【特許文献１】特許第３４４５５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ブルーミングの発生を低減することが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の固体撮像装置は、第１導電型の半導体基板上に単位セルを２次元アレイ状に配置して形成されるイメージエリアを有する固体撮像装置であって、前記第１導電型の半導体基板内に設けられた、光電変換により得られた信号電荷を蓄積する第２導電型の信号蓄積領域と、前記第２導電型の信号蓄積領域に近接し、前記第１導電型の半導体基板の表面上にゲート絶縁膜を介して設けられ、前記第２導電型の信号蓄積領域から信号電荷を読み出すためのゲート電極と、前記第１導電型の半導体基板表面部に上記ゲート電極に隣接して設けられた第２導電型のドレイン領域と、前記第２導電型の信号蓄積領域の下部であって、前記第１導電型の半導体基板内に設けられた第２導電型の埋め込み領域と、前記第２導電型の埋め込み領域に接続される電気的接続手段とを有することを特徴としている。
【発明の効果】
【０００７】
本発明によれば、ブルーミングの発生を低減することが可能な固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例について、図面を参照して説明する。
【実施例１】
【０００９】
本発明の第１の実施例に係る固体撮像装置を図１乃至図３を用いて説明する。図１は、本実施例に係る固体撮像装置を撮像面側から見た概略図を示すものである。
【００１０】
固体撮像装置１は、イメージエリア（撮像領域）２及びその外部に設けられたキャリア吸収領域３を有している。なお、図示しないが、固体撮像装置１のうちイメージエリア２の外部には、水平走査回路、垂直走査回路等の周辺回路が形成される。
【００１１】
イメージエリア２は、光電変換部であり信号を蓄積するフォトダイオード、信号走査回路部であり信号を増幅する増幅トランジスタ、信号を読み出すラインを選択する垂直選択トランジスタ、フォトダイオードの信号電荷をリセットするリセットトランジスタなどからなる単位セルを一つの画素として、この単位セルを縦横に多数配置され構成されている撮像領域である。例えば、ＶＧＡというフォーマットに対しては、単位セルが横に６４０個、縦に４８０個並んで配置され、イメージエリア２が構成される。
【００１２】
キャリア吸収領域３は、イメージエリア２の外部であって、イメージエリア２に接するように配置され、イメージエリア２内のセルに強い光が入射するなどしてセル内に余剰電荷が発生したときに、この余剰電荷が排出される部分である。このキャリア吸収領域３には、固体撮像装置１内に形成された周辺回路（図示しない）等からオーバーフロードレイン電位ＶOFDが与えられる。このオーバーフロードレイン電位ＶOFDは、イメージエリア２のセル内の最大蓄積電荷量を超えた余剰電荷をキャリア吸収領域３を介して排出するための電位であり、２Ｖ〜１０Ｖ程度である。
【００１３】
図２は、本実施例に係る固体撮像装置のセル及びその周辺回路の回路構成図である。本実施例に係る固体撮像装置のイメージエリア２内には、光電変換のためのフォトダイオード１−１−１、１−１−２、〜、１−３−３、その信号を読み出す読み出しトランジスタ２−１−１、２−１−２、〜、２−３−３、読み出した信号電荷を増幅する増幅トランジスタ３−１−１、３−１−２、〜、３−３−３、信号を読み出すラインを選択する垂直選択トランジスタ４−１−１、４−１−２、〜、４−３−３、信号電荷をリセットするリセットトランジスタ５−１−１、５−１−２、〜、５−３−３からなる単位セルが、３×３と２次元状に配列されている。なお、実際にはこれより多くの単位セルが配列されている。例えば、ＶＧＡというフォーマットに対しては、横に６４０個、縦に４８０個並んで配置される。
【００１４】
そして、垂直シフトレジスタ６から水平方向に配線されている水平アドレス線７−１、７−２、７−３は、垂直選択トランジスタ４のゲートに結線され、信号を読み出すラインを決めている。リセット線８−１、８−２、８−３はリセットトランジスタ５のゲートに結線されている。増幅トランジスタ３のソースは垂直信号線９−１、９−２、９−３に結線され、その垂直信号線９−１、９−２、９−３の一端には負荷トランジスタ１０−１、１０−２、１０−３が設けられている。垂直信号線９の他端は、水平シフトレジスタ１２から供給される選択パルスにより選択される水平選択トランジスタ１１−１、１１−２、１１−３を介して水平信号線１３に結線されている。
【００１５】
なお、単位セルが２次元アレイ状に配置されている部分がイメージエリア２であり、図２において、破線で囲い示している。
【００１６】
本実施例においては、フォトダイオード、信号走査回路部であり信号を増幅する増幅トランジスタ、信号を読み出すラインを選択する垂直選択トランジスタ、フォトダイオードの信号電荷をリセットするリセットトランジスタ等を有するものを単位セルとしているが、単位セルは、少なくとも、フォトダイオード等の光電変換部及び増幅トランジスタ等の信号走査回路部を有していればよい。
【００１７】
次に、図３に本実施例に係る固体撮像装置の概略断面図を示す。この図３では、イメージエリア２内の単位セルのうちの一部分を示している。
【００１８】
図３に示すように、固体撮像装置１内のイメージエリア２及びキャリア吸収領域３内には、Ｐ型半導体基板３００上に、不純物としてリン（Ｐ）を有し、約１×１０１６〜１×１０１７ｃｍ−３程度の不純物濃度を有するＮ型埋め込み領域３０１が形成されている。
【００１９】
さらに、イメージエリア２には、Ｎ型埋め込み領域３０１上に、不純物としてボロン（Ｂ）を有し、約１×１０１４〜１×１０１６ｃｍ−３程度の不純物濃度を有するＰ型ウェル領域３０２が形成されている。Ｐ型ウェル領域３０２上の表面の一部には、ゲート絶縁膜３０３を介して読み出しゲート電極３０４が形成されている。
【００２０】
Ｐ型ウェル領域３０２の表面部には、上記読み出しゲート電極３０４から所定の距離だけ離間して、不純物としてボロン（Ｂ）を有し、約１×１０１６〜１×１０１９ｃｍ−３程度の不純物濃度を有するＰ型シールド領域３０５が素子分離領域３０６と隣接して形成され、接地されている。
【００２１】
Ｐ型シールド領域３０５の下部であって、Ｐ型ウェル領域３０２内に、光信号を受光して光電変換するためのＮ型不純物領域であって、不純物としてリン（Ｐ）を有し、不純物濃度が約１×１０１６〜１×１０１７ｃｍ−３程度である信号蓄積領域３０７がＰ型シールド領域３０５と接するように形成されている。
【００２２】
この信号蓄積領域３０７の下部であって、Ｐ型ウェル領域３０２内に、Ｐ型ウェル領域３０２よりも不純物濃度が１桁ほど高く、不純物としてボロン（Ｂ）を有し、不純物濃度が約１×１０１５〜１×１０１７ｃｍ−３程度であるＰ型バリア領域３０８が信号蓄積領域３０７と接して形成される。なお、このＰ型バリア領域３０８によって、信号蓄積領域３０７とＰ型バリア領域３０８の間に電位障壁が形成され、この電位障壁によって信号蓄積領域３０７に蓄積することができる最大蓄積電荷量を制御している。
【００２３】
一方、上記ゲート絶縁膜３０３の側方でありＰ型シールド領域３０５が形成されていない側の上記Ｐ型ウェル領域３０２の表面部には、上記読み出しゲート電極３０４によって、上記信号蓄積領域３０７内より読み出された電荷が転送されるＮ型ドレイン領域３０９が設けられている。このＮ型ドレイン領域３０９は、上記信号蓄積領域３０７との間でパンチスルーしない程度の距離を離して設けられている。
【００２４】
また、イメージエリア２の外部のキャリア吸収領域３内には、Ｎ型埋め込み領域３０１が延在して形成されており、キャリア吸収領域３には、Ｎ型埋め込み領域３０１への電気的接続手段３１０が設けられている。この電気的接続手段３１０は、例えば、キャリア吸収領域３のＰ型半導体基板３００内に開口部を形成した後にその開口部に金属を埋め込み、Ｎ型埋め込み領域３０１への電気的接続手段となるコンタクトを形成してもよいし、キャリア吸収領域３のＰ型半導体基板３００にリン（Ｐ）、砒素（Ａｓ）等をイオン注入して高い不純物濃度、例えば１×１０１５〜１×１０１９ｃｍ−３程度の不純物濃度のＮ型半導体領域を形成してＮ型埋め込み領域３０１への電気的接続手段としてもよい。なお、金属からなるコンタクトを電気的接続手段３１０とした場合には、バリアメタルを形成する等の周知の配線技術を用いて、電気的接続手段３１０を形成することは勿論可能である。また、電気的接続手段は、ここに示すものに限らず、外部から供給される電位をキャリア吸収領域３のＮ型埋め込み領域３０１に伝えることが可能であるものであればよい。
【００２５】
このキャリア吸収領域３に形成される電気的接続手段３１０には、Ｐ型半導体基板３００の上部から、オーバーフロードレイン電位ＶOFDが供給され、この電気的接続手段３１０を介して、電気的接続手段３１０下部のＮ型埋め込み領域３０１に電位が供給され、キャリア吸収領域３に余剰電荷が排出される。なお、このオーバーフロードレイン電位ＶOFDが、電気的接続手段３１０を介して、イメージエリア２内のセルの下部のＮ型埋め込み領域３０１に電位が供給されるが、電気的接続手段３１０及びＮ型埋め込み領域３０１が有する抵抗によって、オーバーフロードレイン電位ＶOFDから電位が降下し、イメージエリア２のＮ型埋め込み領域３０１に印加される電位は、オーバーフロードレイン電位ＶOFDよりも小さい電位Ｖofdとなる。以上のようにセル部分及びキャリア吸収領域３は構成されている。
【００２６】
このような本実施例の構成によれば、イメージエリア２内に強い光が入射されるなどして、信号蓄積領域３０７の最大蓄積電荷量を超えるような余剰電荷が発生した場合、イメージエリア２のＮ型埋め込み領域３０１に電位Ｖofdが印加されるので、Ｎ型埋め込み領域３０１のポテンシャルは高くなり、余剰電荷はＰ型バリア領域３０８及びＰ型ウェル領域３０２のポテンシャルバリアを超えて、Ｎ型埋め込み領域３０１に流れ込む。このＮ型埋め込み領域３０１に流れ込んだ余剰電荷は、イメージエリア２内のＮ型埋め込み領域３０１をキャリア吸収領域３に向かって水平方向に移動し、キャリア吸収領域３内の電気的接続手段３１０に排出される。
【００２７】
なお、電気的接続手段３１０が設けられるキャリア吸収領域３からイメージエリア２までの距離が離れていると、オーバーフロードレイン電位ＶOFDから電位が降下し、実際にイメージエリア内のＮ型埋め込み領域３０１に印加される電位Ｖofdが低下してしまう。そのため、イメージエリア２からキャリア吸収領域３までの距離が小さくなるように、キャリア吸収領域３はイメージエリア２に接するように形成され、電気的接続手段３１０はキャリア吸収領域３のうちイメージエリア２に近いところに形成されることが望ましい。
【００２８】
以上のようにして、本実施例に係る固体撮像装置のセルは構成されている。本実施例の特徴とするところは、Ｐ型半導体基板３００と光電変換部が形成されるＰ型ウェル領域３０２の間に、Ｎ型埋め込み領域３０１が形成されているところに特徴を有する。そして、このＮ型埋め込み領域３０１に正電位Ｖofdが供給されることにより、セル内の信号蓄積領域３０７で発生した余剰電荷がＮ型埋め込み領域３０１に流れ込み、電気的接続手段３１０を有するキャリア吸収領域３に排出されるようになるので、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
【実施例２】
【００２９】
本発明の実施例２に係る固体撮像装置を図４乃至図１１を用いて説明する。実施例１と同一部分には同一符号を付し、その説明を省略する。
【００３０】
本実施例では、固体撮像装置１内にキャリア吸収領域３が複数設けられ、各キャリア吸収領域３に電気的接続手段が形成されていることに特徴を有する。
【００３１】
図４に示すように、固体撮像装置１のイメージエリア２の外周部に２箇所のキャリア吸収領域３a及びキャリア吸収領域３bが設けられている場合について説明する。
【００３２】
図５に図４におけるＡ−Ｂ−Ｂ’−Ａ’断面図を示す。図５に示すように、イメージエリア２の図面左側にキャリア吸収領域３aが設けられ、イメージエリアの図面右側にはキャリア吸収領域３bが設けられている。キャリア吸収領域３aには電気的接続手段３１０が設けられ、キャリア吸収領域３bには電気的接続手段３１１が設けられている。この電気的接続手段３１０及び電気的接続手段３１１は、Ｎ型埋め込み領域３０１と接続されており、Ｐ型半導体基板３００の上部から、電気的接続手段３１０及び電気的接続手段３１１にオーバーフロードレイン電位ＶOFDが供給され、電気的接続手段３１０及び電気的接続手段３１１の下部のＮ型埋め込み領域３０１に電位が供給される。
【００３３】
余剰電荷が移動するＮ型埋め込み領域３０１は抵抗を有するため、オーバーフロードレイン電位ＶOFDが供給されるキャリア吸収領域３から距離が離れるほど電位降下ΔＶの値は大きくなり、キャリア吸収領域３ではオーバーフロードレイン電位ＶOFDであった電位が下がり、イメージエリア２のＮ型埋め込み領域３０１の電位はＶofd＝ＶOFD−ΔＶという電位となる。
【００３４】
例えば、図６に示すようなイメージエリア２の両端に、電気的接続手段３１０を有するキャリア吸収領域３a及び電気的接続手段３１１を有するキャリア吸収領域３bが設けられ、イメージエリア２にセルＡ、セルＢ、セルＣ及びセルＤを有する固体撮像装置１において、電気的接続手段３１０からの距離l1、電気的接続手段３１１からの距離l2（＜l1）であるセルＤで余剰電荷が発生したとする。
【００３５】
キャリア吸収領域３aのみが設けられていた場合には、セルＤの下部のＮ型埋め込み領域３０１の電位Ｖofdは、電気的接続手段３１０からセルＤまでの距離l1に応じた抵抗により、オーバーフロードレイン電位ＶOFDから電位が降下した値となる。この場合のセルＤの下部のＮ型埋め込み領域３０１の電位をＶofd＝Ｖl1とする。
【００３６】
これに対して、キャリア吸収領域３a及びキャリア吸収領域３bが設けられていた場合には、セルＤの下部のＮ型埋め込み領域３０１の電位Ｖofdは、電気的接続手段３１０からセルＤまでの距離l1と電気的接続手段３１１からセルＤまでの距離l2のうち、近いほうの距離であるl2に応じた抵抗により、オーバーフロードレイン電位ＶOFDから電位が降下し、セルＤの下部のＮ型埋め込み領域３０１の電位ＶofdはＶl1よりも大きくなり、電位Ｖofd＝Ｖl2(>Ｖl1)となる。
【００３７】
このように、キャリア吸収領域３a及びキャリア吸収領域３bが設けられているものは、キャリア吸収領域３aのみが設けられているものに比べて、イメージエリア内のＮ型埋め込み領域３０１の各部の電位Ｖofdを平均的に高くすることが可能である。
【００３８】
この電位Ｖofdが上がると、Ｐ型ウェル領域３０２とＮ型埋め込み領域３０１にかかる逆バイアス電圧が大きくなるため、余剰電荷がＮ型埋め込み領域３０１に流れ込みやすくすることが可能となる。
【００３９】
このように本実施例では、オーバーフロードレイン電位ＶOFDが供給されるキャリア吸収領域を増やすことによって、オーバーフロードレイン電位ＶOFDを増大させなくてもイメージエリア２のＮ型埋め込み領域３０１の各部に実際に印加されるＶofdを平均的に高くし、余剰電荷を排出しやすくすることが可能となる。
【００４０】
なお、オーバーフロードレイン電位ＶOFDが供給される電気的接続手段を増やすことによって、イメージエリア２内のＮ型埋め込み領域３０１の各部に実際に印加されるＶofdを平均的に高くすることが可能となるので、電気的接続手段が形成されるキャリア吸収領域の配置は、図４に示したようなものに限らず、例えば図７乃至１１に示すように配置してもよい。
【００４１】
図７は、固体撮像装置の構造の概略図であり、この固体撮像装置１は、イメージエリア２の４隅の外側のイメージエリア２の外周部に電気的接続手段を有するキャリア吸収領域３を設けたものである。
【００４２】
図８は、固体撮像装置の構造の概略図であり、この固体撮像装置１は、イメージエリア２の４隅のうち、２箇所の外側のイメージエリア２の外周部に電気的接続手段を有するキャリア吸収領域３を設けたものである。
【００４３】
図９は、固体撮像装置の構造の概略図であり、この固体撮像装置１は、イメージエリア２の外周線の対向する２本の長辺に沿って、イメージエリア２の外周部に電気的接続手段を有するキャリア吸収領域３を設けたものである。
【００４４】
図１０は、固体撮像装置の構造の概略図であり、この固体撮像装置１は、イメージエリア２の外周線の対向する２本の短辺に沿って、イメージエリア２の外周部に電気的接続手段を有するキャリア吸収領域３を設けたものである。
【００４５】
図１１は、固体撮像装置の構造の概略図であり、この固体撮像装置１は、イメージエリア２の外周線に沿って周状に、イメージエリア２の外周部に電気的接続手段を有するキャリア吸収領域３を設けたものである。
【００４６】
なお、図９乃至図１１に示したキャリア吸収領域３の配置例においては、キャリア吸収領域３は、イメージエリアの外周部の互いに対向する２辺に沿って形成されている。そして、このキャリア吸収領域３内に電気的接続手段が形成されるので、電気的接続手段が、互いに対向する２辺に沿って形成される。
【００４７】
さらに、イメージエリア２との距離が近いところ、つまり、キャリア吸収領域３をイメージエリア２の外周線と接するように、イメージエリア２の外周部に形成し、さらに、キャリア吸収領域３内のイメージエリア２の外周線と接する部分に電気的接続手段を形成することによって、電気的接続手段からイメージエリア２内のＮ型埋め込み領域３０１までの距離を低減することができるので、イメージエリア２内のＮ型埋め込み領域３０１の各部に実際に印加されるＶofdを平均的に高くすることが可能となる。
【００４８】
また、オーバーフロードレイン電位ＶOFDが供給される電気的接続手段を増やすことによって、イメージエリア２内のＮ型埋め込み領域３０１の各部に実際に印加されるＶofdを平均的に高くすることが可能となるので、図４、図７乃至図１１に示すように配置されたキャリア吸収領域の各キャリア吸収領域内に、複数の電気的接続手段を設け、イメージエリア２内のＮ型埋め込み領域３０１の各部に実際に印加されるＶofdを平均的に高くすることが可能である。
【００４９】
以上のように、本実施例によれば、固体撮像装置１内に、それぞれに電気的接続手段が形成された複数のキャリア吸収領域３を設け、各電気的接続手段に対してオーバーフロードレイン電位ＶOFDを供給することによって、実施例１に比べて、イメージエリア２内のＮ型埋め込み領域３０１の電位Ｖofdをオーバーフロードレイン電位ＶOFDに近い高電位に保つことが可能となり、余剰電荷がＮ型埋め込み領域３０１に流れ込みやすくなる。そして、この余剰電荷は、キャリア吸収領域３内の電気的接続手段を介して排出されるため、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
【００５０】
そして、各電気的接続手段をイメージエリア２に近いところに形成することにより、電気的接続手段からイメージエリア２内のＮ型埋め込み領域３０１までの距離を低減することができるので、イメージエリア２内のＮ型埋め込み領域３０１の電位Ｖofdをオーバーフロードレイン電位ＶOFDに近い高電位に保つことが可能となり、隣接するセルからの信号の漏れ込みによって生じる混色及びブルーミングを低減することが可能となる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施例に係る固体撮像装置の構造の概略図。
【図２】本発明の第１の実施例に係る固体撮像装置のセル及びその周辺の回路構成を示す図。
【図３】本発明の第１の実施例に係る固体撮像装置断面図。
【図４】本発明の第２の実施例に係る固体撮像装置の構造の概略図。
【図５】本発明の第２の実施例に係る固体撮像装置断面図。
【図６】本発明の第２の実施例に係る固体撮像装置断面図における余剰電荷のキャリア吸収領域への排出される概略図。
【図７】本発明の第２の実施例に係る固体撮像装置のキャリア吸収領域の配置例１。
【図８】本発明の第２の実施例に係る固体撮像装置のキャリア吸収領域の配置例２。
【図９】本発明の第２の実施例に係る固体撮像装置のキャリア吸収領域の配置例３。
【図１０】本発明の第２の実施例に係る固体撮像装置のキャリア吸収領域の配置例４。
【図１１】本発明の第２の実施例に係る固体撮像装置のキャリア吸収領域の配置例５。
【符号の説明】
【００５２】
１  固体撮像装置
２  イメージエリア
３  キャリア吸収領域
１−１−１、１−１−２、〜、１−３−３  フォトダイオード
２−１−１、２−１−２、〜、２−３−３  読み出しトランジスタ
３−１−１、３−１−２、〜、３−３−３  増幅トランジスタ
４−１−１、４−１−２、〜、４−３−３  垂直選択トランジスタ
５−１−１、５−１−２、〜、５−３−３  リセットトランジスタ
６  垂直シフトレジスタ
７−１、７−２、７−３  水平アドレス線
８−１、８−２、８−３  リセット線
８−１、８−２、９−３  垂直信号線
１０−１、１０−２、１０−３  負荷トランジスタ
１１−１、１１−２、１１−３  水平選択トランジスタ
１２  水平シフトレジスタ
１３  水平信号線
３００  Ｐ型半導体基板
３０１  Ｎ型埋め込み領域
３０２  Ｐ型ウェル領域
３０３  ゲート絶縁膜
３０４  読み出しゲート電極
３０５  Ｐ型シールド領域
３０６  素子分離領域
３０７  信号蓄積領域
３０８  Ｐ型バリア領域
３０９  Ｎ型ドレイン領域
３１０、３１１  電気的接続手段
【図１】
2006005265.tif 000003
【図２】
2006005265.tif 000004
【図３】
2006005265.tif 000005
【図４】
2006005265.tif 000006
【図５】
2006005265.tif 000007
【図６】
2006005265.tif 000008
【図７】
2006005265.tif 000009
【図８】
2006005265.tif 000010
【図９】
2006005265.tif 000011
【図１０】
2006005265.tif 000012
【図１１】
2006005265.tif 000013