(57)【要約】【課題】  媒体の傷等の影響を受けず、変調マークに左右されずに安定に高速にPLLを引き込むことが可能な位相周波数検出回路およびＰＬＬを提供することにある。【解決手段】  再生信号に基づいて再生クロック信号を生成する回路において、前記再生クロック信号を生成する電圧制御発振器と、前記再生クロックから前記所定周期の信号を発生する第１の周期発生器と前記第１の周期発生器とは位相が異なり、前記再生クロックから前記所定周期の信号を発生する第２の周期発生器と、前記再生信号と前記第１の周期発生器の出力とを乗算する第１の乗算器と、前記再生信号と前記第２の周期発生器の出力とを乗算する第２の乗算器と、前記第１の乗算器の出力と第２の乗算器の出力に応じて前記電圧制御発振器の制御電圧を制御するＰＬＬ。【選択図】  図１
2006277823.tif 000002
【特許請求の範囲】
【請求項１】
記録媒体から再生される概略所定周期の再生信号に基づいて再生クロック信号を生成する回路において、前記再生クロック信号を生成する電圧制御発振器と、前記再生クロックから前記所定周期の信号を発生する第１の周期発生器と前記第１の周期発生器とは位相が異なり、前記再生クロックから前記所定周期の信号を発生する第２の周期発生器と、前記再生信号と前記第１の周期発生器の出力とを乗算する第１の乗算器と、前記再生信号と前記第２の周期発生器の出力とを乗算する第２の乗算器とを持ち、前記第１の乗算器の出力と第２の乗算器の出力に応じて前記電圧制御発振器の制御電圧を制御することを特徴とするＰＬＬ。
【請求項２】
記録媒体から再生される概略所定周期の再生信号に基づいて再生クロック信号を生成する回路において、前記再生クロック信号を生成する電圧制御発振器と、前記再生クロックから前記所定周期の信号を発生する第１の周期発生器と前記第１の周期発生器とは位相が異なり、前記再生クロックから前記所定周期の信号を発生する第２の周期発生器と、前記再生信号と前記第１の周期発生器の出力とを乗算する第１の乗算器と、前記再生信号と前記第２の周期発生器の出力とを乗算する第２の乗算器とを持ち、前記第１の乗算器の出力と第２の乗算器の出力との位相差により再生信号と再生クロックの周波数の大小を検出する位相周波数検出回路。
【請求項３】
前記第１の乗算器と前記電圧制御発振器との間にあるスイッチと、前記第１の乗算器と第２の乗算器の位相差により前記スイッチの開閉を制御することを特徴とする請求項１に記載のＰＬＬ。
【請求項４】
前記記録媒体は情報を記録するためのトラックを持ち、前記トラックがトラック横断方向に蛇行した形態をもつことで前記所定周期の再生信号を発生させることを特徴とする請求項１に記載のＰＬＬ。
【請求項５】
前記記録媒体は情報を記録するためのトラックを持ち、前記トラックがトラック横断方向に蛇行した形態をもつことで前記所定周期の再生信号を発生させることを特徴とする請求項２に記載の位相周波数検出回路。
【請求項６】
前記記録媒体は情報が記録されており、前記情報に先立って情報に同期したクロックを得るための所定周期のパターンをもち、前記パターンの再生信号に基づいて再生クロックを再生することを特徴とする請求項１に記載のＰＬＬ。
【請求項７】
前記記録媒体は情報が記録されており、前記情報に先立って情報に同期したクロックを得るための所定周期のパターンをもち、前記パターンの再生信号に基づいて再生クロックを再生することを特徴とする請求項２に記載の位相周波数検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報媒体に記録されたデジタルデータを再生あるいはデジタルデータを記録する装置に関し、特にディスクに記録されている所定周波数の信号に同期した信号処理用のクロックを生成するフェーズロックドループあるいはその引き込み回路に関するものである。
【背景技術】
【０００２】
従来、光ディスク装置等のデータ記録再生装置では、図１０の構成でクロック再生を行っている。図１０はウォブルグルーブを持つディスクからウォブル信号を再生して、ウォブル信号にPLLをかけ、ウォブル信号に変調されているアドレスデータを再生するブロック図を示している。図１０において、１は情報担体であるところの光ディスク。２は光ディスクを一定速度で回転させるスピンドルモータ。３は光ディスク１にビームを照射し、反射光を受光し、光電変換を行い、光ディスク１上の情報トラックからウォブル情報を再生信号として出力するピックアップ。４はピックアップ３の出力を増幅するアンプ。５はアンプ４の出力をデジタル値に変換するA/Dコンバータ。６はウォブル信号の周波数付近を通過させ他の周波数に存在するノイズ成分を除去するバンドパスフィルタ。７はBPF6の出力と、VCO１１の出力であるところの再生クロックが供給され、ウォブル信号と再生クロックとの位相差を検出する位相誤差検出器。８位相誤差検出器の出力であるところの位相誤差が入力されるループフィルタ。９はループフィルタ８とループフィルタ１３の出力を加算する加算器。１０は加算器の出力をアナログ電圧に変換するD/Aコンバータ。１１はD/Aコンバータの出力により発振周波数が変化する電圧制御発振器いわゆるVCOである。１２はBPF６の出力が入力されウォブル信号の周波数を検出する周波数検出器。１３は周波数検出器１２の出力が入力され不要なノイズ成分を除去するループフィルタ。１４はBPF６の出力から情報ビットの０，１を判定し２値化信号として出力するデータセパレータ。１５は２値化された情報ビット列すなわちアドレス情報のエラーを訂正するエラーコレクションコード処理を行うECC。
【０００３】
ディスク上のウォブルグルーブは所定のほぼ一定の周期で蛇行をしており、この周期が一定になるようにスピンドルモータ２を回転制御することによりディスクの走査速度すなわち線速度を所定の速度にすることができる。また、ウォブル信号に同期したクロックをＰＬＬにより生成することで、ウォブルに変調してあるディスクの位置情報であるアドレス情報を再生することができる。またこのＰＬＬのクロックはユーザーデータを記録するためのクロックとしても使われ、ウォブルグルーブに同期したユーザーデータを記録できるようにしている。
【０００４】
内周、外周で規定回転速度のことなる線速度一定方式ＣＬＶのディスクなどでは、データアクセス、あるいはシーク動作等で半径位置の異なる領域に移動する場合はスピンドルの回転数を変化させる必要があり、スピンドルの応答が遅いために規定の回転数あるいは線速度にならないうちにウォブル再生信号に対しＰＬＬをロックする必要がある。このため引き込み範囲の広いＰＬＬが必要とされている。通常ＰＬＬはループ帯域程度の周波数偏差の範囲内でしか引き込み能力をもたないため、引き込み範囲を広げるために工夫が必要となる。この要求を実現するために図１０にあるような構成のＰＬＬが用いられている。位相誤差検出器７でウォブル信号とクロックとの位相を検出して通常のＰＬＬを構成するとともに、ウォブル信号の周波数を測定して加算器９でＶＣＯの制御電圧に加算することで、測定したウォブル周波数に近づくようにＶＣＯを制御する。このような構成をとることで、規定の回転数から著しく離れた回転数であっても周波数検出によりＶＣＯの発振周波数をウォブルの周波数に近づけることができ、位相ロックが可能となる。
【０００５】
特開2001-266358号公報においても図１０のような構成が用いられており、引き込みの安定化、ウォブルのない期間でのクロックの安定化が図られている。
【特許文献１】特開2001-266358号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、光ディスクの大容量化に伴い、記録情報の高密度化、光スポットの微細化、ウォブル構造の微細化が進んでいる。この為、ウォブル信号のＳ／Ｎが低下すると共に、ディスク上の欠陥、ごみ、傷等の影響でウォブルの欠落の影響を無視できなくなっている。また、ウォブルへのアドレス情報等の重畳もＦＭ変調だけでなく、位相変調等が用いられ、これら欠陥、ごみ、傷あるいは位相変調部分において周波数検出結果に大きなノイズが発生し、ＰＬＬを引き込めなくなるばかりでなく、通常のＰＬＬ動作にも支障をきたしている。
【０００７】
また、同様に光磁気ディスクＩＳＯ６４０ＭＢに代表されるエンボスピットによりヘッダー部がプリフォーマットされているのようなディスクにおいても、ユーザーデータの記録に先立ちＰＬＬロックのためのプリアンブル、いわゆるＶＦＯの部分での欠陥、ごみ、傷の影響でＰＬＬの引き込みに、安定性の向上が望まれている。ユーザーデータに先立つプリアンブルは容量効率の観点から可能な限り短いほうが望ましく、短時間でＰＬＬを引き込める方法も望まれている。
【０００８】
本発明の目的は、記録媒体から再生される概略所定周期の再生信号に基づいて再生クロック信号を生成する回路において、媒体の傷等の影響を受けず、変調マークに左右されずに安定に高速にPLLを引き込むことが可能な位相周波数検出回路およびＰＬＬを提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、記録媒体から再生される概略所定周期の再生信号に基づいて再生クロック信号を生成する回路において、前記再生クロック信号を生成する電圧制御発振器と、前記再生クロックから前記所定周期の信号を発生する第１の周期発生器と前記第１の周期発生器とは位相が異なり、前記再生クロックから前記所定周期の信号を発生する第２の周期発生器と、前記再生信号と前記第１の周期発生器の出力とを乗算する第１の乗算器と、前記再生信号と前記第２の周期発生器の出力とを乗算する第２の乗算器と、前記第１の乗算器の出力と第２の乗算器の出力に応じて前記電圧制御発振器の制御電圧を制御するＰＬＬを提供する。
【発明の効果】
【００１０】
以上説明したように、本出願に係る第1の発明によれば、一定周期の再生信号に対して、速やかにＰＬＬをかけることが可能になる。また、電圧制御発振器の周波数あるいはその分周された信号の周波数と再生信号の周波数との差が著しく大きい場合でも高速に引き込むことが可能になる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施例）
図１に本発明を実施した光ディスク装置のブロック図を示す。従来例である図１０と同じ要素ブロックには同じ番号が付してある。
【００１２】
ディスク１上の情報トラックは例えば０．３μピッチで案内溝が構成されており、この情報トラックにユーザー情報が記録される。またこの案内溝は２０ｎｍ程度蛇行しており、いわゆるウォブルグルーブとなっている。案内溝は元来光ビームをトラックに沿ってトラッキングするためのもので、ディスク１からの反射光をトラックに沿った分割線で分割された光電変換センサで受光し、分割センサ出力の差動をとることで案内溝と光ビームのトラッキング偏差を検出することができる。プッシュプル法とよばれるトラッキング誤差検出法である。ウォブルグルーブは２０ｎｍ程度と小さいながらも蛇行しているので、このプッシュプル法による検出で蛇行を検出することができる。このウォブルグルーブはトラッキングの動作に支障がないようにトラッキングサーボにとっては問題にならない高い周波数成分を持つようになっている。規定の線速度で再生されたときに例えば１ＭＨｚの周波数をもつようになっている。
【００１３】
２はディスク１を回転させるスピンドルモータ、ＣＬＶ動作を行うために、ディスク上の記録再生位置半径により回転数が変化するように制御される。
【００１４】
３は光ディスク１にビームを照射し、反射光を受光し、光電変換を行い、光ディスク１上の情報トラックからウォブル情報を再生信号として出力するピックアップ。４はピックアップ３の出力を増幅するアンプ。５はアンプ４の出力をデジタル値に変換するA/Dコンバータ。６はウォブル信号の周波数付近を通過させ他の周波数に存在するノイズ成分を除去するバンドパスフィルタ。７はBPF6の出力と、VCO１１の出力であるところの再生クロックが供給され、ウォブル信号と再生クロックとの位相差を検出する位相誤差検出器。８はＰＬＬのループ特性を最適化するループフィルタ、１０はループフィルタのデジタル出力値をアナログ電圧に変換するＤ／Ａコンバータ。１１はＤ／Ａコンバータの出力電圧に応じて発振周波数が変わるクロックを出力するＶＣＯ。このクロックはＡ／Ｄ５のサンプリングクロック、位相誤差検出器７、位相誤差検出器２０、あるいは種々のデジタル信号処理のクロックとして用いられる。２０はＢＰＦ６の出力とＶＣＯの出力であるところのクロックとの位相比較を行い位相誤差を出力する位相誤差検出器。後述するように位相誤差検出器７と位相誤差検出器２０は位相的にシフトした位相誤差を検出する。２１は位相進み遅れ検出器で位相誤差検出器７の出力信号と位相誤差検出器２０の出力信号の位相差を用いてスイッチ２２の制御信号を発生する。スイッチ２２は位相進み遅れ検出器２１の制御信号に応じて位相誤差検出器７とループフィルタ８との接続の開閉を行う。
【００１５】
位相誤差検出器７と位相誤差検出器２０の詳細ブロック図を図２に示す。
【００１６】
３１および３５はカウンタでＶＣＯの出力であるところのクロックをカウントするフルカウント６４のカウンタである。本実施例の装置ではウォブル周波数１ＭＨｚに対してチャネルクロック周波数（ユーザー情報記録再生用のデータチャンネルクロック周波数）は６４倍の６４ＭＨｚとなっているので、カウンタ３１と３４は０から６３までのカウント６４クロック周期で一巡するカウンタにする。このカウンタ同士は完全に同期する必要があるので、図示せぬリセット端子で同時にリセット解除を行う必要がある。あるいはカウンタを２つ設けずに一つとしてカウント出力値のみを余弦波および正弦波テーブルに供給することも可能である。このカウンタ３１と３５の出力を各々正弦波テーブル３２と余弦波テーブル３６に供給して位相の９０度異なった正弦波出力を生成する。
【００１７】
この正弦波出力および余弦波出力とＢＰＦ６の出力信号であるところのウォブル信号を各々乗算、検波し、正弦波あるいはウォブル信号周波数の２倍の成分を除去するＬＰＦを通すことで位相的にシフトした位相誤差信号を生成することができる。
【００１８】
図３に各々位相誤差信号を示す。Ａはウォブル信号、Ｂは正弦波テーブル３２の出力。ＣはＬＰＦ３４の出力。ＤはＬＰＦ３８の出力である。ウォブル信号より正弦波テーブル出力のほうが周波数が高いので位相誤差検出器７の出力の方が位相誤差検出器２０の出力より位相が進んでいる。
【００１９】
図４に位相進み遅れ検出器２１の詳細ブロック図を示す。
【００２０】
図４において４１は位相誤差検出器７の出力をゼロレベルで2値化する2値化回路、同様に４２は位置誤差検出器２０の2値化を行う回路。４３は2値化回路４１の出力の立ち上がりおよび立下りエッジでパルスを発生する立ち上がり立下りエッジ検出回路。例えば、入力信号とパルス幅分遅延させた入力信号のＥＸＯＲをとることによって簡単に実現できる。４４はＤ−フリップフロップ回路でクロックには立ち上がり立下りエッジ検出４３の出力を接続し、Ｄ入力には2値化回路４２の出力を接続する。位相進み遅れ検出器２１の出力はスイッチ２２の制御端子に接続される。位相進み遅れ検出器２１出力が１のときにスイッチ２２は閉じ、位相進み遅れ検出器２１出力が０のときにスイッチは開く。位相誤差検出器７と位相誤差検出器２０の位相関係によりウォブル信号とＶＣＯから生成される正弦波、余弦波との速度差を検出することができ、これを用いてＶＣＯに印加される位相誤差信号をＯＮ／ＯＦＦすることでウォブル信号とＶＣＯから生成される正弦波、余弦波との速度差を急速に小さくすることができる。
【００２１】
図５に本発明を実施した場合の各種信号波形を示す。
【００２２】
Ｃは位相誤差検出器７の出力。Ｄは位相誤差検出器２０の出力。Ｅは位相進み遅れ検出器２１の出力。ＦはＶＣＯ１１の入力。横軸は時間で表示上１が１００μｓであり５００μｓ程度でＰＬＬがロックしている。
【００２３】
このように位相誤差検出７の出力のうち周波数差を小さくする方向の成分のみをループフィルタに出力することによりウォブル信号の周波数とＶＣＯから生成される正弦波あるいは余弦波の周波数とが著しく異なる場合でも位相引き込みが可能となる。またループフィルタ８に積分要素をもたせることにより、より高速にＰＬＬ引き込みが可能になる。
【００２４】
ＰＬＬ引き込み後も、特別な切り換えの仕組みを持つことなく位相誤差成分のみによりＰＬＬがかかり、周波数の語検出の影響を受けることなく安定にＰＬＬ動作が可能となる。大きな傷、欠陥等で位相進み遅れ検出器２１がたとえ誤動作しても位相誤差信号出力をスイッチ２２によりオフにするだけで、実質的にＶＣＯ駆動値を保持するだけなので、異常動作により悪影響を与えることがない。
【００２５】
（第２の実施例）
図６は本発明を適用した第２の実施例の構成を示すブロック図である。第１の実施例におけるスイッチ２２が３端子の切り換えスイッチ２４となっており、位相進み遅れ検出器２１が引き込み制御回路２３となっている。
【００２６】
引き込み制御回路２３の詳細ブロックを図７に示す。
【００２７】
図７において５１は位相誤差検出器７の出力信号を２値化する2値化回路。同様に５２は位相誤差検出器２０の出力信号を2値化する。５３は2値化回路５１の出力の立ち上がりを検出してパルスを発行する立ち上がり検出回路。５４は立ち上がり検出回路５３の出力をクロック入力とし2値化回路５２をＤ入力とするＤ−ＦＦ。５６はＤ−ＦＦ５４の出力の立ち上がりおよび立下りエッジを検出してパルスを出力する立ち上がり立下りエッジ検出回路。５７はＤ−ＦＦ。５５はＤ−ＦＦ５４の出力レベルに応じて出力値として１あるいは−１を選択するスイッチ。
【００２８】
Ｄ−フリップフロップ５４は２値化回路５１と２値化回路５２の位相差を比較し、位相誤差検出回路７の位相が進んでいるときに０、遅れているときに１を出力する。つまり、ＶＣＯクロックの所定分周比（本実施例では６４）の周波数が相対的にウォブル周波数よりも高い場合には０が出力される。スイッチ５５はＤ−ＦＦ５４の出力に応じて、０の場合は−１を出力する。
【００２９】
Ｄ−ＦＦ５７は図示せぬコントローラによってＰＬＬ引き込み開始時に出力が０にリセットされており、図６におけるスイッチ２４は制御端子が０であり、接点２が選択されている状態となっている。
【００３０】
例えば、ＶＣＯクロックの所定分周比（本実施例では６４）の周波数が相対的にウォブル周波数よりも高い場合には、スイッチ２４の接点２にはー１が出力されループフィルタ８の積分要素によりＶＣＯの制御電圧は下がる方向に変化する。
【００３１】
ＶＣＯの制御電圧が低下することでウォブル周波数に合致するようになると、位相誤差検出器７の出力と位相誤差検出器２０の出力の位相関係が反転するのでＤ−ＦＦ５４の出力は１となる。立ち上がり立下りエッジ検出５６はＤ−ＦＦ５４の立ち上がりに応答してパルスを出力しＤ−ＦＦ５７の出力が１となる。このようにして図６におけるスイッチ２４の第１接点と第３接点が接続し、位相誤差信号によるＰＬＬがＯＮとなる。このとき引き込み制御回路２３によりＶＣＯの所定分周比の周波数とウォブル周波数はほとんど近接しているので速やかにＰＬＬをロックすることができる。
【００３２】
スイッチ５５が選択する１あるいはー１といった値は引き込み速度要求に応じて変更することが可能である。引き込み速度を上げたい場合は値の絶対値を大きくすればよい。
【００３３】
このように２つの位相誤差信号から速度差の方向を検出して、ＶＣＯの周波数を変化させることで、ＰＬＬの帯域とは無関係に周波数引き込み速度をあげることができ、高速にＰＬＬを引き込むことが可能となる。
【００３４】
（第３の実施例）
図８は本発明を適用した第３の実施例におけるデータフォーマットを示した図である。
【００３５】
ＩＳＯ規格６４０ＭＢ３．５インチ光磁気ディスクに代表されるような、コンピュータ周辺機器用の光ディスクでは２ＫＢのセクターに分割された領域にデータを記録するようになっている。例えば、図８のような構成となっており、エンボスピットで構成されたアドレス情報を持ったヘッダー部、ヘッダー部以外はデータ部であり、データ部はＰＬＬ引き込み用の一定周波数信号が記録されているＶＦＯ、その後引き続いて実際の情報データ部で構成されている。
【００３６】
図９に第３の実施例における光ディスク再生装置のブロック図を示す。
情報データ部においては再生信号が単一周波数の信号とはならないため、データ再生専用のＰＬＬにもちいる位相誤差検出器２５を持つ。この位相検出器２５は例えば、再生信号のゼロクロス付近のチャネルクロックでＡ／Ｄサンプルしたサンプル値を用いることで実現できる。当業者であれば周知のことであり、本発明の主眼ではないため説明は割愛する。２５はスイッチで図示せぬタイミングコントローラによりスイッチ２２側と位相誤差検出器２５側とを切り換える。
【００３７】
ピックアップのシーク動作を行い、所望のセクターへのアクセスが達成すると当該セクターのＶＦＯの最初の部分でＰＬＬ引き込み動作に入る。
【００３８】
第一の実施例で説明したように一定周期であるＶＦＯとＶＣＯ出力クロックの引き込み動作を行うことができる。例えばＶＦＯとして４Ｔ、すなわちＶＣＯ出力クロックの４倍の一定周波数信号が記録されているときには、正弦波テーブル、余弦波テーブルの出力信号もＶＦＯ相当の周波数の正弦波・余弦波を生成する。またチャネルクロックとＶＣＯの発振周波数は等しい必要はなく例えば２倍の周波数で発振させ、チャネルクロックには２分周したものを用いることができる。そのときにはチャネルクロックの２倍の発振周波数のクロックで正弦波テーブル、および余弦波テーブルから正弦波・余弦波を生成することでより精密な正弦波形を生成することができる。
【００３９】
ＰＬＬ引き込み動作では第１の実施例での説明のように、位相誤差検出器７と位相誤差検出器２０の出力信号の相対的な位相差におうじてスイッチ２２を開閉することによりＶＦＯの周波数とＶＣＯにより生成される正弦波、余弦波の周波数が近づくようにＶＣＯが制御され速やかにＶＣＯをＶＦＯにＰＬＬすることができる。その後図示せぬコントローラは図８に示すフォーマット上、ＶＦＯの最後の部分、情報データの始まる手前でスイッチ２６を位相誤差検出器２５に切り換え、情報データ部分は位相誤差検出器２５による通常のＰＬＬ動作に入る。また情報データの再生信号をデータセパレータ１４で2値化し、ＥＣＣ１５によりエラーを訂正して上位のシステムにデータを転送する。
【００４０】
このように、セクターフォーマットにおける記録データのＶＦＯ部において、２つの位相誤差検出器をもちいてＶＣＯの制御電圧を制御することにより高速にＰＬＬロックが可能になる。そのため、ＶＦＯ部を短くすることが可能になり、情報データ部の容量を増やすことが可能になる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施例に係る光ディスク信号処理系のブロック図
【図２】本発明の実施例に係る位相誤差検出器の詳細ブロック図
【図３】本発明における位相誤差検出系各種信号波形
【図４】位相進み遅れ検出器の詳細ブロック図
【図５】本発明におけるＰＬＬ引き込み時の各種信号波形
【図６】本発明の第２の実施例に係る光ディスク信号処理系のブロック図
【図７】本発明の第２の実施例に係る引き込み制御の詳細ブロック図
【図８】本発明の第３の実施例に係る物理データフォーマット概略図
【図９】本発明の第３の実施例に係る光ディスク信号処理系のブロック図
【図１０】従来の光ディスク信号処理系のブロック図
【符号の説明】
【００４２】
１  光ディスク
２  スピンドルモータ
３  ピックアップ
４  アンプ
５  Ａ／Ｄコンバータ
６  バンドパスフィルタ（ＢＰＦ）
７  位相誤差検出器
８  ループフィルタ
１０  Ｄ／Ａコンバータ
１１  ＶＣＯ
１４  データセパレータ
１５  ＥＣＣ
２０  位相誤差検出器
２１  位相進み遅れ検出器
２２  スイッチ
２３  引き込み制御ブロック
２５  位相誤差検出器
３２  正弦波テーブル
３６  余弦波テーブル
【図１】
2006277823.tif 000003
【図２】
2006277823.tif 000004
【図３】
2006277823.tif 000005
【図４】
2006277823.tif 000006
【図５】
2006277823.tif 000007
【図６】
2006277823.tif 000008
【図７】
2006277823.tif 000009
【図８】
2006277823.tif 000010
【図９】
2006277823.tif 000011
【図１０】
2006277823.tif 000012