(57)【要約】      （修正有）【課題】高品位な表示画像を得る。【解決手段】加熱温度220℃、保持時間30分の条件下にて、アモルファス系の画素電極の場合はアニ−ル処理Ｃを実行して画素電極１０の抵抗を小さくする。次に、その他の構成要素を取り付けて素子基板を作製すると共にカラーフィルタ基板９１を作製してそれらを貼り合せる等して電気光学装置１００を製造する。これにより、コンタクト抵抗は５００ＫΩ以下の大きさになり、横スジムラ、画素ムラ等の生じない高品位な表示画像が得られる。【選択図】    図２
2006053373.tif 000002
【特許請求の範囲】
【請求項１】
データ線と、第１電極、絶縁膜及び第２電極を有し前記データ線に接続された二端子素子と、前記データ線と前記二端子素子の上に形成された絶縁膜と、当該絶縁膜の上に形成された画素電極と、前記第２電極と前記画素電極とを接続するコンタクトホールとを有し、電気光学物質を保持する基板を備えた電気光学装置であって、
前記コンタクトホールの接続部分の抵抗は、０．１Ｖの電圧印加時に５００ＫΩ以下の大きさに設定されていることを特徴とする電気光学装置。
【請求項２】
前記画素電極はＩＴＯであり、前記第２電極はＣｒであることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記コンタクトホールの径は５〜２０μｍの大きさに設定されていることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
【請求項５】
二端子素子を有し、電気光学物質を保持する基板を備えた電気光学装置の製造方法であって、
前記基板上に第１電極、絶縁膜、第２電極の順に形成して前記二端子素子を形成する工程と、
前記第２電極の上に絶縁膜を形成する工程と、
前記絶縁膜の上に画素電極を形成する工程と、を備え、
前記第２電極を形成した後で、前記画素電極を形成する前に、加熱温度２３０〜２８０℃及び保持時間６０分以下の条件下にて、前記二端子素子に対してアニ−ル処理を実行する工程を含む工程により素子基板を形成することを特徴とする電気光学装置の製造方法。
【請求項６】
前記絶縁膜を成膜する工程では、前記アニ−ル処理を実行した後で、前記画素電極を形成する前に、前記絶縁膜を成膜し、
前記第２電極の上に５〜２０μｍの径を有するコンタクトホールを形成する工程を備えることを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記絶縁膜を成膜した後で、前記画素電極を形成する前に、不活性ガスと酸素ガスの流量比を１０：０乃至１０：２で流入した装置内にて、前記絶縁膜及び前記コンタクトホール内に位置する前記第２電極の表面を洗浄するクリーニング工程を備えることを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記クリーニング工程は、前記不活性ガスとしてアルゴンガスを用いることを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項９】
前記画素電極を形成する工程は、前記クリーニング工程の実行後に、スパッタリング装置にて成膜速度を２乃至４Å／秒で行い、前記絶縁膜及び前記コンタクトホール内に位置する形成する工程を備えることを特徴とする請求項７又は８に記載の電気光学装置の製造方法。
【請求項１０】
前記画素電極を形成した後に、加熱温度２００〜２３０℃及び保持時間３０〜６０分の条件下にて、当該画素電極に対してアニ−ル処理を実行する工程を備えることを特徴とする請求項９に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な電気光学装置等に関する。
【背景技術】
【０００２】
従来から、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。電気光学装置の一例としての二端子素子型アクティブマトリクス、あるいはＴＦＤ(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する２枚の基板のうち一方の基板に走査線が、他方の基板に信号線（データ線）及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、薄膜ダイオードなどの電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。
【０００３】
また、この種のＴＦＤ液晶パネルの他の形態として、例えば、樹脂基板上に二酸化シリコン膜を介して形成されたダイオード素子と、層間絶縁膜上に形成された画素電極とを、コンタクトホールを介して接続してなるアクティブマトリクス基板を備える透過型液晶表示装置が知られている（例えば、特許文献１を参照）。特に、この特許文献１によれば、アクティブマトリクス基板を製造するに際しては、アニ−ル処理を行ってコンタクト抵抗を改善するようにしている。
【０００４】
しかしながら、上記のようにダイオード素子と画素電極とをコンタクトホールを介して接続する構造を有するＴＦＤ液晶パネルでは、コンタクトホールの径が大きすぎると開口率が低下する一方、コンタクトホールの径が小さすぎるとダイオードとＩＴＯとの接続部分の抵抗が大きくなってしまい、良好な表示画像が得られなくなるという問題がある。また、かかるＴＦＤ液晶パネルを製造する際において、アニ−ル条件及びＩＴＯの成膜条件によっては、当該接続部分の抵抗が高くなったり、或いは透過率が低下したりする等の現象が生じるという問題がある。
【０００５】
【特許文献１】特開２００２−３０３８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、以上の点に鑑みてなされたものであり、コンタクトホール径の大きさ、画素電極と二端子素子との接続部分の抵抗値、二端子素子や画素電極（ＩＴＯ）等に対する熱処理の条件及び画素電極の成膜条件を最適化することにより、高品位な表示画像を得ることが可能な電気光学装置及びその製造方法並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の１つの観点では、データ線と、第１電極、絶縁膜及び第２電極を有し前記データ線に接続された二端子素子と、前記データ線と前記二端子素子の上に形成された絶縁膜と、当該絶縁膜の上に形成された画素電極と、前記第２電極と前記画素電極とを接続するコンタクトホールとを有し、電気光学物質を保持する基板を備えた電気光学装置であって、前記コンタクトホールの接続部分の抵抗は、０．１Ｖの電圧印加時に５００ＫΩ以下の大きさに設定されている。
【０００８】
上記の電気光学装置は、データ線と、タンタルを主成分とするタンタルタングステン等からなる第１電極、Ｔａ２Ｏ５等からなる絶縁膜及びクロムやモリブデン等からなる第２電極を有し、データ線に接続された薄膜ダイオードなどの二端子素子と、データ線及び二端子素子を被覆する絶縁膜（後述の実施形態では、「オーバーレイヤー」と呼ぶ）と、絶縁膜上に形成された画素電極と、第２電極と画素電極とを接続するコンタクトホールを有し、電気光学物質を保持する基板を備えて構成される。
【０００９】
この電気光学装置では第２電極と画素電極の接続部分の抵抗（以下、「コンタクト抵抗」とも呼ぶ）が５００ＫΩより大きくなると、表示画像上に横スジムラ、画素ムラ等が生じて表示に悪影響を与える。即ち、コンタクト抵抗が５００ＫΩより大きくなると、二端子素子の各電極及びデータ線等の全体の配線の引き回しによる抵抗分にコンタクト抵抗の抵抗分が付加されて、その配線に対応する時定数ＲＣ（抵抗分Ｒと容量分Ｃとの積）が大きくなり波形なまりが生じる。そして、この波形なまりの影響によって、横スジムラ、画素ムラ等の現象が生じ表示に悪影響を与えることになる。この点、この電気光学装置では、第２電極と画素電極の接続部分の抵抗は、当該接続部分へ０.１Ｖの電圧を印加したときに５００ＫΩ以下、より望ましく５０ＫΩ以下の大きさに設定されている。よって、駆動時に、横スジムラ、画素ムラ等が表示画像上に生じることはない。これにより、二端子素子を駆動するのに必要な抵抗で良好な表示を得ることができる。
【００１０】
好適な例では、前記画素電極をＩＴＯとすることができ、前記第２電極をＣｒとすることができる。また、好適な例では、前記コンタクトホールの径を５〜２０μｍの大きさに設定することができる。このように、コンタクトホールの径をできる限り小さくすることにより、開口率の低下を防止できる。
【００１１】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００１２】
本発明の他の観点では、二端子素子を有し、電気光学物質を保持する基板を備えた電気光学装置の製造方法は、前記基板上に第１電極、絶縁膜、第２電極の順に形成して前記二端子素子を形成する工程と、前記第２電極の上に絶縁膜を形成する工程と、前記絶縁膜の上に画素電極を形成する工程と、を備え、前記第２電極を形成した後で、前記画素電極を形成する前に、加熱温度２３０〜２８０℃及び保持時間６０分以下の条件下にて、前記二端子素子に対してアニ−ル処理を実行する工程を含む工程により素子基板を形成する。
【００１３】
上記の電気光学装置の製造方法によれば、初めの工程により、例えば基板上の画素領域内に、タンタルを主成分とするタンタルタングステン等からなる第１電極、Ｔａ２Ｏ５等からなる絶縁膜、クロムやモリブデン等からなる第２電極の順に形成することにより二端子素子を形成することができる。次の工程により、二端子素子の構成要素である第２電極の上に絶縁膜を形成することができる。さらに、次の工程、即ち第２電極を形成した後で画素電極を形成する前に、加熱温度２３０〜２８０℃及び保持時間６０分以下、望ましくは３０分以下の条件下にて、二端子素子に対してアニ−ル処理を実行することができる。この場合の好適な例としては、加熱温度を２５０℃、かかる温度の保持時間が５分の条件下で、二端子素子に対してアニ−ル処理を実行することができる。また、アニ−ル処理の効果は、目的の加熱温度と保持時間の積分値の大きさに比例して発揮される。したがって、２３０〜２８０℃の温度範囲内で目的の加熱温度を２５０℃より大きくする場合には保持時間を５分より短くし、その一方、かかる温度範囲内で目的の加熱温度を２５０℃より小さくする場合には保持時間を５分より長くして、アニ−ル処理を実行するのが好ましい。これにより、二端子素子を一定の素子特性にすることができる。また、クロムやモリブデン等からなる第２電極を形成する前のＴａ２Ｏ５等からなる絶縁膜形成直後のアニール処理の設定温度をやや低温化することで、第２電極形成後のアニール処理を省略することも可能である。特に、第２電極形成後のアニール処理時間を短めに設定することで、後工程にて画素電極と二端子素子とを接続したときに、それらの接続部分の抵抗をより小さくすることができる。次の工程により、絶縁膜の上に画素電極を形成することができる。上記の工程を含む工程により電気光学装置の素子基板を作製することができる。
【００１４】
上記の電気光学装置の製造方法の一態様によれば、前記絶縁膜を成膜する工程では、前記アニ−ル処理を実行した後で、前記画素電極を形成する前に、前記絶縁膜を成膜し、前記第２電極の上に５〜２０μｍの径を有するコンタクトホールを形成する工程を備える。
【００１５】
この態様によれば、上記の絶縁膜を成膜する工程により、アニール処理を実行した後で画素電極を形成する前に絶縁膜を成膜し、当該絶縁膜をパターニングすることにより、第２電極の上に５〜２０μｍの径を有するコンタクトホールを形成することができる。絶縁膜の材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。コンタクトホールの形成は、ステッパー又は一括露光機にて行うことができる。一般的に、ステッパーは５〜６μｍの範囲でコンタクトホールを形成することができる。このため、ステッパーにてコンタクトホールを形成する場合は、より開口率を向上させるためコンタクトホールの径を５μｍに形成するのが好ましい。一方、一括露光機は６〜８μｍの範囲でコンタクトホールを形成することができる。このため、一括露光機にてコンタクトホールを形成する場合は、コンタクトホールの径を７μｍに形成するのが好ましい。これにより、開口率を向上させることができる。また、一括露光することにより、コンタクトホールを同時に複数形成できるので、低コストでコンタクトホールを形成することができる。
【００１６】
上記の電気光学装置の製造方法の他の態様では、前記絶縁膜を成膜した後で、前記画素電極を形成する前に、不活性ガスと酸素ガスの流量比を１０：０乃至１０：２で流入した装置内にて、前記絶縁膜及び前記コンタクトホール内に位置する前記第２電極の表面を洗浄するクリーニング工程を備える。好適な例では、前記クリーニング工程は、前記不活性ガスとしてアルゴンガスを用いることができる。
【００１７】
例えば、絶縁膜をパターニングした後に、画素電極を形成する前のクリーニング工程として、不活性ガスとしてアルゴンガスを３４０ｓｃｃｍ、酸素ガスとして３５ｓｃｃｍを流入して内圧３から４Ｐａの装置内にて、パワー密度を２ＫＷ／ｍ２で３０秒処理し、絶縁膜及びコンタクトホール内に位置する第２電極の表面を洗浄することができる。これにより、絶縁膜及びコンタクトホール内に位置する第２電極の表面上に残存する樹脂等の有機成分を効果的に除去することができ、第２電極と画素電極の接続部分の抵抗を小さくすることができる。加えて、絶縁膜と画素電極との密着性を向上させることができる。
【００１８】
上記の電気光学装置の製造方法の他の態様では、前記画素電極を形成する工程は、前記クリーニング工程の実行後に、スパッタリング装置にて成膜速度を２乃至４Å／秒で行い、前記絶縁膜及び前記コンタクトホール内に位置する形成する工程を備える。
【００１９】
この態様によれば、画素電極を形成する工程により、クリーニング工程の実行後に、スパッタリング装置にて透明導電膜の成膜速度を２乃至４Å／秒で行い、絶縁膜及びコンタクトホール内に位置する第２電極の上に画素電極を形成することができる。
【００２０】
例えば、スパッタリング装置にてアルゴンガスと酸素ガス流量を８０ｓｃｃｍ、１ｓｃｃｍの内圧を０．６Ｐａとし、温度設定を２１０℃、パワーを２.５ＫＷとして、アノード棒を４回Ｓｃａｎして、絶縁膜及びコンタクトホール内に位置する第２電極の上に画素電極を５００Å形成することができる。このときの成膜速度は、約３Å／秒である。これにより、画素電極のシート抵抗を小さくすることができる。また、画素電極の透過率を高くすることができる。さらに、パターン形成時のサイドエッチ量及び画素電極の接続部分の抵抗を小さくすることができる。具体的には、上記の条件で、両側で１．９μｍ（片側０．９５μｍ）のサイドエッチが発生したが、十分制御可能なレベルである。
【００２１】
上記の電気光学装置の製造方法の他の態様では、前記画素電極を形成した後に、加熱温度２００〜２３０℃及び保持時間３０〜６０分の条件下にて、当該画素電極に対してアニ−ル処理を実行する工程を備える。
【００２２】
この態様によれば、次の工程により、即ち画素電極を形成した後に、好適な例として加熱温度を２２０℃、かかる温度の保持時間が３０分の条件下で、少なくとも当該画素電極に対してアニ−ル処理を実行することができる。また、アニ−ル処理の効果は、目的の加熱温度と保持時間の積分値の大きさに比例して発揮される。したがって、２００〜２３０℃の温度範囲内で目的の加熱温度を２２０℃より大きくする場合又は小さくする場合は、夫々２２０℃（保持時間３０分）と同様の効果を得ることができる保持時間に調整する。これにより、特にアモルファス系の画素電極の場合は、当該画素電極の抵抗を小さくすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の一例としての液晶表示装置に適用したものである。本実施形態では、コンタクトホール径の大きさ、画素電極とＴＦＤ素子の構成要素である第２金属膜との接続部分の抵抗値、ＴＦＤ素子や画素電極等に対する熱処理（以下、「アニ−ル処理」と呼ぶ）の条件、及び画素電極の成膜条件を最適化することにより高品位な表示画像を得る。
【００２４】
[液晶表示装置１００の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図１は、本発明の液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置１００は、ＴＦＤ素子を用いたアクティブ・マトリクス駆動方式であって、半透過反射型の液晶表示装置である。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００２５】
まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。
【００２６】
図２において、液晶表示装置１００は、素子基板９２と、その素子基板９２に対向して配置されるカラーフィルタ基板９１とが枠状のシール部材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金属粒子などの導通部材７が混入されている。
【００２７】
下側基板２の内面上には、表面上に細かい凹凸が形成された散乱層９が形成されている。散乱層９の内面上は、サブ画素ＳＧ毎に、所定の厚みを有する反射層５が形成されている。各反射層５には、矩形状の開口部２０（以下、「透過開口領域」とも呼ぶ。）が形成されている。各反射層５は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口部２０は、カラーフィルタ基板９１の内面上に縦横にマトリクス状に配列されたサブ画素ＳＧ毎に、当該サブ画素ＳＧの全面積を基準として所定割合の面積を有するように形成されている。
【００２８】
反射層５上であって且つ各サブ画素ＳＧの間には、隣接するサブ画素ＳＧ間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。
【００２９】
また、反射層５上及び開口部２０上には、サブ画素ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素ＳＧから構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。また、図２に示すように、開口部２０上に形成された着色層６の厚さは、反射層５上に形成された着色層６の厚さよりも厚く形成されている。これにより、着色層６は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。
【００３０】
着色層６及び黒色遮光層ＢＭの上には、透明樹脂等からなる保護層１８が形成されている。この保護層１８は、カラーフィルタ基板９１及び液晶表示装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。保護層１８の表面上には、ストライプ状のＩＴＯ（Indium-Tin Oxide）などの透明電極（走査電極）８が形成されている。この透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。
【００３１】
一方、上側基板１の内面上には、下地層となるＴａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、データ線３２及びＴＦＤ素子２１が形成されている。Ｔａ２Ｏ５膜７０、データ線３２及びＴＦＤ素子２１の内面上には、絶縁性を有するオーバーレイヤー２５が形成されている。オーバーレイヤー２５の内面上には、サブ画素領域ＳＧ毎に画素電極１０が形成されている。上側基板１の内面上の左右周縁部には、走査線３１が形成されており、走査線３１の一端部はシール部材３内まで延在しており、その走査線３１は、シール部材３内の導通部材７と電気的に接続されている。
【００３２】
下側基板２の透明電極８の内面上、及び上側基板１の画素電極１０の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層４の厚さを均一に保持するために粒子状のスペーサ（図示略）がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。
【００３３】
下側基板２の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００３４】
下側基板２の透明電極８、即ち下側基板２の走査線と、上側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。
【００３５】
さて、本実施形態の液晶表示装置１００において反射型表示がなされる場合、液晶表示装置１００に入射した外光は、図２に示す経路Ｒに沿って進行する。つまり、液晶表示装置１００に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、着色層６が形成されている領域を通過して、その着色層６の下側にある反射層５により反射され、再度着色層６を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００３６】
一方、透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行し、透過領域、即ち、開口部２０上の着色層６を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００３７】
次に、図１、図３及び図４を参照して、本発明の素子基板９２及びカラーフィルタ基板９１の電極及び配線の構成について説明する。図３は、素子基板９２を正面方向（即ち、図２における下方）から観察したときの素子基板９２の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９１を正面方向（即ち、図２における上方）から観察したときのカラーフィルタ基板９１の電極の構成を平面図として示す。図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
【００３８】
図１において、素子基板９２の画素電極１０と、カラーフィルタ基板９１の透明電極８との交差する領域が表示の最小単位であるサブ画素ＳＧを構成する。そして、このサブ画素ＳＧが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１及び図３において、液晶表示装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００３９】
（電極及び配線構成）
先ず、図３を参照して、素子基板９２の電極及び配線の構成などについて説明する。素子基板９２は、ＴＦＤ素子２１、画素電極１０、複数の走査線３１、複数のデータ線３２、ＹドライバＩＣ３３、ＸドライバＩＣ３４、及び複数の外部接続用端子３５を備えている。
【００４０】
素子基板９２の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、それぞれ実装されている。なお、図３において、素子基板９２の張り出し領域３６側の辺９２ａから反対側の辺９２ｃへ向かう方向をＸ方向とし、辺９２ｄから辺９２ｂへ向かう方向をＹ方向とする。
【００４１】
張り出し領域３６上には、複数の外部接続用端子３５が形成されている。ＹドライバＩＣ３３及びＸドライバＩＣ３４の各入力端子（図示略）は、導電性を有するバンプを介して、その複数の外部用接続端子３５にそれぞれ接続されている。外部接続用端子３５は、ＡＣＦや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶表示装置１００へ信号や電力が供給される。
【００４２】
ＸドライバＩＣ３４の出力端子（図示略）は、導電性を有するバンプを介して、複数のデータ線３２に接続されている。一方、各ＹドライバＩＣ３３の出力端子（図示略）は、導電性を有するバンプを介して、複数の走査線３１に接続されている。これにより、各ＹドライバＩＣ３３は複数の走査線３１に走査信号を、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号をそれぞれ出力する。
【００４３】
複数のデータ線３２は、紙面縦方向に延在する直線状の配線であり、張り出し領域３６から有効表示領域ＶにかけてＸ方向に形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて複数のＴＦＤ素子２１に接続されており、各ＴＦＤ素子２１は対応する各画素電極１０に接続されている。
【００４４】
複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＸ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＹ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部は、シール部材３内で導通部材７に接続されている。
【００４５】
次に、カラーフィルタ基板９１の電極の構成について説明する。図４に示すように、カラーフィルタ基板９１は、Ｙ方向にストライプ状の透明電極（走査電極）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に接続されている。
【００４６】
以上に述べた、カラーフィルタ基板９１と素子基板９２とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９１の各透明電極８は、素子基板９２の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素ＳＧを構成する。
【００４７】
また、カラーフィルタ基板９１の透明電極８（即ち、カラーフィルタ基板９１側の走査線）と、素子基板９２の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９１の各走査線と、素子基板９２の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９１の透明電極８は、素子基板９２の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００４８】
（オーバーレイヤー構造）
次に、図５及び図６を参照して、液晶表示装置１００における素子基板９２の構造、即ちオーバーレイヤー構造について説明する。図５は、素子基板９２における複数の画素電極１０等のレイアウトを示す平面図である。図６は、図５における切断線Ｂ−Ｂ’に沿った部分断面図である。なお、図５は、背面側から観察側を見た場合の構成を示しているので、図５では手前側が、図６では上側が、それぞれ背面側となる。
【００４９】
上側基板１の外面上には、位相差板１３及び偏光板１４が配置されている。一方、上側基板１の内面上には、Ｔａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、ＴＦＤ素子２１及びデータ線３２が形成されている。
【００５０】
ＴＦＤ素子２１は、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂから構成される。第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂは、タンタルを主成分とするＴａＷ（タンタルタングステン）などからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成され、Ｔａ２Ｏ５などからなる絶縁膜３２３と、この表面に形成されて相互に離間する第２金属膜３１６、３３６とを有する。このうち、第２金属膜３１６、３３６は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３２からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、後述するＩＴＯ等の画素電極１０の接続部１０Ｚに接続するために用いられる。
【００５１】
ここで、ＴＦＤ素子２１のうち、第１のＴＦＤ素子２１ａは、データ線３２の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２１ｂは、データ線３２の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ素子２１ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２１ｂの電流−電圧特性は、第１のＴＦＤ素子２１ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２１は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００５２】
また、データ線３２の下層には、図６に示すように、Ｔａ２Ｏ５膜７０側から順に第１金属膜３１２、絶縁膜３１３が夫々形成されている。
【００５３】
Ｔａ２Ｏ５膜７０の内面上には、オーバーレイヤー２５が形成されてなり、ＴＦＤ素子２１及びデータ線３２はオーバーレイヤー２５にて覆われている。オーバーレイヤー２５は、断面視した状態で略円錐台形を逆にした形状をなす開口、即ちコンタクトホール２５ａを有している。オーバーレイヤー２５の内面上には、画素電極１０が形成されている。
【００５４】
図５に示すように、画素電極１０は、オーバーレイヤー２５の内面上にマトリクス状に配列されている。画素電極１０ａ、１０ｂ、１０ｃは、Ｂ（青）、Ｒ（赤）、Ｇ（緑）の各色に対応する着色層６と夫々対向している。各画素電極１０は、コンタクトホール２５ａ内に延びてＴＦＤ素子２１と電気的に接続される接続部１０Ｚを有している。各画素電極１０の接続部１０Ｚは、コンタクトホール２５ａを介して、対応するＴＦＤ素子２１の第２金属膜３３６と接続されている。そして、同一列に属する画素電極１０は、それぞれＴＦＤ素子２１を介して、１本のデータ線３２に共通接続されている。また、同一行に属する画素電極１０は、夫々１本の透明電極８（走査線）と対向している。
【００５５】
（コンタクトホール径及びコンタクト抵抗の規定方法）
次に、図５乃至図７を参照して、本発明の特徴をなすコンタクトホール径及びコンタクト抵抗の規定方法について説明する。図７は、コンタクト抵抗とコンタクトホール径との関係を示すグラフである。図７において、「コンタクト抵抗」とは、画素電極１０と第２金属膜３３６との接続部分Ｅ１（図６を参照）に０．１Ｖの電圧を印加したときの抵抗をいう。また、「コンタクトホール径」とは、図６における画素電極１０と第２金属膜３３６との接続部分Ｅ１の位置に対応する、コンタクトホール２５ａの径Ｄ１をいう。
【００５６】
素子基板９２の製造工程において、Ｔａ２Ｏ５膜７０上に第２金属膜３３６等を形成した後であって、且つ、画素電極１０等を形成する前に、ＴＦＤ素子２１等に対して一定条件下で後述する熱処理Ｂ、即ちアニ−ル処理Ｂを実施する。このアニ−ル処理Ｂは、ＴＦＤ素子２１の素子特性を仕様で決められた一定の特性にするために行われるものである。特に、アニ−ル処理Ｂを一定の条件下にて実行することにより、コンタクト抵抗を小さくすることができる。図７において、グラフＷ１は、アニ−ル処理Ｂを、一定の条件下、具体的には２５０℃、保持時間５分の条件下で実施した場合のコンタクト抵抗とコンタクトホール径との関係を示すグラフである。なお、「保持時間」とは、目的の温度（グラフＷ１では２５０℃）を保持している時間である。一方、グラフＷ２は、アニ−ル処理Ｂを実行していない場合のコンタクト抵抗とコンタクトホール径との関係を示すグラフである。なお、グラフＷ１及びＷ２は、画素電極１０と第２金属膜３３６の接続部分Ｅ１に０．１（Ｖ）の電圧を印加したときの抵抗値と、コンタクトホール２５ａの径Ｄ１との関係を示すグラフである。
【００５７】
図７のグラフＷ１及びＷ２より、コンタクトホール２５ａの径Ｄ１が大きくなるに従いコンタクト抵抗は小さくなる一方、コンタクトホール２５ａの径Ｄ１が小さくなるとコンタクト抵抗が大きくなることが理解される。これは、コンタクトホール２５ａの径Ｄ１の大きさに応じて、画素電極１０と第２金属膜３３６の接続部分Ｅ１の面積が変わるからである。
【００５８】
液晶表示装置１００において、コンタクト抵抗が５００ＫΩ程度より大きくなると、表示画像上に横スジムラ、画素ムラ等が生じて表示に悪影響を与える。この原因について簡単に述べる。コンタクト抵抗が５００ＫΩ程度より大きくなると、ＴＦＤ素子２１の各電極及びデータ線３２等の全体の配線の引き回しによる抵抗分にコンタクト抵抗の抵抗分が付加されて、その配線に対応する時定数ＲＣ（抵抗分Ｒと容量分Ｃとの積）が大きくなり波形なまりが生じる。そして、この波形なまりの影響によって、横スジムラ、画素ムラ等の現象が生じ表示に悪影響を与えることになる。
【００５９】
そこで、そのような不具合を回避するためには、接続部分Ｅ１に０．１Ｖの電圧を印加した時にコンタクト抵抗が５００ＫΩ以下となるようにコンタクトホール２５ａの径Ｄ１を一定の大きさに規定する必要がある。グラフＷ１及びＷ２より、コンタクトホール２５ａの径Ｄ１を５μｍ以上に規定すれば、コンタクト抵抗を５００ＫΩより小さくすることができることが理解される。特にグラフＷ２の場合、即ちアニ−ル処理Ｂを実施しない場合には、コンタクトホール２５ａの径Ｄ１が５μｍより小さくても、コンタクト抵抗を５００ＫΩより小さくすることができるものと推測される。クロムやモリブデン等からなる第２金属膜３３６（第２電極）を形成する前のＴａ２Ｏ５等からなる絶縁膜３２３形成直後のアニール処理（アニールＡ）の設定温度をやや低温化することで、第２金属膜３３６（第２電極）形成後のアニール処理（アニールＢ）を省略することも可能である。
【００６０】
よって、本発明では、コンタクトホール２５ａの径Ｄ１を一定の大きさに規定する。コンタクト抵抗を５００ＫΩ以下にするためには、上記したようにコンタクトホール２５ａの径Ｄ１を５μｍ以上の大きさに規定すればよい。しかし、コンタクトホール２５ａの径Ｄ１を大きくし過ぎるとその分だけ画素電極１０の開口率が低下することになる。
【００６１】
即ち、図６の断面図を参照して理解されるように、コンタクトホール２５ａの径Ｄ１を大きくすると、それに伴ってオーバーレイヤー２７の表面付近に位置するコンタクトホール２５ａの径Ｄ２も大きくなる。一般的に、コンタクトホール２５ａの部分では光漏れが生じ表示に悪影響を与える恐れがあるので、そのような光漏れを防止するために対向基板となるカラーフィルタ基板９１上のコンタクトホール２５ａに対応する位置には黒色遮光層ＢＭが形成される。上述のようにコンタクトホール２５ａの径Ｄ２が大きくなるとその分だけ黒色遮光層ＢＭの領域も増えることになるので画素電極１０の開口率が低下することになる。このため、コンタクトホール２５ａの径Ｄ１の上限値を一定の大きさに規定する必要がある。そこで、本発明では、開口率との関係からコンタクトホール２５ａの径Ｄ１の上限値を２０μｍとする。
【００６２】
以上の検討結果を踏まえると、本発明の液晶表示装置１００では、コンタクトホール２５ａの径Ｄ１を５μｍ〜２０μｍに規定して、接続部分Ｅ１に０．１Ｖの電圧を印加した時にコンタクト抵抗が５００ＫΩ以下となるようにする。これにより、駆動時に、横スジムラ、画素ムラ等が表示画像上に生じることはない。よって、ＴＦＤ素子２１を駆動するのに必要な抵抗で良好な表示を得ることができる。また、コンタクトホール２５ａの径Ｄ１を５μｍ〜２０μｍに規定することにより、開口率の低下を防止することができる。
【００６３】
[液晶表示装置１００の製造方法]
次に、図８乃至図１１を参照して、液晶表示装置１００の製造方法について説明する。図８は、液晶表示装置１００の製造方法を示すフローチャートである。図９は、図８における工程Ｓ１に対応するフローチャートであり、具体的には素子基板９２の製造方法を示すフローチャートである。特に、本発明は、図９のフローチャートにおける工程Ｐ９〜Ｐ１１、及び工程Ｐ１３に特徴を有している。図１０及び図１１は、図９のフローチャートの各工程に対応する部分断面図及びその部分断面図に対応する部分平面図を示している。なお、図１０及び図１１の部分平面図において、矩形状の破線領域は１つのサブ画素領域ＳＧを示している。
【００６４】
先ず、素子基板９２を作製する（工程Ｓ１）。ここで、図９乃至図１１を参照して、素子基板９２の製造方法について詳述する。まず、図１０（ａ）に示すように、上側基板１上に、下地層となるＴａ２Ｏ５膜７０を約０.１μｍの厚さにて形成し（工程Ｐ１）、続いて、そのＴａ２Ｏ５膜７０上に、Ｗ（タングステン）を約０.２重量％含むＴａＷ膜３５０を約０.１μｍの厚さにて形成する（工程Ｐ２）。なお、図１０（ａ）において、一点鎖線はＴａ２Ｏ５膜７０を示し、二点鎖線はＴａＷ膜３５０を示している。
【００６５】
次に、図１０（ｂ）に示すように、ＴａＷ膜３５０をドライエッチングによりパターニングし（工程Ｐ３）、ＴＦＤ素子２１の構成要素である第１金属膜３２２、及びデータ線３２の構成要素である第１金属膜３１２を夫々形成する。次に、図１０（ｃ）に示すように、陽極酸化法にて、第１金属膜３２２上に、Ｔａ２Ｏ５膜、即ち絶縁膜３２３を約０．０２μｍの厚さにて形成する（工程Ｐ４）。また、このとき、同様に陽極酸化法にて、第１金属膜３１２上にも、Ｔａ２Ｏ５膜、即ち絶縁膜３１３を所定の厚さに形成する（工程Ｐ４）。
続いて、第１金属膜３２２を被覆している絶縁膜３２３等に対して熱処理Ａ、即ちアニ−ル処理Ａを実行する（工程Ｐ５）。アニ−ル処理Ａは、例えば、アニ−ル処理装置内における窒素ガス等の雰囲気中で約３２０℃、保持時間３０分の条件下にて実行する。このアニ−ル処理Ａを実行することにより、絶縁膜３２３たるＴａ２Ｏ５膜がより緻密な膜になり、設計仕様を満たす絶縁膜３２３を形成することができる。
【００６６】
次に、Ｔａ２Ｏ５膜７０、並びに絶縁膜３２３及び３１３の上に、クロム膜を約０.３μｍの厚さにて形成し（工程Ｐ６、図示略）、続いて、図１０（ｄ）に示すように、そのクロム膜をパターニングして、第２金属膜３３６、３１６を形成する（工程Ｐ７）。これにより、データ線３２が形成される。次に、図１１（ａ）に示すように、上記の工程において陽極酸化するために使用していた余分なＴａＷ膜、厳密にいえば表面上に絶縁膜３２３が形成された余分な第１金属膜３２２をＴａ２Ｏ５膜７０上から分離する（工程Ｐ８）。これにより、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂを含むＴＦＤ素子２１が形成される。
【００６７】
次に、本発明の特徴をなすアニ−ル処理Ｂを実行する（工程Ｐ９）。即ち、第２電極膜３３６、３１６の成膜後、オーバーレイヤー２５及び画素電極（ＩＴＯ）の成膜前にアニ−ル処理Ｂを実行する。アニ−ル処理Ｂは、上記したようにＴＦＤ素子２１の特性を仕様で決められた一定の特性にするために行われるものである。特に、本発明では、アニ−ル処理Ｂを一定の条件下で実行することにより、絶縁膜３２３と第２金属膜３３６、３１６とを馴染ませてコンタクト抵抗を小さくする。この点について、図７、図１２及び図１３を参照して説明する。図１２は、アニ−ル処理Ｂの条件を変えた場合、即ち加熱温度が２５０℃の下において保持時間を変えた場合のコンタクト抵抗と接続部分Ｅ１に印加する電圧との関係を示すグラフである。図１２において、横軸は接続部分Ｅ１に印加する印加電圧（０〜１.０（Ｖ）の範囲内）を示し、縦軸はコンタクト抵抗を示す。
【００６８】
グラフＷ１０はアニ−ル処理Ｂの保持時間が５０分のときのグラフであり、グラフＷ１１はアニ−ル処理Ｂの保持時間が２５分のときのグラフであり、グラフＷ１２はアニ−ル処理Ｂの保持時間が１０分のときのグラフであり、グラフＷ１３はアニ−ル処理Ｂの保持時間が５分のときのグラフであり、グラフＷ１４はアニ−ル処理Ｂの保持時間が０分のときのグラフである。図１３は、図１２のグラフにおける、接続部分Ｅ１への印加電圧が０.１Ｖのときのアニ−ル処理Ｂ（加熱温度２５０℃）の保持時間とコンタクト抵抗との関係を示すグラフである。なお、図１２及び図１３におけるコンタクト抵抗は、一括露光機にてコンタクトホール径を７μｍに形成したときの画素電極（ＩＴＯ）と第２金属膜３３６との接続部分Ｅ１の抵抗である。
【００６９】
図１２に示されるグラフＷ１０〜Ｗ１４、及び、図１３に示されるグラフＷ２０から理解されることは、アニ−ル処理Ｂの保持時間が長くなると、コンタクト抵抗が高くなるということである。なお、図１２に示す接続部分Ｅ１への印加電圧が０〜１.０Ｖの範囲内ではアニ−ル処理Ｂがどの保持時間の場合でも、コンタクト抵抗が直線的に変化するため、コンタクト抵抗のバラツキは少ないといえる。この理由は、主として、アニ−ル処理Ｂの保持時間が長くなるに従い、ＴＦＤ素子２１の第２金属膜３３６が酸化されてしまう割合が増加するからである。よって、コンタクト抵抗を小さくするためには、アニ−ル処理Ｂの保持時間等を一定の条件に制限する必要がある。
【００７０】
そこで、本発明ではコンタクト抵抗を小さくするために、アニ−ル処理Ｂを、一定の条件下、具体的には２３０〜２８０℃（保持時間６０分以下、望ましくは３０分以下）、好ましくは２５０℃（保持時間５分）の下で実行する。ここで、アニ−ル処理Ｂの効果は、目的の加熱温度と保持時間の積分値の大きさに比例して発揮される。このため、２３０〜２８０℃の温度範囲内で目的の加熱温度を２５０℃より大きくする場合には保持時間を５分より短くし、その一方、かかる温度範囲内で目的の加熱温度を２５０℃より小さくする場合には保持時間を５分より長くして、アニ−ル処理Ｂを実行する。かかる条件の下でアニ−ル処理Ｂを実行することにより、コンタクトホール２５ａの径Ｄ１が５μｍの場合、接続部分Ｅ１に印加する電圧が０.１Ｖのときコンタクト抵抗を５００ＫΩ以下にすることができる（図７のグラフＷ１を参照）。
【００７１】
図９に戻り、次に、オーバーレイヤーのパターニングを実行する（工程Ｐ１０）。具体的には、図１１（ｂ）に示すように、Ｔａ２Ｏ５膜７０、ＴＦＤ素子２１及びデータ線３２の上に、絶縁膜たるオーバーレイヤー２５を約２.０μｍの厚さに形成する。なお、オーバーレイヤーの材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。また、このとき同時に、ステッパー又は一括露光機によって第２金属膜３３６上の一部に、断面視した状態で略円錐台形を逆にした形状を有するコンタクトホール２５ａを形成する。  特に、本発明では、コンタクト抵抗を５００ＫΩ以下にするために、第２金属膜３３６上の位置に対応するコンタクトホール２５ａの径Ｄ１を５〜２０μｍに形成する。ステッパーは、５〜６μｍの範囲でコンタクトホールを形成することができる。このため、ステッパーを用いる場合には、開口率を向上させるためコンタクトホール２５ａの径Ｄ１を５μｍに形成するのが好ましい。一方、一括露光機は、６〜８μｍの範囲でコンタクトホールを形成することができる。このため、一括露光機を用いる場合には、コンタクトホール２５ａの径Ｄ１を７μｍに形成するのが好ましい。これにより、開口率を向上させることができる。また、一括露光することにより、コンタクトホール２５ａを同時に複数形成できるので、低コストでコンタクトホール２５ａを形成することができる。
【００７２】
次に、画素電極（ＩＴＯ）を成膜する（工程Ｐ１１）。具体的には、オーバーレイヤー２５上、及びコンタクトホール２５ａ内の第２金属膜３３６上に、スパッタリング装置により画素電極（ＩＴＯ）を形成する。これにより、コンタクトホール２５ａ内において画素電極１０と第２金属膜３３６とが電気的に接続される。なお、このときの画素電極１０の成膜条件によっては、コンタクト抵抗が高くなったり、或いはその逆に低くなったりしてしまう。このため、コンタクト抵抗を小さくするためには画素電極の成膜条件を規定する必要がある。そこで、本発明では、コンタクト抵抗を小さくするために、工程Ｐ１１において、先ず画素電極（ＩＴＯ）を形成する前にクリーニング工程（以下、単に「プラズマアッシング」と呼ぶ）を実行し、その後、画素電極（ＩＴＯ）を所定の成膜パワー及び速度で形成する。
【００７３】
ここで、「プラズマアッシング」とは、酸素ガスを添加したアルゴン等の不活性ガス雰囲気中でプラズマ活性化された酸素ガスに、工程Ｐ１０で製造された基板をさらしてその基板の表面をクリーニングする工程をいう。かかる工程を実行することにより、基板上、特に接続部分Ｅ１に残存する樹脂等の有機成分を除去することができ、コンタクト抵抗を小さくすることができる。また、オーバーレイヤーと画素電極（ＩＴＯ）との密着性を向上させることができる。
【００７４】
ここで、図１４を参照して、本発明の特徴をなす画素電極の最適な成膜条件について検討する。図１４は、画素電極の成膜条件を示す図表である。
【００７５】
図１４の図表における各項目の意味は次の通りである。「水準」とは、”プラズマアッシングするときの酸素流量（sccm）”と”画素電極の成膜パワー及び速度（Power/Scan）”の条件を変えた場合の各基準を意味する。なお、図１４では、水準１〜水準９の９つの基準を示している。「アッシング処理時の酸素流量（sccm）」とは、プラズマアッシングを実行する際にアルゴンガスに添加して流入させる酸素ガスの流量を意味する。内圧を一定（略３．５Ｐａ）とするため、アルゴンガスと酸素ガス流量の和を３７５ｓｃｃｍとしている。従って、アッシング処理時の酸素ガス流量の無し、３５ｓｃｃｍ、７０ｓｃｃｍは、アルゴンガス：酸素ガスが、夫々、３７５ｓｃｃｍ：０ｓｃｃｍ、３４０ｓｃｃｍ：３５ｓｃｃｍ、３０５ｓｃｃｍ：７０ｓｃｃｍに対応する。
【００７６】
「画素電極（ＩＴＯ）の成膜」とは、スパッタリング装置による画素電極を成膜するパワー及び速度を意味する。例えば、画素電極の成膜する厚さを０.０５μｍ（＝５００Å）とした場合に、「２．５ＫＷ（４Ｓｃａｎ）」とは、スパッタリング装置による画素電極の成膜するパワーが２．５ＫＷで、且つ、１２５Å／Ｓｃａｎの速度で画素電極を成膜することを意味する。「シート抵抗（Ω／□）」とは、正方形をなす画素電極膜の一辺から対辺までの電気抵抗を意味する。「画素電極（ＩＴＯ）の透過率（％）」とは、文字通り、光を透過させる割合を意味する。よって、透過率が高いほど明るい表示を得ることができる。「サイドエッチ量」とは、例えば、パターニングした画素電極のサイドエッジ（幅）が除去される量をいう。例えば、画素電極の幅が４.１μｍの場合に、「サイドエッチ量が４.１μｍ」とは、画素電極のパターンが全く残らないことを意味する。したがって、サイドエッチ量はできる限り小さい方が望ましいといえる。「コンタクト抵抗」とは、上記したように画素電極（ＩＴＯ）と第２金属膜３３６との接続部分Ｅ１に０．１Ｖの電圧を印加したときの抵抗をいう。
【００７７】
図１４において画素電極の最適成膜条件を有する水準は、シート抵抗、画素電極の透過率、サイドエッチ量、及びコンタクト抵抗の各項目が総合して良い水準である。そこで、水準１〜９のうちいずれの水準が良いか検討する。まず、水準１〜３、５、６は、いずれもサイドエッチ量が４.１μｍ以上であり、画素電極のパターンが残らないのでそれらの水準は好ましくない。よって、かかる水準は、いずれも総合判定で「×」を表記している。次に、水準４について検討すると、水準４は、水準１〜３、５、６に比べてサイドエッチ量は良くなっているが、３．４μｍと大きいため、総合判定で「×」を表記している。
【００７８】
次に、水準７〜９を検討すると、これらの水準のなかでは水準７及び８が好ましいといえる。特に、これらの水準７及び８は、いずれもサイドエッチ量が小さく、且つ、コンタクト抵抗も良いからである。水準９は、水準７及び８よりもサイドエッチ量とコンタクト抵抗が大きいため総合判定で「×」を表記している。ここで、最終的に水準７と水準８のどちらが良いか比較検討すると、水準７は、水準８よりサイドエッチ量が小さいが、その逆にコンタクト抵抗が大きくかつバラツキが大きい。よって、総合判定において、水準８は「◎」を、水準７は「○」を夫々表記している。
【００７９】
以上の検討結果をまとめると、画素電極の最適な成膜条件は次の通りである。まず、「プラズマアッシング」は、流量がアルゴンガス：酸素ガス＝３４０（sccm）：３５（sccm）の条件下で処理する。これは、不活性ガスと酸素ガスの流量比が、略１０：１に相当する。更に具体的には、このときの内圧は、３．５Ｐａであり、パワー密度を２ＫＷ／ｍ２で３０秒処理を行う。次に、画素電極（ＩＴＯ）の成膜は、スパッタリング装置等により２.５ＫＷ（４Ｓｃａｎ）の条件下で５００Å行う。更に具体的には、アルゴンガスと酸素ガス流量を８０ｓｃｃｍ、１ｓｃｃｍで内圧を０．６Ｐａとし、温度設定を２１０℃とする。このときの成膜速度で約３Å／秒である。これにより、シート抵抗、画素電極（ＩＴＯ）の透過率、サイドエッチ量及びコンタクト抵抗を良好にすることができる。
【００８０】
次に、画素電極のパターニングを実行する（工程Ｐ１２）。具体的には、図１１（ｃ）に示すように、サブ画素ＳＧ領域内に、画素電極（ＩＴＯ）を略矩形状にパターニングして画素電極１０を形成する（工程Ｐ１２）。
【００８１】
次に、選択的に、熱処理Ｃ、即ちアニ−ル処理Ｃを実行する（工程Ｐ１３）。アニ−ル処理Ｃの目的は、一定の条件下で画素電極１０を焼成することにより、当該画素電極１０の抵抗を小さくする。但し、ポリ系の画素電極の場合は高温で成膜するため、当該画素電極の抵抗は既に小さくなっており、アニ−ル処理Ｃを実行する必要はない。これに対して、アモルファス系の画素電極の場合は当該画素電極の抵抗が高くなっているので、アニ−ル処理Ｃを、一定の条件下、具体的には２００〜２３０℃（保持時間３０〜６０分）、好ましくは２２０℃（保持時間３０分）の条件下で実行する。アニ−ル処理Ｃの効果は、目的の加熱温度と保持時間の積分値の大きさに比例して発揮される。このため、アニ−ル処理Ｃの目的の加熱温度が２００〜２３０℃の範囲内で２２０℃より大きくする場合又は小さくする場合は、２２０℃（保持時間３０分）と同様の効果を得ることができる保持時間に調整する必要がある。
【００８２】
次に、その他の構成要素を取り付ける（工程Ｐ１４）。具体的には、図１１（ｄ）に示すように、上側基板１の下側に位相差板（１／４波長板）１３及び偏光板１４を取り付ける。こうして、図６に示される素子基板９２が作製される。
【００８３】
図８に戻り、次に、図２に示されるカラーフィルタ基板を既知の方法により作製し（工程Ｓ２）、素子基板９２とカラーフィルタ基板９１とをシール部材３を介して貼り合せる（工程Ｓ３）。次に、素子基板９２とカラーフィルタ基板９１との間に形成された開口（図示略）より液晶をその内部に注入して当該開口の封止処理をする（工程Ｓ４）。次に、その他の構成要素を実装することにより、図２に示される液晶表示装置１００が製造される。
【００８４】
こうして製造された本発明の液晶表示装置１００では、コンタクトホール２５ａの径Ｄ１が５μｍ〜２０μｍに規定されていると共に、画素電極１０と第２金属膜３３６の接続部分Ｅ１に０．１Ｖの電圧を印加したときのコンタクト抵抗が５００ＫΩ以下になっている。これにより、上記した作用効果を得ることができる。
【００８５】
[変形例]
上記の実施形態では、半透過反射型の液晶表示装置１００に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置１００にＴＮ型の液晶を適用することとしたが、これに限らず、液晶表示装置１００に負の誘電率異方性を有する液晶を適用することとしてもよい。
【００８６】
［電子機器］
次に、本発明による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。
【００８７】
図１５は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【００８８】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【００８９】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００９０】
次に、本発明に係る液晶表示装置１００を適用可能な電子機器の具体例について図１６を参照して説明する。
【００９１】
まず、本発明に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１６（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。
【００９２】
続いて、本発明に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図１６（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。
【００９３】
なお、本発明に係る液晶表示装置１００を適用可能な電子機器としては、図１６（ａ）に示したパーソナルコンピュータや図１６（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００９４】
また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【００９５】
【図１】本実施形態に係る液晶表示装置の電極及び配線の構成を示す平面図。
【図２】液晶表示装置の断面構成を示す。
【図３】素子基板の電極及び配線の構成等を示す平面図。
【図４】カラーフィルタ基板の電極の構成を示す平面図。
【図５】素子基板における二端子素子等のレイアウトを示す部分平面図。
【図６】図５におけるコンタクトホール付近の部分断面図。
【図７】コンタクトホール径とコンタクト抵抗との関係を示すグラフ。
【図８】本実施形態に係る液晶表示装置の製造方法を示すフローチャート。
【図９】素子基板の製造方法を示すフローチャート。
【図１０】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１１】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１２】コンタクト抵抗及び印加電圧等との関係を示すグラフ。
【図１３】アニ−ル処理Ｂの保持時間とコンタクト抵抗との関係を示すグラフ。
【図１４】画素電極（ＩＴＯ）の成膜条件を示す図表。
【図１５】本実施形態に係る液晶表示装置を適用した電子機器の回路ブロック図。
【図１６】本実施形態に係る液晶表示装置を適用した電子機器の例。
【符号の説明】
【００９６】
１  上側基板、  ２  下側基板、  ３  シール部材、  ６  着色層、  ７  導通部材、  ８  走査電極、  １０  画素電極、  ２５  オーバーレイヤー、  ２５ａ  コンタクトホール、  ３１  走査線、  ３２  データ線、  ２１  ＴＦＤ素子、  ９１  カラーフィルタ基板、  ９２  素子基板、  Ｅ１  接続部分、  １００  液晶表示装置
【図１】
2006053373.tif 000003
【図２】
2006053373.tif 000004
【図３】
2006053373.tif 000005
【図４】
2006053373.tif 000006
【図５】
2006053373.tif 000007
【図６】
2006053373.tif 000008
【図７】
2006053373.tif 000009
【図８】
2006053373.tif 000010
【図９】
2006053373.tif 000011
【図１０】
2006053373.tif 000012
【図１１】
2006053373.tif 000013
【図１２】
2006053373.tif 000014
【図１３】
2006053373.tif 000015
【図１４】
2006053373.tif 000016
【図１５】
2006053373.tif 000017
【図１６】
2006053373.tif 000018