(57)【要約】【課題】  無線通信システムに用いられる利得可変増幅器において、高利得増幅器と低利得増幅器に置ける、入力インピーダンスの変化を少なくすることである。【解決手段】  可変利得増幅器１０は、入力信号が供給される入力端子と増幅器の入力端子間に接続された入力整合回路１１と、増幅器の入力端子と出力端子間に直列接続された整合回路１３と第１と第２のスイッチと、増幅器の入力端子にバイアスを供給するバイアス供給回路１２と、増幅器の出力と第１の基準電源間に接続され負荷回路１５と、増幅器の出力に接続され出力信号が取り出される出力整合回路１６と、増幅器の出力と第２の基準電源間に接続された直列帰還回路１４とを有し、第１と第２のスイッチを切り換え利得制御し、入力インピーダンスの変動を防止する。【選択図】図１
2006005637.tif 000002
【特許請求の範囲】
【請求項１】
スイッチを切り換えて利得を制御する可変利得増幅器において、
入力信号が供給される入力端子と増幅器の入力端子間に接続された入力整合回路と、
前記増幅器の入力端子と出力端子間に接続され、前記増幅器の非動作時に前記スイッチを切り換えて前記入力整合回路と前記出力端子間のインピーダンスの整合をとる整合回路と、
を有する可変利得増幅器。
【請求項２】
前記スイッチと前記整合回路は前記増幅器の入力端子と出力端子間に直列接続された
請求項１記載の可変利得増幅器。
【請求項３】
前記スイッチは前記整合回路の入力と出力側にそれぞれ接続した
請求項１記載の可変利得増幅器。
【請求項４】
前記スイッチは電界効果トランジスタを含み、前記増幅器はバイポーラトランジスタを含む
請求項１記載の可変利得増幅器。
【請求項５】
前記増幅器の入力端子にバイアスを供給するバイアス回路を有し、前記電界効果トランジスタをｎ型ＭＯＳトランジスタで構成し、前記バイアス回路と択一的に選択して動作させるようにした
請求項１記載の可変利得増幅器。
【請求項６】
前記整合回路はＬＰＦ構成のインピーダンス変換器を含む
請求項１記載の可変利得増幅器。
【請求項７】
前記スイッチを切り換え、前記整合回路を低利得時に動作させるようにした
請求項１記載の可変利得増幅器。
【請求項８】
入力信号が供給される入力端子に接続された入力整合回路と、
前記入力整合回路の出力が接続され、高周波信号を増幅する増幅器と、
前記増幅器の入力端子と出力端子間に接続され、入力信号をバイパスさせる第１のスイッチと、
前記第１のスイッチの出力に接続された整合回路と、
前記整合回路の出力に接続され、前記第１のスイッチと並列的にＯＮ／ＯＦＦ動作する第２のスイッチと
を有する可変利得増幅器。
【請求項９】
前記増幅器の入力にバイアス回路を設け、前記第１と第２のスイッチと択一的に選択されて動作するようにした
請求項８記載の可変利得増幅器。
【請求項１０】
前記第１と第２のスイッチをｎ型ＭＯＳトランジスタで構成した
請求項８記載の可変利得増幅器。
【請求項１１】
前記増幅器をバイポーラトランジスタまたは電界効果トランジスタで構成した
請求項８記載の可変利得増幅器。
【請求項１２】
前記第１と第２のスイッチを切り換え、前記整合回路を低利得時に動作させるようにした
請求項８記載の可変利得増幅器。
【請求項１３】
入力信号が供給される入力端子と増幅器の入力端子間に接続された入力整合回路と、
前記増幅器の入力端子と出力端子間に直列接続された整合回路と第１と第２のスイッチと、
前記増幅器の入力端子にバイアスを供給するバイアス回路と、
前記増幅器の第１出力と第１の基準電源間に接続され負荷回路と、
前記増幅器の第１出力に接続され出力信号が取り出される出力整合回路と、
前記増幅器の第２出力と第２の基準電源間に接続された直列帰還回路と
を有する可変利得増幅器。
【請求項１４】
前記第１と第２のスイッチは前記整合回路の入力と第２の出力側にそれぞれ接続した
請求項１３記載の可変利得増幅器。
【請求項１５】
前記電界効果トランジスタをｎ型ＭＯＳトランジスタで構成し、前記バイアス回路と択一的に選択して動作させるようにした
請求項１３載の可変利得増幅器。
【請求項１６】
前記スイッチを切り換え、前記整合回路を低利得時に動作させるようにした
請求項１３記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線LAN、携帯電話などの無線通信システムの無線装置に関し、特に、可変利得増幅器に関するものである。
【背景技術】
【０００２】
図６に、従来技術の低雑音高周波増幅器に関する可変利得増幅器３０回路構成を示す。この可変利得増幅器の例として、シングルエンド型増幅器を示す。高周波信号が入力される入力端子ＩＮは、入力整合回路３１に接続され、この出力はＴＲ１１（トランジスタ）のベースに接続される。またＴＲ１１のベースはバイアス供給回路３２と接続され直流バイアス用電圧が供給される。ＴＲ１１のエミッタは直列帰還回路３４の一方の端子に接続され、この他方の端子はグランド（ＧＮＤ）に接続されている。ＴＲ１１のコレクタはＴＲ１２のエミッタに接続され、ベースＴＢ２は直流（ＤＣ）バイアスが供給され、かつ高周波的に接地される（ＡＣ接地）。コレクタは負荷回路３５を介して電源ＶＢＢに接続される。また出力整合回路３６に接続される。
【０００３】
一方、入力整合回路３１の出力はｎ型ＭＯＳトランジスタ１１のソースに接続され、このドレインはキャパシタＣ１１を介して出力整合回路３６に接続されている。またゲートＴＳ２はスイッチ制御信号が入力される端子ＴＳ２に接続されている。ＴＲ１２はベース接地型の増幅器を構成しかつカスコード型増幅器の一部を成し、一方ＴＲ１１はエミッタ接地型の増幅器を構成している。
【０００４】
上述したキャパシタＣ１１は主に直流成分をカットするため用いられている。ＴＲ１１のエミッタ端子とグランド間に接続された直列帰還回路３４は、ＴＲ１１のベースから見た入力インピーダンスを大きくし、増幅器の入力インピーダンス整合をし易くしている。また、この直列帰還回路３４はシングルエンド型増幅器の入力ダイナミックレンジを増加させてもいる。
スイッチ制御信号はｎ型ＭＯＳトランジスタ１１のゲートＴＳ２に制御信号として供給され、このｎ型ＭＯＳトランジスタ１１をＯＮ／ＯＦＦ制御し、ＯＮ動作時に信号をバイパスさせる働きをする。
【０００５】
図７を用いて、高利得増幅時の場合について、説明する。
ｎ型ＭＯＳトランジスタ１１のゲートＴＳ２に“ＬＯＷ”レベル（信号）の電圧を印加し、これと同時にバイアス供給回路３２をＯＮにし、ＤＣバイアスをＴＲ１１のベースに供給する。ＴＲ１１のベース電圧Ｖｂｂはバイアス供給回路３２により、動作点が最適になるように設定されている。一方スイッチ制御信号は“ＬＯＷ”レベルに設定されているので、ｎ型ＭＯＳトランジスタ１１はＯＦＦ状態である。
この条件で、入力端子ＩＮから入力された高周波信号、たとえば１．９ＧＨｚの無線周波数の入力信号は入力整合回路３１に供給され、最適利得または雑音指数が最適化あるいはそのトレードオフに設定するようインピーダンスマッチング（整合）されて、ＴＲ１１のベースに供給される。
【０００６】
ＴＲ１１で増幅された高周波信号はカスコード増幅器の一部を構成するＴＲ１２のエミッタを介して負荷回路３５で増幅され、この増幅された高周波信号を出力整合回路３６でさらにマッチングを取り出力端子ＯＵＴから信号が取り出される。
このとき、ｎ型ＭＯＳトランジスタ１１はＯＦＦ状態に設定されているので、入力端子から供給された高周波信号は、入力整合回路３１、ｎ型ＭＯＳトランジスタ１１、Ｃ１１、負荷回路３５と出力整合回路３６を介して出力されない。いま、ＴＲ１１とＴＲ１２が動作状態であるので、入力端子ＩＮから供給された高周波信号は入力整合回路３１、ＴＲ１１、ＴＲ１２、負荷回路３５と出力整合回路３６の経路で増幅されて出力される。
次に、低利得増幅時の場合すなわちバイパス経路の場合について、図６を用いて説明する。
【０００７】
ｎ型ＭＯＳトランジスタ１１のゲートＴＳ２に“Ｈｉｇｈ”レベル（信号）の電圧を印加するとともに、バイアス供給回路３２をＯＦＦにする。このバイアス供給回路３２はＤＣバイアスの出力を停止し、ＴＲ１１のベースにはＤＣバイアス電圧は供給されず増幅動作はＯＦＦになる。このとき、バイアス供給回路３２の出力インピーダンスは高インピーダンス状態に設定されているので、ＭＯＳトランジスタ１１の入力インピーダンス（変動）に及ぼす影響は少なくしてある。
【０００８】
スイッチ制御信号は“Ｈｉｇｈ”レベルに設定されているので、ｎ型ＭＯＳトランジスタ１１はＯＮ状態となり、入力端子ＩＮから入力された高周波信号は入力整合回路３１に供給され、ｎ型ＭＯＳトランジスタ１１のソース−ドレイン、キャパシタＣ１１、負荷回路３５さらに出力整合回路３６を介して出力される。
このバイパス経路において、ｎ型ＭＯＳトランジスタ１１はスイッチとして用いられているので、増幅素子と動作していない。その結果、バイパス経路での全体の利得は０ｄＢ以下となる。
【０００９】
このように、２つの高周波通過経路を設け、スイッチでこの経路を切り換え、可変利得増幅器を構成している。
【００１０】
図７に、図６に示した可変利得増幅器３０を入力端子ＩＮから見たときの入力インピーダンス（反射係数）のデータを、スミスチャート上にプロットして示した。スミスチャート上の曲線のｍ５は低利得増幅時を、ｍ６は高利得増幅時をそれぞれ示したものであり、曲線上のマーカー位置は動作周波数１．９ＧＨｚでの入力インピーダンスである。
このように、高利得増幅時の反射係数（Ｓ１１）はゼロでその結果入力インピーダンスＺｉｎは、
〔数１〕
Ｚｉｎ＝Ｚ０（１．０３６−ｊ０．０１０）
となり、ほぼ５０Ωの特性インピーダンスに整合されている。
しかし、低利得増幅時は、反射係数（Ｓ１１）が大きく、入力インピーダンスＺｉｎは、
〔数２〕
Ｚｉｎ＝Ｚ０（０．１２３＋ｊ０．５８７）
（ここでＺ０は正規化インピーダンスで５０Ωである。）
となり、この値は、６＋ｊ２９Ωで実数部も６Ωと小さくかつ虚数部も２９Ωと大きくかつＬ性のインピーダンスを持っていることから、スミスチャートの中心（５０Ω）からずれていわゆる不整合状態になっている。
この理由は、入力整合回路３１は一般に高利得増幅時の性能を最大限に引き出すために調整されていて、低利得増幅時の入力整合条件は考慮されていないためである。また通常、２つの異なる増幅器の増幅条件を同時に満たす最適な整合回路を設計することは困難である。
【特許文献１】特開平５−２２６９４８号公報
【特許文献２】特開平７−１３１２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
可変利得増幅器は利得制御状態に応じて入力インピーダンスが可変するため、これに伴って素子以外の回路特性が変動し、その結果増幅器全体の周波数特性が変化してしまう。
整合回路の前段には、ＢＰＦ（バンドパスフィルタ）やＬＰＦ（ローパスフィルタ）などが接続され、この入力、出力特性インピーダンスは一般に５０Ωとされている。このＢＰＦやＬＰＦなどの特性インピーダンスを５０Ωとした場合、フィルタの周波数特性が補償されるが、特性インピーダンスが変動するとその周波数特性は補償されず、中心周波数からずれると、減衰量は変わり、目的のフィルタ特性は得られなくなる。
よって、可変利得増幅器において、高利得増幅時のみならず低利得増幅時にも、入力、出力インピーダンスが変動しないことが望ましい。
そこで、本発明の目的は、可変利得増幅器の利得制御状態に応じて入力インピーダンスが可変しても、整合回路を含めた入力回路の周波数特性を所定の特性に維持する可変利得増幅器を提供することである。
【課題を解決するための手段】
【００１２】
本発明の可変利得増幅器は、入力信号が供給される入力端子と増幅器の入力端子間に接続された入力整合回路と、前記増幅器の入力端子と出力端子間に接続されたスイッチと整合回路と、前記増幅器の出力と基準電源間に接続され負荷回路と、前記増幅器の出力に接続され出力信号が取り出される出力整合回路とを有する。
【００１３】
本発明の可変利得増幅器は、入力信号が供給される入力端子に接続された入力整合回路と、前記入力整合回路の出力が接続され、高周波信号を増幅するカスコード構成された増幅器と、前記増幅器の入力端子と出力端子間に接続され、入力信号をバイパスさせる第１のスイッチと、前記第１のスイッチの出力に接続された整合回路と、前記整合回路の出力に接続され、前記第１のスイッチと同時にＯＮ／ＯＦＦ動作する第２のスイッチとを有する。
【００１４】
本発明の可変利得増幅器は、入力信号が供給される入力端子と増幅器の入力端子間に接続された入力整合回路と、前記増幅器の入力端子と第１の出力端子間に直列接続された整合回路と第１と第２のスイッチと、前記増幅器の入力端子にバイアスを供給するバイアス回路と、前記増幅器の第１の出力と第１の基準電源間に接続され負荷回路と、前記増幅器の第１の出力に接続され出力信号が取り出される出力整合回路と、前記増幅器の第２の出力と第２の基準電源間に接続された直列帰還回路とを有する。
【発明の効果】
【００１５】
本発明の可変利得増幅器は、高利得増幅時のみならず低利得増幅時にも、入力インピーダンスが変動しない。したがって、可変利得増幅器の周波数特性を所定の特性に維持することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の可変利得増幅器は、高利得増幅と低利得増幅の２つの増幅回路の経路を設け、スイッチを用いて切り換え、入力インピーダンスの変動を押さえ、増幅器の周波数特性の変動を押さえる。
【００１７】
本発明の実施形態の構成について図１を用いて説明する。
図１に可変利得増幅器１０の回路構成を示す。この可変利得増幅器１０は、高周波信号が供給される入力端子ＩＮが入力整合回路１１に接続され、この出力はＴＲ１（トランジスタ１）のベースＶｂｂに接続される。また入力整合回路１１の出力端子はバイアス供給回路１２とｎ型ＭＯＳトランジスタ１のソースに接続されている。
ＴＲ１（トランジスタ１）のベースはバイアス供給回路１２と接続され直流バイアス用電圧が供給される。ＴＲ１のエミッタは直列帰還回路１４の一方の端子に接続され、この他方の端子はグランド（ＧＮＤ）に接続されている。
【００１８】
ＴＲ１のコレクタはＴＲ２のエミッタに接続され、ＴＲ２のベースＴＢ１はＤＣバイアス電圧が供給されるが、高周波的には接地（ＡＣ接地）される。この結果、ＴＲ１とＴＲ２で、カスコード型増幅器を構成している。
ＴＲ２のコレクタは負荷回路１５を介して電源ＶＢＢに接続され、また出力整合回路１６に接続されている。出力整合回路１６の出力は出力端子ＯＵＴに接続され、増幅された高周波信号が取り出される。
【００１９】
一方、入力整合回路１１の出力はｎ型ＭＯＳトランジスタ１のソースに接続され、このドレインは低利得時用整合回路１３を介してｎ型ＭＯＳトランジスタ２のソースに接続されている。ｎ型ＭＯＳトランジスタ２のドレインは直流成分をカットした（ＤＣカップリング）キャパシタＣ１を介して出力整合回路１６に接続されている。またｎ型ＭＯＳトランジスタ１と２のゲートは共通接続され、スイッチ制御信号が入力される端子ＴＳ１に接続されている。
【００２０】
入力整合回路１１は入力端子ＩＮから入力側を見たインピーダンス（一般に５０Ω）とＴＲ１のベース入力を見たインピーダンス、さらにｎ型ＭＯＳトランジスタ１のソース側を見た入力インピーダンスに対して複素共役になるようにインピーダンスマッチング（整合）するとともにフィルタの機能を持たせている。一般にはインダクタンスＬとキャパシタＣとで構成される。
【００２１】
上述したキャパシタＣ１は主に直流成分をカットするため用いられ、高周波は通過させる容量値に設定される。
【００２２】
ＴＲ１のエミッタとグランド（ＧＮＤ）間に接続された直列帰還回路１４は、ＴＲ１のベースから見た入力インピーダンスを大きくし、増幅器の入力インピーダンス整合をし易くしている。コイルやキャパシタまたは抵抗などで構成される。
【００２３】
スイッチを構成するｎ型ＭＯＳトランジスタ１と２において、スイッチ制御信号が共通接続されたゲートに印加されると、このｎ型ＭＯＳトランジスタ１と２がＯＮ／ＯＦＦ制御され、ｎ型ＭＯＳトランジスタ１、低利得時用整合回路１３とｎ型ＭＯＳトランジスタ２、Ｃ１さらに出力整合回路の信号経路が構成される。このように、スイッチ制御信号により、２つの高周波信号の増幅経路を切り換えている。具体的には、スイッチ制御信号が“Ｈｉｇｈ”レベルのとき、ＴＲ１，２はＯＮ状態になり、入力整合回路１１を通過した高周波信号はｎ型ＭＯＳトランジスタ１，低利得時用整合回路１３を経由して、キャパシタＣ１、そして出力整合回路１６を介して出力端子ＯＵＴから取り出される。
【００２４】
一方スイッチ制御信号が“Ｌｏｗ”レベルのとき、ｎ型ＭＯＳトランジスタ１、２はＯＦＦ状態になり、入力整合回路１１を通過した高周波信号はカスコードトランジスタＴＲ１，ＴＲ２とその出力負荷回路１５、出力整合回路１６を介して出力端子ＯＵＴから取り出される。
【００２５】
バイアス供給回路１２はカスコード型増幅器を構成するＴＲ１のベースＶｂｂに直流電圧を供給し、バイアスを設定するための回路であり、一般にバイポーラトランジスタやＭＯＳトランジスタを用いて構成されている。
【００２６】
低利得時用整合回路１３はインピーダンス変換するときは、キャパシタＣとコイルＬなどで構成され、また単に周波数特性は問題にせずインピーダンス変換のみを重要視するときは、広帯域周波数特性を持つが所定の減衰量を有する抵抗減衰器などで構成される。
【００２７】
負荷回路１５は、コイルＬ，キャパシタＣまたは抵抗Ｒなどで構成され、利得が設計値となるようにインピーダンスが設定されかつ周波数特性もある動作周波数帯域内で一定になるようにもされている。
【００２８】
出力整合回路１６は、一般にコイルＬとキャパシタＣで構成され、カスコードトランジスタのＴＲ２の出力インピーダンスと負荷回路１５の並列インピーダンスに対して、次段の入力インピーダンスにマッチングさせるためインピーダンス変換するとともに、周波数選択するように構成されている。
【００２９】
図１を用いて、高利得増幅時の場合について、可変利得増幅器１０の動作を説明する。
スイッチ制御信号の“ＬＯＷ”レベルの電圧がｎ型ＭＯＳトランジスタ１、２の共通ゲートＴＳ１に印加されると、ｎ型ＭＯＳトランジスタ１，２の両方はＯＦＦ状態にされる。このとき、バイアス供給回路１２はＯＮに設定され、ＤＣバイアスをＴＲ１のベースＶｂｂに供給する。ＴＲ１１のベース電圧Ｖｂｂは直流動作点が最適になるように設定されている。
この条件で、入力端子ＩＮから入力された高周波信号、たとえば１．９ＧＨｚの無線周波数信号は入力整合回路１１に供給され、最適利得または雑音指数が最適化あるいはそのトレードオフに設定するようインピーダンスマッチング（整合）されて、ＴＲ１１のベースＶｂｂに供給される。
【００３０】
ＴＲ１で増幅された高周波信号はカスコード増幅器の一部を構成するＴＲ２を介して、負荷回路１５を用いて増幅され、この増幅された高周波信号を出力整合回路１６でさらにマッチングをとり、出力端子ＯＵＴから所定倍増幅された信号が出力される。
【００３１】
一方、ｎ型ＭＯＳトランジスタ１、２はＯＦＦ状態に設定されているので、入力端子から供給された高周波信号は、入力整合回路３１、ｎ型ＭＯＳトランジスタ１、低利得時用整合回路１３、ｎ型ＭＯＳトランジスタ２、Ｃ１、負荷回路１５と出力整合回路１６を介して出力されない。
【００３２】
次に、低利得増幅時の場合すなわちバイパス経路の場合について、図１，２を用いて説明する。
ｎ型ＭＯＳトランジスタ１、２の共通ゲートＴＳ１にスイッチ制御信号の“Ｈｉｇｈ”レベル（信号）の電圧を印加するとともに、バイアス供給回路１２をＯＦＦにする。このバイアス供給回路１２はＤＣバイアスの出力を停止し、ＴＲ１のベースにはＤＣバイアス電圧は供給されず増幅動作はＯＦＦになる。このとき、バイアス供給回路１２の出力インピーダンスは高インピーダンス状態に設定されているので、ＭＯＳトランジスタ１の入力インピーダンス（変動）に及ぼす影響は少ない。
【００３３】
上述のように、スイッチ制御信号は“Ｈｉｇｈ”レベルに設定されているので、ｎ型ＭＯＳトランジスタ１、２はＯＮ状態となる。入力端子ＩＮから入力された高周波信号は高利得増幅時の条件のまま設定（インピーダンス整合）された入力整合回路３１に供給され、その後ｎ型ＭＯＳトランジスタ１のソースに供給される。このｎ型ＭＯＳトランジスタ１のドレインから取り出された出力信号は低利得時用整合回路１３に供給される。低利得時用整合回路１３は、ｎ型ＭＯＳトランジスタ１のドレインの高出力インピーダンスからｎ型ＭＯＳトランジスタ２の低入力インピーダンスに対してインピーダンス変換するとともにインピーダンスマッチングも行っている。
【００３４】
上述した、低利得時用整合回路１３の具体回路の構成例を図２に示す。
低利得時用整合回路１３は、入力端子ＩＮＡとグランド間にキャパシタＣ２が接続され、さらにコイルＬ１の一方の端子に接続されている。コイルＬ１の他方の端は、キャパシタＣ２を介してグランドに接続され、また出力端子ＯＵＴＢに接続されている。
このように構成された低利得時用整合回路１３は図１に示すように、入力端子ＩＮＡは低利得時に動作するｎ型ＮＯＳトランジスタ１のドレインに接続され、また出力端子ＯＵＴＡはｎ型ＭＯＳトランジスタ２のソースに接続されている。
【００３５】
すなわち、この低利得時用整合回路１３はパイ型のＬＰＦ構成となっていて、所定のカットオフ周波数以下の周波数の信号を通過させ、それ以上の周波数の信号は減衰させる。また、上述の信号の通過帯域では減衰量は非常に少なく設計されている。
さらに、低利得時用整合回路１３は、スイッチを構成するｎ型ＭＯＳトランジスタ１のドレイン側の出力インピーダンスが高く、一方ｎ型ＭＯＳトランジスタ２のソース側の入力インピーダンスが低いため、インピーダンス変換も同時に行っている。
【００３６】
ｎ型ＭＯＳトランジスタ２のドレインから取り出された出力信号はキャパシタＣ１を介して負荷回路１５、さらに出力整合回路１６を経由して出力端子ＯＵＴから出力信号が取り出される。
【００３７】
負荷回路１５と出力整合回路は高利得増幅時の回路と同一であり、周波数特性やインピーダンス特性は変わらない。高利得増幅時のときは、出力インピーダンスはカスコード増幅回路を構成するＴＲ２のコレクタ出力インピーダンスと負荷回路１５の並列インピーダンスであったが、低利得増幅時の出力インピーダンスはＴＲ２がＯＦＦになっているので、ｎ型ＭＯＳトランジスタ２のドレイン側出力インピーダンスと比較してコレクタ出力インピーダンスは大きく、無視できる。その結果、出力インピーダンスはｎ型ＭＯＳトランジスタ２の出力インピーダンスと負荷回路１５の並列インピーダンスとなる。
【００３８】
低利得時用整合回路１３の両端に接続されているｎ型ＭＯＳトランジスタ１，２はスイッチとして機能していて、増幅器としては機能していない。そのため、全体の利得は０ｄＢ以下である。
【００３９】
図４に高利得時と低利得時の可変利得増幅器１０の利得−周波数特性をデータを示す。横軸に０．１ＧＨｚから５．０ＧＨｚまでの周波数を示し、縦軸に利得（ｄＢ（Ｓ２１）を、−４０〜２０ｄＢの範囲で示し、低利得時増幅器ｍ４と高利得字増幅器ｍ３の各周波数に対する利得の変化を示している。
図４において、マーカ位置はたとえば、１．９ＧＨｚの動作周波数を示し、高利得時増幅回路の利得は１７．５ｄＢ、また低利得時の増幅回路の利得は−６．８ｄＢとなり、両者間で約２４ｄＢの可変利得幅を有している。
【００４０】
一方、この可変利得増幅器の入力回路の入力インピーダンスの変化について、図５に示す。
低周波数０．１ＧＨｚの時はＬ性で低インピーダンスを示し、周波数が増加するとともに、Ｌ性の特性を保ちながらインピーダンスが増加し、約１．９ＧＨｚの周波数でスミスチャートの中心（正規化インピーダンス）の５０オームとなり、それ以上の周波数になるとまたＬ性でインピーダンスが低下した後また徐々に増加する。
動作周波数の１．９ＧＨｚ付近では、高利得時増幅回路と動作させた場合の入力インピーダンスはｍ１で、
〔数３〕
Ｚｉｎ＝Ｚ０（１．１１１２＋ｊ０．０２９）
とほぼ５０Ωを示し、また低利得時増幅回路として動作させた場合のインピーダンスｍ２も
〔数４〕
Ｚｉｎ＝Ｚ０（１．０３６−ｊ０．０１０）
（ここで、Ｚ０は特性インピーダンスで５０Ωである。）
とほぼ５０Ωとなっていて、いずれの状態においても特性インピーダンスに近づいている。
【００４１】
ここで低利得時増幅器と高利得増幅器の動作時における入力インピーダンスについて、図５と図７を用いて比較する。まず、図７において、１．９ＧＨｚの動作周波数での入力インピーダンスｍ５とｍ６を比較すると、高利得時増幅器の入力インピーダンスは５０Ωで低利得時増幅回路は６＋ｊ２９Ωと、実数部、虚数部とも異なり、両者の入力インピーダンスの差は大きい。すなわち、増幅回路を切り換えたとき高利得増幅器として動作させるときはインピーダンスマッチングがとれているが、低利得増幅器として動作させているときはインピーダンスマッチングがとれていない。
一方、図５では上述したように、図１に図示した回路構成においては、高利得字増幅器と低利得時増幅器の１．９ＧＨｚの動作周波数における入力インピーダンスはいずれも５０Ωとなり、回路を切り換えても入力インピーダンスが整合されている。
【００４２】
上述したように、本発明の実施形態で示した、可変利得増幅器は、切り替え回路を低利得時整合回路を設けたことにより、信号経路を切り換え高利得増幅器として動作させた場合や低利得増幅器として動作させたいずれの場合いでも、入力インピーダンスは特性インピーダンスに保たれる。
この結果、可変利得増幅器の入力段にさらに回路を接続する場合、周波数特性が変動することが無くなり、安定した動作が実現できるとともに、その回路設計が容易となる。
【００４３】
以上述べた実施形態において、可変利得増幅器１０を構成する増幅器はバイポーラトランジスタで構成されたカスコード増幅器であったが、この回路構成に限定されることはなく、たとえば差動型増幅器でも構成することができる。
また、バイポーラトランジスタ以外の素子、たとえばＭＯＳトランジスタを用いてもカスコード増幅器または差動型増幅器などを構成することができる。
【００４４】
次に、上述した可変利得増幅器１０の低利得時用整合回路１３の他の実施態様例を示す。図３にその回路構成例である、抵抗減衰器の例を図示し、回路構成とその動作について説明する。
図３において、入力端子ＩＮＢは抵抗Ｒ２の一端に接続され、かつ抵抗Ｒ１の一端に接続される。抵抗Ｒ２の他端はグランドに接続され、また抵抗Ｒ１の他端は抵抗Ｒ３の一方の端子に接続されるとともに、出力端子ＯＵＴＢに接続される。Ｒ３の他端はグランドに接続される。
このように構成されて、パイ型構成のインピーダンス変換回路あるいは抵抗減衰器が構成される。しかし、このインピーダンス変換回路、抵抗減衰器は抵抗のみで構成されているので、周波数特性はフラットであるが、入力出力間で信号が減衰してしまう。そのため、信号減衰器として用いられる。
【００４５】
ｎ型ＭＯＳトランジスタ１のドレイン側の出力インピーダンスは大きく、一方ｎ型ＭＯＳトランジスタ２のソース側の入力インピーダンスは小さいので、図３に示す低利得時整合回路はインピーダンス変換器として用いるとともに抵抗減衰器としても用いている。
インピーダンス変換回路（１３）のＩＮＢは図３の可変利得増幅器１０のｎ型ＭＯＳトランジスタ１のドレインに、またＯＵＴＢはｎ型ＭＯＳトランジスタ２のソースにそれぞれ接続されて、上述したインピーダンス変換と減衰器の両方の機能を果している。
この例では、パイ型のインピーダンス変換器（減衰器）を示したが、減衰量に応じて、これ以外に、Ｔ型インピーダンス変換器、逆Ｌ字型インピーダンス変換器などでも構成できる。
整合回路２を用いた場合の、動作は基本的には上述したＬＰＦ構成の低利得時用整合回路（１３）と同じであるので、詳細な説明は省略する。
【００４６】
したがって、高利得時増幅器と低利得時増幅器のいずれかの状態に切り換えたとしても、その入力インピーダンスの変動は少なくなり、増幅器全体の周波数特性は劣化しない。
特に、入力整合回路１１の前段に設けられた、たとえばＢＰＦやＬＰＦなどが定Ｋフィルタあるいは誘導Ｍ型フィルタで構成された場合、可変利得増幅器の特性インピーダンスが周波数に対して変化しないので、ＢＰＦ、ＬＰＦ自身の周波数特性が変化しなくなり、その周波数特性が維持される利点がある。
【図面の簡単な説明】
【００４７】
【図１】本発明の可変利得増幅器についてのブロック構成を示した全体ブロック構成図である。
【図２】図１に示した可変利得増幅器に用いられる低利得時整合回路の回路構成を示した回路図である。
【図３】図１に示した可変利得増幅器に用いられる低利得時整合回路の他の回路構成を示した回路図である。
【図４】図１に示した可変利得増幅器の利得−周波数特性を示したグラフである。
【図５】図１に示した可変利得増幅器の入力インピーダンスのデータを示したスミスチャート図である。
【図６】従来の可変利得増幅器にいついてのブロック構成を示した全体ブロック構成図である。
【図７】図６に示した従来の可変利得増幅器の入力インピーダンスのデータを示したスミスチャート図である。
【符号の説明】
【００４８】
１０…可変利得増幅器、１１，３１…入力整合回路、１２，３２…バイアス供給回路、１３…低利得時用整合回路、１４，３４…直列帰還回路、１５，３５…負荷回路、１６，３６…出力整合回路、ＴＲ１，ＴＲ２…トランジスタ１，２。
【図１】
2006005637.tif 000003
【図２】
2006005637.tif 000004
【図３】
2006005637.tif 000005
【図４】
2006005637.tif 000006
【図５】
2006005637.tif 000007
【図６】
2006005637.tif 000008
【図７】
2006005637.tif 000009