(57)【要約】【課題】２値サンプリングを適用して信号のアナログ特性を測定する手段を提供する。【解決手段】信号の２値サンプリングにおいて０または１をカウントする回路(200)は、信号のアナログ特性を測定することができる。この技術によれば、BERベースの２値サンプリング技法では達成することが困難なパラメータ測定を、比較的単純な回路で行うことができる。低コストの２値サンプリング回路(200)は、また、従来、より複雑かつ高価なアナログサンプリングを必要としたであろう測定を実施することもできる。この新規な技術は、フル機能のテストシステム、低コストのテスト回路、及び、オンチップテスト回路に適用可能である。【選択図】図２
2006053140.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を、調節可能な閾値レベルと比較するべく接続されているアナログ比較器（１１０）と、
前記アナログ比較器（１１０）からの出力信号をサンプリングするべく接続される２値サンプラ（１２０）であって、サンプリングする前記信号の位相を決定する調節可能な位相を有する２値サンプラ（１２０）と、
選択された２値状態を有する前記２値サンプラ（１２０）からのサンプルをカウントするべく接続されるカウンタ（２４０）
を備える、試験システム。
【請求項２】
前記カウンタ（２４０）からのカウント値の組を分析し、前記入力信号のアナログ特性を決定するべく接続される処理システム（２５０）を更に備える、請求項１記載のシステム。
【請求項３】
前記処理システム（２５０）は、調節可能な閾値レベルの範囲及び調節可能な位相の範囲に対応する計測されたカウントの組を分析して、前記入力信号のアナログ電圧の時間依存性の表現を生成する、請求項２記載のシステム。
【請求項４】
前記処理システム（２５０）は、前記計測されたカウントの微分係数を決定する、請求項３記載のシステム。
【請求項５】
前記入力信号は、前記試験システム（２００）において未知のパターンを有する、請求項１〜４のいずれかに記載のシステム。
【請求項６】
信号を分析する方法であって、
サンプリング用の調節可能な位相と調節可能な閾値を有する２値サンプラ（１２０）によって前記信号をサンプリングするステップであって、前記調節可能な閾値は、前記２値サンプラ（１２０）から出力されるサンプルの異なる２値状態に対応する前記信号のレベルを分離することからなる、ステップと、
前記２値サンプラ（１２０）から出力された前記サンプル中において前記２値状態の中の選択された１つの比率を決定するステップであって、前記比率のそれぞれは、前記調節可能な閾値と前記調節可能な位相の値の固有の組み合わせについて決定されることからなる、ステップと、
前記比率を分析して、前記信号のアナログ特性を決定するステップ
を含む方法。
【請求項７】
比率を分析する前記ステップは、前記信号のアナログ電圧の時間依存性の表現を生成するステップを含む、請求項６記載の方法。
【請求項８】
前記信号は、２値信号であり、前記表現は、前記入力信号の立ち上がりエッジ及び立ち下がりエッジを示すアイパターンを有する、請求項７記載の方法。
【請求項９】
比率を分析する前記ステップは、前記調節可能な閾値に対する前記比率の微分係数を決定するステップを含む、請求項６、７、又は８のいずれかに記載の方法。
【請求項１０】
比率を分析する前記ステップは、前記選択された２値状態の発生のターゲット比率を提供する前記調節可能な閾値のレベルを識別することにより、前記信号の２値の値を表す平均電圧を決定するステップを含む、請求項６の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
２値サンプリングとは、通常、信号を周期的にサンプリングすることにより、その信号を時間によってインデックス付けされた一連の２値の値（０又は１）に圧縮することを意味している。一方、これとは対照的に、オシロスコープにおいて通常使用されているようなアナログサンプリングの場合には、信号のサンプリング頻度は、通常、これよりも低いが、それぞれのサンプルは、サンプリングした際のその信号のアナログレベルに関する情報を保持している。それぞれのサンプルのアナログレベルをマルチビットデジタル値として記録することが可能であり、この場合には、アナログサンプリングにより、アナログ信号を近似する一連のマルチビット値が生成される。
【０００２】
２値サンプリングの利点は、２値サンプリングによれば、通常、アナログサンプリングによって実際に実現可能なサンプリングレートを上回るサンプリングレートを実現することができる点にある。例えば、ビット誤り率テスタ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ  Ｔｅｓｔｅｒ：ＢＥＲＴ）などの２値サンプリング装置は、高データレート信号のすべてのビットをサンプリング可能であるのに対し、数ＧＨｚのアナログ帯域幅を有する現在のアナログサンプラの場合には、通常、数千サンプル／秒に制限されている。即ち、アナログサンプラが取得できるのは、高データレート信号の一部分のビットに過ぎないのである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
２値サンプリングの更なる利点は、所与の試験信号データレート用の２値サンプリング回路を、同じ信号の計測に適したアナログサンプリング回路よりも、しばしば、低コストで製造可能であるという点にある。従って、このような２値サンプリングの相対的に低いコストに鑑み、２値サンプリングシステムを使用して、アナログサンプリングシステムの機能を代替するべく試みることが望ましい。
【課題を解決するための手段】
【０００４】
本発明の一態様によれば、２値サンプリングシステムは、信号をサンプリングして試験データを生成することができる（この試験データを分析し、その信号のアナログ特性に関する情報を抽出する）。例えば、ビット誤りテスタ（又は、特定の値を有するサンプルの数をカウントするカウンタ）は、サンプリング閾値の範囲及び位相オフセットの範囲にわたって、信号内で計測される０又は１の割合（又は、比率）を計測することができる。この結果、この計測した比率の微分係数は、その微分係数が取得された電圧及び位相における信号波形の密度を表し、この微分係数のプロットは、オシロスコープのトレースにおいて提供されるものに類似した情報を提供する。
【０００５】
本発明の特定の一実施形態は、アナログ比較器、２値サンプラ、及びカウンタを含む試験システムである。アナログ比較器は、入力信号を、調節可能な閾値レベルと比較する。２値サンプラは、サンプリングの位相を決定する調節可能な位相パラメータを使用しており、アナログ比較器からの出力信号をサンプリングする。次いで、選択された２値状態を有する、２値サンプラからのサンプルをカウンタによってカウントすることができる。そして、処理システムを使用し、カウンタからのカウント／比率の組を分析し、入力信号のアナログ特性を判定することができる。この分析には、例えば、微分係数を取得するステップ、又は信号の特性電圧に対応する閾値を識別するステップを含めることができる。
【０００６】
本発明の別の特定の実施形態は、信号を分析する方法である。この方法は、第１範囲にわたって閾値を変化させるステップと、第２範囲にわたって位相を変化させるステップと、閾値及び位相のそれぞれの値について、その位相においてサンプリングされた際にその閾値を上回る電圧を信号が有している比率を判定するステップと、を含んでいる。この比率を分析することにより、その信号のアナログ特性を判定することができる。
【０００７】
本発明の更に別の特定の実施形態は、信号を分析する別の方法である。この方法は、サンプリング用の調節可能な位相と調節可能な閾値を有する２値サンプラによって信号をサンプリングするステップを含んでいる。この調節可能な閾値は、２値サンプラから出力されるサンプルの異なる２値状態に対応する信号レベルを分離する。そして、このサンプリングステップに基づいて、この方法は、２値サンプラから出力されたサンプルにおける２値状態の中の選択された１つの比率を決定する。好ましくは、この比率のそれぞれは、調節可能な閾値と調節可能な位相の値の固有の組み合わせについて決定される。次いで、これらの比率を分析することにより、その信号のアナログ特性を決定することができる。
【実施例】
【０００８】
添付の図面においては、同一の参照符号を使用して、類似又は同一の項目を示している。
【０００９】
本発明の一態様によれば、２値サンプリングシステムは、高周波数（又は、高データレート）信号のアナログ特性を分析することができる。この分析のために、２値サンプリングシステムは、信号の特定の位相において閾値レベルを上回る（又は、下回る）電圧レベルを有するサンプルの比率（例：値１又は０を有するサンプルの比率）を判定する。次いで、閾値レベル及び位相の所定の範囲にわたって、この比率の計測を反復し、閾値（即ち、電圧）と位相（即ち、時間）の関数として、この比率を決定する。この比率関数の微分係数は、その電圧及び時間の範囲内における信号の発生密度を示しており、従って、プロットされた場合に、これは、オシロスコープにおいて生成されるトレースをシミュレートすることになる。この結果、２値サンプリングから、信号のアナログ特性を決定することができる。
【００１０】
関連する計測プロセスにおいては、ビット誤り率（ＢＥＲ）計測値に基づいた２値サンプリング法により、被検システム（Ｓｙｓｔｅｍ  Ｕｎｄｅｒ  Ｔｅｓｔ：ＳＵＴ）からのデータ信号などの信号のアナログ特性を判定する。図１は、このようなＢＥＲに基づいた技法を使用してＳＵＴ（図示されてはいない）のアナログ特性を計測するシステム１００を示している。このシステム１００は、差動増幅器又は比較器１１０、２値サンプラ１２０、可変遅延回路１３０、誤り比較回路（エラーコンパレータ）１４０、パターン発生器１５０、誤りカウンタ（エラーカウンタ）１６０、及びビットカウンタ１７０を含んでいる。
【００１１】
計測の際には、被検システムは、既知の一連の２値を表す信号ＤＡＴＡを生成し、この信号ＤＡＴＡは、比較器１１０に入力される。比較器１１０は、信号ＤＡＴＡのアナログ電圧を閾値レベルＶＴと比較し、信号ＤＡＴＡのアナログ電圧が、閾値レベルＶＴよりも高いか低いかに応じて、ハイ（高）電圧又はロー（低）電圧の出力信号を生成する。
【００１２】
２値サンプラ１２０は、この比較器１１０からの出力信号をサンプリングし、信号ＤＡＴＡのデータ周波数と好ましくは同一であるデータ周波数を有する２値サンプリング信号を生成する。代替的には、信号ＤＡＴＡのデータ周波数は、２値サンプラ１２０が使用するサンプリング周波数の整数倍であってもよい。そして、この図１の実施形態におけるサンプリングのタイミングを制御するべく、可変遅延回路１３０は、所望の周波数を有するクロック信号ＣＬＫを受信し、パラメータΦによって選択される遅延値だけ、クロック信号ＣＬＫを遅延させる。そして、この遅延したクロック信号が、２値サンプラ１２０をトリガし、これにより、２値サンプラ１２０が比較器１１０からの出力信号をサンプリングする周波数と位相が制御される。
【００１３】
誤り比較回路１４０は、サンプラ１２０からの２値サンプリング信号をパターン発生器１５０からの２値信号と比較する。尚、このパターン発生器１５０からの２値信号は、信号ＤＡＴＡが表すべき既知の２値の列と同一の（又は、これから導出された）データ列を表している。そして、このサンプラ１２０からの２値サンプルとパターン生成器１５０からの既知の信号間における差は、使用したパラメータＶＴ及びΦについての信号ＤＡＴＡ内のビット誤りを示している。誤り比較回路１４０により、誤りカウンタ（エラーカウンタ）１６０がトリガされて、この誤りをカウントし、一方、クロック信号（又は、遅延したクロック信号）により、ビットカウンタ１７０がトリガされて、サンプリングされたビットの合計数をカウントする。このビットカウンタ１７０からのビットカウントに対するカウンタ１６０からの誤りカウントの比率は、ビット誤り率（ＢＥＲ）を示している。
【００１４】
処理システム１８０は、閾値レベルＶＴとクロック位相Φの所定の範囲について計測されたこれらのＢＥＲを分析する。閾値レベルＶＴとサンプリング位相Φの変動に伴うＢＥＲの変動を観察することにより、信号データのアナログ特性を知ることができる。例えば、信号ＤＡＴＡがローレベル（例：２値の０）とハイレベル（例：２値の１）間において遷移し得る時点にサンプリング位相Φが対応している場合には、このサンプリング位相において、比較閾値レベルＶＴが信号ＤＡＴＡの特性電圧レベルと交差するため、ＢＥＲが劇的に変化する。従って、位相Φの一連の値において、信号ＤＡＴＡのアナログ電圧レベルを判定することにより、オシロスコープのトレースにおいて提供されるものに類似した情報を提供することができる。
【００１５】
システム１００において利用可能な分析法は、上述のように、誤りの識別とＢＥＲの計測を可能にする既知の２値の列を表す信号ＤＡＴＡを使用している。従って、このような分析法は、信号ＤＡＴＡの値が未知の被検システムの通常動作においては、利用することができない場合がある。
【００１６】
図２は、本発明の１実施形態によるシステム２００を示しており、このシステムによれば、信号ＤＴにおいて表されている特定のビット列に関する知識を必要とすることなしに、信号ＤＴのアナログ特性を計測することができる。このシステム２００は、差動増幅器又は比較器１１０、２値サンプラ１２０、可変遅延回路１３０、カウンタ２４０、及びデータプロセッサ２５０を含んでいる。前述のＢＥＲに基づいたシステム１００と比較すると、このシステム２００の場合には、システム１００には存在しているパターン発生器や誤り比較器が不要となっている。代替実施形態においては、フル装備の試験システム、回路自己試験用の低コストの試験回路、又は、チップ自己試験用のオンチップ試験回路内において、このシステム２００を実施することができる。又、特定の一実施形態では、このシステム２００は、プリント回路アセンブリとして実施された低コストの試験回路である。
【００１７】
動作の際には、システム２００は、信号ＤＴの選択された位相Φにおいて、選択された閾値レベルＶＴを下回る（又は、上回る）電圧を有する信号ＤＴのサンプルのカウント又は比率を判定することができる。具体的には、比較器１１０は、信号ＤＴの電圧を閾値レベルＶＴと比較し、信号ＤＴが閾値レベルＶＴよりも高い又は低い電圧を有しているかどうかに応じて、出力信号をハイ又はローに駆動する。２値サンプラ１２０は、信号ＤＴのデータレートに好ましくは対応する（または一致する）周波数並びに可変遅延回路１３０のパラメータΦによって選択された位相において、比較器１１０からの出力信号をサンプリングする。そして、このサンプラ１２０の出力信号がカウンタ２４０をオン／オフし、この結果、カウンタ２４０は、２値サンプルが０又は１である場合に（これは、信号ＤＴが、閾値レベルＶＴを下回っている、又は上回っていることに対応している）、カウントするようになっている。
【００１８】
このシステム２００は、周知の装置を使用して実施することができる。例えば、本発明の典型的な実施形態では、比較器１１０は、差動増幅器であり、２値サンプラ１２０は、高速Ｄフリップフロップである。必要に応じて、デマルチプレクサ回路（図示されてはいない）を２値サンプラ１２０の後段に挿入することにより、２値サンプラ１２０からの高周波数ビットストリームを低周波数のパラレルデータストリームに効率的に変換することも可能である。この場合には、並列で動作するいくつかの低速度の回路により、カウンタ２４０と、データプロセッサ２５０の一部を実施することができよう。
【００１９】
遅延回路１３０は、好ましくは、正確に制御された遅延を提供することにより、１ＧＨｚを上回る周波数を有し得る信号ＤＴ内における位相の調節を可能にする。図３は、適切な遅延回路３００の一実施形態を示している。この遅延回路３００は、クロック信号ＣＬＫを中継し位相調節器３２０に入力するバッファ３１０を含んでいる。この位相調節器３２０は、パラメータΦによって選択される位相の広範囲の調節を提供するものであり、これは、ＯＮ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，  Ｉｎｃ．のＭＣ１００ＥＰ１９５などの市販されている位相調節器を使用して実施することができる。そして、更に精細な位相の制御を提供するべく、第２バッファ３３０は、この位相調節器３２０からの信号を、可変静電容量を提供する回路ブロック３４０に供給する。この回路ブロック３４０は、例えば、パラメータΦに依存する量だけ、信号内の遷移を遅延させる静電容量を提供する１つ又は複数のバラクター（ダイオード）を含むことができる。そして、最後のバッファ３５０は、この回路ブロック３４０からの信号の遷移速度に依存する時点において、遅延クロック信号ＤＣＬＫをハイ又はローに駆動する。
【００２０】
データプロセッサ２５０は、後述する分析プロセスを実行する。尚、本発明の代替実施形態では、データプロセッサ２５０は、専用ハードウェア、マイクロコントローラ内において実行されるファームウェア、及び／又はコンピュータ又はその他の外部システム内において実行されるソフトウェアとして実施することができる。
【００２１】
図２のシステム２００は、サンプラの出力を既知の波形と比較するのではなく、その代わりに、未知のデータ値を表している信号ＤＴ内の０（又は、１）の数をカウントする。従って、このシステム２００は、２値サンプリングを使用してはいるが、ビット誤り率の計測を使用してはいない。但し、ＢＥＲ試験回路計測によれば、パターン発生器１５０によって生成される「予測」信号がすべて１（又は、０）であれば、０（又は、１）の比率を判定することができる。従って、後述する分析法は、サンプリング回路２００又はＢＥＲ試験回路が利用可能である場合に適用することができる。但し、ＢＥＲ試験システムにおいては、入力信号を予測パターンと比較しているため、通常動作において、ＢＥＲ試験システムは、ローカルパターン発生器と入力信号間の同期を維持しなければならない。従って、多くのＢＥＲ回路は、ＢＥＲが高い場合に（例えば、ＢＥＲが約０．１を上回っている場合に）、同期サーチモードに入るように設計されている。従って、ＢＥＲテスタが試験システム２００のすべての機能を再現できるようにするには、ＢＥＲテスタは、この同期サーチモードを無効にできるようになっていなければならない。一方、これとは対照的に、試験システム２００の場合には、パターンの同期を必要としない。従って、システム２００は、サンプリング条件によって高ＢＥＲが生じる場合にも、動作することができる。高ＢＥＲ領域においても信号を試験し得る能力により、変更が加えられていないＢＥＲ試験システムの場合には不可能な分析をも実現することができる。例えば、立ち上がり時間、立ち下がり時間、平均１レベル、平均０レベル、最大電圧、アイセンタ（ｅｙｅ−ｃｅｎｔｅｒ）の外部におけるマスク試験、オーバーシュート又は１レベルリップル、アンダーシュート又は０レベルリップルなどの信号特性を計測又は判定することができるのである。
【００２２】
典型的な１実施形態では、システム２００のカウンタ２４０内のカウントは、信号ＤＴの選択された位相Φにおいて信号ＤＴが閾値レベルＶＴを下回る状況が発生する比率（本明細書においては、これを「０比率」とも呼ぶ）に比例している。システム２００は、望ましいパラメータＶＴ及びΦを設定し、固定された時間にわたって０をカウントすることにより、その他の閾値レベル及び位相における対応する０比率を判定することができる。代替的には、０比率は、カウンタ２４０からのカウントと、これに対応したビットの合計数のカウントの比率に等しい。同様に、１比率は、閾値レベルＶＴを上回るサンプルの数のカウントに比例しており、１比率と０比率の合計は、信号ＤＴのビットレート又は周波数に等しいはずである。本発明の一態様によれば、位相及び閾値の範囲を使用する信号の２値サンプリングによって検出された０比率又は１比率から、その信号のアナログ特性を抽出することができる。尚、以下においては、２値サンプリングにおいて０比率を使用して信号のアナログ特性を判定する例について説明しているが、同様にして、１比率を使用することも可能である。
【００２３】
図４は、固定サンプリング位相における閾値レベルＶＴの関数として、０比率のプロット４００を示している（この固定サンプリング位相は、ハイレベルとローレベル間において遷移する信号ＤＴに、ときどき対応している）。このプロット４００は、閾値レベルＶＴが信号ＤＴの最小電圧Ｖ０ＭＩＮを下回っている場合には、すべてのサンプルが電圧Ｖ０ＭＩＮ以上の電圧を有していることから、０比率は０であることを示している。この比率は、閾値レベルＶＴが最低電圧Ｖ０ＭＩＮからビット値０を表す電圧である最大電圧Ｖ０ＭＡＸに向かって増大するに伴って、増大し、比率４１０において横ばい状態になっている（この比率は、信号ＤＴが、２つの連続ビットにわたって、ビット値０において安定状態に留まる確率に対応するものである）。尚、２値の値が保持又は切り替わる確率が統計的に等しい一般的なデータ信号の場合には、第１プラトー比率（すなわち、第１の安定状態における比率）４１０は、約２５％となり、これは、２つの連続ビットが値０を有する確率に対応している。但し、その他の統計的特性を有する２値の列の場合には、この第１プラトー比率４１０のレベルは、２５％とは違ったものになろう。
【００２４】
このプロット４００用に選択された位相は、連続ビット間における遷移に近接している。具体的には、この選択された位相においては、信号が立ち上がる際の平均電圧は、電圧ＶＲＡＶＥであり、信号が立ち下がる際の平均電圧は、電圧ＶＦＡＶＥである。プロット４００は、この選択された位相が、立ち上がり又は立ち下がりにおいて早期に位置し、この結果、平均立ち上がり電圧ＶＲＡＶＥが、平均立ち下がり電圧ＶＦＡＶＥを下回っているケースを示している。
【００２５】
閾値ＶＴが平均立ち上がり電圧ＶＲＡＶＥに接近するに伴って、電圧上昇のより多くのケースにおいて閾値レベルＶＴを下回ることになるため、０比率が増大する。そして、選択された位相における立ち上がり電圧の略すべてのサンプルが閾値レベルＶＴを下回った場合に、第２プラトー比率（すなわち、第２の安定状態における比率）４２０が発生することになる。尚、このプラトー比率は、値０の確率が５０％である２値の列を表す信号の場合には、約５０％となるが、異なる統計的特性を有する信号の場合には、このプラトー比率４２０は、５０％とは違ったものになろう。
【００２６】
同様に、閾値レベルＶＴが平均立ち下がり電圧ＶＦＡＶＥに接近するに伴って、電圧降下のより多くのケースにおいて閾値レベルＶＴを下回ることになるため、０比率が増大する。そして、選択された位相における立ち下がり電圧の略すべてのサンプルが閾値レベルＶＴを下回った場合に、第３プラトー比率（すなわち、第３の安定状態における比率）４３０が発生することになる。尚、このプラトー比率４３０は、同一レベルに留まる確率がその他のレベルに遷移する確率と等しい２値の列を表す信号の場合には、約７５％となるが、信号が異なる統計的特性を有している場合には、このプラトー比率４３０は、異なったものになろう。
【００２７】
０比率は、２値の値１を表す最小電圧Ｖ１ＭＩＮを閾値レベルＶＴが超過した場合に、再度上昇する。そして、閾値レベルＶＴが信号ＤＴの最大電圧Ｖ１ＭＡＸを上回った場合に、１００％の最終的なプラトー比率（すなわち、最後の安定状態における比率）４４０が発生することになる。
【００２８】
選択された位相を変化させ、一連の閾値レベルＶＴのそれぞれごとに、この比率の計測を反復することにより、２次元ドメインの関数として、０比率を取得することができる。図５は、閾値レベルＶＴと位相Φのドメインを領域５１０、５２０、５３０、５４０、及び５５０に分割可能な方法を示している。領域５１０は、閾値電圧ＶＴが信号の最小電圧を下回っているため、略０の０比率に対応している。領域５２０は、第１プラトー比率に対応しており、この場合には、サンプルが信号の安定したローレベルに対応しているケースの略すべてにおいて閾値レベルＶＴが上回っている。領域５３０は、第２プラトー比率に対応しており、この場合には、閾値レベルＶＴは、信号の平均遷移電圧の１つを上回っている。領域５４０は、第３プラトー比率に対応しており、この場合には、閾値レベルＶＴは、信号の平均遷移電圧の両方を上回っている。そして、領域５５０は、最後のプラトーに対応しており、この場合には、閾値レベルＶＴは、信号の最大電圧を上回っている。尚、領域５１５、５２５、５３５、及び５４５は、比率があるプラトーから別のものに遷移する領域である。
【００２９】
図５に表されているデータを処理することにより、オシロスコープ計測に匹敵する結果を提供することができる。例えば、所与のサンプリング位相において、５０％の０比率が閾値Ｖ１において観察され、５１％の０比率が、閾値Ｖ１を上回る閾値Ｖ２において観察された場合には、サンプリングした信号波形の１％は、そのサンプリング時点／位相において、Ｖ１とＶ２間における電圧を有していたに違いない。より一般的には、信号の電圧当たりのトレースの密度（オシロスコープは、これを計測する）は、サンプリング閾値に対する０比率の微分係数に等しい。そして、パラメータΦとＶＴの様々な選択肢において２値サンプラが生成した０比率の組が与えられれば、周知の数値的技法により、この微分係数を近似することができる。具体的には、それらの比率における有限な差は、この微分係数の簡単な近似値を提供する。尚、数値計算による微分係数には、本質的に雑音が多く含まれているため、トレース密度の推定において高精度を得るためには、長いサンプリング時間が好ましいであろう。
【００３０】
図６は、この比率関数の微分係数が最小の非０レベルを上回っている閾値レベルＶＴ及び位相Φのドメインの領域６１０を示している。この領域６１０は、オシロスコープのトレースに対応するものである。具体的には、この領域６１０は、オシロスコープのトレースが２値信号の分析において従来形成する「アイ」パターンを形成する。アイパターンとは、０を表す最小及び最大電圧レベル、１を表す最小及び最大電圧レベル、立ち上がりエッジ持続時間、立ち下がりエッジ持続時間、並びに電圧レベルの立ち上がり及び立ち下がりの一般的な時間依存性などの信号のアナログ特性を提示するものである（尚、立ち上がりエッジ及び立ち下がりエッジ持続時間は、２値の０レベルと１レベル間における遷移に必要な時間を表す信号パラメータである）。そして、図６に示されているようなトレース密度アイが与えられた場合に、オシロスコープ分析用に開発された技法を使用して、立ち上がり及び立ち下がり時間を計測することができる。以下、この分析法に対する更なる改良（この結果、必要なサンプルデータの量が削減される）について説明する。
【００３１】
この図６に示されている計測結果は、０比率（又は、１比率）の微分係数（又は、傾き）にのみ依存しており、到来パターン又は２値の列に関する知識を必要とはしていない。従って、この技法を、オペレーショナルシステム（運用システムまたは実用化されているシステム）に適用することができる。又、２値サンプリング信号の０比率（又は、１比率）の評価を通じてアナログ信号特性を計測するシステムの場合には、ＢＥＲテスタよりも単純な回路を採用することができる。例えば、０比率（又は、１比率）を計測することができる図２のシステム２００などのシステムは、図１のシステム１００などのビット誤り計測システムにおいて使用されている誤り比較器及びローカルパターン発生器を必要としない。
【００３２】
信号分析に０比率又は１比率を使用する利点は、電圧Ｖｔｏｐ及びＶｂａｓｅを判定する能力にある（これらは、それぞれ２値の値１及び０の平均電圧を表している）。オシロスコープは、一般に、電圧Ｖｔｏｐ及びＶｂａｓｅの組み込み計測を提供するが、サンプリング信号と既知のパターン間における同期化要件のために、そのような計測は、ＢＥＲテスタを使用する場合には実際的ではないであろう。０カウント法（又は、１カウント法）を使用すれば、トレース６１０のアイセンター（アイの中央部）においてサンプリング位相を選択し、それぞれ７５％及び２５％の０比率を付与する閾値レベルＶＴを見いだすことにより、電圧Ｖｔｏｐ及びＶｂａｓｅを計測することができる。尚、電圧Ｖｔｏｐ及びＶｂａｓｅを判定する分析には、微分係数又はトレース密度の判定が不要であることに留意されたい。
【００３３】
前述のようにして判定された電圧Ｖｔｏｐ及びＶｂａｓｅを使用することにより、２０％−８０％立ち上がりエッジ持続時間を判定することができる。２０％−８０％立ち上がりエッジ持続時間を判定するプロセスにおいては、例えば、閾値レベルＶＴを０．８＊Ｖｂａｓｅ＋０．２＊Ｖｔｏｐ（＊は乗算を意味する）に当初設定し、次いで、プラトー比率４１０の１／２に等しい０比率を付与する位相Φをアイセンターの右側においてサーチすることができる。そして、この位相Φからビット周期を減算することにより、立ち上がりエッジの最初の時点ｔｒｌを取得する。次いで、このプロセスにおいては、閾値レベルＶＴを０．２＊Ｖｂａｓｅ＋０．８＊Ｖｔｏｐに設定し、プラトー比率４３０とプラトー比率４４０の平均に等しい０比率を実現する位相Φをアイセンターの左側においてサーチすることができる。この結果、立ち上がりエッジの最後の時点ｔｒ２が識別される。立ち上がりエッジ持続時間は、これらの差（ｔｒ２−ｔｒ１）である。その他のＶＴ値を使用して、例えば、１０％−９０％立ち上がりエッジ持続時間を検出することも可能である。又、これと類似した立ち下がりエッジ持続時間を検出するべく、この説明したプロセスを変更することも簡単である。尚、適正な０比率をサーチする方法は、いくつかの周知のサーチアルゴリズムの中のいずれであってもよい。このサーチアルゴリズムの使用と、微分係数の算出を必要としない０比率の直接的な分析とにより、所望の計測結果を得るためにサンプルを取らなければならない位相Φと閾値レベルＶＴの組み合わせの数が削減されることになる。
【００３４】
計測可能な別のアナログ信号特性は、オーバーシュート又はアンダーシュートである。オーバーシュートとアンダーシュートは、波形内に存在するリンギングの量を示す信号パラメータである。リンギング現象は、中央アイ領域の外部における波形の振る舞いによって特徴付けられるものであるため、ＢＥＲ法によるオーバーシュート及びアンダーシュートの計測は現実的ではない。しかし、０又は１カウント法によれば、これらのパラメータを計測することができる。例えば、オーバーシュートを計測するべく、本システムは、様々な位相ΦにおいてＶｔｏｐを計測可能である。計測する様々な位相の数を、信号ＤＴの帯域幅に応じて選択することができる。そして、最大Ｖｔｏｐを中央位相におけるＶｔｏｐによって除算したものがオーバーシュートである。
【００３５】
マスク試験は、オシロスコープとＢＥＲテスタの更なる使用法の１つである。マスク試験には、アイの禁止された領域を通過する信号トレースの検出が必要である。一般に、ＢＥＲテスタがマスクを試験可能なのは、中央アイ領域内においてのみである。Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（ギガビットイーサネット）やＦｉｂｒｅ  Ｃｈａｎｎｅｌ（ファイバーチャネル）などの重要な通信規格用に規定されているマスクは、アイの上方及び下方においても、マスク領域を規定している。これらのマスクに対する試験は、一般に、オシロスコープを用いてなされている。しかしながら、０又は１カウント法によれば、低コストの２値サンプリング回路を使用して中央アイ領域の内外においてマスク領域を試験することができる。０又は１カウンタを具備するシステムは、単純にアイの上方（又は、下方）のマスク領域内のポイントに対応するようにパラメータＶＴ及びΦを設定することにより、中央アイの上方又は下方において試験を実行し、１（又は、０）の発生（これはマスク障害を示している）をカウントすることが可能である。
【００３６】
以上、特定の実施形態を参照して本発明について説明したが、以上の説明は、本発明の適用の一例に過ぎず、限定を意図するものではない。例えば、上述の実施形態は、主に２値データ信号の分析に関するものであるが、類似の技法及び回路により、クロック信号、ｒｅｔｕｒｎ−ｔｏ−ｚｅｒｏエンコードデータ信号、又はマルチレベルエンコードデータ信号などの他の信号を分析することも可能である。従って、開示した実施形態の特徴の様々な他の適合化及び組み合わせも、特許請求の範囲によって画定される本発明の範囲に属するものである。
【００３７】
本発明による、信号の２値サンプリングにおいて０または１をカウントする回路(200)は、信号のアナログ特性を測定することができる。この技術によれば、BERベースの２値サンプリング技法では達成することが困難なパラメータ測定を、比較的単純な回路で行うことができる。低コストの２値サンプリング回路(200)は、また、従来、より複雑かつ高価なアナログサンプリングを必要としたであろう測定を実施することもできる。この新規な技術は、フル機能のテストシステム、低コストのテスト回路、及び、オンチップテスト回路に適用可能である。
【図面の簡単な説明】
【００３８】
【図１】２値サンプリングとビット誤り率計測値を使用して信号のアナログ特性を判定するシステムのブロック図である。
【図２】２値サンプリングと値のカウントを使用して信号のアナログ特性を判定する本発明の１実施形態によるシステムのブロック図である。
【図３】調節可能な位相遅延をクロック信号に提供する遅延回路のブロック図である。
【図４】サンプリングの位相が信号の立ち上がり時間又は立ち下がり時間内に位置しているときに、その信号内において表される０値の比率が、１を表す電圧から０を表す電圧を分離する閾値レベルにどのように依存しているかを示すグラフである。
【図５】データ信号内において０が発生する比率が、１を表す電圧から０を表す電圧を分離する閾値レベルにどのように依存しているかを示している。
【図６】図５に示されている比率の微分係数が、信号のアナログ特性を示すトレースをどのように提供するかを示している。
【符号の説明】
【００３９】
１１０  アナログ比較器
１２０  ２値サンプラ
２００  試験システム
２４０  カウンタ
２５０  処理システム（データプロセッサ）
【図１】
2006053140.tif 000003
【図２】
2006053140.tif 000004
【図３】
2006053140.tif 000005
【図４】
2006053140.tif 000006
【図５】
2006053140.tif 000007
【図６】
2006053140.tif 000008