(57)【要約】【課題】トランスコンダクタンスｇｍ及びソースドレインコンダクタンスｇｄｓの減衰を再現し、片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタのシミュレーション精度を向上する。【解決手段】このＭＯＳトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗１０がＭＯＳトランジスタモデルＭＴに接続されたＢＩＳＭ３モデルに、さらにゲート電位ＶＧ及びドレイン電位ＶＤに依存して抵抗値が変化する可変抵抗２０を抵抗１０に直列に接続したものである。即ち、可変抵抗２０の抵抗値Ｒ２０は、ゲート電位ＶＧ及びドレイン電位ＶＤの関数であり、例えばそれらのパラメータの多項式（例えば、２次式や３次式）で表現される。そして、それらの多項式の各項の係数を実際のＭＯＳトランジスタの電気的特性から抽出する。【選択図】  図１
2006100471.tif 000002
【特許請求の範囲】
【請求項１】
ＳＰＩＣＥにおけるＭＯＳトランジスタモデルのドレイン側にゲート電位及びドレイン電位に依存して抵抗値が変化する可変抵抗を直列に接続したＭＯＳトランジスタモデルを用いることを特徴とするＭＯＳトランジスタのシミュレーション方法。
【請求項２】
ＳＰＩＣＥにおけるＭＯＳトランジスタモデルのドレイン側にゲート電位及びドレイン電位に依存して抵抗値が変化する第１の可変抵抗を直列に接続した第１のＭＯＳトランジスタモデルと、ＳＰＩＣＥにおけるＭＯＳトランジスタモデルのソース側にゲート電位及びソース電位に依存して抵抗値が変化する第２の可変抵抗を直列に接続した第２のＭＯＳトランジスタモデルと、前記第１のＭＯＳトランジスタモデルと前記第１のＭＯＳトランジスタモデルのいずれかを選択するためのスイッチとを備え、前記スイッチによって選択されたＭＯＳトランジスタモデルを用いることを特徴とするＭＯＳトランジスタのシミュレーション方法。
【請求項３】
前記スイッチはＭＯＳトランジスタのドレイン電位がソース電位より高いときは前記第１のＭＯＳトランジスタモデルを選択し、ＭＯＳトランジスタのソース電位がドレイン電位より高いときは前記第２のＭＯＳトランジスタモデルを選択することを特徴とする請求項２に記載のＭＯＳトランジスタのシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＰＩＣＥを用いたＭＯＳトランジスタのシミュレーション方法に関する。
【背景技術】
【０００２】
従来、ＳＰＩＣＥを用いたＭＯＳトランジスタのシミュレーションにおいて、ＭＯＳトランジスタの電気的特性の実測値とシミュレーション値の差が最小になるようにＳＰＩＣＥパラメータを最適化する方法がとられていた。
【０００３】
図５はＮチャネル型のＭＯＳトランジスタの断面図であり、Ｐ型半導体基板１の表面にゲート絶縁膜２、ゲート３、Ｎ＋型ソース層４、Ｎ＋型ドレイン層５を備えている。ゲート３にはゲート電極Ｇが設けられ、Ｎ＋型ソース層４にはソース電極Ｓが設けられ、Ｎ＋型ドレイン層５にはドレイン電極Ｄが設けられている。
【０００４】
図５のＭＯＳトランジスタに対応するＳＰＩＣＥのＭＯＳトランジスタモデルを図６に示す。このＭＯＳトランジスタモデルは、最も普及しているＢＩＳＭ３モデルであり、ＭＯＳトランジスタＭＴのドレイン側に抵抗１０が接続され、抵抗１０の抵抗値をＳＰＩＣＥパラメータに組み込むことにより、ドレインの抵抗成分をＭＯＳトランジスタの電気的特性のシミュレーション値に反映させるものである。
【特許文献１】特開２０００−１２４６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述の通常のＭＯＳトランジスタに比して、高いドレイン耐圧（又はソース耐圧）を有する高耐圧ＭＯＳトランジスタにおいてもＳＰＩＣＥによるシミュレーションを行い、高耐圧ＭＯＳトランジスタを用いた回路設計の精度を向上させたいという要望がある。
【０００６】
図７は高耐圧ＭＯＳトランジスタの一例を示す断面図である。この高耐圧ＭＯＳトランジスタはゲート３に隣接したＰ型半導体基板１の表面にＮ−型ドレイン層５Ａを備え、ゲート３から離れ、Ｎ−型ドレイン層５Ａに隣接したＮ＋型ドレイン層５Ｂを備えている。即ち、低濃度のＮ型層がトランジスタの片側に形成されているため、このＭＯＳトランジスタ構造は「片側ＬＤＤ構造」と称される。
【０００７】
この高耐圧ＭＯＳトランジスタは、数１０Ｖ〜１００Ｖ以上の高いドレイン耐圧を有するが、同時に、通常のＭＯＳトランジスタと異なる特異な電気的特性を示す。図８、図９はゲートソース間電圧Ｖｇｓをパラメータとして、ソースドレイン間に流れる電流Ｉｄｓとソースドレイン間に印加される電圧Ｖｄｓとの関係を示した実測値である。その１つは、図８に示すようなトランスコンダクタンスｇｍ（ΔＩｄｓ／ΔＶｇｓ）の減衰である。即ち、Ｖｇｓの増加とともに、Ｉｄｓの増加率が減衰する。もう１つは、図９に示すようなソースドレインコンダクタンスｇｄｓ（ΔＩｄｓ／ΔＶｄｓ）の減衰である。即ち、Ｖｄｓの増加とともに、Ｉｄｓが減衰する。
【０００８】
このようなトランスコンダクタンスｇｍ及びソースドレインコンダクタンスｇｄｓの減衰は図７に示したように、ドレイン電位Ｖｄやゲート電位Ｖｇの増加に依存して、ドレイン空乏層６の広がりが増大し、ドレイン空乏層６の抵抗が増大するためである。
しかしながら、従来のＢＩＳＭ３モデル（図５参照）では、抵抗１０は不変の抵抗値を有していたため、高耐圧ＭＯＳトランジスタの上述の特異な電気的特性を再現することができず、高耐圧ＭＯＳトランジスタの電気的特性の実測値とシミュレーション値の間に大きな差が生じていた。
【課題を解決するための手段】
【０００９】
本発明のＭＯＳトランジスタのシミュレーション方法は、ＳＰＩＣＥにおけるＭＯＳトランジスタモデルのドレイン側にゲート電位及びドレイン電位に依存して抵抗値が変化する可変抵抗を直列に接続したＭＯＳトランジスタモデルを用いることを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、ＳＰＩＣＥにおけるＭＯＳトランジスタモデルのドレイン側にゲート電位及びドレイン電位に依存して抵抗値が変化する可変抵抗モデルを直列に接続したＭＯＳトランジスタモデルを用いるので、トランスコンダクタンスｇｍ及びソースドレインコンダクタンスｇｄｓの減衰を再現し、シミュレーション精度を向上することが可能になる。
【発明を実施するための最良の形態】
【００１１】
次に、本発明の実施形態に係るＭＯＳトランジスタのシミュレーション方法について、図面を参照しながら説明する。図１は、図７に示した片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルを示す図である。このＭＯＳトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗１０がＭＯＳトランジスタモデルＭＴに接続されたＢＩＳＭ３モデルに、さらにゲート電位ＶＧ及びドレイン電位ＶＤに依存して抵抗値が変化する可変抵抗２０を抵抗１０に直列に接続したものである。
【００１２】
即ち、可変抵抗２０の抵抗値は、ゲート電位ＶＧ及びドレイン電位ＶＤの関数であり、例えばそれらのパラメータの多項式（例えば、２次式や３次式）で表現される。そして、それらの多項式の各項の係数を実際のＭＯＳトランジスタの電気的特性（図８及び図９の特性）から抽出する。これにより、トランスコンダクタンスｇｍ及びソースドレインコンダクタンスｇｄｓの減衰を再現し、片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタのシミュレーション精度を向上することが可能になる。
【００１３】
図２は、両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタの断面図である。この高耐圧ＭＯＳトランジスタは、ドレイン側だけでなく、ソース側もＬＤＤ構造を有しているため、両側ＬＤＤ構造と称される。即ち、ゲート３に隣接したＰ型半導体基板１の表面にＮ−型ソース層４Ａを備え、ゲート３から離れ、Ｎ−型ソース層４Ａに隣接したＮ＋型ソース層４Ｂを備えている。この両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルは、図１のモデルに加えて、ソース側に抵抗３０が直列に接続されたものである。ここで、ソース側の抵抗３０は不可変とする必要がある。つまり、トランジスタモデルＭＴのソース側電位が一意的に決まらないと、シミュレーション計算の収束エラー発生の原因となるからである。
【００１４】
このＭＯＳトランジスタモデルではソース側の空乏層抵抗を、不変抵抗値を有する抵抗３０でモデル化している。しかし、実際の高耐圧ＭＯＳトランジスタがソース、ドレインがゲートに対して左右対称の構造となっていても、ＭＯＳトランジスタモデルとしては非対称になっている。そのため、この両側ＬＤＤ構造の高耐圧ＭＯＳトランジスタで
アナログスイッチやトランスミッションゲートを構成するような場合、即ち、ソース電位ＶＳとドレイン電位ＶＤの高低が入れ替わるような場合には、実際のＭＯＳトランジスタの電気的特性（図８及び図９の特性）はソースとドレインに関して対称になるのに対して、シミュレーション上では、非対称な結果となり実測値と一致しなくなってしまう。
【００１５】
そこで、そのような不都合を解消するために、２つの高耐圧ＭＯＳトランジスタモデルを用意し、それらをスイッチで切り換えるようにした。図４は両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルを示す図である。
【００１６】
第１のＭＯＳトランジスタモデルは、ドレイン側に、不変抵抗値を有する抵抗１０１がＭＯＳトランジスタモデルＭＴ１に接続されたＢＩＳＭ３モデルに、さらにゲート電極Ｇ１のゲート電位ＶＧ１及びドレイン電位ＶＤに依存して抵抗値が変化する第１の可変抵抗２０１を抵抗１０１に直列に接続する。そして、ドレイン電極Ｄと第１の可変抵抗２０１の間に第１のスイッチＳＷ１を設ける。また、第２のＭＯＳトランジスタモデルは、ソース側に、不変抵抗値を有する抵抗１０２がＭＯＳトランジスタモデルＭＴ２に接続されたＢＩＳＭ３モデルに、さらにゲート電極Ｇ２のゲート電位ＶＧ２及びソース電位ＶＳに依存して抵抗値が変化する第２の可変抵抗２０２を抵抗１０２に直列に接続する。そして、ソース電極Ｓと可変抵抗２０２の間に第２のスイッチＳＷ２を設ける。
【００１７】
このＭＯＳトランジスタモデルを用いたシミュレーション方法は、ドレイン電位ＶＤがソース電位ＶＳより高いときは、第１のスイッチＳＷ１をオンし、第２のスイッチＳＷ２をオフすることで、第１のＭＯＳトランジスタモデルを選択してシミュレーションを行い、ソース電位ＶＳがドレイン電位ＶＤより高いときは、第１のスイッチＳＷ１をオフし、第２のスイッチＳＷ２をオンすることで、第２のＭＯＳトランジスタモデルを選択してシミュレーションを行う。これにより、ＭＯＳトランジスタの電気的特性のシミュレーション結果は、ドレイン電位ＶＤとソース電位ＶＳの高低にかかわらず同じになり、実測値とも一致するようになる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係る片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルを示す図である。
【図２】両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタの断面図である。
【図３】本発明の実施形態に係る両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルを示す図である。
【図４】本発明の実施形態に係る両側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタに対応するＭＯＳトランジスタモデルを示す図である。
【図５】ＭＯＳトランジスタの断面図である。
【図６】ＭＯＳトランジスタモデルを示す図である。
【図７】片側ＬＤＤ構造を有する高耐圧ＭＯＳトランジスタの断面図である。
【図８】高耐圧ＭＯＳトランジスタの電気的特性を示す図である。
【図９】高耐圧ＭＯＳトランジスタの電気的特性を示す図である。
【図１】
2006100471.tif 000003
【図２】
2006100471.tif 000004
【図３】
2006100471.tif 000005
【図４】
2006100471.tif 000006
【図５】
2006100471.tif 000007
【図６】
2006100471.tif 000008
【図７】
2006100471.tif 000009
【図８】
2006100471.tif 000010
【図９】
2006100471.tif 000011