(57)【要約】【課題】  ＣＭＯＳ電界効果型トランジスタを用いて利得を稼ぐことを可能としつつ、増幅帯域内における１／ｆノイズを低減させる。【解決手段】  ＣＭＯＳ−ＩＣ１１の後段には、ＣＭＯＳ−ＩＣ１１にて増幅された信号の低域成分を減衰させる周波数特性調整回路１２を接続するとともに、ＣＭＯＳ−ＩＣ１１の前段には、ＣＭＯＳ−ＩＣ１１よりも１／ｆノイズの小さなローノイズアンプ１０を接続し、ローノイズアンプ１０の利得は、周波数特性調整回路１２の周波数特性を補償するように設定する。【選択図】      図３
2006135713.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳ電界効果型トランジスタが用いられた増幅器と、
前記増幅器から出力される信号の低域成分を減衰させる周波数特性調整回路とを備えることを特徴とする増幅回路。
【請求項２】
前記増幅器の前段に接続され、前記ＣＭＯＳ電界効果型トランジスタよりも１／ｆノイズの小さなトランジスタが用いられたローノイズアンプをさらに備えることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記周波数特性調整回路の周波数特性を補償するように前記ローノイズアンプの利得が設定されることを特徴とする請求項２記載の増幅回路。
【請求項４】
前記増幅器の出力レベルに基づいて、前記周波数特性調整回路の周波数特性および前記ローノイズアンプの利得を調整する自動利得調整回路をさらに備えることを特徴とする請求項３記載の増幅回路。
【請求項５】
前記増幅器の出力レベルが大きい場合には小さい場合に比べて、前記周波数特性調整回路における低域成分の減衰量を小さくするとともに、前記ローノイズアンプの利得を小さくすることを特徴とする請求項４記載の増幅回路。
【請求項６】
ＣＭＯＳ電界効果型トランジスタが用いられた増幅器と、
前記増幅器の後段に直列接続された第１可変容量素子と、
前記増幅器の前段に接続され、前記ＣＭＯＳ電界効果型トランジスタよりも１／ｆノイズの小さなトランジスタが用いられたローノイズアンプと、
前記ローノイズアンプの後段に並列接続された第２可変容量素子と、
前記増幅器の出力レベルに基づいて、前記第２可変容量素子の容量を制御する自動利得調整回路と、
前記自動利得調整回路から出力された信号の反転出力に基づいて、前記第１可変容量素子の容量を制御する反転回路とをさらに備えることを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅回路に関し、特に、ＣＭＯＳ−ＩＣから発生する１／ｆノイズを低減させる方法に適用して好適なものである。
【背景技術】
【０００２】
近年のＣＭＯＳ−ＩＣ技術の進展により、ＲＦ回路においても、ＣＭＯＳ−ＩＣ化が進んでいる。しかし、ＣＭＯＳ回路では、ＣＭＯＳ電界効果型トランジスタが用いられているため、周波数に逆比例するノイズ（1／ｆノイズ）が発生し、無線信号やテレビジョン信号のような小信号を扱う場合にＳ／Ｎ比を確保することが困難となる。
一方、特許文献１には、ＣＭＯＳ−ＩＣの1／ｆノイズを低減させるために、多段増幅器の段間にバンドパスフィルタを挿入して、低域のノイズ成分を抑制する方法が開示されている。
【特許文献１】国際公開第０２／０６７４１５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に開示された方法では、単に狭帯域増幅器にフィルタを挿入して、増幅帯域外のノイズを低減させるものであって、増幅帯域内のノイズに対しては、何ら効果を有しないという問題があった。
そこで、本発明の目的は、ＣＭＯＳ電界効果型トランジスタを用いて利得を稼ぐことを可能としつつ、増幅帯域内における１／ｆノイズを低減させることが可能な増幅回路を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る増幅回路によれば、ＣＭＯＳ電界効果型トランジスタが用いられた増幅器と、前記増幅器から出力される信号の低域成分を減衰させる周波数特性調整回路とを備えることを特徴とする。
これにより、ＣＭＯＳ電界効果型トランジスタを用いて増幅器を構成した場合においても、１／ｆノイズを低減させることが可能となり、無線信号やテレビジョン信号のような小信号を扱う場合においても、Ｓ／Ｎ比を確保することができる。このため、ＣＭＯＳ回路を用いてＲＦ回路を構成することができ、ＲＦ回路の低価格化および低消費電力化を図ることができる。
【０００５】
また、本発明の一態様に係る増幅回路によれば、前記増幅器の前段に接続され、前記ＣＭＯＳ電界効果型トランジスタよりも１／ｆノイズの小さなトランジスタが用いられたローノイズアンプをさらに備えることを特徴とする。
これにより、ローノイズアンプで利得を稼いでから、増幅器に信号を入力することができる。このため、増幅器から出力される信号の低域成分を減衰させた場合においても、必要なＳ／Ｎ比を確保することを可能としつつ、増幅回路の総合利得を平坦化することができる。
【０００６】
また、本発明の一態様に係る増幅回路によれば、前記周波数特性調整回路の周波数特性を補償するように前記ローノイズアンプの利得が設定されることを特徴とする。
これにより、周波数特性調整回路にて減衰される信号成分をローノイズアンプで増幅することが可能となるとともに、１／ｆノイズを抑圧することが可能となる。このため、増幅回路の総合利得の平坦性を確保しつつ、増幅器から出力される信号の低域成分を減衰させることが可能となり、ＣＭＯＳ回路を用いてＲＦ回路を構成することができる。
【０００７】
また、本発明の一態様に係る増幅回路によれば、前記増幅器の出力レベルに基づいて、前記周波数特性調整回路の周波数特性および前記ローノイズアンプの利得を調整する自動利得調整回路をさらに備えることを特徴とする。
これにより、増幅器の入力信号レベルに応じて周波数特性調整回路の減衰量およびローノイズアンプの利得を調整することができ、ローノイズアンプの利得が飽和することを防止しつつ、ローノイズアンプの利得を調整することができる。
【０００８】
また、本発明の一態様に係る増幅回路によれば、前記増幅器の出力レベルが大きい場合には小さい場合に比べて、前記周波数特性調整回路における低域成分の減衰量を小さくするとともに、前記ローノイズアンプの利得を小さくすることを特徴とする。
これにより、増幅器の入力信号レベルが大きい場合には、ローノイズアンプの利得を小さくすることが可能となり、信号に対するノイズの影響を抑制しつつ、ローノイズアンプの利得飽和を防止することができる。このため、混変調などによる妨害の発生を抑制しつつ、１／ｆノイズを抑圧することが可能となり、ＣＭＯＳ回路を用いてＲＦ回路を構成した場合においても、必要なＳ／Ｎ比を確保することを可能としつつ、増幅回路の総合利得を平坦化することができる。
【０００９】
また、増幅器の入力信号レベルが小さい場合には、ローノイズアンプの利得を大きくすることが可能となり、ローノイズアンプの利得が飽和しないようにしながら、１／ｆノイズを抑圧することが可能となるとともに、その分に対応した利得をローノイズアンプで稼ぐことを可能として、増幅回路の総合利得を平坦化することができる。
また、本発明の一態様に係る増幅回路によれば、ＣＭＯＳ電界効果型トランジスタが用いられた増幅器と、前記増幅器の後段に直列接続された第１可変容量素子と、前記増幅器の前段に接続され、前記ＣＭＯＳ電界効果型トランジスタよりも１／ｆノイズの小さなトランジスタが用いられたローノイズアンプと、前記ローノイズアンプの後段に並列接続された第２可変容量素子と、前記増幅器の出力レベルに基づいて、前記第２可変容量素子の容量を制御する自動利得調整回路と、前記自動利得調整回路から出力された信号の反転出力に基づいて、前記第１可変容量素子の容量を制御する反転回路とをさらに備えることを特徴とする。
【００１０】
これにより、ローノイズアンプの利得を可変した上で、増幅器から出力される信号の低域成分の減衰量を可変容量素子により調整することが可能となる。このため、回路規模の増大を抑制しつつ、増幅器の入力信号レベルに応じて周波数特性調整回路の減衰量およびローノイズアンプの利得を調整することができ、１／ｆノイズが小さく、耐妨害特性の良好な増幅回路を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態に係る増幅回路について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る増幅回路の概略構成を示すブロック図である。
図１において、増幅回路には、ＣＭＯＳ−ＩＣ１が設けられ、ＣＭＯＳ−ＩＣ１の後段には、ＣＭＯＳ−ＩＣ１にて増幅された信号の低域成分を減衰させる周波数特性調整回路２が接続されている。なお、ＣＭＯＳ−ＩＣ１は、ＣＭＯＳ電界効果型トランジスタが用いられた増幅器を含んで構成することができる。また、周波数特性調整回路２は、ＣＭＯＳ−ＩＣ１にて増幅された信号の低域成分を減衰させるローパスフィルタを用いて構成することができる。
【００１２】
そして、ＣＭＯＳ−ＩＣ１に入力された信号は、ＣＭＯＳ−ＩＣ１にて信号処理が行われた後、周波数特性調整回路２に入力され、ＣＭＯＳ−ＩＣ１から出力された信号の低域成分が減衰される。
これにより、ＣＭＯＳ−ＩＣ１の１／ｆノイズを低減させることが可能となり、無線信号やテレビジョン信号のような小信号を扱う場合においても、Ｓ／Ｎ比を確保することができる。このため、ＣＭＯＳ−ＩＣ１を用いてＲＦ回路を構成することができ、ＲＦ回路の低価格化および低消費電力化を図ることができる。
【００１３】
図２は、図１の増幅回路の周波数特性を示す図である。
図２において、ＣＭＯＳ−ＩＣ１は、ＣＭＯＳ電界効果型トランジスタを含んで構成されるため、1／ｆノイズが発生し、ＣＭＯＳ−ＩＣ１の内部ノイズＮ１は低域ほど大きくなる。一方、ＣＭＯＳ−ＩＣ１にて増幅された信号の低域成分を周波数特性調整回路２にて減衰させることにより、ＣＭＯＳ−ＩＣ１および周波数特性調整回路２の総合利得Ｇ１は、低域ほど低くなるように設定される。この結果、ＣＭＯＳ−ＩＣ１から発生する1／ｆノイズを抑圧することができ、ＣＭＯＳ−ＩＣ１を含んで構成された増幅回路のノイズＮ１´を平坦化することができる。
【００１４】
図３は、本発明の第２実施形態に係る増幅回路の概略構成を示すブロック図である。
図３において、増幅回路には、ＣＭＯＳ−ＩＣ１１が設けられ、ＣＭＯＳ−ＩＣ１１の後段には、ＣＭＯＳ−ＩＣ１１にて増幅された信号の低域成分を減衰させる周波数特性調整回路１２が接続されている。また、ＣＭＯＳ−ＩＣ１１の前段には、ＣＭＯＳ−ＩＣ１１よりも１／ｆノイズの小さなローノイズアンプ１０が接続されている。なお、ローノイズアンプ１０にて、例えば、１０〜１５ｄＢ程度の利得を稼ぎ、ＣＭＯＳ−ＩＣ１１にて、例えば、４０〜５０ｄＢ程度の利得を稼ぐことができる。
【００１５】
ここで、ローノイズアンプ１０としては、例えば、バイポーラトランジスタなどのような低雑音素子を用いることができる。また、ＨＥＭＴなどの高電子移動度トランジスタを用いるようにしてもよい。そして、ローノイズアンプ１０の利得は、周波数特性調整回路１２の周波数特性を補償するように設定することができる。
そして、ＣＭＯＳ−ＩＣ１１に入力される信号は、ローノイズアンプ１０にて低域成分の増幅が行われた後、ＣＭＯＳ−ＩＣ１１に入力される。ここで、ＣＭＯＳ−ＩＣ１１に入力される信号をローノイズアンプ１０にて増幅することにより、ＭＯＳ−ＩＣ１１に入力される信号に重畳されるノイズ成分を抑制することができる。そして、ローノイズアンプ１０にて増幅された信号がＣＭＯＳ−ＩＣ１１に入力されると、ＣＭＯＳ−ＩＣ１１にて信号処理が行われた後、周波数特性調整回路１２に入力され、ＣＭＯＳ−ＩＣ１１から出力された信号の低域成分が減衰される。
【００１６】
これにより、周波数特性調整回路１２で減衰される分の利得をローノイズアンプ１０で稼いでから、ＣＭＯＳ−ＩＣ１１に信号を入力することができる。このため、ＣＭＯＳ−ＩＣ１１から出力される信号の低域成分を減衰させた場合においても、必要なＳ／Ｎ比を確保することを可能としつつ、増幅回路の総合利得を平坦化することができる。
また、ＣＭＯＳ−ＩＣ１１の前段にローノイズアンプ１０を直列接続することにより、ローノイズアンプ１０だけでは不足する利得をＣＭＯＳ−ＩＣ１１にて補うことが可能となり、コストアップを抑制しつつ、必要な利得を稼ぐことができる。
【００１７】
図４は、図３の増幅回路の周波数特性を示す図である。なお、図４（ａ）はローノイズアンプ１０の利得およびノイズの周波数特性、図４（ｂ）は図３の増幅回路全体の利得およびノイズの周波数特性を示す。
図４において、ローノイズアンプ１０では、1／ｆノイズがＣＭＯＳ−ＩＣ１１に比べて小さく、ローノイズアンプ１０から出力される信号の低域成分に利得Ｇ２を持たせた場合においても、ローノイズアンプ１０から出力されるノイズＮ２を小さくすることができる。このため、1／ｆノイズを抑圧しつつ、周波数特性調整回路１２で減衰される分の利得をローノイズアンプ１０で稼ぐことができる。この結果、ＣＭＯＳ−ＩＣ１１にて増幅された信号の低域成分を周波数特性調整回路１２にて減衰させることにより、増幅回路の総合利得Ｇ３を平坦化することを可能としつつ、ＣＭＯＳ−ＩＣ１１を含んで構成された増幅回路のノイズＮ３を減らすことができる。
【００１８】
図５は、本発明の第３実施形態に係る増幅回路の概略構成を示すブロック図である。
図５において、増幅回路には、ＣＭＯＳ−ＩＣ２１が設けられ、ＣＭＯＳ−ＩＣ２１の後段には、ＣＭＯＳ−ＩＣ２１にて増幅された信号の低域成分を減衰させる周波数特性調整回路２２が接続されている。また、ＣＭＯＳ−ＩＣ２１の前段には、ＣＭＯＳ−ＩＣ２１よりも１／ｆノイズの小さなローノイズアンプ２０が接続されている。さらに、増幅回路には、ＣＭＯＳ−ＩＣ２１の出力レベルに基づいて、周波数特性調整回路２２の周波数特性およびローノイズアンプ２０の利得を調整する自動利得調整回路２３が設けられている。
【００１９】
そして、ＣＭＯＳ−ＩＣ２１から出力された信号は自動利得調整回路２３に入力され、自動利得調整回路２３にてＣＭＯＳ−ＩＣ２１の出力レベルが判別される。そして、自動利得調整回路２３は、ＣＭＯＳ−ＩＣ２１の出力レベルに基づいて、周波数特性調整回路２２の周波数特性およびローノイズアンプ２０の利得を調整する。ここで、自動利得調整回路２３は、ＣＭＯＳ−ＩＣ２１にて増幅された信号の低域成分が減衰されるように周波数特性調整回路２２の周波数特性を調整するとともに、周波数特性調整回路２２で減衰される分の利得がローノイズアンプ２０で補われるようにローノイズアンプ２０の利得を調整することができる。
【００２０】
そして、ＣＭＯＳ−ＩＣ２１に入力される信号は、ローノイズアンプ２０にて低域成分の増幅が行われた後、ＣＭＯＳ−ＩＣ２１に入力される。そして、ローノイズアンプ２０にて増幅された信号がＣＭＯＳ−ＩＣ２１に入力されると、ＣＭＯＳ−ＩＣ２１にて信号処理が行われた後、周波数特性調整回路２２に入力され、ＣＭＯＳ−ＩＣ２１から出力された信号の低域成分が減衰される。
【００２１】
これにより、ＣＭＯＳ−ＩＣ２１の入力信号レベルが大きい場合には、ローノイズアンプ２０の利得を小さくすることが可能となり、信号に対するノイズの影響を抑制しつつ、ローノイズアンプ２０の利得飽和を防止することができる。このため、混変調などによる妨害の発生を抑制しつつ、１／ｆノイズを抑圧することが可能となり、ＣＭＯＳ−ＩＣ２１を用いてＲＦ回路を構成した場合においても、必要なＳ／Ｎ比を確保することを可能としつつ、増幅回路の総合利得を平坦化することができる。
【００２２】
また、ＣＭＯＳ−ＩＣ２１の入力信号レベルが小さい場合には、ローノイズアンプ２０の利得を大きくすることが可能となり、ローノイズアンプ２０の利得が飽和しないようにしながら、１／ｆノイズを抑圧することが可能となるとともに、その分に対応した利得をローノイズアンプ２０で稼ぐことを可能として、増幅回路の総合利得を平坦化することができる。
【００２３】
図６は、図５の増幅回路の周波数特性の調整方法を示す図である。なお、図６（ａ）はローノイズアンプ２０の周波数特性、図６（ｂ）は周波数特性調整回路２２の周波数特性を示す。
図６において、弱電界時は、ローノイズアンプ２０および周波数特性調整回路２２の周波数特性の変化を大きくする。ここで、弱電界時は、ローノイズアンプ２０の利得を上げてもローノイズアンプ２０が飽和することを防止することができ、混変調等の妨害が生じ難くすることができる。また、ＣＭＯＳ−ＩＣ２１への入力信号レベルが小さいと、ノイズの影響が大きくなるので、それに打ち勝つようローノイズアンプ２０の利得を稼ぐことができる。
【００２４】
一方、強電界時は、ローノイズアンプ２０および周波数特性調整回路２２の周波数特性を平坦にする。これは、強電界時にローノイズアンプ２０に周波数特性を持たせると、低域でローノイズアンプ２０の利得が飽和し、混変調等の妨害が生じるためである。ここで、ローノイズアンプ２０の周波数特性を平坦にしても、ＣＭＯＳ−ＩＣ２１への入力信号レベルが大きいため、ノイズの影響を小さくすることができ、必要なＳ／Ｎ比を確保することができる。
【００２５】
また、周波数特性調整回路２２の周波数特性は、ローノイズアンプ２０の周波数特性と逆になるように電界強度に応じて変化させる。なお、中電界時には、弱電界時と強電界時の中間状態となるように、ローノイズアンプ２０および周波数特性調整回路２２の周波数特性を設定することができる。
図７は、本発明の第４実施形態に係る増幅回路の概略構成を示すブロック図である。
【００２６】
図７において、増幅回路にはＣＭＯＳ−ＩＣ３１が設けられ、ＣＭＯＳ−ＩＣ３１の後段には、可変容量素子Ｄ１が直列接続されている。また、ＣＭＯＳ−ＩＣ３１の前段には、ＣＭＯＳ−ＩＣ３１よりも１／ｆノイズの小さなローノイズアンプ３０が接続されている。また、ローノイズアンプ３０の後段には可変容量素子Ｄ２が並列接続されている。さらに、増幅回路には、ＣＭＯＳ−ＩＣ３１の出力レベルに基づいて可変容量素子Ｄ２の容量を制御する自動利得調整回路３３が設けられるとともに、自動利得調整回路３３から出力された信号の反転出力に基づいて、可変容量素子Ｄ１の容量を制御する反転回路３２が設けられている。なお、可変容量素子３２としては、例えば、バリキャップダイオードをも用いることができる。
【００２７】
そして、ＣＭＯＳ−ＩＣ３１から出力された信号は自動利得調整回路３３に入力され、自動利得調整回路３３にてＣＭＯＳ−ＩＣ３１の出力レベルが判別される。そして、自動利得調整回路３３は、ＣＭＯＳ−ＩＣ３１の出力レベルに対応したＡＧＣ電圧を可変容量素子Ｄ２に出力するとともに、自動利得調整回路３３から出力されたＡＧＣ電圧が反転回路３２にて反転された後、可変容量素子Ｄ１に出力される。
【００２８】
そして、ＣＭＯＳ−ＩＣ３１に入力される信号は、ローノイズアンプ３０にて低域成分の増幅が行われた後、ＣＭＯＳ−ＩＣ３１に入力される。そして、ローノイズアンプ３０にて増幅された信号がＣＭＯＳ−ＩＣ３１に入力されると、ＣＭＯＳ−ＩＣ３１にて信号処理が行われた後、周波数特性調整回路３２に入力され、ＣＭＯＳ−ＩＣ３１から出力された信号の低域成分が減衰される。
【００２９】
ここで、ＣＭＯＳ−ＩＣ３１の出力レベルが小さくなると、自動利得調整回路３３から出力されたＡＧＣ電圧が減少し、可変容量素子Ｄ１の容量が小さくなるとともに、可変容量素子Ｄ２の容量が大きくなる。そして、弱電界時のノイズに打ち勝つようローノイズアンプ２０の利得を稼いだ上で、可変容量素子Ｄ２の容量を大きくすることにより、周波数特性の変化を大きくする。つまり、低域の利得を上げ、高域の利得を下げる。その結果、ＣＭＯＳ−ＩＣ２１への入力信号レベルが小さい場合においても、ノイズの影響を小さくすることができる。また、弱電界時には、ローノイズアンプ２０の利得を上げてもローノイズアンプ２０が飽和することを防止することができ、混変調等の妨害が生じ難くすることができる。
【００３０】
また、可変容量素子Ｄ１の容量を小さくすることにより、可変容量素子Ｄ１による低域成分の減衰量を大きくすることができ、増幅回路の総合利得の平坦性を確保しつつ、１／ｆノイズを抑圧することができる。
一方、ＣＭＯＳ−ＩＣ３１の出力レベルが大きくなると、自動利得調整回路３３から出力されたＡＧＣ電圧が増加し、可変容量素子Ｄ１の容量が大きくなるとともに、可変容量素子Ｄ２の容量が小さくなる。このため、強電界時は、ローノイズアンプ３０および周波数特性調整回路３２の周波数特性を平坦にすることができ、低域でローノイズアンプ３０の利得飽和を防止して、混変調等の妨害の発生を抑制することができる。ここで、ローノイズアンプ３０の周波数特性を平坦にしても、ＣＭＯＳ−ＩＣ３１への入力信号レベルが大きいため、ノイズの影響を小さくすることができ、必要なＳ／Ｎ比を確保することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１実施形態に係る増幅回路の概略構成を示すブロック図。
【図２】図１の増幅回路の周波数特性を示す図。
【図３】本発明の第２実施形態に係る増幅回路の概略構成を示すブロック図。
【図４】図３の増幅回路の周波数特性を示す図。
【図５】本発明の第３実施形態に係る増幅回路の概略構成を示すブロック図。
【図６】図５の増幅回路の周波数特性の調整方法を示す図。
【図７】本発明の第４実施形態に係る増幅回路の概略構成を示すブロック図。
【符号の説明】
【００３２】
１、１１、２１、３１  ＣＭＯＳ−ＩＣ、２、１２、２２  周波数特性調整回路、１０、２０、３０  ローイズアンプ、２３、３３  自動利得調整回路、３２  反転回路、Ｄ１、Ｄ２  バリキャップダイオード
【図１】
2006135713.tif 000003
【図２】
2006135713.tif 000004
【図３】
2006135713.tif 000005
【図４】
2006135713.tif 000006
【図５】
2006135713.tif 000007
【図６】
2006135713.tif 000008
【図７】
2006135713.tif 000009