(57)【要約】【課題】  本発明は、プロセスやデバイスのばらつきに影響を受け難く、入力電圧と出力電圧のドロップが小さく、最大電流値、短絡電流値を設定可能な過電流保護回路及び直流電源装置を提供する。【解決手段】  この通常動作モードにおいては、オペアンプＡ１及び出力トランジスタＰ５を動作させて出力電圧を一定に保つ。過渡応答により入力端子ＩＮから大きな電流が注入された場合の電流制限モードにおいては、トランジスタＰ３、オペアンプＡ３によりトランジスタＰ４を制御し、出力トランジスタＰ５に流れる最大電流を一定に保つように制御する。更に電圧が降下した場合のフォールドバックモードにおいては、トランジスタＰ１、オペアンプＡ２によりトランジスタＰ２を制御し、出力トランジスタＰ５に流れる短絡電流を制御する。この場合、オペアンプＡ２は相互コンダクタンスを一定に保つ電流源ｇｍを用いて、出力電圧に応じて出力電流を下げる。【選択図】      図１
2006178539.tif 000002
【特許請求の範囲】
【請求項１】
入力端子、出力端子間の電力を制御する制御端子を有する出力制御素子と、
前記出力制御素子の制御端子に接続され、基準電圧と前記出力端子の電圧との比較結果を出力する第１比較器と、
前記比較結果を共有する制御端子を備え、前記出力制御素子に流れる電流に比例する比例電流値を検出する第１、第２の検知素子と、
前記第１の検知素子の出力端子に接続され、前記比例電流値と第１電流源が供給する第１の基準電流値とを比較する第２比較器と、
前記第２比較器の出力端子に接続され、前記出力制御素子の制御端子の電圧を制御する第１制御素子と、
前記第２の検知素子の出力端子に接続され、第２の基準電流値を供給する第２の電流源と、
前記第２の検知素子の出力端子の電圧と前記出力制御素子の出力端子の電圧とを比較する第３比較器と、
前記第３比較器の出力端子に接続され、前記出力制御素子の制御端子の電圧を制御する第２制御素子を備えたことを特徴とする過電流保護回路。
【請求項２】
前記第１電流源は、第１電流値と、一定の相互コンダクタンスを維持した制御電流値を供給する電流源から構成され、
前記第２電流源は、第２電流値と第３電流値を供給する電流源から構成され、
前記第１電流値と第２電流値とを一致させ、前記制御電流値の最大値と第３電流値とを一致させたことを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
前記相互コンダクタンスを維持した制御電流値を供給する電流源と第２電流値を供給する電流源とを連動して切り離すための開閉器を備えたことを特徴とする請求項２に記載の過電流保護回路。
【請求項４】
前記基準電圧は可変であることを特徴とする請求項１〜３のいずれか１つに記載の過電流保護回路。
【請求項５】
請求項１〜４のいずれか１つに記載の過電流保護回路を備え、前記入力端子に接続する電圧源を更に備えたことを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を所定値以下に制限して、過電流が流れるのを防止する過電流保護回路に関する。
【背景技術】
【０００２】
従来、定電圧回路では、出力端子の短絡などに対処するために、過電流保護回路を設ける場合が多い。この過電流保護回路には、出力端子からの出力電流値が所定電流以上となった場合に、出力を遮断してしまうタイプや、出力電流がそれ以上にならないようにロックするタイプや、出力電圧及び出力電流を徐々に減少させるタイプがある。出力を遮断するタイプでは、その復帰のためには、何らかの作業を必要とする。また、ピーク電流を流し続けるタイプでは、過電流保護動作が開始されるピーク電流を大きく設定すると、出力トランジスタに悪影響が出る。また、ピーク電流を小さく設定すると、出力が十分大きくとれないという問題がある。
【０００３】
一方、出力電流を徐々に減少させるタイプは、その電圧・電流特性が「フの字」型となるため、フの字過電流保護回路と呼ばれている。すなわち、フの字過電流保護回路では、電流値がピーク電流値に達すると、出力電圧が下がり始め、また出力電流も同時に下がる。そして、出力端子の電圧が０Ｖになるときのショート電流値がピーク電流値より小さい位置にくるようにする。その結果、横軸を電流、縦軸を電圧にした特性が「フの字」型になる。従って、「フの字」型の特性を備えた過電流保護回路により、出力トランジスタを確実に保護できると共に、動作が開始される電流量を比較的大きくすることができ、出力を大きく設定することができる。
【０００４】
このように、安定化電源回路の電流・電圧特性を「フの字」型にして、更に出力地絡時の出力電流を小さく設定することで熱損失を抑え、ＩＣ化を容易にする安定化電源回路に関する技術が検討されている（例えば、特許文献１参照。）。この文献記載の回路を、本実施形態にあわせて描き直すと図４のようになる。この安定化電源回路においては、入力端子と出力端子との間に出力段トランジスタ及び電流検知抵抗とが接続されている。そして、出力端子の電圧と基準電圧とを比較して出力段トランジスタを制御する誤差増幅器及び第１の出力制御用トランジスタを備える。更に、電流検知抵抗の両端の電圧を検出して出力段トランジスタを制御する比較器及び第２の出力制御トランジスタを備える。このように、過電流検出ポイントと出力端子地絡時の出力電流を別々に設定できるようにしたことで、出力端子の地絡時の出力段トランジスタの消費電力を小さく抑えることができるため、出力端子の異常による安定化電源回路の発熱又は破壊を抑えることができる。
【０００５】
また、出力経路から電流検出用抵抗を排除した過電流保護回路に関する技術も検討されている（例えば、特許文献２参照。）。この文献記載の回路を、本実施形態にあわせて描き直すと図５のようになる。この過電流保護回路においては、負荷に供給する電流を出力する出力トランジスタと、この出力トランジスタにおける電流量を制御するドライブトランジスタと、負荷に印加する出力電圧の電圧値に応じてドライブトランジスタを制御するフィードバック手段とを備える。そして、負荷に流れる電流に対応した電流を検出し、検出した電流が所定値以上であった場合に、ドライブトランジスタを制御して、出力トランジスタからの出力電流を制限する。このように、ドライブトランジスタの電流を検出電流値に応じて直接制御する。このため、この過電流保護のための構成を独立した基準電圧を利用して構成することができる。従って、トランジスタの電圧や、入力電圧、出力電圧への依存を抑制できる。また、電流検出抵抗も出力端に至る電流経路に設けず、カレントミラーなどで、出力電流に比例した電流を流す経路に配置することも容易である。
【０００６】
更に、過負荷に対する過電流制限機能と出力短絡に対する短絡電流制限機能を独立させてそれぞれ任意に設定することが可能な定電圧電源回路に関する技術も検討されている（例えば、特許文献３参照。）。この文献記載の回路を、本実施形態にあわせて描き直すと図６のようになる。この定電圧電源回路においては、誤差増幅器の出力により出力トランジスタを制御している。負荷電流を電流検出回路で検出し、それによって発生する電圧と出力電圧を検出する電圧検出回路の出力を、オフセットを有する比較器に入力する。そして、比較器の出力により出力トランジスタ制御を行なう。
【特許文献１】特開平７−１８２０５５号公報（図１）
【特許文献２】特開平１１−１０３５２４号公報（図３）
【特許文献３】特開２００２−１６９６１８号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述したように、特許文献１に記載の技術では、抵抗により電流を検知するため、そこでの電力消費が大きくなる。そして、電流を小さくすると検知が困難になる。また、抵抗により電流を検知する場合、抵抗値に正確な値が要求されるが、半導体製造プロセスにおいて、絶対値の正確な小さな抵抗を製造することは困難である。この意味では、特許文献１に記載の技術はＩＣ化が困難である。
【０００８】
また、特許文献２に記載の技術では、電圧や検知トランジスタの利用環境の変化によっては、短絡電流の検知が困難になる。また、その短絡電流の値も抵抗の絶対値を使って決めているため、抵抗値によってばらつきが大きくなる。
【０００９】
一方、特許文献３に記載の技術においても、電圧や検知トランジスタの利用環境の変化によっては、短絡電流の検知が困難になる。更に、トランジスタの閾値電圧と抵抗値が変化すると、短絡電流の値が変化してしまう。
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的は、プロセスやデバイスのばらつきから影響を受け難く、入力電圧と出力電圧のドロップが小さく、最大電流値、短絡電流値を設定可能な過電流保護回路及び直流電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、入力端子、出力端子間の電力を制御する制御端子を有する出力制御素子と、前記出力制御素子の制御端子に接続され、基準電圧と前記出力端子の電圧との比較結果を出力する第１比較器と、前記比較結果を共有する制御端子を備え、前記出力制御素子に流れる電流に比例する比例電流値を検出する第１、第２の検知素子と、前記第１の検知素子の出力端子に接続され、前記比例電流値と第１電流源が供給する第１の基準電流値とを比較する第２比較器と、前記第２比較器の出力端子に接続され、前記出力制御素子の制御端子の電圧を制御する第１制御素子と、前記第２の検知素子の出力端子に接続され、第２の基準電流値を供給する第２の電流源と、前記第２の検知素子の出力端子の電圧と前記出力制御素子の出力端子の電圧とを比較する第３比較器と、前記第３比較器の出力端子に接続され、前記出力制御素子の制御端子電圧を制御する第２制御素子を備えたことを要旨とする。これにより、過電流保護回路を制御端子により実現でき、プロセスやデバイスのばらつきの影響を抑制することができる。そして、第１の基準電流値、第２の基準電流値により、最大電流値、短絡電流値を設定することができる。
【００１２】
本発明によれば、前記第１電流源は、第１電流値と、一定の相互コンダクタンスを維持した制御電流値を供給する電流源から構成され、前記第２電流源は、第２電流値と第３電流値を供給する電流源から構成され、前記第１電流値と第２電流値とを一致させ、前記制御電流値の最大値と第３電流値とを一致させたことを要旨とする。これにより、フォールドバックモードを実現することができる。
【００１３】
本発明によれば、前記相互コンダクタンスを維持した制御電流値を供給する電流源と第２電流値を供給する電流源とを連動して切り離すための開閉器を備えたことを要旨とする。これにより、フォールドバックモードのない制御を行なうことができる。
【００１４】
本発明によれば、前記基準電圧は可変であることを要旨とする。これにより、通常動作時の電圧を任意に設定することができる。
請求項５に記載の発明によれば、請求項１〜４のいずれか１つに記載の過電流保護回路を備え、前記入力端子に接続する電圧源を更に備えたことを要旨とする。これにより、プロセスやデバイスのばらつきに影響を受け難く、入力電圧と出力電圧のドロップが小さく、最大電流値、短絡電流値を設定可能な直流電源装置を実現できる。
【発明の効果】
【００１５】
本発明によれば、プロセスやデバイスのばらつきに影響を受け難く、入力電圧と出力電圧のドロップが小さく、最大電流値、短絡電流値を設定可能な回路を実現することができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
以下、本発明をＰチャンネル型ＭＯＳ構成により、具体化した一実施形態の過電流保護回路ＣＬＣを、図１に従って説明する。この過電流保護回路ＣＬＣは、入力電圧Ｖinが印加される入力端子ＩＮと、出力電圧Ｖout が印加される出力端子ＯＵＴとを備える。この過電流保護回路ＣＬＣの入力端子ＩＮと出力端子ＯＵＴとの間には、出力制御素子としての出力トランジスタＰ５を設ける。そして、入力端子ＩＮに入力された入力電圧Ｖinは、出力トランジスタＰ５を介して出力端子ＯＵＴから出力され、出力端子ＯＵＴに接続された負荷によって出力電流Ｉout が決まる。
【００１７】
更に、出力端子ＯＵＴは、第１比較器としてのオペアンプＡ１の正入力端子に接続される。このオペアンプＡ１の負入力端子には、基準電圧Ｖref が入力される。そして、オペアンプＡ１の出力端子は、出力トランジスタＰ５のゲート端子（制御端子）に接続される。
【００１８】
更に、出力トランジスタＰ５のゲート端子には、電流検知回路が接続される。具体的には、この電流検知回路は、第１の検知素子としてのトランジスタＰ１、第２の検知素子としてのトランジスタＰ３から構成される。そして、トランジスタＰ１、Ｐ３のゲート端子は、オペアンプＡ１の出力端子と出力トランジスタＰ５のゲート端子との結線に接続される。
【００１９】
トランジスタＰ３のソース端子は入力端子ＩＮに接続され、このトランジスタＰ３のドレイン端子は、第２の電流源としての電流源ｉ０、ｉ２に接続される。ここで、電流源ｉ０は第２電流値、電流源ｉ２は第３電流値を供給する。なお、トランジスタＰ３のドレイン端子と電流源ｉ２との間にはスイッチＳ１が設けられている。通常のモードでは、このスイッチＳ１を「閉」にしておく。そして、スイッチＳ１と、後述するスイッチＳ０とが連動して開閉器として機能する。
【００２０】
更に、トランジスタＰ３のドレイン端子と電流源ｉ０との間において、第２比較器としてのオペアンプＡ３の正入力端子が接続される。このオペアンプＡ３の負入力端子には出力端子ＯＵＴに接続される。オペアンプＡ３の出力端子には、第２制御素子としてのトランジスタＰ４のゲート端子に接続される。このトランジスタＰ４のソース端子は入力端子ＩＮに接続され、ドレイン端子は出力トランジスタＰ５のゲート端子に接続される。
【００２１】
一方、トランジスタＰ１のソース端子も入力端子ＩＮに接続され、ドレイン端子は抵抗Ｒ０を介して出力端子ＯＵＴに接続される。更に、トランジスタＰ１のドレイン端子は、オペアンプＡ２の負入力端子に接続される。このオペアンプＡ２の正入力端子は、第１電流源としての電流源ｇｍと電流源ｉ１に接続され、これらの電流源は抵抗Ｒ１を介して出力端子ＯＵＴに接続される。ここで、電流源ｉ１は第１電流値を供給する。電流源ｇｍは、相互コンダクタンスを一定に維持した電流値を供給する電源である。なお、電流源ｇｍにはスイッチＳ０が設けられている。通常のモードでは、このスイッチＳ０は「閉」にしておく。また、オペアンプＡ２とトランジスタＰ２とが制御する電流（後述する「フォールドバックモード」）と、オペアンプＡ３とトランジスタＰ２とが制御する電流（後述する「電流制限モード」）が、スムーズにつながるためにはトランジスタＰ１とトランジスタＰ３とのサイズ比に対応して、電流源ｉ１が供給する電流と電流源ｉ０が供給する電流を決める。本実形態では、トランジスタＰ１とトランジスタＰ３とのサイズ比を１：１として、Ｒ０＝Ｒ１の場合、電流源ｉ１と電流源ｉ０とは同じ電流を供給するものを用いる。同様に、電流源ｇｍから供給される制御電流値の最大値は電流源ｉ２の電流に等しくする。
【００２２】
オペアンプＡ２の出力端子は、第１制御素子としてのトランジスタＰ２のゲート端子に接続される。このトランジスタＰ２のソース端子は入力端子ＩＮに接続され、ドレイン端子は出力トランジスタＰ５のゲート端子に接続される。
【００２３】
また、本実施形態においては、トランジスタＰ１、トランジスタＰ３、出力トランジスタＰ５にはＰチャンネル型ＭＯＳトランジスタを用い、それぞれのトランジスタのサイズ比は１：１：ｎとする。そして、トランジスタＰ１、トランジスタＰ３は、出力トランジスタＰ５に流れる電流に比例する比例電流値を検出する。更に、トランジスタＰ２、トランジスタＰ４にもＰチャンネル型ＭＯＳトランジスタを用いる。また、本実施形態においては、各トランジスタにおけるソース端子は入力端子、ドレイン端子は出力端子として機能する。
【００２４】
このように構成された過電流保護回路ＣＬＣの動作を、以下に説明する。ここでは、通常動作モード、電流制限モード、フォールドバックモード、チャージモードの順に説明する。
【００２５】
＜通常動作モード＞
この通常動作モードにおいては、オペアンプＡ１及び出力トランジスタＰ５が動作する。具体的には、オペアンプＡ１が、出力端子ＯＵＴの出力電圧Ｖout と基準電圧Ｖref とを比較し、その比較結果を出力トランジスタＰ５のゲート端子に入力する。これにより、出力トランジスタＰ５は、出力電圧Ｖout が基準電圧Ｖref になるように制御される。この結果、図２に示す「Ｖout ＝Ｖref 」の動作領域が形成される。
【００２６】
＜電流制限モード＞
次に、上述の通常動作モードにおいて、入力端子ＩＮから大きな電流が注入された場合、電流制限モードになる。本実施形態では、上述のように、トランジスタＰ３、出力トランジスタＰ５のサイズを１：ｎとしているため、トランジスタＰ３は、出力トランジスタＰ５に流れる出力電流Ｉout の１／ｎを検出する。スイッチＳ１が閉じている場合、第２
の基準電流値（ｉ０＋ｉ２）に基づいて、出力トランジスタＰ５に流れる出力電流Ｉout が、ｎ＊（ｉ０＋ｉ２）以下のとき、オペアンプＡ３はトランジスタＰ４をオフ状態にするように制御する。
【００２７】
出力トランジスタＰ５の出力電流Ｉout が、ｎ＊（ｉ０＋ｉ２）以上になると、オペアンプＡ３は、トランジスタＰ４の電流を制御して、出力トランジスタＰ５の電流を制限するように動作する。具体的には、まず、オペアンプＡ３は、トランジスタＰ４のゲート電圧を下げる。この結果、出力トランジスタＰ５のゲート電圧が上がり、Ｐチャンネル型ＭＯＳトランジスタである出力トランジスタＰ５は、最大電流Ｉmax がｎ＊（ｉ０＋ｉ２）になるように調整する。
【００２８】
一方、トランジスタＰ３のドレイン電圧は、オペアンプＡ３により、出力トランジスタＰ５のドレイン電圧と同電位に保たれる。このため、ドロップ電圧に依存せず、常に二つのトランジスタに流れる電流が１：ｎになる。この結果、電流源（ｉ０、ｉ２）、オペアンプＡ３の動作電圧の範囲において、一定の最大電流Ｉmax を得ることができる。この結果、図２に示す電流制限モードの動作領域が形成される。
【００２９】
＜フォールドバックモード＞
次に、フォールドバックモードについて説明する。電流制限モードにおいて、電圧が更に降下した場合にフォールドバックモードになる。本実施形態では、トランジスタＰ１、出力トランジスタＰ５のサイズを１：ｎとしているため、トランジスタＰ１は、出力トランジスタＰ５に流れる出力電流Ｉout の１／ｎを検出する。
【００３０】
従って、オペアンプＡ３の負入力端子には、
Ｖout ＋Ｒ０＊Ｉout ／ｎ
が印加される。
【００３１】
一方、スイッチＳ０が閉じている場合、オペアンプＡ３の正入力端子には、第１電流値と一定の相互コンダクタンスを維持した制御電流値との合計である第１の基準電流値（ｉ１＋ｇｍ）に基づき、
Ｖout ＋Ｒ１＊（ｉ１＋ｇｍ）
が印加される。
【００３２】
Ｒ０＊Ｉout ／ｎ＜Ｒ１＊（ｉ１＋ｇｍ）の場合、オペアンプＡ２は、トランジスタＰ２をオフ状態にする。
一方、Ｒ０＊Ｉout ／ｎ＞Ｒ１＊（ｉ１＋ｇｍ）になった場合、オペアンプＡ２は、
Ｉout ／ｎ＊Ｒ０＝Ｒ１＊（ｉ１＋ｇｍ）
になるように、トランジスタＰ２の電流を制御する。
【００３３】
この結果、
出力電流Ｉout ＝（ｉ１＋ｇｍ）＊ｎ＊Ｒ１／Ｒ０
になる。
【００３４】
ここで、電流源ｇｍは、出力電圧Ｖout に比例した電流を供給する。ただし、電流源ｇｍの最大値は、ｉ２＊Ｒ０／Ｒ１とする。よって、Ｖout ＝０Ｖ、すなわち短絡の場合には、電流源ｇｍから供給される電流は「０」となり、オペアンプＡ２は
Ｉout （＝Ｉshort ）＝ｎ＊ｉ１＊Ｒ１／Ｒ０（＝ｎ＊ｉ０）
になるようにトランジスタＰ２を制御する。
【００３５】
このモードで動作するとき、抵抗Ｒ０で生じる電圧は、トランジスタＰ１のソース・ド
レイン間電圧ＶDSに比べて小さい。従って、トランジスタＰ１と出力トランジスタＰ５のソース・ドレイン間電圧ＶDSはほぼ等しくなるので、１：ｎの電流比が保たれる。この結果、図２に示すフォールドバックモードの動作領域が形成される。
【００３６】
＜チャージモード＞
容量負荷の場合、電源立ち上げ時や、Ｖref の設定電圧を変更する時、不必要な過大な電源電流を抑制するため、スイッチＳ０及びスイッチＳ１を「開」にすることによりチャージモードにする。この場合、Ｉmax ＝ｎ＊ｉ０に制限される。
【００３７】
また、電流源ｇｍは切り離されるので、オペアンプＡ２はＩout （＝Ｉshort ）がｎ＊ｉ０になるように制御する。同様にオペアンプＡ３もＩout （＝Ｉshort ）がｎ＊ｉ０になるように制御する。この結果、フォールドバックモードを動作させず、図２に示すチャージモードの動作領域が形成される。
【００３８】
本実施形態によれば、以下のような効果を得ることができる。
・  本実施形態においては、通常動作モードにおいて、入力は出力トランジスタＰ５を介して出力される。出力トランジスタＰ５がオペアンプＡ１によって制御され、出力電圧がオペアンプＡ１にフィードバックされているので、出力側から見た内部抵抗を低くすることができる。この構成によれば、出力電流に対して十分大きな出力トランジスタＰ５を用いることにより、出力トランジスタＰ５のドロップ電圧を小さくできるので、この部分の消費電力を低く抑えることができる。また、本実施形態のように、出力トランジスタＰ５にＰチャンネル型ＭＯＳトランジスタを用いた場合、出力トランジスタＰ５をオンさせるために別電源を設ける必要がない。なお、Ｎチャンネル型ＭＯＳトランジスタの場合には、出力トランジスタを制御するために入力電圧Ｖｉｎよりも高い電位が必要になる。このように、内部抵抗を低くすることができ、電力消費を抑制することができる。
【００３９】
・  本実施形態においては、出力トランジスタＰ５のゲート端子には、電流検知回路が接続され、トランジスタＰ１、トランジスタＰ３を介して出力トランジスタＰ５が出力電流Ｉout 、出力電圧Ｖout を制御する。これらのトランジスタは、Ｐチャンネル型ＭＯＳトランジスタを用いて構成される。従って、通常の半導体製造プロセスにおいて容易に製造することができる。
【００４０】
・  本実施形態においては、電流制限モードにおいて、出力トランジスタＰ５の出力電流Ｉout が、ｎ＊（ｉ０＋ｉ２）以上になると、オペアンプＡ３は、トランジスタＰ４の電流を制御して、出力トランジスタＰ５の電流を制限するように動作し、最大電流Ｉmax がｎ＊（ｉ０＋ｉ２）になるように調整する。一方、トランジスタＰ３のドレイン電圧は、オペアンプＡ３により、出力トランジスタＰ５のドレイン電圧と同電位に保たれる。このため、ドロップ電圧に依存せず、常に二つのトランジスタに流れる電流が１：ｎになり、電流源ｉ０、ｉ２、オペアンプＡ３の動作電圧の範囲において、一定の最大電流Ｉmax を得ることができる。
【００４１】
・  本実施形態においては、フォールドバックモードにおいて、トランジスタＰ１は、出力トランジスタＰ５に流れる出力電流Ｉout の１／ｎを検出する。そして、電流源（ｉ１、ｇｍ）から供給される電流と比較して、その結果によりトランジスタＰ２を制御する。ここで、電流源ｇｍは、出力電圧Ｖout に比例した電流を供給し、その最大値はｉ２＊Ｒ０／Ｒ１とする。これにより、出力が短絡した場合には、出力電流Ｉout を短絡電流Ｉshort ＝ｎ＊ｉ０とすることができる。
【００４２】
・  本実施形態においては、電流源（ｉ２、ｇｍ）には、それぞれスイッチ（Ｓ１、Ｓ０）が設けられている。これらのスイッチを「開」にするとチャージモードになる。すな
わち、容量負荷の場合や、Ｖref を大きく設定して出力電圧の大きくした場合、フォールドバックモードを動作させない特性を実現することができる。
【００４３】
・  本実施形態においては、各電流源は、カレントミラー回路を用いることにより、半導体素子により容易に過電流保護回路を実現することができる。
（第２の実施形態）
以下、本発明をＮチャンネル型ＭＯＳ構成により、具体化した実施形態の過電流保護回路ＣＬＣを、図３に従って説明する。この過電流保護回路ＣＬＣは、入力電圧Ｖinが印加される入力端子ＩＮと、出力電圧Ｖout が印加される出力端子ＯＵＴとを備える。この過電流保護回路ＣＬＣの入力端子ＩＮと出力端子ＯＵＴとの間には、出力トランジスタＮ５を設ける。そして、入力端子ＩＮに入力された入力電圧Ｖinは、出力トランジスタＮ５を介して出力端子ＯＵＴから出力され、出力端子ＯＵＴに接続された負荷によって出力電流Ｉout が決まる。
【００４４】
更に、出力端子ＯＵＴは、オペアンプＡ１の正入力端子に接続される。このオペアンプＡ１の負入力端子には、基準電圧Ｖref が入力される。そして、オペアンプＡ１の出力端子は、出力トランジスタＮ５のゲート端子に接続される。
【００４５】
更に、出力トランジスタＮ５のゲート端子には、電流検知回路が接続される。具体的には、この電流検知回路は、トランジスタＮ１、Ｎ３から構成される。そして、トランジスタＮ１、Ｎ３のゲート端子は、オペアンプＡ１の出力端子と出力トランジスタＮ５のゲート端子との結線に接続される。
【００４６】
トランジスタＮ３のドレイン端子は入力端子ＩＮに接続され、このトランジスタＮ３のソース端子は電流源ｉ０、ｉ２に接続される。なお、トランジスタＮ３のソース端子と電流源ｉ２との間にはスイッチＳ１が設けられている。通常のモードでは、このスイッチＳ１を「閉」にしておく。更に、トランジスタＮ３のソース端子と電流源ｉ０との間において、オペアンプＡ３の正入力端子が接続される。このオペアンプＡ３の負入力端子には出力端子ＯＵＴに接続される。オペアンプＡ３の出力端子には、トランジスタＮ４のゲート端子に接続される。このトランジスタＮ４のソース端子は接地され、ドレイン端子は出力トランジスタＮ５のゲート端子に接続される。
【００４７】
一方、トランジスタＮ１のドレイン端子も入力端子ＩＮに接続され、ソース端子は抵抗Ｒ０を介して入力端子ＩＮに接続される。更に、トランジスタＮ１のドレイン端子は、オペアンプＡ２の負入力端子に接続される。このオペアンプＡ２の正入力端子は、電流源ｇｍと電流源ｉ１に接続され、これらの電流源は抵抗Ｒ１を介して入力端子ＩＮに接続される。なお、電流源ｇｍにはスイッチＳ０が設けられている。通常のモードでは、このスイッチＳ０は「閉」にしておく。また、オペアンプＡ２とトランジスタＮ２とが制御する電流（「フォールドバックモード」）と、オペアンプＡ３とトランジスタＮ２とが制御する電流（「電流制限モード」）が、スムーズにつながるためにはトランジスタＮ１とトランジスタＮ３とのサイズ比に対応して、電流源ｉ１が供給する電流と電流源ｉ０が供給する電流を決める。本実形態では、トランジスタＮ１とトランジスタＮ３とのサイズ比を１：１として、Ｒ０＝Ｒ１の場合、電流源ｉ１と電流源ｉ０とは同じ電流を供給するものを用いる。同様に、電流源ｇｍの最大値は電流源ｉ２の電流に等しくする。
【００４８】
オペアンプＡ２の出力端子はトランジスタＮ２のゲート端子に接続される。このトランジスタＮ２のソース端子は接地され、ドレイン端子は出力トランジスタＮ５のゲート端子に接続される。
【００４９】
また、本実施形態においては、トランジスタＮ１、トランジスタＮ３、出力トランジス
タＮ５にはＮチャンネル型ＭＯＳトランジスタを用い、それぞれのトランジスタのサイズ比は１：１：ｎとする。更に、トランジスタＮ２、トランジスタＮ４にもＮチャンネル型ＭＯＳトランジスタを用いる。
【００５０】
本実施形態においても、通常動作モードにおいて、入力は出力トランジスタＮ５を介して出力される。従って、内部抵抗を低くすることができ、電力消費を抑制することができる。そして、オペアンプＡ１の動作により、出力電圧Ｖout を基準電圧Ｖref に維持することができる。
【００５１】
また、第１の実施形態と同様に、電流制限モードにおいて、出力トランジスタＮ５の出力電流Ｉout が、ｎ＊（ｉ０＋ｉ２）以上になると、オペアンプＡ３は、トランジスタＮ４の電流を制御して、出力トランジスタＮ５の電流を制限するように動作し、最大電流Ｉmax がｎ＊（ｉ０＋ｉ２）になるように調整する。一方、トランジスタＮ３のソース電圧は、オペアンプＡ３により、出力トランジスタＮ５のソース電圧と同電位に保たれる。このため、ドロップ電圧に依存せず、常に二つのトランジスタに流れる電流が１：ｎになり、電流源（ｉ０、ｉ２）、オペアンプＡ３の動作電圧の範囲において、一定の最大電流Ｉmax を得ることができる。
【００５２】
また、フォールドバックモードにおいても、第１の実施形態と同様に、トランジスタＮ１は、出力トランジスタＮ５に流れる出力電流Ｉout の１／ｎを検出する。そして、電流源（ｉ１、ｇｍ）から供給される電流と比較して、その結果によりトランジスタＮ２を制御する。ここで、電流源ｇｍは、出力電圧Ｖout に比例した電流を供給し、その最大値はｉ２＊Ｒ０／Ｒ１とする。これにより、出力が短絡した場合には、出力電流Ｉout を短絡電流Ｉshort ＝ｎ＊ｉ０とすることができる。
【００５３】
チャージモードにおいても、第１の実施形態と同様に、電流源（ｉ２、ｇｍ）には、それぞれスイッチ（Ｓ１、Ｓ０）が設けられている。これらのスイッチを「開」にするとチャージモードになる。すなわち、容量負荷の場合、電源立ち上げ時や、Ｖref の設定電圧を変更する時、フォールドバックモードを動作させず、不必要な過大な電源電流を抑制することができる。
【００５４】
本実施形態においては、出力トランジスタＮ５のゲート端子には、電流検知回路が接続され、トランジスタＮ１、トランジスタＮ３を介して出力トランジスタＮ５が出力電流Ｉout 、出力電圧Ｖout を制御する。これらのトランジスタは、Ｎチャンネル型ＭＯＳトランジスタを用いて構成される。従って、Ｎチャンネル型ＭＯＳトランジスタを用いて、通常の半導体製造プロセスにおいて容易に製造することができる。
【００５５】
なお、上記各実施形態は以下のように変更してもよい。
○  上記実施形態では、過電流保護回路ＣＬＣの外部に外部電源に設けたが、電圧源を内包させて直流電源装置を提供することも可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態の回路構成図。
【図２】本発明の実施形態の電流・電圧特性
【図３】本発明の他の実施形態の回路構成図。
【図４】従来技術の回路構成図。
【図５】従来技術の回路構成図。
【図６】従来技術の回路構成図。
【符号の説明】
【００５７】
ＣＬＣ…過電流保護回路、ＩＮ…入力端子、ＯＵＴ…出力端子、ｉ１、ｇｍ…第１電流源、ｉ０、ｉ２…第２電流源、Ａ１…第１比較器としてのオペアンプ、Ａ２…第２比較器としてのオペアンプ、Ａ３…第３比較器としてのオペアンプ、Ｐ１、Ｎ１…第１の検知素子としてのトランジスタ、Ｐ２、Ｎ２…第１制御素子としてのトランジスタ、Ｐ３、Ｎ３…第２の検知素子としてのトランジスタ、Ｐ４、Ｎ４…第２制御素子としてのトランジスタ、Ｐ５、Ｎ５…出力制御素子としての出力トランジスタ、Ｖref …基準電圧。
【図１】
2006178539.tif 000003
【図２】
2006178539.tif 000004
【図３】
2006178539.tif 000005
【図４】
2006178539.tif 000006
【図５】
2006178539.tif 000007
【図６】
2006178539.tif 000008