(57)【要約】【課題】特許文献１に記載の技術の場合には、チップ状電子部品を収納するためにある程度のマージンがキャビティに必要であり、このマージンに起因する基板内の空隙が基板強度を低下させる。特許文献２に記載の技術の場合には、チップ状電子部品をセラミックグリーンシート上に載置した状態で圧着するため、基板表面に凹凸が生じ、内部の配線導体やビア導体等が変形する。【解決手段】本発明のセラミック多層基板の製造方法は、キャリアフィルム１００上に、チップ状電子部品１１２が埋め込まれている第１のセラミックグリーンシート１１１Ａを作製し、第１のセラミックグリーンシート１１１Ａをキャリアフィルム１００から剥離し、これを第２のセラミックグリーンシート１１１Ｂと一緒に積層して、グリーンシート積層体１１１を作製した後、グリーンシート積層体１１１を焼成する。【選択図】図１
2006135195.tif 000002
【特許請求の範囲】
【請求項１】
支持フィルム上に、端子電極を有するチップ状電子部品の少なくとも一部が埋め込まれている第１のセラミックグリーンシートを作製する工程と、
上記第１のセラミックグリーンシートを上記支持フィルムから剥離し、これを他のセラミックグリーンシートと共に積層して、未焼成のセラミック積層体を作製する工程と、
上記未焼成のセラミック積層体を焼成する工程と、
を備えたことを特徴とするセラミック多層基板の製造方法。
【請求項２】
上記支持フィルム上に上記チップ状電子部品を搭載し、この上にセラミックスラリーを塗布することによって、上記第１のセラミックグリーンシートを作製することを特徴とする請求項１に記載のセラミック多層基板の製造方法。
【請求項３】
上記支持フィルム上に導体パターンを形成し、この導体パターンに上記端子電極が接するように、上記チップ状電子部品を搭載することを特徴とする請求項２に記載のセラミック多層基板の製造方法。
【請求項４】
上記未焼成のセラミック積層体の主面または内層に、上記未焼成のセラミック積層体の焼結温度では実質的に焼結しない収縮抑制層を形成し、上記未焼成のセラミック積層体及び上記収縮抑制層を含む複合積層体を上記未焼成のセラミック積層体の焼結温度で焼成することを特徴とする請求項１〜請求項３のいずれか１項に記載のセラミック多層基板の製造方法。
【請求項５】
上記チップ状電子部品として、セラミック焼結体を素体とするチップ状セラミック電子部品を用いることを特徴とする請求項１〜請求項４のいずれか１項に記載のセラミック多層基板の製造方法。
【請求項６】
上記第１のセラミックグリーンシート及び上記他のセラミックグリーンシートとして、低温焼結セラミックを主成分とする低温焼結セラミックグリーンシートを用いることを特徴とする請求項１〜請求項５のいずれか１項に記載のセラミック多層基板の製造方法。
【請求項７】
端子電極を有するチップ状電子部品を含み、その少なくとも一部が埋め込まれていることを特徴とするセラミックグリーンシート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ状電子部品を備えたセラミック多層基板の製造方法に関し、更に詳しくは、基板表面の平面性を高めることができるセラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシートに関するものである。
【背景技術】
【０００２】
従来のこの種の技術としては特許文献１に記載の電子部品内蔵多層セラミック基板や、特許文献２に記載の多層セラミック基板およびその製造方法がある。
【０００３】
特許文献１に記載された電子部品内蔵多層セラミック基板は、多層セラミック基板と、多層セラミック基板内に凹部または貫通孔から形成される空間内に収容されたチップ型電子部品と、多層セラミック基板の層間または空間内に設けられている上記チップ型電子部品を配線している導体と備えている。このように多層セラミック基板内の空間内にチップ型電子部品を収容するため、平面性を悪化させることなく、所望形状の多層セラミック基板が得られる。
【０００４】
特許文献２に記載された多層セラミック基板の製造方法の場合には、セラミック機能素子を予め焼成して得られたプレート状の焼結体プレートをもって、コンデンサ素子、インダクタ素子及び抵抗素子等の機能素子を作製しておき、これらの機能素子を未焼結複合積層体内に内蔵させる。未焼結複合積層体は、基体用グリーン層と、難焼結性材料を含む拘束層と、配線導体とを備えており、これを焼成したとき、拘束層の作用により、基体用グリーン層は主面方向での収縮が抑制される。そのため、機能素子を内蔵した状態で未焼結複合積層体を問題なく焼成することができると共に、機能素子と基体用グリーン層との間で成分の相互拡散が生じず、機能素子の特性が焼成後も維持される。
【０００５】
【特許文献１】特開昭６１−２８８４９８号公報
【特許文献２】特開２００２−８４０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の多層セラミック基板の場合には、多層セラミック基板内に予めキャビティを形成し、このキャビティ内にチップ型電子部品を収納するため、多層セラミック基板としての平面性を高めることができるが、キャビティの形成が高コストであること、キャビティの形成によって基板内の配線密度が低下すること、更にチップ型電子部品を収納するためにある程度のマージンがキャビティに必要であり、このマージンに起因する基板内の空隙が基板強度を低下させることなどの問題があった。
【０００７】
また、特許文献２に記載の多層セラミック基板の場合には、焼結体プレートからなる機能素子をセラミックグリーンシート上に載置した状態で圧着するため、基板表面に凹凸が生じ、しかも内部の配線導体やビア導体等が機能素子の影響によって変形するなどの問題があった。
【０００８】
本発明は、上記課題を解決するためになされたもので、基板表面の平面性を高めることができると共に内部の導体パターンの変形を抑制することができるセラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシートを提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の請求項１に記載のセラミック多層基板の製造方法は、支持フィルム上に、端子電極を有するチップ状電子部品の少なくとも一部が埋め込まれている第１のセラミックグリーンシートを作製する工程と、上記第１のセラミックグリーンシートを上記支持フィルムから剥離し、これを他のセラミックグリーンシートと共に積層して、未焼成のセラミック積層体を作製する工程と、上記未焼成のセラミック積層体を焼成する工程と、を備えたことを特徴とするものである。
【００１０】
また、本発明の請求項２に記載のセラミック多層基板の製造方法は、請求項１に記載の発明において、上記支持フィルム上に上記チップ状電子部品を搭載し、この上にセラミックスラリーを塗布することによって、上記第１のセラミックグリーンシートを作製することを特徴とするものである。
【００１１】
また、本発明の請求項３に記載のセラミック多層基板の製造方法は、請求項２に記載の発明において、上記支持フィルム上に導体パターンを形成し、この導体パターンに上記端子電極が接するように、上記チップ状電子部品を搭載することを特徴とするものである。
【００１２】
また、本発明の請求項４に記載のセラミック多層基板の製造方法は、請求項１〜請求項３のいずれか１項に記載の発明において、上記未焼成のセラミック積層体の主面または内層に、上記未焼成のセラミック積層体の焼結温度では実質的に焼結しない収縮抑制層を形成し、上記未焼成のセラミック積層体及び上記収縮抑制層を含む複合積層体を上記未焼成のセラミック積層体の焼結温度で焼成することを特徴とするものである。
【００１３】
また、本発明の請求項５に記載のセラミック多層基板の製造方法は、請求項１〜請求項４のいずれか１項に記載の発明において、上記チップ状電子部品として、セラミック焼結体を素体とするチップ状セラミック電子部品を用いることを特徴とするものである。
【００１４】
また、本発明の請求項６に記載のセラミック多層基板の製造方法は、請求項１〜請求項５のいずれか１項に記載の発明において、上記第１のセラミックグリーンシート及び上記他のセラミックグリーンシートとして、低温焼結セラミックを主成分とする低温焼結セラミックグリーンシートを用いることを特徴とするものである。
【００１５】
また、本発明の請求項７に記載のセラミックグリーンシートは、端子電極を有するチップ状電子部品を含み、その少なくとも一部が埋め込まれていることを特徴とするものである。
【発明の効果】
【００１６】
本発明の請求項１〜請求項７に記載の発明によれば、基板表面の平面性を高めることができると共に内部の導体パターンの変形を抑制することができるセラミック多層基板の製造方法、並びにこの製造方法に用いられるセラミックグリーンシートを提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図１〜図８に示す実施形態に基づいて本発明を説明する。尚、図１の（ａ）、（ｂ）はそれぞれ本発明のセラミック多層基板の一実施形態を示す図で、（ａ）はその断面図、（ｂ）は（ａ）の第１のセラミック層を取り出して示す断面図、図２〜図５はそれぞれ図１に示すセラミック多層基板の製造工程の要部を示す工程図、図６の（ａ）〜（ｅ）はそれぞれ本発明の他の実施形態のセラミックグリーンシートの製造工程を示す工程図、図７の（ａ）、（ｂ）はそれぞれ本発明のセラミックグリーンシートの更に他の実施形態を示す断面図、図８の（ａ）〜（ｃ）は本発明の実施例１のセラミック多層基板と従来のセラミック多層基板を比較して示す断面図である。
【００１８】
本実施形態のセラミック多層基板１０は、例えば図１の（ａ）に示すように、複数のセラミック層が積層されてなるセラミック積層体１１と、このセラミック積層体１１内に複数個設けられたチップ状電子部品１２と、これらのチップ状電子部品１２と導通自在に接続された導体パターン１３と、を備えて構成されている。
【００１９】
セラミック積層体１１は、二種類の第１、第２のセラミック層１１Ａ、１１Ｂが積層して構成されている。第１のセラミック層１１Ａ内には図１の（ａ）、（ｂ）に示すように複数個のチップ状電子部品１２が埋設され、第２のセラミック層１１Ｂ内にはチップ状電子部品１２は埋設されていても良いが、本実施形態では埋設されていない。第１のセラミック層１１Ａ内に埋設された複数個のチップ状電子部品１２は、その底面がいずれも第１のセラミック層１１Ａと第２のセラミック層１１Ｂの界面に存在している。図１の（ａ）には複数個のチップ状電子部品１２を一つの第１のセラミック層１１Ａ内に纏めて配置した例を示したが、必要に応じてチップ状電子部品１２を含む第１のセラミック層１１Ａを複数段に渡って配置することができる。チップ状電子部品１２を含む第１のセラミック層１１は、後述するように本発明のセラックグリーンシートを用いることによって形成することができる。
【００２０】
チップ状電子部品１２は、その両端に外部端子電極１２Ａ、１２Ａを有し、第１のセラミック層１１Ａと第２のセラミック層１１Ｂの界面に存在している外部端子電極１２Ａ、１２Ａを介して、同じく界面に存在している導体パターン１３に接続されている。この導体パターン１３は、図１の（ａ）に示すように、セラミック積層体１１内の上下のセラミック層の界面に所定のパターンで形成された面内導体１３Ａと、上下の面内導体１３Ａ、１３Ａを接続するように所定のパターンで配置して形成されたビア導体１３Ｂと、セラミック積層体１１の上下両面に形成された表面電極１３Ｃ、１３Ｃとから形成されている。チップ状電子部品１２の外部端子電極１２Ａ、１２Ａは、下側の第２のセラミック層１１Ｂに形成された面内導体１３Ａ、１３Ａに接続されている。
【００２１】
セラミック積層体１１の上面の表面電極１３Ｃには必要に応じて単数または複数の表面実装部品を搭載することができる。表面実装部品としては、半導体素子、ガリウム砒素半導体素子等の能動素子やコンデンサ、インダクタ、抵抗等の受動素子等が半田や導電性樹脂を介して、あるいはＡｕ、Ａｌ、Ｃｕ等のボンディングワイヤーを介して表面電極１３Ｃに電気的に接続することができる。表面実装部品を実装することによって、セラミック多層基板１０を更に多機能化を促進することができる。
【００２２】
而して、セラミック積層体１１を形成するセラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low  Temperature  Co-fired  Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミックとしては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。セラミック積層体１１の材料として低温焼結セラミック材料を用いることによって、導体パターン１３として、ＡｇまたはＣｕ等の低抵抗で低融点をもつ低融点金属を用いることができ、セラミック積層体１１と導体パターン１３とを１０５０℃以下の低温で同時焼成することができる。
【００２３】
チップ状電子部品１２としては、特に制限されないが、例えばチタン酸バリウムやフェライト等の１２００℃以上で焼成されたセラミック焼結体を素体としたもの、例えばコンデンサ、インダクタ、フィルタ、バラン、カップラ等のチップ状電子部品を用いることができ、これらのチップ状電子部品を目的に応じて単数あるいは複数適宜選択して用いることができる。
【００２４】
次いで、図２〜図５を参照しながらセラミック多層基板１０の製造方法について説明する。
本実施形態では無収縮工法を用いてセラミック多層基板１０を作製する場合について説明する。無収縮工法とは、多層基板の焼成前後で多層基板の平面方向の寸法が実質的に変化しない工法のことを云う。
【００２５】
本実施形態では、例えば低温焼結セラミック材料及び有機ビヒクルを含むスラリーを用いてチップ状電子部品を含む第１のセラミックグリーンシートと、チップ状電子部品を含まない第２のセラミックグリーンシートを作製、これらを積層し、焼成することによってセラミック多層基板を作製する。焼成時のチップ状セラミック積層部品については符号「１１２」を附し、焼成後の降温時以降のチップ状セラミック積層部品については符号「１２」を附して説明する。
【００２６】
第１のセラミックグリーンシートを作製するにはまず、ＰＥＴフィルムなどのキャリアフィルム上に有機系接着剤を塗布または噴霧し、有機系接着剤層を形成した後、マウンターを用いて、図２、図３ぞれぞれの（ａ）に示すように予め用意されたチップ状電子部品１１２を所定のパターン、つまり、後述するように第２のセラミックグリーンシート上に形成された面内導体部のパターンに合わせて複数個配置し、キャリアフィルム１００上に固定する（図３の（ｂ）参照）。尚、有機系接着剤としては、合成ゴムや合成樹脂と可塑剤を加えた混合物などを使用することができる。また、有機系接着剤の厚みは、塗布の場合には３μｍ以下、噴霧の場合には１μｍ以下が好ましい。
【００２７】
次いで、例えば図２の（ｂ）に示すようにドクターブレード２００を用いて、このキャリアフィルム１００上にスラリーＳを塗布し、複数個のチップ状電子部品１１２をスラリーＳ内に埋設し、スラリーＳを乾燥させて、キャリアフィルム１００上に、図３の（ｃ）に示す複数個のチップ状電子部品１１２を含む第１のセラミックグリーンシート１１１Ａを形成する。このセラミックグリーンシート１１１Ａからキャリアフィルム１００を剥がすと、図３の（ｄ）に示す第１のセラミックグリーンシート１１１Ａが得られる。第２のセラミックグリーンシート１１１Ｂ（図４参照）は、キャリアフィルム上に直接スラリーを塗布することによって形成することができる。
【００２８】
上述のようにして得られた第１、第２のセラミックグリーンシート１１１Ａ、１１１Ｂそれぞれには所定のパターンでパンチング、レーザー加工などの方法によってビアホールを適宜形成する。これらのビアホール内に例えばＡｇ、ＣｕあるいはＡｕ等を主成分とする導電性ペーストを充填してビア導体部１１２Ｂを形成する。更に、スクリーン印刷法を用いて同種の導電性ペーストを第１、第２のセラミックグリーンシート１１１Ａ、１１１Ｂ上に所定のパターンで塗布して、面内導体部１１３Ａを形成する。
【００２９】
次いで、図４に示すように、収縮抑制層１１５を配置し、この収縮抑制層１１５上に第１、第２のセラミックグリーンシート１１１Ａ、１１１Ｂを所定の順番で積層し、グリーンシート積層体１１１(図５参照)を作製する。更に、グリーンシート積層体１１１の上面に収縮抑制層１１５を配置し、グリーンシート積層体１１１を上下の収縮抑制層１１５で挟む。そして、上下の収縮抑制層１１５、１１５を介してグリーンシート積層体１１１を所定の温度及び圧力で圧着して、図５に示す複合積層体１１０を得る。収縮抑制層１１５としては、グリーンシート積層体１１１の焼結温度では焼結しない難焼結性粉末（例えばＡｌ２Ｏ３等のように焼結温度の高いセラミック粉末）、具体的にはＡｌ２Ｏ３を主成分として含むと共に、有機バインダを副成分として含むスラリーから同図に示すようにシート状に形成されたものを用いる。
【００３０】
複数個のチップ状電子部品１１２は、上述のように予め第１のセラミックグリーンシート１１１Ａに内蔵されているため、第１のセラミックグリーンシート１１１Ｂと一緒に積層しても第１、第２のセラミックグリーンシート１１１Ａ、１１１Ｂは、いずれも平坦性が殆ど乱れることなく整然と積層され、表面が平坦なグリーンシート積層体１１１を得ることができるため、圧着時に所定の圧力が付与されてもグリーンシート積層体１１１内の導体パターン１３は殆ど変形することがない。
【００３１】
然る後、複合積層体１１０を例えば空気雰囲気中８７０℃で焼成すると、図１の（ａ）に示すセラミック多層基板１０が上下の収縮抑制層１１５間で得られる。本実施形態では収縮抑制層１１５を用いた無収縮工法で焼成するため、グリーンシート積層体１１１は、面方向の収縮が抑制される分、面方向とは垂直な方向（上下方向）に大きく収縮する。この収縮で、チップ状電子部品１１２を含む部分と、それ以外の部分では収縮量が異なる。即ち、第１のセラミックグリーンシート１１１Ａではチップ状電子部品１１２が収縮しないため、その厚みに相当するセラミックグリーンシートの収縮量が、他の部分よりも小さく、他の部分より膨出する。しかし、このチップ状電子部品１１２の厚みはグリーンシート積層体１１１全体の厚みと比較すれば格段に薄いため、その影響は軽微であり、しかも、セラミック多層基板１０の表面はチップ状電子部品１１２に起因する凹凸がセラミックグリーンシートのガラス成分の粘性流動によって緩和され、従来と比較して凹凸が格段に抑制され、平面性に優れたものになる。
【００３２】
焼成温度としては、低温焼結セラミック材料が焼結する温度、例えば８００〜１０００℃の範囲が好ましい。焼成温度が８００℃未満ではグリーンシート積層体１１１のセラミック成分が十分に焼結しない虞があり、１０００℃を超えると導体パターン部１１３の金属粒子が溶融して第１、第２のセラミックグリーンシート１１１Ａ、１１１Ｂへ拡散する虞がある。焼成後には、ブラスト処理や超音波洗浄処理によって上下の収縮抑制層１１５を除去して、セラミック多層基板１０を得ることができる。
【００３３】
本実施形態では、チップ状電子部品１１２を含む第１のセラミックグリーンシート１１１Ａを用いてセラミック多層基板１０を作製するため、セラミック多層基板１０の上下両面が極めて平坦で、導体パターン１３の変形が格段に抑制された接続信頼性の高いセラミック多層基板１０を得ることができる。尚、本実施形態ではチップ状電子部品１２となるセラミック焼結体１１２の外部端子電極１１２Ａは、導電性ペーストを塗布して焼き付けたものであっても、導電性ペーストを塗布して乾燥させて焼き付ける前のものであっても良い。
【００３４】
以上説明したように本実施形態によれば、キャリアフィルム１００上に、外部端子電極１１２Ａを有するチップ状電子部品１１２が埋め込まれている第１のセラミックグリーンシート１１１Ａを作製し、第１のセラミックグリーンシート１１１Ａをキャリアフィルム１００から剥離し、この第１のセラミックグリーンシート１１１Ａと、チップ状電子部品１１２を含まない第２のセラミックグリーンシート１１１Ｂとを所定の順序で積層して、グリーンシート積層体１１１を作製した後、このグリーンシート積層体１１１を焼成するため、チップ状電子部品１１２が内蔵されている部分と内蔵されていない部分とで、グリーンシート積層体１１１の厚みの差が極めて小さく、上下両面の凹凸を格段に抑制することができ、延いては導体パターン部１１３の変形を格段に抑制することができ、接続信頼性の高いセラミック多層基板１０を得ることができる。また、このセラミック多層基板１０は、表面が平坦で凹凸が格段に抑制されているため、表面実装部品の実装性に優れている。
【００３５】
また、本実施形態によれば、キャリアフィルム１００上にチップ状電子部品１１２を搭載し、この上にスラリーＳを塗布することによって、第１のセラミックグリーンシート１１１Ａを作製するため、複数のチップ状電子部品１１２を含む第１のセラミックグリーンシート１１１Ａを極めて簡単に作製することができる。
【００３６】
また、本実施形態によれば、グリーンシート積層体１１１の上下両面に、グリーンシート積層体１１１の焼結温度では実質的に焼結しない収縮抑制層１１５、１１５を形成して複合積層体１１０を作製した後、複合積層体１１０をグリーンシート積層体１１１の焼結温度で焼成するため、焼成時にグリーンシート積層体１１１内の第１、第２セラミックグリーンシート１１１Ａ、１１１Ｂそれぞれの平面方向の収縮を格段に抑制することができ、第１、第２のセラミック層１１Ａ、１１Ｂとチップ状電子部品１２の間の熱膨張係数差による層間剥離やチップ状電子部品１２近傍でのクラックを防止することができる。
【００３７】
また、本実施形態によれば、チップ状電子部品１１２として、セラミック焼結体を素体とするチップ状セラミック電子部品を用いるため、チップ状電子部品１２を内蔵させたセラミック多層基板１０を焼成によって作製することができる。
【００３８】
上記本実施形態では、チップ状電子部品１１２を含む第１のセラミックグリーンシート１１１Ａを作製したが、例えば図６に示すように予め面内導体部が接続されたチップ状電子部品を含む第１のセラミックグリーンシートを作製することもできる。即ち、図６の（ａ）に示すキャリアフィルム１００上に、同図の（ｂ）に示すように予め面内導体部１１３Ａを所定のパターンで形成し、このキャリアフィルム１００上に有機系接着剤を形成した後、同図の（ｃ）に示すように面内導体部１１３Ａにチップ状電子部品１１２を接合、固定する。そして、同図の（ｄ）に示すようにキャリアフィルム１００上にスラリーを塗布、乾燥して、面内導体部１１３Ａが接続されたチップ状電子部品１１２を含む第１のセラミックグリーンシート１１１Ａを形成する。その後、キャリアフィルム１００から剥離して同図の（ｅ）に示す第１のセラミックグリーンシート１１１Ａを得る。この第１のセラミックグリーンシート１１１Ａを用いることによって、上記実施形態と同様にセラミック多層基板１０を作製することができる。但し、この場合には、第１のセラミックグリーンシート１１１Ａの下側には面内導体部のない第２のセラミックグリーンシートを用いることができる。
【００３９】
また、上記各実施形態では、チップ状電子部品１１２全体が第１のセラミックグリーンシート１１１Ａ内に埋設されている場合を例に挙げて説明したが、図７の（ａ）、（ｂ）に示すように、第１のセラミックグリーンシート１１１Ａとしては、チップ状電子部品１１２の一部（上部）が露出したものであっても良い。この場合には、第１のセラミックグリーンシート１１１Ａ内のチップ状電子部品１１２の配置状態を目視によって簡単に確認することができる。
【００４０】
また、上記各実施形態では、収縮抑制層１１５をグリーンシート積層体１１１の上下両面に配置してセラミック多層基板１０を作製する場合について説明したが、収縮抑制層はグリーンシート積層体の内部に第１、第２のセラミックグリーンシートの間に適宜介在させても良い。この場合には収縮抑制層はセラミック多層基板内に残るが、その作製過程で第１、第２のセラミックグリーンシートが焼結する際に、それぞれのガラス成分が収縮抑制層内に混入し、収縮抑制層は未焼結のセラミック材料がガラス成分によって結合、固化されたセラミック層として残る。
【実施例】
【００４１】
実施例１
本実施例では、予めチップ状電子部品が埋め込まれた第１のセラミックグリーンシートを作製し、この第１のセラミックグリーンシートを用いてセラミック多層基板を作製し、その基板表面の凹凸状態を調べた。
【００４２】
（１）第１のセラミックグリーンシートの作製
まず、スプレーを用いてキャリアフィルム上に有機系接着剤を塗布して有機系接着剤層を形成した後、マウンターを用いて所定の位置にチップ状電子部品として積層セラミックコンデンサを搭載し、キャリアフィルム上に接合、固定した。積層セラミックコンデンサは、１３００℃で焼成されたセラミック焼結体（サイズ：０．６ｍｍ×０．３ｍｍ×０．１５ｍｍ、内部電極：Ｐｄ、容量規格：８０ｐＦ）からなり、その両端にＡｇを主成分とする導電性ペーストを塗布し、焼付けて外部端子電極が形成されている。外部端子電極にはメッキ処理が施されていない。尚、積層セラミックコンデンサは、ＢａＴｉＯを主成分とし、副成分としてＳｒ、Ｗ、Ｃａ、Ｋを添加してなる誘電体セラミック材料をセラミック原料として用いたものである。
【００４３】
次いで、キャリアフィルム上に低温焼結セラミック材料（Ａｌ２Ｏ３をフィラーとし、ホウ珪酸ガラスを焼結助材とする）を含むスラリーを塗布、乾燥した後、キャリアフィルムを除去し、０．２ｍｍ厚の第１のセラミックグリーンシートを得た。第１のセラミックグリーンシートに対してパンチング加工によりビアホールを形成し、このビアホール内にＡｇ粉末を主成分とする導電性ペーストを充填してビア導体部を形成した。この第１のセラミックグリーンシートに同一の導電性ペーストをスクリーン印刷して所定のパターンで面内導体部に形成した。
【００４４】
（２）第２のセラミックグリーンシートの作製
第１のセラミックグリーンシートと同様にスラリーをキャリアフィルム上に塗布、乾燥し、０．２ｍｍ厚の第２のセラミックグリーンシートを所定枚数作製し、これらの第２のセラミックグリーンシートに対してビア導体部及び面内導体部を所定のパターンでそれぞれ形成した。
【００４５】
（３）セラミック多層基板の作製
次に、収縮抑制層上に第２のセラミックグリーンシートを３層積層し、その上に第１のセラミックグリーンシートを積層し、更にその上に第２のセラミックグリーンシートを配置してセラミックグリーンシートを５層積層し、上面から０．２ｍｍ下（２層目）に第１のセラミックグリーンシートを配置した。そして、最上層に収縮抑制層を配置した後、収縮抑制層上から所定の圧力を印加して、第１、第２のセラミックグリーンシートを仮圧着して収縮抑制層間にグリーンシート積層体を形成した。仮圧着時の圧力は２０ＭＰａ以上が好ましい。この圧力が２０ＭＰａ未満では上下のセラミックグリーンシート間の圧着が不十分で層間剥離を生じる虞がある。
【００４６】
更に、グリーンシート積層体に所定の圧力を印加して本圧着を行って複合積層体を作製した。本圧着時の圧力は２０ＭＰａ以上、２５０ＭＰａ以下が好ましい。本圧着時の圧力が２０ＭＰａ未満では圧着が不十分となり、焼成時に層剥離を生じる虞があり、また、２５０ＭＰａを超えると積層セラミックコンデンサの破損や導体パターン部に断線を生じる虞がある。次いで、８７０℃の空気雰囲気中で複合積層体の焼成を行った後、収縮抑制層を除去して図８の（ａ）に示すセラミック多層基板を得た。このセラミック多層基板１０Ａは、積層セラミックコンデンサ１２を含む第１のセラミック層１１Ａと、第２のセラミック層１１Ｂとを有するセラミック積層体１１とを有し、その厚さは０．５ｍｍであった。
【００４７】
この場合、積層セラミックコンデンサを含む第１のセラミックグリーンシートを用いて作製されているため、焼成前のグリーンシート積層体全体の厚み1．０ｍｍのうち、積層セラミックコンデンサの内蔵部分では０．１５ｍｍが積層セラミックコンデンサの厚みによって占められ、残りの０．８５ｍｍがセラミックグリーンシートの厚みである。焼成後のセラミック多層基板は０．５ｍｍ厚であることから、グリーンシート積層体の厚み方向の収縮率が約５０％であった。従って、焼成後の積層セラミックコンデンサの内蔵部分の厚みは、同図の（ａ）に示すように、理論上はセラミック積層体１１の厚みが０．５７５ｍｍ（＝０．８５ｍｍ×５０％＋０．１５ｍｍ）となり、セラミック多層基板１０Ａの厚み０．５ｍｍに対して７５μｍだけ厚く、この部分と他の部分との間に、同図の（ａ）に示すように僅かな凸部が現れるが、実際には基板中のガラス分の粘性流動によって凸部が緩和される。この凸部を測定した結果、表１に示す結果が得られた。
【００４８】
比較例１
本比較例では、収縮抑制層上にセラミックグリーンシートを５層積層し、中間（上下から３層目）のセラミックグリーンシート上に積層セラミックコンデンサを搭載してグリーンシート積層体内に積層セラミックコンデンサを内蔵させた以外は、実施例１と同様にして図８の（ｂ）に示すセラミック多層基板１０Ｂを作製した。
【００４９】
この場合、図８の（ｂ）に示すように、焼成前の複合積層体におけるグリーンシート積層体の厚みは、１．０ｍｍであるが、積層セラミックコンデンサを含む部分は、その厚み０．１５ｍｍが加算されるため、積層セラミックコンデンサを含む部分の厚みは１．１５ｍｍとなる。従って、焼成後の積層セラミックコンデンサの内蔵部分の厚みは、同図の（ｂ）に示すように、理論上は０．６５ｍｍ（＝１．０ｍｍ×５０％＋０．１５ｍｍ）となり、この部分が他の部分より１５０μｍ厚く、この部分と他の部分との間に、同図の（ｂ）に示すように大きな凸部として現れるが、実際には実施例１と同様にガラス分の粘性流動によって凸部が緩和される。この凸部を測定した結果、表１に示す結果が得られた。
【００５０】
比較例２
本比較例では、上から２層目のセラミックグリーンシートにキャビティを形成し、そのキャビティ内に積層セラミックコンデンサを嵌め込むように搭載したこと以外は実施例１と同様にして図８の（ｃ）に示すセラミック多層基板１０Ｃを作製した。この際、キャビティの開口部は、マージンを確保するために、積層セラミックコンデンサより四方を０．０３ｍｍ大きく形成した。
【００５１】
この場合、図８の（ｃ）に示すように、セラミックグリーンシートに設けられたキャビティ内に積層セラミックコンデンサを嵌め込んでいるため、積層セラミックコンデンサを含む部分においてはセラミックグリーンシートの厚みとしては４層分の０．８ｍｍであり、積層セラミックコンデンサの厚み０．１５ｍｍを加えた０．９５ｍｍとなっている。
従って、焼成後の積層セラミックコンデンサの内蔵部分の厚みは、同図の（ｃ）に示すように、理論上は０．５５ｍｍ（＝０．８ｍｍ×５０％＋０．１５ｍｍ）となり、他の部分より５０μｍだけ厚く、この部分と他の部分との間に、同図の（ｃ）に示すように凸部が現れる。また、この場合にはキャビティの側壁と積層セラミックコンデンサ間に隙間があるため、焼成時にガラス成分が粘性流動して隙間に入り込んで表面に凹みが形成され、表面全体に凹凸が現れる。また、この場合にはキャビティ内の隙間に起因するクラックが発生していた。実際には実施例１と同様にガラス分の粘性流動によって凹凸が緩和される。この凹凸を測定した結果、表１に示す結果が得られた。
【００５２】
【表１】
2006135195.tif 000003
【００５３】
表１に示す結果によれば、実施例１のセラミック多層基板１０Ａは、基板表面の凹凸が比較例１のセラミック多層基板１０Ｂ、比較例２のセラミック多層基板１０Ｃと比べて小さく、クラックも認められなかった。これに対し、比較例１では凹凸の起伏が大きく、また比較例２では基板表面の凹凸が大きく、しかもクラックも認められた。
【００５４】
これらの結果から、実施例１の場合には表面の凹凸が極めて抑制され、平面性に優れているため、内部の導体パターンも変形が少なく、信頼性の高い導体パターンが得られると考えられる。これに対して比較例１の場合には表面の凹凸が大きく、これに伴って内部の導体パターンの変形も大きいと考えられる。また、比較例２の場合にはキャビティに起因するクラックが発生し、基板強度の弱いことが判った。
【００５５】
実施例２
本実施例では、収縮抑制層に添加する低温焼結セラミック材料の焼結助材の添加量を変化させ、セラミック層の収縮量を変化させた以外は、実施例１と同一要領でセラミック多層基板を作製した。
【００５６】
本実施例ではＸ線探傷法でセラミック多層基板の評価を行い、その結果を表２に示した。尚、表２において、基板とはセラミック多層基板であり、部品とは積層セラミックコンデンサである。
【００５７】
【表２】
2006135195.tif 000004
【００５８】
表２に示す結果によれば、セラミック層の収縮量が−５％を超えてマイナス側大きくなると積層セラミックコンデンサにクラックが発生し、＋５％を超えて大きくなる基板及び積層セラミックコンデンサの双方にクラックが発生することが判った。換言すれば、低温焼結セラミック材料の収縮量を±５％以内に抑える必要があることが判った。従って、収縮抑制層に添加する低温焼結セラミック材料の焼結助材の添加量は、±５％の範囲内の収縮量を示す範囲（０．１〜１．６重量％）に設定することが好ましいことが判った。尚、収縮量は、上述した収縮抑制層の焼結助材（ホウ珪酸ガラス）の添加量の他、収縮抑制層におけるＡｌ２Ｏ３の粒径を変える方法、収縮抑制層の厚みを変える方法など様々な方法でコントロールすることができる。
【００５９】
尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。
【産業上の利用可能性】
【００６０】
本発明は、電子機器などに使用されるチップ状電子部品を内蔵するセラミック多層基板を製造する場合に好適に利用することができる。
【図面の簡単な説明】
【００６１】
【図１】（ａ）、（ｂ）はそれぞれ本発明のセラミック多層基板の一実施形態を示す図で、（ａ）はその断面図、（ｂ）は（ａ）の第１のセラミック層を取り出して示す断面図である。
【図２】（ａ）、（ｂ）はそれぞれ図１に示すセラミック多層基板に用いられる本発明のセラミックグリーンシートの製造工程の要部を示す断面図である。
【図３】（ａ）〜（ｄ）はそれぞれ図２に示すセラミックグリーンシートの製造工程の全体を示す工程図である。
【図４】図１に示すセラミック多層基板の製造工程の要部を示す断面図である。
【図５】図１に示すセラミック多層基板の製造工程の要部を示す、図４の製造工程に続く工程図である。
【図６】（ａ）〜（ｅ）はそれぞれ本発明の他の実施形態のセラミックグリーンシートの製造工程を示す工程図である。
【図７】（ａ）、（ｂ）はそれぞれ本発明のセラミックグリーンシートの更に他の実施形態を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の実施例１のセラミック多層基板と従来のセラミック多層基板を比較して示す断面図である。
【符号の説明】
【００６２】
１００    キャリアフィルム（支持体フィルム）
１１１    グリーンシート積層体（未焼成のセラミック積層体）
１１１Ａ  第１のセラミックグリーンシート
１１１Ｂ  第２のセラミックグリーンシート（他のセラミックグリーンシート）
１１２    チップ状電子部品
１１２Ａ  外部端子電極（端子電極）
１１３    導体パターン部(導体パターン)
１１３Ａ  面内導体部(導体パターン)
【図１】
2006135195.tif 000005
【図２】
2006135195.tif 000006
【図３】
2006135195.tif 000007
【図４】
2006135195.tif 000008
【図５】
2006135195.tif 000009
【図６】
2006135195.tif 000010
【図７】
2006135195.tif 000011
【図８】
2006135195.tif 000012