(57)【要約】    【課題】  消費電力の低減を図ることができる表示パネルの駆動方法を提供する。    【解決手段】  サブフィールドの各々は、入力映像信号に基づく表示データに応じて画素セルを表示ライン単位で走査して点灯モード又は消灯モードに個別に設定するための表示データ書込走査を行うアドレス行程と、点灯モードに設定されている画素セルのみをサブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、アドレス行程において、表示ライン内の全ての画素セルに対する表示データが同一となる複数の表示ライン各々に対して同時に表示データ書込走査が行われる。【選択図】  図１２
2006220902.tif 000002
【特許請求の範囲】
【請求項１】
画素を担う画素セルが表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、
前記サブフィールドの各々は、
前記入力映像信号に基づく表示データに応じて前記画素セルを表示ライン単位で走査して点灯モード又は消灯モードに個別に設定するための表示データ書込走査を行うアドレス行程と、
前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、
前記アドレス行程において、表示ライン内の全ての画素セルに対する表示データが同一となる複数の表示ライン各々に対して同時に前記表示データ書込走査を行うことを特徴とする表示パネルの駆動方法。
【請求項２】
前記アドレス行程において、表示ライン内の各画素セルに対する表示データの論理値が全て選択動作を実行しない値となる表示ラインを除いて前記表示データ書込走査を実行することを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項３】
前記アドレス行程において、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が多い表示ラインに対する前記表示データ書込走査を、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が少ない表示ラインに対する前記表示データ書込走査より先に実行することを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項４】
前記アドレス行程において、表示ライン内の各画素セルに対する表示データが同一となる表示ライン群に属する表示ライン数が所定数以上の場合、前記表示ライン群内の表示ラインを複数のサブ表示ライン群に分け、サブ表示ライン群毎に同時に表示データ書込走査を行うことを特徴とする請求項１記載の表示パネルの駆動方法。
【請求項５】
前記アドレス行程において、先に表示データ書込走査が終了した第１の表示ラインの表示データの第１論理値パターンに内包される表示データの第２論理値パターンを有する第２の表示ラインの書込走査時に前記第１の表示ラインを同時に走査することを特徴とする請求項３記載の表示パネルの駆動方法。
【請求項６】
画素を担う画素セルが表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、
前記サブフィールドの各々は、
前記入力映像信号に基づく表示データに応じて画素セル各々を表示ライン毎に走査して点灯モード又は消灯モードに設定するための選択動作を行うアドレス行程と、
前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程とを含み、
前記アドレス行程において、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が多い表示ラインに対する前記表示データ書込走査を、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が少ない表示ラインに対する前記表示データ書込走査より先に実行することを特徴とする表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流駆動型プラズマディスプレイパネル、又はエレクトロルミネセンスディスプレイパネルの如き表示パネルを駆動する駆動方法に関する。
【背景技術】
【０００２】
現在、壁掛ＴＶとして、プラズマディスプレイパネル(以下、ＰＤＰと称する)、又はエレクトロルミネセンスディスプレイパネル(以下、ＥＬＰと称する)等の如き容量性発光素子からなる表示パネルが製品化されている。
【０００３】
図１は、かかる表示パネルとしてＰＤＰを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００４】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnを備えている。更に、ＰＤＰ１０には、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ1〜Ｚmが形成されている。尚、１対の行電極対（Ｘ，Ｙ）と１つの列電極Ｚとの交差部に画素を担う放電セルが形成される。
【０００５】
ここで、各放電セルは、放電によって発光するものであるため、最高輝度での発光状態と、消灯状態の２つの状態しかもたない。すなわち、そのままでは、最低輝度と最高輝度の２階調分の輝度しか表現できないのである。
【０００６】
そこで、このような発光素子を各画素セルとして備えたＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度を得るべく、駆動装置１１は、サブフィールド法を用いた階調駆動を実施する。
【０００７】
サブフィールド法では、入力された映像信号を各画素毎に対応したＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールドの表示期間をＮ個のサブフィールドに分割する。各サブフィールドには、そのサブフィールドの重み付けに対応した放電実行回数が夫々割り当ててあり、映像信号に応じたサブフィールドにおいてのみでこの放電を選択的に生起させる。この際、各サブフィールドで生起された放電回数の合計(１フィールド表示期間内での)により、映像信号に対応した中間調の輝度が得られるのである。
【０００８】
かかるサブフィールド法を利用してＰＤＰを階調駆動する方法として、選択消去アドレス法が知られている。
【０００９】
図２は、選択消去アドレス法に基づき、駆動装置１１が１サブフィールド内においてＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスの印加タイミングを示す図である。
【００１０】
先ず、駆動装置１１は、負極性のリセットパルスＲＰxを行電極Ｘ1〜Ｘnに印加すると同時に、正極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙn各々に印加する(一斉リセット行程Ｒｃ)。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、点灯モードに初期設定される。
【００１１】
次に、駆動装置１１は、入力された映像信号を各画素毎の例えば８ビットの画素データに変換する。駆動装置１１は、かかる画素データを各ビット桁毎に分割して画素データビットを求め、この画素データビットの論理レベルに応じたパルス電圧を有する画素データパルスを発生する。例えば、駆動装置１１は、上記画素データビットが論理レベル「１」である場合には高電圧、論理レベル「０」である場合には低電圧(０ボルト)の画素データパルスＤＰを発生する。そして、駆動装置１１は、かかる画素データパルスＤＰを１行分毎(ｍ個)に順次、列電極Ｚ1〜Ｚmに印加して行く。更に、駆動装置１１は、画素データパルスＤＰの印加タイミングに同期して、図２に示されるが如き走査パルスＳＰを行電極Ｙ1〜Ｙnへと順次印加して行く(画素データ書込行程Ｗｃ)。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスＤＰが印加された列電極との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。これにより、一斉リセット行程Ｒｃにおいて点灯モードに初期化された放電セルは、消灯モードに推移する。一方、走査パルスＳＰが印加されたものの、低電圧の画素データパルスＤＰが印加された放電セルには前述した如き選択消去放電は生起されず、一斉リセット行程Ｒｃにて初期化された状態、つまり点灯モードの状態が保持される。
【００１２】
次に、駆動装置１１は、図２に示されるが如く、正極性の維持パルスＩＰXを繰り返し行電極Ｘ1〜Ｘnに印加すると共に、正極性の維持パルスＩＰYを繰り返し行電極Ｙ1〜Ｙnに印加する(発光維持行程Ｉｃ)。この際、壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルのみが、維持パルスＩＰX及びＩＰYが交互に印加される度に放電(維持放電)する。つまり、画素データ書込行程Ｗｃにおいて点灯モードに設定された放電セルのみが、このサブフィールドの重み付けに対応した回数分だけ維持放電に伴う発光を繰り返し、その発光状態を維持するのである。尚、これら維持パルスＩＰX及びＩＰYが印加される回数は、各サブフィールド毎の重み付けに応じて予め設定されている回数である。
【００１３】
次に、駆動装置１１は、図２に示されるが如き消去パルスＥＰを行電極Ｘ1〜Ｘnに印加する(消去行程Ｅ)。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消滅させる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、ＰＤＰ又はＥＬＰの如き容量性の表示パネルに対して上述した如き駆動を行うと、例えば画素データパルスＤＰの印加により、データ書込対象となる表示ラインのみならず、対象外の表示ラインに対しても充放電が為され、更に隣接する列電極間の容量充放電をも行わなければならない。このため、画素データ書き込み時の電力消費が大きいという問題があった。
【００１５】
本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、消費電力の低減を図ることができる表示パネルの駆動方法を提供することが本発明の目的である。
【課題を解決するための手段】
【００１６】
請求項１に係る発明の表示パネルの駆動方法は、画素を担う画素セルが表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、前記サブフィールドの各々は、前記入力映像信号に基づく表示データに応じて前記画素セルを表示ライン単位で走査して点灯モード又は消灯モードに個別に設定するための表示データ書込走査を行うアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、前記アドレス行程において、表示ライン内の全ての画素セルに対する表示データが同一となる複数の表示ライン各々に対して同時に前記表示データ書込走査を行うことを特徴としている。
【００１７】
請求項６に係る発明の表示パネルの駆動方法は、画素を担う画素セルが表示ライン各々上に形成されている表示パネルを入力映像信号の各フィールドを構成する複数のサブフィールド毎に駆動して階調表示を行う表示パネルの駆動方法であって、前記サブフィールドの各々は、前記入力映像信号に基づく表示データに応じて画素セル各々を表示ライン毎に走査して点灯モード又は消灯モードに設定するための選択動作を行うアドレス行程と、前記点灯モードに設定されている前記画素セルのみを前記サブフィールドに対応した期間に亘り発光させるサスティン行程とを含み、前記アドレス行程において、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が多い表示ラインに対する前記表示データ書込走査を、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が少ない表示ラインに対する前記表示データ書込走査より先に実行することを特徴としている。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１９】
図３は、本発明による駆動方法に従って表示パネルを駆動するディスプレイ装置の構成を示す図である。
【００２０】
図３に示すディスプレイ装置は、表示パネルとしてのプラズマディスプレイパネル１００（以下、ＰＤＰ１００と称する）と、これを駆動する駆動部とから構成される。駆動部は、同期検出回路１、駆動制御回路２、Ａ／Ｄ変換器４、データ変換回路３０、メモリ５、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８及び表示データ分布判別回路９から構成される。
【００２１】
ＰＤＰ１００は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極と直交して配列された、夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。各列電極Ｄと、互いに隣接する一対の行電極Ｘ及びＹとの交差部に画素を担う放電セルが形成されている。すなわち、ＰＤＰ１００には、夫々にｍ個の放電セルが配置されている第１〜第ｎ表示ラインが設けられているのである。
【００２２】
同期検出回路１は、アナログの入力映像信号中から垂直同期信号を検出したときに垂直同期信号Ｖを発生すると共に、この入力映像信号中から水平同期信号を検出した場合には水平同期信号Ｈを発生して、これらを駆動制御回路２に供給する。Ａ／Ｄ変換器４は、駆動制御回路２から供給されたクロック信号に応じて上記入力映像信号をサンプリングして、これを各画素毎の例えば８ビットの画素データＰＤに変換してデータ変換回路３０に供給する。すなわち、画素データＰＤは、入力映像信号によって示される各画素毎の輝度レベルを「０」〜「２５５」なる値で表現するものである。
【００２３】
図４は、かかるデータ変換回路３０の内部構成を示す図である。
【００２４】
図４に示されるように、データ変換回路３０は、第１データ変換回路３２、多階調化処理回路３３及び第２データ変換回路３４で構成される。
【００２５】
図４において、第１データ変換回路３２は、８ビットの画素データＰＤによって示される各画素毎の輝度レベルを、図５に示されるが如き変換特性に従って「０」〜「１９２」までの輝度レベルを８ビットにて表す輝度変換画素データＰＤLに変換し、これを多階調化処理回路３３に供給する。なお、第１データ変換回路３２のデータ変換により、多階調化処理回路３３での多階調化処理による輝度飽和、並びに表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)が抑制される。
【００２６】
多階調化処理回路３３は、８ビットの輝度変換画素データＰＤLに対して誤差拡散処理及びディザ処理を施すことにより、現階調数を維持しつつもそのビット数を４ビットに削減した多階調化画素データＰＤSを生成し、これを第２データ変換回路３４に供給する。例えば、上記誤差拡散処理では、先ず、画素データＰＤの上位６ビット分を主データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した画素データＰＤの各誤差データを重み付け加算したものを、上記主データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の主データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。多階調化処理回路３３は、ディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとして第２データ変換回路３４に供給する。
【００２７】
第２データ変換回路３４は、４ビットの多階調化画素データＰＤSを図６に示されるが如き変換テーブルに従って第１〜第１２ビットからなる画素駆動データＧＤに変換してメモリ５及び表示データ分布判別回路９に供給する。
【００２８】
メモリ５は、駆動制御回路２から供給されてくる書込信号に従って画素駆動データＧＤを順次書き込んで記憶する。かかる書込動作により、１画面（ｎ行、ｍ列）分の画素駆動データＧＤ(1,1)〜ＧＤ(n,m)の書き込みが終了すると、メモリ５は、駆動制御回路２から供給されてくる読出信号に応じて、下記の如き読出を行う。すなわち、メモリ５は、先ず、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第１ビットのみを画素駆動データビットＤＢ１として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。次に、メモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第２ビットのみを画素駆動データビットＤＢ２として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。次に、メモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第３ビットのみを画素駆動データビットＤＢ３として読み出し、１表示ライン分ずつアドレスドライバ６に供給する。以下、同様にしてメモリ５は、画素駆動データＧＤ(1,1)〜ＧＤ(n,m)各々の第４ビット〜第１２ビットを夫々画素駆動データビットＤＢ４〜ＤＢ１２として分割して読み出し、これらを１表示ライン分ずつアドレスドライバ６に供給するのである。
【００２９】
メモリ５は、これら画素駆動データビットＤＢ１〜ＤＢ１２各々に対する読み出し動作を、後述するサブフィールドＳＦ１〜ＳＦ１２各々のタイミングで行う。つまり、メモリ５は、サブフィールドＳＦ１では画素駆動データビットＤＢ１に対する読み出しを実行し、サブフィールドＳＦ２では画素駆動データビットＤＢ２に対する読み出しを実行する。
【００３０】
表示データ分布判別回路９は、図７に示すにように、画素駆動データＧＤに応じてサブフィールド毎に第１表示ラインＬ1〜第ｎ表示ラインＬn各々の表示データを得る（ステップＳ１）。第１表示ラインＬ1〜第ｎ表示ラインＬn各々の表示データは表示データ分布判別回路９において作成しても良いし、メモリ５から得ても良い。１表示ラインの表示データはｍ画素分の論理値ＬＶ1〜ＬＶmからなる。表示データ分布判別回路９は第１表示ラインＬ1〜第ｎ表示ラインＬnのうちの同一表示データ、すなわち論理値ＬＶ1〜ＬＶmを有する表示ラインを検出し（ステップＳ２）、同一表示データを有する表示ライン群を作成する（ステップＳ３）。その表示ライン群の情報はサブフィールド毎に駆動制御回路２に供給される（ステップＳ４）。
【００３１】
駆動制御回路２は、図８に示す如きサブフィールド法に基づく発光駆動シーケンスに従って、ＰＤＰ１００を駆動すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
【００３２】
図８に示す発光駆動シーケンスでは、１２個のサブフィールドＳＦ１〜ＳＦ１２各々において、画素駆動データビットＤＢに応じて各放電セルを点灯モード又は消灯モードのいずれか一方に設定するアドレス行程Ｗを実行する。更に、サブフィールドＳＦ１〜ＳＦ１２各々では、点灯モードに設定されている放電セルのみをサブフィールドの重み付けに対応した期間に亘り継続して発光させるサスティン行程Ｉを実行する。例えば、サブフィールドＳＦ１のサスティン行程Ｉにおいて実行する発光期間を「１」とした場合、サブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉでは、ＳＦ１：１、ＳＦ２：２、ＳＦ３：４、ＳＦ４：６、ＳＦ５：１０、ＳＦ６：１４、ＳＦ７：１９、ＳＦ８：２５、ＳＦ９：３１、ＳＦ１０：３９、ＳＦ１１：４７、ＳＦ１２：５７なる期間だけ継続して点灯モードに設定されている放電セルを発光させる。
【００３３】
先頭のサブフィールドＳＦ１では、アドレス行程に先立ち、全放電セルを点灯モードに初期化するリセット行程Ｒを実行し、最後尾のサブフィールドＳＦ１２ではサスティン行程Ｉの後に全放電セルを消灯モードに推移させる消去行程Ｅを実行する。
【００３４】
ここで、サブフィールドＳＦ１〜ＳＦ１２各々のアドレス行程Ｗでは、ＰＤＰ１００における第１〜第ｎ表示ライン各々に属する放電セルの各々を次のように表示ライン群又は１表示ラインずつ順次、点灯モード又は消灯モードに設定して行く。
【００３５】
駆動制御回路２は、図９に示すように、サブフィールド毎に表示ライン群及びその他の表示ラインのうちの全ての論理値が０の表示データが割り当てられた表示ライン群又は表示ラインを表示データ書込走査動作から除く（ステップＳ１１）。表示ライン群は表示データ分布判別回路９による判別情報である。ステップＳ１１で取り除いた残りの表示ライン群及びその他の表示ラインの走査順番を決定する（ステップＳ１２）。走査順番は残りの表示ライン群及び表示ラインのうちの論理値１が多い表示データが割り当てられた表示ライン群及び表示ラインの順番である。決定した走査順番の第ｉ番目を先ず第１番目として（ステップＳ１３）、第ｉ番目の表示ライン群又は単独の表示ラインの走査指令を第１サスティンドライバ７に対して行い、同時に第ｉ番目の表示ライン群又は単独の表示ラインについての表示データに応じた列電極Ｄ1〜Ｄm各々へのパルス印加をアドレスドライバ６に指令する（ステップＳ１４）。
【００３６】
次に、ｉに１を加算し（ステップＳ１５）、第ｉ番目は決定した走査順番の最終走査番目を越えたか否かを判別する（ステップＳ１６）。第ｉ番目は最終走査番目以下である場合には、第ｉ−１番目の表示ライン群又は単独の表示ラインの表示データは第ｉ番目の表示ライン群又は単独の表示ラインの表示データに内包されるか否かを判別する（ステップＳ１７）。すなわち、第ｉ番目の表示ライン群又は単独の表示ラインの表示データＬＶ1i〜ＬＶmiの論理値１の部分は第ｉ−１番目の表示ライン群又は単独の表示ラインの表示データＬＶ1i-1〜ＬＶmi-1でも論理値１であるか否かである。例えば、第ｉ番目の表示ライン群の表示データのＬＶ1i，ＬＶ3i，ＬＶ6i，ＬＶmiだけが論理値１であるとき第ｉ−１番目の表示ライン群の表示データのＬＶ1i-1，ＬＶ3i-1，ＬＶ6i-1，ＬＶmi-1も論理値１であるとき第ｉ番目の表示ライン群の表示データは第ｉ−１番目の表示ライン群の表示データに内包されると称す。このように内包される場合には、第ｉ番目の表示ライン群又は単独の表示ラインと第ｉ−１番目の表示ライン群又は単独の表示ラインとの走査指令を第１サスティンドライバ７に対して行い、同時に第ｉ番目の表示ライン群又は単独の表示ラインについての表示データに応じた列電極Ｄ1〜Ｄm各々へのパルス印加をアドレスドライバ６に指令する（ステップＳ１８）。ステップＳ１７の判別で内包されない場合には、ステップＳ１４に進んで走査指令及びパルス印加指令を発する。
【００３７】
ステップＳ１６において、第ｉ番目は最終走査番目を越えたと判別した場合には、現在のサブフィールドのアドレス行程Ｗを終了する。
【００３８】
アドレス行程Ｗにおいて、第１サスティンドライバ７は走査指令された表示ライン群又は単独の表示ラインの行電極に走査パルスＳＰを印加する。また、アドレスドライバ６はパルス印加指令に応じて走査パルスＳＰの印加タイミングと同時に第ｉ番目の表示ライン群又は単独の表示ラインについての表示データＬＶ1i〜ＬＶmiに対応したｍ個の画素データパルスを個別に生成して列電極Ｄ1〜Ｄmに同時に印加する。ＬＶ1iは列電極Ｄ1用であり、ＬＶ2iは列電極Ｄ2用であり、……、ＬＶmiは列電極Ｄm用である。ＬＶ1iが論理値０であるならば、低電圧(０ボルト)の画素データパルスが生成され、ＬＶ1iが論理値１であるならば、高電圧の画素データパルスが生成される。ＬＶ2i〜ＬＶmi各々に対しても同様に低電圧又は高電圧の画素データパルスが生成される。
【００３９】
決定した走査順番の第ｉ番目が単独の表示ラインならば、その表示ラインの行電極に走査パルスＳＰが印加され、その行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。決定した走査順番の第ｉ番目が表示ライン群であったならば、その表示ライン群に属する複数の表示ライン各々の行電極に走査パルスＳＰが同時に印加され、その各行電極と高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電（選択消去放電)が生じ、放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電の生起された放電セルは、後述するサスティン行程Ｉにてサスティン放電が生起されない状態（以降、消灯モードと称する）に推移する。一方、選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、点灯モードであった放電セルはそのまま点灯モード、消灯モードであった放電セルはそのまま消灯モードを維持するのである。
【００４０】
また、第ｉ−１番目の表示ライン群の表示データが第ｉ番目の単独の表示ラインの表示データに内包される場合には、第ｉ番目が単独の表示ラインの行電極と共に第ｉ−１番目の表示ライン群に属する複数の表示ライン各々の行電極に走査パルスＳＰが印加され、それら行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択消去放電が生じる。これは、走査順番が第ｉ−１番目の表示ライン群に属する複数の表示ライン上の現在のサブフィールドにおいて消灯モードにすべき放電セルが選択消去放電が１つ前（ｉ−１番目）の走査時に生じなかった場合を考慮して消灯モードにすべき放電セル全てでなく割り当てられた論理値１が重複している放電セルについてｉ番目の走査時に確実に消灯モードにするため選択消去放電を生じさせるのである。
【００４１】
なお、ステップＳ１４又はＳ１８において表示ライン群各々について表示ライン群に属する表示ラインの数が所定数以上である場合には複数のサブ表示ライン群に分けて表示データ書込走査を行っても良い。例えば、図１０に示すように、表示ライン群各々について表示ライン群に属する表示ラインの数が所定数以上であるか否かを判別し（ステップＳ１４ａ）、表示ラインの数が所定数以上の表示ライン群であるならば、その表示ライン群については第１サブ表示ライン群と第２サブ表示ライン群とに分割し（ステップＳ１４ｂ）、第１サブ表示ライン群に属する表示ラインの走査指令を第１サスティンドライバ７に対して行い、同時に第ｉ番目の表示ライン群についての表示データに応じた列電極Ｄ1〜Ｄm各々へのパルス印加をアドレスドライバ６に指令し（ステップＳ１４ｃ）、第２サブ表示ライン群に属する表示ラインの走査指令を第１サスティンドライバ７に対して行い、同時に第ｉ番目の表示ライン群についての表示データに応じた列電極Ｄ1〜Ｄm各々へのパルス印加をアドレスドライバ６に指令する（ステップＳ１４ｄ）。また、ステップＳ１４ｃでは、表示ラインの数が所定数以上ではない表示ライン群又は単独の表示ラインの走査指令を第１サスティンドライバ７に対して行い、同時に第ｉ番目の表示ライン群又は単独の表示ラインについての表示データに応じた列電極Ｄ1〜Ｄm各々へのパルス印加をアドレスドライバ６に指令することも行われる。
【００４２】
図１１(a)は市松模様を表示する場合の１サブフィールド分の表示データを画素毎に表示ラインＬ1〜Ｌnと列電極Ｄ1〜Ｄmとの関係で示している。この表示データは図１１(ｂ)に示すように、２つのパターンＰ１とＰ２とに分けられる。よって、パターンＰ１の表示ライン群と、パターンＰ２の表示ライン群とが表示データ分布判別回路９において作成される。パターンＰ１よりもパターンＰ２の方が論理値１の数が多い表示データであるので、そのＰ１及びＰ２の表示データを用いるサブフィールドのアドレス行程においては、図１２に示すように、先ず、パターンＰ２の表示ライン群に属する表示ラインＬ4〜Ｌ6，……，Ｌn-2〜Ｌnの行電極に走査パルスＳＰが印加されるタイミングで列電極Ｄ1〜Ｄ3，……，Ｄm-2〜Ｄmに高電圧の画素データパルスが印加されてそれらの行電極と列電極との交差部の放電セルにおいて選択消去放電が生じる。そして、パターンＰ１の表示ライン群に属する表示ラインＬ1〜Ｌ3，Ｌ7〜Ｌ9，……，Ｌn-5〜Ｌn-3の行電極に走査パルスＳＰが印加されるタイミングで列電極Ｄ4〜Ｄ6，……，Ｄm-5〜Ｄm-3に高電圧の画素データパルスが印加されてそれらの行電極と列電極との交差部の放電セルにおいて選択消去放電が生じる。このようにアドレス動作を行うことにより、アドレス行程の時間を短縮させることができる。
【００４３】
図１１(a)の表示データにおいて、パターンＰ１の表示ライン群及びパターンＰ２の表示ライン群各々の表示ライン数が所定数以上の場合には、パターンＰ２の第１表示ライン群Ｌ4〜Ｌ6，Ｌ16〜Ｌ18，……、パターンＰ２の第２表示ライン群Ｌ10〜Ｌ12，Ｌ22〜Ｌ24，……、パターンＰ１の第１表示ライン群Ｌ1〜Ｌ3，Ｌ13〜Ｌ15，……、そしてパターンＰ１の第２表示ライン群Ｌ7〜Ｌ9，Ｌ19〜Ｌ21，……の順に表示データ書込走査、すなわちアドレス動作が行われる。
【００４４】
図１３(a)は図１１(a)とは異なる表示を行う場合の１サブフィールド分の表示データを画素毎に表示ラインＬ1〜Ｌnと列電極Ｄ1〜Ｄmとの関係で示している。この表示データは図１３(ｂ)に示すように、４つのパターンＰ１〜Ｐ４に分けられる。論理値１の数が多い表示データは、Ｐ４，Ｐ３，Ｐ２，Ｐ１の順であるとすると、そのＰ１〜Ｐ４の表示データを用いるサブフィールドのアドレス行程においては、先ず、パターンＰ１の表示データは全てが論理値０であるので、パターンＰ１の表示ライン群に属する表示ラインＬ1，……，Ｌn-1，Ｌnに対しては走査パルスＳＰの印加は行われず、アドレス動作が無視される。すなわち、それらの表示ラインの行電極と列電極Ｄ1〜Ｄmとの交差部の放電セルについては現在のサブフィールドでは点灯モードが維持される。パターンＰ４の表示ライン群に属する表示ラインＬ8，……，Ｌn-2の行電極に走査パルスＳＰが印加されるタイミングで列電極Ｄ1〜Ｄ3，……，Ｄm-2〜Ｄmに高電圧の画素データパルスが印加されてそれらの行電極と列電極との交差部の放電セルにおいて選択消去放電が生じる。次に、パターンＰ３の表示ライン群に属する表示ラインＬ2，Ｌ5，Ｌ7，Ｌ9，……の行電極に走査パルスＳＰが印加されるタイミングで、パターンＰ４の表示ライン群に属する表示ラインＬ8，……，Ｌn-2の行電極に走査パルスＳＰを印加し、同時に列電極Ｄ2，Ｄ3，Ｄ5，……，Ｄm-2，Ｄm-1に高電圧の画素データパルスが印加されてそれらの行電極と列電極との交差部の放電セルにおいて選択消去放電が生じる。そして、パターンＰ２の表示ライン群に属する表示ラインＬ3，Ｌ4，Ｌ6，……の行電極に走査パルスＳＰが印加されるタイミングで、パターンＰ３の表示ライン群に属する表示ラインＬ2，Ｌ5，Ｌ7，Ｌ9，……の行電極に走査パルスＳＰが印加され、同時に列電極Ｄ3，Ｄ5，……，Ｄm-2に高電圧の画素データパルスが印加されてそれらの行電極と列電極との交差部の放電セルにおいて選択消去放電が生じる。このうに、パターンＰ４，Ｐ３間及びＰ３，Ｐ２間で論理値１が重複している放電セルについては表示データ書込動作が連続して行われるので、アドレス行程の時間短縮と共に選択マージンを向上させることができる。
【００４５】
図１４は各表示ラインでデータ内容が異なる１サブフィールド分の表示データを画素毎に表示ラインＬ1〜Ｌnと列電極Ｄ1〜Ｄmとの関係で示している。このような表示データの場合には、論理値１の数が多い表示データが割り当てられた表示ラインの順に表示データ書込動作が行われる。この場合でも走査順番において連続する２表示ライン間で論理値１が重複している放電セルについてはプライミング粒子が多く存在する間に表示データ書込動作が連続して行われるので、選択マージンが向上する。
【００４６】
各サブフィールドのサスティン行程Ｉでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図１２に示されるように交互に、且つ繰り返し正極性のサスティンパルスＩＰX及びＩＰYを印加する。この際、サブフィールドＳＦ１〜ＳＦ１２各々のサスティン行程Ｉにおいて印加すべきサスティンパルスＩＰX及びＩＰY各々の回数は、前述した如く各サブフィールドに割り当てられている発光期間に対応している。
【００４７】
この際、壁電荷が残留したままとなっている放電セル、すなわち点灯モードの状態にある放電セルのみが、サスティンパルスＩＰX及びＩＰYが印加される度にサスティン放電する。よって、点灯モードにある放電セルは、各サブフィールドに割り当てられている発光期間に亘り、その維持放電に伴う発光状態を維持する。
【００４８】
最後尾のサブフィールドＳＦ１２のみで実施される消去行程Ｅでは、アドレスドライバ６が、正極性の消去パルスＡＰを発生してこれを列電極Ｄ1〜Ｄmに印加する。更に、第２サスティンドライバ８は、かかる消去パルスＡＰの印加タイミングと同時に負極性の消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ１００における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。
【００４９】
各サブフィールド内のアドレス行程Ｗにおいて点灯モードに設定された放電セルのみが、その直後のサスティン行程Ｉにおいてサスティン放電に伴う発光を繰り返す。
【００５０】
なお、上記した実施例においては、１フィールドをＮ個、例えば、１２のサブフィールドで構成し、Ｎ+１階調表示するシーケンスに適用して例であるが、２Ｎ階調表示するシーケンス、選択書込アドレス法、及び選択消去アドレス法のいずれの場合にも本発明を適用することができる。
【００５１】
以上のように、本発明によれば、サブフィールドの各々は、入力映像信号に基づく表示データに応じて画素セルを表示ライン単位で走査して点灯モード又は消灯モードに個別に設定するための表示データ書込走査を行うアドレス行程と、点灯モードに設定されている画素セルのみをサブフィールドに対応した期間に亘り発光させるサスティン行程と、を含み、アドレス行程において、表示ライン内の全ての画素セルに対する表示データが同一となる複数の表示ライン各々に対して同時に表示データ書込走査が行われる。また、アドレス行程において、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が多い表示ラインに対する表示データ書込走査が、各画素セルに対する表示データの論理値が選択動作を実行する値の割合が少ない表示ラインに対する表示データ書込走査より先に実行される。よって、アドレス行程における各サブフィールドにおける表示データ書込走査の回数が減少され、消費電力の低減を図ることができる。
【図面の簡単な説明】
【００５２】
【図１】従来のプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示すＰＤＰに印加される各種駆動パルスと、その印加タイミングを示す図である。
【図３】本発明による駆動装置を搭載したディスプレイ装置の構成を示すブロック図である。
【図４】図３の装置中のデータ変換回路の構成を示すブロック図である。
【図５】図４の回路中の第１データ変換回路による変換特性の一例を示す図である。
【図６】図４の回路中の第２データ変換回路のデータ変換テーブルと、発光駆動パターンとを対応づけて示す図である。
【図７】図３の装置中の表示データ分布判別回路の動作を示すフローチャートである。
【図８】図３のディスプレイ装置における発光駆動シーケンスによる各サブフィールドの各行程を示す図である。
【図９】図３の装置中の駆動制御回路の動作を示すフローチャートである。
【図１０】図３の装置中の駆動制御回路の一部動作を更に具体的に示すフローチャートである。
【図１１】１サブフィールド分の表示データ例を画素毎に表示ラインと列電極との関係で示す図である。
【図１２】図１１の表示データの場合に第１サブフィールドにてＰＤＰに印加される各種駆動パルスと、その印加タイミングを示す図である。
【図１３】１サブフィールド分の表示データ例を画素毎に表示ラインと列電極との関係で示す図である。
【図１４】１サブフィールド分の表示データ例を画素毎に表示ラインと列電極との関係で示す図である。
【主要部分の符号の説明】
【００５３】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
９  表示データ分布判別回路
１０，１００  ＰＤＰ
【図１】
2006220902.tif 000003
【図２】
2006220902.tif 000004
【図３】
2006220902.tif 000005
【図４】
2006220902.tif 000006
【図５】
2006220902.tif 000007
【図６】
2006220902.tif 000008
【図７】
2006220902.tif 000009
【図８】
2006220902.tif 000010
【図９】
2006220902.tif 000011
【図１０】
2006220902.tif 000012
【図１１】
2006220902.tif 000013
【図１２】
2006220902.tif 000014
【図１３】
2006220902.tif 000015
【図１４】
2006220902.tif 000016