(57)【要約】【課題】  液滴吐出法を用いて前記半導体チップの接続端子と前記基板の基板側端子とを接続する配線を形成し、基板上に半導体チップを実装する際に、隣り合う配線の接触によるショートを防止し、これによって端子間の狭ピッチ化を可能にした、半導体チップの実装方法を提供する。【解決手段】  基板側端子４が配列された基板１上に、接続端子３が配列された半導体チップ２を実装し、液滴吐出法で接続配線を形成する半導体チップの実装方法である。半導体チップ４を基板１上に実装し、一あるいは複数の接続端子３と対応する基板側端子４とを接続する第１の接続配線７を形成する。第１の接続配線７を覆って第１の絶縁層８を形成し、第１の接続配線７が形成されていない接続端子３の一あるいは複数の接続端子３に対応する基板側端子４とを接続する第２の接続配線９を形成し、第２の接続配線９を覆って第２の絶縁層１０を形成し、全ての接続配線を形成する。【選択図】        図２
2006135216.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板側端子が配列された基板上に、複数の接続端子が配列された半導体チップを、該各接続端子の配列方向が前記各基板側端子の配列方向と同じ方向となるように実装し、液滴吐出法で導電材料を吐出することによって接続配線を形成する半導体チップの実装方法において、
前記半導体チップを基板上に実装した後、一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第１の接続配線を形成する工程と、
前記第１の接続配線を覆って第１の絶縁層を形成する工程と、
前記第１の接続配線が形成されていない前記接続端子の一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第２の接続配線を形成する工程と、
前記第２の接続配線を覆って第２の絶縁層を形成する工程とを、全ての前記接続端子について対応する基板側端子に接続する接続配線が形成されるまで、繰り返すことを特徴とする半導体チップの実装方法。
【請求項２】
前記半導体チップの接続端子が千鳥状に複数列配列されてなるとともに、前記基板の基板側端子が前記接続端子の配列と対応した千鳥状に複数列配列されてなり、
前記半導体チップを基板上に実装する際に、前記接続端子が前記基板の基板側端子に対して線対称となるように該半導体チップを前記基板上に配し、
前記接続配線の形成を、前記接続端子からなる複数の列と前記基板側端子からなる複数の列との間において、まず、内側の各列間で行い、その後、順次それぞれの外側の列間で行うことを特徴とする請求項１に記載の半導体チップの実装方法。
【請求項３】
前記絶縁層を形成する工程では、液滴吐出法を用いて前記絶縁層を形成することを特徴とする請求項１又は請求項２に記載の半導体チップの実装方法。
【請求項４】
前記半導体チップは、半導体素子が形成された素子領域上に前記接続端子を配列していることを特徴とする請求項１〜３のいずれか一項に記載の半導体チップの実装方法。
【請求項５】
前記半導体チップを前記基板上に実装した後、該半導体チップの側方部であって、前記接続端子と前記基板側端子との間に、該半導体チップの上面と基板の上面とを連続させる傾斜面を形成する工程を有し、前記接続配線及び前記絶縁膜の形成に際しては、その一部を前記傾斜面上に形成することを特徴とする請求項１〜４のいずれか一項に記載の半導体チップの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの実装方法に関する。
【背景技術】
【０００２】
半導体チップを基板上に実装する技術として、ワイヤボンディングを用いて半導体チップと基板とを電気的に配線接続する方法が知られている。
しかしながら、ワイヤーボンディングを用いる場合、実装する半導体チップには加熱及び加圧処理が必要となる。また、半導体素子が形成されている素子領域は圧力に弱いので、ワイヤー接続時に圧力の加わる半導体チップの接続端子を前記素子領域の外側に配置する必要がある。
そこで、半導体チップの接続端子と基板の基板側端子とを接続する配線を形成する時に加圧工程が不要な技術として、導電材料を液滴吐出法で吐出することで配線を形成する技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開２０００−２１６３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、電子部品の小型化、高密度実装化に伴って、例えば半導体チップの接続端子及び基板の基板側端子の端子間ピッチを小さくすることで、半導体チップを実装してなる半導体デバイスを小型化することが望まれている。しかしながら、端子間ピッチを小さくした半導体チップを基板上に実装し、前記接続端子と基板側端子とを接続する配線（接続配線）を液滴吐出法で形成した場合、前記端子間ピッチが接続配線の幅に近づくに連れ、隣り合う配線間が接触してショートしてしまうおそれが生じる。
したがって、特に液滴吐出法で配線を形成する場合、端子間ピッチの狭ピッチ化を十分に進められないのが現状である。
【０００４】
本発明は前記事情に鑑みてなされたもので、液滴吐出法を用いて前記半導体チップの接続端子と前記基板の基板側端子とを接続する配線を形成し、基板上に半導体チップを実装する際に、隣り合う配線の接触によるショートを防止し、これによって端子間の狭ピッチ化を可能にした、半導体チップの実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の半導体チップの実装方法は、複数の基板側端子が配列された基板上に、複数の接続端子が配列された半導体チップを、該各接続端子の配列方向が前記各基板側端子の配列方向と同じ方向となるように実装し、液滴吐出法で導電材料を吐出することによって接続配線を形成する半導体チップの実装方法において、前記半導体チップを基板上に実装した後、一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第１の接続配線を形成する工程と、前記第１の接続配線を覆って第１の絶縁層を形成する工程と、前記第１の接続配線が形成されていない前記接続端子の一あるいは複数の前記接続端子と該接続端子に対応する前記基板側端子とを接続する第２の接続配線を形成する工程と、前記第２の接続配線を覆って第２の絶縁層を形成する工程とを、全ての前記接続端子について対応する基板側端子に接続する接続配線が形成されるまで、繰り返すことを特徴とする。
【０００６】
本発明の半導体チップの実装方法によれば、第１の接続配線が、例えば一あるいは隣り合わない複数の接続端子とこれに対応する基板側端子とを接続する場合に、接続配線の配線幅がこれら端子における端子間ピッチに近づいた際に、第１の接続配線を形成するための導電材料が濡れ拡がった場合でも第１の接続配線同士が接触することはない。よって、第１の接続配線同士の接触による対応しない接続端子及び基板側端子の端子間でのショートを防止することができる。
また、第２の接続配線を前記第１の接続配線が形成されていない接続端子のうち、例えば一あるいは隣り合わない複数の接続端子とこれに対応する基板側端子とを接続する場合に、前記第１の接続配線と同様に、第２の接続配線同士が接触することはない。よって、第２の接続配線同士の接触による対応しない端子間でのショートを防止することができる。
さらに、前記第２の接続配線を形成する導電材料が第１の接続配線側に多少濡れ拡がった場合に、前記第１の接続配線が第１の絶縁層によって覆われているので、第１の接続配線と第２の接続配線とが導通することはない。よって、隣り合う第１の接続配線及び第２の接続配線からなる接続配線が接触した場合のショートを防止し、対応する接続端子と基板側端子とを確実に接続することができる。このような工程によって、すべての接続配線を形成することができる。
よって、前記接続端子及び基板側端子の端子間ピッチが狭く隣り合う接続配線が接触してしまうような場合でも、本発明を採用すれば接続配線間を接触させることなく半導体チップを基板上に実装することができる。
したがって、実装する半導体チップ及び基板の端子間ピッチの狭ピッチ化を可能とすることができる。
【０００７】
また、前記半導体チップの実装方法においては、前記半導体チップの接続端子が千鳥状に複数列配列されてなるとともに、前記基板の基板側端子が前記接続端子の配列と対応した千鳥状に複数列配列されてなり、前記半導体チップを基板上に実装する際に、前記接続端子が前記基板の基板側端子に対して線対称となるように該半導体チップを前記基板上に配し、前記接続配線の形成を、前記接続端子からなる複数の列と前記基板側端子からなる複数の列との間において、まず、内側の各列間で行い、その後、順次それぞれの外側の列間で行うようにしてもよい。
【０００８】
このようにすれば、接続端子及び基板側端子を千鳥状に複数列配列することで、半導体チップ及び基板の端子が狭ピッチとなる。また、線対称となるように配された接続端子からなる複数の列と基板側端子からなる複数の列との内側の各列間に、前述したように接続配線を形成することで、例えば隣り合う接続配線をショートさせることなく形成できる。また、外側の列間に接続配線を形成する場合に、内側の列間に形成した接続配線は絶縁層で覆われているので、先に形成された内側の列間の接続配線上に外側の列間の接続配線を積層した場合でも、これら接続配線が直接接触することが無いため導通することもない。よって、順次外側の列間まで接続配線を形成することで、対応する接続端子及び基板側端子の間を接続し、半導体チップを基板上に実装することができる。
したがって、端子の狭ピッチ化を図ることで前記接続配線の形成領域を小さくし、例えば基板上に半導体チップを実装した半導体デバイス自体を小型化することができる。
【０００９】
また、前記半導体チップの実装方法においては、前記絶縁層を形成する工程では、液滴吐出法を用いて前記絶縁層を形成することが好ましい。
このようにすれば、接続配線形成する工程と同様に液滴吐出法を用いることで、絶縁層の形成工程を簡略化することができ、半導体チップが実装された半導体デバイスの生産性を向上することができる。
【００１０】
また、前記半導体チップの実装方法においては、前記半導体チップは、半導体素子が形成された素子領域上に前記接続端子を配列していることが好ましい。
【００１１】
このようにすれば、液滴吐出法によって接続配線を形成するので、例えばワイヤーボンディングによって実装する際の接続端子への加圧が不要となり、半導体チップの素子領域に圧力がかかることを防止するようになる。よって、半導体チップの外力によるダメージを防止することができる。
【００１２】
また、前記半導体チップの実装方法においては、前記半導体チップを前記基板上に実装した後、該半導体チップの側方部であって、前記接続端子と前記基板側端子との間に、該半導体チップの上面と基板の上面とを連続させる傾斜面を形成する工程を有し、前記接続配線及び前記絶縁膜の形成に際しては、その一部を前記傾斜面上に形成することが好ましい。
【００１３】
このようにすれば、前記傾斜面上に接続配線が形成されることで、前記接続配線が半導体チップと基板と間に生じる段差によって急激に曲げられることによる断線を防止するようになる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体チップの実装方法を詳しく説明する。
まず、本発明に用いる基板と、この基板上に実装する半導体チップの構造について説明する。図１（ａ），（ｂ）は、基板上に半導体チップを実装した状態を示した図であり、図１中符号１は基板、２は半導体チップである。
矩形状の半導体チップ２の上面には、その上面の一辺に沿って、複数の接続端子３が配列されている。前記基板１の半導体チップ２を実装する面上には、この半導体チップ２の接続端子３に接続するための複数の基板側端子４が形成されている。
前記半導体チップ２の側方部には、該半導体チップ２を囲んで絶縁性樹脂からなる傾斜部５（傾斜面）が形成されている。この傾斜部５は、半導体チップ２の上面に設けられた前記接続端子３と基板１上に設けられた基板側端子４との段差を無くすことで、後述する接続配線が曲げられることで断線することを防止するようにしている。また、前記基板側端子４は、一部が前記傾斜部５によって覆われている。なお、前記基板側端子４は、前記接続端子３と同様のパッド状の形状でもよく、後述する実施形態においては前記基板側端子４と前記接続端子３とは同一の形状となっている。また、接続端子３が半導体チップ１の上面の、四辺の外周縁部に沿って形成されていてもよい。このとき、前記傾斜部５は、半導体チップ９の四方の側方部に形成するのが好ましい。
【００１５】
次に、基板１上に半導体チップ２を実装する方法について説明する。
まず、図１（ａ）に示したように、前記接続端子３が設けられている半導体チップ２の上面を上にした状態（フェースアップ）で、例えばシリコンなどからなる基板１上に半導体チップ２を実装する。なお、前記基板１は、ガラスエポキシ基板やフレキシブル基板（ポリイミド、ＰＥＴ、ＰＥＮ）等であってもよい。このとき、前記接続端子３の配列方向と前記基板側端子４の配列方向とが同じ方向になるようにしている。また、端子の配列方向と直交する方向に、前記接続端子３とこれら接続端子３にそれぞれ対応する基板側端子４とを整列させるようにして実装する。なお、前記半導体チップ２は、前記基板１上にアライメントした状態で、例えば接着剤（図示せず）を用いて貼着するようにしている。また、半導体チップを貼着した際の前記接続端子３に対する基板側端子４の位置ズレは小さいものとし、角度方向の位置ズレはほとんどないことからここでは考慮しない。
前記半導体チップ２を前記基板１上に実装した後、図１（ｂ）に示したように、半導体チップ２の側方部であって、前記接続端子３と前記基板側端子４との間に、半導体チップ２の上面と基板の上面とを連続させる傾斜部５を形成する。
この傾斜部５の形成方法としては、例えば、絶縁性樹脂を基板１上に塗布した後、リソグラフィ法等を用いた公知のパターニング法で形成することができる。
【００１６】
液滴吐出装置（図示せず）のステージ上に半導体チップ２が実装された基板を保持した後、導電材料を吐出して接続配線を形成する。吐出する導電材料としては、例えば銀微粒子がトルエン中に分散した銀微粒子分散液（真空冶金社製、商品名「パーフェクトシルバー」）にキシレンを添加してこれを希釈した液体材料を用いた。また、前記接続配線の電気抵抗は滴下する導電材料の量（例えば、重ね塗り回数）等によって任意に設定することができる。
【００１７】
なお、接続配線を形成する前の下地処理を行うようにしてもよい。この下地処理の方法としては、例えばエポキシ系材料を有機溶媒に溶解させたエポキシ系のインクを、液滴吐出装置で均一に塗布するといった方法を採用することができる。この膜厚については厳密に管理する必要はない。
また、前記接続配線は、前記接続端子３及び基板側端子４の端子間ピッチより細くなっている。
【００１８】
前述したように、半導体チップ２を基板１上に実装した後、一あるいは複数の接続端子３とこれに対応する基板側端子４とを接続する第１の接続配線を形成する。
本発明における第１の実施形態では、図２（ａ）に示すように半導体チップ２の接続端子３の配列のうち、図２（ａ）中Ａ側からＢ側に向かって順に奇数番毎に配置された接続端子３０に対して導電材料を吐出して、後述するように奇数端子配線（第１の接続配線）７を形成する。よって、図２（ａ）中Ａ側を１番目に配置された接続端子３及び基板側端子４とする。このとき、１番目の接続端子３に対して３番目と５番目の接続端子３とが、奇数番毎に配列された接続端子３となる。なお、本実施形態においては、接続端子３及び基板側端子４が五個の場合について説明するが、前記接続端子３及び基板側端子４が五個以上の場合について同様に適応できるのはもちろんである。
【００１９】
まず、液滴吐出装置のステージを移動することで、図２（ａ）中、２点鎖線で示した液滴吐出ヘッド１１を前記基板側端子４に向けて相対的に移動させ対応するノズルから導電材料を吐出して、前述した奇数番毎に配置された接続端子３とこれに対応する基板側端子４とを接続する奇数端子配線７を形成する。よって、１番目、３番目、５番目に配置された接続端子３及び基板側端子４を接続する奇数端子配線７を同時に形成する。
このとき、前記奇数端子配線７の一部は前述した傾斜部５上に形成されることで、半導体チップ２と基板１との間に生じる段差によって、この奇数端子配線７が急激に曲げられることによる断線を防止できる。このとき、吐出された導電性材料は、金属で形成された接続端子３及び基板側端子４上ではここに保持されやすく、端子の外側にまでは濡れ広がりにくい。
なお、本実施形態においては、前記奇数端子配線７及び後述する偶数端子配線を同時に形成するが、例えば液滴吐出ヘッド１１のノズルピッチが前記接続端子３の端子間ピッチと一致せず、液滴吐出ヘッド１１を相対的に移動することでノズル位置を調整する必要がある場合には、複数回に分けて形成するようにしてもよい。
その後、本実施形態においては、前記奇数端子配線７を２００℃、２時間の条件で焼成させる。
【００２０】
このとき、１番目の接続端子３に隣り合う２番目の接続端子３には、接続配線が形成されていない。よって、前記接続端子３の端子間ピッチが狭く、接続配線の幅がこの端子間ピッチに近い場合でも、１番目の接続端子３の奇数端子配線７と３番目の接続端子３の奇数端子配線７とが仮に濡れ拡がった場合においても接触することはない。
また、３番目の接続端子３及び５番目の接続端子３に形成された奇数端子配線７も同様に、接触することはない。
したがって、奇数端子配線７同士が接触することはなく、対応しない接続端子３及び基板側端子４の端子間でのショートを防止できる。
【００２１】
次に、図２（ｂ）に示すように、前述した下地処理で用いたエポキシ系のインクを液滴吐出ヘッド１１から吐出することで前記奇数端子配線７を覆うようにして、奇数端子絶縁層（第１の絶縁層）８を形成する。なお、液滴吐出法で前記奇数端子絶縁層を形成することで、奇数端子絶縁層８の形成工程を簡略化でき半導体チップが実装された半導体デバイスの生産性を向上することができる。
その後、奇数端子絶縁層８を焼成するために、本実施形態においては、１８０℃の温度で１５分の焼成を行った。なお、奇数端子配線７を形成する際の焼成条件を用いることで、前記奇数端子配線７と奇数端子絶縁層８との焼成工程を同時に行うようにしてよい。また、前記絶縁層８の絶縁性を確保するためにその厚みを厚くしたい場合には、前記液滴吐出ヘッド１１から複数回インクを吐出することで前記絶縁層８の厚みを増すようにしてもよい。例えば、８回の吐出で絶縁層８を形成する場合は、インクを２回吐出した後、１８０℃で５分程度焼成し、残り６回の吐出を行って最終焼成を行うことで前記絶縁層８を形成できる。
【００２２】
次に、図２（ｃ）に示すように、前記奇数端子配線７が形成されていない接続端子３のうち、一あるいは複数の接続端子３上の液滴吐出ヘッド１１のノズルから導電材料を吐出して、後述するようにしてこの接続配線３とこれに対応する基板側端子４とを接続する第２の接続配線を形成する。
なお、前述した工程では奇数番毎の接続端子３及び基板側端子４を接続する奇数端子配線７を形成したので、偶数番毎に配置された接続端子３には前記奇数端子配線７が形成されていない。
そこで、図２（ｃ）中Ａ側からＢ側に向かって偶数番に配置された接続端子３に対してのみ導電材料を吐出して、偶数端子配線（第２の接続配線）９を形成する。このとき、前述したように１番目に配置された接続端子３に対しては、２番目、４番目の接続端子３が偶数番目に配置された接続端子３となる。
【００２３】
まず始めに、まず、液滴吐出装置のステージを移動することで、図２（ｃ）中、２点鎖線で示した液滴吐出ヘッド１１を前記基板側端子４に向けて相対的に移動し対応するノズルから導電材料を吐出して、前述した偶数番毎に配置された接続端子３とこれに対応する基板側端子４とを接続する偶数端子配線９を形成する。よって、２番目、４番目に配置された接続端子３及び基板側端子４を接続する偶数端子配線９が形成される。
その後、前記奇数端子配線７と同様に、２００℃の温度で２時間、前記偶数端子配線９を焼成する。なお、この偶数端子配線９の一部を前記奇数端子配線７と同様に前記傾斜部５上に形成することで、半導体チップ２と基板１と間に生じる段差によって急激に曲げられることによる断線を防止できる。
【００２４】
このとき、２番目の接続端子３の偶数端子配線９に隣り合う１番目又は３番目の接続端子３には前述した奇数端子配線７が形成されている。よって、前記接続端子３の端子間ピッチが狭く、接続配線の幅がこの端子間ピッチに近い場合でも、２番目の接続端子３における偶数端子配線９が１番目及び３番目の接続端子３の奇数端子配線７に接触するおそれがある。
しかしながら、これら奇数端子配線７は奇数端子絶縁層８で覆われているので、２番目の接続端子３の偶数端子配線９がに濡れ拡がって１番目又は３番目の奇数端子配線７と接触しても、前記偶数端子配線９と奇数端子配線７とが導通することはない。また、４番目の接続端子３の接続端子３に形成された偶数端子配線９についても同様である。
したがって、偶数端子配線９及び奇数端子配線７とが接触することによるショートを防止し、対応する前記接続端子３及び基板側端子４を確実に接続できる。
なお、前記奇数端子配線７と同様に、すべての偶数端子配線９を同時に形成することで接続配線の製造工程を簡略化してもよい。
【００２５】
最後に、図２（ｄ）に示すように、前記奇数端子絶縁層８と同様にエポキシ系のインクを液滴吐出ヘッド１１から吐出することで前記偶数端子配線９を覆うようにして、偶数端子絶縁層（第２の絶縁層）１０を形成する。その後、前記偶数端子絶縁層１０を焼成するために、１８０℃の温度で１５分の焼成工程を設けた。なお、前記偶数端子配線９を形成する際の焼成条件を用いることで、前記偶数端子配線９と前記偶数端子絶縁層１０との焼成工程を同時に行うようにしてよい。また、前述した奇数端子絶縁層８と同様に複数回の吐出によって、絶縁性の高い偶数端子絶縁層１０を形成するようにしてもよい。
【００２６】
本発明の半導体チップ２の実装方法によれば、奇数端子配線７が、奇数番毎に配列した隣り合わない複数の接続端子３とこれに対応する基板側端子４とを接続しているので、奇数端子配線７同士が接触することはない。よって、奇数端子配線７同士の接触による対応しない接続端子３及び基板側端子４の端子間でのショートを防止できる。
また、偶数端子配線９が、偶数番毎に配列した隣り合わない複数の接続端子３とこれに対応する基板側端子４とを接続しているので、前記奇数端子配線７と同様に、偶数端子配線９同士が接触することはなく偶数端子配線９同士の接触によるショートを防止できる。
また、偶数端子配線９を形成する際に導電材料が奇数端子配線７側に多少濡れ拡がっても、前記奇数端子配線７を覆う奇数端子絶縁層８により奇数端子配線７と偶数端子配線９とが導通することはない。よって、隣り合う奇数端子配線７及び偶数端子配線９からなる接続配線が接触した場合のショートを防止し、対応する接続端子３と基板側端子４とを接続できる。
したがって、前記接続端子３及び基板側端子４の端子間ピッチが小さく隣り合う接続配線が接触してしまうおそれがある場合に、本発明を採用すれば液滴吐出法によって隣り合う接続端子をショートさせることなく、半導体チップ２を基板１上に実装できる。よって、実装する半導体チップ２及び基板１の端子間ピッチの狭ピッチ化が可能となる。
【００２７】
なお、本実施形態においては、前述した実装方法に限定されることなく種々の変更が可能である。例えば、前記第１の配線７及び第２の配線９を奇数番毎及び偶数番毎に順番に形成したが、一つの接続端子３毎に接続配線を形成したり、隣り合っていない接続端子３であれば接続配線３を形成する順番などは種々に変更してもよい。
また、奇数端子配線７及び偶数端子配線９をすべて形成した後、これら接続配線を覆う奇数端子絶縁層８及び偶数端子絶縁層１０を形成したが、前記接続配線を一つ形成する毎に前記絶縁膜で覆うようにしてもよい。
【００２８】
(第２の実施形態)
次に、本発明の第２の実施形態について説明する。なお、本実施形態で用いる半導体チップ２及び基板３との構造は前記第１の実施形態と同様のものとする。
本実施形態では半導体チップ２を基板１上に実装した後、隣り合わない（例えば、２個又は３個毎に配列された）複数の接続端子３とこの接続端子３に対応する基板側端子４とを接続する第１の接続配線を形成する。第１の接続配線を形成する工程としては、前記第１の実施形態同様に液滴吐出法によって、第１の接続配線を形成し、この第１の接続配線を第１の絶縁層で覆うようにする。このとき、第１の接続配線同士が接触することは無く、第１の接続配線間でショートが生じることがない。なお、前記第１の接続配線を複数づつ形成したが、一つだけ形成するようにしてもよい。また、隣り合わない接続端子３とこれに対応する基板側端子４とを接続していれば、前記第１の接続配線を形成する単位（数量、又は位置）は自由である。
【００２９】
次に、前記第１の接続配線が形成されていない接続端子３のうち、隣り合わない複数（例えば、２個又は３個毎に配列された）の接続端子３とこの接続端子３に対応する基板側端子４とを接続する第２の接続配線を形成し、第２の接続配線を覆って第２の絶縁層を形成する。なお、前記第２の接続配線は、一つづつ形成してもよい。また、隣り合わない接続端子３とこれに対応する基板側端子４とを接続していれば、前記第２の接続配線を形成する単位（数量、又は位置）は自由である。
【００３０】
本実施形態では、前記第２の絶縁層を形成した後、前記第１及び第２の接続配線が形成されていない接続端子３が残っている場合に、その接続端子３のうち一あるいは複数の接続端子３とこの接続端子３に対応する基板側端子４とを接続する接続配線を形成する工程と、この接続配線を覆う絶縁層を形成する工程とを、すべての接続端子３について対応する基板側端子４に接続する接続配線を形成されるまで繰り返すようにしている。
このとき、第１の接続配線が形成されていない接続端子３から形成した第２の接続配線同士が接触することは無く、接続配線の接触によるショートを防止できる。また、第１の接続配線と第２の接続配線とが第１の絶縁膜及び第２の絶縁膜で覆われているので、接続配線を構成する導電材料が多少濡れ拡がっても、接続配線と第１の接続配線及び第２の接続配線とが導通することがない。
全ての接続端子３について、対応する基板側端子４に接続する接続配線が形成されるまで前述した処理を繰り返すので、すべての接続配線の接触によるショートを防止して半導体チップ２を基板１上に確実に実装することができる。
【００３１】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図３は、第３の実施形態に用いる半導体チップ２の接続端子３と基板１の基板側端子４との構造を模式的に示した要部拡大図である。なお、本実施形態における基板１及び半導体チップ２の構造は、前記第１の実施形態での接続端子３及び基板側端子４の配置とこれら端子間ピッチが異なる以外は同じであって、接続配線を形成するための導電材料及び接続配線の配線幅などは同じものとする。
【００３２】
まず始めに、本実施形態の基板１及び半導体チップ２の構造について説明する。図３に示すように、前記半導体チップ２の接続端子３の配列は半導体チップ２の上面の外周部に沿うように配置されている。さらに、前記接続端子３の配列は千鳥状に複数列配列されたものとなっている。また、前記基板１の基板側端子４は、前記接続端子３の配列と対応した千鳥状に複数列配列されていて、前記接続端子３と基板側端子４とは線対称の関係となるように後述するように実装されている。このとき、向かい合う接続端子３及び基板側端子４において、内側の各列間を第１列とし、外側（図３中矢印方向）の列に向かって第２列とし、以下、順次第３列、第４列…とする。
【００３３】
本発明における千鳥状の配置とは、図３に示した第１列目の接続端子３ａと第２列目の接続端子３ｂとの端子間ピッチ（端子の中心間距離）Ｐがこの接続端子３ａ，３ｂの幅ｗよりも大きくなるように配置されている。よって、前記接続端子３を千鳥状に配置しない場合に比べて端子間ピッチＰを狭くすることができる。また、基板側端子４は前述したように前記接続端子３に対応して、線対称となるように配置されているので、同様に第１列目の基板側端子４と第２列目の基板側端子４との端子間ピッチＰは狭くなっている。なお、前述したように接続配線の配線幅も同様にｗとする。
したがって、本実施形態においては、このように接続端子３及び基板側端子４を千鳥状に配置することで、接続配線の配線幅ｗよりこれら端子間ピッチＰを狭くすることができ、半導体チップ２の狭ピッチ化が図られている。
【００３４】
また、前記半導体チップ２の側方部には、該半導体チップ２を囲んで絶縁性樹脂からなる傾斜部５（傾斜面）が形成されている。この傾斜部５は、半導体チップ２の上面に設けられた前記接続端子３と基板１上に設けられた基板側端子４との段差を無くすことで、後述する接続配線の曲げによる断線を防止するようにしている。なお、接続端子３が半導体チップ１の上面の、四辺の外周縁部に沿って形成されていてもよい。このとき、前記傾斜部５は、半導体チップ９の四方の側方部に形成するのが好ましい。
【００３５】
次に、基板１上に半導体チップ２を実装する方法について説明する。
まず、図３に示したように、前記接続端子３が設けられている半導体チップ２の上面を上にした状態（フェースアップ、具体的には図１に示した状態）でシリコンなどからなる基板１上に半導体チップ２を実装する。このとき、前述した千鳥状に配列された接続端子３が前記基板１の千鳥状に配置された基板側端子４に対して線対称となるようにして、前記半導体チップ１を前記基板１上に実装する。なお、前記半導体チップ２は、前記基板１上にアライメントした状態で、例えば接着剤（図示せず）を用いて貼着するようにしている。なお、半導体チップを貼着した際の前記接続端子３に対する基板側端子４の位置ズレは小さいものとし、角度方向の位置ズレはほとんどないことからここでは考慮しない。
前記半導体チップ２を前記基板１上に実装した後、前記第１の実施形態と同様に、半導体チップ２の上面と基板の上面とを連続させる傾斜部５を形成する。
【００３６】
液滴吐出装置（図示せず）のステージ上に半導体チップ２が貼着された基板１を保持した後、液滴吐出ヘッド１１から導電材料を吐出して前記接続端子３と基板側端子４とを接続する接続配線を形成する。なお、接続端子３及び基板側端子４を本実施形態のように千鳥状に配置した場合に、形成した接続配線が前記接続端子３及び基板側端子４を完全に覆っていないと隣り合う接続配線が露出した端子部に接触することでショートする場合がある。このようなショートを解消する手段として、前記接続端子３及び基板側端子４上に形成する接続配線がこれら端子を覆うようにすることが好ましい。このようにすれば、前述したように接続配線を絶縁層によって覆うので、前記端子部が露出することは無く隣り合う接続配線がこれら端子部に接触することによるショートを防止することができる。
また、接続配線が前記接続端子３及び基板側端子４を完全に覆わないでこれら端子の一部が露出している場合に、前記接続端子３及び基板側端子４を覆うように絶縁層を形成することが好ましい。このようにすれば、前述したように接続配線を絶縁層によって覆うので、前記端子部が露出することは無く隣り合う接続配線がこの端子部に接触することによるショートを防止することができる。なお、本実施形態においては、特に前述したように接続配線で端子を覆うようにして接続配線及び絶縁層を形成するようにしている。
【００３７】
接続配線の形成する際に、前記接続端子３からなる複数の列と前記基板側端子４からなる複数の列との間において、まず、内側の各列間（第１列）から前記接続端子を形成する。
本実施形態では、具体的に図４（ａ）に示したように、第１列間における接続端子３ａと基板側端子４ａとを接続する接続配線を形成する。このとき、接続配線を形成する方法としては、前述した第１の実施形態又は第２の実施形態と同様の方法を用いた。例えば、前記第１の実施形態と同様にした場合、第１列における接続端子３ａの配列のうち、奇数番毎に配列された隣り合わない複数の接続端子３ａとこれに対応する基板側端子４ａとを接続する接続配線を形成し、この接続配線を絶縁層で覆う。そして、偶数番毎に配列された接続端子３ａとこれに対応する基板側端子４ａとを接続する接続配線を形成し、この接続配線を覆うようにして絶縁層を形成する。
また、前記第２の実施形態のようにして全ての接続端子３に対応する基板側端子４に接続する接続配線を形成するようにしてもよい。
このようにして、前記第１列間における接続端子３ａと基板側端子４ａとを接続する接続配線によるショートを防止し、すべての接続配線を形成することができる。
【００３８】
第１列間のすべての接続端子３及び基板側端子４を接続する第１列間接続配線（接続配線）１２を形成した後、図４（ｂ）に示すように、第１列の外側となる第２列間の接続端子３ｂ及び基板側端子４ｂを接続する第２列間接続配線（接続配線）１３を前述した第１列間接続配線１２と同様にして形成する。このとき、第１列間を接続している第１列間接続配線１２が絶縁層で覆われているので、第２列間の接続端子３ｂと基板側端子４ｂとを接続する第２列接続配線１３を形成する際に、先に形成された第１列間接続配線１２上に第２列間接続配線１３を積層した場合でも、これら２つの接続配線が直接接触することは無く導通することがない。また、前記第１列間接続配線１２を覆っている絶縁層を第２列間接続配線１３を形成する際の隔壁として利用することができる。よって、この隔壁間に導電材料を吐出することで、前記第２列間接続配線１３を形成できるので、導電材料の吐出精度を適度に抑えることができる。
【００３９】
そして、図４（ｃ）に示すように、第２列間の端子間を接続する前記第２列間接続配線１３を絶縁層で覆った後、順次外側の列間に接続配線を形成していき、すべての接続端子３とこれに対応する基板側端子４とを接続する接続配線を形成する。このようにして、順次外側の列間まで接続配線を形成することで、対応する接続端子３及び基板側端子４の間をショートすることなく接続させることができる。また、本発明を採用すれば、接続配線を絶縁層を介して多層化して形成することができ、狭ピッチ化を図った半導体チップ２を基板１上に実装することができる。
なお、本実施形態では、各列間のすべての接続配線を形成した後、絶縁層を形成しているが、各接続配線を形成した後に絶縁層で覆うようにしてもよい。また、前記接続端子３が後述する第４の実施形態のように、半導体チップ２の半導体素子が形成された素子領域上に配置されていてもよい。このようにすれば、半導体チップ２の接続配線形成領域を小さくすることができ、この半導体チップ２を実装した半導体デバイスを小型化することができる。
【００４０】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
図５は、第４の実装方法を用いる際の半導体チップ２の構造を模式的に示した要部拡大図である。なお、本実施形態における基板１及び半導体チップ２の構造は、後述するように接続端子３の配置する領域が異なる以外は前記第１の実施形態と同じであって、接続配線を形成するための導電材料及び接続配線の配線幅などは同じものとする。
まず始めに、本実施形態の半導体チップ２の構造について説明する。図５に示すように、半導体チップ２は矩形状であって、この半導体チップ２には、トランジスタ等の半導体素子が形成された図５中破線で示した素子領域１６が形成されている。この素子領域１６は、前述したようにトランジスタなどが形成されているため、外力に対して弱く前記半導体チップ２を基板１上に実装する際に、前記素子領域１６に圧力をかけないようにする必要がある。前記接続端子３は、前記素子領域１６上の一辺の外周部に沿って配列されている。なお、前記接続端子３は前記素子領域１６の四辺の外周部に沿って配列されていてもよい。また、接続端子３を前記第２の実施形態のように千鳥状に配列することでの狭ピッチ化を図ることができる。
【００４１】
本実施形態において、半導体チップ２は前記第１の実施形態及び第２の実施形態と同様の方法を用いることですべての接続配線をショートさせることなく半導体チップ２を基板１上に実装することができる。
また、本発明は液滴吐出法によって前記接続配線３と基板側端子４とを接続する接続配線を形成するので、例えばワイヤーボンディングによって半導体チップ２を実装する場合に必要となる接続端子３への加圧が不要となり、半導体チップ２の素子領域１６に圧力がかかることを防止できる。よって、半導体チップ２の外力によるダメージを防止することができ、基板１上に半導体チップ２が実装された半導体デバイスを良好に機能させることができる。
【００４２】
なお、前述した実施形態においては、絶縁層を形成する際に液滴吐出法を用いたが、スピンコート法によって絶縁膜を形成した後、例えばリソグラフィ法などのパターニング法を用いることで絶縁層を形成するようにしてもよい。
【図面の簡単な説明】
【００４３】
【図１】（ａ）は、第１の実施形態の構造説明図、（ｂ）は（ａ）の側断面図。
【図２】（ａ）〜（ｄ）は、第１の実施形態における工程説明図。
【図３】第３の実施形態に用いる半導体チップの要部拡大図。
【図４】（ａ）〜（ｃ）は、第３の実施形態における工程説明図。
【図５】第４の実施形態における半導体チップの平面図。
【符号の説明】
【００４４】
１…基板、２…半導体チップ、３…接続端子、４…基板側端子、５…傾斜部（傾斜面）、７…奇数端子配線（第１の接続配線）、８…奇数端子絶縁膜（第１の絶縁膜）、９…偶数端子配線（第２の接続配線）、１０…偶数端子絶縁層（第２の絶縁膜）、１２…第１列間接続配線（接続配線）、１３…第２列間接続配線（接続配線）、１６…素子領域
【図１】
2006135216.tif 000003
【図２】
2006135216.tif 000004
【図３】
2006135216.tif 000005
【図４】
2006135216.tif 000006
【図５】
2006135216.tif 000007