(57)【要約】【課題】  積分回路やローパスフィルタの出力に対してノイズを受けたとしても、その影響を小さく抑えることでノイズに強いフィードバック制御回路を提供すること。【解決手段】  可変ゲインアンプ１０の出力振幅は、差動アンプ１２で目標値と比較される。振幅が目標より小さい場合は、可変ゲインアンプ１０のゲインが大きくなり出力振幅が大きくなる。振幅が目標より大きい場合は、可変ゲインアンプ１０のゲインが小さくなり出力振幅が小さくなる。差動アンプ１２の出力極性を反転させる入力切替器１４と、差動アンプ１３の出力極性を反転させる入力切替器１５と、コンパレータ１６，１７と、ＩＤＡＣ１９と、入力切替器１４，１５のスイッチのオン、オフとＩＤＡＣ１９の出力電流値を制御する論理回路１８とを設け、ＶＬＰの電位に可変ゲインアンプ１０のゲイン可変範囲の一部のみを対応させている。【選択図】  図１
2006005660.tif 000002
【特許請求の範囲】
【請求項１】
所定の制御値によって制御される被制御回路と、該被制御回路の出力値と目標値とを比較して、その差に応じた差信号を出力する比較手段と、該比較手段による比較結果を積分するか、又は高周波成分を除去するフィルタ手段とを備え、該フィルタ手段の出力信号に応じた制御値によって、前記被制御回路を制御するフィードバック制御回路であって、
前記フィルタ手段の出力が所定値になったときに、前記差信号の極性を反転させる第１の反転手段と、
前記フィルタ手段より後段に設けられ、前記第１の反転手段により前記差信号の極性が反転されたときに、前記フィルタ手段の出力信号に基づく信号の出力極性を反転させる第２の反転手段と、
前記第１の反転手段により前記差信号の極性が反転したときに、前記第２の反転手段により反転された信号にその信号の反転時点の値、又は所定の値を加減算して前記制御値を形成する加減算手段と
を備えたことを特徴とするフィードバック制御回路。
【請求項２】
前記フィルタ手段は、フィルタ特性にゼロ点を付加する付加手段を有し、さらに、
前記ゼロ点の影響を受けない前記フィルタ手段からの出力信号から高周波成分を除去するローパスフィルタ手段と、
前記ゼロ点の影響を受ける前記フィルタ手段からの出力信号と、前記ゼロ点の影響を受けない前記フィルタ手段からの出力信号との差分を出力する差分手段と、
前記差信号の極性が反転したときに、前記差分手段の出力極性を反転させる第３の反転手段と、
前記加減算手段の出力と前記差分手段の出力とを加算し、制御値を出力する加算手段とを備え、
前記第２の反転手段により出力極性が反転される信号が前記ローパスフィルタ手段の出力に基づく信号であることを特徴とする請求項１に記載のフィードバック制御回路。
【請求項３】
位相同期ループ（ＰＬＬ）を構成することを特徴とする請求項１又は２に記載のフィードバック制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィードバック制御回路に関し、より詳細には、積分回路又は高周波除去回路を用いたフィードバック制御回路に関する。
【背景技術】
【０００２】
一般に、出力を目標値と比較し、それらの差分を０又はなるべく小さくするような制御は、自動制御においてＰＩＤ（比例積分微分）制御として知られている（例えば、非特許文献１参照）。電気回路においては、例えば、ＡＧＣ（オートマチックゲインコントロール）（例えば、非特許文献２参照）やＰＬＬ（フェーズロックドループ）（例えば、非特許文献３参照）などに利用されている。
【０００３】
これらのＡＧＣやＰＬＬには、フィードバック制御回路中に積分器やローパスフィルタが用いられているが、積分回路やローパスフィルタの出力は、その回路の電源電圧内に限られる。特に、近年は回路素子の微細化に伴い、耐圧の観点から電源電圧も低下しているため、回路の出力電圧範囲が狭くなってきている。制御回路は、積分回路やローパスフィルタの出力によって系を制御するため、積分回路出力やローパスフィルタの出力範囲が狭い場合、それ以後のゲインを大きくして必要な制御範囲を確保しなければならないが、ゲインを大きくした場合、積分回路やローパスフィルタ出力へのノイズにより系の状態が大きく変化してしまうという問題がある。その上、積分器やローパスフィルタにはハイインピーダンスになるノードが存在し、ハイインピーダンスノードはノイズの影響を受けやすい。積分器やローパスフィルタの容量などの素子を外付けするとボード上でのノイズのまわり込みにさらされ、全てをＩＣ内部に集積化したとしても非特許文献３にもあるように基板からのノイズまわり込みがあり、積分器やローパスフィルタはノイズの影響にさらされる。
【０００４】
【非特許文献１】黒須茂著「制御工学入門」、２版、パワー社、1994年5月30日、p77-86
【非特許文献２】Green,  D.「Global  stability  analysis  of  automatic  gain  control  circuits」Circuits  and  Systems,  IEEE  Transactions  on  ,  Volume:  30  ,  Issue:  2  ,  Feb  1983,  p78-83
【非特許文献３】Larsson,  P.「Measurements  and  analysis  of  PLL  jitter  caused  by  digital  switching  noise」Solid-State  Circuits,  IEEE  Journal  of  ,  Volume:  36  ,  Issue:  7  ,  July  2001,  p1113  -  1119
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、限られた電源電圧範囲を積分回路やローパスフィルタの出力範囲としながら積分回路やローパスフィルタ以降のゲインを大きくすることなく制御系を構成し、積分回路やローパスフィルタの出力に対してノイズを受けたとしても、その影響を小さく抑えることでノイズに強いフィードバック制御回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、所定の制御値によって制御される被制御回路と、該被制御回路の出力値と目標値とを比較して、その差に応じた差信号を出力する比較手段と、該比較手段による比較結果を積分するか、又は高周波成分を除去するフィルタ手段とを備え、該フィルタ手段の出力信号に応じた制御値によって、前記被制御回路を制御するフィードバック制御回路であって、前記フィルタ手段の出力が所定値になったときに、前記差信号の極性を反転させる第１の反転手段と、前記フィルタ手段より後段に設けられ、前記第１の反転手段により前記差信号の極性が反転されたときに、前記フィルタ手段の出力信号に基づく信号の出力極性を反転させる第２の反転手段と、前記第１の反転手段により前記差信号の極性が反転したときに、前記第２の反転手段により反転された信号にその信号の反転時点の値、又は所定の値を加減算して前記制御値を形成する加減算手段とを備えたことを特徴とする。（図１の実施例１に対応）
【０００７】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記フィルタ手段は、フィルタ特性にゼロ点を付加する付加手段を有し、さらに、前記ゼロ点の影響を受けない前記フィルタ手段からの出力信号から高周波成分を除去するローパスフィルタ手段と、前記ゼロ点の影響を受ける前記フィルタ手段からの出力信号と、前記ゼロ点の影響を受けない前記フィルタ手段からの出力信号との差分を出力する差分手段と、前記差信号の極性が反転したときに、前記差分手段の出力極性を反転させる第３の反転手段と、前記加減算手段の出力と前記差分手段の出力とを加算し、制御値を出力する加算手段とを備え、前記第２の反転手段により出力極性が反転される信号が前記ローパスフィルタ手段の出力に基づく信号であることを特徴とする。（図４の実施例２に対応）
【０００８】
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、位相同期ループ（ＰＬＬ）を構成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、フィルタ手段の出力が所定値になったときに、差信号の極性を反転させる第１の反転手段と、フィルタ手段より後段に設けられ、第１の反転手段により差信号の極性が反転されたときに、フィルタ手段の出力信号に基づく信号の出力極性を反転させる第２の反転手段と、第１の反転手段により差信号の極性が反転したときに、第２の反転手段により反転された信号にその信号の反転時点の値、又は所定の値を加減算して制御値を形成する加減算手段とを備えたので、同じ電圧範囲をその積分回路又は高周波除去回路の出力範囲として用いながら、積分回路又は高周波除去回路への外乱が出力に与える影響を従来のものの数分の１以下に抑えることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の形態について説明する。
【実施例１】
【００１１】
図１は、本発明のフィードバック制御回路の実施例１を説明するための構成図で、図２は、図１に示した実施例１の基本構成を示す図で、入力信号振幅が変化しても出力振幅を目標レベルに保つ機能を有するフィードバック制御回路である。図中符号１０は電流制御型可変ゲインアンプ、１１は振幅検出器、１２，１３は電流出力型差動アンプ、１４，１５は入力切替器、１６，１７はコンパレータ、１８は論理回路、１９はＩＤＡＣ（電流出力型ＤＡコンバータ）を示している。
【００１２】
まず以下に、図２に示した実施例１の基本構成について説明する。
【００１３】
入力信号は、可変ゲインアンプ１０に入力され、この可変ゲインアンプ１０は、制御電流に比例してゲインが増減する。可変ゲインアンプ１０の出力振幅は、振幅検出器１１で検出され、そのレベルを差動アンプ１２で目標値と比較される。
【００１４】
この差動アンプ１２で比較した結果、振幅が目標値より小さい場合は、差動アンプ１２から電流が容量Ｃへ流れ、ＶＬＰの電位が上昇する。ＶＬＰの電位が上昇すると差動アンプ１３が出力する電流が増加し、可変ゲインアンプ１０のゲインが大きくなり、出力振幅が大きくなる。
【００１５】
差動アンプ１２で比較した結果、逆に振幅が目標値より大きい場合は、容量Ｃから差動アンプ１２へ電流が流れ、ＶＬＰの電位が降下する。ＶＬＰの電位が降下すると差動アンプ１３の出力電流が減少し、可変ゲインアンプ１０のゲインが小さくなり、出力振幅が小さくなる。このようにして出力振幅が目標値になるように制御される。
【００１６】
ＶＬＰ電位の実用範囲は、差動アンプ１２の出力レンジ又は差動アンプ１３の入力レンジで決まり、通常は電源電圧を超えない範囲にある。この範囲の上限電位をＶｈ、下限電位をＶｌとする。通常は下限から上限までを可変ゲインアンプのゲインの上限、下限に対応させる。
【００１７】
この実施例１では、図２に示した基本構成に差動アンプ１２の出力極性を反転させる入力切替器１４と、差動アンプ１３の出力極性を反転させる入力切替器１５と、ＩＤＡＣ（電流出力型ＤＡコンバータ）１９と、ＶＬＰ電位をＶｈ、Ｖｌと比較するためのコンパレータ１６，１７と、ＶＬＰがＶｈ、Ｖｌに達したときに入力切替器１４，１５のスイッチのオン、オフとＩＤＡＣ１９の出力電流値を制御する論理回路１８とを設けたもので、ＶＬＰの電位に可変ゲインアンプ１０のゲイン可変範囲の一部のみを対応させている。
【００１８】
ここで、論理回路１８は、コンパレータ１６，１７の立ち上がりを検出した場合、入力切替器１４，１５のスイッチａ，ｂのオンとオフを反転させる。これと同時に、スイッチａがオン、スイッチｂがオフしている状態でコンパレータ１６の立ち上がりを検出した場合には、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）（Ｇｍは差動アンプ１３の電圧電流変換係数）だけ減少させ、コンパレータ１７の立ち上がりを検出した場合には、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）だけ増加させる。
【００１９】
また、スイッチａがオフ、スイッチｂがオンしている状態でコンパレータ１６の立ち上がりを検出した場合には、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）だけ増加させ、コンパレータ１７の立ち上がりを検出した場合には、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）だけ減少させる。
【００２０】
つまり、本発明の実施例１のフィードバック制御回路は、所定の制御値によって制御される可変ゲインアンプ１０（被制御回路）と、この可変ゲインアンプ１０の出力値と目標値とを比較して、その差に応じた差信号を出力する差動アンプ１２（比較手段）と、この差動アンプ１２による比較結果を積分するか、又は高周波成分を除去する容量Ｃ（フィルタ手段）とを備えており、この容量Ｃの出力信号に応じた制御値によって、可変ゲインアンプ１０を制御するフィードバック制御回路で、第１の入力切替器１４（第１の反転手段）と、第２の入力切替器１５（第２の反転手段）と、論理回路１８（加減算手段）とを備えている。
【００２１】
第１の入力切替器１４は、容量Ｃの出力が所定値になったときに、差信号の極性を反転させるものである。第２の入力切替器１５は、容量Ｃより後段に設けられ、第１の入力切替器１４により差信号の極性が反転されたときに、容量Ｃの出力信号ＶＬＰに基づく信号の出力極性を反転させるものである。論理回路１８は、差信号の極性が反転したときに、第２の入力切替器１５により反転された信号にその信号の反転時点の値、又は所定の値を加減算して制御値を形成するものである。
【００２２】
ここで、比較手段としては、例えば、位相比較器、周波数比較器、周波数位相比較器、コンパレータ、差動増幅アンプなどがあげられる。また、フィルタ手段としては、例えば、積分器、容量、ローパスフィルタなどがあげられる。また、出力極性を反転させる手段としては、例えば、反転アンプ、入力の極性を反転する機構などがあげられる。さらに、反転時の値を保持する手段としては、例えば、サンプルホールド回路、メモリとＤ／Ａコンバータなどがあげられる。
【００２３】
図３は、入力信号振幅とＣの電位、可変ゲインアンプの制御電流の関係と各スイッチのオン、オフの状態をグラフに示した図で、実施例１の入力振幅とＶＬＰの電位入力切替器の状態、電流出力型差動アンプの出力電流、ＩＤＡＣ（電流出力型ＤＡコンバータ）出力、電流制御型可変ゲインアンプの制御電流の関係を示す図である。この図３に基づいて、以下に実施例１の動作について説明する。
【００２４】
まず初めに、この系が動作領域Iにあるとして、ここから入力の振幅が徐々に大きくなっていく場合、ＶＬＰの電位が減少することで差動アンプ１３の出力電流が減少し、可変ゲインアンプ１０のゲインが下がって出力振幅を小さくして出力振幅を一定に保つ。ＶＬＰの電位がＶｌに達するとコンパレータ１６が”Ｈ”になる。このコンパレータ１６の立ち上がりエッジを検出すると、論理回路１８は、入力切替器１４，１５のスイッチａをオンからオフに、スイッチｂをオフからオンにして、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）だけ減少させる。
【００２５】
次に、動作領域はIからIIへと移り、ＶＬＰ電位が増加に転じ、コンパレータ１６の出力は”Ｌ”にもどる。差動アンプ１３の出力極性が反転した上、０からＧｍ・（Ｖｈ−Ｖｌ）に変わるので、可変ゲインアンプ１０の制御電流はそのまま減少を続ける。さらに入力の振幅を大きくしていってＣの電位がＶｈに達するとコンパレータ１７が”Ｈ”になる。コンパレータ１７の立ち上がりエッジを検出すると、論理回路１８が、入力切替器１４，１５のスイッチａをオフからオンに、スイッチｂをオンからオフにして、ＩＤＡＣ１９の出力をＧｍ・（Ｖｈ−Ｖｌ）だけ減少させる。
【００２６】
次に、動作領域はIIからIIIへと移り、ＶＬＰの電位が減少に転じ、コンパレータ１７の出力は”Ｌ”にもどる。差動アンプ１３の出力極性が反転した上、０からＧｍ・（Ｖｈ−Ｖｌ）に変わるので、可変ゲインアンプ１０の制御電流はそのまま減少を続ける。このように入力の振幅増加により制御電流値が減少していく。
【００２７】
一方、ＶＬＰの電位は、ＶｈとＶｌの間を折り返して往復するから、折り返す回数をＮ回に設定すれば、各ＶＬＰの動作範囲に可変ゲインアンプ１０のゲイン範囲Ｇの１／（Ｎ＋１）を対応させることになる。可変ゲインアンプ１０の可変範囲ＧをＶＬＰの電圧範囲Ｖｈ−Ｖｌを折り返しなしで割り当てた場合、ＶＬＰへのノイズＶｎによるゲイン変動がＶｎ・Ｇ／（Ｖｈ−Ｖｌ）であるのに対し、Ｎ回折り返した場合は電圧範囲Ｖｈ−Ｖｌに対応するゲイン範囲が１／（Ｎ＋１）になることで、ノイズによるゲイン変動はＶｎ・Ｇ／［（Ｖｈ−Ｖｌ）・（Ｎ＋１）］となり、外乱に対するゲイン変動が１／（Ｎ＋１）になる。ノイズによって出力のＳ／Ｎやひずみが悪化するが、本実施例１では折り返しの回数Ｎとしてこれらを比較例の１／（Ｎ＋１）に抑えることができる。
【実施例２】
【００２８】
図４は、本発明のフィードバック制御回路の実施例２を説明するための構成図で、図５は、図４に示した実施例２の基本構成を示す図である。図中符号２１はＣＣＯ（電流制御型発振器）、２２はＰＦＣ（周波数位相比較器）、２３はＣＰ（チャージポンプ）、２４はループフィルタ、２５は電流出力型差動アンプ、２６は分周器、２７，２８は入力切替器、２９はバッファ、３０，３１はコンパレータ、３２は論理回路を示している。
【００２９】
この実施例２はＰＬＬである。ＰＬＬは、発振器と位相比較器を含み、位相は周波数の積分で表されるため系の中に積分器が加えられたものと考えることができる。
【００３０】
まず、図５に示した実施例２の基本構成について説明する。
【００３１】
ＰＦＣ２２は、入力クロックＣＬＫとＣＣＯの出力ＣＫＯを、分周器２６によりＮ分周したクロックＮＣＫＯの位相を比較し、ＣＬＫの位相がＮＣＫＯより進んでいる場合には、位相差の分だけＵＰ出力を”Ｈ”に、ＣＬＫの位相がＮＣＫＯより遅れている場合には、位相差の分だけＤＮ出力を”Ｈ”にする。ＣＰ２３はＵＰが”Ｈ”の時には電流Ｉｃｐを、ＤＮが”Ｈ”の時には電流−Ｉｃｐを出力し、ＵＰ、ＤＮの両方とも”Ｈ”か、両方とも”Ｌ”の場合には出力が０となる。
【００３２】
容量Ｃと抵抗Ｒとからなるループフィルタ２４は、容量Ｃに位相差に応じた時間分の電流出力、すなわち電荷を蓄えることで位相比較結果の積分を行う。このＰＬＬのオープンループ特性を表す伝達関数は、ＣＣＯ２１のゲインをＫ、差動アンプ２５の電圧電流変換係数をＧｍとして（Ｉｃｐ／２π）・Ｒ・（１＋１／ｓＲＣ）・Ｇｍ・Ｋ／ｓ・（１／Ｎ）となる。
【００３３】
図６は、図５に示した実施例２の基本構成のオープンループ周波数特性を示す図である。この図６に示すように、Ｒはゼロ点となり、ＣＣＯ２１の積分効果によって遅れた位相を進めてループの安定性を確保している。
【００３４】
この実施例２では、図５に示した基本構成に、周波数位相比較器２２の出力極性を反転させる入力切替器２７と、ループフィルタ２４の出力信号であるＶＬＰ０とＶＬＰの電位差をＶ−Ｉ変換する差動アンプ２５と、この差動アンプ２５の出力極性を反転させるための入力切替器２８と、ループフィルタ２４からの出力信号ＶＬＰ０の高周波成分を除去するローパスフィルタＬＰＦ１〜ＬＰＦ３と、これらのローパスフィルタＬＰＦ１〜ＬＰＦ３の入力としてＶＬＰ０か、Ｖｈ又はＶｌを選択することでＶＬＰ０に基づく信号の反転と反転時の出力保持を行うスイッチＳＡ１０，ＳＡ２０，ＳＡ３０及びＳＡ１１，ＳＡ２１，ＳＡ３１と、ローパスフィルタＬＰＦ１〜ＬＰＦ３の出力信号をＶ−Ｉ変換する差動アンプＡ１，Ａ２，Ａ３と、ループフィルタ２４からの出力信号ＶＬＰ０の電位をＶｈ、Ｖｌと比較するコンパレータ３０，３１と、このコンパレータ３０，３１の立ち上がりを検出して入力切替器２７，２８と電流出力型差動アンプＡ１，Ａ２，Ａ３への入力を制御する論理回路３２と、差動アンプ２５及び電流出力型差動アンプＡ１，Ａ２，Ａ３の出力電流を加算する電流加算器３３とを設けたものである。
【００３５】
つまり、本発明の実施例２のフィードバック制御回路は、上述した実施例１において、さらに、ループフィルタ２４と、ローパスフィルタＬＰＦ１〜ＬＰＦ３と、差動アンプ２５（差分手段）と、入力切替器２８（第３の反転手段）と、電流加算器３３（加算手段）とを設けたものである。
【００３６】
ループフィルタ２４は、ゼロ点を付加する付加手段として抵抗Ｒを設けたものである。また、ローパスフィルタＬＰＦ１〜ＬＰＦ３は、ゼロ点が付加されないループフィルタ２４の出力から高周波成分を除去するものである。また、差動アンプ２５（差分手段）は、ゼロ点が付加されたループフィルタ２４の出力信号ＶＬＰと、ゼロ点が付加されないループフィルタ２４の出力信号ＶＬＰ０との差分を出力するものである。また、入力切替器２８（第３の反転手段）は、差信号の極性が反転したときに、差動アンプ２５の出力極性を反転させるものである。さらに、電流加算器３３は、差動アンプ２５の出力信号と電流出力型差動アンプＡ１，Ａ２，Ａ３の出力信号とを加算するものである。
【００３７】
図７は、実施例２のＶＬＰ０電位をＶ−Ｉ変換する部分の動作を示す図である。この図７に基づいて、以下に実施例２の動作について説明する。
【００３８】
まず初めに、動作領域Iにあり、入力切替器２７，２８のスイッチａがオン、スイッチｂがオフしていて、差動アンプＡ１，Ａ２，Ａ３の入力を選択するスイッチＳＡ１０，ＳＡ２０，ＳＡ３０がオフ、ＳＡ１１，ＳＡ２１，ＳＡ３１がオンしているとする。ＶＬＰ電位は、ＶＬＰ０とＶＬＰの電位差とＶＬＰ０の電位の和であり、ＣＰ２３の出力が反転した場合には、差動アンプ２５の出力極性も反転するだけなので、ここではＶＬＰ０の電位をＶ−Ｉ変換する差動アンプＡ１，Ａ２，Ａ３の動作に注目して説明する。
【００３９】
ＣＬＫの周波数を徐々に上げていった場合、ＣＰ２３から電荷が供給されＶＬＰ０の電位が上昇する。差動アンプＡ２とＡ３は、入力が短絡されているため出力が０である。差動アンプＡ１は、電位差ＶＬＰ０−Ｖｌに応じた電流を出力する。ＶＬＰ０の電位がＶｈに達すると入力切替器２７，２８のスイッチａがオフ、スイッチｂがオン、ＳＡ１０がオン、ＳＡ１１がオフに変わり、領域IIへ移行する。ＳＡ２０，ＳＡ３０はオフ、ＳＡ２１，ＳＡ３１はオンのままである。ＣＰ２３の出力が反転するためＶＬＰ０電位が下がるが、差動アンプＡ２は、電位差Ｖｈ−ＶＬＰ０に応じた電流を出力する一方、差動アンプＡ１の入力は、Ｖｈ−Ｖｌで固定されるため切り替え時点の出力を保持する。差動アンプＡ３は、入力が短絡されているため出力が０である。
【００４０】
したがって、ＶＬＰ０電位が折り返してもＶ−Ｉ変換出力は増加を続ける。さらに周波数が上がり、ＶＬＰ０電位がＶｌまで下がると入力切替器２７，２８のスイッチａがオン、スイッチｂがオフ、ＳＡ２０がオン、ＳＡ２１がオフに変わり、ＳＡ１１，ＳＡ３０はオフ、ＳＡ１０，ＳＡ３１はオンのままである。ＣＰ２３の出力が反転するためＶＬＰ０電位が上がり、差動アンプＡ３は、電位差ＶＬＰ０−Ｖｌに応じた電流を出力する一方、差動アンプＡ１，Ａ２の入力は、Ｖｈ−Ｖｌで固定されるため切り替え時点の出力を保持するので、ＶＬＰ０電位が折り返してもＶ−Ｉ変換出力は増加を続ける。
【００４１】
これによりループフィルタ電位が折り返される一方、ＣＣＯ２１の制御電流は増加を続けるので、ループフィルタ２４の電位に外乱が加わった場合でも従来の１／３に出力の周波数の変動を抑えられる。本実施例２では、ＶＬＰ０電位をＶ−Ｉ変換する差動アンプをＡ１，Ａ２，Ａ３の３個としたが、必要ならばもっと増やして反転回数を多くし、ノイズの影響をさらに抑えることもできる。
【００４２】
本実施例では、差動アンプ２５の出力信号と電流出力型差動アンプＡ１，Ａ２，Ａ３の出力信号の加算に電流加算器３３を用いて説明しているが、電流の加算は、差動アンプ２５の出力端子と電流出力型差動アンプＡ１，Ａ２，Ａ３の出力端子を直接接続するだけでも実現できる。
【００４３】
図７を用いた説明の部分で示された通り、第２の反転手段に相当する機能と、この第２の反転手段により反転される信号とその信号の反転時の値とを加減算する機能とは、スイッチＳＡ１０〜ＳＡ３１と差動アンプＡ１〜Ａ３により複合的に実現している。
【００４４】
第２の反転手段は、ローパス出力を反転させる機能になるので、スイッチＳＡ１０〜ＳＡ３１と差動アンプＡ１〜Ａ３で実現されている。スイッチＳＡ１１がオンしたときの差動アンプＡ１の出力と、スイッチＳＡ２１がオンしたときの差動アンプＡ２の出力は、入力端子の極性が逆（Ａ１は＋、Ａ２は−）であるため、スイッチＳＡ１１がオフし、スイッチＳＡ２１がオンすることでローパス出力に基づく信号の極性が反転される。
【００４５】
反転動作と同時に、スイッチＳＡ１１がオフしスイッチＳＡ１０がオンすることで、差動アンプＡ１の入力がＶｈ−Ｖ１に固定される。反転は、ＶＬＰ０がＶｈになった時点で行なわれるため、これが反転時に第２の反転手段により反転される出力の反転時の値を加算している機能を実現している。
【００４６】
つまり、図７にも示した通り、領域Iでは差動アンプＡ１の出力がローパス出力をＶ−Ｉ変換し、領域IIでは差動アンプＡ２の出力がローパス出力を反転してＶ−Ｉ変換する。このとき差動アンプＡ１の出力は反転時の値を保持しているので、差動アンプＡ１と差動アンプＡ２の出力を加算して加減算手段としての機能を実現している。
【００４７】
また、図４でＶＬＰ０の電位を、バッファ２９を通してローパスフィルタＬＰＦ１〜ＬＰＦ３へ入力しているが、このローパスフィルタＬＰＦ１〜ＬＰＦ３の容量が、ループフィルタ２４の容量Ｃに比べて充分に小さい場合には省略しても良い。
【００４８】
ローパスフィルタＬＰＦ１〜ＬＰＦ３は、コンパレータのオフセットなどが理由で、Ｖｈ，Ｖｌと電位が折り返す時点のＶＬＰ０に差が生じた場合でも差動アンプＡ１，Ａ２，Ａ３の出力が急激に変動するのを抑える役割を果たす。ローパスフィルタＬＰＦ１〜ＬＰＦ３のカットオフ周波数をＰＬＬのオープンループが示すユニティゲイン周波数より低く設定すれば、折り返し時に生じた差が徐々に解消されていく差分をＰＬＬが補償するように働くので、折り返しの前後で電位に差が生じたとしても出力にほとんど影響を与えない。また、ローパスフィルタＬＰＦ１〜ＬＰＦ３によって生じる極がＰＬＬの安定性に影響を与えないように、カットオフ周波数はゼロ点周波数より高く設定することが望ましい。
【００４９】
Ｖｈ，Ｖｌやバッファ２９から見た差動アンプＡ１とＡ２，Ａ３の入力インピーダンスをそろえる、あるいは差動アンプＡ１とＡ２，Ａ３の各入力と基板などとのカップリングをそろえるため、Ａ１の−側入力とＶｌとの間に他の入力と同じローパスフィルタを入れても良い。また、折り返し時に差が生じない場合や差が生じても使用上問題がない場合には、ローパスフィルタを省略しても良い。
【００５０】
図５に示した実施例２の基本構成では、ループフィルタ２４が抵抗Ｒと容量Ｃで構成されていたが、オペアンプ４１を用いて、図８のように構成することもある。また、図９や図１０に示すように、ＶＬＰに容量Ｃとは別の容量Ｃ１を付加したり、ローパスフィルタを付加したりしてＰＬＬの帯域よりも高周波の成分を除去することもあるが、その場合でも本実施例の方法を用いることができる。
【産業上の利用可能性】
【００５１】
本発明のフィードバック制御回路は、例えば、制御回路中に積分器を用いた振幅調整回路やＰＬＬなどに応用でき、特に電源電圧が低いなどの理由で積分器出力範囲が大きく取れない場合に最適である。
【図面の簡単な説明】
【００５２】
【図１】本発明のフィードバック制御回路の実施例１を説明するための構成図である。
【図２】図１に示した実施例１の基本構成を示す図である。
【図３】入力信号振幅とＣの電位、可変ゲインアンプの制御電流の関係と各スイッチのオン、オフの状態をグラフに示した図である。
【図４】本発明のフィードバック制御回路の実施例２を説明するための構成図である。
【図５】図４に示した実施例２の基本構成を示す図である。
【図６】実施例２の基本構成のオープンループ周波数特性を示す図である。
【図７】実施例２のＶＬＰ０電位をＶ−Ｉ変換する部分の動作を示す図である。
【図８】本発明のループフィルタの他の構成例を示す図である。
【図９】本発明のループフィルタのさらに他の構成例を示す図である。
【図１０】本発明のループフィルタのさらに他の構成例を示す図である。
【符号の説明】
【００５３】
１０  電流制御型可変ゲインアンプ
１４，１５  入力切替器
１１  振幅検出器
１２，１３  電流出力型差動アンプ
１６，１７  コンパレータ
１８  論理回路
１９  ＩＤＡＣ（電流出力型ＤＡコンバータ）
２１  ＣＣＯ（電流制御型発振器）
２２  ＰＦＣ（周波数位相比較器）
２３  ＣＰ（チャージポンプ）
２５  電流出力型差動アンプ
２７，２８  入力切替器
２４  ループフィルタ
２９  バッファ
３０，３１  コンパレータ
３２  論理回路
３３  電流加算器
２６  分周器
Ａ１，Ａ２，Ａ３  電流出力型差動アンプ
ＳＡ１０，ＳＡ１１，ＳＡ２０，ＳＡ２１，ＳＡ３０，ＳＡ３１  スイッチ
ＬＰＦ１，ＬＰＦ２，ＬＰＦ３  ローパスフィルタ
４１  オペアンプ
【図１】
2006005660.tif 000003
【図２】
2006005660.tif 000004
【図３】
2006005660.tif 000005
【図４】
2006005660.tif 000006
【図５】
2006005660.tif 000007
【図６】
2006005660.tif 000008
【図７】
2006005660.tif 000009
【図８】
2006005660.tif 000010
【図９】
2006005660.tif 000011
【図１０】
2006005660.tif 000012