(57)【要約】  【課題】  半導体素子とプリント基板側の入出力端子を電気的に接続するために半導体素子の複数ある入出力端子に対し一端子毎にボンディング作業を行う必要があり、時間とコストがかかる。また、エポキシ樹脂等によるチップコートを用いるため、チップコートの量、硬化温度、硬化時間を管理する必要があり、この作業にも時間とコストがかかる。  【解決手段】  半導体素子を搭載し、上記半導体素子の入力電極および出力電極を具えたプリント基板と、半導体素子配線部材からなり、上記半導体素子配線部材は、上記入力電極および出力電極とをそれぞれ接続する入出力配線が一体に構成される配線構成体と、上記配線構成体を覆う絶縁部材とからなり、上記半導体素子配線部材が上記プリント基板に装着されるように構成される。【選択図】  図１
2006005201.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を搭載し、上記半導体素子の入力電極および出力電極を具えたプリント基板と、半導体素子配線部材からなり、上記半導体素子配線部材は、上記入力電極および出力電極とをそれぞれ接続する入出力配線が一体に構成される配線構成体と、上記配線構成体を覆う絶縁部材とからなり、上記半導体素子配線部材が上記プリント基板に装着されることを特徴とする半導体パッケージ。
【請求項２】
半導体素子を搭載し、上記半導体素子の入力電極および出力電極を具えたプリント基板と、半導体素子配線部材からなる半導体パッケージにおいて、上記半導体素子配線部材は、上記入力電極および上記出力電極とをそれぞれ接続される入出力配線が一体に構成される配線構成体を有し、上記配線構成体が上記入力電極および上記出力電極と接続される部分に半田層を設け、上記配線構成体と上記入力電極および上記出力電極とを位置決めし、上記半田層が溶融する温度で加熱することにより上記半導体素子配線部材の配線構成体と上記プリント基板上の上記入力電極および上記出力電極とを接続することを特徴とする半導体パッケージの配線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージおよび半導体パッケージの配線方法に関し、特に、プリント基板と半導体素子との接続および半導体パッケージのキャップの構造を改善した半導体パッケージおよび半導体パッケージの配線方法に関するものである。
【背景技術】
【０００２】
半導体素子の容器であるパッケージ構造体は、半導体素子、例えば、ＩＣやＬＳＩチップからの電気的端子を取出すと共に、外気と半導体チップとを遮断して故障や劣化を防ぐことを目的としている。このようなパッケージ構造体には、例えば、図４に示されるものがある。図４は、プリント基板と半導体素子等からなる半導体パッケージを構成するモジュールであって、１は、半導体素子、例えば、ＩＣやＬＳＩチップを示す。２は、半導体素子１に設けられた入力端子、例えば、入力電極用パッドである。３は、半導体素子１に設けられた出力端子、例えば、出力電極用パッドである。４は、プリント基板であり、半導体素子１が実装されている。また、プリント基板４には、プリント基板入力端子５およびプリント基板出力端子６が設けられている。
【０００３】
７は、ボンディングワイヤであり、入力電極用パッド２とプリント基板入力端子５との間、および、出力電極用パッド３とプリント基板出力端子６とを接続するための配線である。８は、プリント基板４上に実装された実装部品、９は、例えば、エポキシ系樹脂からなるチップコートである。なお、半導体チップ１は、例えば、２ｍｍ×５ｍｍ程度の大きさ、また、プリント基板４は、セラミックの多層基板からなり、２０ｍｍ×１０ｍｍ程度の大きさである。プリント基板４は、半導体素子１から発熱する熱を放熱するために銅ブロック（図示せず。）からなるヒートシンクに固着されている。
【０００４】
次に、これらの構造について説明する。実装部品８が実装されたプリント基板４に配置された半導体素子１は、ボンディングワイヤ７によりプリント基板入力端子５と半導体素子１の入力電極用パッド２、半導体素子１の出力電極用パッド３とプリント基板出力端子６とを電気的に接続している。このようにボンディングワイヤ７によってプリント基板入力端子５と半導体素子１の入力電極用パッド２、半導体素子１の出力電極用パッド３とプリント基板出力端子６とを電気的に接続した後、エポキシ系樹脂からなるチップコート９を行い、半導体素子１をほこり、ごみ、水分等から守り、また、ボンディングワイヤ７間の電気的ショートを防ぐための構造となっている。
【０００５】
しかしながら、半導体素子１は、通常、複数の入出力端子を有し、その入出力端子毎にボンディングワイヤ７のボンディング作業を行うため、時間とコストがかかる。また、ボンディング作業後、ほこり、ごみ等によるボンディングワイヤ７の電極間ショートを防ぐために、チップコート９を被覆するため、エポキシ樹脂等のチップコート９の量、硬化温度、硬化時間を管理する必要があり、この作業にも時間とコストがかかる欠点がある。また、チップコート９の範囲内にある実装部品８もチップコート９で覆われるため、実装部品８を交換するためには、チップコートを削る必要が生じる。または、チップコート９に実装部品８が接触しないよう加工する必要があるため、部品の取り付け位置にも制約がある。
【０００６】
図５は、従来の半導体パッケージの他の一例を示すものである。図５において、１０は、例えば、セラミックからなる実装基板であり、この実装基板１０に半導体素子、例えば、半導体チップ１３が固定されている。１１は、セラミックのようなスペーサで、半導体素子１３を収納する窓あるいは凹部２０が形成されている。１２は、スペーサ１１に設けられた入力電極端子であり、ボンディングワイヤ１７により半導体素子１３に設けられた入力電極用パッド１５に接続されている。また、１６は、半導体素子１３に設けられた出力電極用パッド１６であり、ボンディングワイヤ１７によってスペーサに設けられた出力電極端子１８に接続されている。そして、１９は、セラミックあるいはエポキシ樹脂等で形成された封止用キャップであり、前述と同様に半導体素子１３をほこり、ごみ、水分等から守り、かつ、ボンディングワイヤ７間の電気的ショートを防ぐ目的でスペーサ１１にエポキシ樹脂等で固着する構造になっている。なお、入力電極端子１２あるいは出力電極端子１８は、実装基板１０上に設けることもできる。
【０００７】
しかしながら、図５に示す従来の半導体パッケージにおいてもエポキシ接着剤塗布済みのキャップ１９をスペーサ１１に位置合わせして、エポキシ接着剤を硬化する必要があるが、キャップ１９をスペーサ１１上に搭載する時、位置合せの目印となるものが無いため位置合せを慎重に行わないと、キャップ１９がずれたまま固定されたり、また、キャップ１９がボンディングワイヤ１７に接触しワイヤ切れが生じる可能性があった。
特に、上述した従来の半導体パッケージでは、高周波、特にミリ波帯の半導体パッケージにおいては、ボンディングワイヤの半導体素子の入出力端子あるいは外部の電極端子との配線は、極めて微細となるので、ボンディングワイヤ間の電気的ショートを避けることが半導体パッケージの製造歩留まりの向上の点で極めて重要となる。
【０００８】
また、パッケージ構造体（例えば、特許文献１参照）には、半導体チップの入力端子または出力端子を絶縁基板に形成されたスルーホールを介して裏面側信号パターンと接続する構造の技術が開示されている。
【０００９】
また、電力半導体装置（例えば、特許文献２参照）には、電力半導体装置の改善された入出力端子の固定構造についての技術が開示されている。
【００１０】
【特許文献１】特開平５−１６７３０１号公報
【００１１】
【特許文献２】特開平１０−２２９１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前述の従来技術は、半導体素子とプリント基板側の入出力端子を電気的に接続するために半導体素子の複数ある入出力端子に対し入出力端子毎にボンディング作業を行う必要があり、時間とコストがかかる。また、エポキシ樹脂等によるチップコートを用いるため、チップコートの量、硬化温度、硬化時間を管理する必要があり、この作業にも時間とコストがかかる欠点がある。更に、チップコートの範囲内にある実装部品は、チップコートで覆われてしまい、部品を交換するためには、チップコートを削る必要が生じる。また、封止用キャップをスペーサに固定するための目印となるものが無いため位置合せを慎重に行わないと、キャップがずれたまま固定され、また、ボンディングワイヤ３に接触し、ワイヤ切れが生じる可能性があった。
本発明の目的は、半導体素子配線を簡単に行える半導体パッケージおよび半導体パッケージの配線方法を提供することである。
【００１３】
本発明の他の目的は、半導体素子配線部材を使用することでプリント基板と半導体素子を容易に接続できることのできる半導体パッケージおよび半導体パッケージの配線方法を提供することである。
【００１４】
本発明の更に他の目的は、半導体素子の封止用キャップを容易に位置合わせできる半導体パッケージおよび半導体パッケージの配線方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の半導体パッケージは、半導体素子を搭載し、上記半導体素子の入力電極および出力電極を具えたプリント基板と、半導体素子配線部材からなり、上記半導体素子配線部材は、上記入力電極および出力電極とをそれぞれ接続する入出力配線が一体に構成される配線構成体と、上記配線構成体を覆う絶縁部材とからなり、上記半導体素子配線部材が上記プリント基板に装着されるように構成される。
【００１６】
また、本発明の半導体パッケージは、半導体素子を搭載し、上記半導体素子の入力電極用パッドおよび出力電極用パッドを具えたプリント基板と、上記半導体素子を封止する封止用キャップからなり、上記プリント基板には、上記封止用キャップを位置決めする位置合せ用凹部を有し、上記封止用キャップには、上記封止用キャップを位置合せするための突起部を有し、上記封止用キャップの突起部を上記プリント基板の位置合せ用凹部に勘合させることにより上記封止用キャップを上記プリント基板に位置合わせするように構成される。
【００１７】
また、本発明の半導体パッケージにおいて、上記封止用キャップは、上記入力電極用パッドおよび出力電極用パッドとをそれぞれ接続する入出力配線が一体に構成される配線部材と、上記配線部材を覆う絶縁部材とからなるものである。
【００１８】
更に、本発明の半導体パッケージの配線方法は、半導体素子を搭載し、上記半導体素子の入力電極および出力電極を具えたプリント基板と、半導体素子配線部材からなる半導体パッケージにおいて、上記半導体素子配線部材は、上記入力電極および上記出力電極とをそれぞれ接続される入出力配線が一体に構成される配線構成体を有し、上記配線構成体が上記入力電極および上記出力電極と接続される部分に半田層を設け、上記配線構成体と上記入力電極および上記出力電極とを位置決めし、上記半田層が溶融する温度で加熱することにより上記半導体素子配線部材の配線構成体と上記プリント基板上の上記入力電極および上記出力電極とを接続するように構成される。
【発明の効果】
【００１９】
以上のように本発明によれば、半導体素子配線部材を使用することでプリント基板と半導体素子を容易に接続できるし、また、半導体素子配線を簡単に、かつ半導体素子の封止用キャップを容易に位置合わせできる半導体パッケージを実現できる。従って、ボンディング作業と比べ半導体素子配線の作業効率が飛躍的に向上するため、ボンディング時間とボンディング作業にかかるコストが低減される。また、チップコートがなくなるため、チップコート範囲内の部品の取り付け位置の制約がなくなり、チップコートの量、硬化温度、硬化時間を管理する必要もなくなり、この作業で必要とされている時間とコストが不要となる等の大きな効果が期待できる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の一実施例を示す概略構成図である。図１において、３１は、半導体素子配線部材または半導体素子配線キャップを示す（以下、半導体素子配線部材と称する。）。この半導体素子配線部材３１は、例えば、エポキシ樹脂部材３２、配線構成体３３、半田部材３４、配線部材入力電極３５および配線部材出力電極３６から構成されている。なお、図４と同じものには同じ符号が付されている。そして、この、半導体素子配線部材３１は、図１の矢印で示すようにプリント基板４上に装着され、プリント基板４と一体になって半導体パッケージを構成する。即ち、プリント基板４に装着されている半導体素子１のそれぞれの入力電極用パッド２および出力電極用パッド３に配線構成体３３が半田部材３４で溶着される構成になっている。勿論、半導体素子配線部材３１は、プリント基板４に、必要によりエポキシ樹脂等で機密に封止され、半導体素子１がほこり、ごみ、水分等から保護する構造になっている。
【００２１】
ここで、半導体素子配線部材３１の製作方法について図３を用いて説明する。図３は、半導体素子配線部材３１の製作方法を示す図であって、図３（ａ）は、導電部材４１、例えば、アルミニューム（Ａｌ）素材上にエッチング用のマスク４２が設けられている。このエッチング用のマスク４２は、アルミニューム素材４１を良く知られているアルミニュームのエッチング技術で図１に示す配線構成体３３を形成するためのマスクであり、マスク部４３と開口部４４とから構成される。なお、エッチング方法としては、アルミニューム（Ａｌ）素材４１を溶解するエッチング液を使用する方法や、プラズマエッチング等の方法が良く知られている。また、このマスク４２は、図１に示す配線構成体３３を形成するために形状、寸法等は、前もってプリント基板４上の入出力電極用パッド２、３の位置と合致するように設計されていることは言うまでもない。
【００２２】
図３（ｂ）は、エッチング液で所定時間エッチングしてできる配線構成体体４１（配線構成体３３に相当する。）を示している。なお、エッチングにより形成される配線の長さ（高さ）は、約２００〜３００μｍである。このようにして構成された配線構造体４１は、ほこり、ごみ、水分等から保護するために、図３（ｃ）に示すように、エポキシ系樹脂からなる樹脂層４５で被覆される。なお、このようにして形成される半導体素子配線部材３１は、半導体素子１をほこり、ごみ、水分等から守るためのキャップとしての作用も有することは言うまでもない。
【００２３】
次に、図３（ｃ）に示す半導体素子配線部材３１は、図３（ｄ）に示すように配線構成体３３の接続部分に半田層を形成するために配線構成体３３の接続部分に対応する部分に開口部４７を有するメタルマスク４６を密着させ、この状態でペースト状の半田を塗布または印刷により形成する。図３（ｅ）は、配線構成体３３に半田層４８が形成された半導体素子配線部材３１を示している。なお、図３（ｅ）に示す半導体素子配線部材３１は、図１に示す半導体素子配線部材３１とは、上下が逆さまになっている。
【００２４】
次に、図３のようにして作成された半導体素子配線部材３１は、それぞれの配線構成体３３の接続部分が半導体素子１のそれぞれの入力電極用パッド２および出力電極用パッド３に合致するように位置合わせさる。その後、半導体パッケージ全体を加熱炉で約１８０°Ｃで過熱すると、ペースト状の半田が溶解し、配線構成体３３が半導体素子１のそれぞれの入力電極用パッド２および出力電極用パッド３に半田により固着される。なお、半導体パッケージ全体を加熱炉で約１８０°Ｃで過熱したとしても半導体素子１の特性に悪影響を与えることはない。
【００２５】
以上説明したように配線構成体３３は、半導体素子１の複数の入力電極用パッド２および出力電極用パッド３に一度に接続されるので、従来のようにボンデイングワイヤでそれぞれ接続するボンディング作業を行う必要がなく、時間とコストが低減できる。また、エポキシ樹脂等によるチップコートを被覆する必要がなく、時間とコストが不要となる等の大きな効果が期待できる。
【００２６】
なお、図１に示す実施例では、配線構成体３３を樹脂層４５（例えば、エポキシ樹脂部材３２に対応する。）で被覆した実施例を説明したが、樹脂層４５ではなく、例えば、セラミックの基板に配線構成体３３を形成することもできる。
【００２７】
更に、上記実施例では、半導体パッケージ全体を加熱炉で約１８０°Ｃで過熱し、半田層４８を溶解し、配線構成体３３を入力電極用パッド２および出力電極用パッド３に固着する方法について説明したが、配線構成体３３の構造、半田層４８の融点等をうまく調節すれば、例えば、半導体素子配線部材３１をプリント基板４上に配置し、配線部材入力電極３５および配線部材出力電極３６に熱を加えると、加えられた熱は、配線構成体３３を均等に伝達され、配線構成体３３の先端に形成されている半田層３４を溶解し、配線構成体３３を入力電極用パッド２および出力電極用パッド３に固着することも可能である。この場合には、半導体パッケージ全体を加熱炉で加熱する必要がないので、極めて簡単に半導体パッケージの配線を行うことができる。
【００２８】
また、上記実施例では、配線構成体３３の接続部分に半田部材３４を用いることで説明したが、半田部材３４の代わりに導電性接着剤を用いることもできる。導電性接着剤は、半田部材に比べて融点が低いために、高温槽に半導体パッケージ全体を入れた場合、簡単に配線の接着ができる利点がある。
【００２９】
図２は、本発明の他の一実施例を示す概略構成図である。３７は、スペーサ１１に設けられた位置合せ用凹部（または、位置合せ用切り欠き）であり、例えば、スペーサ１１の両サイドに設けられている。３８は、位置合せ用突起部であり、封止用キャップ１９の両サイドに設けられている。位置合せ用突起部３８は、位置合せ用凹部３７に勘合して半導体素子１３の封止用キャップ１９をスペーサ１１に容易に位置合わせできる半導体パッケージを実現している。このため半導体素子１３を収納する窓あるいは凹部２０は、封止用キャップ１９で密閉され、半導体素子１３をほこり、ごみ、水分等から守ることができる。また、封止用キャップ１９の位置合せが容易なため、封止用キャップ１９がボンディングワイヤ１７に接触しワイヤ切れが生じることもない。
【００３０】
なお、図２で示す実施例では、封止用キャップ１９は、半導体素子１３を収納する窓あるいは凹部２０の封止用として説明したが、図１に示すように封止用キャップ１９に配線構成体３３を形成し、図１に示す半導体パッケージと同様な構造とすることもできる。この場合は、配線構成体３３と半導体素子１の複数の入力電極用パッド２および出力電極用パッド３との位置合せが容易になるという利点がある。
【００３１】
以上、本発明について詳細に説明したが、本発明は、ここに記載された半導体パッケージおよび半導体パッケージの配線方法の実施例に限定されるものではなく、上記以外の半導体パッケージおよび半導体パッケージの配線方法に広く適応することが出来ることは、言うまでも無い。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施例を説明するための概略構成図を示す。
【図２】本発明の他の一実施例を説明するための概略構成図を示す。
【図３】本発明に使用する半導体素子配線部材の製法を説明するための図である。
【図４】従来の半導体パッケージの一例を示す概略構成図である。
【図５】従来の半導体パッケージの他の一例を示す概略構成図である。
【符号の説明】
【００３３】
１、１３：半導体素子、２、１５：入力電極用パッド、３、１６：出力電極用パッド、４：プリント基板、５：プリント基板入力端子、６：プリント基板出力端子、７、１７：ボンディングワイヤ、８：実装部品、９：チップコート、１１：スペーサ、１２：入力電極端子、１８：出力電極端子、１９：封止用キャップ、２０：半導体素子を収納する凹部、３１：半導体素子配線部材、３２：エポキシ樹脂部材、３３：配線部材、３４：半田部材、３５：配線部材入力電極、３６：配線部材出力電極、３７：位置合せ用凹部、３８：位置合せ用突起部、４１：アルミニューム素材、４２：エッチング用のマスク、４３：マスク部、４４、４７：開口部、４５：樹脂層、４６：メタルマスク、４８：半田層。
【図１】
2006005201.tif 000003
【図２】
2006005201.tif 000004
【図３】
2006005201.tif 000005
【図４】
2006005201.tif 000006
【図５】
2006005201.tif 000007