(57)【要約】 【課題】      複数の半導体装置の電極間の位置ズレを抑制でき、位置ズレによる導通不良を防止して、信頼性の向上を図ることが可能な半導体装置を提供する。【解決手段】  ベース基板１と、ベース基板１上の第１の先端部３１０ａ，３１０ｏを有するベース側突起電極３１ａ，３１ｏと、第１半導体チップ３Ａを搭載し、該第１半導体チップ３Ａを介してベース側突起電極３１ａ，３１ｏに対向する第１基板２Ａと、第１半導体チップ３Ａから離間し、第１の先端部３１０ａ，３１０ｏと密着するように成形された第２の先端部４１０ａ，４１０ｏを有し、第１基板２Ａの第１下部基板配線２２ａ，２２ｏに電気的に接続された第１下部突起電極４１ａ，４１ｏと、第１半導体チップ３Ａ、ベース側突起電極３１ａ，３１ｏ及び第１下部突起電極４１ａ，４１ｏの周囲を封止する第１封止樹脂層３０とを備える。【選択図】            図１
2006114597.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上の第１の先端部を有するベース側突起電極と、
第１半導体チップを搭載し、該第１半導体チップを介して前記ベース側突起電極に対向する第１基板と、
前記第１半導体チップから離間し、前記第１の先端部と密着するように成形された第２の先端部を有し、前記第１基板の第１下部基板配線に電気的に接続された第１下部突起電極と、
前記第１半導体チップ、前記ベース側突起電極及び前記第１下部突起電極の周囲を封止する第１封止樹脂層
とを備えることを特徴とする半導体装置。
【請求項２】
前記第１基板上の第３の先端部を有する第１上部突起電極と、
第２半導体チップを搭載し、該第２半導体チップを介して前記第１上部突起電極に対向する第２基板と、
前記第２半導体チップから離間し、前記第３の先端部と密着するように成形された第４の先端部を有し、前記第２基板の第２下部基板配線に電気的に接続された第２下部突起電極と、
前記第２半導体チップ、前記第１上部突起電極及び前記第２下部突起電極の周囲を封止する第２封止樹脂層
とを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の先端部は、斜切円柱形状に成形されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の先端部は、前記第１の先端部の中心軸に向かってすり鉢形状をなすように凹形状に成形されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記第１の先端部は、階段形状に成形されていることを特徴する請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に、複数の半導体装置を金製の突起電極を用いて実装する半導体装置の電極構造に関する。
【背景技術】
【０００２】
半導体装置の小型化要求に伴い、ベース基板と半導体チップとを金製のバンプ電極（突起電極）を用いて実装する半導体装置が注目されている（例えば、特許文献１参照。）。このような半導体装置の組立方法としては、まず、ベース基板の表面に金製のバンプ電極を形成し、このバンプ電極上に樹脂を配置する。ベース基板上に実装する半導体チップ側には、ベース基板側のバンプ電極と電気的接続を行うための金製のバンプ電極を形成する。その後、ベース基板側のバンプ電極と半導体チップ側のバンプ電極とを、画像認識等により位置合わせし、ベース基板上に樹脂を介して半導体チップを搭載する。そして、プレス機等によりベース基板と半導体チップとを熱圧着する。
【０００３】
しかし、上述した組立方法においては、ベース基板と半導体チップとの位置合わせが精度よく行われたとしても、金製のバンプ電極の先端が互いに鋭利なため、熱圧着する際の接触によりバンプ電極同士の位置ズレが発生する。樹脂の流動やプレス金型のたわみにより、ベース基板と半導体チップとの位置ズレが発生することもある。位置ズレが発生すると、バンプ電極の接触不良が発生するため、上下層の電気的導通が取れなくなり、信頼性が低下する。
【特許文献１】特開平２００２−３６８１５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、複数の半導体装置の電極間の位置ズレを抑制でき、位置ズレによる導通不良を防止して、信頼性の向上を図ることが可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の第１の特徴は、（イ）ベース基板と、（ロ）ベース基板上の第１の先端部を有するベース側突起電極と、（ハ）第１半導体チップを搭載し、該第１半導体チップを介してベース側突起電極に対向する第１基板と、（ニ）第１半導体チップから離間し、第１の先端部と密着するように成形された第２の先端部を有し、第１基板の第１下部基板配線に電気的に接続された第１下部突起電極と、（ホ）第１半導体チップ、ベース側突起電極及び第１下部突起電極の周囲を封止する第１封止樹脂層とを備える半導体装置であることを要旨とする。
【発明の効果】
【０００６】
本発明によれば、複数の半導体装置の電極間の位置ズレを抑制でき、位置ズレによる導通不良を防止して、信頼性の向上を図ることが可能な半導体装置が提供できる。
【発明を実施するための最良の形態】
【０００７】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
【０００８】
本発明の実施の形態に係る半導体装置は、図１に示すように、ベース基板１と、ベース基板１上に配置されたベース側突起電極３１ａ，３１ｏと、ベース側突起電極３１ａ，３１ｏに対向して配置された第１基板２Ａと、第１基板２Ａの下面に配置され、ベース側突起電極３１ａ，３１ｏの先端にそれぞれ電気的に接続された第１下部突起電極４１ａ，４１ｏとを備える。ベース基板１と第１基板２Ａとの間には、第１封止樹脂層３０が配置されている。
【０００９】
ベース基板１は、上部配線１２ａ，１２ｏ及び下部配線１３ａ，１３ｂ，１３ｃ，１３ｘ，１３ｏをそれぞれ上下面に備えるプリント基板等が採用可能である。上部配線１２ａ，１２ｏは、ベース基板１の上下面を貫通する複数のビアプラグ１１ａ，１１ｘ，１１ｙ，１１ｏにより、下部配線１３ａ，１３ｂ，１３ｃ，１３ｘ，１３ｏにそれぞれ電気的に接続されている。下部配線１３ａ，１３ｂ，１３ｃ，１３ｘ，１３ｏの表面には、下部配線１３ｂ，１３ｃの一部を露出するように選択的に形成された保護膜（パッシベーション膜）１４が配置されている。
【００１０】
図１に示すように、ベース側突起電極３１ａは、上部配線１２ａ上に配置されている。ベース側突起電極３１ｏは、上部配線１２ｏ上に配置されている。図１に示す断面においては、ベース側突起電極３１ａ，３１ｏのみが示されているが、実際には、図２に示すように、ベース側突起電極３１ａ，３１ｏは、第１基板２Ａの内部に形成されたビアプラグ２１ａ，２１ｏ，・・・にそれぞれ対応して、第１基板２Ａの下面に接続された第１半導体チップ３Ａの周囲を取り囲むように配置されている。図１に示すベース側突起電極３１ａ，３１ｏは、先端がベース基板１側から第１基板２Ａ側に突出した金（Ａｕ）製の電極であり、それぞれ第１下部突起電極４１ａ，４１ｏに電気的に接続されている。図１に示すように、ベース側突起電極３１ａ，３１ｏに対向する第１下部突起電極４１ａ，４１ｏは、ベース側突起電極３１ａ，３１ｏと同様に、先端がベース基板１側から第１基板２Ａ側に突出した金製の電極である。第１下部突起電極４１ａ，４１ｏは、ベース側突起電極３１ａ，３１ｏと同様に、第１半導体チップ３Ａの周囲を取り囲むように配置されている。
【００１１】
ベース側突起電極３１ａの先端部３１０ａと第１下部突起電極４１ａの先端部３１０ａの構造の詳細を図３（ａ）及び図３（ｂ）に示す。図３（ａ）に示すように、ベース側突起電極３１ａの先端部（第１の先端部）３１０ａは、先端部３１０ａの突出する方向に対して斜めにカットされ、斜切円柱形状をなしている。第１下部突起電極４１ａの先端部（第２の先端部）４１０ａは、ベース側突起電極３１ａの先端部３１０ａに密着するように、先端部３１０ａの形状に合わせて相対する向きに斜めにカットされている。ベース側突起電極３１ａの先端部３１０ａと第１下部突起電極４１ａの先端部４１０ａの形状を斜めにカットすることで、一般的に利用される先端の鋭利な突起電極（金スタッドバンプ）に比べて、ベース側突起電極３１ａと第１下部突起電極４１ａとの接触面積を大きく取ることができる。また、ベース側突起電極３１ａの先端部３１０ａの断面形状に適合させるように第１下部突起電極４１ａの先端部４１０ａを斜めに成形することで、図３（ｂ）に示すように、ベース側突起電極３１ａと第１下部突起電極４１ａとを密着させることができ、接続する際の位置ズレを容易に防止できる。
【００１２】
図１に示すように、一端に第１下部突起電極４１ａが接続された第１下部基板配線２２ａの他の一端には、金製の第１チップ接続配線２３ａを介して第１半導体チップ３Ａが接続されている。一端に第１下部突起電極４１ａが接続された第１下部基板配線２２ｏの他の一端には、金製の第１チップ接続配線２３ｏを介して第１半導体チップ３Ａが接続されている。第１下部基板配線２２ａ，２２ｏが配置された第１基板２Ａの内部には、第１下部突起電極４１ａ，４１ｏにそれぞれ対向するビアプラグ２１ａ，２１ｏが配置されている。ビアプラグ２１ａ，２１ｏは、図２に示すように、第１半導体チップ３Ａが搭載される領域の周囲を取り囲むように配置されている。
【００１３】
実施の形態に係る半導体装置によれば、ベース側突起電極３１ａ，３１ｏと第１下部突起電極４１ａ，４１ｏの上下の電極の先端部３１０ａ，３１ｏ，４１ａ，４１ｏの断面を互いに密着する向きに成形することにより、ベース基板１と第１基板２Ａの積層時における位置ズレが抑制される。このため、第１の実施の形態に係る半導体装置の信頼性が向上し、歩留まりも高くなる。また、図１に示すように、第１半導体チップ３Ａを介して対向するベース側電極３１ａとベース側電極３１ｏの先端部３１０ａ，３１０ｏの斜面の向きが、先端部３１０ａ，３１０ｏの斜面で水平方向の力を支え合うことができるように、それぞれ異なる向きに成形される。このため、先端部３１０ａ，３１０ｏの斜面の向きをそれぞれ同一方向に成形する場合に比べて、ベース基板１と第１基板２Ａの積層時における位置ズレを抑制できる。
【００１４】
次に、図４〜図１０を用いて、実施の形態に係る半導体装置の組立方法を説明する。なお、以下に述べる半導体装置の組立方法は一例であり、この変形例を含めて、これ以外の種々の方法により実現可能であることは勿論である。
【００１５】
（ａ）図４に示すように、ガラスエポキシ基板等からなるベース基板１を用意する。ベース基板１の上下面には銅箔（図示省略）を貼り付け，エッチングにより薄くしておく。ベース基板１の必要な箇所にドリルでスルーホール１１Ａ，１１Ｘ，・・・，１１ｏを形成し，無電解めっき法又は電気めっき法等によりスルーホール１１Ａ，１１Ｘ，・・・，１１ｏの内部をめっきして、図５に示すように、ビアプラグ１１ａ，１１ｘ，１１ｙ，１１ｏを形成する。
【００１６】
（ｂ）ベース基板１の上下面には、銅箔を堆積させ、銅箔の表面にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてこのフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして，ベース基板１の上面に上部配線１２ａ，１２ｘ，１２ｏを、ベース基板１の下面に下部配線１３ａ，１３ｂ，１３ｃ，１３ｘ，１３ｏを形成する。下部配線１３ａ，１３ｂ，１３ｃ，１３ｘ，１３ｏの表面には、保護膜１４を配置する。なお、図５においては、上部配線１２ａ，１２ｘ，１２ｏの表面には保護膜を配置していないが、必要に応じて保護膜を配置することもできる。
【００１７】
（ｃ）上部配線１２ａ，１２ｏの上には、先端に金ボールを有する金線を接続し、荷重、超音波等を付加して金線を切断することにより、図６に示すように、先端部３１０ａ，３１０ｂが斜切円柱形状のベース側突起電極３１ａ，３１ｏをそれぞれ形成する。なお、先端部３１０ａ，３１０ｏの斜面の向きは、先端部３１０ａ，３１０ｏの斜面により水平方向の力を支え合うことができるように、それぞれ異なる向きに成形されるのが好ましい。図７に示すように、ベース基板１の上に第１封止樹脂層３０を配置する。第１封止樹脂層３０としては、シート状の非導電性フィルム（ＮＣＦ）の他、樹脂状のＮＣＦや、エポキシ系、ポリイミド系の封止樹脂等が採用可能である。
【００１８】
（ｄ）図８に示すように、第１半導体チップ３Ａが配置された第１基板２Ａの第１下部基板配線２２ａ，２２ｏ上には、先端部４１０ａ，４１０ｏを先端部３１ａ，３１ｂと密着するように互いを支持する向きに成形された斜切円柱形状の金製の第１下部突起電極４１ａ，４１ｏを形成する。図９に示すように、ベース基板１と第１基板２Ａとを対向させ、画像認識を行いながら、図１０に示すように、ベース側突起電極３１ａの先端部３１０ａと第１下部突起電極４１ａの先端部４１０ａ、ベース側突起電極３１ｏの先端部３１０ｏと第１下部突起電極４１ｏの先端部４１０ｏとをそれぞれ対向させ、第１封止樹脂層３０上に第１基板２Ａを仮固定する。続いて、ベース基板１と第１基板２Ａとを熱圧着ツール等を用いて熱圧着し、図１に示す半導体装置が完成する。
【００１９】
本発明の実施の形態に係る半導体装置の組立方法によれば、ベース側突起電極３１ａ，３１ｏと第１下部突起電極４１ａ，４１ｏの上下の電極の先端部３１ａ，３１ｏ，４１ａ，４１ｏの断面を、互いに密着させるように成形することにより、ベース基板１と第１基板２Ａの熱圧着時における位置ズレが抑制される。このため、第１の実施の形態に係る半導体装置の信頼性を向上でき、歩留まりも高くなる。また、第１半導体チップ３Ａを介して対向する位置にあるベース側電極３１ａの先端部３１ａとベース側電極３１ｏの先端部３１０ｏとの向きを、積層時に付加される水平方向の力に対して互いに支え合う向きに成形することにより、ベース基板１と第１基板２Ａの積層時における位置ズレを抑制することができる。
【００２０】
（実施の形態の第１の変形例）
実施の形態の第１の変形例に係る半導体装置は、図１１に示すように、ベース基板１上に、第１基板２Ａ、第２基板２Ｂ、第３基板２Ｃが順次積層される点が、図１に示す半導体装置と異なる。ベース基板１の下部配線１３ｂ，１３ｃには、ベース基板１をマザーボード等に実装するためのボール電極５ｂ，５ｃが配置されている。第１基板２Ａの上面には、第１上部基板配線２４ａ，２４ｏが配置されている。第１上部基板配線２４ａ，２４ｏは、ビアプラグ２１ａ，２１ｏを介して下面の第１下部基板配線２２ａ，２２ｏに接続されている。
【００２１】
第１上部基板配線２４ａの上面には、先端部（第３の先端部）が斜切円柱形状に成形された金製の第１上部突起電極１３１ａが配置されている。第１上部突起電極１３１ａは、第２基板２Ｂの下面に配置された第２下部突起電極１４１ａに接続されている。第２下部突起電極１４１ａは、第１上部突起電極１３１ａの先端部の形状と対応するように、先端部（第４の先端部）が斜切円柱形状に成形されている。第１上部基板配線２４ｏの上面には、先端部が斜切円柱形状に成形された金製の第１上部突起電極１３１ｏが配置されている。第１上部突起電極１３１ｏは、第２基板２Ｂの下面に配置された第２下部突起電極１４１ｏに接続されている。第２下部突起電極１４１ｏは、第１上部突起電極１３１ｏの先端部の形状と対応するように、先端が斜切円柱形状に成形されている。
【００２２】
第２基板２Ｂは、上下面にそれぞれ第２上部基板配線１２４ａ，１２４ｏ及び第２下部基板配線１２２ａ，１２２ｏ，１２２ｘ，１２２ｙを有するプリント基板である。第２下部突起電極１４１ａは、第２下部基板配線１２２ａの一端に接続されている。第２下部突起電極１４１ｏは、第２下部基板配線１２２ｏの一端に接続されている。第２下部基板配線１２２ａ，１２２ｏは、第２チップ接続配線１２３ａ，１２３ｏを介して、それぞれ第２半導体チップ３Ｂに接続されている。第２半導体チップ３Ｂの周囲には、第２封止樹脂層１３０が配置されている。
【００２３】
第２上部基板配線１２４ａの上面には、先端部が斜切円柱形状に成形された金製の第２上部突起電極２３１ａが配置されている。第２上部突起電極２３１ａは、第３基板２Ｃの下面に配置された第３下部突起電極２４１ａに接続されている。第３下部突起電極２４１ａは、第２上部突起電極２３１ａの先端部の形状と対応するように、先端部が斜切円柱形状に成形されている。第２上部基板配線１２４ｏの上面には、先端部が斜切円柱形状に成形された金製の第２上部突起電極２３１ｏが配置されている。第２上部突起電極２３１ｏは、第２基板２Ｂの下面に配置された第３下部突起電極２４１ｏに接続されている。第３下部突起電極２４１ｏは、第２上部突起電極２３１ｏの先端部の形状と対応するように、先端部が斜切円柱形状に成形されている。
【００２４】
第３基板２Ｃは、上下面にそれぞれ第３上部基板配線２２４ａ，２２４ｏ及び第３下部基板配線２２２ａ，２２２ｏ，２２２ｘ，２２２ｙを有するプリント基板である。第３下部突起電極２４１ａは、第３下部基板配線２２２ａの一端に接続されている。第３下部突起電極２４１ｏは、第３下部基板配線２２２ｏの一端に接続されている。第３下部基板配線２２２ａ，２２２ｏは、第３チップ接続配線２２３ａ，２２３ｏを介して、それぞれ第３半導体チップ３Ｃに接続されている。第３半導体チップ３Ｃの周囲には、第３封止樹脂層２３０が配置されている。
【００２５】
実施の形態の第１の変形例に係る半導体装置によれば、ベース基板１と第１〜第３基板２Ａ，２Ｂ，２Ｃとをそれぞれ電気的に接続する金製のベース側突起電極３１ａ，３１ｏ及び第１下部突起電極４１ａ，４１ｏ、第１上部突起電極１３１ａ，１３１ｏ及び第２下部突起電極１４１ａ，１４１ｏ，第２上部突起電極２３１ａ，２３１ｏ及び第３下部突起電極２４１ａ，２４１ｏの先端のそれぞれが、互いに密着して支持するように斜切円柱形状に成形されている。このため、一般的に用いられる先端の鋭利な突起電極に比べて、電極間の接触面積を大きく取ることができるので、熱圧着時の位置ズレが抑制できる。よって、ベース基板１上に複数の基板を積層する場合においても、歩留まりが高く、信頼性の高い半導体装置が提供できる。
【００２６】
（実施の形態の第２の変形例）
実施の形態の第２の変形例に係る半導体装置は、図１２に示すように、第１基板２Ａの上下面を貫通するビアプラグ２１ａ，２５０ｂ，２５０ｃ，・・・にそれぞれ接続されたボール電極５０ａ，５０ｂ，５０ｃ，・・・を介して、ボールグリッドアレイ（ＢＧＡ）型の半導体モジュール５１が配置されている点が、図１に示す半導体装置と異なる。ベース基板１の下面に露出された下部配線１３ｂ，１３ｃには、ベース基板１をマザーボード等に実装するためのボール電極５ｂ，５ｃが配置される。ボール電極５ｂ，５ｃ，５０ａ，５０ｂ，・・・は、半田ボール等が使用可能である。図１２に示す半導体装置によれば、ＢＧＡ型の半導体モジュール５１を第１基板２Ａ上に実装させる場合においても、歩留まりが高く、信頼性の高い半導体装置が提供できる。
【００２７】
（実施の形態の第３の変形例）
実施の形態の第３の変形例に係る半導体装置は、図１３に示すように、第１基板２Ａの上下面を貫通するビアプラグ２１ａ，２１ｏにそれぞれ接続されたリード６０ａ，６０ｏを介して、薄型スモールアウトラインパッケージ（ＴＳＯＰ）型、或いはクワッドフラットパッケージ（ＱＦＰ）型等の半導体モジュール６１が配置される点が、図１に示す半導体装置と異なる。ベース基板１の下面に露出された下部配線１３ｂ，１３ｃには、ベース基板１をマザーボード等に実装するためのボール電極５ｂ，５ｃが配置される。図１３に示す半導体装置によれば、ＴＳＯＰ、ＱＦＰ等の表面実装型の半導体モジュール６１を、第１基板２Ａ上に三次元方向に実装させた信頼性の高い半導体装置が提供できる。
【００２８】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２９】
図１に示す半導体装置においては、ベース側突起電極３１ａ及び第１下部突起電極４１ａの先端部３１０ａ，４１０ａの形状は、斜切円柱形に限定されない。例えば、図１４（ａ）に示すように、ベース側突起電極３１ｘの先端部３１０ｘの形状をレベリング等によりＶ字形に成形し、第１下部突起電極４１ｘの先端部４１０ｘの形状を逆Ｖ字型に突出するように成形する。熱圧着する際には、図１４（ｂ）に示すように、先端部３１０ｘと先端部４１０ｘとを噛み合わせることにより、容易に位置ズレを防止できる。
【００３０】
図１５（ａ）に示すように、第１下部突起電極４１ｙの先端部４１０ｙの形状は針状（突起状）のままにしておき、ベース側突起電極３１ｙの先端部３１０ｙを、先端部４１０ｙを支えるように、レベリング等により中心軸に向かってすり鉢形に窪ませるように凹型形状に成形する。熱圧着する際には、図１５（ｂ）に示すように、先端部３１０ｙと先端部４１０ｙとを噛み合わせることにより、容易に位置ズレを防止できる。
【００３１】
図１６（ａ）に示すように、ベース側突起電極３１ｚの先端部４１０ｚの形状を階段形状に成形し、第１下部突起電極４１ｚの先端部４１０ｚを先端部４１０ｚに噛み合うように階段形状に成形する。熱圧着する際には、図１６（ｂ）に示すように、先端部３１０ｚと先端部４１０ｚとを噛み合わせることにより、容易に位置ズレを防止できる。
【００３２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係る半導体装置の一例であり、図２のＡ−Ａ方向からみた断面図である。
【図２】本発明の実施の形態に係る半導体装置を示す平面図である。
【図３】本発明の実施の形態に係る半導体装置の部分拡大図である。
【図４】本発明の実施の形態に係る半導体装置の組立方法（その１）を示す工程断面図である。
【図５】本発明の実施の形態に係る半導体装置の組立方法（その２）を示す工程断面図である。
【図６】本発明の実施の形態に係る半導体装置の組立方法（その３）を示す工程断面図である。
【図７】本発明の実施の形態に係る半導体装置の組立方法（その４）を示す工程断面図である。
【図８】本発明の実施の形態に係る半導体装置の組立方法（その５）を示す工程断面図である。
【図９】本発明の実施の形態に係る半導体装置の組立方法（その６）を示す工程断面図である。
【図１０】本発明の実施の形態に係る半導体装置の組立方法（その７）を示す工程断面図である。
【図１１】本発明の実施の形態の第１の変形例に係る半導体装置を示す断面である。
【図１２】本発明の実施の形態の第２の変形例に係る半導体装置を示す断面図である。
【図１３】本発明の実施の形態の第３の変形例に係る半導体装置を示す断面図である。
【図１４】本発明の実施の形態のその他の実施の形態に係る半導体装置を示す部分拡大図（その１）である。
【図１５】本発明の実施の形態のその他の実施の形態に係る半導体装置を示す部分拡大図（その２）である。
【図１６】本発明の実施の形態のその他の実施の形態に係る半導体装置を示す部分拡大図（その３）である。
【符号の説明】
【００３４】
１…ベース基板
２Ａ…第１基板
２Ｂ…第２基板
３Ａ…第１半導体チップ
３Ｂ…第２半導体チップ
２１ａ，２１ｏ，・・・ビアプラグ
２２ａ，２２ｏ，・・・…第１下部基板配線
３０…第１封止樹脂層
３１ａ，３１ｏ，・・・…ベース側突起電極
４１ａ，４１ｏ，・・・…第１下部突起電極
１２２ａ，１２２ｏ，・・・…第２下部基板配線
１３０…第２封止樹脂層
１３１ａ，１３１ｏ，・・・…第１上部突起電極
１４１ａ，１４１ｏ，・・・…第２下部突起電極
３１０ａ，３１０ｏ，・・・…先端部
４１０ａ，４１０ｏ，・・・…先端部  
【図１】
2006114597.tif 000003
【図２】
2006114597.tif 000004
【図３】
2006114597.tif 000005
【図４】
2006114597.tif 000006
【図５】
2006114597.tif 000007
【図６】
2006114597.tif 000008
【図７】
2006114597.tif 000009
【図８】
2006114597.tif 000010
【図９】
2006114597.tif 000011
【図１０】
2006114597.tif 000012
【図１１】
2006114597.tif 000013
【図１２】
2006114597.tif 000014
【図１３】
2006114597.tif 000015
【図１４】
2006114597.tif 000016
【図１５】
2006114597.tif 000017
【図１６】
2006114597.tif 000018