(57)【要約】【課題】特殊な部品を必要とせず、工場出荷時においても特に補正調整を行うことなく、使用者が自ら時刻の進み又は遅れを調整する際の履歴データを利用して時計合わせを効率的に高い精度で行える時計および時計の誤差調整方法を提供すること。【解決手段】時間を計測するタイムカウンタ４と、時間合わせを操作する操作手段と、使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出する手段と、その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行う手段と、その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させる手段とを備える。【選択図】  図１
2006053008.tif 000002
【特許請求の範囲】
【請求項１】
時間を計測するタイムカウンタと、
時間合わせを操作する操作手段と、
使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出する手段と、
その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行う手段と、
その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させる手段と、
を備えたことを特徴とする時計。
【請求項２】
時間を計測するタイムカウンタと、
時間合わせを操作する操作手段と、
前回、時間合わせをした直後の時刻を記憶する手段と、
今回、時間を合わせる直前の計時時刻を記憶する手段と、
今回、時間合わせをした直後の時刻を記憶する手段と、
これらの３つの時間値から単位時間当たりの進み量又は遅れ量を演算する手段と、
この単位時間当たりの進み量又は遅れ量を用いて前記タイムカウンタのカウンタ値を調整する手段と、
を備えたことを特徴とする時計。
【請求項３】
使用者が時間の進み又は遅れを修正する操作を行ったときの時計の誤差調整方法であって、
使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出し、
その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行い、
その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、
累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させることを特徴とする時計の誤差調整方法。
【請求項４】
使用者が時間の進み又は遅れを修正する操作を行ったときの時計の誤差調整方法であって、
前回、時間合わせをした直後の時刻を記憶し、
今回、時間を合わせる直前の計時時刻を記憶し、
今回、時間合わせをした直後の時刻を記憶し、
これらの３つの時間値から単位時間当たりの進み量又は遅れ量を演算し、
この単位時間当たりの進み量又は遅れ量を用いて前記タイムカウンタのカウンタ値を調整することを特徴とする時計の誤差調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時計および時計の誤差調整方法に係り、特に、電子機器に用いられる時計において、使用者が時間の進み又は遅れを修正する操作を行った場合に、その内容又は修正時刻データを用いて、個々の時計が有する進み遅れの時計誤差特性を効率的に補正できるようにした時計および時計の誤差調整方法に関する。
【背景技術】
【０００２】
従来、電子機器においては、時計機能部（以下、タイムカウンタという）及び表示駆動部をＣＰＵで制御することによって計時及びその表示を行う時計が用いられている。時計に正確な時間を維持させるために、製造工場での出荷前の検査工程で１個１個の時計について精度の高い基準時間と比較することによって、時間ずれ（誤差）に対して補正値を設定するなどの対策をとるか、或いは、全く補正調整を行なわず、市場に出てから使用者が必要に応じて手動で時計の調整を行っていた。
【０００３】
時計が進んだり遅れたりする主な原因は、発振周波数が理想の周波数に対してずれるために発生する。このずれの主な原因は、振動子や発振回路を構成する部品の特性のばらつき、発振ドライバの駆動能力のばらつき、及びそれら全てに対する電圧、温度変化による変動が考えられる。
【０００４】
例えば特許文献１には、リアルタイムクロック（ＲＴＣ）の発振器として用いられる水晶振動子が温度特性を有しており、この温度変化によって生ずる時間誤差を補正するために、ＲＴＣを備えた装置の電源が投入されている時には、装置内温度に基づいた第１の補正値にて時間誤差を補正し、装置電源切断中には、装置外温度に基づいた第２の補正値にて時間誤差を補正することが記載されている。
【特許文献１】特開２００２−３６５３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、検査工程で時計の調整を行う場合、専用の測定装置で時計精度を測定することが必要であり、かつ１個１個検査するために検査時間が増加し、コスト的にも不利であった。
【０００６】
また、検査工程で調整を施し、ずれ分を補正したとしても、実際に使用している周辺環境の違いや経時変化による部品特性の変動により、時計精度が変化する可能性がある。
【０００７】
一方、特許文献１のようにＲＴＣの補正値を温度センサにより決定する方式では、補正のためにセンサ類のような特殊な部品を必要とし、低コスト化を図る際に不利であった。
【０００８】
そこで、本発明は上記の問題に鑑み、センサ類のような特殊な部品を一切必要とせず、工場出荷時においても特に補正調整を行うことなく、使用者が自ら時間の進み又は遅れを修正する際の修正内容又は修正時刻データを用いて時計合わせを効率的に高い精度で行えるようにした時計および時計の誤差調整方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明による時計は、時間を計測するタイムカウンタと、時間合わせを操作する操作手段と、使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出する手段と、その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行う手段と、その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させる手段と、を備えたものである。
【００１０】
また、本発明による時計の誤差調整方法は、使用者が時間の進み又は遅れを修正する操作を行ったときの時計の誤差調整方法であって、使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出し、その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行い、その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させる。
【００１１】
これらの発明の時計及びその誤差調整方法によれば、使用者が時間の進み又は遅れを操作することによって修正する場合に、１回目の時計合わせでは、時間を進めた時は、計時動作の速度を速め、遅らせた時は、計時動作の速度を遅らせるように自動的に調整する。２回目以降の時計合わせでは、進み又は遅れの修正操作の過去の累積結果に応じて自動的に進み量又は遅れ量の調整度合いを変える。すなわち、時計が進んだり遅れたりしたことによって、使用者が時計の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出し、その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行う。調整後、さらに時間を変更する動作が入った場合は、時計の調整内容（進ませたか遅らせたか）の累積を行い、調整内容の累積結果の数値の大きさに応じ、タイムカウンタのカウンタ値の速める又は遅らせる度合いを変化させる。
【００１２】
更に、本発明による時計は、時間を計測するタイムカウンタと、時間合わせを操作する操作手段と、前回、時間合わせをした直後の時刻を記憶する手段と、今回、時間を合わせる直前の計時時刻を記憶する手段と、今回、時間合わせをした直後の時刻を記憶する手段と、これらの３つの時間値から単位時間当たりの進み量又は遅れ量を演算する手段と、この単位時間当たりの進み量又は遅れ量を用いて前記タイムカウンタのカウンタ値を調整する手段と、を備えたものである。
【００１３】
また、本発明による時計の誤差調整方法は、使用者が時間の進み又は遅れを修正する操作を行ったときの時計の誤差調整方法であって、前回、時間合わせをした直後の時刻を記憶し、今回、時間を合わせる直前の計時時刻を記憶し、今回、時間合わせをした直後の時刻を記憶し、これらの３つの時間値から単位時間当たりの進み量又は遅れ量を演算し、この単位時間当たりの進み量又は遅れ量を用いて前記タイムカウンタのカウンタ値を調整する。
【００１４】
これらの発明の時計及びその誤差調整方法によれば、前回時計合わせしたときの正しい時刻と、今回時計合わせをする直前の誤差を含んだ計時時刻と、今回時計合わせをした直後の正しい時刻との３つの値から単位時間当たりの進み量又は遅れ量を演算し、この演算結果を用いてタイムカウンタのカウンタ値を調整することによってその時計の有する時計誤差特性に基づく誤差を補正できるようにした。
【発明を実施するための最良の形態】
【００１５】
発明の実施の形態について図面を参照して説明する。
【実施例１】
【００１６】
図１は本発明の実施例１の時計の構成を示すブロック図である。
【００１７】
図１において、時計は、ＣＰＵ１と、入出力手段（以下、Ｉ／Ｏ）２と、バスライン３と、タイムカウンタ４と、不揮発性メモリ５と、ＬＣＤコントローラ６と、ドライバ７と、液晶（以下、ＬＣＤ）８と、を備えている。
【００１８】
ＣＰＵ１は、制御プログラムに基づいて時計の各部を制御する。Ｉ／Ｏ２は、ＣＰＵ１に接続され、時計の時刻を進める遅らせるためのスイッチ等の操作部を含んで構成される。タイムカウンタ４は、ＣＰＵ１の制御の下、時刻データを生成する。
【００１９】
不揮発性メモリ５は、ＥＥＰＲＯＭやフラッシュメモリなどで構成される。不揮発性メモリ５は、バスライン３に接続され、ＣＰＵ１がＩ／Ｏ２による使用者の時刻変更の操作を検出した場合に、２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容を記憶し、その操作内容つを累積する演算を行い、その累積結果を記憶しておく機能を有する。ＬＣＤコントローラ６は、ＣＰＵ１の制御の下、ＬＣＤドライバ７を制御するものである。
【００２０】
ＣＰＵ１は、Ｉ／Ｏ２からのスイッチ操作信号を受ける一方、バスライン３を介してタイムカウンタ４，フラッシュメモリ５，ＬＣＤコントローラ６に必要なデータを供給し且つこれらにそれぞれを制御する制御信号を供給する。
【００２１】
ＣＰＵ１は、使用者が時間の変更を行う場合、その変更が時間を進めたのか、遅らせたのかを検出する機能と、その検出内容に応じて前記タイムカウンタの計時動作を、速める又は遅らせるの調整を行う機能と、その後に２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行い、累積結果の数値の大きさに応じて、前記タイムカウンタのカウンタ値の進み量又は遅れ量の調整の度合いを変化させる機能と、を備えている。
【００２２】
次に、図２を参照して図１の動作を説明する。図２は、図１の時計における時間合わせ時の動作を示すフローチャートである。図２において、(a)は初めての時間合わせ時の動作を示し、(b)は２回目以降の時間合わせ時の動作を示している。
【００２３】
使用者が時間合わせ操作を行うと、ＣＰＵ１ではこの操作を検出して、図２(a)に示すように時計の時間合わせ処理（時間変更モード）に入り（ステップＳ1）、時間合わせ操作で時計を進めたか、遅らせたかを判断し（ステップＳ2）、時間合わせ操作で時間合わせを進めた場合は、タイムカウンタ４の計時動作を速め、時間合わせを遅らせた場合は、タイムカウンタ４の計時動作を遅らせる調整を行う（ステップＳ3）。
【００２４】
その後、図２(b)に示すように２回目以降の時間合わせ操作を行った際に、１回目からの回ごとに、進み操作を行ったか遅れ操作を行ったかの操作内容の累積を行う（ステップＳ5）。前回の累積結果に対し、時間合わせを進めた場合１を加算し、遅らせた場合１を減算する。例えば、３回、時間合わせを進めた場合、累積結果＝１＋１＋１＝３であり、１回目時間合わせを進め、２回目遅らせた場合、累積結果＝１−１＝０である。
【００２５】
そして、累積結果の数値の大きさに応じて、タイムカウンタ４のカウンタ値の進み量又は遅れ量の調整の度合いを変化させる（ステップＳ6）。
【００２６】
次に、タイムカウンタ４の計時動作を速める又は遅らせる方法の具体例について説明する。
【００２７】
例１．タイムカウンタ４による、カウント値の補正（補正周期は一定とし補正量を変える）
例えば１時間ごとといった、任意の一定時間ごとにＣＰＵ１がタイムカウンタ４に含まれる１／１０秒カウンタから１／１０秒カウント値を読み出し、該カウント値に加減算補正を加えた後、その補正値をタイムカウンタ４に書き込んでタイムカウンタ値の更新を行う。なお、タイムカウンタ４では、水晶振動子の３２．７６８ｋＨｚを順次桁上りしていくように分周動作する複数段のカウンタ（１／１０秒カウンタ、秒カウンタ、分カウンタ、時カウンタ及び日カウンタなど）のうち、１／１０秒カウンタを補正対象としているが、補正対象とするカウンタを補正精度に応じて変更してもよい。
【００２８】
＜動作例＞
・時間を速める場合：カウンタ値を増加させる。加算する値は、時間合わせ累積結果が大きい程、大きい。
【００２９】
累積結果    カウンタ値       補正後カウンタ値  
＋１       ０．５    →     ０．６(秒）
＋２       ０．５    →     ０．７(秒）
＋３       ０．５    →     ０．８(秒）
・時間を遅らせる場合：カウンタ値を減少させる。減少する値は、時間合わせ累積結果がマイナスに大きい程多く減算させる。
【００３０】
累積結果    カウンタ値       補正後カウンタ値
−１       ０．５    →     ０．4 (秒）
−２       ０．５    →     ０．３(秒）
−３       ０．５    →     ０．２(秒）
例２．ＣＰＵ１による、カウント値の補正（補正量は一定とし補正周期を変更する）  １回のカウンタ補正動作で補正する補正値は、任意の固定値とし、累積結果がプラスかマイナスかに応じ、加算もしくは減算動作を行う。
【００３１】
ＣＰＵ１がタイムカウンタ４の例えば１／１０秒カウンタのカウンタ値を読み出して補正を行い、カウンタ値を更新する手順は例１と同じである。
【００３２】
そして、累積結果の絶対値が大きい程、カウンタ補正を行う周期を短くする。これにより、累積結果の絶対値が大きい場合は、補正周期が短くなるので、一定時間内にカウントする値が多くなり一定時間内の補正量を大きくでき、累積結果の絶対値が小さい場合は、、補正周期が長くなるので、一定時間内にカウントする値が少なくなり一定時間内の補正量を小さくできる。
【００３３】
例３．タイムカウンタ４による、カウント値の補正
ＣＰＵ１が累積結果の内容に応じ、タイムカウンタ４に対しカウントアップ動作を変化させる設定を行う。
【００３４】
例）累積結果に応じ例えば１時間に１回、１／１０秒カウンタのカウントアップ動作を変更する。
【００３５】
累積結果がプラスに大きい程、時計が遅れる度合いが大きいと判断し、よりカウントアップを速める。即ち、カウントアップ動作量を多くする。逆に累積結果がマイナスに大きい程、時針が進む度合いが大きいと判断し、カウントアップを遅らせる。即ち、カウントアップ動作量を少なくする。
【００３６】
この補正を加える頻度とカウントアップ動作の制御は、任意に変更可能である。
【００３７】
累積結果          １／１０秒カウンタの動作
＋１      ０．０→０．２→０．３→０．４→０．５  …
＋２      ０．０→０．４→０．５→０．６→０．７  …
＋３      ０．０→０．６→０．７→０．８→０．９  …
０      ０．０→０．１→０．２→０．３→０．４  …
−１      ０．０→０．０→０．１→０．２→０．３  …
−２      ０．０→０．０→０．０→０．１→０．２  …
−３      ０．０→０．０→０．０→０．０→０．１  …
以上述べた実施例１によれば、使用者が行った進ませる遅らせるの時間合わせ結果に基づき、タイムカウンタのデータの補正を行うため、出荷時に計時補正の調整を行う必要が無く、また発振回路を構成する部品の精度を高くする必要も無いため、低コストにタイムカウンタの補正を行うことが可能となる。
【００３８】
また、発振特性の経時変化や、使用環境の変化にも柔軟に対応することができる。
【実施例２】
【００３９】
本発明の実施例２の時計の構成は、図１と同様である。
【００４０】
図３は本発明の実施例２の時計における、タイムカウンタ（図１の符号４）の構成を示すブロック図であり、図４はタイムカウンタ４の動作を説明するフローチャートである。
【００４１】
図３において、タイムカウンタ４は、図示しない水晶振動子からの発振周波数３２．７６８ｋＨｚの信号を入力し、１／５１２に分周して６４ｋＨｚの信号を生成する１／５１２分周回路１１と、分周回路１１からの６４ｋＨｚの信号とＣＰＵ１からの各種の補正制御信号と１分クロックとを入力し、１秒クロック（１ｓクロックと略記する）を生成する補正機能付き秒クロック生成回路１２と、１ｓクロックを入力し１分クロック（１ｍクロックと略記する）を生成する秒カウンタ１３と、１ｍクロックを入力し１時間クロック（１ｈクロックと略記する）を生成する分カウンタ１４と、１ｈクロックを入力し１日クロックを生成する時カウンタ１５と、１日クロックをカウントする日カウンタ１６と、備えている。
【００４２】
タイムカウンタ４では、水晶振動子の３２．７６８ｋＨｚを順次分周する複数段のカウンタ（秒クロック生成回路、秒カウンタ、分カウンタ、時カウンタ及び日カウンタ）のうち、秒クロック生成回路１２をカウント値の補正対象としている。秒クロック生成回路１２は、例えば０．１秒を１０回カウントして１ｓクロックを生成する１／１０秒カウンタである。
【００４３】
次に、図３の動作を図４のフローチャートを参照して説明する。
【００４４】
秒クロック生成回路１２では１／１０秒カウンタが動作し、０．１秒ずつカウントアップし１０回カウントすると１ｓクロックを生成する。ステップＳ11では、１／１０秒カウンタのカウント値と設定値との比較が行われる。１／１０秒カウンタの設定値１０はＣＰＵ１から設定され、カウント値がこの設定値より小さい間はインクリメント（＋１）を続ける（ステップＳ12）。カウント値が設定値と等しくなったら、カウント値をゼロにして（ステップＳ13）、また１からカウントしていく。なお、カウント値をゼロにすると同時に次カウンタのカウント値をアップする。１／１０秒カウンタの設定値をＣＰＵ１の制御にて増やしたり減らしたりすると、カウント回数が変わってくる。例えば、設定値１０を１１にすると１１までカウントして桁上がりするのでカウントアップを遅らすことができ、９にすると９までカウントして桁上がりするのでカウントアップを速めることができる。
【００４５】
図５は図３の補正機能付き秒クロック生成回路１２の構成を示す回路図、図６は図５のカウンタ動作制御ブロック２１の構成を示す回路図、図７は図５及び図６の動作説明用フローチャートである。
【００４６】
図５において、補正機能付き秒クロック生成回路１２は、１分クロックと補正要求フルカウント値設定信号と補正頻度設定値と時間補正カウント値とを入力し、時間補正カウンタリセット信号を出力するカウンタ動作制御ブロック２１と、時間補正カウント値をインクリメント（＋１）したカウント値と前記時間補正カウンタリセット信号と論理信号‘０’とが入力される、アンド回路とオア回路で構成される論理回路２２と、論理回路２２の出力信号をＤ入力とし、６４Ｈｚクロックをクロック入力として時間補正カウント値を出力する、７bitフリップフロップで構成される時間補正カウンタ２３と、前記時間補正カウンタリセット信号をＤ入力とし、６４Ｈｚクロックをクロック入力として１ｓクロックを出力するフリップフロップで構成されるクロック波形整形用回路２４と、を備えて構成されている。
【００４７】
図６において、カウンタ動作制御ブロック２１は、論理回路３２の出力信号をＤ入力とし１分クロックをクロック入力とする、フリップフロップで構成される補正期間決定用カウンタ３１と、補正期間決定用カウンタ３１からの出力信号をインクリメント（＋１）した信号とコンパレータ３３からのフルカウント値セレクト信号と論理信号‘０’とが入力される、アンド回路とオア回路で構成される論理回路３２と、補正期間決定用カウンタ３１からの出力信号と補正頻度設定値とが入力として供給されるコンパレータ３３と、補正用フルカウント値と通常フルカウント値のいずれかをフルカウント値セレクト信号を用いて選択するセレクタ３４と、セレクタ３４からのフルカウント値と時間補正カウント値とが入力として供給されるコンパレータ３５と、を備えて構成されている。図５及び図６の動作について説明する。コンパレータ３３で補正時間決定用カウンタ３１のカウント値と補正頻度設定値の比較を行い結果が一致した時、コンパレータ３３の出力であるフルカウント値セレクト信号が‘１’を出力する。そしてその信号を受け補正時間決定用カウンタ値は‘０’に戻り、再びカウントアップ動作を行う。つまり補正時間決定用カウンタは、補正頻度設定値をフルカウント値としてカウント動作を繰り返し、フルカウント値セレクト信号は補正頻度設定値で設定された周期で、‘１’を出力する。このフルカウント値セレクト信号は、セレクタ３４の制御信号でもあり、時間補正カウンタのフルカウント値として、通常フルカウント値と補正用フルカウント値のどちらを選択するかを制御している。フルカウント値セレクト信号が‘１’の期間は補正用フルカウント値が選択される。そして選択されたフルカウント値と時間補正カウンタ２３のカウント値の比較をコンパレータ３５が行い、その結果が時間補正カウンタリセット信号となる。両者が一致した時、時間補正カウンタリセット信号は‘１’となり、時間補正カウンタ２３のカウンタ値は‘０’に戻る。つまり、時間補正カウンタは時間補正の期間は補正用フルカウント値で動作し、それ以外の通常動作期間は通常フルカウント値で動作する。時間補正を行わない場合は、補正用フルカウント値を通常フルカウント値に設定することで対応することも出来る。クロック波形整形用回路２４は、コンパレータ３５出力のハザードを含んだ波形から、ハザードを除去し秒カウンタ１３の安定動作を実現するものである。
【００４８】
図７のタイミングチャートを説明する。ここでは一例として、４分間隔で時間補正カウンタ２３のフルカウント値を６３から６６に変更し、計測時間を遅らせる動作について説明している。４分間隔に補正を行うために、補正頻度設定値として３を設定する。これは、補正期間決定カウント値に‘０’が含まれるため必要な時間に対し‘−１’した値を設定値とするためである。補正期間決定用カウンタ３１はカウント値が３になると０に戻る動作を繰り返し、コンパレータ３３の出力であるフルカウント値セレクト信号は、補正期間決定用カウンタ３１のカウント値が３の期間だけ‘１’を出力する。補正用フルカウント値が６６に設定されているため、時間補正カウンタは通常カウント時より４クロック多くカウントしてから‘０’に戻る。つまり、４クロック分遅れて１ｓクロックを出力することになる。
【００４９】
次に、時間補正設定方法について説明する。
【００５０】
（１）必要な補正時間の算出方法
図８で、ｔ1は前回、時間を変更した時の基準時間に基づいた時刻データ、ｔ2は時間変更モードに入った時の時刻データ、ｔ3は時間変更後の基準時間に基づいた時刻データである。なお、時間変更モードに入った時も、タイムカウンタ４は動作しているものとする。
【００５１】
従って、時刻ｔ1は基準時間に基づいた正しい時間であり、時刻ｔ2は時刻ｔ3で変更を終了する直前のタイムカウンタ４が計時している誤差を含んでいる時間であり、時刻ｔ3は基準時間に基づいた変更直後の正しい時間である。時間変更は瞬時に切り換えて行われるので、実際の時間軸上での時刻ｔ2，ｔ3はほぼ同じ時刻となる。
【００５２】
単位時間当たりの補正時間＝（ｔ3−ｔ2）／（ｔ2−ｔ1）         …（１）
変更する計時時間ｔ2が変更時の時刻ｔ3より進んでいる場合：時計を遅らせる
変更する計時時間ｔ2が変更時の時刻ｔ3より遅れている場合：時計を進める
ここでは、前回時計合わせしたときの正しい時刻ｔ1と、今回時計合わせをする直前の誤差を含んだ計時時刻ｔ2と、今回時計合わせをした直後の正しい時刻ｔ3との３つの値から上式（１）を用いて単位時間当たりの補正時間（進み量又は遅れ量）を演算し、この演算結果を用いてタイムカウンタ４のカウンタ値（設定値）を調整することによって、時計の進み遅れ具合を遅らせたり速めたりすることができ、個々の時計が有する時計誤差特性によって生じる時間誤差を補正することが可能となる。
【００５３】
本実施例では、時刻合わせの時もタイムカウンタ４は動作しているので、時刻を切換えた（即ち調整終了した）瞬間にカウンタ値が変わる。これに対して、タイムカウンタを止めて時間合わせ作業を行う場合は、作業開始から作業終了までの作業時間を考慮した（即ち作業時間を加算した）時間合わせを行う必要があり正確な時間調整ができない。本実施例では、時間合わせ時（即ち時間変更時）にほぼ同じタイミングで変更前の誤差を含んだ時間データと変更後の正しい時間データを取得できるので、時間合わせに要する作業時間は考えなくてもよい。
【００５４】
（２）具体的な補正時間の設定方法
ｉ）１分に１回補正を行った場合、１日当たりの最小補正時間は、時間補正カウンタのフルカウント値を６３±ｎにすることで、２２．５×ｎ秒/１日の補正が可能である。
【００５５】
２４ｈ×６０ｍ×（１／６４Hz）＝２２．５秒 となる。
【００５６】
ii）１０分に１回補正を行った場合の１日当たりの補正時間は、時間補正カウンタのフルカウント値を６３±ｎにすることで、２．２５×ｎ秒/１日の補正が可能。
【００５７】
２４ｈ×（６０ｍ／１０ｍ）×（１／６４Hz）＝２．２５秒 となる。
【００５８】
このように、補正頻度の設定と時間補正カウンタのフルカウント値の調整により自由に時間補正を行うことができる。
【００５９】
例）ここで、ｔ2＝ｔ1＝５日、ｔ3−ｔ2＝１分（遅れ誤差）である場合の補正量を求める。また、補正頻度を１０分に１回とした場合の補正用フルカウント値を求める。
【００６０】
１０分ごとの補正時間＝（ｎ／６４）秒
５日を１０分単位に換算すると、５×２４×６０÷１０＝７２０unit
１回の補正量＝（６０／７２０）÷（１／６４）＝５．３
よって、補正用フルカウント値＝６３＋５＝６８
以上述べた実施例２によれば、前回時計合わせしたときの正しい時刻と、今回時計合わせをする直前の誤差を含んだ計時時刻と、今回時計合わせをした直後の正しい時刻との３つの値から単位時間当たりの進み量又は遅れ量を演算し、この演算結果をタイムカウンタのカウンタ設定値に反映させることによって、タイムカウンタのカウンタ値を調整し、その時計の有する時計誤差特性に基づく誤差を補正することができる。
【産業上の利用可能性】
【００６１】
本発明は、時計、時計を内蔵する各種の電子機器、例えば、電子手帳や携帯電話などの携帯機器、ＶＴＲやＤＶＤなどの家庭電化機器は勿論、パソコンやファックスなどを含むビジネス用情報機器にも広く利用することが可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１の時計の構成を示すブロック図。
【図２】図１の時計における時間合わせ時の動作を示すフローチャート。
【図３】本発明の実施例２の時計における、タイムカウンタの構成を示すブロック図。
【図４】タイムカウンタの動作を説明するフローチャート。
【図５】図３の補正機能付き秒クロック生成回路の構成を示す回路図。
【図６】図５のカウンタ動作制御ブロックの構成を示す回路図。
【図７】図５及び図６の動作説明用フローチャート。
【図８】補正時間の算出方法を説明する図。
【符号の説明】
【００６３】
１…ＣＰＵ、２…Ｉ／Ｏ、４…タイムカウンタ、５…不揮発性メモリ、６…ＬＣＤコントローラ、８…ＬＣＤ。
【図１】
2006053008.tif 000003
【図２】
2006053008.tif 000004
【図３】
2006053008.tif 000005
【図４】
2006053008.tif 000006
【図５】
2006053008.tif 000007
【図６】
2006053008.tif 000008
【図７】
2006053008.tif 000009
【図８】
2006053008.tif 000010