(57)【要約】【課題】セラミック層と内部回路要素膜を積層、焼成する工程を経て製造される積層セラミック電子部品を、デラミネーションやクラックなどの構造欠陥を発生させることなく製造できる積層セラミック電子部品の製造方法を提供する。【解決手段】内部回路要素膜（内部電極パターン）１２の厚みＴによる段差を低減するためのセラミックペースト層１４を形成する工程において、セラミックペースト１３を、主要部の厚みが内部回路要素膜１２の厚みＴよりも薄く、かつ、内部回路要素膜１２とセラミックペースト１３が重なった内部回路要素膜１２の周縁部１２ａにおいて、内部回路要素膜１２の表面から突出する突起部１３ａの高さＨが内部回路要素膜１２の厚みの０．６倍以下となるような態様で付与する。【選択図】図４
2006100754.tif 000002
【特許請求の範囲】
【請求項１】
厚みが２μm以下のセラミックグリーンシートの主面上の一部領域に、その厚みによる段差をもたらす状態で内部回路要素膜を、その周縁部が前記セラミックグリーンシートの主面に対して鋭角の傾斜面となるように形成する工程と、
前記内部回路要素膜の周囲のセラミックグリーンシート上に、前記内部回路要素膜の周縁部に重なるようにセラミックペーストを付与して、前記内部回路要素膜の厚みによる段差を低減するためのセラミックペースト層を形成する工程と、
前記セラミックペーストが付与された前記セラミックグリーンシートを積み重ねる工程と
を備える積層セラミック電子部品の製造方法であって、
前記セラミックペースト層を形成する工程において、前記セラミックペーストを、主要部の厚みが前記内部回路要素膜の厚みよりも薄く、かつ、前記内部回路要素膜と前記セラミックペーストが重なった前記内部回路要素膜の周縁部において、前記内部回路要素膜表面から突出する突起部の高さが前記内部回路要素膜厚みの０．６倍以下となるような態様で付与すること
を特徴とする積層セラミック電子部品の製造方法。
【請求項２】
前記内部回路要素膜の厚みが、１．５μm以下であることを特徴とする請求項１記載の積層セラミック電子部品の製造方法。
【請求項３】
前記内部回路要素膜を形成する方法および前記セラミックペーストを付与する方法として、スクリーン印刷法を用いることを特徴とする請求項１または２記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品の製造方法に関し、詳しくは、厚みの薄いセラミック層と内部回路要素膜が積層された積層セラミックコンデンサ、積層インダクタ、多層回路基板などの積層セラミック電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、積層セラミック電子部品の小型化、高性能化に伴って、積層セラミック電子部品の製造に用いられるセラミックグリーンシートの薄層化、多層化が進んでいる。
【０００３】
図５は、積層セラミック電子部品の代表的なものの１つである積層セラミックコンデンサの構造を模式的に示す図である。この積層セラミックコンデンサは、図５に示すように、セラミック素子５１中に、複数の内部電極５２ａ，５２ｂがセラミック層５３を介して積層され、かつ、セラミック層５３を介して互いに対向する内部電極５２ａ，５２ｂが交互にセラミック素子５１の逆側の端面５４ａ，５４ｂに引き出されて、該端面に形成された外部電極５５ａ，５５ｂに接続された構造を有している。
【０００４】
ところで、上述のような積層セラミックコンデンサにおいては、セラミックグリーンシートや内部電極の薄層化・多層化により小型化・大容量化を図ることが可能になるが、セラミックグリーシートの多層化に伴う内部電極（内部回路要素膜）の多層化によって、内部電極（内部回路要素膜）が形成されている部分と形成されていない部分の、内部電極（内部回路要素膜）の厚みに起因する段差が累積され、積層体のデラミネーションの原因となったり、積層工程におけるプレス時に蓄積される応力が焼成時にクラックを引き起こす原因になったりするという問題点がある。
【０００５】
このような問題点は、セラミックグリーンシートの膜厚が例えば１０μm前後と厚い場合は、セラミックグリーンシートの流動、変形により吸収、緩和されていたが、セラミックグリーンシートの厚みが例えば３μm以下と薄膜化した近年において顕在化するに至っている。
【０００６】
そこでこのような問題点を解決するために、内部電極（内部回路要素膜）の形成されていない部分に、セラミックペーストを付与することにより、このような段差を軽減する手法が一般的に知られている。しかしながら、セラミックペーストを付与する際に、セラミックペーストが内部電極（内部回路要素膜）の周縁部に乗り上げた場合には、かえって段差が増大することになる。また、セラミックペーストと内部電極（内部回路要素膜）との間にギャップが形成された場合にもデラミネーションやクラックなどの構造欠陥の原因になるという問題点がある。
【０００７】
そのため、図６に示すように、セラミックグリーンシート６１の主面上の一部領域に導電ペースト６２を所定のパターンで印刷して、周縁部においてセラミックグリーンシート６１の主面に対して鋭角をもつ傾斜面６３を有する内部電極（内部回路要素膜）６４，６４を形成し、その周縁部に重なるようにセラミックペースト６５を付与する方法が提案されている（特許文献１参照）。
【０００８】
この方法によれば、セラミックペースト６５の付与位置にずれが生じ、セラミックペースト６５が内部電極（内部回路要素膜）６４に乗り上げた場合にも、乗り上げた部分が、セラミックグリーンシート６１の積層、圧着の工程で、内部電極６４，６４間に迅速に移動し、円滑にレベリングされることから、セラミックペーストが厚みの増大を防止することが可能になる。
【０００９】
また、図７に示すように、セラミックグリーンシート６１の主面上の一部領域に導電ペースト６２を所定のパターンで印刷することにより形成された内部電極（内部回路要素膜）６４，６４の周囲に、内部電極６４，６４よりも厚みが大きくなるようにセラミックペースト６５を付与する方法も提案されている（特許文献２参照）。
【００１０】
この方法の場合には、セラミックペースト６５を所定の範囲に制御することにより、セラミックペーストの過剰厚みにより積層体の厚みばらつきを抑制しつつ、内部電極の寸法精度を高めることが可能になるとされている。
【００１１】
しかし、上記特許文献１および特許文献２の方法を適用した場合にも、実際には、焼成後にデラミネーションやクラックなどの構造欠陥が発生しており、さらに信頼性の高い積層セラミック電子部品の製造方法が要求されているのが実情である。
【特許文献１】特開２０００−３１１８３１号公報
【特許文献２】特開２００４−１５２９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記実情に鑑みてなされたものであり、セラミック層と内部回路要素膜を積層、焼成する工程を経て製造される、積層セラミックコンデンサ、積層インダクタ、多層回路基板などの積層セラミック電子部品を、デラミネーションやクラックなどの構造欠陥を発生させることなく確実に製造することが可能な積層セラミック電子部品の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、上述の特許文献１および特許文献２の方法を用いた場合にも発生する、デラミネーションやクラックなどの構造欠陥の原因を調査、検討したところ、内部電極（内部回路要素膜）を形成する際や、セラミックペーストを付与する際に生じる、内部電極パターンやセラミックペーストパターンの周縁部などに形成される突起が原因であることがわかった。
【００１４】
すなわち、内部回路要素膜の形成やセラミックペーストの付与には、一般的にスクリーン印刷などの印刷手法が用いられるが、この印刷の際に印刷パターンの端縁部となる内部回路要素膜の周縁部およびセラミックペーストの端縁部に突起部分が形成され、特に、内部回路要素膜の突起部分とセラミックペーストの突起部分が重なった場合、非常に高い突起が形成されることになり、セラミックペーストの流動性だけでは吸収、緩和できず、デラミネーションやクラックなどの構造欠陥の原因となることがわかった。
発明者等は、かかる知見に基づき、さらに検討、実験を重ねて、本発明を完成するに至った。
【００１５】
本発明（請求項１）の積層セラミック電子部品の製造方法は、
厚みが２μm以下のセラミックグリーンシートの主面上の一部領域に、その厚みによる段差をもたらす状態で内部回路要素膜を、その周縁部が前記セラミックグリーンシートの主面に対して鋭角の傾斜面となるように形成する工程と、
前記内部回路要素膜の周囲のセラミックグリーンシート上に、前記内部回路要素膜の周縁部に重なるようにセラミックペーストを付与して、前記内部回路要素膜の厚みによる段差を低減するためのセラミックペースト層を形成する工程と、
前記セラミックペーストが付与された前記セラミックグリーンシートを積み重ねる工程と
を備える積層セラミック電子部品の製造方法であって、
前記セラミックペースト層を形成する工程において、前記セラミックペーストを、主要部の厚みが前記内部回路要素膜の厚みよりも薄く、かつ、前記内部回路要素膜と前記セラミックペーストが重なった前記内部回路要素膜の周縁部において、前記内部回路要素膜表面から突出する突起部の高さが前記内部回路要素膜厚みの０．６倍以下となるような態様で付与すること
を特徴としている。
【００１６】
また、請求項２の積層セラミック電子部品の製造方法は、請求項１の積層セラミック電子部品の製造方法の構成において、前記内部回路要素膜の厚みが、１．５μm以下であることを特徴としている。
【００１７】
また、請求項３の積層セラミック電子部品の製造方法は、請求項１または２記載の積層セラミック電子部品の製造方法の構成において、前記内部回路要素膜を形成する方法および前記セラミックペーストを付与する方法として、スクリーン印刷法を用いることを特徴としている。
【発明の効果】
【００１８】
本発明（請求項１）の積層セラミック電子部品の製造方法は、内部回路要素膜の周囲に、内部回路要素膜の周縁部に重なるようにセラミックペーストを付与して、内部回路要素膜の厚みによる段差を低減するためのセラミックペースト層を形成する工程において、セラミックペーストを、主要部の厚みが内部回路要素膜の厚みよりも薄く、かつ、内部回路要素膜とセラミックペーストが重なった内部回路要素膜の周縁部において、内部回路要素膜表面から突出する突起部の高さ（内部回路要素膜の表面からセラミックペーストの突起部の頂上までの距離）が内部回路要素膜厚みの０．６倍以下となるような態様で付与するようにしているので、セラミックペーストを付与する際にセラミックペーストの付与パターンの周縁部に形成される突起部が、デラミネーションやクラックなどの構造欠陥の原因になることを抑制、防止して、構造欠陥のない信頼性の高い積層セラミック電子部品を確実に製造することが可能になる。
【００１９】
すなわち、内部回路要素膜の厚みに対して、内部回路要素膜の周縁部において、内部回路要素膜表面から突出する、セラミックペースト層の突起部の高さ（内部回路要素膜の表面から突起部の頂上までの距離）を規定することにより、セラミックペーストを付与する際に形成される上記突起部が構造欠陥の原因になること（特に、内部回路要素膜の突起部とセラミックペーストの突起部が重なった場合に、該突起部が構造欠陥の原因になること）を抑制、防止して、構造欠陥のない信頼性の高い積層セラミック電子部品を確実に製造することが可能になる。
【００２０】
なお、本発明において、「内部回路要素膜」とは、例えば、積層セラミックコンデンサにおいて誘電体層（セラミック層）を介して対向するように配設される容量形成用内部電極パターン、積層コイル部品におけるコイル形成用電極パターン、セラミック多層基板における内部回路パターンなどの種々の回路要素、電極要素などを含む広い概念である。
【００２１】
また、本発明において、前述したセラミックペーストを付与する工程において、「内部回路要素膜の周縁部に重なるように」とは、通常、セラミックグリーンシートの主面上の、内部回路要素膜の周縁部全体を意味するものであるが、例えば、積層セラミックコンデンサにおいて内部電極がセラミックグリーンシートの端部にまで引き出されている場合には、引き出された端縁を除いたセラミックグリーンシートの主面上に位置する内部回路要素膜の周縁部を意味する概念である。
なお、内部回路要素膜の周縁部の傾斜面は、セラミックグリーンシートの主面に対して０．３度〜２．３度の角度をもつように形成されることが好ましい。
【００２２】
また、請求項２の積層セラミック電子部品の製造方法のように、内部回路要素膜厚みが１．５μm以下である場合、セラミックペーストを付与する際に形成される突起部の高さにより、焼成後の構造欠陥の発生率が高くなりやすいが、かかる場合に本発明を適用することにより、構造欠陥の発生を抑制、防止して、構造欠陥のない信頼性の高い積層セラミック電子部品を確実に製造することが可能になる。
なお、本発明は、内部回路要素膜厚みが薄い場合に特に有意義であり、内部回路要素膜厚みが１μm未満の場合にはさらに有意義である。
【００２３】
また、請求項３の積層セラミック電子部品の製造方法のように、内部回路要素膜を形成する方法およびセラミックペーストを付与する方法として、スクリーン印刷法を用いた場合、内部回路要素膜やセラミックペースト層の周縁部に突起部が発生しやすいが、本発明のように、内部回路要素膜の厚みに対して、内部回路要素膜表面から突出する、セラミックペースト層の突起部の高さ（内部回路要素膜の表面から突起部の頂上までの距離）を規定することにより、セラミックペーストを付与する際に形成される突起部が構造欠陥の原因になること（特に、内部回路要素膜の突起部とセラミックペーストの突起部が重なった場合に、該突起部が構造欠陥の原因になること）を抑制、防止しつつ、印刷図形精度や印刷効率などに優れたスクリーン印刷法を用いて、内部回路要素膜の形成やセラミックペーストの付与を効率よく行うことが可能になり、本発明をより実効あらしめることが可能になる。
【発明を実施するための最良の形態】
【００２４】
以下に本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００２５】
この実施例では、図１および図２に示すような構造を有する積層セラミックコンデンサを製造する場合を例にとって説明する。
なお、図１は、本発明の一実施例にかかるセラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す断面図、図２はその要部を示す分解斜視図である。
【００２６】
この実施例の積層セラミックコンデンサは、図１および図２に示すように、セラミック素子１中に、複数の内部電極２ａ，２ｂがセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極２ａ，２ｂが交互にセラミック素子１の逆側の端面４ａ，４ｂに引き出されて、該端面に形成された外部電極５ａ，５ｂに接続された構造を有している。なお、この積層セラミックコンデンサの寸法は、長さ１．６mm、幅０．８mm、厚み０．８mmである。
【００２７】
また、この積層セラミックコンデンサは、図３に示すように、マトリックス状に内部電極パターン（内部回路要素膜）１２を形成したセラミックグリーンシート１１を、各セラミックグリーンシートの内部電極パターンが所定の位置関係となるように積層し、圧着し、得られたマザー積層体を所定の位置で切断して、個々の素子に分割し、脱脂、焼成した後、焼結体（セラミック素子）に外部電極を形成することにより製造されたものである。
【００２８】
以下に、図１に示す積層セラミックコンデンサの製造方法について説明する。
(１)まず、厚みが２μm以下のセラミックグリーンシート（この実施例では厚みが１μmのセラミックグリーンシート）を用意し、このセラミックグリーンシート１１に、スクリーン印刷法により導電ペーストを印刷して、図３に示すように、マトリックス状に内部電極パターン（内部回路要素膜）１２を形成する。このとき、セラミックグリーンシート１１の主面上に、その厚みによる段差をもたらす状態で、かつ、内部電極パターン１２を、その周縁部１２ａがセラミックグリーンシート１１の主面に対して鋭角（この実施例では約０．６°）の傾斜面を与えるように形成する。なお、この実施例では、内部電極パターン１２として厚みＴが１μmの内部電極パターンを形成した（図４）。
【００２９】
(２)それから、図４に要部断面図を示すように、内部電極パターン（内部回路要素膜）１２の周囲のセラミックグリーンシート１１上に、内部電極パターン１２の周縁部１２ａに重なるようにセラミックペースト１３を付与して、内部回路要素膜の厚みによる段差を低減するためのセラミックペースト層１４を形成した。
なお、セラミックペースト１３の付与は、スクリーン印刷法を用いてセラミックペースト１３を所定のパターンとなるように印刷することにより行った。
【００３０】
このとき、セラミックペースト１３を付与する工程において、セラミックペースト１３を、主要部の厚みが内部電極パターン１２の厚みＴよりも薄くなるようにするとともに、内部電極パターン１２とセラミックペースト１３が重なった内部電極パターン１２の周縁部１２ａにおいて、セラミックペースト１３が内部電極パターン１２の上面から突出する部分１３ａの高さ（重なり部分の最大高さ）Ｈを、内部電極パターン１２の厚みＴの０．３倍〜１．１倍の範囲で変化させた。
【００３１】
(３)つぎに、内部電極パターン１２の周縁部１２ａに重なるようにセラミックペースト１３が付与されたセラミックグリーンシート１１を所定枚数（この実施例では３５０層）積み重ね、さらに上下両主面側に内部電極パターンの形成およびセラミックペーストの付与を行っていないセラミックグリーンシート（外層用シート）を所定枚数積層し、圧着することにより、マザー積層体を形成した。
【００３２】
(４)それから、マザー積層体を所定の位置で切断することにより、未焼成の個々の積層素子（セラミックコンデンサ素子）に分割した後、個々の積層素子を焼成し、得られた焼結体（セラミック素子）に外部電極を形成することにより、図１および図２に示すような構造を有する積層セラミックコンデンサを製造した。
【００３３】
そして、上述のようにして得た積層セラミックコンデンサについて、内部電極パターン１２とセラミックペースト１３の重なり部分におけるセラミックペースト１３の、内部電極パターン１２の上面から突出する部分１３ａの高さ（重なり部分の最大高さ）Ｈと、内部電極パターンの厚みＴの関係（Ｈ／Ｔ）と、焼成後におけるデラミネーションやクラックなどの構造欠陥の発生率の関係を調べた。その結果を表１に示す。
【００３４】
【表１】
2006100754.tif 000003
【００３５】
表１より、重なり部分の最大高さＨを、内部電極パターンの厚みＴ（１μm）の０．６倍以下とした場合（本発明の要件を満たす場合）には、構造欠陥の発生は認められなかった。
【００３６】
一方、重なり部分の最大高さＨを、内部電極パターンの厚みＴ（１μm）の０．６倍を超える値とした場合（本発明の要件を満たさない場合）には、構造欠陥が高い割合で発生した。
【００３７】
この結果から、本発明のように、重なり部分の最大高さＨを、内部電極パターンの厚みＴの０．６倍以下とすることにより、構造欠陥の発生を抑制、防止できることが確認された。
【実施例２】
【００３８】
また、セラミックグリーンシートの積層数が２５０層である場合においてセラミックグリーンシートの厚みを１．０μm、２．０μm、３．０μmと変化させるとともに、内部電極パターン１２とセラミックペースト１３の重なり部分におけるセラミックペースト１３の、内部電極パターン１２の上面から突出する部分１３ａの高さ（重なり部分の最大高さ）Ｈを０．６μm、０．９μm、１．１μmと変化させて、積層セラミックコンデンサを製造し、セラミックグリーンシートの厚みと、重なり部分の高さ（最大高さ）Ｈの関係が、焼成後における構造欠陥の発生に与える影響を調べた。その結果を表２に示す。なお、この実施例２では、内部電極パターンの厚みＴは約１μm一定とした。
【００３９】
【表２】
2006100754.tif 000004
【００４０】
表２に示すように、セラミックグリーンシートの厚みが１μm、２μm、３μmのいずれの場合にも、内部電極パターン１２とセラミックペースト１３の重なり部分におけるセラミックペースト１３の内部電極パターン１２の上面から突出する部分１３ａの高さ（重なり部分の最大高さ）Ｈが、内部電極パターンの厚みＴの０．６倍とした場合（本発明の要件を満たす場合）には、構造欠陥の発生は認められなかった。
【００４１】
一方、セラミックグリーンシートの厚みが１μm、２μmと薄い場合には、重なり部分の最大高さＨが、内部電極パターンの厚みＴの０．６倍を超えると、構造欠陥が高い割合で発生した。
なお、セラミックグリーンシートの厚みが３μmと厚い場合には、重なり部分の最大高さＨが、内部電極パターンの厚みＴの０．６倍を超えた場合にも構造欠陥の発生は認められなかった。
【００４２】
この結果から、セラミックグリーンシートの厚みを１μm，２μm，および３μmと変化させた場合にも、本発明のように、重なり部分の最大高さＨを、内部電極パターンの厚みＴの０．６倍以下とすることにより、構造欠陥の発生を抑制、防止できることが確認された。
【実施例３】
【００４３】
上記実施例１の場合と同様の方法で、内部電極パターンの厚みＴを約０．６μm、約１．０μm、約１．５μm、約２．０μmと変化させるとともに、内部電極パターン１２とセラミックペースト１３の重なり部分におけるセラミックペースト１３の内部電極パターン１２の上面から突出する部分１３ａの高さ（重なり部分の最大高さ）Ｈを変化させて積層セラミックコンデンサを製造し、内部電極パターンの厚みＴと、重なり部分の高さ（最大高さ）Ｈが、焼成後における構造欠陥の発生に与える影響を調べた。なお、この実施例３では、セラミックグリーンシートの積層数は３５０層一定とした。
【００４４】
【表３】
2006100754.tif 000005
【００４５】
表３に示すように、内部電極の厚みＴを約０．６μm、約１．０μm、約１．５μm、約２．０μmと変化させた場合にも、重なり部分の最大高さＨを、内部電極パターンの厚みＴの０．６倍以下とした場合（本発明の要件を満たす場合）には、構造欠陥の発生を十分に抑制、防止することができた。
【００４６】
一方、重なり部分の最大高さＨが、内部電極パターンの厚みＴの０．６倍を超える場合（本発明の要件を満たさない場合）には、構造欠陥の発生率が大幅に上昇した。
【００４７】
この結果から、上述のように内部電極パターンの厚みＴを変化させた場合にも、本発明のように、重なり部分の最大高さＨを、内部電極パターンの厚みＴの０．６倍以下とすることにより、構造欠陥の発生を抑制、防止できることが確認された。
【００４８】
なお、上記実施例では、内部電極パターン１２の形成、およびセラミックペースト１３の付与を行う方法としてスクリーン印刷法を用いたが、グラビア印刷、凸版印刷、平板印刷などの他の方法を用いることが可能である。
【００４９】
また、上記実施例では、積層セラミックコンデンサを製造する場合を例にとって説明したが、本発明は積層セラミックコンデンサに限らず、セラミック層と内部回路要素膜が積層された積層インダクタ、多層回路基板などの種々の積層セラミック電子部品を製造する場合に広く適用することが可能である。
【００５０】
なお、本発明は、上記実施例に限定されるものではなく、セラミックグリーンシートの厚み、セラミックグリーンシートを構成するセラミック材料の種類、内部電極パターンを構成する導電材料の種類、内部電極パターンの形成方法、セラミックペーストを構成するセラミック材料の種類、セラミックペーストの付与方法、セラミックグリーンシートの積層数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【産業上の利用可能性】
【００５１】
上述のように、本発明の積層セラミック電子部品の製造方法によれば、セラミックペーストを、主要部の厚みが内部回路要素膜の厚みよりも薄く、かつ、内部回路要素膜の周囲に形成されるセラミックペースト層の、内部回路要素膜の周縁部に重なる部分の突起部の高さを、内部回路要素膜厚みの０．６倍以下となるようにしているので、セラミックペーストを付与する際にセラミックペーストの付与パターンの端縁部に形成される突起部が、デラミネーションやクラックなどの構造欠陥の原因になることを抑制、防止して、構造欠陥のない信頼性の高い積層セラミック電子部品を確実に製造することが可能になる。
したがって、本発明は、内部回路要素膜と、その厚みによる段差を低減するために内部回路要素の周縁部に配設されたセラミックペースト層を備えたセラミックグリーンシートを積み重ねる工程を経て製造される積層セラミック電子部品を製造する分野に広く利用することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例にかかる積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す断面図である。
【図２】本発明の一実施例にかかる積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサの要部を示す分解斜視図である。
【図３】本発明の一実施例にかかる積層セラミック電子部品の製造方法の一工程において、セラミックグリーンシートに、スクリーン印刷法により導電ペーストを印刷した状態を示す平面図である。
【図４】本発明の一実施例にかかる積層セラミック電子部品の製造方法の一工程において、内部電極パターンの周囲にセラミックペーストを付与した状態を示す図である。
【図５】従来の積層セラミック電子部品の製造方法により製造された積層セラミックコンデンサを示す断面図である。
【図６】従来の積層セラミック電子部品の製造方法の一工程を示す図である。
【図７】従来の他の積層セラミック電子部品の製造方法の一工程を示す図である。
【符号の説明】
【００５３】
１            セラミック素子
２ａ，２ｂ    内部電極
３            セラミック層
４ａ，４ｂ    セラミック素子の逆側の端面
５ａ，５ｂ    外部電極
１１          セラミックグリーンシート
１２          内部電極パターン（内部回路要素膜）
１２ａ        内部電極パターンの周縁部
１３          セラミックペースト
１３ａ        内部電極パターンの上面から突出する部分
１４          セラミックペースト層
Ｈ            内部電極パターンの上面から突出する部分の高さ（重なり部分の最大高さ）
Ｔ            内部電極パターンの厚み
【図１】
2006100754.tif 000006
【図２】
2006100754.tif 000007
【図３】
2006100754.tif 000008
【図４】
2006100754.tif 000009
【図５】
2006100754.tif 000010
【図６】
2006100754.tif 000011
【図７】
2006100754.tif 000012