(57)【要約】【課題】  多重化されたコンピュータシステム内で発生するエラーについて、システムに対する影響の程度に対応してエラーの割り込みの通知先を変更する処理を行う。【解決手段】  リンク３１で接続され互いに同期して動作するシステム１０、２０を具備するコンピュータシステムを用いる。システム１０は、フォールト・トレラント制御部１５とＣＰＵ１１とベースボード管理コントローラ１４とハードウェア・モジュール１２／１３と備える。ＣＰＵ１１、ベースボード管理コントローラ１４及びハードウェア・モジュール１２／１３は、フォールト・トレラント制御部１５に接続されている。フォールト・トレラント制御部１５は、システム１０、２０で発生した障害を受信したとき、障害に対応して予め設定されたＣＰＵ１１及びベースボード管理コントローラ１４のうちの少なくとも一方へ、障害に関する割り込みを通知する。【選択図】      図２
2006178557.tif 000002
【特許請求の範囲】
【請求項１】
リンクで互いに接続され、互いに同期して動作する複数のシステムを具備し、
前記複数のシステムの各々は、
フォールト・トレラント制御部と、
前記フォールト・トレラント制御部に接続されたＣＰＵと、
前記フォールト・トレラント制御部に接続されたベースボード管理コントローラと、
前記フォールト・トレラント制御部に接続された複数のハードウェア・モジュールと
を備え、
前記フォールト・トレラント制御部は、前記複数のシステムのいずれかで発生した障害を受信したとき、前記障害に対応して予め設定された前記ＣＰＵ及び前記ベースボード管理コントローラのうちの少なくとも一方へ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項２】
請求項１に記載のコンピュータシステムにおいて、
前記フォールト・トレラント制御部は、
前記障害の要因及び前記障害の種類を判定して、出力する障害検出回路と、
前記障害の要因及び前記障害の種類を格納して、出力するエラー要因記憶部と、
前記障害の種類に対応して予め設定された前記ＣＰＵ及び前記ベースボード管理コントローラのうちの少なくとも一方へ、前記障害に関する割り込みを通知する割り込み切り替え回路と
を備える
コンピュータシステム。
【請求項３】
請求項２に記載のコンピュータシステムにおいて、
前記障害の種類が、前記複数のシステムのうちの他のシステムで発生した障害の場合、
前記障害検出回路は、障害の発生した前記他のシステムとの接続を切断し、
前記割り込み切り替え回路は、前記ＣＰＵ及び前記ベースボード管理コントローラへ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項４】
請求項２に記載のコンピュータシステムにおいて、
前記障害の種類が、前記ＣＰＵ又は前記ハードウェア・モジュールのうちのメモリで発生した障害の場合、
前記障害検出回路は、障害の発生した前記ＣＰＵ又は前記メモリとの接続を切断し、
前記割り込み切り替え回路は、前記ＣＰＵ及び前記ベースボード管理コントローラへ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項５】
請求項２に記載のコンピュータシステムにおいて、
前記障害の種類が、前記ハードウェア・モジュールのうちのＩ／Ｏデバイスで発生した障害の場合、
前記障害検出回路は、障害の発生した前記Ｉ／Ｏデバイスとの接続を切断し、
前記割り込み切り替え回路は、前記ＣＰＵへ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項６】
請求項２に記載のコンピュータシステムにおいて、
前記フォールト・トレラント制御部は、当該フォールト・トレラント制御部に接続する前記ＣＰＵが、前記複数のシステムのうちの主に動作するものか、又は、補助的に動作するものかを示すＣＰＵモードデータを格納するＣＰＵモジュールモード記憶部を更に備え、
前記障害の種類が、前記複数のシステム間の多重化に関わる障害の場合、
前記割り込み切り替え回路は、前記ＣＰＵモジュールモード記憶部の前記ＣＰＵモードデータに基づいて、当該割り込み切り替え回路に接続された前記ＣＰＵへ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項７】
請求項２に記載のコンピュータシステムにおいて、
前記障害の種類が、前記ハードウェア・モジュールで訂正可能な軽障害の場合、
前記割り込み切り替え回路は、前記ベースボード管理コントローラへ、前記障害に関する割り込みを通知する
コンピュータシステム。
【請求項８】
請求項２から７のいずれか一項に記載のコンピュータシステムにおいて、
前記ＣＰＵ及び前記ベースボード管理コントローラのうちの前記障害に関する割り込みを通知されたものの少なくとも一つは、前記エラー要因記憶部から前記障害の要因を読み出して、前記障害の要因に応じた前記障害に関する処理を行う
コンピュータシステム。
【請求項９】
請求項８に記載のコンピュータシステムにおいて、
前記フォールト・トレラント制御部は、前記ＣＰＵが前記エラー要因記憶部から前記障害の要因を読み出そうとするとき、前記障害の種類に応じて前記障害の要因を見えなくする可視化設定記憶部を更に備える
コンピュータシステム。
【請求項１０】
コンピュータシステムのエラー処理方法であって、
ここで、前記コンピュータシステムは、リンクで互いに接続され、互いに同期して動作する複数のシステムを備え、
（ａ）前記複数のシステムのいずれかで発生した障害を受信したとき、前記障害の要因及び前記障害の種類を判定するステップと、
（ｂ）前記障害の種類に対応して予め設定された出力先へ前記障害に関する割り込みを通知するステップと
を具備する
コンピュータシステムのエラー処理方法。
【請求項１１】
請求項１０に記載のコンピュータシステムのエラー処理方法において、
（ｃ）前記出力先が、前記障害の要因に応じた前記障害に関する処理を行うステップを更に具備する
コンピュータシステムのエラー処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータシステムにおけるエラー処理方法に関し、特に多重化されたコンピュータシステムに用いられるエラー処理方法に関する。
【背景技術】
【０００２】
フォールト・トレラント・コンピュータシステムのような高度な信頼性を有するコンピュータシステムが知られている。フォールト・トレラント・コンピュータシステムでは、システムを構成する全てのハードウエア・モジュールが二重化され、又は多重化されている。全てのハードウエア・モジュールは、同期して動作する。そのため例えばある部位で故障が発生したとしても、該ハードウエア・モジュールを切り離し、正常なハードウエア・モジュールで処理を継続することができる。それにより故障に対する耐性が向上している。
【０００３】
このようなコンピュータシステム内で発生するエラーは、システムに対する影響の程度が様々である。全てのエラーに対して同一の方法で処理を行うとすれば、影響の程度の大きなエラーに対する処理方法で対応しなければならなくなる。そのような場合、影響の程度が低いエラーのときには、不必要に丁寧に対応することになり、システムに対する負担が不必要に大きくなり、処理能力に過度な影響が出る可能性がある。システムに対する影響の程度に対応してエラー処理を行うことが可能な技術が望まれている。
【０００４】
特開平７−２００３３４号公報に二重化同期運転方式の技術が開示さている。この二重化同期運転方式は、実質的に同等な２台のプロセッサ系が同一の命令および同一のデータ入力により相互に同期して運転され、その２台のプロセッサ系のうち一方がアクティブ系に指定され他方がスタンバイ系に指定されている。その２台のプロセッサ系にそれぞれ、自装置の運転を正常に継続することができない程度のハードウエア障害を検出する障害検出回路が接続されている。その２台のプロセッサはそれぞれ、第１制御手段と、第２制御手段とを備える。第１制御手段は、自装置がアクティブ系に指定されている状態にあるとき自装置の障害検出回路の検出出力により割込み処理を実行して同期状態をはずすとともにアクティブ系の表示を停止する。第２制御手段は、自装置がスタンバイ系に指定されている状態にあるとき相手装置の障害検出回路の検出出力によりアクティブ系の表示を起動するとともにシングルモードで運転を継続させる。
【０００５】
【特許文献１】特開平７−２００３３４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、多重化されたコンピュータシステム内で発生するエラーについて、システムに対する影響の程度に対応してエラーの割り込みの通知先を変更することが可能なコンピュータシステム及びエラー処理方法を提供することにある。
【０００７】
また、本発明の他の目的は、多重化されたコンピュータシステム内で発生するエラーについて、システムに対する影響の程度に対応したエラー処理を行うことが可能なコンピュータシステム及びエラー処理方法を提供することにある。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
従って、上記課題を解決するために、本発明のコンピュータシステムは、リンク（３１）で互いに接続され、互いに同期して動作する複数のシステム（１０，２０）を具備する。複数のシステム（１０，２０）の各々は、フォールト・トレラント制御部（１５，２５）と、ＣＰＵ（１１，２１）と、ベースボード管理コントローラ（１４，２４）と、複数のハードウェア・モジュール（１２／１３，２２／２３）と備える。ＣＰＵ（１１，２１）、ベースボード管理コントローラ（１４，２４）及び複数のハードウェア・モジュール（１２／１３，２２／２３）は、それぞれフォールト・トレラント制御部（１５，２５）に接続されている。フォールト・トレラント制御部（１５，２５）は、複数のシステム（１０，２０）のいずれかで発生した障害を受信したとき、その障害に対応して予め設定されたＣＰＵ（１１，２１）及びベースボード管理コントローラ（１４，２４）のうちの少なくとも一方へ、その障害に関する割り込みを通知する。
システムに対する障害の影響の程度に対応して割り込みの通知先を予め設定しているので、システムに対する障害の影響の程度に対応したエラー処理を行うことができる。
【００１０】
上記のコンピュータシステムにおいて、フォールト・トレラント制御部（１５，２５）は、障害検出回路（２）と、エラー要因記憶部（３）と、割り込み切り替え回路（４）とを備える。障害検出回路（２）は、その障害の要因及びその障害の種類を判定して、出力する。エラー要因記憶部（３）は、その障害の要因及びその障害の種類を格納して、出力する。割り込み切り替え回路（４）は、その障害の種類に対応して予め設定されたＣＰＵ（１１、２１）及びベースボード管理コントローラ（１４、２４）のうちの少なくとも一方へ、その障害に関する割り込みを通知する。
【００１１】
上記のコンピュータシステムにおいて、その障害の種類が、複数のシステム（１０、２０）のうちの他のシステム（２０）で発生した障害の場合、障害検出回路（２）は、障害の発生した他のシステム（２０）との接続を切断する。割り込み切り替え回路（４）は、ＣＰＵ（１１）及びベースボード管理コントローラ（１４）へ、その障害に関する割り込みを通知する。
【００１２】
上記のコンピュータシステムにおいて、その障害の種類が、ＣＰＵ（１１、２１）又はハードウェア・モジュール（１２／１３，２２／２３）のうちのメモリ（１２，２２）で発生した障害の場合、障害検出回路（２）は、障害の発生したＣＰＵ（１１、２１）又はメモリ（１２，２２）との接続を切断する。割り込み切り替え回路（４）は、ＣＰＵ（１１、２１）及びベースボード管理コントローラ（１４、２４）へ、その障害に関する割り込みを通知する。
【００１３】
上記のコンピュータシステムにおいて、その障害の種類が、ハードウェア・モジュール（１２／１３，２２／２３）のうちのＩ／Ｏデバイス（１３，２３）で発生した障害の場合、障害検出回路（２）は、障害の発生したＩ／Ｏデバイス（１３，２３）との接続を切断する。割り込み切り替え回路（４）は、ＣＰＵ（１１、２１）へ、その障害に関する割り込みを通知する。
【００１４】
上記のコンピュータシステムにおいて、フォールト・トレラント制御部（１５，２５）は、当該フォールト・トレラント制御部（１５，２５）に接続するＣＰＵ（１１、２１）が、複数のシステム（１０、２０）のうちの主に動作するものか、又は、補助的に動作するものかを示すＣＰＵモードデータを格納するＣＰＵモジュールモード記憶部（６）を更に備える。その障害の種類が、複数のシステム（１０、２０）間の多重化に関わる障害の場合、割り込み切り替え回路（４）は、ＣＰＵモジュールモード記憶部（６）のそのＣＰＵモードデータに基づいて、当該割り込み切り替え回路（４）に接続されたＣＰＵ（１１、２１）へ、その障害に関する割り込みを通知する。
【００１５】
上記のコンピュータシステムにおいて、その障害の種類が、ハードウェア・モジュール（１２／１３，２２／２３）で訂正可能な軽障害の場合、割り込み切り替え回路（４）は、ベースボード管理コントローラ（１４、２４）へ、その障害に関する割り込みを通知する。
【００１６】
上記のコンピュータシステムにおいて、ＣＰＵ（１１、２１）及びベースボード管理コントローラ（１４、２４）のうちのその障害に関する割り込みを通知されたものの少なくとも一つは、エラー要因記憶部（３）からその障害の要因を読み出して、その障害の要因に応じたその障害に関する処理を行う。
【００１７】
上記のコンピュータシステムにおいて、フォールト・トレラント制御部（１５、２５）は、ＣＰＵ（１１、２１）がエラー要因記憶部（３）からその障害の要因を読み出そうとするとき、その障害の種類に応じてその障害の要因を見えなくする可視化設定記憶部（５）を更に備える。
【００１８】
上記課題を解決するために本発明のコンピュータシステムのエラー処理方法は、（ａ）複数のシステム（１０，２０）のいずれかで発生した障害を受信したとき、その障害の要因及びその障害の種類を判定するステップと、（ｂ）その障害の種類に対応して予め設定された出力先へその障害に関する割り込みを通知するステップとを具備する。ここで、コンピュータシステムは、リンク（３１）で互いに接続され、互いに同期して動作する複数のシステム（１０，２０）を備えている。
【００１９】
上記のコンピュータシステムのエラー処理方法において、（ｃ）その出力先が、その障害の要因に応じたその障害に関する処理を行うステップを更に具備する。
【発明の効果】
【００２０】
本発明により、多重化されたコンピュータシステム内で発生するエラーについて、システムに対する影響の程度に対応してエラーの割り込みの通知先を変更することができる。それにより、システムに対する影響の程度に対応したエラー処理を行うことが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のコンピュータシステム及びエラー処理方法の実施の形態に関して、添付図面を参照して説明する。
【００２２】
まず、本発明のコンピュータシステムの実施の形態の構成について説明する。図１は、本発明のコンピュータシステムの実施の形態の構成を示すブロック図である。ここでは、本発明のコンピュータシステムの一例として、二重化されたフォールト・トレラント・コンピュータシステムについて説明する。
【００２３】
フォールト・トレラント・コンピュータシステム３０は、第１システム１０及び第２システム２０を具備する。第１システム１０と第２システム２０とは、同期して動作し、リンク３１で信号の送受信が可能に接続されている。
【００２４】
第１システム１０は、フォールト・トレラント制御部（以下、「ＦＴ制御部」と記す）１５、ＣＰＵ１１、メモリ１２、Ｉ／Ｏデバイス１３、ベースボード管理コントローラ（ｂａｓｅｂｏａｒｄ  ｍａｎａｇｅｍｅｎｔ  ｃｏｎｔｒｏｌｌｅｒ  （以下、「ＢＭＣ」と記す））１４のようなハードウェア・モジュールを備える。ＦＴ制御部１５は、各ハードウェア・モジュール（ＣＰＵ１１、メモリ１２、Ｉ／Ｏデバイス１３、ＢＭＣ１４）と接続され、同期動作処理、エラー発生時のエラー処理（例示：割り込みに関する制御、切り替えに関する制御）を行う。
【００２５】
同様に、第２システム２０は、ＦＴ制御部２５、ＣＰＵ２１、メモリ２２、Ｉ／Ｏデバイス２３、ＢＭＣ２４のようなハードウェア・モジュールを備える。ＦＴ制御部２５は、各ハードウェア・モジュール（ＣＰＵ２１、メモリ２２、Ｉ／Ｏデバイス１３、ＢＭＣ２４）と接続され、同期動作処理、エラー発生時のエラー処理（例示：割り込み、切り替えに関する制御）を行う。
【００２６】
ＦＴ制御部１５とＦＴ制御部２５とはリンク３１により接続され、第１システム１０と第２システム２０との間で同期動作処理、エラー発生時のエラー処理（例示：割り込みに関する制御、切り替えに関する制御）を行う。
【００２７】
次に、ＦＴ制御部１５における本発明のエラー処理方法を実行する構成について説明する。なお、ＦＴ制御部２５についても同様であるのでその説明を省略する。図２は、本発明における第１システム１０の構成を示すブロック図である。ＦＴ制御部１５は、エラーを検出し、エラーに関する処理を行うエラー処理回路１を備える。エラー処理回路１は、障害検出回路２、エラー要因レジスタ３、割り込み切り替え回路４、Ｖｉｓｉｂｌｅ設定レジスタ５、ＣＰＵモジュールモードレジスタ６を含む。
【００２８】
障害検出回路２は、ＣＰＵ、メモリ、Ｉ／Ｏデバイス及び他のシステムのいずれかからエラーに関するデータを受信する。そして、エラーを検出した場合に、検出したエラーのエラー要因と、エラー要因の種類とを判定する。そして、エラー要因レジスタ３へ、検出したエラー要因とその種類とを通知する。その際、検出したエラーの種類は、エラーテーブル３５を参照して判定する。エラーテーブル３５は、エラー要因とエラーの種類とを関連付けている。検出したエラー要因を割り込み切り替え回路４へ同時に送信しても良い。
【００２９】
障害検出回路２は、更に、エラー要因に応じて、エラーの発生した第２システム２０や、エラーの発生したハードウェア・モジュール（例示：ＣＰＵ１１、メモリ１２、Ｉ／Ｏデバイス１３）を運用中の第１システム１０から切り離す。エラーの発生したハードウェア・モジュールを切り離した場合、それ以外の箇所は二重化状態のまま運用が継続される。
【００３０】
ここで、エラーテーブルについて説明する。図３は、エラーテーブル３５を示す表である。エラーテーブル３５は、エラー要因とエラーの種類とを関連付けている。エラー要因の各種類への分類は、システムに対する影響の程度を考慮して設定される。
【００３１】
エラーの種類３６は、システムに対する影響の程度に基づいて、フェイタルエラー（Ｆａｔａｌ  Ｅｒｒｏｒ）、アンコレクタブルエラー（Ｕｎｃｏｒｒｅｃｔａｂｌｅ  Ｅｒｒｏｒ）（１）、アンコレクタブルエラー（Ｕｎｃｏｒｒｅｃｔａｂｌｅ  Ｅｒｒｏｒ）（２）、ノンフェイタルエラー（Ｎｏｎ−Ｆａｔａｌ  Ｅｒｒｏｒ）、コレクタブルエラー（Ｃｏｒｒｅｃｔａｂｌｅ  Ｅｒｒｏｒ）の５つが定義されている。
【００３２】
フェイタルエラーとなるエラー要因３７は、ＦＴ制御部（１５、２５）を含むチップセットの重障害を示す。表中には、具体的なエラー要因の記載は省略する。フェイタルエラーの要因の場合、割り込み通知先３８は、ＣＰＵ（１１、２１）とＢＭＣ（１４、２４）である。ＯＳは、割り込み切替え回路４にこの割り込み通知先３８を予め設定しておく。
【００３３】
アンコレクタブルエラー（１）となるエラー要因３７は、ＣＰＵまたはメモリの障害を示す。表中には、具体的なエラー要因の記載は省略する。アンコレクタブルエラー（１）の要因の場合、割り込み通知先３８は、ＣＰＵ（１１、２１）とＢＭＣ（１４、２４）である。ＯＳは、割り込み切替え回路４にこの割り込み通知先３８を予め設定しておく。
【００３４】
アンコレクタブルエラー（２）となるエラー要因３７は、Ｉ／Ｏデバイス１３の障害を示す。表中には、具体的なエラー要因の記載は省略する。アンコレクタブルエラー（２）の要因の場合、割り込み通知先３８は、ＣＰＵ（１１、２１）である。ＯＳは、割り込み切替え回路４にこの割り込み通知先３８を予め設定しておく。
【００３５】
ノンフェイタルエラーとなるエラー要因３７は、主に二重化に関わる障害を示す。表中には、具体的なエラー要因の記載は省略する。ＯＳは、割り込み切替え回路４にこの割り込み通知先３８を予め設定しておく。ただし、ＯＳは、予め二つのＣＰＵ（１１，２１）の一方をメインで動作するＣＰＵ（Ａｃｔｉｖｅ  ＣＰＵ）、他方を補助的な動作をするＣＰＵ（Ｓｔａｎｄｂｙ  ＣＰＵ）に設定をしている。そして、ノンフェイタルエラーの要因の場合、割り込み通知先３８は、エラー要因に応じて、Ａｃｔｉｖｅ  ＣＰＵ側又はＳｔａｎｄｂｙ  ＣＰＵ側である。
【００３６】
コレクタブルエラーとなるエラー要因３７は、ハードウエア・モジュールで訂正可能である軽障害を示す。具体的なエラー要因の記載は省略する。コレクタブルエラーの要因の場合、割り込み通知先３８は、ＢＭＣ（１４、２４）である。ＯＳは、割り込み切替え回路４にこの割り込み通知先３８を予め設定しておく。
【００３７】
図２を参照して、ＣＰＵモジュールモードレジスタ６は、ＯＳが予め二つのＣＰＵ（１１、２１）のうちの一方をメインで動作するＣＰＵ（Ａｃｔｉｖｅ  ＣＰＵ）、他方を補助的な動作をするＣＰＵ（Ｓｔａｎｄｂｙ  ＣＰＵ）とする設定を格納している。
【００３８】
エラー要因レジスタ３は、障害検出回路２から送信されたエラー要因（３７）とその種類（３６）とを格納する。それらから、エラーが発生した箇所とその要因が分かる。そして、そのエラーの種類を割り込み切り替え回路４へ送信する。エラー要因レジスタ３は、ＢＭＣ１４に直接、ＣＰＵ１１にＶｉｓｉｂｌｅ設定レジスタ５を介して、そのエラーの種類を読み込まれる。
【００３９】
割り込み切替え回路４は、エラー要因レジスタ５から出力されたエラーの種類に基づいて、設定に従ってＣＰＵ１１、ＣＰＵ２１及びＢＭＣ１４の少なくとも一つに割り込みをあげる。
【００４０】
ここで、割り込み切り替え回路４について更に説明する。図４は、割り込み切り替え回路４の構成を示すブロック図である。割り込み切り替え回路４は、ＢＭＣ割り込み通知レジスタ４１、ＣＰＵ割り込み通知レジスタ４６、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７、割り込みコントローラ４８を備える。ＣＰＵ割り込み通知レジスタ４６は、Ａｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３、Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４、Ｓｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ４５を含む。
【００４１】
エラー要因レジスタ３は、５種類のエラー要因に対応したＡ〜Ｅのレジスタを含む。すなわち、Ａ〜Ｅのレジスタには、エラーの種類（３６）に対応したエラー要因（３７）が入力される。例えば、エラー要因の種類がフェイタルエラーの場合、Ａレジスタにエラー要因（３７）を示すデータが入力され、他のレジスタの全てに「０」が入力される。エラー要因の種類がアンコレクタブルエラー（１）の場合、Ｂレジスタにエラー要因（３７）を示すデータが入力され、他のレジスタの全てに「０」が入力される。エラー要因の種類がアンコレクタブルエラー（２）の場合、Ｃレジスタにエラー要因（３７）を示すデータが入力され、他のレジスタの全てに「０」が入力される。エラー要因の種類がノンフェイタルエラーの場合、Ｄレジスタにエラー要因（３７）を示すデータが入力され、他のレジスタの全てに「０」が入力される。エラー要因の種類がコレクタブルエラーの場合、Ｅレジスタにエラー要因（３７）を示すデータが入力され、他のレジスタの全てに「０」が入力される。エラー要因レジスタ３は、Ａ〜ＥレジスタのデータをＢＭＣ割り込み通知レジスタ４１へ出力する。
【００４２】
ＢＭＣ割り込み通知レジスタ４１は、エラー要因レジスタ３に含まれるＡ〜Ｅのレジスタに対応したＬ１〜Ｌ５のレジスタを含む。すなわち、ＡレジスタのデータはＬ１レジスタへ、ＢレジスタのデータはＬ２レジスタへ、ＣレジスタのデータはＬ３レジスタへ、ＤレジスタのデータはＬ４レジスタへ、ＥレジスタのデータはＬ５レジスタへ夫々入力される。図４の設定（黒丸印で表示、以下同じ）では、このうち、Ｌ１レジスタ、Ｌ２レジスタ及びＬ５レジスタのいずれかに「１」が入力された場合、ＢＭＣ割り込み通知レジスタ４１は、割り込みコントローラ４８へ割り込みをあげる。これにより、エラー要因の種類が、フェイタルエラー、アンコレクタブルエラー（１）及びコレクタブルエラーのうちのいずれかの場合、ＢＭＣ１４へ割り込みを通知することができる。
また、ＢＭＣ割り込み通知レジスタ４１は、Ｌ１〜Ｌ５のレジスタのデータをＣＰＵ割り込み通知レジスタ４６のＡｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２へ出力する。
【００４３】
Ａｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２は、Ｌ１〜Ｌ５のレジスタに対応したＭ１〜Ｍ５のレジスタを含む。すなわち、Ｌ１レジスタのデータはＭ１レジスタへ、Ｌ２レジスタのデータはＭ２レジスタへ、Ｌ３レジスタのデータはＭ３レジスタへ、Ｌ４レジスタのデータはＭ４レジスタへ、Ｌ５レジスタのデータはＭ５レジスタへ夫々入力される。図４の設定では、このうち、Ｍ１レジスタ、Ｍ２レジスタ及びＭ３レジスタのいずれかに「１」が入力された場合に、Ａｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２は、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７へ割り込みをあげる。これにより、エラー要因の種類が、フェイタルエラー、アンコレクタブルエラー（１）及びアンコレクタブルエラー（２）のうちのいずれかの場合、Ａｃｔｉｖｅ  ＣＰＵへＳＭＩ（Ｓｙｓｔｅｍ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｒｒｕｐｔ）を通知することができる。
また、Ａｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２は、Ｍ１〜Ｍ５のレジスタのデータをＡｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３へ出力する。
【００４４】
Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３は、Ｍ１〜Ｍ５のレジスタに対応したＮ１〜Ｎ５のレジスタを含む。すなわち、Ｍ１レジスタのデータはＮ１レジスタへ、Ｍ２レジスタのデータはＮ２レジスタへ、Ｍ３レジスタのデータはＮ３レジスタへ、Ｍ４レジスタのデータはＮ４レジスタへ、Ｍ５レジスタのデータはＮ５レジスタへ夫々入力される。図４の設定では、このうち、Ｎ４レジスタに「１」が入力された場合に、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３は、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７へ割り込みをあげる。これにより、エラー要因の種類が、ノンフェイタルエラーの場合、Ａｃｔｉｖｅ  ＣＰＵへＩＲＱ（Ｉｎｔｅｒｒｕｐｔ  ＲｅＱｕｅｓｔ）を通知することができる。
また、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３は、Ｎ１〜Ｎ５のレジスタのデータをＳｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４へ出力する。
【００４５】
Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４は、Ｎ１〜Ｎ５のレジスタに対応したＯ１〜Ｏ５のレジスタを含む。すなわち、Ｎ１レジスタのデータはＯ１レジスタへ、Ｎ２レジスタのデータはＯ２レジスタへ、Ｎ３レジスタのデータはＯ３レジスタへ、Ｎ４レジスタのデータはＯ４レジスタへ、Ｎ５レジスタのデータはＯ５レジスタへ夫々入力される。図４の設定では、このうち、Ｏ１レジスタ、Ｏ２レジスタ、Ｏ４レジスタ及びＯ４レジスタのいずれかに「１」が入力された場合に、Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４は、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７へ割り込みをあげる。これにより、エラー要因の種類が、フェイタルエラー、アンコレクタブルエラー（１）、アンコレクタブルエラー（２）及びノンフェイタルエラーのいずれかの場合、Ｓｔａｎｄｂｙ  ＣＰＵへＳＭＩを通知することができる。
また、Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４は、Ｏ１〜Ｏ５のレジスタのデータをＳｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ４５へ出力する。
【００４６】
Ｓｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ４５は、Ｏ１〜Ｏ５のレジスタに対応したＰ１〜Ｐ５のレジスタを含む。すなわち、Ｏ１レジスタのデータはＰ１レジスタへ、Ｏ２レジスタのデータはＰ２レジスタへ、Ｏ３レジスタのデータはＰ３レジスタへ、Ｏ４レジスタのデータはＰ４レジスタへ、Ｏ５レジスタのデータはＰ５レジスタへ夫々入力される。図４の設定では、いずれのレジスタに「１」が入力されても、Ｓｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ４５は、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７へ割り込みをあげない。これにより、エラー要因の種類に関わらず、Ｓｔａｎｄｂｙ  ＣＰＵへＩＲＱを通知しない。
【００４７】
ただし、ＢＭＣ割り込み通知レジスタ４１及びＣＰＵ割り込み通知レジスタ４６の設定は、例であり、割り込みの通知及び非通知は所望の状態に設定可能である。
【００４８】
Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７は、ＣＰＵモジュールモードレジスタ６に格納されているＡｃｔｉｖｅ  ＣＰＵ＝ＣＰＵ１１、Ｓｔａｎｄｂｙ  ＣＰＵ＝ＣＰＵ２１の情報に基づいて、ＣＰＵ割り込み通知レジスタ４６からの割り込み（ＳＭＩ、ＩＲＱ）を割り込みコントローラ４８へ出力するかしないかを決定する。すなわち、ＣＰＵ１１側のＡｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７はＡｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ４２から割り込みを受けると割り込みコントローラ４８へＳＭＩを出力し、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３から割り込みを受けると割り込みコントローラ４８へＩＲＱを出力する。ＣＰＵ２１側のＡｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７はＳｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４から割り込みを受けると割り込みコントローラ４８へＳＭＩを出力し、Ｓｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ４５から割り込みを受けると割り込みコントローラ４８へＩＲＱを出力する。
【００４９】
割り込みコントローラ４８は、ＢＭＣ割り込み通知レジスタ４１からの割り込みを受信した場合、ＢＭＣ１４へ割り込みを通知する。割り込みコントローラ４８は、Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路４７からの割り込みを受信した場合、ＣＰＵ１１、または
ＣＰＵ２１へＳＭＩまたはＩＲＱの割り込みを通知する。
【００５０】
図２を参照して、Ｖｉｓｉｂｌｅ設定レジスタ５は、ＣＰＵ（１１、２１）がエラー要因レジスタ３を読み込むとき、エラー要因レジスタ３の特定のレジスタを読めないようにマスクする。
【００５１】
ここで、Ｖｉｓｉｂｌｅ設定レジスタ５を更に説明する。図５は、Ｖｉｓｉｂｌｅ設定レジスタ５を示すブロック図である。Ｖｉｓｉｂｌｅ設定レジスタ５は、Ｑ１〜Ｑ５レジスタを含む。ＣＰＵ（１１、２１）からエラー要因レジスタ３のＡ〜Ｅレジスタを読み込む場合、Ａ〜ＥレジスタとＱ１〜Ｑ５レジスタとのＡＮＤが出力される。そのため、図５の設定の場合、Ｅレジスタのデータはマスクされ、ＣＰＵ（１１、２１）から見えなくなる。すなわち、ＣＰＵ（１１、２１）は、コレクタブルエラーの割り込みが認識できないようになっている。ただし、Ｖｉｓｉｂｌｅ設定レジスタ５の設定は、例であり、割り込みの通知のマスクは所望の状態に設定可能である。
【００５２】
次に、本発明のエラー処理方法（コンピュータシステムの実施の動作）の実施の形態に関して、添付図面を参照して説明する。図６、図８、図１０、図１２、図１４は、本発明のエラー処理方法（コンピュータシステムの実施の動作）の実施の形態を示すフロー図である。図７、図９、図１１、図１３、図１５は、本発明のエラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【００５３】
まず、ＯＳはシステムを二重化するときに各割り込み通知レジスタを二重化で使用する形態に設定する。その設定には、図２〜図４に示す設定を含む。
【００５４】
次に、フェイタルエラーが発生した場合について説明する。図６は、フェイタルエラーが発生した場合のエラー処理方法を示すフロー図である。
【００５５】
障害検出回路２が、ＦＴ制御部（例示：２５）を含むチップセットの重障害を検出する（ステップＳ０１）。障害検出回路２は、エラー要因レジスタ３にフェイタルエラー３のエラー要因を通知する（ステップＳ０２）。また、障害検出回路２は、二重化状態が継続できないため、障害が発生した側のシステム（例示：第２システム２０）を運用中のシステム（例示：第１システム１０）から切り離す（ステップＳ０３）。この状態を示しているのが図７である。
【００５６】
次に、エラー要因レジスタ３は、エラー要因とその種類を割り込み切り替え回路４へ出力する（ステップＳ０４）。割り込み切替え回路４は、図４に示す設定に従って、ＣＰＵ（例示：１１）及びＢＭＣ（例示：１４）に割り込み（ＳＭＩ割り込み５１、ＢＭＣ割り込み５２）をあげる（ステップＳ０５、Ｓ０６）。ＣＰＵ（例示：１１＝ＯＳの割り込みハンドラ）が割り込みを受け取ると、ＯＳは動作可能であればエラー要因レジスタ３を読み込む（ステップＳ０７、Ｓ０８）。ＯＳは、エラー要因に応じて予め設定された障害処理（ログ採取、障害復旧処理）を行う（ステップＳ０９）。
【００５７】
ＢＭＣ（例示：１４）は、ＣＰＵ（例示：１１＝ＯＳ）が動作しているか否かを監視している（ステップＳ１０）。そして、ＯＳが動作しない場合（ステップＳ１０：ＮＯ）、ＢＭＣ（例示：１４）がエラー要因レジスタ３を読み込む（ステップＳ１１、Ｓ１２）。そして、ＢＭＣ（例示：１４）は、障害処理として、エラー要因に応じて自身の記憶部（例示：図２に示す不揮発性メモリ３３、以下同じ）にログ採取のみを行う（ステップＳ１３）。
【００５８】
以上のようにして、フェイタルエラーが発生した場合、コンピュータシステムはそのエラーを処理する。
【００５９】
次に、アンコレクタブルエラー（１）が発生した場合について説明する。図８は、アンコレクタブルエラー（１）が発生した場合のエラー処理方法を示すフロー図である。
【００６０】
障害検出回路２が、ＣＰＵ（例示：１１）またはメモリ（例示：１２）の障害を検出する（ステップＳ２１）。障害検出回路２は、エラー要因レジスタ３にアンコレクタブルエラー（１）のエラー要因を通知する（ステップＳ２２）。また、障害検出回路２は、障害の発生したＣＰＵ（例示：１１）またはメモリ（例示：１２）のみシステムから切り離し、それ以外の箇所は二重化状態のまま運用を継続する（ステップＳ２３）。この状態を示しているのが図９である。ここでは、ＣＰＵ１１及びメモリ１２の両方に障害が発生した例を示している。
【００６１】
次に、エラー要因レジスタ３は、エラー要因とその種類を割り込み切り替え回路４へ出力する（ステップＳ０４）。割り込み切替え回路４は、図４に示す設定に従って、ＣＰＵ（例示：１１）及びＢＭＣ（例示：１４）に割り込み（ＳＭＩ割り込み５１、ＢＭＣ割り込み５２）をあげる（ステップＳ２５、Ｓ２６）。ＣＰＵ（＝ＯＳの割り込みハンドラ）が割り込みを受け取ると、ＯＳは動作可能であればエラー要因レジスタ３を読み込む（ステップＳ２７、Ｓ２８）。ＯＳは、エラー要因に応じて予め設定された障害処理（ログ採取、障害復旧処理）を行う（ステップＳ２９）。
【００６２】
ＢＭＣ（例示：１４）は、ＣＰＵ（例示：１１＝ＯＳ）が動作しているか否かを監視している（ステップＳ３０）。そして、ＯＳが動作しない場合（ステップＳ３０：ＮＯ）、ＢＭＣ（例示：１４）がエラー要因レジスタ３を読み込む（ステップＳ３１、Ｓ３２）。ＢＭＣ（例示：１４）は、障害処理として、エラー要因に応じて自身の記憶部にログ採取のみを行う（ステップＳ３３）。
【００６３】
以上のようにして、アンコレクタブルエラー（１）が発生した場合、コンピュータシステムはそのエラーを処理する。
【００６４】
次に、アンコレクタブルエラー（２）が発生した場合について説明する。図１０は、アンコレクタブルエラー（２）が発生した場合のエラー処理方法を示すフロー図である。
【００６５】
障害検出回路２が、Ｉ／Ｏデバイス（例示：１３）の障害を検出する（ステップＳ４１）。障害検出回路２は、エラー要因レジスタ３にアンコレクタブルエラー（２）のエラー要因を通知する（ステップＳ４２）。また、障害検出回路２は、障害の発生したＩ／Ｏデバイス（例示：１３）のみシステムから切り離し、それ以外の箇所は二重化状態のまま運用を継続する（ステップＳ４３）。この状態を示しているのが図１１である。
【００６６】
次に、エラー要因レジスタ３は、エラー要因とその種類を割り込み切り替え回路４へ出力する（ステップＳ４４）。割り込み切替え回路４は、図４に示す設定に従って、ＣＰＵ（例示：１１）に割り込み（ＳＭＩ割り込み５３、ＳＭＩ割り込み５４）をあげる（ステップＳ４５）。ＣＰＵ（＝ＯＳの割り込みハンドラ）が割り込みを受け取ると、ＯＳはエラー要因レジスタ３を読み込む（ステップＳ４６、Ｓ４７）。ＯＳは、エラー要因に応じて予め設定された障害処理（ログ採取、障害復旧処理）を行う（ステップＳ４８）。
【００６７】
以上のようにして、アンコレクタブルエラー（２）が発生した場合、コンピュータシステムはそのエラーを処理する。
【００６８】
次に、ノンフェイタルエラーが発生した場合について説明する。図１２は、ノンフェイタルエラーが発生した場合のエラー処理方法を示すフロー図である。
【００６９】
ただし、ここでは、ＯＳが、ＣＰＵ１１をメインで動作するＣＰＵ（Ａｃｔｉｖｅ  ＣＰＵ）、ＣＰＵ２１を補助的な動作をするＣＰＵ（Ｓｔａｎｄｂｙ  ＣＰＵ）と設定しているものとする。同様に、ＯＳが、Ａｃｔｉｖｅ  ＣＰＵ側に通知する割り込みを通常の割り込み（ＩＲＱ）、Ｓｔａｎｄｂｙ  ＣＰＵ側に通知する割り込みをＳＭＩ（システム管理割り込み）と設定しているものとする。
【００７０】
障害検出回路２は、第１システム１０の動作と第２システム２０の動作との間で不一致を検出する（ステップＳ６１）。障害検出回路２は、エラー要因レジスタ３にノンフェイタルエラーのエラー要因を通知する（ステップＳ６２）。エラー要因レジスタ３は、エラー要因とその種類を割り込み切り替え回路４へ出力する（ステップＳ６３）。
【００７１】
割り込み切替え回路４のＣＰＵ割り込み通知レジスタ４６は図４に示す設定に従って、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３及びＳｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタの割り込みをＡｃｔｉｖｅ／Ｓｔａｎｄｂｙ判断回路４７へ上げる。Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判断回路４７は、ＣＰＵモジュールモードレジスタ６に予め設定されている情報に基づいて、Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ４３か、Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ４４かどちらか一方の割り込みを割り込みコントローラ４８に通知する。割り込みコントローラ４８は、Ａｃｔｉｖｅ側のＣＰＵ（例示：１１）に、Ａｃｔｉｖｅ側のＩＲＱ割り込み５５を通知し（ステップＳ６４）、Ｓｔａｎｄｂｙ側のＣＰＵ（例示：２１）に、Ｓｔａｎｄｂｙ側のＳＭＩ割り込み５６を通知する（ステップＳ６５）。このように、Ａｃｔｉｖｅ側のＣＰＵ（例示：１１）とＳｔａｎｄｂｙ側のＣＰＵ（例示：２１）とに、別々の割り込みを通知することができる。
【００７２】
Ｓｔａｎｄｂｙ側のＣＰＵ（例示：２１＝ＯＳの割り込みハンドラ）は、ＳＭＩ割り込みを受け取ると、エラー要因レジスタ３を読み込む（ステップＳ６６、Ｓ６７）。そして、再同期に必要な処理を行い（ステップＳ６８）、Ａｃｔｉｖｅ側のＣＰＵ（例示：１１）の指示を待つ。Ａｃｔｉｖｅ側のＣＰＵ（＝ＯＳの割り込みハンドラ）は、ＩＲＱ割り込みを受け取ると、エラー要因レジスタ３を読み込む（ステップＳ６９、Ｓ７０）。そして、Ｓｔａｎｄｂｙ側ＣＰＵに再同期に必要な設定を読出し（ステップＳ７１）、そのコピー処理５７を行う（ステップＳ７２）。この状態を示しているのが図１３である。この後、Ｓｔａｎｄｂｙ側のＣＰＵは、再同期処理を実行する（ステップＳ７２）することで、改めて二重化動作が開始される。
【００７３】
以上のようにして、ノンフェイタルエラーが発生した場合、コンピュータシステムはそのエラーを処理する。
【００７４】
次に、コレクタブルエラーが発生した場合について説明する。図１４は、コレクタブルエラーが発生した場合のエラー処理方法を示すフロー図である。
【００７５】
障害検出回路２が、所定の軽障害を検出する（ステップＳ８１）。障害検出回路２は、エラー要因レジスタ３にコレクタブルエラーのエラー要因を通知する（ステップＳ８２）。エラー要因レジスタ３は、エラー要因とその種類を割り込み切り替え回路４へ出力する（ステップＳ８３）。割り込み切替え回路４は、図４に示す設定に従って、ＢＭＣ（例示：１４）に割り込み（ＢＭＣ割り込み５８）をあげる（ステップＳ８４）。この状態を示しているのが図１５である。
【００７６】
ＢＭＣ（例示：１４）は、割り込みを受け取ると、エラー要因レジスタ３を読み込む（ステップＳ８５、Ｓ８６）。ＢＭＣ（例示：１４）は、エラー要因に応じて自身の記憶部にログ採取のみを行う（ステップＳ８７）。このとき、ＣＰＵ（例示：１４＝ＯＳ）は、割り込み通知を受け取らないので、エラーが発生したことを認識せずに、エラー要因レジスタ３を読み込まず、運用を継続する。
【００７７】
ただし、そのとき、例えば他のエラーが同時に発生した場合、ＯＳはエラー要因レジスタ３を読み込むことになる。この場合、Ｖｉｓｉｂｌｅ設定レジスタ６が無いと、第１システム１０と第２システム２０との間ででエラー要因レジスタ３に差分が出てしまい、同期はずれを起こしてしまう。そのため、本発明においては、Ｖｉｓｉｂｌｅ設定レジスタ６が設けられている。そして、ＯＳは、図５に示すように、予めＶｉｓｉｂｌｅ設定レジスタ６にコレクタブルエラーのマスク設定を行う。これにより、ＣＰＵ（ＯＳ）側からエラー要因レジスタ３を読み込んだ場合、エラー要因レジスタ３とＶｉｓｉｂｌｅ設定レジスタ６とをＡＮＤしたデータがＯＳに返る。そのため、マスクされている箇所はＯＳからは見えなくなる。すなわち、例えば他のエラーが同時に発生し、ＯＳがエラー要因レジスタ３を読み込んだ場合でも、同期はずれを発生させずに済む。
【００７８】
以上のようにして、コレクタブルエラーが発生した場合、コンピュータシステムはそのエラーを処理する。
【００７９】
このようにして、本願発明では、複数の割り込みを選択できるレジスタを設けることにより、エラー処理の動作によって、発生する割り込みを変更し、処理を実行するデバイス及び処理の内容を変更することができる。また、ＣＰＵ側からエラー要因を見えなくするマスクレジスタを設けることにより、ＣＰＵ（＝ＯＳ）にエラーが発生したことを認識させることなくＢＭＣのみでエラー処理を実行することができる。
【図面の簡単な説明】
【００８０】
【図１】図１は、本発明のコンピュータシステムの実施の形態の構成を示すブロック図である。
【図２】図２は、本発明における第１システム１０の構成を示すブロック図である。
【図３】図３は、エラーテーブル３５を示す表である。
【図４】図４は、割り込み切り替え回路４の構成を示すブロック図である。
【図５】図５は、Ｖｉｓｉｂｌｅ設定レジスタ５を示すブロック図である。
【図６】図６は、本発明のエラー処理方法の実施の形態を示すフロー図である。
【図７】図７は、本発明のエラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【図８】図８は、本発明のエラー処理方法の実施の形態を示すフロー図である。
【図９】図９は、本発明の各エラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【図１０】図１０は、本発明のエラー処理方法の実施の形態を示すフロー図である。
【図１１】図１１は、本発明のエラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【図１２】図１２は、本発明のエラー処理方法の実施の形態を示すフロー図である。
【図１３】図１３は、本発明のエラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【図１４】図１４は、本発明のエラー処理方法の実施の形態を示すフロー図である。
【図１５】図１５は、本発明のエラー処理方法におけるコンピュータシステムの状態を示す概略図である。
【符号の説明】
【００８１】
１    エラー処理回路
２    障害検出回路
３    エラー要因レジスタ
４    割り込み切り替え回路
５    Ｖｉｓｉｂｌｅ設定レジスタ
６    ＣＰＵモジュールモードレジスタ
１０    第１システム
１１、２１    ＣＰＵ
１２、２２    メモリ
１３、２３    Ｉ／Ｏデバイス
１４、２４    ベースボード管理コントローラ（ＢＭＣ）
１５、２５    フォールト・トレラント制御部（ＦＴ制御部）
２０    第２システム
３１    リンク
３６    種類
３７    エラー要因
３８    割り込み通知先
４１    ＢＭＣ割り込み通知レジスタ
４２    Ａｃｔｉｖｅ  ＳＭＩ割り込み通知レジスタ
４３    Ａｃｔｉｖｅ  ＩＲＱ割り込み通知レジスタ
４４    Ｓｔａｎｄｂｙ  ＳＭＩ割り込み通知レジスタ
４５    Ｓｔａｎｄｂｙ  ＩＲＱ割り込み通知レジスタ
４６    ＣＰＵ割り込み通知レジスタ
４７    Ａｃｔｉｖｅ／Ｓｔａｎｄｂｙ判定回路
４８    割り込みコントローラ
５１、５３、５４、５６    ＳＭＩ割り込み
５２、５８    ＢＭＣ割り込み
５５    ＩＲＱ割り込み
５７    コピー処理
【図１】
2006178557.tif 000003
【図２】
2006178557.tif 000004
【図３】
2006178557.tif 000005
【図４】
2006178557.tif 000006
【図５】
2006178557.tif 000007
【図６】
2006178557.tif 000008
【図７】
2006178557.tif 000009
【図８】
2006178557.tif 000010
【図９】
2006178557.tif 000011
【図１０】
2006178557.tif 000012
【図１１】
2006178557.tif 000013
【図１２】
2006178557.tif 000014
【図１３】
2006178557.tif 000015
【図１４】
2006178557.tif 000016
【図１５】
2006178557.tif 000017