(57)【要約】【課題】  特徴的な素子構造を用いて、ベースバラスト抵抗及び容量を含んだ構成を少ないチップ面積で実現できるトランジスタを提供する。【解決手段】  トランジスタ１１のベースフィンガＢの上には、電気的に接続された下部電極１３ａが形成される。下部電極１３ａの上には、薄膜抵抗体１２ａ及び誘電体１３ｂが形成される。薄膜抵抗体１２ａ及び誘電体１３ｂの上には、上部電極１３ｃが形成される。上部電極１３ｃは、信号入力配線１４に電気的に接続されている。薄膜抵抗体１２ａは、下面が下部電極１３ａと、上面が上部電極１３ｃとそれぞれ電気的に接続されており、信号入力配線１４とトランジスタ１１のベースフィンガＢとの間に挿入されるベースバラスト抵抗１２として機能する。また、下部電極１３ａ、誘電体１３ｂ及び上部電極１３ｃによって容量１３が形成され、ベースバラスト抵抗１２と並列に挿入される構造となる。【選択図】  図３
2006114698.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数の素子で構成されるバイポーラトランジスタであって、
１つ以上のベース領域を有するトランジスタと、
前記１つ以上のベース領域の全てに接続された下部電極と、
前記下部電極と垂直方向に少なくとも一部が重なる位置に形成され、かつ信号入力端子に接続された上部電極と、
前記下部電極と前記上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成されたベースバラスト抵抗と、
前記下部電極、前記上部電極、及び前記下部電極と前記上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成された容量とで構成される、バイポーラトランジスタ。
【請求項２】
半導体基板上に形成された複数の素子で構成されるバイポーラトランジスタであって、
複数のベース領域を有するトランジスタと、
前記複数のベース領域にそれぞれに設けられる、
前記ベース領域に接続された下部電極と、
前記下部電極と垂直方向に少なくとも一部が重なる位置に形成され、かつ信号入力端子に接続された上部電極と、
前記下部電極と前記上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成されたベースバラスト抵抗と、
前記下部電極、前記上部電極、及び前記下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成された容量とで構成される、バイポーラトランジスタ。
【請求項３】
ヘテロ接合バイポーラトランジスタであることを特徴とする、請求項１又は２に記載のバイポーラトランジスタ。
【請求項４】
請求項１又は請求項２のバイポーラトランジスタが複数並列接続されて構成される、トランジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタに関し、より特定的には、半導体基板上に形成される高周波信号用のバイポーラトランジスタの構造に関する。
【背景技術】
【０００２】
周知のように、高周波信号を扱うトランジスタ回路１０１は、高周波特性を確保するため、複数のトランジスタ１１１が並列接続された構成が用いられる（図６）。図６において、各トランジスタ１１１のベースには、直流電圧（バイアス電圧）及び高周波信号が入力される。各トランジスタ１１１のエミッタは、それぞれ接地されており、各トランジスタ１１１からの出力信号は、共通接続されたコレクタから出力される。
【０００３】
この図６に示したトランジスタ回路１０１は、各トランジスタ１１１の動作が、ばらつきなく均一であると仮定した場合の理想回路である。しかし、現実的には、トランジスタ１１１間に特性ばらつき等があるため、トランジスタ特有の動作電流と素子温度との間の正相関によって「温度上昇→動作電流増加→さらに温度上昇」という正帰還がかかり、特定のトランジスタ１１１に電流が集中するという現象を生じさせてしまう。この現象は、トランジスタ回路１０１の利得や効率の低下を招き、最悪の場合には動作時の多大な発熱量で熱暴走するトランジスタ１１１が発生し、このトランジスタ１１１のベース電流が増大して素子破壊を引き起こす恐れがある、という問題がある。
【０００４】
このような問題を解決するために、トランジスタ１１１のベースにベースバラスト抵抗１１２を挿入してベース電流の増大を防止すると共に、高周波信号の利得を向上させるための容量１１３をベースバラスト抵抗１１２と並列に設けた、トランジスタ回路１０２が考えられる（図７）。例えば、特許文献１を参照。このベースバラスト抵抗１１２及び容量１１３を各トランジスタ１１１に個々に持たせる構成によって、特許文献の回路は、熱暴走時のベース電流の増大を防止している。
【特許文献１】特開平８−２７９５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した図７のトランジスタ１１１、ベースバラスト抵抗１１２及び容量１１３を半導体基板上に集積化する場合、一般には図８及び図９に示すような各素子が独立に存在する配置が考えられる。しかし、この従来の素子配置では、集積面積（チップ面積）が大きくなるという問題がある。この問題は、トランジスタの数が多ければ多いほど顕著になる。
【０００６】
それ故に、本発明の目的は、特徴的な素子構造を用いて、ベースバラスト抵抗及び容量を含んだ構成を少ないチップ面積で実現できるトランジスタを提供することである。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板上に形成された複数の素子で構成されるバイポーラトランジスタ（例えば、ヘテロ接合バイポーラトランジスタ）に向けられている。そして、上記目的を達成させるために、本発明のバイポーラトランジスタは、トランジスタ、ベースバラスト抵抗及び容量で構成される。トランジスタは、１つ以上のベース領域を有する。ベースバラスト抵抗は、１つ以上のベース領域の全てに接続された下部電極と、下部電極と垂直方向に少なくとも一部が重なる位置に形成されかつ信号入力端子に接続された上部電極と、下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成される。容量は、下部電極、上部電極、及び下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成される。
【０００８】
また、上記目的を達成させるために、本発明の他のバイポーラトランジスタは、トランジスタ、複数のベースバラスト抵抗及び複数の容量で構成される。トランジスタは、複数のベース領域を有する。複数のベースバラスト抵抗及び複数の容量は、複数のベース領域にそれぞれに設けられる。各ベースバラスト抵抗は、ベース領域に接続された下部電極と、下部電極と垂直方向に少なくとも一部が重なる位置に形成されかつ信号入力端子に接続された上部電極と、下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される抵抗体によって形成される。各容量は、下部電極、上部電極、及び下部電極と上部電極とが重なる位置に少なくとも一部分が挿入される誘電体によって形成される。
【０００９】
これらのバイポーラトランジスタは、複数並列的に接続することでトランジスタ回路（高周波信号向けのパワートランジスタ回路等）を構成することができる。
【発明の効果】
【００１０】
上述した本発明によれば、ベースバラスト抵抗及び容量をトランジスタのベースフィンガの真上に形成することで、トランジスタのベースに並列接続されたベースバラスト抵抗及び容量を含んだトランジスタを、従来と比べて少ないチップ面積で実現することができる。また、複数のベースフィンガの各々についてベースバラスト抵抗及び容量を設ける構成にすれば、トランジスタ内で生じるベースフィンガ間の動作ばらつきを低減し、不均一動作を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
図１〜図４は、本発明の一実施形態に係るバイポーラトランジスタの構造を説明する図である。図１は、本実施形態のバイポーラトランジスタの等価回路を示す図である。図２は、本実施形態のバイポーラトランジスタの上面図である。図３は、図２におけるａ−ａ断面図である。本実施形態に係るバイポーラトランジスタ（例えば、ヘテロ接合バイポーラトランジスタ）は、トランジスタ１１、ベースバラスト抵抗１２及び容量１３で構成され、半導体基板上に形成される。図４は、半導体基板上に形成されたトランジスタ１１の断面構造の一例である。
【００１２】
図３を参照して、トランジスタ１１のベース領域であるベースフィンガＢの上には、ベース電極すなわち下部電極１３ａが形成される。下部電極１３ａの上には、薄膜抵抗体１２ａ及び誘電体１３ｂが形成される。薄膜抵抗体１２ａ及び誘電体１３ｂの上には、上部電極１３ｃが形成される。上部電極１３ｃは、信号入力配線１４と電気的に接続されている。
【００１３】
薄膜抵抗体１２ａは、下面が下部電極１３ａと、上面が上部電極１３ｃとそれぞれ電気的に接続されており、信号入力配線１４とトランジスタ１１のベースフィンガＢとの間に挿入されるベースバラスト抵抗１２として機能する（図３の左側点線）。その抵抗値は、薄膜抵抗体１２ａの抵抗率、厚み及び面積によって自由に設定することができる。また、下部電極１３ａ、誘電体１３ｂ及び上部電極１３ｃによって容量１３が形成され、ベースバラスト抵抗１２と並列に挿入される構造となる（図３の右側点線）。その容量値は、誘電体１３ｂの誘電率、厚み及び面積によって自由に設定することができる。
【００１４】
上記構造のように、ベースバラスト抵抗１２及び容量１３をトランジスタ１１のベースフィンガＢの真上に形成することで、トランジスタ１１のベースに並列接続されたベースバラスト抵抗１２及び容量１３を含んだトランジスタを、従来と比べて少ないチップ面積で実現することができる。
【００１５】
なお、半導体基板上に形成されるバイポーラトランジスタは、一般的に複数のベースフィンガＢを有している。上記実施形態では、複数のベースフィンガＢ（図２では２つのベースフィンガＢ）に対して１つのベースバラスト抵抗１２及び容量１３を設ける例を説明したが、複数のベースフィンガＢの各々についてベースバラスト抵抗１２及び容量１３を設けてもよい（図５）。このような構成にすれば、トランジスタ内で生じるベースフィンガＢ間の動作ばらつきを低減し、不均一動作を抑制することができる。
【００１６】
また、薄膜抵抗体１２ａ及び誘電体１３ｂは、下部電極１３ａと上部電極１３ｃとの間を全て埋めるように形成される必要はなく、所望の抵抗値及び容量値が確保できるのであれば、下部電極１３ａと上部電極１３ｃとに一部でも挟まれていればよい。また、薄膜抵抗体１２ａ及び誘電体１３ｂは、下部電極１３ａと上部電極１３ｃとの間からはみ出す大きさであっても構わない。
【００１７】
また、上記実施形態では、ベースバラスト抵抗１２として薄膜抵抗体１２ａを使用した場合を例示したが、例えば半導体による半導体抵抗体を用いてもよい。また、上記実施形態では、金属電極−誘電体層−金属電極からなるＭＩＭキャパシタを使用した場合を例示したが、誘電体層の代わりに完全空乏化した半導体層を用いてもよい。
【産業上の利用可能性】
【００１８】
本発明のバイポーラトランジスタは、高周波信号を扱うトランジスタ回路等に利用可能であり、特に小さいチップ面積でトランジスタの熱暴走に起因する素子破壊を回避したい場合等に適している。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るバイポーラトランジスタの等価回路を説明する図
【図２】本発明の一実施形態に係るバイポーラトランジスタの構造を説明する上面図
【図３】図２におけるａ−ａ断面図
【図４】半導体基板に形成されたバイポーラトランジスタの構造例を説明する断面図
【図５】本発明の他の実施形態に係るバイポーラトランジスタの等価回路を説明する図
【図６】従来のトランジスタ回路の一例を示す図
【図７】従来のトランジスタ回路の他の一例を示す図
【図８】図７の従来のトランジスタ回路の構造を説明する上面図
【図９】図８におけるｂ−ｂ断面図
【符号の説明】
【００２０】
１１、１１１  トランジスタ
１２、１１２  ベースバラスト抵抗
１３、１１３  容量
１３ａ、１３ｃ  電極
１３ｂ  誘電体
１４  配線
１０１、１０２  トランジスタ回路
【図１】
2006114698.tif 000003
【図２】
2006114698.tif 000004
【図３】
2006114698.tif 000005
【図４】
2006114698.tif 000006
【図５】
2006114698.tif 000007
【図６】
2006114698.tif 000008
【図７】
2006114698.tif 000009
【図８】
2006114698.tif 000010
【図９】
2006114698.tif 000011