(57)【要約】  【課題】  従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる映像信号処理装置及び撮像装置を提供すること。  【解決手段】  撮像装置２０は、被写体を撮像する固体撮像素子３０と、映像信号を処理する映像信号処理装置４０とを有し、映像信号処理装置４０は、露光時間が互いに異なる２種類の映像信号を取得する映像信号取得手段４１と、映像信号を記憶保持する映像メモリ４２と、映像メモリ４２に対する書き込み及び読み出し処理を制御する映像メモリ制御手段４３と、映像信号を合成して合成映像信号を出力する映像信号合成手段４４と、インターレース方式の映像信号をプログレッシブ方式の映像信号に変換するプログレッシブ映像出力手段４５と、合成映像信号を１ライン分記憶する１ラインメモリ４６と、同期信号を生成する同期信号生成手段４７とを備える。【選択図】  図１
2006135510.tif 000002
【特許請求の範囲】
【請求項１】
露光時間が互いに異なるインターレース方式の第１及び第２の映像信号を記憶保持する映像メモリと、前記第１及び第２の映像信号を所定ライン分合成して合成映像信号を出力する映像信号合成手段と、前記合成映像信号を記憶保持するラインメモリと、前記ラインメモリから前記合成映像信号を所定回数読み出してプログレッシブ方式の映像信号を出力するプログレッシブ映像出力手段とを備えたことを特徴とする映像信号処理装置。
【請求項２】
前記映像信号合成手段は、前記第１及び第２の映像信号を１ライン分合成して合成映像信号を出力し、前記プログレッシブ映像出力手段は、前記ラインメモリから前記１ライン分の前記合成映像信号を２回連続して読み出すことを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
前記映像メモリに対する第１の書き込み制御用クロック信号及び第１の読み出し制御用クロック信号と、前記ラインメモリに対する第２の書き込み制御用クロック信号及び第２の読み出し制御用クロック信号とを生成する同期信号生成手段とを備え、
前記第１の読み出し制御用クロック信号は、前記第１の書き込み制御用クロック信号よりも周期が長く、前記第２の読み出し制御用クロック信号は、前記第２の書き込み制御用クロック信号よりも周期が短いことを特徴とする請求項１又は請求項２に記載の映像信号処理装置。
【請求項４】
前記第１の読み出し制御用クロック信号の周期は、前記第１の書き込み制御用クロック信号の周期の２倍であり、前記第２の読み出し制御用クロック信号の周期は、前記第２の書き込み制御用クロック信号の周期の半分であることを特徴とする請求項３に記載の映像信号処理装置。
【請求項５】
請求項１から請求項４までのいずれかに記載の映像信号処理装置と、前記露光時間が互いに異なるインターレース方式の第１及び第２の映像信号を出力する固体撮像素子とを備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば固体撮像素子のダイナミックレンジを拡大して被写体をインターレース方式で撮像し、撮像した映像信号をプログレッシブ方式の映像信号に変換して出力する映像信号処理装置及び撮像装置に関する。
【背景技術】
【０００２】
従来の映像処理装置としては、図３に示すようなものが知られている。図３に示された従来の映像信号処理装置１は、特許文献１に示された撮像装置と、特許文献２に示された画像変換装置とを組み合わせたものである。
【０００３】
特許文献１に示された撮像装置は、２種類の異なる輝度で被写体を撮像し、得られた撮像信号を合成することによって、固体撮像素子のダイナミックレンジを拡大するものである。また、特許文献２に示された画像変換装置は、フィールド単位のフレーム映像信号を映像メモリのアドレス情報と共に映像メモリに記憶させてプログレッシブ変換することによって、インターレース方式の映像信号をプログレッシブ方式の映像信号に変換するものである。
【０００４】
図３において、従来の映像信号処理装置１は、２種類の異なる輝度で被写体を撮像する固体撮像素子２から撮像された映像信号を取得する映像信号取得手段３と、２種類の映像信号を記憶保持する映像メモリ４と、映像メモリ４に対する映像信号の書き込み及び読み出し処理を制御する映像メモリ制御手段５と、２種類の映像信号を合成する映像信号合成手段６と、合成された映像信号をプログレッシブ変換して出力するプログレッシブ映像出力手段７と、同期信号を生成する同期信号生成手段８とを備えている。
【０００５】
従来の映像信号処理装置１は、図４に示すように、まず、同期信号生成手段８によって、垂直同期信号１１及び１２と水平同期信号１３とが生成される。垂直同期信号１１及び水平同期信号１３は、映像信号取得手段３、映像メモリ制御手段５及び映像信号合成手段６に供給され、垂直同期信号１２及び水平同期信号１３は、プログレッシブ映像出力手段７に供給される。
【０００６】
次いで、映像信号取得手段３によって、固体撮像素子２から出力される露光時間の異なった露光Ａ及び露光Ｂの映像信号が１フィールド毎に交互に取得される（図４（ｂ））。
【０００７】
引き続き、映像メモリ制御手段５によって、露光Ａ及び露光Ｂの映像信号が映像メモリ４に書き込みされた後、露光Ａ及び露光Ｂの映像信号が読み出され（図４（ｃ））、映像信号合成手段６によって、露光Ａ及び露光Ｂの映像信号が合成され（図４（ｄ））、その結果、固体撮像素子２のダイナミックレンジが拡大されることとなる。
【０００８】
図４（ｈ）〜（ｊ）は、垂直同期信号１２のｔｐ２における動作の一部を示したもので、映像メモリ制御手段５から出力される露光Ａ１と露光Ｂ１とを映像信号合成手段６がライン毎に合成し、合成映像信号であるＭＩＸ１をライン毎に生成する様子を表している。
【０００９】
この合成映像信号ＭＩＸ１は、垂直同期信号１１の期間ｔｉ３及びｔｉ４で同じものが生成され、それぞれ、インターレース走査における奇数フィールド及び偶数フィールドの合成映像信号として、映像メモリ制御手段５によって映像メモリ４に書き込みされる。
【００１０】
そして、垂直同期信号１２の期間ｔｐ３において、プログレッシブ映像出力手段７によって、合成映像信号が映像メモリ４からライン順を変更して読み出されることにより、インターレース方式からプログレッシブ方式に変換されたプログレッシブ映像信号が出力される（図４（ｆ））。
【特許文献１】特開昭５７−３９６７３号公報（第４−１１頁、第１図）
【特許文献２】特開平１１−３４６３４６号公報（第７−１０頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の映像信号処理装置では、固体撮像素子のダイナミックレンジを拡大するためと、映像信号をインターレース方式からプログレッシブ方式に変換するために、映像メモリに対する書き込み及び読み出しの回数が増大するので、映像信号の処理速度を高速化するには、映像メモリのアクセス帯域幅を拡張しなければならないという問題があった。
【００１２】
この問題を解決するためには、映像メモリのクロック周波数を上げて処理を高速化する対策と、映像メモリバスのバス幅を拡張する対策とがあるが、映像メモリを例えばＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）で構成する場合、以下のような問題があった。
【００１３】
まず、映像メモリのクロック周波数を上げて処理を高速化する対策は、装置全体のクロック周波数や回路実装基板の構造等によりクロック周波数の上限が決まるので所望のアクセス帯域幅が得られないという問題があった。一方、映像メモリバスのバス幅を拡張する対策は、回路のピン数増加によるチップ面積の増大のためチップの小型化の弊害となるという問題と、市販のＳＤＲＡＭはバス幅とメモリ容量との組み合わせが限定されているため所望のバス幅のものを選択すると不必要なメモリ容量の増大を招いて装置の製造コストが高くなるという問題があった。
【００１４】
本発明は、このような問題を解決するためになされたものであり、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる映像信号処理装置及び撮像装置を提供するものである。
【課題を解決するための手段】
【００１５】
本発明の映像信号処理装置は、露光時間が互いに異なるインターレース方式の第１及び第２の映像信号を記憶保持する映像メモリと、前記第１及び第２の映像信号を所定ライン分合成して合成映像信号を出力する映像信号合成手段と、前記合成映像信号を記憶保持するラインメモリと、前記ラインメモリから前記合成映像信号を所定回数読み出してプログレッシブ方式の映像信号を出力するプログレッシブ映像出力手段とを備えた構成を有している。
【００１６】
この構成により、本発明の映像信号処理装置は、映像信号合成手段は、従来よりも少ないライン数分の第１及び第２の映像信号を合成し、プログレッシブ映像出力手段は、映像メモリへのアクセスが不要となるので、映像メモリに対するアクセス回数を大幅に削減することができる。したがって、映像メモリのアクセス帯域幅の拡張を回避することができ、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【００１７】
また、本発明の映像信号処理装置は、前記映像信号合成手段は、前記第１及び第２の映像信号を１ライン分合成して合成映像信号を出力し、前記プログレッシブ映像出力手段は、前記ラインメモリから前記１ライン分の前記合成映像信号を２回連続して読み出す構成を有している。
【００１８】
この構成により、本発明の映像信号処理装置は、映像信号合成手段は、映像メモリに記憶保持された１ライン分の第１及び第２の映像信号を合成し、プログレッシブ映像出力手段は、１ライン分の合成映像信号を２回連続して読み出すことによりプログレッシブ方式の映像信号を出力するので、映像メモリに対するアクセス回数を大幅に削減することができる。したがって、映像メモリのアクセス帯域幅の拡張を回避することができ、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【００１９】
さらに、本発明の映像信号処理装置は、前記映像メモリに対する第１の書き込み制御用クロック信号及び第１の読み出し制御用クロック信号と、前記ラインメモリに対する第２の書き込み制御用クロック信号及び第２の読み出し制御用クロック信号とを生成する同期信号生成手段とを備え、前記第１の読み出し制御用クロック信号は、前記第１の書き込み制御用クロック信号よりも周期が長く、前記第２の読み出し制御用クロック信号は、前記第２の書き込み制御用クロック信号よりも周期が短い構成を有している。
【００２０】
この構成により、本発明の映像信号処理装置は、映像メモリに対する読み出し制御用クロック信号は、書き込み制御用クロック信号よりも周期が長いので、映像メモリからの映像信号の読み出し回数を従来よりも削減することができる。したがって、映像メモリのアクセス帯域幅の拡張を回避することができ、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【００２１】
また、本発明の映像信号処理装置は、ラインメモリに対する読み出し制御用クロック信号は、書き込み制御用クロック信号よりも周期が短いので、ラインメモリに記憶保持された合成映像信号を所定回数読み出してプログレッシブ信号を出力することができる。
【００２２】
さらに、本発明の映像信号処理装置は、前記第１の読み出し制御用クロック信号の周期は、前記第１の書き込み制御用クロック信号の周期の２倍であり、前記第２の読み出し制御用クロック信号の周期は、前記第２の書き込み制御用クロック信号の周期の半分である構成を有している。
【００２３】
この構成により、本発明の映像信号処理装置は、映像メモリに対する読み出し制御用クロック信号の周期は、書き込み制御用クロック信号の周期の２倍なので、２フィールド分の時間を使用して１フィールド分の映像信号を読み出すことができ、映像メモリからの映像信号の読み出し回数を削減することができる。したがって、映像メモリのアクセス帯域幅の拡張を回避することができ、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【００２４】
また、本発明の映像信号処理装置は、ラインメモリに対する読み出し制御用クロック信号の周期は、書き込み制御用クロック信号の周期の半分なので、ラインメモリに記憶保持された２ライン分の合成映像信号を１ライン分所定回数読み出してプログレッシブ信号を出力することができる。
【００２５】
本発明の撮像装置は、映像信号処理装置と、前記露光時間が互いに異なるインターレース方式の第１及び第２の映像信号を出力する固体撮像素子とを備えた構成を有している。
【００２６】
この構成により、本発明の撮像装置は、映像信号合成手段は、従来よりも少ないライン数分の第１及び第２の映像信号を合成し、プログレッシブ映像出力手段は、映像メモリへのアクセスが不要となるので、映像メモリに対するアクセス回数を大幅に削減することができる。したがって、映像メモリのアクセス帯域幅の拡張を回避することができ、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【発明の効果】
【００２７】
本発明は、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができるという効果を有する映像信号処理装置及び撮像装置を提供することができるものである。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を用いて説明する。
【００２９】
まず、本実施の形態の撮像装置の構成について説明する。
【００３０】
図１に示すように、本実施の形態の撮像装置２０は、被写体を撮像する固体撮像素子３０と、被写体が撮像された映像信号を処理する映像信号処理装置４０とを備えている。
【００３１】
映像信号処理装置４０は、固体撮像素子３０の動作を制御して露光時間が互いに異なる２種類の映像信号を取得する映像信号取得手段４１と、映像信号を記憶保持する映像メモリ４２と、映像メモリ４２に対する書き込み及び読み出し処理を制御する映像メモリ制御手段４３と、映像信号を合成して合成映像信号を出力する映像信号合成手段４４と、インターレース方式の映像信号をプログレッシブ方式の映像信号に変換するプログレッシブ映像出力手段４５と、合成映像信号を１ライン分記憶する１ラインメモリ４６と、同期信号を生成する同期信号生成手段４７とを備えている。なお、１ラインメモリ４６は、本発明のラインメモリを構成している。
【００３２】
固体撮像素子３０は、例えばＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）で構成されている。固体撮像素子３０は、被写体からの光を受光する受光面に、格子状に配置され光の強弱に応じて信号電荷を蓄積する複数の画素と、これらの画素から信号電荷を読み出して転送する複数の垂直転送路と、各垂直転送路から転送された信号電荷を出力部に転送する水平転送路とを備え、被写体光をインターレース方式の映像信号として出力するようになっている。
【００３３】
映像信号取得手段４１は、ＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、互いに異なる２種類の露光時間で固体撮像素子３０に被写体を撮像させ、被写体の映像信号を固体撮像素子３０から取得するようになっている。例えば、映像信号取得手段４１は、第１の露光時間で被写体を撮像する固体撮像素子３０の画素から低輝度の映像信号を取得し、第２の露光時間で被写体を撮像する固体撮像素子３０の画素から高輝度の映像信号を取得するようになっている。
【００３４】
映像メモリ４２は、例えばＳＤＲＡＭによって構成され、互いに異なる２種類の露光時間で撮像された映像信号（以下、単に「２種類の映像信号」という。）を記憶保持するようになっている。
【００３５】
映像メモリ制御手段４３は、ＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、２種類の映像信号を映像メモリ４２に書き込む制御と、２種類の映像信号を映像メモリ４２から読み出す制御とを実行するようになっている。なお、映像メモリ４２に対する書き込む制御及び読み出す制御は、クロック信号で構成された垂直同期信号及び水平同期信号（後述）を制御信号として実行されるようになっている。
【００３６】
映像信号合成手段４４は、ＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、映像メモリ４２から読み出された２種類の映像信号を合成して合成映像信号を出力するようになっている。映像信号合成手段４４によって、低輝度の映像信号と高輝度の映像信号とが合成されることにより、固体撮像素子３０のダイナミックレンジが拡大されるようになっている。
【００３７】
プログレッシブ映像出力手段４５は、ＣＰＵ、ＲＯＭ、ＲＡＭ等で構成され、合成された合成映像信号を所定の同期信号に基づいて１ラインメモリ４６に書き込み、書き込み時よりも短い周期の水平同期信号に基づいて１ラインメモリ４６から映像信号を連続して読み出すようになっている。
【００３８】
１ラインメモリ４６は、例えばＳＤＲＡＭによって構成され、１ライン分の映像信号を記憶するようになっている。
【００３９】
同期信号生成手段４７は、ＣＰＵ、ＲＯＭ、ＲＡＭ等によって構成され、第１及び第２の垂直同期信号と、第１及び第２の水平同期信号とを生成して出力するようになっている。ここで、第１の垂直同期信号の周期は、第２の垂直同期信号の周期よりも短く、例えば第２の垂直同期信号の半分の周期で生成される。また、第１の水平同期信号の周期は、第２の水平同期信号の周期よりも短く、例えば第２の水平同期信号の半分の周期で生成される。
【００４０】
第１の垂直同期信号は、映像信号取得手段４１、映像メモリ制御手段４３及び映像信号合成手段４４に出力され、第２の垂直同期信号は、プログレッシブ映像出力手段４５に出力されるようになっている。また、第１の水平同期信号は、映像信号取得手段４１、映像メモリ制御手段４３、映像信号合成手段４４及びプログレッシブ映像出力手段４５に出力され、第２の水平同期信号は、映像メモリ制御手段４３及びプログレッシブ映像出力手段４５に出力されるようになっている。
【００４１】
次に、本実施の形態の撮像装置２０の動作について図１及び図２を用いて説明する。
【００４２】
まず、同期信号生成手段４７によって、図２に示すような垂直同期信号５１及び５２と、水平同期信号５３及び５４とが生成される。次いで、同期信号生成手段４７によって、映像信号取得手段４１、映像メモリ制御手段４３及び映像信号合成手段４４に垂直同期信号５１が出力され、プログレッシブ映像出力手段４５に垂直同期信号５２が出力される。また、映像信号取得手段４１、映像メモリ制御手段４３、映像信号合成手段４４及びプログレッシブ映像出力手段４５に水平同期信号５３が出力され、映像メモリ制御手段４３及びプログレッシブ映像出力手段４５に水平同期信号５４が出力される。
【００４３】
ここで、図２（ａ）及び（ｃ）に示すように、垂直同期信号５１は、１フィールドの走査時間の周期を有し、垂直同期信号５２は、２フィールド分の走査時間、すなわち１フレームの走査時間の周期を有している。また、図２（ｇ）及び（ｉ）に示すように、水平同期信号５３は、１ラインの走査時間の周期を有し、水平同期信号５４は、２ライン分の走査時間の周期を有している。
【００４４】
次いで、映像信号取得手段４１によって、垂直同期信号５１及び水平同期信号５３に基づき、固体撮像素子３０から２種類の映像信号が１フィールド毎に交互に取得される（図２（ｂ））。ここで、１フレームの前半の１フィールド期間ｔ１では奇数ラインの露光Ａ１の映像信号が取得され、１フレームの後半の１フィールド期間ｔ２では偶数ラインの露光Ｂ１の映像信号が取得される。そして、映像メモリ制御手段４３によって、垂直同期信号５１及び水平同期信号５３に基づき、２種類の映像信号が映像メモリ４２に書き込まれる（図２（ｂ））。
【００４５】
引き続き、映像メモリ制御手段４３によって、垂直同期信号５２及び水平同期信号５４に基づき、露光Ａ１及び露光Ｂ１の映像信号が、それぞれ１ラインずつ映像メモリ４２から読み出される(図２（ｄ）及び（ｊ）)。したがって、本実施の形態の撮像装置２０は、映像メモリ制御手段４３が、２フィールド分の時間を使用して１フィールド分の映像信号を読み出すので、映像メモリからの映像信号の読み出し回数を削減することができる。
【００４６】
次いで、映像信号合成手段４４によって、垂直同期信号５２及び水平同期信号５４に基づき、露光Ａ１の１ライン分の映像信号と、露光Ｂ１の１ライン分の映像信号とが合成され（図２（ｅ）及び（ｋ））、１ライン分の合成映像信号ＭＩＸ１が得られる。その結果、固体撮像素子３０のダイナミックレンジが拡大されることとなる。
【００４７】
次いで、プログレッシブ映像出力手段４５によって、垂直同期信号５２及び水平同期信号５４に基づき、１ライン分の合成映像信号ＭＩＸ１が１ラインメモリ４６に書き込まれる。そして、プログレッシブ映像出力手段４５によって、垂直同期信号５２及び水平同期信号５３に基づき、１ライン分の合成映像信号ＭＩＸ１が１ラインメモリ４６から２回連続して読み出され、その結果プログレッシブ方式の映像信号がライン毎に出力される（図２（ｆ）及び（ｌ））。なお、図２（ｌ）におけるＰＧはプログレッシブを表している。
【００４８】
以上のように、本実施の形態の撮像装置２０によれば、映像メモリ制御手段４３は、書き込み制御用クロック信号よりも周期が長い読み出し制御用クロック信号に基づいて映像メモリ４２から映像信号を読み出し、プログレッシブ映像出力手段４５は、１ライン分の合成映像信号を１ラインメモリ４６に書き込むとともに、書き込み制御用クロック信号よりも周期が短い読み出し制御用クロック信号に基づき、１ラインメモリ４６から１ライン分の合成映像信号を読み出してプログレッシブ方式の映像信号を出力するので、映像メモリ４２及び１ラインメモリ４６に対するアクセス回数を大幅に削減することができる。その結果、映像メモリ４２及び１ラインメモリ４６のアクセス帯域幅を拡張する必要がなくなるので、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができる。
【００４９】
なお、前述の実施の形態において、映像信号合成手段４４は１ライン分の映像信号を合成する構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、複数ライン分の映像信号を合成する構成としても同様の効果が得られる。例えば、図２において、映像メモリ制御手段４３が、露光Ａ１、露光Ｂ１、露光Ａ２及び露光Ｂ２の映像信号を映像メモリ４２から読み出し、映像信号合成手段４４が、露光Ａ１と露光Ｂ１とを、また、露光Ａ２と露光Ｂ２とを合成するように構成してもよい。この場合、映像信号合成手段４４は、１ラインメモリ４６に代えて２ライン分の映像信号を記憶保持する２ラインメモリを備える構成となる。
【産業上の利用可能性】
【００５０】
以上のように、本発明に係る映像信号処理装置及び撮像装置は、従来の装置よりも製造コストを低減して映像信号の処理速度の高速化を図ることができるという効果を有し、固体撮像素子のダイナミックレンジを拡大して被写体をインターレース方式で撮像し、撮像した映像信号をプログレッシブ方式の映像信号に変換して出力する映像信号処理装置及び撮像装置等として有用である。
【図面の簡単な説明】
【００５１】
【図１】本実施の形態の撮像装置のブロック図
【図２】本実施の形態の撮像装置に係る映像信号処理の説明図
【図３】従来の撮像装置のブロック図
【図４】従来の撮像装置に係る映像信号処理の説明図
【符号の説明】
【００５２】
２０  撮像装置
３０  固体撮像素子
４０  映像信号処理装置
４１  映像信号取得手段
４２  映像メモリ
４３  映像メモリ制御手段
４４  映像信号合成手段
４５  プログレッシブ映像出力手段
４６  １ラインメモリ
４７  同期信号生成手段
５１、５２  垂直同期信号
５３、５４  水平同期信号
【図１】
2006135510.tif 000003
【図２】
2006135510.tif 000004
【図３】
2006135510.tif 000005
【図４】
2006135510.tif 000006