(57)【要約】【課題】  広いダイナミックレンジを確保しつつ、高速に信号を読み出すことができる固体撮像装置を提供する。【解決手段】  光電変換部２０１から浮遊拡散部２０５に溢れた電荷の一部分に基づく信号をＡＤコンバータ２０６の上位ビットに割り当て、光電変換部２０１に蓄積された電荷に基づく信号をＡＤコンバータ２０６の下位ビットに割り当てることにより、ダイナミックレンジの広い多ビットのデータを、素子の数を増加させることなく可及的に高速に取り出せるようにする。【選択図】  図２
2006197393.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部を含む複数の画素部と、前記光電変換部で光電変換された電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換部とを有し、
前記ＡＤ変換部は、前記光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットよりも上位ビットに割り当てるようにしたことを特徴とする固体撮像装置。
【請求項２】
前記ＡＤ変換部は、前記光電変換部に蓄積された電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットに割り当てるようにしたことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記複数の画素部をマトリクス状に配置し、
前記ＡＤ変換部は、前記マトリクスの列ごとに設けられたＡＤ変換器を有することを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記マトリクスの列ごとに設けられたＡＤ変換器は、それぞれ多重積分型ＡＤ変換器（Multi-Slope integrating AD Converter）であることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記多重積分型ＡＤ変換器は、複数の基準電圧に対して複数の積分器を有することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記ＡＤ変換部は、前記光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換することと、前記光電変換部に蓄積された電荷に基づくアナログ信号をデジタル信号に変換することとを同一のＡＤ変換器で行うことを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項７】
前記光電変換部から電荷が溢れた場合には、前記光電変換部に蓄積可能な電荷の容量に対応するビットを一定値に固定することを特徴とする請求項１〜６の何れか１項に記載の固体撮像装置。
【請求項８】
前記複数の画素部は、ＣＭＯＳセンサーで構成されていることを特徴とする請求項１〜７の何れか１項に記載の固体撮像装置。
【請求項９】
前記ＡＤ変換部は、前記光電変換部から浮遊拡散部に転送された電荷に基づくアナログ信号をデジタル信号に変換することを特徴とする請求項１〜８の何れか１項に記載の固体撮像装置。
【請求項１０】
前記請求項１〜９の何れか１項に記載の固体撮像装置と、
前記固体撮像装置に光学像を結像させるためのレンズと、
前記レンズを通る光量を可変するための絞りとを有することを特徴とするカメラ。
【請求項１１】
光電変換部を含む複数の画素部と、前記光電変換部で光電変換された電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換部とを有する固体撮像装置の駆動方法であって、
前記光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットよりも上位ビットに割り当てるようにしたことを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、カメラ、及び固体撮像装置の駆動方法に関し、特に、ＣＭＯＳエリアセンサに用いて好適なものである。
【背景技術】
【０００２】
従来から、画像信号を電気信号に変換する固体撮像素子として、ＣＣＤ（Charge Coupled Device）が知られている。このＣＣＤは、フォトダイオードアレイを有し、各フォトダイオードに蓄積された電荷にパルス電圧を印加して、蓄積された電荷を電気信号として読み出すようになっている。
【０００３】
また、近年、フォトダイオードとＭＯＳトランジスタとを１チップ化したＣＭＯＳエリアセンサが固体撮像素子として用いられている。ＣＭＯＳエリアセンサは、ＣＣＤと比較して、消費電力が小さくなる、駆動電力が低くなる、高速化が可能になるなどの利点を有している。したがって、今後は、ＣＭＯＳエリアセンサの需要が拡大することが予想される。
【０００４】
そして、このようなＣＭＯＳエリアセンサを利用して、固体撮像素子のダイナミックレンジを拡大するという提案がなされている（特許文献１を参照）。
かかる提案におけるＣＭＯＳエリアセンサは、各画素が、フォトダイオードと、フローティングディフュージョン（floating diffusion；浮遊拡散、以下では必要に応じてＦＤと略称する）領域と、前記フォトダイオードから前記ＦＤ領域に電荷を転送するための転送トランジスタと、前記ＦＤ領域を所定の電位にリセットするためのリセットトランジスタとを有する複数の画素を、マトリックス（行列）状に形成して構成される。
【０００５】
このＣＭＯＳエリアセンサでは、まず、前記フォトダイオードに蓄積された電荷に基づく信号を読み出した後に、前記フォトダイオードから溢れて前記ＦＤ領域に蓄積された電荷に基づく信号とを読み出す。そして、読み出した信号を、アナログアンプを通して出力するようにしている。
【０００６】
【特許文献１】特開２００１−１８６４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述した従来の技術では、信号の読み出しが２回必要になり、且つそれらの信号を、アナログアンプを通して出力している。このため、ＣＭＯＳエリアセンサの動作速度に過大な制限が生じてしまう。したがって、前述した従来の技術を用いた場合、リアルタイムで高速の読み出しが必要になる動画を適切に撮像することが困難であるという問題点があった。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、広いダイナミックレンジを確保しつつ、高速に信号を読み出すことができる固体撮像装置及びその駆動方法、並びにその固体撮像装置を用いたカメラを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、光電変換部を含む複数の画素部と、前記光電変換部で光電変換された電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換部とを有し、前記ＡＤ変換部は、前記光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットよりも上位ビットに割り当てるようにしたことを特徴とする。
【００１０】
本発明のカメラは、前記固体撮像装置と、前記固体撮像装置に光学像を結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
【００１１】
本発明の固体撮像装置の駆動方法は、光電変換部を含む複数の画素部と、前記光電変換部で光電変換された電荷に基づくアナログ信号をデジタル信号に変換するＡＤ変換部とを有する固体撮像装置の駆動方法であって、前記光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットよりも上位ビットに割り当てるようにしたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、光電変換部から溢れた電荷に基づくアナログ信号をデジタル信号に変換するに際し、そのデジタル信号を、前記光電変換部に蓄積可能な電荷の容量に対応するビットよりも上位ビットに割り当てるようにしたので、光電変換された電荷に基づく信号の読み出しを従来よりも簡単に行うことが可能になる。これにより、可及的に広いダイナミックレンジを確保しつつ、可及的に高速に信号を読み出すことができる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
次に、図面を参照しながら、本発明の第１の実施形態について説明する。
図１は、本実施形態の固体撮像装置の概略構成の一例を示す図である。
図１において、画素エリア１００は、光電変換部（例えばフォトダイオード）２０１と、トランジスタ２０２〜２０５と、ＡＤコンバータ（ＡＤ変換器）２０６とを備えて形成された複数のＣＭＯＳセンサー部（画素）１０１ａ〜１０１ｉを、３行×３列の２次元マトリックス状に配置して構成されている。
【００１４】
なお、図１では、複数のＣＭＯＳセンサー部（画素）１０１ａ〜１０１ｉを３行×３列の２次元マトリクス状に配置するようにしたが、ＣＭＯＳセンサー部（画素）１０１の配置数はこれに限定されるものではない。例えば、１０８０行×１９６０列の２次元マトリクス状に複数のＣＭＯＳセンサー部（画素）１０１を配置して、光電変換部２０１の数を増加させることで、解像度を向上させるようにしてもよい。
【００１５】
図２は、ＣＭＯＳセンサー部１０１の等価回路の一例を示す図である。
図２において、光電変換部２０１は、転送スイッチ２０２を介して、浮遊拡散（ＦＤ領域）部２０５に接続されている。リセットスイッチ２０３は、浮遊拡散部２０５の電位を電源電位ＶDDにリセットするためのものである。浮遊拡散部２０５は、容量を含み、ソースフォロアＭＯＳトランジスタ２０７のゲートに接続される。ソースフォロアＭＯＳトランジスタ２０７は、浮遊拡散部２０５で得られたアナログ信号を増幅し、ＡＤコンバータ（ＡＤＣ）２０６に伝達するためのものである。
【００１６】
ＡＤコンバータ２０６は、ソースフォロアＭＯＳトランジスタ２０７から伝達されたアナログ信号をデジタル信号に変換するためのものである。このように、本実施形態では、光電変換されたアナログ信号を画素毎にデジタル信号に変換するようにしている。選択スイッチ２０４は、ＣＭＯＳセンサー部（画素）１０１の選択及び非選択の制御を行うためのものである。
【００１７】
本実施形態では、転送スイッチ２０２、リセットスイッチ２０３、及び選択スイッチ２０４を、ＭＯＳトランジスタで構成しており、各ＭＯＳトランジスタのゲートに供給されるゲート信号により制御される。具体的に、転送スイッチ２０２のゲートには、制御信号ＴＸ１が供給され、リセットスイッチ２０３のゲートには、制御信号Ｒｅｓが供給され、選択スイッチ２０４のゲートには、制御信号Ｓｅｌが供給される。
【００１８】
ここで、制御信号ＴＸ１は、光電変換部２０１からの電荷を浮遊拡散部２０５に転送するための制御信号である。また、制御信号Ｒｅｓは、浮遊拡散部２０５をリセットするための制御信号である。さらに、制御信号Ｓｅｌは、ＣＭＯＳセンサー部１０１を選択するための制御信号である。
【００１９】
図１に戻り、垂直走査回路１０５は、画素エリア１００内に配置されているＣＭＯＳセンサー部１０１を行単位で順次選択するための回路である。
また、図１には示していないが、本実施形態の固体撮像装置には、行メモリ回路が設けられている。この行メモリ回路は、例えば、光電変換部２０１に蓄積された信号レベル（Ｓ）を保持する信号レベル保持容量と、光電変換部２０１から溢れた信号レベル（ＢＳ）を保持する信号レベル保持容量と、リセットレベル（Ｎ）を保持するリセットレベル保持容量とを有している。
【００２０】
なお、本実施形態では、制御信号Ｓにより信号レベル（Ｓ）の保持動作を行い、制御信号ＢＳにより信号レベル（ＢＳ）の保持動作を行い、制御信号Ｎによりリセットレベル（Ｎ）の保持動作を行うものとする。
水平走査回路１０４は、前記行メモリ回路で保持された１行分の信号レベル（Ｓ）、（ＢＳ）と、リセットレベル（Ｎ）とを転送するための回路である。
【００２１】
ここで、図３のタイミングチャートを参照しながら、本実施形態の固体撮像装置の動作の一例について説明する。
まず、浮遊拡散部２０５と光電変換部２０１とを、転送スイッチ２０２と、リセットスイッチ２０３とを導通させることによりリセットした後に（時刻Ｔ１〜Ｔ２）、転送スイッチ２０２を閉じ（時刻Ｔ３）、光電変換部２０１に電荷の蓄積を始める。光電変換部２０１に入射される光量が多く、光電変換部２０１で蓄積可能な光量以上の光量が光電変換部２０１に入射されると、光電変換部２０１から電荷が溢れだし、その電荷の一部分が浮遊拡散部２０５にたまる（時刻Ｔ４〜Ｔ６）。
【００２２】
次いで、浮遊拡散部２０５にたまった電荷に基づく信号を、ＡＤコンバータ２０６の上位ビットに格納して読み出す（時刻Ｔ５〜Ｔ６）。ここで、上位ビットとは、光電変換部２０１に蓄積可能な電荷の容量に対応するビットよりも上位のビットを言う。例えば、光電変換部２０１に蓄積可能な電荷の容量に対応するビットが８ビットであるとすると、上位ビットとは９ビット以降のビットを言う。
【００２３】
次いで、リセットスイッチ２０３を導通させることで浮遊拡散部２０５を再びリセットし（時刻Ｔ７〜Ｔ８）、リセットレベル（Ｎ）の信号をノイズ信号として読み出す（時刻Ｔ８〜Ｔ９）。その後、転送スイッチ２０２を開けて光電変換部２０１に蓄積された電荷に基づく通常の信号を読み出し、ＡＤコンバータ２０６の下位ビットの信号を読み出す（時刻Ｔ９〜Ｔ１１）。
【００２４】
この下位ビットの信号は、リセットノイズ等が除去されたものとなる。このため、本実施形態の固体撮像装置では、高いＳＮ比の信号を取り出すことが可能となる。また、光電変換部２０１から溢れる電荷が無い場合は、光電変換部２０１に蓄積された電荷に基づく通常の信号を読み出す動作によりノイズの少ない信号をそのまま得ることができる。
次いで、ＡＤコンバータ２０６に割り当てられた信号をデジタル信号として外部に出力する。
【００２５】
次に、光電変換部２０１から浮遊拡散部２０５に溢れた電荷（の一部分）に基づく信号を実際の光量に換算する方法の一例について説明する。
光電変換部２０１から浮遊拡散部２０５に電荷が溢れる割合をＹ、実際に検出される電子数をＺ、飽和電子数をＰ、光電変換部２０１で光電変換された実際の電子数をＸとすると、以下の（１式）が成立する。
（Ｘ−Ｐ）×Ｙ×（ｔ0−ｔ1）／ｔ0＝Ｚ  ・・・（１式）
【００２６】
ここで、ｔ1は、光電変換部２０１における電荷の蓄積終了時間（例えば図３の時刻Ｔ１０）と、光電変換部２０１から溢れだした電荷の蓄積終了時間（例えば図３の時刻Ｔ６）との差である。また、ｔ0は、光電変換部２０１における電荷の蓄積時間（例えば図３の時刻Ｔ１０と時刻Ｔ３との差）である。
【００２７】
そうすると、光電変換部２０１で光電変換された実際の電子数Ｘは、以下の（２式）で表される。
Ｘ＝Ｚ×ｔ0／（Ｙ×（ｔ0−ｔ1））＋Ｐ  ・・・（２式）
よって、光電変換部２０１から浮遊拡散部２０５に電荷が溢れる割合Ｙや、｛（ｔ0−ｔ1）／ｔ0｝を調節することで、ＡＤコンバータ２０６に信号を機械的に振り分けることができる。
【００２８】
そして、光電変換部２０１に入射する光量が大きい場合には、（ｔ0−ｔ1）を短くするのが好ましいことが分かる。
例えば、Ｙ＝０．０１（＝１％）、（ｔ0−ｔ1）／ｔ0＝０．５とすると、光電変換部２０１で光電変換された実際の電子数Ｘは、以下の（３式）で表される。
Ｘ＝２００Ｚ＋Ｐ  ・・・（３式）
ここで、飽和電子数Ｐが１００００個であるとすると、３００００個の電子が光電変換される光量の光が光電変換部２０１に入射された場合（すなわち、光電変換部２０１で光電変換された実際の電子数Ｘが３００００個の場合）、実際に検出される電子数Ｚは、１００個となる。
【００２９】
一方、Ｙ＝０．０１（＝１％）で、（ｔ０−ｔ１）／ｔ０＝０．０１とし、飽和電子数Ｐが１００００個、光電変換部２０１で光電変換された実際の電子数Ｘが３００００個とすると、実際に検出される電子数Ｚは、２個となる。この場合、光電変換部２０１で光電変換された実際の電子数Ｘが３０００００個であっても、実際に検出される電子数Ｚは、２９個となる。
以上のように、光電変換部２０１に入射する光量が大きい場合には、（ｔ0−ｔ1）を短くするように調整すると、実際に検出される電子数Ｚを少なくでき好ましい。
【００３０】
また、８ビットで飽和電子数Ｐが１００００個とすると、１ＬＳＢ（Least Significant Bit）は約１０個となる。そうすると、９ビット目は２００００なので、光電変換部２０１から浮遊拡散部２０５に溢れた電荷が１０個のとき、光電変換部２０１で光電変換された実際の電子数Ｘが２００００個とすると、光電変換部２０１から浮遊拡散部２０５に電荷が溢れる割合Ｙは０．０１（＝１％）、｛（ｔ0−ｔ1）／ｔ0｝は０．１となる。このような設定を行うと、９ビット目以上の検出（溢れた電荷の検出）が、１〜８ビット目（光電変換部２０１に蓄積された電荷）と同様な振り分けで行うことができる。また、時間が分かっているので、信号を取り出した後で以上のような設定に換算することも当然可能である。
【００３１】
以上のように本実施形態では、光電変換部２０１から浮遊拡散部２０５に溢れた電荷の一部分に基づく信号をＡＤコンバータ２０６の上位ビットに割り当てるようにしたので、ダイナミックレンジの広い多ビットのデータを、単純な構成で可及的に高速に取り出すことが可能となる。したがって、例えば、動画撮影を行うに際し、光電変換部２０１に蓄積された電荷に基づく信号の読み出しと、光電変換部２０１から溢れた電荷に基づく信号の読み出しとを１フレーム内で行うようにすれば、従来よりも適切に動画撮影を行うことができる。
【００３２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。前述した第１の実施形態では、画素毎にＡＤコンバータ２０６を設けるようにして、画素毎にアナログ信号をデジタル信号に変換するようにした。これに対し、本実施形態では、列毎にアナログ信号をデジタル信号に変換するようにしている。このように、本実施形態と第１の実施形態とは、アナログ信号をデジタル信号に変換する方法が異なるだけであるので、以下の説明において第１の実施形態と同一の部分については、図１〜図３に付した符号と同一の符号を付すなどして詳細な説明を省略する。
【００３３】
図４は、本実施形態の固体撮像装置の概略構成の一例を示す図である。
図４において、画素エリア４００は、第１の実施形態における画素エリア１００からＡＤコンバータ２０６を除いたものと同じである。すなわち、画素エリア４００は、光電変換部２０１と、トランジスタ２０２〜２０５とを備えて形成されたＣＭＯＳセンサー部（画素）４０１を、３行×３列の２次元マトリックス状に複数配置して構成されている。なお、図１では、複数のＣＭＯＳセンサー部（画素）４０１を３行×３列の２次元マトリクス状に配置するようにしたが、ＣＭＯＳセンサー部（画素）４０１の配置数はこれに限定されるものではない。
【００３４】
垂直走査回路１０５からの信号により各画素４０１から出力されたアナログ信号は、ＣＤＳ（相関２重サンプリング）回路部４０２に入力される。そして、ＣＤＳ回路部４０２から出力された各列のアナログ信号は、列毎のＡＤコンバータ４０３によりデジタル信号に変換される。そして、水平走査回路１０４により信号が順次取り出される。このように、本実施形態では、アナログ信号を列毎にデジタル信号に変換するので、第１の実施形態よりも高速に動作することが可能となる。
【００３５】
図５は、列毎のＡＤコンバータ４０３の回路構成の一例を示す図である。
図５に示すようにＡＤコンバータ４０３は、演算器である比較器５０１ａ〜５０１ｃと、記憶部５０３ａ〜５０３ｃと、転送スイッチ５０２ａ〜５０２ｃ、読み出しスイッチ５０４ａ〜５０４ｃと、カウンター５０５とを備えて構成されている。
【００３６】
本実施形態の比較器５０１ａ〜５０１ｃは電圧比較器であり、図５に示すように各列に設けられている。本実施形態の記憶部５０３ａ〜５０３ｃはデジタルメモリーである。このデジタルメモリーとしては、センサーで共通のカウンター１１７に接続されている、ランプ型ＡＤＣアーキテクチャが主に用いられる。このランプ型ＡＤＣアーキテクチャにおいては、電圧比較器５０１ａ〜５０１ｃの一端には画素４０１からＣＤＳ回路部４０２を介して入力された信号を、他端には三角波をそれぞれ印加し、各列の電圧比較器５０１ａ〜５０１ｃが反転した時のカウンター５０５の値を各列の記憶部（デジタルメモリー）５０３ａ〜５０３ｃに保持することでＡＤ変換を行う。
【００３７】
本実施形態ではまず、第１の実施形態と同様に、光電変換部２０１から溢れた電荷に基づく信号（信号レベル（ＢＳ））を上位ビットとしてＡＤコンバータ４０３で読み出す。さらに、光電変換部２０１に蓄積された電荷に基づく信号（信号レベル（Ｓ））とノイズ信号（リセットレベル（Ｎ））とを読み出し、読み出した信号を下位ビットとしてＡＤコンバータ４０３に入力する。
【００３８】
ここで、図６を用いて信号を読み出すタイミングの一例を説明する。
図６において、Ｂは光電変換部２０１から溢れた電荷（信号レベル（ＢＳ））の読み出しを意味する。また、Ｓ−Ｎは、信号レベル（Ｓ）とリセットレベル（Ｎ）の読み出しを示している。
まず、Ｎ行目において、光電変換部２０１から溢れた電荷の読み出し、その電荷に基づくアナログ信号をデジタル信号に変換している間に、光電変換部２０１からの信号レベル（Ｓ）とリセットレベル（Ｎ）とを読み出す。このように、Ｎ行目の上位ビットの読み出し動作と下位ビットの読み出し動作とを並列に行えるので、高速に動作することが可能となる。
【００３９】
ここで、光電変換部２０１から溢れた電荷の読み出し時間（図６のＢ）と、光電変換部２０１からの信号レベル（Ｓ）とリセットレベル（Ｎ）との読み出し時間（図６のＳ−Ｎ）とを等しくすると、水平走査回路１０４による水平転送の時間（図６の水平転送）や、ＡＤ変換の時間（図６のＡＤＣ）も等しく設定でき、有効に時間を使用することができるというメリットがあるが、このような駆動法に特に限定されないのは言うまでもない。
【００４０】
また、フレーム速度が６０フレーム／ｓのような動画を撮像する場合には、例えば１２０Ｈｚの倍速でＡＤコンバータ４０３等を動作することで、より広いダイナミックレンジでの撮像が可能になる。
また、前のフレームの信号を参照し、ある部分は溢れた電子を検出して、広いダイナミックレンジで撮影し、ある領域は通常動作で撮影することも可能である。
【００４１】
さらに、本実施形態では、浮遊拡散部２０５に電荷をためる場合を例に挙げて説明しているが特に限定せず、他の場所に電子やホールをためる場合でも前述したのと全く同様にしてＡＤ変換することができる。また、本実施形態では、上位ビットの読み出しと下位ビットの読み出しとを同じＡＤコンバータ４０３を用いて行ったが同じＡＤコンバータ４０３を用いることに限定されない。ノイズ等によってＡＤコンバータ毎のばらつきが生じてしまう点では、同じＡＤコンバータを用いることが有利であるが、例えば全く異なる複数のＡＤコンバータを用いてもよい。この場合は、複数のＡＤコンバータから信号を並列に読み出すことも可能である。このようにすれば、より一層信号を速く読み出すことが可能となる。
【００４２】
さらに、溢れた電子が存在する場合には、下位ビットの読み出しを行わずに下位ビットを固定してもよい。こうすることで、下位ビットの信号についてはＡＤ変換処理を行わないようにすることも可能であり、低消費電力化が可能になる。このときの固定値は、フルの値でも、０でも、中間の値でも良く、特に限定されない。また、この固定値を設定することが可能な設計にしても構わない。さらに、この固定値を経時的に変化させることも可能である。
【００４３】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。本実施形態では、列毎のＡＤコンバータとして、Multi-Slope integrating AD Converter（多重積分型ＡＤコンバータ）を用いており、本実施形態と第２の実施形態とは、ＡＤコンバータの構成が異なるだけである。したがって、第１及び第２の実施形態と同一の部分については、図１〜図６に付した符号と同一の符号を付すなどして詳細な説明を省略する。
【００４４】
図７は、本実施形態のＡＤコンバータの回路構成の一例を示す図である。なお、比較器５０１ａ〜５０１ｃ以降は、スイッチを介してメモリ部を２種類以上持つ以外は基本的に第２の実施形態と同様の回路である。したがって、図７では、ＡＤコンバータの回路の一部を省略するとともに、以下では、その省略した部分の詳細な説明を省略する。
【００４５】
図７において、７０１ａ〜７０１ｃは、積分器であり、出力信号に依存して電圧の積分値を出力するための回路である。７０２ａ〜７０２ｃは、スイッチであり、積分器７０１ａ〜７０１ｃに対する２種類の基準電圧Ｖ１、Ｖ２、及び画素４０１からＣＤＳ回路部４０２を介して出力された信号（電圧）の何れかを選択するためのものである。
【００４６】
ここで、図８を用いて本実施形態のＡＤコンバータの動作を説明する。
スイッチ７０２ａ〜７０２ｃにより選択された画素４０１からの出力値を、積分器７０１ａ〜７０１ｃにより一定期間（入力電圧積分期間）積分する。そうすると、積分した信号が電圧比較器５０１ａ〜５０１ｃに入力する。
【００４７】
次に、積分器７０１ａ〜７０１ｃへの入力を、画素４０１の信号から基準電圧Ｖ１に変更し、画素４０１からの信号の上位ビットの判定を行う。この判定は、例えば、積分器７０１ａ〜７０１ｃから出力された電圧が、比較用参照電圧である基準電圧Ｖ３を超えたところでのカウンター５０５の値を上位ビット用のデジタルメモリーに記憶することで実現する。
【００４８】
次に、画素４０１からの信号の下位ビットを判定するために、積分器７０１ａ〜７０１ｃへの入力を基準電圧Ｖ２に変更して、積分器７０１ａ〜７０１ｃにて積分を行う。このとき、下位ビット用のデジタルメモリーを使用する。こうすることで、例えば１２ビットのＡＤ変換を行う場合に２12ステップではなく、上位ビットでの２6ステップと下位ビットでの２6ステップとを加算した２7ステップでＡＤ変換が終了する。したがって、ＡＤ変換の高速化が可能である。また、多ビット化にも対応できる。
【００４９】
さらに、本実施形態の回路では、画素４０１毎に大きな容量を必要としない。このため、チップサイズを小さくすることができ、且つ高性能な固体撮像素子を形成することができる。このような本実施形態の固体撮像装置では、光電変換部であるセンサー、読み出し部、及びＡＤコンバータをＣＭＯＳで構成することができ、分割や、スイッチ含めた複数の演算器との接続を容易に行うことができ、アクティブマトリクス動作とあわせて非常に効果的な固体撮像素子を構成することができる。
【００５０】
このような本実施形態のＡＤコンバータを用いれば、溢れた電荷に基づく信号をより一層上位のビットの信号として出力することで、より一層広いダイナミックレンジを確保することが可能となる。
【００５１】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。本実施形態では、Multi-Slope integrating AD Converterに積分器を２種類設けるようにしており、本実施形態と、第３の実施形態とは、ＡＤコンバータの構成の一部が異なるだけである。したがって、第１及び第２の実施形態と同一の部分については、図１〜図８に付した符号と同一の符号を付すなどして詳細な説明を省略する。
【００５２】
図９は、本実施形態のＡＤコンバータの回路構成の一例を示す図である。なお、図９では、ＡＤコンバータの回路の一部を省略するとともに、以下では、前記省略した部分の詳細な説明を省略する。
図９において、まず画素４０１からＣＤＳ回路部４０２を介して出力された信号の電圧は、スイッチ９０１ａより積分器１６１に入力される。この電圧は出力電圧の全てに対応していなければいけない。このため、積分器１６１は、広いダイナミックレンジの積分器である必要がある。
【００５３】
次に、積分器１６１への入力を、画素４０１の信号から基準電圧Ｖ１に変更し、画素４０１からの信号の上位ビットの判定を行う。この判定は、比較用参照電圧である基準電圧Ｖ３を超えたところでのカウンター５０５の値を記憶することで実現する。この場合も、出力電圧の全てに対応していなければいけないため、積分器１６１は、広いダイナミックレンジである必要がある。
【００５４】
次に、画素４０１からの信号の下位ビットを判定するために、積分器への入力を基準電圧Ｖ２に変更して積分を行う。このとき、スイッチ９０１により、積分器９０３が選択されるようにする。積分器９０３への入力電圧は、参照電圧付近である。このため、積分器９０２のダイナミックレンジは狭くてよく、より高精度な積分器を用いて固体撮像装置を構成することができる。
【００５５】
こうすることで、高精度なＡＤ変換機能を持つ固体撮像素子を形成することができ、ビット数の増加にも対応できる。
なお、本実施形態では、画素４０１からの信号を入力する積分器と、基準電圧Ｖ１を入力する積分器とを同一にしたが特に限定されることは無い。また、３つの積分器が異なっても良い。また、基準電圧が３種類以上であっても構わないし、それぞれの組み合わせも設計事項の１つであり特に限定されない。
【００５６】
（他の実施形態）
図１０に基づいて、前述した各実施形態の固体撮像装置をスチルカメラに適用した場合の一実施形態について詳述する。
図１０は、前述した各実施形態の固体撮像装置を「スチルビデオカメラ」に適用した場合を示すブロック図である。
図１０において、１００１は、レンズのプロテクトとメインスイッチを兼ねるバリアであり、１００２は、被写体の光学像を固体撮像素子１００４に結像させるレンズであり、１００３は、レンズ１００２を通った光量を可変するための絞りであり、１００４は、レンズ１００２で結像された被写体を画像信号として取り込むための固体撮像素子であり、１００６は、固体撮像素子１００４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器である。
【００５７】
１００７は、Ａ／Ｄ変換器１００６より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部であり、１００８は、固体撮像素子１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、及び信号処理部１００７に、各種タイミング信号を出力するタイミング発生部であり、１００９は、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部であり、１０１０は、画像データを一時的に記憶する為のメモリ部であり、１０１１は、記録媒体に記録または読み出しを行うためのインターフェース部であり、１０１２は、画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体であり、１０１３は、外部コンピュータ等と通信する為のインターフェース部である。
【００５８】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア１００１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１００６などの撮像系回路の電源がオンされる。
それから、露光量を制御する為に、全体制御・演算部１００９は絞り１００３を開放にし、固体撮像素子１００４から出力された信号はＡ／Ｄ変換器１００６で変換された後、信号処理部１００７に入力される。
そのデータを基に露出の演算を全体制御・演算部１００９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１００９は絞りを制御する。
【００５９】
固体撮像素子１００４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１００９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。
露光が終了すると、固体撮像素子１００４から出力された画像信号はＡ／Ｄ変換器１００６でＡ／Ｄ変換され、信号処理部１００７を通り全体制御・演算部１００９によりメモリ部に書き込まれる。
【００６０】
その後、メモリ部１０１０に蓄積されたデータは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１０１２に記録される。また、外部Ｉ／Ｆ部１０１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００６１】
次に、図１１に基づいて、前述した各実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。
図１１は、前述した各実施形態の固体撮像装置を「ビデオカメラ」に適用した場合を示すブロック図である。図１１において、１１０１は撮影レンズであり、焦点調節を行うためのフォーカスレンズ１１０１Ａ、ズーム動作を行うズームレンズ１１０１Ｂ、及び結像用のレンズ１１０１Ｃを備えている。
１１０２は絞りであり、１１０３は、撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子であり、１１０４は、固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
【００６２】
１１０５は、サンプルホールド回路１１０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路であり、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路１１０５から出力されたクロマ信号Ｃは、色信号補正回路１１２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
【００６３】
また、プロセス回路１１０５から出力された輝度信号Ｙと、色信号補正回路１１２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙとは、エンコーダ回路（ＥＮＣ回路）１１２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタＥＶＦ（Electric View Finder）等の電子ビューファインダへと供給される。
１１０６はアイリス制御回路であり、サンプルホールド回路１１０４から供給される映像信号に基づいてアイリス駆動回路１１０７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り１１０２の開口量を制御すべくｉｇメータを自動制御するものである。
【００６４】
１１１３、１１１４は、サンプルホールド回路１１０４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ１１１３（ＢＰＦ１）、及び第２のバンドパスフィルタ１１１４（ＢＰＦ２）から出力された信号は、ゲート回路１１１５及びフォーカスゲート枠信号で各々ゲートされ、ピーク検出回路１１１６でピーク値が検出されてホールドされると共に、論理制御回路１１１７に入力される。
この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
【００６５】
また、１１１８はフォーカスレンズ１１０１Ａの移動位置を検出するフォーカスエンコーダであり、１１１９はズームレンズ１１０１Ｂの焦点距離を検出するズームエンコーダであり、１１２０は絞り１１０２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１１１７へと供給される。
論理制御回路１１１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ１１１３、１１１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１１０１Ａを駆動すべくフォーカス駆動回路１１０９にフォーカスモータ１１１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。
【００６６】
なお、前述した各実施形態は、何れも本発明を実現するにあがっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されていはならない。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態を示し、固体撮像装置の概略構成の一例を示す図である。
【図２】本発明の第１の実施形態を示し、ＣＭＯＳセンサー部の等価回路の一例を示す図である。
【図３】本発明の第１の実施形態を示し、固体撮像装置の動作の一例を説明するタイミングチャートである。
【図４】本発明の第２の実施形態を示し、固体撮像装置の概略構成の一例を示す図である。
【図５】本発明の第２の実施形態を示し、ＡＤコンバータの回路構成の一例を示す図である。
【図６】本発明の第２の実施形態を示し、信号を読み出すタイミングの一例を説明する図である。
【図７】本発明の第３の実施形態を示し、ＡＤコンバータの回路構成の一例を示す図である。
【図８】本発明の第３の実施形態を示し、ＡＤコンバータの動作を説明する図である。
【図９】本発明の第４の実施形態を示し、ＡＤコンバータの回路構成の一例を示す図である。
【図１０】本発明の他の実施形態を示し、スチルビデオカメラの構成の一例を示すブロック図である。
【図１１】本発明の他の実施形態を示し、ビデオカメラの構成の一例を示すブロック図である。
【符号の説明】
【００６８】
１０１、４０１  画素
２０１  光電変換部
２０２  転送スイッチ
２０３  リセットスイッチ
２０４  選択スイッチ
２０５  浮遊拡散部
２０６、４０３  ＡＤコンバータ
１００２  レンズ
１００３  絞り
１００４  固体撮像素子
【図１】
2006197393.tif 000003
【図２】
2006197393.tif 000004
【図３】
2006197393.tif 000005
【図４】
2006197393.tif 000006
【図５】
2006197393.tif 000007
【図６】
2006197393.tif 000008
【図７】
2006197393.tif 000009
【図８】
2006197393.tif 000010
【図９】
2006197393.tif 000011
【図１０】
2006197393.tif 000012
【図１１】
2006197393.tif 000013