(57)【要約】【課題】本発明の目的は、ゲートの動きをより精細に検出できる変形可能なゲートをもつＭＯＳトランジスタを提供することである。【解決手段】半導体基板に形成された変形可能なゲートをもつＭＯＳトランジスタは、ソースからドレインへの第一の方向及びその第一の方向に対して垂直な第二の方向へ向かって伸びるチャネルエリアにより分けられたソース及びドレインエリアと、チャネルエリアの両側の基板の上に設けられたベアリングポイントの間で第二の方向へ向かって伸びるチャネルエリアの少なくとも上部に設けられた導電ゲートの梁とを含み、そのチャネルエリアでは、チャネルエリアの表面がくぼんでおり、前記梁がチャネルエリアに対して最大のたわみを有するとき、ゲートの梁の形と同様の形をチャネルエリアの表面が有する。【選択図】図４
2006100819.tif 000002
【特許請求の範囲】
【請求項１】
ソースからドレインへの第一の方向及び前記第一の方向に垂直な第二の方向へ向かって伸びるチャネルエリア（１３）により分けられたソース及びドレイン（１１、１２）と、前記チャネルエリアの両側の基板の上に設けられたベアリングポイントの間で前記第二の方向へ向かって伸びる該チャネルエリアの少なくとも上部に設けられた導電ゲートの梁とを含み、該チャネルエリアの表面が、くぼんでおり、前記梁が該チャネルエリアに対して最大のたわみを有するとき、該ゲートの梁の形と同様の形を該チャネルエリアの表面が有することを特徴とする半導体基板（１０）に形成された変形可能なゲートをもつＭＯＳトランジスタ。
【請求項２】
前記チャネルエリア（１３）を覆うゲート酸化層（１４）を更に含むことを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記梁（１６）が、ドープされたポリシリコンで作られることを特徴とする請求項１に記載のトランジスタ。
【請求項４】
前記梁（１６）が、金属、チタニウム、及び窒化ケイ素の三層であることを特徴とする請求項１に記載のトランジスタ。
【請求項５】
前記ソース及びドレインエリア（１１、１２）が、前記チャネルエリア（１３）の形と同一の湾曲した形を有することを特徴とする請求項１に記載のトランジスタ。
【請求項６】
請求項１に記載の変形可能なゲートをもつトランジスタ（２１）を含む発振回路において、前記トランジスタは、増幅器（２０）に提供される電流を伝導し、前記増幅器の出力は、キャパシタ（Ｃ）を介して前記トランジスタの前記ゲートの梁へ接続される回路の出力と対応し、前記ゲートの梁は、バイアス電圧（Ｖｐｏｌ）へ接続されることを特徴とする発振回路。
【請求項７】
チャネルエリアにより分けられたソース及びドレインエリアを基板（３０）上にインプランテーションによって形成し、
前記基板に保護層（３１）を付着させ、
少なくとも前記チャネルエリアの上部の前記保護層に開口部（３２）を形成し、
事前に得られた構造体の化学機械研磨を行い、前記研磨のエッチング方法は、前記保護層を超えて前記基板をエッチングするような方法であって、くぼみ（３３）が前記開口部の下の基板に形成され、前記保護層を取り除き、
基板上にゲート酸化層を形成し、
前記くぼみに第一の犠牲部分（３６）を形成し、
第二の犠牲部分が前記第一の犠牲部分を覆うように、犠牲層を付着させてエッチングし、
前記第二の犠牲部分の上をまたがり、前記くぼみの両側の前記ゲート酸化層に位置する導電ゲートの梁（３７）を形成し、
前記第一及び第二の犠牲部分を取り除く、
ことを特徴とする変形可能なゲートをもつトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変形可能なゲートをもつＭＯＳトランジスタに関する。そのようなトランジスタは、特に、圧力センサ、加速度センサ又は共振器に使用される。
【背景技術】
【０００２】
図１は、既知の変形可能なゲートをもつＭＯＳトランジスタの透視図である。このタイプのトランジスタは、「PROCESS FOR MANUFACTURING MEMs」という名称のEcole Polytechnique Federale de Lausanneによる２００３年９月２５日公開の国際公開第０３／０７８２９９号に記載されている。このトランジスタは、半導体基板１内及びその基板上に形成される。ゲートの梁２は、各エンドで、基板１に設けられた柱３及び４の上にのっている。基板１に形成されたソース／ドレインエリア５及び６は、梁２の両側に設けられる。梁２の下に位置する基板部分は、チャネルエリア７を含む。
【０００３】
図２及び図３は、ゲートの梁２の縦軸に沿った図１の断面図である。静穏状態では、図２に示すように、梁２は水平である。梁は、機械的、静電気的、又は電磁気的な力の作用で変形する。梁が変形すると、図３に示すように、梁は「弧」を描くように湾曲する。梁のエンドが、チャネルエリアから離れているのに対し、ゲートの梁２の中央部分は、チャネルエリア７に近づいている。
【０００４】
梁は、導電層を含み、その導電層は、決められた電圧に設定され、ソース及びドレインとしてエリア５及び６と、チャネルエリアとしてエリア７とを有するＭＯＳトランジスタのゲートを形成する。
【０００５】
梁が水平なとき、ゲート−基板のキャパシタンスは小さい。そのとき、トランジスタは、高いスレショルド電圧を示す。梁がより変形し、基板に近づけば近づくほど、トランジスタのスレショルド電圧は更に低減する。従って、ゲート及びソース／ドレインエリアの既定のバイアスにとって、ゲートの梁２が変形すればするほど、トランジスタを流れる電流はより大きくなる。このように、ゲートの梁の動きは、トランジスタを通り抜ける電流変化に変換される。
【０００６】
しかし、チャネルエリア７を流れる電流は、この全エリアで一定なわけではない。たわんだ状態の梁２とチャネルエリア７との間の距離は、チャネルエリアの外側、つまり柱３及び４に近いエリアよりも、チャネルエリアの中心部の方が短いので、電流密度は、チャネルエリアの中心部で最大になり、柱の近くで最小になる。従って、トランジスタを流れる電流の大部分は、チャネルの中心部を通る。このとき、その外側部は、梁の変形の検出の際に、わずかな機能しか果たさない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ゲートの動きをより精細に検出できる、変形可能なゲートをもつＭＯＳトランジスタを提供することである。
【０００８】
本発明の他の目的は、そのような変形可能なゲートをもつＭＯＳトランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
これらの目的を達成するために、本発明は、半導体基板に形成された変形可能なゲートを有するＭＯＳトランジスタを提供し、ソースからドレインへの第一の方向及びその第一の方向に対して垂直な第二の方向へ向かって伸びるチャネルエリアにより分けられたソース及びドレインエリアと、チャネルエリアの両側の基板の上に設けられたベアリングポイントの間で第二の方向へ向かって伸びるチャネルエリアの少なくとも上部に設けられた導電ゲートの梁とを含み、チャネルエリアでは、チャネルエリアの表面がくぼんでおり、前記梁がチャネルエリアに対して最大のたわみを有するとき、ゲートの梁の形と同様の形をチャネルエリアの表面が有する。
【００１０】
上述のトランジスタの変形によれば、トランジスタは、チャネルエリアを覆うゲート酸化層を更に含む。
【００１１】
上述のトランジスタの変形によれば、梁は、ドープされたポリシリコンで作られる。
【００１２】
上述のトランジスタの変形によれば、梁は、金属、チタニウム、及び窒化ケイ素の三層である。
【００１３】
上述のトランジスタの変形によれば、ソース及びドレインエリアが、チャネルエリアの形と同一の湾曲した形を有する。
【００１４】
本発明はまた、上述したような変形可能なゲートをもつトランジスタを含む発振回路を提供し、そのトランジスタは、増幅器に提供される電流を伝導し、その増幅器の出力は、キャパシタを介してトランジスタのゲートの梁へ接続される回路の出力と対応し、そのゲートの梁はバイアス電圧へ接続される。
【００１５】
本発明は、変形可能なゲートをもつトランジスタの製造方法を更に提供し、その方法は、チャネルエリアによって分けられたソース及びドレインエリアを基板にインプランテーションによって形成し、基板に保護層を付着させ、少なくともチャネルエリアの上部の保護層に開口部を形成し、事前に得られた構造体の化学機械研磨を行い、その研磨のエッチング方法は、保護層を超えて基板にエッチングするような方法であって、くぼみが前記開口部の下の基板に形成され、保護層を取り除き、基板上にゲート酸化層を形成し、前記くぼみに第一の犠牲部分を形成し、第二の犠牲部分が第一の犠牲部分を覆うように、犠牲層を付着させてエッチングし、第二の犠牲部分の上をまたがり、くぼみの両側のゲート酸化層にのっている導電ゲートの梁を形成し、第一及び第二の犠牲層を取り除くというステップを含む。
【００１６】
本発明の前述の目的、特徴、及び利点は、付随の図面と合わせて、特有の実施形態の以下の限定されない説明において、詳細に説明される。
【発明を実施するための最良の形態】
【００１７】
分かりやすくするため、同一の素子は、異なる図面でも同一の参照番号で示され、更に、集積回路の図は、図１、図２、図３、図４、図５、図６、図７及び図９Ａから図９Ｄは、同じ縮尺ではない。
【００１８】
図４は、本発明による変形可能なゲートをもつＭＯＳトランジスタの透視図である。トランジスタは、半導体の基板１０に形成される。チャネルエリア１３により分けられた二つのソース／ドレインエリア１１及び１２が、基板１０に形成される。部分的に示されている薄い酸化ケイ素層１４は、基板１０を覆う。チャネルエリア１３並びにソース／ドレインエリア１１及び１２の表面は湾曲して、溝を形成する。点線で示されているゲートの梁１６は、チャネルエリア１３の上部に設けられ、溝の縁のチャネルの両側で基板１０上にのっている。
【００１９】
本発明の実施例によると、チャネルエリアの表面により形成された溝の深さは、溝の縁から底へ、つまり言い換えれば、チャネルエリアのエンドから中央部へ連続的に深くなる。
【００２０】
以下の説明で、チャネルエリアの幅は、ソース／ドレインエリアを分けている距離に対応し、チャネルエリアの長さは、チャネルエリアとソース／ドレインエリアとの間の接触面に平行に測定される。同様に、梁の長さは、チャネルエリアの長さと平行になるように選ばれ、梁の幅は、チャネルエリアの幅と平行に測定される。
【００２１】
注目すべきは、梁の幅が、チャネルエリアの幅と同じ又はチャネルエリアの幅よりも大きくてもよいということである。
【００２２】
更に、図４に示されるトランジスタの実施例では、ソース／ドレインエリア１１及び１２がチャネルエリア１３の形と同一の形である。しかし、注目すべきは、ソース／ドレインエリア１１及び１２は、異なる形でもよいことである。チャネルエリア１３の表面だけが、溝の中にカーブしなければならない。
【００２３】
限定しない実施例として、図４に示されるトランジスタを形成する素子の寸法は、以下の通りである。
チャネルエリア、長さ：５−５０μｍ
幅：１−２０μｍ
ゲートの梁、    長さ：５−６０μｍ
幅：１−３０μｍ
【００２４】
梁とチャネルエリアとの間の最大の間隔は、１００ｎｍから１μｍである。
【００２５】
図５は、ゲートの梁１６の縦軸と垂直な平面に沿い、実質的には梁の真ん中の平面に沿った、図４に示されるトランジスタの断面図である。ゲートの梁１６とチャネルエリア１３との間の間隔は、ゲートの梁１６に加えられる力により異なり得る。
【００２６】
図６及び図７は、ゲートの梁１６の縦軸に沿った、図４に示されるトランジスタの断面図である。ゲートの梁１６に力が加えられない場合、図６に示すように、梁は水平である。梁１６に力が加えられた場合、前記梁は変形し、チャネルエリア１３に近づく。図７に示される実施例では、梁の変形が大きい。チャネルエリア１３の表面の溝の形は、梁の変形が最大のとき、梁１６の形に大体対応する。チャネルエリアのこの湾曲により、ゲートの梁１６とチャネルエリア１３との間の間隔は、チャネルエリア１３の中心部と外側部との間で、ほとんど変わらない。従って、電流は、チャネルエリアの全長に沿って、大体同一である。このことが、トランジスタの感度を高める。
【００２７】
本発明による変形可能なゲートをもつＭＯＳトランジスタの利点は、そのゲートの動きをより精細に検出することである。
【００２８】
本発明による変形可能なゲートをもつＭＯＳトランジスタは、様々な応用に使用され得る。このようなトランジスタは、以下で説明するように、加速度計のようなデバイスで使用されるか、もしくは発振回路のような回路の素子を形成し得る。
【００２９】
図８は、本発明による変形可能なゲートをもつトランジスタを含む発振回路の図である。この回路は、増幅器２０と、本発明による変形可能なゲートをもつトランジスタ２１と、コイルＬ及びキャパシタＣとで形成される。発振回路の出力Ｓを形成する増幅器２０の出力は、キャパシタＣを介してトランジスタ２１のゲートの梁に接続される。コイルＬは、バイアス電圧Ｖｐｏｌとトランジスタ２１のゲートの梁との間に設けられる。トランジスタ２１を流れる電流ｉは、増幅器２０の入力に提供される。トランジスタは、この実施例では、ＮＭＯＳタイプであり、そのソース及び基板は接地され、そのドレインは増幅器２０の入力に接続される。
【００３０】
トランジスタの基板とゲートの梁との間の電圧は、電圧Ｖｐｏｌと同じである。電圧Ｖｐｏｌは、梁が激しく変形するように、比較的高くなるように選択される。キャパシタＣの機能は、増幅器２０により提供された電圧のＤ．Ｃ．コンポーネントにフィルタをかけることである。増幅器２０により提供された電圧のＡ．Ｃ．コンポーネントは、トランジスタのゲートの梁で増幅される。トランジスタは、共振器として作動する。梁に加えられた電圧が、決められた周波数で変化するとき、梁は共振し始める。その決められた周波数は、これから先、共振周波数ｆｒと呼ばれる。梁に加えられた電圧が、ｆｒと異なる周波数を有するとき、梁はほとんど共振しない。周波数ｆｒは、梁の形体及びバイアス電圧Ｖｐｏｌによって決まる。トランジスタが共振器として使用されるとき、トランジスタは、帯域通過フィルタと等価である。
【００３１】
発振回路の電源が入っているとき、発信回路は自然に振動し始める。最初に増幅器２０により提供された電圧は、実質的にはゼロである。ノイズだけが増幅器から外へ出る。周波数ｆｒに近い周波数を有するノイズのコンポーネントは、フィルタとして機能するトランジスタを通過する。周波数ｆｒで変化する電流ｉは、増幅器に提供され、その増幅器は、周波数ｆｒで変化する電圧をトランジスタに供給する。増幅器とトランジスタとの間のいくつかのループを経て、最初は小さな振幅の電流ｉは、最大の振幅に達するまで徐々に増加する。出力Ｓで提供される電圧は、規定の振幅を有し、共振周波数ｆｒで変化する。
【００３２】
本発明によるトランジスタは、様々な方法により得られる。その方法の実施例は、図９Ａから図９Ｄに関して、以下で説明される。
【００３３】
図９Ａに示される最初のステップでは、半導体の基板３０は、例えば、窒化物又は酸化ケイ素で形成された保護層３１で覆われる。開口部３２が、保護層３１に形成される。開口部は、上から見ると様々な形をしている。例えば、長方形の形をしている。
【００３４】
図９Ｂに示されている次のステップでは、事前に形成された構造体の化学機械研磨が実行され、保護層３１よりも半導体の基板３０を優先的にエッチングするエッチング製品を選択する。開口部３２が十分に広いとき、「たらい」状のくぼみ３３が、開口部３２の下の基板３０に形成される。その後、保護層３１は、取り除かれる。
【００３５】
ソース／ドレインエリアが、イオン・インプランテーションにより、このステップの最後又は場合によっては、たらい３３の形成前に、形成される。
【００３６】
図９Ｃに示される次のステップでは、薄いゲート酸化層３５が、基板３０上を覆う。
【００３７】
第一の犠牲層が、事前に得られた構造体全体に付着され、その後、この犠牲層の化学機械研磨が、くぼみ３３を取り囲んでいるゲート酸化層３５の部分をむき出しにするために行われる。くぼみ３３は、そのとき、第一の犠牲部分３６で満たされている。
【００３８】
犠牲層が重ねて付着されて、エッチングされて、第一の犠牲部分３６上に設けられた第二の犠牲部分３７が設けられる。
【００３９】
次に、ゲートの梁３８が、犠牲部分３７上に形成され、その梁は、犠牲部分３７の両側のゲート酸化層３５上にのっている。このゲートの梁は、通常、ひとつ又はいくつかの材料層の付着により得られ、その後にエッチングが続く。例えば、梁は、好ましくはドープされたポリシリコン又は金属／チタン／窒化ケイ素の三層で形成される。梁の幅は、犠牲部分３７がゲートの梁３８の両側に見えるように、くぼみの幅よりも小さくなるように提供される。
【００４０】
図９Ｄに示されるように、次のステップでは、犠牲部分３６及び３７が、例えばエッチングにより、取り除かれる。
【００４１】
もちろん、本発明は、当業者が容易に考え付く、様々な変更、修正及び改良を有する。特に、当業者は、本発明による変形可能なゲートをもつトランジスタを製造する他の方法を発明し得る。
【００４２】
このような変更、修正及び改良は、この開示の部分でしようとするもので、本発明の精神及び範囲の中で行われるものである。従って、前述の説明は単なる例であり、これに限定するものではない。本発明は、特許請求の範囲及びそれらの均等範囲によって規定されるもののみに限定される。
【図面の簡単な説明】
【００４３】
【図１】既知の変形可能なゲートをもつＭＯＳトランジスタの透視図である。
【図２】図１に示されるトランジスタの断面図である。
【図３】図１に示されるトランジスタの図２とは異なる状態の断面図である。
【図４】本発明による、変形可能なゲートをもつＭＯＳトランジスタの透視図である。
【図５】図４に示されるトランジスタの断面図である。
【図６】図４に示されるトランジスタの断面図である。
【図７】図４に示される図６とは異なる状態のトランジスタの断面図である。
【図８】本発明による、変形可能なゲートをもつＭＯＳトランジスタを使用する発振回路のダイアグラムである。
【図９】図９Ａから図９Ｄは、本発明による変形可能なゲートをもつトランジスタの製造方法の一連の工程の最後に得られる構造体の断面図である。
【符号の説明】
【００４４】
１、１０、３０  基板
２、１６、３８  ゲートの梁
３、４  柱
５、６、１１、１２  ソース／ドレインエリア
７、１３  チャネルエリア
１４、３５  ゲート酸化層
２０  増幅器
２１  トランジスタ
３１  保護層
３２  開口部
３３  くぼみ
３６  第一の犠牲部分
３７  第二の犠牲部分
Ｃ  キャパシタ
ｆｒ  共振周波数
ｉ  電流
Ｌ  コイル
Ｖｐｏｌ  バイアス電圧
【図１】
2006100819.tif 000003
【図２】
2006100819.tif 000004
【図３】
2006100819.tif 000005
【図４】
2006100819.tif 000006
【図５】
2006100819.tif 000007
【図６】
2006100819.tif 000008
【図７】
2006100819.tif 000009
【図８】
2006100819.tif 000010
【図９】
2006100819.tif 000011
【外国語明細書】
2006100819.tif 000012
2006100819.tif 000013
2006100819.tif 000014
2006100819.tif 000015
2006100819.tif 000016
2006100819.tif 000017
2006100819.tif 000018
2006100819.tif 000019
2006100819.tif 000020
2006100819.tif 000021
2006100819.tif 000022
2006100819.tif 000023
2006100819.tif 000024
2006100819.tif 000025
2006100819.tif 000026