(57)【要約】【課題】  配線間に挿入されるメタルダミーパターンによる容量変動を、誘電体の誘電率を補正して計算可能とする。【解決手段】  半導体回路寄生容量素子抽出装置１が、回路配線間に存在する誘電体の誘電率を、メタルダミーパターンの挿入に対応して補正する手段２と、補正された誘電率と回路レイアウトに基づいて、回路配線間の寄生容量素子を抽出する手段３とを備える。手段２は、ダミーメタルを無限大の誘電率を持つ誘電体として、またダミーメタルの配線間面積に対する面密度を用いて誘電率の補正を行う。【選択図】図１
2006053804.tif 000002
【特許請求の範囲】
【請求項１】
回路配線の間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する装置であって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正する誘電率補正手段と、
該補正された誘電率と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出する寄生容量素子抽出手段とを備えることを特徴とする半導体回路寄生容量素子抽出装置。
【請求項２】
前記誘電率補正手段が、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする請求項１記載の半導体回路寄生容量素子抽出装置。
【請求項３】
前記誘電率補正手段が、前記配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて、誘電率の補正を行うことを特徴とする請求項１記載の半導体回路寄生容量素子抽出装置。
【請求項４】
前記寄生容量素子抽出手段が、メタルダミーパターンの発生ルールに基づいて、配線と前記ダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては前記補正前の誘電率を適用し、該隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することを特徴とする請求項１記載の半導体回路寄生容量素子抽出装置。
【請求項５】
回路配線間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する方法であって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正して誘電率の補正値を計算し、
該誘電率の補正値と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出することを特徴とする半導体回路寄生容量素子抽出方法。
【請求項６】
前記誘電率補正値計算において、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする請求項５記載の半導体回路寄生容量素子抽出方法。
【請求項７】
前記誘電率補正値計算において、前記配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて、誘電率の補正を行うことを特徴とする請求項５記載の半導体回路寄生容量素子抽出方法。
【請求項８】
前記寄生容量素子抽出において、メタルダミーパターンの発生ルールに基づいて、配線と前記ダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては前記補正前の誘電率を適用し、該隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することを特徴とする請求項５記載の半導体回路寄生容量素子抽出方法。
【請求項９】
回路配線の間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する計算機によって使用されるプログラムであって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正する誘電率補正手順と、
該補正された誘電率と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出する寄生容量素子抽出手順とを計算機に実行させるための半導体回路寄生容量素子抽出プログラム。
【請求項１０】
前記誘電率補正手順において、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする請求項９記載の半導体回路寄生容量素子抽出プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計方式に係り、さらに詳しくは半導体装置の製造工程において、回路の配線の間に挿入されるメタルダミーパターンの影響によって増大する寄生容量素子を抽出する寄生容量素子抽出方式に関する。
【背景技術】
【０００２】
近年の半導体装置の高集積化に伴い、より微細なパターンが形成されるようになっている。このように高集積化された半導体装置では、基板上に複数の配線層が設けられる多層配線構造が用いられる。このような多層配線構造の配線層の製造工程において、基板表面の平坦度が低いと微細なパターンが形成できなくなるために、ＣＭＰ（ケミカル・メカニカル・ポリッシング）などを用いて基板表面の平坦化処理が行われる。
【０００３】
しかしながらＣＭＰを用いても配線層内で配線の混雑度の差が大きい場合には、基板表面の平坦化は困難であり、配線の混雑度の差を軽減するために配線混雑度が低い配線領域にダミーメタルを挿入することによって、配線混雑度の平均化が行われる。
【０００４】
しかしながらこのように配線層に挿入されたダミーメタルは電気的にはフローティングの状態となり、配線に寄生する静電容量を変動させるために、何らかの方法でこの静電容量の変動を見積もる必要があるが、ダミーメタルは一般的に複雑な形状で多数挿入されるために配線形状を詳細に定義して電磁界解析を正確に行うことは困難であり、また通常のレイアウトデータはダミーメタルを含まないために、ダミーメタルの挿入による静電容量の変動を正確に見積もることは困難であるという問題点があった。
【０００５】
図１０は、従来のＲＣ抽出ツールによる処理の説明図である。同図においてプロセス情報５０からステップＳ１００で容量計算用入力ファイルの作成が行われる。この入力ファイルの内容としては、配線膜の厚さ、層間の膜の厚さ、および層間膜の誘電率などの定義が行われる。そして作成された容量計算用入力ファイル５１を用いてステップＳ１０１で電磁界解析等によって容量計算が行われ、寄生容量データベース５２が作成され、その内容とレイアウトデータベース５３の内容とを用いてステップＳ１０２で配線ＲＣの抽出が行われる。
【０００６】
図１０に示したような従来のＲＣ抽出ツールによる処理では、電磁界解析ソフトによってダミーメタルを含む解析が可能であったとしても、ダミーメタルの全てを配線として定義する必要があり、実際にはレイアウト上に膨大な数が存在するダミーメタルを全て定義する工数が多大となり、また配線構造の数が莫大となってしまうことから、計算時間も非常に膨大になってしまうという問題点があった。
【０００７】
このような配線層へのダミーメタルパターンの挿入や、その影響の解析に関する従来技術として次のような文献がある。
【特許文献１】特開平２−１４０９３４号公報  「半導体装置」
【特許文献２】特開２００２−１４９７３９号公報  「半導体回路の寄生素子抽出装置及び寄生素子抽出方法」
【特許文献３】特開２００４−３８２８０号公報  「半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置」
【０００８】
特許文献１には、同一層内の配線間の領域で配線との間隔が最小ピッチになるようにダミーパターンを配置して、配線パターンに拘わらず一義的に単位配線容量を決めて、正確な遅延時間を求めることができる半導体装置が開示されている。
【０００９】
特許文献２には、半導体回路レイアウトに対して算出された配線混雑度と配線領域にダミー配線が配置された場合の配線混雑度とを比較し、配線混雑度を算出した配線領域がダミー配線が配置される配線領域である場合には、ダミー配線が配置された場合の回路レイアウトの想定結果としての回路レイアウトを含む半導体回路レイアウトから寄生素子を抽出する技術が開示されている。
【００１０】
特許文献３には、ダミーパターンのルールと配線構造に関するプロセス情報とを用いてダミーパターンが挿入された場合の配線パターン間の容量値を算出し、その容量値を用いて半導体装置の設計を行う技術が開示されている。
【００１１】
しかしながらこれらの文献、特に特許文献３においてもダミーメタルが挿入された場合のその影響による容量の変動を比較的簡単に計算する方法は開示されておらず、前述のように配線形状を詳細に定義して電磁界解析を行うことが困難であるという問題点を解決することはできなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、上述の問題点に鑑み、配線間に挿入されるメタルダミーパターンによる静電容量の変動を、ダミーメタルが挿入される面積密度を用いて誘電体の誘電率を補正することによって計算可能とし、半導体回路の寄生容量素子を容易に抽出することである。
【課題を解決するための手段】
【００１３】
図１は、本発明の半導体回路寄生容量素子抽出装置の原理構成ブロック図である。同図は半導体装置、例えば集積回路の製造工程において、回路配線の間に挿入されるメタルダミーパターンの影響による寄生容量素子を抽出する装置の原理構成を示し、装置１は誘電率補正手段２、および寄生容量素子抽出手段３を備える。
【００１４】
誘電率補正手段２は、回路の配線の間に存在する誘電体の誘電率をメタルダミーパターンの挿入に対応して補正するものであり、また寄生容量素子抽出手段３は、補正された誘電率と回路のレイアウトとに基づいて回路配線間の寄生容量素子を抽出するものである。
【００１５】
発明の実施の形態においては、誘電率補正手段２はダミーメタルを無限大の誘電率を持つ誘電体として扱って誘電率の補正を行うこともでき、また配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて誘電率の補正を行うこともできる。
【００１６】
実施の形態において、寄生容量素子抽出手段３はダミーパターン発生ルールに基づいて、配線とダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては補正前の誘電率を適用し、その隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することもできる。
【００１７】
次に本発明の半導体回路寄生容量素子抽出方法においては、回路配線間に存在する誘電体の誘電率をメタルダミーパターンの挿入に対応して補正し、補正された誘電率と回路レイアウトに基づいて回路配線間の寄生容量素子を抽出する方法が用いられ、またこの方法に対応するプログラムが用いられる。
【００１８】
発明の実施の形態においては、寄生容量素子抽出方法における誘電率補正値計算において、ダミーメタルを無限大の誘電率を持つ誘電体として扱うこともでき、また前述のプログラムにおいても同様である。
【００１９】
さらに実施の形態においては、寄生容量素子抽出方法における誘電率の補正値計算において配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて誘電率の補正を行うこともでき、あるいは寄生容量素子抽出において、ダミーパターン発生ルールに基づいて配線とダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては補正前の誘電率を適用し、隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路寄生容量素子の抽出を行うこともできる。
【発明の効果】
【００２０】
本発明によれば、ダミーメタルを無限大の誘電率を持つ誘電体と考えてダミーメタルを考慮した寄生容量素子抽出を行うことが可能となり、電磁界解析時においても個々のダミーメタルを構造として定義する必要がなくなり、ＲＣ抽出ツールを用いる場合の入力情報の作成や電磁界解析時間の大幅な短縮が可能となり、半導体回路の設計能率向上に寄与するところが大きい。
【発明を実施するための最良の形態】
【００２１】
図２は、本発明の半導体回路寄生容量素子抽出装置における処理の説明図である。同図においては、図１０の従来例と同様に、まずプロセス情報１０からステップＳ１で静電容量計算用の入力ファイルが作成され、ステップＳ２でダミーパターン発生ルール１１を用いてメタルダミー補正ルーチンの処理が行われる。このルーチンの処理については図３で説明する。
【００２２】
メタルダミー補正ルーチンによる処理の結果は、容量計算用入力ファイル１２に反映され、そのファイルの内容を用いてステップＳ３で電磁界解析などによって容量の計算が行われ、その結果は寄生容量データベース１３に格納される。そしてレイアウトデータベース１４の内容と共に用いられてステップＳ４で配線ＲＣの抽出が行われる。
【００２３】
図３は、図２のステップＳ２におけるメタルダミー補正ルーチンの詳細処理フローチャートである。同図において処理が開始されると、まずステップＳ１０でダミーパターン発生ルール１１の内容としてのダミーメタルのサイズやその間隔が取得され、ステップＳ１１でダミーメタルの挿入密度、すなわちメタルダミーパターンの面積が配線間面積の中で占める割合としての面密度が計算され、ステップＳ１２でその面密度を用いて誘電率の補正値が算出される。この補正値算出についてはさらに後述する。
【００２４】
続いてステップＳ１３で、ダミーパターン発生ルール１１からメタルダミーと配線の間隔が取得される。これは配線に隣接する領域では、ある最小間隔の範囲においてメタルダミーが挿入されないために、その最小間隔の領域については誘電率の補正を行わず、誘電体の本来の誘電率を用いる処理を行うためである。そしてステップＳ１４で、この最小間隔から配線メタルに隣接する誘電膜（すなわち隣接領域）以外の誘電率の補正が行われ、処理を終了する。すなわち、配線メタルに隣接する最小間隔の領域においては、誘電率の補正は行われず、もともとの誘電体の誘電率が用いられる。
【００２５】
図４は、１つの配線層へのダミーメタルの挿入例の説明図である。直線的な配線メタルの周囲に、簡単のために正方形の形状を持つダミーメタルが分散して配置されている。実際の半導体回路においては、配線メタルやダミーメタルのパターンがこのように簡単なものではないが、本実施形態では説明の都合上、比較的簡単なパターンを用いることにする。
【００２６】
本実施形態では、半導体の製造工程において挿入されるダミーメタルによる配線寄生容量の変動を、ダミーメタルが挿入される面密度を用いて誘電率の補正を行うことによって見積もるものとする。
【００２７】
メタルダミーは、配線の密度差を小さくすることによってＣＭＰの処理において表面の平坦化を行うものであり、その挿入形式は図４に示すように電気的にフローティングの状態にあるダミーメタルを多数配線間に挿入する形式となる場合が多い。フローティング状態のメタルダミーは等電位面であり、電気的に見た場合には配線間隔が狭くなり、配線容量は増加することになる。フローティング状態のメタルダミーを本実施形態では誘電率が非常に大きい、すなわち無限大の誘電率を持つ誘電体と考えて誘電率の補正を行う。
【００２８】
図５は、メタルダミーの面密度の計算方法の説明図である。図４で説明したように、実際には配線メタルの周辺にダミーメタルが挿入され、左側のような平面図が得られるが、本実施形態においては、図２で説明したダミーパターン発生ルール１１で定義されているダミーメタルの幅や間隔などを用いて、レイアウト平面上に挿入されるダミーメタルの密度を各配線層毎に算出することにする。
【００２９】
この時、本来は配線メタル間の領域におけるダミーメタルの面密度を計算する必要があるが、実際のレイアウトにおいては、レイアウト上に多数の配線パターンが存在し、その全ての配線構造に対して配線メタルの間のダミーメタルの面密度をそれぞれ計算することは困難であり、また計算コストの面からも有効ではないと考えられるため、本実施形態では図５の右側に示すように配線メタルが存在せず、１つの配線層に配線メタルが存在しない領域と同じようにダミーメタルが一様に分布しているものとして、ダミーメタルの面密度を求めるものとする。
【００３０】
図５の右側に示すようなダミーパターンに対応してダミーメタルの面密度ＤＤを求め、その面密度ＤＤと補正前の誘電体の実際の誘電率εとを用いて、補正後の誘電率εcを次式によって求めるものとする。
【００３１】
【数１】
2006053804.tif 000003
【００３２】
ここでＤ１、Ｄ２はダミーメタルの横と縦の長さ、Ｓ１、Ｓ２はダミーメタルの横方向、および縦方向の間隔（スペース）である。例えば、実際の（比）誘電率εが４．１、ダミーメタルの面密度が０．２５であるとすると、補正された（比）誘電率は約５．５となる。
【００３３】
誘電率の補正計算が行われた後に、配線メタルに隣接する領域については補正前の誘電率の適用、すなわち誘電体本来の誘電率を持つ誘電体の挿入が行われる。この誘電体挿入について図６、および図７を用いて説明する。
【００３４】
図６において、誘電率の補正が行われる前には、左側に示すように配線メタルとダミーメタルとが配線層に存在するが、ダミーメタルは配線メタルのごく近傍には挿入されない状態となっている。
【００３５】
この状態で前述のように配線メタルが存在せず、ダミーメタルが一様の密度で配線層に存在するものとして誘電率の補正が行われると、中央に示すように配線メタル以外の領域の誘電率は、すべて一定なものとして補正値が用いられることになる。しかしながら左側で説明したように配線メタルのごく近傍ではダミーメタルが挿入されていないため、その近傍の領域に対しても誘電率の補正が行われると、結果として配線間の容量が過大となってしまう。
【００３６】
このため図６の右側に示すように配線メタルの近傍においては、誘電率が補正されていない補正前の誘電率を持つ実際の誘電体が存在するものとして、そのような誘電体の挿入が行われる。ダミーパターン発生ルールから配線メタルとダミーメタルの間の最小間隔が求められ、この間隔に相当する距離の分だけ配線の近傍に誘電率が補正されていない実際の誘電体が挿入される。この操作により、図６の左側に示すように配線メタルの周囲の領域に対してはダミーメタルが挿入されない状態に対応する静電容量の計算が可能となる。
【００３７】
図７は、図６の右側のＡ−Ａ’の断面を示す。中央の配線メタルの両側に誘電率が補正されていない誘電体が、さらにその外側には誘電率が補正された誘電体が存在し、上の面、および下の面にはダミーメタルが存在せず、誘電率が補正されない誘電体が存在するものとして、静電容量の計算が行われる。
【００３８】
図８、および図９は、多層配線構造における誘電率補正の説明図である。図８においては、中央の層に配線メタルとダミーメタルとが配置されているが、この中央の層に対して図６、図７で説明したような誘電率補正を行うことによって、配線メタルの近傍で誘電率の補正が行われず、その両側において誘電率の補正が行われる。
【００３９】
図９においては、上下方向に５つの配線層が存在し、２番目の層と４番目の層に対しては、ダミーメタルだけが存在する断面図が示されている。このような場合には、２番目の層と４番目の層に対して誘電率の補正が行われ、２番目の層と４番目の層は補正された誘電率を持つ誘電体の層であるものとして静電容量の計算が行われる。
【００４０】
なお例えば図４において、例えば中央の配線メタルと右側の配線メタルとの間の静電容量の計算において、原理的には配線メタルの間隔をｄ、配線メタルの厚さ方向の断面積をＳとして、平行平板の間の静電容量の式εＳ／ｄを用いて静電容量の計算が行われるが、さらに複雑な電気力線分布に対応する静電容量計算を行うか否かは、例えばＲＣ抽出ツールの内容に依存するものであり、静電容量の計算方法自体は本発明と直接の関連がないため、その説明を省略する。
【００４１】
（付記１）  回路配線の間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する装置であって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正する誘電率補正手段と、
該補正された誘電率と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出する寄生容量素子抽出手段とを備えることを特徴とする半導体回路寄生容量素子抽出装置。
【００４２】
（付記２）  前記誘電率補正手段が、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする付記１記載の半導体回路寄生容量素子抽出装置。
【００４３】
（付記３）  前記誘電率補正手段が、前記配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて、誘電率の補正を行うことを特徴とする付記１記載の半導体回路寄生容量素子抽出装置。
【００４４】
（付記４）  前記寄生容量素子抽出手段が、メタルダミーパターンの発生ルールに基づいて、配線と前記ダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては前記補正前の誘電率を適用し、該隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することを特徴とする付記１記載の半導体回路寄生容量素子抽出装置。
【００４５】
（付記５）  回路配線間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する方法であって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正して誘電率の補正値を計算し、
該誘電率の補正値と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出することを特徴とする半導体回路寄生容量素子抽出方法。
【００４６】
（付記６）  前記誘電率補正値計算において、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする付記５記載の半導体回路寄生容量素子抽出方法。
【００４７】
（付記７）  前記誘電率補正値計算において、前記配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて、誘電率の補正を行うことを特徴とする付記５記載の半導体回路寄生容量素子抽出方法。
【００４８】
（付記８）  前記寄生容量素子抽出において、メタルダミーパターンの発生ルールに基づいて、配線と前記ダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては前記補正前の誘電率を適用し、該隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することを特徴とする付記５記載の半導体回路寄生容量素子抽出方法。
【００４９】
（付記９）  回路配線の間に挿入されるメタルダミーパターンの影響を含む寄生容量素子を抽出する計算機によって使用されるプログラムであって、
回路配線間に存在する誘電体の誘電率を、該メタルダミーパターンの挿入に対応して補正する誘電率補正手順と、
該補正された誘電率と回路レイアウトとに基づいて、回路配線間の寄生容量素子を抽出する寄生容量素子抽出手順とを計算機に実行させるための半導体回路寄生容量素子抽出プログラム。
【００５０】
（付記１０）  前記誘電率補正手順において、前記ダミーメタルを無限大の誘電率を持つ誘電体として誘電率の補正を行うことを特徴とする付記９記載の半導体回路寄生容量素子抽出プログラム。
【００５１】
（付記１１）  前記誘電率補正手順において、前記配線間に挿入されたダミーメタルの配線間面積に対する面密度を用いて、誘電率の補正を行うことを特徴とする付記９記載の半導体回路寄生容量素子抽出プログラム。
【００５２】
（付記１２）  前記寄生容量素子抽出手順において、メタルダミーパターンの発生ルールに基づいて、配線と前記ダミーメタルパターンとの間の設計最小間隔に対応する距離だけの、配線に隣接する誘電体領域に対しては前記補正前の誘電率を適用し、該隣接領域以外の誘電体領域に対しては補正後の誘電率を適用して、回路配線間の寄生容量素子を抽出することを特徴とする付記９記載の半導体回路寄生容量素子抽出プログラム。
【図面の簡単な説明】
【００５３】
【図１】本発明の半導体回路寄生容量素子抽出装置の原理構成ブロック図である。
【図２】本実施形態における半導体回路寄生容量素子抽出装置による処理のフローチャートである。
【図３】図２におけるメタルダミー補正ルーチンの詳細処理フローチャートである。
【図４】配線メタルとダミーメタルとの配置の例を示す図である。
【図５】本実施形態における誘電率補正方法の説明図である。
【図６】配線メタルの隣接領域への誘電率が補正されていない誘電体挿入の説明図である。
【図７】図６における断面Ａ−Ａ’の構造を説明する図である。
【図８】多層構造における誘電率補正例（その１）の説明図である。
【図９】多層構造における誘電率補正例（その２）の説明図である。
【図１０】従来の配線ＲＣ抽出処理のフローチャートである。
【符号の説明】
【００５４】
１  半導体回路寄生容量素子抽出装置
２  誘電率補正手段
３  寄生容量素子抽出手段
１０  プロセス情報
１１  ダミーパターン発生ルール
１２  容量計算用入力ファイル
１３  寄生容量データベース
１４  レイアウトデータベース
【図１】
2006053804.tif 000004
【図２】
2006053804.tif 000005
【図３】
2006053804.tif 000006
【図１０】
2006053804.tif 000007
【図４】
2006053804.tif 000008
【図５】
2006053804.tif 000009
【図６】
2006053804.tif 000010
【図７】
2006053804.tif 000011
【図８】
2006053804.tif 000012
【図９】
2006053804.tif 000013