(57)【要約】【課題】  被測定信号の電位と絶縁され、その波形形状に極めて近い連続的なアナログ信号を大きな遅延なく出力することが可能な信号モニタ装置を実現する。【解決手段】  被測定信号を入力する入力回路と入力信号をA/D変換する部分からなる入力部が、接地電位と絶縁され、A/D変換後のデジタルデータが絶縁素子を介して演算部またはメモリ素子に送られ、前記演算部からの信号がD/A変換されて被測定信号の値が求められる信号モニタ装置において、  前記演算部とD/A変換部の間に制御回路を設けるとともに、前記D/A変換部の出力を調整する調整回路を設け、前記入力信号の波形形状に極めて近い連続的なアナログ信号をほぼリアルタイムで出力するようにした。【選択図】                    図１
2006029949.tif 000002
【特許請求の範囲】
【請求項１】
被測定信号を入力する入力回路と入力信号をA/D変換する部分からなる入力部が、接地電位と絶縁され、A/D変換後のデジタルデータが絶縁素子を介して演算部またはメモリ素子に送られ、前記演算部からの信号がD/A変換されて被測定信号の値が求められる信号モニタ装置において、
前記演算部とD/A変換部の間に制御回路を設けるとともに、前記D/A変換部の出力を調整する調整回路を設け、前記入力信号の波形形状に極めて近い連続的なアナログ信号をほぼリアルタイムで出力するようにしたことを特徴とする信号モニタ装置。
【請求項２】
前記制御回路はデータ変換とタイミング制御を行うによりA/D変換されたデジタルデータをD/A変換部に直接転送して、入力された被測定信号の形状に極めて近いアナログ信号をリアルタイムで出力するようにしたことを特徴とする請求項１記載の信号モニタ装置。
【請求項３】
前記調整回路はA/D変換部及びD/A変換部の誤差調整を行い、被測定信号とアナログ出力を比例するようにしたことを特徴とする請求項１記載の信号モニタ装置。
【請求項４】
D/A変換部の制御信号を前記制御回路を用いた信号処理装置と前記演算部によるものとの選択が可能な切り換え回路を具備し、被測定信号の形状に極めて近い信号か、または演算部で算出された高精度測定結果に比例した信号のいずれかを選択可能としたことを特徴とする請求項１記載の信号モニタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号モニタ装置に関し、被測定信号の値を求めその波形形状に極めて近い連続的なアナログ信号を出力するようにした信号モニタ装置に関する。
【背景技術】
【０００２】
被測定信号の入力回路が絶縁され、測定値をD/A変換してアナログ出力を行う先行技術として下記のものが知られている。
【０００３】
【特許文献１】特開平１０−２３２２５４
【特許文献２】特開平０５−２０６８５７
【特許文献３】特開平０５−１２７６７２
【０００４】
上述の特許文献１に記載された技術は、トランスによる被測定信号を直接絶縁する方法であり、また、アナログ出力値はCPUによる演算結果を示している。しかし、未知の入力に対してA/D変換によりデジタルデータを得る測定器の概念はない
【０００５】
特許文献２に記載された技術は、デジタル信号を絶縁素子を用いてD/A変換器に転送するためのデータ変換方法が述べられている。そして、この転送データはCPUにより作成されるものである。この文献はオーディオ製品が対象であり、入力は絶縁されていない。
【０００６】
特許文献３に記載された技術は、入力されたアナログ信号をA/D変換してデジタルデータに処理をしてD/A変換部に転送し、アナログ出力を得るようにしたものである。被測定信号の形状を出力しようとするものでない。
【０００７】
また、これらの文献とは別に図９，図１０に示す信号モニタ装置が知られている。これらの信号モニタ装置について簡単に説明する。
図９のブロック構成図において、検出された被測定信号は入力部１内の入力回路２に入力され正規化された後、A/D変換部３にてデジタルデータに変換される。変換されたデジタルデータは絶縁素子４を介してCPUなどからなる演算部５に送られる。
【０００８】
演算部５においてはメモリに保管された調整データ６等をもとに入力部１の誤差補正を行い、被測定信号の正しい測定値を算出し、その結果を表示部７に表示する。
それと同時に演算部５では、測定値とアナログ出力の値が比例するように、D/A変換部８の誤差補正を行った後、D/A変換部８にデジタル信号を送信することにより、測定値に比例したアナログ値が出力される。
【０００９】
図１０は他の従来例を示すものである。図９と同一要素には同一符号を付している。この例においては設定された数のA/D変換されたデジタルデータがメモリ６ａに保存される。演算部５はメモリ６ａに保存されたデータに対して上記と同様な演算処理を行い測定値を得て表示部７に表示し、測定値に比例したアナログ値を出力する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで図９に示すような装置における高精度測定器は、一般に入力部が測定器本体すなわち接地電位と絶縁されている。これは、非絶縁にするとノイズの影響を受けやすく高精度な測定ができないからである。
【００１１】
また、こうした測定器では、得られたデジタルデータに対して、調整データをもとに誤差補正や、ノイズ成分を取り除くために平均処理を行うことにより高精度な測定値を得ている。
こうした演算やその処理時間のために、被測定信号が入力されてからアナログ信号が出力されるまでに時間がかかるうえ、アナログ出力は演算した測定値に比例しており被測定信号の形状を示していない。
【００１２】
一方、図１０に示すようなメモリにデータを保存してから演算を行う場合にも、測定結果を得るまでに時間がかかるので被測定信号の様子をリアルタイムで捉えることができない。
こうした測定器の使用者の中には、高精度測定と同時に被測定信号の形状も観測したいという要望も多い。
【００１３】
しかし、被測定信号の形状観測に一般的に用いるオシロスコープは入力が接地電位と絶縁されていないために、被測定信号に接続すると高精度測定に影響を与えてしまうという問題があった。したがって、従来装置においは高精度測定とその被測定信号形状の観測を同時に行うことは困難であった。
【００１４】
本発明は上述の問題点を解決するためになされたもので、被測定信号の電位と絶縁され、その波形形状に極めて近い連続的なアナログ信号を大きな遅延なく出力することを目的とする。
【課題を解決するための手段】
【００１５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被測定信号を入力する入力回路と入力信号をA/D変換する部分からなる入力部が、接地電位と絶縁され、A/D変換後のデジタルデータが絶縁素子を介して演算部またはメモリ素子に送られ、前記演算部からの信号がD/A変換されて被測定信号の値が求められる信号モニタ装置において、
前記演算部とD/A変換部の間に制御回路を設けるとともに、前記D/A変換部の出力を調整する調整回路を設け、前記入力信号の波形形状に極めて近い連続的なアナログ信号をほぼリアルタイムで出力するようにしたことを特徴としている。
【００１６】
請求項２記載の発明は請求項１記載の信号モニタ装置において、
前記制御回路はデータ変換とタイミング制御を行うによりA/D変換されたデジタルデータをD/A変換部に直接転送して、入力された被測定信号の形状に極めて近いアナログ信号をリアルタイムで出力するようにしたことを特徴としている。
【００１７】
請求項３記載の発明は請求項１記載の信号モニタ装置において、
前記調整回路はA/D変換部及びD/A変換部の誤差調整を行い、被測定信号とアナログ出力を比例するようにしたことを特徴としている。
【００１８】
請求項４記載の発明は請求項１記載の信号モニタ装置において、
D/A変換部の制御信号を前記制御回路を用いた信号処理装置と前記演算部によるものとの選択が可能な切り換え回路を具備し、被測定信号の形状に極めて近い信号か、または演算部で算出された高精度測定結果に比例した信号のいずれかを選択可能としたことを特徴としている。
【発明の効果】
【００１９】
本発明によれば次のような効果がある。
請求項１乃至３に記載の発明によれば、
被測定信号を入力する入力回路と入力信号をA/D変換する部分からなる入力部が、接地電位と絶縁され、A/D変換後のデジタルデータが絶縁素子を介して演算部またはメモリ素子に送られ、前記演算部からの信号がD/A変換されて被測定信号の値が求められる信号モニタ装置において、
前記演算部とD/A変換部の間に制御回路を設けるとともに、前記D/A変換部の出力を調整する調整回路を設け、前記制御回路はデータ変換とタイミング制御を行うによりA/D変換されたデジタルデータをD/A変換部に直接転送し、前記調整回路はA/D変換部及びD/A変換部の誤差調整を行い、被測定信号とアナログ出力を比例するようにしたので、高精度測定に並行して、被測定信号の波形形状に極めて近く、被測定信号の電位と絶縁された連続的なアナログ出力を実現することができる。
【００２０】
また、このアナログ出力は、被測定電位と絶縁されているので、一般的な非絶縁入力のオシロスコープによって、高精度測定に影響をあたえることなく、被測定信号の形状をリアルタイムで観測することができる。
【００２１】
請求項４に記載の発明によれば、D/A変換部の制御信号を前記制御回路を用いた信号処理装置と前記演算部によるものとの選択が可能な切り換え回路を具備し、被測定信号の形状に極めて近い信号か、または演算部で算出された高精度測定結果に比例した信号のいずれかを選択可能としたので、演算部による高精度の測定値に比例したアナログ信号または被測定信号に比例したアナログ信号を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るブロック構成図である。図９と同一要素には同一符号を付している。
【００２３】
この発明ではA/D変換部３から絶縁素子４を介して取り込んだデジタルデータをCPU等の演算処理を行わずに直接D/A変換部１０へ転送できるようにする制御回路８と、D/A変換部１０内に設けられアナログ出力が被測定信号に比例するように調整する調整回路９から構成されている。
【００２４】
図１において、A/D変換部３は、演算部５からの制御によりA/D変換を行いデジタルデータを出力する。その出力は絶縁素子４を介して直接制御回路８に送られ、そこでD/A変換部のデータ形式への変換とD/A変換部の制御が行われアナログ出力が更新される。
【００２５】
図２は図１に示す装置の動作を示す説明図である。横軸は時間、縦軸は各信号の大きさを示している。図２にイで示す線分は被測定信号を示し、黒丸は一定のサンプリング周期でA/D変換される点を示している。ロで示す線分は調整回路９により被測定信号に比例するように調整された信号である。線分ロ上の、白丸はA/D変換された各黒丸（矢印で対応を明示）に対応するD/A変換器１３の出力を示す。
【００２６】
図１に示す構成によれば、高精度測定と同時に被測定信号の形状に非常に近いアナログ出力を得ることが可能になる。なお、線分ハに示す高精度測定の更新は、得られたデジタルデータを５回平均して測定値を得る例を示している。
【００２７】
ここで、図1に示す制御回路8の動作について説明する。
制御回路８はタイミング制御及びデータ形式変換を行う。
タイミング制御では、A/D変換部３の制御を基準にD/A変換部１０のタイミング制御を行う。また、データ形式の変換ではA/D変換部3のデータ出力形式をD/A変換部１０のデータ入力形式に変換する。
【００２８】
A/D変換部3及びD/A変換部１０のデータ形式により制御回路８はいろいろな形態があり得るが、ここでは、データ形式がシリアル転送のA/D変換部とパラレル転送のD/A変換部を用いるときの例について図３を用いて説明する。
【００２９】
図３に示すように、A/D変換部３は制御バス５ａを介して演算部５で制御されるサンプリングクロック（SCLK）により取込んだ被測定信号のA/D変換を行い、制御線（CS）の操作により変換した結果のデジタルデータをデータ線（DATA）にデータクロック（DCLK）に同期して制御回路8にシリアル転送する。
【００３０】
制御回路８では、制御バス５ａを介してDATA，DCLK，CSを並行して受信し、シリアル−パラレル変換を行い、パルス発生回路１２により生成されたLOAD信号によりD/A変換部１０にロードされアナログ出力を更新する。
【００３１】
図４はこのときのサンプリングクロック（SCLK），データ（DATA），データクロック（DCLK），制御線（CS），LOAD信号のタイミングを示すものである。演算部５からのSCLKにより、A/D変換部３はA/D変換を行い入力信号をデジタル信号に変換する。A/D変換部３は、CSがローレベルになるとDATAにデジタルデータを最下位または最上位ビットから１ビットずつ同じく演算部から出力されるDCLKの立ち下がりエッジごとに順番に出力する。
【００３２】
一方、制御回路８のS/P変換は、CSがローレベルの間は、DCLKの立ち上がりエッジでDATAを内部に保存する。演算部は、A/D変換部３のデジタルデータがすべて出力されたら、CSをハイレベルにする。この立ち上がりエッジによりS/P変換のパラレル出力が確定し、かつパルス発生回路によりLOADパルスが発生する。このLOADパルスによりD/A変換部１０のアナログ出力が更新される。
【００３３】
図５は図１に示す調整回路９の一例を示すものである。
図５において、１５は入力部１（入力回路２及びA/D変換部３）とD/A変換部１３の直線性（フルスケールFS）誤差の調整を行う回路であり、入力信号とアナログ出力信号が比例するように調整するためのものである。１６はD/A変換部１３のオフセットキャンセル回路であり、入力がゼロのときにアナログ出力がゼロになるように調整する回路である。
【００３４】
図６は他の実施例を示すもので、この例では、図１の従来例で示すようなD/A変換部１０の制御を演算部５で行うか、本発明の制御回路８で行うかを選択できるように切換回路１４を設けたものである。このような構成によれば、切換回路１４において”a”が選択された場合には演算部５による高精度の測定値に比例したアナログ信号が出力され、”b”が選択された場合には制御回路８による被測定信号に比例したアナログ信号が出力される。
【００３５】
図３では制御回路８を用いた構成の一例を示したが、先に述べたとおり、制御回路８はA/D変換部３及びD/A変換部１０のデータ形式によりいろいろな形態があり得る。両者が、パラレル出力−パラレル入力，シリアル出力−シリアル入力等の同じデータ形式であればデータ変換回路は不要でタイミング制御を行う回路だけとなる。
【００３６】
一方、本発明が想定している測定器には、内部の演算時間処理の関係上、A/D変換部のサンプリングが一定周期ではなかったり、測定が常時測定を行わず間欠的であったりする場合がある。このような場合には、図３に示すような制御回路８ではアナログ出力が被測定信号に比例せず、図７に示すような離散的な出力になる可能性がある。
【００３７】
図７において、イの線分で示す測定信号は、測定時間Ｔｍと内部処理時間Ｔｃを加えた間にサンプリングされる５個の値ごとに高精度測定信号（ハ）を更新するが、ロの線分で示すアナログ出力はデータ抜けが発生している（×印の点）。
また、メモリにデジタルデータを一時保存した後に値を算出する測定器でも同様のことが起きるという問題がある。
【００３８】
図８はこのような問題を解決した一例を示すものである。
この例においては、図３における制御回路８に対して、D/A変換部のLOAD信号を発生するパルス発生回路を含んだタイミング制御回路１７とデータラッチ回路１８を追加する。タイミング制御回路１７では、A/D変換部１０へのSCLK,DCLK,CS信号を生成する。
【００３９】
SCLKはタイミング制御回路１７から一定周期で絶えず出力され、A/D変換部３ではA/D変換が連続的に行われる。A/D変換後のデジタルデータはDCLK,CSにより出力される。データラッチ回路１８はDATA,DCLK,CSによりA/D変換部３が出力したデジタルデータをラッチする回路で、その結果はメモリに順次保存されたり、または、必要に応じて演算部５により読み出され測定値が算出される。
【００４０】
以上の構成により、D/A変換部１０にはSCLKの周期で絶えずデジタルデータが転送され、アナログ出力が更新される。これにより、高精度測定が間欠的に行われてもアナログ出力にデータ抜けが発生せず、被測定信号に極めて近いアナログ出力を得ることができる。
【００４１】
本発明の以上の説明は、説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明はその本質から逸脱せずに多くの変更、変形をなし得ることは当業者に明らかである。特許請求の範囲の欄の記載により定義される本発明の範囲は、その範囲内の変更、変形を包含するものとする。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る信号モニタ装置の一実施例を示すブロック構成図である。
【図２】図１の信号モニタ装置の動作を示す説明図である。
【図３】図１の信号モニタ装置の信号授受の詳細を示す説明図である
【図４】信号発生のタイミングを示す説明図である。
【図５】調整回路の一例を示すブロック構成図である。
【図６】他の実施例を示すブロック構成図である。
【図７】図６における不具合を示す説明図である。
【図８】他の実施例を示すブロック構成図である。
【図９】従来例を示すブロック構成図である。
【図１０】他の従来例を示すブロック構成図である。
【符号の説明】
【００４３】
１    入力部
２    入力回路
３    A/D変換部
４    絶縁素子
５    演算部
６    調整データ（メモリ）
７    表示部
８，１０  D/A変換部
９    調節回路
１２  パルス発生
１３  D/A変換器
１４  切換回路
１７  タイミング制御回路
１８  データラッチ回路
【図１】
2006029949.tif 000003
【図２】
2006029949.tif 000004
【図３】
2006029949.tif 000005
【図４】
2006029949.tif 000006
【図５】
2006029949.tif 000007
【図６】
2006029949.tif 000008
【図７】
2006029949.tif 000009
【図８】
2006029949.tif 000010
【図９】
2006029949.tif 000011
【図１０】
2006029949.tif 000012