(57)【要約】【課題】加算信号電圧の出力を中断させることなく、高解像度の全画素信号電圧を出力することができるとともに、アナログ伝送路を短縮して信号劣化を防ぎ、撮像装置の小型化と低コスト化を実現することができる固体撮像素子を提供すること。【解決手段】入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧を全画素信号電圧として記憶する一時記憶手段と、前記増幅手段から出力される前記信号電圧において同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算手段を有し、前記全画素信号電圧を同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力する。【選択図】図２
2006197097.tif 000002
【特許請求の範囲】
【請求項１】
入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧を全画素信号電圧として記憶する一時記憶手段と、前記増幅手段から出力される前記信号電圧において同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算手段を有し、前記全画素信号電圧を同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力することを特徴とする固体撮像素子。
【請求項２】
更に前記全画素信号電圧と前記加算信号電圧をそれぞれデジタル信号に変換して、それぞれ全画素信号、加算画素信号として出力するＡ／Ｄ変換手段を有することを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記全画素信号は静止画用画像信号、前記加算画素信号は動画用画像信号であることを特徴とする請求項２記載の固体撮像素子。
【請求項４】
更に前記一時記憶部への書込みを許可する書込み許可手段を有することを特徴とする請求項１〜３の何れかに記載の固体撮像素子。
【請求項５】
前記全画素信号電圧の１フレーム分全てを同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力することができない時、次フレームの加算信号電圧出力前までに前記全画素信号電圧の出力を中断して未出力の全画素信号電圧を前記一時記憶手段に保持し、次フレームの加算信号電圧出力終了後に前記全画素信号電圧の残部分の出力を行うことを特徴とする請求項１〜４の何れかに記載の固体撮像素子。
【請求項６】
１垂直同期期間×（加算信号電圧の１フレーム分のデータ量の和）／（全画素信号電圧の１フレーム分のデータ量と加算信号電圧の１フレーム分のデータ量の和）以下の期間で１フレーム分の前記加算信号電圧を出力し、前記一時記憶手段は、１垂直同期期間×（全画素信号電圧の１フレーム分のデータ量の和）／（全画素信号電圧の１フレーム分のデータ量と加算信号電圧の１フレーム分のデータ量の和）以下の期間で１フレーム分の前記全画素信号電圧の出力を行うことを特徴とする請求項１〜４の何れかに記載の固体撮像素子。
【請求項７】
更に前記一時記憶手段に並列して第２の一時記憶手段を有し、前記書込み許可手段は１フレーム毎に交互に前記一時記憶手段と第２の一時記憶手段への書込みを切り換え、前記一時記憶手段と第２の一時記憶手段は、交互に全画素信号電圧を出力することを特徴とする請求項１〜６の何れかに記載の固体撮像素子。
【請求項８】
前記固体撮像素子がデジタルカメラ、デジタルビデオカメラの一部を構成することを特徴とする請求項１〜７の何れかに記載の固体撮像素子。
【請求項９】
入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧をデジタル化して画素信号に変換して出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力される前記画素信号を全画素信号として記憶する一時記憶手段と、前記増幅手段から出力される前記画素信号において同色の２以上の画素の画素信号を加算して加算画素信号を生成する加算手段を有し、前記全画素信号を同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に出力することを特徴とする固体撮像素子。
【請求項１０】
前記全画素信号は静止画用画像信号、前記加算画素信号は動画用画像信号であることを特徴とする請求項９記載の固体撮像素子。
【請求項１１】
更に前記一時記憶部への書込みを許可する書込み許可手段を有することを特徴とする請求項９又は１０記載の固体撮像素子。
【請求項１２】
前記全画素信号の１フレーム分全てを同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に出力することがてできない時、次フレームの加算画素信号出力前までに前記全画素信号の出力を中断して未出力の全画素信号を前記一時記憶手段に保持し、次フレームの加算画素信号出力終了後に前記全画素信号の残部分の出力を行うことを特徴とする請求項９〜１１の何れかに記載の固体撮像素子。
【請求項１３】
前記加算手段は、１垂直同期期間×（加算画素信号の１フレーム分のデータ量の和）／（全画素信号の１フレーム分のデータ量と加算画素信号の１フレーム分のデータ量の和）以下の期間で１フレーム分の前記加算画素信号を出力し、前記一時記憶手段は、１垂直同期期間×（全画素信号電圧の１フレーム分のデータ量の和）／（全画素信号電圧の１フレーム分のデータ量と加算信号電圧の１フレーム分のデータ量の和）以下の期間で１フレーム分の前記全画素信号の出力を行うことを特徴とする請求項９〜１１の何れかに記載の固体撮像素子。
【請求項１４】
更に前記一時記憶手段に並列して第２の一時記憶手段を有し、前記書込み許可手段は１フレーム毎に交互に前記一時記憶手段と第２の一時記憶手段への書込みを切り換え、前記一時記憶手段と第２の一時記憶手段は、交互に全画素信号を出力することを特徴とする請求項９〜１３の何れかに記載の固体撮像素子。
【請求項１５】
前記固体撮像素子がデジタルカメラ、デジタルビデオカメラの一部を構成することを特徴とする請求項９〜１４の何れかに記載の固体撮像素子。
【請求項１６】
入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧を全画素信号電圧として記憶する一時記憶手段と、前記増幅手段から出力される前記信号電圧において同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算手段と、前記一時記憶手段と前記加算手段にクロック周波数を供給する周波数逓倍部を有し、前記全画素信号電圧の出力時においては前記周波数逓倍部は、出力しない時よりも高速な周波数を前記一時記憶手段と前記加算手段に供給し、前記全画素信号電圧と同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に前記全画素信号電圧を出力することを特徴とする固体撮像素子。
【請求項１７】
入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧をデジタル化して画素信号に変換して出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力される前記画素信号を全画素信号として記憶する一時記憶手段と、前記増幅手段から出力される前記画素信号において同色の２以上の画素の画素信号を加算して加算画素信号を生成する加算手段と、前記一時記憶手段と前記加算手段にクロック周波数を供給する周波数逓倍部を有し、前記全画素信号の出力時においては前記周波数逓倍部は、出力しない時よりも高速な周波数を前記一時記憶手段と前記加算手段に供給し、前記全画素信号と同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に前記全画素信号電圧を出力することを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素数の画素信号をを同時に出力することができる固体撮像素子に関する。
【背景技術】
【０００２】
従来からデジタルカメラ、デジタルビデオカメラ等の撮像装置で用いられる固体撮像素子は、静止画用画像データを生成するために用いる全画素信号と、動画用画像データとしてビデオ画像に適した解像度の画像データを生成するために用いる画素数を減少させた加算画素信号を出力するように構成し、静止画像のための全画素信号と、動画像のための加算画素信号を各々１垂直同期期間（以下、１ＶＤ期間とする）単位で１つの画像を出力して、静止画像及び動画像を生成している（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２０００−３４１６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術においては次のような問題があった。
【０００５】
即ち、上記従来の撮像装置に用いられている固体撮像素子は、１ＶＤ期間において全画素信号出力又は加算信号出力の何れかに一方の出力しかできないため、加算信号出力を中断することなく、全画素信号出力を行うことはできない。これを解決する手段として、加算信号出力による加算画素信号から静止画像生成する方法があるが、この方法では加算画素信号の持つ解像度に低下するため、静止画像としてユーザーが見る際には不鮮明な画像となる。
【０００６】
本発明は上記問題に鑑みてなされたもので、その目的とする処は、加算信号電圧の出力を中断させることなく、高解像度の全画素信号電圧を出力することができるとともに、アナログ伝送路を短縮して信号劣化を防ぎ、撮像装置の小型化と低コスト化を実現することができる固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決し、デジタルビデオカメラ等の撮像装置に用いる固体撮像素子において、撮像装置の動画撮影時に加算信号出力を中断することなく、全画素に対応した解像度の静止画像を生成するのに必要な全画素信号を出力することを実現するために、本発明の固体撮像素子は、入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧を全画素信号電圧として記憶する一時記憶手段と、前記増幅手段から出力される前記信号電圧において同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算手段を有し、前記全画素信号電圧を同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力することを特徴とする。
【０００８】
又、別の実施形態として、本発明の固体撮像素子は、入射される光に応じて信号電荷を出力する光電変換手段と、前記光電変換手段から出力される前記信号電荷から１画素ずつ信号電圧を出力する増幅手段と、前記増幅手段から出力される前記信号電圧をデジタル化して画素信号に変換して出力するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段から出力される前記画素信号を全画素信号として記憶する一時記憶手段と、前記増幅手段から出力される前記画素信号において同色の２以上の画素の画素信号を加算して加算画素信号を生成する加算手段を有し、前記全画素信号を同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に出力することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、一時記憶部と加算部を有し、全画素信号電圧を同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力するように制御することによって、加算信号電圧の出力を中断させることなく、高解像度の全画素信号電圧を出力することができる。
【００１０】
更に、Ａ／Ｄ変換部を有することで、加算画素信号の出力を中断することなく、全画素信号の出力を行いつつ、且つ、光電変換から画素信号の出力までを１チップ化することによって、アナログ伝送路を短くして信号劣化を防ぎ、又、本固体撮像素子を用いる撮像装置の小型化及び低コスト化が実現できる。
【００１１】
又、全画素信号電圧の１フレーム分全てを同一フレームの加算信号電圧出力後、次フレームの加算信号電圧出力前までの期間に出力することができないとき、次フレームの加算信号電圧出力前までに全画素信号電圧の出力を中断して未出力の全画素信号電圧を一時記憶部に保持し、次フレームの加算信号電圧出力終了後に全画素信号電圧の残部分の出力を行うことによって、一時記憶部及び加算部の動作クロックを上げることなく、加算信号電圧と高解像度の全画素信号電圧を出力することができる。
【００１２】
更に、一時記憶部及び加算部の動作クロックを上げて、両方の１フレーム分のデータ処理期間の和が１ＶＤ期間以内に収まるようにすることによって、一時記憶部の容量が全画素信号電圧の１フレーム分でも、加算信号電圧と高解像度の全画素信号電圧を出力することができる。
【００１３】
又、一時記憶部に並列して第２の一時記憶部を有し、書込み許可部は１フレーム毎に交互に一時記憶部と第２の一時記憶部への書込みを切換え、一時記憶部と第２の一時記憶部が交互に全画素信号電圧を出力するように構成することによって、加算信号電圧の出力を中断することなく、全画素信号電圧を毎フレーム出力することができる。
【００１４】
更に、本固体撮像素子を用いたデジタルカメラ、デジタルビデオカメラにおいて、動画像の撮影を中断することなく、高画素の静止画像を撮影することができる。
【００１５】
又、本発明によれば、一時記憶部と加算部を有し、全画素信号を同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に出力するように制御することによって、加算画素信号の出力を中断させることなく、高解像度の全画素信号を出力することができる。
【００１６】
更に、Ａ／Ｄ変換部を有し、一時記憶部と加算部にはデジタル信号で入力することで、アナログ伝送路を短くして信号劣化を防ぎ、又、光電変換から画素信号の出力までを１チップ化することによって、本固体撮像素子を用いる撮像装置の小型化及び低コスト化が実現できる。
【００１７】
更に、全画素信号の１フレーム分全てを同一フレームの加算画素信号出力後、次フレームの加算画素信号出力前までの期間に出力することができないとき、次フレームの加算画素信号出力前までに全画素信号の出力を中断して未出力の全画素信号を一時記憶部に保持し、次フレームの加算画素信号出力終了後に全画素信号の残部分の出力を行うことによって、一時記憶部及び加算部の動作クロックを上げることなく、加算画素信号と高解像度の全画素信号を出力することができる。
【００１８】
更に、一時記憶部及び加算部の動作クロックを上げて、両方の１フレーム分のデータ処理期間の和が１ＶＤ期間以内に収まるようにすることによって、一時記憶部の容量が全画素信号の１フレーム分でも、加算画素信号と高解像度の全画素信号を出力することができる。
【００１９】
更に、一時記憶部に並列して第２の一時記憶部を有し、書込み許可部は１フレーム毎に交互に一時記憶部と第２の一時記憶部への書込みを切換え、一時記憶部と第２の一時記憶部が交互に全画素信号を出力するように構成することによって、加算画素信号の出力を中断することなく、全画素信号を毎フレーム出力することができる。
【００２０】
更に、本固体撮像素子を用いたデジタルカメラ、デジタルビデオカメラにおいて、動画像の撮影を中断することなく、高画素の静止画像を撮影することができる。
【００２１】
又、本発明によれば、ＰＬＬ回路によってクロック周波数を必要に応じて変化させることで、加算信号電圧の出力を中断させることなく、高解像度の全画素信号電圧を出力する機能を消費電力を必要最小限に抑えながら実現できる。
【００２２】
又、本発明によれば、ＰＬＬ回路によってクロック周波数を必要に応じて変化させることで、加算画素信号の出力を中断させることなく、高解像度の全画素信号を出力する機能を消費電力を必要最小限に抑えながら実現できる。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００２４】
＜実施の形態１＞
図１は本発明に係る固体撮像素子を用いた撮像装置の全体概要を表すブロック図、図２は本実施の形態における固体撮像素子１の詳細を示すブロック図、図６は本実施の形態の動作の流れを表すフローチャート、図１０は本実施の形態の特徴を表す各信号のタイミングチャートである。
【００２５】
図１に従って本発明に係る固体撮像素子を用いた撮像装置の全体概要を説明する。
【００２６】
撮像装置は、光を入射するレンズ２、ＣＣＤ或はＣＭＯＳセンサのような光電変換機能を有する撮像素子であり、画素信号を出力する本発明の固体撮像素子１、固体撮像素子１のタイミングをコントロールするためのタイミングジェネレータ３、固体撮像素子１から出力された画素信号の現像処理を行う画像処理部４、画像処理部４にて画像処理する際にデータを一時的に記憶するメモリ５（本実施の形態では、ＲＡＭを示すがこれは一例であるため、アクセス速度が十分問題ないレベルの素子であればこの限りではない）、不図示のＲＯＭやフラッシュメモリに格納されている制御プログラムに従って本実施の形態の撮像装置全体を制御するＣＰＵ６、画像処理部４にて画像処理されたデータを所定のフォーマットに応じて圧縮処理して圧縮動画データ及び圧縮静止画データを生成するエンコード処理部７（画像フォーマットはＪＰＥＧ、ＭＰＥＧ４等規格に準拠したフォーマットであるが特に限定はしない）、エンコード処理部７で圧縮された圧縮動画データ及び圧縮静止画データを本撮像装置内部に記録するかネットワーク上に通信するか否かを切り換える出力切換部８、外部端末１２との制御信号の送受信や、圧縮動画データ、圧縮静止画データの送信を行う通信部９、本撮像装置内に動画像又は静止画像データを記憶するための記憶手段であるところの記憶部１０（データ書き込み可能な不揮発性メモリー、メディア、ハードディスク等データ記憶できるもの全般を示し、取り替え可能なものでも可であり特に限定はしない）、ユーザーが本撮像装置を直接操作することが可能な入力部１１から構成されている。そして、外部端末１２は、本撮像装置を無線、公衆回線等を経由して遠隔操作を行い、又は画像データの表示、録画等を行う。
【００２７】
次に、図２に従って本実施の形態に係る固体撮像素子１の構成を説明する。
【００２８】
固体撮像素子１は、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて信号電荷を出力する光電変換部１０１、光電変換部１０１から入力される信号電荷から１画素ずつ信号電圧を出力するアンプ１０２、アンプ１０２の出力する信号電圧を全画素信号電圧として１．５フレーム分の記憶が可能な一時記憶部１０４、外部のＣＰＵ６の指示によって一時記憶部１０４への書込みの許可をする書込許可部１０３、アンプ１０２の出力する同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算部１０６、加算部で生成された加算信号電圧を記憶するバッファ１０７、全画素信号電圧と加算信号電圧を所定の量子化ビットに対応してデジタル変換して外部の画像処理部４へ出力するＡ／Ｄ変換部１０８、全画素信号電圧と加算信号電圧を外部のＣＰＵ６の指示によって切り換えてＡ／Ｄ変換部１０８へ出力する信号切換部１０５から構成される。
【００２９】
図１０のタイミングチャートは上から、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部１０１による信号電荷出力期間、アンプ１０２による信号電圧出力期間、バッファ部１０７の加算信号電圧出力期間、一時記憶部１０４の全画素信号電圧出力期間を順に示している。
【００３０】
以下、図６に示す本実施例のフローチャートに従って処理の流れを説明する。
【００３１】
先ず、本固体撮像素子を用いた撮像装置の動画撮影時の動作について述べる。
【００３２】
動画撮影時、静止画出力要求がない場合（ステップＳ１１）、アンプ１０２から出力された信号電圧が加算部１０６へ出力される（ステップＳ１４）。信号電圧は加算部１０６において、動画像の解像度に合わせて加算処理されて、１フレームずつ１ＶＤ期間毎に加算信号電圧として信号切換部１０５を介してＡ／Ｄ変換部１０８へ出力される（ステップＳ１５）。
【００３３】
次に、この動作を繰返し実行中に、静止画出力要求信号を受けた時の動作について述べる。
【００３４】
静止画出力要求信号が有る場合（ステップＳ１１）、外部のＣＰＵ６によって書き込み許可部１０３を制御することによって、アンプ１０２から出力される信号電圧を一時記憶部１０４と加算部１０６へ出力する（ステップＳ１２）。
【００３５】
そして、加算部１０６において信号電圧が動画像の解像度に合わせて加算処理されて加算信号電圧が生成され、信号切換部１０５によって加算部１０６の加算信号電圧がＡ／Ｄ変換部１０８へ出力される（ステップＳ１３）。この加算画素信号の出力処理終了後、続けて信号切換部１０５によって、一時記憶部１０４の全画素信号電圧がＡ／Ｄ変換部１０８へ出力される（ステップＳ１７）。ステップＳ１７の動作は次のＶＤ期間で行われる次フレームの加算信号電圧出力の前までに行われ、全画素信号電圧の出力が次フレームの加算信号電圧出力の前までに終了しない場合はここで処理が中断され、一時記憶部１０４に未処理の画素信号が保持される。
【００３６】
この間、並行して次フレームの信号電圧がアンプ１０２から加算部１０６へ出力されており（ステップＳ１４）、前述の全画素信号電圧の出力中断後、加算部１０６の次フレームの加算信号電圧がＡ／Ｄ変換部１０８へ出力される（ステップＳ１５）。この加算信号電圧出力終了後、外部のＣＰＵ６が静止画未処理信号電圧有りと判定を行い（ステップＳ１６）、信号切換部１０５を切り換えて、一時記憶部１０４の残りの全画素信号電圧がＡ／Ｄ変換部１０８へ出力される（ステップＳ１７）。
【００３７】
Ａ／Ｄ変換部１０８は、入力された加算信号電圧及び全画素信号電圧を逐次デジタル信号に変換してそれぞれ加算画素信号及び全画素信号として画像処理部４へ出力する。画像処理部４で現像処理された加算画素信号及び全画素信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００３８】
外部端末１２からの制御に従って外部端末１２へ画像データを送信するとき、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００３９】
本実施の形態において、一時記憶部１０４の記憶容量について、１．５フレーム分の信号電圧を記憶可能な容量としたが、例えば加算部１０６が２画素加算を行い、加算信号電圧と全画素信号電圧のデータ量の比が１：２である場合、加算部１０６の加算信号電圧のＡ／Ｄ変換部１０８への出力を１ＶＤ期間の３分の１以下の時間、一時記憶部１０４の全画素信号電圧のＡ／Ｄ変換部１０８への出力を１ＶＤ期間の３分の２以下の時間で実行可能な動作クロックを与える場合は、１フレーム分の全画素信号電圧を記憶可能な容量を持つように構成すれば良い。
【００４０】
又、このとき、一時記憶部１０４を並列に２個配置して１フレーム毎に２個の一時記憶部１０４を切り換えて全画素信号電圧を記憶して、交互に全画素信号電圧を出力する構成とすれば、全画素信号電圧を毎フレーム出力することも可能である。
【００４１】
＜実施の形態２＞
以下、本発明の実施の形態２を図１、図３、図７及び図１１に基づいて説明する。
【００４２】
図１は前記実施の形態１にて説明してあるものと同一構成のブロック図、図３は本実施の形態に係る固体撮像素子１の詳細を示すブロック図、図７は本実施の形態の動作の流れを表すフローチャート、図１１は本実施の形態の特徴を表す各信号のタイミングチャートである。
【００４３】
図１の各ブロックの役割と構成は前記実施の形態１記載の図１の機能ブロックと同一な構成であるため、前記実施の形態１を参照すること。
【００４４】
次に、図３に従って本実施の形態に係る固体撮像素子１の構成を説明する。
【００４５】
固体撮像素子１は、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて信号電荷を出力する光電変換部２０１、光電変換部２０１から入力される信号電荷から１画素ずつ信号電圧を出力するアンプ２０２、アンプ２０２の出力する信号電圧を所定の量子化ビットに対応してデジタル変換して画素信号を出力するＡ／Ｄ変換部２０８、全画素信号として１．５フレーム分の記憶が可能な一時記憶部２０４、外部のＣＰＵ６の指示によって一時記憶部２０４への書込みの許可をする書込許可部２０３、Ａ／Ｄ変換部２０８の出力する同色の２以上の画素の画素信号を加算して加算画素信号を生成する加算部２０６、加算部で生成された加算画素信号を記憶するバッファ２０７、全画素信号と加算画素信号を外部のＣＰＵ６の指示によって切り換えて外部の画像処理部４へ出力する信号切換部２０５から構成されている。
【００４６】
図１１のタイミングチャートは上から、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部２０１による信号電荷出力期間、アンプ２０２による信号電圧出力期間、バッファ部２０７の加算画素信号出力期間、一時記憶部２０４の全画素信号出力期間を順に示している。
【００４７】
以下、図７に示す本実施の形態のフローチャートに従って処理の流れを説明する。
【００４８】
先ず、本固体撮像素子を用いた撮像装置の動画撮影時の動作について述べる。動画撮影時、静止画出力要求がない場合（ステップＳ２１）、Ａ／Ｄ変換部２０８から出力された画素信号が加算部２０６へ出力される（ステップＳ２４）。画素信号は加算部２０６において、動画像の解像度に合わせて加算処理されて、１フレームずつ１ＶＤ期間毎に加算画素信号として信号切換部２０５を介して外部の画像処理部４へ出力される（ステップＳ２５）。
【００４９】
次に、この動作を繰返し実行中に、静止画出力要求信号を受けた時の動作について述べる。
【００５０】
静止画出力要求信号が有る場合（ステップＳ２１）、外部のＣＰＵ６によって書き込み許可部２０３を制御することによって、Ａ／Ｄ変換部２０８から出力される画素信号を一時記憶部２０４と加算部２０６へ出力する（ステップＳ２２）。
【００５１】
そして、加算部２０６において画素信号が動画像の解像度に合わせて加算処理されて加算画素信号が生成され、信号切換部２０５によって加算部２０６の加算画素信号が画像処理部４へ出力される（ステップＳ２３）。この加算画素信号の出力処理終了後、続けて信号切換部２０５によって、一時記憶部２０４の全画素信号が画像処理部４へ出力される（ステップＳ２７）。
【００５２】
ステップＳ２７の動作は次のＶＤ期間で行われる次フレームの加算画素信号出力の前までに行われ、全画素信号の出力が次フレームの加算画素信号出力の前までに終了しない場合はここで処理が中断され、一時記憶部２０４に未処理の画素信号が保持される。この間、並行して次フレームの画素信号がＡ／Ｄ変換部２０８から加算部２０６へ出力されており（ステップＳ２４）、前述の全画素信号の出力中断後、加算部２０６の次フレームの加算画素信号が画像処理部４へ出力される（ステップＳ２５）。この加算画素信号出力終了後、外部のＣＰＵ６が静止画未処理画素信号有りと判定を行い（ステップＳ２６）、信号切換部２０５を切り換えて、一時記憶部２０４の残りの全画素信号が画像処理部４へ出力される（ステップＳ２７）。
【００５３】
画像処理部４で現像処理された加算画素信号及び全画素信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００５４】
外部端末１２からの制御に従って外部端末１２へ画像データを送信するとき、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００５５】
本実施の形態において、一時記憶部２０４の記憶容量について、１．５フレーム分の画素信号を記憶可能な容量としたが、例えば加算部２０６が２画素加算を行い、加算画素信号と全画素信号の画素数の比が１：２である場合、加算部２０６の加算画素信号の外部の画像処理部４への出力を１ＶＤ期間の３分の１以下の時間、一時記憶部２０４の全画素信号の外部の画像処理部４への出力を１ＶＤ期間の３分の２以下の時間で実行可能な動作クロックを与える場合は、１フレーム分の全画素信号を記憶可能な容量を持つように構成すれば良い。
【００５６】
又、このとき、一時記憶部２０４を並列に２個配置して１フレーム毎に２個の一時記憶部２０４を切り換えて全画素信号を記憶して、交互に全画素信号を出力する構成とすれば、全画素信号を毎フレーム出力することも可能である。
【００５７】
＜実施の形態３＞
以下、本発明の実施の形態を図１、図４、図８及び図１２に基づいて説明する。
【００５８】
図１は実施の形態１にて説明してあるものと同一構成のブロック図、図４は本実施の形態に係る固体撮像素子１の詳細を示すブロック図、図８は本実施の形態の動作の流れを表すフローチャート、図１２は本実施の形態の特徴を表す各信号のタイミングチャートである。
【００５９】
図１の各ブロックの役割と構成は前記実施の形態１記載の図１の機能ブロックと同一な構成であるため、前記実施の形態１を参照すること。
【００６０】
次に、図４に従って本実施の形態に係る固体撮像素子１の構成を説明する。
【００６１】
固体撮像素子１は、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて信号電荷を出力する光電変換部３０１、光電変換部３０１から入力される信号電荷から１画素ずつ信号電圧を出力するアンプ３０２、アンプ３０２の出力する信号電圧を全画素信号電圧として１．５フレーム分の記憶が可能な一時記憶部３０４、外部のＣＰＵ６の指示によって一時記憶部３０４への書込みの許可をする書込許可部３０３、アンプ３０２の出力する同色の２以上の画素の信号電圧を加算して加算信号電圧を生成する加算部３０６、加算部で生成された加算信号電圧を記憶するバッファ３０７、全画素信号電圧と加算信号電圧を所定の量子化ビットに対応してデジタル変換して外部の画像処理部４へ出力するＡ／Ｄ変換部３０８、全画素信号電圧と加算信号電圧を外部のＣＰＵ６の指示によって切り換えてＡ／Ｄ変換部３０８へ出力する信号切換部３０５、外部から入力される駆動周波数のまま出力する通常モードと、逓倍して高速周波数を出力する高速モードを有し、一時記憶部３０４、加算部３０６、バッファ３０７、信号切換部３０５、Ａ／Ｄ変換部３０８へクロック供給するＰＬＬ回路３０９から構成されている。
【００６２】
図１２のタイミングチャートは上から、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部３０１による信号電荷出力期間、アンプ３０２による信号電圧出力期間、バッファ部３０７の加算信号電圧出力期間、一時記憶部３０４の全画素信号電圧出力期間を順に示している。
【００６３】
以下、図８に示す本実施の形態のフローチャートに従って処理の流れを説明する。
【００６４】
先ず、本固体撮像素子を用いた撮像装置の動画撮影時の動作について述べる。動画撮影時、静止画出力要求がない場合（ステップＳ３１）、アンプ３０２から出力された信号電圧が加算部３０６へ出力される（ステップＳ３４）。信号電圧は加算部３０６において、動画像の解像度に合わせて加算処理されて、１フレームずつ１ＶＤ期間毎に加算信号電圧として信号切換部３０５を介してＡ／Ｄ変換部３０８へ出力される（ステップＳ３５）。
【００６５】
次に、この動作を繰返し実行中に、静止画出力要求信号を受けた時の動作について述べる。
【００６６】
静止画出力要求信号が有る場合（ステップＳ３１）、外部のＣＰＵ６によって書き込み許可部３０３を制御することによって、アンプ３０２から出力される信号電圧を一時記憶部３０４と加算部３０６へ出力する（ステップＳ３２）。
【００６７】
そして、加算部３０６において信号電圧が動画像の解像度に合わせて加算処理されて加算信号電圧が生成され、信号切換部３０５によって加算部３０６の加算信号電圧がＡ／Ｄ変換部３０８へ出力される。（ステップＳ３３）。この加算画素信号の出力処理終了後、ＰＬＬ回路３０９の設定を変更して高速モードにして（ステップＳ３６）、続けて信号切換部３０５によって、一時記憶部３０４の全画素信号電圧がＡ／Ｄ変換部３０８へ出力される（ステップＳ３７）。
【００６８】
ステップＳ３７の動作は次のＶＤ期間で行われる次フレームの加算信号電圧出力の前までに行われる。この間、並行して次フレームの信号電圧がアンプ３０２から加算部３０６へ出力されており（ステップＳ３４）、前述の全画素信号電圧の出力後、高速な周波数で駆動されている加算部３０６によって次フレームの加算信号電圧がＡ／Ｄ変換部３０８へ出力される（ステップＳ３５）。出力が終わるとＰＬＬ回路３０９の設定を変更して通常モードにする（ステップＳ３８）。
【００６９】
Ａ／Ｄ変換部３０８は、入力された加算信号電圧及び全画素信号電圧を逐次デジタル信号に変換してそれぞれ加算画素信号及び全画素信号として画像処理部４へ出力する。画像処理部４で現像処理された加算画素信号及び全画素信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００７０】
外部端末１２からの制御に従って外部端末１２へ画像データを送信するとき、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００７１】
本実施の形態において、一時記憶部３０４を並列に２個配置して１フレーム毎に２個の一時記憶部３０４を切り換えて全画素信号電圧を記憶して、交互に全画素信号電圧を出力する構成とすれば、全画素信号電圧を毎フレーム出力することも可能である。
【００７２】
＜実施の形態４＞
以下、本発明の実施の形態４を図１、図５、図９及び図１３に基づいて説明する。
【００７３】
図１は前記実施の形態１にて説明してあるものと同一構成のブロック図、図５は本実施の形態における固体撮像素子１の詳細を示すブロック図、図９は本実施の形態の動作の流れを表すフローチャート、図１３は本実施の形態の特徴を表す各信号のタイミングチャートである。
【００７４】
図１の各ブロックの役割と構成は前記実施の形態１記載の図１の機能ブロックと同一な構成であるため、前記実施の形態１を参照すること。
【００７５】
次に、図５に従って本実施の形態に係る固体撮像素子１の構成を説明する。
【００７６】
固体撮像素子１は、原色であるＲＧＢ（レッド・グリーン・ブルー）又は補色であるＹＭＣＧ（イエロー・マゼンタ・シアン・グリーン）のフィルターを通して入射される光に応じて信号電荷を出力する光電変換部４０１、光電変換部４０１から入力される信号電荷から１画素ずつ信号電圧を出力するアンプ４０２、アンプ４０２の出力する信号電圧を所定の量子化ビットに対応してデジタル変換して画素信号を出力するＡ／Ｄ変換部４０８、全画素信号として１．５フレーム分の記憶が可能な一時記憶部４０４、外部のＣＰＵ６の指示によって一時記憶部４０４への書込みの許可をする書込許可部４０３、Ａ／Ｄ変換部４０８の出力する同色の２以上の画素の画素信号を加算して加算画素信号を生成する加算部４０６、加算部で生成された加算画素信号を記憶するバッファ４０７、全画素信号と加算画素信号を外部のＣＰＵ６の指示によって切り換えて外部の画像処理部４へ出力する信号切換部４０５、外部から入力される駆動周波数のまま出力する通常モードと、逓倍して高速周波数を出力する高速モードを有し、一時記憶部４０４、加算部４０６、バッファ４０７、信号切換部４０５へクロック供給するＰＬＬ回路４０９から構成されている。
【００７７】
図１３のタイミングチャートは上から、静止画出力要求信号、動作の基準となる垂直同期（ＶＤ）信号、光電変換部４０１による信号電荷出力期間、アンプ４０２による信号電圧出力期間、バッファ部４０７の加算画素信号出力期間、一時記憶部４０４の全画素信号出力期間を順に示している。
【００７８】
以下、図９に示す本実施の形態のフローチャートに従って処理の流れを説明する。
【００７９】
先ず、本固体撮像素子を用いた撮像装置の動画撮影時の動作について述べる。動画撮影時、静止画出力要求がない場合（ステップＳ４１）、Ａ／Ｄ変換部４０８から出力された画素信号が加算部４０６へ出力される（ステップＳ４４）。画素信号は加算部４０６において、動画像の解像度に合わせて加算処理されて、１フレームずつ１ＶＤ期間毎に加算画素信号として信号切換部４０５を介して外部の画像処理部４へ出力される（ステップＳ４５）。
【００８０】
次に、この動作を繰返し実行中に、静止画出力要求信号を受けたときの動作について述べる。
【００８１】
静止画出力要求信号が有る場合（ステップＳ４１）、外部のＣＰＵ６によって書き込み許可部４０３を制御することによって、Ａ／Ｄ変換部４０８から出力される画素信号を一時記憶部４０４と加算部４０６へ出力する（ステップＳ４２）。
【００８２】
そして、加算部４０６において画素信号が動画像の解像度に合わせて加算処理されて加算画素信号が生成され、信号切換部４０５によって加算部４０６の加算画素信号が画像処理部４へ出力される（ステップＳ４３）。この加算画素信号の出力処理終了後、ＰＬＬ回路４０９の設定を変更して高速モードにして（ステップＳ４６）、続けて信号切換部４０５によって、一時記憶部４０４の全画素信号が画像処理部４へ出力される（ステップＳ４７）。
【００８３】
ステップＳ４７の動作は次のＶＤ期間で行われる次フレームの加算画素信号出力の前までに行われる。この間、並行して次フレームの画素信号がＡ／Ｄ変換部４０８から加算部４０６へ出力されており（ステップＳ４４）、前述の全画素信号の出力後、高速な周波数で駆動されている加算部４０６によって次フレームの加算画素信号が画像処理部４へ出力される（ステップＳ４５）。出力が終わるとＰＬＬ回路４０９の設定を変更して通常モードにする（ステップＳ４８）。
【００８４】
画像処理部４で現像処理された加算画素信号及び全画素信号は、エンコード処理部７において圧縮動画像データ及び圧縮静止画像データへ変換され、出力切換部８へ出力される。
【００８５】
外部端末１２からの制御に従って外部端末１２へ画像データを送信するとき、通信部９によって圧縮動画像データ及び圧縮静止画像データを外部端末１２へ送信する。
【００８６】
本実施の形態において、一時記憶部４０４を並列に２個配置して１フレーム毎に２個の一時記憶部４０４を切り換えて全画素信号を記憶して、交互に全画素信号を出力する構成とすれば、全画素信号を毎フレーム出力することも可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の固体撮像素子を用いた撮像装置全体の全体概略を示すブロック図である。
【図２】本発明の実施の形態１に係る固体撮像素子の構成を示すブロック図である。
【図３】本発明の実施の形態２に係る固体撮像素子の構成を示すブロック図である。
【図４】本発明の実施の形態３に係る固体撮像素子の構成を示すブロック図である。
【図５】本発明の実施の形態４に係る固体撮像素子の構成を示すブロック図である。
【図６】本発明の実施の形態１に係る固体撮像素子の動作のフローチャートである。
【図７】本発明の実施の形態２に係る固体撮像素子の動作のフローチャートである。
【図８】本発明の実施の形態３に係る固体撮像素子の動作のフローチャートである。
【図９】本発明の実施の形態４に係る固体撮像素子の動作のフローチャートである。
【図１０】本発明の実施の形態１に係る固体撮像素子の動作のタイミングチャートである。
【図１１】本発明の実施の形態２に係る固体撮像素子の動作のタイミングチャートである。
【図１２】本発明の実施の形態２に係る固体撮像素子の動作のタイミングチャートである。
【図１３】本発明の実施の形態４に係る固体撮像素子の動作のタイミングチャートである。
【符号の説明】
【００８８】
１    固体撮像素子
２    レンズ
３    タイミングジェネレータ
４    画像処理部
５    メモリ
６    ＣＰＵ
７    エンコード処理部
８    出力切換部
９    通信部
１０    記憶部
１１    入力部
１２    外部端末
１０１  光電変換部
１０２  アンプ
１０３  書込許可部
１０４  一時記憶部
１０５  信号切換部
１０６  加算部
１０７  バッファ
１０８  Ａ／Ｄ変換部
２０１  光電変換部
２０２  アンプ
２０３  書込許可部
２０４  一時記憶部
２０５  信号切換部
２０６  加算部
２０７  バッファ
２０８  Ａ／Ｄ変換部
３０１  光電変換部
３０２  アンプ
３０３  書込許可部
３０４  一時記憶部
３０５  信号切換部
３０６  加算部
３０７  バッファ
３０８  Ａ／Ｄ変換部
３０９  ＰＬＬ回路
４０１  光電変換部
４０２  アンプ
４０３  書込許可部
４０４  一時記憶部
４０５  信号切換部
４０６  加算部
４０７  バッファ
４０８  Ａ／Ｄ変換部
４０９  ＰＬＬ回路
【図１】
2006197097.tif 000003
【図２】
2006197097.tif 000004
【図３】
2006197097.tif 000005
【図４】
2006197097.tif 000006
【図５】
2006197097.tif 000007
【図６】
2006197097.tif 000008
【図７】
2006197097.tif 000009
【図８】
2006197097.tif 000010
【図９】
2006197097.tif 000011
【図１０】
2006197097.tif 000012
【図１１】
2006197097.tif 000013
【図１２】
2006197097.tif 000014
【図１３】
2006197097.tif 000015