(57)【要約】【課題】ダイオードに順方向電流を流す際に、無駄な電流が半導体基板に漏れることを防止する。【解決手段】Ｐ型半導体基板３１の表面にＮ型ウエル領域３２が形成され、Ｎ型ウエル領域３２の中に、更にＰ型ウエル領域３３が形成されている。Ｐ型ウエル領域３３の外のＮ型ウエル領域３２の表面にはＮ＋型拡散層３４が形成されている。Ｐ型ウエル領域３３の表面には、Ｐ＋型拡散層３５と、Ｎ＋型拡散層３６が形成されている。Ｎ型ウエル領域３２の表面に形成されたＮ＋型拡散層３４と、Ｐ型ウエル領域３３の表面に形成されたＰ＋型拡散層３５とはアルミニウム等からなる配線３７によって電気的に接続され、この配線３７にアノード電極３８が接続されている。Ｎ＋型拡散層３６にはカソード電極３９が接続されている。【選択図】  図１
2006100308.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、
前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、
前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、
前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、
前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、
前記第１の拡散層と前記第２の拡散層とを電気的に接続したことを特徴とする半導体装置。
【請求項２】
前記第１のウエル領域に隣接した前記半導体基板の表面に第１導電型の第４の拡散層を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
４つの整流素子がブリッジ型に接続された全波整流回路において、少なくとも１つの整流素子は、
第１導電型の半導体基板と、
前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、
前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、
前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、
前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、
前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、
前記第１の拡散層と前記第２の拡散層とを電気的に接続してなることを特徴とする全波整流回路。
【請求項４】
前記整流素子と直列に接続された他の整流素子は前記第１のウエル領域に隣接した前記半導体基板の表面に第１導電型の第４の拡散層を備えることを特徴とする請求項３に記載の全波整流回路。
【請求項５】
１つの整流素子を備える半波整流回路において、
前記整流素子は、
第１導電型の半導体基板と、
前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、
前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、
前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、
前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、
前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、
前記第１の拡散層と前記第２の拡散層とを電気的に接続してなることを特徴とする半波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、全波整流回路、半波整流回路に関し、例えば、ＲＦタグの整流回路に適用できるものである。
【背景技術】
【０００２】
近年、所定帯域の周波数を有するＲＦ信号（無線信号）を利用して、情報処理装置との間で情報通信を行うことができるＲＦタグが開発されている。ＲＦタグはバーコードの代わりに対象物に識別情報記録媒体として貼り付けられるもので、ＲＦ回路、対象物に関する識別情報を記憶するメモリ回路や、ロジック回路等が組み込まれている。
【０００３】
一般に、ＲＦタグの内部には、ＲＦ信号を受信するアンテナが内蔵されているが、バッテリを備えていないＲＦタグにおいては、このアンテナで受信したＲＦ信号を整流回路によって直流電圧に変換して、この直流電圧をＲＦタグに内蔵された回路の電源電圧として利用している。
【０００４】
図４にＲＦタグの電源回路を示す。５０はコイル５１とコンデンサ５２を並列接続した共振回路からなるアンテナである。６０は、アンテナ５０で受信されたＲＦ信号を全波整流する全波整流回路である。この全波整流回路は、第１のダイオードＤ１、第２のダイオードＤ２、第３のダイオードＤ３及び第４のダイオードＤ４をブリッジ型に接続した回路である。アンテナ５０は、Ｄ１とＤ２との接続ノードＩＮ＋、Ｄ３とＤ４との接続ノードＩＮ−の間に接続され、Ｄ１とＤ３との接続ノードから負出力端子ＯＵＴ−が取り出され、Ｄ２とＤ４との接続ノードから正出力端子ＯＵＴ＋が取り出される。負出力端子ＯＵＴ−は一般に接地されるので、正出力端子ＯＵＴ＋から全波整流された信号が得られる。なお、６１は正出力端子ＯＵＴ＋と負出力端子ＯＵＴ−との間に接続された出力コンデンサである。
【０００５】
以下で、この電源回路の動作を説明する。外部からのＲＦ信号がアンテナ５０で受信される。ＲＦ信号は交流信号であるので、ＲＦ信号の正の半周期（ノードＩＮ＋の電位がノードＩＮ−の電位より高い）においては、図４の一点鎖線で示すように、Ｄ２、出力コンデンサ６１、Ｄ３を通る経路で電流が流れ、出力コンデンサ６１が充電される。ＲＦ信号の負の半周期（ノードＩＮ−の電位がノードＩＮ＋の電位より高い）においては、図３の点線で示すように、Ｄ４、出力コンデンサ６１、Ｄ１を通る経路で電流が流れ、出力コンデンサ６１が充電される。こうして、ＲＦ信号の全周期に亘って整流が行われ、出力コンデンサ６１に直流電圧が充電される。
【０００６】
次に、第１のダイオードＤ１、第２のダイオードＤ２、第３のダイオードＤ３及び第４のダイオードＤ４をＲＦタグの半導体集積回路チップに内蔵した構造について図５及び図６を参照して説明する。
【０００７】
図５は、第２のダイオードＤ２、第４のダイオードＤ４の構造を示す断面図である。Ｐ型半導体基板１０の表面にＮ型ウエル領域１１が形成され、このＮ型ウエル領域１１の表面にＰ＋型拡散層１２と、Ｎ＋型拡散層１３が形成されている。Ｐ＋型拡散層１２にはアノード電極１４が接続され、Ｎ＋型拡散層１３にはカソード電極１５が接続され、ＰＮ型ダイオード構造をなしている。
【０００８】
図６は、第１のダイオードＤ１、第３のダイオードＤ３の構造を示す断面図である。Ｐ型半導体基板１０の表面にＰ型ウエル領域２１が形成され、このＰ型ウエル領域２１の表面にＮ＋型拡散層２２と、Ｐ＋型拡散層２３が形成されている。Ｎ＋型拡散層２２にカソード電極２４が接続され、Ｐ＋型拡散層２３にはアノード電極２５が接続され、ＰＮ型ダイオード構造をなしている。この構造ではＰ型半導体基板１０がアノードの一部を構成している。Ｐ型半導体基板１０は一般には接地される。
【特許文献１】特開平８−２５１９２５号公報
【特許文献２】特開平８−８８５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の第２のダイオードＤ２、第４のダイオードＤ４では、アノードの電位がＰ型半導体基板１０の電位より高くなるときがあるので、全波整流回路を正常に動作させるために、図５に示したように、Ｐ型半導体基板１０の表面に形成されたＮ型ウエル領域１１の中にダイオードが形成されている。
【００１０】
しかしながら、図５の構造では、Ｐ＋型拡散層１２をエミッタとし、Ｎ＋型拡散層１３及びＮ型ウエル領域１１をベースとし、Ｐ型半導体基板１０をコレクタとするＰＮＰ型の寄生バイポーラトランジスタが存在するため、アノード電極１４からカソード電極１５へダイオードの順方向電流を流すと、この順方向電流は寄生バイポーラトランジスタのベース電流ＩＢに相当するため、この寄生バイポーラトランジスタがターンオンする。
【００１１】
すると、Ｐ＋型拡散層１２（エミッタ）からＰ型半導体基板１０（コレクタ）にコレクタ電流ＩＣが、漏れ電流として流れ出てしまい、この流れ出たコレクタ電流ＩＣは出力コンデンサ６１の充電に寄与しないため、全波整流回路の電力効率が低下するという問題があった。なお、第１のダイオードＤ１、第３のダイオードＤ３については、図６に示したように、寄生バイポーラトランジスタは存在しないため、上述のような問題は生じない。
【００１２】
また、図５の第２のダイオードＤ２と図６の第３のダイオードＤ３とを同じＰ型半導体基板１０上に形成すると、寄生サイリスタが形成され、これがターンオンすることでラッチアップを生じるおそれがあった。ラッチアップが生じると、全波整流回路の電力効率が低下したり、誤動作が生じるという問題があった。
【課題を解決するための手段】
【００１３】
そこで、本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、前記第１の拡散層と前記第２の拡散層とを電気的に接続したことを特徴とするものである。
【００１４】
また、本発明の全波整流回路は、４つの整流素子がブリッジ型に接続された全波整流回路において、少なくとも１つの整流素子は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、前記第１の拡散層と前記第２の拡散層とを電気的に接続してなることを特徴とするものである。
【００１５】
また、本発明の半波整流回路は１つの整流素子を備える半波整流回路において、前記整流素子は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型の第１のウエル領域と、前記第１のウエル領域の中に形成された第１導電型の第２のウエル領域と、前記第１のウエル領域の表面に形成された第２導電型の第１の拡散層と、前記第２のウエル領域の表面に形成された第１導電型の第２の拡散層と、前記第２のウエル領域の表面に形成された第２導電型の第３の拡散層とを備え、前記第１の拡散層と前記第２の拡散層とを電気的に接続してなることを特徴とするものである。
【発明の効果】
【００１６】
本発明の半導体装置によれば、ダイオードに順方向電流を流す際に、無駄な電流が半導体基板に漏れることが防止される。また、ラッチアップの発生も防止することができる。これにより、本発明の半導体装置を整流回路の整流素子として用いることで、整流回路の電力効率を向上することができる。
【００１７】
また、本発明の全波整流回路によれば、整流素子（ダイオード）に順方向電流を流す際に、無駄な電流が半導体基板に漏れることが防止され、全波整流回路の電力効率を向上することができる。
【００１８】
また、本発明の半波整流回路によれば、整流素子（ダイオード）に順方向電流を流す際に、無駄な電流が半導体基板に漏れることが防止され、半波整流回路の電力効率を向上することができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の全波整流回路及びそれに用いられるダイオードの構造について説明する。この全波整流回路は、図４に示した回路と同じであるが、第２のダイオードＤ２の構造が図５の構造とは異なる。第４のダイオードＤ４についても第２のダイオードＤ２と同じ構造を採用できるので、以下では第２のダイオードＤ２の構造について図１を参照しながら説明する。
【００２０】
Ｐ型半導体基板３１の表面にＮ型ウエル領域３２が形成され、このＮ型ウエル領域３２の中に、更にＰ型ウエル領域３３が形成されている。即ち、Ｐ型ウエル領域３３は、Ｎ型ウエル領域３２よりも浅く形成される。Ｐ型ウエル領域３３の外のＮ型ウエル領域３２の表面にはＮ＋型拡散層３４が形成されている。また、Ｐ型ウエル領域３３の表面には、Ｐ＋型拡散層３５と、Ｎ＋型拡散層３６が形成されている。
【００２１】
Ｎ型ウエル領域３２の表面に形成されたＮ＋型拡散層３４と、Ｐ型ウエル領域３３の表面に形成されたＰ＋型拡散層３５とはアルミニウム等からなる配線３７によって電気的に接続され、この配線３７にアノード電極３８が接続されている。また、Ｎ＋型拡散層３６にはカソード電極３９が接続されている。Ｐ型半導体基板３１は接地されることが望ましい。この構造によれば、Ｐ＋型拡散層３５、Ｐ型ウエル領域３３とＮ＋型拡散層３６とでＰＮ型ダイオードが構成される。
【００２２】
また、Ｎ＋型拡散層３６をエミッタとし、Ｐ＋型拡散層３５及びＰ型ウエル領域３３をベースとし、Ｎ＋型拡散層３４をコレクタとするＮＰＮ型の寄生バイポーラトランジスタが存在し、アノード電極３８からカソード電極３９へダイオードの順方向電流を流すと、この順方向電流は寄生バイポーラトランジスタのベース電流ＩＢに相当するため、この寄生バイポーラトランジスタはターンオンする。
【００２３】
しかしながら、Ｎ＋型拡散層３４からのコレクタ電流ＩＣは、Ｐ型ウエル領域３３に流れ込み、更にエミッタであるＮ＋型拡散層３６に吸収され、カソード電極３９へ流れ込む。したがって、従来例のように、電流がＰ型半導体基板３１へ漏れることがないので、全波整流回路の電力効率を向上することができる。また、従来例のようにラッチアップが発生するおそれがない。
【００２４】
また、Ｎ型ウエル領域３２に隣接したＰ型半導体基板３１の表面にＰ＋型拡散層４１を設けることで、第２のダイオードＤ２に加え、これと直列に接続された第１のダイオードＤ１を形成することができる。図１では、Ｐ＋型拡散層４１はＮ型ウエル領域３２に隣接して形成されたＰ型ウエル領域４０の表面に形成されているが、Ｐ型ウエル領域４０はなくてもよい。Ｐ＋型拡散層４１には第１のダイオードＤ１のアノード電極４２が形成されている。Ｎ型ウエル領域３２の表面に形成されたＮ＋型拡散層３４は、第１のダイオードＤ１のカソードとしても用いられている。
【００２５】
したがって、この構造によれば、Ｎウエル領域３２を形成したことで、その隣に第１のダイオードＤ１を特別な工程を追加することなく形成することができる。また、第１及び第２のダイオードＤ１、Ｄ２のパターン面積を小さくできるという利点も有する。上述した第１及び第２のダイオードＤ１、Ｄ２の構造は、第３及び第４のダイオードＤ３、Ｄ４の構造にもそのまま用いることができる。
【００２６】
本発明の半波整流回路及びそれに用いられるダイオードの構造について説明する。図２は半波整流回路を示す回路図である。７０はコイル７１とコンデンサ７２を並列接続した共振回路からなるアンテナである。７３は、アンテナ７０で受信されたＲＦ信号を半波整流する半波整流回路を構成するダイオードである。７４は出力コンデンサであり、正出力端子ＯＵＴ＋と負出力端子ＯＵＴ−との間に接続されている。この半波整流回路は、全波整流回路と同様に、ＲＦタグの電源回路に用いることができる。
【００２７】
以下、この回路の動作を説明する。負出力端子ＯＵＴ−は接地されているとする。外部からのＲＦ信号がアンテナ５０で受信されると、ＲＦ信号の正の半周期（ノードＩＮ＋の電位がノードＩＮ−の電位より高い）においては、ダイオード７３の順方向電流が流れ、出力コンデンサ７４が充電される。ＲＦ信号の負の半周期（ノードＩＮ−の電位がノードＩＮ＋の電位より高い）においては、ダイオード７３は逆バイアスされるので順方向電流は流れず、出力コンデンサ７４の充電は行われない。したがって出力端子ＯＵＴ＋には、半波整流された直流電圧が現れる。
【００２８】
このダイオード７３として図５の構造のダイオードを用いると、上述した全波整流回路の不具合と同様に、Ｐ＋型拡散層１２（エミッタ）からＰ型半導体基板１０（コレクタ）にコレクタ電流ＩＣが、漏れ電流として流れ出てしまい、この流れ出たコレクタ電流ＩＣは出力コンデンサ７４の充電に寄与しないため、半波整流回路の電力効率が低下してしまう。そこで、ダイオード７３を図３に示すように、上述した図１の第２のダイオードＤ２と同じ構造とすることで、電流がＰ型半導体基板３１へ漏れることを防止し、半波整流回路の電力効率を向上することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の半導体装置の構造を示す断面図である。
【図２】本発明の半波整流回路を示す回路図である。
【図３】本発明の半導体装置の構造を示す断面図である。
【図４】全波整流回路を示す回路図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の半導体装置を示す断面図である。
【図１】
2006100308.tif 000003
【図２】
2006100308.tif 000004
【図３】
2006100308.tif 000005
【図４】
2006100308.tif 000006
【図５】
2006100308.tif 000007
【図６】
2006100308.tif 000008