(57)【要約】【課題】  ジッタの影響のないの出力信号を得ることができる画像読取装置を提供することを目的とする。【解決手段】  画像読取装置１００は、クロック信号を生成するクロック生成回路１２１と該クロック信号とは異なる周波数のクロック信号で動作する周波数変換回路１２２および画像処理回路１２３を含む画像処理ＬＳＩと、クロック生成回路１２１で生成されたクロック信号のジッタを除去するジッタ除去回路１５０とを備える。ジッタ除去回路１５０は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の帰還クロック信号を生成する電圧制御発振器とを含むＰＬＬ回路で構成される。【選択図】          図４
2006197437.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を生成するクロック生成回路と該クロック信号とは異なる周波数のクロック信号で動作する回路を含む信号処理装置と、
前記クロック生成回路で生成されたクロック信号のジッタを除去するジッタ除去回路とを備えることを特徴とする情報処理装置。
【請求項２】
クロック信号を生成するクロック生成回路と該クロック生成回路とは異なる周波数のクロック信号で動作する回路とを含む信号処理装置を有する情報処理装置であって、
前記信号処理装置の電源パターンを、前記クロック生成回路の電源パターンと、前記クロック生成回路とは異なる周波数のクロック信号で動作する回路の電源パターンに分けることを特徴とする情報処理装置。
【請求項３】
前記クロック生成回路で生成されたクロック信号のジッタを除去するジッタ除去回路をさらに備えることを特徴とする請求項２に記載の情報処理装置。
【請求項４】
前記ジッタ除去回路は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の出力クロック信号を生成する電圧制御発振器とを含むＰＬＬ回路で構成される請求項１又は請求項３に記載の情報処理装置。
【請求項５】
前記ジッタ除去回路は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の出力クロック信号を生成する電圧制御発振器と該出力クロック信号を分周して帰還クロック信号を出力する分周器とを含むＰＬＬ回路で構成される請求項１又は請求項３に記載の情報処理装置。
【請求項６】
前記クロック生成回路で生成したクロック信号により駆動するイメージセンサをさらに備えることを特徴とする請求項１から請求項５のいずれか一項に記載の情報処理装置。
【請求項７】
前記クロック生成回路で生成したクロック信号により駆動するイメージセンサをさらに備え、
前記クロック信号とは異なる周波数のクロック信号で動作する回路は、前記イメージセンサからの画像データを後段の回路の動作周波数に変えて出力する周波数変換回路と、所定の画像処理を行う画像処理回路であることを特徴とする請求項１から請求項５のいずれか一項に記載の情報処理装置。
【請求項８】
請求項１から請求項７のいずれか一項に記載の情報処理装置を備えた画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置及び画像読取装置に関する。
【背景技術】
【０００２】
図１は、従来の画像読取装置におけるＣＣＤ（Charged Coupled Device）基板及び画像処理基板の構成を示すブロック図である（従来技術１）。図１に示すように、画像読取装置１は、ＣＣＤ基板８及び画像処理基板１０を備え、これらはＦＰＣ（Flexible Printed Circuit）９を介して接続されている。ＣＣＤ基板８上には、ＣＣＤ８１及びＣＣＤ駆動信号生成回路８２が実装されている。画像処理基板１０上には、Ａ／Ｄ変換回路１１０、画像処理ＬＳＩ（Large Scale Integration）１２０、発振器１３０及び発振器１４０が実装されている。画像処理ＬＳＩ１２０は、クロック生成回路１２１、周波数変換回路１２２及び画像処理回路１２３を含む。
【０００３】
画像処理ＬＳＩ１２０には、発振器１３０、１４０から周波数の異なる２つのクロック信号がそれぞれ入力され、発振器１３０のクロック信号によって、クロック生成回路１２１と周波数変換回路１２２の入力部が駆動する。発振器１４０のクロック信号によって、周波数変換回路１２２の出力部と後段の画像処理回路１２３が駆動する。
【０００４】
クロック生成回路１２１は、ＣＣＤ駆動クロック信号を生成する。ＣＣＤ駆動信号生成回路８２は、画像処理基板１０からＦＰＣ９を通して伝送されるＣＣＤ駆動クロック信号に基づいて、ＣＣＤ駆動信号を生成する。ＣＣＤ８１にはこのＣＣＤ駆動信号が入力される。ＣＣＤ８１から出力されるアナログ画像データはＦＰＣ９を通して画像処理基板１０に入力される。Ａ／Ｄ変換回路１１０はデジタル画像データに変換して画像処理ＬＳＩ１２０に入力する。画像処理ＬＳＩ１２０はデジタル画像データを後段の回路の駆動周波数に変換する周波数変換回路１２２と周波数変換されたデータに画像処理、例えば、拡大縮小処理、地肌除去などの処理を施す画像処理回路１２３を有する。
【０００５】
従来技術１において、ＣＣＤ８１では蓄積したデータをシフトレジスタに転送する期間など読み取った画像データを出力しない期間、いわゆる非可動期間があるため、画像データの出力期間が短くなり、そのために高速な周波数で処理を行う必要がある。このような従来技術として特許文献１記載の技術が提案されている。特許文献１記載の技術は、ＣＣＤ出力信号をＡＤ変換でデジタル信号に変換した後、周波数変換回路で非可動期間を短くし、動作周波数を下げて、後段の画像処理回路に入力するというものである。
【特許文献１】特許第２８３００２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、クロック生成回路１２１と周波数変換回路１２２と後段の画像処理回路１２３を１つのＬＳＩに集積した場合、ＬＳＩ内でＣＣＤ駆動クロック生成回路用と後段の画像処理回路用の２種類の周波数のクロック信号で動作させることになるため、ＡＳＩＣ（Application Specific Integrated Circuit）の電源に周波数の異なるノイズが発生し、その影響でＣＣＤ駆動クロック信号にジッタが重畳してしまう。図２はジッタが重畳したＣＣＤ駆動クロック信号を説明するための図である。
【０００７】
このジッタはデジタル回路では無視できる量であるが、アナログ回路であるＣＣＤ８１には大きな影響を及ぼしてしまう。従って、ＣＣＤ駆動クロック信号のジッタによりＣＣＤ出力信号のノイズが発生し、画像データ上に縦すじなどの不具合となってしまう。このような問題点は上記特許文献１記載の技術によっては解決することができない。
【０００８】
そこで、本発明は、上記問題点に鑑みてなされたもので、ジッタの影響のないの出力信号を得ることができる情報処理装置および画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、クロック信号を生成するクロック生成回路と該クロック信号とは異なる周波数のクロック信号で動作する回路を含む信号処理装置と、前記クロック生成回路で生成されたクロック信号のジッタを除去するジッタ除去回路とを備える情報処理装置である。本発明によれば、クロック生成回路で生成されたクロック信号のジッタを除去することで、周波数の異なる２つのクロックで動作する回路が混在するＬＳＩで駆動クロックを生成した場合でも、ジッタの影響のない出力信号を得ることができる。
【００１０】
本発明は、クロック信号を生成するクロック生成回路と該クロック生成回路とは異なる周波数のクロック信号で動作する回路とを含む信号処理装置を有する情報処理装置であって、前記信号処理装置の電源パターンを、前記クロック生成回路の電源パターンと、前記クロック生成回路とは異なる周波数のクロック信号で動作する回路の電源パターンに分けることを特徴とする情報処理装置である。本発明によれば、信号処理装置の電源パターンを、クロック生成回路の電源パターンと、クロック生成回路とは異なる周波数のクロック信号で動作する回路の電源パターンに分けることで、周波数の異なる２つのクロックで動作する回路が混在するＬＳＩで駆動クロックを生成した場合でも、ジッタの影響のない出力信号を得ることができる。
【００１１】
本発明は、前記クロック生成回路で生成されたクロック信号のジッタを除去するジッタ除去回路をさらに備える情報処理装置である。本発明によれば、クロック生成回路で生成されたクロック信号のジッタを除去することで、周波数の異なる２つのクロックで動作する回路が混在するＬＳＩで駆動クロックを生成した場合でも、ジッタの影響のない出力信号を得ることができる。
【００１２】
前記ジッタ除去回路は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の出力クロック信号を生成する電圧制御発振器とを含むＰＬＬ回路で構成されるのが好ましい。このＰＬＬ回路によって、ジッタを除去することができる。
【００１３】
前記ジッタ除去回路は、基準クロック信号と帰還クロック信号との位相を比較して位相差信号を出力する位相比較器と該位相差信号を平滑化して制御電圧を出力するループフィルタと該制御電圧に応じた周波数の出力クロック信号を生成する電圧制御発振器と該出力クロック信号を分周して帰還クロック信号を出力する分周器とを含むＰＬＬ回路で構成されるのが好ましい。このＰＬＬ回路によって、より精度良くジッタを除去することができる。
【００１４】
本発明は、前記クロック生成回路で生成したクロック信号により駆動するイメージセンサをさらに備える情報処理装置である。本発明は、前記クロック生成回路で生成したクロック信号により駆動するイメージセンサをさらに備え、前記クロック信号とは異なる周波数のクロック信号で動作する回路は、前記イメージセンサからの画像データを後段の回路の動作周波数に変えて出力する周波数変換回路と、所定の画像処理を行う画像処理回路である。本発明は、前記情報処理装置を備えた画像読取装置である。本発明によれば、ジッタの影響のない出力信号を得ることができる画像読取装置を提供することができる。
【発明の効果】
【００１５】
本発明によれば、ジッタの影響のない出力信号を得ることができる情報処理装置および画像読取装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について説明する。
【００１７】
［第１実施形態］図３は本発明の画像読取装置の全体構成図である。図３に示すように、画像読取装置１００は、デジタル複写機、ファクシミリ、スキャナなどに組み込まれるものである。画像読取装置１００は、原稿台ガラス２、ランプ３、第１ミラー４、第２ミラー５、第３ミラー６、レンズ７、ＣＣＤ基板８、ＦＰＣ９及び画像処理基板１０などを備える。
【００１８】
原稿台ガラス２上の原稿Ｐはランプ３により照射され、その反射光は第１ミラー４、第２ミラー５、第３ミラー６で反射された後、レンズ７で集束され、ＣＣＤ基板８に実装されたＣＣＤ８１に照射されて光電変換された画像データとして出力される。画像データはＦＰＣ９を通して画像処理基板（情報処理装置）１０に入力され、各種の画像処理が施される。ランプ３、第１ミラー４、第２ミラー５および第３ミラー６はモータにより駆動され、矢印Ｘ方向に移動して原稿面を走査する。
【００１９】
図４は本発明の第１実施形態に係る画像読取装置のブロック図である。ＣＣＤ基板８及び画像処理基板１０間はＦＰＣ９で接続されている。ＣＣＤ基板８上には、ＣＣＤ８１及びＣＣＤ駆動信号生成回路８２が実装されている。ＣＣＤ８１は、クロック生成回路１２１で生成したクロック信号により駆動するイメージセンサである。画像処理基板１０上には、Ａ／Ｄ変換回路１１０、画像処理ＬＳＩ１２０、発振器１３０、発振器１４０及びジッタ除去回路１５０が実装されている。画像処理ＬＳＩ１２０は、クロック生成回路１２１、周波数変換回路１２２及び画像処理回路１２３を含む。すわなち、画像処理ＬＳＩ（信号処理装置）１２０は、クロック信号を生成するクロック生成回路１２１と該クロック信号とは異なる周波数のクロック信号で動作する周波数変換回路１２２及び画像処理回路１２３を含む。
【００２０】
画像処理ＬＳＩ１２０には発振器１３０、１４０から周波数の異なる２つのクロック信号がそれぞれ入力される。クロック生成回路１２１と周波数変換回路１２２の入力部１２２Ａは、発振器１３０のクロック信号によって駆動される。周波数変換回路１２２の出力部１２２Ｂと後段の画像処理回路１２３は、発振器１４０のクロック信号によって駆動される。クロック生成回路１２１は、発振器１３０からのクロック信号に基づいてＣＣＤ駆動クロック信号を生成し、ＣＣＤ駆動クロック信号をジッタ除去回路１５０に入力する。
【００２１】
図５は、ジッタ除去回路１５０の構成を示す図である。図５に示すように、ジッタ除去回路１５０は、ＰＬＬ（Phase Locked Loop）回路で構成され、位相比較器１５１、ループフィルタ１５２及び電圧制御発振器１５３を備える。ジッタ除去回路１５０には、図２に示したようなジッタが重畳したＣＣＤ駆動クロック信号がクロック生成回路１２１から入力される。このジッタ除去回路１５０は、クロック生成回路１２１で生成されたクロック信号のジッタを除去するものである。位相比較器１５１は、入力されたＣＣＤ駆動クロック信号（基準クロック信号）と帰還クロック信号との位相を比較して位相差信号を出力する。ループフィルタ１５２は、位相差信号を平滑化して制御電圧を出力する。電圧制御発振器１５３は、制御電圧に応じた周波数の出力クロック信号を生成する。
【００２２】
図４を再度参照すると、ＣＣＤ駆動信号生成回路８２は、画像処理基板１０からＦＰＣ９を通して伝送されるジッタ除去回路１５０でジッタが除去されたＣＣＤ駆動クロック信号に基づいて、ＣＣＤ駆動信号を生成する。ＣＣＤ８１にはこのＣＣＤ駆動信号が入力される。ＣＣＤ８１から出力されるアナログ画像データはＦＰＣ９を通して画像処理基板１０に入力される。Ａ／Ｄ変換回路１１０は、デジタル画像データに変換されて画像処理ＬＳＩ１２０に入力される。周波数変換回路１２２は、デジタル画像データを後段の回路の駆動周波数に変換する。画像処理回路１２３は、周波数変換されたデータに対して、例えば、拡大縮小処理、地肌除去などの画像処理を施す。
【００２３】
このように、ジッタ除去回路１５０でＣＣＤ駆動クロック信号のジッタを除去し、ＣＣＤ駆動信号生成回路８２の入力することで、ジッタの影響のないＣＣＤの画像データを得ることができる。
【００２４】
図６は、ジッタ除去回路１５０の他の構成を示す図である。図６に示すように、ジッタ除去回路１５０は、ＰＬＬ回路で構成され、位相比較器１５１、ループフィルタ１５２、電圧制御発振器１５３及び１／Ｎ分周器１５４を備える。ジッタ除去回路１５０には、図２に示したようなジッタが重畳したＣＣＤ駆動クロック信号がクロック生成回路１２１から入力される。位相比較器１５１は、入力されたＣＣＤ駆動クロック信号（基準クロック信号）と帰還クロック信号との位相を比較して位相差信号を出力する。ループフィルタ１５２は、位相差信号を平滑化して制御電圧を出力する。電圧制御発振器１５３は、制御電圧に応じた出力クロック信号を生成する。１／Ｎ分周器１５４は、出力クロック信号を分周して帰還クロック信号を出力する。
【００２５】
このように、電圧制御発振器１５３と位相比較器１５１の間に１／Ｎ分周器１５４を挿入した周波数逓倍回路によってジッタを除去することができる。この場合、出力クロック信号の周波数は入力クロック信号のＮ倍になるため、ＣＣＤ駆動クロック信号の周波数は１／Ｎにすることができる。
【００２６】
上記実施形態によれば、周波数の異なる２つのクロックで動作する回路が混在するＬＳＩでＣＣＤ駆動クロックを生成した場合でも、ジッタの影響のないＣＣＤ８１の出力信号が得ることができる。なお、図４では画像処理基板１０上にジッタ除去回路１５０を配置しているが、ＣＣＤ基板８上のＣＣＤ駆動信号生成回路８２の直前に配置することも可能である。
【００２７】
［第２実施形態］次に本発明の第２の実施形態における画像読取装置について説明する。図７は本発明の第２実施形態に係る画像読取装置２００のブロック図である。ＣＣＤ基板８及び画像処理基板１０間はＦＰＣ９で接続されている。ＣＣＤ基板８上には、ＣＣＤ８１及びＣＣＤ駆動信号生成回路８２が実装されている。画像処理基板１０上には、Ａ／Ｄ変換回路１１０、画像処理ＬＳＩ２２０、発振器１３０、発振器１４０が実装されている。画像処理ＬＳＩ２２０は、クロック生成回路１２１、周波数変換回路１２２及び画像処理回路１２３を含む。なお、第１実施形態に係る画像読取装置と同一箇所については同一の参照符号を付して説明する。
【００２８】
本実施形態では、画像処理ＬＳＩ２２０の電源パターンを、クロック生成回路１２１の電源パターンＡと、クロック生成回路１２１とは異なる周波数のクロック信号で動作する回路の電源パターンＢに分けている。すなわち、画像処理ＬＳＩ２２０の電源パターンは、電源パターンＡと電源パターンＢに分割され、それぞれ別の電源端子に接続されている。電源パターンＡは、発振器１３０のクロック信号で動作するクロック生成回路１２１と周波数変換回路１２２の入力部１２２Ａに電源を供給するパターンである。電源パターンＢは発振器１４０のクロック信号で動作する周波数変換回路１２２の出力部Ｂと後段の画像処理回路１２３に電源を供給するパターンである。
【００２９】
このように、画像処理ＬＳＩ２２０の電源パターンを、クロック生成回路１２１の電源パターンＡと、クロック生成回路１２１とは異なる周波数のクロック信号で動作する回路の電源パターンＢに分けることで、ＣＣＤ駆動信号生成回路８２の電源には発振器１４０のクロック信号に起因するノイズが減少し、ＣＣＤ駆動クロック信号のジッタも減少する。第１実施形態と異なる点は、画像読取装置２００では、ジッタ除去回路を設けていないことである。なお、本実施形態においても、図８に示すように、第１実施形態に係る画像読取装置と同様の位置に、クロック生成回路１２１で生成されたクロック信号のジッタを除去するジッタ除去回路１５０を設けても良い。参照符号３２０は画像処理ＬＳＩを示す。
【００３０】
［第３実施形態］次に本発明の第３の実施形態における画像読取装置について説明する。図９は本発明の第３実施形態に係る画像読取装置４００のブロック図である。ＣＣＤ基板８及び画像処理基板１０間はＦＰＣ９で接続されている。ＣＣＤ基板８上には、ＣＣＤ８１及びＣＣＤ駆動信号生成回路８２が実装されている。画像処理基板１０上には、Ａ／Ｄ変換回路１１０、画像処理ＬＳＩ４２０、発振器１３０、発振器１４０が実装されている。画像処理ＬＳＩ４２０は、クロック生成回路１２１、周波数変換回路１２２及び画像処理回路１２３を含む。なお、第１実施形態に係る画像読取装置と同一箇所については同一の参照符号を付して説明する。
【００３１】
電源パターンをクロック生成回路１２１に供給する電源パターンＡとそれ以外の回路に供給する電源パターンＢに分割している。これにより、発振器１３０のクロック信号で動作する他の回路の影響も最小限にすることができる。このように、電源パターンを分割することにより、ＣＣＤ駆動信号生成回路８２の電源には発振器１４０のクロック信号に起因するノイズが減少し、ＣＣＤ駆動クロック信号のジッタも減少する。第１実施形態と異なる点は、画像読取装置４００では、ジッタ除去回路を設けていないことである。なお、本実施形態においても、図１０に示すように、第１実施形態に係る画像読取装置と同様の位置に、クロック生成回路１２１で生成されたクロック信号のジッタを除去するジッタ除去回路１５０を設けても良い。参照符号５２０は画像処理ＬＳＩを示す。
【００３２】
上記各実施形態によれば、周波数の異なる２つのクロックで動作する回路が混在するＬＳＩでＣＣＤ駆動クロックを生成した場合でも、ジッタの影響のないＣＣＤの出力信号が得ることができる。
【００３３】
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】従来の画像読取装置におけるＣＣＤ基板及び画像処理基板の構成を示すブロック図である。
【図２】従来の問題点を説明するための図である。
【図３】本発明における画像読取装置の全体構成図である。
【図４】本発明の第１実施形態に係る画像読取装置のブロック図である。
【図５】ジッタ除去回路１５０の構成を示す図である。
【図６】ジッタ除去回路１５０の他の構成を示す図である。
【図７】本発明の第２実施形態に係る画像読取装置２００のブロック図である。
【図８】本発明の第２実施形態に係る画像読取装置の他の構成を示すブロック図である。
【図９】本発明の第３実施形態に係る画像読取装置４００のブロック図である。
【図１０】本発明の第３実施形態に係る画像読取装置の他の構成を示すブロック図である。
【符号の説明】
【００３５】
８  ＣＣＤ基板
８１  ＣＣＤ
８２  ＣＣＤ駆動信号生成回路
９  ＦＰＣ
１０  画像処理基板
１００、２００、３００、４００、５００  画像読取装置
１１０  Ａ／Ｄ変換回路
１２０、２２０、３２０、４２０、５２０  画像処理ＬＳＩ
１２１  クロック生成回路
１２２  周波数変換回路
１２３  画像処理回路
１３０  発振器
１４０  発振器
１５０  ジッタ除去回路
【図１】
2006197437.tif 000003
【図２】
2006197437.tif 000004
【図３】
2006197437.tif 000005
【図４】
2006197437.tif 000006
【図５】
2006197437.tif 000007
【図６】
2006197437.tif 000008
【図７】
2006197437.tif 000009
【図８】
2006197437.tif 000010
【図９】
2006197437.tif 000011
【図１０】
2006197437.tif 000012