(57)【要約】【課題】  行（横）方向に生じる明度差（横クロストーク）を抑える。【解決手段】  補正値算出回路５００は、１行分の選択走査線３１２に位置する画素について、各階調値の度数を求めるとともに、当該度数に所定の係数を乗算し、これらの積和値を補正値として求める。そして、バッファリングされた階調データＤｄを、当該階調値に対応する補正値で補正して階調データＤａとして、データ線駆動回路２５０に供給する。データ線駆動回路２５０は、補正された階調データＤａに対応するタイミングでデータ電圧を切り替える。【選択図】      図１
2006053441.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられ、ｐ（ｐは整数）階調で表示可能な画素と、
データ線に対し、
当該データ線と選択された走査線との交差に対応する画素をオンさせるためのオン電圧、または、当該画素をオフさせるためのオフ電圧のいずれか一方を、印加するデータ線駆動回路と
を有する電気光学装置の補正回路であって、
前記ｐ階調のうち、予め定められた複数の特定階調値に対応して設けられ、選択された走査線に位置する画素の階調値を指定する階調データを入力するとともに、当該階調データで示される階調値が当該特定階調値である場合には最大となり、当該特定階調値でない場合には、当該階調階調値から離間するにつれて小となる係数で重み付けして出力する複数の重み付け回路と、
前記重み付け回路の各出力値をさらに特定階調値に対応するように分岐供給するとともに、分岐供給した出力値に対して所定の演算を施して、特定階調値に対応するもの同士の和を求める演算回路と、
前記演算回路の和を、選択された走査線に位置する画素の階調データに相当する分順次積算する積算回路と、
選択された走査線に位置する画素１行分を順次積和した段階において、特定階調値に対応する加算回路の加算結果を、当該特定階調値の補正値とする一方、当該特定階調値以外の階調値については、当該特定階調値の補正値から補間して算出する補正値作成回路と、
前記重み付け回路の各々に入力される階調データに、前記補正値作成回路により算出された補正値のうち、当該階調データで指定される階調値に対応する補正値を加算する加算回路と
を有し、前記加算回路によって補正値が加算された階調データを、前記データ線駆動回路に供給する
ことを特徴とする電気光学装置の補正回路。
【請求項２】
前記演算回路は、
分岐供給した出力値の各々に、それぞれに所定の係数を乗算する乗算器群と、
乗算器群による乗算値のうち、同じ特定階調値に対応するもの同士の和を求める加算回路と
を有することを特徴とする請求項１に記載の電気光学装置の補正回路。
【請求項３】
前記重み付け回路の複数、前記演算回路、前記積算回路、前記補正値作成回路は、所定のプログラムを実行するマイクロプロセッサによって構築される
ことを特徴とする請求項１に記載の電気光学装置の補正回路。
【請求項４】
複数の走査線と複数のデータ線との交差に対応して設けられ、ｐ（ｐは整数）階調で表示可能な画素と、
データ線に対し、
当該データ線と選択された走査線との交差に対応する画素をオンさせるためのオン電圧、または、当該画素をオフさせるためのオフ電圧のいずれか一方を、印加するデータ線駆動回路と
を有する電気光学装置の階調データ補正方法であって、
前記ｐ階調のうち、予め定められた複数の特定階調値に対応して、選択された走査線に位置する画素の階調値を指定する階調データを入力するとともに、当該階調データで示される階調値が当該特定階調値である場合には最大となり、当該特定階調値でない場合には、当該階調階調値から離間するにつれて小となる係数で重み付けし、
前記重み付けの各出力値をさらに特定階調値に対応するように分岐供給するとともに、分岐供給した出力値に対して所定の演算を施して、特定階調値に対応するもの同士の和を求め、
前記和を、選択された走査線に位置する画素の階調データに相当する分順次積算し、
選択された走査線に位置する画素１行分を順次積和した段階において、特定階調値に対応する加算結果を、当該特定階調値の補正値とする一方、当該特定階調値以外の階調値については、当該特定階調値の補正値から補間して算出し、
入力された階調データに、階調値に対応して算出された補正値のうち、当該階調データで指定される階調値に対応する補正値を加算し、
補正値が加算された階調データを、前記データ線駆動回路に供給する
ことを特徴とする電気光学装置の階調データ補正方法。
【請求項５】
複数の走査線と複数のデータ線との交差に対応して設けられ、ｐ（ｐは整数）階調で表示可能な画素と、
前記走査線を予め定められた順番で選択するとともに、選択した走査線に選択電圧を印加する走査線駆動回路と、
データ線に対し、
当該データ線と選択された走査線との交差に対応する画素をオンさせるためのオン電圧、または、当該画素をオフさせるためのオフ電圧のいずれか一方を、選択電圧の印加期間のうち、当該画素の階調データで指定された階調値に応じた期間にわたって印加した後に、前記オン電圧または前記オフ電圧の他方に切り替えて印加するデータ線駆動回路と、
前記ｐ階調のうち、予め定められた複数の特定階調値に対応して設けられ、選択された走査線に位置する画素の階調値を指定する階調データを入力するとともに、当該階調データで示される階調値が当該特定階調値である場合には最大となり、当該特定階調値でない場合には、当該階調階調値から離間するにつれて小となる係数で重み付けして出力する複数の重み付け回路と、
前記重み付け回路の各出力値をさらに特定階調値に対応するように分岐供給するとともに、分岐供給した出力値に対して所定の演算を施して、特定階調値に対応するもの同士の和を求める演算回路と、
前記演算回路の和を、選択走査線に位置する画素の階調データに相当する分順次積算する積算回路と、
選択された走査線に位置する画素１行分を順次積和した段階において、特定階調値に対応する加算回路の加算結果を、当該特定階調値の補正値とする一方、当該特定階調値以外の階調値については、当該特定階調値の補正値から補間して算出する補正値作成回路と、
前記重み付け回路の各々に入力される階調データに、前記補正値作成回路により算出された補正値のうち、当該階調データで指定される階調値に対応する補正値を加算する加算回路と
を有し、前記加算回路によって補正値が加算された階調データを、前記データ線駆動回路に供給する
ことを特徴とする電気光学装置。
【請求項６】
前記走査線駆動回路は、１水平走査期間を分割した前半または後半期間の一方において、選択した走査線に選択電圧を印加し、
前記データ線駆動回路は、
データ線に対し、
前記前半または後半期間の一方において、当該画素の階調に応じた期間にわたってオン電圧またはオフ電圧の一方を印加した後に、前記オン電圧または前記オフ電圧の他方に切り替えて印加し、
前記前半または後半期間の他方において、当該画素の階調に応じた期間にわたってオン圧またはオフ電圧の他方を印加した後に、前記オン電圧または前記オフ電圧の一方に切り替えて印加する
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記画素は、
前記走査線または前記データ線のいずれか一方に一端が接続された二端子型スイッチング素子と、
前記走査線または前記データ線のいずれか他方と、前記二端子型スイッチング素子の他端に接続された画素電極との間に電気光学物質が挟持された電気光学容量と
を含むことを特徴とする請求項５に記載の電気光学装置。
【請求項８】
請求項５乃至７のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる横クロストークの発生を抑える技術に関する。
【背景技術】
【０００２】
液晶などの電気光学的な変化により表示を行う電気光学装置では、パルス幅変調を用いて階調表示を行うものが知られている。このパルス幅変調は、走査線（コモン電極）に選択電圧が印加される期間に、階調に応じたパルス幅を有するデータ信号をデータ線（セグメント電極）に印加することによって、画素に印加される電圧実効値を制御して階調表示を行う、というものであるが、このようなパルス幅変調を用いた場合、表示ムラが走査線の延設方向（横方向）に発生する、という横クロストークが問題視された。
【０００３】
この横クロストークの原因は、データ線の電圧が切り替わると、データ線と走査線との間が容量結合によって選択電圧が変化し、画素の液晶素子に印加される電圧実効値を変動させるためである、と考えられたので、横クロストークを低減するために、選択された画素１行分における階調値の度数を計数するとともに、これらの計数結果に基づいて、選択された行に位置する画素の各々に印加するパルス幅を補正する技術が提案された（例えば、特許文献１参照）。この技術によれば、画素１行分の表示パターンに依存した実効電圧の変動を見越した上で、データ信号のパルス幅が補正されるので、電圧実効値の変動分を相殺でき、結果的に、横クロストークの低減を図ることができる。
【特許文献１】特開平８−１６０３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、この技術では、階調値毎に度数を計数する必要があるので、階調データを識別するためのデコーダや計数回路等の回路ブロックを表示階調数分設ける必要がある。例えば、６ビットの階調データで６４階調表示を行う場合には、６４個の回路ブロックが必要になり、８ビットの階調データで２５６階調表示を行う場合には、２５６個の回路ブロックが必要になる。その結果、多階調化にともない、回路構成が複雑になるほか、回路規模も増大するため、低価格化や低消費電力化を大きく阻害する要因となる。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、横クロストークの発生を簡易な構成によって抑えることが可能な電気光学装置の補正回路、階調データ補正方法、電気光学装置および電子機器を提供することにある。
【０００５】
上記目的を達成するため本発明にあっては、複数の走査線と複数のデータ線との交差に対応して設けられ、ｐ（ｐは整数）階調で表示可能な画素と、データ線に対し、当該データ線と選択された走査線との交差に対応する画素をオンさせるためのオン電圧、または、当該画素をオフさせるためのオフ電圧のいずれか一方を、印加するデータ線駆動回路とを有する電気光学装置の補正回路であって、前記ｐ階調のうち、予め定められた複数の特定階調値に対応して設けられ、選択された走査線に位置する画素の階調値を指定する階調データを入力するとともに、当該階調データで示される階調値が当該特定階調値である場合には最大となり、当該特定階調値でない場合には、当該階調階調値から離間するにつれて小となる係数で重み付けして出力する複数の重み付け回路と、前記重み付け回路の各出力値をさらに特定階調値に対応するように分岐供給するとともに、分岐供給した出力値に対して所定の演算を施して、特定階調値に対応するもの同士の和を求める演算回路と、前記演算回路の和を、選択された走査線に位置する画素の階調データに相当する分順次積算する積算回路と、選択された走査線に位置する画素１行分を順次積和した段階において、特定階調値に対応する加算回路の加算結果を、当該特定階調値の補正値とする一方、当該特定階調値以外の階調値については、当該特定階調値の補正値から補間して算出する補正値作成回路と、前記重み付け回路の各々に入力される階調データに、前記補正値作成回路により算出された補正値のうち、当該階調データで指定される階調値に対応する補正値を加算する加算回路とを有し、前記加算回路によって補正値が加算された階調データを、前記データ線駆動回路に供給することを特徴とする。
この構成によれば、選択された走査線に位置する画素１行分における各階調値の度数に応じて、補正値が算出されて、階調データが補正される。このため、補正された階調データに応じてオン電圧の印加期間（パルス幅）に反映されて、各階調値の度数に依存する表示品位の低下が防止される。
なお、本件において、オン電圧とは、ある１本の走査線が選択された期間に着目した場合に、データ線に印加されるデータ信号の電圧のうち、その期間において着目走査線に印加される選択電圧とは逆極性の電圧をいい、オフ電圧とは、着目走査線が選択された期間に、データ線に印加されるデータ信号の電圧のうち、その期間において着目走査線に印加される選択電圧とは同一極性の電圧をいう。また、電圧の極性は、データ信号がとるオン電圧、オフ電圧の中間電圧を基準として高電位側を正極とし、低電位側を負極としている。さらに、本発明では、階調データに補正値を加算したものを、データ線駆動回路に供給するが、ここにいう「加算」とはいうまでもなく減算を含む概念である。
【０００６】
本発明において、前記演算回路は、分岐供給した出力値の各々に、それぞれに所定の係数を乗算する乗算器群と、乗算器群による乗算値のうち、同じ特定階調値に対応するもの同士の和を求める加算回路とを有する構成としても良い。
また、前記重み付け回路の複数、前記演算回路、前記積算回路、前記補正値作成回路を、所定のプログラムを実行するマイクロプロセッサによって構築する構成としても良い。
【０００７】
本発明は、電気光学装置の階調データ補正方法、および、電気光学装置としても概念することができる。電気光学装置として概念する場合、前記走査線駆動回路は、１水平走査期間を分割した前半または後半期間の一方において、選択した走査線に選択電圧を印加し、前記データ線駆動回路は、データ線に対し、前記前半または後半期間の一方において、当該画素の階調に応じた期間にわたってオン電圧またはオフ電圧の一方を印加した後に、前記オン電圧または前記オフ電圧の他方に切り替えて印加し、前記前半または後半期間の他方において、当該画素の階調に応じた期間にわたってオン圧またはオフ電圧の他方を印加した後に、前記オン電圧または前記オフ電圧の一方に切り替えて印加する構成が好ましい。この構成によれば、選択電圧が走査線に印加されない期間（保持期間）において、データ線にはオン電圧とオフ電圧との印加期間がほぼ等しくなるので、表示パターンに依存する表示品位の低下が防止される。
また、電気光学装置として概念する場合、前記画素は、前記走査線または前記データ線のいずれか一方に一端が接続された二端子型スイッチング素子と、前記走査線または前記データ線のいずれか他方と、前記二端子型スイッチング素子の他端に接続された画素電極との間に電気光学物質が挟持された電気光学容量とを含むことが好ましい。このような二端子型スイッチング素子を用いると、三端子型スイッチング素子を用いた構成と比較して、配線間の短絡不良が原理的に発生しない点や、製造プロセスが簡略化される点などにおいて有利である。
さらに、この二端子型スイッチング素子は、導電体／絶縁体／導電体の構造を有する態様が好ましい。この構造の二端子型スイッチング素子を用いると、いずれかの導電体として、走査線またはデータ線をそのまま用いることが可能であり、また、絶縁体は、該導電体自体を酸化することで形成可能である。
また、本発明における電子機器は、上記電気光学装置を表示装置として備えるので、クロストークの発生を抑えた高品位の表示が可能となる。なお、このような電子機器としては、後述するような種々のタイプが挙げられる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、液晶パネル１００、データ線駆動回路２５０、走査線駆動回路３５０、制御回路４００、電圧生成回路４５０、補正値算出回路（補正回路）５００、ラインバッファ６１０、セレクタ６２０および加算回路６３０を含む。
このうち、液晶パネル１００には、複数のデータ線（セグメント電極）２１２が列（Ｙ）方向に延在する一方、複数の走査線（コモン電極）３１２が行（Ｘ）方向に延在するとともに、データ線２１２と走査線３１２との交差に対応して、それぞれ画素１１６が形成されている。ここで、各画素１１６は、液晶容量１１８と、二端子型スイッチング素子の一例であるＴＦＤ（Thin Film Diode：薄膜ダイオード）２２０との直列接続からなり、液晶容量１１８は、後述するように対向電極として機能する走査線３１２と、矩形状の画素電極との間に、電気光学物質の一例たる液晶を挟持した構成となっている。
なお、本実施形態にあっては、説明の便宜上、走査線３１２の総数を「３２０」とし、データ線２１２の総数を「２４０」として、縦３２０行×横２４０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【０００９】
制御回路４００は、図示せぬ上位装置から、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫから、各部を制御するための制御信号を出力するものである。なお、制御信号の内容は、その都度説明することにする。
電圧生成回路４５０は、液晶パネル１００の駆動に用いられる電圧±ＶＳと電圧±ＶＤとをそれぞれ生成するものである。このうち、電圧±ＶＳは、走査信号の選択電圧として用いられ、それぞれ走査線駆動回路３５０に供給される。また、電圧±ＶＤは、本実施形態では、走査信号の非選択電圧およびデータ信号のデータ電圧として兼用されており、それぞれ走査線駆動回路３５０およびデータ線駆動回路２５０に供給される。なお、走査信号の非選択電圧およびデータ信号を兼用することなく、別々の電圧を生成する構成であっても良い。
【００１０】
ここで、説明の便宜上、画素１１６の構成について説明する。図２は、画素１１６の構造を示すための液晶パネル１００の部分破断斜視図である。
この図に示されるように液晶パネル１００は、基板２００、３００が一定の間隙を保って電極面が互いに対向するとともに、当該間隙に液晶１６０が挟持された構成となっている。基板２００の対向面には、ＩＴＯ（Indium Tin Oxide）などの透明導電体からなる矩形状の画素電極２３４がマトリクス状に配列しており、このうち、同一列にて配列された画素電極２３４が、１本のデータ線２１２に、それぞれＴＦＤ２２０を介して共通接続されている。ここで、ＴＦＤ２２０は、基板側からみると、タンタル単体やタンタル合金などから形成され、かつ、データ線２１２からＴ字状に枝分かれした第１の導電体２２２と、この第１の導電体２２２を陽極酸化させた絶縁体２２４と、クロム等などの第２の導電体２２６とから構成されて、導電体／絶縁体／導電体のサンドイッチ構造となっている。このため、ＴＦＤ２２０は、電流−電圧特性が正負双方向にわたって非線形となるダイオードスイッチング特性を有することになる。
【００１１】
一方、基板３００の対向面には、ＩＴＯなどからなる走査線３１２が、データ線２１２とは直交する行方向に延在し、かつ、画素電極２３４の対向する位置に配列している。これにより、走査線３１２は、それ自体が画素電極２３４の対向電極として機能することになる。したがって、図１における液晶容量１１８は、データ線２１２と走査線３１２との交差において、当該走査線３１２と、画素電極２３４と、両者の間に挟持された液晶１６０とによって構成されることになる。
【００１２】
このような構成において、走査線３１２が選択されて選択電圧±ＶＳのいずれか一方が印加されると、データ線２１２に印加されているデータ電圧にかかわらず、当該走査線３１２および当該データ線２１２の交差に対応するＴＦＤ２２０が強制的に導通状態（オン）となり、オンしたＴＦＤ２２０に接続された液晶容量１１８に、当該選択電圧および当該データ電圧の差に応じた電荷が蓄積される。電荷蓄積後、走査線３１２の選択が終了して非選択電圧±ＶＤのいずれか一方が印加されると、当該ＴＦＤ２２０をオフするが、液晶容量１１８における電荷の蓄積が維持される。液晶容量１１８では、蓄積される電荷量に応じて、液晶１６０の配向状態が変化し、偏光子（図示省略）を通過する光量が蓄積された電荷量に応じて変化するので、当該選択電圧が印加されたときのデータ電圧により、液晶容量１１８における電荷の蓄積量が画素毎に制御されて、所定の階調表示が行われることになる。
【００１３】
説明を再び図１に戻す。走査線駆動回路３５０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ３２０を、それぞれ１行目、２行目、３行目、…、３２０行目の走査線３１２に供給するものである。詳細には、走査線駆動回路３５０は、３２０本の走査線３１２を１水平走査期間（１Ｈ）毎に１本ずつ選択するとともに、選択した走査線に対し、当該１水平走査期間の後半期間（１／２Ｈ）に選択電圧を印加する一方、その他の走査線に対しては、非選択電圧を、それぞれ供給する。
【００１４】
詳細には、走査線駆動回路３５０は、図３に示されるように、垂直走査期間（１Ｆ）の最初に供給されるスタートパルスＤＹを、１周期が１水平走査期間（１Ｈ）であってデューティー比が５０％のクロック信号ＣＬＹの立ち上がりにて順次取り込んでシフトするとともに、これらのシフト信号を、走査線３１２の各々に対応するように転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ３２０とする。そして、走査線駆動回路３５０は、ある１水平走査期間において転送信号がＨレベルとなった場合に、当該転送信号に対応する走査線３１２に、次のように電圧を選択して印加する。
すなわち、走査線駆動回路３５０は、Ｈレベルとなった転送信号に対応する走査線３１２に対し、選択された１水平走査期間の後半期間（１／２Ｈ）において、極性指示信号ＰＯＬがＨレベルであれば、正極性選択電圧＋ＶＳを選択し、その後、転送信号がＬレベルになれば、当該選択電圧に対応する正極性非選択電圧＋ＶＤを選択して、選択した電圧を当該走査線３１２に印加する一方、選択された１水平走査期間の後半期間（１／２Ｈ）において、極性指示信号ＰＯＬがＬレベルであれば、負極性選択電圧−ＶＳを選択し、その後、転送信号がＬレベルになれば、当該選択電圧に対応する負極性非選択電圧−ＶＤを選択して、選択した電圧を当該走査線３１２に印加する。
【００１５】
ここで、１水平走査期間の前半／後半期間については、クロック信号ＣＬＹがＨ／Ｌレベルとなる期間によって特定することができる。また、極性指示信号ＰＯＬは、Ｈレベルであれば正極性書込を指定し、Ｌレベルであれば負極性書込を指定する信号であり、図３に示されるように、１垂直走査期間（１Ｆ）内では、１水平走査期間（１Ｈ）毎に極性反転するとともに、隣接する１垂直走査期間同士において同一の水平走査期間に着目しても極性反転する。
なお、スタートパルスＤＹ、クロック信号ＣＬＹ、極性指示信号ＰＯＬは、上述した制御回路４００から供給される。また、転送信号Ｙｓ１、Ｙｓ２、…、Ｙｓ３２０は、走査線駆動回路３５０の内部のみで用いられ、外部には出力されない。
【００１６】
次に、このような走査線駆動回路３５０による走査信号Ｙ１、Ｙ２、Ｙ３、…、の電圧波形について図３を参照して説明する。
この図に示されるように、１行目の走査線３１２への走査信号Ｙ１が、水平走査期間の後半期間（１／２Ｈ）において、極性指示信号ＰＯＬのＨレベルに対応して正極性選択電圧＋ＶＳとなり、その後、正極性非選択電圧＋ＶＤを保持する場合、１垂直走査期間（１Ｆ）経過して、再び選択されたときには、１水平走査期間の後半期間（１／２Ｈ）において、極性指示信号ＰＯＬのレベルが前回の選択とは論理反転したＬレベルになるので、当該走査信号Ｙ１は、負極性選択電圧−ＶＳとなり、その後、負極性非選択電圧−ＶＤを保持することになり、以下このサイクルの繰り返しとなる。
また、極性指示信号ＰＯＬは、１水平走査期間（１Ｈ）毎に論理レベルが反転するので、各走査線３１２に供給される走査信号は、１水平走査期間（１Ｈ）毎に、すなわち、走査線３１２の１行毎に交互に極性が反転する関係となる。例えばあるフレームにおいて、１行目の走査信号Ｙ１の選択電圧が正極性選択電圧＋ＶＳであれば、１水平走査期間経過後において、２行目の走査信号Ｙ２の選択電圧は負極性選択電圧−ＶＳとなる。
【００１７】
次に、図１におけるデータ線駆動回路２５０について説明する。データ線駆動回路２５０は、走査線駆動回路３５０により選択された走査線３１２に位置する画素１１６に対し、その表示内容（階調）に応じたパルス幅を有するデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、それぞれ１列目、２列目、３列目、…、２４０列目のデータ線２１２を介して供給するものである。
【００１８】
図４は、データ線駆動回路２５０の構成を示すブロック図である。
この図において、シフトレジスタ２５１０は、スタートパルスＤＸを、クロック信号ＣＬＸの立ち上がりにて順次取り込んでシフトするとともに、これらのシフト信号をデータ線２１２の各々に対応してサンプリング制御信号Ｘｓ１、Ｘｓ２、Ｘｓ３、…、Ｘｓ２４０として出力するものである。ここで、スタートパルスＤＹおよびクロック信号ＣＬＸは、それぞれ制御回路４００から供給される。
次に、レジスタ（Ｒｇ）２５２０は、データ線２１２と１対１に対応して設けられ、供給された階調データＤａを、サンプリング制御信号の立ち上がりにてサンプリングして、保持するものである。
【００１９】
ここで、階調データＤａとは、画素１１６の階調値（明るさ）を指定するデータであり、本実施形態では、階調データＤｄで示される階調値を後述するように補正したものである。なお、階調データＤｄは、後述するように、図示せぬ上位装置から、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに同期して１ドット分ずつ供給される。
また、本実施形態では、階調データＤｄ、Ｄａいずれも、画素１１６の階調値を十進値の「０」から「６３」までの６４段階で指定する。ここで、本実施形態では、６ビットの階調データＤｄ、Ｄａが「０」（二進値では“００００００”）である場合に最も暗い黒色の表示を指定し、６ビットの十進値が上がるにつれて徐々に明るくなるようにように階調を指定して、６ビットの十進値が「６３」（２進値では“１１１１１１”）である場合に最も明るい白色の表示を指定するものとする。さらに、液晶パネル１００が電圧無印加状態において白表示をするノーマリーホワイトモードであるとする。
【００２０】
続いて、ラッチ回路（Ｌ）２５３０は、レジスタ２５２０と１対１に対応して設けられ、レジスタ２５２０によって保持された階調データＤａを、制御回路４００から供給されるとともに１水平走査期間（１Ｈ）の開始時に立ち上がるラッチパルスＬＰ（図６参照）によってラッチ出力するものである。
デコーダ２５４０は、ラッチ回路（Ｌ）２５３０と１対１に対応して設けられ、ラッチ出力された階調データＤａから、データ電圧＋ＶＤ、−ＶＤのいずれかを選択するための電圧選択信号Ｅｆを、リセット信号ＲＥＳ、交流駆動信号ＭＸおよび階調コードパルスＧＣＰを制御信号として生成するものである。
【００２１】
デコーダ２５４０の制御信号のうち、リセット信号ＲＥＳは、図６に示されるように１水平走査期間の前半期間および後半期間の各開始時に供給される。交流駆動信号ＭＸは、同図に示されるように、極性指示信号ＰＯＬの位相を９０度進めた（２７０度遅らせた）信号である。このため、交流駆動信号ＭＸは、極性指示信号ＰＯＬがＨレベルとなって正極性書込となる１水平走査期間では、その前半期間においてＨレベルとなり、その後半期間においてＬレベルとなる一方、極性指示信号ＰＯＬがＬレベルとなって正極性書込となる１水平走査期間では、その前半期間においてＬレベルとなり、その後半期間においてＨレベルとなる。
【００２２】
また、階調コードパルスＧＣＰは、同図に示されるように、１水平走査期間の前半期間、後半期間のそれぞれにおいて、黒色を指定する階調値「０」および白色を指定する階調値「６３」を除いて、階調値「１」、「２」、…、「６１」、「６２」の順に対応するような配列で出力される。ここで、本実施形態では、データ信号においてオン電圧（選択電圧とは逆極性の電圧）となるパルス幅を時間的に後方に寄せる後縁駆動方式とする。このため、階調コードパルスＧＣＰの配列は、特に後半期間にあっては、階調値「１」、「２」、…、「６１」、「６２」の各々に対応するオン電圧の印加開始タイミングを規定することになる。
なお、図において、階調コードパルスＧＣＰは等間隔のようにみえるが、実際には、後述するように画素の印加電圧−濃度特性（Ｖ−Ｔ特性）を考慮して設定される。また、この階調コードパルスＧＣＰとともに、リセット信号ＲＥＳおよび交流駆動信号ＭＸは、それぞれ制御回路４００から供給される。
【００２３】
交流駆動信号ＭＸのＨレベルがデータ信号の電圧＋ＶＤに対応し、交流駆動信号ＭＸのＬレベルがデータ信号の電圧−ＶＤに対応するものとして、デコーダ２５４０の機能について詳述する。
デコーダ２５４０は、１水平走査期間（１Ｈ）において、階調データＤａが黒色の「０」および白色の「６３」以外の中間階調を指定する場合、データ信号が次のような電圧となるように、電圧選択信号Ｅｆを生成する。
すなわち、この場合、デコーダ２５４０は、第１に、１水平走査期間の開始時にリセット信号ＲＥＳが出力されたときに、データ信号が交流駆動信号ＭＸの反転レベルに対応する電圧にリセットされ、第２に、階調コードパルスＧＣＰのうち、ラッチ出力された階調データＤａに対応するものが出力されたときに、データ信号が交流駆動信号ＭＸと同一レベルに対応する電圧となるようにセットされ、第３に、１水平走査期間の後半期間（１／２Ｈ）に至って、階調コードパルスＧＣＰのうち、当該階調データＤａに対応するものが出力されたときに、データ信号が交流駆動信号ＭＸと同一レベルに対応する電圧となるように再セットされるように、電圧選択信号Ｅｆを生成する。
一方、デコーダ２５４０は、１水平走査期間（１Ｈ）において、階調データＤａが黒色の「０」である場合には、データ信号が交流駆動信号ＭＸの同一レベルに対応する電圧となるように、また、階調データＤａが白色の「６３」である場合には、データ信号が交流駆動信号ＭＸの反転レベルに対応する電圧となるように、それぞれ電圧選択信号Ｅｆを生成する。
【００２４】
スイッチ２５５０は、デコーダ２５４０と１対１に対応して、すなわち、データ線２１２と１対１に対応して設けられて、電圧選択信号Ｅｆに応じて電圧＋ＶＤ、−ＶＤのいずれか一方を選択するものである。詳細には、スイッチ２５５０は、電圧選択信号Ｅｆが例えばＨレベルであれば、図において実線で示されるように電圧＋ＶＤ、を選択する一方、電圧選択信号ＥｆがＬレベルであれば、図において破線で示されるように電圧−ＶＤを選択して、それぞれ選択した電圧を、データ線２１２に印加する。
このように、レジスタ２５２０、ラッチ回路２５３０、デコーダ２５４０およびスイッチ２５５０は、データ線２１２毎に設けられて、各列で同時並行的に動作する。
【００２５】
次に、データ信号の電圧波形を説明するために、データ線駆動回路２５０の動作について検討する。まず、図５に示されるように、スタートパルスＤＸが供給されると、選択されるべき行の１列目、２列目、３列目、…、２４０列目の画素に対応する階調データＤａが順番に供給される。このうち、１列目の画素に対応する階調データＤａが供給されるタイミングにおいて、サンプリング制御信号Ｘｓ１がＨレベルに立ち上がると、当該階調データが、１列目に対応するレジスタ２５２０によってサンプリングされる。次に、２列目の画素に対応する階調データＤａが供給されるタイミングにおいて、サンプリング制御信号Ｘｓ２がＨレベルに立ち上がると、当該階調データが、２列目に対応するレジスタ２５２０によってサンプリングされる。以下同様にして、３列目、４列目、…、２４０列目の画素に対応する階調データＤａの各々が、それぞれ３列目、４列目、…、２４０列目に対応するレジスタ２５２０によってサンプリングされることになる。
【００２６】
そして、水平走査期間（１Ｈ）の開始に合わせて、ラッチパルスＬＰが出力されると、それぞれ各列のレジスタ２５２０によってサンプリングされた階調データＤａが、それぞれの列に対応するラッチ回路２５３０によって一斉にラッチ出力される。このため、サンプリングされた階調データＤａは、次の走査線が選択されるまでの水平走査期間（１Ｈ）だけ保持された状態で、デコーダ２５４０に出力される。したがって、各列のデコーダ２５４０は、１水平走査期間にわたって保持された階調データＤａに応じたパルス幅となるように電圧＋ＶＤ、−ＶＤのいずれかを選択することになる。この選択の際、デコーダ２５４０は、上述したようにリセット信号ＲＥＳ、交流駆動信号ＭＸおよび階調コードパルスＧＣＰを制御信号として用いるので、データ信号の電圧波形は、保持された階調コードパルスＧＣＰに対して図６に示されるような関係となる。
【００２７】
すなわち、ある列のデータ線２１２に印加されるデータ信号Ｘは、同図に示されるように、１水平走査期間の後半期間（１／２Ｈ）に正極性の選択電圧＋ＶＳが印加される場合、当該後半期間（１／２Ｈ）にあっては、階調データＤａによって画素が暗くなるように指定するにつれて、当該後半期間の開始から選択電圧とは逆極性のオン電圧−ＶＤの印加期間が長くなる一方、その前半期間（１／２Ｈ）にあっては、逆に、階調データＤａによって画素が暗くなるように指定するにつれて、その後半期間に印加されるであろう選択電圧とは同極性のオフ電圧＋ＶＤの印加期間が長くなる。
また、データ信号Ｘは、１水平走査期間の後半期間（１／２Ｈ）に負極性の選択電圧−ＶＳが印加される場合、当該後半期間（１／２Ｈ）にあっては、階調データＤａによって画素が暗くなるように指定するにつれて、当該後半期間の開始から選択電圧とは逆極性のオン電圧＋ＶＤの印加期間が長くなる一方、その前半期間（１／２Ｈ）にあっては、逆に、階調データＤａによって画素が暗くなるように指定するにつれて、その後半期間に印加されるであろう選択電圧とは同極性のオフ電圧＋ＶＤの印加期間が長くなる。
【００２８】
このようにデータ信号は、階調データＤａによって画素が暗くなるように指定するにつれて（画素の液晶容量に印加される電圧実効値が大きくなるように指定するにつれて）、後半期間に印加される選択電圧とは逆極性のオン電圧が、当該後半期間の開始時から長くなるとともに、残りの期間で選択電圧と同極性のオフ電圧となる一方、その前半期間では、後半期間に印加される電圧波形を逆転させた波形となる。
なお、図６におけるハッチングは、選択電圧が印加される後半期間において、データ信号が、オン電圧をとる期間を示しており、いずれも後半期間の終端を基準として、そのパルス幅が時間的に前方に延びた形となっている。また、図６では代表的な階調値だけを表示している。
【００２９】
ここで、図３に示されるような波形となる走査信号と、図６に示されるような波形となるデータ信号とを用いて、液晶パネル１００に、図１５（ａ）に示されるようなパターンを表示する場合について検討する。
なお、図１５（ａ）では表示領域が、縦方向でＡ、Ｂ、Ｃの３つの行範囲に分割され、横方向でＤ、Ｅ、Ｆの３つの列範囲に分割されて、これらの分割による９つ領域が、ハイフンで組み合わせて表記されている。
【００３０】
このパターンを表示する場合に、行範囲ＡまたはＣに属する走査線３１２が選択されるとき、当該走査線に対応する画素は列範囲Ｄ、Ｅ、Ｆの関係なく、すべて灰色であるので、当該走査線３１２が選択される１水平走査期間（１Ｈ）において、すべてのデータ線２１２に対するデータ信号は、例えば図１６（ａ）に示されるような波形となる。
一方、行範囲Ｂに属する走査線３１２が選択されるとき、当該走査線に対応する画素は、列範囲Ｅに属する画素は白色であり、それ以外の列範囲Ｄ、Ｆに属する画素は灰色である。このため、列範囲Ｅに属するデータ線２１２に対するデータ信号と、列範囲Ｄ、Ｆに属するデータ線２１２に対するデータ信号とは、それぞれ例えば図１６（ｂ）に示されるような波形となり、互いに異なる。
【００３１】
すなわち、行範囲Ａ、Ｃに属する走査線３１２が選択される水平走査期間において、すべてのデータ信号の電圧が選択電圧の印加期間中に同一タイミングで切り替わるのに対して、行範囲Ｂに属する走査線３１２が選択される水平走査期間では、列範囲Ｅに属するデータ信号の電圧は選択電圧の印加期間中に切り替わらず、列範囲Ｄ、Ｆに属するデータ信号の電圧だけが選択電圧の印加期間中に切り替わる。このため、行範囲Ｂに属する走査線３１２が選択される水平走査期間では、行範囲Ａ、Ｃに属する走査線３１２が選択されたときと同じ波形となるデータ信号が半数となる。
【００３２】
ところで、液晶パネル１００では、走査線３１２がＩＴＯなどの比較的抵抗率の大きな導電薄膜から形成されるとともに、上述したように、１〜２４０列目のデータ線２１２に液晶を介して対向する。このため、ある行の走査線３１２は、１〜２４０列目までのすべてのデータ線２１２と容量的に結合する。これにより、データ線２１２が電圧＋ＶＤ、−ＶＤの一方から他方への切り替わると、スパイクノイズ（微分波形ノイズ）として走査線３１２に現れる。
【００３３】
行範囲Ａ、Ｃに属するデータ線２１２が選択された場合、すべてのデータ信号の電圧が選択電圧の印加期間中に同一タイミングで切り替わるので、走査信号には、データ電圧の切り替わる方向に比較的大きなスパイクノイズＳ０、Ｓ１、Ｓ３が、１水平走査期間（１Ｈ）の最初、前半期間の途中および後半期間の途中にて、それぞれ発生する。
このうち、スパイクノイズＳ０、Ｓ１は、走査信号として非選択電圧をとる期間、すなわちＴＦＤ２２０が非導通状態のときに現れるので、その影響は無視できるが、スパイクノイズＳ３は、走査信号として選択電圧をとる期間、すなわちＴＦＤ２２０が導通状態のときに現れるので、画素に印加される電圧実効値に大きな影響を与える。詳細には、走査信号の波形が、図１６（ａ）に示されるように、スパイクノイズＳ３によって部分Ｚにて大きく歪んで、当該画素に印加される電圧実効値を小さくさせてしまう。
したがって、行範囲Ａ、Ｃに属する画素（領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆに属する画素）は、印加電圧が目的値から大きく減少するので、ノーマリーホワイトモードであれば明るくなってしまうことになる。
【００３４】
一方、行範囲Ｂに属する走査線が選択された場合、おおよそ半数のデータ信号の電圧が選択電圧の印加期間中に同一タイミングで切り替わるので、走査信号には、タイミング的には、データ電圧の切り替わる方向に、行範囲Ａ、Ｃに属する走査線が選択された場合と比較して小さなスパイクノイズｓ０、ｓ１、ｓ３が現れる。ここで、選択電圧が印加される半期間に現れるスパイクノイズｓ３は、走査信号がとる選択電圧ＶＳをそれほど大きく変動させず、画素への印加電圧波形における部分ｚでの歪みも小さい。
したがって、領域Ｂ−Ｄ、Ｂ−Ｆの画素に印加される電圧実効値の減少の程度は、行範囲Ａ、Ｃに属する画素と比較して小さいので、領域Ｂ−Ｄ、Ｂ−Ｆの画素は、わずかに明るくなる程度である。
なお、図１６（ａ）および同図（ｂ）は、後半期間に正極性の選択電圧＋ＶＳが印加される場合の電圧波形図であるが、負極性の選択電圧−ＶＳが印加される場合、データ信号も極性反転するので、正極性のスパイクノイズとなり、結局、電圧実効値を小さくさせる点において変わりはない。
【００３５】
このようなスパイクノイズによって、同一階調となるはずの領域Ｂ−Ｄ、Ｂ−Ｆの画素と、領域Ａ−Ｄ、Ａ−Ｅ、Ａ−Ｆ、Ｃ−Ｄ、Ｃ−Ｅ、Ｃ−Ｆに属する画素とでは、図１５（ｂ）に示されるように、前者領域の画素が後者領域の画素よりも暗くなり、これが表示品位の差（横クロスローク）として視認される。
なお、灰色領域の差について言及したが、同様なことは、白色の領域Ｂ−Ｅでも発生している。すなわち、スパイクノイズＳ３によって、領域Ｂ−Ｅの画素に液晶容量に印加される電圧実効値は、スパイクノイズが発生しない理想状態よりも低下している。ただし、このパターンでは、領域Ｂ−Ｅにおいてクロストークの影響が均一に現れるために、白色領域では濃度差が発生しないので、表示品位の差として視認されない。
【００３６】
このように横クロストークは、選択電圧が印加されている期間にデータ信号の電圧が切り替わることにより、液晶容量に印加される電圧実効値が変動することによって生じる。そして、同時に切り替わるデータ信号の数が多いほど、液晶容量に印加される電圧実効値の変動量が大きくなる。ここで、同時に切り替わるデータ信号の数とは、ある１行の走査線３１２に選択信号を印加する際に、当該走査線３１２に位置する画素１行分の階調データＤｄにおいて、階調値が同一であるものの個数（度数）と同義である。
したがって、その度数を事前に検出するとともに、液晶容量に印加する電圧実効値の変動を打ち消すように、データ信号のパルス幅を当該度数に応じて修正すれば、横クロストークを解消することができる考えられる。
【００３７】
一般論として、液晶パネル１００が階調「０」〜「ｑ」の（ｑ＋１）階調表示が可能である場合に、ある１行に属する画素のうち、ある１つの画素に着目して、当該着目画素の階調値を「ｐ」（ｐは、０≦ｐ≦ｑを満たす整数）とする場合、当該着目画素のクロストーク量ＣＴｐは、当該着目行に属する画素において、各階調値の度数を引数とする関数で表すことができる。詳細には、着目行の画素において階調値「０」、「１」、…、「ｑ」となる画素の度数をそれぞれｎｐ０、ｎｐ１、…、ｎｐｑとしたとき、当該着目画素のクロストーク量ＣＴｐは、ＣＴｐ［ｎｐ０、ｎｐ１、…、ｎｐｑ］で表すことができる。
【００３８】
次に、クロストーク量ＣＴｐの補正関数ｆという概念を導入して、当該補正関数をｆ［ｎｐ０、ｎｐ１、…、ｎｐｑ］で表した場合に、
｛ＣＴｐ［ｎｐ０、ｎｐ１、…、ｎｐｑ］−ｆ［ｎｐ０、ｎｐ１、…、ｎｐｑ］｝２
の値が最小（理想的にはゼロ）となるような補正関数ｆを見出す必要がある。なお、差の自乗としているのは、クロストークの方向が明るくなる場合と暗くなる場合との双方を想定しているためである。
ここで、計算内容を簡略化するために補正関数ｆが度数ｎｐ０、ｎｐ１、…、ｎｐｑの一次関数であると想定する。すなわち、補正関数ｆが次式（１）で表されるものとする。
【数１】
2006053441.tif 000003
【００３９】
一方、クロストーク量ＣＴｐは、実際には、階調ｐに対応するパルス幅のデータ信号を供給したときに、着目画素の明るさを測定して、当該測定値が基準値に対してどのような割合で変化していることによって求めることができる。
したがって、着目画素以外の画素の階調を変化させたときの度数ｎｐ０、ｎｐ１、…、ｎｐｑに対し、クロストーク量ＣＴｐと上記式（１）で示される補正関数ｆとの差を２乗した値が最小となるように、係数群ｍｐｊを設定すれば良い。このようにすれば、階調値「ｐ」以外の階調値に対する係数群についても同様に設定することができる。
【００４０】
ところで、本実施形態では、６４階調が表示可能であるので、単純には「０」〜「６３」の各階調についての度数をそれぞれ求める必要がある。
しかしながら、このように表示可能な各階調についてそれぞれ度数を求める構成では、階調データをデコードするためのデコーダや、度数を求めるための演算回路、求めた度数に係数を乗算する乗算器等について、本実施形態では６４組必要となり、構成が複雑化して、回路規模が限られている半導体内に集積化することができなくなる。
このため、本実施形態では、６４階調のうち、例えば「０」、「１６」、「３２」、「４８」、「６３」階調を特定階調値として設定し、特定階調値についてはそのまま度数をカウントし、特定階調値以外の他の階調値については重み付けしたうえで特定階調の度数として組み込むとともに、各特定階調値の補正値を算出する一方、特定階調値以外の階調値の補正値については、特定階調値の補正値から配分（補間）して求める構成とした。
そして、本実施形態では、階調データＤｄに、当該階調データＤｄで指定される階調値の補正値を加算し、階調データＤａとしてデータ線駆動回路２５０に供給する構成によって、液晶容量に印加される電圧実効値を修正する構成とした。
【００４１】
そこでまず、１行分の階調データＤｄから、階調値「１」から「６２」までの補正値Ｐ−１〜Ｐ−６２をそれぞれ算出する補正値算出回路５００について説明する。なお、本実施形態において、白色に相当する階調値「０」と黒色に相当する階調値「６３」とにそれぞれ対応する補正値については、演算過程では算出するものの、最終的には出力しない。その理由は、本実施形態では、階調値「０」、「６３」がそれぞれパルス幅の最長、最小となる場合に対応してパルス幅の基準となっているので、補正により変動することが好ましくないからである。また、最高または最低階調値では電圧実効値に対して明るさの変化率が小さいので、階調値「０」と階調値「６３」とについて特に補正をしなくても表示品位に問題が発生しない、と考えられるためである。
【００４２】
図７は、補正値算出回路５００の構成を示すブロック図である。
この図に示されるように、補正値算出回路５００は、特定階調値「０」、「１６」、「３２」、「４８」、「６３」の各々にそれぞれ対応するように、５つの信号系列を有している。各信号系列に対応する重み付け回路５１０〜５１４は、階調データＤｄによって示される階調値に対して、それぞれ所定の係数で重み付けして順次積算するとともに、所定の条件を満たした場合にキャリー信号を出力するものである。
【００４３】
ここで、重み付け回路５１０〜５１４の構成について図８を参照して説明する。重み付け回路５１０〜５１４の各々は、重み係数変換テーブル５１０２、加算回路５１０４およびラッチ回路５１０６を含み、このうち、重み係数変換テーブル５１０２の変換内容だけが各信号系列において異なり、他の構成については同一である。各信号系列に対応する重み係数変換テーブル５１０２は、階調データＤｄをコードＷｉに変換するものである。ここで、係数Ｗｉのサフィックスｉとして、それぞれ特定階調値「０」、「１６」、「３２」、「４８」、「６３」の各々に対応するものとし、表記上の関係により、以下においては、「０」から「４」までで表すことにする。
各信号系列に対応する重み係数変換テーブル５１０２の変換内容は、図９に示される通りである。なお、図９には、分母を「１６」とした分数の分子のみの係数が示されており、また、「−」は、ゼロである。
【００４４】
例えば、階調データＤｄが階調値「７」を示す場合、特定階調値「０」に対応する重み係数変換テーブル５１０２は係数「９／１６」を示すコードＷ０を出力し、特定階調値「１６」に対応する重み係数変換テーブル５１０２は係数「７／１６」を示すコードＷ１を出力する一方、他の特定階調値に対応する重み係数変換テーブル５１０２からはコードＷ２、Ｗ３、Ｗ４としてゼロの係数が出力される。また例えば、階調データＤｄが階調値「４５」である場合、特定階調値「３２」に対応する重み係数変換テーブル５１０２は係数「３／１６」を示すコードＷ２を出力し、特定階調値「４８」に対応する重み係数変換テーブル５１０２は係数「１３／１６」を示すコードＷ３を出力する。
このように、１画素分の階調データＤｄを入力したときに、各信号系列に対応する重み係数変換テーブル５１０２は、特定階調値に近いほど「１」に近くなるようなコードを出力する構成となっている。
【００４５】
後段の加算回路５１０４は、ラッチ回路５１０６から出力されたラッチデータＳｉに、コードＷｉを加算し、その加算値（Ｓｉ＋Ｗｉ）をラッチ回路５１０６に出力する。この加算の結果、加算回路５１０４は、加算値（Ｓｉ＋Ｗｉ）が十進値で「１」よりも小さい場合、桁上がり信号Ｃｒｉ（キャリー信号）として「０」（Ｌレベル）を出力する一方、加算値（Ｓ＋Ｗｉ）が十進値で「１」以上となる場合には、桁上がり信号Ｃｒｉ（キャリー信号）として「１」（Ｈレベル）を出力した上で、（Ｓｉ＋Ｗｉ）から「１」を減算した値をラッチ回路５１０６に出力する。
ラッチ回路５１０４は、加算回路５１０４から出力される加算値（Ｓｉ＋Ｗｉ）を、新たなラッチ値としてラッチする（Ｓｉ←Ｓｉ＋Ｗｉ）。例えば、ｉ＝０の信号系列において、現時点におけるラッチ回路５１０６のラッチ値が「１３／１６」であって、新たに入力されるコードＷ０が「９／１６」である場合、桁上がり信号Ｃｒ０として「１」が出力されるとともに、ラッチ回路５１０６におけるラッチ値は「６／１６」に更新される。
なお、ラッチ回路５１０６におけるラッチ値は、水平走査期間の開始時に供給されるラッチパルスＬＰによってゼロにリセットされる構成となっている。
【００４６】
乗算器群５２０は、各信号系列に対応するキャリー信号Ｃｒｉ（ｉ＝０、１、２、３、４）を５経路に分配するとともに、分配したキャリー信号Ｃｒｉの各々に対して、それぞれ係数ｍ０ｉ、ｍ１ｉ、ｍ２ｉ、ｍ３ｉおよびｍ４ｉを乗算するものである。例えば、ｉ＝０の信号系列に対応するキャリー信号Ｃｒ０は５経路に分配されて、分配されたキャリー信号Ｃｒ０の各々に対して、それぞれ係数ｍ００、ｍ１０、ｍ２０、ｍ３０およびｍ４０が乗算される。
ここで例えば係数ｍ１２は、サフィックスの「１」が階調値「１６」に対応し、サフィックスの「２」が階調値「３２」に対応するので、式（１）においては、階調値「１６」である画素の補正値を算出するにあたって、階調値「３２」である画素の度数に乗算されるべき係数を示している。同様に、例えば係数ｍ３４において、サフィックスの「３」が階調値「４８」に対応し、サフィックスの「４」が階調値「６３」に対応するので、式（１）においては、階調値「４８」である画素の補正値を算出するにあたって、階調値「６３」である画素の度数に乗算されるべき係数を示している。
【００４７】
乗算器群５２０の後段には、各信号系列に対応してそれぞれ加算器５３０、５３１、５３２、５３３および５３４が設けられ、それぞれ次式（２）〜（６）に示されるような和を求める。
【数２】
2006053441.tif 000004
【００４８】
次に、加算器５３０に後段には、積算回路５４０が設けられている。同様に、加算器５３１、５３２、５３３および５３４の各後段には、それぞれ積算回路５４１、５４２、５４３および５４４が設けられている。これらのうち、ｉ＝０の信号系列に対応する積算回路５４０は、加算器５３０による加算値Ｆ０を累算するものである。同様に、他の信号系列に対応する積算回路５４１、５４２、５４３および５４４の各々は、それぞれ加算器５３１、５３２、５３３および５３４による加算値Ｆ１、Ｆ２、Ｆ３およびＦ４を累算するものである。
詳細には、積算回路５４０、５４１、５４２、５４３および５４４の各々は、構成的には、図１０に示されるように互いに同一であり、いずれも、加算器５４０２とラッチ回路５４０４とを有する。
ここで、加算回路５４０２は、ラッチ回路５４０４によるラッチ値Ｃｉに、加算値Ｆｉを随時加算し、その加算値（Ｃｉ＋Ｆｉ）をラッチ回路５４０４に出力する。ラッチ回路５４０４は、加算回路５４０２による加算値（Ｃｉ＋Ｆｉ）を新たにラッチする（Ｃｉ←Ｃｉ＋Ｆｉ）。なお、ラッチ回路５４０４によるラッチ値Ｃｉは、１列目の画素の階調データＤｄが供給される前に、ラッチパルスＬＰによってゼロにリセットされる構成となっている。
【００４９】
ここで、例えばｉ＝０とする信号系列の加算値Ｃ０は、キャリー信号Ｃｒ０、Ｃｒ１、Ｃｒ２、Ｃｒ３およびＣｒ４に、それぞれ係数ｍ００、ｍ０１、ｍ０２、ｍ０３およびｍ０４を乗算した値を、水平走査期間の最初から順番に積和したものである。
一方、キャリー信号Ｃｒ０は、１行分の画素を水平走査する過程において、階調値「０」に相当する画素（重み付けしたものを含む）が１つ出現する毎に「１」（Ｈレベル）となる。同様に、キャリー信号Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４は、１行分の画素を水平走査する過程において、それぞれ階調値「１６」、「３２」、「４８」および「６３」に相当する画素が１つ出現する毎に「１」となる。
補正値を算出するにあたって、単純には、１行分の画素について処理し、各階調値の度数ｎｊが確定した段階で、式（１）に示されるように係数を乗じて、それら積の和を求める構成も考えられるが、度数が「１」ずつアップする毎に対応する係数を、画素１行分の階調データを処理するまで積和する構成としても計算内容としては同一である。
【００５０】
前者の構成では、各階調の度数ｎｊが確定した段階で、式（１）に示される演算を一気に実行する必要があるが、後者の構成では、度数が「１」ずつアップする毎に演算を実行するので、１行分の画素を処理した段階で、式（１）に示される演算が終了してことになる。換言すれば、前者の構成では、演算の負担が時間的に集中してしまうのに対し、後者の構成では、演算の負担が時間的に分散する。このため、演算の負担を減らす観点から言えば、後者の構成が好ましいと考えられる。
【００５１】
このような構成において、例えばｉ＝０とする信号系列の加算値Ｃ０は、処理時点における特定階調値「０」、「１６」、「３２」、「４８」および「６３」の度数に、それぞれ係数ｍ００、ｍ０１、ｍ０２、ｍ０３およびｍ０４を乗算した値を積和したものとなり、この積和値は、階調データＤｄが１行分の供給された時点に至ると、式（１）で表されるように階調値「０」の補正値そのものを示すことになる。
他の信号系列における加算値Ｃ１、Ｃ２、Ｃ３およびＣ４についても同様なことが言える。
【００５２】
次に、積算回路５４０の後段には、レジスタ５６０が設けられている。同様に、積算回路５４１、５４２、５４３および５４４の後段には、レジスタ５６１、５６２、５６３および５６４がそれぞれ設けられている。
これらのうち、レジスタ５６０は、階調値「０」の補正値を示す加算値Ｃ０を保持するものである。同様に、レジスタ５６１、５６２、５６３および５４６の各々は、それぞれ階調値「１６」、「３２」、「４８」および「６３」の補正値を示す加算値Ｃ１、Ｃ２、Ｃ３およびＣ４を保持するものである。
したがって、階調データＤｄが画素１行分供給された時点において、レジスタ５６０、５６１、５６２、５６３および５６４の各々に保持された加算値Ｃ０、Ｃ１、Ｃ２、Ｃ３およびＣ４は、それぞれ特定階調値「０」、「１６」、「３２」、「４８」および「６３」の補正値を示すことになる。
【００５３】
補正値作成回路５７０は、階調データＤｄが画素１行分供給された時点において、レジスタ５６０、５６１、５６２、５６３および５６４の各々に保持された加算値Ｃ０、Ｃ１、Ｃ２、Ｃ３およびＣ４から、図１１に示される演算内容にしたがって、階調値の補正値Ｐ−１〜Ｐ−６２を算出する。
すなわち、補正値作成回路５７０は、特定階調値「０」、「１６」、「３２」、「４８」および「６３」の補正値から、階調値「０」および「６３」を除いた階調値「１」〜「６２」の補正値Ｐ−１〜Ｐ−６２を、特定階調値からの差に応じて内分補間することによってそれぞれ算出する。
こうして画素１行分の階調データＤｄから、階調値「１」〜「６２」の補正値Ｐ−１〜Ｐ−６２が求められることとなる。
【００５４】
ここで、補正値Ｐ−１〜Ｐ−６２は、それぞれクロストーク量に相当するので、階調データＤｄが指定する階調値とは次元が異なるが、ほぼ比例関係にあるとみなして良い。このため、当該比例関係を反映するように、乗算器群５２０の各係数を設定すれば良い。
【００５５】
ところで、補正値Ｐ−１〜Ｐ−６２は、画素１行分の階調データＤｄを処理した時点において求まるが、階調データＤｄは上位装置から供給されるに過ぎないので、補正値に対して階調データの補正タイミングを整合させる必要がある。この補正タイミングを整合させるために、図１に示されるように、ラインバッファ（Ｌバッファ）６１０が設けられている。
詳細には、ラインバッファ６１０は、上位装置から供給された階調データＤｄを１列目から２４０列目までの画素毎に順番に記憶するとともに、補正値算出回路５００によって補正値Ｐ−１〜Ｐ−６２が算出されると、今度は、１列目から２４０列目までの画素毎に順番に読み出して出力するものである。なお、ラインバッファ６１０における書込・読出については、制御回路４００が制御しても良いし、図示しない外部回路が制御しても良いが、いずれにしても、階調データＤｄの供給に同期させる必要がある。
【００５６】
セレクタ６２０は、補正値算出回路５００によって算出された補正値Ｐ−１〜Ｐ−６２のうち、ラインバッファ６１０から読み出された階調データＤｄで指定された階調値のものを選択出力する。
加算回路６３０は、ラインバッファ６１０から読み出された階調データＤｄから、セレクタ６２０で選択された補正値を減算して、階調データＤａとしてデータ線駆動回路２５０に供給するものである。すなわち、加算回路６３０は、階調データＤｄで示される階調値を、当該階調値に対応する補正値に相当する分だけ減算し、階調データＤａとして供給する。
【００５７】
ここで本実施形態において、加算回路６３０が階調データＤｄから補正値を減算する理由は、階調データＤｄ、Ｄａによって階調値が小さくなるにつれて、画素を暗くするように指定する一方、液晶容量の電圧実効値が小さくなると、明るくなるノーマリーホワイトモードとしているので、階調データＤｄで指定される階調値を、補正値に相当する分だけ減じる必要があるからである。
したがって、階調データＤｄ、Ｄａによって階調値が小さくなるにつれて、画素を明るくするような仕様とした場合や、液晶容量の電圧実効値が小さくなると、暗くなるノーマリーブラックモードとする場合などでは、逆に階調データＤｄに補正値を加算する構成となる。
【００５８】
データ線駆動回路２５０では、補正された階調データＤａで示される階調値、詳細には、補正値にしたがって暗くなるように補正された階調値にしたがってデータ信号の電圧が切り替えられるので、横クロストークによる表示品位の差が改善されることになる。
また、本実施形態では、表示可能な階調値の一部である特定階調値に着目して、その補正値を求める一方、他の階調値の補正値については、求めた特定階調値の補正値から補間して求める構成となっているので、表示可能な階調値の各々について階調データＤｄの度数を求める構成と比較して、回路規模を縮小することが可能となる。
【００５９】
次に、本発明の第２実施形態に係る電気光学装置について説明する。図１２は、第２実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、第２実施形態は、第１実施形態における補正値算出回路５００を、ＣＰＵ５０２に置き替えたものである。このＣＰＵ５０２は、プログラム５０４を実行することによって、補正値算出回路５００と同等な演算アルゴリズムを構築し、補正値Ｐ−１〜Ｐ−６２を算出するものである。
【００６０】
そこで、この演算アルゴリズムの内容について説明することにする。図１３は、この演算アルゴリズムの内容のうち、画素１行分の階調データＤｄの処理内容を説明するためのフローチャートである。
まず、ＣＰＵ５０２は、画素１行分の階調データを処理する前に、各部を初期化する（ステップＳａ１１）。具体的には、ＣＰＵ５０２は、演算で用いる変数Ｓｉ、Ｃｉをゼロにリセットする。ここで、変数Ｓｉ、Ｃｉは、第１実施形態におけるラッチデータＳｉ、ラッチ値Ｃｉにそれぞれ対応しているので、同一記号としてある。
【００６１】
次に、ＣＰＵ５０２は、上位装置から供給された階調データＤｄを１画素分読み込む（ステップＳａ１２）。さらに、ＣＰＵ５０２は、読み込んだ階調データＤｄを、係数を示すコードＷｉに変換する（ステップＳａ１３）。この変換内容は、図９に示される内容と同一である。したがって、例えば階調データＤｄが階調値「７」であれば、ＣＰＵ５０２は、当該階調データＤｄを、それぞれ「９／１６」、「７／１６」、「０」、「０」および「０」であるコードＷ０、Ｗ１、Ｗ２、Ｗ３およびＷ４にそれぞれ変換する。
【００６２】
ＣＰＵ５０２は、変換したコードＷｉに、現時点における変数Ｓｉを加算した値が「１」以上であるか否かを判別する（ステップＳａ１４）。ここで、ｉは、上述したように、「０」、「１」、「２」、「３」および「４」であり、それぞれ特定階調値「０」、「１６」、「３２」、「４８」および「６３」に対応している。ＣＰＵ５０２は、ステップＳａ１４において、これらの特定階調値の各々について実行する。以下のステップＳａ１５〜Ｓａ１８についても同様である。
なお、変数Ｓｉは、１列目の画素データが入力された場合には、リセット直後であるので、ゼロである。
【００６３】
ＣＰＵ５０２は、ステップＳａ１４における判別結果が肯定的となる特定階調値については、キャリー信号Ｃｒｉを「１」（Ｈレベル）とするとともに、現時点における変数ＳｉとコードＷｉとを加算した値（Ｓｉ＋Ｗｉ）から「１」を減算して、その減算値を新たに変数Ｓｉとしてセットする（ステップＳａ１５）。
一方、ＣＰＵ５０２は、ステップＳａ１４における判別結果が否定的となる特定階調値については、キャリー信号Ｃｒｉを「０」（Ｌレベル）とするとともに、変数Ｓｉと変数Ｗｉ）を加算して、その加算値を新たに変数Ｓｉとしてセットする（ステップＳａ１６）。
【００６４】
次に、ＣＰＵ５０２は、キャリー信号Ｃｒ０〜Ｃｒ４から、式（２）〜（６）の演算を実行して、加算値Ｆ０〜Ｆ４をそれぞれ算出する（ステップＳａ１７）。
続いて、ＣＰＵ５０２は、現時点における変数Ｃｉと加算値Ｆｉとを加算して、その加算値を、新たに変数Ｃｉとしてセットする（ステップＳａ１８）。
なお、変数Ｃｉは、１列目の画素データが入力された場合には、リセット直後であるので、ゼロである。
【００６５】
そして、ＣＰＵ５０２は、画素１行分の階調データＤｄ、すなわち、本実施形態において１〜２４０列目の階調データＤｄをすべて入力して処理したか否かを判別する（ステップＳａ１９）。
ここで、ＣＰＵ５０２は、この判別結果が否定的であれば、処理手順をステップＳａ１２に戻し、次の画素の階調データＤｄを読み込んで同様な処理を実行する一方、この判別結果が肯定的であれば、変数Ｃ０、Ｃ１、Ｃ２、Ｃ３およびＣ４から、図１１に示される演算内容にしたがって、補正値Ｐ−１〜Ｐ６２を算出する（ステップＳａ２０）。
上位装置から供給された階調データＤｄは、ラインバッファ６１０で一旦バッファリングされた後、読み出されて、階調値に対応する補正値で補正される点は、第１実施形態と同様である。
なお、ステップＳａ１１〜２０の動作は、上述したように画素１行分の処理を示している。階調データＤｄは、垂直・水平走査に同期して上位装置から供給されるので、実際には、ステップＳａ１１〜２０の動作が繰り返し実行されることになる。
【００６６】
このように第２実施形態においても、第１実施形態と同様に、横クロストークによる表示品位の差を改善することができる。また、第２実施形態では、補正値算出回路５００に相当する演算をプログラムによって実行しているので、その演算内容を比較的に自由に設定することができる。
例えば、第１実施形態では、補正関数ｆの内容を一次関数としたが、度数に対する補正量の特性は、実験的には、図１４（ａ）に示されるような特性（１）となるので、補正関数ｆを二次以上の高次関数とする演算内容としても良い。
ただし、二次以上の高次関数にすると、演算負荷が大きくなるので、１列目の画素の階調データＤｄから順番に積算する過程において、積算回路Ｃｉが予めさだめられたしきい値ｔｈ以上となったときに係数を変更するような演算内容として、補正量の増加率が小さくなるような特性（２）としても良い。
詳細には、乗算器群５２０において、Ｑ＝０、１、２、３、４としたときに係数ｍＱ０、ｍＱ１、ｍＱ２、ｍＱ３およびｍＱ４を、１列目の階調データＤｄを処理する前にそれぞれａＱ０、ａＱ１、ａＱ２、ａＱ３およびａＱ４に初期設定するとともに、加算値ＣＱがしきい値ｔｈ以上となったとき、係数群をそれぞれｂＱ０、ｂＱ１、ｂＱ２、ｂＱ３およびｂＱ４に変更して、積算過程における当該加算値ＣＱの上昇変化率が抑える構成とすれば良い。
【００６７】
さらに、図１４（ｂ）において特性（３）で示されるように、しきい値ｔｈ１、ｔｈ２の２つを予め設定するとともに、積和する過程において補正値がしきい値ｔｈ１以上となったときに係数群を切り替え、さらに、積和する過程において補正値がしきい値ｔｈ２以上となったときに、係数群を切り替える構成としても良い。もちろん、これ以上の回数で補正値を切り替える構成としても良い。さらに、１列の画素数が増加した場合など、度数に対して補正値がほとんど上昇せず飽和する特性となる状態も考えられる。このような状態では、補正値が一定値に達したときに、積和を停止して、当該補正値を一定値に固定する構成としても良い。
いずれにしても、積和される補正値の上昇率を段階的に小さくさせるような係数群に切り替える構成であればよい。
【００６８】
なお、第２実施形態では、補正値算出回路５００に相当する演算内容だけを、ＣＰＵ５０２によりソフトウェア的に実行したが、当該演算内容とともに、ラインバッファ５１０、セレクタ６２０、加算回路６３０の一部または全部をソフトウェア的に処理する構成としても良い。
また、補正値算出回路５００の一部のみをソフトウェア的に処理して、他についてはハードウェア的に処理する構成としても良い。
【００６９】
上述した第１、第２実施形態では、１水平走査期間（１Ｈ）を前半および後半期間に分けて、このうち、後半期間に選択電圧を印加する構成としたが、前半期間に印加する構成としても良い。このように１水平走査期間（１Ｈ）を前半および後半期間に分けるとともに、いずれかの期間に選択電圧を印加する構成とする理由は、表示パターンとは無関係に、非選択期間においてデータ信号が電圧＋ＶＤ、−ＶＤとなる比率を５０％ずつとして、各データ線の電圧を均等化し、表示に差が生じないようにするためである。
したがって、非選択期間においてデータ線電圧の不均一性による表示の差が問題にならないのであれば、１水平走査期間（１Ｈ）を前半および後半期間に分けることなく、当該１水平走査期間にわたって選択電圧を印加する構成としても良い。
また、実施形態にあっては、選択電圧が印加される後半期間に対し、パルス幅を時間的に後方に寄せて印加する後縁駆動を採用したが、これに限られず、点灯電圧を時間的に前方に寄せて印加する前縁駆動を採用しても良い。
さらに、実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードであるとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。なお、ノーマリーブラックモードであれば、選択電圧の印加期間においてパルス幅が長いほど、画素が明るくなる。
【００７０】
液晶パネル１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であっても良い。また、液晶パネル１００において、ＴＦＤ２２０は、データ線２１２の側に接続され、液晶容量１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０が走査線３１２の側に、液晶容量１１８がデータ線２１２の側にそれぞれ接続される構成でも良い。
さらに、ＴＦＤ２２０は、二端子型スイッチング素子の一例であり、他に、ＺｎＯ（酸化亜鉛）バリスタや、ＭＳＩ（Metal Semi-Insulator）などを用いた素子のほか、これら素子を２つ逆向きに直列接続または並列接続したものなどを、二端子型スイッチング素子として用いることが可能である。
くわえて、本実施形態にあっては、二端子型スイッチング素子の一例としてＴＦＤ２２０を用いているが、パルス幅によって階調表示する場合であれば良いので、パッシブマトリクス装置にも適用可能である。
【００７１】
実施形態では、液晶としてＴＮ型を適用して説明したが、ＳＴＮ型や、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【００７２】
さらに、６４階調表示に限らず、これによりも低階調表示としても良いし、これよりも高階調表示としても良い。さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素で１ドットを構成して、カラー表示を行うとしても良い。
【００７３】
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器について説明する。図１７は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構成を示す斜視部である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した液晶パネル１００を備えるものである。なお、電気光学装置１０のうち、液晶パネル１００以外の構成要素については電話器に内蔵されるので、外観としては現れない。  
【００７４】
なお、電気光学装置１０が適用される電子機器としては、図１７に示される携帯電話の他にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した電気光学装置１０が適用可能であることは言うまでもない。そして、いずれの電子機器においても、横クロストークを抑えた高品位の表示が簡易な構成によって実現されることになる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同電気光学装置における画素の構成を示す部分破断斜視図である。
【図３】同電気光学装置における走査信号の波形を示す図である。
【図４】同電気光学装置におけるデータ線駆動回路の構成を示す図である。
【図５】同データ線駆動回路の動作を説明するための図である。
【図６】同データ線駆動回路によるデータ信号の波形を示す図である。
【図７】同電気光学装置における補正値算出回路の構成を示すブロック図である。
【図８】同補正値算出回路における重み付け回路の構成を示すブロック図である。
【図９】同重み付け係数変換テーブルの変換内容を示す図である。
【図１０】同補正値算出回路における積算回路の構成を示すブロック図である。
【図１１】同補正値算出回路における補正値作成回路の計算内容を示す図である。
【図１２】本発明の第２実施形態に係る電気光学装置の構成を示す図である。
【図１３】同実施形態におけるＣＰＵの動作を示すフローチャートである。
【図１４】補正値算出回路における度数と補正値との関係の説明図である。
【図１５】横クロストークの例を示す図である。
【図１６】横クロストークを説明するための波形図である。
【図１７】同電気光学装置を用いた携帯電話の構成を示す図である。
【符号の説明】
【００７６】
１００…液晶パネル、１１６…画素、２１２…データ線、２５０…データ線駆動回路、３１２…走査線、３５０…走査線駆動回路、４００…制御回路、５００…補正値算出回路、５０２…ＣＰＵ、５０４…プログラム、５１０〜５１４…重み付け回路、５２０…乗算器群、５３０〜５３４…加算器、５４０〜５４４…積算回路、５７０…補正値作成回路、６１０…ラインバッファ、６２０…セレクタ、６３０…加算回路。
【図１】
2006053441.tif 000005
【図２】
2006053441.tif 000006
【図３】
2006053441.tif 000007
【図４】
2006053441.tif 000008
【図５】
2006053441.tif 000009
【図６】
2006053441.tif 000010
【図７】
2006053441.tif 000011
【図８】
2006053441.tif 000012
【図９】
2006053441.tif 000013
【図１０】
2006053441.tif 000014
【図１１】
2006053441.tif 000015
【図１２】
2006053441.tif 000016
【図１３】
2006053441.tif 000017
【図１４】
2006053441.tif 000018
【図１５】
2006053441.tif 000019
【図１６】
2006053441.tif 000020
【図１７】
2006053441.tif 000021