(57)【要約】【課題】  マイクロ構造体の製造工程において、エッチングレートの大きなシリコン酸化膜の犠牲層を実現する。【解決手段】  一対の電極にて略常圧のプラズマ空間を形成する。ＴＭＯＳと窒素の混合ガスを、前記プラズマ空間を経ることなくマイクロ構造体用の基板に吹き付けるとともに、酸素を、前記プラズマ空間を経て前記基板に吹き付け基板上で前記混合ガスと接触させる。各ガス流量は、ＴＭＯＳ０．２６ｇ／ｍｉｎ、窒素１０ｓｌｍ、酸素１０ｓｌｍとし、水分は含ませない。【選択図】  図７
2006175583.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ構造体の製造におけるシリコン酸化物からなる犠牲層を成膜する工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることを特徴とするマイクロ構造体の製造方法。
【請求項２】
基板にマイクロ構造体を構成すべき構造体層を形成する工程と、
前記基板に犠牲層を成膜する工程と、
前記犠牲層を選択的にエッチングする工程と、を含み、
前記犠牲層の成膜工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることを特徴とするマイクロ構造体の製造方法。
【請求項３】
基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち前記犠牲層を選択的にエッチングする工程において、
前記犠牲層が、熱酸化法によって形成されたシリコン酸化物からなる熱酸化膜と共に実際又は仮想的にＨＦ系ドライエッチング法にてエッチングしたとき選択比が前記熱酸化膜に対し３０〜１３００となるエッチングレートでエッチングされることを特徴とするマイクロ構造体の製造方法。
【請求項４】
基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち犠牲層を選択的にエッチングする工程において、
前記基板の温度を３０℃〜１５０℃とし、ＨＦ系ドライエッチングを行なうことを特徴とするマイクロ構造体の製造方法。
【請求項５】
前記犠牲層を成膜する工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、
酸素を主成分とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることを特徴とする請求項３又は４に記載のマイクロ構造体の製造方法。
【請求項６】
前記第１ガスと第２ガスの何れにも水分が実質的に含まれていないことを特徴とする請求項１、２又は５に記載のマイクロ構造体の製造方法。
【請求項７】
前記第１ガスに含まれるシリコン化合物が、有機シリコン化合物であることを特徴とする請求項１、２、５又は６に記載のマイクロ構造体の製造方法。
【請求項８】
前記有機シリコン化合物は、ＴＥＯＳ（テトラエトキシシラン）、ＴＭＯＳ（テトラメトキシシラン）等のアルコキシシラン；ＨＭＤＳＯ（ヘキサメチルジシロキサン）等の直鎖状ポリシロキサン化合物；ＴＭＣＴＳ（テトラメチルシクロテトラシロキサン）等の環状ポリシロキサン化合物；ＴＭＳ（テトラメチルシラン）、ＴＥＳ（テトラエチルシラン）等のアルキルシランからなる群から選ばれる少なくとも１種の化合物であることを特徴とする請求項７に記載のマイクロ構造体の製造方法。
【請求項９】
前記第１ガスが、前記有機シリコン化合物としてＴＭＯＳ又はＴＥＯＳと、窒素を含み、
前記第1ガスと第２ガスの合計流量に対し、ＴＭＯＳ又はＴＥＯＳ  ０．１〜０．５ｖｏｌ％、窒素  ３０〜７０ｖｏｌ％、酸素  ３０〜７０ｖｏｌ％であることを特徴とする請求項７に記載のマイクロ構造体の製造方法。
【請求項１０】
前記構造体層が、熱酸化法によって形成したシリコン酸化物であることを特徴とする請求項２〜５の何れかに記載のマイクロ構造体の製造方法。
【請求項１１】
前記犠牲層の成膜時から前記犠牲層のエッチング時までの期間中、基板温度が５００℃を超えないようにすることを特徴とする請求１〜９の何れかに記載のマイクロ構造体の製造方法。
【請求項１２】
前記構造体層が、５００℃以下の温度で成膜されることを特徴とする請求項１１に記載のマイクロ構造体の製造方法。
【請求項１３】
互いに積層された犠牲層と構造体層のうち犠牲層を選択エッチングしてなるマイクロ構造体において、前記犠牲層の少なくとも一部が、請求項１、２、５〜９の何れかに記載の方法にて成膜され、請求項３又は４に記載の方法にてエッチングされたものであることを特徴とするマイクロ構造体。
【請求項１４】
熱酸化法によるシリコン酸化物に対するＨＦ系ドライエッチング法でのエッチング選択比が、３０〜１３００を示すようなシリコン酸化物からなることを特徴とするマイクロ構造体用の犠牲層。
【請求項１５】
赤外分光スペクトルによるＳｉ−ＯＨとＳｉ−Ｏ−Ｓｉのピーク面積比が０．１３以上０．５０以下のシリコン化合物からなることを特徴とするマイクロ構造体用の犠牲層。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）素子等のマイクロ構造体を製造する方法等に関する。
【背景技術】
【０００２】
ＭＥＭＳはミクロンオーダーの微小デバイスを製造する技術として知られている。図１１（Ａ）に示すように、ＭＥＭＳ素子等のマイクロ構造体を製造するには、例えばＳｉ基板に犠牲層としてＳｉＯ２（シリコン酸化物）からなる熱酸化膜を熱酸化法で形成し、その上にＳｉＮ膜からなる構造体層を形成する。その後、同図（Ｂ）に示すように、フッ化水素とメタノールの混合気体等をエッチングガスとするＨＦ系ドライエッチング法によって犠牲層のエッチングを行なう。基板温度は常温とする。これによって、構造体層がマイクロ構造体の構成部として残る。図１１（Ｃ）に示すように、構造体層として金属膜を積層することもある。
【特許文献１】特開平５−２７５４０１号公報
【特許文献２】特開２００３−２１７９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来の熱酸化ＳｉＯ２膜からなる犠牲層は、エッチングレートがあまり大きくない（図７の比較例参照）。このため、エッチングガスに長時間晒す必要があり、犠牲層を完全に除去しきれないうちに、構造体層のＳｉＮ膜までもがエッチングされてしまったり副生成物が付着したり（図１１（Ｂ））、金属膜が剥離変形したりし（同図（Ｄ））、マイクロ構造体の形状を維持できなくなるという問題がある。
また、例えば、図１２に示すダイヤフラムのように裏側に広い空間があるマイクロ構造体では、この裏側空間となるべき部分を埋めている犠牲層のエッチングを促すために、ダイヤフラム（構造体層）自体にスルーホールを形成し、エッチングガスのまわりを良くする必要がある。
さらに、例えば片持ち状の細長部などを有するマイクロ構造体では、エッチング時に液状反応生成物（Ｈ２Ｏ等）の気化・散逸が不十分だとこれら液状体によってスティッキングを来たすことがある（図５（ｂ）仮想線参照）。基板温度を上げるとスティッキングを抑制できるが、そうすると熱酸化ＳｉＯ２犠牲層のエッチングレートが益々低下（図７の比較例参照）してしまい実用不能になってしまう。
犠牲層のエッチングレートを上げるために原料にボロン等の不純物を混入することも知られているが、その場合、エッチング後に残渣が出来やすい。
【課題を解決するための手段】
【０００４】
本発明は、ＭＥＭＳ素子等のマイクロ構造体の製造におけるシリコン酸化物からなる犠牲層を成膜する工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分（酸素の純ガスの場合を含む。以下同様。）とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることを特徴とする。
これによって、高エッチングレートのシリコン酸化物犠牲層を生成することができる。この結果、マイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。また、マイクロ構造体を構成すべき構造体層自体にエッチングガスを通すためのスルーホールを形成しなくても済む。
【０００５】
また、本発明は、基板にマイクロ構造体を構成すべき構造体層を形成する工程と、
前記基板に犠牲層を成膜する工程と、
前記犠牲層を選択的にエッチングする工程と、を含み、
前記犠牲層の成膜工程において、
一対の電極にて略常圧のプラズマ空間を形成し、
シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記マイクロ構造体用の基板に吹き付けるとともに、
酸素を主成分とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることを特徴とする。
これによって、上述の作用効果を得ることができる。
前記構造体層は、例えば、熱酸化法によって形成したシリコン酸化物からなる熱酸化膜である。本発明方法による犠牲層は、熱酸化膜に比べ数百倍のエッチングレートを有している（表２参照）。したがって、犠牲層の選択比を確実に大きくでき、その結果、熱酸化膜をマイクロ構造体の構成要素すなわち構造体層として残置することができる。
ここで、熱酸化法とは、大略１１００℃程度でドライＯ２中又はウェットＯ２中などでシリコン基板を酸化させてシリコン酸化膜を形成することをいい、従来のＭＥＭＳ素子等のマイクロ構造体の製造においては犠牲層の成膜手段として用いられていたものである。
構造体層として、熱酸化及び本発明方法以外の成膜方法（例えば熱ＣＶＤ）によるＳｉＯ２膜、ＳｉＮ、金属、樹脂、その他の物質から選択された１つ又は複数の物質にて構成することができる。勿論、熱酸化膜を構造体層の全部又は一部としてもよい。
【０００６】
また、本発明は、基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち前記犠牲層を選択的にエッチングする工程において、
前記犠牲層が、熱酸化法によって形成されたシリコン酸化物からなる熱酸化膜と共に実際又は仮想的にＨＦ系ドライエッチング等にてエッチングしたとき選択比が前記熱酸化膜に対し３０〜１３００となるエッチングレートでエッチングされることを特徴とする。
また、本発明は、熱酸化法によるシリコン酸化物（熱酸化膜）に対するＨＦ系ドライエッチング法でのエッチング選択比が、３０〜１３００を示すようなシリコン酸化物からなるマイクロ構造体用の犠牲層を特徴とする。
この選択比は、前記犠牲層を成膜する工程において、一対の電極にて略常圧のプラズマ空間を形成し、シリコン化合物を含む第１ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、酸素を主成分とする第２ガスを、前記プラズマ空間を経て前記基板に吹き付け基板上で前記第１ガスと接触させることによって実現することができる。
「熱酸化膜と共に実際にエッチング」する場合とは、本発明の犠牲層と熱酸化層を実際に成膜した後、犠牲層を選択エッチングし、熱酸化膜を構造体層として残置する場合を言う。
「熱酸化膜と共に仮想的にエッチング」する場合とは、熱酸化膜は実際には成膜されていないが成膜されているものと仮定し、本発明の犠牲層を選択エッチングした場合を言う。
ここで言う「熱酸化膜」は、本発明の犠牲層のエッチング選択比を定める際の基準となるエッチングレートを提供する物質としての意味合いで用いられている。構造体層に熱酸化膜が含まれることを必ずしも意味していない。
ここで言う「選択比」とは、本発明の犠牲層と熱酸化膜を同一条件下でエッチングしたとした場合における熱酸化膜のエッチングレートに対する本発明の犠牲層のエッチングレートの比を意味する。
前記エッチング方法として特定した「ＨＦ系ドライエッチング法」は、前記選択比の算定にあたってのエッチング条件であり、実際のエッチング工程がＨＦ系ドライエッチング法に限られることを意味するものではない。実際のエッチング工程では、ＨＦ系ドライエッチングの他、それ以外のドライエッチング法やウェットエッチング法にてエッチングすることにしてもよい。
ここで、ＨＦ系ドライエッチング法とは、ＨＦガスにメタノール蒸気又は水蒸気を添加・混合したガスをエッチングガスとして用いるエッチング方法をいう。
【０００７】
また、本発明は、マイクロ構造体用の基板に成膜されたシリコン酸化物からなる犠牲層とマイクロ構造体を構成する構造体層のうち犠牲層を選択的にエッチングする工程において、前記基板の温度を３０℃〜１５０℃、望ましくは４０℃〜１５０℃、より望ましくは５０℃程度とし、ＨＦ系ドライエッチングを行なうことを特徴とする。
基板温度範囲を３０℃以上にすることによって、反応時の液状体の発生を抑制し、気化・散逸を促すことができる。これによって、例えば片持ち状の細長部を有するマイクロ構造体において上記細長部のスティッキングを防止することができる。上記基板温度範囲の上限を１５０℃としたのは、この上限温度を超えると、実用できるエッチングレートを得るのが困難だからである。
【０００８】
第１ガスと第２ガスの何れにも水分（Ｈ２Ｏ）が実質的に含まれていないことが望ましい。ここで、「実質的に含まれていない」とは、０．１ｖｏｌ％以下であり、実質０％が望ましい。これによって、対熱酸化膜の選択比が９０以上の高エッチングレートの犠牲層を確実に得ることができる（実施例１参照）。
【０００９】
前記第１ガスに含まれるシリコン化合物は、有機シリコン化合物であることが望ましい。
前記有機シリコン化合物は、ＴＥＯＳ（テトラエトキシシラン）、ＴＭＯＳ（テトラメトキシシラン）等のアルコキシシラン；ＨＭＤＳＯ（ヘキサメチルジシロキサン）等の直鎖状ポリシロキサン化合物；ＴＭＣＴＳ（テトラメチルシクロテトラシロキサン）等の環状ポリシロキサン化合物；ＴＭＳ（テトラメチルシラン）、ＴＥＳ（テトラエチルシラン）等のアルキルシランからなる群から選ばれる少なくとも１種の化合物であることが望ましい。この有機シリコン化合物における置換基の側鎖は、なるべく長いほうが高エッチングレートを得ることができ、好ましい。
これら有機シリコン化合物は、一般に常温常圧で液相である。その場合、気化器等を用いて気化し、窒素等のキャリアガスと混合する。
前記第１ガスが、前記有機シリコン化合物としてＴＭＯＳ又はＴＥＯＳと、窒素を含み、前記第1ガスと第２ガスの合計流量に対し、ＴＭＯＳ又はＴＥＯＳ  ０．１〜０．５ｖｏｌ％、窒素  ３０〜７０ｖｏｌ％、酸素  ３０〜７０ｖｏｌ％であることが望ましい。
これによって、実用的な成膜速度を確保できるとともに、高エッチングレートの犠牲層を確実に得ることができる。
【００１０】
前記一対の電極間への印加電圧Ｖｐｐが、Ｖｐｐ＝１２〜２５ｋＶであることが望ましい。
Ｖｐｐ＝１２ｋｖを下回っていると放電が不安定であり、２５ｋＶを上回っているとアーク放電に移行しやすい。
【００１１】
本発明方法で成膜した犠牲層は、軟らかく、エッチングレートが速いことが特長である。しかし、本犠牲層成膜工程後の構造体層の成膜工程等で４００℃〜５００℃を超える温度環境にさらすと、せっかく軟らかかった犠牲層が硬くなってしまい、エッチングレートが低下してしまう（図８参照）。そこで、前記犠牲層の成膜時から前記犠牲層のエッチング時までの期間中、基板温度を５００℃以下に保つのが好ましい。４００℃以下に保つのがより好ましい。これによって、犠牲層の高エッチングレートを確実に確保することができる。
【００１２】
前記犠牲層の成膜工程からエッチング工程までの間には、例えば、構造体層の成膜工程、レジストの成膜工程、スルーホールの形成工程が介在される。
したがって、構造体層は、５００℃以下（好ましくは４００℃）の処理温度で成膜可能なものを選択するのが好ましい。そのような構造体層として、低圧プラズマＣＶＤによるＳｉＮ膜、ＴＥＯＳを用いた低圧プラズマＣＶＤによるＳｉＯ２膜、Ｃｒ、Ｔｉ、ＴｉＮ、Ａｌ等の金属の蒸着膜又はスパッタ膜、Ｃｕ等の金属のめっき膜、樹脂等の有機化合物の塗布膜などが挙げられる。例えば、低圧プラズマＣＶＤによるＳｉＮ膜や、ＴＥＯＳを用いた低圧プラズマＣＶＤによるＳｉＯ２膜の成膜温度は、一般に４００℃程度である。
【００１３】
ちなみに、熱酸化法によるＳｉＯ２の熱酸化膜の成膜温度は、９００℃〜１０００℃程度である。また、プラズマを用いない低圧ＣＶＤによるＳｉＮ膜の成膜温度は、７００℃程度である。
フォトレジスト等のレジストは、常温〜百℃程度で形成でき、４００℃〜５００℃以下の条件を十分にクリアしている。
レジスト形成後のスルーホール形成工程は、例えば低圧プラズマによるドライエッチングにて行なう。このドライエッチング温度は１００℃程度である。したがって、スルーホール形成工程は、４００℃〜５００℃以下の条件を十分にクリアしている。
【００１４】
マイクロ構造体用犠牲層は、屈折率１．３５〜１．４５、内部応力０〜３００ＭＰａ（引張方向）の範囲において、屈折率と内部応力が特定の相関を有するシリコン酸化膜であるのが好ましい。
これによって、高エッチングレートの犠牲層を提供でき、マイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。この屈折率範囲及び応力範囲は、前記犠牲層を成膜する工程において、一対の電極にて略常圧のプラズマ空間を形成し、シリコン含有ガスを、前記プラズマ空間を経ることなく前記基板に吹き付けるとともに、酸素を、前記プラズマ空間を経て前記基板に吹き付け基板上で前記シリコン含有ガスと接触させることによって実現することができる。
【００１５】
マイクロ構造体用犠牲層は、赤外分光スペクトルによるＳｉ−ＯＨとＳｉ−Ｏ−Ｓｉのピーク面積比ｒが、ｒ＝（Ｓｉ−ＯＨのピーク面積）／（Ｓｉ−Ｏ−Ｓｉのピーク面積）＝０．１３以上０．５０以下のシリコン化合物であることが好ましい。ｒ≧０．１３の犠牲層は、エッチングレートが１００ｎｍ／ｍｉｎ以上となり、高速エッチングが可能になる。これにより、マイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。ピーク面積比ｒの上限値を０．５０とすることにより、犠牲層の上に構造体層を確実に形成でき、犠牲層としての機能を維持することができる。
【００１６】
本発明における略常圧（大気圧近傍の圧力）とは、１．０１３×１０4〜５０．６６３×１０4Ｐａの範囲を言い、圧力調整が容易で装置構成の簡便化を考慮すると、好ましくは、１．３３３×１０4〜１０．６６４×１０4Ｐａであり、より好ましくは、９．３３１×１０4〜１０．３９７×１０4Ｐａである。
【発明の効果】
【００１７】
本発明によれば、高エッチングレートのシリコン酸化膜犠牲層を生成することができる。これによって、ＭＥＭＳ素子等のマイクロ構造体を構成すべき構造体層にダメージが及ぶ前にエッチングを終えることができ、マイクロ構造体の製造精度を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を説明する。
図１（ｆ）は、ＭＥＭＳ素子等のマイクロ構造体１００を示したものである。マイクロ構造体１００は、基板１０１上に形成されたミクロンオーダーの構造体層１００Ｘによって構成されている。
【００１９】
基板１０１は、Ｓｉ基板が用いられている。
構造体層１００Ｘは、例えば多結晶Ｓｉ又はＳｉＮにて構成されている。図２に示すように、マイクロ構造体１００の種類によっては、多結晶Ｓｉ又はＳｉＮからなる構造体層１００Ｘａの上に金属膜からなる構造体層１００Ｘｂが積層されるものもある。
【００２０】
構造体層１００Ｘの周縁部は、基板１０１の上面と接し、中央部は、基板１０１より上に離れている。構造体層１００Ｘの中央部と基板１０１の間に内奥空間１０２ｘが形成されている。構造体層１００Ｘの中央部には、内奥空間１０２ｘに通じるスルーホール１０３が形成されている。
【００２１】
図１に示すように、マイクロ構造体１００は、基板１０１に犠牲層１０２を成膜する犠牲層成膜工程（同図（ａ））、マイクロ構造体１００となるべき構造体層１００Ｘを成膜する構造体層成膜工程（同図（ｂ））、構造体層１００Ｘの表面にスルーホール１０３のためのレジスト１０４を形成する工程（同図（ｃ））、構造体層１００Ｘにスルーホール１０３を形成するスルーホール形成工程（同図（ｄ））、犠牲層１０２をエッチングするエッチング工程（同図（ｅ））を順次経て製造される。犠牲層１０２の在った部分が内奥空間１０２ｘとなる。
【００２２】
犠牲層１０２は、ＳｉＯ２（シリコン酸化物）を主成分としている。後述するように、犠牲層１０２のＳｉＯ２は、ＴＭＯＳやＴＥＯＳ等のシリコン含有ガスを原料として生成される。犠牲層１０２には、ＳｉＯ２だけでなくＳｉＯＨも含まれている。ＳｉＯＨは、原料のシリコン含有ガスからＳｉＯ２になるまでの中間体である。図９に示すように、犠牲層１０２の赤外分光スペクトルをとると、ＳｉＯ２のＳｉ−Ｏ−Ｓｉに起因する８８５〜１５２５ｃｍ−１のピークと、Ｓｉ−ＯＨに起因する３０００〜３７５０ｃｍ−１のピークが現れる。Ｓｉ−ＯＨのピーク面積とＳｉ−Ｏ−Ｓｉのピーク面積の比ｒは、ｒ＝（Ｓｉ−ＯＨのピーク面積）／（Ｓｉ−Ｏ−Ｓｉのピーク面積）＝０．１３以上になるのが好ましい。ピーク面積比ｒの上限は、０．５０程度が好ましい。
【００２３】
図３に示すように、犠牲層成膜工程は、ポストミックス・リモート式常圧プラズマＣＶＤ装置２０を用いて実行される。この工程は、常圧（大気圧）下で実行される。
装置２０は、処理ヘッド２１を有している。この処理ヘッド２１内に４つの電極２２Ｅ，２２Ｈ，２２Ｈ，２２Ｅが左右に並んで収容されている。内側の２つの電極２２Ｈ，２２Ｈは、電源２３に接続されてホット電極を構成し、両外側の電極２２Ｅ，２２Ｅは、電気的に接地（アース線省略）されてアース電極を構成している。
【００２４】
２つのホット電極２２Ｈ，２２Ｈの間に第１通路２１ａが形成されている。
中央より左側のホット電極２２Ｈとアース電極２２Ｅとにより「一対の電極」が構成され、右側のホット電極２２Ｈとアース電極２２Ｅとによりもう１つの「一対の電極」が構成されている。これら一対の電極２２Ｈ，２２Ｅどうし間に第２通路２１ｂがそれぞれ形成されている。２つの第２通路２１ｂ，２１ｂは、第１通路２１ａを挟んでその左右両側に配置されている。第２通路２１ｂは、電源２３からの電圧供給によって常圧グロー放電が起き、常圧プラズマ空間となる。一対の電極２２Ｈ，２２Ｅのうち少なくとも一方の対向面には、固体誘電体層が設けられている。
なお、ホット電極２２Ｈ，２２Ｈどうしの間の第１通路２１ａは、電界が形成されず、プラズマ空間とはならない。
【００２５】
電源２３からの供給電圧Ｖｐｐは、Ｖｐｐ＝１２〜２５ｋＶが望ましく、１４〜２０ｋｖがより望ましい。
周波数は、３〜５０ｋＨｚが望ましく、５〜２０ｋＨｚがより望ましい。波形は、パルス（間欠波）でもよく、正弦波等の連続波でもよい。
【００２６】
第１通路２１ａには、第１ガス供給源２４Ａが接続されている。このガス供給源２４Ａは、第１ガス（シリコン含有ガス）として例えば有機シリコン化合物のＴＭＯＳと窒素の混合ガスを供給するようになっている。ＴＭＯＳは、常温常圧で液相であり、気化器を用いて気化されるとともに窒素ガスと混合され、第１通路２１ａに導入される。
なお、第１ガス中の有機シリコン化合物としてＴＭＯＳに代えてＴＥＯＳを用いてもよい。ＴＥＯＳも常温常圧で液相であり、気化器にて気化される。
【００２７】
第２通路２１ｂには、第２ガス供給源２４Ｂが接続されている。このガス供給源２４Ｂは、第２ガスとして酸素の純ガスを供給するようになっている。
第２ガス供給源２４ＢからのＯ２は、半分ずつに分かれ、２つの第２通路２１ｂにそれぞれ供給されるようになっている。
第１、第２ガスの何れにも水分（Ｈ２Ｏ）は実質的に含まれていないが、エッチングレートの所期値によっては若干含ませることにしてもよい（実施例２、３参照）。
【００２８】
第１、第２ガスを合わせた全体の供給流量は、１０〜５０ｓｌｍが望ましい。
ＴＭＯＳ（又はＴＥＯＳ）、窒素、酸素の流量比を相互に調節することにより、成膜速度を増減することができる。第１、第２ガス全体に対し、気化後ＴＭＯＳ（又はＴＥＯＳ）０．１〜０．５ｖｏｌ％、窒素３０〜７０ｖｏｌ％、酸素３０〜７０ｖｏｌ％にすることによって、実用的な成膜速度を得ることができる。また、後述するように、気化後ＴＭＯＳ（又はＴＥＯＳ）０．１〜０．５ｖｏｌ％にすることにより、高エッチングレートを確保できる（実施例１参照）。
【００２９】
処理ヘッド２１の下方にはステージ２５が設けられている。このステージ２５の上面に基板１０１がセットされる。この基板１０１は、ヒータ（図示せず）にて加熱されるようになっている。基板温度は、２５０〜４００℃が望ましい。この範囲より高温であると、所望のエッチレート選択比が達成できない。低温であると、成膜速度が遅い。加熱は、ステージ２５へのセッティングに先立って行なってもよく、ステージ２５にヒータを組み込み、ステージ２５にセットした状態で行なってもよい。
【００３０】
ステージ２５ひいては基板１０１は、図３において左右方向に往復搬送されるようになっている。勿論、ステージ２５を固定する一方、処理ヘッド２１を往復させるようにしてもよい。
【００３１】
上記ステージ２５の基板１０１上に第１通路２１ａからのシリコン含有ガス（ＴＭＯＳ＋Ｎ２）を吹き付ける。また、酸素を第２通路２１ｂに導入する。併行して、電源２３からホット電極２２Ｈ，２２Ｈに電圧を供給する。これによって、第２通路２１ｂが常圧プラズマ空間となり、酸素が励起（オゾン化、ラジカル化、プラズマ化、イオン化を含む）される。この励起酸素が、上記第１ガスと同時に基板１０１上に吹き付けられる。これによって、基板１０１上でシリコン含有ガス（ＴＭＯＳ＋Ｎ２）と励起酸素が接触し、ＴＭＯＳの反応が起きる。これにより、基板１０１表面にシリコン酸化物（ＳｉＯ２）からなる犠牲層１０２（図１に図示）を気相成長させることができる。
このＳｉＯ２犠牲層１０２の屈折率は、１．３５〜１．４５、内部応力は引張方向へ０〜３００ＭＰａとなる。この範囲において屈折率と内部応力が特定の相関を有している。これによって、極めて大きなエッチングレートを得られることになる。
【００３２】
処理済みのガスは、処理ヘッド２１の両サイドに設けられた吸引路２１ｃから吸引され排気される。その更に外側にはガスカーテン形成路２１ｄが設けられており、この形成路２１ｄからのガスカーテンによって、処理済みガスの外部への漏出が防止される。カーテンガスとして、例えばＮ２が用いられている。
【００３３】
上記の犠牲層１０２成膜の後、図１（ｂ）に示すように、構造体層１００Ｘを成膜する。この構造体層成膜工程は、例えば減圧プラズマＣＶＤ等にて行なう。ＳｉＮからなる構造体層１００Ｘを減圧プラズマＣＶＤにて成膜する場合の処理温度は、４００℃程度である。
【００３４】
次いで、図１（ｃ）に示すように、スルーホール用のレジスト１０４を形成する。レジスト１０４は、例えばフォトレジストである。レジスト塗布時の基板温度は常温である。塗布後のレジストを１００℃〜１５０℃の微加熱で硬化させる。
【００３５】
次に、図１（ｄ）に示すように、構造体層１００Ｘにスルーホール１０３を形成する。スルーホール形成工程は、例えば低圧プラズマによるドライエッチングにて行なう。このドライエッチング温度は１００℃程度である。
【００３６】
そして、図１（ｅ）に示すように、エッチング工程が実行される。エッチング手段には、フッ化水素（ＨＦ）をエッチングガスとして含むＨＦ系ドライエッチング法を用いる。フッ化水素（ＨＦ）にはメタノール（ＣＨ３ＯＨ）を混合する。フッ化水素の流量は、０．１〜０．５ｓｌｍが望ましく、メタノールの流量は、フッ化水素の３０〜８０ｖｏｌ％が望ましい。このエッチングガスを、構造体層１００Ｘ上に吹付ける。エッチングガスは、スルーホール１０３を通して犠牲層１０２をエッチングする。これによって、図１（ｆ）に示すように、犠牲層１０２を除去し、内奥空間１０２ｘを形成できる。このエッチング工程での基板温度は、５０℃程度とするのが望ましい。
【００３７】
上記ポストミックス式常圧プラズマＣＶＤ装置２０にて成膜されたＳｉＯ２犠牲層１０２は、極めてエッチングされ易く、エッチングレートはＨＦ系ドライエッチング法で６３〜２１９ｎｍ／ｍｉｎとなる。ＳｉＮ（減圧ＣＶＤ製）からなる構造体層１００Ｘのエッチングレートに対するＳｉＯ２犠牲層１０２のエッチングレートの比率すなわち選択比（ＳｉＯ２のエッチングレート／ＳｉＮのエッチングレート）は、「３９００〜４６００」となる。この数値は、従来の熱酸化法によるＳｉＯ２犠牲層（熱酸化膜）のエッチングレート（１．５ｎｍ／ｍｉｎ）及び対ＳｉＮ選択比「２７」に比べ、非常に大きい（表１及び図７参照）。本発明の犠牲層１０２の熱酸化膜に対する選択比（犠牲層１０２のエッチングレート／熱酸化膜のエッチングレート）は、「９０〜１３００」となる（表２参照）。
したがって、犠牲層１０２をすばやくエッチングして内奥空間１０２ｘにすることができ、構造体層１００Ｘにエッチングガスによるダメージが及ばないうちにエッチング工程を終了することができる。これによって、構造体層１００Ｘまでもがエッチングされたり副生成物が付着したりして変形するのを防止でき、設計通りのマイクロ構造体１００を高精度に作成することができる。
【００３８】
次に、他の実施形態を説明する。
図４（ａ）及び（ｂ）は、上記マイクロ構造体１００（ＭＥＭＳ素子）の一例としてダイヤフラム１１０を示したものである。ダイヤフラム１１０は、円板形状の本体１１０ａを有している。このダイヤフラム本体１１０ａが、４つの連結部１１０ｃを介して外側のリング状のベース１１０ｂに上下へ振動可能に連結されている。ダイヤフラム１１０は、加速度センサ等として用いられる。
【００３９】
ダイヤフラム１１０の各構成要素１１０ａ，１１０ｂ，１１０ｃは、多結晶Ｓｉ又はＳｉＮ等にて構成され、図１の構造体層１００Ｘに相当する。
ダイヤフラム本体１１０ａの裏側（下側）に内奥空間１１０ｅが形成されている。図４（ｃ）及び（ｄ）に示すように、この内奥空間１１０ｅは、ポストミックス式常圧プラズマＣＶＤ製の犠牲層１０２が埋められていた箇所（図１（ｆ）の符号１０２ｘ）に対応する。
ベース１１０ｂとダイヤフラム本体１１０ａの間には、連結部１１０ｃで区切られ全体として環状をなす隙間１１０ｄが形成されている。図４（ｃ）に示すように、この隙間１１０ｄは、スルーホール形成工程にて形成されるものであり、図１（ｄ）におけるスルーホール１０３に対応する。
【００４０】
図４（ｄ）に示すように、エッチング工程において、エッチングガスは、隙間１１０ｄに導入され、その奥の犠牲層１０２をエッチングしていく。犠牲層１０２は非常にエッチングレートが大きいため、隙間１１０ｄに近い周辺部分から中央部分へエッチングが短時間で進行する。これによって、ダイヤフラム構成層１１０ａ，１１０ｂ，１１０ｃにダメージが及ばないうちにダイヤフラム本体１１０ａの裏側の周辺部分は勿論、中央部分をも簡単に空間１１０ｅにすることができる。
したがって、ダイヤフラム本体１１０ａ自体に図１２に示すようなスルーホールを形成する必要がない。これによって、ダイヤフラム１１０の機能を向上させることができる。
【００４１】
図５（ａ）〜（ｃ）は、マイクロ構造体１００の他の一例として、片持ち線状の細長部１２０ａを複数有するマイクロ構造体１２０を示したものである。片持ち線状の細長部１２０ａは、例えば多結晶Ｓｉにて構成されている。図５（ｃ）の仮想線に示すように、細長部１２０ａと基板１０１の間には、当初、ポストミックス式常圧プラズマＣＶＤによるＳｉＯ２犠牲層１０２が配置されており、この犠牲層１０２がエッチングガス（ＨＦ＋ＣＨ３ＯＨ）にてエッチングされることにより、細長部１２０ａが片持ち状になる。この犠牲層１０２のエッチング工程では、基板１０１の温度を３０℃〜１５０℃に加熱する。望ましくは４０℃〜１５０℃程度、より望ましくは５０℃程度とする。これによって、犠牲層１０２のエッチングレートは、多少低下するものの従来の熱酸化によるＳｉＯ２犠牲層等と比べると、依然として十分に大きい（図７参照）。したがって、細長部１２０ａ等の構造体層にダメージが及ぶ前に犠牲層１０２を除去することができる。
一方、基板１０１の温度を高めることによって、細長部１２０ａの吸湿を抑制することができる。この結果、図５（ｂ）の仮想線に示すような細長部１２０ａのスティッキング（貼り付き）を防止することができ、細長部１２０ａの直線度を維持することができる。
これに対し、従来の熱酸化犠牲層の場合、エッチング時の基板温度を高めると、エッチングレートがますます小さくなり、実施不能になってしまう（図７参照）。
【００４２】
図６に示す実施形態では、従来犠牲層として用いていた熱酸化膜を、犠牲層ではなくマイクロ構造体層１３０Ｘの一部１３０Ｘｂとして用いている。マイクロ構造体１３０の製造工程を説明する。
図６（ａ）に示すように、Ｓｉ基板１３１上に熱酸化法によってＳｉＯ２層１３０Ｘｂを成膜する。
この熱酸化層１３０Ｘｂの一部（図では中央部）をエッチングした後、同図（ｂ）に示すように、ポストミックス式常圧プラズマＣＶＤ装置２０によってＳｉＯ２犠牲層１３２を全面に成膜する。
【００４３】
次に、同図（ｃ）に示すように、このプラズマＣＶＤ犠牲層１３２のうち上記熱酸化層１３０Ｘｂの上に積層されたものをＣＭＰ（Chemical Mechanical Polishing）法にて除去し、中央の部分だけを残す。これにより、熱酸化層１３０ＸｂとプラズマＣＶＤ犠牲層１３２の上面が面一になる。
【００４４】
次に、同図（ｄ）に示すように、ＳｉＮ又は金属からなる層１３０Ｘａを減圧プラズマＣＶＤ等で成膜する。
次に、同図（ｅ）に示すように、このＳｉＮ又は金属層１３０Ｘａにスルーホール１３３を形成する。
【００４５】
次に、同図（ｆ）に示すように、エッチングガス（ＨＦ＋ＣＨ３ＯＨ）を吹き付ける。このエッチングガスは、スルーホール１３３を通ってその奥の犠牲層１３２をエッチングする。この犠牲層１３２のエッチングは、極めて高速で進行する。そして、犠牲層１３２が除去され、内奥空間１３２ｘが形成される。
【００４６】
犠牲層１３２が完全に除去されると、エッチングガスが熱酸化層１３０Ｘｂの内端面に当たる。この熱酸化層１３０Ｘｂのエッチングレートは、犠牲層１３２の数百分の１である。そのため、犠牲層１３２がエッチングされていた時から見ると、エッチングの進行が殆ど止まった状態になる。この段階で、エッチングを終了する。これによって、熱酸化層１３０Ｘｂを残置でき、ＳｉＮ又は金属層１３０Ｘａと共にマイクロ構造体１３０を構成する構造体層１３０Ｘとすることができる。
【実施例１】
【００４７】
実施例を説明する。本発明が、以下の実施例に限定されるものではないことは言うまでもない。
図３と同構成のポストミックス・リモート式常圧プラズマＣＶＤ装置を用い、ＳｉＯ２犠牲層を成膜した。成膜条件は以下の通りである。
ＴＭＯＳ：以下の三通り。
（Ａ）  ０．３０ｇ／ｍｉｎ（０．１９１ｖｏｌ％）
（Ｂ）  ０．２６ｇ／ｍｉｎ（０．２６４ｖｏｌ％）
（Ｃ）  ０．２０ｇ／ｍｉｎ（０．３３７ｖｏｌ％）
Ｎ２  ：          １０ｓｌｍ
Ｏ２  ：          １０ｓｌｍ
Ｈ２Ｏ：          ０％
圧力  ：          大気圧
印加電圧Ｖｐｐ    １４ｋＶ
周波数            ５ｋＨｚ
基板搬送速度      ２００ｍｍ／ｓｅｃ
基板温度          ３５０℃
上記（Ａ）〜（Ｃ）の三通りのＳｉＯ２犠牲層に対し、それぞれＨＦ系ドライエッチング法にてエッチングを行なった。以下にエッチング条件を示す。
ＨＦ  ：          ０．２ｓｌｍ
ＣＨ３ＯＨ：       ０．１２ｓｌｍ
基板温度：        ３０℃、４０℃、５０℃の三通り。
そして、エッチングレートを測定した。
また、比較例１として、熱酸化法によってＳｉＯ２層を作成し、ＨＦ系ドライエッチング法にてエッチングした。比較例１の熱酸化条件及びエッチング条件は以下の通りである。
・熱酸化条件
酸化温度：      １１００℃
Ｏ２流量：       ０．３ｓｌｍ
・エッチング条件
ＨＦ  ：        ０．２ｓｌｍ
ＣＨ３ＯＨ：     ０．１２ｓｌｍ
基板温度：      ３０℃、４０℃、５０℃の三通り
【００４８】
結果を表１に示す。更に図７にグラフ化して示す。
【表１】
2006175583.tif 000003
【００４９】
本発明方式による（Ａ）（Ｂ）（Ｃ）の何れの犠牲層も、比較例１の熱酸化層に比べ数百倍ものエッチングレートを得られることが判明した。（Ａ）〜（Ｃ）の中では、（Ａ）のＴＭＯＳ  ０．３０ｇ／ｍｉｎのとき、最も大きなエッチングレートが得られた。
また、エッチング時の基板温度を高温にしていくと、本発明方式（Ａ）〜（Ｃ）及び比較例１共にエッチングレートが低下するが、それでも本発明方式（Ａ）〜（Ｃ）のエッチングレートは３０℃の比較例１より数十倍以上の大きさを保ち、極めて実用性が高いことが判明した。したがって、図５に示す実施形態等においてスティッキングを防止しつつ高速エッチング可能であることが判明した。一方、比較例においては、高温下ではエッチングレートが小さくなり過ぎ、実用不能であることが確認された。
【００５０】
表２は、実施例１の結果を同一基板温度下の比較例１（熱酸化膜）との選択比で表したものである。
【表２】
2006175583.tif 000004
【００５１】
上記表２に示すように、本発明方式の犠牲層によれば、熱酸化膜との選択比を１００〜１３００程度にすることができることが判明した。この数値は、犠牲層の成膜時におけるＨ２Ｏ含有量が完全にゼロの場合であったが、後記実施例２、３の結果を考慮すると、Ｈ２Ｏ含有量が実質的にゼロ（０．１ｖｏｌ％以下）の範囲では、９０〜１３００程度の選択比を実現可能と考えられる。
なお、成膜条件（Ａ）の犠牲層と比較例１の熱酸化膜とに対しウェットエッチングを行なったところ、犠牲層の熱酸化膜に対する選択比は１３．５であった。
【実施例２】
【００５２】
実施例１に対し、犠牲層の成膜用プロセスガスにＨ２Ｏを微量添加することにした。成膜装置は、図３と同構成のポストミックス・リモート式常圧プラズマＣＶＤ装置を用い、ＳｉＯ２犠牲層を成膜した。成膜条件は以下の通りである。
ＴＭＯＳ：       ０．２６ｇ／ｍｉｎ（０．１８５ｖｏｌ％）
Ｎ２  ：          １０ｓｌｍ
Ｏ２  ：          １０ｓｌｍ
Ｈ２Ｏ（気化させてＯ２に添加）：  ０．５ｇ／ｍｉｎ（３．０１ｖｏｌ％）
圧力  ：          大気圧
印加電圧Ｖｐｐ    １４ｋＶ
周波数            ５ｋＨｚ
基板搬送速度      ２００ｍｍ／ｓｅｃ
基板温度          ３５０℃
そして、ＨＦ系ドライエッチング法（フッ化水素５０ｖｏｌ％）にてエッチングした。
その結果、比較例１の熱酸化膜に対する選択比は、６４．２になった。なお、ＨＦ系ドライエッチングに代えて、ウェットエッチングを行なったところ、比較例１の熱酸化膜に対する選択比は、６であった。
【実施例３】
【００５３】
Ｈ２Ｏの添加量を下記の通りとし、他の条件は上記実施例１及び２と同じとして（ただしＨ２Ｏ量の変更に伴いＴＭＯＳの流量比も変化）、ＳｉＯ２犠牲層を成膜し、ＨＦ系ドライエッチングを行なった。
ＴＭＯＳ：       ０．２６ｇ／ｍｉｎ（０．１７０ｖｏｌ％）
Ｈ２Ｏ：          ２．０ｇ／ｍｉｎ（１１．０５ｖｏｌ％）
結果、比較例１の熱酸化膜に対する選択比は、５３．５になった。なお、ＨＦ系ドライエッチングに代えてウェットエッチングを行なったところ、比較例１の熱酸化膜に対する選択比は、５であった。
実施例２及び３より、Ｈ２Ｏ添加量が増えるにしたがって選択比が小さくなることが判明した。したがって、Ｈ２Ｏ添加量によって選択比の下限を「９０」より小さい値（例えば「５０」、若しくは「３０」等）にすることも可能である。選択比が３０程度であっても、従来の犠牲層より十分に高速でエッチングでき、実用性が大きい。
【実施例４】
【００５４】
実施例４では、犠牲層成膜後における基板に加えられた温度とエッチングレートとの関係を調べた。サンプルとして複数のＳｉ基板を用意し、これら基板に、図３と同構成のポストミックス・リモート式常圧プラズマＣＶＤ装置によってＳｉＯ２犠牲層を成膜した。成膜条件は以下の通りである。
ＴＭＯＳ：       ０．２６ｇ／ｍｉｎ
Ｎ２  ：          ７．５ｓｌｍ
Ｏ２  ：          １０ｓｌｍ
Ｈ２Ｏ：          ０ｇ／ｍｉｎ
圧力  ：          大気圧
基板温度          ３５０℃
【００５５】
次に、これら基板を４００℃〜９００℃のそれぞれ異なる温度で加熱処理した。加熱時間は各々３０分間であり、雰囲気は窒素ガスとした。基板の１つは加熱処理せず常温にしておいた。
その後、各基板に対しＨＦ系ドライエッチング法（フッ化水素５０ｖｏｌ％）による犠牲層のエッチングを行ない、エッチングレートを測定した。結果を図８に示す。
【００５６】
加熱温度が常温から約４００℃以下であった基板に対するエッチングレートは、略一定の高い値（約２００ｎｍ／ｍｉｎ）を示した。
加熱温度が４００℃を超えるとエッチングレートが低下し、約５００℃であった基板に対するエッチングレートは、常温〜約４００℃であった基板の半分程度（約１００ｎｍ／ｍｉｎ）となった。それでも、従来の熱酸化膜と比べると遥かに大きなエッチングレートを維持した。
加熱温度が６００℃以上であった基板の場合、エッチングレートが著しく低下した（約２５ｎｍ／ｍｉｎ以下）。これは、成膜時には軟らかであった犠牲層が、熱処理の高温環境を経ることによって硬くなってしまうためと考えられる。
【００５７】
この結果より、犠牲層成膜工程から犠牲層エッチング工程までの期間中、基板温度を５００℃以下に保つのが好ましく、４００℃以下に保つのがより好ましいことが判明した。
図１に示すように、犠牲層成膜工程（同図（ａ））からエッチング工程（同図（ｅ））までの間には、例えば、構造体層成膜工程（同図（ｂ））、レジスト形成工程（同図（ｃ））、スルーホール形成工程（同図（ｄ））等が介在される。したがって、構造体層は、５００℃以下（好ましくは４００℃）の処理温度で成膜可能なものを選択するのが好ましい。低圧プラズマＣＶＤによるＳｉＮ構造体層１０２の場合、低圧プラズマＣＶＤの基板温度は４００℃程度であり、十分に上記の「４００℃〜５００℃以下」の条件を満たしている。ＴＥＯＳを原料とする低圧プラズマＣＶＤによるＳｉＯ２構造体層の場合も、基板温度は４００℃程度であり、「４００℃〜５００℃以下」の条件を満たす。その他、金属の蒸着、スパッタ、めっき等からなる構造体層の場合も上記の「５００℃〜４００℃以下」の条件を満たす。蒸着やスパッタに適用される金属としては、Ｃｒ、Ｔｉ、ＴｉＮ、Ａｌ等がある。めっきに適用される金属としては、Ｃｕ等が挙げられる。
【００５８】
フォトレジスト等のレジスト１０４は、常温で塗布し１００℃〜１５０℃に加熱することにより形成できる。スルーホール形成工程における低圧プラズマドライエッチングの処理温度は１００℃程度である。したがって、レジスト形成工程及びスルーホール形成工程は、４００℃〜５００℃以下の条件を十分にクリアしており、犠牲層に影響を及ぼすおそれは殆どない。
【実施例５】
【００５９】
実施例５を説明する。複数のＳｉ基板を用意し、図３と同構成のポストミックス・リモート式常圧プラズマＣＶＤ装置によって各基板にＳｉＯ２犠牲層を成膜した。Ｓｉ原料としてＴＭＯＳを用い、その供給量を０．１５ｇ／ｍｉｎ〜０．４５ｇ／ｍｉｎの範囲で基板ごとに異ならせた（表３の（１）〜（７）参照）。その他の成膜条件は以下の通りである。
Ｎ２  ：          ７．５ｓｌｍ
Ｏ２  ：          １０ｓｌｍ
Ｈ２Ｏ：          ０ｇ／ｍｉｎ
圧力  ：          大気圧
基板温度          ３５０℃
【００６０】
次に、基板ごとに犠牲層の組成を分析した。分析装置として、日本分光社製の赤外分光光度計（型式 FT/IR 670 Plus）を用い、透過法による赤外分光測定を行なった。
【００６１】
図９に例示するように、赤外分光スペクトルには、８８５〜１５２５ｃｍ−１の範囲内の大きなピークと３０００〜３７５０ｃｍ−１の範囲内の小さなピークが現れた。８８５〜１５２５ｃｍ−１のピークは、Ｓｉ−Ｏ−Ｓｉ結合を示している。これにより、犠牲層１０２がＳｉＯ２を主成分として含むことが確認された。３０００〜３７５０ｃｍ−１のピークは、Ｓｉ−ＯＨを示している。これにより、犠牲層１０２が、シリコン原料ガスからＳｉＯ２になるまでの中間体であるＳｉＯＨを含むことが確認された。
【００６２】
次に、各基板の赤外分光スペクトルのＳｉ−ＯＨのピーク面積とＳｉ−Ｏ−Ｓｉのピーク面積の比ｒ（ｒ＝（Ｓｉ−ＯＨのピーク面積）／（Ｓｉ−Ｏ−Ｓｉのピーク面積））を求めた。このピーク面積比ｒと、犠牲層成膜時のＴＭＯＳの供給量との関係は、表３のようになった。
【表３】
2006175583.tif 000005
これより、シリコン原料の供給割合を増やすことによりピーク面積比を大きくでき、中間体ＳｉＯＨの残存度を大きくできることが判明した。
なお、基板ｎｏ．（８）の欄は、比較例として熱酸化膜のピーク面積比ｒを計測したものである。
基板ｎｏ．（９）の欄は、シリコン原料ガスとしてＴＥＯＳ、０．５７ｇ／ｍｉｎを用い、反応ガスとしてオゾナイザーによるオゾン（Ｏ３）を用い、基板温度４００℃で成膜した場合のピーク面積比ｒを計測した比較例である。
【００６３】
次に、各基板に対しＨＦ系ドライエッチング法（フッ化水素５０ｖｏｌ％）によった犠牲層のエッチングを行ない、エッチングレートを測定した。
図１０は、ピーク面積比ｒとエッチングレートの関係を示したものである。同図の各点（１）〜（９）は、表３の基板ｎｏ．と対応している。
この結果、犠牲層のピーク面積比ｒが大きい程、要するに中間体ＳｉＯＨの存在量が大きくなる程、エッチングレートが大きくなることが判明した。ピーク面積比ｒが０．１３以上の犠牲層は、エッチングレートが１００ｎｍ／ｍｉｎ以上となり、熱酸化膜の数百倍の選択比を得られることが判明した。
【産業上の利用可能性】
【００６４】
この発明は、ＭＥＭＳ素子等のマイクロ構造体の製造技術に適用可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態に係るマイクロ構造体の製造工程を（ａ）〜（ｆ）に順追って示す解説断面図である。
【図２】上記マイクロ構造体の変形例をスルーホール形成工程後エッチング工程前の状態で示す解説断面図である。
【図３】本発明の犠牲層成膜に用いるポストミックス・リモート式常圧プラズマＣＶＤ装置の正面断面図である。
【図４】上記マイクロ構造体の一例としてダイヤフラムを示したものであり、（ａ）は斜視図、（ｂ）は平面図、（ｃ）は（ｂ）のIV−IV線に沿うスルーホール形成工程の断面図、（ｄ）は（ｂ）のIV−IV線に沿うエッチング工程の断面図である。
【図５】上記マイクロ構造体の他の一例として片持ち状細長部を有する素子を示したものであり、（ａ）は平面図、（ｂ）は（ａ）のVB−VB線に沿う断面図、（ｃ）は（ａ）のVC−VC線に沿う断面図である。なお、（ｂ）の仮想線は従来のスティッキング現象を示したものであり、（ｃ）の仮想線はエッチングされる前の犠牲層を示したものである。（ｂ）においてエッチング前の犠牲層の図示は省略してある。
【図６】本発明の他の一実施形態に係るマイクロ構造体の製造工程を（ａ）〜（ｇ）に順追って示す解説断面図である。
【図７】実施例１の結果を示すグラフである。
【図８】実施例４の結果を示し、基板の犠牲層成膜以後の処理温度に対するエッチングレートの関係を示すグラフである。
【図９】実施例５において、表３の基板ｎｏ．（１）の犠牲層の赤外分光スペクトルを示す図である。
【図１０】実施例５において、犠牲層のＳｉ−ＯＨのピーク面積とＳｉ−Ｏ−Ｓｉのピーク面積の比と、エッチングレートとの関係を示すグラフである。
【図１１】従来のＭＥＭＳ素子（マイクロ構造体）の製造工程を示し、（Ａ）は熱酸化ＳｉＯ２犠牲層のエッチング前の状態、（Ｂ）は（Ａ）のエッチング後の状態、（Ｃ）は金属層を含む複合層で構造体層を形成したＭＥＭＳ素子（マイクロ構造体）における熱酸化ＳｉＯ２犠牲層のエッチング前の状態、（Ｄ）は（Ｃ）のエッチング後の状態をそれぞれ示す断面図である。
【図１２】従来のＭＥＭＳ素子（マイクロ構造体）の一例としてダイヤフラムを示す平面図である。
【符号の説明】
【００６６】
２０      ポストミックス・リモート式常圧プラズマＣＶＤ装置
２１ａ    シリコン含有ガスを通す第１通路
２１ｂ    酸素を通す第２通路（常圧プラズマ空間）
２２Ｈ，２２Ｅ  一対の電極
１００      マイクロ構造体
１００Ｘ    構造体層
１００Ｘａ，１００Ｘｂ  構造体層
１０１      基板
１０２      犠牲層
１０３      スルーホール
１０４      レジスト
１１０      ダイヤフラム（マイクロ構造体）
１２０      マイクロ構造体
１２０ａ    片持ち状細長部
１３０      マイクロ構造体
１３０Ｘ    構造体層
１３０Ｘａ  ＳｉＮ構造体層
１３０Ｘｂ  熱酸化ＳｉＯ２構造体層
１３１      基板
１３２      犠牲層
１３３      スルーホール
【図１】
2006175583.tif 000006
【図２】
2006175583.tif 000007
【図３】
2006175583.tif 000008
【図４】
2006175583.tif 000009
【図５】
2006175583.tif 000010
【図６】
2006175583.tif 000011
【図７】
2006175583.tif 000012
【図８】
2006175583.tif 000013
【図９】
2006175583.tif 000014
【図１０】
2006175583.tif 000015
【図１１】
2006175583.tif 000016
【図１２】
2006175583.tif 000017