(57)【要約】      （修正有）【課題】互いに異なるチャンネルからの圧縮されたＨＤ級ＭＰＥＧビデオ信号をデコーディングする方法を提供する。【解決手段】第１チャンネルから第１ビデオストリームを受信して復号化し、復号化された第１ビデオストリーム、及び第１リクエスト信号を発生させる第１チャンネルビデオデコーダ部と、第２チャンネルから第２ビデオストリームを受信し復号化し、復号化された第２ビデオストリーム及び第２リクエスト信号を発生させる第２チャンネルビデオデコーダ部と、復号化された第１ビデオストリームまたは復号化された第２ビデオストリームに対して逆量子化、逆離散余弦変換、及び動き補償を実施するビデオ信号プロセッサと、第１リクエスト信号または第２リクエスト信号に応じてビデオ信号プロセッサが待機状態のとき第１チャンネルビデオデコーダ部または第２チャンネルビデオデコーダ部にビデオ信号プロセッサの制御権を付与するアービタとを具備する。【選択図】図３
2006197587.tif 000002
【特許請求の範囲】
【請求項１】
第１チャンネルから受信される第１ビデオストリームを復号化し、復号化された第１ビデオストリーム及び第１リクエスト信号を発生させる第１チャンネルビデオデコーダ部と、
第２チャンネルから受信される第２ビデオストリームを復号化し復号化された第２ビデオストリーム及び第２リクエスト信号を発生させる第２チャンネルビデオデコーダ部と、
前記復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対して、逆量子化、逆離散余弦変換、及び動き補償を実施するビデオ信号プロセッサと、
前記第１リクエスト信号または前記第２リクエスト信号に応答して前記ビデオ信号プロセッサが待機状態のとき前記第１チャンネルビデオデコーダ部または前記第２チャンネルビデオデコーダ部に前記ビデオ信号プロセッサの制御権を付与するアービタと、
を具備することを特徴とするビデオデコーディングシステム。
【請求項２】
前記ビデオ信号プロセッサは、復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対してスライス毎に前記逆量子化、前記逆離散余弦変換、及び前記動き補償を実施することを特徴とする請求項１記載のビデオデコーディングシステム。
【請求項３】
前記第１復号化されたビデオストリームは第１動きベクトル、第１量子化値、及び第１離散余弦変換係数を含み、前記第２復号化されたビデオストリームは第２動きベクトル、第２量子化値、及び第２離散余弦変換係数を含むことを特徴とする請求項２記載のビデオデコーディングシステム。
【請求項４】
前記第１チャンネルビデオデコーダ部は、
前記ビデオストリームを貯蔵するビデオストリームバッファと、
前記ビデオストリームバッファから受信された前記第１ビデオストリームを可変長デコーディングし前記第１動きベクトル、第１量子化値、及び第１離散余弦変換係数を発生させる可変長デコーダと、
前記第１ビデオストリームのヘッダ情報をデコーディングして前記第１リクエスト信号を発生させるシンタックスパーサと、
前記デコーディングされた第１ビデオストリームのヘッダ情報、前記第１動きベクトル、前記第１量子化値、前記第１離散余弦変換係数、及び前記第１リクエスト信号を一時貯蔵するバッファと、
前記第１リクエスト信号に応じて前記アービタに前記ビデオ信号プロセッサの前記制御権を要請するリクエスト制御器と、を具備することを特徴とする請求項３記載のビデオデコーディングシステム。
【請求項５】
前記シンタックスパーサは、
前記第１動きベクトル、前記第１量子化値、及び前記第１離散余弦変換係数を一時貯蔵し第１量子化値、及び前記第１離散余弦変換係数を前記バッファに提供することを特徴とする請求項４記載のビデオデコーディングシステム。
【請求項６】
前記リクエスト信号制御器は、
前記アービタに前記ビデオ信号プロセッサの制御権を要請するとき、前記シンタックスパーサと前記バッファに前記ビデオ信号プロセッサの制御権を要請した事実を知らせることを特徴とする請求項４記載のビデオデコーディングシステム。
【請求項７】
前記リクエスト制御器は、
前記ビデオ信号プロセッサの使用要請の開始を検出し、第１検出信号を発生させるリクエスト開始検出器と、
前記ビデオ信号プロセッサの使用要請の終了を検出し、第２検出信号を発生させるリクエスト終了検出器と、
前記第１ビデオストリームにエラーが含まれているかを検出し、第３検出信号を発生させるストリームエラー検出器と、
前記第１乃至第３検出信号に応じて前記アービタに前記ビデオ信号プロセッサの制御権を要請する制御権管理器と、を具備することを特徴とする請求項４記載のビデオデコーディングシステム。
【請求項８】
前記リクエスト制御器は、
前記第１チャンネルビデオデコーダ部と前記ビデオ信号プロセッサとの間の同期を調節するための同期調節信号を発生させる同期制御器と、
前記ビデオデコーディングシステムの状態をチェックし、システム状態信号を発生させるシステムチェック回路と、をさらに具備することを特徴とする請求項７記載のビデオデコーディングシステム。
【請求項９】
前記シンタックスパーサは、
前記第１動きベクトル、前記第１量子化値、及び前記第１離散余弦変換係数に対して信号処理を実施することを特徴とする請求項４記載のビデオデコーディングシステム。
【請求項１０】
前記第２チャンネルビデオデコーダ部は、
前記第２ビデオストリームを貯蔵するビデオストリームバッファと、
前記ビデオストリームバッファから受信された前記第２ビデオストリームを可変長デコーディングし、前記第２動きベクトル、第２量子化値、及び第２離散余弦変換係数を発生させる可変長デコーダと、
前記第２ビデオストリームのヘッダ情報をデコーディングし、前記第２動きベクトル、前記第２量子化値、及び前記第２離散余弦変換係数に対して信号処理を実施し、前記第２リクエスト信号を発生させるシンタックスパーサと、
前記デコーディングされた第２ビデオストリームのヘッダ情報、前記第２動きベクトル、前記第２量子化値、前記第２離散余弦変換係数、及び前記第２リクエスト信号を一時貯蔵するバッファと、
前記第２リクエスト信号に応じて前記アービタに前記ビデオ信号プロセッサの前記制御権を要請するリクエスト制御器と、を具備することを特徴とする請求項３記載のビデオデコーディングシステム。
【請求項１１】
前記リクエスト制御器は、
前記アービタに前記ビデオ信号プロセッサの制御権を要請するとき、前記シンタックスパーサと前記バッファに前記ビデオ信号プロセッサの制御権を要請した事実を知らせることを特徴とする請求項１０記載のビデオデコーディングシステム。
【請求項１２】
前記リクエスト制御器は、
前記ビデオ信号プロセッサの使用要請の開始を検出し、第１検出信号を発生させるリクエスト開始検出器と、
前記ビデオ信号プロセッサの使用要請の終了を検出し、第２検出信号を発生させるリクエスト終了検出器と、
前記第２ビデオストリームにエラーが含まれているかを検出し、第３検出信号を発生させるストリームエラー検出器と、
前記第１乃至第３検出信号に応じて前記アービタに前記ビデオ信号プロセッサの制御権を要請する制御権管理器と、を具備することを特徴とする請求項１１記載のビデオデコーディングシステム。
【請求項１３】
前記リクエスト制御器は、
前記第２チャンネルビデオデコーダ部と前記ビデオ信号プロセッサとの間のデコーディング同期を調節するための同期調節信号を発生させる同期制御器と、
前記ビデオデコーディングシステムの状態をチェックしシステム状態信号を発生させるシステムチェック回路と、をさらに具備することを特徴とする請求項１２記載のビデオデコーディングシステム。
【請求項１４】
前記ビデオ信号プロセッサは、
前記第１離散余弦変換係数を前記第１量子化値に応じて逆量子化し、前記第２離散余弦変換係数を前記第２量子化値に応じて逆量子化する逆量子化器と、
前記逆量子化された第１離散余弦変換係数または前記逆量子化された第２離散余弦変換係数に対して逆離散余弦変換を実施する逆離散余弦変換器と、
前記第１動きベクトル、前記第２動きベクトルとメモリに貯蔵された以前フレームを用いて現在のフレームのピクセル値に対して動き補償を実施する動き補償回路と、を具備することを特徴とする請求項３記載のビデオデコーディングシステム。
【請求項１５】
前記動き補償回路は、
前記動き補償に対する複数の要請を一度に実施することを特徴とする請求項１４記載のビデオデコーディングシステム。
【請求項１６】
第１チャンネルビデオデコーダ部を使用して第１チャンネルから第１ビデオストリームを受信し復号化された第１ビデオストリーム、及び第１リクエスト信号を発生させる段階と、
前記第２チャンネルビデオデコーダ部を使用して第２チャンネルから第２ビデオストリームを受信して復号化し復号化された第２ビデオストリーム、及び第２リクエスト信号を発生させる段階と、
ビデオ信号プロセッサを使用して前記復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対して逆量子化、逆離散余弦変換、及び動き補償を実施する段階と、
前記第１リクエスト信号または前記第２リクエスト信号応じて前記ビデオ信号プロセッサが待機状態のとき前記第１チャンネルビデオデコーダ部または前記第２チャンネルビデオデコーダ部に前記ビデオ信号プロセッサの制御権を付与する段階と、
を具備することを特徴とするビデオデコーディング方法。
【請求項１７】
前記第１復号化されたビデオストリームは第１動きベクトル、第１量子化値、及び第１離散余弦変換係数を含み、前記第２復号化されたビデオストリームは第２動きベクトル、第２量子化値、及び大２離散余弦変換係数を含むことを特徴とする請求項１６記載のビデオデコーディング方法。
【請求項１８】
複数の入力チャンネルから受信される複数のビデオストリームをそれぞれ復号化し、復号化されたビデオストリーム及びリクエスト信号をそれぞれ発生させる複数のビデオデコーダ部と、
前記リクエスト信号を受信するために前記複数のビデオデコーダ部と交信し、前記リクエスト信号及び現在の状態に応じて前記複数の復号化されたビデオストリームのうち一つを選択するアービタと、
前記選択された復号化されたビデオストリームを受信するために前記アービタと交信し、逆量子化、逆離散余弦変換、及び動き補償のうち少なくとも一つを実施するビデオ信号プロセッサと、
を具備し、
前記現在の状態は前記ビデオ信号プロセッサの待機状態を示すことを特徴とするビデオデコーディングシステム。
【請求項１９】
前記複数のビデオデコーダ部のうち一つがリクエスト信号を発生し前記ビデオ信号プロセッサが待機状態のとき、前記リクエスト信号を発生した一つのビデオデコーダ部に前記ビデオ信号プロセッサの制御権を付与することを特徴とする請求項１８記載のビデオデコーディングシステム。
【請求項２０】
前記複数の復号化されたビデオストリームのそれぞれは、動きベクトル、量子化値、及び離散余弦変換係数を含むことを特徴とする請求項１９記載のビデオデコーディングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はビデオ信号デコーディングシステム及びビデオ信号デコーディング方法に係り、特に、互いに異なるチャンネルから流入される二つの圧縮されたＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）級ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）ビデオ信号をデコーディングするビデオデコーディングシステム及び方法に関する。
【背景技術】
【０００２】
最近、ＨＤ級デジタル放送が本格的に実施されるに伴なって、多様な機能を具備したＴＶが開発されている。これらのデジタルＴＶ中には互いに異なるチャンネルから流入されるＭＰＥＧビデオストリームをデコーディングしてＰＩＰ（Ｐｉｃｔｕｒｅ−ｉｎ−Ｐｉｃｔｕｒｅ）、二重ウィンドウディスプレイ（ｄｏｕｂｌｅ  ｗｉｎｄｏｗ  ｄｉｓｐｌａｙ）などのような多様な機能を有するものがある。
【０００３】
互いに異なるチャンネルから流入されるＭＰＥＧビデオストリームを復号化するために、従来は二つのＭＰＥＧデコーダチップを使用するか、二つのビデオデコーダを具備した高価なＭＰＥＧデコーダチップを使用して定現した。
【０００４】
図１と図２とは二つのＨＤ級ビデオ信号をデコーディングして表示するための、従来のビデオデコーディングシステムとして、特許文献１に開示されているものである。
【０００５】
図１は二つのＨＤ級ビデオ信号をデコーディングして表示するための従来のビデオデコーディングシステム１０で、ビデオデコーダ部を二つ具備している。図１に示すように、ビデオデコーディングシステムを構成するビデオデコーダ部はそれぞれバッファ、可変長デコーダ（ＶＬＤ）、逆量子化器（ＩＱ）、逆離散余弦変換器（ＩＤＣＴ）、動き補償回路（ＭＣ）などを具備する。
【０００６】
図１に示すように、ビデオデコーディングシステム１０の構成ブロックを各ビデオデコーダ部別にそれぞれ具備すると、ビデオデコーディングシステムは簡単となるが、半導体チップで定現したときチップサイズが大きくなるという短所がある。
【０００７】
図２は二つのＨＤ級ビデオ信号をデコーディングして表示するための従来のビデオデコーディングシステム２０で、互いに異なるチャンネルから流入される二つの圧縮されたＨＤ級ＭＰＥＧビデオ信号に対して、ビデオデコーダ３００内にあるバッファ３０１、３０５、可変長デコーダ３０２、動き補償回路（ＭＣ）３０９を共通で使用することで回路のサイズを減少することができる構造である。ところで、図２では逆量子化器（ＩＱ）、逆離散余弦変換機（ＩＤＣＴ）は二つのＨＤ級ＭＰＥＧビデオ信号に対してそれぞれ別々に用意されている。
【０００８】
また、図１と図２とに示された従来のビデオデコーディングシステムは、ピクチャ単位でビデオストリームを処理するので時間分割効率が高くない。フレームピクチャとフィールドピクチャとが混合されている方式でデコーディングする場合、または３：２プルダウンデコーディングを使用してデコーディングする場合、デコーディング同期信号の周期が不規則になる可能性があり、従って、表示が不規則となり得る。
【特許文献１】米国公開特許第２００４−００２８１４２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記のような問題点を解決するための本発明の目的は互いに異なるチャンネルから流入される圧縮されたＨＤ級ＭＰＥＧビデオ信号を復号化することができるデュアルビデオデコーディングシステムを提供することにある。
【００１０】
本発明のさらに他の目的は、互いに異なるチャンネルから流入される二つの圧縮されたＨＤ級ＭＰＥＧビデオ信号を復号化することができるデュアルビデオデコーディング方法を提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明の一つの実施形態によるビデオデコーディングシステムは第１チャンネルビデオデコーダ部、第２チャンネルビデオデコーダ部、ビデオ信号プロセッサ、及びアービタを具備する。
【００１２】
第１チャンネルビデオデコーダ部は、第１チャンネルから第１ビデオストリームを受信して復号化し、復号化された第１ビデオストリーム、及び第１リクエスト信号を発生させる。第２チャンネルビデオデコーダ部は第２チャンネルから第２ビデオストリームを受信して復号化し、復号化された第２ビデオストリーム、及び第２リクエスト信号を発生させる。ビデオ信号プロセッサは前記復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対して逆量子化、逆離散余弦変換、及び動き補償を実施する。アービタは前記第１リクエスト信号または前記第２リクエスト信号に応じて前記ビデオ信号プロセッサが待機状態のとき前記第１チャンネルビデオデコーダ部または前記第２チャンネルビデオデコーダ部に前記ビデオ信号プロセッサの制御権を付与する。
【００１３】
前記ビデオプロセッサは復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対してスライス別に逆量子化、逆離散余弦変換、及び動き補償を実施する。
【００１４】
本発明の一つの実施形態によるビデオデコーディング方法は、 第１チャンネルビデオデコーダ部を使用して第１チャンネルから第１ビデオストリームを受信して復号化し、復号化された第１ビデオストリーム、及び第１リクエスト信号を発生させる段階と、前記第２チャンネルビデオデコーダ部を使用して第２チャンネルから第２ビデオストリームを受信して復号化し、復号化された第２ビデオストリーム、及び第２リクエスト信号を発生させる段階と、ビデオ信号プロセッサを使用して前記復号化された第１ビデオストリームまたは前記復号化された第２ビデオストリームに対して逆量子化、逆離散余弦変換、及び動き補償を実施する段階と、前記第１リクエスト信号または前記第２リクエスト信号に応じて前記ビデオ信号プロセッサが待機状態のとき前記第１チャンネルビデオデコーダ部または前記第２チャンネルビデオデコーダ部に前記ビデオ信号プロセッサの制御権を付与する段階と、を具備する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００１６】
図３は二つのＨＤ級ビデオ信号をデコーディングして表示するための本発明の一実施例によるデュアルビデオデコーディングシステムを示す。図３に示すように、デュアルビデオデコーディングシステムは第１チャンネルデコーダ部１１００、第２チャンネルビデオデコーダ部１２００、ビデオ信号プロセッサ１４００、及びアービタ１３００を具備する。
【００１７】
第１チャンネルビデオデコーダ部１１００は第１バス（ＢＵＳ１）から第１ビデオストリーム（ＣＢＳ１）を受信して復号化し、復号化された第１ビデオストリーム（ＤＢＳ１）及び第１リクエスト信号（ＲＱ１）を発生させる。第２チャンネルビデオデコーダ部１２００は第２バス（ＢＵＳ２）から第２ビデオストリーム（ＣＢＳ２）を受信して復号化し、復号化された第２ビデオストリーム（ＤＢＳ２）及び第２リクエスト信号（ＲＱ２）を発生させる。
【００１８】
ビデオ信号プロセッサ１４００は復号化された第１ビデオストリーム（ＤＢＳ１）または復号化された第２ビデオストリーム（ＤＢＳ２）に対して逆量子化、逆離散余弦変換、及び動き補償を実施する。
【００１９】
アービタ１３００は第１リクエスト信号（ＲＱ１）または第２リクエスト信号（ＲＱ２）に応じて、ビデオ信号プロセッサ１４００が待機状態のとき第１チャンネルビデオデコーダ部１１００または第２チャンネルビデオデコーダ２１００にビデオ信号プロセッサ１４００の制御権を付与する。
【００２０】
ビデオ信号プロセッサ１４００は逆量子化器（ＩＱ）、逆離散余弦変換器（ＩＤＣＴ）、及び動き補償回路（ＭＣ）を具備する。逆量子化器（ＩＱ）は離散余弦変換係数を量子化値に従って逆量子化する。逆離散余弦変換器（ＩＤＣＴ）は逆量子化器から逆量子化された離散余弦変換係数に対して逆離散余弦変換を実施する。動き補償回路（ＭＣ）は動きベクトルとメモリに貯蔵された以前フレームとを用いて現状のフレームのピクセル値に対して動き補償を実施する。
【００２１】
図３で、第１復号化されたビデオストリーム（ＤＢＳ１）、及び第２復号化されたビデオストリーム（ＤＢＳ２）はそれぞれ動きベクトル、量子化値、及び離散余弦変換係数を含む。
【００２２】
以下、図３を参照して本発明の一実施例によるデュアルビデオデコーディングシステム１００の動作を説明する。
【００２３】
第１チャンネルビデオデコーダ部１１００と第２チャンネルビデオデコーダ部１２００はアービタ１３００を介してビデオ信号プロセッサ１４００に接続される。第１チャンネルビデオデコーダ部１１００で第１リクエスト信号（ＲＱ１）がアクティブ状態であると、アービタ１３００はビデオ信号プロセッサ１４００が待機状態であるか否かを決定する。アービタ１３００はビデオ信号プロセッサ１４００が待機状態であると、第１チャンネルビデオデコーダ部１１００にビデオ信号プロセッサ１４００の制御権を付与する。ビデオ信号プロセッサ１４００での信号処理はスライス単位からなる。アービタ１３００は第１復号化されたビデオストリーム（ＤＢＳ１）に対する信号処理が終わると、第１チャンネルビデオデコーダ部１１００からビデオ信号プロセッサ１４００制御権を回収する。同様に、第２チャンネルビデオ信号デコーダ部１２００で第２リクエスト信号（ＲＱ２）がアクティブ状態であると、アービタ１３００はビデオ信号プロセッサ１４００が待機状態であるか否かを確認し、ビデオ信号プロセッサ１４００が待機状態であると第２チャンネルビデオデコーダ部１２００にビデオ信号プロセッサ１４００の制御権を付与する。第２チャンネルビデオデコーダ部１２００の出力信号である第２復号化されたビデオストリーム（ＤＢＳ２）に対する信号処理が終わると、アービタ１３００は第２チャンネルビデオデコーダ部１２００からビデオ信号プロセッサ１４００の制御権を回収する。
【００２４】
図３に示された本発明によるデュアルビデオデコーディングシステム１００は従来技術とは異なり、ビデオストリームのスライス別に逆離散余弦変換及び動き補償を実施するので時間分割効率が高くて規則的にデコーディングされたビデオ信号を表示することができる。
【００２５】
図４は図３のデュアルビデオデコーディングシステム内にある第１チャンネルビデオデコーダ部の一例を示す。図４に示すように、第１チャンネルビデオデコーダ部１１００はビデオストリームバッファ１１１０、可変長デコーダ１１２０、シンタックスパーサ１１３０、バッファ１１４０、及びリクエスト制御器１１５０を具備する。
【００２６】
ビデオストリームバッファ１１１０は第１ビデオストリーム（ＣＢＳ１）を一時貯蔵する。可変長デコーダ１１２０はビデオストリームバッファ１１１０を介して第１ビデオストリーム（ＣＢＳ１）を受信して可変長デコーディングし、動きベクトル、量子化値、及び離散余弦変換係数を発生させる。
【００２７】
シンタックスパーサ１１３０は、ビデオストリームバッファ１１１０を介して第１ビデオストリーム（ＣＳＢ１）を受信し、第１ビデオストリーム（ＣＢＳ１）のヘッダ情報をデコーディングする。また、シンタックスパーサ１１３０は動きベクトル、量子化値、及び離散余弦変換係数に対して信号処理を実施し、第１リクエスト信号（ＲＱ１）を発生させる。
【００２８】
バッファ１１４０はシンタックスパーサ１１３０によってデコーディングされた第１ビデオストリームのヘッダ情報と動きベクトル、量子化値、及び離散余弦変換係数、そして第１リクエスト信号を一時貯蔵する。リクエスト制御器１１５０は第１リクエスト信号（ＲＱ１）に応じてアービタ１３００にビデオプロセッサ１４００の制御権を要請する。また、リクエスト制御器１１５０はその事実をシンタックスパーサ１１３０とバッファ１１４０とに通知する。
【００２９】
以下、図４に示された第１チャンネルビデオデコーダ部の動作を説明する。
【００３０】
ビデオストリームバッファ１１１０で出力される第１ビデオストリーム（ＣＢＳ１）のヘッダ情報はシンタックスパーサ１１３０でデコーディングされる。ビデオストリームバッファ１１１０から出力される第１ビデオストリーム（ＣＢＳ１）は可変長デコーダ１１２０によって可変長デコーディングされ、動きベクトル、量子化値、及び離散余弦変換係数が発生される。デコーディングされた第１ビデオストリームのヘッダ情報と動きベクトル、量子化値及び離散余弦変換係数、そして第１リクエスト信号（ＲＱ１）がアクティブ状態であるか否かを決定する。リクエスト制御器１１５０は第１リクエスト信号（ＲＱ１）がアクティブ状態であるとアービタ１３００にビデオ信号プロセッサ１４００の制御権を要請する。
【００３１】
図５は図４の第１チャンネルビデオデコーダ部内にあるリクエスト制御器の一例を示す。図５に示すように、リクエスト制御器１１５０はリクエスト開始検出器１１５１、リクエスト終了検出器１１５２、ストリームエラー検出器１１５３、及び制御権管理器１１５４を具備する。
【００３２】
リクエスト開始検出器１１５１はビデオプロセッサ１４００の使用要請の開始を検出し、第１検出信号（ＤＥＴ１）を発生させる。リクエスト終了検出器１１５２はビデオプロセッサ１４００の使用要請の終了を検出し、第２検出信号（ＤＥＴ２）を発生させる。ストリームエラー検出器１１５３は第１ビデオストリーム（ＣＢＳ１）にエラーが含まれているかを検出し、第３検出信号（ＤＥＴ３）を発生させる。制御権管理器１１５４は第１乃至第３検出信号（ＤＥＴ１〜ＤＥＴ３）に応じてアービタ１３００にビデオ信号プロセッサ１４００の制御権を要請する。
【００３３】
図６は図４の第１チャンネルビデオデコーダ部内にあるリクエスト制御器１１５０の他の一例を示す。図６に示すように、リクエスト制御器１１５０はリクエスト開始検出器１１５１、リクエスト終了検出器１１５２、ストリームエラー検出器１１５３、同期制御器１１５５、システムチェック回路１１５６、及び制御権管理器１１５４を具備する。リクエスト開始検出器１１５１、リクエスト終了検出器１１５２、及びストリームエラー検出器１１５３は図５のリクエスト制御器１１５０での機能と同一である。
【００３４】
同期制御器１１５５は第１チャンネルビデオデコーダ部と前記ビデオ信号プロセッサとの間のデコーディング同期を調節するための同期調節信号（ＤＥＴ４）を発生させ、システムチェック回路１１５６はビデオストリームバッファ１１１０のオーバーフローまたはアンダフローのようなビデオデコーディングシステムの状態をチェックし、システム状態信号（ＤＥＴ５）を発生させる。制御権管理器１１５４は第１乃至第３検出信号（ＤＥＴ１〜ＤＥＴ３）、同期調節信号（ＤＥＴ４）、及びシステム状態信号（ＤＥＴ５）に応じて、アービタ１３００にビデオプロセッサ１４００の制御権を要請する。
【００３５】
図７は図３のデュアルビデオデコーダ内にある第２チャンネルビデオデコーダ部１２００の一例を示す図面で、図４の第１チャンネルビデオデコーダ部１１００と回路構成は同一で、入力信号と出力信号のみが異なる。図７に示すように、第２チャンネルビデオデコーダ部１２００はビデオストリームバッファ１２１０、可変長デコーダ１２２０、シンタックスパーサ１２３０、バッファ１２４０、及びリクエスト制御器１２５０を具備する。
【００３６】
ビデオストリームバッファ１２１０は第２ビデオストリーム（ＣＢＳ２）を一時貯蔵する。可変長デコーダ１２２０はビデオストリームバッファ１２１０を介して第２ビデオストリーム（ＣＢＳ２）を受信して可変長デコーディングし、動きベクトル、量子化値、及び離散余弦変換係数を発生させる。
【００３７】
シンタックスパーサ１２３０は第２ビデオストリーム（ＣＢＳ２）のヘッダ情報をデコーディングする。また、シンタックスパーサ１２３０は動きベクトル、量子化値及び離散余弦変換係数に対して信号処理を実施し第２リクエスト信号（ＲＱ２）を発生させる。
【００３８】
バッファ１２４０はデコーディングされた第２ビデオストリームのヘッダ情報と信号処理された動きベクトル、量子化値及び離散余弦変換係数、そして第２リクエスト信号を一時貯蔵する。リクエスト制御器１２５０は第２リクエスト信号（ＲＱ２）に応じて、アービタ１３００にビデオプロセッサ１４００の制御権を要請する。また、リクエスト制御器１２５０はその事実をシンタックスパーサ１２３０とバッファ１２４０とに通知する。
【００３９】
図７に示された第２チャンネルビデオデコーダ部１２００の動作は図４に示された第１チャンネルビデオデコーダ部１１００の動作とほぼ同一なのでここではその説明を省略する。
【００４０】
図８はフレームピクセルとフィールドピクセルとが混合されている方式でデコーディングする場合の図３で示す本発明のデコーディングシステムに対するタイミングダイアグラム８００である。図８で、ＶＳＹＮＣは垂直同期信号を、ＤＥＣ＿ＳＹＮＣ＿Ａは第1チャンネルビデオ信号に対するデコーディング信号を、ＤＥＣ＿ＳＹＮＣ＿Ｂは第２チャンネルビデオ信号に対するデコーディング同期信号をそれぞれ示す。また、ＡとＢはそれぞれ第１チャンネルビデオ信号と第２チャンネルビデオ信号に対するピクチャースライスを示す。図８に示すように、本発明のビデオデコーディングシステムでは第１チャンネルビデオデコーダ部１１００と第２チャンネルビデオデコーダ部１２００とがスライス別にビデオプロセッサ１４００をアクセスし信号処理を実施するので、フレームピクセルとフィールドピクセルとが混合されている方式でデコーディングする場合にもデコーディング同期信号（ＤＥＣ＿ＳＹＮＣ＿Ａ、ＤＥＣ＿ＳＹＮＣ＿Ｂ）が規則的に発生している。
【００４１】
図９は３：２プルダウンデコーディングを使用してデコーディングする場合の図３で示す本発明のビデオデコーディングシステムに対するタイミングダイアグラム９００である。図９に示すように、Ａが３：２のとき、即ち、第１チャンネルビデオ信号を３：２にプルダウンデコーディングする場合、Ａがリピートされており（ＲＡ）、このときは、第１チャンネルビデオ信号に対するデコーディング同期信号（ＤＥＣ＿ＳＹＮＣ＿Ａ）は発生しない。同様に、Ｂが３：２のとき、即ち、第２チャンネルビデオ信号を３：２にプルダウンデコーディングする場合、Ｂがリピートされており（ＲＢ）、このときは第２チャンネルビデオ信号に対するデコーディング同期信号（ＤＥＣ＿ＳＹＮＣ＿Ｂ）は発生しない。図９に示すように、本発明のビデオデコーディングシステムでは第１チャンネルビデオデコーダ部１１００と第２チャンネルビデオデコーダ部１２００とがスライス別にビデオプロセッサ１４００をアクセスし信号処理を実施するので、３：２プルダウンデコーディングを使用してデコーディングする場合にもデコーディング同期信号（ＤＥＣ＿ＳＹＮＣ＿Ａ、ＤＥＣ＿ＳＹＮＣ＿Ｂ）が規則的に発生している。
【００４２】
図１０及び図１１は動き補償回路の速度を向上させる方法の一例を示す図である。図１０は既存の動き補償方法１０００を示す図で、動き補償のための要請信号（ＭＣ１〜ＭＣ４）を一つずつ読み取りそれに対するサービスを受ける方式である。図１１は本発明による動き補償方法１０５０を示す図で、動き補償のための要請信号（ＭＣ１〜ＭＣ４）を一度に読み取りそれについてのサービスも一度に受ける方式である。このように、要請信号（ＭＣ１〜ＭＣ４）を一度に読み取りサービスも一度に受けると、動き補償を実施する時間を減少させることができる。
【産業上の利用可能性】
【００４３】
前述したように、本発明によるビデオデコーディングシステム及びビデオデコーディング方法は互いに異なるチャンネルから流入される圧縮されたＨＤ級ＭＰＥＧビデオ信号を復号化することができる。また、本発明によるビデオデコーディングシステムは半導体集積回路で定現したとき、チップサイズを減少させることができ、電力消費も少ない。
【００４４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４５】
【図１】二つのＨＤ級ビデオ信号をデコーディングして表示するための従来のビデオデコーディングシステムの一例を示すブロック図である。
【図２】二つのＨＤ級ビデオ信号をデコーディングして表示するための従来のビデオデコーディングシステムの他の例を示すブロック図である。
【図３】二つのＨＤ級ビデオ信号をデコーディングして表示するための本発明の一実施例によるデュアルビデオデコーディングシステムを示すブロック図である。
【図４】図３のデュアルビデオデコーディングシステム内にある第１チャンネルビデオデコーダ部の一例を示す図である。
【図５】図４の第１チャンネルビデオデコーダ部内にあるリクエスト制御器の一例を示す図である。
【図６】図４の第１チャンネルビデオデコーダ部内にあるリクエスト制御器の他の一例を示す図である。
【図７】図３のデュアルビデオデコーディングシステム内にある第２チャンネルビデオデコーダ部の一例を示す図である。
【図８】フレームピクチャとフィールドピクチャとが混合されている方式でデコーディングする場合の図３に示す本発明デュアルビデオデコーディングシステムに対するタイミングダイアグラムである。
【図９】３：２プルダウンデコーディングを使用してデコーディングする場合の図３に示す本発明のデュアルビデオデコーディングシステムに対するタイミングダイアグラムである。
【図１０】動き補償回路の速度を増加させる方法の一例を示す図である。
【図１１】動き補償回路の速度を増加させる方法の一例を示す図である。
【符号の説明】
【００４６】
１１００      第１チャンネルビデオデコーダ部
１１１０、１２１０      ビデオストリームバッファ
１１２０、１２２０      可変長デコーダ
１１３０、１２３０      シンタックスパーサ
１１４０、１２４０      バッファ
１１５０、１２５０      リクエスト制御器
１１５１      リクエスト開始検出器
１１５２      リクエスト終了検出器
１１５３      ストリームエラー検出器
１１５４      制御権管理器
１１５５      同期制御器
１１５６      システムチェック回路
１２００      第２チャンネルビデオデコーダ部
１３００      アービタ
１４００      ビデオ信号プロセッサ
ＩＱ      逆量子化器
ＩＤＣＴ      逆離散余弦変換器
ＭＣ      動き補償回路
【図１】
2006197587.tif 000003
【図２】
2006197587.tif 000004
【図３】
2006197587.tif 000005
【図４】
2006197587.tif 000006
【図５】
2006197587.tif 000007
【図６】
2006197587.tif 000008
【図７】
2006197587.tif 000009
【図８】
2006197587.tif 000010
【図９】
2006197587.tif 000011
【図１０】
2006197587.tif 000012
【図１１】
2006197587.tif 000013