(57)【要約】【課題】  圧電共振回路の並列共振周波数付近で安定に発振可能な発振回路を提供する。【解決手段】  発振回路は、ループ状に接続される第１および第２の非反転増幅器１，２と、圧電共振器３とを備えている。第１および第２の非反転増幅器１，２の直流的な入出力電圧の動作点を安定となるようにあらかじめループを構成し、しかる後にこれらの非反転増幅器からなるループに圧電共振器３を接続することにより、圧電共振器３の並列共振周波数付近での発振が得られる。【選択図】  図１
2006005486.tif 000002
【特許請求の範囲】
【請求項１】
ループ状に接続される第１および第２の非反転増幅器における前記第１の非反転増幅器の出力端子と前記第２の非反転増幅器の入力端子との接続経路に一端が接続され、基準電圧端子に他端が接続される圧電共振器を備えることを特徴とする発振回路。
【請求項２】
前記第１の非反転増幅器は、ゲート接地増幅器を有し、
前記第２の非反転増幅器は、ソースフォロワ回路を有することを特徴とする請求項１に記載の発振回路。
【請求項３】
前記ゲート接地増幅器および前記ソースフォロワ回路は、同一の電流源を共用することを特徴とする請求項２に記載の発振回路。
【請求項４】
前記圧電共振器に並列接続される可変容量素子を備え、
前記可変容量素子の容量により、前記圧電共振器の並列共振周波数が制御されることを特徴とする請求項１乃至３のいずれかに記載の発振回路。
【請求項５】
ループ状に接続される第１および第２の非反転増幅器の前記第１の非反転増幅器の入力端子に一端が接続され、ループ状に接続される第３および第４の非反転増幅器の前記第３の非反転増幅器の入力端子に他端が接続される圧電共振器と、
一端が前記第１の非反転増幅器の出力端子に接続され、他端が前記第３の非反転増幅器の出力端子に接続される差動出力端子と、を備えることを特徴とする発振回路。
【請求項６】
前記第１および第３の非反転増幅器は、ゲート接地増幅器をそれぞれ有し、
前記第２および第４の非反転増幅器は、ソースフォロワ回路をそれぞれ有することを特徴とする請求項５に記載の発振回路。
【請求項７】
前記第１および前記第２の非反転増幅器、乃至第３および第４の非反転増幅器は、それぞれ一つの電流源を共用することを特徴とする請求項６に記載の発振回路。
【請求項８】
前記圧電共振器は、互いに直列接続され、制御電圧により並列共振周波数を可変可能な第１および第２の可変圧電共振回路を有し、
前記第１および第２の可変圧電共振回路の接続経路に前記制御電圧を供給する制御電圧端子をさらに備えることを特徴とする請求項５乃至７のいずれかに記載の発振回路。
【請求項９】
前記第１および第２の可変圧電共振回路は、強誘電体薄膜を材料として形成されることを特徴とする請求項８に記載の発振回路。
【請求項１０】
ループ状に接続される第１および第２の非反転増幅器の前記第１の非反転増幅器の入力端子に一端が接続され、ループ状に接続される第３および第４の非反転増幅器の前記第３の非反転増幅器の入力端子に他端が接続される圧電共振器と、
一端が前記第１の非反転増幅器の出力端子に接続され、他端が前記第３の非反転増幅器の出力端子に接続される差動出力端子と、を備え、
前記圧電共振器は、互いに直列接続され、制御電圧により並列共振周波数を可変可能であり、かつ強誘電体薄膜を材料として形成される第１および第２の可変圧電共振回路を有し、
前記第１および第２の可変圧電共振回路の接続経路に前記制御電圧を供給する制御電圧端子を備えることを特徴とする電圧制御発振器。
【請求項１１】
ループ状に接続される第１および第２の非反転増幅器と、
前記第１の非反転増幅器の出力端子と前記第２の非反転増幅器の入力端子との接続経路に一端が接続され、基準電圧端子に他端が接続される圧電共振器と、
前記圧電共振器に並列接続される可変容量素子と、を備え、
前記可変容量素子の容量により、前記圧電共振器の並列共振周波数が制御されることを特徴とする電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電共振器を用いた発振回路および電圧制御発振器に関する。
【背景技術】
【０００２】
近年、携帯電話や無線ＬＡＮなどの無線を用いた情報機器の市場が拡大するとともに、そのサービスは高機能化している。それに伴い、利用する周波数帯も次第にギガヘルツ以上の高い周波数にシフトする傾向がある。また、将来的には、ユビキタス社会の到来に伴い、超小型の無線システムへの要求が高まることが予想される。このような無線システムに用いられる高周波回路は、半導体の集積回路以外に、共振器やフィルタなどの受動部品を必要とする。
【０００３】
従来、この種の高周波帯域の共振器やフィルタとしては、弾性表面波素子（以下、「SAW」（Surface Acoustic Wave）と称する）や、セラミック誘電体を用いた共振器やフィルタが利用されてきた。
【０００４】
しかしながら、SAW共振器やSAWフィルタにおいては、櫛形電極の微細加工の限界、あるいは、信頼性の面から、これ以上の高周波化は、限界に近いと考えられている。一方、セラミック誘電体共振器やセラミック誘電体フィルタは、一般に小型化に不向きであり、小型軽量化が望まれている移動体通信機には不向きである。
【０００５】
これらの問題を解決するために、最近、圧電体薄膜の厚み縦振動を利用する薄膜バルク弾性共振器（以下、「FBAR」（Film Bulk Acoustic Resonator）と称する）が提案され（特許文献１参照）、既に、一部では商品化されている。FBARは、SAWデバイスで必要な電極の微細加工が不要であり、また、バルク誘電体を用いた誘電体共振器と比較して大幅に小型化が可能であるという利点がある。
【０００６】
このFBARを、直列ないし並列に複数個並べて梯子型フィルタを形成することにより、移動体通信機のＲＦフィルタとして利用することができる。また、FBARと並列接続される可変容量素子と、直列接続される可変容量素子とを組み合わせ、これらを梯子状に組み合わせることにより、通過帯域が可変のチューナブルフィルターを構成することができる。
【０００７】
一方、このFBARを、可変容量素子、キャパシタ、CMOSインバータおよび抵抗などと組合せることで、移動体通信に用いられる局部発振器用の電圧制御発振器（Voltage Controlled Oscillator: VCO）として利用することができる。
【特許文献１】特開２０００−６９５９４公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来、水晶や圧電セラミックスなどの圧電共振器をタンク回路の一部として用い、発振回路を構成する場合、CMOSインバータを用いた回路構成や、バイポーラトランジスタを用いた回路構成が一般的である。これらの回路構成は、いずれもコルピッツ型の発振回路と呼ばれ、次のような特徴がある。
【０００９】
（１）共振回路の直列共振において発振する。
【００１０】
（２）単相出力である。
【００１１】
一方、近年、CMOSのアナログ応用技術やBi-CMOS技術の進歩に伴い、無線通信機器に用いられる高周波集積回路の内部には、IC内蔵型発振回路が設けられる。ところが、この種のＩＣ内蔵型発振回路には、次のような特徴がある。
【００１２】
（１）共振回路（タンク回路）の並列共振において発振する。
【００１３】
（２）差動出力である。
【００１４】
IC内蔵型発振回路の回路構成として、バイポーラトランジスタやCMOSを用いる他に、NMOSのみで構成する場合などもあり、さまざまなバリエーションを取りうる。しかしながら、その基本的な考え方は、二つのインバータ対の入力と出力を交差接続し、その入出力端の間にLCRからなるタンク回路を接続することにより、タンク回路のインピーダンスが最大となる並列共振周波数付近で発振するものである。
【００１５】
このような回路構成では、回路の対称性により、二つの出力端における出力波形は、位相が180°反転した差動出力が得られる。通信用の高周波集積回路においては、アップコンバータやダウンコンバータに用いられるミキサーの回路構成として、シングルバランス型やダブルバランス型が用いられるが、いずれも局部発振器入力端に差動型の電圧波形を入力することを前提としている。したがって、単相出力のコルピッツ型発振器よりも、これらの差動出力の発振器のほうが、回路的な整合性が良い。
【００１６】
これら差動出力型発振器のLCRタンク回路の代わりに、FBARを用いれば、FBARの高いＱを利用することにより、位相雑音の低い差動出力発振器を構成できることが期待される。しかしながら、実際にインバータの入出力端子間に、LCRからなるタンク回路の代わりにFBARを接続すると、この回路の二つの端子電位が、”H”あるいは”L”のいずれかの一定電位に固定してしまうため、発振器動作が得られない。
【００１７】
通過帯域可変のチューナブルフィルターの帯域を制御するには、FBARに並列接続された可変容量素子の容量の値と、直列接続された可変容量素子の容量の値を、それぞれ独立に正確に制御する必要がある。この目的のため、FBARと、並列可変容量素子と、直列接続可変容量素子を接続したものをタンク回路として発振器回路を構成し、この発振周波数をモニターすることにより、このタンク回路の直列共振周波数、あるいは並列共振周波数を知り、チューナブルフィルターの通過帯域を制御するという方法が提案されている。
【００１８】
また、FBARと並列可変容量素子を接続したものをタンク回路として発振器回路を構成し、この発振周波数をモニターすることにより、このタンク回路の並列共振周波数を知り、チューナブルフィルターの通過帯域を制御するという方法が提案されている。
【００１９】
このような制御方法を実現するためには、圧電共振器により構成されるタンク回路の並列共振周波数付近で発振する発振器が必要である。しかしながら、従来圧電共振器を用いたコルピッツ型発振器の場合には、タンク回路の直列共振周波数、すなわちインピーダンスが最小となる周波数付近で発振するものであり、並列共振、すなわちインピーダンスが最大となる周波数で発振するような発振回路を構成することができなかった。
【００２０】
本発明の目的は、圧電共振回路の並列共振周波数付近で安定に発振可能な発振回路を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の一態様によれば、ループ状に接続される第１および第２の非反転増幅器と、前記第１の非反転増幅器の出力端子と前記第２の非反転増幅器の入力端子との接続経路に一端が接続され、基準電圧端子に他端が接続される圧電共振器と、を備えることを特徴とする発振回路とが提供される。
【発明の効果】
【００２２】
本発明によれば、圧電共振回路の並列共振周波数付近で安定に発振可能な発振回路を実現できる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【００２４】
（第１の実施形態）
図１は本発明の第１の実施形態による発振回路の回路図である。図１の発振回路は、ループ状に接続される第１および第２の非反転増幅器１，２と、圧電共振器３とを備えている。圧電共振器３の一端は第１の非反転増幅器１の出力端子と第２の非反転増幅器２の入力端子との接続経路に接続され、他端は接地されている。
【００２５】
図１の発振回路は、圧電共振器３のインピーダンスが最大となる並列共振周波数付近で発振する。
【００２６】
第１の非反転増幅器１は、例えば図２（ａ）のようなゲート接地回路で構成される。図２（ａ）のゲート接地回路は、電源線と接地線との間に直列接続されるNMOSトランジスタＱ１、NMOSトランジスタＱ２および電流源４とを有する。NMOSトランジスタＱ１のドレインとゲートはともに電源線に接続されており、抵抗素子として作用する。NMOSトランジスタＱ２のゲートにはバイアス電圧Ｖbが印加され、NMOSトランジスタＱ２のソースと電流源４との接続経路に第２の非反転増幅器２の出力電圧ＶXが供給される。NMOSトランジスタＱ１のソースとNMOSトランジスタＱ２のドレインとの接続経路から出力電圧ＶYが出力されて、第２の非反転増幅器２に供給される。
【００２７】
第２の非反転増幅器２は、例えば図２（ｂ）のようなソースフォロワ回路で構成される。図２（ｂ）のソースフォロワ回路は、電源線と接地線の間に直列接続されるNMOSトランジスタＱ３と電流源５とを有する。NMOSトランジスタＱ３のゲートには第１の非反転増幅器１の出力電圧ＶXが供給され、NMOSトランジスタＱ３のソースと電源線の接続経路から出力電圧ＶXが出力されて、第１の非反転増幅器１に供給される。
【００２８】
図２（ａ）のゲート接地回路と図２（ｂ）のソースフォロワ回路を用いて図１の発振回路を構成すると、図２（ｃ）のような回路になる。図２（ｃ）の発振回路では、ゲート接地回路とソースフォロワ回路が一つの電流源４を共用している。
【００２９】
図３は第１および第２の非反転増幅器１，２の入出力電圧の関係を示す図であり、横軸は第１の非反転増幅器１の入力（第２の非反転増幅器２の出力）ＶXを表し、縦軸は第２の非反転増幅器２の入力（第２の非反転増幅器２の出力）ＶYを表している。
【００３０】
図３には、バイアス電圧Ｖbを０Ｖから３Ｖまで０．５Ｖ刻みで変化させた場合の波形と、図２（ｂ）のソースフォロワ回路単体での入出力電圧波形とが図示されている。各バイアス電圧Ｖbごとに、ソースフォロワ回路単体での入出力電圧波形との交差点が存在することがわかる。これら交差点が動作点である。
【００３１】
これら交差点は、第１の非反転増幅器１の出力電圧を第２の非反転増幅器２に入力し、第２の非反転増幅器２の出力電圧を第１の非反転増幅器１に入力するようなループ構成としたとき、両者にとって直流的には安定状態が存在することを示している。このループ回路に圧電共振器３を接続しても、圧電共振器３は直流的には絶縁体であるため、直流的な安定点を変化させるような影響を与えることはない。したがって、図２（ｃ）の回路は、適切な設計を行うことにより、図４に示すような反転増幅器（インバータ）と圧電共振器３とから構成される発振器とは異なり、直流的に発散する可能性はない。
【００３２】
図５は図２（ｃ）の回路をさらに具体化した一例を示す回路図である。図５の発振回路は、電流源４としてNMOSトランジスタＱ４，Ｑ５と電流源６を用いたカレントミラー回路を用い、圧電共振器３に並列に接続される可変容量素子７を有する。
【００３３】
図６は図５の線X-X'から左側を見た場合のアドミッタンスＹtankの周波数特性を示す図である。図６より、圧電共振器３に並列接続された可変容量素子７の容量値が変化すると、Ｙtankの直列共振周波数（アドミッタンスが最大となる周波数）が一定のまま、並列共振周波数（アドミッタンスが最小となる周波数）のみが変化することがわかる。
【００３４】
図７は可変容量の容量値と図５の発振回路の発振周波数との関係を示す図である。図７より、並列接続した可変容量の値を大きくすると、発振周波数が低下することがわかる。
【００３５】
図６および図７の結果より、図５の回路は、圧電共振器３の並列共振周波数によって発振周波数が決定されることを示している。
【００３６】
図８は本実施形態と類似の回路構成をもつLCRタンク回路８を用いた発振回路の回路図である。この回路は、ゲート接地増幅器の抵抗負荷に相当する部分を、LCRタンク回路８で構成している。この図８の回路は、LCRタンク回路８の並列共振周波数付近で発振することが知られている。
【００３７】
ところが、図８のLCRタンク回路８を単に圧電共振器３で置き換えた、図９の回路構成では発振が得られない。すなわち、図９の回路は、本実施例と類似ではあっても、まったく異なる回路構成であると考えるべきである。
【００３８】
本実施形態は、圧電共振器３と、第１および第２の非反転増幅器１，２とを、それぞれ独立なものとして構成する点が、図９の回路とは異なる。しかも第１および第２の非反転増幅器１，２の直流的な入出力電圧の動作点を安定となるようにあらかじめループを構成し、しかる後にこれらの非反転増幅器からなるループに圧電共振器３を接続することにより、圧電共振器３の並列共振周波数付近での発振が得られる。
【００３９】
図１０は本実施形態の変形例を示す回路図である。図１０の発振回路は、第１の非反転増幅器１の出力端と交流的な接地電位である電源電圧との間に接続された圧電共振器３を有する。この変形例においても、圧電共振器３の並列共振周波数付近で発振が得られることはいうまでもない。
【００４０】
このように、第１の実施形態では、ループ状に接続された第１および第２の非反転増幅器１，２に圧電共振器３を接続するため、圧電共振器３の並列共振周波数付近で安定した発振を行わせることができる。
【００４１】
（第２の実施形態）
第２の実施形態は、差動の発振出力を有する点に特徴がある。
【００４２】
図１１は本発明の第２の実施形態による発振回路の回路図である。図１１の発振回路は、ループ状に接続される第１および第２の非反転増幅器１，２と、同じくループ状に接続される第３および第４の非反転増幅器１１，１２と、圧電共振器３とを備えている。圧電共振器３の一端は、第１の非反転増幅器１の出力端子（第２の非反転増幅器２の入力端子）に接続され、他端は第３の非反転増幅器１１の出力端子（第４の非反転増幅器１２の入力端子）に接続されている。
【００４３】
図１１の発振回路も、圧電共振器３のインピーダンスが最大となる並列共振周波数付近で発振する。
【００４４】
図１２は図１１を具体化した発振回路の回路図であり、CMOSトランジスタで構成する例を示している。なお、バイポーラトランジスタでも同様の回路構成を実現可能である。図１２の発振回路において、第１および第３の非反転増幅器１，１１はゲート接地増幅器で構成され、第２および第４の非反転増幅器２，１２はソースフォロワ回路で構成される。第１および第２の非反転増幅器１，２はNMOSトランジスタＱ１〜Ｑ４で構成され、第３および第４の非反転増幅器１１，１２はNMOSトランジスタＱ１１〜Ｑ１４で構成される。
【００４５】
図１３は図１２の発振回路の差動出力端子における発振電圧波形図である。図１３の２つの波形は、回路の対称性を反映して、位相が反転した差動出力電圧が得られることを示している。これは、圧電共振器３が基本的には容量素子であるため、一方の電極が充電されるときに、他方の電極では放電され、圧電共振器３両端の電圧位相が逆転するためである。
【００４６】
このように、第２の実施形態では、ループ状に接続された２つの非反転増幅器を二組設け、各組の間に圧電共振器３を接続するため、圧電共振器３の並列共振周波数付近で安定した発振を行う差動出力電圧を得ることができる。
【００４７】
（第３の実施形態）
第３の実施形態は、差動出力型の電圧制御発振器を構成するものである。
【００４８】
図１４は本発明の第３の実施形態による発振回路の回路図である。図１４の回路は、基本的な構成は図１２と同様であるが、圧電共振器３の代わりに、強誘電体薄膜を用いた２つの可変圧電共振器３ａ，３ｂと、これら可変圧電共振器３の接続経路に抵抗素子Ｒ１を介して接続された制御電圧端子Ｖcontrolとを備えている。
【００４９】
強誘電体薄膜としては、チタン酸バリウム（BaTiO3）や、チタン酸ジルコニウム酸鉛（Pb(Zr,Ti)O3）などの薄膜を利用できる。強誘電体薄膜を周波数可変の可変圧電共振器３として用いると、制御電圧端子Ｖcontrolに印加する直流のバイアス電圧を制御することにより、直列共振周波数よりも、並列共振周波数をより大きく変化することができる。したがって、本実施形態による発振回路の発振周波数も大きく変化するため、差動出力型の電圧制御発振器（ＶＣＯ）が得られる。
【００５０】
このように、第３の実施形態では、強誘電体薄膜を用いた２つの可変圧電共振器３と、制御電圧端子Ｖcontrolとを設けるため、制御電圧端子Ｖcontrolに印加する電圧を制御することにより、可変圧電共振器３の並列共振周波数を大きく変化させることができ、差動出力の高精度の電圧制御発振器を実現できる。
【００５１】
（第４の実施形態）
第４の実施形態は、本発明による圧電共振器を有する差動出力型の電圧制御発振器を用いてダイレクトコンバージョン方式の受信機を構成するものである。
【００５２】
図１５は本発明の第４の実施形態による受信機の構成を示すブロック図である。この受信機は、アンテナ２１と、バンドパスフィルタ２２と、低雑音増幅器２３と、ダウンコンバージョンミキサー２４と、本実施形態による差動出力型の電圧制御発振器２５と、π／２移相器２６と、水晶発振器２７と、ＰＬＬ２８と、ローパスフィルタ２９と、可変利得増幅器３０と、Ａ／Ｄコンバータ３１などを備える。
【００５３】
アンテナ２１で受信した高周波信号から、バンドパスフィルタ２２により所望の帯域のみを取り出し、低雑音増幅器２３を用いて微弱な電波を増幅する。このようにして得られた高周波の受信信号に、本実施形態による差動出力型の電圧制御発振器２５で発振させた波形を、ダウンコンバージョンミキサー２４を用いて掛け合わせることにより、低周波に周波数変換する。
【００５４】
雑音に対する耐性を高めるため、低雑音増幅器２３にはバランス型の回路構成を用い、またダウンコンバージョンミキサー２４としては、ダブルバランス型を用いる。また、４相位相変調（ＱＰＳＫ）方式により変調された信号を復調するために、二つのダウンコンバージョンミキサー２４−１と２４−２を備え、一方のダウンコンバージョンミキサーには、π／２位相器２６により位相をシフトさせた信号を入力する。
【００５５】
一方、本実施形態による電圧制御発振器２５の周波数を一定に保つために、水晶発振器２７で生成した基準信号をもとに、ＰＬＬ２８を用いてフィードバック制御を行い、電圧制御発振器２５の発振周波数の位相をロックする。
【００５６】
低い周波数に変換された信号は、ローパスフィルタ２９により帯域内に残る余分な周波数成分を除去し、可変利得増幅器３０により適当な振幅に増幅された後、Ａ／Ｄコンバータ３１により、デジタル信号に変換される。デジタル信号に変換された信号は、図示しないベースバンド回路によりデジタル処理される。
【００５７】
第４の実施形態では、本実施形態の差動出力型の電圧制御発振器２５を用いることにより、ダブルバランス型（差動型）ダウンコンバージョンミキサー２４に、発振器２５の差動出力を直接供給することができる。差動型の回路構成は、同相雑音に対する耐性に優れるため、集積回路で受信回路を構成する場合に有利である。差動出力型の電圧制御発振器は、単相出力型の発振器と比較して、外部回路に対して雑音の影響が少ない。したがって、本実施形態の圧電共振器を用いた差動出力型の電圧制御発振器は、他のバランス型のアナログ回路と集積化する上で有利である。
【００５８】
また、従来、集積回路に内蔵されている電圧制御発振器は、同一基板上にスパイラルインダクタを形成し、これを共振器として用いるのが一般的であった。スパイラルインダクタは発振回路周辺に、発振周波数と同じ周波数成分をもつ交番磁界を発生する。一方、低雑音増幅器２３においては、雑音の発生を低減するため、インダクティブ・ソース・デジェネレーションの手法が用いられることが多い。これは、増幅部に用いられるＭＯＳ型トランジスタのソースにインダクタを接続することにより、雑音源となる抵抗素子を用いることなく、入力インピーダンスの整合を取ろうとするものである。これにより、同じ基板上に、低雑音増幅器２３と電圧制御発振器を集積化すると、電圧制御発振器の発振波形が同一基板上に存在するスパイラルインダクタ間の結合を通して低雑音増幅器２３に漏れてしまう。この現象はＬＯリークと呼ばれており、ダウンコンバージョンミキサー２４の出力に大きなＤＣオフセット電圧をもたらす原因となる。これはダイレクトコンバージョン方式の欠点の一つであるといわれている。
【００５９】
これに対して、本実施形態４では、共振器としてスパイラルインダクタではなく、圧電共振器を用いている。圧電共振器は基本的にキャパシタの構造をしているので、他の回路のインダクタと電磁的に結合することはない。したがって、本実施形態による差動出力型の電圧制御発振器２５をダイレクトコンバージョン方式の受信機に用いることにより、ＬＯリークによるＤＣオフセットの影響を大幅に抑制することができ、受信機の性能を大幅に改善することができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態による発振回路の回路図。
【図２】図１の具体例を示す回路図。
【図３】第１および第２の非反転増幅器１，２の入出力電圧の関係を示す図。
【図４】反転増幅器（インバータ）と圧電共振器３とから構成される発振器の一例を示す回路図。
【図５】図２（ｃ）の回路をさらに具体化した一例を示す回路図。
【図６】図５の線X-X'から左側を見た場合のアドミッタンスＹtankの周波数特性を示す図。
【図７】可変容量の容量値と図５の発振回路の発振周波数との関係を示す図。
【図８】本実施形態と類似の回路構成をもつLCRタンク回路８を用いた発振回路の回路図。
【図９】LCRタンク回路８を単に圧電共振器３で置き換えた回路図。
【図１０】本実施形態の変形例を示す回路図。
【図１１】本発明の第２の実施形態による発振回路の回路図。
【図１２】図１１を具体化した発振回路の回路図。
【図１３】図１２の発振回路の差動出力端子における発振電圧波形図。
【図１４】本発明の第３の実施形態による発振回路の回路図。
【図１５】本発明の第４の実施形態による受信機の構成を示すブロック図。
【符号の説明】
【００６１】
１  第１の非反転増幅器
２  第２の非反転増幅器
３  圧電共振器
４〜６  電流源
７  可変容量素子
８  LCRタンク回路
１１  第３の非反転増幅器
１２  第４の非反転増幅器
２１  アンテナ
２２  バンドパスフィルタ
２３  低雑音増幅器
２４  ダウンコンバージョンミキサー
２５  電圧制御発振器
２６  移相器
２７  水晶発振器
２８  ＰＬＬ
２９  ローパスフィルタ
３０  可変利得増幅器
３１  Ａ／Ｄ変換器
【図１】
2006005486.tif 000003
【図２】
2006005486.tif 000004
【図３】
2006005486.tif 000005
【図４】
2006005486.tif 000006
【図５】
2006005486.tif 000007
【図６】
2006005486.tif 000008
【図７】
2006005486.tif 000009
【図８】
2006005486.tif 000010
【図９】
2006005486.tif 000011
【図１０】
2006005486.tif 000012
【図１１】
2006005486.tif 000013
【図１２】
2006005486.tif 000014
【図１３】
2006005486.tif 000015
【図１４】
2006005486.tif 000016
【図１５】
2006005486.tif 000017