(57)【要約】      （修正有）【課題】様々なバスシステムに対応可能で、内部論理回路に不測の事態が発生してもホスト側で最低レベルの対応が可能なバスインターフェース回路を内蔵する集積回路装置の提供。【解決手段】本集積回路装置１０は、外部バス３００に接続され入出力の制御を行う外部バス制御回路１１０と、内部バス３０に接続され入出力の制御を行う内部バス制御回路１２０と、外部バス制御回路と内部バス制御回路に接続され外部バスと内部バスの同期制御を行う同期制御回路１３０と、外部バス制御回路に接続され、内部演算回路によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタ１４０と、外部バス制御回路に接続され、内部演算回路に割り込みを発生させるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタ１５０と含むバスインターフェース回路１００を内蔵する。【選択図】図１
2006178725.tif 000002
【特許請求の範囲】
【請求項１】
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのバスインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタと、
外部バス制御回路に接続され、前記内部演算回路に割り込みを発生させるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタと、
を含むことを特徴とする集積回路装置。
【請求項２】
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタと、
を含むことを特徴とする集積回路装置。
【請求項３】
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路に割り込みを発生させるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタと、
を含むことを特徴とする集積回路装置。
【請求項４】
請求項１又は請求項２において、
前記内部ステータスレジスタは内部演算回路と専用の信号線で接続され、内部演算回路から前記専用の信号線を介して内部バスを介さずに書き込み可能に構成されていることを特徴とする集積回路装置。
【請求項５】
請求項１又は請求項３において、
前記内部割り込みレジスタは内部演算回路の割り込みコントローラと専用の信号線で接続され、内部演算回路の割り込みコントローラに前記専用の信号線を介して内部バスを介さずに書き込み可能に構成されていることを特徴とする集積回路装置。
【請求項６】
請求項１乃至請求項５のいずれかにおいて、
前記内部演算回路と前記バスインターフェース回路は、前記内部バスを介して外部バスとやり取りするアクセス信号のやり取りを行うように構成されているこ
とを特徴とする集積回路装置。
【請求項７】
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路とを含み、
前記内部演算回路と前記バスインターフェース回路は、前記内部バスを介して外部バスとやり取りするアクセス信号のやり取りを行うように構成されているこ
とを特徴とする集積回路装置。
【請求項８】
請求項１乃至７のいずれかの集積回路装置を含むマイクロコンピュータ。
【請求項９】
請求項８に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器に関する。
【背景技術】
【０００２】
外部バスと接続される集積回路装置においては、外部バスと内部バスのインターフェースを取る処理を行うバスインターフェイス部分をモジュール化して別ブロックとして構成する場合がある。
【０００３】
しかしバスインターフェイス部分はバス制御に関しての部分だけであり、内部論理回路の状態を示すレジスタは内部論理回路自体に存在し、バスインターフェイス部分とは考えていなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このため他のバスに置き換える場合、バスインターフェイス部分のみを作り変えれば済む事は同じであるが、他のスレーブ回路設計への流用が難しいという問題点があった。
【０００５】
また内部論理回路自体に動作不具合があった場合、ホストＣＰＵが全く対応できない場合があるという問題点があった。
【０００６】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、様々なバスシステムに対応可能で、内部論理回路に不測の事態が発生してもホスト側で最低レベルの対応が可能とするバスインターフェース回路を内蔵する集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器の提供を目的とする。
【課題を解決するための手段】
【０００７】
（１）本発明は、
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのバスインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタと、
外部バス制御回路に接続され、前記内部演算回路に割り込みを発生させるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタと、
を含むことを特徴とする。
【０００８】
このようにすると内部演算回路又は内部バスに不測の事態が発生しても、バスインターフェイス回路に内部ステータスレジスタや内部割り込みレジスタが存在するので、ホストＣＰＵで、ステータス等に対応した最低レベルの対応処理を行うことができる。
【０００９】
また本発明によればスレーブ側の内部演算回路とバスインターフェイス回路を分離し、二つの回路の間は別途定義したバス規格により接続することができる。このようにするとシステムバス（外部バス）の形式が変わっても、内部演算回路との接続を前記バス規格の形式に合わせたバスインターフェイス回路を作成することで内部論理回路や内部バスは従来のままのものを使用することができるので、様々なバスシステムに容易に対応する事ができる。
【００１０】
またバスインターフェイス部分との接続を所定のバス規格にすることで、他のスレーブへの使い回しや、バスインターフェイス部分を独立して設計を進める事ができる。
【００１１】
（２）本発明は、
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタと、
を含むことを特徴とする。
【００１２】
（３）本発明は、
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路と、
外部バス制御回路に接続され、前記内部演算回路に割り込みを発生させるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタと、
を含むことを特徴とする。
【００１３】
（４）本発明の集積回路装置は、
前記内部ステータスレジスタは内部演算回路と専用の信号線で接続され、内部演算回路から前記専用の信号線を介して内部バスを介さずに書き込み可能に構成されていることを特徴とする。
【００１４】
（５）本発明の集積回路装置は、
前記内部割り込みレジスタは内部演算回路の割り込みコントローラと専用の信号線で接続され、内部演算回路の割り込みコントローラに前記専用の信号線を介して内部バスを介さずに書き込み可能に構成されていることを特徴とする。
【００１５】
（６）本発明の集積回路装置は、
前記内部演算回路と前記バスインターフェース回路は、前記内部バスを介して外部バスとやり取りするアクセス信号のやり取りを行うように構成されているこ
とを特徴とする。
【００１６】
ここにおいて前記バスインターフェース回路内に前記内部ステータスレジスタや前記内部割り込みレジスタを含む場合には、前記内部バスを介して外部バスとやり取りするアクセス信号には、前記内部ステータスレジスタの値や前記内部割り込みレジスタの値は含まない。
【００１７】
（７）本発明は、
外部バスと接続される集積回路装置であって、
内部バスと、
内部バスに接続された内部演算回路と、
内部バス及び外部バスに接続され、内部バスと外部バスとのインターフェースを取るバスインターフェース回路とを含み、
前記バスインターフェース回路は、
外部バスに接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路と、
内部バスに接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路と、
外部バス制御回路と内部バス制御回路に接続され、外部バスと内部バスの同期制御を行う同期制御回路とを含み、
前記内部演算回路と前記バスインターフェース回路は、前記内部バスを介して外部バスとやり取りするアクセス信号のやり取りを行うように構成されているこ
とを特徴とする。
【００１８】
本発明によればスレーブ側の内部演算回路とバスインターフェイス回路を分離し、二つの回路の間は別途定義したバス規格により接続することができる。このようにするとシステムバス（外部バス）の形式が変わっても、内部演算回路との接続を前記バス規格の形式に合わせたバスインターフェイス回路を作成することで内部論理回路や内部バスは従来のままのものを使用することができるので、様々なバスシステムに容易に対応する事ができる。
【００１９】
またバスインターフェイス部分との接続を所定のバス規格にすることで、他のスレーブへの使い回しや、バスインターフェイス部分を独立して設計を進める事ができる。
【００２０】
（８）本発明は、上記のいずれかの集積回路装置を含むマイクロコンピュータである。
【００２１】
（９）本発明は、
上記に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するための出力手段とを含むことを特徴とする電子機器である。
【発明を実施するための最良の形態】
【００２２】
１．集積回路装置
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００２３】
図１は、本実施の形態の集積回路装置について説明するための図である。
【００２４】
本実施の形態の集積回路装置（ＩＣ）１０は、外部バス３００と接続される集積回路装置である。例えば本実施の形態の集積回路装置（ＩＣ）はスレーブ機として機能する集積回路装置（ＩＣ）であって、ホストＣＰＵ３３０が存在するシステムのシステムバス（外部バス３００）を介して、ホスト機として機能する集積回路装置（ＩＣ）３２０と接続されるようにしても良い。
【００２５】
本実施の形態の集積回路装置（ＩＣ）１０は、バスインターフェース回路１００と内部論理回路２０を含む。
【００２６】
内部論理回路２０は内部バス３０と内部バスに接続された内部演算回路（ＣＰＵ４０、メモリ５０、割り込みコントローラ６０、内部ロジック制御分７０ペリフェラル部８０等の少なくとも１つを含む）とを含む。
【００２７】
バスインターフェース回路１００は、内部バス３０及び外部バス３００に接続され、内部バス３０と外部バス３００とのインターフェースを取る処理を行う。
【００２８】
バスインターフェース回路１００は、外部バス３００に接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路１１０と、内部バス３０に接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路１２０と、外部バス制御回路１１０と内部バス制御回路１２０に接続され、外部バス３００と内部バス３０の同期制御を行う同期制御回路（ここでは同期レジスタ）１３０を含む。
【００２９】
一般に外部バス３００と内部バス３０は、異なる動作クロックで動作するため同期制御回路（ここでは同期レジスタ）１３０で同期をとる制御を行う。
【００３０】
またバスインターフェース回路１００は、外部バス制御回路１１０に接続され、前記内部演算回路（６０、７０、８０等）によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタ１４０を含むようにしてもよい。
【００３１】
ここにおいて内部ステータスレジスタ１４０は、内部演算回路（６０、７０、８０等）と専用の信号線（８２、７２，６２等）で接続され、内部演算回路（６０、７０、８０等）から前記専用の信号線（８２、７２，６２等）を介して内部バス３０を介さずに書き込み可能に構成するようにしてもよい。
【００３２】
このようにすると内部論理回路２０に不測の事態が発生しても、バスインターフェイス回路に内部への割り込みを指示するレジスタ１５０が存在するので、ホストＣＰＵで、割り込み指示を行うことはできる。なお内部割り込みレジスタに格納された値は専用の信号線１５２，１５４、１５６介して内部論理回路２０に設けられた内部割り込みレジスタ９０に一旦格納され、その後に割り込みコントローラ６０に入力するようにしてもよい。また専用の信号線１５２，１５４、１５６介してダイレクトに割り込みコントローラ６０に内部割り込みレジスタの１５０の値を入力するようにしてもよい。
【００３３】
またバスインターフェース回路１００は、外部バス制御回路１１０に接続され、前記内部演算回路に割り込みを発生されるための内部割り込み値が保持され、外部バスと同じクロックで動作する内部割り込みレジスタ１５０を含むようにしてもよい。
【００３４】
ここにおいて内部割り込みレジスタ１５０は、内部演算回路の割り込みコントローラ６０と専用の信号線６２、１５２、１５４、１５６で接続され、内部演算回路の割り込みコントローラ６０に前記専用の信号線６２、１５２、１５４、１５６を介して内部バスを介さずに書き込み可能に構成するようにしてもよい。
【００３５】
このようにすると内部論理回路２０に不測の事態が発生しても、バスインターフェイス回路に状態を示すレジスタ（内部ステータスレジスタ１４０）が存在するので、ホストＣＰＵで、ステータスに対応した最低レベルの対応処理を行うことができる。
【００３６】
本実施の形態では、スレーブ側の内部論理回路２０とインターフェイス回路１００を分離し、二つの回路の間は別途定義したバス規格により接続することができる。このようにするとシステムバス（外部バス３００）の形式が変わっても、内部論理回路２０との接続を前記バス規格の形式に合わせたインターフェイス回路１００を作成することで内部論理回路２０は従来のままのものを使用することができるので、様々なバスシステムに容易に対応する事ができる。
【００３７】
またバスインターフェイス部分との接続を所定のバス規格にすることで、他のスレーブへの使い回しや、バスインターフェイス部分を独立して設計を進める事ができる。
【００３８】
図２は、本実施の形態の集積回路装置の他の構成について説明するための図である。
【００３９】
本実施の形態の集積回路装置（ＩＣ）１０’は、外部バス３００と接続される集積回路装置である。例えば本実施の形態の集積回路装置（ＩＣ）はスレーブ機として機能する集積回路装置（ＩＣ）であって、ホストＣＰＵ３３０が存在するシステムのシステムバス（外部バス３００）を介して、ホスト機として機能する集積回路装置（ＩＣ）３２０と接続されるようにしても良い。
【００４０】
本実施の形態の集積回路装置（ＩＣ）１０’は、バスインターフェース回路１００と内部論理回路２２０を含む。
【００４１】
内部論理回路２２０は内部バス２３０と内部バスに接続された内部演算回路（ここでは複数のローカルプロセッサ２４０，２５０、２６０、２７０、２８０の少なくとも１つ）とを含む。
【００４２】
バスインターフェース回路１００は、内部バス２３０及び外部バス３００に接続され、内部バス２３０と外部バス３００とのインターフェースを取る処理を行う。
【００４３】
バスインターフェース回路１００は、外部バス３００に接続され、外部バスとの信号の入出力の制御を行う外部バス制御回路１００と、内部バス２３０に接続され、内部バスとの信号の入出力の制御を行う内部バス制御回路１２０と、外部バス制御回路１１０と内部バス制御回路１２０に接続され、外部バス３００と内部バス２３０の同期制御を行う同期制御回路（ここでは同期レジスタ）１３０を含む。
【００４４】
一般に外部バス３００と内部バス２３０は、異なる動作クロックで動作するため同期制御回路（ここでは同期レジスタ）１３０で同期をとる制御を行う。
【００４５】
またバスインターフェース回路１００は、外部バス制御回路１１０に接続され、前記内部演算回路（２４０，２５０、２６０、２７０、２８０等）によって書き込まれたステータスの値が保持され、外部バスと同じクロックで動作する内部ステータスレジスタ１４０を含むようにしてもよい。
【００４６】
ここにおいて内部ステータスレジスタ１４０は、内部演算回路（ここでは複数のローカルプロセッサ２４０，２５０、２６０、２７０、２８０の少なくとも１つ）と専用の信号線（２４２，２５２、２６２、２７２、２８２等）で接続され、内部演算回路（２４０，２５０、２６０、２７０、２８０等）から前記専用の信号線（２４２，２５２、２６２、２７２、２８２等）を介して内部バス２３０を介さずに書き込み可能に構成するようにしてもよい。
【００４７】
このようにすると内部論理回路２２０に不測の事態が発生しても、バスインターフェイス回路１００に内部論理回路２２０の状態を示すレジスタ（内部ステータスレジスタ１４０）が存在するので、ホストＣＰＵ３３０で、ステータスに対応した最低レベルの対応処理を行うことができる。
【００４８】
またバスインターフェース回路１００は、外部バス制御回路１１０に接続され、前記内部演算回路（２４０，２５０、２６０、２７０、２８０等）に割り込みを発生されるための内部割り込み値が保持され、外部バス３００と同じクロックで動作する内部割り込みレジスタ１５０を含むようにしてもよい。
【００４９】
ここにおいて内部割り込みレジスタ１５０は、内部演算回路（ここでは複数のローカルプロセッサ２４０，２５０、２６０、２７０、２８０の少なくとも１つ）と専用の信号線（２４４，２５４、２６４、２７４、２８４等）で接続され、内部演算回路（２４０，２５０、２６０、２７０、２８０等）に前記専用の信号線（２４４，２５４、２６４、２７４、２８４等）を介して内部バス２３０を介さずに書き込み可能に構成するようにしてもよい。
【００５０】
このようにすると内部論理回路２２０に不測の事態が発生しても、バスインターフェイス回路に内部への割り込みを指示するレジスタ１５０が存在するので、ホストＣＰＵで、割り込み指示を行うことはできる。
【００５１】
本実施の形態では、スレーブ側の内部論理回路２２０とインターフェイス回路１００を分離し、二つの回路の間は別途定義したバス規格により接続することができる。このようにするとシステムバス（外部バス３００）の形式が変わっても、内部論理回路２２０との接続を前記バス規格の形式に合わせたインターフェイス回路１００を作成することで内部論理回路２２０は従来のままのものを使用することができるので、様々なバスシステムに容易に対応する事ができる。
【００５２】
またバスインターフェイス部分との接続を所定のバス規格にすることで、他のスレーブへの使い回しや、バスインターフェイス部分を独立して設計を進める事ができる。
【００５３】
２．マイクロコンピュータ
図３は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００５４】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＡＭ７１０，ＲＯＭ７２０、ＭＭＵ７３０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ５７０、割り込みコントローラ５８０、通信制御装置５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０、バスインターフェース回路７４０及びそれらを接続する汎用バス６８０、専用バス７５０等、各種ピン６９０等を含む。
【００５５】
バスインターフェース回路７４０は例えば図１又は図２で説明した構成を有する。
【００５６】
３．電子機器
図４に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００５７】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。  音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００５８】
図５（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００５９】
図５（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００６０】
図５（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００６１】
本実施の形態のマイクロコンピュータを図５（Ａ）〜図５（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００６２】
なお、本実施形態を利用できる電子機器としては、図５（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、デジタルテレビ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００６３】
またＤＶＤレコーダ等のＬＣＤ等の表示部を有しない電子機器でもよい。
【００６４】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【００６５】
【図１】本実施の形態の集積回路装置について説明するための図である。
【図２】本実施の形態の集積回路装置の他の構成について説明するための図である。
【図３】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図４】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図５】図５（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【００６６】
１０、１０’  ＩＣ、２０  内部論理回路、３０  内部バス、４０  ＣＰＵ、５０  メモリ、６０  割り込みコントローラ、６２  信号線、６４  信号線、７０  名部ロジック回路、７２  信号線、８０  ペリフェラル部、８２  信号線、１００  バスインターフェース回路、１１０  外部バス制御部、１２０  内部バス制御部、１３０  同期レジスタ、２２０  内部論理回路、２３０  内部バス、２４０  ローカルプロセッサ０、２５０  ローカルプロセッサ１、２６０  ローカルプロセッサ２、２７０  ローカルプロセッサ３、２８０  ローカルプロセッサ４、３００  外部バス、３２０  ＩＣ、３３０ホストＣＰＵ、５１０  ＣＰＵ、５２０  キャッシュメモリ５３０  ＬＣＤコントローラ、５４０  リセット回路、５５０  プログラマブルタイマ、５６０  リアルタイムクロック（ＲＴＣ）、５７０  DMAコントローラ兼バスＩ／Ｆ、５８０  割り込みコントローラ、５９０  通信制御回路、６００  バスコントローラ、６１０  Ａ／Ｄ変換器、６２０  Ｄ／Ａ変換器、６３０  入力ポート、６４０  出力ポート、６５０  Ｉ／Ｏポート、６６０  クロック発生装置（ＰＬＬ）、６７０  プリスケーラ、６８０  汎用バス、６９０  各種ピン、７００  マイクロコンピュータ、７１０  ＲＯＭ、７２０  ＲＡＭ、７３０  ＭＭＵ、７４０  バスインターフェース回路７５０  専用バス、８００  電子機器、８１０  マイクロコンピュータ（ＡＳＩＣ）、８２０  入力部、８３０  メモリ、８４０  電源生成部８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７４  ＬＣＤ、９７６  音出力部
【図１】
2006178725.tif 000003
【図２】
2006178725.tif 000004
【図３】
2006178725.tif 000005
【図４】
2006178725.tif 000006
【図５】
2006178725.tif 000007