(57)【要約】  【構成】  電源オン操作が行われると、ＣＰＵ２４は、ＮＯＲ型フラッシュメモリ４４によって保持されたフラグがオン状態であるか否かを判別する。フラグがオフ状態であれば、論理／物理変換テーブルはＳＤＲＡＭ３２上に作成される。撮影操作によって撮影された画像データは、ＳＤＲＡＭ３２上の論理／物理変換テーブルを参照してＮＡＮＤ型フラッシュメモリ４６に記録される。ＣＰＵ２４は、かかる記録処理に関連して論理／物理変換テーブルを更新し、フラグをオフ状態に設定する。電源オフ操作が行われると、ＣＰＵ２４は、論理／物理変換テーブルをＳＤＲＡＭ３２からＮＯＲ型フラッシュメモリ４４に転送し、フラグをオン状態に設定する。一方、フラグがオン状態であれば、ＮＯＲ型フラッシュメモリ４４上の論理／物理変換テーブルはＳＤＲＡＭ３２に転送される。  【効果】  起動時間を短縮することができる。【選択図】  図１
2006277160.tif 000002
【特許請求の範囲】
【請求項１】
第１状態および第２状態の一方を示す識別子を不揮発態様で保持する保持手段、
電源オン操作が行われるとき前記保持手段によって保持された識別子が前記第１状態であるか否かを判別する判別手段、
前記判別手段の判別結果が否定的であるとき前記第１不揮発性メモリへのアクセスのために参照されるアクセステーブルを揮発性メモリ上に作成する作成手段、
前記揮発性メモリ上の前記アクセステーブルを参照して所望のコンテンツを前記第１不揮発性メモリに記録する記録手段、
前記揮発性メモリ上の前記アクセステーブルを前記記録手段の記録動作に関連して更新する更新手段、
前記保持手段によって保持された識別子を前記更新手段の更新動作に関連して前記第１状態に設定する第１設定手段、
電源オフ操作が行われたとき前記アクセステーブルを前記揮発性メモリから第２不揮発性メモリに転送する第１転送手段、
前記保持手段によって保持された識別子を前記第１転送手段の転送動作に関連して前記第２状態に設定する第２設定手段、および
前記判別手段の判別結果が肯定的であるとき前記アクセステーブルを第２不揮発性メモリから前記揮発性メモリに転送する第２転送手段を備える、メモリアクセス装置。
【請求項２】
前記第１不揮発性メモリはＮＡＮＤ型のフラッシュメモリであり、
前記第２不揮発性メモリはＮＯＲ型のフラッシュメモリである、請求項１記載のメモリアクセス装置。
【請求項３】
前記アクセステーブルは論理アドレスと前記第１不揮発性メモリの物理アドレスとの対応関係を示すテーブルである、請求項１または２記載のメモリアクセス装置。
【請求項４】
第１状態および第２状態の一方を示す識別子を不揮発態様で保持する保持手段を備えるメモリアクセス装置のプロセサに、
電源オン操作が行われるとき前記保持手段によって保持された識別子が前記第１状態であるか否かを判別する判別ステップ、
前記判別ステップの判別結果が否定的であるとき第１不揮発性メモリへのアクセスのために参照されるアクセステーブルを揮発性メモリ上に作成する作成ステップ、
前記揮発性メモリ上の前記アクセステーブルを参照して所望のコンテンツを前記第１不揮発性メモリに記録する記録ステップ、
前記揮発性メモリ上の前記アクセステーブルを前記記録ステップの記録動作に関連して更新する更新ステップ、
前記保持手段によって保持された識別子を前記更新手段の更新動作に関連して前記第１状態に設定する第１設定ステップ、
電源オフ操作が行われたとき前記アクセステーブルを前記揮発性メモリから第２不揮発性メモリに転送する第１転送ステップ、
前記保持手段によって保持された識別子を前記第１転送ステップの転送動作に関連して前記第２状態に設定する第２設定ステップ、および
前記判別手段の判別結果が否定的であるとき前記アクセステーブルを第２不揮発性メモリから前記揮発性メモリに転送する第２転送ステップを実行させる、メモリアクセスプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メモリアクセス装置に関し、特にたとえば、アクセステーブルを参照して所望のコンテンツを不揮発性メモリに記録する、メモリアクセス装置に関する。
【背景技術】
【０００２】
従来のこの種の装置の一例が、特許文献１に開示されている。この従来技術によれば、ＮＡＮＤ型フラッシュメモリは、ユーザ領域および冗長領域によって形成される。ユーザ領域には、ホストコンピュータにより与えられるユーザデータが格納され、冗長領域には、対応論理ブロックアドレスが含まれる。ホストコンピュータがユーザデータの書き込みを要求すると、かかるユーザデータはユーザ領域に格納され、ユーザデータが書き込まれた物理ブロックに関する物理ブロック項に対応して論理ブロック項が対応論理ブロックアドレスに書き込まれる。この結果、アドレス変換テーブルが生成される。
【特許文献１】特開２００２−１９６９７７号公報[G06F 12/02 570, 12/00 597, 12/16 320]
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、この従来技術では、ＮＡＮＤ型フラッシュメモリにアクセスするためのアドレス変換テーブルが、揮発性であるＳＲＡＭに格納される。このため、電源が投入される毎にアドレス変換テーブルを生成する必要が生じ、起動に時間がかかる。
【０００４】
それゆえに、この発明の主たる目的は、起動時間の短縮を図ることができる、メモリアクセス装置を提供することである。
【課題を解決するための手段】
【０００５】
請求項１の発明に従う半導体制御装置は、第１状態および第２状態の一方を示す識別子を不揮発態様で保持する保持手段(44)、電源オン操作が行われるとき保持手段によって保持された識別子が第１状態であるか否かを判別する判別手段(S3)、判別手段の判別結果が否定的であるとき第１不揮発性メモリ(46)へのアクセスのために参照されるアクセステーブルを揮発性メモリ(32)上に作成する作成手段(S7）、揮発性メモリ上のアクセステーブルを参照して所望のコンテンツを第１不揮発性メモリに記録する記録手段(S11)、揮発性メモリ上のアクセステーブルを記録手段の記録動作に関連して更新する更新手段(S13)、保持手段によって保持された識別子を更新手段の更新動作に関連して第１状態に設定する第１設定手段(S15)、電源オフ操作が行われたときアクセステーブルを揮発性メモリから第２不揮発性メモリ(44)に転送する第１転送手段(S19)、保持手段によって保持された識別子を第２転送手段の転送動作に関連して第２状態に設定する第２設定手段(S21)、および判別手段の判別結果が肯定的であるときアクセステーブルを第１不揮発性メモリから揮発性メモリに転送する第１転送手段(S5)を備える。
【０００６】
保持手段は、第１状態および第２状態の一方を示す識別子を不揮発態様で保持する。電源オン操作が行われると、判別手段は、保持手段によって保持された識別子が第１状態であるか否かを判別する。判別手段の判別結果が否定的であるとき、作成手段は、第１不揮発性メモリへのアクセスのために用いられるアクセステーブルを揮発性メモリ上に作成する。所望のコンテンツは揮発性メモリ上のアクセステーブルを参照して第１不揮発性メモリに記録手段によって記録され、揮発性メモリ上のアクセステーブルは記録手段の記録動作に関連して更新手段によって更新され、保持手段によって保持された識別子は更新手段の更新動作に関連して第１設定手段によって第１状態に設定される。電源オフ操作が行われると、第１転送手段はアクセステーブルを揮発性メモリから第２不揮発性メモリに転送し、保持手段によって保持された識別子は第１転送手段の転送動作に関連して第２設定手段によって第２状態に設定される。一方、判別手段の判別結果が肯定的であるとき、第２転送手段は、アクセステーブルを第１不揮発性メモリから揮発性メモリに転送する。
【０００７】
識別子が第２状態のとき、第２不揮発性メモリに格納されたアクセステーブルは、正当なアクセステーブルであると判断される。これによって、次に電源オン操作が行われるとき、第１不揮発性メモリに迅速にアクセスすることができる。
【０００８】
請求項２の発明に従うメモリアクセス装置は、請求項１に従属し、第1不揮発性メモリはＮＡＮＤ型のフラッシュメモリであり、第2不揮発性メモリはＮＯＲ型のフラッシュメモリである。
【０００９】
請求項３の発明に従うディジタルカメラは、請求項１または２に従属し、アクセステーブルは論理アドレスと第１不揮発性メモリの物理アドレスとの対応関係を示すテーブルである。
【００１０】
請求項４の発明に従うメモリアクセスプログラムは、第１状態および第２状態の一方を示す識別子を不揮発態様で保持する保持手段(44)を備えるメモリアクセス装置のプロセサ(24)に、電源オン操作が行われるとき保持手段によって保持された識別子が第１状態であるか否かを判別する判別ステップ(S3)、ステップの判別結果が否定的であるとき第１不揮発性メモリ(46)へのアクセスのために参照されるアクセステーブルを揮発性メモリ上(32)に作成する作成ステップ(S7)、揮発性メモリ上のアクセステーブルを参照して所望のコンテンツを第１不揮発性メモリに記録する記録ステップ(S11)、揮発性メモリ上のアクセステーブルを記録ステップの記録動作に関連して更新する更新ステップ(S13)、保持手段によって保持された識別子を更新手段の更新動作に関連して第１状態に設定する第１設定ステップ(S15)、電源オフ操作が行われたときアクセステーブルを揮発性メモリから第２不揮発性メモリに転送する第１転送ステップ(S19)、保持手段によって保持された識別子を第１転送ステップの転送動作に関連して第２状態に設定する第２設定ステップ(S21)、および判別手段の判別結果が肯定的であるときアクセステーブルを第２不揮発性メモリから揮発性メモリに転送する第２転送ステップ(S5)を実行させる。
【発明の効果】
【００１１】
この発明によれば、正当なアクセステーブルが第１不揮発メモリに格納されることによって、起動時間の短縮を図ることができる。
【００１２】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１３】
図１を参照して、この実施例のディジタルカメラ１０は、光学レンズ１２を含む。被写界の光学像は、光学レンズ１２を介してＣＣＤイメージャ１４の撮像面に照射される。撮像面では、光電変換によって被写界の光学像に対応する電荷つまり生画像信号が生成される。
【００１４】
キー入力装置２６の図示しない電源ボタンによって電源が投入されると、ＣＰＵ２４は、ＮＯＲ型フラッシュメモリ４４にアクセスする。図２によれば、ＮＯＲ型フラッシュメモリ４４は、プログラムエリア４４ａ，カメラ設定値エリア４４ｂおよび論理／物理変換テーブルエリア４４ｃを含む。プログラムエリア４４ａには、ＣＰＵ２４によって実行されるプログラムが記憶され、カメラ設定値エリア４４ｂには、ユーザによって記録された露光レベルやフラグなどのカメラ設定値が記憶され、そして論理／物理変換テーブルエリア４４ｃには、ＮＡＮＤ型フラッシュメモリ４６を制御する論理／物理変換テーブルが記憶される。
【００１５】
なお、論理／物理変換テーブルは、ＮＡＮＤ型フラッシュメモリ４６に記録されたコンテンツへのアクセスを制御するファイルであり、フラグは、ＮＯＲ型フラッシュメモリ４４に正当な論理／物理変換テーブルが格納されているか否かを判別する識別子である。
【００１６】
キー入力装置２６の図示しない電源ボタンによって電源オフ操作が行われた場合、ＣＰＵ２４は、正当な終了操作と判断し、フラグをオン状態に設定する。一方、出荷初期段階やキー入力装置２６の図示しない電源ボタンによって電源オフ操作を受けていないなどの場合、このフラグはオフ状態である。これによって、ＣＰＵ２４による起動直後にＮＡＮＤ型フラッシュメモリ４６へのアクセスが破綻することなく円滑な動作を実行することができる。
【００１７】
ＣＰＵ２４は、カメラ設定値を読み出し、このカメラ設定値に含まれるフラグに基づいて論理／物理変換テーブルを新しく作成すべきか否か判別する。フラグがオフ状態であれば、ＣＰＵ２４は、ＳＤＲＡＭ３２に論理／物理変換テーブルを新しく作成する。フラグがオン状態であれば、ＣＰＵ２４は、前以て論理／物理変換テーブルエリア４４ｃに記憶された論理／物理変換テーブルを読み出し、読み出された論理／物理変換テーブルをＳＤＲＡＭ３２に格納する。これによって、ＮＡＮＤ型フラッシュメモリ４６に記憶されたコンテンツを電源投入直後に再生することが可能である。
【００１８】
図１に戻って、キー入力装置２６の図示しないシャッタボタンを全押しすると、ＣＰＵ２４によって撮影／記録処理が実行される。ＣＰＵ２４はまず、プリ露光および間引き読み出しの繰り返しをドライバ２０に命令する。ドライバ２０は、イメージセンサ１４のプリ露光とこれによって生成された生画像信号の間引き読み出しとを繰り返し実行する。プリ露光および間引き読み出しは、１／３０秒毎に発生する垂直同期信号に応答して実行される。これによって、被写界の光学像に対応する低解像度の生画像信号が、３０ｆｐｓのフレームレートでイメージセンサ１４から出力される。
【００１９】
出力された各フレームの生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路１８によってノイズ除去，レベル調整およびＡ／Ｄ変換の一連の処理を施され、これによってディジタル信号である生画像データが得られる。生画像データは、信号処理回路１８によって、白バランス調整，色分離，ＹＵＶ変換などの信号処理を施され、これによってＹＵＶ形式の画像データに変換される。信号処理回路１８は、バス２８を通して所定量の画像データをメモリ制御回路３０に与え、この所定量の画像データの書き込みリクエストをメモリ制御回路３０に向けて発行する。所定量の画像データは、メモリ制御回路３０によってＳＤＲＡＭ３２に書き込まれる。こうして画像データは、図３に示す画像データエリア３２ａに所定量ずつ格納される。
【００２０】
なお、以下では説明を適宜省略するが、ＳＤＲＡＭ３２へのアクセスは必ずメモリ制御回路３０を通して行われる。また、バス２８上での画像データの転送速度は、信号処理回路１８およびビデオエンコーダ３４の各々の処理速度よりも格段に速い。このため、画像データがバス２８上で衝突することなく、データ転送処理が破綻することもない。
【００２１】
図１に戻って、ＣＰＵ３０は次に、ＪＰＥＧ圧縮をＪＰＥＧコーデック３８に命令する。ＪＰＥＧコーデック３８は、ＳＤＲＡＭ３２に格納された高解像度の画像データを読み出し、読み出された画像データにＪＰＥＧ圧縮を施し、そして圧縮画像データをメモリ制御回路３０を通して図３に示す圧縮画像データエリア３２ｂに格納する。
【００２２】
図１に戻って、圧縮画像データがＳＤＲＡＭ３２に格納されると、ＣＰＵ２４は、この圧縮画像データをメモリ制御回路３０を通して読み出す。読み出された圧縮画像データを含む画像ファイルは、ＮＡＮＤ型フラッシュメモリ４６に記録される。ＣＰＵ２４はまた、論理／物理変換テーブルを更新する。
【００２３】
なお、この実施例では、ＳＤＲＡＭ３２に格納された圧縮画像データをＩ／Ｆ回路４０を通して記録媒体４２に記録することも可能である。このとき、記録媒体４２は、着脱自在であり、図示しないスロットに装着されたときにＣＰＵ２４によってアクセス可能となる。
【００２４】
ＮＡＮＤ型フラッシュメモリ４６の一例が図４（Ａ）に示されている。図４（Ａ）を参照して、ＮＡＮＤ型フラッシュメモリ４６は、物理ブロック項、物理ブロックデータおよび論理ブロック項によって形成される。物理ブロック項は、物理ブロックデータのインデックスである。物理ブロックデータには、圧縮画像データがＣＰＵ２４によって格納され、論理ブロック項には、論理／物理変換テーブルに基づく物理ブロック項に対応する値がＣＰＵ２４によって割り当てられる。
【００２５】
図４（Ａ）によれば、ＮＡＮＤ型フラッシュメモリ４６は４フレーム相当の圧縮画像データを有し、４フレーム相当の圧縮画像データはブロックデータＢ０，ブロックデータＢ１，ブロックデータＢ２およびブロックデータＢ３である。ブロックデータＢ０は、物理ブロック項に“０”を割り当てられ、論理ブロック項に“４”を割り当てられる。ブロックデータＢ１は、物理ブロック項に“１”を割り当てられ、論理ブロック項に“２”を割り当てられる。ブロックデータＢ２は、物理ブロック項に“２”を割り当てられ、論理ブロック項に“３”を割り当てられる。ブロックデータＢ３は、物理ブロック項に“３”を割り当てられ、論理ブロック項に“１”を割り当てられる。
【００２６】
記録処理が行われると、ＣＰＵ２４は、かかる処理に応じて新規の圧縮画像データをブロックデータＢ４としてＮＡＮＤ型フラッシュメモリ４６に記録する。図４（Ｂ）によれば、ＮＡＮＤ型フラッシュメモリ４６に新規に記録されたブロックデータＢ４は、物理ブロック項に“４”を割り当てられ、論理ブロック項に“０”を割り当てられる。
【００２７】
論理／物理変換テーブルの一例が図５（Ａ）に示されている。図５（Ａ）を参照して、論理／物理変換テーブルは、物理ブロック項および論理ブロック項によって形成される。フラグがオン状態のとき、ＣＰＵ２４は、ＮＯＲ型フラッシュメモリ４４に記憶された論理／物理変換テーブルの物理ブロック項を読み出し、読み出された物理ブロック項を論理／物理変換テーブル３２ｃの物理ブロック項に割り当てる。ＣＰＵ２４はまた、ＮＯＲ型フラッシュメモリ４４に記憶された論理／物理変換テーブルの論理ブロック項を読み出し、読み出された論理ブロック項を論理／物理変換テーブルエリア３２ｃの論理ブロック項に割り当てる。こうして、ＮＯＲ型フラッシュメモリ４４に適合された論理／物理変換テーブルがＳＤＲＡＭ３２に格納される。
【００２８】
記録処理が行われると、ＣＰＵ２４は、かかる処理に応じて論理／物理変換テーブルエリア３２ｃに格納された論理／物理変換テーブルを更新する。具体的には、論理ブロック項に“４”が追加され、物理ブロック項に“０”が追加される。こうして、ＳＤＲＡＭ３２に格納された論理／物理変換テーブルの更新処理が行われる。
【００２９】
キー入力装置２６によって電源オン操作が行われると、ＣＰＵ２４は、具体的には図６に示すフロー図に従う処理を行う。
【００３０】
図６を参照して、ステップＳ１で、電源が投入されるまで待機する。電源が投入されると、ステップＳ３に進み、ＮＯＲ型フラッシュメモリ４４にアクセスし、フラグがオン状態であるか否か判別する。オン状態であればステップＳ５に進み、オフ状態であればステップＳ７に進む。ステップＳ５では、ＮＯＲ型フラッシュメモリ４４に記憶された論理／物理変換テーブルを読み出し、読み出された論理／物理変換テーブルをＳＤＲＡＭ３２の論理／物理変換テーブルエリア３２ｃに格納する。ステップＳ７では、ＮＡＮＤ型フラッシュメモリ４６に対応する論理／物理変換テーブルをＳＤＲＡＭ３２の論理／物理変換テーブルエリア３２ｃに新しく作成する。
【００３１】
ステップＳ９では、記録操作が行われたか否か判断する。判断結果がＹＥＳであればステップＳ１１に進み、判断結果がＮＯであればステップＳ１７に進む。ステップＳ１１では、撮影／記録処理を行う。本露光が撮影／記録処理によって行われ、これによって撮影された被写界の画像データが圧縮状態でＮＡＮＤ型フラッシュメモリ４６に記録される。ステップＳ１３では、ＳＤＲＡＭ３２に格納された論理／物理変換テーブルを更新する。これによって、ＮＯＲ型フラッシュメモリ４４に記憶された論理／物理変換テーブルは、ＳＤＲＡＭ３２に格納された論理／物理変換テーブルよりも古い情報となる。
【００３２】
ステップＳ１５では、フラグをオフ状態に設定し、ステップＳ９に戻る。フラグがオフ状態のとき、ＣＰＵ２４はＮＯＲ型フラッシュメモリ４４に記憶された論理／物理変換テーブルにアクセスしない。これによって、ＮＡＮＤ型フラッシュメモリ４６へのアクセスを正常に行うことができる。
【００３３】
ステップＳ１７では、電源ＯＦＦ操作が行われたか否か判断する。判断結果がＹＥＳであればステップＳ１９に進み、判断結果がＮＯであればステップＳ９に戻る。ステップＳ１９では、ＳＤＲＡＭ３２に格納された論理／物理変換テーブルをＮＯＲ型フラッシュメモリ４４の論理／物理変換テーブルエリア４４ｃに記憶する。ステップＳ２１では、フラグをオン状態に設定し、この処理を終える。この結果、ＮＯＲ型フラッシュメモリ４４に格納された論理／物理変換テーブルは、ＮＡＮＤ型フラッシュメモリ４６の最新の論理／物理変換テーブルであると判断される。これによって、次回電源ＯＮ操作が行われば、ＣＰＵ２４は迅速にＮＡＮＤ型フラッシュメモリ４６にアクセスすることができる。
【００３４】
以上の説明から分かるように、電源オン操作が行われると、ＣＰＵ２４は、ＮＯＲ型フラッシュメモリ４４によって保持されたフラグがオン状態であるか否かを判別する。フラグがオフ状態であれば、論理／物理変換テーブルはＳＤＲＡＭ３２上に作成される。撮影操作によって撮影された画像データは、ＳＤＲＡＭ３２上の論理／物理変換テーブルを参照してＮＡＮＤ型フラッシュメモリ４６に記録される。ＣＰＵ２４は、かかる記録処理に関連して論理／物理変換テーブルを更新し、フラグをオフ状態に設定する。電源オフ操作が行われると、ＣＰＵ２４は、論理／物理変換テーブルをＳＤＲＡＭ３２からＮＯＲ型フラッシュメモリ４４に転送し、フラグをオン状態に設定する。一方、フラグがオン状態であれば、ＮＯＲ型フラッシュメモリ４４上の論理／物理変換テーブルはＳＤＲＡＭ３２に転送される。
【００３５】
フラグがオフ状態のとき、ＮＯＲ型ラッシュメモリ４４に格納された論理／物理変換テーブルは、不当な論理／物理変換テーブルであると判断される。この結果、次に電源オン操作が行われたとき、ＳＤＲＡＭ３２に論理／物理変換テーブルを作成することにより、ＮＡＮＤ型フラッシュメモリ４６へのアクセスを円滑に実行することができる。
【００３６】
フラグがオン状態のとき、ＮＯＲ型フラッシュメモリ４４に格納された論理／物理変換テーブルは、正当な論理／物理変換テーブルであると判断される。これによって、次に電源オン操作が行われたとき、ＮＡＮＤ型フラッシュメモリ４６に迅速にアクセスすることができる。
【００３７】
なお、論理／物理変換テーブルをＳＤＲＡＭに作成するのに必要な時間は、ＮＡＮＤ型フラッシュメモリの容量により異なり、１６ＭＢであれば約４４ｍｓである。しかし、論理／物理変換テーブルが格納されたＮＯＲ型フラッシュメモリからＳＤＲＡＭに転送するのに必要な時間は、約４ｍｓである。この結果、論理／物理変換テーブルをＳＤＲＡＭに格納するのに必要な時間を１／１０に短縮するとこができる。
【図面の簡単な説明】
【００３８】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】図１実施例に適用されるＮＯＲ型フラッシュメモリのマッピング状態の一例を示す図解図である。
【図３】図１実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。
【図４】（Ａ）は図１実施例に適用されるＮＡＮＤ型フラッシュメモリのマッピング状態の一例を示す図解図であり、（Ｂ）は図１実施例に適用されるＮＡＮＤ型フラッシュメモリのマッピング状態の他の一例を示す図解図である。
【図５】（Ａ）は図１実施例に適用される論理／物理変換テーブルの動作の一例を示す図解図であり、（Ｂ）は図１実施例に適用される論理／物理変換テーブルの動作の他の一例を示す図解図である。
【図６】ＣＰＵ動作の一部を示すフロー図である。
【符号の説明】
【００３９】
１０  …  ディジタルカメラ
１２  …  光学レンズ
１４  …  ＣＣＤイメージャ
１８  …  信号処理回路
２０  …  ドライバ
２２  …  ＴＧ
２４  …  ＣＰＵ
２６  …  キー入力装置
２８  …  バス
３０  …  メモリ制御
３２  …  ＳＤＲＡＭ
３６  …  液晶モニタ
３８  …  ＪＰＥＧコーデック
４２  …  記録媒体
４４  …  ＮＯＲ型フラッシュメモリ
４６  …  ＮＡＮＤ型フラッシュメモリ
【図１】
2006277160.tif 000003
【図２】
2006277160.tif 000004
【図３】
2006277160.tif 000005
【図４】
2006277160.tif 000006
【図５】
2006277160.tif 000007
【図６】
2006277160.tif 000008