(57)【要約】【課題】簡単な構成で実用上十分且つ確実なアドレス電力低減を実現する。【解決手段】表示パネルの駆動装置は、入力された映像信号に応じてセル毎の点灯又は非点灯を表すセルデータを作成する映像信号処理部１と、各行電極１０２，１０３に電圧を順次印加するスキャンを行うＹスキャンドライバ９と、セルデータに応じて点灯させるセルに対応した列電極１０６に電圧を印可するデータ書き込みを、スキャンと同期して行うＸアドレスドライバ７と、Ｘアドレスドライバ７がデータ書き込みに要する消費電力又は消費電流をセルデータに基づいて計算するアドレス電力計算部２と、計算結果に基づいてスキャンの順序を決定する最適アドレス法決定部３とを有する。【選択図】  図１
2006071774.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極とこの行電極に交差して配列された複数の列電極とを備えた表示パネルを有し、各行電極に書込電圧を順次印加するスキャンを行うと共に、前記行電極と列電極の交差部の各々に形成されるセルのうち点灯させるセルに対応した列電極にアドレス電圧を印可することを前記スキャンと同期して行う駆動装置であって、
入力された映像信号に応じてセル毎の点灯又は非点灯を表すセルデータを作成する映像信号処理手段と、
前記スキャンを行うスキャン制御手段と、
前記セルデータに応じて点灯させるセルに対応した列電極にアドレス電圧を印可するデータ書き込みを、前記スキャンと同期して行う列電極制御手段と、
前記列電極制御手段がデータ書き込みに要する消費電力又は消費電流を前記セルデータに基づいて計算する計算手段と、
この計算結果に基づいて前記スキャンの順序を決定するスキャン順序決定手段とを有することを特徴とする表示パネルの駆動装置。
【請求項２】
請求項１記載の表示パネルの駆動装置において、
前記計算手段は、予め定められた複数種類のスキャン順序についてデータ書き込みの際の前記列電極制御手段の消費電力又は消費電流を計算し、
前記スキャン順序決定手段は、前記複数種類のスキャン順序の中から１つを選択することを特徴とする表示パネルの駆動装置。
【請求項３】
請求項２記載の表示パネルの駆動装置において、
前記スキャン順序決定手段は、前記計算手段の計算結果に基づいて前記複数種類のスキャン順序の中から前記消費電力又は消費電流が最も小さいスキャン順序を最適なスキャン順序として決定することを特徴とする表示パネルの駆動装置。
【請求項４】
請求項１記載の表示パネルの駆動装置において、
前記スキャン順序の決定は、全ての行電極を１回スキャンする期間単位で行われることを特徴とする表示パネルの駆動装置。
【請求項５】
請求項１記載の表示パネルの駆動装置において、
前記消費電力又は消費電流の計算は、前記列電極を駆動する列電極制御手段の駆動ＩＣ単位で行われることを特徴とする表示パネルの駆動装置。
【請求項６】
請求項１記載の表示パネルの駆動装置において、
１フィールドを複数のサブフィールドに分割して階調を表現するサブフィールド法を用いる場合、前記消費電力又は消費電流の計算と前記スキャン順序の決定は、サブフィールド単位で行われることを特徴とする表示パネルの駆動装置。
【請求項７】
請求項６記載の表示パネルの駆動装置において、
前記計算手段は、前記複数のサブフィールドの各々について前記消費電力又は消費電流を計算し、
前記スキャン順序決定手段は、サブフィールド毎の計算結果に基づいて前記スキャンの順序を決定することを特徴とする表示パネルの駆動装置。
【請求項８】
請求項１記載の表示パネルの駆動装置において、
前記計算手段は、前記表示パネルを複数のエリアに分割して、各エリア毎に前記消費電力又は消費電流を計算し、
前記スキャン順序決定手段は、エリア毎の計算結果に基づいて前記スキャン順序を決定することを特徴とする表示パネルの駆動装置。
【請求項９】
請求項１記載の表示パネルの駆動装置において、
前記スキャン順序決定手段は、次にスキャンする行電極上のセルを第１のセル、直前にスキャンした行電極上の前記第１のセルと上下方向に並ぶセルを第２のセルとしたとき、前記第１のセルに前記第２のセルと同じ値が書き込まれる第１のセル数が最も多い行電極を次にスキャンする行電極として選択するように前記スキャン順序を決定することを特徴とする表示パネルの駆動装置。
【請求項１０】
請求項１記載の表示パネルの駆動装置において、
さらに、前記列電極にアドレス電圧を印加する電源の消費電流を検出する電流検出手段を有し、
前記スキャン順序決定手段は、前記スキャン順序を決定する際の判定要素として前記電流検出手段の検出結果を用いることを特徴とする表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ、液晶ディスプレイ、ＦＥＤ、有機ＥＬ等の平面型の表示パネルの駆動装置に関するものである。
【背景技術】
【０００２】
奥行きが小さい平面型表示装置として、マトリクス型の画素構成を持つプラズマディスプレイ、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等が公共表示、テレビ、ＰＣモニター、情報端末等の用途に用いられ、急速に用途および生産規模が拡大している。
【０００３】
このようなマトリクス型平面ディスプレイでは、直接発光を行うために消費される電力のほかに、発光させる画素を選択する「スキャン」においても電極間静電容量への充放電電流に起因する無効電力が発生する。
ここでは、大型化が容易な反面、１フィールドを複数のサブフィールドに分割して中間階調を表現するために単位時間のスキャンの回数が多く、上述の充放電電流の問題が顕在化しやすいプラズマディスプレイパネル（以下、ＰＤＰとする）の駆動回路について述べる。
【０００４】
図１３は、一般的なＡＣ型ＰＤＰの構造を示す分解斜視図である。ＰＤＰは、図１３に示すように、表示面側のガラス基板１００と背面側のガラス基板１０１とを所定の高さの空間を保って貼り合わせた構造を有する。ガラス基板１００の内面には、互いに平行なスキャン電極１０２と共通電極１０３とが交互に配置される。このうち、全ての共通電極１０３は、ガラス基板１００の電極引き出し端で互いに接続されている。そして、電極保護と放電特性改善のために、電極１０２，１０３を覆うように誘電体層１０４とＭｇＯ等からなる保護膜１０５とが形成されている。
【０００５】
一方、背面側のガラス基板１０１上には、スキャン電極１０２および共通電極１０３と直交する方向にアドレス電極１０６が形成され、各アドレス電極１０６の間には隔壁１０７が形成され、さらに隔壁１０７で隔てられた各アドレスラインにはＲ（赤）、Ｇ（緑）、Ｂ（青）の蛍光体１０８が塗布される。以上のようなガラス基板１００の構造とガラス基板１０１の構造とを別々に作製した後、ガラス基板１００と１０１とを貼り合わせて封着する。そして、封着したＰＤＰの内部を排気した後、Ｈｅ，Ｎｅ，Ｘｅ等の不活性混合ガスを内部に充填する。
【０００６】
図１４は、図１３のＰＤＰを用いた一般的なＡＣ型ＰＤＰの駆動装置の構成を示すブロック図である。図１４において、１は映像信号処理部、４は表示データ制御部、５はフレームメモリ、６は駆動制御部、７はＸアドレスドライバ、８はＺ共通ドライバ、９はＹスキャンドライバ、１０はＰＤＰである。
【０００７】
発光の手順としては、Ｙスキャンドライバ９とＺ共通ドライバ８によりスキャン電極１０２と共通電極１０３との間に放電を起こさせることにより空間電荷を十分に発生させた後、壁電荷（誘電体層１０４に蓄積される表面電荷）を消去する。その後、Ｙスキャンドライバ９からスキャン電極１０２の１本ずつに電圧を順番に印加するスキャンを行い、選択されたスキャンライン上に点灯させたい画素がある場合のみ、スキャンと同期してＸアドレスドライバ７からアドレス電極１０６に電圧を印可する。これにより、電圧が印加されたスキャン電極１０２とアドレス電極１０６との交点に位置する画素にのみ放電が起き、壁電荷が形成される。
【０００８】
全ラインのスキャンを終えた後、スキャン電極１０２と共通電極１０３との間に放電電圧よりやや低い電圧を印可すると、壁電圧（壁電荷によって誘起される電圧）と印可電圧との合計が放電電圧を越えるため、壁電荷が形成された画素にのみ放電が起きる。印加電圧の極性を交番させることにより放電を連続的に起こすことができ、その交番回数を設定することにより、輝度の調整が可能になる。
【０００９】
ところで、ＰＤＰでは、１フィールドを複数のサブフィールドに分割して各サブフィールドの発光輝度を適切に設定し、発光させるサブフィールドを表現したい階調に合わせて画素単位で適宜選択するサブフィールド法が一般的に用いられる。このように、ＰＤＰでは、１フィールドを複数のサブフィールドに分割して表現することにより、多階調表示を実現している。また、Ｒ，Ｇ，Ｂの３原色を表示するサブ画素を一組の画素として構成し、各サブ画素の階調を独立して制御することにより、フルカラー表示を実現している。
【００１０】
サブフィールド法では、サブフィールドの数を多くすることにより、より良好な画質を得易くなるが、その一方で、単位時間当たりのスキャン回数が増加するため、スキャンに伴うアドレス電力損失も大きくなるという問題点があった。特に、階調特性をより改善するために、ディザや誤差拡散の技術を適用した場合、アドレス電極と他のアドレス電極との間の静電容量の充放電による無効電力、並びにアドレス電極とスキャン電極及び共通電極との間の静電容量の充放電による無効電力が著しく大きくなる場合があった。
【００１１】
アドレスドライバの電力損失を低減する方法として、インダクタ、キャパシタ、ＦＥＴ等の回路素子をアドレスＩＣの電源回路に追加して、ＬＣ共振により、電極間容量に溜まった電荷を回収し、再利用する方法が提案されている（例えば、特許文献１参照）。
また、アドレスドライバの電力損失を低減する他の方法として、アドレス電流を検出して、過電流となった場合は、アドレス電極に印加するパルス信号の周波数を下げる方法が提案されている（例えば、特許文献２参照）。
【００１２】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【特許文献１】特開２００３−２５５８８５号公報
【特許文献２】特開平７−１５２３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に開示された方法では、追加回路が多数必要となり、また電荷の回収を行うために回収用ＬＣ共振周期の半分の時間を要し、スキャン時間が長くなってしまうという問題点があった。
【００１４】
また、特許文献２に開示された方法では、アドレス周波数を制御するために、表示画質が劣化してしまうという問題点があった。以上の問題点はＰＤＰ以外の表示パネルでも同様に発生する。
【００１５】
本発明は、上記のような問題点を解決し、プラズマディスプレイパネル等の表示パネルの駆動装置において、簡単な構成で実用上十分且つ確実なアドレス電力低減を実現することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、複数の行電極とこの行電極に交差して配列された複数の列電極とを備えた表示パネルを有し、各行電極に書込電圧を順次印加するスキャンを行うと共に、前記行電極と列電極の交差部の各々に形成されるセルのうち点灯させるセルに対応した列電極にアドレス電圧を印可することを前記スキャンと同期して行う駆動装置であって、入力された映像信号に応じてセル毎の点灯又は非点灯を表すセルデータを作成する映像信号処理手段と、前記スキャンを行うスキャン制御手段と、前記セルデータに応じて点灯させるセルに対応した列電極にアドレス電圧を印可するデータ書き込みを、前記スキャンと同期して行う列電極制御手段と、前記列電極制御手段がデータ書き込みに要する消費電力又は消費電流を前記セルデータに基づいて計算する計算手段と、この計算結果に基づいて前記スキャンの順序を決定するスキャン順序決定手段とを有するものである。
また、本発明の表示パネルの駆動装置の１構成例において、前記計算手段は、予め定められた複数種類のスキャン順序についてデータ書き込みの際の前記列電極制御手段の消費電力又は消費電流を計算し、前記スキャン順序決定手段は、前記複数種類のスキャン順序の中から１つを選択するものである。
また、本発明の表示パネルの駆動装置の１構成例において、前記スキャン順序決定手段は、前記計算手段の計算結果に基づいて前記複数種類のスキャン順序の中から前記消費電力又は消費電流が最も小さいスキャン順序を最適なスキャン順序として決定するものである。
【００１７】
また、本発明の表示パネルの駆動装置の１構成例において、前記スキャン順序の決定は、全ての行電極を１回スキャンする期間単位で行われるものである。
また、本発明の表示パネルの駆動装置の１構成例において、前記消費電力又は消費電流の計算は、前記列電極を駆動する列電極制御手段の駆動ＩＣ単位で行われるものである。
また、本発明の表示パネルの駆動装置の１構成例において、１フィールドを複数のサブフィールドに分割して階調を表現するサブフィールド法を用いる場合、前記消費電力又は消費電流の計算と前記スキャン順序の決定は、サブフィールド単位で行われるものである。
また、本発明の表示パネルの駆動装置の１構成例において、前記計算手段は、前記複数のサブフィールドの各々について前記消費電力又は消費電流を計算し、前記スキャン順序決定手段は、サブフィールド毎の計算結果に基づいて前記スキャンの順序を決定するものである。
また、本発明の表示パネルの駆動装置の１構成例において、前記計算手段は、前記表示パネルを複数のエリアに分割して、各エリア毎に前記消費電力又は消費電流を計算し、前記スキャン順序決定手段は、エリア毎の計算結果に基づいて前記スキャン順序を決定するものである。
【００１８】
また、本発明の表示パネルの駆動装置の１構成例において、前記スキャン順序決定手段は、次にスキャンする行電極上のセルを第１のセル、直前にスキャンした行電極上の前記第１のセルと上下方向に並ぶセルを第２のセルとしたとき、前記第１のセルに前記第２のセルと同じ値が書き込まれる第１のセル数が最も多い行電極を次にスキャンする行電極として選択するように前記スキャン順序を決定するものである。
また、本発明の表示パネルの駆動装置の１構成例は、さらに、前記列電極にアドレス電圧を印加する電源の消費電流を検出する電流検出手段を有し、前記スキャン順序決定手段は、前記スキャン順序を決定する際の判定要素として前記電流検出手段の検出結果を用いるものである。
【発明の効果】
【００１９】
本発明によれば、入力された映像信号に応じてセル毎の点灯又は非点灯を表すセルデータを作成する映像信号処理手段と、スキャンを行うスキャン制御手段と、セルデータに応じて点灯させるセルに対応した列電極にアドレス電圧を印可するデータ書き込みを、スキャンと同期して行う列電極制御手段と、列電極制御手段がデータ書き込みに要する消費電力又は消費電流をセルデータに基づいて計算する計算手段と、この計算結果に基づいてスキャンの順序を決定するスキャン順序決定手段とを設けることにより、サブフレームマッピングや、レベルコーディングに制約を加えることなく、画質に影響を与えずに列電極制御手段の消費電力削減が可能である。また、本発明では、従来のような電荷回収等の回路追加が不要で、ＬＳＩ内への簡単な回路追加のみで実現可能である。また、従来のような電荷回収を用いないため、スキャン時間に対するオーバーヘッドが生じることがなく、スキャン時間が長くなることがない。また、本発明では、アドレス周波数は不変であるため、表示画質は劣化しない。
【００２０】
また、消費電力又は消費電流の計算を、列電極を駆動する列電極制御手段の駆動ＩＣ（アドレスドライバ）単位で行うことにより、列電極制御手段の駆動ＩＣが複数存在し、これらのうち一部の駆動ＩＣに負荷が集中するような場合でも、確実な電力保護が可能である。
【００２１】
また、列電極にアドレス電圧を印加する電源の消費電流を検出する電流検出手段を設けることにより、セルデータに基づく消費電力又は消費電流の計算に加えて、電源の消費電流を実際に検出することにより、確実な電力保護が可能である。
【発明を実施するための最良の形態】
【００２２】
本発明は、ＰＤＰのスキャン期間において、隣接するアドレス電極間の静電容量、アドレス電極とスキャン電極間の静電容量、およびアドレス電極と共通電極間の静電容量への充放電により消費される無効電力を、あらかじめサブフィールド単位、ＸアドレスドライバＩＣ単位で計算して、これに基づき最適なスキャン順序を決定してスキャンを実行することにより、アドレス電極間の静電容量、アドレス電極とスキャン電極間の静電容量、およびアドレス電極と共通電極間の静電容量による無効電力を削減するようにしたものである。
【００２３】
［第１の実施の形態］
以下、本発明の実施の形態に係る駆動装置の具体例を図面を参照しながら詳細に説明する。図１は、本発明の第１の実施の形態に係るＰＤＰの駆動装置の構成を示すブロック図である。図１において、１は映像信号処理部、２はアドレス電力計算部、３は最適スキャン法決定部、４は表示データ制御部、５はフレームメモリ、６は駆動制御部、７はＸアドレスドライバ、８はＺ共通ドライバ、９はＹスキャンドライバ、１０はＰＤＰである。駆動制御部６とＹスキャンドライバ９とはスキャン制御手段を構成し、Ｘアドレスドライバ７は列電極制御手段を構成し、アドレス電力計算部２は計算手段を構成し、最適スキャン法決定部３はスキャン順序決定手段を構成している。
【００２４】
ＰＤＰ１０においては、図１３に示したように、表示面側のガラス基板１００の内面に複数の行電極が平行に形成されている。行電極は、互いに平行なスキャン電極１０２と共通電極１０３とからなり、複数の行電極を形成したときにスキャン電極１０２と共通電極１０３とが交互に配置されるようになっている。そして、各スキャン電極１０２は、基板端から引き出され、Ｙスキャンドライバ９に接続される。また、各共通電極１０３は、ガラス基板１００の電極引き出し端で互いに接続された後に、Ｚ共通ドライバ８に接続される。
【００２５】
一方、図１３に示したように、背面側のガラス基板１０１上には、スキャン電極１０２及び共通電極１０３と直交する方向にアドレス電極（列電極）１０６が形成されている。各アドレス電極１０６は、ガラス基板の端から引き出され、Ｘアドレスドライバ７に接続される。隣接するアドレス電極１０６の間は隔壁１０７で仕切られ、隔壁１０７で隔てられた各アドレスラインにはアドレス電極１０６を覆う形で蛍光体１０８が塗布されている。そして、１対のスキャン電極１０２および共通電極１０３と１つのアドレス電極１０６との交差部に１サブ画素を構成するセルが形成される。各セルは、当該電極１０２，１０３，１０６に印加される適宜の電圧にしたがって放電、電荷蓄積及び発光する機能を有している。
【００２６】
映像信号処理部１は、入力された映像信号をサブ画素（セル）毎のセルデータに変換すると共に、フィールド毎のセルデータをあらかじめ定められた複数のサブフィールドの重み付けに応じて、各サブフィールドの点灯又は非点灯を表す複数のサブフィールドデータに分割する。
【００２７】
図２の例は、１フィールド表示期間が８個のサブフィールドＳＦ１〜ＳＦ８により構成され、２５６階調表示が行われる例である。各サブフィールドＳＦ１〜ＳＦ８では、サブ画素の点灯期間である維持発光期間がそれぞれ階調数１（＝２0 ），２（＝２1 ），４（＝２2 ），８（＝２3 ），１６（＝２4 ），３２（＝２5 ），６４（＝２6 ），１２８（＝２7 ）として重み付けされている。
【００２８】
このように、１フィールドを８個のサブフィールドＳＦ１〜ＳＦ８に分割する場合、セルデータの値が２５５であるとすれば、このセルデータは１，１，１，１，１，１，１，１（全てのサブフィールドを点灯）の８個のサブフィールドデータに分割される。また、セルデータの値が０であるとすれば、このセルデータは０，０，０，０，０，０，０，０（全てのサブフィールドを非点灯）のサブフィールドデータに分割される。なお、図２のサブフィールド構成は１例であって、これに限るものではない。
【００２９】
映像信号処理部１によって生成されたサブフィールドデータは、フレームメモリ５にいったん格納される。このとき、フレームメモリ５に格納されたサブフィールドデータは、表示データ制御部４によってＸアドレスドライバ７の入力仕様に合わせて並べ替えられる。
【００３０】
発光の手順は、従来技術と同様である。すなわち、駆動制御部６は、Ｙスキャンドライバ９とＺ共通ドライバ８を制御して、スキャン電極１０２と共通電極１０３との間に消去電圧を印加して、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を消去する（消去工程）。続いて、駆動制御部６は、Ｙスキャンドライバ９を制御して、ＰＤＰ１０の各スキャン電極１０２を１本ずつ選択し、Ｙスキャンドライバ９から選択したスキャン電極１０２に書込電圧を印加するスキャンを各スキャン電極１０２について順番に行う。
【００３１】
このとき、表示データ制御部４は、選択されたスキャン電極１０２上に点灯させたいサブ画素がある場合（サブ画素に対応するサブフィールドデータが点灯を表している場合）、Ｘアドレスドライバ７を制御して、点灯させたいサブ画素に対応するアドレス電極１０６にＸアドレスドライバ７からアドレス電圧を印可することを書込電圧の印加と同期して行う（書込工程）。これにより、書込電圧が印加されたスキャン電極１０２とアドレス電圧が印加されたアドレス電極１０６との交点に位置するサブ画素にのみ選択的に放電が起き、壁電荷が形成されて、点灯サブ画素の状態に設定される。
【００３２】
全ラインのスキャンを終えた後、駆動制御部６は、Ｙスキャンドライバ９とＺ共通ドライバ８を制御して、全てのスキャン電極１０２と共通電極１０３との間に放電電圧よりやや低く壁電荷による電位差（壁電圧）との合計が放電電圧より大きい適切な値の維持電圧を繰り返し印可する（維持放電発光工程）。維持電圧の極性を交番させることにより放電を連続的に起こすことができ、その交番回数をサブフィールドの重み付けに応じて設定することにより、輝度の調整が可能になる。
【００３３】
つまり、壁電荷が残留して点灯サブ画素の状態にあるセルは、極性の異なる維持電圧が交互に印加される度に放電(維持放電)し、その発光状態を維持する。極性の異なる１対の維持電圧が印加される回数（維持放電発光期間の発光回数）は、対応するサブフィールドの重み付けに応じて駆動制御部６により設定される。
以上のような消去工程と書込工程と維持放電発光工程とを１フィールド内において各サブフィールド毎に実行することにより、映像信号に対応した中間輝度が得られる。
【００３４】
次に、アドレス電力計算部２は、以上のようなサブフィールド毎の処理において書込工程が実行される前に、映像信号処理部１から出力されたサブフィールドデータに基づいて、予め定められた複数種類のスキャン順序についてデータ書き込みの際のＸアドレスドライバ７の無効電力（又は無効電流）を計算することをサブフィールド毎に行う。
【００３５】
最適スキャン法決定部３は、アドレス電力計算部２の計算結果に基づいて複数種類のスキャン順序の中からデータ書き込みの際の無効電力又は無効電流が最も小さいスキャン順序を最適なスキャン順序として決定し、この決定したスキャン順序でスキャンを行うように指定する信号を表示データ制御部４に送る。表示データ制御部４は、同様の指定を行う信号を駆動制御部６に送る。駆動制御部６は、決定されたスキャン順序でスキャンを行うようにＹスキャンドライバ９を制御する。
【００３６】
こうして、本実施の形態では、データ書き込みの際のＸアドレスドライバ７の無効電力又は無効電流が最も小さいスキャン順序でサブフィールド毎のスキャンを行うようにしたので、無効電力を削減することができ、書込工程時における消費電力を低減することができる。
【００３７】
なお、データ書き込みの際の無効電力又は無効電流が最も小さいスキャン順序でスキャンを行った場合でも、Ｘアドレスドライバ７の消費電力が規定値を超える場合には、最適スキャン法決定部３は、映像信号処理部１に電力保護信号を送る。電力保護信号を受け取った映像信号処理部１は、入力映像信号のレベルを絞る（すなわち、セルデータの値を小さくする）、列電極方向の解像度を制限する（すなわち、垂直方向の高域成分をカットする）、使用サブフィールド数を減らす（すなわち、低階調に対応するサブフィールドデータを全て０にする）等により、Ｘアドレスドライバ７の消費電力が規定値以下となるようにして、電力保護（過電流保護）を行う。
【００３８】
本発明に係る駆動装置は、基本的には、スキャンを行うマトリクス型表示パネルを用いる装置なら全て採用可能であるが、特にサブフィールド法を用いて階調表現を行う表示パネルで有効である。
【００３９】
図３は、隣接するアドレス電極１０６間の静電容量、アドレス電極１０６とスキャン電極１０２間の静電容量、およびアドレス電極１０６と共通電極１０３間の静電容量を模式的に表す図である。図３において、Ｃｍ１は隣接するアドレス電極１０６間の静電容量、Ｃｍ２はアドレス電極１０６とスキャン電極１０２間の静電容量、およびアドレス電極１０６と共通電極１０３間の静電容量である。また、Ｖ１は隣接するアドレス電極１０６間の電圧、Ｖ２はアドレス電極１０６とスキャン電極１０２間の電圧、およびアドレス電極１０６と共通電極１０３間の電圧である。スキャン期間中において、共通電極の電位は固定されている。また、各スキャン電極は一走査期間中に一回だけスキャン電圧Ｖｓｃを印加され、それ以外は電位が固定されている。よってスキャン期間における電極間容量Ｃｍ１，Ｃｍ２により発生する無効電力および無効電流を計算するには、アドレス電圧Ｖａのみを考えれば実用上十分な精度が得られる。
【００４０】
図４は、図３に示した電極間容量Ｃｍ１，Ｃｍ２とアドレス電圧Ｖａにより発生する無効電力および無効電流と、スキャン期間中に加わるアドレス電圧Ｖａの波形との関係を示す図であり、無効電力および無効電流をアドレス電極電位の時間変化と隣接するアドレス電極との電位差により４種類に分類したものである。図４では、Ｎ−１番目のスキャン電極１０２とこれに隣り合うＮ番目のスキャン電極１０２に順番に書込電圧が印加されたときに、Ｒ，Ｇ，Ｂの３サブ画素にそれぞれ対応する３本のアドレス電極１０６に「Ｈ」または「Ｌ」レベルのどちらの電圧が加えられているかを示している。「Ｈ」はＶａ（Ｖ）に対応し、「Ｌ」は０（Ｖ）に対応している。
【００４１】
１サブ画素を書き込む際に隣接するサブ画素間で生じる無効電力Ｐｄ及び無効電流Ｉｄは、１スキャンライン前のサブ画素に対応するアドレス電極の電位と、１スキャンライン前でかつ１アドレスライン前のサブ画素に対応するアドレス電極の電位と、現在のサブ画素に対応するアドレス電極の電位と、１アドレスライン前のサブ画素に対応するアドレス電極の電位とから４種類に場合分けすることが可能である。
【００４２】
例えば現在のサブ画素がラインＮのＧのサブ画素であるとすると、図４（Ａ）に示す例は、現在のサブ画素Ｇとその１ドット前のサブ画素Ｒに対応するアドレス電極の電位が共に「Ｌ」レベルで、１ライン前のラインＮ−１のサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が互いに反転している場合である（以下、ケース１と呼ぶ）。このケース１の場合、無効電力Ｐｄ＝１／２（Ｃｍ１＋ｋ・Ｃｍ２）Ｖａ2 となり、無効電流Ｉｄ＝１／２（Ｃｍ１＋ｋ・Ｃｍ２）Ｖａとなる。ｋはスキャン期間中に図３のアドレス電極１０６とスキャン電極１０２間に印加されたバイアス電圧Ｖｂｓ、及びアドレス電極１０６と共通電極１０３間に印加された直流バイアス電圧Ｖｂｃにより決定される係数である。
【００４３】
図４（Ｂ）に示す例は、ラインＮのサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が共に「Ｌ」レベルで、ラインＮ−１のサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が共に「Ｈ」レベルの場合である（以下、ケース２と呼ぶ）。このケース２の場合、隣接するアドレス電極間の電位差は０Ｖで変化しないため、アドレス電極間容量Ｃｍ１による無効電力は生じない。よって、無効電力Ｐｄ＝１／２（ｋ・Ｃｍ２）Ｖａ2 となり、無効電流Ｉｄ＝１／２（ｋ・Ｃｍ２）Ｖａとなる。
【００４４】
図４（Ｃ）に示す例は、ラインＮのサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が互いに反転し、かつラインＮ−１のサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位がラインＮのサブ画素Ｇ，Ｒに対して反転している場合である（以下、ケース３と呼ぶ）。このケース３の場合、隣接するアドレス電極１０６の間には１ラインスキャン毎に逆方向にアドレス電圧Ｖａが印加されるため、無効電力Ｐｄ＝１／２（２Ｃｍ１＋ｋ・Ｃｍ２）Ｖａ2 となり、無効電流Ｉｄ＝１／２（２Ｃｍ１＋ｋ・Ｃｍ２）Ｖａとなる。
【００４５】
図４（Ｄ）に示す例は、ラインＮのサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が互いに反転し、かつラインＮ−１のサブ画素Ｇ，Ｒに対応するアドレス電極の電位がそれぞれラインＮのサブ画素Ｇ，Ｒと同一の場合である。また、図４（Ｅ）に示す例は、ラインＮのサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位が共に「Ｌ」レベルで、ラインＮ−１のサブ画素Ｇ，Ｒにそれぞれ対応するアドレス電極の電位も「Ｌ」レベルの場合である。この図４（Ｄ）、図４（Ｅ）の例をケース４と呼ぶ。このケース４の場合、図３の隣接するアドレス電極１０６間の静電容量Ｃｍ１、アドレス電極１０６とスキャン電極１０２、及びアドレス電極１０６と共通電極１０３の間に掛かる電圧に変化はないため、無効電力Ｐｄ及び無効電力Ｉｄは共に０である。なお、図４（Ａ）〜図４（Ｅ）において、ラインＮ−１、ラインＮの電圧波形を反転させた場合もケース１からケース４の分類は同じになる。
【００４６】
図５は、アドレス電力計算部２の基本構成を示すブロック図である。アドレス電力計算部２は、ラインメモリ３１と、Ｄフリップフロップ３２−１，３２−２と、排他的論理和回路３３−１，３３−２，３３−３と、デコーダ３４と、積分器３５−１，３５−２，３５−３と、乗算器３６−１，３６−２，３６−３と、加算器３７とを有する。
【００４７】
サブフィールドの点灯又は非点灯（「１」又は「０」）を表すＲＧＢサブ画素のデータをマルチプレックスしたサブフィールドデータは、排他的論理和回路３３−１に直接入力されると共に、Ｄフリップフロップ３２−１により１ドット分遅延された後に排他的論理和回路３３−１に入力される。排他的論理和回路３３−１は、現在のサブフィールドデータとＤフリップフロップ３２−１から出力される１ドット前のサブフィールドデータとの排他的論理和をとる。これにより、現在のサブ画素のデータとこれに隣り合う１ドット前のサブ画素のデータとが同一かどうか判定される。
【００４８】
また、ラインメモリ３１に入力されたサブフィールドデータは１ライン分遅延され、排他的論理和回路３３−２に入力されると共に、Ｄフリップフロップ３２−２により１ドット分遅延された後に排他的論理和回路３３−２に入力される。排他的論理和回路３３−２は、ラインメモリ３１から出力される１ライン前のサブフィールドデータとＤフリップフロップ３２−２から出力される１ライン前でかつ１ドット前のサブフィールドデータとの排他的論理和をとる。これにより、１ライン前のサブ画素のデータと１ライン前でかつ１ドット前のサブ画素のデータとが同一かどうか判定される。
【００４９】
さらに、排他的論理和回路３３−３は、Ｄフリップフロップ３２−１の出力とＤフリップフロップ３２−２の出力との排他的論理和をとる。これにより、現在より１ドット前のサブ画素のデータとこのサブ画素より１ライン前のサブ画素のデータとが同一かどうか判定される。
【００５０】
デコーダ３４は、排他的論理和回路３３−１，３３−２，３３−３から出力される判定信号Ａ，Ｂ，Ｃに基づいて図６に示すデコードテーブル３４０を参照し、現在のサブ画素を含む４サブ画素（現在のサブ画素と、１ドット前のサブ画素と、１ライン前のサブ画素と、１ライン前でかつ１ドット前のサブ画素）の関係が前述のケース１〜ケース４のいずれに該当するかを判定して、無効電力が生じる場合は、前述のケース１〜ケース３に対応する出力Ｘ，Ｙ，Ｚのいずれかに選択信号「１」を出力する。  積分器３５−１、３５−２、３５−３はデコーダ３４の出力Ｘ，Ｙ，Ｚを１サブフィールド分のデータをスキャンする間積分する。
乗算器３６−１，３６−２，３６−３はケース１〜ケース３に場合分けして積分された積分器３５−１、３５−２、３５−３の出力にそれぞれに応じた係数を乗じる。
【００５１】
判定信号Ａ，Ｂ，Ｃが全て０の場合は、図４（Ｅ）に示したケース４に相当し、判定信号Ａ，Ｂ，Ｃが１，１，０の場合は、図４（Ｅ）に示したケース４に相当する。ケース４の場合、無効電流は発生しないので、デコーダ３４は出力を行わず、ケース４に対応する積分器と乗算器は存在しない。
【００５２】
判定信号Ａ，Ｂ，Ｃが０，０，１の場合は、図４（Ｂ）に示したケース２に相当する。ケース２の場合、デコーダ３４は積分器３５−２に出力を行い、積分器３５−２はデコーダ３４の出力を１サブフィールドのスキャン期間中積分し、乗算器３６−２は積分器３５−２の出力に係数Ｃｍ２を乗算する。
【００５３】
判定信号Ａ，Ｂ，Ｃが０，１，０の場合、０，１，１の場合、１，０，０の場合、あるいは１，０，１の場合は、図４（Ａ）に示したケース１に相当する。ケース１の場合、デコーダ３４は積分器３５−１に出力を行い、積分器３５−１はデコーダ３４の出力を１サブフィールドのスキャン期間中積分し、乗算器３６−１は積分器３５−１の出力に係数（Ｃｍ１＋Ｃｍ２）を乗算する。
【００５４】
判定信号Ａ，Ｂ，Ｃが全て１の場合は、図４（Ｃ）に示したケース３に相当する。ケース３の場合、デコーダ３４は積分器３５−３に出力を行い、積分器３５−３はデコーダ３４の出力を１サブフィールドのスキャン期間中積分し、乗算器３６−３は積分器３５−３の出力に係数（４Ｃｍ１＋Ｃｍ２）を乗算する。
【００５５】
加算器３７は、乗算器３６−１，３６−２，３６−３の出力を加算する。以上により、１サブフィールドあたりの無効電流を計算することができる。無効電力についても同様にして計算することができる。
【００５６】
図５の例では、１つのスキャン順序、すなわちライン１からラインＮを１本ずつ順番にスキャンする順次スキャンについて無効電力又は無効電流を計算できるだけで、他のスキャン順序については計算することができない。そこで、図５の構成を図７のように拡張することにより、予め定められた複数種類のスキャン順序について無効電力又は無効電流を計算できるようにする。
【００５７】
図７において、スキャン順序別計算部４１−１，４１−２，４１−３，４１−４の構成は、図５の破線で囲んだ箇所と同一である。すなわち、各スキャン順序別計算部４１−４〜４１−４は、それぞれＤフリップフロップ３２−１，３２−２と、排他的論理和回路３３−１〜３３−３と、デコーダ３４と、積分器３５−１〜３５−３と、乗算器３６−１〜３６−３と、加算器３７とを有する。サブフィールドデータはスキャン順序別計算部４１−１〜４１−４のＤフリップフロップ３２−１および排他的論理和回路３３−１に入力される。ラインメモリ３１，３８，３９，４０の出力は、それぞれスキャン順序別計算部４１−１，４１−２，４１−３，４１−４のＤフリップフロップ３２−２および排他的論理和回路３３−２に入力される。
【００５８】
図８は、本実施の形態において予め定められた複数種類のスキャン順序の１例を示す図である。図８（Ａ）は、ライン１からラインＮを順番にスキャンする順次スキャンを示している。図８（Ｂ）は、ライン１からラインＮ−１までを１ラインおきにスキャンし、続いてライン２からラインＮまでを１ラインおきにスキャンする１ラインおきのスキャンを示している。図８（Ｃ）は、ライン１からラインＮ−２までを２ラインおきにスキャンし、続いてライン２からラインＮ−１までを２ラインおきにスキャンし、最後にライン３からラインＮまでを２ラインおきにスキャンする２ラインおきのスキャンを示している。図８（Ｄ）は、ライン１からラインＮ−３までを３ラインおきにスキャンし、続いてライン２からラインＮ−２までを３ラインおきにスキャンし、さらにライン３からラインＮ−１までを３ラインおきにスキャンし、最後にライン４からラインＮまでを３ラインおきにスキャンする３ラインおきのスキャンを示している。
【００５９】
ラインメモリ３１とスキャン順序別計算部４１−１は、図５で説明したとおり順次スキャンについて無効電流又は無効電力を計算する。
スキャン順序別計算部４１−２のＤフリップフロップ３２−１および排他的論理和回路３３−１に入力される現在のサブフィールドデータに対して、ラインメモリ３８からスキャン順序別計算部４１−２のＤフリップフロップ３２−２および排他的論理和回路３３−２に入力されるサブフィールドデータは２ライン分遅れているので、スキャン順序別計算部４１−２は、１ラインおきのスキャンについて無効電流又は無効電力を計算する。
【００６０】
スキャン順序別計算部４１−３のＤフリップフロップ３２−１および排他的論理和回路３３−１に入力される現在のサブフィールドデータに対して、ラインメモリ３９からスキャン順序別計算部４１−３のＤフリップフロップ３２−２および排他的論理和回路３３−２に入力されるサブフィールドデータは３ライン分遅れているので、スキャン順序別計算部４１−３は、２ラインおきのスキャンについて無効電流又は無効電力を計算する。
【００６１】
スキャン順序別計算部４１−４のＤフリップフロップ３２−１および排他的論理和回路３３−１に入力される現在のサブフィールドデータに対して、ラインメモリ４０からスキャン順序別計算部４１−４のＤフリップフロップ３２−２および排他的論理和回路３３−２に入力されるサブフィールドデータは４ライン分遅れているので、スキャン順序別計算部４１−４は、３ラインおきのスキャンについて無効電流又は無効電力を計算する。
【００６２】
以上のように、スキャン順序別計算部４１−１，４１−２，４１−３，４１−４は、それぞれ順次スキャン、１ラインおきのスキャン、２ラインおきのスキャン、３ラインおきのスキャンについてデータ書き込みの際の無効電流又は無効電力を計算する。
【００６３】
最適スキャン法決定部３に設けられたコンパレータ４２は、スキャン順序別計算部４１−１，４１−２，４１−３，４１−４の計算結果の中から無効電流又は無効電力が最も小さいものを選択し、選択したスキャン順序を表すスキャン順序選択信号を表示データ制御部４に送る。なお、本実施の形態では３ラインおきのスキャンまで計算、判定を行っているが、ラインメモリ、スキャン順序別計算部及びコンパレータ入力数を増やすことにより、４ラインおき以上のスキャンについても同様に計算可能である。
【００６４】
ところで、一般に、平面マトリクスディスプレイ装置においては、視覚上の階調数を増やすためにディザや誤差拡散と言った階調数を拡張する階調変換処理が用いられている。階調変換処理は、例えば図９のように、階調「１」の画素と階調「２」の画素を同比率で画面上に均一に配置すれば、少し距離を置いてみれば人の目はこれを階調「１．５」の画面と認識することを利用したものである。
【００６５】
このような階調変換処理により実用上の階調数は増えるが、反面、均一な階調の信号を入力した場合でも、２種類の階調を画面上で混合して表示する場合が生じる。図９の例では、均一な階調信号を入力しているにも関わらず、隣接する画素が全て異なる階調を表示している。これをＸアドレスドライバ７の消費電力の視点から見ると、隣接ライン、隣接ドットのデータが異なることを意味し、電極間容量による無効電力が著しく増加することになる。
【００６６】
本実施の形態は、このような無効電力の増加を改善することを目的になされたもので、例えば図９のスキャン順序を変えて、奇数ラインを最初に全てスキャンし、その後偶数ラインをスキャンすれば、奇数ラインと偶数ラインの階調が全て同じになるので、奇数ラインのスキャン中、偶数ラインのスキャン中は無効電力が生じないことに着目したものである。
【００６７】
本実施の形態では、複数種類のスキャン順序を予め用意しておき、これらのスキャン順序についてデータ書き込みの際の無効電力又は無効電流を計算し、無効電力又は無効電流が最も小さいスキャン順序をサブフィールド単位で選択する次にスキャンするライン上のセルを第１のセル、直前にスキャンしたライン上の前記第１のセルと上下方向に並ぶセルを第２のセルとしたとき、本実施の形態のようなスキャン順序の選択を行えば、結果として第１のセルに第２のセルと同じ値が書き込まれる第１のセル数が最も多いラインが次にスキャンするラインとして選択されるようになるので、無効電力を削減し、データ書き込みの際のＸアドレスドライバ７の消費電力を低減することができる。
【００６８】
図７の例では、１つのサブフィールドについて無効電力又は無効電流を計算できるだけで、他のサブフィールドについては計算することができず、１フィールド期間中の無効電力又は無効電流を計算することはできない。そこで、図７の構成を図１０のように拡張することにより、全てのサブフィールドについて無効電力又は無効電流を計算できるようにする。
【００６９】
サブフィールドＳＦ１，ＳＦ２，・・・・，ＳＦＭ（Ｍはサブフィールドの個数）の各々について無効電力又は無効電流を計算するサブフィールド別計算部５１−１，５１−２，・・・・，５１−Ｍの構成は、図７と同一である。すなわち、各サブフィールド別計算部５１−１〜５１−Ｍは、それぞれラインメモリ３１，３８〜４０とスキャン順序別計算部４１−１〜４１−４とコンパレータ４２を有する。サブフィールド別計算部５１−１〜５１−Ｍからはそれぞれサブフィールド別のスキャン順序選択信号および前記最適スキャン順序に対応する無効電力計算値または無効電流計算値が出力されレジスタ５２に一度格納される。その後スキャン順序選択信号は表示データ制御の動作と同期取った上で、表示データ制御部４に出力される。
【００７０】
またこれとは別に、レジスタ５２から無効電力または無効電流の計算値が積分器５３に送られ、積分値が計算される。前記積分値がＸアドレスドライバ７の電力または電流の規定値を超える場合には、映像信号処理部１に電力保護信号を送る。  図１０の中で、破線で囲われたレジスタ５２と積分器は、マイクロコントローラで実現することも可能である。
【００７１】
また、本実施の形態では、１つのＸアドレスドライバ単位で無効電力又は無効電流を計算しているが、一般にＰＤＰ１０の画面は複数のエリアに分割され、エリア毎にＸアドレスドライバ７が設けられている。そこで、各エリアについて無効電力又は無効電流を順番に計算し（１フィールドに１エリアずつ計算する）、エリア毎の計算結果に基づいて前記スキャン順序を決定するようにしてもよい。
【００７２】
このときのスキャン順序の決定は、エリア毎の計算結果を加算して、この加算結果が最も小さくなるようにスキャン順序を決定してもよいし、エリア毎の計算結果のうち、最大値を示したエリアの無効電力又は無効電流が最も小さくなるようにスキャン順序を決定してもよい。
【００７３】
また、本実施の形態では、アドレス電力計算部２がＸアドレスドライバ７の無効電力又は無効電流を計算しているが、これはＸアドレスドライバ７がデータ書き込みに要する消費電力又は消費電流を計算することと実質的に同等である。何故ならば、書込工程の際の放電電流は無効電流に比べて極めて小さく、Ｘアドレスドライバ７が消費する電力の多くは無効電力だからである。
【００７４】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１１は、本発明の第２の実施の形態に係るプラズマディスプレイパネルの駆動装置の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態では、Ｘアドレスドライバ７のアドレス電極電源の消費電流を検出する電流検出部１１を設け、最適スキャン法決定部３ａが最適なスキャン順序を決定する際の判定要素として電流検出部１１の検出結果を用いる点が第１の実施の形態と異なる。
最適スキャン法決定部３ａは、アドレス電極電源の消費電流が所定値を超える場合、映像信号処理部１に電力保護信号を送る。
【００７５】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図１２は、本発明の第３の実施の形態に係るプラズマディスプレイパネルの駆動装置の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。本実施の形態は、アドレス電力計算部２の代わりに、アドレス電力計算部２ａを設け、無効電力又は無効電流の計算を表示データ制御部４の出力であるサブフィールドデータを基に計算するように構成した点が第１の実施の形態と異なる。
【産業上の利用可能性】
【００７６】
本発明は、プラズマディスプレイ、液晶ディスプレイ、ＦＥＤ、有機ＥＬ等の表示パネルの駆動装置に適用することができる。
適用することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の実施の形態に係るプラズマディスプレイパネルの駆動装置の構成を示すブロック図である。
【図２】図１のプラズマディスプレイパネルの駆動装置におけるサブフィールドの配列構成の１例を示す図である。
【図３】隣接するアドレス電極間の静電容量、アドレス電極とスキャン電極間の静電容量およびアドレス電極と共通電極間の静電容量を模式的に表す図である。
【図４】スキャン期間の無効電力および無効電流とスキャン期間中に加わるアドレス電圧波形との関係を示す図である。
【図５】本発明の第１の実施の形態におけるアドレス電力計算部の基本構成を示すブロック図である。
【図６】本発明の第１の実施の形態におけるデコードテーブルの構成を示す図である。
【図７】図５を拡張した本発明の第１の実施の形態のアドレス電力計算部の構成例を示すブロック図である。
【図８】本発明の第１の実施の形態において予め定められた複数種類のスキャン順序の１例を示す図である。
【図９】階調変換処理を説明するための図である。
【図１０】図７を拡張した本発明の第１の実施の形態のアドレス電力計算部の構成例を示すブロック図である。
【図１１】本発明の第２の実施の形態に係るプラズマディスプレイパネルの駆動装置の構成を示すブロック図である。
【図１２】本発明の第３の実施の形態に係るプラズマディスプレイパネルの駆動装置の構成を示すブロック図である。
【図１３】従来のＡＣ型プラズマディスプレイパネルの構造を示す分解斜視図である。
【図１４】従来のＡＣ型プラズマディスプレイパネルの駆動装置の構成を示すブロック図である。
【符号の説明】
【００７８】
１…映像信号処理部、２、２ａ…アドレス電力計算部、３、３ａ…最適スキャン法決定部、４…表示データ制御部、５…フレームメモリ、６…駆動制御部、７…Ｘアドレスドライバ、８…Ｚ共通ドライバ、９…Ｙスキャンドライバ、１０…ＰＤＰ、１１…電流検出部、３１、３８〜４０…ラインメモリ、３２−１，３２−２…Ｄフリップフロップ、３３−１〜３３−３…排他的論理和回路、３４…デコーダ、３５−１〜３５−３…積分器、３６−１〜３６−３…乗算器、３７…加算器、４１−４〜４１−４…スキャン順序別計算部、４２…コンパレータ、５１−１〜５１−Ｍ…サブフィールド別計算部、５２…レジスタ、５３…積分器、１００、１０１…ガラス基板、１０２…スキャン電極、１０３…共通電極、１０４…誘電体層、１０５…保護膜、１０６…アドレス電極、１０７…隔壁、１０８…蛍光体。
【図１】
2006071774.tif 000003
【図２】
2006071774.tif 000004
【図３】
2006071774.tif 000005
【図４】
2006071774.tif 000006
【図５】
2006071774.tif 000007
【図６】
2006071774.tif 000008
【図７】
2006071774.tif 000009
【図８】
2006071774.tif 000010
【図９】
2006071774.tif 000011
【図１０】
2006071774.tif 000012
【図１１】
2006071774.tif 000013
【図１２】
2006071774.tif 000014
【図１３】
2006071774.tif 000015
【図１４】
2006071774.tif 000016