(57)【要約】【課題】ＬＳＩ配線等の短距離光配線に求められる小型で低コストの光半導体モジュールを提供する。【解決手段】ガイド２は、光伝送路の位置決め部４と、この位置決め部４に配置される光伝送路の一端面が露出する光半導体搭載面７と、光半導体搭載面７に形成された配線層８とを有する。光半導体素子９は、その発光面または受光面が光伝送路の一端面と対向するようにガイド２の光半導体搭載面７に搭載され、かつ配線層８と電気的に接続される。また、光半導体素子９を駆動する駆動用半導体素子１１は、光半導体素子９と隣接配置されて光半導体モジュール１に内蔵される。【選択図】図１
2006053266.tif 000002
【特許請求の範囲】
【請求項１】
光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面のみに形成された配線層とを有するガイドと、
前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子と
を具備することを特徴とする光半導体モジュール。
【請求項２】
光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面、前記光半導体搭載面と対向する面、およびこれら両面間を接続するスルーホールに形成された配線層とを有するガイドと、
前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子と
を具備することを特徴とする光半導体モジュール。
【請求項３】
請求項１または請求項２記載の光半導体モジュールにおいて、
さらに、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された、前記光半導体素子を駆動する駆動用半導体素子を具備することを特徴とする光半導体モジュール。
【請求項４】
光伝送路を位置決めする複数の貫通孔と、前記貫通孔内に挿入配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、
前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載された光半導体素子とを具備し、
前記複数の貫通孔は、隣接する貫通孔間が連通していることを特徴とする光半導体モジュール。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の光半導体モジュールと、
前記光半導体モジュールが搭載され、かつ前記光半導体モジュールと接続された信号配線を有する基板と、
前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子と
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短距離光配線用として比較的簡易な構造で光結合を実現する光半導体モジュールとそれを用いた半導体装置に関する。
【背景技術】
【０００２】
バイポーラトランジスタや電界効果トランジスタ等の電子デバイスの性能向上によって、大規模集積回路（ＬＳＩ）では飛躍的な動作速度の向上が図られている。しかし、ＬＳＩの内部動作が高速化されても、それを実装するプリント基板レベルの動作速度はＬＳＩの内部動作より低く抑えられ、そのプリント基板を装着するラックレベルではさらに動作速度が低く抑えられている。これらは動作周波数の上昇に伴う電気配線の伝送損失、雑音や電磁障害の増大等に起因するものであり、信号品質を確保するために長い配線ほど動作周波数は低く抑えられる。このため、半導体装置においてはＬＳＩ自体の動作速度より実装技術がシステム動作速度を支配するという傾向が益々強まってきている。
【０００３】
上述したような半導体装置が直面している問題に対して、ＬＳＩ間を光で接続する光配線技術の適用が検討されており、またそのような光配線を実現するための光半導体モジュールが提案されている（例えば特許文献１参照）。光配線は直流から100GHzの周波数領域で損失等の周波数依存性がほとんどなく、配線路の電磁障害や接地電位変動雑音もないため、数10Gbpsの配線を容易に実現することができる。この種のＬＳＩ間の光配線を実現するためには、例えば特許文献１に示されているような簡易構造の光半導体モジュールが必要となる。また、ＬＳＩ配線には多数の光伝送路が必要であることから、光半導体モジュールの低コスト化を図ることが重要となる。
【特許文献１】特開2000-347072号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的な光半導体モジュールは、結像用のレンズ等を組み込んだり、また光ファイバの結合部をコネクタ構造としたりするため、あまり小型化できないものが多い。それに比べて、例えば特許文献１に記載されているような光半導体モジュールは、光ファイバ等の光伝送路と光半導体素子とを直接結合して一体化しているため、比較的小型化が容易であるという利点を有している。ただし、特許文献１に記載されている光半導体モジュールは、以下に示すような難点を有している。
【０００５】
すなわち、特許文献１記載の光半導体モジュールは、光ファイバとその支持部材を一体形成し、その上で光半導体素子搭載用の電極を形成している。このため、電極のパターン描画もしくはパターン転写を、光ファイバを保持した支持部材の非常に狭い端面に行う必要がある。すなわち、数mから数10mの光ファイバを取り付けたままの状態で、数μm精度のパターンニングを支持部材端面の微小領域に行う必要がある。このような支持部材端面へのパターンニングを含む電極の形成工程は、光半導体モジュールの製造コストの大幅な増加や製造歩留りの低下等を招いてしまう。
【０００６】
さらに、通常の光半導体モジュールでは光半導体素子を駆動するために、高速信号対応のドライバ素子やレシーバ素子が必要とされるが、特許文献１にはこれら駆動素子の搭載方法が何等示されていない。例えば、駆動素子の搭載形態によっては、光半導体モジュールが大型化したり、また光半導体素子と駆動素子との間の電気配線部分が長くなるというような問題が生じる。
【０００７】
本発明はこのような課題に対処するためになされたものであって、ＬＳＩ配線等の短距離光配線に求められる小型で低コストの光半導体モジュールとそれを用いた半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面のみに形成された配線層とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子とを具備することを特徴としている。
【０００９】
本発明の他の態様に係る光半導体モジュールは、光伝送路の位置決め部と、前記位置決め部に配置される光伝送路の一端面が露出する光半導体搭載面と、前記光半導体搭載面、前記光半導体搭載面と対向する面、およびこれら両面間を接続するスルーホールに形成された配線層とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載され、かつ前記配線層と電気的に接続された光半導体素子とを具備することを特徴としている。
【００１０】
本発明のさらに他の態様に係る光半導体モジュールは、光伝送路を位置決めする複数の貫通孔と、前記貫通孔内に挿入配置される光伝送路の一端面が露出する光半導体搭載面とを有するガイドと、前記光伝送路の一端面と発光面または受光面が対向するように、前記ガイドの前記光半導体搭載面上に搭載された光半導体素子とを具備し、前記複数の貫通孔は隣接する貫通孔間が連通していることを特徴としている。
【００１１】
本発明の一態様に係る半導体装置は、上記した本発明の光半導体モジュールと、前記光半導体モジュールが搭載され、かつ前記光半導体モジュールと接続された信号配線を有する基板と、前記基板上に搭載され、かつ前記基板の信号配線と接続された信号処理用半導体素子とを具備することを特徴としている。
【発明の効果】
【００１２】
本発明の一態様に係る光半導体モジュールによれば、小型化や低コスト化を図った上で信号信頼性を高めることができる。本発明の他の態様に係る光半導体モジュールによれば、小型・低コスト化と信号信頼性の向上を図った上で、各種の接続構造に対応することが可能となる。また、本発明の一態様に係る半導体装置によれば、そのような光半導体モジュールを用いることで、ＬＳＩ間の高速配線を低コストで実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の一実施形態による光半導体モジュールの概略構成を示す断面図である。また、図２は図１に示す光半導体モジュールに光伝送路として光ファイバを配置した状態を示す斜視図である。図１に示す光半導体モジュール１は、例えば光ファイバのような光伝送路を位置決めするガイド２を有している。
【００１４】
ガイド２は、例えばエポキシ樹脂にガラスフィラーを混入させた部材からなり、光電気フェルールの本体を構成するものである。ガイド２の内部には、光ファイバ３を挿入して保持する貫通孔４が位置決め部として形成されている。この位置決め用貫通孔４は光配線に使用する光ファイバ３の数に応じて複数形成されている。なお、図１は４チャンネル光半導体素子アレイに用いるガイド２を示している。
【００１５】
複数の位置決め用貫通孔４、４…は、例えば図３に示すように、ガイド２に所定のピッチで形成される。ここで、複数の位置決め用貫通孔４には高精度に形成することが求められる。このような点に対して、図３に示したように、複数の位置決め用貫通孔４、４…を個々に形成してもよいが、例えば図４や図５に示すように、複数の位置決め用貫通孔４、４…を連通孔５、６として形成することによって、各位置決め用貫通孔４の位置精度をより一層高めることができる。
【００１６】
すなわち、図４に示すガイド２は隣接する位置決め用貫通孔４間を連通させた連通孔５を有している。連通孔５は断面円形の貫通孔４による光ファイバ３の保持状態を維持し得る範囲内で、隣接する貫通孔４間の長手方向側面を連通させている。また、図４に示すガイド２は断面矩形の複数の貫通孔４、４…を有し、かつ隣接する貫通孔４間を連通させて連通孔６を形成している。このように、隣接する位置決め用貫通孔４間を連通させることによって、各貫通孔４を形成する際の位置精度が向上する。従って、ガイド２で保持した光ファイバ３と後述する光半導体素子との位置合せ精度を高めることができる。
【００１７】
なお、連通状態で形成した複数の位置決め用貫通孔４は、各種形状のガイドに適用することができる。また、ガイドに対する光半導体素子の搭載構造に関しても、図１に示した構造に限られるものではない。光半導体素子の発光面または受光面を位置決め用貫通孔に対向させて搭載する構造であれば、各種構造および各種素子搭載形態のガイドの位置決め用貫通孔として連通孔５、６を適用することができる。
【００１８】
ガイド２の位置決め用貫通孔４の一端開口部が形成された面は、光半導体搭載面７とされている。すなわち、位置決め用貫通孔４内に挿入配置される光ファイバ３は、その一端面が光半導体搭載面７に露出される。このようなガイド２の光半導体搭載面７には、例えばメッキ法により形成した配線層８が設けられている。なお、配線層８にはメッキ配線層に代えて、リードフレームやプリント配線板等を適用してもよい。これらは光半導体搭載面７に接合して電気配線として使用される。
【００１９】
上述した配線層８はガイド２の光半導体搭載面７のみに形成されている。このように、配線層８を予め光半導体搭載面７のみに形成することによって、例えばメッキ法で配線層８を形成する際のコストを低減することができると共に、配線層８の形成精度を高めることが可能となる。これらによって、光半導体モジュール１の製造コストの低減および小型化を図ることができる。
【００２０】
ガイド２の光半導体搭載面７には光半導体素子９が搭載されている。ガイド２に搭載される光半導体素子９には、ＬＥＤ等の発光素子またはフォトダイオード等の受光素子が適用される。このような光半導体素子９は、発光面（光半導体素子９が発光素子の場合）または受光面（光半導体素子９が受光素子の場合）が位置決め用貫通孔４内に挿入配置される光ファイバ３の一端面と対向するように、位置合せされた状態でガイド２の光半導体搭載面７に固定されている。
【００２１】
光半導体素子９の位置合せは、ガイド２の位置決め用貫通孔４の位置と、光半導体素子９の発光面または受光面とを基準にして行う。位置合せ精度は概ね1μm以下である。光半導体素子９の固定は、具体的には光半導体素子９のバンプ１０を配線層８に接合することで行われている。このようなバンプ１０による接合によって、光半導体素子８はガイド２に機械的に固定されていると共に、配線層８と電気的に接続されている。なお、固定力を増すために極微量の透明樹脂を光半導体素子９の全面に塗布してもよい。
【００２２】
ガイド２の光半導体搭載面７には、さらに光半導体素子９と隣接するように駆動用半導体素子１１が搭載されている。光半導体素子９の駆動用半導体素子１１には、光半導体素子９が発光素子の場合にはドライバ素子が適用され、また光半導体素子９が受光素子の場合にはレシーバ素子が適用される。駆動用半導体素子１１は光半導体素子９と同様に、バンプ１２を配線層８に接合することで接続・固定されている。光半導体素子９と駆動用半導体素子１１とは配線層８を介して電気的に接続されている。
【００２３】
上述したように、駆動用半導体素子１１を光半導体素子９と隣接配置することによって、光半導体モジュール１の動作に必要な各構成要素を内蔵した上で、光半導体モジュール１の小型化や低コスト化を図ることが可能となる。さらに、微弱な電気信号を扱う電気配線部分の距離が短縮されるため、光半導体モジュール１による信号品質の劣化を抑制することができる。すなわち、光半導体モジュール１の小型化や低コスト化等を図った上で、信号信頼性を大幅に高めることが可能となる。
【００２４】
ガイド２の光半導体搭載面７に搭載された光半導体素子９および駆動用半導体素子１１は、配線層８と共に封止樹脂１３により絶縁封止されている。配線層８の一部は封止樹脂１３の外側まで伸びており、この配線層８の露出部分は他の部品と接続する際の電極となる。なお、絶縁性の封止樹脂１３は光半導体素子９の表面側（発光面または受光面側）に回り込まないように成分が調整されている。これら各構成要素によって、光半導体モジュール１が構成されている。
【００２５】
ここで、図１では配線層８をガイド２の光半導体搭載面７のみに形成したが、例えば図６に示すようにガイド２の裏面側、すなわち光半導体搭載面７と対向する面１４側に配線層８を引き回してもよい。すなわち、図６に示すガイド２は光半導体搭載面７とその対向面１４とこれら両面７、１４間を繋ぐスルーホール１５に配線層８が形成されている。これによって、他部品との接続方向の制約を緩和することができる。また、各面７、１４とスルーホール１５に配線層８を形成することで、配線層８の形成に要するコストの増大を抑制することができる。
【００２６】
光半導体モジュール１は、図２に示したように、ガイド２の位置決め用貫通孔４、４…にそれぞれ光ファイバ３を差し込んで固定し、光インターフェースモジュールとして使用されるものである。ここで、光ファイバ３の先端は例えば光半導体素子９の発光面または受光面上に配置された透明樹脂に突き当てた状態で接着固定することが好ましい。透明樹脂は予め配置した樹脂シートで形成してもよいし、また樹脂を注入して形成してもよい。透明樹脂の構成材料は特に限定されるものではなく、透明度をある程度有していれば半導体素子保護膜で代用してもよい。
【００２７】
上述した実施形態の光半導体モジュール１は、例えば以下のようにして作製される。まず、複数の位置決め用貫通孔４を有するガイド２を射出成形等により作製する。ここで、ガイド２は個々に作製してもよいが、例えば複数のガイド２を枠体で連結した状態で一体的に作製することが好ましい。さらに、複数のガイド２は光半導体搭載面７を上方に向けて整列させた状態で一体化することが好ましい。このように、複数のガイド２を一体化した部品によれば、既存の半導体製造工程で容易に取り扱うことができ、光半導体モジュール１の生産性を高めることが可能となる。
【００２８】
上記したような一体化部品を用いて、各ガイド２の光半導体搭載面７にメッキ法を適用して配線層８を形成する。次いで、ガイド２の光半導体搭載面７に光半導体素子９と駆動用半導体素子１１を搭載する。これら各素子９、１１の固定はバンプ１０、１２を用いて実施する。この後、光半導体素子９と駆動用半導体素子１１を封止樹脂１３で絶縁封止する。このような一連の製造工程が終了した後に、ガイド２の両端を枠体から切り離すことによって、光半導体モジュール１が完成する。
【００２９】
上述した実施形態の光半導体モジュール１は、発光用光半導体素子９を駆動するドライバ素子や受光用光半導体素子９を駆動するレシーバ素子等の駆動用半導体素子１１を、光半導体素子９と隣接配置した状態で内蔵している。従って、非常に微弱な電気信号を扱うアナログ回路部分の配線が短縮されることから、信号品質の劣化を大幅に低減することが可能となる。さらに、そのような駆動用半導体素子１１を内蔵した光半導体モジュール１の小型化を実現することができる。また、光半導体モジュール１の小型化に加えて、電気配線を光半導体搭載面７のみ、もしくは光半導体搭載面７とその対向面１４とこれら両面７、１４間を繋ぐスルーホール１５に形成した配線層８で構成しているため、光半導体モジュール１の低コスト化を実現することが可能となる。
【００３０】
なお、上述した各実施形態では駆動用半導体素子１１を内蔵する光半導体モジュール１について説明したが、本発明の光半導体モジュールの構成はこれに限定されるものではない。駆動用半導体素子を接続部品側に設置する場合、例えば図７に示すように、ガイド２上には光半導体素子９のみが搭載される。このような構成においても、光半導体素子９を内蔵した光半導体モジュール１の小型・低コスト化を実現することが可能となる。
【００３１】
次に、本発明の光半導体モジュールを適用した半導体装置の一実施形態について、図８を参照して説明する。図８に示す半導体装置２０は、信号処理用ＬＳＩ２１を有している。信号処理用ＬＳＩ２１は高速信号配線２２を有する基板２３上にバンプ２４を介してフリップチップ接続されている。信号処理用ＬＳＩ２１と基板２３との間にはアンダフィル剤２５が充填されている。信号処理用ＬＳＩ２１が搭載された基板２３には、前述した実施形態で構成を示した光半導体モジュール２６（１）が搭載されている。
【００３２】
光半導体モジュール２６は、その内部の駆動用半導体素子が高速信号配線２２と電気的に接続されるように、基板２３上に接続・固定されている。光半導体モジュール２６には光ファイバ２７が接続されている。図示を省略したが、基板２３は電源、接地ライン、低速の制御信号ラインを構成する配線層を有しており、この配線層は基板２３の下部に形成されたバンプ電極２８に接続されている。なお、図７に示したような光半導体モジュールを使用する場合には、図９に示すように、駆動用半導体素子２９を搭載した基板２３を適用する。駆動用半導体素子２９は信号配線２２に接続されている。
【００３３】
上述した実施形態の半導体装置２０によれば、光結合に簡易な構造の光半導体モジュール２６を適用しているため、ＬＳＩ配線に光配線を適用した配線構造を安価に実現することが可能となる。これはＬＳＩの高速チップ間配線の低コスト化に大きく寄与するものである。従って、情報通信機器等の高度化や高性能化等を図ることが可能となる。なお、本発明の光半導体モジュールの用途はＬＳＩ配線に限定されるものではなく、各種の短距離光伝送に適用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態による光半導体モジュールの概略構成を示す断面図である。
【図２】図１に示す光半導体モジュールに光ファイバを配置した状態を示す斜視図である。
【図３】ガイドにおける位置決め用貫通孔の一例を示す斜視図である。
【図４】ガイドにおける位置決め用貫通孔の他の例を示す斜視図である。
【図５】ガイドにおける位置決め用貫通孔のさらに他の例を示す斜視図である。
【図６】本発明の他の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図７】本発明のさらに他の実施形態による光半導体モジュールの概略構成を示す断面図である。
【図８】本発明の一実施形態による半導体装置の概略構成を示す断面図である。
【図９】本発明の他の実施形態による半導体装置の概略構成を示す断面図である。
【符号の説明】
【００３５】
１，２６…光半導体モジュール、２…ガイド、３，２７…光ファイバ、４…位置決め用貫通孔、５，６…連通孔、７…光半導体搭載面、８…配線層、９…光半導体素子、１１…駆動用半導体素子、１４…光半導体搭載面と対向する面、１５…スルーホール、２１…信号処理用ＬＳＩ、２２…高速信号配線、２３…基板。
【図１】
2006053266.tif 000003
【図２】
2006053266.tif 000004
【図３】
2006053266.tif 000005
【図４】
2006053266.tif 000006
【図５】
2006053266.tif 000007
【図６】
2006053266.tif 000008
【図７】
2006053266.tif 000009
【図８】
2006053266.tif 000010
【図９】
2006053266.tif 000011