(57)【要約】【課題】２つの回路ブロックを１つの基板上に実装する半導体集積回路を提供する。【解決手段】本発明の半導体集積回路は、電源入力端子と、ＧＮＤ入力端子と、ＯＮ／ＯＦＦ制御電圧を入力する制御電圧入力端子と、クロック信号を出力する発振回路と、ＯＮ／ＯＦＦ制御電圧がＯＮの場合はクロック信号に基づいて容量の充電と放電を繰り返すチャージポンプ回路と、ＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路と、第１の遅延回路の出力するＯＮ／ＯＦＦ制御電圧がＯＦＦの場合はチャージポンプ回路の出力とＧＮＤ入力端子とを短絡し、ＯＮの場合は開放するスイッチと、電源入力端子及びチャージポンプ回路より電源を供給されて駆動する第１の回路ブロックと、電源入力端子及びＧＮＤ入力端子より電源を供給されて駆動する第２の回路ブロックと、を備え、第１の回路ブロックと第２の回路ブロックとを共通の半導体集積回路チップ上に搭載する。【選択図】図１
2006100350.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を入力する電源入力端子と、
ＧＮＤ電位を入力するＧＮＤ入力端子と、
ＯＮ／ＯＦＦ制御電圧を入力する制御電圧入力端子と、
クロック信号を出力する発振回路と、
容量と接続され、前記ＯＮ／ＯＦＦ制御電圧と前記クロック信号とに基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は前記クロック信号に基づいて前記容量の充電と放電を繰り返すチャージポンプ回路と、
前記ＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路と、
前記チャージポンプ回路と前記ＧＮＤ入力端子との間に接続され、前記第１の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＦＦの場合は前記チャージポンプ回路の出力と前記ＧＮＤ入力端子とを短絡し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は開放するスイッチと、
前記電源入力端子及び前記チャージポンプ回路の出力電圧端子より電源を供給されて駆動する第１の回路ブロックと、
前記電源入力端子及び前記ＧＮＤ入力端子より電源を供給されて駆動する第２の回路ブロックと、
を備え、
前記第１の回路ブロックと前記第２の回路ブロックとを共通の半導体集積回路チップ上に搭載したことを特徴とする半導体集積回路。
【請求項２】
前記ＯＮ／ＯＦＦ制御電圧を遅延させる第２の遅延回路を更に有し、
前記チャージポンプ回路は、前記第２の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて、出力インピーダンスを制御することを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関するものである。
【背景技術】
【０００２】
従来から映像用途の半導体集積回路と音声用途の半導体集積回路が開発され、実用化されている。図４と図５を用いて、従来例の半導体集積回路を説明する。図４は、従来例の半導体集積回路のブロック図である。図４において、１０１は第１の電源（以下、ＶＣＣ１と記す。）、１０３はチャージポンプ回路のＯＮ／ＯＦＦ動作を制御するためのスイッチ、１２１はコンデンサ（以下、Ｃ１と記す。）、１２５はコンデンサ（以下、Ｃ２と記す。）、４０５は第１の半導体集積回路（以下、ＩＣ１と記す。）、４３１は第２の電源（以下、ＶＣＣ２と記す。）、４３３は第２の半導体集積回路（以下、ＩＣ２と記す。）である。
【０００３】
第１の半導体集積回路４０５（ＩＣ１）は、電源入力端子１０７、グラウンド電位入力端子１０９（以下、ＧＮＤ１と記す。）、チャージポンプ回路のＯＮ／ＯＦＦ制御電圧入力端子１１１、発振回路１１３、チャージポンプ回路１１５、チャージポンプ回路用の第１の容量接続端子１１７、チャージポンプ回路用の第２の容量接続端子１１９、チャージポンプ回路の出力電圧端子１２３（以下、ＶＳＵＢと記す。）、映像信号処理回路ブロック１２７、及びチャージポンプ回路のＯＦＦ時にＶＳＵＢをＬｏｗインピーダンスのＧＮＤ１と接続するためのスイッチ１２９を有する。
第２の半導体集積回路４３３（ＩＣ２）は、電源入力端子４３５、グラウンド電位入力端子４３７（以下、ＧＮＤ２と記す。）、及び音声信号処理回路ブロック１３９を有する。
【０００４】
図５は、従来例の半導体集積回路に内蔵された映像信号処理回路ブロック１２７及び音声信号処理回路ブロック１３９において代表的に使用される、ＮＰＮトランジスタの縦構造図である。図５において、５５１はＩＣ１のＰ型基板、２５３はＩＣ１に構成される素子同士を分離するＰ型拡散層、２５５はＩＣ１の映像信号処理回路ブロック１２７において使用される代表的なＮＰＮトランジスタのコレクタ拡散層、２５７はベース拡散層、２５９はエミッタ拡散層、１２３はＰ型基板５５１及びＰ型拡散層２５３に電圧を印加するための端子（図４のＶＳＵＢ１２３）、２６３はＰ型基板５５１とコレクタ拡散層５５５の間に構成される寄生容量、５６５はＩＣ２のＰ型基板、５５３はＩＣ２に構成される素子同士を分離するＰ型拡散層、２６５はＩＣ２の音声信号処理回路ブロック１３９において使用される代表的なＮＰＮトランジスタのコレクタ拡散層、２６７はベース拡散層、２６９はエミッタ拡散層、４３７はＰ型基板５６５及びＰ型拡散層５５３に電圧を印加するための端子（図４のグラウンド電位入力端子４３７）、２７７はＰ型基板５６５とコレクタ拡散層２６５の間に構成される寄生容量である。
【０００５】
半導体集積回路の基板電位は、半導体集積回路内部に構成される寄生素子の動作を防止するために、動作時の最低電位に接続される。すなわち、ＩＣ１のＰ型基板５５１は、最低電圧である（−ＶＣＣ１）が出力されるＶＳＵＢ１２３に接続される。ＩＣ２のＰ型基板５６５は、最低電圧であるグラウンド電位が印加されるグラウンド電位入力端子４３７（ＧＮＤ２）に接続される。
【０００６】
第１の半導体集積回路４０５（ＩＣ１）について説明する。ＩＣ１の電源入力端子１０７に電圧ＶＣＣ１が、ＩＣ１のグラウンド電位入力端子１０９にＧＮＤ１が印加されると、発振回路１１３が自己発振を始め、クロック信号Ｖ１を出力する。
スイッチ１０３はＶＣＣ１又はＧＮＤのいずれかに接続される。
【０００７】
スイッチ１０３がＶＣＣ１側に接続されている場合は、制御電圧入力端子１１１よりＶＣＣ１が入力され、チャージポンプ回路１１５はＯＮ状態となる。チャージポンプ回路１１５は、第１の動作（充電）と第２の動作（放電）とを繰り返す。第１と第２の動作のタイミングの制御信号としては、クロック信号Ｖ１が使用される。第１の動作とは、コンデンサ１２１（Ｃ１）の一方の電極１１７をＶＣＣ１に、他方の電極１１９をＧＮＤ１に接続し、コンデンサＣ１に電圧差（ＶＣＣ１−ＧＮＤ１）を充電することである。第２の動作とは、コンデンサＣ１の一方の電極１１７をＧＮＤ１に、他方の電極１１９をＶＳＵＢ１２３に接続し、第１の動作により充電された電圧差（ＶＣＣ１−ＧＮＤ１）を、ＶＳＵＢ１２３より電圧（−ＶＣＣ１）として放電することである。第２の動作によりＶＳＵＢ１２３から放電された電圧（−ＶＣＣ１）は、ＶＳＵＢ１２３とＧＮＤ１間に接続されたコンデンサＣ２に保持される。チャージポンプ回路１１５がＯＮ状態の間、スイッチ１２９はＯＰＥＮとなる。
【０００８】
スイッチ１０３がＧＮＤ１側に接続されている場合は、制御電圧入力端子１１１よりＧＮＤ１が入力され、チャージポンプ回路１１５はＯＦＦ状態となる。この状態においては、チャージポンプ回路１１５は、第１の動作（充電）と第２の動作（放電）のいずれも行わない。出力電圧端子ＶＳＵＢ１２３はＨｉｇｈインピーダンスになろうとするが、ＶＳＵＢ１２３にＶＣＣ１が印加されている状態で、ＩＣ１の基板に接続されたＶＳＵＢ１２３がＨｉｇｈインピーダンス状態になると、ＩＣ１がラッチアップを起こす恐れがある。それを防止するためにスイッチ１２９がＯＮし、ＶＳＵＢ１２３とＧＮＤ１間が短絡される。
【０００９】
映像信号処理回路ブロック１２７は、回路ブロックの電源として、電源入力端子１０７から電圧ＶＣＣ１が、チャージポンプ回路の出力電圧端子１２３から電圧（−ＶＣＣ１）が供給されると、所定動作を開始する。
【００１０】
第２の半導体集積回路４３３（ＩＣ２）について説明する。ＩＣ２に含まれる音声信号処理回路ブロック１３９は、回路ブロックの電源として、電源入力端子４３５から電圧ＶＣＣ２が、グラウンド電位入力端子４３７から電圧ＧＮＤ２が印加されると、所定動作を開始する。
【００１１】
ＩＣ１とＩＣ２を同時に動作させている状態から、消費電流の削減等を目的としてＩＣ１のみを停止させる場合には、スイッチ１０３をＧＮＤ１側に接続し、制御電圧入力端子１１１からＧＮＤ１を入力する。すると、ＩＣ１に内蔵されたチャージポンプ回路１１５は、ＯＮからＯＦＦに状態を移行する。チャージポンプ回路がＯＦＦの時、ラッチアップの防止を目的としてスイッチ１２９はＯＮし、ＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤ１と接続する。ＩＣ１のＰ型基板５５１に接続されたＶＳＵＢ１２３の電圧は、（−ＶＣＣ１）からＧＮＤ１に急激に変化するが、ＩＣ１とＩＣ２は共通の半導体集積回路基板上に構成されていない、それぞれ別個の半導体集積回路であるので、ＩＣ１とＩＣ２の間に寄生容量は存在しない。状態を移行させる時のＶＳＵＢ１２３の変動が急激であっても、ＩＣ２のＰ型基板５６５にＩＣ１のＶＳＵＢ１２３の変動は伝わらないので、動作状態であるＩＣ２の動作に影響を及ぼす事は無い。
【００１２】
ＩＣ２のみを動作させている状態から、再びＩＣ１とＩＣ２を同時に動作させる場合には、スイッチ１０３をＶＣＣ１側に接続し、制御電圧入力端子１１１からＶＣＣ１を入力する。すると、ＩＣ１に内蔵されたチャージポンプ回路１１５は、ＯＦＦからＯＮに状態を移行する。チャージポンプ回路がＯＦＦの時、ラッチアップの防止を目的として、ＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤ１と接続していたスイッチ１２９は、ＯＰＥＮとなる。ＩＣ１のＰ型基板５５１に接続されたチャージポンプ回路出力ＶＳＵＢ１２３は、ＧＮＤ１から（−ＶＣＣ１）に電圧が変化する。この電圧変化の傾斜は、第２の動作（放電）において、電圧保持用コンデンサＣ２に電圧（−ＶＣＣ１）を放電しようとする能力（以降、チャージポンプ回路の出力インピーダンスと表現する）により決定されるが、仮に急峻であったとしても、ＩＣ１とＩＣ２はそれぞれ別個の半導体集積回路であるので、動作状態であるＩＣ２の動作に影響を及ぼす事は無い。
【特許文献１】特開平５−２９３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述した従来構成の半導体集積回路においては、映像信号処理回路ブロック１２７を有する第１の半導体集積回路（ＩＣ１）と、音声信号処理回路ブロック１３９を有する第２の半導体集積回路（ＩＣ２）を、異なる基板上でそれぞれ別個に構成していた。そのため、映像用途のＩＣ１と音声用途のＩＣ２の両方を搭載すると、セット製品基板上における半導体集積回路の占める実装面積が非常に大きくなるという問題を有していた。
【００１４】
本発明は、上記従来の問題を解決する為になされたもので、チャージポンプ回路を必要とする回路ブロックとチャージポンプ回路を必要としない回路ブロックの、２つの回路ブロックを１つの基板上に実装する半導体集積回路を提供することを目的とする。
本発明は、２つの回路ブロックを同一の半導体集積回路基板上に搭載しても、チャージポンプ回路を必要とする一方の回路ブロックのＯＮ／ＯＦＦの状態の変化が、チャージポンプ回路を必要としない他方の回路ブロックの動作に影響を及ぼさない、半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明は下記の構成を有する。
第１の観点による発明は、電源電圧を入力する電源入力端子と、ＧＮＤ電位を入力するＧＮＤ入力端子と、ＯＮ／ＯＦＦ制御電圧を入力する制御電圧入力端子と、クロック信号を出力する発振回路と、容量と接続され、前記ＯＮ／ＯＦＦ制御電圧と前記クロック信号とに基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は前記クロック信号に基づいて前記容量の充電と放電を繰り返すチャージポンプ回路と、前記ＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路と、前記チャージポンプ回路と前記ＧＮＤ入力端子との間に接続され、前記第１の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＦＦの場合は前記チャージポンプ回路の出力と前記ＧＮＤ入力端子とを短絡し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は開放するスイッチと、前記電源入力端子及び前記チャージポンプ回路の出力電圧端子より電源を供給されて駆動する第１の回路ブロックと、前記電源入力端子及び前記ＧＮＤ入力端子より電源を供給されて駆動する第２の回路ブロックと、を備え、前記第１の回路ブロックと前記第２の回路ブロックとを共通の半導体集積回路チップ上に搭載したことを特徴とする半導体集積回路である。
【００１６】
この発明によれば、チャージポンプ回路を必要とする第１の回路ブロックとチャージポンプ回路を必要としない第２の回路ブロックを共通の基板上に実装する半導体集積回路を実現できる。この発明は、従来例の半導体集積回路と比較して、セット製品基板上における半導体集積回路の占める実装面積を大幅に削減できる。
この発明によれば、チャージポンプ回路のＯＮからＯＦＦへの状態移行時に、チャージポンプ回路の出力電圧の変動が、動作状態である第２の回路ブロックに対して影響を及ぼすことを防止できる。
【００１７】
第２の観点による発明は、上記の半導体集積回路において、前記ＯＮ／ＯＦＦ制御電圧を遅延させる第２の遅延回路を更に有し、前記チャージポンプ回路は、前記第２の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて、出力インピーダンスを制御することを特徴とする。
【００１８】
この発明によれば、チャージポンプ回路のＯＦＦからＯＮへの状態移行時に、チャージポンプ回路の出力電圧の変動が、動作状態である第２の回路ブロックに対して影響を及ぼすことを防止できる。
【発明の効果】
【００１９】
本発明によれば、チャージポンプ回路を必要とする回路ブロックとチャージポンプ回路を必要としない回路ブロックの、２つの回路ブロックを１つの基板上に実装する半導体集積回路を実現できるという有利な効果が得られる。
本発明によれば、２つの回路ブロックを同一の半導体集積回路基板上に搭載しても、チャージポンプ回路を必要とする一方の回路ブロックのＯＮ／ＯＦＦの状態の変化が、チャージポンプ回路を必要としない他方の回路ブロックの動作に影響を及ぼさない、半導体集積回路を実現できるという有利な効果が得られる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施をするための最良の形態を具体的に示した実施の形態について、以下に図面とともに記載する。
【００２１】
《実施の形態１》
本発明の実施の形態１の半導体集積回路について、図１と図２を用いて説明する。図１は、本発明の実施の形態１の半導体集積回路の構成を示すブロック図である。図１において、１０１は電源（以下、ＶＣＣと記す。）、１０３はチャージポンプ回路のＯＮ／ＯＦＦ動作を制御するためのスイッチ、１０５は半導体集積回路（以下、ＩＣと記す。）、１２１はコンデンサ（以下、Ｃ１と記す。）、１２５はコンデンサ（以下、Ｃ２と記す。）である。
【００２２】
半導体集積回路１０５（ＩＣ）は、電源入力端子１０７、グラウンド電位入力端子１０９（以下、ＧＮＤと記す。）、チャージポンプ回路のＯＮ／ＯＦＦ制御電圧入力端子１１１、チャージポンプ回路のＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路１１２、チャージポンプ回路の動作クロックを出力する発振回路１１３、チャージポンプ回路１１５、チャージポンプ回路用の第１の容量接続端子１１７、チャージポンプ回路用の第２の容量接続端子１１９、チャージポンプ回路の出力電圧端子１２３（以下、ＶＳＵＢと記す。）、映像信号処理回路ブロック（第１の回路ブロック）１２７、チャージポンプ回路ＯＦＦ時にＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤと接続するためのスイッチ１２９、音声信号処理回路ブロック（第２の回路ブロック）１３９、を有する。図１において、従来例の図４と同一の構成要素については同一の符号を付している。
【００２３】
本発明の半導体集積回路１０５が、図４に示した従来例の半導体集積回路４０５と異なる点は、図１に示すように映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９とが同一のＩＣ１０５に搭載されることと、ＯＮ／ＯＦＦ制御電圧を所定時間遅延させるための第１の遅延回路１１２を有することである。
【００２４】
図２は、本発明の実施の形態１の半導体集積回路に内蔵された映像信号処理回路ブロック１２７及び音声信号処理回路ブロック１３９において代表的に使用される、ＮＰＮトランジスタの縦構造図である。
図２において、２５１はＩＣ１０５のＰ型基板、２５３はＩＣに構成される素子同士を分離するＰ型拡散層である。２５５、２５７及び２５９はＩＣの映像信号処理回路ブロック１２７において使用される代表的なＮＰＮトランジスタを構成し、２５５はコレクタ拡散層、２５７はベース拡散層、２５９はエミッタ拡散層である。１２３はＰ型基板２５１及びＰ型拡散層２５３に電圧を印加するための端子（図１のＶＳＵＢ１２３）、２６３はＰ型基板２５１とコレクタ拡散層２５５の間に構成される寄生容量である。２６５、２６７、２６９はＩＣの音声信号処理回路ブロック１３９において使用される代表的なＮＰＮトランジスタを構成し、２６５はコレクタ拡散層、２６７はベース拡散層、２６９はエミッタ拡散層である。２７１はＰ型基板２５１とコレクタ拡散層２６５の間に構成される寄生容量である。
【００２５】
図２に示すように、映像信号処理ブロック１２７（コレクタ拡散層２５５、ベース拡散層２５７、エミッタ拡散層２５９）と、音声信号処理ブロック１３９（コレクタ拡散層２６５、ベース拡散層２６７、エミッタ拡散層２６９）は、１つの基板２５１上に搭載される。
半導体集積回路の基板電位は、半導体集積回路内部に構成される寄生素子の動作を防止するために、動作時の最低電位に接続される。すなわち、ＩＣのＰ型基板２５１は、Ｐ型基板２５１及びＰ型拡散層２５３に電圧を印加するためのＶＳＵＢ１２３によって、最低電圧である（−ＶＣＣ）に接続される。
【００２６】
半導体集積回路（ＩＣ）１０５の構成要素及び動作について説明する。
電源入力端子１０７は、電源１０１の電源電圧ＶＣＣを入力する。グランド電位入力端子１０９は、ＧＮＤ電位を入力する。
ＩＣ１０５の電源入力端子１０７に電源電圧ＶＣＣが印加され、ＩＣ１０５のグラウンド電位入力端子１０９にＧＮＤ電位が印加されると、発振回路１１３は自己発振を始め、クロック信号Ｖ１を出力する。
【００２７】
スイッチ１０３は、ＶＣＣ又はＧＮＤのいずれかに接続する。
制御電圧入力端子１１１は、スイッチ１０３が出力したＶＣＣ又はＧＮＤをチャージポンプ回路１１５のＯＮ／ＯＦＦ制御電圧として入力し、チャージポンプ回路１１５に供給する。
スイッチ１０３がＶＣＣ側に接続されている場合、制御電圧入力端子１１１よりＶＣＣが入力され、チャージポンプ回路１１５はＯＮ状態となる。スイッチ１０３がＧＮＤ側に接続されている場合は、制御電圧入力端子１１１よりＧＮＤが入力され、チャージポンプ回路１１５はＯＦＦ状態となる。
【００２８】
チャージポンプ回路１１５はＯＮ状態のとき、第１の動作（充電）と第２の動作（放電）とを繰り返す。第１と第２の動作のタイミングの制御信号としてクロック信号Ｖ１が使用される。
第１の動作とは、コンデンサＣ１の一方の電極１１７をＶＣＣに、他方の電極１１９をＧＮＤに接続し、コンデンサＣ１に電圧差（ＶＣＣ−ＧＮＤ）を充電することである。第２の動作とは、コンデンサＣ１の一方の電極１１７をＧＮＤに、他方の電極１１９をＶＳＵＢ１２３に接続し、第１の動作により充電された電圧差（ＶＣＣ−ＧＮＤ）を、ＶＳＵＢ１２３より電圧（−ＶＣＣ）として放電することである。
第２の動作においてＶＳＵＢ１２３より放電された電圧（−ＶＣＣ）は、ＶＳＵＢ１２３とＧＮＤ間に接続されたコンデンサＣ２に保持される。
チャージポンプ回路１１５がＯＮ状態のとき、スイッチ１２９はＯＰＥＮとなる。
【００２９】
チャージポンプ回路１１５はＯＦＦ状態のとき、第１の動作（充電）と第２の動作（放電）のいずれも行わない。出力電圧端子ＶＳＵＢ１２３はＨｉｇｈインピーダンスになろうとするが、ＶＳＵＢにＶＣＣが印加されている状態で、ＩＣの基板に接続されたＶＳＵＢ１２３がＨｉｇｈインピーダンス状態になると、ＩＣがラッチアップを起こす恐れがある。それを防止するためにスイッチ１２９はＯＮし、ＶＳＵＢ１２３とＧＮＤ間が短絡される。
【００３０】
第１の遅延回路１１２は、制御電圧入力端子１１１が入力したチャージポンプ回路１１５のＯＮ／ＯＦＦ制御電圧を入力し、所定時間遅延させてからＯＮ／ＯＦＦ制御電圧をスイッチ１２９に出力する。
【００３１】
映像信号処理回路ブロック１２７は、回路ブロックの電源として、電源入力端子１０７から電圧ＶＣＣが、チャージポンプ回路の出力電圧端子１２３から電圧（−ＶＣＣ）が供給されると、所定動作を開始する。
音声信号処理回路ブロック１３９は、回路ブロックの電源として、電源入力端子１０７から電圧ＶＣＣが、グラウンド電位入力端子１０９から電圧ＧＮＤが印加されると、所定動作を開始する。
【００３２】
映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９を同時に動作させている状態から、消費電流の削減等を目的として、映像信号処理回路ブロック１２７のみ停止させる場合には、スイッチ１０３をＧＮＤ側に接続し、制御電圧入力端子１１１から、ＧＮＤを入力する。
すると、ＩＣに内蔵されたチャージポンプ回路１１５はＯＮ状態からＯＦＦ状態に移行する。第１の動作と第２の動作の繰り返し動作は停止する。ＶＳＵＢ１２３は、電圧（−ＶＣＣ）の放電を停止し、Ｈｉｇｈインピーダンスになる。
【００３３】
ここで、ラッチアップの防止を目的として、制御電圧入力端子１１１からＧＮＤが入力されるのと同時に、スイッチ１２９をＯＮさせてＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤと接続したならば、出力電圧端子ＶＳＵＢ１２３の電圧は（−ＶＣＣ）からＧＮＤに急激に変化してしまう。すると、ＩＣのＰ型基板１５１の電位も急激に変化する。動作状態である音声信号処理回路ブロック１３９において、代表的に使用されるＮＰＮトランジスタのコレクタ拡散層２６５との間に構成される寄生容量２７１を通して、ＶＳＵＢ１２３の電圧変化が伝播し、過渡音等の不具合を発生させてしまう。
【００３４】
しかし、本発明の実施の形態１の半導体集積回路は、チャージポンプ回路１１５のＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路１１２を内蔵しているので、制御電圧入力端子１１１にＧＮＤが入力されてから、第１の遅延回路１１２で設定された時間が経過するまでは、スイッチ１２９はＯＦＦのままである。ＶＳＵＢ１２３とＧＮＤ間に接続されたコンデンサ１２５（Ｃ２）が保持した電圧（−ＶＣＣ）は、映像信号処理回路ブロック１２７のアイドリング電流により徐々に放電され、ＧＮＤに近づいていく。そのため、本発明の実施の形態１の半導体集積回路は、第１の遅延回路１１２で設定された時間が経過してスイッチ１２９がＯＮする際の電圧変化を、過渡音等の不具合を発生させない程度に非常に小さくする事が可能になる。
【００３５】
音声信号処理回路ブロック１３９のみ動作させている状態から、再び映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９を同時に動作させる場合には、スイッチ１０３をＶＣＣ側に接続し、制御電圧入力端子１１１からＶＣＣを入力する。すると、ＩＣ１０５に内蔵されたチャージポンプ回路１１５は、ＯＦＦからＯＮに状態を移行する。チャージポンプ回路のＯＦＦの時にラッチアップの防止を目的として、ＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤと接続していたスイッチ１２９は、第１の遅延回路１１２で設定された時間が経過後にＯＰＥＮとなる。ＩＣのＰ型基板１５１に接続されたチャージポンプ回路の出力電圧端子ＶＳＵＢ１２３の電圧は、ＧＮＤから（−ＶＣＣ）に変化する。この電圧変化の傾斜は、チャージポンプ回路１１５の出力インピーダンスとコンデンサＣ２の値により決定されるので、急峻な電圧変化による過渡音等の不具合を発生させない様に、設定する。
【００３６】
《実施の形態２》
本発明の実施の形態２の半導体集積回路について、図２と図３を用いて説明する。図２は、本発明の実施の形態２の半導体集積回路に内蔵された映像信号処理回路ブロック１２７及び音声信号処理回路ブロック１３９において、代表的に使用されるＮＰＮトランジスタの縦構造図である。図２の詳細については、実施の形態１で説明した。本発明の実施の形態２の半導体集積回路は、図２に示すように、映像信号処理ブロック１２７（コレクタ拡散層２５５、ベース拡散層２５７、エミッタ拡散層２５９）と、音声信号処理ブロック１３９（コレクタ拡散層２６５、ベース拡散層２６７、エミッタ拡散層２６９）とを、１つの基板２５１上に搭載する。
【００３７】
図３は、本発明の実施の形態２の半導体集積回路のブロック図である。実施の形態２において、図１の実施の形態１の半導体集積回路と異なる点は、チャージポンプ回路のＯＮ／ＯＦＦ制御電圧を遅延させる第２の遅延回路３１４を更に有することである。実施の形態２の半導体集積回路において、それ以外の構成については、実施の形態１と同一である。図３において、図１と同じ構成要素には同じ符号を付し、図１についての詳細な説明が図２にも準用される。
【００３８】
実施の形態２の半導体集積回路３０５において、映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９を同時に動作させている状態から、映像信号処理回路ブロック１２７のみを停止させる場合の各回路の動作については、実施の形態１と同様である。
実施の形態２の半導体集積回路は、音声信号処理回路ブロック１３９のみを動作させている状態から、再び映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９を同時に動作させる場合に、チャージポンプ回路の出力インピーダンスを制御することが、実施の形態１の半導体集積回路と異なる。
【００３９】
音声信号処理回路ブロック１３９のみを動作させている状態から、映像信号処理回路ブロック１２７と音声信号処理回路ブロック１３９の両方のブロックを動作させる場合の、各回路の動作について説明する。
ＩＣ１０５に内蔵されたチャージポンプ回路１１５をＯＦＦからＯＮへ状態を移行させるために、スイッチ１０３をＶＣＣ側に接続し、制御電圧入力端子１１１にＶＣＣを入力する。すると、チャージポンプ回路のＯＦＦの時にラッチアップの防止を目的として、ＶＳＵＢ１２３をＬｏｗインピーダンスのＧＮＤと接続していたスイッチ１２９は、第１の遅延回路１１２で設定された時間が経過後にＯＰＥＮとなる。ＩＣのＰ型基板１５１に接続されたチャージポンプ回路の出力電圧端子ＶＳＵＢ１２３の電圧は、ＧＮＤから（−ＶＣＣ）に変化する。
【００４０】
この電圧変化の傾斜は、チャージポンプ回路１１５の出力インピーダンスとコンデンサＣ２の値により決定される。実施の形態２の半導体集積回路は、制御電圧入力端子１１１にＶＣＣが入力されてから、第２の遅延回路３１４で設定された時間が経過するまで、チャージポンプ回路が動作を開始してもチャージポンプ回路の出力インピーダンスを大きくしておく。このように、実施の形態２の半導体集積回路は、電圧保持用コンデンサＣ２に電圧（−ＶＣＣ）を放電しようとする能力を小さくすることで、ＧＮＤから（−ＶＣＣ）への電圧変化の傾斜を緩やかにし、過渡音等の不具合を防止できる。
【００４１】
なお、本発明の実施の形態１及び実施の形態２において、映像信号処理回路ブロック１２７がチャージポンプ回路１１５から出力電圧を印加され、音声信号処理回路ブロック１３９は電源１０１から電圧を印加された。これに代えて音声信号処理回路ブロック１３０がチャージポンプ回路１１４から出力電圧を印加され、映像信号処理回路ブロック１２７が電源１０１から電圧を印加される構成としても良い。この場合、音声信号処理回路ブロック１３９のＯＮ／ＯＦＦを切り換えるためにチャージポンプ回路をＯＮ／ＯＦＦさせても、動作状態である映像信号処理回路ブロック１２７に影響を及ぼさない半導体集積回路を実現できる。
【００４２】
なお、本発明の実施の形態１及び実施の形態２において、半導体集積回路が有する回路ブロックに映像信号処理回路ブロックと音声信号処理回路ブロックを用いたが、これらに限定されない。電源入力端子とチャージポンプ回路の出力電圧端子より電源を供給されて駆動する回路ブロックと、電源入力端子及びＧＮＤ入力端子より電源を供給されて駆動する回路ブロックの組み合わせであれば、本発明を適用できる。
【産業上の利用可能性】
【００４３】
本発明は、チャージポンプ回路の出力を必要とする回路ブロックと、チャージポンプ回路の出力を必要としない回路ブロックとを搭載する半導体集積回路に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１の半導体集積回路のブロック図
【図２】本発明の実施の形態１及び実施の形態２の半導体集積回路に内蔵された映像信号処理回路ブロック１２７及び音声信号処理回路ブロック１３９において、代表的に使用されるＮＰＮトランジスタの縦構造図
【図３】本発明の実施の形態２の半導体集積回路のブロック図
【図４】従来例の半導体集積回路のブロック図
【図５】従来例の半導体集積回路に内蔵された映像信号処理回路ブロック１２７及び音声信号処理回路ブロック１３９において、代表的に使用されるＮＰＮトランジスタの縦構造図
【符号の説明】
【００４５】
１０１  電源
１０３  スイッチ
１０５、３０５  半導体集積回路
１０７  電源入力端子
１０９  グラウンド電位入力端子
１１１  ＯＮ／ＯＦＦ制御電圧入力端子
１１２  第１の遅延回路
１１３  発振回路
１１５  チャージポンプ回路
１１７  第１の容量接続端子
１１９  第２の容量接続端子
１２１  コンデンサＣ１
１２３  出力電圧端子
１２５  コンデンサＣ２
１２７  映像信号処理回路ブロック
１２９  スイッチ
１３９  音声信号処理回路ブロック
２５１  Ｐ型基板
２５３  Ｐ型拡散層
２５５  コレクタ拡散層
２５７  ベース拡散層
２５９  エミッタ拡散層
２６３  寄生容量
２６５  コレクタ拡散層
２６７  ベース拡散層
２６９  エミッタ拡散層
２７１  寄生容量
３１４  第２の遅延回路
４０５  第１の半導体集積回路
４３１  第２の電源
４３３  第２の半導体集積回路
４３５  第２の半導体集積回路の電源入力端子
４３７  第２の半導体集積回路のグラウンド入力端子
５５１  第１の半導体集積回路のＰ型基板
５５３  Ｐ型拡散層
５６５  第２の半導体集積回路のＰ型基板
【図１】
2006100350.tif 000003
【図２】
2006100350.tif 000004
【図３】
2006100350.tif 000005
【図４】
2006100350.tif 000006
【図５】
2006100350.tif 000007
【手続補正書】
【提出日】平成18年1月6日(2006.1.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧を入力する電源入力端子と、
ＧＮＤ電位を入力するＧＮＤ入力端子と、
ＯＮ／ＯＦＦ制御電圧を入力する制御電圧入力端子と、
クロック信号を出力する発振回路と、
容量と接続され、前記ＯＮ／ＯＦＦ制御電圧と前記クロック信号とに基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は前記クロック信号に基づいて前記容量の充電と放電を繰り返すチャージポンプ回路と、
前記ＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路と、
前記チャージポンプ回路と前記ＧＮＤ入力端子との間に接続され、前記第１の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＦＦの場合は前記チャージポンプ回路の出力と前記ＧＮＤ入力端子とを短絡し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は開放するスイッチと、
前記電源入力端子及び前記チャージポンプ回路の出力電圧端子より電源を供給されて駆動する第１の回路ブロックと、
前記電源入力端子及び前記ＧＮＤ入力端子より電源を供給されて駆動する第２の回路ブロックと、
を備え、
前記第１の回路ブロックと前記第２の回路ブロックとを同一のチップ上に搭載したことを特徴とする半導体集積回路。
【請求項２】
前記第１の遅延回路は、前記第１の回路ブロック及び前記第２の回路ブロックと同一のチップ上に搭載されることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記ＯＮ／ＯＦＦ制御電圧を遅延させる第２の遅延回路を更に有し、
前記チャージポンプ回路は、前記第２の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて、出力インピーダンスを制御することを特徴とする請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
前記第２の遅延回路は、前記第１の回路ブロック及び前記第２の回路ブロックと同一のチップ上に搭載されることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記第１の回路ブロックは映像信号処理回路ブロックであり、前記第２の回路ブロックは音声信号処理回路ブロックであることを特徴とする請求項１から請求項４のいずれかの請求項に記載の半導体集積回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
上記課題を解決するため、本発明は下記の構成を有する。
本発明は、電源電圧を入力する電源入力端子と、ＧＮＤ電位を入力するＧＮＤ入力端子と、ＯＮ／ＯＦＦ制御電圧を入力する制御電圧入力端子と、クロック信号を出力する発振回路と、容量と接続され、前記ＯＮ／ＯＦＦ制御電圧と前記クロック信号とに基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は前記クロック信号に基づいて前記容量の充電と放電を繰り返すチャージポンプ回路と、前記ＯＮ／ＯＦＦ制御電圧を遅延させる第１の遅延回路と、前記チャージポンプ回路と前記ＧＮＤ入力端子との間に接続され、前記第１の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて動作し、前記ＯＮ／ＯＦＦ制御電圧がＯＦＦの場合は前記チャージポンプ回路の出力と前記ＧＮＤ入力端子とを短絡し、前記ＯＮ／ＯＦＦ制御電圧がＯＮの場合は開放するスイッチと、前記電源入力端子及び前記チャージポンプ回路の出力電圧端子より電源を供給されて駆動する第１の回路ブロックと、前記電源入力端子及び前記ＧＮＤ入力端子より電源を供給されて駆動する第２の回路ブロックと、を備え、前記第１の回路ブロックと前記第２の回路ブロックとを同一のチップ（共通の半導体集積回路の基板）上に搭載したことを特徴とする半導体集積回路である。前記第１の遅延回路は、前記第１の回路ブロック及び前記第２の回路ブロックと同一のチップ上に搭載されても良い。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
上記の半導体集積回路において、前記ＯＮ／ＯＦＦ制御電圧を遅延させる第２の遅延回路を更に有し、前記チャージポンプ回路は、前記第２の遅延回路の出力する前記ＯＮ／ＯＦＦ制御電圧に基づいて、出力インピーダンスを制御しても良い。前記第２の遅延回路は、前記第１の回路ブロック及び前記第２の回路ブロックと同一のチップ上に搭載されても良い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
この発明によれば、チャージポンプ回路のＯＦＦからＯＮへの状態移行時に、チャージポンプ回路の出力電圧の変動が、動作状態である第２の回路ブロックに対して影響を及ぼすことを防止できる。
上記の半導体集積回路において、前記第１の回路ブロックは映像信号処理回路ブロックであり、前記第２の回路ブロックは音声信号処理回路ブロックであっても良い。