(57)【要約】【課題】  ３端子型積層コンデンサの自己発熱量を、低いＥＳＬを保ちつつ、良好に低減する。【解決手段】  信号用導体パターン３０が入出力側で連続して形成されるとともに、ＧＮＤ用導体パターン３２，３４が信号用導体パターン３０を挟んで対峙するように分断形成される。そして、３端子型積層コンデンサの信号用端子電極２６が信号用導体パターン３０と接続され、ＧＮＤ用端子電極２２Ａ及び２２ＢがＧＮＤ用導体パターン３２に接続され、ＧＮＤ用端子電極２２Ｃ及び２２ＤがＧＮＤ用導体パターン３４にそれぞれそれ接続されるように実装される。信号に対する抵抗分は、信号用導体パターン３０の抵抗分と、コンデンサ内部の信号用内部電極１０及び信号用端子電極２６の抵抗分を並列に接続した低い値となる。【選択図】図２
2006100708.tif 000002
【特許請求の範囲】
【請求項１】
信号用端子電極，ＧＮＤ用端子電極を有する３端子型積層コンデンサが実装された回路基板であって、
該回路基板の表面には、前記信号用端子電極が接続される信号用導体パターンが同一ラインとして連続形成されており、該信号用導体パターンを挟んで、前記ＧＮＤ電極が接続されるＧＮＤ用導体パターンが分断形成されており、
前記３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、
前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な側面に露出する信号用電極引き出し部を有し、
前記ＧＮＤ用内部電極は、前記角柱状の素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、
前記３端子型積層コンデンサの角柱状素体の表面の長手方向の中央部には、前記信号用内部電極と前記ＧＮＤ用内部電極とが積層方向で重なる部分を囲むように前記素体表面を周回するとともに、前記信号用電極引き出し部に接続される信号用端子電極が形成され、
前記角柱状素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されており、
前記３端子型積層コンデンサの素体の長手方向の中央部の表面を周回する信号用端子電極の一部が前記信号用導体パターン上に平行に配置され、搭載されたことを特徴とする３端子型積層コンデンサ実装回路基板。
【請求項２】
前記３端子型積層コンデンサが、前記信号用導体パターンの長手方向に沿って、互いに離間して複数個実装されていることを特徴とする請求項１記載の３端子型積層コンデンサ実装回路基板。
【請求項３】
角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、
前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な側面に露出する信号用電極引き出し部を有し、
前記ＧＮＤ用内部電極は、前記角柱状の素体の長手方向の中央部を除く側面に露出するＧＮＤ電極引き出し部を有し、
前記３端子型積層コンデンサの角柱状素体の表面の長手方向の中央部には、前記信号用内部電極と前記ＧＮＤ用内部電極とが積層方向で重なる部分を囲むように前記素体表面を周回するとともに、前記信号用電極引き出し部に接続される信号用端子電極が形成され、
前記角柱状素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されていることを特徴とする３端子型積層コンデンサ。
【請求項４】
前記ＧＮＤ用端子電極は、前記角柱状素体の長手方向の両端面を除く側面およびこれと接する両主面に連続して形成されていることを特徴とする請求項３記載の３端子型積層コンデンサ。
【請求項５】
前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向の一端側から他端側に亘って、連続して設けられたものであることを特徴とする請求項３記載の３端子型積層コンデンサ。
【請求項６】
前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向中央部で２つに分割形成されていることを特徴とする請求項３記載の３端子型積層コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３端子型積層コンデンサ実装用回路基板及びそれに関連する３端子型積層コンデンサに関し、具体的には、３端子型積層コンデンサの自己発熱に対する改良に関するものである。
【背景技術】
【０００２】
情報機器を中心とした近年におけるデータ処理の高速化，通信回線速度の向上に伴い、ＬＳＩなどの半導体装置は動作が高速化する傾向にある。かかる半導体装置の電源回路は、半導体装置に対して動作に必要なＤＣ（直流）成分を供給するが、電源スイッチングやクロック動作に伴う高調波は動作を不安定にし、不要な電波として放射されることもある。そこで、電源回路には、高速動作を補うための大容量コンデンサと、高い周波数まで信号を減衰させることができる低ＥＳＬコンデンサが使用される。この低ＥＳＬコンデンサとしては、例えば、下記特許文献１に示すような入力電極，出力電極，ＧＮＤ（グランド）電極を有する３端子型積層コンデンサが利用される。下記特許文献２には、側面のＧＮＤ電極を外周全体に一周させた構造のものが開示されている。
【０００３】
ところで、３端子型積層コンデンサの内部電極構造は、入力電極から出力電極に至る信号ラインが内部を貫通した構造となっており、信号は必ず内部電極を通過する。このため、部品内部の抵抗値により自己発熱するという問題があり、この発熱によって通電量が制限されてしまうという不都合がある。図１３を見ながら説明すると、３端子型積層コンデンサは、同図(A)に示すようなＧＮＤパターン９００と信号パターン９０２を、同図(B)に示すように交互に積層し、更に上下に誘電体層９０４を積層した構造となっている。そして、同図(C)に示すように、信号パターン９０２は入力電極９１０，出力電極９１２にそれぞれ接続され、ＧＮＤパターン９００はＧＮＤ電極９１４，９１６にそれぞれ接続されている。
【０００４】
一方、基板側には、入力信号ライン９２０，出力信号ライン９２２がＧＮＤライン９２４を挟むようにしてパターン形成されている。そして、コンデンサ側の入力電極９１０と入力信号ライン９２０，出力電極９１２と出力信号ライン９２２，ＧＮＤ電極９１４及び９１６とＧＮＤライン９２４がそれぞれ電気的に接続される。
【０００５】
このような実装形態における３端子型積層コンデンサの等価回路は、図１４(A)に示すようになる。すなわち、素子中心にキャパシタンスＣ１０があり、これと入力電極９１０の間に抵抗Ｒ１０とインダクタンスＬ１０の直列回路が接続されており、また、出力電極９１２の間に抵抗Ｒ１２とインダクタンスＬ１２の直列回路が接続されている。また、素子中心とＧＮＤ電極９１４との間に抵抗Ｒ１４とインダクタンスＬ１４の直列回路が接続されており、ＧＮＤ電極９１６との間に抵抗Ｒ１６とインダクタンスＬ１６の直列回路が接続されている。
【０００６】
このように、入出力信号ライン９２０，９２２間に抵抗Ｒ１０，Ｒ１２が存在するため、それらの抵抗成分による自己発熱が発生する。図１４(B)には、従来の３端子型積層コンデンサの入出力電極間の直流抵抗値が１０ｍΩの場合における自己発熱の計測例が示されている。同図中、横軸は直流電流値［ADC］，縦軸は自己発熱量ΔＴ［℃］である。同図に示すように、直流電流が３Ａで４０℃を超える非常に大きな自己発熱が生ずる。
【特許文献１】特開昭５５−８０３１３号公報
【特許文献２】特開平０６−２４４０５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような通電時の自己発熱を抑制する従来技術としては、下記特許文献３に記載されているようなコンデンサ表面に導体パターンを設けるものや、下記特許文献４に記載されている内部導体パターンを並列化するものが知られている。しかしながら、いずれの方法でも限界があり、更なる発熱量の低減が求められている。
【０００８】
本発明は、以上の点に着目したもので、その目的は、３端子型積層コンデンサの自己発熱量を良好に低減することである。他の目的は、自己発熱量が低減されても、低いＥＳＬを保つことである。
【特許文献３】特開平０６−３４９６７８号公報
【特許文献４】実開昭６１−１２９３２９号公報
【課題を解決するための手段】
【０００９】
前記目的を達成するため、本発明は、信号用端子電極，ＧＮＤ用端子電極を有する３端子型積層コンデンサが実装された回路基板であって、前記３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な側面に露出する信号用電極引き出し部を有し、前記ＧＮＤ用内部電極は、前記角柱状の素体の長手方向の中央部を除く側面に露出するＧＮＤ用電極引き出し部を有し、前記３端子型積層コンデンサの角柱状素体の表面の長手方向の中央部には、前記信号用内部電極と前記ＧＮＤ用内部電極とが積層方向で重なる部分を囲むように前記素体表面を周回するとともに、前記信号用電極引き出し部に接続される信号用端子電極が形成され、前記角柱状素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されており、前記３端子型積層コンデンサの素体の長手方向の中央部の表面を周回する信号用端子電極の一部が前記信号用導体パターン上に平行に配置され、搭載されたことを特徴とする。
【００１０】
また、３端子型積層コンデンサ実装回路基板の他の発明は、信号用端子電極，ＧＮＤ用端子電極を有する３端子型積層コンデンサを実装したものであって、前記３端子型積層コンデンサが、前記信号用導体パターンの長手方向に沿って、互いに離間して複数個実装されていることを特徴とする。
【００１１】
本発明の３端子型積層コンデンサは、角柱状の積層コンデンサ素体の内部において誘電体層を挟んで信号用内部電極とＧＮＤ用内部電極とが少なくとも積層方向で重なるように形成され、前記信号用内部電極は、前記角柱状の素体の長手方向の中央部において該素体の長手方向と平行な側面に露出する信号用電極引き出し部を有し、前記ＧＮＤ用内部電極は、前記角柱状の素体の長手方向の中央部を除く側面に露出するＧＮＤ電極引き出し部を有し、前記３端子型積層コンデンサの角柱状素体の表面の長手方向の中央部には、前記信号用内部電極と前記ＧＮＤ用内部電極とが積層方向で重なる部分を囲むように前記素体表面を周回するとともに、前記信号用電極引き出し部に接続される信号用端子電極が形成され、前記角柱状素体の表面の長手方向と平行な側面の一方の端部近傍及び他方の端部の近傍にはそれぞれ、前記ＧＮＤ用電極引き出し部に接続されるＧＮＤ用端子電極が形成されていることを特徴とする。
【００１２】
また、３端子型積層コンデンサの他の発明は、前記ＧＮＤ用端子電極は、前記角柱状素体の長手方向の両端面を除く側面およびこれと接する両主面に連続して形成されていることを特徴とする。
【００１３】
また、３端子型積層コンデンサの他の発明は、前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向の一端側から他端側に亘って、連続して設けられたことを特徴とする。
【００１４】
更に、３端子型積層体コンデンサの他の発明は、前記ＧＮＤ用内部電極は、前記角柱状素体の長手方向中央部で２つに分割形成されていることを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
【発明の効果】
【００１５】
本発明によれば、ＥＳＬを低い値に保ちつつ、３端子型積層コンデンサの自己発熱量を良好に低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態を、いくつかの実施例に基づいて詳細に説明する。
【実施例１】
【００１７】
最初に、図１〜図４を参照しながら、本発明の実施例１について説明する。なお、以下の説明では、図１(C)の左右方向端面をそれぞれ前面・後面とし、紙面方向端面を側面として説明する。本実施例１の３端子型積層コンデンサ２０は、図１(A)に示す信号用内部電極１０と同図(B)に示すＧＮＤ用内部電極１４を交互に積層している。信号用内部電極１０は、セラミックスなどの誘電体シート１２上に、側面方向に引き出し部１０Ａ，１０Ｂを有するパターン形状として形成されている。一方、ＧＮＤ用内部電極１４は、誘電体シート１６上に、ＧＮＤ用電極引き出し部１４Ａ，１４Ｂ，１４Ｃ，１４Ｄを有するパターン形状として形成されている。
【００１８】
図１(C)には、積層の様子が示されており、信号用内部電極１０とＧＮＤ用内部電極１４を交互に各２層積層し、更に上下を誘電体層１８，１９で挟んだ構成となっている。このような積層体の焼結後、図１(D)に示すように信号用端子電極２６，ＧＮＤ用端子電極２２Ａ，２２Ｂ及び２２Ｃ，２２Ｄをそれぞれ形成する。信号用内部電極１０の信号用電極引き出し部１０Ａ及び１０Ｂは、角柱状積層コンデンサ素体の長手方向の中央部の表面を周回するように設けられた信号用端子電極２６にそれぞれ接続されている。また、ＧＮＤ用内部電極１４のＧＮＤ用電極引き出し部１４Ａ、１４Ｂ，１４Ｃ，１４Ｄは、ＧＮＤ用端子電極２２Ａ、２２Ｂ，２２Ｃ、２２Ｄにそれぞれ接続される。
【００１９】
具体例を挙げると、原材料にチタン酸バリウム系誘電体材料を用い、この配合原料をボールミルで湿式混合し、粉砕した後乾燥し、空気中において１１００℃で２時間仮焼して仮焼物を得た。この仮焼物を乾式粉砕機によって粉砕し、粒径が１μｍ以下の原料粉末を得る。この原料粉末に、ポリビニルブチラール系バインダ及びエタノールなどの有機溶剤を加え、ボールミルによって湿式混合し、セラミックスラリを調製した後、セラミックスラリをドクターブレード法によってシート成形し、厚み２〜３μｍの矩形のグリーンシートを得た。次に、このセラミックグリーンシート上に、Ｎｉを主体とする導電ペーストを印刷し、内部電極を構成するための導電ペースト層を形成した。導電ペースト層が形成されたセラミックグリーンシートを、図１(B)に示す電極１０，１４が交互となるように複数枚積層し、積層体を得た。得られた積層体の角取りを行った後、外部電極ペーストを用いて、外部電極（端子電極）２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ及び２６を形成する。続いて、酸素分圧が１０−９〜１０１２ＭＰａのＨ２−Ｎ２−空気ガスからなる還元性雰囲気中において１３００℃で２時間焼成し、セラミック焼結体を得て完成品に至る。
【００２０】
ところで、本実施例では、基板側には、図２に示すように、信号用導体パターン３０が連続して形成されるとともに、ＧＮＤ用導体パターン３２，３４が信号用導体パターン３０を挟んで対峙するように分断形成される。そして、これらの導体パターン上に、図１に示した３端子型積層コンデンサ２０がハンダなどによって実装される。すなわち、信号用端子電極２６が信号用導体パターン３０と接続され、ＧＮＤ用端子電極２２Ａ，２２ＢがＧＮＤ用導体パターン３２に、ＧＮＤ用端子電極２２Ｃ，２２ＤがＧＮＤ用導体パターン３４にそれぞれ接続されるように実装される。
【００２１】
図２(B)には、信号ライン方向に見た接続構造が示されている。本実施例では、図２(A)に示すように、信号用端子電極２６が積層体表面の全周（４面）にわたって入出力共通に設けられており、これが基板側の信号用導体パターン３０に接続される。従って、信号用導体パターン３０に見た接続構造は図２(B)に示すようになり、等価回路は図２(C)に示すように信号用導体パターン３０の抵抗分ＲＡと、コンデンサ内部の信号用内部電極１０及び信号用端子電極２６の抵抗分ＲＣを並列に接続したものとなる。このため、入出力間の等価抵抗ＲＴは、１／ＲＴ＝１／ＲＡ＋１／ＲＣとなり、例えば、ＲＡ＝１ｍΩ，ＲＢ＝３ｍΩの場合、ＲＴ≒０．８ｍΩとなる。
【００２２】
一方、従来の３端子型積層コンデンサの場合は、図３(A-1)に示すように、信号ライン９２０，９２２が入出力間で分断されており、信号電流は矢印ＦＢで示すようにコンデンサ内部を流れる。従って、抵抗分の等価回路を示すと、同図(A-2)に示すように、コンデンサ内部の信号用内部電極のみの抵抗となる。従って、仮に内部導体パターンの抵抗値が１０ｍΩであると、これが入出力間の抵抗値となる。このように、本実施例によれば、部品自体の抵抗値が激減し、３端子型積層コンデンサ２０と信号ライン３０の合成抵抗が信号ライン自体の抵抗値を下回るようになり、従来構造のものに対して相対的に放熱効果を期待することもできる。
【００２３】
図３(B)には、直流電流を流したときの自己発熱量の計測例が示されている。グラフＧ６０は本実施例の発熱量，グラフＧ６２は従来構造の発熱量，グラフＧ６４は信号ライン３０のみによる発熱量を示す。これらのグラフから明らかなように、本実施例の発熱量は、信号ライン３０のみの発熱量よりも更に発熱量が低減されており、単に発熱量が低減されるのみならず、冷却効果も認められた。
【００２４】
図３(C)は、周波数と入出力間のインダクタンスの関係の計測例である。同図中、横軸は周波数，縦軸はインダクタンスである。グラフＧ６６は本実施例，グラフＧ６７は従来の３端子構造，グラフＧ６８は２端子構造の場合をそれぞれ示す。これらのグラフから明らかなように、３端子構造の場合は、２端子構造と比較してインダクタンスが大幅に低下することがわかる。なお、グラフＧ６７よりもグラフＧ６６の方が多少低いインダクタンス値を示しているが、これは、図４(E)，(F)に示した電極距離ＬａとＬｂの差によるインダクタンスの減少に伴うものである。
【００２５】
次に、本実施例におけるＥＳＬ低減効果について説明する。本実施例では、ＥＳＬの値を以下の数式１を用いて求めた。なお、式中、ＥＳＬは、Equivalent Series Inductanceの略で等価直列インダクタンス、ωは位相角で、ω＝2πf（ｆは周波数）である。Ｓ２１はＳパラメータを測定したときの通過特性を表し、１側から２側に電力を入れたときにどれだけ通過するかという量を表し、ここでは信号用導体パターンとＧＮＤ用導体パターンとの間に並列に実装した際の信号減衰量を示す。Ｚ０は特性インピーダンスであり、通常測定器は入出力が５０Ωで設計されているのでＺ０＝５０Ωとする。ＥＳＬについて実際の周波数特性を考慮する場合には、本数式で示す場合が多く、高い周波数でＥＳＬの比較を行う場合に有効な計算方法である。一般的に３端子型積層コンデンサでは、構造的にインダクタンスＬが２つのＧＮＤ方向に並列に接続されるため、全体でＬ／２となるとともに、ＧＮＤを２分割して両側面に引き出すことで、電流の向きが逆方向となり、磁界相殺されるためである。これらの効果を合わせて、従来の２端子コンデンサと比較してＥＳＬは約１０〜２５％に低減される。本考案においても、ＧＮＤを２分割して両サイドに引き出しているため、同様のＥＳＬ低減効果を期待できる。
【数１】
2006100708.tif 000003
【００２６】
図４(A)〜(C)には、本実施例，従来の３端子構造，２端子構造の各場合の等価回路が示されている。まず、本実施例の場合は、同図(A)に示すように、信号用端子電極２６との間にコンデンサＣＡＢが並列に接続されており、これからＧＮＤ電極２２Ａ，２２Ｂ，２２Ｃ，２２Ｄに向けて、抵抗ＲＧＡとインダクタンスＬＡの直列回路，抵抗ＲＧＢとインダクタンスＬＢの直列回路、抵抗ＲＧＣとインダクタンスＬＣの直列回路，抵抗ＲＧＤとインダクタンスＬＤの直列回路が、それぞれ接続された等価回路となる。一方、従来の３端子構造の場合は、上述したとおりであり、同図(B)に示すとおりである。更に、２端子構造のコンデンサの場合は、同図(C)に示すように、入出力電極９２０，９２２とＧＮＤ電極９２４の間に、コンデンサＣ１００，抵抗Ｒ１００，インダクタンスＬ１００の直列回路が接続された等価回路となる。これらの等価回路に示すように、本実施例においてもＧＮＤは２つの方向に分割して引き出されており、従来の３端子構造と同様のＥＳＬ低減効果を得ることができる。
【００２７】
図４(D)には、３端子型コンデンサと２端子型コンデンサの減衰特性の計測例が示されている。同図中、横軸は周波数[MHz]，縦軸は減衰量[dB]である。また、グラフＧ４０は３端子型の場合であり、グラフＧ４２は２端子型の場合である。これらのグラフから明らかなように、３端子型のほうが良好な減衰特性が得られている。
【００２８】
更に、本実施例では、図４(E)，(F)に本実施例と従来構造の内部導体パターンと外部電極の関係を各々示すように、信号用端子電極とＧＮＤ用端子電極の間隔Ｌａが従来構造の間隔Ｌｂよりも狭い。このため、ＧＮＤに至る電流経路が短くなり、これによってＥＳＬが低下する効果も期待できる。
【００２９】
以上のように、本実施例によれば、次のような効果がある。
（１）入出力間の抵抗値が大幅に低減されるようになり、自己発熱量が良好に低減される。
（２）２つの方向に分割してＧＮＤ接続されているので、ＥＳＬは低い値に保持される。
【実施例２】
【００３０】
次に、図５(A)〜(D)を参照しながら、本発明の実施例２について説明する。ＧＮＤ用内部電極が角柱状積層体コンデンサ素体の長手方向の一端側から他端側に亘って、連続して設けられたことは先の実施例１と同様であるが、実施例２では、ＧＮＤ用内部電極が、一方の端部近傍のＧＮＤ用電極引き出し部４０Ａ，４０Ｂをそれぞれ有するＧＮＤ用内部電極４０と、他方の端部近傍のＧＮＤ用電極引き出し部４２Ａ，４２Ｂをそれぞれ有するＧＮＤ用内部電極４２とを有し、前記一方の端部近傍のＧＮＤ用電極引き出し部４０Ａ，４０Ｂは、一方の端部近傍のＧＮＤ用端子電極２２Ａ、２２Ｂにそれぞれ接続され、前記他方の端部近傍のＧＮＤ用電極引き出し部４２Ａ，４２Ｂは、他方の端部近傍のＧＮＤ用端子電極２２Ｃ、２２Ｄにそれぞれ接続されることを特徴とする。この実施例では、３端子型積層セラミックコンデンサ４４の素体の内部で信号用内部電極１０にそれぞれ対向するＧＮＤ用内部電極４０と４２とで、流れる電流の向きが逆転するので、磁界が相殺される。
【実施例３】
【００３１】
次に図６(A)〜(D)を参照しながら、本発明の実施例３について説明する。実施例３の３端子型積層コンデンサ４９は、ＧＮＤ用内部電極が前記角柱状素体の長手方向中央部で２つに分割形成され、前記分割形成された一方のＧＮＤ用内部電極４６の電極引き出し部４６Ａ，４６Ｂが、一方の端部近傍のＧＮＤ用端子電極２２Ａ，２２Ｂに接続され、他方のＧＮＤ用内部電極４８のＧＮＤ用電極引き出し部４８Ａ，４８Ｂが前記他方の端部近傍のＧＮＤ用端子電極２２Ｃ，２２Ｄに接続されていることを特徴とする。この実施例では、ＧＮＤ用内部電極が、積層コンデンサ素体の内部で信号用端子電極と対向するとともに、積層コンデンサ素体の長手方向の中央部で２分割されているので、３端子型積層コンデンサが回路基板の信号用導体パターン及びこれを挟んで分断形成されているＧＮＤ用導体パターン上に、中心から積層コンデンサ素体の長手方向に多少位置ずれして実装された場合であっても、信号用端子電極２６から信号用内部電極１０を介してＧＮＤ用導体パターン３２，３４に至る電流経路が左右対称となり、バラツキなく安定したノイズ除去効果が得られる。
【００３２】
尚、上記実施例１〜３では、いずれもＧＮＤ用端子電極２２Ａ〜２２Ｄが角柱状３端子型積層コンデンサ素体の長手方向と平行な側面及びこれと接する両主面のみに形成されているため、これまでの３端子型コンデンサでは不可欠であった角柱状積層コンデンサ素体の６面すべてに電極を塗布するための最低４回の電極塗布工程から開放され、長手方向と平行な両側面及びこれと接する両主面の４面のみで最低２回塗布が可能となり、塗布回数の削減に伴う特性バラツキを低減することができるとともに、通常のコンデンサアレイの生産設備により製造が可能となる。
【実施例４】
【００３３】
次に、図７を参照しながら、本発明の実施例４について説明する。実施例４の３端子型積層コンデンサ５０は、ＧＮＤ用内部電極５４が、前記角柱状素体の長手方向の一端側から他端側に亘って連続して設けられるとともに、ＧＮＤ電極引き出し部５４Ａ〜５４Ｆが、角柱状積層コンデンサ素体の長手方向の中央部を除く両側面及び両端面にそれぞれ設けられ、角柱状積層体コンデンサ素体の長手方向両端部近傍に設けられた一対のＧＮＤ用端子電極５６Ａ，５６Ｂに接続されている。本実施例では、角柱状素体の長手方向と平行な側面にＧＮＤ用電極引き出し部５４Ａ，５４Ｂ，５４Ｄ，５４Ｅを備えているため、従来の３端子型積層コンデンサに比べて、ＥＳＬを低減する効果を有するのは先の実施例と同様であるが、さらに、ＧＮＤ電極引き出し部５４Ｃ及び５４Ｆを備え、ＧＮＤ用端子電極５６Ａ，５６Ｂの面積が増大したことにより、放熱性が良好となる効果がある。
【実施例５】
【００３４】
次に、図８を参照しながら、本発明の実施例５について説明する。図８は具体的な使用例を示す回路図で、(A)は本発明の場合の回路図，(B)は従来構造の場合の回路図である。なお、この実施例では、前記実施例４に示したものと同様の電極構成の３端子型積層コンデンサが用いられている。同図(A)から説明すると、３端子型積層コンデンサ１００の信号用端子電極１００Ａは、一方において信号用導体パターンを介して電源１０２に接続され、他方において電力供給対象のＩＣ１０４に接続されている。３端子型積層コンデンサ１００のＧＮＤ用端子電極１００Ｂ及び１００Ｃは、いずれもアースされている。これに対し、(B)の従来構造の３端子型積層コンデンサ１１０では、電源１０２が入力用端子電極１１０Ａに接続され、出力用端子電極１１０ＢがＩＣ１０４に接続される。ＧＮＤ用端子電極１１０Ｃはアースされている。
【実施例６】
【００３５】
次に、図９〜図１１を参照しながら本発明の実施例６について説明する。上述した実施例は、３端子型積層コンデンサや信号用導体パターンなどを集中定数として扱ったものであるが、本実施例は分布定数として扱ったものである。例えば周波数が１[GHz]の場合、自由空間中の交流信号の波長λは、λ[m]＝ｆ[Hz]／Ｖ[m/s]（Ｖは光速）で求められ、約３３[cm]である。誘電体中では誘電率によって波長短縮が起きるため、仮にコンデンサの誘電率εrを３０００とすると、波長λｂは、λｂ＝λ／√（εr）から、約０．６[cm]となる。つまりノイズ成分や高調波成分の周波数が１[GHz]の場合、λb／４となる０．１５[cm]以上の長さに渡って存在するコンデンサは分布定数回路として扱われる。図９(A)にはその様子が示されており、同図(A)は自由空間中の波長λの波形，同図(B)は誘電体中の波長λｂの波形である。
【００３６】
分布定数回路は、物理的な長さの関数を持った電気回路であり、ある範囲内にＬ，Ｃ，Ｒの各要素がまんべんなく存在する。一般には、Ｌ，Ｃ，Ｒの各素子の直列回路で表現されるコンデンサも、長さをもっているとＬ，Ｃ，Ｒの素子が物理的に存在することになる。このような長さを持つことを利用して、広帯域で減衰するフィルタ効果を得ることができる。
【００３７】
図１０には、その一例が示されている。まず、同図(A-1)は、コンデンサ単体の場合の実装の様子を示し、信号ライン２０２を挟んでＧＮＤライン２０４，２０６が平行に形成されている。３端子型積層コンデンサ２００は、上述した実施例と同様に実装される。これを分布定数の等価回路で示すと、同図(A-2)のようになる。次に、３端子型積層コンデンサ２００を同図(B-1)のように複数並列に分布実装すると、等価回路は同図(B-2)のようになる。これらのうち、並列のキャパシタンス及びインダクタンスを比較すると、Ｃ２００＜Ｃ２０２，Ｌ２００＞Ｌ２０２となる。このため、全体として、広帯域で減衰するフィルタ効果を得ることができる。
【００３８】
図１１には、かかる３端子型積層コンデンサを複数利用した場合のフィルタ効果の具体例が示されている。同図(A)は、３端子型積層コンデンサ２００を間隔なし（＝０mm）で基板上に実装した場合であり、同図(B)は間隔＝１mmで実装した場合である。使用した３端子型積層コンデンサ２００は、容量１[uF]，寸法が2.0mm×0.85mm×1.25mmである。減衰量を測定した結果、同図(C)に示すような結果が得られた。同図中、横軸は周波数[MHz]，縦軸は減衰量[dB]であり、グラフＧ１１Ａは間隔なしの場合，グラフＧ１１Ｂは間隔１mmの場合である。これらのグラフから、同じ個数のコンデンサを使用する場合でも、部品間隔を空けることによって更に大きな減衰量が得られることが分かる。
【実施例７】
【００３９】
次に、図１２を参照しながら実施例７について説明する。この実施例は、具体的な実装の例である。まず、同図(A)に示す例は、主基板２６０上に電源２６２とＬＳＩ２６３が設けられており、それらの間に平行に設けられた信号ライン２６６，ＧＮＤライン２６８，２７０上に、適宜の間隔をおいて３端子型積層コンデンサ２６４を複数設けた例である。効果的に高周波成分を除去するためには、３端子型積層コンデンサ２６４を電源２６２やＬＳＩ２６３の近傍に配置するようにする。同図(B)の例は、半導体パッケージ内での実装例で、サブ基板２８０上の中心にＬＳＩ２８２が設けられており、該ＬＳＩ２８２を囲むように本発明の３端子型積層コンデンサ２８４が設けられている。同図(B)の例も、同様の例で、サブ基板２９０上のＬＳＩ２９２の周囲に本発明の３端子型積層コンデンサ２９４が設けられている。これらの実施例は、特に高速動作しながら緻密な電源制御を行う必要がある場合に好適であり、ＬＳＩ周辺をコンデンサで囲むことで、サブ基板では難しいコンデンサ容量の供給と低ＥＳＬ化，広帯域なデカップリングが可能となる。
【００４０】
ここで、上述した実施例についての効果についてまとめる。
(1)従来の３端子型積層コンデンサでは、柱状積層コンデンサ素体の長手方向の両端面および長手方向と平行な両側面にそれぞれ端子電極を有するため、従来の２端子型の端子電極形成設備のほかに、両側面に端子電極を形成するための特別なプロセス及び電極形成設備を必要とする。これに対し、実施例１〜３及び６，７では、ＧＮＤ用端子電極及び信号用端子電極が積層コンデンサの長手方向の端面を除く両側面に設けられているので、例えば、アレイタイプの端子電極形成設備を用いることができ、両側面に複数の端子電極を少ない工数で一括で形成できるというメリットを有する。
【００４１】
(2)また、従来の３端子型積層コンデンサ実装回路基板では、コンデンサを実装する実装回路基板のＧＮＤライン及び信号ラインが、通常の２端子コンデンサを実装する場合のライン形状と異なり、ＧＮＤラインと信号ラインとが交差する箇所を有する特別なラインパターンを作らなければならず、３端子型積層コンデンサの取り付け箇所の移動や増設が困難であった。これに対し、上述した実施例の３端子型積層コンデンサ実装回路基板では、ＧＮＤラインと信号ラインとが交差する箇所など、特別なラインパターンを必要としないため、３端子型積層コンデンサの取り付け箇所の移動や増設を容易に行うことができる。
【００４２】
(3)上述した実施例１〜７においては、信号用電極引き出し部を幅広に引き出すことにより、信号ラインに大きな電流を流す場合や、信号ラインの抵抗値を下げて消費電力を小さくするために幅広の信号ラインを採用した実装回路基板においては、信号用端子電極の幅をＧＮＤ用端子電極の幅に比べて幅広とすることができる。これにより、信号用端子電極、信号用電極引き出し部，信号用内部電極，ＧＮＤ用内部電極，ＧＮＤ用電極引き出し部，ＧＮＤ用端子電極に至る電流経路を短くして、ＥＳＬを低い値にすることができる。
【００４３】
(4)また、本発明の実施例１〜３，６，７に記載の３端子型積層コンデンサでは、実装回路基板に実装した際に、半田フィレットが、信号ラインの長手方向に沿って形成されるだけなので、特別なランドを必要としない。このため、周囲に他の実装部品が搭載されている場合でも、これらの部品を避けて、信号ラインに並行したわずかな隙間に実装することが可能となる
【００４４】
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例に示した材料，寸法は一例であり、必要に応じて適宜変更してよい。
(2)前記実施例に示した信号用電極引き出し部，ＧＮＤ用電極引き出し部，信号用端子電極，ＧＮＤ用端子電極の形状も一例であり、同様の効果を奏するように適宜変更可能である。
(3)信号用内部電極とＧＮＤ用内部電極の積層数も一例であり、必要に応じて適宜増減してよい。
(4)前記実施例に示した製造手順や製造条件は一例であり、何ら前記実施例に限定されるものではない。
(5)上述した実施例７に示す３端子型積層コンデンサの実装例も一例であり、同様の効果を奏するように適宜配置を変更してよい。
【産業上の利用可能性】
【００４５】
本発明によれば、低いＥＳＬ値を保ったまま自己発熱量が低減されるので、集積回路の電源回路などに好適である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例１の３端子型積層コンデンサを示す図である。
【図２】前記実施例１の３端子型積層コンデンサの実装の様子を示す図である。
【図３】前記実施例１の信号ラインに沿った構造，等価回路，発熱特性を示す図である。
【図４】前記実施例１におけるＥＳＬ低減の様子を示す図である。
【図５】本発明の実施例２の３端子型積層コンデンサを示す図である。
【図６】本発明の実施例３の３端子型積層コンデンサを示す図である。
【図７】本発明の実施例４の３端子型積層コンデンサを示す図である。
【図８】本発明の実施例５の３端子型積層コンデンサと従来の３端子型積層コンデンサとの実装状態の比較を示す図である。
【図９】本発明の実施例６における波長変化の様子を示す図である。
【図１０】前記実施例６における実装の様子と分布定数回路の等価回路を示す図である。
【図１１】前記実施例６の実装の様子と減衰特性を示す図である。
【図１２】本発明の実施例７を示す図である。
【図１３】従来の３端子型積層コンデンサの導体パターン，積層状態，実装の様子を示す図である。
【図１４】前記従来例の等価回路と発熱特性を示す図である。
【符号の説明】
【００４７】
１０：信号用内部電極
１０Ａ，１０Ｂ：引き出し部
１２：誘電体シート
１４：ＧＮＤ用内部電極
１４Ａ，１４Ｂ：引き出し部
１６：誘電体シート
１８，１９：誘電体層
２０：３端子型積層コンデンサ
２２Ａ〜２２Ｄ：ＧＮＤ用端子電極
２６：信号用端子電極
３０：信号用導体パターン
３２，３４：ＧＮＤ用導体パターン
４０，４２：ＧＮＤ用内部電極
４０Ａ，４０Ｂ，４２Ａ，４２Ｂ：引き出し部
４４，４９，５０：３端子型積層コンデンサ
５２：誘電体シート
５４：ＧＮＤ用内部電極
５４Ａ〜５４Ｆ：引き出し部
５６Ａ，５６Ｂ：ＧＮＤ用端子電極
１００：３端子型積層コンデンサ
１００Ａ：信号用端子電極
１００Ｂ，１００Ｃ：ＧＮＤ用端子電極
１０２：電源
１０４：ＩＣ
１１０：３端子型積層コンデンサ
１１０Ａ：入力用端子電極
１１０Ｂ：出力用端子電極
１１０Ｃ：ＧＮＤ用端子電極
１３０，１３２：信号用導体パターン
１３４，１３６：ＧＮＤ用導体パターン
１４０，１４２：信号用導体パターン
１４４：ＧＮＤ用導体パターン
１５０，１５２：信号用導体パターン
１６０，１６２：ＧＮＤ用導体パターン
２００：３端子型積層コンデンサ
２０２：信号ライン
２０４，２０６：ＧＮＤライン
２６０：主基板
２６２：電源
２６３：ＬＳＩ
２６４：３端子型積層コンデンサ
２６６：信号ライン
２６８，２７０：ＧＮＤライン
２８０：サブ基板
２８２：ＬＳＩ
２８４：３端子型積層コンデンサ
２９０：サブ基板
２９２：ＬＳＩ
２９４：３端子型積層コンデンサ
【図１】
2006100708.tif 000004
【図２】
2006100708.tif 000005
【図３】
2006100708.tif 000006
【図４】
2006100708.tif 000007
【図５】
2006100708.tif 000008
【図６】
2006100708.tif 000009
【図７】
2006100708.tif 000010
【図８】
2006100708.tif 000011
【図９】
2006100708.tif 000012
【図１０】
2006100708.tif 000013
【図１１】
2006100708.tif 000014
【図１２】
2006100708.tif 000015
【図１３】
2006100708.tif 000016
【図１４】
2006100708.tif 000017