(57)【要約】【課題】本発明の目的は、各種電気機器のハイパスフィルターやローパスフィルターに使用される抵抗キャパシタ複合素子に関し、部品の内蔵化に適した構成で、部品の小型化された抵抗キャパシタ複合素子を提供することである。【解決手段】基板の片面に一定に間隙を有し、第１電極と第２電極を設け、前記第１電極と第２電極の間隙に、前記第１電極を覆い、かつ前記第２電極と接しない状態で、誘電体層を形成し、さらに前記第２電極をおよび前記誘電体層と接する状態で抵抗層を設けることにより解決した。【選択図】図１
2006135131.tif 000002
【特許請求の範囲】
【請求項１】
基板の片面に一定に間隙を有し、第１電極と第２電極を設け、前記間隙に、前記第１電極を覆い、かつ前記第２電極と接しない状態で、誘電体層を形成し、さらに前記第２電極をおよび前記誘電体層と接する状態で抵抗層を設けたことを特徴とする抵抗キャパシタ複合素子。
【請求項２】
前記抵抗層は、比抵抗値が、１．０×１０−１Ω・ｃｍ以上の抵抗材料であることを特徴とすることを特徴とする、請求項１記載の抵抗キャパシタ複合素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電気機器のハイパスフィルターやローパスフィルターに使用される抵抗キャパシタ複合素子に関する。
【背景技術】
【０００２】
抵抗キャパシタ複合素子として、例えば、図２に示されるように、内部に帯状のグランド導体３３を有する絶縁体積層基板１１、該絶縁体積層基板１１の上面に前記グランド導体３３と直交する帯状の抵抗材料からなる抵抗層２２を配置し、かつ、前記絶縁体積層基板１１の両端と前記抵抗層２２とは、入出力電極４４、５５により電気的に接続している。
また、絶縁体積層基板１１の端部には、グランド電極６６が設けられており、前記グランド導体３３と電気的に接続している。
このような構成とすることで、抵抗層２２とグランド導体３３の間に形成されたキャパシタが、抵抗材料２２自身が有する抵抗と共に、抵抗キャパシタ複合素子を形成する（特許文献１参照）。
しかし、上記構成の抵抗キャパシタ複合素子は、チップ部品であるため、基板表面の実装であれば問題ないが、基板と一括形成する部品内蔵素子より、工程が多くなり、部品内蔵型には適用が難しい。
【０００３】
また、図３に示されるように、部品内蔵抵抗キャパシタ複合素子の場合、絶縁体基板１５上に、第１電極８０、第２電極８１、第３電極８２を一定の間隙を有して配置されている。
そして、第１の間隙には、前記第１電極８０に接し、前記第２電極８１に接しないように、誘電体層９０を設け、かつ、前記第２電極８１に接し、前記誘電体層９０を覆うように導電性ペーストからなる導体層９１（例えば、比抵抗１．０×１０−１Ω・ｃｍ以下）が設けられた構成からなる。
【０００４】
また、第２の間隙には、抵抗材料からなる抵抗層９３が、前記第２電極８１と第３電極８２に接するように配置されている。
このような抵抗キャパシタ複合素子は、基板と一括形成が可能であるが、サイズが大きいため、このまま使用することは困難であった。
【特許文献１】特開平６−３０２４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、部品の内蔵化に適し、部品の小型化された抵抗キャパシタ複合素子を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、請求項１に記載のように、基板の片面に一定に間隙を有し、第１電極と第２電極を設け、前記間隙に、前記第１電極を覆い、かつ前記第２電極と接しない状態で、誘電体層を形成し、さらに前記第２電極をおよび前記誘電体層と接する状態で抵抗層を設けたことを特徴とする抵抗キャパシタ複合素子である。
【０００７】
請求項２に記載の発明は、前記抵抗層が、比抵抗値が、１．０×１０−１Ω・ｃｍ以上の抵抗材料であることを特徴とすることを特徴とする、請求項１記載の抵抗キャパシタ複合素子である。
【発明の効果】
【０００８】
本発明は以上の構成からなるので、基板と一括して素子が形成できるので、従来の素子と比較して、サイズを縮小した抵抗キャパシタ複合素子とすることができた。
【発明を実施するための最良の形態】
【０００９】
本発明の抵抗キャパシタ素子の製造方法を、図１を用いて説明する。
まず、図１（ａ）に示すように、片面に銅箔１Ａが設けられた基板５に、レジスト層６を形成する。
ここで、基板５は、絶縁材料から形成されており、具体的には、ガラスエポキシ樹脂、エポキシ樹脂、フッ素樹脂、フェノール樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂またはビスマレイミド樹脂等の熱硬化樹脂から適宜選択できる。
また、レジストそう６は、ネガタイプ、ポジタイプのいずれのレジスト材料であってもよい。
そして、図１（ｂ）に示すように、パターン露光、現像一連のパターニング処理を行って、第１電極１および第２電極４の形状をトレースしたレジストパターン６Ａを形成する。
次に、図１（ｃ）に示すように、エッチング処理を行い、第１電極１と第２電極４を形成する。
【００１０】
そして、図１（ｄ）に示すように、レジストパターン６Ａを剥離する。
次に、図１（ｅ）に示すように、誘電体層３を、第１電極１を覆い、第２電極４に接しないように、印刷形成する。
次に、図１（ｆ）に示すように、第２電極４に接し、かつ、前記誘電体層２に接するように、抵抗材用を用い抵抗層３を形成することで、抵抗キャパシタ複合素子を得る。
ここで、抵抗層３に用いる抵抗材料は、特に制限はないが、フェノール系樹脂、またはエポキシ系樹脂に、カーボン粒子を含有させたカーボンペーストが、印刷形成するのに適している。
【実施例】
【００１１】
まず、銅箔が片面に設けられた基板（住友ベークライト株式会社製  商品名ＡＰＬ−４５０１）の、前記銅箔面をエアブローにより異物を除去した後、この銅箔面に、厚さ１２μｍのドライフィルム（日立化成工業株式会社製  商品名ＤＦＲ−３２１５）を１１０℃シーでロールラミネートし、レジスト層を形成する。
次に、９０ｍｊ／ｃｍ２の条件でパターン露光した後、３０℃、１．５ｋｇ／ｃｍ２条件で現像を行う。そして、純水で水洗し、エアブローで乾燥し、第１電極と第２電極形状をトレースしたレジストパターンを形成する。
次に、エッチングを行い、第１電極と第２電極のパターンを形成する。
次に、５％水酸化ナトリウム溶液に、常温下で１分間浸漬し、その後、純水に揺動させながら浸漬し、エアブローで乾燥して、レジストパターンを剥離する。
次に、誘電体ペースト（株式会社アサヒ化学研究所製  商品名ＣＸ−１６）を、溶剤（日本ペイント株式会社製  商品名ＤＭＡＣ）で、粘度３００ポイズに希釈し、＃２００ＳＵＳメッシュ、乳剤厚１０μｍのスクリーン上に塗布し、前記誘電体ペーストが、第１電極を覆い、第２電極に接しないように位置合わせし、印刷し、誘電体層を形成した。
この印刷条件は、硬度９０度のスキージで、印圧３０ｋｇ／ｃｍ２、印刷速度０．２ｍ／秒、スキージ角度８０°であった。
３０分間レべリングした後、７０℃で３０分間仮乾燥し、窒素ガス雰囲気中で、２００℃、２時間ファインオーブンで硬化し、誘電体層を形成した。
次に、抵抗材料（株式会社アサヒ化学研究所製  商品名ＴＵ−１００−８）を、＃２００ＳＵＳメッシュ、乳剤厚２０μｍのスクリーン上に塗布し、前記抵抗材料が、第２電極を覆い、誘電体層と接するように位置合わせし、印刷し、抵抗層を形成した。
この印刷条件は、硬度８０度のスキージで、印圧５０ｋｇ／ｃｍ２、印刷速度０．０２５ｍ／秒、スキージ角度７０°であった。
８０℃で１０分間ＩＲオーブンで仮硬化し、２００℃、２時間ファインオーブンで本硬化し、抵抗層を形成し、抵抗キャパシタ複合素子を得た。
【図面の簡単な説明】
【００１２】
【図１】本発明の抵抗キャパシタ複合素子の製造方法の一例を示す説明図。
【図２】従来の抵抗キャパシタ複合素子の一例を示す説明図。
【図３】従来の抵抗キャパシタ複合素子の他の例を示す説明図。
【符号の説明】
【００１３】
１………第１電極
２………誘電体層
３………抵抗層
４………第２電極
５………基板
【図１】
2006135131.tif 000003
【図２】
2006135131.tif 000004
【図３】
2006135131.tif 000005