(57)【要約】【課題】連続的に送られてくる入力データのデータ毎に変化するビット変化に基因して記憶装置等へのデータ書込みや読出し時にスイッチング増大によって消費電力が増大したり、伝送路上の信号線間で干渉が生じる不具合を低減することを可能とすること。【解決手段】現在のｎビットの出力データと次のｎビットの出力データとを比較し、対応するビットごとに反転しているか否かを検出する手段と、検出したビット反転の数がｎ／２より多いか否かを判定する手段と、判定の結果に基づき、前記現在の出力データが前記次の出力データに対して反転しているか否かを示す追加ビットを生成する手段と、前記判定の結果、ビット反転の数がｎ／２より多い場合、前記次の出力データの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合、前記次の出力データをそのまま出力する手段、とを備える。【選択図】  図１
2006053770.tif 000002
【特許請求の範囲】
【請求項１】
現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する手段と、
検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定する手段と、
判定の結果に基づき、前記現在出力しているｎビットのデータが前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成する手段と、
前記判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力する手段と、
を具備したことを特徴とするデータ処理装置。
【請求項２】
前記次に出力するｎビットのデータに対して前記追加ビットを加えたデータを格納する手段をさらに具備したことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
請求項１又は２に記載のデータ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとり、元データを復元するデータ復元装置。
【請求項４】
請求項１又は２に記載のデータ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて１の補数の絶対値をとり、元データを復元するデータ復元装置。
【請求項５】
現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出するステップと、
検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定するステップと、
判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力するステップと、
前記判定の結果に基づき、前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成するステップと、
を備えたことを特徴とするデータ処理方法。
【請求項６】
コンピュータに、
現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する処理と、
検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定する処理と、
判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力する処理と、
前記判定の結果に基づき、前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成する処理と、
を実行させることを特徴とするデータ処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号を扱うデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムに関し、特に、連続的に送られてくるパラレル入力データについて入力データ毎のビット変化に基因して記憶装置等へのデータ書き込み時等にスイッチング動作が増加することにより消費電力が増大するなどの不具合を低減したデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムに関する。
【背景技術】
【０００２】
従来、記憶装置にデータを格納する場合、格納するデータをそのまま記憶装置に書き込み、また書き込んだデータをそのまま読み出して使用する。
【０００３】
或いは、特許文献１〜３に示されてるように、連続したデータを書き込み、読み出しする場合は、グレイコード等で加工されたデータを格納することによりビット変化量を減らす方法がある。
【特許文献１】特開平５−２８７４７号公報
【特許文献２】特開平５−１１４９２４号公報
【特許文献３】特開平５−１２９９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記の記憶装置にデータをそのまま書き込んだり、読み出したり方法では、現在のデータと次のデータとで格納するデータのビット変化が不規則で、かつ最大では全てのビットが同時に変化する場合があり、ビットがスイッチングする際の電流が多くなり、電力消費が多くなる問題がある。
【０００５】
また、上記の特許文献１〜３の方法では、スイッチングするビットの数は減るものの、状態遷移を使用したりするので（例えば特許文献１の図３及び図４など参照）、必ず書き込んだ順番に読み出さないとデータの再生ができず、ランダムにデータアクセスすることができないという問題がある。
【０００６】
そこで、本発明は上記の問題に鑑み、連続的に送られてくる入力データについて入力データごとに変化するビット変化に基因して記憶装置等へのデータ書き込みや読み出し時にスイッチング動作が増加することにより消費電力が増大したり、伝送路上の信号線間で相互干渉が生じたりする不具合を低減することができるデータ処理装置、データ復元装置、データ処理方法及びデータ処理プログラムを提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明によるデータ処理装置は、現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する手段と、検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定する手段と、判定の結果に基づき、前記現在出力しているｎビットのデータが前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成する手段と、前記判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力する手段と、を具備したものである。
【０００８】
本発明のこのような構成によれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
【０００９】
本発明において、前記次に出力するｎビットのデータに対して前記追加ビットを加えたデータを格納する手段をさらに具備したものである。
【００１０】
これにより、記憶装置にデータを格納する際にスイッチング動作により消費する電流を低減することができる。
【００１１】
本発明によるデータ復元装置は、前記データ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとり、元データを復元するものである。
【００１２】
本発明のこのような構成によれば、復元の際には、データのサイクルには依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。
【００１３】
また、本発明によるデータ復元装置は、前記データ処理装置から出力された、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて１の補数の絶対値をとり、元データを復元するものである。
【００１４】
本発明のこのような構成によれば、復元の際には、データのサイクルには依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。ソフトウェア的にかつ比較的簡単に復元できるので、特別なデータ復元装置を搭載しない機器にも利用可能である。
【００１５】
本発明によるデータ処理方法は、現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出するステップと、検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定するステップと、判定の結果に基づき、前記現在出力しているｎビットのデータが前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成するステップと、前記判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力するステップと、を備えている。
【００１６】
本発明のこのような方法によれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
【００１７】
本発明によるデータ処理プログラムは、コンピュータに、現在出力しているｎビットのデータと次に出力するｎビットのデータとを比較し、対応するビットごとに反転しているか否かを検出する処理と、検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定する処理と、判定の結果に基づき、前記現在出力しているｎビットのデータが前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットを生成する処理と、前記判定の結果、ビット反転の数がｎ／２より多い場合には、前記次に出力するｎビットのデータの全てのビットを反転させて出力し、ビット反転の数がｎ／２以下の場合は、前記次に出力するｎビットのデータをそのまま出力する処理と、を実行させることを特徴とする。
【００１８】
本発明のこのようなプログラムによれば、例えば順次入力するデータについて、現在のデータに対して次のデータのビットの反転数が少なくなるようにデータ処理するので、記憶装置等にデータを格納する際にスイッチング動作により消費する電流を低減することが可能となる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することが可能となる。
【発明を実施するための最良の形態】
【００１９】
発明の実施の形態について図面を参照して説明する。
【実施例１】
【００２０】
図１は本発明の実施例１のデータ処理装置の回路図を示している。
【００２１】
図１に示すデータ処理装置は、Ｄ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1と、セレクタＳＬ1，ＳＬ2，…ＳＬnと、Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2、ＦＦ(n+1)-2と、排他的論理和回路ＥＸ1，ＥＸ2，…ＥＸｎと、多数決回路ＭＡＪと、バッファアンプＢＵ1，ＢＵ2，…ＢＵn，ＢＵn+1と、出力端子１，２，…ｎ，ｎ＋１とを備えて構成されている。Ｄ−フリップフロップはいずれも、ディジタル信号が入力するＤ入力端子、クロック信号が入力するＣＬ入力端子、ディジタル信号が出力するＱ出力端子、及びその反転信号が出力する／Ｑ出力端子を有している。いずれのＤ−フリップフロップのＣＬ入力端子にも、一定周期の同じクロック信号が入力される。
【００２２】
Ｄ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1は、ｎビットのデータの各ビットがパラレルに同時入力し、そのｎビットの入力データの各ビットをクロック周期に応じた時間、保持して出力する機能を有する。
【００２３】
セレクタＳＬ1，ＳＬ2，…ＳＬnは、Ｄ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1から出力されるｎビットの正論理のビット出力Ｑとこれを反転した負論理のビット出力／Ｑの２つの出力を入力し、多数決回路ＭＡＪからの多数決判定結果をセレクト信号として用いていずれか一方の出力Ｑ又は／Ｑを選択して出力するものである。
【００２４】
Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2は、セレクタＳＬ1，ＳＬ2，…ＳＬnでそれぞれ選択されたビット出力をそれぞれクロック周期に応じた時間、保持して出力する機能を有する。Ｄ−フリップフロップＦＦ(n+1)-2は、多数決回路ＭＡＪの判定結果を追加ビットとして保持する機能を有する。追加ビットは後述するように順次入力する前記ｎビットの入力データについて前のデータと次にデータとでｎビット中のビット変化(反転) が多いか少ないかを示すフラグとして機能する。
【００２５】
バッファアンプＢＵ1，ＢＵ2，…ＢＵnは、Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2からのｎビットの出力データを出力端子１，２，…ｎに出力するための出力バッファとして機能する。バッファアンプＢＵn+1は、Ｄ−フリップフロップＦＦ(n+1)-2からの追加ビットを追加ビット出力用の出力端子ｎ＋１に出力するための出力バッファである。
【００２６】
排他的論理和回路ＥＸ1，ＥＸ2，…ＥＸｎはそれぞれ、Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2からの現在出力しているｎビットのデータの各ビットと、Ｄ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1からの次に出力するｎビットのデータの各ビットとの排他的論理和をとることにより、前後のデータの対応するビットが互いに反転しているか否かを検出する機能を有する。
【００２７】
多数決回路ＭＡＪは、排他的論理和回路ＥＸ1，ＥＸ2，…ＥＸｎからの全ての排他的論理和の検出出力を入力し、検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否か、即ち反転ビット数がデータの全ビット数ｎの半分より多いか否かを判定する機能を有し、その判定結果を、前記現在出力しているｎビットのデータが前記次に出力するｎビットのデータに対して反転しているか否かを示す追加ビットとして出力する一方、前記判定結果をセレクト信号として用いてセレクタＳＬ1，ＳＬ2，…ＳＬnのそれぞれに入力する２つのフリップフロップ出力のうち非反転出力Ｑか反転出力／Ｑかを選択させるために使用する。
【００２８】
次に、図１の動作を、図２のフローチャートを参照して説明する。
【００２９】
Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2ではそれぞれ、現在出力しているｎビットのデータの各ビットを保持しており、前段のＤ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1には、次に出力するｎビットのデータが入力され、その入力データの各ビットが保持される（ステップＳ1）。そして、現在出力しているｎビットのデータのそれぞれのビットと次に出力するｎビットのデータのそれぞれのビットとを排他的論理和回路ＥＸ1，ＥＸ2，…ＥＸｎにて比較し排他的論理和をとることで、前後のデータの対応するビットが反転しているか否かを検出する（ステップＳ2）。
【００３０】
多数決回路ＭＡＪでは、排他的論理和回路ＥＸ1，ＥＸ2，…ＥＸｎで検出したビット反転の数をカウントし、ビット反転の数がｎ／２より多いか否かを判定する（ステップＳ3）。多数決回路ＭＡＪの判定の結果、ビット反転の数がｎ／２より多い場合には、追加ビット出力用のＤ−フリップフロップＦＦ(n+1)-2には追加ビットとして‘１’を出力する一方（ステップＳ4）、セレクタＳＬ1，ＳＬ2，…ＳＬnが前記の判定の結果に基づいて前記次に出力するｎビットのデータの全てのビットを反転させて後段のＤ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2に出力する（ステップＳ5）。これにより、出力端子１，２，…ｎに出力する次の出力データが確定する（ステップＳ7）。
【００３１】
また、ステップＳ3で、ビット反転の数がｎ／２以下の場合は、追加ビット出力用のＤ−フリップフロップＦＦ(n+1)-2には追加ビットとして‘０’を出力し（ステップＳ6）、セレクタＳＬ1，ＳＬ2，…ＳＬnは前記Ｄ−フリップフロップＦＦ1-1，ＦＦ2-1，…ＦＦn-1に保持している次に出力するｎビットのデータの全てのビットを反転せずに後段のＤ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2にそのまま出力する。これにより、出力端子ｎ＋１に出力する次の出力データが確定する（ステップＳ7）。
【００３２】
なお、多数決回路ＭＡＪの判定結果、即ち、反転しているか否かを示すフラグ（追加ビット）を出力する際には、確定したｎビットの出力データに同期させて出力することになる。この同期については、セレクタＳＬ1，ＳＬ2，…ＳＬnにて選択された非反転出力Ｑ若しくは反転出力／Ｑの各データビットは一旦Ｄ−フリップフロップＦＦ1-2，ＦＦ2-2，…ＦＦn-2にそれぞれ保持され、また多数決回路ＭＡＪからの判定出力である追加ビットは一旦Ｄ−フリップフロップＦＦ(n+1)-2に保持されることで、データビットと追加ビットとの同期をとっている。
【００３３】
出力端子１，２，…ｎ，ｎ＋１に出力される（ｎ＋１）ビットの出力データは、データ格納手段としての図示しない記憶装置に格納されたり、或いは、（ｎ＋１）本の信号線からなる伝送路上へ出力されたりする。
【００３４】
前後のビットの反転率が低減されることで、記憶装置へのデータの格納の際に、消費する電流を低減することができる。或いは、伝送先の受信バッファに取り込んで受信する際に、消費する電流を低減することができる。
【００３５】
また、記憶装置に格納された、或いは伝送先の受信バッファに取り込まれた、前後のデータのビットの反転数を少なくしたデータを、元のデータに復元する際には、データ復元装置において、追加ビットを加えたデータを入力し、その追加ビットと該追加ビットを除いたデータの各ビットとの排他的論理和をとることにより、元のデータを復元したり、或いは特別なデータ復元装置を搭載していない場合でも、追加ビットを加えたデータを入力し、その追加ビットを除いたデータの各ビットについて１の補数の絶対値をとり、元のデータを復元する。
【００３６】
次に、図１の装置の動作について具体的なデータ例を用いて説明する。
【００３７】
図３は、図１の装置において、ｎ＝８、即ち８ビットのデータを１０個順次入力し、前後のデータの対応ビットの反転数を少なくするようにデータ処理（加工）する場合の動作を説明するための図である。
【００３８】
図３(a)で、サイクル（cycle）で示される縦軸は、入力データが順次入力される回数を示し、横軸は入力データの１ビット目（左方）から８ビット目（右方）までの各ビットを示している。網掛けになっている箇所が、前のサイクルのデータのビットに対して次のサイクルのデータのビットが反転していることを示しており、反転するビット（網掛け箇所）は合計で３７ある。
【００３９】
図３(b)は、この図３(a)のcycle２以降について本発明による図２のデータ処理手法を用いてデータ処理した場合の、データビットを示している。このデータ処理済みのデータビットについても、網掛けになっている箇所が、前のデータのビットに対して次のデータのビットが反転していることを示している。出力ビットが１ビット増えるが、反転するビット（網掛け箇所）は合計で２５となり、約３０％反転率を低減することができる。
【００４０】
例えば、図３(a)で、cycle１の現データとその次のcycle２のデータについて見ると、１ビット目は１→０であるため、反転（網掛け）しており、２ビット目は１→１で変化なし、３ビット目は１→０で反転（網掛け）、４ビット目は０→１で反転（網掛け）しており、５ビット目は１→１で変化なし、６ビット目は０→１で反転（網掛け）、７ビット目は０→１で反転（網掛け）、８ビット目は１→０で反転（網掛け）している。従って、cycle２の反転数は、６ビットであり、全ビット数８の１／２を越えるので、図３(b)に示すように図１の多数決回路で追加ビット‘１’が生成されるとともに、図３(a)で示した８ビットデータ‘０１０１１１１０’が反転されて、図３(b)に示すように‘１０１００００１’となる。
【００４１】
そして、次のデータとして、図３(a)のcycle３のデータ‘１０１１１０００’が入力されると、これを前回の出力である図３(b)のcycle２のデータ‘１０１００００１’と比較することになる。１ビット目は１→１で変化なし、２ビット目は０→０で変化なし、３ビット目は１→１で変化なし、４ビット目は０→１で反転（網掛け）、５ビット目は０→１で反転（網掛け）、６ビット目は０→０で変化なし、７ビット目は０→０で変化なし、８ビット目は１→０で反転（網掛け）している。従って、cycle３の反転数は、３ビットであり、全ビット数８の１／２以下であるので、図３(b)に示すように図１の多数決回路で追加ビット‘０’が生成されるとともに、図３(a)で示した８ビットデータ‘１０１１１０００’が反転されずに、そのまま出力され、図３(b)に示すように‘１０１１１０００’となる。
【００４２】
cycle４以降も同様に、前回の出力データと次に出力しようとする次のデータをビット比較し、ビット変化量が全体のビット数の１／２よりも多けれぱ出力データをビット反転し、ビット反転したことを追加ビットを１にすることで示す。なお、反転するビット（網掛け箇所）数が同数の場合は反転させない。
【００４３】
図４は図３の動作説明をタイミングチャート形式に表したものである。Ｘ1が本発明の手法を用いない場合(従来手法)の出力データの変化を示す。Ｘ2がＸ1の出力データに対して本発明の手法を適用した場合の出力データの変化を示す。出力データいずれも８ビットビットである。Ｃ1〜Ｃ10はデータのサイクル（cycle）を示す。
【００４４】
サイクルＣ1からＣ2に出力を変化させようとした場合、従来手法の場合では出力データが0xE9(11101001)→0x5E (01011110)と変化し、合計で６ビットが変化される。本発明の手法を適用した場合、６ビット＞８ビット／２であるので、サイクルＣ2の出力データは0x5E(01011110)をビット反転した0xA1 (10100001)とする。追加ビットを１にすることで、このデータがビット反転されていることを示す。
【００４５】
次にサイクルＣ2からＣ3へ変化するときは、Ｘ2の前出力データ0xAl (10100001)と次出力データ0xB8(10111000)をビット比較する。ここでビット変化量は３ビットであるため、３ビット＜８ビット／２であるので出力データはビット反転せずにそのまま出力する。ビット反転を行わないので追加ビットは０を出力する。サイクルＣ4以降についても同様である。
【００４６】
このように、サイクル毎に毎回、前回の出力と次の出力とを比較して、反転するビットが少なくなるように処理（加工）することで、ビット変化量を減らし、記憶装置等へのデータ格納の際に消費する電力を低減することができる。
【００４７】
また、記憶装置等から読み出す時は、追加したビットと各ビットとの排他的論理和をとれば、元データに復元でき、この復元の際には、データのサイクル（cycle）には依存せず、読み出し順はランダムであってもその読み出したデータを復元できる。
【００４８】
以上述べた実施例１によれば、現在出力しているｎビットのデータと次に出力するｎビットのデータにつき、この２つのデータの対応する前後のビットの反転率を低減することで、記憶装置等へのデータの格納の際に消費する電流を低減することができる。また、記憶装置等から読み出す場合も、書き込んだ順番に依存しないので、記憶システム、伝送システム及び記録再生システム等のあらゆるシステムに応用することが可能である。
【実施例２】
【００４９】
次に、実施例１の図２で述べたと同様なデータ処理方法を、マイクロコンピュータのプログラムＲＯＭなど、読み出し専用の記憶装置に適用する場合について説明する。
【００５０】
図５は本発明の実施例２のプログラムデータ用のデータ処理方法に係るフローチャートを示している。ここでは、マイクロコンピュータのバイナリコードに図２のデータ処理方法を適用した場合について説明する。
【００５１】
先ず、プログラミング言語でプログラミングする（ステップＳ11）。次に、コンパイラによってプログラミング言語を‘０１…’のような機械語に翻訳する（ステップＳ12）。そして翻訳された機械語‘０１…’を、図２で述べたような本発明手法を用いて「現データと次データとの間で反転するビット数が少なくなるように」バイナリデータの変換を行い（ステップＳ13）、それをバイナリＲＯＭコードとしてプログラムＲＯＭに書き込む（ステップＳ14）。これによって、プログラムＲＯＭへのデータの格納の際に消費する電流を低減することが可能となる。
【００５２】
マイクロコンピュータを動作させるときは、ＲＯＭからＣＰＵがプログラムデータを読んで、フラグとしての追加ビットに‘１’が立っていればプログラムデータを反転してＲＡＭ等に読み出し、追加ビットが‘０’ならばプログラムデータそのままＲＡＭ等に読み出して、実行することになる。
【産業上の利用可能性】
【００５３】
本発明は、記憶装置等へデータを格納する場合に限らず、記憶装置等からデータを読み出す場合や、伝送路上でデータを送受する場合などにも利用することができ、記憶システム、伝送システム及び記録再生システム等の種々のディジタル信号処理システムに応用することが可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例１のデータ処理装置の回路図。
【図２】図１の装置の動作を説明するフローチャート。
【図３】図１の装置の動作を、８ビットのデータを１０個順次入力した場合を例として説明する図。
【図４】図３の動作説明をタイミングチャート形式に表した図。
【図５】本発明の実施例２のプログラムデータ用のデータ処理方法に係るフローチャート。
【符号の説明】
【００５５】
ＦＦ1-1，ＦＦ2-1，…ＦＦn-1：Ｄ−フリップフロップ、ＳＬ1，ＳＬ2，…ＳＬn：セレクタ、ＦＦ1-2，ＦＦ2-2，…ＦＦn-2、ＦＦ(n+1)-2：Ｄ−フリップフロップ、ＥＸ1，ＥＸ2，…ＥＸｎ：排他的論理和回路、ＭＡＪ：多数決回路、ＢＵ1，ＢＵ2，…ＢＵn，ＢＵn+1：バッファアンプ、１，２，…ｎ，ｎ＋１：出力端子。
【図１】
2006053770.tif 000003
【図２】
2006053770.tif 000004
【図３】
2006053770.tif 000005
【図４】
2006053770.tif 000006
【図５】
2006053770.tif 000007