(57)【要約】【課題】簡単な構成でコマンド転送による負荷の軽減を図ることにより、消費電力の低減化を図ること。【解決手段】ＯＳＤ装置１０７は、コマンド制御回路４０１とＶＲＡＭ４０２とインクリメント制御回路４０３とフォントＲＯＭ４０４とを有する。コマンド制御回路４０１は、コマンド信号をＶＲＡＭ４０２に転送する。ＶＲＡＭ４０２は、コマンド制御回路４０１からのコマンド信号を書き込む。インクリメント制御回路４０３は、インクリメント周期信号が入力される都度、ＶＲＡＭ４０２に書き込まれている先頭コードを読み出してインクリメント処理をおこない、インクリメント結果を順次出力する。フォントＲＯＭ４０４は、インクリメント制御回路４０３からのインクリメント結果となるコードを読み込み、読み込んだコードに応じたキャラクタデータを出力する。【選択図】        図４
2006220918.tif 000002
【特許請求の範囲】
【請求項１】
任意のキャラクタデータ列におけるキャラクタデータを指定するコードのうち、少なくとも先頭のキャラクタデータを指定する先頭コードを書き込む書込み手段と、
前記キャラクタデータ列における末尾のキャラクタデータを指定する末尾コードを終了コードとして、前記先頭コードから前記終了コードまで計数する計数手段と、
前記計数手段によって計数される都度、計数結果のコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、
を備えることを特徴とするＯＳＤ装置。
【請求項２】
前記計数手段は、前記計数結果が前記終了コードに到達した場合、前記先頭コードから前記終了コードまで再度計数することを特徴とする請求項１に記載のＯＳＤ装置。
【請求項３】
任意のキャラクタデータ列を構成する各キャラクタデータのコードを、連続するアドレスに関連付けて書き込む書込み手段と、
前記書込み手段によって書き込まれたコードに関連付けられている末尾アドレスを終了アドレスとして、前記書込み手段によって書き込まれたコードに関連付けられている先頭アドレスから前記終了アドレスまで計数する計数手段と、
前記計数手段によって計数される都度、計数結果のアドレスに関連付けられているコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、
を備えることを特徴とするＯＳＤ装置。
【請求項４】
前記計数手段は、前記計数結果が前記終了アドレスに到達した場合、前記先頭アドレスから前記終了アドレスまで再度計数することを特徴とする請求項３に記載のＯＳＤ装置。
【請求項５】
前記表示装置からの出力信号に基づいて、前記計数手段が計数するタイミング信号を出力する出力手段を備え、
前記計数手段は、前記出力手段によって出力されたタイミング信号が入力される都度、計数することを特徴とする請求項１〜４のいずれか一つに記載のＯＳＤ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像表示画面上に文字や記号などのキャラクタを表示するＯＳＤ（オン・スクリーン・ディスプレイ）回路に関わり、ＴＶなどの映像出力装置において、チャンネルや音量などの設定情報を映像上に表示するＯＳＤ装置に関する。
【背景技術】
【０００２】
従来から、テレビやモニターなどの映像出力装置において、チャンネル、音量、画面調整など各種設定情報を画面に表示させることが可能である。この設定情報を画面上に表示する機能はＯＳＤ（オン・スクリーン・ディスプレイ）と呼ばれ、ＯＳＤによる文字や記号などのキャラクタの表示処理は、以下のようにおこなう。
【０００３】
１）ＶＲＡＭと呼ばれる記憶装置にキャラクタを指定する文字コードを一時記憶させる。
２）ＶＲＡＭに一時記憶させた文字コードに従い、キャラクタデータが格納されているＦＯＮＴＲＯＭと呼ばれる記憶装置にアクセスすることにより、映像出力装置にキャラクタデータを出力する。
【０００４】
このような従来のＯＳＤ処理によりアニメーションをおこなうＯＳＤ回路を図１１に示す。図１１は、従来のＯＳＤ処理によりアニメーションをおこなうＯＳＤ回路を示すブロック図である。図１１において、ＯＳＤ回路１１００は、コマンド制御回路１１０２と、ＶＲＡＭ１１０３と、フォントＲＯＭ１１０４と、修飾回路１１０５と、から構成されて
いる。
【０００５】
コマンド制御回路１１０２は、ＣＰＵ１１０１からのコマンド信号を文字コードにデコードするデコーダである。ＶＲＡＭ１１０３は、コマンド制御回路１１０２によってデコ
ードされた文字コードや、キャラクタの縁取り、拡大、色、背景などのキャラクタ修飾情報を含むキャラクタ情報を一時記憶するメモリである。
【０００６】
フォントＲＯＭ１１０４は、ＶＲＡＭ１１０３に一時記憶された文字コードにしたがってキャラクタを出力するメモリである。修飾回路１１０５はフォントＲＯＭ１１０４から選択されたキャラクタに対し、ＶＲＡＭ１１０３からのキャラクタ修飾情報を用いて修飾
を施す回路である。そして、修飾回路１１０５で修飾されたキャラクタデータはディスプレイ１１０６に出力される。この一連の処理を繰り返すことでアニメーション表示をおこなうことができる。
【０００７】
ここで、図１１に示した従来のＯＳＤ回路１１００によるアニメーション表示処理、すなわち、ＣＰＵ１１０１からのコマンド信号がＯＳＤ回路１１００で処理されてディスプレイ１１０６に表示されるまでの処理について説明する。ここでは、たとえば、連続する文字コード「０００」〜「００７」の８個のキャラクタを周期的に変更することによりアニメーション表示をおこなう場合の処理を説明する。
【０００８】
ＣＰＵ１１０１は、一連のコマンド信号をＯＳＤ回路１１００に入力する。ＯＳＤ回路１１００は、コマンド制御回路１１０２でデコードされた文字コード「０００」〜「００７」をシリアル転送し、ＶＲＡＭ１１０３に書き込む。ＯＳＤ回路１１００は、ＶＲＡＭ
１１０３からフォントＲＯＭ１１０４へ文字コード「０００」をアクセスすることで、文字コード「０００」のキャラクタデータを修飾回路１１０５で修飾してディスプレイ１１０６に出力し、文字コード「０００」のキャラクタデータを表示させる。
【０００９】
また、ディスプレイ１１０６には画面表示をおこなうために、ＶＳＹＮＣ（垂直同期）信号と呼ばれる１フレーム周期の信号を利用し、ＣＰＵ１１０１はこのＶＳＹＮＣ信号をカウントすることで一定周期を保ちながらつぎの文字コード「００１」のコマンド信号を出力する。
【００１０】
このように、ＣＰＵ１１０１は、一定周期ごとに、文字コード「００２」、「００３」、「００４」、「００５」、「００６」、「００７」、「０００」、「００１」、・・・のコマンド信号を、順次ＯＳＤ回路１１００に対して転送する。このようにして、文字コード「０００」〜「００７」をＶＲＡＭ１１０３に書き込む動作を繰り返すことにより、文字コード「０００」〜「００７」のキャラクタデータが一定周期で変更表示されるため、人間の目にはアニメーションのように見えるのである。
【００１１】
また、上述した従来のＯＳＤ回路１１００のようなアニメーション表示機能を有する装置としては、たとえば、下記特許文献１に記載のアニメーション表示装置が挙げられる。このアニメーション表示装置は、アニメーション表示する位置などの情報を記憶する領域を設けることで、座標において文字単位にとらわれることなく、画面上の自由な位置に表示でき、また画面上の必要な部分のみの書き換えで、画面全体の記憶領域をいくつも用意することなくアニメーション表示を提供する装置である。
【００１２】
【特許文献１】特開２００１−２６５３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図１１に示した従来技術においてＯＳＤアニメーションを実現する場合、ＣＰＵ１１０１からのコマンド転送によるＶＲＡＭ１１０３の文字コードの書き換えを、アニメーションを止めるまでおこない続ける必要があった。また、上述した特許文献１の従来技術では、中央制御装置に対してアニメーションをおこなうため、アニメーション用の情報が必要であり、アニメーションをおこなうためのコードなどの情報をあらかじめ記憶させておき、記憶した媒体（エリア）へのアクセスが必要であった。また、アニメーションをおこなう文字に対してアニメーションフォント・非アニメーションフォントの指定をおこなう必要があった。
【００１４】
したがって、上述した従来技術では、ＣＰＵ１１０１や中央演算装置などの制御部によって複数回実行されるコマンド発行によってアニメーション表示を実現させていたため、ＣＰＵ１１０１や制御部は膨大な回数のコマンド転送をおこなう必要があり、負荷が増大するという問題があった。また、ＣＰＵ１１０１や制御部によるコマンド転送を繰り返し、キャラクタデータを切り替えるためにはＶＲＡＭ１１０３をその都度書き換える必要があるため、システム全体の消費電力も増大するという問題があった。
【００１５】
この発明は、上述した従来技術による問題点を解消するため、簡単な構成でコマンド転送による負荷の軽減を図ることにより、消費電力の低減化を図ることができるＯＳＤ装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決し、目的を達成するため、この発明にかかるＯＳＤ装置は、任意のキャラクタデータ列におけるキャラクタデータを指定するコードのうち、少なくとも先頭のキャラクタデータを指定する先頭コードを書き込む書込み手段と、前記キャラクタデータ列における末尾のキャラクタデータを指定する末尾コードを終了コードとして、前記先頭コードから前記終了コードまで計数する計数手段と、前記計数手段によって計数される都度、計数結果のコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、を備えることを特徴とする。
【００１７】
また、上記発明において、前記計数手段は、前記キャラクタデータ列におけるキャラクタデータを指定するコードのうち前記先頭コードおよび前記末尾コードとは異なる他のコードが入力された場合、当該他のコードを終了コードとして、前記先頭コードから前記終了コードまで計数することとしてもよい。
【００１８】
また、上記発明において、前記計数手段は、前記先頭コードに対するオフセット数が入力された場合、前記オフセット数を前記先頭コードに加算することによって得られる他のコードを前記終了コードとして、前記先頭コードから前記終了コードまで計数することとしてもよい。
【００１９】
また、上記発明において、前記計数手段は、前記計数結果が前記終了コードに到達した場合、前記先頭コードから前記終了コードまで再度計数することとしてもよい。
【００２０】
また、上記発明において、前記表示装置からの出力信号に基づいて、前記計数手段が計数するタイミング信号を出力する出力手段を備え、前記計数手段は、前記出力手段によって出力されたタイミング信号が入力される都度、計数することとしてもよい。
【００２１】
これらの発明によれば、先頭コードと終了コードを指定するだけで、先頭コードから終了コードまでのコードによって指定されるキャラクタデータ列のアニメーション表示を実行することができる。また、他のコードやオフセット数を指定することにより、アニメーション表示をおこなうキャラクタデータ列の長さを変更することができる。また、キャラクタデータ列のアニメーション表示を繰り返し実行することにより、アニメーション表示を継続することができる。また、表示装置からの出力信号から得られるタイミング信号を用いることによって、アニメーション表示の表示速度を簡単に設定することができる。
【００２２】
また、この発明にかかる他のＯＳＤ装置は、任意のキャラクタデータ列を構成する各キャラクタデータのコードを、連続するアドレスに関連付けて書き込む書込み手段と、前記書込み手段によって書き込まれたコードに関連付けられている末尾アドレスを終了アドレスとして、前記書込み手段によって書き込まれたコードに関連付けられている先頭アドレスから前記終了アドレスまで計数する計数手段と、前記計数手段によって計数される都度、計数結果のアドレスに関連付けられているコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、を備えることを特徴とする。
【００２３】
また、上記発明において、前記計数手段は、前記書込み手段に書き込まれたコードに関連付けられているアドレスのうち、先頭アドレスおよび末尾アドレス以外の他のアドレスが入力された場合、当該他のアドレスを終了アドレスとして、前記先頭アドレスから前記終了アドレスまで計数することとしてもよい。
【００２４】
また、上記発明において、前記計数手段は、前記先頭アドレスに対するオフセット数が入力された場合、当該オフセット数を前記先頭アドレスに加算することによって得られた他のアドレスを終了アドレスとして、前記先頭のアドレスから前記終了アドレスまで計数することとしてもよい。
【００２５】
また、上記発明において、前記計数手段は、前記計数結果が前記終了アドレスに到達した場合、前記先頭アドレスから前記終了アドレスまで再度計数することとしてもよい。
【００２６】
また、上記発明において、前記表示装置からの出力信号に基づいて、前記計数手段が計数するタイミング信号を出力する出力手段を備え、前記計数手段は、前記出力手段によって出力されたタイミング信号が入力される都度、計数することとしてもよい。
【００２７】
これらの発明によれば、先頭アドレスと終了アドレスを指定するだけで、先頭アドレスから終了アドレスまでのコードによって指定されるキャラクタデータ列のアニメーション表示を実行することができる。また、他のアドレスやオフセット数を指定することにより、アニメーション表示をおこなうキャラクタデータ列の長さを変更することができる。また、キャラクタデータ列のアニメーション表示を繰り返し実行することにより、アニメーション表示を継続することができる。また、表示装置からの出力信号から得られるタイミング信号を用いることによって、アニメーション表示の表示速度を簡単に設定することができる。
【発明の効果】
【００２８】
本発明にかかるＯＳＤ装置によれば、簡単な構成でコマンド転送による負荷の軽減を図ることにより、消費電力の低減化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下に添付図面を参照して、この発明にかかるＯＳＤ装置の好適な実施の形態１，２を詳細に説明する。
【００３０】
（実施の形態１）
（映像出力装置のハードウェア構成）
まず、この発明の実施の形態１にかかるＯＳＤ装置を含む映像出力装置のハードウェア構成について説明する。図１は、この発明の実施の形態１にかかるＯＳＤ装置を含む映像出力装置のハードウェア構成を示すブロック図である。
【００３１】
図１において、映像出力装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ディスプレイ１０６と、ＯＳＤ装置１０７と、Ｉ／Ｆ（インターフェース）１０８と、入力デバイス１０９と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。
【００３２】
ここで、ＣＰＵ１０１は、映像出力装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００３３】
また、ディスプレイ１０６は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０６は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００３４】
Ｉ／Ｆ１０８は、通信回線を通じてインターネットなどのネットワーク１１０に接続され、このネットワーク１１０を介して他の装置に接続される。そして、Ｉ／Ｆ１０８は、ネットワーク１１０と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０８には、たとえばモデムやＬＡＮアダプタなどを採用することができる。また、入力デバイス１０９は、リモコン、キーボード、マウス、テンキーなど文字、数字、各種指示などの入力のためのキーを備えており、メニュー画面の設定入力などをおこなう。
【００３５】
つぎに、上述したＯＳＤ装置の機能的構成について説明する。図２は、この発明の実施の形態１にかかるＯＳＤ装置の機能的構成を示すブロック図である。図２において、ＯＳＤ装置１０７は、書込み部２０１と、計数部２０２と、生成部２０３と、出力部２０４と、から構成されている。
【００３６】
書込み部２０１は、具体的には、たとえば、読み書き可能なＲＡＭやＨＤなどのメモリによって構成されており、任意のキャラクタデータ列におけるキャラクタデータを指定するコードのうち、少なくとも先頭のキャラクタデータを指定する先頭コードを書き込む。
【００３７】
ここで、キャラクタデータとは、文字、数字、記号を示すキャラクタの画像データであり、キャラクタデータ列とは、一または複数のキャラクタデータが連続した何らかの意味がある伝達情報である。たとえば、『早送り』や『巻戻し』、『再生』などの文字列、『→→』、『←←』などの記号列や、これらの組み合わせ『早送り→』、『早送り→→』、『←巻戻し』などが挙げられる。
【００３８】
また、先頭のキャラクタデータは、キャラクタデータ列のうちあらかじめ設定されたいずれか一端のキャラクタデータを指す。上述したキャラクタデータ列『早送り→』の場合、たとえば、先頭のキャラクタデータは『早』である。なお、末尾のキャラクタデータは他方のキャラクタデータとなり、この場合は『→』である。
【００３９】
また、コードとは、任意のキャラクタコードを指定する予め設定された数値情報である。したがって、上述した先頭コードとは、先頭のキャラクタデータを指定する数値情報であり、上述した『早』の場合、たとえば、「０００」という数値情報とすることができる。なお、書込み部２０１は、先頭コードのほか、末尾のキャラクタデータを指定する末尾コードや、先頭コードおよび末尾コード以外の他のコードを書き込んでもよい。
【００４０】
また、計数部２０２は、書込み部２０１にコードが書き込まれている場合、上述したキャラクタデータ列における末尾のキャラクタデータを指定する末尾コードを終了コードとして、先頭コードから終了コードまで計数する。ここで、計数部２０２による計数方法は、コードをインクリメントする計数処理としてもよく、また、コードをデクリメントする計数処理としてもよい。例として、インクリメントする計数処理について図３を用いて説明する。図３は、コードとキャラクタデータの対応関係の一例を示す図表である。
【００４１】
図３では、キャラクタデータ列『早送り→』を例に挙げて説明している。図３において、先頭のキャラクタデータ『早』を指定するコード（先頭コード）は「０００」、２番目のキャラクタデータ『送』を指定するコードは「００１」、３番目のキャラクタデータ『り』を指定するコードは「００２」、末尾のキャラクタデータ『→』を指定するコード（末尾コード）は「００３」とされている。
【００４２】
この場合、書込み部２０１に先頭コード「０００」および末尾コード「００３」が書き込まれているとすると、計数部２０２は、先頭コード「０００」を書込み部２０１から読み込むとともに、末尾コード「００３」を終了コードとして書込み部２０１から読み込み、先頭コード「０００」から終了コード、すなわち末尾コード「００３」までインクリメントする。
【００４３】
また、計数部２０２は、上述したキャラクタデータ列におけるキャラクタデータを指定するコードのうち、先頭コードおよび末尾コードとは異なる他のコードが入力された場合、当該他のコードを終了コードとして、先頭コードから終了コードまで計数することとしてもよい。
【００４４】
たとえば、図３に示したキャラクタデータ列『早送り→』について、他のコード、たとえばコード「００２」が入力された場合、このコード「００２」を終了コードとして、先頭コードから終了コードまでインクリメントする。
【００４５】
また、計数部２０２は、先頭コードに対するオフセット数が入力された場合、オフセット数を先頭コードに加算することによって得られるコードを終了コードとして、先頭コードから終了コードまで計数することとしてもよい。
【００４６】
たとえば、図３に示したキャラクタデータ列『早送り→』について、オフセット数「２」が入力された場合、先頭コード「０００」にオフセット数「２」を加算することによって得られるコード「００２」を終了コードとして、先頭コードから終了コードまでインクリメントする。
【００４７】
また、計数部２０２は、計数結果が終了コードに到達した場合、先頭コードから終了コードまで再度計数することとしてもよい。ここで、計数結果とは、計数される都度得られるコードである。図３に示したキャラクタデータ列『早送り→』について、先頭コードから末尾コードまでインクリメントをおこなうとすると、計数結果とは、先頭コードそのもの（コード「０００」）、先頭コード「０００」をインクリメントしたコード「００１」、このインクリメントされたコード「００１」をインクリメントしたコード「００２」、このインクリメントされたコード「００２」をインクリメントしたコード「００３」である。そして、終了コードに到達した場合、すなわち、計数結果がコード「００３」となった場合、コード「００３」を先頭コード「０００」にリセットして、再度インクリメント処理を繰り返す。
【００４８】
また、図３に示したキャラクタデータ列『早送り→』について、先頭コードから他のコード「００２」までインクリメントをおこなうとすると、計数結果とは、先頭コードそのもの（コード「０００」）、先頭コード「０００」をインクリメントしたコード「００１」、このインクリメントされたコード「００１」をインクリメントしたコード「００２」である。そして、終了コードに到達した場合、すなわち、計数結果がコード「００２」となった場合、コード「００２」を先頭コード「０００」にリセットして、再度インクリメントを繰り返す。
【００４９】
また、生成部２０３は、計数部２０２によって計数される都度、計数結果のコードに応じたキャラクタデータを生成して図１に示したディスプレイ１０６に出力する。具体的には、たとえば、上述した計数結果がコード「０００」〜「００３」の場合、図３を参照すると、先頭コード「０００」に応じたキャラクタデータ『早』を生成してディスプレイ１０６に出力する。つぎに、先頭コード「００１」に応じたキャラクタデータ『送』を生成してディスプレイ１０６に出力する。そして、先頭コード「００２」に応じたキャラクタデータ『り』を生成してディスプレイ１０６に出力する。最後に、先頭コード「００３」に応じたキャラクタデータ『→』を生成してディスプレイ１０６に出力する。
【００５０】
また、出力部２０４は、ディスプレイ１０６からの出力信号に基づいて、計数部２０２が計数するタイミング信号を出力する。具体的には、ディスプレイ１０６から出力される垂直同期（ＶＳＹＮＣ）信号をカウントすることにより、所定のタイミングでタイミング信号を計数部２０２に出力する。計数部２０２では、出力部２０４によって出力されたタイミング信号が入力される都度、計数処理を実行する。
【００５１】
（ＯＳＤ装置１０７のハードウェア構成）
つぎに、この発明の実施の形態１にかかるＯＳＤ装置１０７のハードウェア構成の一例について説明する。図４は、この発明の実施の形態１にかかるＯＳＤ装置１０７のハードウェア構成の一例を示すブロック図である。図４において、ＯＳＤ装置１０７は、コマンド制御回路（デコーダ）４０１と、ＶＲＡＭ４０２と、インクリメント制御回路４０３と、フォントＲＯＭ４０４と、修飾回路４０５と、ＶＳＹＮＣカウンタ４０６と、から構成されている。
【００５２】
コマンド制御回路４０１は、図１に示したＣＰＵ１０１からの信号を解釈して、コマンド信号をＶＲＡＭ４０２に転送する。ＣＰＵ１０１からの信号は、ユーザが図１に示した
入力デバイス１０９を操作入力することで生成される。このコマンド信号は、具体的には、キャラクタコード列の先頭コード、末尾コード、アニメーション制御信号、キャラクタ修飾信号が含まれている。キャラクタコード列が図３に示した『早送り→』の場合、先頭コードは「０００」、末尾コードは「００３」である。
【００５３】
また、アニメーション制御信号とは、インクリメント制御回路４０３によるインクリメント処理のＯＮまたはＯＦＦを示す信号である。キャラクタ修飾信号とは、キャラクタデータの縁取り、拡大、縮小、色、背景などの修飾パターンを指定する信号である。なお、末尾コードに代えて、オフセット数を含むこととしてもよい。
【００５４】
ＶＲＡＭ４０２は、コマンド制御回路４０１からのコマンド信号を書き込む。ＶＲＡＭ４０２は、図２に示した書込み部２０１に相当する。インクリメント制御回路４０３は、アニメーション制御信号がＯＮの場合、ＶＳＹＮＣカウンタ４０６からインクリメント周期信号が入力される都度、ＶＲＡＭ４０２に書き込まれている先頭コードを読み出してインクリメント処理をおこない、インクリメント結果を順次出力する。
【００５５】
また、ＶＲＡＭ４０２に書き込まれている末尾コードを読み出して終了コードに設定する。なお、末尾コードの代わりにＶＲＡＭ４０２にオフセット数が書き込まれている場合には、オフセット数を読み込んで先頭コードに加算したコードの数値を終了コードに設定する。
【００５６】
また、インクリメント制御回路４０３はリセット回路４１０を有しており、インクリメント結果が終了コードに到達した場合、インクリメント結果を先頭コードにリセットする。キャラクタコード列が図３に示した『早送り→』の場合、「０００」→「００１」→「００２」→「００３」→「０００」→「００１」→「００２」→「００３」→「０００」・・・と、繰り返し出力する。インクリメント制御回路４０３は図２に示した計数部２０２に相当する。
【００５７】
フォントＲＯＭ４０４は、コードに対応付けられているキャラクタデータが格納されており、インクリメント制御回路４０３からのインクリメント結果となるコードを読み込み、読み込んだコードに応じたキャラクタデータを出力する。フォントＲＯＭ４０４は図２に示した生成部２０３に相当する。
【００５８】
修飾回路４０５は、ＶＲＡＭ４０２に書き込まれている修飾信号に基づいて、フォントＲＯＭ４０４からのキャラクタデータを修飾し、ディスプレイ１０６に出力する。修飾信号がない場合は、フォントＲＯＭ４０４から出力されるキャラクタデータを、そのままディスプレイ１０６に出力する。
【００５９】
ＶＳＹＮＣカウンタ４０６は、アニメーション制御信号がＯＮの場合、ディスプレイ１０６からのＶＳＹＮＣ（垂直同期）信号をカウントし、ＶＳＹＮＣ信号のカウント数が所定数になったときに、インクリメント制御回路４０３にインクリメント周期信号を出力する。ＶＳＹＮＣカウンタ４０６は、図２に示した出力部２０４に相当する。
【００６０】
（アニメーション処理手順）
つぎに、この発明の実施の形態１にかかるアニメーション処理手順について説明する。図５は、この発明の実施の形態１にかかるアニメーション処理手順を示すフローチャートである。まず、ＣＰＵ１０１からコマンド制御回路４０１を介してＶＲＡＭ４０２にコマンド信号が入力された場合（ステップＳ５０１：Ｙｅｓ）、コマンド信号がＶＲＡＭ４０２に書き込まれる（ステップＳ５０２）。
【００６１】
そして、ＶＲＡＭ４０２に書き込まれたアニメーション制御信号がＯＦＦの場合（ステップＳ５０３：ＯＦＦ）、インクリメント制御回路４０３はＶＲＡＭ４０２に書き込まれたコードをそのままフォントＲＯＭ４０４に転送する。フォントＲＯＭ４０４では、転送されてきたコードに応じたキャラクタデータを出力する（ステップＳ５０４）。そして、ＶＲＡＭ４０２に書き込まれている修飾信号を用いて、出力されたキャラクタデータを修飾処理し（ステップＳ５０５）、修飾されたキャラクタデータをディスプレイ１０６に出力する（ステップＳ５０６）。これにより、一連の処理を終了する。
【００６２】
一方、ステップＳ５０３において、アニメーション制御信号がＯＮの場合（ステップＳ５０３：ＯＮ）、ＶＳＹＮＣカウンタ４０６は、ディスプレイ１０６から送られてくるＶＳＹＮＣ信号を計数する（ステップＳ５０７）。ＶＳＹＮＣ信号の計数値ｖがしきい値Ｖに到達していない場合（ステップＳ５０８：Ｎｏ）、ステップＳ５０７に移行する。一方、ＶＳＹＮＣ信号の計数値ｖがしきい値Ｖに到達した場合（ステップＳ５０８：Ｙｅｓ）、インクリメント周期信号を出力し（ステップＳ５０９）、ＶＳＹＮＣ信号の計数値ｖをリセットする（ステップＳ５１０）。
【００６３】
インクリメント制御回路４０３は、ＶＲＡＭ４０２に書き込まれている先頭コードを読み込んで、先頭コードに応じたキャラクタデータを生成する（ステップＳ５１１）。そして、ＶＲＡＭ４０２に書き込まれている修飾信号を用いて、出力されたキャラクタデータを修飾処理し（ステップＳ５１２）、修飾されたキャラクタデータをディスプレイ１０６に出力する（ステップＳ５１３）。
【００６４】
そして、コードの数値Ｓが終了コードＥに到達していない場合（ステップＳ５１４：Ｎｏ）、コードの数値Ｓをインクリメントする（ステップＳ５１５）。一方、コードの数値Ｓが終了コードＥに到達した場合（ステップＳ５１４：Ｙｅｓ）、コードの数値Ｓを先頭コードの数値にリセットする（ステップＳ５１６）。
【００６５】
そして、あらたに先頭コード以外の他のコードまたはオフセット数が読み込まれた場合（ステップＳ５１７：Ｙｅｓ）、終了コードＥが再設定する（ステップＳ５１８）。あらたに先頭コード以外の他のコードまたはオフセット数が読み込まれない場合（ステップＳ５１７：Ｎｏ）、またはステップＳ５１８のあと、ＶＲＡＭ４０２から停止コマンドが読み込まれた否かを判定する（ステップＳ５１９）。停止コマンドが読み込まれていない場合（ステップＳ５１９：Ｎｏ）、ステップＳ５０７に移行する。一方、停止コマンドが読み込まれた場合（ステップＳ５１９：Ｙｅｓ）、一連のアニメーション処理を終了する。
【００６６】
この実施の形態１によれば、キャラクタデータ列の先頭コードと末尾コードを読み込むだけで、キャラクタデータを先頭から順次表示することができる。したがって、キャラクタデータを指定するコードの転送回数を低減することができ、ＣＰＵ１０１の負担軽減を図ることができる。また、ＶＲＡＭ４０２の書き換え回数も低減することができ、消費電力の低減化を図ることができる。
【００６７】
特に、キャラクタデータ列を先頭から末尾までアニメーション表示を繰り返し実行しても、ＶＲＡＭ４０２の書き換えが不要となるので、より一層、ＣＰＵ１０１の負担軽減および消費電力の低減化を図ることができる。また、他のコードやオフセット数を読み込むことにより、終了コードを変更することができ、アニメーション表示の多様化を図ることができ、表現の自由度の向上を図ることができる。
【００６８】
（実施の形態２）
つぎに、この発明の実施の形態２にかかるＯＳＤ装置１０７について説明する。実施の形態１にかかるＯＳＤ装置１０７は、先頭コードの数値を終了コードの数値まで計数（インクリメント）して、計数された数値に応じたキャラクタデータを順次アニメーション表示した構成であるが、実施の形態２にかかるＯＳＤ装置１０７では、キャラクタデータが書き込まれているメモリのアドレスの数値を先頭アドレスから計数する例である。なお、実施の形態２にかかる映像出力装置は、図１に示した実施の形態１にかかる映像出力装置と同一であるため、その説明を省略する。
【００６９】
（ＯＳＤ装置１０７の機能的構成）
まず、この発明の実施の形態２にかかるＯＳＤ装置１０７の機能的構成について説明する。図６は、この発明の実施の形態２にかかるＯＳＤ装置１０７の機能的構成を示すブロック図である。図６において、ＯＳＤ装置１０７は、書込み部６０１と、計数部６０２と、生成部６０３と、出力部２０４と、から構成されている。出力部２０４については図２で説明されているため、ここでは説明を省略する。
【００７０】
書込み部６０１は、具体的には、たとえば、読み書き可能なＲＡＭやＨＤなどのメモリによって構成されており、任意のキャラクタデータ列を構成する各キャラクタデータのコードを、連続するアドレスに関連付けて書き込む。ここで、キャラクタデータとは、文字、数字、記号を示すキャラクタの画像データであり、キャラクタデータ列とは、一または複数のキャラクタデータが連続した何らかの意味がある伝達情報である。たとえば、『早送り』や『巻戻し』、『再生』などの文字列、『→→』、『←←』などの記号列や、これらの組み合わせ『早送り→』、『早送り→→』、『←巻戻し』などが挙げられる。
【００７１】
また、先頭のキャラクタデータは、キャラクタデータ列のうちあらかじめ設定されたいずれか一端のキャラクタデータを指す。上述したキャラクタデータ列『早送り→→』の場合、たとえば、先頭のキャラクタデータは『早』である。なお、末尾のキャラクタデータは他方のキャラクタデータとなり、この場合は右端の『→』である。
【００７２】
また、コードとは、任意のキャラクタコードを指定する予め設定された数値情報である。したがって、上述した先頭コードとは、先頭のキャラクタデータを指定する数値情報である。各キャラクタデータのコードは、書込み部６０１の連続するアドレスに書き込まれる。図７は、コードとキャラクタデータの対応関係の他の例を示す図表であり、図８は、書込み部６０１に書き込まれたコードを示す図表である。
【００７３】
図７では、キャラクタデータ列『早送り→→』を例に挙げて説明している。図７において、先頭のキャラクタデータ『早』を指定するコード（先頭コード）は「００２」、２番目のキャラクタデータ『送』を指定するコードは「０３１」、３番目のキャラクタデータ『り』を指定するコードは「００７」、４番目のキャラクタデータ『→』を指定するコードは「０６０」、末尾のキャラクタデータ『→』を指定するコード（末尾コード）は「０６０」とされている。
【００７４】
また、図８では、図７に示したキャラクタデータ列『早送り→→』の各コードを、先頭コード「００２」から順に、書込み部６０１の連続するアドレスの領域に書き込まれている状態を示している。すなわち、先頭のキャラクタデータ『早』を指定するコード「００２」（先頭コード）が書き込まれているアドレス（先頭アドレス）が［００００］、２番目のキャラクタデータ『送』を指定するコード「０３１」が書き込まれているアドレスが［０００１］、３番目のキャラクタデータ『り』を指定するコード「００７」が書き込まれているアドレスが［０００２］、４番目のキャラクタデータ『→』を指定するコード「０６０」が書き込まれているアドレスが［０００３］、末尾のキャラクタデータ『→』を指定するコード「０６０」（末尾コード）が書き込まれているアドレス（末尾アドレス）が［０００４］である。
【００７５】
また、計数部６０２は、書込み部６０１にコードが連続するアドレスに書き込まれている場合、図７に示したキャラクタデータ列における、末尾のキャラクタデータを指定する末尾コードを終了コードとして、先頭コードから終了コードまで計数する。ここで、計数部６０２による計数方法は、アドレスをインクリメントする計数処理としてもよく、また、アドレスをデクリメントする計数処理としてもよい。例として、インクリメントする計数処理について図７および図８を用いて説明する。
【００７６】
この場合、計数部６０２は、先頭アドレス［００００］を書込み部６０１から読み込むとともに、末尾アドレス［０００４］を終了コードとして書込み部６０１から読み込み、先頭アドレス［００００］から終了アドレス、すなわち末尾アドレス［０００４］までインクリメントする。
【００７７】
また、計数部６０２は、書込み部６０１に書き込まれたコードに関連付けられているアドレスのうち、先頭アドレスおよび末尾アドレス以外の他のアドレスが入力された場合、当該他のアドレスを終了アドレスとして、先頭アドレスから終了アドレスまで計数する。
【００７８】
たとえば、図７に示したキャラクタデータ列『早送り→→』について、他のアドレス、たとえば［０００３］が入力された場合、このアドレス［０００３］を終了アドレスとして、先頭アドレスから終了アドレスまでインクリメントする。
【００７９】
また、計数部６０２は、先頭アドレスに対するオフセット数が入力された場合、当該オフセット数を先頭アドレスに加算することによって得られたアドレスを終了アドレスとして、先頭のアドレスから終了アドレスまで計数することとしてもよい。
【００８０】
たとえば、図７に示したキャラクタデータ列『早送り→→』について、オフセット数「３」が入力された場合、先頭アドレス［００００］にオフセット数「３」を加算することによって得られるアドレス［０００３］を終了アドレスとして、先頭アドレスから終了アドレスまでインクリメントする。
【００８１】
また、計数部６０２は、計数結果が終了アドレスに到達した場合、先頭アドレスから終了アドレスまで再度計数することとしてもよい。ここで、計数結果とは、計数される都度得られるアドレスである。
【００８２】
図７に示したキャラクタデータ列『早送り→→』について、先頭コードから末尾コードまでインクリメントをおこなうとすると、計数結果とは、先頭コードが書き込まれている先頭アドレスそのもの（アドレス［００００］）、先頭アドレス［００００］をインクリメントしたアドレス［０００１］、このインクリメントされたアドレス［０００１］をインクリメントしたアドレス［０００２］、このインクリメントされたアドレス［０００２］をインクリメントしたアドレス［０００３］、このインクリメントされたアドレス［０００３］をインクリメントしたアドレス［０００４］である。
【００８３】
そして、終了アドレスに到達した場合、すなわち、計数結果がアドレス［０００４］となった場合、アドレス［０００４］を先頭アドレス［００００］にリセットして、再度インクリメント処理を繰り返す。
【００８４】
また、図７に示したキャラクタデータ列『早送り→→』について、先頭アドレスから他のアドレス［０００３］までインクリメントをおこなうとすると、計数結果とは、先頭コードが書き込まれている先頭アドレスそのもの（アドレス［００００］）、先頭アドレス［００００］をインクリメントしたアドレス［０００１］、このインクリメントされたアドレス［０００１］をインクリメントしたアドレス［０００２］、このインクリメントされたアドレス［０００２］をインクリメントしたアドレス［０００３］である。
【００８５】
そして、終了アドレスに到達した場合、すなわち、計数結果がアドレス［０００３］となった場合、アドレス［０００３］を先頭アドレス［００００］にリセットして、再度インクリメント処理を繰り返す。
【００８６】
また、生成部６０３は、計数部６０２によって計数される都度、計数結果のアドレスに関連付けられているコードに応じたキャラクタデータを生成して図１に示したディスプレイ１０６に出力する。具体的には、たとえば、上述した計数結果がアドレス［００００］〜［０００４］の場合、図８を参照すると、先頭アドレス［００００］に関連付けられているコード「００２」に応じたキャラクタデータ『早』を生成してディスプレイ１０６に出力する。つぎに、アドレス［０００１］に関連付けられているコード「０３１」に応じたキャラクタデータ『送』を生成してディスプレイ１０６に出力する。
【００８７】
そして、アドレス［０００２］に関連付けられているコード「００７」に応じたキャラクタデータ『り』を生成してディスプレイ１０６に出力する。つぎに、アドレス［０００３］に関連付けられているコード「０６０」に応じたキャラクタデータ『→』を生成してディスプレイ１０６に出力する。最後に、末尾アドレス［０００４］に関連付けられているコード「０６０」に応じたキャラクタデータ『→』を生成してディスプレイ１０６に出力する。
【００８８】
（ＯＳＤ装置１０７のハードウェア構成）
つぎに、この発明の実施の形態２にかかるＯＳＤ装置１０７のハードウェア構成の一例について説明する。図９は、この発明の実施の形態２にかかるＯＳＤ装置１０７のハードウェア構成の一例を示すブロック図である。なお、図４に示した実施の形態１にかかるＯＳＤ装置１０７と同一構成には同一符号を付し、その説明を省略する。図９において、ＯＳＤ装置１０７は、コマンド制御回路（デコーダ）９０１と、ＶＲＡＭ９０２と、インクリメント制御回路９０３と、フォントＲＯＭ４０４と、修飾回路４０５と、ＶＳＹＮＣカウンタ４０６と、アニメーションＲＡＭ（以下、「ＡＲＡＭ」と称す。）９２０と、から構成されている。
【００８９】
コマンド制御回路９０１は、図１に示したＣＰＵ１０１からの信号を解釈して、コマンド信号をＶＲＡＭ９０２に転送する。このコマンド信号は、具体的には、キャラクタコー
ド列を構成する各キャラクタコードを指定するコード、アニメーション制御信号、キャラクタ修飾信号が含まれている。またコマンド信号には、オフセット数またはアドレスを含むこととしてもよい。
【００９０】
また、アニメーション制御信号とは、インクリメント制御回路９０３によるインクリメント処理のＯＮまたはＯＦＦを示す信号である。キャラクタ修飾信号とは、キャラクタデータの縁取り、拡大、縮小、色、背景などの修飾パターンを指定する信号である。
【００９１】
ＶＲＡＭ９０２は、コマンド制御回路９０１からのコマンド信号を書き込む。アニメーション制御信号がＯＮの場合には、ＶＲＡＭ９０２に書き込まれたコードを先頭コードから順次ＡＲＡＭ９２０に転送する。ＡＲＡＭ９２０は、ＶＲＡＭ９０２から転送されてくるキャラクタデータ列のコードを先頭コードから連続するアドレスに書き込む。たとえば、キャラクタコード列が図７に示したような『早送り→→』の場合、図８に示したようにアドレス順に書き込まれる。このＡＲＡＭ９２０は、図６に示した書込み部６０１に相当する。
【００９２】
インクリメント制御回路９０３は、アニメーション制御信号がＯＮの場合、ＶＳＹＮＣカウンタ４０６からインクリメント周期信号が入力される都度、ＡＲＡＭ９２０に書き込まれている先頭アドレスを読み出してインクリメント処理をおこない、インクリメント結果を順次出力する。また、ＡＲＡＭ９２０に書き込まれている末尾アドレスを読み出して終了アドレスに設定する。
【００９３】
なお、ＶＲＡＭ９０２にアドレスが書き込まれている場合には、ＡＲＡＭ９２０の末尾アドレスの代わりに、ＶＲＡＭ９０２のアドレスを終了アドレスに設定する。また、ＶＲＡＭ９０２にオフセット数が書き込まれている場合には、ＡＲＡＭ９２０の末尾アドレスの代わりに、ＶＲＡＭ９０２からオフセット数を読み込んで先頭アドレスに加算したアドレスを終了アドレスに設定する。
【００９４】
また、インクリメント制御回路９０３はリセット回路９１０を有しており、インクリメント結果が終了アドレスに到達した場合、インクリメント結果を先頭アドレスにリセットする。キャラクタコード列が図７に示した『早送り→→』の場合、「００２」→「０３１」→「００７」→「０６０」→「０６０」→「００２」→「０３１」→「００７」→「０６０」→「０６０」・・・と、繰り返し出力する。インクリメント制御回路９０３は図６に示した計数部６０２に相当する。なお、フォントＲＯＭ４０４は、図６に示した生成部６０３に相当する。
【００９５】
（アニメーション処理手順）
つぎに、この発明の実施の形態２にかかるアニメーション処理手順について説明する。図１０は、この発明の実施の形態２にかかるアニメーション処理手順を示すフローチャートである。まず、ＣＰＵ１０１からコマンド制御回路９０１を介してＶＲＡＭ９０２にコマンド信号が入力された場合（ステップＳ１００１：Ｙｅｓ）、コマンド信号がＶＲＡＭ９０２に書き込まれる（ステップＳ１００２）。
【００９６】
そして、ＶＲＡＭ９０２に書き込まれたアニメーション制御信号がＯＦＦの場合（ステップＳ１００３：ＯＦＦ）、インクリメント制御回路９０３はＶＲＡＭ９０２に書き込まれたコードをそのままフォントＲＯＭ４０４に転送する。フォントＲＯＭ４０４では、転送されてきたコードに応じたキャラクタデータを出力する（ステップＳ１００４）。そして、ＶＲＡＭ９０２に書き込まれている修飾信号を用いて、出力されたキャラクタデータを修飾処理し（ステップＳ１００５）、修飾されたキャラクタデータをディスプレイ１０６に出力する（ステップＳ１００６）。これにより、一連の処理を終了する。
【００９７】
一方、ステップＳ１００３において、アニメーション制御信号がＯＮの場合（ステップＳ１００３：ＯＮ）、ＶＲＡＭ９０２に書き込まれたコードを先頭コードからＡＲＡＭ９２０に転送し、ＡＲＡＭ９２０に書き込まれる（ステップＳ１００７）。ＶＳＹＮＣカウンタ４０６は、ディスプレイ１０６から送られてくるＶＳＹＮＣ信号を計数する（ステップＳ１００８）。ＶＳＹＮＣ信号の計数値ｖがしきい値Ｖに到達していない場合（ステップＳ１００９：Ｎｏ）、ステップＳ１００８に移行する。一方、ＶＳＹＮＣ信号の計数値ｖがしきい値Ｖに到達した場合（ステップＳ１００９：Ｙｅｓ）、インクリメント周期信号を出力し（ステップＳ１０１０）、ＶＳＹＮＣ信号の計数値ｖをリセットする（ステップＳ１０１１）。
【００９８】
インクリメント制御回路９０３は、ＡＲＡＭ９２０のアドレスｉ（現時点ではｉ＝［００００］）に書き込まれているコードを読み込んで、コードに応じたキャラクタデータを生成する（ステップＳ１０１２）。そして、ＶＲＡＭ９０２に書き込まれている修飾信号を用いて、出力されたキャラクタデータを修飾処理し（ステップＳ１０１３）、修飾されたキャラクタデータをディスプレイ１０６に出力する（ステップＳ１０１４）。
【００９９】
そして、アドレスｉが終了アドレスＫに到達していない場合（ステップＳ１０１５：Ｎｏ）、アドレスｉをインクリメントする（ステップＳ１０１６）。一方、アドレスｉが終了アドレスＫに到達した場合（ステップＳ１０１５：Ｙｅｓ）、アドレスｉを先頭アドレスにリセットする（ステップＳ１０１７）。
【０１００】
そして、あらたに先頭アドレス以外の他のアドレスまたはオフセット数が読み込まれた場合（ステップＳ１０１８：Ｙｅｓ）、終了アドレスＫを再設定する（ステップＳ１０１９）。あらたに先頭アドレス以外の他のアドレスまたはオフセット数が読み込まれない場合（ステップＳ１０１８：Ｎｏ）、またはステップＳ１０１９のあと、ＶＲＡＭ９０２から停止コマンドが読み込まれた否かを判定する（ステップＳ１０２０）。停止コマンドが読み込まれていない場合（ステップＳ１０２０：Ｎｏ）、ステップＳ１００８に移行する。一方、停止コマンドが読み込まれた場合（ステップＳ１０２０：Ｙｅｓ）、一連のアニメーション処理を終了する。
【０１０１】
この実施の形態２によれば、キャラクタデータ列の先頭コードのアドレスと末尾コードのアドレスを読み込むだけで、キャラクタデータを先頭から順次表示することができる。したがって、キャラクタデータを指定するコードの転送回数を低減することができ、ＣＰＵ１０１の負担軽減を図ることができる。また、ＶＲＡＭ９０２の書き換え回数も低減することができ、消費電力の低減化を図ることができる。
【０１０２】
また、キャラクタデータ列を先頭から末尾までアニメーション表示を繰り返し実行しても、ＶＲＡＭ９０２の書き換えが不要となるので、より一層、ＣＰＵ１０１の負担軽減および消費電力の低減化を図ることができる。また、他のコードやオフセット数を読み込むことにより、終了コードを変更することができ、アニメーション表示の多様化を図ることができ、表現の自由度の向上を図ることができる。
【０１０３】
特に、キャラクタデータ列のアドレスを計数することによってアニメーション表示をおこなうため、キャラクタデータ列のコードが連続していない場合でも、アニメーション表示をおこなうことができ、キャラクタデータの組み合わせの多様化を図ることができる。
【０１０４】
以上説明したように、本発明のＯＳＤ装置によれば、キャラクタデータを指定するコードの転送回数を低減することができ、ＣＰＵの負担軽減を図ることができるという効果を奏する。また、ＶＲＡＭの書き換え回数も低減することができ、消費電力の低減化を図ることができるという効果を奏する。
【０１０５】
（付記１）任意のキャラクタデータ列におけるキャラクタデータを指定するコードのうち、少なくとも先頭のキャラクタデータを指定する先頭コードを書き込む書込み手段と、
前記キャラクタデータ列における末尾のキャラクタデータを指定する末尾コードを終了コードとして、前記先頭コードから前記終了コードまで計数する計数手段と、
前記計数手段によって計数される都度、計数結果のコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、
を備えることを特徴とするＯＳＤ装置。
【０１０６】
（付記２）前記計数手段は、前記キャラクタデータ列におけるキャラクタデータを指定するコードのうち前記先頭コードおよび前記末尾コードとは異なる他のコードが入力された場合、当該他のコードを終了コードとして、前記先頭コードから前記終了コードまで計数することを特徴とする付記１に記載のＯＳＤ装置。
【０１０７】
（付記３）前記計数手段は、前記先頭コードに対するオフセット数が入力された場合、前記オフセット数を前記先頭コードに加算することによって得られる他のコードを前記終了コードとして、前記先頭コードから前記終了コードまで計数することを特徴とする付記１に記載のＯＳＤ装置。
【０１０８】
（付記４）前記計数手段は、前記計数結果が前記終了コードに到達した場合、前記先頭コードから前記終了コードまで再度計数することを特徴とする付記１〜３のいずれか一つに記載のＯＳＤ装置。
【０１０９】
（付記５）任意のキャラクタデータ列を構成する各キャラクタデータのコードを、連続するアドレスに関連付けて書き込む書込み手段と、
前記書込み手段によって書き込まれたコードに関連付けられている末尾アドレスを終了アドレスとして、前記書込み手段によって書き込まれたコードに関連付けられている先頭アドレスから前記終了アドレスまで計数する計数手段と、
前記計数手段によって計数される都度、計数結果のアドレスに関連付けられているコードに応じたキャラクタデータを生成して表示装置に出力する生成手段と、
を備えることを特徴とするＯＳＤ装置。
【０１１０】
（付記６）前記計数手段は、前記書込み手段に書き込まれたコードに関連付けられているアドレスのうち、先頭アドレスおよび末尾アドレス以外の他のアドレスが入力された場合、当該他のアドレスを終了アドレスとして、前記先頭アドレスから前記終了アドレスまで計数することを特徴とする付記５に記載のＯＳＤ装置。
【０１１１】
（付記７）前記計数手段は、前記先頭アドレスに対するオフセット数が入力された場合、当該オフセット数を前記先頭アドレスに加算することによって得られた他のアドレスを終了アドレスとして、前記先頭のアドレスから前記終了アドレスまで計数することを特徴とする付記５に記載のＯＳＤ装置。
【０１１２】
（付記８）前記計数手段は、前記計数結果が前記終了アドレスに到達した場合、前記先頭アドレスから前記終了アドレスまで再度計数することを特徴とする付記５〜７のいずれか一つに記載のＯＳＤ装置。
【０１１３】
（付記９）前記表示装置からの出力信号に基づいて、前記計数手段が計数するタイミング信号を出力する出力手段を備え、
前記計数手段は、前記出力手段によって出力されたタイミング信号が入力される都度、計数することを特徴とする付記１〜８のいずれか一つに記載のＯＳＤ装置。
【産業上の利用可能性】
【０１１４】
以上のように、本発明にかかるＯＳＤ装置は、ディスプレイの表示画面に重畳するアニメーション表示に有用であり、特に、テレビ、パーソナル・コンピュータのディスプレイ、デジタルカメラのディスプレイ、携帯電話機のディスプレイにおけるアニメーション表示に適している。
【図面の簡単な説明】
【０１１５】
【図１】この発明の実施の形態１にかかるＯＳＤ装置を含む映像出力装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態１にかかるＯＳＤ装置の機能的構成を示すブロック図である。
【図３】この発明の実施の形態１にかかるコードとキャラクタデータの対応関係の一例を示す図表である。
【図４】この発明の実施の形態１にかかるＯＳＤ装置のハードウェア構成の一例を示すブロック図である。
【図５】この発明の実施の形態１にかかるアニメーション処理手順を示すフローチャートである。
【図６】この発明の実施の形態２にかかるＯＳＤ装置の機能的構成を示すブロック図である。
【図７】この発明の実施の形態２にかかるコードとキャラクタデータの対応関係の他の例を示す図表である。
【図８】この発明の実施の形態２にかかる書込み部に書き込まれたコードを示す図表である。
【図９】この発明の実施の形態２にかかるＯＳＤ装置のハードウェア構成の一例を示すブロック図である。
【図１０】この発明の実施の形態２にかかるアニメーション処理手順を示すフローチャートである。
【図１１】従来のＯＳＤ処理によりアニメーションをおこなうＯＳＤ回路を示すブロック図である。
【符号の説明】
【０１１６】
１０１  ＣＰＵ
１０６  ディスプレイ
１０７  ＯＳＤ装置
２０１、６０１  書込み部
２０２、６０２  計数部
２０３、６０３  生成部
２０４  出力部
４０１、９０１  コマンド制御回路
４０２、９０２  ＶＲＡＭ
４０３、９０３  インクリメント制御回路
４０４  フォントＲＯＭ
４０５  修飾回路
４０６  ＶＳＹＮＣカウンタ
９２０  ＡＲＡＭ
【図１】
2006220918.tif 000003
【図２】
2006220918.tif 000004
【図３】
2006220918.tif 000005
【図４】
2006220918.tif 000006
【図５】
2006220918.tif 000007
【図６】
2006220918.tif 000008
【図７】
2006220918.tif 000009
【図８】
2006220918.tif 000010
【図９】
2006220918.tif 000011
【図１０】
2006220918.tif 000012
【図１１】
2006220918.tif 000013