(57)【要約】 【課題】  配線回路の検査用プローブを原電極に接触させる操作が容易で検査コストを大幅に軽減することができ、かつ部品内の配線密度も増大させることが可能な凸型電極およびその製造方法を提供すること。【解決手段】  インターポーザ基板１１の実装ランド１３の周縁部で重なっているソルダーレジスト膜１５によって囲われて凹所となり、実装ランド１３の有効部分１３ｅが狭められている場合に、Ａｇの超微粒子を分散させたペーストによって実装ランド１３の凹所を埋め、かつ実装ランド１３の周縁部で重なっているソルダーレジスト膜１５上まで、Ａｇの超微粒子を分散させたペーストを塗布して加熱硬化させて導電性膜２５を形成し、その上へ吸着型Ｐｄ触媒の存在下に無電解Ｎｉメッキ膜２７、無電解Ａｕメッキ膜２８を形成させて凸型電極２９とする。【選択図】      図９
2006005321.tif 000002
【特許請求の範囲】
【請求項１】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、
前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対し銀または銅の超微粒子を分散させたペーストが塗布され加熱硬化されて形成された導電性膜と、前記導電性膜に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなり、
前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされている
ことを特徴とする凸型電極。
【請求項２】
前記原電極の有効部分と前記導電性膜との間に、真空下の薄膜形成法によるチタン薄膜および銅薄膜が重ねて形成されている
ことを特徴とする請求項１に記載の凸型電極。
【請求項３】
前記原電極の有効部分と前記導電性膜との間に、プライマーとして二酸化マンガン膜が形成されている
ことを特徴とする請求項１に記載の凸型電極。
【請求項４】
前記原電極の有効部分と前記導電性膜との間に、前記チタン薄膜および前記銅薄膜と、前記二酸化マンガン膜とが重ねて形成されている
ことを特徴とする請求項２または請求項３に記載の凸型電極。
【請求項５】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、
前記部品の前記原電極側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、 前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、
前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去して露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなり、
前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされている
ことを特徴とする凸型電極。
【請求項６】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、
前記部品の前記原電極側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、 前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に形成された電解ニッケルメッキ膜および重ねて形成された電解金メッキ膜と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜が除去されて露出された前記銅メッキ膜の側面および前記チタン薄膜と前記銅薄膜の端面を備えており、
前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされている
ことを特徴とする凸型電極。
【請求項７】
前記凸型電極の突出高さが前記原電極の面から３〜２０μｍの範囲にある
ことを特徴とする請求項１、請求項５、または請求項６に記載の凸型電極。
【請求項８】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、
前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対し銀または銅の超微粒子を分散させたペーストを塗付し加熱硬化させて導電性膜を形成する工程と、
前記導電性膜に対し吸着型パラジウム触媒を塗付して無電解ニッケルメッキ膜を形成させ重ねて無電解金メッキ膜を形成させる工程とからなり、
形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする
ことを特徴とする凸型電極の製造方法。
【請求項９】
前記導電性膜を形成する工程の前に、前記原電極の有効部分に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程を挿入する
ことを特徴とする請求項８に記載の凸型電極の製造方法。
【請求項１０】
前記導電性膜を形成する工程の前に、前記原電極の有効部分にプライマーとして二酸化マンガン膜を形成する工程を挿入する
ことを特徴とする請求項８に記載の凸型電極の製造方法。
【請求項１１】
前記導電性膜を形成する工程の前に、前記原電極の有効部分に前記チタン薄膜および前記銅薄膜を形成する工程と、重ねて前記二酸化マンガン膜を形成する工程とを挿入する
ことを特徴とする請求項９または請求項１０に記載の凸型電極の製造方法。
【請求項１２】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、
前記部品の前記原電極側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、
前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、
前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程と、
露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に吸着型パラジウム触媒を塗付して無電解ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなり、
形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする
ことを特徴とする凸型電極の製造方法。
【請求項１３】
周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、
前記部品の前記原電極側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、
前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、
前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に電解ニッケルメッキ膜を形成し重ねて電解金メッキ膜を形成する工程と、
前記メッキレジスト膜と該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程とからなり、
形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする
ことを特徴とする凸型電極の製造方法。  
【請求項１４】
前記凸型電極の突出高さを前記原電極の面から３〜２０μｍの範囲に形成する
ことを特徴とする請求項８、請求項１２、または請求項１３に記載の凸型電極の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は凸型電極およびその製造方法に関するものであり、更に詳しくは、インターポーザ基板、配線基板や配線回路を含む部品において配線回路の検査を容易化させ、更には配線密度を高めることの可能な凸型電極とその製造方法に関するものである。
【背景技術】
【０００２】
従来、部品をＬＧＡ（ランド・グリッド・アレイ）として絶縁基板に実装する場合、絶縁基板の導電性ランドは周縁にソルダーレジスト膜が形成されており、導電性ランドの面のレベルはソルダーレジストの面よりも低い位置とされている（例えば特許文献１を参照。）。このことはインターポーザ基板を配線基板に実装する場合も同様であり、インターポーザ基板の電極としての実装ランドの周縁部では絶縁膜であるソルダーレジスト膜が重なって形成されており、実装ランドの面はソルダーレジスト膜の面よりも低い位置とされている。図２１はその様なインターポーザ基板を製造するプロセスを示す断面図である。
【特許文献１】特開平０６−１５２１１４号公報
【０００３】
すなわち、図２１−Ａは配線１１２、実装ランド１１３、接合ランド１１４からなる配線回路を備えたインターポーザ基板１１１が実装ランド１１３と接合ランド１１４を除く部分を外層絶縁膜であるソルダーレジスト膜１１５で被覆されている状態を示す断面図である。なお、特許請求の範囲および本明細書においては、この実装ランド１１３、接合ランド１１４を原電極としている。これは本発明の凸型電極と区別するためである。また、上記の原電極のうち、ソルダーレジスト膜１１５で被覆されていない部分を原電極の有効部分としている。なお、上記実装ランド１１３と接合ランド１１４は、接続図からも明らかなように電気的に接続されているが、上側の導電部（これには後述するように半導体チップが接合される）を「接合ランド」と称し、下側の導電部（これによって配線基板に実装する）を「実装ランド」と称する。
【０００４】
図２１−Ｂは実装ランド１１３と接合ランド１１４に吸着型パラジウム（Ｐｄ）触媒１２６を塗布した状態、図２１−Ｃは吸着型Ｐｄ触媒１２６の存在下に、実装ランド１１３と接合ランド１１４に無電解ニッケル（Ｎｉ）メッキ膜１２７、続いて無電解金（Ａｕ）メッキ膜１２８を重ねて形成した状態を示す。なお、吸着型Ｐｄ触媒１２６および無電解Ｎｉメッキ膜１２７、無電解Ａｕメッキ膜１２８は実際よりも厚く示されている。また全体の寸法も比例関係には示されていない。このことは以降の図面においても同様である。そして図２１−Ｄは接合ランド１１４に半導体チップ３１を接合した半導体パッケージ１１０を示す。 図２１−Ｃおよび図２１−Ｄに見られるように、実装ランド１１３の周縁部ではソルダーレジスト膜１１５が重なって形成されており、実装ランド１１３の有効部分、すなわちソルダーレジスト膜１１５で覆われていない部分は狭くなっている。また実装ランド１１３は凹部の底面にあって、実装ランド１１３の面に無電解Ｎｉメッキ膜１２７、無電解Ａｕメッキ膜１２８が形成された後においても、最下の無電解Ａｕメッキ膜１２８の面はソルダーレジスト膜１１５の面よりも低くなっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２２はインターポーザ基板１１１とパッケージ１１０とについてプローブ５１の先端を実装ランド１１３に電気的に接触させて配線回路の検査をせんとする状態を示す図であり、 図２２−Ａは図２０−Ｃのインターポーザ基板１１１についての図、図２２−Ｂは図２１−Ｄのパッケージ１１０についての図である。また、図２２−Ｃは図２２−Ａのインターポーザ基板１１１および図２２−Ｂのパッケージ１１０に共通するインターポーザ基板１１１のメッキされている実装ランド１１３の回りを部分拡大して示す図である。後述の図２３に示すように、実装ランド１１３は０．５ｍｍピッチで形成されており、実装ランド１１３のソルダーレジスト膜１１５が重なっていない部分、すなわち凹部となっている部分の径は２７５μｍと小さい。それに応じてプローブ５１も先端部の径が５０μｍで先端を尖らせた高価なものが使用されている。検査にはメッキされている実装ランド１１３へプローブ５１の先端を正確に接触させることを要するが、インターポーザ基板１１１には実装ランド１１３が多数に設けられているので接触ミスを生じ易く、検査は慎重さが求められ時間を要する作業となっている。
【０００６】
上記は実装ランド１１３のピッチが０．５ｍｍのインターポーザ基板１１１についての検査であるが、近い将来、実装ランド１１３のピッチは０．３ｍｍとなることが予想されており、その時点における検査は極めて困難になることが考えられる。そのほか、実装ランド１１３のソルダーレジスト膜１１５が重なっていない有効な部分の面積が小さいので、インターポーザ基板１１１を配線基板に実装する場合の実装強度の確保も困難になっている。
【０００７】
図２３はインターポーザ基板１１１における配線１１２と実装ランド１１３の関係を示す図である。すなわち、図２３−Ａは図２１−Ｃの再掲であり、図２３−Ｂは、図２２−Ａの中央部の配線１１２とその両側の実装ランド１１３を示す部分拡大図である。図２３−Ｂに見られるように、実装ランド１１３の有効な部分の径２７５μｍを確保するために実装ランド１１３は径３５０μｍとされている。また実装ランド１１３は０．５ｍｍピッチで形成されているので、隣り合う実装ランド１１３の間隔は１５０μｍとなっている。そして配線１１２の幅は５０μｍである。従ってライン・アンド・スペースを（５０／５０）とすると、隣り合う実装ランド１１３の間には配線１１２が１本しか布設し得ないことになる。
【０００８】
そのほか、インターポーザ基板１１１のアルミニウム（Ａｌ）からなる実装ランド１１３に半田バンプを形成する場合、実装ランド１１３に直接に半田バンプを設けると半田の鉛（Ｐｂ）成分が実装ランド１１３内へ侵入しＡｌを溶損するので、実装ランド１１３のＡｌを亜鉛（Ｚｎ）で置換するＺｎ置換が行われるが、Ｚｎの置換度は内部配線の線種、容量によって変化するので、全ての実装ランド１１３においてＺｎ置換度を一定にすることは困難である。従って別な方法として、実装ランド１１３の面にバリアーとしてチタン（Ｔｉ）薄膜および銅（Ｃｕ）薄膜を形成してから半田バンプを設けると言う方法も可能であるが、この方法は真空下における薄膜形成（例えばスパッタリング）を必要とするので製造コストを増大させる。
【０００９】
本発明は上述の問題に鑑みてなされ、部品検査用のプローブを原電極に接触させる操作が容易で検査コストを大幅に軽減することができ、かつ部品内の配線密度も増大させることが可能な電極およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記の課題は請求項１、請求項５、請求項６、請求項８、請求項１２、または請求項１３の構成によって解決されるが、その解決手段を説明すれば次に示す如くである。
【００１１】
請求項１の凸型電極は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対し銀または銅の超微粒子を分散させたペーストが塗布され硬化されて形成された導電性膜と、前記導電性膜に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなり、前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされているものである。
【００１２】
このような凸型電極は、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出されており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされていることから、プローブを使用する配線回路の検査を極めて容易化させる。また凸型電極の面積が大あることから原電極の径を小とし原電極間の間隔を大にして原電極間に布設し得る配線本数を増やすことができる。
【００１３】
請求項１に従属する請求項２の凸型電極は、前記原電極の有効部分と前記導電性膜との間に、真空下の薄膜形成法によるチタン薄膜および銅薄膜が重ねて形成されているものである。
このような凸型電極は、チタン薄膜および銅薄膜が存在することによって、原電極の有効部分と導電性膜との間の導通抵抗が低い。
【００１４】
請求項１に従属する請求項３の凸型電極は、前記原電極の有効部分と前記導電性膜との間に、プライマーとして二酸化マンガン膜が形成されているものである。
このような凸型電極は、二酸化マンガン膜が存在することによって原電極の有効部分と導電性膜との接着性が大である。
【００１５】
請求項２または請求項３に従属する請求項４の凸型電極は、前記原電極の有効部分と前記導電性膜との間に、前記チタン薄膜および前記銅薄膜と、前記二酸化マンガン膜とが重ねて形成されているものである。
このような凸型電極は、チタン薄膜および銅薄膜が存在することによって原電極の有効部分と二酸化マンガン膜との間の導通抵抗が低く、二酸化マンガン膜が存在することによって銅薄膜と導電性膜との接着性が大である。
【００１６】
請求項５の凸型電極は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、前記部品の前記原電極側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、 前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去して露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に対し吸着型パラジウム触媒の存在下に形成された無電解ニッケルメッキ膜および重ねて形成された無電解金メッキ膜とからなり、前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされているものである。
【００１７】
このような凸型電極は、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出されており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされていることから、プローブを使用する配線回路の検査が極めて容易化され、かつ凸型電極の面積が大あることから原電極の径を小とし原電極間の間隔を大にして原電極間に存在する配線の本数を増やすことができる。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。また露出された銅メッキ膜の全面に無電解（Ｎｉ／Ａｕ）メッキ膜を形成されていることから、凸型電極は極めて優れた耐食性を持つ。また、無電解メッキしているので（Ｔｉ／Ｃｕ）薄膜の除去が不完全な場合、残留している（Ｔｉ／Ｃｕ）薄膜にも（Ｎｉ／Ａｕ）メッキ膜が形成され、残留（Ｔｉ／Ｃｕ）薄膜の確認が容易である。
【００１８】
請求項６の凸型電極は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工して形成される凸型電極であって、前記部品の前記原電極側の面に真空下の薄膜形成法によって形成されたチタン薄膜および重ねて形成された銅薄膜と、 前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して形成された銅メッキ膜と、前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に形成された電解ニッケルメッキ膜および重ねて形成された電解金メッキ膜と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜が除去されて露出された前記銅メッキ膜の側面および前記チタン薄膜と前記銅薄膜の端面を備えており、前記凸型電極の表面レベルが前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出されており、かつ前記部品の主平面への前記凸型電極の投影面積が前記原電極の有効部分の面積より大とされているものである。
【００１９】
このような凸型電極は、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出しており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされていることから、プローブを使用する配線回路の検査が極めて容易化され、かつ凸型電極の面積が大あることから原電極の径を小とし原電極間の間隔を大にして原電極間に存在する配線の本数を増やすことができる。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。この場合の銅メッキ膜を主体とする凸型電極は銅メッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜が形成されていることから、製造プロセスは簡易化されるが凸型電極の耐食性においてやや劣る。
【００２０】
請求項１、請求項５、または請求項６に従属する請求項７の凸型電極は、前記凸型電極の突出高さが前記原電極の面から３〜２０μｍの範囲にあるものである。
このような凸型電極は、原電極面が露出している凹部に埋め不足を発生させず、また部品を配線基板に実装した場合における部品と配線基板とのギャップを過大にすることもない。
【００２１】
請求項８の凸型電極の製造方法は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対し銀または銅の超微粒子を分散させたペーストを塗付し加熱硬化させて導電性膜を形成する工程と、前記導電性膜に対し吸着型パラジウム触媒を塗付して無電解ニッケルメッキ膜を形成させ重ねて無電解金メッキ膜を形成させる工程とからなり、形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする方法である。
【００２２】
このような凸型電極の製造方法は、部品の原電極と接続された凸型電極の表面レベルを外層絶縁膜の面と同等または外層絶縁膜の面よりも突出させ、部品の主平面への凸型電極の投影面積を原電極の有効部分の面積より大にすることから、プローブを使用する配線回路の検査を極めて容易化させ、かつ凸型電極の面積が大であることから原電極の径を小として原電極間の間隔を大にし原電極間に布設し得る配線本数を増大させる。
【００２３】
請求項８に従属する請求項９の凸型電極の製造方法は、前記導電性膜を形成する工程の前に、前記原電極の有効部分に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程を挿入する方法である。
このような凸型電極の製造方法は、原電極の有効部分に対しチタン薄膜と銅薄膜を形成させてから導電性膜を形成させることにより、原電極の有効部分と導電性膜との間の導通抵抗を低下させる。
【００２４】
請求項８に従属する請求項１０の凸型電極の製造方法は、前記導電性膜を形成する工程の前に、前記原電極の有効部分にプライマーとして二酸化マンガン膜を形成する工程を挿入する方法である。
このような凸型電極の製造方法は、二酸化マンガン膜が原電極の有効部分と導電性膜との接着性を向上させる。
【００２５】
請求項９または請求項１０に従属する請求項１１の凸型電極の製造方法は、前記導電性膜を形成する工程の前に、前記原電極の有効部分に前記チタン薄膜および前記銅薄膜を形成する工程と、重ねて前記二酸化マンガン膜を形成する工程とを挿入する方法である。
このような凸型電極の製造方法は、チタン薄膜および銅薄膜が原電極の有効部分と二酸化マンガン膜との間の導通抵抗を低下させ、二酸化マンガン膜が銅薄膜に対する導電性膜の接着性を向上させる。
【００２６】
請求項１２の凸型電極の製造方法は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、前記部品の前記原電極側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、前記メッキレジスト膜および該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程と、露出された前記銅メッキ膜の全面および該銅メッキ膜の下の前記チタン薄膜と前記銅薄膜の端面に吸着型パラジウム触媒を塗付して無電解ニッケルメッキ膜を形成し重ねて無電解金メッキ膜を形成する工程とからなり、形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする方法である。
【００２７】
このような凸型電極の製造方法は、部品の原電極と接続された凸型電極の表面のレベルを外層絶縁膜の面のレベルと同等または外層絶縁膜の面よりも突出させ、部品の主平面への凸型電極の投影面積を原電極の有効部分の面積より大にすることから、プローブを使用する配線回路の検査を極めて容易化させる。また凸型電極の面積が大であることから原電極の径を小として原電極間の間隔を大にして原電極間に存在させる配線の本数を増大させることが可能である。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。また露出された銅メッキ膜の全面に無電解（Ｎｉ／Ａｕ）メッキ膜を形成されていることから凸型電極は極めて優れた耐食性を有する。また、無電解メッキしているので（Ｔｉ／Ｃｕ）薄膜の除去が不完全な場合、残留している（Ｔｉ／Ｃｕ）薄膜にも（Ｎｉ／Ａｕ）メッキ膜が形成され、残留（Ｔｉ／Ｃｕ）薄膜の確認が容易である。
【００２８】
請求項１３の凸型電極の製造方法は、周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となり有効部分が狭められている部品の原電極を処理加工する凸型電極の製造方法であって、前記部品の前記原電極側の面に真空下の薄膜形成法によってチタン薄膜を形成し重ねて銅薄膜を形成する工程と、前記銅薄膜上における前記原電極の有効部分と前記原電極の周縁部で重なっている前記外層絶縁膜とに対応する部分にメッキレジスト膜を介して銅メッキ膜を形成する工程と、前記メッキレジスト膜の存在下に前記銅メッキ膜の上面に電解ニッケルメッキ膜を形成し重ねて電解金メッキ膜を形成する工程と、前記メッキレジスト膜と該メッキレジスト膜の下の前記チタン薄膜と前記銅薄膜を除去する工程とからなり、形成される前記凸型電極の表面レベルを前記原電極の周縁部で重なっている前記外層絶縁膜の面と同等または前記外層絶縁膜の面よりも突出させ、かつ前記部品の主平面への前記凸型電極の投影面積を前記原電極の有効部分の面積より大にする方法である。
【００２９】
このような凸型電極の製造方法は、部品の原電極と接続された凸型電極の表面のレベルを外層絶縁膜の面のレベルと同等または外層絶縁膜の面よりも突出させ、部品の主平面への凸型電極の投影面積を原電極の有効部分の面積より大にすることから、プローブを使用する配線回路の検査を極めて容易化させる。また凸型電極の面積が大であることから原電極の径を小として原電極間の間隔を大にして原電極間に存在させる配線の本数を増大させることが可能である。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。この場合の銅メッキ膜を主体とする凸型電極は銅メッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜を形成させるので製造プロセスは簡易化されるが凸型電極の耐食性はやや劣るものとなる。
【００３０】
請求項８、請求項１２、または請求項１３に従属する請求項１４の凸型電極の製造方法は、形成される前記凸型電極の突出高さを、前記原電極の面から３〜２０μｍの範囲とする方法である。
このような凸型電極の製造方法は、原電極面が露出している凹部に埋め不足を発生させず、また部品を配線基板に実装した場合における部品と配線基板とのギャップを過大にすることもない。
【発明の効果】
【００３１】
請求項１の凸型電極によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出されており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされていることから、配線回路を検査するプローブの先端は多点接触が可能なクラウン型のものや広い面積での接触が可能なもの、先端部の径の太いものを使用することができ、検査用機器のコストを大幅に低減すると共に、検査の作業を容易化させる。また、凸型電極の面積を大にするので原電極の径を小にすることができ、そのことによって原電極間の間隔を大にして原電極間に布設する配線の本数を増大させて配線密度を高めることができる。従って、部品の小型化に大きく寄与するほか、部品の大幅なコストダウンを可能にする。更には、径が大で面積の広い凸型電極が部品の実装に使用されるので実装作業が容易化され実装の信頼性が高められる。
【００３２】
請求項２の凸型電極によれば、原電極の有効部分と導電性膜との間にＴｉ薄膜およびＣｕ薄膜が存在するので、原電極の有効部分と導電性膜と間の導通抵抗が一層低い凸型電極を備えた部品が得られる。
【００３３】
請求項３の凸型電極によれば、原電極の有効部分と導電性膜との間に二酸化マンガン（ＭｎＯ2 ）膜が存在するので、原電極の有効部分に対して導電性膜が強固に接着した凸型電極を有する部品が得られる。
【００３４】
請求項４の凸型電極によれば、原電極の有効部分と導電性膜との間にＴｉ薄膜およびＣｕ薄膜とＭｎＯ2 膜とが存在するので、原電極の有効部分とＭｎＯ2 膜との間の導通抵抗が低く、Ｃｕ薄膜と導電性膜との間にＭｎＯ2 膜が存在するのでＣｕ薄膜に対して導電性膜が強固に接着した凸型電極を有する部品が得られる。
【００３５】
請求項５の凸型電極によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出しており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされているので、プローブを使用する配線回路の検査が極めて容易化され、かつ凸型電極の面積が大あることから原電極の径を小とし原電極間の間隔を大にして原電極間に存在する配線本数を線本数を増大させて配線密度を高めることができ、部品の小型化に大きく寄与し大幅なコストダウンを可能にする。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。また露出された銅メッキ膜の全面に無電解（Ｎｉ／Ａｕ）メッキ膜を形成されていることから、凸型電極は極めて優れた耐食性を持ち信頼性の高い部品を与える。また、無電解メッキしているので（Ｔｉ／Ｃｕ）薄膜の除去が不完全な場合、残留している（Ｔｉ／Ｃｕ）薄膜にも（Ｎｉ／Ａｕ）メッキ膜が形成され、残留（Ｔｉ／Ｃｕ）薄膜の確認が容易である。
【００３６】
請求項６の凸型電極によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出しており、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大とされているので、プローブを使用する配線回路の検査が極めて容易化され、かつ凸型電極の面積が大あることから原電極の径を小とし原電極間の間隔を大にして原電極間に存在する配線本数を線本数を増大させて配線密度を高めることができ、部品の小型化に大きく寄与し大幅なコストダウンを可能にする。また凸型電極が銅メッキ膜を主体とするものであるから、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗膜で形成された凸型電極と比較し低コストである。また、メッキレジスト膜を除去することなくＣｕメッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜が形成されているので、この場合の銅メッキ膜を主体とする凸型電極は銅メッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜を形成させるので（Ｎｉ／Ａｕ）メッキ膜が全面に形成されているものと比較して製造プロセスは簡易化されるが凸型電極の耐食性はやや劣るものとなる。
【００３７】
請求項７の凸型電極によれば、凸型電極の突出高さが原電極の面から３〜２０μｍの範囲にあるので、原電極の有効部分が存在する凹部に埋め不足を発生させず、また部品を配線基板に実装した場合における部品と配線基板とのギャップを過大にすることもない。
【００３８】
請求項８の凸型電極の製造方法によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出させ、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大にするので、配線回路を検査するプローブの先端は多点接触が可能なクラウン型のものや広い面積での接触が可能なもの、先端部の径も太いものを使用することができ、検査用機器のコストを大幅に低減すると共に、検査の作業を容易化させる。また凸型電極の面積を大にするので原電極の径を小とすることができ、原電極の間隔を大にして原電極間に布設する配線本数を増大させることにより配線密度を高めることができることから、部品の小型化に大きく寄与し大幅なコストダウンを可能にする。更には、径が大で面積の広い凸型電極が部品の実装に使用されるので実装作業が容易化され実装の信頼性が高められる。
【００３９】
請求項９の凸型電極の製造方法によれば、原電極の有効部分と導電性膜との間にＴｉ薄膜およびＣｕ薄膜が形成させるので、原電極の有効部分と導電性膜と間の導通抵抗の低い凸型電極を有する部品が得られる。
【００４０】
請求項１０の凸型電極の製造方法によれば、原電極の有効部分と導電性膜との間にプライマーとしてＭｎＯ2 膜を形成させるので、原電極の有効部分に対して導電性膜が強固に接着した凸型電極を有する部品が得られる。
【００４１】
請求項１１の凸型電極の製造方法によれば、原電極の有効部分と導電性膜との間にＴｉ薄膜およびＣｕ薄膜を形成し、かつその上にＭｎＯ2 膜を形成させるるので、原電極の有効部分とＭｎＯ2 膜との間はＴｉ薄膜およびＣｕ薄膜によって導通抵抗が低く、Ｃｕ薄膜と導電性膜との間はＭｎＯ2 膜が存在するのでＣｕ薄膜に対して導電性膜が強固に接着した凸型電極を有する部品が得られる。
【００４２】
請求項１２の凸型電極の製造方法によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出させ、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大にするので、配線回路を検査するプローブの先端は多点接触が可能なクラウン型のものや広い面積での接触が可能なもの、先端部の径も太いものを使用することができ、検査用機器のコストを大幅に低減すると共に、検査の作業を容易化させる。また凸型電極の面積を大にするので原電極の径を小とすることができ、原電極の間隔を大にして原電極間に布設する配線本数を増大させることにより配線密度を高めることができることから、部品の小型化に大きく寄与し大幅なコストダウンを可能にする。更には、径が大で面積の広い凸型電極が部品の実装に使用されるので実装作業が容易化され実装の信頼性が高められる。そして、凸型電極は主としてＣｕメッキ膜で形成しているので、その製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗布膜で形成された凸型電極と比較し低コストである。また露出された銅メッキ膜の全面に無電解（Ｎｉ／Ａｕ）メッキ膜を形成させるので、凸型電極は極めて優れた耐食性を持ち信頼性の高い部品を与える。また、無電解メッキしているので（Ｔｉ／Ｃｕ）薄膜の除去が不完全な場合、残留している（Ｔｉ／Ｃｕ）薄膜にも（Ｎｉ／Ａｕ）メッキ膜が形成され、残留（Ｔｉ／Ｃｕ）薄膜の確認が容易である。
【００４３】
請求項１３の凸型電極の製造方法によれば、部品の原電極と接続された凸型電極の表面レベルが原電極の周縁部で重なっている外層絶縁膜の面と同等または外層絶縁膜の面よりも突出させ、かつ部品の主平面への凸型電極の投影面積が原電極の有効部分の面積より大にするので、配線回路を検査するプローブの先端は多点接触が可能なクラウン型のものや広い面積での接触が可能なもの、先端部の径も太いものを使用することができ、検査用機器のコストを大幅に低減すると共に、検査の作業を容易化させる。また凸型電極の面積を大にするので原電極の径を小とすることができ、原電極の間隔を大にして原電極間に布設する配線本数を増大させることにより配線密度を高めることができることから、部品の小型化に大きく寄与し大幅なコストダウンを可能にする。更には、径が大で面積の広い凸型電極が部品の実装に使用されるので実装作業が容易化され実装の信頼性が高められる。そして、凸型電極は主としてＣｕメッキ膜で形成しているのでその製造に既存の技術および設備の利用が可能であり、銀または銅の超微粒子を分散させたペーストからの塗布膜で形成された凸型電極と比較し低コストである。また、メッキレジスト膜を除去することなくＣｕメッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜が形成されているので、この場合の銅メッキ膜を主体とする凸型電極は銅メッキ膜の上面のみに電解（Ｎｉ／Ａｕ）メッキ膜を形成させるので（Ｎｉ／Ａｕ）メッキ膜が全面に形成されているものと比較して製造プロセスを簡易化させるが凸型電極の耐食性はやや劣るものとなる。
【００４４】
請求項１４の凸型電極の製造方法によれば、形成させる凸型電極の突出高さを、原電極の面から３〜２０μｍの範囲とするので、原電極の有効部分が露出している凹部の埋め込みが不足することはなく、また、凸型電極を備えた部品を配線基板に実装した時に、部品と配線基板とのギャップが過大になることもない。
【発明を実施するための最良の形態】
【００４５】
本発明の凸型電極は、上述したように、部品の原電極がその周縁部で重なっている外層絶縁膜によって囲われて有効部分すなわち露出部分が凹所の底面となり、有効部分の面積が原電極の面積より狭められている場合に、原電極の有効部分および原電極の周縁部で重なっている外層絶縁膜に処理加工して凸状電極としたものである。なお、ここに言う部品とはインターポーザ基板や配線基板のほか、内部配線回路に接続された外部電極を有する部品を含む。
【００４６】
部品の原電極は、その周縁部で重なっている外層絶縁膜によって有効部分の面積が狭められると共に凹部の底面となっているので、その凹部を埋めるように、原電極の有効部分と原電極の周縁部で重なっている外層絶縁膜とに、Ａｇまたは銅の超微粒子を分散させたペーストを印刷、転写、噴射、その他の方法によって適用する。そして、加熱硬化させて形成される導電性膜には耐食性を与えるために、吸着型Ｐｄ触媒を塗布して無電解Ｎｉメッキ膜、続いて無電解Ａｕメッキ膜を形成させる。
【００４７】
その一例を図によって概念的に示すと、図１−Ａは原電極１３がその周縁部で重なっている外層絶縁膜１５によって囲われて有効部分１３ｅすなわち露出部分が凹所の底面となり、有効部分１３ｅの面積が原電極１３の面積より狭められている部品１１を示す。図１−Ｂは原電極１３の有効部分１３ｅと原電極１３の周縁部で重なっている外層絶縁膜１５との上にＡｇまたはＣｕの超微粒子を分散させたペーストを塗布し硬化させて形成させた導電性膜２５を示す。そして図１−Ｃはその導電性膜２５に吸着型Ｐｄ触媒を塗付して無電解Ｎｉメッキ膜２７および無電解Ａｕメッキ膜２８を形成させたものである。このようにして得られる凸型電極２９の表面のレベルは原電極１３の周縁部で重なっている外層絶縁膜１５の面と同等または外層絶縁膜１５の面よりも突出しており、かつ部品１１の主平面への凸型電極２９の投影面積は原電極１３の有効部分１３ｅの面積よりも拡げられている。
【００４８】
上記のＡｇまたはＣｕの超微粒子を分散させたペーストとは、その一例を挙げれば、導電性が大きいＡｇまたはＣｕの粒子径が５〜１０ｎｍである超微粒子を、バインダーとなる熱硬化性樹脂と硬化剤とを有機溶媒に溶解させた溶液に分散させてペースト状としたものである（例えば特開２００２−３２４９６６号公報を参照。）。このようにＡｇまたはＣｕの超微粒子を分散させたペーストを凹所となっている原電極の有効部分およびその周縁部で重なっている外層絶縁膜に適用することにより、原電極上の凹所に空隙を残すことなくペーストが充填される。そして、そのペーストを熱硬化させることにより導電性膜が原電極上の凹所を埋め、凹所の外周部の外層絶縁膜上まで拡がった状態で形成される。上記においてバインダーとなる熱硬化性樹脂には、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、その他の公知の熱硬化性樹脂を使用することができる。
【００４９】
ＡｇまたはＣｕの超微粒子を分散させたペーストは印刷、転写、吹き付け、その他の公知の技術によって部品の電極面に適用することができる。そして適用後は加熱し熱硬化性樹脂を熱硬化させて導電性膜を形成させる。この時の塗付厚さは、ペースト状態で７〜１０μｍ、硬化後の厚さは３〜５μｍとすることが望ましい。すなわち、硬化後の厚さを３μｍ未満とすると、電極の凹所を埋めることが困難になり、硬化後の厚さが５μｍを超えるほど、部品を配線基板に実装した場合の部品と配線基板とのギャップを拡大させるようになるからである。勿論、厚さを３〜５μｍに限定するものではなく、ギャップを大きくしてもよい場合には硬化後の導電性膜の厚さを例えば２０μｍ程度にしてもよい。
【００５０】
また上記において、導電性膜の面に無電解Ｎｉメッキ膜と無電解Ａｕメッキ膜を形成するのは、形成した導電性膜の酸化を防ぐためである。インターポーザ基板の電極は一般にはＡｌありＰｄ触媒によって溶損するので、無電解Ｎｉメッキ、無電解Ａｕメッキを施す場合には、あらかじめＡｌ電極をＺｎで置換しておくことを要するが、本発明においては、ＡｇまたはＣｕの超微粒子を分散させたペーストによる導電性膜に形成させるので、Ｚｎ置換は不要である。
【００５１】
上記においては原電極の露出部分である有効部分に直接にＡｇまたはＣｕの超微粒子を分散させたペーストを適用して導電性膜を形成する場合を説明したが、原電極の有効部分と形成させる導電性膜との間の導通抵抗を下げたい場合には、導電性膜を形成させる前に、真空下の薄膜形成法によって原電極の有効部分の面にＴｉ薄膜を形成し、重ねてＣｕ薄膜を形成させてもよい。真空下の薄膜形成法としてはスパッタリング法、真空蒸着法、化学的気相析出（ＣＶＤ）法など、一般に知られている方法が採用される。
【００５２】
そのほか、原電極の有効部分と導電性膜との接着性を向上させるために、原電極の有効部分の面にあらかじめプライマーとしてＭｎＯ2 膜を形成しておいてから導電性膜を形成するようにしてもよい。ＭｎＯ2 膜はＭｎＯ2 の微粒子を有機溶媒に分散させたペースト状の分散液を塗布し、ＭｎＯ2 を焼結して得られる膜が使用される。
更には、原電極の有効部分にＴｉ薄膜およびＣｕ薄膜を形成し、そのＣｕ薄膜の上に二酸化マンガン膜を形成させてから導電性膜を形成するようにしてもよい。このような構成とすることにより、原電極の有効部分とＭｎＯ2 膜との間の導通抵抗を低下させ、かつＣｕ薄膜と導電性膜との間の接着性を向上させることが可能である。
【００５３】
上記においては、凹所の底面となっている原電極の露出部分である有効部分に導性膜を形成して凸型電極を製造する場合を説明したが、凹所の底面となっている原電極の有効部分に電解（電気）メッキ法によってＣｕメッキ膜を形成して凸型電極とすることもできる。すなわち図２、 図３はＣｕメッキ膜によって凸型電極を形成する方法を概念的に示す図である。 図２−Ａは図１−Ａと同様  であり、部品１１の原電極１３がその周縁部で重なっている外層絶縁膜１５によって囲われて原電極の露出部分である有効部分１３ｅが凹所の底面となり、有効部分１３ｅの面積が原電極１３の面積より狭められているものである。図２−Ｂは原電極１３の有効部分１３ｅ、およびその外側の外層絶縁膜１５の全面に、真空下の薄膜形成方法によってＴｉ薄膜５３を形成した状態、図２−ＣはＴｉ薄膜５３上に重ねてＣｕ薄膜５４を形成した状態、図２−ＤはＣｕ薄膜５４上の原電極１３にほぼ対応する部分を開口部５５ｈとして残し、それ以外の部分にメッキレジスト膜５５を形成させた状態を示す。
【００５４】
そして図３−Ｅはメッキレジスト膜５５の開口部５５ｈにＣｕメッキ膜５６を形成した状態、図３−Ｆはメッキレジスト膜５５を除去した状態、図３−Ｇはメッキレジスト膜５５の下に存在したＴｉ薄膜５３およびＣｕ薄膜５４を除去した状態、図３−Ｈは形成される凸型電極５９の酸化を防ぐために、下のＴｉ薄膜５３およびＣｕ薄膜５４の端面と共にＣｕメッキ膜５６の全面に、吸着型Ｐｄ触媒を塗付して無電解Ｎｉメッキ膜５７、 重ねて無電解Ａｕメッキ膜５８を形成させて得られる凸型電極５９を示す。
【００５５】
上記のＮｉメッキ膜５７、Ａｕメッキ膜５８はメッキレジスト膜５５の存在下にＣｕメッキ膜５６の形成に続いて電解メッキ法によって形成させることもできる。すなわち、  図４−Ａは図２−Ｄの再掲であり、 形成されたメッキレジスト膜５５を示すが、図４−Ｂに示すように、電解メッキ（電気メッキ）法によってＣｕメッキ膜５６を形成し、更に図４−Ｃに示すように、Ｃｕメッキ膜５６上に電解メッキ法によってＮｉメッキ膜５７’を形成し、続いて図５−Ｄに示すように、電解メッキ法によってＡｕメッキ膜５８’を重ねて形成させる。その後、図５−Ｆに示すように、メッキレジスト膜５５を除去し、更にその下にあったＴｉのスパッタ膜５３とＣｕのスパッタ膜５４を除去して凸型電極６９とする方法である。
【００５６】
以下、本発明の凸型電極およびその製造方法を実施例により図面を参照して具体的に説明する。
【実施例１】
【００５７】
図６と図７はインターポーザ基板１１に、本発明の凸型電極２９を製造するプロセスをステップ的に示す図である。すなわち、 図６−Ａは配線１２、実装ランド１３、接合ランド１４が形成されたインターポーザ基板１１を示す図であり、実装ランド１３と接合ランド１４を除いて、それ以外の部分はソルダーレジスト膜１５で被覆されており、実装ランド１３の有効部分１３ｅは凹部の底面となっている。図６−Ｂはインターポーザ基板１１の実装ランド１３の有効部分１３ｅの上、および実装ランド１３の周縁部で重なっているソルダーレジスト膜１５の上に（図では下側に）、Ａｇの超微粒子が分散されたペースト、すなわちバインダーとなるエポキシ樹脂と硬化剤とを有機溶剤に溶解した溶液に、Ａｇの超微粒子を分散させてペースト状としたものを印刷法によってウエット厚さ７〜１０μｍに塗布し、熱硬化させて厚さ３〜５μｍで径３００μｍの導電性膜２５を形成させた状態を示す。勿論、凹所にあった有効部分１３ｅが導電性膜２５によって実装ランド１３の周縁部で重なっているソルダーレジスト膜１５のレベルと同一のレベルとすることを妨げるものではない。
【００５８】
図６−Ｃは形成された導電性膜２５と接合ランド１４に吸着型Ｐｄ触媒２６を塗布し、続いて図７−Ｄに示すように厚さ３〜５μｍの無電解Ｎｉメッキ膜２７、その上へ厚さ０．０５μｍの無電解Ａｕメッキ膜２８を形成して凸型電極２９とした。この時点で凸型電極２９の径は３１０μｍとなった。図７−Ｅはインターポーザ基板１１の接合ランド１４に半田ボールを介して半導体チップ３１を接合し樹脂封止してパッケージ１０とした状態を示す。
【００５９】
図８は、図７−Ｄのインターポーザ基板１１、および図７−Ｅのパッケージ１０の配線回路を検査せんとする状態を示すが、これらのインターポーザ基板１１、パッケージ１０では本来の電極である実装ランド１３を処理加工して凸型電極２９が形成されており、その凸型電極２９は実装ランド１３の周縁部のソルダーレジスト膜１５に重ねて形成されているので、当然のことながら、凸型電極２９の表面のレベルは周縁の外層絶縁膜１５の面よりも突出しており、凸型電極２９の露出面は実装ランド１３の有効部分１３ｅの面積より大幅に拡大された面積となっている。従って従来の実装ランド１３には図２２に示した先端部の径５０μｍで先端を尖らせたプローブ５１を要したに対し、本実施例の凸型電極２９では先端部の径が１５０μｍで先端側をクラウン型としたプローブ５２を採用することができる。そしてプローブ５２自体が廉価になるほか、凸型電極２９に対するプローブ５２の位置の許容範囲が大であるために接触ミスは発生せず、検査に要する機器コスト、労務コストを含めてコストを３０％軽減することができた。
【００６０】
また図９は、インターポーザ基板１１における実装ランド１３と配線１２との関係を示す図である。すなわち、図９−Ａは図７−Ｄの再掲であり、図９−Ｂは、図９−Ａの中央部の配線１２とその両側の実装ランド１３を示す部分拡大図である。図９−Ｂに見られるように、インターポーザ基板１１の凸型電極２９は径３１０μｍとすることができるので、実装ランド１３の原電極の径を１５０μｍとしても充分に機能する。従って実装ランド１３の形成ピッチを図２３−Ｂの従来例と同様の０．５ｍｍとしても、隣り合う実装ランド１３の間隔として３５０μｍを確保することができ、隣り合う実装ランド１３の間には、ライン・アンド・スペースを（５０／５０）として、線幅５０μｍの配線１２を３本布設することができる。このことによってインターポーザ基板の必要枚数を削減することができ、従来のインターポーザ基板１１１の実装には４層の積層基板を必要とした場合でも本実施例のインターポーザ基板１１の実装には２層の積層基板で目的を達し得るなど、コストダウンの効果は極めて大きい。
【実施例２】
【００６１】
図１０と図１１は、凸型電極２９を実施例１とは異なる方法によって製造する例を示す。すなわち、図１０−Ａは図６−Ａに示したインターポーザ基板１１である。図１０−Ｂは図１０−Ａのインターポーザ基板１１の実装ランド１３側の全面にスパッタリングによってＴｉ薄膜２３を形成した状態、図１０−Ｃは同じくスパッタリングによってＣｕ薄膜２４を重ねて形成した状態を示す。そして、図１１−ＤはＴｉ薄膜２３、Ｃｕ薄膜２４に重ねてＣｕの超微粒子を分散させたペーストを塗布して導電性膜２５を形成した状態を示す。更に、図１１−Ｅは実装ランド１３に対応する部分を残して、それ以外の部分の導電性膜２５、Ｃｕ薄膜２４、Ｔｉ薄膜２３を除去した状態を示す。
【００６２】
続く図１１−Ｆは残した導電性膜２５と接合ランド１４の表面に吸着型Ｐｄ触媒２６を塗布し、図１１−Ｇに示すように無電解Ｎｉメッキ膜２７を形成し、重ねて無電解Ａｕメッキ膜２８を形成して導電性膜２５を凸型電極３９としたものである。実施例１と実施例２との違いは、実施例２において、導電性膜２５を形成する前の実装ランド１３にＴｉ薄膜２３とＣｕ薄膜２４とを形成させたので、実装ランド１３と導電性膜２５との間にＴｉ薄膜２３とＣｕ薄膜２４が存在していることにある。上述したように、このような構成とすることにより、実装ランド１３と導電性膜２５と導通抵抗を低下させることができる。
【実施例３】
【００６３】
図１２と図１３はインターポーザ基板１１における実装ランド１３の凹所に露出している有効部分１３ｅにあらかじめプライマーとしてのＭｎＯ2 膜を形成しておき、導電性膜の接着性を向上させた凸型電極２９ｃを製造するプロセスを示す。すなわち、図１２−Ａは図６−Ａに示したインターポーザ基板１１と同様な配線１２、実装ランド１３、接合ランド１４が形成されたインターポーザ基板１１を示す図であり、図１２−Ｂはインターポーザ基板１１の凹所に露出している実装ランド１３の有効部分１３ｅに、ＭｎＯ2 の微粒子を有機溶媒に分散させたペースト状の分散液を印刷法によって塗布して加熱し、有機溶剤を蒸発させると共にＭｎＯ2 の微粒子を焼結させた膜をプライマー３１として形成した状態を示す図である。
【００６４】
そして図１２−Ｃは、そのＭｎＯ2 膜からなるプライマー３１の上に実施例１で使用したＡｇの超微粒子が分散されたペーストを印刷法によって塗布し、熱硬化させて厚さ３〜５μｍで径３００μｍの導電性膜３２を形成させた状態を示す。続く図１３−Ｄは形成された導電性膜３２、および反対面の接合ランド１４に吸着型Ｐｄ触媒３６を塗布し、更に図１３−Ｅに示すように、厚さ３〜５μｍの無電解Ｎｉメッキ膜３７、その上へ厚さ０．０５μｍの無電解Ａｕメッキ膜３８を形成して導電性膜３２を凸型電極４９とした状態を示す。この時点で凸型電極４９の径は３１０μであった。
【実施例４】
【００６５】
図１４と図１５は、インターポーザ基板１１の実装ランド１３側の全面に、先ず導通抵抗を低下させる金属膜を形成し、続いてプライマーを形成させる場合を示す図である。すなわち、図１４−Ａは実施例１の図６−Ａと同様な配線１２、実装ランド１３、接合ランド１４が形成されたインターポーザ基板１１を示す図である。図１４−Ｂは図１４−Ａのインターポーザ基板１１の実装ランド１３側の全面にスパッタリングによってＴｉ薄膜を形成し、続いてＣｕ薄膜を重ねて（Ｔｉ／Ｃｕ）薄膜４３を形成し、その上へＭｎＯ2 の微粒子を有機溶剤に分散させたペースト状の分散液を塗布し加熱して得られるＭｎＯ2 の膜をプライマー４４として形成させた状態を示す。そして、図１４−Ｃはプライマー４４の上へ重ねてＣｕの超微粒子を分散させたペーストを塗布し硬化させて導電性膜４５を形成した状態を示す。  
【００６６】
続いて図１５−Ｄは実装ランド１３部分において、実装ランド１３の有効部分１３ｅと、実装ランド１３の周縁部で重なっているソルダーレジスト膜１５とにほぼ対応する部分を残して、それ以外の部分の導電性膜４５、プライマー４４、および（Ｔｉ／Ｃｕ）薄膜４３をカットし除去した状態を示す。続く図１５−Ｅは残した導電性膜４５、および反対面の接合ランド１４の表面に吸着型Ｐｄ触媒４６を塗布して、図１５−Ｆに示すように、無電解Ｎｉメッキ膜４７を形成し、重ねて無電解Ａｕメッキ膜４８を形成して導電性膜４５を凸型電極５９としたものである。実施例１と実施例４との違いは、実施例４においては、導電性膜４５を形成する前の実装ランド１３の有効部分１３ｅに（Ｔｉ／Ｃｕ）薄膜４３を形成し、更にプライマー４４としてのＭｎＯ2 膜を形成させたので、実装ランド１３の有効部分１３ｅとプライマー４４との間の導通抵抗が低く、（Ｔｉ／Ｃｕ）薄膜４３と導電性膜４５とはプライマー４４によって接着性が大である。
【実施例５】
【００６７】
図１６、図１７、 図１８はインターポーザ基板１１の実装ランド１３の有効部分１３ｅに対し、Ｃｕメッキすることによって凸型電極６９を形成させる場合を示す図である。すなわち、図１６−Ａは実施例１の図６−Ａに示したインターポーザ基板１１と同様なインターポーザ基板１１である。図１６−Ｂは図１６−Ａのインターポーザ基板１１における実装ランド１３側の全面にスパッタリング法によってＴｉ薄膜５３を形成した状態、図１６−Ｃは同じくスパッタリング法によってＣｕ薄膜５４を重ねて形成した状態を示す。
【００６８】
図１７−Ｄ以降は図１６−Ｃに示したインターポーザ基板１１の上下を反転させて示している。すなわち、図１７−Ｄは、図１３−ＦのＣｕ薄膜５４上において、実装ランド１３の上方となる部分に、実装ランド１３と同程度の面積に相当する部分を開口部５５ｈとして残し、それ以外の部分にメッキレジスト膜５５を形成した状態を示す。図１７−Ｅはメッキレジスト膜５５が形成されていない実装ランド１３上にＣｕメッキ膜５６を３〜２０μｍの厚さに形成させた状態を示す。そして、図１７−ＦはＣｕメッキ膜５６を形成した後にメッキレジスト膜５５を除去した状態を示す。
【００６９】
続いて図１８−ＧはＣｕメッキ膜５６の下のＴｉ薄膜５３、Ｃｕ薄膜５４は残し、メッキレジスト膜５５の下にあったＴｉ薄膜５３、Ｃｕ薄膜５４を除去した状態を示す。そして図１８−Ｈは、Ｃｕメッキ膜５６、およびＴｉ薄膜５３、Ｃｕ薄膜５４の端面、更に裏面側の接合ランド１４に対して、図示せずとも吸着型Ｐｄ触媒を塗布してから、無電解メッキ法によって形成した厚さ３〜５μｍのＮｉメッキ膜と、その上へ重ねた厚さ０．０５μｍのＡｕメッキ膜とからなる防錆のための無電解（Ｎｉ／Ａｕ）メッキ膜５７を形成してＣｕメッキ膜５６を凸型電極６９としたものである。実施例５の製造方法によれば、仮にソルダーレジスト膜１５上にＴｉ薄膜５３、Ｃｕ薄膜５４の除去が不完全で残存している場合には、その残存部分にも無電解（Ｎｉ／Ａｕ）メッキ膜５７が形成されるので、Ｔｉ薄膜５３、Ｃｕ薄膜５４の除去の確認が容易である。また後述する実施例６の場合と比較して、形成される無電解（Ｎｉ／Ａｕ）メッキ膜５７は厚さが均等である。
【実施例６】
【００７０】
実施例５では、メッキレジスト膜５５を除去した後のＣｕメッキ膜５６に耐食性付与のための無電解（Ｎｉ／Ａｕ）メッキ膜５７を形成させたが、メッキレジスト膜５５を除去する前に、Ｃｕメッキ膜５６の形成に続いて電解メッキ法によって（Ｎｉ／Ａｕ）メッキ膜５８を形成することもできる。すなわち、図１９−Ａは実施例５の図１７−Ｄの再掲であり、実装ランド１３に対応する部分に開口部５５ｈを有するメッキレジスト膜５５が形成された状態である。そして図１９−Ｂは、メッキレジスト膜５５の開口部５５ｈにおいて電解メッキ（電気メッキ）法によってＣｕメッキ膜５６を形成した状態、続いて図１９−ＣはＣｕメッキ膜５６および接合ランド１４に電解メッキ法によってＮｉメッキし、重ねてＡｕメッキして、（Ｎｉ／Ａｕ）メッキ膜５８”を形成させた状態を示す。そして図２０−Ｄは図１９−Ｃの状態からメッキレジスト膜５５を除去した状態を示し、図２０−Ｅはメッキレジスト膜５５の下に存在していたＴｉ薄膜５３とＣｕ薄膜５４を除去してＣｕメッキ膜５６を凸型電極７９とした状態を示す。実施例６の方法によれば、図２０−Ｅに見られるように、Ｃｕメッキ膜５６の側壁面には（Ｎｉ／Ａｕ）メッキ膜５８”が形成されない。また、この（Ｎｉ／Ａｕ）メッキ膜５８”はメッキレジスト膜５５の開口部５５ｈ内で形成されるためか、実施例５の場合と比較して厚さの均一性に劣る。
【００７１】
以上、本発明の凸型電極およびその製造方法を実施例によって説明したが、勿論、本発明はこれらによって限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００７２】
例えば実施例１〜５においては、従来例の実装ランド１１３が周縁部のソルダーレジスト膜１１５の面よりも低い位置にあり凹部が形成されているインターポーザ基板１１１に換わるものとして、実装ランド１３に接続された凸型電極２９、３９、４９、５９、６９、または７９を持つインターポーザ基板１１を例示したが、インターポーザ基板以外で凹部となっている電極を有する部品にも本発明を適用することができる。
【図面の簡単な説明】
【００７３】
【図１】原電極の周縁部で重なっている外層絶縁膜によって囲われて凹所の底面となっている原電極の有効部分に、ＡｇまたはＣｕの超微粒子を分散させたペーストを塗布し硬化させた導電性膜によって凸型電極とする方法を概念的に示す図である。
【図２】図３と共に、接合パッドの有効部分にＣｕメッキ膜を形成させて凸型電極を製造するプロセスを概念的に示す図である。
【図３】図２と共に、Ｃｕメッキ膜によって凸型電極を製造するプロセスを概念的に示す図である。
【図４】図２、図３と同様にＣｕメッキ膜によって凸型電極を製造する方法であるが、図５と共に、耐食性付与のＮｉメッキ膜、Ａｕメッキ膜の形成させ方が異なる方法を示す図である。
【図５】図４と共に、Ｃｕメッキ膜によって凸型電極を製造する別な方法を示す図である。
【図６】図７と共に、実施例１による凸型電極を備えたインターポーザ基板の製造するプロセスをステップ的に示す図である。
【図７】図６と共に、実施例１による凸型電極を備えたインターポーザ基板の製造するプロセスをステップ的に示す図である。
【図８】実施例１のインターポーザ基板と半導体チップのパッケージにおける凸型電極と使用される検査用プローブとの関係を示す図である。
【図９】実施例１のインターポーザ基板における実装ランドと配線との関係を示す図である。
【図１０】図１１と共に、実施例２による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１１】図１０と共に、実施例２による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１２】図１３と共に、実施例３による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１３】図１２と共に、実施例３による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１４】図１５と共に、実施例４による凸型電極を備えたインターポーザ基板の製造方法をステップ的に示す図である。
【図１５】図１４と共に、実施例４による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１６】図１７、図１８と共に、実施例５による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１７】図１６、図１８と共に、実施例５による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１８】図１６、図１７と共に、実施例５による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図１９】図２０と共に、実施例６による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図２０】図１９と共に、実施例６による凸型電極を備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図２１】従来例の実装ランドを備えたインターポーザ基板の製造プロセスをステップ的に示す図である。
【図２２】従来例によるインターポーザ基板の実装ランドと検査用プローブとの関係を示す図である。
【図２３】従来例のインターポーザ基板における実装ランドと配線との関係を示す図である。
【符号の説明】
【００７４】
１１ ・ インターポーザ基板、  １２ ・ 配線、  １３ ・ 実装ランド、
１５ ・ ソルダーレジスト膜、  ２３ ・ Ｔｉ薄膜、  ２４ ・ Ｃｕ薄膜、
２５ ・ ＡｇまたはＣｕの超微粒子を分散させたペーストによる導電性膜、
２６ ・ 吸着型Ｐｄ触媒、 ２７ ・ 無電解Ｎｉメッキ膜、
２８ ・ 無電解Ａｕメッキ膜、 
２９、３９、４９、５９、６９、７９・ 凸型電極、
５１ ・ 従来のプローバ、  ５２ ・ 凸型電極に使用し得るプローバ、
５６ ・ Ｃｕメッキ膜
【図１】
2006005321.tif 000003
【図２】
2006005321.tif 000004
【図３】
2006005321.tif 000005
【図４】
2006005321.tif 000006
【図５】
2006005321.tif 000007
【図６】
2006005321.tif 000008
【図７】
2006005321.tif 000009
【図８】
2006005321.tif 000010
【図９】
2006005321.tif 000011
【図１０】
2006005321.tif 000012
【図１１】
2006005321.tif 000013
【図１２】
2006005321.tif 000014
【図１３】
2006005321.tif 000015
【図１４】
2006005321.tif 000016
【図１５】
2006005321.tif 000017
【図１６】
2006005321.tif 000018
【図１７】
2006005321.tif 000019
【図１８】
2006005321.tif 000020
【図１９】
2006005321.tif 000021
【図２０】
2006005321.tif 000022
【図２１】
2006005321.tif 000023
【図２２】
2006005321.tif 000024
【図２３】
2006005321.tif 000025