(57)【要約】【課題】ＣＰＵによるメモリチェックに要する時間を短縮するとともに、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置を提供する。【解決手段】データ書き換え可能なメモリにチェックデータを書き込んだ後、チェックデータを読み出してメモリをチェックする。メモリチェック装置４は、ランダムな数値を発生させるランダム数値発生手段５と、ランダム数値発生手段５から発生した数値を所定ビット取得するランダム数値取得手段６と、ランダム数値取得手段６で取得した数値をメモリ２にチェックデータとして書き込む書込手段７と、メモリへの書き込み終了後にランダム数値発生手段５をリセットするセット・リセット手段８と、リセットの後に再度ランダム数値発生手段で発生させた数値とメモリから読み出した数値を比較する比較手段１０を備えている。【選択図】図１
2006285913.tif 000002
【特許請求の範囲】
【請求項１】
データ書き換え可能なメモリにチェックデータを書き込んだ後、該チェックデータを読み出して、前記メモリをチェックするメモリチェック装置であって、
ランダムな数値を発生させるランダム数値発生手段と、該ランダム数値発生手段から発生した数値を所定ビット取得するランダム数値取得手段と、該ランダム数値取得手段で取得した数値を前記メモリにチェックデータとして書き込む書込手段と、前記メモリへの書き込み終了後に前記ランダム数値発生手段をリセットするリセット手段と、該リセットの後に再度前記ランダム数値発生手段で発生させた数値と前記メモリから読み出した数値を比較する比較手段を備えていることを特徴とするメモリチェック装置。
【請求項２】
前記ランダム数値発生手段を、線形フィードバックシフトレジスタで構成したことを特徴とする請求項１に記載のメモリチェック装置。
【請求項３】
前記ランダム数値取得手段は、下位側のビットから取得することを特徴とする請求項１又は２に記載のメモリチェック装置。
【請求項４】
前記書込手段による前記メモリへの書き込みは、ｎ回（ｎは自然数）のランダム数値を一括して書き込むことを特徴とする請求項１に記載のメモリチェック装置。
【請求項５】
前記比較手段は、不一致を検出した場合に、ステータス情報として報知することを特徴とする請求項１に記載のメモリチェック装置。
【請求項６】
請求項１〜５のいずれか１項に記載のメモリチェック装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大量のメモリを有する情報機器、制御機器、画像形成機器等に使用されるメモリチェック装置に関する。
【背景技術】
【０００２】
従来、メモリを備えた機器や装置においては、例えば、電源をオンする際に、機器の初期化のためメモリチェックが行なわれている。メモリチェックとしては、例えば、メモリの全アドレスに００ｈ、ＦＦｈ、５５ｈ、ＥＥｈ等のチェックデータを書き込み、この書き込まれたデータを読み出してメモリの異常をチェックしている。しかしながら、この方法は、制御手段（以下、ＣＰＵという）が、全てのメモリのアドレスに対してチェックデータの書き込みと読み出しを行なうため、この間はＣＰＵが占有されて他の制御が行なえない状態となる。このため、メモリ容量が大きい場合には、メモリチェックに多くの時間を要することとなり、機器を起動するまでの時間が長くなるという問題があった。
【０００３】
メモリチェックに要する時間を短縮する方法として、今までに種々の提案がされていて、例えば、複数のメモリのうちの少なくとも１つを選択して、選択されたメモリのみをチェックするという方法がある（例えば、特許文献１参照）。この特許文献１では、複数のメモリの中からチェックするメモリの選択に擬似的な乱数データを用いて、抜き取り検査に近い形でのメモリチェックを行ない、これによりチェックする全体のメモリ数を少なくし、メモリチェックを短時間で行なうようにしている。
【０００４】
また、電源の投入と同時に、ＣＰＵによる機器の立ち上げ処理と並行してメモリチェックを行なう方法が知られている（例えば、特許文献２参照）。この特許文献２で開示の方法は、機器の電源投入に応じて起動するメモリチェックコントローラをメモリ部に対応させて設けている。メモリチェックコントローラは、メモリチェック用のアドレス及びデータを発生させてメモリに書き込み、書き込まれたメモリチェック用のアドレス及びデータを読み出し、同一メモリに書き込んだデータと読み出したデータとを比較して一致しない場合には、エラーデータとして保持しておく。
【０００５】
機器の起動時の立ち上げ時におけるＣＰＵは、このメモリチェックコントローラによりチェックされエラーデータが保持されているか否かをチェックしている。ここで、エラーデータが保持されていれば、メモリが異常であると判定するようにしているので、機器の起動時におけるメモリの動作チェックに要する処理時間を大幅に短縮できるとされている。
また、上記の特許文献２においては、メモリ領域を複数のブロックに分け、各ブロックごとにメモリチェックコントローラを設けてチェックを分担することも開示している。このメモリ領域を複数のブロックに分けて動作チェックを行なうことにより、メモリ容量が増加しても動作チェックに要する処理時間の短縮化をはかることができるとされている。
【０００６】
この他、前回起動時のメモリ履歴情報を参照して今回起動時におけるメモリを省略する方法も知られている（例えば、特許文献３参照）。この特許文献３では、画像処理装置におけるメモリチェックによるＮＧの多くは、熱によるメモリの劣化、メモリ増設や取外し時の接触不良、新しく増設したオプションメモリの不良にあり、これらの不良は集中的に発生することが多く、これらの情報を管理メモリ情報として記憶しておくことで、起動時のメモリ情報とを比較すれば確実に検出することができるとしている。
【０００７】
したがって、画像処理装置を起動するたびに管理メモリに記憶された前回起動時のメモリ履歴情報を読み出すと共に、今回の起動当初のメモリ情報とを比較し、両メモリ情報が一致した場合には、画像格納メモリのチェックを行なわないとしている。これは、前回起動時のメモリ情報と、今回起動時のメモリ情報が一致すれば、画像データ格納メモリの異常はないと推測できるので、時間のかかる画像格納メモリのチェックを省略でき、起動に時間がかからないとされている。
【特許文献１】特開平３−１７１３４７号公報
【特許文献２】特開２００２−３４２１７４号公報
【特許文献３】特開２００４−１７８３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
機器に搭載されるメモリは、一般には、メモリ自体はメモリ製造段階で厳密にチェック管理されたものが使用される。メモリエラーが発生する要因の多くは、回路基板へのメモリの取り付けやデータバスで生じている。しかしながら、上述の特許文献１による方法は、抜き取りチェックであるため完全なエラーチェックを行なうことができず、簡易的なチェック方法の１つとして行なわれるにすぎない。また、特許文献３による方法も、管理メモリによる推測に基づいて、画像格納メモリのチェックを省略することで時間短縮をはかるもので、完全なエラーチェックを行なうものではない。
【０００９】
特許文献２に開示の方法は、メモリを複数のブロックに分けそれぞれにメモリチェックコントローラを対応させ、ＣＰＵによる起動処理と並行して全メモリのチェックを行なっている。しかし、チェック用のデータは、データ発生手段により予め用意されているテーブルから出力して書き込まれる。したがって、チェックデータとして固定データが用いられるため、各メモリに共通するアドレスバス又はデータバスの不良や、メモリの接続ピンなどの取り付け不良に対しては検出できない場合がある。
【００１０】
本発明は、上述した実情に鑑みてなされたもので、ＣＰＵによるメモリチェックに要する時間を短縮すると共に、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置の提供を課題とする。
【課題を解決するための手段】
【００１１】
本発明によるメモリチェック装置は、データ書き換え可能なメモリにチェックデータを書き込んだ後、チェックデータを読み出してメモリをチェックするものである。そして、メモリチェック装置は、ランダムな数値を発生させるランダム数値発生手段と、ランダム数値発生手段から発生した数値を所定ビット取得するランダム数値取得手段と、ランダム数値取得手段で取得した数値をメモリにチェックデータとして書き込む書込手段と、メモリへの書き込み終了後にランダム数値発生手段をリセットするリセット手段と、リセットの後に再度ランダム数値発生手段で発生させた数値とメモリから読み出した数値を比較する比較手段を備えている。
【００１２】
上記のランダム数値発生手段としては、線形フィードバックシフトレジスタを用い、ランダム数値は下位側のビットから取得し、書込手段によるメモリへの書き込みは、ｎ回（ｎは自然数）のランダム数値を一括して書き込むようにする。また、比較手段で不一致を検出した場合に、ステータス情報として報知するようにする。
【発明の効果】
【００１３】
本発明によれば、メモリチェックをランダム数値発生手段によりハード的に行なうことで、ＣＰＵに対する占有時間を大幅に減じ、この間にＣＰＵに他の動作を行なわせ、機器の起動、立ち上げ等の全体の動作時間を短縮させることができる。また、アドレスバスやデータバス、メモリ取付等の装置組立部分に関連する不良も確実に検出して、信頼性に優れた情報機器、画像形成機器の提供を可能とする。
【発明を実施するための最良の形態】
【００１４】
図により本発明の実施の形態を説明する。図１は本発明の概略を説明する図、図２はランダム数値発生に用いられる線形リニアシフトレジスタの一例を示す図、図３は本発明の動作状態を説明するフロー図を示す。図中、１は制御手段（ＣＰＵ）、２はメモリ、３ａはアドレスバス、３ｂはデータバス、４はメモリチェック装置、５はランダム数値発生手段、６はランダム数値取得手段、７は書込手段、８はセット・リセット手段、９は読取手段、１０は比較手段、１１は表示手段、１２は線形フィードバックシフトレジスタ、１３はシフトレジスタ、１４はシードレジスタ、１５はタップレジスタ、１６はエクスクルーシブＯＲ回路を示す。
【００１５】
図１に示すように、メモリチェック装置４は、例えば、複写機のような画像形成機器等で、機器の各種の制御を行なう制御手段１及び書き換え可能なメモリ２に、アドレスバス３ａ及びデータバス３ｂを介して接続されている。そして、機器の起動時にチェックが必要とされる対象のメモリ２に対してメモリチェックが行なわれる。なお、本発明におけるメモリチェック装置４は、機器に搭載されたメモリをチェックするだけでなく、製造ラインにおけるメモリの取付け、組立時の不良検出にも用いることができる。
【００１６】
メモリチェック装置４は、ランダムな数値を発生させるランダム数値発生手段５を有し、これによる数値をメモリチェック用のデータとしている。ランダム数値（乱数ともいう）の発生には、図２で後述する線形フィードバックシフトレジスタ（ＬＦＳＲ）を用いることができる。ランダム数値としては、全くランダムな数値と所定の設定でランダムな数値が規則的に発生させることができる擬似的なものがある。本発明においては、後者の擬似的なランダム数値を用いるのが望ましい。
【００１７】
ランダム数値発生手段５で発生した数値は、ランダム数値取得手段６により一旦取り込まれ、所定ビットにパッキングされる。ランダム数値発生手段５により生成される数値が、１５ビットの数値であれば、例えば、下位８ビットを用いる。一方、チェック対象とされるメモリが、例えば、１６ビットであれば下位８ビットの数値の２回分を、６４ビットであれば下位８ビットの数値の８回分を、ランダム数値取得手段６に取り込んでパッキングし、メモリ２の所定アドレス部分に書き込めるようにする。
【００１８】
ランダム数値取得手段６に取得されたランダム数値は、書込手段７によりアドレスバス３ａ、データバス３ｂを介してメモリ２に書き込まれる。ランダム数値取得手段６では、ランダム数値を順次取得して、メモリ２の全部にランダム数値が書き込まれたときに、一旦、ランダム数値発生手段５をセット・リセット手段８によりリセットする。このメモリ２への書込み動作は、アドレスバス３ａ、データバス３ｂを通じてメモリチェック装置４によりハード的に行なわれ、この間、ＣＰＵ１は他の操作を行なうことができる状態となっている。
【００１９】
メモリ２に書き込まれたランダム数値からなるチェックデータは、読取手段９により読み出すことができる。このチェックデータの読出しは、ランダム数値取得手段６でパッキングされて書き込まれた単位で行ない、比較手段１０に入力する。一方、リセット状態にあるランダム数値発生手段５をセット・リセット手段８により再度セットする。このランダム数値発生手段５は、所定の設定でメモリ２に書き込んだのと同じ順序でランダム数値を発生させることができる。このランダム数値をメモリ２の書込み時と同様に所定のビットでパッキングして比較手段１０に入力する。
【００２０】
比較手段１０は、メモリ２に書き込まれたランダム数値を読み出したものと、ランダム数値発生手段５で発生した同じランダム数値を直接読み出して両者を比較する。両者が不一致であれば、メモリ２へのランダム数値の書込み時にエラーがあったか、メモリ２からの読出し時にエラーがあったとすることができる。この比較結果は、表示手段１１によりエラー個所を表示させることができる。なお、このメモリ２からの読出しは、書込み時と同様にアドレスバス３ａ、データバス３ｂを通じてメモリチェック装置４によりハード的に行なわれ、この間、ＣＰＵ１は他の操作を行なうことができる状態となっている。
【００２１】
本発明では、ランダム数値からなるチェックデータのメモリへの書込みと読出し、並びに比較手段によるチェック動作自体は、ＣＰＵを使用せずに行なえるので、ＣＰＵの負担や占有時間を軽減することができる。このため、特に画像形成装置のように、大量のメモリを使用する機器においては、メモリチェックをＣＰＵによらずハード的に行なうことで、全体の動作効率を高めることができる。
【００２２】
図２は、ランダム数値発生手段５として用いる線形フィードバックシフトレジスタ（ＬＦＳＲ）１２の一例を示すもので、シフトレジスタ（Shift Register）１３、シードレジスタ（Seed Register）１４、タップレジスタ（Tap Register）１５を用いて構成することができる。シフトレジスタ１３の出力とシフトレジスタ１５の出力のアンドをとって、その出力をエクスクルーシブＯＲ回路１６に入力する。エクスクルーシブＯＲ回路１６の出力をシフトレジスタ１３の初段にフィードバックさせることにより、ＬＦＳＲ１２を形成することができる。
【００２３】
このＬＦＳＲ１２は、シードレジスタ１４とタップレジスタ１５の設定値を設定することにより、所定の初期値を有するランダム数値を発生させることができる。そして、シフトレジスタ１３にクロックCLKを加えるごとに、シフトレジスタ１３の数値を１つずつシフトしてランダムな数値を発生させることができる。しかし、発生する数値はランダムであるが、その発生パターンは一定である。すなわち、シードレジスタ１４とタップレジスタ１５の設定値を変更しない限り、所定の初期値をもったランダムな数値を、所定の順序で発生させることができる。
【００２４】
ＬＦＳＲ１２の出力は、所定のビット（例えば、下位のＤ１〜Ｄ８の８ビット）を１回分のランダム数値として、ランダム数値取得手段６に入力する。次いで、ＬＦＳＲ１２にクロックCLKを１パルス入力することで、前回取得した数値をシフトして新たな数値を生成させ、ランダム数値取得手段６に入力して前回の数値とパッキングする。さらに、クロックCLKを１パルス入力することで別の新たな数値を生成させ、既にパッキンされているランダム数値に付け加える。これを所定の回数繰り返して、所定ビットのチェックデータとした後、メモリに書き込む。
【００２５】
次に、図３のフロー図により本発明のチェック動作を説明する。機器の電源が投入されるとＣＰＵ等により機器起動の立ち上げ操作が開始される。本発明では、特に限定はするものではないが、機器の立ち上げ時にＣＰＵの駆動と同時に、メモリチェック装置が駆動されるようにしてもよい。メモリチェック装置のスタートは、ＣＰＵからの信号で行なわせることができるが、手動により行なってもよい。
【００２６】
先ず、ステップＳ１でＬＦＳＲにランダム数値（ランダムデータ）の初期値をセットし、クロックパルスの入力で所定のパターンでメモリチェック用のランダムなデータが順次生成されるようにする。次いで、ステップＳ２でチェック対象とするメモリのアドレスを選択する。選択されたアドレスに対して、ステップＳ３でＬＦＳＲにより順次生成されるランダムデータを書き込む。チェック対象とされた全メモリにランダムデータが書き込まれるまでステップＳ２〜Ｓ４を繰り返し、全てのメモリにランダムデータを書き込む。この後、ステップＳ５でＬＦＳＲを一旦リセットし、ランダムデータの発生を停止する。
【００２７】
この後、一旦リセットされたＬＦＳＲを、ステップＳ６においてメモリへの書き込み時と同じランダムデータが生成されるように再度セットする。次いで、ステップＳ７でランダムデータが書き込まれたメモリのアドレスを選択し、所定のアドレスとデータを読み出す。次のステップＳ８で、ステップＳ７でメモリから読み出されたランダムデータと、ステップＳ６でＬＦＳＲで生成されたランダムデータとを比較する。ここで、データが一致している場合は、ステップＳ９で最終アドレスか否かを見る。最終アドレスになるまで、ステップＳ７〜Ｓ９を繰り返し、全てのメモリに書き込まれたランダムデータの比較が行なわれる。ステップＳ８でデータの不一致が検出されたときは、ステップＳ１０において、その時点でアドレス情報と共にメモリに何らかの不良があることを表示して、メモリチェックを終了させることができる。
【００２８】
上述したように、本発明ではランダムデータを用いてメモリチェックすることで、メモリの取り付けやデータバスにおけるエラー等を検出する。一般に、固定のチェックデータを用いてメモリチェックする場合、一度メモリに書き込んでチェックしたチェックデータを反転させて、再度メモリに書き込んでチェックするという、２回のチェックを行なう必要がある。また、データバスのように全メモリに対して共通する場合、固定のチェックデータを用いると、所定のビット部分しかチェックされず確実なエラー検出を行なうことができない場合がある。しかし、本発明のように、チェックにランダムデータを用いることにより、例えば、接続ピンを振らせるような形態でチェックすることとなるので、一回の書込みチェックで確実にエラーを検出することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の概略を説明する図である。
【図２】本発明で用いられる線形リニアシフトレジスタの一例を示す図である。
【図３】本発明の動作状態を説明するフロー図である。
【符号の説明】
【００３０】
１…制御手段（ＣＰＵ）、２…メモリ、３ａ…アドレスバス、３ｂ…データバス、４…メモリチェック装置、５…ランダム数値発生手段、６…ランダム数値取得手段、７…書込手段、８…セット・リセット手段、９…読取手段、１０…比較手段、１１…表示手段、１２…線形フィードバックシフトレジスタ、１３…シフトレジスタ、１４…シードレジスタ、１５…タップレジスタ、１６…エクスクルーシブＯＲ回路。
【図１】
2006285913.tif 000003
【図２】
2006285913.tif 000004
【図３】
2006285913.tif 000005