(57)【要約】     【課題】  コンパクトで簡単な回路でもって、ＲＦ変換効率を高めることができる高周波増幅回路を提供する。    【解決手段】  この高周波増幅回路は、ＨＢＴ素子２の接地側のエミッタ端子Ｅと出力側のコレクタ端子Ｃとに、基本動作周波数ωｏの２倍波ＬＣ並列共振器１１、１を直列に接続した。このＬＣ並列共振器１１、１のキャパシタ７、３を２次高調波での共振条件に対応した所定のキャパシタンスＣｏに固定する。一方、インダクタ６、５は上記２倍波で共振するようなインダクタンスＬｏの１０％以内で調整する。このＬＣ並列共振器１１、１でもって、基本動作周波数の２倍波制御をする。これにより、増幅されたＲＦ出力信号の電流と電圧の大きさと位相を制御して、電流と電圧の重なり部分を小さくさせ、よりＦ級増幅器動作に近づける。【選択図】  図１
2006005643.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
入力側端子と出力側端子と接地側端子を有するトランジスタと、
上記トランジスタの上記接地側端子とグランドとの間に接続された接地側ＬＣ並列共振器または、上記トランジスタの上記出力側端子と上記出力端子との間に接続された出力側ＬＣ並列共振器のうちの少なくとも一方のＬＣ並列共振器を備えたことを特徴とする高周波増幅回路。
【請求項２】
請求項１に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続されていることを特徴とする高周波増幅回路。
【請求項３】
請求項１に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されていることを特徴とする高周波増幅回路。
【請求項４】
請求項１に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されていることを特徴とする高周波増幅回路。
【請求項５】
請求項１に記載の高周波増幅回路において、
上記トランジスタは、バイポーラトランジスタ、または電界効果トランジスタであり、かつ、上記トランジスタは、コレクタ接地もしくはベース接地、またはドレイン接地であることを特徴とする高周波増幅回路。
【請求項６】
請求項１乃至５のいずれか１つに記載の高周波増幅回路において、
上記ＬＣ並列共振器が有するインダクタのインダクタンスおよび上記ＬＣ並列共振器が有するキャパシタのキャパシタンスを、基本動作周波数の略２倍の周波数で上記ＬＣ並列共振器が共振する値にしたことを特徴とする高周波増幅回路。
【請求項７】
請求項１乃至６のいずれか１つに記載の高周波増幅回路において、
基本動作周波数が、３０ＭＨｚ以上であることを特徴とする高周波増幅回路。
【請求項８】
請求項１乃至７のいずれか１つに記載の高周波増幅回路を備え、
この高周波増幅回路が有する上記トランジスタと、上記ＬＣ並列共振器が有するインダクタとキャパシタとが同一の半導体基板上に組み込まれていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波増幅回路およびこの高周波増幅回路が組み込まれた半導体集積回路に関する。
【背景技術】
【０００２】
高周波増幅素子としては、例えば、ＨＢＴ(ヘテロ接合バイポーラトランジスタ)やＨＥＭＴ(高電子移動度トランジスタ)などが高効率で、かつ良い線型性や低雑音特性を示す等の理由により、テレビジョン放送におけるＶＨＦ/ＵＨＦ帯放送設備や、マイクロ波無線通信の基地局や携帯端末などに使われている。
【０００３】
特に、上記高周波増幅素子としてのＨＢＴやＨＥＭＴが携帯端末に使われる場合、高周波増幅回路の最終変換効率がこの携帯端末の使用時間を決めることから、高性能な高周波増幅素子が要求される。同時に、この高周波増幅回路の回路設計も上記高周波増幅素子の性能を最大限に引き出すために、高効率、高出力、低歪みなど総合的な設計が要求される。
【０００４】
一般に、高周波増幅回路では直流電流バイアスの設定によってＡ級動作とＢ級動作があり、Ａ級動作では最大効率が５０％、Ｂ級動作では最大効率が７８.５％として知られている。
【０００５】
このＡ級動作では、直流電流が大きいので、交流電流,電圧の変換効率が低い。一方、Ｂ級動作では、直流電流バイアスを０にして変換効率を高めようとしているが、ひずみの影響で高調波が発生して効率が悪くなる。また、Ｆ級動作は、このＢ級動作の高調波の発生を抑制して効率を上げようとする方法である。
【０００６】
Ｆ級動作では、高調波を完全に除去できれば変換効率が１００％になると理論的に言われている。例えば、特開平１１-２３４０５２号公報(特許文献１)に記載の技術では、出力側に並列に接続したフィルタ回路を備え、このフィルタ回路でもって、基本動作周波数の偶数倍波成分、および奇数倍波成分を除去して効率の改善を図っている。また、特開平３-２０４２０９号公報(特許文献２)に記載の技術では、増幅器の出力側に金属導体パターンによる位相回転素子を付加する制御方法などによって、増幅器の高効率を実現しようとしている。
【０００７】
しかし、上記特許文献１に記載の技術の場合、フィルタ回路の回路設計や整合回路の設計が複雑となり、周辺の回路への影響が大きく、携帯用などの小型デバイスに集積化することは困難である。また、上記特許文献２に記載の技術では、金属導体パターンで位相を調整するので、パターン全体の寸法が大きくなる。例えば、２ＧＨｚの周波数では波長λは１５ｍｍであるから、少なくとも、λ/４＝３.７５ｍｍの大きさの金属導体パターンが必要である。
【０００８】
このように、簡単な回路や集積化されたサイズの高周波増幅回路でもって、Ｆ級増幅器の動作に近づけるための高調波制御を行うことは困難であるという問題がある。
【特許文献１】特開平１１−２３４０５２号公報
【特許文献２】特開平３−２０４２０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、この発明の課題は、コンパクトで簡単な回路でもって、ＲＦ変換効率を高めることができる高周波増幅回路および半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、この発明の高周波増幅回路は、入力端子と、出力端子と、入力側端子と出力側端子と接地側端子を有するトランジスタと、
上記トランジスタの上記接地側端子とグランドとの間に接続された接地側ＬＣ並列共振器または、上記トランジスタの上記出力側端子と上記出力端子との間に接続された出力側ＬＣ並列共振器のうちの少なくとも一方のＬＣ並列共振器を備えたことを特徴としている。
【００１１】
この発明の高周波増幅回路によれば、上記接地側ＬＣ並列共振器または上記出力側ＬＣ並列共振器の少なくとも一方のＬＣ並列共振器を備えた構成によって、基本動作周波数の偶数および奇数倍波成分、すなわち高調波を制御する。これにより、高調波を完全に除去できなくても、出力信号におけるＲＦ電流とＲＦ電圧の大きさと位相と制御し、ＲＦ電流とＲＦ電圧の重なり部分を小さくすることで、Ｆ級増幅器の動作に近づける。これにより、ＲＦ変換効率を高めることができる。つまり、上記高調波を制御することで、出力信号のＲＦ電流とＲＦ電圧の重なり部分を１００％無くすることができなくても、定量的に小さくすることができれば、効率が１００％にならなくても、Ａ級、Ｂ級動作の最大効率以上にすることが可能である。
【００１２】
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続されている。
【００１３】
この実施形態の高周波増幅回路では、上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続されている構成によって、直流電力からＲＦ電力に変換する最大コレクタ効率を改善できる。また、エミッタ接地である場合には、電流利得が得られる。
【００１４】
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されている。
【００１５】
この実施形態の高周波増幅回路では、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されている構成によって、直流電力からＲＦ電力に変換する最大コレクタ効率を改善できる。
【００１６】
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであり、かつ、上記トランジスタの上記接地側端子は、上記トランジスタのエミッタ端子またはソース端子であり、
上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されている。
【００１７】
この実施形態の高周波増幅回路では、上記トランジスタのエミッタ端子またはソース端子と、グランドとの間に、上記接地側ＬＣ並列共振器が接続され、かつ、上記トランジスタのコレクタ端子またはドレイン端子と、出力端子との間に、上記出力側ＬＣ並列共振器が接続されている。この構成によれば、電流利得が殆ど低下せず、最大コレクタ効率を１０％以上向上させることができる。
【００１８】
また、一実施形態の高周波増幅回路では、上記トランジスタは、バイポーラトランジスタ、または電界効果トランジスタであり、かつ、上記トランジスタは、コレクタ接地もしくはベース接地、またはドレイン接地である。
【００１９】
この実施形態の高周波増幅回路によれば、上記ベース接地の場合は電流利得が殆どないが、電圧、電力利得が得られる。一方、上記コレクタ接地の場合は電圧利得が殆どないが、電流、電力利得が得られる同相増幅が行われる。
【００２０】
また、一実施形態の高周波増幅回路では、上記ＬＣ並列共振器が有するインダクタのインダクタンスおよび上記ＬＣ並列共振器が有するキャパシタのキャパシタンスを、基本動作周波数の略２倍の周波数で上記ＬＣ並列共振器が共振する値にした。
【００２１】
この実施形態の高周波増幅回路では、上記ＬＣ並列共振器が基本動作周波数の略２倍の周波数で共振する。したがって、基本動作周波数の２倍波の制御だけで出力信号のＲＦ電流とＲＦ電圧の大きさと位相を制御し、ＲＦ電流とＲＦ電圧の重なり部分を小さくさせ、Ｆ級増幅器の動作に近づけて高周波増幅回路のＲＦ変換効率を高めることができる。
【００２２】
また、一実施形態の高周波増幅回路は、基本動作周波数が、３０ＭＨｚ以上である。
【００２３】
この実施形態では、基本動作周波数が３０ＭＨｚ以上であるので、周波数帯域がＶＨＦ/ＵＨＦ帯以上の高周波増幅回路において、例えば、基本周波数が５.２５ＧＨｚのワイヤレスＬＡＮ用や周波数１.８ＧＨｚ〜２.６ＧＨｚの携帯通信端末用エミッタ接地の増幅回路に応用した場合、直流電力からＲＦ電力に変換する最大コレクタ効率の改善を実現できる。特に、エミッタ(ソース)側とコレクタ(ドレイン)側とに同時に２倍波ＬＣ並列共振器を配置した場合、電流利得が殆ど低下せず、最大コレクタ効率の１０％以上の増加を見込める。また、トランジスタとしてのＨＢＴ素子とＬＣ並列共振器とを同一基板上に一体化形成することが容易で、特に、周波数が高いほど、キャパシタとインダクタとを、ＨＢＴ回路と集積化することが容易になる。
【００２４】
また、一実施形態の半導体集積回路は、上記高周波増幅回路を備え、この高周波増幅回路が有する上記トランジスタと、上記ＬＣ並列共振器が有するインダクタとキャパシタとが同一の半導体基板上に組み込まれている。
【００２５】
この実施形態の半導体集積回路では、上記トランジスタと上記ＬＣ並列共振器とが同一の半導体基板上に組み込まれたことで、コンパクトで簡単な回路でもって、ＲＦ変換効率を高めることができる高周波増幅回路を備えた半導体集積回路を実現できる。
【発明の効果】
【００２６】
この発明の高周波増幅回路によれば、トランジスタの接地側端子とグランドとの間に接続された接地側ＬＣ並列共振器または上記トランジスタの出力側端子と出力端子との間に接続された出力側ＬＣ並列共振器のうちの少なくとも一方のＬＣ並列共振器を備えた構成によって、基本動作周波数の偶数および奇数倍波成分、すなわち高調波を制御する。これにより、出力信号におけるＲＦ電流とＲＦ電圧の大きさと位相と制御し、ＲＦ電流とＲＦ電圧の重なり部分を小さくすることで、Ｆ級増幅器の動作に近づける。これにより、ＲＦ変換効率を高めることができる。
【発明を実施するための最良の形態】
【００２７】
以下、この発明の実施形態について、図面を用いてさらに詳細に説明する。
【００２８】
(第１の実施の形態)
図１に、この発明の高周波増幅回路の第１実施形態として、基本動作周波数５.２５ＧＨｚのワイヤレスＬＡＮ用高周波増幅回路を示す。
【００２９】
この高周波増幅回路は、ＧａＡｓを含むＨＢＴ素子２を増幅素子として有する。このＨＢＴ素子２は、ベース端子Ｂがキャパシタ３１を介して入力端子１５に接続されている。このＨＢＴ素子２のエミッタ端子Ｅは接地側であり、このエミッタ端子Ｅとグランドとの間に、ＬＣ並列共振器１１が接続されている。このＬＣ並列共振器１１は、キャパシタ７とインダクタ６との並列回路からなる。
【００３０】
一方、上記ＨＢＴ素子２のコレクタ端子Ｃは出力側端子であり、このコレクタ端子Ｃと出力端子１６との間に出力側のＬＣ並列共振器１とキャパシタ３２とが順に直列に接続されている。
【００３１】
また、上記ＨＢＴ素子２の入力側端子であるベース端子Ｂとキャパシタ３１との接続線３３とグランドとの間にはインダクタンス２４と抵抗２２と直流電源２１が順に直列接続され、この直流電源２１の負極端子が接地されている。また、上記インダクタンス２４と抵抗２２との接続点は抵抗２３を介して接地されている。
【００３２】
また、上記ＨＢＴ素子２のコレクタ端子Ｃと出力側ＬＣ並列共振器１との接続線３５には、インダクタンス２７の一端が接続され、インダクタンス２７の他端は、直流電源２６と抵抗２５との接続点に接続されている。この抵抗２５がグランドに接続され、直流電源２６の負極端子は接地されている。
【００３３】
なお、図１に示す第１実施形態における２つのＬＣ並列共振器１,１１を取り去って接続線で接続した回路を、比較のための標準回路とした。この標準回路では、バイアス回路等の周辺回路を最適に調整し、出力Ｐｏｕｔ＝２０ｄＢｍで、利得(Ｇａｉｎ)＝１０ｄＢで最大コレクタ効率は７３.４％になり、ほぼ完全Ｂ級動作の最大効率である７８.５％に近いように調整した。すなわち、この比較のための標準回路は、Ｂ級動作回路となる。
【００３４】
また、上記第１実施形態では、接地側(エミッタ側)のＬＣ並列共振器１１と出力側(コレクタ側)のＬＣ並列共振器１の両方を備えたが、エミッタ側のＬＣ並列共振器１１とコレクタ側のＬＣ並列共振器１のうちのエミッタ側のＬＣ並列共振器１１のみを備えた回路を変形例１とする。また、エミッタ側のＬＣ並列共振器１１とコレクタ側のＬＣ並列共振器１のうちのコレクタ側のＬＣ並列共振器１のみを備えた回路を変形例２とする。
【００３５】
上記第１実施形態および上記変形例１、２の３つの回路について、最大コレクタ効率の改善効果をＨＢＴ素子の大信号ロードプル測定のシミュレーションで確認した。ＬＣ並列共振器１,１１が有するインダクタ５,６およびキャパシタ３,７の値Ｌｏ,Ｃｏは、基本動作周波数ωｏの２倍の周波数２ωｏである２次高調波で共振するように、次式(１)で決定した。
Ｌｏ・Ｃｏ＝１/(４・ωｏ２)            …  (１)
【００３６】
ＨＢＴ素子２とＬＣ並列共振器１,１１とを同一基板上に一体化形成する場合、キャパシタ３,７の大きさ(キャパシタンス)は基板上に占める面積に比例するので、キャパシタ３,７をできるだけ小さい面積にすることを考慮して、Ｃｏ＝３.７ｐＦに固定した。このとき、式(１)による２倍波共振値のインダクタンスＬｏは、６２.０８ｐＨになる。実際には、周波数帯域５.２５±０.１ＧＨｚで、すべて効率の改善効果を得るために、キャパシタ３,７のキャパシタンスＣは、Ｃｏ＝３.７ｐＦに固定し、インダクタ５,６のインダクタンスＬを、上記インダクタンスＬｏの１０％以内で調整した。
【００３７】
図２に、上記変形例１(エミッタ側のＬＣ並列共振器１１のみを備えた回路)における最大コレクタ効率特性を示す。図２に、３つの菱形印とそれらを結んだ特性曲線は、Ｌｏ＝５８ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｖ２を示す。この周波数特性Ｖ２によれば、５.１５〜５.３５ＧＨｚの周波数で最大コレクタ効率が７８.５〜８２.２％となり、ＬＣ並列共振器を持たない比較例である標準回路の最大コレクタ効率である７３.４％に比べて、最大コレクタ効率が約５.４〜８.８％増加した。
【００３８】
なお、上記変形例１において、Ｌｏ＝６０ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｖ１は、５.１５ＧＨｚ〜５.２５ＧＨｚの範囲では、前述の周波数特性Ｖ２に比べて、最大コレクタ効率が増加したが、５.２５ＧＨｚから５.３５ＧＨｚにかけて最大コレクタ効率が低下し、５.３５ＧＨｚでは７５％を下回った。また、上記変形例１において、Ｌｏ＝６２ｐＨ,Ｃｏ＝３.７ｐＦとした場合には、特性Ｖ３となり、最大コレクタ効率は、５.１５ＧＨｚでは、特性Ｖ１,Ｖ２を上回るものの、５.２５ＧＨｚから５.３５ＧＨｚでは、特性Ｖ１,Ｖ２を下回る値となった。
【００３９】
次に、図３に、上記変形例２(コレクタ側のＬＣ並列共振器１のみを備えた回路)における最大コレクタ効率特性を示す。図３に、３つの四角印とそれらを結ぶ特性曲線は、Ｌｏ＝６０ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｗ１を示す。この周波数特性Ｗ１によれば、５.１５〜５.３５ＧＨｚの周波数で最大コレクタ効率が７８.１〜８２.２％となり、ＬＣ並列共振器を持たない標準回路の最大コレクタ効率７３.４％に比べて、最大コレクタ効率が約４.７〜８.８％だけ増加した。
【００４０】
なお、上記変形例２において、Ｌｏ＝５８ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｗ２は、５.１５ＧＨｚ〜５.２５ＧＨｚの範囲では、前述の周波数特性Ｗ１に比べて、最大コレクタ効率が減少する結果となった。また、上記変形例２において、Ｌｏ＝６２ｐＨ,Ｃｏ＝３.７ｐＦとした場合には、特性Ｗ３となり、最大コレクタ効率は、５.１５ＧＨｚ〜５.２５ＧＨｚでは、特性Ｗ１,Ｗ２を上回るものの、５.２５ＧＨｚから５.３５ＧＨｚに向かって、最大コレクタ効率が急低下している。
【００４１】
次に、図４に、コレクタ側のＬＣ並列共振器１とエミッタ側のＬＣ並列共振器１１の両方を備えた第１実施形態における最大コレクタ効率特性を示す。図４に、３つの四角印とそれらを結ぶ特性曲線は、Ｌｏ＝６０ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｘ１を示す。この周波数特性Ｘ１によれば、５.１５〜５.３５ＧＨｚの周波数で最大コレクタ効率が８３.４〜８６.３％となり、ＬＣ並列共振器を持たない標準回路の最大コレクタ効率７３.４％に比べて、最大コレクタ効率が約１０.０〜１２.９％だけ増加した。
【００４２】
なお、この第１実施形態において、Ｌｏ＝５８ｐＨ,Ｃｏ＝３.７ｐＦとした場合の最大コレクタ効率の周波数特性Ｘ２は、５.１５ＧＨｚ〜５.３５ＧＨｚの範囲において、前述の周波数特性Ｘ１に比べて、最大コレクタ効率が減少する結果となった。また、この第１実施形態において、Ｌｏ＝６２ｐＨ,Ｃｏ＝３.７ｐＦとした場合には、特性Ｘ３となり、最大コレクタ効率は、５.１５ＧＨｚ〜５.２ＧＨｚでは、特性Ｘ１を上回るものの、５.２５ＧＨｚから５.３５ＧＨｚに向かって、最大コレクタ効率が急低下している。
【００４３】
次に、図５に、周波数５.２５ＧＨｚ、Ｃｏ＝３.７ｐＦ、Ｌｏ＝６０ｐＨであり、出力Ｐｏｕｔ＝２０ｄＢｍである条件における、上記第１実施形態と変形例１と変形例２と標準回路の最大コレクタ効率と電流利得とを示す。図５において、丸印で示したのが第１実施形態における最大コレクタ効率と電流利得とを示す点(Ｅ＋Ｃ)であり、菱形印で示したのが変形例１における最大コレクタ効率と電流利得とを示す点Ｅであり、三角印で示したのが変形例２における最大コレクタ効率と電流利得とを示す点Ｃである。また、四角印の点Ｓは、上記標準回路の最大コレクタ効率と電流利得とを示す。
【００４４】
図５に示すように、第１実施形態による点(Ｅ＋Ｃ)によれば、標準回路による点Ｓに比べて、最大コレクタ効率が１０.５％増加するという最も良い結果が得られた。また、第１実施形態,変形例１,変形例２のようにＬＣ並列共振器を備えたことにより、コレクタ出力の波形において、出力電流と出力電圧の重なる部分が標準回路に比べて小さくなっていることが確認され、よりＦ級増幅器の動作に近づけることができ、ＲＦ変換効率を高めることができたことがわかる。
【００４５】
なお、この第１実施形態が有する２倍波ＬＣ並列共振器１,１１を他の高周波増幅回路と一緒に半導体ウエハに集積的に作製する場合、Ｃｏ＝３.７ｐＦの場合では殆ど面積の増加なく、キャパシタ３,７を金属層(Ａｕ)/絶縁体層(ＮＯｘ)/金属層(Ａｕ)との構造とすることで簡単に作れる。一方、Ｌｏ＝５８ｐＨのようなピコヘンリーのインダクタンスを有するインダクタの実現は一般的には難しいとされている。
【００４６】
この第１実施形態では、一例として、図７に示すような構造でもって、上記インダクタを実現することに成功した。すなわち、ＧａＡｓ基板７０に高いアスペクト比のエッチング方法でもって、小さい幅の深いビアホール７１を作製することに成功した。例えば、ドライエッチングにより、ＧａＡｓ基板７０を深さ約３０〜１５０μｍにエッチングして、例えば、幅約２０μｍ角のビアホール７１を形成した後、側壁に金メッキして側壁メタル７３を形成した。最後に、ＧａＡｓ基板７０の裏面から研削してコンタクトを取る。この方法で、ピコヘンリーオーダーのインダクタンスを有するインダクタ６を実現した。ＧａＡｓ基板７０を３０μｍの厚さにした場合、１個の２０μｍ角のビアホール７１によれば、インダクタンスが実測で約１３ｐＨのインダクタ６が得られた。
【００４７】
図７には、ＧａＡｓ基板７０にＬＣ並列共振器１１のインダクタ６とキャパシタ７とＨＢＴ素子２が形成された半導体集積回路の構造が示されている。上記インダクタ６を構成する側壁メタル層７３は、基板裏面に形成された接地メタル層８０に連なっている。また、上記キャパシタ７とＨＢＴ素子２との間にはビアホール７２が形成されている。このビアホール７２は、基板７０上面からストレートに延びている小径部７２Ａとこの小径部７２Ａから基板７０裏面に向かって拡径している拡径部７２Ｂとを有している。このビアホール７２の内壁にはメタル層７７が形成され、このメタル層７７は上記接地メタル層８０に連なっている。また、図７に示すように、上記キャパシタ７は、Ａｕ金属層７８と絶縁体層(ＮＯｘ)８１とＡｕ金属層７９とを順に積層した構造になっている。また、ＨＢＴ素子２のエミッタ端子Ｅは、メタル配線７６で、キャパシタ７のＡｕ金属層７９に接続され、このＡｕ金属層７９はメタル配線７５でインダクタ６のメタル層７３に接続されている。この図７に示す構造によれば、ＨＢＴ素子２のエミッタ端子Ｅ側の２倍波ＬＣ並列共振器１１とＨＢＴ素子２とをＧａＡｓ基板７０に一体に集積的に作製できた。
【００４８】
(第２の実施の形態)
次に、この発明の高周波増幅回路の第２実施形態を説明する。この第２実施形態は、前述の第１実施形態の動作周波数帯(５.１５〜５.３５ＧＨｚ)よりも低い周波数を動作周波数帯としている。すなわち、この第２実施形態は、一般に使われている無線通信携帯電話帯域１.８ＧＨｚ〜２.６ＧＨｚを動作周波数帯としている。この第２実施形態の高周波増幅回路では、一例として、基本周波数ωｏ＝１.８ＧＨｚである場合について説明する。
【００４９】
なお、この第２実施形態は、回路構成としては、図１に示す回路図で示される回路構成を有している。
【００５０】
この第２実施形態においても、比較例としてＬＣ並列共振器を有さない標準回路を採用するが、この第２実施形態での標準回路は、元々５.２５ＧＨｚに最適に設計されている第１実施形態における増幅素子であるＧａＡｓＨＢＴ素子２の各パラメータは変えていない。その替わりに、この標準回路では、ＨＢＴ素子２以外の周辺回路のパラメータを調整した。この標準回路では、出力Ｐｏｕｔ＝１９.６ｄＢｍで、利得(Ｇａｉｎ)が６.５ｄＢで、最大コレクタ効率が６８.２％である。
【００５１】
この第２実施形態を、前述の第１実施形態と同様に、最大コレクタ効率の改善効果をＨＢＴ素子の大信号ロードプル測定のシミュレーションで確認した。なお、コレクタ側のＬＣ並列共振器１とエミッタ側のＬＣ並列共振器１１のうちのエミッタ側のＬＣ並列共振器１１のみを備えた変形例１、および、コレクタ側のＬＣ並列共振器１のみを備えた変形例２についても同様の測定を行った。
【００５２】
このＬＣ並列共振器１,１１のインダクタ５,６およびキャパシタ３,７の値Ｌｏ,Ｃｏは、基本動作周波数ωｏの２倍周波数２ωｏである２次高調波で共振するように、次式(１)で決定した。
Ｌｏ・Ｃｏ＝１/(４・ωｏ２)              …  (１)
【００５３】
ＨＢＴ素子２とＬＣ並列共振器１,１１とを同一基板上に一体化形成する場合、キャパシタ３,７の大きさ(キャパシタンス)は基板上に占める面積に比例するので、キャパシタ３,７をできるだけ小さい面積にすることを考慮して、Ｃｏ＝３.７ｐＦに固定した。このとき、式(１)による２倍波共振値のインダクタンスＬｏは、０.５２８ｎＨになる。
【００５４】
このようなＬＣ並列共振器１,１１の条件において、標準回路を比較の基準として、第２実施形態、変形例１、変形例２のそれぞれについて測定した最大コレクタ効率の改善効果を図６の特性図に示す。
【００５５】
図６に示すように、１.８ＧＨｚ,出力Ｐｏｕｔ＝１９.６ｄＢｍにおいて、エミッタ側のＬＣ並列共振器１１を有する変形例１では、菱形印で示された点Ｅの如く、利得(Ｇａｉｎ)は５.８ｄＢになり、標準回路を表す四角印の点Ｓに比べて０.７ｄＢ低くなった。また、この変形例１では、点Ｅの如く、最大コレクタ効率が７３.３％になり、標準回路を示す点Ｓに比べて約５.０％増えた。
【００５６】
また、図６に三角印の点Ｃで示すように、コレクタ側にＬＣ並列共振器１を有する変形例２では、標準回路を示す点Ｓに比べて利得が０.５ｄＢ大きく７.０ｄＢになった。また、変形例２では、点Ｃに示すように、最大コレクタ効率が７６.２％となり、標準回路の最大コレクタ効率よりも約８.０％増加した。
【００５７】
また、図６に丸印の点(Ｅ＋Ｃ)で示すように、第２実施形態では、出力Ｐｏｕｔ＝２０ｄＢｍで、利得は標準回路とほぼ同じ６.５ｄＢになり、最大コレクタ効率は８０.５％であり、標準回路の最大コレクタ効率よりも約１２.３％だけ増加した。
【００５８】
この第２実施形態およびその変形例１,２においても、前述の第１実施形態およびその変形例１,２と同様に、コレクタ出力の波形において、出力電流と出力電圧の重なる部分が標準回路に比べ小さくなっていることが確認された。エミッタ側のＬＣ並列共振器１１とコレクタ側のＬＣ並列共振器１の両方共を備えた第２実施形態では、標準回路に比べて、最大コレクタ効率が１２.３％の改善という良い結果が得られた。
【００５９】
また、この第２実施形態においても、第１実施形態と同様に、キャパシタ３,７のキャパシタンスをＣｏに固定して、インダクタ５,６のインダクタンスをＬｏの１０〜２０％以内で調整すると、基本動作周波数ωｏの周辺帯域でも標準回路に比べて最大コレクタ効率が改善する効果が得られた。
【００６０】
この第２実施形態で説明したように、たとえ、元々の増幅素子であるＨＢＴ素子２が、そもそも、動作周波数に対応した最適設計になっていない場合であっても、２倍波ＬＣ並列共振器１,１１を直列に導入することによって、第１実施形態と同様に最大コレクタ効率が１０％以上増加した。
【００６１】
また、この第２実施形態のごとく、基本動作周波数が５.２５ＧＨｚよりも低い周波数１.８ＧＨｚの場合では、キャパシタ３,７のキャパシタンスを、２次高調波の共振条件を表す式(１)によるＣｏに固定して、インダクタ５,６が２倍周波数で共振するＬｏから多少ずれた場合でも、最大コレクタ効率が改善される効果には殆んど影響がないという結果が得られた。一例として、エミッタ側のＬＣ共振器１１を備えた場合において、インダクタ６のインダクタンスが０.４ｎＨとなり、Ｌｏ＝０.５２８ｎＨからずれた場合であっても、最大コレクタ効率が改善される効果には殆んど影響がないという結果が得られた。
【００６２】
このことは、動作周波数が低い周波数であるほど、この発明における２倍波ＬＣ並列共振器は、より広帯域においてコレクタ効率の改善効果があり、量産時において、インダクタのインダクタンス値Ｌが、Ｌｏ＝０.５２８ｎＨからずれた場合でも、ずれに対して十分に余裕があり、最大コレクタ効率の改善に影響しない。
【００６３】
この第２実施形態を実現する場合、インダクタ５,６のインダクタンス値０.５２８ｎＨは、第１実施形態の場合のようにビアホールで実現することはできないが、インダクタンスチップで実装すれば、実現可能である。
【００６４】
なお、上記第１、第２の実施形態では、トランジスタとしてＨＢＴ素子２を採用し、このＨＢＴ素子２をエミッタ接地としたが、ベース接地、またはコレクタ接地としてもよい。ベース接地の場合は、ベース端子とグランドとの間に接地側ＬＣ並列共振器１１を接続し、コレクタ端子と出力端子との間に出力側ＬＣ並列共振器１を接続する。コレクタ接地の場合は、コレクタ端子と接地との間に接地側ＬＣ並列共振器１１を接続し、エミッタ端子と出力端子との間に出力側ＬＣ並列共振器１を接続する。
【００６５】
上記ベース接地の場合は電流利得が殆どないが、電圧、電力利得が得られる。一方、上記コレクタ接地の場合は電圧利得が殆どないが、電流、電力利得が得られる同相増幅が特徴である。上述の第１、第２実施形態では、基本動作周波数が、１.８ＧＨｚ、５.２５ＧＨｚの場合を説明したが、他の周波数帯でも、上述と同様のシミュレーションを行った結果、３０ＭＨｚ以上で効率改善の効果が認められ、０.５ＧＨｚ以上の高周波では、より顕著な効果が認められた。
【００６６】
また、上記第１、第２実施形態では、増幅素子としてのトランジスタをＨＢＴ素子としたが、ＨＥＭＴ(高電子移動度トランジスタ)等の電界効果トランジスタとしてもよい。
【図面の簡単な説明】
【００６７】
【図１】この発明の高周波増幅回路の第１実施形態(基本動作周波数５.２５ＧＨｚ)であるワイヤレスＬＡＮ用高周波増幅回路の回路図である。
【図２】上記第１実施形態の変形例１(エミッタ側のＬＣ並列共振器１１のみを備えた回路)における最大コレクタ効率特性を示す特性図である。
【図３】上記第１実施形態の変形例２(コレクタ側のＬＣ並列共振器１のみを備えた回路)における最大コレクタ効率特性を示す特性図である。
【図４】上記第１実施形態における最大コレクタ効率特性を示す特性図である。
【図５】基本動作周波数５.２５ＧＨｚでの上記第１実施形態、変形例１、変形例２における最大コレクタ効率の改善効果を示す特性図である。
【図６】この発明の高周波増幅回路の第２実施形態(基本動作周波数１.８ＧＨｚ)、変形例１、変形例２における最大コレクタ効率の改善効果を示す特性図である。
【図７】上記第１実施形態の変形例１の如く、エミッタ側にＬＣ並列共振器を直列に接続した構造を半導体ウエハ上に集積的に作製した様子を示す断面図である。
【符号の説明】
【００６８】
１、１１  ＬＣ並列共振器
２  ＨＢＴ素子
３、７  キャパシタ
５、６  インダクタ
１５  入力端子
１６  出力端子
７０  ＧａＡｓ基板
７１、７２  ビアホール
７３、７７、８０  メタル層
７５、７６  メタル配線
【図１】
2006005643.tif 000003
【図２】
2006005643.tif 000004
【図３】
2006005643.tif 000005
【図４】
2006005643.tif 000006
【図５】
2006005643.tif 000007
【図６】
2006005643.tif 000008
【図７】
2006005643.tif 000009