(57)【要約】【課題】絶縁のための分離溝を有するメサ型半導体装置において、確実な電気的絶縁が図れるメサ型半導体装置を提供する。【解決手段】本発明のメサ型半導体装置は、ｎ-型半導体ウエハ１の裏面側にｎ++型カソード領域２、表面側にｐ型アノード領域３が形成されており、各素子を電気的に絶縁するための分離溝８が形成されている。分離溝８の上端部近傍からその上部にかぶさって延びるように、ＳｉＯ2膜４がウエハ１上に形成されており、分離溝８内にはガラス保護膜９が形成され、分離溝８の上端部は、ＳｉＯ2膜４とガラス保護膜９とで覆われている。【選択図】図１
2006100694.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に電気的絶縁を取るための分離溝が形成されたメサ型半導体装置であって、
前記分離溝の上端部近傍から前記分離溝上部にかぶさって延びるように、絶縁膜が前記半導体基板上に形成されており、
前記分離溝内にはガラス保護膜が形成され、
前記分離溝の上端部は、前記絶縁膜と前記ガラス保護膜とで覆われていることを特徴とするメサ型半導体装置。
【請求項２】
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングして分離溝を形成するための第１の開口部を形成する工程と、
前記絶縁膜をマスクとして、前記第１の開口部の下の前記半導体基板をエッチングし、分離溝を形成する工程と、
前記分離溝内にディスペンサーによりガラスペーストを選択的に描画形成する工程と、
前記半導体基板を熱処理して前記ガラスペーストをガラス保護膜に形成する工程と、を備え、
前記分離溝を形成する工程において、前記半導体基板のエッチングが等方的エッチング成分を有することを特徴とするメサ型半導体装置の製造方法。
【請求項３】
前記分離溝を形成する工程において、前記絶縁膜のエッチングレートが前記半導体基板のエッチングレートよりも遅くなるようにしたことを特徴とする請求項２記載のメサ型半導体装置の製造方法。
【請求項４】
前記絶縁膜をパターニングする工程において、前記半導体基板上に電極を設けるための電極形成用開口部を同時に形成したことを特徴とする請求項２または３記載のメサ型半導体装置の製造方法。
【請求項５】
前記半導体基板にｐｎ接合部を形成する工程をさらに備え、
前記分離溝の内壁に前記ｐｎ接合部が露出するようにしたことを特徴とする請求項２ないし４のいずれかに記載のメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧メサ型のバイポーラトランジスタ、ダイオード、ＭＯＳＦＥＴ等の高耐圧メサ型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
パワー用半導体素子としてメサ型の半導体装置が広く用いられている。従来、この種のメサ型高耐圧半導体装置は次のような方法で製造されてきた（例えば特許文献１参照）。
【０００３】
まず、ｎ-型半導体ウエハ１の表面側に形成されたｎ++型カソード領域２にｐ型不純物を選択的に拡散し、各素子単位のｐ型アノード領域３を形成する。
【０００４】
その後、半導体ウエハ１の上にＣＶＤ法を用い、ＳｉＯ2膜４を形成する（図２（ａ））。さらに、フォトリソグラフィー技術とドライエッチングまたはウエッチエッチングとを用いて、ＳｉＯ2膜４にｐ型アノード領域３に接続するための電極形成用開口部５を形成する（図２（ｂ））。
【０００５】
また、電極形成用開口部５と同時に、ｎ++型カソード領域２とｐ型アノード領域３とで形成されるＰＮ接合部のうち、その接合界面が半導体ウエハ１表面に到達した部分であるＰＮ接合部６ａ上に幅５００μｍの分離形成用開口部７を形成する。
【０００６】
ついで、エッチング等の手段により、分離形成用開口部７の内側にＰＮ接合部６ｂを分離するための深さ１００μｍ以上の分離溝８を形成する（図２（ｃ））。このような深さにすることにより、１５００Ｖ以上の高耐圧特性を得ることができる。
【０００７】
その後、半導体ウエハ１の表面上にスピンコーティング法により、ガラス粉末（６４重量％）と感光性物質（３６重量％）とを含有したガラスペースト９ａを厚み３０μｍで塗布する（図２（ｄ））。その後、露光と現像により分離溝８にガラスペースト９ａを残すようにする。
【０００８】
しかるのち、減圧炉にウエハ１を入れ、減圧下で約９００℃、６０分間の熱処理を行ってガラス焼成し、分離溝部８に露出するＰＮ接合部を覆うようにガラス保護膜９を形成する（図２（ｅ））。
【特許文献１】特開２００３−８６８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来例においては次のような問題点があった。すなわち、上記した製法では、半導体ウエハの上にスピンコーティング法により、ガラスペーストを塗布するが、半導体ウエハには深い分離溝が形成されている。この分離溝の形状は上端部の傾斜面が急峻になっているため、塗布されたガラスペーストの厚みが薄くなりやすく、ガラスペーストの焼成の際、ガラスの収縮によりさらに薄くなり、基板が露出する原因となる。
【００１０】
また、凹凸の大きい半導体ウエハの上にガラスペーストを塗布するため、分離溝に空気を巻き込み、半導体領域の接合部に欠陥をつくり、不要な誘電物質を付着する原因となる。
【００１１】
さらに、スピンコーティング時の遠心力の影響により、分離溝の傾斜面の内側と外側で左右対照に均一に塗布することが困難であり、ガラス保護膜の形状不良を生じる原因となる。
【００１２】
その結果、形成された半導体装置に電圧を印加した際、局部的にリーク電流、放電が生じ、耐圧の劣化、信頼性の低下および歩留低下を発生する問題があった。
【００１３】
また、ガラスペーストを残す分離溝領域が半導体ウエハの表面積の５％以下であり、ペーストの利用効率が低くコスト高になる問題があった。
【００１４】
そこで、このような問題を解決するために、本願発明者等は、ディスペンス法により、ガラス粉末と感光性物質のガラスペーストを描画注入で塗布形成する方法を提案してきた。
【００１５】
しかしながら、上記のディスペンス法を用いる方法では次のような問題点が懸念される。
【００１６】
各素子単位の半導体領域のＰＮ接合を分離する分離溝は、例えば、１５００Ｖ以上の高耐圧を得るために深さ１００μｍ以上必要であるが、このように分離溝が深くなるように加工すると、その上端部の傾斜面が急峻になり、その結果、ディスペンス法を用いても、ガラスペーストの厚みが薄くなり易くなることがわかった。この部分に形成されたガラスペーストは焼成の際、ガラスの収縮によりさらに薄くなり、シリコンが露出する恐れが高くなる。
【００１７】
その結果、電圧を印加した際、局部的にリーク電流、放電が生じ、耐圧の劣化、信頼性の低下および歩留低下を発生する問題を生じるおそれがあった。
【００１８】
そこで、本発明は、分離溝の開口時にマスクとした酸化膜をそのまま残すことにより分離溝の上端部でのガラスペーストの薄膜化を防止し、高耐圧かつ高信頼性を有するメサ型半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、本発明のメサ型半導体装置は、半導体基板に電気的絶縁を取るための分離溝が形成されたメサ型半導体装置であって、前記分離溝の上端部近傍から前記分離溝上部にかぶさって延びるように、絶縁膜が前記半導体基板上に形成されており、
前記分離溝内にはガラス保護膜が形成され、前記分離溝の上端部は、前記絶縁膜と前記ガラス保護膜とで覆われていることを特徴とする。
【００２０】
また、本発明のメサ型半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜をパターニングして分離溝を形成するための第１の開口部を形成する工程と、前記絶縁膜をマスクとして、前記第１の開口部の下の前記半導体基板をエッチングし、分離溝を形成する工程と、前記分離溝内にディスペンサーによりガラスペーストを選択的に描画形成する工程と、前記半導体基板を熱処理して前記ガラスペーストをガラス保護膜に形成する工程と、を備え、前記分離溝を形成する工程において、前記半導体基板のエッチングが等方的エッチング成分を有することを特徴とする。
【００２１】
前記分離溝を形成する工程において、前記絶縁膜のエッチングレートが前記半導体基板のエッチングレートよりも遅くなるようにしたことが好ましい。
【００２２】
前記絶縁膜をパターニングする工程において、前記半導体基板上に電極を設けるための電極形成用開口部を同時に形成したことが好ましい。
【００２３】
前記半導体基板にｐｎ接合部を形成する工程をさらに備え、前記分離溝の内壁に前記ｐｎ接合部が露出するようにしたことが好ましい。
【発明の効果】
【００２４】
本発明によれば、素子分離溝の上端部にかぶさるように分離溝を形成する際のマスクパターンとなる絶縁膜を残し、それからガラスペーストを描画形成するようにしたので、分離溝の上端部における絶縁膜の局所的な薄膜化を防止でき、高耐圧かつ高信頼性を有する半導体装置を実現できる。
【００２５】
さらに、ガラスペーストをディスペンス法により形成しているため、分離溝内に均一に厚く塗布でき、分離特性をさらに向上できる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について、図面を用いて具体的に説明する。
【００２７】
図１は本発明の実施の形態におけるメサ型半導体装置の製造工程説明図である。
【００２８】
比抵抗６０Ω・ｃｍ、厚さ３００μｍのｎ-型半導体ウエハ１の裏面側より半導体ウエハ１の不純物濃度より高濃度のリン等のｎ型不純物を熱拡散して、拡散深さ約１８０μｍ、表面濃度２×１０20／ｃｍ3のｎ++型カソード領域２を形成する。
【００２９】
その後、カソード領域２と反対側に、半導体ウエハ１の不純物濃度より高濃度のボロン等のｐ型不純物を選択的に熱拡散させて、拡散深さ５０μｍ〜６０μｍ、表面濃度１×１０17／ｃｍ3のｐ型アノード領域３を各素子単位に形成する。
【００３０】
そしてアノード領域３を含む半導体ウエハ１の表面に、ＣＶＤ法を用いてＳｉＯ2膜４を堆積させる（図１（ａ））。
【００３１】
しかるのち、ＳｉＯ2膜４をパターニングして、アノード領域３に接続するための電極形成用開口部５の窓開けを行う。また、電極形成用開口部５の窓開けと同時に各素子単位の分離溝形成領域の二酸化珪素膜を選択的に除去し、接合分離形成開口部７を幅５００μｍで形成する（図１（ｂ））。このとき、接合分離形成開口部７にはｐｎ接合部６が露出するようにする。
【００３２】
その後、電極形成用開口部５のみをマスクパターン（図示せず）で覆って、このパターンとＳｉＯ2膜４とをマスクとして、各素子単位に分離するための深さ１００μｍ以上、幅５００μｍ程度の分離溝８をウエットエッチングによって形成する。その後、マスクパターンを除去する（図１（ｃ））。このとき、半導体ウエハ１上に残ったＳｉＯ2膜４は、シリコンよりもウエットエッチングレートが遅いので、図１（ｃ）に示すように分離溝８の上端部でＳｉＯ2膜４がオーバーハング部１０を持つようになり、分離溝８の上端部が露出しない。
【００３３】
次に、粉ガラスなどの粉末を感光性物質などに混合したガラスペースト（図示せず）を各素子単位の分離溝８にディスペンサーで描画塗布し、接合分離形成開口の幅５００μｍで半導体ウエハの分離溝部８に塗布する。
【００３４】
しかるのち、減圧炉にウエハ１を入れ、減圧下で約９００℃、６０分間のガラス焼成用熱処理を行い分離溝部に露出するＰＮ接合部６を覆うようにガラス保護膜９を形成する（図１（ｄ））。
【００３５】
本実施の形態によれば、分離溝８の上端部にかぶさるようにＳｉＯ2膜４を残し、それからガラスペーストを描画形成するようにしたので、分離溝８の上端部における絶縁膜の局所的な薄膜化を防止でき、高耐圧かつ高信頼性を有する半導体装置を実現できる。
【００３６】
さらに、ガラスペーストをディスペンス法により形成しているため、分離溝内に均一に厚く塗布でき、分離特性をさらに向上できる。
【００３７】
なお、本実施の形態では、電極形成用開口部と分離形成用開口部とを同時に形成したが、先に分離形成用開口部を形成し、さらに分離溝を形成した後に、電極形成用開口部を形成するようにしてもよい。
【００３８】
また、本実施の形態では、ウエットエッチングにより分離溝を形成したが、ドライエッチングあるいはドライエッチングとウエットエッチングとの組み合わせによって行ってもよい。その際には、完全な異方性エッチングではなく、等方性エッチングが組み合わさるようにする必要がある。そのようにすることで、オーバーハング部が形成されるからである。
【００３９】
また、本実施の形態では、メサ型ダイオードについて示したが、バイポーラトランジスタやＭＯＳトランジスタ等にも本発明を適用しても同様の効果が得られる。
【産業上の利用可能性】
【００４０】
本発明のメサ型半導体装置は、高耐圧かつ高信頼性を有し、パワー用途の半導体装置として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態におけるメサ型半導体装置の製造工程説明図
【図２】従来の技術におけるメサ型半導体装置の製造工程説明図
【符号の説明】
【００４２】
１  ｎ-型半導体ウエハ
２  ｎ++型カソード領域
３  ｐ型アノード領域
４  ＳｉＯ2膜
５  電極形成用開口部
６、６ａ、６ｂ  ＰＮ接合部
７  分離形成用開口部
８  分離溝
９  ガラス保護膜
９ａ  ガラスペースト
１０  オーバーハング部
【図１】
2006100694.tif 000003
【図２】
2006100694.tif 000004