(57)【要約】【課題】レギュレータ回路における過電流の状態を防止するコンバータ回路を提供する。【解決手段】ＤＣ電圧入力に結合されかつ負荷に接続可能なコンバータは、第１の回路点と第２の回路点との間に結合された信号応答スイッチを含む。電流の流れは、閉鎖状態にあるときのスイッチによって第２の回路点に方向付けられ、負荷を迂回する。レギュレータ回路の出力は、スイッチの制御入力に結合される。レギュレータ回路は、検知された負荷パラメータを受取るための第１の入力と、スイッチが閉鎖状態にあるときに第２の回路点における検知された電流レベル信号を受取るための第２の入力と、スイッチが開放状態にあるときに第２の回路点における、直接測定されかつ検知された電流レベル信号を受取るための第３の入力とを有する。スイッチが開放状態に置かれるための一定の最小時間が設定される。第３の入力は、スイッチが再び閉鎖されることを阻止し、スイッチに対して電流限界の保護を提供する。【選択図】図２
2006197794.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧レベルで入力ＤＣ電圧を受取り、かつ、第２の電圧レベルで出力ＤＣ電圧を負荷に提供するように接続可能なコンバータ回路であって、
スイッチと、
スイッチがオン状態にあるときに第１の電流経路とを備え、第１の電流経路は負荷を迂回し、前記コンバータ回路はさらに、
スイッチがオフ状態にあるときに第２の電流経路を備え、第２の電流経路は一方向電流を伝える装置を含み、前記コンバータ回路はさらに、
スイッチに結合され、負荷パラメータと、スイッチがオン状態にあるときにスイッチを通る電流と、スイッチがオフ状態にあるときに一方向電流を伝える装置を通る電流とのそれぞれに関連する信号を受取るように構成され、当該信号に応答してスイッチの状態を制御する制御回路を備える、コンバータ回路。
【請求項２】
制御回路は、スイッチ電流が所定のレベルに到達するとオフ状態のスイッチ状態を開始し、制御回路は、一定の時間期間にわたってスイッチのオフ状態を維持するための遅延回路を含む、請求項１に記載のコンバータ回路。
【請求項３】
制御回路は、負荷パラメータがしきい値レベルを超えたときに、一定の時間期間の後にオフ状態の状態からオン状態の状態へのスイッチの遷移を開始する、請求項２に記載のコンバータ回路。
【請求項４】
前記遷移は、一方向電流を伝える装置を通る電流が過剰なレベルにあるときに阻止される、請求項３に記載のコンバータ回路。
【請求項５】
負荷と制御回路との間に結合される負荷電圧フィードバック回路をさらに備え、負荷パラメータは負荷電圧である、請求項１に記載のコンバータ回路。
【請求項６】
出力ＤＣ電圧は、入力ＤＣ電圧の極性から極性が反転される、請求項１に記載のコンバータ回路。
【請求項７】
ＤＣ電圧入力に結合されかつ負荷に接続可能なコンバータ回路であって、
第１の回路点と第２の回路点との間に結合される信号応答スイッチと、
出力がスイッチの制御入力に結合されるレギュレータ回路とを備え、レギュレータ回路は、その第１の入力において、検知された負荷パラメータ信号を受取り、その第２の入力において、スイッチが閉鎖状態にあるときの第２の回路点における検知された電流レベル信号を受取り、その第３の入力において、スイッチが開放状態にあるときの第２の回路点における検知された電流レベル信号を受取る、コンバータ回路。
【請求項８】
第１のレギュレータ回路入力に結合される負荷電圧フィードバック回路をさらに備え、負荷パラメータは負荷電圧である、請求項７に記載のコンバータ回路。
【請求項９】
第２の回路点は入力電源端子である、請求項７に記載のコンバータ回路。
【請求項１０】
第２の電源端子に結合される入力端子をさらに備え、負荷パラメータは、第２の電源端子の電圧の極性とは反対の極性の負荷電圧である、請求項９に記載のコンバータ回路。
【請求項１１】
レギュレータ回路の第３の入力は、一方向電流を伝えるように作動可能な回路素子に結合され、回路素子は、入力電源端子と直列接続される、請求項９に記載のコンバータ回路。
【請求項１２】
回路素子はダイオードである、請求項１１に記載のコンバータ回路。
【請求項１３】
レギュレータ回路は、出力が信号応答スイッチの制御入力に結合されるラッチ回路と、第１の入力および第３の入力に結合されるセット入力端子と、第２の入力に結合されるリセット入力端子とを含む、請求項１１に記載のコンバータ回路。
【請求項１４】
ラッチ回路のリセット出力端子とセット入力端子との間に結合される遅延回路をさらに備える、請求項１２に記載のコンバータ回路。
【請求項１５】
レギュレータを制御するための方法であって、
負荷パラメータが予め定められたレベルを超えたことに応答して第２の回路点に第１の回路点を結合するステップと、
結合状態中に、第１の回路点と第２の回路点との間の電流が電流のしきい値レベルを超えたことに応答して、第２の回路点から第１の回路点を分離するステップと、
第１の回路点の、第２の回路点への再結合を、分離するステップの後に少なくとも一定時間期間だけ遅延させるステップと、
過剰な電流状態の間に再結合を阻止するステップとを含む、方法。
【請求項１６】
負荷パラメータは負荷電圧である、請求項１５に記載の方法。
【請求項１７】
第２の回路点は電源端子である、請求項１６に記載の方法。
【請求項１８】
過剰な回路状態は、分離された状態中における、電源端子での電流レベルである、請求項１７に記載の方法。
【請求項１９】
再結合を阻止するステップは、第２の回路点と直列接続されたダイオードを通る電流を検知するステップを含む、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、直流電圧レギュレータに関し、より特定的には、ＤＣ／ＤＣコンバータの電流限界の制御に関する。
【背景技術】
【０００２】
背景
従来のステップアップＤＣ／ＤＣコンバータを図１に示す。インダクタ１０およびダイオード１２が入力（ＶIN）端子と出力（ＶOUT）端子との間に直列接続される。入力端子は一般に、ＤＣ源に接続され、制御された出力は負荷に接続される。キャパシタ１４は出力端子と接地との間に接続される。信号応答スイッチ１６および抵抗器１８は、インダクタ／ダイオードの接合部と接地との間に直列接続される。このスイッチは、そのベースがスイッチドライバ回路２２を介してラッチ２０の出力に接続されるトランジスタによって表わされる。ラッチのセット端子はＡＮＤゲート２４の出力に接続される。遅延回路２６の入力は、ラッチのリセット出力に接続され、出力は、ＡＮＤゲートの第１の入力に接続される。ＡＮＤゲートの第２の入力は、比較器２８の出力に接続される。比較器の第１の入力は、出力パラメータに関連するフィードバック信号を受取る。出力パラメータは、出力における電圧であり得、フィードバック信号はフィードバック回路３０を介して生成され得、フィードバックは、比較器の第２の入力に印加される基準電圧３２との比較のため適宜調節される。ラッチ２０のリセット端子は第２の比較器３４の出力に接続される。比較器３４の第１の入力は、スイッチ１６と抵抗器１８との接合部に接続される。比較器３４の第２の入力は、基準電圧回路３６に接続される。
【０００３】
動作時に、スイッチ１６がオンの状態すなわち閉鎖状態になると、電流がインダクタ１０および抵抗器１８を介してソースＶINから接地に流れる。抵抗器１８は、スイッチの閉鎖時にスイッチを通る電流レベルを示す検知素子である。スイッチを通る電流が基準電圧３６のしきい値レベルまで増大すると、比較器３４は信号を出力してラッチ２０をリセットし、それによってスイッチ１６をオフにする。スイッチがオフにされると、インダクタに蓄積されたエネルギがキャパシタ１４に伝達される。遅延回路２６は、最小限の時間間隔が生じるまで、ハイのラッチリセット出力信号がＡＮＤゲート２４の入力に印加されないようにし、それによってスイッチ１６のターンオンが遅延される。その後、フィードバックレベルが比較器２８への基準入力を超えると、スイッチは再びオンにされる。
【０００４】
ブーストレギュレータとして一般に公知であり、ここに示す特に従来の回路において、調整電圧の出力ＶOUTは、電圧入力ＶINよりも大きさの点でより高い電圧レベルを有し、電圧入力ＶINと同じ極性を有する。公知のコンバータは、たとえばリニア・テクノロジー（Linear Technology）のＬＴ３４６３およびＬＴ３４６４コンバータである。インダクタおよび容量性素子を適切に配置することにより、ブーストレギュレータの出力電圧に、入力電圧の極性と反対の極性を与えることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ブーストコンバータの構成において、インダクタ１０を通る入力電流は連続的であり、スイッチ１６またはダイオード１２のいずれかを通って流れる。スイッチ１６の最小オフ時間が一定であると、インダクタ内の電流が、スイッチの最大電流の可能出力を上回ることがあり得る。このような状況は、たとえば、接地への出力の短絡中に、または、回路に電力が印加された直後のキャパシタ１４の充電中に、または、初期動作に際して他の回路
キャパシタの任意のこのような充電中に、生じ得る。電流が基準３６の電流限界のしきい値を超えたことを比較器３４が判断し得る前に、スイッチを有限時間だけオンにして、インダクタの電流をサンプリングしなければならない。インダクタの電流は、スイッチのオフ時間中に、短いオン時間中に増大したのと同じ分だけ一定の割合で減少しない。なぜなら、インダクタにかかる小さな逆電圧が存在するためである。そのため、過剰なスイッチ電流が生じて、スイッチだけでなくレギュレータの損傷または破損を生じ得る。
【０００６】
考え得る過剰なインダクタ電流に対処する先行の方法は、一般に周波数フォールドバック措置として公知である。これらの方法は、ローの出力フィードバック状態を検知し、それに応じてスイッチの制御回路の発振期間を延長するか、または遅延期間を延長することにより、一定量だけスイッチのオフ時間を長くする。周波数フォールドバック方法は、オフ時間の延長がスイッチ電流の暴走を防ぐのに十分ではないことが考えられるために不利である。外部素子の値が未知であるために、設定されたオフ時間が過剰に長くなっているおそれがあり、それによって通常動作中の出力電流の可能出力を必要以上に（ＶIN）制約してしまう。
【０００７】
したがって、レギュレータ回路における過電流の状態を防止するために、改良された実現例が必要とされる。
【課題を解決するための手段】
【０００８】
開示
この発明は、先行技術における上述の必要性を満たす。ＤＣ電圧入力に結合されかつ負荷に接続可能なコンバータにおいて、信号応答スイッチが、第１の回路点と、第２の回路点、好ましくは接地の電源端子との間に結合される。負荷電圧は、ＤＣ電圧入力の極性とは反対の極性を有し得る。電流の流れは、スイッチが閉鎖状態にあるときにスイッチによって第２の回路点に方向付けられ、負荷を迂回する。レギュレータ回路の出力は、スイッチの制御入力に結合される。レギュレータ回路は、検知された負荷パラメータ信号を受取るための第１の入力と、スイッチが閉鎖状態にあるときの第２の回路点における検知された電流レベル信号を受取るための第２の入力と、スイッチが開放状態にあるときの第２の回路点における検知された電流レベル信号を受取るための第３の入力とを有する。検知された負荷のパラメータ信号は、負荷電圧に関連することが考えられ、第１のレギュレータ回路の入力に結合された負荷電圧フィードバック回路から得ることができる。レギュレータ回路の第３の入力は、好ましくは一方向電流を伝えるように作動し得る回路素子、たとえばダイオードに結合される。回路素子は、接地の入力電源端子に直列接続される。ダイオードおよび接地端子を通る電流は、スイッチのオフ状態中に直接測定され、第３の入力をレギュレータ回路に提供する。ラッチ回路の出力は、スイッチの制御入力に結合され、セット入力端子は第１の入力および第３の入力に結合され、リセット入力端子は遅延回路を介して第２の入力に結合される。
【０００９】
動作時に、第１の回路点は、負荷パラメータ、たとえば負荷電圧が予め定められたレベルを超えたことに応答してスイッチにより第２の回路点に結合される。第１の回路点は、結合状態中に、第１の回路点と第２の回路点との間の電流が電流のしきい値レベルを超えたことに応答して、第２の回路点から分離（decouple）される。その後、第１の回路点の第２の回路点への再結合は、少なくとも一定の時間期間だけ遅延される。第２の回路点における過剰な電流の状態中は、再結合が阻止される。したがって、スイッチのオフ時間は、目標となるインダクタ電流を得てからスイッチがオンになるのに必要とされる分だけ調節される。したがって、発振期間または一定のオフ時間を、従来のレギュレータで設定されるよりも小さな値に設定することができ、したがって外部構成要素の一層の小型化と、より高い出力密度とを実現することができる。
【００１０】
この発明のさらに別の利点は、以下の詳細な説明から、当業者には容易に明らかになるであろう。詳細な説明では、この発明の好ましい実施例のみが、この発明の実施が企図される最良のモードの単なる例示として図示および説明されている。認識されるように、この発明の他の異なる実施例が可能であり、そのいくつかの詳細はすべて、この発明から逸脱することなくさまざまな自明の点で変更可能である。したがって、図面および説明は、限定ではなく本質的に例示として考えられるべきである。
【００１１】
この発明は、添付の図面において限定ではなく例示として示されており、図中、同一の参照符号は同一の要素を指す。
【発明を実施するための最良の形態】
【００１２】
詳細な説明
この発明は、図２により例示される。図２は、正の入力電圧ＶIN、たとえば５Ｖと、負の出力電圧ＶOUT、たとえばマイナス８Ｖとを有するインバーティングＤＣ／ＤＣコンバータを示す。この発明が、任意の所定のＤＣ源から任意の特定の所望のレベルの調整された出力電圧をいずれかの極性で提供し得るその他のブーストコンバータ回路に適用可能であることを理解されるべきである。入力端子ＶINと出力端子ＶOUTとの間にインダクタ１１０、キャパシタ１１１、およびインダクタ１１２が直列接続される。キャパシタ１１３は出力端子と接地との間に接続される。トランジスタとして示される信号応答スイッチ１１４および抵抗器１１５は、インダクタ１１０およびキャパシタ１１１を接合する回路点１１６と接地との間に直列接続される。キャパシタ１１１は、回路点１１７においてインダクタ１１２に接続される。回路点１１７と接地との間にショットキーダイオード１１８および抵抗器１１９が直列接続される。トランジスタ１１４のベースは、スイッチドライバ回路１２２を介してラッチ１２０の出力に結合される。ラッチのセット端子は、ＡＮＤゲート１２４の出力に接続される。ラッチのリセット出力は、遅延回路１２６を介してＡＮＤゲート１２４の入力に接続される。ＡＮＤゲートの第２の入力は、比較器１２８の出力に接続される。抵抗器１３０が比較器１２８の第１の入力とＶOUT端子との間に接続される。第１の比較器の入力はまた、基準電圧１３２および抵抗器１３３を介してＶIN端子に直列接続される。したがって、第１の比較器の入力に印加される電圧は、出力電圧に関連するフィードバック信号を表わす。比較器１２８の第２の入力端子は接地に接続される。ＡＮＤゲート２４の第３の入力は、比較器１３４の出力に接続される。比較器１３４の第１の入力は、基準電圧１３５に接続される。比較器１３４への第２の入力は、ダイオード１１８の抵抗器１１９との接合部においてダイオード１１８に接続される。ラッチ１２０のリセット端子は、比較器１３６の出力に接続される。比較器１３６の第１の入力は、スイッチ１１４と抵抗器１１５との接合部に接続される。比較器１３６の第２の入力は、基準電圧回路１３７に接続される。
【００１３】
切替サイクル中にスイッチ１１４はオンになり、インダクタ１１０および１１２を介して電流を引込む。インダクタ内の電流は、抵抗器１１５の両端の電圧が基準電圧１３７を超えるまで一定の割合で増加して、比較器１３６にラッチをリセットさせかつスイッチをオフにさせる。スイッチがオフになると、スイッチを通って流れていたインダクタ電流が、今度はダイオード１１８および抵抗器１１９を介して接地に流れる。ダイオードには順バイアスがかけられ、インダクタ電流は一定の割合で減少する。スイッチは、遅延回路１２６が設定した時間期間が経過するまで再びオンになることができない。フィードバック比較器１２８の出力がローであり、出力電圧が所望のレベルに調整されていることを示すとき、スイッチはオンにならない。比較器１２８は、出力電圧が所望のレベルを超えたときにハイの出力を生成する。その時点で、ＡＮＤゲート１２４への他の入力がハイである場合に、スイッチ１１４はオンとなる。ＡＮＤゲート１２４への第３の入力、すなわち比較器１３４の出力のレベルは、ダイオード１１８を通る電流を監視することに依存する。電流は、スイッチ１１４がオフであるときにのみダイオードを通って流れる。スイッチの
ターンオンは、抵抗器１１９を検知することによって測定されるように、ダイオード電流が一定の割合で減少して基準電圧１３５によって設定された値を下回るまで、比較器１３４によって阻止される。
【００１４】
たとえば、５Ｖの正のＤＣ入力からマイナス８Ｖの調整された出力電圧を提供するための、上述の回路に対する基準電圧値は、基準電圧１３２に対して１．２５０ｖであり得、基準電圧１３５および１３７に対して２４ｍｖであり得、他の回路素子の適切な調節を伴う。電流値を直接測定することから、スイッチのオフ時間は、目標となるインダクタ電流を得てからスイッチがオンにされるのに必要な分だけ調節される。したがって、過剰なスイッチ電流による、スイッチまたはレギュレータへの損傷を回避することができる。遅延回路１２６によって管理される一定の最小オフ時間を、従来の構成よりも小さな値に設定することができ、その結果、外部構成要素の一層の小型化と、より高い出力密度とが得られる。
【００１５】
この開示では、この発明の単に好ましい実施例と、単にその汎用性のいくつかの例とが図示および説明されているにすぎない。この発明がさまざまな他の組合せおよび環境で使用可能であり、この明細書に記載する発明の概念の範囲内で変更または変形可能であることを理解されたい。たとえば、ダイオード電流の検知は、オンチップ抵抗素子および集積されたショットキーダイオードか、または代替的に、外部素子を用いて行なわれてよい。この明細書において、例示するインバーティングレギュレータ回路に関して記載した概念は、他の周知のレギュレータ構成にも同様に適用可能である。
【図面の簡単な説明】
【００１６】
【図１】公知のステップアップＤＣ／ＤＣコンバータの図である。
【図２】この発明に従ったコンバータの図である。
【符号の説明】
【００１７】
１１０  インダクタ、１１１  キャパシタ、１１２  インダクタ、１１３  キャパシタ、１１４  信号応答スイッチ、１１５  抵抗器、１１６  回路点、１１７  回路点、１１８  ショットキーダイオード、１１９  抵抗器、１２０  ラッチ、１２２  スイッチドライバ回路、１２４  ＡＮＤゲート。
【図１】
2006197794.tif 000003
【図２】
2006197794.tif 000004