(57)【要約】【課題】  広帯域変調信号においてＥＥＲ法を行う方法を提供する。【解決手段】  変調信号生成回路１０１で生成された変調信号は振幅成分を検波され、周波数選択回路１０３、１０５で帯域分割され、高い周波数帯域の振幅成分は周波数変換回路１０６によりダウンコンバートされる。周波数選択回路１０３で選択された振幅成分と、周波数変換回路１０６により周波数変換された振幅成分はそれぞれ演算増幅器１０４、１０７で増幅され、演算増幅器１０７で増幅された信号は周波数変換回路１０８によりアップコンバートされ、もとの周波数帯域に戻される。演算増幅器１０４と周波数変換器１０８の出力振幅は加算器１０９で加算され、直流変換される。直流変換後の振幅はそれぞれ、周波数選択回路１１１、１１３で帯域分割され、帰還量を調整されたあと、演算増幅器１０４、１０７に帰還される。【選択図】        図１
2006135422.tif 000002
【特許請求の範囲】
【請求項１】
位相成分と振幅成分とを含む変調信号から前記振幅成分を検出し、前記振幅成分を直流変換するとともに、前記変調信号を高周波に周波数変換し、前記直流変換された振幅成分と前記周波数変換された変調信号とを掛け算して変調波を生成し、かつ帰還処理により直流変換される振幅成分のレベルを補正する送信方法であって、
前記直流変換される振幅成分を複数の周波数帯に帯域分割し、
前記複数の周波数帯の少なくとも一つの第1の周波数帯に周波数選択された振幅成分については周波数変換を伴わない帰還処理を行い、
前記複数の周波数帯の少なくとも一つの第２の周波数帯に周波数選択された振幅成分については周波数変換および周波数逆変換を伴う帰還処理を行い、
帰還処理された全ての周波数帯の振幅成分を互いに加算合成した後直流変換する送信方法。
【請求項２】
前記直流変換された振幅成分を帰還処理する請求項１記載の送信方法。
【請求項３】
前記変調波に含まれる振幅成分を帰還処理する請求項１記載の送信方法。
【請求項４】
位相成分と振幅成分とを含む変調信号を生成する変調信号生成手段と、
前記変調信号生成手段により生成された前記変調信号の少なくとも振幅成分を検出する変調信号検出手段と、
前記変調信号検出手段で検出された振幅成分を直流変換して出力する直流変換手段と、
前記変調信号生成手段から出力される変調信号を周波数変換して変調波を出力する第１の周波数変換手段と、
前記第１の周波数変換手段から出力される変調波と前記直流変換手段から出力される振幅成分とを入力し、前記変調波を増幅するとともに、出力部で前記変調波と前記振幅成分とを掛け算して出力する高周波電力増幅器とを備えた送信回路であって、
前記変調信号生成手段により生成された少なくとも振幅成分を、複数の周波数帯域に分割する変調信号帯域分割手段を備え、
前記変調信号帯域分割手段が、少なくとも一つの第１の変調信号帯域分割手段と、少なくとも一つの第２の変調信号帯域分割手段とからなり、
前記第１の変調信号帯域分割手段が、
前記変調信号検出手段により生成された少なくとも振幅成分を周波数選択する、少なくとも一つの第１の周波数選択手段と、
前記直流変換手段で直流変換された振幅成分を周波数選択する、少なくとも一つの第２の周波数選択手段と、
前記第２の周波数選択手段で周波数選択された振幅成分をある帰還量をもって帰還する第１の帰還手段と、
前記第１の周波数選択手段からの振幅成分と前記第１の帰還手段からの振幅成分を入力して、前記第１の周波数選択手段からの振幅成分を増幅する第１の増幅手段とで構成され、
前記第２の変調信号帯域分割手段が、
前記変調信号検出手段により生成された少なくとも振幅成分を周波数選択する、少なくとも一つの第３の周波数選択手段と、
前記第３の周波数選択手段によって周波数選択された振幅成分を周波数変換する少なくとも一つの第２の周波数変換手段と、
前記直流変換手段で直流変換された振幅成分を周波数選択する、少なくとも一つの第４の周波数選択手段と、
前記第４の周波数選択手段で周波数選択された振幅成分を、周波数変換する第３の周波数変換手段と、
前記第３の周波数変換手段で周波数変換された振幅成分を、ある帰還量をもって帰還する第２の帰還手段と、
前記第２の周波数変換手段からの振幅成分と前記第２の帰還手段からの振幅成分を入力して、前記第２の周波数変換手段からの振幅成分を増幅する第２の増幅手段と、
前記第２の増幅手段からの振幅成分を周波数変換する第４の周波数変換手段とで構成され、
前記第１の変調信号帯域分割手段からの振幅成分と前記第２の変調信号帯域分割手段からの振幅成分とを加算し、加算された信号を前記直流変換手段に出力する加算手段をさらに備えた送信回路。
【請求項５】
前記変調信号検出手段は、前記変調信号の位相成分をも検出するものであり、
前記第１の周波数変換手段に入力される変調信号が前記変調信号検出手段からの位相成分である請求項４記載の送信回路。
【請求項６】
前記変調信号生成手段と、前記変調信号検出手段と、前記第１および第３の周波数選択手段と、前記第２の周波数変換手段とが第１の集積回路として集積され、
前記第１および第２の増幅手段と、前記加算手段と、前記第２および第４の周波数選択手段と、前記第１、第３および第４の周波数変換手段と、前記第１および第２の帰還手段とが第２の集積回路として集積され、
前記高周波電力増幅器と、前記直流変換手段とが第３の集積回路として集積された請求項４記載の送信回路。
【請求項７】
位相成分と振幅成分とを含む変調信号を生成する変調信号生成手段と、
前記変調信号生成手段により生成された前記変調信号の少なくとも振幅成分を検出する第１の変調信号検出手段と、
前記第１の変調信号検出手段により検出された少なくとも振幅成分の周波数を選択する第１の周波数選択手段と、
前記第１の変調信号検出手段により検出された少なくとも振幅成分の前記第１の周波数選択手段と異なる周波数を選択する第２の周波数選択手段と、
直流変換手段と、
前記変調信号生成手段から出力される変調信号を周波数変換する第１の周波数変換手段と、
前記第１の周波数変換手段から出力される変調波と前記直流変換手段からの振幅信号とを入力し、前記変調波を増幅するとともに、出力部で前記変調波と前記振幅成分とを掛け算して出力する高周波電力増幅器と、
前記高周波電力増幅器の出力電力を帰還する帰還手段と、
前記帰還手段の出力電力を周波数変換する第２の周波数変換手段と、
前記第２の周波数変換手段の出力信号の少なくとも振幅成分を検出する第２の変調信号検出手段と、
前記第２の変調信号検出手段と第１の周波数選択手段とからの２つの信号を比較し、比較結果を元に補正された振幅信号を生成する第１の比較補正手段と、
前記第２の変調信号検出手段と第２の周波数選択手段とからの２つの信号を比較し、比較結果を元に補正された振幅信号を生成する第２の比較補正手段と、
前記第１の比較補正手段からの振幅信号を増幅する第１の増幅手段と、
前記第２の比較補正手段からの振幅信号を周波数変換する第３の周波数変換手段と、
前記第３の周波数変換手段からの振幅信号を増幅する第２の増幅手段と、
前記第１の増幅手段から出力される振幅成分と前記第２の増幅手段から出力される振幅成分とを加算し、前記直流変換手段に出力する加算手段とを備えた送信回路。
【請求項８】
前記第１および第２の変調信号検出手段は、前記変調信号の位相成分をも検出するものであり、
前記第１の変調信号検出手段からの振幅位相を伴う信号と、前記第２の変調信号検出手段からの振幅位相を伴う信号とを比較し、比較結果を元に補正された位相信号を生成する第３の比較補正手段を有するとともに、
前記第１の周波数変換手段の入力信号が、前記変調信号生成手段からではなく、前記第３の比較補正手段から出力される位相成分である請求項７記載の送信回路。
【請求項９】
前記変調信号生成手段と、前記第１および第２の変調信号検出手段と、前記第１および第２の比較補正手段と、前記第１および第２の周波数選択手段と、前記第３の周波数変換手段とが第１の集積回路として集積され、
前記第１および第２の増幅手段と、前記加算手段と、前記第１、第２および第４の周波数変換手段とが第２の集積回路として集積され、
前記高周波電力増幅器と、前記帰還手段と、前記直流変換手段とが第３の集積回路とし集積される請求項７記載の送信回路。
【請求項１０】
前記第２の集積回路には第３の比較補正手段も併せて集積されている請求項９記載の送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を無線で送信する送信回路に関するものである。
【背景技術】
【０００２】
一般に、振幅変調を伴う変調信号において、特にＱＡＭ（直交振幅変調）などの多値変調においては、アンテナへ電力を送信するための送信回路に配置される高周波電力増幅器には線形動作が必要となる。そのため、高周波電力増幅器の動作級としてはＡ級、あるいはＡＢ級などが用いられてきた。
【０００３】
しかしながら、通信のブロードバンド化に伴い、ＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）などマルチキャリアを用いる通信方式が利用され始め、従来のＡ級，ＡＢ級の高周波電力増幅器では高効率化が期待できなくなった。すなわち、ＯＦＤＭ変調では、サブキャリアの重ね合わせによって、瞬間的に、全くランダムに大きな電力が生成し、平均電力とその瞬間最大電力との比、ＰＡＰＲ（Peak to Average Power Ratio）が大きくなる。そのため、瞬間最大電力も線形に増幅できるよう、常に大きな直流電力を保持している必要がある。このように設定された直流電力は平均電力を増幅するには大きすぎるものであり、余った直流電力は熱となって捨てられる。その結果の電源効率は大きく低下してしまう。
【０００４】
このため、例えば電源として電池を用いる携帯型の無線機では、連続使用可能時間が短くなり、実用上問題が生じる。
【０００５】
このような課題を解決すべく、カーンの方法として知られる従来のＥＥＲ法（Envelope Elimination and Restoration）が提案されている。
【０００６】
図１８は、従来から知られているＥＥＲ法の概略を表すブロック回路図である（例えば特許文献１、２参照）。まず各ブロックの機能について説明する。
【０００７】
同図において、変調信号生成回路１９０１によって生成された変調信号は、検波回路１９０２によって、変調信号の位相成分と振幅成分とに分けて検出される。具体的には、変調信号生成回路１９０１によって生成された変調信号（複素信号：In-phase（同相信号），Quadrature（直交信号））は、その振幅成分√(I2＋Q2)と位相成分tan-1(Q/I)とに分けて検出される。これらはデジタル信号で処理されるため、後段のアナログ処理ブロックで処理を行うには、デジタル・アナログ変換器（ＤＡ変換器）でデジタル・アナログ変換する。ＤＡ変換器は例えば検波回路１９０２に含まれる。ＤＡ変換器は入力されるビット信号を、例えばオフセット・バイナリ・コード（正負の信号を扱うための変換コードの一つで、正の最大値をＤＡ変換器出力のダイナミックレンジの正の最大値から１ＬＳＢだけシフトした値とするもの）を用いてアナログ信号に変換する。したがって、検波回路１９０２から出力された位相成分は、ＤＡ変換器を経て、第１の周波数変換手段に相当する直交変調器１９０５に出力される。直交変調器１９０５ではＤＡ変換器からのＩＱ信号にそれぞれ搬送波周波数（ω）の角速度を有するＳｉｎ波、Ｃｏｓ波を掛け算し、位相成分をアップコンバートする。その後、変調波となった位相成分は高周波電力の形で高周波電力増幅器１９０６の高周波入力端子に入力される。また、振幅成分はＤＡ変換器を経て演算増幅器１９０７に入力され、増幅後直流変換手段に相当するエミッタフォロワ１９０８に入力される。エミッタフォロワ１９０８の出力振幅は、演算増幅器１９０７に入力される入力振幅と、演算増幅器１９０７の帰還端子に帰還される出力振幅の帰還量とによって決定される。帰還量は帰還手段に相当する帰還回路１９０３の例えば分圧抵抗Ｒ、ｒの抵抗値比率によって決定される。すなわち、演算増幅器１９０７への帰還量はr/（r＋R）で決定され、図１８のような非反転増幅器として演算増幅器１９０７の帰還端子を接続する場合、その利得は1+R/rとなる。図１８のようなフィードバックループを形成する理由は、直流変換器１９０８出力の振幅成分（電圧）がＤＡ変換器出力を線形増幅したものである必要があるため、直流変換器１９０８出力での線形歪み（群遅延に起因する周波数応答の乱れ）と、非線形歪み（アクティブ素子のコンダクタンスの非線形性に起因する振幅応答の乱れ）とが、とも極力小さいことが要求されるからである。したがって、演算増幅器１９０７の帰還端子に直流変換器１９０８の出力を帰還し、演算増幅器１９０７の入力と直流変換器１９０８の出力の誤差が小さくなるようフィードバックループを形成する。そのようにして直流変換器１９０８で出力された電圧は高周波電力増幅器１９０６の電源（ドレインあるいはコレクタ端子）に入力される。高周波電力増幅器１９０６が飽和型であるとすると、高周波電力増幅器１９０６の出力電圧は電源電圧に比例する。したがって、高周波電力増幅器１９０６の出力で位相成分と振幅成分が掛け算され、
【０００８】
【数１】
2006135422.tif 000003
となり、復調器でダウンコンバート（搬送波周波数：ω）すれば、変調信号
【０００９】
【数２】
2006135422.tif 000004
を線形にアップコンバートした変調波が再現される。
【００１０】
次に電力効率の考え方について説明する。
【００１１】
ここで、ＯＦＤＭ変調信号の具体例として、ＩＥＥＥ８０２．１１ａ規格で用いられる変調信号（サブキャリア数５２、変調帯域幅１６．２５ＭＨｚ）について考える。ＯＦＤＭ信号の最大瞬間電力は５２本のサブキャリアの最大振幅がすべて重なった場合に得られる。Ak（最大値で規格化）、Bk、ωをそれぞれ一次変調の振幅、位相、搬送波周波数とすると、その電力は
【００１２】
【数３】
2006135422.tif 000005
に比例する。すべてのサブキャリアが最大値をとったとすると、Ak=1となるため、
【００１３】
【数４】
2006135422.tif 000006
となる。これを展開すると各サブキャリアの２乗の和と、異なるサブキャリアの積の和の２倍との足し算となる。すなわち瞬間最大電力は、５２本のサブキャリアそれぞれの電力の合計と、さらに異なるサブキャリアの積の和の寄与分として、５２本のサブキャリアから２本のサブキャリアを選ぶ組合せの数の２倍（振幅は１だから積は１）の足し算となる。すなわち、５２＋２＊52Ｃ2＝５２＋５２＊５１である。
【００１４】
次に平均電力は、
【００１５】
【数５】
2006135422.tif 000007
を基本波の周期１／３１２．５ｋＨｚで積分するが、サブキャリアはすべて直交しているため、異なるサブキャリアの積の和の寄与は０である。したがって、平均電力は、
【００１６】
【数６】
2006135422.tif 000008
となり（＜＞は時間平均を表す）、結果５２本のサブキャリアそれぞれの平均電力の合計となる。ＯＦＤＭ変調は一次変調（ＢＰＳＫ、ＱＰＳＫ、１６ＱＡＭ、６４ＱＡＭ）に対して、フィルタをかけないため、シングルキャリア変調におけるようなフィルタリングによる振幅の暴れはなく、一次変調のＰＡＰＲは純粋にデータマッピングの方式に依存する。ＩＥＥＥ８０２．１１ａ規格では＜Ak＞2がすべて１になるようにマッピングされる。下にシンボル点とその規格化係数を示す。
BPSK  : ±1
QPSK  : (±1±j) / sqrt(2)
16QAM : ([-3,-1,1,3] + [-3,-1,1,3]j) / sqrt(10)
64QAM : ([-7,-5,-3,-1,1,3,5,7] + [-7,-5,-3,-1,1,3,5,7]j) / sqrt(42)
規格化係数1/sqrt(2)、1/sqrt(10)、1/sqrt(42)は、上述のように電力が１になるように決められているため、１次変調のＰＡＰＲは０ｄＢとなる。したがって、ＯＦＤＭ変調のＰＡＰＲは
10*log(52+52*51)/52＝10*log(52)＝17dB
となる。なお、sqrt(ｘ)は値ｘの平方根を意味する。
【００１７】
ただし、実際の変調において、すべてのサブキャリアが同時に最大値を取る確率は非常に低く、ＩＥＥＥ８０２．１１ａ規格で規定される変調精度を満足するために必要とされる高周波電力増幅器出力でのバックオフ（線形増幅器が線形応答から１ｄＢ圧縮する出力電力（Ｐ１ｄＢ）と平均出力電力との比）は７ｄＢ程度である。すなわち、ＯＦＤＭ変調では高周波電力増幅器はＰ１ｄＢの２０％（＝７ｄＢバックオフ）の電力を平均電力として動作していることになる。前述のように残りの８０％は電力増幅に寄与することなく捨てられている。例として線形増幅器の動作級であるＡ級増幅器を考えると、その飽和動作での電源効率は５０％であるが、ＯＦＤＭ変調波を扱うには、その２０％すなわち電源効率１０％で動作させていることになる。以上のように、ＯＦＤＭ変調波はＰＡＰＲが大きいため、線形増幅器を大きなバックオフで動作させることになり、高周波電力増幅器の低効率が問題となる。
【００１８】
次にＥＥＲ法を用いることによる効果について説明する。
【００１９】
ＥＥＲ法は上述の問題を解決する手段の一つであり、前述のように複素ベクトルで表される変調信号を極座標変換し位相成分と振幅成分とに分離する。分離された位相成分は、振幅が一定な変調信号であるため、変調波のＰＡＰＲは０ｄＢである。したがって、高周波電力増幅器を飽和動作させることが可能である。高周波電力増幅器の飽和時の出力電力は、動作級に関わらず、負荷一定であれば電源電圧（ドレインあるいはコレクタに与える電圧）の２乗に比例する。すなわち、出力電圧は電源電圧に比例する。高周波電力増幅器が飽和動作しているという条件の下、高周波電力増幅器の電源電圧に変調信号の振幅成分に比例倍した電圧を与えれば、高周波電力増幅器に入力された位相成分の変調波と振幅成分とは高周波電力増幅器の出力部で掛け算され、線形な変調信号が復元されることになる。以上が基本的なＥＥＲの動作となる。ただし、高周波電力増幅器が飽和動作をしていなくとも、すなわち、電源電圧と出力電圧とが非線形な応答をしていても、歪み補正を行えば、ＥＥＲは動作可能である。
【００２０】
高周波電力増幅器は飽和電力だけを問題にするため、入出力応答が非線形であっても問題ない。すなわち、高周波電力増幅器が高効率動作する動作級Ｂ、Ｃ、Ｆ、Ｅ級等を用いることができる。Ｂ級とは高周波電力増幅器を半波整流器とする動作級で、入力電圧振幅の半分の区間のみ電流が流れる。フーリエ級数展開の結果、Ｂ級動作の基本波成分はＡ級動作と同じ振幅をもつため出力電力は変わらないが、直流成分は２／πとなる。したがって、飽和効率は７８．５％に達する。Ｃ級はさらに電流の流れる区間を短くする動作級で電流のＯＮ／ＯＦＦのデューティー比が５０％からずれるため、基本波成分の振幅も小さくなり、出力電力は低下する。さらに、直流成分と基本波成分はデューティー比に対して複雑に変化するため、デューティー比によってはＢ級動作より効率が悪化する。一方、Ｆ級、Ｅ級などは、スイッチングモードの動作級であり、高周波電力増幅器をスイッチとして動作させる。出力電流の波形は矩形波に近づくため、効率が上がるだけでなく、最大直流電流で規格化された電流の基本波成分が２／πに近づく。したがって、Ｂ級（基本波成分は１／２）の場合と比べて、最大で（２／π）／（１／２）＝４／π倍（約１ｄＢ）出力電力が増加する。
【００２１】
以上のようにＥＥＲ法ではバックオフの大きな変調信号を高効率に電力増幅できる。
【特許文献１】米国特許第６３７７７８４Ｂ２（図面４ページ、図９）
【特許文献２】米国特許第６５２８９７５Ｂ２（図面４ページ、図４）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、従来技術のＥＥＲ法では、変調信号が広帯域になった場合、演算増幅器１９０７が必要とするゲインバンド幅（利得が１になる周波数：以後ＧＢＷ）の広帯域化が必要となる。例えば、変調信号のベースバンド信号の帯域が１００ＭＨｚとなった場合、その振幅成分の必要帯域はおよそその約５倍となるため、演算増幅器１９０７は５００ＭＨｚの帯域を増幅する必要がある。演算増幅器１９０７が２次のロールオフ特性を有するとすれば、１２ｄＢ／ｏｃｔで電圧利得は減衰するため、５００ＭＨｚの帯域で６ｄＢ（２倍）の利得を得るには、２ＧＨｚのＧＢＷが必要となり、実現には高周波動作が可能なデバイスの開発（高い周波数で高い利得を有するデバイスの開発）と、内部回路の位相遅延を高速に補償する回路技術の開発が必要となる。さらに、変調信号が広帯域化した場合、ＤＡ変換器のサンプリング周波数を高速化する必要がある。上の変調信号を例にとると、必要サンプリング周波数は最低１ギガサンプル／秒（Ｇｓ／ｓ：２倍のオーバーサンプリング）となり、高速でＯＮ／ＯＦＦが可能なＭＯＳスイッチおよび高速バス技術の開発が必要になる。このように演算増幅器１９０７や、ＤＡ変換器の広帯域化は、消費電力を増加させるだけでなく、新たな技術のブレークスルーを必要とする。
【００２３】
上記に課題に鑑み、本発明は、広帯域変調信号のＥＥＲを容易に実現する送信回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記課題を解決するために、第１の発明の送信方法は、位相成分と振幅成分とを含む変調信号から振幅成分を検出し、振幅成分を直流変換するとともに、変調信号を高周波に周波数変換し、直流変換された振幅成分と周波数変換された変調信号とを掛け算して変調波を生成し、かつ帰還処理により直流変換される振幅成分のレベルを補正する方法であり、直流変換される振幅成分を複数の周波数帯に帯域分割し、複数の周波数帯の少なくとも一つの第1の周波数帯に周波数選択された振幅成分については周波数変換を伴わない帰還処理を行い、複数の周波数帯の少なくとも一つの第２の周波数帯に周波数選択された振幅成分については周波数変換および周波数逆変換を伴う帰還処理を行い、帰還処理された全ての周波数帯の振幅成分を互いに加算合成した後直流変換する。
【００２５】
ここで、上記の送信方法では、例えば直流変換された振幅成分を帰還処理するか、もしくは変調波に含まれる振幅成分を帰還処理する。
【００２６】
この方法によれば、広帯域な変調信号から分離された振幅成分の帯域を分割することにより、振幅成分の増幅時に要求される利得帯域幅を緩和できる。また、振幅成分のＤＡ変換時のサンプリング周波数を低減することができ、ＤＡ変換時の低消費電力化を可能とする。したがって、従来のＥＥＲ法では困難であった広帯域信号を扱うことができ、広帯域変調信号のＥＥＲ法を用いた送信回路の高効率化が可能となる。
【００２７】
第２の発明の送信回路は、位相成分と振幅成分とを含む変調信号を生成する変調信号生成手段と、変調信号生成手段により生成された変調信号の少なくとも振幅成分を検出する変調信号検出手段と、変調信号検出手段で検出された振幅成分を直流変換して出力する直流変換手段と、変調信号生成手段から出力される変調信号を周波数変換して変調波を出力する第１の周波数変換手段と、第１の周波数変換手段から出力される変調波と直流変換手段から出力される振幅成分とを入力し、変調波を増幅するとともに、出力部で変調波と振幅成分とを掛け算して出力する高周波電力増幅器とを備えている。
【００２８】
また、この送信回路は、変調信号生成手段により生成された少なくとも振幅成分を、複数の周波数帯域に分割する変調信号帯域分割手段を備えている。
【００２９】
ここで、変調信号帯域分割手段が、少なくとも一つの第１の変調信号帯域分割手段と、少なくとも一つの第２の変調信号帯域分割手段とからなる。
【００３０】
そして、第１の変調信号帯域分割手段が、変調信号検出手段により生成された少なくとも振幅成分を周波数選択する、少なくとも一つの第１の周波数選択手段と、直流変換手段で直流変換された振幅成分を周波数選択する、少なくとも一つの第２の周波数選択手段と、第２の周波数選択手段で周波数選択された振幅成分をある帰還量をもって帰還する第１の帰還手段と、第１の周波数選択手段からの振幅成分と第１の帰還手段からの振幅成分を入力して、第１の周波数選択手段からの振幅成分を増幅する第１の増幅手段とで構成されている。
【００３１】
また、第２の変調信号帯域分割手段が、変調信号検出手段により生成された少なくとも振幅成分を周波数選択する、少なくとも一つの第３の周波数選択手段と、第３の周波数選択手段によって周波数選択された振幅成分を周波数変換する少なくとも一つの第２の周波数変換手段と、直流変換手段で直流変換された振幅成分を周波数選択する、少なくとも一つの第４の周波数選択手段と、第４の周波数選択手段で周波数選択された振幅成分を、周波数変換する第３の周波数変換手段と、第３の周波数変換手段で周波数変換された振幅成分を、ある帰還量をもって帰還する第２の帰還手段と、第２の周波数変換手段からの振幅成分と第２の帰還手段からの振幅成分を入力して、第２の周波数変換手段からの振幅成分を増幅する第２の増幅手段と、第２の増幅手段からの振幅成分を周波数変換する第４の周波数変換手段とで構成されている。
【００３２】
さらに、この送信回路は、第１の変調信号帯域分割手段からの振幅成分と第２の変調信号帯域分割手段からの振幅成分とを加算し、加算された信号を直流変換手段に出力する加算手段を備えている。
【００３３】
第２の発明に係る送信回路によると、広帯域な変調信号から分離された振幅成分の帯域を分割することにより、増幅手段に要求される利得帯域幅を緩和できる。また、振幅成分用のＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器の低消費電力化を可能とする。したがって、従来のＥＥＲ法では困難であった広帯域信号を扱うことができ、広帯域変調信号のＥＥＲ法を用いた送信回路の高効率化が可能となる。
【００３４】
さらに、従来のＥＥＲ法では高周波電力増幅器の高周波入力端子に変調信号の位相成分を用いていたが、広帯域信号の位相成分は振幅成分と同様、もとの変調帯域の５倍以上に広がるため、位相信号をＤＡ変換する際のＤＡ変換器のサンプリング周波数を高くする必要があり、消費電力上不利である。さらに帯域制限を施すことにより、高い周波数を有する位相成分が欠落するため、定包絡信号ではなくなる。すなわち、帯域制限を施す前は、定包絡なシンボルマップをある角速度をもって移動するが、帯域制限を加えることにより、移動する角速度に制限が加えられる。したがって、本来移動すべきシンボル点間の距離を移動できなくなり、シンボル点間を直線で結んだ線上をサンプルする。したがって、定包絡信号ではなくなり、この時点で位相誤差を含んでしまう。さらに、このような定包絡でなくなった変調波を高周波電力増幅器で飽和させると、誤差をはらんだ信号の利得を上げるため、誤差があっても振幅が小さいため影響の少なかったシンボル点の影響が無視できなくなり、変調精度が著しく悪化する。本実施の形態の構成のようにＩＱ信号を高周波電力増幅器の高周波入力端子に入力することにより、扱う信号の帯域は元の変調信号と同じであるため、例えば変調信号生成回路に内蔵されるＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器前にフィルタリングする必要もなく、変調信号がＤＡ変換で劣化することがない。さらに高周波電力増幅器で飽和した信号は、高周波電力増幅器の帯域は一般に数百MHｚあり、帯域制限を受けないので、高周波電力増幅器が完全な飽和型電力増幅器であれば、欠落のない完全な定包絡信号となる。ただし、高周波電力増幅器が特に電源電圧が低いところで、飽和型電力増幅器になりえない時、信号は低振幅時に定包絡信号とはなりえない。この場合、振幅成分と、飽和を受けた変調信号が高周波電力増幅器出力で掛け合わされた時、低振幅側で振幅の２乗特性となってしまうため、歪補償を行う必要がある。歪補償は、例えば高周波電力増幅器の高周波端子と電源端子に同じ形の、変調信号を入力し、高周波電力増幅器から出力される変調信号をもとに、高周波電力増幅器の歪み特性の関数を推定し、この関数の逆関数を元の変調信号に作用させる。これが変調信号生成回路から出力されるようにすれば良い。
【００３５】
ここで、変調信号検出手段は、変調信号の位相成分をも検出するものであり、第１の周波数変換手段に入力される変調信号が変調信号検出手段からの位相成分であることが好ましい。
【００３６】
第２の発明にかかる送信回路では、第１の周波数変換手段、および高周波電力増幅器の内部が多段で構成される場合、飽和動作しないブロックあるいは増幅段について、バックオフ動作が必要であった。バックオフをとることにより、これらのブロックあるいは増幅段の効率が低下する。しかし、上記のように構成すると、完全な定包絡信号が入力されるため、バックオフが必要なく、これらのブロックあるいは増幅段が高効率に動作できる。
【００３７】
また、変調信号生成手段と、変調信号検出手段と、第１および第３の周波数選択手段と、第２の周波数変換手段とが第１の集積回路として集積され、第１および第２の増幅手段と、加算手段と、第２および第４の周波数選択手段と、第１、第３および第４の周波数変換手段と、第１および第２の帰還手段とが第２の集積回路として集積され、高周波電力増幅器と、直流変換手段とが第３の集積回路として集積されることが好ましい。
【００３８】
この構成によると、第１の集積回路はデジタル信号処理を行うのに優れたデジタル用微細化ＣＭＯＳプロセスで形成することでき、ＣＭＯＳプロセスの微細化とともに消費電力、チップ面積を削減できる。また第２の集積回路は、アナログ回路に適した高集積プロセスであるところのアナログＣＭＯＳプロセスやＢｉＣＭＯＳプロセスを用いることができる。アナログに最適化されたＣＭＯＳプロセスやバイポーラプロセスは微細化に特化したデジタルＣＭＯＳプロセスに比べ、耐圧など大電力特性に優れるため、大振幅のアナログ信号を扱うことができる。またバイポーラプロセスは高周波特性に優れるため、第１の周波数変換回路、第２の周波数変換回路でＧＨｚ帯に変調信号をアップコンバートあるいはダウンコンバートできる。さらに、ロジック回路を組み込むことが可能なため、ＰＬＬ（Phase Locked Loop）などを集積することができ、安定な信号源を集積化できる。第３の集積回路は高周波特性、および大電力特性を同時に満足することが求められるブロックを集積しており、通常のアナログＣＭＯＳやバイポーラプロセスでの実現が難しいが、例えば、ＧａＡｓなどの化合物半導体を用いた集積回路で構成すれば、１００ＧＨｚを超える遮断周波数や最高発振周波数を有し、ある程度の耐圧を有したまま、トランジスタを実現できるため、耐圧や大電流特性だけでなく高周波特性を必要とする高周波電力増幅器や直流変換器を実現できる。
【００３９】
また、第３の発明の送信回路は、位相成分と振幅成分とを含む変調信号を生成する変調信号生成手段と、変調信号生成手段により生成された変調信号の少なくとも振幅成分を検出する第１の変調信号検出手段と、第１の変調信号検出手段により検出された少なくとも振幅成分の周波数を選択する第１の周波数選択手段と、第１の変調信号検出手段により検出された少なくとも振幅成分の第１の周波数選択手段と異なる周波数を選択する第２の周波数選択手段と、直流変換手段と、変調信号生成手段から出力される変調信号を周波数変換する第１の周波数変換手段と、第１の周波数変換手段から出力される変調波と直流変換手段からの振幅信号とを入力し、変調波を増幅するとともに、出力部で変調波と振幅成分とを掛け算して出力する高周波電力増幅器と、高周波電力増幅器の出力電力を帰還する帰還手段と、帰還手段の出力電力を周波数変換する第２の周波数変換手段と、第２の周波数変換手段の出力信号の少なくとも振幅成分を検出する第２の変調信号検出手段と、第２の変調信号検出手段と第１の周波数選択手段とからの２つの信号を比較し、比較結果を元に補正された振幅信号を生成する第１の比較補正手段と、第２の変調信号検出手段と第２の周波数選択手段とからの２つの信号を比較し、比較結果を元に補正された振幅信号を生成する第２の比較補正手段と、第１の比較補正手段からの振幅信号を増幅する第１の増幅手段と、第２の比較補正手段からの振幅信号を周波数変換する第３の周波数変換手段と、第３の周波数変換手段からの振幅信号を増幅する第２の増幅手段と、第１の増幅手段から出力される振幅成分と第２の増幅手段から出力される振幅成分とを加算し、直流変換手段に出力する加算手段とを備えている。
【００４０】
第３の発明に係る送信回路によると、広帯域な変調信号から分離された振幅成分の帯域を分割することにより、第１、第２の増幅手段に要求される利得帯域幅積を緩和できる。また、振幅成分をＤＡ変換するためのＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器の低消費電力化を可能とする。したがって、従来のＥＥＲ法では困難であった広帯域信号を容易に扱うことができ、広帯域変調信号のＥＥＲ法を用いた送信回路の高効率化が可能となる。
【００４１】
さらに、従来のＥＥＲ法では高周波電力増幅器の高周波入力端子に変調信号の位相成分を用いていたが、広帯域信号の位相成分は振幅成分と同様、もとの変調帯域の5倍以上に広がるため、位相信号をＤＡ変換する際のＤＡ変換器のサンプリング周波数を高くする必要があり、消費電力上不利である。さらに帯域制限を施すことにより、高い周波数を有する位相成分が欠落するため、定包絡信号ではなくなる。すなわち、帯域制限を施す前は、定包絡なシンボルマップをある角速度をもって移動するが、帯域制限を加えることにより、移動する角速度に制限が加えられる。したがって、本来移動すべきシンボル点間の距離を移動できなくなり、シンボル点間を直線で結んだ線上をサンプルする。したがって、定包絡信号ではなくなり、この時点で位相誤差を含んでしまう。さらに、このような定包絡でなくなった変調波を高周波電力増幅器で飽和させると、誤差をはらんだ信号の利得を上げるため、誤差があっても振幅が小さいため影響の少なかったシンボル点の影響が無視できなくなり、変調精度が著しく悪化する。しかし、この構成によると、ＩＱ信号を高周波電力増幅器の高周波入力端子に入力することにより、扱う信号の帯域は元の変調信号と同じであるため、ＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器前にフィルタリングする必要もなく、変調信号がＤＡ変換で劣化することがない。さらに高周波電力増幅器で飽和した信号は、高周波電力増幅器の帯域は一般に数百MHｚあり、帯域制限を受けないので、高周波電力増幅器が完全な飽和型アンプであれば、欠落のない完全な定包絡信号となる。ただし、高周波電力増幅器が特に電源電圧が低いところで、飽和型アンプになりえない時、信号は低振幅時に定包絡信号とはなりえない。この場合、振幅成分と、飽和を受けた変調信号が高周波電力増幅器出力で掛け合わされた時、低振幅側で振幅の２乗特性となってしまうが本実施の形態ではそれを含めて、高周波電力増幅器の非線形ひずみとして第１および第２の補正比較手段で補正されるため問題ない。
【００４２】
ここで、第１および第２の変調信号検出手段は、変調信号の位相成分をも検出するものであり、第１の変調信号検出手段からの振幅位相を伴う信号と、第２の変調信号検出手段からの振幅位相を伴う信号とを比較し、比較結果を元に補正された位相信号を生成する第３の比較補正手段を有するとともに、第１の周波数変換手段の入力信号が、変調信号生成手段からではなく、第３の比較補正手段から出力される位相成分であることが好ましい。
【００４３】
また、変調信号生成手段と、第１および第２の変調信号検出手段と、第１および第２の比較補正手段と、第１および第２の周波数選択手段と、第３の周波数変換手段とが第１の集積回路として集積され、第１および第２の増幅手段と、加算手段と、第１、第２および第４の周波数変換手段とが第２の集積回路として集積され、高周波電力増幅器と、帰還手段と、直流変換手段とが第３の集積回路とし集積されることが好ましい。
【００４４】
この構成によると、第１の集積回路はデジタル信号処理を行うのに優れたデジタル用微細化ＣＭＯＳプロセスで形成することでき、ＣＭＯＳプロセスの微細化とともに消費電力、チップ面積を削減できる。また第２の集積回路は、アナログ回路に適した高集積プロセスであるところのアナログＣＭＯＳプロセスやＢｉＣＭＯＳプロセスを用いることができる。アナログに最適化されたＣＭＯＳプロセスやバイポーラプロセスは微細化に特化したデジタルＣＭＯＳプロセスに比べ、耐圧など大電力特性に優れるため、大振幅のアナログ信号を扱うことができる。またバイポーラプロセスは高周波特性に優れるため、第１の周波数変換回路、第２の周波数変換回路でＧＨｚ帯に変調信号をアップコンバートあるいはダウンコンバートできる。さらに、ロジック回路を組み込むことが可能なため、ＰＬＬ（Phase Locked Loop）などを集積することができ、安定な信号源を集積化できる。第３の集積回路は高周波特性、および大電力特性を同時に満足することが求められるブロックを集積しており、通常のアナログＣＭＯＳやバイポーラプロセスでの実現が難しいが、例えば、ＧａＡｓなどの化合物半導体を用いた集積回路で構成すれば、１００ＧＨｚを超える遮断周波数や最高発振周波数を有し、ある程度の耐圧を有したまま、トランジスタを実現できるため、耐圧や大電流特性だけでなく高周波特性を必要とする高周波電力増幅器や直流変換器を実現できる。
【００４５】
さらに、第２の集積回路には第３の比較補正手段も併せて集積されていることが好ましい。
【発明の効果】
【００４６】
本発明の送信回路によれば、通常のＥＥＲ法を利用すると、扱える変調信号の帯域は増幅器、ＤＡ変換器の帯域によって制限されていたが、いかに変調信号の帯域が広くとも、増幅器やＤＡ変換器の帯域内に変調信号の帯域を分割できるため、広帯域な変調信号のＥＥＲ法を可能にする。
【発明を実施するための最良の形態】
【００４７】
（実施の形態１）
以下、図面を参照して、第１および第２の発明に係る実施の形態１について説明する。本実施の形態では、変調としてＯＦＤＭ変調を採用する。ＯＦＤＭ変調を用いるシステムとしては、例えばＩＥＥＥ８０２．１１ａ規格の無線ＬＡＮシステムがある。無線ＬＡＮシステムでは、直交する５２本のサブキャリアのそれぞれに例えば６４ＱＡＭ、１６ＱＡＭ、ＱＰＳＫ、ＢＰＳＫなどの一次変調を施し、ＩＦＦＴ（Inverse Fast  Fourier  Transform）を行なった後、すべてのサブキャリアを足し算してＯＦＤＭ変調信号を得る。ＩＦＦＴ前のシンボルレートは２０ＭＨｚとされ、またＩＦＦＴのサイズは５２に最も近い２のべき数となるため、６４となる。したがって、シリアル・パラレル変換後の各サブキャリアに供給されるデータレートは２０ＭＨｚ／６４で３１２．５ｋＨｚとなる。よって、サブキャリアの最低周波数は３１２．５ｋＨｚとなり、高次のサブキャリアはこの基本周波数の整数倍の周波数をもつ。すなわち、５２本のサブキャリアは、それぞれ３１２．５ｋＨｚ分離しており、５２×３１２．５＝１６．２５ＭＨｚを占有する。
【００４８】
図１は、本発明の実施の形態１におけるＥＥＲ法を実現するための送信回路のブロック回路図である。この送信回路は、同図に示すように、振幅成分と位相成分とを含むＯＦＤＭ変調信号を生成する変調信号生成手段である変調信号生成回路１０１と、変調信号生成回路１０１で生成されたＯＦＤＭ変調信号の振幅成分を検出する変調信号検出手段である検波回路１０２と、検波回路１０２で検出された振幅成分の周波数帯域を分割選択するための第１の周波数選択手段である第１の周波数選択回路１０３と、第１の周波数選択回路１０３で選択された帯域を有する振幅成分を増幅する第１の増幅手段である第１の演算増幅器１０４と、検波回路１０２で検出された振幅成分の周波数帯域を分割選択するための第３の周波数選択手段である第３の周波数選択回路１０５と、第３の周波数選択回路１０５で選択された帯域を有する振幅成分を周波数変換する第２の周波数変換手段である第２の周波数変換回路１０６と、第２の周波数変換回路１０６で周波数変換された振幅成分を増幅する第２の増幅手段である第２の演算増幅器１０７と、第２の演算増幅器１０７で増幅された振幅成分を周波数変換する第４の周波数変換手段である第４の周波数変換回路１０８と、第１の演算増幅器１０４と第４の周波数変換回路１０８からの振幅成分を足し算する加算手段である加算器１０９と、加算器１０９で足しあわされた振幅成分を直流変換する直流変換手段である直流変換器１１０と、直流変換器１１０の出力にあって、直流変換器１１０で直流変換された振幅成分の周波数帯域を分割選択するための第２の周波数選択手段である第２の周波数選択回路１１１と、第２の周波数選択回路１１１で選択された帯域を有する振幅成分の一部を演算増幅器１０４の帰還端子に帰還する第１の帰還手段である第１の帰還回路１１２と、直流変換器１１０の出力にあって、直流変換器１１０で直流変換された振幅成分の周波数帯域を分割選択するための第４の周波数選択回路１１３と、第４の周波数選択回路１１３で選択された帯域を有する振幅成分の一部を周波数変換する第３の周波数変換手段である第３の周波数変換回路１１４と、第３の周波数変換回路１１４で周波数変換された振幅成分を演算増幅器１０７の帰還端子に帰還する第２の帰還手段である第２の帰還回路１１５と、変調信号生成回路１０１からの変調信号を周波数変換する第１の周波数変換手段である、第１の周波数変換回路１１６と、第１の周波数変換回路１１６からの変調波と直流変換器１１０からの振幅成分とをそれぞれ、高周波入力端子、電源端子に入力し、出力で上記変調波を増幅した変調波と上記振幅成分の積を出力する高周波電力増幅器１１７とで構成される。
【００４９】
変調信号生成回路１０１は、上述のＯＦＤＭ変調信号を生成するものである。変調信号生成回路１０１によって生成されたＯＦＤＭ変調信号は、検波回路１０２に入力される。
【００５０】
検波回路１０２は、ＯＦＤＭ変調信号を位相成分と振幅成分とに分けて検出する。具体的には、変調信号生成回路１０１によって生成されたＯＦＤＭ変調信号のＩ，Ｑのベクトル信号は、極座標変換されその振幅成分√(I2＋Q2)と位相成分tan-1(Q/I)とに分けて検出される。検出された振幅成分は、第１の周波数選択回路１０３及び第３の周波数選択回路１０５に入力される。
【００５１】
ＩＥＥＥ８０２．１１ａ規格のＯＦＤＭ変調信号の検出された振幅成分は、図２のようになる。破線が検波回路１０２によって検出されたＯＦＤＭ変調信号の振幅成分で、実線が変調信号生成回路１０１で生成されたＯＦＤＭ変調信号である。図のように検出された振幅成分は帯域が大きく広がってしまう。このように大きく広がった信号をすべてアナログ信号として伝送することはＤＡ変換器の制限により不可能であり、帯域制限を加える必要がある。
【００５２】
図３はＯＦＤＭ変調信号の振幅成分に４００タップの理想矩形ＦＩＲフィルタを用いてカットオフ周波数２５ＭＨｚの帯域制限を加えた振幅成分に、検波回路１０２で検出された位相成分をかけ合わせ復調されたＯＦＤＭ変調信号のスペクトラムを示している。ＩＥＥＥ８０２．１１ａ規格で定められた、スペクトラムマスクは、中心周波数から３０ＭＨｚ離調以上で４０ｄＢｃというものであるが、図３から、２５ＭＨｚの帯域制限で振幅成分を帯域制限してしまうと、ＥＥＲ後のスペクトラムはスペクトラムマスクの規格を満足できないことが判る。
【００５３】
同じく図３には、第１の周波数選択回路１０３および第３の周波数選択回路１０５にそれぞれ、カットオフ周波数が２５ＭＨｚの低域通過特性（Low Pass Filter：LPF）、および中心周波数３７．５ＭＨｚで帯域２５ＭＨｚの帯域通過特性（Band Pass Filter：BPF）を与え、振幅成分を一度周波数領域で分割し、再び結合した振幅成分に位相成分を掛け合わせ、ＯＦＤＭ信号を復調した時のスペクトラムを示している。用いたＬＰＦは前述と同様４００タップのＦＩＲフィルタで実現し、ＢＰＦは４００タップのＬＰＦ特性を周波数シフトして得ている。図のように、帯域分割された信号を再び足し合わせることによるスペクトラムの劣化は、問題ないレベルであり、スペクトラムマスクの要求を満足し、かつスペクトラムマスクからの余裕を与えることを示している。すなわち、変調信号を周波数領域で分割後、結合できることを示している。
【００５４】
本実施の形態では、かようにして、第１の周波数選択回路および第３の周波数選択回路１０５にそれぞれ、カットオフ周波数が２５ＭＨｚの選択性、中心周波数３７．５ＭＨｚで帯域２５ＭＨｚの選択性を与えるものとする。図４に、上記仕様により帯域制限された振幅成分の様子を示している。
【００５５】
第２の周波数変換回路１０６は、第３の周波数選択回路１０５で周波数選択された振幅成分の低域側のカットオフ周波数が直流成分となるよう周波数変換される。周波数変換はシフトする周波数をωとすると元の信号にexp（jωt）を演算することで実現できる。
【００５６】
第１の周波数選択回路１０３で選択された振幅成分は、ＤＡ変換後第１の演算増幅器１０４によって必要量増幅される。なおＤＡ変換は第１の周波数選択回路１０３と第１の演算増幅器１０４のどちらで行っても良い。増幅量は、加算器１０９、直流変換器１１０、第２の周波数選択回路および第１の帰還回路１１２の電圧利得で決定される。
【００５７】
すなわち、第１の演算増幅器１０４の入力インピーダンスＺｉ、出力インピーダンスＺｏ、入力電流ｉｓ、出力電流ｉｏ、加算器１０９の演算増幅器１０４から直流変換器１１０方向の電圧利得Ｇ１、直流変換器１１０の加算器１０９から高周波電力増幅器１１７方向の電圧利得をＧ２、第２の周波数選択回路１１１の直流変換器１１０から第１の帰還回路１１２方向への電圧利得をＧ３、第１の帰還回路１１２の第２の周波数選択回路１１１から第１の演算増幅器１０４の帰還端子方向への電圧利得をＧ４、第１の演算増幅器１０４の入力電圧をＶｉｎ、帰還端子の電圧をＶＦ、出力電圧をＶｏ、直流変換器１１０の出力電圧をＶｏｕｔとすると、非反転増幅接続の場合、
【００５８】
【数７】
2006135422.tif 000009
と表され、さらに第１の演算増幅器１０４の出力インピーダンスは十分小さいと仮定すると、
【００５９】
【数８】
2006135422.tif 000010
と変形される。第１の演算増幅器１０４の開ループ利得Ａ、加算器１０９の電圧利得Ｇ１、直流変換器１１０の電圧利得Ｇ２の積は十分に大きいと仮定すると、
【００６０】
【数９】
2006135422.tif 000011
のように簡単化される。すなわち、演算増幅器１０４の電圧利得は第２の周波数選択回路１１１と第１の帰還回路１１２の電圧利得の逆数となる。
【００６１】
第２の周波数変換回路１０６で周波数変換された振幅成分は第２の演算増幅器１０７で増幅される。第２の演算増幅器１０７の電圧利得は、同様にして第４の周波数選択回路１１３と第３の周波数変換回路１１４と第２の帰還回路１１５の電圧利得の積の逆数で決定される。また、ＤＡ変換は第２の演算増幅器１０７と第３の周波数変換回路１０６のどちらで行っても良い。
【００６２】
第２の演算増幅器１０７から出力される振幅成分は第４の周波数変換回路１０８によって、第２の周波数変換回路１０６で周波数変換される前の周波数に復元される。本実施の形態では、前述のように、振幅成分を２５ＭＨｚずつ分割しているので、第４の周波数変換回路１０８では２５ＭＨｚの局部発振周波数で周波数変換することにより、第２の周波数変換回路１０６で周波数変換される前の周波数である、中心周波数３７．５ＭＨｚ、帯域２５ＭＨｚの信号に変換される。ここで、第４の周波数変換回路１０８の利得をＧ６とすると、第４の周波数変換回路１０８の入力には（直流変換器１１０での電圧振幅）／（Ｇ１Ｇ２Ｇ６）の電圧振幅が入力される。Ｇ１Ｇ２Ｇ６を１２ｄＢ、直流変換器１１０の出力の最大振幅をピーク電圧３Ｖとすると、第４の周波数変換回路１０８の最大入力ピーク電圧は０．７５Ｖ（電力換算で１．５ｄＢｍ）と大きな入力となる。
【００６３】
一般に、乗算器回路は大きな局部発振入力を求めるが、この例では、振幅成分が大きな振幅を有するため、次のようにして、局部発振器の信号が小さくても周波数変換が可能である。
【００６４】
バイポーラトランジスタのコンダクタンスの非線形性を用いる図５のような乗算器を考える。図５中の端子名５０１、５０２はそれぞれ図１中の同名の端子名を示す。端子５０１から入力された振幅成分の電圧振幅が大きいため、バイポーラトランジスタ５０５のコンダクタンスｇｍRFは次式のような非線形成分を有する形で表される。
【００６５】
【数１０】
2006135422.tif 000012
また、フーリエ級数展開は入力電圧によるコンダクタンスの変化が５０％のデューティー比の矩形になることを仮定しており、ｇｍmaxは矩形の最大値を表している。このように非線形なコンダクタンスを有するバイポーラトランジスタ５０５に局部発振器５０３の信号電圧VLOsinωtを入力すると、バイポーラトランジスタ５０５の出力電流ｉoutは次式のようになる。
【００６６】
【数１１】
2006135422.tif 000013
なお、ωRFは振幅成分の周波数であり、ωLOは局部発振器の周波数である。上はωLO=ωRFとした結果である。すなわち、通常は局部発振器５０３の入力を大きくして、コンダクタンスの非線形性を得るが、上式のように振幅成分の入力が大きい場合でも同様の効果が得られ、このときは局部発振器５０３の出力が小さくても周波数変換できるということが示された。
【００６７】
出力電流ｉoutは負荷（帯域通過フィルタ５０４のインピーダンス）によって電圧に変換され、また帯域通過フィルタ５０４によってスプリアス成分を除去して、次式のような所望の周波数変換された振幅成分を得る。
【００６８】
【数１２】
2006135422.tif 000014
第２項は小さいから無視できるとすると、
【００６９】
【数１３】
2006135422.tif 000015
となる。
【００７０】
前述の負荷インピーダンスをＺLとすると、出力電圧信号は
【００７１】
【数１４】
2006135422.tif 000016
となる。
【００７２】
したがって、位相は負荷ＺＬ（帯域通過フィルタ５０４のインピーダンス）と局部発振器５０３の位相によって決定される。局部発振器５０３の位相は例えば、信号線路長を調整するなどして、調整すればよい。また帯域通過フィルタ５０４は図１の帰還回路１１２、１１５のような進み位相回路と図７の低域通過フィルタとの直列接続で構成できれば、ループの位相遅延を最小にすることができる。
【００７３】
第４の周波数変換回路１０８と第１の演算増幅器１０４とから出力された振幅成分はそれぞれ加算器１０９に入力され、足し算される。
【００７４】
加算器１０９は、例えば図６のように、２つのエミッタ接地トランジスタ６０５、６０６にそれぞれ、第１の演算増幅器１０４の出力振幅成分（端子６０１からの入力）と、第４の周波数変換回路１０８の出力振幅成分（端子６０２からの入力）とを入力する。図中の符号６０１〜６０３で示す端子名は図１中の同番号の端子名と一致する。入力された振幅成分はそれぞれ、トランジスタ６０５、６０６のトランスコンダクタンスにより電流に変換され、それらの電流は共通の負荷６０４によって電圧変換され、足し算された振幅成分を得る。ここで、位相遅延が発生するが、トランジスタ６０５、６０６の入力と出力とに符号６０７、６０８に示すようなＲＣのフィードバック回路を挿入することで、位相進み回路を形成でき、位相遅延が緩和される。
【００７５】
加算器１０９から出力された振幅成分は例えば直流変換器１１０に入力される。
【００７６】
直流変換器１１０は例えば図１に示すようなエミッタフォロワで構成され、加算器１０９の出力振幅成分Ｖｂｅは直流変換器１１０を構成するエミッタフォロワのベースに入力され、電圧利得はほぼ１でエミッタに出力される。その際入力された電圧振幅にしたがって次式のようなエミッタ電流Ｉｅが誘起される。
【００７７】
【数１５】
2006135422.tif 000017
（ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷、Ｉｓはエミッタ面積に比例する比例定数である。）
したがって、直流変換器１１０を構成するエミッタフォロワに用いられるバイポーラトランジスタのエミッタサイズに応じて、大きな直流電流を引き出すことが可能となる。
【００７８】
また、直流変換器１１０を構成するエミッタフォロワの電圧利得Ａｖの周波数応答について考える。ωTはデバイスの遮断角周波数、ＲSはソースインピーダンス、ＲEはエミッタ負荷、ｒｅはエミッタ抵抗、ｈFEはデバイスの電流利得である。電圧利得Ａｖは次式であらわされる。
【００７９】
【数１６】
2006135422.tif 000018
ソースインピーダンスＲSは加算器１０９の出力インピーダンスである。図６に示す加算器１０９の出力バッファ回路にエミッタフォロワを追加すれば、ソースインピーダンスＲSは非常に小さくできる。また、直流変換器１１０を構成するエミッタフォロワには平均して大きな電流が流れるとすると、エミッタ抵抗ｒｅは非常に小さく、したがって、Avo=1となる。また負荷インピーダンスＲEはソースインピーダンスＲSに比べて非常に大きいため、結局電圧利得Ａｖは
【００８０】
【数１７】
2006135422.tif 000019
と表せ、トランジスタの遮断周波数を大きくとれば、ループの位相余裕が大きくなることがわかる。したがって、エミッタフォロワを構成するトランジスタの遮断周波数はできるだけ大きくとる必要がある。例えば、４５度の位相遅れを許すならｆT＝１１０ＧＨｚの遮断周波数が必要である。これは、ＧａＡｓやＳｉＧｅを用いたヘテロバイポーラトランジスタを用いれば十分可能な値である。また、この位相遅れは例えば、第１および第２の帰還回路１１２、１１５のような位相進み回路を導入することにより、改善される。
【００８１】
直流変換器１１０を構成するエミッタフォロワから出力された振幅成分は、第１の演算増幅器１０４、第２の演算増幅器１０７にそれぞれ帰還される。
【００８２】
第１の演算増幅器１０４の帰還経路は、第２の周波数選択回路１１１、第１の帰還回路１１２を有し、第２の演算増幅器１０７の帰還経路は第４の周波数選択回路１１３、第３の周波数変換回路１１４、第２の帰還回路１１５を有する。
【００８３】
第２の周波数選択回路１１１は、低域通過型フィルタで例えば図７のようなインダクタ（Ｌ）、抵抗（Ｒ）を用いて構成される。図中の端子名７０１、７０２は図１中の端子名と一致する。このときの位相は次式のように表される。
【００８４】
【数１８】
2006135422.tif 000020
したがって、低域通過フィルタは位相遅延を生じる。この位相遅延は第１の帰還回路１１２を図１のような位相進み回路の構成とすることにより、緩和される。
【００８５】
このときの位相は次式のように表される。
【００８６】
【数１９】
2006135422.tif 000021
第４の周波数選択回路１１３は帯域通過型フィルタであり例えば、図７の低域通過型フィルタと図１の帰還回路１１２のような高域通過型フィルタを直列に接続すればよい。位相の遅延は高域通過型フィルタの進み位相と低域通過型フィルタの遅れ位相の足し算となり、遅れ位相は緩和される。
【００８７】
また、高域通過フィルタを第２の帰還回路１１５と共通化しても良い。その際は、第３の周波数変換回路１１４と第２の帰還回路１１５を入れ替えればよい。
【００８８】
第３の周波数変換回路１１４は第４の周波数選択回路１１３で周波数選択された振幅成分を第４の周波数変換回路１０８で行った周波数変換とは逆の周波数変換（ダウンコンバージョン）を行う。周波数変換器は図５の周波数変換器の帯域通過フィルタ５０４を低域通過フィルタとすることにより、ダウンコンバージョンの構成を取れる。
【００８９】
第１および第２の帰還回路１１２、１１５は、第１および第２の演算増幅器１０４、１０７の利得を調整する目的がある。本実施の形態の実施に当たっては位相遅延をできるだけ小さくすることが重要である。そのため、ここでは、図１に示す位相進み回路で構成される帰還回路を用いればよい。第１の演算増幅器１０４の利得は第１の第１の帰還回路１１２の利得および第２の周波数選択回路の利得で決定される。第２の演算増幅器１０７の利得は第２の帰還回路１１５、第３の周波数変換回路１１４および第４の周波数選択回路１１３の利得で決定される。
【００９０】
直流変換器１１０を構成するエミッタフォロワから出力された振幅成分は高周波電力増幅器１１７の電源端子に入力される。一方、変調信号生成回路１０１で生成されたＯＦＤＭ変調信号は第１の周波数変換回路１１６により、搬送波を乗算された高周波信号（変調波）となり、高周波電力増幅器１１７の高周波入力端子に入力される。
【００９１】
第１の周波数変換回路１１６は、例えば図８に示すようなギルバートセル型乗算器８０４で構成されたダブルバランス型ミキサで構成される。図中の端子名８０１〜８０３は図１中の端子名と一致する。ダブルバランス型ミキサとすることにより、局部発振器８０５の出力電力の高周波電力増幅器１１７への漏洩を抑制することができる。また、ダブルバランス型ミキサの出力は差動出力であるため、単相出力とするためのバラン８０６を有している。局部発振器８０５の周波数と搬送波周波数とが同じであるため、高調波成分以外のスプリアス成分がない。
【００９２】
高周波電力増幅器１１７は飽和型であるため、入力された変調波は高周波電力増幅器１１７の少なくとも最終段で飽和する。飽和した変調波は振幅成分を有さない定包絡信号であり、従来のＥＥＲ法で位相成分を用いることとかわりがなくなる。従来のＥＥＲ法と本実施の形態の構成が同様の動作を行うことを図面を用いて説明する。
【００９３】
ここでは、説明を簡単に行なうために、高周波電力増幅器１１７への入力波（本実施の形態ではＯＦＤＭ波）を、図９（ａ）に示すような振幅の包絡線が三角である三角波とする。図９（ｂ）は、高周波電力増幅器の内部構造を示している。本実施の形態の高周波電力増幅器は、エミッタ接地型のバイポーラトランジスタであって、本実施の形態における変調信号であるＯＦＤＭ変調信号は、バイポーラトランジスタのベース（高周波入力端子）に入力される。そして、バイポーラトランジスタのコレクタ（電源電圧端子）とコレクタ電圧Ｖｃ供給側との間にはチョークインダクタが挿入され、かつ、コレクタから高周波出力端子につながる配線は、出力負荷ＺＬを介して接地に接続されている。このような回路で等価的に表される。
【００９４】
図９（ｄ）は、高周波電力増幅器の入出力特性を説明するための図で、縦軸は高周波電力増幅器のコレクタ電流Ｉｃを表し、横軸は高周波電力増幅器の電源電圧端子に印加されるコレクタ電圧Ｖｃを表している。図９（ｄ）においては、高周波電力増幅器のベース−エミッタ間電圧Ｖbeに対して、Ｉｃ−Ｖｃ特性が変化することを示しており、直流のベース−エミッタ間電圧Ｖbe、直流コレクタ電圧Ｖｃ、高周波電力増幅器の出力負荷ＺＬによって決まる負荷線が、ベース−エミッタ間電圧Ｖbeの可変範囲を決定し、さらにはコレクタ電流Ｉｃの可変範囲、およびコレクタ電圧Ｖｃの可変範囲を決定することを示している。
【００９５】
図９（ｃ）は、高周波電力増幅器の高周波出力端子から結果として出力される出力電圧を示しており、この出力電圧と出力インピーダンスＺＬとから出力電力が決定される。
【００９６】
ここで、入力電圧がベース−エミッタ間電圧Ｖbeの可変範囲（図９（ｄ）におけるＶbe4−Ｖbe0）を超えると、コレクタ電流が負荷線から決定されるコレクタ電流Ｉｃの可変範囲を超えるため、電流振幅が一定になる（定包絡）時間領域が生じる。電圧振幅はコレクタ電流Ｉｃが出力の負荷インピーダンスＺＬによって電圧変換されることによって得られるため、電圧振幅Ｖout（＝Ｉｃ・ＺＬ）にも一定（定包絡）の時間領域が生じる。定包絡領域を有する信号は実質的には位相成分と等価であるので、高周波電力増幅器の高周波入力端子，電源電圧端子に位相成分，振幅成分をそれぞれ入力するＥＥＲと機能的には同じ処理を行なうことになる。そこで、本明細書では、この処理を近似ＥＥＲ法と呼ぶことにする。
【００９７】
以上本実施の形態によれば、広帯域な変調信号から分離された振幅成分の帯域を分割することにより、第１および第２の演算増幅器１０４、１０７に要求されるＧＢＷを緩和できる。また、例えば第１の周波数選択回路１０３や、第２の周波数変換回路１０６などに内蔵されるＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器の低消費電力化を可能とする。したがって、従来のＥＥＲ法では困難であった広帯域信号を扱うことができ、広帯域変調信号のＥＥＲ法を用いた送信回路の高効率化が可能となる。
【００９８】
さらに、従来のＥＥＲ法では高周波電力増幅器の高周波入力端子に変調信号の位相成分を用いていたが、広帯域信号の位相成分は振幅成分と同様、もとの変調帯域の５倍以上に広がるため、位相信号をＤＡ変換する際のＤＡ変換器のサンプリング周波数を高くする必要があり、消費電力上不利である。さらに帯域制限を施すことにより、高い周波数を有する位相成分が欠落するため、定包絡信号ではなくなる。すなわち、帯域制限を施す前は、定包絡なシンボルマップをある角速度をもって移動するが、帯域制限を加えることにより、移動する角速度に制限が加えられる。したがって、本来移動すべきシンボル点間の距離を移動できなくなり、シンボル点間を直線で結んだ線上をサンプルする。したがって、定包絡信号ではなくなり、この時点で位相誤差を含んでしまう。さらに、このような定包絡でなくなった変調波を高周波電力増幅器で飽和させると、誤差をはらんだ信号の利得を上げるため、誤差があっても振幅が小さいため影響の少なかったシンボル点の影響が無視できなくなり、変調精度が著しく悪化する。本実施の形態の構成のようにＩＱ信号を高周波電力増幅器の高周波入力端子に入力することにより、扱う信号の帯域は元の変調信号と同じであるため、例えば変調信号生成回路１０１に内蔵されるＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器前にフィルタリングする必要もなく、変調信号がＤＡ変換で劣化することがない。さらに高周波電力増幅器で飽和した信号は、高周波電力増幅器の帯域は一般に数百ＭＨｚあり、帯域制限を受けないので、高周波電力増幅器が完全な飽和型電力増幅器であれば、欠落のない完全な定包絡信号となる。ただし、高周波電力増幅器が特に電源電圧が低いところで、飽和型電力増幅器になりえない時、信号は低振幅時に定包絡信号とはなりえない。この場合、振幅成分と飽和を受けた変調信号とが高周波電力増幅器出力で掛け合わされた時、低振幅側で振幅の２乗特性となってしまうため、歪補償を行う必要がある。歪補償は、例えば高周波電力増幅器の高周波端子と電源端子に同じ形の、変調信号を入力し、高周波電力増幅器から出力される変調信号をもとに、高周波電力増幅器の歪み特性の関数を推定し、この関数の逆関数を元の変調信号に作用させる。これが変調信号生成回路１０１から出力されるようにすれば良い。
【００９９】
（実施の形態２）
本発明の実施の形態２を図１０を用いて説明する。
【０１００】
本実施の形態は、第１の周波数変換回路１１６に入力する変調信号として、検波回路１０２で検出された位相成分を入力するところが、実施の形態１とは異なる。
【０１０１】
他の構成は実施の形態１と同じであり、その効果、動作についても同じであるため、説明は省略する。本実施の形態の構成により得られる効果は、実施の形態１では第１の周波数変換回路１１６および高周波電力増幅器１１７の内部が多段で構成される場合、飽和動作しないブロックあるいは増幅段について、バックオフ動作が必要であった。バックオフをとることにより、これらのブロックあるいは増幅段の効率が低下するが、本実施の形態では、完全な定包絡信号が入力されるためバックオフが必要なく、これらのブロックあるいは増幅段が高効率に動作できる。
【０１０２】
（実施の形態３）
本発明の実施の形態３を図１１を用いて説明する。
【０１０３】
図１１は本実施の形態３の構成を表す図である。
【０１０４】
図１１は実施の形態１の構成を複数個の集積回路で実現する場合に各集積回路に含むべき構成について示している。この送信回路は、第１、第２および第３の集積回路１１０１、１１０２、１１０３で構成されている。
【０１０５】
第１の集積回路１１０１は、変調信号生成回路１０１と、検波回路１０２と、第１および第３の周波数選択回路１０３、１０５と、第２の周波数変換回路１０６とを集積する。
【０１０６】
第２の集積回路１１０２は、第１および第２の演算増幅器１０４、１０７と、加算器１０９と、第２および第４の周波数選択回路１１１、１１３と、第１、第３および第４の周波数変換回路１１６、１１４、１０８と、第１および第２の帰還回路１１２、１１５とを集積する。
【０１０７】
第３の集積回路１１０３は、高周波電力増幅器１１７と、直流変換手段１１０とを集積する。
【０１０８】
以上の構成により、第１の集積回路１１０１はデジタル信号処理を行うのに優れたデジタル用微細化ＣＭＯＳプロセスで形成することができ、ＣＭＯＳプロセスの微細化とともに消費電力、チップ面積を削減できる。また、第２の集積回路１１０２は、アナログ回路に適した高集積プロセスであるところのアナログＣＭＯＳプロセスやＢｉＣＭＯＳプロセスを用いることができる。アナログに最適化されたＣＭＯＳプロセスやバイポーラプロセスは微細化に特化したデジタルＣＭＯＳプロセスに比べ、耐圧など大電力特性に優れるため、第１の実施の形態に示すような大振幅のアナログ信号を扱うことができる。またバイポーラプロセスは高周波特性に優れるため、第１の周波数変換回路１１６でＧＨｚ帯に変調信号をアップコンバートできる。さらに、第１の周波数変換回路１１６にロジック回路を組み込むことが可能なため、ＰＬＬ(Phase Locked Loop)などを集積することができる。第３の集積回路１１０３は高周波特性、および大電力特性を同時に満足することが求められるブロックを集積しており、これらは通常のアナログＣＭＯＳやバイポーラプロセスでの実現が難しいため、第２の集積回路１１０２に含めることができない。しかしながら、例えば、ＧａＡｓなどの化合物半導体を用いた集積回路で構成すれば、１００ＧＨｚを超える遮断周波数や最高発振周波数を有し、ある程度の耐圧を有したまま、トランジスタを実現できる。そのため、大電力特性だけでなく高周波特性を必要とする高周波電力増幅器や直流変換器を実現できる。
【０１０９】
（実施の形態４）
以下、第１および第３の発明に係る実施の形態４を図１２を用いて説明する。
【０１１０】
本実施の形態では、実施の形態１と同様にＯＦＤＭ変調信号を用いる。信号についての詳細は実施の形態１の内容と重複するため省略する。
【０１１１】
図１２は、本発明の実施の形態４におけるＥＥＲ法を実現するための送信回路のブロック回路図である。この送信回路は、同図に示すように、振幅成分と位相成分とを含むＯＦＤＭ変調信号を生成する変調信号生成手段である変調信号生成回路２０１と、変調信号生成回路２０１で生成されたＯＦＤＭ変調信号の振幅成分を検出する第１の変調信号検出手段である第１の検波回路２０２と、第１の検波回路２０２で検出された振幅成分を周波数選択する第１の周波数選択手段である第１の周波数選択回路２０３と、第１の検波回路２０２で検出された振幅成分を周波数選択する第２の周波数選択手段である第２の周波数選択回路２０４と、第２の変調信号検出手段である第２の検波回路２０５と、第２の変調信号検出手段である第２の検波回路２０５で検出された振幅成分と第１の周波数選択回路２０３からの振幅成分とを比較し、その結果をもとに補正された振幅成分を出力する第１の比較補正手段である第１の比較補正回路２０６と、第２の変調信号検出手段である第２の検出回路２０５で検出された振幅成分と第２の周波数選択回路２０４からの振幅成分とを比較し、その結果をもとに補正された振幅成分を出力する第２の比較補正手段である第２の比較補正回路２０７と、第１の比較補正回路２０６から出力される振幅成分を増幅する第１の増幅手段である第１の増幅器２０８と、第２の比較補正回路２０７から出力される振幅成分を周波数変換する第３の周波数変換手段である第３の周波数変換回路２０９と、第３の周波数変換回路２０９で周波数変換された振幅成分を増幅する第２の増幅手段である第２の増幅器２１０と、第２の増幅器２１０で増幅された振幅成分を周波数変換する第４の周波数変換手段である第４の周波数変換回路２１１と、第１の増幅器２０８と第４の周波数変換回路２１１からの振幅成分を足し算する加算手段である加算器２１２と、加算器２１２で足しあわされた振幅成分を直流変換する直流変換手段である直流変換器２１３と、変調信号生成回路２０１からの変調信号を周波数変換する第１の周波数変換手段である第１の周波数変換回路２１４と、第１の周波数変換回路２１４からの変調波と直流変換器２１３からの振幅成分をそれぞれ、高周波入力端子および電源端子に入力して、出力で前記変調波を増幅した変調波と前記振幅成分との積を出力する高周波電力増幅器２１５と、高周波電力増幅器２１５の出力電力を一部帰還する帰還手段である帰還回路２１６と、帰還回路２１６から帰還した高周波電力増幅器２１５の出力電力を周波数変換する第２の周波数変換手段である第２の周波数変換回路２１７とで構成される。上記の第２の検波回路２０５は、第２の周波数変換回路２１７の出力信号から振幅成分を検出する。
【０１１２】
変調信号生成回路２０１と第１の検波回路２０２、第１の周波数変換回路２１４と加算器２１２、高周波電力増幅器２１５、直流変換器２１３の動作は第１の実施の形態の変調信号生成回路１０１と検波回路１０２、第１の周波数変換回路１１６と高周波電力増幅器１１７、直流変換器１１０とそれぞれ同じであり、ここでは説明を省略する。
【０１１３】
高周波電力増幅器２１５から出力された電力は帰還回路２１６によって、一部帰還される。帰還回路２１６は例えば、高周波電力増幅器２１５の出力の伝送線路がマイクロストリップ線路であるとすると、信号が伝搬するマイクロストリップ線路と平行に搬送波周波数の１／４波長の長さのマイクロストリップ線路を近接して配置することで構成される（図１３）。図中の端子名１３０１〜１３０３は図１２中の端子名と一致する。１／４波長のマイクロストリップ線路と信号線路との結合度は距離と線路の幅（線路の特性インピーダンス）の関数として現されるため、これらを調整することにより帰還量を決定できる。帰還された電力が入力される第２の周波数変換回路２１７は線形に動作する必要があるため、図１４に示すように、第２の周波数変換回路２１７内のアクティブ回路（例えばギルバートセル１４０４）が十分線形に動作できるよう、アクティブ回路に入力される電力を減衰するかあるいはアクティブ回路に流れる電流を増やす必要がある。
【０１１４】
第２の周波数変換回路（ミキサ）２１７は、帰還回路２１６で帰還された高周波電力増幅器２１５の変調波電力を線形に変調信号生成回路２０１から出力される周波数と同じ周波数の信号（ベースバンド信号）にダウンコンバートする。図中の端子名は図１２中の端子名と一致する。ダウンコンバートする方法としては周波数変換回路内に局部発振器が複数必要でまたスプリアス成分を除去するための複数のフィルタが必要なスーパーヘテロダイン方式と、局部発振器が１つでスプリアス成分の発生しないダイレクトコンバージョン方式とがある。本実施の形態ではダイレクトコンバージョン方式を用いる。ダイレクトコンバージョン方式は、図１４に示すように、局部発振器１４０５を設け、局部発振器１４０５の発生する周波数を搬送波周波数と同じにすることにより、ベースバンド信号に直接ダウンコンバートする方法である。この方式では、乗算器の２次歪みを含む同相成分によって直流成分が生成されるため、同相成分除去性能に優れる差動型の乗算器（ギルバートセル１４０４）を用い、さらに局部発振器１４０５の電力が帰還回路へ漏れ出さないよう、ダブルバランス型の乗算器（ミキサ）とすることが望ましい。ダブルバランス型ミキサは例えば、図１４に示すギルバートセルを用いたダブルバランス型ミキサとすればよい。ダブルバランス型ミキサには差動で入力する必要があり、単相と差動の変換器としてバラン１４０６が必要である。
【０１１５】
第２の周波数変換回路２１７からの出力信号は、第２の検波回路２０５でＡＤ変換され、第１の検波回路２０２の方法と同じ方法で振幅成分が検出される。なお、ＡＤ変換器は検波回路２０５と第２の周波数変換回路２１７のどちらに含んでいても良い。検波方法の説明は実施の形態１と重複するため省略する。
【０１１６】
第１および第２の周波数選択回路２０３、２０４は例えば４００タップの理想矩形ＦＩＲフィルタとし、それぞれ、第１の検出回路２０２で検出された振幅成分を直流〜２５ＭＨｚの信号と２５ＭＨｚ〜５０ＭＨｚの信号とに分けて選択透過させる。
【０１１７】
第１の比較補正回路２０６では、第２の検波回路２０５で検出された振幅成分（１）と、第１の周波数選択回路２０３で選択された振幅成分（２）との比較を行い、補正された振幅成分を出力する。このとき２つの振幅成分は同期がとれていることが必要である。同期については、例えばプリアンブル信号（ＩＥＥＥ８０２．１１ａ規格では最初の１６μｓｅｃ期間に出力されるショートトレーニング信号）内で行い、振幅成分（１）と振幅成分（２）とのコンボルーション演算を行い、その値（相関値）が最大になる遅延量だけ位相の遅れている信号を時間シフトしてやればよい。さらに、同期後、第１の検波回路２０２から出力される振幅成分（１）と第２の検波回路２０５から出力される振幅成分（２）と比較することにより、第１の比較補正回路２０６に始まり、第１の増幅器２０８、加算器２１２、直流変換器２１３、高周波電力増幅器２１５、帰還回路２１６、第２の周波数変換回路２１７、第２の検波回路２０５に終わる第１の閉ループにおいて、線形動作が期待できないブロックである第１の増幅器２０８と、加算器２１２と、直流変換器２１３と、高周波電力増幅器２１５の線形歪み（群遅延に起因する周波数応答の乱れ）と、非線形歪み（アクティブ素子のコンダクタンスの非線形性に起因する振幅応答の乱れ）を補正する。補正は例えばプリアンブル信号を用いて行う。補正を行うにはループの伝達関数を測定する必要があり、プリアンブル信号の第１の周波数選択回路２０３からの出力信号をＳ１とすると、第２の検波回路２０５で検出される振幅成分Ｓ１ｄはＳ１ｄ＝Ｈ１Ｓ１と表せる。Ｓ１、Ｓ１ｄはともに既知の信号であるから第２の閉ループの伝達関数Ｈ１が推定される。この測定の際、第２の比較補正回路２０７内のスイッチで、第２の比較補正回路２０７から信号が出力されないようにする。Ｈ１を推定することによって、その逆関数であるＨ１-1を求めることができる。したがって、第１の比較補正回路２０５からは、補正された振幅成分Ｈ１-1Ｓ１が出力される。
【０１１８】
第２の比較補正回路２０７では、第２の検波回路２０５で検出された振幅成分（１）と、第２の周波数選択回路２０３で選択された振幅成分（３）との比較を行い、補正された振幅成分を出力する。第１の比較補正回路２０７と同様にして、振幅成分（１）と振幅成分（３）の同期を取る。同期後、第１の検波回路２０２から出力される振幅成分と第２の検波回路２０５から出力される振幅成分とを比較することにより、第１の比較補正回路２０７に始まり、第３の周波数変換回路２０９、第２の増幅器２１０、第４の周波数変換回路２１１、加算器２１２、直流変換器２１３、高周波電力増幅器２１５、帰還回路２１６、第２の周波数変換回路２１７、第２の検波回路２０５に終わる第２の閉ループにおいて、線形動作が期待できないブロックである第２の増幅器２１０と、第４の周波数変換回路２１１と、加算器２１２と、直流変換器２１３と、高周波電力増幅器２１５の線形歪みと非線形歪みとを補正する。補正の方法は第１の比較補正回路２０３と同様であり、説明は省略する。ただし、この測定の際、第１の比較補正回路２０６内のスイッチで、第１の比較補正回路２０６から信号が出力されないようにする。結果、第２の比較補正回路２０７からは第２の閉ループの伝達関数Ｈ２と第２の周波数選択回路２０４からの出力信号Ｓ２とによって、Ｈ２-1Ｓ２の振幅成分が出力される。
【０１１９】
以上のようにして振幅成分を補正することにより高周波電力増幅器２１５が線形出力できるようになる。
【０１２０】
第３の周波数変換回路２０９は周波数シフトにより第２の比較補正回路２０７からの振幅成分を直流〜２５ＭＨｚの信号にダウンコンバートする。
【０１２１】
第１の増幅器２０８、第２の増幅器２１０はそれぞれＤＡ変換された第１の比較補正回路２０６からの振幅成分とＤＡ変換された第３の周波数変換回路２０９からの振幅成分とを所要量増幅する。本実施の形態では演算増幅器を用いて、利得１の電圧フォロワを構成している。ＤＡ変換器は第１の増幅器２０８および第１の比較補正回路２０６のどちらに含まれていても良い。同様に、ＤＡ変換器は第２の増幅器２１０および第２の比較補正回路２０９のどちらに含まれていても良い。
【０１２２】
第４の周波数変換回路２１１では、第２の増幅器２１０からの振幅成分を周波数変換し第３の周波数変換回路２０９で周波数変換される前の周波数帯域に復元する。方法については、実施の形態１の第４の周波数変換回路１０８と同様の構成であり、ここでは説明を省略する。
【０１２３】
以上本実施の形態によれば、広帯域な変調信号から分離された振幅成分の帯域を分割することにより、第１および第２の増幅器２０８、２１０に要求されるＧＢＷを緩和できる。また、第１の比較補正回路２０６と第１の増幅器２０８の間のＤＡ変換器（２０６、２０８のどちらに内蔵されていても良い）のサンプリング周波数を低減することができ、ＤＡ変換器の低消費電力化を可能とする。したがって、従来のＥＥＲ法では困難であった広帯域信号を容易に扱うことができ、広帯域変調信号のＥＥＲ法を用いた送信回路の高効率化が可能となる。
【０１２４】
さらに、従来のＥＥＲ法では高周波電力増幅器の高周波入力端子に変調信号の位相成分を用いていたが、広帯域信号の位相成分は振幅成分と同様、もとの変調帯域の５倍以上に広がるため、位相信号をＤＡ変換する際のＤＡ変換器のサンプリング周波数を高くする必要があり、消費電力上不利である。さらに帯域制限を施すことにより、高い周波数を有する位相成分が欠落するため、定包絡信号ではなくなる。すなわち、帯域制限を施す前は、定包絡なシンボルマップをある角速度をもって移動するが、帯域制限を加えることにより、移動する角速度に制限が加えられる。したがって、本来移動すべきシンボル点間の距離を移動できなくなり、シンボル点間を直線で結んだ線上をサンプルする。したがって、定包絡信号ではなくなり、この時点で位相誤差を含んでしまう。さらに、このような定包絡でなくなった変調波を高周波電力増幅器で飽和させると、誤差をはらんだ信号の利得を上げるため、誤差があっても振幅が小さいため影響の少なかったシンボル点の影響が無視できなくなり、変調精度が著しく悪化する。本実施の形態の構成のようにＩＱ信号を高周波電力増幅器の高周波入力端子に入力することにより、扱う信号の帯域は元の変調信号と同じであるため、ＤＡ変換器のサンプリング周波数を低減することができ、ＤＡ変換器前段でフィルタリングする必要もなく、変調信号がＤＡ変換で劣化することがない。さらに高周波電力増幅器で飽和した信号は、高周波電力増幅器の帯域は一般に数百ＭＨｚあり、帯域制限を受けないので、高周波電力増幅器が完全な飽和型アンプであれば、欠落のない完全な定包絡信号となる。ただし、高周波電力増幅器が特に電源電圧が低いところで、飽和型アンプになりえない時、信号は低振幅時に定包絡信号とはなりえない。この場合、振幅成分と飽和を受けた変調信号とが高周波電力増幅器出力で掛け合わされた時、低振幅側で振幅の２乗特性となってしまうが、本実施の形態ではそれを含めて、高周波電力増幅器の非線形ひずみとして第１および第２の補正比較回路２０６、２０７で補正されるため問題ない。
【０１２５】
（実施の形態５）
本発明の実施の形態５について図面を見ながら説明する。
【０１２６】
図１５は本実施の形態５の構成を示すブロック図である。実施の形態４と異なるのは第１および第２の検波回路２０２、２０５が、振幅成分だけでなく位相成分を検出することである。さらに第１の検波回路２０２で検出された位相成分と第２の検波回路２０５で検出された位相成分とを比較し、その結果をもとに位相成分に補正を加える。位相成分の検波方法は実施の形態１で説明されており、ここでは省略する。
【０１２７】
第１の検波回路２０２で検出されたプリアンブル信号の位相成分をＳ、第３の比較補正回路２１８から始まり、第１の周波数変換回路２１４、高周波電力増幅器２１５、帰還回路２１６、第２の周波数変換回路２１７、第２の検出回路２０５で形成される閉ループの伝達関数をＨとすると、第２の検波回路２０５から出力される信号はＳｄ＝ＨＳとなる。伝達関数測定の際は、位相歪みを生じる高周波電力増幅器２１５に振幅成分を与える必要があるため（位相ひずみが振幅の関数であるから）、第１の比較補正回路２０６、第２の比較補正回路２０７内のスイッチはいずれもＯＮにする。したがって、伝達関数は高周波電力増幅器２１５の電源端子に与える振幅を入力として位相歪み量を出力する形であることが望ましい。そうすることで、振幅成分に対する位相歪み量を与えることができる。
【０１２８】
他のブロックの働きについては実施の形態４と同じであるため、説明は省略する。
【０１２９】
以上本実施の形態の構成により、位相成分についての補正を行うことにより、高周波電力増幅器２１５が位相成分のＡＭ−ＰＭ（入力振幅レベル対出力位相回転量）歪みを有する場合でもひずみを補正することができ、高周波電力増幅器の出力信号の線形性が高まる。さらに、実施の形態４では第１の周波数変換回路２１４および高周波電力増幅器２１５の内部が多段で構成される場合、飽和動作しないブロックおよび増幅段について、バックオフ動作が必要であった。バックオフをとることにより、これらのブロックおよび増幅段の効率が低下するが、本実施の形態では、完全な定包絡信号が入力されるためバックオフが必要なく、これらのブロックが高効率に動作できる。
【０１３０】
（実施の形態６）
本発明の実施の形態６について図面を見ながら説明する。図１６は本発明の実施の形態６の構成を表す図である。
【０１３１】
この実施の形態６は、実施の形態４の構成を集積回路で実現する場合に各集積回路に含むべき構成について示している。
【０１３２】
この送信回路は、第１、第２および第３の集積回路１６０１、１６０２、１６０３で構成されている。第１の集積回路１６０１は、変調信号生成回路２０１と、第１および第２の検波回路２０２、２０５と、第１および第２の周波数選択回路２０３、２０４と、第１および第２の比較補正回路２０６、２０７と、第３の周波数変換回路２０９とを集積する。
【０１３３】
第２の集積回路１６０２は、第１および第２の増幅器２０８、２１０と、加算器２１２と、第１、第２および第４の周波数変換回路２１４、２１７、２１１とを集積する。
【０１３４】
第３の集積回路１６０３は、高周波電力増幅器２１５と直流変換器２１３と帰還回路２１５とを集積する。
【０１３５】
以上の構成により、第１の集積回路１６０１はデジタル信号処理を行うのに優れたデジタル用微細化ＣＭＯＳプロセスで形成することでき、ＣＭＯＳプロセスの微細化とともに消費電力、チップ面積を削減できる。また第２の集積回路１６０２は、アナログ回路に適した高集積プロセスであるところのアナログＣＭＯＳプロセスやＢｉＣＭＯＳプロセスを用いることができる。アナログに最適化されたＣＭＯＳプロセスやバイポーラプロセスは微細化に特化したデジタルＣＭＯＳプロセスに比べ、耐圧など大電力特性に優れるため、第１の実施の形態に示すような大振幅のアナログ信号を扱うことができる。またバイポーラプロセスは高周波特性に優れるため、第１の周波数変換回路２１４、第２の周波数変換回路２１７でＧＨｚ帯に変調信号をアップコンバートあるいはダウンコンバートできる。さらに、ロジック回路を組み込むことが可能なため、ＰＬＬ（Phase Locked Loop）などを集積することができ、安定な信号源を集積化できる。第３の集積回路１６０３は高周波特性、および大電力特性を同時に満足することが求められるブロックを集積しており、通常のアナログＣＭＯＳやバイポーラプロセスでの実現が難しいが、例えば、ＧａＡｓなどの化合物半導体を用いた集積回路で構成すれば、１００ＧＨｚを超える遮断周波数や最高発振周波数を有し、ある程度の耐圧を有したまま、トランジスタを実現できる。そのため、耐圧や大電流特性だけでなく高周波特性を必要とする高周波電力増幅器や直流変換器を実現できる。なお、帰還回路２１６はあえて集積化することはなく、これら集積回路を実装するプリント基板上にパターン形成しても良い。
【０１３６】
（実施の形態７）
本発明の実施の形態７について、図面を見ながら説明する。
【０１３７】
図１７は本実施の形態の構成を表す図である。
【０１３８】
この実施の形態７は、実施の形態５の構成を集積回路で実現する場合の集積回路に含むべき構成について示している。第６の実施の形態６と異なるのは、第１の集積回路１８０１に第３の比較補正回路２１８が追加されるところである。得られる効果については、実施の形態６と同じであり、説明は省略する。第２の集積回路１８０２および第３の集積回路１８０３については、第２の集積回路１６０２および第３の集積回路１６０３と同じである。
【産業上の利用可能性】
【０１３９】
本発明の送信回路は、いわゆる携帯電話、無線ＬＡＮなどの無線通信機の送信部として利用することができる。
【図面の簡単な説明】
【０１４０】
【図１】実施の形態１における送信回路のブロック回路図である。
【図２】実施の形態１の送信回路において処理される信号の変化例を説明するための図である。
【図３】実施の形態１の送信回路においてその効果を示す図である。
【図４】実施の形態１の送信回路において処理される信号の変化例を説明するための図である。
【図５】実施の形態１の周波数変換回路にバイポーラトランジスタを用いたアクティブミキサを構成するときの回路図である。
【図６】実施の形態１の加算器の一例を示す図である。
【図７】実施の形態１の低域通過フィルタの構成の一例を示す図である。
【図８】実施の形態１の第１の周波数変換回路の一例を示す図である。
【図９】（ａ）〜（ｄ）は、定包絡領域を利用して近似ＥＥＲ法を行なう回路動作を説明するための図である。
【図１０】実施の形態２における送信回路のブロック回路図である。
【図１１】実施の形態３（実施の形態１を集積化するとき）のブロック例である。
【図１２】実施の形態４における送信回路のブロック回路図である。
【図１３】実施の形態４における帰還回路の一例を示す図である。
【図１４】実施の形態４における第２の周波数変換回路の構成を示す回路図である。
【図１５】実施の形態５における送信回路のブロック回路図である。
【図１６】実施の形態６（実施の形態４を集積化するとき）のブロック例である。
【図１７】実施の形態７（実施の形態５を集積化するとき）のブロック例である。
【図１８】従来から知られているＥＥＲ法の概略を表すブロック回路図である。
【符号の説明】
【０１４１】
１０１    変調信号生成回路
１０２    検波回路
１０３    第１の周波数選択回路
１０４    第１の演算増幅器
１０５    第３の周波数選択回路
１０６    第２の周波数変換回路
１０７    第２の演算増幅器
１０８    第４の周波数変換回路
１０９    加算器
１１０    直流変換器（エミッタフォロワ）
１１１    第２の周波数選択回路
１１２    第１の帰還回路
１１３    第４の周波数選択回路
１１４    第３の周波数変換回路
１１５    第２の帰還回路
１１６    第１の周波数変換回路
１１７    高周波電力増幅器
２０１    変調信号生成回路
２０２    第１の検波回路
２０３    第１の周波数選択回路
２０４    第２の周波数選択回路
２０５    第２の検波回路
２０６    第１の比較補正回路
２０７    第２の比較補正回路
２０８    第１の増幅器
２０９    第３の周波数変換回路
２１０    第２の増幅器
２１１    第４の周波数変換回路
２１２    加算器
２１３    直流変換器
２１４    第１の周波数変換回路
２１１    第２の周波数選択回路
２１５    高周波電力増幅器
２１６    帰還回路
２１７    第２の周波数変換回路
２１８    第３の比較補正回路
５０１〜５０２    端子
５０３    局部発振器
５０４    高域通過フィルタ
６０１〜６０３    端子
６０４    負荷
６０５〜６０６    トランジスタ
６０７〜６０８    ＲＣ回路
７０１〜７０２    端子
８０１〜８０３    端子
８０４    ギルバートセル
８０５    局部発振器
８０６    バラン
１１０１    第１の集積回路
１１０２    第２の集積回路
１１０３    第３の集積回路
１３０１〜１３０３    端子
１４０１〜１４０３    端子
１４０４    ギルバートセル
１４０５    局部発振器
１４０６    バラン
１６０１    第１の集積回路
１６０２    第２の集積回路
１６０３    第３の集積回路
１８０１    第１の集積回路
１８０２    第２の集積回路
１８０３    第３の集積回路
１９０１    変調信号生成回路
１９０２    検波回路
１９０３    帰還回路
１９０５    周波数変換回路
１９０６    高周波電力増幅器
１９０７    演算増幅器
１９０８    エミッタフォロワ
【図１】
2006135422.tif 000022
【図２】
2006135422.tif 000023
【図３】
2006135422.tif 000024
【図４】
2006135422.tif 000025
【図５】
2006135422.tif 000026
【図６】
2006135422.tif 000027
【図７】
2006135422.tif 000028
【図８】
2006135422.tif 000029
【図９】
2006135422.tif 000030
【図１０】
2006135422.tif 000031
【図１１】
2006135422.tif 000032
【図１２】
2006135422.tif 000033
【図１３】
2006135422.tif 000034
【図１４】
2006135422.tif 000035
【図１５】
2006135422.tif 000036
【図１６】
2006135422.tif 000037
【図１７】
2006135422.tif 000038
【図１８】
2006135422.tif 000039