(57)【要約】【課題】  ホットキャリア注入によるプログラム後のメモリセルの閾値電圧のバラツキを抑制可能な不揮発性メモリのプログラム電圧決定方法を提供する。【解決手段】  ドレイン電圧を所定電圧に設定する設定ステップと、ドレイン電圧と所定のゲート電圧を所定のプログラミング時間で印加するプログラムステップと、ドレイン電圧の設定電圧を変更する変更ステップと、設定電圧変更後のドレイン電圧で、該プログラムステップを実行する再プログラムステップと、プログラム後の閾値電圧を測定する測定ステップと、再プログラムステップ後の閾値電圧における、ドレイン電圧の変化量に対する閾値電圧の変化量の比で表される微分値を検出する検出ステップを有し、検出された微分値と測定された閾値電圧の両方が所定の許容範囲内にある場合に、変更されたドレイン電圧を最適値として決定する。【選択図】  図５
2006114109.tif 000002
【特許請求の範囲】
【請求項１】
制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリにおける、ホットキャリア注入による前記メモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定方法であって、
前記ドレイン電圧を所定の電圧に設定する設定ステップと、
前記ドレイン電圧と所定のゲート電圧を前記メモリセルのドレインと制御ゲートに所定のプログラミング時間で印加することにより前記メモリセルをプログラムするプログラムステップと、
前記ドレイン電圧の設定電圧を変更する変更ステップと、
設定電圧変更後の前記ドレイン電圧で、前記プログラムステップを実行する再プログラムステップと、
前記プログラムステップまたは前記再プログラムステップにおけるプログラム後の前記メモリセルの閾値電圧を測定する測定ステップと、
前記再プログラムステップ後の前記閾値電圧における、前記ドレイン電圧の変化量に対する前記閾値電圧の変化量の比で表される微分値を検出する検出ステップと、を有し、
前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の両方が各別に設定された所定の許容範囲内にある場合に、前記変更ステップで変更された前記ドレイン電圧を最適値として決定することを特徴とするプログラム電圧決定方法。
【請求項２】
前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の少なくとも一方が各別に設定された前記所定の許容範囲内にない場合は、前記変更ステップ、前記再プログラムステップ、前記測定ステップ、及び、前記検出ステップを繰り返すことを特徴とする請求項１に記載のプログラム電圧決定方法。
【請求項３】
前記設定ステップで設定される前記ドレイン電圧が、プログラム動作に要する前記ドレイン電圧の製造プロセス及びメモリセルアレイの設計に起因する変動範囲の絶対値における最小値であることを特徴とする請求項１または２に記載のプログラム電圧決定方法。
【請求項４】
前記微分値に対して設定された前記所定の許容範囲が、１．０〜４．０であることを特徴とする請求項１〜３の何れか１項に記載のプログラム電圧決定方法。
【請求項５】
前記閾値電圧に対して設定された前記所定の許容範囲が、プログラム検証用の閾値電圧と略等しい基準電圧以上であることを特徴とする請求項１〜４の何れか１項に記載のプログラム電圧決定方法。
【請求項６】
制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリにおける、ホットキャリア注入による前記メモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定装置であって、
請求項１〜５の何れか１項に記載のプログラム電圧決定方法における前記設定ステップ、前記プログラムステップ、前記変更ステップ、前記再プログラムステップ、前記測定ステップ、及び、前記検出ステップの実行を制御する制御手段を備えてなることを特徴とするプログラム電圧決定装置。
【請求項７】
請求項６に記載のプログラム電圧決定装置を内蔵する不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリのプログラム方法に関し、更に詳しくは、ホットキャリア注入によるメモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定方法に関する。
【背景技術】
【０００２】
不揮発性メモリの代表的な一例は、下記の非特許文献１に記載されている浮遊ゲートと呼ばれる電気的に絶縁されたＭＯＳゲートにより構成されるフラッシュ消去可能な電気的プログラム可能リードオンリーメモリ（フラッシュＥＥＰＲＯＭ）である。
【０００３】
図１に、従来技術のフラッシュＥＰＲＯＭのメモリセル構造の一例を示す。浮遊ゲート１がチャンネル２を直接制御し、且つ、データ（電子）を格納する浮遊ゲート１と、その上に絶縁膜３を介して制御ゲート４をもつ積層構造を採用している。図２の等価回路図に示すように、浮遊ゲートは、外部の端子からは、絶縁膜により完全に浮遊しており、この電位は、他の４端子からの容量結合にて制御される。データの書き込み動作は、紫外線消去型ＥＰＲＯＭの書き込み原理と同様なホットキャリア現象をメカニズムとして用いて、絶縁膜であるトンネルゲート酸化膜５のバリアハイトを超えるに十分なエネルギーを電子に与えることにより、浮遊ゲート１内に電子を注入する。消去動作は、浮遊ゲート１とソース拡散６のオーバーラップ領域のトンネル酸化膜５を経由して、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル現象をメカニズムとして電子放出を行う。これにより浮遊ゲート１内の電子数を調整する。読み出しは、通常ＭＯＳのＮＯＲ型メモリと同様に、ビット線（ドレイン７）、ワード線（制御ゲート４）で選択されたメモリセルの駆動電流の蓄積データ（電子数）による差分をセンスすることで、読み出しを行う。
【０００４】
ホットキャリア現象をキャリア注入メカニズムとして採用する場合、浮遊ゲートに対して注入される電流は、Ｗ．Ｓｈｏｃｋｌｅｙ，“Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎ  ２”（１９６１）に記載されている「ラッキーエレクトロンモデル」によると、下記の数１のように記述される。
【０００５】
（数１）
Ｉｇ＝Ｉｓ×ｅｘｐ（−φｂ／Ｅｓｄ／λ）
【０００６】
ここで、Ｉｇはゲート注入電流、Ｉｓはソース電流、φｂはバリアハイト、Ｅｓｄはソース・ドレイン間電界、λはホットエレクトロンの散乱平均自由工程である。
【０００７】
これにより、ホットキャリア電流（Ｉｇ）は、ソース・ドレイン電界（Ｅｓｄ）に非常に強く依存することが分かる。このソース・ドレイン電界（Ｅｓｄ）は、実際のメモリセルアレイでは、ドレイン電源電圧、ドレイン電流経路の負荷抵抗、メモリセルトランジスタの実効チャンネル長に大きく依存する。これらのパラメータは、メモリアレイチップ毎のプロセスバラツキによって変動する傾向があり、プログラム動作の制御回路が与えるべきドレイン電圧は、チップ毎に最適化される必要がある。
【０００８】
このために、チップ毎にメモリセルのプログラム特性を測定し、このデータに基づいてプログラム時の最適なプログラム電圧を求める方法の一例が、下記の特許文献１に提案されている。特許文献１に開示されている不揮発性メモリのドレインプログラミング電圧を設定するための方法は、図３のフローチャートに示すように、以下の（ａ）〜（ｇ）の各ステップを有している。
【０００９】
（ａ）該ドレインプログラミング電圧の第１の電圧レベルに対応する第１の値を設定するステップ；
（ｂ）該不揮発性メモリのドレインプログラミング電圧発生回路が該第１の値に従って該ドレインプログラミング電圧を発生するように、該第１の値を該ドレインプログラミング電圧発生回路に送るステップ；
（ｃ）該不揮発性メモリの複数のメモリセルを選択して、それらの選択された複数のメモリセルに該ドレインプログラミング電圧を所定のプログラミング時間だけ印加することによりプログラミングするステップ；
（ｄ）プログラミング後、該選択された複数のメモリセルの中の１つの閾値電圧を測定するステップ；
（ｅ）その測定された閾値電圧を該不揮発性メモリの所定のプログラムされた閾値電圧と比較するステップ；
（ｆ）該測定された閾値電圧の電圧レベルが該所定のプログラムされた閾値電圧の所定範囲内にない場合に、該第１の値を変えて上記ステップ（ｂ）〜（ｅ）を繰り返すことにより、該ドレインプログラミング電圧を変えるステップ；
（ｇ）該測定された閾値電圧の電圧レベルが該所定のプログラムされた閾値電圧の所定範囲内にある場合に、該不揮発性メモリが該所定のプログラミング時間内に該所定のプログラムされた閾値電圧にプログラムされるように、該第１の値を該不揮発性メモリに記憶して、該第１の値に従って該ドレインプログラミング電圧を発生するよう該ドレインプログラミング電圧発生回路を常時制御するステップ。
【特許文献１】特表平９−５０２８２８号公報
【非特許文献１】Ｓ．Ｍｕｋｈｅｒｊｅｅ  ｅｔ．ａｌ，  “Ａ  Ｓｉｎｇｌｅ  Ｔｒａｎｓｉｓｔｏｒ  ＥＥＰＲＯＭ  Ｃｅｌｌ  ａｎｄ  ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｉｎ  ５１２ｋ  ＣＭＯＳ  ＥＥＰＲＯＭ”，ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，  ｐ．６１６，（１９８５）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術では、上述のように、該不揮発性メモリが該所定のプログラミング時間内に該所定のプログラムされた閾値電圧にプログラムされるように、ドレインプログラミング電圧を決定しているが、下記に指摘する問題については一切考慮されていない。
【００１１】
即ち、ドレインプログラム電圧発生回路から、各不揮発性メモリセルに至る配線経路における負荷抵抗値は、不揮発性メモリセルアレイ内の場所つまりアドレスによって異なる。これは、該電圧発生回路から各不揮発性メモリセルに至る配線の配線長や配線材料の構成が不揮発性メモリセルアレイ内の場所つまりアドレスによって異なるからである。これは、ドレインプログラム電圧発生回路が或る一定の電圧を発生し続けたとしても、上述の配線経路における負荷抵抗や、各不揮発性メモリセルの電流駆動能力の差により、各不揮発性メモリセルにおける実際のドレインプログラム電圧がばらつくことを意味する。
【００１２】
また、図４に、本願発明の基礎データとなったドレイン電圧とプログラム後閾値電圧の関係を示す。図中の領域（ａ）では、ドレイン電圧の上昇に対して、プログラム後閾値電圧の上昇が大きい。一方、領域（ｂ）では、ドレイン電圧上昇に対してプログラム後閾値電圧の上昇率が飽和する傾向にある。
【００１３】
ホットキャリア注入プログラムでは、プログラム後の閾値電圧は、プログラム動作における、１）ドレイン電圧、２）ゲート電圧、３）Ｌｏｇスケールのパルス時間の３つの条件に主に依存し、一定のプログラムパルス幅では、プログラムパルス印加前の閾値電圧が、上記３条件で決定される電圧以下である限り、プログラム動作前の閾値電圧に大きく依存しない。各ドレイン電圧での書き込み動作の間に、消去動作が介在する場合と介在しない場合で、図４は同様の関係を示す。
【００１４】
このように、従来技術による方法で、所定のプログラム時間を満たすドレインプログラム電圧が決定された場合でも、該ドレインプログラム電圧が、上述の領域（ａ）であれば、同一チップ内部の各メモリセル間の実際のドレインプログラム電圧バラツキに対して、プログラム後の不揮発性メモリセル閾値電圧のバラツキが大きくなる。このバラツキは、プログラム速度のバラツキやプログラム後閾値電圧、信頼性に対するマージンのバラツキとなって現れるという問題があった。
【００１５】
本発明は、上記問題点に鑑みてなされたもので、その目的は、ホットキャリア注入によるプログラム後のメモリセルの閾値電圧のバラツキを抑制可能な不揮発性メモリのプログラム電圧決定方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係る不揮発性メモリのプログラム電圧決定方法は、制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリにおける、ホットキャリア注入による前記メモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定方法であって、前記ドレイン電圧を所定の電圧に設定する設定ステップと、前記ドレイン電圧と所定のゲート電圧を前記メモリセルのドレインと制御ゲートに所定のプログラミング時間で印加することにより前記メモリセルをプログラムするプログラムステップと、前記ドレイン電圧の設定電圧を変更する変更ステップと、設定電圧変更後の前記ドレイン電圧で、前記プログラムステップを実行する再プログラムステップと、前記プログラムステップまたは前記再プログラムステップにおけるプログラム後の前記メモリセルの閾値電圧を測定する測定ステップと、前記再プログラムステップ後の前記閾値電圧における、前記ドレイン電圧の変化量に対する前記閾値電圧の変化量の比で表される微分値を検出する検出ステップと、を有し、前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の両方が各別に設定された所定の許容範囲内にある場合に、前記変更ステップで変更された前記ドレイン電圧を最適値として決定することを特徴とする。
【００１７】
上記特徴の本発明に係る不揮発性メモリのプログラム電圧決定方法によれば、検出ステップで検出された微分値と、測定ステップで測定された閾値電圧に対する各許容範囲を適切に設定することにより、図４に示すドレイン電圧とプログラム後閾値電圧の関係における図中の領域（ｂ）に示す飽和領域にプログラム動作用のドレイン電圧を設定することができるため、製造プロセスや設計に起因するメモリセルのドレインに印加されるドレイン電圧のバラツキに対するプログラム後閾値電圧の変動を抑制することができる。
【００１８】
一般に、ホットキャリア注入を用いたプログラム動作におけるドレイン電圧の設定には、以下の２点の制限事項が存在するため、これらの制限事項を考慮した適正なドレイン電圧の設定範囲が存在する。
【００１９】
（１）ドレイン電圧が低すぎる場合、ホットキャリアが、ドレイン電界から受け取るエネルギーが不十分で、ホットキャリアが、ゲート酸化膜のバリアハイトを超えることができず、プログラム速度が著しく低下する点。
【００２０】
（２）ドレイン電圧が高すぎる場合、高いドレイン電圧にチャージアップされたビットラインが、プログラム動作中に、同一アレイ内の該ビットラインを共有する非選択セルに対する、高すぎる該ドレイン電圧によるディスターブストレスを受けることになり、ディスターブ不良に対するマージンを著しく損なうことになる点。
【００２１】
そこで、上記目的を達成するための本発明に係る不揮発性メモリのプログラム電圧決定方法によれば、上記２点の制限事項を考慮した適正なドレイン電圧の設定範囲の最適値にプログラム動作用のドレイン電圧を設定することができるため、当該ドレイン電圧を用いることにより、不揮発性メモリのプログラム動作を、高速で、且つ、ディスターブ不良に対するマージンを損なうことなく実行することができる。
【００２２】
更に、本発明に係る不揮発性メモリのプログラム電圧決定方法は、前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の少なくとも一方が各別に設定された前記所定の許容範囲内にない場合は、前記変更ステップ、前記再プログラムステップ、前記測定ステップ、及び、前記検出ステップを繰り返すことを特徴とする。これにより、プログラム動作用のドレイン電圧の最適値を確実に検出することができる。
【００２３】
更に、本発明に係る不揮発性メモリのプログラム電圧決定方法は、前記設定ステップで設定される前記ドレイン電圧が、プログラム動作に要する前記ドレイン電圧の製造プロセス及びメモリセルアレイの設計に起因する変動範囲の絶対値における最小値であることを特徴とする。
【００２４】
更に、本発明に係る不揮発性メモリのプログラム電圧決定方法は、前記微分値に対して設定された前記所定の許容範囲が、１．０〜４．０であることを特徴とする。
【００２５】
更に、本発明に係る不揮発性メモリのプログラム電圧決定方法は、前記閾値電圧に対して設定された前記所定の許容範囲が、プログラム検証用の閾値電圧と略等しい基準電圧以上であることを特徴とする。
【発明を実施するための最良の形態】
【００２６】
次に、本発明に係る不揮発性メモリのプログラム電圧決定方法、及び、プログラム電圧決定装置（以下、適宜「本発明方法」及び「本発明装置」と称す。）につき、図面に基づいて説明する。
【００２７】
図７に示すように、本発明方法の適用対象となる不揮発性メモリ１０は、図１に示すメモリセル構造と同様のフラッシュメモリセルをアレイ状に配列してなるメモリセルアレイ１１と、メモリセルアレイ１１内のメモリセルに対するメモリ動作（プログラム、消去、読み出し）を実行するためのアドレスデコーダ、電圧発生回路、タイミング制御回路、センスアンプ等からなるメモリアレイ制御回路１２を備えてなる。更に、不揮発性メモリ１０のメモリアレイ制御回路１２には、メモリアレイ制御回路１２と協働して、本発明方法を実行するためのテストコントローラ１３が接続している。テストコントローラ１３は、本発明方法の実行を制御する制御装置として機能し、本発明装置に該当する。
【００２８】
以下、テストコントローラ１３によって制御される本発明方法の処理手順について、図５のフローチャートを参照しながら説明する。
【００２９】
先ず、テストコントローラ１３はドレイン電圧の初期電圧として、所定の電圧Ｖｄｐ１を設定する（ステップ５０１：設定ステップに該当）。本実施形態の場合、この初期電圧Ｖｄｐ１は３．８Ｖである。これは、製造プロセス、及び、設計に起因するバラツキの範囲内で想定され得るプログラム用ドレイン電圧の最小値であることが望ましい。当該ドレイン電圧を、メモリアレイ制御回路１２内のプログラム用ドレイン電圧の発生回路に設定する。
【００３０】
次に、特定のアドレスのビット（メモリセル）を選択する（ステップ５０２）。このビットは、特定の１ビットでも構わないし、また、複数ビットを選択し、これら複数のビットに対して必要要件を満たす条件を決定しても構わない。
【００３１】
所定のゲート電圧条件下で、該ドレイン電圧Ｖｄｐ１を、所定のプログラミング時間で印加することによりプログラム動作を実行する（ステップ５０３：プログラムステップに該当）。ステップ５０３からステップ５０８までの処理は、後述の要件が満たされるまで、プログラム用ドレイン電圧の設定電圧を、初期電圧Ｖｄｐ１から、Ｖｄｐ２，Ｖｄｐ３，…，Ｖｄｐｎへと順番に増加する変更を行いながら（ステップ５０６：変更ステップに該当）、繰り返し実行される。２回目以降のステップ５０３（プログラムステップ）を再プログラムステップに該当する。ここで、ステップ５０６（変更ステップ）での設定電圧の増加幅は、プログラム動作時のドレイン電圧のマージンに相当する値で、本実施形態では、０．１〜０．２Ｖに設定される。また、この増加幅は、等間隔でも不等間隔でも構わない。
【００３２】
本実施形態では、各ドレイン電圧でのプログラム動作の間に、消去動作は不要である。消去動作が介在しても構わないが、消去動作が介在する場合と介在しない場合で、図４に示すドレイン電圧とプログラム後閾値電圧の関係は同様の特性を示すために、結果に大きな差は見られない。更に、本発明では、閾値電圧のドレイン電圧に対する特性曲線（図４参照）の傾きで評価するため、各ドレイン電圧での書き込み動作後の閾値電圧に、消去動作が介在する場合と介在しない場合で違いがある場合でも、ドレイン電圧の判定結果に影響は出ない。
【００３３】
本実施形態では、上記特定アドレスは、プログラム時のドレイン電流経路の抵抗値の最も高いビットアドレスのグループが選択される。何故なら、このようなビットアドレスのグループにおいて、プログラム時のドレイン電流と、その経路の負荷抵抗による電圧降下が最も顕著となり、ドレイン電圧駆動回路の出力端で最も高いドレイン駆動電圧出力が必要とされるからである。本実施形態では、一例として、２〜１６ビットのアドレスが選択される。
【００３４】
ステップ５０３の処理後、ｎ回目のプログラム後のメモリセルの閾値電圧Ｖｔｐｎを読み出す（ステップ５０４：測定ステップに該当）。１回目の処理ループでは、１回目のプログラム後のメモリセルの閾値電圧Ｖｔｐ１を読み出す。
【００３５】
メモリセルの閾値電圧の測定手段は、読み出し動作時における該メモリセルのワード線電圧レベルをテストコントローラ１３から設定しつつ読み出す手段をメモリセルアレイ制御回路３に、該ワード線電圧レベルを走査しつつ該メモリセルのドレイン電流を読み出す手段をテストコントローラ１３に準備しておくことで実現可能になる。
【００３６】
ステップ５０４の処理後、処理中のループが１回目か否かを判定する（ステップ５０５）。１回目の処理ループでは、ドレイン電圧の設定電圧は初期電圧Ｖｄｐ１である。１回目の処理ループの場合、ステップ５０７とステップ５０８へは移行せずに、ドレイン電圧とプログラム後の閾値電圧の測定値を記録した後、ドレイン電圧の設定電圧をＶｄｐ１からＶｄｐ２に増加する変更を行い（ステップ５０６）、該ドレイン電圧による再プログラミング動作（ステップ５０３）を実行する。引き続き、２回目のプログラム後のメモリセルの閾値電圧Ｖｔｐ２を読み出す。
【００３７】
２回目以降の処理ループでは、ステップ５０５の判定により、ステップ５０７へ移行し、ステップ５０７で下記（１）の判定処理を、ステップ５０８で下記（２）の検出処理（検出ステップに該当）と判定処理を、夫々実行する。
【００３８】
（１）測定された閾値電圧Ｖｔｐｎが所定の許容範囲内にあるか否かの判定。
【００３９】
（２）再プログラミング動作後の閾値電圧Ｖｔｐｎにおける、ドレイン電圧の変化量に対する閾値電圧の変化量の比で表される微分値（下記の数２参照）の検出、及び、検出された微分値（ΔＶｔｐｎ／ΔＶｄｐｎ）が所定の許容範囲内にあるか否かの判定。
【００４０】
（数２）
ΔＶｔｐｎ／ΔＶｄｐｎ＝（Ｖｔｐｎ−Ｖｔｐｎ−１）／（Ｖｄｐｎ−Ｖｄｐｎ−１）
【００４１】
ここで、上記（１）の判定における許容範囲とは、ドレイン電圧Ｖｄｐｎでプログラムされたビット（メモリセル）が消去状態にあると誤判断されないために必要なメモリセルの閾値電圧の最小電圧Ｖｔｐｍｉｎである。これは、本実施形態では、メモリアレイ制御回路１２におけるプログラム検証用の閾値電圧と同等の値である。
【００４２】
ステップ５０７において、閾値電圧Ｖｔｐｎが所定の許容範囲外の場合（例えば、閾値電圧Ｖｔｐｎが下限値Ｖｔｐｍｉｎ以上でない場合）、または、ステップ５０８において、検出した微分値（ΔＶｔｐｎ／ΔＶｄｐｎ）が所定の許容範囲外の場合（例えば、ΔＶｔｐｎ／ΔＶｄｐｎが上限値Ｒｌｉｍｉｔ未満でない場合）は、ステップ５０６に移行して、ドレイン電圧の設定電圧を増加する変更を行い、予め設定された最大ドレイン電圧以上でなければ、ステップ５０３〜ステップ５０８の各処理を繰り返す。設定変更後のドレイン電圧が最大ドレイン電圧以上の場合は、最大ドレイン電圧をドレイン電圧の設定値に変更して、ステップ５０９に移行する。
【００４３】
上記ステップ５０３〜ステップ５０８の処理ループを複数回に亘って繰り返すと、図４に示すようなプログラム用のドレイン電圧とプログラム後のメモリセルの閾値電圧の関係が得られる。当初は領域（ａ）で示されるような急峻な上昇を示すが、やがて領域（ｂ）に至り飽和傾向に入る。この領域（ｂ）では、プログラム動作の選択メモリセルにおけるオン電流と、ドレイン電流経路の負荷抵抗による負帰還により、２次降伏に陥らない最大のドレイン電圧を維持しながらホットキャリア注入が遂行されていることを示す。負帰還とは、即ち、メモリセルのドレインが、２次降伏の前段階になり、メモリセルのドレイン電流Ｉｄｐが増加すると、ドレイン電流経路の負荷抵抗Ｒｐａｔｈにより、下記の数３で表される電圧降下Ｖｄｄｒｏｐが発生し、この電流増加が抑制される。
【００４４】
（数３）
Ｖｄｄｒｏｐ＝Ｉｄｐ×Ｒｐａｔｈ
【００４５】
領域（ｂ）のドレイン電圧でプログラム動作が行われると、プログラム電圧が安定し、しかも効率の高い書き込みを行うことができる。しかも、信頼性に対するインパクトや、ドレイン電圧による非選択セルに対するディスターブ現象を抑制するために、このドレイン電圧領域（ｂ）において、最も低いドレイン電圧を検出することが必要である。
【００４６】
これは、図６に示すような、ドレイン電圧と上記数２で示す微分値（ΔＶｔｐｎ／ΔＶｄｐｎ）の関係から検出することができる。図６におけるドレイン電圧と微分値の関係を参照すると、図４における領域（ａ）に相当するドレイン電圧範囲に微分値のピークがあり、更に、ドレイン電圧が高くなると、図４における領域（ｂ）に相当するドレイン電圧範囲では、微分値が十分低い値で推移することが分かる。
【００４７】
従って、本実施形態では、ドレイン電圧Ｖｄｐが、初期電圧から単調増加されるに伴い、微分値（ΔＶｔｐｎ／ΔＶｄｐｎ）が一旦上記ピークを通過して、４．０以下に低下し、約１．０〜３．０の範囲で安定した時点で、プログラム後の閾値電圧変動が安定するドレイン電圧領域（ｂ）に入ったと判断することができる。ステップ５０８における上記（２）の判定処理は当該判断に相当する。更に、ステップ５０７における上記（１）の判定処理において、プログラム後の閾値電圧Ｖｔｐｎが、プログラム検証用の閾値電圧（Ｖｔｐｍｉｎ）以上である場合は、当該プログラム動作時のドレイン電圧Ｖｄｐｎは、ドレイン電流経路の負帰還が十分に動作し、且つ、プログラム動作に必要なメモリセルの閾値電圧変動量を確保可能な、最適なドレイン電圧として決定され、該ドレイン電圧条件を常時プログラム条件としてメモリアレイ制御回路１２に記憶させる（ステップ５０９）。
【００４８】
次に、本発明方法の別実施形態について説明する。
【００４９】
〈１〉上記実施形態のステップ５０８（図５参照）における上記（２）の判定処理の判定精度を向上させるために、図８に示すように、ステップ８０８（図５のステップ５０８に対応）において、２つの連続したドレイン電圧Ｖｄｐの組に対して上記微分値が、上記（２）の判定処理における判定条件を満たすことを確認した後、ドレイン電圧Ｖｄｐの最適値を設定するようにしても構わない。
【００５０】
〈２〉また、上記実施形態及び上記別実施形態〈１〉では、ホットキャリアがエレクトロンである場合の実施例として、ドレイン電圧Ｖｄｐを単調増加させる場合を述べたが、本発明の範囲は、ホットキャリアがホールである場合も含まれる。従って、ホットホール注入によるプログラムに対しても、逆にドレインＶｄｐを単調減少させることで、本発明方法を適用することができる。
【００５１】
〈３〉また、図７に示したテストコントローラ１３は、製品チップ外部のテスト装置として組み合わせられることが多いが、その一部または全部が、テスト回路として不揮発性メモリ１０のチップ内に内蔵されていても構わない。
【図面の簡単な説明】
【００５２】
【図１】従来技術のフラッシュＥＰＲＯＭのメモリセル構造の一例を模式的に示す素子断面図
【図２】図１に示す従来技術のフラッシュＥＥＰＲＯＭのメモリセル構造に対する等価回路図
【図３】従来技術におけるプログラム用のドレイン電圧の決定方法の一例を示すフローチャート
【図４】ホットキャリア注入プログラム方式におけるドレイン電圧とプログラム後の閾値電圧の関係を示す特性図
【図５】本発明に係る不揮発性メモリのプログラム電圧決定方法の一実施形態における処理手順を示すフローチャート
【図６】本発明に係る不揮発性メモリのプログラム電圧決定方法で取得したドレイン電圧と微分値（ΔＶｔｐｎ／ΔＶｄｐｎ）の関係を示す特性図
【図７】本発明に係る不揮発性メモリのプログラム電圧決定方法の適用対象となる不揮発性メモリと本発明に係るプログラム電圧決定装置のシステム構成の一例を示すブロック図
【図８】本発明に係る不揮発性メモリのプログラム電圧決定方法の別実施形態における処理手順を示すフローチャート
【符号の説明】
【００５３】
１：    浮遊ゲート
２：    チャンネル
３：    絶縁膜
４：    制御ゲート
５：    ゲート酸化膜
６：    ソース拡散
７：    ドレイン拡散
１０：  不揮発性メモリ
１１：  メモリセルアレイ
１２：  メモリアレイ制御回路
１３：  テストコントローラ
【図１】
2006114109.tif 000003
【図２】
2006114109.tif 000004
【図３】
2006114109.tif 000005
【図４】
2006114109.tif 000006
【図５】
2006114109.tif 000007
【図６】
2006114109.tif 000008
【図７】
2006114109.tif 000009
【図８】
2006114109.tif 000010