(57)【要約】【課題】本発明は、デジタル時間階調方式を用いて表示装置を駆動する場合において、消費電力を低減することができる表示装置、電子機器を提供することを課題とする。【解決手段】本発明は、マトリクス状に配置された複数の画素において、全ての画素が黒の表示を行う行に着目し、当該行に配置された画素に入力する予定のデータのサンプリングは行わないことを特徴とする。そして、当該行のデータのサンプリングを行わない期間では、ソースドライバにおけるシフトレジスタの動作と、第１のラッチ回路における映像信号のサンプリング動作を停止することを特徴とする。上記特徴を有する本発明は、ソースドライバの動作を一時的に停止することができるため、消費電力を低減することができる。特に、表示装置内での電力の消費の割合が高いソースドライバの動作を停止することができる本発明は、消費電力を大幅に低減することができる。【選択図】図１
2006178430.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、前記サンプリングパルスに従って、映像信号のサンプリングを行うラッチ回路とを有する表示部と、
同じ行に配置された複数の画素の各々に出力する映像信号を保持するラインバッファ回路と、
前記ラインバッファ回路に保持された前記映像信号を検査する検査回路とを有し、
前記検査回路は、前記ラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記シフトレジスタが前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力を停止するための制御信号を出力することを特徴とする表示装置。
【請求項２】
マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、前記サンプリングパルスに従って、映像信号のサンプリングを行うラッチ回路とを有する表示部と、
同じ行に配置された複数の画素の各々に出力する映像信号を保持するラインバッファ回路と、
前記ラインバッファ回路に保持された前記映像信号を検査する検査回路と、
前記シフトレジスタに制御信号を出力するコントローラ回路とを有し、
前記検査回路は、前記ラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記シフトレジスタが前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力を停止するための制御信号を前記コントローラ回路に出力することを特徴とする表示装置。
【請求項３】
マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、前記サンプリングパルスに従って、映像信号のサンプリングを行うラッチ回路とを有する表示部と、
同じ行に配置された複数の画素の各々に出力する映像信号を保持する第１のラインバッファ回路と、
前記第１のラインバッファ回路に保持された映像信号を受け取り、且つ前記第１のラインバッファ回路に保持された映像信号を保持し、なお且つ前記第１のラインバッファ回路に保持された映像信号を前記表示部に出力する第２のラインバッファ回路と、
前記第１のラインバッファ回路に保持された前記映像信号を検査する検査回路と、
前記シフトレジスタに制御信号を出力するコントローラ回路とを有し、
前記検査回路は、前記第１のラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記シフトレジスタが前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力を停止するための制御信号を前記コントローラ回路に出力し、なお且つ、前記第１のラインバッファ回路から、前記第２のラインバッファ回路への前記映像信号の転送を停止するための制御信号を前記第２のラインバッファ回路に出力することを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記表示部は、複数行のゲート信号線と、第１のゲートドライバと、第２のゲートドライバとを有し、
前記第１のゲートドライバのｎ段目（ｎは自然数）の出力と、前記第２のゲートドライバのｎ段目の出力はｎ行目のゲート信号線を制御し、前記第１のゲートドライバ及び前記第２のゲートドライバの各段の出力端は、信号の出力を許可するか許可しないかを決定する選択回路を有することを特徴とする表示装置。
【請求項５】
請求項４において、前記選択回路は、トライステートバッファであることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記特定の映像信号は、前記画素が黒を表示する映像信号であることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項５のいずれか一項において、前記特定の映像信号は、前記画素が白を表示する映像信号であることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記複数の画素の各々は、発光素子を有することを特徴とする表示装置。
【請求項９】
請求項１乃至請求項７のいずれか一項において、前記複数の画素の各々は、複数のトランジスタを有することを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の前記表示装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数の画素を有する表示装置、電子機器に関する。より詳しくは、選択された画素に映像信号を入力して各画素を制御し、画像の表示を行う表示装置、電子機器に関する。
【背景技術】
【０００２】
液晶表示装置を始めとするドットマトリクス型表示装置は、テレビ受像機、パーソナルコンピュータ用ディスプレイといった据え置き用途だけではなく、携帯型の用途へと、急速に需要が高まっている。近年では、液晶表示装置に代わる次世代の表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬと表記）を含む画素を有するＥＬ表示装置の実用化が始まってきている。
【０００３】
ドットマトリクス型表示装置には、一般的にパッシブマトリクス型とアクティブマトリクス型がある。アクティブマトリクス型表示装置において階調を表現する方法としては、アナログ階調方式とデジタル階調方式がある。アナログ階調方式では、画素の輝度を制御することによって階調を表現する。デジタル階調方式では、各画素の制御は発光するか、発光しないかの２値で行う。階調の表現は、発光面積の大小、または一定期間における発光時間の長短によって行う。前者を面積階調方式、後者を時間階調方式と呼んでいる。
【０００４】
前述の時間階調方式では、１フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間において発光時間に重み付けをする。そして、サブフレーム期間の組み合わせによって１フレーム期間あたりの輝度を制御し、階調を表現する。このような方法により、多階調化を実現する方法の一つとして、特許文献１、特許文献２に示す方法が開示されている。
【特許文献１】特開２００１−５４２６号公報
【特許文献２】特開２００１−３２４９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献２では、例えば６ビット（６４階調）表示の場合、１フレーム期間を６つのサブフレーム期間（ＳＦ１〜ＳＦ６）に分割し、各サブフレーム期間における発光期間の長さを２５：２４：２３：２２：２：１とし、どのサブフレーム期間で発光させるかを選択することによって各階調を表現する（図５（Ａ）参照）。具体的には、いずれの期間も発光しなければ、１階調目（黒：輝度０）を表し、全ての期間で発光させれば、６４階調目（白：輝度６３）を表す。また、２４、２３、２２、１の発光期間が選択されれば、３０階調目を表す。２４＋２３＋２２＋１＝２９、つまり輝度０から輝度６３の６４階調のうち、３０階調目（輝度２９）が表現される。
【０００６】
また、下位ビット、すなわち発光時間の短いサブフレーム期間においては、次のサブフレーム期間の開始前に、発光を停止させる制御が必要となる。そこで、１行の選択期間を複数のサブ水平期間に分割（図５（Ｂ）参照、図５（Ｂ）においては前後２つのサブ水平期間に分割している）し、あるサブ水平期間では映像信号の書き込みを行い、あるサブ水平期間では消去を行っている。この書き込みと消去をそれぞれ必要な行で必要なタイミングで行うことにより、各ビットでの発光期間の制御を行っている。
【０００７】
特許文献１記載によるデジタル時間階調方式を用いて表示装置を駆動する場合、アクティブマトリクス型の画素の駆動は、白表示もしくは黒表示の２値で良い。よって、画素を構成する薄膜トランジスタ（以下ＴＦＴと表記）の特性ばらつきが、表示品質に影響しにくい点が大きな利点となっている。反面、発光時間制御のための書き込み動作、消去動作等が必要であり、１フレーム期間内での映像信号の書き込み回数が多くなるため、周辺駆動回路の動作周波数は高くなり、消費電力が増大してしまう。また、階調数が多くなるに従い、書き込み動作、消去動作の回数は多くなっていくのが通常であり、同様に消費電力が増加してしまう。前述した有機ＥＬ表示装置等は、その軽量、薄型を活かし、携帯電話、ＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ポータブルオーディオプレーヤー等への実装が期待されているが、このような携帯端末においては、消費電力が高いことは、連続使用時間にそのまま影響してしまう。従って、消費電力が大きいことは、致命的である。
【０００８】
本発明は、上記の課題を鑑み、デジタル時間階調方式を用いて表示装置を駆動する場合において、消費電力を低減することが可能な表示装置、電子機器を提供することを課題とする。また本発明は、テキスト表示等、実際に携帯端末での使用頻度の高いと思われる表示状態における消費電力を低減することができる表示装置、電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明は、マトリクス状に配置された複数の画素において、全ての画素が黒の表示を行う行に着目し、当該行に配置された画素に入力する予定のデータのサンプリングは行わないことを特徴とする。そして、当該行のデータのサンプリングを行わない期間では、ソースドライバにおけるシフトレジスタの動作と、第１のラッチ回路における映像信号のサンプリング動作を停止することを特徴とする。
また、本発明は、デジタル時間階調方式を用いて多階調の表現を行う際、１水平期間を複数（一例として、２つ）のサブ水平期間に分割し、一方のサブ水平期間において映像信号の書き込みを行い、他方のサブ水平期間において消去を行う駆動方法を用いることを特徴とする。この駆動方法では、ソース信号線には、映像信号と消去信号が、交互に出力されている。言い方を変えると、ある行の画素に映像信号の書き込みを行う直前には、必ず全てのソース信号線に消去信号が出力されている期間が存在する。そして、本発明は、黒の表示を行う行に配置された画素には、直前に入力された消去信号を、黒を表示するための映像信号の代わりに用いることを特徴とする。
上記特徴を有する本発明は、ソースドライバの動作を一時的に停止することができるため、消費電力を低減することができる。特に、表示装置内での電力の消費の割合が高いソースドライバの動作を停止することができる本発明は、消費電力を大幅に低減することができる。
【００１０】
本発明の表示装置は、マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、サンプリングパルスに従って、映像信号（すべての映像信号）のサンプリングを行うラッチ回路とを有する表示部と、同じ行に配置された複数の画素の各々に出力する映像信号（一行分の映像信号）を保持するラインバッファ回路と、ラインバッファ回路に保持された映像信号（一行分の映像信号）を検査する検査回路とを有する。そして、検査回路は、ラインバッファ回路に保持された映像信号（一行分の映像信号）が特定の映像信号（一行分の映像信号）であることを検出すると、シフトレジスタが同じ行に配置された複数の画素に対応するサンプリングパルスの出力を停止するための制御信号を出力する。
【００１１】
本発明の表示装置は、マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、サンプリングパルスに従って、映像信号（すべての映像信号）のサンプリングを行うラッチ回路とを有する表示部と、同じ行に配置された複数の画素の各々に出力する映像信号（一行分の映像信号）を保持するラインバッファ回路と、ラインバッファ回路に保持された映像信号（一行分の映像信号）を検査する検査回路と、シフトレジスタに制御信号を出力するコントローラ回路とを有する。そして、検査回路は、ラインバッファ回路に保持された映像信号（一行分の映像信号）が特定の映像信号（一行分の映像信号）であることを検出すると、シフトレジスタが同じ行に配置された複数の画素に対応するサンプリングパルスの出力を停止するための制御信号をコントローラ回路に出力する。
【００１２】
本発明の表示装置は、マトリクス状に配置された複数の画素と、サンプリングパルスを出力するシフトレジスタと、サンプリングパルスに従って、映像信号（すべての映像信号）のサンプリングを行うラッチ回路とを有する表示部と、同じ行に配置された複数の画素の各々に出力する映像信号（一行分の映像信号）を保持する第１のラインバッファ回路と、第１のラインバッファ回路に保持された映像信号（一行分の映像信号）を受け取り、且つ前記第１のラインバッファ回路に保持された映像信号（一行分の映像信号）を保持し、なお且つ第１のラインバッファ回路に保持された映像信号（一行分の映像信号）を前記表示部に出力する第２のラインバッファ回路と、第１のラインバッファ回路に保持された映像信号（一行分の映像信号）を検査する検査回路と、シフトレジスタに制御信号を出力するコントローラ回路とを有する。そして、検査回路は、第１のラインバッファ回路に保持された映像信号（一行分の映像信号）が特定の映像信号（一行分の映像信号）であることを検出すると、シフトレジスタが同じ行に配置された複数の画素に対応するサンプリングパルスの出力を停止するための制御信号をコントローラ回路に出力し、なお且つ、第１のラインバッファ回路から、第２のラインバッファ回路への映像信号（一行分の映像信号）の転送を停止するための制御信号を第２のラインバッファ回路に出力する。
【００１３】
本発明が含む表示部は、複数行のゲート信号線と、第１のゲートドライバと、第２のゲートドライバとを有し、前記第１のゲートドライバのｎ段目（ｎは自然数）の出力と、前記第２のゲートドライバのｎ段目の出力はｎ行目のゲート信号線を制御する。また、第１のゲートドライバ及び第２のゲートドライバの各段の出力端は、信号の出力を許可するか許可しないかを決定する選択回路を有する。なお、前記選択回路とは、例えば、トライステートバッファである。
【００１４】
また、特定の映像信号とは、前記画素が黒を表示する映像信号である。また、特定の映像信号は、前記画素が白を表示する映像信号である。また、上記構成を有する本発明の表示装置において、前記複数の画素の各々は、発光素子を有する。また、前記複数の画素の各々は、複数のトランジスタを有する。また、本発明は、上記構成を有する表示装置を用いた電子機器を提供する。
【発明の効果】
【００１５】
上記特徴を有する本発明は、ソースドライバの動作を一時的に停止することができるため、消費電力を低減することができる。特に、ソースドライバは、表示装置内での電力の消費の割合が高いため、ソースドライバの動作を停止することができる本発明は、消費電力を大幅に低減することができる。
【００１６】
また、上記特徴を有する本発明により、テキスト表示のような、静止画像、かつ面内でおおむね固定された位置にパターンが表示されるような画面表示を繰り返す場合、パネル内で電力消費の割合が比較的高い、ソースドライバにおける映像信号のサンプリング動作の回数を大幅に減少させることが可能となる。従って、待機時のみならず、実使用時における低消費電力化を実現し、携帯情報端末に求められる長時間連続使用といった要求に答える表示装置、電子機器を提供することができる。このような効果は、電力の消費が、連続使用時間にそのまま影響する、携帯端末等の電子機器にとって、大変有用である。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態について、以下に詳細に説明する。なお、本発明は以下の説明のみに限定されるものではなく、本発明の趣旨およびその範囲から逸脱することなくその形態および実施の範囲を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
本発明のアクティブマトリクス型表示装置の構成について、図６（Ａ）を参照して説明する。画素部６０１は、点線枠で囲まれたアクティブマトリクス画素６０２がマトリクス状に配列したものである。画素部６０１の周辺には、ソースドライバ６０３、書込用ゲートドライバ６０４、消去用ゲートドライバ６０５が配置されている。
【００１９】
ソースドライバ６０３は、シフトレジスタ６０６、第１のラッチ回路６０７、第２のラッチ回路６０８、レベルシフタ・バッファ６０９を有している。書込用ゲートドライバ６０４は、シフトレジスタ６１０、レベルシフタ・バッファ６１１を有しており、消去用ゲートドライバ６０５も同じく、シフトレジスタ６１３、レベルシフタ・バッファ６１２を有している。
【００２０】
次に、アクティブマトリクス画素６０２の詳細について、図６（Ｂ）を参照して説明する。各画素は、ソース信号線６２１、ゲート信号線６２２、電流供給線６２３、対向電極６２４、スイッチングＴＦＴ６２５、駆動ＴＦＴ６２６、発光素子６２７を有している。
【００２１】
画素の駆動は、画素を構成するＴＦＴの極性や、発光素子を流れる電流の向き等によって異なる。本実施の形態では、一例として、スイッチングＴＦＴ６２５をＮチャネル型ＴＦＴ、駆動ＴＦＴ６２６をＰチャネル型ＴＦＴで構成し、発光素子６２７には、高電位に保たれた電流供給線６２３から、低電位に保たれた対向電極６２４に向かって電流が流れる構成について説明する。以後の回路動作のロジックについても、ここで説明した画素を駆動する場合を例とする。但し、勿論、本発明は、信号の論理、電源の関係を見直すことにより、ここで示した以外の構成の画素を駆動する場合においても同様に適用が可能であり、ここでＴＦＴの極性等につき限定するものではない。
【００２２】
画素が選択されていない行においては、ゲート信号線６２２はＬｏｗレベルとなっており、スイッチングＴＦＴ６２５はＯＦＦの状態となっている。一方、画素が選択された行においては、ゲート信号線６２２がＨｉｇｈレベルとなり、スイッチングＴＦＴ６２５がＯＮの状態となり、ソース信号線６２１の電位が駆動ＴＦＴ６２６のゲート電極に書き込まれる。ここで、ソース信号線６２１の電位がＨｉｇｈレベルである場合、駆動ＴＦＴ６２６はＯＦＦの状態となり、発光素子６２７へは電流が流れないため、画素は黒を表現する。一方、ソース信号線６２１の電位がＬｏｗレベルである場合、駆動ＴＦＴ６２６がＯＮの状態となり、発光素子６２７に電流が流れて発光し、画素は白を表現する。なお、図６（Ｂ）には特に明記していないが、駆動ＴＦＴ６２６のゲート電極に書き込まれた映像信号は、保持容量等を用いて一定期間保持出来るようにすることが好ましい。これにより、ゲート信号線６２２が非選択となった後も、駆動ＴＦＴ６２６のＯＮの状態、またはＯＦＦの状態を保持し、黒、または白の表示状態を保つことが出来る。
【００２３】
次に、本発明の表示装置の動作について説明する。より詳しくは、１水平期間を複数のサブ水平期間に分割する本発明の表示装置の動作について説明する。
【００２４】
ソースドライバ６０３において、シフトレジスタ６０６は、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）に従って、１段目から順次サンプリングパルスを出力する。シフトレジスタ６０６から出力されるサンプリングパルスによって、第１のラッチ回路６０７において、映像信号（Ｄａｔａ）のサンプリングを行う。第１のラッチ回路６０７における映像信号のサンプリングが完了した段においては、最終段でのサンプリングが完了するまでの間、第１のラッチ回路６０７に設けられたメモリ部分において取り込まれた映像信号が保持される。やがて、シフトレジスタ６０６の最終段からのサンプリングパルスの出力が終了し、第１のラッチ回路６０７の全ての段でサンプリングが完了した後、ラッチパルス（ＳＬＡＴ）に従って、第１のラッチ回路６０７に保持されていた１行分のデータは、一斉に第２のラッチ回路６０８へと転送される。その後、必要に応じてレベルシフタ・バッファ６０９で振幅変換を受け、映像信号に従ってソース信号線の充放電を行う。また、書き込み消去選択信号（以下、Ｗ／Ｅ信号と表記）により、ソース信号線を映像信号に従って充放電するモードと、全てのソース信号線に消去用の信号を出力するモードを選択する。
【００２５】
一方、書込用ゲートドライバ６０４において、シフトレジスタ６１０は、クロック信号（ＧＣＫ）、スタートパルス（Ｇ１ＳＰ）に従って、１段目から順次行選択パルスを出力する。この行選択パルスは、必要に応じてレベルシフタ・バッファ６１１で振幅変換を受け、ゲート信号線を１行目から順次選択する。消去用ゲートドライバ６０５についても、書込用ゲートドライバと同様の動作を行う。
【００２６】
ここで、書込用ゲートドライバ６０４は、所望のタイミングで、映像信号の書き込みを行う行のゲート信号線の選択を行い、消去用ゲートドライバ６０５は、所望のタイミングで、消去を行う行のゲート信号線の選択を行う。よって、書込用ゲートドライバ６０４と消去用ゲートドライバ６０５のゲート信号線の選択タイミングは異なっているため、一方がゲート信号線の充放電を行っている際、他方はその動作を阻害しないように、バッファ出力を浮遊とする必要がある。この走査は、Ｗ／Ｅ信号および、その反転信号（以下、Ｗ／Ｅｂ信号と表記）を用いて行う。
例えば、Ｗ／Ｅ信号がアクティブとなっている期間においては、ソースドライバ６０３はソース信号線に映像信号を出力し、書込用ゲートドライバ６０４がパルスを出力し、消去用ゲートドライバ６０５の出力は全段で浮遊状態となっている。よって、ゲート信号線の選択は書込用ゲートドライバ６０４に依存する。
一方、Ｗ／Ｅｂ信号がアクティブとなっている期間においては、ソースドライバ６０３は全てのソース信号線に消去信号（先の画素構成によると、黒を書き込む場合と同様なので、ソース信号線をＨｉｇｈレベルに固定）を出力し、消去用ゲートドライバ６０５がパルスを出力し、書込用ゲートドライバ６０４の出力は全段で浮遊状態となっている。よって、ゲート信号線の選択は消去用ゲートドライバ６０５に依存する。
【００２７】
以上、本発明の表示装置の動作について簡単に説明したが、図５（Ｂ）によると、ソース信号線（ＳＬｉｎｅ）においては、ある行のデータを出力している期間と、消去用の信号として全てのソース信号線をＨｉｇｈレベル固定としている期間が交互に出現している。つまり、１水平期間中に１回、ある行の消去走査のため、全てのソース信号線がＨｉｇｈレベル固定となる状態が現れる。
【００２８】
次に、表示部と外部コントローラ部分を含む本発明の表示装置の構成について、図１を参照して説明する。外部コントローラ部分は、フレームメモリ１０１、タイミングコントローラ１０２、第１のラインバッファ回路１０３、第２のラインバッファ回路１０５、検査回路１０４を有する。これらの回路は、各種制御信号を生成し、生成した各種制御信号を表示部１０６に供給する。なお、外部コントローラ部分については上記の構成に限定されるものではなく、ＤＣ／ＤＣコンバータ等をはじめとした電源系の記載は省略している。
ここで、フレームメモリとは、１フレームを表示するのに必要な映像信号を保持するためのメモリであり、ラインバッファとは、１行を表示するのに必要な映像信号を保持するためのメモリである。ここでは、駆動方法として時間階調方式を用いているので、ラインバッファには１行を表示するのに必要な映像信号のうち、ある特定のビットに関しての１行分の映像信号が保持される。ただし、ラインバッファが一度に保持する映像信号のデータ量としては必ずしも前述の通りでなければならないわけではなく、より多くの映像信号を保持しておき、必要なタイミングで必要なだけ順次読み出す構成となっていても構わない。
【００２９】
続いて、上記構成を有する本発明の表示装置の動作について説明する。表示装置の駆動に用いられる信号には、基準クロック信号（ＣＫ）、同期信号（Ｓｙｎｃ）、ＲＧＢ各々の映像信号（Ｄａｔａ  ＲＧＢ）がある。これらの信号群は外部より供給され、基準クロック信号および同期信号は、タイミングコントローラ１０２に入力され、表示装置の駆動に必要な各種制御信号（図１中、ＳＳＰ、Ｇ１ＳＰ、Ｇ２ＳＰ、ＳＣＫ、ＧＣＫ、Ｗ／Ｅ等）を生成する。また、基準クロック信号は、フレームメモリ１０１の書き込み／読出等のタイミング制御にも用いられる。
【００３０】
一方、映像信号は、基準クロック信号に従ったタイミングで動作するフレームメモリ１０１に書き込まれ、フレームメモリ１０１において、デジタル時間階調方式に沿った入力順序に並び替えがされる。その後、フレームメモリ１０１から、１行分の映像信号が読み出され、第１のラインバッファ回路１０３へと転送される。このとき、フレームメモリ１０１から読み出された１行分の映像信号は、検査回路１０４により、１行分の全ての映像信号が黒を表示する画像信号かどうかを検査する。ここで、１ドット分でも白を表示する信号が含まれる場合には、第２のラインバッファ回路１０５へと映像信号が転送され、表示部１０６へと入力されていく。
【００３１】
第１のラインバッファ回路１０３に保持された１行分全ての映像信号が黒である場合、検査回路１０４は、ソースドライバスタートパルス（ＳＳＰ）および書き込み消去選択信号（Ｗ／Ｅ信号）の、表示部１０６への入力を停止するための制御信号と、第１のラインバッファ回路１０３から第２のラインバッファ回路１０５への映像信号の転送を停止する制御信号とを出力する。これにより、表示部１０６内のソースドライバは、シフトレジスタにスタートパルスが入力されないため、当行のサンプリング動作を行わない。また、第２のラインバッファ回路１０５に書き込まれた映像信号も、前行分から変化しない。
【００３２】
次に、図２（Ａ）に示すタイミングチャートも参照して説明する。図２（Ａ）は、通常の表示タイミングを示している。クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）２０１に従い、順次サンプリングパルス（Ｓａｍｐ）２０２が出力され、サンプリングパルス２０２が出力されるタイミングにしたがって、映像信号２０３のサンプリングを行う。ここでは、サンプリングパルス２０２によって、ｎ−１行目の映像信号のサンプリングが行われている。続いて、ラッチパルス（ＳＬＡＴ）２０４が入力されると、サンプリングされた映像信号は一斉に第２のラッチ回路に転送される。ここで、第２のラッチ回路の出力（ＬＡＴ２ＯＵＴ）は、全てｎ−１行目の映像信号が出力される。その後、Ｗ／Ｅ信号がＨｉｇｈレベルとなっている期間は、ソース信号線（ＳＬｉｎｅ）に映像信号が出力され、Ｌｏｗレベルとなっている期間は消去信号、すなわちソース信号線がＨｉｇｈレベル固定となる。ゲートドライバにおいては、書込用ゲートドライバによってｎ−１行目が選択され（２０６）、ｎ−１行目の画素に映像信号が入力される。一方、消去用ゲートドライバによってｋ−１行目が選択され（２０７）、ｋ−１行目の画素に消去信号が入力される。以上の動作をｎ行目、ｎ＋１行目以降、またｋ行目、ｋ＋１行目以降も繰り返し、１サブフレーム分の動作を完了する。
【００３３】
図２（Ｂ）は、本発明に従って、特定行でのサンプリング動作が停止している様子を示している。ｎ−１行目においては、映像信号が入力され、サンプリングパルスに従って映像信号の取り込みが行われている。よってソース信号線（ＳＬｉｎｅ）には、ｎ−１行目の映像信号が出力されている。その後、ｎ行目、ｎ＋１行目の画素が全て黒となっている場合、検査回路１０４によって、スタートパルス（ＳＳＰ）、映像信号（Ｄａｔａ）の出力が強制停止され、サンプリング動作が行われない。よって、第２のラッチ回路の出力（ＬＡＴ２ＯＵＴ）は、ｎ−１行目の映像信号を出力し続けていることになる。一方、Ｗ／Ｅ信号もその期間は検査回路１０４によって停止されており、Ｌｏｗレベル固定となっているため、ソース信号線（ＳＬｉｎｅ）には映像信号が出力されず、消去信号が入力され続けた状態となる。ｎ−１行目、ｎ行目のゲート信号線は、通常どおり、所定のタイミングで選択状態となり、ソース信号線に出力されているＨｉｇｈレベルの消去信号（黒表示の信号と等価）が画素に入力されて黒が表示される。その後、ｎ＋２行目以降の映像信号は通常通り入力される場合、所定のタイミングでスタートパルス（ＳＳＰ）やＷ／Ｅ信号が入力されるため、通常どおりのサンプリング〜ソース信号線の充放電動作が行われ、各画素に所定の映像信号が入力されてパターンが表示される。
【００３４】
以上のように、本発明により、テキスト表示の背景部分等、信号のサンプリング動作を必要としない部分において、積極的にソースドライバのサンプリング動作を停止するといった動作を、小規模な回路構成にて実現することが出来る。一般的に、映像信号のサンプリングを行うソースドライバは、表示装置の中でも動作周波数の高い回路であり、この回路の不必要な動作を効率的に停止することで、低消費電力化に大きく貢献出来る。
【００３５】
なお、本実施の形態では、最も端的な例として、黒表示の領域における動作を示したが、同様の検査回路を用いて、例えば白表示の領域を検出し、サンプリング動作を停止することも同様に可能である。その場合は、ソース信号線がＬｏｗレベル固定となった状態を保持しておけば良い。具体的には、連続した複数行にわたって全ての映像信号が白表示を示す場合、最初の１行でソース信号線をＬｏｗレベルに固定する。その後、Ｗ／Ｅ信号をＨｉｇｈレベル固定として、消去信号がソース信号線に入力されないようにする。以後の白表示が継続する行ではそのままＬｏｗレベル固定となったソース信号線から、所定の行の画素に白表示の信号、つまりはＬｏｗレベルを入力していけば良い。
【００３６】
また、本実施の形態では、説明を簡単にするため、Ｗ／Ｅ信号は１系統のみで説明してきたが、ソースドライバ側の書き込み動作と消去動作の選択に用いるＷ／Ｅ信号と、書込用ゲートドライバ、消去用ゲートドライバの選択に用いるＷ／Ｅ信号は別系統で用意する必要がある。ただし、表示部への供給の仕方については、本発明の主旨に係る点では無いため、特に制限はしないが、外部よりあらかじめ複数の系統で入力しても良いし、一方のＷ／Ｅ信号から生成するようにしても良い。
【００３７】
なお、本発明においては、表示装置の一形態として、有機ＥＬ表示装置を例に挙げて説明したが、明らかに画素を構成する素子によって限定されるものではなく、液晶表示装置、ＰＤＰ、ＦＥＤ等、幅広く適用が可能であることは言うまでも無い。
【実施例１】
【００３８】
本実施例では、本発明の表示装置の駆動回路の構成例について説明する。
【００３９】
まず、ソースドライバの構成例について、図３を参照して説明する。ソースドライバは、シフトレジスタ３０１、第１のラッチ回路３０２、第２のラッチ回路３０３、書込消去選択回路３０４、バッファ回路３０５を有する。
【００４０】
シフトレジスタ３０１は、クロック信号（ＳＣＫ、ＳＣＫｂ：ＳＣＫｂはＳＣＫの反転信号）及びスタートパルス（ＳＳＰ）に従って、順次サンプリングパルスを出力する。第１のラッチ回路３０２は、シフトレジスタ３０１から出力されるサンプリングパルスに従って、映像信号（Ｄａｔａ）のサンプリングを行う。第１のラッチ回路３０２の全段で映像信号のサンプリングが完了した後、ラッチパルス（ＳＬＡＴ、ＳＬＡＴｂ：ＳＬＡＴｂは反転信号）が入力されると、第１のラッチ回路３０２に保持されている映像信号は、一斉に第２のラッチ回路３０３へと転送される。書込消去選択回路３０４は、Ｗ／Ｅ信号がアクティブとなっている場合（ここではＨｉｇｈレベルとなっている場合）、映像信号を反転して出力する。一方、Ｗ／Ｅ信号がＬｏｗレベルとなっている場合、書映像信号の如何によらず、Ｈｉｇｈレベルを出力する。その後、バッファ回路３０５を介して、ソース信号線（ＳＬｉｎｅ１〜ＳＬｉｎｅ  ｎ）の充放電を行う。
【００４１】
次に、ゲートドライバの構成例について、図４（Ａ）を参照して説明する。ゲートドライバは、シフトレジスタ４０１、バッファ回路４０２を有する。バッファ回路４０２は、Ｗ／Ｅ信号を利用したトライステートバッファを用いている点を特徴とする。ここで、トライステートバッファは、Ｗ／Ｅ信号がＨｉｇｈレベルとなっているときにはインバータとして機能するが、Ｗ／Ｅ信号がＬｏｗレベルとなっているときには、出力を浮遊状態とするものを指す。トライステートバッファは、前述したとおり、書き込み動作又は消去動作の際、ゲート信号線の選択をそれぞれ書込用ゲートドライバ、消去用ゲートドライバによって行うため、一方の動作によるゲート信号線の選択動作を他方が阻害しないために設けられている。
【００４２】
シフトレジスタ４０１は、クロック信号（ＧＣＫ、ＧＣＫｂ：ＧＣＫｂはＧＣＫの反転信号）およびスタートパルス（Ｇ１ＳＰ）に従って、順次行選択パルスを出力する。バッファ回路４０２は、Ｗ／Ｅ信号およびＷ／Ｅｂ信号（Ｗ／Ｅの反転信号）によって制御され、Ｗ／Ｅ信号がアクティブとなっている場合、行選択パルスを反転して順次ゲート信号線（ＧＬｉｎｅ１〜ＧＬｉｎｅｍ）に出力する。Ｗ／Ｅ信号がＬｏｗレベルとなっている場合、バッファ回路４０２の出力は浮遊状態となる。
【００４３】
なお書込用ゲートドライバ４１２、消去用ゲートドライバ４１３は、画素部４１１を挟むように対向して配置される（図４（Ｂ）参照）。この際、書込用ゲートドライバ４１２及び消去用ゲートドライバ４１３の一方にはＷ／Ｅ信号を出力し、他方にはＷ／Ｅ信号の反転信号を出力する。そうすると、一方のゲートドライバが有するトライステートバッファがアクティブとなっており、ゲート信号線を充放電している期間、他方のゲートドライバが有するトライステートバッファの出力は浮遊状態となる。これにより、互いの書き込み又は消去のための、ゲート信号線の選択動作を阻害しない。
【００４４】
なお、本実施例の構成には、レベルシフタが設けられていないが、必要に応じて、適宜設けてもよい。
【実施例２】
【００４５】
本発明の表示装置を用いた電子機器の一態様について、図７、８を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを含む（図７参照）。パネル２７０１は、複数の画素がマトリクス状に配置された画素部を有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置（ＩＣチップともよぶ）が実装されている。プリント配線基板２７０３に実装される複数の半導体装置は、本発明の表示装置の構成要素であるフレームメモリ、タイミングコントローラ、ラインバッファ回路、検査回路や、中央処理回路（ＣＰＵ）、電源回路、画像処理回路、音声処理回路、送受信回路、時間検出回路、補正回路、温度検出回路等に相当する。
【００４６】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と一体化される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素部は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【００４７】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図８を参照して説明する。
【００４８】
携帯電話装置は、画素部９１０２等を含む（図８（Ａ）参照）。携帯型ゲーム装置は、画素部９８０１等を含む（図８（Ｂ）参照）。デジタルビデオカメラは、画素部９７０１、９７０２等を含む（図８（Ｃ）参照）。携帯情報端末は、画素部９２０１等を含む（図８（Ｄ）参照）。テレビジョン装置は、画素部９３０１等を含む（図８（Ｅ）参照）。モニター装置は、画素部９４０１等を含む（図８（Ｆ）参照）。
【００４９】
本発明は、テレビジョン装置（テレビ、テレビジョン受信機ともよぶ）、デジタルカメラ、携帯電話装置（携帯電話機、携帯電話ともよぶ）やＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター装置（モニターともよぶ）、カーオーディオ等の音響再生装置、家庭用ゲーム機等の様々な電子機器に適用することができる。本発明の表示装置を適用することにより、ソースドライバの動作を一時的に停止することができるため、消費電力を低減した電子機器を提供することができる。特に、表示装置内での電力の消費の割合が高いソースドライバの動作を停止することができる本発明は、消費電力を大幅に低減することができる。このような効果は、電力の消費が、連続使用時間にそのまま影響する、携帯端末等の電子機器にとって、大変有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の表示装置を示す図。
【図２】本発明の表示装置の動作を説明するためのタイミングチャート。
【図３】本発明の表示装置を示す図。
【図４】本発明の表示装置を示す図。
【図５】デジタル時間階調方式を説明する図。
【図６】本発明の表示装置を示す図。
【図７】本発明の表示装置を用いた電子機器を示す図。
【図８】本発明の表示装置を用いた電子機器を示す図。
【符号の説明】
【００５１】
１０１  フレームメモリ
１０２  タイミングコントローラ
１０３  第１のラインバッファ回路
１０４  検査回路
１０５  第２のラインバッファ回路
１０６  表示部
２０１  スタートパルス（ＳＳＰ）
２０２  サンプリングパルス
２０３  映像信号
２０４  ラッチパルス（ＳＬＡＴ）
３０１  シフトレジスタ
３０２  第１のラッチ回路
３０３  第２のラッチ回路
３０４  書込消去選択回路
３０５  バッファ回路
４０１  シフトレジスタ
４０２  バッファ回路
４１１  画素部
４１２  書込用ゲートドライバ
４１３  消去用ゲートドライバ
【図１】
2006178430.tif 000003
【図２】
2006178430.tif 000004
【図３】
2006178430.tif 000005
【図４】
2006178430.tif 000006
【図５】
2006178430.tif 000007
【図６】
2006178430.tif 000008
【図７】
2006178430.tif 000009
【図８】
2006178430.tif 000010