(57)【要約】【課題】ＬＣＤに対する信号線を削減すること。【解決手段】ＡＳＩＣ１０は、ＬＣＤ２０に伝送する画像データ信号を生成するＬＣＤデータ生成部１４と、上記ＬＣＤの内部レジスタアクセス用のシリアル信号を生成するシリアル制御部１５と、垂直帰線期間を判別するＬＣＤ制御部１３と、該判別結果に基づいて、上記画像データ信号の一部または上記シリアル信号を切り替えて出力するセレクタ１６と、該セレクタにより切り替えられた画像データ信号の一部またはシリアル信号をＬＣＤに伝送する複数の信号線ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫと、を備え、ＬＣＤ２０は、垂直帰線期間を判別する垂直カウントデコード部２３と、該判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出するシリアル信号マスク部２４と、を備える。【選択図】      図１
2006243164.tif 000002
【特許請求の範囲】
【請求項１】
ＬＣＤと該ＬＣＤを駆動制御する制御ＩＣとからなるＬＣＤインタフェイス装置において、
上記制御ＩＣは、
上記ＬＣＤに伝送する画像データ信号を生成する画像データ信号生成手段と、
上記ＬＣＤの内部レジスタアクセス用のシリアル信号を生成するシリアル信号生成手段と、
垂直帰線期間を判別する判別手段と、
上記判別手段の判別結果に基づいて、上記画像データ信号生成手段により生成された画像データ信号の一部または上記シリアル信号生成手段により生成されたシリアル信号を切り替えて出力する切替手段と、
上記切替手段により切り替えられた画像データ信号の一部またはシリアル信号を上記ＬＣＤに伝送する複数の信号線と、
を具備し、
上記ＬＣＤは、
垂直帰線期間を判別する判別手段と、
上記判別手段の判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出する抽出手段と、
を具備したことを特徴とするＬＣＤインタフェイス装置。
【請求項２】
上記制御ＩＣの切替手段は、上記制御ＩＣの判別手段が垂直帰線期間と判別した期間に、上記シリアル信号を出力するよう切り替え、
上記ＬＣＤの抽出手段は、上記ＬＣＤの判別手段が垂直帰線期間と判別した期間、上記シリアル信号を抽出する、
ことを特徴とする請求項１に記載のＬＣＤインタフェイス装置。
【請求項３】
上記制御ＩＣは、
垂直同期信号と水平同期信号を、それぞれアクティブ期間の時間的長さを変えて表現した一つの同期信号として生成する同期信号生成手段と、
上記同期信号生成手段で生成した同期信号をＬＣＤに伝送する１本の信号線と、
を更に具備し、
上記ＬＣＤは、上記１本の信号線により伝送されてきた同期信号から、そのアクティブ期間の時間的長さに基づいて垂直同期信号と水平同期信号を抽出する同期信号抽出手段を更に具備する、
ことを特徴とする請求項２に記載のＬＣＤインタフェイス装置。
【請求項４】
上記制御ＩＣの判別手段は、垂直同期信号を検出する垂直同期信号検出手段を含み、
上記制御ＩＣの切替手段は、上記垂直同期信号検出手段が、電源投入後、最初の垂直同期信号を検出するまでの期間、上記シリアル信号を出力するよう切り替える、
ことを特徴とする請求項１に記載のＬＣＤインタフェイス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣＤと該ＬＣＤを駆動制御するＡＳＩＣとからなるＬＣＤインタフェイス装置に関する。
【背景技術】
【０００２】
デジタルカメラにおいて、撮影した画像を表示させるための表示装置として、ＬＣＤが広く用いられている。
【０００３】
このＬＣＤをデジタルで制御して画像を表示させる際、ＬＣＤを駆動制御するドライブ回路をＬＳＩ化したＡＳＩＣからＬＣＤにインタフェイス信号を供給するために多数の信号線が必要であった。
【０００４】
例えば、図５（Ａ）に示すように、現在のデジタルカメラのＬＣＤインタフェイス装置は、ＡＳＩＣ１からＬＣＤ２へのインタフェイス信号線として１４本の信号線を使用している。その内訳は、データ転送クロックＣＬＫ用の信号線が１本、水平同期信号ＨＳＹＮＣ用の信号線が１本、垂直同期信号ＶＳＹＮＣ用の信号線が１本、画像データ信号ＤＡＴＡ０〜ＤＡＴＡ７用に信号線が８本、ＬＣＤ２の内部レジスタアクセス用のシリアル信号線が３本である。ここで、３本のシリアル信号線の内訳は、シリアル転送用クロックＳＣＫ用の信号線が１本、シリアル転送用チップセレクト信号ＣＳ用の信号線が１本、シリアル転送用データ信号ＤＩ用の信号線が１本である。
【０００５】
図５（Ｂ）は、このようなインタフェイス信号のタイミングを表したタイミングチャートを示している。ここで、データ転送クロックＣＬＫは、画像データ信号ＤＡＴＡ０〜ＤＡＴＡ７及び水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣが出力される基準クロックであり、それらの信号ＤＡＴＡ０〜ＤＡＴＡ７，ＨＳＹＮＣ及びＶＳＹＮＣは、このデータ転送クロックＣＬＫに同期して出力される。垂直同期信号ＶＳＹＮＣは、１画面に１回出力される信号であり、水平同期信号ＨＳＹＮＣは、１ラインごとに出力される信号である。画像データ信号ＤＡＴＡ０〜ＤＡＴＡ７は、表示するデジタルデータを出力する。シリアル転送用クロックＳＣＫは、ＬＣＤ２の内部レジスタにアクセスする際の基準クロックであり、シリアル転送用チップセレクト信号ＣＳ及びシリアル転送用データ信号ＤＩは、このシリアル転送用クロックＳＣＫに同期して出力される。シリアル転送用チップセレクト信号ＣＳは、シリアル転送を有効にする信号で、この信号がアクティブの場合のみ、シリアル転送が有効になる。シリアル転送用データ信号ＤＩは、ＬＣＤ２の内部レジスタのアドレスとデータを転送する信号である。なお、ＬＣＤ２の内部レジスタへ転送されるデータとは、ＬＣＤ２の明るさ設定や反転表示設定のための制御データである。
【０００６】
ＡＳＩＣを開発する上で、外部出力端子を減らせることは、コスト的に有利になることが多い。また、その減らした分を他の機能に割り当てたりできるので、なるだけ必要な外部主力端子を減らしたいという要望がある。
【０００７】
特許文献１には、画像信号伝送装置において、画像信号を伝送するケーブルの本数を削減する技術が開示されている。これは、色信号と水平同期信号を多重化して送信し、受信側で色信号と水平同期信号を分離するというものである。
【特許文献１】特開平７−３３６６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、ＡＳＩＣの外部出力端子を減らすことが望まれている。
【０００９】
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、ＬＣＤに対する信号線を削減することが可能なＬＣＤインタフェイス装置を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１記載の発明は、ＬＣＤと該ＬＣＤを駆動制御する制御ＩＣとからなるＬＣＤインタフェイス装置において、上記制御ＩＣは、上記ＬＣＤに伝送する画像データ信号を生成する画像データ信号生成手段と、上記ＬＣＤの内部レジスタアクセス用のシリアル信号を生成するシリアル信号生成手段と、垂直帰線期間を判別する判別手段と、上記判別手段の判別結果に基づいて、上記画像データ信号生成手段により生成された画像データ信号または上記シリアル信号生成手段により生成されたシリアル信号を切り替えて出力する切替手段と、上記切替手段により切り替えられた画像データ信号の一部またはシリアル信号を上記ＬＣＤに伝送する複数の信号線と、を具備し、上記ＬＣＤは、垂直帰線期間を判別する判別手段と、上記判別手段の判別結果に基づいて、上記複数の信号線により伝送されてきた信号から、上記シリアル信号を抽出する抽出手段と、を具備したことを特徴とする。
【００１１】
請求項２記載の発明は、上記請求項１記載の発明において、上記制御ＩＣの切替手段は、上記制御ＩＣの判別手段が垂直帰線期間と判別した期間に、上記シリアル信号を出力するよう切り替え、上記ＬＣＤの抽出手段は、上記ＬＣＤの判別手段が垂直帰線期間と判別した期間、上記シリアル信号を抽出する、ことを特徴とする。
【００１２】
請求項３記載の発明は、上記請求項２記載の発明において、上記制御ＩＣは、垂直同期信号と水平同期信号を、それぞれアクティブ期間の時間的長さを変えて表現した一つの同期信号として生成する同期信号生成手段と、上記同期信号生成手段で生成した同期信号をＬＣＤに伝送する１本の信号線と、を更に具備し、上記ＬＣＤは、上記１本の信号線により伝送されてきた同期信号から、そのアクティブ期間の時間的長さに基づいて垂直同期信号と水平同期信号を抽出する同期信号抽出手段を更に具備する、ことを特徴とする。
【００１３】
請求項４記載の発明は、上記請求項１記載の発明において、上記制御ＩＣの判別手段は、垂直同期信号を検出する垂直同期信号検出手段を含み、上記制御ＩＣの切替手段は、上記垂直同期信号検出手段が、電源投入後、最初の垂直同期信号を検出するまでの期間、上記シリアル信号を出力するよう切り替える、ことを特徴とする。
【発明の効果】
【００１４】
請求項１記載の発明によれば、画像データ信号の一部とシリアル信号とを兼用することにより、ＬＣＤへの信号線を削減することができる。
【００１５】
請求項２記載の発明によれば、上記請求項１記載の発明の効果に加えて、垂直帰線期間にＬＣＤにアクセスするという条件により、制御ＩＣとＬＣＤとでシリアル信号の切り替え及び抽出のタイミングを確実に合わせることができる。
【００１６】
請求項３記載の発明によれば、上記請求項２記載の発明の効果に加えて、垂直同期信号と水平同期信号を１本の信号線で伝送できるので、ＬＣＤへの信号線を更に削減することができる。
【００１７】
請求項４記載の発明によれば、上記請求項１記載の発明の効果に加えて、電源投入時に確実にＬＣＤの内部レジスタにアクセスすることができ、電源投入時のＬＣＤの誤作動を防止できる。
【発明を実施するための最良の形態】
【００１８】
（一実施形態の構成）
以下、本発明の一実施形態に係るＬＣＤインタフェイス装置について図面を参照して説明する。
【００１９】
図１（Ａ）はその構成を示す図であり、本実施形態においては、制御ＩＣであるＡＳＩＣ１０からＬＣＤ２０へのインタフェイス信号線として１０本の信号線を使用するのみとなっている。
【００２０】
その内訳は、データ転送クロックＣＬＫ用の信号線が１本、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣ用の信号線が１本、画像データ信号のうち上位５ビット（ＤＡＴＡ３〜ＤＡＴＡ７）用に専用の信号線が５本、画像データ信号のうち最下位ビット（ＤＡＴＡ０）とシリアル転送用クロックＳＣＫとを兼用した信号線が１本、画像データのうち最下位から１ビット目（ＤＡＴＡ１）とシリアル転送用チップセレクト信号ＣＳとを兼用した信号線が１本、画像データのうち最下位から２ビット目（ＤＡＴＡ２）とシリアル転送用データ信号ＤＩとを兼用した信号線が１本である。
【００２１】
図１（Ｂ）は、上記ＡＳＩＣ１０の内部構成を示す図である。このＡＳＩＣ１０は、水平カウンタ１１、垂直カウンタ１２、判別手段及び同期信号生成手段として機能するＬＣＤ制御部１３、画像データ信号生成手段として機能するＬＣＤデータ生成部１４、シリアル信号生成手段として機能するシリアル制御部１５、及び切替手段として機能するセレクタ１６から構成されている。
【００２２】
ここで、水平カウンタ１１は、不図示ＣＰＵ等の動作クロックを計数し、そのカウント値をＬＣＤ制御部１３に出力するものである。ＬＣＤ制御部１３は、この水平カウンタ１１のカウントに応じてＬＣＤ２０に供給するデータ転送クロックＣＬＫを生成出力する。また、そのカウント値に基づき１ライン分を判別して、１ライン分を計数したとき、この水平カウンタ１１をリセットすると共に、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣにおける水平同期信号としてアクティブ信号をＬＣＤ２０に出力する。
【００２３】
垂直カウンタ１２は、上記水平カウンタ１１のリセット数を計数し、そのカウント値をＬＣＤ制御部１３に出力するものである。ＬＣＤ制御部１３は、１画面に対応するライン数を例えば２４０ラインとすれば、この垂直カウンタ１２のカウント値が２４１ラインを示したときに１画面分と判別し、この垂直カウンタ１２をリセットすると共に、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣにおける垂直同期信号としてアクティブ信号をＬＣＤ２０に出力する。また、垂直カウンタ１２のカウント値が２４１ラインを計数してからリセットされて次フィールドの１ライン目を掲示するまでの間である垂直帰線期間、あるいはＣＰＵからのＣＰＵデータによってパワーオンを検出したとき、シリアルモードステータス信号を生成してＬＣＤデータ生成部１４及びセレクタ１６に出力する。ここで、本実施形態では、詳細は後述するが、モードとして、シリアル転送用のシリアルモードと画像データ信号転送用のＬＣＤモードとを有しており、シリアルモードステータス信号は、現在、シリアルモードであることを示す信号である。
【００２４】
ＬＣＤデータ生成部１４は、上記ＬＣＤ制御部１３からのシリアルモードステータス信号と不図示の外部回路から与えられる表示データとに基づいて、ＬＣＤ２０に表示するＬＣＤデータを生成するものである。なお、本実施形態では、詳細は後述するがシリアルモード時には画像データ信号ＤＡＴＡ３〜ＤＡＴＡ７はＬＣＤ２０側で無視されるようになっている。従って、この場合には、該ＬＣＤデータ生成部１４では、どのような画像データ信号を生成して出力しても構わないが、例えば、本実施形態では、８ビット全てに黒に相当する画像データ信号を出力する。なお、ＬＣＤモード時には、表示データに基づいて生成した８ビットの画像データ信号を出力することは勿論である。
【００２５】
シリアル制御部１５は、上記動作クロックに従ってシリアル転送用クロックＳＣＫを生成出力すると共に、上記ＣＰＵデータに従ってシリアル転送用チップセレクト信号ＣＳ及びシリアル転送用データ信号ＤＩを生成して出力するものである。
【００２６】
そして、セレクタ１６は、上記ＬＣＤ制御部か１３からのモードステータス信号に応じて、３本の信号線（ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫ）に出力する信号として、上記ＬＣＤデータ生成部１４からの画像データ信号の下位３ビット（ＤＡＴＡ２〜ＤＡＴＡ０）と、上記シリアル制御部１５からの３つの信号（ＤＩ，ＣＳ，ＳＣＫ）との何れかをＬＣＤ２０に対し選択的に出力するものである。
【００２７】
このような構成により、画像データ信号の最下位３ビットをＬＣＤ２０の内部レジスタアクセス用のシリアル信号と兼用させ、そのための３つの信号出力端子（即ち３本の信号線）を、垂直帰線期間のみシリアル転送用に切り替える。
【００２８】
図１（Ｃ）は、上記ＬＣＤ２０の内部構成を示す図である。このＬＣＤ２０は、同期信号抽出手段として機能する水平・垂直信号検出部２１、垂直カウンタ２２、判別手段として機能する垂直カウントデコード部２３、抽出手段として機能するシリアル信号マスク部２４、及びシリアル制御部２５から構成されている。
【００２９】
ここで、水平・垂直信号検出部２１は、ＡＳＩＣ１０から供給されるクロックＣＬＫと水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣとを入力として、水平同期信号を検出して水平検出信号ＨＤを、また垂直同期信号を検出して垂直検出信号ＶＤを、それぞれ垂直カウンタ２２に出力するものである。
【００３０】
垂直カウンタ２２は、上記垂直検出信号ＶＤによりリセットされ、上記水平検出信号ＨＤを計数する。垂直カウントデコード部２３は、この垂直カウンタ２２のカウント値をデコードして、垂直帰線期間の間、シリアルモード切替信号をシリアル信号マスク部２４に出力する。
【００３１】
シリアル信号マスク部２４は、上記ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫの３本の信号線によって上記ＡＳＩＣ１０から供給される信号が入力されており、上記シリアルモード切替信号が供給されるまで、それら３本の信号線で与えられる信号を遮断し、上記シリアルモード切替信号の供給に応じて、上記遮断を中止し、上記３本の信号線で与えられる信号を次段のシリアル制御部２５に供給する。シリアル制御部２５は、ＡＳＩＣ１０から供給されるクロックＣＬＫに従って、それら３本の信号線で与えられる信号から図示しない内部レジスタへの書き込みデータを生成して、出力するものである。
【００３２】
（一実施形態の動作）
次に、上記のような構成のＬＣＤインタフェイス装置の動作について説明する。
【００３３】
本実施形態においては、上述したように、従来は水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣ用に２本必要であった信号線を、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣとして１本の信号線で、ＡＳＩＣ１０からＬＣＤ２０に供給するようにしている。この水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣは、図２（Ａ）に示すように、水平同期のアクティブ期間の長さと垂直同期のアクティブ期間の長さとを変えている。このような信号とすることにより、ＬＣＤ２０側では、そのアクティブ期間の長さを判別することで、垂直同期か水平同期かを判別することが可能である。
【００３４】
即ち、ＬＣＤ２０の水平・垂直信号検出部２１では、図２（Ｂ）に示すように、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣと、該水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣを１クロック分シフトした信号とから立下りエッジ検出信号を生成する。そして、上記水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣのアクティブ期間を計数し、上記立下りエッジ検出信号がアクティブになったときの計数値によりアクティブ期間の長さを判別して、上記垂直検出信号ＶＤ又は水平検出信号ＨＤを出力する。
【００３５】
また、本実施形態では、上述したように、画像データ信号の最下位３ビットをＬＣＤ内部レジスタアクセス用のシリアル信号と兼用させ、その３本の信号線を、垂直帰線期間のみシリアル転送用に切り替えるものであるが、該ＬＣＤインタフェイス装置を組み込んだ機器をパワーオンした直後は、ＬＣＤ２０の内部レジスタにデータが書き込まれていないので、まず、その内部レジスタにデータを書き込むことが必要である。
【００３６】
そのため、図３（Ａ）に示すように、ＡＳＩＣ１０では、ＬＣＤ制御部１３が、ＣＰＵからのＣＰＵデータとしてパワーＯＮ信号を受けると、まずシリアルモードとなり（ステップＳ１１）、垂直同期信号が検出されるまで（ステップＳ１２）、そのシリアルモードを継続する。
【００３７】
このパワーオン後のシリアルモードでは、図４（Ａ）に示すように、パワーオン後最初の垂直同期信号が出力されるまでは、画像データ信号の最下位３ビット（ＤＡＴＡ２〜ＤＡＴＡ０）のための信号出力端子（信号線ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫ）をシリアル転送用に切り替える。このように、画像データ信号とＬＣＤ２０の内部レジスタアクセス用のシリアル信号とを兼用させることで、３本の信号出力端子及び信号線を削減することができる。
【００３８】
なお、ＬＣＤ２０側では、このパワーオン後は、内部レジスタの初期設定を行うようになっている。これは、強制的に、垂直カウントデコード部２３よりシリアルモード切替信号をシリアル信号マスク部２４に出力することで、上記ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫの３本の信号線によって供給された信号を、シリアル信号マスク部２４を介してシリアル制御部２５に供給して、内部レジスタへの書き込みデータを生成して書き込みを行うものである。この場合、図４（Ａ）に示すように、このシリアルモードに切り替わったとき、シリアル転送用チップセレクト信号ＣＳの最初の非アクティブ状態を検出するまでは、シリアル転送用データ信号ＤＩは無効とし、非アクティブ状態を検出した後のデータ通信のみを有効とする。
【００３９】
そして、ＡＳＩＣ１０では、垂直同期信号が検出されると（ステップＳ１２）、ＬＣＤモードに移行して、画像データ信号の最下位３ビット（ＤＡＴＡ２〜ＤＡＴＡ０）のための信号出力端子（信号線ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫ）を画像データ信号転送用に切り替える（ステップＳ１３）。即ち、８本の信号線（ＤＡＴＡ７〜ＤＡＴＡ３、ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫ）を用いて画像データの転送を行う。そして、ＬＣＤ制御部１３は、２４１ライン目を検出したとき（ステップＳ１４）、上記ステップＳ１１に戻ってシリアルモードとする。
【００４０】
図４（Ｂ）は、ＬＣＤ２０に表示中の画像データ信号とシリアル信号の切り替えタイミングを示した図である。本実施形態では、上述したように、画像データ信号の最下位ビット（ＤＡＴＡ０）とシリアル転送用クロックＳＣＫと兼用させ、画像データ信号の最下位から１ビット目（ＤＡＴＡ１）とシリアル転送用チップセレクト信号ＣＳと兼用させ、画像データ信号の最下位から２ビット目（ＤＡＴＡ２）とシリアル転送用データ信号ＤＩと兼用させている。１画面のライン数を２４０ラインとし、次の表示画面の１ライン目まで、画像データの最下位３ビットのための信号出力端子（信号線）をシリアル転送用に切り替える。即ち、表示の垂直帰線期間だけ、画像データ信号の一部はシリアルモードとして動作する。
【００４１】
なお、ＬＣＤ２０側では、図３（Ｂ）に示すように、ＬＣＤモード時には、水平・垂直信号検出部２１は、まず、垂直カウンタ２２の初期化を行う（ステップＳ２１）。ここで、垂直同期信号が検出されると（ステップＳ２２）、該水平・垂直信号検出部２１から垂直検出信号ＶＤが垂直カウンタ２２のリセット端子に供給されるので、垂直同期信号の検出毎にこの初期化が繰り返されるようになっている。
【００４２】
そして、垂直同期信号が検出されない場合には（ステップＳ２２）、水平・垂直信号検出部２１は、更に、水平同期信号の検出を行い、それが検出されない場合には（ステップＳ２３）、上記ステップＳ２２に戻る。そして、水平同期信号が検出されると（ステップＳ２３）、該水平・垂直信号検出部２１から水平検出信号ＨＤが垂直カウンタ２２に供給されるので、垂直カウンタ２２のカウント値がインクリメントとされる（ステップＳ２４）。このステップＳ２２乃至ステップＳ２４が繰り返され、垂直カウンタ２２で２４１ライン目をカウントしたことを垂直カウントデコード部２３が検出すると（ステップＳ２５）、シリアルモード切替信号を生成してシリアル信号マスク部２４に供給することで（ステップＳ２６）、内部レジスタへのデータの書き込みが可能となる。この場合、図４（Ｂ）に示すように、このシリアルモードに切り替わったとき、シリアル転送用チップセレクト信号ＣＳの最初の非アクティブ状態を検出するまでは、シリアル転送用データ信号ＤＩは無効とし、非アクティブ状態を検出した後のデータ通信のみを有効とする。
【００４３】
そしてその後、上記ステップＳ２２に戻り、垂直同期信号の検出に応じて、垂直カウンタ２２の初期化が行われて、ＬＣＤモードに戻ることになる。
【００４４】
以上のように、本実施形態に係るＬＣＤインタフェイス装置は、図３（Ｃ）に示すように、パワーオン時にはシリアルモードとなって、信号線ＤＡＴＡ２／ＤＩ、ＤＡＴＡ１／ＣＳ、ＤＡＴＡ０／ＳＣＫをシリアル転送用に切り替えてＬＣＤ２０の内部レジスタへのデータ転送を行い、垂直同期信号の検出に応じてＬＣＤモードに移行して、それら３本の信号線を画像データ信号転送用に切り替えてＬＣＤ２０に画像データを転送する。そして、該ＬＣＤモードにおいて、２４１ライン目の検出（またはパワーオフ）に応じてシリアルモードに切り替える。
【００４５】
このように、画像データ信号の最下位３ビットをＬＣＤ内部レジスタアクセス用のシリアル信号と兼用させ、その３本の信号線を、垂直帰線期間のみシリアル転送用に切り替え使用することで、従来よりもＡＳＩＣ１０の信号出力端子（及び信号線）を３個（及び３本）削減できる。また、垂直同期信号と水平同期信号を、それぞれアクティブ期間の長さを変えることで１本の同期信号としてまとめることにより、従来よりもＡＳＩＣ１０の信号出力端子（及び信号線）を１個（及び１本）削減できる。従って、合計、４個（及び４本）の信号出力端子（及び信号線）の削減が可能となる。
【００４６】
以上、実施形態を説明したが、本発明は上記実施形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。
【００４７】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００４８】
【図１】図１（Ａ）は、本発明の一実施形態に係るＬＣＤインタフェイス装置の構成を示す図、図１（Ｂ）は、ＡＳＩＣの内部構成を示す図であり、図１（Ｃ）は、ＬＣＤの内部構成を示す図である。
【図２】図２（Ａ）は、水平及び垂直同期信号ＨＳＹＮＣ／ＶＳＹＮＣを説明するための波形図であり、図２（Ｂ）は、ＬＣＤの水平・垂直信号検出部の動作を説明するためのタイミングチャートを示す図である。
【図３】図３（Ａ）は、ＡＳＩＣの動作フローチャートを示す図、（Ｂ）はＬＣＤの動作フローチャートを示す図であり、（Ｃ）はＬＣＤインタフェイス装置の動作モードの状態遷移図である。
【図４】図４（Ａ）は、パワーオン後のシリアルモードを説明するためのタイミングチャートを示す図であり、図４（Ｂ）は、ＬＣＤに表示中の画像データ信号とシリアル信号の切り替えタイミングを説明するためのタイミングチャートを示す図である。
【図５】図５（Ａ）は、従来のＬＣＤインタフェイス装置の構成を示す図であり、図５（Ｂ）は、インタフェイス信号のタイミングチャートを示す図である。
【符号の説明】
【００４９】
１０…ＡＳＩＣ、  １１…水平カウンタ、  １２…垂直カウンタ、  １３…ＬＣＤ制御部、  １４…ＬＣＤデータ生成部、  １５…シリアル制御部、  １６…セレクタ、  ２０…ＬＣＤ、  ２１…水平・垂直信号検出部、  ２２…垂直カウンタ、  ２３…垂直カウントデコード部、  ２４…シリアル信号マスク部、  ２５…シリアル制御部。
【図１】
2006243164.tif 000003
【図２】
2006243164.tif 000004
【図３】
2006243164.tif 000005
【図４】
2006243164.tif 000006
【図５】
2006243164.tif 000007