(57)【要約】【課題】銅電極を簡便な方法で形成し、そのボンディング接合性の確保に加えて、経時変化による劣化、特に高温経時劣化を抑えた信頼性の高いパワー複合集積型半導体装置およびその製造方法を提供する。【解決手段】パワー素子部２の集電電極Ｄ１，Ｄ２に厚い銅電極８を用いることにより、オン抵抗低減のために必要な配線抵抗の低減を図る。また、銅電極８の課題であるワイヤボンディング接合性を確保すると共に、銅の拡散および銅のコロージョンに起因する高温で経時劣化を抑止する構造とする。さらに、パワー素子部２においては直接集電電極Ｄ１，Ｄ２に、制御回路部３においては制御回路部３上に形成したボンディングパッドＰ１にボンディング接続できる構造とし、従来必要とした素子周辺部のパッド領域を削減して省面積化すると共に、製造経費を低減する。【選択図】        図１
2006005325.tif 000002
【特許請求の範囲】
【請求項１】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、一つのシリコン基板の表層部に配置されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口され、前記制御回路部において少なくとも制御回路の入出力を取り出す部分が開口されたシリコン窒化膜が形成され、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記第１のバリア層、薄い銅配線層、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の４層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線が構成され、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項２】
前記第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１に記載のパワー複合集積型半導体装置。
【請求項３】
前記第１のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項２に記載のパワー複合集積型半導体装置。
【請求項４】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項１から請求項３のいずれかに記載のパワー複合集積型半導体装置。
【請求項５】
前記第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１から請求項４のいずれかに記載のパワー複合集積型半導体装置。
【請求項６】
前記第２のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項５に記載のパワー複合集積型半導体装置。
【請求項７】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項１から請求項６のいずれかに記載のパワー複合集積型半導体装置。
【請求項８】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項１から請求項７のいずれかに記載のパワー複合集積型半導体装置。
【請求項９】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とを、一つのシリコン基板の表層部に配置したパワー複合集積型半導体装置の製造方法であって、
前記パワー素子部および前記制御回路部を、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記第１のバリア層、薄い銅配線層、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の４層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線を構成し、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項１０】
第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項９に記載のパワー複合集積型半導体装置の製造方法。
【請求項１１】
前記第１のバリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて電気メッキにより前記パワー素子部と制御回路部における厚膜の銅電極を形成することを特徴とする請求項９または請求項１０に記載のパワー複合集積型半導体装置の製造方法。
【請求項１２】
前記銅薄膜の膜厚を、０．１から１．０μｍとすることを特徴とする請求項１１に記載のパワー複合集積型半導体装置の製造方法。
【請求項１３】
前記銅薄膜により、前記制御回路部における前記薄い銅配線層を形成することを特徴とする請求項１１から請求項１２のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項１４】
第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項９から請求項１３のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項１５】
前記アルミニウム膜またはアルミニウム合金膜の膜厚を、０．８から１．５μｍとし、前記第２のバリア層上に真空中で連続して形成することを特徴とする請求項９から請求項１４のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項１６】
前記ポリイミド樹脂膜の膜厚を、５から１５μｍとすることを特徴とする請求項９から請求項１５のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項１７】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、一つのシリコン基板の表層部に配置されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口され、前記制御回路部において少なくとも制御回路の入出力を取り出す部分が開口されたシリコン窒化膜が形成され、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端部も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端部も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の２層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線が構成され、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項１８】
前記第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１７に記載のパワー複合集積型半導体装置。
【請求項１９】
前記第１のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項１８に記載のパワー複合集積型半導体装置。
【請求項２０】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項１７から請求項１９のいずれかに記載のパワー複合集積型半導体装置。
【請求項２１】
前記第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項１７から請求項２０のいずれかに記載のパワー複合集積型半導体装置。
【請求項２２】
前記第２のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項２１に記載のパワー複合集積型半導体装置。
【請求項２３】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項１７から請求項２２のいずれかに記載のパワー複合集積型半導体装置。
【請求項２４】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項１７から請求項２３のいずれかに記載のパワー複合集積型半導体装置。
【請求項２５】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とを、一つのシリコン基板の表層部に配置したパワー複合集積型半導体装置の製造方法であって、
前記パワー素子部および前記制御回路部を、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端部も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端部も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の２層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線を構成し、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項２６】
第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項２５に記載のパワー複合集積型半導体装置の製造方法。
【請求項２７】
前記第１のバリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて電気メッキにより前記パワー素子部と制御回路部における厚膜の銅電極を形成することを特徴とする請求項２５または請求項２６に記載のパワー複合集積型半導体装置の製造方法。
【請求項２８】
前記銅薄膜の膜厚を、０．１から１．０μｍとすることを特徴とする請求項２７に記載のパワー複合集積型半導体装置の製造方法。
【請求項２９】
前記厚膜の銅電極を形成後、不要な前記第１のバリア層および前記銅薄膜を、マスク材を用いずに湿式処理により除去することを特徴とする請求項２７から請求項２８のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項３０】
第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項２５から請求項２９のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項３１】
前記アルミニウム膜またはアルミニウム合金膜の膜厚を、０．８から１．５μｍとし、前記第２のバリア層上に真空中で連続して形成することを特徴とする請求項２５から請求項３０のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項３２】
前記ポリイミド樹脂膜の膜厚を、５から１５μｍとすることを特徴とする請求項２５から請求項３１のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項３３】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、一つのシリコン基板の表層部に配置されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口され、前記制御回路部において少なくとも制御回路の入出力を取り出す部分が開口されたシリコン窒化膜が形成され、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して薄い銅配線層からなり、当該銅配線層の上面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記ボンディング接続用パッドと同じ、前記第１のバリア層、前記銅配線層、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の４層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線が構成され、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項３４】
前記第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項３３に記載のパワー複合集積型半導体装置。
【請求項３５】
前記第１のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項３４に記載のパワー複合集積型半導体装置。
【請求項３６】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項３３から請求項３５のいずれかに記載のパワー複合集積型半導体装置。
【請求項３７】
前記第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項３３から請求項３６のいずれかに記載のパワー複合集積型半導体装置。
【請求項３８】
前記第２のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項３７に記載のパワー複合集積型半導体装置。
【請求項３９】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項３３から請求項３８のいずれかに記載のパワー複合集積型半導体装置。
【請求項４０】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項３３から請求項３９のいずれかに記載のパワー複合集積型半導体装置。
【請求項４１】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とを、一つのシリコン基板の表層部に配置したパワー複合集積型半導体装置の製造方法であって、
前記パワー素子部および前記制御回路部を、所望の制御が可能なように、前記シリコン基板上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記シリコン基板上の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して薄い銅配線層からなり、当該銅配線層の上面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記ボンディング接続用パッドと同じ、前記第１のバリア層、前記銅配線層、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の４層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線を構成し、
前記シリコン基板上の最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項４２】
第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項４１に記載のパワー複合集積型半導体装置の製造方法。
【請求項４３】
前記第１のバリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて電気メッキにより前記パワー素子部における厚膜の銅電極を形成することを特徴とする請求項４１または請求項４２に記載のパワー複合集積型半導体装置の製造方法。
【請求項４４】
前記銅薄膜の膜厚を、０．１から１．０μｍとすることを特徴とする請求項４３に記載のパワー複合集積型半導体装置の製造方法。
【請求項４５】
前記銅薄膜により、前記制御回路部における前記薄い銅配線層を形成することを特徴とする請求項４３から請求項４４のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項４６】
第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用い、その膜厚を、５０から３００ｎｍとすることを特徴とする請求項４１から請求項４５のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項４７】
前記アルミニウム膜またはアルミニウム合金膜の膜厚を、０．８から１．５μｍとし、前記第２のバリア層上に真空中で連続して形成することを特徴とする請求項４１から請求項４６のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項４８】
前記ポリイミド樹脂膜の膜厚を、５から１５μｍとすることを特徴とする請求項４１から請求項４７のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項４９】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口され、前記制御回路部において少なくとも制御回路の入出力を取り出す部分が開口されたシリコン窒化膜が形成され、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口上に前記パワー素子部における集電電極と同じ構造を有する柱状部が形成されると共に、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の２層を積層した第２の配線により、前記柱状部を介して、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および、回路間を接続する配線が構成され、
前記パワー素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項５０】
前記銅電極の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項４９に記載のパワー複合集積型半導体装置。
【請求項５１】
前記銅電極を被覆する前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項４９または請求項５０に記載のパワー複合集積型半導体装置。
【請求項５２】
前記第１のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項４９から請求項５１のいずれかに記載のパワー複合集積型半導体装置。
【請求項５３】
前記第１のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項４９から請求項５２のいずれかに記載のパワー複合集積型半導体装置。
【請求項５４】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項４９から請求項５３のいずれかに記載のパワー複合集積型半導体装置。
【請求項５５】
前記第２のバリア層として、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜を用いたことを特徴とする請求項４９から請求項５４のいずれかに記載のパワー複合集積型半導体装置。
【請求項５６】
前記第２のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項５５に記載のパワー複合集積型半導体装置。
【請求項５７】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項４９から請求項５６のいずれかに記載のパワー複合集積型半導体装置。
【請求項５８】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項４９から請求項５７のいずれかに記載のパワー複合集積型半導体装置。
【請求項５９】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して前記パワー素子部における銅電極と同時に電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を前記第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口上に前記パワー素子部における集電電極と同じ構造を有する柱状部を形成すると共に、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の２層を積層した第２の配線により、前記柱状部を介して、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および、回路間を接続する配線を構成し、
前記パワー素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項６０】
前記第１のバリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて選択メッキ法により前記パワー素子部と制御回路部における厚膜の銅電極を形成することを特徴とする請求項５９に記載のパワー複合集積型半導体装置の製造方法。
【請求項６１】
前記厚膜の銅電極形成後、前記第１のバリア層と前記銅薄膜を、前記厚膜の銅電極をマスクとしてエッチング除去することを特徴とする請求項６０に記載のパワー複合集積型半導体装置の製造方法。
【請求項６２】
前記第１のバリア層と前記銅薄膜のエッチングにより、同時に、前記厚膜の銅電極のコーナー部を丸めることを特徴とする請求項６１に記載のパワー複合集積型半導体装置の製造方法。
【請求項６３】
前記第１のバリア層と前記銅薄膜のエッチングを、湿式処理で行うことを特徴とする請求項６１または請求項６２に記載のパワー複合集積型半導体装置の製造方法。
【請求項６４】
前記第２のバリア層形成後に、真空中で連続して、前記アルミニウム膜またはアルミニウム合金膜を形成することを特徴とする請求項５９から請求項６３のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項６５】
前記厚膜の銅電極を被覆する前記第２のバリア層と前記アルミニウム膜またはアルミニウム合金膜の平面形状が、前記厚膜の銅電極の平面形状を内部に含むように、前記厚膜の銅電極より大きな平面サイズで加工することを特徴とする請求項５９から請求項６４のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項６６】
前記アルミニウム膜またはアルミニウム合金膜と前記第２のバリア層を、同一マスクにより連続して湿式処理にて加工することを特徴とする請求項５９から請求項６５のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項６７】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口され、前記制御回路部において少なくとも制御回路の入出力を取り出す部分が開口されたシリコン窒化膜が形成され、
前記パワー素子部では、
前記集電のための開口部において、下層バリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および全側面を、上層バリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記下層バリア層を介して厚膜の銅電極からなり、当該銅電極の上面および全側面を、上層バリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記下層バリア層、前記上層バリア層および前記アルミニウム膜またはアルミニウム合金膜の３層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および、回路間を接続する配線が構成され、
前記パワー素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項６８】
前記銅電極の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項６７に記載のパワー複合集積型半導体装置。
【請求項６９】
前記銅電極を被覆する前記上層バリア層および前記アルミニウム膜またはアルミニウム合金膜の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項６７または請求項６８に記載のパワー複合集積型半導体装置。
【請求項７０】
前記下層バリア層が、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜であり、当該下層バリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項６７から請求項６９のいずれかに記載のパワー複合集積型半導体装置。
【請求項７１】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項６７から請求項７０のいずれかに記載のパワー複合集積型半導体。
【請求項７２】
前記上層バリア層が、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜であり、当該上層バリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項６７から請求項７１のいずれかに記載のパワー複合集積型半導体装置。
【請求項７３】
前記下層バリア層と前記上層バリア層が、同一材料であることを特徴とする請求項６７から請求項７２のいずれかに記載のパワー複合集積型半導体装置。
【請求項７４】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項６７から請求項７３のいずれかに記載のパワー複合集積型半導体装置。
【請求項７５】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項６７から請求項７４のいずれかに記載のパワー複合集積型半導体装置。
【請求項７６】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、下層バリア層を介して下部の前記第１の配線と接続した電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を、上層バリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記下層バリア層を介して、前記パワー素子部における銅電極と同時に電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を、前記上層バリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記下層バリア層、前記上層バリア層および前記アルミニウム膜またはアルミニウム合金膜の３層を積層した第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および、回路間を接続する配線を構成し、
前記パワー素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項７７】
前記下層バリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて選択メッキ法により前記パワー素子部と制御回路部における厚膜の銅電極を形成することを特徴とする請求項７６に記載のパワー複合集積型半導体装置の製造方法。
【請求項７８】
前記厚膜の銅電極形成後、前記銅薄膜を、前記厚膜の銅電極をマスクとしてエッチング除去することを特徴とする請求項７７に記載のパワー複合集積型半導体装置の製造方法。
【請求項７９】
前記銅薄膜のエッチングにより、同時に、前記厚膜の銅電極のコーナー部を丸めることを特徴とする請求項７８に記載のパワー複合集積型半導体装置の製造方法。
【請求項８０】
前記銅薄膜のエッチングは、前記下層バリア層に対しエッチング選択性のあるエッチング方法で行うことを特徴とする請求項７８または請求項７９に記載のパワー複合集積型半導体装置の製造方法。
【請求項８１】
前記銅薄膜のエッチングが、湿式エッチングであることを特徴とする請求項７８から請求項８０のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項８２】
前記上層バリア層形成後に、真空中で連続して、前記アルミニウム膜またはアルミニウム合金膜を形成することを特徴とする請求項７６から請求項８１のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項８３】
前記厚膜の銅電極を被覆する前記上層バリア層と前記アルミニウム膜またはアルミニウム合金膜の平面形状が、前記厚膜の銅電極の平面形状を内部に含むように、前記厚膜の銅電極より大きな平面サイズで加工することを特徴とする請求項７６から請求項８２のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項８４】
前記アルミニウム膜またはアルミニウム合金膜、前記上層バリア層および前記下層バリア層を、同一マスクにより連続して湿式処理にて加工することを特徴とする請求項７６から請求項８３のいずれかに記載のパワー複合集積型半導体装置の製造方法。
【請求項８５】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線され、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成され、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端面も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造の集電電極が配置され、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して厚膜の銅電極からなり、当該銅電極の上面および前記第１のバリア層の端面も含め全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により完全に被覆した構造のボンディング接続用パッドが配置されるとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記アルミニウム膜またはアルミニウム合金膜を最上層とする積層構造の第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および回路間を接続する配線が構成され、
前記アルミニウム膜またはアルミニウム合金膜は、表面が改質されて、上面および端面に表面改質層が形成されてなり、
前記パワー素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜が形成されてなることを特徴とするパワー複合集積型半導体装置。
【請求項８６】
前記表面改質層が、アルミニウム酸化物またはアルミニウム窒化物であることを特徴とする請求項８５に記載のパワー複合集積型半導体装置。
【請求項８７】
前記第２の配線が、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の２層を積層した配線であることを特徴とする請求項８５または請求項８６に記載のパワー複合集積型半導体装置。
【請求項８８】
前記第２の配線が、前記第１のバリア層、前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の３層を積層した配線であることを特徴とする請求項８５または請求項８６に記載のパワー複合集積型半導体装置。
【請求項８９】
前記第１のバリア層と前記第２のバリア層が、同一材料であることを特徴とする請求項８５から請求項８８のいずれかに記載のパワー複合集積型半導体装置。
【請求項９０】
前記銅電極の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項８５から請求項８９のいずれかに記載のパワー複合集積型半導体装置。
【請求項９１】
前記銅電極を被覆する前記第２のバリア層および前記アルミニウム膜またはアルミニウム合金膜の平面形状におけるコーナー部が、丸めまたは面取りされてなることを特徴とする請求項８５から請求項９０のいずれかに記載のパワー複合集積型半導体装置。
【請求項９２】
前記第１のバリア層が、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜であり、当該第１のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項８５から請求項９１のいずれかに記載のパワー複合集積型半導体装置。
【請求項９３】
前記銅電極の膜厚が、２から７μｍであることを特徴とする請求項８５から請求項９２のいずれかに記載のパワー複合集積型半導体。
【請求項９４】
前記第２のバリア層が、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜であり、当該第２のバリア層の膜厚が、５０から３００ｎｍであることを特徴とする請求項８５から請求項９３のいずれかに記載のパワー複合集積型半導体装置。
【請求項９５】
前記アルミニウム膜またはアルミニウム合金膜の膜厚が、０．８から１．５μｍであることを特徴とする請求項８５から請求項９４のいずれかに記載のパワー複合集積型半導体装置。
【請求項９６】
前記ポリイミド樹脂膜の膜厚が、５から１５μｍであることを特徴とする請求項８５から請求項９５のいずれかに記載のパワー複合集積型半導体装置。
【請求項９７】
パワー素子が形成されたパワー素子部と、制御回路が形成された制御回路部とが、複合されたパワー複合集積型半導体装置であって、
前記パワー素子部および前記制御回路部が、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線で結線し、
前記の第１の配線を被覆保護する絶縁膜であって、前記パワー素子部において入出力それぞれの前記第１の配線上で集電可能なように開口し、前記制御回路部において少なくとも制御回路の入出力を取り出す部分を開口したシリコン窒化膜を形成し、
前記パワー素子部では、
前記集電のための開口部において、第１のバリア層を介して下部の前記第１の配線と接続した電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造の集電電極を配置し、
前記制御回路部では、
前記シリコン窒化膜上において、前記第１のバリア層を介して前記パワー素子部における銅電極と同時に電気メッキ法により形成した厚膜の銅電極からなり、当該銅電極の上面および全側面を前記第２のバリア層を介してアルミニウム膜またはアルミニウム合金膜により被覆した構造のボンディング接続用パッドを配置するとともに、
前記制御回路の入出力を取り出すために、前記シリコン窒化膜に形成した開口を経由して、前記アルミニウム膜またはアルミニウム合金膜を最上層とする積層構造の第２の配線により、前記第１の配線と前記ボンディング接続用パッド間を接続する配線および回路間を接続する配線を構成し、
前記アルミニウム膜またはアルミニウム合金膜の表面を改質して、上面および端面に表面改質層を形成し、
前記パワ−素子部および制御回路部それぞれの最表面を被覆保護する保護膜であって、前記集電電極および前記ボンディング接続用パッドの形成部においてボンディング接続に必要な部分のみ開口した厚いポリイミド樹脂膜を形成することを特徴とするパワー複合集積型半導体装置の製造方法。
【請求項９８】
前記第１のバリア層上に真空中で連続して形成した銅薄膜をシード層とし、マスク材を用いて選択メッキ法により前記パワー素子部と制御回路部における厚膜の銅電極を形成することを特徴とする請求項９７に記載のパワー複合集積型半導体装置の製造方法。
【請求項９９】
前記アルミニウム膜またはアルミニウム合金膜の表面の改質を、熱処理または、プラズマ処理により行うことを特徴とする請求項９７または請求項９８に記載のパワー複合集積型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー素子と制御回路を複合した集積型半導体装置（以下、パワー複合集積型半導体装置と記載する）およびその製造方法に関するもので、特に、パワー素子部のオン抵抗が低く、小型化が可能であり、且つ高温信頼性の高いパワー複合集積型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
（第１の従来技術）
図１２に、従来の一般的なパワー複合集積型半導体装置Ｊ１の模式的な断面構造を示す。図１２のパワー複合集積型半導体装置Ｊ１において、符号２２がパワー素子部であり、符号２３が制御回路部である。
【０００３】
図１２のパワー複合集積型半導体装置Ｊ１において、複合するパワー素子のオン抵抗低減のためには、パワー素子の構造で決まる規格化オン抵抗の低減に加え、配線２７の配線抵抗の低減が必要である。配線材としては、一般的にアルミニウム合金が用いられているが、配線抵抗の低減には、より比抵抗の小さい銅の採用が考えられる。
【０００４】
図１３は、従来の一般的なパワー複合集積型半導体装置Ｊ１におけるワイヤボンディング接続を用いた実装形態の一例を示す、模式的な上面図である。
【０００５】
図１３に示すパワー複合集積型半導体装置Ｊ１においては、図中の２点鎖線で囲ったパワー素子部２００および図中の破線で囲った制御回路部２０４ともに、周辺部において、下方に機能素子を配置しない専用のパッド領域（図１２の符号２４，２５）を形成している。このパッド領域上にあるボンディングバッド２０３, ２０５に対して、ボンディングワイヤ２０６を接続することにより、パワー複合集積型半導体装置Ｊ１の実装を行っていた。この実装形態では、微細化によりパワー素子部２００および制御回路部２０４の面積を縮小したとしても、入出力を行うボンディングバッド２０３, ２０５の数が微細化前と同等の場合、ボンディングバッド２０３, ２０５の数とピッチによりパワー複合集積型半導体装置Ｊ１のチップサイズが決まるため、パワー複合集積型半導体装置Ｊ１の製造経費は低減できないという問題が発生する。
【０００６】
（第２の従来技術）
図１４（ａ），（ｂ）に、従来の別のパワー複合集積型半導体装置Ｊ２を示す。図１４（ａ），（ｂ）のパワー複合集積型半導体装置Ｊ２は、フリップチップ型のパワー複合集積型半導体装置で、図１４（ａ）がパワー複合集積型半導体装置Ｊ２の模式的な断面構造を示す図であり、図１４（ｂ）が電極部にハンダ４２を乗せた状態を示す図である。
【０００７】
図１４（ａ），（ｂ）に示すパワー複合集積型半導体装置Ｊ２においては、パワー素子部３２のオン抵抗低減のために、集電電極の電極材として、アルミニウム合金より低抵抗な銅が用いられている。フリップチップ型のパワー複合集積型半導体装置Ｊ２では、図１４（ａ）に示すように、パッド領域３４，３５に形成した銅メッキ電極３９に、ニッケルメッキ層４０，金メッキ層４１を形成する。その後、図１４（ｂ）に示すように、電極部にハンダ４２を乗せ、このハンダ４２を介してプリント基板等に実装するものである。
【０００８】
図１５（ａ）〜（ｄ）は、図１４（ａ）のパワー複合集積型半導体装置Ｊ２の製造方法を示す工程別の断面図である。
【０００９】
最初に、図１５（ａ）に示すように、アルミニウム配線７２を形成し、シリコン窒化膜７３で保護した後、所定の開口部を形成する。
【００１０】
次に、図１５（ｂ）に示すように、シリコン基板７１の表面に、バリア層７４および銅シード層７５を形成し、続いて電極形成部を開口したレジスト７５を形成する。
【００１１】
次に、図１５（ｃ）に示すように、レジスト７５をマスクとして、メッキにより銅層７７，ニッケル層７８，金層７９を順次形成する。
【００１２】
最後に、図１５（ｄ）に示すように、レジスト７５を除去した後、全面エッチングして、不要な銅シード層７５とバリア層７４を除去する。
【００１３】
以上で、図１４（ａ）に示すパワー複合集積型半導体装置Ｊ２が製造される。
【００１４】
図１４（ａ），（ｂ）に示すパワー複合集積型半導体装置Ｊ２では、電極形状精度が高い。しかしながら、実装時の接続にハンダ４２を用いるのに加えて電極が露出する構造であり、電極間の絶縁性確保のために、パッド間隔を狭くすることが出来ないという問題点がある。
【００１５】
（第３の従来技術）
近年、上記したパワー複合集積型半導体装置Ｊ２における銅電極の形成技術を用いて、パワー素子の配線抵抗を低減させる試みが行われている（ＩＳＰＳＤ  ２００１ ｐｐ６５-６８、非特許文献１）。
【００１６】
図１６は、上記したパワー複合集積型半導体装置Ｊ２における銅電極の形成技術を適用した、別のパワー複合集積型半導体装置Ｊ３の模式的な断面構造を示す図である。尚、図１６のパワー複合集積型半導体装置Ｊ３における符号５０は、ポリイミド樹脂膜である。
【００１７】
図１６に示すパワー複合集積型半導体装置Ｊ３では、低抵抗の厚い銅メッキ電極３９をパワー素子部３２上に形成することにより、パワー素子部３２の配線抵抗が低減される。また、パワー素子の出力を引き出すためのパッド領域を削減しており、低オン抵抗で省面積のパワー複合集積型半導体装置Ｊ３が得られる。
【００１８】
このパワー複合集積型半導体装置Ｊ３を、一般的に用いられる峡間隔で接続可能な金ワイヤ４２を用いて実装する場合、極めて酸化しやすい銅電極３９へ直接金ワイヤ４２をボンディング接続することは、ボンディング時に銅酸化膜が形成されるため、極めて難易なものとなる。このため、図１６に示すように、銅電極３９上にニッケルメッキ層４０，金メッキ層４１を積層した構造が従来用いられてきた。
【００１９】
図１７は、上記電極構造において、金メッキ層４１の膜厚とボンディング接続のせん断力の関係を調べた結果である。図１７に示すように、ボンディング接合強度を示すせん断力は、最上層の金メッキ厚に依存し、十分な強度を得るためには、金メッキ厚が０．５μｍ程度必要となる。
【００２０】
一方、図１８は、上記電極構造において、高温高湿放置時間とボンディング接続の引張り強度の関係を、金メッキ層４１の膜厚を変えて調べた結果である。図１８に示すように、ボンディング接合の信頼性は、金メッキ厚が厚くなるにつれ低下する傾向にある。
【００２１】
図１７と図１８の結果より、図１６に示すパワー複合集積型半導体装置Ｊ３では、銅電極３９上にニッケルメッキ層４０，金メッキ層４１を積層した構造の電極に対して、金ワイヤ４２を用いたボンディング実装は、強度と信頼性を両立することが困難である。
【００２２】
（第４の従来技術）
また、金ボンディングが容易であり、且つパワー素子の配線抵抗を低減する構造として、図１２に示す構造において、最上層アルミニウム配線２７を厚くすることにより達成可能と推定される。しかしながら、単に最上層アルミニウム配線２７を厚くすると、素子を保護している窒化膜２８の最上層アルミニウム配線２７に対する被覆性が劣化し、素子の信頼性問題を引き起こす。そこで、次の図１９に示す構造が類推される。
【００２３】
図１９は、従来の別のパワー複合集積型半導体装置Ｊ４の模式的な断面構造を示す図である。
【００２４】
図１９に示すパワー複合集積型半導体装置Ｊ４では、制御回路部４５が窒化膜４８で完全に被覆される。また、パワー素子部４４上に厚膜のアルミニウム電極４９を形成することにより、パワー素子部４４の配線抵抗を低減するとともに、パワー素子の出力を引き出すためのパッド領域を削減でき、低オン抵抗で省面積のパワー複合集積型半導体装置Ｊ４が得られる。
【００２５】
図２０（ａ）〜（ｄ）は、図１９のパワー複合集積型半導体装置Ｊ４の製造方法を示す工程別の断面図である。
【００２６】
最初に、図２０（ａ）に示すように、アルミニウム配線８８を形成し、シリコン窒化膜８９で保護した後、所定の開口部を形成する。
【００２７】
次に、図２０（ｂ）に示すように、シリコン基板８７の表面に、膜厚５μｍ程度の電極となるアルミニウム層９０を成膜する。続いて、所定の開口を設けたレジスト９１を形成する。
【００２８】
次に、図２０（ｃ）に示すように、レジスト９１をマスクとして、ウェットエッチングにより、アルミニウム層９０をパターニングする。
【００２９】
最後に、図２０（ｄ）に示すように、レジスト９１を除去した後、所定の開口を有するポリイミド樹脂層９４を形成する。
【００３０】
以上で、図１９に示すパワー複合集積型半導体装置Ｊ４が製造される。
【００３１】
上記したパワー複合集積型半導体装置Ｊ４の製造方法においては、アルミニウム層９０の膜厚が厚いため、等方的なウェットエッチングでしか加工出来ず、エッチング時に図２０（ｃ）に示すアンダーカット９２が発生する。このアンダーカット９２の制約により、特に制御回路部９７のパッド電極の間隔を広げなければならないという問題点がある。
【００３２】
また、図２１に各種電極材料のヤング率と剛性率を示すが、アルミニウムは他の材料に較べてヤング率と剛性率が低い。このため、図１６に示した銅電極３９と比較して、パワー素子部９６上に形成した厚膜のアルミニウム電極９３に直接金ワイヤ９５をボンディング接続する場合、アルミニウム電極９３が変形し易い。また、ボンディング接続時のアルミニウム電極９３の変形に伴う衝撃により、アルミニウム電極９３下部の素子領域、特にシリコン窒化膜８９からなる絶縁層に割れ等が発生しやすい。
【００３３】
更に、図２２に高温放置した場合のアルミニウムと金の反応層厚さを調べた結果を示すが、１５０℃から２００℃の高温において、図のようにアルミニウムの膜厚が厚いほど反応が進行する。従って、アルミニウム電極９３に金ワイヤ９５をボンディング接続した場合、上記反応によって、厚いアルミニウム電極９３と金ワイヤ９５接続における高温信頼性が劣化するという問題がある。
【００３４】
（第５の従来技術）
一方、良好な金ボンディングを持ち、且つ低抵抗な銅配線を実用化している従来技術として、微細集積回路素子に用いられているダマシン（Damascene）プロセスによる銅配線構造がある。この構造は、例えば、特開２０００-２１６１９１号公報（特許文献１）、特開２００１-１５５１６号公報（特許文献２）、特開２００１-３５１９４０号公報（特許文献３）、特開２００２-３５３２２１号公報（特許文献４）、特開２００３-１５２０１５号公報（特許文献５）に開示されており、平坦化された絶縁層に銅配線が埋め込まれた構造をとる。
【００３５】
図２３は、従来のダマシンプロセスによる集積型半導体装置Ｊ５の模式的な断面構造を示す図である。
【００３６】
図２３に示す集積型半導体装置Ｊ５のボンディングパッド部は、膜厚１μｍ程度の銅配線５５の表面上に、チタン，チタン窒化膜等のバリア層５７を介して、アルミニウム合金膜５８を積層した構造をとっている。
【００３７】
図２４（ａ）〜（ｅ）は、図２３の集積型半導体装置Ｊ５の製造方法を示す工程別の断面図である。
【００３８】
最初に、図２４（ａ）に示すように、シリコン基板１００上に絶縁膜１０１を形成し、ＣＭＰ（Chemical Mechanical Polishing）により絶縁膜１０１を平坦化する。
【００３９】
次に、図２４（ｂ）に示すように、配線パターンを形成するための窪み１０２を形成する。
【００４０】
次に、図２４（ｃ）に示すように、タンタル窒化膜等のバリア層１０３を形成し、銅シード層を形成した後に、銅１０４を全面にメッキする。
【００４１】
次に、図２４（ｄ）に示すように、銅メッキ層１０４を絶縁膜１０１の表面までＣＭＰで研磨することにより、銅配線１０５を形成する。
【００４２】
次に、図２４（ｅ）に示すように、図２４（ａ）〜（ｄ）で示した絶縁膜１０１の形成、絶縁膜１０１の平坦化研磨、窪み１０２の形成、バリア層１０３および銅シード層の成膜、銅１０４の全面メッキ、銅メッキ層１０４の研磨を繰り返すことにより、厚さ１μｍ程度の微細多層銅配線を形成せしめる。
【００４３】
最後に、チタン，チタン窒化膜等のバリア層１１３を介して、アルミニウム合金膜１１４を積層し、パターニング後に所定の開口を有するシリコン窒化膜１１５を形成して、金ワイヤ１１６をボンディングする。
【００４４】
以上で、図２３に示す集積型半導体装置Ｊ５が製造される。
【００４５】
上記した集積型半導体装置Ｊ５の製造方法を利用して、厚い銅電極層を形成するには、前記配線形成工程を複数回繰り返す必要が有る。このため、素子の製造コストが増加するという問題点がある。これに加え、銅電極が広い場合には、銅メッキ層研磨の際に中央部が過剰に研磨され薄くなる現象（ディッシング）がある。従って、幅広且つ厚い銅電極の形成は、煩雑かつ難易である。
【００４６】
（第６の従来技術）
一方、例えば特開平６-２０４２７７号公報（特許文献６）や特表２００２-５３２８８２号公報（特許文献７）に開示されているように、近年のＷＬ−ＣＳＰ（Wafer Level - Chip Size Package）技術において、半導体素子のウェハ工程完了を意味するシリコン窒化膜形成後に、配線工程を再度実施し、ボンディングパッドを回路上に形成する試み（以下、再配線パッドと記載する）がなされている。これにより、従来パッドを形成していた半導体素子の外周領域を削減し、半導体素子チップの省面積化・低コスト化を図ることができる。一般的に、ＷＬ−ＣＳＰの場合はハンダによる実装を行うため、再配線パッドとして、銅電極が用いられる。
【００４７】
図２５は、上記した銅を用いた再配線パッドを形成した集積型半導体装置Ｊ６の模式的な断面構造を示す図である。
【００４８】
また、図２６（ａ）〜（ｅ）は、図２５の集積型半導体装置Ｊ６の製造方法を示す工程別の断面図である。
【００４９】
最初に、図２６（ａ）に示すように、アルミニウム配線１２０とシリコン窒化膜１２１が形成されたシリコン基板１１９上に、第１のポリイミド樹脂層１２２を形成する。次に、アルミニウム配線１２０に接続するに所定の開口をポリイミド樹脂層１２２に形成した後、バリア層１２３を介して、銅シード層１２４を形成する。
【００５０】
次に、図２６（ｂ）に示すように、所定の開口を形成したレジスト１２６をマスクとして、銅メッキ層１２５を形成する。
【００５１】
次に、図２６（ｃ）に示すように、レジスト１２６を除去した後、全面エッチングして、不要な銅シード層１２４とバリア層１２３を除去する。これにより、厚膜の銅メッキ電極１２７が形成される。
【００５２】
次に、図２６（ｄ）に示すように、イミド樹脂膜１２８を塗布して銅電極１２７を被覆し、フォトリソ工程により開口パターンを形成する。その後、３００から３８０℃の温度で熱硬化処理を実施する。
【００５３】
これによりイミド樹脂膜１２８の架橋反応が進行し、図２６（ｅ）に示すように、耐熱性の良好な最終保護膜である第２のポリイミド層１２９が形成される。
【００５４】
最後に、ニッケルメッキ層１３０と金メッキ層１３１を開口部に形成する。
【００５５】
以上で、図２５に示す集積型半導体装置Ｊ６が製造される。
【００５６】
図２５に示す集積型半導体装置Ｊ６のボンディングパッド部のボンディング性は、前記した厚い銅電極を有する図１６のパワー複合集積型半導体装置Ｊ３で説明した問題点と同じ問題を有している。
【００５７】
また、厚膜電極構造を有する図１６のパワー複合集積型半導体装置Ｊ３、図１９のパワー複合集積型半導体装置Ｊ４および図２５の集積型半導体装置Ｊ６の場合、最終保護膜として、厚いポリイミド膜５０，６９が用いられている。この厚いポリイミド膜５０，６９は、厚膜電極に対して被覆性が高く、外部環境から浸入する水分および汚染物質に対する保護、およびワイヤボンディング後のプラスティックパーゲージ工程における衝撃の緩和のために用いられている。これらの厚膜電極構造において電極が銅電極の場合（図１６および図２５）、ボンディング性を確保するために部分的にニッケルメッキ層４０，６７と金メッキ層４１，６８が形成されているが、それ以外の電極表面および側面では、銅電極３９，６６が最終保護膜であるポリイミド膜５０，６９と直接接触している。
【００５８】
図２７は、銅とポリイミドが直接接触する構造品を１５０〜２００℃の高温で保持した場合について、その反応性（元素拡散）を調べた結果である。図２７に示すように、高温保持により、銅がポリイミド中へ拡散する現象が発生している。従って、電極間隔が狭い場合には、電流リークが発生するという経時劣化問題が生じる。このリーク現象は、ポリイミド膜が外部の水分および酸素を完全に遮蔽できないため、ポリイミド膜を透過した水分または酸素により加速される。
【００５９】
また図２８は、熱硬化処理後の銅とポリイミド間の付着強度について、２００℃での長時間放置試験により調べた結果である。図２８に示すように、熱硬化処理後の銅とポリイミド間の付着強度は、高温で長時間保持すると劣化するという問題がある。従って、膜厚が２〜６μｍと厚い銅電極の場合には、電極の上面に加えて、ポリイミド膜と接する電極側面の面積が増大するため、電極間リークやポリイミドの剥離といった高温信頼性の経時劣化問題がより顕在化する。
【非特許文献１】ＩＳＰＳＤ  ２００１ ｐｐ６５-６８
【特許文献１】特開２０００-２１６１９１号公報
【特許文献２】特開２００１-１５５１６号公報
【特許文献３】特開２００１-３５１９４０号公報
【特許文献４】特開２００２-３５３２２１号公報
【特許文献５】特開２００３-１５２０１５号公報
【特許文献６】特開平６-２０４２７７号公報
【特許文献７】特表２００２-５３２８８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００６０】
上記したように、銅電極は、比抵抗が小さいため低抵抗な電極とすることができ、機械強度が高いためボンディング接合時に変形し難く、接合時の衝撃を分散緩和することができる。一方、銅電極は、ボンディング接合性を確保することが必要であり、高温での銅の拡散や微量水分による銅の酸化によって信頼性が劣化するという問題がある。
【００６１】
本発明は、銅電極を簡便な方法で形成し、そのボンディング接合性の確保に加えて、経時変化による劣化、特に高温経時劣化を抑えた信頼性の高いパワー複合集積型半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００６２】
本発明は、パワー複合集積型半導体装置において、制御回路部とパワー素子部を緻密なシリコン窒化膜で被覆保護し、制御回路の入出力を取り出す部分のみ前記シリコン窒化膜を開口するとともに、パワー素子部の入出力配線部においては入出力それぞれの集電領域全域の前記シリコン窒化膜を開口した構造の基板を形成する。
【００６３】
前記パワー素子部の入出力部の開口部には、チタン若しくはチタン化合物をバリア層として介して、厚膜の銅電極を配し、その上面及び側面をチタン若しくはチタン化合物をバリア層として介して、アルミニウム合金で被覆する構造とする。
【００６４】
制御回路部においては、前記入出力部の開口部から、チタン若しくはチタン化合物をバリア層として介した薄膜の銅配線若しくはアルミニウム合金配線を形成する。また、この薄膜の銅配線若しくはアルミニウム合金配線に接続された銅電極を、前記制御回路部の能動領域上に前記シリコン窒化膜と密着性の良好なからチタン若しくはチタン化合物層を介して配する。さらに、前記能動領域上の銅電極および前記銅配線の少なくとも上面を、チタン若しくはチタン化合物をバリア層として介してアルミニウム合金で被覆する構造とする。
【００６５】
また、ボンディング接合に必要な部分のみ開口した厚膜のポリイミド樹脂でパワー複合集積型半導体装置の表面を被覆保護した構造とする。
【００６６】
以上の構造により、パワー素子部における厚膜の銅電極部で低オン抵抗化を実現することができ、制御回路部（およびパワー素子部）の能動領域上にパッド電極を配置して、前記パワー複合集積型半導体装置の小型化を実現することができる。また、上記パッド電極において高いボンディング接合性を確保するとともに、パッド電極および上記配線におけるポリイミドと銅の接蝕を回避することにより、銅に起因する経時劣化を抑止し、高い信頼性を確保することができる。
【発明を実施するための最良の形態】
【００６７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態におけるパワー複合集積型半導体装置Ｈ１の模式的な断面構造を示す図である。
【００６８】
図１に示すパワー複合集積型半導体装置Ｈ１は、パワー素子が形成されたパワー素子部２と、制御回路が形成された制御回路部３とが、一つのシリコン基板１の表層部に複合して配置されたパワー複合集積型半導体装置である。パワー素子部２および制御回路部３は、所望の制御が可能なように、シリコン基板１上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線４で結線されている。
【００６９】
また、シリコン基板１上の第１の配線５を被覆保護する絶縁膜として、シリコン窒化膜５が形成されている。シリコン窒化膜５は、パワー素子部２において第１の配線５上で入出力がそれぞれ集電可能なように大きく開口され、制御回路部３において少なくとも制御回路の入出力を取り出す部分が開口されている。
【００７０】
パワー素子部２では、入出力それぞれの集電のための開口部において、第１のバリア層６を介して下部の第１の配線４と接続した厚膜の銅電極８からなる集電電極Ｄ１，Ｄ２が配置されている。第１のバリア層６は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極８は、銅シード層７を介して電気メッキにより厚さ２〜８μｍに形成され、その上面および全側面は、膜厚５０から３００ｎｍの第２のバリア層１０を介して、膜厚が０．８から１．５μｍのアルミニウム膜（またはアルミニウム合金膜）１１により被覆した構造（アルミニウムキャップ層）となっている。尚、第２のバリア層１０も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。
【００７１】
制御回路部３では、能動領域にあるシリコン窒化膜５上において、パワー素子部２の集電電極Ｄ１，Ｄ２と同じ構造を有するボンディング接続用パッドＰ１が配置されている。すなわち、ボンディング接続用パッドＰ１は、第１のバリア層６を介してメッキにより厚さ２〜８μｍに形成された銅電極９からなり、銅電極９の上面および全側面を第２のバリア層１０を介してアルミニウム膜（またはアルミニウム合金膜）１１により被覆した構造（アルミニウムキャップ層）となっている。
【００７２】
また、制御回路の入出力を取り出すために、シリコン窒化膜５に形成した開口を経由して、第１のバリア層６、薄い銅配線層（銅シード層）７、第２のバリア層１０およびアルミニウム膜（またはアルミニウム合金膜）１１の４層を積層した第２の配線１２により、第１の配線４とボンディング接続用パッド間Ｐ１を接続する配線が構成されている。尚、シリコン窒化膜５上には、必要に応じて回路間を接続する第２の配線１２が形成されている。
【００７３】
更に、シリコン基板１上には、最表面を被覆保護する保護膜１３が形成されている。保護膜１３は、厚いポリイミド樹脂膜からなり、集電電極Ｄ１，Ｄ２およびボンディング接続用パッドＰ１の形成部において、金ワイヤ１４のボンディング接続に必要な部分のみが開口されている。
【００７４】
図２（ａ）〜（ｄ）および図３（ａ），（ｂ）は、図１の集積型半導体装置Ｈ１の製造方法を示す工程別の断面図である。
【００７５】
最初に、図２（ａ）に示すように、パワー素子と制御回路を複合したシリコン基板１７０を、所望の制御が可能なようにアルミニウム（合金）配線１７１で結線する。次に、シリコン基板１７０上のアルミニウム配線１７１を被覆保護する絶縁膜として、膜厚が１．０から１．８μｍのシリコン窒化膜１７２を形成する。シリコン窒化膜１７２は、パワー素子の形成部においてアルミニウム配線１７１上で入出力がそれぞれ集電可能なように大きく開口し、制御回路の形成部において少なくとも制御回路の入出力を取り出す部分を開口する。
【００７６】
次に、図２（ｂ）に示すように、シリコン窒化膜１７２上に、その開口部を被覆するようにして、膜厚が５０〜３００ｎｍのチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる第１のバリア層１７３を成膜する。引き続き、真空中で連続して、膜厚が０．１から１．０μｍの銅シード層１７４を成膜する。
【００７７】
次に、図２（ｃ）に示すように、フォトリソ技術により厚膜電極を形成する部分を開口した、膜厚１０μｍ程度のレジスト１７６を形成する。このレジスト１７６をマスク材とし、銅シード層１７４を電極として、製造経費が安価な電気メッキ技術により、レジスト１７６の開口部に膜厚が２〜７μｍの銅メッキ層１７５を形成する。この銅メッキ層１７５が、最終的に厚膜の銅（メッキ）電極１７７となる。
【００７８】
次に、図２（ｄ）に示すように、メッキ時のマスク材であるレジスト１７６を除去した後、厚膜の銅メッキ電極１７７の全体を被覆するようにして、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる、膜厚５０〜３００ｎｍの第２のバリア層１７８をシリコン基板１７０の表面全面に成膜する。更に、引き続いて真空中で連続して、膜厚が０．８から１．５μｍのアルミニウムまたはアルミニウム合金によるアルミニウムキャップ層１７９を、第２のバリア層１７８の場合と同様にして、銅メッキ電極１７７の全体を被覆するように、シリコン基板１７０の表面全面に成膜する。
【００７９】
次に、図３（ａ）に示すように、厚膜の銅メッキ電極１７７を完全に被覆するとともに、第１のバリア層１７３，銅シード層１７４，第２のバリア層１７８およびアルミニウムキャップ層１７９の４層が積層された部分を配線として使用可能なようにパターン加工された、レジスト１８０を形成する。このレジスト１８０をマスク材として、不要な部分の第１のバリア層１７３, 銅シード層１７４，第２のバリア層１７８およびアルミニウムキャップ層１７９をエッチング除去する。
【００８０】
これにより、第２のバリア層１７８を介してアルミニウムキャップ層１７９により上面および全側面を被覆された厚膜の銅メッキ電極１７７と、第１のバリア層１７３, 銅シード層１７４，第２のバリア層１７８およびアルミニウムキャップ層１７９の４層が積層された第２の配線が形成される。
【００８１】
最後に、図３（ｂ）に示すように、マスク材として用いたレジスト１８０を除去した後、ポリイミド樹脂膜１８１でシリコン基板１７０の最表面を被覆・保護する。ポリイミド樹脂膜１８１は、ボンディング接続に必要な部分のみ開口し、開口部に金ワイヤ１８２をボンディングする。
【００８２】
以上で、図１に示すパワー複合集積型半導体装置Ｈ１が製造される。
【００８３】
以上の製造方法により製造される図１のパワー複合集積型半導体装置Ｈ１は、パワ-素子部２の入出力それぞれの集電電極Ｄ１，Ｄ２として、製造経費の安価な電気メッキにより形成した、厚膜の銅メッキ電極８を用いる構造である。このため、パワー素子の配線抵抗を低減できる。
【００８４】
また、第２のバリア層１０を介して、銅メッキ電極８の上面および全側面を、０．８から１．５μｍの薄いアルミニウムキャップ層１１で被覆する構造である。このため、図２２に示す厚いアルミニウム膜で見られたような高温における経時変化が起き難く、良好なボンディング接続性を確保することができる。さらに、ボンディング接続に関する衝撃を銅に対し機械強度の低いアルミニウムキャップ層１１で吸収するとともに、ボンディング接続にかかる荷重を厚膜の銅メッキ電極８により分散するため、ボンディング接続の衝撃に対し高い耐性を持つ。これにより、集電電極Ｄ１，Ｄ２の下層に配される入出力それぞれの最上層アルミニウム配線４、最上層アルミニウム配線４間を絶縁しているシリコン窒化膜５、および最上層アルミニウム配線４と下層のアルミニウム配線４を絶縁するためのＣＶＤ法により形成されたシリコン酸化膜等からなる集電電極Ｄ１，Ｄ２の下層にある部位に対して、ボンディング接続時の衝撃の伝播を抑止しすることができる。これによって、集電電極Ｄ１，Ｄ２のへの直接ボンディング接続が可能となる。さらに、集電電極Ｄ１，Ｄ２は、銅メッキ電極８と最終保護膜として用いるポリイミド樹脂膜１３が直接接触しない構造となっているため、図２８に示したポリイミド樹脂膜１３の密着性に関する経時劣化が少なく、高い高温信頼性を確保することができる。
【００８５】
制御回路部３においても、ボンディング接続用パッドＰ１は、制御回路部３の上方で、シリコン窒化膜５上に配置されている。このボンディング接続用パッドＰ１は、シリコン窒化膜５に形成した開口部を経由して、直接または、第１のバリア層６，銅シード層７，第２のバリア層１０およびアルミニウムキャップ層１１の４層で構成された配線１２を引出し線として、下部のアルミニウム配線４と接続する。
【００８６】
ボンディング接続用パッドＰ１は、緻密な保護膜であるシリコン窒化膜５に対して、密着性の高いチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜である第１のバリア層を介して、銅メッキ電極９が形成されている。銅電極９は、その上面および全側面を第２のバリア層１０を介してアルミニウム膜（またはアルミニウム合金膜）１１により被覆した構造（アルミニウムキャップ層）となっており、パワー素子部２の集電電極Ｄ１，Ｄ２と同じ構造を有している。従って、銅メッキ電極９によるボンディング接続用パッドＰ１は、パワー素子部２の集電電極Ｄ１，Ｄ２と同様に、高いボンディング接続性と高いボンディング衝撃耐性に加え、高い高温信頼性を持つ。また、前記の４層で構成された配線１２を回路間の最上層接続配線として用いることで、配線効率を上げることができ、制御回路部３の省面積化を図ることができる。尚、前記の４層で構成された引出し線および回路間の配線１２は、少なくとも上面がアルミニウムキャップ層１１で被覆されているため、最終保護膜であるポリイミド樹脂層１３への銅の拡散を抑止することができ、ポリイミド樹脂膜１３と密着性に関して経時劣化が少ない信頼性の高い配線となっている。
【００８７】
図４は、本発明のパワー複合集積型半導体装置Ｈ１におけるワイヤボンディング接続を用いた実装形態の一例を示す、模式的な上面図である。
【００８８】
前記した効果により、図４に示すパワー複合集積型半導体装置Ｈ１の２点鎖線で囲ったパワー素子部２１０では、入出力それぞれの集電電極２１２，２１３の表面への直接ボンディング接続が可能となっている。また、破線で囲った制御回路部２１４においても、上方にボンディングバッド２１５を配置している。このようにして、図４のパワー複合集積型半導体装置Ｈ１では、従来の図１３のパワー複合集積型半導体装置Ｊ１において必要であった、ボンディング接続するために下部に機能素子を配置しない素子周辺部の専用のパッド領域が削減されている。これにより、パワー複合集積型半導体装置Ｈ１の小型化を実現せしめるとともに、その製造経費の低減が可能となる。
【００８９】
（第２の実施形態）
図５は、本発明の第２の実施形態におけるパワー複合集積型半導体装置Ｈ２の模式的な断面構造を示す図である。
【００９０】
図５に示すパワー複合集積型半導体装置Ｈ２も、図１に示すパワー複合集積型半導体装置Ｈ１と同様に、パワー素子が形成されたパワー素子部１４１と、制御回路が形成された制御回路部１４２とが、一つのシリコン基板１４０の表層部に複合して配置されたパワー複合集積型半導体装置である。パワー素子部１４１および制御回路部１４２は、所望の制御が可能なように、シリコン基板１４０上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線１４３で結線されている。
【００９１】
また、シリコン基板１４０上の第１の配線１４３を被覆保護する絶縁膜として、シリコン窒化膜１４４が形成されている。シリコン窒化膜１４４は、パワー素子部１４１において第１の配線１４３上で入出力がそれぞれ集電可能なように大きく開口され、制御回路部１４２において少なくとも制御回路の入出力を取り出す部分が開口されている。
【００９２】
図５に示すパワー複合集積型半導体装置Ｈ２のパワー素子部１４１では、入出力それぞれの集電のための開口部において、第１のバリア層１４５を介して下部の第１の配線１４３と接続した厚膜の銅電極１４６からなる集電電極Ｄ３，Ｄ４が配置されている。第１のバリア層１４５は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極１４６は、電気メッキにより厚さ２〜８μｍに形成され、その上面およびシリコン窒化膜１４４上に露出している第１のバリア層１４５の端部も含め全側面は、膜厚５０から３００ｎｍの第２のバリア層１４７を介して、膜厚が０．８から１．５μｍのアルミニウム膜（またはアルミニウム合金膜）１４８により完全に被覆した構造（アルミニウムキャップ層）となっている。尚、第２のバリア層１４７も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。
【００９３】
制御回路部１４２では、能動領域にあるシリコン窒化膜１４４上において、パワー素子部１４１の集電電極Ｄ３，Ｄ４と同じ構造を有するボンディング接続用パッドＰ２が配置されている。すなわち、ボンディング接続用パッドＰ２は、第１のバリア層１４５を介してメッキにより厚さ２〜８μｍに形成された銅電極１４６からなり、銅電極１４６の上面およびシリコン窒化膜１４５上に露出している第１のバリア層１４５の端部も含め全側面を第２のバリア層１４７を介してアルミニウム膜（またはアルミニウム合金膜）１４８により完全に被覆した構造（アルミニウムキャップ層）となっている。
【００９４】
また、制御回路の入出力を取り出すために、シリコン窒化膜１４４に形成した開口を経由して、第２のバリア層１４７およびアルミニウム膜（またはアルミニウム合金膜）１４８の２層を積層した第２の配線１２ａにより、第１の配線１４３とボンディング接続用パッド間Ｐ２を接続する配線が構成されている。尚、シリコン窒化膜１４４上には、必要に応じて回路間を接続する第２の配線１２ａが形成されている。
【００９５】
更に、シリコン基板１４０上には、最表面を被覆保護する保護膜１４９が形成されている。保護膜１４９は、厚いポリイミド樹脂膜からなり、集電電極Ｄ３，Ｄ４およびボンディング接続用パッドＰ２の形成部において、金ワイヤ１５０のボンディング接続に必要な部分のみが開口されている。
【００９６】
図６（ａ）〜（ｄ）および図７（ａ）〜（ｄ）は、図５の集積型半導体装置Ｈ２の製造方法を示す工程別の断面図である。
【００９７】
最初に、図６（ａ）に示すように、パワー素子と制御回路を複合したシリコン基板１８３を、所望の制御が可能なようにアルミニウム（合金）配線１８４で結線する。次に、シリコン基板１８３上のアルミニウム配線１８４を被覆保護する絶縁膜として、膜厚が１．０から１．８μｍのシリコン窒化膜１８５を形成する。シリコン窒化膜１８５は、パワー素子の形成部においてアルミニウム配線１８４上で入出力がそれぞれ集電可能なように大きく開口する。
【００９８】
次に、図６（ｂ）に示すように、シリコン窒化膜１８５上に、その開口部を被覆するようにして、膜厚が５０〜３００ｎｍのチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる第１のバリア層１８６を成膜する。引き続き、真空中で連続して、膜厚が０．１から１．０μｍの銅シード層１８７を成膜する。
【００９９】
次に、図６（ｃ）に示すように、フォトリソ技術により厚膜電極を形成する部分を開口した、膜厚１０μｍ程度のレジスト１８９を形成する。このレジスト１８９をマスク材とし、銅シード層１８７を電極として、製造経費が安価な電気メッキ技術により、レジスト１８９の開口部に膜厚が２〜７μｍの銅メッキ層１８８を形成する。この銅メッキ層１８８が、最終的に厚膜の銅（メッキ）電極１９０となる。
【０１００】
次に、図６（ｄ）に示すように、メッキ時のマスク材であるレジスト１８９を除去した後、マスクレスでエッチング処理し、不要な第１のバリア層１８６と銅シード層１８７を除去する。これにより、銅メッキ電極１９０を形成する。
【０１０１】
次に、図７（ａ）に示すように、レジスト１９２をマスク材として、シリコン窒化膜１８５に、下部のアルミニウム配線１８４と接続するための配線引出し孔１９１を形成する。
【０１０２】
次に、図７（ｂ）に示すように、レジスト１９２を除去した後、厚膜の銅メッキ電極１９０の上面および全側面を完全に被覆するようにして、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる、膜厚５０〜３００ｎｍの第２のバリア層１９３をシリコン基板１８３の表面全面に成膜する。更に、引き続いて真空中で連続して、膜厚が０．８から１．５μｍのアルミニウムまたはアルミニウム合金によるアルミニウムキャップ層１９４を、第２のバリア層１９３の場合と同様にして、銅メッキ電極１９０の全体を被覆するように、シリコン基板１８３の表面全面に成膜する。
【０１０３】
次に、図７（ｃ）に示すように、厚膜の銅メッキ電極１９０を完全に被覆するとともに、第２のバリア層１９３およびアルミニウムキャップ層１９４の２層が積層された部分を配線として使用可能なようにパターン加工された、レジスト１９５を形成する。このレジスト１９５をマスク材として、不要な部分の第２のバリア層１９３およびアルミニウムキャップ層１９４をエッチング除去する。
【０１０４】
これにより、第２のバリア層１９３を介してアルミニウムキャップ層１９４により上面およびシリコン窒化膜１８５上に露出している第１のバリア層１８６の端部も含め全側面を完全に被覆された厚膜の銅メッキ電極１９０と、第２のバリア層１９３およびアルミニウムキャップ層１９４の２層が積層された第２の配線が形成される。
【０１０５】
最後に、図７（ｄ）に示すように、マスク材として用いたレジスト１９５を除去した後、ポリイミド樹脂膜１９６でシリコン基板１８３の最表面を被覆・保護する。ポリイミド樹脂膜１９６は、ボンディング接続に必要な部分のみ開口し、開口部に金ワイヤ１９７をボンディングする。
【０１０６】
以上で、図５に示すパワー複合集積型半導体装置Ｈ２が製造される。
【０１０７】
以上の製造方法により製造される図５のパワー複合集積型半導体装置Ｈ２は、パワー素子部１４１の入出力それぞれの集電電極Ｄ３，Ｄ４として、製造経費の安価な電気メッキにより形成した、厚膜の銅メッキ電極１４６を用いる構造である。このため、パワー素子の配線抵抗を低減できる。
【０１０８】
集電電極Ｄ３，Ｄ４は、第２のバリア層１４７を介して、銅メッキ電極１４６の上面およびシリコン窒化膜１４４上に露出している第１のバリア層１４５の端部も含め全側面を０．８から１．５μｍの薄いアルミニウムキャップ層１４８で完全に被覆する構造である。従って、銅のポリイミド樹脂膜１４９中への拡散、および銅のコロージョンに起因する劣化現象は発生せず、高い信頼性を確保することができる。制御回路部１４２においても、ボンディング接続用パッドＰ２は、パワー素子部１４１の集電電極Ｄ３，Ｄ４と同じ構造を有している。このようにして、銅メッキ電極１４６による集電電極Ｄ３，Ｄ４とボンディング接続用パッドＰ２は、第１実施形態のパワー複合集積型半導体装置Ｈ１の場合と同様の高いボンディング接続性と高いボンディング衝撃耐性に加え、高い高温信頼性を持つ。
【０１０９】
図５に示すパワー複合集積型半導体装置Ｈ２では、２層で構成された配線１２ａを回路間の最上層接続配線として用いることで、第１実施形態のパワー複合集積型半導体装置Ｈ１の場合と同様に、配線効率を上げることができ、省面積化を図ることができる。
【０１１０】
図５のパワー複合集積型半導体装置Ｈ２におけるワイヤボンディング接続を用いた実装形態は、第１実施形態の図４で示したパワー複合集積型半導体装置Ｈ１の模式的な上面図と同様である。従って、図５のパワー複合集積型半導体装置Ｈ２においても、集電電極Ｄ３，Ｄ４とボンディング接続用パッドＰ２を、それぞれパワー素子部１４１と制御回路部１４２の能動領域上に配置して、直接ボンディング接続することが可能である。従って、従来の図１３のパワー複合集積型半導体装置Ｊ１において必要であった、ボンディング接続するために下部に機能素子を配置しない素子周辺部の専用のパッド領域が削減することができる。これにより、パワー複合集積型半導体装置Ｈ２の小型化を実現せしめるとともに、その製造経費の低減が可能となる。
【０１１１】
（第３の実施形態）
第３の実施形態を説明する前に、第１実施形態と第２実施形態で示した電気メッキによる厚膜の銅電極形成技術について、より詳細に説明する。
【０１１２】
比抵抗の小さい銅の厚膜電極を安価に形成する方法として、レジスト等をマスク材とした電気メッキが一般的に用いられている。このマスクメッキにおいては、寸法精度の高いレジストをマスク材として用いることで、平面形状の加工精度の高い銅電極を得ることができる。
【０１１３】
一方、図８に、銅の電気メッキ時の電流集中状態を示す。また、図９は、電気メッキによる銅膜厚の開口サイス依存性を示す。
【０１１４】
図８に示すように、電気メッキの際の電流密度はマスクの開口面積により変化し、開口面積が小さいほど電流密度が高くなる。この電流密度の開口面積依存性により、図９に示すように、開口面積が大きい部分に較べて、開口面積が小さい部分はメッキされる銅の膜厚が厚くなるという問題が生じる。
【０１１５】
第１実施形態および第２実施形態のパワー複合集積型半導体装置Ｈ１，Ｈ２においては、図４に示したように、パワー素子部２１０の集電電極２１２，２１３は幅広に形成し、制御回路部上に配するボンディングパッド２１５は小さく形成する。従って、レジストをマスク材として電気メッキにより、集電電極２１２，２１３の主たる構成部位である厚膜の銅メッキ電極と、ボンディングパッド２１５の主たる構成部位である厚膜の銅メッキ電極とを同時に形成する場合、幅広の集電電極２１２，２１３を構成する銅メッキ電極に較べて、小さなボンディングパッド２１５を構成する銅メッキ電極の方が厚くなる。
【０１１６】
銅メッキ電極の厚さは、集電電極の集電抵抗の低減を達成するために決定されるため、制御回路上に任意に配置されるボンディングパッドを構成する銅メッキ電極は、必要以上に厚くなる。このため、ボンディングパッド部においては、ポリイミド樹脂膜の被覆性が低下する。一方、パワー複合集積型半導体装置全体の信頼性を確保するためには、ボンディングパッドをポリイミド樹脂膜により確実に被覆する必要がある。このため、材料費が高価なポリイミド樹脂膜の膜厚を厚くせざるを得ず、製造経費が高くなる。また、幅広の集電電極部においては、銅メッキ電極の膜厚バラツキが生じ易く、これによってパワー素子のオン抵抗のバラツキが生じる。
【０１１７】
本実施形態のパワー複合集積型半導体装置は、上記した電気メッキ時の銅メッキ厚に対する開口面積依存性に起因する問題を改善する構造を提供する。
【０１１８】
図１０は、本発明の第３の実施形態におけるパワー複合集積型半導体装置Ｈ３の模式的な断面構造を示す図である。
【０１１９】
図１０に示すパワー複合集積型半導体装置Ｈ３も、図１に示すパワー複合集積型半導体装置Ｈ１と同様に、パワー素子が形成されたパワー素子部１５２と、制御回路が形成された制御回路部１５３とが、一つのシリコン基板１５１の表層部に複合して配置されたパワー複合集積型半導体装置である。パワー素子部１５２および制御回路部１５３は、所望の制御が可能なように、シリコン基板１５１上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線１５４で結線されている。
【０１２０】
また、シリコン基板１５１上の第１の配線１５４を被覆保護する絶縁膜として、シリコン窒化膜が上層となるようシリコン酸化膜とシリコン窒化膜を積層した保護膜１５５が形成されている。保護膜１５５は、パワー素子部１５２において第１の配線１５４上で入出力がそれぞれ集電可能なように大きく開口され、制御回路部１５３において少なくとも制御回路の入出力を取り出す部分が開口されている。その開口部における下部のアルミニウム配線１５４層との段差は、１．０から１．８μｍとなる。
【０１２１】
図１０に示すパワー複合集積型半導体装置Ｈ３のパワー素子部１５２では、入出力それぞれの集電のための開口部において、第１のバリア層１５６を介して下部の第１の配線１５４と接続した厚膜の銅電極１５８からなる集電電極Ｄ５，Ｄ６が配置されている。第１のバリア層１５６は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極１５８は、電気メッキにより厚さ２〜８μｍに形成され、その上面および全側面は、膜厚５０から３００ｎｍの第２のバリア層１５９を介して、膜厚が０．８から１．５μｍのアルミニウム膜（またはアルミニウム合金膜）１６０により被覆した構造（アルミニウムキャップ層）となっている。尚、第２のバリア層１５９も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。
【０１２２】
制御回路部１５３では、能動領域にある保護膜１５５上において、ボンディング接続用パッドＰ３が配置されているが、パワー素子部１５２の集電電極Ｄ５，Ｄ６と異なる構造を有する。すなわち、ボンディング接続用パッドＰ３は、厚膜の銅（メッキ）電極１５８が形成されず、制御回路の入出力を取り出すための第２の配線１２ｂと同じ構造となっている。第２の配線１２ｂは、第１のバリア層１５６、膜厚が０．１から１．０μｍの薄い銅配線層（銅シード層）１５７、第２のバリア層１５９およびアルミニウム膜（またはアルミニウム合金膜）１６０の４層を積層した構造である。保護膜１５５に形成した開口を経由して、第１の配線１５４とボンディング接続用パッド間Ｐ３を接続している。尚、保護膜１５５上には、必要に応じて回路間を接続する第２の配線１２ｂが形成されている。
【０１２３】
以上の図１０に示すパワー複合集積型半導体装置Ｈ３の構造においては、幅広の集電電極Ｄ５，Ｄ６部のみに銅メッキ電極１５８が形成されるため、集電電極Ｄ５，Ｄ６を構成する銅メッキ電極１５８の膜厚バラツキが低減され、パワー素子のオン抵抗バラツキが低減可能となる。また、パワー複合集積型半導体装置Ｈ３においては、保護膜１５５上の高い段差が、集電電極Ｄ５，Ｄ６部のみとなる。このため、最終保護膜であるポリイミド樹脂膜１６１の膜厚は、集電電極Ｄ５，Ｄ６を被覆するのに十分な厚さであればよく、過剰に厚くする必要が無いため製造経費が低減できる。
【０１２４】
また、ボンディング接続時の衝撃に対し、制御回路部１５３上に配するボンディングパッドＰ３は、保護膜１５５の上層であるシリコン窒化膜との密着性が良好な第１のバリア層１５６を含め、前記のように４層で構成されている。従って、アルミニウムキャップ層１６０で衝撃を吸収するとともに、下部のアルミニウム配線１５４およびＣＶＤ酸化膜による層間絶縁層を機械強度の高い銅シード層１５７，第１バリア層１５６および保護膜１５５の上層であるシリコン窒化膜により、ボンディング接続時の衝撃から保護する構造となっている。このため、図１０のパワー複合集積型半導体装置Ｈ３についても、高いボンディング接続性と高いボンディング衝撃耐性を持っている。
【０１２５】
図１１は、上記のパワー複合集積型半導体装置Ｈ３におけるワイヤボンディング接続を用いた実装形態の一例を示す、模式的な上面図である。
【０１２６】
第１実施形態および第２実施形態で説明したのと同様の効果により、図１１に示すパワー複合集積型半導体装置Ｈ３の２点鎖線で囲ったパワー素子部２３０では、入出力それぞれの集電電極２３１，２３２の表面への直接ボンディング接続が可能となっている。また、破線で囲った制御回路部２３３においても、上方にボンディングバッド２３４を配置している。このようにして、図２３のパワー複合集積型半導体装置Ｈ３では、従来の図１３のパワー複合集積型半導体装置Ｊ１において必要であった、ボンディング接続するために下部に機能素子を配置しない素子周辺部の専用のパッド領域が削減されている。これにより、パワー複合集積型半導体装置Ｈ３の小型化を実現せしめるとともに、その製造経費の低減が可能となる。
【０１２７】
（第４の実施形態）
図２９は、本発明の第４の実施形態におけるパワー複合集積型半導体装置Ｈ４の模式的な断面構造を示す図である。
【０１２８】
図２９に示すパワー複合集積型半導体装置Ｈ４も、第１〜３の実施形態で示したパワー複合集積型半導体装置Ｈ１〜Ｈ３と同様に、パワー素子が形成されたパワー素子部２４１と、制御回路が形成された制御回路部２４２とが、シリコン基板２４０の表層部に配置されたパワー複合集積型半導体装置である。パワー素子部２４１および制御回路部２４２は、所望の制御が可能なように、アルミニウムもしくはアルミニウム合金からなる第１の配線２４３で結線されている。
【０１２９】
また、前記の第１の配線２４３を被覆保護する絶縁膜として、シリコン窒化膜２４４が形成されている。シリコン窒化膜２４４は、パワー素子部２４１において第１の配線２４３上で入出力がそれぞれ集電可能なように開口され、制御回路部２４２において少なくとも制御回路の入出力を取り出す部分が開口されている。
【０１３０】
図２９に示すパワー複合集積型半導体装置Ｈ４のパワー素子部２４１では、入出力それぞれの集電のための開口部において、第１のバリア層２４５を介して下部の第１の配線２４３と接続した厚膜の銅電極２４６からなる集電電極Ｄ７，Ｄ８が配置されている。
【０１３１】
第１のバリア層２４５は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極２４６は、電気メッキにより厚さ２〜８μｍに形成され、その上面およびシリコン窒化膜２４４上に露出している第１のバリア層２４５の端部も含め全側面は、膜厚５０から３００ｎｍの第２のバリア層２４７を介して、膜厚が０．８から１．５μｍのアルミニウム膜またはアルミニウム合金膜２４８により完全に被覆した構造（アルミニウムキャップ層）となっている。尚、第２のバリア層２４７も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。
【０１３２】
図３０は、図２９におけるＡ部を拡大して示した図である。
【０１３３】
集電電極Ｄ７，Ｄ８では、厚膜の銅電極２４６を被覆する第２のバリア層２４７とアルミニウム膜またはアルミニウム合金膜２４８の平面形状が、厚膜の銅電極２４６の平面形状より大きな平面サイズで加工されている。
【０１３４】
従って、厚膜の銅電極２４６は、第２のバリア層２４７とアルミニウム膜またはアルミニウム合金膜２４８で完全に包み込まれている。
【０１３５】
前記の集電電極は、後にボンディング接合を行うのに必要な領域のみ開口して、全体をポリイミド樹脂膜２４９により被服している。
【０１３６】
図３１に、一般に用いられている数種類のポリイミド樹脂の物性を示す。図３１に示す表の吸水率からわかるように、ポリイミド樹脂は、通常、微量水分を含有している。
【０１３７】
図３０に示す集電電極では、厚膜の銅電極２４６を第２のバリア層２４７とアルミニウム膜またはアルミニウム合金膜２４８で完全に包み込むことで、高電圧や高温環境での使用においても、高温での銅の拡散やポリイミド樹脂膜２４９に含まれる微量水分による銅電極２４６の酸化を防止することができ、高い信頼性を確保することができる。
【０１３８】
図３２に、高電圧での使用に、より適した集電電極Ｄ７，Ｄ８の平面構造を示す。
【０１３９】
図３２（ａ）の集電電極では、銅電極２４６、第２のバリア層２４７およびアルミニウム膜またはアルミニウム合金膜２４８が、断面形状においてコ−ナ−部が面取りされており且つ、平面形状においてはコーナー部が丸められている。
【０１４０】
図３２（ｂ）の集電電極は、銅電極２４６、第２のバリア層２４７およびアルミニウム膜またはアルミニウム合金膜２４８が、断面形状および平面形状の両方において、コーナー部が面取りされている。
【０１４１】
図３２（ａ）および（ｂ）の構造により、高電圧が印加されても集電電極のコーナー部における電界集中が緩和され、より高い信頼性を確保することができる。
【０１４２】
図２９に示すパワー複合集積型半導体装置Ｈ４の制御回路部２４２では、能動領域にあるシリコン窒化膜２４４上において、パワー素子部２４１の集電電極Ｄ７，Ｄ８と同じ構造を有するボンディング接続用パッドＰ４が配置されている。すなわち、ボンディング接続用パッドＰ４は、第１のバリア層２４５を介してメッキにより厚さ２〜８μｍに形成された銅電極２４６からなり、銅電極２４６の上面およびシリコン窒化膜２４５上に露出している第１のバリア層２４５の端部も含め全側面を第２のバリア層２４７を介してアルミニウム膜またはアルミニウム合金膜２４８により完全に被覆した構造（アルミニウムキャップ層）となっている。
【０１４３】
また、制御回路の入出力を取り出すために、シリコン窒化膜２４４に形成した開口上にもパワー素子部２４１における集電電極Ｄ７，Ｄ８と同じ構造を有する柱状部Ｔ１が形成されると共に、第２のバリア層２４７および、アルミニウム膜またはアルミニウム合金膜２４８の２層を積層した第２の配線２２ａにより、第１の配線２４３とボンディング接続用パッド間Ｐ４を接続する配線が構成されている。尚、シリコン窒化膜２４４上には、必要に応じて回路間を接続する第２の配線２２ａが形成されている。
【０１４４】
尚、高電圧や高温環境での使用に対しては、制御回路部２４２におけるボンディング接続用パッドＰ４や柱状部Ｔ１も、図３２に示した平面構造であることが望ましい。
【０１４５】
更に、シリコン基板２４０上には、最表面を被覆保護する保護膜２４９が形成されている。保護膜２４９は、厚いポリイミド樹脂膜からなり、集電電極Ｄ７，Ｄ８およびボンディング接続用パッドＰ４において、金ワイヤ２５０のボンディング接続に必要な部分のみが開口されている。
【０１４６】
図３３〜図３５は、図２９の集積型半導体装置Ｈ４の製造方法を示す工程別の断面図である。
【０１４７】
最初に、図３３（ａ）に示すように、パワー素子と制御回路を表面に配置したシリコン基板２８３を、所望の制御が可能なようにアルミニウムもしくはアルミニウム合金からなる第１の配線２８４で結線する。次に、前記の第１の配線２８４を被覆保護する絶縁膜として、膜厚が１．０から１．８μｍのシリコン窒化膜２８５を形成する。シリコン窒化膜２８５は、パワー素子部においてアルミニウム配線２８４上で入出力がそれぞれ集電可能なように開口して接続孔２８１を形成すると共に、制御回路部においても、配線引出しのための接続孔２８２を形成する。
【０１４８】
次に、図３３（ｂ）に示すように、シリコン窒化膜２８５上に、その開口部を被覆するようにして、膜厚が５０〜３００ｎｍのチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる第１のバリア層２８６を成膜する。引き続き、真空中で膜厚が０．１から１．０μｍの銅シード層２８７を成膜する。
【０１４９】
次に、図３３（ｃ）に示すように、フォトリソ技術により厚膜電極を形成する部分を開口した、膜厚１０μｍ程度のレジスト２８９を形成する。このレジスト２８９をマスク材とし、銅シード層２８７を電極として、製造経費が安価な電気メッキ技術により、レジスト２８９の開口部に膜厚が２〜７μｍの銅メッキ層２８８を形成する。この銅メッキ層２８８が、最終的に厚膜の銅メッキ電極２９０となる。
【０１５０】
次に、図３３（ｄ）に示すように、メッキ時のマスク材であるレジスト２８９を除去する。
【０１５１】
次に、図３４（ａ）に示すように、レジストマスクを用いず、エッチング処理することにより、不要な第１のバリア層２８６と銅シード層２８７を除去する。これにより、銅メッキ電極２９０を形成する。
【０１５２】
尚、このエッチング処理において、同時に、厚膜の銅メッキ電極２９０のコーナー部を丸めまたは面取りする。このようなエッチング処理は、例えば、湿式処理で可能となる。これにより、図３２の集電電極の断面形状が形成される。尚、図３２の集電電極の平面形状におけるコーナー部の丸めまたは面取りは、図３３（ｃ）におけるレジスト２８９の開口パターンにより設定する。
【０１５３】
次に、図３４（ｂ）に示すように、厚膜の銅メッキ電極２９０の上面および全側面を完全に被覆するようにして、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる、膜厚５０〜３００ｎｍの第２のバリア層２９３をシリコン基板２８３の全面に成膜する。更に、引き続いて真空中で連続して、膜厚が０．８から１．５μｍのアルミニウムまたはアルミニウム合金によるアルミニウムキャップ層２９４を、第２のバリア層２９３の場合と同様にして、銅メッキ電極２９０の全体を被覆するように、シリコン基板２８３の全面に成膜する。
【０１５４】
次に、図３４（ｃ）に示すように、厚膜の銅メッキ電極２９０を完全に被覆するとともに、第２のバリア層２９３およびアルミニウムキャップ層２９４の２層が積層された部分を配線として使用可能なようにパターン加工された、レジスト２９５を形成する。
【０１５５】
尚、レジスト２９５のパターンは、図３２に示した集電電極の構造を形成するために、厚膜の銅メッキ電極２９０を被覆する第２のバリア層２９３とアルミニウムキャップ層２９４の平面形状が厚膜の銅メッキ電極２９０の平面形状を内部に含むように、前記銅メッキ電極２９０の平面形状より大きな平面サイズのパタ−ンとなるよう設定する。
【０１５６】
図３４（ｃ）に示すレジスト２９５をマスク材として、不要な部分のアルミニウムキャップ層２９４および第２のバリア層２９３をエッチング除去する。
【０１５７】
これにより、図３５（ａ）に示すように、第２のバリア層２９３を介してアルミニウムキャップ層２９４により上面およびシリコン窒化膜２８５上に露出している第１のバリア層２８６の端部も含め全側面を完全に被覆された厚膜の銅メッキ電極２９０と、第２のバリア層２９３およびアルミニウムキャップ層２９４の２層が積層された第２の配線が形成される。
【０１５８】
最後に、図３５（ｂ）に示すように、ポリイミド樹脂膜２９６でシリコン基板２８３の最表面を被覆・保護する。ポリイミド樹脂膜２９６は、ボンディング接続に必要な部分のみ開口し、開口部に金ワイヤ２９７をボンディング接続する。
【０１５９】
以上で、図２９に示すパワー複合集積型半導体装置Ｈ４が製造される。
【０１６０】
（第５の実施形態）
図３６は、本発明の第５の実施形態におけるパワー複合集積型半導体装置Ｈ５の模式的な断面構造を示す図である。
【０１６１】
図２６に示すパワー複合集積型半導体装置Ｈ５も、第１〜４の実施形態で示したパワー複合集積型半導体装置Ｈ１〜Ｈ４と同様に、パワー素子が形成されたパワー素子部３４１と、制御回路が形成された制御回路部３４２とが、シリコン基板３４０の表層部に配置されたパワー複合集積型半導体装置である。パワー素子部３４１および制御回路部３４２は、所望の制御が可能なように、シリコン基板３４０上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線３４３で結線されている。
【０１６２】
また、前記の第１の配線３４３を被覆保護する絶縁膜として、シリコン窒化膜３４４が形成されている。シリコン窒化膜３４４は、パワー素子部３４１において第１の配線３４３上で入出力がそれぞれ集電可能なように開口され、制御回路部３４２において少なくとも制御回路の入出力を取り出す部分が開口されている。
【０１６３】
図３６に示すパワー複合集積型半導体装置Ｈ５のパワー素子部３４１では、入出力それぞれの集電のための開口部において、下層バリア層３４５を介して下部の第１の配線３４３と接続した厚膜の銅電極３４６からなる集電電極Ｄ９，Ｄ１０が配置されている。
【０１６４】
下層バリア層３４５は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極３４６は、電気メッキにより厚さ２〜８μｍに形成され、その上面および全側面は、膜厚５０から３００ｎｍの上層バリア層３４７を介して、膜厚が０．８から１．５μｍのアルミニウム膜またはアルミニウム合金膜３４８により完全に被覆した構造（アルミニウムキャップ層）となっている。尚、上層バリア層３４７も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。下層バリア層３４５と上層バリア層３４７は、同一材料であることが望ましい。
【０１６５】
図３７は、図３６におけるＢ部を拡大して示した図である。
【０１６６】
集電電極Ｄ９，Ｄ１０では、厚膜の銅電極３４６を被覆する上層バリア層３４７とアルミニウム膜またはアルミニウム合金膜３４８の平面形状に加え、下層バリア層３４５の平面形状は、厚膜の銅電極３４６の平面形状より大きな平面サイズで加工されている。
【０１６７】
従って、厚膜の銅電極３４６は、下層バリア層３４５，上層バリア層３４７および、アルミニウム膜またはアルミニウム合金膜３４８で完全に包み込まれている。
【０１６８】
前記の集電電極は、後にボンディング接合を行うのに必要な領域のみ開口して、全体をポリイミド樹脂膜２４９により被服している。従って、図２９と図３０で説明したパワー複合集積型半導体装置Ｈ４と同様に、高電圧や高温環境での使用においても、高温での銅の拡散やポリイミド樹脂膜３４９に含まれる微量水分による銅電極３４６の酸化を防止することができ、高い信頼性を確保することができる。
【０１６９】
また、図３６と図３７に示すパワー複合集積型半導体装置Ｈ５の集電電極Ｄ９，Ｄ１０は、図３２で説明した集電電極と同様にして、下層バリア層３４５，銅電極３４６、上層バリア層３４７およびアルミニウム膜またはアルミニウム合金膜３４８が、平面形状および断面形状の両方において、コーナー部が面取りまたは丸められている。これにより、高電圧が印加されても集電電極のコーナー部における電解集中が抑制され、より高い信頼性を確保することができる。
【０１７０】
図３６に示すパワー複合集積型半導体装置Ｈ５の制御回路部３４２では、能動領域にあるシリコン窒化膜３４４上において、パワー素子部３４１の集電電極Ｄ９，Ｄ１０と同じ構造を有するボンディング接続用パッドＰ５が配置されている。すなわち、ボンディング接続用パッドＰ５は、下層バリア層３４５を介してメッキにより厚さ２〜８μｍに形成された銅電極３４６からなり、銅電極３４６の上面および全側面を上層バリア層３４７を介してアルミニウム膜またはアルミニウム合金膜３４８により完全に被覆した構造（アルミニウムキャップ層）となっている。
【０１７１】
また、制御回路の入出力を取り出すために、シリコン窒化膜３４４に形成した開口を経由して、下層バリア層３４５、上層バリア層３４７およびアルミニウム膜またはアルミニウム合金膜３４８の３層を積層した第２の配線２２ｂにより、第１の配線３４３とボンディング接続用パッド間Ｐ５を接続する配線が構成されている。尚、シリコン窒化膜３４４上には、必要に応じて回路間を接続する第２の配線２２ｂが形成されている。
【０１７２】
更に、シリコン基板３４０上には、最表面を被覆保護する保護膜３４９が形成されている。保護膜３４９は、厚いポリイミド樹脂膜からなり、集電電極Ｄ９，Ｄ１０およびボンディング接続用パッドＰ５の形成部において、金ワイヤ３５０のボンディング接続に必要な部分のみが開口されている。
【０１７３】
図３８〜図４０は、図３６の集積型半導体装置Ｈ５の製造方法を示す工程別の断面図である。
【０１７４】
最初に、図３８（ａ）に示すように、パワー素子と制御回路を表面に配置したシリコン基板３８３を、所望の制御が可能なようにアルミニウムもしくはアルミニウム合金からなる第１の配線３８４で結線する。次に、前記の第１の配線３８４を被覆保護する絶縁膜として、膜厚が１．０から１．８μｍのシリコン窒化膜３８５を形成する。シリコン窒化膜３８５は、パワー素子部においてアルミニウム配線３８４上で入出力がそれぞれ集電可能なように開口して接続孔３８１を形成すると共に、制御回路部においても、配線引出しのための接続孔３８２を形成する。
【０１７５】
次に、図３８（ｂ）に示すように、シリコン窒化膜３８５上に、その開口部を被覆するようにして、膜厚が５０〜３００ｎｍのチタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる下層バリア層３８６を成膜する。引き続き、真空中で、膜厚が０．１から１．０μｍの銅シード層３８７を成膜する。
【０１７６】
次に、図３８（ｃ）に示すように、フォトリソ技術により厚膜電極を形成する部分を開口した、膜厚１０μｍ程度のレジスト３８９を形成する。このレジスト３８９をマスク材とし、銅シード層３８７を電極として、製造経費が安価な電気メッキ技術により、レジスト３８９の開口部に膜厚が２〜７μｍの銅メッキ層３８８を形成する。この銅メッキ層３８８が、最終的に厚膜の銅メッキ電極３９０となる。
【０１７７】
次に、図３８（ｄ）に示すように、メッキ時のマスク材であるレジスト３８９を除去する。
【０１７８】
次に、図３９（ａ）に示すように、レジストマスクを用いず、エッチング処理することにより、不要な銅シード層２８７のみを除去する。これにより、銅メッキ電極２９０を形成する。
【０１７９】
尚、このエッチング処理において、同時に、厚膜の銅メッキ電極３９０のコーナー部を丸めまたは面取りする。このようなエッチング処理は、例えば、湿式処理で可能となる。尚、厚膜の銅メッキ電極３９０の平面形状におけるコーナー部の丸めまたは面取りは、図３８（ｃ）におけるレジスト３８９の開口パターンにより設定する。
【０１８０】
次に、図３９（ｂ）に示すように、厚膜の銅メッキ電極３９０の上面および全側面を完全に被覆するようにして、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる、膜厚５０〜３００ｎｍの上層バリア層３９３をシリコン基板３８３の全面に成膜する。更に、引き続いて真空中で連続して、膜厚が０．８から１．５μｍのアルミニウムまたはアルミニウム合金によるアルミニウムキャップ層３９４を、上層バリア層３９３の場合と同様にして、銅メッキ電極３９０の全体を被覆するように、シリコン基板３８３の全面に成膜する。
【０１８１】
次に、図３９（ｃ）に示すように、厚膜の銅メッキ電極９９０を完全に被覆するとともに、下層バリア層３８６、上層バリア層３９３およびアルミニウムキャップ層３９４の３層が積層された部分を配線として使用可能なようにパターン加工された、レジスト３９５を形成する。
【０１８２】
尚、レジスト３９５のパターンは、図３７に示した集電電極の構造を形成するために、下層バリア層３８６と厚膜の銅メッキ電極３９０を被覆する上層バリア層３９３とアルミニウムキャップ層３９４の平面形状が厚膜の銅メッキ電極３９０の平面形状を内部に含むように、前記銅メッキ電極３９０の平面形状より大きな平面サイズのパタ−ンとなるよう設定する。
【０１８３】
図３９（ｃ）に示すレジスト３９５をマスク材として、不要な部分のアルミニウムキャップ層３９４、上層バリア層３９３および下層バリア層３８６をエッチング除去する。
【０１８４】
これにより、図４０（ａ）に示すように、下層バリア層３８６、上層バリア層３９３およびアルミニウムキャップ層３９４により下面，上面および全側面を完全に被覆された厚膜の銅メッキ電極３９０と、下層バリア層３８６、上層バリア層３９３およびアルミニウムキャップ層３９４の３層が積層された第２の配線が形成される。
【０１８５】
最後に、図４０（ｂ）に示すように、ポリイミド樹脂膜３９６でシリコン基板３８３の最表面を被覆・保護する。ポリイミド樹脂膜３９６は、ボンディング接続に必要な部分のみ開口し、開口部に金ワイヤ３９７をボンディング接続する。
【０１８６】
以上で、図３６に示すパワー複合集積型半導体装置Ｈ５が製造される。
【０１８７】
（第６の実施形態）
図４１は、本発明の第６の実施形態におけるパワー複合集積型半導体装置Ｈ６の模式的な断面構造を示す図である。
【０１８８】
図４１に示すパワー複合集積型半導体装置Ｈ６も、第１〜５の実施形態で示したパワー複合集積型半導体装置Ｈ１〜Ｈ５と同様に、パワー素子が形成されたパワー素子部４４１と、制御回路が形成された制御回路部４４２とが、シリコン基板４４０の表層部に配置されたパワー複合集積型半導体装置である。パワー素子部４４１および制御回路部４４２は、所望の制御が可能なように、シリコン基板４４０上に配置したアルミニウムもしくはアルミニウム合金からなる第１の配線４４３で結線されている。
【０１８９】
また、前記の第１の配線４４３を被覆保護する絶縁膜として、シリコン窒化膜４４４が形成されている。シリコン窒化膜４４４は、パワー素子部４４１において第１の配線４４３上で入出力がそれぞれ集電可能なように開口され、制御回路部４４２において少なくとも制御回路の入出力を取り出す部分が開口されている。
【０１９０】
図４１に示すパワー複合集積型半導体装置Ｈ６のパワー素子部４４１では、入出力それぞれの集電のための開口部において、第１のバリア層４４５を介して下部の第１の配線４４３と接続した厚膜の銅電極４４６からなる集電電極Ｄ１１，Ｄ１２が配置されている。
【０１９１】
第１のバリア層４４５は、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。厚膜の銅電極４４６は、電気メッキにより厚さ２〜８μｍに形成され、その上面およびシリコン窒化膜４４４上に露出している第１のバリア層４４５の端部も含め全側面は、膜厚５０から３００ｎｍの第２のバリア層４４７を介して、膜厚が０．８から１．５μｍのアルミニウム膜またはアルミニウム合金膜４４８により完全に被覆した構造（アルミニウムキャップ層）となっている。尚、第２のバリア層４４７も、チタン，チタン窒化物，チタンタングステン，またはそれらの積層膜からなる。第１のバリア層４４５と第２のバリア層４４７は、同一材料であることが望ましい。
【０１９２】
アルミニウム膜またはアルミニウム合金膜４４８は、表面が改質されて、上面および端面に表面改質層４４８ａが形成されている。表面改質層４４８ａは、具体的には、アルミニウム酸化物またはアルミニウム窒化物からなる。
【０１９３】
図４２は、図４１におけるＣ部を拡大して示した図である。
【０１９４】
図４１と図４２に示すパワー複合集積型半導体装置Ｈ６の集電電極Ｄ１１，Ｄ１２は、図２９と図３０に示すパワー複合集積型半導体装置Ｈ４の集電電極Ｄ７，Ｄ８と同様に、厚膜の銅電極４４６を被覆する第２のバリア層４４７とアルミニウム膜またはアルミニウム合金膜４４８の平面形状が、厚膜の銅電極４４６より大きな平面サイズで加工されている。従って、厚膜の銅電極４４６は、第２のバリア層４４７とアルミニウム膜またはアルミニウム合金膜４４８で完全に包み込まれている。更に、前記アルミニウム膜またはアルミニウム合金膜４４８は表面改質層４４８ａにより被服されている。
【０１９５】
従って、高電圧や高温環境での使用においても、高温での銅の拡散やポリイミド樹脂膜４４９に含まれる微量水分による銅電極４４６の酸化が防止できるのに加え、前記のアルミニウム膜またはアルミニウム合金膜４４８表面を前記表面改質層４４８ａで被服することにより電気腐食耐性を高めることができ、より高い信頼性を確保することができる。
【０１９６】
尚、図４１では集電電極のコーナー部が面取りされていない例を示したが、図３２で説明した集電電極と同様にして、銅電極４４６、第１のバリア層４４７、アルミニウム膜またはアルミニウム合金膜４４８および表面改質層４４８ａが、平面形状および断面形状の両方において、コーナー部が面取りまたは丸められているようにするのが望ましい。これにより、高電圧が印加されても集電電極のコーナー部における電解集中が抑制され、より高い信頼性を確保することができる。
【０１９７】
図４１に示すパワー複合集積型半導体装置Ｈ６の制御回路部４４２では、能動領域にあるシリコン窒化膜４４４上において、パワー素子部４４１の集電電極Ｄ１１，Ｄ１２と同じ構造を有するボンディング接続用パッドＰ６が配置されている。すなわち、ボンディング接続用パッドＰ６は、第１のバリア層４４５を介してメッキにより厚さ２〜８μｍに形成された銅電極４４６からなり、銅電極４４６の上面およびシリコン窒化膜４４５上に露出している第１のバリア層４４５の端部も含め全側面を第２のバリア層４４７を介してアルミニウム膜またはアルミニウム合金膜４４８により完全に被覆した構造（アルミニウムキャップ層）となっている。また、アルミニウム膜またはアルミニウム合金膜４４８は、表面が改質されて、上面および端面に表面改質層４４８ａが形成されている。
【０１９８】
また、制御回路の入出力を取り出すために、シリコン窒化膜４４４に形成した開口上にパワー素子部４４１における集電電極Ｄ１１，Ｄ１２と同じ構造を有する柱状部Ｔ２が形成されると共に、アルミニウム膜またはアルミニウム合金膜４４８を最上層とする第２の配線により、第１の配線４４３とボンディング接続用パッド間Ｐ６を接続する配線が構成されている。尚、図４１に示すパワー複合集積型半導体装置Ｈ６では、第２の配線として、図２９に示したパワー複合集積型半導体装置Ｈ４と同様の第２のバリア層４４７およびアルミニウム膜（またはアルミニウム合金膜）４４８の２層を積層した配線が用いられているが、図３６に示したパワー複合集積型半導体装置Ｈ５と同様にして、下層バリア層、上層バリア層およびアルミニウム膜またはアルミニウム合金膜の３層を積層した配線としてもよい。尚、上記第２の配線における最上層のアルミニウム膜またはアルミニウム合金膜４４８も、表面が改質されて表面改質層４４８ａが形成されている。
【０１９９】
更に、シリコン基板４４０上には、最表面を被覆保護する保護膜４４９が形成されている。保護膜４４９は、厚いポリイミド樹脂膜からなり、集電電極Ｄ１１，Ｄ１２およびボンディング接続用パッドＰ６の形成部において、金ワイヤ４５０のボンディング接続に必要な部分のみが開口されている。
【０２００】
図４３，図４４は、図４１の集積型半導体装置Ｈ６の製造方法を示す工程別の断面図である。
【０２０１】
図４１の集積型半導体装置Ｈ６の製造方法において、図４３（ａ）までの工程は、図２９の集積型半導体装置Ｈ４の製造方法において説明した図３３（ａ）〜（ｄ）および図３４（ａ），（ｂ）の工程と同様であり、その説明は省略する。
【０２０２】
次に、図４３（ａ）に示すように、厚膜の銅メッキ電極４９０を完全に被覆するとともに、第２のバリア層４９３およびアルミニウムキャップ層４９４の２層が積層された部分を配線として使用可能なようにパターン加工された、レジスト４９５を形成する。
【０２０３】
尚、レジスト４９５のパターンは、図４２に示した集電電極の構造を形成するために、厚膜の銅メッキ電極４９０を被覆する第２のバリア層４９３とアルミニウムキャップ層４９４の平面形状が、厚膜の銅メッキ電極４９０の平面形状より大きな平面サイズのパタ−ンとなるよう設定する。
【０２０４】
図４３（ａ）に示すレジスト４９５をマスク材として、不要な部分のアルミニウムキャップ層４９４および第２のバリア層４９３をエッチング除去する。
【０２０５】
これにより、図４３（ｂ）に示すように、第２のバリア層４９３を介してアルミニウムキャップ層４９４により上面およびシリコン窒化膜４８５上に露出している第１のバリア層４８６の端部も含め全側面を完全に被覆された厚膜の銅メッキ電極４９０と、第２のバリア層４９３およびアルミニウムキャップ層４９４の２層が積層された第２の配線が形成される。
【０２０６】
次に、図４３（ｃ）に示すように、アルミニウム膜またはアルミニウム合金膜４４８の表面を改質して、上面および端面にアルミニウム酸化物もしくはアルミニウム窒化物からなる表面改質層４４８ａを形成する。この表面改質処理は、酸素雰囲気中もしくは窒素雰囲気中の熱処理またはプラズマ処理により行う。
【０２０７】
最後に、図４４に示すように、ポリイミド樹脂膜４９６でシリコン基板４８３の最表面を被覆・保護する。ポリイミド樹脂膜４９６は、ボンディング接続に必要な部分のみ開口し、開口部に金ワイヤ４９７をボンディングする。
【０２０８】
以上で、図４１に示すパワー複合集積型半導体装置Ｈ６が製造される。
【図面の簡単な説明】
【０２０９】
【図１】本発明の第１実施形態におけるパワー複合集積型半導体装置の断面図である。
【図２】本発明の第１実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図３】本発明の第１実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図４】本発明の第１実施形態におけるパワー複合集積型半導体装置の平面形態を示す図である。
【図５】本発明の第２実施形態におけるパワー複合集積型半導体装置の断面図である。
【図６】本発明の第２実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図７】本発明の第２実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図８】銅電気メッキ時の電流集中状態を示す図である。
【図９】電気メッキによる銅膜厚の開口サイス依存性を示す図である。
【図１０】本発明の第３実施形態におけるパワー複合集積型半導体装置の断面図である。
【図１１】本発明の第３実施形態におけるパワー複合集積型半導体装置の平面形態を示す図である。
【図１２】第１の従来技術によるパワー複合集積型半導体装置の断面図である。
【図１３】第１の従来技術によるパワー複合集積型半導体装置の実装形態を示す図である。
【図１４】第２の従来技術によるパワー複合集積型半導体装置の断面図である。
【図１５】第２の従来技術によるパワー複合集積型半導体装置の製造方法を示す図である。
【図１６】第３の従来技術によるパワー複合集積型半導体装置の断面図である。
【図１７】下地金メッキ厚に対するボンディング接合強度を示す図である。
【図１８】ボンディング接合強度の経時変化を示す図である。
【図１９】第４の従来技術によるパワー複合集積型半導体装置の断面図である。
【図２０】第４の従来技術によるパワー複合集積型半導体装置の製造方法を示す図である。
【図２１】金属材料の機械強度を示す図である。
【図２２】金アルミニウム反応層の経時変化を示す図である。
【図２３】第５の従来技術によるパワー複合集積型半導体装置の断面図である。
【図２４】第５の従来技術によるパワー複合集積型半導体装置の製造方法を示す図である。
【図２５】第６の従来技術によるパワー複合集積型半導体装置の断面図である。
【図２６】第６の従来技術によるパワー複合集積型半導体装置の製造方法を示す図である。
【図２７】ポリイミド膜中への銅の拡散を示す図である。
【図２８】ポリイミド膜の付着強度の経時変化を示す図である。
【図２９】本発明の第４実施形態におけるパワー複合集積型半導体装置の断面図である。
【図３０】図２９におけるＡ部の拡大図である。
【図３１】一般に用いられている数種類のポリイミド樹脂の物性を示す図である。
【図３２】高電圧での使用に適した集電電極の構造を示す図である。
【図３３】本発明の第４実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図３４】本発明の第４実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図３５】本発明の第４実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図３６】本発明の第５実施形態におけるパワー複合集積型半導体装置の断面図である。
【図３７】図３６におけるＢ部の拡大図である。
【図３８】本発明の第５実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図３９】本発明の第５実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図４０】本発明の第５実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図４１】本発明の第６実施形態におけるパワー複合集積型半導体装置の断面図である。
【図４２】図４１におけるＣ部の拡大図である。
【図４３】本発明の第６実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【図４４】本発明の第６実施形態におけるパワー複合集積型半導体装置の製造方法を示す図である。
【符号の説明】
【０２１０】
１・・・シリコン基板、２・・・パワー素子部、３・・・制御回路部、４・・・アルミニウム配線（第１の配線）、５・・・シリコン窒化膜、６・・・第１のバリア層、７・・・銅シード層、８・・・銅（メッキ）電極、９・・・銅（メッキ）電極、１０・・・第２のバリア層、１１・・・アルミニウム膜（アルミニウムキャップ層）、１２・・・積層配線（第２の配線）、１３・・・ポリイミド樹脂膜（保護膜）、１４・・・金ワイヤ、２１・・・シリコン基板、２２・・・パワー素子部、２３・・・制御回路部、２４・・・パワー素子部パッド領域、２５・・・制御回路部パッド領域、２６・・・第１層のアルミニウム配線、２７・・・第２層のアルミニウム配線、２８・・・シリコン窒化膜、２９・・・金ワイヤ、３１・・・シリコン基板、３２・・・パワー素子部、３３・・・制御回路部、３４・・・パワー素子部パッド領域、３５・・・制御回路部パッド領域、３６・・・アルミニウム配線、３７・・・シリコン窒化膜、３８・・・バリア層、３９・・・銅メッキ電極、４０・・・ニッケルメッキ層、４１・・・金メッキ層、４２・・・ハンダ、４３・・・シリコン基板、４４・・・パワー素子部、４５・・・制御回路部、４６・・・制御回路部パッド領域、４７・・・アルミニウム配線、４８・・・シリコン窒化膜、４９・・・厚いアルミニウム電極、５０・・・ポリイミド樹脂膜、５１・・・シリコン基板、５２・・・回路部、５３・・・回路部パッド領域、５４・・・第１層のバリア層、５５・・・銅配線、５６・・・層間絶縁層、５７・・・第２層のバリア層、５８・・・アルミニウム合金層、５９・・・シリコン窒化膜、６０・・・シリコン基板、６１・・・回路部、６２・・・アルミニウム配線、６３・・・シリコン窒化膜、６４・・・第１のポリイミド樹脂層、６５・・・バリア層、６６・・・銅メッキ層、６７・・・ニッケルメッキ層、６８・・・金メッキ層、６９・・・第２のポリイミド層、７１・・・シリコン基板、７２・・・アルミニウム配線、７３・・・シリコン窒化膜、７４・・・バリア層、７５・・・銅シード層、７６・・・レジスト、７７・・・銅メッキ層、７８・・・ニッケルメッキ層、７９・・・金メッキ層、８０・・・銅メッキ電極、８２・・・ハンダ、８３・・・パワー素子部パッド領域、８４・・・パワー素子部、８５・・・制御回路部、８６・・・制御回路部パッド領域、８７・・・シリコン基板、８８・・・アルミニウム配線、８９・・・シリコン窒化膜、９０・・・厚いアルミニウム膜、９１・・・レジスト、９２・・・アンダーカット、９３・・・厚膜アルミニウム電極、９４・・・ポリイミド樹脂層、９５・・・金ワイヤ、９６・・・パワー素子部、９７・・・制御回路部、９８・・・制御回路部パッド領域、１００・・・シリコン基板、１０１・・・第１層絶縁膜、１０２・・・第１の窪み、１０３・・・バリア層、１０４・・・銅メッキ層、１０５・・・第１層の銅配線、１１３・・・第２のバリア層、１１４・・・アルミニウム合金層、１１５・・・シリコン窒化膜、１１６・・・金ワイヤ、１１７・・・回路部、１１８・・・パッド領域、１１９・・・シリコン基板、１２０・・・アルミニウム配線、１２１・・・シリコン窒化膜、１２２・・・第１のポリイミド樹脂層、１２３・・・バリア層、１２４・・・銅シード層、１２５・・・銅メッキ層、１２６・・・レジスト、１２７・・・銅メッキ電極、１２８・・・イミド樹脂膜、１２９・・・第２のポリイミド樹脂層、１３０・・・ニッケルメッキ層、１３１・・・金メッキ層、１３２・・・回路部、１４０・・・シリコン基板、１４１・・・パワー素子部、１４２・・・制御回路部、１４３・・・アルミニウム配線（第１の配線）、１４４・・・シリコン窒化膜、１４５・・・第１のバリア層、１４６・・・銅（メッキ）電極、１４７・・・第２のバリア層、１４８・・・アルミニウムキャップ層、１２ａ・・・積層配線（第２の配線）、１４９・・・ポリイミド樹脂層、１５０・・・金ワイヤ、１５１・・・シリコン基板、１５２・・・パワー素子部、１５３・・・制御回路部、１５４・・・アルミニウム配線（第１の配線）、１５５・・・保護膜、１５６・・・第１のバリア層、１５７・・・銅シード層、１５８・・・銅（メッキ）電極、１５９・・・第２のバリア層、１６０・・・アルミニウム膜（アルミニウムキャップ層）、１６１・・・ポリイミド樹脂層、１６２・・・ボンディングワイヤ、１７０・・・シリコン基板、１７１・・・アルミニウム配線、１７２・・・シリコン窒化膜、１７３・・・第１のバリア層、１７４・・・銅シード層、１７５・・・銅メッキ層、１７６・・・レジスト、１７７・・・銅メッキ電極、１７８・・・第２のバリア層、１７９・・・アルミニウムキャップ層、１８０・・・レジスト、１８１・・・ポリイミド樹脂層、１８２・・・金ワイヤ、１８３・・・シリコン基板、１８４・・・アルミニウム配線、１８５・・・シリコン窒化膜、１８６・・・第１のバリア層、１８７・・・銅シード層、１８８・・・銅メッキ層、１８９・・・レジスト、１９０・・・銅メッキ電極、１９１・・・配線引出し孔、１９２・・・レジスト、１９３・・・第２のバリア層、１９４・・・アルミニウムキャップ層、１９５・・・レジスト、１９６・・・ポリイミド樹脂層、１９７・・・金ワイヤ、２００・・・パワー素子部、２０１・・・パワー素子の集電電極（例えばソース電極）、２０２・・・パワー素子の集電電極（例えばドレイン電極）、２０３・・・パワー素子のパッド、２０４・・・制御回路部、２０５・・・制御回路部のパッド、２０６・・・ボンディングワイヤ、２１０・・・パワー素子部、２１２・・・パワー素子の集電電極（例えばソース電極）、２１３・・・パワー素子の集電電極（例えばドレイン電極）、２１４・・・制御回路部、２１５・・・制御回路部表面に形成された制御回路部のボンディングパッド、２１６・・・回路間配線、２１７・・・引出し配線、２１８・・・ボンディングワイヤ、２２０・・・基板、２２１・・・銅シード層、２２２・・・銅メッキ層、２２３・・・レジスト、２３０・・・パワー素子部、２３１・・・銅メッキ電極を主体構成材とした集電電極（例えばソース電極）、２３２・・・銅メッキ電極を主体構成材とした集電電極（例えばドレイン電極）、２３３・・・制御回路部、２３４・・・制御回路部表面に形成された４層の積層膜による制御回路部のボンディングパッド、２３５・・・４層の積層膜による回路間配線、２３６・・・４層の積層膜による引出し配線、２３７・・・ボンディングワイヤ、２４０・・・シリコン基板、２４１・・・パワー素子部、２４２・・・制御回路部、２４３・・・アルミニウム配線（第１の配線）、２４４・・・シリコン窒化膜、２４５・・・第１のバリア層、２４６・・・銅（メッキ）電極、２４７・・・第２のバリア層、２４８・・・アルミニウムキャップ層、２２ａ・・・積層配線（第２の配線）、２４９・・・ポリイミド樹脂層、２５０・・・金ワイヤ、２８１，２８２・・・接続孔、２８３・・・シリコン基板、２８４・・・アルミニウム配線、２８５・・・シリコン窒化膜、２８６・・・第１のバリア層、２８７・・・銅シード層、２８８・・・銅メッキ層、２８９・・・レジスト、２９０・・・銅メッキ電極、２９３・・・第２のバリア層、２９４・・・アルミニウムキャップ層、２９５・・・レジスト、２９６・・・ポリイミド樹脂層、２９７・・・金ワイヤ、３４０・・・シリコン基板、３４１・・・パワー素子部、３４２・・・制御回路部、３４３・・・アルミニウム配線（第１の配線）、３４４・・・シリコン窒化膜、３４５・・・下層バリア層、３４６・・・銅（メッキ）電極、３４７・・・上層バリア層、３４８・・・アルミニウムキャップ層、２２ｂ・・・積層配線（第２の配線）、３４９・・・ポリイミド樹脂層、３５０・・・金ワイヤ、３８１，３８２・・・接続孔、３８３・・・シリコン基板、３８４・・・アルミニウム配線、３８５・・・シリコン窒化膜、３８６・・・下層バリア層、３８７・・・銅シード層、３８８・・・銅メッキ層、３８９・・・レジスト、３９０・・・銅メッキ電極、３９３・・・上層バリア層、３９４・・・アルミニウムキャップ層、３９５・・・レジスト、３９６・・・ポリイミド樹脂層、３９７・・・金ワイヤ、４４０・・・シリコン基板、４４１・・・パワー素子部、４４２・・・制御回路部、４４３・・・アルミニウム配線（第１の配線）、４４４・・・シリコン窒化膜、４４５・・・第1のバリア層、４４６・・・銅（メッキ）電極、４４７・・・第２のバリア層、４４８・・・アルミニウムキャップ層、４４８ａ・・・表面改質層、４４９・・・ポリイミド樹脂層、４５０・・・金ワイヤ、４８３・・・シリコン基板、４８４・・・アルミニウム配線、４８５・・・シリコン窒化膜、４８６・・・第1のバリア層、４９０・・・銅メッキ電極、４９３・・・第２のバリア層、４９４・・・アルミニウムキャップ層、４９４ａ・・・表面改質層、４９５・・・レジスト、４９６・・・ポリイミド樹脂層、４９７・・・金ワイヤ
【図１】
2006005325.tif 000003
【図２】
2006005325.tif 000004
【図３】
2006005325.tif 000005
【図４】
2006005325.tif 000006
【図５】
2006005325.tif 000007
【図６】
2006005325.tif 000008
【図７】
2006005325.tif 000009
【図８】
2006005325.tif 000010
【図９】
2006005325.tif 000011
【図１０】
2006005325.tif 000012
【図１１】
2006005325.tif 000013
【図１２】
2006005325.tif 000014
【図１３】
2006005325.tif 000015
【図１４】
2006005325.tif 000016
【図１５】
2006005325.tif 000017
【図１６】
2006005325.tif 000018
【図１７】
2006005325.tif 000019
【図１８】
2006005325.tif 000020
【図１９】
2006005325.tif 000021
【図２０】
2006005325.tif 000022
【図２１】
2006005325.tif 000023
【図２２】
2006005325.tif 000024
【図２３】
2006005325.tif 000025
【図２４】
2006005325.tif 000026
【図２５】
2006005325.tif 000027
【図２６】
2006005325.tif 000028
【図２７】
2006005325.tif 000029
【図２８】
2006005325.tif 000030
【図２９】
2006005325.tif 000031
【図３０】
2006005325.tif 000032
【図３１】
2006005325.tif 000033
【図３２】
2006005325.tif 000034
【図３３】
2006005325.tif 000035
【図３４】
2006005325.tif 000036
【図３５】
2006005325.tif 000037
【図３６】
2006005325.tif 000038
【図３７】
2006005325.tif 000039
【図３８】
2006005325.tif 000040
【図３９】
2006005325.tif 000041
【図４０】
2006005325.tif 000042
【図４１】
2006005325.tif 000043
【図４２】
2006005325.tif 000044
【図４３】
2006005325.tif 000045
【図４４】
2006005325.tif 000046