(57)【要約】【課題】非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法を提供する。【解決手段】準備した半導体基板の素子分離膜は複数の活性領域を孤立形成する。半導体基板全面上に平坦化層間絶縁膜及びフォトレジスト膜を順に形成する。フォトレジスト膜にフォトマスクによる半導体パターンを転写させその膜にフォトレジストパターンを形成する。それは、活性領域及び素子分離膜の上部位置の平坦化層間絶縁膜上の所定領域に配置される。フォトレジスト膜に他のフォトマスクを有する他の半導体パターンを引き続いて転写させてその膜に他のフォトレジストパターンを形成する。それは素子分離膜上部に位置した平坦化層間絶縁膜上の異なる所定の領域にそれぞれ配置される。フォトレジストパターン及び他のフォトレジストパターンをエッチングマスクとして用いて平坦化層間絶縁膜にエッチング工程を実行して半導体基板を露出する。【選択図】図１４
2006135334.tif 000002
【特許請求の範囲】
【請求項１】
フォト工程の実行方法において、
半導体基板上にフォトレジスト膜を形成し、
前記フォトレジスト膜にフォトマスクを転写して、前記フォトマスクは横の水平線と縦の垂直線との交差点上に半導体パターンをそれぞれ有するように形成し、
前記フォトレジスト膜に前記水平線のうち１行ずつ渡ってその行から前記半導体パターンのうち２つずつごとに前記半導体パターン間に他の半導体パターンを繰り返してそれぞれ有する他のフォトマスクを引き続いて転写することを含み、
前記フォトマスク及び前記他のフォトマスクは、前記フォト工程によって前記フォトレジスト膜に前記半導体パターン及び前記他の半導体パターンの合成空間イメージを二次元的にそれぞれ配列させることを特徴とする非対称パターンを形成するためのフォト工程の実行方法。
【請求項２】
前記半導体パターン及び前記他の半導体パターンは、ホール形態を有するように形成することを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項３】
前記半導体パターンは前記フォトレジスト膜で占める面積を前記他の半導体パターンと同一に形成することを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項４】
前記半導体パターンは前記フォトレジスト膜で占める面積を前記他の半導体パターンと異なるように形成することを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項５】
前記フォトマスク及び前記他のフォトマスクは、位相反転マスクを用いることを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項６】
前記他のフォトマスクは、ＣｏＧマスクを用いることを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項７】
前記フォトマスクを転写する間に、
前記フォトレジスト膜に前記半導体パターンを転写するために軸外照明系を用いることをさらに含むことを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項８】
前記他のフォトマスクを転写する間に、
前記フォトレジスト膜に前記他の半導体パターンを転写させるために軸上照明系を用いることをさらに含むことを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法。
【請求項９】
半導体装置の形成方法において、
素子分離膜が配置された半導体基板を準備して、前記素子分離膜は複数の活性領域を孤立させるように形成し、
前記半導体基板の全面上に平坦化層間絶縁膜及びフォトレジスト膜を順に形成し、
前記フォトレジスト膜にフォトマスクによる半導体パターンを転写して前記活性領域及び前記素子分離膜の上部に位置した前記平坦化層間絶縁膜上の所定領域にフォトレジストパターンをそれぞれ形成し、
前記フォトレジスト膜に他のフォトマスクによる他の半導体パターンを引き続いて転写させて前記素子分離膜の上部に位置した前記平坦化層間絶縁膜上の他の所定領域に他のフォトレジストパターンをそれぞれ形成し、
前記フォトレジストパターン及び前記他のフォトレジストパターンをエッチングマスクとして用いて前記半導体基板を露出するように前記平坦化層間絶縁膜にエッチング工程を実行することを含み、
前記フォトマスクは横の水平線と縦の垂直線との交差点上に二次元的に配列された前記半導体パターンを有するように形成されて、前記他のフォトマスクは前記水平線のうち１行ずつ渡ってその行から前記半導体パターンのうち２つずつごとに前記半導体パターン間に繰り返してそれぞれ整列される前記他の半導体パターンを有するように形成することを特徴とする非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１０】
前記半導体パターン及び前記他の半導体パターンは、ホール形態を有するように形成することを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１１】
前記半導体パターンは、前記フォトレジスト膜で占める面積を前記他の半導体パターンと同一に形成することを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１２】
前記半導体パターンは、前記フォトレジスト膜で占める面積を前記他の半導体パターンと異なるように形成することを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１３】
前記フォトマスク及び前記他のフォトマスクは、位相反転マスクを用いることを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１４】
前記他のフォトマスクは、ＣｏＧマスクを用いることを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１５】
前記フォトレジストパターンを形成する間に、
前記フォトレジスト膜に前記フォトマスクによる前記半導体パターンを転写させるために軸外照明系を用いることをさらに含むことを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１６】
前記他のフォトレジストパターンを形成する間に、
前記フォトレジスト膜に前記他のフォトマスクによる前記他の半導体パターンを転写するために軸上照明系を用いることをさらに含むことを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１７】
前記半導体基板と前記平坦化層間絶縁膜との間にラインパターンを形成することをさらに含み、
前記ラインパターンは、前記活性領域の上部を横切るように形成し、前記フォトレジストパターン及び前記他のフォトレジストパターンは前記ラインパターン間の上部にそれぞれ形成することを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１８】
前記エッチング工程を実行した後に、
前記半導体基板から前記フォトレジスト膜を除去することをさらに含むことを特徴とする請求項９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項１９】
半導体装置の形成方法において、
フォトマスク及び他のフォトマスクを用いてフォトレジスト膜に半導体パターン及び他の半導体パターンを順に転写させ、前記半導体パターン及び他の半導体パターンは前記フォトレジスト膜に２次元的に非対称パターンを形成することを特徴とする非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２０】
前記半導体パターン及び前記他の半導体パターンは、ホール形態を有するように形成することを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２１】
前記半導体パターンは、前記フォトレジスト膜で占める面積を前記他の半導体パターンと同一に形成することを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２２】
前記半導体パターンは、前記フォトレジスト膜で占める面積を前記他の半導体パターンと異なるように形成することを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２３】
前記フォトマスク及び前記他のフォトマスクは、位相反転マスクを用いて形成することを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２４】
前記他のフォトマスクは、ＣｏＧマスクを用いて形成することを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２５】
前記フォトマスクを前記フォトレジスト膜に転写する間に、
前記半導体パターンを前記フォトレジスト膜に転写するために軸外照明系を用いることをさらに含むことを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２６】
前記他のフォトマスクを前記フォトレジスト膜に転写する間に、
前記他の半導体パターンをフォトレジスト膜に転写するために軸上照明系を用いることをさらに含むことを特徴とする請求項１９記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【請求項２７】
前記半導体基板と前記フォトレジスト膜との間にラインパターン及びそのラインを覆う平坦化絶縁膜が介在するように形成することを特徴とする請求項１記載の非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォト工程の実行方法及びそれを用いた半導体装置の形成方法に関し、詳しくは、非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法（ＭＥＴＨＯＤＳ  ＯＦ  ＰＥＲＦＯＲＭＩＮＧ  Ａ  ＰＨＯＴＯ  ＰＲＯＣＥＳＳ  ＦＯＲ  ＦＯＲＭＩＮＧ  ＡＳＹＭＭＥＴＲＩＣ  ＰＡＴＴＥＲＮＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＯＦ  ＦＯＲＭＩＮＧ  Ａ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＤＥＶＩＣＥ  ＵＳＩＮＧ  ＴＨＥＲＥＯＦ）に関するものである。
【背景技術】
【０００２】
一般に半導体市場は、情報入／出力の高速化及び情報保存の大容量化を追求しながら従来と比べて価格競争力のある半導体装置を要求している。そのために、前記半導体装置は価格競争力を継続的に維持するために、従来の物質を使用するとともに従来のデザインルールを縮小させて引き続いて形成することになる。
【０００３】
しかしながら、前記半導体装置は構造の変更なしで形成されると、品質低下を伴うことになる。前記半導体装置の品質低下は、既存デザインルールの縮小による個別素子の電気的または物理的なショートによって誘発し得る。また、前記個別素子のショートは半導体装置の配線能力を低減する。これは半導体装置の高速化に抵触する方向に向かわせるものである。
【０００４】
一方、「フォト工程で露光方法を用いた微細パターニング（ＦＩＮＥ  ＰＡＴＴＥＲＮＩＮＧ  ＵＴＩＬＩＺＩＮＧ  ＡＮ  ＥＸＰＯＳＵＲＥ  ＭＥＴＨＯＤ  ＩＮ  ＰＨＯＴＯＬＩＴＨＯＧＲＡＰＨＹ）」が特許文献１にシュージ・ナカオ（Ｓｈｕｓｉ  Ｎａｋａｏ）らによって開示された。
【０００５】
前記特許文献１によると、この微細パターニングは２つ以上のマスク及び２回のフォト工程を用いて第１膜及びその膜に隣接する第２膜（Ａ  Ｆｉｒｓｔ  ａｎｄ  Ａ  Ｓｅｃｏｎｄ  Ｌａｙｅｒｓ）を形成することを含む。前記第１及び第２膜は、それぞれがホール（Ｈｏｌｅ）及びライン（Ｌｉｎｅ）であるか、逆にライン及びホールとすることができる。この際、前記ラインはホールを埋め込むと同時にそのホールから延長されるように形成する。
【０００６】
しかしながら、前記微細パターニングは２回にかけてフォトレジスト膜を蒸着するフォト工程及びその各工程を実行した後にエッチング工程を実行することをさらに含む。したがって、前記微細パターニングはホール及びラインを形成するのに複雑な半導体製造工程を用いている。これは半導体装置の製造原価を高める原因を与えるものである。
【特許文献１】米国特許公報第６、３２９、３０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようする技術的課題は、２つのフォトマスクを用いてデザインルールを克服できる非対称パターンを形成するためのフォト工程の実行方法を提供することにある。
本発明が解決しようする他の技術的課題は、２つのフォトマスクを用いてデザインルールを克服すると同時に工程の単純化を図ることができる非対称パターンを形成するためのフォト工程の実行方法を用いた半導体装置の形成方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を解決するために本発明は非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法を提供する。
この実行方法は半導体基板上にフォトレジスト膜を形成することを含む。前記フォトレジスト膜にフォトマスクを転写する。前記フォトマスクは、横の水平線と縦の垂直線との交差点上に半導体パターンがそれぞれ配置されるように形成する。前記フォトレジスト膜に他のフォトマスクを引き続いて転写する。前記他のフォトマスクは、前記水平線を１行ずつ渡ってその行から前記半導体パターンを２行ずつ経って前記半導体パターン間に他の半導体パターンが繰り返してそれぞれ配置できるように形成する。この際、前記フォトマスク及び他のフォトマスクはフォト工程を介してフォトレジスト膜に半導体パターン及び他の半導体パターンの合成空間イメージ（Ｃｏｍｐｏｓｉｔｅ  Ａｅｒｉａｌ  Ｉｍａｇｅｓ）を二次元的にそれぞれ配列する。
【０００９】
前記形成方法は素子分離膜が配置された半導体基板を準備することを含む。前記素子分離膜は複数の活性領域を孤立させるように形成する。前記半導体基板の全面上に平坦化層間絶縁膜及びフォトレジスト膜を順に形成する。前記フォトレジスト膜にフォトマスクによる半導体パターンを転写して活性領域及び素子分離膜の上部に位置した平坦化層間絶縁膜上の所定領域にフォトレジストパターンをそれぞれ形成する。前記フォトレジスト膜に他のフォトマスクによる他の半導体パターンを引き続いて転写して素子分離膜の上部に位置した平坦化層間絶縁膜上の他の所定領域に他のフォトレジストパターンをそれぞれ形成する。前記フォトレジストパターン及び他のフォトレジストパターンをエッチングマスクとして用いて半導体基板を露出するように平坦化層間絶縁膜にエッチング工程を実行する。この際、前記フォトマスクは横の水平線と縦の垂直線との交差点上に二次元的に配列された前記半導体パターンを有するように形成する。前記他のフォトマスクは、前記水平線を１行ずつ渡ってその行から前記半導体パターンを２行ずつ経って前記半導体パターン間に繰り返しそれぞれ整列される前記他の半導体パターンを有するように形成する。
【発明の効果】
【００１０】
本発明はデザインルールに抵触せずに工程単純化を避けることができる非対称パターンを形成するためのフォト工程の実行方法及びそれを用いた半導体装置の形成方法を提供する。これによって、前記実行方法を用いた半導体装置の形成方法は、半導体装置に対する工程周期を短縮できるとともに、その装置を高い収率を有して半導体基板から確保させるようにする。
【発明を実施するための最良の形態】
【００１１】
本発明は添付した図面を参照しながらより詳しく説明する。この際、添付した図面で同一符号は同一のものを示す。
図１は、本発明による半導体装置の形成方法を説明するフローチャートで、図２は本発明による半導体装置を示す平面図である。また、図３は図２のＡ領域に配置された半導体パターンを示すフォトマスクで、図４は図２のＡ領域に配置された他の半導体パターンを示す他のフォトマスクである。
【００１２】
図１及び図２を参照すると、半導体装置１９０に対する設計図（Ｄｅｓｉｇｎ  Ｌａｙｏｕｔ）準備のステップ１００が終了すると半導体製造工程を実行する前にいくつかのステップ２００、３００、４００を実行することが考えられる。前記ステップ２００、３００、４００は、それぞれがマスク製作及びシミュレーションとともにシミュレーション結果チェックである。前記ステップ２００、３００、４００は、半導体装置１９０を形成するために除去することができる事項をあらかじめ確認できるようにする。前記半導体装置は０．３５以下の工程常数（ｋ１）を有するように設計図を構成した。
【００１３】
一方、前記マスク製作のステップ２００は、フォト工程に用いられるフォトマスクを形成する。前記フォトマスクのそれぞれは半導体装置１９０の構成要素を修正版に表現した半導体パターン（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐａｔｔｅｒｎ）を有するように形成することができる。例えば、前記構成要素は、それぞれが半導体装置１９０で活性領域１３５、ゲートパターン１５０及びランディングパッドホール１７４と称される。本発明において、前記マスク製作はランディングパッドホール１７４を示すフォトマスクの形成に限定する。したがって、前記ランディングパッドホール１７４が図２のように半導体装置１９０に非対称的に配列されるので、前記ランディングパッドホール１７４は対称性及び周期性を有するように複数の断片として分けて表現した半導体パターンを用いてフォトマスク上に形成することができる。このために、前記ランディングパッドホール１７４は２つのフォトマスクを用いて表現することができる。
【００１４】
次に、前記フォトマスクによる半導体パターンを用いてシミュレーション実行のステップ３００に移動する。前記シミュレーションはＳｏｌｉｄ−Ｃのフォトシミュレータ（Ｓｉｍｕｌａｔｏｒ）を用いて実行することができる。前記フォトシミュレータはフォトマスクを用いて半導体パターンが互いに重畳された際、フォトレジスト膜に現れ得る合成空間イメージ（ＣｏｍｐｏｓｉｔｅＡｅｒｉａｌＩｍａｇｅ）を示す。
【００１５】
続いて、前記合成空間イメージを半導体装置１９０の設計図と比べるシミュレーション結果チェックのステップ４００に移動する。前記シミュレーション結果チェックは合成空間イメージがデザインルールに抵触しない範囲で、半導体装置１９０のランディングパッドホール１７４を良好に表現しているかどうかを確認するのである。これは半導体パターンがフォトマスク上で、横の水平線と縦の垂直線との交差点の中から必要とする点に位置しているかどうかをチェックする。前記合成空間イメージが半導体装置１９０のランディングパッドホール１７４を良好に表現できない場合には、前記シミュレーション結果チェックのステップ４００からシミュレーション実行のステップ３００、またはマスク製作のステップ２００に再び移動することができる。
【００１６】
前記合成空間イメージが半導体装置１９０のランディングパッドホール１７４を良好に表現するものであれば、前記フォトマスクは半導体製造工程の中でフォト工程に用いられることができる。このために、まずフォトレジスト膜が覆われた半導体基板準備のステップ５００に移動する。本発明によれば、前記半導体基板とフォトレジスト膜との間にラインパターン及びそのパターンを覆う平坦化層間絶縁膜を配置することが好ましい。前記ラインパターンは半導体基板に配置された活性領域を横切って走るように形成する。
【００１７】
前記フォトレジスト膜にフォトマスクによる半導体パターンを転写するためにフォト工程実行のステップ６００に移動する。前記フォト工程はフォトマスクと共に適切な照明系（Ｉｌｌｕｍｉｎａｔｉｏｎ）を有して実行することができる。この際、前記フォト工程は合成空間イメージを用いて平坦化層間絶縁膜上にフォトレジストパターンを形成する。
【００１８】
続いて、前記フォトレジストパターンをエッチングマスクとして用いて平坦化層間絶縁膜をエッチングするためにエッチング工程実行のステップ７００に移動する。前記エッチング工程は半導体基板を露出するランディングパッドホール１７４を形成する。そして、前記ランディングパッドホール１７４を埋め込むランディングパッド工程実行のステップ８００に移動する。
【００１９】
図２ないし図４を参照すると、前記ランディングパッドホール１７４が非対称性を有して半導体装置１９０に配列されるので、前記ランディングパッドホール１７４は複数の断片に分けて２つのフォトマスク上に形成することができる。前記フォトマスクは、以後にフォトマスク２０及び他のフォトマスク４０と称される。前記他のフォトマスク４０は位相シフトマスク（ＰＳＭ；Ｐｈａｓｅ  Ｓｈｉｆｔｉｎｇ  Ｍａｓｋ）またはＣｏＧマスク（Ｃｈｒｏｍｉｕｍ−Ｏｎ−Ｇｌａｓｓ  Ｍａｓｋ）を用いて形成することが好ましい。前記フォトマスク２０は位相シフトマスクを用いて形成することが好ましい。
【００２０】
前記フォトマスク２０は遮光領域１０及び投光領域１４を有するように形成する。前記投光領域１４は遮光領域１０に限定されるように形成する。前記遮光領域はフォトマスク２０上に半導体パターン１８を形成する。この際、前記半導体パターン１８はフォトマスク２０上に対称性及び周期性を有するように形成する。すなわち、前記半導体パターンはフォトマスク２０の横の水平線とそのマスクの縦の垂直線との交差点上に形成することができる。前記半導体パターン１８はホール形態（Ｈｏｌｅ  Ｓｈａｐｅ）を有するように形成することが好ましい。この際、前記半導体パターン１８はそれぞれが横及び縦方向で所定間隔Ｓ１、Ｓ２を有するように形成することが好ましい。そして、前記半導体パターンは所定直径Ｄ１を有するように形成することが好ましい。
【００２１】
前記他のフォトマスク４０も遮光領域３０及び投光領域３４を有するように形成する。前記投光領域３４は遮光領域３０に限定されるように形成する。前記遮光領域３０は他のフォトマスク４０上で他の半導体パターン３８を形成する。この際、前記他の半導体パターン３８は他のフォトマスク４０上にできるだけ対称性を有し同時に周期性を有するように形成することができる。前記他のフォトマスク４０及びフォトマスク２０はフォト工程間に互いに重畳されるように用いることが好ましい。したがって、前記他の半導体パターン３８はフォトマスク２０の水平線を１行ずつ渡ってその行から半導体パターン１８を２個ずつ経って半導体パターン１８間に繰り返してそれぞれ位置するように形成する。前記半導体パターン１８はフォトレジスト膜で占める面積を他の半導体パターン３８と同様に形成することが好ましい。前記半導体パターン１８はフォトレジスト膜から占める面積を他の半導体パターン３８と異なるように形成することが好ましい。
【００２２】
一方、前記他の半導体パターン３８のうち１つは、他のフォトマスク４０上で１行渡って向い合う他の半導体パターン３８と所定間隔を有して離隔されるように形成する。また、前記他の半導体パターン３８のうち１つは他のフォトマスク４０の横及び縦方向で向い合わってない隣接した他の半導体パターン３８の中心をつなぐ延長線から所定間隔Ｓ４、Ｓ５を有して離隔されるように形成する。前記他の半導体パターン３８のうち１つは横方向に向い合う他の半導体パターン３８と所定間隔Ｓ６を有して離隔されるように形成する。そして、前記他の半導体パターンはホール形態（Ｈｏｌｅ  Ｓｈａｐｅ）を有するように形成することが好ましい。前記他の半導体パターンは所定直径Ｄ２を有するように形成することが好ましい。
【００２３】
図５は図３のフォトマスクに対するフォトシミュレータの空間イメージ像（Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）で、図６は図４の他のフォトマスクに対するフォトシミュレータの他の空間イメージ像（Ａｎｏｔｈｅｒ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。また、図７は図５及び図６の空間イメージ像に対するフォトシミュレータの整列空間イメージ像（Ｓｅｌｆ−Ａｌｉｇｎｍｅｎｔ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）で、図８は図７の整列空間イメージ像に対するフォトシミュレータの合成空間イメージ像（Ｃｏｍｐｏｓｉｔｅ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。
【００２４】
図３ないし図６を参照すると、前記フォトマスク２０及び他のフォトマスク４０のデータを用いてシミュレーションを実行する。前記シミュレーションはＳｏｌｉｄ−Ｃであるフォトシミュレータを用いて実行することが好ましい。前記フォトシミュレータは半導体基板上にフォトレジスト膜が位置すると仮定してシミュレーションを実行する。前記フォトマスク２０は対称性及び周期性を示す半導体パターンを有する。優先的に、前記フォトシミュレータはフォトマスク２０及び軸外照明系（Ｏｆｆ  Ａｘｉｓ  Ｉｌｌｕｍｉｎａｔｉｏｎ）を用いる条件で半導体パターン１８をシミュレーションして空間イメージ像５０を形成することができる。前記空間イメージ像５０は半導体基板の上部に位置したフォトレジスト膜上に形成された形象である。前記フォトマスク２０は位相シフトマスクを用いることが好ましい。前記軸外照明系は環状（Ａｎｎｕｌａｒ）照明系または四重極（Ｑｕａｄｒｕｐｏｌｌ）照明系を用いることができる。前記空間イメージ像５０は対称性及び周期性を示すように二次元的に配列された空間イメージ５４を有するように形成される。前記空間イメージ５４は横及び縦の方向で所定間隔Ｓ７、Ｓ８を有するように形成することが好ましい。前記空間イメージ５４は所定直径Ｄ３を有するように形成することが好ましい。
【００２５】
前記フォトシミュレータは他のフォトマスク４０に対してシミュレーションを引き続いて実行する。このために、前記フォトシミュレータは他のフォトマスク４０とともに小さい値のシグマ（σ）を有する軸上照明系（Ｏｎ  Ａｘｉｓ  Ｉｌｌｕｍｉｎａｔｉｏｎ）または軸外照明系を用いる条件で他の半導体パターン３８をシミュレーションして他の空間イメージ像６０を形成することができる。前記他の空間イメージ像６０は半導体基板の上部に位置したフォトレジスト膜上に形成された形象である。前記他の空間イメージ像６０はできるだけ対称性を示すと同時に周期性を示す他の空間イメージ６４を有するように形成する。前記他の空間イメージ６４のうち１つは横の方向で向い合う他の半導体パターン６４と所定間隔Ｓ９を有するように形成することが好ましい。前記他の空間イメージ６４は所定直径Ｄ４を有するように形成することが好ましい。前記他のフォトマスク４０が位相シフトマスクの場合、前記フォトシミュレータは軸外照明系を用いることが好ましい。前記軸外照明系は環状照明系または四重極照明系を用いることができる。前記他のフォトマスク４０がＣｏＧマスクの場合、前記フォトシミュレータは軸上照明系を用いることが好ましい。前記軸上照明系は円形（Ｃｉｒｃｕｌａｒ）照明系を用いることができる。
【００２６】
図７は図５及び図６の空間イメージ像に対するフォトシミュレータの整列空間イメージ像で、図８は図７の整列空間イメージ像に対するフォトシミュレータの合成空間イメージ像である。
図５ないし図８を参照すると、前記フォトシミュレータは空間イメージ像５０及び他の空間イメージ像６０を重畳して整列空間イメージ像７０を形成することができる。前記整列空間イメージ像７０は他の空間イメージ像６０の他の空間イメージ６４をフォトシミュレータとして用いて空間イメージ像５０のＢ〜Ｇ領域に位置させて形成することができる。この際、前記整列空間イメージ像７０は空間イメージ５４及び他の空間イメージ６４が互いに重畳して所定面積の交差領域Ｈを必ず有するように形成することが好ましい。前記整列空間イメージ像７０は半導体基板の上部に位置したフォトレジスト膜上に形成された形象である。
【００２７】
続いて、前記フォトシミュレータは整列空間イメージ像７０の空間イメージ５４及び他の空間イメージ６４を用いて合成空間イメージ像８０を形成することができる。前記合成空間イメージ像８０は半導体基板の上部に位置したフォトレジスト膜に形成された形象である。前記合成空間イメージ像８０は整列空間イメージ像７０の空間イメージ５４に他の空間イメージ６４を重畳させる間に露光時間及び露光量を調節して、また他の空間イメージ８４を有するように形成する。前記また他の空間イメージ８４は整列空間イメージ像７０の空間イメージ５４及び他の空間イメージ６４を合成して形成することが好ましい。したがって、前記合成空間イメージ像８０は、また他の空間イメージ８４とともに空間イメージ５４を有するように形成することが好ましい。前記また他の空間イメージ８４のうち１つは縦及び横の方向で向い合う空間イメージ５４及びまた他の空間イメージ８４と所定間隔Ｓ１０、Ｓ１１を有して離隔されるように形成することが好ましい。前記また他の空間イメージ８４は所定直径Ｄ５を有するように形成することが好ましい。
【００２８】
結論的に、前記合成空間イメージ像８０はフォト工程間にフォトマスク２０及び他のフォトマスク４０を介してフォトレジスト膜上に転写されるので、図１のマスク製作のステップ２００で、あらかじめで十分考慮しなければならない。前記合成空間イメージ像８０が半導体装置１９０の設計図上のランディングパッドホール１７４をよく表現する場合、前記フォトマスク２０及び他のフォトマスク４０を有して半導体製造工程のうち、フォト工程を実行することができる。これを介して、前記フォトマスク２０及び他のフォトマスク４０は、デザインルールに抵触せずにランディングパッドホール１７４を形成することができる。これはデザインルールの抵触を避けようと複雑に半導体製造工程を用いるよりはフォトマスク２０及び他のフォトマスク４０を用いて工程の単純化を追求するようにする。
【００２９】
図９及び図１０はそれぞれが軸外照明系を示す平面図で、図１１は図３のフォトマスクに対応してフォトレジストパターンを示す写真である。
図１２は軸上照明系を示す平面図で、図１３は図４の他のフォトマスクに対応して他のフォトレジストパターンを示す写真である。
【００３０】
また、図１４は図１１及び図１３のフォトレジストパターンを重畳してまた他のフォトレジストパターンを示す写真で、図１５ないし図２０はそれぞれが本発明による半導体装置の形成方法を説明する断面図である。
図２、図３、図９ないし図１１、図１５及び図１６を参照すると、半導体基板１２０に素子分離膜１３０を形成する。前記素子分離膜１３０は複数の活性領域１３５をそれぞれ孤立させるように形成する。前記活性領域１３５を横切って有するラインパターン１５０を形成する。前記ラインパターン１５０はそれぞれが以後ではゲートパターンと称するものとする。前記ゲートパターン１５０のそれぞれは順に積層されたゲート１４４及びゲートキャピング膜パターン１４８を用いて形成することが好ましい。前記ゲートパターン１５０の側壁にゲートスペーサで１５５をそれぞれ形成する。前記ゲートパターン１５０を覆うように半導体基板１２０上に平坦化層間絶縁膜１６０及びフォトレジスト膜１６２を順に形成する。
【００３１】
続いて、前記フォトレジスト膜にフォト工程１６４を図１６のように実行する。前記フォト工程１６４はフォトマスク２０及び軸外照明系を用いて実行することができる。前記軸外照明系は環状（Ａｎｎｕｌａｒ）照明系９０または四重極（Ｑｕａｄｒｕｐｏｌｌ）照明系９５を用いることが好ましい。前記四重極照明系９５はその照明系の中心に対して対称で、横及び縦方向にそれぞれ位置された投光領域９７及びその領域９７を限定する遮光領域９８を有するように形成することが好ましい。前記環状照明系９０は環状の投光領域９４及びその領域９４を限定する遮光領域９８を有するように形成することが好ましい。前記フォトマスク２０は対称性及び周期性を示す半導体パターン１８を有するように形成したものである。すなわち、前記半導体パターン１８はフォトマスク２０上から横の水平線と縦の垂直線の交差点上にそれぞれ形成される。前記半導体パターンはホール形態を有するように形成することが好ましい。したがって、前記フォト工程１６４はフォトマスク２０の半導体パターン１８をフォトレジスト膜１６２に転写させて対称性及び周期性を示す図１１のフォトレジストパターン５８を形成することができる。この際、前記フォトレジストパターン５８のうち３つを通る切断線Ｉ−Ｉ’に沿って図１６のように示すことができる。前記フォトレジストパターン５８はゲートパターン１５０間の上部の平坦化層間絶縁膜１６０上にそれぞれ形成する。詳しくは、前記フォトレジストパターン５８は素子分離膜１３０の上部に位置した平坦化層間絶縁膜１６０上の他の所定領域にそれぞれ形成することが好ましい。前記フォトレジストパターン５８のそれぞれは所定直径Ｄ１２を有するように形成することが好ましい。
【００３２】
図２、図４、図１２ないし図１４及び１７を参照すると、前記フォトレジスト膜１６２にフォト工程１６６を引き続いて実行する。前記フォト工程１６６は他のフォトマスク４０及び軸上照明系を用いて実行することができる。前記他のフォトマスク４０はＣｏＧマスクを用いることが好ましい。そして、前記軸上照明系は円形照明系１１０を用いることが好ましい。前記円形照明系は円形の投光領域１１４及びその領域１１４を限定する遮光領域１１８を有するように形成することが好ましい。前記他のフォトマスク４０はできるだけ対称性及び周期性を示す他の半導体パターン３８を有するように形成したものである。前記他の半導体パターン３８はフォトマスク２０上の水平線を１行ずつ渡ってその行から半導体パターン１８のうち２つずつごとに半導体パターン１８間に繰り返してそれぞれ整列するように形成する。したがって、前記フォト工程１６６は、他のフォトマスク４０による他の半導体パターン３８０をフォトレジスト膜１６２に転写して図１３の他のフォトレジストパターン６８を形成することができる。前記他の半導体パターン３８はフォトレジスト膜１６２で占める面積を半導体パターン１８と同様に形成することが好ましい。前記他の半導体パターン３８はフォトレジスト膜１６２で占める面積を半導体パターン１８と異なるように形成することができる。
【００３３】
一方、前記他のフォトレジストパターン６８のうち１つ６８−１は、図１１のＪ領域に整列するようにフォトレジストパターン５８間に形成することが好ましい。これによって、前記他のフォトレジストパターン６８はそれぞれが図１１の横の方向でフォトレジストパターン５８を順次に経つ水平線のうち１行ずつ渡ってその行からフォトレジストパターン５８のうち２つずつごとにフォトレジストパターン５８間に繰り返して配置することが好ましい。
【００３４】
続いて、前記フォト工程１６６は、露光時間及び露光量を調節してフォトレジスト膜１６２に図１４のまた他のフォトレジストパターン８８を形成する。すなわち、前記また他のフォトレジストパターン８８の１つはフォト工程１６６間、図１１または図１２のＪ領域上のフォトレジストパターン５８、及び他のフォトレジストパターン６８−１を合成して形成することができる。これはフォト工程１６６間にフォトマスク２０及び他のフォトマスク４０を用いてフォトレジスト膜１６２上に図８の合成空間イメージ像８０を形成したものである。これによって、図１１の切断線Ｉ−Ｉ’上のフォトレジストパターン５８、及びまた他のフォトレジストパターン８８のうち、１つを取ると、図１７のように示すことができる。前記また他のフォトレジストパターン８８は、ゲートパターン１５０間の上部の平坦化層間絶縁膜１６０上に形成される。詳しくは、前記また他のフォトレジストパターン８８は素子分離膜１３０の上部に位置した平坦化層間絶縁膜１６０上の他の所定領域にそれぞれ形成することができる。そして、前記また他のフォトレジストパターン８８は１つの活性領域１３５の上部に位置するフォトレジストパターン５８間に形成される。前記また他のフォトレジストパターン８８のそれぞれは所定直径Ｄ１３を有するように形成することが好ましい。
【００３５】
図１８ないし図２０を参照すると、前記フォトレジスト膜１６２をエッチングマスクとして用いて、また他のフォトレジストパターン８８及びフォトレジストパターン５８を介して、平坦化層間絶縁膜１６０にエッチング工程１６８を実行する。前記エッチング工程１６８はフォトレジストパターン５８及びまた他のフォトレジストパターン８８に対応して半導体基板１２０の上部にパッドホール１７０及び他のパッドホール１７２を形成することができる。前記パッドホール１７０及び他のパッドホール１７２はゲートパターン１５０、ゲートスペーサ１５５及び半導体基板１２０を露出させる。前記パッドホール１７０及び他のパッドホール１７２のそれぞれは１つのランディングパッドホール１７４を図１９とともに形成する。
【００３６】
前記パッドホール１７０及び他のパッドホール１７２を形成した後、半導体基板１２０からフォトレジスト膜１６２を除去する。そして、前記パッドホール１２０及び他のパッドホール１７２を十分に埋め込むように平坦化層間絶縁膜１６０上にランディングパッド膜１８０を形成する。前記ランディングパッド膜１８０は導電膜、例えばＮ＋型のポリシリコン膜を用いて形成することが好ましい。
【００３７】
続いて、前記ランディングパッド膜１８０に平坦化工程１８４を実行する。前記平坦化工程１８４は平坦化層間絶縁膜１６０を露出するまで実行することが好ましい。前記平坦化工程１８４はパッドホール１７０及び他のパッドホール１７２をそれぞれ埋め込むランディングパッド１８８を形成する。この際、前記平坦化工程１８４は化学機械的研磨及びエッチングバックを用いて実行することが好ましい。
【図面の簡単な説明】
【００３８】
【図１】本発明による半導体装置の形成方法を説明するフローチャートである。
【図２】本発明による半導体装置を示す平面図である。
【図３】図２のＡ領域に配置された半導体パターンを示すフォトマスクである。
【図４】図２のＡ領域に配置された他の半導体パターンを示す他のフォトマスクである。
【図５】図３のフォトマスクに対するフォトシミュレータの空間イメージ像（Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。
【図６】図４の他のフォトマスクに対するフォトシミュレータの他の空間イメージ像（Ａｎｏｔｈｅｒ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。
【図７】図５及び図６の空間イメージ像に対するフォトシミュレータの整列空間イメージ像（Ｓｅｌｆ−ａｌｉｇｎｍｅｎｔ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。
【図８】図７の整列空間イメージ像に対するフォトシミュレータの合成空間イメージ像（Ｃｏｍｐｏｓｉｔｅ  Ａｅｒｉａｌ  Ｉｍａｇｅ  Ｐｉｃｔｕｒｅ）である。
【図９】軸外照明系を示す平面図である。
【図１０】軸外照明系を示す平面図である。
【図１１】図３のフォトマスクに対応してフォトレジストパターンを示す写真である。
【図１２】軸上照明系を示す平面図である。
【図１３】図４の他のフォトマスクに対応して他のフォトレジストパターンを示す写真である。
【図１４】図１１及び図１３のフォトレジストパターンを重畳させて、また他のフォトレジストパターンを示す写真である。
【図１５】本発明による半導体装置の形成方法を説明する断面図である。
【図１６】本発明による半導体装置の形成方法を説明する断面図である。
【図１７】本発明による半導体装置の形成方法を説明する断面図である。
【図１８】本発明による半導体装置の形成方法を説明する断面図である。
【図１９】本発明による半導体装置の形成方法を説明する断面図である。
【図２０】本発明による半導体装置の形成方法を説明する断面図である。
【符号の説明】
【００３９】
１８  半導体パターン
２０  フォトマスク
３０  遮光領域
３４  投光領域
３８  他の半導体パターン
４０  他のフォトマスク
５０  空間イメージ像
５４  空間イメージ
５８  フォトレジストパターン
６４  他の空間イメージ
６８  他のフォトレジストパターン
７０  整列空間イメージ像
８４  他の空間イメージ
８８  他のフォトレジストパターン
１２０  半導体基板
１３０  素子分離膜
１３５  活性領域
１４４  ゲート
１４８  ゲートキャビング膜パターン
１５０  ゲートパターン
１５５  ゲートスペーサ
１６０  平坦化層間絶縁膜
１６２  フォトレジスト膜
１７０  パッドホール
１７２  他のパッドホール
１７４  ランディングパッドホール
１８８  ランディングパッド
１９０  半導体装置
３８０  他の半導体パターン
【図１】
2006135334.tif 000003
【図２】
2006135334.tif 000004
【図３】
2006135334.tif 000005
【図４】
2006135334.tif 000006
【図５】
2006135334.tif 000007
【図６】
2006135334.tif 000008
【図７】
2006135334.tif 000009
【図８】
2006135334.tif 000010
【図９】
2006135334.tif 000011
【図１０】
2006135334.tif 000012
【図１１】
2006135334.tif 000013
【図１２】
2006135334.tif 000014
【図１３】
2006135334.tif 000015
【図１４】
2006135334.tif 000016
【図１５】
2006135334.tif 000017
【図１６】
2006135334.tif 000018
【図１７】
2006135334.tif 000019
【図１８】
2006135334.tif 000020
【図１９】
2006135334.tif 000021
【図２０】
2006135334.tif 000022