(57)【要約】  【課題】  ＥＬ素子の劣化がなく、良好なカラー表示が実現できる表示装置を提供する。  【解決手段】  コンデンサ１９にはＥＬ素子１５に流す電流のＮ倍の電流をプログラムする。ＥＬ素子１５の所定の発光輝度を得るために、１フレームの１／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。また、この（Ｎ−１）／Ｎの期間に逆バイアス電圧をＥＬ素子１５に印加する。このようにすることで、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、黒表示期間にＥＬ素子１５に逆バイアス電圧を印加するため、ＥＬ素子１５の劣化がない。【選択図】  図１
2006285268.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、
前記画素において、前記ＥＬ素子に流す電流を供給する駆動用トランジスタと、
前記画素において、前記駆動用トランジスタと前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタと、
前記画素において、前記駆動用トランジスタと前記ＥＬ素子との間に配置された第２のスイッチ用トランジスタと、
映像信号に対応した電流を出力する電流出力回路と、
前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路とを具備し、
前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタは独立してオンオフ制御できるように構成され、
前記電流出力回路の電流が前記駆動用トランジスタに、前記第１のスイッチ用トランジスタをオンさせることにより流れるように構成され、
前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、
前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、
前記第２のスイッチ用トランジスタを、１フレーム期間に複数回オフ状態にすることにより、ＥＬ表示装置の表示画面に帯状で、かつ複数の非表示領域を発生させることを特徴とするＥＬ表示装置。
【請求項２】
互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、
映像信号に対応した電流を出力する電流出力回路と、
前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路と、
第１のゲートドライバ回路と、
第２のゲートドライバ回路とを具備し、
前記画素は、駆動用トランジスタと、前記第１のトランジスタが前記ＥＬ素子に電流を供給する信号経路に配置された第２のスイッチ用トランジスタと、前記駆動用トランジスタと、前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタとを有し、
前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、
前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、
前記第１のゲートドライバ回路は、前記第１のゲート信号線を制御することにより前記第１のスイッチ用トランジスタをオンオフ制御し、
前記第２のゲートドライバ回路は、前記第２のゲート信号線を制御することにより前記第２のスイッチ用トランジスタをオンオフ制御し、
前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、
前記ＥＬ表示装置に出力される映像データに基づいて、前記第２のゲートドライバ回路に出力するスタートパルスを制御し、表示画面の画像表示領域が占める割合を変化させることを特徴とするＥＬ表示装置。
【請求項３】
互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、
前記画素において、前記ＥＬ素子に流す電流を供給する駆動用トランジスタと、
前記画素において、前記駆動用トランジスタと前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタと、
前記画素において、前記駆動用トランジスタと前記ＥＬ素子との間に配置された第２のスイッチ用トランジスタと、
映像信号に対応した電流を出力する電流出力回路と、
前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路とを具備し、
前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタは独立してオンオフ制御できるように構成され、
前記電流出力回路の電流が前記駆動用トランジスタに、前記第１のスイッチ用トランジスタをオンさせることにより流れるように構成され、
前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、
前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、
前記電流出力回路は、前記各ソース信号線に複数のカレントミラー回路が形成されており、前記カレントミラー回路の個数を選択することにより、電流を前記ソース信号線に出力し、
１フィールドまたは１フレーム期間に、間欠表示されることを特徴とするＥＬ表示装置。
【請求項４】
前記電流出力回路は、出力端子が前記ソース信号線と接続された半導体チップを備えてなり、
前記プリチャージまたはディスチャージ回路は、前記画像表示領域が形成された基板に形成されていることを特徴とする請求項１または２記載のＥＬ表示装置。
【請求項５】
複数の前記画素のそれぞれはＲ、Ｇ、Ｂの３原色の何れかの色を表示するように構成されており、前記プリチャージまたはディスチャージ回路は、Ｒ、Ｇ、Ｂの３原色のうち少なくとも１色を前記画素に表示させるために電圧を変化させることができることを特徴とする請求項１または２記載のＥＬ表示装置。
【請求項６】
前記プリチャージまたはディスチャージ回路は、水平走査期間の第１の期間に、画素の表示を黒レベルにする電圧を出力し、
前記第１の期間後の第２の期間に、前記電流出力回路が電流プログラム動作をすることを特徴とする請求項１または２記載のＥＬ表示装置。
【請求項７】
前記駆動用トランジスタは、Ｐチャンネルトランジスタであることを特徴とする請求項２記載のＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
主として本発明は自発光で画像を表示するＥＬ表示パネルとおよびこれらのＥＬ表示パネルを用いた携帯電話などの情報表示装置などに関するものである。
【背景技術】
【０００２】
液晶表示パネルは、薄型で低消費電力という利点から、携帯用機器等に多く採用されているため、ワードプロセッサやパーソナルコンピュータ、テレビなどの機器や、ビデオカメラのビューファインダ、モニターなどにも用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、液晶表示パネルは自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。バックライトを構成するためには所定の厚みが必要であるため、表示モジュールの厚みが大きくなるという問題があった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルタを使用する必要がある。そのため、光利用効率が低いという問題点があった。
【課題を解決するための手段】
【０００４】
この課題を解決するために、本発明に係るＥＬ表示装置は、互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、前記画素において、前記ＥＬ素子に流す電流を供給する駆動用トランジスタと、前記画素において、前記駆動用トランジスタと前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタと、前記画素において、前記駆動用トランジスタと前記ＥＬ素子との間に配置された第２のスイッチ用トランジスタと、映像信号に対応した電流を出力する電流出力回路と、前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路とを具備し、前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタは独立してオンオフ制御できるように構成され、前記電流出力回路の電流が前記駆動用トランジスタに、前記第１のスイッチ用トランジスタをオンさせることにより流れるように構成され、前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、前記第２のスイッチ用トランジスタを、１フレーム期間に複数回オフ状態にすることにより、ＥＬ表示装置の表示画面に帯状で、かつ複数の非表示領域を発生させるように構成されている。
【０００５】
また、本発明に係るＥＬ表示装置は、互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、映像信号に対応した電流を出力する電流出力回路と、前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路と、第１のゲートドライバ回路と、第２のゲートドライバ回路とを具備し、前記画素は、駆動用トランジスタと、前記第１のトランジスタが前記ＥＬ素子に電流を供給する信号経路に配置された第２のスイッチ用トランジスタと、前記駆動用トランジスタと、前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタとを有し、前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のゲートドライバ回路は、前記第１のゲート信号線を制御することにより前記第１のスイッチ用トランジスタをオンオフ制御し、前記第２のゲートドライバ回路は、前記第２のゲート信号線を制御することにより前記第２のスイッチ用トランジスタをオンオフ制御し、前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、前記ＥＬ表示装置に出力される映像データに基づいて、前記第２のゲートドライバ回路に出力するスタートパルスを制御し、表示画面の画像表示領域が占める割合を変化させるように構成されている。
【０００６】
また、本発明に係るＥＬ表示装置は、互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する画像表示領域を備えるアクティブマトリックス型ＥＬ表示装置であって、前記画素において、前記ＥＬ素子に流す電流を供給する駆動用トランジスタと、前記画素において、前記駆動用トランジスタと前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタと、前記画素において、前記駆動用トランジスタと前記ＥＬ素子との間に配置された第２のスイッチ用トランジスタと、映像信号に対応した電流を出力する電流出力回路と、前記ソース信号線の電荷を強制的に放出または充電するプリチャージまたはディスチャージ回路とを具備し、前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタは独立してオンオフ制御できるように構成され、前記電流出力回路の電流が前記駆動用トランジスタに、前記第１のスイッチ用トランジスタをオンさせることにより流れるように構成され、前記プリチャージまたはディスチャージ回路は、前記画素における表示を黒レベルにする電圧を前記画素に対して出力し、  前記画素における表示を黒レベルにする電圧を前記画素に印加するとき、および前記映像信号に対応した電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、前記電流出力回路は、前記各ソース信号線に複数のカレントミラー回路が形成されており、前記カレントミラー回路の個数を選択することにより、電流を前記ソース信号線に出力し、１フィールドまたは１フレーム期間に、間欠表示されるように構成されている。
【０００７】
上記発明に係るＥＬ表示装置において、前記電流出力回路は、出力端子が前記ソース信号線と接続された半導体チップを備えてなり、前記プリチャージまたはディスチャージ回路は、前記画像表示領域が形成された基板に形成されていることが好ましい。
【０００８】
また、上記発明に係るＥＬ表示装置において、複数の前記画素のそれぞれはＲ、Ｇ、Ｂの３原色の何れかの色を表示するように構成されており、前記プリチャージまたはディスチャージ回路は、Ｒ、Ｇ、Ｂの３原色のうち少なくとも１色を前記画素に表示させるために電圧を変化させることができることが好ましい。
【０００９】
また、上記発明に係るＥＬ表示装置において、前記プリチャージまたはディスチャージ回路は、水平走査期間の第１の期間に、画素の表示を黒レベルにする電圧を出力し、前記第１の期間後の第２の期間に、前記電流出力回路が電流プログラム動作をすることが好ましい。
【００１０】
さらに、上記発明に係るＥＬ表示装置において、前記駆動用トランジスタは、Ｐチャンネルトランジスタであることが好ましい。
【発明の効果】
【００１１】
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【００１２】
また、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいこととなる。
【発明を実施するための最良の形態】
【００１３】
本明細書において、各図面は理解を容易にまたは作図を容易にするため、省略や拡大縮小した箇所がある。例えば、図５の表示パネルの断面図では封止膜７３などを十分厚く図示している。また、図６等では画素電極に信号を印加する薄膜トランジスタ（ＴＦＴ）などを省略している。また、本発明の表示パネルなどでは、位相補償のための位相フィルムなどを省略しているが、適時付加することが望ましい。以上のことは他の図面に対しても同様である。また、同一番号または記号を付した箇所は同一の材料あるいは機能もしくは動作を有するものである。
【００１４】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施例等と組み合わせることができる。例えば、図６の表示パネルにタッチパネルなどを付加し、図１０４、図１１３のような情報表示装置とすることができる。また、拡大レンズを取り付け、ビデオカメラ（図７４参照）などのビューファインダ（図１０９参照）を構成することもできる。また、図２９、図３０、図４０、図１１４などで説明した本発明の駆動方法は、本発明の表示装置または表示パネルのいずれにも適用することができる。また、本発明は各画素にＴＦＴが形成されたアクティブマトリックス型表示パネルを主として説明するがこれに限定されるものではなく、単純マトリックス型にも適用することができることは言うまでもない。
【００１５】
このように、明細書、図面で説明した事項、内容、仕様は、特に例示されていなくとも、互いに組み合わせて適用させることができる。
【００１６】
（実施の形態１）
現在、低消費電力でかつ高表示品質であり、更に薄型化が可能な表示パネルとして、複数の有機エレクトロルミネッセンス（ＥＬ）素子をマトリックス状に配列して構成される有機ＥＬ表示パネルが注目されている。
【００１７】
有機ＥＬ表示パネルは、図２に示すように、画素電極４８としての透明電極が形成されたアレイ基板４９上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも１層の有機ＥＬ層４７、及び反射膜４６が積層されたものである。透明電極（画素電極）４８の陽極（アノード）にプラス、反射膜４６の陰極（カソード）にマイナスの電圧を加え、これらの間に直流電流を印加することにより、有機ＥＬ層４７が発光する。このように、良好な発光特性を期待することのできる有機化合物を有機ＥＬ層に使用することによって、ＥＬ表示パネルが実用に耐え得るものになっている。
【００１８】
なお、カソード電極、アノード電極あるいは反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的干渉膜を形成して構成してもよい。誘電体多層膜とは低屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層形成したもの（誘電体ミラー）である。この誘電体多層膜は有機ＥＬ構造から放射される光の色調を良好なものにする機能（フィルタ効果）を有する。
【００１９】
アノードあるいはカソードへ電流を供給する配線５１、６３には大きな電流が流れる。例えば、ＥＬ表示装置の画面サイズが４０インチサイズになると１００Ａ程度の電流が流れる。そのため、これらの配線の抵抗値は十分低く作製する必要がある。この課題に対して、本発明では、まず、アノードなどの配線を薄膜で形成する。そして、この薄膜配線に電解めっき技術により導体の厚みを太く形成している。また、必要に応じて、配線そのもの、あるいは配線に銅薄からなる金属配線を付加している。
【００２０】
また、アノードあるいはカソード配線に大きな電流を供給するため、電流供給手段から高電圧で小電流の電力配線を用いて、前記アノード配線などの近傍まで配線し、ＤＣＤＣコンバータなどを用いて低電圧、高電流に電力変換して供給している。
【００２１】
反射膜４６には、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなもの、特にＡｌ−Ｌｉ合金を用いることが好ましい。また、透明電極（画素電極）４８には、ＩＴＯ（錫ドープ酸化インジウム）等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項は画素電極に対しても同様である。
【００２２】
なお、画素電極４８などに薄膜を蒸着する際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよい。また、画素電極４８としてのＩＴＯ上にカーボン膜を２０ｎｍ以上５０ｎｍ以下で成膜することにより、界面の安定性が向上し、発光輝度および発光効率も良好なものとなる。
【００２３】
（実施の形態２）
以下、本発明のＥＬ表示パネル構造の理解を容易とするため、まず、本発明の有機ＥＬ表示パネルの製造方法について説明をする。
【００２４】
放熱性を良くするため、アレイ基板４９はサファイアガラスで形成してもよい。または熱伝導性のよい薄膜あるいは厚膜を形成してもよい。例えば、ダイヤモンド薄膜を形成した基板を使用することが例示される。もちろん、石英ガラス基板、ソーダガラス基板を用いてもよい。その他、アルミナなどのセラミック基板や銅などからなる金属板を使用したり、絶縁膜に金属膜を蒸着あるいは塗布などのコーティングをしたものを用いてもよい。画素電極を反射型とする場合、基板材料としては基板の表面方向より光が出射されるので、ガラス、石英や樹脂等の透明ないし半透明材料の他、ステンレスなどの非透過材料を用いることもできる。この構成を図５に図示する。図５では、カソード電極をＩＴＯなどの透明電極７２で形成している。
【００２５】
なお、本発明の実施例では、カソードなどを金属膜で形成するとしたが、これに限定されるものではなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよい。このように、ＥＬ素子１５のアノードとカソードの両方の電極を透明電極にすることにより、透明ＥＬ表示パネルを構成できる。つまり、金属膜を使わずに透過率を約８０％まで上げることにより、文字や絵を表示しながら表示パネルの向こう側がほとんど透けて見えるような構成にすることができる。
【００２６】
また、アレイ基板４９にはプラスチック基板を用いてもよい。プラスチック基板は割れにくく、また、軽量のため携帯電話の表示パネル用基板として最適である。プラスチック基板は、芯材となるベース基板の一方の面に補助の基板を接着剤で貼り合わせて積層基板として用いることが好ましい。もちろん、これらの基板は板に限定されるものではなく、厚さ０．０５ｍｍ以上０．３ｍｍ以下のフィルムでもよい。
【００２７】
ベース基板の材料として、脂環式ポリオレフィン樹脂を用いることが好ましい。このような脂環式ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯＮ（厚さ２００μｍの１枚板）が例示される。ベース基板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持つハードコート層、および耐透気性機能を持つガスバリア層が形成されたポリエステル樹脂、ポリエチレン樹脂あるいはポリエーテルスルホン樹脂などからなる補助の基板（あるいはフィルムもしくは膜）を配置する。
【００２８】
このように、アレイ基板４９をプラスチックで構成する場合、アレイ基板４９はベース基板と２枚の補助基板から構成されるので、ベース基板の他方の面にも、前述と同様にハードコート層およびガスバリア層が形成されたポリエーテルスルホン樹脂などからなる補助基板（あるいはフィルムもしくは膜）を配置する。なお、ベース基板と補助基板とは接着剤もしくは粘着剤を介して貼り合わせて積層基板とする。
【００２９】
接着剤としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いること、また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。また、アレイ基板４９の屈折率との屈折率差が０．０３以下となるようにすることが好ましい。特に、接着剤は先に記載したような酸化チタンなどの光拡散材を添加し、光散乱層として機能させることが好ましい。
【００３０】
各々の補助基板をベース基板に貼り合わせる際には、各々の補助基板の光学的遅相軸同士がなす角度を４５度以上１２０度以下、さらに好ましくは８０度以上１００度以下（ほぼ９０度）とすることがよい。この範囲にすることにより、補助基板および補助基板であるポリエーテルスルホン樹脂などで発生する位相差を積層基板内で完全に打ち消すことができる。したがって、有機ＥＬ表示パネル用プラスチック基板は位相差の無い等方性基板として扱うことができるようになる。
【００３１】
この構成により、位相差を持ったフィルム基板またはフィルム積層基板に比べて、著しく汎用性が広がる。つまり、位相差フィルムとを組み合わせることにより直線偏光を楕円偏光に設計通りに変換できるようになるからである。アレイ基板４９などに位相差があると、この位相差により設計値との誤差が発生する。
【００３２】
補助基板におけるハードコート層は、材料としてエポキシ系樹脂、ウレタン系樹脂またはアクリル系樹脂等を用いることができ、ストライプ状電極あるいは画素電極を有する透明導電膜の第１のアンダーコート層とを兼ねる。また、ガスバリア層としては、ＳｉＯ2、ＳｉＯｘなどの無機材料、またはポリビニールアルコール、ポリイミドなどの有機材料等を用いることができる。粘着剤、接着剤などとしては、先に記述したアクリル系の他にエポキシ系接着剤、またはポリエステル系接着剤等を用いることができる。なお、接着層の厚みは１００μｍ以下とするが、基板など表面の凹凸を平滑化するために、１０μｍ以上とすることが好ましい。
【００３３】
また、アレイ基板４９を構成する補助基板および補助基板として、厚さ４０μｍ以上４００μｍ以下のものを用いることが好ましい。また、各々の補助基板の厚さを１２０μｍ以下にすることにより、ポリエーテルスルホン樹脂のダイラインと呼ばれる溶融押し出し成形時のむらまたは位相差を低く抑えることができるので、好ましくは厚さを５０μｍ以上８０μｍ以下とする。
【００３４】
次に、この積層基板に、透明導電膜の補助アンダーコート層としてＳｉＯｘを形成し、画素電極となるＩＴＯからなる透明導電膜をスパッタ技術で形成する。このようにして製造した有機ＥＬ表示パネル用プラスチック基板の透明導電膜は、その膜特性として、シート抵抗値２５Ω／□、透過率８０％を実現することができる。
【００３５】
ベース基板の厚さが５０μｍから１００μｍのように薄い場合には、有機ＥＬ表示パネルの製造工程において、有機ＥＬ表示パネル用プラスチック基板が熱処理によりカールしてしまう。また、ストライプ状電極などを構成するＩＴＯにクラックが発生し、それ以降の搬送が不可能となる。また、回路部品の接続においても良好な結果は得られない。しかし、ベース基板を１枚板で厚さ２００μｍ以上５００μｍ以下とした場合は、基板の変形がなく平滑性に優れ、搬送性が良好で、透明導電膜特性も安定する。また、回路部品の接続も問題なく実施することができる。さらに、適度な柔軟性と平面性をもっているため、厚さを２５０μｍ以上４５０μｍ以下とすることがよいと考えられる。
【００３６】
なお、アレイ基板４９として前述のプラスチック基板などの有機材料を使用する場合は、液晶層に接する面にもバリア層として無機材料からなる薄膜を形成することが好ましい。この無機材料からなるバリア層は、ＡＩＲコートと同一材料で形成されることが好ましい。なお、封止フタ４１もアレイ基板４９と同様の技術あるいは構成により作製できる。
【００３７】
また、バリア層を画素電極あるいはストライプ状電極上に形成する場合は、光変調層に印加される電圧のロスを極力低減させるために低誘電率材料を使用することが好ましい。例えば、フッ素を添加したアモルファスカーボン膜（比誘電率２．０〜２．５）が例示される。その他、ＪＳＲ社が製造販売しているＬＫＤシリーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜２．７）、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベースにしたスピン塗布形であり、比誘電率も２．０〜２．７と低く好ましい。その他、ポリイミド、ウレタン、アクリル等の有機材料や、ＳｉＮｘ、ＳｉＯ2などの無機材料でもよい。これらのバリア層材料は補助基板に用いても問題はない。
【００３８】
プラスチックで形成したアレイ基板４９あるいは封止フタ４１を用いることにより、割れない、軽量化できるという利点を発揮できる他に、プレス加工できるという利点もある。つまり、プレス加工あるいは切削加工により任意の形状の基板を作製できるということである（図３を参照）。また、融解あるいは化学薬品処理により任意の形状、厚みに加工することもできる。例えば、円形にしたり、球形（曲面など）にしたり、円錐状に加工したりすることが例示される。また、プレス加工により、基板の製造と同時に、一方の基板面に凹凸部２５２を形成し、散乱面の形成、あるいはエンボス加工を行うことができる。
【００３９】
また、プラスチックをプレス加工することにより形成したアレイ基板４９の穴に、バックライトあるいはカバー基板の位置決めピンを挿入できるように形成することも容易である。また、アレイ基板４９、封止フタ４１内に厚膜技術あるいは薄膜技術で形成したコンデンサあるいは抵抗などの電気回路を構成してもよい。また、封止フタ４１に凹部（図示せず）を形成し、アレイ基板４９に凸部２５１を形成し、この凹部と凸部とがちょうどはめ込めるように形成することにより、封止フタ４１とアレイ基板４９とをはめ込みにより一体化することができるように構成してもよい。
【００４０】
ガラス基板を用いた場合は、画素１６の周辺部にＥＬ素子を蒸着する際に使用する土手を形成していた。土手は樹脂材料を用いて、２〜３μｍの厚みで凸部状に形成する。この樹脂からなる土手（凸部）２５１を封止フタ４１またはアレイ基板４９のプレス加工による形成と同時に作製することもできる（図３を参照）。これは封止フタ４１、アレイ基板４９を樹脂で形成することにより発生する大きな効果である。このように、樹脂部を基板と同時に形成することにより製造時間を短縮できるので低コスト化が可能である。また、アレイ基板４９などの製造時に、表示領域部にドット状に凸部２５１を形成する。この凸部２５１は隣接画素間に形成することで、封止フタ４１とアレイ基板４９との所定の空間を保持する。
【００４１】
なお、以上の実施例では、土手として機能する凸部２５１を形成するとしたが、これに限定されることはない。例えば、画素部をプレス加工などにより掘り下げる（凹部）としてもよい。なお、凹凸部２５２、凸部２５１は基板と同時に形成される他、平面な基板を最初に形成し、その後、再加熱によりプレスして凹凸を形成する方式も含まれる。
【００４２】
また、封止フタ４１、アレイ基板４９を直接着色することにより、モザイク状のカラーフィルタを形成してもよい。基板にインクジェット印刷などの技術を用いて染料、色素などを塗布し浸透させる。浸透後、高温で乾燥させ、表面をＵＶ樹脂などの樹脂、酸化シリコンあるいは酸化窒素などの無機材料で被覆すればよい。また、グラビア印刷技術、オフセット印刷技術、スピンナーで膜を塗布し現像する半導体パターン形成技術などでカラーフィルタを形成してもよい。カラーフィルタの他、同様の技術を用いて、黒色もしくは暗色あるいは変調する光の補色関係にあるブラックマトリックス（ＢＭ）を着色により直接形成してもよい。また、基板面上に画素に対応するように凹部を形成し、この凹部にカラーフィルタ、ＢＭあるいはＴＦＴを埋め込むように構成してもよい。特に、表面をアクリル樹脂で被膜することが好ましい。この構成では画素電極面などが平滑化されるという利点もある。
【００４３】
また、導電性ポリマーなどにより基板表面の樹脂を導電化し、画素電極あるいはカソード電極を直接構成してもよい。さらには、基板に大きく穴を開け、この穴にコンデンサなどの電子部品を挿入する構成も例示される。これにより、基板が薄く構成できる利点が発揮される。
【００４４】
また、基板の表面を切削することにより、自由に模様を形成したりしてもよい。また、封止フタ４１、アレイ基板４９の周辺部を溶かすことにより形成してもよい。また、有機ＥＬ表示パネルの場合は外部からの水分の進入を阻止するため、基板の周辺部を溶かして封止してもよい。
【００４５】
以上のように、基板を樹脂で形成することにより、基板への穴あけ加工が容易である。また、プレス加工などにより自由に基板形状を構成することができる。
【００４６】
また、封止フタ４１とアレイ基板４９を多層回路基板あるいは両面基板として利用できるようにするため、封止フタ４１とアレイ基板４９に穴をあけ、この穴に導電樹脂などを充填し、基板の表と裏とを電気的に導通させることも可能である。
【００４７】
また、封止フタ４１、アレイ基板４９自身を多層の配線基板としてもよい。例えば、導電樹脂のかわりに導電ピンなどを挿入したり、形成した穴にコンデンサなどの電子部品の端子を差し込めるようにしたり、または基板内に薄膜による回路配線、コンデンサ、コイルあるいは抵抗を形成してもよい。多層化は薄い基板を貼り合わせることにより構成されるので、この際、貼り合わせる基板（フィルム）の１枚以上を着色してもよい。
【００４８】
また、基板材料に染料、色素を加えて基板自身に着色を行ったり、フィルタを形成したりすることができる。また、製造番号を基板作製と同時に形成することもできる。また、表示領域以外の部分だけを着色することにより、積載したＩＣチップに光が照射されることで誤動作を防止できる。
【００４９】
また、基板の表示領域の半分を異なる色に着色することもできる。これは、樹脂板加工技術（インジェクション加工、コンプレクション加工など）を応用すればよい。また、同様の加工技術を用いることにより表示領域の半分を異なるＥＬ層膜厚にすることもできる。また、表示部と回路部とを同時に形成することもできる。また、表示領域とドライバ積載領域との基板厚みを変化させることも容易である。
【００５０】
また、封止フタ４１またはアレイ基板４９に、画素に対応するように、あるいは表示領域に対応するようにマイクロレンズを形成することもできる。また、封止フタ４１、アレイ基板４９を加工することにより、回折格子を形成してもよい。また、画素サイズよりも十分に微細な凹凸を形成することで、視野角を改善したり、視野角依存性を持たせたりすることができる。なお、このような任意形状の加工、微細加工技術などはオムロン（株）が開発したマイクロレンズを形成するスタンパ技術で実現できる。
【００５１】
封止フタ４１、アレイ基板４９には、ストライプ状電極（図示せず）が形成されている。また、基板が空気と接する面には、反射防止膜（ＡＩＲコート）が形成され、偏光板（偏光フィルム）など他の構成材料が貼り付けられている場合は、その構成材料の表面などに反射防止膜（ＡＩＲコート）が形成される。また、封止フタ４１、アレイ基板４９に偏光板などが貼り付けられていない場合は、封止フタ４１、アレイ基板４９に直接、反射防止膜（ＡＩＲコート）が形成される。
【００５２】
なお、以上の実施例は封止フタ４１、アレイ基板４９がプラスチックで形成されることを中心に説明してきたが、これに限定されるものではない。例えば、封止フタ４１、アレイ基板４９がガラス基板、金属基板であっても、プレス加工、切削加工などにより、凹凸部２５２、凸部２５１などを形成または構成できる。また、基板に限定されるものでもない。例えば、フィルムあるいはシートでもよい。
【００５３】
また、偏光板の表面へのごみの付着を防止あるいは抑制するため、フッ素樹脂からなる薄膜を形成することが有効である。また、静電気防止のために親水基を有する薄膜、導電性ポリマー膜、金属膜などの導電体膜を塗布あるいは蒸着してもよい。
【００５４】
なお、表示パネル８２の光入射面あるいは光出射面に配置または形成される偏光板（偏光フィルム）は直線偏光するものに限定されるものではなく、楕円偏光となるものであってもよい。また、複数の偏光板を貼り合わせたり、偏光板と位相差板とを組み合わせたり、貼り合わせたものを用いてもよい。
【００５５】
偏光フィルムを構成する主たる材料としてはＴＡＣフィルム（トリアセチルセルロースフィルム）が最適である。ＴＡＣフィルムは、優れた光学特性、表面平滑性および加工適性を有するからである。ＴＡＣフィルムの製造については、溶液流延製膜技術で作製することが最適である。
【００５６】
ＡＩＲコートは誘電体単層膜もしくは多層膜で形成される構成が例示される。
その他、１．３５〜１．４５の低屈折率の樹脂を塗布してもよい。例えば、フッ素系のアクリル樹脂などが例示され、特に屈折率が１．３７以上１．４２以下のものが良好である。
【００５７】
また、ＡＩＲコートには３層構成あるいは２層構成がある。３層の場合は広い可視光の波長帯域での反射を防止するために用いられ、これをマルチコートと呼ぶ。２層の場合は特定の可視光の波長帯域での反射を防止するために用いられ、これをＶコートと呼ぶ。マルチコートとＶコートは表示パネルの用途に応じて使い分ける。なお、ＡＩＲコートは２層以上に限定されるものではなく、１層でもよい。
【００５８】
マルチコートの場合は、酸化アルミニウム（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として形成される。
【００５９】
Ｖコートの場合は、一酸化シリコン（ＳｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収帯域があるため、青色光を変調する場合は物質の安定性からもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を使用してもよい。もちろん、低屈折率の樹脂等を用いてＡＩＲコートとしてもよい。例えば、フッ素等のアクリル樹脂が例示される。これらは紫外線硬化タイプを用いることが好ましい。
【００６０】
なお、表示パネルに静電気がチャージされることを防止するため、カバー基板などの導光板、表示パネル８２などの表面に親水性の樹脂を塗布しておくこと、あるいはパネルなどの基板材料を親水性が良好な材料で構成しておくことが好ましい。その他、表面反射を防止するため、偏光板５４の表面などにエンボス加工を行ってもよい。
【００６１】
１画素には複数のスイッチング素子あるいは電流制御素子としての薄膜トランジスタ（ＴＦＴ）を形成する。形成するＴＦＴは、同じ種類のＴＦＴであってもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴというように、違う種類のＴＦＴであってもよいが、望ましくはスイッチング用薄膜トランジスタ、駆動用薄膜トランジスタとも同極性のものが望ましい。またＴＦＴの構造は、プレーナー型のＴＦＴというように限定されるものではなく、スタガー型でも逆スタガー型でもよく、また、セルフアライン方式を用いて不純物領域（ソース、ドレイン）が形成されたものでも、非セルフアライン方式によるものでもよい。
【００６２】
本発明のＥＬ素子１５は、アレイ基板上に、ホール注入電極（画素電極）となるＩＴＯと、１種以上の有機層と、電子注入電極とが順次積層されたＥＬ構造体を有し、前記アレイ基板にはＴＦＴが設けられている。
【００６３】
本発明のＥＬ素子を製造するには、まず、基板上にＴＦＴのアレイを所望の形状に形成する。そして、平滑化膜上の透明電極（画素電極）であるＩＴＯをスパッタ法で成膜、パターニングする。その後、有機ＥＬ層、電子注入電極等を積層する。
【００６４】
ＴＦＴとしては、通常の多結晶シリコンＴＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の端部に設けられ、その大きさは１０〜３０μｍ程度で、この際の画素の大きさは２０μｍ×２０μｍ〜３００μｍ×３００μｍ程度である。
【００６５】
アレイ基板上には、ＴＦＴの配線電極が設けられる。配線電極は抵抗が低く、
しかもホール注入電極を電気的に接続して抵抗値を低く抑える機能があり、一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉを除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか１種または２種以上を含有するものが使われるが、本発明においてはこの材料に限られるものではない。ＥＬ構造体の下地となるホール注入電極とＴＦＴの配線電極とを併せた全体の厚さは、特に制限はないが、通常１００〜１０００ｎｍ程度とすればよい。
【００６６】
ＴＦＴ１１の配線電極とＥＬ構造体の有機層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラス）で形成した酸化ケイ素層、フォトレジスト、ポリイミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁性を有するものであればいずれであってもよいが、中でもポリイミドが好ましい。また、絶縁層は、配線電極を水分や腐食から守る耐食・耐水膜の役割も果たす。
【００６７】
ＥＬ構造体の発光ピークは２つ以上であってもかまわない。例えば、本発明のＥＬ素子における緑および青色発光部は、青緑色発光のＥＬ構造体と、緑色透過層または青色透過層との組み合わせにより得られる。赤色発光部は、青緑色発光のＥＬ構造体と、このＥＬ構造体の青緑発光を赤色に近い波長に変換する蛍光変換層により得ることができる。
【００６８】
次に、本発明のＥＬ素子１５を構成するＥＬ構造体について説明する。本発明のＥＬ構造体は、透明電極である電子注入電極と、１種以上の有機層と、ホール注入電極とを有する。有機層は、それぞれ少なくとも１層のホール輸送層および発光層を有し、例えば、電子注入輸送層、発光層、正孔輸送層、正孔注入層を順次有する。なお、ホール輸送層はなくてもよい。本発明のＥＬ構造体の有機層は、種々の構成とすることができ、電子注入・輸送層を省略したり、あるいは発光層と一体としたり、正孔注入輸送層と発光層とを混合してもよい。
【００６９】
ホール注入電極の材料としては、ホール注入電極側から発光した光を取り出す構造であるため、ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注入電極の厚さは、ホール注入を十分行える一定以上の厚さを有すれば良く、通常１０〜５００ｎｍ程度とすることが好ましい。また、ホール注入電極の材料には、素子の信頼性を向上させるために駆動電圧が低いことが必要であるが、好ましいものとして、１０〜３０Ω／□（膜厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使用する場合には、ＩＴＯ等のホール注入電極界面での反射による干渉効果が、光取り出し効率や色純度を十分に満たすように、電極の膜厚や光学定数を設定すればよい。このホール注入電極は、蒸着法等によっても形成できるが、スパッタ法により形成されることが好ましい。スパッタガスは、特に制限されるものではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれらの混合ガスを用いればよい。
【００７０】
電子注入電極は、スパッタ法等や好ましくは蒸着法で成膜される仕事関数の小さい金属、化合物または合金を用いた材料で構成される。例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上させるためにそれらを含む２成分、または３成分の合金系を用いることが好ましい。合金系としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜の厚さは、電子注入を十分行える一定以上の厚さとすれば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすればよい。また、その上限値に特に制限はないが、通常、膜厚は１００〜５００ｎｍ程度とすればよい。
【００７１】
正孔注入層は、ホール注入電極からの正孔の注入を容易にする機能を有し、正孔輸送層は、正孔を輸送する機能および電子を妨げる機能を有し、電荷注入層、電荷輸送層とも称される。
【００７２】
電子注入輸送層は、発光層に用いる化合物の電子注入輸送機能がさほど高くないときなどに設けられ、電子注入電極からの電子の注入を容易にする機能、電子を輸送する機能および正孔を妨げる機能を有する。
【００７３】
これらの正孔注入層、正孔輸送層および電子注入輸送層は、発光層へ注入される正孔や電子を増大・封止し、再結合領域を最適化させ、発光効率を改善する働きがある。なお、電子注入輸送層は、注入機能を持つ層と輸送機能を持つ層とに別個に設けてもよい。
【００７４】
発光層の厚さ、正孔注入層と正孔輸送層とを併せた厚さおよび電子注入輸送層の厚さは特に限定されず、形成方法によっても異なるが、通常５〜１００ｎｍ程度とすることが好ましい。
【００７５】
正孔注入層、正孔輸送層の厚さおよび電子注入輸送層の厚さは、再結合・発光領域の設計によるが、発光層の厚さと同程度もしくは１／１０〜１０倍程度とすればよい。正孔注入層、正孔輸送層の厚さ、および、電子注入層と電子輸送層とを分ける場合のそれぞれの厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上とするのが好ましい。このときの注入層、輸送層の厚さの上限は、通常、注入層で１００ｎｍ程度、輸送層で１００ｎｍ程度である。このような膜厚については注入輸送層を２層設けるときも同じである。
【００７６】
また、組み合わせる発光層や電子注入輸送層や正孔注入輸送層のキャリア移動度やキャリア密度（イオン化ポテンシャル・電子親和力により決まる）を考慮しながら膜厚をコントロールすることで、再結合領域・発光領域を自由に設計することが可能であり、発光色の設計や、両電極の干渉効果による発光輝度・発光スペクトルの制御や、発光の空間分布の制御を可能にできる。
【００７７】
本発明のＥＬ素子１５の発光層には、発光機能を有する化合物である蛍光性物質を含有させる。この蛍光性物質としては、例えば、特開昭６３−２６４６９２号公報等に開示されているようなトリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体色素、特開平６−１１０５６９号公報（フェニルアントラセン誘導体）、特開平６−１１４４５６号公報（テトラアリールエテン誘導体）、特開平６−１００８５７号公報、特開平２−２４７２７８号公報等に開示されているような青緑色発光材料が挙げられる。
【００７８】
青色発光のＥＬ素子１５は、発光層の材料に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒｉｐｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この際、発光効率を高める目的で、電子注入層（Ｂａｔｈｏｃｕｐｒｏｉｎｅ）と正孔注入層（ｍ−ＭＴＤＡＴＸＡ）にバンド・ギャップが発光層と同じ材料であるものを採用することが好ましい。これは、バンド・ギャップが３．４ｅＶと大きいＤＭＰｈｅｎを発光層に用いただけでは、電子は電子注入層に、正孔は正孔注入層にとどまるので、発光層で電子と正孔の再結合が起こりにくいからである。ＤＭＰｈｅｎのようにアミン基を備える発光材料は構造が不安定で長寿命化し難いという課題に対しては、ＤＭＰｈｅｎ中で励起したエネルギーをドーパントに移動させ、ドーパントから発光させることにより解決できる。
【００７９】
ＥＬ材料として、りん光発光材料を用いることにより発光効率を向上できる。
蛍光発光材料は、その外部量子効率が２〜３％程度である。蛍光発光材料は内部量子効率（励起によるエネルギーが光に変わる効率）が２５％なのに対し、りん光発光材料は１００％近くに達するため、外部量子効率が高くなる。
【００８０】
また、ＥＬ素子の発光層のホスト材料にはＣＢＰを用いるとよい。ここでは赤色（Ｒ）や緑色（Ｇ）、青色（Ｂ）のりん光発光材料をドーピングしている。ドーピングした材料はすべてＩｒを含む。Ｒ材料はＢｔｐ２Ｉｒ（ａｃａｃ）、Ｇ材料は（ｐｐｙ）２Ｉｒ（ａｃａｃ）、Ｂ材料はＦＩｒｐｉｃを用いると良い。
【００８１】
また、正孔注入層・正孔輸送層には、例えば、特開昭６３−２９５６９５号公報、特開平２−１９１６９４号公報、特開平３−７９２号公報、特開平５−２３４６８１号公報、特開平５−２３９４５５号公報、特開平５−２９９１７４号公報、特開平７−１２６２２５号公報、特開平７−１２６２２６号公報、特開平８−１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載されている各種有機化合物を用いることができる。
【００８２】
なお、上記これらの正孔注入輸送層、発光層および電子注入輸送層の形成には、均質な薄膜が形成できることから真空蒸着法を用いることが好ましい。
【００８３】
（実施の形態３）
以下、本発明のＥＬ表示パネルの製造方法および構造についてさらに詳しく説明をする。先にも説明したように、まず、アレイ基板４９に画素を駆動するＴＦＴ１１を形成する。１つの画素は４個または５個のＴＦＴで構成される。また、画素は電流プログラムされ、プログラムされた電流がＥＬ素子１５に供給される。通常、電流プログラムされた値は電圧値としてコンデンサ１９に保持される。このＴＦＴ１１の組み合わせなど画素構成については後に説明をする。次に、ＴＦＴ１１に正孔注入電極としての画素電極４８を形成する。画素電極４８はフォトリソグラフィーによりパターン化する。なお、ＴＦＴ１１の下層、あるいは上層にはＴＦＴ１１に光入射することにより発生するホトコンダクタ現象（以後、ホトコンと呼ぶ）による画質劣化を防止するために、遮光膜を形成または配置する。
【００８４】
プラスチック基板にＴＦＴを形成するためには、有機半導体を形成する表面を加工し、炭素と水素からなるペンタセン分子を利用した電子薄膜を形成すればよい。この薄膜は、従来の結晶粒の２０〜１００倍の大きさを持つとともに、電子デバイス製造に適した十分な半導体特性を具備する。
【００８５】
ペンタセン分子は、シリコン基板上で成長する際に表面の不純物に付着する傾向がある。このため、成長が不規則となり、高品質のデバイスを製造するには小さすぎる結晶粒になる。結晶粒をより大きく成長させるために、まずシリコン基板の上に、シクロヘキセンと呼ばれる分子の単一層「分子バッファ」を塗布するとよい。この層がシリコン上の「ｓｔｉｃｋｙ  ｓｉｔｅｓ（くっつきやすい場所）」を覆うため、清浄な表面ができてペンタセン分子が非常に大きな結晶粒にまで成長する。このような新しい結晶粒の大きなペンタセン分子の薄膜を低い温度で塗布して使うことにより、フレキシブルなトランジスタを大量生産することができる。
【００８６】
また、基板上にゲートとなる金属薄膜を島状に形成し、この上にアモルファスシリコン膜を蒸着あるいは塗布した後、加熱して半導体膜を形成してもよい。島状に形成した部分に半導体膜が良好に結晶化する。そのため、モビリティが良好となる。
【００８７】
洗浄時に酸素プラズマ、Ｏ2アッシャーを使用すると、画素電極４８の周辺部の平滑化膜７１も同時にアッシングされ、画素電極４８の周辺部がえぐられてしまう。この課題を解決するために、本発明では図４で示すように、画素電極４８の周辺部にアクリル樹脂からなるエッジ保護膜８１を形成している。エッジ保護膜８１の構成材料としては、平滑化膜７１を構成するアクリル系樹脂、ポリイミド樹脂などの有機材料と同一材料が例示され、その他、ＳｉＯ2、ＳｉＮｘなどの無機材料や、Ａｌ2Ｏ3なども例示される。
【００８８】
エッジ保護膜８１は画素電極４８のパターニング後、画素電極４８間を埋めるように形成される。もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタルマスクの土手（メタルマスクが画素電極４８と直接接しないようにするスペーサ）としてもよいことは言うまでもない。
【００８９】
真空蒸着装置は市販の高真空蒸着装置（日本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した装置を用いる。主たる排気装置は排気速度１５００リットル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ-6Ｔｏｒｒ（    Ｐａ）以下であり、全ての蒸着は２〜３×１０ｅ-6Ｔｏｒｒ（    Ｐａ）の範囲で行う。また、全ての蒸着はタングステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよい。
【００９０】
このようにして真空層中に配置したアレイ基板上に、カーボン膜２０〜５０ｎｍを成膜する。次に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチルフェニル）アミノ）−α−フェニルスチルベンを０．３ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【００９１】
正孔輸送層として、Ｎ，Ｎ’−ビス（４’−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓの蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【００９２】
発光層（電子輸送層）として、トリス（８−キノリノラト）アルミニウム（同仁化学株式会社製）を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成する。
【００９３】
次に、電子注入電極として、Ａｌ−Ｌｉ合金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速度で膜厚約１ｎｍに形成し、続いてそのＡｌ−Ｌｉ合金をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみを、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに形成し、積層型の電子注入電極とした。
【００９４】
このようにして作成した有機薄膜ＥＬ素子は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲気下で、コーニング７０５９ガラス製の封止フタ４１をシール剤４５（アネルバ株式会社製、商品名：スーパーバックシール９５３−７０００）で貼り付けて表示パネルとした。なお、封止フタ４１とアレイ基板４９との空間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿度に弱いため、乾燥剤５５によりシール剤４５を浸透する水分を吸収し、有機ＥＬ層４７の劣化を防止しているのである。
【００９５】
シール剤４５からの水分の浸透を抑制するためには外部からの経路（パス）を長くするこ
とが良好な対策である。このため、本発明の表示パネルでは、表示領域の周辺部に微細な凹部４３、凸部４４を形成している。アレイ基板４９の周辺部に形成した凸部４４は少なくとも二重に形成する。凸と凸との間隔（形成ピッチ）は１００μｍ以上５００μｍ以下に、また、凸の高さは３０μｍ以上３００μｍ以下とすることが好ましい。この凸部はスタンパ技術で形成する。このスタンパ技術にはオムロン社がマイクロレンズ形成方法として採用している方式、松下電器がＣＤのピックアップレンズで微小レンズの形成方法として用いている方式を応用する。
【００９６】
一方、封止フタ４１にも凹部４３を形成する。凹部４３の形成ピッチは凸部４４の形成ピッチと同一にする。このように、形成ピッチを同一にすることで凹部４３に凸部４４がちょうどはまり込み、表示パネルの製造時に封止フタ４１とアレイ基板４９との間に位置ずれが発生しない。凹部４３と凸部４４間にはシール剤４５を配置する。シール剤４５は封止フタ４１とアレイ基板４９とを接着するとともに、外部からの水分の浸入を防止する。
【００９７】
シール剤４５としてはＵＶ（紫外線）硬化型でアクリル系の樹脂からなるものを用いること、また、アクリル樹脂はフッ素基を有するものを用いることが好ましい。その他、エポキシ系の接着剤あるいは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は１．４７以上１．５４以下のものを用いることが好ましい。特に、シール接着剤は酸化チタンの微粉末、酸化シリコンなどの微粉末を重量比で６５％以上９５％以下の割合で添加し、この微粉末の粒子径の平均直径を２０μｍ以上１００μｍ以下とすることが好ましい。これは微粉末の重量比が多くなるほど外部からの湿度の進入を抑制する効果が高くなるからである。しかし、あまりに多いと気泡などが入りやすく、かえって空間が大きくなりシール効果が低下してしまう。
【００９８】
乾燥剤の重量はシールの長さ１０ｍｍあたり０．０４ｇ以上０．２ｇ以下、特に０．０６ｇ以上０．１５ｇ以下とすることが望ましい。これは乾燥剤の量が少なすぎると、水分防止効果が薄れ、すぐに有機ＥＬ層が劣化するためである。逆に多すぎると、乾燥剤がシールをする際に障害となり、良好なシールを行うことができない。
【００９９】
図２ではガラスの封止フタ４１を用いて封止する構成であるが、図５のようにフィルムを用いた封止であってもよい。例えば、封止フィルムとしては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド  ライク  カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿）ので、封止膜７３として使用できる。また、ＤＬＣ膜を透明電極７２の表面に直接蒸着する構成でもよい。薄膜の膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。）が、ＥＬ素子１５の発光主波長λ以下となるようにするとよい。この条件を満たすことにより、ＥＬ素子１５からの光取り出し効率が、ガラス基板で封止した場合に比較して２倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。
【０１００】
有機ＥＬ層４７から発生した光の半分は、反射膜４６で反射され、アレイ基板４９を透過して出射される。しかし、反射膜４６は外光を反射するため写り込みが発生し、表示コントラストを低下させる。この対策のために、アレイ基板４９にλ／４板５０および偏光板５４を配置している。なお、画素が反射電極の場合は、有機ＥＬ層４７から発生した光は上方向に出射される。したがって、λ／４板５０および偏光板５４は光出射側に配置されなければならない。なお、反射型画素は、画素電極４８を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極４８の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層４７との界面が広くなって発光面積が大きくなり、発光効率が向上する。
【０１０１】
アレイ基板４９と偏光板（偏光フィルム）５４間には１枚あるいは複数の位相フィルム（位相板、位相回転手段、位相差板、位相差フィルム）が配置される。位相フィルムとしてはポリカーボネートを使用することが好ましい。この位相フィルムは入射光を出射光に対して位相差を発生させ、効率よく光変調を行うのに寄与する。
【０１０２】
その他、位相フィルムとして、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用いてもよい。その他、水晶などの結晶を用いてもよい。１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０ｎｍ以下、さらには８０ｎｍ以上２２０ｎｍ以下とすることが好ましい。
【０１０３】
なお、図５に図示するように、位相フィルムと偏光板とを一体化した円偏光板７４（円偏光フィルム）を用いてもよい。
【０１０４】
λ／４板（位相フィルム）５０は染料あるいは顔料で着色し、カラーフィルタとしての機能をもたせることが好ましい。特に、有機ＥＬ層は赤（Ｒ）の純度が悪いので、着色したλ／４板５０で一定の波長範囲をカットして色温度を調整する。カラーフィルタは、染色フィルタとして顔料分散タイプの樹脂で設けられるのが一般的であり、この顔料が特定の波長帯域の光を吸収して、吸収されなかった波長帯域の光を透過する。
【０１０５】
以上のように、位相フィルムの一部もしくは全体を着色したり、一部もしくは全体に拡散機能をもたせてもよい。また、表面をエンボス加工したり、反射防止のために反射防止膜を形成してもよい。また、画像表示に有効でない箇所もしくは支障のない箇所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒レベルをひきしめたり、ハレーション防止によるコントラスト向上効果を発揮させたりすることが好ましい。また、位相フィルムの表面に凹凸を形成することにより、かまぼこ状あるいはマトリックス状にマイクロレンズを形成してもよい。マイクロレンズは１つの画素電極あるいは３原色の画素にそれぞれ対応するように配置する。
【０１０６】
先にも記述したが、カラーフィルタの形成時に圧延、もしくは光重合により位相差を発生させることができるので、位相フィルムの機能はカラーフィルタに持たせてもよい。その他、図５の平滑化膜７１を光重合させることにより位相差を持たせてもよい。このように構成すれば、位相フィルムを基板外に構成あるいは配置する必要がなくなり、表示パネルの構成も簡易になり低コスト化が望める。なお、以上の事項は偏光板５４にも適用できる。
【０１０７】
偏光板５４はヨウ素などをポリビニールアルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例示される。一対の偏光分離手段の偏光板は入射光のうち特定の偏光軸方向と異なる方向の偏光成分を吸収することにより偏光分離を行うので、光の利用効率が比較的悪い。そこで、入射光のうち、特定の偏光軸方向と異なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ  ｐｏｌａｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射することにより偏光分離を行う反射偏光子を用いてもよい。このように構成すれば、反射偏光子により光の利用効率が高まって、偏光板を用いた上述の例よりもより明るい表示が可能となる。
【０１０８】
また、このような偏光板や反射偏光子以外にも、本発明の偏光分離手段としては、コレステリック液晶層と（１／４）λ板を組み合わせたもの、ブリュースターの角度を利用して反射偏光と透過偏光とに分離するもの、ホログラムを利用するもの、偏光ビームスプリッタ（ＰＢＳ）等を用いることも可能である。
【０１０９】
なお、図２では図示していないが、偏光板５４の表面にはＡＩＲコートを施している。
【０１１０】
画素電極４８にはＴＦＴが接続されるとしたがこれに限定されるものではない。アクティブマトリックスには、スイッチング素子として薄膜トランジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、ＰＬＺＴ素子などでも可能である。つまり、スイッチング素子、駆動素子を構成するものはこれらのいずれでも使用することができる。
【０１１１】
また、ＴＦＴにはＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造を採用することが好ましい。なお、ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ動作をするすべての素子一般を意味する。また、ＥＬ膜の構成、パネル構造などは単純マトリックス型表示パネルにも適用できる。また、本明細書ではＥＬ素子として有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤ）を例にあげて説明するがこれに限定されるものではなく、無機ＥＬ素子にも適用される。
【０１１２】
有機ＥＬ表示パネルに用いられるアクティブマトリックス方式は、（１）特定の画素を選択し、必要な表示情報を与えられること、（２）１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満たさなければならない。
【０１１３】
この２つの条件を満たすため、図１１５に示す従来の有機ＥＬの素子構成において、第１のＴＦＴ１１ａは画素を選択するためのスイッチング用薄膜トランジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を供給するための駆動用薄膜トランジスタとする。
【０１１４】
ここで液晶に用いられるアクティブマトリックス方式と比較すると、スイッチング用ＴＦＴ１１ａは液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥＬ素子１５を点灯させるために必要である。この理由として、液晶の場合は、電圧を印加することでオン状態を保持することができるが、ＥＬ素子１５の場合は、電流を流し続けなければ画素１６の点灯状態を維持できないからである。
【０１１５】
したがって、有機ＥＬ表示パネルでは電流を流し続けるために、駆動用ＴＦＴ１１ｂをオンさせ続けなければならない。まず、走査線、データ線が両方ともオンになると、スイッチング用ＴＦＴ１１ａを通してコンデンサ１９に電荷が蓄積される。このコンデンサ１９が駆動用ＴＦＴ１１ｂのゲートに電圧を加え続けるため、スイッチング用ＴＦＴ１１ａがオフになっても、電流供給線２０から電流が流れ続け、１フレーム期間にわたり画素１６をオンできる。
【０１１６】
この構成を用いて階調を表示させる場合、駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用ＴＦＴ１１ｂのオン電流のばらつきがそのまま表示に現れる。
【０１１７】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば極めて均一であるが、安価なガラス基板に形成することのできる形成温度が４５０度以下の低温ポリシリコン技術で形成した低温多結晶トランジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値のばらつきを持つため、駆動用ＴＦＴ１１ｂを流れるオン電流がこれに対応してばらつき、表示にむらが発生する。これらのむらは、閾値電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶縁膜の厚みなどでも発生する。また、ＴＦＴ１１の劣化によっても特性は変化する。
【０１１８】
したがって、アナログ的に階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要があり、現状の低温多結晶ポリシリコンＴＦＴではこのばらつきを所定範囲以内に抑えるというスペックを満たせない。
【０１１９】
この問題を解決するため、１画素内に４つのトランジスタを設けて、閾値電圧のばらつきをコンデンサにより補償させて均一な電流を得る方法や、定電流回路を１画素ごとに形成し電流の均一化を図る方法などが考えられる。
【０１２０】
しかしながら、これらの方法は、プログラムされる電流がＥＬ素子１５を通じてなされるため、電流経路が変化した場合に電源ラインに接続されるスイッチングトランジスタに対し、駆動電流を制御するトランジスタがソースフォロワとなり駆動マージンが狭くなる。そのため、駆動電圧が高くなるという課題を有することになる。
【０１２１】
また、電源に接続するスイッチングトランジスタをインピーダンスの低い領域で使用する必要があり、この動作範囲がＥＬ素子１５の特性変動により影響を受けるという課題もある。その上、飽和領域における電圧電流特性に、キンク電流が発生した場合、またはトランジスタの閾値電圧の変動が発生した場合、記憶された電流値が変動するという課題もある。
【０１２２】
本発明のＥＬ素子構造は、上記課題に対して、ＥＬ素子１５に流れる電流を制御するＴＦＴ１１が、ソースフォロワ構成とならず、かつそのトランジスタにキンク電流があっても、キンク電流の影響を最小限に抑えることができ、記憶される電流値の変動を小さくすることができる構成である。
【０１２３】
本発明のＥＬ素子構造は、具体的には図６（ａ）に示すように、単位画素が最低４つからなる複数のＴＦＴ１１ならびにＥＬ素子１５により形成される。なお、画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平滑化膜を形成して絶縁し、この絶縁膜上に画素電極を形成する。このように、ソース信号線１８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。
【０１２４】
第１のゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることにより、第１のＴＦＴ（あるいはスイッチング素子）１１ａおよび第３のＴＦＴ（あるいはスイッチング素子）１１ｃを通して、前記ＥＬ素子１５に流すべき電流値を流し、第１のＴＦＴ１１ａのゲートとドレイン間を短絡するように第２のＴＦＴ１１ｂが第１のゲート信号線１７ａをアクティブ（ＯＮ電圧を印加）とすることで開くと共に、第１のＴＦＴ１１ａのゲートとソース間に接続されたコンデンサ１９に、前記電流値を流すように第１のＴＦＴ１１ａのゲート電圧（あるいはドレイン電圧）を記憶する。
【０１２５】
なお、第１のＴＦＴ１１ａのソース−ゲート間容量であるコンデンサ１９は０．２ｐＦ以上の容量とすることが好ましい。他の構成として別途、コンデンサ１９を形成する例もある。つまり、これはコンデンサ電極レイヤーとゲート絶縁膜およびゲートメタルから蓄積容量を形成する構成である。Ｍ３トランジスタ１１ｃのリークによる輝度低下を防止する観点、表示動作を安定化させるための観点からは、このように別途コンデンサを構成する方が好ましい。なお、コンデンサ１９の大きさは、０．２ｐＦ以上２ｐＦ以下、中でも０．４ｐＦ以上１．２ｐＦ以下とすることがよい。
【０１２６】
また、コンデンサ１９は隣接する画素間の非表示領域に形成されることが好ましい。一般的に、フルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタルマスクによるマスク蒸着で形成するため、有機ＥＬ層の形成位置にマスク位置ずれが発生し、各色の有機ＥＬ層が重なる危険性がある。そのため、各色の隣接する画素間の非表示領域は１０μｍ以上離れなければならず、また、この部分は発光に寄与しない部分となる。したがって、コンデンサ１９をこの領域に形成することは開口率向上のために有効な手段となる。
【０１２７】
次に、第１のゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のＴＦＴ１１ａならびにＥＬ素子１５に接続された第４のＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する。
【０１２８】
この回路は１画素内に４つのＴＦＴ１１を有しており、第１のトランジスタＭ１のゲートは第２のトランジスタＭ２のソースに接続されており、第２のトランジスタＭ２および第３のトランジスタＭ３のゲートは第１のゲート信号線１７ａに、第２のトランジスタＭ２のドレインは第３のトランジスタＭ３のソースならびに第４のトランジスタＭ４のソースに接続され、第３のトランジスタＭ３のドレインはソース信号線１８に接続されている。第４のトランジスタＭ４のゲートは第２のゲート信号線１７ｂに接続され、第４のトランジスタＭ４のドレインはＥＬ素子１５のアノード電極に接続されている。
【０１２９】
なお、図６ではすべてのＴＦＴはＰチャンネルで構成している。Ｐチャンネルは多少、ＮチャンネルのＴＦＴと比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定されるものではない。Ｎチャンネルのみで構成してもよいし（図７０、図７１、図７５などを参照）、また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【０１３０】
なお、第３および第４のトランジスタは同一の極性で構成し、かつＮチャンネルで構成し、第１および第２のトランジスタはＰチャンネルで構成することが好ましい。一般的に、ＰチャンネルトランジスタはＮチャンネルトランジスタと比較して、信頼性が高い、キンク電流が少ないなどの特長があり、電流を制御することによって目的とする発光強度を得るＥＬ素子に対しては、第１のＴＦＴ１１ａをＰチャンネルにすると効果が大きくなる。
【０１３１】
（実施の形態４）
以下、本発明のＥＬ素子構成について図７を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは、必要な電流値を記憶させるタイミングである。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることにより、等価回路として図７（ａ）となる。ここで、信号線より所定の電流Ｉ１が書き込まれ、ＴＦＴ１１ａはゲートとドレインが接続された状態となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１が流れる。したがって、ＴＦＴ１１ａのゲート−ソース間の電圧は電流Ｉ１が流れるようにＶ１となる。
【０１３２】
第２のタイミングは、ＴＦＴ１１ｂとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図７（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。
【０１３３】
なお、ＴＦＴ１１ｂのゲートとＴＦＴ１１ｃのゲートは同一のゲート信号線１７ａに接続している。しかし、ＴＦＴ１１ｂのゲートとＴＦＴ１１ｃのゲートとを異なるゲート信号線１７ｂに接続してもよい（ＳＡ１とＳＡ２とを個別に制御できるようにする）。つまり、１画素のゲート信号線は３本となる（図６の構成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、ＴＦＴ１１のばらつきによるＥＬ素子１５の電流値ばらつきをさらに低減することができる。
【０１３４】
第１のゲート信号線１７ａと第２のゲート信号線１７ｂとを共通にし、第３および第４のトランジスタを異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。このように構成すれば、本発明の動作タイミングとしては信号線からの書き込み経路がオフになる。すなわち、所定の電流が記憶される際に、電流の流れる経路に分岐があると、正確な電流値がＭ１のソース−ゲート間容量（コンデンサ）に記憶されない。第３のトランジスタＭ３と第４のトランジスタＭ４を異なった導電形とし、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずＭ３がオフした後にＭ４がオンすることを可能にする。ただしこの場合、お互いの閾値を正確にコントロールする必要があるのでプロセスへの注意を要する。
【０１３５】
なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにＴＦＴ１１ｅ（Ｍ５）を図６（ｂ）に示すようにカスケード接続してトランジスタの総数を４以上にしても動作原理は同じである。このように、ＴＦＴ１１ｅを加えた構成とすることにより、第３のトランジスタＭ３を介してプログラムした電流をより精度よくＥＬ素子１５に流すことができるようになる。
【０１３６】
図６の構成において、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式の条件を満たすことがさらに好ましい。なお、下式においてλの値は、隣接する画素間において、０．０１以上０．０６以下の条件を満たす。
【０１３７】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定するが、一般的に飽和領域におけるトランジスタ特性は、理想的な特性より外れ、ソース−ドレイン間電圧の影響を受ける（ミラー効果）。
【０１３８】
隣接する画素におけるそれぞれのＴＦＴ１１ａにΔＶｔなる閾値のシフトが発生した場合を考える。この場合、記憶される電流値は同じである。閾値のシフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾値が変動することによる、ＥＬ素子１５の電流値のずれに相当する。したがって、電流のずれをｘ（％）以下に抑えるためには、閾値のシフトの許容量を隣接する画素間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなければならないことが判る。この許容値はアプリケーションの輝度により変化する。輝度が１００ｃｄ／ｍ2〜１０００ｃｄ／ｍ2までの輝度領域においては、変動量が２％以上あれば人間は変動した境界線を認識する。したがって、輝度（電流量）の変動量が２％以内であることが必要である。輝度が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝度変化量は２％以上となる。本発明のＥＬ表示素子を携帯端末用ディスプレイとして用いる場合、その要求輝度は１００ｃｄ／ｍ2程度である。実際に、図６の画素構成を試作し、閾値の変動を測定すると、隣接する画素のＴＦＴ１１ａにおいては閾値の変動の最大値は０．３Ｖであることが判った。したがって、輝度の変動を２％以内に抑えるためにはλは０．０６以下でなければならない。しかし、人間が変化を認識することができないので、０．０１以下にする必要はない。また、この閾値のばらつきを達成するためにはトランジスタサイズを十分大きくする必要があり、非現実的である。
【０１３９】
また、第１のＴＦＴ１１ａの飽和領域における電流値Ｉｄｓが下式を満たすように構成されることが好ましい。なお、λの変動は隣接する画素間において１％以上５％以下とする。
【０１４０】
Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ）
隣接する画素間において、たとえ閾値の変動が存在しない場合でも上記式のλに変動があれば、ＥＬ素子を流れる電流値が変動する。変動を±２％以内に抑えるためには、λの変動を±５％に抑えなければならない。しかし、人間が変化を認識することができないので、１％以下にする必要はない。また、１％以下を達成するためにはトランジスタサイズを相当に大きくする必要があり、非現実的である。
【０１４１】
また、実験、アレイ試作および検討によれば、第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上２００μｍ以下、さらには、１５μｍ以上１５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和され、キンク効果が低く抑えられるためであると考えられる。
【０１４２】
また、画素を構成するＴＦＴ１１が、レーザー再結晶化方法（レーザアニール）により形成されたポリシリコンＴＦＴで形成され、すべてのトランジスタにおけるチャンネルの方向がレーザーの照射方向に対して同一の方向であることが好ましい。
【０１４３】
本発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのためにトランジスタが４つ以上必要である。これらのトランジスタ特性により回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と垂直方向では移動度、閾値の平均値が異なるので、画素を構成するすべてのトランジスタのチャンネル方向は同一である方が望ましい。
【０１４４】
また、コンデンサ１９の容量値をＣｓ（ｐＦ）、第２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆ（ｐＡ）とした場合、次式を満たすことが好ましい。
【０１４５】
３＜Ｃｓ／Ｉｏｆｆ＜２４
さらに好ましくは、次式を満たすことが好ましい。
【０１４６】
６＜Ｃｓ／Ｉｏｆｆ＜１８
ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬ素子を流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、コンデンサ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【０１４７】
また、アクティブマトリックスを構成するトランジスタがｐ−ｃｈポリシリコン薄膜トランジスタによって構成され、ＴＦＴ１１ｂがデュアルゲート構造以上であるマルチゲート構造とされることが好ましい。ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。この要求を満たすために、ＴＦＴ１１ｂのゲートの構造をマルチゲート構造とすることでＯＮ／ＯＦＦ比の高い特性を実現できるようになるのである。
【０１４８】
また、アクティブマトリックスを構成するトランジスタがポリシリコン薄膜トランジスタで構成されており、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることが好ましい。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトランジスタ特性のばらつきとは相関がある。トランジスタ特性におけるばらつきの原因は、レーザーの照射によるエネルギーのばらつきなどに起因するものが多く、これを吸収するためには、できるだけレーザーの照射ピッチ（一般的には１０数μｍ）をチャンネル内により多く含む構造とすることが望ましい。そこで、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下とすることによりレーザー照射に起因するばらつきがなく、特性のそろった薄膜トランジスタを得ることができる。なお、あまりにもトランジスタサイズが小さくなると面積による特性ばらつきが発生するので、各トランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）は９μｍ2以上、さらには、１６μｍ2以上４５μｍ2以下となるようにすることが好ましい。
【０１４９】
また、隣接する単位画素での第１のＴＦＴ１１ａの移動度変動を２０％以下にすることが好ましい。なぜなら、移動度が不足することによりスイッチングトランジスタの充電能力が劣化し、時間内に必要な電流値を流すまでに、第１のトランジスタＭ１のゲート−ソース間の容量が充電できないからである。したがって、移動のばらつきを２０％以内に抑えることで画素間の輝度のばらつきを認知限以下にすることができる。
【０１５０】
以上、図６を画素構成として説明したが、これらは図８、図９に図示する構成にも適用することができる。以下、図８などの画素構成について説明する。
【０１５１】
ＥＬ素子１５に流す電流を設定する時、変換用ＴＦＴ１１ａに流す信号電流をＩｗ、その結果、変換用ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇｓとする。書き込み時はＴＦＴ１１ｄによって変換用ＴＦＴ１１ａのゲート−ドレイン間が短絡されているので、変換用ＴＦＴ１１ａは飽和領域で動作する。よって、信号電流Ｉｗは、以下の式で与えられる。
【０１５２】
（数１）  Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2
ここでのＣｏｘは単位面積当たりのゲート容量であり、Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴの閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌはチャンネル長、ε０は真空の移動度、εｒはゲート絶縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みである。
【０１５３】
ＥＬ素子１５に流れる電流をＩｄｄとすると、Ｉｄｄは、ＥＬ素子１５と直列に接続される駆動用ＴＦＴ１１ｂによって電流レベルが制御される。本発明では、そのゲート−ソース間電圧が（数１）式のＶｇｓに一致するので、駆動用ＴＦＴ１１ｂが飽和領域で動作すると仮定すれば、以下の式が成り立つ。
【０１５４】
（数２）  Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2
絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が飽和領域で動作するための条件は、Ｖｄｓをドレイン−ソース間電圧として、一般に以下の式で与えられる。
【０１５５】
（数３）  ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜
ここで、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂは、小さな画素内部に近接して形成されるため、大略μ１＝μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき（数１）式及び（数２）式から容易に以下の式が導かれる。
【０１５６】
（数４）  Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）
ここで注意すべき点は、（数１）式及び（数２）式において、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品毎、あるいは製造ロット毎にばらつくのが普通であるが、（数４）式はこれらのパラメータを含まないので、Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないということである。仮に、Ｗ１＝Ｗ２、Ｌ１＝Ｌ２と設計すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流Ｉｗと同一になるので、結果としてＥＬ素子１５の発光輝度を正確に制御できる。
【０１５７】
以上のように、変換用ＴＦＴ１１ａの閾値Ｖｔｈ１と駆動用ＴＦＴ１１ｂの閾値Ｖｔｈ２は基本的に同一である為、両ＴＦＴにおける共通電位にあるゲートに対してカットオフレベルの信号電圧が印加されると、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは共に非導通状態になるはずである。ところが、実際には画素内でもパラメータのばらつきなどの要因により、Ｖｔｈ１よりもＶｔｈ２が低くなってしまうことがある。この時、駆動用ＴＦＴ１１ｂにサブスレッショルドレベルのリーク電流が流れる為、ＥＬ素子１５が微発光を呈する。この微発光により画面のコントラストが低下し、表示特性が損なわれる。
【０１５８】
本発明では特に、駆動用ＴＦＴ１１ｂの閾電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの閾電圧Ｖｔｈ１より低くならないように設定している。例えば、駆動用ＴＦＴ１１ｂのゲート長Ｌ２を変換用ＴＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならないようにしており、微少な電流リークを抑制することが可能である。以上の事項は図６の変換用ＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用される。
【０１５９】
図８に示すように、信号電流が流れる変換用ＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御する駆動用ＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断する取込用ＴＦＴ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込み期間中に変換用ＴＦＴ１１ａのゲート−ドレイン間を短絡するスイッチング用ＴＦＴ１１ｄ、変換用ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了後も保持するためのコンデンサ１９および発光素子としてのＥＬ素子１５などから構成される。このように、ゲート信号線は各画素２本であることから、前述した図６などに基づく本発明の明細書全体の構成、機能、動作などを適用することができる。
【０１６０】
図８におけるＴＦＴ１１ｃはＮチャンネルＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャンネルＭＯＳ（ＰＭＯＳ）で構成されているが、これは一例であって、必ずしもこの通りである必要はない。コンデンサ１９は、その一方の端子が変換用ＴＦＴ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。したがって、以上の事項は図６などにも適用されることは言うまでもない。
【０１６１】
図８の構成は、走査線ｓｃａｎＡ及びｓｃａｎＢを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Ｉｗを生成して逐次データ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各データ線ｄａｔａの交差部に配されて、駆動電流の供給を受けて発光する電流駆動型のＥＬ素子１５を含む複数の画素とを備えている。
【０１６２】
特徴事項として図８に示した画素構成は、当該走査線ｓｃａｎＡが選択された時、当該データ線ｄａｔａから信号電流Ｉｗを取り込む受入部（具体的には、取込用ＴＦＴ１１ｃから構成される）と、取り込んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子ＯＬＥＤ（他に、ＥＬ、ＯＥＬ、ＰＥＬ、ＰＬＥＤと略称する場合がある）に流す駆動部とからなる。
【０１６３】
前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲートに接続したコンデンサ１９とを含んでいる。変換用ＴＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗをチャネルに流して変換された電圧レベルをゲートに発生させ、コンデンサ１９に生じた電圧レベルを保持する。
【０１６４】
また、前記変換部は、変換用ＴＦＴ１１ａのドレインとゲートとの間に挿入されたスイッチング用ＴＦＴ１１ｄを含んでいる。スイッチング用ＴＦＴ１１ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換する時に導通し、変換用ＴＦＴ１１ａのドレインとゲートを電気的に接続してソースを基準とする電圧レベルを変換用ＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチング用ＴＦＴ１１ｄは、電圧レベルをコンデンサ１９に保持する時に遮断され、変換用ＴＦＴ１１ａのゲート及びこれに接続したコンデンサ１９を変換用ＴＦＴ１１ａのドレインから切り離す。
【０１６５】
また、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含んでいる。駆動用ＴＦＴ１１ｂは、コンデンサ１９に保持された電圧レベルをゲートに受け入れ、それに応じた電流レベルを有する駆動電流がチャネルを介してＥＬ素子１５に流れる。変換用ＴＦＴ１１ａのゲートと駆動用ＴＦＴ１１ｂのゲートとが直接接続されてカレントミラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の電流レベルとが比例関係となるようにしている。
【０１６６】
駆動用ＴＦＴ１１ｂは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０１６７】
駆動用ＴＦＴ１１ｂは、その閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されている。具体的には、駆動用ＴＦＴ１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート長より短くならないように設定されている。あるいは、駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くならないように設定されても良い。
【０１６８】
また、駆動用ＴＦＴ１１ｂは、そのチャネルに注入される不純物濃度を調整して、閾電圧が画素内で対応する変換用ＴＦＴ１１ａの閾電圧より低くならないように設定されてもよい。仮に、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定した場合、共通接続された両薄膜トランジスタのゲートにカットオフレベルの信号電圧が印加されると、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態になるはずである。ところが、実際には画素内にも僅かながらプロセスパラメータのばらつきがあり、変換用ＴＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が低くなる場合がある。
【０１６９】
この時には、カットオフレベル以下の信号電圧でもサブスレッショルドレベルの微弱電流が駆動用ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し、画面のコントラスト低下が現れる。そこで、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。これにより、薄膜トランジスタのプロセスパラメータが画素内で変動しても、駆動用ＴＦＴ１１ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低くならない。
【０１７０】
ゲート長Ｌが比較的短い短チャネル効果領域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈが上昇する。一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート長Ｌに関わらず、ＴＦＴの閾値Ｖｔｈはほぼ一定である。この特性を利用して、駆動用ＴＦＴ１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長くしている。例えば、変換用ＴＦＴ１１ａのゲート長が７μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μｍ程度にする。
【０１７１】
変換用ＴＦＴ１１ａのゲート長が短チャネル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲート長が抑制領域Ｂに属するようにしても良い。これにより、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制することができるとともに、プロセスパラメータの変動による閾電圧低減を抑制可能とする。以上により、駆動用ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリーク電流を抑制してＥＬ素子１５の微発光を抑え、コントラスト改善に寄与可能である。
【０１７２】
図８に示した画素回路の駆動方法を簡潔に説明する。先ず、書き込み時には第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走査線が選択された状態でデータ線ｄａｔａに電流源ＣＳを接続することにより、変換用ＴＦＴ１１ａに輝度情報に応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じて制御される可変電流源である。このとき、変換用ＴＦＴ１１ａのゲート−ドレイン間はスイッチング用ＴＦＴ１１ｄによって電気的に短絡されているので（数３）式が成立し、変換用ＴＦＴ１１ａは飽和領域で動作する。したがって、そのゲート−ソース間には（数１）式で与えられる電圧Ｖｇｓが生ずる。
【０１７３】
次に、第１の走査線ｓｃａｎＡ、第２の走査線ｓｃａｎＢを非選択状態とする。詳しく述べると、まず第２の走査線ｓｃａｎＢを低レベルとしてスイッチング用ＴＦＴ１１ｄをｏｆｆ
状態とする。これによって、電圧Ｖｇｓがコンデンサ１９によって保持される。次に、第１の走査線ｓｃａｎＡを高レベルにしてｏｆｆ状態とすることにより、画素回路とデータ線ｄａｔａとが電気的に遮断されるので、その後はデータ線ｄａｔａを介して別の画素への書き込みを行うことができる。ここで、電流源ＣＳが信号電流の電流レベルとして出力するデータは、第２の走査線ｓｃａｎＢが非選択となる時点では有効とされるが、その後は任意のレベル（例えば、次の画素の書き込みデータ）とされて良い。
【０１７４】
駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａとゲート及びソースが共通接続されており、かつ共に小さな画素内部に近接して形成されているので、駆動用ＴＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ１１ｂを流れる電流は（数２）式で与えられ、これがすなわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆動用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素子１５での電圧降下を考慮してもなお（数３）式が成立するよう、十分な電源電位をＶｄｄ電圧に与えれば良い。
【０１７５】
なお、図６（ｂ）などと同様に、インピーダンスを増大させることなどを目的として、図９に図示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、これによってより良好な電流駆動を実現できる。他の事項は図６で説明しているので省略する。
【０１７６】
このようにして作製した図６、図８などで説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／ｃｍ2の一定電流密度で連続駆動させた。ＥＬ構造体においては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光色が得られた。
【０１７７】
（実施の形態５）
以下、図６、図８、図９などを用いた表示装置、表示モジュール、情報表示装置およびその駆動回路と駆動方法などについて説明をする。
【０１７８】
フルカラー有機ＥＬ表示パネルでは、開口率の向上が重要な開発課題になる。
開口率を高めると光の利用効率が上がり、高輝度化や長寿命化につながるためである。開口率を高めるためには、有機ＥＬ層からの光を遮るＴＦＴの面積を小さくすればよい。低温多結晶Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜１００倍の性能を持ち、その上、電流の供給能力が高いため、ＴＦＴのサイズを非常に小さくできる。したがって、有機ＥＬ表示パネルでは、画素トランジスタ、周辺駆動回路を低温ポリシリコン技術で作製することが好ましい。もちろん、アモルファスシリコン技術で形成してもよいが画素開口率はかなり小さくなってしまう。
【０１７９】
ゲートドライバ１２あるいはソースドライバ１４などの駆動回路をアレイ基板４９上に形成することにより、電流駆動の有機ＥＬ表示パネルで特に問題になる抵抗を下げることができる。つまり、ＴＣＰの接続抵抗がなくなる上に、ＴＣＰ接続の場合に比べて電極からの引き出し線が２〜３ｍｍ短くなり、配線抵抗が小さくなる。さらに、ＴＣＰ接続のための工程がなくなる、材料コストが下がるという利点がある。
【０１８０】
（実施の形態６）
次に、本発明のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図１０はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ１４が接続されている。ソースドライバ１４の出力段には映像信号のビット数に対応したカレントミラー回路が形成されている。例えば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線ごとに形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている。なお、１つのカレントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡ以下、特に１５ｎＡ以上３５ｎＡ以下にすることがよい。これはソースドライバ１４内のカレントミラー回路を構成するトランジスタの精度を確保するためである。
【０１８１】
また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。この回路の電圧（電流）出力値は、ＥＬ素子１５の閾値がＲＧＢで異なるので、Ｒ、Ｇ、Ｂで独立して設定できるように構成することが好ましい。
【０１８２】
以上、今までに説明してきた画素構成、アレイ構成、パネル構成などは、この後に説明する構成、方法、装置に適用されることは言うまでもない。
【０１８３】
有機ＥＬ素子には大きな温度依存性特性（温特）があることが知られている。
この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を作成する。この場合、選択するＥＬ材料で一義的に決定されるので、ソフト制御するマイコンなどを必要としない場合が多い。つまり、液晶材料により、一定のシフト量などに固定しておいてもよいということである。重要なのは発光色材料により温特が異なっている点であり、発光色ごとに最適な温特補償を行う必要がある点である。
【０１８４】
あるいは、温特補償をマイコンで行ってもよい。温度センサでＥＬ表示パネルの温度を測定し、測定した温度によりマイコン（図示せず）などで変化させる。また、切り替え時に基準電流などをマイコン制御などにより自動的に切り替えてもよいし、特定のメニューを表示できるように制御してもよい。また、マウスなどを用いて切り替えたり、ＥＬ表示装置の表示画面をタッチパネルにし、かつメニューを表示して特定箇所を押さえることにより切り替えできるように構成してもよい。
【０１８５】
本発明において、ソースドライバ１４は半導体シリコンチップで形成され、ガラスオンチップ（ＣＯＧ）技術でアレイ基板４９のソース信号線１８の端子と接続されている。ソース信号線１８などの信号線の配線にはクロム、アルミニウム、銀などの金属配線が用いられる。これは細い配線幅で低抵抗の配線が得られるからである。金属配線は画素が反射型の場合は工程が簡略できるので、画素の反射膜を構成する材料で、反射膜と同時に形成することが好ましい。
【０１８６】
本発明はＣＯＧ技術に限定されるものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバ１４などを積載し、表示パネルの信号線と接続した構成としてもよい。また、ソースドライバ１４は電源ＩＣ１０２を別途作製し、３チップ構成としてもよい。
【０１８７】
また、ＴＣＦテープを用いてもよい。ＴＣＦテープ向けフィルムは、ポリイミド・フィルムと銅（Ｃｕ）箔を、接着剤を使わずに熱圧着することができる。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ箔の上に溶解したポリイミドを重ねてキャスト成型する方法と、ポリイミド・フィルム上にスパッタリングで形成した金属膜の上にＣｕをメッキや蒸着で付ける方法がある。これらのいずれでもよいが、接着剤を使わずにポリイミド・フィルムにＣｕを付けるＴＣＰテープを用いる方法が最も好ましい。３０μｍ以下のリード・ピッチには、接着剤を使わないＣｕ貼り積層板で対応する。この接着剤を使わないＣｕ貼り積層板の形成方法の中で、Ｃｕ層をメッキや蒸着で形成する方法がＣｕ層の薄型化に適しているため、リード・ピッチの微細化に有利である。
【０１８８】
一方、ゲートドライバ１２は低温ポリシリコン技術で、画素のＴＦＴと同一のプロセスで形成されている。これは、ソースドライバ１４と比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリコン技術でも容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術などを用いてアレイ基板４９上に実装してもよい。また、画素ＴＦＴなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成されてもよく、有機材料で形成（有機ＴＦＴ）されてもよい。
【０１８９】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用のシフトレジスタ２２ｂとを内蔵する。各シフトレジスタ２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）と、スタートパルス（ＳＴｘ）で制御される。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。またその他にも、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ（図示せず）からの信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路と検査回路を内蔵する。
【０１９０】
シフトレジスタ２２のバッファ容量は小さいため、直接にはゲート信号線１７を駆動することができない。そのため、シフトレジスタ２２の出力とゲート信号線１７を駆動する出力ゲート２４間には少なくとも２つ以上のインバータ回路２３が形成されている。
【０１９１】
ソースドライバ１４を低温ポリシリコンなどのポリシリコン技術でアレイ基板４９上に直接形成する場合も同様であり、ソース信号線を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバのシフトレジスタ２２間には複数のインバータ回路２３が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項）は、ソースドライバおよびゲートドライバ回路に共通の事項である。例えば、図１０ではソースドライバ１４の出力が直接ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタ２２の出力には多段のインバータ回路２３が接続されて、インバータ回路の出力にはトランスファーゲートなど、アナログスイッチのゲートに接続されている。
【０１９２】
インバータ回路２３はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したように、ゲートドライバ１２のシフトレジスタ２２の出力端にはインバータ回路２３が多段に接続されており、その最終出力が出力ゲート２４に接続されている。なお、インバータ回路２３はＰチャンネルのみで構成してもよい。ただしこの場合は、インバータ回路ではなく単なるゲート回路として構成してもよい。
【０１９３】
各インバータ回路２３を構成するＰチャンネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、チャンネル長をＬ（ダブルゲート以上の場合は構成するチャンネルの幅もしくはチャンネル長を加算する）とし、シストレジスタに近いインバータの次数を１、表示側に近いインバータの次数をＮ（Ｎ段目）とする。
【０１９４】
インバータ回路２３の接続段数が多いと接続されているインバータ回路２３の特性差が多重（積み重なり）され、シフトレジスタ２２から出力ゲート２４までの伝達時間に差が生じる（遅延時間ばらつき）。例えば、極端な場合では、図１０において出力ゲート２４ａは１．０μｓｅｃ後（シフトレジスタからパルスが出力されてから起算）にオンしている（出力電圧が切り替わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ後（シフトレジスタからパルスが出力されてから起算）にオンしている（出力電圧が切り替わっている）という状態が生じる。
【０１９５】
したがって、シフトレジスタ２２と出力ゲート２４間に作製するインバータ回路２３数は少ない方がよいが、出力ゲート２４を構成するＴＦＴのチャンネルのゲート幅Ｗは非常に大きい方がよい。また、シストレジスタ２２の出力段のゲート駆動能力は小さいので、シフトレジスタを構成するゲート回路（ＮＡＮＤ回路など）で直接、出力ゲート２４を駆動することは不可能である。そのため、インバータを多段接続する必要があるが、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャンネル長）のサイズと、インバータ回路２３ｃのＷ３／Ｌ３のサイズの比が大きいと遅延時間が長くなり、また、インバータの特性がばらつきをも大きくする。
【０１９６】
図１１に遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でインバータ回路２３ｄとインバータ回路２３ｃのチャンネル長Ｌが同一で２Ｗ３＝Ｗ４であれば、（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおいて、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【０１９７】
図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続段数が多くなり、遅延時間ばらつきも大きくなることを示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほどインバータ回路２３から次段のインバータ回路２３への遅延時間が長くなることを示している。このグラフから遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【０１９８】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とＮチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【０１９９】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
さらに、シフトレジスタの出力端から出力ゲート（あるいはトランスファーゲート）間に形成されるインバータ回路２３の段数ｎは次式を満たすと遅延時間のばらつきも少なく良好である。
【０２００】
３≦ｎ≦８
モビリティμにも課題がある。Ｎチャンネルトランジスタのモビリティμｎが小さいとＴＧおよびインバータのサイズが大きくなり、消費電力等が大きくなる。また、ドライバの形成面積が大きくなり、パネルサイズも大きくなってしまう。一方、モビリティμｎが大きいとトランジスタの特性劣化を引き起こしやすいので、モビリティμｎは以下の範囲がよい。
【０２０１】
５０≦μｎ≦１５０
また、シフトレジスタ２２内のクロック信号のスルーレートは、５００Ｖ／μｓｅｃ以下にする。スルーレートが高いとＮチャンネルトランジスタの劣化が激しいからである。
【０２０２】
なお、図１０でシフトレジスタの出力にはインバータ回路２３を多段に接続するとしたが、ＮＡＮＤ回路でもよい。ＮＡＮＤ回路でもインバータを構成することができるからである。つまり、インバータ回路２３の接続段数とはゲートの接続段数と考えればよい。この場合も、今まで説明したＷ／Ｌ比等の関係が適用される。また、以上の図１０、図１１を用いて説明した事項は図４６、図４７、図４９などにも適用される。
【０２０３】
また、図１０などにおいて画素のスイッチングトランジスタがＰチャンネルの時は、最終段のインバータからの出力は、オン電圧Ｖｇｌがゲート信号線１７に印加され、オフ電圧Ｖｇｈがゲート信号線１７に印加される。逆に、画素のスイッチングトランジスタがＮチャンネルの時は、最終段のインバータからの出力は、オフ電圧Ｖｇｈがゲート信号線１７に印加され、オン電圧Ｖｇｌがゲート信号線１７に印加される。
【０２０４】
以上の実施例では、ゲートドライバを高温ポリシリコンあるいは低温ポリシリコン技術などで画素１６と同時に作製するとしたが、これに限定されるものではない。例えば、図１２に図示するように別途、半導体チップで作製したソースドライバ１４、ゲートドライバ１２を表示パネル８２に積載してもよい。
【０２０５】
また、表示パネル８２を携帯電話などの情報表示装置に使用する場合、ソースドライバ１４、ゲートドライバ１２を図１２に示すように、表示パネルの一辺に実装することが好ましい（なお、このように一辺にドライバＩＣを実装する形態を３辺フリー構成（構造）と呼ぶ。従来は、表示領域のＸ辺にゲートドライバ１２が実装され、Ｙ辺にソースドライバ１４が実装されていた）。表示画面２１の中心線が表示装置の中心になるように設計し易く、また、ドライバＩＣの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などを用いて３辺フリーの構成として作製してもよい（つまり、図１２のソースドライバ１４とゲートドライバ１２のうち、少なくとも一方をポリシリコン技術でアレイ基板４９に直接形成する）。
【０２０６】
なお、３辺フリー構成とは、アレイ基板４９に直接ＩＣを積載あるいは形成した構成だけでなく、ソースドライバ１４、ゲートドライバ１２などを取りつけたフィルム（ＴＣＰ、ＴＡＢ技術など）をアレイ基板４９の一辺（もしくはほぼ一辺）に貼りつけた構成も含む。つまり、２辺にＩＣが実装、あるいは取りつけられていない構成、配置あるいはそれに類似するすべてを意味する。
【０２０７】
図１２のように、ゲートドライバ１２をソースドライバ１４の横に配置すると、ゲート信号線１７はＣ辺に沿って表示画面２１まで形成される必要がある（図１３等参照）。
【０２０８】
なお、Ｃ辺に形成するゲート信号線１７のピッチは５μｍ以上１２μｍ以下にする。５μｍ未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまうからである。実験によれば、７μｍ以下で寄生容量の影響が顕著に発生し、さらに５μｍ未満では表示画面にビート状などの画像ノイズが激しく発生する。特に、ノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、低減１２μｍを越えると表示パネルの額縁幅Ｄが大きくなりすぎ実用的でない。
【０２０９】
前述の画像ノイズを低減するためには、ゲート信号線１７を形成した部分の下層あるいは上層に、グラントパターン（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン）を配置することにより低減できる。また、別途設けたシールド板（シールド箔（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン））をゲート信号線１７上に配置すればよい。
【０２１０】
図１３のＣ辺のゲート信号線１７はＩＴＯ電極で形成してもよいが、低抵抗化するため、ＩＴＯと金属薄膜とを積層して形成したり、金属膜で形成することが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはＩＴＯ上にクロム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施例でも同様である。
【０２１１】
図１４ではソースドライバ１４とゲートドライバ１２とを１チップ化（１チップドライバＩＣ１４ａ）している。１チップ化すれば、表示パネル８２へのＩＣチップの実装が１個で済む。したがって、実装コストも低減できる。また、１チップドライバＩＣ１４ａ内で使用する各種電圧も同時に発生させることができる。
【０２１２】
なお、ソースドライバ１４、ゲートドライバ１２、１チップドライバＩＣ１４ａはシリコンなどの半導体ウェハで作製し、表示パネル８２に実装するとしたがこれに限定されるものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル８２に直接形成してもよい。
【０２１３】
図１５では、ソースドライバ１４の両端にゲートドライバ１２ａ、１２ｂを実装する（あるいは形成する）としたがこれに限定されるのものではない。例えば、図１２に示すように、ソースドライバ１４に隣接した一方の側に１つのゲートドライバ１２を配置してもよい。なお、図１５などにおいて太い実線で図示した箇所はゲート信号線１７が並列して形成した箇所を示している。したがって、ｂの部分（画面下部）は走査信号線の本数分のゲート信号線１７が並列して形成され、ａの部分（画面上部）はゲート信号線１７が１本形成されている。
【０２１４】
なお、図１５のように、２つのゲートドライバ１２ａ、１２ｂを使用すると図１５のＣ辺に並列して形成するゲート信号線１７ａの本数が走査線数の１／２となる（画面の左右にゲート信号線数の１／２ずつ配置できるからである）。したがって、額縁が画面の左右で均等になるという特徴を持つようになる。
【０２１５】
本発明はゲート信号線１７の走査方向と、画面分割にも特徴がある。例えば、
図１５ではゲートドライバ１２ａが画面上部のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂが画面下部のゲート信号線１７ａと接続されている。ゲート信号線１７の走査方向も矢印Ａで示すように画面の上部から下部の方向である。なお、ソース信号線１８は画面上部と画面下部で共通である。
【０２１６】
図１６ではゲートドライバ１２ａが画面上部の隣接したゲート信号線１７と異なるように接続されている。ゲートドライバ１２ａは奇数番目のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂは偶数番目のゲート信号線１７ａと接続されている。ゲート信号線の走査方向は、ゲート信号線１７ｂは画面上部から下部の方向である（矢印Ａ）。ゲート信号線１７ａは画面下部から上部の方向である（矢印Ｂ）。このように、ゲート信号線１７をゲートドライバ１２と接続することにより、また、ゲート信号線の走査方法を所定の方向とすることにより、表示画面２１に輝度傾斜が発生せず、フリッカの発生も抑制することができる。なお、ソース信号線１８は画面上部と画面下部で共通である。ただし、画面の上下で分割してもよいことは言うまでもない。以上の事項は他の実施例にも適用される。
【０２１７】
１チップ化している図１４でもゲートドライバ１２ａが画面上部のゲート信号線１７ｂと接続されている。また、ゲートドライバ１２ｂが画面下部のゲート信号線１７ａと接続されている。ゲート信号線１７ｂの走査方向は矢印Ａで示すように、画面の上部から下部の方向である。ゲート信号線１７ａの走査方向は矢印Ｂで示すように、画面の下部から上部の方向である。なお、ソース信号線１８は画面上部と画面下部で共通である。このように、ゲート信号線１７をゲートドライバ１２と接続することにより、また、ゲート信号線の走査方法を所定の方向とすることにより、表示画面２１に輝度傾斜が発生せず、フリッカの発生も抑制することができる。
【０２１８】
なお、１チップドライバＩＣ１４ａはシリコンなどの半導体ウェハで作製し、
表示パネル８２に実装するとしたがこれに限定されるものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル８２に直接形成してもよい。また、画面の上部を駆動するドライバＩＣを表示画面の上辺に配置し、画面の下部を駆動するドライバＩＣを表示画面の下辺に配置してもよい（つまり、実装ＩＣは２チップとなる）。以上の事項は他の本発明の実施例にも適用される。
【０２１９】
図１４および図１５では画面を中央部で分割するように表現したが、これに限定されるものではない。例えば、図１５の場合は、表示画面２１ａを小さくし、表示画面２１ｂを大きくしてもよい。この表示画面２１ａをパーシャル表示領域とし（図１７参照）、主として時刻表示や日付表示を行い、低消費電力モードで使用する。図１４および図１５ではゲート信号線１７ｂで表示画面２１ａを表示し、ゲート信号線１７ａで表示画面２１ｂを表示している。
【０２２０】
また、図１７などでは、図１８で図示するように、表示画面２１ａを３辺フリーの構成とし、表示画面２１ｂを従来のソースドライバ１４とゲートドライバ１２を別個の辺に配置する構成としてもよい。つまり、ゲート信号線１７ａとソース信号線１８ａは１チップドライバＩＣ１４ａから出力するということである。
【０２２１】
また、図１９に図示するように、表示画面２１を２１ａと２１ｂの２つの画面に分割し、それぞれの画面に対応するソースドライバ１４、ゲートドライバ１２を配置してもよい。図１９では各ソースドライバ１４から出力する映像信号の書き込み時間が他の実施例と比較して２倍になるので、十分に画素に信号を書き込むことができる。また、図２０に図示するように、表示画面２１は１つにして画面の上下に各１つずつソースドライバ１４を配置してもよい。このことは、ゲートドライバ１２に対しても同様に適用できる。
【０２２２】
なお、以上の実施例はゲート信号線１７を平行に形成し、画素領域まで配線する構成であったが、これに限定されるものではなく、図２１に図示するようにソース信号線１８を１辺に平行に配線するように構成してもよいことは言うまでもない。
【０２２３】
図１７、図１８、図１９などにおいて、表示画面２１ａと２１ｂでフレームレート（駆動周波数または単位時間（１秒間）あたりの画面書き換え回数）を変化させたりすることも低消費電力化に有効な手段である。また、表示画面２１ａと２１ｂで表示色数または表示色を変化させるのも低消費電力化に有効である。
【０２２４】
図６で図示した構成では、ＥＬ素子１５のカソードはＶｓ１電位に接続されている。しかし、各色を構成する有機ＥＬの駆動電圧が異なるという問題がある。例えば、単位平方センチメートルあたり０．０１Ａの電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖである。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したがって、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄのソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオフリーク電流も異なることになる。オフリーク電流が発生し、かつオフリーク特性が各色で異なると、色バランスのずれた状態でフリッカが発生する、発光色に相関してガンマ特性がずれるという複雑な表示状態となる。
【０２２５】
この課題に対応するため、本発明では図２２に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１つのカソード電極の電位を他色のカソード電極の電位と異ならせるように構成している。具体的には、図２２ではＢをカソード電極５３ａとし、ＧとＲをカソード電極５３ｂとしている。
【０２２６】
カソード電極５３ａは、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスクを用いるのは、有機ＥＬが水に弱くエッチングなどを行うことができないからである。メタルマスク（図示せず）を用いて、カソード電極５３ａを蒸着し、同時にコンタクトホール５２ａに接続する。そして、コンタクトホール５２ａによりＢカソード配線５１ａと電気的接続を取ることができる。
【０２２７】
カソード電極５３ｂも同様に、各色の有機ＥＬを塗り分けたメタルマスク技術を用いて形成する。メタルマスク（図示せず）を用いて、カソード電極５３ｂを蒸着し、同時にコンタクトホール５２ｂに接続する。コンタクトホール５２ｂによりＲＧカソード配線５１ｂと電気的接続を取ることができる。なお、カソード電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となるように形成するとよい。
【０２２８】
以上の構成により、カソード電極５３ａと５３ｂには異なる電圧を印加することができるから、図６のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、少なくとも１色のＥＬ素子に印加する電圧を変化させることができる。なお、図２２において、ＲＧは同一のカソード電極５３ｂとしたがこれに限定されるものではなく、ＲとＧで異なるカソード電極となるように構成してもよい。
【０２２９】
以上のように構成することにより、各色でトランジスタのソース−ドレイン電圧（ＳＤ電圧）間でのオフリーク電流の発生、キンク現象を防止することができる。したがって、フリッカが発生せず、発光色に相関してガンマ特性がずれるということもなく、良好な画像表示を実現できる。
【０２３０】
また、図６のＶｓ１をカソード電圧とし、このカソード電圧を各色で異なるようにするとしたがこれに限定されるものではなく、アノード電圧Ｖｄｄを各色で異なるように構成してもよい。例えば、Ｒ画素のＶｄｄ電圧を８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成としてもよい。これらのアノード電圧、カソード電圧は±１Ｖの範囲で調整できるように構成されることが好ましい。
【０２３１】
パネルサイズが２インチ程度であっても、Ｖｄｄ電圧と接続されるアノードからは１００ｍＡ近く電流が出力される。そのため、アノード配線（電流供給線）２０の低抵抗化は必須である。この課題に対応するため、本発明では図１８で図示するように、アノード配線６３を表示領域の上側と下側から供給している（両端給電）。以上のように両端給電することにより、画面の上下での輝度傾斜の発生がなくなる。
【０２３２】
発光輝度を高めるためには画素電極４８を粗面化するとよい。この構成を図５に示す。まず、画素電極４８を形成する箇所にスタンパ技術を用いて微細な凹凸を形成する。画素が反射型の場合は、スパッタリング法で約２００ｎｍのアルミニウムの金属薄膜を形成して画素電極４８を形成する。画素電極４８が有機ＥＬと接する箇所には凸部が設けられ、粗面化される。なお、単純マトリックス型表示パネルの場合は、画像電極４８はストライプ状電極とする。また、凸部は凸状だけに限定されるものではなく、凹状でもよい。また、凹と凸とを同時に形成してもよい。
【０２３３】
突起の大きさは直径４μｍ程度、隣接間距離の平均値を１０μｍ、２０μｍ、
４０μｍにし、それぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ2、
１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ2として輝度測定を行ったところ、突起の単位面積密度が大きくなるほど発光輝度が強くなることがわかった。したがって、画素電極４８上の突起の単位面積密度を変えることで、画素電極の表面状態を変えて発光輝度を調整できることがわかった。検討によれば、突起の単位面積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とすることで良好な結果を得ることができた。
【０２３４】
有機ＥＬは自己発光素子である。この発光による光がスイッチング素子としてのＴＦＴに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりＴＦＴなどのスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０２３５】
この課題に対処するため、本発明では図２４に示すように、ゲートドライバ１２（場合によってはソースドライバ１４）の下層、画素ＴＦＴ１１の下層に遮光膜９１を形成している。遮光膜９１はクロムなどの金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１１のパターニングが困難になるからである。
【０２３６】
遮光膜９１上に２０ｎｍ以上１００ｎｍ以下の無機材料からなる平滑化膜７１ａを形成する。あるいは、この遮光膜９１のレイヤーを用いてコンデンサ１９の一方の電極を形成してもよい。この場合、平滑化膜７１ａは極力薄く作り、コンデンサの容量値を大きくすることが好ましい。また、遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１の表面に形成し、この酸化シリコン膜をコンデンサ１９の誘電体膜として用いてもよい。平滑化膜７１ｂ上にはＨＡ構造の画素電極が形成される。
【０２３７】
ゲートドライバ１２などは裏面だけでなく、表面からの光の進入も抑制するべきである。なぜなら、ホトコンの影響により誤動作するからである。したがって、本発明において、カソード電極が金属膜の場合は、ゲートドライバ１２などの表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０２３８】
しかし、ゲートドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作、あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明ではゲートドライバ１２などの上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。基本的に有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有機ＥＬ膜を形成することにより、カソードとゲートドライバ間が隔離され、前述の課題を解消することができる。
【０２３９】
一方、カソード電極が透明電極の場合、つまり、画素電極を反射タイプとし共通電極を透明電極（ＩＴＯ、ＩＺＯなど）にする光上取り出しの構造の場合は、透明電極のシート抵抗値が問題となる。なぜなら、透明電極は高抵抗であるが、有機ＥＬのカソードには高い電流密度で電流を流す必要があるからである。したがって、ＩＴＯ膜の単層でカソード電極を形成すると発熱により加熱状態となったり、表示画面に極度の輝度傾斜が発生したりする。
【０２４０】
この課題に対応するため、カソード電極の表面に金属薄膜からなる低抵抗化配線９２を形成している。低抵抗化配線９２は液晶表示パネルのブラックマトリックス（ＢＭ）と同様の構成（クロムまたはアルミ材料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置（画素電極間、ゲートドライバ１２の上など）である。ただし、有機ＥＬではＢＭを形成する必要はないから機能は全く異なる。なお、低抵抗化配線９２は透明電極７２の表面に限定されるものではなく、裏面（有機ＥＬ膜と接する面）に形成してもよい。また、ＢＭ状に形成した金属膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉなどの合金あるいは積層構造体など、アルミニウム、マグネシウム、インジウム、銅または各々の合金等を用いてもよい。なお、ＢＭ上には腐食などを防止するため、さらにＩＴＯ、ＩＺＯ膜を積層し、また、ＳｉＮｘ、ＳｉＯ2などの無機薄膜、あるいはポリイミドなどの有機薄膜を形成する。
【０２４１】
図８に示す画素は駆動用ＴＦＴ１１ｂと変換用ＴＦＴ１１ａとがカレントミラーの関係にあり、これらの特性（閾値Ｖｔ、Ｓ値、モビリティμなど）が一致していなければならない。また、図６の画素においても、各ＴＦＴの特性が一致していることが好ましいことは言うまでもない。
【０２４２】
画素１６のＴＦＴ１１を構成する半導体膜は、低温ポリシリコン技術において、レーザアニールにより形成するのが一般的である。このレーザアニールの条件のばらつきがＴＦＴ１１特性のばらつきとなる。しかし、１画素１６内のＴＦＴ１１の特性が一致していれば、図６、図８などの電流プログラムを行う方式においては、所定の電流がＥＬ素子１５に流れるように駆動することができる。この点は、電圧プログラムにない利点である。
【０２４３】
この課題に対して、本発明では図２５に示すように、アニールの時のレーザー照射スポット２３０をソース信号線１８と平行に照射する。また、１画素列に一致するようにレーザー照射スポット２３０を移動させる。もちろん、１画素列に限定されるものではなく、例えば、図２５のＲＧＢを１画素１６という単位でレーザーを照射してもよい（この場合は、３画素列ということになる）。特に、画素はＲＧＢの３画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂの各画素は縦長の画素形状となる。そのため、画素１６内に形成されるＴＦＴ１１の配置は、図２５に図示するように縦方向に配置される（変換用ＴＦＴ１１ａ、駆動用ＴＦＴ１１ｂ）。したがって、レーザー照射スポット２３０を縦長にしてアニールすることにより、１画素内ではＴＦＴ１１の特性ばらつきが発生しないようにすることができる。
【０２４４】
一般的に、レーザー照射スポット２３０の長さは１０インチというように固定値である。このレーザー照射スポット２３０を移動させるのであるから、１つのレーザー照射スポット２３０を移動できる範囲内におさめられるようにパネルを配置する必要がある（つまり、パネルの表示画面２１の中央部でレーザー照射スポット２３０が重ならないようにする）。
【０２４５】
図２６の構成では、レーザー照射スポット２３０の長さの範囲内に３つのパネルが縦に配置されるように形成されている。レーザー照射スポット２３０を照射するアニール装置はガラス基板２４１の位置決めマーカ２４２ａ、２４２ｂを認識してレーザー照射スポット２３０を移動させる。位置決めマーカ２４２の認識はパターン認識装置で行う。アニール装置（図示せず）は位置決めマーカ２４２を認識し、画素列の位置を割り出す。そして、ちょうど画素列位置に重なるようにレーザー照射スポット２３０を照射してアニールを順次行う。
【０２４６】
図６に示すように、ゲート信号線１７ａは行選択期間に導通状態（ここでは図６のＴＦＴ１１がＰチャネルトランジスタであるためローレベルで導通となる）となり、ゲート信号線１７ｂは非選択期間時に導通状態となる。
【０２４７】
ソース信号線の状態が階調０表示状態であったときに、階調１に対する電流値を印加し、行選択期間を７５μ秒で動作させると、図２７の実線ａに示すように、ソース信号線１８の寄生容量が増加すると、ＥＬ素子１５に出力される電流値が減少する。
【０２４８】
図２７の点線ｂは実線ａに比べて階調１に対する電流値を１０倍流した場合であり、ソース信号線１８の寄生容量の増加に対し、ＥＬ素子１５に出力される電流値の減少割合は小さくなる。所定電流値に対し、１０％程度のばらつきは人間の目にとって輝度の差として観測できないことから、１０％程度の低下を認めるとすると許容されるソース容量は実線ａでは２ｐＦ以下、点線ｂでは２５ｐＦ以下となる。
【０２４９】
ソース信号線１８の電流値変化に要する時間ｔは、浮遊容量の大きさをＣ、ソース信号線の電圧をＶ、ソース信号線に流れる電流をＩとすると、ｔ＝Ｃ・Ｖ／Ｉであるため、電流値を１０倍大きくできることは電流値変化に要する時間が１／１０近くまで短くできる、またはソース容量が１０倍になっても所定の電流値に変化できるということを示す。したがって、短い水平走査期間内に所定の電流値を書き込むためには電流値を増加させることが有効である。
【０２５０】
入力電流を１０倍にすると出力電流も１０倍となり、ＥＬ素子の輝度が１０倍となるよう所定の輝度を得るために、図６のスイッチング用ＴＦＴ１１ｄの導通期間を従来の１／１０とし、発光期間を１／１０とすることで、所定輝度を表示するようにした。つまり、ソース信号線１８の寄生容量の充放電を十分に行い、所定の電流値を画素１６の変換用ＴＦＴ１１ａに対してプログラムを行うためには、ソースドライバ１４から比較的大きな電流を出
力する必要がある。しかし、このように大きな電流をソース信号線１８に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がＥＬ素子１５に流れる。例えば、１０倍の電流でプログラムすれば、当然１０倍の電流がＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝度で発光する。つまり、所定の発光輝度にするためには、ＥＬ素子１５に流れる時間を１／１０にすればよい。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。
【０２５１】
なお、１０倍の電流値を画素の変換用ＴＦＴ１１ａ（正確にはコンデンサ１９の端子電圧を設定している）に書き込み、ＥＬ素子１５のオン時間を１／１０にするとしたがこれは一例である。場合によっては、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆に、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込み、ＥＬ素子１５のオン時間を２倍にする場合もあるであろう。本発明は、画素への書き込み電流を所定値以外の値にし、ＥＬ素子１５に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、Ｎ倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説明する。しかし、これに限定されるものではなく、Ｎ１倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ２倍（Ｎ１とＮ２とは異なる）としてもよいことは言うまでもない。
【０２５２】
また、説明を容易にするため、１Ｆ（１フィールドまたは１フレーム）を基準にしてこの１Ｆを１／Ｎにするとして説明する。しかし、１画素行が選択され、電流値がプログラムされる時間（通常、１水平走査期間（１Ｈ））があるし、また、走査状態によっては誤差も生じるので、以上の説明はあくまでも説明を容易にするための便宜状の問題だけであり、これに限定されるものではない。
【０２５３】
有機（無機）ＥＬ表示装置は、ＣＲＴのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題を発生させる。
【０２５４】
本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。動画データ表示を、この間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。また、間欠表示を実現するが、回路のメインクロックは従来と変わらない。したがって、回路の消費電力が増加することもない。
【０２５５】
液晶表示パネルの場合は、光変調をする画像データ（電圧）は液晶層に保持されており、黒挿入表示を実施しようとすると液晶層に印加しているデータを書き換える必要がある。そのため、ソースドライバ１４の動作クロックを高くし、画像データを黒表示データと交互にソース信号線１８に印加しなければならないので、黒挿入表示（黒表示などの間欠表示）を実現しょうとするためには回路のメインクロックをあげる必要がある。また、時間軸伸張を実施するための画像メモリも必要になる。
【０２５６】
しかし、本発明のＥＬ表示パネルの画素構成では、図６、図４７、図５２〜５６、図５９〜図６３、図７１、図７４、図７５、図９５などに示すように、画像データはコンデンサ１９に保持されており、このコンデンサ１９の端子電圧に対応する電流をＥＬ素子１５に流している。したがって、画像データは液晶表示パネルのように光変調層に保持されているのではない。
【０２５７】
本発明はスイッチング用ＴＦＴ１１ｄ、あるいはＴＦＴ１１ｅなどをオンオフさせるだけでＥＬ素子１５に流す電流を制御する。つまり、ＥＬ素子１５に流れる電流Ｉｗをオフしても、画像データはそのままコンデンサ１９に保持されている。したがって、次のタイミングでスイッチング素子などをオンさせ、ＥＬ素子１５に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明では黒挿入表示（黒表示などの間欠表示）を実現しようとする際においても回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないため、画像メモリも不要である。また、有機ＥＬ素子１５は電流を印加してから発光するまでの時間が短く高速応答である。そのため、動画表示に適し、さらに間欠表示を実施することにより従来のデータ保持型の表示パネル（液晶表示パネル、ＥＬパネルなど）の問題である動画表示の問題を解決できる。
【０２５８】
図２８に示すように、ゲート信号線１７ｂは従来導通期間が１Ｆ（電流プログラム時間を０とした時、通常プログラム時間は１Ｈであり、ＥＬ表示装置の画素行数は少なくとも１００行以上であるので、１Ｆとしても誤差は１％以下である）とし、Ｎ＝１０とすれば、図２７によると、最も変化に時間のかかる階調０から階調１へもソース容量が２０ｐＦ程度であれば７５μ秒程度で変化できる。これは、２型程度のＥＬ表示装置であればフレーム周波数６０Ｈｚで駆動できることを示している。
【０２５９】
更に、大型の表示装置でソース容量が大きくなる場合は、ソース電流を１０倍以上にしてやればよい。一般に、ソース電流値をＮ倍にした場合、ゲート信号線１７ｂ（ＴＦＴ１１ｄ）の導通期間を１Ｆ／Ｎとすればよい。これにより、テレビ、モニター用の表示装置などにも適用が可能である。
【０２６０】
以下、図面を参照しながら、さらに詳しく説明をする。まず、図６の寄生容量４０４は、ソース信号線間の結合容量、ソースドライバ１４のバッファ出力容量、ゲート信号線１７とソース信号線１８とのクロス容量などにより発生する。この寄生容量４０４は通常１０ｐＦ以上となる。電圧駆動の場合、ソースドライバ１４からは低インピーダンスで電圧がソース信号線１８に印加されるため、寄生容量４０４が多少大きくとも駆動では問題とならない。
【０２６１】
しかし、電流駆動において、特に黒レベルの画像表示では５ｎＡ以下の微小電流で画素のコンデンサ１９をプログラムする必要がある。したがって、寄生容量４０４が所定値以上の大きさで発生すると、１画素行にプログラムする時間（通常１Ｈ以内、ただし、２画素行を同時に書き込む場合もあるので１Ｈ以内に限定されるものではない）内に寄生容量を充放電することができない。１Ｈ期間で充放電できなければ、画素への書き込み不足となり、解像度が全くでない。
【０２６２】
図６の画素構成の場合、図７（ａ）に示すように、電流プログラム時は、プログラム電流Ｉ１がソース信号線１８に流れる。この電流Ｉ１が変換用ＴＦＴ１１ａを流れ、プログラム電流Ｉ１を流す電流が保持されるように、コンデンサ１９のＶ１が設定（プログラム）される。このとき、スイッチング用ＴＦＴ１１ｄはオープン状態（オフ状態）である。
【０２６３】
次に、ＥＬ素子１５に電流を流す期間は図７（ｂ）のようにＴＦＴ１１が動作する。つまり、ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、変換用ＴＦＴ１１ａ、取込用ＴＦＴ１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧Ｖｇｌが印加され、スイッチング用ＴＦＴ１１ｄがオンする。
【０２６４】
今、プログラム電流Ｉ１が本来流す電流（所定値）のＮ倍であるとすると、図７（ｂ）のＥＬ素子１５に流れる電流もＩ１となる。したがって、所定値のＮ倍の輝度でＥＬ素子１５は発光する。
【０２６５】
そこで、スイッチング用ＴＦＴ１１ｄを本来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期間（Ｎ−１）／Ｎをオフさせれば、１Ｆ全体の平均輝度は所定の輝度となる。この表示状態は、ＣＲＴが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の１／Ｎ（全画面を１とする）が点灯している点である（ＣＲＴでは、点灯している範囲は１画素行（厳密には１画素）である）。
【０２６６】
本発明では、この１／Ｎの画像表示領域が図２９（ａ１）に示すように、表示画面２１の上から下に移動する。本発明では、１Ｆ／Ｎ期間の間だけ、ＥＬ素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／Ｎ）は電流が流れない。したがって、画像は間欠表示となるが、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。
【０２６７】
この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。液晶表示パネル（本発明以外のＥＬ表示パネル）では、１Ｆの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ぼけとなっていた（画像の輪郭ぼけ）。しかし、本発明では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができるのである。
【０２６８】
また、ＥＬ表示装置では、黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のようなコントラスト低下もない。また、図７に示すように、スイッチング用ＴＦＴ１１ｄをオンオフ操作するだけで、間欠表示を実現することができる。これは、コンデンサ１９に画像データがメモリされているためである。つまり、各画素１６に、画像データは１Ｆの期間中は保持されている。この保持されている画像データに相当する電流をＥＬ素子１５に流すか否かをスイッチング用ＴＦＴ１１ｄの制御により実現しているのである。
【０２６９】
したがって、間欠表示を実現する場合としない場合では、１画素を構成するＴＦＴ１１の個数に変化はない。つまり、画素構成はそのままで、ソース信号線１８の寄生容量４０４の影響を除去し、良好な電流プログラムを実現している。その上、ＣＲＴに近い動画表示を実現しているのである。
【０２７０】
また、ゲートドライバ１２の動作クロックはソースドライバ１４の動作クロックに比較して十分に遅いため、回路のメインクロックが高くなるということはない。また、Ｎの値の変更も容易である。
【０２７１】
画像表示方向（画像書き込み方向）は図３０に図示するように、第１フィールド目では画面の上から下方向とし（図３０（ａ））、次の第２フィールド目では画面の下から上方向（図３０（ｂ））としてもよい。つまり、図３０（ａ）と図３０（ｂ）とを交互に繰り返せばよいのである。
【０２７２】
さらに、図３１に図示するように、第１フィールド目では画面の上から下方向とし（図３１（ａ））、一旦全画面を黒表示（非表示領域）３１２とした後（図３１（ｂ））、次の第２フィールド目では画面の下から上方向（図３１（ｃ））とし、また一旦全画面を黒表示（非表示領域）３１２としてもよい（図３１（ｄ））。つまり、図３１（ａ）から図３１（ｄ）の状態を交互に繰り返せばよいのである。
【０２７３】
なお、図３０、図３１などにおいて、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定されるものではない。以上の事項は他の本発明の実施例でも同様である。
【０２７４】
図３１（ａ）は画像表示領域３１１を１／Ｎとし、非表示領域３１２を（Ｎ−１）／Ｎとしている（ただし、これは理想状態の場合である。現実にはコンデンサ１９、変換用ＴＦＴ１１ａのＳＧ容量による突き抜けがあるので異なる）。つまり、画像表示領域３１１を１つにした場合である。画像表示領域３１１は矢印に示すように、画面の上から下方向に移動する（図２９（ａ１）→図２９（ａ２）→図２９（ａ３）→図２９（ａ１）→）。ただし、この画像表示領域３１１の移動は画面の上から下方向に移動することに限定されるものではなく、画面の下から上方向に移動するとしてもよい。また、１フレーム目（１フィールド目）は画面の上から下方向に移動させ、次の２フレーム目（２フィールド目）は画面の下から上方向に移動するように走査（操作）してもよいことは言うまでもない。また、画面の右から左、あるいは画面の左から右に走査（操作）してもよい。
【０２７５】
図２８は動作タイミング波形である。先にも記載したように、１Ｆの期間で１画面が表示されるとし、１Ｈの期間で電流プログラムされるとしている。図２８（ａ）は図６（ａ）、（ｂ）におけるゲート信号線１７ａのタイミング波形を示す。また、図２８（ｂ）は、ゲート信号線１７ｂのタイミング波形を示す。基本的には、ゲート信号線１７ｂがオン電圧Ｖｇｌとなった時にスイッチング用ＴＦＴ１１ｄが導通し（期間は１Ｆ／Ｎ）、ＥＬ素子１５にピーク電流が所定電流Ｉ１のＮ倍の電流が流れ、ＥＬ素子１５は所定輝度ＢのＮ倍の輝度（Ｎ・Ｂ）で発光する。１Ｆ（（Ｎ−１）／Ｎ）の期間はスイッチング用ＴＦＴ１１ｄがオフ状態となる。このゲート信号線の制御は図１０のように、ゲートドライバ１２内の２つのシフトレジスタ（２２ａ、２２ｂ）を制御することにより容易に実現できる。シフトレジスタ２２ａはゲート信号線１７ａの制御データを保持（走査）し、シフトレジスタ２２ｂはゲート信号線１７ｂの制御データを保持（走査）すればよいからである。
【０２７６】
図３２はゲート信号線１７ｂの波形を示す。図３２（ａ）を第１画素行目のゲート信号線１７ｂの電圧波形とすると、図３２（ｂ）は第１画素行目に隣接した第２画素行目のゲート信号線１７ｂの電圧波形を示す。同様に、図３２（ｃ）は次の第３画素行目のゲート信号線１７ｂの電圧波形、図３２（ｄ）は第４画素行目のゲート信号線１７ｂの電圧波形を示す。
【０２７７】
以上のように、各画素行で、ゲート信号線１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印加していく。このように走査することにより、ＥＬ素子１５が点灯している時間を１Ｆ／Ｎに規定しながら、順次点灯する画素行をシフトさせることができるので、各画素行でゲート信号線１７ｂの波形を同一にし、シフトさせることは容易である。図１０のシフトレジスタ２２ａ、２２ｂに印加するデータであるＳＴ１、ＳＴ２を制御すればよいからである。例えば、入力ＳＴ２がＬレベルの時、ゲート信号線１７ｂにオン電圧Ｖｇｌが出力され、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂにオフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ２を１Ｈに同期したクロックＣＬＫ２でシフトしていくだけである。
【０２７８】
同様に、図２８（ａ）に示すゲート信号線１７ａの波形の作成も容易である。
図１０のシフトレジスタ２２ａの入力データであるＳＴ１を制御すればよいからである。例えば、入力ＳＴ１がＬレベルの時、ゲート信号線１７ａにオン電圧Ｖｇｌが出力され、入力ＳＴ１がＨレベルの時、ゲート信号線１７ａにオフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１７ａに印加するＳＴ１を１Ｈの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ１を１Ｈに同期したクロックＣＬＫ１でシフトしていくだけである。
【０２７９】
図２９（ｂ）は画像表示領域３１１を１／（２Ｎ）とし、２つの画像表示領域３１１ａ、３１１ｂを矢印に示すように、画面の上から下方向に移動した例である（図２９（ｂ１）→図２９（ｂ２）→図２９（ｂ３）→図２９（ｂ１）→）。ただし、この画像表示領域３１１ａ、３１１ｂの移動は画面の上から下方向に移動することに限定されるものではなく、画面の下から上方向に移動するとしてもよい。また、１フレーム目（１フィールド目）は画面の上から下方向に移動させ、次の２フレーム目（２フィールド目）は画面の下から上方向に移動するように走査（操作）してもよいことは言うまでもない。また、画面の右から左、あるいは画面の左から右に走査（操作）してもよい。
【０２８０】
さらに、図２９（ｃ）は画像表示領域３１１を１／（３Ｎ）とし、３つの画像表示領域３１１ａ、３１１ｂ、３１１ｃを矢印に示すように、画面の上から下方向に移動した例である（図２９（ｃ１）→図２９（ｃ２）→図２９（ｃ３）→図２９（ｃ１）→）。
【０２８１】
図２９（ｂ）、（ｃ）に示すように、画像表示領域３１１を複数に分割すればするほど、画像表示全体のフレームレート（１秒間に画面を書く回数、例えばフレームレート６０とは、１秒間に６０回画面を書き換えること）を低下させることができる。フレームレートを低下させれば、その分、回路の動作クロックを低下させることができるから消費電力を小さくできる。つまり、ＥＬ素子１５の発光期間が短くなり、かつ見かけ上の瞬時輝度が高くなり、その上、画像表示領域３１１と非表示領域３１２とが高速に繰り返されるため、フリッカが低減する。したがって、フレームレートを低減することができる。
【０２８２】
以上のように駆動させることで、１フレーム（１フィールド）内に点灯する回数を増やし、フリッカを低減させることができる。ＥＬ素子の点灯においては点灯回数を増やすことで周波数成分が高くなることから人間の目に観測されにくくなる。例えば、１回あたりの点灯期間を１／７にして１フレームに７回点灯させると、フレーム周波数が３０Ｈｚにおいてもフリッカのない表示が実現できた。
【０２８３】
スイッチング用ＴＦＴ１１ｄのオンオフを制御することにより、画像の輝度を調整（可変）することができる。例えば、図２９（ａ）の場合（画像表示領域３１１が１つの場合）は、非表示領域３１２の面積を変化させることにより、表示画面２１の明るさが変化する（図３３（ａ１）より図３３（ａ２）の方が暗く、図３３（ａ２）より図３３（ａ３）の方が暗い）。
【０２８４】
同様に、図２９（ｂ）の場合（画像表示領域３１１が２つの場合）は、図３３（ｂ１）より図３３（ｂ２）の方が暗く、図３３（ｂ２）より図３３（ｂ３）の方が表示画面２１の表示輝度が暗くなる。また、図２９（ｃ）の場合（画像表示領域３１１が３つの場合、つまり３以上）も同様である（図３３（ｃ１）より図３３（ｃ２）の方が暗く、図３３（ｃ２）より図３３（ｃ３）の方が暗くなる）。
【０２８５】
なお、図２９では画像表示領域３１１は表示画面２１上を走査するとしたが、これに限定されるものではなく、図３３（ｃ１）、（ｃ２）に図示するように、１フレーム（１フィールド）目は全画面を非表示領域３１２とし、次の２フレーム（２フィールド）目は全画面を画像表示領域３１１としてもよい。つまり、全画面を画像表示状態と非点灯状態とを交互に繰り返す。ただし、画像表示時間と、非点灯時間とを等時間に限定するものではない。例えば、画像表示時間を１Ｆ／４とし、非点灯時間を３Ｆ／４としてもよい。このように、画像表示時間と、非点灯時間との割合を変化させることによっても画像の表示輝度を変化（調整）することができる。
【０２８６】
いずれにせよ、図３４に示すように、Ｎの値を変化させることにより、画像の表示輝度Ｂはリニアに変化させることができる。また、Ｎの値を制御するだけで容易に画像の明るさを可変できる。
【０２８７】
図３５は、本発明の表示輝度を調整（制御）する回路のブロック図である。フレームメモリ（フィールドメモリ）３５４には、外部から入力された映像データが蓄積される。ＣＰＵ３５３は蓄積された映像データを用いて演算をする。演算は、映像データの最大輝度、最適輝度、平均輝度、輝度分布のうち少なくとも１つ以上を用いる。また、連続する映像データの各フレームの最大輝度、最適輝度、平均輝度、輝度分布およびその変化割合も考慮する。
【０２８８】
演算した結果は輝度メモリ３５２にストアされる。輝度メモリ３５２とは画像の明るさを補正したデータである。例えば、海岸などの明るい画面では画像の平均輝度を明るく補正し、その画像データ内で比較的暗い部分があるときは、実際値よりも暗い画像データに変換する。また、夜の画面などでは、画像が全体的に暗いため、比較的明るい部分をより明るく補正する。
【０２８９】
カウンタ回路３５１は図３４のＮ値をいくらにするかをカウントする回路である。ゲート信号線１７ｂの波形においてＮ値をリアルタイムで変化させる。Ｎ値は時間であるから、カウンタでカウントすることにより容易に変化させることができ、画像の明るさを変更できる。
【０２９０】
切り替え回路３５５は画素１６のＴＦＴ１１をオンさせる電圧Ｖｇｌとオフさせる電圧Ｖｇｈ（画素ＴＦＴ１１がＰチャンネルの場合であり、Ｎチャンネルではその逆である）を切り替える回路である。つまり、カウンタ回路３５１の出力に基づき、図２８（ｂ）に示す１Ｆ／Ｎの期間を変化させる。したがって、表示画面２１の明るさをリアルタイムで容易に可変することができる。
【０２９１】
映像信号データに応じて表示輝度をリアルタイムで制御する。このように制御することにより、明るさ表現のダイナミックレンジを実質上３倍以上に拡大することができる。また、ＥＬ表示装置は、ＥＬ素子に電流を流さない時は完全に黒表示（非点灯）となるから、画像表示の黒浮きも発生しない。つまり、コントラストも高くなる。特に電流プログラムの場合、黒表示では、画素にプログラムする電流値が１０ｎＡと小さいので、寄生容量４０４を十分充放電できず、完全な黒表示を実現することが難しい。また、ゲート信号線１７に印加されたパルスによりソース信号線１８に電力が供給され（突き抜け電圧）、黒浮きが発生する。
【０２９２】
本発明は強制的にスイッチング用ＴＦＴ１１ｄをオフにし、ＥＬ素子１５に電流を供給することを停止する。したがって、ＥＬ素子１５は完全に非点灯状態となる。そのため、良好なコントラストを実現できる。
【０２９３】
なお、図３５において、映像信号の映像データに基づき、リアルタイムで画像の明るさを変化させるとしたが、これに限定するものではない。例えば、ユーザーが明るさ調整スイッチを押したり、明るさ調整ボリウムを回したりする時に、この変化を検出してカウンタ回路３５１のカウンタ値を可変して、表示画面２１の輝度（あるいはコントラスト、もしくはダイナミックレンジ）を変化させてもよい。また、外光などの明るさをホトセンサで検出し、この検出したデータに基づき、表示画面２１の明るさなどを自動的に変化させてもよい。また、表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０２９４】
いずれにせよ、図２８、図３５などを用いて先に説明したように、本発明では、ゲート信号線１７の制御や、ソース信号線１８に印加する電流（電圧）の変化により行ってもよいし、また、両者を組み合わせて行ってもよい。
【０２９５】
ゲート信号線１７ｂの１Ｆ／Ｎの期間だけ、オン電圧Ｖｇｌにする時刻は図３６に図示するように、１Ｆ（１Ｆに限定されるものではなく、単位期間でよい）期間のうち、どの時刻でもよい。単位時間のうち、所定の期間だけＥＬ素子１５をオンさせることにより、所定の平均輝度を得るものだからである。ただし、図３６（ａ）のプログラム期間（１Ｈ）後、すぐにゲート信号線１７ｂをオン電圧ＶｇｌにしてＥＬ素子１５を発光させる方が、図６のコンデンサ１９の保持率特性の影響を受けにくくなるのでよい。また、１Ｆ／Ｎの期間は図３６（ｂ）において、Ａ、Ｂの記号と矢印で示すように、位置を変化させるように構成してもよい。図１０におけるＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけば、この変化も容易に実現できる。
【０２９６】
また、図３７に図示するように、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）してもよい。つまり、オン電圧Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）の期間をＫ回実施する。このように制御すれば、画像表示状態は図２９（ｂ）（Ｋ＝２）、図２９（ｃ）（Ｋ＝３）となる。このように、点灯させる画像部（画像表示領域３１１）を複数に分割することによりフリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。例えば、ユーザーが明るさ調整スイッチを押したり、明るさ調整ボリウムを回したりすることで、この変化を検出してＫの値を変更するというように、表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０２９７】
このように、図１０におけるＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけば、Ｋの値（画像表示領域３１１の分割数）を変化させることも容易に実現できる。
【０２９８】
なお、図３７では、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）し、オン電圧Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）期間をＫ回実施するとしたがこれに限定されるものではない。１Ｆ／（Ｋ・Ｎ）期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明は、ＥＬ素子１５に流す期間（時間）を制御することにより表示画面２１を表示するものであるので、１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、表示画面２１の輝度をデジタル的に変更することができる。例えば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化をなす。これらの制御も図１０、図３５、図４６、図４７などの回路構成で容易に実現できる。
【０２９９】
また、画像表示領域３１１を分割する時、ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間は同一期間に限定されるものではない。例えば、図３８に示すように、オン電圧Ｖｇｌにする期間がｔ１とｔ２のように複数の期間としてもよい。
【０３００】
図２８では隣接した画素行を順次点灯（表示）させるように図示したが、本発明はこれに限定されるものではない。図３９に図示するように、インターレース走査してもよい。このインターレース走査とは、第１フィールドでは奇数画素行に画像を書き込み（図３９（ａ）書き込み画素行３９１）、次の第２フィールドでは偶数画素行に画像を書き込む（図３９（ｂ）書き込み画素行３９１）画像表示方法である。書き込まない画素行は前のフィールドの画像データを保持している（保持画素行３９２）。このように、ＥＬ表示装置でインターレース走査をすることにより、フリッカを減少させ得ることができる。
【０３０１】
この図３９の駆動方法であれば、すべての（あるいは複数の）偶数画素行のゲート信号線１７ｂを共有でき、また、すべての（あるいは複数の）奇数画素行のゲート信号線１７ｂを共有できる。したがって、ゲート信号線１７の引き回し数を大幅に削減できる。また、全画面を画像表示領域３１１と非表示領域３１２とを交互に表示する場合は、すべてのゲート信号線１７ｂを共有できる。これらの構成は図１３などの３辺フリーの構成で特に有効である。
【０３０２】
なお、インターレース走査は、第１フィールドでは奇数画素行に画像を書き込み、次の第２フィールドでは偶数画素行に画像を書き込むとしたが、これに限定されるものではない。例えば、第１フィールドでは２画素行とばしで２画素行ずつ画像を書き込み、次の第２フィールドでは第１フィールドで書き込まなかった２画素行ごとに画像を書き込んでもよい。また、３画素行ずつあるいは４画素行ずつでもよい。また、第１フィールドでは画面の２行目から２画素行ずつ画像を書き込み（図４０（ａ）を参照）、次の第２フィールドでは１行目から２画素行ごとに画像を書き込んでもよい（図４０（ｂ）を参照）。また、図４０に図示するように、書き込んでいる画素行あるいは書き込む画素行を非表示領域３１２となるように制御してもよい。また、第１フィールドでは画面の上から下に向かって画像を書き込み、第２フィールドでは画面の下から上に向かって画像を書き込んでもよい。これらもすべてインターレース走査の概念に含まれる。
【０３０３】
インターレース走査も図２３、図２５で説明した方法を実施することで容易に実現できる。点灯させない非表示領域３１２に該当する画素行は図６（ａ）に示すスイッチング用ＴＦＴ１１ｄをオフさせればよいからである。
【０３０４】
また、当然のことながら図４１に図示するように、非表示領域３１２とインターレース走査とを組み合わせることができる。図４１（ａ）では、書き込み画素行３９１と保持画素行３９２からなる走査領域５０１を順次シフトさせる。なお、図４１（ａ）では第１行目から画像を書き込んでいる。図４１（ｂ）でも同様に、書き込み画素行３９１と保持画素行３９２からなる走査領域５０１を順次シフトさせる。なお、図４１（ｂ）では第２行目から画像を書き込んでいる。
【０３０５】
以上の実施例は主として図６の画素１６の構成について説明した。しかし、本発明はこれに限定されるものではない。例えば、図８や図９の画素１６でも実現できる。
【０３０６】
図８の画素構成では、ゲート信号線１７ａにオン電圧Ｖｇｌを印加することにより、コンデンサ１９にソース信号線１８に印加した電流値がプログラムされる。図４２に図示するように、ソース信号線１８にはソースドライバ１４内の電源切り替え手段４０３から映像信号に該当するデータが印加される。プログラムされた電流は、カレントミラー効率が１の時、前記電流が駆動用ＴＦＴ１１ｂに流れ、この電流がＥＬ素子１５に印加される。この関係（タイミング波形など）は図２８に図示した事項を流用でき、あるいは類似するので説明を要さないであろう。ただし、電流プログラムを行う際、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄのオンあるいはオフタイミングを個別に制御しなければならない場合がある。この場合は、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄをオンオフさせるゲート端子を別のゲート信号線１７としなければならない。
【０３０７】
図２９などの表示方法を実施するためには、ＥＬ素子１５に流す電流を遮断する必要がある。この遮断を目的として図４２に図示するように、ＴＦＴ１１ｅを付加する。ＴＦＴ１１ｅのゲート端子をオン電圧ＶｇｌにすることによりＥＬ素子１５に電流が印加され、ＴＦＴ１１ｅのゲート端子をオフ電圧ＶｇｈにすることによりＥＬ素子１５への電流が遮断される（非点灯状態）。
【０３０８】
したがって、図２８などで説明したゲート信号線１７ａ、１７ｂの信号波形を印加することにより、図２９などで説明した画像表示を実現できる。
【０３０９】
画像表示領域３１１と非表示領域３１２は図４３に図示するように、奇数画素行と偶数画素行とをフレーム（フィールド）ごとに切り替えてもよい。図４３（ａ）で奇数画素行を表示し、偶数画素行を非表示とすれば、次のフレーム（フィールド）（図４３（ｂ）を参照）では奇数画素行を非表示にし、偶数画素行を表示する。
【０３１０】
このように、１画素行ごとに非表示領域と表示領域とを繰り返すように表示すれば、フリッカの発生が大幅に抑制される。
【０３１１】
なお、図４３において、１画素行ごとに非表示画素行と表示画素行にするとしたがこれに限定されるものではなく、２画素行ごとあるいはそれ以上の画素行ごとに非表示画素行と表示画素行にするとしてもよい。
【０３１２】
例えば、２行ごとであれば、第１フィールド（フレーム）では、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とすると、５画素行目と６画素行目は表示画素行となる。次の第２フィールド（フレーム）では、１画素行目と２画素行目を非表示画素行とし、３画素行目と４画素行目を表示画素行とすると、５画素行目と６画素行目は非表示画素行となる。また、次の第３フィールド（フレーム）では、第１フィールドと同様、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とすると、５画素行目と６画素行目は表示画素行となる。
【０３１３】
なお、本明細書でフィールドとフレームの文言は同義に使用したり、分離したりしている。一般的に、ＮＴＳＣのインターレース駆動において、１フレームは２フィールドで構成される。しかし、プログレッシブ駆動において、１フレームは１フィールドである。このように、映像の信号の世界ではフィールドとフレームは使い分けられているが、本発明における表示パネルに表示する画像はプログレッシブでもインターレースでもどちらでも適用できる。そのため、どちらでもよいという表現としている。フィールドでもフレームでも概念的には一連の画面を書き終える時間の単位である。
【０３１４】
図４４の表示方法も有効である。ここで説明を容易にするため、図４４（ａ）を第１フィールド（第１フレーム）、図４４（ｂ）を第２フィールド（第２フレーム）、図４４（ｃ）を第３フィールド（第３フレーム）、図４４（ｄ）を第４フィールド（第４フレーム）とする。
【０３１５】
第１フィールド（フレーム）では、１画素行目と２画素行目を非表示画素行とし、３画素行目と４画素行目を表示画素行、５画素行目と６画素行目を表示画素とする。第２フィールド（フレーム）では、奇数画素行目が表示画素行とし、偶数画素行目を非表示画素行とする。第３フィールド（フレーム）では、１画素行目と２画素行目を表示画素行とし、３画素行目と４画素行目を非表示画素行とする。第４フィールド（フレーム）では、奇数画素行目を非表示画素行とし、偶数画素行目を表示画素行とする。以後、第１フィールド（第１フレーム）の表示状態から順次繰り返す。
【０３１６】
図４４の駆動方法では、４フィールド（フレーム）で１ループとしている。このように、複数フィールド（複数フレーム）で画像表示を行うことにより、図４３よりもフリッカの発生は抑制されることが多い。
【０３１７】
なお、図４４の実施例では、第１フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第２フィールド（フレーム）では、１画素行目ずつ非表示画素行としたがこれに限定されるものではない。また、第１フィールド（フレーム）では、４画素行目ずつ非表示画素行とし、第２フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第３フィールド（フレーム）では、１画素行目ずつ非表示画素行とし、第４フィールド（フレーム）では、４画素行目ずつ非表示画素行とし、第５フィールド（フレーム）では、２画素行目ずつ非表示画素行とし、第６フィールド（フレーム）では、１画素行目ずつ非表示画素行としてもよい。
【０３１８】
本発明の駆動方法は、表示効果（アニメーション効果など）を実現することも容易である。図４５は表示領域が図４５（ａ）→図４５（ｂ）→図４５（ｃ）→図４５（ｄ）と順次現れる表示方法である。ゆっくりと非表示領域３１２をスクロールしていくことによりアニメーション効果を実現できる。これらの制御は図１０、図４６、図４７などの回路構成でも容易に実現できる。これは、映像として黒表示状態を書き込まず、ゲート信号線１７ｂなどの制御によりアニメーション効果を容易に実現している。
【０３１９】
液晶表示パネルなどの画素に１フィールド（１フレーム）期間データを保持する表示パネルは動画ぼけが発生するという課題がある。ただし、ＣＲＴなどは電子銃により一瞬表示されるだけなので動画ぼけの問題は発生しない。
【０３２０】
この課題を解決するのに有効な手段が黒挿入である。本発明は動画表示を極めたＣＲＴに近い黒挿入方式を容易に実現できる。
【０３２１】
図４８は画面の上から下にＦという文字が移動するところを示している。図４８に図示するように、画像表示（図４８（ａ）、（ｃ）、（ｅ））の間に非表示状態（図４８（ｂ）、（ｄ）、（ｆ））を挿入している。したがって、画像は飛び飛びの表示となる。そのため、動画ぼけが発生せず、良好な動画表示を実現できる。
【０３２２】
このように、全画面を非表示領域とするには図４６の回路構成を採用すればよい。図１０との差異は、ＥＮＢＬ端子６０１を具備する点である。ＥＮＢＬ端子６０１はゲート信号線１７が形成されたＯＲ回路６０２の一端子に接続されている。ＥＮＢＬ端子をＬレベルとすることにより、すべてのゲート信号線１７ｂにはＶｇｈレベルが出力され、ＥＬ素子１５に電流を供給するスイッチング用ＴＦＴ１１ｄまたは１１ｅがオフ状態となり、全画面が非表示領域３１２となる。また、ＥＮＢＬ端子がＨレベルの時は、通常動作が実施される。
【０３２３】
なお、図１０、図４６、図４７、図４９では、ＳＴ端子に入力されたデータをクロックで順次シフトしていく（シリアル動作）として説明したが、これに限定されるものではない。例えば、各ゲート信号線のオンオフ状態を一度に決定するパラレル入力であってもよい（すべてのゲート信号線のオンオフフロジックがコントローラまたはゲート信号線１７の本数分、一度に出力され決定される構成など）。
【０３２４】
図４８の実施例は、動画表示であったが、Ｒ、Ｇ、Ｂごとにフラッシュイングさせるなどのアニメーション効果の実施も容易である（図５０参照）。図５０において、図５０（ａ）は赤色表示３１１Ｒの画像、図５０（ｃ）は緑色表示３１１Ｇの画像、図５０（ｅ）は青色表示３１１Ｂの画像である。図５０（ａ）、（ｃ）、（ｅ）の各画像の間に非表示状態（図５０（ｂ）、（ｄ）、（ｆ））を挿入している。この動作を図５０（ａ）から図５０（ｆ）までの動作をゆっくりと実施すれば、Ｒ、Ｇ、Ｂの画像がフラッシュイングしているように表示することができる。
【０３２５】
また、図５１のように、異なる画像ごとにフラッシュイングさせるなどのアニメーション効果の実施も容易である。図５１において、図５１（ａ）は第１画像３１１ａ、図５１（ｃ）は第２画像３１１ｂ、図５１（ｅ）は第３画像３１１ｃである。図５１（ａ）、（ｃ）、（ｅ）のそれぞれの画像の間に非表示状態（図５１（ｂ）、（ｄ）、（ｆ））を挿入している。図５１（ａ）から図５１（ｆ）までの動作をゆっくりと実施すれば、第１、第２、第３の画像がフラッシュイングしているように表示することができる。
【０３２６】
以上の実施例は、概念的にはソース信号線１８の所定値に対してＮ倍の電流を流し、ＥＬ素子１５には１／Ｎの期間だけＮ倍の電流を流して所望の輝度を得る方法（構成）である。この方法（構成）により、寄生容量４０４の存在による書き込み不足の課題を解決した。
【０３２７】
（実施の形態７）
図５２の構成は、駆動用ＴＦＴ１１ａに対し、駆動能力がＮ−１倍の駆動用ＴＦＴ１１ａｎを形成することにより、寄生容量４０４の存在による書き込み不足の課題を解決する方法である。
【０３２８】
図５２と図６（ａ）との差異は、駆動用ＴＦＴ１１ａの他に、Ｎ−１倍の駆動用ＴＦ・BR>S１１ａｎ−１とスイッチング用ＴＦＴ１１ｆを追加した点である。図６と図５２との差異を中心に説明する。駆動用ＴＦＴ１１ａｎ−１としたのは、駆動用ＴＦＴ１１ａｎ−１と駆動用ＴＦＴ１１ａとの電流が加算されればＮ倍になるように構成したためである。つまり、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａのチャンネル幅Ｗ１のＮ−１倍にしているということである。例えば、Ｎ＝１０であって、駆動用ＴＦＴ１１ａのチャンネル幅Ｗ１が１とすれば、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２は９倍である。したがって、理論的には、駆動用ＴＦＴ１１ａが１の電流を流せば駆動用ＴＦＴ１１ａｎ−１は９倍の電流を流す能力があるということになる。
【０３２９】
なお、図５２で駆動用ＴＦＴ１１ａｎ−１の駆動電流をＮ−１としたのは、図５２の構成では、Ｎ倍の電流をソース信号線１８に流す時、ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ａの１倍の電流が加算されるからである。図５３の構成では、ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ｂの電流はソース信号線１８に流れることはないからＴＦＴ１１ｎの駆動電流をＮ倍にする必要がある。
【０３３０】
ここで説明を容易にするため、駆動用ＴＦＴ１１ａはＩ１なる電流を流すとし、駆動用ＴＦＴ１１ａｎ−１はＩｎ−１の電流を流すとすると、Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合は、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）という式が成り立つ。
【０３３１】
電流プログラム期間にはゲート信号線１７ａがオン電圧Ｖｇｌに印加され、駆動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオン状態となる。また、ゲート信号線１７ｂにはオフ電圧Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ状態となる。したがって、プログラム電流Ｉｗに相当する電圧がコンデンサ１９にプログラムされる。つまり、Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１８に流れる。
【０３３２】
次に、ＥＬ素子１５に電流を流す期間ではゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、駆動用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオフ状態となる。したがって、ソース信号線１８と画素１６とは切り離される。また、ゲート信号線１７ｂにはオン電圧Ｖｇｌが印加され、スイッチング用ＴＦＴ１１ｄはオン状態となる。したがって、プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子１５に流れる。
【０３３３】
以上のように駆動することにより、ソース信号線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍の電流を流すことができる。したがって、寄生容量４０４の影響が除外され、十分にコンデンサ１９に電流プログラムを行うことができる。一方、ＥＬ素子１５には所望値の電流を印加することができる。
【０３３４】
図５２ではＮ−１の電流能力がある駆動用ＴＦＴ１１ａｎ−１を１つ画素に作製するとしたがこれに限定されるものではない。図５４に示すように、複数個のＴＦＴ（図５４ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ６）を作製してもよい。動作は図５２と同様であるので説明を省略する。
【０３３５】
また、図８に図示したカレントミラー方式においても図５２の構成を展開することができる。図５３に図示するように、Ｎ倍の駆動能力を有するＴＦＴ１１ｎを形成すればよい。ただし、カレントミラー構成ではスイッチング用のＴＦＴ１１ｆは必要がない。
【０３３６】
図５３において、ＴＦＴ１１ｎのチャンネル幅Ｗ２と駆動用ＴＦＴ１１ｂのチャンネル幅Ｗ１との比は、Ｎ：１としている。ここで説明を容易にするため、駆動用ＴＦＴ１１ｂはＩ１なる電流を流すとし、ＴＦＴ１１ｎはＩｎの電流を流すとすると、Ｉｎ＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）となる。
【０３３７】
電流プログラム期間にはゲート信号線１７ａにオン電圧Ｖｇｌが印加され、取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態となる。したがって、プログラム電流Ｉｗに相当する電圧がコンデンサ１９にプログラムされる。つまり、Ｉｎ＝Ｉｗ（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１８に流れる。なお、取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄとは少しタイミングをずらせてオンオフ状態を制御することが好ましい。この場合、取込用ＴＦＴ１１ｃを制御するゲート信号線とスイッチング用ＴＦＴ１１ｄを制御するゲート信号線とを別個にし、独立制御をする必要がある。
【０３３８】
次に、ＥＬ素子１５に電流を流す期間ではゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、取込用ＴＦＴ１１ｃ、スイッチング用１１ｄがオフ状態となる。したがって、ソース信号線１８と画素１６とは切り離され、プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子１５に流れる。
【０３３９】
以上のように駆動することで、ソース信号線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍の電流を流すことができる。したがって、寄生容量４０４の影響が除外され、十分にコンデンサ１９に電流プログラムを行うことができる。一方、ＥＬ素子１５には所望値の電流を印加することができる。
【０３４０】
なお、ゲート信号線１７ｂとＴＦＴ１１ｅは図４２で説明したように、図１４などの非画像表示あるいは１／Ｎ期間だけＥＬ素子１５に電流を流すように制御するために設けたものである。したがって、図５３の構成において、さらにＮ倍の電流を流し、ＥＬ素子１５に流す電流を１／Ｎ期間のパルス駆動することにより、寄生容量４０４による書き込み不足の問題は全くなくなる。また、黒挿入表示を容易に実現でき、良好な動画表示を実現できる。
【０３４１】
また、図５３の構成は非常に有効である。例えば、図６のみの構成で、Ｎ＝１０を実現しようとすると、所望値よりも１０倍高いパルス状の電流をＥＬ素子１５に印加する必要がある。この場合、ＥＬ素子１５の端子電圧が高くなることから、Ｖｄｄ電圧を高く設計する必要があり、また、ＥＬ素子１５が劣化する可能性もある。
【０３４２】
しかし、図５３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とし、２倍高い電流でプログラムすれば、５×２＝１０となるので、ＥＬ素子１５には２倍の電流を１／２の期間だけ印加すれば実現できる。したがって、ＥＬ素子１５が劣化する問題もなくなるし、Ｖｄｄ電圧をほとんど高くする必要がない。
【０３４３】
逆に、ＴＦＴ１１ｎだけでＮ＝１０を実現しようとすると、図５３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの１０倍とする必要がある。１０倍にするとＴＦＴ１１ｎの形成面積が、画素の面積のほとんどを占有する。したがって、画素開口率が極めて小さくなるか、もしくは実現不可能になる。しかし、図５３の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とするだけで済むので十分な画素開口率を実現することができる。
【０３４４】
Ｎ＝１０の実現方法は数多くある。例えば、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの２倍とし、５倍高い電流をＥＬ素子１５に１／５の期間印加する方法や、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの４倍とし、２．５倍高い電流をＥＬ素子１５に１／２．５の期間印加する方法などである。つまり、ＴＦＴ１１ｎの設計（チャンネル幅Ｗ２）とＥＬ素子１５に流す電流とその期間とを考慮して掛算が１０となるようにすればよい。このように、Ｎの値は自由に設計することができる。
【０３４５】
なお、図５３ではＮの電流能力があるＴＦＴ１１ｎを１つ画素に作製するとしたがこれに限定されるものではない。図５５に示すように、複数個のＴＦＴ（図５５ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ５）を作製してもよい。動作は図５３と同様であるので説明を省略する。
【０３４６】
Ｎ＝１０の実現方法が数多くあるのは、図５２の構成でも同様である。駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの４倍とし、２倍高い電流をＥＬ素子１５に１／２の期間印加する方法や、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの２倍とし、５倍高い電流をＥＬ素子１５に１／５の期間印加する方法などである。つまり、駆動用ＴＦＴ１１ａｎ−１の設計（チャンネル幅Ｗ２）とＥＬ素子１５に流す電流とその期間とを考慮して掛算が１０となるようにすればよい。このように、Ｎの値は自由に設計することができる。
【０３４７】
以上に説明した事項は、図５２、図５４、図５６〜図５８においても適用できることは明らかである。つまり、本発明はチャンネル幅が大きい駆動用ＴＦＴを各画素に形成し、ソース信号線１８を駆動する電流を増大させる。かつ、図２９などで説明したようにＥＬ素子１５に流す電流を増大するとともに、ＥＬ素子１５に流す電流を所定の期間とする方法あるいは構成である。
【０３４８】
また、スイッチング用ＴＦＴ１１ｄあるいはＴＦＴ１１ｅのオンオフを制御することにより、図１４、図２９などで説明した表示を実現できる。この表示により、動画表示を改善でき、また、明るさを調整することができる。したがって、本発明ではＥＬ素子にＮ倍あるいはＮに比例した電流をＥＬ素子１５に印加するとしたが、これに限定されるものではない。所定の１倍あるいはそれ以下の電流をＥＬ素子１５に流す構成でもよい。この場合でも、動画表示を改善でき、また、明るさを容易に調整することができるという効果を発揮できるからである。
【０３４９】
図６および図５２も同様であるが、スイッチング用ＴＦＴ１１ｄをオン状態にする際、抵抗値を高くすることにより駆動用ＴＦＴ１１ａのキンク現象による特性ばらつきを抑制できる。このことは図６（ｂ）の構成で説明をした。図６（ｂ）のＴＦＴ１１ｅを配置し、ＴＦＴ１１ｅのゲート端子にＶｂｂ電圧（Ｖｇｌ＜Ｖｂｂ＜Ｖｇｈ）を印加することにより、駆動用ＴＦＴ１１ａに流れる電流のばらつきが減少するのである。
【０３５０】
したがって、図６および図５２の画素構成においても、ゲート信号線１７ｂにＶｂｂ電圧を印加してスイッチング用ＴＦＴ１１ｄをオンさせることが好ましい。つまり、スイッチング用ＴＦＴ１１ｄはオフ状態ではオフ電圧Ｖｇｈが印加され、オン状態ではＶｂｂ電圧を印加するのである。
【０３５１】
図４７のように回路構成すればこの制御は容易である。シフトレジスタ２２ｂの出力段のインバータはオフ電圧ＶｇｈとＶｂｂ電圧を電源とすれば、オフ状態ではゲート信号線１７ｂにオフ電圧Ｖｇｈが印加され、オン状態ではゲート信号線１７ｂにＶｂｂ電圧が印加できるからである。
【０３５２】
なお、図６（ｂ）と同様に図５６に図示するように、別途Ｖｂｂ電圧を印加するＴＦＴ１１ｅを形成または配置してもよい。この事項はカレントミラー構成でも同様である。例えば、図５９、図６０に図示するように、Ｖｂｂ電圧を印加するスイッチング用ＴＦＴ１１ｆを別途形成または配置してもよい。図６１の画素構成でも同様である。
【０３５３】
なお、図６２においては、駆動用ＴＦＴ１１ａをＴＦＴ１１ａ１とＴＦＴ１１ａ２に分離し、ゲート端子をカスケードに接続することにより、キンク現象を抑制でき、また、特性ばらつきも抑制できる。このことは図６の駆動用ＴＦＴ１１ａ、図８の駆動用ＴＦＴ１１ｂ、図５２の駆動用ＴＦＴ１１ａ、図５３の駆動用ＴＦＴ１１ｂなどについても同様である（駆動用ＴＦＴの構成として採用することが好ましい）。
【０３５４】
図５４および図５５においてＴＦＴ１１ｎなどを複数に分割するとしたが、また他の構成として、図６３に図示するように分割したＴＦＴ１１ｎ１、ＴＦＴ１１ｎ２を駆動電流向上用として動作させるか否かをゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｈｌ）で制御すればよい。ＴＦＴ１１ｆ２をオフ状態にすれば、ソース信号線１８に流れる電流はＴＦＴ１１ｎ１、ＴＦＴ１１ｎ２が動作している場合の１／２となる。これらの制御は表示パネルの画像表示データおよび消費電力の観点から決定すると良い。
【０３５５】
図５６と図５７の差異は、スイッチング用ＴＦＴ１１ｆのゲート端子をゲート信号線１７ｃに接続した点である。つまり、スイッチング用ＴＦＴ１１ｆのオンオフ状態をゲート信号線１７ａの電位状態に影響されず、独自制御を実現できる点にある。スイッチング用ＴＦＴ１１ｆが絶えずオフ状態である時は、ＴＦＴ１１ｎは画素から切り離された状態であり、図６（ａ）の画素構成となる。ゲート信号線１７ｃとゲート信号線１７ａとをロジック的にショートして使用すれば図５６の構成となる。
【０３５６】
ここでの図５６の問題点は、ＴＦＴ１１ｎと駆動用ＴＦＴ１１ａの閾値Ｖｔなどの特性ずれが画素ごとに発生していると、画素ごとにＥＬ素子１５に流れる電流にばらつきが出るという点である。電流にばらつきが発生すると、白ラスターなどの均一表示でも表示画像にざらつき感が出てしまう。その点、図６の構成ではこの問題は発生しない。
【０３５７】
したがって、表示パネルの画面サイズが小さく、寄生容量４０４の影響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオフ状態で使用する。また、表示パネルの画面サイズが大きく、寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみでは解消できない時は、ゲート信号線１７ｃをゲート信号線１７ａのロジックとショートさせ、図５６の画素構成を実現して駆動を行うとよい。
【０３５８】
図４９に図５７の画素構成を駆動する回路ブロックを示す。ゲート信号線１７ｃを駆動するシフトレジスタ２２ｃを形成し、ゲート信号線１７ｃを駆動する。図６の画素構成で駆動する時は、ＳＴ３のデータを絶えずＬとし、ゲート信号線１７ｃには絶えず、Ｖｇｈのオフ電圧が出力されるように制御する。図５７の構成で使用する場合は、シフトレジスタ２２ｃと２２ａのデータ入力状態（タイミング、ロジックなど）を同一にすればよい。
【０３５９】
この図５７の構成は、カレントミラーの構成でも実現できる。図５８にその画素構成を示す。図５８に図示するように、分割した駆動用ＴＦＴ１１ａ、ＴＦＴ１１ｎを駆動電流向上用として動作させるか否かをゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｈｌ）で制御すればよい。スイッチング用ＴＦＴ１１ｆをオフ状態にすれば、ソース信号線１８に流れる電流により駆動用ＴＦＴ１１ａのみが動作する。
【０３６０】
したがって、図５７の画素構成と同様に、表示パネルの画面サイズが小さく、
寄生容量４０４の影響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオフ状態で使用する。表示パネルの画面サイズが大きく、寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみでは解消できない時は、ゲート信号線１７ｃをゲート信号線１７ａのロジックとショートさせ、駆動電流を増大させて駆動する。このように、図５８の画素構成においても、図４９の回路ブロックを適用することができる。
【０３６１】
なお、図４９の構成ではゲート信号線１７ｃを制御するシフトレジスタ２２ｃを新規に形成し、動作させた。しかし、この構成に限定されるものではない。スイッチング用ＴＦＴ１１ｆのゲート端子にＶｇｌまたはＶｇｈ電圧を印加するだけであるので、ゲート信号線１７ｃの制御ロジックは容易である。ＴＦＴ１１ｎを動作させない時は、表示画面２１内の全スイッチング用ＴＦＴ１１ｆのゲート端子にオフ電圧Ｖｇｈを印加すればよい。ＴＦＴ１１ｎを動作させる場合は、ゲート信号線１７ａの電位をゲート信号線１７ｃに印加すればよい。したがって、図４９のように別途シフトレジスタ２２ｃを使用する必要はない。つまり、シフトレジスタ２２ａのデータをそのままゲート信号線１７ｃに出力するか、すべてのゲート信号線１７ｃの電位がオフ電圧Ｖｇｈとなるようにゲート回路を付加すればよいからである。
【０３６２】
（実施の形態８）
以下に本発明の駆動方法について説明をする。ソース信号線１８に流す電流をＮ倍することにより、寄生容量４０４の影響がなくなり、解像度のある良好な画像表示を実現できる。図６４はソース信号線に流れる電流を増大させる他の実施例の説明図である。ここで、説明を容易にするため、一例として、Ｎ＝１０として説明する（ソース信号線に流す電流を１０倍にする）。
【０３６３】
図６４に図示するように、Ｍ画素行（説明を容易にするため、Ｍ＝Ｎ／２＝１０／２＝５とする）のゲート信号線１７ａにオン電圧Ｖｇｌを印加し、Ｍ画素行を電流書き込み状態とする。同時に、ソース信号線１８に書き込み画素行８７１ａに本来印加する所定電流の１０倍の電流を印加する。なお、ここで本来印加する所定電流の１０倍の電流としたのは、５画素行に２倍の電流を印加することになり、５×２＝１０となるようにするためである。したがって、書き込み画素行８７１ａは２倍の輝度で表示される。このように、２倍の輝度で表示されるため、図２９（ａ）の駆動方法で１／２の領域を非表示領域３１２とする。非表示領域３１２は書き込み画素行８７１ｂを含むようにすると、本来の表示データと異なる電流データを書き込まれて書き込み画素行８７１ｂは表示されない。以上の動作を１行ずつシフトしていくと完全な画像表示を実現できる。
【０３６４】
図６５は他の実施例である。Ｍ画素行（説明を容易にするため、Ｍ＝１０とする）のゲート信号線１７ａにオン電圧Ｖｇｌを印加し、Ｍ画素行を電流書き込み状態とする。同時に、ソース信号線１８に書き込み画素行８７１ａに本来印加する所定電流の１０倍の電流を印加する。なお、ここで本来印加する所定電流の１０倍の電流としたのは、１０画素行に１倍の電流を印加することで、１０×１＝１０となるようにするためである。したがって、書き込み画素行８７１ａは１倍の輝度で表示される。そして、図２９（ａ）の駆動方法で、非表示領域３１２を書き込み画素行８７１ｂとすると、本来の表示データと異なる電流データを書き込まれてこの書き込み画素行８７１ｂは表示されない。以上の動作を１行ずつシフトしていくと完全な画像表示を実現できる。
【０３６５】
図６、図８、図４２、図５２、図５３、図５４などの電流プログラム方式で共通の事項であるが、電流プログラム方式での黒表示が困難という問題点がある。例えば、ＥＬ素子１５に流す白ピーク電流が２μＡであっても、６４階調表示における１階調目は２μＡ／６４≒３０ｎＡである。この微小な電流でソース信号線１８などの寄生容量４０４を１Ｈ期間に充放電することはなかなか困難である。なお、画素１６はマトリックス状に形成または配置されているが、図面では説明を容易にするために、１画素のみを図示している。
【０３６６】
この課題に対応するため、本発明ではソース信号線１８に黒レベルの電圧（電流）を書き込むための電圧源４０１を形成または配置している。具体的には電圧源４０１とはＤＣＤＣコンバータで所定電圧を発生させ、この電圧をアナログスイッチなどから構成される電源切り替え手段４０３で印加できるように構成している。
【０３６７】
ソース信号線１８に印加する信号波形の具体例を図６６に示す。電流プログラムを行う１Ｈ期間の最初のｔ２の期間に駆動用ＴＦＴ１１ｂ（図６などでは変換用ＴＦＴ１１ａ）のソース信号線１８にオフまたはほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電圧源４０１で発生し、電源切り替え手段４０３によりソース信号線１８に印加される。プログラム期間では取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態であるから、ソース信号線１８に印加された電圧Ｖｂはコンデンサ１９の端子電圧、つまり、駆動用ＴＦＴ１１ｂのゲート端子電圧となる。したがって、１Ｈ期間の最初の画素は黒表示（非点灯状態）となる。
【０３６８】
本来、表示される画像が黒表示の場合は、そのまま、コンデンサ１９の端子電圧が保持される。実際に表示される画像が白表示の場合では、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プログラムの場合はＩｗと表現すべきである）が印加されて、この電圧（電流）がコンデンサ１９に保持されて１Ｈ期間が終了する。なお、ここでは説明を容易にするため、実際に表示される画像が白表示であるから白表示の電圧Ｖｗ（電流Ｉｗ）を印加するとした。しかし、当然のことながら、自然画の場合は、コンデンサ１９に保持される電圧はＶｂからＶｗ間の電圧（電流）である。
【０３６９】
図６６に図示するように、ソース信号線１８に信号を印加し、ゲート信号線１７ａ、１７ｂを駆動することにより、良好な黒表示を実現でき、また、図２９などの画像表示を実施できる。
【０３７０】
図６の画素構成でも図６６の信号波形を印加することにより良好な黒表示を実現できる。電流プログラムを行う１Ｈ期間の最初のｔ２の期間に変換用ＴＦＴ１１ａのソース信号線１８にオフまたはほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電圧源４０１で発生し、電源切り替え手段４０３によりソース信号線１８に印加される。
【０３７１】
プログラム期間では駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオン状態であるから、ソース信号線１８に印加された電圧Ｖｂはコンデンサ１９の端子電圧、つまり、変換用ＴＦＴ１１ａのゲート端子電圧となる。したがって、１Ｈ期間の最初の画素は黒表示（非点灯状態）となる。
【０３７２】
先に説明したように、表示される画像が黒表示の場合では、そのまま、コンデンサ１９の端子電圧が保持される。実際に表示される画像が白表示の場合では、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プログラムの場合はＩｗと表現すべきである）が印加されて、この電圧（電流）がコンデンサ１９に保持されて１Ｈ期間が終了する。
【０３７３】
図４２などで図示した電圧源４０１（プリチャージ回路）は低温ポリシリコン技術などで、アレイ基板４９上に直接形成してもよい。なお、ＥＬ素子１５はＲ、Ｇ、Ｂで素子構成、材料が異なるので光の発生が生じる電圧（電流）が異なる（立ち上がり電圧（電流））場合が多い。この特性に対応するため、Ｒ、Ｇ、Ｂでプリチャージ電圧を個別に設定できるように構成すること、少なくとも３原色のうち１色は変化できるようにすることが好ましい。
【０３７４】
なお、Ｖｂ電圧を印加するプリチャージ時間ｔ２は、１μ秒以上にする必要がある。また、Ｖｂ電圧を印加するプリチャージ時間ｔ２は１Ｈの１％以上１０％以下、さらには１Ｈの２％以上８％以下にすることが好ましい。
【０３７５】
また、表示画面２１の内容（明るさ、精細度など）で、プリチャージする電圧を変化できるように構成しておくことが好ましい。例えば、ユーザーが調整スイッチを押したり、調整ボリウムを回したりすることで、この変化を検出しプリチャージ電圧（電流）の値を変更する。表示する画像の内容、データにより自動的に変化させるように構成してもよい。
【０３７６】
図４２、図６４〜図６６は図６のような電流プログラム方式の画素構成を例示して説明したが、これに限定されるものではない。例えば、図６７、図６８などの電圧プログラム方式の画素構成でも有効である。複数画素行に同時に電圧を印加する方式とすることにより、駆動回路、信号処理回路が簡略化され、また、良好な黒表示を実現できるからである。
【０３７７】
以上のように、本発明は多種多様な画素構成に適用することができる。図６９は図６のＴＦＴ１１のＰチャンネルをＮチャンネルにした実施例である。図６９においても、ゲート信号線１７を制御することによりスイッチング用ＴＦＴ１１ｄをオンオフすることができ、図２９などの画像表示を実現できることは言うまでもないので説明を省略する。また、図２８、図３５などの駆動波形も同一または類似であるので説明を省略する。また、図６において駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃのみをＮチャンネルＴＦＴとすることも有効である。これは、コンデンサ１９への突き抜け電圧が低下し、コンデンサの保持特性も改善されるからである。
【０３７８】
なお、図６９は電流源４０２のみを具備する構成である。つまり、プリチャージを実施する電圧源４０１は具備しない。しかし、寄生容量４０４が比較的小さく、または１Ｈ期間が十分長い場合は、電圧源４０１がなくとも十分に黒表示を実現できる。また、図２９などで説明したように、完全な非表示領域３１２を実施する場合は、電圧源４０１は必要でない場合がほとんどである。必要である場合は図７０に図示するように構成すればよい。
【０３７９】
また、図７１は図８のＴＦＴ１１のＰチャンネルをＮチャンネルにした実施例である。図７１においても、ゲート信号線１７を制御することによりＴＦＴ１１ｅなどをオンオフすることができ、図２９などの画像表示を実現できることは言うまでもないので説明を省略する。また、図２８、図３５などの駆動波形も同一または類似であるので説明を省略する。
【０３８０】
以上説明したように、電圧源４０１でＶｂ電圧（Ｉｂ電流）を印加することにより、良好な黒表示を実現できる。
【０３８１】
なお、Ｎ＝１０以上とし、高い電流パルスをＥＬ素子１５に印加すると、ＥＬ端子電圧も高くなる。また、ＥＬ素子１５はＲ、Ｇ、Ｂで立ち上がり電圧、ガンマカーブが異なる。特にＢはガンマカーブが緩やかであるのでＥＬ素子１５の端子電圧が高くなる傾向にある。立ち上がり電圧が高く、ガンマカーブが緩やかな色（Ｒ、Ｇ、Ｂ色）のＥＬ素子１５に端子電圧をあわせると消費電力が大きくなる。
【０３８２】
これを解決する方法の１つが図２２に示すカソードをＲ、Ｇ、Ｂで分離する方式である。なお、Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのカソードのみを分離してもよい。その他の方法として、図７２に示すようにＶｄｄ電源電圧を分離する構成も有効である。つまり、Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄＢとする構成である。このように分離することにより、ＲＧＢそれぞれを別電源で調整することができ、ＲＧＢのＥＬ素子１５の端子電圧が異なっていても消費電力の増加はわずかになる。
【０３８３】
なお、Ｒ、Ｇ、Ｂでそれぞれ別のＶｄｄ電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのＶｄｄのみを分離してもよい。また、図７３に図示するように、図２２の構成と組み合わせてもよい。つまり、Ｒ、Ｇ、Ｂで分離する方式であるＲ、Ｇ、Ｂでそれぞれ別のカソード電位（Ｒ画素はＶｓＲ、Ｇ画素はＶｓＧ、Ｂ画素はＶｓＢ）とする。特に、ガンマカーブが他の色から離れている１色のみのカソード電位のみを分離してもよい。さらに、Ｖｄｄ電源電圧を分離する。Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄＢとする構成である。この場合もＲ、Ｇ、Ｂでそれぞれ別のＶｄｄ電位にする必要はない。特に、ガンマカーブが他の色から離れている１色のみのＶｄｄのみを分離してもよい。
【０３８４】
なお、図７２、図７３では画素１６は図６の構成としたが、これに限定されるものではなく、図８、図９、図４７、図５２〜図５６、図５９〜図６３、図６７、図６９〜図７１、図７４、図７５などの構成でもよいことは言うまでもない。
【０３８５】
本発明の課題にＥＬ素子１５に印加する電流が瞬時的ではあるが、従来と比較してＮ倍大きいという問題がある。電流が大きいとＥＬ素子の寿命を低下させる場合がある。この課題を解決するためには、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することが有効である。
【０３８６】
以下、逆バイアス電圧Ｖｍを印加する方法について説明をする。逆バイアス電圧Ｖｍを印加するためには図６の構成において、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃのゲート端子を個別に制御する必要がある。つまり、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃを個別にオンオフさせる必要がある。この制御方法は図７６を用いて説明する。
【０３８７】
まず、図７６（ａ）に示すように、取込用ＴＦＴ１１ｃをオンし、スイッチング用ＴＦＴ１１ｄをオンさせる（図６もあわせて参照のこと）。そして、逆バイアス電圧ＶｍとＥＬ素子１５のａ端子に印加する。逆バイアス電圧Ｖｍはカソード電圧Ｖｓよりも低い５Ｖ以上１５Ｖ以内の値の電圧である。
【０３８８】
ＥＬ素子１５が点灯するときには、ａ端子にはカソード電圧Ｖｓに対し、５Ｖ以上１５Ｖ以内の高い電圧が印加されている。つまり、逆バイアス電圧ＶｍとはＥＬ素子１５が点灯しているときに印加する電圧に対し、理想的には絶対値が等しく、かつ極性の逆の電圧を印加するのである。現実的には絶対値が等しく、かつ極性の逆の電圧を印加することは困難であるから、逆極性で２〜３倍の電圧を印加する。以上のように、逆バイアス電圧Ｖｍを印加することにより、ＥＬ素子１５はほとんど劣化しなくなる。
【０３８９】
次に、図７６（ｂ）に示すように、スイッチング用ＴＦＴ１１ｄをオフし、駆動用ＴＦＴ１１ｂをオンさせる。そして、黒表示電圧Ｖｂをコンデンサ１９に書き込む。この動作は図６６で説明している。次に、図７６（ｃ）に示すように、ＴＦＴ１１のオンオフ状態は図７６（ｂ）と同一の状態で、電流源４０２からの画像表示電圧（電流）をコンデンサ１９に書き込む。この動作も図６６で説明している。最後に、図７６（ｄ）に示すように、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃをオフし、スイッチング用ＴＦＴ１１ｄをオンさせ、ＥＬ素子１５に電流を流して点灯させる。
【０３９０】
以上の動作を図７７に示す。１Ｈ期間のｔ１時間に逆バイアス電圧Ｖｍをソース信号線１８に印加し、次のｔ２期間に黒表示電圧Ｖｂを印加し、そしてｔ３期間に画像データＶｗ（Ｉｗ）を印加する。他の動作は、図７６で説明し、また、駆動方法などの図２８、図２９などで説明しているので説明を省略する。
【０３９１】
図７６の構成では、ソース信号線１８の電流を画素１６に取り込む際に、ＥＬ素子１５には逆方向電流が流れる。したがって、ＥＬ素子１５が有機電界発光素子の場合、逆方向電圧を印加した場合のように、有機分子の酸化還元反応などによる電気化学的劣化を遅くすることが可能となる。
【０３９２】
図７８に陽極／正孔輸送層／発光層／電子輸送層／陰極からなる３層型有機発光素子のエネルギーダイアグラムを示す。発光時の正負キャリアの挙動は図７８（ａ）で表わされる。電子は陰極（カソード）より電子輸送層に注入されると同時に正孔も陽極（アノード）から正孔輸送層に注入される。注入された電子、正孔は印加電界により対極に移動する。その際、有機層中にトラップされたり、発光層界面でのエネルギー準位の差によりキャリアが蓄積されたりする。
【０３９３】
有機層中に空間電荷が蓄積されると分子が酸化もしくは還元され、生成されたラジカル陰イオン分子もしくはラジカル陽イオン分子が不安定なため、膜質の低下により輝度の低下および定電流駆動時の駆動電圧の上昇を招くことが知られている（Applied  Physics  Letters、  Vol.69、  No.15、  P.2160〜2162、  1996）。これを防ぐために、一例としてデバイス構造を変化させ、逆方向電圧を印加している。
【０３９４】
図７８（ｂ）においては逆方向電流が印加されるため、注入された電子及び正孔がそれぞれ陰極及び陽極へ引き抜かれる。これにより、有機層中の空間電荷形成を解消し、分子の電気化学的劣化を抑えることで寿命を長くすることが可能となる。
【０３９５】
なお、図７８では３層型素子についての説明を行ったが、４層型以上の多層型素子及び２層型以下の素子においても、電極から注入された電子及び正孔により有機膜の電気化学的劣化が起こることは同様である。したがって、層の数によらず本実施例により寿命を長くすることが可能となる。１つの層に複数の材料を混ぜ合わせた素子においても分子の電気化学的劣化は同様に生じるため効果がある。
【０３９６】
本発明での特徴はこのように、有機分子の劣化を防ぐ機能を持たせ、かつソース信号線に寄生する浮遊容量による波形なまりを防ぐためのバイアス電流を流す機能を持たせても、画素に必要なトランジスタ数を増加させることなく表示が可能であることである。つまり、逆方向電流を流すためのトランジスタの数を増やさなくてもよいことが、表示装置の各画素の開口率を下げなくて済むという利点につながっているのである。
【０３９７】
図７９に逆バイアス電圧Ｖｍの印加効果について説明する。図７９は所定電流で駆動した時のＥＬ素子１５の発光輝度、ＥＬ素子の端子電圧を示している。図７９において、点線ｂは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加した時のＥＬ素子１５の端子電圧を示している。一点鎖線ｃは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加しなかった時のＥＬ素子１５の端子電圧を示している。また、実線ａは、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加した時（実線ａ）のＥＬ素子１５の発光輝度比（初期輝度を１とした時の比率）を示している。
【０３９８】
図７９において、具体的には、ＥＬ素子はＲ発光であり、電流密度１００Ａ／平方メーターで電流駆動した場合である。サンプルＢは時間ｔの間、連続して電流密度１００Ａ／平方メーターの電流を印加している。点灯時間１５００時間で端子電圧が高くなったが急激に輝度低下して、２５００時間経過後には、初期輝度に対して、約１５％の輝度しか得られなかった。
【０３９９】
サンプルＡは３０Ｈｚのパルス駆動を実施し、半分の時間ｔ２に電流密度２００Ａ／平方メーターの電流を流し、後半の半分の時間ｔ１に逆バイアス電圧−１４Ｖを印加した（つまり、単位時間あたりの平均発光輝度はサンプルＡとＢでは同一である）。サンプルＡは、点線ｂで示すようにＥＬ素子１５の端子電圧の変化はほとんどなく、また、輝度が５０％となる点灯時間は４０００時間であった。
【０４００】
このように、逆バイアス電圧Ｖｍを印加してもＥＬ素子１５の端子電圧の増加はなく、発光輝度の低減割合は少ない。したがって、ＥＬ素子１５の長寿命駆動を実現することができる。
【０４０１】
図８０は、逆バイアス電圧ＶｍとＥＬ素子１５の端子電圧の変化を示している。この端子電圧とは、ＥＬ素子１５に定格電流を印加した時である。図８０はＥＬ素子１５に流す電流が電流密度１００Ａ／平方メーターの場合であるが、図８０の傾向は、電流密度５０〜１００Ａ／平方メーターの場合とほとんど差がなかった。したがって、広い範囲の電流密度で適用できると推定される。
【０４０２】
縦軸は初期のＥＬ素子１５の端子電圧に対する２５００時間後の端子電圧との比である。例えば、経過時間０時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧を８Ｖとし、経過時間２５００時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧を１０Ｖとすれば、端子電圧比は、１０／８＝１．２５である。
【０４０３】
横軸は、逆バイアス電圧Ｖｍと１周期に逆バイアス電圧を印加した時間ｔ１の積に対する定格端子電圧Ｖ０の比である。例えば、６０Ｈｚで、逆バイアス電圧Ｖｍを印加した時間が１／２であれば、ｔ１＝０．５である。また、経過時間０時間において、電流密度１００Ａ／平方メーターの電流が印加した時の端子電圧（定格端子電圧）を８Ｖとし、逆バイアス電圧Ｖｍを８Ｖとすれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）＝｜−８Ｖ×０．５｜／（８Ｖ×０．５）＝１．０となる。
【０４０４】
図８０によれば、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧比の変化はなくなり（初期の定格端子電圧から変化しない）、逆バイアス電圧Ｖｍの印加による効果がよく発揮されている。しかし、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加する傾向にあるので、１．０以上、好ましくは１．７５以下になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比（ｔ１とｔ２との比率）を決定するとよい。
【０４０５】
ただし、バイアス駆動を行う場合は、逆バイアス電圧Ｖｍと定格電流とを交互に印加する必要がある。図７９のように、サンプルＡとＢとの単位時間あたりの平均輝度を等しくしようとすると、逆バイアス電圧Ｖｍを印加する場合は、印加しない場合と比較して瞬時的に高い電流を流す必要がある。そのため、逆バイアス電圧Ｖｍを印加する場合（図７９のサンプルＡ）のＥＬ素子１５の端子電圧も高くしなければならない。
【０４０６】
ただし、図８０では、逆バイアス電圧を印加する駆動方法でも、定格端子電圧Ｖ０は、平均輝度を満たす端子電圧（つまり、ＥＬ素子１５を点灯する端子電圧）とする（本明細書の具体例によれば、電流密度２００Ａ／平方メーターの電流を印加した時の端子電圧である。ただし、１／２デューティであるので、１周期の平均輝度は電流密度２００Ａ／平方メーターでの輝度となる）。
【０４０７】
なお、以上の事項は、ＥＬ素子１５を、白ラスター表示の場合（画面全体のＥＬ素子に最大電流を印加している場合）を想定しているが、ＥＬ表示装置の映像表示を行う場合は、自然画であり、階調表示を行う。したがって、絶えずＥＬ素子１５の白ピーク電流（最大白表示で流れる電流。本明細書の具体例では、平均電流密度１００Ａ／平方メーターの電流）が流れているわけではない。
【０４０８】
一般的に、映像表示を行う場合、各ＥＬ素子１５に印加される電流（流れる電流）は、白ピーク電流（定格端子電圧時に流れる電流。本明細書の具体例によれば、電流密度１００Ａ／平方メーターの電流）の約０．２倍であるので、図８０の実施例において、映像表示を行う場合は横軸の値を０．２倍にする必要がある。したがって、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は０．２以上になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との比率など）を決定するとよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）は１．７５×０．２＝０．３５以下になるように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１などを決定するとよい。
【０４０９】
つまり、図８０の横軸（｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２））における１．０の値を０．２とする必要があるので、表示パネルに映像を表示する（この使用状態が通常であろう。白ラスターを常時表示することはないであろう）時は、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が０．２よりも大きくなるように、逆バイアス電圧Ｖｍを所定時間ｔ１に印加するようにする。また、｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が大きくなっても、図８０で図示するように、端子電圧比の増加はさほどない。したがって、白ラスター表示を実施することも考慮して、上限値は｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が１．７５以下を満たすようにすればよい。
【０４１０】
（実施の形態９）
以下、図面を参照しながら、本発明の逆バイアス方式について説明をする。なお、本発明はＥＬ素子１５に電流が流れていない期間に逆バイアス電圧Ｖｍ（電流）を印加することを基本とするがこれに限定されるもので・BR>ヘない。例えば、ＥＬ素子１５に電流が流れている状態で、強制的に逆バイアス電圧Ｖｍを印加してもよい。なお、この場合は結果として、ＥＬ素子１５には電流が流れず、非点灯状態（黒表示状態）となるであろう。また、本発明は、主として電流プログラムの画素構成で逆バイアス電圧Ｖｍを印加することを中心に説明するがこれに限定されるものではない。例えば、図６８においてＴＦＴ１１ｅをオフさせ、図８１と同様に逆バイアス電圧ＶｍをＥＬ素子１５のアノードに印加する構成にすれば、電圧プログラム方式の画素構成でも、以下に説明する逆バイアス電圧Ｖｍの印加を容易に実現することができる。したがって、図８０などで説明した効果を発揮することができる。
【０４１１】
図８１は、本発明の逆バイアス電圧印加方式の駆動方法の説明図である。図８１は図６（ａ）の画素構成に逆バイアス電圧Ｖｍを印加するスイッチング用ＴＦＴ１１ｇを配置あるいは形成している。スイッチング用ＴＦＴ１１ｇのゲート端子は制御用のゲート信号線１７ｄに接続されている。スイッチング用ＴＦＴ１１ｇをオンさせることにより逆バイアス電圧ＶｍがＥＬ素子１５のアノードに印加される。
【０４１２】
まず、図１（ａ１）に示すように、ゲート信号線１７ａにオン電圧Ｖｇｌが印加されると、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオンする。すると、図１（ａ２）で示すように、ソースドライバ１４からプログラム電流Ｉｗが取込用ＴＦＴ１１ｃなどに流れ、コンデンサ１９に電流プログラムされる。なお、Ｎ倍に限定されるものではないが、ここでは説明を容易にするため、Ｎ倍の電流をプログラムし、ＥＬ素子１５に１Ｆ／Ｎの期間だけ、電流Ｉｄを流すものとする。
【０４１３】
次に、図１（ｂ１）に図示するように、ゲート信号線１７ｂにオフ電圧Ｖｇｈが印加され、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフする。同時（同時に限定されるものではない）にゲート信号線１７ｂにオン電圧Ｖｇｌが印加されると、スイッチング用ＴＦＴ１１ｄがオンする。すると、図１（ｃ２）で示すように、電源Ｖｄｄが変換用ＴＦＴ１１ａを介して、電流プログラムされた電流ＩｄがＥＬ素子１５に流れ、図１（ｃ１）に図示するようにＥＬ素子１５が発光する。この発光輝度は、プログラムの変換効率が１００％であれば、約Ｎ倍の輝度で発光する。
【０４１４】
発光期間は１Ｆ／Ｎである。残りの（１Ｆ（Ｎ−１）／Ｎ）の期間はスイッチング用ＴＦＴ１１ｄがオフ状態であり、ＥＬ素子１５は非点灯（黒表示）となる。非点灯時はＥＬ素子１５に全く電流が流れないため、完全な黒表示を実現できる。また、発光時は白ピーク電流が大きいため、発光輝度も高い。そのため、本発明の駆動方法では、非常に高いコントラスト表示を実現できる。
【０４１５】
１Ｆの期間のすべてに、１倍の電流をＥＬ素子１５に流した場合（従来の駆動方式）に黒表示を実現使用とすると、黒表示電流をコンデンサ１９にプログラムする必要がある。しかし、電流駆動方式では黒表示時の電流値が小さいため、寄生容量の影響を大きく受け十分な解像度が出ない、黒浮きが発生するという課題が発生する。その上、ゲート信号線１７からの突き抜け電圧の影響も受ける。これらの課題により、黒表示部でもＥＬ素子１５が微点灯状態となり、コントラストが非常に悪くなる。
【０４１６】
本発明の方式では、（１Ｆ（Ｎ−１）／Ｎ）の期間は完全にＥＬ素子１５に電流が流れないので、完全な黒表示を実現できる。つまり、黒浮きが発生しないのである。そのため、図７６などで説明した黒表示のためのプリチャージを行わなくとも高コントラスト表示を実現できる。
【０４１７】
なお、もちろん図８１などで説明する方式に図７６などの方式を加えて実施してもよいことは言うまでもない。また、高コントラスト表示の実現は図６８などの電圧プログラムの画素構成においても同様に効果を発揮する。つまり、１Ｆ／Ｎパルス駆動を実施することにより、（１Ｆ（Ｎ−１）／Ｎ）の期間はＥＬ素子１５に全く電流が流れず、高コントラスト表示を実現できるのである。
【０４１８】
図１（ｄ１）に図示するように、ゲート信号線１７ｄにオン電圧を印加し、スイッチング用ＴＦＴ１１ｇをオンさせる。この時、スイッチング用ＴＦＴ１１ｄはオフ状態とする。スイッチング用ＴＦＴ１１ｇをオンさせることにより、ＥＬ素子１５のアノード（なお、画素構成によっては、逆バイアス電圧ＶｍをＥＬ素子１５のカソードに印加する場合もある。また、逆バイアス電圧Ｖｍは正極性の電圧の場合もある）に逆バイアス電圧Ｖｍ（逆バイアス電流Ｉｍが流れるとも表現できる。ＥＬ素子１５は回路的にはコンデンサとみなすことができるため、逆バイアス電圧Ｖｍの印加により交流的に電流が流れるからである。また、蓄積された電荷が放電されるからである）が印加される。印加する時間ｔ１は図８０の状態を満たすように構成する（図１（ｄ２））。
【０４１９】
この逆バイアス電圧Ｖｍを印加する期間はＥＬ素子１５に電流Ｉｄが流れていない期間とすることが好ましい。不可能なわけではないが、電流Ｉｄが流れていると、逆バイアス電圧Ｖｍとショート状態となるからである。
【０４２０】
なお、図１（ｄ１）では逆バイアス電圧Ｖｍを印加する期間は１Ｆのうちの１箇所としたがこれに限定されるものではなく、複数の分割（例えば、１Ｆの期間に、２回以上あるいは３回以上に分けてＥＬ素子１５に逆バイアス電圧Ｖｍを印加するなど）してもよい。
【０４２１】
ゲート信号線１７ｂにオフ電圧を印加している期間のうち、任意のタイミングでゲート信号線１７ｄにオンオフ電圧を印加すればよいので、この制御は容易にできる。そして、これらのオン時間の総和が図８０で説明したｔ１時間となるようにすればよい。
【０４２２】
また、ＥＬ素子１５に電流を流さない期間１Ｆ（１−１／Ｎ）が複数の期間に分割される場合もある。複数に分割することで、フリッカの発生が抑制される。この期間１Ｆ（１−１／Ｎ）が複数に分割された場合、その期間に逆バイアス電圧Ｖｍを印加すればよい。ただし、分割された期間１Ｆ（１−１／Ｎ）のすべてに逆バイアス電圧Ｖｍを印加する必要はない。
【０４２３】
なお、図７９のように、逆バイアス電圧を印加せず、かつＥＬ素子１５にも電流が流れていない駆動方法について、図８０で説明した内容を基に以下に補正（もしくは補足）する。図８０で説明した時間ｔ１とは逆バイアス電圧Ｖｍを印加した時間である。また、時間ｔ２とはＥＬ素子１５に電流を印加した時間である。
【０４２４】
なお、逆バイアス電圧Ｖｍは直流的に固定値（Ｖｍ＝−８Ｖ）である必要はない。つまり、逆バイアス電圧Ｖｍはのこぎり歯波形の信号としてもよく、パルス的な波形の信号としてもよい。また、サイン波の信号波形でもよい。この場合の逆バイアス電圧とは、波形を積分したもの、あるいは実効値とする。また、印加時間ｔ１も不明確ではあるが、Ｖｍ電圧を積分したもの、実効値を矩形波形とし、この矩形波形が印加されたとする時間をｔ１とすればよい。
【０４２５】
例えば、逆バイアス電圧の波形が、図８２（ａ）に図示する電圧波形（３角形波）で、最大振幅値が１６Ｖ、印加時間がｔ１＝１００μｓｅｃであるとする。この場合は、図８２（ｂ）に図示するように、最大振幅値が８Ｖ、印加時間がｔ１＝１００μｓｅｃの電圧波形と等価である。また、図８２（ｃ）に図示するように、最大振幅値が１６Ｖ、印加時間がｔ１＝５０μｓｅｃの電圧波形と等価と見なして処理を行ってもよい。以上の事項は、ＥＬ素子１５に印加する正方向の電圧についても同様である。
【０４２６】
また、同様の事項はＥＬ素子１５に流す電流Ｉｄについても該当する。つまり、ＥＬ素子１５に流す電流（電圧）も直流ではなく、サイン波形の電流波形などにする場合もあり、この場合も直流の実効値に変換し、その矩形波の印加期間ｔ２に換算すればよい。
【０４２７】
逆バイアス電圧Ｖｍを印加する期間は、図８３（ａ）に図示するように、ゲート信号線１７ａにオン電圧を印加する期間（通常、１Ｈ期間：プログラム期間）以外のすべての期間としてもよい。
【０４２８】
また、ＥＬ素子１５に電流Ｉｄを印加していない期間に逆バイアス電圧Ｖｍを印加すればよいので、図８３（ｂ）に図示するように、ゲート信号線１７ａにオン電圧を印加する期間（プログラム期間）を含む期間に逆バイアス電圧Ｖｍを印加するように構成してもよい（図８３（ｂ）はＥＬ素子１５に電流Ｉｄを印加している期間（ゲート信号線１７ｂにオン電圧を印加している期間）以外に逆バイアス電圧Ｖｍを印加している）。
【０４２９】
なお、図１、図８３などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は他の実施例にも適用される。
【０４３０】
以上のように、本発明では、１Ｆ期間に非点灯期間（非表示領域）３１２を有しており、この非点灯期間を設けることにより動画表示性能が向上し、非点灯期間にＥＬ素子１５に逆バイアス電圧Ｖｍを印加できる。したがって、ＥＬ素子１５が劣化することがなく、端子電圧の上昇もないので、電源電圧Ｖｄｄを低く設定できるのである。
【０４３１】
図８３はＥＬ素子１５の直前に逆バイアス電圧Ｖｍを印加するように構成したものであったが、他の構成として、図８４に図示するように、スイッチング用ＴＦＴ１１ｄを介してＥＬ素子１５に逆バイアス電圧Ｖｍ（電流−Ｉｍ）を印加する構成も例示される。
【０４３２】
ゲート信号線１７ｄにオン電圧を印加することにより、スイッチング用ＴＦＴ１１ｇがオンし、逆バイアス電圧Ｖｍが印加される。同時にスイッチング用ＴＦＴ１１ｄもオンさせることにより、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図８４の構成であれば、逆バイアス電圧Ｖｍの印加は、スイッチング用ＴＦＴ１１ｇと１１ｄの両方で制御することができるので、制御が容易になり、柔軟性が向上する。
【０４３３】
ゲート信号線１７には、該当画素が選択されている時にオン電圧が印加される。非選択の期間はオフ電圧が印加される。したがって、ゲート信号線に印加される電圧は１Ｆの期間のうち、ほとんどの期間にオフ電圧が印加されているので、オフ電圧を逆バイアス電圧として使用することができる。
【０４３４】
オフ電圧はＴＦＴを完全にオフさせるため、通常、カソード電圧よりも低い電位である（もちろん、ＴＦＴがＰチャンネルの場合は逆である）。特に、ＴＦＴがアモルファスシリコンの場合は、オフ電圧はかなり低く設定されることが通常である。
【０４３５】
図８５の構成では、ゲート信号線１７ａに接続された駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃをＮチャンネルＴＦＴとしている。したがって、オフ電圧Ｖｇｈで駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃはオンし、オン電圧Ｖｇｌでオフ状態となる。１Ｆのほとんどの期間、ゲート信号線１７ｂにはオン電圧Ｖｇｌが印加されている。このオン電圧Ｖｇｌを逆バイアス電圧Ｖｍとする（Ｖｇｌ＝Ｖｍ）。
【０４３６】
スイッチング用ＴＦＴ１１ｇも先の実施例と同様に、ゲート信号線１７ｄに印加する電圧で制御する。なお、断っておくが、ゲート信号線１７ｄに印加する電圧はスイッチング用ＴＦＴ１１ｇのオンオフを制御するものであるから、印加する電圧はＶｇｈ、Ｖｇｌに特定されるものではなく、他の任意の電圧を使用することができる。
【０４３７】
スイッチング用ＴＦＴ１１ｇがオンすると、ゲート信号線１７ａに印加されているオン電圧ＶｇｌがＥＬ素子１５に印加される。したがって、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図８５の構成では、図８４のように逆バイアス電圧Ｖｍを供給する信号線が不要であるため、画素開口率を向上できる。なお、図８５において、ゲート信号線１７ｂに印加する電圧をＥＬ素子１５に印加するように構成してもよい（スイッチング用ＴＦＴ１１ｄはＮチャンネルにするなど構成を考慮する必要がある）。
【０４３８】
図８５はゲート信号線１７の電圧を逆バイアス電圧にする構成であったが、図８６はソース信号線１８に印加された電圧をＥＬ素子１５の逆バイアス電圧とする構成である。スイッチング用ＴＦＴ１１ｇがオンするタイミングで、ソース信号線１８に逆バイアス電圧Ｖｍを印加すると、ソース信号線１８を通じてＥＬ素子１５にも逆バイアス電圧Ｖｍを印加することができる。タイミングなどは図７６で説明しているので省略する。
【０４３９】
逆バイアス電圧Ｖｍを印加する時間が、ＥＬ素子１５に電流を印加している期間と比較して長いときは、図８７に図示するように、ＥＬ素子１５にチャージされた電圧が放電されるので、ＥＬ素子１５のアノード端子とカソード端子間をショートさせることにも効果がある。このようにショートさせることで、ＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の劣化を抑制できるようになる。なお、図８３、図１などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は図８７の実施例などにも適用されることは言うまでもない。
【０４４０】
図８７では各ＴＦＴがＰチャンネルで構成されていたが、図８８では図８７の構成をＮチャンネルに変化させたものである。図８８において、スイッチング用ＴＦＴ１１ｇがオンすると、ＥＬ素子１５のアノード端子とカソード端子間がショートし、この両端子にＶｄｄ電圧が印加される。この期間にＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の劣化を抑制できるようになる。なお、図８７と同様に、図８３、図１などで説明した逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイミングなどに関する事項は図８８の実施例などにも適用されることは言うまでもない。
【０４４１】
また、電流の流れる制御方向を変化させることによっても、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加することができる。図８９はその構成図である。図８９における４０２は定電流源である。
【０４４２】
図８９において、スイッチング用ＴＦＴ１１ｇがオンしているとき、スイッチング用ＴＦＴ１１ｇには定電流源４０２と同一方向の電流が流れ、ＥＬ素子１５には順方向電圧が印加される。一方、スイッチング用ＴＦＴ１１ｇがオフの時には、ＥＬ素子１５と定電流源４０２とでループを構成するため、ＥＬ素子１５に流れる電流の向きが逆になる。つまり、定電流源４０２を配置または形成することにより、スイッチング用ＴＦＴ１１ｇの制御でＥＬ素子１５に容易に逆バイアス電圧Ｖｍを印加することができるのである。この時の、ゲート信号線１７のタイミングを図９０に示す。ゲート信号線１７ａが選択されている期間以外の期間にゲート信号線１７ｄにオン電圧が印加されている。こうして、ＥＬ素子１５の正孔輸送層に蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積された電子も引き抜かれ、正孔輸送材料の酸化および電子輸送材料の還元による劣化を抑制できるようになる。
【０４４３】
図９１はスイッチング用ＴＦＴ１１ｇをＮチャンネルとし、スイッチング用ＴＦＴ１１ｄがオンしているときはスイッチング用ＴＦＴ１１ｇをオフ状態にし、スイッチング用ＴＦＴ１１ｄがオフしているときはスイッチング用ＴＦＴ１１ｇをオン状態にした構成である。スイッチング用ＴＦＴ１１ｄがオンしているときはＥＬ素子１５が点灯し、スイッチング用ＴＦＴ１１ｇがオンしているときにはＥＬ素子１５に逆バイアス電圧Ｖｍが印加される。
【０４４４】
逆バイアス電圧Ｖｍはカソード電圧Ｖｋよりも低い電圧にすることが有効である。しかし、逆バイアス電圧Ｖｍを別途発生させようとすると、発生回路が必要である。この課題に対して、図９２ではフライングコンデンサを形成している。フライングコンデンサ１００１は画素ごとに配置（形成）する他、パネルに１回路を配置（形成）してもよい。
【０４４５】
フライングコンデンサ１００１はゲート信号線１７ｅ、１７ｆを制御することにより動作させる。そして、ゲート信号線１７ｅとゲート信号線１７ｆは逆位相で動作させる。
【０４４６】
まず、ゲート信号線１７ｅにオン電圧を印加し、ＴＦＴ１１ｉ、１１ｊをオンさせ、コンデンサ１９ｂにＶｄｄ電圧を印加する。この時、ゲート信号線１７ｆにはオフ電圧を印加し、コンデンサ１９ｂに充電後、ＴＦＴ１１ｈ、１１ｋをオフさせておく。
【０４４７】
次に、ゲート信号線１７ｅにオフ電圧を印加し、ＴＦＴ１１ｉ、１１ｊをオフさせ、ゲート信号線１７ｆにはオン電圧を印加し、ＴＦＴ１１ｈ、１１ｋをオンさせる。すると、コンデンサ１９ｂに充電されたＶｄｄ電圧は逆位相となってＥＬ素子１５に、−Ｖｄｄ電圧を印加する。
【０４４８】
以上のように構成することにより、逆位相のＶｍ電圧（Ｖｍ＝−Ｖｄｄ）を発生させることができる。したがって、Ｖｍ電圧の供給配線は不要となる。
【０４４９】
以上の実施例は、主として図６で説明した電流プログラム方式の画素構成を例示して説明したがこれに限定されるものではなく、図９３に図示するように、カレントミラーの画素構成でも、逆バイアス電圧Ｖｍを印加できるように構成できることは言うまでもない。なお、動作は図８１で説明した構成をそのまま準用できるので省略する。また、図９４に図示するように、電圧プログラムの画素構成であっても、逆バイアス電圧を印加できることは言うまでもない。図６８などでも同様である。したがって、電圧プログラムの画素構成でも非点灯時にＥＬ素子１５に逆バイアス電圧を印加するという構成あるいは方式を適用することができる。
【０４５０】
図７１において、画素を構成するＴＦＴ１１は５個となっている。しかし、図６（ａ）では４個で構成されている。そのため、図６（ａ）の構成の方が画素１６を構成するＴＦＴ１１数が１個少ないため、開口率を高くでき、また、画素欠陥の発生割合が少ないという利点がある。
【０４５１】
図７４も電流プログラム方式の画素構成である。ゲート信号線１７ａにオン電圧を印加することにより、電流プログラムを行うことができる。また、ゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｂにオン電圧を印加することによりＥＬ素子１５にプログラムされた電流を流すことができる。
【０４５２】
図７４の構成においてもゲート信号線１７ｃにオン電圧またはオフ電圧を印加することにより、ＥＬ素子１５に流す電流を制御することができ、図２９などに図示した駆動方法あるいは表示状態を実現できる。
【０４５３】
なお、図７４ではＴＦＴ１１ｅを付加したが、このＴＦＴ１１ｅを削除し、ゲート信号線１７ｂを操作し、スイッチング用ＴＦＴ１１ｄのオンオフ状態を制御することによっても、図２９などの画像表示などを実現できることは言うまでもない。
【０４５４】
図９５も電流プログラム方式の画素構成である。ゲート信号線１７ａにオン電圧を印加することにより、電流プログラムを行うことができる。また、ゲート信号線１７ｂにオフ電圧を印加し、ゲート信号線１７ｂにオン電圧を印加することによりＥＬ素子１５にプログラムされた電流を流すことができる。
【０４５５】
図９５の構成においてもゲート信号線１７ｃにオン電圧またはオフ電圧を印加することにより、スイッチング用ＴＦＴ１１ｄのオンオフを実現できるから、ＥＬ素子１５に流す電流を制御することができる。したがって、図２９などに図示した駆動方法あるいは表示状態を実現できる。
【０４５６】
なお、図６１は電圧プログラムの画素構成の例である。本発明は、１フィールドあるいは１フレーム（１Ｆ、もちろん２Ｆあるいはそれ以上を１区切りとすることも考えられる）の所定時間にＥＬ素子に流す電流の印加時間を制御することにより所定の発光輝度を得る方法である。つまり、ＥＬ素子に流す電流は所定輝度より高くし、所定より高い輝度分はオン時間を短くすることにより所定輝度を得る方法である。
【０４５７】
図６８も電圧プログラムによる画素構成である。図６８において、１９ａは閾値検出用容量（コンデンサ）、１９ｂは入力信号電圧保持用容量（コンデンサ）である。
【０４５８】
ステップ１（区間１）では、前記ＴＦＴ１１ａからＴＦＴ１１ｅをすべてＯＮにして一旦前記駆動用トランジスタをＯＮ状態にしているので、閾値のばらつきによる電流値のずれが発生する。
【０４５９】
ステップ２（区間２）では、前記ＴＦＴ１１ｂ、ＴＦＴ１１ｄはＯＮのままで前記ＴＦＴ１１ｃ、ＴＦＴ１１ｅをＯＦＦにすることにより、前記駆動用ＴＦＴ１１ａの電流値が０になるので、前記駆動用ＴＦＴ１１ａの閾値が前記閾値検出用容量１９ａに検出される。
【０４６０】
ステップ３（区間３）では、前記ＴＦＴ１１ｂ、ＴＦＴ１１ｄをＯＦＦにして前記ＴＦＴ１１ｃ、ＴＦＴ１１ｅをＯＮにすることにより、データ信号線の入力信号電圧を前記入力信号電圧保持用容量１９ｂに保持すると同時に、前記駆動用ＴＦＴ１１ａのゲートに前記入力信号電圧に閾値を加えた信号電圧を印加してＥＬ素子１５を電流駆動して発光させる。この駆動用ＴＦＴ１１ａは飽和領域で動作しているので、ゲート電圧から閾値を引いた電圧値の２乗に比例した電流が流れるが、ゲート電圧には前記閾値検出用容量１９ａにより閾値がすでに印加されているので、結果的に閾値はキャンセルされる。従って、駆動用ＴＦＴ１１ａの閾値がばらついてもシミュレーション結果に示すように、常に一定の電流値がＥＬ素子１５に流れることになる。
【０４６１】
ステップ４（区間４）では、画素１６が非選択期間に入ったとき、ＴＦＴ１１ｂ、ＴＦＴ１１ｄはＯＦＦ、ＴＦＴ１１ｅはＯＮのまま、ＴＦＴ１１ｃをＯＦＦにしても、前記入力信号電圧保持用容量１９ｂに保持された入力信号電圧と前記閾値検出用容量１９ａにより保持された閾値電圧が駆動用ＴＦＴ１１ａのゲートに印加されているので、ＥＬ素子１５には電流が流れて発光し続ける。
【０４６２】
以上のように、より正確に前記駆動用トランジスタの閾値を検出するためには、第１ステップの期間として２μｓｅｃ以上１０μｓｅｃ以下に設定し、第２ステップの期間として２μｓｅｃ以上１０μｓｅｃ以下に設定することが必要である。これは書き込みあるいは動作時間を十分に確保するためである。しかし、あまりに長いと本来の電圧プログラム時間が短くなり安定性がなくなる。
【０４６３】
したがって、図６１の電圧プログラム方式でも、本発明の駆動方法あるいは表示装置を実施することには効果がある。図６１において、ゲート信号線１７ｂを制御することにより、スイッチング用ＴＦＴ１１ｄをオンオフさせることができる。したがって、ＥＬ素子１５に流れる電流を間欠させることができる。また、図６８においても、ゲート信号線１７ｃの制御により、ＴＦＴ１１ｅをオンオフ制御することができる。そのため、図２９、図３３などの表示状態を実現できる。
【０４６４】
また、ＥＬ素子１５に流れる電流をＮ倍し、ＴＦＴ１１ｅのオンオフ状態を制御することにより、１／Ｎの期間点灯させるという駆動方式（なお、Ｎ倍あるいは１／Ｎに限定されるものではない）を実現できることは明らかである。つまり、本発明は、図６の電流プログラムの画素構成のみに限定されるものではなく、図６８などの電圧プログラムの画素構成でも、本発明の駆動方式を実現することができる。したがって、本明細書で記載した事項は本明細書で記載あるいは図示した画素構成あるいは装置などに適用することができる。
【０４６５】
同様に、図６７、図７５も電圧プログラムの画素構成である。図６７、図７５において、ゲート信号線１７ｂを制御することにより、ＴＦＴ１１ｅをオンオフさせることができる。したがって、ＥＬ素子１５に流れる電流を間欠させることができる。そのため、図２９、図３３などの表示状態を実現できる。したがって、容易にアニメーション効果を実現できる。また、多彩な画像表示を実現できる。また、その他の事項、あるいは動作は図６８と同様あるいは類似するので説明を省略する。なお、以上の事項は図７６、図８１などで説明した逆バイアス電圧Ｖｍ印加方式に関しても適用することができることは言うまでもない。
【０４６６】
Ｎ倍のパルス電圧を印加する方式の課題として、ＥＬ素子１５に流れる電流が大きくなり、ＥＬ素子１５が劣化し易くなるという課題がある。また、Ｎ＝１０以上となると、電流が流れる時に必要となるＥＬ素子１５の端子電圧が高くなり、電力効率が悪くなるという課題もある。ただし、この課題は白表示時のようにＥＬ素子に流れる電流が大きい時に発生する課題である。この課題に対する対処法を図６の画素構成を例にして、図９６（ａ）を参照しながら説明する。
【０４６７】
図９６（ａ）に図示するように、ＥＬ素子１５への電流Ｉｄｄが流れている時、Ｖｄｄ電圧（電源電圧）は駆動用ＴＦＴ１１ａのソース−ドレイン間電圧ＶｓｄとＥＬ素子１５の端子電圧Ｖｄで分圧される。この時、Ｉｄｄ電流が大きいとＶｄ電圧も高くなる。
【０４６８】
Ｖｄｄ電圧が十分に高いと駆動用ＴＦＴ１１ａにプログラムされた電流Ｉｗに等しい電流（Ｉｄｄ）がＥＬ素子１５に流れる。したがって、図９７の実線に図示するように、電流ＩｗとＩｄｄは等しいかほぼリニアの関係（比例の関係）になる。リニアの関係になるというのは、ゲート信号線１７などに印加された信号などによりコンデンサ１９に突き抜けが発生し、Ｉｄｄ＝Ｉｗとはならないということである。
【０４６９】
本発明では、Ｖｄｄ電圧はＩｄｄとＩｗがリニア（比例）の関係を維持できないような低い電圧で用いる。つまり、必要なＶｓｄ＋Ｖｄ＞Ｖｄｄの関係にしている。さらには、Ｖｄ＞Ｖｄｄとすることが好ましい。
【０４７０】
例えば、一例として、Ｎ＝１０で、最大白表示に必要なＩｗ電流が２μＡとする。この状態では、Ｉｄｄ電流が２μＡとすると、Ｇ色のＥＬ素子ではＶｄ＝１４Ｖとなるので、この時のＶｄｄ電圧を１４Ｖ以下とする。もしくは、この時、Ｖｓｄ＝７Ｖとすると、Ｖｄ＋Ｖｓｄ＝１４Ｖ＋７Ｖ＝２１Ｖ＜Ｖｄｄ＝２１Ｖとする。
【０４７１】
この状態で駆動すると、電流ＩｄｄとＩｗの関係は図９７の点線で示すような関係となり、最大白表示ではＩｗとＩｄｄの関係はリニアの関係でなくなる（非線形の関係、図９７のＡの範囲）。しかし、黒表示あるいは灰色表示（表示輝度が比較的低い領域）ではリニアの関係（図９７のＢの範囲）が維持される。
【０４７２】
Ａの領域ではＥＬ素子１５に流れる電流が制限され、ＥＬ素子１５を劣化させるような大きな電流が流れることはない。また、Ａの領域で、Ｉｗ電流を増加させると、変化割合は少ないがＩｄｄ電流は増加するので、階調表示を実現できる。ただし、Ａの領域では非線形となるからガンマ変換が必要である。例えば、画像表示が６４階調表示であれば、入力画像データ６４階調データをテーブル変換し、１２８階調あるいは２５６階調に変換してソースドライバ１４に印加する。
【０４７３】
Ａの領域では駆動用ＴＦＴ１１ａのＶｓｄ電圧とＥＬ素子１５のＶｄ電圧とが分圧され、ＥＬ素子１５の端子電圧Ｖａが決定される。この際、注目すべき事項として、ＥＬ素子１５は蒸着で形成される（あるいはインクジェット技術などによる塗布で形成）ため、均一に形成されている点である。そのため、ＥＬ端子電圧Ｖａは表示画面２１の面内で均一な値となる。したがって、駆動用ＴＦＴ１１ａの特性がばらついて、ＥＬ素子１５の端子電圧Ｖａで補正される。結果的にＶｄｄ電圧を本発明のように低くすることにより、駆動用ＴＦＴ１１ａの特性ばらつきが吸収でき、Ｖｄｄ電圧の低減により低消費電力化を実現できる。また、Ｎが大きい時にも、ＥＬ素子１５には高い電圧が印加されることがない。
【０４７４】
ＥＬ素子１５は蒸着技術、インクジェット技術だけでなく、インクを付けたスタンプを紙に当てて印刷するようにするスタンプ技術でも形成できる。
【０４７５】
まず、スタンプとなる部分を形成する。Ｓｉ基板上に半導体プロセスによって有機ＥＬ素子の発光領域と同じ形の溝のパターンを形成し、その溝の中を有機ＥＬ材にドーピングする材料を埋めることでスタンプとする。一方、有機ＥＬ素子を形成する方のガラス基板には、電極や発光層となる有機ＥＬ材を形成しておく。
【０４７６】
次に、スタンプと有機ＥＬ素子となる材料をつけたガラス基板をぴったりと重ね合わせる。この状態を保ちながら＋１００℃〜＋２００℃で約１０分間にわたって熱処理する。こうすることで、スタンプの溝の中に埋め込んだドーピング材料が蒸発し、有機ＥＬ素子の発光層に拡散する。あとは、色に応じたドーピング材料を埋め込んだスタンプを順次有機ＥＬ素子に当てて、ＲＧＢを塗り分ける。このスタンプ技術を用いると、１０μｍの矩形パターンや、線幅１０μｍのパターンのＥＬ素子１５が容易に形成できる。
【０４７７】
なお、１Ｆの期間の１／Ｎに、ＥＬ素子１５に電流を印加し、その印加する電流は所定輝度より高くし、所定より高い輝度分はオン時間を短くすることにより所定輝度を得る方法であるとした。しかし、本発明は一定の期間内の輝度平均を所定値にする方法である。したがって、１Ｆ（１フィールドあるいは１フレーム）に限定されるものではない。例えば、図３３（ｃ１）の表示状態が２Ｆ連続したり、図３３（ｃ２）の表示状態が３Ｆ連続したり、この図３３（ｃ１）と図３３（ｃ２）の状態が交互に繰り返されても良い。最終的に、５Ｆで所望の平均輝度となるように駆動すればよい。
【０４７８】
したがって、本発明の技術的思想は、一定の期間内に、ＥＬ素子１５のオン状態とオフ状態とを発生させ、このオン状態とオフ状態とを交互に繰り返し、この繰り返しにより、所定の表示輝度を得る方式である。また、制御はゲート信号線１７のオンオフ電圧を制御することにより実現する。
【０４７９】
なお、ソース信号線１８に所定電流のＮ倍の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を１／Ｎ期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線１７に印加した信号パルスがコンデンサ１９に突き抜け、コンデンサ１９に所望の電圧値（電流値）を設定できないからである。一般的にコンデンサ１９には所望の電圧値（電流値）よりも低い電圧値（電流値）が設定される。例えば、１０倍の電流値を設定するように駆動しても、５倍程度の電流しかコンデンサ１９には設定されない。Ｎ＝１０としても実際にＥＬ素子１５に流れる電流はＮ＝５の場合と同一となる。したがって、本発明はＮ倍の電流値を設定し、Ｎ倍に比例したあるいは対応する電流をＥＬ素子１５に流れるように駆動する方法である（ただし、図９７で説明する駆動方法も実施するので限定は難しい）。もしくは、所望値よりも大きい電流をＥＬ素子１５にパルス状に印加する駆動方法である。
【０４８０】
なお、図２９などにおいて、非表示領域３１２は完全に非点灯状態である必要はない。微弱な発光あるいはうっすらとした画像表示があっても実用上は問題ない。つまり、画像表示領域３１１よりも表示輝度が低い領域と解釈するべきである。また、非表示領域３１２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色のみが非表示状態という場合も含まれる。
【０４８１】
なお、各画素構成において（例えば、図６１、図７０（ａ）、図９５）、スイッチング用ＴＦＴ１１ｄのゲート端子を直接、オンオフ電圧を印加できるように構成しても、ＥＬ素子１５に流す電流を間欠動作させることができる。また、図６０においてはＴＦＴ１１ｅ、図８においては変換用ＴＦＴ１１ａ、図９においては駆動用ＴＦＴ１１ｂのゲート端子を直接、オンオフ電圧を印加できるように構成しても、ＥＬ素子１５に流す電流を間欠動作させることができる。つまり、ＥＬ素子１５に電流を印加するＴＦＴのゲート端子を制御することによって、図２９などの表示状態を実施できるということである。
【０４８２】
（実施の形態１０）
また、図４３の表示方法のように、奇数画素行と偶数画素行（もしくは複数画素行ごと）を所定フィールド（フレーム）ごとに切り替える表示方法は、立体画像表示装置もしくは方法に適用することができる。以下、本発明の立体表示装置について図９８、図９９を参照しながら説明をする。
【０４８３】
まず、本発明の表示方法は基本的に画素行単位（画素行の方向）に画像表示領域３１１と非表示領域３１２を構成するものである。したがって、図４３のように表示する場合は縦横を変換する必要があるが、この変換は容易である。メモリに蓄積された画像データを行と列を入れ替えればよいからである。縦横を変換すれば図９８（ａ１）の表示状態となる。つまり、表示パネルの走査方向はＡに示す矢印方向となるが、画像は図９８（ａ１）に示すように、紙面上が画面上となり、紙面下が画面下となる。したがって、表示パネルの使用者にはあたかも画面上から下に走査しているように見える。
【０４８４】
表示パネルの表示画面２１は左から奇数画素列（行）に右目の画像を表示し、
偶数画素列（行）に左目の画像を表示する。画像表示は表示パネルと同期する観察用眼鏡８５２と同期させる。観察用眼鏡８５２はシャッタ８５１として機能する２つの液晶パネルを具備している。
【０４８５】
第１フィールド（第１フレーム）では図９８（ａ１）に示すように、左から奇数番目の画素列（実際は奇数番目の画素行）が画像表示領域３１１となり、左から偶数番目の画素列（実際は偶数番目の画素行）が非表示領域３１２となる。図９８（ａ１）の表示状態と同期して、観察用眼鏡８５２の左目用のシャッタ８５１Ｌが閉じ、観察用眼鏡８５２の右目用のシャッタ８５１Ｒが開く。したがって、観察者は右目だけで、図９８（ａ１）の画像を見ることになる。
【０４８６】
第１フィールド（第１フレーム）の次の第２フィールド（第２フレーム）では図９８（ａ２）に示すように、左から偶数番目の画素列（実際は偶数番目の画素行）が画像表示領域３１１となり、左から奇数番目の画素列（実際は奇数番目の画素行）が非表示領域３１２となる。図９８（ａ２）の表示状態と同期して、観察用眼鏡８５２の右目用のシャッタ８５１Ｒが閉じ、観察用眼鏡８５２の左目用のシャッタ８５１Ｌが開く。したがって、観察者は左目だけで、図９８（ａ２）の画像を見ることになる。
【０４８７】
以上の動作を交互に繰り返すことにより、観察者が使用する眼鏡型のシャッタ８５１と画像表示状態とが同期して交互に観察者に見えるようにすることにより立体画像表示を実現できる。
【０４８８】
シャッタ８５１を用いずに立体画像表示を実現するためには、図９９に図示したように表示パネルの光出射側にプリズム８６１を配置すればよい。プリズム８６１のＡ部をある表示タイミングにおける画像表示領域３１１に対応するように配置し、プリズム８６１のＢ部を前述の表示タイミングにおける非表示領域３１２に対応するように配置する。このように、プリズム８６１を配置することにより、奇数画素行の画像が観察者の右目に入射するようにし、偶数画素行の画像が観察者の左目に入射するように構成することができる。なお、プリズム８６１と表示パネル間にはエチレングリコールなどの光結合材８６２を配置し、オプティカルカップリングさせておく。
【０４８９】
なお、図９８において切り替え手段８５２は眼鏡としたがこれに限定されるものではない。観察者の右目に入射する光と左目に入射する光とを制御できるものであればいずれのものでもよい。例えば、ゴーグルタイプのものが例示される。また、切り替え手段８５２と表示パネルとが一体となったもの（ヘッドマウントディスプレイ）が例示される。また、シャッタ８５１は液晶表示パネルに限定されるものではなく、カメラのシャッタ、回転フィルタのようにメカニカルなものでもよい。また、ポリゴンミラーを組み込んだもの、ＰＬＺＴを用いたシャッタ、エレクトロルミネッセンスを応用したシャッタなども例示される。
【０４９０】
以上のように、１つの表示パネルの表示画像を図４３の表示方法を用いることにより立体表示を実現できる。なお、図９８、図９９の装置または方法は、複数画素行（列）ごと、あるいは奇数画素行（列）と偶数画素行（列）ごとに異なる画像を表示するというものであり、その用途は立体表示のみに限定されるものではない。例えば、単に２つの画像を重ね合わせて表示するという用途に用いてもよい。なお、本発明のＥＬ表示装置を用い、本発明の駆動方法を実施することが特に有効であることは言うまでもない。
【０４９１】
なお、各画素を駆動する素子はＴＦＴ１１としたがこれに限定されるものではない。例えば、薄膜ダイオード（ＴＦＤ）の組み合わせにより、画素１６を構成でき、このダイオードの一方の端子電圧レベルを操作することにより、ＥＬ素子１５に流す電流を間欠動作させることができる。その他、バリスタ、サイリスタなどのスイッチング素子でも同様である。
【０４９２】
例えば、図６の変換用ＴＦＴ１１ａにおける駆動用ＴＦＴを例にすれば、図１００（ａ）に図示するように、ＮチャンネルまたはＰチャンネルのバイポーラトランジスタでもよい。また、図１００（ｂ）に図示するように、ＮチャンネルまたはＰチャンネルのＭＯＳトランジスタでもよい。さらに、図１００（ｃ）に図示するように、ホトトランジスタあるいはホトダイオードでもよく、図１００（ｄ）に図示するように、サイリスタ素子などでもよい。このことは、他の画素を構成するスイッチング素子にも適用できるということを意味する。
【０４９３】
また、ＴＦＴ素子はＰチャンネルでもＮチャンネルのいずれでも用いることができる。また、ＥＬ素子１５の位置は図６または図８のような位置に限定されるものではない。例えば、図９６（ａ）は図６の変換用ＴＦＴ１１ａとＥＬ素子１５との接続状態を抜き出したものである。この変形として図９６（ｂ）の構成も例示される。また、駆動用ＴＦＴをＮチャンネルとした図９６（ｃ）、（ｄ）の構成も例示される。これらの事項は変換用ＴＦＴ１１ａについてだけでなく、他の画素を構成するスイッチング素子についても同様である。
【０４９４】
また、ＴＦＴなどのスイッチング素子は低温多結晶Ｓｉ−ＴＦＴで形成されることが望ましいが、アモルファスシリコンＴＦＴでもよい。特に、ＥＬ素子１５に流す電流が１μＡ以下の場合は、アモルファスシリコン技術で形成した方が特性上十分である。また、ゲートドライバ回路、ソースドライバ回路などもアモルファスシリコン技術による素子で形成してもよい。
【０４９５】
また、図１０、図４６、図４７、図４９などのゲートドライバ１２の構成についてもこれに限定されるものではなく（図１０などはＳＴ信号を順次クロックに同期してシフト動作（シリアル処理）する構成である）、例えば、各ゲート信号線のオンオフ状態を一度に決定するパラレル入力であってもよい（すべてのゲート信号線のオンオフフロジックがコントローラかゲート信号線１７の本数分、一度に出力され決定される構成など）。
【０４９６】
図１０１は有機ＥＬモジュールの構成図である。プリント基板１０３にはコントロールＩＣ１０１と電源ＩＣ１０２が実装されている。プリント基板１０３とアレイ基板
４９とはフレキシブル基板１０４で電気的に接続される。このフレキシブル基板１０４を介して電源電圧、電流、制御信号、映像データがアレイ基板４９のソースドライバ１４およびゲートドライバ１２に供給される。
【０４９７】
この際問題となるのは、ゲートドライバ１２の制御信号である。ゲートドライバ２には少なくとも５Ｖ以上の振幅の制御信号を印加する必要がある。しかし、コントロールＩＣ１０１の電源電圧は２．５Ｖあるいは３．３Ｖであるため、コントロールＩＣ１０１から直接ゲートドライバ１２に制御信号を印加することができない。
【０４９８】
この課題に対して、本発明は高い電圧で駆動される電源ＩＣ１０２からゲートドライバ１２の制御信号を印加する。電源ＩＣ１０２はゲートドライバ１２の動作電圧も発生させるので、当然ながらゲートドライバ１２に最適な振幅の制御信号を発生させることができる。
【０４９９】
図１０２ではゲートドライバ１２の制御信号をコントロールＩＣ１０１で発生させ、ソースドライバ１４で一旦レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は５〜８Ｖであるから、コントロールＩＣ１０１から出力された３．３Ｖ振幅の制御信号を、ゲートドライバ１２が受け取れる５Ｖ振幅に変換することができる。
【０５００】
図７７、図１０３は本発明の表示モジュール装置の説明図である。図１０３はソースドライバ１４内に内蔵表示メモリ１５１を持たせた構成である。内蔵表示メモリは８色表示（各色１ビット）、２５６色表示（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４ビット）の容量を有する。この８色、２５６色または４０９６色表示で、かつ静止画の時は、ソースドライバ１４内に配置されたドライバコントローラはこの内蔵表示メモリ１５１の画像データを読み出すので、超低消費電力化を実現できる。もちろん、内蔵表示メモリ１５１は２６万色以上の多色の表示メモリであってもよい。また、動画の時も内蔵表示メモリ１５１の画像データを用いてもよい。
【０５０１】
内蔵表示メモリ１５１の画像データは誤差拡散処理あるいはディザ処理を行った後のデータをメモリしてもよい。誤差拡散処理、ディザ処理などを行うことにより、２６万色表示データを４０９６色などに変換することができ、さらに内蔵表示メモリ１５１の容量を小さくすることができる。誤差拡散処理などは誤差拡散コントローラ１４１で行うことができる。
【０５０２】
なお、図１０３などにおいて、１４をソースドライバと記載したが、単なるドライバだけでなく、電源ＩＣ１０２、バッファ回路１５４（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、内蔵表示メモリ１５１からの入力を処理してソース信号線に電圧あるいは電流を出力する様々な機能あるいは回路が構成されたものである。これらの事項は、本発明の他の実施例でも同様である。
【０５０３】
なお、図１０３などで説明する構成は、図１２〜図１６、図１８、図２０、図２１などで説明する３辺フリー構成あるいはその他の構成、駆動方式などにも適用できることは言うまでもない。
【０５０４】
フレームレートはパネルモジュールの消費電力と関係する。つまり、フレームレートを高くすればほぼ比例して消費電力は増大する。携帯電話などは待ち受け時間を長くするなどの観点から消費電力の低減を図る必要がある。一方、表示色を多くする（階調数を多くする）ためにはソースドライバ１４などの駆動周波数を高くしなければならない。しかし、消費電力の問題から消費電力を増大させることは困難である。
【０５０５】
一般的に、携帯電話などの情報表示装置では、表示色数よりも低消費電力化が優先される。表示色数を増加させる回路の動作周波数が高くなる、あるいはＥＬ素子に印加する電圧（電流）波形の変化が多くなるなどの理由から、消費電力が増加する。したがって、あまり表示色数を多くすることはできない。この課題に対して、本発明は画像データを誤差拡散処理あるいはディザ処理を行って画像を表示する。
【０５０６】
図１０４で説明した本発明の携帯電話では図示していないが、筐体の裏側にＣＣＤカメラを備えている。ＣＣＤカメラで撮影した画像およびデータは即時に表示パネルの表示画面２１に表示できる。ＣＣＤカメラの画像データは２４ビット（１６７０万色）、１８ビット（２６万色）、１６ビット（６．５万色）、１２ビット（４０９６色）、８ビット（２５６色）をキー入力で切り替えることができる。
【０５０７】
表示データが１２ビット以上の時は、誤差拡散処理を行って表示する。つまり、ＣＣＤカメラからの画像データが内蔵表示メモリ１５１の容量以上の時は、誤差拡散処理などを実施し、表示色数を内蔵表示メモリ１５１の容量以下となるように画像処理を行う。
【０５０８】
今、ソースドライバ１４には４０９６色（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１を具備しているとして説明する。モジュール外部から送られてくる画像データが４０９６色の場合は、直接ソースドライバ１４の内蔵表示メモリ１５１に格納され、この内蔵表示メモリ１５１から画像データを読み出し、表示画面２１に画像を表示する。
【０５０９】
画像データが２６万色（Ｇ：６ビット、Ｒ、Ｂ：各５ビットの計１６ビットの場合は、図７７および図１０３に示すように、誤差拡散コントローラ１４１の演算メモリ１５２に一旦格納され、かつ同時に演算回路１５３で誤差拡散あるいはディザ処理が行われる。この誤差拡散処理などにより１６ビットの画像データは内蔵表示メモリ１５１のビット数である１２ビットに変換されてソースドライバ１４に転送される。ソースドライバ１４はＲＧＢ各４ビット（４０９６色）の画像データを出力し、表示画面２１に画像を表示する。
【０５１０】
また、図７７の構成などにおいて、垂直同期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変化させて）、フィールドあるいはフレームごとに誤差拡散処理あるいはディザ処理方法を変化させてもよい。例えば、ディザ処理では、第１フレームでＢａｙｅｒ型を用い、次の第２フレームではハーフトーン型を用いる。このように、フレームごとにディザ処理を変化させ、切り替えるようにすることで、誤差拡散処理などに伴うドットむらが目立ちにくくなるという効果が発揮される。
【０５１１】
また、第１フレームと第２フレームで誤差拡散処理などの処理係数を変化させてもよい。また、第１フレームで誤差拡散処理をし、第２フレームでディザ処理をし、さらに第３フレームで誤差拡散処理をするなど、様々な処理を組み合わせても良い。また、乱数発生回路を具備し、乱数の値でフレームごとに処理を実施する処理方法を選択してもよい。
【０５１２】
フレームレートなどの情報を伝送されるフォーマットに記載するようにしておけば、この記載されたデータをデコードあるいは検出することにより、自動でフレームレートなどを変更できるようになる。伝送されてくる画像が動画か静止画かを記載しておくこと、特に動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、伝送パケットに携帯電話の機種番号を記載しておくことが好ましい。なお、本明細書では伝送パケットとして説明するがパケットである必要はなく、送信あるいは発信するデータ中に図１０５などで説明する情報（表示色数、フレームレートなど）が記載されたものであればいずれでもよい。
【０５１３】
図１０６は本発明の携帯電話などに送られてくる伝送フォーマットである。伝送とは、受信するデータと送信するデータの双方を含む。つまり、携帯電話は受話器からの音声あるいは携帯電話に付属のＣＣＤカメラで撮影した画像を他の携帯電話などに送信する場合もあるからである。したがって、図１０５などで説明する伝送フォーマットなどに関連する事項は送信、受信の双方に適用される。
【０５１４】
本発明の携帯電話などにおいて、データはデジタル化されてパケット形式で伝送される。図１０６で記載しているように、フレームの中は、フラグ部（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情報部（Ｉ）、及びフレームチェックシーケンス（ＦＣＳ）からなる。コントロール部（Ｃ）のフォーマットは図１０７のように情報転送（Ｉフレーム）、監視（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つの形式をとる。
【０５１５】
まず、情報転送形式は、情報（データ）を転送する時に使用するコントロールフィールドの形式で、非番号性形式の一部を除けば、情報転送形式がデータフィールドを有する唯一の形式である。この形式によるフレームを情報フレーム（Ｉフレーム）という。
【０５１６】
また、監視形式は、データリンクの監視制御機能、すなわち情報フレームの受信確認、情報フレームの再送要求などを行うために使用する形式である。この形式によるフレームを、監視フレーム（Ｓフレーム）という。
【０５１７】
次に、非番号制形式は、その他のデータリング制御機能を遂行するために使用するコントロールフィールドの形式で、この形式によるフレームを非番号制フレーム（Ｕフレーム）という。
【０５１８】
端末及び網は送受信する情報フレームを送信シーケンス番号Ｎ（Ｓ）と受信シーケンス番号Ｎ（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、０〜７までの８個を循環番号として使い、７の次は０となるモジュラス構成をとっている。したがって、この場合のモジュラスは８であり、応答フレームを受信せずに連続送信できるフレーム数は７である。
【０５１９】
データ領域には色数データを示す８ビットのデータとフレームレートを示す８ビットのデータが記載される。これらの例を図１０５（ａ）、（ｂ）に示す。また、表示色の色数には静止画と動画の区別を記載しておくことが好ましい。また、携帯電話の機種名、送受信する画像データの内容（人物などの自然画、メニュー画面）などを図１０６のパケットに記載しておくことが望ましい。データを受け取った機種はデータをデコードし、それを自身（該当機種番号）のデータと認識したとき、記載された内容によって、表示色、フレームレートなどを自動的に変更する。また、記載された内容を表示装置の表示画面２１に表示するように構成してもよい。ユーザーが表示画面２１の記載内容（表示色、推奨フレームレート）を見て、キーなどを操作し、最適な表示状態にマニュアルで変更すればよい。
【０５２０】
なお、一例として、図１０５（ｂ）では数値の３はフレームレート８０Ｈｚと一例をあげて記載しているがこれに限定されるものではなく、４０〜６０Ｈｚなどの一定範囲を示すものであってもよい。また、データ領域に携帯電話の機種などを記載しておいてもよい。機種により性能などが異なり、フレームレートを変化させる必要も発生するからである。また、画像が漫画であるとか、宣伝（ＣＭ）であるとかの情報を記載しておくことも好ましい。また、パケットに視聴料金や、パケット長などの情報を記載しておいてもよい。ユーザーが視聴料金の確認をして情報を受信するか否かを判断できるからである。また、画像データが誤差拡散処理をされているか否かのデータも記載しておくことが好ましい。
【０５２１】
また、画像処理方法（誤差拡散処理、ディザ処理などの種別、重み付け関数の種類とそのデータ、ガンマの係数など）、機種番号などの情報を伝送されるフォーマットに記載しておけばよい。また、画像データがＣＣＤで撮影されたデータか、ＪＰＥＧデータか、また、その解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデータかなどの情報を記載しておくと、これを基にデータをデコードあるいは検出し、自動受信した携帯電話などを最適な状態に変更できるようになる。
【０５２２】
もちろん、伝送されてくる画像が動画か静止画かを記載しておくこと、特に動画の場合は、動画の１秒あたりのコマ数を記載しておくことが好ましい。また、受信端末で推奨する再生コマ数／秒などの情報も記載しておくことが好ましい。
【０５２３】
以上の事項は、伝送パケットが送信の場合でも同様である。また、本明細書では伝送パケットとして説明しているがパケットである必要はない。つまり、送信あるいは発信するデータ中に図１０５などで説明する情報が記載されたものであればいずれでもよい。
【０５２４】
誤差拡散処理コントローラ１４１には、誤差処理されて送られてきたデータに対して逆誤差拡散処理を行い、元データに戻してから再度、誤差拡散処理を行う機能を付加することが好ましい。誤差拡散処理の有無は図１０６のパケットデータに載せておく。また、誤差拡散（ディザなどの方式も含む）の処理方法、形式など逆誤差拡散処理に必要なデータも載せておく。
【０５２５】
逆誤差拡散処理を実施するのは、誤差拡散処理の過程において、ガンマカーブの補正も実現できるからである。データを受けたＥＬ表示装置などのガンマカーブと、送られてきたガンマカーブとが適応しない場合や、送信されてきたデータが誤差拡散などの処理をすでに実施された画像データである場合がある。この事態に対応するために、逆誤差拡散処理を実施し、元データに変換してガンマカーブ補正の影響が出ないようにする。その後、受信したＥＬ表示装置などで誤差拡散処理を行い、受信表示パネルに最適なガンマカーブにし、かつ最適な誤差拡散処理となるように誤差拡散処理などを実施する。
【０５２６】
また、表示色によりフレームレートを切り替えたい場合は、携帯電話などの装置にユーザボタンを配置し、ボタンなどを用いて表示色などを切り替えられるようにすればよい。
【０５２７】
図１０４は情報端末装置の一例としての携帯電話の平面図である。筐体１９３にアンテナ１９１、テンキー１９２などが取りつけられている。１９４は表示色切り替えキーあるいは電源オンオフ、フレームレート切り替えキーである。
【０５２８】
携帯電話などの内部回路ブロックを図１０８に示す。回路は主としてアップコンバータ２０５とダウンコンバータ２０４のブロック、デェプレクサ２０１のブロック、ＬＯバッファ２０３などのブロックから構成される。
【０５２９】
キー１９４を１度押さえると表示色は８色モードに、続いて同一キー１９４を押さえると表示色は２５６色モード、さらに同一キー１９４を押さえると表示色は４０９６色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１９４は３つ（以上）となる。
【０５３０】
キー１９４はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切り替わるものでもよい。例えば、４０９６色を受話器に音声入力すること、例えば、「高品位表示」、「２５６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面２１に表示される色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【０５３１】
また、表示色の切り替えは電気的に切り替わるスイッチでもよく、表示パネルの表示画面２１に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切り替える、あるいはクリックボールのように回転あるいは方向により切り替えるように構成してもよい。
【０５３２】
１９４は表示色切り替えキーとしたが、フレームレートを切り替えるキーなどとしてもよい。また、動画と静止画とを切り替えるキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【０５３３】
なお、表示色などによりフレームレートを切り替えるという技術的思想は携帯電話に限定されるものではなく、パームトップコンピュータや、ノートパソコン、デスクトップパソコン、携帯時計など表示画面を有する機器に広く適用することができる。また、液晶表示装置に限定されるものではなく、液晶表示パネル、有機ＥＬ表示パネルや、ＴＦＴパネル、ＰＬＺＴパネルや、ＣＲＴにも適用することができる。
【０５３４】
（実施の形態１１）
さらに、本発明のＥＬ表示パネルあるいはＥＬ表示装置もしくは駆動方法を採用した実施の形態について、図面を参照しながら説明する。
【０５３５】
図１０９は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また、一部拡大あるいは縮小した箇所や省略した箇所もある。例えば、図１０９においては接眼カバーを省略している。以上のことは他の図面においても該当する。
【０５３６】
ボディー４５１の裏面は暗色あるいは黒色にされている。これは、表示パネル８２から出射した迷光がボディー４５１の内面で乱反射し、表示コントラストの低下を防止するためである。また、表示パネルの光出射側にはλ／４板５０（位相板など）、偏光板５４などが配置されている。このことは図２でも説明している。
【０５３７】
接眼リング４５２には拡大レンズ４５３が取りつけられている。観察者は接眼リング４５２をボディー４５１内での挿入位置を可変して、表示パネルの表示画像にピントが合うように調整する。また、必要に応じて表示パネルの光出射側に正レンズ４５４を配置すれば、拡大レンズ４５３に入射する主光線を収束させることができる。そのため、拡大レンズ４５３のレンズ径を小さくすることができ、ビューファインダを小型化することができる。
【０５３８】
図１１０はビデオカメラの斜視図である。ビデオカメラは撮影レンズ４６１とビデオカメラ本体４６２とを具備し、撮影レンズ４６１とビューファインダ４６６とは背中合わせとなっている。また、ビューファインダ４６６には接眼カバー４６４が取りつけられている（図１０９も参照）。観察者（ユーザー）はこの接眼カバー４６４部から表示パネルの画像を観察する。
【０５３９】
一方、本発明のＥＬ表示パネルは表示画面２１としても使用されている。表示画面２１は支点４６８で角度を自由に調整できる。表示画面２１を使用しない時は、格納部４６３に格納される。
【０５４０】
図１１０において、４６５は表示モード切り替えスイッチである。表示モード切り替えスイッチ４６５を押さえると図３５の回路が動作し、図３５で説明した事項が実施される。
【０５４１】
本実施の形態のＥＬ表示装置はビデオカメラだけでなく、図１１１に示すような電子カメラにも適用することができる。表示パネル８２はデジタルカメラ本体４７２に付属されたモニターとして用いる。デジタルカメラ本体４７２にはシャッタ４７１の他、表示モード切り替えスイッチ４６５が取りつけられている。
【０５４２】
また、クロック・フェーズと画面位置（水平・垂直）を自動調整する「画面自動調整」機能や、ブラック・レベル・コントラストを自動調整する「オートゲインコントロール機能」を搭載することが好ましい。ブラック・レベル・コントラストを適正な値に調整すれば、ＲＧＢ各色に対して最適な階調表示を実現できる。さらに、ＶＧＡモードなどを縮小あるいは拡大表示した際に発生するにじみなどを抑える機能を搭載することが好ましい。また、一定時間使用しない際には、自動的にバックライトが消える「パワーセーブモード」を搭載することが好ましい。以上の事項は他の本発明でも同様である。
【０５４３】
以上は表示パネル８２の表示領域が比較的小型の場合であるが、３０インチ以上と大型となると表示画面２１がたわみやすい。その対策のため、本発明では図１１２に示すように、表示パネル８２に外枠４８１をつけ、外枠４８１をつりさげられるように固定部材４８２で取りつけている。この固定部材４８２を用いて図１１３に示すように、ネジ等の固定部材４８２を用いて壁４９１などに取りつける。
【０５４４】
しかし、表示パネル８２の画面サイズが大きくなると重量も重たくなる。そのため、表示パネル８２の下側に脚取り付け部４８４を配置し、複数の脚４８３で表示パネル８２の重量を保持できるようにしている。
【０５４５】
図１１２のように、脚４８３はＡに示すように左右に移動でき、また、脚４８３はＢに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。
【０５４６】
なお、脚４８３あるいは筐体（他の本発明においても）にはプラスチックフィルム−金属板複合材（以後、複合材と呼ぶ）を使用する。複合材は、金属とプラスチックフィルムを特殊表面処理層（接着層）を介して強力に接着したものである。金属板は０．２ｍｍ以上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層を介して貼り合わされるプラスチックフィルムは１５μｍ以上１００μｍ以下にすることが好ましい。特殊接着法によりプラスチックと金属板間に強固な密着力を有するようになる。この複合材を使用することにより、プラスチック層への着色、染色、印刷が可能となり、また、プレス部品での二次加工工程（フィルムの手貼り、メッキ塗装）の削除が可能となる。また、従来では不可能であった深絞り成形やＤＩ成形に適する。
【０５４７】
図１１２のテレビにおいて、画面の表面を保護フィルム（保護板でもよい）４９３で被覆している。これは、表示パネル８２の表示画面２１に物体があたって破損することを防止することが１つの目的である。保護フィルム４９３の表面にはＡＩＲコートが形成されており、また、表面をエンボス加工することにより液晶表示画面２１に外の状況（外光）が写り込むことを抑制している。
【０５４８】
保護フィルム４９３と表示パネル８２間にビーズなどを散布することにより、
一定の空間が配置されるように構成する。また、保護フィルム４９３の裏面に微細な凸部を形成し、この凸部で表示パネル８２と保護フィルム４９３間に空間を保持させる。このように、空間を保持することにより保護フィルム４９３からの衝撃が表示パネル８２に伝達することを抑制する。
【０５４９】
また、保護フィルム４９３と表示パネル８２間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。
【０５５０】
保護フィルム４９３としては、ポリカーボネートフィルム（板）、ポリプロピレンフィルム（板）、アクリルフィルム（板）、ポリエステルフィルム（板）、ＰＶＡフィルム（板）などが例示される。その他、エンジニアリング樹脂フィルム（ＡＢＳなど）を用いることもできる。また、強化ガラスなど無機材料からなるものでもよい。保護フィルム４９３を配置するかわりに、表示パネル８２の表面をエポキシ樹脂、フェーノル樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。
【０５５１】
また、保護フィルム４９３あるいはコーティング材料の表面をフッ素コートすることにも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。
【０５５２】
画面は４：３に限定されるものではなく、ワイド表示ディスプレイでもよい。
解像度は１２８０×７６８ドット以上にすることが好ましい。ワイド型とすることにより、ＤＶＤ映画やテレビ放送など、横長表示のタイトルや番組をフルスクリーンで楽しむことができる。表示パネル８２の明るさは３００ｃｄ／ｍ2（カンデラ／平方メートル）、さらには５００ｃｄ／ｍ2（カンデラ／平方メートル）にすることが好ましい。また、インターネットや通常のパソコン作業に適した明るさ（２００ｃｄ／ｍ2）で表示できるように切り替えスイッチを設置している。
【０５５３】
このように、使用者は表示内容あるいは使用方法により、最適な画面の明るさにすることができる。さらに動画を表示しているウインドウだけを５００ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にする設定も可能である。テレビ番組をディスプレイの隅に表示しておいて、メールをチェックするといった使い方にも柔軟に対応できる。スピーカーはタワー型の形状になり、前方向だけではなく、空間全体に音が広がるように設計されている。
【０５５４】
テレビ番組の再生、録画機能も使い勝手が向上している。例えば、ｉモードからの録画予約が簡単にできる。従来は新聞などのテレビ番組表で時間、チャンネルを確認してから予約する必要があったが、電子番組表をｉモードで確認して予約できる。これなら、放送時間が分からなくて困ることもない。また、録画番組の短縮再生もできる。ニュース番組などのテロップや音声の有無で重要性を判断しながら、不必要と判断した部分を飛ばして、番組の概要を短時間で見ることができる（３０分番組で１〜１０分程度）。
【０５５５】
また、テレビ録画ができるようにディスク容量が４０ＧＢ以上のハードディスクを積載している。これは本体の他に、電源と映像用入出力端子をまとめた拡張ボックスで構成されている。ビデオなどのＡＶ機器の接続に使う拡張ボックスには、パソコンとテレビの他に２系統の映像機器を接続できる。映像入力はＢＳデジタルチューナー用のＤ１端子の他にＳ端子入力も備え、接続する機器に合わせて選択できる。また、ゲーム機などの接続に便利なようにＡＶ用の端子は前面に配置されている。
【０５５６】
以上の保護フィルム４９３、筐体、構成、特性、機能などに関する事項は本発明の他の表示装置あるいは情報表示装置などにも適用されることは言うまでもない。
【０５５７】
すでに説明したが、図５２のＴＦＴ１１ｄ、図５３のＴＦＴ１１ｅ、図５４のＴＦＴ１１ｄ、図５５のＴＦＴ１１ｂ、図５６のＴＦＴ１１ｄ、図５７のＴＦＴ１１ｄ、図５８のＴＦＴ１１ｅ、図５９のＴＦＴ１１ｅ、図６０のＴＦＴ１１ｄ、図６２のＴＦＴ１１ｄ、図６３のＴＦＴ１１ｄ、図６７のＴＦＴ１１ｅ、図７５のＴＦＴ１１ｅなどのオンオフ状態を制御することにより、図２９、図３３、図３９、図４１、図４３、図４４、図４５、図４８、図５０、図５１、図９８などで説明した駆動方法あるいは表示方法もしくは装置を実施できることは言うまでもない。
【０５５８】
また、図６などの駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄなどはＮチャンネルで形成されることが好ましい。コンデンサ１９への突き抜け電圧が低減するからである。
【０５５９】
また、ＥＬ素子は点灯初期に特性変化が大きいので、焼きツキなどが発生しやすい。この対策のため、パネル形成後、２０時間以上１５０時間以内の間、白ラスター表示でエージングを行った後に、商品として出荷することが好ましい。このエージングでは所定表示輝度よりも２〜１０倍程度の明るさで表示させることが好ましい。
【０５６０】
図１０、図２９〜図３３、図３５、図４０、図４３、図４６、図４７、図４９、図８１、図８３〜図９４などを用いて駆動（表示）方法、駆動回路について説明したが、これらの技術的思想を実現するガリ砒素、シリコン、ゲルマニウムなどで作製された半導体チップも本発明の権利範囲である。これらの半導体チップを表示パネルに実装することにより表示装置、情報表示装置などを実現できる。
【０５６１】
また、図６（ｂ）、図９、図５６、図５９、図６０、図６２などにおけるＶｂｂ電圧を印加する端子を、図４７で説明したようにゲートドライバ１２ｂに接続することにより、良好な画像表示を実現することができる。
【０５６２】
また、図９６、図１００などで説明した電源電圧Ｖｄｄなどに関する事項も本明細書のすべての画素構成あるいは、表示パネル、情報表示装置あるいは駆動方法に適用される。また、図２〜図５、図１２〜図２４、図７７、図８１、図８３〜図９４、図９９、図１０１〜図１０３、図１０５、図１０８〜図１１２などに関しても本明細書のすべての画素構成あるいは、ドライバ配置、表示パネル、情報表示装置あるいは駆動方法に適用されることは言うまでもない。
【０５６３】
また、図７６、図７８、図８１、図８３〜図９４などで説明したＥＬ素子１５に逆バイアス電圧を印加する方法あるいは構成も、図６、図８、図２９、図４２、図４６、図４７、図５２〜図５６、図５９〜図６３、図６７、図６９〜図７５、図９５などの画素構成あるいはアレイ構成などに適用することは言うまでもない。また、これらの構成で、図２８〜図３１、図３３〜図４０、図４３〜図４５、図４８、図５０、図５１、図７５などを実現できることも説明を要しない。図１２〜図２１の３辺フリー構成と組み合わせることも有効であることは言うまでもない。特に、３辺フリー構成の場合は、画素がアモルファスシリコン技術を用いて作製されている時に有効である。また、アモルファスシリコン技術で形成されたパネルでは、ＴＦＴ素子の特性ばらつきのプロセス制御が不可能なため、本発明の電流駆動を実施することが好ましい。
【０５６４】
さらに、これらの技術を用いて、図２〜図５、図１２〜図２４、図７７、図８１、図８３〜図９４、図９９、図１０１〜図１０３、図１０５、図１０８〜図１１２などの表示パネル、情報表示装置あるいは駆動方法に適用できることも言うまでもない。
【０５６５】
図１、図８０〜図９４などで説明した画素構成、あるいは駆動方法における画素構成あるいはアレイ構成などはＥＬ表示パネルにのみ限定されるものではない。例えば、液晶表示パネルにも適用することができる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよい。また、スイッチング素子についてもＴＦＴに限定されるものでない。また、本明細書のすべての画素構成あるいは、ドライバ配置、表示パネル、情報表示装置あるいは駆動方法に適用されることは言うまでもない。
【０５６６】
図６、図８、図１７〜図２１、図２９、図４２、図４６、図４７、図５２〜図５６、図５９〜図６３、図６７〜図７５、図８１、図８３〜図９５などの画素構成あるいはアレイ構成などはＥＬ表示パネルにのみ限定されるものではない。例えば、液晶表示パネルにも適用することができる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよい。また、スイッチング素子についてもＴＦＴに限定されるものでないことは、図１００などで説明した。
【０５６７】
また、図３、図１２、図１５、図１７〜図２１、図７７、図１０４〜図１０６、図１０９〜図１１２などの構成、装置、方式はＥＬ表示パネルを用いたものに限定されるものではない。例えば、ＰＤＰ表示パネル、ＰＬＺＴ表示パネル、液晶表示パネルなどを用いたものにも適用することができる。
【０５６８】
図２５、図２６の方法にあっては、ＥＬ表示パネルの製造方法に限定されるものではない。例えば、液晶表示パネルの製造方法にも適用できる。また、図１２〜図２１の構成あるいは方法にあってもＥＬ表示パネルに限定されるものではなく、ＬＥＤ表示パネル、液晶表示パネルなどにも適用できることは言うまでもない。図２８〜図３１、図３３〜図４０、図４３〜図４５、図４８、図５０、図５１、図７５などの表示方法についても同様である。
【産業上の利用可能性】
【０５６９】
以上、本発明の実施例で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置にも適用できる。さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。また、広告あるいはポスターなどの表示装置、ＲＧＢの信号器、警報表示灯などにも応用できる。
【図面の簡単な説明】
【０５７０】
【図１】本発明の表示パネルの駆動方法の説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示パネルの断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示装置の断面図
【図６】本発明の表示パネルの回路構成図
【図７】本発明の表示パネルの説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示パネルの説明図
【図１３】本発明の表示パネルの説明図
【図１４】本発明の表示パネルの説明図
【図１５】本発明の表示パネルの説明図
【図１６】本発明の表示パネルの説明図
【図１７】本発明の表示パネルの駆動方法の説明図
【図１８】本発明の表示パネルの説明図
【図１９】本発明の表示パネルの説明図
【図２０】本発明の表示パネルの説明図
【図２１】本発明の表示パネルの説明図
【図２２】本発明の表示装置の説明図
【図２３】本発明の表示装置の説明図
【図２４】本発明の表示装置の断面図
【図２５】本発明の表示パネルの製造方法の説明図
【図２６】本発明の表示パネルの製造方法の説明図
【図２７】本発明の表示パネルの説明図
【図２８】本発明の表示パネルの駆動方法の説明図
【図２９】本発明の表示パネルの駆動方法の説明図
【図３０】本発明の表示パネルの駆動方法の説明図
【図３１】本発明の表示パネルの駆動方法の説明図
【図３２】本発明の表示パネルの駆動方法の説明図
【図３３】本発明の表示パネルの駆動方法の説明図
【図３４】本発明の表示パネルの駆動方法の説明図
【図３５】本発明の表示パネルの回路ブロック図
【図３６】本発明の表示パネルの駆動方法の説明図
【図３７】本発明の表示パネルの駆動方法の説明図
【図３８】本発明の表示パネルの駆動方法の説明図
【図３９】本発明の表示パネルの駆動方法の説明図
【図４０】本発明の表示パネルの駆動方法の説明図
【図４１】本発明の表示パネルの駆動方法の説明図
【図４２】本発明の表示パネルの説明図
【図４３】本発明の表示パネルの駆動方法の説明図
【図４４】本発明の表示パネルの駆動方法の説明図
【図４５】本発明の表示パネルの駆動方法の説明図
【図４６】本発明の表示パネルの回路ブロック図
【図４７】本発明の表示パネルの回路ブロック図
【図４８】本発明の表示パネルの駆動方法の説明図
【図４９】本発明の表示パネルの回路ブロック図
【図５０】本発明の表示パネルの駆動方法の説明図
【図５１】本発明の表示パネルの駆動方法の説明図
【図５２】本発明の表示パネルの説明図
【図５３】本発明の表示パネルの説明図
【図５４】本発明の表示パネルの説明図
【図５５】本発明の表示パネルの説明図
【図５６】本発明の表示パネルの説明図
【図５７】本発明の表示パネルの説明図
【図５８】本発明の表示パネルの説明図
【図５９】本発明の表示パネルの説明図
【図６０】本発明の表示パネルの説明図
【図６１】本発明の表示パネルの説明図
【図６２】本発明の表示パネルの説明図
【図６３】本発明の表示パネルの説明図
【図６４】本発明の表示パネルの駆動方法の説明図
【図６５】本発明の表示パネルの駆動方法の説明図
【図６６】本発明の表示パネルの駆動方法の説明図
【図６７】本発明の表示パネルの説明図
【図６８】本発明の表示パネルの説明図
【図６９】本発明の表示パネルの説明図
【図７０】本発明の表示パネルの説明図
【図７１】本発明の表示パネルの説明図
【図７２】本発明の表示パネルの説明図
【図７３】本発明の表示パネルの説明図
【図７４】本発明の表示パネルの説明図
【図７５】本発明の表示パネルの説明図
【図７６】本発明の表示パネルの駆動方法の説明図
【図７７】本発明の表示装置の説明図
【図７８】本発明の表示パネルの説明図
【図７９】本発明の表示パネルの駆動方法の説明図
【図８０】本発明の表示パネルの駆動方法の説明図
【図８１】本発明の表示パネルの説明図
【図８２】本発明の表示パネルの説明図
【図８３】本発明の表示パネルの説明図
【図８４】本発明の表示パネルの説明図
【図８５】本発明の表示パネルの説明図
【図８６】本発明の表示パネルの説明図
【図８７】本発明の表示パネルの説明図
【図８８】本発明の表示パネルの説明図
【図８９】本発明の表示パネルの説明図
【図９０】本発明の表示パネルの説明図
【図９１】本発明の表示パネルの説明図
【図９２】本発明の表示パネルの説明図
【図９３】本発明の表示パネルの説明図
【図９４】本発明の表示パネルの説明図
【図９５】本発明の表示パネルの説明図
【図９６】本発明の表示パネルの説明図
【図９７】本発明の表示パネルの説明図
【図９８】本発明の情報表示装置の説明図
【図９９】本発明の情報表示装置の説明図
【図１００】本発明の表示パネルの説明図
【図１０１】本発明の表示装置の構成図
【図１０２】本発明の表示装置の構成図
【図１０３】本発明の表示装置の説明図
【図１０４】本発明の情報表示装置の平面図
【図１０５】本発明の表示装置のデータ伝送方法の説明図
【図１０６】本発明の表示装置のデータ伝送方法の説明図
【図１０７】本発明の表示装置のデータ伝送方法の説明図
【図１０８】本発明の情報表示装置の説明図
【図１０９】本発明のビューファインダの断面図
【図１１０】本発明のビデオカメラの斜視図
【図１１１】本発明の電子カメラの斜視図
【図１１２】本発明のテレビの説明図
【図１１３】本発明のテレビの説明図
【図１１４】本発明の表示パネルの駆動方法の説明図
【図１１５】従来の表示パネルの回路構成図
【符号の説明】
【０５７１】
１１  ＴＦＴ
１２  ゲートドライバ
１４  ソースドライバ
１４ａ  １チップドライバＩＣ
１５  ＥＬ素子
１６  画素
１７  ゲート信号線
１８  ソース信号線
１９  コンデンサ
２０  電流供給線
２１  表示画面
２２  シフトレジスタ
２３  インバータ回路
２４  出力ゲート
４１  封止フタ
４３  凹部
４４  凸部
４５  シール剤
４６  反射膜
４７  有機ＥＬ層
４８  画素電極
４９  アレイ基板
５０  λ／４板
５１  カソード配線
５２  コンタクトホール
５３  カソード電極
５４  偏光板
５５  乾燥剤
６１，６２  接続端子
６３  アノード配線
７１  平滑化膜
７２  透明電極
７３  封止膜
７４  円偏光板
８１  エッジ保護膜
８２  表示パネル
９１  遮光膜
９２  低抵抗化配線
１０１  コントロールＩＣ
１０２  電源ＩＣ
１０３  プリント基板
１０４  フレキシブル基板
１０５  データ信号
１４１  誤差拡散コントローラ
１５１  内蔵表示メモリ
１５２  演算メモリ
１５３  演算回路
１５４  バッファ回路
１９１  アンテナ
１９２  テンキー
１９３  筐体
１９４  キー
２０１  デェプレクサ
２０２  ＬＮＡ
２０３  ＬＯバッファ
２０４  ダウンコンバータ
２０５  アップコンバータ
２０６  ＰＡプリドライバ
２０７  ＰＡ
２３０  レーザー照射スポット
２４１  ガラス基板
２４２  位置決めマーカ
２５１  凸部
２５２  凹凸部
３１１  画像表示領域
３１２  非表示領域
３５１  カウンタ回路
３５２  輝度メモリ
３５３  ＣＰＵ
３５４  フレームメモリ（フィールドメモリ）
３５５  切り替え回路
３９１  書き込み画素行
３９２  保持画素行
４０１  電圧源
４０２  電流源
４０３  電源切り替え手段
４０４  寄生容量
４５１  ボディー
４５２  接眼リング
４５３  拡大レンズ
４５４  正レンズ
４６１  撮影レンズ
４６２  ビデオカメラ本体
４６３  格納部
４６４  接眼カバー
４６５  表示モード切り替えスイッチ
４６６  ビューファインダ
４６７  蓋
４６８  支点
４７１  シャッタ
４７２  デジタルカメラ本体
４８１  外枠
４８２  固定部材
４８３  脚
４８４  脚取り付け部
４９１  壁
４９２  固定金具
４９３  保護フィルム（保護板）
５０１  走査領域
６０１  ＥＮＢＬ端子
６０２  ＯＲ回路
８５１  シャッタ
８５２  観察用眼鏡（切り替え手段）
８６１  プリズム
８６２  光結合材
８７１  書き込み画素行
１００１  フライングコンデンサ
【図１】
2006285268.tif 000003
【図２】
2006285268.tif 000004
【図３】
2006285268.tif 000005
【図４】
2006285268.tif 000006
【図５】
2006285268.tif 000007
【図６】
2006285268.tif 000008
【図７】
2006285268.tif 000009
【図８】
2006285268.tif 000010
【図９】
2006285268.tif 000011
【図１０】
2006285268.tif 000012
【図１１】
2006285268.tif 000013
【図１２】
2006285268.tif 000014
【図１３】
2006285268.tif 000015
【図１４】
2006285268.tif 000016
【図１５】
2006285268.tif 000017
【図１６】
2006285268.tif 000018
【図１７】
2006285268.tif 000019
【図１８】
2006285268.tif 000020
【図１９】
2006285268.tif 000021
【図２０】
2006285268.tif 000022
【図２１】
2006285268.tif 000023
【図２２】
2006285268.tif 000024
【図２３】
2006285268.tif 000025
【図２４】
2006285268.tif 000026
【図２５】
2006285268.tif 000027
【図２６】
2006285268.tif 000028
【図２７】
2006285268.tif 000029
【図２８】
2006285268.tif 000030
【図２９】
2006285268.tif 000031
【図３０】
2006285268.tif 000032
【図３１】
2006285268.tif 000033
【図３２】
2006285268.tif 000034
【図３３】
2006285268.tif 000035
【図３４】
2006285268.tif 000036
【図３５】
2006285268.tif 000037
【図３６】
2006285268.tif 000038
【図３７】
2006285268.tif 000039
【図３８】
2006285268.tif 000040
【図３９】
2006285268.tif 000041
【図４０】
2006285268.tif 000042
【図４１】
2006285268.tif 000043
【図４２】
2006285268.tif 000044
【図４３】
2006285268.tif 000045
【図４４】
2006285268.tif 000046
【図４５】
2006285268.tif 000047
【図４６】
2006285268.tif 000048
【図４７】
2006285268.tif 000049
【図４８】
2006285268.tif 000050
【図４９】
2006285268.tif 000051
【図５０】
2006285268.tif 000052
【図５１】
2006285268.tif 000053
【図５２】
2006285268.tif 000054
【図５３】
2006285268.tif 000055
【図５４】
2006285268.tif 000056
【図５５】
2006285268.tif 000057
【図５６】
2006285268.tif 000058
【図５７】
2006285268.tif 000059
【図５８】
2006285268.tif 000060
【図５９】
2006285268.tif 000061
【図６０】
2006285268.tif 000062
【図６１】
2006285268.tif 000063
【図６２】
2006285268.tif 000064
【図６３】
2006285268.tif 000065
【図６４】
2006285268.tif 000066
【図６５】
2006285268.tif 000067
【図６６】
2006285268.tif 000068
【図６７】
2006285268.tif 000069
【図６８】
2006285268.tif 000070
【図６９】
2006285268.tif 000071
【図７０】
2006285268.tif 000072
【図７１】
2006285268.tif 000073
【図７２】
2006285268.tif 000074
【図７３】
2006285268.tif 000075
【図７４】
2006285268.tif 000076
【図７５】
2006285268.tif 000077
【図７６】
2006285268.tif 000078
【図７７】
2006285268.tif 000079
【図７８】
2006285268.tif 000080
【図７９】
2006285268.tif 000081
【図８０】
2006285268.tif 000082
【図８１】
2006285268.tif 000083
【図８２】
2006285268.tif 000084
【図８３】
2006285268.tif 000085
【図８４】
2006285268.tif 000086
【図８５】
2006285268.tif 000087
【図８６】
2006285268.tif 000088
【図８７】
2006285268.tif 000089
【図８８】
2006285268.tif 000090
【図８９】
2006285268.tif 000091
【図９０】
2006285268.tif 000092
【図９１】
2006285268.tif 000093
【図９２】
2006285268.tif 000094
【図９３】
2006285268.tif 000095
【図９４】
2006285268.tif 000096
【図９５】
2006285268.tif 000097
【図９６】
2006285268.tif 000098
【図９７】
2006285268.tif 000099
【図９８】
2006285268.tif 000100
【図９９】
2006285268.tif 000101
【図１００】
2006285268.tif 000102
【図１０１】
2006285268.tif 000103
【図１０２】
2006285268.tif 000104
【図１０３】
2006285268.tif 000105
【図１０４】
2006285268.tif 000106
【図１０５】
2006285268.tif 000107
【図１０６】
2006285268.tif 000108
【図１０７】
2006285268.tif 000109
【図１０８】
2006285268.tif 000110
【図１０９】
2006285268.tif 000111
【図１１０】
2006285268.tif 000112
【図１１１】
2006285268.tif 000113
【図１１２】
2006285268.tif 000114
【図１１３】
2006285268.tif 000115
【図１１４】
2006285268.tif 000116
【図１１５】
2006285268.tif 000117
【手続補正書】
【提出日】平成18年7月5日(2006.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに交差するように配列された複数のゲート信号線及び複数のソース信号線、並びに前記複数のゲート信号線及び複数のソース信号線の交点に対応してそれぞれ設けられたＥＬ素子を有する画素を有する表示画面を備えるアクティブマトリックス型ＥＬ表示装置であって、
前記画素ごとに形成され、前記ＥＬ素子に流す電流を供給する駆動用トランジスタと、
前記画素ごとに形成され、前記駆動用トランジスタと前記ソース信号線との間の信号経路に配置された第１のスイッチ用トランジスタと、
前記画素ごとに形成され、前記駆動用トランジスタと前記ＥＬ素子との間に配置された第２のスイッチ用トランジスタと、
電流を出力する電流出力回路とを具備し、
前記第１のスイッチ用トランジスタのゲート端子には第１のゲート信号線が接続され、前記第２のスイッチ用トランジスタのゲート端子には第２のゲート信号線が接続され、前記第１のスイッチ用トランジスタおよび前記第２のスイッチ用トランジスタは独立してオンオフ制御できるように構成され、
前記電流出力回路の電流が、前記駆動用トランジスタに、前記第１のスイッチ用トランジスタをオンさせることにより流れるように構成され、
前記電流出力回路の電流を前記画素に供給するときは、前記第２のスイッチ用トランジスタをオフ状態にし、
前記第２のスイッチ用トランジスタを、オンオフさせることにより、前記表示画面に帯状の非表示領域および表示領域を発生させるように構成されていることを特徴とするＥＬ表示装置。
【請求項２】
第１のゲートドライバ回路と、
第２のゲートドライバ回路とを更に具備し、
前記第１のゲートドライバ回路は、前記第１のゲート信号線を制御することにより前記第１のスイッチ用トランジスタをオンオフ制御し、
前記第２のゲートドライバ回路は、前記第２のゲート信号線を制御することにより前記第２のスイッチ用トランジスタをオンオフ制御し、
前記ＥＬ表示装置に入力される映像データに基づいて、前記第２のゲートドライバ回路に出力するスタートパルスを制御し、前記表示画面の画像表示領域が占める割合を変化させるように構成されていることを特徴とする請求項１記載のＥＬ表示装置。
【請求項３】
前記電流出力回路には、前記各ソース信号線に対応して、複数のカレントミラー回路が形成されており、前記電流出力回路は、前記カレントミラー回路の個数を選択することにより、電流を前記ソース信号線に出力するように構成されていることを特徴とする請求項１記載のＥＬ表示装置。
【請求項４】
前記ソース信号線の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を更に具備する
ことを特徴とする請求項１記載のＥＬ表示装置。
【請求項５】
前記ソース信号線の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路とを更に具備し、
複数の前記画素のそれぞれはＲ、Ｇ、Ｂの３原色の何れかの色を表示するように構成されており、前記プリチャージまたはディスチャージ回路は、Ｒ、Ｇ、Ｂの３原色のうち少なくとも１色を前記画素に表示させるために電圧を変化させることができるように構成されていることを特徴とする請求項１記載のＥＬ表示装置。
【請求項６】
前記ソース信号線の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路とを更に具備し、
前記プリチャージまたはディスチャージ回路は、水平走査期間の第１の期間に、画素の表示を黒レベルにする電圧を出力するように構成され、
前記第１の期間後の第２の期間に、前記電流出力回路が電流プログラム動作をするように構成されていることを特徴とする請求項１記載のＥＬ表示装置。
【請求項７】
前記駆動用トランジスタは、Ｐチャンネルトランジスタであることを特徴とする請求項１記載のＥＬ表示装置。
【請求項８】
前記表示画面は、複数の表示画面に区分され、
前記複数の表示画面でフレームレートを異ならせることができるように構成されていることを特徴とする請求項１記載のＥＬ表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１３５
【補正方法】変更
【補正の内容】
【０１３５】
第２のタイミングは、ＴＦＴ１１ｂとＴＦＴ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、そのときの等価回路は図７（ｂ）となる。この場合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート間の電圧Ｖ１は保持されたままとなる。