(57)【要約】【課題】外乱に強い発振器の構成を取ることにより、発振器および送信増幅器を１チップ化した場合にもノイズあるいは干渉信号の影響を抑えた半導体集積回路を得る。【解決手段】発振回路（３）および送信増幅回路（４）が同一チップ上に配置された半導体集積回路（１）において、発振回路（３）は、バラクタダイオード対（６ａ、６ｂ）を有する差動電圧制御発振回路であり、バラクタダイオード対（６ａ、６ｂ）のアノード端子同士もしくはカソード端子同士を近接に配置し、共通の信号線（７）を用いてアノード端子もしくはカソード端子を接続している。【選択図】図２
2006100676.tif 000002
【特許請求の範囲】
【請求項１】
発振回路および送信増幅回路が同一チップ上に配置された半導体集積回路において、
前記発振回路は、バラクタダイオード対を有する差動電圧制御発振回路であり、前記バラクタダイオード対のアノード端子同士もしくはカソード端子同士を近接に配置し、共通の信号線を用いて前記アノード端子もしくは前記カソード端子を接続したことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記バラクタダイオード対の前記アノード端子および前記カソード端子の向きがともに同じになるように配置したことを特徴とする半導体集積回路。
【請求項３】
請求項１または２に記載の半導体集積回路において、
前記バラクタダイオード対の周囲をＰＮ分離による分離層で囲んだことを特徴とする半導体集積回路。
【請求項４】
請求項１ないし３のいずれか１項に記載の半導体集積回路において、
前記発振回路の周囲をＰＮ分離による分離層で囲んだことを特徴とする半導体集積回路。
【請求項５】
請求項１ないし４のいずれか１項に記載の半導体集積回路において、
前記送信増幅回路は、スパイラルインダクタを有する差動増幅回路であり、前記スパイラルインダクタの周囲をＰＮ分離による分離層で囲んだことを特徴とする半導体集積回路。
【請求項６】
請求項１ないし４のいずれか１項に記載の半導体集積回路において、
前記送信増幅回路は、多段増幅回路であり、前記多段増幅回路を構成する増幅用トランジスタのうち少なくとも最終段を構成する増幅用トランジスタ部をＰＮ分離による分離層で囲んだことを特徴とする半導体集積回路。
【請求項７】
請求項５または６に記載の半導体集積回路において、
前記送信増幅回路の周囲をＰＮ分離による分離層で囲んだことを特徴とする半導体集積回路。
【請求項８】
請求項３ないし７のいずれか１項に記載の半導体集積回路において、
前記ＰＮ分離に使用したｐ＋拡散層をＤＣ動作する回路のグランドラインへ接続し、ｎ＋拡散層をＤＣ動作する回路の電源ラインへ接続したことを特徴とする半導体集積回路。
【請求項９】
請求項３ないし８のいずれか１項に記載の半導体集積回路において、
前記送信増幅回路を構成するバイアス回路部を、前記ＰＮ分離による分離層の外側に配置したことを特徴とする半導体集積回路。
【請求項１０】
請求項１ないし９のいずれか１項に記載の半導体集積回路において、
前記発振回路と前記送信増幅回路は、前記チップ上の対角線の両端位置に配置されたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、より詳細には、同一チップ上に配置された発振器と送信増幅器との相互干渉抑圧を施した半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路に発振器を内蔵した場合、他の回路ブロックからのノイズあるいは信号の漏れ込みにより発振器の特性が悪化するという問題がある。特に、発振器が電圧制御発振器のような周波数可変の発振器の場合には、外部からの影響により発振器出力が変調されてしまい、正常な動作を妨げることになる。この問題を解決するための回路ブロック構成として、発振器と後段の増幅器あるいはミキサとの間にバッファアンプを配置して後段からの影響を減らす方法がよくとられている。
【０００３】
この方法は、信号パスを通って発振器に回り込むノイズあるいは干渉信号を抑圧することを目的としているが、サブストレート（半導体基板）を介しての干渉は抑圧できない。これに対して、信号の出力パッドから基板を介してのノイズ回り込みを低減するものがある（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００３−１１５５４３号公報（第１頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、この半導体集積回路内に発振器および送信増幅器の両方が内蔵されている場合には、この送信増幅器自体からのノイズあるいは干渉信号の発生が大きく、出力パッドだけの影響を減らしただけでは十分な性能を出せないといった問題がある。
【０００６】
本発明は上述のような課題を解決するためになされたもので、外乱に強い発振器の構成を取ることにより、発振器および送信増幅器を１チップ化した場合にもノイズあるいは干渉信号の影響を抑えた半導体集積回路を得ることを目的としている。
【課題を解決するための手段】
【０００７】
本発明に係る半導体集積回路は、発振回路および送信増幅回路が同一チップ上に配置された半導体集積回路において、発振回路は、バラクタダイオード対を有する差動電圧制御発振回路であり、バラクタダイオード対のアノード端子同士もしくはカソード端子同士を近接に配置し、共通の信号線を用いてアノード端子もしくはカソード端子を接続したものである。
【発明の効果】
【０００８】
本発明によれば、バラクタダイオード対を近接配置して共通の信号線で接続することにより、バラクタダイオード対に入力されるノイズあるいは干渉信号を等しくして差動動作への影響をなくすことができ、発振器および送信増幅器を１チップ化した場合にもノイズあるいは干渉信号の影響を抑えた半導体集積回路を得ることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
以下、本発明の半導体集積回路の好適な実施の形態につき図面を用いて説明する。図１は、本発明の実施の形態１における半導体集積回路の一例を示す回路構成図である。この半導体集積回路１は、複数の回路ブロックを集積化したシステムＬＳＩであり、例えば、ＳｉＧｅＢｉＣＭＯＳあるいはＣＭＯＳ半導体集積回路製造技術により単結晶シリコンなどからなる１個の半導体チップ上に形成される。
【００１０】
チップ周囲には多数のボンディングパッド２が配置され、各種電源やグランド（ＧＮＤ）、Ｉ／Ｏの機能を有する。このチップ内には、発振回路３および送信増幅回路４が内蔵され、それぞれの回路は、回路間の距離が最も大きくなるように、半導体集積回路１のチップの対角線上の両端に配置されている。送信増幅回路４から出力されるＲＦ信号を取り出すボンディングパッド２ａは、送信増幅回路４が配置された対角線上の一端の近くに配置されるため、結果的に発振回路３からも離れることになり、ノイズ等の影響を低減することができる。
【００１１】
発振回路３および送信増幅回路４は、ＰＮ分離による分離層５ａ、５ｂによって、自身以外の回路ブロックとそれぞれ分離される。この際、分離層５ａ、５ｂは、図のように各回路ブロックを完全に取り囲む。なお、このような分離層５ａ、５ｂは、トレンチにより構成することも可能である。
【００１２】
分離層５ａは、他の回路ブロックからのノイズ、および干渉信号が発振回路３の内部に入り込むことにより発振周波数が変動することを防ぐことができる。また、分離層５ｂは、送信増幅回路４から発生するノイズ、および発振回路など他の回路ブロックにとっての干渉信号が漏れ出すのを防ぐことができる。
【００１３】
図２は、本発明の実施の形態１における発振回路３に電圧制御発振器を用いた場合の内部回路構成を示した図である。この電圧制御発振器は、差動で動作する２つのバラクタダイオード６ａ、６ｂを備えている。バラクタダイオード６ａ、６ｂは、可変容量素子であり、このバラクタダイオード６ａ、６ｂを用いた電圧制御発振器は、制御電圧を変えることでバラクタダイオード６ａ、６ｂの容量の値を変化させ、発信周波数を変化させることができる。図２において、バラクタダイオード６ａ、６ｂは、すぐ隣同士に配置され、互いに共通となる信号線７につながるアノード端子がそれぞれ対向するように隣接して置かれている。
【００１４】
仮に、信号線７につながるバラクタダイオード６ａ、６ｂのアノード端子同士が離れていると、この信号線７に干渉信号がのった場合、高周波的にみれば差動で動作する２つのバラクタダイオード６ａ、６ｂの端子に入力される干渉信号は、位相差をもったり、あるいは振幅が異なったりする可能性がある。図２の配置は、これらの問題を防ぐために行っており、２つのバラクタダイオード６ａ、６ｂへ入力される干渉信号を等しくすることにより、差動動作への影響をなくすことができる。
【００１５】
図２において、２つのバラクタダイオード６ａ、６ｂは、アノード端子が信号線７とつながる共通の端子となっているが、カソード端子を共通とする回路構成においても、同じ方式で配置することにより同様の効果を得ることができる。
【００１６】
分離層５ｃは、差動で動作する２つのバラクタダイオード６ａ、６ｂへ基板を介してノイズや干渉信号が入力されるのを防ぐために配置されており、バラクタダイオード６ａ、６ｂを完全に囲っている。図２において、２つのバラクタダイオード６ａ、６ｂしか分離層内に入っていないが、電圧制御発振器に２つ以上のバラクタダイオードを使用している場合、同じくこの分離層５ｃ内に配置してもよい。
【００１７】
図３は、本発明の実施の形態１における発振回路３に電圧制御発振器を用いた場合の別の内部回路構成を示した図である。図３の電圧制御発振器において、差動で動作するバラクタダイオード６ａ、６ｂは、図２と同じく、すぐ隣に配置され、互いに共通となる信号線７につながるアノード端子が隣接するように置かれている。さらに、バラクタダイオード６ａ、６ｂは、それぞれが差動で動作した場合の電界を互いに相殺するように、アノード端子およびカソード端子の向きがともに同じになるように配置されている。
【００１８】
このような配置をとることにより、外部より侵入した干渉信号が２つのバラクタダイオード６ａ、６ｂに印加されても、それぞれが差動で動作した場合の電界を互いに相殺することにより、差動動作に与える影響を小さくすることができる。
【００１９】
なお、図２および図３に示したバラクタダイオード６ａ、６ｂの配置法は、図１のような送信増幅回路が同一チップ上に配置された半導体集積回路だけでなく、電圧制御発振回路を含む半導体集積回路全般に適用できる。
【００２０】
図４は、本発明の実施の形態１における送信増幅回路４にスパイラルインダクタを用いた場合の内部回路構成を示した図である。図４において、スパイラルインダクタ８ａ、８ｂは、増幅器の負荷として使用されている。このスパイラルインダクタ８ａ、８ｂは、それぞれ分離層５ｄ、５ｅにより他の素子と分離される。この分離層５ｄ、５ｅにより、スパイラルインダクタ８ａ、８ｂからサブストレートへ放射されるノイズや干渉信号を抑圧することができる。なお、図４では、差動のスパイラルインダクタ８ａ、８ｂをそれぞれ別の分離層５ｄ、５ｅで囲ってあるが、差動分の２つのスパイラルインダクタ８ａ、８ｂをまとめて囲んでもよい。
【００２１】
なお、スパイラルインダクタ８ａ、８ｂは、増幅器の負荷として使用されているものだけでなく、ベースフィードなど送信増幅器で使用されているものすべてについて適用できる。
【００２２】
トランジスタ９ａ、９ｂは、図４の送信増幅器内で増幅素子として使用されているものである。このトランジスタ９ａ、９ｂは、差動分まとめて分離層５ｆで他の回路部分と分離される。ここで、分離層５ｆは、各トランジスタ９ａ、９ｂをそれぞれ別に周囲を囲んでもよい。分離層５ｆは、各トランジスタ９ａ、９ｂから発生するノイズ、および発振回路３など他の回路ブロックにとっての干渉信号が漏れ出すのを防ぐ。
【００２３】
なお、図４に示した送信増幅回路内の素子配置法は、図１のような送信増幅回路が同一チップ上に配置された半導体集積回路だけでなく、送信増幅回路を含む半導体集積回路全般に適用できる。
【００２４】
図５は、本発明の実施の形態１における半導体基板の分離層をＰＮ分離とした場合の断面図である。図５では、分離層によって囲まれる素子１０は、受動素子としたが、能動素子の場合も同様である。素子１０を分離する分離層は、ｐ＋拡散層１１とｎ＋拡散層１２とで構成される。
【００２５】
ｐ＋拡散層１１は、接続線１３によりＤＣ動作する回路のグランドラインであるＤＣ−ＧＮＤに接続されている。また、ｎ＋拡散層１２は、接続線１４によりＤＣ動作する回路の電源ラインであるＤＣ―ＶＣＣに接続されている。ここで、ＤＣ−ＧＮＤは、高周波信号を扱う素子に直接接続されていないグランドラインのことであり、ＤＣ―ＶＣＣは、高周波信号を扱う素子に直接接続されていない電源ラインのことである。
【００２６】
このように、ＰＮ分離層をそれぞれＤＣ−ＶＣＣおよびＤＣ−ＧＮＤに接続することで、ｐ＋拡散層１１とｎ＋拡散層１２の電位が振られることがなく、確実なシールド効果を得ることができる。
【００２７】
なお、半導体集積回路が、図１のように発振回路３と送信増幅回路４の両方を内蔵している場合、発振回路３を囲むＰＮ分離層の電源ライン／グランドラインと、送信増幅回路４を囲むＰＮ分離層の電源ライン／グランドラインとはＩＣ内で共通化されていないことが好ましい。
【００２８】
図６は、本発明の実施の形態１における送信増幅回路４の配置方法の一例を示す図である。図６において、送信増幅回路４は、単段の増幅回路１５ａ、１５ｂ、１５ｃの縦続接続で構成されている。このような構成の多段増幅回路では、当然増幅回路１５ａが最も低いＲＦ信号電力を扱い、最終段の増幅回路１５ｃが最も高いＲＦ信号電力を扱う。なお、図６においては、増幅回路は３段から成っているが、何段であっても同様である。
【００２９】
通常、各段の増幅回路１５ａ、１５ｂ、１５ｃへバイアス電圧、バイアス電流を与えるバイアス回路１６は、信号の増幅部の近くに配置されるが、ここではバイアス回路１６のみを増幅部から分離した構成としている。さらに、送信増幅回路全体を囲む分離層５ｇの外側に、このバイアス回路１６を配置している。また、バイアス回路１６は、最も高いＲＦ信号電力を扱う最終段の増幅回路１５ｃが他の増幅回路１５ａ、１５ｂと比較して最も遠くなる位置に配置されている。
【００３０】
このように各段の増幅回路１５ａ、１５ｂ、１５ｃを分離層５ｇで囲むことにより、各トランジスタから発生するノイズを防止するとともに、発振回路３など他の回路ブロックにとっての干渉信号が漏れ出すのを防ぐことができる。また、バイアス回路１６の配置を最終段の増幅回路１５ｃから離し、かつ分離層５ｇの外側とすることで、送信増幅器から漏れ出すノイズや干渉信号により、自身のバイアス回路１６が干渉を受けて、特性が悪化することを防ぐことができる。
【００３１】
なお、図６においては、多段増幅回路全体を分離層で囲んだが、最も高いＲＦ信号電力を扱う最終段の増幅回路のみを分離層で囲むことによっても、同様の効果を得ることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１における半導体集積回路の一例を示す回路構成図である。
【図２】本発明の実施の形態１における発振回路に電圧制御発振器を用いた場合の内部回路構成を示した図である。
【図３】本発明の実施の形態１における発振回路に電圧制御発振器を用いた場合の別の内部回路構成を示した図である。
【図４】本発明の実施の形態１における送信増幅回路にスパイラルインダクタを用いた場合の内部回路構成を示した図である。
【図５】本発明の実施の形態１における半導体基板の分離層をＰＮ分離とした場合の断面図である。
【図６】本発明の実施の形態１における送信増幅回路の配置方法の一例を示す図である。
【符号の説明】
【００３３】
１  半導体集積回路、２、２ａ  ボンディングパッド、３  発振回路、４  送信増幅回路、５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆ、５ｇ  分離層、６ａ、６ｂ  バラクタダイオード、７  信号線、８ａ、８ｂ  スパイラルインダクタ、９ａ、９ｂ  トランジスタ、１０  素子、１１  ｐ＋拡散層、１２  ｎ＋拡散層、１３  接続線（グランドライン）、１４  接続線（電源ライン）、１５ａ、１５ｂ、１５ｃ  増幅回路、１６  バイアス回路。
【図１】
2006100676.tif 000003
【図２】
2006100676.tif 000004
【図３】
2006100676.tif 000005
【図４】
2006100676.tif 000006
【図５】
2006100676.tif 000007
【図６】
2006100676.tif 000008