(57)【要約】【課題】低消費電力のアクティブマトリクス表示装置を提供することを目的とする。【解決手段】Ｍ本のゲート線と、Ｎ本のソース線を有するアクティブマトリクス表示装置において、ｍ−１行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号をソース線に書き込むステップと、ｍ行目のデータ信号を該ソース線に書き込む前に、ｍ行目のデータ信号とｍ−１行目のデータ信号とを比較するステップと、ｍ行目のデータ信号とｍ−１行目のデータ信号とが異なる場合に該ｍ行目のデータ信号が書き込まれるソース線を電源回路から電気的に遮断するステップと、前記Ｎ本のソース線のうち、ｍ行目のデータ信号がｍ−１行目のデータ信号と異なるソース線どうしを電気的に接続するステップと、前記接続されたソース線どうしを電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ書き込むステップと、を有することを特徴とする。【選択図】なし【特許請求の範囲】
【請求項１】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素と、
Ｍ本のゲート線と、Ｎ本のソース線と、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を記憶する回路と、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較する回路と、
前記ソース線を電源回路に電気的に接続するスイッチと、
前記Ｎ本のソース線同士を電気的に接続するスイッチと、を有することを特徴とする表示装置。
【請求項２】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素と、
Ｍ本のゲート線と、Ｎ本のソース線と、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を記憶する回路と、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較する排他的論理和回路と、
前記ソース線を電源回路に電気的に接続するスイッチと、
前記Ｎ本のソース線同士を電気的に接続するスイッチと、を有することを特徴とする表示装置。
【請求項３】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素と、
Ｍ本のゲート線と、Ｎ本のソース線と、
ソース線駆動用のシフトレジスタ回路と、
前記シフトレジスタ回路に接続された第１のラッチ回路と、
前記第１のラッチ回路に接続された第２のラッチ回路と、
前記第２のラッチ回路に接続された第２のレベルシフタ回路と、
前記Ｍ行のうち、（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を保持する第３のラッチ回路と、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較する排他的論理和回路と、
前記排他的論理和回路と接続された第１のレベルシフタ回路と、
前記第２のレベルシフタ回路に接続され、電源回路に接続されたバッファ回路と、
前記バッファ回路に接続された第１のトランスミッションゲート回路と、
前記第１のレベルシフタ回路に接続された第２のトランスミッションゲート回路と、を有し、
前記ソース線は、前記第１のトランスミッションゲート回路を介して前記バッファ回路と接続され、
前記Ｎ本のソース線のそれぞれは、前記第２のトランスミッションゲート回路を介して互いに接続されていることを特徴とする表示装置。
【請求項４】
請求項１から３のいずれか一項において、前記ソース線はバッファ回路を介して電源回路と接続されていることを特徴とする表示装置。
【請求項５】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、
Ｍ本のゲート線と、Ｎ本のソース線を有する表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号をソース線に入力するステップと、
前記ソース線を電源回路から電気的に遮断するステップと、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較するステップと、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続するステップと、
前記接続されたソース線をそれぞれ電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するステップと、を有することを特徴とする表示装置の駆動方法。
【請求項６】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、
Ｍ本のゲート線と、Ｎ本のソース線を有する表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号をソース線に入力するステップと、
前記ソース線を電源回路から電気的に遮断するステップと、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較するステップと、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続するステップと、
前記接続されたソース線をそれぞれ電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するステップと、を有することを特徴とする表示装置の駆動方法。
【請求項７】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、
Ｍ本のゲート線と、Ｎ本のソース線を有し、
線順次駆動をする表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を保持するステップと、
（ｍ−１）行目のデータ信号をソース線に入力するステップと、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と前記保持された（ｍ−１）行目のデータ信号とを比較するステップと、
ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とが異なる場合に該ｍ行目のデータ信号が入力されるソース線を電源回路から電気的に遮断するステップと、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続するステップと、
前記接続されたソース線をそれぞれ電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するステップと、を有することを特徴とする表示装置の駆動方法。
【請求項８】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、
Ｍ本のゲート線と、Ｎ本のソース線を有し、
線順次駆動をする表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を保持するステップと、
（ｍ−１）行目のデータ信号をソース線に入力するステップと、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と前記保持された（ｍ−１）行目のデータ信号とを比較するステップと、
ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とが異なる場合に該ｍ行目のデータ信号が入力されるソース線を電源回路から電気的に遮断するステップと、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続するステップと、
前記接続されたソース線をそれぞれ電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するステップと、を有することを特徴とする表示装置の駆動方法。
【請求項９】
請求項５から８のいずれか一項において、前記ソース線はバッファ回路を介して電源回路と電気的に接続されていることを特徴とする表示装置の駆動方法。
【請求項１０】
請求項５から９のいずれか一項において、前記ｍ行目のデータ信号と（ｍ−１）行目のデータ信号との比較を排他的論理和回路によって行うことを特徴とする表示装置の駆動方法。
【請求項１１】
請求項５から９のいずれか一項において、前記ソース線同士を電気的に接続するステップによって、前記接続されたソース線のそれぞれにおいて充電又は放電が行われることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子や液晶素子などを備えた表示装置、およびその駆動方法に関する。
【背景技術】
【０００２】
近年、中、大型のディスプレイ装置のみならず、携帯情報端末の表示部にも広く用いられるようになったフラットパネル型の表示装置は、その高精細化に伴って画素数が増加している。このため、各画素毎に画像データを保持することができるアクティブマトリクス構造の画素へ、１行ごとに同時にデータを書き込む（データを入力する）線順次方式を採用する駆動により、画素数が多い場合にも十分な時間を用いて映像信号を各画素に書き込むことが必要となっている。
【０００３】
アクティブマトリクス構造の画素を有する表示装置の階調方式には大きく分けてアナログ階調方式とデジタル階調方式の２つがある。このうちデジタル階調方式には時分割階調方式と、面積階調方式と、時分割階調方式と面積階調方式の混合した方式等がある。どのデジタル階調方式においても、各画素あるいはサブ画素をｏｎ状態あるいはｏｆｆ状態の２値で駆動する。このため薄膜トランジスタ（以下ＴＦＴと記す）の閾値電圧（Ｖｔｈ）のばらつきによる画質の低下をアナログ階調方式に比べて低減させることができる利点がある。なお、デジタルの時分割方式で階調表示を行うことについては特許文献１にも開示されている。
【０００４】
図５は、アクティブマトリクス構造の画素へ、線順次方式により２値のデータを入力するデジタル階調方式型の表示装置の構成例を示している。画素部はＭ行Ｎ列の画素を有している（Ｍ、Ｎはそれぞれ自然数）。画素部５０１の周辺部には、シフトレジスタ５０４、第１のラッチ回路５０５、第２のラッチ回路５０６、レベルシフタ５０７および、バッファ５０８を有するソース線駆動回路５０２と、シフトレジスタ５０９、レベルシフタ５１０および、バッファ５１１を有するゲート線駆動回路５０３が配置されている。
【０００５】
シフトレジスタ５０９は、クロック信号（ＧＣＫ）、スタートパルス（ＧＳＰ）にしたがって、１段目から順次選択パルスを出力する。その後、レベルシフタ５１０によって振幅変換をし、バッファ５１１により１行目からｍ行目、Ｍ行目と順次ゲート線が選択される（２≦ｍ≦Ｍ、ｍは自然数）。
【０００６】
ゲート線が選択される行において、シフトレジスタ５０４は、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）にしたがって、１段目から順次サンプリングパルスを出力する。第１のラッチ回路５０５は、サンプリングパルスが入力されるタイミングで、映像信号（Ｖｉｄｅｏ）の取り込みを行い、各段で取り込まれた映像信号は第１のラッチ回路５０５において保持される。
【０００７】
１行分の映像信号の取り込みが完了した後、ラッチパルス（ＬＡＴ）が入力されると、第１のラッチ回路５０５において保持されていた映像信号は、一斉に第２のラッチ回路５０６へと転送され、全てのソース線が一斉に充放電される。したがって第ｍ行目においても第ｍ行目の映像信号の取り込みが完了した後ラッチパルス（ＬＡＴ）が入力されると、第１のラッチ回路において保持されていた映像信号は、一斉に第２のラッチ回路５０６へと転送され、全てのソース線がレベルシフタ５０７とバッファ５０８を通じて一斉に充放電される。
【０００８】
以上の動作が１行目から最終行（ここではＭ行）まで繰り返され、全画素への書き込みが完了する。同様の動作を繰り返し、映像の表示を行う。
【特許文献１】特開２００１−５４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
アナログ階調方式では１フレームに最低１回のソース線へのデータ入力を行えば階調表現が可能である。
【００１０】
これに対して、各画素をｏｎ状態あるいはｏｆｆ状態の２値で駆動する時間階調方式や面積階調方式や時間＋面積階調方式等のデジタル階調方式においては、階調表現をするためには１フレームに複数回のソース線へのデータ入力が必要となる。表示装置において、画素部に設けられた複数のＴＦＴや寄生容量は、バッファが動かす必要があるソース線に付いた負荷容量になっている。デジタル階調方式において、ソース線へ入力されるデータがＬｏｗ電位（ｍ−１行目）からＨｉｇｈ電位（ｍ行目）に変わるときには、外部の正電源は前記バッファのＰｃｈＴＦＴを通じてＬｏｗ電位（ｍ−１行目）からＨｉｇｈ電位（ｍ行目）まで負荷容量に充電をする。逆に、ソース線へ入力されるデータがＨｉｇｈ電位（ｍ−１行目）からＬｏｗ電位（ｍ行目）に変わるときには、外部の負電源は前記バッファのＮｃｈＴＦＴを通じてＨｉｇｈ電位からＬｏｗ電位まで負荷容量から放電をする。これらの電力はソース線の電位の変化時に消費されるので、出力の変化がたびたび起これば、外部電源の電力消費は大きくなる。このためデジタル階調方式においては、自然画のように多くの階調数が必要な画像や論理が頻繁に逆転するような特殊なパターンではソース線へのデータ入力における電圧変化の回数が多いため、外部電源の消費電力が増大してしまう。
【００１１】
このためデジタル階調方式において、ソース線へデータの入力に要する消費電力は、低消費電力を必要とする携帯端末向けの小型表示装置には大きな問題となっている。また、テレビ等の表示装置においても大型化に伴うソース線の寄生容量の増加を避けることは困難であり小型表示装置同様、消費電力の減少が課題となっている。
【００１２】
本発明は前述の課題に鑑みてなされたものであり、デジタル階調方式において、ソース線の充放電に要する電源の消費電力低減を実現する表示装置及びその駆動方法を提供するものである。
【課題を解決するための手段】
【００１３】
前述の課題を解決するために、本発明においては以下のような手段を講じた。
【００１４】
本発明はＭ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素と、
Ｍ本のゲート線と、
Ｎ本のソース線と、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を記憶する回路と、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較する回路と、
前記ソース線を電源回路に電気的に接続するスイッチと、前記Ｎ本のソース線同士を電気的に接続するスイッチと、を有するものである。
【００１５】
Ｍ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、
Ｍ本のゲート線と、Ｎ本のソース線を有するアクティブマトリクス表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号をソース線に入力し、
前記ソース線を電源回路から電気的に遮断し、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較し、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続し、
前記接続されたソース線をそれぞれ電気的に遮断した後、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するものである。
【００１６】
またＭ行Ｎ列（Ｍ、Ｎはそれぞれ自然数）の画素を有し、Ｍ本のゲート線と、Ｎ本のソース線を有するアクティブマトリクス表示装置において、
（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号をソース線に入力し、
ｍ行目のデータ信号を該ソース線に入力する前に、ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とを比較し、
ｍ行目のデータ信号と（ｍ−１）行目のデータ信号とが異なる場合に該ｍ行目のデータ信号が入力されるソース線を電源回路から電気的に遮断し、
前記Ｎ本のソース線のうち、ｍ行目のデータ信号が（ｍ−１）行目のデータ信号と異なるソース線同士を電気的に接続し、
前記接続されたソース線をそれぞれ電気的に遮断し、電源回路に電気的に接続してｍ行目のデータ信号をソース線へ入力するものである。
【００１７】
データ信号を比較する前に（ｍ−１）行目（２≦ｍ≦Ｍ、ｍは自然数）のデータ信号を保持し、（ｍ−１）行目のデータ信号をソース線に入力する工程を有していてもよい。また本発明は線順次駆動において用いられる。比較は排他的論理和回路を用いることができる。またソース線はバッファ回路を介して電源回路に接続されていてもよい。
【００１８】
また画素部においてゲート線とソース線の交差部にはＴＦＴ、画素電極、発光素子又は液晶素子等が設けられている。
【００１９】
Ｍ行Ｎ列（Ｍ，Ｎはそれぞれ自然数）のアクティブマトリクス構造の画素と、Ｍ本のゲート線とＮ本のソース線を有し、線順次方式によりデータ入力をし、デジタル階調方式型駆動を行う表示装置においては、前述のとおり、１行ごとに２値のデータを各ソース線へ入力している。このうち前行（ｍ−１行、２≦ｍ≦Ｍ、ｍは自然数）のデータ入力が完了した後から当行（ｍ行）のデータ入力が行われる前の期間において、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線を外部電源から電気的に遮断し、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線同士を電気的に接続する。
【００２０】
上記構成により、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち、前行（ｍ−１行）でＨｉｇｈ電位であったソース線の負荷容量から前行（ｍ−１行）で論理がＬｏｗ電位であったソース線の負荷容量へ、それぞれの電位が等しくなる中間電位まで電荷が移動する。このときソース線と外部電源は電気的に遮断されているので中間電位までの充放電には外部電源の電力を消費しない。また、このときの中間電位は、前行（ｍ−１行）Ｈｉｇｈ電位でかつ当行（ｍ行）Ｌｏｗ電位となるソース線の本数と、前行（ｍ−１行）Ｌｏｗ電位でかつ当行（ｍ行）Ｈｉｇｈ電位となるソース線の数の比で理想的には決まる。
【００２１】
前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線の中間電位充放電後に当行（ｍ行）のデータ入力を行う。このとき、外部電源は中間電位からＨｉｇｈ電位あるいはＬｏｗ電位となるまでの充放電のみを行えばよい。このため、従来の方式よりも少ない電力でソース線のデータ書き換えが可能になる。
【発明の効果】
【００２２】
本発明により、前述のとおり、前行（ｍ−１行）のデータ入力が完了した後から当行（ｍ行）のデータ入力が行われる前の期間において、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち、前行（ｍ−１行）でＨｉｇｈ電位であったソース線の負荷容量から前行（ｍ−１行）で論理がＬｏｗ電位であったソース線の負荷容量へ、それぞれの電位が等しくなる中間電位まで電荷が移動する。このときソース線と外部電源は電気的に遮断されているので中間電位までの充放電には外部電源の電力を消費しない。その後、ｍ行のデータ入力期間においては、外部電源は前記中間電位からＨｉｇｈ電位あるいはＬｏｗ電位となるまでの充放電のみを行えばよい。このため、従来の方式よりも少ない電力でソース線のデータ書き換えが可能になる。
【００２３】
上記のように構成された本発明の表示装置と駆動方法によれば、従来の表示装置では多くの消費電力がかかっていた自然画のように多くの階調数が必要な画像や１行ごとに論理が頻繁に逆転するような特殊なパターンであっても、中間電位までの充放電には外部電源の電力を消費しないので少ない電力で表示することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下に発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施例の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００２５】
（実施の形態１）
図１は、本発明の表示装置に用いる線順次方式のソース線駆動回路のブロック図を示している。図５に示した従来の線順次方式のものと同様、シフトレジスタ１０１、第１のラッチ回路１０２、第２のラッチ回路１０３、第２のレベルシフタ回路１０８、バッファ回路１０９を有する。また図示していないが画素部にはＭ行Ｎ列の画素を有し、Ｍ本のゲート線と、Ｎ本のソース線とを有している。また図５に示したものと同様にシフトレジスタ、レベルシフタ、バッファを有するゲート線駆動回路も有している。また画素部においてゲート線とソース線の交差部にはＴＦＴや画素電極、発光素子又は液晶素子が設けられている。
【００２６】
第２のラッチ回路１０３の出力端子は第２のレベルシフタ回路１０８との接続の他に、第３のラッチ回路１０４と排他的論理和（ｅｘｃｌｕｓｉｖｅ  ＯＲ、ＸＯＲともいう。以下、排他的論理和という）回路１０５と接続される。第３のラッチ回路１０４の出力端子は排他的論理和回路１０５と接続される。排他的論理和回路１０５の出力端子は第１のレベルシフタ回路１０７と接続される。第１のレベルシフタ回路１０７の出力端子は第２のトランスミッションゲート１１３のＮｃｈＴＦＴ側ゲート端子に接続される。バッファ回路１０９の出力端子は第１のトランスミッションゲート１１２を介しソース線１１４と電気的に接続される。すなわち第１のトランスミッションゲート１１２はソース線とバッファ回路を電気的に接続するスイッチの機能を有することになる。バッファ回路は外部の電源回路である正電源１１０と負電源１１１と接続されている。
第１のトランスミッションゲート１１２はＳＷＥ信号（ソース・ライト・イネーブル信号：バッファ回路とソース線との接続及び遮断を指示し、ソース線への信号入力の可・不可を制御する信号）に従ってバッファ回路１０９とソース線１１４を接続および遮断する。ＳＷＥ信号は第１のトランスミッションゲート１１２のＰｃｈＴＦＴ側ゲート端子に入力される。それぞれのソース線１１４（Ｓ１，Ｓ２，Ｓ３，，，，，Ｓｎ−１，Ｓｎ）同士は第２のトランスミッションゲート１１３を介し電気的に接続される。すなわち第２のトランスミッションゲート１１３はソース線同士を電気的に接続するスイッチの機能を有することになる。
【００２７】
なおここでは、排他的論理和回路、トランスミッションゲートを用いたがこれに限定されるものではない。比較機能を有する回路、スイッチの機能を有する回路を用いることができる。
【００２８】
動作について説明する。まずは、図５に示した従来の線順次方式のものと同様の動作をするシフトレジスタ１０１、第１のラッチ回路１０２、第２のラッチ回路１０３、第２のレベルシフタ回路１０８、バッファ回路１０９について図１、２を用いて説明をする。シフトレジスタ１０１は、スタートパルス（ＳＳＰ）にしたがって１段目から順次、最終段までサンプリングパルスを出力する。第１のラッチ回路１０２においては、前記サンプリングパルスが出力された段から順次、映像信号（Ｖｉｄｅｏ）の取り込みを行う。ここで取り込まれた映像信号は、次にシフトレジスタ１０１から出力されるサンプリングパルスが入力されるまでの間、第１のラッチ回路１０２において保持される。第２のラッチ回路１０３においては、第１のラッチ回路１０２の１段目から最終段（ここではＮ段目）、つまり１行分全てに映像信号の取り込みが完了された後、ラッチパルス（ＬＡＴａ）が入力され、１行分全ての映像信号（ＬＡＴ２−１，ＬＡＴ２−２，ＬＡＴ２−３，ＬＡＴ２−４，，，    ，，，ＬＡＴ２−Ｎ）が出力される。図２においては、映像信号（ＬＡＴ２−１，ＬＡＴ２−２，ＬＡＴ２−３、ＬＡＴ２−４〜ＬＡＴ２−Ｎ）が示す波形を出力した場合について記述してある。なお、図２の映像信号（ＬＡＴ２−４〜ＬＡＴ２−Ｎ）においては、いずれもＨｉｇｈ電位固定かＬｏｗ電位固定のいずれかであったことを示している。第２のレベルシフタ回路１０８においては、第２のラッチ回路１０３から出力される映像信号を所望の振幅に変換する。バッファ回路１０９においては、ソース線１１４へ入力する２値のデータを出力する。
【００２９】
次に、本実施の形態において新たに追加した回路、第３のラッチ回路１０４、排他的論理和回路１０５、第１のレベルシフタ回路１０７、第１のトランスミッションゲート１１２、第２のトランスミッションゲート１１３について説明をする。
【００３０】
第３のラッチ回路１０４においては、第２のラッチ回路１０３にラッチパルス（ＬＡＴａ）が入力された後、ラッチパルス（ＬＡＴｂ）  が入力され、映像信号（ＬＡＴ３−１，ＬＡＴ３−２，ＬＡＴ３−３，ＬＡＴ３−４，，，    ，，，ＬＡＴ３−Ｎ）が出力される。第３のラッチ回路１０４の出力データは第２のラッチ回路１０３の出力データをラッチパルス（ＬＡＴａ）からラッチパルス（ＬＡＴｂ）までの遅延時間とほぼ同じ時間だけ遅延したものと等しい。第２のラッチ回路１０３の出力を当行（ｍ行）のデータとすると、ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間では第３のラッチ回路１０４は前行（ｍ−１行）のデータを出力することになる。
【００３１】
排他的論理和回路１０５においては、第２のラッチ回路１０３の出力信号と第３のラッチ回路１０４の出力信号を比較し、信号（Ｅｘ．ＯＲ−１，  Ｅｘ．ＯＲ  −２，  Ｅｘ．ＯＲ  −３，  Ｅｘ．ＯＲ  −４，，，    ，，，  Ｅｘ．ＯＲ  −Ｎ）を出力する。信号（Ｅｘ．ＯＲ−１，  Ｅｘ．ＯＲ  −２，  Ｅｘ．ＯＲ  −３，  Ｅｘ．ＯＲ  −４，，，    ，，，  Ｅｘ．ＯＲ  −Ｎ）は第２のラッチ回路１０３の出力信号と第３のラッチ回路１０４の出力信号がＨｉｇｈ電位とＬｏｗ電位、あるいはＬｏｗ電位とＨｉｇｈ電位のように異なる場合はＨｉｇｈ電位となり、Ｈｉｇｈ電位とＨｉｇｈ電位、あるいはＬｏｗ電位とＬｏｗ電位のように同じ場合はＬｏｗ電位となる。
【００３２】
前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する回路１０６は、第３のラッチ回路１０４と排他的論理和回路１０５からなる。ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間において、前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する回路１０６は、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＨｉｇｈ電位からＬｏｗ電位あるいは、Ｌｏｗ電位からＨｉｇｈ電位のように変わった場合にはＨｉｇｈ電位を出力する。逆に、ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間において、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＨｉｇｈ電位からＨｉｇｈ電位あるいは、Ｌｏｗ電位からＬｏｗ電位のように変わらない場合にはＬｏｗ電位を出力する。また、ラッチパルス（ＬＡＴｂ）の入力から次のラッチパルス（ＬＡＴａ）の入力までの期間において、前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する排他的論理和回路１０５は、常にＬｏｗ電位を出力することになる。
【００３３】
第１のレベルシフタ回路１０７においては、信号（Ｅｘ．ＯＲ−１，  Ｅｘ．ＯＲ  −２，  Ｅｘ．ＯＲ  −３，  Ｅｘ．ＯＲ  −４，，，    ，，，  Ｅｘ．ＯＲ  −Ｎ）を所望の振幅に変換する。
【００３４】
第１のトランスミッションゲート１１２によるソース線１１４とバッファ回路１０９を遮断するタイミングについて説明する。全てのソース線１１４とバッファ回路１０９とは前行（ｍ−１行）の書込みが終了した後、第１のトランスミッションゲート１１２によって、一端遮断する。これにより各ソース線は外部の正電源１１０、負電源１１１と遮断される。ソース線１１４とバッファ回路１０９を接続するタイミングについては後に述べる。
【００３５】
前記ソース線１１４とバッファ回路１０９との遮断タイミングの後、ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間において、第２のトランスミッションゲート１１３は、前行（ｍ−１行）のデータと当行（ｍ行）のデータとが異なるソース線１１４（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）同士を接続する。このとき、図２に示すＳ１のように前行（ｍ−１行）のデータがＨｉｇｈ電位で当行（ｍ行）のデータがＬｏｗ電位となるソース線１１４と、Ｓ２のように前行（ｍ−１行）のデータがＬｏｗ電位で当行（ｍ行）のデータがＨｉｇｈ電位となるソース線１１４とがある場合にはそれぞれの負荷容量１１５には、外部電源であるバッファ回路の正電源１１０とバッファ回路の負電源１１１を使用することなくある程度の中間電位がプリチャージされることになる。逆に、前行（ｍ−１行）のデータと当行（ｍ行）のデータとが同じ場合には、第２のトランスミッションゲート１１３は、ソース線１１４同士（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）を接続しない。またラッチパルス（ＬＡＴｂ）の入力から次のラッチパルス（ＬＡＴａ）の入力までの期間において、第２のトランスミッションゲート１１３は、接続されていたソース線１１４同士（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）を遮断する。
【００３６】
前記プリチャージが行われた後に、第１のトランスミッションゲート１１２によって、ソース線１１４とバッファ回路１０９を接続する。これにより各ソース線は外部の正電源１１０、負電源１１１と電気的に接続される。この接続と同時にソース線１１４へ当行（ｍ行）のデータを入力する。このとき、予めある程度の中間電位までプリチャージされているため、充電に消費する電力が従来の構成に比べて低減されることになる。
【００３７】
以上の動作を毎行ごと繰り返すことにより任意の画像を表示することができる。
【００３８】
上記のように構成された本発明の表示装置と駆動方法によれば、従来の表示装置では多くの消費電力がかかっていた自然画のように多くの階調数が必要な画像や１行ごとに論理が頻繁に逆転するような特殊なパターンであっても、中間電位までの充放電には外部電源の電力を消費しないので少ない電力で表示することが可能となる。
【００３９】
特殊パターンの例を図６に示す。６０１、６０４、６０７は画素部、６０２、６０５，６０８はソース線駆動回路、６０３，６０６，６０９はゲート線駆動回路を表している。
【００４０】
前記、１行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図６（Ａ）に示す上下左右に隣接する画素の表示が反転する１ｄｏｔ格子においては、１行ごとに全てのソース線は前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なり、全てのソース線のうち半数が前行（ｍ−１行）でＨｉｇｈ電位であり、残りの半数のソース線が前行（ｍ−１行）でＬｏｗ電位である。このため、上記のように構成された本発明の表示装置と駆動方法によれば、１行ごとに中間電位までの充放電には外部電源の電力を消費しないので少ない電力で１ｄｏｔ格子のような特殊なパターンを表示することが可能となる。
【００４１】
前記、１行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図６（Ｂ）に示すゲート線と平行な直線のみで表示された横ストライプのような表示においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線は前行（ｍ−１行）ですべて同一電位である。このため上記のように構成された本発明の表示装置と駆動方法であっても中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはないので問題ではない。
【００４２】
前記、図６（Ｃ）に示す自然画のように多くの階調数が必要な画像においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線が存在することが多い。また、自然画のように多くの階調数が必要な画像においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち少なくとも１つのソース線が前行（ｍ−１行）でＨｉｇｈ電位であり、かつ、少なくとも１つのソース線が前行（ｍ−１行）でＬｏｗ電位であることが多い。上記のように構成された本発明の表示装置と駆動方法によれば、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち少なくとも１つのソース線が前行（ｍ−１行）でＨｉｇｈ電位であり、かつ、少なくとも１つのソース線が前行（ｍ−１行）でＬｏｗ電位である場合には、中間電位までの充放電に外部電源の電力を消費しない。逆に、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線が存在しない場合や、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＨｉｇｈ電位からＬｏｗ電位へ変わるソース線のみしか存在しない場合や、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＬｏｗ電位からＨｉｇｈ電位へ変わるソース線のみしか存在しない場合は、中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはない。このため、上記のように構成された本発明の表示装置と駆動方法によれば、自然画のように多くの階調数が必要な画像においては少ない電力で表示することが可能となる。
【００４３】
（実施の形態２）
図３は、本発明の表示装置に用いる線順次方式のソース線駆動回路であって実施の形態１とは異なる構成としたブロック図を示している。図５に示した従来の線順次方式のものと同様、シフトレジスタ３０１、第１のラッチ回路３０２、第２のラッチ回路３０３、第２のレベルシフタ回路３０８、バッファ回路３０９を有する。また図示していないが画素部にはＭ行Ｎ列の画素を有し、Ｍ本のゲート線と、Ｎ本のソース線とを有している。また図５に示したものと同様にシフトレジスタ、レベルシフタ、バッファを有するゲート線駆動回路も有している。また画素部においてゲート線とソース線の交差部にはＴＦＴや画素電極、発光素子又は液晶素子が設けられている。
【００４４】
第２のラッチ回路３０３の出力端子は第２のレベルシフタ回路３０８との接続の他に、第３のラッチ回路３０４と排他的論理和回路３０５と接続される。前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する回路３０６は、第３のラッチ回路３０４と排他的論理和回路３０５からなる。第３のラッチ回路３０４の出力端子は排他的論理和回路３０５と接続される。排他的論理和回路３０５の出力端子は第１のレベルシフタ回路３０７と接続される。第１のレベルシフタ回路３０７の出力端子は第１のトランスミッションゲート３１２のＰｃｈＴＦＴ側ゲート端子と、第２のトランスミッションゲート３１３のＮｃｈＴＦＴ側ゲート端子に接続される。バッファ回路３０９の出力端子は第１のトランスミッションゲート３１２を介しソース線３１４と電気的に接続される。それぞれのソース線３１４（Ｓ１，Ｓ２，Ｓ３，，，，，Ｓｎ−１，Ｓｎ）同士は第２のトランスミッションゲート３１３を介し電気的に接続することができる。
【００４５】
動作について説明する。シフトレジスタ３０１、第１のラッチ回路３０２、第２のラッチ回路３０３、第３のラッチ回路３０４、第１のレベルシフタ回路３０７、第２のレベルシフタ回路３０８、バッファ回路３０９、排他的論理和回路３０５、第２のトランスミッションゲート３１３については、実施の形態１と同様に動作をする。
【００４６】
なおここでは、排他的論理和回路、トランスミッションゲートを用いたがこれに限定されるものではない。任意の比較機能を有する回路、スイッチの機能を有する回路を用いることができる。
【００４７】
ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間において、第１のトランスミッションゲート３１２は、前行（ｍ−１行）のデータと当行（ｍ行）のデータとが異なるソース線３１４とバッファ回路３０９のみを遮断する。これによりソース線は電源回路と遮断されることになる。これと同時に、ラッチパルス（ＬＡＴａ）の入力からラッチパルス（ＬＡＴｂ）の入力までの期間において、第２のトランスミッションゲート３１３は、前行（ｍ−１行）のデータと当行（ｍ行）のデータとが異なるソース線３１４同士（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）を接続する。このとき、図４に示すＳ１のように前行（ｍ−１行）のデータがＨｉｇｈ電位で当行（ｍ行）のデータがＬｏｗ電位となるソース線３１４と、Ｓ２のように前行（ｍ−１行）のデータがＬｏｗ電位で当行（ｍ行）のデータがＨｉｇｈ電位となるソース線３１４とがある場合、それぞれの負荷容量３１５には、外部電源であるバッファ回路の正電源３１０とバッファ回路の負電源３１１を使用することなくある程度の中間電位がプリチャージされることになる。逆に、前行（ｍ−１行）のデータと当行（ｍ行）のデータとが同じ場合には、第１のトランスミッションゲート３１２は、ソース線３１４とバッファ回路３０９とを接続し、第２のトランスミッションゲート３１３は、ソース線３１４同士（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）を接続しない。ラッチパルス（ＬＡＴｂ）の入力から次のラッチパルス（ＬＡＴａ）の入力までの期間において、第１のトランスミッションゲート３１２はソース線３１４とバッファ回路３０９とを接続した状態を保つ。これと同時に、ラッチパルス（ＬＡＴｂ）の入力から次のラッチパルス（ＬＡＴａ）の入力までの期間において、第２のトランスミッションゲート３１３は、ソース線３１４同士（Ｓ１，Ｓ２，Ｓ３，，，，，ＳＮ−１，ＳＮ）を接続しない。
【００４８】
前記プリチャージが行われた後に、ソース線３１４へ当行（ｍ行）のデータを入力する。このとき、予めある程度の中間電位までプリチャージされているため、外部電源が充電に消費する電力が従来の構成に比べて低減されることになる。
【００４９】
以上の動作を毎行ごと繰り返すことにより任意の画像を表示することができる。
【００５０】
本実施の形態では、前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する回路１０６の出力にしたがい、第１のトランスミッションゲート３１２を制御する構成を有している。このため、第１のトランスミッションゲート３１２を制御する信号を外部入力する必要がない。このため、パネルへの入力ピン数の減少に貢献できる。携帯情報端末等に用いられる表示装置においては、入力ピン数の減少はパネルサイズ縮小に大変有効である。
【００５１】
上記のように構成された本発明の表示装置と駆動方法によれば、従来の表示装置では多くの消費電力がかかっていた自然画のように多くの階調数が必要な画像や１行ごとに論理が頻繁に逆転するような特殊なパターンであっても、中間電位までの充放電には外部電源の電力を消費しないので少ない電力で表示することが可能となる。
【００５２】
前記、１行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図６（Ａ）に示す上下左右に隣接する画素の表示が反転する１ｄｏｔ格子においては、１行ごとに全てのソース線は前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なり、全てのソース線のうち半数が前行（ｍ−１行）でＨｉｇｈ電位であり、残りの半数のソース線が前行（ｍ−１行）でＬｏｗ電位である。このため、上記のように構成された本発明の表示装置と駆動方法によれば、１行ごとに中間電位までの充放電には外部電源の電力を消費しないので少ない電力で１ｄｏｔ格子のような特殊なパターンを表示することが可能となる。
【００５３】
前記、１行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図６（Ｂ）に示すゲート線と平行な直線のみで表示された横ストライプのような表示においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線は前行（ｍ−１行）ですべて同一電位である。このため上記のように構成された本発明の表示装置と駆動方法であっても中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはないので問題ではない。
【００５４】
前記、図６（Ｃ）に示す自然画のように多くの階調数が必要な画像においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線が存在することが多い。また、自然画のように多くの階調数が必要な画像においては、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち少なくとも１つのソース線が前行（ｍ−１行）でＨｉｇｈ電位であり、かつ、少なくとも１つのソース線が前行（ｍ−１行）でＬｏｗ電位であることが多い。上記のように構成された本発明の表示装置と駆動方法によれば、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線のうち少なくとも１つのソース線が前行（ｍ−１行）でＨｉｇｈ電位であり、かつ、少なくとも１つのソース線が前行（ｍ−１行）でＬｏｗ電位である場合には、中間電位までの充放電に外部電源の電力を消費しない。逆に、前行（ｍ−１行）のデータと当行（ｍ行）のデータが異なるソース線が存在しない場合や、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＨｉｇｈ電位からＬｏｗ電位へ変わるソース線のみしか存在しない場合や、前行（ｍ−１行）のデータから当行（ｍ行）のデータがＬｏｗ電位からＨｉｇｈ電位へ変わるソース線のみしか存在しない場合は、中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはない。このため、上記のように構成された本発明の表示装置と駆動方法によれば、自然画のように多くの階調数が必要な画像においては少ない電力で表示することが可能となる。
【００５５】
（実施の形態３）
本実施の形態では、本発明に用いることができる両面射出型表示装置を作製する例を示す。
【００５６】
まず図７（Ａ）に示すように、基板１５００上に下地膜１５０１を成膜する。基板１５００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００５７】
下地膜１５０１は基板１５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように成膜する。
【００５８】
なお下地膜１５０１は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層したものであっても良い。
【００５９】
次に下地膜１５０１上に半導体膜１５０２を形成する。半導体膜１５０２の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜１５０２は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００６０】
次に図７（Ｂ）に示すように、半導体膜１５０２に線状レーザ１４９９を照射し、結晶化を行なう。レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜１５０２の耐性を高めるために、５００℃、１時間の加熱処理を該半導体膜１５０２に加えてもよい。
【００６１】
結晶化させる方法としては、レーザ光を照射する方法、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レーザ光を照射する方法を用いることができる。ここではレーザ光を照射して結晶化する。
【００６２】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【００６３】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザなどが挙げられる。
【００６４】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザのようなパルス発振レーザを用いることができる。
【００６５】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レーザと同等の効果を示すものである。
【００６６】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。パワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。
【００６７】
上述した半導体膜１５０２へのレーザ光の照射により、結晶性の高い結晶性半導体膜１５０４が形成される。
【００６８】
次に、図７（Ｃ）に示すように結晶性半導体膜１５０４をエッチングすることで、島状半導体膜１５０７〜１５０９が形成される。
【００６９】
次に、島状半導体膜１５０７〜１５０９にＴＦＴのしきい値制御のための不純物を導入する。本実施の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。
【００７０】
次に島状半導体膜１５０７〜１５０９を覆うように絶縁膜１７００を成膜する（図８（Ａ））。絶縁膜１７００には、例えば酸化珪素、窒化珪素、または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【００７１】
次に、絶縁膜１７００上に導電膜を成膜した後、導電膜をエッチングすることで、ゲート電極１７０７〜１７０９を形成する。
【００７２】
ゲート電極１７０７〜１７０９は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極１７０７〜１７０９を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【００７３】
本実施の形態では、窒化タンタルとタングステン（Ｗ）をそれぞれ、３０ｎｍ、３７０ｎｍ積層した積層膜を用いて、ゲート電極１７０７〜１７０９を形成する。本実施の形態では、タングステン（Ｗ）を用いて上層ゲート電極１７０１〜１７０３を形成し、窒化タンタルを用いて下層ゲート電極１７０４〜１７０６を形成する。
【００７４】
ゲート電極１７０７〜１７０９は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極１７０７〜１７０９を接続してもよい。
【００７５】
そして、ゲート電極１７０７〜１７０９や、あるいはレジストを成膜して選択的に露光したものをマスクとして用い、島状半導体膜１５０７〜１５０９にｎ型またはｐ型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
【００７６】
まず、フォスフィン（ＰＨ３）を用いてリン（Ｐ）を、加速電圧を６０〜１２０ｋＶ、ドーズ量を１×１０１３〜１×１０１５ａｔｏｍｓ・ｃｍ−２として島状半導体膜中に導入する。
【００７７】
またｐチャネル型ＴＦＴを作製するために、ジボラン（Ｂ２Ｈ６）を印加電圧６０〜１００ｋＶ、例えば８０ｋＶ、ドーズ量１×１０１３〜５×１０１５ａｔｏｍｓ・ｃｍ−２、例えば３×１０１５ａｔｏｍｓ・ｃｍ−２の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴ１７６３のソース領域又はドレイン領域１７１７、また、チャネル形成領域１７１８が形成される（図８（Ｂ））。
【００７８】
次に絶縁膜１７００をエッチングしてゲート絶縁膜１７２１〜１７２３を形成する。これにより半導体膜の一部が露出する。
【００７９】
ｎチャネル型ＴＦＴ１７６１及び１７６２となる島状半導体膜１５０７及び１５０８に、フォスフィン（ＰＨ３）を用いて、印加電圧４０〜８０ｋＶ、例えば５０ｋＶ、ドーズ量１．０×１０１５〜２．５×１０１６ａｔｏｍｓ・ｃｍ−２、例えば３．０×１０１５ａｔｏｍｓ・ｃｍ−２で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴ１７６１及び１７６２のチャネル形成領域１７１３及び１７１６、低濃度不純物領域１７１２及び１７１５、ソース領域又はドレイン領域１７１１及び１７１４が形成される（図８（Ｂ））。
【００８０】
本実施の形態においては、ｎチャネル型ＴＦＴ１７６１及び１７６２のソース領域又はドレイン領域１７１１及び１７１４のそれぞれには、１×１０１９〜５×１０２１ａｔｏｍｓ・ｃｍ−３の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ１７６１及び１７６２の低濃度不純物領域１７１２及び１７１５のそれぞれには、１×１０１８〜５×１０１９ａｔｏｍｓ・ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ１７６３のソース領域又はドレイン領域１７１７には、１×１０１９〜５×１０２１ａｔｏｍｓ・ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【００８１】
本実施の形態においては、ｐチャネル型ＴＦＴ１７６３は本両面射出型表示装置の画素ＴＦＴとして用いられる。またｎチャネル型ＴＦＴ１７６１及び１７６２は、画素ＴＦＴ１７６３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型ＴＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせた回路であってもよい。
【００８２】
次に水素を含む絶縁膜１７３０を成膜する。水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒素を含む酸化珪素膜を用いる。もしくは酸素を含む窒化珪素膜（ＳｉＮＯ膜）を用いてもよい。なお、水素を含む絶縁膜１７３０は、第１層間絶縁膜であり、酸化珪素を含んでいる透光性を有する絶縁膜である。
【００８３】
その後島状半導体膜に添加された不純物元素の活性化を行う。この不純物元素の活性化はレーザ光照射、ＲＴＡ又は窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。
【００８４】
その後全体を４１０℃で１時間加熱することにより、島状半導体膜の水素化を行う。ただし上述のように窒素雰囲気中５５０℃で４時間などの加熱処理を行った場合には不要である。
【００８５】
次いで、第２層間絶縁膜１７３１となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。
【００８６】
次いで、透光性を有する第３層間絶縁膜１７３２を形成する。第３層間絶縁膜１７３２は、後の工程で透明電極１７５０をエッチングする際、第２層間絶縁膜１７３１である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極１７５０をエッチングする際、第２層間絶縁膜１７３１がエッチングストッパー膜となるのであれば第３層間絶縁膜１７３２は不要である。
【００８７】
次いで、新たなマスクを用いて第１層間絶縁膜１７３０、第２層間絶縁膜１７３１及び第３層間絶縁膜１７３２にコンタクトホールを形成する。次いで、マスクを除去し、導電膜（窒化チタン、アルミニウム及び窒化チタンの積層膜）を形成した後、また別のマスクを用いてエッチング（ＢＣｌ３とＣｌ２との混合ガスでのドライエッチング）を行い、電極又は配線１７４１〜１７４５（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する（図８（Ｃ））。ただし、本実施の形態では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。なお、窒化チタンは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、ＴＦＴのソース領域またはドレイン領域と良好なオーミックコンタクトを取るために窒化チタンのＮ含有量は４４ａｔｏｍｉｃ％より少なくすることが好ましい。
【００８８】
次いで、新たなマスクを用いて透明電極１７５０、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極１７５０としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図９（Ａ））。
【００８９】
次いで、新たなマスクを用いて透明電極１７５０の端部を覆う絶縁物１７３３（隔壁、障壁などと呼ばれる）を形成する。絶縁物１７３３としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【００９０】
次いで、発光素子を形成する第１の層１７５１、第２の層１７５２、第３の層１７５３、第４の層１７５４及び第５の層１７５５を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層１７５１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するＳｉＯｘ膜で形成した場合には、さらに高い加熱処理（例えば４１０℃）を加えることもできる。
【００９１】
蒸着マスクを用いて選択的に透明電極１７５０上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して有機化合物を含む層（第１の層）１７５１を形成する。
【００９２】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、
ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを第１の層１７５１として用いてもよい。
【００９３】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の層１７５１の上に正孔輸送層（第２の層）１７５２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
【００９４】
次いで、選択的に発光層１７５３（第３の層）を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
【００９５】
赤色の発光を示す発光層１７５３Ｒとしては、Ａｌｑ３：ＤＣＭ、またはＡｌｑ３：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層１７５３Ｇとしては、Ａｌｑ３：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ３：クマリン６などの材料を用いる。また、青色の発光を示す発光層１７５３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。
【００９６】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層１７５３上に電子輸送層（第４の層）１７５４を形成する。なお、Ａｌｑ３の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層１７５４として用いることができる。
【００９７】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の層）１７５５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極１７５６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ２、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ３とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【００９８】
次に、電子注入層（第５の層）１７５５の上に透明電極１７５６、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極１７５６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）を用いることができる。
【００９９】
以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層（第１の層〜第５の層）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。
【０１００】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層１７５７を形成する。透明保護層１７５７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ膜（ｘ＞ｙ＞０））または窒素を含む酸化珪素膜（ＳｉＯｘＮｙ膜（ｘ＞ｙ＞０））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる（図９（Ｂ））。
【０１０１】
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板１７７０と基板１５００とを貼り合わせる。第２の基板１７７０も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい（図１０）。
【０１０２】
発光素子は、透明電極１７５０、１７５６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。
【０１０３】
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
【０１０４】
最後に光学フィルム（偏光板、または円偏光板）１７７１、１７７２を設けてコントラストを向上させる（図１０）。
【０１０５】
図１１に発光色（Ｒ、Ｇ、Ｂ）ごとの発光素子の断面図を示す。赤色（Ｒ）の発光素子は、画素ＴＦＴ１７６３Ｒ、透明電極（陽極）１７５０Ｒ、第１の層１７５１Ｒ、第２の層（正孔輸送層）１７５２Ｒ、第３の層（発光層）１７５３Ｒ、第４の層（電子輸送層）１７５４Ｒ、第５の層（電子注入層）１７５５、透明電極（陰極）１７５６、透明保護層１７５７を有している。
【０１０６】
また、緑色（Ｇ）の発光素子は、画素ＴＦＴ１７６３Ｇ、透明電極（陽極）１７５０Ｇ、第１の層１７５１Ｇ、第２の層（正孔輸送層）１７５２Ｇ、第３の層（発光層）１７５３Ｇ、第４の層（電子輸送層）１７５４Ｇ、第５の層（電子注入層）１７５５、透明電極（陰極）１７５６、透明保護層１７５７を有している。
【０１０７】
さらに、青色（Ｂ）の発光素子は、画素ＴＦＴ１７６３Ｂ、透明電極（陽極）１７５０Ｂ、第１の層１７５１Ｂ、第２の層（正孔輸送層）１７５２Ｂ、第３の層（発光層）１７５３Ｂ、第４の層（電子輸送層）１７５４Ｂ、第５の層（電子注入層）１７５５、透明電極（陰極）１７５６、透明保護層１７５７を有している。
【０１０８】
なお、本実施の形態では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０１０９】
（実施の形態４）
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を以下に示す。
【０１１０】
図１２は表示パネル５００１と、回路基板５０１１を組み合わせた液晶モジュールもしくはＥＬモジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。
【０１１１】
この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なおＥＬモジュールを作製する場合は上記実施形態を用いて表示パネル５００１を作製すればよい。またＥＬだけでなく、液晶モジュールを用いることも可能である。また、走査線駆動回路５００３や信号線駆動回路５００４等制御用駆動回路部を、上記実施の形態に記載したものを用いることが可能である。図１２に示す液晶モジュールもしくはＥＬモジュールにより液晶テレビ受像機又はＥＬテレビ受像機を完成させることができる。
【０１１２】
図１３は、液晶テレビ受像機もしくはＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０１１３】
チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。
【０１１４】
図１４（Ａ）に示すように、液晶モジュールもしくはＥＬモジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはＥＬモジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。
【０１１５】
また図１４（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカー部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体５２１２は操作キー５２１６によって制御する。また、図１４（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部５２１３及び制御用回路部等に適用することができる。
【０１１６】
本発明を図１２〜図１４に示すテレビ受像器に使用することにより、低消費電力のテレビ受像器を作製することができる。
【０１１７】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０１１８】
図１５（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。信号線駆動回路は上記実施の形態に記載したものを用いることが可能である。
【０１１９】
プリント配線基板５３０２には、コントローラ５３０７、中央処理装置（ＣＰＵ）５３０８、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、フレキシブル配線基板（ＦＰＣ）５３１３により接続されている。プリント配線基板５３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、ＣＰＵ５３０８、電源回路５３１０などは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。
【０１２０】
プリント配線基板５３０２に備えられたインターフェース（Ｉ／Ｆ）５３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。
【０１２１】
図１５（Ｂ）は、図１５（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリ５３１８には各種プログラムが記憶されている。
【０１２２】
電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、ＣＰＵ５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給するように接続されている。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。
【０１２３】
ＣＰＵ５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、ＣＰＵ５３０８用のインターフェース５３１９などを有している。インターフェース５３１９を介してＣＰＵ５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。
【０１２４】
メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１２５】
ポインティングデバイスやキーボードなどの入力手段５３２５から入力された信号は、インターフェース（Ｉ／Ｆ）５３１４を介してプリント配線基板５３０２に実装されたＣＰＵ５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。
【０１２６】
コントローラ５３０７は、パネルの仕様に合わせてＣＰＵ５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧やＣＰＵ５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号（Ｈｏｒｉｚｏｎｔａｌ  Ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ）、Ｖｓｙｎｃ信号（Ｖｅｒｔｉｃａｌ  Ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ）、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。
【０１２７】
送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ５３０８からの命令に従って、音声処理回路５３１１に送られる。
【０１２８】
ＣＰＵ５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカー５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、ＣＰＵ５３０８からの命令に従って、送受信回路５３１２に送られる。
【０１２９】
コントローラ５３０７、ＣＰＵ５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【０１３０】
図１６は、図１５（Ａ）〜図１５（Ｂ）に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。
【０１３１】
表示パネル５３０１はＦＰＣ５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカー５３３２、マイクロフォン５３３３、送受信回路５３３４、ＣＰＵ及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリー５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。
【０１３２】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
【０１３３】
本発明を図１５に示すモジュール、図１６に示す携帯電話に使用することにより、低消費電力の携帯電話等を作製することができる。
【０１３４】
図１７（Ａ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体６００１、支持台６００２、表示部６００３などによって構成されている。図１２に示す液晶モジュールもしくはＥＬモジュール、図１５（Ａ）に示す表示パネルの構成を用いて、表示部６００３に適用が可能である。
【０１３５】
本発明を使用することにより、低消費電力のディスプレイを作製することができる。
【０１３６】
図１７（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。図１２に示す液晶モジュールもしくはＥＬモジュール、図１５（Ａ）に示す表示パネルの構成を、表示部６１０３に適用することができる。
【０１３７】
本発明を使用することにより、低消費電力のコンピュータを作製することができる。
【０１３８】
図１７（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。図１２に示す液晶モジュールもしくはＥＬモジュール、図１５（Ａ）に示す表示パネルの構成を用いて、表示部６２０２に適用することができる。
【０１３９】
本発明を使用することにより、低消費電力のコンピュータを作製することができる。
【０１４０】
図１７（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。図１２に示す液晶モジュールもしくはＥＬモジュール、図１５（Ａ）に示す表示パネルの構成を用いて、表示部６３０２に適用することができる。
【０１４１】
本発明を使用することにより、低消費電力のゲーム機を作製することができる。
【０１４２】
図１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。図１２に示す液晶モジュールもしくはＥＬモジュール、図１５（Ａ）に示す表示パネルの構成を、表示部Ａ６４０３、表示部Ｂ６４０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４３】
本発明を使用することにより、低消費電力の画像再生装置を作製することができる。
【０１４４】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによって軽量化を図ることができる。
【０１４５】
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１４６】
また本実施の形態は、上記実施の形態のいかなる記載とも自由に組み合せて実施することが可能である。
【図面の簡単な説明】
【０１４７】
【図１】本発明の一実施形態の回路図を示す図。
【図２】本発明の一実施形態のタイミングチャートを示す図。
【図３】本発明の他の実施形態の回路図を示す図。
【図４】本発明の他の実施形態のタイミングチャートを示す図。
【図５】従来の線順次方式の表示装置の構成を示す図。
【図６】表示パターンを示す図。
【図７】ＥＬ表示装置の作製工程を説明する図。
【図８】ＥＬ表示装置の作製工程を説明する図。
【図９】ＥＬ表示装置の作製工程を説明する図。
【図１０】ＥＬ表示装置の作製工程を説明する図。
【図１１】ＥＬ表示装置の作製工程を説明する図。
【図１２】本発明が適用される電子機器の例を示す図。
【図１３】本発明が適用される電子機器の例を示す図。
【図１４】本発明が適用される電子機器の例を示す図。
【図１５】本発明が適用される電子機器の例を示す図。
【図１６】本発明が適用される電子機器の例を示す図。
【図１７】本発明が適用される電子機器の例を示す図。
【符号の説明】
【０１４８】
１０１  シフトレジスタ
１０２  第１のラッチ回路
１０３  第２のラッチ回路
１０４  第３のラッチ回路
１０５  排他的論理和回路
１０６  前行（ｍ−１行）のデータと当行（ｍ行）のデータを比較する回路
１０７  第１のレベルシフタ回路
１０８  第２のレベルシフタ回路
１０９  バッファ回路
１１０  正電源
１１１  負電源
１１２  第１のトランスミッションゲート
１１３  第２のトランスミッションゲート
１１４  ソース線
１１５  負荷容量
【図１】
2006178432.tif 000002
【図２】
2006178432.tif 000003
【図３】
2006178432.tif 000004
【図４】
2006178432.tif 000005
【図５】
2006178432.tif 000006
【図６】
2006178432.tif 000007
【図７】
2006178432.tif 000008
【図８】
2006178432.tif 000009
【図９】
2006178432.tif 000010
【図１０】
2006178432.tif 000011
【図１１】
2006178432.tif 000012
【図１２】
2006178432.tif 000013
【図１３】
2006178432.tif 000014
【図１４】
2006178432.tif 000015
【図１５】
2006178432.tif 000016
【図１６】
2006178432.tif 000017
【図１７】
2006178432.tif 000018