(57)【要約】【課題】  インピーダンス低減を図り、２個の個別のトランジスタが高い特性を発揮できる半導体装置を提供する。【解決手段】  表面にエミッタ電極Ｅ１、Ｅ２およびベース電極Ｂ１、Ｂ２を有し、裏面にコレクタ電極Ｃ１、Ｃ２を有する第１および第２トランジスタ１１、１２有しており、第１トランジスタ１１のコレクタ電極Ｃ１が第１ベッド２１に固着され、第２トランジスタ１２のコレクタ電極Ｃ２が第２ベッド２２に固着される。第２ベッド２２は、第１ベッド２１に近接配置され、第２トランジスタ１２が固着される固着領域２２ａとワイヤが接続される接続領域２２ｂとを有しており、この接続領域２２ｂに第１トランジスタ１１のエミッタ電極Ｅ１がワイヤ３０でボンディングされ、第１トランジスタ１１と第２トランジスタ１２とが半導体装置１の封止樹脂４０内でカスコード接続されている。【選択図】  図１
2006114674.tif 000002
【特許請求の範囲】
【請求項１】
表面にエミッタ電極およびベース電極を有し、裏面にコレクタ電極を有する第１および第２バイポーラ・トランジスタと、
前記第１バイポーラ・トランジスタの前記コレクタ電極が固着された第１ベッドと、
前記第１ベッドに近接して並置され、第２バイポーラ・トランジスタの前記コレクタ電極が固着され、且つ前記第１バイポーラ・トランジスタの前記エミッタ電極が電気的接続された第２ベッドと、
前記第１ベッドに一端が連結された第１リードと、
前記第２ベッドに一端が連結された第２リードと、
前記第１ベッドに一端が近接配置され、且つ前記第１バイポーラ・トランジスタの前記ベース電極が電気的接続された第３リードと、
前記第２ベッドに一端が近接配置され、且つ前記第２バイポーラ・トランジスタの前記エミッタ電極が電気的接続された第４リードと、
前記第２ベッドに一端が近接配置され、且つ前記第２バイポーラ・トランジスタの前記ベース電極が電気的接続された第５リードと、
前記第１および第２トランジスタ、前記第１および前記第２ベッド、前記各リードの他端を残して前記一端部を封止する外囲器と
を備えたことを特徴とする半導体装置。
【請求項２】
前記第２リードの他端が前記第１リードと同方向に延在され、前記第３リードの他端が前記第１リードと反対方向に延在され、前記第４リードおよび前記第５リードの他端がいずれも前記第３リードと同方向に延在されていることを特徴とする前記請求項１に記載の半導体装置。
【請求項３】
前記第１および第２ベッドは矩形状で、前記第２ベッドは前記第２リードの一端が連結された辺の幅が前記第１ベッドの前記第１リードの一端が連結された辺の幅より大きくなっており、且つ前記第２バイポーラ・トランジスタの固着領域と前記第１バイポーラ・トランジスタの前記エミッタ電極の接続領域とを有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第２ベッドの前記接続領域に一端が連結され、且つ他端が前記第２リードと同方向に延在する第６リードを更に有し、前記固着領域に前記第２リードが連結されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１、第２、第６リードと第３、第４、５リードとが線対称に配置されていることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に２個の個別のバイポーラ・トランジスタを搭載する表面実装型モールドパッケージ半導体装置に関する。
【背景技術】
【０００２】
移動体通信機器や情報通信機器等に使用される数１００ＭＨｚからＧＨｚ帯の高周波信号の電圧制御発振器（ＶＣＯ）においては、一般に、２個の個別のパイポーラ・トランジスタ（以下、単にトランジスタという）を搭載した表面実装型モールドパッケージ半導体装置が、配線基板に実装され、これらの２つのトランジスタが外部配線によりカスコード接続されて用いられる。
【０００３】
この種の従来の表面実装型モールドパッケージ半導体装置としては、例えば、図４に示すような構造になっている（例えば、非特許文献１参照。）。すなわち、図４に示すように、この表面実装型モールドパッケージ半導体装置１０１では、第１トランジスタ１１１のコレクタ電極Ｃ１が第１コレクタ・リード１２３の先端部の第１ベッド１２１に固着され、第２トランジスタ１１２のコレクタ電極Ｃ２が第２コレクタ・リード１２４の先端部の第２ベッド１２２に固着されている。
【０００４】
そして、第１トランジスタ１１１のエミッタ電極Ｅ１は、第１コレクタ・リード１２３と第２コレクタ・リード１２４との間に配置された第１エミッタ・リード１２５にワイヤ１３０でボンディングされ、ベース電極Ｂ１は第１コレクタ・リード１２１と反対側に配置された第１ベース・リード１２６の先端部にワイヤ１３０でボンディングされ、同様にして、第２トランジスタ１１２のエミッタ電極Ｅ２は、第１エミッタ・リード１２５と反対側に配置された第２エミッタ・リード１２７の先端部にワイヤ１３０でボンディングされ、ベース電極Ｂ２は第２コレクタ・リード１２４と反対側に配置された第２ベース・リード１２８にワイヤ１３０でボンディングされている。そして、破線で示すように、第１および第２トランジスタ１１１、１１２、第１および第２ベッド１２１、１２２、および各リード１２３〜１２８の先端部が封止樹脂１４０により封止されている。
【０００５】
また、図５に示すように、従来の発振回路１０６は、図４に示す従来の表面実装型モールドパッケージ半導体装置１０１の第１トランジスタ１１１の第１エミッタ・リード１２５と第２トランジスタ１１２の第２コレクタ・リード１２４とが互いに外部配線１６０により接続されて第１トランジスタ１１１と第２トランジスタ１１２とがカスコード接続される。そして、第１エミッタ・リード１２５および第２コレクタ・リード１２４と接地電位１５２との間にコンデンサ１５３が接続される。
【０００６】
更に、第１トランジスタ１１１の第１コレクタ・リード１２３が負荷抵抗１５４を介してＶｃｃ電位１５１に接続され、第２トランジスタ１１２の第２エミッタ・リード１２７が抵抗１５５を介して接地電位１５２に接続される。また、Ｖｃｃ電位１５１と接地電位１５２の間に、３個のバイアス抵抗１５６、１５７、１５８が直列接続され、バイアス抵抗１５６、１５７の接続ノードに第１トランジスタ１１１の第１ベース・リード１２６が接続され、バイアス抵抗１５７、１５８の接続ノードに第２トランジスタ１１２の第２ベース・リード１２８が接続される。
【０００７】
更に、第２トランジスタ１１２の第２ベース・リード１２８と接地電位１５２との間にはＬＣ発振部１７０が接続される。
【０００８】
この発振回路１０６においては、第１トランジスタ１１１のエミッタ・リード１２５に第２トランジスタ１１２の第２コレクタ・リード１２４が、半導体装置１０１の外部で、互いに外部配線１６０によりカスコード接続される。従って、第１トランジスタ１１１のエミッタ電極Ｅ１と第２トランジスタ１１２のコレクタ電極Ｃ２の間には、ワイヤ１３０、第２コレクタ・リード１２４、第１エミッタ・リード１２５、およびこの両者のリード１２４、１２５を接続する外部配線１６０による大きなインダクタンス、つまり回路におけるインピーダンスが存在し、トランジスタの出力のダイナミックレンジの減少、すなわち、トランジスタの持つ高周波特性、例えば、遮断周波数（電流増幅ができる最大の周波数）等の性能を十分発揮できないという問題がある。
【０００９】
この問題の対策技術として、同一のシリコン基板上に、エミッタをシリコン基板表面側に形成した通常の第２トランジスタとコレクタをシリコン基板表面に形成した逆方向の第１トランジスタのコレクタとがシリコン基板によりカスコード接続された構造の半導体装置が提案されている（例えば、特許文献１参照。）。
【００１０】
しかしながら、この提案の半導体装置では、インピーダンス低減は可能なものの、例えば、個別のトランジスタが有する直流電流増幅率（ｈＦＥ）特性を第２トランジスタに持たせようとして、キャリア濃度、層構造等を最適化すると、逆方向の第１トランジスタｈＦＥが低下する。逆に、第１トランジスタを最適化すると、第２トランジスタのｈＦＥ特性が不十分となる。すなわち、両トランジスタ特性を個別のトランジスタの場合と同様に満足させることができず、十分な周波数出力を得られないという問題がある。
【特許文献１】特開２００３−１６３２１７号公報（第３、４頁、図１）
【非特許文献１】株式会社東芝、セミコンダクター社、製品情報“高周波バイポーラ小信号トランジスタ”、［ｏｎｌｉｎｅ］、２００２年３月１８日［２００４年８月１１日検索］、インターネット＜ＵＲＬ：http://www.semicon.toshiba.co.jp/td/ja/Transistor/HighFreq_Transistor/20020319_MT6L58AS_datasheet.pdf＞
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、インピーダンス低減を図り、２個の個別のトランジスタが高い特性を発揮できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様の半導体装置は、表面にエミッタ電極およびベース電極を有し、裏面にコレクタ電極を有する第１および第２バイポーラ・トランジスタと、前記第１バイポーラ・トランジスタの前記コレクタ電極が固着された第１ベッドと、前記第１ベッドに近接して並置され、第２バイポーラ・トランジスタの前記コレクタ電極が固着され、且つ前記第１バイポーラ・トランジスタの前記エミッタ電極が電気的接続された第２ベッドと、前記第１ベッドに一端が連結された第１リードと、前記第２ベッドに一端が連結された第２リードと、前記第１ベッドに一端が近接配置され、且つ前記第１バイポーラ・トランジスタの前記ベース電極が電気的接続された第３リードと、前記第２ベッドに一端が近接配置され、且つ前記第２バイポーラ・トランジスタの前記エミッタ電極が電気的接続された第４リードと、前記第２ベッドに一端が近接配置され、且つ前記第２バイポーラ・トランジスタの前記ベース電極が電気的接続された第５リードと、前記第１および第２トランジスタ、前記第１および前記第２ベッド、前記各リードの他端を残して前記一端部を封止する外囲器と、を備えたことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、インピーダンス低減を図り、２個の個別のトランジスタが高い特性を発揮できる半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１５】
本発明の実施例１に係る半導体装置である表面実装型モールドパッケージ半導体装置について、図１および図２を参照しながら説明する。図１は表面実装型モールドパッケージ半導体装置を模式的に示すもので、図１（ａ）は表面の封止樹脂を除去した状態の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面で、封止樹脂を有する状態の断面図である。図２は本実施例の表面実装型モールドパッケージ半導体装置を適用した発振回路を模式的に示す回路図である。
【００１６】
図１に示すように、表面実装型モールドパッケージ半導体装置１では、第１トランジスタ１１は、シリコン基板表面にエミッタ電極Ｅ１およびベース電極Ｂ１を有し、且つ表面と反対の裏面にコレクタ電極Ｃ１を有する。また、第２トランジスタ１２も同様に、シリコン基板表面にエミッタ電極Ｅ２およびベース電極Ｂ２を有し、且つ裏面にコレクタ電極Ｃ２を有する。
【００１７】
そして、第１トランジスタ１１のコレクタ電極Ｃ１が第１ベッド２１に固着され、第２トランジスタ１２のコレクタ電極Ｃ２が第２ベッド２２に固着されている。
【００１８】
前記第１ベッド２１および第２ベッド２２は、いずれも矩形状に形成され、互いに近接して水平方向に並置されている。
【００１９】
また、第２ベッド２２は、水平方向の幅が第１ベッド２１の同方向の幅より大きく形成されており、第２トランジスタ１２が固着される固着領域２２ａと第１トランジスタのエミッタ電極Ｅ１がボンディングされる接続領域２２ｂとを有する。すなわち、本実施例では、従来の第１エミッタ・リード１２５の先端部と第２ベッド１２２とを互いに水平方向に拡張して一体化するとともに、更に第１エミッタ・リード１２５の先端部を第２ベッド１２２の垂直方向の幅と同じ幅に拡張したものである。
【００２０】
この第１ベッド２１の一辺には、第１方向である垂直方向に延在する、第１リードである第１コレクタ・リード２３の一端が連結されている。
【００２１】
また、第２ベッド２２の一辺には、第１コレクタ・リード２３と同方向に延在する、第２リードである第２コレクタ・リード２４と第６リードである第３コレクタ・リード（第１トランジスタ１１のエミッタ・リード）２５の一端が連結されている。この第２コレクタ・リード２４は、第２ベッド２２の固着領域２２ａに連結され、第３コレクタ・リード２５は、接続領域２２ｂに連結されている。
【００２２】
一方、第１ベッド２１の一辺と反対の他辺側には、その一端が第１ベッド２１に近接配置されて第１コレクタ・リード２３と反対方向に延在する、第３リードである第１ベース・リード２６が設けられている。
【００２３】
また、前記第２ベッド２２の一辺と反対の他辺側には、その一端が第２ベッド２２に近接配置されて第１ベース・リード２６と同方向に延在する、第４リードである第２エミッタ・リード２７が設けられている。更に、第２ベッド２２にその一端が近接配置されて第１ベース・リード２６と同方向に延在する、第５リードである第２ベース・リード２８が設けられている。
【００２４】
第１コレクタ・リード２３と第１ベース・リード２６、第３コレクタ・リード２５と第２エミッタ・リード２７、および第２コレクタ・リード２４と第２ベース・リード２８とは、いずれも線対称に配置されている。
【００２５】
第１および第２ベッド２１、２２、並びに各リード２３〜２８は、Ｃｕを主成分とする材料であることが好ましいが、ＦｅＮｉ系の材料であっても差し支えない。
【００２６】
そして、第１トランジスタ１１のベース電極Ｂ１が第１ベース・リード２６にワイヤ３０でボンティングされ、エミッタ電極Ｅ１が第２ベッド２２の接続領域２２ｂにワイヤ３０でボンディングされている。すなわち、第１トランジスタ１１のエミッタ電極Ｅ１と第２トランジスタ１２の第２コレクタ・リード２４および第３コレクタ・リード２５とが、ワイヤ３０および第２ベッド２２により互いに接続されて第１トランジスタ１１と第２トランジスタ１２とがカスコード接続される。この第１トランジスタ１１のエミッタ電極Ｅ１と第２ベッド２２との接続は、ワイヤ３０長が最短となるように、第２ベッド２２の接続領域２２ｂの第１トランジスタ１１に近い位置にて行うことが好ましい。
【００２７】
第２トランジスタ１２のベース電極Ｂ２が第２ベース・リード２８にワイヤ３０でボンディングされ、エミッタ電極Ｅ２が第１エミッタ・リード２７にワイヤ３０でボンディングされている。
【００２８】
ワイヤ３０は、直径２０〜２５μｍのＡｕ線を使用しているが、トランジスタのエミッタ電極Ｅ１、Ｅ２およびベース電極Ｂ１、Ｂ２の電極材料によってはＡｌ線等を使用することが可能である。
【００２９】
第１ベッド２１および第２ベッド２２、第１トランジスタ１１および第２トランジスタ１２、各リード２３〜２８の後端部(他端部)を残して先端部（一端部）、およびワイヤ３０が外囲器である封止樹脂４０で覆われている。
【００３０】
次に、上記構造の表面実装型モールドパッケージ半導体装置１を適用した発振回路について、図２を参照して説明する。
【００３１】
図２に示すように、この発振回路６では、図１に示す本実施例の表面実装型モールドパッケージ半導体装置１の第１トランジスタ１１のエミッタ電極Ｅ１と第２トランジスタ１１２の第２コレクタ・リード２４および第３エミッタ・リード２５とが、半導体装置１内部で、互いにワイヤ３０および第２ベッド２２からなる内部配線により接続されて第１トランジスタ１１と第２トランジスタ１２とがカスコード接続されているので、この第２コレクタ・リード２４（第３コレクタ・リード２５）と接地電位５２との間にコンデンサ５３が接続される。
【００３２】
更に、第１トランジスタ１１の第１コレクタ・リード２３が負荷抵抗５４を介してＶｃｃ電位５１に接続され、第２トランジスタ１２の第２エミッタ・リード２７が抵抗５５を介して接地電位５２に接続される。
【００３３】
また、Ｖｃｃ電位５１と接地電位５２との間に、３個のバイアス抵抗５６、５７、５８が直列接続され、バイアス抵抗５６、５７の接続ノードに第１トランジスタ１１の第１ベース・リード２６が接続され、バイアス抵抗５７、５８の接続ノードに第２トランジスタ１２の第２ベース・リード２８が接続される。
【００３４】
更に、第２トランジスタ１２の第２ベース・リード２８と接地電位５２との間にはＬＣ発振部７０が接続される。
【００３５】
この発振回路６においては、第１トランジスタ１１のエミッタ電極Ｅ１と第２トランジスタ１２の第２コレクタ・リード２４または第３コレクタ・リード２５とが、半導体装置１内で、互いにワイヤ３０および第２ベッド２２からなる内部配線により接続されて第１トランジスタ１１と第２トランジスタ１２とがカスコード接続されている。すなわち、第１トランジスタ１１のエミッタ電極Ｅ１と第２トランジスタ１２のコレクタ電極Ｃ２とは、図４および図５に示す従来の第１エミッタ・リード１２５、外部配線１６０、および第２コレクタ・リード１２４からなる配線が省略され、ワイヤ３０および第２ベッド２２のみで接続されている。
【００３６】
従って、本実施例の表面実装型モールドパッケージ半導体装置では、従来の表面実装型モールドパッケージ半導体装置の場合に比べてインダクタンス成分によるインピーダンスが抑制され、個別トランジスタ１１、１２が本来持っている高周波特性を発揮することが可能となる。
【００３７】
また、従来の表面実装型モールドパッケージ半導体装置の場合には、カスコード接続において第１トランジスタのエミッタと第２トランジスタのコレクタ間に発生する交流電圧により、第２トランジスタのベースとコレクタ間に発生する内部寄生容量が大きな容量（ミラー容量）として見える現象が起こる。これに対して、本実施例では、ミラー容量を低減することが可能となり、発振回路においてはプッシング（Ｖｃｃ電位が変動すると発振周波数も変動すること）特性を向上させることを可能とする。
【００３８】
また、本実施例では、個別の第１および第２トランジスタ１１、１２を個別のトランジスタで構成しているので、両トランジスタの直流電流増幅率を最適化でき、十分な周波数出力を得ることが可能である。
【００３９】
また、本実施例の表面実装型モールドパッケージ半導体装置１では、従来の半導体装置１０１における第１トランジスタ１１１の第１エミッタ・リード１２５の先端部分と第２トランジスタ１１２のコレクタ電極Ｃ２が固着される第２ベッド１２２とを一体化することにより、第２ベッド２２を広面積にすることができ、例えば、大電流容量を有する大チップ面積のトランジスタを搭載することが可能になり、半導体装置１のバリエーションの拡大が可能となる。
【００４０】
また、第２ベッド２２に２個のコレクタ・リード２４、２５を設け、配線基板への実装において、２個のコレクタ・リード２４、２５を選択的に使用できるようにしているので、配線基板の配線設計の自由度が増すことになる。
【実施例２】
【００４１】
本発明の実施例２に係る半導体装置である表面実装型モールドパッケージ半導体装置について、図３を参照しながら説明する。図３は表面実装型モールドパッケージ半導体装置を模式的に示すもので、表面の封止樹脂を除去した状態の平面図である。本実施例は、上記実施例１の第３コレクタ・リード２５を削除したものである。以下、上記実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００４２】
図３に示すように、第２トランジスタ１２が固着される第２ベッド２２は、水平方向の幅が第１ベッド２１の同方向の幅より大きく形成されており、第２トランジスタ１２が固着される固着領域２２ａと第１トランジスタ１１のエミッタ電極Ｅ１がボンディングされる接続領域２２ｂとを有する。
【００４３】
そして、第２ベッド２２の固着領域２２ａに第２トランジスタ１２のコレクタ電極Ｃ２が固着され、接続領域２２ｂに第１トランジスタ１１のエミッタ電極Ｅ１がワイヤ３０でボンディング接続され、第１トランジスタ１１と第２トランジスタ１２とは半導体装置２内部でカスコード接続される。また、第２ベッド２２の固着領域２２ａには第２コレクタ・リード２４が連結されるが、接続領域２２ｂには第３コレクタ・リード２５（図１参照）は連結されず、封止樹脂４０の一方の側面から第１および第２コレクタ・リード２３、２４の２本、反対側の他方の側面から第１および第２ベース・リード２６、２８と第１エミッタ・リード２７の３本が導出され、合計５個のリード２３、２４、２６、２７、２８が導出される。
【００４４】
この表面実装型モールドパッケージ半導体装置２を適用した発振回路は、図２に示すように、上記実施例１の表面実装型モールドパッケージ半導体装置１による場合と同様であるので、説明は省略する。
【００４５】
上記実施例の表面実装型モールドパッケージ半導体装置２では、上記実施例１と同様に、外部配線を介してのインピーダンスが抑制され、プッシング特性が向上し、個別トランジスタ１１、１２が本来持っている高周波特性を発揮し、高周波における十分な周波数出力を得られ、第２ベッド２２を広く利用できる等の効果の他に、上記実施例１の表面実装型モールドパッケージ半導体装置に比べてリードが１本、少なく、リードを接続するための配線基板の接続パッド（図示略）を省略でき、このスペースを他の電子部品の実装スペース等に割り当てることが可能であり、また配線基板の面積削減が可能となる。
【００４６】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００４７】
例えば、トランジスタの電極とリード、あるいはベッドとを１本のワイヤで接続している例を示したが、必要に応じて複数本のワイヤで接続しても差し支えない。同様に、ワイヤの太さも、任意太さを選択することは差し支えない。
【００４８】
また、第１および第２トランジスタは、同じ特性を有する必要はなく、異なる特性を有してもよい。
【００４９】
また、第１ベッドと第２ベッドとの近接配置関係を維持して上で、必要に応じてトランジスタの向き、ベッドの向き、リードの配置、リードの向き等を変更し、ワイヤ長を短くするようにしてもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施例１に係る半導体装置の構造を模式的に示すもので、図１（ａ）は表面の封止樹脂を除去した状態の平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿った断面に封止樹脂、ワイヤ等を追加した図。
【図２】本発明の実施例１に係る半導体装置を適用した発振回路を模式的に示す回路図。
【図３】本発明の実施例２に係る半導体装置の構造を模式的に示すもので、表面の封止樹脂を除去した状態の平面図。
【図４】従来の半導体装置の構造を模式的に示す、表面の封止樹脂を除去した状態の平面図。
【図５】従来の半導体装置を適用した発振回路を模式的に示す回路図。
【符号の説明】
【００５１】
１、２、１０１  半導体装置
６、１０６  発振回路
１１、１１１、  第１トランジスタ
１２、１１２  第２トランジスタ
２１、１２１  第１ベッド
２２、１２２  第２ベッド
２２ａ  固着領域
２２ｂ  接続領域
２３、１２３  第１コレクタ・リード（第１リード）
２４、１２４  第２コレクタ・リード（第２リード）
２５  第３コレクタ・リード（第６リード）
２６、１２６  第１ベース・リード（第３リード）
２７、１２７  第２エミッタ・リード（第４リード）
２８，１２８  第２ベース・リード（第５リード）
３０、１３０  ワイヤ
４０、１４０  封止樹脂（外囲器）
５１、１５１  Ｖｃｃ電位
５２、１５２  接地電位
５３、１５３  コンデンサ
５４、１５４  負荷抵抗
５５、１５５  抵抗
５６、６７、５８、１５６、１５７、１５８  バイアス抵抗
７０、１７０  ＬＣ発振部
１２５  第１エミッタ・リード
１６０  外部配線
Ｂ１、Ｂ２  ベース電極
Ｃ１、Ｃ２  コレクタ電極
Ｅ１、Ｅ２  エミッタ電極
【図１】
2006114674.tif 000003
【図２】
2006114674.tif 000004
【図３】
2006114674.tif 000005
【図４】
2006114674.tif 000006
【図５】
2006114674.tif 000007