(57)【要約】【課題】  導電性突起を用いて層間接続を行う回路基板において、微細回路パターンの形成、さらには厚膜回路パターンおよび微細回路パターンの両者を同一基板上に形成することができる回路基板の製造方法を提供すること。【解決手段】  第1の導電性金属層１を有するコア基板５を用意する。第２の導電性金属層の一方の面にバリアメタル層２が設けられ、かつこのバリアメタル層の露出面に導電性突起３が設けられた回路素板４を用意する。コア基板の少なくとも一方の面に、絶縁樹脂層６を介して回路素板を導電性突起が第1の導電性金属層に当接するように積層し、第２の導電性金属層を除去してバリアメタル層を露出させ、バリアメタル層の露出面にメッキレジスト７を塗布し、バリアメタル層を給電層として電解メッキによりバリアメタル層上に回路を形成し、メッキレジストを除去し、バリアメタル層を除去して回路基板を形成する。コア基板は、他の導電性金属に替えてもよい。【選択図】  図１
2006005085.tif 000002
【特許請求の範囲】
【請求項１】
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、
第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を用意し、
前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、
前記第２の導電性金属層を除去してバリアメタル層を露出させ、
前記バリアメタル層の露出面にメッキレジストを塗布し、
前記バリアメタル層を給電層として電解メッキにより前記バリアメタル層上に回路を形成し、
前記メッキレジストを除去し、
前記バリアメタル層を除去して
回路基板を形成する回路基板の製造方法。
【請求項２】
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、
第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を用意し、
前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、
前記第２の導電性金属層を除去してバリアメタル層を露出させ、
前記第１の導電性金属層にエッチングにより回路を形成し、
前記バリアメタル層の露出面に回路形成用の、また前記第1の金属層に保護用のメッキレジストをそれぞれ塗布し、
前記バリアメタル層を給電層として電解メッキにより前記バリアメタル層上に回路を形成し、
前記メッキレジストを除去し、
前記バリアメタル層を除去して
回路基板を形成する回路基板の製造方法。
【請求項３】
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、
第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を用意し、
前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、
前記第２の導電性金属層をエッチングして厚膜回路を形成し、
前記厚膜回路を保護し、かつ前記バリアメタル層上に回路を形成するためのメッキレジストを塗布し、
前記バリアメタル層を給電層として電解メッキにより微細回路を形成し、
前記メッキレジストを除去し、
前記バリアメタル層を除去して
回路基板を形成する回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２層以上の導電層を有する回路基板の製造方法に係り、とくに導電性突起を用いて層間接続を行うものに関する。
【背景技術】
【０００２】
従来、２層以上の導電層を有する、両面型および多層型の回路基板における層間接続は、スルーホールを用いて行っている。近時、それに替わり、導電性金属層の一面に導電性突起が形成された回路素板を用いるものが提供されている(特許文献１ないし３参照)。これは、コア基板の少なくとも一面に、絶縁樹脂層を介して導電性突起が当接するように回路素板を積層し、コア基板と導電性金属層との接続を行うものである。
【０００３】
図１１(A)，(B)および図１２(C)，(D)は、従来の導電性突起が形成された回路素板を用いた多層回路基板の製造方法を示したものである。これは、まず図１１(A)に示すように、第１の導電性金属層１における一方の面に、導電性突起３を設けて回路素板１１を形成する。次いで、図１１(B)に示すように、コア基板５の上下に絶縁樹脂層６を配し、さらにその上下に回路素板１１を配し、コア基板５に上下から積層する。
【０００４】
これにより、図１２(C)に示すように、コア基板５に導電性突起３が接続されて第１の導電性金属層とコア基板５とが接続された状態となる。次いで、図１２(D)に示すように、第１の導電性金属層１に回路パターンを形成することにより、多層型回路基板が形成される。
【特許文献１】特許第３２５１７１１号公報
【特許文献２】特許第３４７４８９７号公報
【特許文献３】特開２００１−１１１１８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように多層化による高密度化はできるが、回路形成をフォトファブリケーションによる限り、微細化には限界がある。フォトファブリケーション法などのサブトラクト法で回路形成を行う場合、例えば５０μm以下のピッチの微細回路パターンを形成するには、銅箔の厚さを１０μm以下とする必要がある。これに対し、導電性突起を保持させるためには、銅箔の厚みを１２μm以上とする必要がある。一方、回路パターンとしては、電源回路用に電気容量の大きな厚膜回路パターンも必要な場合が多い。
【０００６】
このため、従来、５０μm以下の微細回路パターンおよび厚膜回路パターンがともに必要な場合、導電性金属層の厚さをある程度までしか薄くすることができず、その結果微細化が困難である。
【０００７】
本発明は上述の点を考慮してなされたもので、次の目的を有する。
【０００８】
第１に、導電性突起を用いて層間接続を行う回路基板において、所望の微細回路パターンを形成することができる回路基板の製造方法を提供することを目的とする。
【０００９】
第２に、導電性突起を用いて層間接続を行う回路基板において、厚膜回路パターンおよび微細回路パターンの両者を同一基板上に形成することができる回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的達成のため，本発明では、請求項１ないし３記載の製造方法を提供するものである。
【００１１】
請求項１記載の製造方法は、
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を形成し、前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、前記第２の導電性金属層を除去してバリアメタル層を露出させ、前記バリアメタル層の露出面にメッキレジストを塗布し、前記バリアメタル層を給電層として電解メッキにより前記バリアメタル層上に回路を形成し、前記メッキレジストを除去し、前記バリアメタル層を除去することを特徴とする。
【００１２】
請求項２記載の製造方法は、
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を形成し、前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、前記第２の導電性金属層を除去してバリアメタル層を露出させ、前記第１の金属層にエッチングにより回路を形成し、前記バリアメタル層の露出面に回路形成用の、また前記第1の導電性金属層に保護用のメッキレジストをそれぞれ塗布し、前記バリアメタル層を給電層として電解メッキにより前記バリアメタル層上に回路を形成し、前記メッキレジストを除去し、前記バリアメタル層を除去することを特徴とする。
【００１３】
そして、請求項３記載の製造方法は、
第1の導電性金属層として構成された、または前記第1の導電性金属層を有するコア基板を用意し、第２の導電性金属層を有し、この第２の導電性金属層の一方の面にバリアメタル層が設けられ、かつこのバリアメタル層の露出面に導電性突起が設けられた回路素板を形成し、前記コア基板の少なくとも一方の面に、絶縁樹脂層を介して前記回路素板を前記導電性突起が前記第1の導電性金属層に当接するように積層し、前記第２の導電性金属層をエッチングして厚膜回路を形成し、前記厚膜回路を保護し、かつ前記バリアメタル層上に回路を形成するためのメッキレジストを塗布し、前記バリアメタル層を給電層として電解メッキにより微細回路を形成し、前記メッキレジストを除去し、前記バリアメタル層を除去することを特徴とする。
【発明の効果】
【００１４】
本発明は上述のように、第１の導電性金属板またはそれを有するコア基板に、導電性突起付きバリアメタル層が第２の導電性金属層上に設けられた回路素板を絶縁樹脂層を介し積層して導電接続し、バリアメタル層を給電層として所望厚の回路パターンを形成するようにしたため、多層回路基板または両面回路基板に厚膜回路パターンがある場合でも所望の微細回路パターンを形成することができる。
【００１５】
また、回路素板を第２の導電性金属層としての厚膜導電層とバリアメタル層とにより構成されたものとし、厚膜導電層により厚膜回路パターンを形成し、かつバリアメタル層を給電層として所望厚の回路パターンを形成するようにしたため、厚膜回路パターンと所望の微細回路パターンとを同一基板に形成することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図１ないし図１０を参照して本発明の実施例を説明する。
【実施例１】
【００１７】
図１ないし図３は、本発明の実施例１を示す工程図である。この実施例１は、ピッチが５０μm以下の微細回路パターンを持つ多層回路基板の製造工程を示している。
【００１８】
まず、第１の導電性金属層を有するコア基板５を用意する。併せて、図1(A)に示すような回路素板４を用意する。この回路素板４は、銅箔からなる第２の導電性金属層１の一方の面に、ニッケル製のバリアメタル層２が形成され、バリアメタル層２の露出面に導電性突起３が形成されている。
【００１９】
次に、図1(B)に示すように、別途用意されたコア基板５の各面に、絶縁樹脂層６を介して回路素板４を積層する。積層後の状態を、図１(C)に示す。
【００２０】
続いて、図２(D)に示すように、バリアメタル層２を溶かさないエッチング液を用いて第２の導電性金属層１を除去する。バリアメタル層２がニッケルであれば、アルカリエッチング液を用いる。
【００２１】
この後、図２(E)に示すように、露出したバリアメタル層２の表面に、形成する微細回路パターンと逆パターン(微細回路パターンの部分が無く、微細回路パターンのない部分が有るパターン)となるメッキレジスト７を形成する。次に、図２(F)に示すように、バリアメタル層２を給電層として電解銅メッキにより微細回路パターン８を析出、形成させる。
【００２２】
続いてメッキレジスト７を剥離して、図３(G)に示す状態つまりバリアメタル層２の露出面に微細回路パターン８が残った状態とする。
【００２３】
そして、図３(H)に示すように、微細回路パターン８に影響しないエッチング液を用いてバリアメタル層２を除去し、バリアメタル層２による微細回路パターンの接続を除く。バリアメタル層２はニッケル製であるから、ニッケルは除去するが銅に影響しないエッチング液を用いる。
【実施例２】
【００２４】
図４および図５は、本発明の実施例２の製造工程を示している。この実施例２は、ピッチ５０μm以下の微細回路パターンを一方の面に持ち、他方の面は微細でないパターンを持つ両面型回路基板の場合を示している。
【００２５】
まず、図４(A)に示すような回路素板４を用意する。この回路素板４は、銅箔からなる第２の導電性金属層１の一方の面に、ニッケル製のバリアメタル層２が形成され、バリアメタル層２の露出面に導電性突起３が形成されている。
【００２６】
次に、図４(B)に示すように、別途用意された銅箔からなる第１の導電性金属層９の一面に、絶縁樹脂層６を介して回路素板４を積層する。積層後の状態を、図４(C)に示す。続いて、図４(D)に示すように、バリアメタル層２を溶かさないエッチング液を用いて第２の導電性金属層１を除去する。バリアメタル層２がニッケルであれば、アルカリエッチング液を用いる。
【００２７】
このとき、第１の導電性金属層９もエッチングによりパターン形成が行われ、電気容量の大きな厚膜回路パターン１０が形成される。
【００２８】
この後、図５(E)に示すように、露出したバリアメタル層２の表面に、形成する微細回路パターンと逆パターン(微細回路パターンの部分が無く、微細回路パターンのない部分が有るパターン)となるメッキレジスト７を形成する。併せて、厚膜回路パターン１０にメッキレジスト７を塗布して、後工程でのエッチングから保護する。
【００２９】
次に、図５(F)に示すように、バリアメタル層２を給電層として電解銅メッキにより微細回路パターン８を析出、形成させる。続いて、微細回路パターン８および厚膜回路パターン１０のメッキレジスト７を剥離して、図５(G)に示す状態、つまりバリアメタル層２の露出面に微細回路パターン８が、また反対面に厚膜回路パターン１０が残った状態とする。
【００３０】
そして、図５(H)に示すように、微細回路パターン８に影響しないエッチング液を用いてバリアメタル層２を除去し、バリアメタル層２による微細回路パターンの接続を除く。バリアメタル層２はニッケル製であるから、ニッケルは除去するが銅に影響しないエッチング液を用いる。
【実施例３】
【００３１】
図６ないし図８は、本発明の実施例３を示す工程図である。この実施例３は、ピッチが５０μm以下の微細回路パターンおよび厚膜回路パターンを同一面に持つ多層回路基板の製造工程を示している。
【００３２】
まず、第１の導電性金属層を有するコア基板を用意する。併せて、図６(A)に示すような回路素板４を用意する。この回路素板４は、銅箔からなる第２の導電性金属層１における一方の面に、ニッケル製のバリアメタル層２が形成され、バリアメタル層２の露出面に導電性突起３が形成されている。次に、図６(B)に示すように、別途用意されたコア基板５の各面に、絶縁樹脂層６を介して回路素板４を積層する。積層後の状態を、図６(C)に示す。
【００３３】
続いて、図７(D)に示すように、バリアメタル層２を溶かさないエッチング液を用いて第２の導電性金属層１に厚膜回路パターンをエッチングにより形成する。バリアメタル層２がニッケルであれば、アルカリエッチング液を用いる。これにより、部分的に厚膜パターンが形成された状態となる。
【００３４】
この後、図７(E)に示すように、露出したバリアメタル層２の表面に、形成する微細回路パターンと逆パターン(微細回路パターンの部分が無く、微細回路パターンのない部分が有るパターン)となるメッキレジスト７を形成する。併せて、厚膜回路パターン１０にメッキレジスト７を塗布して、後工程でのエッチングから保護する。
【００３５】
次に、図７(F)に示すように、バリアメタル層２を給電層として電解銅メッキにより微細回路パターン８を析出、形成させる。
【００３６】
続いてメッキレジスト７を剥離して、図８(G)に示す状態、つまりバリアメタル層２の露出面に微細回路パターン８と厚膜回路パターン１０とが残った状態とする。
【００３７】
そして、図８(H)に示すように、微細回路パターン８に影響しないエッチング液を用いてバリアメタル層２を除去し、バリアメタル層２による微細回路パターンの接続を除く。バリアメタル層２はニッケル製であるから、ニッケルは除去するが銅に影響しないエッチング液を用いる。
【実施例４】
【００３８】
図９および図１０は、本発明の実施例４の製造工程を示している。この実施例４は、ピッチ５０μm以下の微細回路パターンおよび微細でないパターンを一方の面に持ち、他方の面は微細でないパターンを持つ両面型回路基板の場合を示している。
【００３９】
図９(A)に示すような回路素板４を用意する。この回路素板４は、第２の導電性金属層１の一方の面に、ニッケル製のバリアメタル層２が形成され、バリアメタル層２の露出面に導電性突起３が形成されている。
【００４０】
次に、図９(B)に示すように、別途用意された第１の導電性金属層９の一面に、絶縁樹脂層６を介して回路素板４を積層する。積層後の状態を、図９(C)に示す。
【００４１】
続いて、図９(D)に示すように、バリアメタル層２を溶かさないエッチング液を用いて第２の導電性金属層１に厚膜回路パターンをエッチングにより形成する。バリアメタル層２がニッケルであれば、アルカリエッチング液を用いる。
【００４２】
このとき、第１の導電性金属層９もエッチングによりパターン形成が行われ、電気容量の大きな厚膜回路パターン１０が形成される。これにより、図示上面は部分的に、図示下面は全面的に厚膜パターンが形成された状態となる。
【００４３】
この後、図１０(E)に示すように、露出したバリアメタル層２の表面に、形成する微細回路パターンと逆パターン(微細回路パターンの部分が無く、微細回路パターンのない部分が有るパターン)となるメッキレジスト７を形成する。併せて、厚膜回路パターン１０にメッキレジスト７を塗布して、後工程でのエッチングから保護する。
【００４４】
次に、図１０(F)に示すように、バリアメタル層２を給電層として電解銅メッキにより微細回路パターン８を析出、形成させる。続いて、微細回路パターン８および厚膜回路パターン１０のメッキレジスト７を剥離して、図１０(G)に示す状態、つまりバリアメタル層２の露出面に微細回路パターン８が、また反対面に厚膜回路パターン１０が残った状態とする。
【００４５】
そして、図１０(H)に示すように、微細回路パターン８に影響しないエッチング液を用いてバリアメタル層２を除去し、バリアメタル層２による微細回路パターンの接続を除く。バリアメタル層２はニッケル製であるから、ニッケルは除去するが銅に影響しないエッチング液を用いる。
【図面の簡単な説明】
【００４６】
【図１】図１(A)ないし(C)は、本発明の実施例１の製造工程を示す工程図。
【図２】図２(D)ないし(F)は、同じく実施例１の製造工程を示す工程図。
【図３】図３(G)および(H)は、同じく実施例１の製造工程を示す工程図。
【図４】図４(A)ないし(D)は、本発明の実施例２の製造工程を示す工程図。
【図５】図５(E)ないし(H)は、同じく実施例２の製造工程を示す工程図。
【図６】図６(A)ないし(C)は、本発明の実施例３の製造工程を示す工程図。
【図７】図７(D)ないし(F)は、同じく実施例３の製造工程を示す工程図。
【図８】図８(G)および(H)は、同じく実施例３の製造工程を示す工程図。
【図９】図９(A)ないし(D)は、本発明の実施例４の製造工程を示す工程図。
【図１０】図１０(E)ないし(H)は、同じく実施例４の製造工程を示す工程図。
【図１１】図１１(A)および(B)は、従来の多層回路基板の製造工程を示す工程図。
【図１２】図１２(C)および(D)は、同じく従来の製造工程を示す工程図。
【符号の説明】
【００４７】
１  第１の導電性金属層、２  バリアメタル層、３  導電性突起、
４  回路素板、５  コア基板、６  絶縁樹脂層、７  メッキレジスト、
８  微細回路パターン、９  第２の導電性金属層、１０  厚膜回路パターン。
【図１】
2006005085.tif 000003
【図２】
2006005085.tif 000004
【図３】
2006005085.tif 000005
【図４】
2006005085.tif 000006
【図５】
2006005085.tif 000007
【図６】
2006005085.tif 000008
【図７】
2006005085.tif 000009
【図８】
2006005085.tif 000010
【図９】
2006005085.tif 000011
【図１０】
2006005085.tif 000012
【図１１】
2006005085.tif 000013
【図１２】
2006005085.tif 000014