(57)【要約】      （修正有）【課題】  サブマウント上に取り付けられた発光デバイスを提供する。【解決手段】  デバイスは、そのデバイスの同じ側にある接点を持った半導体発光デバイスを含み、フリップチップ構造で接点に電気的に接続している伝導性ビアを持つ透明サブマウント上に取り付けられる。半導体発光デバイスの製造方法は成長基板上にある第一伝導型の第一域と第二伝導型の第二域間にある発光活性域を形成することを含む。接点域は第二域、活性域と部分的に第一域を通りエッチングされる。接点は第一域、すなわち、エッチングされた接点域、と第二域上に形成される。伝導ビアを持った透明サブマウントが準備され、成長基板が除去される前にアセンブリ−に結合される。サブマウントとアセンブリ−はその後一緒にさいの目状に切られ、ほぼ同じフットプリントを持つサブマウントとアセンブリ−が得られる。【選択図】図１Ａ
2006005369.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型層と、
ｐ型層と、
前記ｎ型層と前記ｐ型層との間に配置された活性域と、
前記ｎ型層に電気的に接続された接続されたｎ接点と、
前記ｐ型層に電気的に接続された接続されたｐ接点と、
を含み、前記ｎ接点とｐ接点とが同じ側に形成されている、
半導体発光デバイスと、
電気的及び熱的に伝導性の複数のビアが貫通形成された透明サブマウントと、
を備え、
前記半導体発光デバイスの前記ｎ接点が少なくとも一つの前記ビアに、前記ｐ接点が少なくとも一つの他の前記ビアに、電気的、物理的にフリップチップ構造で接続された接続された、
ことを特徴とするデバイス。
【請求項２】
前記半導体発光デバイスはフットプリントを持ち、前記透明サブマウントはほぼ同じフットプリントを持っていることを特徴とする請求項１に記載のデバイス。
【請求項３】
前記半導体発光デバイスは底面を含み、前記透明サブマウントは該半導体発光デバイスの底面に接続された上面を含んでおり、該透明サブマウントの上面と該半導体発光デバイスの底面は同じ寸法を有することを特徴とする請求項１に記載のデバイス。
【請求項４】
前記透明サブマウントは、ガラス、ＧａＡｓ及びシリコンを含む群から選択されることを特徴とする請求項１に記載のデバイス。
【請求項５】
前記複数のビアは、高度にド−プされた半導体物質、金属及び合金を含む群から選択されることを特徴とする請求項１に記載のデバイス。
【請求項６】
前記高度にド−プされた物質がシリコンであることを特徴とする請求項５に記載のデバイス。
【請求項７】
前記透明サブマウントは、前記半導体発光デバイスが接続された上面及び底面を含み、該透明サブマウントは、該透明サブマウントの底面上の第一の伝導型の領域と第二の伝導型の領域を含み、該第一の伝導型の領域は前記ｎ接点に接続された少なくとも一つの前記ビアに電気的に接続され、該第二の伝導型の領域は前記ｐ接点に接続された少なくとも一つの前記ビアに電気的に接続されていることを特徴とする請求項１に記載のデバイス。
【請求項８】
前記半導体発光デバイスがＩＩＩ族リン化物とＩＩＩ族窒化物デバイスの一つであることを特徴とする請求項１に記載のデバイス。
【請求項９】
前記半導体デバイスがＡｌＩｎＧａＰとＩｎＧａＮデバイスの一つであることを特徴とする請求項８に記載のデバイス。
【請求項１０】
第一の伝導型の領域と第二の伝導型の領域の間に発光域を含み、第一の面を有する半導体発光デバイスと、
貫通して延びる複数のビアを含む透明サブマウントと、
を含み、
前記ビアは電気的及び熱的に伝導性で、該透明サブマウントは、上面が前記半導体発光デバイスの前記第一の面に結合され、少なくとも一つのビアが前記第一の伝導型の領域に電気的に接続され、少なくとも一つの他のビアが前記第二の伝導型の領域に電気的に接続され、前記透明サブマウントの上面と前記半導体発光デバイスの第一面とは同じ寸法である、
ことを特徴とするデバイス。
【請求項１１】
前記半導体発光デバイスが、さらに、少なくとも一つの前記ビアと前記第一の伝導型の領域との間に配置された第一接点と、少なくとも一つの他の前記ビアと前記半導体発光デバイスを製造するため第二の伝導型の領域との間に配置された第二接点とを含むことを特徴とする請求項１０に記載のデバイス。
【請求項１２】
前記第一接点と前記第二接点とが前記半導体発光デバイスの同じ側に形成されていることを特徴とする請求項１１に記載のデバイス。
【請求項１３】
前記透明サブマウントが、ガラス、ＧａＡｓ及びシリコンを含む群から選択された物質により形成されたことを特徴とする請求項１０に記載のデバイス。
【請求項１４】
前記複数のビアが、高度にド−プされたシリコン、金属及び金属合金を含む群から選択された物質により形成されたことを特徴とする請求項１０に記載のデバイス。
【請求項１５】
第一の伝導型の領域と第二の伝導型の領域との間に発光域が配置されたアセンブリ−を製造し、
前記第一の伝導型の領域に電気的に接続された第一接点を生成し、
第二の伝導型の領域に電気的に接続された第二接点を生成し、
電気的及び熱的に伝導性の複数の伝導ビアを持つ透明サブマウントを生成し、
少なくとも一つの伝導ビアが前記第一接点に電気的に接続され、少なくとも一つの伝導ビアが前記第二接点に電気的に接続されるように、前記サブマウウントに前記アセンブリ−を結合する、
ことからなることを特徴とする半導体発光デバイスの製造方法。
【請求項１６】
前記アセンブリ−がさらに成長基板を含んでいる請求項１５に記載の方法であって、
前記透明サブマウウトに結合した後に前記成長基板を除去し、
前記成長基板を除去した後、結合した前記透明サブマウントと前記アセンブリ−をさいの目状に切って半導体発光デバイスを製造する、
ことを特徴とする方法。
【請求項１７】
ウエハ−段階で前記アセンブリ−と前記透明サブマウントとを結合し、一緒にさいの目状に切ることを特徴とする請求項１５に記載の方法。
【請求項１８】
請求項１５に記載の方法であって、前記アセンブリ−を製造することが、
成長基板上に第一接点層を形成し、
第一伝導型の領域である第一被覆層を前記第一接点層上に形成し、
前記第一被覆層を被うように発光域である活性域を形成し、
前記活性域を被うように第二伝導型の領域である第二被覆層を形成し、
第二接点層を前記第二被覆層上に形成し、
前記第二接点層、前記第二被覆層、前記活性域及び前記第一被覆層を通って、前記第一接点が形成されている該接点域をエッチングする、
ことからなる方法。
【請求項１９】
さらに誘電性物質を前記第一接点と一緒に前記接点域に堆積させることを含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記第二接点が前記活性域から射出される光を少なくとも部分的に反射することを特徴とする請求項１８に記載の方法。
【請求項２１】
さらに前記成長基板を除去した後に前記第一接点層を被うように反射防止被覆を堆積させることを特徴とする請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光デバイス、特にサブマウント上に取り付けられた発光デバイスに関する。
【背景技術】
【０００２】
発光ダイオ−ド（LＥＤ）のような半導体発光デバイスは、現在利用できるものの中でも最も効率的な光源である。可視光域で作動可能な高輝度ＬＥＤの製造において現在興味ある物質系は、ＩＩＩ族−Ｖ族半導体、特にＩＩＩ族窒化物材料とも呼ばれる、ガリウム、アルミニュ−ム、インジュ−ム及び窒素の２元、３元、及び４元合金と、ＩＩＩ族リン化物物質とも呼ばれる、ガリウム、アルミニュ−ム、インジュ−ム及びリンの２元、３元、及び４元合金を含む。このようなデバイスは、典型的には、ｐド−プ域とｎド−プ域の間にはさまれた発光域すなわち活性域を持っている。多くの場合、ＩＩＩ族窒化物デバイスは、サファイア、炭化ケイ素又はＩＩＩ族窒化物基板上において、ＩＩＩ族リン化物デバイスは、ヒ素化ガリウム上において、金属有機化学蒸着法（MＯＣＶＤ）、分子ビームエピタキシー（ＭＢE）、或いは他のエピタキシャル技術を用いてエピタキシャル成長させられる。
【０００３】
【特許文献１】Ｊｅｒｏｍｅ  Ｃ．Ｂｈａｔらによる米国特許出願一連番号１０／６３２，７１９、発明の名称「Ｍｏｕｎｔ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ」，２００３年７月３１日出願
【非特許文献１】Ｒ．Ｈｏｒｎｇ，ｅｔ  ａｌ．，”ＡｌＧａＩｎＰ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅｓ  ｗｉｔｈ  ｍｉｒｒｏｒ  ｓｕｂｓｔａｎｃｅｓ  ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｗａｆｅｒ  ｂｏｎｄｉｎｇ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．７５，Ｎｏ．２０，１５  Ｎｏｖｅｍｂｅｒ  １９９９，ｐｐ３０５４−３０５６
【非特許文献２】Ｓｈｏｏｕ−Ｊｉｎｎ  Ｃｈａｎｇ  ｅｔ  ａｌ．，”ＡｌＧａＩｎＰ−Ｓａｐｐｈｉｒｅ  Ｇｌｕｅ  Ｂｏｎｄｅｄ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ”，ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３８，Ｎｏ．１０，Ｏｃｔｏｂｅｒ  ２００２，ｐｐ．１３９０−１３９４．
【非特許文献３】半導体と半金属、６４巻、電子ルミネッセンスＩ、Ａｃａｄｅｍｉｃ  Ｐｒｅｓｓ，サンフランシスコ、２０００、Ｇｅｒｄ  Ｍｕｅｌｌｅｒ，ｅｄ．
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ヒ素化ガリウム（ＧａＡｓ）基板上で成長するＩＩＩ族リン化物デバイスの欠点は、ＧａＡｓのバンドギャップエネルギ−がＩＩＩ族リン化物質のそれより小さいことである。結果として、ＡｌＧａＩｎＰ−ＧａＡｓデバイスの発光効率は著しく低いものとなる。この問題を解決しようとする試みには、エピタキシ−層に支持基板を結合し、ＧａＡｓ基板を除去しようとするものが含まれる。レイを挙げると、Ｒ．Ｈ．Ｈｏｒｎｇ，ｅｔ  ａｌ．，“ＡｌＧａＩｎＰ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅｓ  ｗｉｔｈ  ｍｉｒｒｏｒ  ｓｕｂｓｔａｎｃｅｓ  ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｗａｆｅｒ  ｂｏｎｄｉｎｇ”，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．７５，Ｎｏ．２０，１５  Ｎｏｖｅｍｂｅｒ  １９９９，ｐｐ３０５４−３０５６  と  Ｓｈｏｏｕ−Ｊｉｎｎ  Ｃｈａｎｇ  ｅｔ  ａｌ．，“ＡｌＧａIｎＰ−Ｓａｐｐｈｉｒｅ  Ｇｌｕｅ  Ｂｏｎｄｅｄ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ”，ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．３８，Ｎｏ．１０，Ｏｃｔｏｂｅｒ  ２００２，ｐｐ．１３９０−１３９４．で述べられているように、ミラ−状の、又は透明な支持基板が使用される。しかしながら、そのようなデバイスは、光が取り出されるデバイスの側に接点が形成される。次いで、ワイヤボンドがサブマウントとデバイスの接点とを接続するために使用される。不幸にして、ワイヤボンドを通る熱移動は貧弱で、付加的な熱除去のための構造が通常は求められる。加えて、サブマウントは、ワイヤボンドに接続されるリ−ド線を含んでいる。従って、サブマウントのフットプリントは、発光デバイスより通常はるかに大きい。このようにして、得られたデバイスは、デバイスの発光面積に比較し大きなフットプリントを持つことになる。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、デバイスは、該デバイスの同じ側に接点が形成された半導体発光デバイスを含み、該半導体発光デバイスは、伝導性ビアを持つ透明サブマウント上に取り付けられ、該ビアがフリップチップ構造で該接点に電気的に接続される。半導体発光デバイスの製造方法は、成長基板上の第一伝導型の第一領域と第二伝導型の第二領域との間に発光活性域を形成することを含む。接点域は、第二領域、活性域、及び部分的に第一域を通してエッチングされる。接点は、第一領域上に、すなわちエッチングされた接点域内に形成され、かつ、第二領域上に形成される。伝導ビアを持った透明サブマウントが用意され、成長基板が除去される前にアセンブリ−に結合される。その後で、サブマウントとアセンブリ−とが一緒にさいの目状に切られ、小さなフットプリントを持ったデバイスとなる。
【発明を実施するための最良の形態】
【０００６】
本発明の実施形態によれば、半導体発光デバイスは、伝導ビアを持った透明サブマウント上に組み立てられ、このことは、ワイヤボンドなしで組み立てることが可能になるという利点をもたらす。透明サブマウント内に伝導ビアが存在することは、フリップチップ構造でのデバイスの製造、すなわち、ｐ接点とｎ接点がデバイスの同じ側に形成され、光は、接点とは反対側のデバイスの側を通して取り出されることになる。従って光の取り出しが改良される。さらに、伝導ビアは、熱伝導の有効な手段を提供する。サブマウントの透明性は、デバイス上の接点を伝導ビアに整列させるのを容易にし、サブマウントがウエハ−段階で発光デバイスに結合可能となる。結合された発光デバイスとサブマウントは、その後一つの操作で一緒にさいの目状に切ることができる。従って、得られたデバイスは、発光デバイスのフットプリントとほとんど同じ大きさのフットプリントを持ったサブマウントを含むものとなる。
【０００７】
図１Ａは、本発明の実施形態による、伝導ビア１１８を持つ透明サブマウント１１６に半導体発光デバイス１００ａ（時々ＬＥＤ１００ａとして参照される）が取り付けられたデバイス１００の断面図である。ＬＥＤ１００ａは、ｎド−プ被覆域１０４とｐド−プ被覆域１０６との間にはさまれた発光活性域１０２を含む多数のエピタキシャル成長層１０１を含む。活性域１０２によって放出される光の波長は、当業界周知のように、活性域１０２の層の幅と組成を選択することにより制御できる。適切な活性域の実施例は、バリア−層によって分けられた３又は４個の量子井戸を含む。ＬEＤ１００ａはまた、ｐド−プ被覆域１０６に接続されたｐ接点層１０８と、ｎド−プ被覆域１０４に接続されたｎ接点層１１０を含んでいる。
【０００８】
エピ層１０１は、ＧａＡｓ基板１１４上で成長させられ、このＧａＡｓ基板１１４は、以下に説明されるアセンブリ−１００ｂに透明サブマウント１１６が取り付けられた後に、図１Ａの破線で示されるように除去される。いったんＧａＡｓ基板１１４が除去されると、反射防止被覆１２４を、望まれるならエピ層全体を被うように堆積させることが可能である。反射防止被覆１２４は、当業界で周知のように、例えばＳｉＮｘ，ＳｉＯ2，或いはＭｇＯ或いは複合多層誘電フィルムの四分の一波長層として形成することができる。或いは、接点層１１０は、光学的引き抜きを高めるため、例えば、粗面化することにより、処理することができる。
【０００９】
下表は、エピ層１０１の各層にとって適切な厚さ、組成及びド−パントの例を示す。各層について下記に示された特性は例であって、限定されるものでない。デバイス層の適切な特性を選択するためのこれ以上の情報は、ここに引用により組み入れられる、半導体及び半金属、６４巻、電子ルミネッセンスＩ、Ａｃａｄｅｍｉｃ  Ｐｒｅｓｓ，サンフランシスコ、２０００、Ｇｅｒｄ  Ｍｕｅｌｌｅｒ，ｅｄ．の１−３章で見ることができる。
2006005369.tif 000003
【００１０】
ｐ接点層１０８は金属接点１０９に電気的に接続され、ｎ接点層１１０は他の金属接点１１１に電気的に接続されている。接点１０９及び１１１は、図１Ｂ及び１Ｃにそれぞれ例示されている。図１Ｂは、例えば、約２０００Åの厚さを持ち、半導体ｐ接点層１０８に対するオ−ム接点を提供するＡｕＺｎ合金の金属ｐ接点１０９ａを含む、多層ｐ接点１０９の実施例を示している。所望なら、例えば、チタン或いはニッケルの接着性層を、オ−ム層１０９ａを堆積する前にｐ接点層１０８全体を被うように堆積させることができる。オ−ム層１０９ａは、例えば、ＴｉＷ，ＴｉＷ：ＮとＴｉＷのサンドイッチ構造のガ−ド金属層１０９ｂによって保護されている。オ−ム層１０９ａ及びガ−ド層１０９ｂは、露出されたｐ接点層１０８の全部又は一部だけをカバ−するように形成することができる。次いで、約２μｍの厚さのTｉ／Ａｕのような厚い接点層１０９ｃが、ガ−ド層１０９ｂの全体を被うように形成され、サブマウント１１６に接続するのに使用できる。代替的には、図１Ｂに示されるように、例えば、Ｎｉ或いはＴｉＷのバリア−層１０９ｅとＡｕＳｎはんだのような厚いはんだ層１０９ｄが、接点層１０９ｃの全部又は一部に形成される。はんだ層１０９ｄは、サブマウント１１６にはんだ付けするのに適当な表面を用意できるようになっていなければいけない。所望なら、ＳｉＮx或いはＡｌ2Ｏ3のような誘電性物質を、不動態化及び保護のため活性域とｐ／ｎ接合に渡して堆積させることができる。
【００１１】
同様に、ｎ接点１１１は、図１Ｃに示すように複合層に形成することができる。図１Ａに示すように、ＬＥＤ１００はフリップチップ構造を有することが可能であり、したがって、ｎ接点１１１は、サブマウント１１６からｎ接点層１１０に延びるｎ接点域１１２内に形成される。例えば、約２０００Åの厚さのＡｕ−Ｇｅ合金のオ−ム層１１１ａが、半導体ｎ接点層１１０にオ−ム接点を提供するために形成される。所望なら、例えば、チタン或いはニッケルの粘着層（示されてない）を、オ−ム層の堆積前にｎ接点層１１０全体を被うように堆積させることができる。オ−ム層１１１ａは、例えば、ＴｉＷ，ＴｉＷ：Ｎ，及びＴｉＷのサンドイッチ構造のガ−ド層１１１ｂによって保護される。オ−ム層１１１ａ及びガ−ド層１１１ｂは、ｎ接点層１１０の全部又は一部だけをカバ−するようにすることができる。次いで、ＴｉＡｕのような厚い接点層１１１ｃが、ガ−ド層１１１ｂ全体を被うように形成され、サブマウントに結合するため使用される。代替的には、図１Ｃに示されているように、バリア−層１１１ｅと、例えば、ＡｕＳｎのような、厚いはんだ層１１１ｄが接点層１１１ｃの全体を被うように形成される。結合層１１１ｄは、サブマウント１１６と結合するための適当な面を提供するため、順応性がなければならない。
【００１２】
図１Ａに示されるように、伝導ビアを持った透明サブマウント１１６が、エピ層１０１に結合される。サブマウント１１６は、例えばガラス基板であり、これは、電気的及び熱的伝導性物質よりなる複数のビアを含む。サブマウント１１６基板はまた、光の特定の波長、例えば、赤外（ＩＲ）域或いは可視域において透明或いは部分的に透明であり、電気的に絶縁性である他の物質から形成することもできる。例を挙げると、サブマウント１１６は、ＩＲ域に透明なＧａＡｓのような物質、或いはシリコンにより形成することができる。ビア１１８は、例えば、高度にド−プされた半導体物質、例えばシリコンにより、或いは代替的には、金属のような他の電気的及び熱的に伝導性の物質、例えば、Ａｕ又は金属合金により充填することができる。
【００１３】
サブマウント１１６は、例えば、１０ミル厚さとすることができ、ビア１１８は、ピッチ２００−５００μｍで、直径約１００μから２００μｍとすることができる。ビア１１８を持った適切なサブマウント１１６は、マサチュ−セッツ州、Ｌｏｗｅｌｌ所在のＭ／Ａ−Ｃｏｍにより、注文生産される。加えて、伝導性ビアを持ったサブマウント、その製造及びＬＥＤとの一般的使用が、２００３年７月３１日に出願され、本発明の譲受人に譲渡された、Ｊｅｒｏｍｅ  Ｃ．Ｂｈａｔらによる米国特許出願番号第１０／６３２，７１９号、発明の名称「Ｍｏｕｎｔ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ」に開示されており、この特許出願は、全部が引用によりここに組み入れられる。
【００１４】
サブマウント１１６は、上面、すなわち接点１０９及び１１１に結合された面上に金又はＡｕＳｎはんだ（示されてない）の層を持つことができる。もちろん、金又はＡｕＳｎの結合層がサブマウント１１６の上面にある場合には、該結合層のｎ及びｐ接点部分は電気的に絶縁されていなければいけない。伝導域１２０は、例えば、金又はＡｕＳｎのはんだ付け可能層とすることができ、ｐ接点１０９に連結されたビア１１８に電気的に接続されており、別の伝導域１２２は、ｎ接点１１１に連結されたビア１１８に電気的に接続されている。伝導域１２０及び１２２は、ワイヤボンディングなしでボ−ドのような構造体にサブマウントをはんだ付けするために使用される。
【００１５】
伝導ビア１１８のある透明サブマウント１１６の使用は、接点１０９及び１１１とビア１１８の配列を簡単に行うことができるので、利点がある。従って、サブマウント１１６は、ウエハ−段階で半導体発光デバイス１００ａに結合でき、例えば、ウエハ−段階の複数の半導体発光デバイスを同時にウエハ−段階の複数のサブマウントそれぞれに結合することができる。この場合、サブマウントウエハ−１１６はまた、ＧａＡｓサブマウント１１４の除去中及びその後で、エピ層１０１に対する機械的支持体としての作用も果たす。次いで、結合されたサブマウント及び半導体発光デバイスは、一回の操作でさいの目状に切られる。このようにして得られたデバイス中のサブマウントのフットプリントは、半導体発光デバイスのフットプリントより大きくなることはない。さらに、サブマウント１１６を通る伝導ビア１１８は、フリップチップ型ＬＥＤを可能にし、ｐ及びｎ接点層１０８及び１１０は半導体発光デバイス１００ａの同じ側に形成され、光は図１Ａに見られるように接点側と反対のデバイスの側を通って取り出される。従って、デバイス１００は、発光面上に該面を暗くする接点及びワイヤボンドを使用することを避けることができ、それによって光の取り出し及び熱伝導を改良するものとなる。
【００１６】
図１Ａに示された実施形態は、ＩＩＩ族リン化物デバイスであるが、ＩＩＩ族窒化物のような他の物質系による実施形態も作製可能であることを理解すべきである。加えて、下記に説明する実施形態においては、ｐ及びｎ型域、並びにデバイスの接点の配置名は確保される。さらに、上述したことは例証的なもので、限定的なものでなく、別の厚さ、材料、ド−パント、並びに、付加的な層、或いは、これよりも少ない数の層を、本発明による適切な半導体発光デバイスの製造に使用することができる。
【００１７】
図２は、図１Ａに示すデバイス１００の形成方法の流れ図２００を示す。まず第一に、段階２０２において、ＬＥＤ１００ａのエピ層１０１が、例えばＧａＡｓ基板１１４上に有機金属化学蒸着によって成長させられる。ｎ接点層１１０と被覆域１０４が最初に成長し、活性域１０２、被覆域１０４及びｐ接点層１０８がこれに続く。ｐ接点層１０８が成長させられた後、ｐ接点層１０８、被覆域１０６、活性域１０２及び被覆域１０４を通してエッチングしてｎ接点層１１０を露出させることにより、ｎ接点域１１２が生成される（段階２０４）。エッチングは、例えば、化学的感性によるか、或いはガスエッチングプロセスにおいてプラズマ分光分析により停止させられる。
【００１８】
次いで、ｎ及びｐ金属層、例えば、接点オ−ム層及びガ−ド層が形成される（段階２０６）。最初にオ−ム接点層１０９ａ、１１１ａ、次にガ−ド層１０９ｂ、１１１bが適当な半導体上に形成され、例えば、急速熱アニ−ル或いは炉内でのアニ−ルによって半導体層に合金化される。結合層１１１ｃ（及び、使用される場合には層１１１ｅ及び１１１ｄ）が次に堆積され、ｎ接点１１１を形成するためパタ−ン化される（段階２０８）。次いで、結合層１０９ｃ（及び、使用される場合には層１０９ｅ及び１０９ｄ）が、ｐ接点１０９を形成するためパタ−ン状に堆積させられる。多層接点１０９及び１１１の一又はそれ以上の層の堆積及びパタ−ン化は、一緒に或いは別々に遂行することができる。所望ならば、ＳｉＮｉ又はＡｌ2Ｏ3のような誘電性物質が、ｎ接点１０９の堆積前又は後に、ｎ接点域１１２の周りに堆積させられて、保護及び不動態化層として作用するようにする。
【００１９】
サブマウント１１６内のビア１１８は、次いで、接点１０９、１１１に整列させられ、図１Ａに示されるように、アセンブリ−１００ｂに熱−機械的に結合させられる。或いは、ビア１１８は、接点１０９及び１１１にはんだ付けすることができる。この点においては、アセンブリ−１００ｂは、エピタキシャル成長層１０１とｐ及びｎ接点１０９及び１１１に加えて、ＧａＡｓ成長基板１１４を含んでいることを理解すべきである（段階２１０）。すなわち、アセンブリ−１００ｂとサブマウント１１６は、ウエハ−段階で、すなわち成長基板１１４が除去される前に結合されることになる。従って、複合半導体発光デバイスは（ウエハ−形態で）、同時にサブマウントに（ウエハ−形態で）結合される。伝導性領域１２０及び１２２は、サブマウント１１６がアセンブリ−１００ｂに結合される前に、サブマウント１１６上で形成される。
【００２０】
アセンブリ−１００ｂに対するサブマウント１１６の結合は、結合層１０９ｄ及び１１１ｄがＡｕＳｎはんだである場合には、３２５℃において、約５０ｐｓｉの圧力に１ないし５分間保つことにより遂行される。フォ−ミングガス或いは水素雰囲気が好ましい。結合層が金であれば、結合は１００−８００ｐｓｉにより、３００−４００℃のもとで１ないし１０分間保つことにより遂行される。結合工程を助けるために、熱音波研磨を使用することができる。
【００２１】
サブマウント１１６がアセンブリ−１００ｂに結合されると、所望により、デバイスをウエハ−段階でテストできる（段階２１１）。図１Ａに示すフリップチップ構造においては、テストは、背面からプローブを当て、上面から感知することにより遂行される。次いで、ＧａＡｓ成長基板１１４は、ＮＨ4ＯＨ：Ｈ2Ｏ2液によるといった業界において周知の適当な選択的エッチングを使用して、通常の方法で除去できる（段階２１２）。個々のＬＥＤチップはその後さいの目状に切られる（段階２１４）。反射防止被覆１２４が使われる時は、該反射防止被覆は、ウエハの切断前に堆積させることができる。反射防止被覆１２４は、３Ｍによって製造された輝度向上フィルムのように、いくつかの良く知られた輝度向上フィルムの一つとすることができ、或いは、光学的取り出しを向上させるための半導体接点層１１０の表面処理、例えば粗面化とすることができることを理解すべきである。デバイスは、その後、所望により包装される。
【００２２】
サブマウント１１６とＬＥＤ１００ａはウエハ−段階で取り付けられ、一緒にさいの目状に切られるので、得られたデバイス１００のフットプリントは小さい。図１Ａに見られるように、サブマウント１１６のフットプリントは、ＬＥＤ１００ａのフットプリントとほぼ同じ大きさである。例えば、切断時に形状付けされた型刃を使用してＬＥＤ１００ａが面取される場合には、サブマウント１１６のフットプリントサイズは、ＬＥＤ１００ａのフットプリントサイズとはわずかに異なるものとなることをと理解すべきである。比較すると、従来は、ＬＥＤチップとサブマウントは別々にさいの目状に切断され、個別に取り付けられている。このような従来法によるデバイスは、必要なリ−ド線を供給するため、ＬＥＤチップのフットプリントより十分に大きなフットプリントを持ったサブマウントの使用が必要となる。本発明によれば、個々のチップ結合にかかる関連製造コストもまた除かれる。
【００２３】
本発明を詳細に説明したが、当業者は、この開示を得た場合には、ここに示された発明的概念の精神から逸脱することなしに、本発明に対する修正が可能であることを理解するだろう。例えば、上述された実施形態はＩＩＩ族リン化物デバイスであるが、ある実施形態はＩＩＩ族窒化物デバイスに応用できる。それ故、本発明の範囲は、例示され、説明された特定の実施形態に限定することを意図するものではない。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明によるＬＥＤの断面図である。
【図１Ｂ】図１Ａに示されたデバイスのためのｐ接点を示す。
【図１Ｃ】図１Ａに示されたデバイスのためのｎ接点を示す。
【図２】図１ＡによるＩＩＩ族リン化物ＬＥＤを形成するための方法を示す。
【符号の説明】
【００２５】
１００    デバイス
１００ａ  半導体発光デバイス（ＬＥＤ）
１００ｂ  アセンブリ−
１０２    発光活性域
１０４    ｎド−プ化被覆域
１０６    ｐド−プ化被覆域
１０８    ｐ接点層
１０９    金属接点、金属ｐ接点、多層ｐ接点
１０９ａ  金属ｐ接点
１０９ｂ  ガ−ド（金属）層
１０９ｃ  厚い接点層
１０９ｄ  厚いはんだ層
１０９ｅ  バリア−層
１０１    エピタキシャル成長層、エピ層
１１０    ｎ接点層
１１１    ｎ接点
１１１ａ  オ−ム層
１１１ｂ  ガ−ド層
１１１ｃ  厚い接点層
１１１ｄ  厚いはんだ層
１１１ｅ  バリア−層
１１２    ｎ接点域
１１４    ＧａＡｓ成長基板
１１６    サブマウント
１１８    スル−ホ−ル
１２０    伝導域
１２２    他の伝導域
１２４    反射防止被覆
【図１Ａ】
2006005369.tif 000004
【図１Ｂ】
2006005369.tif 000005
【図１Ｃ】
2006005369.tif 000006
【図２】
2006005369.tif 000007
【外国語明細書】
2006005369.tif 000008
2006005369.tif 000009
2006005369.tif 000010
2006005369.tif 000011
2006005369.tif 000012
2006005369.tif 000013
2006005369.tif 000014
2006005369.tif 000015
2006005369.tif 000016
2006005369.tif 000017
2006005369.tif 000018
2006005369.tif 000019
2006005369.tif 000020
2006005369.tif 000021
2006005369.tif 000022