(57)【要約】【課題】電流信号により信号供給を行なう場合でも、良好な表示動作を行なうことが可能なアクティブマトリクス型表示装置を提供する。【解決手段】アクティブマトリクス型表示装置は、表示素子ＰＸと、前記表示素子に駆動電流を供給する画素回路１８とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、画素の列毎にそれぞれ接続された複数の映像信号配線Ｘｎと、各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路とを備えている。各映像信号配線の一端部および他端部には配線電流制御回路４０ａ、４０ｂが接続されている。各配線電流制御回路は、映像信号配線に接続されたトランジスタ４２を含み、信号線駆動回路から映像信号配線に供給された信号配線電流を画素に書き込む階調電流と、トランジスタを流れる制御電流とに分配する。【選択図】  図２
2006243369.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、
前記画素の列毎にそれぞれ接続された複数の映像信号配線と、
前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記各映像信号配線の一端部および他端部にそれぞれ接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、
を備えたアクティブマトリクス型表示装置。
【請求項２】
前記配線電流制御回路は、前記表示領域の外側で前記基板上に設けられている請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、
前記画素の列毎にそれぞれ接続された複数の映像信号配線と、
前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、
前記画素毎に設けられているとともに、それぞれ前記映像信号配線に接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、
を備えたアクティブマトリクス型表示装置。
【請求項４】
前記配線電流制御回路は、前記表示領域内で前記基板上に設けられている請求項３に記載のアクティブマトリクス型表示装置。
【請求項５】
前記各トランジスタのソースは一定電圧電源に接続され、ゲートおよびドレインは短絡して前記映像信号配線に接続されている請求項１又は３に記載のアクティブマトリクス型表示装置。
【請求項６】
前記各画素回路は、一定電圧電源間に前記表示素子および出力スイッチと直列に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースとの電位差を一定に保持するキャパシタと、画素の選択および非選択を制御する画素スイッチと、を有し、前記駆動トランジスタのドレインは前記画素スイッチを介して前記映像信号配線に接続される請求項１又は３に記載のアクティブマトリクス型表示装置。
【請求項７】
前記画素スイッチのオンオフ制御を行なう制御信号を出力する走査線駆動回路をさらに備え、前記走査線駆動回路および前記信号線駆動回路は前記基板上に形成されている請求項６に記載のアクティブマトリクス型表示装置。
【請求項８】
前記配線電流制御回路のトランジスタおよび前記駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項６に記載のアクティブマトリクス型表示装置。
【請求項９】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし８のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
ＣＲＴディスプレイに対して、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
近年、このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子として有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、発光輝度を制御することにより表示動作を行なう。画素回路への画像情報の供給には、電流信号により行なう方式（例えば、特許文献１）と、電圧信号により行なう方式（例えば、特許文献２）とが知られている。
【特許文献１】米国特許第６，３７３，４５４  Ｂ１号明細書
【特許文献２】米国特許第６，２２９，５０６  Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような電流信号により信号供給を行なう表示装置では、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合、書き込み不足に起因する表示不良が生じるという問題がある。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じていた。
【０００６】
本発明は、上記課題に鑑みなされたもので、その目的は、電流信号により信号供給を行なう場合でも、良好な表示動作を行なうことが可能なアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、前記画素の列毎にそれぞれ接続された複数の映像信号配線と、前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、前記各映像信号配線の一端部および他端部にそれぞれ接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、を備えている。
【０００８】
この発明の他の態様に係るアクティブマトリクス型表示装置は、表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上の表示領域にマトリクス状に配置された複数の画素と、前記画素の列毎にそれぞれ接続された複数の映像信号配線と、前記各映像信号配線の一端に接続され、各映像信号配線に信号配線電流を供給する信号線駆動回路と、前記画素毎に設けられているとともに、それぞれ前記映像信号配線に接続されたトランジスタを含み、前記信号線駆動回路から前記映像信号配線に供給された信号配線電流を前記画素に書き込む階調電流と、前記トランジスタを流れる制御電流とに分配する複数の配線電流制御回路と、を備えている。
【発明の効果】
【０００９】
本発明によれば、設定電流量の小さい画素へも良好な書き込みを行なうことができ、良好な表示動作が可能なアクティブマトリクス型表示装置を実現することができる。
【発明を実施するための最良の形態】
【００１０】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１１】
有機ＥＬパネル１０は、ガラス板等の絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）および第２走査線Ｓｇｂ（１〜ｍ）、表示画素ＰＸの列毎にそれぞれ接続されたｎ本の映像信号配線Ｘ（１〜ｎ）、第１、第２走査線Ｓｇａ、Ｓｇｂを表示画素の行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号配線Ｘ１〜Ｘｎを駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。各映像信号配線Ｘｎの一端部および他端部には第１配線電流制御回路４０ａおよび第２配線制御回路４０ｂがそれぞれ接続され、表示領域１１の外側で絶縁基板８上に設けられている。
【００１２】
各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１３】
図２に表示画素ＰＸ、第１配線電流制御回路４０ａ、および第２配線電流制御回路４０ｂの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６、およびキャパシタとしての保持容量Ｃｓを備えている。画素スイッチ２０、駆動トランジスタ２２、第１スイッチ２４、第２スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００１４】
駆動トランジスタ２２、第２スイッチ２６、および有機ＥＬ素子１６は、第１電圧電源線Ｖｄｄ１と基準電圧電源線Ｖｓｓとの間でこの順で直列に接続されている。基準電圧電源線Ｖｓｓおよび第１電圧電源線Ｖｄｄ１は、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。駆動トランジスタ２２は、その第１端子、ここではソースが第１電圧電源線Ｖｄｄ１に接続されている。有機ＥＬ素子１６は、一方の電極、ここではカソードが基準電圧電源線Ｖｓｓに接続されている。第２スイッチ２６は、そのソースが駆動トランジスタ２２の第２端子、ここではドレインに接続されている。第２スイッチ２６は、ドレインが有機ＥＬ素子１６のアノードに接続され、更に、ゲートが第２走査線Ｓｇｂに接続されている。
【００１５】
駆動トランジスタ２２は、映像信号に応じた電流量を有機ＥＬ素子１６に出力する。第２スイッチ２６は、第２走査線Ｓｇｂからの制御信号Ｓｂによりオン（導通状態）、オフ（非導通状態）が制御され、駆動トランジスタ２２と有機ＥＬ素子１６との接続、非接続を制御する。
【００１６】
保持容量Ｃｓは、駆動トランジスタ２２の第１端子、制御端子間、ここではソース、ゲート間に接続され、映像信号により決定される駆動トランジスタ２２のゲート制御電位を保持する。画素スイッチ２０は、対応する映像信号配線Ｘｎと駆動トランジスタ２２のドレインとの間に接続され、そのゲートは第１走査線Ｓｇａに接続されている。画素スイッチ２０は、第１走査線Ｓｇａから供給される制御信号Ｓａに応答して対応の映像信号配線Ｘｎから階調電流を取り込む。
【００１７】
第１スイッチ２４は、駆動トランジスタ２２のドレイン、ゲート間に接続され、そのゲートが第１走査線Ｓｇａに接続されている。第１スイッチ２４は、第１走査線Ｓｇａからの制御信号Ｓａに応じてオン、オフされ、駆動トランジスタ２２のゲート、ドレイン間の接続、非接続を制御するとともに、保持容量Ｃｓからの電流リークを規制する。
【００１８】
図１および図２に示すように、各映像信号配線Ｘｎの両端部に接続された第１および第２配線電流制御回路４０ａ、４０ｂは、トランジスタ４２として、例えば、Ｐチャネル型の薄膜トランジスタをそれぞれ有している。第１配線電流制御回路４０ａのトランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。第２電圧電源線Ｖｄｄ２は、例えば、８Ｖの電位に設定される。トランジスタ４２のゲートおよびドレインは短絡し、画素部終端と信号線駆動回路１５との間で映像信号配線Ｘｎに接続されている。つまり、第１配線電流制御回路４０ａのトランジスタ４２は、対応する映像信号配線の一端部に接続される。
【００１９】
第２配線電流制御回路４０ｂのトランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。トランジスタ４２のゲートおよびドレインは短絡し、画素部終端の信号線駆動回路１５と反対側で映像信号配線Ｘｎに接続されている。つまり、第２配線電流制御回路４０ｂのトランジスタ４２は、対応する映像信号配線の他端部に接続されている。本実施形態において、トランジスタ４２は、画素回路１８を構成する薄膜トランジスタと同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタとして構成されている。
【００２０】
図２に示すように、信号線駆動回路１５から供給される信号配線電流ＩＡ１の一部は、第１配線電流制御回路４０ａのトランジスタ４２を流れ、残りは映像信号配線Ｘｎを通して選択された表示画素ＰＸおよび他端側に設けられた第２配線電流制御回路４０ｂのトランジスタ４２に分配されて流れる。例えば、信号配線電流ＩＡ１は、第１配線電流制御回路４０ａのトランジスタ４２を流れる制御電流ＩＢ１、表示画素ＰＸに書き込まれる映像信号としての階調電流Ｉｃ、および第２配線電流制御回路４０ｂのトランジスタ４２を流れる制御電流ＩＢ２を合計した電流量に設定されている。
【００２１】
制御電流ＩＢ１、ＩＢ２は、トランジスタ４２に応じて所定値に設定される定電流信号であり、制御電流は、例えば、最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、フルカラー表示を行なう場合、赤色発光を行なう表示画素ＰＸにおいて、最高階調表示時の駆動電流は２μＡ程度である。信号配線電流ＩＡ１は、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（ＩＡ１＞Ｃｐ×ΔＶ／ｔ）。
【００２２】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００２３】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して信号配線電流ＩＡ１とし、複数の映像信号配線Ｘｎに並列的に供給する。走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ、Ｓｂを供給する。これにより、各第１、第２走査線Ｓｇａ、Ｓｇｂは、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ、制御信号Ｓｂにより駆動される。
【００２４】
図３に走査線駆動回路１４ａ、１４ｂのタイミングチャートを示す。走査線駆動回路１４ａ、１４ｂは、例えば、スタート信号（ＳＴＶ１、ＳＴＶ２）とクロック（ＣＫＶ１、ＣＫＶ２）とから各水平走査期間に対応した１水平走査期間の幅（Ｔｗ−Ｓｔａｒｔａ）のパルスを生成し、そのパルスを制御信号Ｓａおよび制御信号Ｓｂとして出力する。
【００２５】
画素回路１８の動作は、映像信号書込み動作および発光動作に分けられる。図２に示すように、例えば、１行目の表示画素ＰＸの制御信号Ｓａ１が画素スイッチ２０および第１スイッチ２４をオン状態とするレベル（オン電位）、ここではローレベル、制御信号Ｓｂ１が第２スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルとなる。これにより、画素スイッチ２０および第１スイッチ２４がオン（導通状態）、第２スイッチ２６がオフ（非導通状態）に切換えられ、映像信号書込み動作が開始される。
【００２６】
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号配線Ｘｎに供給された信号配線電流ＩＡ１は、第１配線電流制御回路４０ａ、選択された表示画素ＰＸ、および第２配線電流制御回路４０ｂに分配され同時に供給される。これにより、第１および第２配線電流制御回路４０ａ、４０ｂのトランジスタ４２、および表示画素ＰＸの駆動トランジスタ２２が同時に書き込み状態となる。
【００２７】
図２に示すように、第１および第２配線電流制御回路４０ａ、４０ｂにおいて、トランジスタ４２が書き込み状態となることにより、第２電圧電源線Ｖｄｄ２からトランジスタ４２を通して映像信号配線Ｘｎに制御電流ＩＢ１、ＩＢ２が流れる。また、表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた階調電流Ｉｃは駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、第１電圧電源線Ｖｄｄ１から駆動トランジスタ２２を通して映像信号配線Ｘｎに書き込み電流が流れ、階調電流Ｉｃの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。このように、映像信号書込み時、映像信号配線Ｘｎには階調電流Ｉｃよりも大きい信号配線電流ＩＡ１が流れるため、映像信号配線Ｘｎの電位は階調電流Ｉｃを流すのに必要な所望の電位まで短時間で変化させることができる。これにより、表示画素ＰＸに対して階調電流Ｉｃを容易に書き込むことができる。
【００２８】
次に、制御信号Ｓａ１がハイレベル（オフ電位）となり、画素スイッチ２０および第１スイッチ２４がオフとなる。これにより、映像信号書込み動作が終了する。続いて、制御信号Ｓｂ１がローレベルとなり、第２スイッチ２６がオンとなる。これにより、発光動作が開始する。図４に示すように、発光期間において、駆動トランジスタ２２は、保持容量Ｃｓに書き込まれたゲート制御電圧によりオン状態に維持され、第１電圧電源線Ｖｄｄ１から階調電流Ｉｃに対応した電流量を有機ＥＬ素子１６に供給する。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。そして、有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｂ１がオフ電位となるまで発光状態を維持する。
【００２９】
上記のように構成された有機ＥＬ表示装置によれば、外部から入力された映像情報を表す映像信号に対応した電流書き込みにおいて、信号配線電流ＩＡ１を映像信号配線の両端部に接続された複数のトランジスタ４２および表示画素ＰＸに分配して供給している。そのため、映像信号配線へ供給する電流値を自由に設定することが可能となり、映像信号配線の配線容量よりも十分に大きな電流値に設定し、信号配線電位を必要な電位まで変化させることができる。この際、映像信号配線の両端部に第１および第２配線電流制御回路４０ａ、４０ｂを設けることにより、映像信号配線Ｘｎの全長に渡って信号配線電位の減衰を抑制することができる。そのため、表示画素ＰＸへの映像信号の書き込みにおいて、配線容量に影響されない大きな書き込み電流で、その分配電流である小さい電流書き込みが可能となる。従って、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を行うことが可能となる。
【００３０】
また、映像信号配線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも、低電流の映像信号の書き込み不足を解消することがきる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することができる。
【００３１】
第１および第２配線電流制御回路４０ａ、４０ｂは、有機ＥＬ素子１６を形成した絶縁基板１０と同一基板上に設けられ、画素回路１８を構成する配線や薄膜トランジスタと同時に同一工程にて形成することができる。第１および第２配線電流制御回路４０ａ、４０ｂを表示装置に内蔵することにより、電流信号を供給する配線の長さを縮小でき、容量性負荷を低減し、安定した電流信号の供給が可能となる。また、外部回路との接続点数を削減することができ、機械的な信頼性を向上させることができる。画素回路１８と配線電流制御回路４０ａ、４０ｂとを同一基板上に同一工程にて形成するため、それぞれ特性の近似された素子を用いて構成することが可能となり、表示素子への駆動電流のばらつきを低減することができる。
【００３２】
次に、図５を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。  
第２の実施形態によれば、映像信号配線Ｘｎの両端部に第１および第２配線電流制御回路４０ａ、４０ｂが接続されている。各配線電流制御回路４０ａ、４０ｂは、トランジスタ（第１トランジスタ）４２として、例えば、Ｐチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ４２は、そのソースが第２電源電圧線Ｖｄｄ２に接続されている。トランジスタ４２のゲートおよびドレインは短絡し、画素部終端と信号線駆動回路１５との間、また画素部終端の信号線駆動回路と反対側とで映像信号配線Ｘｎに接続されている。第１および第２配線電流制御回路４０ａ、４０ｂは、例えば、Ｐチャネル型の薄膜トランジスタからなるトランジスタ（第２トランジスタ）４５を有している。トランジスタ４５は、トランジスタ４２のゲートと映像信号配線Ｘｎに接続されている。トランジスタ４５は、そのゲートが第２電圧電源線Ｖｄｄ２に接続され、常時、オン状態に維持されている。
【００３３】
第２の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。  
上記構成の第２の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、各配線電流制御回路４０ａ、４０ｂは、トランジスタ４２に加えてトランジスタ４５を備え、映像信号書き込み時、制御電流はトランジスタ４２、４５を通ってながれる。これは、駆動トランジスタ２２および画素スイッチ２０を備えた画素回路１８の構成および電流経路とほぼ対応している。そのため、第１および第２配線電流制御回路４０ａ、４０ｂを設けたことによる発光電流のバラツキを抑制し、安定した画像表示を実現することができる。
【００３４】
また、第２の実施形態において、トランジスタ４５のゲートを第２電圧電源線Ｖｄｄ２に接続する場合について説明したが、これに限定されず、走査線と接続し、オンオフ制御を行うものであってもよい。例えば、高階調時はトランジスタ４５をオフ状態とし、配線電流制御回路を映像信号線とは非接続状態とすることで、通常の書き込み電流とすることが可能となり、不所望な電力消費を低減することが可能となる。
【００３５】
尚、第１乃至第２の実施形態において、第１および第２配線電流制御回路４０ａ、４０ｂのトランジスタ４２のゲート、ドレイン間に更にスイッチを備えてもよい。
【００３６】
次に、図６および図７を参照して、この発明の第３の実施形態に係る有機ＥＬ表示装置について説明する。  
本実施形態によれば、各表示画素ＰＸ毎に配線電流制御回路４０が設けられている。各配線電流制御４０は、表示領域１１内に形成され、画素回路１８と並んで設けられている。各配線電流制御回路４０は、トランジスタ４２として、例えば、Ｐチャネル型の薄膜トランジスタをそれぞれ有している。トランジスタ４２は、そのソースが電源電圧線Ｖｄｄに接続されている。トランジスタ４２のゲートおよびドレインは短絡し映像信号配線Ｘｎに接続されている。第３の実施形態において、有機ＥＬ表示装置の他の構成は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。  
映像信号書込み期間において、信号線駆動回路１５から対応する映像信号配線Ｘｎに供給された信号配線電流ＩＡ１は、選択された表示画素ＰＸ、および映像信号配線Ｘｎに接続された複数の配線電流制御回路４０に分配され同時に供給される。これにより、表示画素ＰＸの駆動トランジスタ２２、および映像信号配線Ｘｎに接続された各配線電流制御回路４０のトランジスタ４２が同時に書き込み状態となる。
【００３７】
すなわち、図７に示すように、信号配線電流ＩＡ１は、その一部である階調電流Ｉｃが画素スイッチ２０を通して画素回路１８に取り込まれる。信号配線電流ＩＡ１の内、制御電流ＩＢ１が複数の配線電流制御回路４０に分配されトランジスタ４２を通って流がれる。このように、映像信号配線Ｘｎには階調電流Ｉｃの数倍の信号配線電流ＩＡ１が流れ、映像信号配線Ｘｎの電位は階調電流Ｉｃを流すのに必要な所望の電位まで短時間で変化する。
【００３８】
選択された表示画素ＰＸにおいて、画素スイッチ２０および第１スイッチ２４はオン状態にあり、取り込まれた階調電流Ｉｃは駆動トランジスタ２２に供給され駆動トランジスタ２２を書き込み状態とする。これにより、電圧電源線Ｖｄｄから駆動トランジスタ２２を通して映像信号配線Ｘｎに書き込み電流が流れ、階調電流Ｉｃの電流量に対応した駆動トランジスタ２２のゲート、ソース間電位が保持容量Ｃｓに書き込まれる。また、各配線電流制御回路４０では、トランジスタ４２が書き込み状態となることにより、電圧電源線Ｖｄｄからトランジスタ４２を通して映像信号配線Ｘｎに制御電流が流れる。
【００３９】
上記のように構成された第３の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。また、各表示画素ＰＸ毎に配線電流制御回路４０を設けることにより、複数の表示画素間の特性のばらつきを抑制し、均一な画像表示を実現することができる。
【００４０】
また、配線電流制御回路４０のトランジスタ４２のゲート-ドレイン間にスイッチトランジスタ及び、スイッチトランジスタのゲートに接続する走査線を追加してもよい。このゲートは、各配線電流制御回路４０に共通に接続され、必要に応じて配線電流制御回路４０を映像信号線から電気的に切り離すことが可能となる。このため、映像信号に応じて配線電流制御回路の接続状態を制御することで、不所望な電力消費を抑制することが可能となる。
【００４１】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００４２】
前述した実施形態では、画素回路を構成する薄膜トランジスタおよび配線電流制御回路の薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、第１スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび第２スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００４３】
また、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置の画素および配線電流制御回路の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の走査線駆動回路における供給信号のタイミングチャートである。
【図４】図４は、前記有機ＥＬ表示装置の画素および配線電流制御回路の等価回路を示す平面図である。
【図５】図６は、この発明の第２の実施形態に係る有機ＥＬ表示装置の画素および配線電流制御回路の等価回路を示す平面図である。
【図６】図６は、本発明の第３の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の画素および配線電流制御回路の等価回路を示す平面図である。
【符号の説明】
【００４５】
８…絶縁基板、  １０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、  １５…信号線駆動回路、  １６…有機ＥＬ素子、
１８…画素回路、  ２０…画素スイッチ、  ２２…駆動トランジスタ、
２４…第１スイッチ、  ２６…第２スイッチ、  ４０…配線電流制御回路、
４０ａ…第１配線電流制御回路、  ４０ｂ…第２配線電流制御回路、
４２、４５…トランジスタ
【図１】
2006243369.tif 000003
【図２】
2006243369.tif 000004
【図３】
2006243369.tif 000005
【図４】
2006243369.tif 000006
【図５】
2006243369.tif 000007
【図６】
2006243369.tif 000008
【図７】
2006243369.tif 000009