(57)【要約】【課題】  半導体素子を有し複数のはんだバンプを備える電子部品で、実装時の加熱冷却においてパッケージの反りによるはんだバンプのブリッジ問題が発生する。【解決方法】  半導体素子を収納し、一面にプリント基板の配線電極と接合するはんだバンプの配列を有するパッケージにおいて、半導体素子を有する第一の層の一方側にはんだバンプを形成する第二の層を有し、半導体素子を有する第一の層に接してはんだバンプを形成する層とは反対側に他の一層以上からなる第三の層を成形。【選択図】  図１
2006114549.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を収納し、一面にプリント基板の配線電極と接合するはんだバンプの配列を有するパッケージにおいて、半導体素子を有する第一の層の一方側にはんだバンプを形成する第二の層を有し、半導体素子を有する第一の層に接してはんだバンプを形成する層とは反対側に他の一層以上からなる第三の層を成形したことを特徴とする面配列型電子部品。
【請求項２】
請求項１において、半導体素子を有する層に接してはんだバンプを形成する層とは反対側に設けられた他の一層以上からなる第三の層は、はんだバンプを形成する第二の層と線膨張がほぼ等しい材質からなることを特徴とする面配列型電子部品。
【請求項３】
請求項１において、半導体素子を有する層に接してはんだバンプを形成する層とは反対側に設けられた他の一層以上からなる第三の層は、はんだバンプを形成する第二の層と変形の応力と歪みの関係が略等しい材料によって構成される面配列型電子部品。
【請求項４】
請求項１において、半導体素子を有する層に接してはんだバンプを形成する層とは反対側に設けられた他の一層以上からなる第三の層は、はんだバンプを形成する第二の層と等価な剛性を有するべく厚みを設定してあることを特徴とする面配列型電子部品。
【請求項５】
請求項１において、半導体素子を有する層に接してはんだバンプを形成する層とは反対側に設けられた他の一層以上からなる第三の層は、はんだバンプを形成する第二の層と等価な材質と厚みからなる層であることを特徴とする面配列型電子部品。
【請求項６】
請求項１において、半導体素子を有する層に接してはんだバンプを形成する層とは反対側に設けられた他の一層以上からなる第三の層は、半導体素子を有する第一の層に対して略対象の構造を有していることを特徴とする面配列型電子部品。
【請求項７】
請求項Ｉにおいて、半導体素子を有する第一の層に接してはんだバンプを形成する第二の層とは反対側に設けられた他の一層以上からなる第三の層は、二色成形により、半導体素子を有する層と一体的に形成されることを特徴とする面配列型電子部品。
【請求項８】
請求項Ｉにおいて、半導体素子を有する第一の層に接してはんだバンプを形成する第二の層とは反対側に設けられた他の第三の層は、インサート成形により、半導体素子を有する層と一体的に形成されることを特徴とする面配列型電子部品。
【請求項９】
請求項１において、半導体素子を有する第一の層に接してはんだバンプを形成する第二の層とは反対側に設けられた他の第三の層は、反りを防ぐ方向に力が働くべく予め変形を与えられた部品が埋め込まれた層であることを特徴とする面配列型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に内蔵されるプリント基板搭載の電子部品、及びそれを用いる電子機器に関するものである。
【背景技術】
【０００２】
従来、プリント基板に搭載される半導体を収容したはんだバンプの面配列を有するパッケージは図１４，１５に示す構造を有している。ここで、図１４において、１は半導体素子、３ははんだバンプを一面に配列され、他面は半導体素子との接続を行う第二の層であり、５８は半導体素子を収容する第一の層、４ははんだバンプ、６はプリント基板を示す。次に図１５において、５９は実装の加熱冷却過程を経て、変形したパッケージ、６０ははんだバンプ、６１，６２は加熱冷却過程を経て、パッケージの変形の影響を受け、ブリッジを起こした状態のはんだバンプを示す。又、パッケージ実装に係わる提案としては特開平９―１６７８１１、特開平１１―１６３０４４がある。特開平９―１６７８１１（特許文献１）はパッケージ上面に金属板が備えられていることが特徴であり、特開平１１―１６３０４４（特許文献２）は加熱変形を考慮した、バンプ形状を与えていることが、特徴である。
【特許文献１】特開平９―１６７８１１
【特許文献２】特開平１１―１６３０４４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来例では実装時の加熱により、半導体素子の平面に対し、直交方向に非対称の変形を発生し、はんだバンプ高さを一定に保てないと言う現象を生じた。このため、高さの低くなるところで、はんだ溶融時バンプが平面方向に広がり、はんだ凝固時は温度が高いため反りがなくなっておらず、バンプは広がったままとなり、隣接バンプと接触し、ブリッジを起こすと言う実装上のトラブルとなった。又、上記問題を解決すべく特開平９―１６７８１１が提案されている。特開平９―１６７８１１では基本的に反りを発生させないという考え方に基づく提案がなされている。
【０００４】
その構成は、ベース基板と、このベース基板の一方の面上に形成され半導体素子を収容する収容部と、上記ベース基板の他方の面に設けられるとともに上記半導体素子に接続された複数のはんだバンプを有する表面実装型電子部品において、上記ベース基板の上記収容部側に上記ベース基板の反り変形を防止する金属部材を備えていることを特徴とする表面実装型電子部品、である。簡単に述べれば、金属板をパッケージ上面に備えていることが特徴で、つまり、金属の剛性を利用して、反りを抑えると言う考え方である。この他にバンプ高さが一定値以上になるようにスペーサをパッケージと基板の間に設けるという提案、特開平１１―１６３０４４もなされている。
【０００５】
しかし、特開平９―１６７８１１では金属板を備える方法の構成は示されていない。しかし、金属を設ける方法によってはパッケージとの結合が良くなく、パッケージの変形を結合部分で吸収してしまう可能性があり、金属を設ける意味が十分に効果を発揮できない場合があり、この構成は問題である。この点明確に示されないため、提案として不十分になっている。又、金属板を三次元的な形状にして、必要な特性を得るような構成も示されているが、金属板を加工してパッケージに付加するのは複雑な工程となり、生産上、精度上の問題が多い。例えば金属板を付加する方法として接着などでは接着ばらつきなどがある。また、金属の重量を考慮すると、全体的にはんだバンプ高さは低くなり、その面で、ブリッジの可能性も出る。十分効果を出すため、金属を厚くすると、重さの影響が上記の面で出る可能性がある。又、金属の量によってはリフロー時の熱量を十分大きくする必要があり、他部品への供給熱量とバランスをくずし、信頼性上問題となることも考えられる。つまり、金属は剛性が大きいので、そり対策材料としては適合しているが、使い方を十分考慮しなくては、効果を発揮できないし、使用に伴って発生する他の実装上の問題が出る可能性があり、それにも配慮が必要である。次にスペーサでは高さの調整上、低くなるバンプでは良好な接合が得られても、高い部分は接合しないものも出る可能性があり、バランスを取るのが難しいと思われる。又、スペーサの置き精度、高さ制御、必要面積なども問題となる可能性がある。
【０００６】
本発明の目的は、半導体素子を有し複数のはんだバンプを備える電子部品で、実装時の加熱冷却において発生するパッケージの反りによるはんだバンプのブリッジ問題を解決するため、パッケージを半導体素子を有する層に関して対称なパッケージとすることにある。
【課題を解決するための手段】
【０００７】
本発明は上記の問題を解決するため、以下の手段を提案する。
【０００８】
第１の発明では、チップをはさみ、バンプを形成する層と反対側に別の層を形成しこの層を用いて、反りを制御することが特徴である。他の層であることにより、特性を変えることが出来、反りに対して、適正な特性の層を形成することが可能である。この第三の層を第一の層のみで代替すると個別ケースへの対応性で劣る。つまり、元々第一と第二の層で形成されることで問題を起こしているのだから、第二の層を第三の層の領域まで満たしたとしても、問題解決はし難い。層を変えることで、その層の制御が可能であるから、問題解決は可能になる。具体的には第三の層は反りの出方で伸びやすいもの、伸びにくいもの、強いもの、厚いもの、薄いものが考えられる。もし、パッケージ周辺が上に反るなら、よく伸びるもの、周辺が下に反るなら、伸びの小さいもの、上反り、下反り両方に対して、強いもの、それ程強くないが、厚くするもの、強く薄くするものなどである。つまり、満たすべき条件が複数であり、反りと高さで高さはあまり増やしたくないなら、薄いという条件を入れる必要があり、熱供給量を増やしたくないなら、材質を考慮する、等が考えられる。つまり、第三の層が存在することで、反り対策が可能になると言うことである。又、構造上はチップを収容する層に対し、対称性を確保するのが望ましい。
【０００９】
第２の発明では第三の層は、半導体チップを有する第一の層の一方側にはんだバンプを形成する第二の層と線膨張が等しい材質からなることを特徴とするもので、こうすることで、伸びに関し、チップから見て、伸び特性対称な構造となり、反りが生じにくいものになるのである。
【００１０】
第３発明では第三の層は、半導体チップを有する第一の層の一方側にはんだバンプを形成する第二の層と変形の応力と歪みの関係が略等しい材料によって構成されるもので、こうすることにより、チップをはさみ熱変形に関し、同様の力関係を対称に生じ、第一と第二の層で発生する力が第一と第三の層で発生する力で打ち消され、反りが発生しにくくなる。
【００１１】
第４の発明では第三の層は、半導体チップを有する第一の層の一方側にはんだバンプを形成する第二の層と等価な剛性を有するべく厚みを設定してあることを特徴とするもので、第三の発明と反りの防止の考え方は同様であるが、厚みによって同等の剛性を達成すると言うことで、材料の選定に関し、自由度が広がる。
【００１２】
第５の発明では他の第三の層は、半導体チップを有する第一の層の一方側にはんだバンプを形成する第二の層と等価な材質と厚みからなる層であることを特徴とするもので、材質、厚みを規定することで、略対称な構造を実現でき、構造上反りの発生を抑えることが可能である。
【００１３】
第６の発明では他の第三層は、第一の層に対して第二の層と対称になることが特徴であり、こうすることで、第一の層に対して及ぼす第二の層の力と第３の層の力は平衡し、反りが互いに相殺され、結果として、反ることを防ぐことが可能である。
【００１４】
第７の発明では第三の層は、二色成形により、半導体チップを有する層と一体的に形成されることを特徴とするもので、第三の層の形成の仕方を規定するものである。このように形成することで、自動化生産可能で、且つ、バラツキの少ない安定した性能を得ることが可能である。
【００１５】
第８の発明では第七の発明と同様形成の仕方の規定で、第三の層は、インサート成形により、半導体チップを有する層と一体的に形成されることを特徴とするものである。こうすることで、第七の発明に対し、より、材料的に自由度の大きい選択が可能である。
【００１６】
第９の発明では、第三の層は、インサート成形により、半導体チップを有する層と一体的に形成されるが、インサートされる部材は反りに対向する力を予め付与された状態で、インサートされることが、特徴である。
【発明の効果】
【００１７】
従来のパッケージの実装時のそり変形を抑制し、はんだ接合のブリッジ、未はんだなどの不良を抑制し、より生産性の高い、又、信頼性の高い接合を実現でき、効果の高いものである。
【００１８】
第一の実施例は第3の層により反りを抑制することが出来る。
【００１９】
第二の実施例は第一の実施例に対し、薄型を達成できる。
【００２０】
第三形時アンカー効果を利用して、第一、第三の層の結合をより強くすること、ばらつきを少なくすることが出来る。
【００２１】
第四の実施例は第3の実施例に対し、リブを設け、より反りに対し、抑制効果を高めることが出来る。
【００２２】
第五の実施例はインサートにより第3の層を同時成形できる。
【００２３】
第六の実施例は第五の実施例に対し、第3の層のバイアス変形によって反りに対し、より抑制効果を高めることが出来る。
【発明を実施するための最良の形態】
【００２４】
図１は本発明の第一の実施例を示すものである。図１において、１は半導体素子であり、２は半導体素子を有する第一の層、３ははんだバンプを形成する第二の層、４は面配列されたはんだバンプ、５は半導体素子を有する第一の層に接してはんだバンプを形成する層とは反対側に他の一層以上からなる第三の層、６はプリント基板である。次にこの構造により、どのように課題が解決するかを原理図を用いて説明する。図３〜６は本発明の原理を示す説明図である。図３は従来の例において加熱前の実装状態を示す。加熱前ではパッケージは反りを発生してない。次に、図４では加熱冷却後で、接合にトラブルを発生した状況を示している。図４において８は反りを発生したパッケージ、９は正常に接合したはんだバンプ、１０，１１はブリッジを発生したはんだバンプである。次にこのメカニズムに関して説明する。矢印１２は半導体素子を有する第一の層の加熱時伸び、矢印１３ははんだバンプを形成する第二の層の加熱時伸びを示す。この伸びの合成（矢印１４合成の方向）が矢印１５で示され、反りが発生する。これは、撓み方向の剛性の小ささによって、層の変形量の差を曲げによって吸収し、平衡状態が得られている、と考えられる。従って、反りが発生し、パッケージと基板の間隔は位置によって差が出る。冷却時、はんだが凝固する温度は基板の反りが元に戻る温度より、はるかに高い温度になっている。このため、パッケージは反ったまま、はんだが凝固する。従って、その反り量によっては、図示するように、はんだ接合の間でブリッジを起こすことになる。
【００２５】
これに対し、図５の例は反り対策を施した場合で、半導体素子を有する第一の層に接してはんだバンプを形成する層とは反対側に他の一層以上からなる第三の層を成形している。図６は図５の場合、反り発生が少ない理由を示す。矢印１３は加熱時の半導体素子を有する第一の層に接してはんだバンプを形成する層とは反対側に他の一層以上からなる第三の層の伸び、矢印２３は半導体素子を有する第一の層の加熱時伸び、矢印２１ははんだバンプを形成する第二の層の加熱時伸びを示す。このように層２２に関して対称な伸びをするため、曲げ方向の力（矢印２４，２５曲げの方向）は相殺され、結果（矢印２６方向）として矢印２７に示すように曲げがおこらないのである。
【００２６】
以上のべたメカニズムにより、図１の作用が示された。
【００２７】
図２は本発明の第二の実施例である。本案は第一の実施例に対し、実装上薄型を達成したい場合であり、こうした複合的な場合も基本的には第一の実施例と近い構造で達成可能であることを示す。図において７半導体素子を有する第一の層である。はより具体的には第三の層の材料を選択即ち、薄くするためにはより剛性の高い材料を使うか、又は線膨張係数の大きな材料を選択することで達成可能である。具体的な材料としては第二層と同じく対称性を達成するためプリント基板を使用するということが考えられる。
【００２８】
図７は本発明の第３の実施例である。本案は第三の層の形成法に関する具体的な規定を提案する。第三の層２８には穴２９が設けられ、更に第一の層と反対側に大きな穴３０が形成される。こうすることにより、成形時第一の層の材料は第三の層の穴に浸透し、第一の層と第三の層は確実な結合状態になる。
【００２９】
図８は本発明の第4の実施例である。本案は第三の層３１の形成法の例に更に、特徴を付加するものである。即ち、第一の層と第三の層の結合は穴３３，３４を用いてアンカー効果を利用するが、その構造のための第三の層の凸部３２をリブとして利用する。このリブは第一と第二の層によって発生する反り力に対向して、反りの発生量をリブの剛性にて抑える、という考え方を実現するものである。
【００３０】
図９，１０は本発明の第五の実施例である。本案は第三の層の形成法である。図９において、３５，３６は伸び抑制又は加速用の第3の層を形成する部材、３７，３８は３５，３６を成形時保持するための治具用穴であり、３９はパッケージ形状を示す。本案では、剛性の高い材料（例えば、金属棒）をインサート成形を使い、パッケージ成形と同時加工で第三の層を形成する。こうして、時間的な効率、及び、製造上のバラツキの少なさを達成することを可能にできる。
【００３１】
図１１，１２，１３は本発明の第六の実施例である。図１１において、４０，４１は伸び抑制又は加速用の第3の層を形成する部材、４２，４３は４０，４１を成形時保持するための治具用穴、４４，４５，４６は変形制限のために制限部材を設けるための制限部材用穴である。４７，４８は４０，４１の成形時保持用治具である。本案は第五の実施例での第３の層の形成法に加え、第3の層の構造に特徴を出す。即ち、剛性の高い材料（例えば、金属棒）に予め、負荷を掛け変形させる。そして、第二の層の伸びを大きくしたい場合は圧縮負荷を掛け、第二の層が伸びようとするとき、第3の層が更に伸びる方向に変形が発生するようにするのである。このため、インサートする場合、圧縮負荷を掛けた材料の変形を開放しないで、成形するために端部に変形制限のために制限部材を設けておく。これが部材４９，５０，５１である。勿論この反対の制御も可能である。
【００３２】
図１２は加熱前のパッケージの状態を示している。力の方向は同じ向きであるが、この状態ではパッケージ材料の剛性が高いため、第3の層の影響は受けにくく変形しない。
【００３３】
図１３は加熱時の変形を示す。加熱することにより、2で示す層の剛性が下がり、伸びようとする力は小さくなる。しかし、第3の層は例えば、金属棒などで形成されるので、加熱による特性の変化は殆ど無い。従って、第3の層がなければ、反りを発生するものが、第3の層の存在で第一の層の伸びが助長され、反りを抑制する方向に変形が起こる。こうして、反りは抑制される。
【図面の簡単な説明】
【００３４】
【図１】本発明の第一の実施例に関する説明図である。
【図２】本発明の第二の実施例に関する説明図である。
【図３】本発明の原理の説明図である。
【図４】本発明の原理の説明図である。
【図５】本発明の原理の説明図である。
【図６】本発明の原理の説明図である。
【図７】本発明の第３の実施例に関する説明図である。
【図８】本発明の第四の実施例に関する説明図である。
【図９】本発明の第五の実施例に関する説明図である。
【図１０】本発明の第五の実施例に関する説明図である。
【図１１】本発明の第六の実施例に関する説明図である。
【図１２】本発明の第六の実施例に関する説明図である。
【図１３】本発明の第六の実施例に関する説明図である。
【図１４】従来例に関する説明図である。
【図１５】従来例に関する説明図である。
【符号の説明】
【００３５】
１  半導体素子
２  半導体素子を有する第一の層
３  第二の層
４  はんだバンプ
５  第三の層
６  プリント基板
７  半導体素子を有する第一の層
８  反りを発生したパッケージ
９  正常に接合したはんだバンプ
１０、１１  ブリッジを発生したはんだバンプ
１２  半導体素子を有する第一の層の加熱時伸び
１３  第二の層の加熱時伸び
１４  合成の方向
１５  伸びの合成
１７  第一の層
１８  第三の層
１９  第３の層の加熱時伸び
２０  第二の層
２１  第二の層の加熱時伸び
２２  第一の層
２３  第一の層の加熱時伸び
２４、２５  曲げの方向
２６  方向
２７  結果
２８  第三の層
２９  穴
３０  大きな穴
３１  第三の層
３２  凸部
３３、３４  穴
３５、３６  第3の層を形成する部材
３７、３８  治具用穴
３９  パッケージ形状
４０、４１  第3の層を形成する部材
４２、４３  治具用穴
４４、４５、４６  制限部材用穴
４７、４８  成形時保持用治具
４９、５０、５１  制限部材
【図１】
2006114549.tif 000003
【図２】
2006114549.tif 000004
【図３】
2006114549.tif 000005
【図４】
2006114549.tif 000006
【図５】
2006114549.tif 000007
【図６】
2006114549.tif 000008
【図７】
2006114549.tif 000009
【図８】
2006114549.tif 000010
【図９】
2006114549.tif 000011
【図１０】
2006114549.tif 000012
【図１１】
2006114549.tif 000013
【図１２】
2006114549.tif 000014
【図１３】
2006114549.tif 000015
【図１４】
2006114549.tif 000016
【図１５】
2006114549.tif 000017