(57)【要約】【課題】  ウエハをダイシングして複数の半導体チップに分断し、各半導体チップをピックアップした後も、ウエハ面内のどの位置にあった半導体チップであるかを認識できるようにする。【解決手段】  本発明の半導体装置は、ウエハ２０を構成する複数の半導体チップ２１が、各半導体チップ２１毎に異なる形状をした識別マーク２２を有しており、前記識別マーク２２が半導体チップ２１の配線層と同一の層から成り、二進数により識別されるものであることを特徴とする。【選択図】  図９
2006100581.tif 000002
【特許請求の範囲】
【請求項１】
ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる形状の識別マークを有し、
前記識別マークが半導体チップの配線層と同一の層から成り、二進数により識別されるものであることを特徴とする半導体装置。
【請求項２】
第１の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面まで延在された第２の配線と、
前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有する半導体装置において、
前記第２の配線と同一層から成るチップ識別マークが前記半導体チップ裏面に形成されていることを特徴とする半導体装置。
【請求項３】
前記識別マークが二進数により識別されるものであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
第１の配線が形成された半導体チップ上に接着剤を介して接着された支持板と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面まで延在された第２の配線と、
前記第２の配線上に保護膜が形成され、当該保護膜の開口部を介して当該第２の配線に接続された導電端子とを有する半導体装置において、
前記保護膜から成るチップ識別マークが前記半導体チップ裏面に形成されていることを特徴とする半導体装置。
【請求項５】
前記識別マークが二進数により識別されるものであることを特徴とする請求項４に記載の半導体装置。
【請求項６】
ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる形状の識別マークを有し、
前記識別マークを半導体チップ形成工程内の配線形成工程と同一工程で、かつ当該識別マークを二進数により識別するように形成することを特徴とする半導体装置の製造方法。
【請求項７】
第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成すると共に、当該半導体チップ裏面に第２の配線と同一層から成るチップ識別マークを形成する工程と、
前記第２の配線上に保護膜を形成し、当該保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記識別マークを二進数により識別するように形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
第１の配線が形成された半導体チップ上に接着剤を介して第１の支持板を接着する工程と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成すると共に、当該半導体チップ裏面に保護膜と同一膜から成るチップ識別マークを形成する工程と、
前記保護膜の開口部を介して当該第２の配線に接続された導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記識別マークを二進数により識別するように形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はボール状の導電端子を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置の歩留まり及び信頼性を高めるために有用な技術に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００５】
図１０は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１０（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１０（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００６】
ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
【０００７】
上述した技術は、以下の特許文献１に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述したような技術では、ウエハ面内の個々のチップを識別する方法が無かった。そのため、ダイシングしてピックアップすると、そのチップがウエハ面内のどの位置にあったものかもわからなくなる。そのため、もし、不良のウエハ面内分布があったとしてもわからなかった。
【課題を解決するための手段】
【０００９】
そこで、本発明の半導体装置は、ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる識別マークを有し、前記識別マークが半導体チップの配線層と同一の層から成り、二進数により識別されるものであることを特徴とするものである。
また、本発明の半導体装置は、ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる識別マークを有し、前記識別マークが配線層を被覆する保護膜から成り、二進数により識別されるものであることを特徴とするものである。
更に、本発明の半導体装置の製造方法は、ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる識別マークを有し、前記識別マークを半導体チップ形成工程内の配線形成工程と同一工程で、当該識別マークを二進数により識別するように形成することを特徴とするものである。
また、本発明の半導体装置の製造方法は、ウエハを構成する複数の半導体チップが、当該半導体チップ毎に異なる識別マークを有し、前記識別マークを半導体チップ形成工程における配線層を被覆する保護膜形成工程と同一工程で、当該識別マークを二進数により識別するように形成することを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、半導体装置内に識別マークを形成することで、ダイシングして個々の半導体装置をピックアップした後も、ウエハ面内のどの位置にあった半導体装置であるかを認識できるため、解析の際に、不良のウエハ面内依存性を調査することができる。
【発明を実施するための最良の形態】
【００１１】
次に、本発明による半導体装置の製造方法を、図１乃至図９を参照しながら説明する。
【００１２】
図１において、半導体基板１ａを用意する。この半導体基板１ａは、例えばＣＣＤのイメージセンサや半導体メモリ等を、半導体のプロセスにより形成したものである。そして、その表面上には第１の絶縁膜２を介して、後に、半導体チップ毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有するように形成された第１の配線３を有している。ここで、第１の配線３は、アルミニウム、アルミニウム合金または銅等の金属膜から成り、半導体装置のボンディングパットを境界Ｓ付近まで拡張させたパッドである。即ち、第１の配線３は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。尚、本実施形態では、境界Ｓに所定間隔を有して一対の第１の配線３が形成されたものとして説明するが、本発明は境界Ｓを跨ぐように第１の配線となる金属膜が形成されたものを用いて、後工程で当該金属膜を分断して前述したような一対の第１の配線を構成するプロセスに適用しても良い。
【００１３】
続いて、第１の配線３が形成された半導体基板１ａ上に、支持板として用いるガラス基板４を、透明の接着剤としてのエポキシ樹脂５を用いて接着する。尚、ここでは、支持板としてガラス基板、接着剤としてエポキシ樹脂を使用しているが、シリコン基板やプラスチックの板、更には他の材質のものからなる透明な板を支持板として用いてもよく、接着剤はこれらの支持板に対して適切な接着剤を選択すればよい。
【００１４】
その後、前記半導体基板１ａについて、ガラス基板４を接着した面と反対側の面である半導体基板１の裏面をバックグラインドして、基板の厚さを薄くする。
【００１５】
図２において、前記半導体基板１ａについてガラス基板４と反対側の面にある半導体基板１ａの裏面に対して、第１の配線３の一部上方に開口部を設けた不図示のレジストパターンをマスクとして等方性エッチングを行い開口部Ｋ１を形成するとともに、各半導体チップ１に分断する。これにより、境界Ｓの部分で逆Ｖ字型の溝が形成され、第１の絶縁膜２が露出した状態となる。このとき、開口部Ｋ１の上部、即ち、各半導体チップ１の端部である逆Ｖ字型の溝の角部は、角張った状態となっている。
【００１６】
図３において、前記半導体チップ１を被覆するように、ガラス基板４と反対側の面に対して、第２の絶縁膜６を形成する。本実施形態では、シランベースの酸化膜を３μｍ程度成膜する。
【００１７】
図４において、前記半導体チップ１において、ガラス基板４の反対側の面に不図示のレジストを塗布し、パターニングすることで開口部Ｋ２を形成する。前記レジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングし、第１の配線３の底面の一部を露出させる。
【００１８】
図５において、後に導電端子１１を形成する位置に対して垂直方向に見て重なる位置に柔軟性を有する緩衝部材７を形成する。尚、緩衝部材７は導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものである。尚、本実施形態では、緩衝部材７の材質として有機系のレジスト膜を用いて、半導体チップ上に当該レジスト膜を形成し、当該レジスト膜をパターニング形成しているが、緩衝性を有する材料のものであれば良く、種々の材質のものが適用できる。更に言えば、本発明は緩衝部材７の不使用を制限するものではない。
【００１９】
次に、図６において、前記ガラス基板４の反対側の面である半導体チップの裏面側に前記第２の絶縁膜６及び緩衝部材７を被覆するようにアルミニウム、アルミニウム合金または銅等の金属膜を形成し、当該金属膜をパターニングして第２の配線８を形成する。これにより、図６に示すように第１の配線３と第２の配線８が電気的に接続される。また、この金属膜のパターニング工程時に各半導体チップを識別するためのチップ識別マークを形成する。
【００２０】
本工程は本発明の特徴となる工程であり、ウエハ２０を構成する複数の半導体チップ２１に対して、第２の配線８と同一層から成る識別マークを形成するものである。本実施形態では、図９に示すように半導体チップ２１内の空き領域に２進数による識別マーク２２を形成している。
【００２１】
ここで、図９（ａ）はウエハの外観図で、図９（ｂ）は半導体チップの平面図で、図９（ｃ）は識別マークの形状を示す平面図である。図９（ａ）に示すようにウエハのオリフラ部を下にした状態で、Ｘ座標、Ｙ座標を規定している。そして、各半導体チップ２１の位置座標は、Ｘ座標に沿って紙面右側に移動することで１ずつ進み、またＹ座標に沿って紙面上側に移動することで１ずつ進むように設定されている。そのため、図９（ａ）の点線内に位置する隣り合った半導体チップ２１の位置情報は、以下の通りとなる。即ち、紙面左側の半導体チップ２１の識別マーク２２ａの位置座標（Ｘ，Ｙ）は、図９（ｃ）に示すように（０１１１０＝１４，０１１１０＝１４）となり、当該識別マーク２２ａの右隣りの識別マーク２２ｂの位置座標（Ｘ，Ｙ）は、図９（ｃ）に示すように（０１１１１＝１５，０１１１０＝１４）となる。
このように本発明では、ウエハ２０を構成する複数の半導体チップ毎に異なる形状の識別マーク２２を有しているため、後工程であるダイシング工程によりウエハ２０を複数の半導体チップ２１に分断し、それらの半導体チップ２１をピックアップした後も、ウエハ面内のどの位置にあった半導体チップ２１であるかを認識できるため、解析の際に、不良のウエハ面内依存性を調査することができる。
【００２２】
また、識別マーク２２は半導体チップ形成工程内の配線形成工程と同一工程により形成されることで、識別マーク２２を形成するための特別な工程を追加する必要はなく、配線パターニング用マスクのマスク変更だけで対応できる。しかも、当該識別マーク２２を二進数により識別するように形成しているため、比較的、識別マーク２２を小さくすることができ、本実施形態のようなウエハレベルＣＳＰのような微細なチップに対しても、各々識別マーク２２を形成することができる。
【００２３】
本発明の二進数のマークであれば、例えば数字から成るマークに比べると、およそ７０％も小さくできる。即ち、数字マーク３０では、図１１（ａ）に示すように最小デザインルールを□１個分とすると、座標Ｘ，Ｙのそれぞれ２桁の数字を表すときに必要な面積は縦５×横１５＝７５マスになり、これに対して、図１１（ｂ）に示すように二進数の識別マーク２２では、同じく縦３×横７（横７マスは、数字２桁（０〜９９）を表すのに７ビット（１２８）必要なため）＝２１マスになり、非常に配置スペースの効率が良くなります。なお、数字のマークは桁数を変更したり、周囲の余白部分を計算に入れる等、計算方法によって変化するものである。
【００２４】
また、本実施形態では識別マーク２２を第２の配線８と同一層から成る金属層から構成しているが、本発明はこれに制限されるものではなく、他の製造工程を経て半導体装置に形成される膜を用いることができる。例えば、後述する第２の配線８を被覆する保護膜１０と同一膜から成る識別マークを用いても良い。この場合、保護膜１０の下にダミーの配線層を形成することで水分や汚染等の侵入を防止する。
【００２５】
続いて、図７において、前記ガラス基板４の反対側の面に対して無電解メッキ処理を行い、第２の配線８上にＮｉ−Ａｕメッキ膜（不図示）を形成した後に、全面に保護膜１０を形成する。保護膜１０を形成するためには、ガラス基板４の反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体基板自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂を基板面上に広げる。これにより、第２の配線８の表面に保護膜１０を形成することができる。尚、保護膜１０の形成は、上述したスピン塗布法に限らず、スプレー塗布法を用いても良い。このスプレー塗布法によれば、より膜厚の均一な保護膜１０を形成することができる。
【００２６】
その後、導電端子１１を形成する部分の保護膜１０をレジストマスクを用いたエッチングにより除去して開口部を形成し、その部分に導電端子１１を形成する。前記導電端子１１は、半田バンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子１１の厚さを、１６０μｍから数μｍ〜数十μｍに減少させることができる。
【００２７】
そして、図８において、境界Ｓに沿ってダイシングを行い、各々の半導体装置１３に分離する。
また、本実施形態では、半導体チップ１の表面側にのみガラス基板４を有した半導体装置１３に本発明を適用した例を紹介したが、従来構造と同様に半導体チップ１の裏面側にもガラス基板を有した半導体装置に本発明を適用することを制限するものではない。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る識別マークを示す図である。
【図１０】従来の半導体装置の製造方法を示す断面図である。
【図１１】本発明と従来の識別マークの配置面積を比較するための平面図である。
【符号の説明】
【００２９】
１    半導体チップ
１ａ  半導体基板
２    第１の絶縁膜
３    第１の配線
４    ガラス基板
５    樹脂
６    第２の絶縁膜
８    第２の配線
１０  保護膜
１１  導電端子
１３  半導体装置
２０  ウエハ
２１  半導体チップ
２２  識別マーク
【図１】
2006100581.tif 000003
【図２】
2006100581.tif 000004
【図３】
2006100581.tif 000005
【図４】
2006100581.tif 000006
【図５】
2006100581.tif 000007
【図６】
2006100581.tif 000008
【図７】
2006100581.tif 000009
【図８】
2006100581.tif 000010
【図９】
2006100581.tif 000011
【図１０】
2006100581.tif 000012
【図１１】
2006100581.tif 000013