(57)【要約】【課題】  フレキシブル基板に形成された薄膜半導体装置が金属膜の内部応力の影響を受けにくい、転写元基板、半導体装置及びその製造方法等を提供する。【解決手段】  本発明の転写元基板(10)は、表面に剥離層(100b)が形成された基板(100a)と、基板上に剥離可能に形成される複数の薄膜半導体回路(D)と、基板上に形成される、薄膜半導体回路(D)を構成する成膜と同じ膜を含むプロセスモニタ部(PM)及び薄膜半導体回路(D)の外部接続端子部のうちの少なくともいずれかと、を含み、プロセスモニタ部及び外部接続端子部のうちの少なくともいずれかに含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターン(105)を小面積のパターンの集合によって構成してなる。【選択図】  図４
2006100744.tif 000002
【特許請求の範囲】
【請求項１】
表面に剥離層が形成された基板と、
前記基板上に剥離可能に形成される複数の薄膜半導体回路と、
前記基板上に形成される、前記薄膜半導体回路を構成する成膜と同じ膜を含むプロセスモニタ部及び前記薄膜半導体回路の外部接続端子部のうちの少なくともいずれかと、を含み、
前記プロセスモニタ部及び前記外部接続端子部のうちの少なくともいずれかに含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって構成してなる、転写元基板。
【請求項２】
前記相対的に残留応力の高い成膜は、タンタル、タングステン、クロムのうちのいずれかの金属薄膜である、請求項１に記載の転写元基板。
【請求項３】
可撓性基板と、
他の基板上で作製されて前記可撓性基板上に転写された薄膜半導体回路と該薄膜半導体回路の外部接続端子部と、を含み、
前記外部接続端子部に含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって構成してなる、薄膜半導体装置。
【請求項４】
前記相対的に残留応力の高い成膜は、タンタル、タングステン、クロムのうちのいずれかの金属薄膜である、請求項３に記載の薄膜半導体装置。
【請求項５】
転写元基板上に薄膜半導体回路を剥離可能に形成し、該薄膜半導体回路を直接に又は仮転写基板を介して転写先基板に転写することによって薄膜半導体装置を製造する薄膜半導体装置の製造方法であって、
前記転写元基板上に前記薄膜半導体回路を形成する際に、該薄膜半導体回路を構成する成膜と同じ膜を含むプロセスモニタ部及び前記薄膜半導体回路の外部接続端子部のうち少なくともいずれかを形成し、
前記プロセスモニタ部及び前記外部接続端子部のうち少なくともいずれかに含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって形成する、ことを特徴とする薄膜半導体装置の製造方法。
【請求項６】
前記小面積のパターンの一辺が１ｍｍを超えないことを特徴とする、請求項５に記載の薄膜半導体装置の製造方法。
【請求項７】
請求項５又は６に記載の製造方法により製造された薄膜トランジスタを表示画素の駆動素子として備える、電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に成膜の残留応力を軽減して薄膜半導体装置の信頼性を向上した薄膜半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
プラスチック等のフレキシブル（可撓性）基板上に薄膜トランジスタ（ＴＦＴ）回路を形成して表示装置を代表例とする薄膜半導体装置の製造が研究されている。プラスチック基板上にＴＦＴを配置するには「直接法」と「間接法」がある。
【０００３】
前者はプラスチック基板上にＴＦＴ回路を形成し、薄膜半導体装置を構成するものである。この方法では、プラスチック基板の耐熱性が低いために低温多結晶シリコン薄膜トランジスタの製造プロセスを通常の４００℃前後から１００℃前後に下げる必要がある。この場合、特に薄膜トランジスタのゲート絶縁膜の膜質を確保することが難しい。また、プラスチック基板の熱膨張係数が大きいため、アライメント精度を確保することも難しい。
【０００４】
後者はガラス基板上にＴＦＴ回路を形成して薄膜半導体装置を構成した後、この半導体装置をプラスチック基板に移動するものである。耐熱性の高いガラス基板上で通常の多結晶シリコン薄膜トランジスタの製造プロセスを行うため、上記のような不具合は解消される。このような薄膜半導体装置を基板間に移動する「転写法」を用いることでプラスチック等のフレキシブル基板上に薄膜半導体装置を形成することが可能となる。「転写法」の一例が、特開平１１−３１２８１１号公報に詳細に開示されている。
【特許文献１】特開平１１−３１２８１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、転写法によりフレキシブル基板上に形成された半導体装置においては、転写元基板（ガラス基板）にて成膜された各薄膜層に残留応力が残っている。この残留応力は金属薄膜層において顕著であり、特に、タンタル（Ｔａ）などの組成変化の生じやすい金属材料において残留応力が大きくなる傾向がある。この金属材料の残留応力はフレキシブル基板上の薄膜トランジスタ回路の変形、腐食割れ、機械的強度低下等の原因となる。
【０００６】
また、半導体回路を形成する場合には、工程管理のために基板上にプロセスモニタ及び外部接続端子部として比較的大面積（数ｍｍ□）の金属パターンを形成している。これらの大面積パターンもフレキシブル基板上の薄膜トランジスタ回路の変形、腐食割れ、機械的強度低下等の原因となる。
【０００７】
よって、本発明はフレキシブル基板に形成された薄膜半導体装置が金属膜の内部応力の影響を受けにくい、転写元基板、半導体装置及びその製造方法等を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明の転写元基板は、表面に剥離層が形成された基板と、上記基板上に剥離可能に形成される複数の薄膜半導体回路と、上記基板上に形成される、上記薄膜半導体回路を構成する成膜と同じ膜を含むプロセスモニタ部及び上記薄膜半導体回路の外部接続端子部のうちの少なくともいずれかと、を含み、上記プロセスモニタ部及び上記外部接続端子部のうちの少なくともいずれかに含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって構成してなる。
【０００９】
かかる構成とすることによって、相対的に大面積パターンになるプロセスモニタ部及び外部接続端子部の成膜の残留応力は分散化される。このため、機械的強度の弱いフレキシブル基板上に転写された後の薄膜半導体回路（トランジスタ回路）や可撓性基板のひび割れなどの不具合を解消可能となる。ここで、「残留応力」は膜（例えば、金属膜）内部に残留する応力のであり、内部応力とも呼ばれる。成膜される際に、堆積された膜材料は冷えて収縮しようとするが、これが既に固まった部分に対して引張り力として、膜表面に対しては内部に引き込む力として作用する。加工中の材料の変形、応力腐食割れの要因となる。
【００１０】
好ましくは、上記相対的に残留応力の高い成膜は金属膜であり、タンタル、タングステン、クロムのうちのいずれかである。例えば、タンタルなどの組成変化を起こし易い、残留応力の大きい金属材料の大面積パターンを細分化する。
【００１１】
かかる構成とすることによって、金属パターンによる残留応力は分散化され、フレキシブル基板上の薄膜トランジスタ回路の機械的強度が向上する。
【００１２】
好ましくは、上記残留応力の高い成膜のパターンを構成する小面積パターンの一辺が１ｍｍを超えない。それにより、当該成膜の残留応力の大きさを抑制することが可能となる。
【００１３】
また、本発明の薄膜半導体装置は、可撓性基板と、他の基板上で作製されて上記可撓性基板上に転写された薄膜半導体回路と該薄膜半導体回路の外部接続端子部と、を含み、上記外部接続端子部に含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって構成してなる。
【００１４】
かかる構成とすることによって、相対的に大面積パターンになるプロセスモニタ部及び外部接続端子部の成膜の残留応力は分散化される。このため、機械的強度の弱いフレキシブル基板上に転写された後の薄膜半導体回路（トランジスタ回路）や可撓性基板のひび割れなどの不具合を解消可能となる。
【００１５】
好ましくは、上記相対的に残留応力の高い成膜は、タンタル、タングステン、クロムのうちのいずれかの金属薄膜である。
【００１６】
好ましくは、上記小面積のパターンの一辺が１ｍｍを超えない。それにより、当該成膜の残留応力の大きさを抑制することが可能となる。
【００１７】
また、本発明の薄膜半導体装置の製造方法は、転写元基板上に薄膜半導体回路を剥離可能に形成し、該薄膜半導体回路を直接に又は仮転写基板を介して転写先基板に転写することによって薄膜半導体装置を製造する薄膜半導体装置の製造方法において、上記転写元基板上に上記薄膜半導体回路を形成する際に、該薄膜半導体回路を構成する成膜と同じ膜を含むプロセスモニタ部及び上記薄膜半導体回路の外部接続端子部のうち少なくともいずれかを形成し、上記プロセスモニタ部及び上記外部接続端子部のうち少なくともいずれかに含まれる複数の成膜のうち、相対的に残留応力の高い成膜のパターンを小面積のパターンの集合によって形成する。
【００１８】
かかる構成とすることによって、相対的に大面積パターンになるプロセスモニタ部及び外部接続端子部の成膜の残留応力は分散化される。このため、機械的強度の弱い転写先基板（例えば、フレキシブル基板）上に転写された後の薄膜半導体回路（トランジスタ回路）や転写先基板のひび割れなどの不具合を解消可能となる。
【００１９】
好ましくは、上記小面積のパターンの一辺が１ｍｍを超えない。それにより、当該成膜の残留応力の大きさを抑制することが可能となる。
【００２０】
また、本発明の電気光学装置は、上記の方法により製造された薄膜トランジスタを表示画素の駆動素子として備える。ここで、電気光学装置とは、電気的作用によって発光あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子としては、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子が挙げられ、これを備えた表示装置等を電気光学装置という。
【００２１】
また、本発明の電子機器は、上記電気光学装置あるいは上記薄膜半導体装置を備える。電子機器は、例えば、電気光学装置を表示部として用いる電子機器であり、ここで、電子機器には、ビデオカメラ、テレビ、大型スクリーン、携帯電話、パーソナルコンピュータ、携帯型情報機器（いわゆるＰＤＡ）、その他各種のものが含まれる。
【発明の効果】
【００２２】
本発明によれば、大面積パターンの成膜の残留応力が低減される。
【発明を実施するための最良の形態】
【００２３】
本発明の実施例においては、可撓性基板に形成された薄膜半導体装置の成膜のうちのタンタルＴａなどの残留応力の大きい膜の相対的に大きい面積のパターンを細分化し、タンタンル層の残留応力を小さくする。それにより、強固なガラス基板上に作成された薄膜半導体回路が可撓性基板に剥離転写法によって転写された後に、（タンタル層などの）残留応力が大きい膜の残留応力が顕在化することによって可撓性基板の薄膜半導体装置や当該基板にひび割れが発生しないようにする。
【００２４】
図１は、剥離転写法に使用される転写元基板１０の例を平面図で示している。転写元基板１０は、水晶ガラス基板の上に図示しないアモルファスシリコンなどの剥離層を形成し、この剥離層上に薄膜半導体回路Ｄが形成されている。転写元基板１０の所定のサンプリング位置（中央位置、外周位置など）には、プロセスモニタＰＭが設けられている。プロセスモニタＰＭは、後述のように、薄膜半導体回路（例えば、薄膜トランジスタ回路）Ｄの製造過程における成膜の状態やコンタクトホールの開口状態などをモニタする部分である。この部分では、モニタパターンの顕微鏡観察を可能とするために、１〜５ｍｍ程度の比較的に大きいパターンが形成される。このため、堆積された膜、特に金属膜の残留応力が大きくなりやすい。
【００２５】
図２は、矩形金属膜パターンの１辺の長さと残留応力の関係の一例を示すグラフである。この例では、図示しない可撓性基板に薄膜半導体回路を転写した場合の残留応力の許容値に対応する金属膜パターンの１辺の長さは１ｍｍである。従って、１〜５ｍｍ□程度のモニタパターンでプロセスモニタＰＭを構成した場合には、機械的強度の高いガラス基板１００から機械的強度の弱い可撓性基板に薄膜半導体回路Ｄを転写したとたんに可撓性基板及び薄膜半導体回路Ｄは当該金属膜の残留応力の影響を受ける。
【００２６】
また、後述のように薄膜半導体回路Ｄと外部回路とを接続する外部接続端子にも比較的に大きい面積の金属パターンが形成される。この部分も同様に金属膜の残留応力の影響を受ける。
【００２７】
そこで、本発明は残留応力の影響が無視出来なくなる残留応力の許容値に相当するパターンサイズ以下の小面積パターンの集合によって所要の面積のモニタパターンや外部接続電極パターンを構成する。
【実施例１】
【００２８】
図３及び図４は、上述した転写元基板１０に形成されるプロセスモニタＰＭの一例を示している。図３はプロセスモニタＰＭのパターンを基板上方から見た平面図であり、図４は図１中のプロセスモニタＰＭのＡ−Ａ’方向における断面を示す断面図である。図３及び図４において、対応する部分には同一符号を付している。
【００２９】
プロセスモニタＰＭは、前述のように、半導体回路製造工程（例えば、薄膜トランジスタ回路の製造工程）等における成膜の膜厚、表面状態、段差やコンタクトホールの開口状態などを顕微鏡などのツールを使用して観察して、薄膜半導体装置の形成状態を間接的に判断するために使用される。
【００３０】
一例として示されるプロセスモニタＰＭは、図３及び図４に示すように、ガラス基板１００ａ上に、剥離層１０１ｂ、絶縁層１０１、多結晶シリコン層１０２、ゲート絶縁層１０３、絶縁層１０４、ゲート電極１０５、ソース・ドレイン電極１０６、コンタクトホール１０７によって構成されている。
【００３１】
剥離層１０１ｂは、例えば、ＣＶＤ法によって堆積された非晶質シリコンによって形成される。非晶質シリコンはガラス基板側１００ａからの図示しないレーザ照射によって破壊され、上部に形成される薄膜回路（半導体装置）をガラス基板１００ａから剥離可能とする。
【００３２】
剥離層１０１ｂの上部に形成される絶縁層１０１は、例えば、ＣＶＤ法によって堆積された酸化シリコンや窒化シリコンによって構成される。絶縁層１０１は、剥離層１００ｂの剥離破壊が上部の薄膜回路に及ぶことを防止すると共に薄膜回路の電気回路の絶縁を確保している。
【００３３】
多結晶シリコン層１０２は、例えば、ＣＶＤ法によってシリコン層を形成し、レーザを照射して多結晶シリコン層とする。この多結晶シリコン層１０２をパターニングして得られる。多結晶シリコン層１０２は後述のゲート電極１０５あるいはコンタクトホールのエッチングストッパとして機能している。
【００３４】
多結晶シリコン層１０２の上に形成されるゲート絶縁膜１０３は、例えば、ＴＥＯＳ（テトラエトキシオキシドシラン）を用いたＣＶＤ法によって堆積された酸化シリコンによって形成される。
【００３５】
ゲート電極１０５は、例えば、高融点金属のタンタル（Ｔａ）をスパッタ法によって堆積し、四角形にパターニングして形成される。該パターンは顕微鏡による目視が可能なように一辺が２ｍｍ以上の適当な大きさとされる。このゲート電極１０５のパターニングの際に、エッチングによって四角形パターンに０．１ｍｍ以下（０．１ｍｍを超えない）の間隙（スリット）１２０が格子状に形成される。ゲート電極１０５のエッチングは多結晶シリコン層１０２によって停止する。それにより、ゲート電極部分１０５は１辺が０．５ｍｍ以下、あるいは１ｍｍ以下の四角形の小面積パターンの集合として形成される。これにより、タンタルの残留応力は分散される。
【００３６】
絶縁層１０４は、層間絶縁膜あるいは保護膜に相当するものであり、例えば、シリコン酸化膜によって構成される。絶縁層１０４はエッチングによってゲート電極１０５上にコンタクトホール１０７を開口する。なお、コンタクトホール形成の際のエッチングによってゲート電極１０５に間隙１２０を形成しても良い。この場合にも多結晶シリコン層１０２はエッチングストッパとして機能する。
【００３７】
ソース・ドレイン電極１０６は、コンタクトホール１０７及び絶縁層１０８を覆うように、例えば、スパッタ法にてアルミニウム（Ａｌ）を堆積し、これをパターニングすることによって形成される。
【００３８】
上述した第１の実施例では、薄膜トランジスタのゲート電極材料として高融点金属であるタンタル（Ｔａ）が用いられている。ソース・ドレイン電極材料としてアルミニウム（Ａｌ）が用いられている。プロセスモニタ部ＰＭでは、いずれの金属においても膜厚測定器が測定し得る、また、金属顕微鏡による目視可能なパターン面積が必要である。具体的には、一辺が２ｍｍ以上であることが望ましい。こうした場合にはタンタル（Ｔａ）の残留応力が大きいため、転写元基板から可撓性基板に剥離転写後に、転写薄膜回路や基板に変形、ひび割れが生じやすい。本実施例では、ゲート電極材料であるタンタル（金属）パターンが細分化されている。それにより、タンタルパターンの残留応力が分散され、変形などの不具合は生じにくくなる。
【００３９】
図７は、従来のプロセスモニタを比較例として示している。同図において図３と対応する部分には同一符号を付している。上述のように実施例のプロセスモニタと従来のプロセスモニタとの違いはゲート電極材料であるタンタルのモニタパターンが細分化（小面積パターンの集合化）されていることである。これにより、タンタルパターンの残留応力が分散され、フレキシブル基板に転写された際の機械的強度が向上する。なお、間隔（スリット）１２０の幅は膜厚測定に影響のない程度、例えば、０．１ｍｍ以下としている。
【実施例２】
【００４０】
図５及び図６は、上述した転写元基板１０の半導体装置Ｄに形成される外部接続端子（ＰＡＤ）の一例を示している。図５は外部接続端子のパターンを基板上方から見た平面図であり、図６は図５中の外部接続端子のＢ−Ｂ’方向における断面を示す断面図である。両図において図３及び図４と対応する部分には同一符号を付している。
【００４１】
外部接続端子は、転写先基板（例えば、可撓性基板）に剥離転写された薄膜半導体装置と外部回路（あるいは転写先基板）との接続のために必要となる。
【００４２】
一例として示される外部接続端子は、図６及び図７に示すように、ガラス基板１００ａ上に、剥離層１００ｂ、絶縁層１０１、多結晶シリコン層１０２、ゲート絶縁層１０３、絶縁層１０４、ゲート電極１０５、ソース・ドレイン電極１０６、第１のコンタクトホール１０７、絶縁層１０８、絶縁層１０８に開口された第２のコンタクトホール１０９、透明な画素電極（外部接続部）１１０によって構成されている。
【００４３】
剥離層１０１ｂは、例えば、ＣＶＤ法によって堆積された非晶質シリコンによって形成される。非晶質シリコンはガラス基板側１００ａからの図示しないレーザ照射によって破壊され、上部に形成される薄膜回路（半導体装置）をガラス基板１００ａから剥離可能とする。
【００４４】
剥離層１０１ｂの上部に形成される絶縁層１０１は、例えば、ＣＶＤ法によって堆積された酸化シリコンや窒化シリコンによって構成される。絶縁層１０１は、剥離層１００ｂの剥離破壊が上部の薄膜回路に及ぶことを防止すると共に薄膜回路の電気回路の絶縁を確保している。
【００４５】
多結晶シリコン層１０２は、例えば、ＣＶＤ法によってシリコン層を形成し、レーザを照射して多結晶シリコン層とする。この多結晶シリコン層１０２をパターニングして得られる。多結晶シリコン層１０２は後述のゲート電極１０５あるいはコンタクトホールのエッチングストッパとして機能している。
【００４６】
多結晶シリコン層１０２の上に形成されるゲート絶縁膜１０３は、例えば、ＴＥＯＳ（テトラエトキシオキシドシラン）を用いたＣＶＤ法によって堆積された酸化シリコンによって形成される。
【００４７】
ゲート電極１０５は、例えば、高融点金属のタンタル（Ｔａ）をスパッタ法によって堆積し、四角形（長方形）にパターニングして形成される。該パターンは顕微鏡による目視が可能なように一辺が２ｍｍ以上の適当な大きさとされる。このゲート電極１０５のパターニングの際に、エッチングによって四角形パターンに０．１ｍｍ以下（０．１ｍｍを超えない）の間隙（スリット）１２０が格子状に形成される。ゲート電極１０５のエッチングは多結晶シリコン層１０２によって停止する。それにより、ゲート電極部分１０５は１辺が０．５ｍｍ以下、あるいは１ｍｍ以下の四角形の小面積パターンの集合として形成される。これにより、タンタルの残留応力は分散される。
【００４８】
絶縁層１０４は、層間絶縁膜あるいは保護膜に相当するものであり、例えば、シリコン酸化膜によって構成される。絶縁層１０４はエッチングによってゲート電極１０５上にコンタクトホール１０７を開口する。なお、コンタクトホール形成の際のエッチングによってゲート電極１０５に間隙１２０を形成しても良い。この場合にも多結晶シリコン層１０２はエッチングストッパとして機能する。
【００４９】
ソース・ドレイン電極１０６は、第１のコンタクトホール１０７及び絶縁層１０８を覆うように、例えば、スパッタ法にてアルミニウム（Ａｌ）を堆積し、これをパターニングすることによって形成される。
【００５０】
絶縁層１０８は、例えば、ＣＶＤ法によって酸化シリコンをソース・ドレイン電極１０６及び絶縁層１０４上に堆積することによって形成される。ソース・ドレイン電極１０６上の絶縁層１０８をエッチングして第２のコンタクトホール１０９を開口し、ソース・ドレイン電極１０６を露出する。この上に、スパッタ法によってＩＴＯを堆積し、パターニングして透明な画素電極（外部接続部）１１０を形成する。この画素電極１１０部分が外部接続端子となっている。ゲート電極材料、ソース・ドレイン電極材料及び画素電極材料が積層された構造となっており、端子部以外との高さの差を積極的に設けることで実装を容易にしている。
【００５１】
上述した第２の実施例でも、第１の実施例と同様、ゲート電極材料としてタンタルが用いられており、ソース・ドレイン電極材料としてアルミニウムが用いられている。画素電極には透明電極としてＩＴＯが用いられている。いずれの金属においても、実装部として比較的に大面積を必要とする。例えば、長手方向で１〜２ｍｍ程度のサイズが望まれる。
【００５２】
図８は、従来の外部接続端子を比較例として示している。同図において図５と対応する部分には同一符号を付している。
【００５３】
図８に示される従来の外部端子と第２の実施例との違いはゲート電極材料であるタンタンルのパターンが細分化されていることである。これにより、タンタルパターンの残留応力が分散され、フレキシブル基板に転写された際の機械的強度が向上する。なお、間隙（スリット）の幅は実装に影響のない程度、具体的には、０．０５ｍｍ以下としている。
【００５４】
以上説明したように本発明の実施例では、転写法によりフレキシブル基板上に半導体装置を形成するにあたり、転写元基板においてタンタル等の残留応力の大きい金属材料の大面積パターンを、機能を損なわない範囲で予め細分化する。これにより、金属パターンによる残留応力が分散され、フレキシブル基板に転写された薄膜トランジスタ回路やフレキシブル基板の変形やひび割れが防止可能となる。また、特別なプロセスを設けずに薄膜回路や可撓性基板の機械的強度を相対的に向上させることが可能となる。
【００５５】
本発明の製造方法により得られた薄膜半導体装置は電気光学装置を備える各種の電子機器に適用可能である。図９に電気光学装置を適用可能な電子機器の例を挙げる。同図（Ａ）は携帯電話への適用例であり、携帯電話２３０は、アンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置１０を携帯電話２３０の表示部として利用可能である。同図（Ｂ）はビデオカメラへの適用例であり、ビデオカメラ２４０は、受像部２４１、操作部２４２、音声入力部２４３、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は、ファインダーや表示部として利用可能である。同図（Ｃ）は携帯型パーソナルコンピュータへの適用例であり、コンピュータ２５０は、カメラ部２５１、操作部２５２、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は、表示部として利用可能である。
【００５６】
同図（Ｄ）はヘッドマウントディスプレイへの適用例であり、ヘッドマウントディスプレイ２６０は、バンド２６１、光学系収納部２６２及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は画像表示源として利用可能である。同図（Ｅ）はリア型プロジェクターへの適用例であり、プロジェクター２７０は、筐体２７１に、光源２７２、合成光学系２７３、ミラー２７４、ミラー２７５、スクリーン２７６、及び本発明の電気光学装置１０を備えている。このように本発明の電気光学装置は画像表示源として利用可能である。同図（Ｆ）はフロント型プロジェクターへの適用例であり、プロジェクター２８０は、筐体２８２に光学系２８１及び本発明の電気光学装置１０を備え、画像をスクリーン２８３に表示可能になっている。このように本発明の電気光学装置は画像表示源として利用可能である。
【００５７】
上記例に限らず本発明の電気光学装置１０は、アクティブマトリクス型の表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００５８】
図１０（Ａ）はテレビジョンへの適用例であり、当該テレビジョン３００は本発明に係る電気光学装置２００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１２（Ｂ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は本発明に係る電気光学装置２００を備えている。
【図面の簡単な説明】
【００５９】
【図１】図１は、転写元基板に形成されるプロセスモニタを説明する説明図である。
【図２】図２は、基板に成膜される金属膜のサイズと残留応力の傾向を説明するグラフである。
【図３】図３は、本発明に係るプロセスモニタの例を説明する説明図（平面図）である。
【図４】図４は、図３に示すプロセスモニタのＡ−Ａ’方向における断面図である。
【図５】図５は、本発明に係る接続パットの例を説明する説明図ある。
【図６】図６は、図５に示す接続パットのＢ−Ｂ’方向における断面図である。
【図７】図７は、従来のプロセスモニタの例を説明する説明図である。
【図８】図８は、従来の接続パットの例を示す説明図ある。
【図９】図９は、本発明が適用可能な電子機器の例を説明する説明図である。
【図１０】図１０は、本発明が適用可能なテレビジョン（電子機器）の例を説明する説明図である。
【符号の説明】
【００６０】
１０  転写元基板１０ａ  ガラス基板、１００ａ  剥離層、１０１，１０４，１０８  絶縁層、１０２  多結晶シリコン層、１０３  ゲート絶縁層、１０５  ゲート電極（タンタンル）、１０６  ソース・ドレイン電極（アルミニウム）、１１０  画素電極（ＩＴＯ）
【図１】
2006100744.tif 000003
【図２】
2006100744.tif 000004
【図３】
2006100744.tif 000005
【図４】
2006100744.tif 000006
【図５】
2006100744.tif 000007
【図６】
2006100744.tif 000008
【図７】
2006100744.tif 000009
【図８】
2006100744.tif 000010
【図９】
2006100744.tif 000011
【図１０】
2006100744.tif 000012