(57)【要約】【課題】  細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供すること。【解決手段】  基板１上に下地絶縁膜２、下地バリア層３、銅シード層４を順次成膜したのち、この銅シード層４上にフォトレジスト層５の配線溝６パターンを形成し、この配線溝６の底部に露出した銅シード層４上に銅配線層７を形成し（図２（ａ））、この層７上に保護層８を形成したのちこの層８をマスクとしてフォトレジスト層５、銅シード層４、下地バリア層３を順次エッチングして図２（ｅ）に示す銅配線層７のパターンを形成する。この層７からの銅の拡散を防止するため表面に層間絶縁層を形成する。【選択図】図２
2006135058.tif 000002
【特許請求の範囲】
【請求項１】
基板上に銅シード層を形成する工程と、
前記銅シード層上に予め定められたパターンの銅配線層を形成する工程と、
前記銅配線層に接触される領域以外の前記銅シード層を除去するに際し、
少なくとも前記銅配線層上に保護層を形成する工程と、
前記保護層をマスクとして前記銅シード層をドライエッチングする工程と、
を具備してなることを特徴とする銅配線層の形成方法。
【請求項２】
前記基板と前記銅シード層間に下地バリア層を形成する工程と、
前記保護層をマスクとして前記銅シード層をドライエッチングした後に前記下地バリア層をドライエッチングする工程と
を具備してなることを特徴とする請求項１に記載の銅配線層の形成方法。
【請求項３】
前記保護層をマスクとして前記銅シード層をエッチングした後に、前記銅シード層及び前記銅配線層の露出する表面に銅の拡散を防止するキャッピングメタル層を形成する工程と
を具備してなることを特徴とする請求項1又は２に記載の銅配線層の形成方法。
【請求項４】
前記保護層をマスクとして前記銅シード層をエッチングした後に、前記銅シード層及び前記銅配線層の露出する表面に銅の拡散を防止する層間絶縁層を形成する工程と
を具備してなることを特徴とする請求項1又は２に記載の銅配線層の形成方法。
【請求項５】
前記保護層をマスクとして前記銅シード層をドライエッチングした後に、前記保護層をエッチングする工程を具備してなることを特徴とする請求項1に記載の銅配線層の形成方法。
【請求項６】
前記保護層をマスクとして前記銅シード層および下地バリア層をドライエッチングした後に、前記保護層をエッチングする工程を具備してなることを特徴とする請求項２に記載の銅配線層の形成方法。
【請求項７】
予め定められたパターンの銅配線層の形成は、前記銅シード層上にレジスト層を前記銅配線層より厚く形成する工程と、
前記レジスト層を前記銅配線層の形状に配線溝を形成する工程と、
前記エッチング溝に銅配線層を前記配線溝の深さより浅く成膜する工程と、
前記レジスト層をエッチングして銅配線層を形成する工程と
からなることを特徴とする請求項1〜６のいずれか１項に記載の銅配線層の形成方法。
【請求項８】
前記銅シード層は、主に（１１１）に配向していることを特徴とする請求項1〜７のいずれか１項に記載の銅配線層の形成方法。
【請求項９】
前記銅シード層の平均結晶粒径は、少なくとも０．２５μｍ以上であることを特徴とする請求項1〜８のいずれか１項に記載の銅配線層の形成方法。
【請求項１０】
半導体基板上にソース領域、ドレイン領域、チャネル領域を形成し、このチャネル領域上にゲート絶縁膜を形成したのち、ゲート電極、ソース電極、ドレイン電極およびそれらの配線層を形成するに際し、
銅を主成分とする銅シード層を形成する工程と、
前記銅シード層上に予め定められたパターンの銅配線層を形成する工程と、
前記銅配線層上に保護層を形成する工程と、
前記保護層をマスクとして前記銅シード層を除去する工程と
を具備してなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗、微細配線が可能な銅配線層の形成方法および半導体装置の製造方法に係り、特に液晶表示装置に代表される表示装置やＵＬＳＩ等の半導体装置等の製造に用いて好適な方法である。
【背景技術】
【０００２】
一般に、ＬＳＩやＵＬＳＩに代表される半導体装置における配線材料としては、アルミニウム（Ａｌ）やその合金を用いた配線や電極が主流となっている。しかし、近年の集積度の向上による微細化、細線化等の要求や、動作スピードの向上の要求等により、Ａｌ配線よりも抵抗が低く、且つエレクトロマイグレーションやストレスマイグレーション等の耐性が高い特性を有する銅（Ｃｕ）を次世代の配線及び電極の材料として採用することが検討されている。
【０００３】
さらに、液晶表示装置等に代表される表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動用ドライバ回路や画素内メモリといった様々な付加機能を搭載するモノリシック化等の要求によって、半導体分野と同様に低抵抗な配線の要求が高まってきている。
【０００４】
微細な銅の配線加工は、Ａｌ配線の形成技術と同様に、ＰＥＰ（Photo Engraving Process:写真食刻工程、所謂フォトリソグラフィー）によるマスキング技術と、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法等のエッチング技術とを単に組み合わせても、実現が困難であった。つまり、銅のハロゲン化物の蒸気圧は、Ａｌのハロゲン化物に対して非常に低く、蒸発しにくいため、ＲＩＥ等のエッチング技術を用いて銅をエッチングする場合には、基板温度を摂氏２００〜３００度以上にする必要があり実用化には課題が多い。また、通常のフォトレジストマスクではなく、ＳｉＯ２やＳｉＮｘによるマスクを使用する必要もある。
【０００５】
そこで、銅配線層の形成方法としては、例えば特許文献１や特許文献２に開示されているダマシン法を用いた銅配線層の形成方法が提案されている。このダマシン法は、次のようなプロセスで銅配線層を形成する方法である。まず、基板上に絶縁層として酸化シリコン層を形成し、この絶縁層に対して、あらかじめ所望の配線パターンの配線溝を形成する。次に、銅が上記酸化シリコン層中に拡散するのを防止するために銅配線層の下地層としてＴａＮ、Ｔａ、ＴｉＮ等の拡散防止層を形成する。
【０００６】
この拡散防止層の上に配線溝を埋め込むようにスパッタリング法等のＰＶＤ（Physical Vapor Depositon）法、めっき法又は、有機金属材料を用いたＣＶＤ（Chemical Vapor Depositon：化学気相成長）法等の種々の手法を用いて、銅配線層となる銅薄層を溝内部に埋め込み且つ絶縁層上の全面に亘って形成する。その後、銅薄層を基板表面側から下層の絶縁層が露出する（溝部分の開口端面）までＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨法）等の研磨法やエッチバック等の手段を用いて除去し、溝に埋め込まれた銅からなる配線パターンが形成される。更に、拡散防止機能を有する絶縁層もしくは金属層を用いて銅配線上に形成するのがダマシン法である。
【０００７】
【特許文献１】特開２００１−１８９２９５公報
【特許文献２】特開平１１−１３５５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された技術を含む上記ダマシン法には、以下に挙げるような課題がある。上記ダマシン法は、少なくとも配線を埋め込むための溝を形成する溝加工工程の他に、金属拡散防止層、金属シード層、金属配線層及び研磨停止膜を形成するための成膜工程、フォトリソグラフィー工程、エッチング工程、研磨工程が必要であり、製造工程が煩雑となり、製造コストを高くしている。
【０００９】
また、配線抵抗を低減するためには、配線の断面積を大きくする必要があるが、集積化の制約から、アスペクト比の高い（つまり、幅や径が狭く深い）溝やビアホールを採用すると、銅の埋め込み性が低下する。また、銅薄層を基板全面に成膜した後に、不要部分を除去するというＣＭＰ工程等は、処理時間が長く掛かりスループットを悪くしている。
【００１０】
さらに、直径１２インチ等の大口径半導体ウエハサイズに対応する大型のＣＭＰ装置が開発されているが、上記半導体ウエハよりも大面積で角型のガラス基板を用いる表示装置のための製造装置は、実用化されていない。また、表示装置例えば、大型液晶表示装置の場合は、上記ＣＭＰによる全面研磨やエッチング法による除去が可能であったとしても、配線として利用される銅薄層部分は、ガラス基板の面積に比較して非常に小さいために、成膜された銅薄層の大部分は除去され、廃棄される。この結果、材料として高価な銅の利用効率は、非常に悪くなり、高コストになる影響で製品価格も高くなる。
【００１１】
本発明者は、銅材料の利用効率を向上させる省資源対応のプロセス、微細銅配線層の形成プロセスおよび大型基板（表示画面）の場合でも銅めっき層を形成できるプロセスなどの開発を行っている。例えば、大型基板（表示画面）の銅めっき層の形成は、レジストを用いた選択無電解銅めっきプロセスを適用することを検討している。無電解銅めっき膜を形成するプロセスでは、無電解銅めっき膜を形成する前に銅シード層を形成しておくことで、液晶等の表示装置で用いられる４００ｎｍ程度の低配線膜厚でも低比抵抗値の銅配線薄膜を形成でき、レジスト除去後不要部分の銅シード層をエッチングする方法を開発している。
【００１２】
しかし、銅シード層をエッチングする方法として、例えば、大型基板（表示画面）のエッチング方法は、銅エッチング液を用いたエッチングが、基板の大きさに制限なくエッチング処理することができ好適である。しかし、銅エッチング液によるエッチングは、配線幅が細く、配線間隔の狭い配線の場合、配線の底部やこの配線のコーナ部にエッチング残渣を生じやすく、所望する形状のエッチングをすることができない。所望する形状のエッチング溝ができないことは、形成された配線に断面積が小さくなる部分が生ずる課題がある。
【００１３】
即ち、銅エッチング液によるエッチング法を用いた細線状の配線の形成は、電流容量をとれないばかりでなく、断線の発生を招く恐れがあり、歩留悪化の一つの要因となる。さらに、銅配線層に接触する領域以外の銅シード層をエッチングする工程は、銅配線薄膜の表面も同時にエッチングされるため銅配線厚の膜減りや表面荒れが生じるという課題があった。
【００１４】
本発明は、上記点に対処してなされたもので、細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明の銅配線層の形成方法、半導体装置の製造方法は、
次のようにして解決したものである。
【００１６】
この発明の銅配線層の形成方法は、基板上に銅シード層を形成する工程と、前記金属シード層上に予め定められたパターンの銅配線層を形成する工程と、前記銅配線層に接触される領域以外の前記銅シード層を除去するに際し、少なくとも前記銅配線層上に保護層を形成する工程と、前記保護層をマスクとして前記銅配線層に接触される領域以外の前記銅シード層をドライエッチングする工程とを具備してなることを特徴とする。
【００１７】
銅配線層の形成方法の特徴とするところは、前記銅シード層を形成する前に下地バリア層を形成する工程と、前記銅配線層に接蝕される領域以外の前記銅シード層をドライエッチングした後に前記下地バリア層をドライエッチングする工程とを具備することである。
【００１８】
銅配線層の形成方法の特徴とするところは、前記銅配線層に接蝕される領域以外の前記銅シード層をエッチングした後に、前記銅シード層及び前記銅配線層の露出する表面を覆うキャッピングメタル層を形成する工程とを具備することである。
【００１９】
銅配線層の形成方法の特徴とするところは、前記銅配線層に接蝕される領域以外の前記銅シード層もしくは下地バリア層をドライエッチングした後に、前記保護層をエッチングする工程を具備することである。
【００２０】
銅配線層の形成方法の特徴とするところは、予め定められたパターンの銅配線層の形成は、前記銅シード層上にレジスト層を前記銅配線層より厚く形成する工程と、前記レジスト層を前記銅配線層の形状に配線溝を形成する工程と、前記配線溝に銅層を前記配線溝の深さより浅く成膜する工程と、前記レジスト層を除去して銅配線層を形成する工程とからなることである。
【００２１】
銅配線層の形成方法の特徴とするところは、前記銅シード層は、主に（１１１）に配向していることである。銅配線層の形成方法の特徴とするところは、前記銅シード層の平均結晶粒径は、少なくとも０．２５μｍ以上であることである。
【００２２】
本発明の半導体装置の製造方法は、半導体基板上にソース領域、ドレイン領域、チャネル領域を形成し、このチャネル領域上にゲート絶縁膜を介してゲート電極を形成し、ソース電極、ドレイン電極、ゲート電極およびそれらの配線層を形成するに際し、銅を主成分とする銅シード層を形成する工程と、前記銅シード層上に予め定められたパターンの銅配線層を形成する工程と、少なくとも前記銅配線層上に保護層を形成する工程と、前記保護層をマスクとして前記銅配線層に接合される領域以外の前記銅シード層および下地バリア層をドライエッチングする工程と、を具備してなることを特徴とする。
【発明の効果】
【００２３】
本発明の方法によれば、細りのない所望する断面積の銅配線を形成することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明銅配線層の形成方法の、第１の実施形態について図１および図２を参照して詳細に説明する。図１は、配線溝を形成する工程までを工程順に説明するための断面図である。図２は、図１の工程により形成された配線溝に配線パターンを形成する工程を工程順に説明するための断面図である。図１および図２には、同一部分には、同一符号を附与し、その重複説明は省略する。この明細書での銅配線層とは、集積回路や表示装置などにおいて、回路素子例えばトランジスタ間を電気的に接続する電気的配線およびトランジスタの電極や端子も含むものとする。
【００２５】
基板は、導電体、絶縁体、半導体のいずれでもよい。基板１例えばガラス基板上には、図１（ａ）に示すようにこの基板１からの不純物の浸透を防止するために下地絶縁層２例えばＳｉＮ（窒化シリコン）膜が膜厚例えば３００ｎｍ設けられる。このＳｉＮ膜は、例えばプラズマＣＶＤ法により形成することができる。下地絶縁層２上には、下地バリア層３が図１（ｂ）に示すように成膜される。下地バリア層３としては、銅の拡散を抑制し、かつ、下地絶縁層２との密着性を向上させる例えばＴａ、ＴａＮ、ＴｉＮ、ＴａＳｉＮ等の少なくとも１つの層からなるバリアメタルである。
【００２６】
これらのバリアメタルは、下地絶縁層２上にスパッタリング法により厚さ例えば３０ｎｍ程度形成される。更に下地バリア層３上には、銅を主成分とする金属シード層例えば銅シード層４が図１（ｃ）に示すように成膜される。この銅シード層４の成膜法は、例えばスパッタリング法である。銅シード層４は厚さ例えば３０ｎｍ乃至３００ｎｍに形成される。銅シード層４は、結晶面の結晶方位が主として（１１１）に配向し、平均結晶粒径が０．２５μｍ以上の銅を主成分とする層であることが望ましい。
【００２７】
次に、銅シード層４上には、図１（ｄ）に示すようにフォトレジスト層５が成膜される。このフォトレジスト層５の成膜法は、例えばスピンコーティング法であり、フォトレジスト層５の膜厚は、例えば１．２μｍ形成である。このフォトレジスト層５の膜厚は、後の工程により形成される銅配線層の厚さより厚く形成するとよい。
【００２８】
フォトレジスト層５が塗布・硬化された基板１は、露光装置に搬入され、予め定められた電極パターンや所望の配線形成パターンの露光用マスクを用いて上記フォトレジスト層４に投影され、露光される。露光後、次に、上記フォトレジスト層５に現像工程を実施することにより図１（ｅ）に示すようにフォトレジスト層５には、配線パターン領域の配線溝６のパターンが形成される。この配線溝６の底面には、銅シード層４の表面が露出する。
上記配線溝６の溝幅は、例えば溝幅が１μｍである。
【００２９】
次に、上記配線溝６の露出した銅シード層４上には、図２（ａ）に示すように銅を主成分とする金属配線層例えば銅配線層７が成膜される。この銅配線層７の成膜法は、基板１の１辺サイズが１メートルを越える角型基板でも均一に成膜できるように無電解めっき法を用いることが望ましい。銅配線層７の厚さは、例えば配線溝６の深さよりも浅く例えば４００ｎｍである。銅の無電解めっき工程は、銅が露出しているフォトレジスト層４の表面にめっきされず、図２（ａ）に示すように露出している銅シード層４の表面上のみに成膜される。
【００３０】
このとき、銅シード層４の上に形成された銅（めっき）配線層７は、エピタキシャル成長する。このために、主として銅シード層４の結晶方位が（１１１）であり、銅シード層４の平均結晶粒径が大きい方が、銅（めっき）配線層７の平均結晶粒径が大きくなり、低比抵抗の銅（めっき）配線層７が得られるために望ましい。無電解めっき法による銅配線層７の形成の前処理として、銅シード層４の表面の酸化物を除去する洗浄工程を付加することが望ましい。
【００３１】
銅配線層７の成膜法は、例えば次に説明するめっき法である。被めっき基板が大きい場合には、無電解めっきが有効である。極めて薄い銅を主成分とする銅配線層７を形成するための無電解めっき浴としては、例えばコバルト塩を還元剤とする中性無電解めっき浴を用いることが望ましい。中性無電解めっき浴組成としては、還元剤としては例えば硫酸コバルトもしくは硝酸コバルト、銅塩として例えば硫酸銅もしくは硝酸銅、錯化剤としてエチレンジアミン、還元剤助剤として例えばアスコルビン酸、錯化剤助剤として例えば２，２’−ビピリジル、反応開始剤として例えば塩酸を用いるとよい。コバルト塩を還元剤とする中性無電解めっき浴は、ｐＨ領域が６〜７程度であるため通常のフォトレジストを用いることができることに加え、有害物質やアルカリ金属も含まないために液晶表示装置のような薄膜トランジスタの製造工程にも適用が可能であるという利点がある。
【００３２】
無電解めっきによる銅を主成分とする銅配線層７の成膜は、基板１として大きさ１メートル以上の液晶表示装置用ガラス基板への薄膜の成膜を可能にする。サブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得るための銅を主成分とする銅配線層７の結晶粒径は、平均結晶粒径が０．２５μｍ以上であることが重要である。さらに、配線溝６のみに銅配線層７を無電解めっきすることは、銅を不要な部分に成膜しないため、省資源効果のある製造方法である。
【００３３】
続いて、銅配線層７上のみには、図２（ｂ）に示すように次工程のエッチング工程時に銅配線層７の表面がエッチングされたり、荒されたり、銅が拡散されたりするのを阻止するために保護層８が成膜される。この保護層８は、例えばコバルトを主成分とする保護層８で、コバルトボロン（ＣｏＢ）層が無電解めっき法により、銅配線層７上に厚さ例えば５０ｎｍに成膜される。保護層８は、ジメチルアミンボランを還元剤とするめっき浴を用いることでパラジウム（Ｐｄ）触媒を用いずに銅配線層７の表面に選択的に形成することが望ましい。保護層８としては、ＣｏＢ、ＣｏＷＢ、ＣｏＰ、ＣｏＷＰのほかニッケルを主成分とするニッケルボロン（ＮｉＢ）、ＮｉＷＢ、ＮｉＰ、ＮｉＷＰ等を用いてもよい。保護層８を成膜した後の銅配線層７と保護層８の積層した膜厚は、配線溝６の深さより薄いことである。Ｐｄは後工程の熱処理工程でＣｕ中に拡散し比抵抗を増大させるため、Ｐｄ触媒を用いずに銅配線層７の表面に選択的な形成することが望ましいが、保護層８を後工程でエッチング除去する場合はＰｄ触媒を銅配線層７の表面に選択的に形成してもよいことは言うまでもない。その際は、保護層８をエッチング除去した際にＰｄが残渣として残存することがあるためＰｄ除去液を用いることが望ましい。
【００３４】
保護層８の他の成膜例として、スパッタリング法等によりＴｉ、Ｔａ、Ｃｏ、Ｎｉ、Ｃｒ等の金属層や絶縁層を全面に成膜しリフトオフ法を用いることでフォトレジスト層５の除去後に銅配線層７の表面上のみに形成するようにしてもよい。
【００３５】
次に、フォトレジスト層５を図２（ｃ）に示すように除去する。フォトレジスト層５を除去後に、銅配線層７と接触せず露出している銅シード層４を図２（ｄ）に示すようにエッチング除去する。銅シード層４の除去工程は、保護層８をマスクとしてドライエッチング法で除去する。銅シード層４のドライエッチング法は、例えばアルゴンガスを用いた有磁場誘導結合型プラズマによるスパッタエッチングする方法である。
【００３６】
このドライエッチング工程時、銅配線層７の上表面は、保護層８により保護されているため、表面が荒れることもない。銅配線層７の膜厚が厚いほど銅配線層７の側壁に銅シード層４３をスパッタエッチング除去されたものが多少再付着成膜される傾向がある。このとき、保護層８は銅シード層４よりも十分にスパッタエッチング速度の遅いものを用いることが望ましい。銅シード層４のドライエッチング法としては、例えば酸素とヘキサフルオロアセチルアセトンの１：１混合ガスを用いて、酸素プラズマによる銅の酸化物(Cu2O)を生成するプロセスと、生成された銅の酸化物をヘキサフルオロアセチルアセトンにより還元除去するプロセスとを組み合わせた方法を用いることも可能である。
【００３７】
銅シード層４は、銅配線層７より充分薄く形成されているため、銅配線層７の露出している側壁面がエッチングされるよりも速く短時間でエッチングされる。また、銅シード層４のドライエッチング速度を上げるには、基板１の温度を上げることが望ましいが、銅の拡散による汚染を抑える意味でもなるべく低温で行うことが望ましい。この実施形態の銅配線層７の形成方法では銅配線層７をエッチングするのではなく、薄い銅シード層４のみをエッチングするため基板１の温度を上げずに短時間で行うことが可能である。
【００３８】
次に、図２（ｅ）に示すようにドライエッチング法により保護層８をマスクとして下地バリア層３の露出した部分を除去することで銅配線層７を形成する。下地バリア層３のドライエッチングは、下地バリア層３としてバリアメタルのＴａ系のものを用いた場合、エッチングガスとして例えばＣＦ４ガスとＯ２ガスを用いてエッチングするとよい。
【００３９】
銅主成分とする銅配線層７は、易拡散性を有する。従って、この銅の拡散を阻止するために銅配線層７上には、図３（ｂ）に示すように銅の拡散バリア性を有する材料例えばＳｉＮ、ＳｉＣ、ベンゾシクロブテン（ＢＣＢ）等の層間絶縁層９を銅配線層７の表面上を覆うように形成することが望ましい。
【００４０】
この実施形態の銅配線層の形成方法は、銅を主成分する微細金属配線を選択的に形成することができる。銅配線層７は、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも２．５μΩｃｍ以下の比抵抗を得ることができる。さらに、１メートル以上の大きな基板１でも低比抵抗の銅配線層７を形成することができる。
【００４１】
銅を主成分とする銅配線層７の膜厚は、２００乃至１０００ｎｍと極薄である。このような極薄な銅を主成分とする銅配線層７でも２．５μΩｃｍ以下の低抵抗な配線を可能にする。
【００４２】
即ち、通常の電解銅めっきや無電解銅めっき層形成では、配線厚が１〜３０μｍ程度と厚いためにめっきの膜厚が増大すると共に結晶粒径は増大する。他方、液晶表示装置のような配線は、サブμｍオーダの薄膜が要求されるために銅配線層７を厚くすることが出来ない。銅（めっき）配線層７の比抵抗低減のためには、銅（めっき）配線層７の結晶粒径を大きくすることにより可能である。
【００４３】
本発明者は、液晶表示装置のように銅（めっき）配線層７の膜厚が薄い配線の形成において、特に銅シード層４の結晶性が大きく影響することを見出した。即ち、サブμｍオーダの薄膜で２．５μΩｃｍ以下の低比抵抗を得るためには、銅シード層４の結晶粒径（平均結晶粒径）を０．２５μｍ以上にすることにより銅（めっき）配線層７の結晶粒径を大きくできることを見出した。銅（めっき）配線層７の結晶粒径を大きくできることは、低抵抗の銅（めっき）配線層７を得ることを可能にする。
【００４４】
上記のコバルト塩を還元剤する中性無電解めっき浴を用いた銅配線層７の形成において、銅配線層７の結晶方位は銅シード層４の結晶方位に依存し、かつ、銅配線層７の膜厚が３００ｎｍ程度と薄い場合は銅配線層７の平均結晶粒径は銅シード層４とほぼ同等である。即ち、銅シード層４の結晶粒径を２．５μΩｃｍ以下の低比抵抗を得るための結晶粒径に選択することにより、極薄の銅配線層７でも低比抵抗な配線を可能にする。
【００４５】
２．５μΩｃｍ以下の低比抵抗な無電解銅めっきによる銅配線層７の形成は、大きな結晶粒径の銅配線層７を形成することである。液晶表示装置のような表示装置の製造方法では、銅配線前後の凹凸や配線形成後の絶縁層のカバレッジ性、基板１の表面凹凸の低減要求等から配線厚を厚くすることで結晶粒径を大きくすることはできない。
【００４６】
この課題の解決は銅シード層４の結晶粒径を大きくすることにより低抵抗の銅めっきによる銅配線層７が得られる。即ち、サブμｍオーダの薄膜で２．５μΩｃｍ以下の低比抵抗を得るためには、金属（銅）シード層４の結晶粒径を平均結晶粒径が略０．２５μｍ以上にすることにより銅（めっき）配線層７の結晶粒径を大きくできる。銅（めっき）配線層７の結晶粒径を大きくできることは、低抵抗の銅（めっき）配線層７を得ることができることである。このようにサブμｍオーダの薄膜で、２．５μΩｃｍ以下の低比抵抗の銅（めっき）配線層７を得るためには、銅シード層４の結晶性が重要である。
【００４７】
ここで、平均結晶粒径は、電子後方散乱(EBSP)法を用いて結晶方位が（１１１）の銅シード層４に対して６０度の双晶境界を除外して求めた値である。そして、平均結晶粒径は、結晶粒の面積から球形近似により求めた直径の平均値である。
【００４８】
上記実施形態において、銅シード層４の平均結晶粒径を拡大する手段は、下地バリア層３の膜質にも依存するが、温度例えば摂氏４５０度で時間例えば１０分間加熱（アニール）処理することにより銅シード層４の平均結晶粒径を拡大する方法を用いることも可能である。
【００４９】
上記実施形態において、銅シード層４と銅配線層７の平均結晶粒径は、次の通りである。銅シード層４（Ａ）の平均結晶粒径が０．１６６μｍのとき、この銅シード層４（Ａ）上に無電解めっきで形成された銅（めっき）配線層７の平均結晶粒径は０．１６０μｍである。
【００５０】
銅シード層４（Ｂ）と（Ｃ）は、Ｔａからなる下地金属層の上に形成した銅シード層４（Ｂ）と（Ｃ）であり、この銅シード層４（Ｂ）と（Ｃ）の平均結晶粒径は０．２８４μｍと０．４６２μｍである。この銅シード層４（Ｂ）と（Ｃ）上に無電解めっきで形成した各銅配線層７の平均結晶粒径は、それぞれ０．２９８μｍと０．４５６μｍである。
【００５１】
銅シード層４（Ｄ）は、下地バリア層３としてＴａＳｉＮからなる下地金属層の上に形成したものであり、この銅シード層４（Ｄ）の平均結晶粒径は０．４２５μｍである。この銅シード層４（Ｄ）上に無電解めっきで形成した銅（めっき）配線層７の平均結晶粒径は０．３９４μｍである。このように銅シード層４と銅配線層７の平均結晶粒径は、略同等であることがわかる。
【００５２】
下地の銅シード層４の平均結晶粒径と銅配線層７の平均粒径とは、略同等であり、銅シード層４の平均結晶粒径が大きい方が銅配線層７の比抵抗は、低いことが判る。即ち、比抵抗の低い銅配線層７を成膜するためには、銅シード層４の平均結晶粒径を大きくすればよいことが判る。換言すれば、所望する比抵抗の銅配線層７を得るためには、平均結晶粒径が相当する大きさの銅シード層４を形成することにより得ることができる。
【００５３】
次に、銅配線層７からの銅の拡散防止性を高めるために銅配線層７の表面上に２重に銅の拡散防止性を有する層を形成する実施形態を、図４を参照して説明する。図１〜図３と同一部分には、同一符号を附与し、その詳細な説明は重複するので省略する。上記実施形態と図３（ａ）までの工程は、同一であるので図３（ａ）以降の工程を図４に示す。
【００５４】
図４（ａ）は、図３（ａ）の選択的に銅配線層７が形成された状態を示す断面図である。保護膜８をマスクとして銅シード層４、下地バリア層３を除去した後、次に第１層目の銅
の拡散防止層を形成する。この銅の拡散防止層は、保護膜８、銅配線層７、銅シード層４、下地バリア層３の表面（側面も含む）上に形成された、銅配線層７から銅が拡散するのを抑制するための層例えばキャッピングメタル層１０である（図４（ｂ））。このキャッピングメタル層１０は、コバルトやニッケルを主成分とするキャッピングメタル層１０（例えば、ＣｏＢ、ＮｉＢ等）を無電解めっき法により形成することが望ましい。第１層目の銅の拡散防止層は、少なくとも銅配線層７の露出している面を被覆することが望ましい。
【００５５】
このキャッピングメタル層１０上には、更に、銅配線層７から銅が拡散するのを抑制するバリア性を高めるためにバリア性の層例えばＳｉＮ、ＳｉＣ、ＢＣＢ等の層間絶縁層９を図４（ｃ）に示すように形成する。
【００５６】
上記実施形態において、ドライエッチング工程時の保護層８として銅配線層７の上面部にコバルトやニッケルを主成分とするバリア性のある層を形成してもよい。
【００５７】
リフトオフ法でチタンにより保護層８を形成した場合に、上記のような無電解めっき法で保護膜表面にはキャッピングメタル層１０が形成されないため、図４（ａ）の工程で保護層８をエッチング除去したのちに図４（ｄ）のようにキャッピングメタル層１０を無電解めっき法により形成することが望ましい。その後、表面に層間絶縁膜９を形成することにより２重構造の銅拡散防止層を形成することができる。
【００５８】
次に、下地バリア層３を用いずに、下地絶縁層２と銅シード層４との密着性を高くした実施形態を図５および図６を参照して説明する。図１乃至図４と同一部分には、同一符号を附与し、その詳細な説明は、重複するので省略する。
【００５９】
基板例えばガラス基板１上には、図５（ａ）に示すように下地絶縁膜層２が設けられ、この下地絶縁膜層２上には、銅シード層４として図５（ｂ）に示すように銅を主成分するが、Ｍｇ、Ｔａ、Ｔｉ、Ｔａ、Ｍｏ、Ｍｎ、Ａｌ、Ｗ、Ｚｒの少なくとも一つ以上の金属を含む銅合金シード層１２が設けられる。この銅合金シード層１２は、摂氏４００度程度の熱処理により少なくとも下地絶縁層２との界面にバリア性を有する添加金属の酸化物層例えば、ＭｇＯ，ＴｉＯ２、Ｔａ２Ｏ5等の層を形成し、下地絶縁層２との密着性を向上させる。
【００６０】
このようにして形成された銅合金シード層１２上には、図１及び図２の実施形態と同様なプロセスを用いて銅配線層７を形成することができる。即ち、銅合金シード層１２上には、フォトレジスト層５が設けられ、このフォトレジスト層５は、図５（ｄ）に示すように配線パターン状に配線溝６が形成される。
【００６１】
次に、この配線溝６内の露出した銅合金シード層１２上には、表面酸化物層を除去した後に図６（ａ）に示すように銅配線層７が成膜される。この銅配線層７上には、図６（ｂ）に示すように保護層８が成膜される。この保護層８をマスクとしてフォトレジスト層５が図６（ｃ）に示すようにエッチングされる。さらに、保護層８をマスクとして露出した銅合金シード層１２を図６（ｄ）に示すようにエッチングすることにより銅配線層７の形成を行う。更に、図６（ｅ）に示すように各銅配線層７の上および間に、銅配線層７からの銅の拡散に対してバリア性を有する材料からなる層間絶縁層９を形成する。このようにして銅配線層７が形成される。
【００６２】
銅配線層７からの銅の拡散を抑制する手段としては、層間絶縁層９による１重に限らず２重層にしてもよい。２重層の実施形態は、図７に示す通りである。即ち、図６（ｄ）に示されているように銅配線層７が形成された後、保護層８、銅配線層７、銅合金シード層１２の側面を含む露出している表面を、図７（ｂ）に示すように銅の拡散を抑制する材料層を成膜することにより被覆して１層目を形成する。銅の拡散を抑制する材料層は、例えばキャッピングメタル層１０である。キャッピングメタル層１０は、例えばコバルトやニッケルを主成分とするＣｏＢ、ＣｏＷＢ、ＮｉＢ、ＮｉＷＢ等を無電解めっき法により形成する。このようにして形成された１層目のキャッピングメタル層１０上に図７（ｃ）に示すように２層目の層間絶縁層９を形成して２重構造の銅の拡散防止層を形成する。
【００６３】
２重構造の銅の拡散防止層は、図７（ａ）の工程で、銅配線層７上に形成されている保護層８を除去したのち、銅配線層７の表面（側面も含む）および銅合金シード層１２の側面上に１層目のキャッピングメタル層１０を形成する。次に、図７（ｄ）に示すように１層目のキャッピングメタル層１０上に２層目のＳｉＮ、ＳｉＣ、ＢＣＢ等の層間絶縁層９を形成してもよい。
【００６４】
このようにして形成された銅配線層７は、半導体集積回路、ＬＣＤだけではなく、有機ＥＬＤ例えば、アクティブマトリックス型有機ＥＬＤの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に適用できることは、説明するまでもないことである。上記実施形態の配線の形成方法によれば、選択的に銅を主成分とする金属配線を形成でき、更に周辺駆動回路の配線に要求されるような微細配線パターンの形成が可能となる。
【００６５】
次に、本発明半導体装置の製造方法の実施形態を図８乃至図１１を参照して、説明する。図１乃至図６と同一部分には同一符号を附与し、その詳細な説明は、重複するので省略する。この実施形態は、ＴＦＴを製造し、次に配線する半導体装置の製造方法の実施例を説明する。
【００６６】
先ず、図９に示す結晶化用基板１８の製造工程Ｓを行なう。基板１例えば石英または無アルカリガラス等からなるガラス基板を、搬送してプラズマＣＶＤ装置チャンバ内の予め定められた位置に位置決めして設置する（工程―１）。ガラス基板上には、下地絶縁層２例えば窒化シリコン層がプラズマＣＶＤ法により気相成長される（工程―２）。
【００６７】
次に、窒化シリコン膜上には、結晶化対象の非晶質シリコン層もしくは多結晶シリコン層からなる非単結晶半導体層例えば非晶質シリコン層３８が膜厚３０ｎｍ〜３００ｎｍ例えば約２００ｎｍの厚さにプラズマＣＶＤ法により気相成長される（工程―３）。
【００６８】
次に、非晶質シリコン層３８上には、大粒径結晶化領域を形成するために入射光に対して透過性および蓄熱作用を有するキャップ層３９例えば酸化シリコン層がプラズマＣＶＤにより膜厚１０nm〜１０００nm例えば２６０nmに成膜される。キャップ層３９は、絶縁層からなり蓄熱作用を有し、レーザ光を照射して結晶化する際、非単結晶半導体層の降温速度を緩和するための膜である。このようにして結晶化用基板１８を製造する（工程―４）。
【００６９】
次に、結晶化工程Ｔを実行する。先ず、製造された被結晶化基板１８は、結晶化装置２０の基板試料台１９の予め定められた位置に位置合わせして設置される。結晶化装置２０に搬送された被結晶化基板１８の予め定められた結晶化位置に逆ピークパターン状の光強度分布を有するエキシマレーザ光束をキャップ層３９である酸化シリコン層を透過して非晶質シリコン層３８に照射し（工程―５）、この照射領域に大粒径の結晶化領域を形成する（工程―６）。
【００７０】
上記エキシマレーザ光は、例えばＫｒＦエキシマレーザでエネルギー密度が５００mJ/cm2である。結晶化するための位置情報は、予めコンピュータに記憶されている。このコンピュータは、自動的に被結晶化基板１８内の結晶化位置に順次移動させ位置決めして結晶化のためのレーザ光を照射して、結晶化を行い、結晶化工程Ｔを終了する。
【００７１】
即ち、結晶化工程Ｔは、位相変調エキシマレーザ結晶化法を用いて、キャップ層３９の表面に逆ピーク状の光強度分布Ｒを有するエキシマパルスレーザ光を照射する。パルスレーザ光によるレーザ照射によって、非晶質シリコン層３８の照射された領域は、高温となり溶融する。このとき高温度は、下地絶縁層２、キャップ層３９を加熱し、下地絶縁層２およびキャップ層３９に蓄熱される。上記溶融領域は、パルスレーザ光の遮断期間に降温し、凝固位置が上記蓄熱により横方向（水平方向）にゆっくり移動して、結晶成長し大粒径の結晶化領域が形成される。
【００７２】
この結果、非晶質シリコン層３８の一部又は全域が結晶化された半導体薄膜に変換される。逆ピーク状の光強度分布Ｒを有するパルスレーザ光の照射は１回でもよいが、同一箇所又は一部の領域が重なるように複数回行ってもよく、また、パルスレーザ光の照射とフラッシュランプ光の照射を組合せてもよい。
【００７３】
次に、結晶化工程を終了した半導体薄膜にＴＦＴなどの半導体装置を形成する。結晶化工程が終了した上記被結晶化基板１８の表面には、キャップ層３９である酸化シリコン層（ＳｉＯ２）が成膜されている。
【００７４】
この実施例では、大粒径結晶化領域にＴＦＴを形成するために成膜したキャップ層３９の酸化シリコン層を除去する（工程―７）。キャップ層３９がエッチングされた被結晶化基板１８の表面には、結晶化工程が終了した結晶性シリコン層３８が露出する。
【００７５】
次に、結晶化工程が終了したガラス基板への半導体装置例えばＴＦＴ（薄膜トランジスタ）製造工程を実行する。先ず、上記ガラス基板をプラズマＣＶＤ反応室内に搬送し、搬送されたガラス基板の露出した結晶性シリコン層膜３８の表面上には、図１１に示されているようにゲート絶縁層４０を形成するための酸化シリコン膜を成膜する（工程―８）。ゲート絶縁層４０は、厚さ例えば３０nmのシリコン酸化膜である。
【００７６】
次に、ゲート絶縁層４０の予め定められた配線パターン位置に、ＭｏＷからなるゲート電極４１を形成する（工程―９）。
【００７７】
形成されたゲート電極４１をマスクとしてソース領域およびドレイン領域を形成するための不純物イオンを結晶化領域に高濃度にイオン注入する。不純物イオンは、Ｎチャネルトランジスタの場合には例えばリンを、Ｐチャネルトランジスタの場合には例えばホウ素をイオン注入する。その後、窒素雰囲気中でアニール処理（例えば、摂氏５５０度で１時間）を行い、不純物を活性化して結晶化領域にソース領域Ｓ、ドレイン領域Ｄが形成される。この結果、形成されたソース領域Ｓおよびドレイン領域Ｄ間には、キャリアが移動するチャネル領域Ｃが形成されている（工程―１０）。
【００７８】
次に、ゲート絶縁層４０及びゲート電極４１上にＳｉＯ２とＳｉＮもしくはＢＣＢの積層からなる層間絶縁層９を形成する。この層間絶縁層９にソース電極４３及びドレイン電極４４と、この電極４３、４４に配線４５、４６を形成するためのコンタクトホールを夫々形成する（工程―１１）。
【００７９】
次に、形成されたコンタクトホールにソース、及びドレイン電極４３、４４と、配線４５、４６を図１および図２で説明した下地バリア層３と銅シード層４と銅配線層７の積層構造を成膜する。さらに、層間絶縁層９上にもフォトリソグラフィ技術を用いて予め定められた所定のパターンの下地バリア層３と銅シード層４と銅配線層７からなる配線を形成して薄膜トランジスタ（ＴＦＴ）および半導体装置を製造する（工程―１２）。  次に、ＴＦＴの上に、ＳｉＮもしくはＳｉＮとＢＣＢの積層等からなるパシベーション層１３を形成し、電極パッド等の所望の位置にコンタクトホールを形成する（工程―１３）。
【００８０】
次に、上記した結晶化工程Ｔについて図９および図１０を参照して具体的に説明する。結晶化装置２０は、照明系１５と、この照明系１５の光軸上に設けられた位相変調素子１６と、この位相変調素子１６の光軸上に設けられた結像光学系１７と、この結像光学系１７の光軸上に設けられる被結晶化基板１８を支持する基板試料台１９とからなる。
【００８１】
照明系１５は、図１０に示す光学系でたとえば光源２１とホモジナイザ２２とからなる。光源２１は、３０８ｎｍの波長を有する光を供給するＸｅＣｌエキシマレーザ光源２１を備えている。なお、光源２１としては、３０８ｎｍの波長を有するパルス光を出射するＫｒＦエキシマレーザ光源や波長１９３ｎｍのパルス光を出射するＡｒＦレーザなどのエキシマレーザを用いてもよい。更に光源２１は、さらにＹＡＧレーザ光源でもよい。光源２１は、非単結晶半導体膜例えば非晶質シリコン層３８を溶融するエネルギーを出力する他の適当な光源を用いることもできる。光源２１から出射されたレーザ光の光軸上には、ホモジナイザ２２が設けられている。
【００８２】
ホモジナイザ２２は、光源２１からのレーザ光の光軸上に例えばビームエキスパンダ２３と、第１フライアイレンズ２４と、第１コンデンサー光学系２５と、第２フライアイレンズ２６と、第２コンデンサー光学系２７とが設けられたものである。ホモジナイザ２２は、光源２１から出射されたレーザ光を光束の断面内において光強度および位相変調素子１６への入射角を均一化処理するものである。
【００８３】
即ち、照明系１５において、光源２１から入射されたレーザ光は、ビームエキスパンダ２３にて拡大された後、第１フライアイレンズ２４に入射する。この第１フライアイレンズ２４の後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第１コンデンサー光学系２５を介して、第２フライアイレンズ２６の入射面を重畳的に照明する。その結果、第２フライアイレンズ２６の後側焦点面には、第１フライアイレンズ２４の後側焦点面よりも多くの多数の光源が形成される。第２フライアイレンズ２６の後側焦点面に形成された多数の光源からの光束は、第２コンデンサー光学系２７を介して、位相変調素子１６に入射し、重畳的に照明する。
【００８４】
この結果、ホモジナイザ２２の第１フライアイレンズ２４および第１コンデンサー光学系２５は、第１ホモジナイザを構成し、位相変調素子１６に入射するレーザ光の入射角度に関する均一化処理を行う。また、第２フライアイレンズ２４および第２コンデンサー光学系２７は、第２ホモジナイザを構成し、この第２ホモジナイザにより第１ホモジナイザからの入射角度が均一化されたレーザ光について位相変調素子１６上での面内各位置での光強度に関する均一化処理を行う。こうして、照明系２２は、ほぼ均一な光強度分布を有するレーザ光を形成し、このレーザ光が位相変調素子１６に入射する。
【００８５】
位相変調素子１６例えば位相シフタは、ホモジナイザ２２からの出射光を位相変調して逆ピーク状の光強度最小分布のレーザビームを出射する光学素子である。逆ピーク状の光強度最小分布は、横軸が場所（被照射面での位置）であり、縦軸は光強度（エネルギー）である。逆ピーク状の光強度最小分布を得る光学系には、透明基板例えば石英ガラスに形成された凹凸パターンがラインアンドスペースパターンと面積変調パターンとがある。
【００８６】
位相シフタは、透明体例えば石英基材に段差（凹凸）をつけ、段差の境界でレーザ光の回折と干渉を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタは、例えば段差部ｘ＝０を境界として左右で１８０度の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率ｎの透明媒質を透明基材上に形成して１８０度の位相差を付けるには、透明媒質の膜厚ｔは、ｔ＝λ／２（ｎ−１）で与えられる。石英基材の屈折率を１．４６とすると、ＸｅＣ１エキシマレーザ光の波長が３０８ｎｍであるから、１８０度の位相差を付けるためには、３３４．８ｎｍの段差をフォトエッチング等の方法で形成する。
【００８７】
またＳｉＮｘ膜を透明媒質としてＰＥＣＶＤ、ＬＰＣＶＤ等で成膜する場合は、ＳｉＮｘ膜の屈折率を２．０とすると、ＳｉＮｘ膜を石英基材上に１５４ｎｍ成膜し、フォトエッチングして段差を付ければ良い。例えば１８０度の位相差をつけた位相シフタを通過したレーザ光の強度は、周期的強弱（ラインアンドスペース）のパターンを示す。
【００８８】
この実施形態では、段差そのものを繰り返し周期的に形成したマスクが周期的位相シフタである。位相シフトパターンの幅とパターン間距離はともに例えば３μｍである。位相差は必ずしも１８０度である必要はなく、レーザ光に強弱を実現できる位相差であればよい。
【００８９】
位相変調素子１６で位相変調されたレーザ光は、結像光学系１７を介して、被結晶化基板１８に入射される。ここで、結像光学系１７は、位相変調素子１６のパターン面と被結晶化基板１８とを光学的に共役に配置している。換言すれば、被結晶化基板１８は、位相変調素子１６のパターン面と光学的に共役な面（結像光学系１７の像面）に設定されるように基板試料台１９の高さ位置が補正される。結像光学系１７は、正レンズ群３１と正レンズ群３２との間に開口絞り３３を備えている。結像光学系１７は、位相変調素子１６の像を等倍又は縮小例えば１／５に縮小して被結晶化基板１８に結像させる光学レンズである。
【００９０】
開口絞り３３は、開口部（光透過部）の大きさの異なる複数の開口絞りを有する。これらの複数の開口絞り３３は、光路に対して交換可能に構成されていてもよい。あるいは、開口絞り３３は、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り３３の開口部の大きさ（ひいては結像光学系４の像側開口数ＮＡ）は、後述するように、被結晶化基板１８の半導体膜上において所要の光強度分布を発生させるように設定されている。なお、結像光学系１７は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。
【００９１】
また、被結晶化基板１８は、図９に示すようにたとえば液晶ディスプレイ用板ガラス２の上に化学気相成長法（ＣＶＤ）又はスパッタリング法により下地絶縁層２として酸化シリコン層、被結晶化対象層として非晶質シリコン層３８およびキャップ層３９として酸化シリコン層が順次形成されたものである。
【００９２】
非晶質シリコン層３８は、結晶化処理される膜であり、膜厚例えば３０〜２５０ｎｍに選択される。キャップ層３９は、結晶化工程時に非晶質シリコン層３８が溶融したとき発生する熱を蓄熱し、この蓄熱作用が大粒径の結晶化領域の形成に寄与する。このキャップ層３９は、絶縁膜例えば酸化シリコン膜（ＳｉＯ2）であり、膜厚が１００ｎｍ〜４００ｎｍ例えば３００ｎｍである。
【００９３】
被結晶化基板１８は、結晶化装置２０の基板試料台１９上に自動的に搬送され、予め定められた所定の位置に位置決めされて載置され、真空チャックや静電チャックなどにより保持される。
【００９４】
次に、結晶化プロセスを、図９および図１０を参照して説明する。レーザ光源２１から出射されたパルスレーザ光は、ホモジナイザ２２に入射してレーザ光のビーム径内で光強度の均一化および位相変調素子１６への入射角の均一化が行なわれる。即ち、ホモジナイザ２２は、光源２１から入射したレーザビームを水平方向に広げ線状（例えば、線長さ２００ｍｍ）のレーザビームにし、さらに光強度分布を均一にする。たとえば、複数のＸ方向シリンドリカルレンズをＹ方向に並べて、Ｙ方向に並んだ複数の光束を形成し、他のＸ方向シリンドリカルレンズで各光束を再分布させ、同様に複数のＹ方向シリンドリカルレンズをＸ方向に並べて、Ｘ方向に並んだ複数の光束を形成し、他のＹ方向シリンドリカルレンズで各光束を再分布させる。
【００９５】
レーザ光は波長３０８ｎｍのＸｅＣｌエキシマレーザ光で、１ショットのパルス継続時間は２０〜２００ｎｓである。上記条件で位相変調素子１６に、パルスレーザ光を照射すると、周期的に形成された位相変調素子１６に入射したパルスレーザ光は、段差部で回折と干渉を起こす。この結果、位相変調素子１６は、周期的に変化する逆ピークパターン状の強弱の光強度分布を生成する。
【００９６】
この逆ピークパターン状の強弱の光強度分布は、最小光強度から最大光強度で非晶質シ
リコン層３８を溶融させる強度のレーザ光強度を出力する。位相変調素子１６を通過したパルスレーザ光は、結像光学系１７により被結晶化基板１８に集束して非晶質シリコン層３８に入射する。
【００９７】
即ち、入射したパルスレーザ光は、キャップ層３９をほとんど透過し、非晶質シリコン層３８に吸収される。この結果、非晶質シリコン層３８の被照射領域は、加熱され、溶融される。この溶融したときの熱は、キャップ層３９および下地絶縁層２の酸化シリコン膜に蓄熱される。
【００９８】
パルスレーザ光の照射が遮断期間になると、被照射領域は、高速で降温しようとするが、表裏面に設けられているキャップ層３９および下地絶縁層２の酸化シリコン膜に蓄熱されている熱により、降温速度が極めて緩やかとなる。このとき、被照射領域の降温は、位相変調素子１６により生成された逆ピークパターンの光強度分布に応じて降温し、横方向に順次結晶成長する。
【００９９】
換言すれば、被照射領域内溶融領域での凝固位置は、順次低温側から高温側に漸次移動する。即ち、結晶成長開始位置から結晶成長終了位置に向かって横方向に結晶成長する。
このようにして１パルスレーザ光による結晶化工程が終了する。このようにして結晶成長された結晶化領域は、１又は複数個のＴＦＴを形成するのに充分な大きさである。  
【０１００】
結晶化装置２０は、予め記憶されたプログラムにより自動的に次の非晶質シリコン層３８の結晶化領域にパルスレーザ光を照射して結晶化領域を形成する。次の結晶化位置への移動は、被結晶化基板１８と光源２１とを相対的に移動例えば基板試料台１９を移動させて位置選択することができる。
【０１０１】
被結晶化領域が選択され位置合わせが完了したとき、次のパルスレーザ光が出射される。このようなレーザ光のショットを繰り返することにより被結晶化基板１８の広い範囲の結晶化を行うことができる。このようにして結晶化工程を終了する。
【０１０２】
この実施形態は、半導体装置だけでなく、ＬＣＤ、有機ＥＬ表示装置（ＯＬＥＤ）例えば、アクティブマトリックス型有機ＯＬＥＤの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に適用することも容易にできる。
【０１０３】
以上説明したように上記実施形態によれば、比抵抗が例えば２．５μΩｃｍ以下の低抵抗銅配線を可能にすることができる。特に、薄膜トランジスタや薄膜トランジスタ回路などの半導体装置を構成することができる。
【図面の簡単な説明】
【０１０４】
【図１】本発明方法の実施形態を説明するための図であり、配線パターン形成工程までの中間工程を工程順に説明するための要部拡大断面図である。
【図２】図１の工程の次の銅配線層の形成工程を工程順に説明するための要部拡大断面図である。
【図３】図２の工程の次の層間絶縁膜形成工程までの工程を説明するための要部拡大断面図である。
【図４】図３の銅拡散抑制構造の他の実施形態を説明するための要部拡大断面図である。
【図５】図１の他の実施形態を工程順に説明するための要部拡大断面図である。
【図６】図５の工程の次の層間絶縁膜形成工程までを工程順に説明するための要部拡大断面図である。
【図７】図６の銅拡散抑制構造の他の実施形態を工程順に説明するための要部拡大断面図である。
【図８】本発明の半導体装置の製造方法の実施形態を工程順に説明するための工程フロー図である。
【図９】図８の結晶化工程を説明するための結晶化装置の光学的構成図である。
【図１０】図９の照明系の構成を説明するための光学的構成図である。
【図１１】図８の工程により製造された半導体装置の構造を説明するための断面図である。
【符号の説明】
【０１０５】
１：基板、    ２：下地絶縁層、    ３：下地バリア層、    ４：銅シード層、    
５：フォトレジスト層、  ６：配線溝、  ７：銅配線層、    ８：保護層、    ９：層間絶縁層    １０：キャッピングメタル層、    １２：銅合金シード層、    １３：パシベーション層、    １５：照明系、    １６：位相変調素子、    １７：結像光学系、    １８：被結晶化基板、    １９：基板試料台、    ２０：結晶化装置、    ２１：光源、    ２２：ホモジナイザ、    ２３：ビームエキスパンダ、    ２４：第１フライアイレンズ、    ２５：第１コンデンサレンズ光学系、    ２６：第２フライアイレンズ、    ２７：第２コンデンサー光学系、    ３１、３２：正レンズ群、    ３３：開口絞り、    ３８：非晶質シリコン層、    ３９：キャップ層、    ４０：ゲート絶縁層、    ４１：ゲート電極、    ４３：ソース電極、    ４４：ドレイン電極、    ４５、４６：配線。
【図１】
2006135058.tif 000003
【図２】
2006135058.tif 000004
【図３】
2006135058.tif 000005
【図４】
2006135058.tif 000006
【図５】
2006135058.tif 000007
【図６】
2006135058.tif 000008
【図７】
2006135058.tif 000009
【図８】
2006135058.tif 000010
【図９】
2006135058.tif 000011
【図１０】
2006135058.tif 000012
【図１１】
2006135058.tif 000013