(57)【要約】    【課題】  降圧型のスイッチングレギュレータのスイッチング素子にＰＭＯＳトランジスタを使用した場合でも、逆流防止用のダイオードを使用することなく電流の逆流を防止することができるスイッチングレギュレータ、そのスイッチングレギュレータを使用した電源回路及び二次電池の充電回路を得る。    【解決手段】  スイッチングトランジスタＭ１のサブストレートゲートにおける接続の切り替えを行う切替スイッチＳＷ１を設け、入出力比較回路６によって、前記入力端子ＩＮの電圧が出力端子ＯＵＴの電圧以下である場合は、スイッチングトランジスタＭ１に対してサブストレートゲートがドレインに接続されるように切替スイッチＳＷ１を制御し、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧を超える場合は、スイッチングトランジスタＭ１に対してサブストレートゲートがソースに接続されるように切替スイッチＳＷ１を制御するようにした。【選択図】  図１
2006034033.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された電圧を所定の電圧に変換して出力端子から出力する降圧型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とするスイッチングレギュレータ。
【請求項２】
前記入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記切替回路部は、前記入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項４】
前記スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断することを特徴とする請求項２又は３記載のスイッチングレギュレータ。
【請求項５】
前記スイッチ回路部は、電界効果トランジスタで形成されたスイッチ回路で構成されることを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記切替回路部は、電界効果トランジスタで形成された切替スイッチ回路で構成されることを特徴とする請求項１、２、３、４又は５記載のスイッチングレギュレータ。
【請求項７】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項８】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項９】
対応する入力端子に入力された電圧を所定の電圧に変換して所定の出力端子へそれぞれ出力する少なくとも１つの降圧型のスイッチングレギュレータ及び少なくとも１つのリニアレギュレータを備えた電源回路において、
前記スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える第１切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う第１制御回路部と、
を備え、
前記第１切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする電源回路。
【請求項１０】
前記リニアレギュレータは、
制御電極に入力された制御信号に応じて、対応する入力端子から出力端子への電流を制御して前記出力端子の電圧を制御するＰＭＯＳトランジスタからなる電圧制御トランジスタと、
該電圧制御トランジスタのサブストレートゲートの接続を切り替える第２切替回路部と
前記対応する入力端子の電圧と前記出力端子の電圧に応じて該第２切替回路部の切替制御を行う第２切替制御回路部と、
前記出力端子の電圧が所定の電圧になるように前記電圧制御トランジスタの動作制御を行う第２制御回路部と、
を備え、
前記第２切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、電圧制御トランジスタに対してサブストレートゲートがドレインに接続されるように前記第２切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、電圧制御トランジスタに対してサブストレートゲートがソースに接続されるように前記第２切替回路部を制御することを特徴とする請求項９記載の電源回路。
【請求項１１】
前記スイッチングレギュレータは、前記対応する入力端子と出力端子との電圧を比較し、該比較結果に応じて前記第１切替回路部の切替制御を行う第１切替制御回路部を備え、該第１切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記第１切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記第１切替回路部を制御することを特徴とする請求項９又は１０記載の電源回路。
【請求項１２】
前記第１切替回路部は、前記対応する入力端子の電圧と前記出力端子の電圧に応じて前記第１切替回路部の切替制御を行う外部の第１切替制御回路部によって、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする請求項９又は１０記載の電源回路。
【請求項１３】
前記スイッチングレギュレータは、スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、前記第１切替制御回路部からの制御信号に基づいて、前記第１制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、前記第１切替制御回路部からの制御信号に基づいて、前記第１制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断することを特徴とする請求項１１又は１２記載の電源回路。
【請求項１４】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、第１切替回路部、第１切替制御回路部、第１制御回路部、スイッチ回路部及びリニアレギュレータは、１つのＩＣに集積されることを特徴とする請求項１３記載の電源回路。
【請求項１５】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、第１切替回路部、第１制御回路部、スイッチ回路部及びリニアレギュレータは、１つのＩＣに集積されることを特徴とする請求項１３記載の電源回路。
【請求項１６】
入力端子に入力された電圧を所定の電圧に変換して所定の出力端子へそれぞれ出力する複数の降圧型のスイッチングレギュレータを備えた電源回路において、
前記各スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
をそれぞれ備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする電源回路。
【請求項１７】
前記スイッチングレギュレータは、前記対応する入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御することを特徴とする請求項１６記載の電源回路。
【請求項１８】
前記切替回路部は、前記対応する入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする請求項１６記載の電源回路。
【請求項１９】
前記スイッチングレギュレータは、スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断することを特徴とする請求項１７又は１８記載の電源回路。
【請求項２０】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項１９記載の電源回路。
【請求項２１】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項１９記載の電源回路。
【請求項２２】
対応する入力端子に入力された電圧を所定の電圧に変換して二次電池が接続された出力端子へそれぞれ出力する降圧型のスイッチングレギュレータを備えた二次電池の充電回路において、
前記スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする二次電池の充電回路。
【請求項２３】
前記入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御することを特徴とする請求項２２記載の二次電池の充電回路。
【請求項２４】
前記切替回路部は、前記入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されることを特徴とする請求項２２記載の二次電池の充電回路。
【請求項２５】
前記スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断することを特徴とする請求項２３又は２４記載の二次電池の充電回路。
【請求項２６】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項２５記載の二次電池の充電回路。
【請求項２７】
前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項２５記載の二次電池の充電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びやスイッチングレギュレータを使用した二次電池の充電回路に関し、特に出力端子に電圧が印加されるスイッチングレギュレータにおける該出力端子に接続された電源から入力端子に電流が逆流することを防止する回路に関する。
【背景技術】
【０００２】
従来、降圧型のスイッチングレギュレータのスイッチング素子や、リニアレギュレータの電圧制御素子としてはＰチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタ）が多く使用されている。二次電池の充電回路や、複数の電源回路の出力端子を共通接続して負荷に電力を供給する並列運転用の電源回路や、主電源がオフした場合に一時的に回路のバックアップを行うバックアップ電源回路等において、ＰＭＯＳトランジスタを制御素子として用いた電源回路が使用されていた。このようなＰＭＯＳトランジスタを使用した電源回路は、出力端に他の電源回路からの電圧が印加される場合、入力端に接続された電源が外れたり、該電源自体が故障した場合に、出力端から入力端に向かって電流が流れ込む、いわゆる電流の逆流が発生していた。また、並列運転用の電源回路では、各電源回路の出力電圧が異なることによっても前記電流の逆流が発生していた。
【０００３】
図４はＰＭＯＳトランジスタの等価回路であり、このような電流の逆流が発生する理由を、図４を用いて説明する。
図４において、ソースＳとサブストレートゲート（バックゲートとも言う）ＳＧとの間に接続されているダイオードＤ１と、ドレインＤとサブストレートゲートＳＧとの間に接続されているダイオードＤ２は、ＰＭＯＳトランジスタを半導体装置に集積する際に形成されてしまう寄生ダイオードである。
一般的にＰＭＯＳトランジスタを電源回路のスイッチング素子、又は電圧制御素子として使用する場合、該ＰＭＯＳトランジスタは、ソースＳに入力電圧が印加され、ドレインＤから出力電圧が取り出される。このため、ＰＭＯＳトランジスタは、図５で示すように、サブストレートゲートがソースに接続され寄生ダイオードＤ１をショートされる。このことから、ＰＭＯＳトランジスタがオフした場合に、寄生ダイオードＤ２はソースとドレインの間に逆方向に挿入された形になり、入力端に接続されるソース側から出力端に接続されるドレイン側に向かって電流が流れるのを防止する。
【０００４】
しかし、このような場合、前述したように、出力端に電圧が印加されている状態で、入力端の電源がなくなるか、又は入力電圧が低下すると、寄生ダイオードＤ２がオンしてしまい、出力端に接続されたドレイン側から、入力端に接続されたソース側に向かって電流が流れる逆流が発生する。このような逆流は、電源の効率を悪化させるばかりでなく、電源回路を故障させたり、電源回路の機能に不具合を発生させる場合もあることから、逆流を防止する必要があった。
複数の電源回路を並列に接続して運転する場合の逆流防止には、各電源回路の出力端と負荷との間にオア・ダイオードを追加するのが一般的である（例えば、特許文献１参照。）。また、二次電池の充電回路の場合においても、逆流防止はダイオードを用いるのが一般的であるが、降圧型ＤＣ−ＤＣコンバータのスイッチング素子としてＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタと呼ぶ）を使用した場合は、ＮＭＯＳトランジスタによって逆流を防止することができる（例えば、特許文献２参照。）。
【特許文献１】特開平６−１０５４６４号公報
【特許文献２】特開２００２−８４７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ダイオードは順方向電圧が約０.７Ｖと大きいため、該順方向電圧の分だけ入力電圧を大きくしなければならず、大電流を供給する回路では電力損失が大きくなり電力効率を悪化させる要因の１つになっていた。また、スイッチング素子にＮＭＯＳトランジスタを使用した場合、該スイッチング素子をドライブするために、スイッチング素子のゲートに出力電圧よりもはるかに大きな電圧を印加しなくてはならなかった。このため、ＰＭＯＳトランジスタをスイッチング素子に用いた場合と比較して、入力電圧と出力電圧の差を大きくするか、又はゲート電圧を出力電圧の大きい電圧源から供給するようにしなければならず、前者の場合は効率が悪くなり、後者の場合は回路が複雑で高価になるという問題があった。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、降圧型のスイッチングレギュレータのスイッチング素子にＰＭＯＳトランジスタを使用した場合でも、逆流防止用のダイオードを使用することなく電流の逆流を防止することができるスイッチングレギュレータ、そのスイッチングレギュレータを使用した電源回路及びそのスイッチングレギュレータを使用した二次電池の充電回路を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るスイッチングレギュレータは、入力端子に入力された電圧を所定の電圧に変換して出力端子から出力する降圧型のスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるものである。
【０００８】
具体的には、前記入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御するようにした。
【０００９】
また、前記切替回路部は、前記入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるようにしてもよい。
【００１０】
また、前記スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断するようにした。
【００１１】
具体的には、前記スイッチ回路部は、電界効果トランジスタで形成されたスイッチ回路で構成されるようにした。
【００１２】
また具体的には、前記切替回路部は、電界効果トランジスタで形成された切替スイッチ回路で構成されるようにした。
【００１３】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにした。
【００１４】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにしてもよい。
【００１５】
また、この発明に係る電源回路は、対応する入力端子に入力された電圧を所定の電圧に変換して所定の出力端子へそれぞれ出力する少なくとも１つの降圧型のスイッチングレギュレータ及び少なくとも１つのリニアレギュレータを備えた電源回路において、
前記スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える第１切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う第１制御回路部と、
を備え、
前記第１切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるものである。
【００１６】
また、前記リニアレギュレータは、
制御電極に入力された制御信号に応じて、対応する入力端子から出力端子への電流を制御して前記出力端子の電圧を制御するＰＭＯＳトランジスタからなる電圧制御トランジスタと、
該電圧制御トランジスタのサブストレートゲートの接続を切り替える第２切替回路部と
前記対応する入力端子の電圧と前記出力端子の電圧に応じて該第２切替回路部の切替制御を行う第２切替制御回路部と、
前記出力端子の電圧が所定の電圧になるように前記電圧制御トランジスタの動作制御を行う第２制御回路部と、
を備え、
前記第２切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、電圧制御トランジスタに対してサブストレートゲートがドレインに接続されるように前記第２切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、電圧制御トランジスタに対してサブストレートゲートがソースに接続されるように前記第２切替回路部を制御するようにした。
【００１７】
具体的には、前記スイッチングレギュレータは、前記対応する入力端子と出力端子との電圧を比較し、該比較結果に応じて前記第１切替回路部の切替制御を行う第１切替制御回路部を備え、該第１切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記第１切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記第１切替回路部を制御するようにした。
【００１８】
また、前記第１切替回路部は、前記対応する入力端子の電圧と前記出力端子の電圧に応じて前記第１切替回路部の切替制御を行う外部の第１切替制御回路部によって、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるようにしてもよい。
【００１９】
また、前記スイッチングレギュレータは、スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、前記第１切替制御回路部からの制御信号に基づいて、前記第１制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、前記第１切替制御回路部からの制御信号に基づいて、前記第１制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断するようにした。
【００２０】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、第１切替回路部、第１切替制御回路部、第１制御回路部、スイッチ回路部及びリニアレギュレータは、１つのＩＣに集積されるようにした。
【００２１】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、第１切替回路部、第１制御回路部、スイッチ回路部及びリニアレギュレータは、１つのＩＣに集積されるようにしてもよい。
【００２２】
また、本発明に係る電源回路は、入力端子に入力された電圧を所定の電圧に変換して所定の出力端子へそれぞれ出力する複数の降圧型のスイッチングレギュレータを備えた電源回路において、
前記各スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
をそれぞれ備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるようにした。
【００２３】
具体的には、前記スイッチングレギュレータは、前記対応する入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御するようにした。
【００２４】
また、前記切替回路部は、前記対応する入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記対応する入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるようにしてもよい。
【００２５】
また、前記スイッチングレギュレータは、スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記対応する入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記対応する入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断するようにした。
【００２６】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにした。
【００２７】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにしてもよい。
【００２８】
また、対応する入力端子に入力された電圧を所定の電圧に変換して二次電池が接続された出力端子へそれぞれ出力する降圧型のスイッチングレギュレータを備えた二次電池の充電回路において、
前記スイッチングレギュレータは、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタと、
該スイッチングトランジスタから出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
入力される制御信号に応じて前記スイッチングトランジスタのサブストレートゲートの接続を切り替える切替回路部と、
前記出力端子の電圧が所定の電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行う制御回路部と、
を備え、
前記切替回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超える場合は、スイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるものである。
【００２９】
具体的には、前記入力端子と出力端子との電圧を比較し、該比較結果に応じて前記切替回路部の切替制御を行う切替制御回路部を備え、該切替制御回路部は、前記入力端子の電圧が前記出力端子の電圧以下である場合は、スイッチングトランジスタに対してサブストレートゲートがドレインに接続されるように前記切替回路部を制御し、前記入力端子の電圧が前記出力端子の電圧を超えている場合は、スイッチングトランジスタに対してサブストレートゲートがソースに接続されるように前記切替回路部を制御するようにした。
【００３０】
また、前記切替回路部は、前記入力端子の電圧と前記出力端子の電圧に応じて前記切替回路部の切替制御を行う外部の切替制御回路部によって、前記入力端子の電圧が前記出力端子の電圧以下である場合はスイッチングトランジスタに対してサブストレートゲートをドレインに接続するように制御され、前記入力端子の電圧が前記出力端子の電圧を超えている場合はスイッチングトランジスタに対してサブストレートゲートをソースに接続するように制御されるようにしてもよい。
【００３１】
また、前記スイッチングトランジスタのゲートとドレインの接続を行うスイッチ回路部を備え、前記入力端子の電圧が前記出力端子の電圧以下である場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに対する制御信号の出力を停止すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインを接続し、前記入力端子の電圧が前記出力端子の電圧を超える場合は、前記切替制御回路部からの制御信号に基づいて、前記制御回路部はスイッチングトランジスタのゲートに制御信号を出力すると共に、前記スイッチ回路部はスイッチングトランジスタのゲートとドレインの接続を遮断するようにした。
【００３２】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、切替制御回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにした。
【００３３】
また、前記平滑回路部は、前記スイッチングトランジスタと直列に接続され、前記制御回路部によってスイッチング制御される同期整流用トランジスタを備え、前記スイッチングトランジスタ、該同期整流用トランジスタ、切替回路部、制御回路部及びスイッチ回路部は、１つのＩＣに集積されるようにしてもよい。
【発明の効果】
【００３４】
本発明のスイッチングレギュレータ及びスイッチングレギュレータを使用した二次電池の充電回路によれば、入力端子の電圧が出力端子の電圧とほぼ等しいか又は小さい場合に、切替回路部を制御して、ＰＭＯＳトランジスタで構成されたスイッチングトランジスタのサブストレートゲートをドレインに接続し、入力端子の電圧が出力端子の電圧よりも大きい場合は、切替回路部を制御して、スイッチングトランジスタのサブストレートゲートをソースに接続するようにした。このことから、出力端子に電圧源が接続されている場合でも、入力端子に電流が逆流することを防止することができ、従来のように逆流を防止するために設けたダイオードによる電圧降下がなく、更に電力効率を高くすることができる。
【００３５】
また、本発明のスイッチングレギュレータを使用した電源回路によれば、入力端子の電圧が出力端子の電圧とほぼ等しいか又は小さい場合に、第１切替回路部を制御して、ＰＭＯＳトランジスタで構成されたスイッチングトランジスタのサブストレートゲートをドレインに接続し、入力端子の電圧が出力端子の電圧よりも大きい場合は、第１切替回路部を制御して、スイッチングトランジスタのサブストレートゲートをソースに接続するようにした。
また、同じ出力端子にそれぞれの所定の電圧を出力するスイッチングレギュレータとリニアレギュレータを有する場合、対応する入力端子の電圧が出力端子の電圧とほぼ等しいか又は小さい場合に、第１切替回路部及び第２切替回路部をそれぞれ制御して、ＰＭＯＳトランジスタで構成されたスイッチングトランジスタ及び電圧制御トランジスタにおいてサブストレートゲートをドレインにそれぞれ接続し、入力端子の電圧が出力端子の電圧よりも大きい場合は、第１切替回路部及び第２切替回路部をそれぞれ制御して、スイッチングトランジスタ及び電圧制御トランジスタにおいてサブストレートゲートをソースにそれぞれ接続するようにした。
これらのことから、出力端子に電圧源が接続されている場合でも、入力端子に電流が逆流することを防止することができ、従来のようにダイオードによる電圧降下がなく、更に電力効率の高い電源回路を得ることができる。
【発明を実施するための最良の形態】
【００３６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、降圧型のスイッチングレギュレータ１は、入力端子ＩＮと接地電圧との間には直流電源１０が接続され、該直流電源１０から入力電圧Ｖｄｄが入力されている。スイッチングレギュレータ１は、入力電圧Ｖｄｄを所定の電圧に変換して出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧との間には負荷１１が接続されている。
【００３７】
スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｄｄの出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、平滑用のインダクタＬ及びコンデンサＣと、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒ１との電圧比較を行い、該比較結果に応じた電圧Ｖｅｒを生成して出力する誤差増幅回路３と、所定の周波数の三角波信号ＴＷを生成して出力する三角波発生回路４と、該誤差増幅回路３の出力電圧Ｖｅｒと三角波信号ＴＷからスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対してＰＷＭ制御を行ってスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うＰＷＭ制御回路５を備えている。
【００３８】
更に、スイッチングレギュレータ１は、スイッチングトランジスタＭ１のサブストレートゲートにおける接続の切り替えを行う切替スイッチＳＷ１と、スイッチングトランジスタＭ１のゲートとドレインの接続を行うスイッチＳＷ２と、入力電圧Ｖｄｄと出力電圧Ｖｏｕｔの電圧比較を行い、該比較結果に応じて切替スイッチＳＷ１の切替制御及びスイッチＳＷ２のスイッチング制御をそれぞれ行う入出力比較回路６とを備えている。スイッチングトランジスタＭ１は、ソースとサブストレートゲート（バックゲートとも言う）との間に寄生ダイオードＤ１が、ドレインとサブストレートゲートとの間に寄生ダイオードＤ２がそれぞれ形成されている。
【００３９】
スイッチングレギュレータ１において、基準電圧発生回路２、誤差増幅回路３、三角波発生回路４及びＰＷＭ制御回路５をスイッチング制御回路１８とし、インダクタＬとコンデンサＣを除く各部は、１つのＩＣに集積するようにしてもよい。なお、同期整流用トランジスタＭ２、インダクタＬ及びコンデンサＣは平滑回路部を、切替スイッチＳＷ１は切替回路部を、スイッチＳＷ２はスイッチ回路部を、入出力比較回路６は切替制御回路部をそれぞれなし、基準電圧発生回路２、誤差増幅回路３、三角波発生回路４、ＰＷＭ制御回路５及び抵抗Ｒ１，Ｒ２は制御回路部をなす。
【００４０】
一方、ＰＷＭ制御回路５は、誤差増幅回路３の出力電圧Ｖｅｒと三角波発生回路４らの三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ回路１５と、該ＰＷＭ回路１５からのパルス信号Ｓｐｗに応じて、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤと同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤをそれぞれ生成してスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２をそれぞれ駆動するドライブ回路１６とを備えている。
【００４１】
入力端子ＩＮと接地電圧との間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部と出力端子ＯＵＴとの間にはインダクタＬが接続され、出力端子ＯＵＴと接地電圧との間には、コンデンサＣが接続されると共に抵抗Ｒ１と抵抗Ｒ２の直列回路が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路３の反転入力端に接続され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒ１が入力されている。
【００４２】
誤差増幅回路３の出力電圧Ｖｅｒは、ＰＷＭ回路１５をなすコンパレータの反転入力端に出力され、三角波発生回路４からの三角波信号ＴＷは、ＰＷＭ回路１５をなすコンパレータの非反転入力端に出力される。ＰＷＭ回路１５からのパルス信号Ｓｐｗはドライブ回路１６に出力される。ドライブ回路１６は、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤをスイッチングトランジスタＭ１のゲートに出力し、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤを同期整流用トランジスタＭ２のゲートに出力する。
【００４３】
また、切替スイッチＳＷ１のＣＯＭ端子はスイッチングトランジスタＭ１のサブストレートゲートに接続され、切替スイッチＳＷ１のＳ端子はスイッチングトランジスタＭ１のソースに、スイッチＳＷ１のＤ端子はスイッチングトランジスタＭ１のドレインにそれぞれ接続されている。スイッチＳＷ２は、スイッチングトランジスタＭ１のゲートとドレインとの間に接続されている。入出力比較回路６は、入力端子ＩＮの電圧と出力端子ＯＵＴの電圧がそれぞれ入力され、該入力された各電圧の差に応じて切替スイッチＳＷ１の切替制御、スイッチＳＷ２のスイッチング制御及びドライブ回路１６における制御信号ＰＤの出力制御をそれぞれ行う。
【００４４】
このような構成において、スイッチングトランジスタＭ１がスイッチング動作を行い、スイッチングトランジスタＭ１がオンしたときに、インダクタＬに電流が供給される。このとき、同期整流用トランジスタＭ２はオフしている。スイッチングトランジスタＭ１がオフすると、同期整流用トランジスタＭ２がオンし、インダクタＬに蓄えられていたエネルギーが同期整流用トランジスタＭ２を通して放出される。このとき発生した電流は、コンデンサＣで平滑されて出力端子ＯＵＴから負荷１１に出力される。また、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔは、出力電圧検出用の抵抗Ｒ１とＲ２で分圧され、該分圧電圧Ｖｄ１が誤差増幅回路３の反転入力端に入力されている。
【００４５】
スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３の出力電圧が低下し、ＰＷＭ回路１５からのパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、スイッチングトランジスタＭ１がオンする時間が短くなり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ１の出力電圧Ｖｏｕｔが一定になるように制御される。
【００４６】
ここで、入出力比較回路６は、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧に等しいか又は小さい場合、切替スイッチＳＷ１に対して、ＣＯＭ端子をＤ端子に接続させ、スイッチングトランジスタＭ１のサブストレートゲートをドレインに接続させる。同時に、入出力比較回路６は、スイッチＳＷ２をオンさせてスイッチングトランジスタＭ１のゲートとドレインを接続させると共にドライブ回路１６に対して制御信号ＰＤの出力を停止して該出力端をハイインピーダンス状態にする。なお、前記説明では、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧に等しいか又は小さい場合としたが、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧にほぼ等しいか又は小さい場合としてもよい。このようにすることにより、スイッチングトランジスタＭ１の寄生ダイオードＤ２は短絡され、スイッチングトランジスタＭ１において、ソースからサブストレートゲートの方向に寄生ダイオードＤ１が接続された状態になる。このため、スイッチングトランジスタＭ１は、寄生ダイオードＤ１によって、出力端子ＯＵＴから入力端子ＩＮに電流が流れることを防止する。
【００４７】
逆に、入出力比較回路６は、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧よりも大きい場合は、切替スイッチＳＷ１に対して、ＣＯＭ端子をＳ端子に接続させ、スイッチングトランジスタＭ１のサブストレートゲートをソースに接続させる。同時に、入出力比較回路６は、スイッチＳＷ２をオフさせてスイッチングトランジスタＭ１のゲートとドレインの接続を遮断させると共にドライブ回路１６に対して制御信号ＰＤの出力を開始させる。なお、前記説明では入力端子ＩＮの電圧が出力端子ＯＵＴの電圧よりも大きい場合としたが、入力端子ＩＮの電圧が出力端子ＯＵＴの電圧よりも所定の電圧以上大きい場合としてもよい。このようにすることにより、スイッチングトランジスタＭ１の寄生ダイオードＤ１は短絡され、スイッチングトランジスタＭ１において、ドレインからサブストレートゲートの方向に寄生ダイオードＤ２が接続された状態になる。このため、スイッチングトランジスタＭ１は、寄生ダイオードＤ２によって、入力端子ＩＮから出力端子ＯＵＴに電流が流れることを防止する。
【００４８】
次に、図２は、図１のスイッチングレギュレータ１を使用した電源回路の例を示した図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略する。
図２において、電源回路２０は、図１のスイッチングレギュレータ１とリニアレギュレータ２１で構成されており、スイッチングレギュレータ１とリニアレギュレータ２１の各出力端は、電源回路２０の出力端子ＯＵＴに接続されている。また、スイッチングレギュレータ１の入力端は、電源回路２０の入力端子ＩＮ１に接続され、リニアレギュレータ２１の入力端は、電源回路２０の入力端子ＩＮ２に接続されている。入力端子ＩＮ１と接地電圧との間には電池等の直流電源２２が接続され、直流電源２２によって入力端子ＩＮ１に入力電圧Ｖｄｄ１が入力されている。また、入力端子ＩＮ２と接地電圧との間には電池等の直流電源２３が接続され、直流電源２３によって入力端子ＩＮ２に入力電圧Ｖｄｄ２が入力されている。
【００４９】
リニアレギュレータ２１は、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路３１と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒ２との電圧比較を行い、該比較結果に応じた電圧の信号を出力する誤差増幅回路３２と、誤差増幅回路３２から入力された電圧に応じた電流を出力して出力端子ＯＵＴの電圧を制御するＰＭＯＳトランジスタの電圧制御トランジスタＭ２１と、電圧制御トランジスタＭ２１のサブストレートゲートにおける接続の切り替えを行う切替スイッチＳＷ２１と、出力端子ＯＵＴの電圧と入力端子ＩＮ２の電圧を比較し、該比較結果に応じて切替スイッチＳＷ２１の切替制御を行う入出力比較回路３３とを備えている。電圧制御トランジスタＭ２１は、ソースとサブストレートゲートとの間に寄生ダイオードＤ２１が、ドレインとサブストレートゲートとの間に寄生ダイオードＤ２２がそれぞれ形成されている。
【００５０】
スイッチングレギュレータ１とリニアレギュレータ２１は、出力電圧検出用の抵抗Ｒ１、Ｒ２及び出力コンデンサＣを兼用している。インダクタＬとコンデンサＣを除くスイッチングレギュレータ１の各部及びリニアレギュレータ２１は、１つのＩＣに集積するようにしてもよい。なお、切替スイッチＳＷ１は第１切替回路部を、入出力比較回路６は第１切替制御回路部を、スイッチング制御回路１８及び抵抗Ｒ１，Ｒ２は第１制御回路部をそれぞれなし、切替スイッチＳＷ２１は第２切替回路部を、入出力比較回路３３は第２切替制御回路部を、基準電圧発生回路３１、誤差増幅回路３２及び抵抗Ｒ１，Ｒ２は第２制御回路部をそれぞれなす。
【００５１】
リニアレギュレータ２１は、入力電圧Ｖｄｄ２を所定の電圧に変換して出力端子ＯＵＴに出力する。出力端子ＯＵＴと接地電圧との間には負荷１１が接続されている。入力端子ＩＮ２と出力端子ＯＵＴとの間には、電圧制御トランジスタＭ２１が接続され、抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路３２の非反転入力端に接続され、誤差増幅回路３２の反転入力端には基準電圧Ｖｒ２が入力されている。誤差増幅回路３２の出力端は電圧制御トランジスタＭ２１のゲートに接続されている。また、切替スイッチＳＷ２１のＣＯＭ端子は電圧制御トランジスタＭ２１のサブストレートゲートに接続され、切替スイッチＳＷ２１のＳ端子は電圧制御トランジスタＭ２１のソースに、切替スイッチＳＷ２１のＤ端子は電圧制御トランジスタＭ２１のドレインにそれぞれ接続されている。入出力比較回路３３は、入力端子ＩＮ２の電圧と出力端子ＯＵＴの電圧がそれぞれ入力され、該各入力された各電圧の電圧差に応じて切替スイッチＳＷ２１のスイッチング制御を行う。
【００５２】
リニアレギュレータ２１は、主電源である降圧型のスイッチングレギュレータ１のバックアップ電源であり、出力電圧がスイッチングレギュレータ１よりもやや小さい電圧に設定されている。例えば、電池２２の電圧Ｖｄｄ１が５Ｖ、スイッチングレギュレータ１の出力電圧が２.５Ｖ、電池２３の電圧Ｖｄｄ２が３Ｖ、リニアレギュレータ２１出力電圧が２.４Ｖである場合を例にして説明する。
スイッチングレギュレータ１が作動している場合は、出力端子ＯＵＴの電圧Ｖｏｕｔは２.５Ｖになる。入力端子ＩＮ１の電圧Ｖｄｄ１が５Ｖであり出力端子ＯＵＴの電圧Ｖｏｕｔよりも大きいことから、入出力比較回路６は、スイッチングトランジスタＭ１のサブストレートゲートがソースに接続されるようにスイッチＳＷ１を制御している。このとき、入出力比較回路６は、前述したように、スイッチＳＷ２をオフさせて遮断状態にすると共に、スイッチング制御回路１８から制御信号ＰＤを出力させるようにしている。
【００５３】
同様に、リニアレギュレータ２１においても、入力端子ＩＮ２の電圧Ｖｄｄ２が３Ｖであり出力端子ＯＵＴの電圧Ｖｏｕｔよりも大きいことから、入出力比較回路３３は、電圧制御トランジスタＭ２１のサブストレートゲートがソースに接続されるように切替スイッチＳＷ２１を制御する。切替スイッチＳＷ２１によって電圧制御トランジスタＭ２１のサブストレートゲートがソースに接続されていても、入力端子ＩＮ２の電圧Ｖｄｄ２が出力端子ＯＵＴの電圧Ｖｏｕｔよりも大きいため、電圧制御トランジスタＭ２１の寄生ダイオードＤ２１はオフとなり電流の逆流は発生しない。
【００５４】
ここで、スイッチングレギュレータ１が動作を停止した場合は、出力端子ＯＵＴにはリニアレギュレータ２１から電力が供給されるため、出力端子ＯＵＴの電圧Ｖｏｕｔは２.４Ｖになる。この状態では、スイッチングトランジスタＭ１のサブストレートゲートは切替スイッチＳＷ１によってソースに接続されているが、スイッチングレギュレータ１の入力端子ＩＮ１には５Ｖの電圧が印加されているため、スイッチングトランジスタＭ１による電流の逆流は発生しない。
【００５５】
また、スイッチングレギュレータ１の直流電源２２がない場合においても、出力端子ＯＵＴにはリニアレギュレータ２１から電力が供給されるため、出力端子ＯＵＴの電圧は２.４Ｖとなる。この状態では、スイッチングレギュレータ１の入力端子ＩＮ１の電圧Ｖｄｄ１は出力電圧Ｖｏｕｔ近くまで低下する。このため、入出力比較回路６は、スイッチングトランジスタＭ１のサブストレートゲートがドレインに接続されるように切替スイッチＳＷ１を切り替え、更にスイッチＳＷ２をオンさせてスイッチングトランジスタＭ１のゲートとドレインを接続させると共にスイッチング制御回路１８の制御信号ＰＤを出力する出力端をハイインピーダンス状態にさせる。このため、出力端子ＯＵＴと入力端子ＩＮ１の間には寄生ダイオードＤ１が逆接続に挿入されるため、電流の逆流を防止することができる。
【００５６】
次に、リニアレギュレータ３０の電池２３がない場合で、スイッチングレギュレータ１が作動している場合は、出力端子ＯＵＴの電圧は２.５Ｖとなる。この状態では、リニアレギュレータ２１の入力端子ＩＮ２の電圧は出力端子ＯＵＴの電圧近くまで低下するので、入出力比較回路３３によって切替スイッチＳＷ２１が制御され、電圧制御トランジスタＭ２１のサブストレートゲートはドレインに接続される。このため、出力端子ＯＵＴと入力端子ＩＮ２との間には寄生ダイオードＤ２１が逆接続に挿入されるため、逆流を防止することができる。
なお、図２で示したようなスイッチングレギュレータ１とリニアレギュレータ２１で構成された電源回路２０を例にして説明したが、同電圧を出力する降圧型のスイッチングレギュレータだけ、又はリニアレギュレータだけを複数備え、出力端子ＯＵＴを共通接続したいわゆる並列運転用の電源回路においても、前記とまったく同様の動作で、各レギュレータにおける電流の逆流を防止することができる。
【００５７】
このように、入力端子の電圧が出力端子の電圧と等しいか又は小さい場合に、切替スイッチの切替制御を行って、ＰＭＯＳトランジスタで構成されたスイッチングトランジスタ又は電圧制御トランジスタのサブストレートゲートをドレインに接続し、入力端子の電圧が出力端子の電圧よりも大きい場合は、切替スイッチの切替制御を行って、サブストレートゲートをソースに接続するようにした。このことから、出力端子から入力端子に流れる電流の逆流を防止することができる。
【００５８】
また、入出力比較回路の比較条件として、入力端子の電圧が出力端子の電圧と等しいか又は小さい場合としたが、出力端子の電圧が寄生ダイオードＤ２等を介して入力端子に現れるとき、ほとんど電流が流れない場合は、出力端子の電圧と入力端子の電圧はほぼ等しくなる。このため、入出力比較回路では、比較回路自体のオフセット電圧等の誤差要因を考慮して、入力端子の電圧が出力端子の電圧よりもわずかに大きい電圧まで低下した時点でサブストレートゲートをドレインに接続するようにしてもよい。
また、サブストレートゲートの接続をソースに戻す場合の条件を、入力端子の電圧が出力端子の電圧よりも所定の電圧だけ大きい場合にしてもよく、この場合所定の電圧は、実際に入力端子に接続されるＡＣアダプタや、入力電圧と出力電圧の関係から、最適な電圧を選択するようにすればよい。
【００５９】
次に、図３は、本発明の第１の実施の形態におけるスイッチングレギュレータの他の例を示した図であり、図３では、二次電池の充電回路に使用した場合を例にして示している。なお、図３では、図１と同じもの又は同様のものは同じ符号で示している。
図３において、充電回路４０は、入力端子ＡＤｉに接続されたＡＣアダプタ５１から供給される電源を用いて出力端子ＢＴｏに接続された二次電池５２の充電を行うものである。充電回路４０は、降圧型のスイッチングレギュレータ４１と、出力端子ＢＴｏに流れる充電電流ｉｏを電圧に変換する充電電流検出用の抵抗４２と、該抵抗４２の両端電圧から充電電流ｉｏに応じた電圧Ｖ１を生成してスイッチングレギュレータ４１の動作制御を行う電流検出回路４３と、ＡＣアダプタ５１が入力端子ＡＤｉに接続されたか否かの検出を行い、該検出結果を示す信号Ｓａを出力するアダプタ検出回路４４と、アダプタ検出回路４４からの信号Ｓａ及び外部から入力される制御信号Ｓｃに応じてスイッチングレギュレータ４１のオン／オフ制御を行う充電制御回路４５とを備えている。
【００６０】
スイッチングレギュレータ４１は、入力端子ＡＤｉに入力された入力電圧Ｖｄｄの出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、同期整流用トランジスタＭ２と、平滑用のインダクタＬと、平滑用のコンデンサＣと、出力端子ＢＴｏから出力される電圧Ｖｏを分圧して分圧電圧Ｖｄ３を生成し出力する出力電圧検出用の抵抗Ｒ１１，Ｒ１２とを備えている。また、スイッチングレギュレータ４１は、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路７と、分圧電圧Ｖｄ３と該基準電圧Ｖｒ３との電圧比較を行い、該比較結果に応じた電圧を生成して出力する誤差増幅回路８と、誤差増幅回路８の出力電圧に応じて制御電圧Ｖ２を生成し出力する制御電圧生成回路９とを備えている。
【００６１】
また、スイッチングレギュレータ４１は、電流検出回路４３からの出力電圧Ｖ１と制御電圧生成回路９からの制御電圧Ｖ２との電圧比較を行い、該比較結果に応じた電圧Ｖｅｒを生成して出力する誤差増幅回路３と、所定の周波数の三角波信号ＴＷを生成して出力する三角波発生回路４と、誤差増幅回路３の出力電圧Ｖｅｒ及び三角波信号ＴＷからスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対してＰＷＭ制御を行ってスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うＰＷＭ制御回路５とを備えている。
【００６２】
更に、スイッチングレギュレータ４１は、スイッチングトランジスタＭ１のサブストレートゲートにおける接続の切り替えを行う切替スイッチＳＷ１と、スイッチングトランジスタＭ１のゲートとドレインの接続を行うスイッチＳＷ２と、入力端子ＡＤｉの電圧と出力端子ＢＴｏの電圧の比較を行い、該比較結果に応じて切替スイッチＳＷ１の切替制御及びスイッチＳＷ２のスイッチング制御をそれぞれ行う入出力比較回路６とを備えている。インダクタＬとコンデンサＣを除く充電回路４０の各部は１つのＩＣに集積するようにしてもよい。なお、誤差増幅回路３，８、三角波発生回路４、ＰＷＭ制御回路５、基準電圧発生回路７及び抵抗Ｒ１１，Ｒ１２は制御回路部をなす。
【００６３】
入力端子ＡＤｉと接地電圧との間には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部にはインダクタＬの一端が接続され、インダクタＬの他端と接地電圧との間にはコンデンサＣが接続されている。スイッチングレギュレータ４１の出力端をなすインダクタＬとコンデンサＣとの接続部は、抵抗４２の一端に接続され、抵抗４２の他端は出力端子ＢＴｏに接続されている。また、出力端子ＢＴｏと接地電圧との間には、抵抗Ｒ１１と抵抗Ｒ１２との直列回路が接続され、抵抗Ｒ１１と抵抗Ｒ１２との接続部は、誤差増幅回路８の反転入力端に接続され、誤差増幅回路８の非反転入力端には基準電圧Ｖｒ３が入力されている。誤差増幅回路８の出力電圧は制御電圧生成回路９に入力され、制御電圧生成回路９から出力された制御電圧Ｖ２は、誤差増幅回路３の反転入力端に入力されている。
【００６４】
分圧電圧Ｖｄ３が基準電圧Ｖｒ３に達するまでは、誤差増幅回路８の出力電圧は、ほぼ誤差増幅回路８の電源電圧となり、制御電圧生成回路９から出力される電圧Ｖ２は一定電圧になる。該一定電圧の出力電圧Ｖ２と電流検出回路４３から出力された電圧Ｖ１が等しくなるようにＰＷＭ制御が行われることから、この間は二次電池５２に対して定電流を供給して充電を行うことになる。分圧電圧Ｖｄ３が基準電圧Ｖｒ３以上になると、誤差増幅回路８の出力電圧は低下し、該出力電圧の低下に応じて、制御電圧生成回路９から出力される電圧Ｖ２は徐々に低下し、ＰＷＭ制御回路５は、二次電池５２を定電圧で充電するようにスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対してＰＷＭ制御を行う。このように、基準電圧Ｖｒ３は、二次電池５２を定電流充電から定電圧充電に切り替えるためのしきい値電圧をなしている。
【００６５】
誤差増幅回路３の非反転入力端には電流検出回路４３からの電圧Ｖ１が入力され、誤差増幅回路３の出力電圧Ｖｅｒ及び三角波信号ＴＷはＰＷＭ制御回路５にそれぞれ入力されている。ＰＷＭ制御回路５は、入力された電圧Ｖｅｒ及び三角波信号ＴＷから、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤを生成してスイッチングトランジスタＭ１のゲートに出力すると共に、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤを生成して同期整流用トランジスタＭ２のゲートに出力する。
【００６６】
一方、アダプタ検出回路４４は、入力端子ＡＤｉの電圧Ｖｄｄが所定の電圧以上、又は所定の電圧範囲に入っている場合に、ＡＣアダプタ５１が接続されたと判断し、ＡＣアダプタ５１が接続されたことを示した信号Ｓａを充電制御回路４５に出力する。充電制御回路４５は、ＡＣアダプタ５１が接続されたことを示した信号Ｓａが入力されると、ＰＷＭ制御回路５のＰＷＭ回路１５及びドライブ回路１６をそれぞれ作動させてＰＷＭ制御回路５を作動させる。また、充電制御回路４５は、ＡＣアダプタ５１が接続されていないことを示した信号Ｓａが入力されると、ＰＷＭ制御回路５のＰＷＭ回路１５及びドライブ回路１６をそれぞれ作動停止させてＰＷＭ制御回路５を作動停止させ、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２は共にオフする。更に、充電制御回路４５には、外部の制御回路（図示せず）からの制御信号Ｓｃが入力されており、該制御信号に応じてＰＷＭ制御回路５に対して前記と同様の制御を行う。
【００６７】
このように、ＰＷＭ制御回路５は、充電制御回路４５から出力される制御信号に応じて作動又は作動停止する。作動中のＰＷＭ制御回路５は、三角波発生回路４からの三角波信号ＴＷと誤差増幅回路３の出力電圧Ｖｅｒに応じて、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２を交互にオン／オフさせ、入力端子ＡＤｉに接続されたＡＣアダプタ５１の電圧を降圧して出力端子ＢＴｏより出力する。また、切替スイッチＳＷ１のＣＯＭ端子はスイッチングトランジスタＭ１のサブストレートゲートに接続され、切替スイッチＳＷ１のＳ端子はスイッチングトランジスタＭ１のソースに、切替スイッチＳＷ１のＤ端子はスイッチングトランジスタＭ１のドレインにそれぞれ接続されている。スイッチＳＷ２は、スイッチングトランジスタＭ１のゲートとドレインとの間に接続されている。入出力比較回路６は、入力端子ＡＤｉの電圧と出力端子ＢＴｏの電圧がそれぞれ入力され、該入力された各電圧の差に応じて切替スイッチＳＷ１の切替制御、スイッチＳＷ２のスイッチング制御及びＰＷＭ制御回路５のドライブ回路１６における制御信号ＰＤの出力制御をそれぞれ行う。
【００６８】
このような構成において、入力端子ＡＤｉにＡＣアダプタ５１が接続されている場合は、入力端子ＡＤｉの電圧は出力端子ＢＴｏの電圧よりも所定の電圧以上大きいことから、入出力比較回路６は、切替スイッチＳＷ１に対して、ＣＯＭ端子をＳ端子に接続させて、スイッチングトランジスタＭ１のサブストレートゲートをソースに接続させる。同時に、入出力比較回路６は、スイッチＳＷ２をオフさせてスイッチングトランジスタＭ１のゲートとドレインの接続を遮断させると共にＰＷＭ制御回路５に対して制御信号ＰＤの出力を開始させる。また、アダプタ検出回路４４は、ＡＣアダプタ５１が接続されたことを検出して、ＡＣアダプタ５１が接続されていることを示す制御信号Ｓａを充電制御回路４５に出力し、充電制御回路４５は、二次電池５２の充電を行うためにＰＷＭ制御回路５を作動させる。
【００６９】
ＡＣアダプタ５１が入力端子ＡＤｉから外されると、入力端子ＡＤｉの電圧が低下する。このため、アダプタ検出回路４４は、ＡＣアダプタ５１が外されたことを検出して、ＡＣアダプタ５１が接続されていないことを示す制御信号Ｓａを充電制御回路６に出力し、充電制御回路４５は、二次電池５２の充電を停止させるためにＰＷＭ制御回路５を作動停止させる。この状態では、スイッチングトランジスタＭ１のサブストレートゲートは切替スイッチＳＷ１を介してソースに接続されているため、二次電池５２→出力端子ＢＴｏ→抵抗４２→インダクタＬ→寄生ダイオードＤ２→切替スイッチＳＷ１のＣＯＭ端子→切替スイッチＳＷ１のＳ端子→出力端子ＡＤｉという電流経路が形成され、出力端子ＡＤｉに二次電池５２の電圧に近い電圧が発生する。
【００７０】
入出力比較回路６は、入力端子ＡＤｉの電圧が出力端子ＢＴｏの電圧以下の場合には、切替スイッチＳＷ１に対して、ＣＯＭ端子をＤ端子に接続させる。このことから、入出力比較回路６は、入力端子ＡＤｉの電圧が出力端子ＢＴｏの電圧まで低下すると、切替スイッチＳＷ１の切替制御を行って、スイッチングトランジスタＭ１のサブストレートゲートをドレインに接続させる。同時に、入出力比較回路６は、スイッチＳＷ２をオンさせてスイッチングトランジスタＭ１のゲートとドレインを接続させると共にＰＷＭ制御回路５に対して制御信号ＰＤの出力を停止して該出力端をハイインピーダンス状態にする。このため、寄生ダイオードＤ１が出力端子ＢＴｏと入力端子ＡＤｉの間に逆方向に挿入されることになり、出力端子ＢＴｏからの電流が遮断され、入力端子ＡＤｉの電圧は更に低下する。
【００７１】
このように、入出力比較回路６によって入力端子ＡＤｉと出力端子ＢＴｏとの電圧差に応じてスイッチングトランジスタＭ１のサブストレートゲートの接続をソースからドレインに切り替えるようにしたことから、出力端子ＢＴｏに電圧源が接続されている場合においても、入力端子ＡＤｉに電流が逆流することを防止することができ、従来のように逆流を防止するためのダイオードによる電圧降下や電力効率の低下の小さい充電回路を実現することができる。なお、切替スイッチＳＷ１及びスイッチＳＷ２は、電子回路で形成されるようにしてもよく、この場合、例えばＭＯＳトランジスタ等の電界効果トランジスタで形成されている。また、同期整流用トランジスタＭ２の代わりにフライホイールダイオードを使用してもよい。
【００７２】
なお、前記説明では、入出力比較回路６はスイッチングレギュレータの構成をなしている場合を例にして説明したが、入出力比較回路６をスイッチングレギュレータの外部に設けられるようにしてもよい。この場合、切替スイッチＳＷ１は外部から入力された制御信号に応じてスイッチングトランジスタＭ１のサブストレートゲートの接続を切り替える。
【００７３】
前記のように、本第１の実施の形態におけるスイッチングレギュレータは、ＰＭＯＳトランジスタであるスイッチングトランジスタＭ１のサブストレートゲートにおける接続の切り替えを行う切替スイッチＳＷ１を設け、入出力比較回路６によって、入力端子の電圧と出力端子の電圧との電圧差に応じて切替スイッチＳＷ１の切替制御を行うようにした。このことから、降圧型スイッチングレギュレータのスイッチング素子にＰＭＯＳトランジスタを使用した場合でも、逆流防止用のダイオードを使用することなく電流の逆流を防止することができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１のスイッチングレギュレータ１を使用した電源回路の例を示した図である。
【図３】本発明の第１の実施の形態におけるスイッチングレギュレータを使用した充電回路の例を示した図である。
【図４】ＰＭＯＳトランジスタの等価回路である。
【図５】ＰＭＯＳトランジスタのサブストレートゲートの接続例を示した図である。
【符号の説明】
【００７５】
１，４１  スイッチングレギュレータ
２，７，３１  基準電圧発生回路
３，８，３２  誤差増幅回路
４  三角波発生回路
５  ＰＷＭ制御回路
６，３３  入出力比較回路
９  制御電圧生成回路
１０  直流電源
１１  負荷
１５  ＰＷＭ回路
１６  ドライブ回路
２１  リニアレギュレータ
２２，２３  電池
４３  電流検出回路
４４  アダプタ検出回路
４５  充電制御回路
５１  ＡＣアダプタ
５２  二次電池
ＳＷ１，ＳＷ２１  切替スイッチ
ＳＷ２  スイッチ
Ｄ１，Ｄ２，Ｄ２１，Ｄ２２  寄生ダイオード
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ２１  電圧制御トランジスタ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，４２  抵抗
Ｌ  インダクタ
Ｃ  コンデンサ
【図１】
2006034033.tif 000003
【図２】
2006034033.tif 000004
【図３】
2006034033.tif 000005
【図４】
2006034033.tif 000006
【図５】
2006034033.tif 000007