(57)【要約】【課題】エンド端子用ボンディングパッドを設けることなく、自己走査型発光素子アレイチップの転送異常の検査を行うことのできる方法を提供することにある。【解決手段】転送用の３端子発光サイリスタ複数個を一次元的に配列して構成した転送部と、発光用の３端子サイリスタ複数個を一次元的に配列して構成した発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、各チップ毎に、電源ラインに電流計Ｊを挿入し、各チップ毎に、配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、電源ラインに流れる電流を電流計により測定し、測定値により発光異常を検出する。【選択図】図４Ａ
2006150598.tif 000002
【特許請求の範囲】
【請求項１】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
【請求項２】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
【請求項３】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
前記電源ラインに電流測定回路を挿入し、
前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出する検査方法。
【請求項４】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項５】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項６】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップ毎に、前記電源ラインに電流測定回路を挿入し、
各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項７】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子を複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、１本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項８】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、１本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項９】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
各チップの前記電源ラインを、１本の共通電源ラインに接続し、
前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１０】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１１】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１２】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１３】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインを、光書込みヘッドの１本の共通電源ラインに接続し、この共通電源ラインに１個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記１本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１４】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、
前記各共通電源ラインを、光書込みヘッドの１本の共通電源ラインに接続し、この共通電源ラインに１個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記１本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１５】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップを複数個一次元に配列した光書込みヘッドにおいて、
前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、
前記各共通電源ラインを、光書込みヘッドの１本の共通電源ラインに接続し、この共通電源ラインに１個の電流測定回路を挿入し、
各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記１本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１６】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１７】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
【請求項１８】
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップにおいて、
転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、
再び転送部サイリスタをオンさせたときに、前記点灯している発光部サイリスタに対応する転送部サイリスタがオンしているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出する検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己走査型発光素子アレイチップおよび光書込みヘッドの検査方法、特に発光部サイリスタの発光異常を検査する方法に関する。
【背景技術】
【０００２】
ＰＮＰＮ構造の３端子発光サイリスタを用い、転送部と発光部（複数の発光点を含む）とからなる自己走査型発光素子アレイは、転送信号と画像信号を元に発光パターンを作る。このような自己走査型発光素子アレイのチップは、その駆動回路と組み合わせて、光プリンタの書込み用光源、すなわち光書込みヘッドとして利用されている。
【０００３】
このような自己走査型発光素子アレイのチップにおける発光異常の検出は、特許文献１に開示されているように、各チップにエンド端子用ボンディングパッドを設け、電圧を測定することでチップの発光異常を検査していた。
【特許文献１】特開平９−９９５８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
自己走査型発光素子アレイに転送信号（転送クロック）および画像信号（書込み信号）を供給する駆動回路は、転送クロックを送り放しであるため、なんらかの転送異常によって、発光異常が発生し、画像位置がずれたり、画像が抜け落ちることがある。
【０００５】
発光異常は、おおよそ次のモードに分類できる。
（１）第ｘ発光点のみ点灯
（２）第ｘ発光点以降点灯せず
（２−１）第１〜ｘ発光点の間の発光点が１回だけ点灯
（２−２）第１〜ｘ発光点の間の発光点が繰り返し点灯
（２−３）第１〜（ｘ−１）発光点の間の発光点が１回点灯、第ｘ発光点が複数回点灯
（３）第ｘ発光点と第ｙ発光点の間が点灯せず（ｘ＜ｙ）
（３−１）第１〜ｘ、第ｙ〜最終発光点の発光点が１回だけ点灯
（３−２）第１〜ｘ、第ｙ〜最終発光点の発光点が１回点灯したのち、第１発光点から点灯を繰り返す
前述の、自己走査型発光素子アレイチップにエンド端子を設けて、正常な転送が行われているか確認する方法では、エンド端子用ボンディングパッドが増えるためチップ面積が増え、コストが上がる。また、チップデザインによってはエンド端子を取り出せないという問題点があった。例えば、１チップに２回路の自己走査型発光素子アレイを搭載し、それぞれの発光点をチップの両端から中央に転送する構成の場合、エンド端子はチップ中央から取り出さなければならないが、チップ中央部にボンディングパッドを置くことはデザイン上困難である。
【０００６】
本発明の目的は、エンド端子用ボンディングパッドを設けることなく、自己走査型発光素子アレイチップ転送異常の検査を行うことのできる方法を提供することにある。
本発明の他の目的は、自己走査型発光素子アレイチップを複数個配列して構成した光書込みヘッドにおける発光異常を検出する方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る自己走査型発光素子アレイは、以下の３種のものを用いている。
【０００８】
第１のタイプは、
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
【０００９】
第２のタイプは、
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、結合用抵抗にて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から３相のクロックパルスラインを、順繰りに接続し；一つの相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記結合用抵抗とゲート抵抗とにより構成される回路網によって変化させ；他の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせる転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
【００１０】
第３のタイプは、
転送用の３端子発光サイリスタ複数個を、一次元的に配列し；隣接するサイリスタのゲートを、ダイオードにて互いに接続し；電源ラインを、前記サイリスタの各ゲート電極に、各ゲート抵抗を介して接続し；各サイリスタのカソードまたはアノードに、外部から２相のクロックパルスラインを、それぞれ１サイリスタおきに接続し；一方の相のクロックパルスにより、あるサイリスタがオンしているとき、そのサイリスタの近傍のサイリスタのゲート電圧を、前記ダイオードとゲート抵抗とにより構成される回路網によって変化させ；他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオンさせ；前記２相のクロックパルスの一方を、ダイオードを介して、最初にオンすべき転送用サイリスタのゲートに接続した転送部と、
発光用の３端子サイリスタ複数個を、一次元的に配列し；前記転送用のサイリスタの各ゲートを、前記発光用のサイリスタの対応するゲートに接続し；前記各発光素子のカソードまたはアノードに発光のための画像信号を印加するラインを設けた発光部とを備える自己走査型発光素子アレイチップである。
【００１１】
本発明は、このような自己走査型発光素子アレイチップの発光異常の検査方法であって、前記電源ラインに電流測定回路を挿入し、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記自己走査型発光素子アレイチップの発光異常を検出することを特徴とする。
【００１２】
自己走査型発光素子アレイチップを複数個一次元に配列することにより、光書込みヘッドを構成できる。
【００１３】
本発明は、また、このような光書込みヘッドの発光異常の検査方法であって、各チップ毎に、前記電源ラインに電流測定回路を挿入し、各チップ毎に、前記配列された複数個の転送用サイリスタのうちの最後のサイリスタのみがオンしているタイミングで、前記電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。
【００１４】
１個の電流測定回路を用いて検査する場合には、各チップの前記電源ラインを、１本の共通電源ラインに接続し、前記共通電源ラインに電流測定回路を挿入し、全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出するのが好適である。
【００１５】
また、本発明の光書込みヘッドの検査方法では、前記自己走査型発光素子アレイチップを所定個数毎にブロック化し、各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、前記各共通電源ラインにそれぞれ電流測定回路を挿入し、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記各共通電源ラインに流れる電流を前記各電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。
【００１６】
また、本発明の光書込みヘッドの検査方法では、各ブロック内のチップの電源ラインを、各ブロック毎の共通電源ラインに接続し、前記各共通電源ラインを、光書込みヘッドの１本の共通電源ラインに接続し、この共通電源ラインに１個の電流測定回路を挿入し、各ブロック毎に時分割で動作させて、各ブロック内の全チップを通して、最後の転送用サイリスタのみがオンしているタイミングで、前記１本の共通電源ラインに流れる電流を前記電流測定回路により測定し、測定値により前記光書込みヘッドの発光異常を検出することを特徴とする。
【００１７】
また、本発明の自己走査型発光素子アレイの検査方法では、転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、前記発光部最終サイリスタが点灯しているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出することを特徴とする。
【００１８】
また、本発明の自己走査型発光素子アレイの検査方法では、転送部最終サイリスタがオンしたときに、発光部最終サイリスタを点灯状態にした後、全転送部サイリスタをオフにし、再び転送部サイリスタをオンさせようとしたときに、前記点灯している発光部サイリスタに対応する転送部サイリスタがオンしているか否かを、前記電源ラインに流れる電流を測定して判断することにより、前記光書込みヘッドの発光異常を検出することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ＰＮＰＮ構造の３端子発光サイリスタを用いた自己走査型発光素子アレイチップにおいて、ＶＧＡ端子の電流をモニタすることで、発光点が最終ビットに達しているかどうかを判断して、発光異常を検出することができるので、従来技術によるエンド端子を設けることに付随する種々の問題は生じない。
【００２０】
本発明の検査方法は、フルタイムモニタの他、起動時のセルフチェック、一定時間毎の動作チェックにも応用できる。また、チップ単位での判定も可能であるし、ブロック単位で判定することもでき、柔軟性のある検査方法を提供できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施例を、図面に基づいて説明する。
【実施例１】
【００２２】
自己走査型発光素子アレイチップのＶＧＡ端子から流れ出る電流をモニタし、最終発光素子が点灯するタイミングでの電流値が適正値にあるかどうかを調べる。
【００２３】
例として、転送部サイリスタのゲート間をダイオードで結合した８ビット分のダイオード結合自己走査型発光素子アレイチップの等価回路、および、その駆動波形を図１，図２にそれぞれ示す。図１において、Ｓ１〜Ｓ８は転送部サイリスタ、Ｌ１〜Ｌ８は発光部サイリスタ、ＲＧ１〜ＲＧ８はゲート抵抗、Ｄ１〜Ｄ７は結合用ダイオード、ＶＧＡは電源端子、ΦＳはスタートパルス端子、Φ１，Φ２はクロックパルス端子、ΦＩは画像信号端子、ＲＳ，Ｒ１，Ｒ２，ＲＩは電流制限用抵抗である。
【００２４】
なお、ＶＧＡは電源電圧を、ＲＳ，Ｒ１，Ｒ２，ＲＩは抵抗値をも示すものとしても用いるものとする。また、ゲート抵抗ＲＧ１〜ＲＧ８の抵抗値は、同一であり、ＲＧで表すものとする。
【００２５】
図１から明らかなように、回路は、転送部サイリスタおよび発光部サイリスタのアノードが接地されたアノードコモン型である。
【００２６】
以上の回路において、いま、クロックパルスΦ１がＬレベルのときスタートパルスΦＳをＨレベルにして、転送部サイリスタＳ１のみがオンしているときのＶＧＡ端子に流れ込む電流を計算する。サイリスタＳ１がオン状態のため、サイリスタＳ１のゲート電圧ＶＧＯＮはほぼ基板電位となる。ゲート抵抗ＲＧ１に流れる電流ＩＧ１は、
ＩＧ１＝（ＶＧＯＮ−ＶＧＡ）／ＲＧ            （１）
となる。また、ゲート抵抗ＲＧ２に流れる電流は、ダイオードＤ１の電圧降下ＶＤだけゲート抵抗ＲＧ２にかかる電位差が小さくなるので、
ＩＧ２＝（ＶＧＯＮ−ＶＧＡ−ＶＤ）／ＲＧ        （２）
となる。
【００２７】
以下、
ＩＧ３＝（ＶＧＯＮ−ＶＧＡ−２ＶＤ）／ＲＧ      （３）
ＩＧ４＝（ＶＧＯＮ−ＶＧＡ−３ＶＤ）／ＲＧ      （４）
・
・
となるが、上記式の分子の値が負となると、ダイオードはオフとなり電流を流さない。例えばＶＧＯＮ＝−０．３Ｖ，ＶＧＡ＝−５Ｖ，ＶＤ＝１．２Ｖについて考えると、ダイオードＤ５以下はオフとなり、ＩＧ５以下は電流は零である。ＲＧ＝３０ｋΩとすると、サイリスタＳ１がオンしているときのＶＧＡ端子を流れる電流ＩＧＡ（Ｓ１）は、
ＩＧＡ（Ｓ１）＝ＩＧ１＋ＩＧ２＋ＩＧ３＋ＩＧ４＝（４ＶＧＯＮ−４ＶＧＡ−６ＶＤ）／ＲＧ
≒３９０μＡとなる。
【００２８】
ここまでは、第１の転送部サイリスタＳ１がオンした場合であったが、終端側（図１では第８ビット）では、結合ダイオードＤ１〜Ｄ７およびゲート抵抗ＲＧ１〜ＲＧ８で構成される回路網が切れているため、電流ＩＧＡは変化する。例えば、サイリスタＳ７がオンしている場合は、ゲート抵抗ＲＧ７とＲＧ８しか電流が流れる経路がないため、ＩＧＡ（Ｓ７）＝ＩＧ７＋ＩＧ８となる。またサイリスタＳ８がオンしている場合は、ゲート抵抗ＲＧ８しか電流経路がないため、ＩＧＡ（Ｓ８）＝ＩＧ８となる。
【００２９】
駆動波形と電流ＩＧＡの電流値例を図３に示す。クロックパルス端子Φ２につながっているサイリスタで比較すると、ＩＧＡ（Ｓ２）＝ＩＧＡ（Ｓ４）＝３９０μＡ、ＩＧＡ（Ｓ６）＝３５０μＡ、ＩＧＡ（Ｓ８）＝１６０μＡであり、転送部最終サイリスタがオンしているときは、それ以外の場合の半分以下のＩＧＡ値となる。
【００３０】
そこで、転送部最終サイリスタがオンするタイミングで、電流ＩＧＡを電流計（図示せず）で計測し、その電流がある範囲に収まっているかどうかで、転送動作の成否を判定する。転送動作に異常があれば、発光異常が存在することがわかる。
【００３１】
図４Ａに、複数個の自己走査型発光素子アレイを配列して構成した光書込みヘッドにおける発光異常の検査方法を示す。複数個のチップを直線状に配列し、光書込みヘッドの光源が構成される。図４Ａでは、図面を簡単にするために、５個のチップＣＨＩＰ１〜５が配列された光源を示す。チップは、図１で示した８ビットのものとする。
【００３２】
自己走査型発光素子アレイチップは、通常、５個のボンディングパッドを備えている。すなわち、ＶＧＡ端子用ボンディングパッド，スタートパルス端子ΦＳ用ボンディングパッド，クロックパルス端子Φ１用ボンディングパッド，クロックパルス端子Φ２用ボンディングパッド，画像信号端子ΦＩ用ボンディングパッドであり、図では、各チップにおいて“Ｖ”，“Ｓ”，“１”，“２”，“Ｉ”と表示する。
【００３３】
各チップＣＨＩＰ１〜ＣＨＩＰ５へは、スタートパルスΦＳ，クロックパルスΦ１，クロックパルスΦ２を共通に供給する。各チップには、画像信号ΦＩ１，ΦＩ２，ΦＩ３，ΦＩ４，ΦＩ５を個別に供給する。
【００３４】
本発明の検査方法を実施するためには、図４Ａに示すように、チップＣＨＩＰ１〜ＣＨＩＰ５の各ＶＧＡ端子と−５Ｖ電源１０の間に、電流計Ｊ１〜Ｊ５をそれぞれ挿入する。
【００３５】
各電流計で、電流ＩＧＡをモニタすることにより転送異常すなわち発光異常を検出する。各チップにおいて、サイリスタＳ８のみがオンしているタイミングで測定した電流ＩＧＡ（Ｓ８）が１００μＡと２５０μＡの間にあるときに、転送動作が成功したものと判定する。ここで、電流ＩＧＡ（Ｓ８）が１００μＡ以下となるのは、そのチップでは１個もサイリスタがオンしていないということであるので、問題点で挙げたケースでは（２−１），（３−１）に相当する。
【００３６】
ここでは、電流計を挿入したが、抵抗器を挿入して、電圧降下を測定してもよい。  電圧降下の測定回路例を図４Ｂに示す。図４Ａでは、電流計Ｊ１〜Ｊ５を示しているが、具体的な電流測定の手段として、各チップのＶＧＡ端子から流れ出す電流が、既定値の範囲（ここでは、１００〜２５０μＡ）にあるかどうかを、比較器を用いて判定する回路を用いた。
【００３７】
図中、ＣＰ１〜ＣＰ１０は比較器であり、＋−２つの入力端子を持ち、＋端子の電圧が−端子よりも高いときはＨレベルを出力し、逆のときはＬレベルを出力する働きを持つ。図４Ｂにおいて、Ｂｌｏｃｋ１は、図４Ａの電流計Ｊ１に相当する。Ｂｌｏｃｋ１は、２つの比較器ＣＰ１，ＣＰ２、抵抗Ｒ１、アンドゲートＡ１から構成されている。比較器ＣＰ１は、抵抗Ｒｌ（１ｋΩとする）によって起こる電圧降下を抵抗Ｒ６，Ｒ７によって決まる電圧（ここでは、Ｒ６＝１ｋΩ、Ｒ７＝４９ｋΩ、ＶＧＡ＝−５Ｖと想定して、−０．１Ｖ）と比較しており、電流の下限値（ここでは１００μＡ）よりも抵抗Ｒ１を流れる電流が大きいとＨレベルを出力する。一方、比較器ＣＰ２は、抵抗Ｒ１によって起こる電圧降下を抵抗Ｒ８，Ｒ９によって決まる電圧（ここでは、Ｒ８＝１ｋΩ、Ｒ９＝１９ｋΩ、ＶＧＡ＝−５Ｖと想定して、−０．２５Ｖ）と比較しており、電流の上限値（ここでは２５０μＡ）よりも抵抗Ｒｌを流れる電流が小さいとＨレベルを出力する。この２つ比較器出力の論理積をとった結果Ｄｌが、転送部サイリスタＳ８が点灯しているタイミングで、Ｈレベルであれば、ＣＨＩＰ１の転送は成功していることが分かる。論理積結果Ｄｌ〜Ｄ５のデータ線は、このままヘッドの外側に取り出しても良く、また、シフトレジスタなどを用いてシリアル−パラレル変換してから取り出しても良い。また、転送不良の起こつたチップの位置を知る必要がないならば、それぞれの出力の論理積をとっても良い。
【００３８】
ここでは、比較器を用いて基準内か否かの判定をさせたが、抵抗Ｒ１〜Ｒ５による電圧降下を、アナログスイッチで切替えながら、ＡＤコンバータで測定しても良い。
【００３９】
また、電流測定手段はヘッド内に設けたが、電源側に設けても良い。
【００４０】
また、ここでは、８ビットの自己走査型発光素子アレイについて説明したが、何ビットでもよく、最終ビットの点灯タイミングで電流ＩＧＡを測定すればよい。また、アノードコモン型の自己走査型発光素子アレイを使った回路を例としているが、極性を適当に入れ替えることで、カソードコモン型のものを使ってもよい。
【実施例２】
【００４１】
実施例１では、転送部サイリスタのゲート間をダイオードで結合したダイオード結合型の自己走査型発光素子アレイを例としているが、抵抗結合型であっても、最終ビットのサイリスタがオンするタイミングでの電流ＩＧＡは、それ以外に比べて小さくなるため、同様の方法を用いることができる。
【００４２】
図５に、抵抗結合型の自己走査型発光素子アレイの等価回路を示す。Ｒｉ（ｉ＋１）（ｉ＝１〜７）は、結合用抵抗を示している。これら結合用抵抗の抵抗値は同じとし、その値をＲｉ（ｉ＋１）で表すものとする。
【００４３】
この場合、転送用クロックパルスには、３相クロックパルスΦ１，Φ２，Φ３が用いられる。Ｒ１，Ｒ２，Ｒ３は、各クロックパルスラインに挿入された電流制限用抵抗である。
【００４４】
この等価回路で、ゲート抵抗と結合用抵抗の抵抗値の比を、ＲＧ：Ｒｉ（ｉ＋１）＝１：２としたとき、ゲート抵抗と結合用抵抗とで構成されるネットワークが無限に続くとすると、ゲート抵抗ＲＧｉを流れる電流とゲート抵抗ＲＧ（ｉ＋１）を流れる電流の比は２：１となり、電流ＩＧＡと駆動パルスの波形との関係は図６のようになる。結合ダイオード方式に比べて、電流ＩＧＡ（Ｓ７）と電流ＩＧＡ（Ｓ８）の差が小さめになるが、実際にサイリスタＳ８がオンするタイミングでは、サイリスタＳ７のカソードが接続されているクロックパルスΦ１はＨレベルとなっており、サイリスタＳ７がオンできず、電流ＩＧＡ（Ｓ５）と電流ＩＧＡ（Ｓ８）を比較すればよい。このため、サイリスタＳ８がオンしているときと、サイリスタＳ８がオンしていないときとでは、（ＩＧＡ（Ｓ５）−ＩＧＡ（Ｓ８））／ＩＧＡ（Ｓ８）≒０．５となる。したがって、サイリスタＳ８がオンのタイミングで電流ＩＧＡを測定し、その値が所定値以下であれば、発光異常を検査できる。
【００４５】
また、図５の自己走査型発光素子アレイチップを直線状に配列した光書込みヘッドにおいても、図４Ａで説明したように、各チップのＶＧＡラインにそれぞれ電流計を設けることにより、光書込みヘッドの発光異常を検出することができる。
【実施例３】
【００４６】
実施例１では、スタートパルス端子を独立で持った自己走査型発光素子アレイを例に挙げたが、本発明は、スタートパルス端子を他の論理から合成する方式の自己走査型発光素子アレイにも適用できる。なお、このような方式の自己走査型発光素子アレイは、本出願人の出願に係る特開２００１−６８７３６号公報に開示されている。
【００４７】
図７に、その一例を示す。ダイオード２０を、クロックパルスΦ２端子に接続された電流制限用抵抗Ｒ２の一端と、転送部サイリスタＳ１のゲートとの間に挿入する。これにより、スタートパルス端子を省略することができる。
【００４８】
図８に、クロックパルスΦ１，Φ２の波形と電流ＩＧＡの電流値を示す。最終ビットのオンタイミングでの電流はそれ以外に比べて小さくなるため、前述したと同様の方法が使える。
【００４９】
また、図７の自己走査型発光素子アレイチップを直線状に配列した光書込みヘッドにおいても、図４Ａで説明したように、各チップのＶＧＡラインにそれぞれ電流計を設けることにより、光書込みヘッドの発光異常を検出することができる。
【実施例４】
【００５０】
図４Ａの実施例では、１チップ毎に電流ＩＧＡを測定できる構成とした。しかし、この方法では電流計がチップの数だけ必要となり、コストがかかる。そこで、図９に示すように、各チップのＶＧＡラインを１本の共通のＶＧＡライン３０に接続し、この共通ＶＧＡライン３０に１個の電流計Ｊを挿入し、この電流計Ｊで電流ＩＧＡを測定することにした。ここでは、１ヘッド分６０チップのＶＧＡラインをまとめた。このまま、全チップに関する電流ＩＧＡを測定する場合は、６０チップのうちの高々１チップが転送異常で最終ビット以外のサイリスタがオンして３９０μＡの電流ＩＧＡを流しても、電流変化は２％程に過ぎないため、測定精度が高くなければならない。このため、予め、正常な転送が確認された状態で測定された初期の電流ＩＧＡをもとに、１％以上の変化がないかを調べて、異常を検出した。１％程度の測定精度を確保するため、電流計Ｊとしては、１０ビットのＡＤコンバータを用いて、ヘッド内に内蔵した。
【００５１】
なお、この検査方法は、図９におけるチップが、図５および図７に示したチップであっても適用できることは、明らかである。
【実施例５】
【００５２】
実施例４では、電流の１％の変化をとらえる必要がある。しかし、高い精度の電流計は高価であり、また、半導体抵抗は温度係数が大きいため、場合によっては温度係数補正も必要となる。このため、かえってコストが高くなってしまう場合がある。そこで、６０チップを複数のブロックに分け、ブロック毎の電流ＩＧＡを測定する。例えば、全体を１０ブロックに分けると、１ブロックに含まれるチップ数は６チップとなり、実施例４の１０倍の感度で異常検出が可能となる。図１０に、この光書込みヘッドの等価回路の一部を示す。図面を簡単にするためブロックは５個しか示していない。各ブロック毎に電流計Ｊ１，Ｊ２，Ｊ３…を設けていることがわかる。
【００５３】
１個のブロック内にある６個の各チップのＶＧＡラインは、図９に示したように１本の共通ＶＧＡラインに接続されており、各ブロックの共通ＶＧＡラインに図１０に示すように、電流計Ｊ１，Ｊ２，Ｊ３…が挿入されている。各電流計は各ブロックの最終ビットのオンタイミングでの電流を検出する。
【００５４】
なお、この検査方法は、チップが、図５および図７に示したチップであっても適用できることは、明らかである。
【実施例６】
【００５５】
実施例５では、ブロック毎に電流計が必要となるため、コストがかかる。そこで、ブロック毎に別々に時分割で動作させ、それぞれのブロック毎に１個の電流計で電流ＩＧＡを測定する。ブロック毎に時分割で駆動するには、図１１に示すように、クロックパルスΦ１，Φ２それぞれをブロック毎に用意する。この場合、チップは図７に示したチップのようにスタートパルス端子ΦＳを設けないチップを用いる。
【００５６】
１個のブロック内にある６個の各チップのＶＧＡラインは、図９に示したように１本の共通ＶＧＡラインに接続されており、各ブロックの共通ＶＧＡラインを、図１１に示すように、光書込みヘッドのＶＧＡライン３２に接続し、このＶＧＡライン３２に１個の電流計Ｊを挿入する。
【００５７】
クロックパルスΦ１−１，Φ２−１はＢＬＯＣＫ１用、クロックパルスΦ１−２，Φ２−２はＢＬＯＣＫ２用、Φ１−３，Φ２−３はＢＬＯＣＫ３用、Φ１−４，Φ２−４はＢＬＯＣＫ４用、Φ１−５，Φ２−５はＢＬＯＣＫ５用である。各クロックパルスは、クロックパルスラインを経てそれぞれのブロックに供給される。
【００５８】
以上のような回路において、各ブロックにクロックパルスΦ１，Φ２を別々に供給すれば、ブロック毎に電流ＩＧＡを１個の電流計で測定できる。
【００５９】
他方、スタートパルス端子ΦＳを備えるチップを用いる場合には、図１２に示すように、スタートパルスΦＳ１，ΦＳ２，ΦＳ３，ΦＳ４，ΦＳ５を、ＢＬＯＣＫ１，２，３，４，５毎にそれぞれ用意する。各スタートパルスΦＳは、スタートパルスラインを経てそれぞれのブロックに供給される。クロックパルスΦ１，Φ２は、共通に各ブロックに供給される。
【００６０】
以上のような回路において、各ブロックにスタートパルスΦｓを別々に供給すれば、ブロック毎に電流ＩＧＡを１個の電流計Ｊで測定できる
【実施例７】
【００６１】
実施例６では、クロックパルスΦ１，Φ２ラインまたはスタートパルスΦＳラインをブロック数の組だけ準備しておく必要があり、配線本数が増え、光書込みヘッドの構造が複雑となる。クロックパルスΦ１，Φ２、スタートパルスΦＳを共通にした構成でチップ毎またはブロック毎の点灯状態を検査する方法を以下に示す。ヘッドまたはブロックの構成は、図９と同じである。
【００６２】
すなわち、図１または図５のスタートパルス端子を持った自己走査型発光素子アレイにおいて、転送部最終サイリスタのオン後、測定を行いたいチップのみ画像信号Φ１をＬレベルとして、発光部最終サイリスタを点灯状態とする。その後、全チップのクロックパルスΦ２をＨレベルとして、全チップの転送部サイリスタをオフさせる。このとき、正常なチップでは、最終発光部サイリスタ１個のみが点灯している状態となる。一方、異常がある場合、最終発光部サイリスタ以外の発光サイリスタが点灯するか、または全消灯となる。このため、このときのＶＧＡ電流を測定して、正常な電流範囲にあることを測定することで、このチップが正常に点灯しているか否か評価可能となる。この動作を順次繰り返すことで、すべてのチップの動作を確認できる。
【００６３】
図９の回路における駆動パルスの例を、図１３Ａ，図１３Ｂ（図１３Ａの続き）に示す。まず、シフト部のオン状態を順次送っていき、最終ビットのシフト部をオンにする（時刻ｔ１）。次に動作チェックを行いたいチップ（ここでは、ＣＨＩＰ１）のφＩ端子（ここでは、φＩ１）をＬレベルとして、これ以外のφＩ端子はＨレベルのまま保持する（時刻ｔ２）。続いて、クロックパルスφ２をＨレベルとして、ＣＨＩＰ１〜ＣＨＩＰ５のすべての転送部サイリスタをオフさせる（時刻ｔ３）。この時点でオンしている発光部サイリスタは、ＣＨＩＰ１が正常に転送している場合、ＣＨＩＰ１の最終ビットとなる。一方、ＣＨＩＰ１が正常に転送していない場合は、最終ビット以外のサイリスタが点灯する。この時刻ｔ３の状態でＶＧＡの電流を測定する。次に、φＩ１をＨレベルとして発光サイリスタを消灯する。続いて、再び、転送部のオン状態を順次送っていき、最終ビットの転送部サイリスタをオンにする（時刻ｔ４）。次に動作チェックを行いたいチップ（ここでは、ＣＨＩＰ２）のφＩ端子（ここでは、φＩ２）をＬレベルとして、これ以外のφＩ端子はＨレベルのまま保持する（時刻ｔ５）。続いてクロックパルスφ２をＨレベルとして、ＣＨＩＰ１〜ＣＨＩＰ５のすべての転送部サイリスタをオフさせる（時刻ｔ６）。この時点でオンしているサイリスタは、ＣＨＩＰ２が正常に転送している場合、ＣＨＩＰ２の最終ビットとなる。一方、ＣＨＩＰ２が正常に転送していない場合は、最終ビット以外のサイリスタが点灯する。この時刻ｔ５の状態でＶＧＡの電流を測定することで、ＣＨＩＰ２の動作の可否を判定する。以下、同様にして各チップの最終サイリスタを点灯させることで判定を行う。
【実施例８】
【００６４】
実施例７では、スタート端子を備える自己走査型発光素子アレイを例に挙げたが、図７のスタート端子を他の端子の論理から合成する方式の自己走査型発光素子アレイを使った場合は、クロックパルスΦ２をＨレベルとしておくと、クロックパルスΦ２端子からＶＧＡ端子に向かって電流が流れ出る経路が存在するため、転送部サイリスタが１個もオンしていないチップであっても、図１４に示すように、電流Ｉ１，Ｉ２が流れてしまう。そこで、転送部最終サイリスタのオン後、測定を行いたいチップのみ画像信号Φ１をＬレベルとして、発光部最終サイリスタを点灯状態とする。その後、クロックパルスΦ２をいったんＨレベルとして転送部の全サイリスタをオフさせた後、再びクロックパルスΦ２をＬレベルとしても、点灯している発光部サイリスタに対応する転送部サイリスタ以外はオンできないため、実施例７と同様の評価が可能である。
【００６５】
以上の動作を、図１５および図１６Ａ〜図１６Ｄを参照して、説明する。
図１５は駆動パルスを示す図、図１６Ａ〜図１６ＤはＶＧＡ端子に向かって流れる電流をそれぞれ示す図である。
図１６Ａは、図１５の時刻ｔ３でのＣＨＩＰ１の状態であり最終サイリスタＬ８が点灯している。このとき電流Ｉ１，Ｉ２が流れている。この状態で、図１６Ｂに示すように、ＣＨＩＰ２〜５ではＩ１に相当する電流が流れている。次に時刻ｔ４で、ＣＨＩＰ１では、図１６Ｃに示すように、サイリスタＳ８がオンするが、Ｉ２はほとんど同じ値の電流が流れる。一方、ＣＨＩＰ２〜５では、図１６Ｄに示すように、転送部サイリスタは１個も点灯しないために、クロックパルスφ２はＬレベルとなりスタートダイオードＤＳはオフすることになり、ＶＧＡ電流は流れない。
本実施例の方法は、図１および図５の自己走査型発光素子アレイチップにも適用可能である。
図１のチップに適用する場合、図１３Ｂに示す駆動パルスを図１５に示す駆動パルスとすることができる。サイリスタＬ８とＳ８はゲートが繋がっているため、本実施例と同じ効果を得ることができる。なお、この場合、サイリスタＳ８は点灯しない。
また、図５のチップに適用する場合は、転送部が全消灯した後、クロックパルスφ２を再びＬレベルとする。
【実施例９】
【００６６】
実施例１〜５は、発光異常をリアルタイムで評価できるが、実施例６〜８は時分割で評価対象を選ぶため、リアルタイムで発光異常を評価することは困難である。そこで、実施例６〜８を行うタイミングとして、例えば起動時のセルフチェック実行時としてもよい。さらに、必要があれば、印刷時の紙送りの合間などにもチェックを行ってもよい。
【００６７】
図１７は、自己走査型発光素子アレイチップ複数個を配列して光プリンタ用の光ヘッドを構成し、このような光プリンタヘッドを用いた光プリンタの構成を示す。円筒形の感光ドラム４２の表面に、アモルファスＳｉ等の光導電性を持つ材料（感光体）が作られている。このドラムはプリントの速度で回転している。回転しているドラムの感光体表面を、帯電気４４で一様に帯電させる。そして、光プリンタヘッド４０で、印字するドッドイメージの光を感光体上に照射し、光の当たったところの帯電を中和する。続いて、現像器４８で感光体上の帯電状態にしたがって、トナーを感光体上につける。そして、転写機５０でカセット５２中から送られてきた用紙５４上に、トナーを転写する。用紙は、定着器４６にて熱等を加えられ定着され、スタッカ５８に送られる。一方、転写の終了したドラムは、消去ランプ６０で帯電が全面にわたって中和され、清掃器６２でのこったトナーが除去される。
【図面の簡単な説明】
【００６８】
【図１】ダイオード結合自己走査型発光素子アレイチップの等価回路である。
【図２】図１の回路の駆動波形を示す図である。
【図３】図１の回路の駆動波形と電流ＩＧＡの電流値例を示す図である。
【図４Ａ】複数個の自己走査型発光素子アレイを配列して構成した光書込みヘッドを示す図である。
【図４Ｂ】電圧降下の測定回路例を示す図である。
【図５】抵抗結合自己走査型発光素子アレイチップの等価回路である。
【図６】図５の回路の駆動波形と電流ＩＧＡの電流値例を示す図である。
【図７】スタートパルス端子を他の論理から合成する方式の自己走査型発光素子アレイの等価回路図である。
【図８】図７の回路の駆動波形と電流ＩＧＡの電流値例を示す図である。
【図９】１個の電流計を用いた光書込みヘッドの等価回路図である。
【図１０】複数のチップをブロック化した光書込みヘッドの等価回路図である。
【図１１】複数のチップをブロック化した他の光書込みヘッドの等価回路図である。
【図１２】複数のチップをブロック化したさらに他の光書込みヘッドの等価回路図である。
【図１３Ａ】図９の回路における駆動パルスを示す図である。
【図１３Ｂ】図１３Ａの続きである駆動パルスを示す図である。
【図１４】ＶＧＡ端子に向かって電流が流れ出る経路を示す図である。
【図１５】駆動パルスを示す図である。
【図１６Ａ】ＶＧＡ端子に向かって流れる電流を示す図である。
【図１６Ｂ】ＶＧＡ端子に向かって流れる電流を示す図である。
【図１６Ｃ】ＶＧＡ端子に向かって流れる電流を示す図である。
【図１６Ｄ】ＶＧＡ端子に向かって流れる電流を示す図である。
【図１７】光プリンタの構成を示す図である。
【符号の説明】
【００６９】
１０  ＶＧＡ電源
３０，３２  共通ＶＧＡライン
４０  光書込みヘッド
４２  感光ドラム
４４  帯電気
４６  定着器
４８  現像器
５０  転写機
５２  カセット
５４  用紙
５８  スタッカ
６０  消去ランプ
６２  清掃器
【図１】
2006150598.tif 000003
【図２】
2006150598.tif 000004
【図３】
2006150598.tif 000005
【図４Ａ】
2006150598.tif 000006
【図４Ｂ】
2006150598.tif 000007
【図５】
2006150598.tif 000008
【図６】
2006150598.tif 000009
【図７】
2006150598.tif 000010
【図８】
2006150598.tif 000011
【図９】
2006150598.tif 000012
【図１０】
2006150598.tif 000013
【図１１】
2006150598.tif 000014
【図１２】
2006150598.tif 000015
【図１３Ａ】
2006150598.tif 000016
【図１３Ｂ】
2006150598.tif 000017
【図１４】
2006150598.tif 000018
【図１５】
2006150598.tif 000019
【図１６Ａ】
2006150598.tif 000020
【図１６Ｂ】
2006150598.tif 000021
【図１６Ｃ】
2006150598.tif 000022
【図１６Ｄ】
2006150598.tif 000023
【図１７】
2006150598.tif 000024