(57)【要約】【課題】解像度変換後の新規な画素に関わる元画像の画素群の選定を、回路規模を抑えつつ行うことが可能な画像解像度変換装置を提供すること。【解決手段】複数の画素からなる元画像を、設定された解像度変換倍率を乗じた解像度を有する画像に変換する画像解像度変換装置であって、画素値記億部１０１と、領域決定部１０２と、画素値読み取り制御部１０３と、補間演算部１０４とを備える。画素値記億部は、前記元画像の各画素の画素値を格納する。領域決定部は、前記設定された解像度変換倍率に基づき、新規に画素を設ける領域を、前記新規画素のラスタ配列順に従って順次決定する。画素値読み取り制御部は、前記決定結果に応じて、前記領域に対応する画素群の画素値を前記画素値記億部から出力させる出力制御信号を生成する。補間演算部は、前記画素群の画素値から、前記設定された解像度変換倍率に対応する、前記新規の画素の画素値を補間演算する。【選択図】  図１
2006074222.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素からなる元画像を、設定された解像度変換倍率を乗じた解像度を有する画像に変換する画像解像度変換装置であって、
前記元画像の各画素の画素値が格納された画素値記億部と、
前記設定された解像度変換倍率に基づき、新規に画素を設ける領域を、前記新規画素のラスタ配列順に従って順次決定する領域決定部と、
前記決定結果に応じて、前記領域に対応する画素群の画素値を前記画素値記億部から出力させる出力制御信号を生成する画素値読み取り制御部と、
前記画素群の画素値から、前記設定された解像度変換倍率に対応する、前記新規画素の画素値を補間演算する補間演算部と、
を有することを特徴とする画像解像度変換装置。
【請求項２】
前記領域決定部は、
画像のライン方向の解像度変換倍率に基づいて前記領域を決定する第１の演算回路と、
前記ライン方向に交差する非ライン成分の解像度変換倍率に基づいて前記領域を決定する第２の演算回路と、
を有することを特徴とする請求項１記載の画像解像度変換装置。
【請求項３】
前記補間演算部は、
前記解像度変換倍率を整数比で表現したときにその分子となる整数に対応した複数のアドレスの各アドレスに、前記画素群の各画素値に乗ずる補間係数群が、前記画素群毎に格納された補間係数記億部と、
前記出力制御信号に同期して、前記アドレスを指定する信号を発生する補間係数読み取り制御部と、
前記アドレス信号によって前記補間係数記億部から出力された補間係数群と、前記画素値記億部から出力された前記画素群の値とに基づき、前記新規画素の画素値を演算する画素値演算部と、
を有することを特徴とする請求項１記載の画像解像度変換装置。
【請求項４】
前記補間演算部は、
前記元画像の濃度特性に応じた補間係数が格納された補間係数記億部と、
前記元画像の濃度特性を判定する画像濃度判定部と、
前記判定結果に応じて前記補間係数を選択する係数選択部と、
を有することを特徴とする請求項１記載の画像解像度変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像解像度変換装置に関し、特に元画像の画素値から任意の倍率で解像度変換し、新たに設定した画素位置の画素値を生成するのに好適な画像解像度変換装置に関する。
【背景技術】
【０００２】
従来例として、特開２００１−１８９８５０号公報「解像度変換装置とその解像度変換方法」において映像信号を記憶するラインメモリ、補間係数を発生する係数発生器などで構成される解像度変換装置が提案されている。この提案では縮小率／拡大率、元画像の画素位置に対する新規設定画素の水平方向及び垂直方向の位置をもとにルックアップテーブルから補間係数を求めて補間処理を行っている。
【特許文献１】特開２００１−１８９８５０号公報（段落［0038］〜［0042］、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特開２００１−１８９８５０号公報において、元画像の画素群の画素値から新規に設定する画素の画素値を補間演算しているが、元画像の画素群の選定に関する記載はない。
【０００４】
本発明は、以上の課題を解決するためになされたものであり、解像度変換後の新規な画素の生成に関わる元画像の画素群の選定を、回路規模を抑えつつ行うことが可能な画像解像度変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
以下に、（請求項１〜４）の発明による画像伝送装置について、その構成、対応する実施例、作用及び効果を述べる。
【０００６】
（請求項１）
（構成）
請求項１の発明による画像解像度変換装置は、複数の画素からなる元画像を、設定された解像度変換倍率を乗じた解像度を有する画像に変換する画像解像度変換装置であって、前記元画像の各画素の画素値が格納された画素値記億部と、前記設定された解像度変換倍率に基づき、新規に画素を設ける領域を、前記新規画素のラスタ配列順に従って順次決定する領域決定部と、前記決定結果に応じて、前記領域に対応する画素群の画素値を前記画素値記億部から出力させる出力制御信号を生成する画素値読み取り制御部と、前記画素群の画素値から、前記設定された解像度変換倍率に対応する、前記新規画素の画素値を補間演算する補間演算部と、を有する。
【０００７】
（対応する発明の実施例）
この発明に関する実施例は、実施例１が対応する。
【０００８】
（作用）
領域決定部により、設定された解像度変換倍率（設定倍率）に基づき、新規に画素を設ける領域（新規画素設定領域）が、新規画素のラスタ配列順に従って順次決定され、その決定結果に応じて、画素値読み取り制御部にて生成された出力制御信号により、新規画素設定領域に対応する画素群の画素値が、元画像の各画素の画素値が格納された画素値記億部から出力され、その画素群の画素値から、設定倍率に対応する、新規の画素の画素値が補間演算部により補間演算される。
【０００９】
（効果）
新規画素設定領域が、新規画素のラスタ配列順に従って順次決定され、その決定結果に応じて、画素群の画素値が出力され、新規画素の値が演算されるので、演算された新規画素の並び替えを行う必要がなく、回路を小規模なものとすることができる。
【００１０】
（請求項２）
（構成）
請求項１の画像解像度変換装置における前記領域決定部は、画像のライン方向の解像度変換倍率に基づいて前記領域を決定する第１の演算回路と、前記ライン方向に交差する非ライン成分の解像度変換倍率に基づいて前記領域を決定する第２の演算回路と、を有する。
【００１１】
（対応する発明の実施例）
この発明に関する実施例は、実施例１が対応する。
【００１２】
（作用）
新規画素設定領域は、そのライン成分が、第１の演算回路により、画像のライン方向の解像度変換倍率に基づいて決定され、ライン方向に交差する非ライン成分が、第２の演算回路により、非ライン方向の解像度変換倍率に基づいて決定される。
【００１３】
（効果）
ライン方向と非ライン方向の２方向について、新規画素設定領域がラスタ配列で順次決定できる。
【００１４】
（請求項３）
（構成）
請求項１の画像解像度変換装置における前記補間演算部は、前記解像度変換倍率を整数比で表現したときにその分子となる整数に対応した複数のアドレスの各アドレスに、前記画素群の各画素値に乗ずる補間係数群が、前記画素群毎に格納された補間係数記億部と、前記出力制御信号に同期して、前記アドレスを指定する信号を発生する補間係数読み取り制御部と、前記アドレス信号によって前記補間係数記億部から出力された補間係数群と、前記画素値記億部から出力された前記画素群の値とに基づき、前記新規画素の画素値を演算する画素値演算部と、を有する。
【００１５】
（対応する発明の実施例）
この発明に関する実施例は、実施例１が対応する。
【００１６】
（作用）
解像度の変換は、解像度変換倍率を整数比で表したときに、その分母となる整数に対応する画素数（第１の画素数）から、その分子となる整数に対応する画素数（第２の画素数）を生成する操作に相当する。この操作は、第２の画素数を生成する毎に同じ操作が繰り返される。このため、新規画素を生成するための補間係数群を第２の画素数に対応する個数だけ予め用意しておき、第２の画素数の周期で、繰り返し読み出して用いるようにする。ここでは、補間係数記億部の、第２の画素数に対応した複数のアドレスの各アドレスに、画素群毎に格納された、画素群の各画素値に乗ずる補間係数群を、補間係数読み取り制御部により、出力制御信号に同期して発生されるアドレス指定信号に従って出力させ、この出力された補間係数群と、画素値記憶部から出力された画素群の値とに基づき、新規画素の画素値を画素値演算部により演算させる。
【００１７】
（効果）
解像度変換倍率を整数比で表現したときにその分子となる整数に対応した周期でアドレスを繰り返し指定し、補間係数記億部から画素群に乗ずる補間係数を読み出せばよいので、新規画素の位置を個々に求めるための演算が不要となり、比較的小規模な回路で、新規画素の画素値を得ることができる。
【００１８】
（請求項４）
（構成）
請求項１の画像解像度変換装置における前記補間演算部は、前記元画像の濃度特性に応じた補間係数が格納された補間係数記億部と、前記元画像の濃度特性を判定する画像濃度判定部と、前記判定結果に応じて前記補間係数を選択する係数選択部と、を有する。
【００１９】
（対応する発明の実施例）
この発明に関する実施例は、実施例１が対応する。
【００２０】
（作用）
補間係数記億部に格納された、元画像の濃度特性に応じた補間係数が、画像濃度判定部により判定された元画像の濃度特性に応じて、係数選択部により選択される。
【００２１】
（効果）
画像濃度に応じた補間係数の値を選択できるので、解像度変換後の画像を高画質なものにできる。
【発明の効果】
【００２２】
本発明によれば、解像度変換後の新規な画素の生成に関わる元画像の画素群の選定を、回路規模を抑えつつ行うことが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用いて、本発明に係る画像解像度変換装置の実施例を説明する。  
【実施例１】
【００２４】
図１は本発明の実施例１の画像解像度変換装置の概略構成を示す図である。以下の実施例においては、前述したライン方向を水平方向、非ライン方向を垂直方向とする。
【００２５】
画像解像度変換装置は、画素値記億部１０１と、新規画素設定領域決定部（以下単に、領域決定部という）１０２と、画素値読み取り制御部１０３と、補間演算部１０４と、画素値書き込み制御部１０５と、を備えている。
【００２６】
ＣＣＤなどの撮像素子でラスタスキャンした元画像スキャン画素値は、画素値書き込み制御部１０５からの書き込み制御信号Ｓ1の下、画素値記億部１０１に書き込まれる。
【００２７】
一方、領域決定部１０２は、外部から供給される拡大／縮小倍率データに基づき、新規画素のラスタ配列順に従って新規画素設定領域を決定するための領域制御信号Ｓ2を画素値読み取り制御部１０３に供給する。
【００２８】
画素値読み取り制御部１０３は、供給された領域制御信号Ｓ2から出力制御信号としての読み取り制御信号Ｓ3を生成し、この読み取り制御信号Ｓ3を画素値記億部１０１に供給する。これにより、新規画素設定領域の元画像画素値が画素値記億部１０１から読み出されて補間演算部１０４に供給される。
【００２９】
そして、補間演算部１０４は、内部のＳＲＡＭ等の記憶部に保持している補間係数を、画素値記億部１０１から供給された元画像画素値に乗ずることにより、拡大／縮小倍率データに対応する、解像度変換した新規画素の値を出力する。
【００３０】
以下、各部について詳細に説明する。  
図２は上記画素値記億部１０１の構成例を示す図である。ここでは、１つの新規画素を設定する領域を囲む元画像の画素群が１６個である場合について説明する。
【００３１】
図２において、画素値記億部１０１は、撮像素子でラスタスキャンした元画像の画素値を格納しているフィールドメモリ２０１と、元画像の画素値をライン単位で格納する複数（図では４個）のラインメモリ２０２と、元画像の画素値を１画素分保持する複数（図では１２個）のレジスタ２０３と、を備えている。
【００３２】
ＣＣＤなどの撮像素子でラスタスキャンした元画像スキャン画素値は、画素値書き込み制御部１０５より供給される書き込み制御信号Ｓ1により、ラスタスキャンした順にアドレス番号に対応付けられ、フィールドメモリ２０１に格納される。フィールドメモリには１画面分の画像データが格納される。このデータ格納は、例えばラスタスキャンを行うタイミングに同期させて実施する。
【００３３】
ここで、画素値読み取り制御部１０３からの読み取り制御信号Ｓ3は、フィールドメモリ２０１とラインメモリ２０２群の間で格納されているデータをシフトするラインメモリデータシフト制御信号Ｓ31と、ラインメモリ２０２に読み取りアドレスを与えてライン上の所望の位置のデータを読み取るためのラインメモリ読み取り制御信号Ｓ32と、レジスタ２０３群の間で格納されているデータをシフトするレジスタデータシフト制御信号Ｓ33とからなり、各々、対応するフィールドメモリ２０１、ラインメモリ２０２、レジスタ２０３に供給される。
【００３４】
次に図２の作用を説明する。  
さて、例えば、４×４の１６点の元画像画素群から新規画素を設定する場合、ラインメモリデータシフト制御信号Ｓ31によって、フィールドメモリ２０１の１画面分のうちの１ライン分が読み出されラインメモリ２０２群の図示最下段のラインメモリ２０２に格納される。シフト制御タイミングに従って順次フィールドメモリ２０１の次の１ライン分が読み出されかつラインメモリ２０２群ではさらに図示上段のラインメモリ２０２に格納され順次シフトされていく。結果として、着目している水平方向４ライン分の画素値がラインメモリ２０２群の各ラインメモリ２０２に格納される。４つの各ラインメモリ２０２に格納された水平ライン上の画素値は、ラインメモリ読み取り制御信号Ｓ32が指定するアドレスにより、４つの各ラインメモリ２０２から、例えば、最右端の画素値が出力されて、レジスタ２０３群の第１列目の各レジスタ２０３に格納される。これによって、第１列目のレジスタ２０３群の各レジスタ２０３に４画素分が格納されて列方向に並ぶことなる。
【００３５】
そして、４つのラインメモリ２０２の水平ラインの画素値が画素単位でシフト制御信号Ｓ31のタイミングにより各ラインメモリ２０２から順次読み出され、かつレジスタシフト制御信号Ｓ33のタイミングごとにレジスタ２０３群の第２列目，第３列目，第４列目の各レジスタ２０３に順次シフトされていく。
【００３６】
以上により、新規画素設定領域を囲む４×４配列された１６点の元画像画素群の画素値Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４、Ｄ３１、Ｄ３２、Ｄ３３、Ｄ３４、Ｄ４１、Ｄ４２、Ｄ４３、Ｄ４４を同時に取得することが可能となっている。
【００３７】
図３に新規画素設定領域を囲む４×４配列された１６点の元画像画素群の構成を示している。新しい画素は、中央部分の４画素（Ｄ２２、Ｄ２３、Ｄ３２、Ｄ３３）に囲まれた領域の中のどこかの位置に作られる。つまり、新しく作る画素の位置を４つの元画素で囲まれた領域のどこかに来るように、周辺の１６点の元画像画素を決めてやり、その１６点の元画素の画素値から１つの新規画素の画素値を補間演算によって求めることになる。
【００３８】
そして、図４に示す元画像画素（○にて示す）の最初の４×４配列の１６点画素（点線にて囲われた領域の画素）について補間演算のための領域設定（及び補間に使用する元画素の取得）が完了すると、領域移動命令信号（図１３にて示す）に基づき、次の４×４配列の１６点画素（一点鎖線にて囲われた領域の画素）に領域設定を移すことになる。
【００３９】
図５は新規画素設定領域を説明する図である。  
まず、図５を用いて、領域決定部１０２を構成するに当たっての、基本的な考え方について説明する。なお、同図は、拡大の例を示しており、四角（□）で示した点は、元画像の画素、丸（○）で示した点は、拡大を実施して新たに設定する画素を表す。
【００４０】
図５に示すように、新規画素設定領域に設定される新規画素の個数は、領域によって異なる。例えば、「ロハホヘ」の画素群で囲まれる領域には、ＢＣＥＦの位置の４画素が設定されるが、「ニホトチ」の画素群で囲まれる領域には、Ｇの位置の１画素が設定されるだけである。なお、この図においては、新規画素を設定する領域を囲む元画像の画素群のうち最近傍の画素群のみを示している。つまり、１６点の画素の一部の領域のみを示している。
【００４１】
図６は拡大処理の例を示している。水平方向で元画像を例えば１１／９倍する処理は、元画像の９個の画素から１１個の画素を生成する処理に相当している。図６の上側の直線上の９個の区切り（右端の１つを除く）Ａ〜Ｉが元画像の９個の画素を意味し、図６の下側の直線上の１１個の区切り（右端の１つを除く）ａ〜ｋが新たに生成される１１個の新規画素を意味している。図６の上側の元画像の直線近傍の数字は、元画像の２つの画素間の１つの区間に生成される新規画素の画素数を表している。例えば画素Ａ，Ｂ間には「２」つの新規画素ａ，ｂが生成されることを示している。また、図６の下側の新規画素の直線上の区切り近傍の数字（比）は、図６の上側の元画像の直線上の前記１つの区間の長さ（線分）に対する、新規画素の内分点（即ち間隔の内分比）を示している。図６の下側の新規画素の直線上の左端の区切りａは図６の上側の元画像直線の１区間の最初の内分点0：11に相当しており、そして新規画素の直線上で順次の区切りｂ〜ｋの数字（比）は、各区切りに対応する、図６の上側の元画像直線の１区間の内分比9：2、７：4、5：6、3：8、1：10、10：1、8：3、6：5、4：7、2：9となっている。
【００４２】
これらの内分比は、上側の直線で示される元画素間の１区切りの間隔を内分する距離比であって、本願で必要とされる補間係数は、例えば単純な線形の２点補間を考えると、元画素Ａ，Ｂ間における新規画素ｂの内分比が９：２であるので、新規画素ｂの補間画素値を得るための、元画素Ａに乗ずる補間係数は２／１１、元画素Ｂに乗ずる補間係数は９／１１となる。これによって、新規画素ｂの補間画素値ｂは、ｂ＝（２／１１）・Ａ＋（９／１１）・Ｂ と算出できる。ただし、Ａ，Ｂは元画素Ａ，Ｂの画素値を示している。
【００４３】
図７は縮小処理の例を示している。水平方向で元画像を例えば５／８倍する処理は、元画像の８個の画素から５個の画素を生成する処理に相当している。図７の上側の直線上の８個の区切り（右端の１つを除く）Ａ〜Ｈが元画像の８個の画素を意味し、図７の下側の直線上の５個の区切り（右端の１つを除く）ａ〜ｅが新たに生成される５個の新規画素を意味している。図７の上側の元画像の直線近傍の数字は、元画像の２つの画素間の１つの区間に生成される新規画素の画素数を表している。また、図７の下側の新規画素の直線上の区切り近傍の数字（比）は、図７の上側の元画像の直線上の前記１つの区間の長さ（線分）に対する、新規画素の内分点（即ち間隔の内分比）を示している。図７の下側の新規画素の直線上の左端の区切りａは図７の上側の元画像直線の１区間の最初の内分点0：5に相当しており、そして新規画素の直線上で順次の区切りｂ〜ｅの数字（比）は、各区切りに対応する、図７の上側の元画像直線の１区間の内分比3：2、1：4、4：1、2：3となっている。  
内分比と補間係数との関係については図６と同様に考えることができる。
【００４４】
ところで、図６の下側の直線上における新規画素の生成において、補間係数の算出の元となる上記の上側の直線上の各々の１区間の長さの内分比9：2、７：4、5：6、3：8、1：10、10：1、8：3、6：5、4：7、2：9については、真中で２つに分けてみると、9：2、７：4、5：6、3：8、1：10と、10：1、8：3、6：5、4：7、2：9とは、左と右の数字が入れ替わった対称性を有している。
【００４５】
同様に、図７についても、図７の下側の直線上における新規画素の生成において、補間係数の算出の元となる上側の直線上の各々の１区間の長さの内分比3：2、1：4、4：1、2：3については、真中で２つに分けてみると、3：2、1：4と、4：1、2：3とは、左と右の数字が入れ替わった対称性を有している。
【００４６】
従って、新規画素の画素値を算出する際に必要となる、元画素に掛け合わせる補間係数については、図１６に示される補間係数記憶部としてのＳＲＡＭ６０３，６０７に記憶しておくべき補間係数は、拡大又は縮小の倍率を既約分数の形で表した場合、倍率を表す分数の分子の数値の数だけ補間係数を記憶しておく必要はなく、上記対称性を利用すれば、ほぼ半分のみ（正確には分子の値を２で割った商に１を加えたもの）の補間係数を記憶できる容量を有していれば良い。即ち、画像を拡大又は縮小する際に必要となる、新規画素ごとの補間係数の元となる前記内分比は、図６の場合は○で囲んだ9：2、７：4、5：6、3：8、1：10の５通りだけあればよく、従って、9：2、７：4、5：6、3：8、1：10に基づく補間係数も５通りだけ上記ＳＲＡＭに記憶しておけばよい。図７の場合は○で囲んだ3：2、1：4の２通りだけあればよく、従って、3：2、1：4に基づく補間係数も２通りだけ上記ＳＲＡＭに記憶しておけばよい。
【００４７】
１６点補間による新規画素の画素値を算出する際には、元画像の画素を図２に示す画素値記憶部１０１に保持している間に新規画素の画素値を算出し、全部の元画素の画素値にそれぞれの画素に見合った係数（１６個の元画素に対する新規画素の距離に応じた係数）を掛けてそれらを加算することによって、新規画素の画素値を算出することができる。
【００４８】
図８は新規画素の周辺の元画像画素１６点を用いて１６点補間を行う例を説明するものである。新しく作成する新規画素を◎とし、その周辺の１６点の元画像画素をそれぞれ○とし、周辺の元画像画素１６点の水平方向の４点ずつを結んで１線分とする４本の線分をＬ1，Ｌ2，Ｌ3，Ｌ4とし、周辺の元画像画素１６点の垂直方向の４点ずつを結んで１列とする４本の列をＫ1，Ｋ2，Ｋ3，Ｋ4としてある。
【００４９】
そして、線分Ｌ1，Ｌ2，Ｌ3，Ｌ4上における新規画素◎の水平方向位置と同じ水平位置にある垂直方向に並んだ４つの仮の新規画素Ｐ1〜Ｐ4を●で示している。
【００５０】
水平方向の線分Ｌ1について、線分Ｌ1上の１次元配列された４点の元画像画素Ａ，Ｂ，Ｃ，Ｄ（○にて示す）の画素値（Ａ，Ｂ，Ｃ，Ｄとする）から１つの仮の新規画素Ｐ1（線分Ｌ1上の●に相当）を補間演算によって得る補間式は、仮の新規画素Ｐ1に対する線分Ｌ1上の４つの元画素○それぞれとＰ1との距離に関する値である補間係数をα1，α2，α3，α4（これら各係数の総和は１である）とした場合、仮の新規画素Ｐ1の補間画素値Ｐ1は、Ｐ1＝α1・Ａ＋α2・Ｂ＋α3・Ｃ＋α4・Ｄ によって算出することができる。水平方向の線分Ｌ2，Ｌ3，Ｌ4についても同様に線分Ｌ2，Ｌ3，Ｌ4上の●に相当する仮の新規画素Ｐ2，Ｐ3，Ｐ4の補間画素値Ｐ2，Ｐ3，Ｐ4を算出することができる。
【００５１】
そして、新規画素◎の位置に対する、この４つの垂直方向に並んだ水平線分上の仮の新規画素Ｐ1，Ｐ2，Ｐ3，Ｐ4の画素それぞれと新規画素との距離に関する値である補間係数をβ1，β2，β3，β4（これら各係数の総和は１である）とした場合、新規画素◎の補間画素値Ｑは、Ｑ＝β1・Ｐ1＋β2・Ｐ2＋β3・Ｐ3＋β4・Ｐ4 によって算出することができる。ただし、Ｐ1，Ｐ2，Ｐ3，Ｐ4は画素Ｐ1，Ｐ2，Ｐ3，Ｐ4の画素値を示している。
【００５２】
なお、図８では、列Ｋ1，Ｋ2，Ｋ3，Ｋ4上における新規画素◎の垂直方向位置と同じ垂直位置にある水平方向に並んだ４つの仮の新規画素Ｐ1’〜Ｐ4’を●で示している。上記の水平線分Ｌ1，Ｌ2，Ｌ3，Ｌ4に代えて列Ｋ1，Ｋ2，Ｋ3，Ｋ4上の仮の新規画素Ｐ1’，Ｐ2’，Ｐ3’，Ｐ4’の画素値をまず算出してから、新規画素◎の補間画素値Ｑを算出するようにしてもよい。
【００５３】
ところで、例えば図６の１１／９倍の拡大処理において、元画像画素Ａ〜Ｉを参照して新規画素ａ〜ｋを順次作成する場合、縦横１６点補間、１次元で見ると４点補間で考えると、参照する元画像の区間は、区間ごとに２個或いは１個の新規画素を作成する度に順次ずれていくが、ずれていったとしてもそのときの作成しようとしている区間から見ると、図９に示すように周辺の４点の元画素（○にて示す、これらを左から第１画素，第２画素，第３画素，第４画素とする）の第２画素と第３画素間に、新規画素ａ〜ｆ（新規画素ｇ〜ｋは上述の画素位置の対称性に鑑みて省略してある）が配されるものと見なすことができる。
【００５４】
ここで、第２画素と第３画素間の中央の作成区間内で、第２画素に対応した新規画素が0：11の内分点ａ（これを補間係数記憶部における０番地とする）とされ、対称性を考慮した左側からの9：2、７：4、5：6、3：8、1：10の内分点ｂ，ｆ，ｃ，ｄ，ｅ，ｆを補間係数記憶部における１，２，３，４，５番地とする。なお、補間係数記憶部は図１６のＳＲＡＭに相当する。
【００５５】
図１０は、図９の４点補間を考えた場合の補間係数を、元画素である第１，第２，第３，第４画素の各画素別の補間係数として表したものである。例えば新規画素ｂの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地１から第１係数δ1，第２係数δ2，第３係数δ3，第４係数δ4を読み出し、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｂの補間画素値を算出することができる。同様にして、例えば新規画素ｅの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地４から第１係数θ1，第２係数θ2，第３係数θ3，第４係数θ4を読み出し、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｅの補間画素値を算出することができる。
【００５６】
一方、図６に示す新規画素ｊの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地２から第１係数ε1，第２係数ε2，第３係数ε3，第４係数ε4を読み出し、かつ逆順に並び替え、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｊの補間画素値を算出することができる。同様にして、例えば新規画素ｇの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地５から第１係数λ1，第２係数λ2，第３係数λ3，第４係数λ4を読み出し、かつ逆順に並び替え、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｇの補間画素値を算出することができる。以上のことは、垂直方向でも同様である。
【００５７】
次に、上述の拡大処理に代えて、縮小処理を行う場合について図１１及び図１２を参照して説明する。なお、拡大／縮小の倍率を変えた場合は、補間演算部（図１６参照）における補間係数記憶部を構成するＳＲＡＭの記憶内容は書き替えられる。すなわち、ＳＲＡＭに記憶されている図１０の番地対補間係数の関係は、図１２のように書き替えられる。
【００５８】
例えば図７の５／８倍の縮小処理において、元画像画素Ａ〜Ｈを参照して新規画素ａ〜ｅを順次作成する場合、同様に縦横１６点補間、１次元で見ると４点補間で考えると、参照する元画像の区間は、区間ごとに１個或いは０個の新規画素を作成する度に順次ずれていくが（０個の場合は作成しない）、ずれていったとしてもそのときの作成しようとしている区間から見ると、図１１に示すように周辺の４点の元画素（○にて示す、これらを左から第１画素，第２画素，第３画素，第４画素とする）の第２画素と第３画素間の中央の作成区間内に、新規画素ａ〜ｃ（新規画素ｄ，ｅは前述の画素位置の対称性に鑑みて省略してある）が配されるものと見なすことができる。
【００５９】
ここで、第２画素と第３画素間の中央の作成区間内で、第２画素に対応した新規画素が0：5の内分点ａ（これを補間係数記憶部における０番地とする）とされ、対称性を考慮した右側からの3：2、1：4の内分点ｂ，ｃを補間係数記憶部における１，２番地とする。なお、補間係数記憶部は図１６のＳＲＡＭに相当する。
【００６０】
図１2は、図１１の４点補間を考えた場合の補間係数を、元画素である第１，第２，第３，第４画素の各画素別の補間係数として表したものである。例えば新規画素ｂの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地１から第１係数τ1，第２係数τ2，第３係数τ3，第４係数τ4を読み出し、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｂの補間画素値を算出することができる。同様にして、例えば新規画素ｃの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地２から第１係数ψ1，第２係数ψ2，第３係数ψ3，第４係数ψ4を読み出し、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｃの補間画素値を算出することができる。
【００６１】
一方、図７に示す新規画素ｅの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地１から第１係数τ1，第２係数τ2，第３係数τ3，第４係数τ4を読み出し、かつ逆順に並び替え、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｅの補間画素値を算出することができる。同様にして、例えば新規画素ｄの補間画素値を算出する場合には、４つの第１，第２，第３，第４のＳＲＡＭのそれぞれの番地２から第１係数ψ1，第２係数ψ2，第３係数ψ3，第４係数ψ4を読み出し、かつ逆順に並び替え、元画素である第１，第２，第３，第４画素の各画素値に掛け合わせて、加算することで、新規画素ｄの補間画素値を算出することができる。以上のことは、垂直方向でも同様である。
【００６２】
ところで、例えば、水平方向で元画像を１１／９倍する処理は、元画像の９個の画素から１１個の新規画素を生成する処理に相当し、元画像からは、差分の２個の画素に相当する回数、所定の領域の位置（具体的には、最初の領域、５番目の領域）で画素群を繰り返し読み取ることになる。以上のことは、垂直方向でも同様である。
【００６３】
このように、拡大においては、領域により、同一の画素群を繰り返し読み取る必要がある。従って、水平方向に画素群単位での、読み取りの繰り返しと、垂直方向にライン単位での、読み取りの繰り返しとを指示する必要がある。
【００６４】
また、縮小においては、新たに設定する画素がない領域が存在する。例えば、水平方向で元画像を５／８倍する処理は、元画像の８個の画素から５個の新規画素を生成する処理に相当し、元画像には、差分の３個の画素に相当する領域の位置（具体的には、３番目の領域、６番目の領域、８番目の領域）で新たに設定する画素が存在しない。以上のことは、垂直方向でも同様である。
【００６５】
このように、縮小においては、新たに設定する画素がない領域が存在する。このような領域に対しては、新たに設定された元画像の画素に係る画素値が結果的に後段の回路に出力されないようにする必要がある。例えば、具体的には、（１）画素群自体を補間演算部１０４に出力させない、（２）画素群は出力させるが補間演算部１０４で補間演算を行わない、（３）補間演算部１０４で画素群に対する補間演算は実行するが、その出力を後段で遮断する、というような制御を行う。従って、そのような制御を行わせるために、水平方向に画素群単位で、また、垂直方向にライン単位で、夫々、その画素群が、新たに設定する画素がない画素群であることを指示する必要がある。
【００６６】
図１３は上記領域決定部１０２の構成図である。  
図１３に示す領域決定部１０２は、以上のような指示の元となる領域制御信号Ｓ2を生成するブロックである。すなわち、水平方向、垂直方向のそれぞれの方向に対して、新規画素設定領域を移動するか否か、新規画素設定の不要な領域か否か、を示す領域制御信号Ｓ2を生成する。
【００６７】
先ず、領域決定部１０２の構成の背景について図１４をもとに説明する。  
なお、解像度の変換倍率をＭ／Ｎ倍（M，Nは正の整数）として説明する。  
先述したとおり、この変換に係る処理は、元画像のＮ個の画素からＭ個の新規画素を生成するものであるが、具体的には、元画像のＮ十１個の画素に挟まれたＮ個の領域（図１４の線分Ａ上に並んだ区切りで挟まれた領域）を仮想的にＮ×Ｍ個に細分化したとき、Ｎの倍数にあたる細分化点（図１４の線分Ｂ上に並んだ区切り）が、新規画素が生成される位置となる。
【００６８】
領域決定部１０２は、これらの新規画素が生成される位置が、元画像のＮ個の領域のどの領域に生成するのかを求めることで、領域制御信号Ｓ2を生成する。
【００６９】
ここで、領域内における新規画素を生成する位置は、領域の前方（図中左側）の元画像の画素位置から、領域の後方（図中右側）の元画像の画素位置の手前までとし、新規画素の位置は、元画像の領域の後方（図中右側）の画素からの距離（図１４の矢印）で表すこととする。したがって、新規画素の位置は１〜Ｍの整数で表せる。
【００７０】
図のように、最初の新規画素の位置は、元画像の最初の画素位置と一致させている。この最初の新規画素の位置は、上記定義からＭとなる。
【００７１】
次の新規画素は、Ｎだけ後方（図中右側）の位置となるので、この新規画素の位置は、上記定義より（Ｍ−Ｎ）となる。
【００７２】
以降、新規画素の位置からＮを減じていくことで次の新規画素の位置を求めていくが、ある回数減ずると画素位置が０以下になってしまう。これは図１４の矢印(1)で示すような状態で、元画像の領域が新画素を生成する範囲を越えてしまっていることになる。このようなときにはＭを加えてやると、図１４の矢印(2)で示すような状態となり、次の領域における画素位置を表すことになる。
【００７３】
ここで、画素位量が０以下になるということは領域の移動を必要とする状況を表し、Ｍを加えることで次の領域における画素位置を表すことになる。
【００７４】
また、ＮがＭよりも大きい場合には、前述の領域の移動を行っても画素位置が０以下のままとなることがある。これは移動先の領域に新規画素を設定しないことを意味する。この場合は、この領域で次の新規画素の位置を求めることはせずに、さらに領域の移動を行う。
【００７５】
次に、図１３を用いて領域決定部１０２の構成を詳細に説明する。  
領域決定部１０２は、大きくは、水平方向に係る領域制御信号Ｓ21を生成する第１の演算回路３０１と、垂直方向に係る領域制御信号Ｓ22を生成する第２の演算回路３０６と、を備えている。
【００７６】
まず、第１の演算回路３０１について説明する。  
第１の演算回路３０１は、水平方向の拡大／縮小倍率をもとに、水平有効期間のクロックで動作し、領域制御信号Ｓ21として、水平方向に新規画素設定領域の移動を命ずる水平領域移動命令信号Ｓ211と、新規画素設定の不要な領域を示す水平削除領域信号Ｓ212とを生成するブロックである。
【００７７】
第１の演算回路３０１は、比較器３０２と、減算器３０３と、比較器３０４と、加算器３０５とを備える。
【００７８】
比較器３０２は、減算不許可信号を生成し、後段の減算器３０３に出力するもので、後段の加算器３０５からのパラメータＨＣが０以下である場合に減算不許可信号をアクティブとする。なお、この減算不許可信号は、新規画素設定の不要な領域か否かを示す水平削除領域信号としても出力される。また、パラメータＨＣは、そのまま、減算器３０３に対して入力される。
【００７９】
減算器３０３は、減算不許可信号がインアクティブであるときに、パラメータＨＣから水平倍率分母の値を減じたものをパラメータＨＡとして出力するもので、入力される倍率データの内、水平方向に係る倍率データの分母値（水平倍率分母）と分子値（水平倍率分子）、入力値ＨＣ、水平有効信号、減算不許可信号、及びクロックが人力され、クロック単位で動作する。なお、水平有効信号は水平同期信号を元に生成したもので、解像度変換を実施する部位に対応した遅延を与えたものである。
【００８０】
減算器３０３は、水平有効信号が無効を示している間に、初期値として水平倍率分子の値を設定し、パラメータＨＡとして出力する。そして、水平有効信号が有効を示している間であって、且つ、減算不許可信号がインアクティブであるときには、パラメータＨＣから水平倍率分母の値を減じたものをパラメータＨＡとして出力する。一方、減算不許可信号がアクティブであるときには減算を実施せず、パラメータＨＣをそのままパラメータＨＡとして出力する。
【００８１】
比較器３０４は、パラメータＨＡから加算許可信号を生成し、後段の加算器３０５に出力するもので、パラメータＨＡが０以下である場合に加算許可信号をアクティブとする。なお、この加算許可信号は、新規画素設定領域を移動するか否かを示す水平領域移動命令信号Ｓ211としても出力される。また、パラメータＨＡは、そのまま、加算器３０５に対して入力される。
【００８２】
加算器３０５は、加算許可信号がアクティブであるときにパラメータＨＡに水平倍率分子の値を加えたものをパラメータＨＣとして出力する。加算許可信号がインアクティブであるときは、加算器３０５は、パラメータＨＡをそのままパラメータＨＣとして出力する。
【００８３】
次に、第２の演算回路３０６の構成について説明する。  
第２の演算回路３０６は、垂直方向の拡大／縮小倍率をもとに、垂直有効期間の水平ライン終了時に動作し、領域制御信号Ｓ22として、垂直方向に新規画素設定領域の移動を命ずる垂直領域移動命令信号Ｓ221と、新規画素設定の不要な領域を示す垂直削除領域信号Ｓ222とを生成するブロックである。
【００８４】
第２の演算回路３０６は、第１の演算回路３０１とほぼ同一の構成を採り、比較器３０７と、減算器３０８と、比較器３０９と、加算器３１０とを備えている。
【００８５】
比較器３０７は、減算不許可信号を生成し、後段の減算器３０８に出力するもので、後段の加算器３１０からのパラメータＶＣが０以下である場合に減算不許可信号をアクティブとする。なお、この減算不許可信号は、新規画素設定の不要な領域か否かを示す垂直削除領域信号Ｓ222としても出力される。また、パラメータＶＣは、そのまま、減算器３０８に対して人力される。
【００８６】
減算器３０８は、減算不許可信号がインアクティブであるときに、パラメータＶＣから垂直倍率分母の値を減じたものをパラメータＶＡとして出力するもので、入力される倍率データの内、垂直方向に係る倍率データの分母値（垂直倍率分母）と分子値（垂直倍率分子）、パラメータＶＣ、垂直有効信号、減算不許可信号、ライン終了信号、及びクロックが入力され、水平ラインを１ライン終了する度に動作する。なお、垂直有効信号は垂直同期信号を元に生成したもので、解像度変換を実施する部位に対応した遅延を与えたものである。
【００８７】
減算器３０８は、垂直有効信号が無効を示している間に、初期値として垂直倍率分子の値を設定し、パラメータＶＡとして出力する。そして、垂直有効信号が有効を示している間であって、且つ、減算不許可信号がインアクティブであるときには、パラメータＶＣから垂直倍率分母の値を減じたものをパラメータＶＡとして出力する。一方、減算不許可信号がアクティブであるときには減算を実施せず、パラメータＶＣをそのままパラメータＶＡとして出力する。
【００８８】
比較器３０９は、パラメータＶＡから加算許可信号を生成し、後段の加算器３１０に出力するもので、パラメータＶＡが０以下である場合に加算許可信号をアクティブとする。なお、この加算許可信号は、新規画素設定領域を移動するか否かを示す垂直領域移動命令信号としても出力される。また、パラメータＶＡは、そのまま、加算器３１０に対して入力される。
【００８９】
加算器３１０は、加算許可信号がアクティブであるときにパラメータＶＡに水平倍率分子の値を加えたものをパラメータＶＣとして出力する。加算許可信号がインアクティブであるときは、加算器３１０は、パラメータＶＡをそのままパラメータＶＣとして出力する。
【００９０】
次に、第１の演算回路３０１における動作を説明する。ここでは、倍率データとして１１／９倍（拡大）、５／８倍（縮小）を例に採って説明する。なお、第２の演算回路３０６の動作は、ライン毎という相違を除けば、第１の演算回路３０１と同様なので、説明は省略する。
【００９１】
まず、１１／９倍について説明する。  
水平有効信号は最初のクロック周期のときのみ無効を示し、以降は有効であるとする。減算器３０３から同じ減算器３０３までの一連の動作が１クロック周期である。
【００９２】
減算器３０３：初期値１１が設定され、１１を出力する。  
比較器３０４：１１は０以下ではないので、加算許可信号はインアクティブ。  
加算器３０５：加算許可信号はインアクティブなので、１１をそのまま出力。  
比較器３０２：１１は０以下ではないので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はインアクティブなので、１１から９を減じた２を出力。
【００９３】
比較器３０４：２は０以下ではないので、加算許可信号はインアクティブ。  
加算器３０５：加算許可信号はインアクティブなので、２をそのまま出力。  
比較器３０２：２は０以下ではないので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はインアクティブなので、２から９を減じた−７を出力。
【００９４】
比較器３０４：−７は０以下なので、加算許可信号はアクティブ。  
加算器３０５：加算許可信号はアクティブなので、−７に１１を加えた４を出力。  
比較器３０２：４は０以下ではないので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はインアクティブなので、４から９を減じた−５を出力。
【００９５】
比較器３０４：−５は０以下なので、加算許可信号はアクティブ。  
加算器３０５：加算許可信号はアクティブなので、−５に１１を加えた６を出力。  
以降、同様な動作を繰り返す。
【００９６】
水平有効信号が有効を示してからの加算器３０５の出力値をクロック周期ごとにみると、２、４、８、１０、１、３、５、７、９、１１で、１１クロック周期で一通り回ることになる。また、２を出力する１クロック周期目と、１を出力する５クロック周期目では加算許可信号がインアクティブとなり、水平領域移動命令信号Ｓ211もインアクティブとなる。このときは、新たに画素を生成する領域を移勤しない、即ち同じ領域に新規画素を生成することになる。一方、減算不許可信号は常にインアクティブであり、水平削除領域信号Ｓ212も常にインアクティブであるため、新規画素の設定が不要な領域はないということになる。
【００９７】
次に、５／８倍について説明する。  
減算器３０３：初期値５が設定され、５を出力する。  
比較器３０４：５は０以下ではないので、加算許可信号はインアクティブ。  
加算器３０５：加算許可信号はインアクティブなので、５をそのまま出力。  
比較器３０２：５は０以下ではないので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はインアクティブなので、５から８を減じた−３を出力。
【００９８】
比較器３０４：−３は０以下なので、加算許可信号はアクティブ。  
加算器３０５：加算許可信号はアクティブなので、−３に５を加えた２を出力。  
比較器３０２：２は０以下ではないので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はインアクティブなので、２から８を減じた−６を出力。
【００９９】
比較器３０４：−６は０以下なので、加算許可信号はアクティブ。  
加算器３０５：加算許可信号はアクティブなので、−６に５を加えた−１を出力。  
比較器３０２：−１は０以下なので、減算不許可信号はインアクティブ。  
減算器３０３：減算不許可信号はアクティブなので、−１をそのまま出力。  
比較器３０４：−１は０以下なので、加算許可信号はアクティブ。  
加算器３０５：加算許可信号はアクティブなので、−１に５を加えた４を出力。  
以降、同様な動作を繰り返す。
【０１００】
水平有効信号が有効を示してからの加算器３０５の出力値をクロック周期ごとにみると、２、−１、４、１、−２、３、０、−５で、８クロック周期で一通り回ることになるが、後述する水平削除領域信号Ｓ212がアクティブであるときを除けば、５回で１回転と言える。−１を出力する３クロック周期目と−２を出力する６クロック周期目と０を出力する８クロック周期目では減算不許可信号がアクティブとなり、水平削除領域信号Ｓ212もアクティブとなる。このときは、新たに画素を設定することが不要な領域である。一方、加算許可信号は常にアクティブであり、水平領域移動命令信号Ｓ211も常にアクティブであるため、同一の領域に複数の新規画素を生成することはない。
【０１０１】
ここで、拡大／縮小の倍率データは、ＣＰＵなどから図示しないレジスタに設定され、入力されるものである。また、水平有効信号、垂直有効信号、ライン終了信号は、タイミングジェネレータなどから供給される信号を利用するとよい。クロック信号の周波数には特に制約はなく、回路が動作可能な程度の周波数で構わない。
【０１０２】
なお、ここでは、第１の演算回路３０１と第２の演算回路３０６とによって倍率に関係する値（水平倍率分母、水平倍率分子、垂直倍率分母、垂直倍率分子等）を加算、減算することによって領域制御信号Ｓ2を生成しているが、予めプログラミングしたＣＰＵやＤＳＰ（Digital Signal Processorの略）などのプロセッサによって領域制御信号Ｓ2を生成してもよい。
【０１０３】
図１５は、画素値読み取り制御部１０３の構成図である。  
図１５に示す画素値読み取り制御部１０３は、水平方向の調整用論理回路５０１と、調整用論理回路５０１からの信号を計数するカウンタ５０２と、垂直方向の調整用論理回路５０３とを備えている。
【０１０４】
画素値読み取り制御部１０３が生成する信号（ラインメモリ読み取り制御信号Ｓ32、レジスタデータシフト制御信号Ｓ33、ラインメモリデータシフト制御信号Ｓ31）は、基本的には、水平有効期間中に領域決定部１０２から出力される水平領域移動命令信号Ｓ211、及び垂直有効期間中に領域決定部１０２から出力される垂直領域移動命令信号Ｓ221に従う。一方で、例えば、画像の端部などで補間演算を行わない領域での動作を調整する必要がある。調整用論理回路５０１及び５０３は、以上の調整を行うための回路であり、水平調整信号及び垂直調整信号により、水平領域移動命令信号Ｓ211及び垂直領域移動命令信号Ｓ221の調整を行う。なお、水平調整信号、垂直調整信号は、水平有効信号、垂直有効信号などを元にして、補間演算を実施する領域を考慮して作成する。
【０１０５】
調整用論理回路５０１からの出力は、レジスタデータシフト制御信号Ｓ33となる。また、レジスタデータシフト制御信号Ｓ33は、カウンタ５０２に入力され、その信号がアクティブのときにカウントアップされる。カウンタ５０２の出力はラインメモリ読み取り制御信号Ｓ32となり、ラインメモリの読み取るべきアドレス値となる。
【０１０６】
一方、調整用論理回路５０３からの出力は、ラインメモリデータシフト制御信号となる。  
なお、出力される制御信号は、画素値を読み取る際の主たるもののみを示しており、例えばメモリを制御するリードイネーブルなどの信号については全て説明を省略している。
【０１０７】
図１６は、補間演算部１０４の構成図である。この図に示す補間演算部１０４は、２種類の補間手法Ａ，Ｂのいずれかを選択可能な場合の構成を示しており、補間係数としてＡ，Ｂ２種類の水平，垂直係数を選択信号にてセレクタ群６０９で選択して出力できるようにしている。
【０１０８】
なお、図１６には、水平補間係数を出力する回路と、垂直補間係数を出力する回路と、水平，垂直補間係数と画素値記憶部１０１からの１６点の元画像画素Ｄ11〜Ｄ44から新規画素の補間画素値を算出する回路と、の３つの回路に分けた記載をしている。これは、本来１つの回路構成であるものを、信号の入出力を分かり易く示すために３つの回路に分けた記載方法としたものである。
【０１０９】
補間演算部１０４は、カウントアップ／ダウン回路６０１及び判定器６０２で構成される第１の補間係数読み取り制御部と、ＳＲＡＭ群６０３で構成される第１の補間係数記憶部と、セレクタ群６０４で構成される第１の補間係数反転切り替え部と、カウントアップ／ダウン回路６０５及び判定器６０６で構成される第２の補間係数読み取り制御部と、ＳＲＡＭ群６０７で構成される第２の補間係数記憶部と、セレクタ群６０８で構成される第２の補間係数反転切り替え部と、セレクタ群６０９で構成される係数選択部と、乗算器６１０，加算器６１１，乗算器６１２及び加算器６１３で構成される画素値演算部と、を備えている。
【０１１０】
カウントアップ／ダウン回路６０１は、クロック単位で動作し、ＳＲＡＭ読み取りアドレスを生成する。初期値は０であり、水平方向に見て新規画素設定する際、即ち、水平有効信号が有効を示し、かつ水平削除領域信号Ｓ212がインアクティブであるときに、カウントアップ／カウントダウンを繰り返す。カウントアップあるいはカウントダウンの選択は、判定器６０２からのアップ／ダウン信号に従う。
【０１１１】
判定器６０２は、カウントアップ／ダウン回路６０１の出力するＳＲＡＭ読み取りアドレスを水平倍率分子に係わる値を基に判定を行うもので、カウントアップするか、ダウンするかを選択するアップ／ダウン信号を出力する。水平倍率分子の最下位ビットをカットしたものがカウントアップの最大値であり、カウントアップ／ダウン回路６０１が０と最大値との間を繰り返すようにアップ／ダウン信号を生成する。
【０１１２】
ただし、最下位ビットが‘１’であった場合には、最大値を２回繰り返した後にカウントダウンするように命ずる。これによって０から始まって次の０になる直前までの個数は、水平倍率分子の数と一致し、新規画素設定領域における新規画素の水平位置の関係のパターン数となる。
【０１１３】
ＳＲＡＭ群６０３は、水平補間演算に必要な補間係数を予め拡大／縮小倍率に従って格納している。１６点による補間を行う場合、水平方向の補間係数は、１つの補間手法につき４つ必要であり、補間手法がＡ，Ｂ２種類と仮定していることを考慮してＳＲＡＭを８個並べている。同一のＳＲＡＭに複数種の係数値を格納すればＳＲＡＭの個数は変えることができる。
【０１１４】
なお、各ＳＲＡＭには、先に述べた補間係数の対称性を利用して０から前記最大値までのアドレスに、補間係数が格納されている。格納された補間係数の読み取りは、カウントアップ／ダウン回路６０１からのＳＲＡＭ読み取りアドレスによる。
【０１１５】
セレクタ群６０４は、ＳＲＡＭ群６０３から出力された４つの補間係数と、水平第１から第４係数との対応関係を補間係数の対称性に従い入れ替えるためのものである。具体的には、判定器６０２からのアップ／ダウン信号がアップを示す信号であるときに、水平に４つ並んだ点の元画像の画素値に左から順に乗ずる補間係数をそれぞれ、水平第１係数、水平第２係数、水平第３係数、水平第４係数としたとき、ダウンを示す信号のときには水平第１係数と水平第４係数となっていた補間係数を入れ替え、水平第２係数と水平第３係数となっていた補間係数を入れ替えることによって適正な補間係数を得ることができる。
【０１１６】
カウントアップ／ダウン回路６０５は、水平ラインを１ライン終了する度に動作し、ＳＲＡＭ読み取りアドレスを生成する。初期値は０であり、垂直方向に見て新規画素設定する際、即ち、垂直有効信号が有効を示し、かつ垂直削除領域信号Ｓ222がインアクティブであるときに、カウントアップ／カウントダウンを繰り返す。カウントアップあるいはカウントダウンの選択は判定器６０６からのアップ／ダウン信号に従う。
【０１１７】
判定器６０６は、カウントアップ／ダウン回路６０５の出力するＳＲＡＭ読み取りアドレスを垂直倍率分子に係わる値を基に判定を行うもので、カウントアップするか、ダウンするかを選択するアップ／ダウン信号を出力する。垂直倍率分子の最下位ビットをカットしたものがカウントアップの最大値であり、カウントアップ／ダウン回路６０５が０と最大値との間を繰り返すようにアップ／ダウン信号を生成する。
【０１１８】
ただし、最下位ビットが‘１’であった場合には最大値を２回繰り返した後にカウントダウンするように命ずる。これによって、０から始まって次の０になる直前までの個数は垂直倍率分子の数と一致し、新規画素設定領域における新規画素の垂直位置の関係のパターン数となる。
【０１１９】
ＳＲＡＭ群６０７は、垂直補間演算に必要な補間係数を予め拡大／縮小倍率に従って格納している。１６点による補間を行う場合、垂直方向の補間係数は１つの補間手法につき４つ必要であり、補間手法がＡ，Ｂ２種類と仮定していることを考慮してＳＲＡＭを８個並べている。同一のＳＲＡＭに複数種の係数値を格納すればＳＲＡＭの個数は変えることができる。
【０１２０】
なお、各ＳＲＡＭには、先に述べた補間係数の対称性を利用して０から前記最大値までのアドレスに、補間係数が格納されている。格納された補間係数の読み取りは、カウントアップ／ダウン回路６０８からのＳＲＡＭ読み取りアドレスによる。
【０１２１】
セレクタ群６０８は、ＳＲＡＭ群６０７から出力された４つの補間係数と、垂直第１から第４係数との対応関係を補間係数の対称性に従い入れ替えるためのものである。具体的には、判定器６０６からのアップ／ダウン信号がアップを示す信号であるときに、垂直に４つ並んだ点の元画像の画素値に上から順に乗ずる補間係数をそれぞれ、垂直第１係数、垂直第２係数、垂直第３係数、垂直第４係数としたとき、ダウンを示す信号のときには垂直第１係数と垂直第４係数となっていた補間係数を入れ替え、垂直第２係数と垂直第３係数となっていた補間係数を入れ替えることによって適正な補間係数を得ることができる。
【０１２２】
以上の構成において、水平方向、垂直方向ともに、補間係数の対称性を利用してＳＲＡＭ格納領域を約半分に削減する方式として説明したが、新規画素設定領域における新規画素の位置関係の全てのパターンに対応してＳＲＡＭに補間係数値を格納して読み取る方式でも実現可能である。この場合、カウント／アップダウン回路は、０リセットとカウントアップのみを繰り返し、反転機能も不要となるが、ＳＲＡＭの格納領域は約２倍に増加する。
【０１２３】
セレクタ群６０９は、２種類の補間方法Ａ，Ｂを選択するセレクタで、例えば新規画素設定領域を囲む１６点の元画像画素群の画素値分布に基づいた選択信号によって選択する。
【０１２４】
乗算器６１０、加算器６１１、乗算器６１２、加算器６１３は、水平方向に４つの水平補間係数と垂直方向に４つの垂直補間係数と、１６点の元画像画素群の画素値Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４、Ｄ３１、Ｄ３２、Ｄ３３、Ｄ３４、Ｄ４１、Ｄ４２、Ｄ４３、Ｄ４４とから新規画素の画素値を演算する。
【０１２５】
図１７は、補間演算部１０４内に備えられ、セレクタ群６０９に選択信号を供給する画像濃度判定部６２０の構成図である。
【０１２６】
図１７に示す画像濃度判定部６２０は、水平傾斜演算器７０１と、垂直傾斜演算器７０２と、平均画素値演算器７０３と、分散演算器７０４と、判定器７０５とを備え、入力信号として画素値記憶部１０１からの元画像の画素値Ｄ11〜Ｄ44が入力されている。
【０１２７】
水平傾斜演算器７０１は、４つの差分検出器と１つの加算器と１つの絶対値回路とを備え、４×４配列された新規画素設定領域を囲む１６点の画素群の左端の画素値と、それに対応する右端の画素値との差の和の絶対値を水平傾斜として算出する。
【０１２８】
また、垂直傾斜演算器７０２は、４つの差分検出器と１つの加算器と１つの絶対値回路とを備え、４×４配列された新規画素設定領域を囲む１６点の画素群の上端の画素値と、それに対応する下端の画素値との差の和の絶対値を垂直傾斜として算出する。
【０１２９】
また、平均画素値演算器７０３は、１つの加算器と１つの１／１６乗算器とを備え、新規画素設定領域を囲む１６点の画素群の画素値の平均値を算出する。
【０１３０】
また、分散演算器７０４は、１６個の差分検出器と１６個の絶対値回路と１つの加算器とを備え、新規画素設定領域を囲む１６点の画素群のそれぞれの画素値と前記平均値との差の絶対値の和を分散に類似した指標として算出する。
【０１３１】
判定器７０５は、水平傾斜演算器７０１、垂直傾斜演算器７０２、及び分散演算器７０４の各々から出力される、水平傾斜、垂直傾斜、分散に類似した指標を、それぞれに設定している閥値と比較した結果をもとに、元画像の濃度特性を判定し、その判定結果に応じた補間手法の種類を選択する選択信号を出力する。
【０１３２】
なお、補間手法の選択例として分散に類似した値、傾斜をもとにした構成を説明したが、エッジ検出結果、分散、偏差などを判定要素に使うことも可能である。
【産業上の利用可能性】
【０１３３】
本発明は、新規に設定する画素の画素値を、その周辺の１６点の画素の値から演算する場合に限らず、少なくとも４点以上の元画像の画素群で囲まれる領域に、新しい画素の画素値を元画像の画素群の値から補間によって求めることができる。新たに画素を設ける領域を決定する制御を簡易に実現すること、補間の際に用いる補間係数を新規画素の位置を求めることなく適切に与えることができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明の実施例１の画像解像度変換装置の概略構成を示す図。
【図２】画素値記億部の構成例を示す図。
【図３】新規画素設定領域を囲む４×４配列された１６点の元画像画素群の構成を示す図。
【図４】１６点補間演算のための領域設定を説明する図。
【図５】新規画素設定領域を説明する図。
【図６】拡大処理の例を示す図。
【図７】縮小処理の例を示す図。
【図８】新規画素の周辺の元画像画素１６点を用いて１６点補間を行う例を説明する図。
【図９】１１／９倍の拡大処理において４点補間で考えた場合の、新規画素作成区間内に、画素位置の対称性を取り入れた新規画素ａ〜ｆの配置を示す図。
【図１０】図９の４点補間を考えた場合の補間係数を、元画素である第１，第２，第３，第４画素の各画素別の補間係数として表した図。
【図１１】５／８倍の縮小処理において４点補間で考えた場合の、新規画素作成区間内に、画素位置の対称性を取り入れた新規画素ａ〜ｃの配置を示す図。
【図１２】図１１の４点補間を考えた場合の補間係数を、元画素である第１，第２，第３，第４画素の各画素別の補間係数として表した図。
【図１３】領域決定部の構成図。
【図１４】領域決定部の構成の背景を説明する図。
【図１５】画素値読み取り制御部の構成図。
【図１６】補間手法が２種類ある場合の補間演算部の構成図。
【図１７】補間演算部内に設けられてセレクタ群に選択信号を供給する画像濃度判定部の構成図。
【符号の説明】
【０１３５】
１０１…画素値記憶部
１０２…新規画素設定領域決定部（領域決定部）
１０３…画素値読み取り制御部
１０４…補間演算部
１０５…画素値書き込み制御部
代理人    弁理士      伊    藤      進 
【図１】
2006074222.tif 000003
【図２】
2006074222.tif 000004
【図３】
2006074222.tif 000005
【図４】
2006074222.tif 000006
【図５】
2006074222.tif 000007
【図６】
2006074222.tif 000008
【図７】
2006074222.tif 000009
【図８】
2006074222.tif 000010
【図９】
2006074222.tif 000011
【図１０】
2006074222.tif 000012
【図１１】
2006074222.tif 000013
【図１２】
2006074222.tif 000014
【図１３】
2006074222.tif 000015
【図１４】
2006074222.tif 000016
【図１５】
2006074222.tif 000017
【図１６】
2006074222.tif 000018
【図１７】
2006074222.tif 000019