(57)【要約】【課題】  従来法によりカソード基板を作成した場合、カーボン系エミッタ材料Ｃが不均一に成長していると、電解電子放出特性分布が悪くなり、また、カーボン系エミッタ材料が所定の膜厚を超えて成長していると、このカーボン系エミッタ材料Ｃを介してカソード電極層とゲート電極層とが短絡する虞があった。【解決手段】  処理基板１１上に順次積層したカソード電極層１２、絶縁層１３及びゲート孔開口部１４ａを形成したゲート電極層１４を備え、この絶縁層に形成したホール１３ａの底部に触媒層１６を形成し、この触媒層上にカーボン系エミッタ材料Ｃを成長させてなるカソード基板において、前記カーボン系エミッタ材料を、前記触媒層を所定の膜厚に設定してその成長が飽和するまで成長させたものとする。【選択図】  図２ 
2006040723.tif 000002
【特許請求の範囲】
【請求項１】
処理基板上に順次積層したカソード電極層、絶縁層及びゲート孔開口部を形成したゲート電極層を備え、この絶縁層に形成したホールの底部に触媒層を形成し、この触媒層上にカーボン系エミッタ材料を成長させてなるカソード基板において、前記カーボン系エミッタ材料は、前記触媒層を所定の膜厚に設定してその成長が飽和するまで成長させたものであることを特徴とするカソード基板。
【請求項２】
前記触媒層の膜厚を、１〜１０ｎｍの範囲に設定したことを特徴とする請求項１記載のカソード基板。
【請求項３】
前記絶縁層は、カーボン系エミッタ材料の成長膜厚より大きい膜厚を有することを特徴とする請求項１または請求項２記載のカソード基板。
【請求項４】
前記触媒層を、Ｆｅ、Ｃｏ又はこれらの金属の少なくとも１種類を含む合金から構成したことを特徴とする請求項１乃至請求項３のいずれかに記載のカソード基板。
【請求項５】
処理基板上にカソード電極層、絶縁層及びゲート電極層を順次積層すると共にゲート電極層にゲート孔開口部を形成し、このゲート孔開口部を介して絶縁層にホールを形成し、このホールの底部に形成した触媒層上にカーボン系エミッタ材料を成長させてなるカソード基板の作製方法において、触媒層を所定の膜厚に設定してカーボン系エミッタ材料を一旦成長させて、その成長が飽和するカーボン系エミッタ材料の成長膜厚を予め測定しておき、成長が飽和する膜厚より厚い膜厚で絶縁膜を形成した後、前記所定の膜厚の触媒層上に、成長が飽和するまでカーボン系エミッタ材料を成長させることを特徴とするカソード基板の作製方法。
【請求項６】
前記カーボン系エミッタ材料を成長させる際に触媒として作用する触媒層を、絶縁層の下側に予め形成することを特徴とする請求項５記載のカソード基板の作製方法。
【請求項７】
前記カーボン系エミッタ材料を成長させる際に触媒として作用する触媒層を、絶縁層のエッチング後に、リフトオフ法によって形成することを特徴とする請求項５記載のカソード基板の作製方法。
【請求項８】
前記カーボン系エミッタ材料の成長時間を１０〜６０ｍｉｎとしたことを特徴とする請求項５乃至請求項７のいずれかに記載のカソード基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出源を有する表示装置などに用いられるカソード基板及びその作製方法に関し、特に、グラファイト・ナノファイバやカーボン・ナノチューブなどのカーボン系エミッタ材料を利用した電界電子放出型表示装置(ＦＥＤ:Field Emission Display)用のカソード基板及びその作製方法に関する。
【背景技術】
【０００２】
近年、電子放出電圧が低くて化学的安全性を有するグラファイト・ナノファイバやカーボン・ナノチューブなどのカーボン系エミッタ材料を電子放出源に利用したＦＥＤが開発されている。このＦＥＤでは、電子を放出させるのに必要な駆動電圧を低く抑制するために、カソード電極、ゲート電極およびアノード電極から構成される三極電界放出素子を用いるのが主流である。
【０００３】
この場合、カソード電極層、絶縁層及びゲート電極層を処理基板上に順次積層し、ゲート電極層に複数のゲート孔開口部を並設し、各ゲート孔開口部を通じて、絶縁層にゲート孔開口部より大きな開口面積を有するホールをエッチングによりそれぞれ形成し、ホール底部に形成した各触媒層上に、例えば熱ＣＶＤ法によりカーボン系エミッタ材料をそれぞれ成長させてエミッタをそれぞれ形成し、カソード電極であるカソード基板を得ることが提案されている（例えば、特許文献１参照）。
【特許文献１】特開平２００１−１０２５９３号公報（発明の詳細な説明参照）。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、各触媒層上に、カーボン系エミッタ材料を成長させてエミッタを形成する際に、このカーボン系エミッタ材料が相互に不均一に成長していると、各エミッタからの電界電子放出特性が不均一になって電界電子放出特性分布が悪くなるという不具合が生じる。また、カーボン系エミッタ材料を成長させる際に、所定の成長膜厚を超えてカーボン系エミッタ材料が成長していると、このカーボン系エミッタ材料を介してカソード電極層とゲート電極層とが短絡する虞が生じる。
【０００５】
そこで、上記点に鑑み、本発明の課題は、各触媒層上に、カーボン系エミッタ材料を均一に成長させることができ、また、カーボン系エミッタ材料を介してカソード電極層とゲート電極層とが短絡することを防止できるカソード基板及びその作製方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１記載のカソード基板は、処理基板上に順次積層したカソード電極層、絶縁層及びゲート孔開口部を形成したゲート電極層を備え、この絶縁層に形成したホールの底部に触媒層を形成し、この触媒層上にカーボン系エミッタ材料を成長させてなるカソード基板において、前記カーボン系エミッタ材料は、前記触媒層を所定の膜厚に設定してその成長が飽和するまで成長させたものであることを特徴とする。
【０００７】
本発明によれば、各触媒層上にカーボン系エミッタ材料を成長させる際に、触媒層の膜厚を所定の膜厚に設定して成長が飽和するまでカーボン系エミッタ材料をそれぞれ成長させているため、触媒層上でのカーボン系エミッタ材料の成長が相互に略均一になり、その結果、各エミッタからの電界電子放出特性分布を改善できる。
【０００８】
この場合、前記触媒層の膜厚を、１〜１０ｎｍの範囲に設定するのがよい。１ｎｍより小さい膜厚では、十分なエミッション電流を得られるほど、カーボン系エミッタ材料を成長させることができず、また、１０ｎｍを超えた膜厚では、触媒層上に成長させたカーボン系エミッタ材料にファイバでない層が現れてしまう。
【０００９】
触媒層上にカーボン系エミッタ材料を成長させた場合に、このカーボン系エミッタ材料を介してカソード電極層とゲート電極層とが短絡しないように、絶縁層は、カーボン系エミッタ材料の成長膜厚より大きい膜厚を有するのがよい。
【００１０】
尚、触媒層を、Ｆｅ、Ｃｏ又はこれらの金属の少なくとも１種類を含む合金から構成するのが望ましい。
【００１１】
また、上記課題を解決するために、請求項５記載のカソード基板の作製方法は、処理基板上にカソード電極層、絶縁層及びゲート電極層を順次積層すると共にゲート電極層にゲート孔開口部を形成し、このゲート孔開口部を介して絶縁層にホールを形成し、このホールの底部に形成した触媒層上にカーボン系エミッタ材料を成長させてなるカソード基板の作製方法において、触媒層を所定の膜厚に設定してカーボン系エミッタ材料を一旦成長させて、その成長が飽和するカーボン系エミッタ材料の成長膜厚を予め測定しておき、成長が飽和する膜厚より厚い膜厚で絶縁膜を形成した後、前記所定の膜厚の触媒層上に、成長が飽和するまでカーボン系エミッタ材料を成長させることを特徴とする。
【００１２】
この場合、前記カーボン系エミッタ材料を成長させる際に触媒として作用する触媒層を、絶縁層の下側に予め形成してもよい。
【００１３】
また、前記カーボン系エミッタ材料を成長させる際に触媒として作用する触媒層を、絶縁層のエッチング後に、リフトオフ法によって形成してもよい。
【００１４】
前記カーボン系エミッタ材料の成長時間を１０〜６０ｍｉｎとするのが望ましい。１０ｍｉｎより短いと、成長均一性が不十分であり、６０ｍｉｎを超えると、生産効率が悪くなる。
【発明の効果】
【００１５】
以上説明したように、本発明のカソード基板及びこのカソード基板の作製方法は、各触媒層上に、カーボン系エミッタ材料を相互に均一に成長させることができ、従って、電界電子放出特性分布を改善でき、また、カーボン系エミッタ材料を介してカソード電極層とゲート電極層とが短絡することを防止できる。
【発明を実施するための最良の形態】
【００１６】
図１及び図２を参照して説明すれば、１は、ＦＥＤに用いられる本発明のカソード基板を示す。カソード基板１は処理基板であるガラス基板１１を有し、このガラス基板１１上には、所定の膜厚（例えば１５０ｎｍ）で、例えばクロムからなるカソード電極層（母線）１２が形成されている。カソード電極層１２は、例えばガラス基板１１を所定温度（例えば２００℃）に加熱しつつＤＣスパッタリングにより形成される。
【００１７】
カソード電極層１２上には、例えばＳｉＯ２から構成される絶縁層１３が所定の膜厚（例えば４．５μｍ）で形成されている。絶縁層１３は、成膜後の絶縁層１３の応力による破損を防止する目的で、例えばガラス基板１１を所定温度（例えば３００℃）に加熱しながらＲＦスパッタリングにより形成される。この絶縁層１３を形成する場合、ＲＦスパッタリング時にガラス基板１１に付着するダストによるピンホールを防止するため、複数回に分けて成膜してもよい。この絶縁層１３は、上記ＲＦスパッタリング以外の方法、例えばＥＢ蒸着法やガス中蒸着法で形成することもできる。
【００１８】
絶縁層１３上には、例えばクロムからなるゲート電極層１４が所定の膜厚（例えば、３００ｎｍ）で形成されている。ゲート電極層１４は、カソード電極層１２の場合と同様に、例えば、ガラス基板１１を所定の温度加熱しながらＤＣスパッタリングにより形成される。ゲート電極層１４は、ＲＦスパッタリング、ＥＢ蒸着法やガス中蒸着法で形成することもできる。
【００１９】
また、ゲート電極層１４には、複数のゲート孔開口部１４ａが所定の間隔を置いて形成されている。この場合、ゲート電極層上１４に、フォトリソグラフィ法を用い、所定のレジストを塗布した後に、露光して所定のレジストマスクを形成し、ドライエッチングすることで、例えば一辺が１０μｍの正方形状に各ゲート孔開口部１４ａが形成される。
【００２０】
各ゲート孔開口部１４ａを形成した後、絶縁層１３には、カソード電極層１２に通じるホール１３ａが形成される。この場合、ＳｉＯ２から構成される絶縁層１３では、例えばエッチャントとしてフッ酸を使用し、絶縁層１３をエッチングして、ゲート孔開口部１４ａより大きな開口面積を有する断面略台形のホール１３ａがそれぞれ形成される。
【００２１】
絶縁膜１３にホール１３ａを形成した後、ゲート電極層１４上には、犠牲層１５が形成される。犠牲層１５としては、フォトレジストが用いられ、スピン塗布法によって１μｍの膜厚で形成される。
【００２２】
犠牲層１５を形成した後、ホール１３ａの底部に、例えばＦｅ、Ｃｏ又はこれらの金属の少なくとも１種類を含む合金から構成された触媒層１６が所定の膜厚（例えば５ｎｍ）で形成され、ライン状に加工されている。この場合、触媒層１６は、例えばＤＣスパッタリングにより形成される。そして、ゲート電極層１４上に残留する犠牲層１５及び触媒層１６を剥離、除去した後（リフトオフ法）、ホール１３ａ内に形成した触媒層１６上に、熱ＣＶＤ、プラズマＣＶＤ，レーザー蒸着法など公知の方法でグラファイト・ナノファイバやカーボン・ナノチューブなどのカーボン系エミッタ材料Ｃを成長させてエミッタＥを構成する。
【００２３】
ところで、カーボン系エミッタ材料Ｃを触媒層１６上に成長させる場合に、カーボン系エミッタ材料Ｃを相互に均一に成長させると共に、カーボン系エミッタ材料Ｃを介してカソード電極層１２とゲート電極層１４とが短絡しなように、カーボン系エミッタ材料Ｃを成長させる必要がある。
【００２４】
本実施の形態では、触媒層１６を所定の膜厚に設定してカーボン系エミッタ材料Ｃを一旦成長させて、その成長が飽和するカーボン系エミッタ材料Ｃの成長膜厚を予め測定しておき、その測定結果から絶縁膜１３の膜厚を、その成長が飽和する膜厚より大きく設定し、カーボン系エミッタ材料Ｃを一旦成長させたときと同じ膜厚で触媒層１６を形成し、成長が飽和するまでカーボン系エミッタ材料Ｃを成長させることとした。
【００２５】
この場合、前記触媒層１６の膜厚を、１〜１０ｎｍの範囲に設定するのがよい。１ｎｍより小さい膜厚では、十分なエミッション電流を得られるほど、カーボン系エミッタ材料Ｃを成長させることができず、また、１０ｎｍを超えた膜厚では、触媒層１６上に成長させたカーボン系エミッタ材料Ｃにファイバでない層が現れてしまう。また、前記カーボン系エミッタ材料Ｃの成長時間を１０〜６０ｍｉｎとするのが望ましい。１０ｍｉｎより短いと、成長均一性が不十分であり、６０ｍｉｎを超えると、生産効率が悪くなる。
【００２６】
これにより、触媒層１６上に、カーボン系エミッタ材料Ｃを相互に均一に成長させることができ、従って、電界電子放出特性分布を改善でき、また、カーボン系エミッタ材料Ｃを介してカソード電極層１２とゲート電極層１４とが短絡することを防止できる。
【００２７】
尚、本実施の形態では、カーボン系エミッタ材料Ｃを成長させる際に触媒として作用する触媒層１６を、絶縁層１３のエッチング後に、リフトオフ法によって形成したが、これに限定されるものではなく、触媒層１６を、絶縁層１３の下側に予め形成しておいてもよい。
【実施例１】
【００２８】
ガラス基板１１上に、１５０ｎｍの膜厚でクロムからなるカソード電極層１２を、ガラス基板を２００℃に加熱しながらＤＣスパッタリングにより形成し、このカソード電極層１２の上に、連続してＦｅ合金からなるカーボン系エミッタ材料成長用の触媒層１６を５ｎｍの膜厚で形成した。次いで、触媒層１６上に、熱ＣＶＤによってカーボン・ナノチューブＣを成長させた。この場合、ガラス基板１１の温度を５５０℃に保持し、プロセスガスとしてＣＯ及びＨ２（ＣＯ／Ｈ２＝１）の混合ガスを用いた。そして、成長時間を、２０ｍｉｎ、４０ｍｉｎ、６０ｍｉｎにそれぞれ設定してカーボン・ナノチューブＣを成長させた。
【００２９】
図３には、上記条件で、カーボン・ナノチューブＣを成長させたときのカーボン・ナノチューブＣの成長膜厚を示す。これによれば、成長時間が２０ｍｉｎを超えると、成長膜厚が約４μｍで、カーボン・ナノチューブＣの成長が飽和していることが判る。このことから、触媒層１６の膜厚を５ｎｍ、成長時間２０ｍｉｎに設定すると共に、触媒層１６上にカーボン・ナノチューブＣを成長させた場合、カーボン・ナノチューブＣを介してカソード電極層１２とゲート電極層１４とが短絡しないように絶縁層１３の膜厚を４．５μｍに設定すればよいことが見出された。
【００３０】
次いで、図２（ａ）乃至（ｆ）に示す手順により、上記条件を考慮して本発明のＦＥＤ用のカソード基板１を作製した。ガラス基板１１上に、１５０ｎｍの膜厚でクロムからなるカソード電極層１２を、ガラス基板を２００℃に加熱しながらＤＣスパッタリングにより形成した。
【００３１】
次いで、カソード電極層１２上に、ＳｉＯ２からなる絶縁層１３を、３７５℃の基板加熱を行いながらＲＦスパッタリングにより４．５μｍの膜厚で形成した。次いで、クロムからなるゲート電極層１４を、カソード電極層１２の場合と同様に、ガラス基板１１を２００℃に加熱しながらＤＣスパッタリングにより３００ｎｍの膜厚で形成した（図２（ａ）参照）。
【００３２】
次いで、フォトリソグラフィ法を用いて、ゲート電極層１４上に、約１μｍの厚さでレジストパターンを形成し、エッチングによりゲート孔開口部１４ａを形成した。この場合、レジスト材として、電子ビーム露光装置用のものを用い、硫酸セリウムアンモニウム溶液を使用したウェットエッチングにより１辺が１０μｍの正方形のゲート孔開口部１４ａを形成し、レジスト材を剥離、除去した（図２（ｂ）参照）。
【００３３】
次いで、開口１４ａを形成したゲート電極層１４の上面に、スピン塗布法を用いて、約１μｍの厚さで犠牲層１５を形成した（図２（ｃ）参照）。この場合、犠牲層１５としては、フォトレジストを用いた。そして、エッチャントとしてフッ酸を使用し、絶縁層１３をウェットエッチングし、断面略台形のホール１３ａを形成した（図２（ｄ）。
【００３４】
次いで、このホール１３ａの底部に、ガラス基板１１を２００℃に加熱しながらＤＣスパッタリングにより５ｎｍの膜厚でＦｅ合金からなる触媒層１６を形成し、ライン状に加工した（図２（ｅ）参照）。そして、ゲート絶縁膜１３上に残留する犠牲層１５及び触媒層１６を剥離、除去した後、ホール１３ａ内の触媒層１６上に、熱ＣＶＤでカーボン・ナノチューブＣを成長させた。この場合、ガラス基板１１の温度を５５０℃に保持し、プロセスガスとしてＣＯ及びＨ２（ＣＯ／Ｈ２＝１）の混合ガスを用い、成長時間を２０ｍｉｎに設定した（図２（ｆ）参照）。
（比較例１）
【００３５】
比較例１として、上記と同様の条件で、ガラス基板１１上に、カソード電極層１２、絶縁層１３及びゲート電極層１４を順次積層し、ゲート電極層１４にゲート孔開口部１４ａを設け、各ゲート孔開口部を通じて、絶縁層１３にホール１３ａを形成した後、ホール１３ａ底部に形成した各触媒層１６上にカーボン・ナノチューブＣを成長させた。この場合、ガラス基板１１の温度を５５０℃に保持し、プロセスガスとしてＣＯ及びＨ２（ＣＯ／Ｈ２＝１）の混合ガスを用いたが、成長時間を５ｍｉｎに設定した。
【００３６】
図４は、実施例１記載の上記手順で作製したカソード基板１の断面に対するＳＥＭ写真である。図５（ａ）は、実施例１記載の上記手順で作製したカソード基板１に通電して発光させたときの写真であり、図５（ｂ）は、比較例１記載の上記手順で作製したカソード基板１に通電して発光させたときの写真である。
【００３７】
これらによれば、比較例１のものでは、カーボン・ナノチューブＣの成長均一性が不十分となって電界電子放出特性分布が悪く、発光面にむらが生じている（図５（ｂ）参照）。それに対して、実施例１では、発光面にむらは生じておらず、電界電子放出特性分布が向上していることが判る（図５（ａ）参照）。また、適切に絶縁層１３の膜厚を設定しているため、図４に示すように、カーボン・ナノチューブＣを介してカソード電極層１２とゲート電極層１４とが短絡していないことが判る。
【図面の簡単な説明】
【００３８】
【図１】本発明のＦＥＤ用カソード基板を説明する図。
【図２】（ａ）乃至（ｆ）は、本発明のＦＥＤ用カソード基板の作製手順を模式的に説明する図。
【図３】カーボン・ナノチューブの成長時間に対するカーボン・ナノチューブの成長膜厚を示すグラフ。
【図４】本発明の方法により作製したカソード基板のＳＥＭ写真。
【図５】（ａ）は、実施例１のカソード基板に通電して発光させたときの写真。（ｂ）は、比較例１のカソード基板に通電して発光させたときの写真。
【符号の説明】
【００３９】
１  カソード基板 
１１  ガラス基板
１２  カソード電極層
１３  絶縁層
１４  ゲート電極層
１４ａ  ゲート孔開口部
１５  犠牲層  
１６  触媒層
Ｃ  カーボン系エミッタ材料
【図１】
2006040723.tif 000003
【図２】
2006040723.tif 000004
【図３】
2006040723.tif 000005
【図４】
2006040723.tif 000006
【図５】
2006040723.tif 000007