(57)【要約】    【課題】誘電特性のバラツキが小さく、大容量のキャパシタを内蔵した高密度実装基板を提供する。    【解決手段】複数の導体層と絶縁層とキャパシタを有し、第１導体層上に形成された絶縁層に設けられた略すり鉢状の孔内にキャパシタが内蔵されており、該孔の底部にある第１導体層をキャパシタの下部電極として、下部電極の上に高誘電率層、キャパシタの上部電極がこの順に形成されており、高誘電率層の厚さが絶縁層の厚さより薄く、上部電極が高誘電率層の上面を覆うように形成されていることを特徴とする実装基板。【選択図】  図１
2006093261.tif 000002
【特許請求の範囲】
【請求項１】
複数の導体層と絶縁層とキャパシタを有し、第１導体層上に形成された絶縁層に設けられた略すり鉢状の孔内にキャパシタが内蔵されており、該孔の底部にある第１導体層をキャパシタの下部電極として、下部電極の上に高誘電率層、キャパシタの上部電極がこの順に形成されており、高誘電率層の厚さが絶縁層の厚さより薄く、上部電極が高誘電率層の上面を覆うように形成されていることを特徴とする実装基板。
【請求項２】
高誘電率層が無機フィラーを含むことを特徴とする請求項１記載の実装基板。
【請求項３】
高誘電率層が無機フィラーと樹脂を含み、無機フィラーの量が、６０体積％以上９５体積％以下であることを特徴とする請求項１記載の実装基板。
【請求項４】
無機フィラーがチタン酸バリウムを含有することを特徴とする請求項２または３記載の実装基板。
【請求項５】
高誘電率層の膜厚が１μｍ以上３０μｍ以下であることを特徴とする請求項１記載の実装基板。
【請求項６】
第１導体層上に絶縁層を形成し、絶縁層上全面にレジストを形成し、フォトリソグラフィー、レーザー加工、ドリル加工から選択される手段により絶縁層に開口部を形成し、その後全面に高誘電率層を塗布形成した後、レジストを剥離することによってレジスト直上に形成されている高誘電率層のみをリフトオフにより除去し、高誘電率層をパターニングし、絶縁層の開口部のみに高誘電率層が形成され、次いで、高誘電率層の上に、上部電極と第２導体層を兼ねる層を形成することを特徴とする請求項１記載の実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品、回路部材、部品内蔵型基板やモジュールの製造に用いることができるキャパシタに関するものである。
【背景技術】
【０００２】
近年、電子機器の小型化、信号の高速化や大容量化の要求に伴って、実装回路部品の高密度化が進み必要とされる半導体素子や受動部品数も増加している。このような背景から、効率よく部品を搭載するために、受動部品内蔵型の高密度の実装基板が求められるようになってきた。とくに、信号ノイズを低減し半導体デバイスを安定に動作させるための大容量のキャパシタが望まれている。
【０００３】
高密度実装基板の技術としては、ＬＴＣＣ（Low temperature cofired ceramics)などのセラミックス配線基板を用いるものもあるが、樹脂を最終加工後の構成材料として用いるものとしては、樹脂と銅箔やメッキ銅をラミネートした樹脂基板を用いるものがある。
【０００４】
樹脂材料を用いて作製される部品内蔵基板やモジュールのキャパシタ用の層間絶縁材料としては、ビルドアップ用のエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シアネート樹脂、フェノール樹脂、ポリフェニレンエーテル樹脂や、積層板を形成するガラスなどの繊維や紙などで強化されたエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シアネート樹脂、フェノール樹脂、ポリフェニレンエーテル樹脂からなるものがある。またこれらの樹脂にシリカなどの無機粒子を分散したものも用いられている。この他にもアラミド、ポリイミドなどの樹脂フィルムが用いられる場合もある。
【０００５】
キャパシタに大きな容量を必要とする場合は、層間絶縁材料として誘電率が大きなものが求められる。このような場合には、高誘電率の無機粒子を樹脂に分散し、液状、ペースト状にしたものを塗布、硬化したものを用いる技術がある（特許文献１〜３参照）。
【０００６】
また、図２に示すようにキャパシタの構造面からは、第１導体層と第２導体層の中間に内蔵型キャパシタの上部電極を別途形成し、さらにビア接続によりこれを第２導体層と接続するという方法により、高誘電率材料の膜厚を薄くして容量を大きくする技術も提案されている（非特許文献１参照）。
【特許文献１】特開平５−５７８５２号公報（特許請求の範囲）
【特許文献２】特許第２７３８５９０号公報（特許請求の範囲）
【特許文献３】特開２００４−１７２５３１号公報（特許請求の範囲）
【非特許文献１】表面技術, vol. 55, No. 2, pp.114, 2004.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１導体層と第２導体層の中間に上部電極を別途設けて、内蔵型キャパシタを形成する従来の方法では作製プロセスが複雑になり、さらにはキャパシタの電極と配線層との間に寄生容量等の寄生成分が生じるという問題があった。
【０００８】
かかる状況に鑑み、本発明は、誘電特性のバラツキが小さく、大容量のキャパシタを内蔵した実装基板を提供する。
【課題を解決するための手段】
【０００９】
すなわち本発明は、（１）複数の導体層と絶縁層とキャパシタを有し、第１導体層上に形成された絶縁層に設けられた略すり鉢状の孔内にキャパシタが内蔵されており、該孔の底部にある第１導体層をキャパシタの下部電極として、下部電極の上に高誘電率層、キャパシタの上部電極がこの順に形成されており、高誘電率層の厚さが絶縁層の厚さより薄く、上部電極が高誘電率層の上面を覆うように形成されていることを特徴とする実装基板である。
【００１０】
さらに、本発明のもう一つの態様としては、（２）第１導体層上に絶縁層を形成し、絶縁層上全面にレジストを形成し、フォトリソグラフィー、レーザー加工、ドリル加工から選択される手段により絶縁層に開口部を形成し、その後全面に高誘電率層を塗布形成した後、レジストを剥離することによってレジスト直上に形成されている高誘電率層のみをリフトオフにより除去し、高誘電率層をパターニングし、絶縁層の開口部のみに高誘電率層が形成され、次いで、高誘電率層の上に、上部電極と第２導体層を兼ねる層を形成することを特徴とする上記（１）記載の実装基板の製造方法である。
【発明の効果】
【００１１】
本発明によれば、高誘電率層を形成した上面に第２導体層と同時にキャパシタの上部電極を形成するため、第１導体層と第２導体層間の絶縁層の膜厚よりも高誘電率層の膜厚が薄いキャパシタが、従来よりも少ないプロセス、及び低コストで作製することができ、またキャパシタ容量を大きくとることができる。また本発明では導体層とキャパシタの上部電極との接続面積を大きくとれるので、導体層とキャパシタの上部電極との間に生じる抵抗やリアクタンスといった寄生成分（図３参照）が小さい実装基板を得ることができる。
【発明を実施するための最良の形態】
【００１２】
従来技術では、キャパシタの上部電極は第２導体層と別に形成しなければならないので、プロセスが複雑である。すなわち、上部電極を形成した後に第２導体層と上部電極との接続をとるための絶縁層のビア加工を行い、第２導体層と上部電極とを別々につくらなければならない。しかし、本発明では、絶縁層の開口部に高誘電率層を形成する構造にしたので、高誘電率層を形成した上面に第２導体層と同時にキャパシタの上部電極を形成できる。
【００１３】
本発明の実装基板の構造例を図１に示す。図１に示す通り、本発明の実装基板は、基板（図示されていない）、複数の導体層（図１には第１導体層１と第２導体層５を示した）、絶縁層４、キャパシタを有する構成になっており、そのうちキャパシタは絶縁層の略すり鉢状の孔の開口部に形成された第１導体層の一部である下部電極１、高誘電率層３、上部電極２からなる。
【００１４】
本発明において略すり鉢状とは、図１に示すように、絶縁層４の開口部の断面において孔の底部の長さをｔ１、最上部の長さをｔ２、その中間に位置する部分の長さをｔとしたときにｔ２＞ｔ＞ｔ１となる形状である。孔底部の形状は円形でも、三角形、四角形、またはそれ以上の多角形でもよく、限定されない。キャパシタの上部電極と第２導体層との接続の観点からはｔ２／ｔ１の値を１．２以上とすることが好ましい。ただし、この値が大きすぎると寄生容量が増え、キャパシタの面積も大きくなってしまうので２以下とすることが好ましい。
【００１５】
下部電極は、第１導体層の一部から形成される。パターニング精度の観点からは下部電極は絶縁層の孔底部よりも大きくすることが好ましい。高誘電率層を形成する下部電極の表面は接着力が向上するよう表面処理されたものでも良い。
【００１６】
高誘電率層に用いる材料は、比誘電率が大きく微細なパターン加工が可能で線膨張係数の小さいものを用いることが好ましく、とくに樹脂中に無機フィラーを混合した複合体を用いることが好ましい。高誘電率層の膜厚は、静電容量が所望の値を満たす範囲内で任意に設定することができるが、１μｍ以上３０μｍ以下であることが好ましい。さらに好ましくは、２μｍ以上２０μｍ以下のものである。キャパシタとして大きな静電容量を確保するには膜厚が薄い方が好ましいが、２μｍより薄い場合には、高誘電率膜の厚みムラがキャパシタの静電容量精度に与える影響が大きくなり、歩留まり良く目標静電容量のキャパシタを得ることが難しくなる。１μｍより薄い場合にはピンホールなどが発生しやすく、電気的絶縁が得られにくくなる。また、膜厚が２０μｍを越えると、十分なキャパシタ性能を得るためには大きな比誘電率や形成領域が必要となり、実装密度の向上が難しくなる。膜厚が３０μｍを越えると、パターン加工困難になる場合が出てくる。
【００１７】
高誘電率層に用いる樹脂は、熱可塑性、熱硬化性樹脂のいずれでも良いが、はんだ耐熱性などの点から、好ましくは熱硬化性樹脂を用いる。熱可塑性樹脂では、ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリエーテルサルフォン、ポリエーテルイミド、液晶ポリマー、ポリスチレン、ポリエチレン、フッ素樹脂などを用いることができる。また、熱硬化性樹脂では、エポキシ樹脂、フェノール樹脂、ポリイミド、アクリル樹脂などの一般的にプリント配線板の絶縁層に使用される樹脂を用いることができる。特に、熱硬化収縮性、粘性などの点からエポキシ樹脂が好ましい。エポキシ樹脂とは分子構造中にエポキシ基（オキシラン環）を２個以上含むプレポリマーおよび、それと硬化剤とを組合せた樹脂である。また、この硬化剤には、フェノールノボラック樹脂、ビスフェノールＡ型ノボラック樹脂、アミノトリアジン化合物、ナフトール化合物など、従来から用いられている硬化剤を用いることができる。また、樹脂に感光剤を添加して感光性機能を付与しても良い。
【００１８】
高誘電率層に用いる無機フィラーとしては、特に限定されず、チタニア、アルミナ、シリカなどの金属酸化物などを用いることができる。高誘電率化を図る観点からは、好ましくは、ペロブスカイト型結晶構造を有するものを用いるのがよい。例えば、チタン酸バリウム系、チタン酸ジルコン酸バリウム系、チタン酸ストロンチウム系、チタン酸カルシウム系、チタン酸ビスマス系、チタン酸マグネシウム系、チタン酸バリウムネオジウム系、チタン酸バリウム錫系、マグネシウムニオブ酸バリウム系、マグネシウムタンタル酸バリウム系、チタン酸鉛系、ジルコン酸鉛系、チタン酸ジルコン酸鉛系、ニオブ酸鉛系、マグネシウムニオブ酸鉛系、ニッケルニオブ酸鉛系、タングステン酸鉛系、タングステン酸カルシウム系、マグネシウムタングステン酸鉛系などのペロブスカイト型結晶構造、あるいは複合ペロブスカイト型結晶構造を有するフィラーを用いることができ、これらのうち１種を単独で用いたり、２種以上を混合して用いたりすることができる。特に、高い比誘電率を有する高誘電率材料を得る場合には、商業的利便性との両立の点から、主としてチタン酸バリウムからなる化合物を用いることが好ましい。
【００１９】
無機フィラー（無機粒子）の形状は、球状、略球状、楕円球状、針状、板状、鱗片状、棒状などが挙げられるが、特に、球形あるいは略球形であることが好ましい。球状あるいは略球状のフィラーは、最も比表面積が少ないために充填時にフィラー凝集や樹脂流動性低下などを生じにくいからである。これらのうち１種を単独で用いたり、２種以上を混合して用いることができる。
【００２０】
さらに高比誘電率化するためには、高誘電率無機粒子の樹脂への充填量を大きくすることが有効である。そのためには、粒径が異なる粒子を大小２種類以上の粒子径のものを混合して用いるのが好ましい。そのうち最大の平均粒径を有する無機フィラーの平均粒径が５μｍ以下であることが好ましい。より好ましくは２μｍ以下、さらに好ましくは１μｍ以下である。平均粒径の大きな無機フィラーを用いると、キャパシタ作製時の膜厚制御が困難になり、フィラーが膜表面に突出しやすくなるために、安定した誘電特性が得ることが難しい。また、最大の平均粒径を有する無機フィラーの平均粒径が小さすぎるとフィラー分散液のフィラーが沈降しにくい。また最小の平均粒径を有する無機フィラーの平均粒径は０．０１〜０．１μｍであることが好ましい。さらには０．０４〜０．０６μｍのものを用いることがより好ましい。なお最大の平均粒径と最小の平均粒径の差比をとる必要があるため、最小の平均粒径を有する無機フィラーは、最大の平均粒径によって、上記の範囲から適宜選択される。最小の平均粒径を有する無機フィラーの平均粒径は、最大の平均粒径を有する無機フィラーの平均粒径との差比を大きくとった方が、充填率を高めることができる。
【００２１】
また、誘電特性や温度安定性を向上させる目的で、シフター、デプレッサー剤などを添加して用いることも可能である。
【００２２】
無機フィラーと樹脂の割合は、無機フィラーと樹脂の合計量を１００体積％としたとき、無機フィラーの含有量は好ましくは６０体積％以上９５体積％以下、さらに好ましくは７０体積％以上９０体積％以下である。無機フィラーの含有量が大きくなるに従い、高い比誘電率を有する高誘電体層を形成することができる。フィラーの含有量が６０体積％より低いと、比誘電率が低くなりやすく、無機フィラーの含有量が７０体積％以上では、誘電体組成物の弾性率が不十分な場合がある。また、無機フィラーの含有量が９０体積％を越えると電極との密着性が低下し、キャパシタの信頼性が低下する場合があり、無機フィラーの含有量が９５体積％を越えるとフィラーの分散制御が難しく空隙が発生し、誘電率増大が妨げられ、かえって低下する場合がある。
【００２３】
本発明におけるキャパシタの上部電極は、導体層（図１における第２導体層）の形成時に同時に形成することができる。用いる材料としては、一般に回路形成用に用いられるものであれば特に制限無く使用することができる。好適に用いられるものとしては、例えば、銅、アルミニウム、金、銀、ステンレスなどがある。特に好ましい金属は、銅または銅を含む合金である。
【００２４】
絶縁層に用いる材料はとくに限定されないが、一般の多層配線板に使用されている低誘電率材料を用いることができる。たとえば、ポリイミド、シリコーン樹脂、エポキシ樹脂、液晶ポリマーなどの高分子絶縁材料等が用いられる。分子構造中の極性基を除去して低誘電率、低誘電正接化を目的としたフッ素樹脂、硬化性ポリオレフィン、シアネートエステル系樹脂、硬化性ポリフェニレンオキサイド、アリル変性ポリフェニレンエーテル、ポリビニルベンジルエーテル樹脂、ジビニルベンゼンまたはジビニルナフタレンで変性したポリエーテルイミド等もある。
【００２５】
実装基板に用いる基板としては、例えば、有機系基板、無機系基板、およびこれらの基板に回路の構成材料が配置されたものから選択できる。有機系基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板、アラミド銅張フィルム基板などのフレキシブル基板が挙げられる。また、無機系基板の例は、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板、アルミニウムベース基板、鉄ベース基板などの金属系基板が挙げられる。回路の構成材料の例は、銀、金、銅などの金属を含有する導体、無機系酸化物などを含有する抵抗体、ガラス系材料および／または樹脂などを含有する低誘電体、樹脂や無機フィラーなどを含有する高誘電体、ガラス系材料などを含有する絶縁体などが挙げられる。
【００２６】
本発明のキャパシタの構造は例として下記のように製造することができる（図４参照）。  まず、導体層１２を備えた配線基板１１に絶縁層１３を形成し（図４（ａ））フォトリソグラフィーを用いて開口部を形成する（図４（ｂ））。すなわち、絶縁層の上にスピンナーなどで感光性レジストを塗布・乾燥し、層を形成させる。次いで紫外線を発光する光源、例えば低圧水銀灯、高圧水銀灯、超高圧水銀灯、アーク等、キセノンランプ等を用い、所望のマスクパターンを介して露光するか、電子線を走査しながら照射する。次にこれを現像液に浸漬すると、ネガ型レジストを用いた時は未露光部分が選択的に溶解除去されてレジストパターンを得ることができる。次いで水で洗浄して乾燥した後、絶縁層のエッチング液中に浸漬すると、レジストに保護されていない部分の絶縁層が溶解し開口部を有する絶縁層を得ることができる。ポジ型レジストを用いた時も、露光部が選択的に溶解除去されて所望のパターンを得ることが出来る。絶縁層自体に感光性を有するものを用いて、フォトリソグラフィーにより直接絶縁層のパターン加工を行っても良い。また、フォトリソグラフィーによる加工のほか、ドリルなどによる機械的な加工、レーザー加工なども用いることも可能である。
【００２７】
次に高誘電体層１４を形成する（図４（ｃ））。この場合、無機フィラーを樹脂、溶剤に混合させたペーストを作製し、そのペーストを塗布することによって高誘電体層１４を得ることができる。ペーストの塗布方法は、スピンコーター、スクリーン印刷機、ブレードコーター、ダイコーターなどを用いた方法のほか、インクジェット、ディスペンサーなど薄膜を形成できる方法であれば特に限定されない。全面塗布の場合、固化の方法としては、熱、光などによる固化が挙げられる。全面塗布後に、高誘電率層を絶縁層の開口部分にのみ形成するには、高誘電率層形成後に不要な部分の除去を行う。絶縁層の開口部の形成時に用いたレジストを用いればさらに簡単に高誘電率層のパターニングを行うことができる。この場合はレジストの剥離時にリフトオフ法により、不要な部分であるレジスト直上の高誘電率層がレジスト剥離と同時に除去できる。この場合、セルフアラインで形成できるので、アライメントによるズレも生じない。
【００２８】
上部電極および上部電極に接続される導体層は、スパッタ、真空蒸着、無電解めっき、電解めっき、銅箔の熱プレスなどの方法で形成することができる（図４（ｄ））。電極としては、特に限定されないが、銅やアルミニウムを用いることが好ましい。上部電極は、ＣＺ処理、黒化処理、バフ加工などの表面処理を施してもよく、上部電極の上にさらに平坦化するための絶縁層等を配置しても良い。
【００２９】
本発明の実装基板に内蔵されたキャパシタの用途は特に限定されないが、ＲＦモジュール、フィルター回路、アンプ、無線用アンテナ、電磁シールドなどに利用され、高周波電子部品にも応用することができる。
【００３０】
本発明によって高密度化を実現し、小さな占有面積で高い信頼性を有するキャパシタを内蔵した実装基板を得ることができる。
【実施例】
【００３１】
以下、本発明の実施例について説明するが、本発明はこれらによって限定されるものではない。
【００３２】
実施例１
１０ｃｍ角サイズの銅張りＦＲ−５基板上に、絶縁層として感光性のネガ型ポリイミド（東レ（株）製、商品名フォトニース）をスピンコーターを用いて塗布した。フォトマスクを用いて所望の部分を露光、現像して１ｍｍ角のすり鉢状の孔部を形成し、窒素雰囲気２００℃で１時間で硬化させた。絶縁層の膜厚は２０μｍであり、図１のｔ１／ｔ２の値は約１．３であった。
【００３３】
次に、チタン酸バリウムフィラー（堺化学（株）製、ＢＴ−０５、平均粒径：０．５μｍ）３２３重量部、γ−ブチロラクトン３６重量部、分散剤（ビックケミー（株）製、ＢＹＫ−Ｗ９０１０）３．２重量部をホモジナイザーを用いて氷冷下で１時間混合分散し、分散液を得た。エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ５０２Ｈ）１２．８重量部、フェノールノボラック樹脂（大日本インキ工業（株）製、ＴＤ−２１３１）７．８重量部、硬化促進剤（北興化学（株）製、トリフェニルホスフィン）０．２重量部、γ−ブチロラクトン２１重量部を混合し、エポキシ樹脂溶液を得た。分散液とエポキシ樹脂溶液をボールミルを用いて混合し、ペーストを作製した。
【００３４】
このペーストを試料全面にスピンコーターを用いて塗布し、オーブンを用いて、８０℃×１５分間で乾燥させた後、１７５℃×４時間で硬化させ、膜厚１０μｍの高誘電率層を得た。この高誘電率層の無機フィラーの含有量は固形分中で７５体積％である。次に試料全面にネガレジストＰＭＥＲ  Ｎ−ＨＣ６００（東京応化（株）製）をスピンコーターを用いて塗布、乾燥し、パターン露光した。現像後、水洗し、絶縁層の開口部の高誘電率層を覆うレジストパターンを形成した。
【００３５】
８．５体積％の硫酸（原液濃度９８％）と４．５体積％の過酸化水素水（原液濃度３５％）の混合溶液を５５℃に加熱し浸漬揺動法により２５分間、孔部以外の不用な高誘電率層のエッチングを行った。高誘電率層のパターン形成後、４％水酸化ナトリウムに３〜５分浸漬し、レジストを剥離した。最後に１．５ｍｍ角の銅電極をメッキ法により絶縁層の孔部を覆うように形成し、本発明のキャパシタ構造を得た。
【００３６】
誘電特性をインピーダンスアナライザ４２９４Ａおよびサンプルホルダー１６０４７Ｅ（共にアジレント・テクノロジー社製）を用いて測定したところ、測定周波数１ＭＨｚにおいて容量密度は１０．４ｎＦ／ｃｍ２であった。容量密度の値は、１０サンプル作製した場合の平均値であり、バラツキは１０％以内の値に収まった。なお、バラツキは、作製したサンプルの中で平均値との差が最大の値をＡ、平均値をＢとしたときにＡ／Ｂ×１００（％）と計算した。
【００３７】
実施例２
チタン酸バリウムフィラーの含有量を６５体積％とした以外は実施例１と同様にキャパシタを作製した。このとき、作製した１０サンプルの平均の容量密度は７．５ｎＦ／ｃｍ２となった。また、バラツキは１０％以内に収まった。
【００３８】
実施例３
チタン酸バリウムフィラーの含有量を５５体積％とした以外は実施例１と同様にキャパシタを作製した。このとき、作製した１０サンプルの平均の容量密度は３．３ｎＦ／ｃｍ２となった。また、バラツキは１０％以内に収まった。
【００３９】
実施例４
チタン酸バリウムフィラーの含有量を９６体積％とした以外は実施例１と同様にキャパシタを作製した。また、高誘電率層の空隙が大きくなり、作製した１０サンプルの平均の容量密度は１．５ｎＦ／ｃｍ２となった。さらに高誘電率層にクラックが入り１０個中９個はペーストの硬化直後に基板から剥がれてしまった。
【００４０】
実施例５
スピンコーターの回転数を調整し、高誘電率層の膜厚を１．２μｍとした以外は実施例１と同様にキャパシタを作製した。１０サンプル作製した場合の容量密度の平均値は７８．２ｎＦ／ｃｍ２となり、バラツキは約４０％であった。
【００４１】
実施例６
スピンコーターの回転数を調整し、高誘電率層の膜厚を０．８μｍとした以外は実施例１と同様にキャパシタを作製した。この場合、高誘電率層の膜厚が薄すぎ均一な膜が得られなかったので誘電特性が不安定になった。１０サンプル作製した場合の容量密度の平均値は５０ｎＦ／ｃｍ２であり、バラツキは６０％以上であった。上部電極と下部電極の間の抵抗値をテスター（カスタム（株）製、ＣＤＭ−０３Ｄ）で調べたところ、抵抗値が１ｋΩ〜１０ｋΩであり、上部電極と下部電極との間にリーク電流が発生していることがわかった。
【００４２】
実施例７
スピンコーターの回転数を調整し、高誘電率層の膜厚を２５μｍとした以外は実施例１と同様にキャパシタを作製した。このとき、作製した１０サンプルの平均の容量密度は４．３ｎＦ／ｃｍ２となった。また、バラツキは１０％以内に収まった。
【００４３】
実施例８
スピンコーターの回転数を調整し、高誘電率層の膜厚を３５μｍとした以外は実施例１と同様にキャパシタを作製した。このとき、作製した１０サンプルの平均の容量密度は２．６ｎＦ／ｃｍ２となった。また、バラツキは１０％以内に収まった。
【００４４】
実施例９
チタン酸バリウムのかわりにチタン酸ストロンチウムを用いた以外は実施例１と同様にキャパシタを作製した。このとき、作製した１０サンプルの平均の容量密度は５．１ｎＦ／ｃｍ２となった。また、バラツキは１０％以内に収まった。
【００４５】
実施例１０
１０ｃｍ角サイズの銅張りＦＲ−５基板上に、絶縁層としてポジ型ポリイミド（東レ（株）製、ポジ型フォトニース）を、スピンコーターを用いて塗布し窒素雰囲気２００℃で１時間で硬化させた。絶縁層の膜厚は２０μｍである。その上にレジストを塗布、乾燥した後、基板加工機（ミッツ（株）製）を用いて１ｍｍ角の開口部を形成した。ｔ１／ｔ２の値は約１．２であった。次に実施例１と同様に作製したペーストを試料全面にスピンコーターを用いて塗布し、オーブンを用いて、８０℃×１５分間で乾燥させた。その後レジストを剥離しリフトオフにより不要な高誘電率層を除去した。１７５℃×４時間で硬化させることにより、絶縁層の開口部のみに形成された膜厚１０μｍ、１ｍｍ角の高誘電率層を得た。最後に１．５ｍｍ角の銅電極をメッキ法により絶縁層の孔部を覆うように形成し、本発明のキャパシタ構造を得た。作製した１０サンプルの平均の容量密度は１１．８ｎＦ／ｃｍ２であった。バラツキは１０％以内に収まった。
【００４６】
次に、パルスの応答波形を比較してみた。それぞれのサンプルにパルス幅２．０ｎｓ、パルス電圧３Ｖのパルスを印加し、オシロスコープ（ＨＰ製、５４５４０Ａ）を用いて測定した。パルス応答波形を図５に示す。入力のパルスにほぼ対応した出力波形が得られた。
【００４７】
比較例１
１０ｃｍ角サイズの銅張りＦＲ−５基板上に、レジストを塗布、露光、現像し、１．１ｍｍ角の開口部を形成した。次に実施例１と同様に作製したペーストを試料全面にスピンコーターを用いて塗布し、オーブンを用いて、８０℃×１５分間で乾燥させた後レジストを剥離し、１７５℃×４時間で硬化させることにより、膜厚８μｍ、１．１ｍｍ角の高誘電率層を得た。その高誘電率層の上にスクリーン印刷法により導電性ペーストを１ｍｍ角の大きさに形成し上部電極を得た。次に試料全面に絶縁層としてエポキシ樹脂（Epoxy Technology社製）を塗布し、１５０℃×１時間硬化した。絶縁層の厚さは約２０μｍであった。その次に炭酸ガスレーザー加工機（ＨＩＴＡＣＨＩ製、ＬＣ−２Ｅ２１Ｂ／１Ｃ）で上部電極のほぼ中心に直径１００μｍのビアが接続されるように絶縁層に孔をあけ、その孔を埋めるように１．５ｍｍ角の銅電極をメッキ法により形成した。このようにして図２に示す構造のキャパシタが得られた。作製にかかった工程数は実施例１より多くなった。このキャパシタを１０サンプル作製した場合の１０個中８個の容量密度の平均値は約１１．４ｎＦ／ｃｍ２であり、バラツキは約３０％だった。ただし、１０個中２個はビアとの接続が取れていないためか不安定な特性を示し、容量密度が１ｎＦ／ｃｍ２以下となった。
【００４８】
次に、実施例１０の場合と同様、パルスの応答波形を比較してみた。パルス応答波形を図６に示す。寄生成分の影響のために出力波形が乱れ、オーバーシュートやアンダーシュートといった現象が見られた。
【図面の簡単な説明】
【００４９】
【図１】本発明を説明するキャパシタ構造
【図２】従来技術によるキャパシタ構造
【図３】従来技術によるキャパシタ構造の等価回路
【図４】本発明のキャパシタ構造の作製プロセスの一例
【図５】本発明によるキャパシタのパルス応答波形
【図６】従来技術によるキャパシタのパルス応答波形
【符号の説明】
【００５０】
１、１２  下部電極を兼ねる第１導体層
５        第２導体層
２、７、１５  上部電極
３、８、１４  高誘電率層
４、９、１３  絶縁層
６            ビア
１０          寄生成分
１１          基板
【図１】
2006093261.tif 000003
【図２】
2006093261.tif 000004
【図３】
2006093261.tif 000005
【図４】
2006093261.tif 000006
【図５】
2006093261.tif 000007
【図６】
2006093261.tif 000008