(57)【要約】【課題】  配線層ごとに配線の出来栄えが異なることに起因するクロックスキューを抑制する。【解決手段】  工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路に対し、すべてのセル種、および、すべての配線層について工程Ｓ１０５を実行する。工程Ｓ１０３でセル種Ｋ、工程Ｓ１０４で第Ｍ配線層を選択し、クロック分配回路がセル種Ｋのセルによって駆動されるＮ本の配線を含む場合、工程Ｓ１０５では、Ｎ本の配線について第Ｍ配線層に設けられた部分の長さを一致させるために、第Ｍ配線層に延長配線を付加する。工程Ｓ１０３〜Ｓ１０７を実行することにより、同種のセルによって駆動される配線については、配線の全長のうちで各配線層の占める割合（配線長比率）が一致する。したがって、配線の出来栄えの違いに起因するクロックスキューを抑制することができる。【選択図】  図１
2006165047.tif 000002
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体集積回路に内蔵されるクロック分配回路の構成方法であって、
処理対象となるクロック分配回路に含まれるセルの配置位置を決定する配置工程と、
前記クロック分配回路に含まれる配線の敷設位置を決定する配線工程とを備え、
前記配線工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定することを特徴とする、クロック分配回路の構成方法。
【請求項２】
前記配線工程は、駆動力が等しいセルを同種のセルとみなした上で、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定することを特徴とする、請求項１に記載のクロック分配回路の構成方法。
【請求項３】
前記配線工程は、最終段トランジスタのゲート幅とゲート長との比が等しいセルを同種のセルとみなした上で、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定することを特徴とする、請求項１に記載のクロック分配回路の構成方法。
【請求項４】
前記配線工程は、配線膜厚が等しい配線層を同一配線層とみなした上で、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定することを特徴とする、請求項１に記載のクロック分配回路の構成方法。
【請求項５】
前記配線工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、前記クロック分配回路に含まれる配線に対して延長配線を付加することを特徴とする、請求項１に記載のクロック分配回路の構成方法。
【請求項６】
前記延長配線は、前記クロック分配回路の論理的な動作に影響を与えない冗長な配線であることを特徴とする、請求項５に記載のクロック分配回路の構成方法。
【請求項７】
前記配線工程は、
前記クロック分配回路に含まれる配線の初期状態における敷設位置を決定する初期配線工程と、
ある種類のセルによって駆動される配線間では、配線の全長のうちである配線層の占める割合が所定の基準を満たす程度に一致するように配線を修正する処理を、すべてのセルの種類およびすべての配線層について行う配線修正工程とを含むことを特徴とする、請求項１に記載のクロック分配回路の構成方法。
【請求項８】
前記配線修正工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、前記クロック分配回路に含まれる配線に対して延長配線を付加することを特徴とする、請求項７に記載のクロック分配回路の構成方法。
【請求項９】
多層配線構造を有する半導体集積回路に含まれるクロック分配回路であって、
複数のセルと、
複数の配線とを備え、
同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致していることを特徴とする、クロック分配回路。
【請求項１０】
前記配線には、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致させるために付加された延長配線が含まれていることを特徴とする、請求項９に記載のクロック分配回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法に関し、より特定的には、クロック信号を分配するクロック分配回路の構成方法に関する。
【背景技術】
【０００２】
近年、製造プロセスの微細化に伴い、配線やトランジスタの製造ばらつきが、半導体集積回路の性能に大きな影響を及ぼすようになっている。一例を挙げると、配線やトランジスタの製造ばらつきに伴い、クロック信号の遅延時間にばらつきが生じることが問題となっている。一般に、セル１段あたりの遅延時間ｔｄは、負荷に依存しない遅延時間ｔ０、単位負荷容量あたりの遅延時間を定める係数Δｔ、負荷となる次段セルのゲート容量Ｃｇ、および、負荷となる配線の容量（以下、配線容量という）Ｃｗを用いて、次式（１）で表される。
ｔｄ＝ｔ０＋Δｔ（Ｃｇ＋Ｃｗ）  …（１）
【０００３】
上式（１）において、遅延時間ｔ０、係数Δｔおよびゲート容量Ｃｇはトランジスタの製造ばらつきによって変動し、配線容量Ｃｗは配線の製造ばらつきによって変動する。このため、配線やトランジスタに製造ばらつきが生じると、クロック信号の遅延時間が変動し、クロックスキューが予想以上に大きくなることがある。
【０００４】
クロックスキューを抑制する方法として、従来から種々の方法が知られている。例えば、すべてのクロック経路を等段にし、各段の配線を等長にする方法（以下、等長等段法という）が、広く知られており、実用化されている（例えば、特許文献１）。等長等段法では、クロック分配回路に含まれる同一段のセルには同種のセルが使用され、同一段のセルには同じ長さの配線を介して同じ個数のセルが接続される。このように同一段のセルに同種のセルを使用することにより、同一段のセル間で遅延時間ｔ０および係数Δｔが一定になる。また、同一段のセルは同じ長さの配線を駆動するので、同一段のセル間で配線容量Ｃｗが一定になる。さらに、次段セルにも同種のセルを使用することにより、同一段のセル間でゲート容量Ｃｇが一定になる。これにより、すべてのクロック経路についてクロック信号の遅延時間が同じになるので、クロックスキューを抑制することができる。
【０００５】
また、等長等段法以外の方法として、最上位の配線層のみを用いてクロック配線を行う方法（以下、配線層限定法という）も提案されている（特許文献２を参照）。配線層限定法では、セル配置の後に、クロック経路上にあるセルの入出力端子の位置にビアを積み上げて最上位の配線層までクロック配線を行う処理と、最上層以外の配線層を用いてクロック配線以外の信号線を配線する処理と、クロック専用配線層である最上位の配線層を用いてクロック配線を行う処理とが行われる。
【特許文献１】特開２００２−７５００号公報
【特許文献２】特開平１０−１３５３４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、多層配線構造を有する半導体集積回路を製造するときには、各層の配線は、配線層ごとに異なる条件（例えば、配線膜厚、配線間隔など）で製造される。このため、配線の出来栄え（例えば、ばらつきの大きさや傾向など）は配線層ごとに異なり、配線容量Ｃｗのばらつきの大きさや傾向も配線層ごとに異なる。ところが、従来の等長等段法では、クロック配線にどの配線層を用いるかを考慮することなく、複数の配線層を用いて配線を行うので、求めた配線が等長であっても、上式（１）に含まれる項ΔｔＣｗが配線間で異なることがある。このため、等長等段法で等長かつ等段のクロック分配回路を構成しても、クロック経路間でクロック信号の遅延時間に差が生じ、クロックスキューが発生することがある。
【０００７】
一方、配線層限定法では、最上位の配線層のみを用いてクロック配線を行うので、クロック配線の出来栄えは一定になり、上記のような問題は起こらない。ところが、クロック配線に用いられる配線層がただ１つに限定されているために、クロック配線を交差させることも、最上位の配線層を用いてクロック配線以外の信号線を配線することもできない。このため、配線層限定法を大規模回路に適用することは困難である。
【０００８】
それ故に、本発明は、配線層ごとに配線の出来栄えが異なることに起因するクロックスキューを抑え、大規模回路にも容易に適用できるクロック分配回路の構成方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、多層配線構造を有する半導体集積回路に内蔵されるクロック分配回路の構成方法であって、処理対象となるクロック分配回路に含まれるセルの配置位置を決定する配置工程と、クロック分配回路に含まれる配線の敷設位置を決定する配線工程とを備え、配線工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定することを特徴とする。
【００１０】
この場合、配線工程は、駆動力や、最終段トランジスタのゲート幅とゲート長との比が等しいセルを同種のセルとみなした上で、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定してもよい。
【００１１】
また、配線工程は、配線膜厚が等しい配線層を同一配線層とみなした上で、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、配線の施設位置を決定してもよい。
【００１２】
また、配線工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、クロック分配回路に含まれる配線に対して延長配線を付加してもよい。この場合の延長配線は、クロック分配回路の論理的な動作に影響を与えない冗長な配線であってもよい。
【００１３】
また、配線工程は、クロック分配回路に含まれる配線の初期状態における敷設位置を決定する初期配線工程と、ある種類のセルによって駆動される配線間では、配線の全長のうちである配線層の占める割合が所定の基準を満たす程度に一致するように配線を修正する処理を、すべてのセルの種類およびすべての配線層について行う配線修正工程とを含んでいてもよい。この場合の配線修正工程は、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致するように、クロック分配回路に含まれる配線に対して延長配線を付加してもよい。
【００１４】
第２の発明は、多層配線構造を有する半導体集積回路に含まれるクロック分配回路であって、複数のセルと、複数の配線とを備え、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致していることを特徴とする。
【００１５】
この場合、配線には、同種のセルによって駆動される配線間では、配線の全長のうちで各配線層の占める割合が所定の基準を満たす程度に一致させるために付加された延長配線が含まれていてもよい。
【発明の効果】
【００１６】
本発明のクロック分配回路の構成方法およびクロック分配回路によれば、同種のセルで駆動される配線については、配線の全長のうちで各配線層の占める割合がある程度一致するので、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる。
【００１７】
また、配線工程で、駆動力や、最終段トランジスタのゲート幅とゲート長との比が等しいセルを同種のセルとみなしたり、あるいは、配線膜厚が等しい配線層を同一配線層とみなしたりすることにより、処理の繰り返し回数を削減し、付加すべき延長配線を削減あるいは短縮することができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るクロック分配回路の構成方法を示すフローチャートである。本実施形態に係るクロック分配回路の構成方法は、工程Ｓ１０１〜Ｓ１０７を備えている。図１に示すように、工程Ｓ１０１はセルの配置位置を決定する工程であり、工程Ｓ１０２は初期配線を行う工程であり、工程Ｓ１０３はセルの種類（以下、セル種という）を選択する工程であり、工程Ｓ１０４は配線層を選択する工程であり、工程Ｓ１０５は同種のセルで駆動される配線につき同一配線層の配線長比率を修正する工程であり、工程Ｓ１０６はすべての配線層を処理済みか否かを判定する工程であり、工程Ｓ１０７はすべてのセル種を処理済みか否かを判定する工程である。
【００１９】
まず、半導体集積回路に含まれる配線について定義される「配線長比率」について説明する。多層配線構造を有する半導体集積回路では、セル間の配線は、１以上の配線層を用いて行われる。セル間を結ぶ１本の信号線（クロック配線でもよい）を配線したときに、ビアによって順に接続された複数の部分配線が得られることがある。この場合、１つのビアを介して接続された２本の部分配線は、異なる配線層に設けられる。ここで、配線の全長のうちで第Ｍ配線層の占める割合、すなわち、すべての部分配線の長さの和に対する、第Ｍ配線層に設けられた部分配線の長さの和の割合を、当該配線の第Ｍ配線層の配線長比率という。例えば、ある信号線を配線した場合に、第１配線層に設けられた長さ２μｍの部分配線と、第２配線層に設けられた長さ４μｍの部分配線と、第３配線層に設けられた長さ６μｍの部分配線とが得られた場合、第２配線層の配線長比率は４÷（２＋４＋６）＝１／３となる。
【００２０】
以下、図１に示す処理の詳細を説明する。まず、工程Ｓ１０１およびＳ１０２では、所定の方法でクロック分配回路が構成される。工程Ｓ１０１およびＳ１０２では、例えば、公知の等長等段法などを用いて、等長かつ等段のクロック分配回路が構成される。その後、工程Ｓ１０３〜Ｓ１０７では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路を修正する処理が行われる。
【００２１】
上式（１）に示すように、セル１段あたりの遅延時間ｔｄのうち、配線負荷に起因する部分はΔｔＣｗである。係数Δｔは、その配線を駆動するセル（すなわち、遅延時間計算の対象とされたセル）の種類によって定まり、配線容量Ｃｗは、配線の製造ばらつきによって変動する。そこで、本実施形態に係るクロック分配回路の構成方法では、工程Ｓ１０３〜Ｓ１０７において、セル種ごとに各配線層の配線長比率を調整する処理が行われる。
【００２２】
より詳細には、工程Ｓ１０３では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路に含まれるセルの種類のすべてから、１つのセル種が選択される。工程Ｓ１０４では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路で用いられたすべての配線層から、１つの配線層が選択される。工程Ｓ１０５では、工程Ｓ１０３で選択されたセル種、および、工程Ｓ１０４で選択された配線層について、クロック分配回路を修正する処理（詳細は後述）が行われる。工程Ｓ１０６では、すべての配線層を処理済みか否かが判断される。すべて処理済みの場合には（工程Ｓ１０６のＹｅｓ）、次に工程Ｓ１０７が実行され、それ以外の場合には（工程Ｓ１０６のＮｏ）、次に工程Ｓ１０４が実行される。工程Ｓ１０７では、すべてのセル種を処理済みか否かが判断される。すべて処理済みの場合には（工程Ｓ１０７のＹｅｓ）、処理は終了し、それ以外の場合には（工程Ｓ１０７のＮｏ）、次に工程Ｓ１０３が実行される。
【００２３】
工程Ｓ１０５では、工程Ｓ１０３で選択されたセル種、および、工程Ｓ１０４で選択された配線層について、以下の処理が行われる。ここで、工程Ｓ１０３で選択されたセル種をＫ、工程Ｓ１０４で選択された配線層をＭとし、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路には、セル種Ｋのセルによって駆動される配線がＮ本含まれているとする。この場合、工程Ｓ１０５では、Ｎ本の配線のそれぞれについて、第Ｍ配線層に設けられた部分の長さＬｉ（ｉは１以上Ｎ以下の整数；以下、部分配線長という）が求められ、部分配線長Ｌｉの最大値Ｐが求められる。次に、Ｎ本の配線のそれぞれについて、部分配線長Ｌｉと最大値Ｐとの差（Ｐ−Ｌｉ）が計算され、その配線の第Ｍ配線層に設けられた部分に長さ（Ｐ−Ｌｉ）の延長配線が付加される。
【００２４】
工程Ｓ１０５を１回実行することにより、セル種Ｋのセルによって駆動される配線については、第Ｍ配線層に設けられた部分の長さが等しくなる。したがって、すべてのセル種およびすべての配線層について工程Ｓ１０５を実行することにより、同種のセルによって駆動される配線については、どの配線層においても、その配線層に設けられた部分の長さが等しくなる。よって、同種のセルによって駆動される配線については、どの配線層の配線長比率も等しくなる。
【００２５】
図２を参照して、図１に示す処理の具体例を説明する。工程Ｓ１０１およびＳ１０２では、図２（ａ）に示す等長かつ等段のクロック分配回路が構成されたとする。図２（ａ）において、セル１０はクロック信号の供給箇所に設けられたバッファ、セル１１〜１４はクロックツリーを構成するバッファ、セル１５、１６はクロック分配回路の末端に設けられたフリップフロップである。本実施形態では、セル１１とセル１２とは同種（以下、セル種Ａという）であり、セル１３とセル１４とは同種（以下、セル種Ｂという）であるとする。
【００２６】
図２（ａ）において、セル１１とセル１３とを接続する配線を配線Ｗ１、セル１２とセル１４とを接続する配線を配線Ｗ２、セル１３とセル１５とを接続する配線を配線Ｗ３、セル１４とセル１６とを接続する配線を配線Ｗ４と呼ぶ。図２に破線で示す格子の１辺の長さを１単位としたとき、配線Ｗ１〜Ｗ４の長さはいずれも２単位である。配線Ｗ１は、長さ１単位の縦配線２１と、長さ１単位の横配線３１とからなる。配線Ｗ２は、長さ２単位の縦配線２２のみからなる。配線Ｗ３は、長さ２単位の縦配線２３のみからなる。配線Ｗ４は、長さ２単位の横配線３４のみからなる。配線Ｗ１〜Ｗ４は、それぞれ、セル１１〜１４によって駆動される。
【００２７】
以下、縦配線は第１配線層に、横配線は第２配線層に設けられるものとすると、配線Ｗ１の第１配線層の配線長比率は１／２、第２配線層の配線長比率は１／２となるのに対して、配線Ｗ２の第１配線層の配線長比率は１、第２配線層の配線長比率は０となる。このように、図２（ａ）に示すクロック分配回路では、配線Ｗ１と配線Ｗ２とは等長であるが、両配線の各配線層の配線長比率は異なっている。配線Ｗ３および配線Ｗ４についても、これと同様である。
【００２８】
上述したように、セル１１、１２のセル種はＡ、セル１３、１４のセル種はＢである。したがって、図２（ａ）に示すクロック分配回路に対して工程Ｓ１０３〜Ｓ１０７を実行する場合、工程Ｓ１０５は、セル種Ａおよび第１配線層、セル種Ａおよび第２配線層、セル種Ｂおよび第１配線層、並びに、セル種Ｂおよび第２配線層について、全部で４回実行される。
【００２９】
工程Ｓ１０３でセル種Ａ、工程Ｓ１０４で第１配線層が選択された場合、工程Ｓ１０５では、セル種Ａのセルによって駆動される配線Ｗ１、Ｗ２が処理対象とされ、配線Ｗ１のうち第１配線層に設けられた部分の長さ（１単位）と、配線Ｗ２のうち第１配線層に設けられる配線の長さ（処理前は０単位）とを一致させるため、配線Ｗ２に長さ１単位の延長横配線４２が付加される（図２（ｂ）を参照）。
【００３０】
工程Ｓ１０３でセル種Ａ、工程Ｓ１０４で第２配線層が選択された場合、工程Ｓ１０５では、セル種Ａのセルによって駆動される配線Ｗ１、Ｗ２が処理対象とされ、配線Ｗ１のうち第２配線層に設けられた部分の長さ（処理前は１単位）と、配線Ｗ２のうち第２配線層に設けられる配線の長さ（２単位）とを一致させるため、配線Ｗ１に長さ１単位の延長縦配線４１が付加される（図２（ｂ）を参照）。
【００３１】
したがって、セル種Ａについて処理が完了した時点では、配線Ｗ１、Ｗ２については、第１配線層の配線長比率はいずれも２／３、第２配線層の配線長比率はいずれも１／３となる。このように、セル種Ａについて処理が完了した時点で、セル種Ａのセルによって駆動される配線の各配線層の配線長比率は一致する。
【００３２】
工程Ｓ１０３でセル種Ｂ、工程Ｓ１０４で第１配線層が選択された場合、工程Ｓ１０５では、セル種Ｂのセルによって駆動される配線Ｗ３、Ｗ４が処理対象とされ、配線Ｗ３のうち第１配線層に設けられた部分の長さ（２単位）と、配線Ｗ４のうち第１配線層に設けられる配線の長さ（処理前は０単位）とを一致させるため、配線Ｗ４に長さ２単位の延長縦配線４４が付加される（図２（ｂ）を参照）。
【００３３】
工程Ｓ１０３でセル種Ｂ、工程Ｓ１０４で第２配線層が選択された場合、工程Ｓ１０５では、セル種Ｂのセルによって駆動される配線Ｗ３、Ｗ４が処理対象とされ、配線Ｗ３のうち第２配線層に設けられた部分の長さ（処理前は０単位）と、配線Ｗ４のうち第２配線層に設けられる配線の長さ（２単位）とを一致させるため、配線Ｗ３に長さ２単位の延長横配線４３が付加される（図２（ｂ）を参照）。
【００３４】
したがって、セル種Ｂについて処理が完了した時点では、配線Ｗ３、Ｗ４については、第１配線層の配線長比率はいずれも１／２、第２配線層の配線長比率はいずれも１／２となる。このように、セル種Ｂについて処理が完了した時点で、セル種Ｂのセルによって駆動される配線の各配線層の配線長比率は一致する。
【００３５】
このように工程Ｓ１０３〜Ｓ１０７を実行することにより、図２（ａ）に示すクロック分配回路は、図２（ｂ）に示すクロック分配回路に修正される。修正後のクロック分配回路では、同種のセルで駆動される配線については、同一配線層の配線長比率が一致している。したがって、工程Ｓ１０１およびＳ１０２で等長かつ等段のクロック分配回路を構成すれば、配線層間で配線の出来栄えに違いがある場合でも、修正後のクロック分配回路では、同一段では遅延時間が一致する。よって、配線層ごとに配線の出来栄えに違いがある場合でも、クロックスキューが発生しない。
【００３６】
なお、図２（ａ）に示すクロック分配回路には、セル１０とセル１１とを接続する配線２８、および、セル１０とセル１２とを接続する配線２９が含まれているが、両配線は等長であり、かつ、両配線の各配線層の配線長比率は一致している。したがって、工程Ｓ１０３でセル１０のセル種が選択された場合でも、工程Ｓ１０５では延長配線を付加する処理は行われない。
【００３７】
また、以上の説明では、工程Ｓ１０５では各配線層の配線長比率を一致させるようにクロック分配回路を修正することとしたが、配線長比率を必ずしも完全に一致させる必要はなく、配線長比率を所定の程度にまで一致させることとしてもよい。例えば、工程Ｓ１０５では、配線長比率が所定の目標値を中心としたある許容範囲に入るように、クロック分配回路を修正することとしてもよい。
【００３８】
また、以上の説明では、クロック分配回路を一旦構成し、その後にクロック分配回路を修正することとしたが、これに代えて、クロック分配回路を一旦構成することなく、同種のセルで駆動される配線については同一配線層の配線長比率を一致させながら、クロック分配回路を段階的に構成することとしてもよい。
【００３９】
以上に示すように、本実施形態に係るクロック分配回路の構成方法によれば、同種のセルで駆動される配線については、同一配線層の配線長比率が一致あるいは所定の程度まで一致するので、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる。
【００４０】
（第２の実施形態）
図３は、本発明の第２の実施形態に係るクロック分配回路の構成方法を示すフローチャートである。図３に示すフローチャートは、図１に示すフローチャートに工程Ｓ２０１を追加したものである。工程Ｓ２０１は、駆動力の等しいセルを同種のセルとしてまとめる工程である。工程Ｓ２０１以外の工程については第１の実施形態で既に説明したので、ここでは説明を省略する。
【００４１】
上式（１）における係数Δｔは、セルの駆動力によって決定される。このため、駆動力の等しいセルは、遅延時間の計算では同種のセルとして扱うことができる。そこで、全体の処理時間を短縮するために、工程Ｓ２０１では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路に含まれるすべてのセルのうちで駆動力が等しいセルは、同種のセルとしてまとめられる。また、以降の工程では、同一クロック経路上にあり、かつ、同種のセルで駆動される複数の配線は、１本の配線として処理される。
【００４２】
本実施形態に係るクロック分配回路の構成方法においても、第１の実施形態と同様に、工程Ｓ１０３では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路に含まれるセルの種類のすべてから、１つのセル種が選択される。ただし、工程Ｓ１０３よりも前に実行された工程Ｓ２０１において、駆動力が等しいセルは、同種のセルとしてまとめられている。このため、工程Ｓ１０３において選択対象となるセル種は、第１の実施形態よりも減少する。したがって、工程Ｓ１０３〜Ｓ１０７の繰り返し回数を減らし、工程Ｓ１０５で付加される延長配線を短縮あるいは削減することができる。
【００４３】
図４を参照して、図３に示す処理の具体例を説明する。工程Ｓ１０１およびＳ１０２では、図４（ａ）に示す等長かつ等段のクロック分配回路が得られたとする。なお、このクロック分配回路は、図２（ａ）に示すクロック分配回路と同じ構造を有するが、図２（ａ）に示すクロック分配回路とは異なり、セル１１〜１４が同種（以下、セル種Ｃという）であるとする。
【００４４】
図４（ａ）に示すクロック分配回路に対して工程Ｓ２０１を実行することにより、セル１１〜１４は、同種のセルとしてまとめられる。また、配線Ｗ１と配線Ｗ３とは、同一クロック経路上にあり、かつ、同種のセルで駆動されるので、以降の工程では１つの配線（以下、配線Ｗ５という）として処理される。同様に、配線Ｗ２と配線Ｗ４とは、同一クロック経路上にあり、かつ、同種のセルで駆動されるので、以降の工程では１つの配線（以下、配線Ｗ６という）として処理される。
【００４５】
上述したように、セル１１〜１４のセル種はいずれもセル種Ｃである。したがって、図４（ａ）に示すクロック分配回路に対して工程Ｓ１０３〜Ｓ１０７を実行する場合、工程Ｓ１０５は、セル種Ｃおよび第１配線層、並びに、セル種Ｃおよび第２配線層について、全部で２回実行される。また、工程Ｓ１０５では、配線Ｗ１〜Ｗ４ではなく、配線Ｗ５、Ｗ６が処理対象とされる。
【００４６】
工程Ｓ１０３でセル種Ｃ、工程Ｓ１０４で第１配線層が選択された場合、工程Ｓ１０５では、セル種Ｃのセルによって駆動される配線Ｗ５、Ｗ６が処理対象とされ、配線Ｗ５のうち第１配線層に設けられた部分の長さ（３単位）と、配線Ｗ６のうち第１配線層に設けられる配線の長さ（処理前は２単位）とを一致させるため、配線Ｗ６に長さ１単位の延長縦配線５２が付加される（図４（ｂ）を参照）。
【００４７】
工程Ｓ１０３でセル種Ｃ、工程Ｓ１０４で第２配線層が選択された場合、工程Ｓ１０５では、セル種Ｃのセルによって駆動される配線Ｗ５、Ｗ６が処理対象とされ、配線Ｗ５のうち第２配線層に設けられた部分の長さ（処理前は１単位）と、配線Ｗ６のうち第２配線層に設けられる配線の長さ（２単位）とを一致させるため、配線Ｗ５に長さ１単位の延長横配線５１が付加される（図４（ｂ）を参照）。
【００４８】
したがって、セル種Ｃについて処理が完了した時点では、配線Ｗ５、Ｗ６については、第１配線層の配線長比率はいずれも３／５、第２配線層の配線長比率はいずれも２／５となる。このように、セル種Ｃについて処理が完了した時点で、セル種Ｃのセルによって駆動される配線の各配線層の配線長比率は一致する。
【００４９】
このように工程Ｓ１０３〜Ｓ１０７を実行することにより、図４（ａ）に示すクロック分配回路は、図４（ｂ）に示すクロック分配回路に修正される。修正後のクロック分配回路では、同種のセルで駆動される配線については、同一配線層の配線長比率が一致している。したがって、図２（ｂ）に示すクロック分配回路と同様、配線層ごとに配線の出来栄えに違いがある場合でも、クロックスキューが発生しない。
【００５０】
また、第１の実施形態に係るクロック分配回路の構成方法では、工程Ｓ１０３〜Ｓ１０７は４回実行され、付加された延長配線の本数は４本、その長さの合計は６単位である。これに対して、本実施形態に係るクロック分配回路の構成方法では、セル１１〜１４が同種である場合には、工程Ｓ１０３〜Ｓ１０７は２回しか実行されず、付加された延長配線の本数は２本、その長さの合計は２単位となる。このように、本実施形態に係るクロック分配回路の構成方法によれば、第１の実施形態に係るクロック分配回路の構成方法よりも、処理の繰り返し回数を削減し、延長配線を削減あるいは短縮することができる。
【００５１】
以上に示すように、本実施形態に係るクロック分配回路の構成方法によれば、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる。これに加えて、処理の繰り返し回数を削減し、付加すべき延長配線を削減あるいは短縮することができる。
【００５２】
（第３の実施形態）
図５は、本発明の第３の実施形態に係るクロック分配回路の構成方法を示すフローチャートである。図５に示すフローチャートは、図３に示すフローチャートにおいて工程Ｓ２０１を工程Ｓ３０１に置換したものである。工程Ｓ３０１は、最終段トランジスタのゲート長とゲート幅の比が等しいセルを同種のセルとしてまとめる工程である。工程Ｓ３０１以外の工程については第１の実施形態で既に説明したので、ここでは説明を省略する。
【００５３】
上述したように、上式（１）における係数Δｔは、セルの駆動力によって決定される。ここで、セルの駆動力は、主として、セルの最終段トランジスタのゲート長とゲート幅の比に依存する。そこで、工程Ｓ３０１では、工程Ｓ１０１で構成されたクロック分配回路に含まれるすべてのセルのうちで、最終段トランジスタのゲート長とゲート幅の比が等しいセルは、同種のセルとしてまとめられる。このようにセルの最終段トランジスタのゲート長とゲート幅の比のみに着目することにより、工程Ｓ１０３において選択対象となるセル種が、第１の実施形態よりも減少する。
【００５４】
したがって、本実施形態に係るクロック分配回路の構成方法によれば、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる。これに加えて、より簡単な処理で、処理の繰り返し回数を削減し、付加すべき延長配線を削減あるいは短縮することができる。
【００５５】
（第４の実施形態）
図６は、本発明の第４の実施形態に係るクロック分配回路の構成方法を示すフローチャートである。図６に示すフローチャートは、図３に示すフローチャートにおいて工程Ｓ２０１を工程Ｓ４０１に置換したものである。工程Ｓ４０１は、配線膜厚が等しい配線層を１つにまとめる工程である。工程Ｓ４０１以外の工程については第１の実施形態で既に説明したので、ここでは説明を省略する。
【００５６】
上述したように、上式（１）におけるＣｗは、配線の製造ばらつきによって変動する。ただし、配線膜厚が等しい配線層間では、配線の製造ばらつきも同じような特性を示すことが多い。そこで、工程Ｓ４０１では、工程Ｓ１０１およびＳ１０２で構成されたクロック分配回路で使用されるすべての配線層のうちで配線膜厚が等しい配線層は、１つにまとめられる。また、以降の工程では、１つにまとめられた配線層は、同一配線層として処理される。
【００５７】
図７を参照して、図６に示す処理の具体例を説明する。図７は、５層の配線層を有する半導体集積回路の断面図である。この半導体集積回路は、第１〜第５配線層６１〜６５を有しており、第１配線層６１および第２配線層６２は近距離の配線に、第３配線層６３および第４配線層６４は中距離の配線に、第５配線層６５は遠距離の配線に使用される。また、第１〜第５配線層６１〜６５には、縦配線と横配線とが、配線層ごとに交互に設けられる。具体的には、第１配線層６１には縦配線７１が、第２配線層６２には横配線７２が、第３配線層６３には縦配線７３が、第４配線層６４には横配線７４が、第５配線層６５には縦配線７５が、それぞれ設けられる。このように各配線層を使用することにより、第１配線層６１および第２配線層６２を用いて近距離のクロック配線を行い、第３配線層６３および第４配線層６４を用いて中距離のクロック配線を行い、第５配線層６５を用いて遠距離のクロック配線を行うことができる。これにより、大規模な半導体集積回路についても、容易にクロック分配回路を構成することができる。
【００５８】
図７に示す半導体集積回路では、第１配線層６１の配線膜厚と第２配線層６２の配線膜厚とが等しく、第３配線層６３の配線膜厚と第４配線層６４の配線膜厚とが等しいとする。この場合、工程Ｓ４０１では、第１配線層６１と第２配線層６２とが１つにまとめられ、第３配線層６３と第４配線層６４とが１つにまとめられる。また、以降の工程では、第１配線層６１と第２配線層６２とは同一配線層として処理され、第３配線層６３と第４配線層６４とも同一配線層として処理される。このように配線膜厚が等しい配線層を１つにまとめることにより、工程Ｓ１０４において選択対象となる配線層が、第１の実施形態よりも減少する。
【００５９】
したがって、本実施形態に係るクロック分配回路の構成方法によれば、クロック配線に用いられる配線層の配線の出来栄えの違いに起因するクロックスキューを抑えたクロック分配回路を得ることができる。これに加えて、より簡単な処理で、処理の繰り返し回数を削減し、延長配線を削減あるいは短縮することができる。
【００６０】
なお、以上の説明では、工程Ｓ４０１では配線膜厚が等しい配線層を１つにまとめることとしたが、これに代えて、工程Ｓ４０１では配線膜厚が等しく、かつ、配線層間隔が等しい配線層を１つにまとめることとしてもよい。あるいは、工程Ｓ４０１では配線層間隔が等しい配線層を１つにまとめることとしてもよい。
【００６１】
また、第１の実施形態と同様に、第２〜第４の実施形態においても、工程Ｓ１０５では配線長比率を所定の程度にまで一致させることとしてもよく、あるいは、クロック分配回路を一旦構成することなく、同種のセルで駆動される配線については同一配線層の配線長比率を一致させながら、クロック分配回路を段階的に構成することとしてもよい。
【産業上の利用可能性】
【００６２】
本発明のクロック分配回路の構成方法は、配線層ごとに配線の出来栄えが異なることに起因するクロックスキューを抑え、大規模回路にも容易に適用できるという効果を奏するので、多層配線構造を有する多種多様な半導体集積回路の設計に利用することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態に係るクロック分配回路の構成方法を示すフローチャート
【図２】図１に示すクロック分配回路の構成方法の実行例を示す図
【図３】本発明の第２の実施形態に係るクロック分配回路の構成方法を示すフローチャート
【図４】図３に示すクロック分配回路の構成方法の実行例を示す図
【図５】本発明の第３の実施形態に係るクロック分配回路の構成方法を示すフローチャート
【図６】本発明の第４の実施形態に係るクロック分配回路の構成方法を示すフローチャート
【図７】５層の配線層を有する半導体集積回路の断面図
【符号の説明】
【００６４】
１０〜１６…セル
Ｗ１〜Ｗ６…配線
２１〜２３、７１、７３、７５…縦配線
３１、３４、７２、７４…横配線
４１、４４、５２…延長縦配線
４２、４３、５１…延長横配線
６１〜６５…第１〜第５配線層
【図１】
2006165047.tif 000003
【図２】
2006165047.tif 000004
【図３】
2006165047.tif 000005
【図４】
2006165047.tif 000006
【図５】
2006165047.tif 000007
【図６】
2006165047.tif 000008
【図７】
2006165047.tif 000009