(57)【要約】【課題】  ノイズ特性等に影響を与える金属不純物を、アクティブ領域から効果的に除去した固体撮像素子を、生産性を確保できる枠組みの中で提供する。【解決手段】  軽元素（Ｈ、Ｈｅ）の高濃度注入により生じるキャビティ層を固体撮像素子のゲッタリング構造形成に利用する。このキャビティは軽元素ピーク濃度1020atoms/cm2程度で形成でき、かつその内部表面の高密度なダングリングボンドにより高効率に金属不純物をゲッタリングできるため、生産性を確保しつつ強力なゲッタリング能力を発揮させられる。また軽元素の加速が容易であることを利用して、良好な生産性にて所望の深い位置に近接ゲッタリング層を形成し、ノイズ特性の良好な固体撮像素子のゲッタリング構造を得る。【選択図】        図３
2006093175.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に入射光量に応じて信号電荷を生成する光電変換領域と、前記信号電荷を電気信号に変換して出力する出力部とを少なくとも設けた固体撮像素子であって、
前記半導体基板中に存在する金属不純物のゲッタリングを行い、前記光電変換領域、及び出力部の少なくとも一部分から金属不純物を離隔するキャビティ層を設けたことを特徴とする固体撮像素子。
【請求項２】
前記キャビティ層は半導体基板への軽元素イオン注入とアニールによって形成されることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記キャビティ層は前記光電変換領域、及び出力部の少なくとも一部分に対し、暗電流の流入を妨げるポテンシャルバリアとして機能する領域を隔てて形成されることを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、前記キャビティ層を縦型オーバーフローバリア層の深層側に設けたことを特徴とする請求項３記載の固体撮像素子。
【請求項５】
前記半導体基板に形成されるＭＯＳトランジスタのソースドレイン部の空乏層領域外に前記キャビティ層を設けたことを特徴とする請求項３記載の固体撮像素子。
【請求項６】
前記半導体基板に各領域間の分離を行うチャネルストップ領域を有し、前記キャビティ層を前記チャネルストップ領域内に設けたことを特徴とする請求項３記載の固体撮像素子。
【請求項７】
少なくとも隣接する光電変換領域の間に形成されるチャネルストップ領域を光電変換領域の電荷蓄積領域よりも深い層に延在し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成したことを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在していることを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記チャネルストップ領域を半導体基板の浅い領域から深い領域にかけて複数階層に形成し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成したことを特徴とする請求項６記載の固体撮像素子。
【請求項１０】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在していることを特徴とする請求項９記載の固体撮像素子。
【請求項１１】
前記半導体基板に光電変換領域によって生成した信号電荷を出力部に転送する転送部を設け、前記キャビティ層は前記光電変換領域、出力部、及び転送部の少なくとも一部分から金属不純物を離隔することを特徴とする請求項１記載の固体撮像素子。
【請求項１２】
半導体基板に入射光量に応じて信号電荷を生成する光電変換領域と、前記信号電荷を電気信号に変換して出力する出力部とを少なくとも設けた固体撮像素子の製造方法であって、
前記半導体基板中に存在する金属不純物のゲッタリングを行い、前記光電変換領域、及び出力部の少なくとも一部分から金属不純物を離隔するためのキャビティ層を形成する軽元素イオン注入工程とアニール工程とを有することを特徴とする固体撮像素子の製造方法。
【請求項１３】
前記アニール工程は固体撮像素子形成時のアニール工程を兼用することを特徴とする請求項１２記載の固体撮像素子の製造方法。
【請求項１４】
前記キャビティ層は前記光電変換領域、及び出力部の少なくとも一部分に対し、暗電流の流入を妨げるポテンシャルバリアとして機能する領域を隔てて形成されることを特徴とする請求項１２記載の固体撮像素子の製造方法。
【請求項１５】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を形成する工程を有し、前記キャビティ層を縦型オーバーフローバリア層の深層側に形成することを特徴とする請求項１４記載の固体撮像素子の製造方法。
【請求項１６】
前記半導体基板に形成されるＭＯＳトランジスタのソースドレイン部の空乏層領域外に前記キャビティ層を形成することを特徴とする請求項１４記載の固体撮像素子の製造方法。
【請求項１７】
前記半導体基板に各素子間の分離を行うチャネルストップ領域を形成する工程を有し、前記キャビティ層を前記チャネルストップ領域内に形成することを特徴とする請求項１４記載の固体撮像素子の製造方法。
【請求項１８】
少なくとも隣接する光電変換領域の間に形成されるチャネルストップ領域を光電変換領域の電荷蓄積領域よりも深い層に延在して形成する工程を有し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することを特徴とする請求項１７記載の固体撮像素子の製造方法。
【請求項１９】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を形成する工程を有し、前記チャネルストップ領域を縦型オーバーフローバリア層まで延在して形成することを特徴とする請求項１８記載の固体撮像素子の製造方法。
【請求項２０】
前記チャネルストップ領域を半導体基板の浅い領域から深い領域にかけて複数階層に形成する工程を有し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することを特徴とする請求項１７記載の固体撮像素子の製造方法。
【請求項２１】
前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を形成する工程を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在して形成することを特徴とする請求項２０記載の固体撮像素子の製造方法。
【請求項２２】
前記半導体基板に光電変換領域によって生成した信号電荷を出力部に転送する転送部を設け、前記キャビティ層は前記光電変換領域、出力部、及び転送部の少なくとも一部分から金属不純物を離隔することを特徴とする請求項１２記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像素子及びその製造方法に関し、特に不純物ゲッタリング構造に関するものである。
【背景技術】
【０００２】
従来の各種半導体装置のゲッタリング技術には、基板内に存在する酸素を熱処理により析出させ、それによる歪場をゲッタサイトとして利用するイントリンシックゲッタ（ＩＧ）や、基板への外的要因により歪場、転位層を形成してゲッタサイトを得るエクストリンシックゲッタ（ＥＧ）がある。ＥＧは、裏面へのポリシリコン堆積やリン高濃度拡散などにより行われるが、とりわけ有効なゲッタリング能力を発揮するものとして、素子アクティブ領域近傍に高濃度のＣ、Ｓｉ、Ｏ等のイオンを注入して、歪場、転位層を形成する近接ゲッタリングがある（例えば特許文献１、２参照）。
【特許文献１】特開平５−１５２３０４号公報
【特許文献２】特開平６−３３８５０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近接ゲッタリング技術においては、そのゲッタリング能力は注入イオンの濃度で決定される。そのため、その効果を高めるにはドーズ量を増加させればよいこととなるが、工業的応用の枠組みの中では、生産性確保の点からドーズ量増加による効果向上には限界がある。従って生産性を確保できる範囲内で、ゲッタリング能力向上を実現させることが課題となる。
また、デバイス構造上の都合により、基板の深い位置に近接ゲッタリング層を設けることが求められる場合がある。この要請に対し、従来のＣ、Ｓｉ、Ｏ等のイオンは、高価数イオンの形成確率が小さいため、高飛程注入時に十分なドーズ量を得ることは難しく、長時間の作業が必要となるという問題がある。
【０００４】
固体撮像素子におけるゲッタリング構造は、上記の課題の克服が求められる典型的な例である。金属不純物による深い準位が発生させる生成電流は、暗時ノイズとして画質を左右する。そのため、金属不純物を現状の限界よりも減少させる工夫が強く求められている。また固体撮像素子においては、表面から数umの深い位置まで光電変換領域が形成されるため、その領域下に直接ゲッタ層を形成するという要請に対しては、効率的な高飛程注入が求められる。
そこで本発明は、特に固体撮像素子において、生産性確保しながらゲッタリング能力向上を実現し、かつ基板の深い位置を含む所望の領域に近接ゲッタ層を形成した構造及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するため、本発明の固体撮像素子は、入射光量に応じて信号電荷を生成する光電変換領域と、信号電荷を電気信号に変換して出力する出力部とを少なくとも設けており、必要に応じて前記光電変換領域によって生成した信号電荷を転送する転送部を設けた半導体基板を有し、前記半導体基板中に存在する金属不純物のゲッタリングを行い、前記光電変換領域、及び出力部の少なくとも一部分から金属不純物を離隔するキャビティ層を設けたことを特徴とする。
また、本発明の固体撮像素子の製造方法は、入射光量に応じて信号電荷を生成する光電変換領域と、信号電荷を電気信号に変換して出力する出力部とを少なくとも設けており、必要に応じて前記光電変換領域によって生成した信号電荷を転送する転送部を半導体基板に設けた固体撮像素子の製造方法であって、前記半導体基板中に存在する金属不純物のゲッタリングを行い、前記光電変換領域、及び出力部の少なくとも一部分から金属不純物を離隔するためのキャビティ層を形成する軽元素イオン注入工程とアニール工程とを有することを特徴とする。
【発明の効果】
【０００６】
本発明の固体撮像素子及びその製造方法においては、軽元素（Ｈ、Ｈｅ）の高濃度注入により生じるキャビティ層を固体撮像素子のゲッタリング構造形成に利用する。キャビティの内部表面には高密度のダングリングボンドが存在するため、そこに効率的に金属不純物が捕獲される。キャビティ層は、従来の近接ゲッタリング構造と比較して、同じ形成ドーズ量にてより高いゲッタリング能力を発揮しやすいため、生産性を確保しつつゲッタリング能力を強化できる。また軽元素は加速されやすいため、存在確率の高い低価数イオンでも高飛程注入が容易で、良好な生産性で所望の深い位置にゲッタリング層を形成できる。
【発明を実施するための最良の形態】
【０００７】
軽元素注入によるキャビティ形成にあたっては、Ｓｉ基板内にピーク濃度Ｃｐが１×１０２０atoms/cm3以上のＨあるいはＨｅを注入する。すると、Ｓｉ内にそれら元素のバブルが生じる。続いて４００°Ｃ以上でアニールするとバブルはＳｉ内から脱離し、バブルの存在した位置にはキャビティが残る。本実施の形態はこのようにして形成されるキャビティを、軽元素Ｈ、Ｈｅの飛程が大きいことから深い位置を含む所望の領域に形成可能であることを利用して、固体撮像素子における新規なゲッタリング構造を提供する。
【０００８】
本実施の形態において、固体撮像素子の光電変換領域、出力部、及び必要に応じて形成された転送部に対し、キャビティ層から湧き出した電子（暗電流）が悪影響を及ぼさないように、暗電流の流入を妨げるポテンシャルバリアとして機能する領域を隔ててキャビティ層を形成する。
例えば、固体撮像素子がＮ型基板中にＰ型ウェル層を設けることにより、縦型のオーバーフローバリア層を設けた構成である場合、この縦型オーバーフローバリア層の深層側にキャビティ層を設ける。あるいは、出力部のＭＯＳトランジスタのソースドレイン部の空乏層の領域外にキャビティ層を設ける。
【０００９】
さらに、各素子間の分離を行うチャネルストップ領域にキャビティ層を設ける。またこの場合、チャネルストップ領域をフォトダイオードの電荷蓄積領域よりも深い層に延在し、キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することにより、フォトダイオード間のチャネルストップ領域の機能をキャビティ層によって強化することが可能である。すなわち、キャビティ層の形成により、あるフォトダイオードにて生成された信号電荷が隣接するフォトダイオードへ漏れ込むことを防止する効果を高められる。さらに、フォトダイオードに入射した光が回折効果等により隣接フォトダイオードに進入すると混色の問題が生じるが、本実施の形態では、チャネルストップ領域に空洞（屈折率ｎ＝１）のキャビティ層を設けることで、Ｓｉとキャビティ層の界面にて光の全反射を生じさせることが可能となり、隣接するフォトダイオードへの光の侵入を低減できる。
なお、具体的なチャネルストップ領域の構造としては、上述した縦型オーバーフローバリア層までチャネルストップ領域を延在させれば、より確実に信号電荷の移動を防止することできる。また、チャネルストップ領域の形成方法としては、複数回のイオン注入を行い、複数階層構造のチャネルストップ領域を設け、このチャネルストップ領域に浅い領域から深い領域にかけてキャビティ層を形成するようにしてもよい。
【実施例１】
【００１０】
図１は本発明の実施例１によるＣＣＤイメージセンサの概要を示す平面図であり、図２は図１に示すＣＣＤイメージセンサの撮像部の一部を拡大して示す平面図である。また、図３は図２のＡ−Ａ´線断面図、図４は図２のＢ−Ｂ´線断面図である。
図１に示すように、このＣＣＤイメージセンサは、半導体チップ１０上に多数の画素を２次元アレイ状に配置した撮像部２０と、この撮像部２０の信号処理回路を構成する各種のＭＯＳトランジスタ回路２６等を設けたものである。
撮像部２０は、それぞれフォトダイオードを設けた多数の画素２１と、各画素２１の画素列に沿って配置される複数の垂直ＣＣＤレジスタ（ＶＣＣＤ）２２と、各垂直ＣＣＤレジスタ２２の終端に接続される水平ＣＣＤレジスタ（ＨＣＣＤ）２３と、この水平ＣＣＤレジスタ２３の終端に設けられる出力部２４とを有し、各画素２１で生成した信号電荷を各垂直ＣＣＤレジスタ２２によって垂直方向に転送するとともに、この転送された信号電荷を水平ＣＣＤレジスタ２３によって水平方向に転送し、出力部２４に設けたフローティングデフュージョン（ＦＤ）部で電位変動を電気信号に変換して出力する。
図２に示すように、撮像部２０の各画素２１は受光領域を有し、隣接する画素との間には、チャネルストップ領域２５が形成されている。
【００１１】
図３及び図４において、Ｎ型シリコン基板３０の上層には、Ｐ型のチャネルストップ領域２５が形成され、このチャネルストップ領域２５によって区切られた領域内にフォトダイオードのＰ＋領域３１及びＮ領域３２が設けられ、その側部に垂直ＣＣＤレジスタのＮ領域３３及びＰ領域３４が設けられている。
また、シリコン基板３０の上面には、ゲート絶縁膜及び層間絶縁膜３５を介してポリシリコン膜等の２層の転送電極膜３６、３７、Ｗ膜等の遮光膜３８が配置され、その上層にインナーレンズ３９等が配置されている。
また、シリコン基板３０の内部には、Ｐウェル領域４０による縦型オーバーフローバリア（ＯＦＢ）が設けられており、フォトダイオードの下層領域にポテンシャルバリアを形成し、フォトダイオードから溢れた信号電荷を基板の深部側に排出するようになっている。
本実施例のイメージセンサでは、このオーバーフローバリアを形成するＰウェル領域４０の深層側に軽元素イオン注入とアニールによるキャビティ層４１を設けたものである。なお、図では簡略のため、ほぼ共通の半径を有する複数のキャビティを整列した状態でキャビティ層４１を表しているが、実際のキャビティ層４１はこの限りではなく、種々の形態が考えられるものである。
このような構成において、シリコン基板中の金属不純物はキャビティ層４１によって捕獲され、光電変換領域、転送部に存在する金属不純物量を低下させることができる。また、キャビティ層４１はＰウェル領域４０（ＯＦＢ）によってポテンシャル的に光電変換領域や転送部等と分離されており、キャビティ内部表面の表面準位から発生する暗電流はフォトダイオードやＣＣＤレジスタ等に到達しないことから、良好な暗時ノイズ特性を維持することが可能となる。
【００１２】
図５は本実施例のキャビティ層４１の第１の形成方法を示す断面図である。
この例では、まず、図５（Ａ）において、Ｎ型シリコン基板（ＣＺ、ＭＣＺ等）３０の上面に数十ｎｍ程度の酸化膜４２を形成した後、図５（Ｂ）において、軽元素イオンとしてＨイオンまたはＨｅイオンのイオン注入を行う。ここでは、ピーク濃度Ｃｐが1×１０２０atoms/cm3以上となるよう注入エネルギー、ドーズ量を選んで任意の深さに注入する。
次に、図５（Ｃ）において、数１００〜数１０００°Ｃのアニールを行い、表面結晶欠陥回復を行いながらキャビティ層４１を形成する。その後、図５（Ｄ）において、全面にウエットエッチングを行い、酸化膜４２を除去し、図５（Ｅ）において、Ｎ型シリコン基板３０の上面にエピタキシャル層４３を形成する。この後は、図示は省略するが、エピタキシャル層４３に対して各層を形成し、図３及び図４に示すような素子構造を作製する。
【００１３】
図６は本実施例のキャビティ層４１の第２の形成方法を示す断面図である。
この例では、まず、図６（Ａ）において、予め上面にエピタキシャル層４３を設けたＮ型シリコン基板３０を用意し、図６（Ｂ）において、軽元素イオンとしてＨイオンまたはＨｅイオンのイオン注入を行う。次に、図６（Ｃ）においては、エピタキシャル層４３に対して各層を形成し、図３及び図４に示すような素子構造を作製する工程（図示は省略）におけるアニールにより、キャビティ層４１を形成する。このように本例では、図５の例に比較して酸化膜工程やアニール工程を省略できる効果がある。
なお、別の形成方法として、イメージセンサの素子形成の途中工程、例えばフォトダイオード領域形成のためのイオン注入時などに、ＯＦＢ形成位置より深い位置にＨ、Ｈｅを高濃度注入し、キャビティ層を形成してもよい。また、この場合のキャビティ形成用のアニール処理は単独の工程として行ってもよいし、他のアニール処理と兼用することも可能である。
【実施例２】
【００１４】
図７及び図８は本発明の実施例２によるＣＣＤイメージセンサの撮像部の一部を示す断面図であり、図７は図２のＡ−Ａ´線断面、図８は図２のＢ−Ｂ´線断面に対応している。なお、図３及び図４と共通の構成については同一符号を付して説明は省略する。
本実施例のイメージセンサは、素子分離用のチャネルストップ領域２５の内部にキャビティ層５１を設けたものである。
本実施例において、チャネルストップ領域内のキャビティ層５１とフォトダイオード部及びＣＣＤレジスタ部は、ＧＮＤレベルに保たれたチャネルストップのＰ＋層によりポテンシャル的に分離されており、キャビティ層にて発生する暗電流はフォトダイオード部やＣＣＤレジスタ部に到達し難い。また、本実施例では、フォトダイオード部やＣＣＤレジスタ部の極近傍にゲッタリングを行うキャビティ層が形成されているため、強力なゲッタリング作用の発揮が期待できる。
【００１５】
図９及び図１０は本実施例におけるチャネルストップ領域及びキャビティ層の形成方法を示す断面図であり、図９は図２のＡ−Ａ´線断面、図１０は図２のＢ−Ｂ´線断面に対応している。
まず、図９（Ａ）及び図１０（Ａ）において、Ｐウェル領域４０による縦型オーバーフローバリア（ＯＦＢ）が設けられたＮ型シリコン基板３０の上面にチャネルストップ領域のパターンに対応するフォトレジスト（ＰＲ）５２をパターニングする。そして、図９（Ｂ）及び図１０（Ｂ）において、Ｐ型のイオン注入を行い、チャネルストップ領域２５を形成した後、図９（Ｃ）及び図１０（Ｃ）において、Ｃｐが1×1020atoms/cm3以上となり、かつチャネルストップ領域外に至るまでにその濃度が1×1020atoms/cm3となるようなエネルギー、ドーズ量で、ＨあるいはＨｅを注入する。なお、チャネルストップ領域２５のイオン注入とキャビティ層５１のイオン注入の順番は逆であってもよく、チャネルストップ形成のPR開口よりキャビティ開口のサイズを小さくしてチャネルストップ内にキャビティを確実に収めるようにしてもよい。この後のアニール処理を行い、キャビティ層５１を形成する。
このようにチャネルストップ領域２５内にキャビティ層５１を設けることで、チャネルストップ機能を強化することができ、素子間の分離をより強固に行うことができる利点がある。
【００１６】
また、本実施例のようにチャネルストップ領域内にキャビティ層を形成する構成において、隣接するフォトダイオード間の混色を防止するために、チャネルストップ領域を深い位置に形成することが行われており、この場合、キャビティ層もチャネルストップ領域に合わせて深い位置まで形成することで、混色の防止機能を強化することが可能となる。
チャネルストップ領域を深く形成する構成としては、複数回のイオン注入によって多階層的にチャネルストップ領域を形成したり、ＯＦＢの位置までチャネルストップ領域を延在させるような構成が可能であるが、これに合わせてキャビティ層を深く形成し、隣接画素間の信号電荷の漏れ、及び光の漏れ込みを有効に防止できる。
【実施例３】
【００１７】
図１１は本発明の実施例３によるＣＣＤイメージセンサのＭＯＳトランジスタを示す断面図である。このＭＯＳトランジスタは、例えば図１に示した撮像部２０のＭＯＳトランジスタ回路２６（Ｃ−Ｃ´線断面）に配置されるものであり、シリコン基板３０上にゲート酸化膜６１を介してゲート電極６２を配置するとともに、シリコン基板３０にソースドレイン領域６３、６４を設けたものである。そして、本実施例では、このＭＯＳトランジスタのソースドレイン領域６３、６４の空乏層の及ぶ位置の外側にキャビティ層６５を設けている。この場合、ソースドレイン領域６３、６４の金属不純物存在量を効果的に減少させられることから、ＭＯＳトランジスタのノイズ特性を改善できる。
【００１８】
図１２は本実施例におけるＭＯＳトランジスタの形成方法を示す断面図である。
まず、図１２（Ａ）において、ゲート電極６２を設けたシリコン基板３０上にフォトレジスト６６をパターニングし、図１２（Ｂ）において、ゲート電極６２及びフォトレジスト６６をマスクとして、ソースドレイン領域６３、６４のイオン注入を行い、図１２（Ｃ）において、ソースドレイン領域６３、６４の空乏層よりも深い領域にＨまたはＨｅのイオン注入を行う。なお、ソースドレイン領域６３、６４のイオン注入とキャビティ層６５のイオン注入の順番は逆にしてもよい。この後のアニール処理によって、キャビティ層６５を形成する。
【００１９】
以上、本発明の実施例について説明したが、本発明は特許請求の範囲に記載した趣旨を逸脱しない範囲で様々な変形例が考えられる。例えば、上述した各実施例の構成を組み合わせてもよいし、また他のゲッタリング構造（歪場、転位等）との組み合わせを用いてもよい。また、固体撮像素子としては、ＣＣＤイメージセンサに限らず、ＣＭＯＳイメージセンサなどに適用してもよい。なお、ＣＣＤイメージセンサやＣＭＯＳイメージセンサには種々の方式が提供されているが、本発明はいずれの方式にも適用が可能であり、例えばＣＭＯＳイメージセンサにおける画素内の構成として、画素トランジスタの数や画素内に出力部を含むか否かといった要件は特に限定されないものとする。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施例１によるＣＣＤイメージセンサの概要を示す平面図である。
【図２】図１に示すＣＣＤイメージセンサの撮像部の一部を拡大して示す平面図である。
【図３】図２のＡ−Ａ´線断面図である。
【図４】図２のＢ−Ｂ´線断面図である。
【図５】図３に示す撮像部の製造工程を示す断面図である。
【図６】図４に示す撮像部の製造工程を示す断面図である。
【図７】本発明の実施例２によるＣＣＤイメージセンサの撮像部の一部を示す断面図である。
【図８】本発明の実施例２によるＣＣＤイメージセンサの撮像部の一部を示す断面図である。
【図９】図７に示す撮像部の製造工程を示す断面図である。
【図１０】図８に示す撮像部の製造工程を示す断面図である。
【図１１】本発明の実施例３によるＣＣＤイメージセンサのＭＯＳトランジスタの構造を示す断面図である。
【図１２】図７に示すＭＯＳトランジスタの製造工程を示す断面図である。
【符号の説明】
【００２１】
１０……半導体チップ、２０……撮像部、２１……画素、２２……垂直ＣＣＤレジスタ、２３……水平ＣＣＤレジスタ、２４……出力部、２５……チャネルストップ領域、２６……ＭＯＳトランジスタ回路、３０……Ｎ型シリコン基板、４０……Ｐウェル領域、４１……キャビティ層。
【図１】
2006093175.tif 000003
【図２】
2006093175.tif 000004
【図３】
2006093175.tif 000005
【図４】
2006093175.tif 000006
【図５】
2006093175.tif 000007
【図６】
2006093175.tif 000008
【図７】
2006093175.tif 000009
【図８】
2006093175.tif 000010
【図９】
2006093175.tif 000011
【図１０】
2006093175.tif 000012
【図１１】
2006093175.tif 000013
【図１２】
2006093175.tif 000014