(57)【要約】【課題】入出力回路の面積を増大させることなく、アナログ回路とディジタル回路との間に適切な保護回路を設けることを可能とし、更にディジタル回路からアナログ回路に乗るノイズを減少させる。【解決手段】本発明の半導体入出力回路は、ディジタル回路及びアナログ回路からなる半導体集積回路の入出力回路であって、アナログ電源端子１２とディジタル電源ライン１８及びディジタルＧＮＤライン１９とを接続し、過電圧及び過電流から内部回路（図示せず）を保護する第１の保護回路２２と、アナログＧＮＤ端子１３とディジタル電源ライン２０及びディジタルＧＮＤライン２１とを接続し、過電圧及び過電流から内部回路（図示せず）を保護する第２の保護回路２３とを備え、アナログ電源端子１２とアナログＧＮＤ端子１３との間にアナログ入出力端子１１を配置して構成されている。【選択図】図１
2006108714.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル回路及びアナログ回路からなる半導体集積回路の入出力回路において、
アナログ電源端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログ電源端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から前記半導体集積回路を保護する第１の保護回路と、
アナログＧＮＤ端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログＧＮＤ端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から前記半導体集積回路を保護する第２の保護回路と、
を備え、
前記アナログ電源端子と前記アナログＧＮＤ端子との間にアナログ入出力端子が配置され、ディジタル入力端子と前記アナログ入力端子との間に必ず前記アナログ電源端子又は前記アナログＧＮＤ端子が配置されることを特徴とする半導体入出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳ多電源ＩＣの入出力回路に関し、より詳細には、回路規模の増大の防止を図ると共に、アナログ回路がディジタル回路から受けるノイズの影響の減少を図った半導体入出力回路に関する。
【背景技術】
【０００２】
アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第１の例を図３に示す。図３に示す入出力回路においては、ディジタル回路からのノイズがアナログ回路に乗ることを防止するため、アナログ入出力端子１１及びディジタル入出力端子１４，１５上を走る電源ライン１６，１８，２０及びＧＮＤライン１７，１９，２１が、アナログ入出力端子１１とディジタル入出力端子１４，１５との間で切離されている。なお、図３において、１６はアナログ電源ライン、１８及び２０はディジタル電源ライン、１７はアナログＧＮＤライン、１９及び２１はディジタルＧＮＤライン、２５及び２６は電源ライン及びＧＮＤラインを切離する間隙部である。
【０００３】
アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第２の例を図４に示す。図４に示す入出力回路には、上述した間隙部２５，２６に，静電気による半導体集積回路の破壊（ＥＳＤ破壊）を防止するための保護回路としてアナログＧＮＤライン１７とディジタルＧＮＤライン１９及び２１とをそれぞれ接続する抵抗２８，２９が設けられている。
【０００４】
また、アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第３の例を図５に示す。図５に示す入出力回路には、上述した間隙部２５，２６に，静電気による半導体集積回路の破壊（ＥＳＤ破壊）を防止するため、アナログ電源ライン１６及びアナログＧＮＤライン１７とディジタル電源ライン１８，２０及びディジタルＧＮＤライン１９，２１とをそれぞれ接続する保護回路３０，３１が設けられている。この保護回路３０及び３１は、それぞれＮチャネルＭＯＳトランジスタ３０ａ、３０ｂ及びＮチャネルＭＯＳトランジスタ３１ａ、３１ｂで構成されている。
【０００５】
更に、アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第４の例を図６に示す（例えば、特許文献１参照。）。図６に示す入出力回路は、３つの電源ライン３２〜３４で駆動される半導体集積回路に適用されたものであって、静電気による半導体集積回路の破壊を防止するための保護回路３６を備えている。保護回路３６は、各電源ライン３２〜３４とＧＮＤライン３５とをそれぞれ接続するＮチャネルＭＯＳトランジスタ３６ａ、３６ｂ、３６ｄと、各電源ライン３２〜３４をそれぞれ接続するＮチャネルＭＯＳトランジスタ３６ｃ、３６ｅ，３６ｆとから構成されている。
【特許文献１】特開平７−１０６４５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図３に示す第１の例の入出力回路では、アナログ回路とディジタル回路との間に保護回路が設けられていないため、ディジタル回路に対してアナログ入出力端子から過電流や過電圧が加えられた場合、静電気による半導体集積回路の破壊（ＥＳＤ破壊）やラッチアップを起こし易いという問題がある。
【０００７】
図４に示す第２の例の入出力回路は、上記第１の例の入出力回路の問題を解決するため、ディジタルＧＮＤラインとアナログＧＮＤラインとを抵抗を介して接続するものである。しかしながら、この入出力回路においても、アナログ回路からディジタル電源ライン及びディジタル回路からアナログ電源ラインへの保護回路が設けられていないため、ＥＳＤ破壊やラッチアップの発生を十分に防止することができないという問題がある。加えて、保護回路として抵抗を用いるため、半導体基板上の入出力回路の面積が増大するという問題がある。
【０００８】
過電流や過電圧からの電源の保護は、図５に示す第３の例の入出力回路に設けられた保護回路で実現可能である。この第３の例の入出力回路は、アナログ電源ラインとディジタル電源ラインとの間に電位差がある場合であっても、保護回路を通じて電流が流れることがないことが特徴である。しかしながら、この入出力回路においても、アナログ電源ラインとディジタル電源ラインとの間及びアナログＧＮＤラインとディジタルＧＮＤラインとの間にトランジスタを配置しなければならないため、半導体基板上の入出力回路の面積が増大するという問題がある。
【０００９】
更に、図６に示す第４の例の入出力回路では、入出力回路に複数の電源ラインを通しているため、入出力回路の面積を有効に使用できないという問題がある。
【００１０】
本発明は上記に鑑みてなされたものであって、入出力回路の面積を増大させることなく、アナログ回路とディジタル回路との間に適切な保護回路を設けることを可能とし、更にディジタル回路からアナログ回路に乗るノイズを減少させることを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の請求項１に係る半導体入出力回路は、ディジタル回路及びアナログ回路からなる半導体集積回路の入出力回路において、アナログ電源端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログ電源端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から前記半導体集積回路を保護する第１の保護回路と、アナログＧＮＤ端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログＧＮＤ端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から前記半導体集積回路を保護する第２の保護回路と、を備え、前記アナログ電源端子と前記アナログＧＮＤ端子との間にアナログ入出力端子が配置され、ディジタル入力端子と前記アナログ入力端子との間に必ず前記アナログ電源端子又は前記アナログＧＮＤ端子が配置されるものである。
【発明の効果】
【００１２】
本発明に係る半導体入出力回路（請求項１）によれば、アナログ電源端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログ電源端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から半導体集積回路を保護する第１の保護回路と、アナログＧＮＤ端子とディジタル電源ライン及びディジタルＧＮＤラインとの間に接続され、前記アナログＧＮＤ端子のパッド開口部と前記ディジタル電源ライン及び前記ディジタルＧＮＤラインとの間に配置された、過電圧及び過電流から半導体集積回路を保護する第２の保護回路とを備え、アナログ電源端子とアナログＧＮＤ端子との間にアナログ入出力端子が配置され、ディジタル入力端子とアナログ入力端子との間に必ずアナログ電源端子又はアナログＧＮＤ端子が配置されるため、アナログ回路とディジタル回路との間に最適な保護回路を配置することができると共に、半導体入出力回路が半導体基板上に占める面積を減少することができる。また、ディジタル入力端子とアナログ入出力端子との間には必ずアナログ電源端子又はアナログＧＮＤ端子が配置されるため、アナログ回路がディジタル回路から受けるノイズの影響を少なくすることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る半導体入出力回路の実施の形態を図面を参照しつつ詳細に説明する。
図１は、実施の形態に係る半導体入出力回路の構成を示す構成図である。図１に示す半導体入出力回路は、ディジタル回路及びアナログ回路からなる半導体集積回路の入出力回路であって、アナログ電源端子１２とディジタル電源ライン１８及びディジタルＧＮＤライン１９とを接続し、過電圧及び過電流から内部回路（図示せず）を保護する第１の保護回路２２と、アナログＧＮＤ端子１３とディジタル電源ライン２０及びディジタルＧＮＤライン２１とを接続し、過電圧及び過電流から内部回路（図示せず）を保護する第２の保護回路２３とを備え、アナログ電源端子１２とアナログＧＮＤ端子１３との間にアナログ入出力端子１１を配置して構成されている。
【００１４】
第１の保護回路２２は、２つのＮチャネルＭＯＳトランジスタ２２ａ，２２ｂから構成されている。また、第２の保護回路２３も同様に、２つのＮチャネルＭＯＳトランジスタ２３ａ，２３ｂから構成されている。
【００１５】
図１に示す半導体入出力回路によれば、アナログ電源端子１２とアナログＧＮＤ端子１３との間にアナログ入出力端子１１を配置したため、アナログ回路とディジタル回路との間に保護回路２２，２３を設けることができ、静電気による半導体集積回路の破壊（ＥＳＤ破壊）やラッチアップを起こし易いという問題を解消することができる。加えて、入出力回路が半導体基板上に占める面積の増加を防ぐことができる。
【００１６】
また、ディジタル入力端子１４，１５とアナログ入出力端子１１との間には必ずアナログ電源端子１２又はアナログＧＮＤ端子１３が配置されるため、アナログ回路がディジタル回路から受けるノイズの影響を少なくすることができる。
【００１７】
なお、従来技術の半導体入出力回路を示す図３〜図６に合わせて図１に示す本実施の形態の半導体入出力回路を書き直すと、図２に示す通りとなる。図２から明かなように、本実施の形態の半導体入出力回路によれば、従来の半導体入出力回路に必要であった間隙部２５，２６をなくすことができ、半導体入出力回路が半導体基板上に占める面積を減少することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態に係る半導体入出力回路の構成を示す構成図である。
【図２】本発明の実施の形態に係る半導体入出力回路の構成を示す構成図である。
【図３】アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第１の例の構成を示す構成図である。
【図４】アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第２の例の構成を示す構成図である。
【図５】アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第３の例の構成を示す構成図である。
【図６】アナログ／ディジタル混載半導体集積回路に設けられた従来の入出力回路の第４の例の構成を示す構成図である。
【符号の説明】
【００１９】
１１  アナログ入出力端子
１２  アナログ電源端子
１３  アナログＧＮＤ端子
１４，１５  ディジタル入出力端子
１６  アナログ電源ライン
１７  アナログＧＮＤライン
１８，２０  ディジタル電源ライン
１９，２１  ディジタルＧＮＤライン
２２，２３，３０，３１，３６  保護回路
２２ａ，２２ｂ，２３ａ，２３ｂ，３０ａ、３０ｂ、３１ａ、３１ｂ，３６ａ、３６ｂ、３６ｃ、３６ｄ，３６ｅ，３６ｆ  ＮチャネルＭＯＳトランジスタ
２４  ＰＡＤ開口部
２５，２６  間隙部
２８，２９  抵抗
３２〜３４  電源ライン
３５  ＧＮＤライン
【図１】
2006108714.tif 000003
【図２】
2006108714.tif 000004
【図３】
2006108714.tif 000005
【図４】
2006108714.tif 000006
【図５】
2006108714.tif 000007
【図６】
2006108714.tif 000008