(57)【要約】【課題】MOS 型FET における絶縁膜のCET （等価SiO2換算膜厚) を低下させ、リーク電流を低減させること。【解決手段】Si基板の表面を窒素ラジカルによりラジカル窒化する。次に、表面がラジカル窒化されたSi基板の上に高誘電率膜としてHfO2を形成する。次に、少なくとも高誘電率膜を窒素ラジカルによりラジカル窒化する。窒化の後に高誘電率膜の形成された半導体を酸素雰囲気において熱処理(RT0) する。Si基板のラジカル窒化と、HfO2膜のラジカル窒化とにより、RTO 処理した後の絶縁膜は、両ラジカル窒化を用いないで、Si基板にHfO2膜を形成してRTO 処理した絶縁膜に比べて、低いCET と、低いリーク電流が実現できた。【選択図】図２
2006040977.tif 000002
【特許請求の範囲】
【請求項１】
半導体上に絶縁膜とその絶縁膜上に形成された電極とを有する半導体装置の製造方法において、
前記半導体の表面を窒素ラジカルによりラジカル窒化する第１のラジカル窒化工程と、
表面がラジカル窒化された前記半導体の上に高誘電率膜を形成する高誘電率膜形成工程と、
少なくとも前記高誘電率膜を窒素ラジカルによりラジカル窒化する第２のラジカル窒化工程と、
窒化の後に前記高誘電率膜の形成された前記半導体を酸素雰囲気において熱処理する熱処理工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体はシリコンであることを特徴とする請求項１に記載の半導体の製造方法。
【請求項３】
前記高誘電率膜はHfO2から成ることを特徴とする請求項１又は請求項２に記載の半導体の製造方法。
【請求項４】
前記熱処理工程における雰囲気中の酸素分圧は、10-3Torr〜103 Torrであることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体の製造方法。
【請求項５】
シリコン基板上に絶縁膜とその絶縁膜上に形成された電極とを有する半導体装置において、
前記シリコン基板の表面に形成され、酸化シリコンの存在しない窒化シリコン膜と、
前記窒化シリコン膜の上に形成された高誘電率膜から成る絶縁膜と
を有することを特徴とする半導体装置。
【請求項６】
前記絶縁膜は窒素ラジカルにより窒化された後に酸素雰囲気中で熱処理されて得られる高誘電率膜から成ることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記高誘電率膜はHfO2から成ることを特徴とする請求項５又は請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜と電極とを有したFET 、フローティングゲートトランジスタ、キャパシタなどの半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化・高集積化に伴い、MOSFETやMISFETのゲート絶縁膜も薄膜化の一途を辿ってきた。現在はその膜厚がSiO2に換算して１nmを切ろうとしており、薄膜化によるトンネルリーク電流の顕在化が問題視されている。消費電力や信頼性の観点から、デバイス動作に必要な信号電荷量を確保しつつ、ゲート絶縁膜の物理膜厚を厚くすることによってリーク電流を低減できる高誘電率材料の導入が求められている。
【０００３】
そのために、下記特許文献１では、MIS トランジスタにおいて、ゲート絶縁膜に高誘電率材料であるHfO2を用いている。このトランジスタではシリコン基板上にHfO2等の高誘電体膜を形成した後、その高誘電体膜の表面をラジカル窒素により窒化することで表面に窒化層を形成し、その窒化層の上にｐ型不純物を含むｐ型多結晶シリコン層によるゲート電極を形成している。この時、高誘電体膜の表面の窒化層は、ゲート電極のｐ型不純物として用いられているホウ素（Ｂ）が、各種の熱処理によって、高誘電体膜を通過してシリコン基板に拡散することを防止している。すなわち、高誘電体膜の表面の窒化層は、ｐ型不純物のｐチャネルへの拡散を防止して、ｐチャネルMOS トランジスタのしきい値電圧の変動を防止することに寄与している。
【０００４】
また、HfO2，ZrO2などの高誘電率薄膜は、熱処理工程において、雰囲気中の酸素を透過するので、その酸素がシリコン基板との界面に達して、SiO2膜が形成される。SiO2膜が形成されると、SiO2膜は、HfO2，ZrO2などに比べて、比誘電率が小さいので、絶縁膜のSiO2換算膜厚が大きくなる、すなわち、絶縁膜の等価比誘電率が小さくなり、絶縁膜を媒体とする静電容量が小さくなるという問題がある。そこで、下記特許文献２によると、熱処理工程において、シリコン基板との界面に形成されるSiO2膜の膜厚を原子層レベルに制御するために、熱処理工程における雰囲気中の残留酸素分圧を１×10-4Torr、残留水分圧を５×10-5Torr以下で行うことが行われている。
【０００５】
下記特許文献３によると、高誘電率膜とシリコン基板との界面に形成されるSiO2膜の形成を抑制するために、高誘電率膜を形成する前に、基板表面に窒素イオンを注入したり、基板表面を窒素ラジカルにより窒化することが知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１は、ｐ型不純物が高誘電体膜を透過するのを防止するために、高誘電体膜の表面を窒化する技術を開示しているのであって、高誘電体膜とシリコン基板との界面にSiO2膜を形成することを阻止して、高誘電体膜のSiO2換算膜厚が厚くなるのを防止していない。
【０００７】
また、特許文献２は、酸素ガスを含む雰囲気で高誘電率薄膜を形成したシリコン基板を熱処理すると、高誘電率薄膜とシリコン基板との界面にSiO2膜が形成されるが、このSiO2膜の形成を防止するために、加熱処理を酸素ガスの分圧が極めて低い環境で実施することを開示したものである。すなわち、望ましい状態では、酸素ガスを有しない環境で熱処理することが最も良いことを開示しているのであって、酸素雰囲気中で熱処理することで漏れ電流特性が良くなることは全く示唆されていない。
【０００８】
また、特許文献３は、シリコン基板の表面を窒素ラジカルで窒化することで、各用途のトランジスタ毎に、絶縁膜のSiO2換算膜厚を制御するようにしたものである。しかしながら、絶縁膜のSiO2換算膜厚を小さくすることや電流のリーク特性をさらに改善することは、開示されていない。
【０００９】
また、非特許文献１には、絶縁膜としてHfONを用いる場合の特性がHfO2を用いた場合の特性と比較されている。しかしながら、絶縁膜のSiO2換算膜厚を小さくすることや電流のリーク特性をさらに改善することは、開示されていない。
【００１０】
このように、従来技術は、シリコン基板と高誘電率膜との界面にSiO2が形成され、このSiO2が、高誘電率膜の等価SiO2換算膜厚を大きくしていた。そして、シリコン基板の界面にSiO2膜が形成され難い、製造方法が提供されているが、今だに、等価SiO2換算膜厚の十分に薄い絶縁膜を形成して、さらに、リーク電流を低減させる製造方法は確立されていない。
【００１１】
そこで、本発明は、絶縁膜とその上に電極とを有した半導体装置の製造方法において、等価SiO2換算膜厚の十分に薄い絶縁膜を有し、リーク電流を大幅に低減できる製造方法を提供することを目的とする。
さらに、低駆動電圧化、リーク特性を改善した半導体装置を提供することを目的とする。
【００１２】
【特許文献１】特開２００３−２８２８７３
【特許文献２】特開２００２−１８４７７３
【特許文献３】特開２００３−１００８９６
【非特許文献１】The Electrical and Material Chracterization of Hafnium Oxynitride Gate Dielectrics With TaN-Gate Electrode IEEE TRANSACTION ON ELECTRON DEVICES,VOL.51,NO.2,FEBRUARY 2004
【課題を解決するための手段】
【００１３】
上記課題を解決するための請求項１に記載の発明の構成は、半導体上に絶縁膜とその絶縁膜上に形成された電極とを有する半導体装置の製造方法において、半導体の表面を窒素ラジカルによりラジカル窒化する第１のラジカル窒化工程と、表面がラジカル窒化された半導体の上に高誘電率膜を形成する高誘電率膜形成工程と、少なくとも高誘電率膜を窒素ラジカルによりラジカル窒化する第２のラジカル窒化工程と、窒化の後に高誘電率膜の形成された半導体を酸素雰囲気において熱処理する熱処理工程とを有することを特徴とする半導体装置の製造方法である。
【００１４】
ここで、基板材料としては、Si、GaAs、GaAsP 、GaN 、AlGaN 、AlGaInN などを用いることができるが、一般的には、Siが多用される。窒素ラジカルには、一般的には、窒素ガスをプラズマ化して電荷粒子を除去して得られる中性粒子である窒素原子ラジカルが用いられる。また、プラズマ発生室と、半導体の処理室を別にして、窒素ラジカルだけ半導体の表面に供給されるようにすることが望ましい。半導体表面をラジカル窒化する場合の温度範囲は、 0℃〜 800℃、雰囲気の圧力は10-5Torr〜10-2Torrが望ましい。高誘電率膜を形成する方法は、膜厚を薄くする関係上、電子ビーム蒸着法を用いることが望ましいが、nmオーダの膜を形成する方法であれば任意である。高誘電率膜の材料としてはAl2O3 、Ta2O3 、ZrO2 、HfO2 、Y2O3 、La2O3 、CeO2 、PrO2 、Gd2O3 、Sc2O3 、 LaAlO3 、 ZrTiO4 、(Zr,Sn)TiO4 、SrZrO4 、LaAl3O4 、SrTiO3 、BaSrTiO3 等の金属酸化膜或いは、これらのシリケートなどの混晶の形態でもよい。本発明において、最も望ましいのは、HfO2である。高誘電率膜をラジカル窒化する方法や条件は、基板をラジカル窒化する方法や条件と同一で良い。また、その後の酸素雰囲気での熱処理は、温度範囲は、500 ℃〜1000℃、酸素分圧は、10-3Torr〜103 Torrで残余の不活性ガス又は窒素ガスが1010Torr〜102 Torrが望ましい。ラジカル窒化して酸素雰囲気中で熱処理した後の高誘電率膜は、これらの処理をする前の堆積状態での高誘電率膜の結晶構造とは異なるものである。
【００１５】
請求項２の発明は、半導体はシリコンであることを特徴とする請求項１に記載の半導体の製造方法であり、請求項３の発明は、高誘電率膜はHfO2から成ることを特徴とする請求項１又は請求項２に記載の半導体の製造方法である。
半導体をシリコン(Si)とし、高誘電率膜をHfO2とする場合が、本件発明において最も一般的であり、本件発明の効果を十分に発揮することができる。
【００１６】
請求項４の発明は、熱処理工程における雰囲気中の酸素分圧は、10-3Torr〜103 Torrであることを特徴とする請求項１乃至請求項３の何れか１項に記載の半導体の製造方法である。
この範囲の酸素雰囲気中でラジカル窒化後の高誘電率膜と半導体とを熱処理することで、絶縁膜としての良好な特性が得られる。
【００１７】
請求項５の発明は、シリコン基板上に絶縁膜とその絶縁膜上に形成された電極とを有する半導体装置において、シリコン基板の表面に形成され、酸化シリコンの存在しない窒化シリコン膜と、窒化シリコン膜の上に形成された高誘電率膜から成る絶縁膜とを有することを特徴とする半導体装置である。
この半導体装置はMIS 型のトランジスタや、キャパシタなどであるが、シリコン基板上に形成された絶縁膜とその上の電極とを有する素子であれば、任意である。また、本発明では、シリコン基板と高誘電率膜との界面には窒化シリコン膜が形成されており、酸化シリコンから成る層が存在しないことが特徴である。この構成により、絶縁膜の等価比誘電率、静電容量を大きく、等価SiO2換算膜厚を小さくすることができる。従来においては、高誘電率膜とシリコン基板との界面に酸化シリコン膜が形成されるのであるが、上記した本件発明の製造方法を用いれば、酸化シリコン膜を形成を排除することができ、半導体装置としての低駆動電圧化、リーク特性を改善することができる。
【００１８】
請求項６に記載の発明は、絶縁膜は窒素ラジカルにより窒化された後に酸素雰囲気中で熱処理されて得られる高誘電率膜から成ることを特徴とする請求項５に記載の半導体装置である。
後述するように、窒素ラジカルにより窒化された後に酸素雰囲気中で熱処理されて得られる高誘電率膜は、この処理が施される前の結晶とは異なるものと考えられる。この結晶状態がリーク電流の低減に寄与している。
【００１９】
請求項７に記載の発明は、高誘電率膜はHfO2から成ることを特徴とする請求項５又は請求項６に記載の半導体装置である。
高誘電率膜をHfO2とすることで、本件発明の効果を十分に発揮することができる。HfO2はラジカル窒化によりHfONとなり、酸素雰囲気中での熱処理によりHfO2となるのであるが、処理前のHfO2と処理後のHfO2 とでは結晶状態が異なり、これにより、リーク電流の大幅な低減が実現される。
【発明の効果】
【００２０】
本製造方法の発明は、半導体表面を窒素ラジカルで窒化し、その窒化された面上に高誘電率膜を形成し、さらに、高誘電率膜を窒素ラジカルで窒化して、酸素雰囲気中で熱処理して半導体装置を製造する方法である。
この方法によると、半導体と高誘電率膜との界面には、その半導体の酸化膜が形成されないので、高誘電率膜の等価SiO2換算膜厚は増大せず低い値を維持する。このため、駆動電圧の低減化が実現されるとともにリーク電流を減少させることかできた。また、半導体をシリコンとして、高誘電率膜をHfO2とする時には、リーク電流の顕著な低減が得られた。
【００２１】
また、半導体装置の発明は、シリコン基板の表面に形成され、酸化シリコンの存在しない窒化シリコン膜と、窒化シリコン膜の上に形成された高誘電率膜から成る絶縁膜とを有することを特徴とする半導体装置である。
基板と高誘電率膜との間には酸化シリコン膜が形成されていないので、高誘電率膜の等価SiO2換算膜厚を増大させず、低い値に維持できる。このため、駆動電圧の低減が実現されるとともにリーク電流を減少させることかできた。
【００２２】
高誘電率膜をHfO2とするとき、リーク電流の顕著な低減が得られた。HfO2はラジカル窒化によりHfONとなり、酸素雰囲気中での熱処理によりHfO2となるのであるが、処理前のHfO2と処理後のHfO2 とでは結晶状態が異なり、これにより、リーク電流の大幅な低減が実現されると考えられる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を具体的な実施の形態について説明する。
図１は、具体的な実施例に係る半導体装置１０の構成を示す断面図である。p-Siから成るシリコン基板１１の表面部にｎ+ 領域から成るソース領域１２とドレイン領域１３とが形成され、両者の間にｐ型チャネル領域１４が形成されている。そして、シリコン基板１１の表面部でｐ型チャネル領域の上部に絶縁膜１５が形成され、その絶縁膜１５の上に多結晶シリコンから成るゲート１６が形成されている。また、ソース領域１２、ドレイン領域１３、及びゲート１６の上に、それぞれ、金属層から成るソース電極１７、ドレイン電極１８、ゲート電極１９が形成されている。本実施例はこの構造を有するMISFETの絶縁膜１５の形成に関するものである。
【００２４】
後述するように、絶縁膜１５は、シリコン基板１１の表面は窒素ラジカルにより窒化されて極薄くSiN 層が形成されており、そのSiN 層の上にHfO2から成る層が形成されたものである。
【００２５】
図２は窒素ラジカルによるラジカル窒化装置５０の構成を示した図面である。チャンバー５９内には、試料台６０が設けられ、その試料台６０の上に窒化すべき半導体（試料）２０が設けられている。また、チャンバー５９の上部には、コイル５２が備えられたプラズマ発生室５３が設けられ、コイル５２から発生する誘導磁場によりプラズマが生成される。また、プラズマ発生室５３には排気ポート５６が設けられており、図示しない排気装置によりプラズマ発生室５３は排気される。そして、この排気に伴い、プラズマ発生室５３は入力ポート５４からプラズマの原料となる窒素ガスが導入される。
【００２６】
プラズマ発生室５３と試料２０が設けられた空間との間には多数の貫通孔３４を有した金属板３０が設けられている。金属板３０はリング状の絶縁体３２の上に設けられ、電源５８により−Ｖボルトに直流バイアスされている。一方、コイル５２は高周波電源５１に接続されている。
【００２７】
入力ポート５４から窒素ガスがプラズマ室５３に導入され、コイル５２に高周波が印加されると、N 2 より、電子、N + イオン、N ラジカルなどからなるプラズマが生成される。このうち陽イオンは、貫通孔３４を通過する時、その側壁３５に衝突して電子を放出する。これによりN ラジカルが得られる。これらの中性粒子は、イオンの加速エネルギーから衝突による放出エネルギーを減算したエネルギーに対応した所定の速度で、試料２０に向けて飛行する。電界により垂直方向に加速された粒子を中性粒子化し、貫通孔３４を通過させていることから、この中性粒子の飛行方向は鉛直方向となり指向性の優れたビームとなる。金属板３０の貫通孔３４は、碁盤の枡目状に形成されている。
【００２８】
次に絶縁膜１５の性質を理解するために、異なる製造方法により、絶縁膜を形成して、諸特性を測定し、各絶縁膜を評価したので、次に説明する。
【００２９】
１．実験方法
稀HF処理を施したｐ型シリコン基板（p-Si(100) ）に、上記のラジカル窒化装置５０を用いて、基板温度600 ℃、窒素分圧5 ×10-5Torrにてラジカル窒化を行い、厚さ約1nm の極薄Si窒化膜を形成した。ラジカル窒素は、分子状窒素を13.56MHzの高周波によってエネルギー励起させることにより生成し、更に励起状態の窒素をイオントラッパー装置（金属板３０）に通過させることにより、電気的に中性なもののみを試料に照射した。
【００３０】
その後、電子ビーム蒸着法により、E-B （電子ビーム）ガンにて、HfO2を基板温度500 ℃にて蒸着した後に、HfO2/SiN表面を再度ラジカル窒化した。全膜厚は、約5nm であった。
【００３１】
この実験方法を用いて、図３（ｂ）に示すように、シリコン基板１１上にHfO2層１５を形成した試料( 以下、この試料を、単に、「HfO2」で表記する。) 、図３（ｃ）に示すように、シリコン基板１１の表面をラジカル窒化してSiN 膜２５を形成したものにHfO2層１５を形成した試料( 以下、この試料を、単に、「HfO2/SiN」で表記する。) 、図３（ｄ）に示すように、その試料をさらにラジカル窒化した試料( 以下、この試料を、単に、「HfON/SiN」で表記する。) の3 つの試料を作成し、ラジカル窒化の効果を比較検討した。熱処理は窒素雰囲気中での急速熱処理法( 以下、「RTA 」(Rapid Thermal Annealing) という) 、または酸素雰囲気中の急速熱処理法( 以下、「RTO 」(Rapid Thermal Oxidation) という) により、700 ℃、30秒間行った。これらの各処理工程の条件は図３（ａ）に示されている。
【００３２】
これらの試料の膜厚評価には透過電子顕微鏡(TEM:Transmission Electron Microscopy)、膜中の結合状態をＸ線光電子分光法（XPS:X-ray Photoelectron Spectroscopy) を用いた。また、電気的特性は、Pt/ 絶縁膜/Si/Al構造のMIS キャパシタを作成し、容量- 電圧(C-V) 特性及び電流- 電圧(J-V) 特性により評価した。
【００３３】
２．HfO2膜の熱処理特性
図４、図５、図６は、シリコン基板及びHfO2膜共にラジカル窒化処理を施さない厚さ約5nm のHfO2単体膜をシリコン基板上に成膜した直後、RTA 処理後及びRTO 処理後の３通りの場合における、それぞれ、C-V 特性（図４）、J-V 特性（図５）、それらの特性から得られた等価SiO2換算膜厚( 以下、「CET 」(Capacitance Equivalent Oxidide Thickness)という) とリーク電流密度との関係（図６）をまとめたものである。図６から、RTA 処理、RTO 処理を施すにしたがって、CET が増加することが分かる。特にRTO 処理を施した場合には成膜直後のCET が1.5nm であるのに対して、RTO 処理後は2.1nm と大きく増加する。これは、HfO2は一般的に酸素透過性酸化物と言われており、酸素雰囲気中での高温熱処理により外部酸素が膜中を拡散し、Si基板界面にて酸化反応が促進されてSiO 膜が形成されたためと解釈される。
【００３４】
これに対し、RTA 処理後においても、CET の増加が確認された。酸素の透過は、膜中の酸素がSi基板界面に拡散するものと、熱処理時に外部酸素が膜中を透過しSi基板界面に拡散するものの2 種類が考えられるが、XPS による組成分析で成膜直後のHfO2膜はほぼストキイオメトリーであることが確認されており、膜中に余剰な酸素がないことから、RTA 処理に伴うCET の増加は、不活性ガス( 窒素) 中に含まれる微量酸素がHfO2膜を透過してSi基板に至り、Si基板表面で界面酸化反応が起こったためと考えられる。このような界面酸化反応は、膜全体の実効的な誘電率の低下をもたらすため、その解決が不可避である。
【００３５】
図７、図８は、HfO2単体膜の成膜直後、RTA 処理後及びRTO 処理後のXPS によるSi2pスペクトル（図７）、O1s スペクトル（図８）を示す。各スペクトルにおいて、基板のSi-Si 信号により結合エネルギーの補正を行った。Si2p( 図７）及びO1s(図８）スペクトルから見てわかるように、RTA 処理、RTO 処理を施すに伴い、Si-O結合成分(Si2p:103.5eV,O1s:533.0eV)の信号強度が増大していることが確認できる。これらの結果は、熱処理に伴い、界面での酸化反応が促進していることを意味しており、上述の解釈とよく一致する。また、Si2pスペクトルから、sub-oxide ピークがSiO 2 結合ピークよりも低エネルギー側へ少しシフトしていることから、界面反応によって生成される酸化物はHf-Silicate であると結論付けられる。
【００３６】
３． Si 基板表面窒化の効果(HfO2/SiN膜) 
Si 基板表面の窒化が、第１のラジカル窒化工程に該当し、窒化の後に、HfO2を蒸着する工程が高誘電率膜形成工程に該当する。
図９、図１０、図１１は、Si基板表面に窒化処理を施し、HfO2を蒸着した膜厚約5nm のHfO2/SiNの成膜直後、RTA 処理後及びRTO 処理後の３通りの場合における、それぞれ、C-V 特性（図９）、J-V 特性（図１０）及びそられの特性から得られたCET とリーク電流密度との関係（図１１）を示す。
【００３７】
ここで、Si基板表面へのラジカル窒化の効果を比較検討するために、HfO2単体膜の場合の特性( 図６）を重ねて示している。図１１からわかるように、HfO2単体膜と比べて、熱処理に伴うCET の増加が小さいことがわかる。特に、RTA 処理後の場合のCET は、堆積直後の場合に対してほぼ一定に保たれている。これまでに、CET の増加は、Si基板界面での酸化反応が原因であることを述べた。これらの結果は、HfO2/Si 基板界面へSiN 膜を導入することによって、界面酸化反応が抑制されていることを示唆している。
【００３８】
一方、一般にバルクSi3N4 の電子障壁高さは2.1eV とされており、HfO2の1.5eV よりも大きいことから、Si窒化膜を導入することで、リーク電流を低減することが期待された。しかし、図１１に示されるように、今回作製した試料では、HfO2単体膜の場合と比べて、リーク電流密度に大きな変化はみられなかった。これは界面の窒化膜が約1nm と非常に薄いため、バルクSi3N4 本来のバンドギャップが形成されていないためと考えられる。
【００３９】
図１２、図１３は、HfO2/SiN膜の成膜直後、RTA 処理後及びRTO 処理後のXPS によるSi2pスペクトル（図１２）、O1s スペクトル（図１３）を、それぞれ示す。Si2p( 図１２）、O1s(図１３）スペクトルから明らかなように、RTA 処理後の両スペクトルと、成膜直後の両スペクトルとは、ほぼ同様の形状をしていることがわかる。特に、Si2pスペクトルではSi-N結合(101.8eV) を示すピークが成膜直後及びRTA 処理後にも見られ、かつSi-O結合を示すピークが見られないことから、成膜時及びRTA 処理後においては界面にSi窒化膜が存在していることがわかる。これらのことから、界面のSi窒化膜が、成膜時及びRTA 処理によって引き起こされる基板への酸素拡散に対するバリアとして機能し、その結果、界面酸化反応が抑制されている考えることができる。以上の結果は上述した電気的特性の結果とも一致する。
【００４０】
一方、図１２に示すように、RTO 処理後の場合はSi2pスペクトルにおいて、Si-N結合を示すピークがSi-O結合側へシフトしている。これはRTO 処理によってシリコン基板界面の酸化反応が促進されたためと解釈できる。RTA 処理に比べてRTO 処理は膜中を透過する酸素の量が多いため、Si窒化膜が完全にバリアとしての機能を果たさなかったためと考えられるが、HfO2単体膜の場合( 図７）に比べてそのピーク位置はSi-O結合のピーク位置よりも低エネルギー側にあるため、拡散した酸素は界面のSi窒化膜中に取り込まれていると考えられる。したがって、界面の反応層はSi酸窒化膜であると思われる。
【００４１】
４． HfO2 表面窒化の効果(HfON/SiN 膜) 
HfO2 表面窒化の工程が第２のラジカル窒化工程に該当する。
図１４、図１５、図１６は、Si基板表面及びHfO2表面に窒化処理を施した場合の膜厚約5nm のHfON/SiN膜の成膜直後、RTA 処理後及びRTO 処理後の３つの場合における、それぞれ、C-V 特性（図１４）、J-V 特性（図１５）、及びそれらの特性から得られたCET とリーク電流密度の関係（図１６）を示す。図１６では、HfO2表面へのラジカル窒化の効果を比較検討するために、ラジカル窒化をしないHfO2/SiN膜の場合( 図１１）を重ねて示している。HfO2表面へラジカル窒化処理を加えることで、加えない場合（HfO2/SiN膜）に比べて、成膜直後のリーク電流を３桁程度低減することができた。
【００４２】
先に、ラジカル窒化をしないHfO2/SiN膜について、界面の膜厚約1nm のSi窒化膜にリーク電流低減の効果がないことを述べた（図１１）。このことから、HfO2表面へのラジカル窒化そのものにリーク電流低減の効果あると考えられる。成膜直後のHfON/SiN膜及びHfO2/SiN膜の断面TEM 像から、どちらの試料も結晶化していることが確認された。このことから、リーク電流の低減は結晶粒界に起因したリーク電流というよりは、むしろ、HfO2膜内の欠陥に起因した局所的なリークサイトがラジカル窒化によって修復されることによって生じたものと思われる。また、リーク電流特性において特に注目すべきことは、HfO2の表面をラジカル窒化したHfON/SiN膜のRTO 処理後のCET は、成膜直後のCET とほぼ同一であるにも関わらず、リーク電流は、成膜直後のリーク電流に比べて、更に２桁程度低減されていることである。このHfON/SiN膜のRTO 処理が熱処理工程に該当する。
【００４３】
図１７に、RTO 処理前後のCET を各試料についてまとめたものを示す。RTO 処理に伴うCET の増加量はHfO2膜が約0.6nm 、HfO2/SiN膜が約0.3nm であるのに対し、HfON/SiN膜は約0.1nm であり、明らかに他の試料に比べてCET の増加を抑制していることがわかる。図１８（ａ）、（ｂ）及び（ｃ）に、RTO 処理を施したそれぞれの試料の断面TEM 像を示す。HfO2単体膜の試料のRTO 処理後の界面層膜厚は約2.0nm であり、これは、HfO2/SiN膜の試料をRTO 処理した後の界面層膜厚約0.9nm 、HfON/SiN膜の試料をRTO 処理した後の界面層膜厚約1.1nm と比べると、明らかに厚いことがわかる。熱処理に伴うCET の増加を、界面酸化反応によるものと考えれば、HfO2膜はシリコン基板の窒化処理を施すことによって明らかに界面酸化反応を抑制しているといえる。しかし、RTO 処理後において、HfO2膜の表面を窒化していないHfO2/SiN膜と表面を窒化したHfON/SiN膜を比較した場合、表面を窒化したHfON/SiN膜の方が、界面層膜厚が0.2nm 程厚いことから、界面層膜厚の減少効果は、HfO2層のラジカル窒化の効果とはいい難い。したがって、HfO2膜表面への窒化処理によるCET 増大の抑制効果は界面層膜厚だけでは説明できないことになる。
【００４４】
これらの電気特性の改善を膜の結合状態と合わせて議論する。図１９、２０、２１、２２は、HfO2層の表面をラジカル窒化したHfON/SiN膜の成膜直後、RTA 処理後及びRTO 処理後のXPS によるSi2pスペクトル（図１９）、O1s スペクトル（図２０）を比較したものである。Si2p( 図１９）、O1s(図２０）スペクトルは、RTA 、RTO 処理後においても成膜直後とほぼ同じ形状であることがわかる。また、Si2pスペクトルにおいて成膜直後においてもsub-oxide ピークはSi-N結合より高エネルギー側にシフトしている。このピーク位置は図１２に示すHfO2/SiN膜のRTO 処理後のスペクトルのピーク位置とほぼ一致しており、もはや界面はSi窒化膜でないことを示唆している。図２１に示すN1s スペクトルにて、成膜直後のスペクトルにHf-N結合(396.0eV) を示すピークが確認できる。したがって、Si2pスペクトルのsub-oxide ピークのエネルギーシフトは、HfO2をラジカル窒化することによって、窒素と置換された未結合酸素がシリコン基板との界面へ拡散し、Si酸窒化膜を形成したためと考えられる。しかし、成膜後の熱処理においても、sub-oxide のピーク位置及び信号強度に大きな変化がないことから、それ以降の界面酸化反応は進行していないと思われる。事実、断面TEM 像から、成膜直後とRTO 処理後の界面層膜厚に変化がないことを確認している。
【００４５】
続いて、熱処理が及ぼす膜の結合状態の変化について考察する。Hf4f( 図２２）スペクトルにおいて成膜直後のピークはHfO2ピークよりも低エネルギー側にシフトしている。Hf-N結合エネルギーが15.3eVと報告されていることから、このシフトはHfO2膜中にHf-N結合が混在しているためと考えられる。さらに、Hf4fスペクトルは、RTA 処理、RTO 処理を施すと、この順に、HfO2のスペクトルに近づいていることがわかる。図２１に示すN1s スペクトルにおいては、成膜直後とRTA 処理後では、Hf-N結合を示すピークは存在するもののRTO 処理後にはそのピークが消滅している。これらの結果は、RTO の熱処理によってHf-N結合がHf-O結合へ置換していることを意味している。以上のことから、RTO 処理においても、界面層膜厚をほぼ一定に保っている理由は、以下の通りである。RTO 処理中に、膜中を透過する酸素を、膜内のHf-N結合がHf-O結合へと置換することで酸素を取り込み、シリコン基板との界面へ酸素が拡散することを軽減させている。それにより、界面の酸化反応を抑制したためと考えられる。さらに、HfONの比誘電率は２１と報告されており、HfO2の報告値とほぼ同一であることから、この置換による比誘電率の変化はなく、熱処理後においても、CET がほぼ一定に保たれたと考えられる。
【００４６】
また、XPS による解析からHfO2/SiN膜とHfON/SiN膜のRTO 処理後の構造はどちらもHfO2/SiN膜と考えることができる。RTO 処理後の界面層を同様なSi酸窒化膜が形成されているとして、そのSi酸窒化膜の誘電率を５と仮定すると、RTO 処理後のラジカル窒化していないHfO2/SiN膜の比誘電率は１４．８であるのに対して、RTO 処理後のラジカル窒化したHfON/SiN膜の比誘電率は２４．７であった。さらに、HfON/SiN膜が成膜後とRTO 処理後との場合において、EOT を変化させることなく、リーク電流を低減させるという事実を考慮すると、Hf-N結合を経て、Hf-O結合へ再配置することで形成されるHfO2膜は、置換を解さないHfO2膜に比べて比誘電率が高く、かつ低リークな膜に高品質化されたと考えることができる。RTO 処理後において、HfO2/SiN膜よりもHfON/SiN膜の界面層が厚いにも関わらず、CET が小さいのは上部HfO2膜の高品質化により比誘電率が高くなったのが原因であると考えられる。
【００４７】
このことを、結晶構造を用いて模式的に説明すると次のようになる。まず、HfO2/SiN膜の表面ラジカル窒化処理の効果として、図２３に示すように、HfO2のO 原子の一部がN 原子に置換される。また、HfO2から遊離したO 原子は、一部、シリコン基板の界面に移動する。そして、界面に形成したSiN を酸化し、SiNOを構成する。次に、このラジカル窒化処理されたHfON/SiN膜をRTO 処理すると、図２４に示すように、雰囲気中のO 原子がHfONのN 原子を置換し、HfONはHfO2となる。このとき、HfONから乖離されたN 原子の一部はシリコン基板の界面に移動し、界面に形成されたSiNO窒化し、SiN となり、SiNOから乖離したO 原子は、HfON膜に取り込まれ、HfO2に変化させることに寄与する。
【００４８】
このように、ラジカル窒化処理していないHfO2/SiN膜をラジカル窒化処理して、HfON/SiN膜とし、その後、RTO 処理して、元のラジカル窒化しない状態のHfO2/SiN膜に戻す。しかし、この２つの工程を経る前のHfO2/SiN膜と、２つの工程経たの後のHfO2/SiN膜は、電気的特性が向上し、リーク電流の低下とCET の増加の抑制を実現することができた。
【００４９】
５．結論
シリコン基板をラジカル窒化した後にHfO2膜を形成して、HfO2/SiN膜とした。その後、HfOをラジカル窒化して、HfON/SiN膜を作成した。次に、この膜を酸素雰囲気中の熱処理した(RTO処理) 。このようにして形成された絶縁膜のCET は、1.5nm であり、成膜直後の絶縁膜のCET の1.4nm に対して、0.1nm だけ増加したに過ぎない。一方、シリコン基板をラジカル窒化しない場合には、RTO 処理すると、CET は1.5nm から2.1nm と0.6nm 増加した。また、シリコン基板をラジカル窒化してHfO2膜を形成したHfO2/SiN膜は、RTO 処理すると、CET は1.4nm から 1.7nmへと0.3nm 増加した。このように本発明は、従来例であるシリコン基板をラジカル窒化せずにHfO2膜を形成してRTO 処理した場合に比べて、CET を2.1nm から1.5nm へと、0.6nm 低減させることができた。すなわち、CET を30% 低減できた。また、シリコン基板をラジカル窒化してHfO2膜を形成してRTO 処理した場合に比べて、CET を1.7nm から1.5nm へと0.2nm 低減できた。すなわち、CET を12% 低減できた。本件発明方法による絶縁膜は、リーク電流は、2 ×10-5A/cm2 (VFB-1V)が得られ、従来のシリコン基板をラジカル窒化せずにHfO2膜を形成してRTO 処理した場合のリーク電流と同一であったが、CET を小さくできている分だけ、CET に対するリーク電流は小さくなっている。
【００５０】
上記に考察した事項はO 原子とN 原子との置換によるものであるので、絶縁膜はHfO2膜だけでなく、金属酸化物であれば、上記の考察は成立するものと考えられる。また、基板はラジカル窒化できる半導体であれば良いと考えられる。したがって、本発明において、絶縁膜はHfO2膜だけに限定されず、半導体はシリコンだけに限定されず、課題を解決するための手段の欄において例示した高誘電率を有する多数の金属酸化物など、基板として任意の半導体を用いることができる。
【産業上の利用可能性】
【００５１】
本発明は、ゲート絶縁膜を用いたMOS 、MIS 型のFET 及びその製造方法に用いることができ、特に、低電圧化と低いリーク電流を実現するのに有効である。例えば、携帯電話に待ち受け時間を飛躍的に向上させることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の具体的な実施例に係るトランジスタの構成を示した断面図。
【図２】ラジカル窒化装置を示した構成図。
【図３（ａ）】本発明の具体的な実施例に係る絶縁膜の各形成工程とその条件を示した説明図。
【図３（ｂ）】Si基板をラジカル窒化することなく、その上にHfO2膜形成した試料の断面図。
【図３（ｃ）】Si基板をラジカル窒化して、ラジカル窒化されたSi基板上にHfO2膜形成した試料の断面図。
【図３（ｄ）】Si基板をラジカル窒化して、ラジカル窒化されたSi基板上にHfO2膜形成し、その後、HfO2膜をラジカル窒化した試料の断面図。
【図４】Si基板上にHfO2膜を形成した試料のC-V 特性を示した特性図。
【図５】Si基板上にHfO2膜を形成した試料のJ-V 特性を示した特性図。
【図６】Si基板上にHfO2膜を形成した試料のCET 及びリーク電流と、成膜状態、RTA 後、RTO 後の処理方法との関係を示した特性図。
【図７】Si 基板上にHfO2膜を形成した試料のXPS スペクトルを示した測定図。
【図８】Si 基板上にHfO2膜を形成した試料のXPS スペクトルを示した測定図。
【図９】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料のC-V 特性を示した特性図。
【図１０】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料のJ-V 特性を示した特性図。
【図１１】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料及びSi基板上にHfO2膜を形成した試料のCET 及びリーク電流と、成膜状態、RTA 後、RTO 後の処理方法との関係を示した特性図。
【図１２】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料のXPS スペクトルを示した測定図。
【図１３】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料のXPS スペクトルを示した測定図。
【図１４】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のC-V 特性を示した特性図。
【図１５】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のJ-V 特性を示した特性図。
【図１６】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料及びSi基板の表面をラジカル窒化して、その表面上にHfO2膜を形成した試料のCET 及びリーク電流と、成膜状態、RTA 後、RTO 後の処理方法との関係を示した特性図。J-V 特性を示した特性図。
【図１７】HfO2、HfO2/SiN、HfON/SiNの各試料におけるRTO 処理前後のCET を示した測定図。
【図１８】HfO2、HfO2/SiN、HfON/SiNの各試料のRTO 処理後の断面の構造を示したTEM 写真。
【図１９】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のXPS スペクトルを示した測定図。
【図２０】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のXPS スペクトルを示した測定図。
【図２１】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のXPS スペクトルを示した測定図。
【図２２】Si基板の表面をラジカル窒化して、その表面上にHfO2膜を形成し、そのHfO2膜をラジカル窒化した試料のXPS スペクトルを示した測定図。
【図２３】本発明方法によるHfO2膜のラジカル窒化による効果を示した説明図。
【図２４】本発明方法によるHfO2膜のラジカル窒化した後RTO 処理した場合の効果を示した説明図。
【符号の説明】
【００５３】
１１…Si基板
１５…絶縁膜
１６…ゲート
１９…電極
５０…ラジカル窒化装置
【図１】
2006040977.tif 000003
【図２】
2006040977.tif 000004
【図３（ａ）】
2006040977.tif 000005
【図３（ｂ）】
2006040977.tif 000006
【図３（ｃ）】
2006040977.tif 000007
【図３（ｄ）】
2006040977.tif 000008
【図４】
2006040977.tif 000009
【図５】
2006040977.tif 000010
【図６】
2006040977.tif 000011
【図７】
2006040977.tif 000012
【図８】
2006040977.tif 000013
【図９】
2006040977.tif 000014
【図１０】
2006040977.tif 000015
【図１１】
2006040977.tif 000016
【図１２】
2006040977.tif 000017
【図１３】
2006040977.tif 000018
【図１４】
2006040977.tif 000019
【図１５】
2006040977.tif 000020
【図１６】
2006040977.tif 000021
【図１７】
2006040977.tif 000022
【図１８】
2006040977.tif 000023
【図１９】
2006040977.tif 000024
【図２０】
2006040977.tif 000025
【図２１】
2006040977.tif 000026
【図２２】
2006040977.tif 000027
【図２３】
2006040977.tif 000028
【図２４】
2006040977.tif 000029