(57)【要約】【課題】被エッチング層の所望の領域の表面を平坦化し得るエッチング方法を提供する。【解決手段】対となった電界形成用電極１３Ａ，１３Ｂ、及び、対となった電界形成用電極１３Ａ，１３Ｂ間に被エッチング層２０が形成され、且つ、エッチングすべき部分に開口部２２が設けられたレジスト層２１が該被エッチング層２０の表面に形成された基体１０における被エッチング層２０のエッチング方法であって、対となった電界形成用電極１３Ａ，１３Ｂへの異なる電圧の印加によって被エッチング層２０の表面近傍に基体１０の表面と略平行な電界（Ｅ）を生成させることで、エッチング種に基体１０の表面と平行な速度成分を付与した状態で、該エッチング種によって被エッチング層２０をエッチングする。【選択図】  図１
2006041021.tif 000002
【特許請求の範囲】
【請求項１】
対となった電界形成用電極、及び、対となった電界形成用電極間に被エッチング層が形成され、且つ、エッチングすべき部分に開口部が設けられたレジスト層が該被エッチング層の表面に形成された基体における被エッチング層のエッチング方法であって、
対となった電界形成用電極への異なる電圧の印加によって被エッチング層の表面近傍に基体の表面と略平行な電界を生成させることで、エッチング種に基体の表面と平行な速度成分を付与した状態で、該エッチング種によって被エッチング層をエッチングすることを特徴とする被エッチング層のエッチング方法。
【請求項２】
二方向に延びるダイシングラインの内の一方の方向に延びるダイシングラインに相当する基体の部分に電界形成用電極が形成されていることを特徴とする請求項１に記載の被エッチング層のエッチング方法。
【請求項３】
エッチング種は、荷電粒子、又は、ラジカルから成ることを特徴とする請求項１に記載の被エッチング層のエッチング方法。
【請求項４】
対となった電界形成用電極への異なる電圧の印加によって被エッチング層の表面近傍に基体の表面と略平行に生成した電界は、１ボルト／ｃｍ以上であることを特徴とする請求項１に記載の被エッチング層のエッチング方法。
【請求項５】
被エッチング層は、多結晶シリコン粒子の集合から成ることを特徴とする請求項１に記載の被エッチング層のエッチング方法。
【請求項６】
（Ａ）二方向に延びる複数のダイシングラインの内の一方の方向に延びるダイシングラインに相当する基体の部分に電界形成用電極を形成し、二方向に延びるダイシングラインに相当する基体の部分に囲まれた基体の領域に多結晶シリコン粒子の集合から成る多結晶シリコン層を形成した後、エッチングすべき部分に開口部が設けられたレジスト層を該多結晶シリコン層上に形成し、次いで、
（Ｂ）対となった電界形成用電極への異なる電圧の印加によって多結晶シリコン層の表面近傍に基体の表面と略平行な電界を生成させることで、エッチング種に基体の表面と平行な速度成分を付与した状態で、該エッチング種によって多結晶シリコン層をエッチングする、
工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
エッチング種は、荷電粒子、又は、ラジカルから成ることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
対となった電界形成用電極への異なる電圧の印加によって多結晶シリコン層の表面近傍に基体の表面と略平行に生成した電界は、１ボルト／ｃｍ以上であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
基体に形成された多結晶シリコン粒子の集合から成る多結晶シリコン層に形成されたチャネル形成領域及び配線部を備えた半導体装置であって、
配線部を構成する多結晶シリコン層の部分の表面の粗さは、１×１０-8ｍ乃至５×１０-6ｍであり、
配線部を構成する多結晶シリコン層の部分の表面の粗さは、チャネル形成領域を構成する多結晶シリコン層の部分の表面の粗さよりも粗いことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被エッチング層のエッチング方法、半導体装置の製造方法、及び、半導体装置に関する。
【背景技術】
【０００２】
基板上に形成された多結晶シリコン層を用いた電界効果型半導体装置の製造においては、例えば、チャネル形成領域や配線部における電子や正孔といったキャリアの移動度を向上させるために、基板上に形成された非晶質シリコン層や多結晶シリコン層に熱処理を施し、粒径の大きな多結晶シリコン粒子から成る多結晶シリコン層を得る手法が採用されている。また、ゲート電極等との間に絶縁膜を設けるために、多結晶シリコン層を酸化雰囲気中に晒す酸化処理工程や、多結晶シリコン層に対して数百度の絶縁膜堆積工程を実行する場合があるが、これらの処理工程を経ると、多結晶シリコン層の表面の凹凸が非常に大きくなることが知られている。尚、これらの熱処理工程や酸化処理工程、絶縁膜堆積工程を経た多結晶シリコン層を、便宜上、熱処理工程等を経た多結晶シリコン層と呼ぶ場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
熱処理工程等を経た多結晶シリコン層に基づき、薄膜トランジスタ（ＴＦＴ）やキャパシタを形成した場合、係る多結晶シリコン層の表面の凸部（突起部）に電界集中が起こり、絶縁性能が劣化し易い。ＴＦＴにおいて、熱処理工程等を経た多結晶シリコン層の表面上にゲート絶縁膜及びゲート電極を形成した場合、表面に凹凸を有する係る多結晶シリコン層とゲート電極との間の距離は、数十ｎｍもばらつく場合がある。従って、絶縁性能を考慮すると、非常に厚いゲート絶縁膜を形成する必要がある。しかしながら、サブスレッショルド特性の向上のためには、ゲート容量を増加させる、即ち、ゲート絶縁膜を薄くする必要がある。
【０００４】
このように、チャネル形成領域や配線部における電子や正孔といったキャリアの移動度の向上といった観点からは、多結晶シリコン層を粒径の大きな多結晶シリコン粒子から構成することが要求される。即ち、多結晶シリコン層の表面の凹凸は大きくなる。一方、ＴＦＴやキャパシタの絶縁特性の向上、サブスレッショルド特性の向上といった観点からは、多結晶シリコン層の表面は平坦であることが要求される。
【０００５】
尚、ドライエッチング装置において、反応チャンバーの側壁近傍に電極を配置し、反応チャンバー内で基板の表面と概ね同じ方向の電界をこの電極に基づき基板の上方に発生させ、反応チャンバー中のパーティクルをこの電極に捕集させる技術が知られている。しかしながら、被エッチング層の所望の領域において被エッチング層をエッチングしながらその表面を平坦化する技術は、本発明者が調べた限りでは知られていない。
【０００６】
従って、本発明の目的は、例えば、電子や正孔といったキャリアの移動度の向上と、絶縁特性、サブスレッショルド特性の向上といった、被エッチング層あるいは多結晶シリコン層に要求される表面特性が相反する場合であっても、これらの特性を向上させることを可能とする、即ち、被エッチング層の所望の領域の表面を平坦化し得る、被エッチング層のエッチング方法、半導体装置の製造方法、及び、係る半導体装置の製造方法を適用した半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本発明の被エッチング層のエッチング方法は、
対となった電界形成用電極、及び、対となった電界形成用電極間に被エッチング層が形成され、且つ、エッチングすべき部分に開口部が設けられたレジスト層が該被エッチング層の表面に形成された基体における被エッチング層のエッチング方法であって、
対となった電界形成用電極への異なる電圧の印加によって被エッチング層の表面近傍に基体の表面と略平行な電界を生成させることで、エッチング種に基体の表面と平行な速度成分を付与した状態で、該エッチング種によって被エッチング層をエッチングすることを特徴とする。
【０００８】
本発明の被エッチング層のエッチング方法においては、電界形成用電極を形成した後の工程において被エッチング層を形成してもよいし、電界形成用電極と被エッチング層とを同時に形成してもよいし、被エッチング層を形成した後の工程において電界形成用電極を形成してもよい。そして、これらの工程の完了後、エッチングすべき部分に開口部が設けられたレジスト層を被エッチング層の表面に形成する。
【０００９】
本発明の被エッチング層のエッチング方法においては、限定するものではないが、二方向に延びるダイシングライン（スクライブライン）の内の一方の方向に延びるダイシングラインに相当する基体の部分に電界形成用電極が形成されている構成とすることが好ましい。また、被エッチング層は、多結晶シリコン粒子の集合から成る構成とすることが好ましい。
【００１０】
上記の目的を達成するための本発明の半導体装置の製造方法は、
（Ａ）二方向に延びる複数のダイシングライン（スクライブライン）の内の一方の方向に延びるダイシングラインに相当する基体の部分に電界形成用電極を形成し、二方向に延びるダイシングラインに相当する基体の部分に囲まれた基体の領域に多結晶シリコン粒子の集合から成る多結晶シリコン層を形成した後、エッチングすべき部分に開口部が設けられたレジスト層を該多結晶シリコン層上に形成し、次いで、
（Ｂ）対となった電界形成用電極への異なる電圧の印加によって多結晶シリコン層の表面近傍に基体の表面と略平行な電界を生成させることで、エッチング種に基体の表面と平行な速度成分を付与した状態で、該エッチング種によって多結晶シリコン層をエッチングする、
工程を含むことを特徴とする。
【００１１】
本発明の半導体装置の製造方法においては、二方向に延びるダイシングライン（スクライブライン）の内の一方の方向に延びるダイシングラインに相当する基体の部分に電界形成用電極を形成し、二方向に延びるダイシングラインに相当する基体の部分に囲まれた基体の領域に多結晶シリコン粒子の集合から成る多結晶シリコン層を形成するが、多結晶シリコン層を形成した後の工程において電界形成用電極を形成してもよいし、電界形成用電極と多結晶シリコン層とを同時に形成してもよいし、電界形成用電極を形成した後の工程において多結晶シリコン層を形成してもよい。そして、これらの工程の完了後、エッチングすべき部分に開口部が設けられたレジスト層を多結晶シリコン層上に形成する。
【００１２】
本発明の被エッチング層のエッチング方法あるいは本発明の半導体装置の製造方法（以下、これらの方法を総称して、単に、本発明の方法と呼ぶ場合がある）において、エッチング種は、荷電粒子（イオン）、又は、ラジカルから成ることが望ましい。尚、エッチング種は、被エッチング層あるいは多結晶シリコン層のドライエッチングに適したものを適宜選択すればよいが、より具体的には、塩素イオン、塩素ラジカル、臭素イオン、臭素ラジカル、フッ素イオン、フッ素ラジカルを例示することができる。
【００１３】
また、本発明の方法においては、対となった電界形成用電極への異なる電圧の印加によって被エッチング層あるいは多結晶シリコン層（以下、便宜上、被エッチング層及び多結晶シリコン層を総称して、被エッチング層等と呼ぶ場合がある）の表面近傍に基体の表面と略平行に生成した電界は、１ボルト／ｃｍ以上であることが好ましい。この電界の値の上限は、異常な放電が発生しないような値とすればよい。対となった電界形成用電極への異なる電圧の印加においては、直流を用いてもよいし、正弦波あるいは矩形波といった交流を用いてもよい。
【００１４】
上記の目的を達成するための本発明の半導体装置は、
基体に形成された多結晶シリコン粒子の集合から成る多結晶シリコン層に形成されたチャネル形成領域及び配線部を備えた半導体装置であって、
配線部を構成する多結晶シリコン層の部分の表面の粗さは、１×１０-8ｍ乃至５×１０-6ｍであり、
配線部を構成する多結晶シリコン層の部分の表面の粗さは、チャネル形成領域を構成する多結晶シリコン層の部分の表面の粗さよりも粗いことを特徴とする。
【００１５】
本発明の被エッチング層のエッチング方法、本発明の半導体装置の製造方法、あるいは、本発明の半導体装置においては、基体に、電界形成用電極及び被エッチング層等が形成されるが、電界形成用電極及び被エッチング層等は、基体の表面あるいは基体上に、直接、形成されていてもよいし、絶縁層等を介して基体に形成されていてもよい。また、電界形成用電極と被エッチング層等とは、同じ下地上に形成されていてもよいし、異なる下地上に形成されていてもよい。更には、電界形成用電極は、絶縁層に囲まれていてもよいし、絶縁層によって覆われていてもよい。
【００１６】
本発明の方法において、電界形成用電極と被エッチング層等とを同時に形成する場合、電界形成用電極は、被エッチング層を構成する材料と同じ材料から成り、あるいは又、多結晶シリコンから成る。一方、電界形成用電極と被エッチング層等とを異なる工程において形成する場合、電界形成用電極は、被エッチング層を構成する材料と同じ材料から成る構成、あるいは又、多結晶シリコンから成る構成とすることもできるし、電界形成用電極は、被エッチング層を構成する材料と異なる材料から成る構成、あるいは又、多結晶シリコン以外の材料から成る構成とすることもでき、具体的には、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属；これらの金属元素を含む合金あるいは化合物（例えば、ＭｏＷといった合金、ＴｉＮ等の窒化物、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）を挙げることができる。電界形成用電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、ＣＶＤ法やイオンプレーティング法とエッチング法との組合せ；スクリーン印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；レーザアブレーション法；ゾル−ゲル法等を挙げることができる。スクリーン印刷法やメッキ法によれば、直接、電界形成用電極を形成することが可能である。
【００１７】
本発明の被エッチング層のエッチング方法、本発明の半導体装置の製造方法、あるいは、本発明の半導体装置における基体として、シリコン半導体基板、表面に絶縁膜が形成されたシリコン半導体基板、ガラス基板、表面に絶縁膜が形成されたガラス基板、石英基板、表面に絶縁膜が形成された石英基板を例示することができる。
【００１８】
本発明の方法における被エッチング層の形成方法は、ＣＶＤ法、スパッタリング法等の如何なる成膜方法とすることもできる。また、これらの方法と各種の熱処理方法（例えば、ランプアニール法やレーザアニール法、熱伝導アニール法等の如何なるアニール法）との組合せとすることができる。
【００１９】
本発明の方法において、エッチングすべき部分に開口部が設けられたレジスト層は、周知のリソグラフィ技術に基づき得ることができる。
【００２０】
被エッチング層等におけるエッチングすべき部分として、チャネル形成領域を形成すべき被エッチング層等の部分、キャパシタを形成すべき被エッチング層等の部分を例示することができる。
【００２１】
本発明の方法においては、エッチング種に基体の表面と平行な速度成分を付与するが、基体の表面と平行なエッチング種の速度成分をＶH、基体の表面と垂直なエッチング種の速度成分をＶVとしたとき、０≦｜ＶV／ＶH｜≦０．５  を満足することが望ましい。また、被エッチング層等の表面近傍に基体の表面と略平行な電界を生成させるが、被エッチング層等の表面近傍とは、具体的には、被エッチング層等の表面から、例えば、被エッチング層を構成する粒子（例えば多結晶シリコン粒子）の粒径にも依存するが、例えば粒径の１／２以下の範囲内の空間、あるいは、粒径程度以下の範囲内の空間、あるいは、粒径の２倍程度以下の範囲内の空間を指す。生成した電界は基体の表面と略平行であるが、ここで、「略平行」とは、電界の向き（電界のベクトルの方向）と基体の表面との成す角度が、例えば、０±４０（度）以下であることを意味する。あるいは又、対となった電界形成用電極へ印加すべき異なる電圧は、｜ＶV／ＶH｜の値が上記の範囲となるように被エッチング層等の表面近傍に基体の表面と略平行な電界が生成するような電圧とすればよい。更には、対となった電界形成用電極へ印加すべき異なる電圧は、エッチング中、一定の値を保持してもよいし、エッチング中に変化させてもよい。
【００２２】
本発明の被エッチング層のエッチング方法、本発明の半導体装置の製造方法、あるいは、本発明の半導体装置は、例えば、高温ポリシリコンプロセスに基づく液晶表示装置あるいはその製造方法に適用することができる。
【発明の効果】
【００２３】
本発明の被エッチング層のエッチング方法あるいは本発明の半導体装置の製造方法にあっては、対となった電界形成用電極への異なる電圧の印加によって被エッチング層等の表面近傍に基体と略平行な電界を生成させることで、エッチング種に基体の表面と平行な速度成分を付与した状態で、このエッチング種によって被エッチング層等をエッチングする。従って、被エッチング層等は、基体の表面と概ね平行な方向からエッチングされる。その結果、エッチングされた被エッチング層あるいは多結晶シリコン層の表面に平坦性を付与することができる。それ故、例えば、エッチングされた多結晶シリコン層の部分から薄膜トランジスタ（ＴＦＴ）のチャネル形成領域を構成したとき、チャネル形成領域における高移動度を達成しつつ、絶縁特性の劣化防止、サブスレッショルド特性の向上をも達成することができる。また、エッチングされた多結晶シリコン層の部分からキャパシタを構成すれば、絶縁特性の劣化防止を達成することができる。更には、例えば、エッチングされなかった多結晶シリコン層の部分から配線部を構成すれば、低抵抗の配線部を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００２５】
実施例１は、本発明の被エッチング層のエッチング方法、半導体装置の製造方法、及び、半導体装置に関する。実施例１の被エッチング層のエッチング方法あるいは半導体装置の製造方法の概念図を図１に示し、被エッチング層あるいは多結晶シリコン層の模式的な一部端面図を図２の（Ａ）〜（Ｃ）並びに図５に示し、基体等の模式的な平面図を図３の（Ａ）及び（Ｂ）並びに図４の（Ａ）及び（Ｂ）に示し、半導体装置の模式的な一部端面図を図６に示す。尚、図３の（Ｂ）及び図４の（Ａ）においては、被エッチング層２０あるいは多結晶シリコン層２０（以下、便宜上、被エッチング層及び多結晶シリコン層を総称して、被エッチング層等２０と呼ぶ場合がある）を明示するために、被エッチング層等２０に斜線を付した。
【００２６】
実施例１の被エッチング層のエッチング方法は、対となった電界形成用電極１３、及び、対となった電界形成用電極１３間に被エッチング層２０が形成され、且つ、エッチングすべき部分に開口部２２が設けられたレジスト層２１がこの被エッチング層２０の表面に形成された基体１０における被エッチング層２０のエッチング方法である。そして、図４の（Ａ）及び（Ｂ）に示すように、二方向に延びるダイシングライン１１，１２（点線で図示する）の内の一方の方向に延びるダイシングライン１１に相当する基体の部分１０Ａに電界形成用電極１３（１３Ａ，１３Ｂ）が形成されている。実施例１の被エッチング層のエッチング方法にあっては、被エッチング層は多結晶シリコン粒子の集合から成る。
【００２７】
以下、図１、図２の（Ａ）〜（Ｃ）、図３の（Ａ）及び（Ｂ）、図４の（Ａ）及び（Ｂ）、図５、並びに、図６を参照して、実施例１の被エッチング層のエッチング方法及び半導体装置の製造方法を説明するが、エッチング種は荷電粒子（エッチャントであり、具体的には、塩素イオン，Ｃｌ-）である。また、対となった電界形成用電極１３Ａ，１３Ｂへの異なる電圧の印加によって被エッチング層等２０の表面近傍に基体１０の表面と略平行に生成した電界（Ｅ）は、１ボルト／ｃｍ以上である。
【００２８】
［工程−１００］
先ず、図３の（Ａ）及び（Ｂ）に示すように、二方向に延びる複数のダイシングライン１１，１２の内の一方の方向に延びるダイシングライン１１に相当する基体の部分１０Ａに電界形成用電極１３（１３Ａ，１３Ｂ）を形成し、二方向に延びるダイシングライン１１，１２に相当する基体の部分１０Ａ，１０Ｂに囲まれた基体の領域１０Ｃに、多結晶シリコン粒子の集合から成る被エッチング層等２０を形成する。尚、図面においては、６０個の被エッチング層等２０を図示したが、これは例示に過ぎない。
【００２９】
［工程−１００Ａ］
具体的には、表示パネルを製造するために、表面に絶縁膜が形成された石英基板から成る基体１０の上に、ＣＶＤ法にて非晶質シリコン層あるいは多結晶シリコン層を形成した後、この非晶質シリコン層あるいは多結晶シリコン層をパターニングして、二方向に延びるダイシングライン１１，１２に相当する基体の部分１０Ａ，１０Ｂに囲まれた基体の領域１０Ｃにこの非晶質シリコン層あるいは多結晶シリコン層を残す。次いで、この非晶質シリコン層あるいは多結晶シリコン層に対して、ランプアニール法やレーザアニール法といった熱処理を施すことで、粒径の大きな多結晶シリコン粒子から成る被エッチング層等２０を得ることができる（図３の（Ｂ）参照）。
【００３０】
［工程−１００Ｂ］
次いで、全面にレジスト層を形成し、リソグラフィ技術に基づき電界形成用電極１３を形成すべきレジスト層の部分を選択的に除去した後、電界形成用電極１３を形成するためのタングステン（Ｗ）、タンタル（Ｔａ）、タングステンシリサイド（ＷＳｉ2）、モリブデン（Ｍｏ）、不純物を含有したシリコン等から成る導電性材料層をスパッタリング法にて成膜し、その後、レジスト層及びその上の導電性材料層を除去する。こうして、図４の（Ａ）に示すように、所謂リフトオフ法に基づき、ダイシングライン１１に相当する基体の部分１０Ａに電界形成用電極１３（１３Ａ，１３Ｂ）を形成することができる。尚、電界形成用電極１３（１３Ａ，１３Ｂ）には、電圧を印加するためのプルーブを接触させるパッド部が設けられているが、係るパッド部の図示は省略した。
【００３１】
［工程−１１０］
その後、周知のリソグラフィ技術に基づき、エッチングすべき部分に開口部２２が設けられたレジスト層２１を被エッチング層等２０の上に形成する。尚、被エッチング層等２０におけるエッチングすべき部分を、チャネル形成領域を形成すべき被エッチング層等２０の部分、及び、キャパシタを形成すべき被エッチング層等２０の部分とする。
【００３２】
［工程−１２０］
次に、対となった電界形成用電極１３Ａ，１３Ｂへの異なる電圧の印加によって被エッチング層等２０の表面近傍に基体１０の表面と略平行な電界（Ｅ）を生成させることで、エッチング種に基体１０の表面と平行な速度成分を付与した状態で、このエッチング種によって被エッチング層等２０をエッチングする。
【００３３】
対となった電界形成用電極１３Ａ，１３Ｂへ異なる電圧が印加された状態で、荷電粒子（エッチャントであり、具体的には、塩素イオン）であるエッチング種が被エッチング層等２０に近づくと、基体１０の表面と略平行な方向に生成した電界（Ｅ）の影響で、エッチング種は基体１０の表面と略平行な方向に加速される。そして、電界（Ｅ）で加速された速度成分ＶHと、基体１０の法線方向の速度成分ＶVとを合成した値が、被エッチング層等２０へ到達する際のエッチング種の速度となる。それぞれの速度ＶH，ＶVは、エッチング用ガスの供給系の設定や、各種電極に印加する電圧、対となった電界形成用電極１３Ａ，１３Ｂの間隔等に基づき、制御することができる。エッチング種の速度成分ＶVは、通常、被エッチング層等２０に到達するまで一定であり、変動は無い。一方、エッチング種の速度成分ＶHは電界（Ｅ）によって変動する。
【００３４】
そして、この電界（Ｅ）が大きくなると、ＶH≫ＶVとなり、エッチング種の速度成分は横方向成分ＶHが圧倒的に大きくなる。従って、被エッチング層等２０の表面の凸部は、基体１０の表面と略平行な方向からのエッチング種の衝突を受ける結果、エッチングされ、最終的に、被エッチング層等２０の表面の平坦化を達成することができる。
【００３５】
対となった電界形成用電極１３Ａ，１３Ｂへの異なる電圧の印加によって被エッチング層等２０の表面近傍に基体１０の表面と略平行に生成した電界（Ｅ）が１ボルト／ｃｍであると仮定する。この場合、塩素イオンの質量は３５．４５３×１０-27（ｋｇ）であり、電荷量は−１．６×１０-19（クーロン）であるが故に、塩素イオンの加速度は４５０μｍ／ｓ2となる。
【００３６】
具体的には、［工程−１１０］によって得られた基体１０を、図７の（Ａ）に概念図を示すケミカル・ドライ・エッチング装置の反応チャンバー内に搬入してステージ上に載置し、以下の表１に例示するエッチング条件にて被エッチング層等２０をエッチングする。尚、表１に例示するエッチング条件にあっては、対となった電界形成用電極１３Ａ，１３Ｂへの異なる電圧（電界形成用電極１３Ａへ印加する電圧をＶ1、電界形成用電極１３Ｂへ印加する電圧をＶ2とする）の印加（直流電圧の印加）によって被エッチング層等２０の表面近傍（被エッチング層等２０を構成する粒子（多結晶シリコン粒子）の粒径にも依存するが、具体的には、被エッチング層等２０の表面から、例えば、粒径の２倍程度以下の範囲内の真空である空間）に基体１０の表面と略平行に生成した電界Ｅ（電界形成用電極１３Ａと電界形成用電極１３Ｂの中点に位置する被エッチング層等２０の部分の表面からの距離ｄだけ離れた位置における電界Ｅ）は、以下のとおりとなる。
【００３７】
Ｅ＝２Ｌσ／（πε0×４ｄ2＋Ｌ2）
【００３８】
ここで、式の簡素化のため、電界形成用電極１３Ａ，１３Ｂの大きさを無視し、電界形成用電極１３Ａ，１３Ｂの長さを無限としている。尚、「Ｌ」は、電界形成用電極１３Ａと電界形成用電極１３Ｂとの間の距離であり、電界形成用電極１３Ａ、電界形成用電極１３Ｂに電圧Ｖ（ボルト）、−Ｖ（ボルト）を印加したときの表面電荷密度を＋σ，―σとする。電界形成用電極１３Ａ，１３Ｂの表面電荷密度は、電極の材質、印加電圧、断面形状等により電界強度に影響を与えるものである。
【００３９】
更には、生成した電界（Ｅ）は基体１０の表面と略平行であるが、より具体的には、電界（Ｅ）の向き（電界のベクトルの方向）と基体１０の表面との成す角度は、０（度）である。尚、この角度は、２つの電界形成用電極１３Ａ，１３Ｂ間の基体１０の位置に依存して変化し、電界形成用電極１３Ａと電界形成用電極１３Ｂとの中点で０（度）となるが、どちらかの電界形成用電極に偏り、且つ、被エッチング層等２０の表面からの距離ｄが大きくなると増加する。
【００４０】
図７の（Ａ）に概念図を示すケミカル・ドライ・エッチング装置を使用する場合、対となった電界形成用電極１３Ａ，１３Ｂ間に印加する電圧の差は、対となった電界形成用電極１３Ａ，１３Ｂの距離によって異なるが、反応雰囲気中で放電しない、若しくは、基体１０に沿って電流が流れない範囲の電圧とすればよく、最大、数百ボルトの範囲となる。
【００４１】
［表１］
使用ガス        ：Ｏ2／Ｎ2／ＣＣｌ4
エッチング種    ：Ｃｌ-
圧力            ：７０Ｐａ
基体温度        ：１２０゜Ｃ
マイクロ波パワー：９００Ｗ
印加電圧Ｖ1     ：−１ボルト
印加電圧Ｖ2     ：＋１ボルト
【００４２】
あるいは又、［工程−１１０］によって得られた基体１０を、図７の（Ｂ）に概念図に示すリアクティブ・イオン・エッチング（ＲＩＥ）装置の反応チャンバー内に搬入してステージ上に載置し、以下の表２に例示するエッチング条件にて被エッチング層等２０をエッチングする。尚、図７の（Ｂ）に概念図に示すＲＩＥ装置においては、基体１０の法線と平行な方向におけるエッチング種の加速度を制御しつつ、基体１０の表面と平行な方向におけるエッチング種の加速度を制御することが可能であり、被エッチング層等２０に対するエッチング種の衝突角度を制御することが可能となる。ここで、このエッチング装置にあっては、被エッチング層等２０の近傍にはプラズマが存在しており、基体１０の表面と略平行な電界（Ｅ）を発生させるために対となった電界形成用電極１３Ａ，１３Ｂ間に印加する電圧の差を数ボルト乃至１０ボルト程度とすることができるが、プラズマ中には、最大、数百アンペアの電流が発生する。
【００４３】
［表２］
使用ガス        ：Ｏ2／Ｃｌ2
エッチング種    ：Ｃｌ-
圧力            ：１．５Ｐａ
基体温度        ：２５゜Ｃ
マイクロ波パワー：５０Ｗ
ＲＦバイアス    ：８００Ｗ
【００４４】
エッチング開始時の被エッチング層等２０の状態、エッチング途中の被エッチング層等２０の状態、エッチング終了時の被エッチング層等２０の状態を、それぞれ、模式的な一部端面図として、図２の（Ａ）、（Ｂ）及び（Ｃ）に示す。また、エッチング時の基体等の模式的な平面図を図４の（Ｂ）に示すが、図４の（Ｂ）においては、電界（Ｅ）の向きを矢印で表した。尚、対となった電界形成用電極１３Ａ，１３Ｂへ印加すべき異なる電圧を、実施例１においては、エッチング中、一定の値としたが、エッチング中に変化させてもよい。
【００４５】
その後、レジスト層２１をアッシング処理によって除去することで、図５に示すように、チャネル形成領域を形成すべき多結晶シリコン層あるいはエッチング層の部分２０Ａの表面、及び、キャパシタを形成すべき多結晶シリコン層あるいは被エッチング層の部分２０Ｂの表面を平坦化することができる。
【００４６】
尚、図７の（Ａ）に示すケミカル・ドライ・エッチング装置を使用して、対となった電界形成用電極１３Ａ，１３Ｂに何ら電圧を印加することなく、被エッチング層等２０をエッチングすると、図８の（Ａ）に示す状態から等方的なエッチングが進行し、図８の（Ｂ）に示す状態となる。即ち、レジスト層２１によって被覆されていない被エッチング層等２０の部分においては、エッチング前の表面形状のまま後退していき、レジスト層２１の下部における被エッチング層等２０の部分にあっては等方的なエッチングが進行する。一方、図７の（Ｂ）に示すＲＩＥ装置を使用して、対となった電界形成用電極１３Ａ，１３Ｂに何ら電圧を印加することなく、被エッチング層等２０をエッチングすると、図８の（Ａ）に示す状態から異方的なエッチングが進行し、図８の（Ｃ）に示す状態となる。即ち、レジスト層２１によって被覆されていない被エッチング層等２０の部分においてはエッチング前の表面形状のまま後退していき、あるいは又、一層凹凸の度合いを増加しながら後退していく。いずれの場合にあっても、エッチングによって平坦な表面を有する被エッチング層等２０を得ることはできない。
【００４７】
［工程−１３０］
その後、周知の方法に基づき、チャネル形成領域を形成すべき多結晶シリコン層あるいは被エッチング層の部分２０Ａの表面にゲート絶縁膜３１、ゲート電極３２を順次形成し、更に、例えばイオン注入法にてソース／ドレイン領域３３及び配線部を形成することで、チャネル形成領域３４を有するＴＦＴを得ることができる。また、キャパシタを形成すべき多結晶シリコン層あるいは被エッチング層の部分２０Ｂをキャパシタ下部電極とし、その表面にキャパシタ絶縁膜４１、キャパシタ上部電極４２を順次形成することで、キャパシタを得ることができる。
【００４８】
こうして、図６に模式的な一部端面図を示す構造（例えば、液晶表示装置における、高温ポリシリコンプロセスに基づくＴＦＴ）を得ることができる。即ち、基体１０に形成された多結晶シリコン粒子の集合から成る多結晶シリコン層２０に形成されたチャネル形成領域３４及び配線部を備えた半導体装置であって、配線部を構成する多結晶シリコン層の部分の表面の粗さは、１×１０-8ｍ乃至５×１０-6ｍ（例えば、平均値で２×１０-5ｍ）であり、配線部を構成する多結晶シリコン層の部分の表面の粗さは、チャネル形成領域３４を構成する多結晶シリコン層の部分の表面の粗さよりも粗い半導体装置を得ることができる。尚、チャネル形成領域３４を構成する多結晶シリコン層の部分の表面の粗さは、例えば、平均値で２×１０-6ｍである。
【００４９】
［工程−１４０］
次いで、各種の配線層の形成、パッシベーション膜の形成等を行い、更に、二方向に延びる複数のダイシングライン１１，１２に沿って基体１０を切断することで、半導体装置を得ることができる。
【００５０】
このように、配線部にあってはキャリア移動度を高い状態で保つために、多結晶シリコン層を構成する多結晶シリコン粒子の粒径を大きくする。しかしながら、先に説明したように、多結晶シリコン層の表面に大きな凹凸部が存在すると、耐圧が低下し、あるいは、トランジスタの特性が低下する。然るに、チャネル形成領域やキャパシタを形成すべき多結晶シリコン層あるいは被エッチング層の部分２０Ａ，２０Ｂの表面を平坦化することで、耐圧低下や絶縁性能の劣化、トランジスタ特性の低下が発生することを確実に回避することができる。即ち、オン電流が高く、ゲート絶縁膜が薄く、ゲートリークが少なく、優れたサブスレッショルド特性を有するＴＦＴを実現することができるし、リーク電流が少なく、高容量のキャパシタを実現することができる。
【００５１】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した半導体装置の構成、構造、半導体装置の製造プロセス、使用した材料、各種の製造条件等は例示であり、適宜変更することができる。
【図面の簡単な説明】
【００５２】
【図１】図１は、実施例１の被エッチング層のエッチング方法あるいは半導体装置の製造方法の概念図である。
【図２】図２の（Ａ）〜（Ｃ）は、実施例１の被エッチング層のエッチング方法及び半導体装置の製造方法を説明するための被エッチング層あるいは多結晶シリコン層の模式的な一部端面図である。
【図３】図３の（Ａ）及び（Ｂ）は、実施例１の被エッチング層のエッチング方法及び半導体装置の製造方法を説明するための基体等の模式的な平面図である。
【図４】図４の（Ａ）及び（Ｂ）は、図３の（Ｂ）に引き続き、実施例１の被エッチング層のエッチング方法及び半導体装置の製造方法を説明するための基体等の模式的な平面図である。
【図５】図５は、エッチング後の被エッチング層あるいは多結晶シリコン層の模式的な一部端面図である。
【図６】図６は、実施例１の半導体装置の模式的な一部端面図である。
【図７】図７の（Ａ）及び（Ｂ）は、エッチング装置の概念図である。
【図８】図８の（Ａ）〜（Ｃ）は、エッチング種に基体の表面と平行な速度成分を付与しない状態で、このエッチング種によって被エッチング層をエッチングしたときの被エッチング層あるいは多結晶シリコン層の模式的な一部端面図である。
【符号の説明】
【００５３】
１０・・・基体、１１，１２・・・ダイシングライン、１３，１３Ａ，１３Ｂ・・・電界形成用電極、２０・・・被エッチング層あるいは多結晶シリコン層、２０Ａ・・・チャネル形成領域を形成すべき多結晶シリコン層あるいは被エッチング層の部分、２０Ｂ・・・キャパシタを形成すべき多結晶シリコン層あるいは被エッチング層の部分、２１・・・レジスト層、２２・・・開口部、３１・・・ゲート絶縁膜、３２・・・ゲート電極、３３・・・ソース／ドレイン領域、３４・・・チャネル形成領域、４０・・・キャパシタ下部電極、４１・・・キャパシタ絶縁膜、４２・・・キャパシタ上部電極
【図１】
2006041021.tif 000003
【図２】
2006041021.tif 000004
【図３】
2006041021.tif 000005
【図４】
2006041021.tif 000006
【図５】
2006041021.tif 000007
【図６】
2006041021.tif 000008
【図７】
2006041021.tif 000009
【図８】
2006041021.tif 000010