(57)【要約】【課題】  酸化層の電子ドナー層によって炭素ナノチューブがｎ型ドーピングされることで製造工程が容易に、かつ単純化でき、また、通常のｐ型炭素ナノチューブをｎ型炭素ナノチューブに変換させるｎ型ＣＮＴ  ＦＥＴ及びその製造方法を提供する。【解決手段】  基板１０と、基板１０上に相互離隔して形成された電極１３、１４と、基板１０上で電極１３、１４に電気的に連結されるように形成された炭素ナノチューブ１２と、炭素ナノチューブ１２上に形成されたゲート酸化層１５と、ゲート酸化層１５上に形成されたゲート電極１６と、を備え、ゲート酸化層１５は、炭素ナノチューブ１２に電子を提供する電子ドナー原子を含み、炭素ナノチューブ１２は、電子ドナー原子によってｎ型ドーピングされる。【選択図】    図１
2006108653.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に相互離隔して形成された電極と、
前記基板上で前記電極に電気的に連結されるように形成された炭素ナノチューブと、
前記炭素ナノチューブ上に形成されたゲート酸化層と、
前記ゲート酸化層上に形成されたゲート電極と、
を備え、
前記ゲート酸化層は、前記炭素ナノチューブに電子を提供する電子ドナー原子を含み、
前記炭素ナノチューブは、前記電子ドナー原子によってｎ型ドーピングされたことを特徴とするｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項２】
前記ゲート酸化層は、Ｖ族元素を含む酸化物または窒化物をＡＬＤ蒸着したことを特徴とする請求項１に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項３】
前記Ｖ族元素は、ビスマス元素であることを特徴とする請求項２に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項４】
前記酸化物は、ＢＴＳＯであることを特徴とする請求項２に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項５】
導電性基板と、
前記導電性基板上に形成されたゲート酸化層と、
前記ゲート酸化層上に相互離隔して形成された電極と、
前記ゲート酸化層上で前記電極に電気的に連結されるように形成された炭素ナノチューブと、
を備え、
前記ゲート酸化層は、前記炭素ナノチューブに電子を提供する電子ドナー原子を含み、
前記炭素ナノチューブは、前記電子ドナー原子によってｎ型ドーピングされたことを特徴とするｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項６】
前記ゲート酸化層は、Ｖ族元素を含む酸化物または窒化物をＡＬＤ蒸着したことを特徴とする請求項５に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項７】
前記Ｖ族元素は、ビスマス元素であることを特徴とする請求項６に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項８】
前記酸化物は、ＢＴＳＯであることを特徴とする請求項６または請求項７に記載のｎ型炭素ナノチューブ電界効果トランジスタ。
【請求項９】
基板上に各々離隔された電極を形成する段階と、
前記基板上で前記電極と電気的に連結されるように炭素ナノチューブを形成する段階と、
前記炭素ナノチューブ上に電子ドナー原子が含まれた酸化物または窒化物を蒸着してゲート酸化層を形成する段階と、
前記ゲート酸化層上にゲート電極を形成する段階と、
を含み、
前記電子ドナー原子は、前記炭素ナノチューブをｎ型ドーピングすることを特徴とするｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１０】
前記ゲート酸化層は、Ｖ族元素を含む酸化物または窒化物をＡＬＤ蒸着することを特徴とする請求項９に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１１】
前記Ｖ族元素は、ビスマス元素であることを特徴とする請求項１０に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１２】
前記酸化物は、ＢＴＳＯであることを特徴とする請求項１０に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１３】
導電性基板上に電子ドナー原子が含まれた酸化物または窒化物を蒸着してゲート酸化層を形成する段階と、
前記ゲート酸化層上に各々離隔された電極を形成する段階と、
前記ゲート酸化層上に前記電極と電気的に連結されるように炭素ナノチューブを形成する段階と、
を含み、
前記電子ドナー原子は、前記炭素ナノチューブをｎ型ドーピングすることを特徴とするｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１４】
前記ゲート酸化層は、Ｖ族元素を含む酸化物または窒化物をＡＬＤ蒸着することを特徴とする請求項１３に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１５】
前記Ｖ族元素は、ビスマス元素であることを特徴とする請求項１４に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【請求項１６】
前記酸化物は、ＢＴＳＯであることを特徴とする請求項１４または請求項１５に記載のｎ型炭素ナノチューブ電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ型炭素ナノチューブ電界効果トランジスタ（ｎ型ＣＮＴ  ＦＥＴ：Ｃａｒｂｏｎ  Ｎａｎｏｔｕｂｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）及びその製造方法に係り、より詳細には、炭素ナノチューブに電子を供与する原子（電子ドナー原子）を吸着させて製造したｎ型ＣＮＴ  ＦＥＴ及びその製造方法に関する。
【背景技術】
【０００２】
炭素ナノチューブは、機械的、化学的特性に優れ、数ｎｍまたは数十ｎｍの直径からμｍ単位に長く形成することができ、導電性が高くて電子素子としての応用性に非常に優れている。炭素ナノチューブを多様な素子に応用するための研究が活発に進行しつつあり、現在電界放出素子、光通信分野の光スイッチまたはバイオ素子にも適用されている。
【０００３】
炭素ナノチューブは、アーク放電法、レーザー溶発法、触媒を用いた化学気相蒸着、スクリーンプリンティング、スピンコーティング法により製造されており、現在炭素ナノチューブの製造方法は広く知られている。
【０００４】
炭素ナノチューブをＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのような半導体素子に適用するためには、ｐ型及びｎ型ＭＯＳトランジスタが必要である。一般的に炭素ナノチューブは、ホールドーピング（ｈｏｌｅ−ｄｏｐｉｎｇ：ｐ型ドーピング）になりやすい。
【０００５】
一方、特許文献１には、酸素またはカリウムイオンをドーピングしてｎ型ナノチューブを製造する方法が開示されている。しかし、酸素は、元素として分離することが難しく、カリウムイオンは取扱いが難しい。
【０００６】
特許文献２には、カリウムイオンまたは酸素ドーピングの難点を考慮して他のｎ型ドーピング方法が開示されている。すなわち、ｎ型（ｅｌｅｃｔｒｏｎ−ｄｏｐｉｎｇ：電子ドーピング）炭素ナノチューブを製造するために炭素ナノチューブ上にＳｉＮｘをＰＥＣＶＤ（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ−ｐｈａｓｅｄ  ｄｅｐｏｓｉｔｉｏｎ）で蒸着し、加熱した技術が開示されている。
【特許文献１】米国特許出願公開第２００３／１２２１３３号明細書
【特許文献２】米国特許第６，７２３，６２４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明ではチャンネル領域の炭素ナノチューブ上に電子ドナー原子を含むゲート酸化層を形成することによって、ｎ型ＣＮＴ  ＦＥＴ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的を達成するための本発明のｎ型ＣＮＴ  ＦＥＴは、基板と、前記基板上に相互離隔して形成された電極と、前記基板上で前記電極に電気的に連結されるように形成された炭素ナノチューブと、前記炭素ナノチューブ上に形成されたゲート酸化層と、前記ゲート酸化層上に形成されたゲート電極と、を備え、前記ゲート酸化層は、前記炭素ナノチューブに電子を提供する電子ドナー原子を含み、前記炭素ナノチューブは、前記電子ドナー原子によってｎ型ドーピングされたことを特徴とする。
【０００９】
前記ゲート酸化層は、Ｖ族元素を含む酸化物または窒化物をＡＬＤ蒸着したことが望ましい。
【００１０】
また、前記Ｖ族元素は、ビスマス元素であることが望ましい。
【００１１】
前記酸化物は、ＢＴＳＯ（Ｂｉｓｍｕｔｈ  ｔｉｔａｎｉｕｍ  ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）であることが望ましい。
【００１２】
前記目的を達成するために本発明のｎ型ＣＮＴ  ＦＥＴは、導電性基板と、前記導電性基板上に形成されたゲート酸化層と、前記ゲート酸化層上に相互離隔して形成された電極と、前記ゲート酸化層上で前記電極に電気的に連結されるように形成された炭素ナノチューブと、を備え、前記ゲート酸化層は、前記炭素ナノチューブに電子を提供する電子ドナー原子を含み、前記炭素ナノチューブは、前記電子ドナー原子によってｎ型ドーピングされたことを特徴とする。
【００１３】
前記他の目的を達成するために本発明のｎ型ＣＮＴ  ＦＥＴの製造方法は、基板上に各々離隔された電極を形成する段階と、前記基板上で前記電極と電気的に連結されるように炭素ナノチューブを形成する段階と、前記炭素ナノチューブ上に電子ドナー原子が含まれた酸化物または窒化物を蒸着してゲート酸化層を形成する段階と、前記ゲート酸化層上にゲート電極を形成する段階と、を含み、前記電子ドナー原子は、前記炭素ナノチューブをｎ型ドーピングすることを特徴とする。
【００１４】
前記他の目的を達成するために本発明のｎ型ＣＮＴ  ＦＥＴの製造方法は、導電性基板上に電子ドナー原子が含まれた酸化物または窒化物を蒸着してゲート酸化層を形成する段階と、前記ゲート酸化層上に各々離隔された電極を形成する段階と、前記ゲート酸化層上に前記電極と電気的に連結されるように炭素ナノチューブを形成する段階と、を含み、前記電子ドナー原子は、前記炭素ナノチューブをｎ型ドーピングすることを特徴とする。
【発明の効果】
【００１５】
本発明によるｎ型ＣＮＴ  ＦＥＴ及びその製造方法は、ゲート酸化層の電子ドナー層によって炭素ナノチューブがｎ型ドーピングされるので、製造工程が単純化され、また容易である。
【００１６】
また、通常のｐ型炭素ナノチューブをｎ型炭素ナノチューブに変換させることによって、ｐ型及びｎ型素子を含む論理素子などに有用に用いられる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明によるｎ型ＣＮＴ  ＦＥＴ及びその製造方法についてさらに詳細に説明する。
【００１８】
図１は、本発明の第１実施形態によるｎ型ＣＮＴ  ＦＥＴの断面図である。
【００１９】
図１に示すように、基板１０上に絶縁層１１が形成されている。絶縁層１１上には電極１３、１４に電気的に連結されるように炭素ナノチューブ１２が形成されており、炭素ナノチューブ１２の両端には各々電極１３、１４が形成されている。この電極１３、１４は各々ドレイン領域及びソース領域として作用し、炭素ナノチューブ１２はチャンネル領域として作用する。
【００２０】
絶縁層１１上には、炭素ナノチューブ１２を覆うゲート酸化層１５が形成されており、ゲート酸化層１５上には電極１３、１４間に対応する位置にゲート電極１６が形成されている。
【００２１】
ゲート酸化層１５は、酸化物層または窒化物層として電子ドナー層になる。ゲート酸化層１５は、Ｖ族元素である、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉを含み、望ましくはＡＬＤ（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）工程で形成されたＢＴＳＯ層よりなることが望ましい。ＢＳＴＯ層は、炭素ナノチューブ１２上に蒸着されつつ、ビスマス原子が炭素ナノチューブ１２に電子を与えて炭素ナノチューブ１２の表面をｎドーピングする。したがって、炭素ナノチューブ１２は、ｎ型ドーピングされ、したがって、図１の電子素子は、トップゲート型ｎ型ＣＮＴ  ＦＥＴとなる。
【００２２】
図２は、本発明の第２実施形態によるｎ型ＣＮＴ  ＦＥＴの断面図である。
【００２３】
図２に示すように、導電性基板２０、例えば、高濃度でドーピングされたシリコンウェーハ上にゲート酸化層２１が形成されている。ゲート酸化層２１上には電極２３、２４に電気的に連結されるように炭素ナノチューブ２２が形成されており、炭素ナノチューブ２２の両端には、各々電極２３、２４が形成されている。この電極２３、２４は各々ドレイン領域及びソース領域として作用し、炭素ナノチューブ２２はチャンネル領域として作用する。また、導電性基板２０は、ゲート電極として作用する。
【００２４】
ゲート酸化層２１は、酸化物層または窒化物層として電子ドナー層となる。ゲート酸化層２１は、Ｖ族元素である、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉを含み、望ましくはＡＬＤ工程で形成されたＢＴＳＯ層よりなることが望ましい。炭素ナノチューブ２２は、ＢＴＳＯ層上に配置されつつ、ビスマス原子が炭素ナノチューブ２２に電子を与えて炭素ナノチューブ２２の表面をｎドーピングさせる。したがって、炭素ナノチューブ２２は、ｎ型ドーピングされ、したがって、図２の電子素子は、ボトムゲート型ｎ型ＣＮＴ  ＦＥＴとなる。
【００２５】
図３及び図４は、各々ＢＴＳＯ蒸着前及び蒸着後のＣＮＴ  ＦＥＴのＩ（電流）−Ｖ（電圧）特性曲線を示したものである。
【００２６】
図３に示すように、ＢＴＳＯ蒸着前に炭素ナノチューブは薄くｐ型ドーピング（ｓｌｉｇｈｔｌｙ  ｐ−ｄｏｐｉｎｇ）されている。ドレイン電極及びソース電極に電圧Ｖｄｓを印加し、ゲートバイアス電圧をマイナス方向に印加した時、トランジスタがターンオンされた。これはｐ型特性を示している。
【００２７】
図４に示すように、ＢＴＳＯ蒸着後に炭素ナノチューブはｎ型ドーピングされている。ドレイン電極及びソース電極に電圧Ｖｄｓを印加し、ゲートバイアス電圧をプラス方向に印加した時、トランジスタがターンオンされた。これはｎ型特性を示している。したがって、ＢＴＳＯ蒸着で炭素ナノチューブがｎ型ドーピングされたことを示す。
【００２８】
図５Ａないし図５Ｅは、本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【００２９】
まず、図５Ａに示すように、基板３０上に絶縁層３１、例えば、酸化物層を形成する。基板３０が不導体である場合には絶縁層３１を省略できる。
【００３０】
図５Ｂに示すように、絶縁層３１上に導電層を形成した後、導電層をパターニングして相互離隔されたドレイン電極３３及びソース電極３４を形成する。
【００３１】
図５Ｃに示すように、絶縁層３１上にドレイン電極３３、ソース電極３４と連結されるように炭素ナノチューブ３２を成長させるか、またはスクリーンプリンティング、スピンコーティングなどの公知の方法を使用して絶縁層３１上に炭素ナノチューブ３２を形成する。このような炭素ナノチューブ３２はｐ型性質を有する。
【００３２】
図５Ｄに示すように、炭素ナノチューブ３２上にゲート酸化層３５を蒸着する。例えばゲート酸化層３５は３００℃でＢＴＳＯをＡＬＤ工程で蒸着する。酸素ソースとしては水蒸気を使用できる。このようにビスマス層を蒸着すれば、ビスマス層の電子が炭素ナノチューブ３２の表面に吸着されつつ、炭素ナノチューブ３２をｎ型ドーピングする。このようにゲート酸化層３５を電子ドナー層としても用いるので、ｎ型ドーピング工程が単純化されて、容易になる。
【００３３】
一方、ゲート酸化層３５として酸化物層を形成したが、必ずしもこれに限定されるものではない。ゲート酸化層３５は、Ｖ族元素であるＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉのうち、何れか１つの原子層を含む層として形成できる。
【００３４】
図５Ｅに示すように、ドレイン電極３３及びソース電極３４間のゲート酸化層３５上にゲート電極３６を形成する。ゲート電極３６は、パターニング工程で形成される。
【００３５】
図６Ａないし図６Ｃは、本発明の第４実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【００３６】
まず図６Ａに示すように、導電性基板４０、例えば、高濃度でドーピングされたシリコン基板上にゲート酸化層４１を蒸着する。例えばゲート酸化層４１は３００℃でＢＴＳＯをＡＬＤ工程で蒸着する。酸素ソースとしては水蒸気を使用できる。
【００３７】
図６Ｂに示すように、ゲート酸化層４１上に導電層を形成した後、導電層をパターニングして相互離隔されたドレイン電極４３及びソース電極４４を形成する。
【００３８】
図６Ｃに示すように、ゲート酸化層４１上にドレイン電極４３、ソース電極４４と連結させるように炭素ナノチューブ４２を成長させるか、またはスクリーンプリンティング、スピンコーティングなどの公知の方法を使用してゲート酸化層４１上に炭素ナノチューブ４２を形成する。ｐ型炭素ナノチューブ４２はゲート酸化層４１のビスマス層の電子が表面に吸着されつつ、炭素ナノチューブ４２はｎ型ドーピングされる。
【００３９】
ゲート酸化層４１は、Ｖ族元素であるＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉのうち、何れか１つの原子層を含む層として形成できる。
【００４０】
上記した説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈しなければならない。したがって、本発明の範囲は、説明された実施形態によって決まるものではなく、特許請求の範囲に記載された技術的思想によってのみ決まるべきである。
【産業上の利用可能性】
【００４１】
本発明は、ｎ型ＣＮＴ  ＦＥＴ及びその製造方法に関連した技術分野に好適に適用されうる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態によるｎ型ＣＮＴ  ＦＥＴの断面図である。
【図２】本発明の第２実施形態によるｎ型ＣＮＴ  ＦＥＴの断面図である。
【図３】ＢＴＳＯ蒸着前のｐ型ＣＮＴ−ＦＥＴのＩ−Ｖ特性曲線を示す図面である。
【図４】ＢＴＳＯ蒸着後のｎ型ＣＮＴ−ＦＥＴのＩ−Ｖ特性曲線を示す図面である。
【図５Ａ】本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図５Ｂ】本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図５Ｃ】本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図５Ｄ】本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図５Ｅ】本発明の第３実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図６Ａ】本発明の第４実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図６Ｂ】本発明の第４実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【図６Ｃ】本発明の第４実施形態によるｎ型ＣＮＴ  ＦＥＴの製造方法を段階別に説明する図面である。
【符号の説明】
【００４３】
１０、３０  基板
１１、３１  絶縁層
１２、２２、３２、４２  炭素ナノチューブ
１３、２３、３３、４３  ドレイン電極
１４、２４、３４、４４  ソース電極
１５、２１、３５、４１  ゲート酸化層
１６、３６  ゲート電極
２０、４０  導電性基板
【図１】
2006108653.tif 000003
【図２】
2006108653.tif 000004
【図３】
2006108653.tif 000005
【図４】
2006108653.tif 000006
【図５Ａ】
2006108653.tif 000007
【図５Ｂ】
2006108653.tif 000008
【図５Ｃ】
2006108653.tif 000009
【図５Ｄ】
2006108653.tif 000010
【図５Ｅ】
2006108653.tif 000011
【図６Ａ】
2006108653.tif 000012
【図６Ｂ】
2006108653.tif 000013
【図６Ｃ】
2006108653.tif 000014