(57)【要約】【課題】高信頼性の表示装置を提供することを目的とする。【解決手段】基板上にＩＣと、前記ＩＣと同じ高さを有する基板間隔を調整する層とを有することを特徴とする。また、基板上にＩＣを含む第１の層（材料層）と、ＩＣを含む第１の層（材料層）と同じ高さを有する第２の層（材料層）が設けられていることを特徴とする。このような構造とすることにより、対向基板を傾きなく配置することが可能になり、十分な封止を行うことができる。【選択図】図２
2006184879.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＩＣを含む第１の層と、前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられていることを特徴とする表示装置。
【請求項２】
基板上の一辺にＩＣを含む第１の層が設けられ、少なくとも他の一辺には前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられていることを特徴とする表示装置。
【請求項３】
基板上の一辺にＩＣを含む第１の層が設けられ、他の全ての辺には前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられていることを特徴とする表示装置。
【請求項４】
基板上にＩＣを含む第１の層が設けられ、前記ＩＣを含む第１の層と同じ高さを有する第２の層が前記基板の角部に設けられていることを特徴とする表示装置。
【請求項５】
基板上にＩＣを含む第１の層と、前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられており、
前記ＩＣを含む第１の層と前記第２の層は前記基板及び、前記基板と同じ大きさ又は同じ形の基板との間に挟まれていることを特徴とする表示装置。
【請求項６】
基板上の一辺にＩＣを含む第１の層が設けられ、少なくとも他の一辺には前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられ、
前記ＩＣを含む第１の層と前記第２の層は前記基板及び、前記基板と同じ大きさ又は同じ形の基板との間に挟まれていることを特徴とする表示装置。
【請求項７】
基板上の一辺にＩＣを含む第１の層が設けられ、他の全ての辺には前記ＩＣを含む第１の層と同じ高さを有する第２の層が設けられ、
前記ＩＣを含む第１の層と前記第２の層は前記基板及び、前記基板と同じ大きさ又は同じ形の基板との間に挟まれていることを特徴とする表示装置。
【請求項８】
基板上にＩＣを含む第１の層が設けられ、前記ＩＣを含む第１の層と同じ高さを有する第２の層が前記基板の角部に設けられ、
前記ＩＣを含む第１の層と前記第２の層は前記基板及び、前記基板と同じ大きさ又は同じ形の基板との間に挟まれていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、前記ＩＣは前記基板とＣＯＧ法又はＣＯＰ法によって接続されていることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、前記第２の層はチップコンデンサを有することを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項において、前記第２の層はチップ抵抗を有することを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項において、前記第２の層はＩＣを有することを特徴とする表示装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、前記第２の層は、ガラス、プラスチックフィルム、Ｓｉのいずれか一を含むことを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、前記第２の層は成膜されたものであることを特徴とする表示装置。
【請求項１５】
請求項１乃至請求項１４のいずれか一項において、前記第２の層は、基板間隔を調整する層を含むことを特徴とする表示装置。
【請求項１６】
請求項１乃至請求項１５のいずれか一項において、前記ＩＣを含む第１の層は、ＩＣをシール材で覆った構成であることを特徴とする表示装置。
【請求項１７】
基板上に、電圧供給線と、前記電圧供給線に接続された駆動回路と、チップコンデンサとを有し、
前記チップ抵抗は前記電圧供給線と別の配線との間に接続されていることを特徴とする表示装置。
【請求項１８】
請求項１７において、前記別の配線は第２の電圧供給線であることを特徴とする表示装置。
【請求項１９】
基板上に、電圧供給線と、信号線と、前記電圧供給線及び前記信号線に接続された駆動回路と、チップ抵抗とを有し、
前記チップ抵抗は前記電圧供給線と前記信号線との間に接続されていることを特徴とする表示装置。
【請求項２０】
基板上に、信号線と、前記信号線に接続された駆動回路と、チップ抵抗とを有し、
前記チップ抵抗は前記信号線に直列に挿入されていることを特徴とする表示装置。
【請求項２１】
請求項１７乃至請求項２０のいずれか一項において、前記駆動回路はＩＣチップからなることを特徴とする表示装置。
【請求項２２】
請求項２１において、前記駆動回路は前記基板とＣＯＧ法又はＣＯＰ法によって接続されていることを特徴とする表示装置。
【請求項２３】
請求項１乃至請求項２２のいずれか一項に記載の表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などをチップオングラス（以下ＣＯＧという）等の方法により実装した表示装置に関する。ガラス基板への電気的な接続にはＩＣに形成された半田バンプを基板上に形成された端子パッドに位置合わせした後に、両者を密接させ半田バンプを加熱溶融させて行われる。もしくは、ＩＣから出た端子と基板上の端子とをワイヤで接続する、いわゆるワイヤボンディング法により接続される。また本発明はＩＣをこれらの方法で実装した表示素子封止構造に関するものである。
【背景技術】
【０００２】
携帯電話やＰＤＡ、デジタルカメラなどには低消費電力化、小型化、軽量化、多機能化等が要求されている。そこで携帯電話やＰＤＡ、デジタルカメラなどに搭載されるディスプレイにおいてはドライバＩＣをいわゆるＴＦＴ基板上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）等の方法で直接実装するというケースが増えてきている（例えば特許文献１参照）。
【特許文献１】特許第２５５３９５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、ＩＣをドライバとして基板上に実装した場合、ドライバＩＣ自体が一定の高さを有しているためにドライバＩＣを実装した部分と、ドライバＩＣを実装していない部分で基板上に高低差が生じてしまう。図１にドライバＩＣ１０３を基板１０１に実装したときの基板断面図を示す。なお、図中の１０２は画素領域を示す。表示素子装置は２枚の基板で表示素子を狭持するという構造を有しており、基板１０１と対向基板１０６を張り合わせる際には均一な間隔を維持して対向基板を配置し、シール材で接着することで封止を行う。この時、基板１０１と対向基板１０６との間隔が均一でないと対向基板が図５の矢印のように傾き、水平に配置されないので封止がうまくできない。これは薄膜トランジスタ（ＴＦＴ）が基板上に形成されていない基板を用いた表示装置（パッシブ型の表示装置）でも同じである。
【０００４】
表示装置の封止が不十分な場合、表示素子の劣化原因となり歩留まり低下につながる。特に有機ＥＬ（エレクトロルミネッセンス）素子などは化学的に不安定であるため酸素や水分に触れると直ぐに劣化してしまう。このため外部からの空気や湿気の侵入を抑えるための封止構造が重要になる。また、封止領域より外にＩＣを配置すると額縁が大きくなってしまう。このため表示領域を大きくできない、モジュールの小型化ができない等の問題もある。
【課題を解決するための手段】
【０００５】
本発明はこの課題を解決するものであり、基板間隔制御のために基板間隔を調整する層（スペーサ層）をパネル内に配置する構造である。すなわち、ＩＣと同じ高さを有し、基板間隔を調整する層（スペーサ層）を同一基板上に設けるというものである。ここで、ＩＣの高さとは、ＩＣを基板に実装した場合の基板面からＩＣの上面までの高さを言うものとする。また、基板間隔を調整する層の高さとは、基板間隔を調整する層を基板に実装した場合の基板面から基板間隔を調整する層の上面までの高さを言うものとする。なお、本発明において、同じ高さとは、厳密に同じ高さのみに限られない。具体的には、基板間隔を調整する層（スペーサ層）はＩＣと概ね同じ高さを有するものでよいが、基板間隔を調整する層（スペーサ層）の高さはＩＣの高さの±０．３ｍｍ以内であることが好ましい。さらに、シール材等を用いる封止領域に、ＩＣや、基板間隔を調整する層を配置する場合には、シール材等の高さも考慮に入れる必要がある。この場合、ＩＣやシール材等を含めて、ＩＣを含む第１の層（材料層）と呼び、基板間隔を調整する層やシール材等を含めて、第２の層（材料層）と呼ぶこととする。第２の層（材料層）の高さはＩＣを含む第１の層（材料層）の高さの±０．３ｍｍ以内であることが好ましい。このような構造をとることで対向基板を傾きなく配置することが可能になり、十分な封止を行うことができる。その結果、表示素子の耐久性及び、信頼性の向上や長寿命化などに寄与する。
【０００６】
ドライバＩＣを表示装置の封止領域に実装すると、いわゆる額縁の狭い（狭額縁）パネルを構成することが可能であり、シール材によるＩＣの保護も期待できる。ＩＣ自体はパッケージがなされているが、パッケージをすることでＩＣチップ単体よりもＩＣのサイズが大きくなってしまう。ＣＯＧ法などで実装するＩＣには小型化が求められていることから、将来的にパッケージレスＩＣを実装するようになった場合、ＩＣをパネルの封止領域に配置することによりシール材がＩＣチップ保護の役目を果たすことが可能である。この場合には、シール材等がＩＣを覆うように封止領域を形成すると良い。少なくとも、ＩＣの幅に対してシール材を含む封止領域の幅を広く取ることで、ＩＣの側面をシール材で覆い、ＩＣを保護することができる（図２（Ｂ））。ＩＣの幅は、封止領域の幅より狭いものであれば良いが、一例としては２ｍｍ以上３ｍｍ以下、他の例としては、１ｍｍ以上２．５ｍｍ以下、さらに別の例としては、０．５ｍｍ以上１．５ｍｍ以下のように、さまざまな幅のＩＣに対して適用することができる。もちろん、ＩＣの上下面を保護するように封止領域を形成してもよい。
【０００７】
基板間隔を調整する層（スペーサ層）または第２の層（材料層）を配置する場所としてもパネルの封止領域が望ましい。通常、表示装置はパネルの端４辺で封止を行うため、基板間隔を調整する層（スペーサ層）または第２の層（材料層）をその封止領域に配置すると十分に本発明の効果が発揮される。図２に基板１と対向基板６を張り合わせた本発明のパネルの断面図を示す。ＩＣ３と同程度の高さを持つ基板間隔を調整する層（スペーサ層）４を、画素領域２を挟んで配置したものである。封止領域はＩＣ３、基板間隔を調整する層（スペーサ層）４が設けられているパネルの周辺部や端辺に、シール材７を用いて形成される。図２（Ａ）に示すように、シール材７を用いる場合には、ＩＣ３と、基板間隔を調整する層（スペーサ層）４を同程度の高さとするだけではなく、シール材を含めた高さが同じとなるように調整する必要がある。具体的には、基板間隔を調整する層（スペーサ層）とシール材とを合わせた高さ（つまり、材料層の高さ）は、ＩＣとシール材とを合わせた高さ（つまり、ＩＣを含む材料層の高さ）の±０．３ｍｍ以内であることが好ましい。また、ＩＣは、一般的なドライバＩＣのみに限られず、その他の機能を有するものであっても良い。
【０００８】
本発明の構成は、基板上にＩＣを含む第１の層（材料層）と、ＩＣを含む第１の層（材料層）と同じ高さを有する第２の層（材料層）が設けられていることを特徴とする。また、基板上の一辺にＩＣを含む第１の層（材料層）が設けられ、少なくとも他の一辺には前記ＩＣを含む第１の層（材料層）と同じ高さを有する第２の層（材料層）が設けられている構成としてもよい。さらに、ＩＣを含む第１の層（材料層）と前記第２の層（材料層）は基板及び、基板と同じ大きさ又は同じ形の基板との間に挟まれていてもよい。上記構成において、ＩＣは基板とＣＯＧ法又はＣＯＰ法によって接続されていてもよく、第２の層（材料層）はチップコンデンサ、チップ抵抗、ＩＣ等のいずれかを有していてもよい。また、第２の層（材料層）は、ガラス、プラスチックフィルム、Ｓｉのいずれかを含んでいてもよく、成膜されたものであってもよい。第２の層（材料層）内に、基板間隔を調整する層を有する構成とすることもできる。ＩＣを含む第１の層（材料層）は、ＩＣをシール材で覆った構成として、ＩＣを保護することも可能である。
【０００９】
また、本発明の他の構成は、基板上に、電圧供給線と、電圧供給線に接続された駆動回路と、チップコンデンサとを有し、チップ抵抗は電圧供給線と別の配線との間に接続されていることを特徴とする。上記構成において、別の配線は第２の電源供給線であってもよい。また、他の構成として、基板上に、電圧供給線と、信号線と、電圧供給線及び信号線に接続された駆動回路と、チップ抵抗とを有し、チップ抵抗は電圧供給線と信号線との間に接続されていてもよい。また、基板上に、信号線と、信号線に接続された駆動回路と、チップ抵抗とを有し、チップ抵抗は信号線に直列に挿入されている構成としてもよい。上記構成において、駆動回路はＩＣチップからなる構成でも良く、駆動回路は前記基板とＣＯＧ法又はＣＯＰ法によって接続されていてもよい。本発明によって、上記構成の表示装置を有することを特徴とした電子機器を提供することができる。
【発明の効果】
【００１０】
以上、詳細に説明したようにＣＯＧ法等で基板上にドライバＩＣを接続、実装した表示装置において、基板間隔を調整する層（スペーサ層）または第２の層（材料層）を基板上に配置することで高低差を制御し、対向基板を傾きなく配置することができる。よって接合精度の高い封止を行うことが可能である。その結果、外部からの空気や湿気の侵入を防ぐことで耐久性、信頼性の高い、長寿命な表示素子となる。また、ドライバＩＣを表示装置の封止領域に実装すると、額縁の狭い（狭額縁）パネルを構成することが可能である。さらに、ドライバＩＣをシール材等によって保護することも可能である。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、図２〜４等を用いて本発明の実施の形態について説明する。まず、基板１については、ＣＯＧ法でＩＣ３を接続や実装する場合、一般的にガラス基板となる。しかし本発明では、基板１はガラス基板のみならずプラスチック基板、Ｓｉウェハなどであっても適用可能である。なおプラスチック基板上の電極端子に直接ＩＣ３を接続する場合はＣＯＰ法（Ｃｈｉｐ  Ｏｎ  Ｐｌａｓｔｉｃ、チップオンプラスチック）となる。
本発明では基板１の材質に関係なく、基板１上に基板間隔を調整する層（スペーサ層）４を設けることが可能である。
【００１２】
次に、ＩＣ３について説明する。ＩＣ３は汎用性のあるものでよい。ＩＣのパッケージは小型で実装しやすくなっているものが望ましい。または、ＩＣチップ単体であってもよい。基板１とＩＣ３の電気的な接合は、ＩＣに形成された半田バンプを基板上に形成された端子パッドに位置合わせした後に、両者を密接させ半田バンプを加熱溶融させて行われる。もしくは、ＩＣから出た端子と基板上の端子とをワイヤで接続する、いわゆるワイヤボンディング法により接続される。ＩＣ３を配置する場所については、ＩＣ３をパネルの封止領域に配置すると、額縁の狭い（狭額縁）パネルを構成することが出来、シール材７がＩＣ保護の役目を果たすことが可能である。ＩＣをシール材７によって保護する場合には、シール材７がＩＣ３を覆う構成にすれば良い。少なくとも、ＩＣの幅に対してシール材７の幅を広く取ることで、ＩＣの側面をシール材で覆い、ＩＣを保護することができる（図２（Ｂ））。ＩＣ３の幅は、シール材７の幅より狭いものであれば良いが、一例としては２ｍｍ以上３ｍｍ以下、他の例としては、１ｍｍ以上２．５ｍｍ以下、さらに別の例としては、０．５ｍｍ以上１．５ｍｍ以下のように、さまざまな幅のＩＣに対して適用することができる。もちろん、ＩＣの上下面を保護するように封止領域を形成してもよい。
【００１３】
基板間隔を調整する層（スペーサ層）４は高低差を制御し、対向基板６を傾きなく配置することができるものであれば何でもよい。例えばガラス、プラスチックフィルム、金属フィルム、Ｓｉ基板、ＩＣ等を用いることができる。またＣＶＤ法、スピンコート法などで成膜して形成してもよい。この場合、酸化珪素膜、窒化珪素膜などの絶縁膜、金属膜、半導体膜を形成できる。
【００１４】
基板間隔を調整する層（スペーサ層）４はＩＣ３を実装したとき、基板１上に生じる高低差と同じ高さを持つものが望ましい。コストを考えなければＩＣ３と同じＩＣを形成することもできる。また基板間隔を調整する層（スペーサ層）４はＩＣと概ね同じ高さを有するものでもよい。基板間隔を調整する層（スペーサ層）４の高さはＩＣ３の高さの±０．３ｍｍ以内であることが好ましい。さらに好ましくは、基板間隔を調整する層（スペーサ層）の高さがＩＣ３の高さの±０．０５ｍｍ以内であるものが良い。図２（Ａ）に示すように、シール材７を用いる場合には、ＩＣ３と、基板間隔を調整する層（スペーサ層）４を同程度の高さとするだけではなく、シール材を含めた高さが同じとなるように調整する必要がある。具体的には、基板間隔を調整する層（スペーサ層）とシール材とを合わせた高さ（つまり、材料層の高さ）は、ＩＣとシール材とを合わせた高さ（つまり、ＩＣを含む材料層の高さ）の±０．３ｍｍ以内であることが好ましい。
【００１５】
基板間隔を調整する層（スペーサ層）４は高低差を制御する以外に電気的な機能を有するものであってもよい。その場合、基板間隔を調整する層（スペーサ層）４はＩＣよりも高さが低くてもよい。図６のように電源の保持容量として機能するチップコンデンサ（モノリシックコンデンサともいう）９を接続端子１１に接続された配線１０上に配置することもできる。チップコンデンサ９は高低差を制御する層として機能すると同時に、電源を安定化する保持容量としても機能する。例えば、電源線Ｖｄｄと電源線Ｖｓｓを介してチップコンデンサ９を配置した場合、チップコンデンサ９は二つの配線間の保持容量として働き、電源Ｖｄｄと電源Ｖｓｓの安定化が期待できる。チップコンデンサの高さは一般的に０．６〜１．０ｍｍ程度であり、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  ＰａｃｋａｇｅあるいはＣｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と呼ばれるチップサイズに近いパッケージがなされたＩＣの高さは１．０ｍｍ以下である。ＩＣの高さにあわせてチップコンデンサを選べば高低差をＩＣの高さの±０．１ｍｍ以内に抑えることが可能である。なお、このような電気的な機能をもつ基板間隔を調整する層（スペーサ層）４としてはチップ抵抗などでもよい。
【００１６】
ここで、特に、チップコンデンサやチップ抵抗を用いる場合について説明する。
【００１７】
チップコンデンサは、ある電圧供給線と他の配線の間に設ける。ここで、電圧供給線とは、何らかの電位を供給する配線であればよく、例として、電源線やグラウンド線などが挙げられるが、特にこれらには限定されない。他の配線としては、ある電圧供給線以外であれば特に限定は無く、たとえば、専用の配線を設けてもよく、別の電圧供給線を使ってもよい。チップ抵抗は、信号線と電圧供給線の間に設けてもよく、または、信号線に直列に挿入してもよい。さらに、チップコンデンサとチップ抵抗を組み合わせて使ってもよい。
【００１８】
チップコンデンサは、電源線（Ｖｄｄ線など）やグラウンド線（Ｖｓｓ線、ＧＮＤ線）など、一定の電位を供給しつづける配線に付けることが望ましい。これらの、電荷を多く消費する配線にチップコンデンサを配置することにより、その配線に接続された回路が大きな電流を消費する状況になったときに、コンデンサに蓄積された電荷を用いて、素早く電流を供給することが出来るからである。つまり、コンデンサに蓄積された電荷を用いることにより、大きな電流が流れることに起因する電位の低下を防止できる。仮に、電流を消費する回路の近辺にコンデンサがない場合は、遠く離れた場所から電荷を供給ことになる。この場合、配線抵抗の影響により配線の電位が低下してしまい、その結果、回路が誤動作をおこしてしまう。そこで、電流を消費する回路の近く、つまり、ガラス基板上に、チップコンデンサを配置することにより、電位の低下や回路の誤動作を防止することができる。
【００１９】
チップコンデンサを配線に接続する場合、チップコンデンサを接続するためだけの配線を配置して、その配線と、電源線（Ｖｄｄ線など）やグラウンド線（Ｖｓｓ線、ＧＮＤ線）など、一定の電位を供給しつづける配線との間に接続してもよい。しかし、その場合には、専用の配線が必要になってしまうため、電源線（Ｖｄｄ線など）やグラウンド線（Ｖｓｓ線、ＧＮＤ線）など、一定の電位を供給しつづける配線間に、チップコンデンサを接続することが望ましい。それにより、配線の数を減らすことができる。また、チップコンデンサを配線間に接続する場合、電位が高い配線（高電位側電源線）と電位が低い配線（低電位側電源線）との間に、チップコンデンサを配置することが望ましい。なぜなら、電位差が大きい配線間に接続することにより、より多くの電荷を蓄積することが出来るからである。
【００２０】
なお、外部から、基板上に一体形成された画素領域及び駆動回路領域に電圧を供給する部分では、一定の電位を供給しつづける配線間に、チップコンデンサを接続することが望ましい。これにより、画素領域及び駆動回路領域において、電圧降下による動作の不具合を低減することが出来る。また、外部から、ＣＯＧ等による外付けＩＣに電圧を供給する部分では、外付けＩＣに一定の電位を供給しつづける配線間に、チップコンデンサを接続することが望ましい。これにより、外付けＩＣに供給される電圧の変動が低減され、誤動作を低減することが出来る。また、ＣＯＧなどによる外付けＩＣから、基板上に一体形成された画素領域及び駆動回路領域に電圧を供給する部分では、一定の電位を供給しつづける配線間（つまり、外付けＩＣから画素領域及び駆動回路領域に電位が出力される配線間）に、チップコンデンサを接続することが望ましい。これにより、画素領域及び駆動回路領域において、電圧降下による動作不具合を低減することが出来る。
【００２１】
なお、外部から画素領域及び駆動回路領域に電圧を供給する配線や、ＣＯＧなどによる外付けＩＣに電圧を供給する配線や、ＣＯＧなどによる外付けＩＣから画素領域及び駆動回路領域に電圧を供給する配線などの間のいずれかに、チップコンデンサを配置してもよいし、全てに配置してもよい。
【００２２】
また、チャージポンプ回路においてチップコンデンサを用いてもよい。ただし、ここに示した例はごく一例であり、チップコンデンサの用途はこれらに限定されない。
【００２３】
チップ抵抗は、プルアップ抵抗やプルダウン抵抗として用いるようにしてもよい。つまり、ＣＯＧなどによる外付けＩＣに入力される信号線と、ＣＯＧなどによる外付けＩＣに入力される電源線との間に、抵抗を配置することにより、入力信号の振幅が十分に大きくない場合でも、抵抗を介して、電源線の電位が信号線に伝わるため、実質的に、入力信号の振幅が大きくなり、外付けＩＣが動作しやすくなる。その場合、外付けＩＣの入力端子の近辺に配置することにより、入力信号を外付けＩＣに入力している回路の誤動作を低減することが出来る。また、ＣＯＧなどによる外付けＩＣに入力される信号線と、外付けＩＣの入力端子との間に、直列に接続して、チップ抵抗を配置してもよい。それにより、外付けＩＣに静電気が入った場合、抵抗により静電気のエネルギーが減衰して、外付けＩＣを保護することが出来る。
【００２４】
また、静電気の影響を低減するために、チップ抵抗とチップコンデンサを組み合わせて配置してもよい。その場合は、ＲＣによる遅延が生じるため、静電気などによるインパルス状の信号が入った場合でも、信号をなまらせることができ、静電気の影響を低減し、素子を保護することが出来る。なお、静電気低減用として用いる場合でも、プルアップ抵抗やプルダウン抵抗として用いる場合においても、ＣＯＧなどによる外付けＩＣに入力する部分に用いることに限定されない。ＣＯＧなどによる外付けＩＣから出力される部分や、基板上に一体形成された画素領域及び駆動回路領域に供給される部分に、配置してもよい。この場合も、外付けＩＣの場合と同様な効果を得ることが出来る。つまり、ガラス基板上に、チップ抵抗を配置することにより、外付けＩＣや、外付けＩＣに信号を入力している回路や、基板上に一体形成された画素領域及び駆動回路領域が、正常に動作しやすくなり、静電気の影響を低減することが出来る。ただし、ここに示した例はごく一例であり、チップ抵抗の用途はこれらに限定されない。
【００２５】
なお、チップコンデンサやチップ抵抗は、基板間隔を調整する層に用いても良いし、基板間隔を調整する層を別に設け、さらにチップコンデンサやチップ抵抗を設ける構成としても良い。基板間隔を調整する層を別に設け、さらにチップコンデンサやチップ抵抗を設ける場合においても、チップコンデンサやチップ抵抗の高さを、ＩＣの高さや基板間隔を調整する層の高さに合わせることにより、さらに高精度に基板間隔を制御することができる。
【００２６】
基板上にＴＦＴが作製され、このＴＦＴによって駆動回路、ドライバが形成されている場合、基板間隔を調整する層（スペーサ層）または材料層はＴＦＴ基板上に形成した駆動回路、ドライバ上に配置することもできる。アクティブマトリクス駆動の表示装置は信号を信号線駆動回路から供給し、走査線駆動回路から走査して各々の画素に外部信号を記憶する。例えば消費電力の多い信号線駆動回路をＩＣで実装した場合、ＴＦＴ基板上に形成した走査線駆動回路上に基板間隔を調整する層（スペーサ層）または材料層を配置することができる。
なお本発明はＴＦＴが基板に形成されていない表示装置、すなわちパッシブ型の表示装置であっても適用できることはいうまでもない。
【００２７】
ＩＣ３が基板１の一辺に設けられている場合、基板間隔を調整する層（スペーサ層）４は基板１の少なくとも一辺に設けられる必要がある。一辺に設ける場合は画素領域２を挟んでＩＣ３と反対側に基板間隔を調整する層（スペーサ層）４を配置する。図３に画素領域２を挟んで基板１の両端に形成された走査線駆動回路５上に基板間隔を調整する層（スペーサ層）４を配置し、更に画素領域２を挟んでＩＣ３と反対側にも基板間隔を調整する層（スペーサ層）４を配置した構造図を示す。また図４のように表示装置の封止領域であるパネル周辺を囲むように基板間隔を調整する層（スペーサ層）４を配置することもできる。この場合、図３の配置例よりも対向基板６を安定して配置することが出来、基板１との接合性が増す。
さらに基板１の角部すべてに基板間隔を調整する層（スペーサ層）４を形成することも可能である（図７（Ａ））。角部のすべてでなく、画素領域２を挟んでＩＣ３と反対側の一辺の角部２箇所に配置してもよい（図７（Ｂ））。
【００２８】
表示装置の封止は基板１と対向基板６をシール材７で接着することで行う。封止領域に基板間隔を調整する層（スペーサ層）を配置した場合、シール材を形成する前に基板全体または、封止領域に平坦化膜を設けることもできる。平坦化膜があることで一層、基板１と対向基板６の接合性が増す。平坦化膜は有機膜でも無機膜でもよい。
【００２９】
シール材７はディスペンサ等を用いて塗布する方法やスクリーン印刷法等により形成することができる。シール材は熱硬化性、熱可塑性、紫外線硬化性のものを用いることができる。また、画素領域及び封止領域以外に生じる基板１と対向基板６の隙間８にもシール材を充填させてもよい。
【００３０】
表示形態としては液晶、有機ＥＬ、電子ペーパーなどでもよい。本発明は表示形態を限定するものではない。
【００３１】
基板間隔を調整する層（スペーサ層）４の接着には接着剤を用いる。電気的な機能を有するものを、基板間隔を調整する層（スペーサ層）とし、配置場所がドライバや配線上でない場合には、ＩＣを実装するときと同様、基板１上に形成された端子パッドに基板間隔を調整する層（スペーサ層）４を配置して、基板間隔を調整する層（スペーサ層）にあらかじめ付着させておいた半田を加熱溶融することで接着することもできる。コンデンサ、例えばチップコンデンサのような電気的な機能を有するものを基板間隔を調整する層（スペーサ層）とする場合には、接着する以外に配線を接続することも必要である。また、基板間隔を調整する層（スペーサ層）４の配置場所と、基板間隔を調整する層（スペーサ層）４の物性によっては接着部に絶縁層を設ける必要がある。特に基板間隔を調整する層（スペーサ層）４をドライバや配線上に配置するにあたって導体をそのまま接着することはできない。よって、ＴＦＴ基板と基板間隔を調整する層（スペーサ層）４の間に絶縁膜などを形成する必要がある。電気絶縁性に優れている接着剤を使用すると、接着剤が絶縁層となる場合もある。しかし、基板間隔を調整する層（スペーサ層）４が電気的な機能を有し、逆に絶縁する必要がない場合には導電性樹脂材料などを接着剤として使用する。
【００３２】
基板間隔を調整する層（スペーサ層）４とＩＣ３とを形成する工程であるが、同時に形成したり、ＩＣ３を形成した後、基板間隔を調整する層（スペーサ層）４を形成したり、基板間隔を調整する層（スペーサ層）４を形成した後、ＩＣ３を形成することもできる。そしてシール材は基板間隔を調整する層（スペーサ層）４とＩＣ３を形成した後に形成する。
【００３３】
対向基板６はガラス基板、プラスチック基板、Ｓｉウェハなどであっても適用可能である。ただし本発明は表示装置に適用するものであるから、基板１または対向基板６のうち、少なくとも一方は透光性が必要である。また、本発明では基板１と対向基板６とは同じ形状であることが好ましい。これによって画素領域のみならず、ＩＣ３もシール材及び対向基板６によって保護することができる。
【００３４】
最後に基板１上にＩＣ３、基板間隔を調整する層（スペーサ層）４、シール材７を上記の方法によって形成した後、対向基板６を貼り合わせる。
【００３５】
（実施の形態２）
本発明がアクティブマトリクス表示装置の場合に画素領域や周辺駆動回路領域に形成する薄膜トランジスタの作製方法を図８、図９及び図１０を用いて説明する。
なお本実施の形態では結晶性半導体膜を用いた場合について説明するが、非晶質半導体膜、単結晶半導体膜を用いてもよい。
【００３６】
まず図８（Ａ）に示すように、基板５００上に下地膜５０１を成膜する。基板５００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００３７】
下地膜５０１は基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように成膜する。
【００３８】
次に下地膜５０１上に半導体膜５０２を形成する。半導体膜５０２の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜５０２は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００３９】
次に図８（Ｂ）に示すように、半導体膜５０２に線状レーザ４９９を照射し、結晶化を行なう。レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜５０２の耐性を高めるために、５００℃、１時間の加熱処理を該半導体膜５０２に加えてもよい。
【００４０】
レーザ結晶化は、連続発振のレーザ、または擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザを用いることができる。
【００４１】
具体的には、連続発振のレーザとして、Ａｒレーザ、Ｋｒレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、ヘリウムカドミウムレーザなどが挙げられる。
【００４２】
また擬似ＣＷレーザとして、発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのようなパルス発振レーザを用いることができる。
【００４３】
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レーザと同等の効果を示すものである。
【００４４】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。例えば、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子により高調波に変換して、半導体膜５０２に照射する。パワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。
【００４５】
上述した半導体膜５０２へのレーザ光の照射により、結晶性がより高められた結晶性半導体膜５０４が形成される。
【００４６】
次に、図８（Ｃ）に示すように結晶性半導体膜５０４を選択的にエッチングすることで、島状半導体膜５０７〜５０９が形成される。
【００４７】
次に島状半導体膜にしきい値制御のための不純物を導入する。本実施の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。
【００４８】
次に島状半導体膜５０７〜５０９を覆うように絶縁膜５１０を成膜する。絶縁膜５１０には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【００４９】
次に、絶縁膜５１０上に導電膜を成膜した後、導電膜を選択的にエッチングすることで、ゲート電極５７０〜５７２を形成する。
【００５０】
ゲート電極５７０〜５７２は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極５７０〜５７２を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【００５１】
本実施の形態では、ゲート電極５７０〜５７２は以下のようにして形成される。まず第１の導電膜５１１として、例えば窒化タンタル膜を１０〜５０ｎｍ、例えば３０ｎｍの膜厚で形成する。そして第１の導電膜５１１上に第２の導電膜５１２として、例えばタングステン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で形成し、第１の導電膜５１１及び第２の導電膜５１２の積層膜を形成する（図８（Ｄ））。
【００５２】
次に第２の導電膜５１２を異方性エッチングでエッチングし、上層ゲート電極５６０〜５６２を形成する（図９（Ａ））。次いで第１の導電膜５１１を等方性エッチングでエッチングし、下層ゲート電極５６３〜５６５を形成する（図９（Ｂ））。以上よりゲート電極５７０〜５７２を形成する。
【００５３】
ゲート電極５７０〜５７２は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極５７０〜５７２を接続してもよい。
【００５４】
そして、ゲート電極５７０〜５７２や、あるいはレジストを選択的に形成したものをマスクとして用い、島状半導体膜５０７〜５０９それぞれに一導電性（ｎ型またはｐ型の導電性）を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
【００５５】
まず、フォスフィン（ＰＨ３）を用いて、リン（Ｐ）を、加速電圧を６０〜１２０ｋＶ、ドーズ量を１×１０１３〜１×１０１５ｃｍ−２として島状半導体膜中に導入する。この不純物導入の際にｎチャネル型ＴＦＴ５５０及び５５２のチャネル形成領域５２２及び５２７が形成される。
【００５６】
またｐチャネル型ＴＦＴ５５１を作製するために、ジボラン（Ｂ２Ｈ６）を印加電圧６０〜１００ｋＶ、例えば８０ｋＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴのソース領域またはドレイン領域５２３、またこの不純物導入の際にチャネル形成領域５２４が形成される（図９（Ｃ））。
【００５７】
次に絶縁膜５１０を選択的にエッチングしてゲート絶縁膜５８０〜５８２を形成する。
【００５８】
ゲート絶縁膜５８０〜５８２形成後、ｎチャネル型ＴＦＴと５５０及び５５２なる島状半導体膜中に、フォスフィン（ＰＨ３）を用いて、印加電圧４０〜８０ｋＶ、例えば５０ｋＶ、ドーズ量１．０×１０１５〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域５２１、５２６、及びソース領域またはドレイン領域５２０、５２５が形成される（図１０（Ａ））。
【００５９】
本実施の形態においては、ｎチャネル型ＴＦＴ５５０及び５５２のソース領域またはドレイン領域５２０、５２５のそれぞれには、１×１０１９〜５×１０２１ｃｍ−３の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ５５０及び５５２の低濃度不純物領域５２１及び５２６のそれぞれには、１×１０１８〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ５５１のソースまたはドレイン領域５２３には、１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【００６０】
次に島状半導体膜５０７〜５０９、ゲート電極５７０〜５７２を覆って、第１層間絶縁膜５３０を形成する（図１０（Ｂ））。
【００６１】
第１層間絶縁膜５３０としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、またはその積層膜で形成する。勿論、第１層間絶縁膜５３０は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００６２】
次に全体を４１０℃で１時間加熱し、窒素を含む酸化珪素膜から水素を放出させることにより水素化を行う。ただし上述の窒素雰囲気中５５０℃で４時間加熱処理を行った場合には不要である。
【００６３】
次に第１層間絶縁膜５３０を覆って、平坦化膜として機能する第２層間絶縁膜５３１を形成する。
【００６４】
第２層間絶縁膜５３１としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）で骨格構造が構成され、置換基に少なくとも水素を含む、または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料、いわゆるシロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂またはネガ型感光性有機樹脂を用いることができる。
【００６５】
本実施の形態では、第２層間絶縁膜５３１としてシロキサンをスピンコート法で形成する。
【００６６】
第１層間絶縁膜５３０及び第２層間絶縁膜５３１をエッチングして、第１層間絶縁膜５３０及び第２層間絶縁膜５３１に、島状半導体膜５０７〜５０９に到達するコンタクトホールを形成する。
【００６７】
なお、第２層間絶縁膜５３１上に第３層間絶縁膜を形成し、第１層間絶縁膜〜第３層間絶縁膜にコンタクトホールを形成してもよい。第３の層間絶縁膜としては、水分や酸素などを他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ膜（ｘ＞ｙ＞０）またはＳｉＯｘＮｙ膜（ｘ＞ｙ＞０））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる。
【００６８】
第２層間絶縁膜５３１上にコンタクトホールを介して、第３の導電膜を形成し、第１の導電膜を選択的にエッチングして、電極または配線５４０〜５４４を形成する。
【００６９】
本実施の形態では第３の導電膜は金属膜を用いる。該金属膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜またはこれらの元素を用いた合金膜を用いればよい。本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状になるように選択的にエッチングして電極または配線５４０〜５４４を形成する。
【００７０】
またこの電極または配線５４０〜５４４を、ニッケル、コバルト、鉄のうち少なくとも１種の元素、及び炭素を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜は、シリコンと接触してもシリコンとアルミニウムの相互拡散が防止できる。またこのようなアルミニウム合金膜は、透明導電膜、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜と接触しても酸化還元反応が起こらないため、両者を直接接触させることができる。さらにこのようなアルミ合金膜は、比抵抗が低く耐熱性にも優れているので、配線材料としては有用である。
【００７１】
また電極または配線５４０〜５４４はそれぞれ、電極と配線を同時に形成してもよいし、電極と配線を別々に形成してそれらを接続させてもよい。
【００７２】
上記一連の工程によってｎチャネル型ＴＦＴ５５０及びｐチャネル型ＴＦＴ５５１を含むＣＭＯＳ回路５５３、及びｎチャネル型ＴＦＴ５５２を含む半導体装置を形成することができる（図１０（Ｃ））。なお半導体装置の作製方法は、島状半導体膜の形成以降の、上述した作製工程に限定されない。また非晶質半導体膜を用いたＴＦＴ、単結晶半導体膜を用いたＴＦＴを含む半導体装置であってもよい。
【００７３】
（実施の形態３）
ここでは液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を示す。
【００７４】
本実施の形態で説明する表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００７５】
まず上記実施の形態に記載の方法に基づいて図１０（Ｃ）における電極または配線５４０〜５４４形成までを行う。なお、上記実施の形態と同じものは同じ符号で表す。
【００７６】
次に第２層間絶縁膜５３１及び電極または配線５４０〜５４４上に第３層間絶縁膜６１０を形成する。なお第３層間絶縁膜６１０は、第２層間絶縁膜５３１と同様の材料を用いて形成することが可能である。
【００７７】
次いで、フォトマスクを用いてレジストマスクを形成し、第３層間絶縁膜６１０の一部をドライエッチングにより除去して開孔（コンタクトホールを形成）する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ４）、酸素（Ｏ２）、ヘリウム（Ｈｅ）を、それぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いた。なお、コンタクトホールの底部は電極または配線５４４に達している。
【００７８】
次いで、レジストマスクを除去した後、全面に第４の導電膜を成膜する。次いでフォトマスクを用いて、第４の導電膜を選択的にエッチングして、電極または配線５４４に電気的に接続される画素電極６２３を形成する（図１１）。本実施の形態では、反射型の液晶表示パネルを作製するので、画素電極６２３はスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。
【００７９】
また、透過型の液晶表示パネルを作製する場合は、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などの透明導電膜を用い、画素電極６２３を形成する。
【００８０】
なお、図１３に画素ＴＦＴを含む画素部６５０の一部を拡大した上面図を示す。また、図１３は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図１３において、実線Ａ−Ａ’で切断した図が、図１１の画素部の断面と対応しており、図１１と対応する箇所には同じ符号を用いている。
【００８１】
図１３に示すように、ゲート電極５７２はゲート配線６３０に接続されている。また電極または配線５４３はソース配線と一体形成されている。
【００８２】
また、容量配線６３１が設けてあり、保持容量は、第１層間絶縁膜５３０を誘電体とし、画素電極６２３と、該画素電極と重なる容量配線６３１とで形成されている。
【００８３】
なおこの実施の形態においては、画素電極６２３と容量配線６３１が重なる領域は、第２層間絶縁膜５３１及び第３層間絶縁膜６１０をエッチングし、保持容量は画素電極６２３，第１層間絶縁膜５３０及び容量配線６３１によって形成されている。しかし第２層間絶縁膜５３１及び第３層間絶縁膜６１０も誘電体として用いることが可能であれば、第２層間絶縁膜５３１及び第３層間絶縁膜６１０をエッチングしなくてもよい。その場合第１層間絶縁膜５３０及び第２層間絶縁膜５３１及び第３層間絶縁膜６１０が誘電体として機能する。もしくは第３層間絶縁膜６１０のみをエッチングして、第１層間絶縁膜５３０と第２層間絶縁膜５３１を誘電体として用いてもよい。
【００８４】
以上の工程により、基板５００上にトップゲート型の画素ＴＦＴ（ｎチャネル型ＴＦＴ）５５２、トップゲート型のｎチャネル型ＴＦＴ５５０及びトップゲート型のｐチャネル型ＴＦＴ５５１からなるＣＭＯＳ回路５５３および画素電極６２３が形成された液晶表示装置のＴＦＴ基板が完成する。本実施の形態では、トップゲート型ＴＦＴを形成したが、ボトムゲート型ＴＦＴを適宜用いることができる。
【００８５】
次に、ＩＣ３を基板５００に実装する。ドライバＩＣの電気的な接合は、ＩＣに形成された半田バンプを基板５００上に形成された端子パッドに位置合わせした後に、両者を密接させ半田バンプを加熱溶融させて行う。もしくは、ＩＣから出た端子と基板上の端子とをワイヤで接続する、いわゆるワイヤボンディング法で接続する（図示しない）。その後、基板間隔を調整する層（スペーサ層）４を例えば、図３のように走査線駆動回路を構成するＣＭＯＳ回路５５３上に配置して、基板５００上の高低差を制御する（図１２）。
【００８６】
次いで、画素電極６２３を覆うように、配向膜６２４ａを形成する。なお、配向膜６２４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜６２４ａの表面にラビング処理を行う。
【００８７】
そして、対向基板６２５には、着色層６２６ａ、遮光層（ブラックマトリクス）６２６ｂ、及びオーバーコート層６２７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極６２８と、その上に配向膜６２４ｂを形成する（図１２）。対向基板６２５は基板５００と同じ大きさ又は同じ形のものを用いることもできる。ここで、同じ大きさ、同じ形とは、厳密に同じである必要はなく、パネルを構成するに足りる程度の大きさ、形を言うものとする。そして、閉パターンであるシール材６００を液滴吐出法により画素ＴＦＴを含む画素部６５０と重なる領域を囲むように形成する（図１４（Ａ））。ここでは液晶を滴下するため、閉パターンのシール材６００を描画する例を示すが、開口部を有するシールパターンを設け、基板５００を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。
【００８８】
次いで、気泡が入らないように減圧下で液晶組成物６２９の滴下を行い（図１４（Ｂ））、両方の基板５００及び６２５を貼り合わせる（図１２、図１４（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶組成物６２９の配向モードとして、液晶分子の配列が、光の入射する方向から射出される方向に向かって９０°ツイスト配向したＴＮモードを用いる。そして基板のラビング方向が直交するように貼り合わせる。
【００８９】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（（図１２、図１４（Ｄ））。
【００９０】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、ＴＦＴ基板と対向基板の両方に貼り付ける。
【００９１】
以上示したように、本実施の形態では、上記実施の形態に記載された方法を用い、さらに結晶性半導体膜を有するＴＦＴを用いて、液晶表示装置を作製することができる。これにより高信頼性の液晶表示装置を作製することが可能になる。本実施の形態で作製される液晶表示装置は各種電子機器の表示部として用いることができる。
【００９２】
なお、本実施の形態では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【００９３】
また、本実施の形態は、必要であれば上記実施の形態のいかなる記載とも自由に組み合わせることが可能である。
【００９４】
（実施の形態４）
ここでは、本発明を用いることができる両面射出型表示装置を作製する例を示す。
【００９５】
まず実施の形態に基づいて図８（Ｃ）の島状半導体膜５０７〜５０９形成を行う。なお上記実施の形態と同じものは同じ符号で表す。
【００９６】
次に、島状半導体膜５０７〜５０９にしきい値制御のための不純物を導入する。本実施の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を島状半導体膜中に導入する。
【００９７】
次に島状半導体膜５０７〜５０９を覆うように絶縁膜７００を成膜する（図１５（Ａ））。絶縁膜７００には、例えば酸化珪素、窒化珪素または窒素を含んだ酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）等を用いることができる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。
【００９８】
次に、絶縁膜７００上に導電膜を成膜した後、導電膜を選択的にエッチングすることで、ゲート電極７０７〜７０９を形成する。
【００９９】
ゲート電極７０７〜７０９は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極７０７〜７０９を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【０１００】
本実施の形態では、窒化タンタルとタングステン（Ｗ）をそれぞれ、３０ｎｍ、３７０ｎｍ積層した積層膜を用いて、ゲート電極７０７〜７０９を形成する。本実施の形態では、タングステン（Ｗ）を用いて上層ゲート電極７０１〜７０３を形成し、窒化タンタルを用いて下層ゲート電極７０４〜７０６を形成する。
【０１０１】
ゲート電極７０７〜７０９は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極７０７〜７０９を接続してもよい。
【０１０２】
そして、ゲート電極７０７〜７０９や、あるいはレジストを選択的に形成したものをマスクとして用い、島状半導体膜５０７〜５０９にｎ型またはｐ型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
【０１０３】
まず、ｎチャネル型ＴＦＴ７６１及び７６２となる島状半導体膜５０７及び５０８に、選択的に不純物を添加する。フォスフィン（ＰＨ３）を用いてリン（Ｐ）を、加速電圧を６０〜１２０ｋＶ、ドーズ量を１×１０１３〜１×１０１５ｃｍ−２として島状半導体膜中に導入する。この不純物導入によりｎチャネル型ＴＦＴ７６１及び７６２のチャネル形成領域７１３及び７１６が形成される。
【０１０４】
またｐチャネル型ＴＦＴを作製するために、ｐチャネル型ＴＦＴ７６３となる島状半導体膜５０９に、選択的に不純物を添加する。ジボラン（Ｂ２Ｈ６）を印加電圧６０〜１００ｋＶ、例えば８０ｋＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２、例えば３×１０１５ｃｍ−２の条件で、島状半導体膜中にボロン（Ｂ）を導入する。これによりｐチャネル型ＴＦＴ７６３のソース領域またはドレイン領域７１７、またこの不純物導入によりチャネル形成領域７１８が形成される（図１５（Ａ））。
【０１０５】
次に絶縁膜７００を選択的にエッチングしてゲート絶縁膜７２１〜７２３を形成する。
【０１０６】
ゲート絶縁膜７２１〜７２３形成後、ｎチャネル型ＴＦＴ７６１及び７６２となる島状半導体膜５０７及び５０８に、フォスフィン（ＰＨ３）を用いて、印加電圧４０〜８０ｋＶ、例えば５０ｋＶ、ドーズ量１．０×１０１５〜２．５×１０１６ｃｍ−２、例えば３．０×１０１５ｃｍ−２で、リン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴ７６１及び７６２の低濃度不純物領域７１２及び７１５、ソース領域またはドレイン領域７１１及び７１４が形成される（図１５（Ｂ））。
【０１０７】
本実施の形態においては、ｎチャネル型ＴＦＴ７６１及び７６２のソース領域またはドレイン領域７１１及び７１４のそれぞれには、１×１０１９〜５×１０２１ｃｍ−３の濃度でリン（Ｐ）が含まれることとなる。またｎチャネル型ＴＦＴ７６１及び７６２の低濃度不純物領域７１２及び７１５のそれぞれには、１×１０１８〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ｐチャネル型ＴＦＴ７６３のソース領域またはドレイン領域７１７には、１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０１０８】
本実施の形態においては、ｐチャネル型ＴＦＴ７６３は本両面射出型表示装置の画素ＴＦＴとして用いられる。またｎチャネル型ＴＦＴ７６１及び７６２は、画素ＴＦＴ（ｐチャネル型ＴＦＴ）７６３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもｐチャネル型ＴＦＴである必要はなく、ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のｎチャネル型ＴＦＴを組み合わせた回路である必要はなく、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のｐチャネル型ＴＦＴを組み合わせた回路であってもよい。
【０１０９】
次に水素を含む絶縁膜７３０を成膜し、その後島状半導体膜に添加された不純物元素の活性化を行う。この不純物元素の活性化は上記実施の形態に記載したレーザ処理方法によって行えばよい。または水素を含む絶縁膜形成後、窒素雰囲気中５５０℃で４時間加熱して、不純物を活性化してもよい。
【０１１０】
水素を含む絶縁膜は、ＰＣＶＤ法により得られる窒素を含む酸化珪素膜（ＳｉＯｘＮｙ膜：ｘ＞ｙ＞０）を用いる。もしくは酸素を含む窒化珪素膜（ＳｉＮｘＯｙ膜：ｘ＞ｙ＞０）を用いてもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。なお、水素を含む絶縁膜７３０は、第１層間絶縁膜であり、酸化珪素を含んでいる透光性を有する絶縁膜である。
【０１１１】
その後全体を４１０℃で１時間加熱することにより、島状半導体膜の水素化を行う。
【０１１２】
次いで、第２層間絶縁膜７３１となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料（酸化珪素、窒化珪素、酸素を含む窒化珪素など）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むＳｉＯｘ膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるＰＳＢ−Ｋ１、ＰＳＢ−Ｋ３１や触媒化成製塗布絶縁膜材料であるＺＲＳ−５ＰＨが挙げられる。
【０１１３】
次いで、透光性を有する第３層間絶縁膜７３２を形成する。第３層間絶縁膜７３２は、後の工程で透明電極７５０を選択的にエッチングする際、第２層間絶縁膜７３１である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極７５０を選択的にエッチングする際、第２層間絶縁膜７３１がエッチングストッパー膜となるのであれば第３層間絶縁膜７３２は不要である。
【０１１４】
次いで、新たなマスクを用いて第１層間絶縁膜７３０、第２層間絶縁膜７３１及び第３層間絶縁膜７３２にコンタクトホールを形成する。次いで、マスクを除去し、導電膜（窒化チタン、アルミニウム及び窒化チタンの積層膜）を形成した後、また別のマスクを用いてエッチング（ＢＣｌ３とＣｌ２との混合ガスでのドライエッチング）を行い、電極または配線７４１〜７４５（ＴＦＴのソース配線及びドレイン配線や、電流供給配線など）を形成する（図１５（Ｃ））。ただし、本実施の形態では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。なお、窒化チタンは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、ＴＦＴのソース領域またはドレイン領域と良好なオーミックコンタクトを取るために窒化チタンの窒素含有量は４４ａｔｏｍｉｃ％より少なくすることが好ましい。
【０１１５】
次いで、新たなマスクを用いて透明電極７５０、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５０としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や、酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図１６（Ａ））。
【０１１６】
次いで、新たなマスクを用いて透明電極７５０の端部を覆う絶縁物７３３（隔壁、障壁などと呼ばれる）を形成する。絶縁物７３３としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【０１１７】
次いで、有機化合物を含む、第１の層７５１、第２の層７５２、第３の層７５３、第４の層７５４及び第５の層７５５を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、第１の層７５１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するＳｉＯｘ膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。
【０１１８】
まず、蒸着マスクを用いて選択的に透明電極７５０上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して有機化合物を含む第１の層７５１を形成する。
【０１１９】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰＣ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを、有機化合物を含む第１の層７５１として用いてもよい。
【０１２０】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、有機化合物を含む第１の層７５１の上に正孔輸送層（第２の層）７５２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
【０１２１】
次いで、選択的に発光層７５３（第３の層）を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
【０１２２】
赤色の発光を示す発光層７５３Ｒとしては、Ａｌｑ３：ＤＣＭ、またはＡｌｑ３：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層７５３Ｇとしては、Ａｌｑ３：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ３：クマリン６などの材料を用いる。また、青色の発光を示す発光層７５３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる（図８）。
【０１２３】
次いで、蒸着マスクを用いて選択的にＡｌｑ３（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層７５３上に電子輸送層（第４の層）７５４を形成する。なお、Ａｌｑ３の他、トリス（５−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層７５４として用いることができる。
【０１２４】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層（第５の層）７５５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極７５６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、フッ化カルシウム（ＣａＦ２）、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属またはアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ３とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【０１２５】
次に、第５の層７５５の上に透明電極７５６、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極７５６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成されたＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）を用いることができる。
【０１２６】
以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層（第１の層〜第５の層）、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。
【０１２７】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層７５７を形成する。透明保護層７５７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ））または窒素を含む酸化珪素膜（ＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ（ダイヤモンドライクカーボン）膜、ＣＮ膜）などを用いることができる（図１６（Ｂ））。
【０１２８】
次に、ＩＣ３を基板５００に実装する。ＩＣ３の電気的な接合は、ＩＣ３に形成された半田バンプを基板５００上に形成された端子パッドに位置合わせした後に、両者を密接させ半田バンプを加熱溶融させて行う。もしくは、ＩＣから出た端子と基板上の端子とをワイヤで接続する、いわゆるワイヤボンディング法で接続する（図示しない）。その後、基板間隔を調整する層（スペーサ層）４を例えば、図３のように駆動回路を構成するｎチャネル型ＴＦＴ７６１、７６２上に配置して、基板５００上の高低差を制御する（図１６（Ｂ））。
【０１２９】
次いで、基板間隔を確保するためのシール材を用い、第２の基板７７０と基板５００とを貼り合わせる。第２の基板７７０も、光透過性を有するガラス基板や石英基板等を用いればよい。また第２の基板７７０は第１の基板５００と同じ大きさ又は同じ形のものを用いることもできる。ここで、同じ大きさ、同じ形とは、厳密に同じである必要はなく、パネルを構成するに足りる程度の大きさ、形を言うものとする。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。
【０１３０】
発光素子は、透明電極７５０、７５６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。
【０１３１】
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
【０１３２】
最後に光学フィルム（偏光板、または円偏光板）７７１、７７２を設けてコントラストを向上させる（図１７）。
【０１３３】
図１８に発光色（Ｒ、Ｇ、Ｂ）ごとの発光素子の断面図を示す。赤色（Ｒ）の発光素子は、画素ＴＦＴ７６３Ｒ、透明電極（陽極）７５０Ｒ、第１の層７５１Ｒ、第２の層（正孔輸送層）７５２Ｒ、第３の層（発光層）７５３Ｒ、第４の層（電子輸送層）７５４Ｒ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０１３４】
また、緑色（Ｇ）の発光素子は、画素ＴＦＴ７６３Ｇ、透明電極（陽極）７５０Ｇ、第１の層７５１Ｇ、第２の層（正孔輸送層）７５２Ｇ、第３の層（発光層）７５３Ｇ、第４の層（電子輸送層）７５４Ｇ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０１３５】
さらに、青色（Ｂ）の発光素子は、画素ＴＦＴ７６３Ｂ、透明電極（陽極）７５０Ｂ、第１の層７５１Ｂ、第２の層（正孔輸送層）７５２Ｂ、第３の層（発光層）７５３Ｂ、第４の層（電子輸送層）７５４Ｂ、第５の層（電子注入層）７５５、透明電極（陰極）７５６、透明保護層７５７を有している。
【０１３６】
なお、本実施の形態では、ＴＦＴをトップゲート型ＴＦＴとしたが、この構造に限定されるものではなく、適宜ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いることが可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０１３７】
また、本実施の形態は、必要であれば上記実施の形態のいかなる記載と自由に組み合わせることが可能である。
【０１３８】
（実施の形態５）
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を以下に示す。
【０１３９】
図１９は表示パネル５００１と、回路基板５０１１を組み合わせた液晶モジュールもしくはＥＬ（エレクトロルミネッセンス）モジュールを示している。回路基板５０１１には、コントロール回路５０１２や信号分割回路５０１３などが形成されており、接続配線５０１４によって表示パネル５００１と電気的に接続されている。
【０１４０】
この表示パネル５００１には、複数の画素が設けられた画素部５００２と、走査線駆動回路５００３、選択された画素にビデオ信号を供給する信号線駆動回路５００４を備えている。なおＥＬモジュール、液晶モジュールを作製する場合は上記実施形態を用いて表示パネル５００１を作製すればよい。
【０１４１】
図１９に示す液晶モジュールもしくはＥＬモジュールにより液晶テレビ受像器またはＥＬテレビ受像機を完成させることができる。図２０は、液晶テレビ受像機もしくはＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ５１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路５１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５１０３と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路５０１２により処理される。コントロール回路５０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路５０１３を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０１４２】
チューナ５１０１で受信した信号のうち、音声信号は音声信号増幅回路５１０５に送られ、その出力は音声信号処理回路５１０６を経てスピーカー５１０７に供給される。制御回路５１０８は受信局（受信周波数）や音量の制御情報を入力部５１０９から受け、チューナ５１０１や音声信号処理回路５１０６に信号を送出する。
【０１４３】
図２１（Ａ）に示すように、液晶モジュールもしくはＥＬモジュールを筐体５２０１に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはＥＬモジュールにより、表示画面５２０２が形成される。また、スピーカー５２０３、操作スイッチ５２０４などが適宜備えられている。
【０１４４】
また図２１（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体５２１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部５２１３やスピーカー部５２１７を駆動させる。バッテリーは充電器５２１０で繰り返し充電が可能となっている。また、充電器５２１０は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体５２１２は操作キー５２１６によって制御する。また、図２１（Ｂ）に示す装置は、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー５２１６を操作することによって、筐体５２１２から充電器５２１０に信号を送り、さらに充電器５２１０が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部５２１３に適用することができる。
【０１４５】
本発明を図１９〜図２１に示すテレビ受像器に使用することにより、信頼性の高いテレビ受像器を作製することができる。
【０１４６】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
【０１４７】
図２２（Ａ）は表示パネル５３０１とプリント配線基板５３０２を組み合わせたモジュールを示している。表示パネル５３０１は、複数の画素が設けられた画素部５３０３と、第１の走査線駆動回路５３０４、第２の走査線駆動回路５３０５と、選択された画素にビデオ信号を供給する信号線駆動回路５３０６を備えている。
【０１４８】
プリント配線基板５３０２には、コントローラ５３０７、中央処理装置（ＣＰＵ）５３０８、メモリ５３０９、電源回路５３１０、音声処理回路５３１１及び送受信回路５３１２などが備えられている。プリント配線基板５３０２と表示パネル５３０１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）５３１３により接続されている。プリント配線基板５３０２には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５３０７、音声処理回路５３１１、メモリ５３０９、ＣＰＵ５３０８、電源回路５３１０などは、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル５３０１に実装することもできる。ＣＯＧ方式により、プリント配線基板５３０２の規模を縮小することができる。
【０１４９】
プリント配線基板５３０２に備えられたインターフェース（Ｉ／Ｆ）部５３１４を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート５３１５が、プリント配線基板５３０２に設けられている。
【０１５０】
図２２（Ｂ）は、図２２（Ａ）に示したモジュールのブロック図を示す。このモジュールは、メモリ５３０９としてＶＲＡＭ５３１６、ＤＲＡＭ５３１７、フラッシュメモリ５３１８などが含まれている。ＶＲＡＭ５３１６にはパネルに表示する画像のデータが、ＤＲＡＭ５３１７には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【０１５１】
電源回路５３１０は、表示パネル５３０１、コントローラ５３０７、ＣＰＵ５３０８、音声処理回路５３１１、メモリ５３０９、送受信回路５３１２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５３１０に電流源が備えられている場合もある。
【０１５２】
ＣＰＵ５３０８は、制御信号生成回路５３２０、デコーダ５３２１、レジスタ５３２２、演算回路５３２３、ＲＡＭ５３２４、ＣＰＵ５３０８用のインターフェース５３６６などを有している。インターフェース５３６６を介してＣＰＵ５３０８に入力された各種信号は、一旦レジスタ５３２２に保持された後、演算回路５３２３、デコーダ５３２１などに入力される。演算回路５３２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ５３２１に入力された信号はデコードされ、制御信号生成回路５３２０に入力される。制御信号生成回路５３２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５３２３において指定された場所、具体的にはメモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７などに送る。
【０１５３】
メモリ５３０９、送受信回路５３１２、音声処理回路５３１１、コントローラ５３０７は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０１５４】
入力手段５３２５から入力された信号は、Ｉ／Ｆ部５３１４を介してプリント配線基板５３０２に実装されたＣＰＵ５３０８に送られる。制御信号生成回路５３２０は、ポインティングデバイスやキーボードなどの入力手段５３２５から送られてきた信号に従い、ＶＲＡＭ５３１６に格納してある画像データを所定のフォーマットに変換し、コントローラ５３０７に送付する。
【０１５５】
コントローラ５３０７は、パネルの仕様に合わせてＣＰＵ５３０８から送られてきた画像データを含む信号にデータ処理を施し、表示パネル５３０１に供給する。またコントローラ５３０７は、電源回路５３１０から入力された電源電圧やＣＰＵ５３０８から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル５３０１に供給する。
【０１５６】
送受信回路５３１２では、アンテナ５３２８において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５３１２において送受信される信号のうち音声情報を含む信号が、ＣＰＵ５３０８からの命令に従って、音声処理回路５３１１に送られる。
【０１５７】
ＣＰＵ５３０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路５３１１において音声信号に復調され、スピーカー５３２７に送られる。またマイク５３２６から送られてきた音声信号は、音声処理回路５３１１において変調され、ＣＰＵ５３０８からの命令に従って、送受信回路５３１２に送られる。
【０１５８】
コントローラ５３０７、ＣＰＵ５３０８、電源回路５３１０、音声処理回路５３１１、メモリ５３０９等を、本実施の形態のパッケージとして実装することができる。
【０１５９】
図２３は、図２２に示すモジュールを含む携帯電話機の一態様を示している。表示パネル５３０１はハウジング５３３０に脱着自在に組み込まれる。ハウジング５３３０は表示パネル５３０１のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５３０１を固定したハウジング５３３０はプリント基板５３３１に嵌着されモジュールとして組み立てられる。
【０１６０】
表示パネル５３０１はＦＰＣ５３１３を介してプリント基板５３３１に接続される。プリント基板５３３１には、スピーカー５３３２、マイクロフォン５３３３、送受信回路５３３４、ＣＰＵ及びコントローラなどを含む信号処理回路５３３５が形成されている。このようなモジュールと、入力手段５３３６、バッテリー５３３７、アンテナ５３４０を組み合わせ、筐体５３３９に収納する。表示パネル５３０１の画素部は筐体５３３９に形成された開口窓から視認できように配置する。
【０１６１】
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
【０１６２】
本発明を図２３に示す携帯電話に使用することにより、高信頼性の携帯電話を作製することができる。
【０１６３】
図２４（Ａ）は液晶ディスプレイもしくはＥＬディスプレイであり、筐体６００１、支持台６００２、表示部６００３などによって構成されている。図１９に示す液晶モジュールもしくはＥＬモジュール、図２２（Ａ）に示す表示パネルの構成を用いて、表示部６００３に適用が可能である。
【０１６４】
本発明を使用することにより、高信頼性のディスプレイを作製することができる。
【０１６５】
図２４（Ｂ）はコンピュータであり、本体６１０１、筐体６１０２、表示部６１０３、キーボード６１０４、外部接続ポート６１０５、ポインティングマウス６１０６等を含む。図１９に示す液晶モジュールもしくはＥＬモジュール、図２２（Ａ）に示す表示パネルの構成を用いて、表示部６１０３に適用することができる。
【０１６６】
本発明を使用することにより、高信頼性のコンピュータを作製することができる。
【０１６７】
図２４（Ｃ）は携帯可能なコンピュータであり、本体６２０１、表示部６２０２、スイッチ６２０３、操作キー６２０４、赤外線ポート６２０５等を含む。図１９に示す液晶モジュールもしくはＥＬモジュール、図２２（Ａ）に示す表示パネルの構成を用いて、表示部６２０２に適用することができる。
【０１６８】
本発明を使用することにより、高信頼性のコンピュータを作製することができる。
【０１６９】
図２４（Ｄ）は携帯型のゲーム機であり、筐体６３０１、表示部６３０２、スピーカー部６３０３、操作キー６３０４、記録媒体挿入部６３０５等を含む。図１９に示す液晶モジュールもしくはＥＬモジュール、図２２（Ａ）に示す表示パネルの構成を用いて、表示部６３０２に適用することができる。
【０１７０】
本発明を使用することにより、高信頼性のゲーム機を作製することができる。
【０１７１】
図２４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６４０１、筐体６４０２、表示部Ａ６４０３、表示部Ｂ６４０４、記録媒体（ＤＶＤ等）読込部６４０５、操作キー６４０６、スピーカー部６４０７等を含む。表示部Ａ６４０３は主として画像情報を表示し、表示部Ｂ６４０４は主として文字情報を表示する。図１９に示す液晶モジュールもしくはＥＬモジュール、図２２（Ａ）に示す表示パネルの構成を用いて、表示部Ａ６４０３、表示部Ｂ６４０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１７２】
本発明を使用することにより、高信頼性の画像再生装置を作製することができる。
【０１７３】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
【０１７４】
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
【０１７５】
また本実施の形態は、上記実施の形態のいかなる記載とも自由に組み合せて実施することが可能である。
【図面の簡単な説明】
【０１７６】
【図１】ＩＣを実装したＴＦＴ基板の断面図
【図２】基板間隔を調整する層をドライバ上に配置したＴＦＴ基板の断面図
【図３】基板間隔を調整する層を封止領域を囲むように配置したＴＦＴ基板の構造図
【図４】ＩＣを実装したＴＦＴ基板と対向基板を張り合わせたパネルの構造図
【図５】高低差が生じたＴＦＴ基板に対向基板を配置したパネルの断面図
【図６】配線上にチップコンデンサを配置した構造図
【図７】基板間隔を調整する層をパネルの角部に配置したＴＦＴ基板の構造図
【図８】ＴＦＴの作製工程を説明する図。
【図９】ＴＦＴの作製工程を説明する図。
【図１０】ＴＦＴの作製工程を説明する図。
【図１１】液晶表示装置の作製工程を説明する図。
【図１２】液晶表示装置の作製工程を説明する図。
【図１３】液晶表示装置の作製工程を説明する図。
【図１４】液晶表示装置の作製工程を説明する図。
【図１５】ＥＬ表示装置の作製工程を説明する図。
【図１６】ＥＬ表示装置の作製工程を説明する図。
【図１７】ＥＬ表示装置の作製工程を説明する図。
【図１８】ＥＬ表示装置の作製工程を説明する図。
【図１９】本発明が適用される電子機器の例を示す図。
【図２０】本発明が適用される電子機器の例を示す図。
【図２１】本発明が適用される電子機器の例を示す図。
【図２２】本発明が適用される電子機器の例を示す図。
【図２３】本発明が適用される電子機器の例を示す図。
【図２４】本発明が適用される電子機器の例を示す図。
【符号の説明】
【０１７７】
１    基板
２    画素領域
３    ＩＣ
４    基板間隔を調整する層（スペーサ層）
５    走査線駆動回路
６    対向基板
７    シール材
８    隙間
９    チップコンデンサ
１０    配線
１１    接続端子
【図１】
2006184879.tif 000003
【図２】
2006184879.tif 000004
【図３】
2006184879.tif 000005
【図４】
2006184879.tif 000006
【図５】
2006184879.tif 000007
【図６】
2006184879.tif 000008
【図７】
2006184879.tif 000009
【図８】
2006184879.tif 000010
【図９】
2006184879.tif 000011
【図１０】
2006184879.tif 000012
【図１１】
2006184879.tif 000013
【図１２】
2006184879.tif 000014
【図１３】
2006184879.tif 000015
【図１４】
2006184879.tif 000016
【図１５】
2006184879.tif 000017
【図１６】
2006184879.tif 000018
【図１７】
2006184879.tif 000019
【図１８】
2006184879.tif 000020
【図１９】
2006184879.tif 000021
【図２０】
2006184879.tif 000022
【図２１】
2006184879.tif 000023
【図２２】
2006184879.tif 000024
【図２３】
2006184879.tif 000025
【図２４】
2006184879.tif 000026