(57)【要約】【課題】  電源電圧降下を均一にして発光輝度を均一化させた発光表示装置を提供する。【解決手段】  本発明による発光表示装置は、基板110上に位置してデータ線D、走査線S及び複数の画素121を含む画像表示部と、前記画像表示部の前記画素に第１画素駆動電圧を供給するための第１電源線150と、前記第１電源線に電気的に接続されて前記第１電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線VDDと、前記各画素電源線と前記第１電源線との間に形成される異なる抵抗値を有する複数の補償手段R1〜Rnと、を備える。【選択図】            図２
2006065281.tif 000002
【特許請求の範囲】
【請求項１】
基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、
前記画像表示部の前記画素に第１画素駆動電圧を供給するための第１電源線と、
前記第１電源線に電気的に接続されて前記第１電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、
前記各画素電源線と前記第１電源線との間に形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする発光表示装置。
【請求項２】
前記複数の補償手段は、各々互いに異なる線幅に形成されることを特徴とする請求項１に記載の発光表示装置。
【請求項３】
前記複数の補償手段は、各々互いに異なる長さに形成されることを特徴とする請求項１に記載の発光表示装置。
【請求項４】
前記複数の補償手段は、ｍ(ｍは画素電源線の本数と同じ正の定数)個を有し、
前記各補償手段の抵抗値は、第１〜第ｍ/２に行くほど減少し、第ｍ/２＋１〜第ｍに行くほど増加することを特徴とする請求項１に記載の発光表示装置。
【請求項５】
前記各補償手段のうち、第ｋ(但し、ｋは正の定数)の補償手段の抵抗値は、第ｍ＋１−ｋの補償手段の抵抗値と同一であることを特徴とする請求項４に記載の発光表示装置。
【請求項６】
前記第１電源線は、前記基板の一側を除外した縁部に沿って形成されることを特徴とする請求項１に記載の発光表示装置。
【請求項７】
前記各画素に第１画素駆動電圧と異なる第２画素駆動電圧を供給するための第２電源線をさらに備えることを特徴とする請求項１に記載の発光表示装置。
【請求項８】
基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、
前記画像表示部の一側面から前記画素に第１画素駆動電圧を供給するための第１電源線と、
前記画像表示部の他の一側面から前記画素に前記第１画素駆動電圧を供給するための補助電源線と、
前記第１電源線と前記補助電源線との間に電気的に接続され、前記第１電源線と補助電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、
前記各画素電源線と前記第１電源線との間と、前記各画素電源線と前記補助電源線との間のうち、少なくともいずれか一つに形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする発光表示装置。
【請求項９】
前記複数の補償手段は、各々互いに異なる線幅に形成されることを特徴とする請求項８に記載の発光表示装置。
【請求項１０】
前記複数の補償手段は、各々互いに異なる長さに形成されることを特徴とする請求項８に記載の発光表示装置。
【請求項１１】
前記複数の補償手段は、ｍ(ｍは画素電源線の本数と同じ正の定数)個を有し、
前記各補償手段の抵抗値は、第１〜第ｍ/２に行くほど減少し、第ｍ/２＋１〜第ｍに行くほど増加することを特徴とする請求項８に記載の発光表示装置。
【請求項１２】
前記各補償手段のうち、第ｋ(但し、ｋは正の定数)の補償手段の抵抗値は、第ｍ＋１−ｋの補償手段の抵抗値と同一であることを特徴とする請求項１１に記載の発光表示装置。
【請求項１３】
前記第１電源線は、前記基板の一側を除外した縁部に沿って形成され、前記補助電源線と電気的に接続されることを特徴とする請求項８に記載の発光表示装置。
【請求項１４】
前記各画素に第１画素駆動電圧と異なる第２画素駆動電圧を供給するための第２電源線をさらに備えることを特徴とする請求項８に記載の発光表示装置。
【請求項１５】
前記各補償手段は、前記第１電源線と前記各画素電源線との間に電気的に接続されることを特徴とする請求項８に記載の発光表示装置。
【請求項１６】
前記各補償手段は、前記補助電源線と前記各画素電源線との間に電気的に接続されることを特徴とする請求項８に記載の発光表示装置。
【請求項１７】
前記各補償手段は、前記第１電源線と前記各画素電源線の一側の間に電気的に接続され、
前記補助電源線と前記各画素電源線の他側との間に電気的に接続されることを特徴とする請求項８に記載の発光表示装置。
【請求項１８】
基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、
前記画像表示部の前記画素に第１画素駆動電圧を供給するための第１電源線と、
前記第１電源線に電気的に接続されて前記第１電源線から供給される前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、
ｍ(但し、ｍは正の定数)個単位の画素電源線に共通に接続される複数の共通電源線と、
前記各共通電源線と前記第１電源線との間に形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする発光表示装置。
【請求項１９】
前記複数の補償手段は、各々互いに異なる線幅に形成されることを特徴とする請求項１８に記載の発光表示装置。
【請求項２０】
前記複数の補償手段は、各々互いに異なる長さに形成されることを特徴とする請求項１８に記載の発光表示装置。
【請求項２１】
前記第１電源線は、前記基板の一側を除外した縁部に沿って形成されることを特徴とする請求項１８に記載の発光表示装置。
【請求項２２】
前記各画素に第１画素駆動電圧と互いに異なる第２画素駆動電圧を供給するための第２電源線をさらに備えることを特徴とする請求項１８に記載の発光表示装置。
【請求項２３】
基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、
前記画像表示部の一側面から前記画素に第１画素駆動電圧を供給するための第１電源線と、
前記画像表示部の他の一側面から前記画素に前記第１画素駆動電圧を供給するための補助電源線と、
前記第１電源線と前記補助電源線との間に電気的に接続され、前記第１電源線と補助電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、
ｍ(但し、ｍは正の定数)個単位の画素電源線の一側及び他側のうち、少なくともいずれか一つに共通に接続される複数の共通電源線と、
前記各共通電源線と前記第１電源線との間と、前記各共通電源線と前記補助電源線との間のうち、少なくともいずれの一つに形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする発光表示装置。
【請求項２４】
前記複数の補償手段は、各々互いに異なる線幅に形成されることを特徴とする請求項２３に記載の発光表示装置。
【請求項２５】
前記複数の補償手段は、各々互いに異なる長さに形成されることを特徴とする請求項２３に記載の発光表示装置。
【請求項２６】
前記第１電源線は、前記基板の一側を除外した縁部に沿って形成され、前記補助電源線と電気的に接続されることを特徴とする請求項２３に記載の発光表示装置。
【請求項２７】
前記各画素に第１画素駆動電圧と異なる第２画素駆動電圧を供給するための第２電源線をさらに備えることを特徴とする請求項２３に記載の発光表示装置。
【請求項２８】
前記各補償手段は、前記第１電源線と前記各画素電源線との間に電気的に接続されることを特徴とする請求項２３に記載の発光表示装置。
【請求項２９】
前記各補償手段は、前記補助電源線と前記各画素電源線との間に電気的に接続されることを特徴とする請求項２３に記載の発光表示装置。
【請求項３０】
前記各補償手段は、前記第１電源線と前記各画素電源線の一側との間に電気的に接続され、前記補助電源線と前記各画素電源線の他側との間に電気的に接続されることを特徴とする請求項２３に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光表示装置に関し、特に、電源線の電圧降下を均一にして発光輝度を均一化させるようにした発光表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管(Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ)の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置としては、液晶表示装置(Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ)、電界放出表示装置(Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ)、プラズマ表示パネル(Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ)及び発光表示装置(Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ)などがある。
【０００３】
平板表示装置のうち、発光表示装置は、電子と正孔の再結合により蛍光物質を発光させる自発光素子であり、材料及び構造によって無機物の発光層を含む無機発光表示装置と有機物の発光層を含む有機発光表示装置に大別される。このような発光表示装置は、液晶表示装置のように別の光源を要する受動型発光素子に比べて陰極線管のような速い応答速度を有するという長所がある。
【０００４】
図１は、従来の発光表示装置を示す図である。
【０００５】
図１を参照すれば、従来の発光表示装置は、基板１０と、基板１０に形成される走査線(Ｓ)とデータ線(Ｄ)及び画素電源線(ＶＤＤ)により定義される領域に配置される複数の画素２１を有する画像表示部２０と、走査駆動回路３０と、データ駆動回路４０と、第１電源線５０と、第２電源線５２、およびパッド部６０と、を備える。
【０００６】
走査駆動回路３０は、画像表示部２０の一側に隣接するように配置されて走査制御信号線３２を通じてパッド部６０の第１パッド(Ｐｓ)に電気的に接続される。この走査駆動回路３０は、走査制御信号線３２に沿って走査信号を発生して画像表示部２０の走査線(Ｓ)に順次供給する。そのために、走査駆動回路３０は、走査制御信号に応答して順次的な走査信号を発生する複数のシフトレジスターからなる。
【０００７】
データ駆動回路４０は、第１データ信号線４２を通じてパッド部６０の第２パッド(Ｐｄ)に電気的に接続され、第２データ信号線４４を通じてデータ線(Ｄ)に電気的に接続される。 この時、データ駆動回路４０は、チップオンガラス(Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ)方式、ワイヤポンディング方式、プリチップ方式及びビームリード方式などにより基板１０上に実装されるか、または基板１０上に直接形成することができる。このデータ駆動回路４０は、第２パッド(Ｐｄ)から供給されるデータ制御信号及びデータ信号の供給を受けてデータ制御信号によって１水平期間ごとに１水平ライン分ずつのデータ信号をデータ線(Ｄ)に供給する。
【０００８】
第２電源線５２は、画像表示部２０の一側に隣接するように形成され、画像表示部２０の全面に形成された発光素子のカソード電極に電気的に接続される。この第２電源線５２は、第２電源供給線５６を通じてパッド部６０の第３パッド(Ｐｖｓｓ)から伝達される第２画素駆動電圧を発光素子のカソード電極に供給する。
【０００９】
第１電源線５０は、画像表示部２０の上側に隣接するように形成されて画素電源線(ＶＤＤ)の一側に共通的に接続される。この第１電源線５０は、第１電源供給線４８を通じてパッド部６０の第４パッド(Ｐｖｄｄ)から伝達される第１画素駆動電圧を各画素２１の画素電源線(ＶＤＤ)に供給する。
【００１０】
各画素電源線(ＶＤＤ)の一側は、第１電源線５０に共通に接続される。この各画素電源線(ＶＤＤ)は、第１電源線５０から供給される第１画素駆動電圧を各画素２１に供給する。
【００１１】
それによって、各画素２１は、走査線(Ｓ)に供給される走査信号により制御され、データ線(Ｄ)に供給されたデータ信号によって画素電源線(ＶＤＤ)から発光素子に供給される電流により発光して画像を表示するようになる。
【００１２】
このような従来の発光表示装置は、第１電源線５０に共通に接続される各画素電源線(ＶＤＤ)の長さによる線抵抗のばらつきにより各画素２１に供給される画素駆動電圧の電圧降下(ＩＲ Ｄｒｏｐ)の大きさが異なってくる。即ち、第１電源線５０に隣接するほど画素電源線(ＶＤＤ)の電圧降下の大きさが小さくなる反面、第１電源線５０から遠くなるほど画素電源線(ＶＤＤ)の電圧降下の大きさが増加するようになる。それによって、一般的な発光表示装置は、画素２１の位置による画素電源線(ＶＤＤ)の電圧降下のばらつきにより同じデータ信号に対して各画素２１の位置ごとに電流量が異なり、発光輝度がばらつくという問題がある。なお、従来の発光表示装置を記載した文献としては、能動マトリックス電気発光ディスプレーデバイスを開示する下記特許文献１、ダミー隔壁を有するプラズマディスプレーパネルを開示する下記特許文献２、表示装置および携帯端末を開示する下記特許文献３がある。
【特許文献１】米国特許第６，４５９，２０８号明細書
【特許文献２】特開２００３−３３０３８７号明細書
【特許文献３】特開２００４−００４２４３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その目的は、電源電圧降下を均一にして発光輝度を均一化させた発光表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するために、本発明の第１の観点によれば、基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、前記画像表示部の前記画素に第１画素駆動電圧を供給するための第１電源線と、前記第１電源線に電気的に接続されて前記第１電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、前記各画素電源線と前記第１電源線との間に形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする、発光表示装置が提供される。
【００１５】
好ましくは、前記複数の補償手段は、各々互いに異なる線幅に形成されるか、各々互いに異なる長さに形成される。
【００１６】
また、前記複数の補償手段は、ｍ(ｍは画素電源線の本数と同じ正の定数)個を有し、
前記各補償手段の抵抗値は、第１〜第ｍ/２に行くほど減少し、第ｍ/２＋１〜第ｍに行くほど増加する。この際、前記各補償手段のうち、第ｋ(但し、ｋは正の定数)の補償手段の抵抗値は、第ｍ＋１−ｋの補償手段の抵抗値と同一であることを特徴とする。
【００１７】
前記課題を解決するために、本発明の第２の観点によれば、基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、前記画像表示部の一側面から前記画素に第１画素駆動電圧を供給するための第１電源線と、前記画像表示部の他の一側面から前記画素に前記第１画素駆動電圧を供給するための補助電源線と、前記第１電源線と前記補助電源線との間に電気的に接続され、前記第１電源線と補助電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、前記各画素電源線と前記第１電源線との間と、前記各画素電源線と前記補助電源線との間のうち、少なくともいずれか一つに形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする、発光表示装置が提供される。
【００１８】
好ましくは、前記各補償手段は、前記第１電源線と前記各画素電源線との間に電気的に接続される。
【００１９】
一方、前記各補償手段は、前記補助電源線と前記各画素電源線との間に電気的に接続される。
【００２０】
また、前記各補償手段は、前記第１電源線と前記各画素電源線の一側との間に電気的に接続され、前記補助電源線と前記各画素電源線の他側との間に電気的に接続される。
【００２１】
前記課題を解決するために、本発明の第３の観点によれば、基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、前記画像表示部の前記画素に第１画素駆動電圧を供給するための第１電源線と、前記第１電源線に電気的に接続されて前記第１電源線から供給される前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、ｍ(但し、ｍは正の定数)個単位の画素電源線に共通に接続される複数の共通電源線と、前記各共通電源線と前記第１電源線との間に形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする、発光表示装置が提供される。
【００２２】
前記課題を解決するために、本発明の第４の観点によれば、基板上に位置してデータ線、走査線及び複数の画素を含む画像表示部と、前記画像表示部の一側面から前記画素に第１画素駆動電圧を供給するための第１電源線と、前記画像表示部の他の一側面から前記画素に前記第１画素駆動電圧を供給するための補助電源線と、前記第１電源線と前記補助電源線との間に電気的に接続され、前記第１電源線と補助電源線からの前記第１画素駆動電圧を前記各画素に供給する複数の画素電源線と、ｍ(但し、ｍは正の定数)個単位の画素電源線の一側及び他側のうち、少なくともいずれか一つに共通に接続される複数の共通電源線と、前記各共通電源線と前記第１電源線との間と、前記各共通電源線と前記補助電源線との間のうち、少なくともいずれか一つに形成される互いに異なる抵抗値を有する複数の補償手段と、を備えることを特徴とする、発光表示装置が提供される。
【００２３】
好ましくは、前記各補償手段は、前記第１電源線と前記各画素電源線との間に電気的に接続される。
【００２４】
一方、前記各補償手段は、前記補助電源線と前記各画素電源線との間に電気的に接続される。
【００２５】
また、前記各補償手段は、前記第１電源線と前記各画素電源線の一側との間に電気的に接続され、前記補助電源線と前記各画素電源線の他側との間に電気的に接続される。
【発明の効果】
【００２６】
前述したように本発明によれば、補償手段を利用して画素電源線に隣接した第１電源線の電圧降下を最小化して発光輝度を均一にすることができる。また、補償手段を利用して第１電源線と補助電源線の電圧降下の差を最小化して発光輝度を均一にすることができる。
【００２７】
また、本発明によれば、補償手段及び複数の共通電源線を利用して画素電源線に隣接した第１電源線の電圧降下を最小化して発光輝度を均一にすることができる。また、補償手段及び複数の共通電源線を利用して第１電源線と補助電源線の電圧降下の差を最小化して発光輝度を均一にすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、添付図を参照しながら、本発明の好適な実施形態について詳細に説明する。
【００２９】
図２は、本発明の第１実施形態による発光表示装置を示す図である。
【００３０】
図２を参照すれば、本発明の第１実施形態による発光表示装置は、基板１１０に位置してデータ線(Ｄ)と走査線(Ｓ)及び複数の画素１２１により定義される画像表示部１２０と、第１電源線１５０と、複数の画素電源線(ＶＤＤ)と、補償手段(Ｒ１〜Ｒｎ)と、を備える。また、本発明の第１実施形態による発光表示装置は、走査駆動回路１３０と、データ駆動回路１４０と、第２電源線１５２と、パッド部１６０と、をさらに備えることができる。
【００３１】
走査駆動回路１３０は、画像表示部１２０の一側に隣接するように配置され、走査制御信号線１３２を通じてパッド部１６０の第１パッド(Ｐｓ)に電気的に接続される。この走査駆動回路１３０は、走査制御信号線１３２に沿って走査信号を発生し、画像表示部１２０の走査線(Ｓ)に順次に供給する。そのために、走査駆動回路１３０は、走査制御信号に応答して順次的な走査信号を発生する複数のシフトレジスターからなる。
【００３２】
データ駆動回路１４０は、第１データ信号線１４２を通じてパッド部１６０の第２パッド(Ｐｄ)に電気的に接続され、第２データ信号線１４４を通じてデータ線(Ｄ)に電気的に接続される。この時、データ駆動回路１４０は、チップオンガラス(Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ)方式、ワイヤボンディング方式、プリチップ方式及びビームリード方式などにより基板１１０上に実装するか、または基板１１０上に直接形成することができる。このデータ駆動回路１４０は、第２パッド(Ｐｄ)から供給されるデータ制御信号及びデータ信号の供給を受けてデータ制御信号によって１水平期間ごとに１水平ライン分ずつのデータ信号をデータ線(Ｄ)に供給する。
【００３３】
第２電源線１５２は、画像表示部１２０の一側に隣接するように形成され、画像表示部１２０の全面に形成された発光素子のカソード電極に電気的に接続される。この第２電源線１５２は、第２電源供給線１５６を通じて第３パッド(Ｐｖｓｓ)から伝達される第２画素駆動電圧を発光素子のカソード電極に供給する。
【００３４】
第１電源線１５０は、画像表示部１２０の両側面及び上側に隣接するようにパッド部１６０を除外した基板１１０の縁部に沿って形成される。この第１電源線１５０の両端は、第１電源供給線１５８を通じてパッド部１６０の第４パッド(Ｐｖｄｄ)に電気的に接続される。この第１電源線１５０は、第１電源供給線１５８を通じて図示しなかった電圧発生部から供給される第１画素駆動電圧を各画素１２１の画素電源線(ＶＤＤ)の一側に供給する。
【００３５】
図３は、図２に示されたＡ部分を示す図である。
【００３６】
図３と図２を参照すれば、補償手段(Ｒ１〜Ｒｎ)は、各画素電源線(ＶＤＤ)の一側と第１電源線１５０との間に電気的に接続されて互いに異なる抵抗値を有するようになる。即ち、補償手段(Ｒ１〜Ｒｎ)は、各々第１電源線１５０と画素電源線(ＶＤＤ)との間に互いに異なる線幅に形成されて互いに異なる抵抗値を有するようになる。
【００３７】
図４は、図２に示されたＡ部分を示す図である。
【００３８】
図４と図２を参照すれば、補償手段(Ｒ１〜Ｒｎ)は、各々第１電源線１５０と画素電源線(ＶＤＤ)との間に同じ線幅を有すると同時に互いに異なる長さを有するように形成されて互いに異なる抵抗値を有するようになる。 
【００３９】
この補償手段(Ｒ１〜Ｒｎ)のうち、画像表示部１２０の一側から基板１１０の中央に向かう第１〜第ｎ/２の補償手段(Ｒ１〜Ｒｎ/２)の抵抗値は、第ｎ/２（基板１１０の中央）に向かうに従って減少するようになる。また、補償手段(Ｒ１〜Ｒｎ)のうち、基板１１０の中央から画像表示部１２０の一側に向かう第ｎ/２＋１〜第Ｒｎの補償手段(Ｒｎ/２＋１〜Ｒｎ)の抵抗値は、第ｎ（画像表示部１２０の一側）に向かうに従って増加するようになる。つまり、補償手段の位置が、画像表示部１２０の左右の一側から基板１１０の中央に向かうに従って補償手段の抵抗値が次第に小さくなるように設定されている。この時、第ｋ(但し、ｋは正の定数)の補償手段(Ｒｋ)と第ｎ＋１−ｋの補償手段(Ｒｎ＋１−ｋ)は、同じ抵抗値を有するようになる。
【００４０】
この補償手段(Ｒ１〜Ｒｎ)は、各々画素電源線(ＶＤＤ)の一側に供給される第１画素駆動電圧が同じくなるように、第１電源線１５０から画素電源線(ＶＤＤ)の一側に供給される第１画素駆動電圧のインピーダンスを補償する。結果的に、第１電源線１５０から複数の画素電源線(ＶＤＤ)に供給される第１画素駆動電圧は、各々の補償手段(Ｒ１〜Ｒｎ)により均一になるように補償される。
【００４１】
複数の画素電源線(ＶＤＤ)の一側は、各々の補償手段(Ｒ１〜Ｒｎ)を通じて画像表示部１２０の上側に隣接した第１電源線１５０に共通に接続される。この各々の複数の画素電源線(ＶＤＤ)には、第１電源線１５０及び補償手段(Ｒ１〜Ｒｎ)を経由して第１画素駆動電圧が供給される。この複数の画素電源線(ＶＤＤ)は、各々第１電源線１５０及び補償手段(Ｒ１〜Ｒｎ)を経由して供給される第１画素駆動電圧を各画素１２１に供給する。
【００４２】
図５は、図２に示された各画素１２１を示す回路図である。
【００４３】
図５と図２を参照すれば、各画素１２１は、走査線(Ｓ)に供給される走査信号により制御され、データ線(Ｄ)に供給されたデータ信号によって画素電源線(ＶＤＤ)から発光素子に供給される電流により発光して画像を表示するようになる。
【００４４】
そのために、各画素１２１は、有機発光素子(ＯＬＥＤ)及び画素回路１２５を具備する。
【００４５】
有機発光素子(ＯＬＥＤ)のアノード電極は画素回路１２５に接続され、カソード電極は基底電源(ＶＳＳ)に接続される。また、有機発光素子(ＯＬＥＤ)は、アノード電極とカソード電極との間に形成された発光層、電子輸送層及び正孔輸送層を含む。また、有機発光素子(ＯＬＥＤ)は、電子注入層と正孔注入層を追加的に含むことができる。この有機発光素子(ＯＬＥＤ)において、アノード電極とカソード電極との間に電圧を印加すると、カソード電極から発生した電子は電子注入層及び電子輸送層を通じて発光層の方に移動し、アノード電極から発生した正孔は正孔注入層及び正孔輸送層を通じて発光層の方に移動する。それによって、発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することにより光が発生するようになる。
【００４６】
画素回路１２５は、第１及び第２トランジスターＭ１、Ｍ２と、ストレージキャパシター(Ｃｓｔ)を備える。ここで、第１及び第２トランジスターＭ１、Ｍ２は、Ｐ タイプ金属酸化膜半導体電界效果トランジスター(ＭＯＳＦＥＴ：Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)である。
【００４７】
第１トランジスターＭ１のゲート電極は走査線(Ｓ)に接続され、ソース電極はデータ線(Ｄ)に接続されると同時に、ドレイン電極は第１ノードＮ１に接続される。この第１トランジスターＭ１は、走査駆動回路１３０から走査線(Ｓ)に供給される走査信号に応答してデータ線(Ｄ)からのデータ信号を第１ノードＮ１に供給する。
【００４８】
第２トランジスターＭ２のゲート電極は、第１トランジスターＭ１のドレイン電極とストレージキャパシター(Ｃｓｔ)が共通に接続された第１ノードＮ１に接続され、ソース電極は画素電源線(ＶＤＤ)に接続されと同時に、ドレイン電極は有機発光素子(ＯＬＥＤ)のアノード電極に接続される。この第２トランジスターＭ２は、自分のゲート電極に供給される電圧によって画素電源線(ＶＤＤ)から供給される自分のソース電極とドレイン電極との間の電流を調節して有機発光素子(ＯＬＥＤ)に供給することにより有機発行素子(ＯＬＥＤ)を発光させる。
【００４９】
ストレージキャパシター(Ｃｓｔ)は、走査線(Ｓ)に選択信号が供給される区間に、第１トランジスターＭ１を経由して第１ノードＮ１上に供給されるデータ信号に対応する電圧を保存した後、第１トランジスターＭ１がオフされると、第２トランジスターＭ２のオン状態を１フレームの間維持させることになる。
【００５０】
このような画素１２１の駆動について説明すれば、次のようである。まず、走査線(Ｓ)にロー状態の選択信号が供給される区間では、第１トランジスターＭ１がターンーオンされる。それによって、データ駆動回路１４０からデータ線(Ｄ)に供給されるデータ信号は、第１トランジスターＭ１と第１ノードＮ１を経由して第２トランジスターＭ２のゲート電極に供給される。この時、ストレージキャパシター(Ｃｓｔ)は、第２トランジスターＭ２のゲート電極の電圧と画素電源線(ＶＤＤ)に供給される第１画素駆動電圧との間の差電圧を保存する。
【００５１】
それによって、第２トランジスターＭ２は、第１ノードＮ１の電圧によってターンーオンされてデータ信号に相応する電流を有機発光素子(ＯＬＥＤ)に供給する。したがって、有機発光素子(ＯＬＥＤ)は、第２トランジスターＭ２から供給される電流により発光して画像を表示する。
【００５２】
その後、走査線(Ｓ)にハイ状態の選択信号が供給される区間では、ストレージキャパシター(Ｃｓｔ)に保存されたデータ信号に対応する電圧により第２トランジスターＭ２のオン状態が維持されることにより、有機発光素子(ＯＬＥＤ)は１フレーム期間の間に発光して画像を表示する。
【００５３】
このような本発明の第１実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｎ)を利用してパッド部１６０との距離による線抵抗によって発生する第１電源線(１５０)の電圧降下を償うことにより、パッド部１６０から相対的に遠い画像表示部１２０の上側領域の各画素電源線(ＶＤＤ)に供給される第１画素駆動電圧の電圧降下のばらつきを最小化することができる。
【００５４】
図６は、図２に示された各画素の位置による電流分布を示す図である。
【００５５】
図６を参照すれば、本発明の第１実施形態による発光表示装置は、一つの走査線に接続された複数の画素１２１の位置による画素電源線(ＶＤＤ)の電圧降下のばらつきにより各画素１２１に供給される電流量が異なって発生する発光輝度のばらつきを最小化することができる。即ち、本発明の第１実施形態による発光表示装置は、画素１２１の位置による画像表示部１２０の左側及び右側領域の発光輝度のばらつきを最小化することができる。
【００５６】
図７は、本発明の第２実施形態による発光表示装置を示す図である。
【００５７】
図７を参照すれば、本発明の第２実施形態による発光表示装置は、補助電源線１５４をさらに備えること以外は本発明の第１実施形態による発光表示装置と同様である。したがって、本発明の第２実施形態による発光表示装置では、補助電源線１５４を除外した他の構成要素についての説明は省略する。
【００５８】
補助電源線１５４は、画像表示部１２０の他の一側面、即ち、下側に隣接するように形成される。この補助電源線１５４は、互いに対向するように並んだ第１電源線１５０の間に形成されて第１電源線１５０に電気的に接続される。
【００５９】
それによって、複数の画素電源線(ＶＤＤ)の各々の一側には第１電源線１５０及び補償手段(Ｒ１〜Ｒｎ)を経由して第１画素駆動電圧が供給され、他側には第１電源線１５０と補助電源線１５４を経由して第１画素駆動電圧が供給される。この複数の画素電源線(ＶＤＤ)は、各々第１電源線１５０及び補償手段(Ｒ１〜Ｒｎ)を経由して供給されると同時に第１電源線１５０と補助電源線１５４を経由して供給される第１画素駆動電圧を各画素１２１に供給する。
【００６０】
図８は、図７に示された各画素の位置による電流分布を示す図である。
【００６１】
図８を参照すれば、本発明の第２実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｎ)を利用して画像表示部１２０の上側領域の各画素電源線(ＶＤＤ)に供給される第１画素駆動電圧の電圧降下を均一にすることができる。また、本発明の第２実施形態による発光表示装置は、画像表示部１２０の下側に隣接するように配置されて第１電源線１５０に接続される補助電源線１５４を利用して画像表示部１２０の各画素電源線(ＶＤＤ)に第１画素駆動電圧を供給することにより、画像表示部１２０の上側及び下側領域の電流分布のばらつきを最小化できる。
【００６２】
図９は、本発明の第３実施形態による発光表示装置を示す図である。
【００６３】
図９を参照すれば、本発明の第３実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｎ)以外は上述した本発明の第２実施形態による発光表示装置と同じ構成要素を有する。したがって、本発明の第３実施形態による発光表示装置では、補償手段(Ｒ１〜Ｒｎ)を除外した他の構成要素についての説明は省略する。
【００６４】
本発明の第３実施形態による発光表示装置の補償手段(Ｒ１〜Ｒｎ)は、補助電源線１５４と複数の画素電源線(ＶＤＤ)の他側に電気的に接続されて互いに異なる抵抗値を有するようになる。即ち、各々の補償手段(Ｒ１〜Ｒｎ)は、図３に示されたように、互いに異なる線幅を形成するか、または図４に示されたように、同じ線幅を有すると同時に互いに異なる長さを有するように形成される。
【００６５】
この補償手段(Ｒ１〜Ｒｎ)は、各々第１電源線１５０から画素電源線(ＶＤＤ)の一側に供給される第１画素駆動電圧と、補助電源線１５４から画素電源線(ＶＤＤ)の他側に供給される第１画素駆動電圧と、が同じくなるように、補助電源線１５４から画素電源線(ＶＤＤ)の他側に供給される第１画素駆動電圧のインピーダンスを補償する。結果的に、第１電源線１５０及び補助電源線１５４から複数の画素電源線(ＶＤＤ)に供給される第１画素駆動電圧は、補償手段(Ｒ１〜Ｒｎ)の各々により均一になるように補償される。
【００６６】
複数の画素電源線(ＶＤＤ)の各々の一側は画像表示部１２０の上側に隣接した第１電源線１５０に共通に接続され、他側は補償手段(Ｒ１〜Ｒｎ)の各々を通じて画像表示部１２０の下側に隣接した補助電源線１５４に共通に接続される。この複数の画素電源線(ＶＤＤ)の各々の一側には第１電源線１５０を経由して第１画素駆動電圧が供給され、他側には第１電源線１５０と補助電源線１５４及び補償手段(Ｒ１〜Ｒｎ)を経由して第１画素駆動電圧が供給される。この複数の画素電源線(ＶＤＤ)は、各々第１ 電源線１５０を経由して供給されると同時に第１電源線１５０と補助電源線１５４及び補償手段(Ｒ１〜Ｒｎ)を経由して供給される第１画素駆動電圧を各画素１２１に供給する。
【００６７】
図１０は、図９に示された各画素の位置による電流分布を示す図である。
【００６８】
図１０を参照すれば、本発明の第３実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｎ)を利用して補助電源線１５４から画像表示部１２０の下側領域の各画素電源線(ＶＤＤ)に供給される第１画素駆動電圧の電圧降下を均一にして画像表示部１２０の上側及び下側領域の電流分布のばらつきを最小化することができる。
【００６９】
図１１は、本発明の第４実施形態による発光表示装置を示す図である。
【００７０】
図１１を参照すれば、本発明の第４実施形態による発光表示装置は、第１電源線１５０と複数の画素電源線(ＶＤＤ)の一側に接続された第１補償手段(Ｒ１〜Ｒｎ)と、補助電源線１５４と複数の画素電源線(ＶＤＤ)の他側に接続された第２補償手段(Ｒ１′〜Ｒｎ′)以外は上述した本発明の第２及び第３実施形態による発光表示装置と同じ構成要素を備える。
【００７１】
したがって、本発明の第４実施形態による発光表示装置は、上述した本発明の第２及び第３実施形態による発光表示装置が組み合わせられた形態であり、これについての詳細な説明は省略する。
【００７２】
図１２は、本発明の第５実施形態による発光表示装置を示す図である。
【００７３】
図１２を参照すれば、本発明の第５実施形態による発光表示装置は、基板１１０に位置してデータ線(Ｄ)と走査線(Ｓ)及び複数の画素１２１により定義される画像表示部１２０と、第１電源線１５０と、複数の画素電源線(ＶＤＤ)と、複数の共通電源線(Ｂ１〜Ｂｍ)と、補償手段(Ｒ１〜Ｒｍ)と、を備える。
【００７４】
また、本発明の第５実施形態による発光表示装置は、走査駆動回路１３０と、データ駆動回路１４０と、第２電源線１５２と、パッド部１５０と、をさらに備えることができる。
【００７５】
本発明の第５実施形態による発光表示装置において、複数の画素電源線(ＶＤＤ)と、複数の共通電源線(Ｂ１〜Ｂｍ)及び補償手段(Ｒ１〜Ｒｍ)以外の他の構成要素は、上述した本発明の第１実施形態による発光表示装置と同様であるからそれについての詳細な説明は省略する。
【００７６】
複数の共通電源線(Ｂ１〜Ｂｍ)は、各々複数の画素電源線(ＶＤＤ)のうち、Ｎ個の単位で画素電源線(ＶＤＤ)に共通に接続される。それによって、複数の画素電源線(ＶＤＤ)は、複数の共通電源線(Ｂ１〜Ｂｍ)の各々によりＭ個のブロックに分けられる。この複数の共通電源線(Ｂ１〜Ｂｍ)は、各々複数の画素電源線(ＶＤＤ)の一側と第１電源線１５０との間に形成される。
【００７７】
補償手段(Ｒ１〜Ｒｍ)は、各々複数の共通電源線(Ｂ１〜Ｂｍ)と第１電源線１５０との間に電気的に接続されて互いに異なる抵抗値を有するようになる。即ち、補償手段(Ｒ１〜Ｒｍ)は、各々図３に示されたように、互いに異なる線幅を形成するか、または図４に示されたように、同じ線幅を有すると同時に互いに異なる長さを有するように形成される。この補償手段(Ｒ１〜Ｒｍ)は、各々第１電源線１５０から複数の共通電源線(Ｂ１〜Ｂｍ)に供給される第１画素駆動電圧のインピーダンスを補償する。
【００７８】
複数の画素電源線(ＶＤＤ)の各々の一側は複数の共通電源線(Ｂ１〜Ｂｍ)及び補償手段(Ｒ１〜Ｒｍ)の各々を通じて画像表示部１２０の上側に隣接した第１電源線１５０に共通に接続される。この各々の複数の画素電源線(ＶＤＤ)には、第１電源線１５０と補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)を経由して第１画素駆動電圧が供給される。
【００７９】
このような本発明の第５実施形態による発光表示装置は、外部から第１画素駆動電圧が供給される第１電源線１５０とＭ個の単位で画素電源線(ＶＤＤ)が共通に接続された複数の共通電源線(Ｂ１〜Ｂｍ)との間に補償手段(Ｒ１〜Ｒｎ)を形成することにより、複数の画素電源線(ＶＤＤ)に供給される第１画素駆動電圧の電圧降下をＭ個のブロック単位に最小化することができる。
【００８０】
図１３は、図１２に示された各画素の位置による電流分布を示す図である。
【００８１】
図１３を参照すれば、本発明の第５実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｍ)を利用して第１電源線(ＶＤＤ)から複数の共通電源線(Ｂ１〜Ｂｍ)に供給される第１画素駆動電圧の電圧降下のばらつきを最小化することができる。したがって、本発明の第５実施形態による発光表示装置は、各画素１２１に供給される電流量のばらつきをＭ個のブロック単位で最小化できる。
【００８２】
図１４は、本発明の第６実施形態による発光表示装置を示す図である。
【００８３】
図１４を参照すれば、本発明の第６実施形態による発光表示装置は、補助電源線１５４をさらに備えること以外は、本発明の第５実施形態による発光表示装置と同様である。したがって、本発明の第６実施形態による発光表示装置では、補助電源線１５４を除外した他の構成要素についての説明は省略する。
【００８４】
補助電源線１５４は、画像表示部１２０の他の一側面、即ち、下側に隣接するように形成される。即ち、補助電源線１５４は、互いに対向するように並んだ第１電源線１５０の間に形成されて第１電源線１５０に電気的に接続される。
【００８５】
それによって、複数の画素電源線(ＶＤＤ)の各々の一側は、複数の共通電源線(Ｂ１〜Ｂｍ)及び補償手段(Ｒ１〜Ｒｍ)の各々を通じて画像表示部１２０の上側に隣接した第１電源線１５０に共通に接続される。また、複数の画素電源線(ＶＤＤ)の各々の他側は、補助電源線１５４に共通に接続される。したがって、複数の画素電源線(ＶＤＤ)の各々の一側には、第１電源線１５０と補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)を経由して第１画素駆動電圧が供給され、複数の画素電源線(ＶＤＤ)の各々の他側には、第１電源線１５０及び補助電源線１５４を経由して第１画素駆動電圧が供給される。この複数の画素電源線(ＶＤＤ)は、各々複数の共通電源線(Ｂ１〜Ｂｍ)及び補助電源線１５４を通じて供給される第１画素駆動電圧を各画素１２１に供給する。
【００８６】
図１５は、図１４に示された各画素の位置による電流分布を示す図である。
【００８７】
図１５を参照すれば、本発明の第６実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｎ)を利用して第１電源線１５０から複数の共通電源線(Ｂ１〜Ｂｍ)に供給される第１画素駆動電圧の電圧降下のばらつきを最小化することができる。また、本発明の第６実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｍ)、複数の共通電源線(Ｂ１〜Ｂｍ)及び補助電源線１５４を利用して複数の画素電源線(ＶＤＤ)に第１画素駆動電圧を供給することにより、各画素１２１に供給される電流量のばらつきをＭ個のブロック単位で最小化できる。
【００８８】
図１６は、本発明の第７実施形態による発光表示装置を示す図である。
【００８９】
図１６を参照すれば、本発明の第７実施形態による発光表示装置は、補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)以外は、上述した本発明の第６実施形態による発光表示装置と同じ構成要素を有する。したがって、本発明の第７実施形態による発光表示装置では、補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)を除外した他の構成要素についての説明は省略する。
【００９０】
本発明の第７実施形態による発光表示装置において、複数の共通電源線(Ｂ１〜Ｂｍ)は、各々複数の画素電源線(ＶＤＤ)のうち、Ｎ個の単位で画素電源線(ＶＤＤ)の他側に共通に接続される。それによって、複数の画素電源線(ＶＤＤ)は、複数の共通電源線(Ｂ１〜Ｂｍ)の各々によってＭ個のブロックに分けられる。この複数の共通電源線(Ｂ１〜Ｂｍ)は、各々複数の画素電源線(ＶＤＤ)の他側と補助電源線１５４との間に形成される。
【００９１】
補償手段(Ｒ１〜Ｒｍ)は、各々複数の共通電源線(Ｂ１〜Ｂｍ)と補助電源線１５４との間に電気的に接続されて互いに異なる抵抗値を有するようになる。即ち、補償手段(Ｒ１〜Ｒｍ)は、各々図３に示されたように、互いに異なる線幅を形成するか、または図４に示されたように、同じ線幅を有すると同時に互いに異なる長さを有するように形成される。この補償手段(Ｒ１〜Ｒｍ)は、各々補助電源線１５４から複数の共通電源線(Ｂ１〜Ｂｍ)に供給される第１画素駆動電圧のインピーダンスを償うようになる。結果的に、補助電源線１５４から複数の共通電源線(Ｂ１〜Ｂｍ)を経由して複数の画素電源線(ＶＤＤ)の他側に供給される第１ 画素駆動電圧は、補償手段(Ｒ１〜Ｒｍ)の各々によって第１電源線１５０から複数の画素電源線(ＶＤＤ)の一側に供給される第１画素駆動電圧と同じくなる。
【００９２】
複数の画素電源線(ＶＤＤ)の各々の一側は、画像表示部１２０の上側に隣接した第１電源線１５０に共通に接続され、他側は複数の共通電源線(Ｂ１〜Ｂｍ)及び補償手段(Ｒ１〜Ｒｍ)を通じて画像表示部１２０の下側に隣接した補助電源線１５４に共通に接続される。この複数の画素電源線(ＶＤＤ)の各々の一側には、第１電源線１５０を経由して第１画素駆動電圧が供給され、他側には第１電源線１５０と補助電源線１５４と補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)を経由して第１画素駆動電圧が供給される。この複数の画素電源線(ＶＤＤ)は、各々第１電源線１５０と複数の共通電源線(Ｂ１〜Ｂｍ)を経由して供給される第１画素駆動電圧を各画素１２１に供給する。
【００９３】
このような本発明の第７実施形態による発光表示装置は、第１電源線１５０から複数の画素電源線(ＶＤＤ)の一側に第１画素駆動電圧を供給すると同時に補助電源線１５４、補償手段(Ｒ１〜Ｒｍ)及び複数の共通電源線(Ｂ１〜Ｂｍ)を利用して複数の画素電源線(ＶＤＤ)の他側に第１画素駆動電圧を供給することにより、各画素１２１に供給される電流量のばらつきをＭ個のブロック単位で最小化できる。
【００９４】
図１７は、本発明の第８実施形態による発光表示装置を示す図である。
【００９５】
図１７を参照すれば、本発明の第８実施形態による発光表示装置は、Ｍ個の単位で画素電源線(ＶＤＤ)の一側に接続された複数の第１共通電源線(Ｂ１〜Ｂｍ)と、複数の第１共通電源線(Ｂ１〜Ｂｍ)と第１電源線１５０との間に接続された第１補償手段(Ｒ１〜Ｒｍ)と、Ｍ個の単位で画素電源線(ＶＤＤ)の他側に接続された複数の第２共通電源線(Ｂ１′ 〜Ｂｍ′)と、複数の第２共通電源線(Ｂ１′ 〜Ｂｍ′)と補助電源線１５４との間に接続された第２補償手段(Ｒ１′ 〜Ｒｍ′)以外は、上述した本発明の第６及び第７実施形態による発光表示装置等の同じ構成要素を備える。
【００９６】
本発明の第８実施形態による発光表示装置は、上述した本発明の第６及び第７実施形態による発光表示装置が組み合わせられた形態であり、それについての詳細な説明は省略する。
【００９７】
図１８は、本発明の第９実施形態による発光表示装置を示す図である。
【００９８】
図１８を参照すれば、本発明の第９実施形態による発光表示装置は、画像表示部１２０のデータ線にデータ信号を供給するためのデータ駆動回路１４０以外は、上述した本発明の第１〜第８実施形態による発光表示装置と同一の構成要素を備える。
【００９９】
本発明の第９実施形態による発光表示装置のデータ駆動回路１４０は、基板１１０に接続されるＦＰＣ(Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ)１７０上に実装できる。それによって、データ駆動回路１４０は、基板１１０のパッド部を通じて画像表示部１２０のデータ線(Ｄ)に電気的に接続されてデータ信号を供給する。この時、データ駆動回路１４０は、ＦＰＣ１７０以外にも印刷回路基板(Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ)上に実装されるチップオンボード(Ｃｈｉｐ ｏｎ Ｂｏａｒｄ)、フィルム上に直接実装されるチップオンフィルム(Ｃｈｉｐ ｏｎ Ｆｉｌｍ)又はテープキャリアパッケージ(Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ)に採用される通常的なフィルム型連結素子に実装できる。
【０１００】
以上、添付の図を参照しながら本発明の好適な実施形態について説明したが、前記説明は単に本発明を説明する目的であり、意味限定や請求の範囲に記載された本発明の範囲を制限するためのものではない。したがって、前記説明によって当業者であれば、本発明の技術思想を逸脱しない範囲で各種の変更および修正が可能であることはいうまでもない。したがって、本発明の技術的保護範囲は明細書の詳細な説明に記載の内容に限定されず、特許請求の範囲によって決められるべきである。
【産業上の利用可能性】
【０１０１】
本発明の発光表示装置は、発光輝度が場所によらず均一化されているので、発光表示装置の製造分野で利用可能である。
【図面の簡単な説明】
【０１０２】
【図１】従来の発光表示装置を示す図である。
【図２】本発明の第１実施形態による発光表示装置を示す図である。
【図３】図２に示されたＡ部分を拡大した補償手段を示す図である。
【図４】図２に示されたＡ部分を拡大した他の形態の補償手段を示す図である。
【図５】図２に示された各画素を示す回路図である。
【図６】図２に示された各画素の位置による電流分布を示す図である。
【図７】本発明の第２実施形態による発光表示装置を示す図である。
【図８】図７に示された各画素の位置による電流分布を示す図である。
【図９】本発明の第３実施形態による発光表示装置を示す図である。
【図１０】図９に示された各画素の位置による電流分布を示す図である。
【図１１】本発明の第４実施形態による発光表示装置を示す図である。
【図１２】本発明の第５実施形態による発光表示装置を示す図である。
【図１３】図１２に示された各画素の位置による電流分布を示す図である。
【図１４】本発明の第６実施形態による発光表示装置を示す図である。
【図１５】図１４に示された各画素の位置による電流分布を示す図である。
【図１６】本発明の第７実施形態による発光表示装置を示す図である。
【図１７】本発明の第８実施形態による発光表示装置を示す図である。
【図１８】本発明の第９実施形態による発光表示装置を示す図である。
【符号の説明】
【０１０３】
１０、１１０    基板
２０、１２０    画像表示部
２１、１２１    画素
１２５    画素回路
３０、１３０    走査駆動回路
１３２    走査制御信号線
４０、１４０    データ駆動回路
１４２    第１データ信号線
１４４    第２データ信号線
５０、１５０    第１電源線
５２、１５２    第２電源線
１５６    第２電源供給線
１５８    第１電源供給線
６０、１６０    パッド部
１５４    補助電源線
１７０    ＦＰＣ
【図１】
2006065281.tif 000003
【図２】
2006065281.tif 000004
【図３】
2006065281.tif 000005
【図４】
2006065281.tif 000006
【図５】
2006065281.tif 000007
【図６】
2006065281.tif 000008
【図７】
2006065281.tif 000009
【図８】
2006065281.tif 000010
【図９】
2006065281.tif 000011
【図１０】
2006065281.tif 000012
【図１１】
2006065281.tif 000013
【図１２】
2006065281.tif 000014
【図１３】
2006065281.tif 000015
【図１４】
2006065281.tif 000016
【図１５】
2006065281.tif 000017
【図１６】
2006065281.tif 000018
【図１７】
2006065281.tif 000019
【図１８】
2006065281.tif 000020