(57)【要約】【課題】  下地メタルの光反射率を低減させて微細なレジストパターンを高精度に転写すると共に、メタルエッチングを酸化膜のハードマスクを介して実施することでマスクとメタルのエッチング選択比を確保して微細なメタル配線を形成することができる半導体装置の製造方法を提供する。【解決手段】  下地からの光反射を抑制する反射防止膜として屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜６，７を含む酸化膜層をメタル積層膜上に形成するステップと、露光処理によりプラズマＳｉＯＮ膜７上に金属配線パターンを施したレジストマスク８を形成するステップと、レジストマスク８を介したエッチングにより酸化膜層に金属配線パターンを形成するステップと、金属配線パターンが形成された酸化膜層をマスク材としたエッチングによりメタル積層膜に金属配線パターンを形成するステップとを備える。【選択図】        図１
2006093590.tif 000002
【特許請求の範囲】
【請求項１】
金属積層膜上にマスク材を設け、当該マスク材を介したエッチングにより前記金属積層膜に金属配線パターンを形成する半導体装置の製造方法において、
下地からの光反射を抑制する反射防止膜として屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜を含む酸化物積層膜を前記金属積層膜上に形成するステップと、
露光処理により前記酸化物積層膜のプラズマＳｉＯＮ膜上に前記金属配線パターンを施したレジストマスクを形成するステップと、
前記レジストマスクを介したエッチングにより前記酸化物積層膜に前記金属配線パターンを形成するステップと、
前記金属配線パターンが形成された前記酸化物積層膜を前記マスク材としたエッチングにより前記金属積層膜に金属配線パターンを形成するステップと
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
酸化物積層膜は、プラズマＳｉＯＮ膜に挟まれる中間層又は前記プラズマＳｉＯＮ膜による積層膜の最下層にプラズマＳｉＯ膜を形成してなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
金属配線パターンが形成された酸化物積層膜をマスク材としたエッチングにより金属積層膜に金属配線パターンを形成したあと、前記マスク材を残したまま、層間絶縁膜を形成するステップと、
エッチングにより前記層間絶縁膜を介した上層から下層の前記金属積層膜の金属配線へのビアホールを形成するにあたり、前記ビアホールの形成を前記金属配線上の前記マスク材の酸化物積層膜で一旦停止し、前記酸化物積層膜における酸化膜の膜厚のばらつきを補正するようにエッチングステップを切り替えて前記金属配線まで前記ビアホールを形成するステップとを備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
エッチングにより半導体装置の金属積層膜に金属配線パターンを形成するためのマスク材において、
屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜からなり、下地からの光反射を抑制する反射防止膜と、前記反射防止膜を構成するプラズマＳｉＯＮ膜に挟まれる中間層又は前記プラズマＳｉＯＮ膜による積層膜の最下層に設けた酸化膜とからなり、
露光処理により前記金属配線パターンを施したレジストマスクが前記プラズマＳｉＯＮ膜上に形成され、前記レジストマスクを介したエッチングにより前記金属配線パターンが形成されるマスク材。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、メタル配線形成のためのハードマスク構造を改良した半導体装置の製造方法及びこれに好適に用いられるマスク材に関するものである。
【背景技術】
【０００２】
微細なメタル配線を形成するには、光学上の回折限界などから微細で且つ薄膜のレジストパターンをメタル直上に形成する必要がある。しかしながら、レジストとメタルとの間で十分なエッチング選択比が得られないためにエッチング途中で薄膜のレジストパターンが消失し、メタル配線の形状不良が発生する場合がある。また、露光の際、下地メタルの凹凸に起因する反射によってレジストが細ったり、消失したりするため、微細なレジストパターンを形成するには、下地メタルの光反射率を低減させる必要がある。
【０００３】
このような不具合を解消するため、例えば特許文献１に開示されるような配線形成方法が提案されている。この方法では、メタル配線層上にＴｉＮ膜層を設け、その上層にＰ−ＳｉＯＮ（プラズマＳｉＯＮ）膜、Ｐ−ＳｉＯ２（プラズマＳｉＯ２）膜を形成した上にフォトレジストを設けたものをマスクとして用いる。ＴｉＮ膜とＰ−ＳｉＯＮ膜及びＰ−ＳｉＯ２膜は、金属配線層上に積層して使用することで無機反射防止膜として機能し、下地メタルの凹凸に起因するハレーションを抑えることができる。
【０００４】
また、前述したフォトレジストの下層膜は、ドライエッチングにあたり、そのエッチングガスの組成を変更することで、フォトレジストとのエッチング選択比を調整することができる。
【０００５】
【特許文献１】特開２０００−２１６１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示されるマスク構造では、フォトレジストとＰ−ＳｉＯ２との間の密着性が悪く、最悪の場合フォトレジストパターンの剥離などが生じ、微細なレジストパターンを高精度に転写することができない場合がある。
【０００７】
また、Ｐ−ＳｉＯＮ膜は、メタル（ＴｉＮ膜層も含む）積層膜とのエッチング選択比が小さい。例えば、レジストパターンの肩削れによるメタル配線の形状不良が発生する可能性がある。
【０００８】
この発明は、上記のような課題を解決するためになされたもので、下地メタルの光反射率を低減させて微細なレジストパターンを高精度に転写すると共に、メタルエッチングを酸化膜のハードマスクを介して実施することでマスクとメタルのエッチング選択比を確保して微細なメタル配線を形成することができる半導体装置の製造方法及びこれに好適に用いられるマスク材を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る半導体装置の製造方法は、金属積層膜上にマスク材を設け、当該マスク材を介したエッチングにより金属積層膜に金属配線パターンを形成する半導体装置の製造方法において、下地からの光反射を抑制する反射防止膜として屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜を含む酸化物積層膜を金属積層膜上に形成するステップと、露光処理により酸化物積層膜のプラズマＳｉＯＮ膜上に金属配線パターンを施したレジストマスクを形成するステップと、レジストマスクを介したエッチングにより酸化物積層膜に金属配線パターンを形成するステップと、金属配線パターンが形成された酸化物積層膜をマスク材としたエッチングにより金属積層膜に金属配線パターンを形成するステップとを備えるものである。
【発明の効果】
【００１０】
この発明によれば、金属積層膜上にマスク材を設け、当該マスク材を介したエッチングにより金属積層膜に金属配線パターンを形成する半導体装置の製造方法において、下地からの光反射を抑制する反射防止膜として屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜を含む酸化物積層膜を金属積層膜上に形成するステップと、露光処理により酸化物積層膜のプラズマＳｉＯＮ膜上に金属配線パターンを施したレジストマスクを形成するステップと、レジストマスクを介したエッチングにより酸化物積層膜に金属配線パターンを形成するステップと、金属配線パターンが形成された酸化物積層膜をマスク材としたエッチングにより金属積層膜に金属配線パターンを形成するステップとを備えるので、下地メタルの光反射率を低減させて微細なレジストパターンを高精度に転写すると共に、メタルエッチングを酸化膜のハードマスクを介して実施することでマスクとメタルのエッチング選択比を確保して微細なメタル配線を形成することができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１による半導体装置の製造方法における各製造工程での装置の概略的な断面図であり、（ａ）に示す製造工程から（ｃ）に示す製造工程のへ進むものとする。図１（ａ）に示すように層間絶縁膜１上にメタル積層膜を形成する。先ず、バリアメタル層２を層間絶縁膜１上に形成し、その上層に導電体層３を形成する。導電体層３の材料については、一般的にメタル配線材料として利用されるアルミ材料（ＡｌＣｕ）を用いた場合を例に挙げる。
【００１２】
この場合、バリアメタル層２としては、例えばＴｉＮ／Ｔｉ積層膜を用いる。これは、ＴｉＮ／Ｔｉ積層膜における最下層のＴｉ層が、導電体層３として上層に形成するＡｌＣｕ膜の膜質（結晶サイズ、結晶配向性など）を改善する効果を有しているからであり、またＴｉ層とＡｌＣｕ膜層の間に介在するＴｉＮ膜層がＴｉ層からＡｌＣｕ膜層へのＴｉの拡散を抑制する効果を有しているからである。
【００１３】
本実施の形態１では、アルミ材料の導電体層３の膜厚は１５０〜２２０ｎｍを想定している。なお、厚めにしておくのは配線抵抗を低くするためである。なお、膜厚上限値２２０ｎｍは、本実施の形態によるハードマスク構造の適用上限（ドライエッチング可能範囲）を示している。また、薄い方については、メタルエッチングのオーバーエッチング量を多めにすることで調整できるため、自由度が増します。
【００１４】
さらに、導電体層３の上層にもＴｉＮ／Ｔｉ積層膜４を形成する。これは、ＴｉＮ／Ｔｉ積層膜４が、導電体層３となるＡｌＣｕ膜にビアホールを接続した場合のエレクトロマイグレーション（以下、ＥＭと略す）の発生を抑え、これに対する信頼性を向上させるためである。なお、上層アルミ配線と下層アルミ配線間をビアホールで接続した構造のＥＭ試験では、一般的にビアホール直下のアルミ配線のＡｌＣｕ層でＥＭが発生するが、ＴｉＮ、Ｔｉ層では、ＥＭが発生しない。従って、導電体層３となるＡｌＣｕ層でＥＭが発生した後でもＴｉＮ／Ｔｉ層によって電気的導通を確保することができる。
【００１５】
続いて、上述のようにして積層したメタル積層膜（図示の例では、ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉ膜）上にＰ−ＳｉＯ膜（プラズマ酸化膜）５を９０〜１１０ｎｍの膜厚で形成する。
【００１６】
このＰ−ＳｉＯ膜５の上層に１層目のＰ−ＳｉＯＮ（例えば、屈折率ｎ＝２．１０，吸収係数ｋ＝１．２０）膜６を４７〜５３ｎｍ程度形成し、さらに２層目のＰ−ＳｉＯＮ（例えば、屈折率ｎ＝２．００，吸収係数ｋ＝０．３５）膜７を２７〜３３ｎｍ程度形成する。なお、Ｐ−ＳｉＯＮ膜６，７は、成膜時にＳｉＨ４／Ｎ２Ｏのガス流量比を変えることで、異なる膜質となり互いに異なる屈折率ｎを持たせることができる。この後、Ｐ−ＳｉＯＮ膜７の上層にフォトレジストを塗布し、露光、現像を行ってレジストパターン８を形成する。
【００１７】
このように、本実施の形態では、特許文献１に開示される構成と異なってＰ−ＳｉＯ２膜ではなく、Ｐ−ＳｉＯＮ膜７の上層にレジストパターン８を形成する。これは、特許文献１に代表される従来の製造方法における課題である下地とフォトレジストとの密着性（接着性）の問題を解決する本発明に特有の構成である。
【００１８】
フォトレジストとの密着性に影響を与える因子の１つに下地の表面状態があるが、例えば下地の吸湿及び無機イオンの吸着は、フォトレジストとの密着性を悪化させる要因となる。ここで、従来のようなＰ−ＳｉＯ２（Ｐ−ＳｉＯ）膜では、その表面が水素終端されており、親水性を示すため吸湿性が高い。
【００１９】
これに対して、本発明では、表面が酸素又は窒素により終端される疎水性のＰ−ＳｉＯＮ膜を使用することから、Ｐ−ＳｉＯ２膜と比較して吸湿しにくく、フォトレジストとの密着性を格段に向上させることができる。
【００２０】
また、従来では、異なる材料で屈折率が互いに異なるＰ−ＳｉＯ２膜とＰ−ＳｉＯＮ膜とを合わせて反射防止膜（ARL; Anti-Reflective Layer）を形成していたが、本発明では、上述のように疎水性のＰ−ＳｉＯＮ膜を利用するため、２層のＰ−ＳｉＯＮ膜で、これらの膜質をそれぞれ変えて互いに異なる屈折率とすることで反射防止膜として機能させている。
【００２１】
屈折率ｎの異なるＰ−ＳｉＯＮ膜６，７によって構成される２層の反射防止膜により、露光の際に下地メタルの光反射率は、ほぼ０％になる。これにより、下地メタルからの散乱光の影響が低減されて、微細なパターン（図示の例では、０．２μｍピッチ）の形成が可能となる。
【００２２】
次に、図１（ｂ）に示す工程では、前述した工程で形成したレジストパターン８をマスクとして、前述した積層膜のうち、Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯ膜をエッチングする。このエッチング処理の後、レジストパターン８を除去したときの構成を、図１（ｂ）に示している。
【００２３】
続いて、図１（ｃ）に示す工程では、前述した工程で形成したレジストパターン８によるパターニングがなされたＰ−ＳｉＯＮ／Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯ膜（酸化物積層膜）をハードマスクとして使用して、さらに下層のメタル積層膜（ＴｉＮ／Ｔｉ積層膜／ＡｌＣｕ膜／ＴｉＮ／Ｔｉ積層膜）（金属積層膜）をエッチングする。このエッチングが完了すると、前述した３層のハードマスクのうち、アルミ材料に対するエッチング選択比の小さいＰ−ＳｉＯＮ／Ｐ−ＳｉＯＮ膜は消失し、Ｐ−ＳｉＯ膜のみが残る（図１（ｃ）参照）。
【００２４】
このように、３層の酸化膜によるハードマスクを利用してメタルエッチングするにあたり、最下層のＰ−ＳｉＯ膜の膜厚のばらつきは、露光時における下地の光反射率のばらつきの要因となる。そこで、本発明では、上層の２層のＰ−ＳｉＯＮ膜の膜質をそれぞれ変えて屈折率を調節することで、最下層のＰ−ＳｉＯ膜の膜厚にばらつきが生じても、露光時に影響がないレベルにまで下地の光反射率のばらつきを抑えることが可能である。
【００２５】
なお、前述したメタルエッチングでは、エッチング後のメタル層間への酸化膜などの埋め込みを考慮すると、Ｐ−ＳｉＯ膜の残膜は少ない程よいが、少なすぎるとメタル配線の肩削れの問題が発生する。図示の構成では、エッチング後のメタル層間への酸化膜などの埋め込み、及び、メタルエッチング時のメタル配線の肩削れを考慮すると、Ｐ−ＳｉＯ膜を２０〜４０ｎｍ程度残すのが望ましい。
【００２６】
このように、３層のハードマスクを構成する酸化膜が１層を残して消失しその膜厚が薄くなることから、配線パターンのアスペクト比が小さくなり、後続する処理である導電体層３からなるメタル配線層間への層間絶縁膜の埋め込みも容易に実施することが可能となる。
【００２７】
以上のように、この実施の形態１によれば、下地からの光反射を抑制する反射防止膜として屈折率がそれぞれ異なる複数層のプラズマＳｉＯＮ膜６，７を含む酸化膜層（Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯ）（酸化物積層膜）をメタル積層膜（ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉ）（金属積層膜）上に形成するステップと、露光処理によりプラズマＳｉＯＮ膜７上に金属配線パターンを施したレジストマスク８を形成するステップと、レジストマスク８を介したエッチングにより酸化膜層に金属配線パターンを形成するステップと、金属配線パターンが形成された酸化膜層をマスク材としたエッチングによりメタル積層膜に金属配線パターンを形成するステップとを備えるので、下地メタルの光反射率を低減させて微細なレジストパターンを高精度に転写すると共に、メタルエッチングを酸化膜のハードマスクを介して実施することでマスクとメタルのエッチング選択比を確保して微細なメタル配線を形成することができる。
【００２８】
なお、上記実施の形態で示した構造の変形例として、３層のハードマスクの最下層をプラズマＣＶＤ法によるＰ−ＴＥＯＳ（Tetra-Ethyl-Orso-Silicite）膜やＨＤＰ−ＣＶＤ（High Density Plasma-CVD)法によるＵＳＧ膜に変更しても同様の効果を得ることができる。これら酸化膜は、その成膜温度がいずれも３００〜４５０℃であり、さらに膜ストレス（応力）も同程度であるため、メタル配線にかかる熱及び応力が比較的近いことから選択している。
【００２９】
また、上記実施の形態では、２層のＰ−ＳｉＯＮ膜で反射防止膜を形成する例を示したが、下地メタルからの光反射を防止することができれば、３層以上のＰ−ＳｉＯＮ膜を用いて反射防止膜を構成しても良い。
【００３０】
実施の形態２．
図２は、この発明の実施の形態２による半導体装置の製造方法における各製造工程での装置の概略的な断面図であり、（ａ）に示す製造工程から（ｄ）に示す製造工程に進むものとする。図２（ａ）に示すように、層間絶縁膜１上にメタル積層膜を形成していく。先ず、バリアメタル層２を層間絶縁膜１上に形成し、その上層に導電体層３を形成する。導電体層３の材料については、一般的にメタル配線材料として利用されるアルミ材料（ＡｌＣｕ）を用いた場合を例に挙げる。
【００３１】
本実施の形態２では、アルミ材料の導電体層３の膜厚は１５０〜２２０ｎｍを想定している。なお、厚めにしておくのは配線抵抗を低くするためである。なお、膜厚上限値２２０ｎｍは、本実施の形態によるハードマスク構造の適用上限（ドライエッチング可能範囲）を示している。また、薄い方については、メタルエッチングのオーバーエッチング量を多めにすることで調整できるため、自由度が増します。
【００３２】
また、バリアメタル層２としては、例えばＴｉＮ／Ｔｉ積層膜を用いる。なお、導電体層３の上層にもＴｉＮ／Ｔｉ積層膜４を形成する。このようにして形成したメタル積層膜（図示の例では、ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉ膜）上にＰ−ＳｉＯＮ膜（屈折率ｎ＝２．１０，吸収係数ｋ＝１．２０）６ａを４７〜５３ｎｍ程度の膜厚で形成する。また、その上層にＰ−ＳｉＯ膜（プラズマ酸化膜）５ａを９０〜１１０ｎｍ程度の膜厚で形成し、さらにその上層にＰ−ＳｉＯＮ（屈折率ｎ＝２．００，吸収係数ｋ＝０．３５）膜７を２７〜３３ｎｍ程度の膜厚で形成する。この後、Ｐ−ＳｉＯＮ膜７の上層にフォトレジストを塗布し、露光、現像を行ってレジストパターン８を形成する。
【００３３】
このように、本実施の形態においても、特許文献１に開示される構成と異なってＰ−ＳｉＯ２膜ではなく、Ｐ−ＳｉＯＮ膜７の上層にレジストパターン８を形成する。これは、特許文献１に代表される従来の製造方法における課題である下地とフォトレジストとの密着性（接着性）の問題を解決する本発明に特有の構成である。つまり、本実施の形態においても、表面が酸素又は窒素により終端される疎水性のＰ−ＳｉＯＮ膜を使用することでフォトレジストとの密着性を向上させている。
【００３４】
屈折率ｎの異なるＰ−ＳｉＯＮ膜６ａ，７によって構成される２層の反射防止膜（ARL; Anti-Reflective Layer）により、露光の際に下地メタルの光反射率は、ほぼ０％になる。これにより、下地メタルからの散乱光の影響が低減されて、微細なパターン（図示の例では、０．２μｍピッチ）の形成が可能となる。
【００３５】
次に、図２（ｂ）に示す工程では、前述した工程で形成したレジストパターン８をマスクとして、前述した積層膜のうち、Ｐ−ＳｉＯＮ／Ｐ−ＳｉＯ／Ｐ−ＳｉＯＮ膜をエッチングする。このエッチング処理の後、レジストパターン８を除去したときの構成を、図２（ｂ）に示している。
【００３６】
続いて、図２（ｃ）に示す工程では、前述した工程で形成したレジストパターン８によるパターニングがなされたＰ−ＳｉＯＮ／Ｐ−ＳｉＯ／Ｐ−ＳｉＯＮ膜を（酸化物積層膜）ハードマスクとして使用して、さらに下層のメタル積層膜（ＴｉＮ／Ｔｉ積層膜／ＡｌＣｕ膜／ＴｉＮ／Ｔｉ積層膜）をエッチングする。
【００３７】
このエッチングが完了すると、前述した３層のハードマスクのうち、アルミ材料に対するエッチング選択比の小さいＰ−ＳｉＯＮ膜７は消失し、中間層のＰ−ＳｉＯ膜５ａと最下層のＰ−ＳｉＯＮ膜６ａが残る（図２（ｃ）参照）。図示の例では、中間層のＰ−ＳｉＯ膜５ａを２０〜４０ｎｍ程度、最下層のＰ−ＳｉＯＮ膜６ａは当初の膜厚のままの４７〜５３ｎｍ程度残す。
【００３８】
この後、図２（ｄ）に示す工程において、前述した工程で形成したメタル配線層上にメタル層間絶縁膜（例えば、HDP-USG）９及びメタル層間絶縁膜（例えば、P-TEOS）１０を成膜する。このあと、層間絶縁膜１０の上層の配線と下層のメタル配線とを接続するためのホール（以降、ビアホールと称する）１１を形成するエッチング（酸化膜エッチング）を実行する。
【００３９】
このとき、Ｐ−ＳｉＯとＰ−ＳｉＯＮのエッチングレートの差（エッチング選択比）を利用して、メタル配線（ＴｉＮ／Ｔｉ／ＡｌＣｕ／ＴｉＮ／Ｔｉ膜）上のＰ−ＳｉＯＮ膜６ａまでで一旦エッチングストップする。この後、エッチングステップを切り替えてＰ−ＳｉＯＮ膜６ａをエッチングすることで、ビアホール底を下層のメタル配線におけるＴｉＮ層で止めることが容易に行え、ビアホールの信頼性（エレクトロマイグレーション耐性）を向上させることができる。
【００４０】
なお、メタル配線のＴｉＮ層の直上にＰ−ＳｉＯＮ膜６ａを設けずに、酸化膜エッチングによるビアホールエッチングを初めからメタル配線のＴｉＮ上でストップしようとすると、酸化膜の膜厚のばらつきをＴｉＮ層で吸収するように調整しなければならない。このため、酸化膜の膜厚が薄い領域では、ビアホール１１がＴｉＮ層を突き抜いてしまう恐れがある。
【００４１】
そこで、本発明では、メタル配線のＴｉＮ層上にＰ−ＳｉＯＮ膜６ａを形成して、Ｐ−ＳｉＯＮ膜６ａで酸化膜エッチングを一旦ストップし、酸化膜の膜厚のばらつきをキャンセル（補正）し、エッチングステップを切り替えてＰ−ＳｉＯＮ膜６ａをエッチングすることで、ビアホール底を下層配線上のＴｉＮで止める。
【００４２】
以上のように、この実施の形態２によれば、上記実施の形態１による効果の他、配線層間を接続するためのビアホール１１を形成するにあたり、ハードマスクとして使用したＰ−ＳｉＯＮ膜を膜厚のばらつきを吸収するためのクッションとして利用することで、ビアホール底をメタル配線のＴｉＮで止めることが容易に行え、ビアホールの信頼性（エレクトロマイグレーション耐性）を向上させることができる。
【００４３】
なお、上記実施の形態による構造の変形例として、３層のハードマスク中間層をプラズマＣＶＤ法によるＰ−ＴＥＯＳ膜やＨＤＰ−ＣＶＤ（High Density Plasma-CVD）法によるＵＳＧ膜に変更しても同様の効果を得ることができる。例えば、Ｐ−ＳｉＯＮ／Ｐ−ＴＥＯＳ／Ｐ−ＳｉＯＮ／メタル配線層、各酸化膜の膜厚がそれぞれ３０ｎｍ、１００ｎｍ、５０ｎｍで構成するものやＰ−ＳｉＯＮ／ＵＳＧ／Ｐ−ＳｉＯＮ／メタル配線層、各酸化膜の膜厚がそれぞれ３０ｎｍ、１００ｎｍ、５０ｎｍで構成するものが考えられる。
【図面の簡単な説明】
【００４４】
【図１】この発明の実施の形態１による半導体装置の製造方法における各製造工程での装置の概略的な断面図である。
【図２】この発明の実施の形態２による半導体装置の製造方法における各製造工程での装置の概略的な断面図である。
【符号の説明】
【００４５】
１  層間絶縁膜、２  バリアメタル層、３  導電体層、４  ＴｉＮ／Ｔｉ積層膜、５，５ａ  Ｐ−ＳｉＯ膜、６，６ａ  Ｐ−ＳｉＯＮ膜、７  Ｐ−ＳｉＯＮ膜、８  フォトレジスト、９  層間絶縁膜、１０  層間絶縁膜、１１  ビアホール。
【図１】
2006093590.tif 000003
【図２】
2006093590.tif 000004