(57)【要約】【課題】  スクライブ領域に形成したテストパッドの接続配線に起因する不良の発生を防止する。【解決手段】  半導体チップ領域が、ウェハ上に複数配置されており、個々の半導体チップ領域の間に配置されているスクライブ領域をダイシングして、半導体チップ領域を個片化する半導体装置の製造方法において、前記半導体チップ領域に形成されたボンディングパッドと導通するテスト回路が前記スクライブ領域に形成されており、ボンディングパッドと前記テスト回路とを接続する接続配線は、ボンディングパッドから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線と、前記パターンから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線とを、半導体チップ領域とスクライブ領域との境界を越えて延在する下層配線によって接続する。【選択図】        図２
2006041236.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成されたボンディングパッドに配線が接続されている半導体装置において、
前記ボンディングパッドに接続された配線が、半導体チップ端部近傍まで延在する配線と、前記配線と接続し半導体チップ端面に露出している下層配線とからなることを特徴とする半導体装置。
【請求項２】
半導体チップ領域が、ウェハ上に複数配置されており、個々の半導体チップ領域の間に配置されているスクライブ領域をダイシングして、半導体チップ領域を個片化する半導体装置の製造方法において、
前記半導体チップ領域に形成されたボンディングパッドと導通するテスト回路が前記スクライブ領域に形成されており、ボンディングパッドと前記テスト回路とを接続する接続配線は、ボンディングパッドから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線と、前記パターンから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線とを、半導体チップ領域とスクライブ領域との境界を越えて延在する下層配線によって接続し、
スクライブ領域をダイシングする際に、前記下層配線を切断し、前記ボンディングパッドから延在する配線を切断しないことを特徴とする半導体装置の製造方法。
【請求項３】
前記下層配線が、多層配線の何れかの層であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記スクライブ領域のテスト回路がテストパッドであることを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
【請求項５】
前記スクライブ領域のテスト回路が信号発生回路であることを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、半導体チップのダイシングに適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置では、単結晶シリコン等を用いたウェハの複数の半導体チップ領域にパターンを一括して形成し、夫々の半導体チップ領域毎に切断して、個々の半導体チップに分離するダイシングを行ない、こうして分離された個々の半導体チップに、例えばリードフレームに固定するダイボンディング及びワイヤボンディングが行なわれ、更に樹脂封止等が行なわれて半導体装置として完成する。
【０００３】
このダイシングでは、ウェハの裏面を粘着性のダイシングテープに貼り付け、ダイシングテープの周縁をリング状のフレームに固定した状態で、ダイシングテープをカッティングテーブルに真空吸着させて固定し、例えばＮｉ，Ｃｕ等のメタル粉末を結合材としてダイヤモンド砥粒を焼結させたダイシングブレードを高速回転させて半導体チップ領域間のスクライブ領域を切断除去してウェハを縦横に切断し、個々の半導体チップ領域を分離している。
【０００４】
ウェハの個々の半導体チップ領域には形成した各種素子を配線層によって接続した集積回路及びこの集積回路の外部端子となるパッドが形成されており、個々の半導体チップ領域はスクライブ領域によって周囲を囲まれている。
【０００５】
前記ダイシングに先立って、規格外の半導体チップを実装工程から排除するために、形成された回路の特性等を測定するプローブ試験が行なわれる。通常、プローブ試験では、ウェハの前記素子形成領域に形成された回路と接続したボンディングパッドにプローブと呼ばれる針状の接触子の先端を接触させて、前記回路と測定装置との間で測定信号の伝送を行なうことによって測定が行なわれている。
【０００６】
このプローブの接触によってボンディングパッドに損傷を与え、この損傷が後の工程例えばワイヤボンディング等に影響することがある。このような影響を回避するためにボンディングパッドを必要なサイズよりも大きく形成し、損傷部分をよけてワイヤボンディングを行なうことが行なわれた。
【０００７】
しかし、搭載する回路の大規模化によって、要求されるパッド数が増加するに連れて、ボンディングパッドのサイズ縮小が求められ、必要なサイズよりも大きなパッドを形成することが難しくなっている。このため、ボンディングパッドとスクライブ領域に形成したテストパッドとを接続し、このテストパッドにプローブを接触させて試験を行なう方法が考えられた。
【０００８】
このようにテストパッド或いは信号発生回路等のテスト回路をスクライブ領域に形成する技術は、例えば下記特許文献１に記載されている。
【０００９】
【特許文献１】特公昭４６−１９０１２号公報
【特許文献２】特開２００２−３３３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ボンディングパッド及びテストパッドは、どちらも最上層の金属配線層によって形成され同層の接続配線によって接続されている。このため、接続配線は、半導体チップ領域とスクライブ領域とにまたがって形成されるため、ダイシング時にはダイシングブレードによって切断される。このとき、配線が切断される際に回転するダイシングブレードとの摩擦によって切断された配線の端部に力が加えられ、配線の端部が半導体チップ表面から剥離して表面から突出する、いわゆるめくれが生じ、めくれ上がった配線の端部が、ボンディングワイヤ或いはインナーリード等に接触して短絡不良が発生してしまうことがある。
【００１１】
また、切断の際にスクライブ領域の配線から金属膜の小片が剥離して異物となり、この異物が半導体チップに付着し、半導体チップが不良品となり歩留りを低下させることがある。
【００１２】
本発明の課題は、このような課題を解決し、接続配線に起因する不良の発生を防止することが可能な技術を提供することにある。本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体チップに形成されたボンディングパッドに配線が接続されている半導体装置において、前記ボンディングパッドに接続された配線が、半導体チップ端部近傍まで延在する配線と、前記配線と接続し半導体チップ端面に露出している下層配線とからなる。
【００１４】
また、半導体チップ領域が、ウェハ上に複数配置されており、個々の半導体チップ領域の間に配置されているスクライブ領域をダイシングして、半導体チップ領域を個片化する半導体装置の製造方法において、前記半導体チップ領域に形成されたボンディングパッドと導通するテスト回路が前記スクライブ領域に形成されており、ボンディングパッドと前記テスト回路とを接続する接続配線は、ボンディングパッドから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線と、前記パターンから半導体チップ領域とスクライブ領域との境界近傍まで延在する配線とを、半導体チップ領域とスクライブ領域との境界を越えて延在する下層配線によって接続し、スクライブ領域をダイシングする際に、前記下層配線を切断し、前記ボンディングパッドから延在する配線を切断しない。
【発明の効果】
【００１５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ボンディングパッドとテストパッドとの接続を、半導体チップ領域とスクライブ領域との境界では、下層配線によって接続するため、半導体チップ領域とスクライブ領域との境界には、最上層の金属配線を形成せず、半導体チップ領域とスクライブ領域との境界を横切る下層配線は、機械的な接続強度が低いビアホール配線によって最上層の金属配線と接続されているので、下層配線の端部に力が加えられた場合に、最上層の接続配線と下層配線とが分離し半導体チップから除去されるので、接続配線から長さのある異物が発生しにくくなるという効果がある。
（２）本発明によれば、上記効果（１）により、接続配線のめくれの発生を防止することができるという効果がある。
（３）本発明によれば、上記効果（２）により、めくれ上がった配線の端部が、ボンディングワイヤ或いはインナーリード等に接触して短絡不良が発生するのを防止することができるという効果がある。
（４）本発明によれば、上記効果（１）により、スクライブ領域から除去された接続配線は、最上層の接続配線と下層配線とに分離するので、接続配線から長さのある異物が発生しにくくなり、異物の付着による短絡を防止することができることができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本発明の一実施の形態である半導体装置のウェハ状態を示す部分平面図であり、図２は、図１中のａ‐ａ線に沿った部分拡大縦断面図である。
【００１８】
本実施の形態の半導体装置は、単結晶シリコン等の半導体基板１を分離絶縁膜２によって区分した半導体領域に素子が形成され、半導体基板１上には層間絶縁膜３を介して金属膜の配線層４が形成されており、各層の配線層４は層間絶縁膜３を貫通するビアホール配線５によって互いに接続されている。この配線層４及びビアホール配線５によって、半導体基板１に形成された素子が接続されて、半導体チップの単位領域である半導体チップ領域内に所定の回路を構成している。本実施の形態の半導体チップ領域では素子の形成された半導体基板１主面上に４層の配線構造が形成されている。
【００１９】
半導体ウェハの状態では、このような半導体チップ領域が、ウェハ上に縦横に配置されており、個々の半導体チップ領域の間には、スクライブ領域（図１では斜線を付す）が配置されている。
【００２０】
図３は、ダイシングの状態を示す部分平面図であり、図４は、図３中のａ‐ａ線に沿った部分拡大縦断面図である。半導体チップを個片化するダイシングの際に、図３に示すように、ダイシングブレード６によってスクライブ領域を切削除去して、半導体チップ領域を分離し個別の半導体チップに個片化している。
【００２１】
また、半導体チップ領域の外周部には、組み立て後に水分或いはイオンが侵入するのを防止するために、矩形環状のガードリング７が設けられており、ガードリング７は、各層の配線層４が積層されて、最下層の配線層４が分離絶縁膜２によって分離された半導体基板１のコンタクト層８に接続されている。
【００２２】
このガードリング７の内方に、半導体チップの外部端子となるボンディングパッド９が配置されており、ボンディングパッド９は、最上層の配線層４から形成され、ボンディングパッドと同様に最上層の配線層から形成されスクライブ領域に設けられたテストパッド１０と、接続配線１１によって導通させてある。
【００２３】
本実施の形態では、ボンディングパッド９とテストパッド１０とを接続する接続配線１１は、ボンディングパッド９から半導体チップ領域とスクライブ領域との境界近傍まで延在する最上層配線１１ａと、層間絶縁膜３を貫通するビアホール配線５によって最上層配線１１ａと接続する下層配線１１ｂと接続しており、この下層配線１１ｂは半導体チップ領域とスクライブ領域との境界を越えてスクライブ領域に延在し、層間絶縁膜３を貫通するビアホール配線５によってスクライブ領域の最上層配線１１ｃと接続している。この最上層配線１１ｃは、テストパッド１０から半導体チップ領域とスクライブ領域との境界近傍まで延在している。
【００２４】
ボンディングパッド９とテストパッド１０との接続を、半導体チップ領域とスクライブ領域との境界では、下層配線１１ｂによって接続するため、本実施の形態では、半導体チップ領域とスクライブ領域との境界には、最上層の金属配線を形成していない。
【００２５】
このため、最上層の接続配線１１によってボンディングパッドとテストパッドとを導通させた従来の半導体装置では、ダイシングの際に、図５に示すように、ダイシングブレード６との摩擦によって切断された最上層の接続配線１１の端部に力が加えられてめくれが生じていた。
【００２６】
しかし、本実施の形態の半導体装置では、半導体チップ領域とスクライブ領域との境界には、最上層の金属配線を形成せず、半導体チップ領域とスクライブ領域との境界を横切る下層配線１１ｂは、機械的な接続強度が低いビアホール配線５によって接続配線１１ａと接続されているので、下層配線１１ｂの端部に力が加えられた場合に、最上層の接続配線１１ｃと下層配線１２ｂとが分離し、接続配線１１から長さのある異物が発生しにくくなる。更に、切断された下層配線１１ｂに力が加えられると、下層配線１１ｂは容易に脱落し、半導体チップから分離される。このため、異物の付着によりボンディングパッド９と半導体基板１との短絡、或いはボンディングワイヤ等の他の部分との短絡を防止することができる。
【００２７】
従って本実施の形態の半導体装置では、めくれの発生を防止することができ、その結果として、めくれ上がった配線の端部が、ボンディングワイヤ或いはインナーリード等に接触して短絡不良が発生するのを防止することができる。
【００２８】
図６に示すのは、前述した実施の形態の変形例であり、前述した実施の形態では、最上層から一層下の配線層４を下層配線１１ｂとして用いてボンディングパッド９とテストパッド１０とを導通させたが、本例では最下層の配線層４を、ボンディングパッド９とテストパッド１０とを導通させる接続配線１１に用いている。このため、層間絶縁膜３によって半導体チップ領域とスクライブ領域との境界を横切る下層配線１１ｂは、３層の層間絶縁膜３によって固定されているので、より半導体チップから剥離しにくくなる。
【００２９】
また、多層配線構造では、配線の使用目的に応じて層ごとに用いる材料が決められている。例えば本実施の形態では、接続する距離が比較的短く以降のプロセスの影響を受ける最下層の配線層４には多結晶シリコンを用いており、その上層の配線層４にはタングステンを用いており、接続する距離が長いため低抵抗性を求められる上層２層はアルミニュウム或いは銅を用いている。
【００３０】
接続配線１１ｃのめくれ等は、変形の容易な材料即ち脆性が低く延性が高い金属で、より発生しやすくなる。本例では、上層の銅やアルミニュウムと比較して、脆性が高く延性が低い多結晶シリコンを接続配線１１の下層配線１１ｂとすることで、ダイシングブレード６による下層配線１１ｂの変形が生じにくくして、接続配線１１のめくれを防止することができる。
【００３１】
図７に示すのは、前述した実施の形態の他の変形例であり、本例では半導体基板１に形成したｎ型の拡散層１２を、ボンディングパッド９とテストパッド１０とを導通させる接続配線１１の下層配線として用いている。このｎ型拡散層１２はｐ型の半導体基板１とｐｎ接合を形成するので、拡散層１２の導電型を適切に選択することで、ボンディングパッド９にダイオードを接続する構成となり、この接合ダイオードの電流‐電圧特性を利用して静電破壊に対する保護素子として機能させることによって、ウェハ状態で半導体チップを試験する際に耐圧を向上させることが可能になる。
【００３２】
なお、拡散層１２を接続配線１１に用いることによって、ボンディングパッド９とテストパッド１０との間の配線抵抗の増加が問題となる場合には、例えば図７中に破線にて示すように、上層の配線層４で導通を確保することが可能である。ダイシング後には、上層の配線層４は切断されるため、ダイオードの機能には影響を与えることがない。
【００３３】
（実施の形態２）
図８は、本発明の他の実施の形態である半導体装置のウェハ状態を示す部分平面図である。本実施の形態の半導体装置は、スクライブ領域に延在する最上層の接続配線１１ｃが比較的長い場合に有効であり、他の構成については前述した実施の形態と同様である。
【００３４】
本実施の形態では、スクライブ領域に延在する最上層の接続配線１１ｃを３分割し、分割した接続配線１１ｃがビアホール配線５を介して複数の下層配線１１ｂによって接続するビアチェーン構造としている。
【００３５】
ダイシングの際にスクライブ領域の配線４から金属膜の小片が剥離して異物となり、この異物が半導体チップに付着し、半導体チップが不良品となり歩留りを低下させることがある。このような異物は、そのサイズに応じて与える影響が増大する。
【００３６】
本実施の形態のように、スクライブ領域上に延在する最上層の接続配線１１ｃを、複数に分割しビアホール配線５で接続した場合には、ビアホール配線５の機械的な接続強度が低いために、長く延在する接続配線１１ｃが分割された夫々の接続配線１１ｃに分離するので、ダイシングの際にスクライブ領域の接続配線１１ｃから金属膜の小片が剥離して生じる異物のサイズを小さくすることができる。
【００３７】
また、図９に示す例では、デバイスの全工程或いは部分的な工程によって形成した信号発生回路１３をスクライブ領域に形成し、この信号発生回路１３に種々の電気的測定を行なって実際のデバイス特性をモニタし、プロセスの管理データの収集を行なっている。
【００３８】
このような信号発生回路１３を形成する場合に、幅の狭いスクライブ領域に信号発生回路１３と制御信号用のテストパッド１０ａ或いは電源用のテストパッド１０ｂとを設け、これらを接続するために、テストパッド１０ａ，１０ｂと信号発生回路１３とを接続する配線が長くなってしまう。このため、ダイシングの際にスクライブ領域の配線から金属膜の小片が剥離して生じる異物のサイズが大きくなることから、異物による影響が大きくなる。
【００３９】
本例では、スクライブ領域に延在する最上層の接続配線１１ｃを３分割し、分割した接続配線１１ｃをビアホール配線５を介して複数の下層配線１１ｂによって接続するビアチェーン構造としている。このように、スクライブ領域上に延在する最上層の接続配線１１ｃを、複数に分割しビアホール配線５で接続した場合には、ビアホール配線５の機械的な接続強度が低いために、長く延在する接続配線１１ｃが分割された夫々の接続配線１１ｃに分離するので、ダイシングの際にスクライブ領域の配線から金属膜の小片が剥離して生じる異物のサイズを小さくすることができる。
【００４０】
なお、ビアチェーン構造では、上層の接続配線１１ｃと下層配線１１ｂとの長さが、接続部分以外では任意に設定できるので、低抵抗が求められる場合には低抵抗の配線を長く設定してもよいし、異物の発生を極力回避したい場合には接続配線１１ｃの分割数を増加させて、チェーンのピッチを短くすることが考えられる。
【００４１】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施の形態である半導体装置のウェハ状態を示す部分平面図である。
【図２】図１中のａ‐ａ線に沿った縦断面図である。
【図３】ウェハの切断状態を示す部分平面図である。
【図４】図３中のａ‐ａ線に沿った縦断面図である。
【図５】従来の半導体装置のダイシングの状態を示す部分平面図である。
【図６】本発明の一実施の形態である半導体装置の変形例のウェハ状態を示す縦断面図である。
【図７】本発明の一実施の形態である半導体装置の他の変形例のウェハ状態を示す縦断面図である。
【図８】本発明の他の実施の形態である半導体装置のウェハ状態を示す部分平面図である。
【図９】本発明の他の実施の形態である半導体装置の変形例のウェハ状態を示す部分平面図である。
【符号の説明】
【００４３】
１…ウェハ、２…分離絶縁膜、３…層間絶縁膜、４…配線層、５…ビアホール配線、６…ダイシングブレード、７…ガードリング、８…コンタクト層、９…ボンディングパッド、１０…テストパッド、１１…接続配線、１２…拡散層、１３…信号発生回路。
【図１】
2006041236.tif 000003
【図２】
2006041236.tif 000004
【図３】
2006041236.tif 000005
【図４】
2006041236.tif 000006
【図５】
2006041236.tif 000007
【図６】
2006041236.tif 000008
【図７】
2006041236.tif 000009
【図８】
2006041236.tif 000010
【図９】
2006041236.tif 000011