(57)【要約】  【課題】  半導体装置製造の光露光工程におけるプロセス余裕度が基準値を満たすマスクパターンを短時間に作製する。  【解決手段】  マスクパターン作製方法は、設計補正ルール設定処理Ｓ２によって作製された設計補正ルールＤ２に基づいて、設計データＤ１によって表される設計パターンを補正し、補正設計パターンを得る設計補正処理Ｓ１と、補正設計パターンに対して近接効果補正を行なってマスクデータＤ３によって表されるマスクパターンを得る近接効果補正処理Ｓ３を備えている。【選択図】      図１
2006038896.tif 000002
【特許請求の範囲】
【請求項１】
所定の設計補正ルールに基づいて電子デバイスの設計パターンを補正し、前記電子デバイスを製造する際のフォトマスクを用いた光露光工程においてプロセス余裕度が基準値を満たすような補正設計パターンを得る第１の工程と、
前記補正設計パターンに基づいて前記フォトマスクのマスクパターンを得る第２の工程とを少なくとも備えることを特徴とするマスクパターン作製方法。
【請求項２】
前記第２の工程は、前記補正設計パターンに対して近接効果補正処理を行なうことによりマスクパターンを得る工程を含むこと特徴とする請求項１に記載のマスクパターン作製方法。
【請求項３】
前記プロセス余裕度は、露光量及び焦点深度の内の少なくとも１つについてのプロセス余裕度を含むことを特徴とする請求項１又は２に記載のマスクパターン作製方法。
【請求項４】
前記設計補正ルールは、前記設計パターンの一部である補正対象の線分を所定量移動することによって前記設計パターンを補正するルールであり、
前記所定量は、前記光露光工程においてプロセス条件が変動した際に生じる転写パターンの寸法変動が許容範囲に収まるように設定されることを特徴とする請求項１〜３のいずれか一つに記載のマスクパターン作製方法。
【請求項５】
前記設計補正ルールは、前記設計パターンの一部である補正対象の線分を所定量移動することによって前記設計パターンを補正するルールであり、
前記所定量は、前記設計パターンを幾何学的に表現する少なくとも１つの設計パラメータに基づいて設定されることを特徴とする請求項１〜４のいずれか一つに記載のマスクパターン作製方法。
【請求項６】
前記設計パラメータは、前記線分が属するパターンの幅及び前記線分から前記パターンに隣接する他のパターンまでの距離であることを特徴とする請求項５に記載のマスクパターン作製方法。
【請求項７】
前記マスクパターンの転写パターンを予想転写パターンとして予想すると共に、前記予想転写パターンに基づいて前記電子デバイスのデバイス特性を予想デバイス特性として予想し、前記予想デバイス特性が所定の基準特性を満たすかどうかを判断する第３の工程を更に備えることを特徴とする請求項１〜６のいずれか一つに記載のマスクパターン作製方法。
【請求項８】
前記第３の工程において、前記予想デバイス特性が前記基準特性を満たさないと判断される場合に、前記補正設計パターンを再度補正するための設計再補正ルールを前記予想転写パターンに基づいて作製する第４の工程と、
前記設計再補正ルールに基づいて前記補正設計パターンを再度補正し、再補正設計パターンを得る第５の工程とを更に備えることを特徴とする請求項７に記載のマスクパターン作製方法。
【請求項９】
前記デバイス特性は、電子デバイスを幾何学的に表現する少なくとも１つのデバイスパラメータによって表現されることを特徴とする請求項７又は８に記載のマスクパターン作製方法。
【請求項１０】
前記電子デバイスは、ゲート電極、前記ゲート電極と接続されている配線及び活性領域を有し、
前記第５の工程は、前記補正設計パターンに係る前記ゲート電極部分を再度補正する工程を含み、
前記設計再補正ルールは、前記活性領域と前記予想転写パターンにおける前記ゲート電極との共通部分の面積が所定の範囲に収まるように設定され、
少なくとも前記配線と前記ゲート電極との接続部分から前記活性領域までの間隔及び前記活性領域の幅を前記デバイスパラメータとすることを特徴とする請求項９に記載のマスクパターン作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造工程の一つである光露光工程において使用するマスクパターンの作製方法に関する。
【背景技術】
【０００２】
近年、半導体を用いた大規模集積回路装置（以下、ＬＳＩ：Large Scale Integrated circuitと称する。）の寸法の微細化が進行している。ＬＳＩ製造工程のひとつである光露光工程においては、所定のマスクパターンを有するマスクを用いて半導体装置の設計パターンを半導体基板等に転写し、転写パターンとして実現する。しかし、半導体装置の微細化に伴って近接効果（proximity effect）の影響により、レチクル等に形成されたマスクパターンの寸法（マスク寸法）と該マスクパターンがレジスト上に転写されて形成される転写パターンの寸法（加工寸法）との差が無視できなくなっている。
【０００３】
ここで、本明細書において、設計パターンとは半導体装置として実現しようとする目的のパターンであり、マスクパターンとはレチクル等に形成するマスクのパターンであり且つ転写パターンとは光露光工程によって実際に半導体基板等に転写されるパターンであるものとする。
【０００４】
このような近接効果は、主に次の２つの原因によって発生する。
【０００５】
一つ目は光学的な原因である。つまり、形成する回路パターンが露光波長以下の寸法を有するようになり、露光装置の解像限界に近づいていることから、マスクパターンを転写パターンに正確に反映できなくなって来ているという原因である。
【０００６】
また、二つ目は化学的な原因であり、レジスト膜の現像特性及びエッチング加工におけるマイクロローディング効果等の原因である。
【０００７】
以上のように、設計パターンの寸法（設計寸法）をそのままマスク寸法と対応させる方法では、加工寸法が目的とする設計寸法と一致しなくなるという問題が出てきている。
【０００８】
これを回避するため、近接効果によって生じる加工寸法のマスク寸法に対する変動量を評価し、加工寸法が設計寸法に対して変動しないようにマスクパターンを修正する方法が利用されている。例えば、加工寸法がマスク寸法よりも細くなる部分においては設計寸法よりもマスク寸法を太くし、逆に、加工寸法がマスク寸法よりも太くなる部分においては設計寸法よりもマスク寸法を細くなるように修正する。このような、近接効果を考慮した設計パターンとは異なるマスクパターンを、光近接効果補正（Optical Proximity Correction：ＯＰＣ）パターンと呼ぶ。
【０００９】
ＯＰＣパターンを得るための技術の一つであるルールベースの近接効果補正技術においては、補正テーブルを用いて設計パターンに対するマスクパターンの補正量を決定する。ここで、補正はパターンを構成する線分の移動によって行なわれ、補正テーブルにおいては、例えば、補正対象となるパターンの幅及び該パターンから該パターンに近接する隣のパターンまでの距離の二つの値をパラメータとする。パラメータとなる幅及び距離は、いずれも線分に対して直角に測定される。
【００１０】
このようなルールベース補正は、図形処理であるためデータ処理が簡便であり、補正時間が短く且つデータ量も比較的少ないという特徴を有する。しかし、設計レイアウトの複雑さを補正ルールとして表現しきれない部分が補正残渣として残り、補正精度が低下する。前記の補正テーブルを用いて補正を行なう場合、例えば被補正の線分自体の長さは考慮されないこととなるため、パターンの長さによって生じる寸法の変動については補正されない。
【００１１】
また、ＯＰＣパターンを得るための別の技術であるモデルベースの近接効果補正技術では、設計パターンに基づく光学シミュレーションによって転写パターンを予測し、設計パターンと予測された転写パターンとの差分をフィードバックして線分の移動量を求めることにより補正を行なう。
【００１２】
このようなモデルベース補正では、一定の領域内について光学シミュレーションを行うため、複雑な設計パターンのレイアウト環境を考慮した補正が可能であり、補正精度が高い。しかし、設計パターン全面について補正を行なうためには処理計算時間が膨大となる。
【００１３】
更に、近年の半導体装置の微細化に伴い、設計パターンによっては光露光工程におけるプロセス余裕度が基準値を満たさない場合がある。例えば、近年スキャン露光等の露光方式により露光領域が大面積化していることから、露光領域全面に対して露光量及び焦点距離等を一定にすることは困難であり、ウェハの中央部と外周部とでは差が生じる。この結果、中央部と外周部とでは転写パターンに差が生じ、必要なデバイス特性を得ることができなくなる場合があるのである。
【００１４】
近接効果補正によってプロセス余裕度が増加することはないから、このような場合、設計パターンに単純に対応したマスクパターンに対して近接効果補正処理を行なうことによっては転写パターンを実現することはできない。
【００１５】
これをに対し、例えば特許文献１に記載されている近接効果補正方法がある。この方法ついて図９を用いて説明する。
【００１６】
図９は、従来の近接効果補正フローを示すものである。
【００１７】
ステップＳ０１は、設計されたマスクパターンをＣＰＵ内に読み込み、該マスクパターンから、ラインとスペースの関係に基づいてプロセス余裕度が基準値に達していない配線パターンを露光工程のシミュレーションを行なうことによって抽出する工程である。プロセス余裕度が基準値に達していない配線パターンが存在する場合には、ステップＳ０２により、プロセス余裕度が基準値を達するようにマスクパターンを補正する。
【００１８】
次に、ステップＳ０３において、補正されたマスクパターンのパターンピッチが原形のマスクパターンのパターンピッチと一定に保たれているか否かの要件を判定する。
【００１９】
更に、ステップＳ０４により、補正されたマスクパターンの配線容量が許容範囲内に収まっているか否かの要件を判定する。続いてステップＳ０５により、補正された配線パターンがデザインルールを満たしているか否かの要件を判定する。
【００２０】
ステップＳ０３、ステップＳ０４及びステップＳ０５において、補正されたマスクパターンがそれぞれのステップの要件を満たしていないと判定された場合、ステップＳ０２に戻り、再度マスクパターンを補正する。
【００２１】
以上のように、ステップＳ０３、ステップＳ０４及びステップＳ０５におけるそれぞれの要件を全て満たすまで、補正と露光工程のシミュレーションによる要件の判定とを繰り返す。
【００２２】
ステップＳ０３、ステップＳ０４及びステップＳ０５おけるそれぞれの要件を満たしていると判定された場合、補正されたマスクパターンに対し、ステップＳ０６において近接効果補正が施され、その後ステップＳ０７においてマスクが作製される。
【００２３】
このような補正方法によると、プロセス余裕度の基準を満たしながら近接効果補正を行うことができる。
【００２４】
また、特許文献２に記載されているように、マスクパターンについて近接効果補正を施した後にプロセス余裕度を満たすものと満たせないものを区別し、それぞれ別途に設計ルールを設定する又は異なる設計基準値を用いるという方法もある。
【特許文献１】特開２００２−１３１８８２号公報
【特許文献２】特開２００３−１４２５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、従来の近接効果補正方法では、次のような課題があった。
【００２６】
従来の近接効果補正方法によると、近接効果補正処理ステップにおいてプロセス余裕度が基準値を満たすように補正処理を行なう。このため、もともと処理時間のかかるモデルベースＯＰＣ処理において更に処理負荷が重くなり、必要な処理時間の増加に繋がるという課題がある。
【００２７】
また、パターンレイアウトが微細になると、光学的に影響の及ぶ範囲に入るパターンが増加する。このため、パターン間の干渉が複雑になり、局所的なプロセス余裕度の劣化を招くようになるという課題も存在する。
【００２８】
また、プロセス余裕度が基準値を満たすようにパターンのレイアウトに依存した補正が行なわれるため、設計パターンにおいては同じ寸法を有する複数のパターンが異なる寸法の転写パターンとして形成されてしまうということが起こる。この結果、例えばトランジスタのゲートのように精密な寸法精度が必要となるパターンにおいて、プロセス余裕度を向上することと寸法バラツキとがトレードオフになるという問題点があった。
【００２９】
本発明は以上の課題に鑑みて成されたものであり、プロセス余裕度が基準値を満たし且つデバイス特性が基準特性を満たす半導体装置を製造することのできるマスクパターンを短時間に得ることができるマスクパターン作製方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
前記の目的を達成するため、本発明のマスクパターン作製方法は、所定の設計補正ルールに基づいて電子デバイスの設計パターンを補正し、電子デバイスを製造する際のフォトマスクを用いた光露光工程においてプロセス余裕度が基準値を満たすような補正設計パターンを得る第１の工程と、補正設計パターンに基づいて前記フォトマスクのマスクパターンを得る第２の工程とを少なくとも備える。
【００３１】
本発明のマスクパターン作製方法によると、光露光工程におけるプロセス余裕度が基準値を満たす補正設計パターンと、該補正設計パターンに対応するマスクパターンとを共に得ることができる。設計パターンの補正は予め設定された設計補正ルールに基づいて行なうため、シミュレーションを繰り返して補正を行なう等の従来の方法に比較して処理が簡単であり、短時間で補正設計パターンを得ることができる。
【００３２】
また、マスクパターンだけを得るのではなく、プロセス余裕度が基準値を満たす補正設計パターンを得ることができるから、該補正設計パターンを設計の検証等に用いることができる。
【００３３】
本発明のマスクパターン作製方法において、第２の工程は、前記補正設計パターンに対して近接効果補正処理を行なうことによりマスクパターンを得る工程を含むことが好ましい。
【００３４】
このようにすると、プロセス余裕度に関する補正処理と近接効果補正処理とを別の工程で行なうことから、前記二つの処理を同じ工程で行なう場合とは異なり、処理時間の増大を抑制しながら近接効果補正を考慮したマスクパターンを得ることができる。また、該マスクパターンを用いると、補正設計パターンを実現する転写パターンが得られるため、先に得られている補正設計パターンから見積もられた性能と実際に製造される電子デバイスの性能とは良く一致する。つまり、予想された性能に良く一致する性能を有する電子デバイスを製造することができる。
【００３５】
また、プロセス余裕度は、露光量及び焦点深度の内の少なくとも１つについてのプロセス余裕度を含むことが好ましい。
【００３６】
このようにすると、光露光工程において影響の大きい露光量及び焦点深度に関するプロセス余裕度が基準値を満たす補正設計パターン及びマスクパターンを得ることができる。ここで、露光量及び焦点深度の両方についてプロセス余裕度が基準値を満たしていると、光露光工程において確実にプロセス余裕度を確保することができるため好ましい。
【００３７】
本発明のマスクパターン作製方法において、設計補正ルールは、設計パターンの一部である補正対象の線分を所定量移動することによって設計パターンを補正するルールであり、所定量は、光露光工程においてプロセス条件が変動した際に生じる転写パターンの寸法変動が許容範囲に収まるように設定されることが好ましい。
【００３８】
このような設計補正ルールを用いると、プロセス余裕度が基準値を満たすように設計パターンを補正することができる。光露光工程におけるプロセス条件の変動に対して加工寸法の変動が許容範囲に収まるようするための所定量は、予め実験又はシミュレーション等によって決定しておけばよい。
【００３９】
本発明のマスクパターン作製方法において、設計補正ルールは、設計パターンの一部である補正対象の線分を所定量移動することによって設計パターンを補正するルールであり、所定量は、設計パターンを幾何学的に表現する少なくとも１つの設計パラメータに基づいて設定されることが好ましい。
【００４０】
具体的な設計パラメータは、例えば、補正対象となる線分の属するパターンの幅、該線分から該パターンに隣接する他のパターンまでの距離、パターンコーナーから該線分までの距離、該パターンの長さ及び該パターンに隣接する他のパターンの幅等である。
【００４１】
このようにすると、プロセス余裕度が基準値を満たすように設計パターンを補正する第１の工程を、設計パラメータに基づいた図形処理として行うことができる。このため、第１の工程に伴うデータ処理は簡便な処理となり、短い所要時間且つ少ないデータ処理によって設計パターンの補正を行うことができる。
【００４２】
また、設計パラメータは、線分が属するパターンの幅及び該線分から前記パターンに隣接する別のパターンまでの距離であることが好ましい。
【００４３】
このようにすると、図形処理としてプロセス余裕度が基準値を満たすように設計パターンを補正するための設計ルールを確実に作製することができる。
【００４４】
本発明のマスクパターン作製方法において、作製されたマスクパターンの転写パターンを予想転写パターンとして予想すると共に、予想転写パターンに基づいて電子デバイスのデバイス特性を予想デバイス特性として予想し、予想デバイス特性が所定の基準特性を満たすかどうかを判断する第３の工程を更に備えることが好ましい。
【００４５】
このようにすると、製造される電子デバイスが所定の基準特性を有すると予想されるマスクパターンを選び出すことができる。
【００４６】
また、第３の工程において、予想デバイス特性が基準特性を満たさないと判断される場合に、補正設計パターンを再度補正するための設計再補正ルールを予想転写パターンに基づいて作製する第４の工程と、設計再補正ルールに基づいて補正設計パターンを再度補正し、再補正設計パターンを得る第５の工程とを更に備えることが好ましい。
【００４７】
言い換えると、予想デバイス特性が基準特性を満たさないと判断される場合には、補正設計パターンを再度補正するための設計再補正ルールを予想転写パターンに基づいて作製する。次に、第１の工程に戻り、第１の工程に係る設計補正ルールに代えて設計再補正ルールを用い、設計パターンに代えて補正設計パターンを対象として、再度の補正を行なうのである。
【００４８】
このようにすると、第３の工程において予想デバイス特性が基準特性を満たさないと判断された設計パターンについて、予想転写パターンに基づいて作製された設計再補正ルールを用いて再度補正することができる。このようにして得た再補正設計パターンに対し、続いて第２の工程において近接効果補正を行なって新たなマスクパターンを作製し、更に、第３の工程において、該マスクを用いて製造される電子デバイスのデバイス特性が基準特性を満たすかどうかを判断することができる。
【００４９】
以上のようにして、デバイス特性が基準特性を満たすと予想されるようになるまで補正を繰り返すと、プロセス余裕度及びデバイス特性がどちらも基準を満たす補正設計パターン及びマスクパターンを得ることができる。
【００５０】
また、デバイス特性は、パターンを幾何学的に表現する少なくとも１つのデバイスパラメータによって表現されることが好ましい。
【００５１】
このようにすると、予想転写パターンのデバイス特性が基準特性を満たすかどうかの判断を、パターンを幾何学的に表現するデバイスパラメータに基づいて行うことができる。また、予想転写パターンに基づく設計再補正ルールを、デバイスパラメータに基づいて作製することもできる。
【００５２】
本発明のマスクパターン作製方法において、電子デバイスは、ゲート電極、該ゲート電極と接続されている配線及び活性領域を有し、第５の工程は、補正設計パターンに係るゲート電極部分を再度補正する工程を含み、設計再補正ルールは、活性領域と予想転写パターンにおけるゲート電極との共通部分の面積が所定の範囲に収まるように設定され、少なくとも配線から活性領域までの間隔及び活性領域の幅をデバイスパラメータとすることが好ましい。
【００５３】
このようにすると、ゲートとして機能する部分である、活性領域とゲート電極との共通部分の面積を所定の範囲に収めることができることから、ゲートの性能を均一にすることができる。また、配線から活性領域までの間隔及び活性領域の幅をデバイスパラメータとすることから、補正設計パターンの再補正を図形処理として容易に行うことができる。
【発明の効果】
【００５４】
電子デバイス製造の一工程である光露光工程において使用する、本発明のマスクパターンの作製方法によると、設計補正ルールを使用することによって、プロセス余裕度が基準値を満たす補正設計パターン及びマスクパターンを短時間で得ることができる。補正設計パターンは、設計検証等に用いることができ、有用である。
【００５５】
また、製造する電子デバイスが有すると予想されるデバイス特性が基準特性を満たすかどうか判断し、満たさないと判断される場合には設計の補正を再度行なうことができるため、プロセス余裕度及びデバイス特性が確実に基準を満たす補正設計パターン及びマスクパターンを得ることができる。
【発明を実施するための最良の形態】
【００５６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００５７】
（第１の実施形態）
図１は、本発明における第１の実施形態に係るマスクパターン作製方法のフローを示す図である。
【００５８】
まず、設計データＤ１によって表される半導体装置の設計パターンに対して設計補正ルールＤ２に基づいた補正をする設計補正処理Ｓ１を行ない、補正設計データＤ１ａ（図示せず）によって表される補正設計パターンを得る。
【００５９】
また、設計補正ルールＤ２は、例えば設計パターンを表現する幾何学的なパラメータ等に基づいて、設計補正ルール設定処理Ｓ２によって設定される。幾何学的なパラメータとは、具体的には、例えば補正対象となる線分の属するパターン（以下、対象パターンと呼ぶ）の幅、該線分から対象パターンに隣接する他のパターン（以下、隣接パターンと呼ぶ）までの距離、該線分から対象パターン中のコーナー部分までの距離、対象パターンの長さ及び隣接パターンの幅等である。また、設計補正ルールＤ２に従って補正を行なうと、光露光工程においてプロセス条件が変動した際に生じる転写パターンの寸法変動が許容範囲に収まるようになっている。
【００６０】
設計補正処理Ｓ１の後、補正設計データＤ１ａによって表される補正設計パターン対し、近接効果補正処理Ｓ３を行なう。このための方法は、特に限定されないが、例えば、ルールベースＯＰＣでも良いし、光強度シミュレーション等によるモデルベースＯＰＣでも構わない。近接効果補正処理Ｓ３によって、補正設計パターンを実現するために最適化されたマスクパターンを表すマスクデータＤ３を求めて出力する。
【００６１】
マスクデータＤ３に従ってフォトマスクを作製し、該フォトマスクを用いると、プロセス余裕度が基準値を満たす光露光工程を行うことができ、該光露光工程を含む製造工程によって半導体装置を製造することができる。
【００６２】
次に、設計補正ルール設定処理Ｓ２において作製される設計補正ルールＤ２の作製方法について説明する。設計補正ルールＤ２は、設計パターンを補正することによって、補正設計データＤ１ａによって表され且つプロセス余裕度が基準値を満たす補正設計パターンを得るためのルールである。
【００６３】
図２（ａ）は、マスクパターン２１に対して形成される転写パターンの寸法（加工寸法）を示している。より詳しくは、マスクパターン２１に対する投影像計算から求められる光強度分布２２及び光強度分布２２に基づくシミュレーション寸法２３と、マスクパターン２１を用いた光露光実験によって求められる実験寸法２５とを示している。実験寸法２５は、レジストのパターンであるか又は該レジストパターンを利用したエッチング等によって形成されるデバイスのパターンである、実験パターン２４の寸法である。
【００６４】
また、図２（ｂ）は、孤立ラインに対する光露光工程における焦点深度特性を示したグラフであり、横軸は焦点深度を示し、これに対して縦軸は加工寸法を示している。このグラフは、露光条件を同じくした光強度シミュレーション結果（シミュレーション寸法２３）から得られるグラフであっても良いし、より望ましくは、適用するプロセス条件によって露光された実験結果（実験寸法２５）から得られるグラフであるのがよい。
【００６５】
図２（ｂ）に示したように、設計寸法Ａの孤立ラインを得るために作製されたマスクパターンを用いて転写を行なった場合、焦点深度特性は第１の焦点深度特性２６となる。第１の焦点深度特性２６は、光露光工程に必要な焦点深度余裕度２７の範囲において、デバイスに許されている線幅許容範囲２８を満たさない範囲が存在する。つまり、第１の焦点深度特性２６に従って焦点深度余裕度２７の範囲で焦点深度が変動すると、加工寸法が線幅許容範囲２８を外れる場合がある。これは、微細化したデバイスに対して適用される光露光工程の性能が不十分であるために発生し、特に、設計基準の最小寸法に近い設計寸法を実現するには必要なプロセス余裕度を確保することが難しいために発生する。
【００６６】
そこで、目的とするパターン寸法を補正設計寸法Ｂに補正する。この場合の焦点深度特性は第２の焦点深度特性２９となり、焦点深度余裕度２７の範囲において、線幅許容範囲２８を満たす。つまり、第２の焦点深度特性２９に従って焦点深度余裕度２７の範囲で焦点深度が変動しても、加工寸法は常に線幅許容範囲２８に納まる。
【００６７】
このように、ある設計寸法Ａに対し、必要な焦点深度余裕度２７を満たす補正設計寸法Ｂを決定できる。
【００６８】
次に、図３（ａ）は、マスクパターン３１が有するマスクパターン開口部３１ａに対して形成される加工寸法を示している。より詳しくは、マスクパターン開口部３１ａに対する投影像計算から求められる光強度分布３２に基づくシミュレーション寸法３３と、マスクパターン開口部３１ａに対する光露光実験による実験寸法３５を示している。実験寸法３５は、レジストのパターンであるか又は該レジストパターンを利用したエッチング等によって形成されるデバイスのパターンである、実験パターン３４が有する実験パターン開口部３４ａの寸法である。
【００６９】
また、図３（ｂ）は、孤立スペースに対する光露光工程における加工寸法の露光量依存性を示す図である。
【００７０】
ここで、横軸は露光量を表すのに対し、縦軸は形成される転写パターンの寸法を示している。また、露光量は、露光機によりレジストに対して照射されたエネルギーの総量又は投影像の光強度分布３２の光強度値で表されている。
【００７１】
このグラフは、露光条件を同じくした光強度シミュレーション結果（シミュレーション寸法３３）から得られたグラフであっても良いし、より望ましくは、適用するプロセス条件によって露光された実験結果（実験寸法３５）から得られるグラフであるのがよい。
【００７２】
図３（ｂ）に示したように、設計最小寸法又は設計最小寸法に近いである設計寸法Ａの孤立スペースを得るために光露光工程を行なった場合、孤立スペースの幅の露光量依存性は、第１の露光量特性３６となる。第１の露光量特性３６は、露光量に対する寸法変動の傾きが大きいため、露光量余裕度３７の範囲において、線幅許容範囲３８を満たさない範囲が存在する。つまり、第１の露光量特性３６に従って露光量余裕度３７の範囲の範囲で露光量が変動すると、加工寸法が線幅余裕度３８を外れる場合がある。
【００７３】
そこで、目的とするパターン寸法を補正設計寸法Ｂに補正する。このようにすると、孤立スペースの幅の露光量依存性は第２の露光量特性３９となり、露光量余裕度３７の範囲において、線幅許容範囲３８を満たす。つまり、第２の露光量特性３９に従って露光量許容度３７の範囲で露光量が変動しても、加工寸法は常に線幅許容範囲３８を満たす。
【００７４】
このように、ある設計寸法Ａに対し、必要な露光量余裕度３７を満たす補正設計寸法Ｂを決定できる。
【００７５】
以上の説明においては、焦点深度特性及び露光量特性についてそれぞれ単独で補正設計寸法Ｂの決定を行ったが、焦点深度と露光量余裕度を同時に満たすことのできるように、補正設計寸法Ｂの決定を行ってもよい。また、焦点深度特性及び露光量以外のパラメータについても、同様の方法を設計寸法の補正に利用することが可能である。
【００７６】
このようにして決定される補正量についての情報を様々なパターンについて求めると、設計パターンの一部である補正対象の線分の移動量を設定する設計補正ルールを作製できる。更に、設計補正ルールは、設計パターンを幾何学的に表現する少なくとも１つの設計パラメータに基づいて該移動量を決定するルールとして作製できる。これには、必要となる補正量と少なくとも１つの設計パラメータとの関係を求めてルール化すれば良い。
【００７７】
次に、このようにして作製される設計補正ルールについて説明する。
【００７８】
図４（ａ）は、設計補正ルールの一例を示す表である。また、図４（ｂ）は、設計パターンの一例を示している。
【００７９】
図４（ａ）の表の縦軸は、補正対象である線分の属する設計パターンの幅を示し、横軸は、該パターンと該パターンに隣接する他のパターン（隣接パターン）との間隔を示している。つまり、図４（ｂ）に示した、２つのラインパターン４１ａ及び４１ｂからなる設計パターン４１を例とすると、補正対象の線分がラインパターン４１ａに属する線分４２である場合、ラインパターン４１ａの幅Lineが図４（ａ）の縦軸に示され、また、ラインパターン４１ａとラインパターン４１ｂとの間隔Spaceが図４（ａ）の横軸に示されている。
【００８０】
設計補正ルールは、図４（ａ）の表において、設計パターン中の補正対象となる線分が属するパターンの幅及び該パターンと隣接パターンとの間隔に応じた該線分の移動量として示されている。図４（ｂ）の設計パターンを例として説明すると、補正対象の線分４２について、ラインパターン４１ａの幅Line及びラインパターン４１ａとラインパターン４１ｂとの間隔Spaceに応じた線分４２の移動量が図４（ａ）の表に示されているのである。ここで、パターン幅及びパターン間隔は、いずれも補正対象である線分に対して垂直方向に測定する。
【００８１】
例えば、補正対象となる線分の属するパターンの幅lineが１００nm且つ該パターンと隣接パターンとの間隔Spaceが４００nmである場合、図４（ａ）には補正量が５nmであることが示されている。これは、補正対象となる線分の属するパターンの幅が太くなるように線分を５nm移動させることを意味する。また、幅Lineが３００nm且つ間隔Spaceが１００nmである場合、図４（ａ）によると補正量は−１０nmであり、これは補正対象となる線分の属するパターンの幅が細くなるように線分を１０nm移動させることを意味する。
【００８２】
ここで、パターン幅又はパターン間隔が図４（ａ）に示されている数値の中間の値である場合については、参照する行又は列の選択方法を予め定めておけば良い。例えば、パターン幅が３００nmである場合、図４（ａ）においてパターン幅２００nmの列又はパターン幅４００nmの列のどちらを参照するのか定めておくのである。
【００８３】
尚、図４（ａ）に示した設計補正ルールでは、補正対象である線分の含まれるパターンの幅が狭く且つ該パターンと隣接パターンとの距離が広い場合、つまり、孤立したパターンである場合には、該線分の含まれるパターンの幅を太くするようになっている。逆に、該線分の含まれるパターンの幅が広く且つ該パターンと隣接パターンとの間隔が狭い場合には、該線分の含まれるパターンの幅を細くするようになっている。しかし、これに限るものではなく、他のルールを設定することもできる。
【００８４】
また、図４（ａ）に示した設計補正ルールでは、パターン幅とパターン間隔とをパラメータとしているが、これに限定するわけではなく、パターンの長さ等の他の数値をパラメータとして利用しても良い。
【００８５】
次に、図４（ａ）に示した設計補正ルールによる設計パターンの補正の具体例を、図面を参照して説明する。
【００８６】
図５は、設計パターンの補正について説明する図である。図５に示すように、補正対象の設計パターン５１は、５つラインパターン５１ａ、５１ｂ、５１ｃ、５１ｄ及び５１ｅからなっている。
【００８７】
まず、ラインパターン５１ｃに属する第１の線分５２に注目する。
【００８８】
第１の線分５２に対して垂直な方向において、第１の線分５２が属するラインパターン５１ｃは第１のパターン幅５Ａを有する。また、第１の線分５２の位置においてはラインパターン５１ｃに隣接するパターンはラインパターン５１ｅであり、第１の線分５２からラインパターン５１ｅまでの距離は第１のパターン間隔５Ｂとなっている。
【００８９】
ここで、第１のライン幅５Ａが第１のパターン間隔５Ｂよりも大きいため、図４（ａ）で説明した設計変更ルールによると、第１のライン幅５Ａを所定の値だけ狭くする方向に第１の線分５２を移動し、第１の補正線分５２ａとする補正を行なう。
【００９０】
同様に、ラインパターン５１ｅに属する第２の線分５３についても図４（ａ）に示した設計補正ルールを適用すると、第２のパターン幅５Ｃは第２のパターン間隔５Ｄよりも小さいため、第２のパターン幅５Ｃを所定の値だけ大きくするように第２の線分５３を移動し、第２の補正線分５３ａとする補正を行なうことになる。
【００９１】
いずれの場合も、所定の値は図４（ａ）に示した設計補正ルールによって決定される。
【００９２】
これらと同様の補正を設計パターン５１の線分の全体又は必要な部分について適用すると、プロセス余裕度が基準値を満たすように補正された補正設計パターンを得ることができる。
【００９３】
この後、該補正設計パターンに対して近接効果補正を行なうことによってマスクパターンを作製できる。
【００９４】
以上のように、第１の実施形態に係るマスクパターンの作製方法によると、設計パターンを補正することにより、光露光工程における焦点深度及び露光量等についてのプロセス余裕度が基準値を満たすような補正設計パターンを得ることができ、更に、該補正設計パターンを実現するマスクパターンを作製することができる。設計パターンの補正は、簡便な処理である図形処理として設定された設計補正ルールに従って行なわれるため、短時間に行うことができる。
【００９５】
尚、第１の実施形態において、電子デバイスの一例として半導体装置を製造する場合について説明した。しかし、本実施形態のマスクパターン作製方法は、半導体装置以外の電子デバイスについて用いることもでき、特に限定するものではない。
【００９６】
（第２の実施形態）
次に、本発明の第２の実施形態に係るマスクパターン作製方法について、図面を参照しながら説明する。
【００９７】
図６は、第２の実施形態に係るマスクパターン作製方法のフローを示している。
【００９８】
第２の実施形態に係る近接効果補正方法においては、図１に示した第１の実施形態に係るマスクパターン作製方法の各ステップに加え、近接効果補正処理Ｓ３の後に、デバイス特性判断処理Ｓ４を行なう。
【００９９】
デバイス特性判断処理Ｓ４においては、近接効果補正処理Ｓ３において得られるマスクデータＤ３が表すマスクパターンの転写パターンを予想し、該転写パターンに基づいて、製造される半導体装置のデバイス特性を予想デバイス特性として予想する。更に、該予想デバイス特性が所的の基準特性を満たすかどうかを判断する。
【０１００】
ここで、予想デバイス特性が所定の基準特性を満たすと判断された場合、マスクデータＤ３を出力して終了する。マスクデータＤ３に従ってフォトマスクを作製し、該フォトマスクを用いると、プロセス余裕度が基準値を満たす光露光工程を行うことができる。また、該光露光工程を含む製造工程によって半導体装置を製造すると、デバイス特性が基準特性を満たす半導体装置を製造することができる。
【０１０１】
これに対し、予想デバイス特性が所定の基準特性を有しないと判断される場合には、設計補正ルール設定処理Ｓ２によって、予想転写パターンに基づいた新しい設計補正ルールＤ２（設計再補正ルールＤ２ａ、図示せず）を設定し、再度設計補正処理Ｓ１を行なう。その後、このようにして得た新たな補正設計パターンＤ１ａ（再補正設計パターンＤ１ｂ、図示せず）に対し、近接効果補正処理Ｓ３及びデバイス特性判断処理Ｓ４を更に行なう。
【０１０２】
以上のように、予想デバイス特性が所定の基準特性を満たすようなマスクパターンを表すマスクデータＤ３が得られるまで、繰り返し処理を行なう。これによって、プロセス余裕度が基準値を満たし且つ設計に近いデバイス特性を有する半導体装置を製造できるマスクパターンを得ることができる。
【０１０３】
尚、デバイス特性とは、例えばトランジスタのゲートについての実効ゲート長、活性領域におけるゲートパターンと活性領域との重複部分の幅、配線層の配線容量等であり、半導体装置の特性を表す情報であれば特に限定されない。
【０１０４】
ここで、デバイス特性をパターンの寸法又は面積等の幾何学的なデバイスパラメータによって表現すると、予想されるデバイス特性が基準を満たしているかどうかを容易に判断することができる。これについて、具体例を挙げて図面を参照しながら説明する。
【０１０５】
図７は、ゲート層におけるデバイス特性の判断方法の一例を説明するための図である。
【０１０６】
図７に、設計補正処理Ｓ１において作製され且つ補正設計データＤ１ａによって表される補正設計パターン７１が示されている。補正設計パターン７１は、配線７１ａと、配線７１ａから垂直に延びるゲート電極７１ｂとの二つの部分から成っている。また、配線７１ａから間隔Ｄを隔てて幅Ｗの活性領域７２が形成される。ここで、ゲート電極７１ｂのうち、実際にゲートとして機能するのはゲート電極７１ｂと活性領域７２とが重複する部分である。
【０１０７】
また図７には、補正設計パターン７１に対して図６の近接効果補正処理Ｓ３を行なうことで得られ且つマスクデータＤ３によって表されるマスクパターン７３が示されている。更に、マスクパターン７３を元に形状シミュレーションを行なうと、光露光工程による予想転写パターン７４が得られる。
【０１０８】
ここで、補正設計パターン７１と予想転写パターン７４の乖離を求めることにより、予想転写パターン７４が基準デバイス特性を満たすかどうかを判断することができる。例えば、活性領域７２と補正設計パターン７１との重複分の面積である設計ゲート面積及び活性領域７２と予想転写パターン７４との重複部分の面積である予想ゲート面積をそれぞれ求め、両者を比較する。あるいは、活性領域７２上の部分について、一定間隔で補正設計パターン７１と予想転写パターン７４との輪郭の位置の差分を調べても良い。
【０１０９】
このような比較から、予想転写パターン７４が基準デバイス特性を満たすと判断される場合には、マスクパターン７３を出力して工程を終了する。
【０１１０】
予想転写パターン７４が基準特性を満たさないと判断される場合、基準特性を満たすことを目的として更に補正を行なう。
【０１１１】
この目的で更にマスクパターン７３に対して近接効果補正を行なうことも可能である。しかし、そのようにすると、マスク寸法が細くなってプロセス余裕度が低下する可能性が考えられる。
【０１１２】
そこで、予想転写パターン７４の特徴に基づいた新しい設計補正ルールＤ２（設計再補正ルールＤ２ａ）を作製し、設計再補正ルールＤ２ａに基づいて、設計補正処理Ｓ１に戻って再度設計パターンの補正を行なう。このようにして、プロセス余裕度と予想されるデバイス特性がいずれも基準を満たすような設計パターンを求める。
【０１１３】
次に、設計再補正ルールＤ２ａについて以下に説明する。
【０１１４】
ここでは、デバイス特性の一例としてゲート面積を考える。
【０１１５】
活性領域７２と予想転写パターン７４との共通部分の面積が予想ゲート面積であるから、予想ゲート面積は予想転写パターン７４に依存する。
【０１１６】
一般に、設計パターンにおいて、パターンの屈曲又は分岐等によってコーナーが形成されている場合、該設計パターンの転写を行なうと、屈曲部又は分岐部等のコーナーにおいては、コーナーが鈍って輪郭の丸まった形状の転写パターンが形成される場合がある（以下、このことをラウンディングと呼ぶ）。図７に示す補正設計パターン７１においても、配線７１ａとゲート電極７１ｂとの接続部分の付近に関してラウンディングが生じ、予想転写パターン７４は輪郭の丸まった形状となっている。予想転写パターン７４が示すように、ゲート電極７１ｂについて、ゲート長に対するラウンディングの影響は配線７１ａに近い位置ほど大きい。具体的には、ゲート電極７１ｂのゲート長は配線７１ａに近いほど長くなる。
【０１１７】
これらのことから、予想ゲート面積は、配線７１ａとゲート電極７１ｂとの接続部分から活性領域７２までの間隔Ｄ及び活性領域の幅Ｗに依存する。
【０１１８】
設計パターン内には図７に示したのと同様のゲートが多数形成されているため、間隔Ｄ及び幅Ｗと予想ゲート面積との関係を抽出することができ、このようにして得た情報から、基準特性を満たすゲート面積を得るための補正量Delta を間隔Ｄ及び幅Ｗに対する値として求めることができる。ここで、補正量Delta は、例えばゲート電極７１ｂの両端の線分の移動量として求めることができる。
【０１１９】
図８は、前記のようにして作製した設計再補正ルールのＤ２ａの一例を示す表である。
【０１２０】
表の縦軸は図７における活性領域の幅Ｗを示し、縦軸は配線７１ａとゲート電極７１ｂとの接続部分から活性領域７２までの間隔Ｄを示している。また、幅Ｗ及び間隔Ｄに基づいた、ゲート電極７１ｂの幅の補正量が、ゲート電極７１ｂの両側の線分の補正量Delta として示されている。例えば、活性領域の幅Ｗが２００nm、間隔Ｄが１００nmであった場合、図８より補正量Delta は−２nmである。このため、ゲート電極７１ｂの両側の線分をそれぞれ２nm補正してゲート電極７１ｂの設計パターンを細くする。活性領域の幅Ｗ又は間隔Ｄが図８に示されている数値の中間の値である場合については、参照する行又は列の選択方法をあらかじめ定めておけば良い。例えば間隔Ｄが１５０nmであったような場合に、間隔Ｄが１００nmの列又は間隔Ｄが２００nmの列のいずれを参照するか定めておくのである。
【０１２１】
例えば、配線７１ａとゲート電極７１ｂとの接続部分からの距離が小さい位置におけるゲート電極７１ｂのゲート長は、ラウンディング影響を受けて長くなりやすい。このため、配線７１ａから活性領域７２までの間隔Ｄが小さいほど設計パターンのゲート長を短くするように補正する。
【０１２２】
逆に、配線７１ａとゲート電極７１ｂとの接続部分からの距離が大きい位置では、ラウンディングの影響は小さくなり、孤立したパターンと同様にゲート長が短くなる傾向を示す。このため、間隔Ｄが大きくなると、設計パターンのゲート長を長くするように補正する。
【０１２３】
また、幅Ｗが大きくなると、配線７１ａとゲート電極７１ｂとの接続部分に近い位置と遠い位置とでゲート長に対する近接効果の影響の違いが大きくなる。特に、幅Ｗが大きくなるとラウンディングの影響を強く受ける範囲の割合は小さくなる。このため、間隔Ｄが小さい場合であっても、ゲート長を短くする補正の量は小さくなり、更には、ゲート長を長くする補正を行なう場合もある。
【０１２４】
図８に示した設計再補正ルールＤ２ａは、以上のような情報を整理してルール化したものである。
【０１２５】
尚、以上説明した場合には、ゲート面積に基づいて予想デバイス特性が基準特性を満たしているかどうかを判断し、必要に応じて設計再補正ルールＤ２ａを作製して補正を行なっている。しかし、デバイスパラメータとしてはゲート面積に限るものではなく、他のデバイスパラメータによっても良い。
【０１２６】
以上のように、第２の実施形態に係るマスクパターンの作製方法によると、第１の実施形態に係るマスクパターンの作製方法と同様に、光露光工程におけるプロセス余裕度が基準値を満たすような補正設計パターンと及び該補正設計パターンを実現するマスクパターンを作製できる。
【０１２７】
これに加え、第２の実施形態に係るマスクパターンの作製方法においては、作製したマスクパターンの転写パターンを予想転写パターンとして予想し、該予想転写パターンに基づいて、製造される半導体装置のデバイス特性を予想することができる。これによって、マスクパターンを用いて製造される半導体装置が所定のデバイス特性を有するかどうかを判断することができる。
【０１２８】
製造される半導体装置が所定のデバイス特性を有しないと判断される場合、補正設計パターンを再度補正するための設計再補正ルールを予想転写パターンに基づいて作製し、補正設計パターンを再度補正することができる。
【０１２９】
ここで、設計パターンの再補正は、簡便な処理である図形処理として予想転写パターンに基づいて設定された設計再補正ルールに従って行なわれるため、短時間に行うことができる。
【０１３０】
このように、製造される半導体装置が所定のデバイス特性を有すると判断されるまで補正を行なうことにより、光露光工程におけるプロセス余裕度と製造される半導体装置のデバイス特性とが共に基準を満たすようなマスクパターンを作製することができる。
【０１３１】
尚、第２の実施形態においては、設計データＤ１に対して最初に設計補正処理Ｓ１を行なっている。しかし、設計補正処理Ｓ１を行なわず、設計データＤ１に対して直接近接効果補正処理Ｓ３を行なっても良い。このようにして得られたマスクデータＤ３を用いて製造される半導体装置が、デバイス特性判断処理Ｓ４において所定の基準特性を満たすと判断されるのであれば、そのままマスクデータＤ３を出力する。該半導体装置が所定の基準特性を満たさないと判断される場合、ここで初めて設計補正処理Ｓ１に戻って設計の補正を行なう。
【０１３２】
このようにすると、入力される設計データＤ１のプロセス余裕度が補正をしなくても基準値を満たすものであった場合、工程が短縮され、処理に要する時間が短縮される。
【０１３３】
また、第２の実施形態では、半導体装置のデバイス特性が基準特性を満たすマスクパターンが得られるまで補正を繰り返すとしているが、一定回数で繰り返しを停止し、その時点で得られているマスクパターンを表すマスクデータＤ３を出力するような処理とすることもできる。このようにすると、確実に一定の時間内で処理を終了することができる。
【０１３４】
また、第２の実施形態において、電子デバイスの一例として半導体装置を製造する場合について説明した。しかし、本実施形態のマスクパターン作製方法は、半導体装置以外の電子デバイスについて用いることもでき、特に限定するものではない。
【産業上の利用可能性】
【０１３５】
本発明に係るマスクパターンの作製方法によると、光露光工程におけるプロセス余裕度が基準値を満たす補正設計パターン及び該補正設計パターンを実現するマスクパターンを短時間で得ることができ、電子デバイスの製造工程の一つである光露光工程において使用するマスクパターンの作製等に有用である。
【図面の簡単な説明】
【０１３６】
【図１】本発明の第１の実施形態に係るマスクパターン作製方法の処理フロー図である。
【図２】図２（ａ）は、孤立ラインにおけるマスク寸法に対する加工寸法を示す図であり、図２（ｂ）は、孤立ラインに対する光露光工程における加工寸法の焦点深度依存性を示す図である。
【図３】図３（ａ）は、孤立スペースにおけるマスク寸法に対する加工寸法を示す図であり、図３（ｂ）は、孤立スペースに対する光露光工程における加工寸法の露光量依存性を示す図である。
【図４】図４（ａ）は、本発明の第１の実施形態に係るマスクパターン作製方法において用いる設計補正ルールの一例を示す図であり、図４（ｂ）は、図４（ａ）に示した設計補正ルールを説明するための設計パターンの一例を示す図である。
【図５】本発明の第１の実施形態に係るマスクパターン作製方法による設計パターンの補正の一例を示す図である。
【図６】本発明の第２の実施形態に係るマスクパターン作製方法の処理フロー図である。
【図７】本発明の第２の実施形態に係るマスクパターン作製方法によるデバイス性能の判断方法及び設計再補正ルールの作製方法を説明する図である。
【図８】本発明の第２の実施形態に係るマスクパターン作製方法において用いる設計再補正ルールの一例を示す図である。
【図９】従来の近接効果補正方法を示す図である。
【符号の説明】
【０１３７】
Ｄ１    設計データ
Ｄ２    設計補正ルール
Ｄ３    マスクデータ
Ｓ１    設計補正処理
Ｓ２    設計補正ルール設定処理
Ｓ３    近接効果補正処理
Ｓ４    デバイス特性判断処理
２１    マスクパターン
２２    光強度分布
２３    シミュレーション寸法
２４    実験パターン
２５    実験寸法
２６    第１の焦点深度特性
２７    焦点深度余裕度
２８    線幅許容範囲
２９    第２の焦点深度特性
３１    マスクパターン
３１ａ  マスクパターン開口部
３２    光強度分布
３３    シミュレーション寸法
３４    実験パターン
３４ａ  実験パターンの開口部
３５    実験寸法
３６    第１の露光量特性
３７    露光量余裕度
３８    線幅許容範囲
３９    第２の露光量特性
４１    設計パターン
４１ａ、４１ｂ    ラインパターン
４２    補正対象の線分
５１    設計パターン
５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ    ラインパターン
５２    第１の線分
５２ａ  第１の補正線分
５３    第２の線分
５３ａ  第２の補正線分
５Ａ    第１のパターン幅
５Ｂ    第１のパターン間隔
５Ｃ    第２のパターン幅
５Ｄ    第２のパターン間隔
７１    補正設計パターン
７１ａ  配線
７１ｂ  ゲート電極
７２    活性領域
７３    マスクパターン
７４    予想転写パターン
【図１】
2006038896.tif 000003
【図２】
2006038896.tif 000004
【図３】
2006038896.tif 000005
【図４】
2006038896.tif 000006
【図５】
2006038896.tif 000007
【図６】
2006038896.tif 000008
【図７】
2006038896.tif 000009
【図８】
2006038896.tif 000010
【図９】
2006038896.tif 000011