(57)【要約】【課題】  強誘電体特性が良好であって、電極膜の剥離が生じにくい、強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置を提供することにある。【解決手段】  強誘電体キャパシタの製造方法は、基体１０の上方に、下部電極２０、少なくとも１つの中間電極４０、上部電極６０が順に配置し、それぞれの電極同士の間に強誘電体膜３０，５０を設ける。中間電極４０の形成工程で、（ａ）強誘電体膜３０の上方に、スパッタ法によって第１の金属膜４１を形成し、（ｂ）第１の金属膜４１の上方に、蒸着法によって第２の金属膜４６を形成する。【選択図】      図８
2006108291.tif 000002
【特許請求の範囲】
【請求項１】
基体の上方に、下部電極、少なくとも１つの中間電極、上部電極が順に配置され、それぞれの電極同士の間に強誘電体膜が設けられる強誘電体キャパシタの製造方法であって、
前記中間電極の形成工程で、
（ａ）前記強誘電体膜の上方に、スパッタ法によって第１の金属膜を形成し、
（ｂ）前記第１の金属膜の上方に、蒸着法によって第２の金属膜を形成する、強誘電体キャパシタの製造方法。
【請求項２】
請求項１記載の強誘電体キャパシタの製造方法において、
前記（ａ）工程で、前記第１の金属膜をＤＣスパッタ法によって形成する、強誘電体キャパシタの製造方法。
【請求項３】
請求項１又は請求項２記載の強誘電体キャパシタの製造方法において、
前記（ａ）工程後に、前記第１の金属膜の上方に、スパッタ法によって初期結晶核を島状に形成することをさらに含み、
前記（ｂ）工程で、前記初期結晶核を成長させることによって、前記第２の金属膜を形成する、強誘電体キャパシタの製造方法。
【請求項４】
請求項３記載の強誘電体キャパシタの製造方法において、
前記初期結晶核をイオンビームスパッタ法によって形成する、強誘電体キャパシタの製造方法。
【請求項５】
請求項３又は請求項４記載の強誘電体キャパシタの製造方法において、
前記第１の金属膜、前記初期結晶核及び前記第２の金属膜を、白金族金属を含む電極材料から形成する、強誘電体キャパシタの製造方法。
【請求項６】
請求項１から請求項５のいずれかに記載の強誘電体キャパシタの製造方法において、
複数の前記中間電極を形成することを含み、
前記複数の中間電極を同一プロセスにより形成する、強誘電体キャパシタの製造方法。
【請求項７】
請求項１から請求項６のいずれかに記載の製造方法によって製造される、強誘電体キャパシタ。
【請求項８】
請求項７記載の強誘電体キャパシタを含む、強誘電体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置に関する。
【背景技術】
【０００２】
強誘電体メモリ装置は、不揮発性であり、ＤＲＡＭと同等の動作速度をもつ次世代型メモリの１つとして期待されている。さらに、他のいずれのメモリよりも消費電力が低いという特長を有する。この強誘電体メモリ装置の高集積化を図るために、複数の強誘電体キャパシタを積層することが知られている。しかしながら、従来のスパッタ法のみによる方法によって、中間電極を下地となる強誘電体膜上に形成すると、その後のプロセスに起因して電極膜が強誘電体膜から剥離することがある。さらに、中間電極上の強誘電体膜において、所望の強誘電体特性を得ることが難しいという問題がある。
【特許文献１】特開２００１−２３０３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、強誘電体特性が良好であって、電極膜の剥離が生じにくい、強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置を提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る強誘電体キャパシタの製造方法は、
基体の上方に、下部電極、少なくとも１つの中間電極、上部電極が順に配置され、それぞれの電極同士の間に強誘電体膜が設けられる強誘電体キャパシタの製造方法であって、
前記中間電極の形成工程で、
（ａ）前記強誘電体膜の上方に、スパッタ法によって第１の金属膜を形成し、
（ｂ）前記第１の金属膜の上方に、蒸着法によって第２の金属膜を形成する。
【０００５】
本発明によれば、スパッタ法によって第１の金属膜を形成し、蒸着法によって第２の金属膜を形成する。スパッタ法では、一般的に密着力が高くて結晶性の良い膜が得られる。また、蒸着法では、成膜中の電極材料の粒子のエネルギーが低く、不純物の少ない雰囲気中で成膜を行うことができるため、清浄な膜が得られ、かつ形成膜中の内部応力が低い。したがって、中間電極について、強誘電体膜からの剥離防止、良好な結晶性、不純物及び内部応力の低減を図ることができる。また、これにより、中間電極上に形成される強誘電体膜において、良好な強誘電体特性を得ることができる。
【０００６】
なお、本発明において、特定のＡの上方にＢが設けられているとは、Ａ上に直接Ｂが設けられている場合と、Ａ上に他の部材を介してＢが設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
【０００７】
（２）この強誘電体キャパシタの製造方法において、
前記（ａ）工程で、前記第１の金属膜をＤＣスパッタ法によって形成してもよい。
【０００８】
（３）この強誘電体キャパシタの製造方法において、
前記（ａ）工程後に、前記第１の金属膜の上方に、スパッタ法によって初期結晶核を島状に形成することをさらに含み、
前記（ｂ）工程で、前記初期結晶核を成長させることによって、前記第２の金属膜を形成してもよい。
【０００９】
（４）この強誘電体キャパシタの製造方法において、
前記初期結晶核をイオンビームスパッタ法によって形成してもよい。
【００１０】
（５）この強誘電体キャパシタの製造方法において、
前記第１の金属膜、前記初期結晶核及び前記第２の金属膜を、白金族金属を含む電極材料から形成してもよい。
【００１１】
（６）この強誘電体キャパシタの製造方法において、
複数の前記中間電極を形成することを含み、
前記複数の中間電極を同一プロセスにより形成してもよい。
【００１２】
（７）本発明に係る強誘電体キャパシタは、上記製造方法によって製造される。
【００１３】
（８）本発明に係る強誘電体メモリ装置は、上記強誘電体キャパシタを含む。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
【００１５】
（第１の実施の形態）
図１〜図８は、本発明の第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【００１６】
（１）まず、図１に示すように、基体（基板）１０を用意する。本実施の形態において、基体１０としては、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＺｎＳｅ等の化合物半導体等の半導体基板、Ｐｔ等の金属基板、サファイア基板、ＭｇＯ基板、ＳｒＴｉＯ３、ＢａＴｉＯ３、ガラス基板等の絶縁性基板等を用いることができる。また、これらの各種基板上に絶縁層（例えばＳｉＯ２、Ｓｉ３Ｎ４）などの層が積層されたものを基体１０として用いることができる。
【００１７】
基体１０上に密着層１２を形成してもよい。密着層１２は、基体１０と下部電極２０（図４参照）との密着強度を確保するものであれば、その材料は限定されるものではない。このような材料としては、例えば、タンタル、チタン等の高融点金属やその酸化物等が挙げられる。密着層１２は、例えばスパッタ法によって形成することができる。
【００１８】
（２）次に、図２〜図４に示すように、基体１０（密着層１２）上に下部電極２０を形成する。下部電極２０の電極材料としては、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉなどの白金族金属を用いることができる。下部電極２０は、白金族金属から形成してもよいし、白金族金属を含む合金又は酸化物から形成してもよい。
【００１９】
以下の例では、下部電極２０を複数段階にわけて形成する。
【００２０】
（２−１）まず、図２に示すように、密着層１２上に、スパッタ法によって初期結晶核２２を島状（複数位置）に形成する。このとき、基体１０に与えられる温度は、２００℃以上６００℃（又は８００℃）以下に設定することができる。これにより、初期結晶核２２の結晶品質を良好なものとすることができる。
【００２１】
ここで、スパッタ法とは、真空中でイオンを原料であるターゲット材料にぶつけ、そこからたたき出されてきた原子を近くにおいた基板上に付着させ薄膜を作る方法である。すなわち、スパッタ法は、放電などにおいて電極の材料がイオンの衝撃によって電極からたたき出されて、近くにある物体の表面に付着する現象であるスパッタリング現象を利用したものである。本実施の形態では、イオンを作る手法の違いによって、ＲＦスパッタ法、ＤＣスパッタ法、マグネトロンスパッタ法、イオンビームスパッタ法などを用いることができる。
【００２２】
また、本実施の形態においては、初期結晶核２２を、２種以上の異なる白金族金属を含む電極材料から形成してもよい。例えば、基体１０上に第１の電極材料からなる第１の初期結晶核を島状に形成し、第１の初期結晶核上に第２の電極材料からなる第２の初期結晶核を形成する。初期結晶核２２の一部にＩｒを使用した場合、ＩｒはＰｔよりも強誘電体材料に対する拡散防止効果が高いことから、強誘電体キャパシタの疲労特性の向上を図ることができる。なお、２種以上の初期結晶核は、いずれもスパッタ法を用いて形成することができる。
【００２３】
（２−２）次に、図３に示すように、真空蒸着法によって、初期結晶核２２を成長させ、成長層２４を形成する。このとき、成長層２４は、初期結晶核２２の結晶性を保持しつつ形成されていく。また、このとき、基体１０に与えられる温度は、初期結晶核２２を形成する際の温度より低いことが好ましく、具体的には２００℃より低い温度に設定することができる。これにより、成長層２４として、粒界の少なく平坦性の良好な板状の結晶が形成することができる。
【００２４】
ここで、真空蒸着法とは、真空中の原料物質を加熱して蒸発させ、被形成体の表面で凝縮、薄膜形成させる方法である。物質に気化熱を与える為には、通常は電子ビームが用いられ、気化熱を与えられ蒸気となった原料物質が、被形成体の表面で気化熱を放出して凝縮することにより、薄膜を形成する。また、真空蒸着法は、真空中で上記工程を行う為、原料物質を蒸発させるのが容易であり、酸化による変質を防止することができ、かつ形成膜の表面を清浄に保持することが可能である。また、真空蒸着法は、スパッタ法ほど成膜中の飛行原子が大きなエネルギーを持たないため、形成後の薄膜中に内部応力が発生しにくい。
【００２５】
（２−３）こうして、図４に示すように、基体１０（密着層１２）上に下部電極２０を形成することができる。下部電極２０は、スパッタ法によって形成される電極材料の初期結晶核２２と、蒸着法によって形成される電極材料の成長層２４と、を含む。このとき形成される下部電極２０の膜厚は、例えば５０〜２００ｎｍとすることができる。下部電極２０は、スパッタ法により形成された初期結晶核２２の良好な結晶性と、真空蒸着法により形成された成長層２４の粒界の少なさ及び平坦性、さらには表面の清浄性を併せ持つこととなる。すなわち、良好な結晶性及び平坦性を有し、粒界の少ない下部電極２０を得ることができる。また、成長層２４を真空蒸着法で形成することにより、成膜工程を全てスパッタ法によって行う場合に比べて、下部電極２０に内在する応力を低減させることができる。
【００２６】
また、上述の工程により、下部電極２０を形成した後に、熱処理を行うことによって、下部電極２０に内在する応力を開放することができる。なお、かかる熱処理は、窒素やアルゴンなどの非酸化ガス雰囲気中で行うことにより、電極膜表面の酸化を防止することができる。ただし、上述の方法によって形成した下部電極２０の場合、かかる熱処理を省略しても良好な品質を保持することができる。
【００２７】
また、本実施の形態においては、上記（２−１）及び（２−２）の工程を繰返し行うことにより、複数層からなる下部電極２０を形成することもできる。これによれば、粒界の少ない電極膜を多層に積層することにより、電極膜の上に他の結晶層を形成した場合に、他の結晶層の構成元素が電極膜の粒界から内部へ拡散することにより、他の結晶層の品質を劣化させるのを防止することができる。詳しくは、２回目以降の初期結晶核を、電極材料の成長層の粒界による隙間の上に形成していくことにより、粒界の少ない複数層からなる下部電極２０を形成することができる。
【００２８】
また、本実施の形態においては、拡散防止膜（図示しない）を形成してもよい。拡散防止膜の電極材料としては、Ｉｒ、ＩｒＯ２、Ｒｕ、ＲｕＯ２、ＨｆＯ２、Ａｌ２Ｏ３などが挙げられ、例えば初期結晶核２２とは異なる材料であってもよい。拡散防止膜は、例えばスパッタ法を用いて形成することができる。拡散防止膜は、初期結晶核２２と成長層２４の間に形成してもよい。あるいは、初期結晶核２２上に複数層の成長層２４を積層させる場合、成長層２４同士の間に拡散防止膜を形成してもよい。拡散防止膜は、成長層２４の粒界の隙間を埋めるように形成される。これによって、強誘電体材料に対する拡散防止効果を高めることができ、強誘電体キャパシタの疲労特性の向上を図ることができる。
【００２９】
（３）次に、図５に示すように、下部電極２０上に強誘電体膜３０を形成する。強誘電体膜３０は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体を用いて形成することができる。あるいは、ＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ系）を適用してもよい。あるいは、強誘電体膜はこれらの材料に限定されるものではなく、例えばＳＢＴ系、ＢＳＴ系、ＢＩＴ系、ＢＬＴ系のいずれを適用してもよい。強誘電体膜の形成方法としては、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。
【００３０】
（４）次に、図６及び図７に示すように、強誘電体膜３０上に中間電極４０を形成する。中間電極４０とは、下部電極２０と後述の上部電極６０（図８参照）との間に設けられる電極を指す。中間電極４０の電極材料としては、下部電極２０と同様であってもよく、白金族金属を含むものを使用することができる。
【００３１】
（４−１）まず、図６に示すように、強誘電体膜３０上に、スパッタ法によって第１の金属膜４１を形成する。第１の金属膜４１は、例えばＤＣスパッタ法によって形成することができる。これによれば、第１の金属膜４１を高エネルギーの電極材料の粒子から形成できるので、中間電極４０の密着力及び結晶性の向上が図れる。第１の金属膜４１は、中間電極４０を構成する膜のうち、最も高エネルギーの粒子を生成する方法によって形成してもよい。
【００３２】
（４−２）次に、図６に示すように、第１の金属膜４１上に、スパッタ法によって初期結晶核４２を島状（複数位置）に形成する。初期結晶核４２は、例えばイオンビームスパッタ法によって形成することができる。初期結晶核４２の形成工程において基体１０に与えられる温度は、２００℃以上６００℃（又は８００℃）以下に設定することができる。これにより、初期結晶核の結晶品質を良好なものとすることができる。初期結晶核４２は、第１の金属膜４１よりも低エネルギーの粒子を生成する方法によって形成してもよい。なお、中間電極４０においても、下部電極２０において説明した内容と同様に、例えば初期結晶核４２を２種以上の異なる白金族金属を含む電極材料から形成してもよい。
【００３３】
（４−３）次に、真空蒸着法によって、初期結晶核４２を成長させ、成長層４４を形成する。このとき、成長層４４は、初期結晶核４２の結晶性を保持しつつ形成されていく。また、このとき、基体１０に与えられる温度は、初期結晶核４２を形成する際の温度より低いことが好ましく、具体的には２００℃より低い温度に設定することができる。これにより、成長層４４として、粒界の少なく平坦性の良好な板状の結晶が形成することができる。
【００３４】
（４−４）こうして、図７に示すように、第１の金属膜４１上に第２の金属膜４６を形成することができる。中間電極４０は、スパッタ法によって形成される電極材料の第１の金属膜４１と、スパッタ法及び蒸着法の組み合わせによって形成される電極材料の第２の金属膜４６と、を含む。このとき形成される中間電極４０の膜厚は、例えば５０〜２００ｎｍとすることができる。中間電極４０は、スパッタ法により形成された初期結晶核４２の良好な結晶性と、真空蒸着法により形成された成長層４４の粒界の少なさ及び平坦性、さらには表面の清浄性を併せ持つこととなる。すなわち、良好な結晶性及び平坦性を有し、粒界の少ない中間電極４０を得ることができる。また、成長層４４を真空蒸着法で形成することにより、成膜工程を全てスパッタ法によって行う場合に比べて、中間電極４０に内在する応力を低減させることができる。
【００３５】
また、上述の工程により、中間電極４０を形成した後、熱処理を行うことによって、中間電極４０に内在する応力を開放してもよい。なお、かかる熱処理は、窒素やアルゴンなどの非酸化ガス雰囲気中で行うことにより、電極膜表面の酸化を防止することができる。ただし、上述の方法によって形成した中間電極４０の場合、かかる熱処理を省略しても良好な品質を保持することができる。
【００３６】
また、本実施の形態においては、上記（４−２）及び（４−３）の工程を繰返し行うことにより、複数層からなる中間電極４０を形成することもできる。この方法による効果は、下部電極２０の内容を参照することができる。
【００３７】
また、本実施の形態においては、拡散防止膜（図示しない）を形成してもよく、その詳細についても下部電極２０の内容を参照することができる。
【００３８】
（５）次に、図８に示すように、中間電極４０上に強誘電体膜５０を形成し、強誘電体膜５０上に上部電極６０を形成する。強誘電体膜５０の詳細は、下部電極２０と中間電極４０の間に設けられる強誘電体膜３０の内容を適用することができる。また、上部電極６０は、中間電極４０と同様の電極材料及び方法により形成することができ、第１及び第２の金属膜６１，６６の積層構造を有してもよい。なお、上部電極６０上には図示しない酸化膜等が設けられる。
【００３９】
（６）こうして、基体１０上に、多層型の強誘電体キャパシタ１を製造することができる。この強誘電体キャパシタ１は、下部電極２０、中間電極４０、上部電極６０が順に配置され、それぞれの電極同士の間に強誘電体膜３０，５０が設けられている。図８に示す例では、下部電極２０、強誘電体膜３０及び中間電極４０によって第１の強誘電体キャパシタが構成され、中間電極４０、強誘電体膜５０及び上部電極６０によって第２の強誘電体キャパシタが構成されている。中間電極４０は、第１及び第２の強誘電体キャパシタの共通電極となる。
【００４０】
本実施の形態によれば、中間電極４０の形成工程において、スパッタ法によって第１の金属膜４１を形成し、スパッタ法及び蒸着法の組み合わせによって第２の金属膜４６を形成する。スパッタ法では、一般的に密着力が高くて結晶性の良い膜が得られる。また、蒸着法では、成膜中の電極材料の粒子のエネルギーが低く、不純物の少ない雰囲気中で成膜を行うことができるため、清浄な膜が得られ、かつ形成膜中の内部応力が低い。したがって、中間電極４０について、強誘電体膜３０，５０からの剥離防止、良好な結晶性、不純物及び内部応力の低減を図ることができる。また、これにより、中間電極４０上に形成される強誘電体膜５０において、良好な強誘電体特性を得ることができる。
【００４１】
さらに、本実施の形態によれば、多層型の強誘電体キャパシタのそれぞれの間に、層間絶縁層（例えばＳｉＯ２層）を形成しなくても済むので、コストダウン及びプロセスの簡略化を図ることができる。
【００４２】
なお、上述した例では、下部電極２０又は上部電極６０を複数段階にわけて形成する例を説明したが、本実施の形態はこれに限定されるものではない。例えば、下部電極２０（又は上部電極６０）をスパッタ法のみ又は蒸着法のみによって形成してもよい。
【００４３】
本実施の形態の変形例として、図９に示すように、複数の中間電極４０，４８を形成することも可能である。すなわち、３層以上の強誘電体キャパシタを積層することも可能である。詳しくは、この強誘電体キャパシタ３は、下部電極２０、複数の中間電極４０，４８、上部電極８０が順に配置され、それぞれの電極同士の間に強誘電体膜３０，５０，７０が設けられている。この変形例の場合、複数の中間電極４０，４８を同一プロセスにより形成することもできる。こうすることによって、それぞれの中間電極４０，４８について、強誘電体膜３０，５０，７０からの剥離防止、良好な結晶性、不純物及び内部応力の低減を図ることができる。
【００４４】
次に、本実施の形態について詳細な実施例を説明する。
【実施例】
【００４５】
本実施例では、上述した強誘電体キャパシタを製造し、その強誘電体特性について検討した。まず、サンプルについて説明する。
【００４６】
基体１０として、シリコン基板の表面に層間絶縁層としてシリコン熱酸化膜が形成されたものを使用した。また、基体１０の表面には、密着層１２としてＴｉＯＸ膜をスパッタ法によって形成した。
【００４７】
下部電極２０の形成工程では、まず、Ｐｔ初期結晶核２２を、イオンビームスパッタ法によって、基体温度８００℃以下において厚さ４０ｎｍ以上形成した。その後、Ｉｒ拡散防止膜を、イオンビームスパッタ法によって、室温において厚さ１０ｎｍ以下形成した。その後、Ｐｔ成長層２４を、蒸着法によって、基体温度２００℃以下において厚さ１００ｎｍ以上形成した。なお、Ｉｒ拡散防止膜は、上述したように、強誘電体キャパシタの疲労特性の向上を図るものである。
【００４８】
次に、下部電極２０上に強誘電体膜３０を形成した。詳しくは、混合溶液塗布工程（スピンコート法）〜アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程（１回目１５０℃、２回目３００℃）の一連の工程を所望の回数行い、その後に結晶化アニールにより６５０℃により焼成して、強誘電体膜を形成した。本実施例では、Ｐｂ（Ｚｒ０．１７Ｔｉ０．６６Ｎｂ０．１７）Ｏ３の組成を有する強誘電体膜を形成した。
【００４９】
その後、中間電極４０の形成工程では、まず、Ｐｔからなる第１の金属層４１を、ＤＣスパッタ法によって、基体温度８００℃以下において厚さ４０ｎｍ以上形成した。その後のＰｔ初期結晶核４２、Ｉｒ拡散防止膜、及びＰｔ成長層４４を、下部電極２０と同様の条件により形成した。
【００５０】
その後、強誘電体膜５０を中間電極４０上に強誘電体膜３０と同様の条件により形成し、上部電極６０を強誘電体膜５０上に中間電極４０と同様の条件により形成した。
【００５１】
こうして得られる強誘電体キャパシタのサンプルについて、それぞれの強誘電体膜３０，５０の強誘電体特性について測定した。図１０は、下部電極及び中間電極の間の強誘電体膜のヒステリシス特性を示す図であり、図１１は、中間電極及び上部電極の間の強誘電体膜のヒステリシス特性を示す図である。なお、図１０に示す特性は、中間電極４０上に強誘電体膜５０を形成する前の状態で測定したものである。
【００５２】
これによれば、図１０及び図１１のいずれのヒステリシス特性においても、角型性の良好な強誘電体特性を示していることがわかる。これは、下地となる電極（下部電極２０又は中間電極４０）の結晶性及び配向性が良好であるためと考えられる。
【００５３】
（第２の実施の形態）
図１２〜図１４は、本発明の第２の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。なお、本実施の形態においては、第１の実施の形態から導き出せる内容を含む。
【００５４】
（１）図１２に示すように、基体（基板）１１０を用意する。また、基体１１０上に密着層１１２を形成してもよい。それらの詳細は上述した通りである。
【００５５】
（２）次に、図１２に示すように基体１１０（密着層１１２）上に、下部電極１２０を形成する。下部電極１２０は、スパッタ法によって形成してもよいし、蒸着法によって形成してもよいし、第１の実施の形態で説明したように初期結晶核及び成長層により形成してもよい。また、下部電極１２０の電極材料は、上述の内容を適用することができる。
【００５６】
（３）次に、図１３に示すように、下部電極１２０上に強誘電体膜１３０を形成する。強誘電体膜１３０の詳細も上述した通りである。
【００５７】
（４）その後、強誘電体膜１３０上に中間電極１４０を形成する。本実施の形態では、この中間電極１４０の形成工程が第１の実施の形態と異なっている。
【００５８】
本実施の形態では、まず、強誘電体膜１３０上に、スパッタ法によって第１の金属膜１４１を形成する。第１の金属膜１４１は、例えばＤＣスパッタ法によって形成することができる。これによれば、第１の金属膜１４１を高エネルギーの電極材料の粒子から形成できるので、中間電極１４０の密着力及び結晶性の向上が図れる。また、第１の金属膜１４１を形成している時、例えば８００℃以下の温度で基体（基板）を加熱すると、中間電極１４０の密着力及び結晶性の向上が図れる。さらに、第１の金属膜１４１形成した後、例えば８００℃以下の温度で基体（基板）を加熱すると、中間電極１４０の密着力及び結晶性の向上が図れる。なお、かかる熱処理中の雰囲気は、酸化、非酸化は問わない。      
【００５９】
次に、真空蒸着法によって、第１の金属膜１４１上に、第２の金属膜１４６を形成する。すなわち、本実施の形態では、初期結晶核の形成を省略する。こうすることによって、プロセスの簡略化及びコストダウンを図ることができる。なお、第１の金属膜１４１と第２の金属膜１４６の間にＩｒ拡散防止膜は含んでも、含まなくてもよい。
【００６０】
こうして、中間電極１４０を形成した後、熱処理を行うことによって、中間電極１４０に内在する応力を開放してもよい。なお、かかる熱処理中の雰囲気は、酸化、非酸化は問わない。本実施の形態では、かかる熱処理を行うことによって、中間電極１４０の良好な品質を実現することができる。
【００６１】
（５）その後、中間電極１４０上に強誘電体膜１５０を形成し、強誘電体膜１５０上に上部電極１６０を形成する。上部電極１６０は、中間電極１４０と同様の電極材料及び方法により形成することができ、第１及び第２の金属膜１６１，１６４の積層構造を有してもよい。
【００６２】
（６）こうして、基体１１０上に、多層型の強誘電体キャパシタ１００を製造することができる。この強誘電体キャパシタ１００は、下部電極１２０、中間電極１４０、上部電極１６０が順に配置され、それぞれの電極同士の間に強誘電体膜１３０，１５０が設けられている。図１４に示す例では、下部電極１２０、強誘電体膜１３０及び中間電極１４０によって第１の強誘電体キャパシタが構成され、中間電極１４０、強誘電体膜１５０及び上部電極１６０によって第２の強誘電体キャパシタが構成されている。中間電極１４０は、第１及び第２の強誘電体キャパシタの共通電極となる。
【００６３】
本実施の形態によれば、中間電極１４０の形成工程において、スパッタ法によって第１の金属膜１４１を形成し、蒸着法によって第２の金属膜１４６を形成する。スパッタ法では、一般的に密着力が高くて結晶性の良い膜が得られる。また、蒸着法では、成膜中の電極材料の粒子のエネルギーが低く、不純物の少ない雰囲気中で成膜を行うことができるため、清浄な膜が得られ、かつ形成膜中の内部応力が低い。したがって、中間電極１４０について、強誘電体膜１３０，１５０からの剥離防止、良好な結晶性、不純物及び内部応力の低減を図ることができる。また、これにより、中間電極１４０上に形成される強誘電体膜１５０において、良好な強誘電体特性を得ることができる。
【００６４】
（第３の実施の形態）
本実施の形態では、上述した強誘電体キャパシタを含む強誘電体メモリ装置について説明する。図１５（Ａ）は、本実施の形態に係る強誘電体メモリ装置の平面図であり、図１５（Ｂ）は、本実施の形態に係る強誘電体メモリ装置の断面図である。
【００６５】
強誘電体メモリ装置１０００は、図１５（Ａ）に示すように、強誘電体メモリセルアレイ２００と、周辺回路部３００と、を含む。強誘電体メモリセルアレイ２００及び周辺回路部３００は、それぞれ異なる層に形成されている。また、周辺回路部３００は、強誘電体メモリセルアレイ２００に対して半導体基板４００上の異なる領域に配置されている。なお、周辺回路部３００の具体例としては、Ｙゲート、センスアンプ、入出力バッファ、Ｘアドレスデコーダ、Ｙアドレスデコーダ、又はアドレスバッファを挙げることができる。
【００６６】
強誘電体メモリセルアレイ２００は、行選択のための下部電極２０（第１のワード線）と、列選択のための中間電極４０（ビット線）と、行選択のための上部電極６０（第２のワード線）と、がそれぞれ交差して配列されている。また、下部電極２０、中間電極４０及び上部電極６０は、複数のライン状の信号電極から成るストライプ形状を有する。
【００６７】
そして、図１５（Ｂ）に示すように、下部電極２０と中間電極４０との間には強誘電体膜３０が設けられ、中間電極４０と上部電極６０との間には強誘電体膜５０が設けられている。強誘電体メモリセルアレイ２００では、この下部電極２０と中間電極４０との交差する領域（あるいは中間電極４０と上部電極６０との交差する領域）において、強誘電体キャパシタ１として機能するメモリセルが構成されている。このメモリセルでは、強誘電体キャパシタの多層型の構造を採用しているため、高集積かつ小型の強誘電体メモリ装置を提供することができる。なお、強誘電体膜３０，５０は、少なくとも電極同士の交差する領域の間に配置されていればよい。
【００６８】
さらに、強誘電体メモリ装置１０００には、強誘電体キャパシタ１を覆うように、第２の層間絶縁膜４３０が形成されている。さらに、配線層４５０、４６０を覆うように第２の層間絶縁膜４３０の上に絶縁性の保護層４４０が形成されている。
【００６９】
周辺回路部３００は、図１５（Ａ）に示すように、強誘電体メモリセルアレイ２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極２０及び上部電極６０を選択的に制御するための第１の駆動回路３１０と、中間電極４０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
【００７０】
また、周辺回路部３００は、図１５（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、及びソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４２０が形成されている。そして、周辺回路部３００と強誘電体メモリセルアレイ２００とは、配線層４５０によって電気的に接続されている。
【００７１】
本実施の形態によれば、強誘電体メモリ装置１０００において、上述した方法によって製造された強誘電体キャパシタ１を含むので、電極膜の剥離防止を図るとともに良好な強誘電体特性を得ることができる。また、強誘電体キャパシタ１は多層型の構造を採用しているため、メモリの高集積化及び小型化を図ることができる。
【００７２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００７３】
【図１】図１は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図２】図２は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図３】図３は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図４】図４は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図５】図５は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図６】図６は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図７】図７は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図８】図８は、第１の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図９】図９は、第１の実施の形態の変形例を示す図である。
【図１０】図１０は、第１の実施の形態の実施例に係る強誘電体特性を示す図である。
【図１１】図１１は、第１の実施の形態の実施例に係る強誘電体特性を示す図である。
【図１２】図１２は、第２の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図１３】図１３は、第２の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図１４】図１４は、第２の実施の形態に係る強誘電体キャパシタの製造方法を示す図である。
【図１５】図１５（Ａ）及び図１５（Ｂ）は、第３の実施の形態に係る強誘電体メモリ装置を示す図である。
【符号の説明】
【００７４】
１０…基体  １２…密着層  ２０…下部電  ２２…初期結晶核  ２４…成長層
３０…強誘電体膜  ４０…中間電極  ４１…第１の金属層  ４２…初期結晶核
４４…成長層  ４６…第２の金属膜  ５０…強誘電体膜  ６０…上部電極
８０…上部電極  １１２…密着層  １２０…下部電極  １３０…強誘電体膜
１４０…中間電極  １４１…第１の金属膜  １４６…第２の金属膜
１５０…強誘電体膜  １６０…上部電極
【図１】
2006108291.tif 000003
【図２】
2006108291.tif 000004
【図３】
2006108291.tif 000005
【図４】
2006108291.tif 000006
【図５】
2006108291.tif 000007
【図６】
2006108291.tif 000008
【図７】
2006108291.tif 000009
【図８】
2006108291.tif 000010
【図９】
2006108291.tif 000011
【図１０】
2006108291.tif 000012
【図１１】
2006108291.tif 000013
【図１２】
2006108291.tif 000014
【図１３】
2006108291.tif 000015
【図１４】
2006108291.tif 000016
【図１５】
2006108291.tif 000017