(57)【要約】【課題】外乱ノイズや寄生容量の影響を受けにくく、貫通電流によるスイッチングデバイスの破壊を抑制するゲートドライブ回路を得る。【解決手段】パルス信号からデッドタイム期間が削除されたデッドタイム信号を入力し、エッジトリガ回路１３は、パルス信号からデッドタイム期間を削除したデッドタイム信号を入力しデッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成し、レベルシフト回路１５は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号とを入力し、これらの４つの信号に基づいてスイッチングデバイス７１の駆動信号を生成する。【選択図】        図１
2006034030.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続され高電位電源と低電位電源との間に介挿された２つのスイッチングデバイスのうちハイサイド側の前記スイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、
パルス信号からデッドタイム期間を削除したデッドタイム信号を入力し該デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記立下りエッジ信号と前記デッドタイム信号とから第１のデッドタイム合成信号を生成し、前記立下りエッジ信号と前記デッドタイム信号の反転信号とから第２のデッドタイム合成信号を生成し、前記第１のデッドタイム合成信号と前記第２のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と
を備えたことを特徴とするゲートドライブ回路。
【請求項２】
前記レベルシフト回路は、前記立下りエッジ信号と前記デッドタイム信号とを加算して前記第１のデッドタイム合成信号を生成し、
前記立下りエッジ信号と前記デッドタイム信号の反転信号とを加算して前記第２のデッドタイム合成信号を生成し、
前記第１のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第３のデッドタイム合成信号および前記第２のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第４のデッドタイム合成信号に基づいて前記駆動信号を生成することを特徴とする請求項１に記載のゲートドライブ回路。
【請求項３】
直列に接続され高電位電源と低電位電源との間に介挿された２つのスイッチングデバイスのうちハイサイド側の前記スイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、
パルス信号からデッドタイム期間を削除したデッドタイム信号を入力し該デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記デッドタイム信号とその反転信号とから第１のデッドタイム合成信号を生成し、前記立上りエッジ信号と前記立下りエッジ信号とから第２のデッドタイム合成信号を生成し、前記第１のデッドタイム合成信号と前記第２のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と
を備えたことを特徴とするゲートドライブ回路。
【請求項４】
前記パルス信号は、ハイサイド側パルス信号であり、前記レベルシフト回路は、ハイサイド側スイッチングデバイスを駆動する前記ゲートドライバに供給する前記駆動信号を生成する
ことを特徴とする請求項１から３のいずれか１項に記載のゲートドライブ回路。
【請求項５】
直列に接続され高電位電源と低電位電源との間に介挿された２つのスイッチングデバイスのうちハイサイド側のスイッチングデバイスを駆動するドライブモジュールにおいて、  パルス信号を入力し該パルス信号からデッドタイム期間を削除したデッドタイム信号を生成するデッドタイム回路と、
前記デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
前記デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、前記立下りエッジ信号と前記デッドタイム信号とから第１のデッドタイム合成信号を生成し、前記立下りエッジ信号と前記デッドタイム信号の反転信号とから第２のデッドタイム合成信号を生成し、前記第１のデッドタイム合成信号と前記第２のデッドタイム合成信号に基づいて前記駆動信号を生成するレベルシフト回路と、
前記駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するゲートドライバとを備えたことを特徴とするハイサイド側ドライブモジュール。
【請求項６】
前記レベルシフト回路は、前記立下りエッジ信号と前記デッドタイム信号とを加算して前記第１のデッドタイム合成信号を生成し、
前記立下りエッジ信号と前記デッドタイム信号の反転信号とを加算して前記第２のデッドタイム合成信号を生成し、
前記第１のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第３のデッドタイム合成信号および前記第２のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第４のデッドタイム合成信号に基づいて前記駆動信号を生成する
ことを特徴とする請求項５に記載のハイサイド側ドライブモジュール。
【請求項７】
直列に接続され高電位電源と低電位電源との間に介挿されたハイサイド側およびローサイド側のスイッチングデバイスを駆動するドライブ装置において、
ハイサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したハイサイド側デッドタイム信号を生成するハイサイド側デッドタイム回路と、
前記デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
前記ハイサイド側デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、これらの信号に基づいて前記ハイサイド側駆動信号を生成するレベルシフト回路と、
前記ハイサイド側駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するハイサイド側ゲートドライバと、
ローサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したローサイド側デッドタイム信号を生成するローサイド側デッドタイム回路と、
前記ローサイド側デッドタイム信号に基づいてローサイド側スイッチングデバイスを駆動するローサイド側ゲートドライバと、
を備えたことを特徴とするドライブ装置。
【請求項８】
直列に接続され高電位電源と低電位電源との間に介挿されたハイサイド側およびローサイド側のスイッチングデバイスを駆動するドライブ装置において、
ハイサイド側パルス信号を入力し該パルス信号からデッドタイム期間を削除したハイサイド側デッドタイム信号を生成するハイサイド側デッドタイム回路と、
前記ハイサイド側デッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
前記ハイサイド側デッドタイム信号とその反転信号と前記立上りエッジ信号と前記立下りエッジ信号とを入力し、これらの信号に基づいて前記ハイサイド側駆動信号を生成するレベルシフト回路と、
前記ハイサイド側駆動信号に基づいてハイサイド側のスイッチングデバイスを駆動するハイサイド側ゲートドライバと、
前記ハイサイド側デッドタイム信号に基づいてローサイド側スイッチングデバイスを駆動するローサイド側ゲートドライバと、
を備えたことを特徴とするドライブ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、直列接続されたパワーＭＯＳＦＥＴ、ＩＧＢＴの一対のスイッチングデバイス（ハイサイド側スイッチングデバイスおよびローサイド側スイッチングデバイス）のうち、高電位側（ハイサイド側）のスイッチングデバイスを入力されたパルス信号に応じてオンオフさせるゲートドライブ回路およびそれを含むドライブ装置に関し、特にゲートドライブ回路の誤動作防止の改善に関するものである。
【背景技術】
【０００２】
例えば、電動機を駆動するインバータ装置においては、交流電圧を整流した数百Ｖの直流電圧を電源とし、この電源に対して２つのスイッチングデバイスが直列接続された回路が２相あるいは３相構造に設けられている。このようなインバータ装置は、ドライブ装置によって２つのスイッチングデバイスを所定の順序でオンオフされて所望の動作を得る。スイッチングを行わせるためのオンオフ指令は、一般に駆動制御回路から生成される数Ｖ程度の低電圧信号である。 この低電圧信号おいては、ローサイド側のスイッチングデバイスに対してはそのまま使用することができるが、高電位側のスイッチングデバイスに対しては基準電位のレベルを上げないと使用することができない。これは、駆動装置において高電位側スイッチングデバイスをスイッチングする回路は高電位側スイッチングデバイスと低電位側スイッチングデバイスとの接続ノードの電位を基準電位として動作するからである。
【０００３】
上述のような、ハイサイド側のスイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路およびそれを含むドライブ装置において、従来、例えば、ＲＳフリップフロップを用いてエッジ信号からパルス信号を整形してこれに基づいて駆動信号を得る方法が提案されている（例えば、特許文献１参照）。
【０００４】
図５は従来のドライブ装置の一例を示すブロック図である。図６は図５のレベルシフト回路２５、ＲＳフリップフロップ２６の部分の詳細を模式的に示す回路図である。図７はハイサイド側駆動信号の生成される様子を示すタイミングチャートである。図５において、ハーフブリッジ回路７０は、直列に接続された２つのパワーＭＯＳＦＥＴ７１、７２から構成されている。
【０００５】
ハーフブリッジ回路７０を駆動するドライブ装置９０は、ハイサイド側デッドタイム回路１１と、エッジトリガ回路１３と、レベルシフト回路１５と、ＲＳフリップフロップ２６と、ハイサイド側ゲートドライバ１７と、ローサイド側デッドタイム回路２１と、ローサイド側ゲートドライバ２７とを有している。
【０００６】
ハイサイド側デッドタイム回路１１は、ハイサイド側パルス信号を入力し、このパルス信号からデッドタイム期間を削除した図７の（ｄ）に示すデッドタイム信号を生成する。エッジトリガ回路１３は、このデッドタイム信号を入力し、図７の（ｅ１）に示す立上りエッジパルス信号と図７の（ｅ２）に示す立下りエッジパルス信号とを生成する。
【０００７】
図６において、高電位側電源絶対電位Ｖｂ（以下、電位Ｖｂ）とグランド電位ＧＮＤ（以下、電位ＧＮＤ）との間に、直列に接続されたスイッチ素子５Ａとスイッチ素子１と、同じく直列に接続されたスイッチ素子６Ａとスイッチ素子３とが並列に接続されている。エッジトリガ回路１３から出力された立上りエッジパルス信号が、スイッチ素子１に入力している。また、立下りエッジパルス信号が、スイッチ素子３に入力されている。スイッチ素子は、例えばトランジスタで実現することができる。
【０００８】
また、電位Ｖｂと浮遊電位Ｖｓ（以下、電位Ｖｓ）との間には、それぞれ直列に接続されたスイッチ素子５Ｂと抵抗７ａ、スイッチ素子６Ｂと抵抗７ｂが並列に接続されている。さらに、電位Ｖｂと電位Ｖｓとの間に第１のドライブ回路８ａと第２のドライブ回路８ｂとが並列に接続されている。スイッチ素子５Ｂと抵抗７ａの接続点およびスイッチ素子６Ｂと抵抗７ｂの接続点が、それぞれドライブ回路８ａとドライブ回路８ｂの入力端子に接続されている。そして、ドライブ回路８ａとドライブ回路８ｂの出力がＲＳフリップフロップ２６に入力されている。スイッチ素子５Ａと５Ｂおよびスイッチ素子６Ａと６Ｂは、それぞれカレントミラーを構成しており連動して動作するようにされている。
【０００９】
立上りエッジパルス信号がハイレベルの状態となると、スイッチ素子５Ａ、５Ｂに所定の電流が流れ立上りエッジパルス信号が伝達される。そして、この信号は、ドライブ回路８ａを介してＲＳフリップフロップ２６に入力される。立下りエッジパルス信号も同様にしてＲＳフリップフロップ２６に入力される。ＲＳフリップフロップ２６は、図７の（Ｏ）に示すように、一度立上りエッジパルス信号が入力されるとハイレベルの信号を出力し、立下りエッジパルス信号を入力するとローレベルの信号を出力する。
【００１０】
図５に戻り、ＲＳフリップフロップ２６の出力は、駆動信号としてハイサイド側ゲートドライバ１７に入力される。ハイサイド側ゲートドライバ１７は、この駆動信号に基づいてハイサイド側のパワーＭＯＳＦＥＴ７１を駆動する。
【００１１】
一方、ローサイド側デッドタイム回路２１は、ローサイド側パルス信号を入力し、このパルス信号からデッドタイム信号を生成する。ローサイド側ゲートドライバ２７は、ローサイド側デッドタイム回路２１の出力するローサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーＭＯＳＦＥＴ７２を駆動する。
【００１２】
【特許文献１】特開平５−３４４７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来の技術によれば、外乱によるノイズや寄生容量を原因とする誤った信号がＲＳフリップフロップ２６に入力すると、エッジパルスが消失するという未解決の課題を有している。図８は立下りのエッジパルスの消失によりＲＳフリップフロップ２６の出力がハイレベルのままとなってしまう様子を示すタイミングチャートである。そして、ＲＳフリップフロップ２６の出力がハイレベルのままとなってしまうと、図９の（Ｏ）に示すように、ハイサイド側パワーＭＯＳＦＥＴ７１の駆動信号がハイレベルのままとなってしまい、ハイサイド側パワーＭＯＳＦＥＴ７１とローサイド側パワーＭＯＳＦＥＴ７２が同時にオンするので、両パワーＭＯＳＦＥＴ７１、７２間に貫通電流が流れ破壊してしまうことがある。
また、このような誤動作を防止するために、入力パルス制限回路や誤動作防止回路を別途設ける提案もされている。
【００１４】
本発明は、上記に鑑みてなされたものであり、外乱ノイズや寄生容量の影響を受けにくくすることができ、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイス（パワーＭＯＳＦＥＴ）の破壊を抑制することができるゲートドライブ回路、ハイサイド側ドライブモジュールおよびドライブ装置を得ることを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するために、本発明のゲートドライブ回路は、直列に接続され高電位電源と低電位電源との間に介挿された２つのスイッチングデバイスのうちハイサイド側のスイッチングデバイスを駆動する駆動信号を生成するゲートドライブ回路において、パルス信号からデッドタイム期間を削除したデッドタイム信号を入力しデッドタイム信号の立上りエッジ信号と立下りエッジ信号とを生成するエッジトリガ回路と、
デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号とを入力し、立下りエッジ信号とデッドタイム信号とから第１のデッドタイム合成信号を生成し、立下りエッジ信号とデッドタイム信号の反転信号とから第２のデッドタイム合成信号を生成し、第１のデッドタイム合成信号と第２のデッドタイム合成信号に基づいて駆動信号を生成するレベルシフト回路とを備えたことを特徴とする。
【発明の効果】
【００１６】
この発明によれば、レベルシフト回路は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号の４つの信号により、駆動信号を生成する。そのため、例えば、外乱ノイズや寄生容量により、いずれかの信号が崩れても（変形しても）他の信号により補うことができる。そのため、外乱ノイズや寄生容量の影響を受けにくくなり、その結果、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイスの破壊を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明にかかるゲートドライブ回路、ハイサイド側ドライブモジュール、ドライブ装置および駆動信号の生成方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１８】
実施の形態１．
図１は実施の形態１のドライブ装置を示すブロック図である。図１において、ハーフブリッジ回路７０は、高電位電源としての電源電位ＰＶｃｃと低電位電源としての電位ＧＮＤとの間に直列に接続された第１、第２のスイッチングデバイスであるハイサイド側パワーＭＯＳＦＥＴ７１（ハイサイド側スイッチングデバイス）とローサイド側パワーＭＯＳＦＥＴ７２（ローサイド側スイッチングデバイス）とから構成されている。
【００１９】
ハーフブリッジ回路７０を駆動するドライブ装置６０は、ハイサイド側のパワーＭＯＳＦＥＴ７１のゲートに駆動信号を与えるハイサイド側ゲートドライブモジュール４０と、ローサイド側パワーＭＯＳＦＥＴ７２のゲートに駆動電位を与えるローサイド側ゲートドライブモジュール５０とを有している。
【００２０】
ハイサイド側ゲートドライブモジュール４０は、ハイサイド側デッドタイム回路１１と、ゲートドライブ回路３０（図１中太線で囲まれた部分）と、ハイサイド側ゲートドライバ１７とを有している。そして、ゲートドライブ回路３０は、エッジトリガ回路１３と、インバータ１４と、レベルシフト回路１５とを含んでいる。
【００２１】
ハイサイド側デッドタイム回路１１は、矩形反復信号であるハイサイド側パルス信号を入力し、パワーＭＯＳＦＥＴ７１，７２が同時にオンしてしまうことがないように、ハイサイド側パルス信号から所定のデッドタイム期間を削除してなるハイサイド側デッドタイム信号を生成する。エッジトリガ回路１３は、このハイサイド側デッドタイム信号を入力し、当該信号の立上りエッジ信号と立下りエッジ信号とを出力する。インバータ１４は、ハイサイド側デッドタイム信号を反転させる。
【００２２】
ゲートドライブ回路３０は、デッドタイム信号とその反転信号と立上りエッジ信号と立下りエッジ信号の４つの信号を入力し、これらの信号に基づいてハイサイド側駆動信号を生成する。ハイサイド側ゲートドライバ１７は、ゲートドライブ回路３０の出力するハイサイド側駆動信号に基づいて、ハイサイド側のパワーＭＯＳＦＥＴ７１を駆動する。
【００２３】
一方、ローサイド側ゲートドライブモジュール５０は、ローサイド側デッドタイム回路２１と、ローサイド側ゲートドライバ２７とを有している。ローサイド側デッドタイム回路２１は、ハイサイド側パルス信号と反対のタイミングで反復する矩形のローサイド側パルス信号を入力し、パワーＭＯＳＦＥＴ７１，７２が同時にオンしてしまうことがないように、同じくローサイド側パルス信号から所定のデッドタイム期間を削除したローサイド側デッドタイム信号を生成する。
【００２４】
ローサイド側ゲートドライバ２７は、ローサイド側デッドタイム回路２１の出力するローサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーＭＯＳＦＥＴ７２を駆動する。
【００２５】
図２は図１のゲートドライブ回路３０の詳細を模式的に示す回路図である。図２において、レベルシフト回路１５の内部には、並列に接続されたスイッチ素子１とスイッチ素子２に対して接続点Ｐ１を介して直列に接続されたスイッチ素子５Ａが電位Ｖｂと電位ＧＮＤとの間に接続されている。そして、エッジトリガ回路１３から出力された立上りエッジ信号が、スイッチ素子１に入力されている。また、デッドタイム回路から出力されたデッドタイム信号が、そのまま、スイッチ素子２に入力されている。
【００２６】
同じように、並列に接続されたスイッチ素子３とスイッチ素子４に対して接続点Ｐ２を介して直列に接続されたスイッチ素子５Ａが、電位Ｖｂと電位ＧＮＤとの間に接続されている。エッジトリガ回路１３から出力された立下りエッジ信号が、スイッチ素子３に入力されている。デッドタイム信号が、そのまま、スイッチ素子４に入力されている。スイッチ素子は、例えばトランジスタで実現することができる。
【００２７】
また、電位Ｖｂと電位Ｖｓとの間には、それぞれ直列に接続されたスイッチ素子５Ｂ、抵抗７ａと、スイッチ素子６Ｂ、抵抗７ｂとが並列に接続されている。さらに、電位Ｖｂと電位Ｖｓとの間にドライブ回路８ａとドライブ回路８ｂとが並列に接続されている。スイッチ素子５Ｂと抵抗７ａおよびスイッチ素子６Ｂと抵抗７ｂのそれぞれの接続点Ｐ３およびＰ４は、それぞれドライブ回路８ａとドライブ回路８ｂの入力に接続されている。スイッチ素子５Ａと５Ｂおよびスイッチ素子６Ａと６Ｂは、それぞれカレントミラーを構成しており連動して動作するようにされている。ドライブ回路８ａとドライブ回路８ｂの出力は、接続点Ｐ５にて合成されたのちハイサイド側ゲートドライバ１７に入力される。
【００２８】
図３はハイサイド側駆動信号の生成される様子を示すタイミングチャートである。図３も参照しながら動作の説明をする。ハイサイド側デッドタイム回路１１から出力され、エッジトリガ回路１３を介さずにレベルシフト回路１５に入力したデッドタイム信号は、スイッチ素子２を作動させて、図３の（ｄ１）に示す矩形のデッドタイム信号（Ｉ２）を生成する。また、インバータ１４を介してレベルシフト回路１５に入力したデッドタイム信号の反転信号は、スイッチ素子４を作動させて、図３の（ｄ２）に示す矩形のデッドタイム信号の反転信号（Ｉ４）を生成する。
【００２９】
一方、エッジトリガ回路１３から出力された立上りエッジ信号は、スイッチ素子１を作動させて、図３の（ｅ１）に示す矩形パルス状の立上りエッジパルス信号（Ｉ１）を生成する。一方、エッジトリガ回路１３から出力された立下りエッジ信号は、スイッチ素子３を作動させて図３の（ｅ２）に示すタイミング、つまりデッドタイム信号の反転信号（Ｉ４）の終わりのタイミングから始まる矩形パルス状の立下りエッジパルス信号（Ｉ３）を生成する。
【００３０】
素子５Ａには、図３の（ｃ１）に示すように、立上りエッジパルス信号（Ｉ１）とデッドタイム信号（Ｉ２）とが加算された第１のデッドタイム合成信号（Ｉ１＋Ｉ２）が発生する。この信号は素子５Ｂに写され、その後ドライブ回路８ａに入力される。同様に、素子６Ａには、図３の（ｃ２）に示すように、立下りエッジパルス信号（Ｉ３）とデッドタイム信号の反転信号（Ｉ４）とが加算された第２のデッドタイム合成信号（Ｉ３＋Ｉ４）が発生し、この信号は素子６Ｂを介してドライブ回路８ｂに入力される。
【００３１】
ドライブ回路８ａは、第１のデッドタイム合成信号（Ｉ１＋Ｉ２）が、所定のしきい値以上のときハイレベルとなり、当該しきい値未満のときローレベルとなるような図示しない第３のデッドタイム合成信号を生成する。このときのしきい値は、例えば、デッドタイム信号の５０パーセントから８０パーセント程度の高さの中で、最もノイズや寄生容量に影響されない程度に設定される。同様に、ドライブ回路８ｂは、第２のデッドタイム合成信号（Ｉ３＋Ｉ４）が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような図示しない第４のデッドタイム合成信号に基づいて前記駆動信号を生成する。このときのしきい値は、デッドタイム信号の反転信号の５０パーセントから８０パーセント程度の高さに設定する。
【００３２】
このとき、第１のデッドタイム合成信号（Ｉ１＋Ｉ２）の形状は、矩形のデッドタイム信号（Ｉ２）の先頭の部分に、所定の幅のエッジパルス信号（Ｉ１）が立ち上がりの垂直部分を一致させて重なった形状を成している。そのため、信号検出時にデッドタイム信号（Ｉ２）の先頭の角部の形状がなまって（変形して）形がくずれても立上りエッジパルス信号（Ｉ１）がこの変形を補うのでパルスの始まりのタイミングが遅れてしまうことがない。また、従来技術で述べたように、エッジパルス信号が消失してもデッドタイム信号（Ｉ２）がこれを補うのでタイミングが遅れてしまうことがない。
【００３３】
一方、第２のデッドタイム合成信号（Ｉ３＋Ｉ４）は、下向き矩形のデッドタイム信号（Ｉ４）が終了した後に、所定の幅の上向きのパルス信号（Ｉ３）が続く形状を成している。そのため、もしデッドタイム信号の反転信号（Ｉ４）の末尾の角部の形状がなまって形がくずれても立下りエッジパルス信号（Ｉ３）がこれを補うのでパルスの終わりのタイミングが遅れてしまうことがない。つまり、エッジパルス信号が消失してもデッドタイム信号（Ｉ２）がこれを補うのでタイミングが遅れてしまうことがない。
【００３４】
以上のように本実施の形態のハイサイド側ドライブモジュールおよびドライブ装置によれば、レベルシフト回路１５が、立下りエッジ信号とデッドタイム信号とを加算して第１のデッドタイム合成信号を生成し、立下りエッジ信号とデッドタイム信号の反転信号とを加算して第２のデッドタイム合成信号を生成し、第１のデッドタイム合成信号が所定のしきい値以上のときハイレベルとなり、しきい値未満のときローレベルとなるような第３のデッドタイム合成信号および第２のデッドタイム合成信号が所定のしきい値以下のときハイレベルとなり、しきい値を越えるときローレベルとなるような第４のデッドタイム合成信号に基づいて駆動信号を生成する。そのため、外乱ノイズや寄生容量により、いずれかの信号が崩れても（変形しても）他の信号により補うことができる。そのため、外乱ノイズや寄生容量の影響を受けにくくなり、その結果、入力パルス制限回路や誤動作防止回路を必要とすることなく、貫通電流によるスイッチングデバイスの破壊を抑制することができる。
【００３５】
なお、本実施の形態においては、レベルシフト回路１５は、デッドタイム信号、デッドタイム信号の反転信号、立上りエッジ信号および立下りエッジ信号の４つの信号を入力し上述した動作により駆動信号の生成を行っているが、この４つの信号による制御は、本実施の形態に限らず、その他の方法を用いてもよい。一例として以下に第２の方法を述べる。
【００３６】
例えば、レベルシフト回路は、デッドタイム信号とその反転信号とから、ＰＷＭ（pulse width modulation）方式により駆動信号を生成することができ、また、立上りエッジ信号と立下りエッジ信号とから従来技術で述べたエッジトリガ方式により駆動信号を生成することができる。そして、例えばこの両信号の論理和から駆動信号を生成することもできる。
【００３７】
すなわち、デッドタイム信号とその反転信号とから第１のデッドタイム合成信号を生成し、立上りエッジ信号と立下りエッジ信号とから第２のデッドタイム合成信号を生成し、これら第１のデッドタイム合成信号と第２のデッドタイム合成信号に基づいて駆動信号を生成するようにしてもよい。
【００３８】
一般にデッドタイム信号とその反転信号とから得た駆動信号は、信号を殆ど加工せずそのまま制御信号として使用するため、波形クリップレベルまでの動作が可能となり、高効率化を見込むことができる。一方、立上りエッジ信号と立下りエッジ信号とから得た駆動信号は、エッジパルスによって入力信号の変化に素早く追従するような制御をするという効果を見込むことができる。
【００３９】
なお、従来のドライブ装置は上述のようにＲＳフリップフロップを使用していたため、立上りエッジ信号と立下りエッジ信号とが重なることができない。そのため、変調率は、立上りエッジ信号と立下りエッジ信号のパルス信号が重ならない範囲でまでしか上げることができない。しかしながら、本実施の形態においては、上述のように４つの信号を使用し、またＲＳフリップフロップを用いることがないので、変調率を１００パーセントまで向上させることができる。
【００４０】
さらに、従来の方法においては、パルスが消失することのないように設けた入力パルス制限回路等の動作により、時間軸方向の幅が非常に狭い（細い）パルス信号は入力することができないが、本実施の形態においては、このような制限がなくなり、狭いパルス幅の信号も入力することができる。つまり、高速なスイッチング動作をさせることが可能となる。
【００４１】
なお、本実施の形態のハーフブリッジ回路７０は、駆動対象のスイッチングデバイスとしてパワーＭＯＳＦＥＴを用いたものであるが、本実施の形態のドライブ装置６０が駆動する対象は、ハーフブリッジ回路７０に限らずＩＧＢＴ等のスイッチングデバイスでもよい。
【００４２】
実施の形態２．
図４は実施の形態２のドライブ装置を示すブロック図である。本実施の形態のローサイド側ゲートドライブモジュール５１のローサイド側ゲートドライバ２８は、ハイサイド側ゲートドライブモジュール４０の出力するハイサイド側デッドタイム信号をローサイド側駆動信号として入力しこの信号に基づいて、ローサイド側のパワーＭＯＳＦＥＴ７２を駆動する。そのため、実施の形態１と比べて、ローサイド側デッドタイム回路２１が省略されている。これにより、回路の削減、小型化およびコストの低減を図ることができる。
【産業上の利用可能性】
【００４３】
以上のように、本発明にかかるゲートドライブ回路、ハイサイド側ドライブモジュール、ドライブ装置および駆動信号の生成方法は、例えば、電動機を駆動するインバータ装置に適用して有用なものであり、特に、高速なスイッチング動作を要求されるインバータ装置に最適なものである。
【図面の簡単な説明】
【００４４】
【図１】実施の形態１のドライブ装置を示すブロック図である。
【図２】図１のゲートドライブ回路の詳細を模式的に示す回路図である。
【図３】ハイサイド側駆動信号の生成される様子を示すタイミングチャートである。
【図４】実施の形態２のドライブ装置を示すブロック図である。
【図５】従来のドライブ装置を示すブロック図である。
【図６】図５のレベルシフト回路およびＲＳフリップフロップの部分の詳細を模式的に示す回路図である。
【図７】従来のハイサイド側駆動信号の生成される様子を示すタイミングチャートである。
【図８】エッジパルスの消失によりＲＳフリップフロップの出力がハイレベルのままとなってしまう様子を説明するタイミングチャートである。
【図９】駆動信号がハイレベルのままとなってしまうことにより貫通電流が発生する様子を説明するタイミングチャートである。
【符号の説明】
【００４５】
１１  ハイサイド側デッドタイム回路
１３  エッジトリガ回路
１４  インバータ
１５  レベルシフト回路
１７  ハイサイド側ゲートドライバ
２１  ローサイド側デッドタイム回路
２７  ローサイド側ゲートドライバ
３０  ゲートドライブ回路
４０  ハイサイド側ゲートドライブモジュール
５０  ローサイド側ゲートドライブモジュール
６０  ドライブ装置
７０  ハーフブリッジ回路
７１  ハイサイド側のパワーＭＯＳＦＥＴ（スイッチングデバイス）
７２  ローサイド側のパワーＭＯＳＦＥＴ（スイッチングデバイス）
【図１】
2006034030.tif 000003
【図２】
2006034030.tif 000004
【図３】
2006034030.tif 000005
【図４】
2006034030.tif 000006
【図５】
2006034030.tif 000007
【図６】
2006034030.tif 000008
【図７】
2006034030.tif 000009
【図８】
2006034030.tif 000010
【図９】
2006034030.tif 000011