(57)【要約】【課題】  負荷に印加する高電圧の立ち上がり速度を制御し、放電時に流れる急峻な出力電流を最小限に抑え、放電の開始や再開を短時間で確実に行うことのできる電源装置を得る。【解決手段】  高電圧フィルタ回路５は、放電前に無負荷の特性を有する負荷１００に対して電圧を印加する。高電圧フィルタ回路５は、放電直後の負荷１００に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有するコンデンサを備える。これにより、負荷１００の放電直後は、負荷１００への供給電圧が一旦低下し、その後、緩やかに供給電圧が上昇する。【選択図】        図１
2006136057.tif 000002
【特許請求の範囲】
【請求項１】
放電前に無負荷の特性を有する負荷に対して印加する電圧を平滑するフィルタ回路を備え、
前記フィルタ回路は、放電直後の前記負荷に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有する容量性素子を備えた電源装置。
【請求項２】
所定の電圧指令値となるまで、出力電圧を緩やかに上昇させる立ち上がり速度制御回路と、
前記立ち上がり速度制御回路の出力と、フィルタ回路の出力とを入力し、負荷に供給される電圧が放電直後の負の傾きから正の傾きに移行した後、前記フィルタ回路の出力が、前記立ち上がり速度制御回路の出力電圧と等しくなるよう制御する電圧制御回路とを備えたことを特徴とする請求項１記載の電源装置。
【請求項３】
立ち上がり速度制御回路として積分回路のコンデンサと並列にスイッチング素子が接続された回路構成とし、
前記スイッチング素子は、フィルタ回路の出力電圧が予め設定した値を超えた場合、または、外部から停止信号が入力された場合にオンすることを特徴とする請求項１または請求項２記載の電源装置。
【請求項４】
負荷はホールスラスタのアノード電極であることを特徴とする請求項１から請求項３のうちのいずれか１項記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、人工衛星の姿勢制御等に用いられるホールスラスタシステムに組込まれる電源装置に関し、特にアノード電源の放電特性の改良に関するものである。
【背景技術】
【０００２】
従来の電源装置では、ＣＰＵなどのプログラム情報部をもち、負荷に供給される電圧がゼロから徐々に上昇するとともに、電流制御回路によって負荷に流す電流量を設定していた。即ち、電流制御回路はパワースイッチのスイッチング電流のピーク値が徐々に高くなるような制御を行っていた（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平１１−４５７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような電源装置にあっては、電流のピーク値を制限するため、例えば、これをホールスラスタのアノード電源装置に適用した場合、スラスタの放電に時間がかかるといった問題が発生する。また、放電に失敗した場合にも、再開に時間がかかりスラスタの推力変動を招くなどの問題があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたものであり、簡易な回路構成により、負荷に印加する高電圧の立ち上がり速度を制御し、放電時に流れる急峻な出力電流を最小限に抑えるとともに、放電の開始や再開を短時間で確実に行い、放電の維持が高信頼性を以って行われる電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電源装置は、フィルタ回路により、放電前に無負荷の特性を有する負荷に対して印加する電圧を平滑する。このフィルタ回路は、放電直後の負荷に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有する容量性素子を備えたものである。
【発明の効果】
【０００７】
この発明の電源装置は、フィルタ回路が、放電直後の負荷に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有する容量性素子を備えているので、簡易な回路構成により、負荷に印加する高電圧の立ち上がり速度を制御し、放電時に流れる急峻な出力電流を最小限に抑えるとともに、放電の開始や再開を短時間で確実に行い、放電の維持を高信頼性を以って行うことができる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、この発明の実施の形態１による電源装置を示す構成図である。
図において、電源装置は、入力フィルタ１、パワースイッチ２、高電圧トランス３、整流回路４、高電圧フィルタ回路（フィルタ回路）５、インピーダンス整合回路６、検出回路７、立ち上がり速度制御回路８、電圧制御回路９、パルス幅制御回路１０、ドライバ回路１１からなる。
【０００９】
入力フィルタ１は、ＤＣバス入力に接続されるフィルタであり、電源装置内で発生したノイズがＤＣバス入力側に伝搬しないようにノイズ除去処理を行うためのフィルタである。パワースイッチ２は、ＭＯＳＦＥＴ等のスイッチング素子で構成され、ドライバ回路１１からの制御信号に基づいて、ＤＣバス入力の高電圧トランス３への電源供給をオン／オフするものである。高電圧トランス３は、パワースイッチ２の出力を所定の高電圧に昇圧するためのトランスである。整流回路４は、高電圧トランス３の出力を整流するものである。高電圧フィルタ回路５は、インピーダンス整合回路６を介して負荷１００に対して直流に平滑した電源を供給し、かつノイズ成分を除去するためのフィルタ回路であり、放電直後の負荷１００に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有する容量性素子を備えている。
【００１０】
図２は、整流回路４と高電圧フィルタ回路５を示す回路図であり、（ａ）、（ｂ）はそれぞれその一例である。
図２（ａ）に示す回路では、整流回路４は、ダイオード４１、４２で構成され、高電圧フィルタ回路５は、コイル５１、５２と、容量性素子であるコンデンサ５３で構成されている。尚、図中、トランスの２次側は高電圧トランス３の２次側を示している。また、図２（ｂ）に示す回路では、２系統の整流回路４と高電圧フィルタ回路５を備え、かつ、高電圧フィルタ回路５のコンデンサ５４、５５が直列接続され、高電圧が出力できるよう構成されている。これらのコンデンサ５３およびコンデンサ５４、５５の容量は、放電直後の負荷１００に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量に設定されている。
【００１１】
図１に戻り、インピーダンス整合回路６は、負荷１００とのインピーダンス整合を行うための回路である。検出回路７は、高電圧フィルタ回路５の出力電圧を検出し、これを電圧制御回路９に送るための回路である。立ち上がり速度制御回路８は、所定の電圧指令を入力し、この電圧指令値になるまで、出力電圧を緩やかに上昇させる回路である。
図３は、立ち上がり速度制御回路８の一例を示す回路図である。
また、図４は、立ち上がり速度制御回路８の出力変化を示す説明図である。
図３に示すように、立ち上がり速度制御回路８は、抵抗８１とコンデンサ８２からなる積分回路で構成されている。このように構成された立ち上がり速度制御回路８では、図４に示すように、入力される所定の電圧指令値に対して時間Ｔｒ間はその出力が緩やかに上昇するよう制御を行うものである。
【００１２】
電圧制御回路９は、立ち上がり速度制御回路８の出力と、検出回路７の出力とを入力し、負荷１００に供給される電圧が負の傾きから正の傾きに移行した後、高電圧フィルタ回路５の出力電圧が、立ち上がり速度制御回路８の出力電圧に等しくなるよう制御する回路である。パルス幅制御回路１０は、電圧制御回路９の出力に基づいてパルス幅を制御する回路である。
図５は、パルス幅制御回路１０の出力変化を示す説明図である。
パルス幅制御回路１０は、図示のように、電圧制御回路９の出力電圧に基づいて出力パルス幅を制御する回路である。また、ドライバ回路１１は、パルス幅制御回路１０から出力されるパルス幅に基づいて、パワースイッチ２のオン期間を制御する回路である。
【００１３】
次に、実施の形態１の動作について説明する。
パワースイッチ２は、パルス幅制御回路１０の制御信号によってＤＣバス入力電圧をスイッチングする。このスイッチング出力は、高電圧トランス３で昇圧され、整流回路４で整流される。高電圧フィルタ回路５では、整流回路４からの出力を平滑し、またノイズ成分を除去し、インピーダンス整合回路６を介して負荷１００にその出力を供給する。また、外部からの電圧指令は、立ち上がり速度制御回路８に入力され、立ち上がり速度制御回路８は、図４に示すように緩やかに変化するよう制御を行う。立ち上がり速度制御回路８の出力は、検出回路７によって得られた信号と共に電圧制御回路９に入力され、この電圧制御回路９は、高電圧フィルタ回路５の出力電圧が、立ち上がり速度制御回路８の出力電圧と等しくなるよう制御信号をパルス幅制御回路１０に出力する。即ち、電圧指令値よりも高電圧フィルタ回路５の出力電圧が低い場合は、パルス幅が大きくなるよう制御信号を出力し、電圧指令値よりも高電圧フィルタ回路５の出力電圧が高い場合は、パルス幅が小さくなるよう制御信号を出力する。このような制御信号によりパルス幅制御回路１０は、パルス幅を制御し、この制御信号をドライバ回路１１を介してパワースイッチ２に与える。このような動作により、電源電圧が所定の電圧指令値に保持される。
【００１４】
また、ＤＣバス入力電圧は一定ではなく、ある電圧範囲で変動する。このような入力電圧の変動に対しても、電圧制御回路９やパルス幅制御回路１０によってパワースイッチ２のオン期間を制御する。例えば、ＤＣバス入力電圧が高いとパワースイッチ２のオン期間は短くなり、ＤＣバス入力電圧が低いとオン期間は長くなる。このような制御により、負荷１００への供給電圧を一定に維持することができる。
【００１５】
次に、本実施の形態における負荷１００の放電時の動作について説明する。
図６は、本実施の形態１における電源装置の出力電圧と出力電流の時間変化を示す説明図である。
本発明では、負荷１００となるホールスラスタが放電現象を伴うため、電源投入時は無負荷の状態にある。先ず、電圧指令が立ち上がり速度制御回路８に入力され、パワースイッチ２がオン状態になると、負荷１００に高電圧が印加される。初期の状態では、負荷１００のｄＶ／ｄｔが非常に高くなる。これは高電圧フィルタ回路５およびインピーダンス整合回路６におけるＣ・Ｒの放電時定数によるものである。従って、この放電時定数は高電圧フィルタ回路５とインピーダンス整合回路６によって調整が可能である。放電現象は急激な電圧の立ち上がりを用いて動作するため、放電開始までの過渡状態では電圧指令値によらず出力電圧が上昇する（制御応答が遅い）。尚、この時、負荷１００に流れる電流は検出されない。
【００１６】
次に、負荷１００に印加される高電圧の電圧レベルが放電電圧以上（例えば、１００Ｖ程度）になると負荷１００は放電を開始する（図６中、時刻Ｔ１）。放電直後は、電源側から負荷１００が見えるため、電流が流れ始め負荷電圧が零にならない程度まで一度低下する（図６中、時刻Ｔ１〜Ｔ２）。これは、高電圧フィルタ回路５におけるコンデンサの容量が小さいためである。尚、コンデンサの容量値は、負荷１００の放電直後に負荷１００への供給電圧が一旦低下し、かつ、零にはならない程度の電圧は保持できるよう、負荷１００に応じて適宜決定する。
【００１７】
更に、放電の持続可能な電圧を超えるところから、電圧制御回路９により制御された電圧の傾きに従って電流が引き出される（放電電流が電圧に比例するモード）。ここで、パワースイッチ２のスイッチング速度を制御し、所定の速度（スラスタが異常発振を起こさない領域）にて立ち上げることにより、導通初期に発生する高いｄＶ／ｄｔを抑制することができる。
【００１８】
このように、本実施の形態では、電源投入時、無負荷の状態で出力電圧が上昇し、負荷１００に供給される電圧が、放電直後負の傾きをもって変化する。一般に汎用電源では、±１０％程度の電圧変動を許容するが、ここでは、出力電圧が１０％以上変動し、かつ零にならない程度まで減少した後、電圧が指令値まで上昇する。そのため、放電時に流れる急峻な出力電流を最小限に抑えることができると共に、放電の開始や再開を短時間に確実に行うことができ、始動後に安定した放電状態に移行できるため、ホールスラスタに損傷を与えることなく適切なスラスタの推力を得ることができる。
【００１９】
また、本実施の形態では、立ち上がり速度制御回路８として、図３に示したような積分回路を用いたので、簡単な構成でありながら、図４に示すように外部からの電圧指令を零から任意の時間Ｔｒまで緩やかに変化するよう設定・変更できるため、異なる種類の負荷１００に対して、それぞれ最適な電圧供給を行うことができる。例えば、立ち上がり時間Ｔｒは５０ｍｓｅｃ以上であればよく、放電の開始や再開を短時間で確実に行うには０．１ｓｅｃから０．２ｓｅｃがより好ましい。
【００２０】
以上のように、実施の形態１の電源装置によれば、放電前に無負荷の特性を有する負荷に対して印加する電圧を平滑するフィルタ回路を備え、このフィルタ回路は、放電直後の負荷に供給する電圧が負の傾きをもって変動し、かつ、電圧が零にはならない程度の容量を有する容量性素子を備えたので、簡易な回路構成により、負荷に印加する高電圧の立ち上がり速度を制御し、放電時に流れる急峻な出力電流を最小限に抑えるとともに、放電の開始や再開を短時間で確実に行い、放電の維持を高信頼性を以って行うことができる。
【００２１】
また、実施の形態１の電源装置によれば、所定の電圧指令値となるまで、出力電圧を緩やかに上昇させる立ち上がり速度制御回路と、この立ち上がり速度制御回路の出力と、フィルタ回路の出力とを入力し、負荷に供給される電圧が放電直後の負の傾きから正の傾きに移行した後、フィルタ回路の出力が、立ち上がり速度制御回路の出力電圧と等しくなるよう制御する電圧制御回路とを備えたので、放電に至るまでは無負荷の状態で出力電圧が上昇し、放電直後から負荷に供給される電圧が指令値まで緩やかに変化するため、放電の開始や再開を短時間で行い、始動後に安定した放電状態に移行することができる。
【００２２】
また、負荷をホールスラスタのアノード電極としたので、ホールスラスタに損傷を与えることなく適切なスラスタの推力を得ることができる。
【００２３】
実施の形態２．
実施の形態２は、負荷１００への供給電圧が予め設定した値を超えた場合や、外部から停止信号が入力された場合に負荷１００への電源供給を停止するようにしたものである。
図７は、実施の形態２の電源装置における主要部の回路図である。
図において、コンデンサ８２、可変抵抗８３、スイッチング素子８４は、立ち上がり速度制御回路８の構成を示している。また、このスイッチング素子８４をオンさせるための回路として、出力停止判定回路１２、比較器１３、抵抗１４，１５，１６からなる構成が設けられている。
【００２４】
立ち上がり速度制御回路８における可変抵抗８３とコンデンサ８２は積分回路を構成しており、このコンデンサ８２と並列にスイッチング素子８４が設けられている。比較器１３は、分圧抵抗１４，１５による基準電圧と、検出回路７の出力電圧を入力し、検出回路７の出力電圧が基準電圧を上回った場合に出力停止判定回路１２に対して出力を送出するよう構成されている。出力停止判定回路１２は、比較器１３の出力信号と停止信号とを入力し、いずれかの信号が入力された場合に、スイッチング素子８４のオン信号を送出する回路である。
【００２５】
次に、実施の形態２の動作について説明する。
通常は、外部から入力された電圧指令が可変抵抗８３の抵抗値とコンデンサ８２の容量で決まる時、定数で緩やかに変化し、実施の形態１で説明した電圧変化を実現する。一方、負荷１００に供給される電圧が過電圧になった場合、検出回路７による電圧が所定の基準電圧を上回るため、比較器１３から出力停止判定回路１２に対して信号が出力される。これにより、出力停止判定回路１２はスイッチング素子８４のオン信号を出力する。スイッチング素子８４がオンすることにより、コンデンサ８２の両端は短絡され、立ち上がり速度制御回路８からの出力電圧が零となる。これにより、パワースイッチ２はオフとなり、負荷１００への電源供給は停止される。また、外部より負荷１００への電源供給を停止させる場合は、出力停止判定回路１２への停止信号を入力させることにより行うことができる。
【００２６】
このように、負荷１００に供給される電圧が過電圧となった場合や、出力側で急峻な負荷変動が生じても瞬時に出力を停止し電源の故障を防ぐことができる。また、異常時においても負荷側の耐電圧許容範囲以下の電圧とし、いかなる場合も負荷側が誘発故障しないように、電源側の異常電圧を抑制することができる。
【００２７】
以上のように、実施の形態２の電源装置によれば、立ち上がり速度制御回路として積分回路のコンデンサと並列にスイッチング素子が接続された回路構成とし、スイッチング素子は、フィルタ回路の出力電圧が予め設定した値を超えた場合、または、外部から停止信号が入力された場合にオンするようにしたので、通常は外部から入力された電圧指令が、抵抗値とコンデンサ容量によって決まる時定数で、緩やかに変化する。一方、負荷に供給される電圧が過電圧となった場合や、出力側で急峻な負荷変動が生じても瞬時に出力を停止し電源の故障を防ぐことができる。また、異常時においても負荷側の耐電圧許容範囲以下の電圧とし、いかなる場合も負荷側が誘発故障しないように、電源側の異常電圧を抑制することができる。
【００２８】
尚、上記実施の形態１、２では、立ち上がり速度制御回路８として積分回路を用いて構成したが、マイクロコンピュータやデジタルシグナルプロセッサ等を用いた制御手段としてもよい。
また、上記各実施の形態では、負荷１００としてホールスラスタのアノード電極としたが、これに限定されるものではなく、放電前に無負荷の特性を有し、放電直後に大電流が流れるような負荷であれば、どのようなものであっても適用可能である。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施の形態１による電源装置を示す構成図である。
【図２】この発明の実施の形態１による電源装置の整流回路と高電圧フィルタ回路を示す回路図である。
【図３】この発明の実施の形態１による電源装置の立ち上がり速度制御回路の一例を示す回路図である。
【図４】この発明の実施の形態１による電源装置の立ち上がり速度制御回路の出力変化を示す説明図である。
【図５】この発明の実施の形態１による電源装置のパルス幅制御回路の出力変化を示す説明図である。
【図６】この発明の実施の形態１による電源装置の出力電圧と出力電流の時間変化を示す説明図である。
【図７】この発明の実施の形態２による電源装置の主要部を示す構成図である。
【符号の説明】
【００３０】
２  パワースイッチ、５  高電圧フィルタ回路、８  立ち上がり速度制御回路、９  電圧制御回路、１０  パルス幅制御回路、１２  出力停止判定回路、５３，５４，５５  コンデンサ、８２  コンデンサ、８３  可変抵抗、８４  スイッチング素子。
【図１】
2006136057.tif 000003
【図２】
2006136057.tif 000004
【図３】
2006136057.tif 000005
【図４】
2006136057.tif 000006
【図５】
2006136057.tif 000007
【図６】
2006136057.tif 000008
【図７】
2006136057.tif 000009