(57)【要約】  【課題】  インターレース走査を行うように表示パネルを駆動する表示パネル駆動回路において、インターレース走査方式に起因するフリッカーを低減する。  【解決手段】  この表示パネル駆動回路は、入力されたインターレース走査方式の画像データを一時的に記憶する記憶手段１０と、記憶手段から順次読み出される１フレーム分の画像データ毎に黒レベル又は白レベルの画像を表す画像データを追加する画像データ追加手段２０と、画像データ追加手段から順次出力される画像データをアナログの複数の画像信号に変換して、それらの画像信号を表示パネルに供給する画像信号供給手段３１〜４３と、記憶手段からの画像データの読出し動作を制御すると共に、画像データ追加手段を制御して、表示パネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させる制御手段５０とを具備する。【選択図】  図２
2006065158.tif 000002
【特許請求の範囲】
【請求項１】
入力されたインターレース走査方式の画像データを一時的に記憶する記憶手段と、
前記記憶手段から順次読み出される１フレーム分の画像データ毎に黒レベル又は白レベルの画像を表す画像データを追加する画像データ追加手段と、
前記画像データ追加手段から順次出力される画像データをアナログの複数の画像信号に変換して、それらの画像信号を表示パネルに供給する画像信号供給手段と、
前記記憶手段からの画像データの読出し動作を制御すると共に、前記画像データ追加手段を制御して、前記表示パネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させる制御手段と、
を具備する表示パネル駆動回路。
【請求項２】
前記制御手段が、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように、前記記憶手段からの各ライン分の画像データの読出し動作を制御する、請求項１記載の表示パネル駆動回路。
【請求項３】
前記制御手段が、
フィールド期間に同期する信号をカウントして、カウント値を出力するカウンタと、
前記カウンタから出力されるカウント値と、ライン表示期間に同期する信号とに基づいて、前記記憶手段から読み出される各ライン分の画像データのアドレスを所定の順序で発生すると共に、前記画像データ追加手段を制御するアドレス発生部と、
を含む、請求項２記載の表示パネル駆動回路。
【請求項４】
前記表示パネルが液晶表示パネルである、請求項１〜３のいずれか１項記載の表示パネル駆動回路。
【請求項５】
前記画像信号供給手段が、前記液晶表示パネルの各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴ（薄膜トランジスタ）のソースに前記複数の画像信号を印加する、請求４記載の表示パネル駆動回路。
【請求項６】
前記制御手段が、前記液晶表示パネルの複数のラインが所定の順序で駆動されるように、各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴのゲートにゲート電位を印加するゲートドライバを制御するためのゲートドライバ制御信号を生成する、請求項５記載の表示パネル駆動回路。
【請求項７】
前記ゲートドライバが、前記液晶表示パネルの各ラインにおける複数の第１の電極に対向する第２の電極に所定の順序で供給されるコモン電位を１フィールド毎に反転する、請求項６記載の表示パネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、表示パネルを駆動するための表示パネル駆動回路に関し、特に、複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が内蔵されているＬＣＤ（Liquid Crystal Display：液晶表示）パネルをインターレース走査方式で駆動するための表示パネル駆動回路に関する。
【背景技術】
【０００２】
複数のＴＦＴを内蔵するタイプのＬＣＤパネルには、ＴＦＴのソースを駆動する表示パネル駆動回路（ソースドライバ）と、ＴＦＴのゲートを駆動する表示パネル駆動回路（ゲートドライバ）とが接続される。ソースドライバにおいては、ＲＡＭ（Random Access Memory：ランダムアクセスメモリ）から順次読み出される各ライン分の画像データがアナログの画像信号に変換され、それらの画像信号がＴＦＴのソースに供給される。
【０００３】
一方、ゲートドライバは、順次選択されたラインにおけるＴＦＴをオンさせるためのゲート電位を生成してＴＦＴのゲートに供給すると共に、それらのＴＦＴによってそれぞれ駆動される複数の第１の電極（以下においては、「ドット電極」ともいう）に対向する第２の電極（以下においては、「コモン電極」ともいう）に印加されるコモン電位Ｖｃｏｍを生成する。ＬＣＤパネルに直流電圧を印加し続けると特性が劣化するので、コモン電位Ｖｃｏｍは、所定の周期で反転される。
【０００４】
一般的には、１ライン毎にコモン電位Ｖｃｏｍが反転されるライン反転方式と、１フレーム又は１フィールド毎にコモン電位Ｖｃｏｍが反転されるフレーム反転方式又はフィールド反転方式との内のいずれかが採用される。ライン反転方式は、画質が良いものの、消費電力が大きくなるので、フレーム反転方式又はフィールド反転方式を採用しつつ、その画質を改善することが望ましい。
【０００５】
ところで、ＬＣＤパネルの駆動においても、１枚の画面を複数回に分けて飛び越し走査を行うインターレース走査方式が採用されているものがある。このインターレース走査方式によれば、比較的低価格のＬＣＤパネルを用いて、高い解像度の表示を行うことができる。しかしながら、複数のフィールドによって１つのフレームが構成されるので、これらのフィールド間における画像の違いが、ちらつき（フリッカー）として視覚に認識され易いという問題がある。
【０００６】
関連する技術として、下記の特許文献１には、フレームメモリ等の高価な部品を必要とせず、コストを低減でき、インターレース信号等の様々なフォーマットの入力映像信号にも対応でき、対応できる液晶の方式が限定されない液晶駆動装置が開示されている。
【０００７】
この液晶駆動装置は、ブランキング期間のＶＯＥがハイレベルの期間に入力されるＶＣＫの本数分だけ液晶のラインがシフトされ、シフトされた液晶のラインに黒レベルを書き込み、ブランキング期間のＶＯＥがハイレベルの期間に入力されるＶＣＫの本数分のフィールドにより、液晶パネルに表示する黒帯部分を形成する。これにより、インターレース信号が入力された場合には、１フィールドの表示期間の最後に、液晶パネルに黒帯部分が表示されるようになる。
【０００８】
また、下記の特許文献２には、ＴＮ型液晶材料を用い、信号電極に入力されるデータ信号に所定の周期で非表示信号を挿入することにより液晶パネルを非ホールド表示にする液晶駆動装置において、動画像のぼけを画像のデータ信号のレベルに関わり無く改善できるようにすることが開示されている。
【０００９】
この液晶駆動装置は、表示をノーマリホワイトとし、入力されるプログレッシブの動画映像信号の１ラインおきに黒信号を入れ、かつ１フレーム毎に黒信号の書込み位置を変えることでインターレース表示する。これにより、画素への画像データの書込みを液晶のＴｏｆｆ側だけで行うことができる。ネマチック液晶の場合、Ｔｏｆｆ側の応答速度は液晶への印加電圧に関わり無く一定であるので、映像信号の信号レベルに関わらず動画像のぼけを改善できる。
【００１０】
しかしながら、これらの文献においては、インターレース走査方式におけるフリッカーを低減することに関しては記載されていない。
【特許文献１】特開２００１−１４２０４４号公報（第１頁、図１）
【特許文献２】特開２００２−１３２２２０号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、上記の点に鑑み、本発明は、インターレース走査を行うように表示パネルを駆動する表示パネル駆動回路において、インターレース走査方式に起因するフリッカーを低減することを目的とする。
【課題を解決するための手段】
【００１２】
以上の課題を解決するため、本発明に係る表示パネル駆動回路は、入力されたインターレース走査方式の画像データを一時的に記憶する記憶手段と、記憶手段から順次読み出される１フレーム分の画像データ毎に黒レベル又は白レベルの画像を表す画像データを追加する画像データ追加手段と、画像データ追加手段から順次出力される画像データをアナログの複数の画像信号に変換して、それらの画像信号を表示パネルに供給する画像信号供給手段と、記憶手段からの画像データの読出し動作を制御すると共に、画像データ追加手段を制御して、表示パネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させる制御手段とを具備する。
【００１３】
ここで、制御手段が、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように、記憶手段からの各ライン分の画像データの読出し動作を制御するようにしても良い。その場合に、制御手段が、フィールド期間に同期する信号をカウントして、カウント値を出力するカウンタと、カウンタから出力されるカウント値と、ライン表示期間に同期する信号とに基づいて、記憶手段から読み出される各ライン分の画像データのアドレスを所定の順序で発生すると共に、画像データ追加手段を制御するアドレス発生部とを含むようにしても良い。
【００１４】
以上において、表示パネルとして、液晶表示パネルを用いても良い。その場合に、画像信号供給手段が、液晶表示パネルの各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴ（薄膜トランジスタ）のソースに複数の画像信号を印加するようにしても良い。また、制御手段が、液晶表示パネルの複数のラインが所定の順序で駆動されるように、各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴのゲートにゲート電位を印加するゲートドライバを制御するためのゲートドライバ制御信号を生成するようにしても良い。さらに、ゲートドライバが、液晶表示パネルの各ラインにおける複数の第１の電極に対向する第２の電極に所定の順序で供給されるコモン電位を１フィールド毎に反転するようにしても良い。
【発明の効果】
【００１５】
本発明によれば、インターレース走査を行うように表示パネルを駆動する表示パネル駆動回路において、表示パネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させることにより、１フレームの画像のまとまりを視覚的に強調して、インターレース走査方式に起因するフリッカーを低減することができる。さらに、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように画像データの読出し動作を制御することにより、液晶表示パネルの第１の電極に対向する第２の電極に供給されるコモン電位を１フィールド毎に反転しても、１フィールド中における輝度のムラを低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。以下の実施形態においては、表示パネルとして、ＬＣＤパネルを用いている。
図１に、本発明の一実施形態に係る表示パネル駆動回路とＬＣＤパネルとの接続関係を示す。ＬＣＤパネル１００においては、例えば７２０×１３２個のドットに対応して同数のＴＦＴが２次元マトリックス状に配置されている。ＬＣＤパネル１００を駆動するために、これらのＴＦＴのソースを駆動する表示パネル駆動回路（ソースドライバ）２００がソースラインＳ１〜Ｓ７２０に接続され、これらのＴＦＴのゲートを駆動する表示パネル駆動回路（ゲートドライバ）３００がゲートラインＧ１〜Ｇ１３２に接続されている。
【００１７】
ソースドライバ２００においては、主な構成要素として、ＲＡＭ、画像データ追加回路、制御回路、電源回路、ＤＡＣ（Digital to Analog Converter：ディジタル／アナログ変換器）、オペアンプ等の他に、入力端子及び出力端子と、ゲートドライバへの出力端子とが配置されている。
【００１８】
図２に、図１に示すソースドライバの一部の構成とＬＣＤパネルの一部の構成を示す。ソースドライバは、入力された赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に記憶するＲＡＭ１０と、ＲＡＭ１０から順次読み出される１フレーム分の画像データ毎に黒レベル又は白レベルの画像を表す画像データを追加する画像データ追加回路２０と、画像データ追加回路２０から順次出力される各ライン分のＲＧＢ３種類の画像データをアナログの画像信号にそれぞれ変換するＤＡＣ３１、３２、３３、・・・と、それらのＤＡＣから出力される画像信号をそれぞれ増幅するオペアンプ４１、４２、４３・・・と、ＲＡＭ１０からの画像データの読出し動作を制御すると共に、画像データ追加回路２０を制御して、ＬＣＤパネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させる制御回路５０とを含んでいる。
【００１９】
オペアンプ４１、４２、４３・・・によって増幅された各ライン分の画像信号は、ＬＣＤパネルにおける第１列のドット電極を駆動するＴＦＴ１１１、１２１、・・・のソースラインＳ１と、第２列のドット電極を駆動するＴＦＴ１１２、１２２、・・・のソースラインＳ２と、第３列のドット電極を駆動するＴＦＴ１１３、１２３、・・・のソースラインＳ３等にそれぞれ供給される。また、コンデンサＣ１１、Ｃ２１、・・・は、ＴＦＴ１１１、１２１、・・・のドレインとＬＣＤパネルのドット電極との間にそれぞれ接続される容量を表している。
【００２０】
制御回路５０は、フィールドカウンタ５１とアドレス発生部５２とを含んでいる。フィールドカウンタ５１は、１フィールド期間に同期するＶ（垂直）同期信号をカウントして、得られたカウント値をアドレス発生部５２に出力する。また、アドレス発生部５２は、このカウント値と、ライン表示期間に同期するＨ（水平）同期信号とに基づいて、ＲＡＭ１０から読み出される各ライン分の画像データのアドレスを所定の順序で発生する。さらに、アドレス発生部５２は、画像データ追加回路２０を制御するためのタイミング制御信号を発生すると共に、ゲートドライバ３００（図１）を制御するためのゲートドライバ制御信号を発生する。なお、フィールドカウンタ５１において、所定のカウント値になると、カウント値がリセットされる。
【００２１】
画像データ追加回路２０から出力される画像データは、ＤＡＣ３１、３２、３３、・・・によって、アナログの画像信号に変換される。ここで、ＤＡＣ３１、３２、３３、・・・の各々は、複数の抵抗を用いた抵抗回路網型ＤＡＣであり、これらの抵抗の抵抗値をγ補正の特性を持たせた値に設定することにより、入力された画像データをγ補正が施された画像信号に変換することができる。
【００２２】
ＤＡＣ３１、３２、３３、・・・から出力されるアナログの画像信号は、オペアンプ４１、４２、４３、・・・にそれぞれ入力されて増幅される。オペアンプ４１、４２、４３、・・・から出力される画像信号は、複数の出力端子を介してＬＣＤパネルのソースラインＳ１、Ｓ２、Ｓ３、・・・にそれぞれ供給される。
【００２３】
ソースラインＳ１に供給された画像信号は、ＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給された画像信号は、ＴＦＴ１１２、１２２、・・・のソースに印加され、ソースラインＳ３に供給された画像信号は、ＴＦＴ１１３、１２３、・・・のソースに印加される。
【００２４】
一方、図１に示すゲートドライバ３００は、ソースドライバ２００から供給されるゲートドライバ制御信号に従って、ソースドライバ２００からＬＣＤパネル１００に供給される画像信号に対応するラインを順次選択し、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給すると共に、複数のコモン電極の内の選択された１つにコモン電位Ｖｃｏｍを供給する。１つのソースラインに接続されている複数のＴＦＴの内、ゲートラインがハイレベルとなっているＴＦＴがオンして、そのＴＦＴに容量を介して接続されているドット電極に画像信号が供給される。このようにして、１フレーム期間毎に黒レベル又は白レベルの画像を挿入しながら、ＬＣＤパネル１００に画像が表示される。
【００２５】
図３に、本実施形態における１つのフレームの構成を示す。ここでは、１つのフレームが第１〜第３のフィールドによって構成されている。１つのフレームと次のフレームとの間には、バックポーチ又はフロントポーチと呼ばれる部分が存在する。通常は、この期間においてＴＦＴは動作せず、ＬＣＤパネル１００には、直前の画像がそのまま表示される。
【００２６】
本実施形態においては、このバックポーチ又はフロントポーチの期間において、黒レベル又は白レベルの画像を表す画像信号を全てのソースラインに供給しながら、全てのゲートラインをハイレベルとすることにより、全てのＴＦＴを動作させて、１フレームを構成する全ての画素を黒レベル又は白レベルとする。このように、ＬＣＤパネル１００に１フレーム期間毎に黒レベル又は白レベルの画像を表示させることにより、１フレームの画像のまとまりを視覚的に強調して、インターレース走査方式に起因するフリッカーを低減することができる。
【００２７】
次に、１フィールド毎にコモン電位Ｖｃｏｍが反転されるフィールド反転方式を採用した場合の画質上の問題点について説明する。
図４は、ソースドライバ内の電源回路とゲートドライバ内のコモン電位出力回路の構成を示す図である。ソースドライバ内の電源回路は、電源電位ＶＤＤを安定化して電源電位ＶＣＯＭＨを生成する安定化回路１と、電源電位ＶＤＤ及びＶＳＳに基づいて昇圧動作を行うことにより電源電位ＶＣＯＭＷを生成する昇圧回路２と、電源電位ＶＣＯＭＨ及びＶＳＳに基づいて昇圧動作を行うことにより電源電位ＶＣＯＭＬを生成する昇圧回路３とを含んでいる。例えば、電源電位ＶＤＤ及びＶＳＳの値は、それぞれ３Ｖ及び０Ｖであり、電源電位ＶＣＯＭＷ、ＶＣＯＭＨ、ＶＣＯＭＬの値は、それぞれ５Ｖ、２．５Ｖ、−２．５Ｖである。
【００２８】
昇圧回路３は、ＮチャネルＭＯＳトランジスタＱＮ１と、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ３と、コンデンサＣ１及びＣ２とによって構成される。これらのトランジスタは、図５に示す波形を有するクロック信号ＨＮ１及びＨＰ１〜ＨＰ３がそれぞれのゲートに供給されて、状態Ｓ１及びＳ２においてオンとオフを繰り返す。これにより、ノードＡ、Ｂ、Ｃの電位が図５に示すように変化して、昇圧動作が行われる。
【００２９】
電源電位ＶＣＯＭＨ及びＶＣＯＭＬは、コモン電位Ｖｃｏｍを出力するゲートドライバ内のコモン電位出力回路４に供給される。コモン電位出力回路４は、ＮチャネルＭＯＳトランジスタＱＮ２とＰチャネルＭＯＳトランジスタＱＰ４とによって構成されるインバータであり、入力電位Ｖｉｎを反転してコモン電位Ｖｃｏｍを出力する。
【００３０】
図６に、状態Ｓ１及びＳ２におけるコンデンサＣ１及びＣ２の充放電の様子を示す。図６の（ａ）に示す状態Ｓ１においては、コンデンサＣ１は充電されるが、コンデンサＣ２の一方の端子（ノードＣ）はノードＢから切り離されるので、コンデンサＣ２に蓄積された電荷で電源電位ＶＣＯＭＬを維持しなければならない。一方、図６の（ｂ）に示す状態Ｓ２においては、ノードＣとノードＢとが接続されるので、コンデンサＣ１及びＣ２に蓄積された電荷で電源電位ＶＣＯＭＬを維持することができる。しかしながら、コンデンサの容量には限りがあるので、特に状態Ｓ１において、電源電位ＶＣＯＭＬを維持することが困難になる。
【００３１】
ところで、ＬＣＤパネルには漏洩電流が流れるので、コモン電極の電位がハイレベル又はローレベルに達した後も、コモン電極と他の電位の電極との間で電流が流れてしまう。１フィールド期間は、例えば、約１６．７ｍ秒と比較的長い期間であるので、その間にコモン電位Ｖｃｏｍを一定値に保つことができるか否かが問題となる。
【００３２】
図７は、ゲートドライバから出力されるコモン電位Ｖｃｏｍの波形を示す図である。コモン電位Ｖｃｏｍのハイレベルを規定する電源電位ＶＣＯＭＨは安定化されているので、コモン電位Ｖｃｏｍがハイレベルである１フィールド期間中にコモン電位Ｖｃｏｍが変動することはない。一方、電位Ｖｃｏｍのローレベルを規定する電源電位ＶＣＯＭＬは安定化されていないので、図７中に点線で示すように、コモン電位Ｖｃｏｍがローレベルである１フィールド期間中にコモン電位Ｖｃｏｍが変動してしまう。
【００３３】
図８は、従来の表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図である。上記のようにコモン電位Ｖｃｏｍが変動する場合には、均一なグレーの画像を表す画像データをソースドライバに入力しても、１フィールド期間中にコモン電位Ｖｃｏｍのローレベルが浮いてくるので、画面の下に行くほど明るくなってしまうという現象が見られる。フィールド反転方式においては、このような画質劣化を改善することが望まれている。
【００３４】
そこで、制御回路５０は、所定数のフレーム期間、例えば、１フレーム期間毎に、ＬＣＤパネルにおける表示開始ラインが異なるように、ＬＣＤパネルの複数のラインを駆動する順序を変化させている。
【００３５】
そのために、フィールドカウンタ５１は、１フィールド期間に同期するＶ（垂直）同期信号をカウントして、得られたカウント値をアドレス発生部５２に出力する。また、アドレス発生部５２は、このカウント値と、ライン表示期間に同期するＨ（水平）同期信号とに基づいて、ＲＡＭ１０から読み出される各ライン分の画像データのアドレスを所定の順序で発生すると共に、ゲートドライバ３００（図１）を制御するためのゲートドライバ制御信号を発生する。なお、フィールドカウンタ５１において、所定のカウント値になると、カウント値がリセットされる。
【００３６】
一方、図１に示すゲートドライバ３００は、ソースドライバ２００から供給されるゲートドライバ制御信号に従って、ソースドライバ２００からＬＣＤパネル１００に供給される画像信号に対応するラインを順次選択し、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給すると共に、複数のコモン電極の内の選択された１つにコモン電位Ｖｃｏｍを供給する。１つのソースラインに接続されている複数のＴＦＴの内、ゲートラインがハイレベルとなっているＴＦＴがオンして、そのＴＦＴに容量を介して接続されているドット電極に画像信号が供給される。このようにして、所定数のフレーム期間毎に表示開始ラインを変更しながら、ＬＣＤパネル１００に画像が表示される。
【００３７】
従来は、いずれのフレーム期間においても、表示パネルの表示開始ラインは同一であった。例えば、いずれのフレーム期間においても、最初に第１ラインが表示され、次に第２ラインが表示され、最後に第１３２ラインが表示されていた。これに対し、本実施形態においては、図２に示すフィールドカウンタ５１によってＶ同期信号をカウントして得られるカウント値に基づいて、所定数のフレーム期間毎に、表示パネルの表示開始ラインが変更される。
【００３８】
図９に示すように、第１フレーム期間においては、最初に第１ラインが表示され、次に第２ラインが表示され、最後に第１３２ラインが表示される。また、第２フレーム期間においては、最初に第２ラインが表示され、次に第３ラインが表示され、最後に第１ラインが表示される。さらに、第３フレーム期間においては、最初に第３ラインが表示され、次に第４ラインが表示され、最後に第２ラインが表示される。なお、図９は、１つのフレームに偶数個のフィールドが含まれる場合を示している。
【００３９】
図１０は、本実施形態に係る表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図である。ここでは、均一なグレーの画像を表す画像データをソースドライバに入力している。表示パネルにおいて複数のラインが表示される順序を変更することにより、図９に示すように１フレーム期間中においてコモン電位Ｖｃｏｍが変動しても、各々のラインにおける輝度の変化が視覚的に積分されて、１フレーム中における輝度のムラが低減される。その他の要因によってフレーム周期で発生する輝度のムラも、低減することができる。
【００４０】
本実施形態によれば、インターレース走査を行うようにＬＣＤパネルを駆動する表示パネル駆動回路において、ＬＣＤパネルに１フレーム期間毎に黒レベル又は白レベルの画像を表示させることにより、１フレームの画像のまとまりを視覚的に強調して、インターレース走査方式に起因するフリッカーを低減することができる。また、電力消費が小さいフィールド反転方式を採用しながら、１フレーム中における輝度のムラを低減することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る表示パネル駆動回路の接続関係を示す図。
【図２】図１に示すソースドライバとＬＣＤパネルの一部の構成を示す図。
【図３】本発明の一実施形態における１つのフレームの構成を示す図。
【図４】ソースドライバ内の電源回路等の構成を示す図。
【図５】図４に示す昇圧回路において用いられるクロック信号の波形を示す図。
【図６】それぞれの状態におけるコンデンサの充放電の様子を示す図。
【図７】ゲートドライバから出力されるコモン電位の波形を示す図。
【図８】従来の表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図。
【図９】それぞれのフレーム期間において表示されるラインの順序を示す図。
【図１０】本発明の一実施形態に係る表示パネル駆動回路による画面を示す図。
【符号の説明】
【００４２】
１０  ＲＡＭ、  ２０  画像データ追加回路、  ３１、３２、３３、・・・  ＤＡＣ、  ４１、４２、４３、・・・  オペアンプ、  ５０  制御回路、  １００  ＬＣＤパネル、  １１１、１２１、・・・  ＴＦＴ、  ２００  ソースドライバ、  ３００  ゲートドライバ、  Ｓ１〜Ｓ７２０・・・  ソースライン、  Ｇ１〜Ｇ１３２・・・  ゲートライン、  ＱＰ１〜ＱＰ４  Ｐチャネルトランジスタ、  ＱＮ１〜ＱＮ２  Ｎチャネルトランジスタ、  Ｃ１、Ｃ２・・・  容量
【図１】
2006065158.tif 000003
【図２】
2006065158.tif 000004
【図３】
2006065158.tif 000005
【図４】
2006065158.tif 000006
【図５】
2006065158.tif 000007
【図６】
2006065158.tif 000008
【図７】
2006065158.tif 000009
【図９】
2006065158.tif 000010
【図８】
2006065158.tif 000011
【図１０】
2006065158.tif 000012