(57)【要約】 【課題】  炭素ドープシリコンベースの膜の熱的安定性を引っ張り応力と圧縮応力との両方を用いて様々な半導体用途において使用するために改善すること。【解決手段】  層はＳｉ１−ｘ−ｙＧｅｘＣｙを含み、層内の炭素は安定した状態にあり、半導体デバイス内の層を提供する方法は、シリコン基板（１２）を準備することと、ＳｉＧｅＣ前駆物質を準備することと、前駆物質からシリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層（１４）を形成することと、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位シリコン層（１６）を形成することと、半導体デバイスを完成することとを包含する。【選択図】  図１
2006074026.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することであって、ｘは約０．００〜１．０であり、かつ、ｙは０．００１〜０．０５である、ことと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【請求項２】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備することと、
Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと
を包含する、請求項１に記載の方法。
【請求項３】
前記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅ：Ｃ比を有する前駆物質を準備することを包含する、請求項２に記載の方法。
【請求項４】
前記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、請求項２に記載の方法。
【請求項５】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項１に記載の方法
【請求項６】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項１に記載の方法。
【請求項７】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位層を形成することは、該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上にシリコン層を形成することを包含する、請求項１に記載の方法。
【請求項８】
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備し、Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと、
該ＳｉＧｅＣ前駆物質を用いて該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することであって、ｘは約０．００〜１．０であり、かつ、ｙは０．００１〜０．０５である、ことと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位シリコン層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【請求項９】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項８に記載の方法
【請求項１０】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項８に記載の方法。
【請求項１１】
前記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅ：Ｃ比を有する前駆物質を準備することを包含する、請求項８に記載の方法。
【請求項１２】
前記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、請求項８に記載の方法。
【請求項１３】
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備し、Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと、
該ＳｉＧｅＣ前駆物質を用いて該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を堆積することと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位シリコン層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【請求項１４】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を前記シリコン基板上に堆積することは、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を堆積することを包含し、ここで、ｘは約０．０〜１．０の間であり、ｙは０．００１〜０．０５の間である、請求項１３に記載の方法。
【請求項１５】
前記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅＣ比を有する前駆物質を準備することを包含する、請求項１３に記載の方法。
【請求項１６】
前記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、請求項１３に記載の方法。
【請求項１７】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項１３に記載の方法
【請求項１８】
前記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速ＣＭＯＳ集積回路と、ヘテロ構造バイポーラトランジスタと、シリコンベースのオプトエレクトロニクスとに関し、詳細には、そのようなデバイスにおけるＳｉ１−ｘ−ｙＧｅｘＣｙ層の使用に関する。
【背景技術】
【０００２】
移動度の向上したＭＯＳＦＥＴデバイスアプリケーションにおいて、キャリア移動度を向上させるために、ＮＭＯＳデバイス（Ｒｉｍらによる「Ｓｔｒａｉｎｅｄ  Ｓｉ  ＮＭＯＳＦＥＴｓ  ｆｏｒ  ｈｉｇｈ  ｐｅｒｆｏｒｍａｎｃｅ  ＣＭＯＳ  ｔｅｃｈｎｏｌｏｇｙ」、  ２００１  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ、  ｐ．５９、  ＩＥＥＥ  ２００１）ならびにＰＭＯＳデバイス（Ｎａｙａｋらによる「Ｈｉｇｈ−ｍｏｂｉｌｉｔｙ  Ｓｔｒａｉｎｅｄ−Ｓｉ  ＰＭＯＳＦＥＴｓ」、  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、  Ｖｏｌ．４３、  １７０９  （１９９６））の両方について、バルクシリコンウェハ上の厚い応力緩和されたＳｉ１−ｘＧｅｘバッファ層が、薄い歪みシリコン層のための仮想基板として用いられている。高品質の応力緩和されたＳｉ１−ｘＧｅｘバッファ層を生成する現在の技術は、組成の割合が傾斜された（ｃｏｍｐｏｓｉｔｉｏｎａｌｌｙ  ｇｒａｄｅｄ）数μｍの厚さを有する層の成長（Ｒｉｍらによる上記文献、Ｎａｙａｋらによる上記文献）を必要とする。しかしながら、これらＳｉＧｅ層における貫通転位の密度は依然として高く、典型的には１０６／ｃｍ２を超えており、また、層成長プロセスは費用がかかり、かつ時間を必要とする。より薄い（例えば、１００ｎｍ〜５００ｎｍ）厚さを有するシリコン上の歪みＳｉＧｅ層を効率的に緩和する別の方法が実行されてきたが、このうち全ての方法が商品化されたわけではない。特に、適切なアニーリングに続いて、水素注入（Ｈ＋またはＨ２＋の形の注入）、あるいはＨｅ＋注入を用いて、ＳｉＧｅの緩和度を上昇させ、貫通転位の密度を低減する（Ｍａｎｔｌらによる「Ｓｔｒａｉｎ  ｒｅｌａｘａｔｉｏｎ  ｏｆ  Ｅｐｉｔａｘｉａｌ  ＳｉＧｅ  ｌａｙｅｒｓ  ｏｎ  Ｓｉ  （１００）  ｉｍｐｒｏｖｅｄ  ｂｙ  ｈｙｄｒｏｇｅｎ  ｉｍｐｌａｎｔａｔｉｏｎ」、  Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ  Ｂ  １４７、２９、（１９９９）、Ｍａｎｔｌらによる「Ｔｈｉｎ  ｓｔｒａｉｎ  ｒｅｌａｘｅｄ  ＳｉＧｅ  ｂｕｆｆｅｒ  ｌａｙｅｒｓ  ｏｎ  Ｓｉ  ａｎｄ  ＳＯＩ  ｍａｄｅ  ｂｙ  Ｈｅ＋  ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ  ａｎｄ  ａｎｎｅａｌｉｎｇ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｔｈｉｒｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  ＳｉＧｅ（Ｃ）  Ｅｐｉｔａｘｙ  ａｎｄ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ（ＩＣＳＩ３）、ｐ．１２０（２００３）、およびＬｅｅらによる「Ｓｔｒａｉｎｅｄ−Ｓｉ  Ｎ−  ａｎｄ  ＰＭＯＳＦＥＴｓ  ｏｎ  Ｔｈｉｎ  Ｇｒａｄｅｄ  ＳｉＧｅ  Ｖｉｒｔｕａｌ  Ｓｕｂｓｔｒａｔｅｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ｔｈｉｒｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  ＳｉＧｅ（Ｃ）  Ｅｐｉｔａｘｙ  ａｎｄ  Ｈｅｔｅｒｏｓｔｒａｃｔｕｒｅｓ  （ＩＣＳＩ３）、ｐ．１３５（２００３））。
【０００３】
この上記技術の全ての目的は、バルクシリコンの表面より大きい仮想基板面に平行な格子定数を有する「仮想基板」を製造することである。この表面上では、表面に平行で張力歪みのかかったエピタキシャルシリコンの薄い層が成長し得る。張力歪みからバンド構造における変化のために、電子移動度およびホール移動度の両方が大幅に強化される。ゲルマニウムは、シリコンより大きい格子定数を有しており、かつ、完全に混和性であり（すなわち、全濃度においてシリコンと１００％のバルク固体溶解性であり）、シリコン格子において置換場所に留まる傾向にあることを意味するので、仮想基板に用いられる。しかしながら、この仮想基板を製造するには費用がかかり、かつ、常に高い貫通転位の密度と他の欠点とをもたらす。
【０００４】
ゲルマニウムといったより大きい原子をシリコン基板に追加する代わりに、シリコン層の表面に張力歪みを製造する別の方法は、炭素といったより小さい原子を表面に追加することである（１９９９年１１月１６日に許可されたＥｂｅｒｌらによる米国特許第５,９８６,２８７号、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｓｔｒｕｃｔｕｒｅ  ｆｏｒ  ａ  ｔｒａｎｓｉｓｔｏｒ」）。これは、従来のシリコン基板の最上位上にＳｉ１−ｙＣｙの非常に薄い層を成長させることを必要とする。僅か約１％の炭素（例えば、ｙ＝０．０１）が、著しい張力歪みを得るために必要とされる。この方法は、かつて商品化されたが、応力緩和されたＳｉＧｅを用いる仮想基板法よりも大幅に安価であり得、電子移動度およびホール移動度において同様の成果を出すであろう。しかしながら、炭素は、シリコン内においてあまり混和性ではないため、問題が生じる。バルク固体溶解性（ｓｏｌｉｄ  ｓｏｌｕｂｉｌｉｔｙ）は、シリコンと炭素との間の結合距離およびエネルギーにおいて大きく異なるため、僅か〜１０-５である。より高い濃度において、炭素は、シリコン置換場所を残し、かつ、様々なクラスタを形成する。しかしながら、表面構造のために、大部分の炭素を置換場所に有する張力Ｓｉ１−ｙＣｙ膜は、低い堆積温度（例えば、４００℃〜６５０℃の間）が用いられる場合に製造され得ることが分かった。（Ｍｉｔｃｈｅｌｌらによる「Ｓｕｂｓｔｉｔｕｔｉｏｎａｌ  ｃａｒｂｏｎ  ｉｎｃｏｒｐｏｒａｔｉｏｎ  ｉｎ  ｅｐｉｔａｘｉａｌ  Ｓｉ１−ｙＣｙ  ｌａｙｅｒｓ  ｇｒｏｗｎ  ｂｙ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ」、  Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．、  ７１、１６８８（１９９７））。ｎＭＯＳＦＥＴまたはｐＭＯＳＦＥＴといったトランジスタを形成するためにこれら膜を処理するより高い温度は、炭素クラスタリングをもたらし、その結果生じる電子移動度およびホール移動度は一般的に低い。
【０００５】
明らかに、より高い処理温度（例えば、１０００℃）においてシリコン格子内の炭素を安定させる方法は、非常に有用であろう。特に、張力歪みＳｉ１−ｙＣｙ層は、性能が向上したｐＭＯＳＦＥＴを低い温度処理（例えば、〜７５０℃またはそれ以下）で製造するために用いられてきた（Ｑｕｉｎｏｎｅｓらによる「Ｅｎｈａｎｃｅｄ  Ｍｏｂｉｌｉｔｙ  ＰＭＯＳＦＥＴ’ｓ  Ｕｓｉｎｇ Ｔｅｎｓｉｌｅ−Ｓｔｒａｉｎｅｄ  Ｓｉ１−ｙＣｙ  Ｌａｙｅｒｓ」、  ＩＥＥＥ  Ｅｌ．Ｄｅｖ．Ｌｅｔｔ．、２０、３３８（１９９９））。ｙ＝０．００５の場合に、１５ｎｍの厚さを有する層のための１２％〜２８％のＩＤ増強が報告された。ｙ＝０．０１の場合に、サンプルの性能は不十分であった。処理温度は６００℃に限られているが、表面チャネル張力歪みＳｉ１−ｙＣｙ層は、ｎＭＯＳＦＥＴに用いられてきたが、室温における移動度は改善されなかった（Ｒｉｍらによる「Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  Ｓｕｒｆａｃｅ−Ｃｈａｎｎｅｌ  Ｓｔｒａｉｎｅｄ  Ｓｉ１−ｙＣｙ  ｎ−ＭＯＳＦＥＴｓ」、Ｍａｔ、Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．ｖｏｌ．５３３、４３（１９９８））。改善しなかった原因は、格子間の場所とクラスタとにおける炭素である。
【０００６】
表面チャネル張力Ｓｉ１−ｙＣｙ層に加えて、炭素ドーピングもまた同様に他のデバイス構造において用いられ得る。炭素を圧縮力のあるＳｉＧｅ層に加え、それにより圧縮力のあるＳｉＧｅＣ層を形成することは、埋め込みｐチャネルＭＯＳＦＥＴを向上させることと示されてきた（Ｑｕｉｎｏｎｅｓらによる「Ｄｅｓｉｇｎ，  Ｆａｂｒｉｃａｔｉｏｎ，  ａｎｄ  Ａｎａｌｙｓｉｓ  ｏｆ  ＳｉＧｅＣ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  ＰＭＯＳＦＥＴｓ」、ＩＥＥＥ  Ｔｒａｎｓ．ＥＬ．Ｄｅｖ．４７、１７１５（２０００）、およびＭｏｃｕｔａらによる「Ｓｉ１−ｘ−ｙＧｅｘＣｙ−Ｃｈａｎｎｅｌ  Ｐ−ＭＯＳＦＥＴ’ｓ  ｗｉｔｈ  Ｉｍｐｒｏｖｅｄ  Ｔｈｅｒｍａｌ  Ｓｔａｂｉｌｉｔｙ」、ＩＥＥＥ  Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．、２１、２９２（２０００））。張力ＳｉＣは、例えば、原子％炭素毎に〜６５ｍｅＶの大きい伝導帯オフセットを有するが、小さい価電子帯オフセットを有しており、他方で、圧縮力のあるＳｉＧｅは、大きい価電子帯オフセットおよび小さい伝導帯オフセットを有するため、埋め込まれた、圧縮力のあるＳｉＧｅチャネルがｐＭＯＳに用いられており、かつ、表面張力ＳｉＣチャネルがｎＭＯＳに用いられているところにおいて、デュアルチャネル構造が所望され得る（Ｒｉｍらによる「Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  ｃａｐａｃｉｔａｎｃｅ−ｖｏｌｔａｇｅ  ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ａｎｄ  ｂａｎｄ  ｏｆｆｓｅｔｓ  ｆｏｒ  Ｓｉ１−ｙＣｙ／Ｓｉ  ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、７２、２２８６（１９９８））。
【０００７】
炭素をシリコンまたはＳｉＧｅに加えることは、特に、圧縮力のあるＳｉ１−ｘ−ｙＧｅｘＣｙベース層の場合において、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）構造に利点を提供する（米国特許第５,９８６,２８７号）。この場合における炭素の目的は、ホウ素ドーパントをベース層において外に拡散すること（ｏｕｔｄｉｆｆｕｓｉｏｎ）を低減することにより、より薄いベース層とより早いＨＢＴデバイスとを実現することである（Ｓｔｕｒｍの「Ａｄｖａｎｃｅｄ  Ｃｏｌｕｍｎ−ＩＶ  Ｅｐｉｔａｘｉａｌ  Ｍａｔｅｒｉａｌｓ  ｆｏｒ  Ｓｉｌｉｃｏｎ−Ｂａｓｅｄ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ」、ＭＲＳ  Ｂｕｌｌｅｔｉｎ、１９９８年４月、ｐｐ．６０−６４）。炭素は、ソース／ドレインにおけるホウ素拡散と、ソース／ドレインのエクステンション部分におけるホウ素拡散とを制限するためにも用いられ得る（Ｃａｒｒｏｌｌらによる「Ｃｏｍｐｌｅｔｅ  ｓｕｐｐｒｅｓｓｉｏｎ  ｏｆ  ｂｏｒｏｎ  ｔｒａｎｓｉｅｎｔ−ｅｎｈａｎｃｅｄ  ｄｉｆｆｕｓｉｏｎ  ａｎｄ  ｏｘｉｄａｔｉｏｎ−ｅｎｈａｎｃｅｄ  ｄｉｆｆｕｓｉｏｎ  ｉｎ  ｓｉｌｉｃｏｎ  ｕｓｉｎｇ  ｌｏｃａｌｉｚｅｄ  ｓｕｂｓｔｉｔｕｔｉｏｎａｌ  ｃａｒｂｏｎ  ｉｎｃｏｒｐｏｒａｔｉｏｎ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ、７３、３６９５（１９９８））。最後に、Ｓｉ／ＳｉＧｅ／ＳｉＧｅＣ多層もまた、様々な組み合わせで用いられることにより、光学デバイスのための量子ウェルを製造し得る（Ｓｔｕｒｍの上記文献、ならびに、Ｈｏｕｇｈｔｏｎらによる「Ｂａｎｄ  Ａｌｉｇｎｍｅｎｔ  ｉｎ  Ｓｉ１−ｙＣｙ／Ｓｉ  （００１）  ａｎｄ  Ｓｉ１−ｘＧｅｘ／Ｓｉ１−ｙ／Ｓｉ  （００１）  Ｑｕａｎｔｕｍ  Ｗｅｌｌｓ  ｂｙ  Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ  ｕｎｄｅｒ  Ａｐｐｌｉｅｄ  ［１００］  ａｎｄ  ［１１０］  Ｕｎｉａｘｉａｌ  Ｓｔｒｅｓｓ」、  Ｐｈｙｓ．  Ｒｅｖ．  Ｌｅｔｔ．、  ７８、２４４１（１９９７））。
【０００８】
これら炭素ドープされた膜は、典型的なシリコン前駆物質（例えば、ＳｉＨ４、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｈ６）と、ゲルマニウム前駆物質（例えば、ＧｅＨ４）と、炭素ガス前駆物質（例えば、Ｃ３Ｈ８、Ｃ２Ｈ４、ＣＨ４、Ｃ−Ｃ結合またはＣ−Ｈ結合のないテトラシリルメタンＣ（ＳｉＨ３）４、Ｃ（ＳｉＨ２Ｃｌ）４、メチルシランＣＨ３ＳｉＨ３、ジメチルシラン（ＣＨ３）２ＳｉＨ２、トリメチルシラン（ＣＨ３）３ＳｉＨ、テトラメチルシランＳｉ（ＣＨ３）４、および、テトラ−エチルシランＳｉ（ＣＨ３ＣＨ２）４、）とを用いて製造される（Ｍｉｔｃｈｅｌｌらによる上記文献、Ｍｉらによる「Ｈｉｇｈ  ｑｕａｌｉｔｙ  Ｓｉ１−ｘ−ｙＧｅｘＣｙ  Ｅｐｉｔａｘｉａｌ  ｌａｙｅｒｓ  ｇｒｏｗｎ  ｏｎ  （１００）  Ｓｉ  ｂｙ  ｒａｐｉｄ  ｔｈｅｒｍａｌ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ｕｓｉｎｇ  ｍｅｔｈｙｌｓｉｌａｎｅ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、６７、２５９（１９９５）、Ｆｏｏらによる「Ｓｉ１−ｙＣｙ／Ｓｉ（００１）ｇａｓ−ｓｏｕｒｃｅ  ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ  ｆｒｏｍ  Ｓｉ２Ｈ６  ａｎｄ  ＣＨ３ＳｉＨ３：  Ｓｕｒｆａｃｅ  ｒｅａｃｔｉｏｎ  ｐａｔｈｓ  ａｎｄ  ｇｒｏｗｔｈ  ｋｉｎｅｔｉｃｓ」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９３、３９４４（２００３）、および、Ｃｈａｎｄｒａｓｅｋｈａｒらによる「Ｓｔｒａｔｅｇｉｅｓ  ｆｏｒ  ｔｈｅ  ｓｙｎｔｈｅｓｉｓ  ｏｆ  ｈｉｇｈｌｙ  ｃｏｎｃｅｎｔｒａｔｅｄ  Ｓｉ１−ｙＣｙ  ｄｉａｍｏｎｄ−ｓｔｒｕｃｔｕｒｅｄ  ｓｙｓｔｅｍｓ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７２、２１１７（１９９８）、およびここでの参考文献）。Ｃ−Ｃ結合を有さず、かつ、僅かなＣ−Ｈ結合を有する前駆物質が準備される。なぜならば、これら結合は高い分解温度を必要とするからである。実際には、メチルシランが最もよく選択される。
【０００９】
これら層の熱的安定性とともにこれまで見られる問題にもかかわらず、シリコン内の炭素の低いバルク溶解度を考慮に入れると、層がそのように安定していることは注目に値する。要所は、膜成長の間に形成された表面構造の結果としての安定化メカニズムであるように思われる。例えば、理論計算は、圧縮応力を受けたシリコン（００１）２×１再配列した表面のサブ表面サイト（ｓｕｂ−ｓｕｒｆａｃｅ  ｓｉｔｅ）があることを示し、これは、炭素置換を好み、近傍の場所は張力を受けている（Ｌｉｕらによる「Ａｂ  ｉｎｉｔｉｏ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｃ  ｉｎｃｏｒｐｏｒａｔｉｏｎ  ｍｅｃｈａｎｉｓｍｓ  ｏｎ  Ｓｉ（００１）」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７６、８８５（２０００）、および、Ｒｅｍｅｄｉａｋｉｓらによる「Ｔｈｅｒｍｏｄｙｎａｍｉｃｓ  ｏｆ  Ｃ  ｉｎｃｏｒｐｏｒａｔｉｏｎ  ｏｎ  Ｓｉ（１００）  ｆｒｏｍ  ａｂ  ｉｎｉｔｉｏ  Ｃａｌｃｕｌａｔｉｏｎｓ」、Ｐｈｙｓ  Ｒｅｖ．Ｌｅｔｔ．８６、４５５６（２００１））。低い成長温度と高い成長速度とにおいて、炭素はこれら場所において「凍結」され得、置換炭素の割合を高める（Ｍｉｔｃｈｅｌｌらによる上記文献）。近傍の張力場所は、ゲルマニウム混和を好むものと期待され得、このゲルマニウム混和もやはり、炭素をさらに安定させるはずである。加えて、ゲルマニウムをたとえ少量でも加えることによって、膜成長速度は大きく高められることは周知であり、これは同様に「凍結」効果を高めるはずである。
【００１０】
同様の表面成長安定化メカニズムが、大きさが炭素と似ている原子であるゲルマニウムとホウ素とを含むシリコン（１１１）表面について見出された（Ｔｗｅｅｔらによる「Ｄｉｒｅｃｔ  Ｏｂｓｅｒｖａｔｉｏｎｓ  ｏｆ  Ｇｅ  ａｎｄ  Ｓｉ  Ｏｒｄｅｒｉｎｇ  ａｔ  ｔｈｅ  Ｓｉ／Ｂ／Ｇｅｘ／Ｓｉ１−ｘ（１１１）  Ｉｎｔｅｒｆａｃｅ  ｂｙ  Ａｎｏｍａｌｏｕｓ  Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ」、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．６９、２２３６（１９９２）および、Ｔｗｅｅｔらによる「Ｉｎｃｒｅａｓｅｄ  ｔｈｅｒｍａｌ  Ｓｔａｂｉｌｉｔｙ  ｄｕｅ  ｔｏ  ａｄｄｉｔｉｏｎ  ｏｆ  Ｇｅ  ｉｎ  Ｂ／Ｓｉ（１１１）  ｈｅｔｅｒｓｔｒｕｃｔｕｒｅｓ」、Ｐｈｙｓｉｃｓ  Ｂ  ２２１、２１８（１９９６））。ホウ素とゲルマニウムとの位置は、表面再配列によって制御されるように、それぞれ圧縮力のある場所および張力場所によって決定された。低い温度成長は、「凍結」構造に必要とされた。ゲルマニウムは、ホウ素の熱的安定性を少なくとも１００℃強化したことが見出された。シリコン（１００）表面の場合において、炭素の０．２％をＳｉＧｅ合金に１０％ゲルマニウムとともに加えることによって、熱的安定性が２５０℃強められることが示された（Ｍｏｃｕｔａらによる「Ｃａｒｂｏｎ  ｉｎｃｏｒｐｏｒａｔｉｏｎ  ｉｎ  ＳｉＧｅＣ  ａｌｌｏｙｓ  ｇｒｏｗｎ  ｂｙ  ｕｌｔｒａｈｉｇｈ  ｖａｃｕｕｍ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ」、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ１７、１２３９（１９９９））。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、炭素ドープシリコンベースの膜の熱的安定性を、引っ張り応力と圧縮応力との両方を用いて、様々な半導体用途において使用するために改善することにある。
【課題を解決するための手段】
【００１２】
（要旨）
層はＳｉ１−ｘ−ｙＧｅｘＣｙを含み、かつ、層内の炭素は安定した状態にある半導体デバイス内の層を提供する方法は、シリコン基板を準備することと、ＳｉＧｅＣ前駆物質を準備することと、ｘは約０．００〜１．０であり、かつ、ｙは０．００１〜０．０５である場合に、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層をシリコン基板上に前駆物質から形成することと、最上位シリコン層をＳｉ１−ｘ−ｙＧｅｘＣｙ層上に形成することと、半導体デバイスを完成することとを包含する。
【００１３】
本発明のこの要旨および目的は、本発明の性質を迅速に理解するために提供される。
【００１４】
本発明は、さらに以下の手段を提供する。
【００１５】
（項目１）  
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することであって、ｘは約０．００〜１．０であり、かつ、ｙは０．００１〜０．０５である、ことと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【００１６】
（項目２）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備することと、
Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと
を包含する、項目１に記載の方法。
【００１７】
（項目３）  
上記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅ：Ｃ比を有する前駆物質を準備することを包含する、項目２に記載の方法。
【００１８】
（項目４）  
上記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、項目２に記載の方法。
【００１９】
（項目５）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目１に記載の方法
（項目６）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目１に記載の方法。
【００２０】
（項目７）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位層を形成することは、該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上にシリコン層を形成することを包含する、項目１に記載の方法。
【００２１】
（項目８）  
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備し、Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと、
該ＳｉＧｅＣ前駆物質を用いて該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することであって、ｘは約０．００〜１．０であり、かつ、ｙは０．００１〜０．０５である、ことと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位シリコン層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【００２２】
（項目９）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目８に記載の方法
（項目１０）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目８に記載の方法。
【００２３】
（項目１１）  
上記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅ：Ｃ比を有する前駆物質を準備することを包含する、項目８に記載の方法。
【００２４】
（項目１２）  
上記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、項目８に記載の方法。
【００２５】
（項目１３）  
半導体デバイス内の層を提供する方法であって、該層は、Ｓｉ１−ｘ−ｙＧｅｘＣｙを含み、該層内の炭素は、安定した状態にあり、
シリコン基板を準備することと、
Ｃ（ＳｉＨ２Ｃｌ）４と、ＣＨ３ＳｉＨ３と、（ＣＨ３）２ＳｉＨ２と、（ＣＨ３）３ＳｉＨと、Ｓｉ（ＣＨ３）４と、Ｓｉ（ＣＨ３ＣＨ２）４と、Ｃ（ＳｉＨ３）４とからなる前駆物質の群から得られるＳｉＧｅＣ前駆物質を準備し、Ｓｉ原子を少なくとも１つのＧｅ原子に置換することと、
該ＳｉＧｅＣ前駆物質を用いて該シリコン基板上にＳｉ１−ｘ−ｙＧｅｘＣｙ層を堆積することと、
該Ｓｉ１−ｘ−ｙＧｅｘＣｙ層上に最上位シリコン層を形成することと、
該半導体デバイスを完成することと
を包含する、方法。
【００２６】
（項目１４）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を上記シリコン基板上に堆積することは、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を堆積することを包含し、ここで、ｘは約０．０〜１．０の間であり、ｙは０．００１〜０．０５の間である、項目１３に記載の方法。
【００２７】
（項目１５）  
上記ＳｉＧｅＣ前駆物質を準備することは、約４：１〜１：４の間のＧｅＣ比を有する前駆物質を準備することを包含する、項目１３に記載の方法。
【００２８】
（項目１６）  
上記ＳｉＧｅＣ前駆物質を準備することは、約０〜３つの間のＣ−Ｈ結合と約１〜４つの間のＣ−Ｇｅ結合とを有する前駆物質を準備することを包含する、項目１３に記載の方法。
【００２９】
（項目１７）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目１３に記載の方法
（項目１８）  
上記Ｓｉ１−ｘ−ｙＧｅｘＣｙ層を形成することは、歪みのないＳｉ１−ｘ−ｙＧｅｘＣｙ層を形成することを包含する、項目１３に記載の方法。
【発明を実施するための最良の形態】
【００３０】
本発明のより詳細な理解は、添付の図面とともに本発明の好ましい実施形態の以下の詳細な説明を参照することによって得られる。
【００３１】
炭素ドープシリコン膜、あるいは炭素ドープＳｉＧｅ膜を成長させるためにこれまで用いられてきた前駆物質は全て、シリコンおよび／または炭素を含む。しかしながら、シリコン、炭素、およびゲルマニウムを含む前駆物質は１つも知られていない。ゲルマニウム前駆物質が別のガスとして提供され、通常ＧｅＨ４が提供される。そのような前駆物質では、炭素原子が近傍にゲルマニウム原子を見つける可能性は限られている。置換場所における炭素原子の安定性を最大化させるためには、成長状況に応じると思われる最適比（例えば、１、２、３、または４）で、かつ、所望の構造（例えば、各炭素が４つのゲルマニウム原子に囲まれる構造）においてでも、ゲルマニウム原子の供給が近傍に提供されるべきである。これを保証する最善の方法は、所望の比および構造において、ゲルマニウムと炭素とを同一の前駆物質に組み込むことである。そのようにゲルマニウムと炭素とをともに送ることは、ＣＶＤと、ＰＥＣＶＤのような関連方法とによって達成される。
【００３２】
１つの炭素原子の歪みを相殺するためにおよそ８〜１２のゲルマニウム原子を取るので（Ｓｔｕｒｍの上記文献、および、Ｄｅ  Ｓａｌｖａｄｏｒらによる「Ｌａｔｔｉｃｅ  ｐａｒａｍｅｔｅｒ  ｏｆ  Ｓｉ１−ｘ−ｙＧｅｘＣｙ  ａｌｌｏｙｓ」、Ｒｅｖ．Ｂ、６１、１３００５（２０００））、炭素原子１つに対してほんのわずかだけのゲルマニウム原子を有する前駆物質は、引っ張り応力を受けて膜を生成する。圧縮応力が望まれる用途がある場合、追加のゲルマニウムが、ＧｅＨ４といったさらなるゲルマニウム前駆物質を用いて加えられ得る。
【００３３】
本発明の方法において、ゲルマニウムは、ＣＶＤプロセスで使用される炭素前駆物質内のシリコンのいくらかに代替される。これら前駆物質には、Ｃ（ＳｉＨ２Ｃｌ）４、ＣＨ３ＳｉＨ３、（ＣＨ３）２ＳｉＨ２、（ＣＨ３）３ＳｉＨ、Ｓｉ（ＣＨ３）４、Ｓｉ（ＣＨ３ＣＨ２）４、およびＣ（ＳｉＨ３）４が含まれるが、この限りではない。ゲルマニウムの炭素に対する比は、所望の通りに調節され得る。例えば、ＣＨ３ＳｉＨ３内のシリコンにゲルマニウムを代用すると、１：１のＧｅ：Ｃ比を有するＣＨ３ＧｅＨ３が得られる。Ｓｉ（ＣＨ３）４内のシリコンにゲルマニウムを代用すると、１：４のＧｅ：Ｃ比を有するＧｅ（ＣＨ３）４が得られる。Ｃ（ＳｉＨ３）４内の１つ以上のシリコンにゲルマニウムを代用すると、１：１、２：１、３：１、または４：１のＧｅ：Ｃ比を有する分子がもたらされる。
【００３４】
様々な前駆物質は、異なる数のＣ−Ｈ結合とＣ−Ｇｅ（あるいは、Ｓｉ）結合を同様に有する。例えば、ＣＨ３ＧｅＨ３は、３つのＣ−Ｈ結合および１つのＣ−Ｇｅ結合を有するが、Ｃ（ＧｅＨ３）４は、ゼロのＣ−Ｈ結合と４つのＣ−Ｇｅ結合とを有する。異なる成長状況および異なる用途については、異なる前駆物質が好まれ得る。
【００３５】
図１は、概して参照番号１０で本発明の方法におけるステップを示し、図２〜図４は、本発明の方法の提供するプロセスステップの概略的な図である。はじめに、図１および図２を参照する。シリコン基板が準備される（ステップ１２）。基板１２は、（１００）、（１１０）、（１１１）、または他の配向を有し得、ドープまたはアンドープであり得る。
【００３６】
次に、ここで図１および図３を参照して、エピタキシャルＳｉ１−ｘ−ｙＧｅｘＣｙ層１４がシリコン基板１２上に仮像的に（ｐｓｅｕｄｏｍｏｒｐｈｉｃａｌｌｙ）成長する。ｘおよびｙに応じて、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層１４は、歪みのない、または、圧縮力を受ける、あるいは、張力歪みのかかった層であり得る。本発明の方法の好ましい実施形態において、ｘは約０．００〜１．０の間であり、ｙは０．００１〜０．０５の間である。堆積は、ガス前駆物質を使用するエピタキシャル成長法のいずれかを用いて実行され得る。この方法には、超高真空ＣＶＤ（ＵＨＶ−ＣＶＤ）または低圧ＣＶＤ（ＬＰ−ＣＶＤ）のようなバッチ炉、または、ラピッドサーマルＣＶＤ（ＲＴＣＶＤ）またはプラズマＣＶＤ（ＰＥＣＶＤ）のような単一ウェハ方法が含まれる。前駆物質によっては、堆積は包括的であり得、または選択的であり得る。炭素と、ゲルマニウムと、場合によってはシリコンとが、上記前駆物質のうち１つ以上の物質、または、それと同等物によって提供される。さらなるゲルマニウムが必要とされる場合、ＧｅＨ４といった標準のゲルマニウム前駆物質が使用され得る。さらなるシリコンは、標準のシリコン前駆物質（例えば、ＳｉＨ４、ジクロロシランＳｉ２Ｈ６）を使用することによって提供され得、所望される場合、例えば、ＨＣｌを用いて選択的に強化され得る。成長温度は、典型的に約４００℃〜６５０℃の間の範囲にある。
【００３７】
あるいは、Ｓｉ１−ｘ−ｙＧｅｘＣｙが低い温度（例えば、３００℃〜５００℃）においてアモルファス状態で堆積され得、次いで、典型的に約５００℃〜６５０℃の間の温度において、固相エピタキシによってエピタキシャル仮像層に変化する。数パーセントまでの炭素濃度と、０％〜１００％のゲルマニウム含有量とが可能である。層厚は、所望の用途と、熱量（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）と、歪みとによって決まる。欠点を最小限にするために、転位の生成について、臨界厚を下回る厚さを維持することが必要である。例えば、ｎＭＯＳのための高い電子移動度ｎチャネルとして使用するための１％の張力歪みのかかった膜について、約５ｎｍ〜２０ｎｍの間の厚さが使用されるべきである。
【００３８】
最後に、図１および図４に示されるように、最上位層１６は、構造の最上位に製造される。図示の例において、最上位層１６はシリコン層である。ＣＭＯＳ用途について、薄い（例えば、５ｎｍ未満の）犠牲シリコン層を提供することにより、ウェハ洗浄の間、かつ、高品質ゲート酸化物の製造の前に、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層１４を保護することが望まれ得る。ここに記載された層が形成された後、半導体デバイスが完成され得る（ステップ１８）。
【００３９】
これら前駆物質は、ＳｉＧｅまたはＳｉＧｅＣが使用され得る構造のいずれかを製造するのに用いられ得、表面チャネル張力ｎＭＯＳおよびｐＭＯＳ、埋め込みチャネル圧縮ｐＭＯＳ、表面張力ｎＭＯＳを有するデュアルチャネル埋め込み圧縮ｐＭＯＳ、ＣＭＯＳのソース／ドレイン領域、ＨＢＴのベース層、オプトエレクトロニクス用途のための様々な多層／量子ウェルを含むが、この限りではない。
【００４０】
以上により、Ｓｉ１−ｘ−ｙＧｅｘＣｙ層において炭素を安定させる方法が開示された。本発明のさらなる改変および修正は、添付の特許請求の範囲で規定される本発明の範囲内で行われ得る。
【図面の簡単な説明】
【００４１】
【図１】本発明の方法のステップを示すブロック図である。
【図２】本発明の方法によるＳｉＧｅＣ層の形成における一連のステップを示す。
【図３】本発明の方法によるＳｉＧｅＣ層の形成における一連のステップを示す。
【図４】本発明の方法によるＳｉＧｅＣ層の形成における一連のステップを示す。
【符号の説明】
【００４２】
１２  シリコン基板
１４  Ｓｉ１−ｘ−ｙＧｅｘＣｙ層
１６  最上位層
【図１】
2006074026.tif 000003
【図２】
2006074026.tif 000004
【図３】
2006074026.tif 000005
【図４】
2006074026.tif 000006