(57)【要約】【課題】両側回路層に形成された一対のビアポストを用いて、層間接続層に形成されたスルーホールに伝導性を付与するパラレル多層プリント基板およびその製造方法を提供する。【解決手段】パラレル多層プリント基板は、複数のスルーホールが形成された絶縁性の内層１０１０と、内層１０１０の両面に積層された一対の回路層であって、内層１０１０の各スルーホールに対応する位置に伝導性物質からなるビアポスト１０３０、１０３０’が突出し、ビアポスト１０３０、１０３０’が互いに接触して層間を導通させるようにした一対の回路層１０２４ｂ、１０２４ｂ’とを含む。【選択図】  図５ａ
2006165496.tif 000002
【特許請求の範囲】
【請求項１】
複数のスルーホールが形成された絶縁層と、
前記絶縁層の両面に積層された一対の回路層であって、前記絶縁層の各スルーホールに対応する位置に伝導性物質からなるビアポストが突出し、前記突出したビアポストが互いに接触して層間を導通させるようにした一対の回路層とを含むことを特徴とする、ビアポストにより層間伝導性を有するパラレル多層プリント基板。
【請求項２】
前記回路層のビアポストは、
対応する回路層のビアポストに接触し、伝導性物質からなる接続部と、
前記接続部を支持し、前記回路層の回路パターンと前記接続部との間を電気的に導通させる支持部とを含むことを特徴とする請求項１に記載のパラレル多層プリント基板。
【請求項３】
前記接続部は、Ｓｎ層を含むことを特徴とする請求項２に記載のパラレル多層プリント基板。
【請求項４】
前記接続部は、伝導性ペーストを含むことを特徴とする請求項２に記載のパラレル多層プリント基板。
【請求項５】
前記回路層のビアポストは、対応する回路層のビアポストに接触し、Ｓｎ層を含むことを特徴とする請求項１に記載のパラレル多層プリント基板。
【請求項６】
前記回路層のビアポストは、対応する回路層のビアポストに接触し、伝導性ペーストを含むことを特徴とする、請求項１に記載のビアポストにより層間伝導性を有する並列的多層プリント基板。
【請求項７】
絶縁層に複数のスルーホールを形成する第１工程と、
一対のベース基板の各両面に、回路層を形成する第２工程と、
前記絶縁層のスルーホールの位置に対応するように、前記一対のベース基板の各回路層にビアポストを形成する第３工程と、
前記絶縁層のスルーホールに前記ビアポストが位置するように、前記絶縁層を介在させて前記一対のベース基板を整列した後、ビアポストが互いに向き合って接触するように、加熱し加圧する第４工程と含むことを特徴とする、ビアポストにより層間伝導性を有するパラレル多層プリント基板の製造方法。
【請求項８】
前記第２工程は、
前記一対のベース基板の各基板の両側に無電解銅メッキを施して薄いシード層を形成する第２−１工程と、
前記シード層上に感光性レジストを積層して回路パターンを形成した後、露光および現像により回路パターンを形成する第２−２工程と、
前記感光性レジストにより形成された回路パターンに電解銅メッキ層を形成して回路層を形成する第２−３工程とを含むことを特徴とする請求項７に記載のパラレル多層プリント基板の製造方法。
【請求項９】
前記第２工程は、
前記ベース基板に感光性レジストを付着し、露光および現像により回路パターンを形成する第２−１工程と、
前記感光性レジストにより形成された回路パターン上に無電解銅メッキを施して無電解銅メッキで回路層を形成する第２−２工程と、
前記感光性レジストを除去する第２−３工程とを含むことを特徴とする請求項７に記載のパラレル多層プリント基板の製造方法。
【請求項１０】
前記第３工程は、
前記絶縁層に積層される前記一対のベース基板の各回路層に感光性レジストを積層し、露光および現像により、ビアポストが形成される部分を除去する第３−１工程と、
前記感光性レジストの除去部分にビアポストを形成する第３−２工程と、
前記感光性レジストを除去する第３−３工程とを含むことを特徴とする請求項７に記載のパラレル多層プリント基板の製造方法。
【請求項１１】
前記第３−２工程のビアポスト形成において、前記感光性レジストの除去部分に電解メッキを施してビアポストを形成することを特徴とする請求項１０に記載のパラレル多層プリント基板の製造方法。
【請求項１２】
前記第３−２工程は、
感光性レジストの除去部分に電解メッキを施して支持部を形成する工程と、
前記支持部上に電解メッキを施して接続部を形成する工程とを含むことを特徴とする請求項１０に記載のパラレル多層プリント基板の製造方法。
【請求項１３】
前記第３−２工程は、
感光性レジストの除去部分に電解メッキを施して支持部を形成する工程と、
前記支持部上に伝導性ペーストを充填して接続部を形成する工程とを含むことを特徴とする請求項１０に記載のパラレル多層プリント基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パラレル多層プリント基板およびその製造方法に関し、より詳しくは両面の回路層に形成された一対のビアポストを用いて、層間接続層に形成されたスルーホールに伝導性を付与するパラレル多層プリント基板およびその製造方法に関するものである。
【背景技術】
【０００２】
電子製品の小型化、薄型化、高密度化、パッケージ化および携帯化という傾向に従い、多層プリント基板も微細パターン化、小型化およびパッケージ化が進んでいる。
【０００３】
したがって、多層プリント基板の微細パターンの形成、信頼性および設計密度の向上のため、原材料の変更とともに、回路の層構成も複合化している。電子部品もＤＩＰ（Dual In-Line Package）タイプからＳＭＴ（Surface Mount Technology）タイプに置き換えられ、実装密度も高まっている。
【０００４】
また、電子機器の携帯化につれて、高機能化、インターネットおよび動映像の利用による高容量データの送受信などにより、プリント基板の設計が複雑になり、精巧な技術が要求されている。
【０００５】
多層プリント基板の内層には、電源回路、接地回路、信号回路などが形成され、内層と外層の間または外層間には、プレプレッグ(prepreg)が介在して絶縁および接着を達成している。その際、各層の配線は、ビアホール（スルーホール）を用いて接続される。
【０００６】
従来は、両面プリント基板に接続層および回路層を順次積層する、いわゆるシリアルビルドアップ(build-up)方式の製造方法が採用されていた。最近は、所要数の接続層および回路層をそれぞれ別々に形成した後、これらを一度に圧着する、いわゆるパラレル製造方法またはパッケージ積層方法が提案されている。
【０００７】
本発明に関連する従来技術としては、日本特開平７−２６３８２８号のプリント配線基板及びその製造方法がある。以下に、一般的なパラレル多層プリント回路基板の製造方法を示す。
【０００８】
図１ａ〜図１ｄ、図２ａ〜図２ｄ、図３および図４は、従来のパラレル多層プリント基板の製造方法を示す。
【０００９】
図１ａ〜図１ｄは、従来のパラレル多層プリント基板の製造方法において、回路層の製造方法を示す断面図である。
【００１０】
図１ａは、通常の銅張積層板１０１を示すもので、絶縁層１０３の両側に銅箔１０２が層状に形成されている。
【００１１】
図１ｂに示すように、銅張積層板に微細なスルーホール１０４を加工する。スルーホールは、ＹＡＧまたはＣＯ２レーザ、あるいは機械的ドリル加工により、直径５０〜１００μｍに加工する。
【００１２】
図１ｃに示すように、スルーホール加工された銅張積層板に、無電解メッキおよび電解メッキにより、基板の上面、下面およびスルーホールの内壁にメッキを施す。図１ｃに示すように、基板の上面、下面およびスルーホールの内壁にはメッキ層１０５が形成され、微細なスルーホール１０４は、別途のプラッギング（充填）プロセスを用いることなくメッキ層１０５により埋め込まれる。
【００１３】
このようにメッキでスルーホール１０４を充填する方法のほかにも、無電解メッキおよび電解メッキで内壁をメッキした後、絶縁性インクなどで残り空間を充填する方式もあり、あるいは無電解メッキおよび電解メッキを用いないでスルーホールの内壁を導電性インクで充填する方法もある。
【００１４】
図１ｄに示すように、エッチングなどの回路パターン形成プロセスで回路パターンを形成する。このように形成された回路層１０６は、パラレルプリント基板の製造方法において回路層として使用可能である。
【００１５】
図２ａ〜図２ｄは、従来のパラレル多層プリント基板の製造方法において、多層プリント基板を構成する接続層を形成する方法を示す断面図である。
【００１６】
図２ａは、プレプレッグ２０３の両面に離型フィルム２０２を貼り付けた平板型絶縁材２０１を示す。プレプレッグの厚さは製品の仕様に応じて選択することができる。離型フィルムの厚さは２０〜３０μｍであって、プレプレッグ製作時に貼り付けたものを使用してもよく、場合によってはプレプレッグ製作後に離型フィルムを接着してもよい。
【００１７】
図２ｂに示すように、平板型絶縁材２０１にスルーホール２０４を形成する。その際、スルーホールは、機械的ドリル加工を用いて加工することが好ましい。
【００１８】
図２ｃに示すように、スルーホール２０４をペースト２０５で充填し、図２ｄに示すように、離型フィルム２０２を除去する。
【００１９】
このように形成された回路層２０６ｂは、パラレルプリント基板の製造方法において、接続層として使用される。
【００２０】
接続層の材料として、図２ａに示すように、単層の絶縁材に離型フィルムが積層されたものを使用することができるが、この絶縁材のほかに、完全硬化した状態（c-stage）の熱硬化性樹脂の両面に半硬化状態（b-stage）の熱硬化性樹脂が積層され、その上に離型フィルムが接着されたものを使用することもできる。
【００２１】
図３に示すように、図１ａ〜図１ｄに示す方法で形成された所定数の回路層１０６ａ、１０６ｂ、１０６ｃと、図２ａ〜図２ｄに示す方法で形成された所定数の接続層２０６ａ、２０６ｂを交互に配置する。
【００２２】
配置された層は、ターゲット方式またはピン方式などにより回路層接続部１０７と絶縁層接続部２０７が正確に一致するように整合させる。
【００２３】
その後、配置された回路層および接続層を圧縮プレスで矢印方向に圧着すると、図４に示すような６層プリント基板が得られる。
【００２４】
図３および図４に示すように、回路層接続部１０７は、電解メッキにより充填されたもので、その材質は銅である。接続層接続部２０７は、導電性インクが充填されたものである。そのため、回路層接続部１０７と接続層接続部２０７が接続されるとき、その硬度の違いによって、符号４０１で示す部分のように、接続層接続部２０７が回路層接続部１０７に押し潰されて接続される。すなわち、従来の多層プリント基板の製造方法において、回路層接続部１０７はその接続面積が広くなるように加工され、接続層接続部２０７を覆うように接続される。
【００２５】
一方、従来技術により製造された接続層におけるビアホールの直径は、通常、約１００μｍ以上に加工される。これにより、回路層接続部の直径は約２５０μｍであり、接続層接続部に接続されない部分の回路パターンの直径は約５０μｍ以下に制限される。さらに、ビアホールの間隔を減少させることも不可能であり、回路の高密度化を妨げている。
【特許文献１】特開平７−２６３８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上述のような課題を解決するため、本発明の目的は、接続層を通って層間接続を付与するためのスルーホールが極めて小さいパラレル多層プリント基板およびその製造方法を提供することである。
【００２７】
また本発明の目的は、層間レジストレーション問題に対処でき、製造時間およびコストを節減できるパラレル多層プリント基板およびその製造方法を提供することである。
【課題を解決するための手段】
【００２８】
前記目的を達成するため、本発明は、複数のスルーホールが形成された絶縁層と、
前記絶縁層の両面に積層された一対の回路層であって、前記絶縁層の各スルーホールに対応する位置に伝導性物質からなるビアポストが突出し、前記突出したビアポストが互いに接触して層間を導通させるようにした一対の回路層とを含む、ビアポストにより層間伝導性を有するパラレル多層プリント基板を提供する。
【００２９】
また、本発明は、絶縁層に複数のスルーホールを形成する第１工程と、
一対のベース基板の各両面に、回路層を形成する第２工程と、
前記絶縁層のスルーホールの位置に対応するように、前記一対のベース基板の各回路層にビアポストを形成する第３工程と、
前記絶縁層のスルーホールに前記ビアポストが位置するように、前記絶縁層を介在させて前記一対のベース基板を整列した後、ビアポストが互いに向き合って接触するように、加熱し加圧する第４工程と含み、ビアポストにより層間伝導性を有するパラレル多層プリント基板の製造方法を提供する。
【発明の効果】
【００３０】
従来のパラレル多層プリント基板の製造方法では、接続層を互いに接続する場合、機械的ドリルまたはレーザドリルを使用していたため、ビアポストのサイズは、通常、１００μｍ以上になる。しかし、本発明によれば、回路プロセスおよびメッキプロセスを用いてビアポストを形成しているため、回路プロセスを実施するだけで、３０μｍ以下のビアポストを形成することができる。
【００３１】
また、本発明によれば、ビアポストの端部にＳｎをメッキする場合、フリップチップバンプ接合の際のセルフアライメント特性を用いて、より効果的な整列を達成できる。
【００３２】
また、本発明によれば、ビルドアップ方式で実現可能な多層プリント基板を、パッケージ積層方式を用いて製造できるため、製造時間を短縮できる。
【００３３】
また、本発明によれば、高価なペーストを接続層に塗布する従来のパッケージ積層方式の代わりに、Ｓｎメッキを用いて接続しているため、製造コストを低減できる。
【発明を実施するための最良の形態】
【００３４】
以下、添付図面に基づいて本発明を詳細に説明する。
【００３５】
図５ａは、本発明の第１実施形態に係るパラレル多層プリント基板の断面図である。
【００３６】
図５ａに示すように、本発明の第１実施形態に係るパラレル多層プリント基板は、内層１０１０と、内層１０１０の両側に位置する外層１０２０、１０２０’とを含んでいる。
【００３７】
ここで、内層１０１０は、両側に位置する外層１０２０、１０２０’を物理的に接続する接続層であって、プレプレッグが使用可能である。プレプレッグの厚さは製品の仕様に応じて選択することができる。
【００３８】
内層の接続層１０１０には、両側に位置する外層１０２０、１０２０′を電気的に接続するために、多数のスルーホールを有している。
【００３９】
そして、上側の外層１０２０は、絶縁層１０２１と、絶縁層１０２１の両側に形成された回路層１０２２ａおよび１０２４ａ、１０２２ｂおよび１０２４ｂ（なお、符号１０２２ａ、１０２２ｂは無電解メッキ層を示し、符号１０２４ａ、１０２４ｂは電解メッキ層を示す）とからなる。下側の外層１０２０’は、絶縁層１０２１’と、絶縁層１０２１’の両側に形成された回路層１０２２ａ’および１０２４ａ’、１０２２ｂ’および１０２４ｂ’（なお、符号１０２２ａ’、１０２２ｂ’は無電解銅メッキ層を示し、１０２４ａ’、１０２４ｂ’は電解銅メッキ層を示す）とからなる。
【００４０】
接続層１０１０に接する上側外層１０２０の回路層１０２２ｂ、１０２４ｂの回路パターンのうち、内層１０１０のスルーホールに対応する位置にある回路パターンにはビアポスト１０３０が形成されている。
【００４１】
また、下側外層１０２０’の接続層１０１０に接する回路層１０２２ｂ’、１０２４ｂ’の回路パターンのうち、内層１０１０のスルーホールに対応する位置にある回路パターンにはビアポスト１０３０’が形成されている。
【００４２】
上側外層１０２０の下側回路層１０２２ｂ、１０２４ｂに形成されたビアポスト１０３０と、下側外層１０２０’の上側回路層１０２２ｂ’、１０２４ｂ’に形成されたビアポスト１０３０’とは、スルーホールを介して互いに電気的に接続されることにより、接続層１０１０に伝導性を付与する。
【００４３】
一方、一対のビアポスト１０３０、１０３０’は、内層１０１０のスルーホールに対応する位置にあるそれぞれの回路層１０２２ｂおよび１０２４ｂ、１０２２ｂ’および１０２４ｂ’の回路パターンから突出している。ビアポスト１０３０は、接続部１０２７と支持部１０２６とからなり、ビアポスト１０３０’は、接続部１０２７’と支持部１０２６’とからなる。
【００４４】
各接続部１０２７、１０２７’は、互いに電気的に接続される層であって、好ましくはＳｎを使用することができる。Ｓｎを使用する場合、プレプレッグの融点より高い融点を有するので、接続時にプレプレッグが溶融して、接続層１０１０のスルーホールが充填される。
【００４５】
そして、各支持部１０２６、１０２６’は、接続部１０２７、１０２７’を支持する層であって、Ｃｕ、Ａｇ、Ａｕなどが使用可能である。
【００４６】
図５ｂは、本発明の第２実施形態に係るパラレル多層プリント基板の断面図である。本発明の第２実施形態が図５ａに示す第１実施形態と異なる点は、回路層１０２４ａ、１０２４ａ’が、単層、すなわち無電解銅メッキ層のみからなっていることである。
【００４７】
図５ｃは、本発明の第３実施形態に係るパラレル多層プリント基板の断面図である。本発明の第３実施形態が図５ａに示す第１実施形態と異なる点は、ビアポスト１０３０、１０３０’が、単層からなっていることである。
【００４８】
この場合、ビアポスト１０３０、１０３０’として使用可能な物質としては、Ｓｎ、Ｃｕ、Ａｇ、Ａｕなどを含有するペーストがある。もちろん、Ｓｎを使用する場合は、前述と同一の効果が得られる。
【００４９】
一方、図５ａ〜図５ｃでは、内層と上下外層からなる構造について説明したが、内層と多数の外層からなった構造にも本発明を適用することができる。この場合、外層の両側にビアポストを形成することができる。
【００５０】
図６ａ〜図６ｈ、図７ａ〜図７ｃ、図８および図９は、本発明に係るパラレル多層プリント基板の製造方法を示す。
【００５１】
図６ａ〜図６ｈは、本発明に係るパラレル多層プリント基板の製造方法において、回路層の製造方法を示すもので、セミアディティブ法で回路層を製造する方法を示す。
【００５２】
図６ａに示すように、セミアディティブ法による高密度基板の製造方法は、まずベース基板として使用される剛性な基板１０２１を用意する。
【００５３】
図６ｂに示すように、ベース基板上に無電解銅メッキを施して、薄いシード層１０２２ａ、１０２２ｂを形成する。
【００５４】
図６ｃに示すように、無電解銅メッキにより形成された薄いシード層１０２２ａ、１０２２ｂ上に感光性レジスト１０２３ａ、１０２３ｂを積層し、露光および現像により配線パターンを形成した後、無電解銅メッキにより形成された薄いシード層１０２２ａ、１０２２ｂに電解銅メッキ層１０２４ａ、１０２４ｂを形成する。
【００５５】
ついで、図６ｄに示すように、無電解銅メッキにより形成された薄いシード層１０２２ａ、１０２２ｂに電解銅メッキ層１０２４ａ、１０２４ｂを形成した後、感光性レジスト１０２３ａ、１０２３ｂを除去する。
【００５６】
図６ｅに示すように、ベース基板１０２１の下側電解銅メッキ層１０２２ｂに感光性レジスト１０２５を積層した後、露光および現像により、ビアポスト１０３０を形成するための配線パターンを形成する。
【００５７】
図６ｆに示すように、感光性レジスト１０２５の配線パターンに、ビアポスト１０３０を形成するため、ＣｕまたはＡｇの電解メッキを施して支持部１０２６を形成し、Ｓｎなどの電解メッキを施して接続部１０２７を形成する。
【００５８】
図６ｇに示すように、ビアポスト１０３０を形成するための配線パターンが形成された感光性レジスト１０２５を除去する。
【００５９】
その後、 図６ｈに示すように、フラッシュエッチングにより、ベース基板１０２１の両側にあるシード層１０２２ａ、１０２２ｂを除去する。
【００６０】
図６ａ〜図６ｈは、本発明に係るパラレル多層プリント基板の下側外層を形成する方法について説明したが、上側外層を形成する方法にも同様に適用可能である。
【００６１】
図７ａ〜図７ｃは、本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、接続層の製造方法を示す断面図である。
【００６２】
図７ａに示すように、接続層用の基板１０００は、熱硬化性樹脂層１０１０の両面に離型フィルム１０１２が接着されている。
【００６３】
熱硬化性樹脂層１０１０の厚さは、製品の仕様に応じて選択することができる。離型フィルム１０１２は厚さ２０〜３０μｍのもので、熱硬化性樹脂層１０１０の製作時に接着したものを使用してもよく、別の工程により離型フィルムを接着してもよい。
【００６４】
図７ｂに示すように、接続層用の基板１０００にドリル加工でスルーホール１０１４を形成する。スルーホール１０１４は、好ましくは機械的ドリルで加工するが、微細孔の加工のためにはレーザドリルを使用することもできる。
【００６５】
図７ｃに示すように、接続層用の基板１０００にスルーホール１０１４を形成した後、離型フィルム１０１２を除去する。
【００６６】
図８は、本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、回路層と接続層が交互に配置された状態を示し、図９は、図８に示すように配置された基板を圧着して完成させた本発明の第１実施形態に係るプリント基板を示す断面図である。
【００６７】
図８に示すように、図６ａ〜図６ｇに示すような方法により製造された外層１０２０、１０２０’と、図７ａ〜図７ｃに示すような方法により製造された内層１０１０とを配置する。
【００６８】
配置された層は、ターゲット方式またはピン方式により、外層１０２０、１０２０’のビアポスト１０３０、１０３０’および内層１０１０のスルーホールが正確に一致するように整合させる。
【００６９】
ここで、ターゲット方式とは、ドリル加工の基準点である内層の「ターゲットガイドマーク」にターゲット孔を加工するものであり、通常、ターゲットドリルとしてＸ線を使用する。
【００７０】
ピン方式とは、層間整合の基準となる孔をドリル加工時に同一位置に形成し、層形成プロセス時に回路層および絶縁層の孔にピンを挿入して、これにより回路層および絶縁層を整合させるものである。
【００７１】
その後、図８に示すように、整合した内層および外層を圧縮プレスで圧着すると、図９に示すような多層プリント基板が得られる。
【００７２】
積層された各層を一枚のプリント基板にする場合、「ホットプレス」が多く使用される。その際、積層された基板をケースに入れ、真空チャンバの上下熱板の間に介在させて、加圧／加熱することによって積層を行う。この方法を真空液圧積層法（ＶＨＬ：Vacuum Hydraulic Lamination）とも言う。
【００７３】
そのほかに、真空チャンバに加熱源として電熱ヒータを設け、ガスを使用して加圧した状態で積層する真空プレスもある。この方法は、熱板が不要であるので、層数にかかわらず、例えば６層、８層、１０層のように厚さが多様であっても、一度に積層可能なので、少量生産に有利である。
【００７４】
一方、プレス法により外層と内層を圧着するとき、内層１０１０を構成するプレプレッグの融点が接続部１０２７の融点より低い。したがって、プレス法により外層と内層が圧着されるとき、内層１０１０のスルーホールの空間（ビアポスト１０３０、１０３０’の半径がスルーホールより小さいことにより生じる）をプレプレッグが溶融して充填することになる。その後、外層１０２０、１０２０’の接続部１０２７、１０２７’のＳｎなどが溶融して、互いに電気的に接続される。
【００７５】
図１０ａ〜図１０ｆは、本発明の第２実施形態に係るパラレル多層プリント基板の製造方法において、フルアディティブ法による回路層の製造方法を示す断面図である。
【００７６】
図１０ａに示すように、フルアディティブ法による回路層の製造方法は、まずベース基板として使用される絶縁性樹脂１０２１を用意する。
【００７７】
図１０ｂに示すように、絶縁性樹脂１０２１上に感光性レジスト１０２３ａ、１０２３ｂを接着し、露光および現像によりレジストパターンを形成する。
【００７８】
ついで、図１０ｃに示すように、感光性レジスト１０２３ａ、１０２３ｂにより形成された配線パターン上に無電解銅メッキを施して、無電解銅メッキ層１０２４ａ、１０２４ｂを形成する。
【００７９】
図１０ｄに示すように、感光性レジスト１０２３ａ、１０２３ｂを除去し、ベース基板１０２１の下側無電解銅メッキ層１０２４ｂに、ビアポスト１０３０を形成するための感光性レジスト１０２５を積層し、露光および現像により配線パターンを形成して、ビアポスト１０３０が形成できるようにする。
【００８０】
図１０ｅに示すように、感光性レジスト１０２５の配線パターンにビアポスト１０３０を形成するため、Ｃｕ、Ａｇ、Ａｕなどの電解メッキを施して支持部１０２６を形成し、Ｓｎなどの電解メッキを施して接続部１０２７を形成する。
【００８１】
図１０ｆに示すように、ビアポスト１０３０を形成するための配線パターンが形成された感光性レジスト１０２５を除去する。
【００８２】
図１０ａ〜図１０ｆは、本発明の第２実施形態に係るパラレル多層プリント基板の下側外層を形成する方法について説明したが、上側外層を形成する方法にも本発明を同様に適用することができる。
【００８３】
図７ａ〜図７ｃは、本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、接続層の製造方法を示しているが、この接続層の製造方法は、本発明の第２実施形態に係るパラレル多層プリント基板の製造方法にも適用することができる。
【００８４】
図１１は、本発明の第２実施形態に係るパラレル多層プリント基板の製造方法において、回路層と接続層が交互に配置された状態を示し、図１２は、図１１に示すように配置された基板を圧着して完成させた本発明の第２実施形態に係るプリント基板を示す断面図である。
【００８５】
図１１に示すように、図１０ａ〜図１０ｇに示すような方法により製造された外層１０２０、１０２０’と、図７ａ〜図７ｃに示すような方法により製造された内層１０１０とを配置する。
【００８６】
配置された層を、ターゲット方式またはピン方式により、外層１０２０、１０２０’のビアポスト１０３０、１０３０’および内層１０１０のスルーホールが正確に一致するように整合させる。
【００８７】
その後、図１１に示すように、整合した内層および外層を圧縮プレスで圧着すると、図１２に示すような多層プリント基板が得られる。
【００８８】
ここでは、外層１０２０、１０２０’にビアホールがない構造について説明したが、ビアホールがある構造にも同様に本発明を適用することができる。
【００８９】
そして、本発明の第３実施形態に係るプリント基板の製造方法が第１実施例および第２実施例と異なる点は、ビアポストの形成に際して、支持部と接続部の２層構造でなく単層構造で形成することであり、当業者であれば、本発明の明細書を参照すると容易に実施することができる。
【００９０】
また、本発明の回路層の形成は、セミアディティブ法またはフルアディティブ法による場合のみを詳細に説明したが、そのほかにサブトラクティブ法によっても可能である。
【００９１】
以上説明したものは、本発明によるビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法の一実施形態に過ぎないもので、本発明は、上述の実施例に限定されない。本発明が属する当該技術分野の通常の知識を有する者であれば、本発明の特許請求の範囲により定義される本発明の範囲から逸脱することなく、多様な変更実施例が可能であろう。
【図面の簡単な説明】
【００９２】
【図１ａ】従来のパラレル多層プリント基板の製造方法において、回路層の製造方法を示す断面図である。
【図１ｂ】従来のパラレル多層プリント基板の製造方法において、回路層の製造方法を示す断面図である。
【図１ｃ】従来のパラレル多層プリント基板の製造方法において、回路層の製造方法を示す断面図である。
【図１ｄ】従来のパラレル多層プリント基板の製造方法において、回路層の製造方法を示す断面図である。
【図２ａ】従来のパラレル多層プリント基板の製造方法において、接続層の製造方法を示す断面図である。
【図２ｂ】従来のパラレル多層プリント基板の製造方法において、接続層の製造方法を示す断面図である。
【図２ｃ】従来のパラレル多層プリント基板の製造方法において、接続層の製造方法を示す断面図である。
【図２ｄ】従来のパラレル多層プリント基板の製造方法において、接続層の製造方法を示す断面図である。
【図３】従来のパラレル多層プリント基板の製造方法において、回路層と接続層が交互に配置された状態を示す断面図である。
【図４】図３に示すように配置された基板を圧着して完成させたパラレル多層プリント基板を示す断面図である。
【図５ａ】本発明の第１実施形態に係るパラレル多層プリント基板の断面図である。
【図５ｂ】本発明の第２実施形態に係るパラレル多層プリント基板の断面図である。
【図５ｃ】本発明の第３実施形態に係るパラレル多層プリント基板の断面図である。
【図６ａ】本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、セミアディティブ法による回路層の製造方法を示す断面図である。
【図６ｂ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｃ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｄ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｅ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｆ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｇ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図６ｈ】本発明の第１実施形態に係る回路層の製造方法を示す断面図である。
【図７ａ】本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、接続層の製造方法を示す図である。
【図７ｂ】本発明の第１実施形態に係る接続層の製造方法を示す断面図である。
【図７ｃ】本発明の第１実施形態に係る接続層の製造方法を示す断面図である。
【図８】本発明の第１実施形態に係るパラレル多層プリント基板の製造方法において、回路層と接続層が交互に配置された状態を示す断面図である。
【図９】図８に示すように配置された基板を圧着して完成させた本発明の第１実施形態に係るプリント基板を示す断面図である。
【図１０ａ】本発明の第２実施形態に係るパラレル多層プリント基板の製造方法において、フルアディティブ法による回路層の製造方法を示す断面図である。
【図１０ｂ】本発明の第２実施形態に係る回路層の製造方法を示す断面図である。
【図１０ｃ】本発明の第２実施形態に係る回路層の製造方法を示す断面図である。
【図１０ｄ】本発明の第２実施形態に係る回路層の製造方法を示す断面図である。
【図１０ｅ】本発明の第２実施形態に係る回路層の製造方法を示す断面図である。
【図１０ｆ】本発明の第２実施形態に係る回路層の製造方法を示す断面図である。
【図１１】本発明の第２実施形態に係るパラレル多層プリント基板の製造方法において、回路層と接続層が交互に配置された状態を示す断面図である。
【図１２】図１１に示すように配置された基板を圧着して完成させた本発明の第２実施形態に係るプリント基板を示す断面図である。
【符号の説明】
【００９３】
１０１０    内層
１０２０、１０２０’    外層
１０２１、１０２１’    絶縁層
１０２２ａ、１０２２ａ’、１０２２ｂ、１０２２ｂ’、１０２４ａ、１０２４ａ’、１０２４ｂ、１０２４ｂ’    回路層
１０３０、１０３０’    ビアポスト
１０２６、１０２６’    支持部
１０２７、１０２７’    接続部
１０２３ａ、１０２３ｂ、１０２５    感光性レジスト
【図１ａ】
2006165496.tif 000003
【図１ｂ】
2006165496.tif 000004
【図１ｃ】
2006165496.tif 000005
【図１ｄ】
2006165496.tif 000006
【図２ａ】
2006165496.tif 000007
【図２ｂ】
2006165496.tif 000008
【図２ｃ】
2006165496.tif 000009
【図２ｄ】
2006165496.tif 000010
【図３】
2006165496.tif 000011
【図４】
2006165496.tif 000012
【図５ａ】
2006165496.tif 000013
【図５ｂ】
2006165496.tif 000014
【図５ｃ】
2006165496.tif 000015
【図６ａ】
2006165496.tif 000016
【図６ｂ】
2006165496.tif 000017
【図６ｃ】
2006165496.tif 000018
【図６ｄ】
2006165496.tif 000019
【図６ｅ】
2006165496.tif 000020
【図６ｆ】
2006165496.tif 000021
【図６ｇ】
2006165496.tif 000022
【図６ｈ】
2006165496.tif 000023
【図７ａ】
2006165496.tif 000024
【図７ｂ】
2006165496.tif 000025
【図７ｃ】
2006165496.tif 000026
【図８】
2006165496.tif 000027
【図９】
2006165496.tif 000028
【図１０ａ】
2006165496.tif 000029
【図１０ｂ】
2006165496.tif 000030
【図１０ｃ】
2006165496.tif 000031
【図１０ｄ】
2006165496.tif 000032
【図１０ｅ】
2006165496.tif 000033
【図１０ｆ】
2006165496.tif 000034
【図１１】
2006165496.tif 000035
【図１２】
2006165496.tif 000036