(57)【要約】【課題】相変化記憶セル及びその製造方法を提供する。【解決手段】相変化記憶セルは半導体基板上に形成された下部層間絶縁膜及び前記下部層間絶縁膜を貫通する下部導電性プラグを具備する。前記下部導電性プラグは前記下部層間絶縁膜上に提供された相変化物質パターンと接触する。前記相変化物質パターン及び前記下部層間絶縁膜は上部層間絶縁膜で覆われている。前記相変化物質パターンは前記上部層間絶縁膜を貫通するプレートラインコンタクトホール内の導電膜パターンと直接接触する。前記相変化記憶セルの製造方法も提供される。【選択図】図２Ａ
2006165560.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成した下部層間絶縁膜と、
前記下部層間絶縁膜を貫通する下部導電性プラグと、
前記下部層間絶縁膜上に提供されて前記下部導電性プラグと接触する相変化物質パターンと、
前記相変化物質パターン及び前記下部層間絶縁膜を覆う上部層間絶縁膜と、
前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと直接接触する導電膜パターンと、
を含むことを特徴とする相変化記憶セル。
【請求項２】
前記下部導電性プラグは、前記相変化物質パターンより小さい幅を有することを特徴とする請求項１記載の相変化記憶セル。
【請求項３】
前記導電膜パターンの側壁と前記プレートラインコンタクトホールの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項１記載の相変化記憶セル。
【請求項４】
前記相変化物質パターンの上部面と前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記導電膜パターンは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項１記載の相変化記憶セル。
【請求項５】
前記ハードマスクパターンは、シリコン酸化膜、シリコン窒化膜及び絶縁性金属酸化膜からなる一群のうち、少なくとも一つを含むことを特徴とする請求項４記載の相変化記憶セル。
【請求項６】
前記下部導電性プラグの垂直中心軸は、前記導電膜パターンの垂直中心軸から離隔されたことを特徴とする請求項１記載の相変化記憶セル。
【請求項７】
半導体基板の所定領域に形成されて活性領域を画定する素子分離膜と、
前記活性領域に形成されたスイッチング素子と、
前記スイッチング素子を有する半導体基板上に形成された下部層間絶縁膜と、
前記下部層間絶縁膜を貫通して前記スイッチング素子に電気的に接続された下部導電性プラグと、
前記下部層間絶縁膜上に提供されて前記下部導電性プラグと直接接触する相変化物質パターンと、
前記相変化物質パターン及び前記下部層間絶縁膜を覆う上部層間絶縁膜と、
前記上部層間絶縁膜上に配置されて前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと接触するプレートラインと、
を含むことを特徴とする相変化記憶セル。
【請求項８】
前記プレートラインコンタクトホール内の前記プレートラインと前記プレートラインコンタクトホールの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項７記載の相変化記憶セル。
【請求項９】
前記相変化物質パターンの上部面と前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記プレートラインは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項７記載の相変化記憶セル。
【請求項１０】
前記ハードマスクパターンは、シリコン酸化膜、シリコン窒化膜及び絶縁性金属酸化膜からなる一群のうち、少なくとも一つを含むことを特徴とする請求項９記載の相変化記憶セル。
【請求項１１】
前記上部層間絶縁膜を貫通する前記プレートラインコンタクトホールを埋めて、前記相変化物質パターンと直接接触する上部導電性プラグをさらに含むことを特徴とする請求項７記載の相変化記憶セル。
【請求項１２】
前記プレートラインコンタクトホールの側壁と前記上部導電性プラグの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項１１記載の相変化記憶セル。
【請求項１３】
前記相変化物質パターンの上部面と前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記上部導電性プラグは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項１１記載の相変化記憶セル。
【請求項１４】
前記上部導電性プラグは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）であることを特徴とする請求項１１記載の相変化記憶セル。
【請求項１５】
半導体基板上に形成された下部層間絶縁膜と、
前記下部層間絶縁膜を貫通する下部導電性プラグと、
前記下部層間絶縁膜上に提供されて前記下部導電性プラグと接触する下部電極と、
前記下部電極及び前記下部層間絶縁膜を覆うモールド膜と、
前記モールド膜上に形成されて前記モールド膜を貫通する相変化物質コンタクトホールを介して前記下部電極に接触する相変化物質パターンと、
前記相変化物質パターンを有する半導体基板上に形成された上部層間絶縁膜と、
前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと直接接触する導電膜パターンと、
を含むことを特徴とする相変化記憶セル。
【請求項１６】
前記導電膜パターンの側壁と前記プレートラインコンタクトホールの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項１５記載の相変化記憶セル。
【請求項１７】
前記相変化物質パターンと前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記導電膜パターンは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項１５記載の相変化記憶セル。
【請求項１８】
半導体基板の所定領域に形成されて活性領域を画定する素子分離膜と、
前記活性領域に形成されたスイッチング素子と、
前記スイッチング素子を有する半導体基板上に形成された下部層間絶縁膜と、
前記下部層間絶縁膜を貫通して前記スイッチング素子に電気的に接続された下部導電性プラグと、
前記下部層間絶縁膜上に提供されて前記下部導電性プラグと接触する下部電極と、
前記下部電極及び前記下部層間絶縁膜を覆うモールド膜と、
前記モールド膜上に形成されて前記モールド膜を貫通する相変化物質コンタクトホールを介して前記下部電極に接触する相変化物質パターンと、
前記相変化物質パターンを有する半導体基板上に形成された上部層間絶縁膜と、
前記上部層間絶縁膜上に配置されて前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと接触するプレートラインと、
を含むことを特徴とする相変化記憶セル。
【請求項１９】
前記プレートラインコンタクトホール内の前記プレートラインと前記プレートラインコンタクトホールの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項１８記載の相変化記憶セル。
【請求項２０】
前記相変化物質パターンと前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記プレートラインは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項１８記載の相変化記憶セル。
【請求項２１】
前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを埋めて、前記相変化物質パターンと直接接触する上部導電性プラグをさらに含むことを特徴とする請求項１８記載の相変化記憶セル。
【請求項２２】
前記プレートラインコンタクトホールの側壁と前記上部導電性プラグの側壁との間に介在された絶縁性コンタクトスペーサをさらに含むことを特徴とする請求項２１記載の相変化記憶セル。
【請求項２３】
前記相変化物質パターンと前記上部層間絶縁膜との間のハードマスクパターンをさらに含み、前記上部導電性プラグは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通することを特徴とする請求項２１記載の相変化記憶セル。
【請求項２４】
前記上部導電性プラグは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）であることを特徴とする請求項２１記載の相変化記憶セル。
【請求項２５】
半導体基板上に下部層間絶縁膜を形成する段階と、
前記下部層間絶縁膜を貫通する下部導電性プラグを形成する段階と、
前記下部層間絶縁膜上に前記下部導電性プラグと接触する相変化物質パターンを形成する段階と、
前記相変化物質パターン及び前記下部層間絶縁膜を覆う上部層間絶縁膜を形成する段階と、
前記上部層間絶縁膜をパターニングして前記相変化物質パターンの一部を露出させるプレートラインコンタクトホールを形成する段階と、
前記プレートラインコンタクトホールを介して前記露出した相変化物質パターンと直接接触する導電膜パターンを形成する段階と、
を含むことを特徴とする相変化記憶セルの製造方法。
【請求項２６】
前記下部層間絶縁膜を形成する前に、前記半導体基板の所定領域に素子分離膜を形成して活性領域を画定し、
前記活性領域にスイッチング素子を形成する段階をさらに含み、前記下部導電性プラグは前記スイッチング素子に電気的に接続されるように形成することを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項２７】
前記上部層間絶縁膜を形成する前に、前記相変化物質パターン上に前記相変化物質パターンと自己整列されたハードマスクパターンを形成する段階をさらに含み、前記プレートラインコンタクトホールは前記上部層間絶縁膜とともに前記ハードマスクパターンを貫通するように形成することを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項２８】
前記プレートラインコンタクトホールの側壁上に絶縁性コンタクトスペーサを形成する段階をさらに含むことを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項２９】
前記導電膜パターンを形成する段階は、
前記プレートラインコンタクトホールを埋めて、前記上部層間絶縁膜を覆うプレート膜を形成する段階と、
前記プレート膜をパターニングして前記プレートラインコンタクトホールを覆うプレートラインを形成する段階と、
を含むことを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項３０】
前記導電膜パターンを形成する段階は、
前記プレートラインコンタクトホールを埋めて、前記露出した相変化物質パターンと直接接触する上部導電性プラグを形成する段階と、
前記上部導電性プラグ及び前記上部層間絶縁膜を覆うプレート膜を形成する段階と、
前記プレート膜をパターニングして前記上部導電性プラグと電気的に接続されたプレートラインを形成する段階と、
を含むことを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項３１】
前記上部導電性プラグは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）で形成することを特徴とする請求項３０記載の相変化記憶セルの製造方法。
【請求項３２】
前記上部層間絶縁膜がシリコン酸化膜に形成する場合、前記プレートラインコンタクトホールはＣｘＨｙＦｚ系列の第１メインエッチングガス及びフッ化炭素（ＣｖＦｗ）系列の第２メインエッチングガスをメインエッチングガスとして用いて前記上部層間絶縁膜をエッチングすることによって形成されることを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項３３】
前記プレートラインコンタクトホールは、前記下部導電性プラグの垂直中心軸から離隔された垂直中心軸を有するように形成されることを特徴とする請求項２５記載の相変化記憶セルの製造方法。
【請求項３４】
半導体基板上に下部層間絶縁膜を形成する段階と、
前記下部層間絶縁膜を貫通する下部導電性プラグを形成する段階と、
前記下部層間絶縁膜上に前記下部導電性プラグと接触する下部電極を形成する段階と、
前記下部電極及び前記下部層間絶縁膜を覆うモールド膜を形成する段階と、
前記モールド膜をパターニングして前記下部電極を露出させる相変化物質コンタクトホールを形成する段階と、
前記モールド膜上に相変化物質パターンを形成し、前記相変化物質パターンは前記相変化物質コンタクトホールを介して前記下部電極に接触するように形成する段階と、
前記相変化物質パターンを有する半導体基板上に上部層間絶縁膜を形成する段階と、
前記上部層間絶縁膜をパターニングして前記相変化物質パターンを露出させるプレートラインコンタクトホールを形成する段階と、
前記プレートラインコンタクトホールを介して前記露出した相変化物質パターンと直接接触する導電膜パターンを形成する段階と、
を含むことを特徴とする相変化記憶セルの製造方法。
【請求項３５】
前記上部層間絶縁膜を形成する前に、前記相変化物質パターン上に前記相変化物質パターンと自己整列されたハードマスクパターンを形成する段階をさらに含み、前記プレートラインコンタクトホールは前記上部層間絶縁膜とともに前記ハードマスクパターンを貫通するように形成することを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項３６】
前記プレートラインコンタクトホールの側壁上に絶縁性コンタクトスペーサを形成する段階をさらに含むことを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項３７】
前記絶縁性コンタクトスペーサは、シリコン窒化膜またはシリコン酸窒化膜で形成することを特徴とする請求項３６記載の相変化記憶セルの製造方法。
【請求項３８】
前記導電膜パターンを形成する段階は、
前記プレートラインコンタクトホールを埋めて前記上部層間絶縁膜を覆うプレート膜を形成する段階と、
前記プレート膜をパターニングして前記プレートラインコンタクトホールを覆うプレートラインを形成する段階と、
を含むことを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項３９】
前記導電膜パターンを形成する段階は、
前記プレートラインコンタクトホールを埋めて前記露出した相変化物質パターンと直接接触する上部導電性プラグを形成する段階と、
前記上部導電性プラグ及び前記上部層間絶縁膜を覆うプレート膜を形成する段階と、
前記プレート膜をパターニングして前記上部導電性プラグと電気的に接続されたプレートラインを形成する段階と、
を含むことを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項４０】
前記上部導電性プラグは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）で形成することを特徴とする請求項３９記載の相変化記憶セルの製造方法。
【請求項４１】
前記上部層間絶縁膜がシリコン酸化膜として形成する場合、前記プレートラインコンタクトホールはＣｘＨｙＦｚ系列の第１メインエッチングガス及びフッ化炭素（ＣｖＦｗ）系列の第２メインエッチングガスをメインエッチングガスとして用いて前記上部層間絶縁膜をエッチングすることによって形成されることを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項４２】
前記相変化物質コンタクトホールは、前記下部導電性プラグの垂直中心軸から離隔された垂直中心軸を有するように形成されることを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【請求項４３】
前記プレートラインコンタクトホールは、前記相変化物質コンタクトホールの垂直中心軸から離隔された垂直中心軸を有するように形成されることを特徴とする請求項３４記載の相変化記憶セルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関し、特に相変化記憶セル及びその製造方法に関するものである。
【背景技術】
【０００２】
不揮発性記憶素子は、それらの電源が遮断されてもその内部に保存されたデータが消滅しない特徴を有する。これによって、前記不揮発性記憶素子はコンピュータ、移動通信端末（ｍｏｂｉｌｅ  ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍ）及びメモリカードなどに広く採用されている。
【０００３】
前記不揮発性記憶素子としてフラッシュメモリ素子が広く用いられている。前記フラッシュメモリ素子は積層ゲート構造（ｓｔａｃｋｅｄ  ｇａｔｅ  ｓｔｒｕｃｔｕｒｅ）を有するメモリセルを主に採用している。前記積層ゲート構造はチャンネル領域上に順に積層されたトンネル酸化膜、浮遊ゲート、ゲート層間絶縁膜（ｉｎｔｅｒ−ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）及び制御ゲート電極を含む。前記フラッシュメモリセルの信頼性及びプログラム効率を向上させるためには前記トンネル酸化膜の膜質を改善しなければならないし、セルのカップリング比（ｃｏｕｐｌｉｎｇ ｒａｔｉｏ）を増加しなければならない。
【０００４】
前記フラッシュメモリ素子の代りに新しい不揮発性記憶素子、例えば相変化記憶素子が最近提案されている。前記相変化記憶素子の単位セルは、スイッチング素子及び前記スイッチング素子に直列に接続されたデータ保存要素（ｄａｔａ  ｓｔｏｒａｇｅ  ｅｌｅｍｅｎｔ）を含む。前記データ保存要素は、前記スイッチング素子に電気的に接続された下部電極、前記下部電極上の相変化物質パターン及び前記相変化物質パターン上の上部電極を具備する。一般的に、前記下部電極はヒータとして作用する。前記スイッチング素子及び前記下部電極を介して書込み電流が流れる場合に、前記相変化物質パターンと前記下部電極との間の界面からジュール熱（ｊｏｕｌｅ  ｈｅａｔ）が生成される。このようなジュール熱は前記相変化物質パターンを非晶質状態（ａｍｏｒｐｈｏｕｓ  ｓｔａｔｅ）または結晶質状態（ｃｒｙｓｔａｌｌｉｎｅ  ｓｔａｔｅ）に変換させる。
【０００５】
図１は、従来の相変化記憶セルの一部を示す断面図である。
【０００６】
図１を参照すると、半導体基板１上に下部層間絶縁膜３が提供される。前記半導体基板１は、前記下部層間絶縁膜３を貫通するコンタクトプラグ５と電気的に接続される。前記コンタクトプラグ５は、下部電極の役目をする。前記層間絶縁膜上に前記下部電極５を覆う相変化物質パターン７が積層されて、前記相変化物質パターン７の上部面は上部電極９と接触する。前記上部電極９は前記相変化物質パターン７と自己整列されて前記相変化物質パターンと同一幅を有する。
【０００７】
前記相変化物質パターン７は、ＧｅＳｂＴｅ膜（以下、“ＧＳＴ膜”と称する。）のようなカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）物質膜が広く用いられる。前記ＧＳＴ膜はポリシリコン膜のような導電性の物質膜と容易に反応する性質を有する。例えば、前記ＧＳＴ膜がポリシリコン膜と直接接触すると、前記ポリシリコン膜内のシリコン原子がＧＳＴ膜内に浸透して前記ＧＳＴ膜の抵抗を増加させる。その結果、前記ＧＳＴ膜の固有の特性が低下することがある。よって、前記相変化物質パターン７と直接接触する前記下部電極５及び上部電極９は、前記相変化物質パターン７と反応しない安定した導電膜として形成される。例えば、チタン窒化膜のような金属窒化膜が前記下部電極５及び上部電極９を形成するのに広く用いられる。
【０００８】
前記上部電極９を有する基板の全面は上部層間絶縁膜１１で覆われる。前記上部層間絶縁膜１１上にプレートライン１３が提供されて、前記プレートライン１３は前記上部層間絶縁膜１１を貫通するプレートラインコンタクトホール１１ａを介して前記上部電極９に電気的に接続される。
【０００９】
前記相変化物質パターン７を有する相変化記憶セル内に必要とする情報を保存させるためには前記上部電極９、相変化物質パターン７及び下部電極５を介して流れる書込み電流（ＩＷ）を加えなければならない。前記書込み電流（ＩＷ）の量によって前記下部電極５と接触する前記相変化物質パターン７の一部７ａが結晶質状態または非晶質状態に変換する。前記プレートラインコンタクトホール１１ａの幅は、一般的に前記上部電極９の幅よりも小さいことがある。それにもかかわらず、前記書込み電流（ＩＷ）は、図１で示すように前記上部電極９の全体領域にかけて均等に流れる。これは、前記上部電極９が前記相変化物質パターン７よりも低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）を有するためである。これによって、前記相変化物質パターン７のバルク領域内での書込み電流の密度は前記下部電極５と前記相変化物質パターン７との間の界面での書込み電流密度よりも低い。すなわち、前記相変化物質パターン７のバルク領域内での相変移効率を向上させるのに限界がある。
【００１０】
一方、また他の従来の相変化記憶セルが特許文献１に“相変化物質を有する記憶セルの形成のために自己整列された抵抗性プラグ”という題目でウー（Ｗｕ）によって開示されている。ウー（Ｗｕ）によれば、相変化物質膜の下部及び上部にそれぞれ第１及び第２高抵抗物質膜が提供されて、前記第１及び第２高抵抗物質膜内にそれぞれが互いに自己整列された第１及び第２低抵抗プラグが提供される。前記高抵抗物質膜は多結晶シリコン膜または非晶質シリコン膜で形成されて、前記自己整列された低抵抗プラグはイオン注入技術を用いて前記高抵抗物質膜内に不純物を注入することによって形成される。結果的に、ウー（Ｗｕ）などによる相変化記憶セルの相変化物質膜はシリコン膜と直接接触する。よって、前記相変化物質膜と前記シリコン膜との間の界面特性が不安定となる。
【特許文献１】米国特許第６、５４５、９０３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が解決しようする技術的課題は、相変移効率を極大化するのに適した相変化記憶セルを提供することにある。
【００１２】
本発明が解決しようする他の技術的課題は、相変移効率を極大化することができる相変化記憶セルの製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の一様態によると、相変化記憶セルを提供する。前記相変化記憶セルは半導体基板上に形成された下部層間絶縁膜及び前記下部層間絶縁膜を貫通する下部導電性プラグを含む。前記下部層間絶縁膜上に相変化物質パターンが提供される。前記相変化物質パターンは前記下部導電性プラグと接触する。前記相変化物質パターン及び前記下部層間絶縁膜は上部層間絶縁膜で覆われる。前記相変化物質パターンは前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して導電膜パターンと直接接触する。
【００１４】
本発明のいくつかの実施例において、前記下部導電性プラグは前記相変化物質パターンよりも小さい幅を有することができる。
【００１５】
他の実施例において、前記導電膜パターンの側壁と前記プレートラインコンタクトホールの側壁との間に絶縁性コンタクトスペーサが介在することができる。
【００１６】
また他の実施例において、前記相変化物質パターンの上部面と前記上部層間絶縁膜との間にハードマスクパターンが介在することができる。この場合、前記導電膜パターンは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通する。前記ハードマスクパターンはシリコン酸化膜、シリコン窒化膜及び絶縁性金属酸化膜からなる群のうち、少なくとも一つを含むことができる。
【００１７】
また他の実施例において、前記下部導電性プラグの垂直中心軸（ｖｅｒｔｉｃａｌ  ｃｅｎｔｅｒ  ａｘｉｓ）は前記導電膜パターンの垂直中心軸から離隔することができる。
【００１８】
本発明の他の様態によると、前記相変化記憶セルは半導体基板の所定領域に形成されて活性領域を画定する素子分離膜及び前記活性領域に形成されたスイッチング素子を含む。前記スイッチング素子を有する半導体基板上に下部層間絶縁膜が提供される。前記スイッチング素子は前記下部層間絶縁膜を貫通する下部導電性プラグに電気的に接続される。前記下部層間絶縁膜上に相変化物質パターンが提供される。前記相変化物質パターンは前記下部導電性プラグと接触する。前記相変化物質パターン及び前記下部層間絶縁膜は上部層間絶縁膜で覆われる。前記上部層間絶縁膜上にプレートラインが配置される。前記プレートラインは前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと接触する。
【００１９】
本発明のいくつかの実施例において、前記相変化物質パターンは前記上部層間絶縁膜を貫通する前記プレートラインコンタクトホールを埋め込む上部導電性プラグと直接接触することができる。この場合、前記プレートラインは前記上部導電性プラグに電気的に接続することができる。
【００２０】
本発明の他の様態によると、前記相変化記憶セルは半導体基板上に形成された下部層間絶縁膜及び前記下部層間絶縁膜を貫通する下部導電性プラグを含む。前記下部層間絶縁膜上に下部電極が提供される。前記下部電極は前記下部導電性プラグと接触する。前記下部電極及び前記下部層間絶縁膜はモールド膜で覆われる。前記モールド膜上に相変化物質パターンが提供される。前記相変化物質パターンは前記モールド膜を貫通する相変化物質コンタクトホールを介して前記下部電極に接触する。前記相変化物質パターンを有する半導体基板上に上部層間絶縁膜が提供される。前記相変化物質パターンは前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して導電膜パターンと直接接触する。
【００２１】
本発明のいくつかの実施例において、前記導電膜パターンの側壁と前記プレートラインコンタクトホールの側壁との間に絶縁性コンタクトスペーサが介在することができる。
【００２２】
他の実施例において、前記相変化物質パターンと前記上部層間絶縁膜との間にハードマスクパターンが介在することができる。この場合、前記導電膜パターンは前記上部層間絶縁膜及び前記ハードマスクパターンを貫通する。
【００２３】
本発明の他の様態によると、前記相変化記憶セルは半導体基板の所定領域に形成されて活性領域を画定する素子分離膜及び前記活性領域に形成されたスイッチング素子を含む。前記スイッチング素子を有する半導体基板上に下部層間絶縁膜が提供される。前記スイッチング素子は前記下部層間絶縁膜を貫通する下部導電性プラグに電気的に接続される。前記下部層間絶縁膜上に下部電極が提供される。前記下部電極は前記下部導電性プラグと接触する。前記下部電極及び前記下部層間絶縁膜はモールド膜で覆われる。前記モールド膜上に相変化物質パターンが提供される。前記相変化物質パターンは前記モールド膜を貫通する相変化物質コンタクトホールを介して前記下部電極に接触する。前記相変化物質パターンを有する半導体基板上に上部層間絶縁膜が提供される。前記上部層間絶縁膜上にプレートラインが配置されて、前記プレートラインは前記上部層間絶縁膜を貫通するプレートラインコンタクトホールを介して前記相変化物質パターンと接触する。
【００２４】
本発明のいくつかの実施例において、前記相変化物質パターンは前記上部層間絶縁膜を貫通する前記プレートラインコンタクトホールを埋め込む上部導電性プラグと直接接触することができる。この場合、前記プレートラインは前記上部導電性プラグに電気的に接続することができる。
【００２５】
本発明のまた他の様態によると、相変化記憶セルの製造方法が提供される。この方法は半導体基板上に下部層間絶縁膜を形成する段階と前記下部層間絶縁膜を貫通する下部導電性プラグを形成する段階を含む。前記下部層間絶縁膜上に相変化物質パターンを形成する。前記相変化物質パターンは前記下部導電性プラグと接触するように形成される。前記相変化物質パターン及び前記下部層間絶縁膜上に上部層間絶縁膜を形成する。前記上部層間絶縁膜をパターニングして前記相変化物質パターンの一部を露出させるプレートラインコンタクトホールを形成する。前記プレートラインコンタクトホールを介して前記露出した相変化物質パターンと直接接触する導電膜パターンを形成する。
【００２６】
本発明のいくつかの実施例において、前記下部層間絶縁膜を形成する前に前記半導体基板の所定領域に素子分離膜を形成して活性領域を画定することができ、前記活性領域にスイッチング素子を形成することができる。前記下部導電性プラグは前記スイッチング素子に電気的に接続されるように形成することができる。
【００２７】
他の実施例において、前記上部層間絶縁膜を形成する前に、前記相変化物質パターン上に前記相変化物質パターンと自己整列されたハードマスクパターンを形成することができる。この場合、前記プレートラインコンタクトホールは前記上部層間絶縁膜とともに前記ハードマスクパターンを貫通するように形成することができる。
【００２８】
また他の実施例において、前記プレートラインコンタクトホールの側壁上に絶縁性コンタクトスペーサを形成することができる。
【００２９】
また他の実施例において、前記導電膜パターンを形成する段階は、前記プレートラインコンタクトホールを埋めて前記上部層間絶縁膜を覆うプレート膜を形成する段階と、前記プレート膜をパターニングして前記プレートラインコンタクトホールを覆うプレートラインを形成する段階と、を含むことができる。
【００３０】
また他の実施例において、前記導電膜パターンを形成する段階は、前記プレートラインコンタクトホールを埋めて前記露出した相変化物質パターンと直接接触する上部導電性プラグを形成する段階と、前記上部導電性プラグ及び前記上部層間絶縁膜を覆うプレート膜を形成する段階と、前記プレート膜をパターニングして前記上部導電性プラグと電気的に接続されたプレートラインを形成する段階と、を含むことができる。
【００３１】
また他の実施例において、前記上部層間絶縁膜がシリコン酸化膜に形成される場合に、前記プレートラインコンタクトホールはＣｘＨｙＦｚ系列の第１メインエッチングガス及びフッ化炭素（ｃａｒｂｏｎ  ｆｌｕｏｒｉｄｅ；ＣｖＦｗ）系列の第２メインエッチングガスをメインエッチングガスとして用いて前記上部層間絶縁膜をエッチングすることによって形成することができる。
【００３２】
また他の実施例において、前記プレートラインコンタクトホールは前記下部導電性プラグの垂直中心軸から離隔された垂直中心軸を有するように形成することができる。
【００３３】
本発明の他の様態によると、前記相変化記憶セルを製造する方法は、半導体基板上に下部層間絶縁膜を形成する段階と、前記下部層間絶縁膜を貫通する下部導電性プラグを形成する段階と、を含む。前記下部層間絶縁膜上に前記下部導電性プラグと接触する下部電極を形成する。前記下部電極及び前記下部層間絶縁膜上にモールド膜を形成する。前記モールド膜をパターニングして前記下部電極を露出させる相変化物質コンタクトホールを形成する。前記モールド膜上に相変化物質パターンを形成する。前記相変化物質パターンは前記相変化物質コンタクトホールを介して前記上部電極に接触するように形成する。前記相変化物質パターンを有する半導体基板上に上部層間絶縁膜を形成する。前記上部層間絶縁膜をパターニングして前記相変化物質パターンを露出させるプレートラインコンタクトホールを形成する。前記プレートラインコンタクトホールを介して前記露出した相変化物質パターンと直接接触する導電膜パターンを形成する。
【００３４】
本発明のいくつかの実施例において、前記上部層間絶縁膜を形成する前に、前記相変化物質パターン上に前記相変化物質パターンと自己整列されたハードマスクパターンを形成することができる。この場合、前記プレートラインコンタクトホールは前記上部層間絶縁膜とともに前記ハードマスクパターンを貫通するように形成することができる。
【００３５】
他の実施例において、前記プレートラインコンタクトホールの側壁上に絶縁性コンタクトスペーサを形成することができる。前記絶縁性コンタクトスペーサはシリコン窒化膜またはシリコン酸窒化膜で形成することができる。
【００３６】
また他の実施例において、前記導電膜パターンを形成することは、前記プレートラインコンタクトホールを埋めて前記上部層間絶縁膜を覆うプレート膜を形成する段階と、前記プレート膜をパターニングして前記プレートラインコンタクトホールを覆うプレートラインを形成する段階と、を含むことができる。
【００３７】
また他の実施例において、前記導電膜パターンを形成することは、前記プレートラインコンタクトホールを埋めて前記露出した相変化物質パターンと直接接触する上部導電性プラグを形成する段階と、前記上部導電性プラグ及び前記上部層間絶縁膜を覆うプレート膜を形成する段階と、前記プレート膜をパターニングして前記上部導電性プラグと電気的に接続されたプレートラインを形成する段階と、を含むことができる。
【００３８】
また他の実施例において、前記上部層間絶縁膜がシリコン酸化膜に形成される場合、前記プレートラインコンタクトホールは、ＣｘＨｙＦｚ系列の第１メインエッチングガス及びフッ化炭素（ｃａｒｂｏｎ  ｆｌｕｏｒｉｄｅ；ＣｖＦｗ）系列の第２メインエッチングガスをメインエッチングガスとして用いて前記上部層間絶縁膜をエッチングすることによって形成することができる。
【００３９】
また他の実施例において、前記相変化物質コンタクトホールは、前記下部導電性プラグの垂直中心軸から離隔された垂直中心軸を有するように形成することができる。
【００４０】
また他の実施例において、前記プレートラインコンタクトホールは、前記相変化物質コンタクトホールの垂直中心軸から離隔された垂直中心軸を有するように形成することができる。
【発明の効果】
【００４１】
本発明によると、相変化物質パターンが上部電極の介入なしに上部層間絶縁膜を貫通する上部導電性プラグまたはプレートラインと直接接触する。これによって、前記相変化物質パターンのバルク領域を介して流れる書込み電流の密度を増加させることができる。すなわち、相変化記憶セルの書込み効率を改善させることができる。
【発明を実施するための最良の形態】
【００４２】
以下、添付した図面を参照しながら本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝達するために提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同一の構成要素を示す。
【００４３】
図２Ａは、本発明の実施例による相変化記憶セルを示す垂直断面図で、図２Ｂは本発明の他の実施例による相変化記憶セルを示す垂直断面図である。
【００４４】
図２Ａ及び図２Ｂを参照すると、半導体基板２１の所定領域に素子分離膜２３が提供されて活性領域２３ａを画定する。前記活性領域２３ａの上部を横切るように第１及び第２ワードライン２７ａ、２７ｂが配置される。前記第１及び第２ワードライン２７ａ、２７ｂは、前記活性領域２３ａからゲート絶縁膜２５によって絶縁される。前記第１及び第２ワードライン２７ａ、２７ｂ間の前記活性領域２３ａ内に共通ソース領域２９ｓが提供される。前記第１ワードライン２７ａに隣接して前記共通ソース領域２９ｓの反対側に位置した前記活性領域２３ａ内に第１ドレイン領域２９ｄ’が提供されて、前記第２ワードライン２７ｂに隣接して前記共通ソース領域２９ｓの反対側に位置した前記活性領域２３ａ内に第２ドレイン領域２９ｄ”が提供される。結果的に、前記第１ワードライン２７ａは前記第１ドレイン領域２９ｄ’と共通ソース領域２９ｓとの間のチャンネル領域の上部を横切るように配置されて、前記第２ワードライン２７ｂは前記第２ドレイン領域２９ｄ”と共通ソース領域２９ｓとの間のチャンネル領域の上部を横切るように配置される。前記第１ワードライン２７ａ、共通ソース領域２９ｓ及び第１ドレイン領域２９ｄ’は、第１スイッチング素子、すなわち第１アクセスＭＯＳトランジスタを構成し、前記第２ワードライン２７ｂ、共通ソース領域２９ｓ及び第２ドレイン領域２９ｄ”は、第２スイッチング素子、すなわち第２アクセスＭＯＳトランジスタを構成する。
【００４５】
本発明の他の実施例において、前記第１及び第２スイッチング素子は、それぞれ第１及び第２バイポーラトランジスタとすることができる。この場合、前記第１及び第２ワードライン２７ａ、２７ｂはそれぞれ前記第１バイポーラトランジスタのベース領域及び前記第２バイポーラトランジスタのベース領域に電気的に接続することができる。
【００４６】
前記第１及び第２スイッチング素子を有する基板上に下部層間絶縁膜３８が提供される。前記下部層間絶縁膜３８内にビットライン３５ｓが配置される。前記ビットライン３５ｓは、ソースコンタクトプラグ３３ｓを介して前記共通ソース領域２９ｓに電気的に接続される。前記ビットライン３５ｓは平面的に見た場合、前記ワードライン２７ａ、２７ｂに平行するように配置することができる。これとは違って、前記ビットライン３５ｓは平面的に見た場合、前記ワードライン２７ａ、２７ｂに垂直するように配置することができる。一方、前記第１及び第２スイッチング素子がそれぞれ上述したように第１及び第２バイポーラトランジスタの場合、前記ビットライン３５ｓは前記第１及び第２バイポーラトランジスタのエミッタ領域と電気的に接続することができる。
【００４７】
前記第１ドレイン領域２９ｄ’は前記下部層間絶縁膜３８内の第１ドレインコンタクトプラグ３３ｄ’に電気的に接続することができ、前記第２ドレイン領域２９ｄ”は前記下部層間絶縁膜３８内の第２ドレインコンタクトプラグ３３ｄ”に電気的に接続することができる。前記第１ドレインコンタクトプラグ３３ｄ’の上部面は前記下部層間絶縁膜３８内の第１ドレインパッド３５ｄ’の下部面に接触することができ、前記第２ドレインコンタクトプラグ３３ｄ”の上部面は前記下部層間絶縁膜３８内の第２ドレインパッド３５ｄ”の下部面に接触することができる。さらに、前記第１ドレインパッド３５ｄ’の上部面は前記下部層間絶縁膜３８内の第１下部導電性プラグ３９ａの下部面に接触することができ、前記第２ドレインパッド３５ｄ”の上部面は前記下部層間絶縁膜３８内の第２下部導電性プラグ３９ｂの下部面に接触することができる。前記第１及び第２下部導電性プラグ３９ａ、３９ｂの上部面は前記下部層間絶縁膜３８の上部面と同一レベルを有することができる。
【００４８】
前記第１及び第２スイッチング素子がそれぞれ上述したように第１及び第２バイポーラトランジスタである場合、前記第１及び第２下部導電性プラグ３９ａ、３９ｂはそれぞれ前記第１バイポーラトランジスタのコレクタ領域及び前記第２バイポーラトランジスタのコレクタ領域に電気的に接続することができる。
【００４９】
前記下部層間絶縁膜３８上に第１及び第２相変化物質パターン４１ａ、４１ｂが提供される。前記第１及び第２相変化物質パターン４１ａ、４１ｂ上にそれぞれ第１及び第２ハードマスクパターン４３ａ、４３ｂが追加で積層することができる。この場合、前記第１及び第２ハードマスクパターン４３ａ、４３ｂはそれぞれの前記第１及び第２相変化物質パターン４１ａ、４１ｂと自己整列される。すなわち、前記第１ハードマスクパターン４３ａは前記第１相変化物質パターン４１ａと同一幅を有することができ、前記第２ハードマスクパターン４３ｂは前記第２相変化物質パターン４１ｂと同一幅を有することができる。前記ハードマスクパターン４３ａ、４３ｂは前記相変化物質パターン４１ａ、４１ｂに対してエッチング選択比を有する物質膜とすることができる。例えば、前記ハードマスクパターン４３ａ、４３ｂは、シリコン酸化膜、シリコン窒化膜及び絶縁性金属酸化膜（ｉｎｓｕｌａｔｉｎｇ  ｍｅｔａｌ  ｏｘｉｄｅ  ｌａｙｅｒ）からなる一群のうち、少なくとも一つを含むことができる。前記絶縁性金属酸化膜は、アルミニウム酸化膜またはチタン酸化膜とすることができる。
【００５０】
上述したように本発明実施例によると、前記相変化物質パターン４１ａ、４１ｂ上に従来技術として広く採用される上部電極は提供されない。従来技術で用いられる前記上部電極は、主にチタン窒化膜のような金属窒化膜とすることができる。この場合、前記上部電極と前記相変化物質パターン４１ａ、４１ｂとの間の接着力が弱くて、後続の工程で前記上部電極が浮いてしまうことがある。また他の従来技術によると、前記上部電極と前記相変化物質パターン４１ａ、４１ｂとの間にチタン膜のような接着層が介在されることができる。前記接着層は、前記上部電極と相変化物質パターン４１ａ、４１ｂとの間の接着力を向上させるために提供される。この場合、前記接着層内の金属原子（例えば、チタン原子）が前記相変化物質パターン４１ａ、４１ｂ内に拡散して前記相変化物質パターン４１ａ、４１ｂの特性を低下させることがある。本実施例によると、前記上部電極及び前記接着層を採用しないので前記上部電極の浮遊現象（ｌｉｆｔｉｎｇ  ｐｈｅｎｏｍｅｎｏｎ）または前記接着層内の金属原子の拡散に因る信頼性の低下を防止することができる。
【００５１】
前記第１及び第２相変化物質パターン４１ａ、４１ｂは、それぞれ前記第１及び第２下部導電性プラグ３９ａ、３９ｂと直接接触するように配置される。よって、前記第１及び第２下部導電性プラグ３９ａ、３９ｂは前記相変化物質パターン４１ａ、４１ｂと反応しない導電性物質であることが好ましい。例えば、前記第１及び第２下部導電性プラグ３９ａ、３９ｂは、金属膜、金属窒化膜または金属シリサイド膜とすることができる。さらに詳しくは、前記第１及び第２下部導電性プラグ３９ａ、３９ｂは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）とすることができる。
【００５２】
また、前記下部導電性プラグ３９ａ、３９ｂは前記相変化物質パターン４１ａ、４１ｂよりも小さい幅を有することができる。すなわち、前記下部導電性プラグ３９ａ、３９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は前記相変化物質パターン４１ａ、４１ｂの平面積よりも小さい場合もある。一方、前記下部導電性プラグ３９ａ、３９ｂは前記相変化物質パターン４１ａ、４１ｂと同一幅を有することができる。
【００５３】
一方、前記相変化物質パターン４１ａ、４１ｂはテルリウム（Ｔｅ）及びセレニウム（Ｓｅ）のようなカルコゲナイド元素（ｃｈａｌｃｏｇｅｎｉｄｅ  ｅｌｅｍｅｎｔｓ）のうち、少なくとも一つを含む物質膜とすることができる。例えば、前記相変化物質パターン４１ａ、４１ｂはＧＳＴ膜のようなカルコゲナイド膜とすることができる。
【００５４】
前記ハードマスクパターン４３ａ、４３ｂを有する基板上に上部層間絶縁膜４５が提供される。前記上部層間絶縁膜４５は通常の層間絶縁膜で用いられるシリコン酸化膜とすることができる。前記第１相変化物質パターン４１ａの一部は前記上部層間絶縁膜４５を貫通する第１プレートラインコンタクトホール４５ａを介して第１導電膜パターンと直接接触し、前記第２相変化物質パターン４１ｂの一部は前記上部層間絶縁膜４５を貫通する第２プレートラインコンタクトホール４５ｂを介して第２導電膜パターンに直接接触する。例えば、前記第１及び第２相変化物質パターン４１ａ、４１ｂはそれぞれ図２Ａに示されたように前記上部層間絶縁膜４５を貫通する第１及び第２上部導電性プラグ４９ａ、４９ｂと直接接触することができる。前記第１及び第２上部導電性プラグ４９ａ、４９ｂは前記上部層間絶縁膜４５上に配置されたプレートライン５１に電気的に接続することができる。この場合、前記プレートライン５１は、図２Ａに示されたように前記ワードライン２７ａ、２７ｂの上部を横切るように配置することができる。一方、前記第１及び第２上部導電性プラグ４９ａ、４９ｂは、それぞれ前記上部層間絶縁膜４５上に配置された第１及び第２プレートライン（図示せず）に電気的に接続することができる。この場合、前記第１及び第２プレートラインは前記ワードライン２７ａ、２７ｂに平行するように配置することができ、前記ビットライン３５ｓは前記ワードライン２７ａ、２７ｂの上部を横切るように配置することができる。
【００５５】
本発明の他の実施例において、前記第１及び第２相変化物質パターン４１ａ、４１ｂは図２Ｂに示されたように前記上部層間絶縁膜４５上に配置された導電膜パターン、すなわちプレートライン５１’に直接接触することができる。この場合、前記プレートライン５１’は前記上部層間絶縁膜４５を貫通するように延長される。一方、前記第１及び第２相変化物質パターン４１ａ、４１ｂは、それぞれ前記上部層間絶縁膜４５上に配置された第１及び第２プレートライン（図示せず）に直接接触することができる。この場合、前記第１及び第２プレートラインは前記ワードライン２７ａ、２７ｂに平行するように配置することができ、前記ビットライン３５ｓは前記ワードライン２７ａ、２７ｂの上部を横切るように配置することができる。
【００５６】
前記第１及び第２相変化物質パターン４１ａ、４１ｂ上にそれぞれ前記第１及び第２ハードマスクパターン４３ａ、４３ｂが積層される場合に、前記上部導電性プラグ（図２Ａの４９ａ及び４９ｂ）または前記ビットライン（図２Ｂの５１’）は前記ハードマスクパターン４３ａ、４３ｂ及び前記上部層間絶縁膜４５を貫通して前記相変化物質パターン４１ａ、４１ｂと直接接触することができる。前記上部導電性プラグ４９ａ、４９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は前記相変化物質パターン４１ａ、４１ｂの平面積より小さい場合もある。同様に、前記プレートライン５１’と前記相変化物質パターン４１ａ、４１ｂとの間の接触面積も前記相変化物質パターン４１ａ、４１ｂの平面積より小さい場合もある。
【００５７】
図２Ａに示されたように、前記上部導電性プラグ４９ａ、４９ｂの側壁と前記プレートラインコンタクトホール４５ａ、４５ｂの側壁との間に絶縁性コンタクトスペーサ４７が追加で提供されることができる。この場合、前記上部導電性プラグ４９ａ、４９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積はさらに減少する。前記絶縁性コンタクトスペーサ４７はシリコン窒化膜またはシリコン酸窒化膜とすることができる。同様に、前記絶縁性コンタクトスペーサ４７は図２Ｂに示されたように前記プレートライン５１’と前記プレートラインコンタクトホール４５ａ、４５ｂの側壁との間に介在することができる。
【００５８】
前記上部導電性プラグ４９ａ、４９ｂは、前記相変化物質パターン４１ａ、４１ｂに直接接触するので、前記上部導電性プラグ４９ａ、４９ｂも前記相変化物質パターン４１ａ、４１ｂと反応しない物質膜であることが好ましい。例えば、前記上部導電性プラグ４９ａ、４９ｂは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）とすることができる。
【００５９】
上述したように、前記相変化物質パターン４１ａ、４１ｂの下部面は前記下部導電性プラグ３９ａ、３９ｂと直接接触し、前記相変化物質パターン４１ａ、４１ｂの上部面は上部電極の介入（ｉｎｓｅｒｔｉｏｎ）なしに前記上部導電性プラグ４９ａ、４９ｂまたは前記プレートライン５１’と直接接触する。また、前記上／下部導電性プラグ４９ａ、４９ｂ、３９ａ、３９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は、もちろん前記プレートライン５１’と前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は、前記相変化物質パターン４１ａ、４１ｂの平面積より小さい場合もある。よって、前記相変化物質パターン４１ａ、４１ｂのうちの選択された何れか一つ（例えば、前記第１相変化物質パターン４１ａ）を介して書込み電流（ＩＷ’）が流れるとき、前記選択された相変化物質パターン４１ａのバルク領域内での書込み電流密度は従来技術に比べて著しく増加されることができる。その結果、前記選択された相変化物質パターン４１ａの相変移効率、すなわち熱発生効率（ｔｈｅｒｍａｌ  ｇｅｎｅｒａｔｉｏｎ  ｅｆｆｉｃｉｅｎｃｙ）が増加する。すなわち、本実施例によると、相変化記憶セルの書込み効率を増加させることができる。また、大きい熱伝導度（ｔｈｅｒｍａｌ  ｃｏｎｄｕｃｔｉｖｉｔｙ）を有する上部電極を採用しないので前記選択された相変化物質パターン４１ａの熱損失を著しく減少させることができる。
【００６０】
図２Ａに示された実施例において、前記プレートラインコンタクトホール４５ａ、４５ｂの側壁上に前記絶縁性コンタクトスペーサ４７が提供される場合に、前記上部導電性プラグ４９ａ、４９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は、前記下部導電性プラグ３９ａ、３９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積より小さい場合もある。この場合、前記書込み電流（ＩＷ’）が前記第１相変化物質パターン４１ａを介して流れると、前記第１上部導電性プラグ４９ａと前記第１相変化物質パターン４１ａとの間の界面から相変移が発生する。同様に、図２Ｂの実施例において、前記プレートラインコンタクトホール４５ａ、４５ｂの側壁上に前記絶縁性コンタクトスペーサ４７が提供される場合に、前記プレートライン５１’と前記相変化物質パターン４１ａ、４１ｂとの間の接触面積は、前記下部導電性プラグ３９ａ、３９ｂと前記相変化物質パターン４１ａ、４１ｂとの間の接触面積よりも小さい場合がある。この場合、前記書込み電流（ＩＷ’）が前記第１相変化物質パターン４１ａを介して流れると、前記プレートライン５１’と前記第１相変化物質パターン４１ａとの間の界面から相変移が発生する。
【００６１】
一方、上述した実施例は、オン軸（ｏｎ−ａｘｅｓ）相変化記憶セル及びオフ軸（ｏｆｆ−ａｘｅｓ）相変化記憶セルのすべてに適用することができる。すなわち、前記第１プレートラインコンタクトホール４５ａの垂直中心軸４５ｘ’は前記第１下部導電性プラグ３９ａの垂直中心軸３９ｘ’と一致するか、または互いに離隔することができる。同様に、前記第２プレートラインコンタクトホール４５ｂの垂直中心軸４５ｘ”は前記第２下部導電性プラグ３９ｂの垂直中心軸３９ｘ”と一致するか、または互いに離隔されることができる。
【００６２】
さらに、上述した実施例は、図３Ａ及び図３Ｂに示された局限された相変化記憶セル（ｃｏｎｆｉｎｅｄ  ＰＲＡＭ  ｃｅｌｌｓ）にも適用することができる。
【００６３】
図３Ａ及び図３Ｂを参照すると、半導体基板２５１に、図２ａ及び図２Ｂを参照して説明した前記スイッチング素子、すなわちアクセスＭＯＳトランジスタまたはアクセスバイポーラトランジスタが提供される。前記スイッチング素子を有する基板上に下部層間絶縁膜２５３が提供される。前記スイッチング素子は前記下部層間絶縁膜２５３を貫通する下部導電性プラグ２５９に電気的に接続される。前記下部導電性プラグ２５９は、図３Ａ及び図３Ｂを参照して説明した前記下部導電性プラグ３９ａ、３９ｂと同一物質膜とすることができる。前記下部層間絶縁膜２５３上に下部電極２６１が配置される。前記下部電極２６１は前記下部導電性プラグ２５９を覆うように配置される。すなわち、前記下部電極２６１は前記下部導電性プラグ２５９に電気的に接続される。前記下部電極２６１はチタン窒化膜のような金属窒化膜とすることができる。
【００６４】
前記下部電極２６１及び前記下部層間絶縁膜２５３はモールド膜２６３で覆われる。前記モールド膜２６３はシリコン酸化膜のような絶縁膜とすることができる。前記モールド膜２６３上に相変化物質パターン２６５が配置されて、前記相変化物質パターン２６５は前記モールド膜２６３を貫通する相変化物質コンタクトホール２６３ｈを介して前記下部電極２６１の一部と直接接触する。前記相変化物質コンタクトホール２６３ｈの垂直中心軸２６３ｘは、図３Ａ及び図３Ｂに示されたように前記下部導電性プラグ２５９の垂直中心軸２５９ｘから離隔されることがある。一方、前記相変化物質コンタクトホール２６３ｈの垂直中心軸２６３ｘは前記下部導電性プラグ２５９の垂直中心軸２５９ｘと一致することもできる。
【００６５】
前記相変化物質パターン２６５を有する基板上に上部層間絶縁膜２６７が提供される。さらに、前記相変化物質パターン２６５と前記上部層間絶縁膜２６７との間にハードマスクパターン２６６を提供することができる。前記ハードマスクパターン２６６は、図２Ａ及び図２Ｂを参照して説明した前記ハードマスクパターン４１ａ、４１ｂと同一物質膜とすることができる。前記相変化物質パターン２６５の一部は、前記上部層間絶縁膜２６７及び前記ハードマスクパターン２６６を貫通するプレートラインコンタクトホール２６７ｈを介して導電膜パターンに直接接触する。例えば、前記相変化物質パターン２６５は、図３Ａに示されたように前記上部層間絶縁膜２６７及び前記ハードマスクパターン２６６を貫通する上部導電性プラグ２７１と直接接触することができる。前記上部導電性プラグ２７１は、前記上部層間絶縁膜２６７上に配置されたプレートライン２７３に電気的に接続することができる。前記上部導電性プラグ２７１は、図２Ａ及び図２Ｂを参照して説明した前記上部導電性プラグ４９ａ、４９ｂと同一物質膜とすることができる。
【００６６】
本発明の他の実施例において、前記相変化物質パターン２６５は、図３Ｂに示されたように前記上部層間絶縁膜２６７上に配置された導電膜パターン、すなわちプレートライン２７３’に直接接触することができる。この場合、前記プレートライン２７３’は、前記上部層間絶縁膜２６７及び前記ハードマスクパターン２６６を貫通するように延長できる。
【００６７】
前記プレートラインコンタクトホール２６７ｈの垂直中心軸２６７ｘは、前記相変化物質コンタクトホール２６３ｈの垂直中心軸２６３ｘから離隔することができる。一方、前記プレートラインコンタクトホール２６７ｈの垂直中心軸２６７ｘは、前記相変化物質コンタクトホール２６３ｈの垂直中心軸２６３ｘと一致することもある。
【００６８】
前記上部導電性プラグ２７１の側壁と前記プレートラインコンタクトホール２６７ｈの側壁との間に絶縁性コンタクトスペーサ２６９をさらに提供することができる。この場合、前記上部導電性プラグ２７１と前記相変化物質パターン２６５との間の接触面積はさらに減少される。前記絶縁性コンタクトスペーサ２６９は、シリコン窒化膜またはシリコン酸窒化膜とすることができる。同様に、前記絶縁性コンタクトスペーサ２６９は、図３Ｂに示されたように前記プレートライン２７３’と前記プレートラインコンタクトホール２６７ｈの側壁との間に介在することができる。
【００６９】
次に、本発明の実施例による相変化記憶セルの製造方法を説明する。図４ないし図８は、図２Ａに示された相変化記憶セルの製造方法を説明するための垂直断面図である。
【００７０】
図４を参照すると、半導体基板２１の所定領域に素子分離膜２３を形成して活性領域２３ａを画定する。前記活性領域２３ａ上にゲート絶縁膜２５を形成し、前記ゲート絶縁膜２５を有する基板上にゲート導電膜を形成する。前記ゲート導電膜をパターニングして前記活性領域の上部を横切る平行な第１及び第２ゲート電極２７ａ、２７ｂを形成する。前記第１及び第２ゲート電極２７ａ、２７ｂは延長されてそれぞれ第１及び第２ワードラインの役目をすることができる。
【００７１】
前記ワードライン２７ａ、２７ｂ及び前記素子分離膜２３をイオン注入マスクとして用いて前記活性領域２３ａ内に不純物イオンを注入して共通ソース領域２９ｓとともに第１及び第２ドレイン領域２９ｄ’、２９ｄ”を形成する。前記共通ソース領域２９ｓは、前記第１及び第２ワードライン２７ａ、２７ｂ間の前記活性領域２３ａ内に形成されて、前記第１ドレイン領域２９ｄ’は前記第１ワードライン２７ａに隣接して前記共通ソース領域２９ｓの反対側に位置した前記活性領域２３ａ内に形成できる。また、前記第２ドレイン領域２９ｄ”は前記第２ワードライン２７ｂに隣接して前記共通ソース領域２９ｓの反対側に位置した前記活性領域２３ａ内に形成される。前記第１ワードライン２７ａ、共通ソース領域２９ｓ及び第１ドレイン領域２９ｄ’は、第１スイッチング素子、すなわち第１アクセスＭＯＳトランジスタを構成し、前記第２ワードライン２７ｂ、共通ソース領域２９ｓ及び第２ドレイン領域２９ｄ”は、第２スイッチング素子、すなわち第２アクセスＭＯＳトランジスタを構成する。前記スイッチング素子はバイポーラトランジスタの構造を有するように形成することができる。続いて、前記スイッチング素子を有する基板上に第１下部層間絶縁膜３１を形成する。
【００７２】
図５を参照すると、前記第１下部層間絶縁膜３１をパターニングして前記共通ソース領域２９ｓ、第１ドレイン領域２９ｄ’及び第２ドレイン領域２９ｄ”をそれぞれ露出させる共通ソースコンタクトホール、第１ドレインコンタクトホール及び第２ドレインコンタクトホールを形成する。前記コンタクトホール内にそれぞれ通常の方法を用いて共通ソースコンタクトプラグ３３ｓ、第１ドレインコンタクトプラグ３３ｄ’及び第２ドレインコンタクトプラグ３３ｄ”を形成する。
【００７３】
前記コンタクトプラグ３３ｓ、３３ｄ’、３３ｄ”を有する基板上に導電膜を形成する。前記導電膜をパターニングして前記共通ソースコンタクトプラグ３３ｓを覆うビットライン３５ｓ、前記第１ドレインコンタクトプラグ３３ｄ’を覆う第１ドレインパッド３５ｄ’及び前記第２ドレインコンタクトプラグ３３ｄ”を覆う第２ドレインパッド３５ｄ”を形成する。前記ビットライン３５ｓは前記ワードライン２７ａ、２７ｂに平行するように形成することができる。一方、前記ビットライン３５ｓは前記ワードライン２７ａ、２７ｂの上部を横切るように形成することができる。前記ビットライン３５ｓ及びドレインパッド３５ｄ’、３５ｄ”を有する基板上に第２下部層間絶縁膜３７を形成する。前記第１及び第２下部層間絶縁膜３１、３７は下部層間絶縁膜３８を構成する。
【００７４】
図６を参照すると、前記第２下部層間絶縁膜３７をパターニングして前記第１及び第２ドレインパッド３５ｄ’、３５ｄ”をそれぞれ露出させる第１及び第２ストレージノードコンタクトホールを形成する。前記第１及び第２ストレージノードコンタクトホール内にそれぞれ第１及び第２下部導電性プラグ３９ａ、３９ｂを形成する。続いて、前記下部導電性プラグ３９ａ、３９ｂを有する基板上に相変化物質膜４１を形成する。前記相変化物質膜４１はテルリウム（Ｔｅ）及びセレニウム（Ｓｅ）のようなカルコゲナイド元素（ｃｈａｌｃｏｇｅｎｉｄｅ  ｅｌｅｍｅｎｔｓ）のうち、少なくとも一つを含む物質膜で形成することができる。例えば、前記相変化物質膜４１はＧＳＴ膜のようなカルコゲナイド膜で形成することができる。この場合、前記下部導電性プラグ３９ａ、３９ｂは前記相変化物質膜４１と直接接触する。よって、前記下部導電性プラグ３９ａ、３９ｂは前記相変化物質膜４１と反応しない導電膜で形成することが好ましい。例えば、前記下部導電性プラグ３９ａ、３９ｂは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）で形成することができる。
【００７５】
前記相変化物質膜４１上にハードマスク膜を形成する。前記ハードマスク膜は、前記相変化物質膜４１に対してエッチング選択比を有する絶縁膜で形成することが好ましい。例えば、前記ハードマスク膜はシリコン酸化膜、シリコン窒化膜及び絶縁性金属酸化膜からなる一群のうち、少なくとも一つを含む物質膜で形成することができる。前記シリコン酸化膜はＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）膜で形成することができ、前記金属酸化膜はアルミニウム酸化膜またはチタン酸化膜で形成することができる。前記ハードマスク膜をパターニングして前記第１及び第２下部導電性プラグ３９ａ、３９ｂの上部にそれぞれ第１及び第２ハードマスクパターン４３ａ、４３ｂを形成する。
【００７６】
図７を参照すると、前記ハードマスクパターン４３ａ、４３ｂをエッチングマスクとして用いて前記相変化物質膜４１をエッチングして前記第１及び第２下部導電性プラグ３９ａ、３９ｂとそれぞれ直接接触する第１及び第２相変化物質パターン４１ａ、４１ｂを形成する。一方、前記相変化物質パターン４１ａ、４１ｂは、前記ハードマスクパターン４３ａ、４３ｂを使わないで、写真工程を用いて形成することもできる。
【００７７】
前記ハードマスクパターン４３ａ、４３ｂを有する基板上に上部層間絶縁膜４５を形成する。前記上部層間絶縁膜４５はシリコン酸化膜で形成することができる。前記上部層間絶縁膜４５及び前記ハードマスクパターン４３ａ、４３ｂをパターニングして前記第１及び第２相変化物質パターン４１ａ、４１ｂをそれぞれ露出させる第１及び第２プレートラインコンタクトホール４５ａ、４５ｂを形成する。前記第１プレートラインコンタクトホール４１ａは、前記第１下部導電性プラグ３９ａの垂直中心軸から離隔された垂直中心軸を有するように形成することができる。同様に、前記第２プレートラインコンタクトホール４１ｂは、前記第２下部導電性プラグ３９ｂの垂直中心軸から離隔された垂直中心軸を有するように形成することができる。
【００７８】
前記プレートラインコンタクトホール４５ａ、４５ｂを形成するためのエッチング工程中、前記第１及び第２相変化物質パターン４１ａ、４１ｂにエッチング損傷が加えられる。前記エッチング損傷が激しい場合は、前記相変化物質パターン４１ａ、４１ｂの固有特性が変わられる。よって、前記プレートラインコンタクトホール４５ａ、４５ｂを形成するための前記エッチング工程は前記相変化物質パターン４１ａ、４１ｂに加えられるエッチング損傷を最小化させることができるエッチング方法（ｅｔｃｈｉｎｇ  ｒｅｃｉｐｅ）を用いて実施することが好ましい。前記エッチング損傷を最小化するためには前記上部層間絶縁膜４５及び前記ハードマスクパターン４３ａ、４３ｂのエッチング率（ｅｔｃｈｒａｔｅ）が前記相変化物質パターン４１ａ、４１ｂのエッチング率の５倍以上であることが好ましい。
【００７９】
本発明の実施例において、前記上部層間絶縁膜４５及びハードマスクパターン４３ａ、４３ｂがシリコン酸化膜に形成されて前記相変化物質パターン４１ａ、４１ｂがＧＳＴ膜で形成された場合に、前記プレートラインコンタクトホール４５ａ、４５ｂを形成するためのエッチング工程は１０〜１００ｍＴｏｒｒの圧力及び３００〜１０００ワットのプラズマ電力下でＣｘＨｙＦｚ系列の第１メインエッチングガス及びフッ化炭素（ｃａｒｂｏｎ  ｆｌｕｏｒｉｄｅ；ＣｖＦｗ）系列の第２メインエッチングガスを用いて実施することができる。本実施例において、前記第１メインエッチングガスはＣＨＦ３ガス、ＣＨ２Ｆ２ガス、またはＣＨ３Ｆガスとすることができ、前記第２メインエッチングガスはＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、またはＣ５Ｆ８ガスとすることができる。また、前記エッチング工程は、前記メインエッチングガスに加えてアルゴンガス、窒素ガス及び酸素ガスのうち、少なくとも一つの工程ガスをさらに採用することができる。この場合、前記第１及び第２メインエッチングガスの全体流量は前記エッチング工程に用いられるすべてのガス流量の少なくとも１０％であるのが好ましい。
【００８０】
図８を参照すると、前記プレートラインコンタクトホール４５ａ、４５ｂを有する基板上に導電膜を形成し、前記導電膜をエッチバックして上部層間絶縁膜４５の上部面を露出する。その結果、前記第１及び第２プレートラインコンタクトホール４５ａ、４５ｂ内にそれぞれ第１及び第２上部導電性プラグ４９ａ、４９ｂが形成される。前記第１及び第２上部導電性プラグ４９ａ、４９ｂは、それぞれ前記第１及び第２相変化物質パターン４１ａ、４１ｂと直接接触するように形成される。よって、前記上部導電性プラグ４９ａ、４９ｂも前記相変化物質パターン４１ａ、４１ｂと反応しない導電膜で形成することが好ましい。例えば、前記上部導電性プラグ４９ａ、４９ｂは、タングステン膜（Ｗ）、チタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、タングステン窒化膜（ＷＮ）、モリブデニウム窒化膜（ＭｏＮ）、ニオビウム窒化膜（ＮｂＮ）、チタンシリコン窒化膜（ＴｉＳｉＮ）、チタンアルミニウム窒化膜（ＴｉＡｌＮ）、チタンホウ素窒化膜（ＴｉＢＮ）、ジルコニウムシリコン窒化膜（ＺｒＳｉＮ）、タングステンシリコン窒化膜（ＷＳｉＮ）、タングステンホウ素窒化膜（ＷＢＮ）、ジルコニウムアルミニウム窒化膜（ＺｒＡｌＮ）、モリブデニウムシリコン窒化膜（ＭｏＳｉＮ）、モリブデニウムアルミニウム窒化膜（ＭｏＡｌＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、タンタルアルミニウム窒化膜（ＴａＡｌＮ）、チタン膜（Ｔｉ）、モリブデニウム膜（Ｍｏ）、タンタル膜（Ｔａ）、チタンシリサイド膜（ＴｉＳｉ）、タンタルシリサイド膜（ＴａＳｉ）、チタンタングステン膜（ＴｉＷ）、チタン酸窒化膜（ＴｉＯＮ）、チタンアルミニウム酸窒化膜（ＴｉＡｌＯＮ）、タングステン酸窒化膜（ＷＯＮ）、タンタル酸窒化膜（ＴａＯＮ）または銅膜（Ｃｕ）で形成することができる。
【００８１】
本発明の他の実施例において、前記第１及び第２上部導電性プラグ４９ａ、４９ｂを形成するための前記導電膜を蒸着する前に、前記プレートラインコンタクトホール４５ａ、４５ｂの側壁上に絶縁性コンタクトスペーサ４７を形成することができる。前記絶縁性コンタクトスペーサ４７は、シリコン窒化膜またはシリコン酸窒化膜で形成することができる。
【００８２】
続いて、前記上部導電性プラグ４９ａ、４９ｂを有する基板上にプレート膜を形成し、前記プレート膜をパターニングして前記第１及び第２上部導電性プラグ４９ａ、４９ｂと電気的に接続されたプレートライン５１を形成する。
【００８３】
本発明のまた他の実施例において、前記上部導電性プラグ４９ａ、４９ｂを形成する工程は省略することもできる。この場合、前記プレートライン５１は、前記プレートラインコンタクトホール４５ａ、４５ｂを介して前記第１及び第２相変化物質パターン４１ａ、４１ｂに直接接触するように形成される。
【００８４】
図３Ａ及び図３Ｂを再び参照して本発明の実施例による局限された相変化記憶セルを製造する方法を説明する。
【００８５】
図３Ａ及び図３Ｂを再び参照すると、半導体基板２５１にスイッチング素子（図示せず）を形成する。前記スイッチング素子は、図４を参照して説明したものと同一方法を用いて形成することができる。前記スイッチング素子を有する基板上に下部層間絶縁膜２５３を形成する。前記下部層間絶縁膜２５３を貫通する下部導電性プラグ２５９を形成する。前記下部導電性プラグ２５９は前記スイッチング素子に電気的に接続される。前記下部層間絶縁膜２５３上に下部電極２６１を形成する。前記下部電極２６１は下部導電性プラグ２５９と接触するように形成される。前記下部電極２６１を有する基板上にモールド膜２６３を形成する。前記モールド膜２６３はシリコン酸化膜のような絶縁膜で形成することができる。
【００８６】
前記モールド膜２６３をパターニングして前記下部電極２６１の一部を露出させる相変化物質コンタクトホール２６３ｈを形成する。前記相変化物質コンタクトホール２６３ｈは、前記下部導電性プラグ２５９の垂直中心軸２５９ｘと離隔された垂直中心軸２６３ｘを有するように形成することができる。前記モールド膜２６３上に前記相変化物質コンタクトホール２６３ｈを埋め込む相変化物質パターン２６５を形成する。前記相変化物質パターン２６５上にハードマスクパターン２６６をさらに形成することができる。前記ハードマスクパターン２６６及び前記相変化物質パターン２６５は図６及び図７を参照して説明されたものと同一方法を用いて形成することができる。前記ハードマスクパターン２６６を有する基板上に上部層間絶縁膜２６７を形成する。
【００８７】
前記上部層間絶縁膜２６７及び前記ハードマスクパターン２６５をパターニングして前記相変化物質パターン２６５の一部を露出させるプレートラインコンタクトホール２６７ｈを形成する。前記プレートラインコンタクトホール２６７ｈを形成するためのエッチング工程は、図７を参照して説明したエッチング方法を用いて実施することができる。前記プレートラインコンタクトホール２６７ｈは、前記相変化物質コンタクトホール２６３ｈの垂直中心軸２６３ｘから離隔された垂直中心軸２６７ｘを有するように形成することができる。前記プレートラインコンタクトホール２６７ｈの側壁上に絶縁性コンタクトスペーサ２６９を形成することができる。前記絶縁性コンタクトスペーサ２６９は、シリコン酸化膜またはシリコン酸窒化膜のような絶縁膜で形成することができる。続いて、前記プレートラインコンタクトホール２６７ｈを埋め込む上部導電性プラグ２７１を形成する。前記上部導電性プラグ２７１は図８の上部導電性プラグ４９ａ、４９ｂを形成する方法を用いて製造することができる。結果的に、前記相変化物質パターン２６５は、前記上部層間絶縁膜２６７及び前記ハードマスクパターン２６５を貫通する前記上部導電性プラグ２７１に直接接触するように形成される。続いて、前記上部層間絶縁膜２６７上にプレートライン２７３を形成する。前記プレートライン２７３は前記上部導電性プラグ２７１を覆うように形成することができる。
【００８８】
本発明の他の実施例において、前記上部導電性プラグ２７１を形成する工程は省略することができる。この場合、図３Ｂに示されたように前記上部層間絶縁膜２６７上に前記相変化物質パターン２６５に直接接触するプレートライン２７３’が形成される。
【００８９】
＜実施例＞
図９は、従来技術及び本発明の実施例によって製造されたデータ保存要素の書込み特性（プログラム特性）を示すグラフである。図９において、横軸は前記データ保存要素の上部導電性プラグと下部導電性プラグとの間に印加される書込み電圧（ｗｒｉｔｉｎｇ  ｖｏｌｔａｇｅｓ；ＶＷ）を示しており、縦軸は前記データ保存要素の電気的抵抗（ｅｌｅｃｔｒｉｃａｌ  ｒｅｓｉｓｔａｎｃｅ；Ｒ）を示す。また、図９において、参照番号“１０１”で示されたデータは従来のデータ保存要素のプログラム特性を示しており、参照番号“１０３”で示されたデータは本発明によって製造されたデータ保存要素のプログラム特性を示す。
図９の測定結果を示すデータ保存要素は、次の表１に記載した工程条件を用いて製造された。
【００９０】
【表１】
2006165560.tif 000003
【００９１】
従来のデータ保存要素において、前記上部電極は相変化物質パターンと同一幅（直径）を有するように形成された。すなわち、前記上部電極は前記相変化物質パターンと自己整列された。この場合、前記上部導電性プラグは前記上部電極と接触するように形成された。
【００９２】
本発明によるデータ保存要素において、前記ハードマスクパターン（ＳｉＯ膜）も相変化物質パターンと自己整列されて前記相変化物質パターンと同一幅（直径）を有するように形成された。しかし、この場合、前記上部導電性プラグは前記ハードマスクパターンを貫通して前記相変化物質パターンと直接接触するように形成された。
【００９３】
さらに、本発明によるデータ保存要素の製造において、前記相変化物質パターンの一部を露出させるためのプレートラインコンタクトホールは酸化膜エッチング工程を用いて前記上部層間絶縁膜及び前記ハードマスクパターンを連続的にパターニングすることによって形成された。前記酸化膜エッチング工程は、ＭＥＲＩＥ（ｍａｇｎｅｔｉｃ  ｅｎｈａｎｃｅｄ  ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈ）エッチング装置を用いて１０ｍＴｏｒｒの圧力及び５００ワットのプラズマ電力下で実施された。この場合、メインエッチングガスとしてＣＨＦ３ガス及びＣＦ４ガスが用いられており、前記ＣＨＦ３ガス流量及びＣＦ４ガスの流量はそれぞれが４０ｓｃｃｍ及び１０ｓｃｃｍであった。
【００９４】
図９のグラフにおいて、前記データ保存要素に印加される前記各書込み電圧（ＶＷ）は５００ｎｓの間に印加された。
【００９５】
図９を参照すると、従来のデータ保存要素は約０．５ボルトの書込み電圧（ＶＷ）が５００ｎｓの間に印加された後に約１×１０４ｏｈｍのセット抵抗（ｓｅｔ  ｒｅｓｉｓｔａｎｃｅ）を示し、約１．２ボルトの書込み電圧（ＶＷ）が５００ｎｓの間に印加された後に約１×１０６ｏｈｍのリセット抵抗（ｒｅｓｅｔ  ｒｅｓｉｓｔａｎｃｅ）を見せた。
【００９６】
一方、本発明により製造されたデータ保存要素は約０．３ボルトの低い書込み電圧（ＶＷ）が５００ｎｓの間に印加された後に約１×１０４ｏｈｍのセット抵抗（ｓｅｔ  ｒｅｓｉｓｔａｎｃｅ）を示し、約１．１ボルトの低い書込み電圧（ＶＷ）が５００ｎｓの間に印加された後に約４×１０６ｏｈｍの高いリセット抵抗（ｒｅｓｅｔ  ｒｅｓｉｓｔａｎｃｅ）を見せた。
【００９７】
結果的に、本発明により製造されたデータ保存要素は、従来のデータ保存要素に比べて相対的に低いセット／リセット電圧及び相対的に高いリセット抵抗を見せた。
【図面の簡単な説明】
【００９８】
【図１】従来の相変化記憶セルを示す断面図である。
【図２Ａ】本発明の実施例による一対の相変化記憶セルを示す断面図である。
【図２Ｂ】本発明の他の実施例による一対の相変化記憶セルを示す断面図である。
【図３Ａ】本発明の他の実施例による局限された相変化記憶セルを示す断面図である。
【図３Ｂ】本発明の他の実施例による局限された相変化記憶セルを示す断面図である。
【図４】本発明の実施例による相変化記憶セルを製造する方法を説明するための断面図である。
【図５】本発明の実施例による相変化記憶セルを製造する方法を説明するための断面図である。
【図６】本発明の実施例による相変化記憶セルを製造する方法を説明するための断面図である。
【図７】本発明の実施例による相変化記憶セルを製造する方法を説明するための断面図である。
【図８】本発明の実施例による相変化記憶セルを製造する方法を説明するための断面図である。
【図９】従来技術及び本発明によって製造された相変化記憶セルのスイッチング特性を示すグラフである。
【符号の説明】
【００９９】
１、２１  半導体基板
３、３８  下部層間絶縁膜
５  コンタクトプラグ
７  相変化物質パターン
９  上部電極
１１、４５  上部層間絶縁膜  ２３  素子分離膜
２３ａ  活性領域
２５  ゲート絶縁膜
２７ａ、２７ｂ  第１及び第２ワードライン
２９ｄ’  第１ドレイン領域
２９ｄ”  第２ドレイン領域
２９ｓ  共通ソース領域
３３ｄ’  第１ドレインコンタクトプラグ
３３ｄ”  第２ドレインコンタクトプラグ
３３ｓ  ソースコンタクトプラグ
３５ｓ  ビットライン
３９ａ、３９ｂ  前記第１及び第２下部導電性プラグ
４１ａ、４１ｂ  第１及び第２相変化物質パターン
４３ａ、４３ｂ  第１及び第２ハードマスクパターン
４５ａ、４５ｂ  第１及び第２プレートラインコンタクトホール
４９ａ、４９ｂ  第１及び第２上部導電性プラグ
５１、５１’  プレートライン
【図１】
2006165560.tif 000004
【図２Ａ】
2006165560.tif 000005
【図２Ｂ】
2006165560.tif 000006
【図３Ａ】
2006165560.tif 000007
【図３Ｂ】
2006165560.tif 000008
【図４】
2006165560.tif 000009
【図５】
2006165560.tif 000010
【図６】
2006165560.tif 000011
【図７】
2006165560.tif 000012
【図８】
2006165560.tif 000013
【図９】
2006165560.tif 000014