(57)【要約】  【課題】電子式ポテンショメータ変換器において、抵抗器の数を増やさないで、抵抗の切り替えパターン数を増大させる。  【解決手段】第１の端子ａと第２の端子ｂとの間に直列に接続された複数の抵抗器Ｒ′と、前記第２の端子ｂと第３の端子ｃとの間に直列に接続された同数の抵抗器Ｒと、前記第１の端子ａと第２の端子ｂとの間の各抵抗器Ｒ′にそれぞれ並列に接続されたスイッチＳ′と、前記第２の端子ｂと第３の端子ｃとの間の各抵抗器Ｒにそれぞれ並列に接続されたスイッチＳと、前記各スイッチＳ，Ｓ′を駆動する駆動回路３とを備え、前記第１の端子ａと第２の端子ｂとの間に接続された前記複数の抵抗器Ｒ′と、前記第２の端子ｂと第３の端子ｃとの間に接続された前記同数の抵抗器Ｒとは、同じ抵抗値を持つものが対になって存在し、前記対になって存在する抵抗器に接続されている各スイッチは、前記駆動回路３によって互いに逆位相で開閉される。【選択図】        図１
2006165474.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子、第２の端子及び第３の端子と、
前記第１の端子と第２の端子との間に直列に接続された複数の抵抗器と、
前記第２の端子と第３の端子との間に直列に接続された同数の抵抗器と、
前記第１の端子と第２の端子との間の各抵抗器にそれぞれ並列に接続されたスイッチと、
前記第２の端子と第３の端子との間の各抵抗器にそれぞれ並列に接続されたスイッチと、
前記各スイッチを駆動する駆動回路とを備え、
前記第１の端子と第２の端子との間に接続された前記複数の抵抗器と、前記第２の端子と第３の端子との間に接続された前記同数の抵抗器とは、同じ抵抗値を持つものが対になって存在し、
前記対になって存在する抵抗器に接続されている各スイッチは、前記駆動回路によって互いに逆位相で開閉されることを特徴とする電圧−ポテンショメータ変換器。
【請求項２】
前記第１の端子と第２の端子との間に接続された複数の抵抗器の数をｎとすると、それらの抵抗器の抵抗値の比は、所定の定数のｍ乗（ｍは１からｎまで）の関係を満たす請求項１記載の電圧−ポテンショメータ変換器。
【請求項３】
前記定数の値は１／２である請求項２記載の電圧−ポテンショメータ変換器。
【請求項４】
前記駆動回路は、一次側と二次側との間が絶縁された素子を用いて前記各スイッチを駆動するものである請求項１〜請求項３のいずれかに記載の電圧−ポテンショメータ変換器。
【請求項５】
前記駆動回路は、駆動対象となる各スイッチごとに独立した電源を備えている請求項１〜請求項４のいずれかに記載の電圧−ポテンショメータ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された電圧値に対応する抵抗値を入力することのできる電圧−ポテンショメータ変換器に関するものである。
【背景技術】
【０００２】
固定抵抗器と半導体スイッチとを用いて、入力された電圧値に対応した抵抗値を入力することのできる電子式ポテンショメータ変換器が知られている。
この電子式ポテンショメータ変換器は、複数の抵抗器を直列に並べて、各抵抗器間に半導体スイッチを接続して、いずれかの半導体スイッチをオンすることにより、出力抵抗値を選択するものである。
【０００３】
図７に、この電子式ポテンショメータ変換器の概略回路図を示す。各抵抗器の抵抗値をＲ1〜Ｒn、半導体スイッチをＳ1〜Ｓｎと表記している。抵抗器の数ｎは例えば１００とされる。半導体スイッチをＳ1〜Ｓｎは、図示しない駆動回路によって、いずれかの半導体スイッチがオンされ、他の半導体スイッチはオフとなる。
この回路構成によれば、入力された電圧値に対応する半導体スイッチをオンすることにより、所定の抵抗値を出力することができる。
【０００４】
この半導体スイッチによれば、端子ｂ−ｃ間に実現される抵抗値の設定数（「抵抗器の切り替えパターン数」という）は、抵抗器の数と同じｎ通りとなる。
【特許文献１】特開平9-252088号公報
【特許文献２】特開2003-143002号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記従来の電子式ポテンショメータ変換器において、抵抗器の切り替えパターン数が増えれば、よりきめ細かな抵抗値の設定が可能となる。従って、抵抗器の切り替えパターン数を増大させたいという要望がある。
ところが前記従来の電子式ポテンショメータ変換器で抵抗器の切り替えパターン数を増大させるには、抵抗器の数を増やすしか方法がなく、これでは、抵抗器の数とともに半導体スイッチの数も増えるので、変換器全体の回路が複雑になる。また変換器を収容する容器の体積が大きくなり、基板に搭載する場合の取り扱いにも不便となる。
【０００６】
そこで、本発明は、抵抗器の数を増やすことなく、抵抗器の切り替えパターン数を増大させることができる電圧−ポテンショメータ変換器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電圧−ポテンショメータ変換器は、第１の端子、第２の端子及び第３の端子と、前記第１の端子と第２の端子との間に直列に接続された複数の抵抗器と、前記第２の端子と第３の端子との間に直列に接続された同数の抵抗器と、前記第１の端子と第２の端子との間の各抵抗器にそれぞれ並列に接続されたスイッチと、前記第２の端子と第３の端子との間の各抵抗器にそれぞれ並列に接続されたスイッチと、前記各スイッチを駆動する駆動回路とを備え、前記第１の端子と第２の端子との間に接続された前記複数の抵抗器と、前記第２の端子と第３の端子との間に接続された前記同数の抵抗器とは、同じ抵抗値を持つものが対になって存在し、前記対になって存在する抵抗器に接続されている各スイッチは、前記駆動回路によって互いに逆位相で開閉されるものである。
【０００８】
この電圧−ポテンショメータ変換器の回路によれば、複数の抵抗器が直列に接続され、各抵抗器に並列にスイッチが接続されているので、スイッチのオンオフの組み合わせは、全部で２n通りある。したがって、切り替えパターン数も２n通りとれることになる。従来の切り替えパターン数がｎ通りしかとれない場合と比較して、ｎは正の整数の場合、常に２n＞ｎが満たされるので、切り替えパターン数を増やすことができる。
【０００９】
また、前記第１の端子と第２の端子との間に接続された前記複数の抵抗器と、前記第２の端子と第３の端子との間に接続された前記同数の抵抗器とは、同じ抵抗値を持つものが対になって存在し、前記対になって存在する抵抗器に接続されている各スイッチは、前記駆動回路によって互いに逆位相で開閉されることにより、前記第１の端子と第３の端子との間の抵抗値を、スイッチのオンオフ状態の如何にかかわらず一定値にすることができる。したがって、この構造により、３端子式可変抵抗器を好適に模擬することができる。
【００１０】
前記第１の端子と第２の端子との間に接続された複数の抵抗器の数をｎとすると、それらの抵抗器の抵抗値の比は、所定の定数のｍ乗（ｍは１からｎまで）の関係を満たすことが好ましい。
前記定数の値は、例えば１／２である。抵抗値間にこの関係を導入すれば、アナログ値を二進数で表した場合に、二進数の各桁の値をスイッチのオンオフに対応させるだけで、前記アナログ値に比例する抵抗値を実現することができる。
【００１１】
一次側と二次側との間が絶縁された素子を用いて前記各スイッチを駆動すれば、前記スイッチが半導体スイッチである場合に、半導体スイッチの駆動が容易にできる。
また、駆動対象となる各スイッチごとに独立した電源を備えていれば、停電時にも電圧−ポテンショメータ変換器の値を保持できるという利点がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、本発明の電圧−ポテンショメータ変換器の回路図である。
この電圧−ポテンショメータ変換器は、３つの端子ａ，ｂ，ｃを備えているとともに、ｎ個（ｎは２以上の整数、例えばｎ＝１００）の抵抗器を二組持ち、一組の抵抗器Ｒ1〜Ｒnを端子ｂ，ｃ間に直列に接続し、他の一組の抵抗器Ｒ1′〜Ｒn′を端子ａ，ｂ間に直列に接続している。端子ｂ，ｃ間に接続された抵抗器Ｒ1〜Ｒnの抵抗値をＲ1〜Ｒnと表記し、端子ａ，ｂ間に接続された抵抗器Ｒ1′〜Ｒn′の抵抗値をＲ1′〜Ｒn′と表記する。
【００１３】
抵抗器Ｒ1〜Ｒnが接続されている端子ｂ，ｃ間の領域を「活用領域Ａ」といい、抵抗器Ｒ1′〜Ｒn′が接続されている端子ａ，ｂ間の領域を「補償領域Ｂ」という。
これらの二組の抵抗器Ｒ1〜Ｒn，Ｒ1′〜Ｒn′は、互いに同じ本数、同じ抵抗値のもので構成されている。すなわち、活用領域Ａの抵抗器Ｒ1と同じ値の抵抗器Ｒ1′が補償領域Ｂに存在し、活用領域Ａの抵抗器Ｒ2と同じ値の抵抗器Ｒ2′が補償領域Ｂに存在し、・・・、活用領域Ａの抵抗器Ｒnと同じ値の抵抗器Ｒn′が補償領域Ｂに存在する。そして、抵抗値Ｒ1＝Ｒ1′，Ｒ2＝Ｒ2′，Ｒ3＝Ｒ3′，・・・，Ｒn＝Ｒn′の関係がある。以下、これらの同じ値の抵抗器同士を「対になる抵抗器」という。
【００１４】
対になる抵抗器の配列は、端子ｂにつながる線を中心として、互いに対称となっている。すなわち、端子ｂにつながる位置にそれぞれ対になる抵抗器Ｒn，Ｒn′が接続されており、各抵抗器Ｒn，Ｒn′にはそれぞれ対になる抵抗器Ｒn-1，Ｒn-1′が接続され、・・・、各抵抗器Ｒ2，Ｒ2′にはそれぞれ対になる抵抗器Ｒ1，Ｒ1′が接続されている。各抵抗器Ｒ1，Ｒ1′の端は、端子ｃ及び端子ａに接続されている。しかし、本発明の対になる抵抗器の配列は、互いに直列に接続されていればよく、必ずしも対称に配列されている必要はない。
【００１５】
各抵抗値Ｒ1，Ｒ2，・・・，Ｒnは、所定の抵抗値をＲと表記すると、次の関係を満たしている。
例えば、各抵抗値Ｒ1，Ｒ2，・・・，Ｒnは、Ｒ／２，Ｒ／４，・・・,Ｒ／２nと１／２のべき乗で小さくなっている。したがって、抵抗器Ｒ1，Ｒ2，・・・，Ｒnの和は、（１−１／２n）Ｒとなる。ｎが大きな値をとるときは、この和はＲに近くなる。例えばｎ＝１０ならば、抵抗器Ｒ1，Ｒ2，・・・，Ｒ10の和は、０．９９９Ｒとなる。以下、ｎが大きな値をとるものとし、抵抗器Ｒ1，Ｒ2，・・・，Ｒnの和は、Ｒであるとみなすこととする。
【００１６】
なお、各抵抗器の抵抗値Ｒ1，Ｒ2，・・・，Ｒnは、必ずしも１／２のべき乗の関係にあることは必須でなく、他の関係を満たしていてもよい。例えば、１／２以外の数値、例えば１／３などのべき乗の関係にあってもよい。
一般に、指数関数のペースとなる数値をａと書くと、本発明では、各抵抗器の抵抗値Ｒ1，Ｒ2，・・・，Ｒnはａのべき乗の関係にあればよい。この"ａ"は、
０＜ａ＜１
を満たす実数であればよい。
【００１７】
以下では、ａ＝１／２、すなわち各抵抗値Ｒ1，Ｒ2，・・・，Ｒnは、１／２のべき乗の関係があるものとして説明を進める。
さらに各抵抗器Ｒ1，Ｒ2，・・・，Ｒnには、ＭＯＳＦＥＴからなるスイッチ（以下「ＭＯＳスイッチ」という）Ｓ1，Ｓ2，・・・，Ｓnがそれぞれ並列に接続され、各抵抗器Ｒ1′，Ｒ2′，・・・，Ｒn′には、ＭＯＳスイッチＳ1′，Ｓ2′，・・・，Ｓn′がそれぞれ並列に接続されている。
【００１８】
一方、この電圧−ポテンショメータ変換器には、Ａ／Ｄ変換器２とゲート駆動回路３とが設けられている。Ａ／Ｄ変換器２は、外部回路からのアナログ信号Ａを受けて、それをディジタル信号に変換し、ゲート駆動回路３に供給する回路である。アナログ信号Ａの範囲は、例えば０Ｖから５Ｖまでの範囲であり、それがｎ桁のディジタル信号Ｘ1〜Ｘnに変換される。
【００１９】
本実施形態では、Ｘ1がＭＳＢ（最上位ビット）、ＸnがＬＳＢ（最下位ビット）であるとする。
前記ゲート駆動回路３は、入力されたディジタル信号Ｘ1〜Ｘnを、ＭＯＳスイッチのゲートを駆動するためのローレベル又はハイレベルの制御信号CNT1,CNT2,...,CNTnに変換する回路である。
【００２０】
制御信号CNT1,CNT2,...,CNTnは、対になる抵抗器に接続されているＭＯＳスイッチのゲートに、補償領域ＢのＭＯＳスイッチＳ1′，Ｓ2′，・・・，Ｓn′には反転しないで、活用領域ＡのＭＯＳスイッチＳ1，Ｓ2，・・・，Ｓnには反転器（図示せず）を通して反転して印加される。
このように、一方は直接、他方は反転して印加されるようにすることにより、対になる抵抗器のうち、一方はオンになれば他方は必ずオフになる。したがって、端子ａ端子ｃ間の全抵抗値は常にＲとなる。
【００２１】
以下、アナログ信号Ａから変換されたディジタル信号Ｘ1〜Ｘnにも基づいて、ポテンショメータの状態を設定する場合の具体例を説明する。
アナログ信号Ａが０である場合、ディジタル信号Ｘ1〜Ｘnはすべての桁が０すなわち（０，０，．．．，０）となる。このため、ＭＯＳスイッチＳ1，Ｓ2，・・・，Ｓnのゲートを駆動するための制御信号CNT1,CNT2,...,CNTnもすべて０となり、活用領域Ａの抵抗器Ｒ1，Ｒ2，・・・，ＲnはすべてＭＯＳスイッチにより短絡される。その結果、端子ｂ−ｃ間の抵抗値の和は０となり、端子ｂ−ｃ間には電圧信号が現れない。
【００２２】
アナログ信号Ａが最大スケールである場合、ディジタル信号Ｘ1〜Ｘnはすべての桁が１、すなわち（１，１，．．．，１）となる。このため、ＭＯＳスイッチＳ1，Ｓ2，・・・，Ｓnのゲートを駆動するための制御信号CNT1,CNT2,...,CNTnもすべてハイレベルとなり、補償領域Ｂの抵抗器Ｒ1′，Ｒ2′，・・・，Ｒn′はすべてＭＯＳスイッチにより短絡されるとともに、活用領域Ａの抵抗器Ｒ1，Ｒ2，・・・，ＲnはすべてＭＯＳスイッチにより開放される。その結果、活用領域Ａの抵抗値の和はＲとなり、端子ｂ−ｃ間には最大の電圧（端子ａ−ｃ間と同じ電圧）が現れる。
【００２３】
アナログ信号Ａが中間値をとる場合、ディジタル信号Ｘ1〜Ｘnはその値に応じた値をとる。このため、ＭＯＳスイッチのゲートを駆動するための制御信号CNT1,CNT2,...,CNTnもハイレベルとローレベルとの組み合わせとなり、活用領域Ａの抵抗器Ｒ1，Ｒ2，・・・，Ｒnは部分的にＭＯＳスイッチにより短絡され、部分的に開放される。その結果、活用領域Ａの抵抗値の和はアナログ信号Ｓに応じた値となり、端子ｂ−ｃ間には、端子ａ−ｃ間の電圧よりも小さな中間の電圧が現れる。
【００２４】
以上のように、本発明の電圧−ポテンショメータ変換器は、端子ａ−ｃ間の抵抗値を一定として、アナログ信号Ａの値に応じて、端子ｂ−ｃ間の抵抗値を変化させることができる。
したがって、図２に示した可変抵抗器を模擬できる。
本発明の電圧−ポテンショメータ変換器のアナログ信号Ａと、端子ｂ−ｃ間抵抗値との関係は、図３に示したグラフのようになる。図３に示す曲線Ｐは、各抵抗器の抵抗値Ｒ1，Ｒ2，・・・，Ｒnが１／２のべき乗の関係にある場合を示す。
【００２５】
図４に、ＭＯＳスイッチの具体的回路を示す。図４では、抵抗器Ｒ1，Ｒ2，・・・，Ｒnを代表して"Ｒｊ"で表示している。抵抗器Ｒｊに並列に接続されるＭＯＳスイッチＳｊは、直列につながれた２つのＭＯＳＦＥＴからなる。２つのＭＯＳＦＥＴのゲート同士は互いに接続される。制御信号CNTjは、このゲートと、互いに接続された２つのＭＯＳＦＥＴのソース−ドレインとの間に印加される。
【００２６】
図５に、ホトボル素子４を用いたゲート駆動回路３の具体例を示す。ＭＯＳＦＥＴのゲートの駆動には絶縁された電圧信号が必要であるが、そのために、ホトボル素子４を使用する。ホトボル素子４は、一次側に１０ｍＡ程度の電流を流すと、二次側に、一次側とは絶縁された５Ｖ程度の電圧を生じる素子である。
前記図１及び図４の回路では、個々のＭＯＳスイッチをオンオフするためのＭＯＳＦＥＴＳｊは１つの電源で駆動されることを前提としていた。このため、電源断となった場合にはすべてのスイッチCNT1,CNT2,...,CNTnがオフになる。この場合、ポテンショメータの全抵抗値は２Ｒになり、制御不能になってしまう。
【００２７】
そこで、各ＭＯＳＦＥＴのゲート駆動用に、ゲート電圧をラッチするための独立した電源を備えた回路が、図６である。図６は、１つ１つのＭＯＳスイッチＳｊに対応させてフリップフロップ回路を設けて、フリップフロップ回路によりゲート駆動している。このフリップフロップ回路の電源は数μＦ以上のコンデンサＣを用いる。フリップフロップ回路の論理素子にＣ−ＭＯＳを使えば、消費電流が比較的小さいので、このコンデンサＣにより数分以上のバックアップが可能となる。なお、この図６の回路では、フリップフロップ回路のセットリセットをホトカプラ５で絶縁した入力としている。ホトカプラ５は、ホトボル素子と比べて応答速度は速いので、Ｘの値を変更したとき不安定になりにくいという利点がある。
【００２８】
この図６の回路では、各ＭＯＳスイッチＳｊに独立した電源を供給する必要があるので、電源の数が多くなるが、一部のＭＯＳスイッチＳｊに対して、電源を共通化すれば、数を減らせる。抵抗器Ｒ1，Ｒ2，・・・，Ｒnと抵抗値が小さくなるに従って、スイッチ相互間の電位差が小さくなるので、ＬＳＢ付近の数ビットは、共通電位の電源でも可能となり、電源の共通化ができる。
【００２９】
以上にあげた図１から図６のゲート駆動回路３は、半導体スイッチを用いて制御信号CNT1,CNT2,...,CNTnを供給していた。半導体接点は機械的動きがないために寿命が長く、応答時間も高速にできるという利点はあるが、オン時の抵抗値が数十から数百ミリΩあるためにポテンショメータの設定値Ｘを０としても、残留抵抗が数百ミリΩから数Ω生じる。また、半導体接点では、前述の図６の個別電源方式で対応しても長時間のバックアップはできない。
【００３０】
そこで、各抵抗器に並列に接続されるスイッチの接点に機械式ラッチリレーを用いることもできる。この場合、ラッチリレーに２Ｃ接点タイプを使用すれば、制御信号CNTとその反転-CNTが１つの信号で駆動できるため、効率的である。また、機械式ラッチリレーは停電時に、いつまでも停電直前の値を保持し続けられるので、停電対策にも有効である。機械式ラッチリレーの寿命を延長するためには、接点の駆動回数を極力減らすことが好ましい。そこで、リレー駆動信号を一定時間ごとに更新する方法、再更新の時間制限を設ける方式（例えば入力の変化に応じて即座に出力値を更新するが、いったん更新したら一定時間は更新できないものとする）を採用することができる。
【００３１】
以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の形態に限定されるものではない。例えば、半導体接点と機械接点を複合して低抵抗領域の抵抗器に半導体接点、高抵抗領域の抵抗器のオンオフに機械式ラッチリレーを使用することもできる。この混成方式であれば、停電後もある程度出力値を保持でき、また、頻繁にオンオフが繰り返される下位ビットの変化によっても劣化しないものが作成できる。その他、本発明の範囲内で種々の変更を施すことが可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明の電圧−ポテンショメータ変換器の回路図である。
【図２】（ａ）は、本発明の電圧−ポテンショメータ変換器により模擬される可変抵抗器の斜視図、（ｂ）は可変抵抗器の回路図である。
【図３】本発明の電圧−ポテンショメータ変換器のアナログ信号対、端子ｂ−ｃ間の抵抗値との関係を示すグラフである。
【図４】ＭＯＳスイッチの具体的回路である。
【図５】ホトボル素子４を用いたゲート駆動回路３の具体的回路図である。
【図６】各ＭＯＳＦＥＴのゲート駆動用回路に独立した電源Ｃを備えた場合の、当該駆動用回路を示す回路図である。
【図７】従来の電子式ポテンショメータ変換器の概略回路図である。
【符号の説明】
【００３３】
２  Ａ／Ｄ変換器
３  ゲート駆動回路
４  ホトボル素子
５  ホトカプラ
【図１】
2006165474.tif 000003
【図２】
2006165474.tif 000004
【図３】
2006165474.tif 000005
【図４】
2006165474.tif 000006
【図５】
2006165474.tif 000007
【図６】
2006165474.tif 000008
【図７】
2006165474.tif 000009
【手続補正書】
【提出日】平成17年9月29日(2005.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、入力された電圧値に対応する抵抗値を出力することのできる電圧−ポテンショメータ変換器に関するものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
固定抵抗器と半導体スイッチとを用いて、入力された電圧値に対応した抵抗値を出力することのできる電子式ポテンショメータ変換器が知られている。
この電子式ポテンショメータ変換器は、複数の抵抗器を直列に並べて、各抵抗器間に半導体スイッチを接続して、いずれかの半導体スイッチをオンすることにより、出力抵抗値を選択するものである。