(57)【要約】【課題】  イメージセンサの電荷伝送効率を向上させたイメージセンサ及びその製造方法を提供すること。【解決手段】  第１導電型（Ｐ型）の半導体層２００に形成されたゲート電極Ｔｘと、ゲート電極Ｔｘの一方にアライメントされ、半導体層２００の内部に拡散された、フォトダイオードＰＤを構成する、第２導電型（Ｎ型）の第１不純物領域４０４と、ゲート電極Ｔｘの一方にアライメントされ、半導体層２００の表面から所定の深さに拡散されて形成された、フォトダイオードＰＤを構成する、第１導電型の第２不純物領域４０５、４０８、４１１と、スペーサ４０６とを備え、スペーサ４０６の下方の第１領域４０５の不純物濃度に比べて、ゲート電極Ｔｘから遠くに位置する第２領域４０８の不純物濃度が高く、ゲート電極Ｔｘから第２領域４０８よりもさらに離隔された第３領域４１１における不純物濃度が、第２領域４０８の不純物濃度よりも高い。【選択図】      図５
2006041538.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層に形成されたゲート電極と、
該ゲート電極の一方にアライメントされ、前記半導体層の内部の所定領域に拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域と、
前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域と、
前記ゲート電極の側壁に形成されたスペーサとを備え、
前記第１不純物領域が、前記第２不純物領域の下方に形成され、
前記第２不純物領域において、前記スペーサの下方に位置する第１領域の不純物濃度に比べて、前記ゲート電極から前記第１領域よりも遠くに位置する第２領域における不純物濃度が高く、前記ゲート電極から前記第２領域よりもさらに離隔された第３領域における不純物濃度が、前記第２領域の不純物濃度に比べて高いこと
を特徴とするイメージセンサ。
【請求項２】
前記スペーサが、酸化膜系または窒化膜系の絶縁膜であることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記ゲート電極の他方から、前記スペーサにアライメントされ、前記半導体層の表面から所定の深さに拡散されて形成された第２導電型のフローティング域拡散領域をさらに備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
【請求項４】
前記半導体層が、第１導電型の高濃度の基板と該基板上の第１導電型エピ層とを備えることを特徴とする請求項１または請求項２に記載のイメージセンサ。
【請求項５】
第１導電型の半導体層にゲート電極を形成する第１ステップと、
イオン注入を実施して、前記ゲート電極の一方にアライメントされ、前記半導体層の内部に所定の深さに拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域を形成する第２ステップと、
ブランケットイオン注入を実施して、前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域を形成する第３ステップと、
前記ゲート電極の側壁にスペーサを形成する第４ステップと、
ブランケットイオン注入を実施して、前記スペーサにアライメントされ、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、
全面に前記ゲート電極から前記スペーサよりもさらに離隔された部分の前記半導体層の表面を露出するイオン注入マスクを形成する第６ステップと、
前記イオン注入マスクを用いてイオン注入を実施し、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第４不純物領域を形成する第７ステップと
を含むことを特徴とするイメージセンサの製造方法。
【請求項６】
前記スペーサが、窒化膜系または酸化膜系の絶縁膜であることを特徴とする請求項５に記載のイメージセンサの製造方法。
【請求項７】
前記スペーサを形成する前記第４ステップの後、イオン注入を実施して、前記ゲート電極の他方で前記スペーサにアライメントされ、前記半導体層の表面から所定の深さに拡散された第２導電型のフローティング拡散領域を形成する第８ステップをさらに含むことを特徴とする請求項５または請求項６に記載のイメージセンサの製造方法。
【請求項８】
前記第３不純物拡散領域を形成する前記第５ステップにおいて、前記第２不純物拡散領域を形成する前記第３ステップよりも大きいイオン注入エネルギを用い、
前記第４不純物拡散領域を形成する前記第７ステップにおいて、前記第３不純物拡散領域を形成する前記第５ステップよりも大きいイオン注入エネルギを用いることを特徴とする請求項５に記載のイメージセンサの製造方法。
【請求項９】
前記第３不純物拡散領域を形成する前記第５ステップ及び前記第４不純物拡散領域を形成する前記第７ステップにおいて、前記第２不純物拡散領域を形成する前記第３ステップよりも大きいイオン注入エネルギを用いることを特徴とする請求項５に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ、特に、電荷伝送効率を向上させたイメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサとは、光学的映像を電気信号に変換する半導体素子であり、イメージセンサには、主として電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサとがある。
【０００３】
これらのうち、ＣＣＤは、個々のＭＯＳキャパシタが相互に非常に近接して位置され、電荷キャリアがキャパシタに格納されて伝送される素子である。
【０００４】
また、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路がＣＭＯＳ技術を利用して周辺回路として形成され、画素と同じ数のＭＯＳトランジスタが配列され、これらのＭＯＳトランジスタを使用して、順に出力を検出するスイッチング方式が採用された素子である。
【０００５】
ＣＭＯＳイメージセンサには、高い集積度及び低い駆動電圧などの利点があるため、現在、携帯用撮像装置などに幅広く用いられている。
【０００６】
一方、ＣＭＯＳイメージセンサの最も重要な特性の１つは、デッドゾーン（Ｄｅａｄ  ｚｏｎｅ）特性であり、これは低照度での画像品質と密接な関係がある。
【０００７】
また、ＣＭＯＳイメージセンサ関連技術の発達に伴なって、画素サイズが小さくなることによって、光応答領域（Ｐｈｏｔｏ  ｒｅｓｐｏｎｓｅ  ｒｅｇｉｏｎ）であるフォトダイオードの大きさも相対的に小さくなり、また、駆動電圧の減少により、イメージセンサの低照度での画像品質が劣化するという問題が発生する。
【０００８】
したがって、イメージセンサのフォトダイオードの構造は、画期的に電荷伝送効率を改善できる構造に変更されることが必要であり、低電圧及び低電位の条件下でのフォトダイオードの構造の最適化が当面の課題である。
【０００９】
図１は、従来の技術に係るイメージセンサの単位画素の一部を示す断面図である。
【００１０】
図１に示しているように、高濃度のＰ＋＋基板１０とｐ−ｅｐｉ層１１とが積層された下部構造（以下、半導体層と記す）に局部的に素子分離膜１２が形成されており、半導体層上に、４Ｔｒ構造のＣＭＯＳイメージセンサのトランスファーゲートＴｘをなすゲート電極が、導電膜１４及び絶縁膜１３の積層構造とその側壁スペーサ１６とを含む構造として形成されている。
【００１１】
ゲート電極の一方の、アライメントされた半導体層の内部に、Ｐ型不純物領域１７（以下、ｐ０領域と記す）と、Ｎ型不純物領域１５（以下、ｎ−領域と記す）とを備えるフォトダイオードＰＤがイオン注入などの工程により形成されている。
【００１２】
ゲート電極の他方の、アライメントされた半導体層の内部に、高農度のＮ型（ｎ＋）のフローティング拡散領域（ＦＤ）１８が形成されている。
【００１３】
ゲート電極の導電膜１４は、ポリシリコンまたはタングステンシリサイドなどの単独構造または積層された構造であり、スペーサ１６は、窒化膜、酸化膜または酸化窒化膜などからなる。
【００１４】
図１に示した構造を有するイメージセンサの単位画素は、受光領域のフォトダイオードＰＤとフォトダイオードＰＤで生成された電子をフローティング拡散領域ＦＤに伝送できる能力が要求される。
【００１５】
したがって、図１の構造を有するイメージセンサの単位画素では、フォトダイオードＰＤのｎ−領域１５をトランスファーゲートＴｘに接するようにすることで、トランスファーゲートＴｘに電源電圧を加えて電荷を伝送させる場合、フォトダイオードＰＤのｎ−領域１５に及ぼす電位（Ｆｒｉｎｇｉｎｇ  ｆｉｅｌｄ）を大きくし、ｎ−領域１５の電荷をよく導き出して伝送できるようにしている。
【００１６】
一方、上述のように、図１に示したｎ−領域１５は、ゲート電極パターンＴｘの一方にアライメントされており、この場合、ｐ０領域１７の拡散によりｎ−領域１５とゲート電極のチャネル部分との通路に電位障壁が形成され、電荷の伝送が妨害されるようになるため、電荷伝送効率が減少する。
【００１７】
また、電位障壁の形成は、フローティング拡散領域１８に伝送されない電子が発生するため、イメージセンサの特性を劣化させる原因になる。
【００１８】
上記の問題を解決するために、ｐ０領域のプロファイルを変化させ、フォトダイオードの電位分布を変化させようとする工夫がなされた（以下、改善された従来技術と記す）。
【００１９】
図２Ａは、電荷伝送効率を向上させるために改善された従来技術に係るイメージセンサの単位画素の一部を示す断面図である。
【００２０】
ここで、上述した図１と同じ構成要素に対しては、同じ符号を付し、その具体的な説明は省略する。
【００２１】
図２の場合、図１とは異なりｐ０領域をｐ０１領域１７ａとｐ０２領域１７ｂとに分離されている。ｐ０１領域１７ａは、ゲート電極の側壁スペーサ１６の形成前にイオン注入を実施することによって、ゲート電極の側面にアライメントされるように形成され、ｐ０２領域１７ｂは、側壁スペーサ１６の形成後、イオン注入を実施することによって、側壁スペーサ１６のプロファイル（断面形状）が下部に転写された形状を有するように、即ち、ｐ０２領域１７ｂの境界が側壁スペーサ１６のエッジによって画定されるようにする。
【００２２】
したがって、ｐ０１領域１７ａとｐ０２領域１７ｂとによって、これら構成されるｐ０領域は、全体として見れば、側壁スペーサ１６とアライメントされる部分においてプロファイルに屈曲を有するようになる。
【００２３】
図２Ｂは、このようなｐ０領域の屈曲による電位分布を概略的に示す模式的断面図である。このように、電位分布が階段形状を有することによって、従来の技術に比べて矢印方向に示した電子の移動が容易になる。
【００２４】
図３は、従来の技術に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す平面図である。図３に示したように、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」のように断絶されたパターンになっている。
【００２５】
図４は、従来の技術に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す平面図である。図４では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｇ」のように断絶されたパターンになっている。
【００２６】
一方、上記したように、低電圧及びサイズ縮小によって、改善された従来技術の場合にも、電荷伝送効率の限界を示しているのが実情である。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
本発明は、上述した従来の技術の問題点を解決するためになされたものであって、その目的とするところは、イメージセンサの電荷伝送効率を向上させたイメージセンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２８】
上記した目的を達成するために、本発明によれば、第１導電型の半導体層に形成されたゲート電極と、該ゲート電極の一方にアライメントされ、前記半導体層の内部の所定領域に拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域と、前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域と、前記ゲート電極の側壁に形成されたスペーサとを備え、前記第１不純物領域において、前記第２不純物領域の下方に形成され、前記第２不純物領域が、前記スペーサの下方に位置する第１領域の不純物濃度に比べて、前記ゲート電極から前記第１領域よりも遠くに位置する第２領域における不純物濃度が高く、前記ゲート電極から前記第２領域よりもさらに離隔された第３領域における不純物濃度が、前記第２領域の不純物濃度よりも高いことを特徴とするイメージセンサを提供することができる。
【００２９】
また、上記した目的を達成するために、本発明によれば、第１導電型の半導体層にゲート電極を形成する第１ステップと、イオン注入を実施して、前記ゲート電極の一方にアライメントされ、前記半導体層の内部に所定の深さに拡散され、フォトダイオードを構成する、第２導電型の第１不純物領域を形成する第２ステップと、ブランケットイオン注入を実施して、前記ゲート電極の前記一方にアライメントされ、前記半導体層の表面から所定の深さに拡散され、前記フォトダイオードを構成する、第１導電型の第２不純物領域を形成する第３ステップと、前記ゲート電極の側壁にスペーサを形成する第４ステップと、ブランケットイオン注入を実施して、前記スペーサにアライメントされて、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第３不純物領域を形成する第５ステップと、全面に前記ゲート電極から前記スペーサよりもさらに離隔された部分の前記半導体層の表面を露出するイオン注入マスクを形成する第６ステップと、前記イオン注入マスクを用いてイオン注入を実施し、前記半導体層の表面から拡散され、前記フォトダイオードを構成する、第１導電型の第４不純物領域を形成する第７ステップと含むことを特徴とするイメージセンサの製造方法を提供することができる。
【００３０】
本発明では、フォトダイオードを構成するｐ０領域のプロファイルが３重構造になるようにして、電荷伝送効率の向上を図っている。
【００３１】
このために、トランスファーゲートをなすゲート電極の側壁にスペーサを形成する前にイオン注入を行い、スペーサ形成後にブランケットイオン注入によりゲート電極及びスペーサにそれぞれアライメントされたｐ０領域の濃度勾配を形成し、ゲート電極から所定距離だけオフセットされて離隔されるように形成したマスクを利用してイオン注入を実施することによって、３重構造の屈曲、すなわち、濃度勾配を有するようにする。
【発明の効果】
【００３２】
本発明によれば、フォトダイオードの電荷伝送効率を向上させることができ、イメージセンサの性能を大きく向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
【００３４】
図５は、本発明の実施の形態に係るイメージセンサの単位画素の一部を示しす断面図である。
【００３５】
図５に示したように、本発明のイメージセンサは、Ｐ型の半導体層２００上に形成されたゲート電極Ｔｘと、ゲート電極Ｔｘの一方にアライメントされ、即ちゲート電極Ｔｘの一方のエッジによって境界が画定された、半導体層２００の表面から所定の深さ（以下「第１深さ」と記す）に拡散されて形成されたｐ０１領域４０５と、ゲート電極Ｔｘの側壁に形成されたスペーサ４０６と、スペーサ４０６にアライメントされて、半導体層の表面から第１深さよりも深い所定の深さ（以下「第２深さ」と記す）に拡散されて形成されたｐ０２領域４０８と、ゲート電極Ｔｘからスペーサ４０６よりも遠く、即ち距離「ｘ」だけ離隔された位置でアライメントされて、半導体層２００の表面から第２深さよりも深い所定の深さ（以下「第３深さ」と記す）に拡散されて形成されたｐ０３領域４１１と、ｐ０３領域４１１の下方に位置する、半導体層２００の所定領域にイオン注入によって形成されたフォトダイオード用ｎ−領域４０４とを備えて構成されている。
【００３６】
ｐ０１領域４０５、ｐ０２領域４０８、ｐ０３領域４１１及びｎ−領域４０４は、ＰＮ接合のフォトダイオードＰＤを構成し、図５では、それらの深さが相互に大きく異なっているように見えるが、実際にはそれらの深さはほとんど近似している。ただし、ｐ０３領域４１１の場合、３回のイオン注入がなされ、ｐ０２領域４０８の場合、２回のイオン注入がなされ、ｐ０１領域４０５の場合、１回のイオン注入がなされるため、Ｐ型不純物の濃度は、ｐ０３領域４１１からゲート電極Ｔｘ方向であるｐ０１領域４０５に近いほど減少する勾配を示す。
【００３７】
ここで、半導体層２００は、高濃度Ｐ型（Ｐ＋＋）基板４００とＰ型エピ層（ｐ−ｅｐｉ）４０１とが積層された構造である。
【００３８】
フォトダイオードＰＤで生成された光電荷がゲート電極Ｔｘのターンオン動作によって移動し、センス（検知）される高濃度のＮ型（ｎ＋）のフローティング拡散領域（ＦＤ）４０７が、ゲート電極Ｔｘを基準にフォトダイオードＰＤと対向して、スペーサ４０６にアライメントされるように、半導体層２００の表面から所定の深さに拡散されて形成されている。フォトダイオードＰＤ及びフローティング拡散領域ＦＤの端部側には、素子分離膜４０２が形成されている。
【００３９】
一方、ｐ０３領域４１１形成の際、イオン注入マスクを利用してゲート電極Ｔｘから離隔される距離「ｘ」を調節することによって、フォトダイオードＰＤの全体の濃度勾配を変化させることができる。
【００４０】
図５において、断面図の下方には、フォトダイオードのｐ０領域４０５の電位分布を示している。
【００４１】
ｐ０１領域４０５と、ｐ０２領域４０８及びｐ０３領域４１１とが、ゲート電極Ｔｘからそれぞれ異なる距離を有するように、半導体層２００中にアライメントされて形成されているため、ｐ０領域（ｐ０１領域４０５、ｐ０２領域４０８及びｐ０３領域４１１）自体の電位分布が、ゲート電極Ｔｘ方向に近い場所ほど低くなり、傾斜が急な階段状をしている。これによって、フォトダイオードＰＤで生成された光電荷の矢印方向への伝送が活発になり、これによって、電荷伝送効率が増大する。
【００４２】
以下、上述した構成を有するイメージセンサの製造方法を説明する。
【００４３】
図６Ａ〜図６Ｃは、本発明の実施の形態に係るイメージセンサの製造工程を示すための断面図である。
【００４４】
まず、図６Ａに示しているように、高濃度Ｐ型（Ｐ＋＋）基板４００とＰ型のエピ層（ｐ−ｅｐｉ）４０１とが積層された構造のＰ型の半導体層２００に素子分離膜４０２を形成する。
【００４５】
ここで、素子分離膜４０２は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）または、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）構造などに形成され得る。
【００４６】
次いで、半導体層２００上に絶縁膜と導電膜とを蒸着した後、これらをパターニングし、ゲート導電膜４０３及びゲート絶縁膜（図示せず）の積層構造のゲート電極Ｔｘを形成する。
【００４７】
ここで、ゲート導電膜４０３は、ポリシリコン膜、タングステン膜、タングステンシリサイドなどが単独または積層された構造として形成され得る。
【００４８】
次いで、フォトダイオード用の深いＮ型不純物領域すなわち、ｎ−領域４０４を形成するためのイオン注入マスク（図示せず）を形成した後、ゲート電極Ｔｘにアライメントされるようにイオン注入を実施し、フォトダイオード用ｎ−領域４０４を形成する。
【００４９】
次いで、イオン注入マスクを除去する。
【００５０】
この時、イオン注入による半導体層２００の上面の損傷を防止するためにスクリーン膜を用いるが、図面の簡約化のために省略した。
【００５１】
イオン注入の際、その不純物濃度は、通常使用される濃度に準じた値であり、そのイオン注入エネルギは、また深い不純物プロファイルを有するように適切に調節され得る。
【００５２】
次いで、ブランケットイオン注入を実施して、ゲート電極Ｔｘにアライメントされ、半導体層２００の表面から第１深さに拡散されたｐ０１領域４０５を形成する。
【００５３】
次いで、ゲート電極Ｔｘを含む全面に、スペーサ用の絶縁膜を蒸着した後、全面エッチングを実施してゲート電極Ｔｘの側壁にスペーサ４０６を形成する。
【００５４】
ここで、スペーサ用の絶縁膜には、酸化膜系または窒化膜系の絶縁膜として形成され得る。
【００５５】
次いで、イオン注入を実施してスペーサ４０６にアライメントされるようにＮ型及びＰ型ソース／ドレンを形成する。この時、Ｎ型不純物をイオン注入し、スペーサ４０６にアライメントされるフローティング拡散領域（Ｎ＋）４０７を形成する。
【００５６】
次いで、ブランケットイオン注入を実施してスペーサ４０６にアライメントされたフォトダイオード用のｐ０２領域４０８を第２深さに形成する。
【００５７】
ｐ０２領域４０８は、スペーサ４０６によって、ｐ０１領域４０５に比べて、ゲート電極Ｔｘのエッジからスペーサ４０６の厚さだけ離隔される。
【００５８】
図６Ａでは、ｐ０２領域４０８が、ｐ０１領域４０５よりも深く形成された状態を示しているが、同じ深さに形成することもできる。この時、スペーサ４０６の下方を除く領域は、２回のＰ型不純物イオン注入が行われるため、スペーサ４０６下方の領域に比べてＰ型不純物の濃度が高い。
【００５９】
ｐ０１領域４０５とｐ０２領域４０８とは、スペーサ４０６が転写された形態の濃度勾配、即ちスペーサのエッジに対応する位置で変化する濃度勾配を有する。
【００６０】
次いで、図６Ｂに示すように、全面にｐ０３領域形成のためのイオン注入マスク４０９を形成する。
【００６１】
イオン注入マスク４０９を形成する際、ｐ０３領域がゲート電極Ｔｘから離隔される距離「ｘ」がスペーサ４０７の厚さよりも大きくなるようにする。
【００６２】
次いで、ｐ０３領域を形成するためのイオン注入４１０を実施することによって、図６Ｃに示すフォトダイオード用のｐ０３領域４１１を形成する。
【００６３】
図６Ｃでは、ｐ０３領域４１１が、ｐ０２領域４０８よりも深く形成された状態を示しているが、同じ深さに形成することもできる。この時、ｐ０３領域４１１は、３回のＰ型不純物イオン注入が行われる。また、「ｘ」（図６Ｂ参照）からスペーサの厚さを引いた距離だけ、ゲート電極Ｔｘから離隔されたｐ０２領域４０８は、２回のＰ型不純物イオン注入が行われ、スペーサ４０６の下方のｐ０１領域４０５は、１回のイオン注入が行われている。
【００６４】
したがって、ｐ０１領域４０５、ｐ０２領域４０８及びｐ０３領域４１１は、スペーサ４０６及びイオン注入マスク４０９のプロファイルが半導体層に転写された３重構造の屈曲すなわち、スペーサ４０６及びイオン注入マスク４０９のエッジに対応する位置で変化する濃度勾配を有するようになる。
【００６５】
イオン注入マスク４０９形成の際、ゲート電極Ｔｘから離隔される「ｘ」距離を調節することによって、ｐ０３領域４１１のプロファイルを変化させることができる。
【００６６】
図７は、本発明の実施の形態に係るイメージセンサの半導体層に平行な面における電位分布を、２次元的に示す平面図である。
【００６７】
図３では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が、「Ｃ」及び「Ｅ」のように断絶されたパターンであったが、図７では、フォトダイオードＰＤの周辺と中央とで、「Ｄ」及び「Ｆ」として示したように一定の勾配を有することが分かる。
【００６８】
図８は、本発明の実施の形態に係るイメージセンサの半導体層に垂直な面における電位分布を、２次元的に示す平面図である。
【００６９】
図４では、フォトダイオードＰＤの周辺と中央部分との間の電位分布が「Ｇ」のように断絶されたパターンであったが、図８では、フォトダイオードＰＤの周辺と中央部分とで、「Ｈ」として示したように一定の勾配を有することが分かる。
【００７０】
上述のように構成される本発明の実施の形態に係るイメージセンサは、スペーサ形成前、スペーサ形成後、及びイオン注入マスクを形成後の３回のイオン注入により、上部のスペーサ４０６及びイオン注入マスク４０９の形状が半導体層に転写され、フォトダイオードをなすｐ０領域が屈曲を有するように形成されていることによって、電荷伝送効率を向上させている。
【００７１】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で種々に変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００７２】
【図１】従来の技術に係るイメージセンサの単位画素の一部を示す断面図である。
【図２Ａ】電荷伝送効率を向上させるために改善された従来技術に係るイメージセンサの単位画素の一部を示す模式的断面図である。
【図２Ｂ】改善された従来技術に係るイメージセンサのフォトダイオード領域に形成されたｐ０領域の屈曲による電位分布を概略的に示す断面図である。
【図３】従来の技術に係るイメージセンサの半導体層に平行な面における電位分布を２次元的に示す平面図である。
【図４】従来の技術に係るイメージセンサの半導体層に垂直な面における電位分布を２次元的に示す平面図である。
【図５】本発明の一実施の形態に係るイメージセンサの単位画素の一部を示す断面図である。
【図６Ａ】本発明の実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図６Ｂ】本発明の実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図６Ｃ】本発明の実施の形態に係るイメージセンサの製造工程を示す断面図である。
【図７】本発明の実施の形態に係るイメージセンサの半導体層に平行な面における電位分布を２次元的に示す平面図である。
【図８】本発明の実施の形態に係るイメージセンサの半導体層に垂直な面における電位分布を２次元的に示す平面図である。
【符号の説明】
【００７３】
４００      高濃度Ｐ型（Ｐ＋＋）基板
４０１      Ｐ型エピ層（ｐ−ｅｐｉ）エピ層
４０２      素子分離膜
４０３      ゲート導電膜
４０４      ｎ−領域
４０５      ｐ０１領域
４０６      スペーサ
４０７      フローティング拡散領域
４０８      ｐ０２領域
４１１      ｐ０３領域
【図１】
2006041538.tif 000003
【図２Ａ】
2006041538.tif 000004
【図２Ｂ】
2006041538.tif 000005
【図３】
2006041538.tif 000006
【図４】
2006041538.tif 000007
【図５】
2006041538.tif 000008
【図６Ａ】
2006041538.tif 000009
【図６Ｂ】
2006041538.tif 000010
【図６Ｃ】
2006041538.tif 000011
【図７】
2006041538.tif 000012
【図８】
2006041538.tif 000013