(57)【要約】【課題】  半導体集積回路に内蔵されたアナログ回路ブロックの良否の判定を容易化できて、歩留りを改善できる半導体集積回路、およびその検査方法や調整方法を提供する。【解決手段】  アナログ回路ブロック２を設ける。アナログ回路ブロック２内の被測定点３の電圧を測定する為のＡＤコンバーター４を設ける。ＡＤコンバーター４のＡＤ変換範囲の最大値を決める上位参照電圧を入力する為の上位参照電圧入力端子５を設ける。ＡＤコンバーター４のＡＤ変換範囲の最小値を決める下位参照電圧を外部から入力する為の下位参照電圧入力端子６を設ける。ＡＤコンバーター４の測定結果をデジタル出力する為の出力端子７ａ〜７ｄを設ける。【選択図】  図１
2006329682.tif 000002
【特許請求の範囲】
【請求項１】
アナログ回路を含む半導体集積回路において、
上記アナログ回路内の被測定点の電圧を測定する為のＡＤコンバーターと、
上記ＡＤコンバーターのＡＤ変換範囲の最大値を決める上位参照電圧を入力する為の第一入力端子と、
上記ＡＤコンバーターのＡＤ変換範囲の最小値を決める下位参照電圧を外部から入力する為の第二端子と、
上記ＡＤコンバーターの測定結果をデジタル出力する為の出力端子と、を備えたことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
上記ＡＤコンバーターの制御、及び上記測定結果の処理を行う為のデジタル処理回路を備えたことを特徴とする半導体集積回路。
【請求項３】
請求項２に記載の半導体集積回路において、
上記ＡＤコンバーターの測定結果またはデジタル処理回路の出力を内部記録領域に記録する記録回路を備えたことを特徴とする半導体集積回路。
【請求項４】
請求項２に記載の半導体集積回路において、
上記被測定点と上記ＡＤコンバーターとの間に任意の数の測定信号安定化の為のフィルターと、
上記フィルターを切り替えの為の切り替え回路と、
上記切り替え回路を制御して、上記被測定点に応じて上記フィルターを選択可能とする為のフィルター制御回路とを備えたことを特徴とする半導体集積回路。
【請求項５】
請求項２または３に記載の半導体集積回路において、
上記アナログ回路が正常であることを示す、被測定点の適正電圧の上下限値が指定されており、上記ＡＤコンバーターの測定結果が上記適正電圧の上下限値内に収まっているか否かを判定するデジタル判定回路と、
判定結果を電圧の高低で出力する判定結果出力端子もしくは判定結果を内部記録回路にデジタル記録するデジタル記録回路の少なくともどちらか一方とを備えたことを特徴とする半導体集積回路。
【請求項６】
請求項１に記載の半導体集積回路において、
上位参照電圧、下位参照電圧を出力の基準とし、上記ＡＤコンバーターのデジタル出力が入力されて、上記デジタル出力をＤＡ変換して、上記被測定点の信号を再現する為のＤＡコンバーターと、
上記ＤＡコンバーターからのアナログ出力を外部に出力する為のアナログ出力端子と、を備えたことを特徴とする半導体集積回路。
【請求項７】
請求項２に記載の半導体集積回路において、
任意のしきい値を与え、測定結果のしきい値に対する高低を判定した判定結果を出力する為のデジタル判定回路と、
上記判定結果を電圧の高低として出力する為の高低判定出力端子とを備えたことを特徴とする半導体集積回路。
【請求項８】
請求項３に記載の半導体集積回路において、
上記ＡＤコンバーターに対し、任意のしきい値を与え、一定期間内に複数回の測定を行い、測定結果がしきい値より低い値から高い値へ、もしくは高い値から低い値へ変化した回数であるクロス回数を計測する為のカウンター回路と、
上記クロス回数を記録する内部記録回路とを備えたことを特徴とする半導体集積回路。
【請求項９】
請求項３に記載の半導体集積回路において、
上記デジタル処理回路は、任意の回数の測定を行うように上記ＡＤコンバーターを制御する制御回路と、上記任意の回数の測定の結果の最大値、最小値、平均値、標準偏差といった統計値を求める為の算出回路と、上記統計値を内部記録回路に記録する為の記録制御回路とを有していることを特徴とする半導体集積回路。
【請求項１０】
請求項２に記載の半導体集積回路において、
アナログ回路内の複数の被測定点とＡＤコンバーターとを接続する為の切り替え回路と、
１つの上記ＡＤコンバーターで複数の被測定点の電圧測定できるように、上記切り替え回路を制御する為の切り替え制御回路を備えたことを特徴とする半導体集積回路。
【請求項１１】
請求項１０に記載の半導体集積回路において、
上記ＡＤコンバーターの接続先の１つとしての外部入力端子を備え、
上記デジタル処理回路は、上記外部入力端子、上位参照電圧入力端子、および下位参照電圧入力端子に入力された指定の各電圧値に基づく、上記ＡＤコンバーターでの測定結果及び上記指定の各電圧値から上記ＡＤコンバーターの精度の検証を行う検証回路を有していることを特徴とする半導体集積回路。
【請求項１２】
請求項１０に記載の半導体集積回路において、
上記デジタル処理回路は、任意の数の被測定点の測定結果が適正電圧値内に収まっているか判定し、それらの判定結果から総合判定を行った総合判定結果を出力する総合判定回路を有し、
さらに、上記総合判定結果を出力する為の総合判定結果出力端子、もしくは総合判定結果を内部記録回路に記録するように制御する記録制御回路の少なくともどちらか一方を備えたことを特徴とする半導体集積回路。
【請求項１３】
請求項１１に記載の半導体集積回路において、
上記上位参照電圧、上記下位参照電圧を集積回路内部で発生させる為の参照電圧生成回路と、
上記参照電圧生成回路を制御して、上位参照電圧、下位参照電圧を被測定点に対応させ変化させながら任意の数の被測定点を順次測定する為の測定制御回路と、
上記順次測定された各測定結果を内部記録領域に記録する為の記録回路と、
上記記録された各測定結果に基づきアナログ回路の特性を演算により求める為の演算処理回路と、
上記アナログ回路の動作条件を変更して、上記アナログ回路の特性のばらつきを抑える為の特性調整回路とを備えたことを特徴とする半導体集積回路。
【請求項１４】
アナログ回路内の被測定点の電圧をＡＤコンバーターにて測定し、
上記ＡＤコンバーターの測定結果をデジタル出力するとき、
上記ＡＤコンバーターのＡＤ変換範囲の最大値を決める上位参照電圧と、上記ＡＤコンバーターのＡＤ変換範囲の最小値を決める下位参照電圧とを外部から入力することを特徴とする半導体集積回路の検査方法。
【請求項１５】
アナログ回路を含む半導体集積回路の調整方法において、
アナログ回路内の被測定点の電圧をＡＤコンバーターにて測定し、
上記ＡＤコンバーターの測定結果を出力し、
外部から入力された検定用電圧によりＡＤコンバーターの精度を調べ、
上記測定結果および上記精度に基づき、上記アナログ回路の動作条件を変更することを特徴とする半導体集積回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路（特にアナログ集積回路）を含む半導体集積回路において、アナログ回路内部の電圧を測定する為の測定用回路と量産時の検査容易化を計る為の処理用回路とを備えた半導体集積回路とその検査方法及び半導体集積回路の調整方法に関するものである。
【背景技術】
【０００２】
従来のアナログ集積回路を含む半導体集積回路は、量産時において、シリコン等のウェハー上に、多くの上記半導体集積回路を、フォトリソグラフィー等の手法により作り込む。その後、それら多くの上記半導体集積回路を有する上記ウェハーをダイシング等により切り分けて、それぞれチップ状とすることにより得られている。本明細書では、上記チップ状の半導体集積回路をダイと称する。
【０００３】
上記量産時の半導体集積回路のテスト方法は、主に、入出力端子に対して行うＤＣ特性評価テスト（以下、ＤＣテスト）、ロジック集積回路の動作確認テスト（以下、ロジックテスト）、アナログ回路のＡＣ特性評価テスト（以下、ＡＣテスト）の３種類に分類される。更に、ダイをＩＣパッケージに封入する前に行うウェハーテスト、ＩＣパッケージ封入後に行われる最終テストに分類される。また、半導体集積回路の特性、価格に応じてこれらのテストを組み合わせて行っている。量産時の実際のテストでは、ウェハーテスト時にＤＣテスト、ロジックテストを行い、最終テスト時にＡＣテストを含めた総合的なテストを行う場合が一般的である。
【０００４】
一部では、ウェハーテスト時にＡＣテストを行う場合もある。しかし、技術的に難しく、設備や治具も高価であり、テスト費用の増加につながってしまう為、ウェハーテストでは、ＤＣテスト、ロジックテストを行うだけにとどまっている。
【特許文献１】特開平４−１０２０８０号公報（公開日：１９９２年４月３日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＡＣテストをウェハーテスト時に行わない場合、アナログ集積回路の不良検出が遅れ、アナログ集積回路が不良なダイに対してＩＣパッケージ封入費用等の無駄なコストが発生してしまう。
【０００６】
特に、近年、アナログ集積回路ダイとデジタル信号処理用集積回路ダイとを同一パッケージに封入したＩＣやモジュールが増加している。ところが、最終テストにおいてアナログ集積回路ダイに不良が見つかった場合、正常動作するデジタル信号処理用集積回路ダイを含むパッケージ全体が不良とみなされ破棄されてしまうため、非常に大きなコストが発生してしまう問題がある。
【０００７】
半導体集積回路によっては、特許文献１に記載の半導体評価回路のように、上記の問題を解決するため、集積回路内部にアナログ集積回路の内部電圧を測定もしくは判定する機能を有し、アナログ集積回路内部の主要ポイントの電圧からアナログ集積回路の特性評価を集積回路自身が自己診断するものも存在する。しかし、上記半導体評価回路は、測定精度が低い、機能追加による回路面積の増大化、自己診断の信頼性が十分に確保できないといった問題がある。
【０００８】
本発明の目的は、アナログ集積回路内部の、性能に対する寄与度の高い任意の点の電圧を、テストに特化したＡＤコンバーターで測定することによりアナログ集積回路の不良を検出し、テスト効率の向上、及び不良原因を特定できる手段を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体集積回路は、上記課題を解決するために、アナログ回路を含む半導体集積回路において、上記アナログ回路内の被測定点の電圧を測定する為のＡＤコンバーターと、上記ＡＤコンバーターのＡＤ変換範囲の最大値を決める上位参照電圧を入力する為の第一入力端子と、上記ＡＤコンバーターのＡＤ変換範囲の最小値を決める下位参照電圧を外部から入力する為の第二端子と、上記ＡＤコンバーターの測定結果をデジタル出力する為の出力端子と、を備えたことを特徴としている。
【００１０】
ところで、一般的なＡＤコンバーターは上位参照電圧（多くは半導体集積回路の電源電圧を採用）・下位参照電圧（多くは接地電圧を採用）をＡＤ変換の上限値・下限値とし、ＡＤ変換ビット数がＮ（正の整数）の場合のＡＤ変換の最小測定単位は｛（上位参照電圧）−（下位参照電圧）｝／（２N）となる。一般にＡＤ変換ビット数Ｎが大きいほどＡＤ変換精度は高くなるが、代わりに回路面積が大きくなる。また、上位参照電圧、下位参照電圧を半導体集積回路内で発生させる為、半導体集積回路の特性ばらつきによる、上記電圧の仕様値との誤差も発生しやすい。
【００１１】
本発明に係る上記半導体集積回路の構成によれば、ＡＤ変換の基準となる上位参照電圧および下位参照電圧を外部のテスト装置から高精度に供給することでＡＤ変換ビット数Ｎを小さく抑えた上で高精度にＡＤ変換を行うことが可能となり、回路面積を節約して小型化することができる。
【００１２】
上記半導体集積回路では、さらに、上記ＡＤコンバーターの制御、及び上記測定結果の処理を行う為のデジタル処理回路を備えていてもよい。
【００１３】
上記半導体集積回路においては、さらに、上記ＡＤコンバーターの測定結果またはデジタル処理回路の出力を内部記録領域に記録する記録回路を備えていてもよい。
【００１４】
上記半導体集積回路では、さらに、上記被測定点と上記ＡＤコンバーターとの間に任意の数の測定信号安定化の為のフィルターと、上記フィルターを切り替えの為の切り替え回路と、上記切り替え回路を制御して、上記被測定点に応じて上記フィルターを選択可能とする為のフィルター制御回路とを備えていてもよい。
【００１５】
上記半導体集積回路においては、さらに、上記アナログ回路が正常であることを示す、被測定点の適正電圧の上下限値が指定されており、上記ＡＤコンバーターの測定結果が上記適正電圧の上下限値内に収まっているか否かを判定するデジタル判定回路と、判定結果を電圧の高低で出力する判定結果出力端子もしくは判定結果を内部記録回路にデジタル記録するデジタル記録回路の少なくともどちらか一方とを備えていてもよい。
【００１６】
上記半導体集積回路では、さらに、上位参照電圧、下位参照電圧を出力の基準とし、上記ＡＤコンバーターのデジタル出力が入力されて、上記デジタル出力をＤＡ変換して、上記被測定点の信号を再現する為のＤＡコンバーターと、上記ＤＡコンバーターからのアナログ出力を外部に出力する為のアナログ出力端子と、を備えていてもよい。
【００１７】
上記半導体集積回路においては、さらに、任意のしきい値を与え、測定結果のしきい値に対する高低を判定した判定結果を出力する為のデジタル判定回路と、上記判定結果を電圧の高低として出力する為の高低判定出力端子とを備えていてもよい。
【００１８】
上記半導体集積回路では、さらに、上記ＡＤコンバーターに対し、任意のしきい値を与え、一定期間内に複数回の測定を行い、測定結果がしきい値より低い値から高い値へ、もしくは高い値から低い値へ変化した回数であるクロス回数を計測する為のカウンター回路と、上記クロス回数を記録する内部記録回路とを備えていてもよい。
【００１９】
上記半導体集積回路においては、さらに、上記デジタル処理回路は、任意の回数の測定を行うように上記ＡＤコンバーターを制御する制御回路と、上記任意の回数の測定の結果の最大値、最小値、平均値、標準偏差といった統計値を求める為の算出回路と、上記統計値を内部記録回路に記録する為の記録制御回路とを有していてもよい。
【００２０】
上記半導体集積回路では、さらに、アナログ回路内の複数の被測定点とＡＤコンバーターとを接続する為の切り替え回路と、１つの上記ＡＤコンバーターで複数の被測定点の電圧測定できるように、上記切り替え回路を制御する為の切り替え制御回路を備えていてもよい。
【００２１】
上記半導体集積回路においては、さらに、上記ＡＤコンバーターの接続先の１つとしての外部入力端子を備え、上記デジタル処理回路は、上記外部入力端子、上位参照電圧入力端子、および下位参照電圧入力端子に入力された指定の各電圧値に基づく、上記ＡＤコンバーターでの測定結果及び上記指定の各電圧値から上記ＡＤコンバーターの精度の検証を行う検証回路を有していてもよい。
【００２２】
上記半導体集積回路では、さらに、上記デジタル処理回路は、任意の数の被測定点の測定結果が適正電圧値内に収まっているか判定し、それらの判定結果から総合判定を行った総合判定結果を出力する総合判定回路を有し、その上、上記総合判定結果を出力する為の総合判定結果出力端子、もしくは総合判定結果を内部記録回路に記録するように制御する記録制御回路の少なくともどちらか一方を備えていてもよい。
【００２３】
上記半導体集積回路においては、さらに、上記上位参照電圧、上記下位参照電圧を集積回路内部で発生させる為の参照電圧生成回路と、上記参照電圧生成回路を制御して、上位参照電圧、下位参照電圧を被測定点に対応させ変化させながら任意の数の被測定点を順次測定する為の測定制御回路と、上記順次測定された各測定結果を内部記録領域に記録する為の記録回路と、上記記録された各測定結果に基づきアナログ回路の特性を演算により求める為の演算処理回路と、上記アナログ回路の動作条件を変更して、上記アナログ回路の特性のばらつきを抑える為の特性調整回路とを備えていてもよい。
【００２４】
本発明の半導体集積回路の検査方法は、前記の課題を解決するために、アナログ回路内の被測定点の電圧をＡＤコンバーターにて測定し、上記ＡＤコンバーターの測定結果をデジタル出力するとき、上記ＡＤコンバーターのＡＤ変換範囲の最大値を決める上位参照電圧と、上記ＡＤコンバーターのＡＤ変換範囲の最小値を決める下位参照電圧とを外部から入力することを特徴としている。
【００２５】
本発明の半導体集積回路の調整方法は、前記の課題を解決するために、アナログ回路を含む半導体集積回路の調整方法において、アナログ回路内の被測定点の電圧をＡＤコンバーターにて測定し、上記ＡＤコンバーターの測定結果を出力し、外部から入力された検定用電圧によりＡＤコンバーターの精度を調べ、上記測定結果および上記精度に基づき、上記アナログ回路の動作条件を変更することを特徴としている。
【発明の効果】
【００２６】
以上、説明したように、本発明により、アナログ回路の被測定点の電圧を測定する為のテストに特化したＡＤコンバーターを搭載することで内部のアナログ回路の電圧測定が可能となり、高価なテスト装置を用意することなく半導体集積回路のアナログ回路のアナログ特性を評価することが可能となるという効果を奏する。
【００２７】
また、この機能（効果）は量産テスト時のみでなく、試作段階での特性評価や不良品の不良原因特定にも利用可能である。この機能（効果）の応用として内部回路電圧の測定結果を元に集積回路の動作条件を変更するフィードバック機能を付加することも可能となるという効果も奏する。
【発明を実施するための最良の形態】
【００２８】
本発明に係る各実施形態である各実施例について図１ないし図２３に基づいて説明すると以下の通りである。
【００２９】
（第１の実施例）
本発明に係る半導体集積回路の第１の実施例は、図１に示すように、本発明の基本構成であり、半導体集積回路１の内部に、アナログ回路ブロック２と、上記アナログ回路ブロック２のアナログ入力端子８およびアナログ出力端子９と、ＡＤ（アナログ−デジタル）コンバーター４とを有している。上記アナログ入力端子８およびアナログ出力端子９は、上記アナログ回路ブロック２の入出力用端子である。上記アナログ回路ブロック２は、アナログ集積回路であることが好ましい。
【００３０】
上記ＡＤコンバーター４は、上記アナログ回路ブロック２における、そのアナログ特性に寄与する被測定点３に接続されて上記被測定点３の電圧を測定する為のものである。ＡＤコンバーター４は、被測定点３の電圧をＡＤ変換により測定し、デジタル信号である測定結果をＡＤ変換ビット数Ｎと同数のデジタル出力端子７からパラレルに出力する（図１はＮ＝４の場合）。
【００３１】
ＡＤコンバーター４としては、抵抗型で並列型のＡＤコンバーターが高速変換できることから好適なものとして挙げられるが、参照電圧を必要とするＡＤコンバーターであれば用いることができ、例えば、逐次比較型量子化器である逐次比較型ＡＤコンバーター、積分型ＡＤコンバーター、縦続積分型ＡＤコンバーターなどが挙げられる。
【００３２】
さらに、上記半導体集積回路は、ＡＤコンバーター４に対し、ＡＤ変換の基準となる上位参照電圧を入力する為の上位参照電圧入力端子５と、下位参照電圧を入力する為の下位参照電圧入力端子６とを備えている。
【００３３】
次に、上記半導体集積回路の動作について説明する。まず、ＡＤコンバーター４は、アナログ回路ブロック２における被測定点３の電圧を測定する際、上位参照電圧入力端子５に上位参照電圧を、下位参照電圧入力端子６に下位参照電圧を入力し、それをＡＤ変換の基準とする。
【００３４】
これにより、本実施例の半導体集積回路は、測定したい電圧レベルの最大電圧を上位参照電圧入力端子５に、最小電圧を下位参照電圧入力端子６に外部からそれぞれ入力することで、希望する電圧レベルの範囲内でのみＡＤ変換を行うことができ、その上、外部から精度のよい上位参照電圧および下位参照電圧を入力できるので、小さなＡＤ変換ビット数Ｎにおいても高精度にＡＤ変換を行うことができる。
【００３５】
（第２の実施例）
本発明に係る半導体集積回路の第２の実施例は、図２に示すように、第１の実施例のデジタル出力端子７に代えてデジタル処理回路１０およびデジタル処理出力端子１１を備え、ＡＤコンバーター４を制御する機能と、ＡＤコンバーター４の測定結果を必要に応じて処理する機能を備えたものである。なお、本実施例では、上述した第１の実施例と同様な機能を有する部材については、同一の部材番号を付与してその説明を省いた。また、以下に続く各実施例でも同様である。
【００３６】
デジタル処理回路１０は、外部インターフェース１１を備えている。これにより、外部からＡＤコンバーター４とデジタル処理回路１０の制御と、データの入出力が可能である。また、この外部インターフェース１１からＡＤコンバーター４の測定結果を読み出すことも可能である。
【００３７】
なお、ＡＤコンバーター４とデジタル処理回路１０を結ぶＡＤ変換後のデジタルデータを伝送するインターフェース１２が設けられている。インターフェース１２としては、ＡＤ変換ビット数Ｎと同数の信号線を有するパラレル接続（図３を参照）、（２N−１）本の信号線を用いたパラレル出力（図４を参照）、およびシリアル接続（図５を参照）が考えられる。（２N−１）本の信号線を用いたパラレル出力はデータ転送が高速で、送信側、受信側の回路の簡素化が計れる反面、信号線の本数が多くなってしまうため、ＡＤコンバーター４とデジタル処理回路１０との距離がある場合には向いていない。また、この接続方式は２N−１個のコンパレーターを持つ並列型ＡＤコンバーターに適している。Ｎ本の信号線を用いたパラレル出力は通信速度、信号線の本数のバランスが取れているので利用しやすい。シリアル出力は信号線が１本で済む反面、通信速度の低下が考えられる。また、この通信方式はシリアル出力を直接取り出すことができる逐次比較型のＡＤコンバーターに適している。また、この他にＡＤコンバーター４制御用の信号線を備えることも考えられる。
【００３８】
（第３の実施例）
本発明に係る第３の実施例は、図６に示すように、第２の実施例の半導体集積回路に内部記録回路１３を備えたものである。内部記録回路１３を備えることにより、測定条件や測定結果を集積回路内部に記録することが可能となり、以前の測定結果を測定条件に反映するなどより柔軟な測定が可能となる。
【００３９】
（第４の実施例）
本発明に係る第４の実施例は、図７に示すように、第２の実施例の半導体集積回路に信号安定化の為のフィルター１４ａ、１４ｂを被測定点３とＡＤコンバーター４との間に備えたものである。フィルター１４ａ、１４ｂの前後にスイッチ１５ａ、１５ｂを備え、被測定点３の特性に応じてフィルター１４ａ、１４ｂを切り替える機能をフィルター制御回路としてのデジタル処理回路１０に備える。同時に被測定点３の信号を直接測定する為の直結回路をスイッチ１５ａ、１５ｂに備え、スイッチ１５ａ、１５ｂにより信号をバイパスすることができる。
【００４０】
（第５の実施例）
本発明に係る第５の実施例は、図８に示すように、第２もしくは第３の実施例の半導体集積回路でＡＤコンバーター４の測定結果が適正電圧内に収まっているかどうかを判定する適正電圧判定用デジタル処理回路１６を備えたものである。外部インターフェース１１から適正電圧を指定し、指定されたデータに基づき適正電圧判定用デジタル処理回路１６が合否を判定する。合否判定の出力方法として、判定結果出力端子１７から電圧の高低として合否の結果を出力する、または外部インターフェース１１から出力する、あるいは一旦内部記録回路１３に記録し、外部インターフェース１１経由で記録内容を読み出す方法などが考えられる。
【００４１】
この機能により、第１の実施例と比べ半導体集積回路の特性評価を簡素化することが可能となる。
【００４２】
（第６の実施例）
本発明に係る第６の実施例は、図９に示すように、第１の実施例の半導体集積回路に対し、第１の実施例にて用いた、外部からの上位参照電圧、下位参照電圧を出力の基準とするＤＡコンバーター１８と、その出力端子１９を備え、被測定点３の信号を再現する機能を搭載したものである。
【００４３】
ＡＤコンバーターと同様に、一般のＤＡコンバーターはＤＡ変換の際に基準となる上位電圧（以下、上位基準電圧）と下位電圧（以下、下位基準電圧）を必要とし、ＤＡ変換ビット数をＭ（正の整数）とした場合、ＤＡコンバーターの出力の最大値は上位基準電圧となり、最小値は下位基準電圧であり、最小精度は｛（上位基準電圧）−（下位基準電圧）｝／（２M）となる。
【００４４】
本発明ではＡＤコンバーター４のＡＤ変換の基準である上位参照電圧と下位参照電圧とをＤＡコンバーター１８の上位基準電圧と下位基準電圧とし、ＤＡ変換ビット数ＭをＡＤ変換ビット数Ｎと同数にすることにより、ＡＤコンバーター４のデジタル出力をダイレクトにＤＡ変換することが可能となり、ＡＤコンバーター４が測定した信号をＤＡコンバーター１８が再現し出力することが可能となる。また、本発明のＡＤコンバーター４と同様にＤＡ変換ビット数Ｍを小さく抑えた上で高精度にＤＡ変換を行うことが可能となり、回路面積を節約して小型化することができる。
【００４５】
（第７の実施例）
本発明に係る第７の実施例は、図１０に示すように、第２の実施例の半導体集積回路で被測定点３の測定結果の高低を判定する為の高低判定用デジタル処理回路２０と、判定結果を電圧の高低で出力する高低判定出力端子２１とを備えたものである。高低判定用デジタル処理回路２０に外部インターフェース１１から任意のしきい値を入力し、測定結果としきい値を比較した結果を高低判定出力端子２１に出力する。
【００４６】
この機能により、被測定点３のＡＣ信号のオフセット電圧をしきい値にとり、連続して測定と判定を行うことで、高低判定出力端子２１から被測定点３のＡＣ信号と同等の周波数で振動する信号を取り出すことが可能となる。なお、ＡＣ信号のオフセット電圧を測定する方法として、本発明の第４の実施例を利用し、被測定点３の信号の高周波成分をフィルターで取り除くことでオフセット電圧を求める方法が考えられる。
【００４７】
（第８の実施例）
本発明に係る第８の実施例は、図１１に示すように、第３の実施例の半導体集積回路において、一定期間内の複数回の測定において、クロス回数を測定する為のデジタル処理回路であるカウンター回路２２を備えたものである。
【００４８】
この機能により、被測定点３のＡＣ信号のオフセット電圧をしきい値にとり、クロス回数を測定時間で割ることにより、被測定点３のＡＣ信号の周波数を求めることが可能となる。なお、ＡＣ信号のオフセット電圧を測定する方法として、本発明の第４の実施例を利用し、被測定点３の信号の高周波成分をフィルターで取り除くことでオフセット電圧を求める方法が考えられる。
【００４９】
（第９の実施例）
本発明に係る第９の実施例は、図１２に示すように、第３の実施例のデジタル処理回路１０に測定結果の統計処理機能を搭載して統計処理用デジタル処理回路２３としたものである。統計処理用デジタル処理回路２３において、任意の回数の測定を行い、得られた測定結果に対し統計処理を行うことで、測定結果の平均、標準偏差、最大値、最小値を算出し、それらを内部記録回路１３に書き込む、もしくは外部インターフェース１１から出力する。
【００５０】
この機能により、時間がかかる外部インターフェース１１経由の測定データ読み出しの場合においても連続的なデータ測定を行うことが可能となり、その測定結果の統計データを知ることができる。
【００５１】
（第１０の実施例）
本発明に係る第１０の実施例は、図１３に示すように、第３の実施例における半導体集積回路のアナログ回路ブロック２が、複数の各アナログ回路ブロック２ａ〜２ｄを含み、複数の各アナログ回路ブロック２ａ〜２ｄにおける各被測定点３ａ〜３ｄとＡＤコンバーター４との間に切り替え回路２４と、切り替え回路制御用デジタル処理回路２５とを備えたものである。切り替え回路２４を、切り替え回路制御用デジタル処理回路２５により切り替え制御することにより複数の被測定点３ａ〜３ｄを１つのＡＤコンバーター４で測定することが可能となる。
【００５２】
この機能により、ＡＤコンバーター４を増やすことなく複数の被測定点３ａ〜３ｄの測定が可能となる。
【００５３】
（第１１の実施例）
本発明に係る第１１の実施例は、図１４に示すように、第１０の実施例における被測定点の１つとして外部入力端子２６の電圧をＡＤコンバーター４において測定できるようにしたものである。すなわち、ＡＤコンバーター４の接続先を外部入力端子２６に切り替え、この外部入力端子２６、及び上位参照電圧入力端子５、下位参照電圧入力端子６に外部のテスト装置からの精度の良い指定の各電圧（検定用電圧）を入力できるようになっている。上記各電圧の測定をＡＤコンバーター４で実行することにより、ＡＤコンバーター４の正常動作の確認、及びＡＤコンバーター４の精度をテストすることができる。
【００５４】
この機能によりＡＤコンバーター４の精度が確認できる為、内部の被測定点３ａ〜３ｄにおける測定結果の信頼性を高めることができる。
【００５５】
（第１２の実施例）
本発明に係る第１２の実施例は、図１５に示すように、第５の実施例と、第１０の実施例とを組み合わせたものである。任意数の各被測定点３ａ〜３ｄの適正電圧を被測定点３ａ〜３ｄ毎に指定し、ＡＤコンバーター４における各被測定点３ａ〜３ｄへの接続先を切り替える。このことにより、複数の各被測定点３ａ〜３ｄを順次測定し、続いて測定結果もしくは判定結果を内部記録回路１３にて順次記録する。続いて、それらの測定結果もしくは判定結果を元に、これら被測定点３ａ〜３ｄの測定結果が全て適正電圧内に収まっているかどうかの総合判定を総合判定用デジタル処理回路２８において行う。その総合判定結果を総合判定結果出力端子２７から出力する、もしくは外部インターフェース１１から出力する、もしくは内部記録回路１３の記録領域に一旦記録し外部インターフェース１１で読み出す。これらの制御を総合判定用デジタル処理回路２８によって行う。
【００５６】
なお、複数の被測定点３ａ〜３ｄを幾つかのグループ例えばグループ２９ａとグループ２９ｂとに分け、グループ毎の総合判定を行うことも可能である。
【００５７】
この機能により、第５の実施例より更に半導体集積回路の特性評価の簡素化が図れる。
【００５８】
（第１３の実施例）
本発明に係る第１３の実施例は、図１６に示すように、第１１の実施例の半導体集積回路に対し、上位参照電圧発生回路３０、下位参照電圧発生回路３１を加え、フィードバック用デジタル処理回路３２を備えたものである。フィードバック用デジタル処理回路３２は、集積回路使用時に被測定点３ａ〜３ｄの電圧測定を半導体集積回路単体で行い、測定結果を記録し、記録された測定結果を反映して、アナログ回路ブロック２ａ〜２ｄの各動作条件をそれぞれ変更するものである。
【００５９】
一般の半導体集積回路でフィードバック機能を搭載するものも存在するが、本発明ではテストの段階で第１１の実施例に基づきＡＤコンバーター４の精度の検証を行い、その後に精度検証をすませたＡＤコンバーター４を使用して上位参照電圧発生回路３０、下位参照電圧発生回路３１の出力の測定を行う。このことによって、上位参照電圧発生回路３０、下位参照電圧発生回路３１の出力電圧の精度を検証できるため、フィードバック機能の高い信頼性を確保することができる。上記上位参照電圧発生回路３０、下位参照電圧発生回路３１としては、別途、それぞれ設けることも可能であるが、電源回路および接地電圧を用いることができる。
【００６０】
このとき、アナログ回路ブロック２ａ〜２ｄにおけるそれぞれ変更される動作条件の例として、アナログ回路ブロック２へ供給する電源電圧、オフセット電圧、信号増幅率の設定値等の調整が考えられる。
【００６１】
供給電源電圧、オフセット電圧については各電圧をＡＤコンバーター４で測定し、理想値とのズレをフィードバック機能により調整する。
【００６２】
信号増幅率の調整では、増幅率が電圧に依存する場合は直接電圧を測定すればよいが、電流値により増幅率が決まる場合が多い。電流値により増幅率が決まる場合として、図１７に示す、差動増幅回路２ｅを例に挙げる。差動増幅回路２ｅでは、各被測定点３−α、３−βの各判定ポイントの電圧を測り、抵抗２ｆによる電圧降下量から差動増幅回路２ｅを流れる電流量を判定することができるため、その結果を基に、フィードバック用デジタル処理回路３２により、定電流源２ｇを制御することで差動増幅回路２ｅに対しフィードバック制御をかけることができる。
【００６３】
このとき、実際に信号が流れる差動増幅回路２ｅを測定するのに問題がある場合は同様の構成のダミー増幅回路を用意して測定を行い、その結果を実際に信号が流れる差動増幅回路２ｅにフィードバックする方法も考えられる。
【００６４】
次に、アナログ回路ブロック２の他の具体例を図１８ないし図２３に基づきそれぞれ説明する。
【００６５】
アナログ回路ブロック２の判定に用いるポイントであるノードとしては、(1) 定電圧出力回路の出力ノード、(2) ＤＣバイアス電圧が必要なノード、(3) 差動信号のＤＣオフセットが加わるノード、(4) ＩＣの端子に出ないフィードバック回路のフィードバックのノード、(5) 素子ばらつきに依存する電圧のかかるノードやアナログ性能に依存する電圧のかかるノードなどが挙げられる。
【００６６】
(1) 定電圧出力回路の出力ノードとしては、図１８に示すバンドギャップレギュレータの出力など、定電圧の出力電圧のチェックポイントが挙げられる。
【００６７】
(2) ＤＣバイアス電圧が必要なノードとしては、図１９に示すように、バイポーラＴｒのべースバイアスが加わる回路のベース電位の測定ポイントが挙げられる。ベース電位を確認することにより、設定した電圧に範囲内に入っているかを確認できる。また、図中のＭＯＳトランジスタをスイッチとして使い、ベース電位を“Ｌ”レベルにして、その回路ブロック全体をオフにしたりする場合に、回路ブロックの電流変化をモニタしなくても、回路ブロックがオフになっているかどうかを確認できる。
【００６８】
(3) 差動信号のＤＣオフセットが加わるノードとしては、図１７に示すように、差動増幅回路２ｅの各出力ポイントが挙げられる。差動増幅回路２ｅの入力に、ＤＣオフセットが生じていた場合、ＤＣ成分が増幅され、出力特性が劣化することが考えられる。それを精度よく判定することで事前に問題となる差動増幅回路２ｅを含むＩＣをリジェクトできる。その他のＤＣオフセットの差が問題となる部分でも同様の考え方で判定することが可能である。
【００６９】
(4) ＩＣの端子に出ないフィードバック回路のフィードバックのノードとしては、図２０に示すチューニング電圧や、図２１に示すＡＧＣなど、ＬＰＦを内蔵したフィードバック回路のＤＣ電圧ポイントが挙げられる。上記ＤＣ電圧を測定することで、フィードバック回路が正常に動作していることを確認できる。
【００７０】
チューニング電圧の場合は、設定した発信周波数のときの、チューニング電圧が、ある範囲内に入っているか確認する方法と、設定周波数をパラメータとして、チューニング電圧が下限の電圧と上限の電圧になる時の、または、設定範囲から外れるポイントを確認する方法がある。
【００７１】
ＡＧＣも同様に、ある入力信号レベルが、あるＤＣレベルの間に入っていることを確認する方法と、ＡＧＣ電圧が下限の入力レベルと上限の入力レベルで、ＡＧＣが機能する範囲内に入っているかどうかを確認する方法がある。
【００７２】
(5) 素子ばらつきに依存する電圧のかかるノードやアナログ性能に依存する電圧のかかるノードとしては、例えば図２２に示すトランジスタを縦積みしたものの電位が挙げられる。上記電位を判定することで、ベース・エミッタ間の電位に関するばらつきの評価が可能である。また、図２３（ａ）および図２３（ｂ）に示すような増幅回路のＤＣ出力も上記ノードとして挙げられる。上記ＤＣ出力の増幅度をＡＤコンバーター４で判定することで、Ｔｒの電流増幅率と抵抗のばらつきを含んだゲインのランク分けが可能である。これは、ＭＯＳのアナログ回路であっても同様にランク分けできる。
【産業上の利用可能性】
【００７３】
本発明に係る半導体集積回路、およびその検査方法や調整方法は、アナログ回路を含む半導体集積回路において、アナログ回路の良否の判定を容易化できて歩留りを改善できるので、上記半導体集積回路が多用され、かつコストダウンが求められる、携帯電話などの通信分野や、コンピュータ分野および家電分野に好適に利用できる。
【図面の簡単な説明】
【００７４】
【図１】本発明に係る半導体集積回路の第１の実施例で本発明の基本構成を示す要部ブロック図である。
【図２】本発明に係る半導体集積回路の第２の実施例を示す要部ブロック図である。
【図３】上記半導体集積回路における、ＡＤコンバーターとデジタル処理回路とを結ぶＡＤ変換後のデジタルデータを伝送するインターフェースの一例であり、ＡＤ変換ビット数Ｎと同数の信号線を有するパラレル接続を示す回路ブロック図である。
【図４】上記インターフェースの他の例であり、（２N−１）本の信号線を用いたパラレル接続を示す回路ブロック図である。
【図５】上記インターフェースの他の例であり、シリアル接続を示す回路ブロック図である。
【図６】本発明に係る半導体集積回路の第３の実施例を示す要部ブロック図である。
【図７】本発明に係る半導体集積回路の第４の実施例を示す要部ブロック図である。
【図８】本発明に係る半導体集積回路の第５の実施例を示す要部ブロック図である。
【図９】本発明に係る半導体集積回路の第６の実施例を示す要部ブロック図である。
【図１０】本発明に係る半導体集積回路の第７の実施例を示す要部ブロック図である。
【図１１】本発明に係る半導体集積回路の第８の実施例を示す要部ブロック図である。
【図１２】本発明に係る半導体集積回路の第９の実施例を示す要部ブロック図である。
【図１３】本発明に係る半導体集積回路の第１０の実施例を示す要部ブロック図である。
【図１４】本発明に係る半導体集積回路の第１１の実施例を示す要部ブロック図である。
【図１５】本発明に係る半導体集積回路の第１２の実施例を示す要部ブロック図である。
【図１６】本発明に係る半導体集積回路の第１３の実施例を示す要部ブロック図である。
【図１７】上記半導体集積回路に用いるアナログ回路ブロックの一例を示す回路図である。
【図１８】上記半導体集積回路に用いるアナログ回路ブロックの他の例を示す回路図である。
【図１９】上記半導体集積回路に用いるアナログ回路ブロックのさらに他の例を示す回路図である。
【図２０】上記半導体集積回路に用いるアナログ回路ブロックのさらに他の例を示す回路図である。
【図２１】上記半導体集積回路に用いるアナログ回路ブロックのさらに他の例を示す回路図である。
【図２２】上記半導体集積回路に用いるアナログ回路ブロックのさらに他の例を示す回路図である。
【図２３】上記半導体集積回路に用いるアナログ回路ブロックのさらに他の例を示す回路図である。
【符号の説明】
【００７５】
１  半導体集積回路
２（２ａ,…,２ｄ）  アナログ回路ブロック（アナログ回路）
３（３ａ,…,３ｄ）  被測定点
４  ＡＤコンバーター
５  上位参照電圧入力端子（第一入力端子）
６  下位参照電圧入力端子（第二入力端子）
７（７ａ,…,７ｎ）デジタル出力端子
８  アナログ入力端子
９  アナログ出力端子
１０  デジタル処理回路
１１  外部インターフェース
１２  デジタルデータ伝送用インターフェース
１３  内部記録回路
１４（１４ａ,１４ｂ）フィルター
１５（１５ａ,１５ｂ）フィルター切り替え回路
１６  適正電圧判定用デジタル処理回路
１７  判定結果出力端子
１８  ＤＡコンバーター
１９  ＤＡコンバーターの出力端子
２０  高低判定用デジタル処理回路
２１  高低判定出力端子
２２  カウンター回路
２３  統計処理用デジタル処理回路
２４  ＡＤコンバーター接続先切り替え回路
２５  切り替え回路制御用デジタル処理回路
２６  精度検証用外部入力端子
２７  総合判定結果出力端子
２８  総合判定用デジタル処理回路
２９（２９ａ,２９ｂ）回路ブロックのグループ
３０  上位参照電圧発生回路
３１  下位参照電圧発生回路
３２  フィードバック用デジタル処理回路
３３  上位参照電圧発生回路接続先切り替え回路
３４  下位参照電圧発生回路接続先切り替え回路
【図１】
2006329682.tif 000003
【図２】
2006329682.tif 000004
【図３】
2006329682.tif 000005
【図４】
2006329682.tif 000006
【図５】
2006329682.tif 000007
【図６】
2006329682.tif 000008
【図７】
2006329682.tif 000009
【図８】
2006329682.tif 000010
【図９】
2006329682.tif 000011
【図１０】
2006329682.tif 000012
【図１１】
2006329682.tif 000013
【図１２】
2006329682.tif 000014
【図１３】
2006329682.tif 000015
【図１４】
2006329682.tif 000016
【図１５】
2006329682.tif 000017
【図１６】
2006329682.tif 000018
【図１７】
2006329682.tif 000019
【図１８】
2006329682.tif 000020
【図１９】
2006329682.tif 000021
【図２０】
2006329682.tif 000022
【図２１】
2006329682.tif 000023
【図２２】
2006329682.tif 000024
【図２３】
2006329682.tif 000025