(57)【要約】【課題】  新たな装置を設けずに電磁妨害対応制御システムを提供する。【解決手段】  複数のアナログ入力に基き機器を制御する制御システムであって、該複数のアナログ入力の相関を取る相関器、該相関器の出力により該複数のアナログ入力が電磁妨害を受けているかどうか判定する電磁妨害判定部、該電磁妨害判定部が電磁妨害を受けていると判定した場合、相関器の出力に基き補正値を演算する補正値演算部、及び前記アナログ入力を該演算された補正値により補正する演算部を有し、該演算部により補正された出力に基き制御対象機器を制御する。【選択図】      図１
2006329941.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力信号に基き機器を制御する制御システムであって、
複数の入力信号の相関値を生成する相関器と、
前記相関器の出力に基いて、前記複数の入力信号が電磁妨害を受けているかどうかを判定する電磁妨害判定部と、
を有することを特徴とする制御システム。
【請求項２】
前記相関器の出力に基いて、入力信号を補正するための補正値を算出する補正値演算部と、
前記電磁妨害判定部により、複数の入力信号が電磁妨害を受けていると判定された場合に、前記補正値によって前記複数の入力を補正する制御部と、
を有することを特徴とする、請求項１の制御システム。
【請求項３】
前記電磁妨害判定部により、複数の入力信号が電磁妨害を受けていると判定された場合に、前記制御システムをフェールセーフモードに移行する制御部を有することを特徴とする、請求項１の制御システム。
【請求項４】
前記相関器の出力に基いて、入力信号を補正するための補正値を算出する補正値演算部と、
前記電磁妨害判定部により、複数の入力信号が電磁妨害を受けていると判定された場合に、前記補正値によって前記複数の入力を補正し又は前記制御システムをフェールセーフモードに移行する制御部とを有し、
前記制御部は、前記電磁妨害判定部により判定された電磁妨害のレベルに応じて、前記補正を行うか、フェールセーフモードに移行するかを選択する、ことを特徴とする、請求項１の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力回路において電磁妨害状態であることを検出し、検出した電磁妨害状態に基き制御し、電磁妨害状態の入力信号を用いて誤った制御をしないように危険を回避する制御システムに関する。
【背景技術】
【０００２】
電磁妨害状態であることを検出するため、アンテナや検出回路を設けた装置が知られている。対辺上の抵抗がアンテナ素子として機能するブリッジ回路を備えた電磁波検出センサを有する医療機器用電磁波警報装置が開示されている（特許文献１）。
【０００３】
心臓刺激器のような患者に移植可能な医療装置の適正な動作を中断させる可能性のある電磁妨害（ＥＭＩ）信号がアンテナによって磁気的に誘導され、ノイズ検出器に出力され、ＥＭＩの存在を警告する電磁ノイズ検出器が開示されている（特許文献２）。
【０００４】
アンテナにより外来雑音を検知する検知回路を備え、検知信号が電子機器の誤動作を起こすレベル以上となったとき、制御部がリレー接点を電子機器の停止許容時間の範囲内で適宜時間開動作させることが開示されている（特許文献３）。
【０００５】
また、電子機器の電磁波による誤動作及び故障の防止方法と防止装置、及び電磁ノイズ保護装置が開示されている（特許文献４、５）。
【０００６】
【特許文献１】特開平９−２８５４５２号公報
【特許文献２】特表２００１−５１５３６６号公報
【特許文献３】特開２００２−７１７号公報
【特許文献４】特開２００２−１１２４５０号公報
【特許文献５】特開平１０−４３８９号公報
【０００７】
従来は上記のように、電磁妨害状態であることを検出するため、アンテナや検出回路を設けていた。また、電磁妨害状態のときの制御のためにフェールセーフ装置を新たに設ける必要があった。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、アンテナや検出回路を設けずに電磁妨害状態を検出し、また、フェールセーフ装置を新たに設けることなく、電磁妨害状態の入力信号を用いて誤った制御をしないように危険を回避する電磁妨害対応制御システムを提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明電磁妨害対応制御システムは、複数の入力信号に基き機器を制御する制御システムであって、該複数の入力信号の相関値を生成する相関器、該相関器の出力により該複数の入力信号が電磁妨害を受けているかどうか判定する電磁妨害判定部を有している。そして、電磁妨害判定部が電磁妨害を受けていると判定した場合、相関器の出力に基き補正値を演算する補正値演算部、及び前記入力信号を該演算された補正値により補正する演算部を有し、該演算部により補正された出力に基き制御対象機器を制御する。
【００１０】
また、前記電磁妨害判定部には予め電磁妨害判定レベルが設定されており、前記相関器の出力レベルが該電磁妨害判定レベルを超えている場合、電磁妨害を受けていると判定する。
【００１１】
一方、前記電磁妨害判定部が電磁妨害を受けていないと判定した場合、前記入力信号に基き制御対象機器を制御する。
【００１２】
また、前記電磁妨害判定部には前記電磁妨害判定レベルより高い補正値演算不可能判定レベルが予め設定されており、前記相関器の出力レベルが該補正値演算不可能判定レベルを超えていないと判定された場合のみ、前記演算部により補正された出力に基き制御対象機器を制御する。
【００１３】
一方、前記相関器の出力レベルが該補正値演算不可能判定レベルを超えていると判定された場合、前記補正値を演算せず、フェールセーフモードに移行する。
【００１４】
また、前記フェールセーフモードは、前記相関器の出力レベルに応じて段階的なフェールセーフモードを有する。
【００１５】
そして、前記電磁妨害判定部には前記補正値演算不可能判定レベルより高いフェールセーフモード判定レベルが予め設定されており、前記相関器の出力レベルがフェールセーフモード判定レベルを超えていないと判定された場合、予め設定されている値に基いて制御対象機器を制御する。
【００１６】
一方、前記相関器の出力レベルがフェールセーフモード判定レベルを超えていると判定された場合、制御対象機器の動作を停止する。
【００１７】
なお、本発明による電磁妨害対応制御システムは、車両用制御機器及びその他種々の機器の制御に用いることができる。
【発明の効果】
【００１８】
本発明によれば、電磁妨害状態であることを検出するため、アンテナや検出回路を設ける必要がなく、また電磁妨害状態のときの制御のためにフェールセーフ装置を新たに設ける必要がない。このように新たな装置を設ける必要がないため、コストを削減でき、またこれら新たな装置のためのスペースが必要なくなるため、装置類を小型化することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の構成の概要を示すブロック図である。図において、ａ、ｂはセンサで、これらセンサからの出力はそれぞれアナログ入力部１１、１２に入力する。本発明はセンサ及びアナログ入力部の数が複数の場合に適用できるが、これらが２の場合を例にとって以下に説明する。
【００２０】
入力部１１、１２の出力（１）はそれぞれＡ／Ｄ変換器２１、２２に入力してＡ／Ｄ変換され、その出力（２）は演算部２３、２４に入力する。そして、演算部２３、２４の出力（４）は制御部２５に送られ、演算部２３、２４の出力（４）に基いて制御対象機器が制御される。
【００２１】
一方、Ａ／Ｄ変換器２１、２２の出力（２）は入力１及び入力２として相関器２６に送られ、相関器２６の出力（３）は電磁妨害判定部２８及び補正値演算部２７に送られる。そして、補正値演算部２７の出力は演算部２３、２４にそれぞれ送られ、Ａ／Ｄ変換器２１、２２の出力と演算される。演算された出力は制御部２５に送られ、この出力に基いて制御対象機器の制御が行われる。
【００２２】
また、電磁妨害判定部２８の出力は制御部２５及び制御部２５に設けられたフェールセーフモード選択部２９に送られ、電磁妨害判定部２８の出力に基いてフェールセーフモードが選択される。
【００２３】
制御部２５から電磁妨害判定部２８及び補正値演算部２７への線は、これら電磁妨害判定部２８及び補正値演算部２７が正常に動作しているか検知するためのものである。
なお、図１では電磁妨害判定部２８及び補正値演算部２７を相関器２６とは別体に設けたが、これらの機能を相関器２６に含めても良い。
【００２４】
図２は、図１の相関器２６の構成の一例を示したものである。図２において、入力１及び２はそれぞれゲート２６１−１及び２６１−２に入力する。２６２はゲートパルス発生部であり、ゲートを適当な幅を持ったゲートパルスによってゲーティングすることによって、入力１及び２を所定の区間切り出す。切り出された波形はそれぞれメモリ２６２−１及び２６２−２に記憶される。積算部２６３はメモリに記憶された信号を読み出し、入力１と入力２の位相をずらしながらそれぞれの位相差における両者の畳み込み積分を実行して両者の相関値を求める。
乗算部２６４は、積算部２６３から出力された相関値に、係数設定部２６５で設定された係数を乗算して出力値を規格化するためのものである。
【００２５】
図３は、ゲート２６１−１と２６１−２の動作を示した波形図で、図３（ｃ）はゲートパルス発生部２６２のゲートパルスであり、図３（ａ）、（ｂ）に示すようには入力値１及び２に対して適当な窓関数をかけて所定の区間切り出している。具体的には、図３（ｃ）に示すゲートパルスによってゲーティングし、入力値１及び２（図では共に１Ｖ）を所定の区間切り出している。切り出された波形は、それぞれＡ点、Ｂ点に示す波形となり、これらの波形がメモリ２６２−１及び２６２−２に記憶される。
【００２６】
積算部２６３はメモリ２６２−１及び２６２−２に記憶された入力１と２の信号を読み出し、図４（ａ）−（ｇ）に示すように、下記の畳み込み積分の式（１）によって、入力１と入力２の位相をずらしながらそれぞれの位相差における両者の畳み込み積分を実行して両者の相関値を求める。
+T
ＣＯＲ（τ）＝∫Ｖ１（ｔ）Ｖ２（ｔ＋τ）ｄτ                式（１）
-T
【００２７】
図４（ａ）は上記式（１）においてτ＝＋Ｔの場合を示したもので、入力１と２の位相差が＋Ｔであり、ＣＯＲ（τ）＝０となる。
図４（ｂ）は上記式（１）においてτ＝＋α２の場合を示したもので、入力１と２の位相差が＋α２であり、ＣＯＲ（τ）＝β２となる。
図４（ｃ）は上記式（１）においてτ＝＋α１の場合を示したもので、入力１と２の位相差が＋α１であり、ＣＯＲ（τ）＝β１となる。
図４（ｄ）は上記式（１）においてτ＝０の場合を示したもので、入力１と２の位相差が０であり、ＣＯＲ（τ）＝β０となる。
図４（ｅ）は上記式（１）においてτ＝−α１の場合を示したもので、入力１と２の位相差が−α１であり、ＣＯＲ（τ）＝β１となる。
図４（ｆ）は上記式（１）においてτ＝−α２の場合を示したもので、入力１と２の位相差が−α２であり、ＣＯＲ（τ）＝β２となる。
図４（ｇ）は上記式（１）においてτ＝−Ｔの場合を示したもので、入力１と２の位相差が−Ｔであり、ＣＯＲ（τ）＝０となる。
【００２８】
図５は、図４で示した入力１と２に畳み込み積分を実行して求めた両者の相関値を、位相差τの関数として表したものである。図５において、横軸は位相差τで縦軸は相関値ＣＯＲ（τ）であり、図に示すように三角波形となる。
【００２９】
図４及び図５では、入力１及び２が共に、ゲートパルスの幅の中ではほぼ一定で直流とみなせる、ゆっくりした変化の信号の相関値について説明したが、実際には直流以外の信号も考えられる。
図６は、直流及び直流以外の信号の場合の相関値の波形の例示したものである。図６（ａ）は図４及び図５で示した、入力１及び２が共に直流とみなせる場合であって、電磁妨害を受けていないときの位相差と相関値の関係を示した波形であり、三角波形となる。
【００３０】
図６（ｂ）は、入力１及び２が共に矩形波の場合であって、電磁妨害を受けていないときの位相差と相関値の関係を示した波形の例であり、図に示すように大きな三角波を中心に複数の三角波が左右対称に並んでおり、複数のピーク値をもつ波形となる。なお、この波形は、ゲートパルスの区間内に複数の周期（この場合は３周期）が含まれている場合を示す。
図６（ｃ）は、入力１及び２が共に三角波の場合であって、電磁妨害を受けていないときの位相差と相関値の関係を示した波形の例であり、図に示すように大きな山を中心に複数の山が左右対称に並んでおり、複数のピーク値をもつ波形となる。なお、この波形も、ゲートパルスの区間内に複数の周期（この場合は３周期）が含まれている場合を示す。
【００３１】
図６（ｂ）（ｃ）において、複数のピーク値のうち最大のもの（○で示したピーク）を入力１と２の相関値として採用する。
図６（ｂ）（ｃ）ではゲートパルスの区間内に複数の周期が含まれている場合を示したが、ゲートパルスの区間内に含まれる入力波形の周期が１周期未満の場合、入力が直流である場合と同じくピーク値は１つだけ現れる。
【００３２】
図７は入力１と２が電磁妨害を受けたときの入力波形と、その場合の位相差と相関値の関係を示した波形の例である。
図７（ａ）は、入力１及び２が共に直流とみなせる場合であって、１Ｖの電磁妨害を受けているときの位相差と相関値の関係を示した波形の例である。入力は１Ｖの電磁妨害を受けているので２Ｖとなり、相関値のピーク値は電磁妨害を受けていないときの値（６０）より大きい２５０弱となる。
【００３３】
図７（ｂ）は、入力１及び２が共に矩形波の場合であって、１Ｖの電磁妨害を受けているときの位相差と相関値の関係を示した波形の例である。入力は１Ｖの電磁妨害を受けているので矩形波の値は１Ｖと２Ｖとなり、相関値の波形は中心にピークの三角波を有したピラミッド型となる。入力は１Ｖの電磁妨害を受けているので、相関値のピーク値は電磁妨害を受けていないときの値（３０）より大きい１４０超となる。
【００３４】
図７（ｃ）は、入力１及び２が共に三角波の場合であって、１Ｖの電磁妨害を受けているときの位相差と相関値の関係を示した波形の例である。入力は１Ｖの電磁妨害を受けているので三角波の値は１Ｖと２Ｖの間となり、相関値の波形は山形となる。入力は１Ｖの電磁妨害を受けているので、相関値のピーク値は電磁妨害を受けていないときの値（２０）より大きい１４０となる。
なお、図６及び図７に示す相関値は例示であって、同じ入力電圧の場合でも窓関数の幅（即ち、サンプリング数）によって変化するものであることはいうまでもない。また、入力波形によっても異なる値となる。さらに、同じ１Ｖの電磁妨害を受けている場合でも、入力波形によって図７に示すように異なる値となる。
【００３５】
上記のように、同じ１Ｖの電磁妨害を受けている場合でも、積算部の出力波形は入力波形によって異なる値となる。
そこで、図２に示す乗算部２６４において、積算部２６３から出力された相関値に係数設部２６５で予め設定された係数を乗算して出力値を規格化する。この係数の値は、サンプル数や想定される入力波形に応じて設定することができる。また、実際にシステムを稼動させて妨害を受けていないときの相関値が所定の値、例えば１Ｖになるように係数値を設定することができる。
【００３６】
図８は、電磁妨害を受けていないときの相関値が１となるように係数値を設定した場合に、電磁妨害を受けたときの相関値を示した図である。
図８（ａ）は、係数をかける前の相関値を示した図である。図８（ａ）は、入力が直流波形である場合に、電磁妨害を受けていないときの相関値が６０であり、１Ｖの電磁妨害を受けているときの相関値が２４０であることを示している。同様に、入力が矩形波である場合に、電磁妨害を受けていないときの相関値が３０であり、１Ｖの電磁妨害を受けているときの相関値が１５０であることを示している。また同様に、入力が三角波である場合に、電磁妨害を受けていないときの相関値が２０であり、１Ｖの電磁妨害を受けているときの相関値が１４０であることを示している。
【００３７】
図８（ｂ）は、電磁妨害を受けていないときの相関値が１となるように係数値を設定した場合の相関値の値を示した図である。
図８（ｂ）において、入力が直流波形である場合に係数値を０．０１６６６７に設定すると、電磁妨害を受けていないときの相関値が１となる。このように係数値を設定した場合、１Ｖの電磁妨害を受けているときの相関値は４となる。同様に、入力が矩形波である場合に係数値を０．０３３３３３に設定すると、電磁妨害を受けていないときの相関値が１となる。このように係数値を設定した場合、１Ｖの電磁妨害を受けているときの相関値は５となる。また同様に、入力が三角波である場合に、係数値を０．０５に設定すると、電磁妨害を受けていないときの相関値が１となる。このように係数値を設定した場合、１Ｖの電磁妨害を受けているときの相関値は７となる。
【００３８】
上記のように、電磁妨害を受けていないときの相関値を、例えば１Ｖとなるように係数値を設定しても、同じ１Ｖの電磁妨害を受けたときの相関値は入力波形によって異なってくる。そのため、入力波形に応じて図１の補正値演算部２７の補正値やフェールセーフモードに移行する閾値を変化させる必要がある。
実際のシステムでは、入力端子に接続されているセンサは温度センサ、エンコーダ又はポテンショメータ等のように固定されている。従って、ある入力ポートに、あるときはエンコーダが接続され、あるときは温度センサが接続されるということは通常はない。一方、接続されるセンサの種類に応じて入力波形はほぼ決まっているため、上記補正値の計算のための補正ゲインやフェールセーフモードの閾値も、使用するセンサ、即ち、入力波形に応じて予め設定することができる。
【００３９】
また、システムの試験段階で意図的に既知の電磁妨害を入力ポートに加え、そのときの相関値から補正値を計算するための補正ゲインやフェールセーフモードの閾値を設定することもできる。例えば、１Ｖの電磁妨害を加えたときの相関値が５Ｖであれば、逆に相関値が５Ｖのときに補正値が１Ｖとなるように補正値を計算するパラメータを設定することができる。
また、３Ｖ以上の電磁妨害を受けたときはフェールセーフモードに移行するようにした場合、意図的に３Ｖの電磁妨害を与え、そのときの相関値が、例えば１０Ｖであったとすれば、フェールセーフモードに移行する閾値を１０Ｖに設定する。
【００４０】
次に、上記図１に示した本発明による構成の動作について説明する。図９（ａ）、（ｂ）は電磁妨害を受けた状態の入力部１１、１２の出力（１）とＡ／Ｄ変換器２１、２２の出力（２）をそれぞれ示したものである。
【００４１】
図９は、例えば、入力部１１、１２の本来の出力がそれぞれ「１Ｖ」であって、１Ｖの電磁妨害を受けたためにそれぞれ「２Ｖ」となり、その結果Ａ／Ｄ変換器２１、２２の出力（２）がそれぞれ「１Ｖ」から「２Ｖ」となった場合を示している（以下、「ケース１」と記す）。
【００４２】
図１０（ａ）（ｂ）は、入力部１１，１２の本来の出力がそれぞれ「１Ｖ」と「０Ｖ」であって、１Ｖの電磁妨害を受けたためにそれぞれ「２Ｖ」と「１Ｖ」となり、その結果Ａ／Ｄ変換器２１、２２の出力（２）がそれぞれ「１Ｖ」と「０Ｖ」から「２Ｖ」と「１Ｖ」になった場合を示している（「ケース２」と記す）。
【００４３】
図１１は、ケース１の場合であって、電磁妨害を受けた状態のＡ／Ｄ変換器２１、２２の出力が相関器２６に入力したときの相関器２６の出力と、その出力に基いてどのように補正が行われるかを示した図である。
例えば、電磁妨害を受けておらず、入力１及び２の波形がそれぞれ図９（１）のβに示す１Ｖの直流波形である場合、相関器２６の出力波形は図１１（３）に細線で示す三角波となる。
【００４４】
一方、１Ｖの電磁妨害を受けているため、入力１及び２の波形がそれぞれ図９（１）のαに示すような２Ｖの直流波形である場合、相関器２６の出力波形は図１１（３）に太線で示す三角波となる。このように電磁妨害によって相関器の出力が上昇する。
【００４５】
上記ケース１の場合、細線は電磁妨害を受けていない状態における本来の出力値を表し、三角波の頂点の値は１Ｖである。この値を電磁妨害を受けていない状態の値としてデータを予めとっておき設定しておく。
一方、太線の三角波の頂点の値は４Ｖであり、この値が電磁妨害を受けた場合のレベルを超えているかどうか判断され、超えている場合には補正値が演算される。この場合、両者の差は３Ｖであり、この値が電磁妨害を受けている量である。電磁妨害を受けていると判断されれば、相関器２６の出力は補正値演算部２７に送られ、電磁妨害を受けている量（この場合は３Ｖ）に補正ゲインが乗算され、補正値が演算される。この補正ゲインは予め設定されており、１／３とすれば、補正値は３Ｖ×１／３＝１Ｖとなる。
次に、演算部２３、２４で電磁妨害を受けている出力から補正値１Ｖが減算され、それぞれ本来の１Ｖとなる。
【００４６】
図１２は、ケース２の場合であって、電磁妨害を受けた状態のＡ／Ｄ変換器２１、２２の出力が相関器２６に入力したときの相関器２６の出力と、その出力に基いてどのように補正が行われるかを示した図である。
例えば、電磁妨害を受けておらず、入力１の波形が１Ｖの直流波形であり、入力２の波形が０Ｖの直流波形である場合（図１０（１）のβに示す波形）、相関器２６の出力波形は０Ｖの平坦な線となる。この波形が図１２の（３）に細線で示されている。
【００４７】
一方、１Ｖの電磁妨害を受けると、入力１の波形が２Ｖの直流波形となり、入力２の波形は１Ｖの直流波形となる（図１０（１）のαに示す波形）。この場合の相関器２６の出力波形は三角波となる。この波形が図１２の（３）に太線で示されている。
【００４８】
上記ケース２の場合、細線は電磁妨害を受けていない状態における本来の出力値を表し、その値は０Ｖである。この値を電磁妨害を受けていない状態の値としてデータを予めとっておき設定しておく。
一方、太線の三角波の頂点の値は２Ｖであり、この値が電磁妨害を受けた場合のレベルを超えているかどうか判断され、超えている場合には補正値が演算される。この場合、両者の差は２Ｖであり、この値が電磁妨害を受けている量である。電磁妨害を受けていると判断されれば、相関器２６の出力は補正値演算部２７に送られ、電磁妨害を受けている量（この場合は２Ｖ）に補正ゲインが乗算され、補正値が演算される。この補正ゲインは予め設定されており、１／２とすれば、補正値は２Ｖ×１／２＝１Ｖとなる。
次に、演算部２３、２４で電磁妨害を受けている出力から補正値１Ｖが減算され、本来の１Ｖとなる。
【００４９】
次に、演算部２３、２４で電磁妨害を受けている出力から補正値１Ｖが減算され（４）、それぞれ本来の１Ｖと０Ｖとなる。そして、この値に基づいて制御対象機器が制御される。
上記補正ゲインは、電磁妨害を受けていないときの出力値が所定の値、例えば、予め想定したセンサ電圧が入力したときの出力値となるような値に設定することができる。
なお、電磁妨害を受けたときの出力値は入力信号の波形や位相によって変化する。そのため、例えば電磁妨害を受けていないときの出力値に基づいて電磁妨害の判定レベルの閾値を変化させてもよい。
【００５０】
図１３は、相関器２６の出力と各判定レベルとの関係の一例を示したものである。図において、横軸は判定時刻であり、縦軸は相関器２６の出力レベルである。図１３において、細線は電磁妨害を受けていないときの出力レベルであり、太線は電磁妨害を受けているときの実際の出力レベルである。
【００５１】
そして、Ｌ１は電磁妨害判定レベルであり、Ｌ２は補正値演算不可能判定レベルであり、Ｌ３はフェールセーフモード判定レベルである。
【００５２】
各レベルは、制御対象機器に対して予め設定されており、（電磁妨害判定レベル）＜（補正値演算不可能判定レベル）＜（フェールセーフモード判定レベル）の関係を有している。
【００５３】
図１４は、アナログ入力系統数が２の場合の、本発明における相関器及び補正値演算部の入力及び出力ゲイン、及び電磁妨害判定レベル、補正値演算不可能判定レベル及びフェールセーフモード判定レベルの例を示したものであり、これらは本発明の制御システムにおいて予め設定されている。
【００５４】
図１４において、例えば、制御モード１における系統１の相関器の入力ゲインは「１．０」であり、制御モード２における系統１の相関器の入力ゲインは「０．８」であることを示している。
【００５５】
また、例えば、制御モード１における電磁妨害判定レベルは「１．０Ｖ」であり、制御モード２における電磁妨害判定レベルは「１．５Ｖ」であることを示している。
【００５６】
図１５は、アナログ入力系統数が３の場合の、本発明における相関器及び補正値演算部の入力及び出力ゲイン、及び電磁妨害判定レベル、補正値演算不可能判定レベル及びフェールセーフモード判定レベルの例を示したものである。
【００５７】
図１５において、例えば、制御モード１における系統３の相関器の入力ゲインは「０．６」であり、制御モード２における系統３の相関器の入力ゲインは「０．６」であることを示している。
【００５８】
また、例えば、制御モード１における電磁妨害判定レベルは「０．５Ｖ」であり、制御モード２における電磁妨害判定レベルは「１．０Ｖ」であることを示している。
【００５９】
図１６は、本発明の動作を説明するためのフローチャートである。なお、これらの動作は図１の制御部２５で制御される。
【００６０】
図１６において、制御が開始されると、まず相関器２６の出力レベルが電磁妨害判定レベルを超えているかどうかが電磁妨害判定部２８で判断される（Ｓ１）。図１３に示した電磁妨害判定レベルＬ１を超えていれば（Ｙｅｓ）、電磁妨害を受けていると判定される（Ｓ２）。その場合、電磁妨害判定部２８の判定結果が制御部２５に送られ、電磁妨害を受けている場合の制御に移行する（Ｓ３）。
【００６１】
次に、相関器２６の出力レベルが補正値演算不可能判定レベルを超えているかどうかが電磁妨害判定部２８で判定される（Ｓ４）。補正値演算不可能判定レベルを超えていなければ（Ｎｏ）、電磁妨害判定部２８は補正値演算の実行を許可する信号を相関器に出力し（Ｓ９）、相関器２６の出力は補正値演算部２７に出力され、ここで補正値が演算される（Ｓ１０）。なお、補正値演算は先に図１１、１２を参照して説明したように行われる。
【００６２】
Ｓ４において、補正値演算不可能判定レベルを超えていれば（Ｙｅｓ）、電磁妨害判定部２８は補正値演算の実行を許可せず、フェールセーフモード選択処理に移行するよう制御部２５のフェールセーフモード選択部２９に信号を送る（Ｓ５）。そして、相関器２６の出力レベルがフェールセーフモード判定レベルを超えているかどうか判定され（Ｓ６）、超えていなければ（Ｎｏ）、フェールセーフモード１が採用され（Ｓ７）、予め設定されているアナログ入力値を利用して制御対象機器が制御される。
【００６３】
上記予め設定されているアナログ入力値は、例えば、図１９に示した「１Ｖ、１Ｖ」であり、又は図１０に示した「１Ｖ、０Ｖ」である。
【００６４】
Ｓ６において、相関器２６の出力がフェールセーフモード判定レベルを超えていれば（Ｙｅｓ）、フェールセーフモード２が採用され（Ｓ８）、制御対象機器の動作停止処理に移行する。制御対象機器が車両であれば、車両が停止される。
【００６５】
Ｓ１において、相関器２６の出力レベルが図１３に示した電磁妨害判定レベルを超えていなければ（Ｎｏ）、電磁妨害を受けていないと判定される（Ｓ１１）。その場合、補正をしない通常の制御が維持され、アナログ入力に基く制御が行われる（Ｓ１２）。そして、補正値演算を実行しないで制御対象機器の制御がおこなわれる（Ｓ１３）。
【００６６】
図１７は、図１の相関器２６の別の構成例を示したものである。図１７において、入力１及び２は乗算部２６６に入力し、その出力は積分器２６７で積分される。積分されたものに係数設定部２６９によって与えられた係数が乗算部２６８で乗算され出力される。この係数として図２の相関器の構成を用いたときと同様、例えば電磁妨害を受けていないときの出力値が１となるような係数を与えることができる。また、想定したセンサ電圧が入力したときに所定の出力値となるような係数を設定することができる。また、補正値を計算するパラメータや、フェールセーフモードに移行する閾値の決め方も、図２の構成と同様の方法を適用することが出来る。
【００６７】
図６に示すように、相関値は入力波形によって異なる値となり、同じ１Ｖの電磁妨害を受けた場合でも図７に示すように、相関値は入力波形によって異なる値となる。
図１８−図２３は、電磁妨害を受けていない場合と電磁妨害を受けている場合の相関器２６の入力１の波形、入力２の波形、及び乗算器２６６（図１７）の出力を９サンプリング区間（１サンプルは０．１秒）で移動平均を取ったもの（以下、「出力」と記す。）の波形の例を示したものである。
図３に示した積分器の回路はローパスフィルタ（ＬＰＦ）でもよく、また上述のように移動平均をとってもよい。
【００６８】
図１８は、入力１と２の矩形波の位相差が０°の場合であり（例１）、（ａ）電磁妨害を受けていない場合、入力１と２の矩形波はそれぞれ０Ｖと１Ｖの値を有し、出力も同じく０Ｖと１Ｖの値を有する。
一方、（ｂ）１Ｖの電磁妨害を受けている場合、入力１と２の矩形波はそれぞれ１Ｖと２Ｖの値を有し、出力は１Ｖと４Ｖの値を有する。
【００６９】
図１９は、入力１と２の矩形波の位相差が９０°の場合であり（例２）、（ａ）電磁妨害を受けていない場合、入力１と２の矩形波はそれぞれ０Ｖと１Ｖの値を有し、出力は０Ｖと１Ｖの間となり波形は山形となる。
一方、（ｂ）１Ｖの電磁妨害を受けている場合、入力１と２の矩形波はそれぞれ１Ｖと２Ｖの値を有し、出力は１Ｖと４Ｖの間となり波形は山形となる。
【００７０】
図２０は、入力１と２の矩形波の位相差が１８０°の場合であり（例３）、（ａ）電磁妨害を受けていない場合、入力１と２の矩形波は０Ｖと１Ｖの値を有するが、位相差が１８０°であるため出力は０Ｖの平坦な線となる。
一方、（ｂ）１Ｖの電磁妨害を受けている場合、矩形波は１Ｖと２Ｖの値を有するが、位相差が１８０°であるため出力は２Ｖの平坦な線となる。
【００７１】
図２１は、入力１と２の三角波の位相差が０°の場合であり（例４）、（ａ）電磁妨害を受けていない場合、入力１と２の三角波は０Ｖと１Ｖの間の値であり、出力も０Ｖと１Ｖの間の値となり波形はなだらかな山形となる。
一方、（ｂ）１Ｖの電磁妨害を受けている場合、入力１と２の三角波は１Ｖと２Ｖの間の値であるが、出力はほぼ１Ｖと４Ｖの間の値となり波形は大きな山形となる。
【００７２】
図２２は、入力１と２がｓｉｎ波で位相差が０°の場合であり（例５）、（ａ）電磁妨害を受けていない場合、入力１と２のｓｉｎ波はそれぞれ０Ｖと１Ｖの間の値であり、出力も０Ｖと１Ｖの間の値であり、波形はほぼｓｉｎ波に近い波形となる。
一方、（ｂ）１Ｖの電磁妨害を受けている場合、入力１と２のｓｉｎ波はそれぞれ１Ｖと２Ｖの間の値であり、出力はほぼ１Ｖと４Ｖの間の大きな波形となる。
このように図１７の構成を用いた場合、入力波形だけでなく、２つの入力の位相関係によっても相関値が変化するため、２つの入力の位相関係が変化しないことが前提となるが、メモリが不要であり、また畳み込み演算をしなくてもよいことから、システムリソースを節約でき、演算時間を短縮できるメリットがある。
【００７３】
別の方法として、図２３は、入力１と２がｓｉｎ波で周期が異なる場合であり（例６）、（ａ）電磁妨害を受けていない場合、入力１と２のｓｉｎ波はいずれも０Ｖと１Ｖの間の値であり、出力は０Ｖと１Ｖの間の値で、図２２（ａ）に示した波形となる。
一方、（ｂ）は時刻５秒の時点から１Ｖの電磁妨害を受けた場合であり、入力１と２のｓｉｎ波は時刻５秒の時点で１Ｖと２Ｖの間の値となり、出力は時刻５秒の時点で１Ｖから急上昇する。従って、出力の時間微分を用いてこの変化を検出し、電磁妨害を検知することができる。このようにすれば、２つの入力の位相関係が変化するような入力にも適用することができ、応用範囲が広がる。
【図面の簡単な説明】
【００７４】
【図１】本発明の構成の概要を示すブロック図である。
【図２】図１の相関器の構成の一例を示した図である。
【図３】ゲートの動作を示した波形図である。
【図４】入力１と２の位相をずらしながらそれぞれの位相差における両者の畳み込み積分を実行し、相関値を求める場合の波形の例を示した図である。
【図５】畳み込み積分を実行して求めた相関値を位相差の関数として表した図である。
【図６】入力が直流及び直流以外の場合の相関値を位相差の関数として表した図である。
【図７】入力が直流及び直流以外の場合であって、電磁妨害を受けたときの相関値を位相差の関数として表した図である。
【図８】電磁妨害を受けていないときの相関値が１となるように係数値を設定した場合に、電磁妨害を受けたときの相関値を示した図である。
【図９】入力部及びＡ／Ｄ変換器からの出力を示す図である（ケース１の場合）。
【図１０】入力部及びＡ／Ｄ変換器からの出力を示す図（ケース２の場合）。
【図１１】相関器の出力と該出力に基く補正を説明する図（ケース１の場合）。
【図１２】相関器の出力と該出力に基く補正を説明する図（ケース２の場合）。
【図１３】相関器の出力レベルと判定レベルを表す図。
【図１４】各ゲイン及び各判定レベルの値の例を示す図（アナログ入力系統が２の場合）。
【図１５】各ゲイン及び各判定レベルの値の例を示す図（アナログ入力系統が３の場合）。
【図１６】本発明の動作を説明するためのフローチャート。
【図１７】図１の相関器の別の構成例を示した図。
【図１８】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【図１９】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【図２０】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【図２１】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【図２２】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【図２３】電磁妨害を受けていない場合と受けている場合の相関器の入力波形と乗算器の出力波形の例を示した図である。
【符号の説明】
【００７５】
１１、１２    入力部
２１、２２    Ａ／Ｄ変換器
２３、２４    演算部
２５    制御部
２６    相関器
２６１    ゲート
２６２    ゲートパルス発生器
２６３    積算部
２６４    乗算部
２６５    係数設定部
２６６    乗算部
２６７    積分器
２６８    乗算部
２６９    係数設定部
２７    補正値演算部
２８    電磁妨害判定部
２９    フェールセーフモード選択部
（１）    入力部の出力
（２）    Ａ／Ｄ変換器の出力
（３）    相関器の出力
（４）    補正値演算部の出力
【図１】
2006329941.tif 000003
【図２】
2006329941.tif 000004
【図３】
2006329941.tif 000005
【図４】
2006329941.tif 000006
【図５】
2006329941.tif 000007
【図６】
2006329941.tif 000008
【図７】
2006329941.tif 000009
【図８】
2006329941.tif 000010
【図９】
2006329941.tif 000011
【図１０】
2006329941.tif 000012
【図１１】
2006329941.tif 000013
【図１２】
2006329941.tif 000014
【図１３】
2006329941.tif 000015
【図１４】
2006329941.tif 000016
【図１５】
2006329941.tif 000017
【図１６】
2006329941.tif 000018
【図１７】
2006329941.tif 000019
【図１８】
2006329941.tif 000020
【図１９】
2006329941.tif 000021
【図２０】
2006329941.tif 000022
【図２１】
2006329941.tif 000023
【図２２】
2006329941.tif 000024
【図２３】
2006329941.tif 000025