(57)【要約】【課題】  最大出力電圧よりも小さい出力電圧で動作させた場合においても、効率を悪化させることがない高圧電源装置、画像形成装置、高圧電源装置の制御方法を提供する。【解決手段】  高圧トランス８と、高圧トランスの出力電圧検出手段３６…と、出力電圧設定信号ＤＣＰＣＯＮＴおよび前記出力電圧検出手段からの検出信号に基づいて前記高圧トランスを付勢する電源の電圧を制御する第１の制御素子１０と、駆動用クロックＣＬＫＡにより制御され前記電源により前記高圧トランスを駆動する第２の制御素子３と、を備えた高圧電源装置において、前記出力電圧設定信号ＤＣＰＣＯＮＴの値に応じて、前記駆動用クロックのデューティを制御する回路４９，５４…を設けることにより課題を解決する。【選択図】        図１
2006154248.tif 000002
【特許請求の範囲】
【請求項１】
高圧トランスと、前記高圧トランスの出力電圧検出手段と、出力電圧設定信号および前記出力電圧検出手段からの検出信号に基づいて前記高圧トランスを付勢する電源の電圧を制御する第１の制御素子と、駆動用クロックにより制御され前記電源により前記高圧トランスを駆動する第２の制御素子と、を備えた高圧電源装置において、
前記出力電圧設定信号の値に応じて、前記駆動用クロックのデューティを制御するデューティ制御手段を備えたことを特徴とする高圧電源装置。
【請求項２】
請求項１に記載の高圧電源装置において、
前記出力電圧設定信号の値に応じて前記デューティ制御手段によるデューティ制御の有効、無効を切り換える切り換え手段を備えたことを特徴とする高圧電源装置。
【請求項３】
請求項１または２に記載の高圧電源装置において、
前記高圧トランスをフライバックトランスとしたことを特徴とする高圧電源装置。
【請求項４】
請求項１または２に記載の高圧電源装置において、
前記高圧トランスをインバータトランスとしたことを特徴とする高圧電源装置。
【請求項５】
請求項１、３、４のいずれかに記載の高圧電源装置において、
前記駆動用クロックのデューティにかかるデータを格納するメモリ手段を備え、
前記デューティ制御手段は、前記メモリ手段に記憶されているデータに基づいて駆動用クロックのデューティを制御することを特徴とする高圧電源装置。
【請求項６】
請求項１ないし５のいずれかに記載の高圧電源装置を、画像形成用の高圧電源に用いたことを特徴とする画像形成装置。
【請求項７】
高圧トランスと、前記高圧トランスの出力電圧検出手段と、出力電圧設定信号および前記出力電圧検出手段からの検出信号に基づいて前記高圧トランスを付勢する電源の電圧を制御する第１の制御素子と、駆動用クロックにより制御され前記電源により前記高圧トランスを駆動する第２の制御素子と、を備えた高圧電源装置における制御方法であって、
前記出力電圧設定信号の値に応じて、前記駆動用クロックのデューティを制御することを特徴とする高圧電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ、複写機等の、電子写真方式の画像形成装置の高圧電源に好適な、高圧電源装置に関し、特にその効率の改善に関するものである。
【背景技術】
【０００２】
背景技術を図面に基づいて説明する。図１３は、レーザビームプリンタ１００の構成概略図である。レーザプリンタ１００は記録紙Ｐを収納するデッキ１０１を有し、デッキ１０１から記録紙Ｐを繰り出すピックアップローラ１０２、前記ピックアップローラ１０２によって繰り出された記録紙Ｐを搬送するデッキ給紙ローラ対１０３、１０４が設けられている。
【０００３】
そして、記録紙Ｐを同期搬送するレジストローラ対１０５が配設されている。また、レジストローラ対１０５の下流には、レーザスキャナ部１０６，１０７，１０８，１０９からのレーザ光に基づいてトナー像を形成する感光ドラム１１０、１１１，１１２，１１３と、感光ドラム１１０，１１１，１１２，１１３上に形成されたトナー像を中間転写材１１８上に転写するためのローラ部材１１４，１１５，１１６，１１７が配置されている。また中間転写材１１８上に形成されたトナー像を記録紙Ｐに転写する転写ローラ部材１１９（以後二次転写ローラ）が二次転写ユニット駆動カム１２１にて駆動される二次転写ユニット１２０に配設されている。更に記録紙Ｐの電荷を除去し中間転写材１１８からの分離を促進するための放電部材１２２（以後除電針と記す）が配設されている。
【０００４】
更に、除電針１２２の下流に記録紙Ｐ上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ１２３を備えた定着ローラ１２４と加圧ローラ１２５対、定着ローラ１２４と加圧ローラ１２３対の下流には、記録紙を排紙する排紙ローラ対１２６，１２７が配設されている。
【０００５】
二次転写ローラ１１９は通常二次転写ユニット駆動カム１２１、二次転写ユニット１２０により中間転写材１１８から離間されており、記録紙Ｐに中間転写材上の画像を転写するときのみ、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により当接される。
【０００６】
図１４は高圧電源部の二次転写バイアス制御部を示す回路図であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。
【０００７】
正ＤＣバイアス制御回路では、３３ＫＨｚデューティ（Ｄｕｔｙ）５０％のクロック信号ＣＬＫＡによりＦＥＴ３が駆動され、ＦＥＴ３のドレインはフライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。ＦＥＴ３のゲート−ＧＮＤ間に接続されている抵抗２はＦＥＴ３のゲートに対する静電気対策抵抗である。フライバックトランス８の一次巻線の他方は、トランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び、制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。ここでアルミ電解コンデンサ９はフライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。
【０００８】
このようにフライバックトランス８の一次巻線をある一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御端子ＤＣＰＣＮＴ１６の制御電圧に相当する高圧ＤＣバイアスが出力される。
【０００９】
一方、負ＤＣバイアス制御回路では、４２ＫＨｚ正デューティ２５％のクロック信号ＣＬＫＢ２９によりＦＥＴ２７が駆動され、ＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線に接続されている。インバータトランスの一次巻線の他方はダイオード２６にてＧＮＤに接続されスナバを形成している。一次巻線のセンターには、トランジスタ２３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＮＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５はインバータトランス３０の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３２，３３により構成される倍整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は倍整流回路に配置された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス３０及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８に内蔵されているブリーダ抵抗を通して出力端子ＴＲ２ＯＵＴ１７に出力される。
【００１０】
抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプの反転入力端子（正バイアス制御部）、非反転入力端子（負バイアス制御部）に接続される。
【００１１】
Ｖｉｓｎｓ端子４６は電流検出出力端子であり、不図示の画像形成装置エンジン制御回路に接続される。電流検出回路は、抵抗３７、３８、４３、４５，４７、コンデンサ４１，４４、ダイオード３９，４０にて構成される。この回路の基準電圧はＶｓであり、抵抗３７，３８及び、基準電圧Ｖｃｃにて生成され次式で表される。
【００１２】
Ｖｓ＝Ｖｃｃ×（抵抗３８）／（抵抗３７＋抵抗３８）
Ｖｉｓｎｓ端子４６電圧は、負荷電流“零”にてＶｓを示し、正の負荷電流が大きくなるに従い電圧は増加する。また負の負荷電流が大きくなった場合にはＶｉｓｎｓ端子４６電圧はＶｓより減少する。
【００１３】
スイッチング電源のフライバックトランス制御に関して各種の提案がされている（特許文献１参照）。
【特許文献１】特開平２−２２２３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前述の従来例では以下のような問題があった。
従来の技術で明記した高圧電源に用いるフライバックトランス制御回路においては、出力電圧制御をフライバックトランスの一次巻線に印加する電圧を可変することにより実現している。この制御手法は非常に優れた出力電圧制御特性を示す。しかしながら、出力電圧を最大出力の１／２程度で使用する場合において、フライバックトランスの一次巻線印加電圧制御のトランジスタの効率が悪化してしまう。即ち悪化した効率に見合った発熱を生じ放熱材等を追加しなければならなくなり、高圧電源の効率低下とともに、小型化の妨げになってしまっていた。
【００１５】
本発明は、このような状況のもとでなされたもので、最大出力電圧よりも小さい出力電圧で動作させた場合においても、効率を悪化させることがない高圧電源装置、画像形成装置、高圧電源装置の制御方法を提供することを課題とするものである。
【課題を解決するための手段】
【００１６】
前記課題を解決するため、本発明では、高圧電源装置を次の（１）のとおりに構成する。
【００１７】
（１）高圧トランスと、前記高圧トランスの出力電圧検出手段と、出力電圧設定信号および前記出力電圧検出手段からの検出信号に基づいて前記高圧トランスを付勢する電源の電圧を制御する第１の制御素子と、駆動用クロックにより制御され前記電源により前記高圧トランスを駆動する第２の制御素子と、を備えた高圧電源装置において、
前記出力電圧設定信号の値に応じて、前記駆動用クロックのデューティを制御するデューティ制御手段を備えた高圧電源装置。
【発明の効果】
【００１８】
本発明によれば、最大出力電圧よりも小さい出力電圧で動作させた場合においても、効率を悪化させることがない。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を実施するための最良の形態を実施例により詳細に説明する。
【実施例１】
【００２０】
図２は、実施例１である“レーザビームプリンタ”の概略構成を示す図である。レーザプリンタ２００は記録紙２４０を収納するデッキ２０１を有し、デッキ２０１から記録紙２４０を繰り出すピックアップローラ２０２、前記ピックアップローラ２０２によって繰り出された記録紙２４０を搬送するデッキ給紙ローラ対２０３、２０４が設けられている。
【００２１】
そして、記録紙２４０を同期搬送するレジストローラ対２０５が配設されている。また、レジストローラ対２０５の下流には、レーザスキャナ部２０６，２０７，２０８，２０９からのレーザ光に基づいて静電潜像を形成する感光ドラム２１０、２１１，２１２，２１３と、感光ドラム２１０、２１１，２１２，２１３を均一な電位に帯電するための帯電ローラ２３０、２３１，２３２，２３３、静電潜像にトナーを載せ現像するための現像スリーブ２３４，２３５，２３６，２３７などを具備したプロセスカートリッジが配設されている。
【００２２】
感光ドラム２１０，２１１，２１２，２１３上に形成されたトナー像を中間転写材２１８上に転写するためのローラ部材２１４、２１５，２１６，２１７、中間転写材２１８上に形成された画像を記録紙２４０に転写する転写ローラ２１９部材（以後二次転写ローラ）が二次転写ユニット駆動カム２２１にて駆動される二次転写ユニット２２０に配設されている。更に記録紙２４０の電荷を除去し中間転写材２１８からの分離を促進するための放電部材２２２（以後除電針と記す）が配設されている。帯電ローラ２３０，２３１，２３２，２３３，現像スリーブ２３４，２３５，２３６，２３７、転写のためのローラ部材２１４，２１５，２１６，２１７、及び、中間転写材２１８上に形成された画像を記録紙２４０に転写する転写ローラ２１９には、本体制御回路２３９の制御に基づき高圧電源装置２３８から高圧バイアスを印加する構成になっている。
【００２３】
更に、除電針２２２の下流に記録紙２４０上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ２２３を備えた定着ローラ２２４と加圧ローラ２２５対、定着ローラ２２４と加圧ローラ２２３対の下流には、記録紙を排紙する排紙ローラ対２２６，２２７が配設されている。
【００２４】
図１は高圧電源部２３８における二次転写バイアス制御部の回路図であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。
【００２５】
正ＤＣバイアス制御回路では、抵抗５７を介し最大出力時においては、３３ＫＨｚ、デューティ５０％のクロック信号ＣＬＫＡによりＦＥＴ３が駆動され、ＦＥＴ３のドレインはフライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。ＦＥＴ３ゲート−ＧＮＤ間に接続されている抵抗２はＦＥＴ３のゲートに対する静電気対策抵抗である。フライバックトランス８の一次巻線の他方は、トランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び、制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。ここでアルミ電解コンデンサ９はフライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。このようにフライバックトランス８の一次巻線をある一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御電圧に相当する高圧ＤＣバイアスが出力される。
【００２６】
一方負ＤＣバイアス制御回路では、４２ＫＨｚのデューティ２５％のクロック信号ＣＬＫＢ２９によりＦＥＴ２７が駆動され、ＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線の一端に接続されている。インバータトランス３０の一次巻線の他端はダイオード２６を介してＧＮＤに接続されスナバを形成している。一次巻線の中点は、トランジスタ２３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＮＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５はインバータトランス３０の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３２，３３により構成される倍電圧整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は倍電圧整流回路に配された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８に内蔵されているブリーダ抵抗を通じて出力端子ＴＲ２ＯＵＴ１７に出力される。抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプ１４の反転入力端子（正バイアス制御回路）、出力制御用オペアンプ１９の非反転入力端子（負バイアス制御回路）に接続される。
【００２７】
Ｖｉｓｎｓ端子４６は電流検出出力端子であり、画像形成装置エンジン制御回路２３９に接続される。電流検出回路は、抵抗３７、３８、４３、４５，４７、コンデンサ４１，４４、ダイオード３９，４０により構成される。この回路に基準電圧はＶｓであり、抵抗３７，３８及び、基準電圧Ｖｃｃにて生成され次式で表される。
【００２８】
Ｖｓ＝Ｖｃｃ×（抵抗３８）／（抵抗３７＋抵抗３８）
負荷電流“零”ではＶｓを示し正の負荷電流が大きくなるに従い電圧は増加する。また負の負荷電流が大きくなった場合には基準電圧であるＶｓよりも減少する。
【００２９】
クロック信号ＣＬＫＡは、トランジスタ４９のベース端子に接続されている。トランジスタ４９のコレクタ端子は抵抗５８、ダイオード５１のアノードに接続され、抵抗５８のもう一方の端子は、電源Ｖｄｄに接続されている。ダイオード５１のカソードは抵抗５２、コンデンサ５３、コンパレータ５４の非反転入力端子に接続されている。コンパレータ５４の反転入力端子は制御端子ＤＣＰＣＮＴ１６に接続され、コンパレータ５４の出力端子は、トランジスタ５５のベースに接続され、抵抗５０により電源Ｖｄｄにプルアップされている。トランジスタ５５のコレクタは、ＦＥＴ３のゲート端子に接続されている。トランジスタ４９、抵抗５２、５８、ダイオード５１、コンデンサ５３は、クロック信号ＣＬＫＡの積分回路を形成している。
【００３０】
図３に、図１の高圧電源回路を、クロック信号ＣＬＫＡをデューティ５０％固定で動作させた場合のＤＣＰＣＯＮＴの設定値に対するトランジスタ１０での損失を示す。図３に示す通りクロック信号ＣＬＫＡをデューティ５０％で動作させた場合には、設定電圧の中心付近（設定値可変幅に対して１／２付近）におけるトランジスタ１０の損失が大きくなっていることが判る。これはフライバックトランス８の一次巻線に流れる電流即ちトランジスタ１０のコレクタ電流は設定電圧が中心付近においても大きな減少は見られず、一方トランジスタ１０のコレクタ-エミッタ間電圧が上昇しているためであると実験にて確認されている。
【００３１】
本実施例においては、設定電圧の低い場合には、フライバックトランス８の駆動クロックＣＬＫＡのデューティ幅を短くし、フライバックトランス８の出力能力を低下させ、出力能力の低下によりフライバックトランス８の出力電圧が低下するように働く。フライバックトランス８の出力電圧が低下するとオペアンプ１４の反転入力端子電圧も低下する。オペアンプ１４の反転入力端子電圧が低下すると、オペアンプ１４は反転入力端子電圧が非反転入力端子電圧即ち設定電圧ＤＣＰＣＮＴと同じとなるよう出力端子電圧を上昇させる。このような動作によって、トランジスタ１０によるフライバックトランス８の一次巻線に印加する電圧を上昇させて補うことにより、フライバックトランス８からの出力電圧を正しく制御し、かつ、トランジスタ１０における損失を抑えるよう動作する。
【００３２】
図３で示したトランジスタ１０の損失の大きくなる出力設定値を選択し、出力電圧を一定とした場合の、フライバックトランス駆動クロックＣＬＫＡのデューティとトランジスタ１０損失との関係を図４に示す。
【００３３】
図４から、フライバックトランスの駆動クロックＣＬＫＡのデューティを５０％から３５％まで低下させるに従い、トランジスタ１０の損失も低下していることがわかる。
【００３４】
約３５％程度に絞った場合においては、高圧電源回路のトランジスタ１０のエミッタ電圧を上昇させるよう動作する。トランジスタ１０のエミッタ電圧が上昇することによってフライバックトランス８の一次巻線に印加される電圧が上昇し、出力電圧を一定に保つ動作を行う。このような一連の動作を行うことによって出力電圧は一定に保たれるながらも、トランジスタ１０での損失が低下し高圧電源回路としての効率を向上させることが出来る。
【００３５】
図１に示す二次転写バイアス制御部の動作に関する詳細を図５に示す。
図５中ＣＬＫＡは図１に示すＣＬＫＡ信号であり３３ＫＨｚ、デューティ５０％のクロック信号である。
ダイオード５１カソード電圧は、ＣＬＫＡ信号をトランジスタ４９，抵抗５２、５８、ダイオード５１、コンデンサ５３により形成される積分回路にて波形整形された信号である。
コンパレータ５４出力は、前述のダイオード５１カソード電圧と正出力制御端子ＤＣＰＣＯＮＴ１６の制御電圧Ｖ＿ＤＣＰＣＯＮＴ１とを比較した結果を示す信号であり、ダイオード５１カソード電圧がＶ＿ＤＣＰＣＯＮＴ１電圧を下回ったときのみ“Ｌ”レベル（０Ｖ）を出力する。
トランジスタ５５コレクタ電圧は、コンパレータ５４出力により駆動されるトランジスタ５５のコレクタ電圧を示す。
トランジスタ５５のコレクタはＦＥＴ３のゲート端子に接続されているために、ＦＥＴ３ゲート電圧はトランジスタ５５コレクタ電圧と同一波形を示す。
【００３６】
コンパレータ５４において、このダイオード５１カソード電圧と制御信号ＤＣＰＣＮＴとを比較して、比較した結果はコンパレータ５４出力に示すとおりとなる。コンパレータ５４出力電圧の立ち下がるタイミングは、制御信号ＤＣＰＣＮＴの電圧Ｖ＿ＤＣＰＣＯＮＴ１をダイオード５１カソード電圧が下回った時点ｔ１１、ｔ２１である。コンパレータ５４出力によりトランジスタ５５が駆動され、ＦＥＴ３を駆動する。ＦＥＴ３駆動はＦＥＴ３ゲート電圧で示す通り、ＣＬＫＡ信号に比較してｔ１０からｔ１１までの時間分だけ短いデューティのクロックにて駆動されることになる。フライバックトランス８はＦＥＴ３ゲート電圧に示す通り短いデューティのクロック（ｔ１１〜ｔ１２間）により駆動される。
【００３７】
更に低い出力電圧を設定する場合には、制御信号ＤＣＰＣＮＴの電圧Ｖ＿ＤＣＰＣＯＮＴ１は更に低くすることになり、フライバックトランス８は更に短いデューティのクロックにて駆動されることになる。
【００３８】
このようにフライバックトランス８の駆動クロックデューティ幅を短くすることにより、トランジスタ１０での電圧ドロップを少なくするよう回路が動作し、出力電圧精度は従来と変わることなく高圧電源回路の効率を改善できる。
【００３９】
制御電圧ＤＤＣＰＣＮＴの低い時のフライバックトランス８を駆動するＦＥＴ３駆動クロックデューティの減少比率の決定は抵抗５２とコンデンサ５３の定数設定により調整できる。
【００４０】
本高圧電源回路において、最大電圧を出力する場合にはＦＥＴ３ゲート電圧はＣＬＫＡ信号波形と同様となりフライバックトランスは、デューティ５０％のクロックで駆動される。
【００４１】
以上説明したように、本実施例によれば、制御信号（出力電圧設定信号）ＤＣＰＣＯＮＴの値に応じてＦＥＴ３駆動用クロックのデューティを制御することにより、トランジスタ１０での損失を低下させ高圧電源回路の効率を向上させることができる。
【実施例２】
【００４２】
実施例２である“レーザビームプリンタ”を説明する。本実施例の構成は、高圧電源部の二次転写バイアス制御部以外は、実施例１と同様なので、実施例１の説明を援用する。
【００４３】
本実施例における実施例１との主たる相違点は、フライバックトランス８の駆動クロック信号のデューティ可変を、制御信号ＤＣＰＣＯＮＴの電圧により制限する機能を付加していることにある。
【００４４】
図６及び図７を基に説明を進める。高圧電源２３８は、本体制御部２３９からの正ＤＣバイアス制御用制御信号ＤＣＰＣＮＯＴの電圧値とフライバックトランス８の出力電圧ＴＲ２ＯＵＴ１７をフライバックトランス８内部の抵抗と高圧電源２３８内部の抵抗３６にて分圧された電圧が同一となるように、オペアンプ１４の出力端子電圧を制御する。オペアンプ１４の出力端電圧を可変することによってトランジスタ１０のベース電圧が可変され、フライバックトランス８の一次巻線に印加される電圧が可変される。フライバックトランス８の一次印加電圧が可変されることによってフライバックトランス８の出力電圧が可変される。このようにして、オペアンプ１４の反転入力端子電圧が制御信号ＤＣＰＣＯＮＴの電圧と同一となるよう制御される。即ち希望する高圧出力電圧に制御される。
【００４５】
制御電圧ＤＣＰＣＯＮＴの設定電圧の変化に対するフライバックトランス８の駆動クロックのデューティ幅制御に関しては実施例１で説明したのとおり、制御電圧ＤＣＰＣＯＮＴの電圧が小さくなるにつれてフライバックトランス８駆動クロックデューティ幅は短くなるよう制御される。フライバックトランス８を用いた高圧電源の効率、この場合フライバックトランス８の入力電圧制御用トランジスタ１０の損失特性は、図３に示すとおりであり、出力電圧の低い領域即ち制御信号ＤＣＰＣＯＮＴ電圧の低い領域においては、フライバックトランス８の駆動クロックデューティ幅を制御しなくてもトランジスタ１０での損失は小さい。したがって制御信号ＤＣＰＣＯＮＴ電圧の低い領域においてはフライバックトランス８の駆動クロックのデューティ幅を制御する必要がないといえる。本実施例はこの点に着目したものである。
【００４６】
制御信号ＤＣＰＣＯＮＴ電圧と、抵抗６１、抵抗６２によって生成された電圧をコンパレータ６０にて比較し、抵抗６１、抵抗６２によって生成された電圧よりも制御信号ＤＣＰＣＯＮＴ電圧が下回った場合においてはコンパレータ６０の出力は反転し“Ｌ”レベル（０Ｖ）を出力する。コンパレータ６０出力電圧が“Ｌ”レベル（０Ｖ）の状態においては、トランジスタ５５はＯＦＦされており、この状態においてフライバックトランス８は、駆動クロックＣＬＫＡに従い駆動されることになる（図７中ｔ１２以降の範囲）。
【００４７】
一方コンパレータ６０の出力が“Ｈ”レベルの場合、即ち制御信号ＤＣＰＣＯＮＴ電圧が抵抗Ｒ６１，６２で規定される電圧以上の場合には、フライバックトランス８は、実施例１で説明したように、制御信号ＤＣＰＣＮＴ電圧に従い駆動クロックのデューティ幅を可変制御されたもので駆動される（図７中ｔ１２以前の範囲）。
【００４８】
このようにフライバックトランス８の駆動クロックのデューティ幅制御に制限を付加することにより、フライバックトランス８の最大出力の大きな高圧電源装置において、駆動クロックパルス幅を必要以上に短くすることがなくなり、より広範囲にわたり高効率かつ高精度な電圧制御を可能とする、高圧電源を提供することが可能となる。
【実施例３】
【００４９】
実施例３である“レーザビームプリンタ”を説明する。本実施例の構成は、高圧電源部の二次転写バイアス制御部以外は、実施例１と同様なので、実施例１の説明を援用する。
【００５０】
図８，図９は本実施例における高圧電源部の二次転写バイアス制御部を説明する図である。
【００５１】
本実施例における実施例１との主たる相違点は、フライバックトランス８の駆動クロックＣＬＫＡをＣＰＵ６３のＰＷＭポートを用いて出力する構成とし、フライバックトランス８の駆動クロックＣＬＫＡのデューティ幅をＣＰＵ６３の内蔵メモリに予め格納されているデータに従い可変し、高圧電源の効率を改善することにある。
【００５２】
図９にＣＰＵ６３内蔵メモリに格納されている制御信号ＤＣＰＣＯＮＴに対するフライバックトランス８の駆動クロックＣＬＫＡのデューティ幅を示す。制御信号ＤＣＰＣＯＮＴに対する駆動クロックＣＬＫＡのデューティ幅に関しては、前述図３に示す出力電圧に対する損失のグラフから算出される。
【００５３】
高圧電源２３８は、本体制御部２３９内ＣＰＵ６３のＤＡＣ１の出力である制御信号ＤＣＰＣＯＮＴの値に応じたデューティを持つフライバックトランス８の駆動クロックをＣＰＵ６３のＰＷＭ出力ポートから出力することによってフライバックトランス８の出力電圧を制御する。正高電圧制御信号ＤＣＰＣＮＯＴ１６の電圧値とフライバックトランス８の出力電圧ＴＲ２ＯＵＴをフライバックトランス８内部の抵抗と高圧電源２３８内部の抵抗３６にて分圧された電圧が同一となるようにオペアンプ１４の出力端子電圧を制御する。オペアンプ１４の出力端電圧を可変することによってトランジスタ１０のベース電圧が可変され、フライバックトランス８の一次巻線に印加される電圧が可変される。フライバックトランス８の一次印加電圧が可変されることによってフライバックトランス８の出力電圧が可変される。このようにして、オペアンプ１４の反転入力端子電圧が制御電圧ＤＣＰＣＯＮＴと同一となるよう制御される。即ち希望する高圧出力電圧に制御される。
【００５４】
この時、フライバックトランス８の駆動クロック信号ＣＬＫＡのデューティは予め設定された値となっている為に、フライバックトランス８の一次巻線に印加する電圧制御用トランジスタ１０のエミッタ電圧は、駆動クロック信号ＣＬＫＡのデューティを可変制御していない場合に比べて高い電圧となる。したがってトランジスタ１０で負担する電圧が少なくなり結果的にトランジスタ１０での損失が低減され、高圧電源２３８としての効率が改善される。
【００５５】
また、本実施例において制御信号ＤＣＰＣＯＮＴの設定をＣＰＵ６３のＤＡＣ出力端子として説明を進めたけれども、ＰＷＭ出力端子からのＰＷＭ出力とローパスフィルタの組み合わせにより電圧を生成する手法を用いてもよい。高圧電源２３８の制御をＣＰＵ６３で実行する説明を進めたものの、これはゲートアレイをはじめとするＡＳＣＩとする手法を用いてもよい。
【実施例４】
【００５６】
実施例４である画像形成装置の高圧電源に好適な“高圧電源装置”を説明する。図１０、１１，１２は、本実施例を説明する図である。
実施例１ないし３で説明した高圧電源との主たる相違点は、インバータトランスを用いた高圧電源装置である点である。
【００５７】
図１０に、インバータトランスを用いた高圧電源装置を示す。
本高圧電源装置では、４２ＫＨｚの正デューティ２５％のクロック信号ＣＬＫＣ３０１によりＦＥＴ３０５を駆動しており、ＦＥＴ３０５のドレイン端子がインバータトランス３１４の一次巻線の一端に接続されている。インバータトランス３１４の一次巻線の他端はダイオード３１３によりＧＮＤに接続されスナバを形成している。一次巻線の中点は、トランジスタ３０８、抵抗３１０，３０７、ダイオード３０９、オペアンプ３１２、コンデンサ３１１、ＤＣバイアス制御用電圧ＤＣＰＣＯＮＴ＿Ｃ３３４により制御される電圧が印加されている。アルミ電解コンデンサ３０６はインバータトランス３１４の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。この様に一次巻線を駆動することによりインバータトランス３１４の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを、高圧コンデンサ３１５，３１８、高圧ダイオード３１６，３１７により構成される倍電圧整流回路によって高圧正ＤＣバイアスが生成される。ここで、抵抗３１９は倍電圧整流回路に配された高圧コンデンサ３１８の放電用ブリーダ抵抗である。
【００５８】
インバータトランスを用いた高圧電源装置においても、これまでのフライバックトランスを用いた高圧電源と同様に、出力電圧範囲の１／２付近での効率が悪化する（トランジスタ３０８での損失が大きい）。トランジスタ３０８での損失の大きい出力電圧範囲におけるＣＬＫＣ３０１のデューティに対するトランジスタ３０８の損失を図１１に示す。インバータトランスを用いた高圧電源装置においても、ＣＬＫＣ３０１のデューティ幅を短くすることで損失が低減している。
【００５９】
実施例１〜３で説明を行ったフライバックトランスとの相違点は、駆動クロックのデューティ幅である。フライバックトランスを用いた場合には、クロックのデューティは５０％から３０％まで可変出来たものの、インバータトランスに関しては３０％から１５％と可変幅が狭くなる。しかしながらクロックのデューティ幅を狭くすることによって高圧電源の効率を向上できる点においては同様である。インバータトランスを用いた高圧電源装置では、設定するクロック周波数によっては、デューティ幅制御による効率改善効果の少ない場合もある為、トランス選定、クロック周波数設定には充分な確認が必要である。
【００６０】
トランス駆動クロックのデューティ制御回路は、トランジスタ３２３、３３０、抵抗３２４、３２６、３２９、３３２，３３３、ダイオード３２５、コンデンサ３２７、コンパレータ３２８、３３１により構成される。細部の動作に関しては実施例２と同様であるので省略する。
【００６１】
図１２に本実施例における高圧電源装置の各部の波形を示す。出力設定値が抵抗３３２、３３３で決められる電圧値よりも高い場合には、本実施例回路においては、デューティ制御回路にて決定されるデューティにてインバータトランス３１４を駆動し（期間３３０）、低くなった場合にはデューティ制御回路からの出力信号はトランジスタ３３０により無効にされ、インバータトランス３１４は、ＣＬＫＣ３０１により駆動される（期間３３１）。
【００６２】
このようにインバータトランス駆動クロックのデューティ幅制御に制限を付加することにより、インバータトランスの最大出力の大きな高圧電源装置において、駆動クロックパルス幅を必要以上に短くすることがなくなり、より広範囲にわたり高効率かつ高精度な電圧制御を可能とする高圧電源を提供することが可能となる。特にクロックのデューティ幅の狭いインバータトランスの駆動回路においては特に有効である。
【００６３】
なお、実施例１から３においては、レーザビームプリンタの高圧電源部の二次転写バイアス制御部について説明した。しかし本発明は、二次転写バイアス制御部に限定されるものではなく、高圧電源装置一般に適用できるものである。
【００６４】
また、実施例４においては、代表的なインバータトランスを用いた高圧電源装置について説明した。このようなインバータトランスを用いた高圧電源装置を、実施例１ないし３で説明した高圧電源部の二次転写バイアス制御部におけるフライバックトランスを用いた高圧電源装置の代わりに用いる形で本発明を実施することもできる。
【図面の簡単な説明】
【００６５】
【図１】実施例１の“レーザビームプリンタ”における二次転写バイアス制御部の回路図
【図２】実施例１の概略構成を示す図
【図３】実施例１における、クロック信号ＣＬＫＡをデューティ５０％固定で動作させた場合のＤＣＰＣＯＮＴの設定値に対するトランジスタ１０の損失の関係を示す図
【図４】実施例１における、トランジスタ１０の損失が大きくなる出力設定値を選択した場合の、ＣＬＫＡのデューティとトランジスタ１０の損失の関係を示す図
【図５】実施例１における、二次転写バイアス制御部の動作を示すタイミングチャート
【図６】実施例２の“レーザビームプリンタ”における二次転写バイアス制御部の回路図
【図７】実施例２における二次転写バイアス制御部の動作を示すタイミングチャート
【図８】実施例３の“レーザビームプリンタ”における二次転写バイアス制御部の回路図
【図９】実施例３における、ＣＰＵ内蔵メモリに格納されている制御信号ＤＣＰＣＯＮＴに対す駆動クロックＣＬＫＡのデューティを示す図
【図１０】実施例４である“高圧電源装置”の回路図
【図１１】実施例４における、トランジスタ３０８での損失が大きい出力電圧範囲における、ＣＬＫＣのデューティとトランジスタ３０８の損失の関係を示す図
【図１２】実施例４である“高圧電源装置”の動作を示すタイミングチャート
【図１３】従来例の概略構成を示す図
【図１４】従来例における二次転写バイアス制御部の回路図
【符号の説明】
【００６６】
３  ＦＥＴ
８  フライバックトランス
１０、４９、５５  トランジスタ
１６  制御端子ＤＣＰＣＯＮＴ
５４  コンパレータ
【図１】
2006154248.tif 000003
【図２】
2006154248.tif 000004
【図３】
2006154248.tif 000005
【図５】
2006154248.tif 000006
【図６】
2006154248.tif 000007
【図７】
2006154248.tif 000008
【図８】
2006154248.tif 000009
【図１０】
2006154248.tif 000010
【図１２】
2006154248.tif 000011
【図１３】
2006154248.tif 000012
【図１４】
2006154248.tif 000013
【図４】
2006154248.tif 000014
【図９】
2006154248.tif 000015
【図１１】
2006154248.tif 000016