(57)【要約】【課題】  チップサイズを大きくすることなく、スイッチング素子部を容易に制御することができる半導体装置を提供する。【解決手段】  半導体装置１０は、ボンディングパッド１１，１２と、感熱素子部１４と、を備えている。感熱素子部１４は、半導体装置１０を上方から見た状態で、２つのボンディングパッド１１，１２を繋ぐように形成された第１の素子部１４ａと、第１の素子部１４ａの一端からボンディングパッド１１の外周を取り囲むように形成された第２の素子部１４ｂと、第１の素子部１４ａの他端からボンディングパッド１２の外周を取り囲むように形成されるとともに、第２の素子部１４ｂを取り囲む方向と反対方向に取り囲むように形成された第３の素子部１４ｃと、を備えている。【選択図】  図１
2006093252.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング機能を有する半導体領域と、該半導体領域の状態を検知する検知部と、該検知部に電気的に接続された一対の電極パッドと、を有する半導体装置であって、
前記検知部は、
前記一対の電極パッドを繋ぐように形成された第１の素子部と、
前記第１の素子部の一端から一方の電極パッドの外周を取り囲むように形成された第２の素子部と、
前記第１の素子部の他端から他方の電極パッドの外周を取り囲むように形成されるとともに、前記第２の素子部を取り囲む方向と反対方向に取り囲むように形成された第３の素子部と、
を備えている、ことを特徴とする半導体装置。
【請求項２】
前記第２の素子部及び第３の素子部は、前記一対の電極パッドの対向する辺に沿ってそれぞれ延びるように形成され、さらに、当該電極パッドを取り囲むように隣接する辺に延びるように形成されている、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の素子部は、前記一対の電極パッドの対向する辺の中央近傍を繋ぐように形成されている、ことを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
現在、電力制御用スイッチング素子として、駆動が容易なパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等を使用した半導体装置が多く用いられている。このような半導体装置には、スイッチング素子の状態検知を目的とした、スイッチング素子を制御する機能（制御部）を内蔵したものがある。
【０００３】
例えば、特許文献１には、スイッチング素子部が動作中、スイッチング素子の熱による部品破壊を防止するために、半導体基板またはスイッチング素子の温度を検出し、その検出温度に応じて制御部でスイッチング素子部の動作を制御する、感熱素子部を内蔵した半導体装置が提案されている。
【特許文献１】特許第２７０１８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、感熱素子部は、スイッチング素子部の近傍に配置されることが好ましい。これは、感熱素子部が、発熱源であるスイッチング素子部の温度を検出する役割を有するためである。また、感熱素子部をスイッチング素子部の近傍に配置しないと、スイッチング素子部で発生した熱の伝達に時間的ロスが生じ、スイッチング素子部の制御が困難になるおそれがあり、制御部がスイッチング素子部の温度変化に対応できず、場合によっては部品劣化、部品破壊を起こしてしまう。
【０００５】
また、ボンディングパッド５１，５２は、放熱板としての役割を有する。このため、スイッチング素子部と感熱素子部との間にボンディングパッドがあると、感熱素子部で検知した温度とスイッチング素子部の温度とに違いが生じやすくなり、正確にスイッチング素子部の温度を検知することができない。
【０００６】
例えば、図８に示すように、半導体装置５０の端部に配置された２つのボンディングパッド５１，５２を繋ぐように感熱素子部５３が配置されている場合には、感熱素子部５３と対向する面、または、近接する箇所、例えば、領域５４、５５のスイッチング素子部の温度は検知しやすく、領域５６〜５９のスイッチング素子部の温度は検知しにくい。よって、検知する精度を上げようとすると、スイッチング素子部を配置する箇所が限定されてしまう。スイッチング素子部を配置する箇所、すなわち、感熱素子部５３とスイッチング素子部とが対向する面、または、近接する面を多くする（有効面積を広くする）方法が考えられるが、この方法では、チップサイズが大きくなってしまう。
【０００７】
本発明は、上記問題に鑑みてなされたものであり、チップサイズを大きくすることなく、スイッチング素子部の温度を容易に検知し、制御することができる半導体装置を提供することを目的とする。
また、本発明は、チップサイズを大きくすることなく、スイッチング素子部の温度を正確に検知することができる半導体装置を提供することを目的とする。
さらに、本発明は、感熱素子部の配置を工夫することで感熱素子部とスイッチング素子部が対向する面、または、近接する面を多くし、チップサイズを小さくすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の半導体装置は、
スイッチング機能を有する半導体領域と、該半導体領域の状態を検知する検知部と、該検知部に電気的に接続された一対の電極パッドと、を有する半導体装置であって、
前記検知部は、
前記一対の電極パッドを繋ぐように形成された第１の素子部と、
前記第１の素子部の一端から一方の電極パッドの外周を取り囲むように形成された第２の素子部と、
前記第１の素子部の他端から他方の電極パッドの外周を取り囲むように形成されるとともに、前記第２の素子部を取り囲む方向と反対方向に取り囲むように形成された第３の素子部と、
を備えている、ことを特徴とする。
【０００９】
前記第２の素子部及び第３の素子部は、前記一対の電極パッドの対向する辺に沿ってそれぞれ延びるように形成され、さらに、当該電極パッドを取り囲むように隣接する辺に延びるように形成されていることが好ましい。
【００１０】
前記第１の素子部は、前記一対の電極パッドの対向する辺の中央近傍を繋ぐように形成されていることが好ましい。
【発明の効果】
【００１１】
本発明によれば、チップサイズを大きくすることなく、スイッチング素子部の温度を容易に検知し、制御することができる。また、本発明によれば、チップサイズを大きくすることなく、スイッチング素子部の温度を正確に検知することができる。さらに、本発明によれば、感熱素子部の配置を工夫することで感熱素子部とスイッチング素子部が対向する面、または、近接する面を多くし、チップサイズを小さくすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態の半導体装置について説明する。図１は本実施の形態の半導体装置の平面図である。
【００１３】
半導体装置１０は、例えば、図１に示すように、上方から見た状態で（平面視）長方形に形成されている。半導体装置１０は、一対の電極パッドとしてのボンディングパッド１１，１２と、スイッチング機能を有するスイッチング素子部１３と、スイッチング素子部１３の状態、例えば、温度を検知する検知部としての感熱素子部１４と、を備えている。なお、本実施の形態では、スイッチング素子部１３の動作を制御する制御部がスイッチング素子部１３とは別の基板に形成されている。
【００１４】
ボンディングパッド１１，１２は、例えば、半導体装置１０を上方から見た状態で長方形となるように形成されている。本実施の形態では、ボンディングパッド１１は半導体装置１０の長辺方向の一端側（図１の左側）に形成され、ボンディングパッド１２が他端側（図１の右側）に形成されている。このボンディングパッド１１，１２の形状は、長方形の他、正方形、円形、小判型等の非円形であってもよい。
【００１５】
スイッチング素子部１３としては、例えば、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられており、その構成の詳細については後述する。
【００１６】
感熱素子部１４は、後述するように、例えば、多結晶シリコン（ポリシリコン）ダイオードから構成されている。感熱素子部１４は、半導体装置１０を上方から見た状態で、２つのボンディングパッド１１，１２を繋ぐように形成された第１の素子部１４ａと、第１の素子部１４ａの一端からボンディングパッド１１の外周を取り囲むように形成された第２の素子部１４ｂと、第１の素子部１４ａの他端からボンディングパッド１２の外周を取り囲むように形成されるとともに、第２の素子部１４ｂを取り囲む方向と反対方向に取り囲むように形成された第３の素子部１４ｃと、を備えている。
【００１７】
ここで、第２の素子部１４ｂを取り囲む方向と反対方向に取り囲むとは、図１に示すように、第２の素子部１４ｂがボンディングパッド１１の辺１１ａの上側に向かって延びるように形成されている場合には、第３の素子部１４ｃがボンディングパッド１２の辺１２ａの下側に向かって延びるように、半導体装置１０を上方から見た状態で、反対方向に延びるように形成されていることをいう。
【００１８】
このように、第１の素子部１４ａの端部から第２の素子部１４ｂ及び第３の素子部１４ｃがボンディングパッド１１，１２の外周を取り囲むように形成され、第３の素子部１４ｃが第２の素子部１４ｂを取り囲む方向と反対方向に取り囲むように形成されているので、スイッチング素子部１３と感熱素子部１４とが対向するように配置することができる面（有効面積）を増やすことができる。このため、感熱素子部１４をスイッチング素子部１３の近傍に配置することができ、スイッチング素子部１３から感熱素子部１４への熱応答がよくなり、スイッチング素子部１３から発生した熱の伝達に時間的ロスが生じにくくなる。この結果、チップサイズを大きくすることなく、スイッチング素子部１３の温度を容易に検知し、制御することができる。また、チップサイズを大きくすることなく、スイッチング素子部１３の温度を正確に検知することができる。さらに、有効面積を同じにした場合には、チップサイズを小さくすることができる。
【００１９】
第１の素子部１４ａは、２つのボンディングパッド１１，１２を繋ぐように、これらの間に形成されていればよく、例えば、半導体装置１０を上方から見た状態で、ボンディングパッド１１及びボンディングパッド１２に接していなくともよい。また、第１の素子部１４ａは、ボンディングパッド１１，１２の間を直線状に繋ぐように形成されていなくてもよい。例えば、波状に繋ぐように形成されていてもよい。
【００２０】
第２の素子部１４ｂ及び第３の素子部１４ｃは、第１の素子部１４ａの端部からボンディングパッド１１またはボンディングパッド１２の外周を取り囲むように形成されるとともに、両者が反対方向に取り囲むように形成されていればよく、ボンディングパッド１１，１２の形状に応じて、その形状は異なる。
【００２１】
例えば、ボンディングパッド１１，１２が矩形状（長方形状）に形成されている場合、図１に示すように、第１の素子部１４ａは、ボンディングパッド１１，１２の対向する辺１１ａ，１２ａを繋ぐように形成される。第２の素子部１４ｂは、ボンディングパッド１１の外周である辺１１ａに沿って、例えば、上側に向かって延びるように形成される。また、第３の素子部１４ｃは、ボンディングパッド１２の外周である辺１２ａに沿って、例えば、下側に向かって延びるように形成される。
【００２２】
ここで、第２の素子部１４ｂは、辺１１ａに沿って延びるように形成され、さらにボンディングパッド１１を取り囲むように辺１１ｂに沿って延びるように形成されていることが好ましい。また、第３の素子部１４ｃは、辺１２ａに沿って延びるように形成され、さらにボンディングパッド１２を取り囲むように辺１２ｂに沿って延びるように形成されていることが好ましい。このように、第２の素子部１４ｂ及び第３の素子部１４ｃが辺１１ｂ、１２ｂに沿って延びるように形成されていることにより、有効面積をさらに増やすことができる。このため、チップサイズを大きくすることなく、スイッチング素子部１３の温度をさらに容易に検知し、制御することができる。また、チップサイズを大きくすることなく、スイッチング素子部１３の温度をさらに正確に検知することができる。さらに、有効面積を同じにした場合には、チップサイズをより小さくすることができる。
【００２３】
この第２の素子部１４ｂ及び第３の素子部１４ｃは、ボンディングパッド１１，１２を取り囲むようにさらに屈曲させて延ばすように形成されていることが好ましい。
【００２４】
また、感熱素子部１４は、半導体装置１０を上方から見た状態で点対称となるように形成されていることが好ましい。例えば、ボンディングパッド１１，１２が長方形に形成されている場合には、第１の素子部１４ａが２つのボンディングパッド１１，１２の辺１１ａ及び辺１２ａの中央を繋ぐように形成されることが好ましい。また、感熱素子部１４の屈曲する箇所は、湾曲させるように形成することが好ましい。
【００２５】
次に、半導体装置１０の構成について詳細に説明する。図２は図１のＡ−Ａ’断面図であり、図３は図１のＢ−Ｂ’断面図である。図２及び図３に示すように、半導体装置１０は、半導体基板２０と、ゲート絶縁膜３１と、ゲート電極３２と、第１の絶縁膜３３と、感熱素子部１４を構成するポリシリコンダイオード３４と、ボンディングパッド１１，１２と、第２の絶縁膜３５と、第３の絶縁膜３７と、ドレイン電極３８と、ソース電極３９と、を備えている。
【００２６】
半導体基板２０は、ドレイン領域２１と、ドリフト領域２２と、ベース領域２３と、ソース領域２４と、Ｐウエル領域２５とを備えている。
【００２７】
ドレイン領域２１は、ドリフト領域２２よりも相対的に不純物濃度の高い、Ｎ+型半導体領域から構成されている。ドリフト領域２２は、ドレイン領域２１の上面に形成されている。ドリフト領域２２は、ドレイン領域２１よりも相対的に不純物濃度の低いＮ型半導体領域から構成されている。
【００２８】
ベース領域２３は、ドリフト領域２２（半導体基板２０）の表面に形成されている。ベース領域２３は、例えば、半導体基板２０を上方から見た状態で、帯状、または、ドット状に複数形成されている。ベース領域２３は、ｐ型半導体領域から構成されている。
【００２９】
ソース領域２４は、ベース領域２３の表面領域に形成され、例えば、ベース領域２３の外周縁に沿って環状に形成されている。このため、ソース領域２４の外周側には、ベース領域２３が環状に露出する。ソース領域２４は、ドリフト領域２２よりも不純物濃度の高いｎ＋型半導体領域から構成されている。
【００３０】
Ｐウエル領域２５は、ドリフト領域２２の表面領域に形成されている。Ｐウエル領域２５は、ｐ型半導体領域から構成されている。Ｐウエル領域２５は、主として、半導体基板２０の耐圧（ドレイン−ソース間電圧ＶＤＳＳ）を向上させる機能を有する。なお、ベース領域２３とＰウエル領域２５とは同一の拡散工程で形成されないことが多い。
【００３１】
ゲート絶縁膜３１は、ソース領域２４とドリフト領域２２とに挟まれたベース領域２３の上面に形成されている。ゲート絶縁膜３１は、例えば、シリコン酸化膜から形成されている。このソース領域２４とドリフト領域２２とに挟まれたベース領域２３は、チャネル領域として機能し、スイッチング素子部を形成する。
【００３２】
ゲート電極３２は、ゲート絶縁膜３１の上面に形成されている。ゲート電極３２は、例えば、ポリシリコン、アルミニウム、銅、ニッケル等の金属からなる導体膜から構成され、ＣＶＤ等により形成されている。ゲート電極３２に所定の電圧（ゲート電圧）が印加されると、ベース領域２３の表面近傍にチャネルが形成される。
【００３３】
第１の絶縁膜３３は、Ｐウエル領域２５の上面に形成されている。第１の絶縁膜３３は、例えば、シリコン酸化膜から形成されている。
【００３４】
ポリシリコンダイオード３４は、第１の絶縁膜３３の上面に形成されている。ポリシリコンダイオード３４は、例えば、多結晶シリコン（ポリシリコン）からなるダイオードからなり、感熱素子部１４を構成する。
【００３５】
ポリシリコンダイオード３４は、Ｐ型領域３４ａとＮ型領域３４ｂとを備えている。Ｐ型領域３４ａとＮ型領域３４ｂとの界面にはＰＮ接合が形成されており、ポリシリコンダイオード３４は、ＰＮ接合ダイオードを構成している。本実施の形態では、図１に示すように、上方から見た状態で、Ｐ型領域３４ａとＮ型領域３４ｂとが並列に形成されており、図１の破線部分にＰＮ接合が形成されている。なお、図２〜図４では、ポリシリコンダイオード３４のＰ型領域３４ａとＮ型領域３４ｂとを明確に示すためにＰ型領域３４ａを黒く塗りつぶしている。  
【００３６】
ボンディングパッド１１，１２は、Ｐウエル領域２５の上面に第１の絶縁膜３３を介して形成されている。なお、ボンディングパッド１１，１２上には、例えば、ボンディングワイヤからなる図示しない接続導体が接続されており、この接続導体が制御部に接続されている。
【００３７】
第２の絶縁膜３５は、ゲート電極３２及びポリシリコンダイオード３４を覆うように、ポリシリコンダイオード３４の上面、ポリシリコンダイオード３４が形成されていない第１の絶縁膜３３の上面、ゲート電極３２を覆うように、ゲート電極３２の上面、ゲート電極３２が形成されていないゲート絶縁膜３１の上面等に形成されている。第２の絶縁膜３５は、例えば、シリコン酸化膜から形成されている。
【００３８】
第２の絶縁膜３５には、ポリシリコンダイオード３４のＰ型領域３４ａの上面に対応する位置に開孔３５ａが形成され、Ｎ型領域３４ｂの上面に対応する位置に開孔３５ｂが形成されている。開孔３５ａ内には、ボンディングパッド・ダイオード間接続配線３６ａが配置され、ボンディングパッド・ダイオード間接続配線３６ａがボンディングパッド１１に電気的に接続されている。また、開孔３５ｂ内には、ボンディングパッド・ダイオード間接続配線３６ｂが配置され、ボンディングパッド・ダイオード間接続配線３６ｂがボンディングパッド１２に電気的に接続されている。
【００３９】
第３の絶縁膜３７は、ボンディングパッド・ダイオード間接続配線３６ａ、３６ｂ及び第２の絶縁膜３５の上面に形成されている。第３の絶縁膜３７は、例えば、シリコン酸化膜から形成されている。
【００４０】
ドレイン電極３８は、ドレイン領域２１の下面に形成されている。ドレイン電極３８は、例えば、金、銀、銅、ニッケル等の金属から構成されている。
ソース電極３９は、露出したベース領域２３及びソース領域２４及びＰウエル領域２５の上面に形成され、ベース領域２３とソース領域２４とＰウエル領域２５とを電気的に接続する。ソース電極３９は、例えば、金、銀、銅、ニッケル等の金属から構成されている。ドレイン電極３８とソース電極３９とが半導体装置１０の一対の主電極を構成する。
【００４１】
このように構成された半導体装置１０では、第１の素子部１４ａの端部から第２の素子部１４ｂ及び第３の素子部１４ｃがボンディングパッド１１，１２の外周を取り囲むように形成され、第３の素子部１４ｃが第２の素子部１４ｂの取り囲む方向と反対方向に取り囲むように形成されている。このため、従来の半導体装置に比べて、有効面積を増やすことができる。
【００４２】
以上説明したように、本実施の形態によれば、感熱素子部１４が第２の素子部１４ｂ及び第３の素子部１４ｃを備えているので、有効面積を増やすことができる。有効面積を増やすことができるので、チップサイズを大きくすることなく、スイッチング素子部１３の温度を容易に検知し、制御することができる。また、チップサイズを大きくすることなく、スイッチング素子部１３の温度を正確に検知することができる。さらに、有効面積を同じにした場合には、チップサイズを小さくすることができる。
【００４３】
本実施の形態によれば、第２の素子部１４ｂが辺１１ｂに沿って延びるように形成され、第３の素子部１４ｃが辺１２ｂに沿って延びるように形成されているので、有効面積をさらに増やすことができる。
【００４４】
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
【００４５】
上記実施の形態では、半導体装置１０を上方から見た状態で、Ｐ型領域３４ａとＮ型領域３４ｂとが並列に形成されている場合を例に本発明を説明したが、例えば、図４に示すように、Ｐ型領域３４ａとＮ型領域３４ｂとが上方から見て直列にかつ交互に複数配置されるように形成してもよい。ただし、Ｐ型領域３４ａとＮ型領域３４ｂとが逆方向特性を有する箇所においては、アルミニウムなどで予め短絡しておくことが望ましい。
【００４６】
上記実施の形態では、半導体装置１０を上方から見た状態で、感熱素子部１４が点対称となるように、第１の素子部１４ａが２つのボンディングパッド１１，１２の辺１１ａと辺１２ａとの中央を繋ぐように形成されている場合を例に本発明を説明したが、例えば、図５に示すように、辺１１ａと辺１２ａとの中央以外を繋ぐように形成してもよい。この場合にも、有効面積を増やすことができる。
【００４７】
上記実施の形態では、第２の素子部１４ｂが辺１１ｂに沿って取り囲むように形成され、第３の素子部１４ｃが辺１２ｂに沿って取り囲むように形成されている場合を例に本発明を説明したが、例えば、図６に示すように、第２の素子部１４ｂが辺１１ａのみに沿って延びるように形成され、第３の素子部１４ｃが辺１２ａのみに沿って延びるように形成されていてもよい。この場合にも、従来の半導体装置に比べ、有効面積を増やすことができる。
【００４８】
上記実施の形態では、半導体装置１０を上方から見た状態で、感熱素子部１４がボンディングパッド１１，１２に接するように形成されている場合を例に本発明を説明したが、例えば、感熱素子部１４とボンディングパッド１１，１２とが一部重なるように形成してもよい。
【００４９】
上記実施の形態では、半導体装置１０を上方から見た状態で、ボンディングパッド１１，１２が長方形に形成されている場合を例に本発明を説明したが、正方形、円形、小判型等の非円形であってもよい。例えば、ボンディングパッド１１，１２が円形に形成されている場合、第２の素子部１４ｂ及び第３の素子部１４ｃがボンディングパッド１１，１２の外周（円周）に沿うように形成される。また、図７に示すように、ボンディングパッド１１，１２の外周（円周）を取り囲むように感熱素子部１４を形成してもよい。
【００５０】
上記実施の形態では、スイッチング素子部１３の動作を制御する制御部がスイッチング素子部１３とは別の基板に形成されている場合を例に本発明を説明したが、制御部とスイッチング素子部１３とを同一基板上に形成してもよい。
【００５１】
上記実施の形態では、感熱素子部１４としてポリシリコンダイオードを用いた場合を例に本発明を説明したが、本発明はポリシリコンダイオードに限定されるものではなく、スイッチング素子部１３の所望の状態を検知できるものであればよい。例えば、スイッチング素子部１３の温度を検知する方法としては、ポリシリコンダイオード等の温度−順方向電圧特性（ＶＦ特性）を用いる方法、温度−順方向電流特性（ＩＦ特性）を用いる方法、サーミスタ等の抵抗の温度−抵抗特性を用いる方法などがある。
【００５２】
上記実施の形態では、ドレイン領域２１及びドリフト領域２２がＮ型半導体領域の場合を例に本発明を説明したが、ドレイン領域２１及びドリフト領域２２をＰ型半導体領域とし、対応する各部材の導電型を反転してもよい。
【図面の簡単な説明】
【００５３】
【図１】本実施の形態の半導体装置の平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】図１のＢ−Ｂ’断面図である。
【図４】他の実施の形態の半導体装置の平面図である。
【図５】他の実施の形態の半導体装置の平面図である。
【図６】他の実施の形態の半導体装置の平面図である。
【図７】他の実施の形態の半導体装置の平面図である。
【図８】従来の半導体装置の平面図である。
【符号の説明】
【００５４】
１０  半導体装置
１１，１２  ボンディングパッド
１１ａ，１１ｂ，１２ａ，１２ｂ  辺
１３  スイッチング素子部
１４  感熱素子部
１４ａ  第１の素子部
１４ｂ  第２の素子部
１４ｃ  第３の素子部
２０  半導体基板
２１  ドレイン領域
２２  ドリフト領域
２３  ベース領域
２４  ソース領域
２５  Ｐウエル領域
３１  ゲート絶縁膜
３２  ゲート電極
３３  第１の絶縁膜
３４  ポリシリコンダイオード
３５  第２の絶縁膜
３７  第３の絶縁膜
３８  ドレイン電極
３９  ソース電極
【図１】
2006093252.tif 000003
【図２】
2006093252.tif 000004
【図３】
2006093252.tif 000005
【図４】
2006093252.tif 000006
【図５】
2006093252.tif 000007
【図６】
2006093252.tif 000008
【図７】
2006093252.tif 000009
【図８】
2006093252.tif 000010