(57)【要約】【課題】共振型で多相制御とする場合、各相間での回り込み電流発生を防止して正常動作を可能とする。【解決手段】直流入力電圧ＶINで稼動する制御回路１２の出力側で、制御回路１２からｎ相に分割されたパルス制御信号それぞれを受けて安定した直流出力を得る多相共振型スイッチング電源回路を並列に接続して設ける電源装置において、共振回路１２の共振キャパシタＣ１に接続し、制御回路１２から放電制御信号を受けた際に蓄えられた電荷を放出させる電荷放出トランジスタＱ３を追加して備え、制御回路１２が、上記パルス制御信号出力の例えばｋ相とは別相でパルス制御信号を出力した際に、上記ｋ相で放電制御端子からトランジスタＱ３のゲートにパルス状の放電制御信号を送出し、トランジスタＱ３の直結する共振キャパシタＣ１が共振の際に蓄えた電荷を放出させる。【選択図】図５
2006187171.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧で稼動する制御回路の出力側で、前記制御回路からｎ相（ｎは２以上の正の整数）に分割されたパルス制御信号それぞれを受けて安定した直流出力を得るｎ相の共振型スイッチング電源回路を並列に接続して設けるスイッチング電源装置において、
各相が、前記直流入力電圧を受け、前記パルス制御信号を受けてスイッチング動作し、所定の共振周波数を有するパルス状の電流または電圧を生成し出力するスイッチング回路および共振回路と、前記共振周波数を有するパルス状の電流または電圧を受けて直流出力するための平滑回路と、前記共振回路および前記平滑回路のインダクタに直列に接続され、前記制御回路の放電制御信号を受けた際に共振の際に前記共振回路のキャパシタに蓄えられた電荷を放出する電荷放出トランジスタとを備える
ことを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置において、
前記制御回路は、各相に対して順次、所定時間幅のパルス制御信号を前記スイッチング回路へ出力し、前記出力端子とグランドとの電位差から出力電圧を検出して前記出力電圧を所定値に維持するようにパルス制御信号のパルス間隔を制御し、かつ、一つのｋ相で前記パルス制御信号を送出した後、このｋ相とは異なる相に対してパルス制御信号を出力する際、このｋ相の電荷放出トランジスタへ所定時間幅のパルス信号を放電制御信号として出力する手段を備える
ことを特徴とするスイッチング電源装置。
【請求項３】
請求項１または請求項２に記載のスイッチング電源装置において、
前記平滑回路を構成する平滑インダクタと平滑キャパシタとの間に直列で挿入接続され前記平滑キャパシタと共に出力端子と接続される出力検出負荷を更に備え、
前記電荷放出トランジスタは、前記共振回路のインダクタと前記平滑回路のインダクタとの間に直列接続される
ことを特徴とするスイッチング電源装置。
【請求項４】
請求項１または請求項２に記載のスイッチング電源装置において、前記電荷放出トランジスタは、前記平滑回路の平滑インダクタと直列で出力端子との間に接続されることを特徴とするスイッチング電源装置。
【請求項５】
請求項１または請求項２に記載のスイッチング電源装置において、前記スイッチング回路は二つのＣＭＯＳＦＥＴから構成されたものであり、前記電荷放出トランジスタもＣＭＯＳＦＥＴであることを特徴とするスイッチング電源装置。
【請求項６】
請求項１または請求項２に記載のスイッチング電源装置において、
主電源電圧から前記直流入力電圧を生成して出力する直流出力コンバータと、各相で前記平滑回路を構成する平滑インダクタと平滑キャパシタとの間に直列で挿入接続され前記平滑キャパシタと共に出力端子と接続される出力検出負荷とを更に備え、
前記制御回路は、各相に対して順次、所定間隔で所定時間幅のパルス制御信号を前記スイッチング回路へ出力し、前記出力端子とグランドとの電位差から出力電圧を、かつ、前記出力検出負荷からグランドに対する両端電位の通知を受けて出力電流を、それぞれ検出し、出力電圧または出力電流の変化を前記コンバータに通知してその出力する直流入力電圧を変化させ、この直流入力電圧の変化により前記出力電圧を所定値に維持するように制御し、かつ、一つのｋ相で前記パルス制御信号を送出した後、このｋ相とは異なる相に対してパルス制御信号を出力する際、このｋ相の電荷放出トランジスタへ所定時間幅のパルス信号を放電制御信号として出力する
ことを特徴とするスイッチング電源装置。
【請求項７】
請求項３または請求項６に記載の共振型スイッチング電源装置において、前記出力検出負荷は抵抗器であることを特徴とするスイッチング電源装置。
【請求項８】
請求項１または請求項２に記載のスイッチング電源装置において、
主電源電圧から前記直流入力電圧を生成して出力する直流出力コンバータを更に備え、各相で、前記電荷放出トランジスタは、前記平滑回路を構成する平滑インダクタと平滑キャパシタとの間に直列で挿入接続され前記平滑キャパシタと共に出力端子と接続される出力検出負荷を兼ね、
前記制御回路は、各相に対して順次、所定間隔で所定時間幅のパルス制御信号を前記スイッチング回路へ出力し、前記出力端子とグランドとの電位差から出力電圧を、かつ、出力検出負荷からグランドに対する両端電位の通知を受けて出力電流を、それぞれ検出し、出力電圧または出力電流の変化を前記コンバータに通知してその出力する直流入力電圧を変化させ、この直流入力電圧の変化により前記出力電圧を所定値に維持するように制御し、かつ、一つのｋ相で前記パルス制御信号を送出した後、このｋ相とは異なる相に対してパルス制御信号を出力する際、このｋ相の電荷放出トランジスタへ所定時間幅のパルス信号を放電制御信号として出力する
ことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大電流用途のため多相制御するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来のスイッチング電源装置は、大電流用途のため多相構成とした際には、各相で、固定周期でスイッチング・トランジスタのオン時間とオフ時間との割合を変えて出力電圧を制御することにより、直流出力電圧を安定化させるＰＷＭ（Pulse Width Modulation）制御を行っている。すなわち、ＰＷＭ制御では、固定周期で、軽負荷になって出力電圧が上昇するとオン時間を短くし、重負荷になって出力電圧が低下するとオン時間を長くすることによって、負荷に見合う電流を供給し、常に一定の電圧を保つことができる。
【０００３】
例えば、図１に示されるスイッチング電源装置は、ＤＣ／ＤＣコンバータであり、直流定電圧ＶINの供給を受けるＩＣ（集積回路）で形成される制御回路１０に対してｎ相のスイッチング回路が並列に接続される。各相は、制御回路１０からスイッチングパルスを受ける直流定電圧ＶINとインダクタＬの一端との間に接続されたトランジスタＱ１、インダクタＬの他端とグランド電位との間に接続されたトランジスタＱ２、トランジスタＱ１と出力端子ＴOUTとの間に直列接続されるインダクタＬおよび抵抗器Ｒ、並びに出力端子ＴOUTとグランド間に接続される平滑キャパシタＣにより構成される。
【０００４】
制御回路１０は、制御パルスを生成し制御信号として制御信号端子からトランジスタＱ１・Ｑ２のゲートに送出し、抵抗器Ｒの両端を引き込んで、出力電圧ＶOUTと各相の出力電圧および出力電流ｉとを検出することができる。
【０００５】
図２に示されるように、制御回路１０は、直流定電圧ＶINによりスイッチング周波数およびスイッチング出力の電流値（振幅）ｉを固定し、検出した出力電圧ＶOUTの電圧変動に従ってトランジスタＱ１・Ｑ２へのパルスの時間幅を変化させる制御により、出力電流（ＩOUT）量を変化させ出力電圧ＶOUTを一定に維持する。トランジスタＱ１・Ｑ２は、ＣＭＯＳ（相補型金属酸化膜半導体）ＦＥＴであり、トランジスタＱ１のドレインが直流定電圧ＶINの供給を受け、トランジスタＱ２のソースが接地される。
【０００６】
従って、重負荷になって出力電圧ＶOUTが低下すると、制御回路１０の制御により、図２に示されるように、制御パルスのオン時間を長くして各相での電流量を増加させ総合の出力電流ＩOUTを上昇させて出力電圧ＶOUTを上昇させる。一方、軽負荷になって出力電圧ＶOUTが上昇するとオン時間を短くして電流量を減少させ出力電流ＩOUTを低減させて出力電圧値ＶOUTを低下させる。この結果、負荷に見合う出力電流ＩOUTを供給できるので、常に一定の出力電圧ＶOUTを保つことができる。
【０００７】
このような多相化により、総合出力において擬似的にスイッチング周波数が高周波となること、供給側各相の電力が平均して分散されるため扱い易くなること、現状の部品サイズから分散化による小型化が有効であること、などとそのメリットは多い。
【０００８】
しかし、上述した多相ＰＷＭ制御によるスイッチング電源装置では、ハードウェアスイッチによるノイズおよび効率化に問題がある。
【０００９】
上述したスイッチング電源装置の改善策として、共振型電源に多用されるＰＦＭ（Pulse Frequency Modulation）制御を採用する方法がある。すなわち、ＰＦＭ制御では、多相の各相でスイッチングトランジスタのオン時間を固定しておいてオフ時間を変化させることにより、直流出力電圧を安定化させる。すなわち、入力電圧が高くなったり出力電流が増加すると周波数が下がり、逆の条件で周波数が上がることにより出力調整される。
【００１０】
例えば、図３に示されるように、直流電源１により出力される直流定電圧ＶINを入力してＰＦＭ制御する制御回路１１は、例えばＩＣ（集積回路）で形成され出力側にｎ相の電流共振型スイッチング電源を並列に設けている。
【００１１】
各相のスイッチング電源は、直流定電圧ＶINとインダクタＬ１の一端との間に接続されたトランジスタＱ１、およびインダクタＬ１の他端とグランド電位との間に接続されたトランジスタＱ２による二つのＦＥＴ（電界効果トランジスタ）からなるスイッチング回路２、インダクタＬ１とキャパシタＣ１とを含む共振回路３、インダクタＬ２とキャパシタＣ２とを含む平滑回路４、並びに、抵抗器Ｒで形成される出力検出負荷５により構成される。トランジスタＱ１と出力端子ＴOUTとの間には、インダクタＬ１，Ｌ２および抵抗器Ｒの順でこれらが直列に接続されている。
【００１２】
スイッチング回路２は、直列のトランジスタＱ１，Ｑ２にＣＭＯＳ（相補型金属酸化膜半導体）ＦＥＴを用いて構成され、制御回路１１と同様に直流定電圧ＶINを供給され、スイッチングされたパルス状の共振電流ｉをトランジスタＱ１から共振回路３へ出力する。共振回路３は、直列構成のインダクタＬ１とキャパシタＣ１とをキャパシタＣ１をグランド側に配置して接続し、インダクタＬ１とキャパシタＣ１との接続点からインダクタＬ１とキャパシタＣ１とにより決定される共振周波数をスイッチング周波数としてパルス状の共振電流ｉにより出力する。
【００１３】
平滑回路４は、共振回路３のキャパシタＣ１に並列に、直列構成されるインダクタＬ２とキャパシタＣ２とを接続し、インダクタＬ２とキャパシタＣ２との接続点を出力端子に接続して、共振回路３から出力されたスイッチング周波数を有するパルス状の電流を直流へ平滑する。出力検出負荷５は、抵抗器Ｒにより構成されており、平滑回路３のインダクタＬ２と、出力端子ＴOUTおよびキャパシタＣ２の接続点との間に挿入、接続される。出力検出負荷５の制御回路１１側端は制御回路１１に引き込まれて各相の出力の検出に用いられる。出力検出負荷５の他端は各相の出力と共に出力端子ＴOUTに接続されかつ制御回路１１に引き込まれて出力電圧ＶOUTの検出に用いられる。
【００１４】
制御回路１１は、直流定電圧ＶINを入力し、各相の出力検出負荷５の一端を引き込み各相の出力を検出し確認すると共に、各相で出力端子ＴOUTに接続する他端を引き込み出力端子ＴOUTにおける出力電圧ＶOUTを検出して、スイッチング回路２へパルスによる制御信号を制御信号端子から送出することにより、電源装置の出力電圧ＶOUTを所定値に維持するように調整する。
【００１５】
すなわち、制御回路１１は、スイッチング回路２と共振回路３とを用いて所定のスイッチング周波数による同一時間幅のパルス状を有する共振電流ｉを生成するが、直流入力電圧ＶINが固定されているので、このパルス状共振電流ｉの時間間隔を、軽負荷の場合には広げ、重負荷の場合には狭めるＰＦＭ制御を行う。
【００１６】
すなわち、制御回路１１のＰＦＭ制御は、図４に示されるように、例えば１相目のトランジスタＱ１，Ｑ２ゲートに送る制御パルスのオン時間は同一に固定される。しかし、制御回路１１は、負荷が変動して、軽負荷でそのパルス状の共振電流ｉが少なくてよい場合、一定量のオン時間に対してオフ時間を長くしてスイッチング回路のスイッチング周波数を低くし、他方、重負荷でその共振電流ｉを多くする場合、一定量のオン時間に対してオフ時間を短くしてスイッチング回路のスイッチング周波数を高める。
【００１７】
このような構成によるスイッチング電源装置では、各相の抵抗器Ｒと出力端子ＴOUTとが接続されているので、例えば１相目の共振で共振キャパシタＣ１に蓄えられた電荷が、パルスのオフにより出力端子ＴOUTだけでなく他の２相目以降のスイッチング回路に一気に送出する。従って、その放電電流の回り込みなどにより各相間で干渉が発生し、特に次に動作する２相目では正常動作を阻害する。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
解決しようとする課題は、大電流用途のためＰＷＭ制御の欠点を回避して共振型で多相のＰＦＭ制御とする場合、各相間に回り込む電流が発生して正常動作が阻害されることである。
【課題を解決するための手段】
【００１９】
本発明は、共振型で多相制御とする場合、各相間での回り込み電流発生を防止して正常動作させるため、共振回路の共振キャパシタに蓄えられた電荷を他の相でパルス状の電流または電圧を出力する際に放出させる電荷放出トランジスタを追加して備えることを主要な特徴とする。
【００２０】
すなわち、本発明は、直流入力電圧ＶINで稼動する制御回路（１２、２１）の出力側で、制御回路（１２、２１）からｎ相（ｎは２以上の正の整数）に分割されたパルス制御信号それぞれを受けて安定した直流出力を得るｎ相の共振型スイッチング電源回路を並列に接続して設けるスイッチング電源装置に関する。
【００２１】
この各相は、トランジスタＱ１，Ｑ２で構成されるスイッチング回路（２）と、インダクタＬ１およびキャパシタＣ１で構成される共振回路（３）と、インダクタＬ２およびキャパシタＣ２で構成される平滑回路（４）と、抵抗器ＲまたはトランジスタＱ３で構成される出力検出負荷（５，７）と、トランジスタＱ３で構成される電荷放出用トランジスタ（６，７）とを備える。
【００２２】
スイッチング回路（２）および共振回路（３）は、直流定電圧ＶINを受け、上記パルス制御信号を受けてスイッチング動作し、所定の共振周波数を有するパルス状の電流または電圧を生成し出力する。平滑回路（４）は、共振周波数を有するパルス状の電流または電圧を受けて直流出力する。
【００２３】
出力検出負荷（５，７）は、平滑インダクタＬ２と平滑キャパシタＣ２との間に直列に挿入接続され平滑キャパシタＣ２と共に出力端子ＴOUTと接続される。
【００２４】
トランジスタＱ３による放電出力トランジスタ（６）は、共振回路（３）と平滑回路（４）とのインダクタＬ１，Ｌ２に直列に接続され、共振回路（３）で共振の際に蓄えた電荷を他の相が直流出力する際に放出する。別の実施態様では、トランジスタＱ３は、電荷放出用を兼ねる出力検出負荷（７）でもある。
【００２５】
上記構成により、トランジスタＱ３が、回り込み障害となる共振キャパシタＣ１の蓄積電荷を他相の電流出力の際に放出するように、制御回路（１２、２１）が制御するので、各相への回り込みを防止できる。この際、トランジスタＱ１−Ｑ３を高電位で使用できるので電力の損失を抑えることができる。
【００２６】
また、上述したように、ＰＦＭ制御の特徴で、入力電圧が高くなったり出力電流が増加すると周波数が下がり、逆の条件で周波数が上がることにより出力調整されるので、パルス制御の簡潔化を図り、パルス幅を均一とした共振電流ｉを同一間隔、すなわち同一スイッチング周波数とし、上述した電源回路に供給される直流入力電圧を変化させて、共振電流ｉの振幅を変化させることができる。
【００２７】
すなわち、主電源の直流定電圧ＶINから直流入力電圧ＶIN2を生成出力する直流出力コンバータ（２２）と出力検出負荷（５）とにより、制御回路（２１）は、各相に対し、所定間隔で所定時間幅のパルス制御信号をスイッチング回路（２）へ出力し、出力端子ＴOUTとグランドとの電位差から出力電圧ＶOUTを、かつ、出力検出負荷（５）からグランドに対する両端電位の通知を受けて出力電流ＩOUTを、それぞれ検出し、出力電圧ＶOUTまたは出力電流ＩOUTの変化をコンバータ（２２）に通知してその出力する直流入力電圧ＶIN2を変化させ、この変化により出力電圧ＶOUTを所定値に維持するように制御する。
【００２８】
このような構成では、出力電圧を制御するスイッチング周波数を固定できるので、制御回路のスイッチング制御が簡潔化できる。
【００２９】
上記括弧内の符号は、理解を容易にするために付したものであり、一例にすぎず、これらに限定されない。
【発明の効果】
【００３０】
本発明のスイッチング電源装置は、共振回路の共振キャパシタに蓄えられた電荷を他相でパルス状の電流または電圧を出力する際に放出させる電荷放出トランジスタを備えるため、各相では、一相のパルス状の電流または電圧を出力する際に他の一相の共振キャパシタに蓄えられた電荷が放出されるので、各相間での回り込み電流発生を防止して正常動作できるという利点がある。
【発明を実施するための最良の形態】
【００３１】
共振型で多相制御とする場合において共振回路の共振キャパシタに蓄えられた電荷が各相へ回り込んで発生する電流を阻止して正常動作させるという目的を、共振キャパシタに蓄えられた電荷を他相でパルス状の電流または電圧を出力する際に放出させる電荷放出トランジスタを追加して備えることにより、構成の大幅な変更なしで実現した。
【実施例１】
【００３２】
本発明の実施例１について図５を参照して説明する。
【００３３】
図５は、本発明による電源装置の実施例１に関するブロック回路図である。
【００３４】
図示されたスイッチング電源装置は、直流電源１により出力される直流定電圧ＶINを入力しＰＦＭ制御する制御回路１２と、その出力側に並列に設けられたｎ相の電流共振型スイッチング電源回路とを有している。
【００３５】
各相のスイッチング電源回路は、二つのスイッチングトランジスタＱ１・Ｑ２を含むスイッチング回路２、インダクタＬ１とキャパシタＣ１とを含む共振回路３、インダクタＬ２とキャパシタＣ２とを含む平滑回路４、抵抗器Ｒで形成される出力検出負荷５、並びに、例えばＣＭＯＳＦＥＴによるトランジスタＱ３で形成される電荷放出トランジスタ６により構成される。トランジスタＱ１から出力端子ＴOUTまでは、インダクタＬ１、トランジスタＱ３、インダクタＬ２および抵抗器Ｒの順でこれらが直列に接続されている。トランジスタＱ１、Ｑ２、Ｑ３はそれぞれが図示されるように例えばＣＭＯＳＦＥＴである。
【００３６】
スイッチング回路２は、直流定電圧ＶINとインダクタＬ１の一端との間に接続されたトランジスタＱ１、およびインダクタＬ１の他端とグランド電位との間に接続されたトランジスタＱ２の二つのトランジスタＱ１，Ｑ２により構成され、制御回路１２と同様に直流定電圧ＶINを供給され、制御回路１２の制御信号端子から受けるパルス制御信号に基づいて、スイッチングされたパルス状の共振電流ｉをトランジスタＱ１から共振回路３へ出力する。
【００３７】
共振回路３は、直列構成のインダクタＬ１とキャパシタＣ１とをキャパシタＣ１をグランド側に配して接続し、インダクタＬ１とキャパシタＣ１との接続点からインダクタＬ１とキャパシタＣ１とにより決定される共振周波数をスイッチング周波数としてパルス状の共振電流ｉによりトランジスタＱ３へ出力する。
【００３８】
平滑回路４は、共振回路３のキャパシタＣ１に並列に、直列のインダクタＬ２とキャパシタＣ２とを配備するが、共振回路３の出力点とはトランジスタＱ３を介して直列接続し、インダクタＬ２とキャパシタＣ２との間には抵抗器Ｒが挿入される。従って、共振回路３の出力点からトランジスタＱ３、インダクタＬ２、抵抗器Ｒ、そしてキャパシタＣ２が、この順で直列接続される。そして、抵抗器ＲとキャパシタＣ２との接続点が各相と共に出力端子ＴOUTに接続して、共振回路３から出力されたスイッチング周波数を有するパルス状の電流を直流へ平滑する。
【００３９】
出力検出負荷５は、抵抗器Ｒにより構成されており、平滑回路３のインダクタＬ２と、出力端子ＴOUTおよびキャパシタＣ２の接続点との間に挿入され接続される。出力検出負荷５の制御回路１２側端は制御回路１２に引き込まれて各相の出力検出に用いられる。出力検出負荷５の他端は各相の出力と共に出力端子ＴOUTに接続されかつ制御回路１２に引き込まれて出力電圧ＶOUTの検出に用いられる。
【００４０】
電荷放出トランジスタ６はトランジスタＱ３により構成され、そのゲートが制御回路１２の放電制御端子からパルス状の放電制御信号を受けた際に直結する共振キャパシタＣ１が共振の際に蓄えた電荷を放出する。
【００４１】
制御回路１２は、例えばＩＣ（集積回路）で形成され、直流定電圧ＶINを入力し、各相の出力検出負荷５の一端を引き込み各相の出力を検出して確認すると共に、各相で出力端子ＴOUTに接続する他端を引き込み出力端子ＴOUTにおける出力電圧ＶOUTを検出して、スイッチング回路２へパルス制御信号を制御信号端子からパルス出力することにより、電源装置の出力電圧ＶOUTを所定値に維持するように調整する。
【００４２】
すなわち、制御回路１２は、各相に順次、同一時間幅のパルス制御信号を出力し、スイッチング回路２と共振回路３とを用いて所定のスイッチング周波数による同一時間幅のパルス形状を有する共振電流ｉを生成させるが、直流定電圧ＶINが所定値に維持されているので、このパルス状共振電流ｉの時間間隔を、軽負荷の場合には広げ、重負荷の場合には狭めるというＰＦＭ制御を行う。
【００４３】
すなわち、制御回路１２は、負荷が変動して、軽負荷でそのパルス状の共振電流ｉが少なくてよい場合、一定量のオン時間に対してオフ時間を長くしてスイッチング回路のスイッチング周波数を低くし、他方、重負荷でその共振電流ｉを多くする場合、一定量のオン時間に対してオフ時間を短くしてスイッチング回路のスイッチング周波数を高める。
【００４４】
更に、制御回路１２は、例えばｋ相において、上記パルス制御信号を送出したのち、ｋ相とは異なる例えばｍ相へパルス制御信号を送出する際に、放電制御信号を放電制御端子からトランジスタＱ３のゲートへパルス状で送出する。この放電制御信号の送出がトランジスタＱ３を駆動し、トランジスタＱ３に直結する共振キャパシタＣ１により共振の際に蓄えられた電荷が放出される。
【００４５】
すなわち、図６に示されるように、制御回路１２は、例えば、１相目のトランジスタＱ１，Ｑ２のゲートにオン時間を所定値に固定されたパルス制御信号を送る。従って、スイッチング回路２で生成される同一時間幅の共振電流ｉは、共振キャパシタＣ１に電荷を蓄積し、その電位を上昇させてトランジスタＱ３および平滑回路４を介して出力端子ＴOUTへ出力される。しかし、本発明による構成では、パルス制御が終了してもトランジスタＱ３は共振キャパシタＣ１に蓄積された電荷の放出を抑制する。制御回路１２は、次の２相目にパルス制御信号を送る際、同時に１相目のトランジスタＱ３に放電制御信号を送っている。
【００４６】
このような構成を採用することにより、２相目の直流出力と同時に１相目の放電出力も出力端子ＴOUTに到達するので、共振キャパシタＣ１に蓄積された電荷の放出が他相に回り込むことはない。従って、電荷の放出が正常動作を阻害することはない。また、共振状態と共振の際の蓄積電荷放出状態との時期が独立して制御できるので細やかな電力管理が可能である。
【００４７】
上記説明では、放電制御信号が次にパルス制御信号を送る相に対して送出されているがその他の相であってもよく、また、全く同一の時期でなくてもその効果が発揮できるものであれば、その時期は上記説明に限定されるものではない。また、制御回路にＩＣを、トランジスタにＣＭＯＳＦＥＴを、また、電流検出負荷に抵抗器を、それぞれ用いているが、同一機能を有するものであれば、他の素子で構成してもよい。また、電流共振型で説明したが、上記説明の電流振幅を電圧振幅に変換して制御することができるので、電圧共振型にも適用可能なことは明らかである。
【実施例２】
【００４８】
本発明の実施例２について図７を参照して説明する。
【００４９】
図７の実施例２が図５に示される実施例１と相違する点は、トランジスタＱ３を電荷放出と出力検出との両者を兼ねた出力検出負荷７としたことである。従って、実施例１における抵抗器を削除することができる。
【００５０】
すなわち各相のスイッチング電源は、二つのスイッチングトランジスタＱ１・Ｑ２を含むスイッチング回路２、インダクタＬ１とキャパシタＣ１とを含む共振回路３、インダクタＬ２とキャパシタＣ２とを含む平滑回路４、並びに、電荷放出用のトランジスタＱ３で形成される出力検出負荷７により構成される。トランジスタＱ１から出力端子ＴOUTまでは、インダクタＬ１、インダクタＬ２およびトランジスタＱ３の順でこれらが直列に接続されている。
【００５１】
各構成要素の機能は上述された実施例１と同一なので、その説明は省略する。
【実施例３】
【００５２】
本発明の実施例３について図８を参照して説明する。
【００５３】
図８の実施例３が図５に示される実施例１と相違する点は、制御回路２１と降圧ＤＣ／ＤＣコンバータ２２とであり、他の構成要素は何れの実施例共に同一である。従って、制御回路２１および降圧ＤＣ／ＤＣコンバータ２２以外の構成要素についての説明は省略する。
【００５４】
すなわち、実施例３では、実施例１と相違して、制御回路２１とスイッチング回路２とに供給される直流入力電源ＶIN2が、降圧ＤＣ／ＤＣコンバータ２２の直流電源１から出力される直流定電圧ＶINを変換した出力であり、制御回路２１が降圧ＤＣ／ＤＣコンバータ２２を制御して直流入力電圧ＶIN2を変化させ、電源装置の出力電圧ＶOUTを所定値に維持するように調整している。
【００５５】
周知のように、ＰＦＭ制御では、入力電圧が高くなったり出力電流が増加すると周波数が下がり、逆の条件で周波数が上がることにより出力調整される。従って、同一周波数で同一時間幅のパルスによりスイッチング制御する場合、スイッチング回路に対し入力する直流入力電圧を変化させてその出力電流を調整することにより、電源装置の出力電圧を所定値に維持できる。
【００５６】
すなわち、パルス状共振電流の周期を一定にする条件で、制御回路２１およびスイッチング回路２に供給される直流入力電圧ＶIN2を電源装置の出力状態に応じて変化させる。この結果、軽負荷に際しては小電流の供給でよいので、制御回路２１に印加される入力電源は低電位でよい。一方、重負荷の際には大電流を必要とするので、高電位とする。
【００５７】
従って、本実施例３のスイッチング電源装置は、直流入力電圧ＶIN2を入力する制御回路２１と、その出力側に並列に設けられたｎ相の電流共振型スイッチング電源回路との従来のものに、降圧ＤＣ／ＤＣコンバータ２２を更に加えて構成されている。
【００５８】
制御回路２１は、降圧ＤＣ／ＤＣコンバータ２２により出力される直流入力電圧ＶIN2を入力し、各相ごとの出力検出負荷５の両端を引き込みグランドとの電位差を求めることにより、出力検出負荷５の一端に接続する出力端子ＴOUTにおける出力電圧ＶOUTと、出力検出負荷５を流れる負荷へ供給する出力電流ＩOUTを検出して、降圧ＤＣ／ＤＣコンバータ２２およびスイッチング回路２それぞれへパルス制御信号を出力することにより、出力電圧ＶOUTを所定値に維持するように調整する。
【００５９】
すなわち、制御回路２１は、例えば、ＩＣ（集積回路）で形成され、スイッチング回路２と共振回路３とを用いて所定のスイッチング周波数によるパルス状の共振電流ｉを生成するが、この際の共振電流ｉの振幅を、軽負荷の場合には小さく、重負荷の場合には大きくする必要がある。
【００６０】
このため、制御回路２１は、降圧ＤＣ／ＤＣコンバータ２２に制御信号を送り、出力される直流入力電圧ＶIN2を、軽負荷の場合には少々低く、重負荷の場合には少々高くするように制御する。この場合、制御回路２１は、最大負荷の際に出力される直流入力電圧ＶIN2を主電源１の直流定電圧ＶINになるように制御すこととしている。また、制御回路２１は、制御信号端子がスイッチング回路２のトランジスタＱ１，Ｑ２それぞれのゲートに接続され所定間隔で所定時間幅のパルス制御信号を送出することとなる。
【００６１】
更に、制御回路２２は、本発明の特徴として、１相目からｎ相目までのうち、一つの例えばｋ相で、パルス制御信号を送出したのち、この相とは異なる相へパルス制御信号を送出する際に、このｋ相の放電制御信号を放電制御端子からトランジスタＱ３のゲートへパルス状で送出し、トランジスタＱ３に直結する共振キャパシタＣ１が共振の際に蓄えた電荷を放出させている。
【００６２】
すなわち図６に示されると同様に、制御回路２２は、例えば１相目のトランジスタＱ１，Ｑ２のゲートにオン時間を同一所定値に固定されたパルス制御信号を送る。従って、スイッチング回路２で生成される同一時間幅の共振電流ｉは、共振キャパシタＣ１に電荷を蓄積し、その電位を上昇させてトランジスタＱ３および平滑回路４を介して出力端子ＴOUTへ出力される。しかし、パルス制御が終了してもトランジスタＱ３は共振キャパシタＣ１に蓄積された電荷の放出を抑制する。制御回路２２は、次の２相目にパルス制御信号を送る際、同時に１相目のトランジスタＱ３に放電制御信号を送る。
【００６３】
降圧ＤＣ／ＤＣコンバータ２２は、直流例えばバッテリを主電源とする直流定電圧ＶINを入力してＩＣを制御する直流電源を形成し、直流入力電圧ＶIN2を出力する。更に、降圧ＤＣ／ＤＣコンバータ２２は、制御回路２１から受ける制御信号に基づいて、出力の直流入力電圧ＶIN2を変化させ、最大負荷の際に出力する直流入力電圧ＶIN2が主電源の直流定電圧ＶINになるように制御される。
【００６４】
上記説明では、ＤＣ／ＤＣコンバータとしたが、主電源を例えば商用の交流（ＡＣ）電源を用いたＡＣ／ＤＣコンバータとしてもよい。このような直流出力コンバータを適用することにより、主電源としてＡＣ／ＤＣの何れでも利用することができる。また、直流入力電圧ＶIN2を主電源の直流定電圧ＶINになるまで制御するので、トランジスタを高電位で稼動させることができる。従って、その電力ロスの低減に役立つ。
【００６５】
このような構成のため、実施例１と相違して、制御信号の周期、すなわちスイッチング周波数を一定に固定できることである。このことは、制御回路の制御および構成を簡潔化可能であり、低コスト化、効率化におおいに役立つ。
【産業上の利用可能性】
【００６６】
スイッチング電源装置で多相制御する際、共振の際の電荷蓄積を、時期をずらして放電させることにより、共振型を用いて回り込みの障害なく容易に多相化ができるので、大電流、低ノイズ化、小型化が必要な用途に適用可能である。
【図面の簡単な説明】
【００６７】
【図１】従来のＰＷＭ制御による多相制御スイッチング電源装置における回路ブロック構成の一例を示した説明図である。
【図２】図１でＰＷＭ制御による制御信号波形の一例を示す説明図である。
【図３】図１をＰＦＭ制御による共振型スイッチング電源装置における回路ブロック構成の一例を示した説明図である。
【図４】図３の回路における制御信号および共振電流ｉの波形の一例を示した説明図である。
【図５】本発明による共振型スイッチング電源装置における回路ブロック構成の実施の一形態を示した説明図である。（実施例１）
【図６】図５の回路における制御信号および共振電流ｉの波形の一例を示した説明図である。（実施例１）
【図７】本発明による共振型スイッチング電源装置における回路ブロック構成の実施の一形態を示した説明図である。（実施例２）
【図８】本発明による共振型スイッチング電源装置における回路ブロック構成の実施の一形態を示した説明図である。（実施例３）
【符号の説明】
【００６８】
１    直流電源
２    スイッチング回路
３    共振回路
４    平滑回路
５、７    出力検出負荷
６    電荷放出トランジスタ
１２、２１    制御回路
２２    降圧ＤＣ／ＤＣコンバータ（直流出力コンバータ）
Ｃ１、Ｃ２    キャパシタ
Ｌ１、Ｌ２    インダクタ
Ｑ１、Ｑ２、Ｑ３    トランジスタ
Ｒ    抵抗器
【図１】
2006187171.tif 000003
【図２】
2006187171.tif 000004
【図３】
2006187171.tif 000005
【図４】
2006187171.tif 000006
【図５】
2006187171.tif 000007
【図６】
2006187171.tif 000008
【図７】
2006187171.tif 000009
【図８】
2006187171.tif 000010