(57)【要約】【課題】  半導体チップの能動素子形成面内への応力集中を低減し、より信頼性に優れた積層構造を有する半導体装置を提供する。【解決手段】  能動素子形成面上に、電極端子２１もしくは電極端子３１、絶縁性保護膜２２もしくは絶縁性保護膜３２が設けられ、基板１１と、第１のボンディングワイヤ３または第２のボンディングワイヤ４により各々電気的に接続される第１の半導体チップ１と第２の半導体チップ２とが、第２の接着層６を介して互いに積層されている半導体装置の第１の半導体チップ１と第２の半導体チップ２との間に、空隙部７が設けられている。【選択図】  図１
2006108327.tif 000002
【特許請求の範囲】
【請求項１】
能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが、各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、
当該半導体装置は、上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられていることを特徴とする半導体装置。
【請求項２】
上記半導体チップ積層体は、互いに積層された上記半導体チップ間に設けられた上記絶縁性保護膜と接着層との間に上記空隙部を有するように設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
上記絶縁性保護膜および接着層の少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられていることを特徴とする請求項２記載の半導体装置。
【請求項４】
互いに積層された上記半導体チップ間に設けられた上記接着層が絶縁性を有していることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
互いに積層された上記半導体チップ間に設けられた上記接着層が、応力負荷により脆性破壊する材料からなることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項６】
互いに積層された上記半導体チップ間に設けられた上記接着層が、応力負荷により塑性変形する材料からなることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
【請求項７】
互いに積層された上記半導体チップ間に設けられた上記接着層が、少なくとも二層構造を有していることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項８】
上記絶縁性保護膜と、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層との、少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられていることを特徴とする請求項７記載の半導体装置。
【請求項９】
少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層が、応力負荷により脆性破壊する材料からなることを特徴とする請求項７または８記載の半導体装置。
【請求項１０】
少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層が、応力負荷により塑性変形する材料からなることを特徴とする請求項７または８記載の半導体装置。
【請求項１１】
上記半導体チップ積層体は、互いに積層された上記半導体チップ間に設けられた上記接着層が少なくとも二層構造を有し、かつ、少なくとも二層構造を有する上記接着層の層間に空隙部を有するように設けられていることを特徴とする請求項１記載の半導体装置。
【請求項１２】
少なくとも二層構造を有する上記接着層において互いに隣接する接着層のうち少なくとも一方の接着層における他方の接着層との接触表面に、上記空隙部を形成する陥没部が設けられていることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
少なくとも二層構造を有する上記接着層のうち少なくとも一層の接着層が、応力負荷により脆性破壊する材料からなることを特徴とする請求項１１または１２記載の半導体装置
。
【請求項１４】
少なくとも二層構造を有する上記接着層のうち少なくとも一層の接着層が、応力負荷により塑性変形する材料からなることを特徴とする請求項１１または１２記載の半導体装置。
【請求項１５】
少なくとも二層構造を有する上記接着層の各々が絶縁性を有していることを特徴とする請求項７〜１４の何れか１項に記載の半導体装置。
【請求項１６】
上記陥没部が、平面方向に格子状にパターン形成されていることを特徴とする請求項３、８、１２の何れか１項に記載の半導体装置。
【請求項１７】
上記陥没部が、平面方向に筋状にパターン形成されていることを特徴とする請求項項３、８、１２の何れか１項に記載の半導体装置。
【請求項１８】
上記陥没部が、平面方向に複数の矩形のパターンの集合体で形成されていることを特徴とする請求項項３、８、１２の何れか１項に記載の半導体装置。
【請求項１９】
上記半導体チップ積層体は、上記基板上に設けられていることを特徴とする請求項１〜１９の何れか１項に記載の半導体装置。
【請求項２０】
上記半導体チップ積層体は、上記基板に形成された開口部内に設けられていることを特徴とする請求項１〜１９の何れか１項に記載の半導体装置。
【請求項２１】
請求項２０に記載の半導体装置が、接続端子を介して、上記基板の法線方向に複数個積層されてなることを特徴とする積層型半導体装置。
【請求項２２】
能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、
上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（Ｓ１）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、
上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２３】
上記半導体チップ（Ｓ）作製工程は、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、
上記半導体チップ（Ｓ１）作製工程は、
上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、
上記絶縁性保護膜が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、
上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に、上記空隙部を形成する陥没部を有するように上記絶縁性保護膜をパターン形成することを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２４】
上記半導体チップ（Ｓ）作製工程は、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、
上記半導体チップ（Ｓ１）作製工程は、
上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、
上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、
上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、
上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいることを特徴とする請求項２２記載の半導体装置の製造方法。
【請求項２５】
上記半導体チップ（Ｓ）作製工程は、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、
上記半導体チップ（Ｓ１）作製工程は、
上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、
上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、
上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、
上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が表面側に位置するか、もしくは、上記陥没部が、上記シート状の接着材料間に位置するように上記半導体ウェハに貼り付ける工程を含んでいることを特徴とする請求項２２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一のパッケージ内に複数個の半導体チップを積層して搭載する半導体装置およびその製造方法並びに積層型半導体装置に関するものであり、より詳しくは、単一のパッケージ内に複数個の半導体チップを積層した際に発生する内部応力による半導体能動素子への影響を小さくすることができる半導体装置およびその製造方法並びに上記半導体装置を積層してなる積層型半導体装置に関するものである。
【背景技術】
【０００２】
近年、携帯機器等の流通に伴い、半導体装置の小型化、高性能化が要求されている。このため、例えば携帯機器等に搭載されるメモリ等に付加価値を付与したり、メモリ容量を増大させたりすることを狙って、例えばモールド樹脂封止された単一の半導体パッケージ内に複数個の半導体チップ（半導体素子）が積層して搭載された、いわゆるシステムインパッケージと称される半導体パッケージの製造が年々増加してきている。
【０００３】
このような半導体パッケージにおいては、近年、半導体チップ厚をより薄くして半導体チップの積層数を増加させる傾向にあり、また、半導体装置の小型化、高性能化を図るべく、半導体チップにおける能動素子（半導体能動素子）の微細化が進められている。これに伴い、半導体チップの能動素子形成面内には、「Ｌｏｗ−ｋ材」と称される、誘電率の低い多孔質（ポーラス状）の絶縁材料が一般的に使用されている。
【０００４】
半導体チップと基板との電気的接続方式としては、基板のワイヤボンドターミナル部と半導体チップ上の電極端子とをボンディング用ワイヤ（細線）を用いて電気的に接続するワイヤボンディング法が広く用いられている。
【０００５】
このような半導体パッケージにおいて、各半導体チップの固定には、一般的に接着剤が使用されており、各半導体チップは、基板もしくは下層側の半導体チップ上に、接着剤を介して積層されている（例えば特許文献１、および特許文献２参照）。
【特許文献１】特許第３４８１４４４号（登録日：２００３年１０月１０日、公開日：１９９９年７月３０日（特開平１１−２０４７２０号公報））
【特許文献２】特開２００２−２２２９１３号公報（公開日：２００２年８月９日）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このように半導体チップを複数個積層し、ワイヤボンディング法により電気的接続を行うシステムインパッケージタイプの半導体装置において、半導体チップ厚がより薄くなり、半導体チップの積層数が多くなると、この半導体チップ厚の薄層化と半導体チップの積層数の増加に伴い、半導体パッケージ内部で発生する応力、つまり、半導体チップ間で発生する応力が増大することが判っている。
【０００７】
このため、このような応力が半導体チップの能動素子上に集中した場合、半導体チップの能動素子形成面内に、絶縁材料、例えば上記「Ｌｏｗ−ｋ材」のようにポーラス状で非常に脆い絶縁材料が使用されていると、上記絶縁材料のように半導体素子形成面内の脆い層が、半導体チップが多段に積層された半導体パッケージ内部で発生した応力を受けて、脆性破壊するおそれがある。
【０００８】
特に、上記半導体チップ間の接着剤としてペースト等の液状樹脂を用いた場合、樹脂の硬化収縮が発生するため、さらに半導体チップ間に残留応力が発生し易くなる。
【０００９】
これら半導体チップ間に発生する応力は、半導体パッケージが半田実装を行う２４０℃以上の高温時や、繰返し温度サイクル負荷が掛かった場合、さらに増大する。
【００１０】
そして、この応力が非常に大きくなった場合、半導体チップの能動素子形成面内の脆い層が破壊され、集積回路の電気的な機能を損なう可能性がある。
【００１１】
このためには、この半導体チップ間で発生する応力が、半導体チップの能動素子形成面内で応力集中を起こさないようなパッケージ構造とする必要がある。
【００１２】
しかしながら、従来、上記問題に対する解決策は未だ提案されておらず、上記したように半導体チップ積層型の半導体装置、特にシステムインパッケージタイプの半導体装置において、内部応力（特にパッケージ内の半導体チップに発生する応力）については、何ら考慮されていない。
【００１３】
本発明は、上記従来の問題点に鑑みてなされたものであり、その目的は、半導体チップの能動素子形成面内への応力集中を低減し、より信頼性に優れた積層構造を有する半導体装置およびその製造方法並びに積層型半導体装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明にかかる半導体装置は、上記課題を解決するために、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが、各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、当該半導体装置は、上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられていることを特徴としている。
【００１５】
例えば、上記半導体チップ積層体は、互いに積層された上記半導体チップ間に設けられた上記絶縁性保護膜と接着層との間に上記空隙部を有するように設けられている構成とすることができる。言い換えれば、上記半導体装置は、当該半導体装置、具体的には当該半導体装置における上記半導体チップ積層体が、互いに積層された上記半導体チップ間に設けられた上記絶縁性保護膜と接着層との間に上記空隙部を有するように設けられている構成とすることができる。つまり、上記の構成によれば、互いに積層された上記半導体チップ間に設けられた上記絶縁性保護膜と接着層との間には空隙部が形成されている。
【００１６】
この場合、上記半導体装置（具体的には、当該半導体装置における上記半導体チップ積層体）は、例えば、上記絶縁性保護膜および接着層の少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられている構成としてもよい。
【００１７】
本発明によれば、上記したように、本発明にかかる半導体装置が、互いに積層された上記半導体チップ間に空隙部を有するように設けられていることで、当該半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する半導体装置を提供することができるという効果を奏する。
【００１８】
しかも、上記の構成によれば、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができるという効果を奏する。
【００１９】
本発明において、互いに積層された上記半導体チップ間に設けられた上記接着層は、絶縁性を有していることが望ましい。
【００２０】
互いに積層された上記半導体チップ間に設けられた上記接着層が絶縁性を有していることで、複数個の半導体チップを積層してなる半導体装置の絶縁性を確保することができ、例えば半導体チップ相互間の距離を小さくすることにより半導体装置を薄型化した場合においても、半導体チップとボンディングワイヤとの接触を防ぐことができるという効果を奏する。
【００２１】
また、互いに積層された上記半導体チップ間に設けられた上記接着層は、応力負荷により脆性破壊もしくは塑性変形する材料からなることが望ましい。
【００２２】
上記の構成によれば、半導体装置内部で発生する応力を、半導体チップ間に設けられた空隙部に応力集中させ、上記空隙部における上記接着層の界面近傍で上記接着層を脆性破壊もしくは塑性変形させることによって応力を解消することで、下層の半導体チップの能動素子（半導体能動素子）形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができるという効果を奏する。
【００２３】
また、上記半導体装置は、互いに積層された上記半導体チップ間に設けられた上記接着層が、少なくとも二層構造を有している構成としてもよく、この場合、上記絶縁性保護膜と、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層との、少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられている構成としてもよい。
【００２４】
このような場合にも、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層が、応力負荷により脆性破壊もしくは塑性変形する材料からなることで、半導体装置内部で発生する応力を、半導体チップ間に設けられた空隙部に応力集中させ、上記空隙部における上記接着層の界面近傍で上記接着層を脆性破壊もしくは塑性変形させることによって応力を解消することができ、下層の半導体チップの能動素子（半導体能動素子）形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができるという効果を奏する。
【００２５】
また、上記半導体装置（具体的には、当該半導体装置における上記半導体チップ積層体）は、互いに積層された上記半導体チップ間に設けられた上記接着層が、少なくとも二層構造を有している場合、上記絶縁性保護膜と、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層との、少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられている構成としてもよい。
【００２６】
例えば、当該半導体装置（上記半導体チップ積層体）は、互いに積層された上記半導体チップ間に設けられた上記接着層が少なくとも二層構造を有し、かつ、少なくとも二層構造を有する上記接着層の層間に空隙部を有するように設けられている構成とすることができる。
【００２７】
具体的には、例えば、上記半導体装置（上記半導体チップ積層体）は、少なくとも二層構造を有する上記接着層において互いに隣接する接着層のうち少なくとも一方の接着層における他方の接着層との接触表面に、上記空隙部を形成する陥没部が設けられている構成を有している。
【００２８】
そして、このような場合、少なくとも二層構造を有する上記接着層のうち少なくとも一
層の接着層が、応力負荷により脆性破壊もしくは塑性変形する材料からなることで、半導体装置内部で発生する応力を、半導体チップ間に設けられた空隙部に応力集中させ、上記空隙部における上記接着層の界面近傍で上記接着層を脆性破壊もしくは塑性変形させることによって応力を解消することができ、下層の半導体チップの能動素子（半導体能動素子）形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができるという効果を奏する。
【００２９】
また、上記した各半導体装置において、少なくとも二層構造を有する上記接着層は、各々絶縁性を有していることが望ましく、上記接着層が絶縁性を有していることで、複数個の半導体チップを積層してなる半導体装置の絶縁性を確保することができ、例えば半導体チップ相互間の距離を小さくすることにより半導体装置を薄型化した場合においても、半導体チップとボンディングワイヤとの接触を防ぐことができるという効果を奏する。
【００３０】
上記陥没部は、平面方向に格子状にパターン形成されていることが好ましく、また、平面方向に筋状にパターン形成されていることが好ましい。あるいは、上記陥没部は、平面方向に複数の矩形のパターンの集合体で形成されていることが好ましい。
【００３１】
本発明において、上記半導体チップ積層体は、上記基板上に設けられていてもよく、上記基板に形成された開口部内に設けられていてもよい。
【００３２】
上記半導体チップ積層体が、特に、上記基板に形成された開口部内に設けられていること、つまり、上記半導体チップ積層体が上記開口部内に、積層状態で設けられていることで、上記半導体チップを上記基板上に形成する場合と比較して薄型化が可能であるという効果を併せて奏する。
【００３３】
また、本発明にかかる積層型半導体装置は、上記課題を解決するために、上記半導体チップ積層体が上記基板に形成された開口部内に設けられている半導体装置が、接続端子を介して、上記基板の法線方向に複数個積層されてなることを特徴としている。
【００３４】
上記の構成によれば、各半導体装置内部で発生する応力を、各半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する積層型半導体装置を提供することができるという効果を奏する。
【００３５】
しかも、上記の構成によれば、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができるという効果を奏する。
【００３６】
さらに、上記の構成によれば、各半導体装置における各半導体チップ積層体が上記基板に形成された開口部内に設けられていることで、上記積層型半導体装置全体の薄型化を図ることができるという効果を併せて奏する。上記積層型半導体装置は、複数個の半導体装置を、別々に実装することなく、１つのパッケージ内の実装面積内に搭載することができるため、携帯機器等の小型化に特に有効である。
【００３７】
また、本発明にかかる半導体装置の製造方法は、上記課題を解決するために、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上
記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（Ｓ１）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えていることを特徴としている。
【００３８】
本発明にかかる上記半導体装置の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記絶縁性保護膜が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に、上記空隙部を形成する陥没部を有するように上記絶縁性保護膜をパターン形成する方法であってもよい。
【００３９】
また、本発明にかかる上記半導体装置の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる方法であってもよい。
【００４０】
また、本発明にかかる上記半導体装置の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が表面側に位置するか、もしくは、上記陥没部が、上記シート状の接着材料間に位置するように上記半導体ウェハに貼り付ける工程を含んでいる方法であってもよい。
【００４１】
本発明にかかる上記の各半導体装置の製造方法によれば、本発明にかかる前記半導体装置を、容易に得ることができるという効果を奏する。
【発明の効果】
【００４２】
本発明にかかる半導体装置は、以上のように、上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられていることで、当該半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有
する半導体装置を提供することができるという効果を奏する。
【００４３】
しかも、本発明によれば、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができるという効果を奏する。
【００４４】
本発明において、上記半導体チップ積層体は、上記基板上に設けられていてもよく、上記基板に形成された開口部内に設けられていてもよい。
【００４５】
また、本発明にかかる積層型半導体装置は、以上のように、本発明にかかる上記半導体装置、特に、上記半導体チップ積層体が上記基板に形成された開口部内に設けられている半導体装置が、接続端子を介して、上記基板の法線方向に複数個積層されてなることで、各半導体装置内部で発生する応力を、各半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する積層型半導体装置を提供することができるという効果を奏する。
【００４６】
しかも、本発明によれば、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができるという効果を奏する。
【００４７】
さらに、本発明によれば、各半導体装置における各半導体チップ積層体が上記基板に形成された開口部内に設けられていることで、上記積層型半導体装置全体の薄型化を図ることができるという効果を併せて奏する。上記積層型半導体装置は、複数個の半導体装置を、別々に実装することなく、１つのパッケージ内の実装面積内に搭載することができるため、携帯機器等の小型化に特に有効である。
【００４８】
また、本発明にかかる半導体装置の製造方法は、以上のように、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（Ｓ１）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えていることで、本発明にかかる上記した半導体装置を、容易に得ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４９】
〔実施の形態１〕
本発明にかかる実施の一形態について図１ないし図１１に基づいて説明すれば、以下の通りである。
【００５０】
図１は、本実施の形態にかかる半導体装置の概略構成を示す断面図であり、図２は、図１に示す半導体装置における半導体素子搭載部の概略構成を示す断面図である。
【００５１】
本実施の形態にかかる半導体装置２０（図１参照）は、樹脂封止型半導体装置であり、
単一の半導体パッケージ内に複数個の半導体チップ（半導体素子）が積層して搭載された、いわゆるシステムインパッケージと称される半導体パッケージである。
【００５２】
本実施の形態にかかる半導体装置２０は、例えば、図１および図２に示すように、第１の半導体チップ１および第２の半導体チップ２の、２つの半導体チップ（半導体素子）が、基板１１（回路基板）上にこの順に積層して設けられた構成を有している。言い換えれば、本実施の形態にかかる半導体装置２０は、例えば、図１および図２に示すように、第１の半導体チップ１上に第２の半導体チップ２が積層されてなる半導体チップ積層体１０が、基板１１上に積層（搭載）された構成を有している。
【００５３】
本実施の形態において使用される各半導体チップ、すなわち、複数の半導体チップを積層してなる半導体チップ積層体１０を構成する各半導体チップは、特に限定されず、どのような種類の半導体チップでも使用可能である。また、上記半導体装置２０で使用される各半導体チップは、各々、チップサイズ、つまり外形が、同じものを使用してもよく、異なるものを使用してもよい。つまり、上記半導体チップ同士の組み合わせにおいて、チップ外形の大小は特に問わない。
【００５４】
以下、本実施の形態においては、上記第１の半導体チップ１並びに第２の半導体チップ２として、チップサイズが異なる２種類の半導体チップを使用するものとし、下層の半導体チップ（下部半導体チップ）である上記第１の半導体チップ１よりも、上層の半導体チップ（上部半導体チップ）である第２の半導体チップ２のチップサイズが小さい場合を例に挙げて説明するものとするが、本実施の形態にかかる半導体装置２０に使用される半導体チップの種類並びにその組み合わせは特に限定されるものではなく、任意の半導体チップを使用することができる。
【００５５】
図１および図２に示す半導体装置２０は、例えば図１に示すように、第１の半導体チップ１、第２の半導体チップ２、第１のボンディングワイヤ３…、第２のボンディングワイヤ４…、第１の接着層５、第２の接着層６、絶縁性保護膜２２・３２、基板１１、半田ボール１２…、および封止樹脂（封止樹脂層）としてのモールド樹脂１３を備え、基板１１上に、第１の接着層５を介して第１の半導体チップ１が積層され、上記第１の半導体チップ１上、つまり、上記第１の半導体チップ１における基板１１との対向面とは反対側の面である能動素子形成面（主面）側に、上記第１の半導体チップ１の主面上に設けられた上記絶縁性保護膜２２並びに第２の接着層６を介して第２の半導体チップ２が積層されている構成を有している。
【００５６】
また、上記第１の半導体チップ１における能動素子形成面、つまり、主面上には、電極端子２１…が設けられていると共に、該電極端子２１…の形成領域を除く領域上に、上記能動素子を覆うように絶縁性保護膜２２が形成されている。
【００５７】
同様に、上記第２の半導体チップ２における上記基板１１および第１の半導体チップ１との対向面とは反対側の面である、能動素子形成面、つまり、主面上には、電極端子３１…が設けられていると共に、該電極端子３１…の形成領域を除く主面全面に、上記能動素子（図示せず）を覆うように絶縁性保護膜３２が形成されている。
【００５８】
すなわち、本実施の形態において用いられる半導体チップ積層体１０は、上記電極端子２１…が設けられた、上記第１の半導体チップ１の能動素子形成面上に、上記絶縁性保護膜２２および第２の接着層６を介して、上記第１の半導体チップ１との対向面とは反対側の面（能動素子形成面）に上記電極端子３１…が設けられた第２の半導体チップ２が積層され、該第２の半導体チップ２における上記能動素子形成面上に、上記絶縁性保護膜３２が設けられた構成を有し、該半導体チップ積層体１０は、上記第１の接着層５を介して上
記基板１１上に積層（搭載）されている。
【００５９】
また、上記基板１１における上記第１の半導体チップ１および第２の半導体チップ２が実装（搭載）される側の面（以下、単に半導体チップ搭載面と記す）には、配線１４（配線パターン）が設けられていると共に、上記第１の半導体チップ１および第２の半導体チップ２と当該基板１１とを電気的に接続するための電極端子としてのワイヤボンドターミナル部１５…が設けられている。
【００６０】
これにより、上記第１の半導体チップ１における電極端子２１…は、第１のボンディングワイヤ３…により、上記基板１１上に設けられたワイヤボンドターミナル部１５…と電気的に接続されている。同様に、第２の半導体チップ２における電極端子３１…は、第２のボンディングワイヤ４…により、上記ワイヤボンドターミナル部１５…と電気的に接続されている。
【００６１】
さらに、上記第１の半導体チップ１および第２の半導体チップ２は、上記第１のボンディングワイヤ３…および第２のボンディングワイヤ４…ごと、上記モールド樹脂１３により被覆（樹脂封止）されている。上記モールド樹脂１３としては、透光性、好適には透明性を有する熱硬化性樹脂を使用することができる。上記モールド樹脂１３としては、例えば、エポキシ樹脂、シリコーン樹脂等が好適に用いられる。
【００６２】
一方、上記基板１１における半導体チップ搭載面（表面）とは反対側の面（裏面）には、上記基板１１と外部とを電気的に接続するための外部入出力端子（外部接続用端子）が形成されるランド部１６…が設けられ、このランド部１６…上に、上記半田ボール１２…が設けられている。上記半田ボール１２は、上記基板１１を貫く図示しない貫通孔、より具体的には、該貫通孔に充填された導電性材料を介して上記配線１４と電気的に接続（導通）されている。また、互いに隣り合うランド部１６・１６の間、すなわち、表面ランド部１６ａ・１６ａ間および裏面ランド部１６ｂ・１６ｂ間には、ソルダレジスト１７がそれぞれ設けられ、これにより、上記半田ボール１２…による接続を確実化することができるようになっている。
【００６３】
本実施の形態にかかる半導体装置２０において、上記第１の半導体チップ１と第２の半導体チップ２との間にある、上記第１の半導体チップ１の主面上に設けられた上記絶縁性保護膜２２と、上記第２の接着層６との間には、図１および図２に示すように、空隙部７が設けられている。
【００６４】
本実施の形態において、上記空隙部７の形成方法は特に限定されるものではなく、種々の方法を採用することができる。上記空隙部７は、図１および図２に示すように上記第２の接着層６側に形成されていてもよく、図３に示すように上記絶縁性保護膜２２側に形成されていてもよい。
【００６５】
つまり、上記空隙部７は、上記絶縁性保護膜２２と上記第２の接着層６とが隣接した状態において上記絶縁性保護膜２２表面に陥没部（凹凸部）が形成されることによって上記絶縁性保護膜２２の形成面内（絶縁性保護膜２２内面）に設けられていてもよく、上記第２の接着層６表面に陥没部が形成されることによって上記第２の接着層６の形成面内（第２の接着層６内面）に設けられていてもよい。すなわち、本実施の形態にかかる半導体装置２０は、図２に示す半導体素子搭載部の構成、例えば図２に示す半導体チップ積層体１０の構成に代えて、図３に示す半導体素子搭載部の構成、例えば図３に示す半導体チップ積層体１０の構成を有していてもよい。
【００６６】
上記空隙部７の形成方法としては、（１）上記第１の半導体チップ１上に設けられた絶
縁性保護膜２２に陥没部を予め形成しておく方法、あるいは、（２）上記第２の半導体チップ２に用いられるウェハ裏面に形成される第２の接着層６に、厚みが均一なシート状の接着材料を使用し、該接着材料を上記ウェハ裏面に貼り付ける前に、該接着材料に陥没部を予め形成しておく方法が、上記半導体装置２０に上記空隙部７を簡便に形成することができることから好ましい。
【００６７】
本実施の形態において、上記空隙部７、つまり、上記陥没部は、図４に示すように、平面視で格子状のパターンに形成されていてもよく、図５〜図７に示すように、平面視で筋状のパターンに形成されていてもよく、図８に示すように、平面視で矩形のパターンの集合体に形成されていてもよい。
【００６８】
すなわち、本実施の形態にかかる半導体装置２０は、例えば、上記絶縁性保護膜２２と上記第２の接着層６とが、部分的に接触して設けられており、上記空隙部７によって、上記絶縁性保護膜２２と上記第２の接着層６との非接触部が形成されている構成を有している。
【００６９】
このように、多段に積層した半導体チップ間、例えば上記半導体チップ積層体１０における接着層内および／または絶縁性保護膜内に、意図的にパターンを設けることにより空隙部７を形成し、半導体装置（半導体パッケージ）内部で発生する応力を、上記接着層内および／または絶縁性保護膜内に意図的に設けた空隙部分に応力集中させることで、残留応力や熱応力等の影響による、半導体チップの能動素子（半導体能動素子）形成面内、すなわち、上記半導体能動素子への応力集中を低減し、より信頼性に優れた積層構造を有する半導体装置を提供することができる。
【００７０】
前記したように、単一の半導体パッケージ内に複数個の半導体チップが積層して搭載された、いわゆるシステムインパッケージと称される半導体パッケージにおいては、半導体装置の小型化、高性能化を図るべく、半導体チップにおける能動素子（半導体能動素子）の微細化に伴い、半導体チップの能動素子形成面内に、「Ｌｏｗ−ｋ材」と称される、誘電率の低い多孔質（ポーラス状）の絶縁材料が一般的に使用されているが、このような絶縁材料は、ポーラス状であり、非常に脆い。
【００７１】
このため、従来の半導体装置においては上記絶縁材料のように半導体能動素子形成面内の脆い層が、半導体チップが多段に積層された半導体パッケージ内部で発生した応力を受けて、脆性破壊するおそれがある。
【００７２】
なお、半導体チップの能動素子形成面への応力集中を避けるために、半導体チップ間の接着層の接着界面の密着力（接着力）を低くすることで上記半導体チップの能動素子形成面への応力集中を回避することも考えられるが、接着層の密着力が低すぎるとリフロー耐熱性が著しく低下し、パッケージ信頼性を維持することが困難となる。
【００７３】
しかしながら、本実施の形態によれば、半導体チップ間の接着層に、密着力（接着力）が低い接着材料を使用しなくても、上記したように上記第１の半導体チップ１と第２の半導体チップ２との間にある上記第１の半導体チップ１上の絶縁性保護膜２２と第２の接着層６との間に空隙を形成することで、上記半導体能動素子への応力集中を低減することが可能である。よって、本実施の形態によれば、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができる。従って、本実施の形態によれば、より信頼性の高い半導体装置（半導体装置２０）を提供することができる。
【００７４】
次に、本実施の形態にかかる半導体装置２０の製造方法について以下に説明する。
【００７５】
上記第１の半導体チップ１および第２の半導体チップ２における上記絶縁性保護膜２２・３２の形成、並びに、上記第１の半導体チップ１および第２の半導体チップ２における能動素子形成面とは反対側の面（裏面）への上記第１の接着層５および第２の接着層６の形成は、何れも、各半導体チップ形成前（ダイシング前）のウェハ（半導体ウェハ）の状態にて行われる。
【００７６】
上記絶縁性保護膜２２・３２は、半導体ウェハに素子（能動素子）を形成する工程において、該半導体ウェハに、絶縁性保護膜の材料（絶縁性保護膜材料）を塗布する。このとき、上記絶縁性保護膜の材料は、該絶縁性保護膜の材料が、上記半導体ウェハから個片に切り出される半導体チップ全面に塗布されるように塗布する。
【００７７】
上記絶縁性保護膜２２・３２は、上記半導体ウェハに、上記のようにして絶縁性保護膜の材料を塗布後、マスク等により電極端子２１…あるいは電極端子３１…やテスト用端子等の部分をパターニングにより開口するように除去している。
【００７８】
また、上記第１の接着層５および第２の接着層６は、ウェハ（半導体ウェハ）を、予め指定された所定のチップ厚さまで研削した後、該半導体ウェハ裏面、つまり、ウェハ状態の半導体チップ裏面に、厚みが均一なシート状の接着材料（接着剤シート）を貼り付けるか、もしくは、上記半導体ウェハ裏面に、接着剤を塗布することにより容易に形成することができる。
【００７９】
但し、前記したように半導体チップ間の接着剤としてペースト等の液状樹脂を用いた場合、樹脂の硬化収縮が発生するため、半導体チップ間に残留応力が発生し易くなる。
【００８０】
これに対し、上記第１の接着層５および第２の接着層６としてシート状の接着材料を使用することで、接着剤を塗布して接着層を形成する方法と比較して半導体チップ間に残留応力が生じ難く、しかも、接着剤を塗布して接着層を形成する方法と比較して半導体チップの接着層の接着領域、接着剤量、およびその厚さのコントロールを極めて容易に行うことができる。
【００８１】
よって、上記第１の接着層５および第２の接着層６としては、シート状の接着材料を使用することがより好ましい。
【００８２】
また、このとき、上記シート状の接着材料として、厚みが均一なシート状の接着材料（接着剤シート）を使用することで、厚さの均一な接着層を半導体ウェハ裏面に容易に形成することができる。
【００８３】
本実施の形態において、上記（１）の空隙部形成方法を採用する場合、上記半導体ウェハに絶縁性保護膜の材料を塗布後、パターニングにより電極端子２１…あるいは電極端子３１…やテスト用端子等の部分を開口する工程で、上記半導体ウェハ上の絶縁性保護膜の材料に、格子状（図４参照）、筋状（図５〜図７参照）、矩形状（図８参照）のパターンを形成し、除去することで、個別の半導体チップに分断（ダイシング）後、第１の半導体チップ１上の絶縁性保護膜２２表面に、上記パターンに形成された陥没部を得ることができる。これにより、後段の工程で、上記絶縁性保護膜２２上に、第２の接着層６を裏面に有する第２の半導体チップ２を搭載（積層）することにより、上記絶縁性保護膜２２の陥没部、つまり、第１の半導体チップ１表面の絶縁性保護膜２２が除去されている部分に、空隙部７の形成を行うことができる。このように上記（１）の空隙部形成方法を採用する場合、半導体ウェハに、上記のパターニング処理を予め行った後、半導体装置を組み立てればよい。
【００８４】
図９は、上記絶縁性保護膜２２・３２に上記陥没部（空隙部７）を形成しない場合における絶縁性保護膜２２・３２のパターン形状を示す平面図であり、図４は、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２における上記第２の半導体チップ２搭載（積層）領域に、上記陥没部（空隙部７）が、平面方向に格子状にパターン形成されている状態を示す平面図である。また、図５〜７は、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２における上記第２の半導体チップ２搭載（積層）領域に、上記陥没部（空隙部７）が、平面方向に筋状、例えば電極端子２１…列に垂直もしくは平行もしくはそれらを組み合わせてなる筋状にパターン形成されている状態を示す平面図である。また、図８は、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２における上記第２の半導体チップ２搭載（積層）領域に、上記陥没部（空隙部７）が、平面方向に複数の矩形のパターンの集合体で形成されている状態を示す平面図である。
【００８５】
上記絶縁性保護膜２２・３２としては、耐熱性に優れ、高温下、具体的には上記半導体装置の実装温度での塑性変形が少ない樹脂が好適に使用される。上記絶縁性保護膜２２・３２としては、具体的にはポリイミド系樹脂、一般的には感光性ポリイミド材料が使用される。
【００８６】
なお、上記絶縁性保護膜２２・３２の厚さは、絶縁性を確保することができさえすれば特に限定されるものではなく、使用する半導体チップの種類や所望の半導体パッケージの厚み等に応じて適宜設定すればよい。
【００８７】
一方、上記（２）の空隙部形成方法を採用する場合、上記半導体ウェハを、予め指定された所定のチップ厚さまで研削した後、該半導体ウェハ裏面に、シート状の接着材料（接着剤シート）を貼り付ける際に、上記接着材料として、前記したパターン形状（凹凸）を有するシート状の接着材料（接着剤シート）を使用すればよい。
【００８８】
上記半導体ウェハ裏面に上記接着剤シートを貼り付ける形成する方法としては、例えば図１０または図１１に示すように、前記したパターン形状を有するシート状の接着材料４１を、上記半導体チップに使用される半導体ウェハ５１の裏面に、貼付用ローラ５２を用いて貼り付ける方法が挙げられる。
【００８９】
図１０および図１１は、本実施の形態にかかる半導体装置２０の製造方法における接着層形成工程（接着剤シート貼り付け工程）の一例を示す斜視図であり、図１０は、上記シート状の接着材料４１に予め筋状のパターン（凹凸）が形成されていることを示している。また、図１１は、上記シート状の接着材料４１に予め格子状のパターン（凹凸）が形成されていることを示している。なお、図１０および図１１では、シート状の接着材料４１に予め筋状あるいは格子状のパターンが形成されている場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、上記第２の半導体チップ２裏面に、例えば前記図４〜図８に示す、空隙部７を形成する陥没部のパターンと同様のパターンが形成されるようにパターン形成することができる。
【００９０】
このように上記第２の半導体チップ２裏面に、その表面、つまり、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２との接触面に、上記パターンからなる陥没部が設けられた上記シート状の接着材料４１からなる第２の接着層６が設けられていることで、後段の工程で、上面に絶縁性保護膜２２が設けられた第１の半導体チップ１上に、上記第２の接着層６を裏面に有する第２の半導体チップ２を搭載（積層）することにより、上記陥没部からなる空隙部７を形成することができる。このように上記（２）の空隙部形成方法を採用する場合、半導体チップに使用される半導体ウェハ５１に、上記のパターニング処理が予め施されたシート状の接着材料４１を貼着した後、半導体装置２０を組み立てれ
ばよい。
【００９１】
上記第１の接着層５および第２の接着層６に使用される接着材料としては、特に限定されるものではないが、上記第２の接着層６に使用される接着材料としては、応力負荷により脆性破壊または塑性変形する材料であることが好ましい。より具体的には、上記第２の接着層６に使用される接着材料としては、半導体パッケージ（半導体装置２０）内部で発生する応力、例えば、上記半導体装置２０製造時に上記半導体装置２０にかかる応力、特に半導体チップ積層体１０にかかる内部応力、より具体的には、１ＭＰａ〜１０００ＭＰａの応力負荷により脆性破壊するか、または、１ＭＰａ〜１０００ＭＰａの応力負荷により塑性変形する材料、特に空隙のある部分だけ塑性変形する（つまり、空隙を形成する枠部分（壁となる部分）が変形する）材料であることが好ましく、１０ＭＰａ〜５００ＭＰａの応力負荷により脆性破壊するか、または、１０ＭＰａ〜５００ＭＰａの応力負荷により塑性変形する材料、特に空隙のある部分だけ塑性変形する材料であることがより好ましい。
【００９２】
本発明において、上記応力負荷（内部応力）は、圧電素子（例えばピエゾ素子）を有した評価用チップを使用して素子部分に印加された応力を測定することで、圧電効果により電気的な数値（応力値）として測定することができる
なお、本実施の形態において、空隙部７（陥没部）の大きさや、上記第１の半導体チップ１と第２の半導体チップ２との間、つまり両者の重畳領域において上記空隙部７が占める割合は、上記空隙部７（陥没部）の形成位置や、上記陥没部が形成される層の材質（材料）等に応じて、上記応力（内部応力）を解消（吸収）、例えば、上記応力（内部応力）の少なくとも一部を、上記能動素子が破壊されない程度に解消（吸収）することができるように、適宜設定すればよく、特に限定されるものではないが、上記応力負荷により空隙のある部分だけ塑性変形させるためには、上記空隙部７を、上記第１の半導体チップ１と第２の半導体チップ２との重畳領域における、半導体チップ外縁部に配置することが望ましく、半導体チップ外縁部の辺と平行に配置されることがより望ましい
半導体チップ間に発生する応力は、半導体パッケージが半田実装を行う２４０℃以上の高温時や、繰返し温度サイクル負荷が掛かった場合、さらに増大する。
【００９３】
しかしながら、上記したように半導体パッケージ内部で発生する応力を、半導体チップ間に設けられた接着層、本実施の形態では例えば上記第２の接着層６内に設けられた空隙部７に応力集中させ、上記空隙部７における上記第２の接着層６界面近傍で上記第２の接着層６を変形させるか、あるいは、上記第２の接着層６界面で上記第２の接着層６を破壊または剥離させることによって、応力を解消することで、上記第１の半導体チップ１の能動素子形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができる。
【００９４】
また、上記第１の接着層５および第２の接着層６に使用される接着材料としては、絶縁性を有する材料であることが好ましい。
【００９５】
上記（２）の空隙部形成方法を採用する場合に上記第２の接着層６に使用される材料としては、ポリイミド系材料、エポキシ系材料等が挙げられ、そのなかでも、加工時の簡便さ、材料厚の安定性の理由から、ポリイミド系材料が特に好適に使用される。
【００９６】
一方、上記（２）の空隙部形成方法により上記空隙部７を形成しない場合、つまり、例えば上記（１）の空隙部形成方法により上記空隙部７を形成する場合、上記第１の接着層５および第２の接着層６の接着材料としては、エポキシ樹脂等の熱硬化性樹脂からなる従来公知の各種接着剤を使用することができる。上記接着材料（接着剤）としては、チップ全領域を均一に接着することができる材料、すなわち、上記第１の接着層５においては上
記第１の半導体チップ１の全領域と基板１１とを均一に接着できる材料であり、上記第２の接着層６においては上記第２の半導体チップ２と上記第１の半導体チップ１（より厳密には上記第１の半導体チップ１上の絶縁性保護膜２２）とを均一に接着できる材料であれば、その種類は特に限定されるものではなく、また、前記したように液状の接着材料であってもシート状の接着材料であってもよい。好適にはシート状の接着材料である。
【００９７】
上記したように接着層および絶縁性保護膜が形成された半導体ウェハは、図示しないダイシングブレードを用いて半導体チップとして個片に切り出される。本実施の形態によれば、ダイシングブレードを用いて、半導体ウェハを切断する際に、絶縁性保護膜および接着層を同時に切断することにより、半導体チップのチップサイズと同じサイズの絶縁性保護膜および接着層が形成された半導体チップを得ることができる。
【００９８】
以上のようにして得られた半導体チップを基板上に積層する方法、すなわちパッケージの作製方法について、以下に説明する。
【００９９】
パッケージの作製手順としては、先ず、接着剤、すなわち、前記したように第１の接着層５を用いて基板１１上に第１の半導体チップ１を搭載（接着）する。上記基板１１と第１の半導体チップ１との接着は、上記第１の接着層５を、例えば、加熱により軟化・溶融させ、硬化させることで行われる。
【０１００】
上記基板１１としては、例えば、ワイヤボンドターミナル部を有するリードフレームや、ＢＴレジン（ポリイミド、ビスマレイド・トリアジン樹脂）等で作製された有機基板等を使用することができるが、これ限定されされるものではなく、任意の基板を使用することができる。
【０１０１】
次に、上記第１の半導体チップ１、つまり、上面に絶縁性保護膜２２が形成された第１の半導体チップ１上に、第２の半導体チップ２を、第２の接着層６により搭載（接着）する。上記第１の半導体チップ１と第２の半導体チップ２との接着は、上記第２の接着層６を、例えば、加熱により軟化・溶融させ、硬化させることで行われる。なお、上記第２の接着層６の軟化・溶融は、上記第１の半導体チップ１と第２の半導体チップ２との間に空隙部７を形成することができるように、上記第２の接着層６に形成された陥没部が、少なくとも一部、好適にはそのまま保持される条件（温度・時間等）にて行われることが望ましい。但し、上記軟化・溶融条件は、使用する接着材料や陥没部の大きさ等により適宜設定すればよく、特に限定されるものではない。なお、本工程は、積層する半導体チップ、この場合は第２の半導体チップ２のチップサイズによりプロセスフローが異なる。積層する半導体チップのチップサイズが略同じ場合については、後述する実施の形態にて説明する。
【０１０２】
本実施の形態によれば、図１〜３に示すように第１の半導体チップ１よりも第２の半導体チップ２のチップサイズが小さいことから、第１の半導体チップ１の搭載前にワイヤボンドすることも、上記第１の半導体チップ１を上記第２の半導体チップ２上に搭載した後、ワイヤボンドすることも可能である。
【０１０３】
すなわち、本実施の形態によれば、（１）上記第１の半導体チップ１を基板１１に搭載した後、該第１の半導体チップ１の電極端子２１…と基板１１のワイヤボンドターミナル部１５…とを第１のボンディングワイヤ３…により電気的に接続してから上記第１の半導体チップ１上、すなわち、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２上に、第２の半導体チップ２を搭載（接着）し、該第２の半導体チップ２の電極端子３１…と基板１１のワイヤボンドターミナル部１５…とを第２のボンディングワイヤ４…により電気的に接続してもよいし、（２）上記第１の半導体チップ１を基板１１に搭載した後、
該第１の半導体チップ１上、すなわち、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２上に、第２の半導体チップ２を搭載（接着）し、その後、第１の半導体チップ１の電極端子２１…および第２の半導体チップ２の電極端子３１…と基板１１のワイヤボンドターミナル部１５…とを、各々、第１のボンディングワイヤ３…あるいは第２のボンディングワイヤ４…により電気的に接続してもよい。
【０１０４】
このとき、前記したように、第１の半導体チップ１の表面上、具体的には、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２および上記第２の半導体チップ２の裏面に設けられた第２の接着層６の少なくとも一方に、前記したパターニング処理が予め施されていることで、上面に絶縁性保護膜２２が設けられた半導体チップ１上に、第２の接着層６を裏面に有する第２の半導体チップ２を搭載することにより、上記パターニング処理により上記第１の半導体チップ１表面上の上記絶縁性保護膜２２および／または第２の接着層６が除去されている部分、つまり、上記パターニング処理による陥没部に空隙部７を形成することができる。
【０１０５】
その後、図１に示すように、上記第１の半導体チップ１および第２の半導体チップ２と第１のボンディングワイヤ３…および第２のボンディングワイヤ４…とが接触しないように、これら第１の半導体チップ１、第２の半導体チップ２、第１のボンディングワイヤ３…、および第２のボンディングワイヤ４…全体を覆うように例えばモールド樹脂１３によりモールド成形もしくはポッティング等、常用の方法によりモールド樹脂封止を行うことにより、パッケージが形成される。一方、基板１１の裏面、すなわち半導体チップ搭載面とは反対側の面には、該裏面に形成されたランド部１６上に、外部入出力端子として、例えば前記半田ボール１２がリフロー処理により形成される。これにより、本実施の形態にかかる半導体装置２０を得ることができる。
【０１０６】
以上のように、本実施の形態にかかる半導体装置は、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置、特に、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられている構成を有している。より具体的には、本実施の形態にかかる半導体装置は、上記半導体チップ積層体が、互いに積層された半導体チップ間に設けられた絶縁性保護膜および接着層の少なくとも一方における他方との接触表面に陥没部が設けられることで、上記絶縁性保護膜と接着層との間に空隙部を有するように設けられている構成を有している。
【０１０７】
本実施の形態によれば、上記したように、本実施の形態にかかる半導体装置、具体的には当該半導体装置における上記半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられていることで、当該半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する半導体装置を提供することができる。しかも、本実施の形態によれば、前記したように、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができる。
【０１０８】
また、本実施の形態にかかる半導体装置の製造方法は、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（以下、説明の便宜上、半導体チップ（Ｓ）と記す）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法、特に、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（以下、説明の便宜上、半導体チップ（Ｓ１）と記す）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えている構成を有している。
【０１０９】
そのなかでも、特に、図１および図２に示す半導体装置２０の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記絶縁性保護膜が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に、上記空隙部を形成する陥没部を有するように上記絶縁性保護膜をパターン形成する構成を有している。
【０１１０】
より具体的には、図１および図２に示す半導体装置２０の製造方法は、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置の製造方法であって、例えば、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程と、上記基板上に、上記各半導体チップ（Ｓ）が各々上記接着層を介して積層されると共に上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されるように、上記絶縁性保護膜および接着層が形成された複数個の半導体チップ（Ｓ）を積層する積層工程とを備え、上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成する構成を有している。
【０１１１】
また、図３に示す半導体装置２０の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接
着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。
【０１１２】
すなわち、図３に示す半導体装置２０の製造方法は、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置の製造方法であって、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程と、上記基板上に、上記各半導体チップ（Ｓ）が各々上記接着層を介して積層されると共に上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されるように、上記絶縁性保護膜および接着層が形成された複数個の半導体チップ（Ｓ）を積層する積層工程とを備え、上記接着層形成工程は、陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。
【０１１３】
但し、本実施の形態にかかる半導体装置の形成方法は、これに限定されるものではなく、上記各製造方法を互いに組み合わせて使用してもよい。
【０１１４】
すなわち、本実施の形態にかかる半導体装置の製造方法は、上記絶縁性保護膜形成工程で、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成し、上記接着層形成工程で陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成であってもよい。
【０１１５】
より具体的には、例えば、本実施の形態では、図１および図２に示す半導体装置２０では、上記半導体チップ（Ｓ１）として、能動素子形成面上に絶縁性保護膜３２が設けられていると共に、裏面に、上記陥没部（空隙部７）が設けられた第２の接着層６が設けられた第２の半導体チップ２を作製すると共に、上記半導体チップ（Ｓ１）以外の半導体チップ（Ｓ）（以下、説明の便宜上、半導体チップ（Ｓ２）と記す）として、上記陥没部を持たない絶縁性保護膜２２および第１の接着層５を備えた第１の半導体チップ１を作製し、図３に示す半導体装置２０では、上記半導体チップ（Ｓ１）として、能動素子形成面上に、上記陥没部（空隙部７）が設けられた絶縁性保護膜２２が設けられていると共に、裏面に、上記陥没部を持たない第１の接着層５を備えた第１の半導体チップ１を作製し、上記半導体チップ（Ｓ２）として、上記陥没部を持たない絶縁性保護膜３２および第２の接着層６を備えた第２の半導体チップ２を作製した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、上記半導体チップ（Ｓ１）として、能動素子形成面上に絶縁性保護膜３２が設けられていると共に、裏面に、上記陥没部（空隙部７）が設けられた第２の接着層６が設けられた第２の半導体チップ２と、能動素子形成面上に、上記陥没部（空隙部７）が設けられた絶縁性保護膜２２が設けられていると共に、裏面に、上記陥没部を持たない第１の接着層５を備えた第１の半導体チップ１とをそれぞれ作製し、上記第１の半導体チップ１上に上記半導体チップ２を積層することにより、上記絶縁性保護膜２２および第２の接着層６に、共に空隙部７を作製する構成としてもよい。
【０１１６】
上記各製造方法によれば、本実施の形態にかかる前記した半導体装置を、容易に得ることができる。
【０１１７】
〔実施の形態２〕
本発明にかかる他の実施形態について、図１２および図１３に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１に記載の構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略するものとする。
【０１１８】
図１２および図１３は、本実施の形態にかかる各半導体装置２０における半導体素子搭載部の概略構成を示す断面図である。すなわち、本実施の形態にかかる半導体装置２０は、前記実施の形態１で図１に示す半導体装置２０において、図２に示す半導体素子搭載部の構成、例えば図２に示す半導体チップ積層体１０の構成に代えて、図１２または図１３に示す半導体素子搭載部の構成、例えば図１２または図１３に示す半導体チップ積層体１０の構成を有していてもよい。
【０１１９】
前記実施の形態１では、主に、チップサイズが異なる２種類の半導体チップを使用する場合を例に挙げて説明したが、本実施の形態では、チップサイズが等しい半導体チップを使用する場合を例に挙げて説明するものとする。すなわち、本実施の形態では、下層の半導体チップ（下部半導体チップ）である第１の半導体チップ１と、上層の半導体チップ（上部半導体チップ）である第２の半導体チップ２とに、同じチップサイズを有する半導体チップ、例えば同じ種類の半導体チップを使用するものとする。
【０１２０】
本実施の形態にかかる半導体装置２０もまた、図１２および図１３に示すように、前記実施の形態１同様、第１の半導体チップ１、第２の半導体チップ２、第１のボンディングワイヤ３…、第２のボンディングワイヤ４…、第１の接着層５、第２の接着層６、絶縁性保護膜２２・３２、基板１１、半田ボール１２…（図１参照）、および封止樹脂としてのモールド樹脂１３（図１参照）を備え、基板１１上に、第１の接着層５を介して第１の半導体チップ１が積層され、上記第１の半導体チップ１上、つまり、上記第１の半導体チップ１における基板１１との対向面とは反対側の面である能動素子形成面（主面）側に、上記第１の半導体チップ１の主面上に設けられた上記絶縁性保護膜２２並びに第２の接着層６を介して第２の半導体チップ２が積層されている構成を有している。
【０１２１】
すなわち、本実施の形態にかかる上記半導体装置２０もまた、前記実施の形態１同様、半導体チップ積層体１０が、上記電極端子２１…が設けられた、上記第１の半導体チップ１の能動素子形成面上に、上記絶縁性保護膜２２および第２の接着層６を介して、上記第１の半導体チップ１との対向面とは反対側の面（能動素子形成面）に上記電極端子３１…が設けられた第２の半導体チップ２が積層され、該第２の半導体チップ２における上記能動素子形成面上に、上記絶縁性保護膜３２が設けられた構成を有し、該半導体チップ積層体１０が、上記第１の接着層５を介して上記基板１１上に積層（搭載）されている構成を有している。
【０１２２】
但し、本実施の形態では、図１２および図１３に示すように、第１の半導体チップ１と第２の半導体チップとに、同じチップサイズを有する半導体チップを使用していることから、上記第１の半導体チップ１に接続された第１のボンディングワイヤ３は、上記第２の半導体チップ２と部分的に重畳している。つまり、上記第２の半導体チップ２は、上記第１の半導体チップ１に設けられた電極端子２１上の第１のボンディングワイヤ３の接続部（ワイヤボンド接続部）が、第２の接着層６により覆われるように接着されている。
【０１２３】
このため、各半導体チップ間に設けられた接着層は、半導体チップ同士を接着する以外に、例えば図１２および図１３に示すように、チップサイズが等しい半導体チップを複数個積層した場合に、下層の半導体チップの電極端子に接続されたボンディングワイヤの封止・保護にも使用される。
【０１２４】
よって、上記第２の接着層６としては、絶縁性を有する接着材料を使用することが望ましい。これにより、複数個の半導体チップを積層してなる半導体装置の絶縁性を確保することができ、例えば半導体チップ相互間の距離を小さくすることにより半導体装置を薄型化した場合においても、半導体チップとボンディングワイヤとの接触を防ぐことができる。
【０１２５】
また、上記の理由から、上記各半導体チップ間に設けられた接着層の厚さとしては、下層の半導体チップに接続されたボンディングワイヤにおける上層の半導体チップとの重畳領域における上記ボンディングワイヤの下層の半導体チップからの高さ以上であることが好ましい。すなわち、例えば、図１２および図１３に示すように、第１の半導体チップ１と第２の半導体チップ２とが同じチップサイズを有する場合、上記第２の接着層６の厚さとしては、第１のボンディングワイヤ３が第２の半導体チップ２と重畳している領域（すなわち上記第２の半導体チップ２の搭載領域）における上記第１のボンディングワイヤ３の、第１の半導体チップ１からの高さ以上であることが好ましい。
【０１２６】
また、上記したように半導体チップを複数個積層してなる半導体装置において、上記第１の半導体チップ１と第２の半導体チップ２との間に図１２および図１３に示すように絶縁性保護膜２２が形成されていることで、例えば、図１２および図１３に示すように、上記第１の半導体チップ１および第２の半導体チップ２として、チップサイズが等しい半導体チップを使用した場合でも、第１のボンディングワイヤ３と第２の半導体チップ２とが接触することを防ぐことができ、第２の接着層６の厚さを薄くした場合でも十分に絶縁性を確保することができる。
【０１２７】
なお、本実施の形態においても、空隙部７の形成方法は特に限定されるものではなく、前記実施の形態１同様、図１２に示すように上記第２の接着層６側に形成されていてもよく、図１３に示すように上記絶縁性保護膜２２側に形成されていてもよい。
【０１２８】
よって、本実施の形態にかかる半導体装置２０の製造方法において、上記第１の半導体チップ１および第２の半導体チップ２における上記絶縁性保護膜２２・３２の形成、並びに、第１の接着層５および第２の接着層６の形成は、前記実施の形態１と同様にして行うことができる。
【０１２９】
但し、前記したように、上記第１の半導体チップ１上に、第２の半導体チップ２を第２の接着層６により搭載（接着）するプロセスフローは、第２の半導体チップ２のチップサイズにより異なる。
【０１３０】
本実施の形態に示すように上記第１の半導体チップ１と第２の半導体チップ２とがほぼ同じチップサイズを有する場合、前記実施の形態１において方法（１）に示すように、第１の接着層５を用いて基板１１上に第１の半導体チップ１を搭載した後、先ず、上記第１の半導体チップ１の電極端子２１…と基板１１のワイヤボンドターミナル部１５…とを第１のボンディングワイヤ３…により電気的に接続する。その後、上記第１の半導体チップ１上、すなわち、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２上に、第２の半導体チップ２を搭載（接着）し、該第２の半導体チップ２の電極端子３１…と基板１１のワイヤボンドターミナル部１５…とを第２のボンディングワイヤ４…により電気的に接続する。但し、上記絶縁性保護膜２２上に、第２の半導体チップ２を搭載（接着）するに際しては、上記第２の半導体チップ２を、上記第１の半導体チップ１における電極端子２１…上のワイヤボンド接続部を含む部分の上に接着を行う。
【０１３１】
本実施の形態においても、前記実施の形態１同様、上記第１の半導体チップ１の表面上
、具体的には、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２および上記第２の半導体チップ２の裏面に設けられた第２の接着層６の少なくとも一方に、前記したパターニング処理が予め施されていることで、上面に絶縁性保護膜２２が設けられた半導体チップ１上に、第２の接着層６を裏面に有する第２の半導体チップ２を搭載することにより、上記パターニング処理により上記第１の半導体チップ１表面上の上記絶縁性保護膜２２および／または第２の接着層６が除去されている部分、つまり、上記パターニング処理による陥没部に空隙部７を形成することができる。
【０１３２】
なお、上記第２の接着層６により、上記第１の半導体チップ１と第２の半導体チップ２とを接着する際には、上記第２の接着層６を構成する接着材料が軟化・溶融する温度にしておくことが好ましい。これにより、上記第１の半導体チップ１と第２の半導体チップ２とを接着する際に、第２の半導体チップ２の裏面に形成された第２の接着層６が軟化するため、第１のボンディングワイヤ３を損なうことなく両者を接着することが可能となる。但し、本実施の形態においても、前記実施の形態１同様、上記第２の接着層６の軟化・溶融条件は、上記第１の半導体チップ１と第２の半導体チップ２との間に空隙部７を形成することができるように制御されていることが望ましい。
【０１３３】
その後、本実施の形態においても、前記実施の形態１同様、上記第１の半導体チップ１、第２の半導体チップ２、第１のボンディングワイヤ３…、および第２のボンディングワイヤ４…全体を覆うように例えばモールド樹脂１３によりモールド成形もしくはポッティング等、常用の方法によりモールド樹脂封止を行うことにより、パッケージが形成される。一方、基板１１の裏面、すなわち半導体チップ搭載面とは反対側の面には、該裏面に形成されたランド部１６上に、外部入出力端子として、例えば前記半田ボール１２がリフロー処理により形成される。これにより、本実施の形態にかかる半導体装置２０を得ることができる。
【０１３４】
以上のように、本実施の形態にかかる半導体装置もまた、前記実施の形態１同様、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられている構成、より具体的には、互いに積層された半導体チップ間に設けられた絶縁性保護膜および接着層の少なくとも一方における他方との接触表面に陥没部が設けられることで、上記絶縁性保護膜と接着層との間に空隙部を有するように設けられている構成を有している。
【０１３５】
よって、本実施の形態においても、前記実施の形態１同様、より信頼性に優れた積層構造を有する半導体装置を提供することができる。
【０１３６】
〔実施の形態３〕
本発明にかかるさらに他の実施形態について、図１４および図１５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１および２に記載の構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略するものとする。
【０１３７】
図１４および図１５は、本実施の形態にかかる各半導体装置２０における半導体素子搭載部の概略構成を示す断面図である。すなわち、本実施の形態にかかる半導体装置２０は、前記実施の形態１で図１に示す半導体装置２０において、図２に示す半導体素子搭載部の構成、例えば図２に示す半導体チップ積層体１０の構成に代えて、図１４または図１５
に示す半導体素子搭載部の構成、例えば図１４または図１５に示す半導体チップ積層体１０の構成を有していてもよい。
【０１３８】
なお、本実施の形態でも、前記実施の形態２同様、第１の半導体チップ１と第２の半導体チップ２とに、同じチップサイズを有する半導体チップ、例えば同じ種類の半導体チップを使用する場合を例に挙げて説明するものとするが、本発明はこれに限定されるものではなく、上記第１の半導体チップ１および第２の半導体チップ２としては、前記実施の形態１に記載したように、任意の半導体チップを使用することができる。
【０１３９】
また、前記実施の形態１および２では、第１の半導体チップ１と第２の半導体チップ２との間に、接着層として前記第２の接着層６が設けられている場合を例に挙げて説明したが、本実施の形態では、上記第１の半導体チップ１と第２の半導体チップ２との間に、空隙部７を形成する陥没部が設けられている接着層と、該陥没部が設けられていない接着層とからなる、二層構造を有する接着層が設けられている場合を例に挙げて説明するものとする。
【０１４０】
本実施の形態にかかる半導体装置２０は、前記実施の形態２にかかる半導体装置２０において、第２の接着層６に代えて、図１４および図１５に示すように、上記接着層６１および接着層６２からなる、二層構造を有する接着層が設けられている以外は、前記実施の形態２にかかる半導体装置２０と同様の構成を有している。
【０１４１】
すなわち、本実施の形態にかかる半導体装置２０もまた、前記実施の形態１および２同様、互いに積層された下層の半導体チップと上層の半導体チップとの間にある、絶縁性保護膜と接着層との間、つまり、上記第１の半導体チップ１と第２の半導体チップ２との間の絶縁性保護膜２２と、上記二層構造を有する接着層（接着層６１および接着層６２）のうち上記絶縁性保護膜２２に接触する接着層６１との間に、空隙部７が設けられている構成を有している。
【０１４２】
本実施の形態においても、上記空隙部７の形成方法は特に限定されるものではなく、前記実施の形態１および２同様、図１４に示すように上記第１の半導体チップ１と第２の半導体チップ２との間にある接着層側、つまり、上記二層構造を有する接着層のうち上記絶縁性保護膜２２に接触する接着層６１側に形成されていてもよく、図１５に示すように上記絶縁性保護膜２２側に形成されていてもよい。
【０１４３】
本実施の形態においても、前記実施の形態１および２同様、第１の半導体チップ１の表面上、具体的には、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２と、上記第２の半導体チップ２の裏面に設けられ、上記絶縁性保護膜２２と接触する接着層（つまり、本実施の形態においては接着層６１）との少なくとも一方に、前記実施の形態１に記載したパターニング処理と同様のパターニング処理が予め施されていることで、上記パターニング処理により上記第１の半導体チップ１表面上の上記絶縁性保護膜２２および／または接着層６１が除去されている部分、つまり、上記パターニング処理による陥没部に空隙部７を形成することができる。
【０１４４】
なお、上記接着層６１に上記陥没部を形成する方法、言い換えれば、上記第２の半導体チップ２の裏面に、上記パターニング処理による陥没部が形成された接着層６１を形成する方法としては、特に限定されるものではないが、例えば、前記実施の形態１において上記第２の半導体チップ２裏面に、上記パターニング処理による陥没部が形成された第２の接着層６を形成する方法と同様の方法を用いることができる。
【０１４５】
この場合、半導体ウェハ５１裏面に上記接着層６１および接着層６２を形成する方法と
しては、シート状の接着材料４１として、接着層６１と接着層６２とからなる２層構造のシート状の接着材料を、前記実施の形態１における図１０および図１１に示すように半導体ウェハ５１の裏面に貼付用ローラ５２を用いて貼り付ける方法が挙げられる。この場合、上記二層構造のシート状の接着材料は、上記陥没部が表面側に位置するように、陥没部が設けられたシート状の接着材料を外側にして上記半導体ウェハ５１裏面に貼り付けられる。言い換えれば、陥没部が設けられていない接着層６２が上記半導体ウェハ５１の裏面に接するようにして貼り付けられる。
【０１４６】
なお、本実施の形態では、半導体ウェハ５１裏面に上記接着層６１および接着層６２を形成する方法として接着層６１と接着層６２とからなる２層構造のシート状の接着材料を用いる場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、勿論、前記実施の形態１と同様にして、シート状の接着層６２、シート状の接着層６１の各々を上記半導体ウェハ５１の裏面に貼り付けてもよい。すなわち、シート状の接着層６２を半導体ウェハ５１の裏面に貼り付けた後に、さらにその上からシート状の接着層６１を貼り付けることにより上記半導体ウェハ５１の裏面に接着層６１および接着層６２を形成してもよい。
【０１４７】
このようにして上記接着層６１および接着層６２が裏面に形成され、絶縁性保護膜２２が表面（主面）に形成された半導体ウェハ５１は、前記実施の形態１および２と同様に個別の半導体チップに分断された後、前記実施の形態２と同様にしてパッケージングされる。これにより、本実施の形態にかかる半導体装置２０を得ることができる。
【０１４８】
なお、本実施の形態では、上記接着層を二層構造とした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、三層以上の接着層からなる積層構造としてもよい。
【０１４９】
以上のように、本実施の形態にかかる半導体装置もまた、前記実施の形態１および２同様、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられている構成を有している。
【０１５０】
より具体的には、本実施の形態にかかる半導体装置は、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に設けられた上記接着層が、少なくとも二層構造を有し、上記絶縁性保護膜と、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層との、少なくとも一方における他方との接触表面に、上記空隙部を形成する陥没部が設けられている構成を有している。
【０１５１】
よって、本実施の形態においても、上記半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する半導体装置を提供することができる。また、本実施の形態においても、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができる。
【０１５２】
そして、本実施の形態においても、少なくとも二層構造を有する上記接着層における上記絶縁性保護膜と接触する接着層が、前記実施の形態１と同様に、応力負荷により脆性破壊もしくは塑性変形する材料からなることで、半導体装置内部で発生する応力を、半導体チップ間に設けられた空隙部に応力集中させ、上記空隙部における上記接着層の界面近傍で上記接着層を脆性破壊もしくは塑性変形させることによって応力を解消することができるので、下層の半導体チップの能動素子（半導体能動素子）形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができる。
【０１５３】
また、本実施の形態にかかる半導体装置の製造方法は、前記実施の形態１および２同様、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法、特に、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（Ｓ１）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えている構成を有している。
【０１５４】
そのなかでも、特に、図１４に示す半導体装置２０の製造方法は、上記半導体チップ（Ｓ）作製工程は、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程は、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。
【０１５５】
より具体的には、図１４に示す半導体装置２０の製造方法は、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置の製造方法であって、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程と、上記基板上に、上記各半導体チップ（Ｓ）が各々上記接着層を介して積層されると共に上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されるように、上記絶縁性保護膜および接着層が形成された複数個の半導体チップ（Ｓ）を積層する積層工程とを備え、上記接着層形成工程は、陥没部が設けられたシート状の接着材料と、陥没部が設けられていないシート状の接着材料とを、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。
【０１５６】
また、図１５に示す半導体装置２０の製造方法は、上記半導体チップ（Ｓ）作製工程が、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程が、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成、より具体的には、前記実施の形態１および２同様、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程と、上記基板上に、上記各半導体チップ（Ｓ）が各々上記接着層を介して積層されると共に上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されるように、上記絶縁性保護膜および接着層が形成された複数個の半導体チップ（Ｓ）を積層する積層工程とを備え、上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成する構成を有し、上記接着層として、二層構造を有する接着層を使用してもよく、上記各製造方法を互いに組み合わせて使用してもよい。
【０１５７】
すなわち、本実施の形態にかかる半導体装置の製造方法は、上記絶縁性保護膜形成工程で、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成し、上記接着層形成工程で陥没部が設けられたシート状の接着材料と、陥没部が設けられていないシート状の接着材料とを、上記陥没部が表面側に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成であってもよい。
【０１５８】
より具体的には、例えば、本実施の形態では、図１４に示す半導体装置２０では、上記半導体チップ（Ｓ１）として、能動素子形成面上に絶縁性保護膜３２が設けられていると共に、裏面に、上記陥没部（空隙部７）が設けられた接着層６１を有する二層構造の接着層が設けられた第２の半導体チップ２を作製すると共に、上記半導体チップ（Ｓ１）以外の半導体チップ（Ｓ２）として、上記陥没部を持たない絶縁性保護膜２２および第１の接着層５を備えた第１の半導体チップ１を作製し、図１５に示す半導体装置２０では、上記半導体チップ（Ｓ１）として、能動素子形成面上に、上記陥没部（空隙部７）が設けられた絶縁性保護膜２２が設けられていると共に、裏面に、上記陥没部を持たない第１の接着層５を備えた第１の半導体チップ１を作製し、上記半導体チップ（Ｓ２）として、上記陥没部を持たない絶縁性保護膜３２および接着層６１・６２を備えた第２の半導体チップ２を作製した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、上記半導体チップ（Ｓ１）として、能動素子形成面上に絶縁性保護膜３２が設けられていると共に、裏面に、上記陥没部（空隙部７）が設けられた接着層６１を有する二層構造の接着層が設けられた第２の半導体チップ２と、能動素子形成面上に、上記陥没部（空隙部７）が設けられた絶縁性保護膜２２が設けられていると共に、裏面に、上記陥没部を持たない第１の接着層５を備えた第１の半導体チップ１とをそれぞれ作製し、上記第１の半導体チップ１上に上記半導体チップ２を積層することにより、上記絶縁性保護膜２２および第２の接着層６に、共に空隙部７を作製する構成としてもよい。
【０１５９】
上記各製造方法によれば、本実施の形態にかかる前記した半導体装置を、容易に得ることができる。
【０１６０】
〔実施の形態４〕
本発明にかかるさらに他の実施形態について、図１６および図１７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１〜３に記載の構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略するものとする。
【０１６１】
図１６および図１７は、本実施の形態にかかる各半導体装置２０における半導体素子搭載部の概略構成を示す断面図である。すなわち、本実施の形態にかかる半導体装置２０は、前記実施の形態１で図１に示す半導体装置２０において、図２に示す半導体素子搭載部の構成、例えば図２に示す半導体チップ積層体１０の構成に代えて、図１６または図１７に示す半導体素子搭載部の構成、例えば図１６または図１７に示す半導体チップ積層体１０の構成を有していてもよい。
【０１６２】
本実施の形態にかかる半導体装置２０は、前記実施の形態３にかかる半導体装置２０において、空隙部７の形成位置を、互いに積層された下層の半導体チップと上層の半導体チップとの間にある、絶縁性保護膜と二層構造を有する接着層との間から、上記二層構造を有する接着層の層間に変更した以外は、前記実施の形態３にかかる半導体装置２０と同様の構成を有している。
【０１６３】
具体的には、本実施の形態にかかる半導体装置２０は、図１６および図１７に示すように、第１の半導体チップ１と第２の半導体チップ２との間、すなわち、上記第２の半導体チップ２裏面に設けられた、接着層６１と接着層６２との間（界面）に、空隙部７が設けられている構成を有している。
【０１６４】
上記空隙部７は、図１６に示すように上記第２の半導体チップ２と接触する接着層６２側、すなわち、上記接着層６２における接着層６２との接触界面に形成されていてもよく、図１７に示すように上記絶縁性保護膜２２と接触する接着層６１側、つまり、上記接着層６１における接着層６２との接触界面に形成されていてもよく、上記接着層６１および接着層６２における互いの接触界面、つまり両接着層に形成されていてもよい。
【０１６５】
本実施の形態においても、このように上記接着層６１および接着層６２の少なくとも一方に、前記実施の形態１に記載したパターニング処理と同様のパターニング処理が予め施されていることで、上記パターニング処理により上記第１の半導体チップ１表面上の上記接着層６１および／または接着層６２が除去されている部分、つまり、上記パターニング処理による陥没部に空隙部７を形成することができる。
【０１６６】
なお、上記接着層６１および／または接着層６２に上記陥没部を形成する方法としては、特に限定されるものではないが、例えば、前記実施の形態３に記載の方法と同様の方法を用いることができる。但し、本実施の形態では、上記接着層６１・６２の形成に使用される各シート状の接着材料は、上記陥没部が、他方のシート状の接着材料、図１６および図１７に示す半導体装置においては上記陥没部が設けられていないシート状の接着材料と対向するように半導体ウェハ５１に貼り付けられる。
【０１６７】
このようにして上記接着層６１および接着層６２が裏面に形成され、絶縁性保護膜２２が表面（主面）に形成された半導体ウェハ５１は、前記実施の形態１〜３と同様に個別の半導体チップに分断された後、前記実施の形態２および３と同様にしてパッケージングされる。これにより、本実施の形態にかかる半導体装置２０を得ることができる。
【０１６８】
なお、本実施の形態では、上記接着層を二層構造とした場合を例に挙げて説明したが、
本発明はこれに限定されるものではなく、前記実施の形態３同様、三層以上の接着層からなる積層構造としてもよい。
【０１６９】
以上のように、本実施の形態にかかる半導体装置もまた、前記実施の形態１〜３同様、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置であって、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に空隙部を有するように設けられている構成を有している。
【０１７０】
より具体的には、本実施の形態にかかる半導体装置は、当該半導体装置、具体的には当該半導体装置における上記複数個の半導体チップからなる半導体チップ積層体が、互いに積層された上記半導体チップ間に設けられた上記接着層が少なくとも二層構造を有し、かつ、少なくとも二層構造を有する上記接着層の層間に空隙部を有するように、少なくとも二層構造を有する上記接着層において互いに隣接する接着層のうち少なくとも一方の接着層における他方の接着層との接触表面に、上記空隙部を形成する陥没部が設けられている構成を有している。
【０１７１】
よって、本実施の形態においても、上記半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する半導体装置を提供することができる。また、本実施の形態においても、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がなく、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができる。
【０１７２】
そして、本実施の形態においても、少なくとも二層構造を有する上記接着層のうち少なくとも一層の接着層、例えば上記接着層が二層構造を有する場合、上記二層構造を有する接着層のうち少なくとも一方の接着層が、前記実施の形態１と同様に、応力負荷により脆性破壊もしくは塑性変形する材料からなることで、半導体装置内部で発生する応力を、半導体チップ間に設けられた空隙部に応力集中させ、上記空隙部における上記接着層の界面近傍で上記接着層を脆性破壊もしくは塑性変形させることによって応力を解消することができるので、下層の半導体チップの能動素子（半導体能動素子）形成面内での内部応力の発生並びに該内部応力による半導体能動素子への影響を大幅に軽減することができる。
【０１７３】
また、本実施の形態にかかる半導体装置の製造方法は、前記実施の形態１〜３同様、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法、特に、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続された半導体装置の製造方法であって、上記絶縁性保護膜および接着層のうち少なくとも絶縁性保護膜を備え、かつ、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた半導体チップ（Ｓ１）を含む、複数個の上記半導体チップ（Ｓ）を作製する半導体チップ（Ｓ）作製工程と、上記空隙部が互いに積層される上記半導体チップ（Ｓ）間に位置するように複数個の上記半導体チップ（Ｓ）を上記接着層で接着して積層する半導体チップ（Ｓ）積層工程とを備えている構成を有すると共に、上記半導体チップ（Ｓ）
作製工程は、上記絶縁性保護膜および接着層の少なくとも一方に空隙部が設けられた上記半導体チップ（Ｓ１）を作製する半導体チップ（Ｓ１）作製工程を含み、上記半導体チップ（Ｓ１）作製工程は、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程とを含み、上記接着層形成工程は、上記空隙部を形成する陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が、上記シート状の接着材料間に位置するように上記半導体ウェハに貼り付ける工程を含んでいる。
【０１７４】
より具体的には、本実施の形態にかかる半導体装置の製造方法は、基板上に、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップ（Ｓ）が各々接着層を介して積層されており、かつ、上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されている半導体装置の製造方法であって、上記半導体チップ（Ｓ）に分割される前の半導体ウェハに、上記半導体チップ（Ｓ）の能動素子形成面を、上記電極端子が露出するように上記絶縁性保護膜をパターン形成する絶縁性保護膜形成工程と、上記半導体ウェハにおける上記能動素子形成面とは反対側の面に上記接着層を形成する接着層形成工程と、上記絶縁性保護膜および接着層が形成された半導体ウェハを個別の半導体チップ（Ｓ）に分割する分割工程と、上記基板上に、上記各半導体チップ（Ｓ）が各々上記接着層を介して積層されると共に上記各半導体チップ（Ｓ）に設けられた電極端子が上記基板と各々ボンディングワイヤにより電気的に接続されるように、上記絶縁性保護膜および接着層が形成された複数個の半導体チップ（Ｓ）を積層する積層工程とを備え、上記接着層形成工程は、陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が、上記シート状の接着材料間に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。例えば、上記接着層形成工程は、陥没部が設けられたシート状の接着材料と、陥没部が設けられていないシート状の接着材料とを、上記陥没部が、上記陥没部が設けられていない他方のシート状の接着材料と対向するように上記半導体ウェハに貼り付ける工程を含んでいる構成を有している。
【０１７５】
但し、本実施の形態にかかる半導体装置の製造方法も、上記製造方法に限定されるものではなく、上記絶縁性保護膜形成工程では、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成する構成を有し、上記接着層として、二層構造を有する接着層を使用してもよく、上記各製造方法を互いに組み合わせて使用してもよい。
【０１７６】
すなわち、本実施の形態にかかる半導体装置の製造方法は、上記絶縁性保護膜形成工程で、上記絶縁性保護膜における上記接着層との接触表面に陥没部を有するように上記絶縁性保護膜をパターン形成し、上記接着層形成工程で陥没部が設けられたシート状の接着材料を含む少なくとも二枚のシート状の接着材料を、上記陥没部が、上記シート状の接着材料間に位置するように上記半導体ウェハに貼り付ける工程を含んでいる構成であってもよい。
【０１７７】
上記各製造方法によれば、本実施の形態にかかる前記した半導体装置を、容易に得ることができる。
【０１７８】
なお、前記実施の形態１〜４にかかる半導体装置においては、積層される半導体チップの数を２個としたが、半導体チップの数はこれに限定されるものではなく、任意の数とすることができる。図１８は、基板１１上に、同種の半導体チップ、例えば、前記実施の形
態４に記載の第１の半導体チップ１と同様の半導体チップが４個積層されている構成、より具体的には、図１６に示す半導体チップの積層構造と同様の積層構造が連続して設けられている構成を示している。
【０１７９】
但し、本実施の形態は、これに限定されるものではなく、例えば、上記したように、同一の半導体チップ（Ｓ１）に積層された絶縁性保護膜および接着層に、ともに上記陥没部（空隙部７）を有する半導体チップ（Ｓ１）を、上記陥没部を持たない絶縁性保護膜および接着層が積層された半導体チップ（Ｓ２）と交互に積層する（例えば、３個以上の奇数個の半導体チップ（Ｓ）を積層する場合、奇数段目の半導体チップ（Ｓ）を半導体チップ（Ｓ２）とし、偶数段目の半導体チップ（Ｓ）を絶縁性保護膜および接着層に、ともに上記陥没部（空隙部７）を有する半導体チップ（Ｓ１）とする）等によっても、互いに積層された上記半導体チップ（Ｓ１）と半導体チップ（Ｓ２）とが、両半導体チップ（Ｓ１・Ｓ２）間に上記空隙部７を有するように接着層を介して積層されている構成とすることができる、互いに積層された半導体チップ（Ｓ）同士の間に上記空隙部７を有するように半導体チップ（Ｓ）同士が積層されている構成を有していれば、その組み合わせは特に限定されるものではない。
【０１８０】
また、前記実施の形態１〜４にかかる半導体装置２０においては、絶縁性保護膜２２・３２の形成方法として、マスクを使用してパターニングする方法を例に挙げて説明したが、本発明はこれに限定されるものではなく、接着層と同様に、絶縁性保護膜の形成にも、シート状の絶縁性保護膜材料を使用することができる。なお、上記シート状の接着材料およびシート状の絶縁性保護膜材料に前記したパターニング処理を施す方法としては、特に限定されるものではなく、従来公知の加工方法を用いることができる。
〔実施の形態５〕
本発明にかかるさらに他の実施形態について、図１９および図２０に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１〜４に記載の構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略するものとする。
【０１８１】
図１９および図２０は、本実施の形態にかかる各半導体装置２０の概略構成を示す断面図である。
【０１８２】
前記実施の形態１〜４では、半導体チップ積層体１０が基板１１上に積層（搭載）されてなる構成を有している場合を例に挙げて説明したが、本実施の形態では、図１９および図２０に示すように、半導体チップ積層体１０が、上記基板１１に設けられた開口部（貫通口）内に搭載（内設）されている構成について説明するものとする。
【０１８３】
先ず、本実施の形態にかかる半導体装置として、図１９に示すように、第１の半導体チップ１と第２の半導体チップ２とに、チップサイズが異なる２種類の半導体チップを使用する場合を例に挙げて以下に説明する。
【０１８４】
図１９に示す半導体装置２０は、第１の半導体チップ１、第２の半導体チップ２、第１のボンディングワイヤ３…、第２のボンディングワイヤ４…、接着層７１（第２の接着層６）、絶縁性保護膜２２・３２、基板１１、半田ボール１２…、および封止樹脂としてのモールド樹脂１３を備え、上記第１の半導体チップ１と第２の半導体チップ２とが、前記実施の形態１同様、異なるチップサイズを有し、上記第１の半導体チップ１上に、絶縁性保護膜２２並びに前記第２の接着層６と同様の接着層７１を介して第２の半導体チップ２が積層されてなる積層構造を有している。
【０１８５】
本実施の形態においても、上記第１の半導体チップ１における能動素子形成面、つまり
、主面上には、電極端子２１…が設けられていると共に、該電極端子２１…の形成領域を除く領域上に、上記能動素子を覆うように、上記絶縁性保護膜２２が形成されている。
【０１８６】
また、上記第２の半導体チップ２における上記第１の半導体チップ１との対向面とは反対側の面である、能動素子形成面、つまり、主面上には、電極端子３１…が設けられていると共に、該電極端子３１…の形成領域を除く主面全面に、上記能動素子を覆うように絶縁性保護膜３２が形成されている。
【０１８７】
すなわち、本実施の形態にかかる、図１９に示す半導体装置２０もまた、前記実施の形態１と同様の構成を有する半導体チップ積層体１０を備えている。
【０１８８】
また、本実施の形態においても、上記基板１１は、上記第１の半導体チップ１および第２の半導体チップ２と上記基板１１とを電気的に接続するための電極端子としてのワイヤボンドターミナル部１５…と、基板１１と外部とを電気的に接続するための外部入出力端子（外部接続用端子）が形成されるランド部１６…とを備え、上記第１のボンディングワイヤ３…により、上記第１の半導体チップ１における電極端子２１…と上記ワイヤボンドターミナル部１５…とが電気的に接続され、上記第２のボンディングワイヤ４…により、上記第２の半導体チップ２における電極端子３１…と、上記第２のボンディングワイヤ４…が接続された上記ワイヤボンドターミナル部１５…とが電気的に接続される一方、上記ランド部１６…には、外部入出力端子（外部接続用端子）としての半田ボール１２…が形成されている。
【０１８９】
そして、上記第１の半導体チップ１および第２の半導体チップ２は、上記第１のボンディングワイヤ３…および第２のボンディングワイヤ４…ごと、モールド樹脂１３により被覆（樹脂封止）されている。
【０１９０】
但し、本実施の形態にかかる半導体装置２０は、上記基板１１に、上記半導体チップ積層体１０を搭載するための、矩形状（長方形状）の開口部１１ａ（貫通口）が、上記基板１１の中央部に、該基板１１の厚さ方向に貫通するように形成されている。すなわち、上記基板１１は、中央部が開口された環状構造を有し、上記半導体チップ積層体１０は、上記基板１１の中央部に設けられた上記開口部１１ａ内に搭載（内設）されている。
【０１９１】
このため、上記半導体装置２０は、上記基板１１における開口部１１ａの外側に、上記ランド部１６…が設けられている構成を有している。上記基板１１には、その表裏面に、外部入出力端子（外部接続用端子）として用いられる接続端子としての表面ランド部１６ａおよび裏面ランド部１６ｂがそれぞれ設けられている。
【０１９２】
すなわち、上記半導体装置２０は、上記基板１１における半導体チップ搭載面、より具体的には、上記半導体チップ積層体１０搭載時における該半導体チップ積層体１０の能動素子形成面（電極端子２１…・３１…形成面）側の面に、図示はしないが前記配線１４と同様の配線（配線パターン）を備えていると共に、上記ワイヤボンドターミナル部１５…と、上記ランド部１６…を構成する表面ランド部１６ａとを備えている。また、上記半導体装置２０は、上記基板１１における上記配線パターン形成面とは反対側の面、すなわち裏面に、上記ランド部１６…を構成する裏面ランド部１６ｂを備えている。また、上記基板１１における上記表面ランド部１６ａおよび裏面ランド部１６ｂの形成位置には、上記基板１１を貫通する貫通孔１１ｂが形成されており、該貫通孔１１ｂに充填された導電性材料によって、上記表面ランド部１６ａと裏面ランド部１６ｂとは電気的に接続（導通）されている。
【０１９３】
上記ワイヤボンドターミナル部１５…および表面ランド部１６ａ…には、例えば上記半
田ボール１２…がそれぞれ固着されており、後述する積層型半導体装置における半導体装置間や、外部、例えば図示しない外部基板との接続に使用される。
【０１９４】
このように、本実施の形態によれば、上記基板１１の中央部に形成された矩形状の開口部１１ａの内部に、上記半導体チップ積層体１０が、例えば上記図１９に示すようにモールド樹脂１３により封止されて設けられ、上記半導体チップ積層体１０の一部が基板１１と同一平面内に形成されていること、本実施の形態では、最下層の半導体チップである第１の半導体チップ１が、上記基板１１の厚さの範囲内にほぼ収められていることで、前記実施の形態１と比較して、少なくとも上記基板１１および第１の接着層５の厚み分、より薄型化された半導体装置２０を提供することができる。
【０１９５】
また、本実施の形態によれば、上記半導体チップ積層体１０が、上記基板１１の中央部に形成された矩形状の開口部１１ａの内部に、例えば上記図１９に示すようにモールド樹脂１３により封止された状態で、上記基板１１の表面側、すなわち配線パターン形成面側に突出して設けられており、上記モールド樹脂１３の外側で、上記基板１１における配線パターン形成面側、つまり、上記モールド樹脂１３の突出側に、上記半田ボール１２…が突出して設けられている（つまり、上記モールド樹脂１３の突出方向と半田ボール１２…の突出方向が同じである）ことで、さらに半導体装置２０を薄型化することができる。
【０１９６】
なお、上記図１９に示す半導体装置２０においても、互いに隣り合うランド部１６・１６間、すなわち、表面ランド部１６ａ・１６ａ間および裏面ランド部１６ｂ・１６ｂ間には、ソルダレジスト１７がそれぞれ設けられ、これにより、上記半田ボール１２…による接続を確実化することができるようになっている。
【０１９７】
また、上記図１９に示す半導体装置２０においても、前記実施の形態１同様、上記第１の半導体チップ１と第２の半導体チップ２との間にある、上記第１の半導体チップ１の主面上に設けられた上記絶縁性保護膜２２と、上記接着層７１との間、より具体的には、例えば上記接着層７１における上記絶縁性保護膜２２との接触表面（界面）には、空隙部７が設けられている。
【０１９８】
但し、本実施の形態においても、上記空隙部７の形成方法は特に限定されるものではなく、例えば前記実施の形態１〜４に記載したように、種々の方法を採用することができる。上記空隙部７は、図１９に示すように上記接着層７１側に形成されていてもよく、前記実施の形態１において図３に示すように絶縁性保護膜２２側に形成されていてもよい。また、上記接着層７１もまた、図１４〜図１７に示す第２の接着層６同様、二層構造を有していてもよく、上記第１の半導体チップ１と第２の半導体チップ２との間に形成された何れかの層に例えば陥没部を形成することで、上記第１の半導体チップ１と第２の半導体チップ２との間に空隙部７を形成することができる。
【０１９９】
また、本実施の形態においても、上記第１の半導体チップ１および半導体チップ２の大きさは特に限定されるものではなく、前記実施の形態２〜４同様、例えば図２０に示すように、チップサイズが等しい半導体チップ、例えば、同じチップサイズを有する同種または異種の半導体チップを使用してもよい。
【０２００】
図２０に示す半導体装置２０は、図１９に示す半導体装置２０において、図１９に示す半導体チップ積層体１０に代えて、例えば前記実施の形態４における図１６に示す半導体チップ積層体１０と同様の構成を有する半導体チップ積層体１０を備えている構成を有している。
【０２０１】
より具体的には、図２０に示す半導体装置２０は、本実施の形態にかかる半導体チップ
積層体１０として、電極端子２１…が設けられた第１の半導体チップ１の能動素子形成面上に、絶縁性保護膜２２および接着層６１・６２を介して、上記第１の半導体チップ１との対向面とは反対側の面（能動素子形成面）に電極端子３１…が設けられた、上記第１の半導体チップ１と同じチップサイズを有する第２の半導体チップ２が積層され、該第２の半導体チップ２における上記能動素子形成面上に絶縁性保護膜３２が設けられ、上記接着層６２における接着層６１との接触表面（界面）に空隙部７が設けられた半導体チップ積層体を備え、該半導体チップ積層体１０が、上記基板１１に設けられた上記開口部１１ａ内に搭載（内設）されている構成を有している。
【０２０２】
但し、上記したように、図１９および図２０に示す半導体装置２０の構成は、本発明にかかる半導体装置の一例であり、本発明はこれに限定されるものではなく、例えば、上記半導体チップ積層体１０の構成として、前記実施の形態１〜４に記載の各半導体チップ積層体１０の構成を種々組み合わせて用いることができる。
【０２０３】
図２０に示す半導体装置２０においても、上記基板１１の中央部に形成された矩形状の開口部１１ａの内部に、上記半導体チップ積層体１０が、例えば上記図２０に示すようにモールド樹脂１３により封止されて設けられ、上記半導体チップ積層体１０の一部が基板１１と同一平面内に形成されていること、本実施の形態では、最下層の半導体チップである第１の半導体チップ１が、上記基板１１の厚さの範囲内にほぼ収められていることで、前記実施の形態１と比較して、少なくとも上記基板１１および第１の接着層５の厚み分、より薄型化された半導体装置２０を提供することができる。
【０２０４】
また、本実施の形態によれば、上記半導体チップ積層体１０が、上記基板１１の中央部に形成された矩形状の開口部１１ａの内部に、例えば上記図２０に示すようにモールド樹脂１３により封止された状態で、上記基板１１の表面側、すなわち配線パターン形成面側に突出して設けられており、上記モールド樹脂１３の外側で、上記基板１１における配線パターン形成面側、つまり、上記モールド樹脂１３の突出側に、上記半田ボール１２…が突出して設けられている（つまり、上記モールド樹脂１３の突出方向と半田ボール１２…の突出方向が同じである）ことで、さらに半導体装置２０を薄型化することができる。
【０２０５】
次に、本実施の形態にかかる半導体装置２０の製造方法について以下に説明する。まず、図１９に示す半導体装置２０の製造方法について説明する。
【０２０６】
図１９に示す半導体装置２０において、上記第１の半導体チップ１および第２の半導体チップ２における上記絶縁性保護膜２２・３２の形成方法、並びに、上記第２の半導体チップ２における能動素子形成面とは反対側の面（裏面）への上記接着層７１（すなわち前記第２の接着層６）の形成方法は、前記実施の形態１と同じであるため、その説明については省略する。但し、前記実施の形態１では、上記第１の半導体チップ１裏面に、接着層として第１の接着層５を形成したが、本実施の形態では、上記第１の接着層５を必要としないことから、上記第１の半導体チップ１に対して上記第１の接着層５の形成は行われない。
【０２０７】
次に、個片に切り出された各半導体チップを上記基板１１に設けられた開口部１１ａ内に内設（搭載）する方法、すなわちパッケージの作製方法について、以下に説明する。
【０２０８】
本実施の形態で用いられる上記基板１１は、例えば、絶縁基板の表裏両面に、銅箔等の金属膜（導電性膜）を形成し、エッチング等により、図示しない配線パターン並びにワイヤボンドターミナル部１５…およびランド部１６（表面ランド部１６ａ…および裏面ランド部１６ｂ…）を形成すると共に、上記表面ランド部１６ａ…と裏面ランド部１６ｂ…とを、導電性ペーストを充填するかもしくは金属メッキ等を施すことにより内部に導電性材
料が充填されたスルーホールにより接続した後、その全面にソルダレジスト材料を塗布し、その後、ワイヤボンドターミナル部１５…およびランド部１６（表面ランド部１６ａ…および裏面ランド部１６ｂ…）に対応する位置のソルダレジストを除去して上記ワイヤボンドターミナル部１５…およびランド部１６（表面ランド部１６ａ…および裏面ランド部１６ｂ…）を露出させると共に、半導体チップ搭載領域となる開口部１１ａを例えば金型等で打ち抜くことにより容易に作製することができる。
【０２０９】
このようにして形成された上記基板１１は、上記ワイヤボンドターミナル部１５・１５間および表面ランド部１６ａ・１６ａ間、並びに、ワイヤボンドターミナル部１５と表面ランド部１６ａとの間に、上記配線パターンを覆うソルダレジスト１７が形成されていると共に、裏面ランド部１６ｂ・１６ｂ間にも、これら裏面ランド部１６ｂ・１６ｂ間を覆うソルダレジスト１７が形成された構成を有している。
【０２１０】
但し、本実施の形態においても、上記基板１１としては、例えば、ワイヤボンドターミナル部を有するリードフレームや、ＢＴレジン（ポリイミド、ビスマレイド・トリアジン樹脂）等で作製された有機基板等、任意の基板を使用することができる。
【０２１１】
続いて、図１９に示すように、上記開口部１１ａ内に、上記絶縁性保護膜２２が形成された第１の半導体チップ１を内設（搭載）し、該第１の半導体チップ１上に、上記絶縁性保護膜２２および接着層７１が形成された第２の半導体チップ２を、上記接着層７１を加熱により軟化・溶融させ、硬化させることにより、積層する。但し、本実施の形態においても、前記実施の形態１同様、上記接着層７１の軟化・溶融条件は、上記第１の半導体チップ１と第２の半導体チップ２との間に空隙部７を形成することができるように制御されていることが望ましい。本実施の形態でも、前記実施の形態１同様、第１の半導体チップ１よりも第２の半導体チップ２のチップサイズが小さいことから、上記第１の半導体チップ１の搭載前にワイヤボンドすることも、上記第１の半導体チップ１を上記第２の半導体チップ２上に搭載した後、ワイヤボンドすることも可能である。
【０２１２】
続いて、図１９に示すように、上記第１の半導体チップ１上に上記第２の半導体チップ２を積層してなる半導体チップ積層体１０、ワイヤ３・４、およびワイヤボンドターミナル部１５…におけるワイヤボンド部（上記ワイヤ３・４との接続領域）を覆うように、上記モールド樹脂１３により、上記半導体チップ積層体１０における能動素子形成面を樹脂封止する。
【０２１３】
上記モールド樹脂１３による樹脂封止は、例えば、トランスファーモールド等により行うことができる。より具体的には、例えば、上記開口部１１ａの周囲に形成されたソルダレジスト１７を堰として上記基板１１を図示しない金型で挟み込み、該金型内に、上記モールド樹脂１３の材料（モールド樹脂材料）を注入し、硬化させることにより行うことができる。
【０２１４】
本実施の形態では、このようにして上記半導体チップ積層体１０を樹脂封止した後（つまり、上記金型を外した後）、上記基板１１における樹脂封止面側（上記モールド樹脂１３の突出側）のランド部１６である表面ランド部１６ａ上に、半田ボール１２を形成する。これにより、図１９に示す半導体装置２０を得ることができる。
【０２１５】
次に、図２０に示す半導体装置２０の製造方法について説明する。
【０２１６】
図２０に示す半導体装置２０において、上記第１の半導体チップ１および第２の半導体チップ２における上記絶縁性保護膜２２・３２の形成方法、並びに、上記第２の半導体チップ２における能動素子形成面とは反対側の面（裏面）への上記接着層６１・６２の形成
方法は、前記実施の形態４と同じであるため、その説明については省略する。但し、前記実施の形態４では、上記第１の半導体チップ１裏面に、接着層として第１の接着層５を形成したが、本実施の形態では、上記第１の接着層５を必要としないことから、上記第１の半導体チップ１に対して上記第１の接着層５の形成は行われない。
【０２１７】
次に、個片に切り出された各半導体チップを上記基板１１に設けられた開口部１１ａ内に内設（搭載）する方法、すなわちパッケージの作製方法について、以下に説明する。
【０２１８】
図２０に示す半導体装置２０に使用される基板１１には、図１９に示す半導体装置２０の製造に使用される基板１１と同様の基板（配線基板）が使用される。本製造方法で使用される上記基板１１の作製方法は、図１９に示す半導体装置２０で用いられる基板１１の作製方法と同じであるため、その説明については省略する。但し、本製造方法においても、上記基板１１としては、例えば、ワイヤボンドターミナル部を有するリードフレームや、ＢＴレジン（ポリイミド、ビスマレイド・トリアジン樹脂）等で作製された有機基板等、任意の基板を使用することができる。
【０２１９】
続いて、図２０に示すように、上記開口部１１ａ内に、上記絶縁性保護膜２２が形成された第１の半導体チップ１を内設（搭載）した後、上記第１の半導体チップ１の電極端子２１…と基板１１のワイヤボンドターミナル部１５…とを第１のボンディングワイヤ３…により電気的に接続する。その後、上記第１の半導体チップ１上、すなわち、上記第１の半導体チップ１上に設けられた絶縁性保護膜２２上に、第２の半導体チップ２、すなわち、その能動素子形成面上に絶縁性保護膜３２が設けられていると共に、該第２の半導体チップ２の裏面に上記接着層６１・６２が設けられた第２の半導体チップ２を搭載（接着）し、該第２の半導体チップ２の電極端子３１…と基板１１のワイヤボンドターミナル部１５…とを第２のボンディングワイヤ４…により電気的に接続する。但し、上記絶縁性保護膜２２上に、第２の半導体チップ２を搭載（接着）するに際しては、上記第２の半導体チップ２を、上記第１の半導体チップ１における電極端子２１…上のワイヤボンド接続部を含む部分の上に接着を行う。なお、本製造方法においても、上記接着層６１・６２の軟化・溶融条件（接着条件）は、上記第１の半導体チップ１と第２の半導体チップ２との間に空隙部７を形成することができるように制御されていることが望ましい。
【０２２０】
その後、本製造方法においても、図１９に示す半導体装置２０の製造方法と同様に樹脂封止、および半田ボールの形成を行うことにより、図２０に示す半導体装置２０を得ることができる。
【０２２１】
なお、本実施の形態では、図１９および図２０に示すように、上記接着層を二層構造とした場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、本実施の形態においても、上記半導体チップ積層体１０は、三層以上の接着層からなる積層構造を有していてもよい。
【０２２２】
また、本実施の形態では、上記開口部１１ａが、基板１１の中央部、例えば１デバイス毎に個片化（分割）された状態における基板１１の中央部に、矩形状に形成されている場合を例に挙げて説明したが、上記開口部１１ａの形成位置は、個片化する際の所望のデバイス数等に応じて適宜設定すればよく、また、上記開口部１１ａの形状は、上記開口部１１ａが、該開口部１１ａ内に上記半導体チップ積層体１０を内設することができる大きさを有してさえいれば、特に限定されるものではなく、矩形状に限定されるものではない。
【０２２３】
以上のように、本実施の形態にかかる半導体装置は、何れも、能動素子形成面上に電極端子および絶縁性保護膜が設けられた複数個の半導体チップが各々接着層を介して積層されており、かつ、上記各半導体チップに設けられた電極端子が上記基板と各々ボンディン
グワイヤにより電気的に接続されている半導体装置であって、上記複数個の半導体チップからなる半導体チップ積層体が、上記基板に形成された開口部内に設けられていると共に、当該半導体装置、具体的には当該半導体装置における上記半導体チップ積層体が、前記実施の形態１〜４同様、互いに積層された上記半導体チップ間に空隙部を有するように設けられている構成を有している。
【０２２４】
よって、本実施の形態においても、前記実施の形態１〜４同様、半導体装置内部で発生する応力を、上記半導体チップ間に設けられた上記空隙部に応力集中させ、残留応力や熱応力等の影響による、半導体チップの能動素子形成面内への応力集中を低減することができるので、より信頼性に優れた積層構造を有する半導体装置を提供することができると共に、半導体チップの能動素子形成面内への応力集中を低減させるために上記半導体チップ間の接着層に密着力（接着力）が低い接着材料を使用する必要がないので、リフロー耐熱性を低下させることなく上記半導体能動素子形成面における上記絶縁材料の脆性破壊を防止することができる。
【０２２５】
しかも、本実施の形態によれば、上記半導体チップ積層体が基板に形成された開口部内に設けられていることで、前記実施の形態１〜４と比較して薄型の半導体装置を提供することができる。
〔実施の形態６〕
本発明にかかるさらに他の実施形態について、図２１および図２２に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記実施の形態１〜５に記載の構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その説明を省略するものとする。
【０２２６】
なお、本実施の形態でも、前記実施の形態５同様、半導体チップ積層体１０が、基板１１に設けられた開口部１１ａ内に搭載（内設）されている構成について説明するものとする。また、本実施の形態でも、前記実施の形態５同様、上記半導体チップ積層体１０が、上記基板１１の中央部に形成された矩形状の開口部１１ａの内部に、モールド樹脂１３により封止された状態で、上記基板１１の表面側、すなわち配線パターン形成面側に突出して設けられており、上記モールド樹脂１３の外側で、上記基板１１における配線パターン形成面側、つまり、上記モールド樹脂１３の突出側に、上記半田ボール１２…が突出して設けられている（つまり、上記モールド樹脂１３の突出方向と半田ボール１２…の突出方向が同じである）構成を例に挙げて説明するが、本発明はこれに限定されるものではなく、上記半田ボール１２…が、上記モールド樹脂１３の突出方向とは逆方向に突出して設けられている構成を有していても構わない。但し、前記したように、上記モールド樹脂１３の突出方向と半田ボール１２…の突出方向とを一致させることで、より一層薄型の半導体装置（積層型半導体装置７０）を形成することができる。
【０２２７】
前記実施の形態５に示す半導体装置２０（例えば図１９および図２０参照）は、例えば、上記表面ランド部１６ａ…に半田ボール１２…を形成した後、必要に応じて１デバイス毎に個片化（分割）することにより、個別のパッケージ（半導体パッケージ）、つまり、半導体装置とすることができるが、本発明はこれに限定されるものではなく、本発明にかかる半導体装置は、単一のパッケージ内に複数個の半導体チップが積層して搭載されている構成を有していればよい。
【０２２８】
例えば、本発明にかかる半導体パッケージ（半導体装置）としては、例えば１デバイス毎に個片化された半導体装置が複数積層された、積層型の半導体装置（積層型半導体装置、積層型半導体パッケージ）であってもよい。
【０２２９】
図２１および図２２は、本実施の形態にかかる各積層型半導体装置７０の概略構成を示
す断面図である。
【０２３０】
図２１、図２２に示す積層型半導体装置７０は、それぞれ、図１９、図２０に示す同種の半導体装置２０が、上記半田ボール１２…を接続端子として、これら半田ボール１２…を介して、基板１１の厚み方向（すなわち、半導体装置２０の厚さ方向、上記半導体チップ積層体１０の厚さ方向）、言い換えれば基板１１の法線方向に複数個（本実施の形態では３個）積層して設けられている構成を有している。
【０２３１】
なお、積層される各半導体装置２０、つまり、上段（上層）の半導体装置２０における各半田ボール１２の配置は、積層する半導体装置２０、つまり、下段（下層と）なる半導体装置２０のランド部１６（具体的には裏面ランド部１６ｂ）の配置に合わせてある。また、最上段（最上層）の半導体装置２０の上面（つまり配線パターン形成面）に設けられた各半田ボール１２…は、外部との接続用の外部端子として使用することができる。
【０２３２】
本実施の形態にかかる積層型半導体装置７０は、図２１および図２２に示すように、半導体チップ積層体１０が、基板１１に形成された開口部１１ａ内に搭載された半導体装置２０を複数個積層してなることで、個々の半導体装置２０の薄型化を図ることができ、この結果、積層型半導体装置７０全体の薄型化を図ることができる。しかも、上記図２１および図２２に示す積層型半導体装置７０は、各半導体装置２０におけるモールド樹脂１３の突出方向と半田ボール１２…の突出方向とが同じであることで、前記したように、さらに積層型半導体装置７０全体の薄型化を図ることができる。
【０２３３】
また、本実施の形態によれば、複数個の半導体装置２０を、別々に実装することなく、１つのパッケージ内の実装面積内に搭載することができるため、携帯機器等の小型化に特に有効である。
【０２３４】
さらに、上記図２１および図２２に示す積層型半導体装置７０は、上記半田ボール１２が上記モールド樹脂１３の基板１１表面からの高さ（突出高さ）よりも大きく、上記モールド樹脂１３よりも基板１１上に突出して設けられていることから、各半導体装置２０における各モールド樹脂１３は、互いに非接触な状態で（つまり離間して）設けられている。これにより、上記積層型半導体装置７０における各半導体装置２０は、半導体チップ積層体１０搭載部（半導体素子部）間、より具体的には、上記各半導体装置２０に設けられた半導体チップ積層体１０・１０間に、空隙部７２（空間）を有している。このように、互いに積層された半導体装置２０における各半導体チップ積層体１０を覆うモールド樹脂１３・１３間に上記空隙部７２が形成されていることで、上記半導体装置２０を複数個積層すること、さらに言えば、上記半導体チップを１つのパッケージ内に、基板法線方向に複数個積層（搭載）して設けることで上記パッケージ内の各半導体チップ、各半導体装置２０にかかる内部応力を、上記各空隙部７・７２で吸収することができるようになっている。
【０２３５】
以上のように、本実施の形態によれば、同種または異種のパッケージ（半導体装置）を多段に積層してなる積層型半導体装置を提供することができる。このように、複数のパッケージ（半導体装置）を積層した場合、通常はパッケージ相互間の応力の発生が懸念されるが、本実施の形態によれば、上記空隙部７・７２によりパッケージ相互間の応力をも吸収することができるので、上記したように各半導体チップにおける能動素子面へ応力集中が低減された、より信頼性に優れた積層構造を有する積層型半導体装置を提供することができる。
【０２３６】
なお、本実施の形態では、半導体チップを２個備えた半導体装置を複数個積層する構成としたが、本実施の形態はこれに限定されるものではなく、各半導体装置における半導体
チップ数は特に限定されるものではなく、半導体チップを３個以上備えた半導体措置を複数積層してもよい。また、積層する半導体装置数も特に限定されるものではなく、図２１および図２２では、何れも、半導体装置が３個積層された例を示したが、２個積層されていてもよく、４個以上積層されていてもよい。
【０２３７】
また、本実施の形態では、積層する各半導体装置に、同じ機能かつ同じ大きさを有する同一品を使用したが、例えば、メモリデバイスと液晶コントローラデバイスのように、異なる機能を有するものであってもよく、例えば、半導体装置毎に異なる大きさの半導体チップが用いられている構成であってもよい。また、上記半導体装置（半導体チップ）は、半導体装置の厚み方向、すなわち基板法線方向に複数積層されているのみならず、水平方向にも複数の半導体装置（半導体チップ）が設けられ、互いに接続端子により接続されている構成を有していても構わない。
【０２３８】
なお、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０２３９】
本発明は、単一のパッケージ内に、絶縁性保護膜および接着層を介して複数個の半導体チップを積層して搭載する半導体装置の各半導体チップ間に空隙層が設けられていることで、このように単一のパッケージ内に複数個の半導体チップを積層した際に発生する内部応力による半導体能動素子への影響を小さくすることができ、信頼性の高い積層構造を有する半導体装置を提供することができる。
【図面の簡単な説明】
【０２４０】
【図１】本発明の実施の形態１にかかる半導体装置の概略構成を示す断面図である。
【図２】図１に示す半導体装置における半導体素子搭載部の概略構成を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の他の概略構成を示す断面図である。
【図４】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部が、平面方向に格子状にパターン形成されている状態を示す平面図である。
【図５】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部が、電極端子列に垂直な筋状にパターン形成されている状態を示す平面図である。
【図６】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部が、電極端子列に平行な筋状にパターン形成されている状態を示す平面図である。
【図７】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部が、電極端子列に垂直並びに平行な筋状に各々パターン形成されている状態を示す平面図である。
【図８】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部が、平面方向に複数の矩形のパターンの集合体で形成されている状態を示す平面図である。
【図９】互いに積層された半導体チップ間の絶縁性保護膜に、陥没部を形成しない場合における絶縁性保護膜のパターン形状を示す平面図である。
【図１０】本発明にかかる半導体装置の製造方法における接着層形成工程の一例を示す斜視図である。
【図１１】本発明にかかる半導体装置の製造方法における接着層形成工程の他の一例を示す斜視図である。
【図１２】本発明の実施の形態２にかかる半導体装置における半導体素子搭載部の概略構成を示す断面図である。
【図１３】本発明の実施の形態２にかかる半導体装置における半導体素子搭載部の他の概略構成を示す断面図である。
【図１４】本発明の実施の形態３にかかる半導体装置における半導体素子搭載部の概略構成を示す断面図である。
【図１５】本発明の実施の形態３にかかる半導体装置における半導体素子搭載部の他の概略構成を示す断面図である。
【図１６】本発明の実施の形態４にかかる半導体装置における半導体素子搭載部の概略構成を示す断面図である。
【図１７】本発明の実施の形態４にかかる半導体装置における半導体素子搭載部の他の概略構成を示す断面図である。
【図１８】本発明にかかる半導体装置の他の概略構成を示す断面図である。
【図１９】本発明の実施の形態５にかかる半導体装置の概略構成を示す断面図である。
【図２０】本発明の実施の形態５にかかる半導体装置の他の概略構成を示す断面図である。
【図２１】本発明の実施の形態６にかかる積層型半導体装置の概略構成を示す断面図である。
【図２２】本発明の実施の形態６にかかる積層型半導体装置の他の概略構成を示す断面図である。
【符号の説明】
【０２４１】
１    第１の半導体チップ
２    第２の半導体チップ
３    第１のボンディングワイヤ
４    第２のボンディングワイヤ
５    第１の接着層
６    第２の接着層
７    空隙部
１０    半導体チップ積層体
１１    基板
１２    半田ボール
１３    モールド樹脂
１４    配線
１５    ワイヤボンドターミナル部
１６    ランド部
１６ａ  表面ランド部
１６ｂ  裏面ランド部
１７    ソルダレジスト
２０    半導体装置
２１    電極端子
２２    絶縁性保護膜
３１    電極端子
３２    絶縁性保護膜
４１    シート状の接着材料
５１    半導体ウェハ
５２    貼付用ローラ
６１    接着層
６２    接着層
７０    積層型半導体装置
７１    接着層
７２    空隙部
【図１】
2006108327.tif 000003
【図２】
2006108327.tif 000004
【図３】
2006108327.tif 000005
【図４】
2006108327.tif 000006
【図５】
2006108327.tif 000007
【図６】
2006108327.tif 000008
【図７】
2006108327.tif 000009
【図８】
2006108327.tif 000010
【図９】
2006108327.tif 000011
【図１０】
2006108327.tif 000012
【図１１】
2006108327.tif 000013
【図１２】
2006108327.tif 000014
【図１３】
2006108327.tif 000015
【図１４】
2006108327.tif 000016
【図１５】
2006108327.tif 000017
【図１６】
2006108327.tif 000018
【図１７】
2006108327.tif 000019
【図１８】
2006108327.tif 000020
【図１９】
2006108327.tif 000021
【図２０】
2006108327.tif 000022
【図２１】
2006108327.tif 000023
【図２２】
2006108327.tif 000024