(57)【要約】【課題】工程を単純化できる表示装置及びその製造方法を提供する。【解決手段】画像表示領域とドライバ領域とを有する基板と、前記画像表示領域に画素電極を備えた画素領域を限定するために互いに交差するゲートライン及びデータラインと、前記ゲートラインとデータラインとの間の絶縁層と、前記画像表示領域において前記ゲート及びデータラインと前記画素電極とに接続された第１薄膜トランジスタと、第１極性を持つ第２薄膜トランジスタと、前記ドライバ領域において前記第１極性とは異なる第２極性を持つ第３薄膜トランジスタとを備え、前記第１乃至第３薄膜トランジスタの画素電極とゲートライン及びゲート電極は、金属層が透明導電層上に形成される二重層構造を有し、前記画素電極の透明導電層は、前記画素領域において前記絶縁層及び金属層を貫通する透過孔を介して露出される。【選択図】図４
2006184853.tif 000002
【特許請求の範囲】
【請求項１】
画像表示領域とドライバ領域とを有する基板と、
前記画像表示領域に画素電極を備えた画素領域を限定するために互いに交差するゲートライン及びデータラインと、
前記ゲートラインとデータラインとの間の絶縁層と、
前記画像表示領域において前記ゲート及びデータラインと前記画素電極とに接続された第１薄膜トランジスタと、
第１極性を持つ第２薄膜トランジスタと、
前記ドライバ領域において前記第１極性とは異なる第２極性を持つ第３薄膜トランジスタと
を備え、
前記第１乃至第３薄膜トランジスタの画素電極とゲートライン及びゲート電極は、金属層が透明導電層上に形成される二重層構造を有し、
前記画素電極の透明導電層は、前記画素領域において前記絶縁層及び金属層を貫通する透過孔を介して露出される
ことを特徴とする表示装置。
【請求項２】
前記第１薄膜トランジスタは、第１極性を持つ
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記二重層構造を持つストレージラインと、
前記第１薄膜トランジスタの第１活性層と接続されたストレージ下部電極と、
前記ストレージ下部電極が絶縁層を挟んで前記ストレージラインと重畳されて形成されたストレージキャパシタと
をさらに含むことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ストレージラインは前記データラインと交差する
ことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１薄膜トランジスタの第１ドレイン電極は、前記絶縁層を挟んで前記ストレージラインと重畳されて形成された第２ストレージキャパシタをさらに含む
ことを特徴とする請求項３に記載の表示装置。
【請求項６】
前記ストレージ下部電極は、前記第１活性層から伸張されてなり不純物を含む
ことを特徴とする請求項３に記載の表示装置。
【請求項７】
前記第１薄膜トランジスタの第１ドレイン電極は、前記画素電極の透明導電層と接続される
ことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記第１薄膜トランジスタの前記第１ドレイン電極は、前記画素電極の金属層と接触される
ことを特徴とする請求項１に記載の表示装置。
【請求項９】
前記金属層は前記透過孔の周囲を囲む
ことを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記第１及び第２薄膜トランジスタは、チャネル領域と、ソース領域及びドレイン領域と、ＬＤＤ(Lightly Doped Drain)領域とを備える
ことを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記ソース及びドレイン領域は、ｎ＋不純物でドープされる
ことを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記ＬＤＤ領域は、前記ソース領域とドレイン領域との間に形成され、ｎ−不純物でドープされる
ことを特徴とする請求項１０に記載の表示装置。
【請求項１３】
前記表示装置は、液晶表示装置であって、前記基板上の液晶層をさらに含む
ことを特徴とする請求項１に記載の表示装置。
【請求項１４】
基板上に第１活性層乃至第３活性層を形成する工程と、
前記活性層上に第１絶縁膜を形成する工程と、
第１ゲート電極、第２ゲート電極及び第３ゲート電極と、前記第１ゲート電極と接続されたゲートラインと、前記第１絶縁膜上の画素電極とを含み、金属層が透明導電層上に形成される二重層構造を持つ第１導電パターンを形成する工程と、
前記第１活性層及び第２活性層上に第１不純物でドープされたソース及びドレイン領域を形成する工程と、
前記第３活性層上に第２不純物でドープされたソース及びドレイン領域を形成する工程と、
前記第１導電パターン上に第２絶縁膜を形成する工程と、
前記第１、第２及び第３活性層のソース及びドレイン領域を露出させるソース及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過孔を形成する工程と、
前記第１、第２及び第３活性層のソース及びドレイン領域に接続された第１、第２及び第３ソース及びドレイン領域と、データラインを含む第２導電パターンとを形成する工程とを含み、
前記第１ドレイン電極は、前記画素電極の前記透明導電層と接続される
ことを特徴とする表示装置の製造方法。
【請求項１５】
前記第１活性層から延長されたストレージ下部電極を形成する工程と、
前記第１導電層をパターニングしてストレージラインを形成する工程と、
前記ストレージ下部電極を前記ストレージラインと重畳させることで、ストレージキャパシタを形成する工程と
をさらに含むことを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１６】
前記ストレージラインは、前記データラインと並設される
ことを特徴とする請求項１５に記載の表示装置製造方法。
【請求項１７】
前記ストレージラインを前記第１ドレイン電極と重畳させることで、第２ストレージキャパシタを形成する工程をさらに含む
ことを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項１８】
前記ストレージ下部電極内に不純物を注入する工程をさらに含む
ことを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項１９】
前記第１及び第２ゲート電極と重畳するチャネル領域と、前記第１及び第２活性層上の前記ソース及びドレイン領域との間にＬＤＤ領域を形成する工程をさらに含む
ことを特徴とする請求項１５に記載の表示装置の製造方法。
【請求項２０】
前記ＬＤＤ領域は、前記第１及び第２ゲート電極をマスクとして、前記第１及び第２活性層の各部内にｎ−不純物をドープすることにより形成される
ことを特徴とする請求項１９に記載の表示装置の製造方法。
【請求項２１】
前記透過孔を形成する工程は、
前記第１絶縁膜をパターニングして前記透過孔を形成する工程と、
前記透過孔を介して、前記画素電極の前記金属層をエッチングして、前記画素電極の透明導電層を露出させる工程とを含む
ことを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項２２】
前記透過孔は前記第１絶縁膜及び前記金属層を貫通し、前記金属層は前記透過孔の周囲を囲む
ことを特徴とする請求項２１に記載の表示装置の製造方法。
【請求項２３】
前記基板と前記第１、第２及び第３活性層との間にバッファ膜を形成する工程をさらに含む
ことを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項２４】
前記表示装置は、液晶表示装置であって、前記基板上の液晶層をさらに含む
ことを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項２５】
前記第１ドレイン電極は、前記画素電極の金属層と接触する
ことを特徴とする請求項１４に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はポリシリコンを用いた表示装置及びその製造方法に関し、特に、工程を単純化できる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
通常、液晶表示装置は、液晶表示パネル(以下、液晶パネルと称す)にマトリクス状に配列された液晶セルのそれぞれがビデオ信号によって光透過率を調節することで、画像を表示する。
【０００３】
液晶セルのそれぞれにはビデオ信号を独立的に供給するためのスイッチ素子として、薄膜トランジスタ(以下、ＴＦＴと称す)が用いられる。このようなＴＦＴの活性層としては、アモルファスシリコン又はポリシリコンが用いられる。ここで、アモルファスシリコンより電荷移動度が約１００倍程度速いポリシリコンを用いる場合、高い応答速度を必要とする駆動回路を液晶パネルに内蔵することができる。
【０００４】
図１は、駆動回路が内蔵された従来のポリ液晶パネルのＴＦＴ基板を概略的に示す図である。
【０００５】
図１に示すポリシリコンＴＦＴ基板は、ゲートライン２とデータライン４との交差により定義される画素領域ごとに、ＴＦＴ３０及び画素電極２２が形成される画像表示領域７と、画像表示領域７のデータライン４を駆動するためのデータドライバ５と、画像表示領域７のゲートライン２を駆動するためのゲートドライバ３とを備える。
【０００６】
画像表示領域７は、複数のゲートライン２とデータライン４との交差により定義される画素領域の各々に形成されたＴＦＴ３０及び画素電極２２を備える。ＴＦＴ３０は、ゲートライン２のスキャン信号に応答してデータライン４からのビデオ信号を画素電極２２に充電する。ビデオ信号が充電された画素電極２２は、ＴＦＴ基板と液晶を挟んで向き合うカラーフィルター基板の共通電極と電位差を発生させ、その電位差のため、液晶分子が誘電異方性によって回転する。このような液晶分子の回転程度に応じて、光透過率が変化することにより階調が具現される。
【０００７】
ゲートドライバ３は、ゲートライン２を順次駆動する。
【０００８】
データドライバ５は、ゲートライン２の駆動時ごとにデータライン４にビデオ信号を供給する。
【０００９】
図２は図１に示すポリシリコンＴＦＴ基板の画像表示領域７に含まれた一画素領域を拡大して示す平面図、図３は図２に示すＴＦＴ基板の画素領域のＩ-Ｉ'線に沿う断面図である。
【００１０】
図２及び図３に示すＴＦＴ基板は、ゲートライン２及びデータライン４と接続されるＴＦＴ３０及びＴＦＴ３０と接続される画素電極２２を備える。ＴＦＴ３０は、ＮＭＯＳ-ＴＦＴ又はＰＭＯＳ-ＴＦＴで形成されるが、以下ではＮＭＯＳ-ＴＦＴで形成される場合のみを説明する。
【００１１】
ＴＦＴ３０は、ゲートライン２と接続されたゲート電極６、データライン４に含まれるソース電極、及び保護膜１８を貫通する画素コンタクトホール２０を介して画素電極２２と接続されるドレイン電極１０を備える。ゲート電極６は、ゲート絶縁膜１６を挟んでバッファ膜１２上に形成される活性層１４のチャネル領域１４Ｃと重畳されるように形成される。ソース電極及びドレイン電極１０はゲート電極６と層間絶縁膜２６を挟んで形成される。そして、ソース電極及びドレイン電極１０は、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレインコンタクトホール２４Ｄのそれぞれを介して、ｎ＋不純物が注入された活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄのそれぞれと接続される。
【００１２】
このようなポリシリコン型ＴＦＴ基板の画像表示領域３２は、次のように６マスク工程により形成される。
【００１３】
具体的に、第１マスク工程により、下部基板１上にバッファ膜１２が形成され、その上に活性層１４が形成される。活性層１４は、バッファ膜１２上にアモルファスシリコンを蒸着後、レーザーで結晶化してポリシリコンになった後、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程により、ポリシリコン層をパターニングすることによって形成される。
【００１４】
第２マスク工程において、活性層１４の形成されたバッファ膜１２上にゲート絶縁膜１６が形成され、その上にゲートライン２及びゲート電極６が形成される。そして、ゲート電極６をマスクとして用いて、活性層１４の非重畳領域にｎ＋不純物を注入して活性層１４のソース領域１４Ｓ及びドレイン領域１４Ｄを形成する。
【００１５】
第３マスク工程において、ゲートライン２及びゲート電極６の形成されたゲート絶縁膜１６上に層間絶縁膜２６が形成され、層間絶縁膜２６及びゲート絶縁膜１６を貫通するソースコンタクトホール２４Ｓ及びドレインコンタクトホール２４Ｄが形成される。
【００１６】
第４マスク工程において、層間絶縁膜２６上にソース電極を含むデータライン４及びドレイン電極１０が形成される。
【００１７】
第５マスク工程において、データライン４及びドレイン電極１０の形成された層間絶縁膜２６上に保護膜１８が形成され、保護膜１８を貫通してドレイン電極１０を露出させる画素コンタクトホール２０が形成される。
【００１８】
第６マスク工程において、画素コンタクトホール２０を介してドレイン電極１０と接続された透明な画素電極２２が保護膜１８上に形成される。
【００１９】
このように、従来のポリシリコン型ＴＦＴ基板の画像表示領域７は、６マスク工程により形成されるので、製造工程が複雑であるという問題点がある。これは、一つのマスク工程が、薄膜蒸着工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程及び検査工程などのような多くの工程を含むためである。
【００２０】
また、従来のポリシリコン型ＴＦＴ基板は、画像表示領域７と共にゲートドライバ３及びデータドライバ５を形成する場合、ＣＭＯＳ−ＴＦＴを形成しなければならないので、９マスク工程へと工程数が増加して製造工程が一層複雑になる。よって、原価節減のためにはポリＴＦＴ基板のマスク工程数を低減できる方案が必要である。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
したがって、本発明は、上述した点に鑑みてなされたもので、工程を単純化できる表示装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００２２】
前記目的を達成するために、本発明に係る表示装置は、画像表示領域とドライバ領域とを有する基板と、前記画像表示領域に画素電極を備えた画素領域を限定するために互いに交差するゲートライン及びデータラインと、前記ゲートラインとデータラインとの間の絶縁層と、前記画像表示領域において前記ゲート及びデータラインと前記画素電極とに接続された第１薄膜トランジスタと、第１極性を持つ第２薄膜トランジスタと、前記ドライバ領域において前記第１極性とは異なる第２極性を持つ第３薄膜トランジスタとを備え、前記第１乃至第３薄膜トランジスタの画素電極とゲートライン及びゲート電極は、金属層が透明導電層上に形成される二重層構造を有し、前記画素電極の透明導電層は、前記画素領域において前記絶縁層及び金属層を貫通する透過孔を介して露出される。
【００２３】
また、本発明に係る表示装置の製造方法は、基板上に第１乃至第３活性層を形成する工程と、前記活性層上に第１絶縁膜を形成する工程と、前記第１ゲート電極、第２ゲート電極及び第３ゲート電極と、前記第１ゲート電極と接続されたゲートラインと、前記第１絶縁膜上の画素電極とを含み、金属層が透明導電層上に形成される二重層構造を持つ第１の導電パターンを形成する工程と、前記第１活性層及び第２活性層上に第１不純物でドープされたソース及びドレイン領域を形成する工程と、前記第３活性層上に第２不純物でドープされたソース及びドレイン領域を形成する工程と、前記第１導電パターン上に第２絶縁膜を形成する工程と、前記第１、第２及び第３活性層のソース及びドレイン領域を露出させるソース及びドレインコンタクトホールを形成し、前記画素電極の前記透明導電層を露出させる透過孔を形成する工程と、前記第１、第２及び第３活性層のソース及びドレイン領域に接続された第１、第２及び第３ソース及びドレイン領域、データラインを含む第２導電パターンを形成する工程とを含み、前記第１ドレイン電極は、前記画素電極の前記透明導電層と接続される。
【発明の効果】
【００２４】
本発明に係る表示装置及びその製造方法は、画像表示領域と共に駆動回路を形成しながらも、７マスク工程に工程数を減少できる。これにより、材料及び設備投資のコスト等の低減及び歩留まりの向上を図ることができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面に基づき、本発明の好適な実施の形態を詳細に説明する。
【００２６】
図４は本発明の実施の形態によるポリＴＦＴ基板の一部分を示す平面図、図５は図４に示すＴＦＴ基板のIII−III'、IV−IV'線に沿う断面図である。
【００２７】
図４及び図５に示すポリシリコンＴＦＴ基板は、画像表示領域１９６と、画像表示領域１９６のゲートライン１０２を駆動するゲートドライバ１９４と、データライン１０４を駆動するデータドライバ１９２とを備える。
【００２８】
画像表示領域１９６は、ゲートライン１０２及びデータライン１０４に接続されたＴＦＴ１３０と、ＴＦＴ１３０に接続された画素電極１２２及びストレージキャパシタ１６０とを備える。ＴＦＴ１３０はＮＭＯＳ−ＴＦＴ又はＰＭＯＳ−ＴＦＴで形成されるが、以下ではＮＭＯＳ−ＴＦＴで形成された場合のみを説明する。よって、画像表示領域１９６のＴＦＴ１３０は第１ＮＭＯＳ−ＴＦＴ１３０と定義することにする。
【００２９】
データライン１０４は、層間絶縁膜１１８を挟んでゲートライン１０２及びストレージライン１５２と交差して画素電極１２２が形成される画素領域を定義する。
【００３０】
第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２のゲート信号に応答して、データライン１０４のビデオ信号を画素電極１２２に供給する。このために、第１ＮＭＯＳ−ＴＦＴ１３０は、ゲートライン１０２と接続された第１ゲート電極１０６と、データライン１０４に含まれた第１ソース電極と、画素電極１２２と接続された第１ドレイン電極１１０と、第１ソース電極及び第１ドレイン電極１１０間にチャネルを形成する第１活性層１１４とを備える。
【００３１】
ここで、ゲートライン１０２及び第１のゲート電極１０６は、ストレージライン１５２と共に、透明導電層１０１とその上に金属層１０３とが積層された二重層構造を持つ。
【００３２】
第１活性層１１４は、バッファ膜１１２を挟んで下部基板１００上に形成される。
第１活性層１１４は、ゲート絶縁膜１１６を挟んで第１のゲート電極１０６と重畳されたチャネル領域１１４Ｃと、チャネル領域１１４Ｃを挟んでｎ＋不純物の注入されたソース領域１１４Ｓ及びドレイン領域１１４Ｄとを備える。第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄは、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１ソースコンタクトホール１２４Ｓ及び第１ドレインコンタクトホール１２４Ｄを介して、データライン１０４に含まれた第１ソース電極及び第１のドレイン電極１１０に各々接続される。そして、第１活性層１１４は、オフ電流を減少させるために、チャネル領域１１４Ｃ、ソース領域１１４Ｓ及びドレイン領域１１４Ｄ間にｎ−不純物の注入されたＬＤＤ(Lightly Doped Drain)領域をさらに備える。
【００３３】
画素電極１２２は、画素領域のゲート絶縁膜１１６上に形成された透明導電層１０１と、透明導電層１０１上の枠に沿って残存する金属層１０３とを備える。換言すれば、画素電極１２２の透明導電層１０１は、層間絶縁膜１１８及び金属層１０３を貫通する透過孔１２０を介して露出される。これとは異なり、画素電極１２２は、残存する金属層１０３なしに透明導電層１０１のみで形成されることもできる。このような画素電極１２２は、ＴＦＴ１３０からストレージライン１５２を横切って透過孔１２０の側面に沿って延長された第１ドレイン電極１１０と接続される。具体的に、第１ドレイン電極１１０は、透過孔１２０を介して露出された画素電極１２２の金属層１０３及び透明導電層１０１と接続される。このような画素電極１２２は、薄膜トランジスタ１３０から供給されたビデオ信号を充電して、図示しないカラーフィルター基板に形成された共通電極と電位差を発生させる。この電位差のため、薄膜トランジスタ基板とカラーフィルター基板に位置する液晶が誘電異方性によって回転し、図示しない光源から画素電極１２２を経由して入射される光の透過量を調節して、カラーフィルター基板の方に透過させる。
【００３４】
ストレージキャパシタ１６０は、ストレージライン１５２とＴＦＴ１３０との間に並列接続された第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２を備える。第１ストレージキャパシタＣｓｔ１は、ストレージライン１５２が第１の活性層１１４から延長されたストレージ下部電極１５０とゲート絶縁膜１１６を挟んで重畳して形成される。第２ストレージキャパシタＣｓｔ２は、第１ドレイン電極１１０が層間絶縁膜１１８を挟んでストレージライン１５２と交差して形成される。このような第１及び第２ストレージキャパシタＣｓｔ１、Ｃｓｔ２の並列連結により容量が増加されたストレージキャパシタ１６０は、画素電極１２０に充電されたビデオ信号が安定して維持されるようにする。
【００３５】
ゲートドライバ１９４及びデータドライバ１９２は、ＣＭＯＳ構造で連結した第２ＮＭＯＳ−ＴＦＴ１８０とＰＭＯＳ−ＴＦＴ１９０を含む。
【００３６】
第２ＮＭＯＳ−ＴＦＴ１８０は、バッファ膜１１２上に形成された第２活性層１４４、ゲート絶縁膜１１６を挟んで第２活性層１４４のチャネル領域と重畳された第２ゲート電極１３６、第２ソースコンタクトホール１５４Ｓ及び第２ドレインコンタクトホール１５４Ｄを介して第２活性層１４４のソース領域及びドレイン領域の各々と接続された第２ソース電極１３８及び第２ドレイン電極１４０を備える。そして、第２活性層１４４は、オフ電流を減少させるために、チャネル領域と、ソース領域及びドレイン領域間にｎ−不純物の注入されたＬＤＤ領域をさらに備える。このような第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６に形成された第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造で形成される。
【００３７】
第２ＰＭＯＳ−ＴＦＴ１９０は、バッファ膜１１２上に形成された第３活性層１７４、ゲート絶縁膜１１６を挟んで第３活性層１７４のチャネル領域１７４Ｃと重畳された第３ゲート電極１６６、第３ソースコンタクトホール１８４Ｓ及び第３ドレインコンタクトホール１８４Ｄを介して第３活性層１７４のソース領域１７４Ｓ及びドレイン領域１７４Ｄの各々と接続された第３ソース電極１６８並びに第３ドレイン電極１７０を備える。ここで、第３活性層１７４のソース領域１７４Ｓ及びドレイン領域１７４Ｄはｐ不純物が注入されて形成される。
【００３８】
このように、本発明に係るポリシリコン型ＴＦＴ基板は、画素電極１２２が、二重層構造のゲートライン１０２、第１乃至第３のゲート電極１０６、１３６、１６６及びストレージライン１５２と共に、ゲート絶縁膜１１６上に形成されることで、工程の単純化が可能である。結果として、第１ソース電極を含んだデータライン１０４、第２及び第３ソース電極１３８、１６８、第１乃至第３ドレイン電極１１０、１４０、１７０を含むソース／ドレイン金属パターンが露出された構造を持つが、このようなソース／ドレイン金属パターンは、シール材により封止される領域に位置させて保護できる。例えば、シール材により封止される領域に形成されたソース／ドレイン金属パターンは、その上に塗布される配向膜だけでなく、封止領域に形成された液晶によって十分に保護できる。
【００３９】
図６Ａ乃至図６Ｇは、本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法を説明する断面図である。ここで、ゲートドライバ１９４及びデータドライバ１９２に含まれる第２ＮＭＯＳ−ＴＦＴ１８０は、画像表示領域１９６の第１ＮＭＯＳ−ＴＦＴ１３０と同様な構造であるので示さないが、図４を参照して説明することにする。
【００４０】
図６Ａを参照すれば、下部基板１００上にバッファ膜１１２が形成され、その上に第１マスク工程により一体化した第１活性層１１４及びストレージ下部電極１５０が画像表示領域に形成され、第２活性層１４４（図示せず）及び第３１７４がドライバ領域に形成される。
【００４１】
バッファ膜１１２は、下部基板１００上にＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
【００４２】
次に、バッファ膜１１２上にＬＰＶＤ(Low Pressure Chemical Vapor Deposition)やＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)などの方法によりアモルファスシリコン薄膜を形成後、結晶化してポリシリコン薄膜を形成する。このとき、アモルファスシリコン薄膜の結晶化の前に、アモルファスシリコン薄膜内に存在する水素原子を除去するための脱水素化工程を行うこともできる。アモルファスシリコン薄膜の結晶化方法としては、エキシマレーザーアニーリング方法の一つとして、ラインビームを横方向にスキャンしてグレインを横方向に成長させることで、グレインの大きさを向上させた逐次的横方向結晶化(ＳＬＳ：Sequential Lateral Solidification)方法が主に用いられる。 
【００４３】
そして、ポリシリコン薄膜を、第１マスクを用いたフォトリソグラフィ工程及びエッチング工程によりパターニングして一体化した第１活性層１１４及びストレージ下部電極１５０を画像表示領域に形成し、第２活性層１４４（図示せず）及び第３活性層１７４をドライバ領域に形成する。
【００４４】
図６Ｂを参照すれば、第２マスク工程を用いて、ストレージ下部電極１５０にｎ＋不純物を注入して導電性を持つようにする。
【００４５】
具体的に、第２マスクを用いたフォトリソグラフィ工程により、ストレージ下部電極１５０を露出させるフォトレジストパターンを形成し、露出されたストレージ下部電極１５０にｎ＋不純物を注入することで、ストレージ下部電極１５０が導電性を持つようにする。そして、フォトレジストパターンをストリップ工程により除去する。
【００４６】
図６Ｃを参照すれば、第１乃至第３活性層１１４、１４４（図示せず）、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ゲート絶縁膜１１６が形成され、その上に、第３マスク工程により、二重層構造を持つゲートライン１０２、第１乃至第３ゲート電極１０６、１３６、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
【００４７】
ゲート絶縁膜１１６は、第１乃至第３活性層１１４、１４４（図示せず）、１７４とストレージ下部電極１５０が形成されたバッファ膜１１２上に、ＳｉＯ２などのような無機絶縁物質が全面に蒸着されて形成される。
【００４８】
続いて、ゲート絶縁膜１１６上に透明導電層１０１及び金属層１０３がスパッタ法などにより積層される。透明導電層１０１としては、ＩＴＯ(Indium Tin Oxide)、ＴＯ(Tin Oxide)、ＩＴＺＯ(Indium Tin Zinc Oxide)及びＩＺＯ(Indium Zinc Oxide)などが用いられ、金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ａｌ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金などのような金属物質が単一層又は少なくとも二重層構造で用いられる。次に、第２マスクを用いたフォトリソグラフィ工程及びエッチング工程により、金属層１０３及び透明導電層１０１がパターニングされることで、二重層構造を持つゲートライン１０２、第１乃至第３のゲート電極１０６、１３６（図示せず）、１６６及びストレージライン１５２と共に画素電極１２２が形成される。
【００４９】
図６Ｄを参照すれば、第４マスク工程により、第１及び第２活性層１１４、１４４（図示せず）のソース領域１１４Ｓ及びドレイン領域１１４Ｄと、ＬＤＤ領域とが形成される。
【００５０】
具体的に、第１及び第２ゲート電極１０６、１３６（図示せず）をマスクとして、第１活性層１１４及び第２活性層１４４（図示せず）の露出部にＬＤＤ領域を形成するｎ−不純物を注入する。
【００５１】
続いて、第４マスクを用いたフォトリソグラフィ工程により、第１及び第２活性層１１４、１４４のソース領域１１４Ｓ及びドレイン領域１１４Ｄを露出させるフォトレジストパターンを形成し、露出されたソース領域１１４Ｓ及びドレイン領域１１４Ｄにｎ＋不純物を注入する。このような第１及び第２活性層１１４、１４４のソース領域１１４Ｓ及びドレイン領域１１４Ｄは、ゲート電極１０６、１３６と重畳されたチャネル領域１１４Ｃと、前記ｎ−不純物のみを注入したＬＤＤ領域とを挟んで位置する。そして、フォトレジストパターンをストリップ工程により除去する。
【００５２】
図６Ｅを参照すれば、第５マスク工程により、第３活性層１７４にｐ＋不純物を注入して、第３活性層１７４のソース領域１７４Ｓ及びドレイン領域１７４Ｄが形成される。
【００５３】
具体的に、第５マスクを用いたフォトリソグラフィ工程により、第３活性層１７４の両側領域及びドレイン領域１７４Ｄを露出させるフォトレジストパターンを形成する。そして、露出された第３活性層１７４の両側領域にｐ+不純物を注入することで、第３活性層１７４のソース領域１７４Ｓ及びドレイン領域１７４Ｄを形成する。このような第３活性層１７４のソース及びドレイン領域１７４Ｓ、１７４Ｄは、第３ゲート電極１６６と重畳されるチャネル領域１７４Ｃを挟んで位置する。次に、フォトレジストパターンはストリップ工程により除去される。
【００５４】
図６Ｆを参照すれば、ゲートライン１０２、ゲート電極１０６、１３６（図示せず）、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、第６マスク工程により、ソース及びドレインコンタクトホール１２４Ｓ、１２４Ｄ、１５４Ｓ、１５４Ｄ、１８４Ｓ、１８４Ｄと透過孔１２０を持つ層間絶縁膜１１８が形成される。
【００５５】
層間絶縁膜１１８は、ゲートライン１０２、ゲート電極１０６、１３６（図示せず）、１６６、ストレージライン１５２及び画素電極１２２が形成されたゲート絶縁膜１１６上に、ＳｉＯ２やＳｉＮｘなどのような無機絶縁物質が全面に蒸着されて形成される。
【００５６】
続いて、第６マスクを用いたフォトリソグラフィ工程及びエッチング工程により、層間絶縁膜１１８及びゲート絶縁膜１１６を貫通する第１乃至第３ソースコンタクトホール１２４Ｓ、１５４Ｓ（図示せず）、１８４Ｓ、第１乃至第３ドレインコンタクトホール１２４Ｄ、１５４Ｄ（図示せず）、１８４Ｄ、並びに層間絶縁膜１１８を貫通する透過孔１２０が形成される。第１乃至第３ソースコンタクトホール１２４Ｓ、１５４Ｓ、１８４Ｓは第１乃至第３活性層１１４、１４４、１７４のソース領域１１４Ｓ、１７４Ｓの各々を露出させ、第１乃至第３ドレインコンタクトホール１２４Ｄ、１５４Ｄ、１８４Ｄは第１乃至第３活性層１１４、１４４、１７４のドレイン領域１１４Ｄ、１７４Ｄの各々を露出させる。透過孔１２０は画素電極１２２の上部層である金属層１０３を露出させる。
【００５７】
次に、透過孔１２０を介して露出された画素電極１２２の金属層１０３をエッチングして透明導電層１０１を露出させる。このとき、透明導電層１０１の周辺部には、層間絶縁膜１１８と重畳された金属層１０３が残存することもある。
【００５８】
図６Ｇを参照すれば、第７マスク工程により、層間絶縁膜１１８上に第１のソース電極を含んだデータライン１０４、第２及び第３のソース電極１３８（図示せず）、１６８、第１乃至第３のドレイン電極１１０、１４０（図示せず）、１７０を含むソース／ドレイン金属パターンが形成される。
【００５９】
ソース／ドレイン金属パターンは、層間絶縁膜１１８上にソース／ドレイン金属層を形成後、第７マスクを用いたフォトリソグラフィ工程及びエッチング工程により、ソース／ドレイン金属層をパターニングして形成される。データライン１０４及び第１のドレイン電極１１０は、第１ソースコンタクトホール１２４Ｓ及び第１ドレインコンタクトホール１２４Ｄを介して、第１活性層１１４のソース領域１１４Ｓ及びドレイン領域１１４Ｄの各々と接続される。また、第１ドレイン電極１１０は、ストレージライン１５２と重畳されながら透過孔１２０を介して画素電極１２２と接続される。第２ソース電極１３８及び第２ドレイン電極１４０は、第２ソースコンタクトホール１５４Ｓ及び第２ドレインコンタクトホール１５４Ｄを介して、第２活性層１４４のソース領域及びドレイン領域の各々と接続される。第３ソース電極１６８及び第３のドレイン電極１７０は、第３ソースコンタクトホール１８４Ｓ及び第３ドレインコンタクトホール１８４Ｄを介して、第３活性層１７４のソース領域１７４Ｓ及びドレイン領域１７４Ｄの各々と接続される。
【００６０】
このように、本発明の実施の形態によるポリシリコンＴＦＴ基板の製造方法は、７マスク工程で工程の単純化が可能である。結果として、本発明の実施の形態によるポリＴＦＴ基板は、保護膜の不在によりソース／ドレイン金属パターンが露出された構造を持つが、全てシール材により封止される領域に位置するので、その上に塗布される配向膜だけでなく、封止領域に充填される液晶によって十分に保護できる。
【００６１】
上述したように、本発明に係る液晶表示装置及びその製造方法は、画像表示領域と共に駆動回路を形成しながらも、７マスク工程に工程数を低減できる。これにより、材料及び設備投資のコストの低減及び歩留まりの向上を図ることができる。
【００６２】
以上で説明した内容により、当業者であれば、本発明の技術思想から逸脱しない範囲内で多様に変更・修正が可能であることが分かる。従って、本発明の技術範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により定められなければならない。
【図面の簡単な説明】
【００６３】
【図１】従来のポリシリコン薄膜トランジスタ基板を概略的に示すブロック図である。
【図２】図１に示す一画素領域を拡大して示す平面図である。
【図３】図２に示す一画素領域のＩ−Ｉ'線に沿う断面図である。
【図４】本発明の実施の形態によるポリシリコン薄膜トランジスタ基板を部分的に示す平面図である。
【図５】図４に示すポリシリコン薄膜トランジスタ基板のＩＩＩ−ＩＩＩ'、ＩＶ−ＩＶ'線に沿う断面図である。
【図６Ａ】本発明の実施の形態によるポリシリコン薄膜トランジスタ基板の製造方法を説明する断面図である。
【図６Ｂ】図６Ａに続く工程を説明する断面図である。
【図６Ｃ】図６Ｂに続く工程を説明する断面図である。
【図６Ｄ】図６Ｃに続く工程を説明する断面図である。
【図６Ｅ】図６Ｄに続く工程を説明する断面図である。
【図６Ｆ】図６Ｅに続く工程を説明する断面図である。
【図６Ｇ】図６Ｆに続く工程を説明する断面図である。
【符号の説明】
【００６４】
１、１００    基板
２、１０２    ゲートライン
３、１９４    ゲートドライバ
４、１０４    データライン
５、１９２    データドライバ
６、１０６、１３６、１６６    ゲート電極
７、１９６   画像表示領域
１０、１１０、１４０、１７０    ドレイン電極
１２、１１２    バッファ膜
１４、１１４、１４４、１７４   活性層
１４Ｓ、１１４Ｓ、１７４Ｓ    ソース領域
１４Ｄ、１１４Ｄ、１７４Ｄ    ドレイン領域
１４Ｃ、１１４Ｃ、１７４Ｃ    チャネル領域
１６、１１６    ゲート絶縁膜
１８  保護膜
２０  画素コンタクトホール
２２、１２２    画素電極
２４Ｓ、１２４Ｓ、１５４Ｓ、１８４Ｓ    ソースコンタクトホール
２６、１１８     層間絶縁膜
３０、１３０、１８０、１９０    薄膜トランジスタ
１５０    ストレージ下部電極
１６０    ストレージキャパシタ
【図１】
2006184853.tif 000003
【図２】
2006184853.tif 000004
【図３】
2006184853.tif 000005
【図４】
2006184853.tif 000006
【図５】
2006184853.tif 000007
【図６Ａ】
2006184853.tif 000008
【図６Ｂ】
2006184853.tif 000009
【図６Ｃ】
2006184853.tif 000010
【図６Ｄ】
2006184853.tif 000011
【図６Ｅ】
2006184853.tif 000012
【図６Ｆ】
2006184853.tif 000013
【図６Ｇ】
2006184853.tif 000014