(57)【要約】【課題】より小型化された加速度センサチップパッケージ及びその製造方法。【解決手段】加速度センサチップパッケージ10は、開口部16が画成されているフレーム部13、開口部内に延在している梁部14a及び梁部により可動に支持されている可動部14bを含む可動構造体15、検出素子19及び複数の電極パッド18を有する加速度センサチップ11と、一端側が電極パッドに電気的に接続されている複数の配線部17aを有する再配線層17と、電極パッドに接続されている導電バンプ24と、第１の面20aから露出する複数のセンサ制御電極パッド22を有していて、センサ制御電極パッドが導電バンプと接続されているセンサ制御チップ20と、配線部の他端側に接続されている外部端子70と、外部端子を露出させて、加速度センサチップ上に設けられていて、センサ制御チップ、電極パッド及び再配線層を封止する封止部50と、開口部を下面側から封止する基板12とを具えている。【選択図】図１
2006119042.tif 000002
【特許請求の範囲】
【請求項１】
上面及び該上面と対向する下面を有していて、前記上面から前記下面に至る開口部が画成される内側領域及び該内側領域を囲む外側領域を有するフレーム部、該フレーム部から前記開口部内に延在している梁部及び前記開口部内に納められていて、前記梁部により可動に支持されている可動部を含む可動構造体、当該可動構造体の変位を検出する検出素子、及び当該検出素子と電気的に接続されていて、前記フレーム部の前記外側領域に設けられている複数の電極パッドを有する加速度センサチップと、
前記外側領域に延在させて設けられていて、一端側が前記電極パッドに電気的に接続されている複数の配線部を有する再配線層と、
前記電極パッドに電気的に接続されている導電バンプと、
第１の面、及び当該第１の面と対向する第２の面を有し、前記第１の面から露出する複数のセンサ制御電極パッドを有していて、該センサ制御電極パッドが前記導電バンプと電気的に接続されているセンサ制御チップと、
前記配線部の他端側に接続されていて、前記外側領域に設けられている外部端子と、
前記外部端子を露出させて、前記加速度センサチップ上に設けられていて、前記センサ制御チップ、前記電極パッド及び前記再配線層を、前記可動構造体を動作可能に封止する封止部と、
前記加速度センサチップの下面に接して、前記開口部を前記下面側から封止する基板と
を具えていることを特徴とする加速度センサチップパッケージ。
【請求項２】
請求項１に記載の加速度センサチップパッケージにおいて、
前記電極パッドは、前記検出素子と接続されている第１の電極パッド及び第２の電極パッドを有していて、
前記再配線層は、一端が前記第１の電極パッドに接続され、かつ他端が前記外部端子に接続されている第１配線部、及び一端が前記第２の電極パッドに接続され、かつ他端が前記外部端子に接続されている第２配線部を有していることを特徴とする加速度センサチップパッケージ。
【請求項３】
請求項１又は２に記載の加速度センサチップパッケージにおいて、
前記外部端子は、前記封止部から露出する頂面を有し、前記配線部の他端側に電気的に接続されている電極ポストと、前記電極ポストの前記頂面上に電気的に接続されている半田ボールとを有していることを特徴とする加速度センサチップパッケージ。
【請求項４】
前記開口部を囲み、かつ前記フレーム部上及び前記センサ制御チップの第１の面に密着して設けられている、閉じた環状の樹脂リング部をさらに具えていることを特徴とする請求項１〜３のいずれか一項に記載の加速度センサチップパッケージ。
【請求項５】
前記樹脂リング部は、複数の前記導電バンプ同士の間隙を埋め込んで設けられていることを特徴とする請求項４に記載の加速度センサチップパッケージ。
【請求項６】
上面及び該上面と対向する下面を有していて、前記上面から前記下面に至る開口部が画成される内側領域及び該内側領域を囲む外側領域を有するフレーム部、該フレーム部から前記開口部内に延在している梁部及び前記開口部内に納められていて、前記梁部により可動に支持されている可動部を含む可動構造体、当該可動構造体の変位を検出する検出素子、及び当該検出素子と電気的に接続されていて、前記フレーム部の前記外側領域に設けられている複数の電極パッドを有する加速度センサチップと、
第１の面、及び当該第１の面と対向する第２の面を有し、前記第１の面から露出する複数のセンサ制御電極パッドを有していて、前記第２の面が前記フレーム部の前記下面に接合されているセンサ制御チップと、
前記外側領域上に延在させて設けられていて、一端側が前記電極パッドに接続されている上面配線と、
前記フレーム部の上面から下面へと至り、当該フレーム部の側面に設けられている第１溝部及び前記センサ制御チップの第１の面から第２の面へと至り、当該センサ制御チップの側面に設けられていて、かつ前記第１溝部と連結されている第２溝部からなる溝部と、
第１端部及び第２端部を有し、前記第１端部が前記上面配線部の他端側に電気的に接続されて、前記溝部内に設けられている側部配線と、
前記センサ制御チップの前記第１の面に延在させて設けられていて、一端側が前記側部配線の前記第２端部に接続されている下面配線と、
前記センサ制御チップの前記第１の面に延在させて設けられていて、一端側が前記センサ制御電極パッドに接続されている再配線と、
前記下面配線の他端側及び前記再配線の他端側の両方又は前記下面配線の他端側のみに接続されていて、前記センサ制御チップの前記第１の面上に設けられている外部端子と、
前記外部端子を露出させて、前記センサ制御チップ上を封止する封止部と、
前記可動構造体を動作可能に覆う凹部を有し、該凹部を前記可動構造体上に位置させて前記加速度センサチップの上面に接合されている基板と
を具えていることを特徴とする加速度センサチップパッケージ。
【請求項７】
前記側部配線は、前記フレーム部の側面から露出する配線であることを特徴とする請求項６に記載の加速度センサチップパッケージ。
【請求項８】
複数の電極パッド及び開口部内に納められた可動構造体を含む複数の前駆加速度センサをマトリクス状に配列して一体として作り込んだ半導体基板を準備する工程と、
前記半導体基板の下面側に、基板を接合する工程と、
前記開口部よりも外側である前記半導体基板上に延在させて設けられていて、その一端側が前記電極パッドに接続されている複数の配線部を有する再配線層を形成する工程と、
前記開口部よりも外側である前記半導体基板上に設けられていて、前記配線部の他端側に接続される外部端子を形成する工程と、
複数の前記電極パッドに、導電性バンプを接合し、当該導電性バンプに、第１の面、及び当該第１の面と対向する第２の面を有し、前記第１の面から露出する複数のセンサ制御電極パッドを有するセンサ制御チップの前記センサ制御電極パッドを、前記電極パッドに対向させて、接続する工程と、
前記半導体基板上に、前記センサ制御チップ、前記電極パッド及び前記再配線層を封止し、かつ前記外部端子を露出して、封止部を形成する工程と、
隣接する前記加速度センサ同士の間隙である、前記封止部、前記半導体基板及び前記基板を切断して、個片化する工程と
を含むことを特徴とする加速度センサチップパッケージの製造方法。
【請求項９】
複数の前記電極パッドに、導電性バンプを接合し、当該導電性バンプに、前記センサ制御電極パッドを、前記電極パッドに対向させて接続する工程の後に、
前記開口部を囲み、かつ前記フレーム部上及び前記センサ制御チップの第１の表面に密着して設けられている、閉じた環状の樹脂リング部を形成する工程を、さらに含むことを特徴とする請求項８に記載の加速度センサチップパッケージの製造方法。
【請求項１０】
複数の電極パッド及び可動構造体を含む複数の加速度センサがマトリクス状に作り込まれていて、前記加速度センサ同士の間であるスクライブライン上には複数のチップスルーホールが配設されている半導体基板を準備する工程と、
第１の面、及び当該第１の面と対向する第２の面を有し、前記第１の面から露出する複数のセンサ制御電極パッドを有する複数の加速度センサ制御チップが、マトリクス状に作り込まれていて、複数の制御チップスルーホールを有する第１の基板の前記第２の面を、前記半導体基板の下面側に、複数の前記加速度センサ制御チップそれぞれを複数の前記加速度センサそれぞれに対向させて、かつ複数の前記制御チップスルーホールそれぞれを、前記チップスルーホールと連通させて接合する工程と、
前記チップスルーホール及び当該チップスルーホールと連通する制御チップスルーホールを、導電性材料で埋め込んで前駆側部配線を形成する工程と、
前記開口部よりも外側であって、一端を前記電極パッドに接続して、前記スクライブラインよりも内側である外側領域上に延在させ、かつ他端を前記前駆側部配線の第１端部に接続して、上面配線を形成する工程と、
前記半導体基板上に、複数の前記可動構造体それぞれを動作可能に覆う複数の凹部を有する第２の基板を、前記凹部それぞれを複数の前記可動構造体それぞれ上に位置させて接合する工程と、
前記センサ制御チップの前記第１の面に延在させて、一端側を前記前駆側部配線の第２端部に接続して、下面配線を形成する工程と、
前記センサ制御チップの前記第１の面上に、前記下面配線の他端側に接続して、外部端子を形成する工程と、
前記外部端子を露出させて、前記センサ制御チップ上を封止する封止部を形成する工程と、
隣接する前記前駆加速度センサチップ同士の間隙を、前記スクライブラインに沿って、前記封止部、前記半導体基板及び前記第２の基板を切断して、個片化するとともに、前記前駆側部配線を両断して、側面から露出する側部配線を形成する工程と
を含むことを特徴とする加速度センサチップパッケージの製造方法。
【請求項１１】
前記スルーホールの形成工程は、複数の前記スルーホールの延在方向に対して垂直方向に切った断面の形状が、略楕円形状とされていて、複数の前記スルーホールを、当概略楕円の長軸を前記スクライブラインに直交する方向に延在させて、形成する工程であることを特徴とする請求項１０に記載の加速度センサチップパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、加速度センサチップパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
半導体微細加工技術を応用したマイクロマシニング技術を用いて、数１００μｍ程度の微小構造体を製造する技術が発展してきている。例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等への応用が始まっている。
【０００３】
このような微小構造体は、従来の半導体製造プロセスにより製造することができるため、単一のチップに集積することができる。
【０００４】
上述した微小構造体を含む、特定の機能を有するシステムが構築されているチップは、Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ：ＭＥＭＳ、又はＭｉｃｒｏ−Ｓｙｓｔｅｍ−Ｔｅｃｈｎｏｌｏｇｙ：ＭＩＳＴと称されている（以下、単にＭＥＭＳデバイスと称する。）。このようなＭＥＭＳデバイスとしては、いわゆる加速度センサが知られている（例えば、特許文献１参照。）。
【０００５】
この文献に開示されているピエゾ型加速度センサチップによれば、枠状のフレームを具えている。このフレームは、中央部及び梁部を含んでいる。この梁部はフレームの内周側面の少なくとも一部分と中央部との間で延在している。重り（可動）部は、この中央部に揺動自在に支持されている。支持部材は、フレームの下面側を支持して、重り部の外周縁を切り込み部を介して包囲している。
【０００６】
この可動部は、外力（応力）を受けて運動する構成部分であるので、可動部とも称せられ、可動部と梁部とは、一体的な微小構造体として作り込まれている。この梁部は肉薄で、しかも細幅で形成されている。
【０００７】
このような構成を有するセンサチップは、一般にパッケージ化されたデバイスとされる。
【０００８】
以下、図１６を参照して、従来の加速度センサチップパッケージの構成例につき、説明する。
【０００９】
図１６（Ａ）は、従来の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、内部の構成を示すため、保護カバー（後述する）の上面側の図示を省略して、透過的な図としてある。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【００１０】
この加速度センサチップパッケージ１００は、加速度センサチップ１１０を具えている。加速度センサチップ１１０は、電極パッド１１２を有している。電極パッド１１２は、加速度センサチップ１１０から信号を出力するか、又は加速度センサチップ１１０に信号を入力するためのパッドである。また、加速度センサチップ１１０には、機械的に動作する可動構造体１１４が作り込まれている。
【００１１】
さらに、加速度センサチップ１１０は、可動構造体１１４を封止して、その動作を規制する封止基板１１６を有している。この封止基板１１６は、接着材１２２により、基板１２０に接合されている。
【００１２】
基板１２０には、保護カバー１３０の解放口の端縁が接着されている。保護カバー１３０は、加速度センサチップ１１０を封止する閉空間１４０を画成する。
【００１３】
また基板１２０の端縁には、外部端子１５０が設けられている。外部端子１５０は、保護カバー１３０と相俟って形成される閉空間１４０内部から、その外部へ導出される。閉空間１４０内では、センサチップ１１０の電極パッド１１２と外部端子１５０とがボンディングワイヤ１６０により、電気的に接続されている。
【特許文献１】特開平１１−１３５８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した従来の加速度センサチップパッケージによれば、加速度センサチップと外部端子とがボンディングワイヤにより電気的に接続されている。そして、このボンディングワイヤを納めつつ、加速度センサチップを封止するために、保護カバーを用いている。従って、トランスファモールドや、液状樹脂を用いたポッティングによる封止が行えず、パッケージの占める体積が大きくなってしまっている。
【００１５】
また、従来の加速度センサチップパッケージの製造方法においては、加速度センサチップをダイシングしてから、パッケージ化していたため、ダイシング時の切削屑が、可動（錘）部の周辺に付着して、可動部が作動しなくなってしまう恐れがあった。
【００１６】
このように、加速度センサチップパッケージのより一層の小型化を図るための技術、及び加速度センサチップパッケージを製造するに当たり、特に可動部の破損を防止して、歩留まりを向上させることができる、より簡易な製造工程を実現するための技術が嘱望されている。
【課題を解決するための手段】
【００１７】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の加速度センサチップパッケージは、主として、下記のような構成を具えている。
【００１８】
すなわち、加速度センサチップパッケージは、加速度センサチップと、センサ制御チップと、再配線層と、外部端子と、封止部と、基板とを含んでいる。
【００１９】
加速度センサチップは、上面及びこの上面と対向する下面を有していて、上面から下面に至る開口部が画成される内側領域及びこの内側領域を囲む外側領域を有するフレーム部、このフレーム部から開口部内に延在している梁部及び開口部内に納められていて、梁部により可動に支持されている可動部を含む可動構造体、この可動構造体の変位を検出する検出素子、及びこの検出素子と電気的に接続されていて、フレーム部の外側領域に設けられている複数の電極パッドを有している。
【００２０】
再配線層は、外側領域に延在させて設けられていて、一端側が電極パッドに電気的に接続されている複数の配線部を有している。
【００２１】
導電バンプは、電極パッドに電気的に接続されている。
【００２２】
センサ制御チップは、第１の面、及びこの第１の面と対向する第２の面を有し、第１の面から露出する複数のセンサ制御電極パッドを有していて、このセンサ制御電極パッドが導電バンプと電気的に接続されている。
【００２３】
外部端子は、配線部の他端側に接続されていて、外側領域に設けられている。
【００２４】
封止部は、外部端子を露出させて、加速度センサチップ上に設けられていて、センサ制御チップ、電極パッド及び再配線層を、可動構造体を動作可能に封止する。
【００２５】
基板は、加速度センサチップの下面に接して、開口部を下面側から封止する。
【００２６】
また、この発明の加速度センサチップパッケージの製造方法によれば、主として下記のような工程を含んでいる。
【００２７】
すなわち、まず、複数の電極パッド及び開口部内に納められた可動構造体を含む複数の前駆加速度センサをマトリクス状に配列して一体として作り込んだ半導体基板を準備する。
【００２８】
次いで、半導体基板の下面側に、基板を接合する。
【００２９】
開口部よりも外側である半導体基板上に延在させて設けられていて、その一端側が電極パッドに接続されている複数の配線部を有する再配線層を形成する。
【００３０】
開口部よりも外側である半導体基板上に設けられていて、配線部の他端側に接続される外部端子を形成する。
【００３１】
センサ制御チップは、第１の面、及びこの第１の面と対向する第２の面を有し、第１の面から露出する複数のセンサ制御電極パッドを有している。これら複数の電極パッドに、導電性バンプを接合し、この導電性バンプに、センサ制御電極パッドを、電極パッドに対向させて、接続する。
【００３２】
封止部は、半導体基板上に、センサ制御チップ、電極パッド、及び再配線層を封止し、かつ外部端子を露出して、形成する。
【００３３】
隣接する前駆加速度センサ同士の間隙において、封止部、半導体基板及び基板を切断して、個片化する。
【発明の効果】
【００３４】
この発明の加速度センサチップパッケージの構成によれば、外部電極をいわゆるＷａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（以下、Ｗ−ＣＳＰとも称する。）の製造工程により形成するので、その外形サイズを、加速度センサチップとほぼ同等の大きさとすることができる。すなわち、センサチップパッケージの顕著な小型化が実現される。特に、センサ制御チップを、加速度センサチップに対して、導電バンプを用いて、いわゆるフリップチップ接続により、接続する構成とすれば、より薄型化したパッケージとすることができる。また、センサ制御チップ２０が搭載されるので、パッケージのより高機能化、高付加価値化を実現できる。
【００３５】
また、この発明の加速度センサチップパッケージの製造方法によれば、可動部を備える微小構造体は、ダイシング工程が行われる前に、封止されている。すなわち、ダイシングが行われる際には、可動部は、気密の閉空間内に封止されている。従って、可動部を含む微小構造体に、ダイシング工程によって生じる削り屑、埃等が付着するのを防止することができる。結果として、簡易な工程により、製造工程における微小構造体の破損を効果的に防止し、かつ製造される加速度センサチップパッケージの歩留まりを顕著に向上させることができる。
【発明を実施するための最良の形態】
【００３６】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。
【００３７】
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は、何らこれら好適例に限定されるものではない。
【００３８】
さらに、以下の説明に用いる各図において、同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
【００３９】
〈第１の実施の形態〉
（加速度センサチップパッケージの構成）
まず、図１及び図２を参照して、この発明の第１の実施の形態の構成例につき説明する。ここでは機能素子として、いわゆるピエゾ抵抗素子を備えたピエゾ型加速度センサチップを含む加速度センサチップパッケージを例にとって説明する。
【００４０】
ここでいう加速度センサチップとは、所定の加速度を計測することができる半導体チップであり、また、加速度センサチップパッケージとは、かかる加速度センサチップを含む、パッケージ化されたデバイスである。
【００４１】
図１（Ａ）は、この発明の加速度センサチップパッケージの構成例を、後述する封止部が形成されている側の面、すなわち上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している封止部（後述する。）の図示を省略してある。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【００４２】
図１（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。加速度センサチップ１１は、内側領域と外側領域１３ａからなるフレーム部１３を含んでいる。フレーム部１３は、上面１３ｂとこの上面１３ｂと対向する下面１３ｃを有している。フレーム部１３は、加速度センサチップ１１の外形（輪郭）を画成する四角枠状の外枠である。
【００４３】
加速度センサチップ１１には、開口部１６が設けられている。開口部１６はフレーム部１３の内側領域（以下、内側領域１６と記す場合もある。）に設けられている。この例では、開口部１６は、表面１３ｂから下面１３ｃに至る貫通孔、すなわち、フレーム部１３の外側領域１３ａが囲む貫通孔として設けられている。
【００４４】
加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。
【００４５】
フレーム部１３からは、梁部１４ａが、開口部１６内に突出延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。
【００４６】
梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。
【００４７】
この可動部１４ｂの上面１４ｂａの高さは、フレーム部１３及び梁部１４ａの高さとほぼ同一としてあり、また、可動部１４ｂの厚さＡは、フレーム部１３の厚さＢよりも小さくしてある。すなわち、可動部１４ｂは、梁部１４ａにより、開口部１６の中空に支持されている。
【００４８】
可動構造体１５は、この例では、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。
【００４９】
可動部１４ｂは、加速度の計測のため、図１（Ｂ）に示す矢印ａ及びｂ方向に運動できるよう構成する必要がある。従って、可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。
【００５０】
この例では、可動構造体１５を、４つの部分からなる梁部１４ａと、この梁部１４ａの４つの部分により４方向から支持される可動部１４ｂとを含む構成として説明した。しかしながら、この発明の加速度センサチップパッケージの構成は、上述の構成例に限定されず、従来公知の加速度センサが具えるあらゆる可動構造体の構成に適用することができる。例えば、上述した構成例を、一方向のみから可動部１４ｂを支持する、いわゆる片持ち式等の構成に適用することができる。
【００５１】
この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。その形状は、この例では四角柱状としてあるが、これに限定されるものではない。
【００５２】
図１（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面１３ｂ側の各辺の中心から開口部１６内に直角に突出した４つの部分からなる梁部１６が設けられている。
【００５３】
可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、立方体の上面に相当する四角形の４辺の中央部分でそれぞれつながっている。
【００５４】
図示例では、可動部１４ｂの形状を立方体状とした。しかしながら、これに限定されず想定される加速度、測定条件等に応じた、任意好適な所望の形状とすることができる。
【００５５】
梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子としてある。
【００５６】
この検出素子１９は、測定目的とする加速度が測定できる、設計に応じた適当な個数で、好適な位置に設けておけばよい。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。
【００５７】
検出素子１９は、例示したピエゾ抵抗素子に限定されない。例えば静電容量型等の任意のタイプの加速度センサに適用される、任意好適な検出素子を選択して適宜適用することができる。
【００５８】
さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。この配線には、例えば、従来公知の配線構造を適用できる。また、配線材料としては、アルミニウム（Ａｌ）等の一般的な材料を適用することができる。
【００５９】
開口部１６よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。電極パッド１８は、第１電極パッド１８ａ及び第２電極パッド１８ｂとを含んでいる。第１電極パッド１８ａ及び第２電極パッド１８ｂは、フレーム部１３の外側の輪郭を構成する辺に沿って設けられている。第１電極パッド１８ａは、この例では互いに対向する２辺に沿って設けられている。第２電極パッド１８ｂは、第１電極パッド１８ａが設けられている辺とは異なる、対向する２辺に沿って設けられている。
【００６０】
第１電極パッド１８ａは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されている。第２電極パッド１８ｂは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されていても、又は接続されていなくてもよい。
【００６１】
加速度センサチップ１１には、センサ制御チップ２０が搭載されている。ここでいうセンサ制御チップとは、加速度センサチップの動作を制御する、電気的な動作を行う半導体チップである。センサ制御チップは、いわゆるアンプ機能、角度校正機能、ＡＤ変換機能、ＤＡ変換機能、メモリ機能等から選択される１又は２以上の所望の機能を発揮するチップを適宜選択して適用することができる。
【００６２】
センサ制御チップ２０は、第１の面２０ａと、この第１の面２０ａに対向する第２の面２０ｂとを有している。この第１の面２０ａ側には、複数のセンサ制御電極パッド２２が露出して設けられている。これら複数のセンサ制御電極パッド２２は、この例では、センサ制御チップ２０の周縁に沿って配列させてある。
【００６３】
センサ制御チップ２０は、その第１の面２０ａを可動部１４ｂの上面１４ｂａに対向させて、加速度センサチップ１１に搭載されている。
【００６４】
このとき、加速度センサチップ１１の電極パッド１８のうち、加速度センサチップ１１の対向する２辺に沿って存在する第２電極パッド１８ｂと、センサ制御電極パッド２２とは、導電バンプ２４により、この例では互いに１対１の対応関係で、接続されている。すなわち、センサ制御チップ２０は、加速度センサチップ１１上に、いわゆるフリップチップ接続されている。導電バンプ２４は、例えば、従来公知のスズ（Ｓｎ）、鉛（Ｐｂ）を含む半田バンプを用いることができる。
【００６５】
従って、センサ制御チップ２０は、可動部１４ｂからは離間して、加速度センサチップ１１上に搭載されている。センサ制御チップ２０は、可動構造体１５、すなわち、梁部１４ａ及び可動部１４ｂを、開口部１６（間隙１６ａ）の上面側、すなわち、可動部１４ｂの上面１４ｂａ側から封止している。
【００６６】
センサ制御チップ２０は、チップ自体の機能に加えて、上述した可動構造体１５を封止して保護し、かつ可動部１４ｂが、底面１４ｂｂから上面１４ｂａへ向かう方向への動作を規制する機能を有している。
【００６７】
すなわち、導電バンプ２４の高さは、想定されている所定の加速度が測定できる高さＣを勘案して、高さＣと等しいか又は高さＣよりも大きく設定すればよい。
【００６８】
従って、センサ制御チップ２０と可動部１４ｂの上面１４ｂａとの間隙の高さＣは、加速度センサとして所定の加速度が測定できる範囲で、可動部１４ｂの矢印ａ方向（図１（Ｂ）参照）への変位を妨げない程度とする。
【００６９】
センサ制御チップ２０の外形サイズは、後述する外部端子の配置及び封止部の形成に支障を来さない範囲で任意好適なものとできる。
【００７０】
再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８、すなわち第１電極パッド１８ａ又は第２電極パッド１８ｂのいずれかが電気的に接続されている。ここで、第１電極パッド１８ａに接続されている配線を第１配線部１７ａａとも称する。また、第２電極パッド１８ｂに接続されている配線を第２配線部１７ａｂとも称する。これら配線部１７ａの他端側には、外部端子７０が電気的に接続されている。再配線層１７は、好ましくは、銅（Ｃｕ）等の金属配線とするのがよい。
【００７１】
従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている第１電極パッド１８ａ、この第１電極パッド１８ａに接続されている、図示しない配線を順次に経て、ピエゾ抵抗素子１９と、電気的に接続されている。
【００７２】
また、外部端子７０は、再配線層１７、この再配線層１７に接続されている第２電極パッド１８ｂ、この第２電極パッド１８ｂに接続されている、導電バンプ２４、この導電バンプ２４に接続されているセンサ制御電極パッド２２を順次に経て、センサ制御チップ２０に、電気的に接続されている。
【００７３】
この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。
【００７４】
外部端子７０は、実装基板、外部装置等からの加速度センサチップの動作にかかる信号、電源にかかる信号等、又は加速度センサチップパッケージ１０からの信号が入力又は出力される端子である。
【００７５】
ここで、加速度センサチップパッケージ１０の動作について説明する。
【００７６】
外部から入力される信号は、第２配線部１７ａｂ、第２電極パッド１８ｂ、導電バンプ２４、センサ制御電極パッド２２を順次に経て、センサ制御チップ２０に入力される。
【００７７】
センサ制御チップ２０は、入力された信号に基づいて、例えば、加速度センサチップを制御する制御信号を出力する。出力された制御信号は、センサ制御電極パッド２２、導電バンプ２４、第２電極パッド１８ｂ、第２配線部１７ａｂを順次に経て、加速度センサチップ１１に入力され、加速度センサチップ１１を制御する。
【００７８】
このように、センサ制御チップ２０のセンサ制御電極パッド２２と、加速度センサチップ１１の第２電極パッド１８ｂとは、導電バンプ２４により、直接的に、接続されているので、センサ制御チップ２０と加速度センサチップ１１とは、相互に、より高速での信号のやりとりが可能である。
【００７９】
加速度センサチップ１１上には、封止部５０が、外部端子７０を露出させて設けられている。この封止部５０は、センサ制御チップ２０、導電バンプ２４及び再配線層１７を封止している。このとき、封止部５０は、開口部１６の外側まで設けてある。すなわち、封止部５０は、可動構造体１５の動作を妨げないように、外側領域１３ａを覆っている。導電バンプ２４が設けられている外側領域１３ａにあっては、導電バンプ２４の外側（加速度センサチップ１１の端縁側）に接する程度に設けてある。また、並列して設けられている導電バンプ２４同士の間隙は、封止部５０により埋め込まれている。
【００８０】
封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。
【００８１】
この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。半田ボール６０としては、任意好適なものを使用することができる。半田ボール６０は、例えば、鉛フリー半田ボール、いわゆるコアボール等を適用することもできる。
【００８２】
また、外部端子７０は、半田ボール６０を搭載しない、いわゆるランド状の形態とすることもできる。すなわち、外部端子７０の形状は、加速度センサチップパッケージ１０が実装される実装基板の要求に合わせて、任意好適な形態とすることができる。例えば、電極ポスト４０が銅を材料として形成される場合には、まず、電極ポスト４０の頂面４０ａにニッケル（Ｎｉ）の薄膜を成膜し、次いで、このニッケルの薄膜上に、さらに金（Ａｕ）の薄膜を成膜してもよい。また、例えば半田ペーストを、頂面４０ａに平面的に塗布することにより、ランドを形成してもよい。
【００８３】
加速度センサチップ１１は、基板１２に接合されている。この基板１２の上面１２ａのうち、加速度センサチップ１１に対する接着面ではない領域は、可動部１４ｂの底面１４ｂｂとは離間している。この離間した高さＤは、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できる程度とすればよい。すなわち、上述した可動構造体１５は、この基板１２、センサ制御チップ２０及び封止部５０により形成される、気密の空間内に封止されている。基板１２の材質は、この発明の目的を損なわない範囲で特に限定されないが、好ましくは、ガラス基板等とするのがよい。
【００８４】
この発明の加速度センサチップパッケージ１０の構成によれば、従来、加速度センサチップ及びボンディングワイヤを封止するために用いられていた保護カバーを用いることなく、センサ制御チップを用いたチップサイズのパッケージとしてある。従って、パッケージの外形サイズを、極めて小型化することができる。また、外部端子の配置の自由度を向上させることができる。また、センサ制御チップの機能をパッケージにさらに付与することができる。すなわち、パッケージのさらなる高機能化及び高付加価値化を図ることができる。
【００８５】
また、センサ制御チップは、導電バンプを用いたいわゆるフリップチップ接続により、加速度センサチップに搭載されている。従って、封止部の高さをより低くすることができる。すなわち、パッケージを、より薄型化することができる。
【００８６】
次に、この加速度センサチップパッケージ１０の動作について簡単に説明する。
【００８７】
加速度センサチップパッケージ１０に加速度がかかると、可動部１４ｂが変位する。すなわち、可動部１４ｂを支持する梁部１４ａには、可動部１４ｂの変位量に応じた大きさの撓みが発生する。この撓みの大きさを、梁部１４ａに設けられている検出素子１９の電気的な抵抗値の変化量として計測する。計測された抵抗値の変化量は、検出素子１９と電気的に接続されている電極パッド１８、外部端子７０（電極ポスト４０及び半田ボール６０）を介して、検出回路等に出力される。このようにして、加速度センサチップパッケージ１０に加わる加速度が定量的に検出される。
【００８８】
（加速度センサチップパッケージの製造方法）
次に、図２〜図７を参照して、上述した加速度センサチップパッケージ１０の製造方法例について説明する。
【００８９】
この発明の加速度センサチップパッケージの製造方法は、いわゆるＷ−ＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ Ｐａｃｋａｇｅ）のプロセス技術を用いて、ウェハレベルで、再配線し、外部端子を形成し、封止し、最後に個片化する点に特色を有している。
【００９０】
以下、具体的な製造工程につき説明する。
【００９１】
なお、この発明の構成例の説明では、説明を容易にするために、いわゆるウェハレベルで、すなわち、シリコンウェハに、格子状に多数が配列された状態で同時に形成される加速度センサチップパッケージのうち、隣接する２つの加速度センサチップ（パッケージ）が形成される領域のみを図示して説明する。
【００９２】
図２（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、図２（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【００９３】
図３（Ａ）及び（Ｂ）は、図２から続く模式的な説明図である。
【００９４】
図４（Ａ）及び（Ｂ）は、図３から続く模式的な説明図である。
【００９５】
図５（Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。
【００９６】
図６（Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。
【００９７】
図７（Ａ）、（Ｂ）及び（Ｃ）は、図６から続く模式的な説明図である。
【００９８】
はじめに、図２（Ａ)及び（Ｂ）に示すように、シリコンウェハ８０を準備する。シリコンウェハ８０は、第１の面８０ａと、この第１の面８０ａと対向する第２の面８０ｂとを有している。
【００９９】
シリコンウェハ８０には、予め、複数のチップ領域８０ｃを、マトリクス状に区画して設定しておく。このチップ領域８０ｃは、後述する個片化工程により、最終的に加速度センサチップパッケージ１０となる領域である。なお、図中、このチップ領域８０ｃを区画する点線Ｌ１は、スクライブライン（ダイシングライン）となる。
【０１００】
次いで、図３（Ａ）及び（Ｂ）に示すように、可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。このウェハ８０に、複数が作り込まれた状態の可動構造体１５を前駆可動構造体とも称する。
【０１０１】
この可動構造体１５は、上述したように、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを含む構造を有している。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように、任意好適な形状（底面形状）に成形される。
【０１０２】
かかる可動構造体１５を含む加速度センサチップ１１の具体的な構成要素の形成工程は、任意好適な従来公知のプロセスを用いることができる。従って、かかる形成工程は、この実施の形態の要旨ではないので、その詳細な説明は省略する。
【０１０３】
梁部１４ａの所定の位置には、通常のウェハプロセスにより、加速度を検出するための素子である検出素子１９、すなわち、この例ではピエゾ抵抗素子１９を作り込む。
【０１０４】
また、ピエゾ抵抗素子１９には、例えばアルミニウム（Ａｌ）を材料とし、常法に従って、その一端が電気的に接続される配線を作り込む（図示せず。）。この配線の他端は、チップ領域８０ｃ内であって、可動構造体１５よりも外側の領域、すなわち、後述するフレーム部１３の任意好適な位置にまで延在するように導出しておく。この配線は、上述したように、絶縁膜により覆われる。
【０１０５】
この図示しない配線の他端には、フレーム部１３の表面から露出する電極パッド１８が電気的に接続されるように形成される。この電極パッド１８は、例えば、加速度センサチチップ１１のフレーム部１３の最表面に設けられた絶縁膜から、配線の一部分を露出させて形成してもよい。
【０１０６】
次に、図３（Ｂ）に示すように、シリコンウェハ８０の残存している第２の面８０ｂに対して、マトリクス状に配置されている複数の開口部１６（間隙１６ａ）を一体として覆うように、基板１２を接合する。この場合には、残存する第２の面８０ｂは、フレーム部１３及び隣接するチップ領域８０ｃ間の領域である。基板１２は、常法に従って、接着材等により接着固定する。
【０１０７】
次に、フレーム部１３の外側領域１３ａ上に、いわゆるＷ−ＣＳＰの製造工程における再配線層の製造工程と同様に、再配線層１７を形成する。再配線層１７は、複数の配線部１７ａを含んでいる。
【０１０８】
再配線層１７は、銅（Ｃｕ）か或いは銅（Ｃｕ）を含む合金のいずれかを材料として用いて、形成するのがよい。
【０１０９】
具体的には、まず、外側領域１３ａ上に、金属膜を設ける。この金属膜を、公知のホトリソグラフィ技術により、任意好適な配線パターンとしてパターニングする。図４（Ａ）及び（Ｂ）に示すように、配線部１７ａは、外側領域１３ａ内で、延在するように設ける。配線部１７ａの一端側は、外側領域１３ａの表面から露出する電極パッド１８に、電気的に接続するようにパターニングされる。
【０１１０】
続いて、形成された再配線層１７上に、電極ポスト４０を形成する。この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去して形成すればよい。
【０１１１】
なお、このホトリソグラフィ工程の際、レジストはドライ現像用レジストを用い、ドライ現像を行うのが好ましい。
【０１１２】
また、この例では、電極ポスト４０は、延在方向（図面において、紙面の上下方向）に対して垂直方向の断面形状が円となる円柱状としてある。
【０１１３】
次いで、図５（Ａ）及び（Ｂ）に示すように、センサ制御チップ２０を、加速度センサチップ１１上に搭載する。具体的には、まず、導電バンプ２４を加速度センサチップ１１の第２電極パッド１８ｂ上に電気的に接続する。次いで導電バンプ２４の直上に、センサ制御チップ２０のセンサ制御電極パッド２２を、位置合わせして対向させる。次に、導電バンプ２４を加熱溶融することにより、加速度センサチップ１１上にセンサ制御チップ２０を搭載する。すなわち、第２電極パッド１８ｂと、センサ制御電極パッド２２とを電気的に接続する。
【０１１４】
センサ制御チップ２０は、可動構造体１５からは離間して搭載される。すなわち、このセンサ制御チップ２０は、可動構造体１５を、後述する封止部と相俟って、その上側から封止する。
【０１１５】
その後、図６（Ａ）及び（Ｂ）に示すように、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、封止部５０を形成する。
【０１１６】
この封止工程は、従来公知の例えば、トランスファモールド方式又は印刷方式にて行うのがよい。
【０１１７】
封止工程前の段階では、加速度センサチップ１１と、これに搭載されているセンサ制御チップ２０との間には、空隙が存在していて、可動構造体１５は、封止されていない。
【０１１８】
従って、この封止工程において、使用される封止樹脂が、開口部１６内に流入して、可動構造体１５が動作しない状態としてしまうことを防止しなくてはならない。このため、封止樹脂は、従来公知のトランスファモールド方式又は印刷方式に適用される樹脂と比較して、所望の領域の封止ができる程度に流動性が低い材料を使用するのがよい。また、封止樹脂のフィラーの径を大きくする等してもよい。
【０１１９】
このとき、封止部５０を電極ポスト４０の頂面４０ａを覆うように厚く設けておき、研削等を行って電極ポスト４０の頂面４０ａが、封止部５０から露出するように形成してもよい。
【０１２０】
また、封止部５０の形成に、いわゆるフィルム成形等の方法を適用することもできる。この場合には、封止工程において、電極ポスト４０に実質的に負荷をかけることがない。また、この場合には、上述した封止部５０に対する研削工程を要せずに、電極ポスト４０の頂面４０ａを封止部５０の表面に露出するように形成することができる。
【０１２１】
電極ポスト４０の露出した頂面４０ａに対して、設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４０の材料を銅とした場合には、電極ポスト４０の頂面４０ａにバリアメタル層として、薄いＮｉ（ニッケル）膜を形成してもよい。
【０１２２】
続いて、図７（Ａ）及び（Ｂ）に示すように、頂面４０ａ上に半田ボール６０を搭載する。この例では電極ポスト４０と半田ボール６０をもって、外部端子７０とする例を説明した。しかしながら、外部端子７０は、例えば電極ポスト４０を適用せずに、封止部５０から配線部１７ａの一部分を露出させ、いわゆるランド等の平面的な構造として形成してもよい。
【０１２３】
この時点で、ウェハレベルでの加速度センサチップパッケージ１０のパッケージングが終了する。
【０１２４】
次いで、図７（Ａ）及び（Ｂ）中、隣接するチップ領域８０ｃ間の領域に対して、すなわち、上述したスクライブラインＬ１に沿って、従来公知のダイシング装置を用いてダイシングを行う。
【０１２５】
このようにして、図７（Ｃ）に示すように、同一の構造を有する複数の加速度センサチップパッケージ１０を１枚のウェハから製造することができる。
【０１２６】
以上説明した、この実施の形態の加速度センサチップパッケージ１０の製造方法によれば、Ｗ−ＣＳＰプロセスによって、加速度センサチップ１１の電極パッド１８に対して再配線を行い、任意好適な位置に外部端子７０の形成を行う。すなわち、外部端子の配置位置を任意好適な位置に配置することができる。また、加速度センサチップ１１の上面からみた場合の平面的なサイズと同等のサイズの加速度センサチップパッケージ１０を効率的に製造することができる。このとき、新たな製造ラインを導入する必要は無く、従来の半導体装置の製造に要するコストと同等のコストで、加速度センサチップパッケージ１０を製造することができる。
【０１２７】
〈第２の実施の形態〉
（加速度センサチップパッケージの構成）
図８を参照して、この発明の第２の実施の形態の加速度センサチップパッケージの構成例につき説明する。
【０１２８】
第２の実施の形態の加速度センサチップパッケージは、第１の実施の形態で説明した加速度センサチップパッケージにおいて、加速度センサチップ上に、いわゆるフリップチップ接続で搭載されているセンサ制御チップとの間隙を、樹脂により埋め込んで封止する構成例である。
【０１２９】
第２の実施の形態の加速度センサチップパッケージの構成は、センサ制御チップの加速度センサチップへの搭載形態以外には、上述した第１の実施の形態の構成と実質的な差異がない。従って、この搭載形態についてのみ詳細に説明し、第１の実施の形態と同様の他の構成については簡単に説明するにとどめる。
【０１３０】
図８（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、実際には最も表面側に位置している封止部の図示を省略してある。
【０１３１】
図８（Ｂ）は、図８（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【０１３２】
図８（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。加速度センサチップ１１は、フレーム部１３を含んでいる。
【０１３３】
加速度センサチップ１１は、開口部１６を有している。さらに加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動部１４ｂとを具えている。
【０１３４】
梁部１４ａは、フレーム部１３から開口部１６内に突出延在している。この梁部１４ａの開口部１６内に突出する先端側には、可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。
【０１３５】
また、フレーム部１３と梁部１４ａとは、一体的につながって形成されている。可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。
【０１３６】
梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子である。
【０１３７】
さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。
【０１３８】
加速度センサチップ１１には、センサ制御チップ２０が搭載されている。
【０１３９】
センサ制御チップ２０は、第１の面２０ａと、この第１の面２０ａに対向する第２の面２０ｂとを有している。この第１の面２０ａ側には、複数のセンサ制御電極パッド２２が露出して設けられている。これら複数のセンサ制御電極パッド２２は、この例では、センサ制御チップ２０の周縁に沿って配列させてある。
【０１４０】
センサ制御チップ２０は、その第１の面２０ａを可動部１４ｂの上面１４ｂａに対向させて、加速度センサチップ１１に搭載されている。
【０１４１】
このとき、加速度センサチップ１１の電極パッド１８のうち、加速度センサチップ１１の対向する２辺に沿って存在する第２電極パッド１８ｂと、センサ制御電極パッド２２とは、導電バンプ２４により、この例では互いに１対１の対応関係で、接続されている。すなわち、センサ制御チップ２０は、加速度センサチップ１１上に、いわゆるフリップチップ接続されている。
【０１４２】
このようにフリップチップ接続で搭載されているセンサ制御チップ２０と加速度センサチップ１１との間隙は、樹脂リング部２６により、埋め込まれている。すなわち、樹脂リング部２６は、閉じた線状、すなわち環状の形状として設けられている。
【０１４３】
樹脂リング部２６は、開口部１６、すなわち間隙１６ａを囲み、フレーム部１３が開口部１６を画成する端縁からは離間して、かつフレーム部１３上及びセンサ制御チップ２０の第１の面２０ａに密着して設けられている。すなわち、樹脂リング部２６は、フレーム部１３及びセンサ制御チップ２０と相俟って、開口部１６を、上側から封止している。
【０１４４】
樹脂リング部２６は、導電バンプ２４が配設されている開口部１６の端縁側にあっては、並列して設けられている導電バンプ２４同士の間隙を埋め込んで、設けられている。
【０１４５】
樹脂リング部２６は、好ましくは、例えばその材料をエポキシ樹脂等の樹脂とするのがよい。樹脂材料としては、硬化した状態で、弾性を有する樹脂材料、すなわち、いわゆるチクソ性の高い樹脂材料を適用するのがよい。
【０１４６】
センサ制御チップ２０は、可動部１４ｂからは離間して、搭載されている。すなわち、センサ制御チップ２０は、可動構造体１５、すなわち、梁部１４ａ及び可動部１４ｂを、開口部１６（間隙１６ａ）の上面側、すなわち、可動部１４ｂの上面１４ｂａ側から封止している。このセンサ制御チップ２０の厚さは、任意好適なものとできる。
【０１４７】
センサ制御チップ２０は、チップ自体の機能に加えて、上述したように、可動構造体１５を封止して保護し、かつ可動部１４ｂが、底面１４ｂｂから上面１４ｂａへ向かう方向への動作を規制する機能を有している。
【０１４８】
従って、導電バンプ２４の高さは、想定されている所定の加速度が測定できる高さＣを勘案して、高さＣと等しいか又は高さＣよりも大きく設定すればよい。
【０１４９】
従って、センサ制御チップ２０と可動部１４ｂの上面１４ｂａとの間隙の高さＣは、加速度センサとして所定の加速度が測定できる範囲で、可動部１４ｂの矢印ａ方向（図１（Ｂ）参照）への変位を妨げない程度とされる。
【０１５０】
再配線層１７は、外側領域１３ａ上に延在して、設けられている。この再配線層１７は、複数の配線部１７ａを含んでいる。これら配線部１７ａの一端側には、上述した電極パッド１８、すなわち第１電極パッド１８ａ又は第２電極パッド１８ｂのいずれかが電気的に接続されている。ここで、第１電極パッド１８ａに接続されている配線を第１配線部１７ａａとも称する。また、第２電極パッド１８ｂに接続されている配線を第２配線部１７ａｂとも称する。これら配線部１７ａの他端側には、外部端子７０が電気的に接続されている。
【０１５１】
従って、外部端子７０は、再配線層１７、この再配線層１７に接続されている第１電極パッド１８ａ、この第１電極パッド１８ａに接続されている、図示しない配線を順次に経て、ピエゾ抵抗素子１９と、電気的に接続されている。
【０１５２】
また、外部端子７０は、再配線層１７、この再配線層１７に接続されている第２電極パッド１８ｂ、この第２電極パッド１８ｂに接続されている、導電バンプ２４、この導電バンプ２４に接続されているセンサ制御電極パッド２２を順次に経て、センサ制御チップ２０に、電気的に接続されている。
【０１５３】
外部端子７０は、実装基板、外部装置等からの加速度センサチップの動作にかかる信号、電源にかかる信号等、又は加速度センサチップパッケージ１０からの信号が入力又は出力される端子である。
【０１５４】
加速度センサチップ１１上には、封止部５０が、外部端子７０を露出させて設けられている。この封止部５０は、センサ制御チップ２０及び再配線層１７を封止している。このとき、封止部５０は、樹脂リング部２６に接して、その外側まで設けてある。
【０１５５】
封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。
【０１５６】
この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。
【０１５７】
加速度センサチップ１１は、基板１２に接合されている。この基板１２の上面１２ａのうち、加速度センサチップ１１に対する接着面ではない領域は、可動部１４ｂの底面１４ｂｂとは離間している。この離間した高さＤは、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できる程度とすればよい。すなわち、上述した可動構造体１５は、この基板１２、センサ制御チップ２０及びリング部材２６により形成される、気密の空間内に封止されている。
【０１５８】
この加速度センサチップパッケージ１０の構成によれば、第１の実施の形態の加速度センサチップパッケージ１０により得られる効果に加えて、樹脂リング部２６により、より効果的な、可動構造体の封止が可能となる。
【０１５９】
（加速度センサチップパッケージの製造方法）
次に、図９を参照して、上述した第２の実施の形態の加速度センサチップパッケージ１０の製造方法例について説明する。
【０１６０】
なお、センサ制御チップの加速度センサチップへのへの搭載工程以外の工程には、上述した第１の実施の形態の製造工程と実質的な差異がない。従って、かかる工程についてのみ詳細に説明し、第１の実施の形態と同様の他の工程については簡単に説明するにとどめる。
【０１６１】
以下、具体的な製造工程につき説明する。図９（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、図９（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【０１６２】
はじめに、シリコンウェハ８０を準備する。シリコンウェハ８０は、第１の面８０ａと、この第１の面８０ａと対向する第２の面８０ｂとを有している。
【０１６３】
シリコンウェハ８０には、予め、複数のチップ領域８０ｃを、マトリクス状に区画して設定しておく。このチップ領域８０ｃは、後述する個片化工程により、最終的に加速度センサチップパッケージ１０となる領域である。
【０１６４】
次いで、可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように、任意好適な形状（底面形状）に成形される。
【０１６５】
梁部１４ａの所定の位置には、通常のウェハプロセスにより、加速度を検出するための素子である検査素子１９、すなわち、この例ではピエゾ抵抗素子１９を作り込む。
【０１６６】
また、ピエゾ抵抗素子１９には、例えばアルミニウム（Ａｌ）を材料とし、常法に従って、その一端が電気的に接続される配線を作り込む（図示せず。）。この配線の他端は、チップ領域８０ｃ内であって、可動構造体１５よりも外側の領域、すなわち、後述するフレーム部１３の任意好適な位置にまで延在するように導出しておく。この配線は、上述したように、絶縁膜により覆われる。
【０１６７】
この図示しない配線の他端には、フレーム部１３の表面から露出する電極パッド１８が電気的に接続されるように形成される。この電極パッド１８は、例えば、加速度センサチチップ１１のフレーム部１３の最表面に設けられた絶縁膜から、配線の一部分を露出させて形成してもよい。
【０１６８】
次に、シリコンウェハ８０の残存している第２の面８０ｂに対して、マトリクス状に配置されている複数の開口部１６（間隙１６ａ）を一体として覆うように、基板１２を接合する。この場合には、残存する第２の面８０ｂは、フレーム部１３及び隣接するチップ領域８０ｃ間の領域である。基板１２は、常法に従って、接着材等により接着固定する。
【０１６９】
次に、フレーム部１３の外側領域１３ａ上に、いわゆるＷ−ＣＳＰの製造工程における再配線層の製造工程と同様に、再配線層１７を形成する。再配線層１７は、複数の配線部１７ａを含んでいる。
【０１７０】
具体的には、まず、外側領域１３ａ上に、金属膜を設ける。この金属膜を、公知のホトリソグラフィ技術により、任意好適な配線パターンとしてパターニングする。配線部１７ａは、外側領域１３ａ内で、延在するように設ける。配線部１７ａの一端側は、外側領域１３ａの表面から露出する電極パッド１８に、電気的に接続するようにパターニングされる。
【０１７１】
続いて、形成された再配線層１７上に、電極ポスト４０を形成する。この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去して形成すればよい。
【０１７２】
次いで、センサ制御チップ２０を、加速度センサチップ１１上に搭載する。具体的には、まず、導電バンプ２４を加速度センサチップ１１の第２電極パッド１８ｂ上に電気的に接続する。次いで導電バンプ２４の直上に、センサ制御チップ２０のセンサ制御電極パッド２２を、位置合わせして対向させる。次に、導電バンプ２４を加熱溶融することにより、加速度センサチップ１１上にセンサ制御チップ２０を搭載する。
【０１７３】
次に、マトリクス状に複数存在するチップ領域８０ｃそれぞれに１つずつについて、フリップチップ接続で搭載されているセンサ制御チップ２０と加速度センサチップ１１との隙間を、樹脂リング部２６により、埋め込む。すなわち、上述した樹脂材料を開口部１６、すなわち間隙１６ａを囲み、フレーム部１３が開口部１６を画成する端縁からは離間して、かつフレーム部１３上及びセンサ制御チップ２０の第１の面２０ａに密着して閉じた線状、すなわち環状の形状に、樹脂リング部２６を形成する。
【０１７４】
具体的には、図９（Ａ）及び（Ｂ）に示すように、例えば、上述した、硬化した状態で、ある程度の弾性を有する樹脂材料を用いて、樹脂材料を、従来公知のディスペンス法により、センサ制御チップ２０と加速度センサチップ１１との隙間に、注入する。次いで、注入された樹脂材料を、かかる樹脂材料に好適な硬化手段及び硬化条件により、硬化する。
【０１７５】
このようにして、樹脂リング部２６は形成されて、フレーム部１３及びセンサ制御チップ２０と相俟って、開口部１６を、上側から封止する。
【０１７６】
その後、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、封止部５０を形成する。
【０１７７】
この封止工程は、従来公知の例えば、トランスファモールド方式又は印刷方式にて行うのがよい。
【０１７８】
続いて、電極ポスト４０の頂面４０ａ上に半田ボール６０を搭載する。
【０１７９】
この時点で、ウェハレベルでの加速度センサチップパッケージ１０のパッケージングが終了する。
【０１８０】
次いで、隣接するチップ領域８０ｃ同士間の領域に対して、すなわち、スクライブラインＬ１に沿って、従来公知のダイシング装置を用いてダイシングを行う。
【０１８１】
このようにして、同一の構造を有する複数の加速度センサチップパッケージ１０を１枚のウェハから製造することができる。
【０１８２】
以上説明した、この実施の形態の加速度センサチップパッケージ１０の製造方法によれ第１の実施の形態と同様の効果に加えて、樹脂リング部により、より効果的に、可動構造体の封止が可能となる。すなわち、歩留まりの向上が期待される。また、封止樹脂の材料の選択における制約がなくなるので、後に行われる封止工程を、より容易な工程とすることができる。
【０１８３】
〈第３の実施の形態〉
（加速度センサチップパッケージの構成）
図１０及び図１１を参照して、この発明の第３の実施の形態の構成例につき説明する。
【０１８４】
第３の実施の形態の加速度センサチップパッケージは、第１及び第２の実施の形態で説明した加速度センサチップと同様の構成を有する加速度センサについて、その上面側を基板を用いて封止するとともに、その下面側をセンサ制御チップにより封止する構成例である。
【０１８５】
図１０（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、構成要素の説明のため、最も表面に位置している基板（後述する。）の図示を省略してある。（Ｂ）図は、（Ａ）図のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【０１８６】
図１１（Ａ）は、この発明の加速度センサチップパッケージを下面側からみた、構成要素を説明するための概略的な平面図である。（Ｂ）図は、この発明の加速度センサチップパッケージを側面側からみた、構成要素を説明するための概略的な平面図である。
【０１８７】
図１０（Ａ）及び（Ｂ）に示すように、加速度センサチップパッケージ１０は、加速度センサチップ１１を含んでいる。加速度センサチップ１１は、フレーム部１３を含んでいる。フレーム部１３は、加速度センサチップ１１の外形（輪郭）を画成する四角枠状の外枠である。
【０１８８】
加速度センサチップ１１には、開口部１６が設けられている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。
【０１８９】
加速度センサチップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。
【０１９０】
フレーム部１３からは、梁部１４ａが、開口部１６内に突出延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。
【０１９１】
梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に納められている。
【０１９２】
この可動部１４ｂの上面１４ｂａの高さは、フレーム部１３及び梁部１４ａの高さとほぼ同一としてあり、また、可動部１４ｂの厚さＡは、フレーム部１３の厚さＢよりも小さくしてある。すなわち、可動部１４ｂは、梁部１４ａにより、開口部１６の中空に支持されている。
【０１９３】
可動構造体１５は、この例では、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、一体的につながっている。このつながっている部分により、フレーム部１３は梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。
【０１９４】
可動部１４ｂは、加速度の計測のため、図１０（Ｂ）に示す矢印ａ及びｂ方向に運動できるよう構成する必要がある。従って、可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、及びフレーム部１３及び可動部１４ｂとのつながり部分を除いた梁部１４ａの側縁と可動部１４ｂとの間は、間隙１６ａを以って切り離してある。
【０１９５】
この例では、可動構造体１５を、４つの部分からなる梁部１４ａと、この梁部１４ａの４つの部分により４方向から支持される可動部１４ｂとを含む構成として説明した。しかしながら、この発明の加速度センサチップパッケージの構成は、上述の構成例に限定されず、従来公知の加速度センサが具えるあらゆる可動構造体の構成に適用することができる。例えば、一方向のみから可動部１４ｂを支持する、いわゆる片持ち式等の構成に適用することができる。
【０１９６】
この加速度センサチップパッケージ１０は、加速度センサチップ１１の上面（又は下面）方向からみた平面的な外形寸法と同一サイズのパッケージとされている。その形状は、この例では四角柱状としてあるが、これに限定されるものではない。
【０１９７】
図１０（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面ｂ側の各辺の中心から開口部１６内に直角に突出した４つの部分からなる梁部１４ａが設けられている。
【０１９８】
可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、立方体の上面に相当する四角形の４辺の中央部分でそれぞれつながっている。
【０１９９】
図示例では、可動部１４ｂの形状を立方体状とした。しかしながら、これに限定されず想定される加速度、測定条件等に応じた、任意好適な所望の形状とすることができる。
【０２００】
梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子としてある。
【０２０１】
この検出素子１９は、測定目的とする加速度が測定できる、設計に応じた適当な個数で、好適な位置に設けておけばよい。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。
【０２０２】
検出素子１９は、例示したピエゾ抵抗素子に限定されない。例えば静電容量型等の任意のタイプの加速度センサに適用される、任意好適な検出素子を選択して適宜適用することができる。
【０２０３】
さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。この配線には、例えば、従来公知の配線構造を適用できる。また、配線材料としては、アルミニウム（Ａｌ）等の一般的な材料を適用することができる。
【０２０４】
開口部１６よりも外側に位置するフレーム部１３の外側領域１３ａには、複数の電極パッド１８が設けられている。この電極パッド１８は、フレーム部１３から露出して設けられている。電極パッド１８は、第１電極パッド１８ａ及び第２電極パッド１８ｂとを含んでいる。第１電極パッド１８ａ及び第２電極パッド１８ｂは、フレーム部１３の外側の輪郭を構成する辺に沿って設けられている。第１電極パッド１８ａは、この例では互いに対向する２辺に沿って設けられている。第２電極パッド１８ｂは、第１電極パッド１８ａが設けられている辺とは異なる、対向する２辺に沿って設けられている。
【０２０５】
第１電極パッド１８ａは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されている。第２電極パッド１８ｂは、梁部１４ａのピエゾ抵抗素子１９と、上述した図示しない配線を経て、電気的に接続されていても、又は接続されていなくてもよい。
【０２０６】
図１１（Ｂ）に示すように、加速度センサチップ１１は、フレーム部１３ａの側面１３ｂに、フレーム部１３の上面１３ｂから下面１３ｃへと至る複数の第１溝部３０ａを有している。複数の第１溝部３０ａは、フレーム部１３の端縁に沿って、これにまたがるように複数が形成されている。
【０２０７】
すなわち、第１溝部３０ａは、側面１３ｄに彫り込まれた線状の構造として設けられている。複数の第１溝部３０ａは、この例では、等幅かつ直線状の３つが、互いに等間隔に離間して設けられている。しかしながら、第１溝部３０ａの形状、幅、本数等は、これに限定されず、任意好適な態様とすることができる。
【０２０８】
加速度センサチップ１１の底面側、すなわち、フレーム部１３の下面１３ｃには、センサ制御チップ２０が接合されている。センサ制御チップ２０の外形サイズ及び形状は、開口部１６を封止できることを条件として、任意好適なものとできる。
【０２０９】
ここでいうセンサ制御チップとは、加速度センサチップの動作を制御する、電気的な動作を行う半導体チップである。センサ制御チップは、いわゆるアンプ機能、角度校正機能、ＡＤ変換機能、ＤＡ変換機能、メモリ機能等から選択される１又は２以上の所望の機能を発揮するチップを適宜選択して適用することができる。
【０２１０】
センサ制御チップ２０は、第１の面２０ａと、この第１の面２０ａに対向する第２の面２０ｂとを有している。この第１の面２０ａ側には、複数のセンサ制御電極パッド２２が露出して設けられている。これら複数のセンサ制御電極パッド２２は、この例では、センサ制御チップ２０の周縁に沿って配列させてある。
【０２１１】
センサ制御チップ２０は、第１の面２０ａから第２の面２０ｂへと至る複数の第２溝部３０ｂを有している。複数の第２溝部３０ｂは、センサ制御チップ２０の端縁に沿って、これにまたがるように複数が設けられている。
【０２１２】
すなわち、第２溝部３０ｂは、センサ制御チップ２０の側面２０ｃに彫り込まれた線状の構造として設けられている。
【０２１３】
複数の第２溝部３０ｂは、この例では、等幅かつ直線状の３つが、互いに等間隔に離間して設けられている。しかしながら、第２溝部３０ｂの形状、幅、本数等は、これに限定されず、任意好適な性状とすることができる。
【０２１４】
センサ制御チップ２０は、その第２の面２０ａを可動部１４ｂの底面１４ｂｂに対向させて、加速度センサチップ１１に搭載されている。すなわち、第２の面２０ｂがフレーム部１３の上面１３ｂと対向する下面１３ｃに接合されている。
【０２１５】
センサ制御チップ２０は、チップ自体の機能に加えて、上述した可動構造体１５を封止して保護し、かつ可動部１４ｂが、図中、矢印ｂ方向への動作を規制する機能を有している。
【０２１６】
このとき、第２溝部３０ｂは、上述した第１溝部３０ａと連結するようにされる。連結されている第１及び第２溝部３０ａ及び３０ｂを溝部３０とも称する。
【０２１７】
この溝部３０を埋め込んで、側部配線３２が設けられている。この側部配線３２の材料は、銅（Ｃｕ）又はニッケル（Ｎｉ）とするのがよい。
【０２１８】
この構成例では、側部配線３２は、露出させて設ける例を説明したが、例えば、側部配線３２の保護を目的として、封止樹脂により、これを封止する構成としてもよい。
【０２１９】
図１０（Ａ）、図１０（Ｂ）及び図１１（Ｂ）に示すように、加速度センサチップ１１の第１及び第２電極パッド１８ａ及び１８ｂからなる電極パッド１８と、側部配線３２とは、上面配線３３により、この例では１対１の対応関係で、電気的に接続されている。すなわち、上面配線３３の一端が電極パッド１８に接続されていて、その他端側が側部配線の第１端部３２ａに、接続されている。この上面配線３３は、外側領域１３ａ上、すなわち、上面１３ｂ上に延在させて設けられている。
【０２２０】
下面配線３４は、センサ制御チップ２０の第１の面２０ａ上に延在させて設けられている。下面配線３４は、その一端が側部配線３２の第２端部３２ｂに、接続されている。
【０２２１】
再配線３６は、同様に、センサ制御チップ２０の第１の面２０ａ上に延在させて設けられている。再配線３６は、その一端側がセンサ制御電極パッド２２に接続されている。下面配線３４及び再配線３６は、一体として連結した構成としてもよい。下面配線３４及び再配線３６は、好ましくは、銅（Ｃｕ）等の金属配線とするのがよい。
【０２２２】
これら下面配線３４の他端側及び再配線３６の他端側の両方又は下面配線３４の他端側のみには、外部端子７０が電気的に接続されている。すなわち、外部端子７０は、センサ制御チップ２０の第１の面２０ａ上に設けられている。
【０２２３】
従って、外部端子７０は、下面配線３４、この下面配線３４に接続されている側部配線３２、この側部配線３２に接続されている、図示しない配線を順次に経て、ピエゾ抵抗素子１９と、電気的に接続されている。
【０２２４】
また、外部端子７０は、再配線３６、この再配線層３６に接続されているセンサ制御電極パッド２２を順次に経て、センサ制御チップ２０に、電気的に接続されている。
【０２２５】
この例では、外部端子７０は、下面配線３４の他端側及び再配線３６の他端側の両方又は下面配線３４の他端側のみに接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。
【０２２６】
外部端子７０は、実装基板、外部装置等からの加速度センサチップの動作にかかる信号、電源にかかる信号等、又は加速度センサチップパッケージ１０からの信号が入力又は出力される端子である。
【０２２７】
ここで、加速度センサチップパッケージ１０の動作について説明する。
【０２２８】
外部から入力された信号は、外部端子７０、再配線３６、センサ制御電極パッド２２を順次に経て、センサ制御チップ２０に入力される。
【０２２９】
センサ制御チップ２０は、入力された信号に基づいて、例えば、加速度センサチップを制御する制御信号を出力する。出力された制御信号は、センサ制御電極パッド２２、下面配線３４、側部配線３２、上面配線３３、第２電極パッド１８ｂを順次に経て、加速度センサチップ１１に入力され、加速度センサチップ１１を制御する。
【０２３０】
このように、センサ制御チップ２０のセンサ制御電極パッド２２と、加速度センサチップ１１の第２電極パッド１８ｂとは接続されているので、センサ制御チップ２０と加速度センサチップ１１とは、相互に、信号のやりとりが可能である。
【０２３１】
加速度センサチップ１１の上面側には、基板１２が接合されている。基板１２には、開口部１６の直上を覆う凹部１２ｄが設けてある。すなわち、凹部は、可動構造体１５から離間して、外側領域１３ａ上に接合されている。このような構成とすることにより、可動構造体１５が動作できる状態で、上側から封止する。
【０２３２】
この凹部１２ｄの高さは、想定されている所定の加速度が測定できる高さＣを勘案して、高さＣと等しいか又は高さＣよりも大きく設定すればよい。
【０２３３】
従って、凹部１２ｄの高さＣは、加速度センサとして所定の加速度が測定できる範囲で、可動部１４ｂの矢印ａ方向（図１０（Ｂ）参照。）への変位を妨げない程度とされる。
【０２３４】
結果として、上述した可動構造体１５は、この基板１２、センサ制御チップ２０により形成される、気密の空間内に封止されることとなる。
【０２３５】
基板１２の材質は、この発明の目的を損なわない範囲で特に限定されないが、好ましくは、ガラス基板等とするのがよい。
【０２３６】
封止部５０は、センサ制御チップ２０の第１の面２０ａ上に、外部端子７０を露出させて設けられている。この封止部５０は、第１の面２０ａ上、すなわち、側部配線３２の第２端部３２ｂ、再配線３６、センサ制御電極パッド２２及び下面配線３４を封止している。
【０２３７】
封止部５０からは、外部端子７０、すなわちこの例では、電極ポスト４０の頂面４０ａ及び半田ボール６０を露出させてある。
【０２３８】
この例では、外部端子７０は、配線部１７ａの他端側に電気的に接続されている電極ポスト４０と、この電極ポスト４０の頂面４０ａに電気的に接続されている半田ボール６０とにより構成してある。半田ボール６０としては、任意好適なものを使用することができる。半田ボール６０は、例えば、鉛フリー半田ボール、いわゆるコアボール等を適用することもできる。
【０２３９】
また、外部端子７０は、半田ボール６０を搭載しない、いわゆるランド状の形態とすることもできる。すなわち、外部端子７０の形状は、加速度センサチップパッケージ１０が実装される実装基板の要求に合わせて、任意好適な形態とすることができる。例えば、電極ポスト４０が銅を材料として形成される場合には、まず、電極ポスト４０の頂面４０ａにニッケル（Ｎｉ）の薄膜を成膜し、次いで、このニッケルの薄膜上に、さらに金（Ａｕ）の薄膜を成膜してもよい。また、例えば半田ペーストを、頂面４０ａに平面的に塗布することにより、ランドを形成してもよい。
【０２４０】
この発明の加速度センサチップパッケージ１０の構成によれば、従来、加速度センサチップ及びボンディングワイヤを封止するために用いられていた保護カバーを用いることなく、センサ制御チップを用いたチップサイズのパッケージとしてある。従って、パッケージの外形サイズを、極めて小型化することができる。また、外部端子の配置の自由度を向上させることができる。また、センサ制御チップの機能をパッケージにさらに付与することができる。すなわち、パッケージのさらなる高機能化及び高付加価値化を図ることができる。
【０２４１】
次に、この加速度センサチップパッケージ１０の動作について簡単に説明する。
【０２４２】
加速度センサチップパッケージ１０に加速度がかかると、可動部１４ｂが変位する。すなわち、可動部１４ｂを支持する梁部１４ａには、可動部１４ｂの変位量に応じた大きさの撓みが発生する。この撓みの大きさを、梁部１４ａに設けられている検出素子１９の電気的な抵抗値の変化量として計測する。計測された抵抗値の変化量は、検出素子１９と電気的に接続されている電極パッド１８、外部端子７０（電極ポスト４０及び半田ボール６０）を介して、検出回路等に出力される。このようにして、加速度センサチップパッケージ１０に加わる加速度が定量的に検出される。
【０２４３】
（加速度センサチップパッケージの製造方法）
次に、図１２〜図１５を参照して、上述した加速度センサチップパッケージ１０の製造方法例について説明する。
【０２４４】
この発明の加速度センサチップパッケージの製造方法は、いわゆるＷ−ＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ Ｐａｃｋａｇｅ）のプロセス技術を用いて、ウェハレベルで、再配線し、外部端子を形成し、封止し、最後に個片化する点に特色を有している。
【０２４５】
以下、具体的な製造工程につき説明する。
【０２４６】
なお、この発明の構成例の説明では、説明を容易にするために、いわゆるウェハレベルで、すなわち、シリコンウェハに、格子状に多数が配列された状態で同時に形成される加速度センサチップパッケージのうち、隣接する２つの加速度センサチップ（パッケージ）が形成される領域のみを図示して説明する。
【０２４７】
図１２（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）図は、ウェハレベルで製造途中の加速度センサチップパッケージを、図１２（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【０２４８】
図１３（Ａ）及び（Ｂ）は、図１２から続く模式的な説明図である。
【０２４９】
図１４（Ａ）及び（Ｂ）は、図１３から続く模式的な説明図である。
【０２５０】
図１５は、図１４から続く模式的な説明図である。
【０２５１】
はじめに、図１２（Ａ)及び（Ｂ）に示すように、シリコンウェハ８０を準備する。シリコンウェハ８０は、第１の面８０ａと、この第１の面８０ａと対向する第２の面８０ｂとを有している。
【０２５２】
シリコンウェハ８０には、予め、複数のチップ領域８０ｃを、マトリクス状に区画して設定しておく。このチップ領域８０ｃは、後述する個片化工程により、最終的に加速度センサチップパッケージ１０となる領域である。なお、図中、このチップ領域８０ｃを区画する点線Ｌ１は、スクライブライン（ダイシングライン）となる。
【０２５３】
このスクライブラインＬ１上にまたがるように、フレーム部１３の上面１３ｂから下面１３ｃに至る複数のチップスルーホール３０ａを、従来公知のプロセスにより、配設する。チップスルーホール３０ａの、延在方向に対して垂直に切断したときの断面形状は、この例では楕円形として図示したが、これに限定されず、円形、長方形等とすることもできる。このとき、断面形状のより長尺な部分（辺）が、スクライブラインＬ１にまたがるように、かつスクライブラインＬ１を挟んで、左右又は上下に分割される形状が等しくなるように、チップスルーホール３０ａを形成するのがよい。この断面形状は、好ましくは、例えば対向させた２つの曲線の端縁を２本の平行な直線で結んだ、略楕円形とするのがよい。
【０２５４】
次いで、可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。
【０２５５】
このウェハ８０に、複数が作り込まれた状態の可動構造体１５を前駆可動構造体とも称する。作り込まれたこの可動構造体１５は、上述したように、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを含む構造を有している。可動部１４ｂの底面１４ｂｂ側も、従来公知のホトリソグラフィ工程、エッチング工程等により、可動部１４ｂが任意好適な厚さとなり、かつ上述した高さＤが、加速度センサチップ１１の可動構造体１５の所定の変位量を確保できるように、任意好適な形状（底面形状）に成形される。
【０２５６】
かかる可動構造体１５を含む加速度センサチップ１１の具体的な構成要素の形成工程は、任意好適な従来公知のプロセスを用いることができる。従って、かかる形成工程は、この実施の形態の要旨ではないので、その詳細な説明は省略する。
【０２５７】
梁部１４ａの所定の位置には、通常のウェハプロセスにより、加速度を検出するための素子である検出素子１９、すなわち、この例ではピエゾ抵抗素子１９を作り込む。
【０２５８】
また、ピエゾ抵抗素子１９には、例えばアルミニウム（Ａｌ）を材料とし、常法に従って、その一端が電気的に接続される配線を作り込む（図示せず。）。この配線の他端は、チップ領域８０ｃ内であって、可動構造体１５よりも外側の領域、すなわち、後述するフレーム部１３の任意好適な位置にまで延在するように導出しておく。この配線は、上述したように、絶縁膜により覆われる。
【０２５９】
この図示しない配線の他端には、フレーム部１３の表面から露出する電極パッド１８が電気的に接続されるように形成される。この電極パッド１８は、例えば、加速度センサチチップ１１のフレーム部１３の最表面に設けられた絶縁膜から、配線の一部分を露出させて形成してもよい。
【０２６０】
次いで、第１の基板２０Ｘを準備する。第１の基板２０Ｘには、複数のセンサ制御チップ２０が、マトリクス状に作り込まれている。この例では、各センサ制御チップ２０は、加速度センサチップ１１を画成するのと同じスクライブラインＬ１により区画されて、作り込まれている。この第１の基板２０Ｘに作り込まれた状態のセンサ制御チップ２０を、前駆センサ制御チップとも称する。
【０２６１】
作り込まれるセンサ制御チップ２０は、第１の面２０ａ、及び当該第１の面２０ａと対向する第２の面２０ｂを有している。センサ制御チップ２０には、その第１の面２０ａから露出する複数のセンサ制御電極パッド２２が作り込まれる。
【０２６２】
複数の制御チップスルーホール３０ｂは、スクライブラインＬ１上にまたがるように、第１の面２０ａから第２の面２０ｂに至るように、かつ後述する接合に際して、チップスルーホール３０ａと一致して連通するように、従来公知のプロセスにより、配設する。制御チップスルーホール３０ｂの、延在方向に対して垂直に切断したときの断面形状は、チップスルーホール３０ａと同様に、限定されない。その形状及びサイズは、好ましくは、チップスルーホール３０ａと同一とするのがよい。
【０２６３】
図１３（Ｂ）に示すように、このような構成を有する第１の基板２０Ｘの第２の面２０ｂを、半導体基板８０の下面側、すなわち、フレーム部１３の下面１３ｃに接合する。このとき、複数の前駆センサ制御チップ２０それぞれの直下に、複数の前駆加速度センサ１１それぞれを、対向させる。そして、さらに複数の制御チップスルーホール３０ｂそれぞれを、チップスルーホール３０ａと連通させて、第１の基板２０Ｘと、半導体基板８０とを、従来公知の接着材等を用いて、接合する。連通したチップスルーホール３０ａ及び制御チップスルーホール３０ｂを、スルーホール３０とも称する。
【０２６４】
この製造工程例では、スルーホール３０を、個別に形成したチップスルーホール３０ａ及び制御チップスルーホール３０ｂを、基板同士の接合によって連通させて形成する例を説明した。しかしながら、接合前の各基板の段階で、チップスルーホール３０ａ及び制御チップスルーホール３０ｂを形成せずに、基板同士の接合後に、２枚の基板を貫通するスルーホール３０として、１ステップで形成することもできる。
【０２６５】
このようにすれば、スルーホール３０を用いて、より確実に導通をとることができる。
【０２６６】
次に、スルーホール３０、すなわち、チップスルーホール３０ａ及び当該チップスルーホール３０ａと連通する制御チップスルーホール３０ｂを、導電性材料で、埋め込む。導電性材料により埋め込まれたスルーホール３０内の構造を前駆側部配線３２とも称する。この前駆側部配線３２は、後述するダイシング工程により、側部配線３２となる。従って、導電性材料は、ダイシング工程に支障がない範囲で、例えば、銅、ニッケルといった導電性の材料を適用することができる。
【０２６７】
次に、上面配線３３を、外側領域１３ａ上、すなわち、開口部１６よりも外側である上面１３ｂ上に延在させて形成する。上面配線３３は、加速度センサチップ１１の第１及び第２電極パッド１８ａ及び１８ｂからなる電極パッド１８と前駆側部配線３２の第１端部３２ａとを、この例では１対１の対応関係で、電気的に接続して、従来の配線形成工程により、形成する。すなわち、上面配線３３の一端が電極パッド１８に接続し、その他端側が前駆側部配線３２の第１端部３２ａに、接続される。
【０２６８】
次に、図１４（Ａ）及び（Ｂ）に示すように、半導体基板８０の可動構造体１５を除く領域上、すなわちフレーム部１３の上面１３ｂに、第２の基板１２を接合する。第２の基板１２には、マトリクス状に配置されている、上述した加速度センサチップ１１の開口部１６それぞれを、その直上から覆って封止する、複数の凹部１２ｄが、その下面１２ｂ側に形成されている。第２の基板１２は、例えば平板状のガラス基板に、エッチング等を行って、凹部１２ｄを彫り込んで適用すればよい。
【０２６９】
すなわち、複数の凹部１２ｄそれぞれは、複数の可動構造体それぞれを、１対１の関係で、動作可能に覆って封止している。
【０２７０】
次いで、下面配線３４及び再配線３６を、形成する。これらの配線は、いわゆるＷ−ＣＳＰの再配線層の形成プロセスに準じて形成することができる。下面配線３４及び再配線３６は、好ましくは、銅（Ｃｕ）を材料として形成するのがよい。
【０２７１】
下面配線３４は、センサ制御チップ２０の第１の面２０ａ上に延在させて形成する。下面配線３４は、その一端を、前駆側部配線３２の第２端部３２ｂに、接続して、形成する。
【０２７２】
再配線３６は、同様に、センサ制御チップ２０の第１の面２０ａ上に延在させて形成する。再配線３６は、その一端側をセンサ制御電極パッド２２に接続して、形成する。
【０２７３】
下面配線３４及び再配線３６は、一体として連結した構成としてもよい。
【０２７４】
すなわち、下面配線３４及び再配線３６を、同一配線層として、いわゆるＷ−ＣＳＰの再配線層の形成工程と同様のプロセスにより、形成してもよい。
【０２７５】
具体的には、まず、第１の面２０ａ上に、金属膜を設ける。この金属膜を、公知のホトリソグラフィ技術により、任意好適な配線パターンとしてパターニングする。
【０２７６】
次いで、形成された再配線３６の他端上に、電極ポスト４０を形成する。この工程は、公知のホトリソグラフィ技術によりパターニングされたレジストをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去して形成すればよい。
【０２７７】
なお、このホトリソグラフィ工程の際、レジストはドライ現像用レジストを用い、ドライ現像を行うのが好ましい。
【０２７８】
また、この例では、電極ポスト４０は、延在方向（図面において、紙面の上下方向）に対して垂直方向の断面形状が円となる円柱状とするのがよい。
【０２７９】
次いで、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用いて、センサ制御チップ２０の第１の面２０ａ上に、電極ポスト４０の頂面４０ａのみを露出する封止部５０を形成する。
【０２８０】
この封止工程は、従来公知の例えば、トランスファモールド方式又は印刷方式にて行うのがよい。
【０２８１】
このとき、封止部５０を電極ポスト４０の頂面４０ａを覆うように厚く設けておき、研削等を行って電極ポスト４０の頂面４０ａが、封止部５０から露出するように形成してもよい。
【０２８２】
また、封止部５０の形成に、いわゆるフィルム成形等の方法を適用することもできる。この場合には、封止工程において、電極ポスト４０に実質的に負荷をかけることがない。また、この場合には、上述した封止部５０に対する研削工程を要せずに、電極ポスト４０の頂面４０ａを封止部５０の表面に露出するように形成することができる。
【０２８３】
電極ポスト４０の露出した頂面４０ａに対して、設計上必要な任意好適な処理を行ってもよい。例えば電極ポスト４０の材料を銅とした場合には、電極ポスト４０の頂面４０ａに、薄いニッケル（Ｎｉ）膜及び金（Ａｕ）膜を形成してもよい。
【０２８４】
続いて、図１４（Ａ）及び（Ｂ）に示すように、頂面４０ａ上に半田ボール６０を搭載する。この例では電極ポスト４０と半田ボール６０をもって、外部端子７０とする例を説明した。しかしながら、外部端子７０は、例えば電極ポスト４０を適用せずに、封止部５０から下面配線３４又は再配線３６の一部分を露出させ、いわゆるランド等の平面的な構造として形成してもよい。
【０２８５】
この時点で、ウェハレベルでの加速度センサチップパッケージ１０のパッケージングが終了する。
【０２８６】
然る後、図１５に示すように、隣接する前駆加速度センサチップ１１同士の間隙を、スクライブラインＬ１に沿って、封止部５０、半導体基板１１及び第１及び第２基板２０Ｘ及び１２を切断して、個片化する。
【０２８７】
このダイシングにより、前駆側部配線３２は、両断されて、側面、すなわち切断面からストライプ状に露出する側部配線３２として完成する。
【０２８８】
このダイシング工程は、従来公知のダイシング装置を用いて行えばよい。
【０２８９】
このようにして、同一の構造を有する複数の加速度センサチップパッケージ１０を１枚のウェハから製造することができる。
【０２９０】
以上説明した、この実施の形態の加速度センサチップパッケージ１０の製造方法によれば、Ｗ−ＣＳＰプロセスを用いて、任意好適な位置に外部端子７０の形成を行う。すなわち、外部端子の配置位置を任意好適な位置に配置することができる。また、加速度センサチップ１１の上面からみた場合の平面的なサイズと同等のサイズの加速度センサチップパッケージ１０を効率的に製造することができる。このとき、新たな製造ラインを導入する必要は無く、従来の半導体装置の製造に要するコストと同等のコストで、加速度センサチップパッケージ１０を製造することができる。
【図面の簡単な説明】
【０２９１】
【図１】（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【図２】（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【図３】（Ａ）及び（Ｂ）は、図２から続く模式的な説明図である。
【図４】（Ａ）及び（Ｂ）は、図３から続く模式的な説明図である。
【図５】（Ａ）及び（Ｂ）は、図４から続く模式的な説明図である。
【図６】（Ａ）及び（Ｂ）は、図５から続く模式的な説明図である。
【図７】（Ａ）、（Ｂ）及び（Ｃ）は、図６から続く模式的な説明図である。
【図８】（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【図９】（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【図１０】（Ａ）は、この発明の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【図１１】（Ａ）は、この発明の加速度センサチップパッケージを下面側からみた、構成要素を説明するための概略的な平面図であり、（Ｂ）は、側面側からみた、構成要素を説明するための概略的な平面図である。
【図１２】（Ａ）は、ウェハレベルで製造途中の加速度センサチップパッケージの概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す概略的な図である。
【図１３】（Ａ）及び（Ｂ）は、図１２から続く模式的な説明図である。
【図１４】（Ａ）及び（Ｂ）は、図１３から続く模式的な説明図である。
【図１５】図１４から続く模式的な説明図である。
【図１６】（Ａ）は、従来の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図であり、（Ｂ）は、（Ａ）のＡ−Ａ’で示した一点鎖線で切断した切り口を示す模式的な図である。
【符号の説明】
【０２９２】
１０、１００：加速度センサチップパッケージ
１１、１１０：加速度センサチップ（前駆加速度センサチップ：半導体基板）
１２、１２０：（第２の）基板
１２ａ：上面
１２ｂ：下面
１２ｄ：凹部
１３：フレーム部
１３ａ：外側領域
１３ｂ：上面
１３ｃ：下面
１３ｄ：側面
１４ａ：梁部
１４ｂ：可動（錘）部
１４ｂａ：上面
１４ｂｂ：底面
１４ｃ：接着防止構造
１４ｃａ：凸部
１４ｃｂ：凹部
１４ｄ：突起部
１５、１１４：可動構造体
１６：開口部
１６ａ：間隙
１７：再配線層
１７ａ：配線部
１８、１１２：電極パッド
１８ａ：第１電極パッド
１８ｂ：第２電極パッド
１９：検出素子（ピエゾ抵抗素子）
２０Ｘ：第１の基板
２０、１２０：センサ制御チップ
２０ａ：第１の面
２０ｂ：第２の面
２０ｃ：側面
２２：センサ制御電極パッド
２４：導電バンプ
２６：樹脂リング部
３０：溝部（スルーホール）
３０ａ：第１溝部（チップスルーホール）
３０ｂ：第２溝部（制御チップスルーホール）
３２：側部配線
３２ａ：第１端部
３２ｂ：第２端部
３３：上面配線
３４：下面配線
３６：再配線
４０：電極ポスト
４０ａ：頂面
５０：封止部
６０：半田ボール
７０、１５０：外部端子
８０：シリコンウェハ、（半導体）基板
８０ａ：第１の面（表面）
８０ｂ：第２の面（裏面）
８０ｃ：チップ領域
１１４：可動部
１１６：封止基板
１２２：接着材
１３０：保護カバー
１４０：閉空間
【図１】
2006119042.tif 000003
【図２】
2006119042.tif 000004
【図３】
2006119042.tif 000005
【図４】
2006119042.tif 000006
【図５】
2006119042.tif 000007
【図６】
2006119042.tif 000008
【図７】
2006119042.tif 000009
【図８】
2006119042.tif 000010
【図９】
2006119042.tif 000011
【図１０】
2006119042.tif 000012
【図１１】
2006119042.tif 000013
【図１２】
2006119042.tif 000014
【図１３】
2006119042.tif 000015
【図１４】
2006119042.tif 000016
【図１５】
2006119042.tif 000017
【図１６】
2006119042.tif 000018