(57)【要約】【課題】  所望の輝度の映像を表示することができるデータ集積回路，およびデータ集積回路を有する発光表示装置を提供する。【解決手段】  外部からのデータを保存するためのレジスタ部２３０と，レジスタ部２３０に保存されたデータに対応して階調電圧を生成する電圧デジタルーアナログ変換部２５０と，レジスタ部２３０に保存されたデータに対応して階調電流を生成する電流デジタルーアナログ変換部２６０と，階調電圧をデータ信号としてデータ線を経由して画素１４０に供給するためのバッファ部２７０と，階調電圧に対応して画素１４０に流れるピクセル電流をデータ線を経由してフィードバックして，レジスタ部２３０に保存されたデータのビット値を再設定するデータ調整ブロック２４０と，選択ブロック２８０とを具備する。【選択図】    図５
2006184865.tif 000002
【特許請求の範囲】
【請求項１】
外部からのデータを保存するためのレジスタ部と；
前記レジスタ部に保存された前記データに対応して階調電圧を生成する電圧デジタルーアナログ変換部と；
前記レジスタ部に保存された前記データに対応して階調電流を生成する電流デジタルーアナログ変換部と；
前記階調電圧をデータ信号としてデータ線を経由して画素に供給するためのバッファ部と；
前記階調電圧に対応して前記画素に流れるピクセル電流を前記データ線を経由してフィードバックして，前記レジスタ部に保存された前記データのビット値を再設定するデータ調整ブロックと；
前記バッファ部または前記データ調整ブロックのうちの何れか一つと前記データ線を選択的に接続させるための選択ブロックと；
を具備することを特徴とする，データ集積回路。
【請求項２】
前記選択ブロックは，１水平期間の第１期間の間，前記データ線と前記バッファ部を接続させ，前記第１期間を除いた第２期間の間，前記データ線を前記バッファ部または前記データ調整ブロックと交互に接続させることを特徴とする，請求項１に記載のデータ集積回路。
【請求項３】
前記選択ブロックは，複数の選択部を具備し，前記選択部の各々は，前記バッファ部と前記データ線の間に接続される第５トランジスタと，前記データ線と前記データ調整ブロックとの間に接続される第６トランジスタとを具備することを特徴とする，請求項１または２に記載のデータ集積回路。
【請求項４】
前記第１期間の間，前記第５トランジスタがターンオンされ，前記第６トランジスタがターンオフされ，前記第２期間の間，前記第５トランジスタが少なくとも一度以上ターンオンおよびターンオフされ，前記第５トランジスタと交互に前記第６トランジスタがターンオンおよびターンオフされることを特徴とする，請求項３に記載のデータ集積回路。
【請求項５】
前記第５トランジスタがターンオンされる時，前記階調電圧が前記データ線を経由して前記画素に供給され，前記第６トランジスタがターンオンされる時，前記ピクセル電流が前記画素から前記データ線を経由して前記データ調整ブロックに供給されることを特徴とする，請求項３または４に記載のデータ集積回路。
【請求項６】
前記データ調整ブロックは，前記ピクセル電流の値と前記階調電流の値を比較し，比較した結果に対応して，前記レジスタ部に保存された前記データのビット値を再設定することを特徴とする，請求項１〜５のいずれかに記載のデータ集積回路。
【請求項７】
前記データ調整ブロックは，あらかじめ設定された定数値によって，前記データのビット値を増加または減少させることを特徴とする，請求項１〜６のいずれかに記載のデータ集積回路。
【請求項８】
前記データ調整ブロックは，複数のデータ調整部を具備し，前記データ調整部の各々は，前記ピクセル電流の値と前記階調電流の値を比較するための比較部と，前記比較部の制御によって，前記レジスタ部に保存された前記データのビット値を再設定するためのデータ増減部とを具備することを特徴とする，請求項１〜７のいずれかにデータ集積回路。
【請求項９】
前記レジスタ部と前記電流デジタルーアナログ変換部との間に設置され，前記第１期間の間，前記レジスタ部と前記電流デジタルーアナログ変換部を電気的に接続させ，前記第２期間の間，前記レジスタ部と前記電流デジタルーアナログ変換部を電気的に接続しないためのスイッチング部をさらに具備することを特徴とする，請求項２〜８のいずれかに記載のデータ集積回路。
【請求項１０】
複数の第１走査線および第２走査線と；
前記第１走査線および前記第２走査線と交差する方向に形成される複数のデータ線と；
前記第１走査線，前記第２走査線および前記データ線と接続される複数の画素を含む画像表示部と；
前記第１走査線に第１走査信号を順次供給し，前記第２走査線に第２走査信号を順次供給する走査駆動部と；
前記データ線に接続され，外部から供給されるデータを階調電圧に変換して前記データ線に供給するデータ駆動部と；
を具備し，
前記データ駆動部は，前記階調電圧に対応して前記画素の各々に流れるピクセル電流を前記データ線を経由して供給し，供給された前記ピクセル電流に対応して前記データのビット値を再設定することを特徴とする，発光表示装置。
【請求項１１】
前記画素の各々は，
発光素子と；
前記階調電圧に対応する前記ピクセル電流を生成するための駆動部と；
前記駆動部と前記データ線との間に接続され，前記第１走査線から供給される前記第１走査信号によって制御される第１トランジスタと；
前記駆動部と前記発光素子との共通端子と前記データ線の間に接続され，前記第２走査線から供給される前記第２走査信号によって制御される第２トランジスタと；
を具備することを特徴とする，請求項１０に記載の発光表示装置。
【請求項１２】
前記第１トランジスタは，前記第１走査信号に対応して１水平期間中の第１期間の間，ターンオンされ，前記第１期間を除いた第２期間の間，少なくとも一度以上ターンオンおよびターンオフされることを特徴とする，請求項１１に記載の発光表示装置。
【請求項１３】
前記第２トランジスタは，前記第２走査信号に対応して前記第１期間の間，ターンオフされ，前記第２期間の間，前記第１トランジスタと交互にターンオンおよびターンオフされることを特徴とする，請求項１１または１２に記載の発光表示装置。
【請求項１４】
前記駆動部と前記発光素子との間に接続され，発光制御線から供給される発光制御信号に対応し，特定水平期間の前記第１トランジスタに前記第１走査信号が供給される期間の間，ターンオフされ，前記特定水平期間以後の前記第１走査信号が供給されない期間の間，ターンオンされる第３トランジスタをさらに具備することを特徴とする，請求項１１〜１３のいずれかに記載の発光表示装置。
【請求項１５】
前記データ駆動部は，少なくとも一つのデータ集積回路を具備し，前記データ集積回路の各々は，
前記データを保存するためのレジスタ部と；
前記レジスタ部に保存された前記データに対応して前記階調電圧を生成する電圧デジタルーアナログ変換部と；
前記レジスタ部に保存された前記データに対応して階調電流を生成する電流デジタルーアナログ変換部と；
前記階調電圧をデータ信号として前記データ線を経由して前記画素に供給するためのバッファ部と；
前記階調電圧に対応して前記画素に流れる前記ピクセル電流の値と前記階調電流の値を比較し，比較結果に対応して前記データのビット値を再設定するデータ調整ブロックと；
前記バッファ部または前記データ調整ブロックのうちの何れか一つと前記データ線を接続させるための選択ブロックと；
を具備することを特徴とする，請求項１０〜１４のいずれかに記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，データ集積回路，およびデータ集積回路を有する発光表示装置に関し，特に，所望の輝度の映像を表示できるようにしたデータ集積回路，およびデータ集積回路を有する発光表示装置に関する。
【背景技術】
【０００２】
近年，陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）および発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００３】
平板表示装置のうち，発光表示装置は，電子と正孔の再結合によって蛍光物質を発光させる自発光素子である。このような発光表示装置は，速い応答速度を有すると同時に低い消費電力で駆動されるような長所がある。一般的な発光表示装置は，画素ごとに形成されるトランジスタを用いてデータ信号に対応する電流を発光素子に供給することによって発光されるようにする。
【０００４】
図１は，従来の発光表示装置を示す図である。図１を参照すれば，従来の発光表示装置は，走査線Ｓ１〜Ｓｎおよびデータ線Ｄ１〜Ｄｍによって定められる領域に形成される画素４０を含む画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するためのタイミング制御部５０を具備する。
【０００５】
タイミング制御部５０は，外部から供給される同期信号に対応して，データ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２０に供給され，走査駆動制御信号ＳＣＳは，走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータ（Ｄａｔａ）をデータ駆動部２０に供給する。
【０００６】
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は，走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【０００７】
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は，データ信号を生成し，生成されたデータ信号を走査信号と同期されるようにデータ線Ｄ１〜Ｄｍに供給する。
【０００８】
画像表示部３０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳに対応する電圧を各々の画素４０に供給する。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受けた画素４０の各々は，データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳへ流れる電流を制御することによってデータ信号に対応した光を生成する。
【０００９】
すなわち，従来の発光表示装置において，画素４０の各々は，データ信号に対応した所定の輝度の光を生成する。
【００１０】
上述した従来のデータ集積回路およびこれを用いた発光表示装置とその駆動方法を記載した文献としては，電流駆動装置および制御方法並びに電流駆動装置を備えた表示装置を開示した特許文献１があり，また，液晶表示装置およびその駆動装置を開示した特許文献２等がある。
【００１１】
【特許文献１】特開２００４−３６１８８８号公報
【特許文献２】特開２００３−１８６４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら，従来の発光表示装置には，画素４０の各々に含まれるトランジスタの閾値電圧のばらつき等によって所望の輝度の光を生成することができなく，データ信号に対応して画素４０の各々に実際に流れる電流を測定および制御可能な方法ないという問題があった。
【００１３】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，所望の輝度の映像を表示できるようにしたデータ集積回路，およびデータ集積回路を有する発光表示装置を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために，本発明の第１の観点によれば，外部からのデータを保存するためのレジスタ部と，上記レジスタ部に保存された上記データに対応して階調電圧を生成する電圧デジタルーアナログ変換部と，上記レジスタ部に保存された上記データに対応して階調電流を生成する電流デジタルーアナログ変換部と，上記階調電圧をデータ信号としてデータ線を経由して画素に供給するためのバッファ部と，上記階調電圧に対応して上記画素から流れるピクセル電流を上記データ線を経由してフィードバックして，上記レジスタ部に保存された上記データのビット値を再設定するデータ調整ブロックと，上記バッファ部または上記データ調整ブロックのうちの何れか一つと上記データ線を選択的に接続させるための選択ブロックとを具備するデータ集積回路が提供される。
【００１５】
本発明によれば，画素に流れるピクセル電流の値と外部からのデータに対応する階調電流の値をデータ集積回路で比較し，比較した結果により，ピクセル電流が階調電流と同一または類似の電流値を有するようにデータのビット値を再設定することによって所望の輝度を有する映像を表示できるデータ集積回路，およびデータ集積回路を有する発光表示装置を提供することができる。また，本発明のデータ集積回路は，画素に流れるピクセル電流の値を測定，制御することができる。
【００１６】
上記選択ブロックは，１水平期間の第１期間の間，上記データ線と上記バッファ部を接続させることができ，上記第１期間を除いた第２期間の間，上記データ線を上記バッファ部または上記データ調整ブロックと交互に接続させることができる。
【００１７】
上記選択ブロックは，複数の選択部を具備し，上記選択部の各々は，上記バッファ部と上記データ線との間に接続される第５トランジスタと，上記データ線と上記データ調整ブロックとの間に接続される第６トランジスタを具備することができる。
【００１８】
上記第１期間の間，上記第５トランジスタがターンオンされ，上記第６トランジスタがターンオフされ，上記第２期間の間，上記第５トランジスタが少なくとも一度以上ターンオンおよびターンオフされ，上記第５トランジスタと交互に上記第６トランジスタがターンオンおよびターンオフされてよい。
【００１９】
上記第５トランジスタがターンオンされる時，上記階調電圧が上記データ線を経由して上記画素に供給され，上記第６トランジスタがターンオンされる時，上記ピクセル電流が上記画素から上記データ線を経由して上記データ調整ブロックに供給されてよい。
【００２０】
上記データ調整ブロックは，上記ピクセル電流の値と上記階調電流の値を比較し，比較した結果に対応して，上記レジスタ部に保存された上記データのビット値を再設定することができる。
【００２１】
上記データ調整ブロックは，あらかじめ設定された定数値によって，上記データのビット値を増加または減少させることができる。
【００２２】
上記データ調整ブロックは，複数のデータ調整部を具備し，上記データ調整部の各々は，上記ピクセル電流の値と上記階調電流の値を比較するための比較部と，上記比較部の制御によって，上記レジスタ部に保存された上記データのビット値を再設定するためのデータ増減部とを具備することができる。
【００２３】
上記データ集積回路は，上記レジスタ部と上記電流デジタルーアナログ変換部の間に設置され，上記第１期間の間，上記レジスタ部と上記電流デジタルーアナログ変換部を電気的に接続させ，上記第２期間の間，上記レジスタ部と上記電流デジタルーアナログ変換部を電気的に接続しないためのスイッチング部をさらに具備することができる。
【００２４】
上記課題を解決するために，本発明の第２の観点によれば，複数の第１走査線および第２走査線と，上記第１走査線および上記第２走査線と交差する方向に形成される複数のデータ線と，上記第１走査線，上記第２走査線および上記データ線と接続される複数の画素を含む画像表示部と，上記第１走査線に第１走査信号を順次供給し，上記第２走査線に第２走査信号を順次供給する走査駆動部と，上記データ線と接続され，外部から供給されるデータを階調電圧に変換して上記データ線に供給するデータ駆動部とを具備し，上記データ駆動部は，上記階調電圧に対応して上記画素の各々に流れるピクセル電流を上記データ線を経由して供給され，供給された上記ピクセル電流に対応して上記データのビット値を再設定する発光表示装置が提供される。
【００２５】
上記画素の各々は，発光素子と，上記階調電圧に対応する上記ピクセル電流を生成するための駆動部と，上記駆動部と上記データ線との間に接続されて上記第１走査線から供給される上記第１走査信号によって制御される第１トランジスタと，上記駆動部と上記発光素子との共通端子と上記データ線との間に接続され，上記第２走査線から供給される上記第２走査信号によって制御される第２トランジスタとを具備することができる。
【００２６】
上記第１トランジスタは，上記第１走査信号に対応して１水平期間中の第１期間の間，ターンオンされ，上記第１期間を除いた第２期間の間，少なくとも一度以上ターンオンおよびターンオフされてよい。
【００２７】
上記第２トランジスタは，上記第２走査信号に対応して上記第１期間の間，ターンオフされ，上記第２期間の間，上記第１トランジスタと交互にターンオンおよびターンオフされてよい。
【００２８】
上記発光表示装置は，上記駆動部と上記発光素子の間に接続されて，発光制御線から供給される発光制御信号に対応し，特定水平期間の上記第１トランジスタに上記第１走査信号が供給される期間の間，ターンオフされ，上記特定水平期間以後の上記第１走査信号が供給されない期間の間，ターンオンされる第３トランジスタをさらに具備することができる。
【００２９】
上記データ駆動部は，少なくとも一つのデータ集積回路を具備し，上記データ集積回路の各々は，上記データを保存するためのレジスタ部と，上記レジスタ部に保存された上記データに対応して上記階調電圧を生成する電圧デジタルーアナログ変換部と，上記レジスタ部に保存された上記データに対応して階調電流を生成する電流デジタルーアナログ変換部と，上記階調電圧をデータ信号として上記データ線を経由して上記画素に供給するためのバッファ部と，上記階調電圧に対応して上記画素からに流れる上記ピクセル電流の値と上記階調電流の値を比較し，比較結果に対応して上記データのビット値を再設定するデータ調整ブロックと，上記バッファ部または上記データ調整ブロックのうちの何れか一つと上記データ線を接続させるための選択ブロックとを具備するができる。
【発明の効果】
【００３０】
以上説明したように本発明によれば，データに対応する階調電流の値と画素に流れるピクセル電流の値を比較し，比較した結果に対応してピクセル電流の値が階調電流の値と類似した電流値となるようにデータのビット値を再設定することで，所望の輝度の映像を表示することができるデータ集積回路，およびデータ集積回路を有する発光表示装置を提供できる。また，画素からのピクセル電流をデータ線を経由してデータ集積回路に供給し，データ集積回路からの階調電圧をデータ線を経由して画素に供給するので，データ線を共有しながら駆動されるから画像表示部に追加的にラインが形成されず，これによって開口率の向上および工程過程の単純化などのような追加的な效果をえることができる。
【発明を実施するための最良の形態】
【００３１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について，図２〜図１０を参照し詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３２】
図２は，本発明の実施形態に係る発光表示装置を示す図である。図２を参照すれば，本発明の実施形態に係る発光表示装置は，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎ，発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍによって定められた領域に形成される画素１４０を含む画像表示部１３０と，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎおよび発光制御線Ｅ１〜Ｅｎを駆動するための走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部１２０と，走査駆動部１１０およびデータ駆動部１２０を制御するためのタイミング制御部１５０を具備する。
【００３３】
画像表示部１３０は，第１走査線Ｓ１１〜Ｓ１ｎ，第２走査線Ｓ２１〜Ｓ２ｎ，発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍによって定められた領域に形成される画素１４０を具備する。
【００３４】
画素１４０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受ける。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受けた画素１４０の各々は，データ線Ｄ１〜Ｄｍから供給されるデータ信号に対応して，第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れるピクセル電流を制御する。
【００３５】
そして，画素１４０の各々は，１水平期間の一部期間の間，ピクセル電流をデータ線Ｄ１〜Ｄｍを経由してデータ駆動部１２０に供給する。このために，画素１４０の各々は，図３と同様に構成される。図３に示した画素１４０の詳細な構造は，後述する。
【００３６】
タイミング制御部１５０は，外部から供給される同期信号に対応して，データ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは，走査駆動部１１０に供給される。そして，タイミング制御部１５０は，外部から供給されるデータ（Ｄａｔａ）をデータ駆動部１２０に供給する。
【００３７】
走査駆動部１１０は，タイミング制御部１５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は，第１走査線Ｓ１１〜Ｓ１ｎに第１走査信号を順次供給するとともに，第２走査線Ｓ２１〜Ｓ２ｎに第２走査信号を順次供給する。
【００３８】
ここで，走査駆動部１１０は，図４に示されたように，１水平期間中の第１期間の間，画素１４０の第１トランジスタＭ１がターンオンされ，第２期間の間，第１トランジスタＭ１がターンオンおよびターンオフを少なくとも一度以上繰り返すように，第１走査信号を供給する。そして，走査駆動部１１０は，１水平期間中の第１期間の間，画素１４０の第２トランジスタＭ２がターンオフされ，第２期間の間，第１トランジスタＭ１と交互にターンオンおよびターンオフを繰り返すように第２走査信号を供給する。
【００３９】
また，走査駆動部１１０は，第１走査信号および第２走査信号が供給される期間中，第３トランジスタＭ３がターンオフされるように発光制御信号を供給し，それ以外の期間の間，第１走査信号および第２走査信号が供給されない期間の間，ターンオンされるように発光制御信号を供給しない。すなわち，発光制御信号は，第１走査信号および第２走査信号と重畳されるように供給される。例えば，発光制御信号の幅は，第１走査信号の幅と同一または広く設定される。
【００４０】
データ駆動部１２０は，タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０は，タイミング制御部１５０より供給されるデータに基づいて，データ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。ここで，データ駆動部１２０は，データ信号として所定の階調電圧をデータ線Ｄ１〜Ｄｍに供給する。
【００４１】
そして，データ駆動部１２０は，１水平期間中の第２期間の一部期間の間，画素１４０からピクセル電流の供給を受け，供給を受けたピクセル電流がデータに対応した電流値を有するかどうかをチェックする。ここで，データとは，タイミング制御部１５０が外部から供給されるものであり，タイミング制御部１５０は，このデータ（Ｄａｔａ）をデータ駆動部１２０へ供給する。例えば，データのビット値(または，階調値)に対応して画素１４０から流れるべきピクセル電流の値が１０ｕＡの場合，データ駆動部１２０は，データ駆動部１２０に供給されるピクセル電流の値が１０ｕＡであるかどうかをチェックする。
【００４２】
ここで，画素１４０の各々から所望の値を有する電流が供給されない場合，データ駆動部１２０は，画素１４０の各々から所望の値を有する電流が流れるように階調電圧を変更する。このために，データ駆動部１２０は，ｊ(ｊは，自然数)個のチャンネルで構成される少なくとも一つ以上のデータ集積回路１２９を具備する。データ集積回路１２９の詳細な構成は，後述する。
【００４３】
図３は，図２に示された画素１４０を詳しく示す図である。図３では，説明の便宜性のためにｍ番目のデータ線Ｄｍ，ｎ番目の第１走査線Ｓ１ｎ，ｎ番目の第２走査線Ｓ２ｎ，およびｎ番目の発光制御線Ｅｎに接続された画素１４０を示す。
【００４４】
図３を参照すれば，本発明の実施形態に係る画素１４０は，発光素子ＯＬＥＤ，第１トランジスタＭ１，第２トランジスタＭ２および駆動部１４２を具備する。
【００４５】
第１トランジスタＭ１は，データ線Ｄｍと駆動部１４２との間に接続され，データ線Ｄｍから供給される階調電圧を駆動部１４２に供給する。ここで，階調電圧は，データ駆動部１２０で生成されるデータ信号に対応した電圧であり，データ信号としてデータ線Ｄｍに供給される。このような第１トランジスタＭ１は，ｎ番目の第１走査線Ｓ１ｎに供給される第１走査信号によって制御される。
【００４６】
第２トランジスタＭ２は，駆動部１４２と発光素子ＯＬＥＤの共通端子とデータ線Ｄｍとの間に接続され，駆動部１４２から供給されるピクセル電流をデータ線Ｄｍに供給する。このような第２トランジスタＭ２は，ｎ番目の第２走査線Ｓ２ｎに供給される第２走査信号によって制御される。
【００４７】
第３トランジスタＭ３は，駆動部１４２と発光素子ＯＬＥＤとの間に接続される。このような第３トランジスタＭ３は，ｎ番目の発光制御線Ｅｎから供給される発光制御信号によって制御される。ここで，発光制御信号は，ｎ番目の第１走査線Ｓ１ｎおよびｎ番目の第２走査線Ｓ２ｎに供給される第１走査信号および第２走査信号と重畳されるように供給される。第３トランジスタＭ３は，発光制御信号が供給される時，ターンオフされ，それ以外の期間の間，発光制御信号が供給されない時，ターンオンされる。例えば，第３トランジスタは，特定水平期間の第１トランジスタに第１走査信号が供給される期間において，ｎ番目の発光制御線Ｅｎから発光制御信号が供給されるのでターンオフされ，特定水平期間以後の第１トランジスタに第１走査信号が供給されない期間において，発光制御信号が供給されないのでターンオンされる。
【００４８】
駆動部１４２は，第１トランジスタＭ１から供給される階調電圧（データ信号に対応する電圧）に対応するピクセル電流を第２トランジスタＭ２および第３トランジスタＭ３に供給する。このために，駆動部１４２は，第１電源ＥＬＶＤＤと第３トランジスタＭ３の間に接続される第４トランジスタＭ４と，第４トランジスタＭ４のゲート電極と第１電源ＥＬＶＤＤの間に接続されるキャパシタＣを具備する。
【００４９】
ここで，駆動部１４２の構造は，図３に示された構造に限定されず，現在公知されて使われる多様な回路のうちのいずれか一つに選択される。そして，図３では，説明の便宜性のために第１トランジスタＭ１〜第４トランジスタＭ４をＰＭＯＳ導電型に示したが，本発明の実施形態は，これに限定されない。
【００５０】
図４は，図３で示された画素１４０の駆動方法を示す波形図である。図３および図４を参照して，画素１４０の動作過程を詳しく説明すれば，まず，１フレームの特定水平期間の間，ｎ番目の第１走査線Ｓ１ｎに第１走査信号が供給されるとともに，ｎ番目の第２走査線Ｓ２ｎに第２走査信号が供給される。
【００５１】
第１走査信号の供給を受けた第１トランジスタＭ１は，１水平期間中の第１期間の間，ターンオンされる。第１トランジスタＭ１がターンオンされると，第１期間の間，データ線Ｄｍに供給されるデータ信号がキャパシタＣに供給される。この時，キャパシタＣには，データ信号に対応する所定の電圧（階調電圧）が充電される。一方，第２走査信号の供給を受けた第２トランジスタＭ２は，第１期間の間，ターンオフ状態を維持する。
【００５２】
以後，第２期間の一部期間の間，第１トランジスタＭ１がターンオフされ，第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると，キャパシタＣに充電された所定の電圧に対応して，第４トランジスタＭ４から供給されるピクセル電流がデータ線Ｄｍに供給される。データ線Ｄｍに供給されたピクセル電流は，データ駆動部１２０に供給され，ピクセル電流の供給を受けたデータ駆動部１２０は，画素１４０から所望の値を有するピクセル電流が流れるように階調電圧の電圧値を増減させる。
【００５３】
以後，第２トランジスタＭ２がターンオフされ，第１トランジスタＭ１がターンオンされる。第１トランジスタＭ１がターンオンされると，データ駆動部１２０から増減された階調電圧がキャパシタＣに供給されてキャパシタＣの充電電圧値が変化される。実際に，第２期間の間に，第１トランジスタＭ１および第２トランジスタＭ２は，交互に少なくとも一度以上ターンオンおよびターンオフを繰り返しながら所望の値を有するピクセル電流が流れるようにキャパシタＣの充電電圧値が変化される。
【００５４】
一方，特定水平期間の間，ｎ番目の発光制御線Ｅｎに発光制御信号が供給されるから第３トランジスタＭ３がターンオフされ，これによって発光素子ＯＬＥＤにピクセル電流が供給されない。そして，特定水平期間以後に，ｎ番目の発光制御線Ｅｎに発光制御信号が供給されないため，第３トランジスタがターンオンされるので，ピクセル電流が発光素子ＯＬＥＤに供給される。ここで，ピクセル電流は，特定水平期間の間，所望の電流値に設定されるから発光素子ＯＬＥＤから所望の輝度の光を生成することができる。
【００５５】
図５は，図２に示されたデータ集積回路１２９を詳しく示す図である。図５では，説明の便宜性のために，データ集積回路１２９がｊ個のチャンネルを有すると仮定する。
【００５６】
図５を参照すれば，データ集積回路１２９は，サンプリング信号を順次生成するためのシフトレジスタ部２００と，サンプリング信号に応答してデータを順次保存するためのサンプリングラッチ部２１０と，サンプリングラッチ部２１０のデータを一時保存するとともに，保存されたデータをレジスタ部２３０に供給するためのホルディングラッチ部２２０と，ホルディングラッチ部２２０から供給されるデータを一時的に保存するためのレジスタ部２３０と，レジスタ部２３０に保存されたデータのビット値を増減させるためのデータ調整ブロック２４０と，レジスタ部２３０に保存されたデータのビット値に対応して階調電圧を生成するための電圧デジタルーアナログ変換部(以下，“ＶＤＡＣ部”とする)２５０と，レジスタ部２３０に保存されたデータのビット値に対応して階調電流を生成するための電流デジタルーアナログ変換部(以下，“ＩＤＡＣ部”とする)２６０と，ＶＤＡＣ部２５０から供給される階調電圧をデータ信号としてデータ線Ｄ１〜Ｄｊに供給するためのバッファ部２７０と，データ線Ｄ１〜Ｄｊをバッファ部２７０またはデータ調整ブロック２４０のうちの何れか一つに選択的に接続させるための選択ブロック２８０を具備する。ここで，データは，タイミング制御部１５０が外部から供給されるものであり，タイミング制御部１５０は，このデータ（Ｄａｔａ）をデータ駆動部１２０のデータ集積回路１２９へ供給する。
【００５７】
シフトレジスタ部２００は，タイミング制御部１５０からソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰの供給を受ける。ソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰの供給を受けたシフトレジスタ部２００は，ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個のサンプリング信号を生成する。このために，シフトレジスタ部２００は，ｊ個のシフトレジスタ２００１〜２００ｊを具備する。ここで，ソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰは，タイミング制御部１５０より供給されるデータ駆動制御信号ＤＣＳである。
【００５８】
サンプリングラッチ部２１０は，シフトレジスタ部２００から順次供給されるサンプリング信号に応答してタイミング制御部１５０より供給されるデータを順次保存する。ここで，サンプリングラッチ部２１０は，ｊ個のデータを保存するためにｊ個のサンプリングラッチ２１０１〜２１０ｊを具備する。そして，各々のサンプリングラッチ２１０１〜２１０ｊは，データのビット値に対応する容量を有する。例えば，データがｋビットで構成される場合，サンプリングラッチ２１０１〜２１０ｊの各々は，ｋビットの容量に設定される。
【００５９】
ホルディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力される時，サンプリングラッチ部２１０からデータの入力を受けて保存する。そして，ホルディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力される時，ホルディングラッチ部２２０に保存されたデータをレジスタ部２３０に供給する。このために，ホルディングラッチ部２２０は，ｋビットの容量に設定されたｊ個のホルディングラッチ２２０１〜２２０ｊを具備する。
【００６０】
レジスタ部２３０は，ホルディングラッチ部２２０から供給されたデータを臨時保存する。レジスタ部２３０に保存されたデータは，データ調整ブロック２４０，ＶＤＡＣ部２５０およびＩＤＡＣ部２６０に供給される。このために，レジスタ部２３０は，ｋビットの容量に設定されたｊ個のレジスタ２３０１〜２３０ｊを具備する。
【００６１】
データ調整ブロック２４０は，ＩＤＡＣ部２６０より階調電流，データ線Ｄ１〜Ｄｊから選択ブロック２８０を通じてピクセル電流，およびレジスタ部２３０よりデータの供給を受ける。階調電流およびピクセル電流の供給を受けたデータ調整ブロック２４０は，階調電流とピクセル電流の電流値差を比較し，比較した電流値差に対応してデータのビット値を調整する。理想的にデータ調整ブロック２４０は，階調電流とピクセル電流の値が同じ値に設定されるようにデータのビット値を再設定する。データ調整ブロック２４０から再設定されたデータ(以下，“再設定データ”という。)は，レジスタ部２３０に再供給される。このために，データ調整ブロック２４０は，ｊ個のデータ調整部２４０１〜２４０ｊを具備する。
【００６２】
ＶＤＡＣ部２５０は，レジスタ部２３０より供給されるデータまたは再設定データのビット値に対応して階調電圧を生成し，生成された階調電圧をバッファ部２７０に供給する。ここで，ＶＤＡＣ部２５０は，レジスタ部２３０から供給されるｊ個のデータ(または，再設定データ)に対応してｊ個の階調電圧を生成する。このために，ＶＤＡＣ部２５０は，ｊ個の階調電圧生成部２５０１〜２５０ｊを具備する。
【００６３】
ＩＤＡＣ部２６０は，レジスタ部２３０より供給されるデータのビット値に対応して階調電流を生成し，生成された階調電流をデータ調整ブロック２４０に供給する。ここで，ＩＤＡＣ部２６０は，レジスタ部２３０から供給されるｊ個のデータに対応してｊ個の階調電流を生成する。このために，ＩＤＡＣ部２６０は，ｊ個の階調電流生成部２６０１〜２６０ｊを具備する。
【００６４】
バッファ部２７０は，ＶＤＡＣ部２５０から供給される階調電圧を選択ブロック２８０に供給する。このために，バッファ部２７０は，ｊ個のバッファ２７０１〜２７０ｊを具備する。ここで，バッファ部２７０は，階調電圧をデータ信号として選択ブロック２８０に供給する。よって，階調電圧に対応するデータ信号が選択ブロック２８０を通じて，データ線Ｄ１〜Ｄｊに供給される。
【００６５】
選択ブロック２８０は，データ線Ｄ１〜Ｄｊをバッファ部２７０またはデータ調整ブロック２４０の何れか一つに選択的に接続させる。このために，選択ブロック２８０は，ｊ個の選択部２８０１〜２８０ｊを具備する。
【００６６】
図６は，図５に示されたデータ調整部および選択部を詳しく示す図である。図６では，説明の便宜性のためにｊ番目のデータ調整部２４０ｊおよびｊ番目の選択部２８０ｊを示す。
【００６７】
図６を参照すれば，本発明の実施形態に係る選択部２８０ｊは，バッファ２７０ｊとデータ線Ｄｊの間に接続される第５トランジスタＭ５と，データ調整部２４０ｊとデータ線Ｄｊの間に接続される第６トランジスタＭ６を具備する。
【００６８】
第５トランジスタＭ５および第６トランジスタＭ６は，交互にターンオンされ，データ線Ｄｊをバッファ２７０ｊまたはデータ調整部２４０ｊと選択的に接続させる。このために，第５トランジスタＭ５および第６トランジスタＭ６は，互いに異なる導電型に設定される。そして，第５トランジスタＭ５および第６トランジスタＭ６は，制御ラインＣＬから供給される選択信号によって制御される。
【００６９】
図７は，図６に示された選択部２８０ｊの駆動方法を示す波形図である。選択信号は，図７に示されたように１水平期間１Ｈ中の第１期間の間，第５トランジスタＭ５がターンオンされ，第６トランジスタＭ６がターンオフされるように供給される。そして，選択信号は，第２期間の間，第５トランジスタＭ５が少なくとも一度以上ターンオンおよびターンオフされ，第５トランジスタＭ５と交互に第６トランジスタＭ６がターンオンおよびターンオフされるように供給される。実際に，選択信号は，第２期間の間，第１トランジスタＭ１と同様に第５トランジスタＭ５がターンオンおよびターンオフされ，第２トランジスタＭ２と同様に第６トランジスタＭ６がターンオンおよびターンオフされるように供給される。よって，選択ブロック２８０は，第５トランジスタがターンオンされて，データ線Ｄ１〜Ｄｊとバッファ部２７０を接続する時，ＶＤＡＣ部２５０で生成された階調電圧をバッファ部２７０からデータ線Ｄ１〜Ｄｊを通じて画素１４０へ供給し，第６トランジスタがターンオンされて，データ線Ｄ１〜Ｄｊとデータ調整ブロック２４０を接続する時，データ線Ｄ１〜Ｄｊからデータ調整ブロック２４０へ画素１４０で流れるピクセル電流を供給する。
【００７０】
図６によると，本発明の実施形態に係るデータ調整部２４０ｊは，比較部２４１およびデータ増減部２４２を具備する。比較部２４１は，電流デジタルーアナログ変換部２６０の階調電流生成部２６０ｊから階調電流の供給を受け，画素１４０から選択部２８０ｊを経由してピクセル電流の供給を受ける。ここで，ピクセル電流は，第１走査信号および第２走査信号の供給を受ける画素１４０から供給される。ピクセル電流および階調電流の供給を受けた比較部２４１は，階調電流とピクセル電流の値を比較し，比較した結果に対応して，第１制御信号または第２制御信号をデータ増減部２４２に供給する。例えば，比較部２４１は，階調電流の値がピクセル電流の値より大きい場合，第１制御信号を生成し，階調電流の値がピクセル電流の値より小さい場合，第２制御信号を生成してデータ増減部２４２に供給する。
【００７１】
データ増減部２４２は，レジスタ２３０ｊからデータの供給を受けて保存する。そして，データ増減部２４２は，比較部２４１から第１制御信号または第２制御信号の供給を受け，外部から定数値ＣＮの供給を受ける。第１制御信号または第２制御信号の供給を受けたデータ増減部２４２は，定数値ＣＮによって，増加または減少されるようにデータのビット値を再設定する。そして，データ増減部２４２は，再設定されたデータをレジスタ２３０ｊに再供給する。
【００７２】
動作過程を詳しく説明すれば，まず，１水平期間の第１期間の間，レジスタ２３０ｊは，ホルディングラッチ２２０ｊから供給されたデータをデータ増減部２４２，階調電圧生成部２５０ｊおよび階調電流生成部２６０ｊに供給する。データの供給を受けた階調電圧生成部２５０ｊは，データのビット値に対応する階調電圧を生成し，生成された階調電圧をバッファ２７０ｊに供給する。そして，データの供給を受けた階調電流生成部２６０ｊは，データのビット値に対応する階調電流を比較部２４０ｊに供給する。
【００７３】
一方，１水平期間の第１期間の間，第５トランジスタＭ５および第１トランジスタＭ１がターンオンされ，第６トランジスタＭ６および第２トランジスタＭ２がターンオフされる。第５トランジスタＭ５および第１トランジスタＭ１がターンオンされると，階調電圧生成部２５０ｊから生成された階調電圧がバッファ２７０ｊ，第５トランジスタＭ５，データ線Ｄｊおよび第１トランジスタＭ１を経由して駆動部１４２に供給される。すると，駆動部１４２に含まれたキャパシタＣで階調電圧に対応する電圧が充電される。実際に，第１期間は，画素１４０に含まれたキャパシタＣに階調電圧に対応する所定の電圧が充電されるようにその期間が設定される。
【００７４】
キャパシタＣに所定の電圧が充電された後の第２期間が始まる時，第６トランジスタＭ６および第２トランジスタＭ２がターンオンされ，第５トランジスタＭ５および第１トランジスタＭ１がターンオフされる。第６トランジスタＭ６および第２トランジスタＭ２がターンオンされると，駆動部１４２から生成されたピクセル電流が第２トランジスタＭ２，データ線Ｄｊおよび第６トランジスタＭ６を経由して比較部２４１に供給される。
【００７５】
ピクセル電流と階調電流の供給を受けた比較部２４１は，供給された階調電流とピクセル電流の値を比較し，比較結果に対応して生成された第１制御信号または第２制御信号をデータ増減部２４２に供給する。ここで，階調電流は，レジスタ２３０ｊにより供給されるデータに対応して階調電流生成部２６０ｊで生成され，画素１４０に実際に流れるべき理想的な電流値を有し，ピクセル電流は，画素１４０に実際に流れる電流値を有する。
【００７６】
第１制御信号または第２制御信号の供給を受けたデータ増減部２４２は，レジスタ２３０ｊより供給され，データ増減部２４２に保存されたデータに定数値ＣＮを足したり差し引いたりして再設定データを生成し，生成された再設定データをレジスタ２３０ｊに供給する。ここで，データ増減部２４２は，ピクセル電流と階調電流の値が類似または同じくなるようにデータのビット値を再設定する。例えば，データ増減部２４２は，第１制御信号が入力される場合，ピクセル電流の電流値が増加するようにデータから定数値ＣＮを差し引いてデータのビット値を再設定する。そして，データ増減部２４２は，第２制御信号が入力される場合，ピクセル電流の電流値が減少するようにデータから定数値ＣＮを足してデータのビット値を再設定する。ここで，定数値ＣＮは，所定値にあらかじめ設定される。データ増減部２４２は，第２期間において，再設定データをレジスタ２３０ｊに供給する一方で，再設定データを保存し，保存された再設定データに基づいて，階調電流とピクセル電流の値が類似もしくは同一になるようにデータのビット値の設定を行い，階調電流とピクセル電流の値が類似もしくは同一となるまでこのような動作を繰り返し行う。そして，階調電流とピクセル電流の値が類似または同一になった時，所望の値を有するピクセル電流が発光素子に流れ，所望の輝度を有する光が生成される。
【００７７】
データ増減部２４２から生成された再設定データは，レジスタ２３０ｊに供給される。レジスタ２３０ｊは，再設定データを階調電圧生成部２５０ｊに供給する。すると，階調電圧生成部２５０ｊは，再設定データを利用して階調電圧を生成する。
【００７８】
以後，第５トランジスタＭ５および第１トランジスタＭ１がターンオンされ，第６トランジスタＭ６および第２トランジスタＭ２がターンオフされる。すると，再設定データによって生成された階調電圧がバッファ２７０ｊ，第５トランジスタＭ５，データ線Ｄｊおよび第１トランジスタＭ１を経由して駆動部１４２に供給される。この時，駆動部１４２では，階調電圧に対応するピクセル電流が生成される。実際に，本発明の実施形態では，第２期間の間，階調電流とピクセル電流の値が類似または同じくなるように第６トランジスタＭ６および第２トランジスタＭ２と，第５トランジスタＭ５および第１トランジスタＭ１が交互に少なくとも一度以上ターンオンおよびターンオフされる。第１期間において，階調電流生成部２６０ｊで生成された階調電流は，比較部２４１で保存され，第２期間において，保存された階調電流に基づいて，比較部２４１に供給されるピクセル電流と比較する。
【００７９】
図８は，図２に示されたデータ集積回の他の実施形態を示すブロック図である。一方，図６では，階調電流生成部２６０ｊで再設定データに対応する階調電流が生成されるおそれがある。ここで，再設定データによって生成される階調電流は，画素１４０に流れるべき理想的な電流ではない。したがって，再設定データによって生成された階調電流が比較部２４１に供給されれば，望まないピクセル電流が流れるようになる。このような問題を乗り越えるために，本発明の実施形態では，図８のようにレジスタ部２３０とＩＤＡＣ部２６０の間にスイッチング部２５５が追加的に設置される。
【００８０】
スイッチング部２５５は，各々のチャンネルごとに設置されるスイッチング素子ＳＷを具備する。すなわち，スイッチング部２５５は，ｊ個のスイッチン素子ＳＷを具備する。図９は，図８に示されたスイッチング部２５５の駆動方法を示す図である。このようなスイッチング素子ＳＷは，外部から供給される選択信号ＳＳに対応して，図９のように１水平期間中の第１期間の間，ターンオンされ，第２期間の間，ターンオフされる。すると，階調電流生成部２６０ｊには，再設定データが供給されず，これによって比較部２４１には，望みの階調電流が供給される。
【００８１】
図１０は，図６に示された比較部２４１の一例を示す図である。図１０に示された比較部２４１は，１９９２年ＩＥＥＥ(Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｅｎｇｉｎｅｅｒｓ)において公知である。実際に，本発明の実施形態では，電流値を比較することができる公知の多様な比較部等が使用される。
【００８２】
図１０を参照すれば，第１ノードＮ１には，ピクセル電流と階調電流の値の差に対応する電流が供給される。第１ノードＮ１に供給された電流は，インバーターで構成された第９トランジスタＭ９および第１０トランジスタＭ１０のゲート端子に供給される。すると，第９トランジスタＭ９および第１０トランジスタＭ１０のうちの何れか一つのトランジスタがターンオンされて出力部にハイ電圧ＶＤＤまたはロー電圧ＧＮＤが印加される。ここで，出力部に印加された電圧は，第７トランジスタＭ７および第８トランジスタＭ８のゲート端子に供給されて出力部の電圧が安定に維持されるようにする。
【００８３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００８４】
本発明のデータ集積回路，およびデータ集積回路を有する発光表示装置は，所望の輝度の映像を表示することができるので，発光表示装置の製造分野で利用可能である。
【図面の簡単な説明】
【００８５】
【図１】従来の発光表示装置を示す図である。
【図２】本発明の実施形態に係る発光表示装置を示す図である。
【図３】図２に示された画素１４０を示す回路図である。
【図４】図３に示された画素１４０の駆動方法を示す波形図である。
【図５】図２に示されたデータ集積回路１２９を詳しく示すブロック図である。
【図６】図５に示されたデータ調整部２４０ｊおよび選択部２８０ｊを詳しく示す図である。
【図７】図６に示された選択部２８０ｊの駆動方法を示す波形図である。
【図８】図２に示されたデータ集積回路１２９の他の実施形態を示すブロック図である。
【図９】図８に示されたスイッチング部２５５の駆動方法を示す図である。
【図１０】図６に示された比較部２４１の実施形態を示す回路図である。
【符号の説明】
【００８６】
１０，１１０      走査駆動部
２０，１２０      データ駆動部
３０，１３０      画像表示部
４０，１４０      画素
５０，１５０      タイミング制御部
１２９      データ集積回路
１４２      駆動部
２００      シフトレジスタ部
２１０      サンプリングラッチ部
２２０      ホルディングラッチ部
２３０      レジスタ部
２４０      データ調整ブロック
２４１      比較部
２４２      データ増減部
２５０      電圧デジタルーアナログ変換部
２５５      スイッチング部
２６０      電流デジタルーアナログ変換部
２７０      バッファ部
２８０      選択ブロック
【図１】
2006184865.tif 000003
【図２】
2006184865.tif 000004
【図３】
2006184865.tif 000005
【図４】
2006184865.tif 000006
【図５】
2006184865.tif 000007
【図６】
2006184865.tif 000008
【図７】
2006184865.tif 000009
【図８】
2006184865.tif 000010
【図９】
2006184865.tif 000011
【図１０】
2006184865.tif 000012