(57)【要約】【課題】  ＩＣチップの接続品質を均一且つ安定させ、接続信頼性を高めることを目的とする。【解決手段】  半導体基体２と、その上に形成されている回路形成層３の表面に複数のバンプ４とを有し、基板の電極端子に実装されるＩＣチップ１において、複数のバンプは、実装後のＩＣチップの反りに応じて半導体基体の表面からの高さをそれぞれ異ならせる。【選択図】      図１
2006041011.tif 000002
【特許請求の範囲】
【請求項１】
半導体基体と、該半導体基体の上に形成されている回路形成層の表面に整列配置されている複数のバンプとを有し、基板の電極端子に実装されるＩＣチップにおいて、
前記複数のバンプは、実装後のＩＣチップの反りに応じて前記半導体基体の表面からの高さを異ならせていることを特徴とするＩＣチップ。
【請求項２】
長方形状の半導体基体と、該半導体基体の上に形成されている回路形成層の表面に整列配置されている複数のバンプとを有するＩＣチップにおいて、
前記複数のバンプのうち前記半導体基体の長辺側の側面から見て端部近傍に位置するバンプは、前記半導体基体の長辺側の側面から見て中央部に位置するバンプより前記半導体基体の表面からの高さが高くされていることを特徴とするＩＣチップ。
【請求項３】
前記バンプの高さは、前記半導体基体の長辺側の側面から見て中央部から端部に向けて段階的に高くなっている請求項２に記載のＩＣチップ。
【請求項４】
前記バンプの高さは、前記バンプの下方に配置される高さ調節膜によって調節されている請求項１乃至３の何れか１項に記載のＩＣチップ。
【請求項５】
請求項１乃至４の何れか１項に記載のＩＣチップが、異方性導電接着材によって基板の電極端子に実装されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップおよび表示装置に係り、特にガラス基板上の電極端子に直接実装するＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）型やプリント基板などの電極端子に直接実装するＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）型のＩＣチップおよび表示装置に関する。
【背景技術】
【０００２】
一般に、例えば液晶表示装置を構成する液晶表示パネルを駆動するために、液晶駆動用ＩＣチップが液晶表示パネルに接続されたものがあり、液晶駆動用ＩＣチップの入力端子と外部配線とを接続するとともに、液晶表示パネルの入力端子と液晶駆動用ＩＣチップの出力端子とを接続することにより、液晶表示パネルを駆動することができる。
【０００３】
この液晶駆動用ＩＣチップは、省スペース化の要望および製造費用の低廉化を図ることができる等の理由により、近年薄型化が進んでいる。この液晶駆動用ＩＣチップの一従来例について以下説明する。
【０００４】
図４は従来の液晶駆動用ＩＣチップを示す断面図であり、図４に示すように、この液晶駆動用ＩＣチップ３０は、半導体基体３１を有し、この半導体基体３１上の回路形成層には、図示しないトランジスタ等を含む回路が形成されている。また、半導体基体３１上の回路形成層には、複数の配線層３２（図４においては一層しか図示せず）が形成されており、これら各配線層３２のうちの一つは、半導体基体３１の端部まで延設されて、電極端子３３とされている。さらに、半導体基体３１上の回路形成層であって各電極端子３３の表面を除く領域には、イオンや水分が浸入し、ＩＣチップの回路等が損傷してしまうのを防止して保護するためのパッシベーション膜３４が形成されている。また、各電極端子３３上には、バンプ下地層３５を介してバンプ３６が形成されている。
【０００５】
このようなＩＣチップ３０は、図４に示すように、ダイシングされた時点において、回路形成層に形成されたトランジスタ等を構成する各層、複数の配線層３２、電極端子３３、パッシベーション膜３４等によって生じる内部応力によって半導体基体３１に反りが生じてしまう。一般的には、パッシベーション膜３４の収縮応力によって、回路形成層が内側となるような反り、つまりＩＣチップの中央部が背面側に突出するように反っていた。
【０００６】
次に、この液晶駆動用ＩＣチップ３０と基板との接続方法の一例としては、基板としてフレキシブルプリント基板を用い、柔軟な構造に適応させて、表示装置の薄型化、軽量化を図ることができる等の理由から、フレキシブルプリント基板に直接ＩＣチップを実装したＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）が採用されている。ＩＣチップは、フィルムプリント基板の一面に形成された複数の導体と、ＩＣチップ３０のバンプ３６とを異方性導電材を介して配置して、熱および圧力等を加えることで接続される。
【０００７】
【特許文献１】特開２００３−２９５７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、更に液晶表示装置の薄型化、軽量化を図り、部品点数を削減できることから、液晶表示パネルのガラス基板上の電極端子に直接ＩＣチップを実装するＣＯＧが採用されている。ＣＯＧ型のＩＣチップは、ガラス基板の一面に形成された電極端子と、ＩＣチップ３０のバンプ３６とを異方性導電材を介して、熱および圧力等を加えることで接続される。同様に、プリント基板などの電極端子に直接ＩＣチップを実装するＣＯＢも存在する。
【０００９】
そして、ＣＯＧ型やＣＯＢ型のＩＣチップにおいては、ＩＣチップ３０をガラス基板やプリント基板に実装すると、図５に示すように、ＩＣチップ３０が逆に反り返る。つまりＩＣチップ３０の側面から見て中央部が回路形成層側に突出し、両端が背面側に持ち上がるように反る不具合が発生する。
【００１０】
そして、ＩＣチップ３０の反りによる両端の持ち上がりが、異方性導電材中の導電粒子の直径よりも大きくなると、ＩＣチップ３０のバンプ３６と基板の電極端子との間で接触不良が生じる。このように、ＩＣチップ３０の反りにより、中央部と両端部において、接続状態に差が生じると、接続品質のムラになっていた。
【００１１】
本発明はこれらの点に鑑みてなされたものであり、ＩＣチップの接続品質を均一且つ安定させ、接続信頼性を高めることを目的とする。
【課題を解決するための手段】
【００１２】
前記目的を達成するため本発明のＩＣチップは、半導体基体と、該半導体基体の上に形成されている回路形成層の表面に整列配置されている複数のバンプとを有し、基板の電極端子に実装されるＩＣチップにおいて、前記複数のバンプは、実装後のＩＣチップの反りに応じて前記半導体基体の表面からの高さを異ならせていることを特徴とする。
【００１３】
また、本発明の他のＩＣチップは、長方形状の半導体基体と、該半導体基体の上に形成されている回路形成層の表面に整列配置されている複数のバンプとを有するＩＣチップにおいて、前記複数のバンプのうち前記半導体基体の長辺側の側面から見て端部近傍に位置するバンプは、前記半導体基体の長辺側の側面から見て中央部に位置するバンプより前記半導体基体の表面からの高さが高くされていることを特徴とする。
【００１４】
更に、このＩＣチップにおいて、前記バンプの高さは、前記半導体基体の長辺側の側面から見て中央部から端部に向けて段階的に高くなっていてもよい。
【００１５】
更に、このＩＣチップにおいて、前記バンプの高さは、前記バンプの下方に配置される高さ調節膜によって調節されていることが好ましい。
【００１６】
また、本発明の表示装置は、前記ＩＣチップが、異方性導電接着材によって基板の電極端子に実装されていることを特徴とする。
【発明の効果】
【００１７】
本発明のＩＣチップによれば、複数のバンプが、実装後のＩＣチップの反りに応じて半導体基体の表面からの高さを異ならせているので、実装後にＩＣチップに反りが生じても基板の電極端子に対するバンプの相対位置を補正することができ、ＩＣチップの接続品質を均一且つ安定させ、接続信頼性を高めることができる。
【００１８】
特に、ＣＯＧ型やＣＯＢ型のＩＣチップの場合、実装後のＩＣチップは、側面から見て回路形成層の中央部が突出し、両端が背面側に持ち上がるように反るので、半導体基体の側面から見て中央部に位置するバンプより、半導体基体の側面から見て端部近傍に位置するバンプの方が前記半導体基体の表面からの高さを高くしたことにより、実装後にＩＣチップに反りが生じても基板の電極端子に対するバンプの相対位置を補正することができ、ＩＣチップの接続品質を均一且つ安定させ、接続信頼性を高めることができる。
【００１９】
更に、バンプの高さが、半導体基体の側面から見て中央部から端部に向けて段階的に高くすることにより、より細かい相対位置の補正ができる。
【００２０】
更に、バンプの高さが、バンプの下方に配置される高さ調節膜、例えば回路形成層を構成する配線層によって調節されることにより、工程数を増やすことなくバンプの半導体基体からの高さを調節することができる。
【００２１】
また、本発明の表示装置は、上記のＩＣチップを基板の電極端子に実装しているので、ＩＣチップと基板の電極端子との接続品質を均一且つ安定させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図１乃至図３を参照して説明する。図１（Ａ）は本発明のＩＣチップ１の回路形成面側から見た概略図であり、（Ｂ）は側面図である。なお、図１においては、実装前のＩＣチップを示している。
【００２３】
ＩＣチップ１は、半導体基体２の上に回路形成層３が形成され、その表面の端縁に複数のバンプ４が整列配置されている。
【００２４】
半導体基体２は、一連の製造プロセスを経た半導体ウェーハからダイシングされた半導体片であり、一方の表面（回路形成面）にはトランジスタ、ダイオード、抵抗およびコンデンサ等の素子により構成された回路（図示せず）が形成されている。半導体基体２は、一般的に、四角形状にダイシングされているが、表示装置の駆動用ＩＣとして用いられるＣＯＧ型のＩＣチップにおいては、表示装置の狭額縁化のために、長辺と短辺の長さの比率が大きい横長の長方形状に形成されている。このような横長の長方形状のＩＣチップは、長辺側の側面から見た時の半導体基体の反りが大きくなるので、本発明を適用するのに好適である。
【００２５】
半導体基体２としては、シリコン（Ｓｉ）基体、III−Ｖ族化合物半導体（例えばガリウムヒ素（ＧａＡｓ））基体、II−VI族化合物半導体（例えばテルル化カドミウム（ＣｄＴｅ））基体等が使用できる。
【００２６】
回路形成層３は、半導体基体２上に形成された素子同士の接続や素子とバンプ４を接続するために形成され、２層以上の配線層を有し、配線層間は層間絶縁膜によって絶縁されており、コンタクトホールを通じて配線層同士が結線されている。
【００２７】
バンプ４は、ＩＣチップ１の回路形成層３の電極端子上に形成された突起状の電極であり、電極端子によって半導体基体２上に形成された素子と接続されており、更に、例えばガラス基板やプリント基板の電極端子と接続されるものである。バンプ４は、めっき法や蒸着法によってＩＣチップ１の回路形成層の電極端子上に形成されるが、接合性を確保するために、電極端子とバンプとの間にバンプ下地層が予め形成されている。
【００２８】
そして、複数のバンプ４は、実装後のＩＣチップ１の反りに応じて半導体基体２の表面からの高さを異ならせている。すなわち、実装後にＩＣチップ１に反りが生じても、バンプ４と基板の電極端子との相対位置は、バンプ４の高さを調節することで等しくなるように補正される。
【００２９】
前述した通り、ＣＯＧ型やＣＯＢ型のＩＣチップの場合、実装後のＩＣチップは、側面から見て回路形成層側の中央部が突出し、両端が背面側に持ち上がるように反るので、中央部に位置するバンプ４ａに比べて、半導体基体の側面から見て端部近傍に位置するバンプ４ｄの方が半導体基体２の表面からの高さが高くなるようにする。より好ましくは、中央部に位置するバンプ４ａから、端部に向けて段階的にバンプ４ｂ、バンプ４ｃおよびバンプ４ｄの高さを高くする。
【００３０】
図１において、横長の長方形状のＩＣチップ１は、長辺側の側面から見て、中央部から端部に向けて段階的にバンプ４ａ、４ｂ、４ｃ、４ｄの高さを高くしている。
【００３１】
バンプ４の高さは、バンプ４の配置に応じてバンプ４の下方に高さ調節膜５ａ、５ｂ、５ｃを配置することで調節することができる。従来のＩＣチップでは、バンプ４の下方において回路形成層３の配線層を配置していなかったので、高さ調節膜５ａ、５ｂ、５ｃとして回路形成層３の配線層を配設することにより、工程数を増やすことなくバンプ４の高さを調節することができる。
【００３２】
図２（Ａ）乃至（Ｃ）は、図１のＩＣチップ１のａ−ａ線乃至ｃ−ｃ線位置における概略断面図であり、高さ調節膜として回路形成層３の配線層を利用したＩＣチップの例である。図２（Ａ）乃至（Ｃ）においては高さ調節膜５ａ、５ｂ、５ｃの効果を明瞭にするため、高さ調節膜以外の回路を構成する配線層は同じパターン形状としたが、各断面において回路を構成する配線層のパターン形状は異なっていてもよい。
【００３３】
図２において、半導体基体２内にはトランジスタのソースおよびドレインとなる拡散層１１が形成され、素子分離用の酸化膜１２が設けられている。半導体基体２の表面上に形成された第一の層間絶縁膜１３の中には、トランジスタのゲート１４が形成されており、コンタクトホール１３ａを介して拡散層１１と第一の配線層１５ａとが接続されている。
【００３４】
第一の配線層１５ａは、第一の層間絶縁膜１３を覆って全面に形成された導電膜をパターニングすることによって形成されている。そして、第一の高さ調節膜５ａも、第一の配線層１５ａとなる導電膜をパターニングして、必要なバンプ４ｂ、４ｃ、４ｄの下方に残存させることで形成される。そして、第一の配線層１５ａおよび第一の高さ調節膜５ａを覆って第二の層間絶縁膜１６ａを形成する。
【００３５】
同様にして、第二の層間絶縁膜１６ａの上に第二の配線層１５ｂを形成すると共に、第二の高さ調節膜５ｂをバンプ４ｃ、４ｄの下方に形成し、これらを覆って第三の層間絶縁膜１６ｂを形成する。更に、第三の配線層１５ｃとバンプ４ｄの下方に第三の高さ調節膜５ｃを形成し、第四の層間絶縁膜１６ｃを形成する。
【００３６】
第四の層間絶縁膜１６ｃの上には、電極配線層１７が形成されており、電極配線層１７はコンタクトホール１６ｄを介して第三の配線層１５ｃと接続され、バンプ４の下方まで延設されて電極端子とされている。そして、これらを覆うようにパッシベーション膜１８が形成され、電極端子上にコンタクトホール１８ａを介し、バンプ下地層１９およびバンプ４が形成されている。
【００３７】
こうして、図２（Ｂ）と（Ｃ）の間の矢印で示すように、半導体基体２の表面からの高さが異なるバンプ４ａ、４ｂ、４ｃ、４ｄを形成することができる。すなわち、高さ調節膜が下方に存在しないバンプ４ａ（図２には図示せず）と、第一の高さ調節膜５ａを下方に有し、バンプ４ａよりも高いバンプ４ｂ（図２（Ａ））と、第一および第二の高さ調節膜５ａ、５ｂを下方に有し、バンプ４ｂよりも高いバンプ４ｃ（図２（Ｂ））と、第一乃至第三の高さ調節膜５ａ、５ｂ、５ｃを下方に有し、バンプ４ｃよりも高いバンプ４ｄ（図２（Ｄ））を形成できた。
【００３８】
また、バンプ下地層と電極端子の間に導電膜を配置して高さ調節膜とすることもできる。図３（Ａ）乃至（Ｄ）は、高さ調節膜として導電膜をバンプ下地層と電極端子の間に配置したバンプ４ａ乃至４ｄの概略図である。
【００３９】
図３（Ａ）乃至（Ｄ）において、回路形成層３の上には、バンプに接続するための電極端子２１ａ乃至２１ｄが形成されている。そして、電極端子２１ａは、パッシベーション膜２２に形成されたコンタクトホール２２ａを通じてバンプ下地層２３およびバンプ４ａと接続されている（図３（Ａ））。
【００４０】
電極端子２１ｂは、バンプ４ｂの下方に第一の導電膜２４ａを有しており、第一の導電膜２４ａおよびバンプ下地層２３を介してバンプ４ｂと接続されている。電極端子２１ｃは、バンプ４ｃの下方に第一および第二の導電膜２４ａ、２４ｂを有しており、第一の導電膜２４ａ、第二の導電膜２４ｂおよびバンプ下地層２３を介してバンプ４ｃと接続されている。また、電極端子２１ｄは、バンプ４ｄの下方に第一乃至第三の導電膜２４ａ、２４ｂ、２４ｃを有しており、第一の導電膜２４ａ、第二の導電膜２４ｂ、第三の導電膜２４ｃおよびバンプ下地層２３を介してバンプ４ｄと接続されている。
【００４１】
こうして、半導体基体２の表面からの高さが異なるバンプ４ａ、４ｂ、４ｃ、４ｄを形成することができる。
【００４２】
また、高さ調節膜として、多層構造のバンプ下地層を用いてもよい。
【００４３】
なお、本発明は上記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。例えば、上記の実施態様においては、ＩＣチップの背面を内側として反る状態について説明したが、実装後、回路形成面を内側にして反るようであれば、側面から見て中央部に位置するバンプの半導体基体からの高さを高く、端部に位置するバンプの半導体基体からの高さを低くすればよい。
【図面の簡単な説明】
【００４４】
【図１】（Ａ）および（Ｂ）はそれぞれ本発明のＩＣチップの実施態様を示す回路形成層側および側面から見た概略図
【図２】（Ａ）乃至（Ｃ）は、図１のＩＣチップのａ−ａ線乃至ｃ−ｃ線位置における概略断面図
【図３】高さ調節膜としてバンプ下地層と電極端子の間に導電膜を配置したバンプの概略図
【図４】ダイシング後のＩＣチップの反りを示す概略図
【図５】ガラス基板又はプリント基板に実装後のＩＣチップの反りを示す概略図
【符号の説明】
【００４５】
１    ＩＣチップ
２    半導体基体
３    回路形成層
４    バンプ
【図１】
2006041011.tif 000003
【図２】
2006041011.tif 000004
【図３】
2006041011.tif 000005
【図４】
2006041011.tif 000006
【図５】
2006041011.tif 000007