(57)【要約】  【課題】  表示パネルを駆動するために電力消費が小さいフレーム反転方式を採用しつつ、１フレーム中における輝度のムラを低減した表示パネル駆動回路を提供する。  【解決手段】  この表示パネル駆動回路は、入力された画像データを一時的に記憶する記憶手段１０と、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように、記憶手段からの各ライン分の画像データの読出し動作を制御する制御手段４０と、記憶手段から順次読み出される各ライン分の画像データをアナログの複数の画像信号に変換して、それらの画像信号を表示パネルに供給する画像信号供給手段２１〜３３とを具備する。【選択図】  図２
2006065157.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像データを一時的に記憶する記憶手段と、
所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように、前記記憶手段からの各ライン分の画像データの読出し動作を制御する制御手段と、
前記記憶手段から順次読み出される各ライン分の画像データをアナログの複数の画像信号に変換して、それらの画像信号を前記表示パネルに供給する画像信号供給手段と、
を具備する表示パネル駆動回路。
【請求項２】
前記制御手段が、
フレーム期間に同期する信号をカウントして、カウント値を出力するカウンタと、
前記カウンタから出力されるカウント値と、ライン表示期間に同期する信号とに基づいて、前記記憶手段から読み出される各ライン分の画像データのアドレスを所定の順序で発生するアドレス発生部と、
を含む、請求項１記載の表示パネル駆動回路。
【請求項３】
前記表示パネルが液晶表示パネルである、請求項１又は２記載の表示パネル駆動回路。
【請求項４】
前記画像信号供給手段が、前記液晶表示パネルの各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴ（薄膜トランジスタ）のソースに前記複数の画像信号を印加する、請求項３記載の表示パネル駆動回路。
【請求項５】
前記アドレス発生部が、前記液晶表示パネルの複数のラインが所定の順序で駆動されるように、各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴのゲートにゲート電位を印加するゲートドライバを制御するためのゲートドライバ制御信号を生成する、請求項４記載の表示パネル駆動回路。
【請求項６】
前記ゲートドライバが、前記液晶表示パネルの各ラインにおける複数の第１の電極に対向する第２の電極に所定の順序で供給されるコモン電位を、１フレーム又は１フィールド毎に反転する、請求項５記載の表示パネル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、表示パネルを駆動するための表示パネル駆動回路に関し、特に、複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が内蔵されているＬＣＤ（Liquid Crystal Display：液晶表示）パネルを駆動するための表示パネル駆動回路に関する。
【背景技術】
【０００２】
複数のＴＦＴを内蔵するタイプのＬＣＤパネルには、ＴＦＴのソースを駆動する表示パネル駆動回路（ソースドライバ）と、ＴＦＴのゲートを駆動する表示パネル駆動回路（ゲートドライバ）とが接続される。ソースドライバにおいては、ＲＡＭ（Random Access Memory：ランダムアクセスメモリ）から順次読み出される各ライン分の画像データがアナログの画像信号に変換され、それらの画像信号がＴＦＴのソースに供給される。
【０００３】
一方、ゲートドライバは、順次選択されたラインにおけるＴＦＴをオンさせるためのゲート電位を生成してＴＦＴのゲートに供給すると共に、それらのＴＦＴによってそれぞれ駆動される複数の第１の電極（以下においては、「ドット電極」ともいう）に対向する第２の電極（以下においては、「コモン電極」ともいう）に印加されるコモン電位Ｖｃｏｍを生成する。ＬＣＤパネルに直流電圧を印加し続けると特性が劣化するので、コモン電位Ｖｃｏｍは、所定の周期で反転される。
【０００４】
一般的には、１ライン毎にコモン電位Ｖｃｏｍが反転されるライン反転方式と、１フレーム（又は１フィールド）毎にコモン電位Ｖｃｏｍが反転されるフレーム反転方式との内のいずれかが採用される。ライン反転方式は、画質が良いものの、消費電力が大きくなるので、フレーム反転方式を採用しつつ、その画質を改善することが望ましい。
【０００５】
ここで、フレーム反転方式を採用した場合の画質上の問題点について説明する。
図５は、ソースドライバ内の電源回路とゲートドライバ内のコモン電位出力回路の構成を示す図である。ソースドライバ内の電源回路は、電源電位ＶＤＤを安定化して電源電位ＶＣＯＭＨを生成する安定化回路１と、電源電位ＶＤＤ及びＶＳＳに基づいて昇圧動作を行うことにより電源電位ＶＣＯＭＷを生成する昇圧回路２と、電源電位ＶＣＯＭＨ及びＶＳＳに基づいて昇圧動作を行うことにより電源電位ＶＣＯＭＬを生成する昇圧回路３とを含んでいる。例えば、電源電位ＶＤＤ及びＶＳＳの値は、それぞれ３Ｖ及び０Ｖであり、電源電位ＶＣＯＭＷ、ＶＣＯＭＨ、ＶＣＯＭＬの値は、それぞれ５Ｖ、２．５Ｖ、−２．５Ｖである。
【０００６】
昇圧回路３は、ＮチャネルＭＯＳトランジスタＱＮ１と、ＰチャネルＭＯＳトランジスタＱＰ１〜ＱＰ３と、コンデンサＣ１及びＣ２とによって構成される。これらのトランジスタは、図６に示す波形を有するクロック信号ＨＮ１及びＨＰ１〜ＨＰ３がそれぞれのゲートに供給されて、状態Ｓ１及びＳ２においてオンとオフを繰り返す。これにより、ノードＡ、Ｂ、Ｃの電位が図６に示すように変化して、昇圧動作が行われる。
【０００７】
電源電位ＶＣＯＭＨ及びＶＣＯＭＬは、コモン電位Ｖｃｏｍを出力するゲートドライバ内のコモン電位出力回路４に供給される。コモン電位出力回路４は、ＮチャネルＭＯＳトランジスタＱＮ２とＰチャネルＭＯＳトランジスタＱＰ４とによって構成されるインバータであり、入力電位Ｖｉｎを反転してコモン電位Ｖｃｏｍを出力する。
【０００８】
図７に、状態Ｓ１及びＳ２におけるコンデンサＣ１及びＣ２の充放電の様子を示す。図７の（ａ）に示す状態Ｓ１においては、コンデンサＣ１は充電されるが、コンデンサＣ２の一方の端子（ノードＣ）はノードＢから切り離されるので、コンデンサＣ２に蓄積された電荷で電源電位ＶＣＯＭＬを維持しなければならない。一方、図７の（ｂ）に示す状態Ｓ２においては、ノードＣとノードＢとが接続されるので、コンデンサＣ１及びＣ２に蓄積された電荷で電源電位ＶＣＯＭＬを維持することができる。しかしながら、コンデンサの容量には限りがあるので、特に状態Ｓ１において、電源電位ＶＣＯＭＬを維持することが困難になる。
【０００９】
ところで、ＬＣＤパネルには漏洩電流が流れるので、コモン電極の電位がハイレベル又はローレベルに達した後も、コモン電極と他の電位の電極との間で電流が流れてしまう。１フレーム期間は、約１６．７ｍ秒と比較的長い期間であるので、その間にコモン電位Ｖｃｏｍを一定値に保つことができるか否かが問題となる。
【００１０】
図８は、ゲートドライバから出力されるコモン電位Ｖｃｏｍの波形を示す図である。コモン電位Ｖｃｏｍのハイレベルを規定する電源電位ＶＣＯＭＨは安定化されているので、コモン電位Ｖｃｏｍがハイレベルである１フレーム期間中にコモン電位Ｖｃｏｍが変動することはない。一方、電位Ｖｃｏｍのローレベルを規定する電源電位ＶＣＯＭＬは安定化されていないので、図８中に点線で示すように、コモン電位Ｖｃｏｍがローレベルである１フレーム期間中にコモン電位Ｖｃｏｍが変動してしまう。
【００１１】
図９は、従来の表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図である。上記のようにコモン電位Ｖｃｏｍが変動する場合には、均一なグレーの画像を表す画像データをソースドライバに入力しても、１フレーム期間中にコモン電位Ｖｃｏｍのローレベルが浮いてくるので、画面の下に行くほど明るくなってしまうという現象が見られる。フレーム反転方式においては、このような画質劣化を改善することが望まれている。
【００１２】
関連する技術として、下記の特許文献１には、等分割フレーム周期短縮走査法により多階調表示を行う強誘電性液晶等の双安定性を有する平面型表示デバイスにおいて、フリッカを防止して画質を向上させることができるようにしたマトリックス駆動方法が開示されている。
【００１３】
このマトリックス駆動方法は、２Ｎ階調の表示を行う場合に、フレーム周期ＴｆをＮ個のフィールドに等分割し、各フィールド内で全走査線に対してそれぞれ書込みを行う一方、全走査線を複数の群に分割し、これらの群内では各フィールドの書込みからそれぞれ２ｎ（ｎ＝０、１、・・・、Ｎ−１）の階調に対応する時間後にリセットし、各群内の同一階調の期間が時間的に重ならないように各群をインターレース走査する。
【００１４】
これにより、フリッカを防止して画質を向上させることができる。一方、先に説明したＬＣＤパネルのフレーム反転方式において問題となっているのは、フリッカではなく、１フレーム中における輝度のムラである。
【特許文献１】特開平５−８８６４６号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、上記の点に鑑み、本発明は、表示パネルを駆動するために電力消費が小さいフレーム反転方式を採用しつつ、１フレーム中における輝度のムラを低減した表示パネル駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するため、本発明に係る表示パネル駆動回路は、入力された画像データを一時的に記憶する記憶手段と、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように、記憶手段からの各ライン分の画像データの読出し動作を制御する制御手段と、記憶手段から順次読み出される各ライン分の画像データをアナログの複数の画像信号に変換して、それらの画像信号を表示パネルに供給する画像信号供給手段とを具備する。
【００１７】
ここで、制御手段が、フレーム期間に同期する信号をカウントしてカウント値を出力するカウンタと、カウンタから出力されるカウント値とライン表示期間に同期する信号とに基づいて、記憶手段から読み出される各ライン分の画像データのアドレスを所定の順序で発生するアドレス発生部とを含むようにしても良い。
【００１８】
以上において、表示パネルとして、液晶表示パネルを用いるようにしても良い。その場合に、画像信号供給手段が、液晶表示パネルの各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴのソースに複数の画像信号を印加するようにしても良い。また、アドレス発生部が、液晶表示パネルの複数のラインが所定の順序で駆動されるように、各ラインにおける複数の第１の電極をそれぞれ駆動する複数のＴＦＴのゲートにゲート電位を印加するゲートドライバを制御するためのゲートドライバ制御信号を生成するようにしても良い。さらに、ゲートドライバが、液晶表示パネルの各ラインにおける複数の第１の電極に対向する第２の電極に所定の順序で供給されるコモン電位を、１フレーム又は１フィールド毎に反転するようにしても良い。
【発明の効果】
【００１９】
本発明によれば、所定数のフレーム期間毎に表示パネルにおける表示開始ラインが異なるように画像データの読出し動作を制御することにより、表示パネルを駆動するために電力消費が小さいフレーム反転方式を採用しつつ、１フレーム中における輝度のムラを低減した表示パネル駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。以下の実施形態においては、表示パネルとして、ＬＣＤパネルを用いている。
図１に、本発明の一実施形態に係る表示パネル駆動回路とＬＣＤパネルとの接続関係を示す。ＬＣＤパネル１００においては、例えば７２０×１３２個のドットに対応して同数のＴＦＴが２次元マトリックス状に配置されている。ＬＣＤパネル１００を駆動するために、これらのＴＦＴのソースを駆動する表示パネル駆動回路（ソースドライバ）２００がソースラインＳ１〜Ｓ７２０に接続され、これらのＴＦＴのゲートを駆動する表示パネル駆動回路（ゲートドライバ）３００がゲートラインＧ１〜Ｇ１３２に接続されている。
【００２１】
ソースドライバ２００においては、主な構成要素として、ＲＡＭ、制御回路、電源回路、ＤＡＣ（Digital to Analog Converter：ディジタル／アナログ変換器）、オペアンプ等の他に、入力端子及び出力端子と、ゲートドライバへの出力端子とが配置されている。また、ゲートドライバ３００は、図５〜図９を参照しながら説明したフレーム反転方式のゲートドライバであり、所定数のフレーム期間毎に反転されたコモン電位Ｖｃｏｍを、複数のコモン電極に順次供給する。
【００２２】
図２に、図１に示すソースドライバの一部の構成とＬＣＤパネルの一部の構成を示す。ソースドライバは、入力された赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に記憶するＲＡＭ１０と、ＲＡＭ１０から順次読み出される各ライン分のＲＧＢ３種類の画像データをアナログの画像信号にそれぞれ変換するＤＡＣ２１、２２、２３、・・・と、それらのＤＡＣから出力される画像信号をそれぞれ増幅するオペアンプ３１、３２、３３・・・と、ＲＡＭ１０からの画像データの読出し動作を制御する制御回路４０とを含んでいる。
【００２３】
オペアンプ３１、３２、３３・・・によって増幅された各ライン分の画像信号は、ＬＣＤパネルにおける第１列のドット電極を駆動するＴＦＴ１１１、１２１、・・・のソースラインＳ１と、第２列のドット電極を駆動するＴＦＴ１１２、１２２、・・・のソースラインＳ２と、第３列のドット電極を駆動するＴＦＴ１１３、１２３、・・・のソースラインＳ３等にそれぞれ供給される。また、コンデンサＣ１１、Ｃ２１、・・・は、ＴＦＴ１１１、１２１、・・・のドレインとＬＣＤパネルのドット電極との間にそれぞれ接続される容量を表している。
【００２４】
制御回路４０は、フレームカウンタ４１とアドレス発生部４２とを含み、所定数のフレーム期間毎に、ＬＣＤパネルにおける表示開始ラインが異なるように、ＬＣＤパネルの複数のラインを駆動する順序を変化させている。
【００２５】
ここで、フレームカウンタ４１は、１フレーム期間に同期するＶ（垂直）同期信号をカウントして、得られたカウント値をアドレス発生部４２に出力する。また、アドレス発生部４２は、このカウント値と、ライン表示期間に同期するＨ（水平）同期信号とに基づいて、ＲＡＭ１０から読み出される各ライン分の画像データのアドレスを所定の順序で発生すると共に、ゲートドライバ３００（図１）を制御するためのゲートドライバ制御信号を発生する。なお、フレームカウンタ４１において、所定のカウント値になると、カウント値がリセットされる。
【００２６】
ＲＡＭ１０から読み出される画像データは、ＤＡＣ２１、２２、２３、・・・によって、アナログの画像信号に変換される。ここで、ＤＡＣ２１、２２、２３、・・・の各々は、複数の抵抗を用いた抵抗回路網型ＤＡＣであり、これらの抵抗の抵抗値をγ補正の特性を持たせた値に設定することにより、入力された画像データをγ補正が施された画像信号に変換することができる。
【００２７】
ＤＡＣ２１、２２、２３、・・・から出力されるアナログの画像信号は、オペアンプ３１、３２、３３、・・・にそれぞれ入力されて増幅される。オペアンプ３１、３２、３３、・・・から出力される画像信号は、複数の出力端子を介してＬＣＤパネルのソースラインＳ１、Ｓ２、Ｓ３、・・・にそれぞれ供給される。
【００２８】
ソースラインＳ１に供給された画像信号は、ＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給された画像信号は、ＴＦＴ１１２、１２２、・・・のソースに印加され、ソースラインＳ３に供給された画像信号は、ＴＦＴ１１３、１２３、・・・のソースに印加される。
【００２９】
一方、図１に示すゲートドライバ３００は、ソースドライバ２００から供給されるゲートドライバ制御信号に従って、ソースドライバ２００からＬＣＤパネル１００に供給される画像信号に対応するラインを順次選択し、ゲートラインＧ１、Ｇ２、・・・の内の選択された１つにハイレベルのゲート信号を供給すると共に、複数のコモン電極の内の選択された１つにコモン電位Ｖｃｏｍを供給する。１つのソースラインに接続されている複数のＴＦＴの内、ゲートラインがハイレベルとなっているＴＦＴがオンして、そのＴＦＴに容量を介して接続されているドット電極に画像信号が供給される。このようにして、所定数のフレーム期間毎に表示開始ラインを変更しながら、ＬＣＤパネル１００に画像が表示される。
【００３０】
従来は、いずれのフレーム期間においても、表示パネルの表示開始ラインは同一であった。例えば、いずれのフレーム期間においても、最初に第１ラインが表示され、次に第２ラインが表示され、最後に第１３２ラインが表示されていた。これに対し、本実施形態においては、所定数のフレーム期間毎に、表示パネルの表示開始ラインが変更される。
【００３１】
図３に示すように、第１及び第２フレーム期間においては、最初に第１ラインが表示され、次に第２ラインが表示され、最後に第１３２ラインが表示される。また、第３及び第４フレーム期間においては、最初に第２ラインが表示され、次に第３ラインが表示され、最後に第１ラインが表示される。さらに、第５及び第６フレーム期間においては、最初に第３ラインが表示され、次に第４ラインが表示され、最後に第２ラインが表示される。
【００３２】
図４は、本実施形態に係る表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図である。ここでは、均一なグレーの画像を表す画像データをソースドライバに入力している。表示パネルにおいて複数のラインが表示される順序を変更することにより、図３に示すように１フレーム期間中においてコモン電位Ｖｃｏｍが変動しても、各々のラインにおける輝度の変化が視覚的に積分されて、１フレーム中における輝度のムラが低減される。その他の要因によってフレーム周期で発生する輝度のムラも、低減することができる。
【００３３】
あるいは、図２に示すフレームカウンタ４１によってＶ同期信号をカウントして得られるカウント値を、そのフレームにおける表示開始ラインの番号として用いることにより、第１フレーム期間において、最初に第１ライン、次に第２ライン、最後に第１３２ラインを表示し、第２フレーム期間において、最初に第２ライン、次に第３ライン、最後に第１ラインを表示し、第３フレーム期間において、最初に第３ライン、次に第４ライン、最後に第２ラインを表示するようにしても良い。
【００３４】
なお、複数のフィールドにより１つのフレームを構成するインターレース走査方式を採用する場合には、１フィールド毎にコモン電位Ｖｃｏｍが反転されることになる。その場合には、表示パネルにおいて複数のラインを表示する順序を次のようにすることが考えられる。
【００３５】
例えば、３つのフィールドにより１つのフレームを構成する場合に、第１フレームの第１フィールド期間においては、最初に第１ライン、次に第４ライン、最後に第１３０ラインが表示され、第２フィールド期間においては、最初に第２ライン、次に第５ライン、最後に第１３１ラインが表示され、第３フィールド期間においては、最初に第３ライン、次に第６ライン、最後に第１３２ラインが表示される。
【００３６】
また、第２フレームの第１フィールド期間においては、最初に第４ライン、次に第７ライン、最後に第１ラインが表示され、第２フィールド期間においては、最初に第５ライン、次に第８ライン、最後に第２ラインが表示され、第３フィールド期間においては、最初に第６ライン、次に第９ライン、最後に第３ラインが表示される。
【００３７】
本実施形態によれば、ノンインターレース走査方式においても、あるいは、インターレース走査方式においても、電力消費が小さいフレーム反転方式を採用しながら、１フレーム中における輝度のムラを低減することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態に係る表示パネル駆動回路の接続関係を示す図。
【図２】図１に示すソースドライバとＬＣＤパネルの一部の構成を示す図。
【図３】それぞれのフレーム期間において表示されるラインの順序を示す図。
【図４】本発明の一実施形態に係る表示パネル駆動回路による画面を示す図。
【図５】ソースドライバ内の電源回路等の構成を示す図。
【図６】図５に示す昇圧回路において用いられるクロック信号の波形を示す図。
【図７】それぞれの状態におけるコンデンサの充放電の様子を示す図。
【図８】ゲートドライバから出力されるコモン電位の波形を示す図。
【図９】従来の表示パネル駆動回路によってＬＣＤパネルに表示される画面を示す図。
【符号の説明】
【００３９】
１０  ＲＡＭ、  ２１、２２、２３、・・・  ＤＡＣ、  ３１、３２、３３、・・・  オペアンプ、  ４０  制御回路、  ４１  フレームカウンタ、  ４２  アドレス発生部、  １００  ＬＣＤパネル、  １１１、１２１、・・・  ＴＦＴ、  ２００  ソースドライバ、  ３００  ゲートドライバ、  Ｓ１〜Ｓ７２０・・・  ソースライン、  Ｇ１〜Ｇ１３２・・・  ゲートライン、  ＱＰ１〜ＱＰ４  Ｐチャネルトランジスタ、  ＱＮ１〜ＱＮ２  Ｎチャネルトランジスタ、  Ｃ１、Ｃ２・・・  容量
【図１】
2006065157.tif 000003
【図２】
2006065157.tif 000004
【図３】
2006065157.tif 000005
【図５】
2006065157.tif 000006
【図６】
2006065157.tif 000007
【図７】
2006065157.tif 000008
【図８】
2006065157.tif 000009
【図４】
2006065157.tif 000010
【図９】
2006065157.tif 000011