(57)【要約】  【課題】  一定範囲の初期設定データの消失を防止して初期設定データの書き換えを可能とした不揮発性半導体記憶装置を提供する。  【解決手段】  不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列され、書き換えが許容される第１の初期設定データと書き換えが禁止される第２の初期設定データとを記憶するメモリセルアレイと、前記メモリセルアレイのデータ読み出しを行うセンスアンプ回路と、前記メモリセルアレイから前記センスアンプ回路に読み出された第１及び第２の初期設定データが転送保持されて、メモリ動作条件を規定する働きをする初期設定データレジスタとを有する。  【選択図】  図１
2006065973.tif 000002
【特許請求の範囲】
【請求項１】
電気的書き換え可能な不揮発性メモリセルが配列され、書き換えが許容される第１の初期設定データと書き換えが禁止される第２の初期設定データとを記憶するメモリセルアレイと、
前記メモリセルアレイのデータ読み出しを行うセンスアンプ回路と、
前記メモリセルアレイから前記センスアンプ回路に読み出された第１及び第２の初期設定データが転送保持されて、メモリ動作条件を規定する働きをする初期設定データレジスタとを有する
ことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記第１及び第２の初期設定データは、前記メモリセルアレイ内の一つのデータ消去単位内に設定され、
前記第１の初期設定データの書き換えシーケンス内で、第２の初期設定データを一旦待避させて書き戻す制御が行われる
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記第２の初期設定データを一旦待避させるためのバッファメモリを有する
ことを特徴とする請求項２記載の不揮発性半導体記憶装置。
【請求項４】
前記第１及び第２の初期設定データは、前記メモリセルアレイの異なるデータ消去単位に設定されかつ、
前記第２の初期設定データの記憶領域は外部からのアクセスが禁止されている
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項５】
前記メモリセルアレイは、複数のＮＡＮＤセルユニットを配列して構成された複数ブロックを有する
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係り、特にメモリセルアレイ内に初期設定データ記憶領域を持つＥＥＰＲＯＭに関する。
【背景技術】
【０００２】
大規模半導体メモリでは通常、不良チップ救済のために冗長回路方式が用いられる。即ちメモリセルアレイには冗長セルアレイが用意され、ウェハテストにより見出された不良アドレス情報をプログラミングするためのフューズ回路も用意される。フューズ回路をプログラミングすると、不良アドレスが入力されたときに、フューズ回路が保持する不良アドレスとの一致検出により、不良カラム或いは不良ロウを冗長カラム或いは冗長ロウにより自動的に置換する制御が行われる。
【０００３】
フューズ回路は、以上のような不良アドレス情報の他、メモリの動作条件を決定する各種初期設定データを記憶するためにも用いられる。ＥＥＰＲＯＭにおいても同様である。
【０００４】
しかし、フューズ回路は一旦プログラミングすると、やり直しがきかない。そこで、フューズ回路に代わる初期設定データ記憶回路として、ＥＥＰＲＯＭのメモリセルと同じ電気的書き換え可能な不揮発性メモリセルを用いる方式も行われている。
【０００５】
なかでも、ＥＥＰＲＯＭのメモリセルアレイ内に初期設定データ記憶領域を設定する方式は、回路構成が簡単になり、また検証や修正も容易であるという利点を有する（特許文献１参照）。この特許文献１では、初期設定データを、相補関係を有する１セットのデータとして記憶することも提案されている。これは、初期設定データの有効性を確認して確保する上で好ましい。
【０００６】
メモリセルアレイに書かれた初期設定データは、電源投入時に自動的に読み出されて、初期設定データレジスタに転送され、保持される。以後、この初期設定データレジスタに保持されたデータにより規定された動作条件でメモリが動作することになる。
【０００７】
更に、初期設定データの信頼性をより高いものとするために、同じ初期設定データをメモリセルアレイ内の複数のブロックに記憶する方式も提案されている（特許文献２参照）。これにより、たとえ一つのブロックが記憶する初期設定データが破壊されたとしても、別のブロックが同じ初期設定データを持つために、フラッシュメモリの動作条件設定が可能になる。
【特許文献１】特開２００１−１７６２９０号公報
【特許文献２】特開２００２−１１７６９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
メモリセルアレイ内に初期設定データを記憶する方式は、その初期設定データを容易に検証したり書き換えたりできるので、好ましい。特に、その初期設定データをユーザーにも書き換え可能とすることは、ユーザーにとっても便利である。
【０００９】
しかし、初期設定データの全てを書き換え可能とすると、基本的なメモリ動作条件の初期化、従って正常なメモリ動作を不可能にするおそれがあり、問題である。
【００１０】
この発明は、一定範囲の初期設定データの消失を防止して初期設定データの書き換えを可能とした不揮発性半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明の一態様による不揮発性半導体記憶装置は、
電気的書き換え可能な不揮発性メモリセルが配列され、書き換えが許容される第１の初期設定データと書き換えが禁止される第２の初期設定データとを記憶するメモリセルアレイと、
前記メモリセルアレイのデータ読み出しを行うセンスアンプ回路と、
前記メモリセルアレイから前記センスアンプ回路に読み出された第１及び第２の初期設定データが転送保持されて、メモリ動作条件を規定する働きをする初期設定データレジスタとを有する。
【発明の効果】
【００１２】
この発明によると、一定範囲の初期設定データの消失を防止して初期設定データの書き換えを可能とした不揮発性半導体記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して、この発明の実施の形態を説明する。
【００１４】
図１は、この発明の実施の形態によるＮＡＮＤ型フラッシュメモリの機能ブロック構成を示し、図２はメモリセルアレイ１の構成を示している。メモリセルアレイ１は、ＮＡＮＤセルユニットＮＵを配列して構成されている。各ＮＡＮＤセルユニットＮＵは、複数個（図の例では１６個）直列接続された電気的書き換え可能な不揮発性メモリセルＭ０−Ｍ１５と、その両端をそれぞれソース線ＣＥＬＳＲＣ及びビット線ＢＬに接続するための選択ゲートトランジスタＳ１及びＳ２を有する。
【００１５】
ＮＡＮＤセルユニット内のメモリセルの制御ゲートは異なるワード線ＷＬ０−ＷＬ１５に接続される。選択ゲートトランジスタＳ１，Ｓ２のゲートはそれぞれ選択ゲート線ＳＧＳ，ＳＧＤに接続される。
【００１６】
１ワード線を共有するＮＡＮＤセルユニットの集合は、データ消去の単位となるブロックを構成する。図２に示すように、ビット線方向に複数のブロックＢＬＫ０，ＢＬＫ１，…，ＢＬＫｎが配置される。また、１ワード線を共有するメモリセルの集合は、データ読み出し及び書き込みの単位となる１ページ（或いは２ページ）を構成する。
【００１７】
ロウデコーダ２は、ロウアドレスに従ってワード線及び選択ゲート線を選択駆動するもので、ワード線及び選択ゲート線ドライバを含む。センスアンプ回路３は、ビット線に接続されてデータ読み出しを行うと共に、書き込みデータを保持するデータラッチを兼ねる。
【００１８】
センスアンプ回路３と外部入出力端子Ｉ／Ｏとの間のデータ授受は、Ｉ／Ｏバッファ５を介しデータバス１２を介して行われる。センスアンプ回路３には、カラム選択を行うカラムゲートが付属し、カラムデコーダ４はこのカラムゲート制御を行う。このカラム制御により、センスアンプ回路３とメモリセルアレイ１の間では、１ページ単位でデータ転送（読み出し及び書き込み）が行われるのに対し、センスアンプ回路３と外部入出力端子との間は、例えば１バイト単位でシリアルデータ転送が行われる。
【００１９】
入出力端子Ｉ／Ｏを介して供給されるアドレス“Ａｄｄ”は、アドレスレジスタ６を介してロウデコーダ２及びカラムデコーダ４に転送される。入出力端子Ｉ／Ｏを介して供給されるコマンド“Ｃｏｍ”は、コントローラ８でデコードされる。コントローラ８は、外部制御信号とコマンドに基づいて、データ書き込み及び消去のシーケンス制御及び読み出しの動作制御を行う。
【００２０】
内部電圧発生回路９は、コントローラ８により制御されて、書き込み、消去及び読み出しの動作に必要な各種内部電圧を発生するもので、電源電圧より高いて内部電圧を発生するためには昇圧回路が用いられる。ステータスレジスタ１４は、チップが読み出し又は書き込みのレディ状態にあるか、ビジー状態にあるかを示すステータス信号Ｒ／Ｂをチップ外部に出力するためのものである。またパワーオンリセット回路１１は電源投入を検出して、コントローラ８に初期化動作を行わせる。
【００２１】
メモリセルアレイ１には、メモリの動作条件を決定する各種初期設定データを記憶するための初期設定データ記憶領域１３が設定されている。具体的に初期設定データは、（１）不良セル置換のための不良アドレスデータ、（２）内部電圧発生回路９が発生する書き込み電圧等の電圧設定データ、（３）プロセスばらつき等に応じて、内部電圧発生回路９が発生する内部電圧を調整するための電圧調整データ、（４）書き込みや消去の制御ループ数の制御パラメータ等がある。またメモリの動作条件を決定するものではないが、メーカーＩＤやチップＩＤ等のＩＤコードも含まれる。
【００２２】
初期設定データ記憶領域１３は、メモリ出荷前にプログラミングされる。電源を投入すると、パワーオンリセット回路１１がこれを検出して、コントローラ８は自動的に初期設定データをセンスアンプ回路３に読み出し、これをデータバス１２を介して初期設定データレジスタ１０に転送する初期化動作を行う。初期設定データレジスタ１０に各種初期設定データが保持され、以後メモリの動作条件がこれにより規定されることになる。
【００２３】
具体的に、初期設定データレジスタ１０に保持された電圧設定データ、電圧調整データに基づいて、内部電圧発生回路９が出力する各種内部電圧が決定され、制御パラメータに基づいて書き込みや消去の制御ループ数が決定される。また、アドレス一致検出回路７により、外部から入力されたアドレスと初期設定データレジスタ１０が保持する不良アドレスとの一致検出が行われ、不良アドレスの置換制御が行われるようになっている。
【００２４】
図３は、初期設定動作の制御フローを示している。電源投入を検出すると、パワーオンリセットがかかり（ステップＳ１）、一定時間の待機（ステップＳ２）の後、ステータスレジスタ１４をＲ／Ｂ＝“Ｌ”のビジー状態にセットする（ステップＳ３）。そして、初期設定データ記憶領域１３を順次読み出して、これを初期設定データレジスタ１０に転送する動作制御を行う（ステップＳ４）。全ての初期設定データの読み出しと転送が終了したら、Ｒ／Ｂ＝“Ｈ”のレディ状態をセットする（ステップＳ５）。
【００２５】
この実施の形態のフラッシュメモリは、メモリセルアレイ１の初期設定データ記憶領域１３が、書き換えが許容される初期設定データを記憶する領域（以下、単に書き換え可能領域という）Ａと書き換えが禁止される初期設定データを記憶する領域（以下、単に書き換え禁止領域という）Ｂの少なくとも二つの領域に分けられていることが特徴である。
【００２６】
例えば、書き換え可能領域Ａに記憶する初期設定データとしては、書き込み電圧等の電圧設定データ、内部電圧を調整するための電圧調整データ、制御ループ数等の制御パラメータ等がある。これらは、メモリの動作条件を切り換えたいというユーザーの要望に応えて、簡単に書き換えできるようにしておく。
【００２７】
一方、書き換え禁止領域Ｂに記憶する初期設定データとしては、不良アドレスデータやＩＤコード等がある。不良アドレスデータは、ウェハ段階のテストの結果に基づいて決定されるもので、ユーザーが任意に書き換えてしまうと、必要な不良セル置換がなされなくなり、不都合である。ＩＤコードを書き換え可能とすることも、チップ履歴情報を消すことになるため、不都合である。
【００２８】
図４は、具体的にこの実施の形態のフラッシュメモリにおいて、初期設定データ記憶領域１３の書き換え制御にかかわる部分の構成を示している。メモリセルアレイ１のブロックＢＬＫ０−ＢＬＫｎ−１のうちの例えば一つ、ＲＦ−ＢＬＫが初期設定データ記憶領域１３として設定されているものとする。この初期設定データ記憶領域１３としてのブロックＲＦ−ＢＬＫは、通常はデータ書き換えを行わない、フューズ代替回路のＲＯＭ領域であるという意味で、以下“ＲＯＭフューズブロック”という。このＲＯＭフューズブロックＲＦ−ＢＬＫのなかの、例えばページＰ０−Ｐ１９は、書き換え可能領域Ａ、残りのページＰ２０−Ｐ３１は書き換え禁止領域Ｂとして定める。
【００２９】
書き換え禁止領域Ｂの初期設定データを書き換え禁止とする具体的な手法は、いくつか考えられる。その一つは、ＲＯＭフューズブロックＲＦ−ＢＬＫのデータ書き換えの要求がなされたとき、自動的に書き換え禁止領域Ｂのデータを一旦待避させた後、書き戻すようにすることである。そのためには、書き換え禁止領域Ｂのアドレスをチップが記憶しておくことが望ましい。これは例えば、ＲＯＭフューズブロックＲＦ−ＢＬＫ内に書き換え禁止領域Ｂのアドレスを記憶しておき、前述したチップの初期化動作において、そのアドレスを読み出して初期設定データレジスタ１０に保持すればよい。
【００３０】
図５は、上述の手法を採用した場合について、ＲＯＭフューズブロックＲＦ−ＢＬＫのデータ書き換えの制御フローを示し、図６Ａ−６Ｅは、その書き換え動作での各部のデータ状態の変化を示している。書き換え制御を行うのは、コントローラ８内のシーケンサ２２である。コントローラ８内には、メモリセルアレイ１の１ブロック分のデータを一時記憶できるバッファメモリ（データレジスタ）２１が用意されている。図４に示す二つのアドレスレジスタ６，１０ａのうち、アドレスレジスタ１０ａは、図１に示す初期設定データレジスタ１０に含まれるものであって、書き換え禁止領域Ｂのアドレスを保持している。
【００３１】
図５に示すように、コマンド入力により、ＲＯＭフューズブロックＲＦ−ＢＬＫのデータ書き換え動作が開始される。コマンド入力に続いて、アドレス及び書き換えるべき初期設定データを順次入力する（ステップＳ１１）。アドレスは、ＲＯＭフューズブロックＲＦ−ＢＬＫに割り付けられたブロックアドレスと、そのブロック内の書き換え可能領域Ａをアクセスするための先頭ページ（Ｐ０）対応のページアドレスであり、これはアドレスレジスタ６に保持される。
【００３２】
外部から供給される初期設定データＤＡ’は、書き換え可能領域Ａの初期設定データＤＡに代わるもので、これは図６Ａに示すように、データバス１２を介してコントローラ８内のバッファメモリ２１に転送され、書き換えシーケンスが終了するまで保持される。
【００３３】
次に、ブロック消去に先立って、図６Ｂに示すように、ＲＯＭフューズブロックＲＦ−ＢＬＫの書き換え禁止領域Ｂの初期設定データＤＢを読み出してコントローラ８内のバッファメモリ２１に転送する（ステップＳ１２）。このデータ読み出しと転送は、アドレスレジスタ１０ａが保持している書き換え禁止領域Ｂの先頭ページＰ２０から順に、１ページ単位でセンスアンプ回路３に読み出して、これをバッファメモリ２１に転送するという動作を繰り返す。
【００３４】
次に、ＲＯＭフューズブロックＲＦ−ＢＬＫを一括消去する（ステップＳ１３）。このブロック消去は、ブロック内の全ワード線に０Ｖを与え、セルアレイが形成されたｐ型ウェルに消去電圧Ｖｅｒａを与えることにより行われる。これにより、ＲＯＭフューズブロックＲＦ−ＢＬＫの全メモリセルは、浮遊ゲートの電子が放出されて“１”データの消去状態になる。図６Ｃはこのブロック消去の様子を示している。
【００３５】
但し実際のデータ消去は、消去電圧印加と、ベリファイ読み出しの繰り返しにより行われる。そして、センスアンプ回路３によるベリファイ読み出し結果に基づいて、消去のパス又はフェイルの判定が行われる。
【００３６】
ブロック消去に失敗したら、フェイルフラグを出力してデータ書き換え動作は終了する。ブロック消去がパスしたら、図６Ｄに示すように、バッファメモリ２１が保持する新しい初期設定データＤＡ’を、書き換え可能領域Ａに書き込む（ステップＳ１４）。このデータ書き込みは、アドレスレジスタ６が保持する書き換え可能領域Ａの先頭ページＰ０から順に、１ページずつ書き込みデータをセンスアンプ回路３に転送し、ページ単位で行う。
【００３７】
ページ書き込みは、センスアンプ回路３が保持する書き込みデータに基づいて選択ブロックの各ＮＡＮＤセルユニットのチャネルをプリチャージし、選択ページ対応の選択ワード線に書き込み電圧Ｖｐｇｍを、非選択ワード線及び選択ゲート線にパス電圧Ｖｐａｓｓを印加して行われる。これにより、“０”データが与えられたメモリセルでは、浮遊ゲートに電子が注入されてしきい値電圧が正の“０”データ状態になる。“１”データが与えられたメモリセルでは、電子注入が生ぜず、“１”データ状態を維持する。
【００３８】
実際の書き込みは、書き込み電圧印加とベリファイ読み出しを繰り返すことにより行われる。そして、センスアンプ回路３のベリファイ読み出し結果に基づいて書き込みパス又はフェイルの判定がなされる。書き込みがフェイルの場合は、フェイルフラグを出力してシーケンスを終了する。１ページの書き込みがパスしたら、ページアドレスをインクリメントし、次のページデータをセンスアンプ回路３に転送して、同様の書き込みを繰り返す。
【００３９】
全ページ（Ｐ０−Ｐ１９）の書き込みがパスしたら、図６Ｅに示すように、バッファメモリ２１に待避させていた初期設定データＤＢを、書き換え禁止領域Ｂに書き戻す（ステップＳ１５）。この書き戻しも上述のように、ページ単位でかつ書き込み電圧印加とベリファイ読み出しの繰り返しにより行われる。全ページ（Ｐ２０−Ｐ３１）の書き込み完了により、初期設定データ書き換えシーケンスは正常終了する。
【００４０】
以上のようにこの実施の形態では、単一のコマンド入力によるＲＯＭフューズブロックＲＦ−ＢＬＫの書き換えシーケンスのなかで、書き換え禁止領域Ｂの初期設定データを待避させて書き戻すという制御を行っている。これにより、ＲＯＭフューズブロックＲＦ−ＢＬＫ内の書き換え禁止領域Ｂのデータを破壊することなく、書き換え可能領域Ａの初期設定データの書き換えが可能である。
【００４１】
なお上述の例では、書き換え禁止領域Ｂの初期設定データをバッファメモリに待避させるようにしたが、メモリセルアレイ内の空きブロックに待避させることもできる。
【００４２】
従来技術で説明したように、信頼性確保のためには、二つのＲＯＭフューズブロックが同じ初期設定データを記憶することが行われる。以下の実施の形態では、二つのＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂがそれぞれ書き換え禁止領域を含んでいる場合について、それらの初期設定データの書き換え動作を説明する。
【００４３】
図７は書き換え動作のフローであり、図８Ａ−８Ｆは、その動作フローに従った二つのＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂのデータ状態変化を示している。図８Ａは、ＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂがそれぞれ、書き換え可能領域Ａと書き換え禁止領域Ｂを含んで、同じ初期設定データを記憶している初期状態である。二つのＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂは例えば、別々のセルアレイプレーンに配置されている。
【００４４】
コマンド入力によりデータ書き換え動作が開始される。コマンド入力に続いて、ＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂ内を順次アクセスするためのアドレス（初期値）と書き換えデータ（書き換え可能領域Ａに書き込むべき初期設定データ）を入力する（ステップＳ２１）。入力されたアドレスはアドレスレジスタ６に保持され、書き換えデータは先の実施の形態と同様にバッファメモリにロードされる。
【００４５】
続いて、図８Ｂに示すように、アドレスで指示された一方のＲＯＭフューズブロックＲＦ−ＢＬＫａのデータを一括消去する（ステップＳ２２）。次に、図８Ｃに示すように、ＲＯＭフューズブロックＲＦ−ＢＬＫｂに保持されている書き換え禁止領域Ｂの初期設定データを、消去されたＲＯＭフューズブロックＲＦ−ＢＬＫａの対応する書き換え禁止領域Ｂに転送して書き込む（ステップＳ２３）。
【００４６】
このデータ転送は、先の実施の形態と同様に、書き換え禁止領域Ｂのアドレスが初期設定データレジスタ１０に保持されているものとして、コントローラ８により自動的に転送制御がなされる。具体的に説明すれば、ＲＯＭフューズブロックＲＦ−ＢＬＫｂが属するプレーンのセンスアンプ回路にその書き換え禁止領域Ｂの初期設定データがページ単位で読み出され、これがＲＯＭフューズブロックＲＦ−ＢＬＫａが属するプレーンのセンスアンプ回路に転送される。そしてこれがＲＯＭフューズブロックＲＦ−ＢＬＫａの書き換え禁止領域Ｂに書き込まれる。
【００４７】
このデータ転送の後、図８Ｄに示すように、もう一方のＲＯＭフューズブロックＲＦ−ＢＬＫｂの一括消去を行う（ステップＳ２４）。
【００４８】
次に、図８Ｅに示すように、ＲＯＭフューズブロックＲＦ−ＢＬＫａに転送した初期設定データを再度、ＲＯＭフューズブロックＲＦ−ＢＬＫｂの書き換え禁止領域Ｂに転送して書き戻す（ステップＳ２５）。このデータ転送と書き戻しも、ステップＳ２３の場合と同様の制御によりページ単位で行われる。
【００４９】
そして、図８Ｆに示すように、バッファメモリに保持している新しい初期設定データをＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂの書き換え可能領域Ａに書き込む（ステップＳ２６）。このデータ書き込みは、二つのＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂが属するプレーンにそれぞれセンスアンプ回路があれば、同時に実行することが可能である。即ち、バッファメモリが保持するデータを１ページずつ各センスアンプ回路に転送してＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂの書き換え可能領域Ａに書き込むという動作を、アドレスレジスタ６が保持するページアドレスをインクリメントして繰り返す。
【００５０】
以上のような書き換えシーケンスによって、二つのＲＯＭフューズブロックＲＦ−ＢＬＫａ，ＲＦ−ＢＬＫｂの書き換え禁止領域Ｂの初期設定データを破壊することなく、書き換え可能領域Ａの初期設定データを書き換えることができる。なお、ステップＳ２５のデータ書き戻し（図８Ｅ）と、ステップＳ２６の新しいデータの書き込み（図８Ｆ）とは順序を逆にすることもできる。
【００５１】
一つの初期設定データ記憶領域（ＲＯＭフューズブロック）内の同じページ内に、書き換え可能領域と書き換え禁止領域を設定することもできる。図９はその様な実施の形態の初期設定データ記憶領域１３の書き換えにかかわる部分を、図４と対応させて示している。図示のように、ＲＯＭフューズブロックＲＦ−ＢＬＫ内の特定のページＰＸ内に、書き換え可能領域Ａと書き換え禁止領域Ｂが設定される。
【００５２】
図１０は、この実施の形態でのＲＯＭフューズブロックＲＦ−ＢＬＫのページＰＸのデータ書き換え動作フローを示している。アドレス入力及びコマンド入力を受けて（ステップＳ３１）、ＲＯＭフューズブロックＲＦ−ＢＬＫのページＰＸのデータをセンスアンプ回路３に読み出し、その読み出しデータのうち、書き換え禁止領域Ｂ対応のカラムの初期設定データを、初期設定データレジスタ１０に転送する（ステップＳ３２）。但し、電源立ち上げを受けて、初期設定データが読み出されて初期設定データレジスタ１０に転送されている場合には、このステップＳ３２でのデータ転送は不要である。
【００５３】
次に、ＲＯＭフューズブロックＲＦ−ＢＬＫの一括消去を行う（ステップＳ３３）。ブロック消去がパスしたら、アドレス入力、書き換えデータ入力及びコマンド入力を受けて（ステップＳ３４）、ＲＯＭフューズブロックＲＦ−ＢＬＫの初期設定データの書き換えを行う。
【００５４】
このときページＰＸについては、外部から供給されるのは書き換え可能領域Ａの初期設定データであり、これがまずセンスアンプ回路３にロードされ、続いて、書き換え禁止領域Ｂの初期設定データが初期設定データレジスタ１０からセンスアンプ回路３に転送されてロードされる（ステップＳ３５）。以上の外部からの書き換えデータと初期設定データレジスタ１０からの書き戻し用のデータのセンスアンプ回路２への転送動作は、予め書き換え禁止領域Ｂに割り付けられたカラムアドレスを用いたカラム制御を行うことで可能である。外部からの書き換えデータと初期設定データレジスタ１０からの書き戻し用のデータのセンスアンプ回路２への転送動作は、逆の順でも差し支えない。
【００５５】
そして、センスアンプ回路３が保持する１ページ分の書き込みデータにより、ページＰＸへの書き込みを行う（ステップＳ３６）。
【００５６】
以上により、ＲＯＭフューズブロックＲＦ−ＢＬＫ内の特定ページＰＸについて、書き換え禁止領域Ｂの初期設定データを維持して、それ以外の初期設定データを書き換えることが可能になる。
【００５７】
ここまでは、書き換え可能領域と書き換え禁止領域が同じデータ消去単位（ブロック）内に設定される場合を説明した。この場合には、上述のように、データ書き換えのための消去に先だって、書き換え禁止領域の初期設定データを待避させる動作が必要である。これに対して、書き換え可能領域と書き換え禁止領域とが別のデータ消去単位に設定される場合には、書き換え禁止領域の初期設定データ保護はより簡単である。
【００５８】
例えば、ブロックが消去単位である場合に、書き換え可能な初期設定データを記憶するＲＯＭフューズブロックと書き換え禁止の初期設定データを記憶するＲＯＭフューズブロックを設ける。この場合には、書き換え禁止の初期設定データを記憶するＲＯＭフューズブロックについて、外部からのアクセスを禁止とする、具体的には外部アドレスを割り付けないことにすれば、その初期設定データが任意に書き換えられる事態を防止することができる。
【００５９】
同じＲＯＭフューズブロック内に書き換え可能領域と書き換え禁止領域を設定する場合であっても、データ消去単位がブロック内のページ単位或いは複数ページ単位である場合には、書き換え禁止領域の初期設定データ保護はやはり簡単になる。即ちこの場合にも、ブロック内の書き換え禁止領域となるページ範囲を外部からのアクセスを禁止することにより、その初期設定データが任意に書き換えられることはなくなる。
【００６０】
以上では、ＮＡＮＤ型フラッシュメモリを説明したが、この発明はこれに限られるものではなく、ＮＯＲ型、ＡＮＤ型、ＤＩＮＯＲ型フラッシュメモリにも同様に適用が可能である。
【図面の簡単な説明】
【００６１】
【図１】この発明の実施の形態によるＮＡＮＤ型フラッシュメモリの機能ブロック構成を示す図である。
【図２】同フラッシュメモリのメモリセルアレイの構成を示す図である。
【図３】同フラッシュメモリのパターオンリセット動作の制御フローを示す図である。
【図４】同フラッシュメモリのＲＯＭフューズブロック書き換えに関係する部分の構成を示す図である。
【図５】同フラッシュメモリのＲＯＭフューズブロックのデータ書き換えのシーケンスを示す図である。
【図６Ａ】同データ書き換えシーケンスを説明するためのＲＯＭフューズブロックとバッファメモリのデータ状態を示す図である。
【図６Ｂ】同データ書き換えシーケンスを説明するためのＲＯＭフューズブロックとバッファメモリのデータ状態を示す図である。
【図６Ｃ】同データ書き換えシーケンスを説明するためのＲＯＭフューズブロックとバッファメモリのデータ状態を示す図である。
【図６Ｄ】同データ書き換えシーケンスを説明するためのＲＯＭフューズブロックとバッファメモリのデータ状態を示す図である。
【図６Ｅ】同データ書き換えシーケンスを説明するためのＲＯＭフューズブロックとバッファメモリのデータ状態を示す図である。
【図７】他の実施の形態によるＲＯＭフューズブロックのデータ書き換えシーケンスを示す図である。
【図８Ａ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図８Ｂ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図８Ｃ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図８Ｄ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図８Ｅ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図８Ｆ】同データ書き換えシーケンスを説明するための二つのＲＯＭフューズブロックのデータ状態を示す図である。
【図９】他の実施の形態によるＲＯＭフューズブロック書き換えにかかわる部分の構成を示す図である。
【図１０】同実施の形態のＲＯＭフューズブロックのデータ書き換え動作フローを示す図である。
【符号の説明】
【００６２】
１…メモリセルアレイ、２…ロウデコーダ、３…センスアンプ回路、４…カラムデコーダ、５…Ｉ／Ｏバッファ、６…アドレスレジスタ、７…アドレス一致検出回路、８…コントローラ、９…内部電圧発生回路、１０…初期設定データレジスタ、１１…パワーオンリセット回路、１２…データバス、１３…初期設定データ記憶領域、Ａ…書き換え可能領域、Ｂ…書き換え禁止領域、１４…ステータスレジスタ、２１…バッファメモリ、２２…シーケンサ。
【図１】
2006065973.tif 000003
【図２】
2006065973.tif 000004
【図３】
2006065973.tif 000005
【図４】
2006065973.tif 000006
【図５】
2006065973.tif 000007
【図６Ａ】
2006065973.tif 000008
【図６Ｂ】
2006065973.tif 000009
【図６Ｃ】
2006065973.tif 000010
【図６Ｄ】
2006065973.tif 000011
【図６Ｅ】
2006065973.tif 000012
【図７】
2006065973.tif 000013
【図８Ａ】
2006065973.tif 000014
【図８Ｂ】
2006065973.tif 000015
【図８Ｃ】
2006065973.tif 000016
【図８Ｄ】
2006065973.tif 000017
【図８Ｅ】
2006065973.tif 000018
【図８Ｆ】
2006065973.tif 000019
【図９】
2006065973.tif 000020
【図１０】
2006065973.tif 000021