(57)【要約】【課題】プローバの外部にＴＦＴ駆動回路を配置した構成において、ＴＦＴ駆動回路とプローバとの間及びプローバ内部の配線による信号ひずみを低減すること。【解決手段】  ＴＦＴ駆動回路をデジタル回路部分とアナログ回路部分に分割し、ＴＦＴ駆動デジタル回路部をプローバの外部に配置し、ＴＦＴ駆動アナログ回路部をプローバの内部に配置し、外部に配置したＴＦＴ駆動デジタル回路部と内部に配置したＴＦＴ駆動アナログ回路部との間をシリアル通信接続することによって、ＴＦＴ駆動回路とプローバとの間、及びプローバ内部の配線のアナログ信号への影響を低下させる。ＴＦＴアレイ検査装置１は、ＴＦＴ駆動パターンのデジタルシリアルデータを出力するＴＦＴ駆動デジタル回路部３をプローバ２の外部に備え、ＴＦＴ駆動パターンのアナログ検査信号を出力する複数のＴＦＴ駆動アナログ回路部４をプローバ２の内部に備え、両回路間をシリアル通信２０で接続する。【選択図】図１
2006184518.tif 000002
【特許請求の範囲】
【請求項１】
複数のＴＦＴ基板が形成されたＴＦＴアレイ基板にプローバが備える信号印加用電極を接触させてＴＦＴ基板をＴＦＴ駆動パターンで駆動してＴＦＴアレイ基板の検査を行うＴＦＴアレイ検査装置であって、
前記ＴＦＴ駆動パターンのデジタルシリアルデータを含むＴＦＴ駆動信号を出力するＴＦＴ駆動デジタル回路部を前記プローバの外部に備え、
前記ＴＦＴ駆動パターンのアナログ検査信号を信号印加用電極に供給する複数のＴＦＴ駆動アナログ回路部を前記プローバの内部に備え、
前記ＴＦＴ駆動デジタル回路と前記ＴＦＴ駆動アナログ回路部との間をシリアル通信接続することを特徴とする、ＴＦＴアレイ検査装置。
【請求項２】
前記ＴＦＴ駆動アナログ回路部は、複数に分割してプローバに設けることを特徴とする請求項１に記載のＴＦＴアレイ検査装置。
【請求項３】
前記ＴＦＴ駆動アナログ回路部はＴＦＴアレイ基板が備えるＴＦＴ基板に対応して分割して設け、各ＴＦＴ基板を個別に駆動することを特徴とする請求項２に記載のＴＦＴアレイ検査装置。
【請求項４】
前記ＴＦＴ駆動アナログ回路部は、
前記ＴＦＴ駆動デジタル回路部から送信されるＴＦＴ駆動パターンのデジタルシリアルデータを選択して記憶する記憶部と、
前記記憶部から読み出したデジタルシリアルデータをアナログ信号に変換する変換部とを備えることを特徴とする請求項１又は２に記載のＴＦＴアレイ検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ基板等の基板上に形成されたアレイを検査するアレイ検査装置に関する。
【背景技術】
【０００２】
ＴＦＴ基板の製造工程において基板上にＴＦＴアレイを形成した後、パネルを駆動してアレイの欠陥検出が行われる。
【０００３】
アレイ検査において、基板にプロービングピンを接触させて信号電圧を印加してパネルを駆動させ、各ピクセルに電子線を照射し、ピクセルから放出される二次電子の強度からＴＦＴ基板の電位状態を測定し、ＴＦＴ基板の異常電位のピクセルを検出ことによりアレイの欠陥検出をピクセル単位で行うアレイ検査装置が知られている（特許文献１，２）。
【０００４】
図８はＴＦＴアレイ検査装置の構成例を説明するための概略図である。図８において、ＴＦＴアレイ検査装置１０１は、プローバ１０２とプローバ１０２に検査用のＴＦＴ駆動信号を供給するＴＦＴ駆動回路１０３とを備える。ＴＦＴ駆動回路１０３では、検査内容に応じて種々の駆動パターンが形成され、この駆動パターンに応じたＴＦＴ駆動信号が、プローバ１０２の信号供給部１０５から信号印加用電極１０６に送られる。プローバ１０２を検査対象であるＴＦＴアレイ基板１１１上に配置することによって、プローバ１０２の信号印加用電極１０６を、ＴＦＴアレイ基板１１１に形成されたＴＦＴ基板１００（１００Ａ〜１００Ｄ）の電極と接触させ、ＴＦＴ基板に所定の駆動パターンの検査信号を印加する。
【０００５】
ＴＦＴアレイ検査装置では、プローバ１０２によりＴＦＴアレイ基板１１１上の各ＴＦＴ基板１００を所定の駆動パターンで駆動することによって、ＴＦＴ基板の画素配列に対応した二次元の測定データを取得し、この二次元の測定データから欠陥画素装置を抽出し、欠陥画素の位置や欠陥種の分類などの検査を行う。
【特許文献１】特開２０００−３１４２号公報
【特許文献２】特開平１１−２６５６７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＴＦＴアレイ検査装置において、ＴＦＴ駆動回路はプローバ内部に配置する構成とプローバ外部に配置する構成がある。
【０００７】
ＴＦＴ駆動回路をプローバ内部に配置する構成には、プローバ上においてＴＦＴ駆動回路を実装するための面積が限られているため、ＴＦＴ駆動回路が実装可能な数量や大きさが制限され、ＴＦＴ駆動回路をプローバ上に実装することが困難となる。ＴＦＴアレイ基板に設けるＴＦＴ基板の面数が多い場合には、この傾向はより顕著となる。
【０００８】
図９はＴＦＴ駆動回路をプローバ内部に配置する構成を説明するための概略図である。図９（ａ），（ｂ）において、プローバ１０２には、ＴＦＴ基板の駆動状態を検査あるいは観察するための開口部１０８が設けられており、ＴＦＴ駆動回路１０３及び配線１０４を実装する面積には制限されている。図９（ｂ）に示すように、ＴＦＴアレイ基板に設けるＴＦＴ基板の面数が多い場合には、より多くのＴＦＴ駆動回路１０３（１０３Ａ〜１０３Ｈ、…）及びこれらの配線を実装しなければならない。
【０００９】
上記した実装空間の問題から、ＴＦＴ駆動回路をプローバ外部に配置する構成がとられている。ＴＦＴ駆動回路をプローバ外部に配置する構成では、配線の長さや配線とアース間の浮遊容量等の配線に伴う要因によって、ＴＦＴ駆動信号に電気的なひずみが生じ、ＴＦＴ基板を正確な検査信号で駆動することが困難となるという問題がある。
【００１０】
図１０はＴＦＴ駆動回路をプローバ外部に配置する構成を説明するための概略図である。図１０（ａ）、（ｂ）において、プローバ１０２の外部に配置されたＴＦＴ駆動回路１０３とプローバ１０２との間は配線１０４ａで接続され、プローバ１０２内には配線１０４ｂが配線されている。
【００１１】
ＴＦＴ駆動回路１０３からはアナログ信号によるＴＦＴ駆動信号が出力される。そのため、ＴＦＴ駆動信号は、配線１０４ａ（配線長をＬaとする）、プローバ１０２内の配線１０４ｂ（配線長をＬbとする）を流れる間に、配線長Ｌa、ＬbによるＴＦＴ駆動信号の遅延や、配線１０４ａ，１０４ｂとアースとの間の浮遊容量によるＴＦＴ駆動信号の信号ひずみ等が生じ、ＴＦＴ駆動回路１０３の出力信号がＴＦＴ基板に正常に到達しないおそれがある。
【００１２】
この信号ひずみの問題は、ＴＦＴアレイ基板が大型になるほど、プローバ１０２内の配線１０４ｂの配線長Ｌbが長くなるためより顕著となる。
【００１３】
そこで、本発明は上記課題を解決し、プローバの外部にＴＦＴ駆動回路を配置した構成において、ＴＦＴ駆動回路とプローバとの間、及びプローバ内部に配せられる配線による信号ひずみを低減することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を解決するために、本発明は、ＴＦＴ駆動回路をデジタル回路部分とアナログ回路部分に分割し、ＴＦＴ駆動デジタル回路部をプローバの外部に配置し、ＴＦＴ駆動アナログ回路部をプローバの内部に配置し、外部に配置したＴＦＴ駆動デジタル回路部と内部に配置したＴＦＴ駆動アナログ回路部との間をシリアル通信接続することによって、ＴＦＴ駆動回路とプローバとの間、及びプローバ内部に配せられる配線のアナログ信号への影響を低下させて信号ひずみを低減する。
【００１５】
本発明のＴＦＴアレイ検査装置は、複数のＴＦＴ基板が形成されたＴＦＴアレイ基板にプローバが備える信号印加用電極を接触させてＴＦＴ基板をＴＦＴ駆動パターンで駆動してＴＦＴアレイ基板の検査を行うＴＦＴアレイ検査装置であって、ＴＦＴ駆動パターンのデジタルシリアルデータを含むＴＦＴ駆動信号を出力するＴＦＴ駆動デジタル回路部をプローバの外部に備えると共に、ＴＦＴ駆動パターンのアナログ検査信号を信号印加用電極に供給する複数のＴＦＴ駆動アナログ回路部をプローバの内部に備え、ＴＦＴ駆動デジタル回路とＴＦＴ駆動アナログ回路部との間をシリアル通信接続する構成とする。
【００１６】
さらに、プローバ外のＴＦＴ駆動デジタル回路とプローバ内のＴＦＴ駆動アナログ回路部との間をシリアル通信接続する構成とすることによって、両回路間をパラレル通信接続する場合と比較して配線数を少なくすることができる。また、この回路間はデジタル信号により送信されるため、配線長がながくなった場合であってもＴＦＴ駆動信号への影響は低減される。
【００１７】
また、本発明のＴＦＴアレイ検査装置は、プローバ内に配置するＴＦＴ駆動アナログ回路部を複数に分割して配置する構成とする。この分割配置によって、ＴＦＴ駆動アナログ回路部をＴＦＴ基板に接近させた配置構成とすることができ、プローバ内の配線長による信号ひずみを小さくすることができる。
【００１８】
また、本発明のＴＦＴアレイ検査装置は、ＴＦＴ駆動アナログ回路部の分割配置において、分割したＴＦＴ基板アナログ回路部を各ＴＦＴ基板に対応させて配置する構成とする。この配置によって、ＴＦＴ駆動アナログ回路部をＴＦＴ基板により接近させた配置構成としてプローバ内の配線長による信号ひずみを小さくすると共に、各ＴＦＴ基板に異なる駆動パターンの検査信号を供給することができる。
【００１９】
また、ＴＦＴ駆動アナログ回路部は、ＴＦＴ駆動デジタル回路部から送信されるＴＦＴ駆動パターンのデジタルシリアルデータを選択して記憶する記憶部と、記憶部から読み出したデジタルシリアルデータをアナログ信号に変換する変換部とを備える構成とする。
【００２０】
この構成とすることで、外部のＴＦＴ駆動デジタル回路部から内部のＴＦＴ駆動アナログ回路部までの間はデジタルシリアルデータの形態でＴＦＴ駆動パターンを送って、耐信号ひずみを高めることができる。
【００２１】
また、記憶部に各ＴＦＴ基板に応じた駆動パターンを記憶させることによって、ＴＦＴアレイ基板が備えるＴＦＴ基板毎に応じた駆動パターンで駆動し検査することができる。
【発明の効果】
【００２２】
本発明のＴＦＴアレイ検査装置によれば、プローバの外部にＴＦＴ駆動回路を配置した構成において、ＴＦＴ駆動回路とプローバとの間、及びプローバ内部に配せられる配線による信号ひずみを低減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
【００２４】
図１は本発明のＴＦＴアレイ検査装置の概略構成例を説明するための概略図である。図１において、ＴＦＴアレイ検査装置１は、プローバ２とプローバ２に検査用のＴＦＴ駆動信号を供給するＴＦＴ駆動回路とを備える。ＴＦＴ駆動回路は、ＴＦＴ駆動デジタル回路部３とＴＦＴ駆動アナログ回路部４（図１では４Ａ〜４Ｄ）とから構成する。ＴＦＴ駆動デジタル回路部３はプローバ２の外部に配置し、ＴＦＴ駆動アナログ回路部４はプローバ２の内部に配置し、ＴＦＴ駆動デジタル回路部３とはＴＦＴ駆動アナログ回路部４との間は、デジタルのシリアル通信手段２０で接続する。シリアル通信手段２０は、電気的シリアル通信による構成としても、あるいは光学的シリアル通信による構成としてもよい。
【００２５】
ＴＦＴ駆動デジタル回路部３は、ＴＦＴ基板を検査するためのＴＦＴ駆動パターンデータを用意して格納している。このＴＦＴ駆動パターンは、ＴＦＴ基板の種類や検査内容に応じて種々のパターンが用意されている。
【００２６】
プローバ２において、シリアル通信手段２０は信号給電部５を介して複数のＴＦＴ検査アナログ回路部４（４Ａ〜４Ｃ）に接続される。ＴＦＴ検査アナログ回路部４（４Ａ〜４Ｃ）は、ＴＦＴ駆動パターンデータをアナログ駆動信号に変換し、信号印加用電極６に送られる。
【００２７】
プローバ２を検査対象であるＴＦＴアレイ基板１１上に配置することによって、プローバ２の信号印加用電極６を、ＴＦＴアレイ基板１１に形成されたＴＦＴ基板１０（１０Ａ〜１０Ｄ）の電極と接触させ、ＴＦＴ基板に所定の駆動パターンの検査信号を印加する。
【００２８】
ＴＦＴアレイ検査装置１は、プローバ２によりＴＦＴアレイ基板１１上の各ＴＦＴ基板１０を所定の駆動パターンで駆動することによって、ＴＦＴ基板の画素配列に対応した二次元の測定データを取得し、この二次元の測定データから欠陥画素装置を抽出し、欠陥画素の位置や欠陥種の分類などの検査を行う。なお、図では、測定データを取得及び欠陥検査の処理については省略している。
【００２９】
なお、図１及び以下の図７の例では、ＴＦＴ駆動アナログ回路部を検査対象である各ＴＦＴ基板に対応させる構成について示しているが、必ずしもＴＦＴ駆動アナログ回路部とＴＦＴ基板とを一対一で対応させる必要はなく、ＴＦＴ駆動アナログ回路部に対して複数のＴＦＴ基板を対応付ける構成としてもよい。
【００３０】
次に、本発明のＴＦＴアレイ検査装置のＴＦＴ駆動回路についてより詳細な構成例を図２を用いて説明する。
【００３１】
図２において、ＴＦＴ駆動デジタル回路部３はＴＦＴ駆動パターン制御部３ａを備える。ＴＦＴ駆動パターン制御部３ａは、ＴＦＴ基板１０の検査のためにＴＦＴ基板を駆動する駆動パターンを形成、あるいは予め用意して格納しておき、このＴＦＴ駆動パターンデータをシリアル通信手段２０を介してシリアル信号の形態でプローバ２内のパターン選択器７を介してＴＦＴ駆動アナログ回路部４に送る。
【００３２】
また、ＴＦＴ駆動パターン制御部３ａは、ＴＦＴ駆動アナログ回路部４で同期合わせに要するクロック信号及びトリガ信号の他、ＴＦＴ駆動パターンデータのＴＦＴ駆動アナログ回路部への書き込みや、書き込んだＴＦＴ駆動パターンを用いたＴＦＴ基板の検査開始等の制御を行う制御信号をＴＦＴ駆動アナログ回路部４に送る。
【００３３】
図２において、プローバ２はパターン選択器７と複数のＴＦＴ駆動アナログ回路部４とを備える。
【００３４】
パターン選択器７は、ＴＦＴ駆動デジタル回路部３のＴＦＴ駆動パターン制御部３ａから送られた複数種のＴＦＴ駆動パターンデータを選択して、ＴＦＴ駆動アナログ回路部４に選別して送る。
【００３５】
ＴＦＴ駆動アナログ回路部４は、検査対象であるＴＦＴアレイ基板１１の各ＴＦＴ基板１０（１０-1〜１０-m）の面数ｍに対応して複数の（ｍ個）ＴＦＴ駆動アナログ回路部４-1〜４-mを備える。
【００３６】
各ＴＦＴ駆動アナログ回路部４（４-1〜４-m）は、ＴＦＴ駆動パターン制御部３ａから送られたＴＦＴ駆動パターンデータを格納するＴＦＴ駆動パターンメモリ４ａと、ＴＦＴ駆動パターンメモリ４ａから読み出したＴＦＴ駆動パターンデータのシリアルデジタル信号をアナログ出力信号に変換するシリアルＤＡＣ（デジタルアナログコンバータ）４b-1〜４b-nと、アナログ出力信号を増幅する増幅器４c-1〜４c-nとを備える。シリアルＤＡＣ４b-1〜４b-n及び増幅器４c-1〜４c-nの個数ｎは、ＴＦＴ基板を駆動するために必要な信号のチャンネル数ｎに応じて設けられる。
【００３７】
なお、シリアルＤＡＣ４b-1〜４b-nと増幅器４c-1〜４c-nの間、及び増幅器４c-1〜４c-nと信号印加用電極６-1〜６-nとの間は、アナログ信号が送られるため、信号のひずみを抑えるために出来るだけ接近させて配置することが望ましい。
【００３８】
図３は、本発明のＴＦＴアレイ検査装置のＴＦＴ駆動デジタル回路部とＴＦＴ駆動アナログ回路部との配置状態例を説明するための図である。
【００３９】
図３は、４面のＴＦＴ基板が形成されたＴＦＴ基板アレイを検査する場合の例を示している。この場合には、プローバ２は４面のＴＦＴ基板に対応した開口部８を囲むフレーム部分に各ＴＦＴ基板に対応して４つのＴＦＴ駆動アナログ回路部４Ａ〜４Ｄが設けられる。一方、プローバ２の外部にはＴＦＴ駆動デジタル回路部３を設けられ、プローバ２との間はシリアル通信手段２０で接続される。
【００４０】
プローバ２では、信号給電部５（図３では示していない）によりシリアル通信手段２０からのシリアルデジタル信号を受けた後、クロック信号，トリガ信号，及び制御信号をＴＦＴ駆動アナログ回路部４Ａ〜４Ｄに送る。なお、ＴＦＴ駆動パターンデータは、パターン選択器７を介してＴＦＴ駆動アナログ回路部４Ａ〜４Ｄに送られる。
【００４１】
ここで、プローバ２内において、ＴＦＴ駆動アナログ回路部４Ａ〜４Ｄまでの間の配線９ａではシリアルデジタル信号の信号形態で送られるため、信号歪みを抑制することができる。また、ＴＦＴ駆動アナログ回路部４Ａ〜４Ｄと信号印加電極（図示していない）との間の配線９ｂではアナログ信号の信号形態で送られるが、ＴＦＴ駆動アナログ回路部４Ａ〜４Ｄを信号印加電極に接近させて配置することにより、信号歪みに対する影響を小さくすることができる。
【００４２】
次に、本発明のＴＦＴアレイ検査装置の動作例について図４，５を用いて説明する。図４は各ＴＦＴ駆動デジタル回路部に駆動パターンを書き込む動作を説明するための図であり、図５は各ＴＦＴ駆動デジタル回路部に書き込んだ駆動パターンを用いてＴＦＴ基板を駆動する動作を説明するための図である。
【００４３】
はじめに、駆動パターンの書き込む動作について説明する。
【００４４】
図４において、ＴＦＴ駆動パターン制御部は、各ＴＦＴ駆動アナログ回路部のＴＦＴ駆動パターンメモリに対して、制御信号ＡによってＴＦＴ駆動パターンを書き込む書き込み許可を出力する（１）。各ＴＦＴ駆動パターンメモリは書き込み許可を受信して、ＴＦＴ駆動パターンを書き込む準備を行う（２）。
【００４５】
次に、ＴＦＴ駆動パターン制御部は、各ＴＦＴ基板への駆動パターンの書き込み動作をＴＦＴ基板毎に行う（４〜２１）。
【００４６】
ＴＦＴ基板１に駆動パターンを書き込む場合には、ＴＦＴ駆動パターン制御部は、ＴＦＴ基板１に書き込むＴＦＴ駆動パターンを形成、あるいは予め用意してあるＴＦＴ駆動パターンの中から書き込みを行うＴＦＴ駆動パターンを指定し制御信号Ｂで送信する（４）。
【００４７】
指定されたＴＦＴ基板１に対応するＴＦＴ駆動アナログ回路部１は制御信号Ｂを受け、ＴＦＴ駆動パターンの指定を受ける（５）。ＴＦＴ駆動アナログ回路部１は、指定された駆動パターンをパターン選択器に要求する（６）。要求を受けたパターン選択器は（７）、ＴＦＴ駆動パターン制御部から送られた（８）パターンデータから指定された駆動パターンを選択して、ＴＦＴ駆動アナログ回路部１のＴＦＴ駆動パターンメモリ１に転送する（９）。ＴＦＴ駆動パターンメモリ１は転送されたパターンデータを受信して書き込みを行う（１０）。
【００４８】
ＴＦＴ駆動アナログ回路部１は、ＴＦＴ駆動パターンメモリ１への書き込みが完了すると、書き込み完了のステータ情報を制御信号ＢによってＴＦＴ駆動パターン制御部に送信する（１１）。ＴＦＴ駆動パターン制御部は、書き込み完了のステータ情報を受け取ることで、ＴＦＴ駆動パターンメモリ１への書き込みの完了を認識し、次のＴＦＴ基板への駆動パターンの書き込み処理を開始する。
【００４９】
以下、各ＴＦＴ基板に対するＴＦＴ駆動アナログ回路部について同様の処理を行い、ＴＦＴアレイ基板が備える全てのＴＦＴ駆動アナログ回路部について各駆動パターンの書き込みを行う。
【００５０】
なお、図４において、（１３）〜（２１）の動作は前記した（４）〜（１２）の動作と同様であるため、ここでの説明は省略する。
【００５１】
次に、図５を用いて、書き込んだ駆動パターンを用いてＴＦＴ基板を駆動する動作について説明する。
【００５２】
図５において、ＴＦＴ駆動パターン制御部は、各ＴＦＴ駆動アナログ回路部のＴＦＴ駆動パターンメモリに対して、制御信号Ｃによって書き込まれたＴＦＴ駆動パターンをアナログ信号に変換してＴＦＴ駆動波形を各ＴＦＴ基板に出力する許可するＴＦＴ駆動波形出力許可を出力し（３１）、各ＴＦＴ駆動アナログ回路部はＴＦＴ駆動波形出力許可を受信する（３２，３３）。
【００５３】
次に、ＴＦＴ駆動パターン制御部は、クロック信号との同期をとらせるためにトリガ信号を各ＴＦＴ駆動アナログ回路部に送信する（３４）。各ＴＦＴ駆動パターンメモリは、トリガ信号に基づいてクロック信号の同期をとって（３５、３８）、シリアルデジタルデータをデジタル／アナログ変換し（３６，３９）、変換して得られたＴＦＴ駆動信号を出力する（３７，４０）。
【００５４】
出力されたＴＦＴ駆動信号は、前記したように増幅器で増幅された後に信号印加用電極からＴＦＴ基板に送られる。
【００５５】
次に、本発明のＴＦＴアレイ検査装置の別の構成例及び動作例について図６，図７を用いて説明する。
【００５６】
前記した構成例は、ＴＦＴ駆動パターンデータをパターン選択器で選択し、各ＴＦＴ駆動パターンメモリに送る構成とするのに対して、図６に示す構成例は、パターン選択器を用いない構成例であり、その他の構成は前記図２と同様とすることができる。
【００５７】
この構成例では、ＴＦＴ駆動パターン制御部３ａから、書き込みを行うＴＦＴ駆動パターンメモリを指定する制御信号と、当該指定したＴＦＴ駆動パターンメモリに書き込むＴＦＴ駆動パターンデータとを組にして送信することによって、所定のＴＦＴ駆動パターンメモリに対する所定のＴＦＴ駆動パターンデータの書き込みを行う。
【００５８】
以下、図７を用いて駆動パターンの書き込む動作について説明する。
【００５９】
図７において、ＴＦＴ駆動パターン制御部は、各ＴＦＴ駆動アナログ回路部のＴＦＴ駆動パターンメモリに対して、制御信号ＡによってＴＦＴ駆動パターンを書き込む書き込み許可を出力する（５１）。各ＴＦＴ駆動パターンメモリは書き込み許可を受信して、ＴＦＴ駆動パターンを書き込む準備を行う（５２，５３）。
【００６０】
次に、ＴＦＴ駆動パターン制御部は、各ＴＦＴ基板への駆動パターンの書き込み動作をＴＦＴ基板毎に行う（５４〜５６）。
【００６１】
ＴＦＴ基板１に駆動パターンを書き込む場合には、ＴＦＴ駆動パターン制御部は、ＴＦＴ基板１に書き込むＴＦＴ駆動パターンを形成、あるいは予め用意してあるＴＦＴ駆動パターンの中から書き込みを行うＴＦＴ駆動パターンを指定し制御信号Ｂで送信すると共に（５４）、駆動パターンデータを送信する（５６）。
【００６２】
指定されたＴＦＴ基板１に対応するＴＦＴ駆動アナログ回路部１は制御信号Ｂを受け、ＴＦＴ駆動パターンの指定を受けると共に（５５）、指定されたＴＦＴ駆動パターンを受信して書き込みを行う（５７）。
【００６３】
ＴＦＴ駆動アナログ回路部１は、ＴＦＴ駆動パターンメモリ１への書き込みが完了すると、書き込み完了のステータ情報を制御信号ＢによってＴＦＴ駆動パターン制御部に送信する（５８）。ＴＦＴ駆動パターン制御部は、書き込み完了のステータ情報を受け取ることで、ＴＦＴ駆動パターンメモリ１への書き込みの完了を認識し、次のＴＦＴ基板への駆動パターンの書き込み処理を開始する。
【００６４】
以下、各ＴＦＴ基板に対するＴＦＴ駆動アナログ回路部について同様の処理を行い（６１〜６６）、ＴＦＴアレイ基板が備える全てのＴＦＴ駆動アナログ回路部について各駆動パターンの書き込みを行う。ＴＦＴ基板を駆動する動作は、前記した図５と同様にして行うことができる。
【産業上の利用可能性】
【００６５】
本発明のアレイ検査は、液晶アレイ基板や有機ＥＬアレイ基板の検査等に適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明のＴＦＴアレイ検査装置の概略構成例を説明するための概略図である。
【図２】本発明のＴＦＴアレイ検査装置のＴＦＴ駆動回路のより詳細な構成例を説明するためのブロック図である。
【図３】本発明のＴＦＴアレイ検査装置のＴＦＴ駆動デジタル回路部とＴＦＴ駆動アナログ回路部との配置状態例を説明するための図である。
【図４】本発明のＴＦＴアレイ検査装置の各ＴＦＴ駆動デジタル回路部に駆動パターンを書き込む動作を説明するための図である。
【図５】本発明のＴＦＴアレイ検査装置の各ＴＦＴ駆動デジタル回路部に書き込んだ駆動パターンを用いてＴＦＴ基板を駆動する動作を説明するための図である。
【図６】本発明のＴＦＴアレイ検査装置の別の構成例を説明するためのブロック図である。
【図７】本発明のＴＦＴアレイ検査装置の別の構成例の動作を説明するための図である。
【図８】ＴＦＴアレイ検査装置の構成例を説明するための概略図である。
【図９】ＴＦＴ駆動回路をプローバ内部に配置する構成を説明するための概略図である。
【図１０】ＴＦＴ駆動回路をプローバ外部に配置する構成を説明するための概略図である。
【符号の説明】
【００６７】
１…ＴＦＴアレイ検査装置、２…プローバ、３…ＴＦＴ駆動デジタル回路部、３ａ…ＴＦＴ駆動パターン制御部、４，４Ａ〜４Ｄ，４-1〜４-m…ＴＦＴ駆動アナログ回路部、４ａ…ＴＦＴ駆動パターンメモリ、４b-1〜４b-n…シリアルＤＡＣ、４c-1〜４c-n…増幅器、５…信号供給部、６，６-1〜６-n…信号印加用電極、７…パターン選択器、８…開口部、９ａ，９ｂ…配線、１０，１０Ａ〜１０Ｄ，１０-1〜１０-m…ＴＦＴ基板、１１…ＴＦＴアレイ基板、２０…シリアル通信手段。
【図１】
2006184518.tif 000003
【図２】
2006184518.tif 000004
【図３】
2006184518.tif 000005
【図４】
2006184518.tif 000006
【図５】
2006184518.tif 000007
【図６】
2006184518.tif 000008
【図７】
2006184518.tif 000009
【図８】
2006184518.tif 000010
【図９】
2006184518.tif 000011
【図１０】
2006184518.tif 000012