(57)【要約】      （修正有）【課題】干渉変調器の列のずらし作動のためのシステム及び方法を提供する。【解決手段】各群が一以上の列を有するアレイの、二以上の列の群を作動するためのデータを決定し、各群が群アドレス指定期間に作動されるように二以上の列の群を作動するためにデータをアレイに提供する。又、ディスプレイは少なくとも一つの駆動回路及び複数の列及び行に配置された複数の干渉変調器からなるアレイを含み、前記アレイはアレイ・アドレス指定期間に複数の列の作動をずらすように構成された前記駆動回路によって駆動されるように構成される。【選択図】図９
2006065318.tif 000002
【特許請求の範囲】
【請求項１】
複数の列及び行に配置された干渉変調器のアレイを含むディスプレイと、及び
前記アレイに接続された駆動回路とを具備するデバイスであって、前記駆動回路は、
一連の画像データの行に従って前記列に一連の列信号の集合を印加するように構成された列駆動回路、及び
列信号の対応集合が前記列に印加されるとき前記駆動回路が前記アレイの一行に一度に画像データを書込むように前記アレイの各行をストローブするように構成された行駆動回路を含み、前記駆動回路は少なくとも一組の列信号を印加する処理の間、列信号の印加をずらすように構成されるデバイス。
【請求項２】
駆動回路は列アドレス指定期間において二以上の列について信号の印加をずらし、且つ駆動回路はさらに行アドレス指定期間において一以上の行を信号によってストローブするように構成される、請求項１記載のデバイス。
【請求項３】
前記駆動回路は二以上の列の群に信号を印加するように構成され、各群は列アドレス指定期間に群アドレス指定期間を有し、且つ各群は一以上の列を有し、各群の群アドレス指定期間は少なくとも一つの他の群の群アドレス指定期間よりも少なくとも部分的に異なる、請求項２記載のデバイス。
【請求項４】
前記駆動回路はさらに二以上の列の群に信号を印加するように構成され、各群は列アドレス指定期間内の群アドレス指定期間に作動され、且つ各群は一以上の列を有する、請求項２記載のデバイス。
【請求項５】
前記駆動回路はさらに二以上の列の群に信号を印加するように構成され、各群は列アドレス指定期間内の群アドレス指定期間に作動され、且つ各群は一以上の列を有し、各群アドレス指定期間の開始は時間的に別である、請求項３記載のデバイス。
【請求項６】
前記駆動回路は第一の時間期間に第一の列について信号を印加し、第二の時間期間に第二の列について信号を印加し、第一の時間期間及び第二の時間期間の少なくとも一部は異なる時間に発生する、請求項１記載のデバイス。
【請求項７】
各群は一つの列を有する、請求項３記載のデバイス。
【請求項８】
前記駆動回路は所定の順番で各群について信号を印加する、請求項３記載のデバイス。
【請求項９】
前記駆動回路は所定の順番で一以上の群について信号を印加する、請求項３記載のデバイス。
【請求項１０】
前記駆動回路は任意の順番で一以上の群について信号を印加する、請求項３記載のデバイス。
【請求項１１】
各群は同数の列を含む、請求項３記載のデバイス。
【請求項１２】
一以上の群は異なる数の列を含む、請求項３記載のデバイス。
【請求項１３】
前記駆動回路は順次的順番で各列について信号を印加する、請求項１記載のデバイス。
【請求項１４】
前記駆動回路は非順次的順番で少なくとも二以上の列について信号を印加する、請求項１記載のデバイス。
【請求項１５】
前記ディスプレイと電気的に通信しており、画像データを処理するように構成されたプロセッサと、及び
前記プロセッサと電気的に通信するメモリ・デバイスとをさらに具備する、請求項１記載のデバイス。
【請求項１６】
少なくとも前記画像データの一部を前記駆動回路に送るように構成された制御器をさらに具備する、請求項１５記載のデバイス。
【請求項１７】
画像データを前記プロセッサへ送るように構成された画像ソース・モジュールをさらに具備する、請求項１５記載のデバイス。
【請求項１８】
前記画像ソース・モジュールは受信器、トランシーバ、及び送信器の少なくとも一つを含む、請求項１７記載のデバイス。
【請求項１９】
入力データを受取り、且つ前記入力データを前記プロセッサに通信するように構成された入力デバイスをさらに具備する、請求項１５記載のデバイス。
【請求項２０】
複数の列及び行に配置された複数の干渉変調器を含むアレイと、
前記アレイに接続された駆動回路とを具備するデバイスであって、前記駆動回路は、
一連の画像データの行に従って前記列に一連の列信号の集合を印加するように構成された列駆動回路、及び
列信号の対応集合が前記列に印加されるとき前記駆動回路が前記アレイの一行に一度に画像データを書込むように前記アレイの各行をストローブするように構成された行駆動回路を含み、前記駆動回路は、異なる電圧状態間の転移が少なくともいくつかの他の列についてよりも異なる時間にいくつかの列について発生するように、少なくともいくつかの異なる列について異なる時間に行ストローブ間で列信号を印加するように構成されるデバイス。
【請求項２１】
画像を表示する手段と、
前記表示手段を駆動する手段とを具備するデバイスであって、前記駆動手段は、
一連の列信号の集合を印加する手段、及び
前記表示手段の一部をストローブする手段を含み、前記駆動手段は少なくとも一組の列信号を印加する処理の間に列信号の印加をずらす手段を含むデバイス。
【請求項２２】
ディスプレイ素子の行及び列のアレイを含むディスプレイを駆動する方法であって、
ディスプレイ素子の一以上の列の第一の群に一以上の列信号の第一の集合を印加すること、
ディスプレイ素子の一以上の列の第二の群に一以上の列信号の第二の集合を印加すること、ここに列信号の第一及び第二の集合は異なる時間に印加される、及び
ディスプレイ素子の第一行を第一の行信号によってストローブすることを含む方法。
【請求項２３】
ディスプレイ素子の第一行をストローブすることは列信号の第一及び第二の集合が印加される間に発生する、請求項２２記載の方法。
【請求項２４】
ディスプレイ素子の一以上の列の第三の群に一以上の列信号の第三の集合を印加すること、
ディスプレイ素子の一以上の列の第四の群に一以上の列信号の第四の集合を印加すること、ここに列信号の第三及び第四の集合は異なる時間に印加される、及び
ディスプレイ素子の第二行を第二の行信号によってストローブすることをさらに含む、請求項２３記載の方法。
【請求項２５】
ディスプレイ素子の第二行をストローブすることは列信号の前記第三及び第四の集合が印加される間に発生する、請求項２４記載の方法。
【請求項２６】
ディスプレイ素子の一以上の列の前記第一の群に一以上の列信号の第三の集合を印加すること、
ディスプレイ素子の一以上の列の前記第二の群に一以上の列信号の第四の集合を印加すること、ここに第三及び第四の列信号は異なる時間に印加される、及び
ディスプレイ素子の第二の行を第二の行信号によってストローブすることをさらに含む、請求項２２記載の方法。
【請求項２７】
ディスプレイ素子の第二の行をストローブすることは列信号の前記第三及び第四の集合が印加される間に発生する、請求項２６記載の方法。
【請求項２８】
前記第一及び第二の行信号は異なる時間に印加される、請求項２６記載の方法。
【請求項２９】
前記ディスプレイ素子は干渉変調器である、請求項２２乃至２８のいずれか１項に記載の方法。
【請求項３０】
複数の行及び列のディスプレイ素子を含むディスプレイを駆動する方法であって、
ディスプレイ素子の一連の少なくとも二つの列に順次に電圧転移を印加すること、
規定電位の一時的印加によってディスプレイ素子の第一の行をストローブすること、
ディスプレイ素子の前記一連の少なくとも二つの列に順次に電圧転移を印加すること、及び
規定電位の一時的印加によってディスプレイ素子の第二の行をストローブすることを含む方法。
【請求項３１】
ディスプレイ素子の各行について前記順次に印加すること及びストローブすることを繰返すことを含む、請求項３０記載の方法。
【請求項３２】
前記ディスプレイ素子は干渉変調器である、請求項３１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロ電気機械システム（microelectromechanical system：ＭＥＭＳ）に関係する。
【背景技術】
【０００２】
マイクロ電気機械システム（ＭＥＭＳ）はマイクロ機械要素、アクチュエータ、及びエレクトロニクスを含む。マイクロ機械要素は電気または電気機械デバイスを形成するために基板及び／または蒸着材料層の一部をエッチング除去したり、或いは層を追加する蒸着（堆積）、エッチング（蝕刻）、及びまたは他の微細加工処理を用いて造られる。ＭＥＭＳデバイスの一つの型式は干渉変調器（interferometric modulator）と呼ばれる。干渉変調器は一対の導電性板からなり、その一つまたは双方は全体或いは一部が透明及び／または反射性であり、適当な電気信号を加えると相対的運動が可能である。一つの板は基板に蒸着された固定層からなり、他の板は固定層から空隙によって分離された金属膜からなる。そのようなデバイスは広い応用範囲を持っており、それらの特徴が現在の製品を改良、及びまだ開発されていない新製品を造るのに利用されるようにこれらの形式のデバイス特性を利用、及び／または変更することは当技術分野において有益であろう。
【発明の開示】
【課題を解決するための手段】
【０００３】
本発明のシステム、方法、及びデバイスは各々いくつかの形態があり、その一つだけでは所望の属性を得ることができない。この発明の範囲を限定することなく、そのさらに顕著な特徴が簡潔に論じられるであろう。この議論を考慮し、且つ特に「発明を実施するための最良の形態」の節を読めば、この発明の特徴が他のディスプレイ・デバイスに対して利点をいかに提供するかを理解するであろう。
【０００４】
第一の実施例では、本発明は少なくとも一つの駆動回路、及び複数の列（columns）と行（rows）に配置された複数の干渉変調器を含むアレイからなるディスプレイを含み、前記アレイは前記駆動回路によって駆動されるように構成され、ここで前記駆動回路は二以上の列について信号の確定（assertion）をずらす（stagger）ように構成される。
【０００５】
第一の実施例の第一の形態では、駆動回路は列アドレス指定期間において二以上の列の信号の確定をずらし、ここでは駆動回路はさらに行アドレス指定期間に信号によって一以上の行をストローブするように構成される。
第一の実施例の第二の形態では、駆動回路はさらに信号を確定するように構成され、各群は列アドレス指定期間に群アドレス指定期間を持ち、且つ各群は一以上の行を有し、ここでは各群の群アドレス指定期間は他の群の群アドレス指定期間より少なくとも部分的に異なる。
【０００６】
第一の実施例の第三の形態では、駆動回路はさらに二以上の群の列に信号を確定するように構成され、各群は列アドレス指定期間内の群アドレス指定期間に作動され、且つ各群は一以上の列を有する。
第一の実施例の第四の形態では、駆動回路はさらに二以上の群の列に信号を確定するように構成され、各群は列アドレス指定期間内の群アドレス指定期間に作動され、各群は一以上の列を有し、ここでは各群アドレス指定期間の相対開始時間は時間的に異なる。
【０００７】
第一の実施例の第五の形態では、駆動回路はさらに第一の時間期間の第一の列及び第二の時間期間の第二の列の信号を確定するように構成され、ここでは第一の時間期間及び第二の時間期間の少なくとも一部は異なる時間に発生する。
第一の実施例の第六の形態では、各群は一つの列を有する。
【０００８】
第一の実施例の第七の形態では、駆動回路は各群について信号を所定の順番で確定する。
第一の実施例の第八の形態では、駆動回路は一以上の群について信号を所定の順番で確定する。
第一の実施例の第九の形態では、駆動回路は一以上の群の信号を任意の順番で確定する。
【０００９】
第一の実施例の第十の形態では、各群は同じ数の列を含む。
第一の実施例の第十一の形態では、一以上の群は異なる数の列を含む。
第一の実施例の第十二の形態では、駆動回路は各列の信号を順次的順番で確定する。
第一の実施例の第十三の形態では、駆動回路は少なくとも二以上の列の信号を非順次的順番で確定する。
【００１０】
第二の実施例では、本発明は少なくとも一つの駆動回路、及び複数の列の干渉変調器と複数の行の干渉変調器を含むアレイからなるディスプレイを含み、前記アレイは前記駆動回路によって駆動されるように構成され、ここでは前記駆動回路は複数の列の列データを受取るように構成され、且つさらに列アドレス指定期間に干渉変調器の二以上の列の各々について信号を非同時に確定するために、且つ行アドレス指定期間に一以上の行の各々について信号を確定するために列データを使用するように構成される。
【００１１】
第三の実施例では、本発明は複数の列の干渉変調器と複数の行の干渉変調器を有するアレイにデータを提供する方法を含み、その方法はアレイ・アドレス指定期間中の第一の群アドレス指定期間に設定された第一のデータに基づいて第一群の列における各列の信号を確定すること、及びアレイ・アドレス指定期間中の第二の群アドレス指定期間（第二の群アドレス指定期間は一部の時間の間第一の群アドレス指定期間と重なり合う）に設定された第二のデータを使用して第二群の列における各列の信号を確定すること、及び第一の行中の干渉変調器を作動させるために一部の時間の間に第一の行において信号を確定することを含む。
【００１２】
第三の実施例の第一の形態では、第一の群は第二の群より異なる数の列を含む。
第三の実施例の第二の形態では、第一の群アドレス指定期間及び第二の群アドレス指定期間は所定の順番になっている。
第三の実施例の第三の形態では、第一の群アドレス指定期間及び第二の群アドレス指定期間は任意の順番になっている。
【００１３】
第三の実施例の第四の形態では、第一の群は第二の群と同数の列を含む。
第四の実施例では、本発明は複数の列の干渉変調器と複数の行の干渉変調器を有するアレイにデータを提供する方法を含み、その方法はアレイ中の列の二以上の群（各群は一以上の列を有する）に関するデータを受信すること、及び異なる時間に始まる信号が二以上の群について確定され、且つ全ての群について信号が同時に確定される時間の期間があるようにデータに基づいて信号を二以上の群に確定することを含む。
【００１４】
第四の実施例の第一の形態では、各群は同数の列を含む。
第四の実施例の第二の形態では、各群の群アドレス指定期間は少なくとも部分的に他の群に関する群アドレス指定期間より異なる。
第四の実施例の第三の形態では、各群の群アドレス指定期間は時間的に異なる時間に始まる。
【００１５】
第四の実施例の第四の形態では、二以上の群アドレス指定期間は所定の順番になっている。
第四の実施例の第五の形態では、二以上の群アドレス指定期間は任意の順番になっている。
第五の実施例では、本発明は複数の干渉変調器からなるアレイを含むディスプレイを含み、各々の干渉変調器は列電極及び行電極に接続され、駆動回路は前記アレイの列電極及び行電極に接続され、且つアレイを駆動するように構成され、前記駆動回路は二つの異なる時間に始まる二以上の列について信号を確定するように構成される。
【００１６】
第六の実施例では、本発明は複数の干渉変調器のアレイを駆動するように構成された駆動回路を含み、各々の干渉変調器は列電極及び行電極に接続され、駆動回路は所定のディスプレイ・データを記憶する記憶デバイス、前記記憶デバイスとデータ通信する信号デバイスを含み、前記信号デバイスは二以上の列について信号を非同時に確定するように構成され、ここでは信号は所定のディスプレイ・データに基づいている。
【発明を実施するための最良の形態】
【００１７】
次の詳細な説明は本発明の或る特定の実施例を示すものである。しかしながら、本発明は多数の異なる方法で実施することができる。この説明では、図を参照するが、ここでは同様な部分は同様な数字によって指定されている。次の説明から明らかなように、本発明は画像が動いているか（例えば、ビデオ）、或いは止っているか（例えば、静止画像）に拘らず、及び文字或いは絵であるかに拘わらず、画像を表示するように構成されるあらゆるデバイスにおいて実施される。特に、本発明は携帯電話、個人用データ装置（ＰＤＡ）、携帯用或いは可搬コンピュータ、ＧＰＳ受信器／ナビゲータ、カメラ、ＭＰ３プレイヤ、ビデオカメラ、ゲーム器、腕時計、普通の時計、計算器、テレビ受像機、平面ディスプレイ、コンピュータ・モニタ、自動車用ディスプレイ（例えば、走行距離計ディスプレイ等）、操縦席制御及び／またはディスプレイ、カメラ・ディスプレイ（例えば、乗物における後方景色の表示）、電子写真、電子広告掲示板または標識、プロジェクタ（投映器）、建築物、包装、及び美術品（例えば、宝石類の画像表示）といった様々な電子デバイスにおいて、しかしそれに限らず実施され、或いは関連することが考えられる。ここに記載されたものと同様な構造のＭＥＭＳデバイスはまた電子切替デバイスのように非ディスプレイ応用にも使用することができる。
【００１８】
干渉変調ディスプレイ素子を含む一つの干渉変調ディスプレイの実施例は図１に例示される。これらのデバイスでは、そのピクセルは明と暗のいずれかの状態にある。明（「オン」または「開」）状態では、ディスプレイ素子はユーザーに入射可視光線の大部分を反射する。暗（「オフ」または「閉」）状態では、ディスプレイ素子はユーザーに入射可視光線を殆ど反射しない。実施例によっては、「オン」及び「オフ」状態は反転される。ＭＥＭＳピクセルは選択された色を主として反射するように構成され、白黒に加えてカラー表示が可能である。
【００１９】
図１は画像ディスプレイの一連のピクセルにおける二つの隣接ピクセルを図示する等角図で、ここでは各ピクセルはＭＥＭＳ干渉変調器を含む。いくつかの実施例では、干渉変調ディスプレイはこれらの干渉変調器の行／列アレイからなる。各干渉変調器は少なくとも一つの寸法可変な共鳴光学キャビティを形成するように相互から可変且つ制御可能な距離に配置された一対の反射層を含む。一つの実施例では、反射層の一つは二つの位置の間を動く。解放状態（released state）とここで呼ばれる第一の位置では、可動層は固定の部分的反射層から比較的大きい距離に配置される。第二の位置では、可動層は部分的反射層にもっと密接して配置される。二つの層から反射する入射光は可動反射層の位置によって協調的もしくは非協調的に干渉し、各ピクセルについて全体的な反射もしくは非反射状態を生成する。
【００２０】
図１のピクセル・アレイの図示部分は二つの隣接する干渉変調器１２ａ及び１２ｂを含む。左の干渉変調器１２ａでは、可動及び高反射層１４ａは固定の部分的反射層１６ａから所定の位置に解放位置で例示されている。右の干渉変調器１２ｂでは、可動高反射層１４ｂは固定の部分的反射層１６ｂに近接する作動位置に例示されている。
【００２１】
固定層１６ａ、１６ｂは電気伝導性があり、部分的に透明性、且つ部分的反射性があり、例えば、透明基板２０上にクロム（chromium）及びインジウム・スズ酸化物（indium-tin-oxide）のそれぞれを一以上の層に蒸着することによって製作される。その層は平行な細条に型造られ、さらに下で述べられるようにディスプレイ・デバイスにおける行電極を形成する。可動層１４ａ、１４ｂは柱（posts）の上端及び柱１８の間に堆積された介在犠牲材料に蒸着された蒸着金属層の一連の平行な細条（行電極１６ａ、１６ｂに直交する）として形成される。犠牲材料がエッチングで除かれるとき、変形可能金属層は所定の空気間隙１９だけ固定の金属層から離れる。アルミニウムのような高電気伝導性且つ反射性材料が変形層に使用され、これらの細条はディスプレイ・デバイスにおける列電極を形成する。
【００２２】
電圧が印加されないと、キャビティ１９は層１４ａ、１６ａの間に留まり、変形層は図１にピクセル１２ａで例示されたように機械的に緩和された状態にある。しかしながら、電位差が選択された行及び列に加えられると、対応するピクセルにおいて行及び列電極の交差部に形成されたキャパシタ（コンデンサ）は荷電され、静電気力が電極を共に引寄せる。その電圧が十分に高ければ、可動層は変形し、図１に右のピクセル１２ｂで例示されたように固定層（この図に例示されない誘電性材料が短絡を防止し、且つ分離距離を調整するために固定層に蒸着される）に対して力が加えられる。その振舞は印加電位差の極性に関わりなく同じである。このように、反射と非反射ピクセル状態を制御する行／列の作動は従来のＬＣＤ（液晶表示デバイス）及び他のディスプレイ技術において使用されているものと多くの点で類似している。
【００２３】
図２から図５はディスプレイ応用に一連の干渉変調器のアレイを使用する一つの典型的処理及びシステムを例示する。図２は本発明の形態を組込んだ電子デバイスの一実施例を例示するシステム・ブロック図である。典型的な実施例では、電子デバイスはＡＲＭ、Ｐｅｎｔｉｕｍ（登録商標）、ＰｅｎｔｉｕｍＩＩ（登録商標）、ＰｅｎｔｉｕｍＩＩＩ（登録商標）、ＰｅｎｔｉｕｍＩＶ（登録商標）、Ｐｅｎｔｉｕｍ  Ｒｒｏ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、ＰｏｗｅｒＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）といった一般用途の１または多チップのマイクロプロセッサ、またはディジタル信号プロセッサのような特別用途マイクロプロセッサ、マイクロコントローラ、或いはプログラム可能ゲートアレイである。当技術分野では一般的であるが、プロセッサ２１は一以上のソフトウェア・モジュールを実行するように構成される。オペレーティング・システムを実行する他に、プロセッサは一以上のソフトウェア・アプリケーションを実行するように構成され、ウェブ・ブラウザ、電話アプリケーション、電子メール・プログラム、またはその他のソフトウェア・アプリケーションを含む。
【００２４】
一実施例では、プロセッサ２１はまたアレイ制御器２２と連携するように構成される。一実施例では、アレイ制御器２２は信号をピクセル・アレイ３０に提供する行駆動回路２４及び列駆動回路２６を含む。図１に例示されたアレイの断面図は図２において線１−１によって示される。ＭＥＭＳ干渉変調器について、行／列の作動プロトコルは図３に例示されたこれらのデバイスのヒステリシス特性を利用する。例えば、解放状態から作動状態まで可動層を変形させるためには１０ボルトの電位差を必要とする。しかしながら、電圧がその値から減少するとき、電圧が１０ボルト未満に低下するけれども可動層はその状態を保持する。図３の典型的な実施例では、電圧が２ボルト以下になるまで可動層は完全に解放しない。このように図３に例示された例では約３〜７ボルトの電圧の範囲があり、そこではデバイスが解放または作動状態のいずれかで安定している印加電圧の窓が存在する。これは「ヒステリシス窓」または「安定性窓（stability window）」とここでは呼ばれる。図３のヒステリシス特性を持つディスプレイ・アレイについて、行ストローブの間、作動されるストローブ行のピクセルは約１０ボルトの電位差に置かれ、解放されるピクセルは０ボルトに近い電圧差に置かれるように、行／列の作動プロトコルは設計される。ストローブの後で、行ストローブがそれらをどのような状態に置こうともそこに留まるようにピクセルは約５ボルトの定常状態の電圧差に置かれる。書込みの後で、各ピクセルはこの例では３〜７ボルトの「安定性窓」内の電位差を見出す。この特徴は作動もしくは解放の前段階の状態のいずれにおいても同じ印加電圧条件の下で図１に例示されたピクセル設計を確実にする。干渉変調器の各ピクセルは、作動もしくは解放のいずれにおいても、本質的に固定及び可動反射層によって形成されたキャパシタであるので、この安定状態は殆ど電力消費をしないでヒステリシス窓内の電圧に保持される。印加電位が固定されていれば、本質的に電流はピクセルに流れ込まない。
【００２５】
一般的な応用では、ディスプレイ・フレームは第一行の作動ピクセルの所望の組に従って列電極の組を確定することによって造られる。そして、行パルスが行１の電極に印加され、確定された列ラインに対応するピクセルを作動させる。そして、確定された列電極の組は第二行における作動ピクセルの所望の組に対応するように変えられる。そして、パルスは行２の電極に印加され、確定された列電極に従って行２における適切なピクセルを作動させる。行１のピクセルは行２のパルスに影響されることなく、それらが行１のパルスの間に設定された状態に留まる。これはフレームを生成するために行の全系列について順次に繰返される。一般に、秒当たりある所望の数のフレームにおいてこの処理を連続して繰返すことによりフレームは新しいディスプレイ・データによって新たになり、且つ／または更新される。ディスプレイ・フレームを生成するためにピクセル・アレイの行及び列電極を駆動するための多種多様なプロトコルはまた周知であり、且つ本発明と共に使用される。
【００２６】
図４及び５は図２の３×３アレイに関するディスプレイ・フレームを造る一つの可能な作動プロトコルを例示する。図４は図３のヒステリシス曲線を示すピクセルについて使用される列及び行電圧レベルの可能な組を例示する。図４の実施例において、ピクセルを作動させることは適切な列を−Ｖｂｉａｓに、且つ適切な行を＋ΔＶに設定することであり、それは−５ボルト及び＋５ボルトにそれぞれ対応する。ピクセルを解放することは適切な列を＋Ｖｂｉａｓに、且つ適切な行を＋ΔＶに設定し、ピクセルに亘って０ボルトの電位差を造ることによって達成される。行電圧が０ボルトに保持されているそれらの行では、列が＋Ｖｂｉａｓまたは−Ｖｂｉａｓにあるかどうかに関係なく、それらのピクセルはそれらが元々あったどんな状態においても安定している。
【００２７】
図５Ｂは図２の３×３アレイに与えられる一連の行及び列信号を示すタイミング図で、図５Ａに例示されたディスプレイ配置に帰着しており、そこでは作動ピクセルは非反射である。図５Ａに例示されたフレームを書込む前に、ピクセルはある状態にあり、この例では全ての行は０ボルトにあり、全ての列は＋５ボルトにある。これらの印加電圧に関して、全てのピクセルはそれらの現在の作動もしくは解放状態において安定している。
【００２８】
図５Ａのフレームでは、ピクセル（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）は作動している。これを達成するために、行１の「ライン時間」の間、列１及び２は−５ボルトに設定され、列３は＋５ボルトに設定される。全てのピクセルは３〜７ボルトの安定性窓に留まるため、これはピクセルの状態を全く変えない。そして、行１は０から５ボルトまで上がり、０ボルトに下がるパルスによってストローブされる。これは（１，１）及び （１，２）ピクセルを作動させ、（１，３）ピクセルを解放する。アレイ中の他のピクセルは影響を受けない。行２を所望として設定するために、列２は−５ボルトに設定され、列１及び３は＋５ボルトに設定される。そして、行２に印加される同じストローブはピクセル（２，２）を作動させ、ピクセル（２，１）及び（２，３）を解放するであろう。この場合も、アレイの他のピクセルは影響を受けない。行３は列２及び３を−５ボルトに、且つ列１を＋５ボルトに設定することにより同様に設定される。図５Ａで示されたように、行３のストローブは行３のピクセルを設定する。フレームを書込んだ後、行電位はゼロであり、列電位は＋５か−５ボルトのいずれかに留まり、そしてディスプレイは図５Ａの配置において安定している。同じ手順は数ダース或いは数百もの行及び列のアレイについて使用されることが理解されるであろう。行及び列の作動を行うために使用される電圧のタイミング、系列、及びレベルは上で概説された一般原則の中で広く変化することもまた理解されるであろう、そして上の例は典型的であるに過ぎず、あらゆる作動電圧方法が本発明とともに使用される。
【００２９】
上で示された原理に従って動作する干渉変調器の構造の細部は千差万別である。例えば、図６Ａ〜６Ｃは可動鏡（moving mirror）構造の三つの異なる実施例を例示する。図６Ａは図１の実施例の断面図で、そこでは金属材料の細片１４が直角に延びる支持体１８に蒸着されている。図６Ｂでは、可動反射材１４が繋ぎ体３２上に隅部だけで支持体に取付けられている。図６Cでは、可動反射材１４は変形層３４から吊るされている。反射材１４に使用される構造設計及び材料は光学特性に関して最適化され、且つ変形層３４に使用される構造設計及び材料は所望の機械特性に関して最適化されるので、この実施例は利点がある。様々な型式の干渉デバイスの製造は、例えば、米国特許出願第２００４／００５１９２９号を含め、様々な公表文書に記述されている。多種多様な周知の技術が一連の材料蒸着、型作成、及びエッチング段階を含めて上述の構造物を製造するために使用される。
【００３０】
ＭＥＭＳ干渉変調アレイは反射光を変調するために相互に接近或いは離反する平行導電性板から成る。ピクセルの静電容量的性質のために、図７に例示されたように、列電極にかかる電圧の変化は大きな初期電流の原因になる。ピーク電流を生じることは大きな高価なキャパシタを必要とし、それは干渉変調アレイの出費の一因となり、その商品性に影響を与える。大きな瞬間電流を低減、もしくは除去するディスプレイ駆動方法はこの干渉変調技術を組込むディスプレイの費用を低減させるのに役立つ。
【００３１】
大きな瞬間電流を低減させ、且つ大きな高価なキャパシタの必要性を克服する方法は電圧がディスプレイの列及び行上に確定される仕方にある。商品的に利用可能なディスプレイ列駆動回路は全ての列上に電圧を同時に確定する。全ての列上で電圧を同時に確定すると、列電圧が変わる時に大きい瞬間電流が駆動回路を介してディスプレイに供給源から流れることになる。電圧が最初に一以上の列の列電極上に確定される時を少なくとも僅かずらすことによって、電源から引出される電流スパイクは大幅に低減される。
【００３２】
ディスプレイ駆動回路について、大抵のピーク電流は一般的に電源バイパス・キャパシタによって列電極に供給される。電圧信号が列電極に確定される時をずらすことによりあまり高価でないもっと小さなバイパス・キャパシタを使うことが可能になる。ピーク電流はまた駆動集積回路を介して流れ、内部搭載チップ結線の寄生インダクタンスによる集積回路への接地にはね返り、且つ部品の破壊さえ惹き起こすことになる。列上の信号の確定をずらすことはこの問題を緩和するのに役立つ。
【００３３】
変調器の行列アレイについて二以上の列信号を確定する回路の一つの実施例は図８に示され、それは典型的な列１、２、３、及びＮへの出力を有する図２の列駆動回路２６を示す。駆動回路２６は特定時間における列について所望値を示すデータを取込むシフト・レジスタ２５を含む。駆動回路２６はデータ・ラッチ２７に接続され、それはシフト・レジスタ２５からデータを受取り、シフト・レジスタ２５に記憶されたデータに基づいて一以上の列電極に信号を確定する。この実施例によれば、ラッチ２７はデータ入力、クロック入力、電源入力及びアレイへの出力を有する。一つの実施例では、ラッチ２７は、事象が発生したとき、例えば、ラッチ２７へのクロック入力が稼働になるとき（例えば、クロック・パルスの前縁を検知して）、ラッチ２７の出力へ提供されるデータが「ラッチ」され、例えば、信号がラッチ２７の出力上に確定され、接続された列電極に提供されるように構成される。ラッチ２７は、事象が再び発生するまで、例えば、クロックが再び稼働になるまで、ラッチ２７の出力がそのデータ値を保持するように構成される。別の実施例では、ラッチ２７へのクロック入力が不稼働になるとき（例えば、クロック・パルスの後縁の検知）、データがラッチされる。クロックが再び不稼働になるまで、ラッチ２７の出力はそのデータ値を保持する。
【００３４】
列データは、データがラッチされる準備が整う時間にいっぱいになるまでシフト・レジスタ２５に列データを入れ替えてシフト・レジスタ２５に搭載される。この実施例では、ラッチが全ての列電極上に所望の信号を同時に確定させる列イネーブル信号を全ラッチに加える代わりに、この実施例では、駆動回路２６は「ローリング・イネーブル」を提供するように、例えば、ラッチ２７が信号を列電極に確定する時間をずらすように構成される。例えば、一つの実施例では、駆動回路２６はラッチ・イネーブル・レジスタ２９とここで機能的に呼ばれる回路を含み、それはラッチ２７に接続され、ラッチ２７が列電極にずらした信号を確定することを可能にする。
【００３５】
様々な回路が「ローリング・イネーブル」を実施するために使用できることがわかる；例えば、ラッチ２７の各出力のために遅延の回路が作られ、またラッチ２７はラッチ２７出力を制御する入力に基づいて一以上の列電極に信号を確定するように構成される。様々な実施例では、ラッチ２７は信号が個々に、例えば、列ごとに、または二以上の列群で確定されるように列への信号の確定をずらすことができ、そこでは例えば、列の各群（「群（group）」は一以上の列を含む。ラッチ２７は、ここで群アドレス指定期間と呼ばれる、ある時間帯（time-span）の間に群中の各列上に信号を確定し、それはアレイ・アドレス指定期間内の列アドレス指定期間に発生する。
【００３６】
ここに使用されるように、用語「群アドレス指定期間」は広い用語であり、信号が行列アレイの列の一群における各列電極に最初に確定される時間期間を記述するために使用される。ここに使用されるように、用語「列アドレス指定期間」は広い用語であり、信号が最初に所望の列の各電極に確定される時間期間を記述するために使用される。ここに使用されるように、用語「行アドレス指定期間」は広い用語であり、信号（例えば、ストローブまたはパルス）が行列アレイの一つの行に確定される時間期間を記述するために使用される。ここに使用されるように、用語「アレイ・アドレス指定期間」は広い用語であり、列アドレス指定期間及び行アドレス指定期間を含む時間期間を記述するために使用される。信号が列アドレス指定期間に列に確定されるとき、確定された行信号が特定の行及び列に対応するピクセルを変えることができるように信号は行アドレス指定期間維持されることが認識されるであろう。ある特定の列群について、そのアドレス指定期間は一以上の他の群のアドレス指定期間より少なくとも僅か異なる。アレイの列は二以上の群に形成され、それぞれの群は一以上の列を有する。群アドレス指定期間は重なり合うか、もしくは時間的に異なる。群アドレス指定期間が重なり合えば、ある群の間の重なりの部分は同じであるか、もしくは異なる。群アドレス指定期間は所定の順番、例えば、列の順次順番、或いは任意の順番にすることができる。これら及び他の発明の実施例はまたさらに詳細に以下に述べられる。
【００３７】
図９は、各列電極上に信号を確定するずらし駆動手法を使用して３×３干渉ディスプレイに書込むために使用される行及び列信号に関する典型的なタイミング図の一実施例を例示する。この手法では、信号はずらし系列における各列電極上、もしくはずらし系列における列電極の二以上の群の列電極上に確定される（例えば、列電極は信号が実質的に同じ時間に群中の各列電極上に確定されるように二以上の群として構成される）。アレイ・アドレス指定期間６２内に、列アドレス指定期間６６及び行アドレス指定期間６８はある。アレイ・アドレス指定期間６２の時間帯は様々な長さがあり、アプリケーションに依存する。これと同様に、列アドレス指定期間６６及び行アドレス指定期間６８の時間帯もまた様々な長さがある。例えば、一つの実施例では、アレイ・アドレス指定期間６２の時間帯は約５００マイクロ秒であり、 列アドレス指定期間６６は約４００マイクロ秒であり、そして行アドレス指定期間は約１００マイクロ秒である。ラッチが別の列電極上に信号を２マイクロ秒毎に確定するように列ごとにその出力をずらせば、ディスプレイの一行は５００マイクロ秒のアレイ・アドレス指定期間６２の間に更新され、この例では、２００行のディスプレイは約１０分の１秒で更新される。
【００３８】
なお図９を参照すると、列駆動回路２６の出力は三つの列電極３１の各々に確定される信号である。時間１では、列駆動回路２６は時間４まで維持される列１上に信号を確定する。時間２では、列駆動回路２６は時間５まで維持される列２上に信号を確定し、時間３では列駆動回路２６は時間６まで維持される列３上に信号を確定する。従って、時間３と時間４との間の期間で、信号は三つの全ての列上に確定される。時間３と時間４との間の期間は行１アドレス指定期間６８と対応し、その期間には列に確定される信号に従って行１のピクセルを作動或いは解放するストローブが行１に印加される。この同じ処理は各行について繰返され、その結果、ストローブが行２アドレス指定期間６８′（時間６と時間７の間）で行２に、及び行３アドレス指定期間６８″（時間９と時間１０の間）で行３に印加される。
【００３９】
この例に例示されたように、列１及び２について列駆動回路２６の出力は最初に−Ｖｂｉａｓに設定され、列３への出力は＋Ｖｂｉａｓに設定される。正の行パルスが行１に印加されるとき、（１，１）及び（１，２）ピクセルは作動され、（１，３）ピクセルは解放される。そして、列１及び列３について列駆動回路２６の出力は＋Ｖｂｉａｓに設定され、列２への出力は−Ｖｂｉａｓに設定される。正の列パルスを行２に印加すると（２，１）及び（３，１）ピクセルを解放し、（２，２）ピクセルを作動させる。そして、列２及び３について列駆動回路２６の出力は−Ｖｂｉａｓに設定され、列１への出力は＋Ｖｂｉａｓに設定される。正の列パルスを行３に印加すると（３，１）ピクセルを解放し、（３，２）及び（３，３）ピクセルを作動させる。この例のピクセル構成の結果は図５Ａに例示されたものと同じである。
【００４０】
いくつかの実施例では、群中の列が実質的に同時にたとえ確定されるとしても、駆動回路２６は電流スパイクをまた低減することができる列アドレス指定期間に二以上の群への信号をずらすことができる。この実施例は多数の列を有するディスプレイにおいて特に有用である。いくつかの実施例では、列１〜Ｎは各群が或る数の列、例えば、四列を含む群にまとめられる。信号は各群中の列の列電極上に少なくとも実質的に同時に、例えば、同じ群アドレス指定期間に確定される。駆動回路２６は第一の群アドレス指定期間に第一の群について信号を確定し、その後第二の群アドレス指定期間に第二の群について信号を確定し、等々、信号が全ての群に確定されるまで続ける。他の実施例では、各群中の列の数は１、２、３、或いは４以上であってもよい。
【００４１】
列が群に構成されるいくつかの実施例では、各群は同じ数の列を持つことができる。しかしながら、いくつかの実施例では、各群中の列の数は異なっていてもよく、いくつかの群は同じ数の列を持ち、他の群は異なる数の列を持ってもよい。例えば、八列ディスプレイにおいて、第一の群は列１及び２を含み、第二の群は単に列３を含み、第三の群は列４、５、６、７及び８を含むことができる。
【００４２】
いくつかの実施例では、駆動回路２６は順次に（例えば、列１、列２、等々）列について信号を確定する。他の実施例では、その信号は非順次の順番（例えば、列３、列１、列２、等々）に確定される。列が二以上の群で構成される実施例では、信号は各群について順次的もしくは非順次的な順番で確定することができる。例えば、信号は最初に列３を含む第一の群中の列、その後に列４、５、６、及び７を含む第二の群中の列、最後に列１及び２を含む第三の群中の列について確定することができる。いくつかの実施例では、一以上の群の順番は予め決定され、いくつかの実施例では一以上の群の順番は任意であり、別の実施例では所定の順番と任意の順番の組合せでもよい。
【００４３】
ストローブが重複期間（例えば、行アドレス指定期間）にその行について所望の干渉変調器を作動する行に印加されるように少なくとも各群について群アドレス指定期間は重なり合っている。各群アドレス指定期間の相対的な開始は列アドレス指定期間のある時間に必要とされる電流の量に作用するように構成することができる。
【００４４】
図１０Ａ及び１０Ｂはディスプレイ・デバイス２０４０の実施例を例示するシステム・ブロック図である。ディスプレイ・デバイス２０４０は、例えば、セルラーもしくは携帯電話であってもよい。しかしながら、ディスプレイ・デバイス２０４０の同じ構成部品またはそのわずかな変形はまたテレビ及びポータブル・メディア・プレーヤといった様々な型式のディスプレイ・デバイスの例示である。
【００４５】
ディスプレイ・デバイス２０４０は筐体（housing）２０４１、ディスプレイ２０３０、アンテナ２０４３、スピーカー２０４５、入力デバイス２０４８、及びマイクロホン２０４６を含む。筐体２０４１は注入成形及び真空成形を含め、当業者に周知の様々な製造工程から一般に形成される。さらに、筐体２０４１はプラスチック、金属、ガラス、ゴム、及びセラミックス、またはその組合せを含む材料から作られるが、それに限るものではない。一つの実施例では、筐体２０４１は異なる色、または異なるロゴ、絵、または記号を含む他の移動可能な部分と置換えできる移動可能な部分（示されない）を含む。
【００４６】
ここに示されたように、典型的なディスプレイ・デバイス２０４０のディスプレイ２０３０は双安定ディスプレイを含めて、様々なディスプレイのいずれでもよい。他の実施例では、当業者に周知のように、ディスプレイ２０３０はプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ型ＬＣＤ、または上述のＴＦＴ型ＬＣＤといった平面パネル・ディスプレイ、ＣＲＴまたは他の電子管デバイスのような非平面パネル・ディスプレイを含む。しかしながら、本実施例を述べるために、ここに述べられたように、ディスプレイ２０３０は干渉変調ディスプレイを含む。
【００４７】
典型的なディスプレイ・デバイス２０４０の一つの実施例の構成部品は図１０Ｂに概略的に例示される。例示の典型的なディスプレイ・デバイス２０４０は筐体２０４１を含み、その中に少なくとも部分的に包装された追加の部品を含むことができる。例えば、一つの実施例では、典型的なディスプレイ・デバイス２０４０はトランシーバ２０４７に接続されたアンテナ２０４３を含む網インタフェース２０２７を含む。トランシーバ２０４７はプロセッサ２０２１に接続され、それは調整ハードウェア２０５２に接続されている。調整ハードウェア２０５２は信号を調整する（例えば、フィルタする）ように構成される。調整ハードウェア２０５２はスピーカー２０４５及びマイクロホン２０４６に接続されている。プロセッサ２０２１はまた入力デバイス２０４８及び駆動制御器２０２９に接続されている。駆動制御器２０２９はフレーム・バッファ２０２８及びアレイ駆動回路２０２２に接続され、それはディスプレイ・アレイ２０３０と順に接続される。電源２０５０は特定の典型的ディスプレイ・デバイス２０４０設計によって必要とされる全ての構成部品に電力を供給する。
【００４８】
網インタフェース２０２７は典型的なディスプレイ・デバイス２０４０が網上で一以上のデバイスと通信することができるようにアンテナ２０４３及びトランシーバ２０４７を含む。一つの実施例では、網インタフェース２０２７はまたプロセッサ２０２１の要求を軽減するためにいくつかの処理能力を有する。アンテナ２０４３は信号を送信及び受信する当業者に既知のいずれかのアンテナである。一つの実施例では、アンテナはＩＥＥＥ８０２．１１（ａ）、（ｂ）、または（ｇ）を含む、ＩＥＥＥ８０２．１１規格に従ってＲＦ信号を送信し、且つ受信する。別の実施例では、アンテナはＢＬＵＥＴＯＯＴＨ規格に従ってＲＦ信号を送信し、且つ受信する。セルラー電話の場合には、アンテナは無線携帯電話網内で通信するために使用されるＣＤＭＡ、ＧＳＭ、ＡＭＰＳ或いは他の既知の信号を受信するように設計されている。信号がプロセッサ２０２１によって受取られ、さらに処理されるように、トランシーバ２０２７はアンテナ２０４３から受信された信号を前処理する。信号が典型的なディスプレイ・デバイス２０４０からアンテナ２０４３を経由して送信されるように、トランシーバ２０４７はまたプロセッサ２０２１から受取った信号を処理する。
【００４９】
代替実施例では、トランシーバ２０４７は受信器と置換えることができる。さらに別の代替実施例では、網インタフェース２０２７は画像ソース（image source）と置換えることができ 、それはプロセッサ２０２１に送られる画像データを記憶し、且つ生成することができる。例えば、画像ソースは画像データを含むディジタル・ビデオ・ディスク（ＤＶＤ）、またはハード・ディスク・ドライブ、もしくは画像データを生成するソフトウェア・モジュールである。
【００５０】
プロセッサ２０２１は一般に典型的なディスプレイ・デバイス２０４０の全体の動作を制御する。プロセッサ２０２１は網インタフェース２０２７または画像ソースからの圧縮画像データといったデータを受取り、生画像データに、もしくは生画像データに容易に処理されるフォーマットにデータを処理する。そして、プロセッサ２０２１は処理されたデータを駆動制御回路２０２９もしくは記憶のためのフレーム・バッファ２０２８に送る。生データは一般的に画像内の各場所の画像特性を特定する情報を云う。例えば、そのような画像特性は色、飽和度、及びグレイ・スケール・レベルを含む。
【００５１】
一つの実施例では、プロセッサ２０２１は典型的なディスプレイ・デバイス２０４０の動作を制御するマイクロコントローラ、ＣＰＵ、または論理ユニットを含む。調整ハードウェア２０５２は一般的に信号をスピーカー２０４５に伝送し、且つマイクロホン２０４６から信号を受取る増幅器及びフィルタを含む。調整ハードウェア２０５２は典型的なディスプレイ・デバイス２０４０内の個別構成部品であり、プロセッサ２０２１または他の構成部品の中に組込まれる。
【００５２】
駆動制御器２０２９はプロセッサ２０２１によって生成された生画像データをプロセッサ２０２１から、或いはフレーム・バッファ２０２８から直接受取り、アレイ駆動回路２０２２へ高速伝送のために生画像データを適切に再フォーマットする。特に、駆動制御器２０２９はディスプレイ・アレイ２０３０全体を走査するのに適した時間順序を持つようにラスター類似フォーマットを持つデータ・フローに再フォーマットする。そして、駆動制御器２０２９はフォーマットされた情報をアレイ駆動回路２０２２に送る。駆動制御器２０２９は、ＬＣＤ制御器のように、単体の集積回路（ＩＣ）としてのシステム・プロセッサ２０２１と大抵は関連しているが、そのような制御器は多くの方法で実施される。それらはハードウェアとしてプロセッサ２０２１に埋込まれるか、ソフトウェアとしてプロセッサ２０２１に埋込まれるか、もしくはアレイ駆動回路２０２２を持つハードウェアに完全に統合（集積）される。
【００５３】
一般的に、アレイ駆動回路２０２２は駆動制御器２０２９からフォーマット情報を受取り、ディスプレイｘ‐ｙ行列のピクセルから来るビデオ・データを数百、時には数千のリード線に毎秒多数回印加される並列集合の波形に再フォーマットする。
一つの実施例では、駆動制御器２０２９、アレイ駆動回路２０２２、及びディスプレイ・アレイ２０３０はここに述べられたディスプレイのいずれの型式にも適している。例えば、一つの実施例では、駆動制御器２０２９は従来のディスプレイ制御器または双安定ディスプレイ制御器（例えば干渉変調器制御器）である。別の実施例では、アレイ駆動回路２０２２は従来の駆動回路または双安定ディスプレイ駆動回路（例えば干渉変調器駆動回路）である。一つの実施例では、駆動制御器２０２９はアレイ駆動回路２０２２と集積化される。そのような実施例は携帯電話、腕時計、及び他の小面積ディスプレイといった高集積化システムでは一般的である。さらに別の実施例では、ディスプレイ・アレイ２０３０は典型的なディスプレイ・アレイまたは双安定ディスプレイ・アレイ（例えば、干渉変調器のアレイを含むディスプレイ）である。
【００５４】
入力デバイス２０４８はユーザーが典型的なディスプレイ・デバイス２０４０の動作を制御することを可能にする。一つの実施例では、入力デバイス２０４８はＱＷＥＲＴＹキーボードまたは電話器キーパッドといったキーパッド、ボタン、スイッチ、タッチ・スクリーン、感圧または感熱膜を含む。一つの実施例では、マイクロホン２０４６は典型的なディスプレイ・デバイス２０４０の入力デバイスである。マイクロホン２０４６がデータをデバイスに入力するために使用されるとき、音声命令がユーザーによって典型的なディスプレイ・デバイス２０４０の動作を制御するために提供される。
【００５５】
電源２０５０は当業者に周知の様々なエネルギー蓄積デバイスを含む。例えば、 一つの実施例では、電源２０５０はニッケル・カドミウム電池またはリチウム・イオン電池のような充電式電池である。別の実施例では、電源２０５０は再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池、及び太陽電池塗料を含む太陽電池である。別の実施例では、電源２０５０は壁出口から電力を得るように構成される。
【００５６】
いくつかの実施では、制御プログラム機能は、上述のように、電子ディスプレイ・システムにおけるいくつの場所に位置する駆動制御器中に在駐する。いくつかの場合には、制御プログラム機能はアレイ駆動回路２０２２中に在駐する。当業者は上述の最適化がいくつかのハードウェア及び／またはソフトウェア構成要素及び様々な構成において実施されることを認識するであろう。
【００５７】
前述の詳細な説明は様々な実施例に適用された発明の新規な特徴を示し、述べ、且つ指摘してきたが、例示されたデバイスの形態及び内容における様々な省略、代用、及び変更が本発明の精神から逸脱することなく当業者によってなされることは理解されるであろう。本発明の範囲は前述の説明だけでなく付随の請求項によって示される。請求項の均等性の意味及び範囲の中に来る全ての変更はそれらの範囲内に包含されるべきである。
【図面の簡単な説明】
【００５８】
【図１】第一の干渉変調器の可動反射層は解放された位置にあり、第二の干渉変調器の可動反射層は作動する位置にある干渉変調ディスプレイの実施例の一部を図示する等角図である。
【図２】３×３干渉変調ディスプレイを組込んだ電子デバイスの一実施例を例示するシステム・ブロック図である。
【図３】図１の干渉変調器の典型的な一実施例に関する可動鏡位置対印加電圧の図である。
【図４】干渉変調ディスプレイを駆動するために使用される一組の行及び列電圧の実例である。
【図５Ａ】ディスプレイ・データのフレームを図２の３×３干渉変調ディスプレイに書込むために使用される典型的なタイミング図を例示する。
【図５Ｂ】ディスプレイ・データのフレームを図２の３×３干渉変調ディスプレイに書込むために使用される典型的なタイミング図を例示する。
【図６Ａ】図１のデバイスの断面図である。
【図６Ｂ】干渉変調器の代替実施例の断面図である。
【図６Ｃ】干渉変調器の別の代替実施例の断面図である。
【図７】電圧の急な変化の間の列ライン上の一般的な電流の典型的な例示である。
【図８】干渉変調ディスプレイのように、行駆動回路において列作動をずらす回路を組込む双安定ディスプレイ・デバイスの一実施例の部分的な概要図である。
【図９】信号を確定するためのずらし手法を使用して３×３干渉変調ディスプレイに書込むために使用される行及び列信号に関する典型的なタイミング図を例示する。
【図１０Ａ】複数の干渉変調器を含む映像ディスプレイ・デバイスの実施例を例示するシステム・ブロック図である。
【図１０Ｂ】複数の干渉変調器を含む映像ディスプレイ・デバイスの実施例を例示するシステム・ブロック図である。
【符号の説明】
【００５９】
１２ａ、１２ｂ・・・干渉変調器  １６ａ、１６ｂ・・・固定層  １４ａ、１４ｂ・・・可動層  ２０４０・・・映像ディスプレイ・デバイス
【図１】
2006065318.tif 000003
【図２】
2006065318.tif 000004
【図３】
2006065318.tif 000005
【図４】
2006065318.tif 000006
【図５Ａ】
2006065318.tif 000007
【図５Ｂ】
2006065318.tif 000008
【図６Ａ】
2006065318.tif 000009
【図６Ｂ】
2006065318.tif 000010
【図６Ｃ】
2006065318.tif 000011
【図７】
2006065318.tif 000012
【図８】
2006065318.tif 000013
【図９】
2006065318.tif 000014
【図１０Ａ】
2006065318.tif 000015
【図１０Ｂ】
2006065318.tif 000016
【手続補正書】
【提出日】平成17年12月8日(2005.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図４及び５Bは図２の３×３アレイに関するディスプレイ・フレームを造る一つの可能な作動プロトコルを例示する。図４は図３のヒステリシス曲線を示すピクセルについて使用される列及び行電圧レベルの可能な組を例示する。図４の実施例において、ピクセルを作動させることは適切な列を−Ｖｂｉａｓに、且つ適切な行を＋ΔＶに設定することであり、それは−５ボルト及び＋５ボルトにそれぞれ対応する。ピクセルを解放することは適切な列を＋Ｖｂｉａｓに、且つ適切な行を＋ΔＶに設定し、ピクセルに亘って０ボルトの電位差を造ることによって達成される。行電圧が０ボルトに保持されているそれらの行では、列が＋Ｖｂｉａｓまたは−Ｖｂｉａｓにあるかどうかに関係なく、それらのピクセルはそれらが元々あったどんな状態においても安定している。
【外国語明細書】
2006065318000001.pdf