(57)【要約】     【課題】  複数のパルスモータの制御時間の短縮を図れるパルスモータ駆動装置を提供する。    【解決手段】  このパルスモータ駆動装置は、２つのパルスモータＭ１,Ｍ２を駆動する１つのパルスモータ駆動回路１と、パルスモータＭ１,Ｍ２毎に停止時の励磁パターンを保持する不揮発性メモリ３と、不揮発性メモリ３のデータを読み出して、パルスモータ励磁パターン信号ＯＵＴ１〜ＯＵＴ４、セレクト信号Ｓ０,Ｓ１を生成してパルスモータ駆動回路１に出力するＣＰＵ２と、セレクト信号Ｓ０,Ｓ１によってパルスモータＭ１,Ｍ２の少なくとも一方を選択するスイッチ部１３ａ〜１３ｄ,１４ａ〜１４ｄを有する。スイッチ部で選択された１つ以上のパルスモータを同時に駆動できる。【選択図】  図２
2006074927.tif 000002
【特許請求の範囲】
【請求項１】
複数のパルスモータを駆動する駆動電流を出力する１つのパルスモータ駆動回路と、
上記パルスモータ駆動回路が出力する駆動電流が入力されると共に上記複数のパルスモータのうちの少なくとも１つのパルスモータを選択して、この選択したパルスモータに上記駆動電流を導くスイッチ部と、
上記複数のパルスモータの励磁パターンを制御するための制御データを保持する不揮発性メモリと、
上記不揮発性メモリから上記制御データを読み出すと共に上記制御データに基づいて制御信号を生成し、この制御信号を上記パルスモータ駆動回路と上記スイッチ部に出力して上記パルスモータ駆動回路と上記スイッチ部を制御する制御部を備えたことを特徴とするパルスモータ駆動装置。
【請求項２】
請求項１に記載のパルスモータ駆動装置において、
上記制御部は、
上記パルスモータを起動するときに上記不揮発性メモリが保持する上記パルスモータの制御データを初期値として読み出すとともに、上記パルスモータが停止したときに上記パルスモータの励磁パターンを表す制御データを上記不揮発性メモリに保存することを特徴とするパルスモータ装置。
【請求項３】
請求項１に記載のパルスモータ駆動装置において、
上記制御部は、
上記複数のパルスモータのうちの駆動対象であるパルスモータに対応する励磁パターンを表すデータを含む制御データを上記不揮発性メモリから読み出して、上記制御データに基づいて生成した上記制御信号に含まれる励磁パターン信号を上記パルスモータ駆動回路へ出力してから、上記制御信号に含まれるスイッチ制御信号を上記スイッチ回路へ出力し、
上記パルスモータ駆動回路は、
上記励磁パターン信号に基づいて上記駆動電流を上記スイッチ部に出力し、
上記スイッチ部は、
上記スイッチ制御信号に基づいて上記複数のパルスモータのうちの少なくとも１つのパルスモータを選択し、この選択したパルスモータに上記駆動電流を導くことを特徴とするパルスモータ駆動装置。
【請求項４】
請求項１に記載のパルスモータ駆動装置において、
上記制御部が上記不揮発性メモリから読み出した制御データが、駆動する複数のパルスモータの回転方向が同じであることを表している場合に、
上記制御部は上記駆動する各パルスモータの励磁パターンを比較し、励磁パターンが同じである複数のパルスモータに対して同時に駆動電流を供給するように、上記パルスモータ駆動回路と上記スイッチ部を制御することを特徴とするパルスモータ駆動装置。
【請求項５】
請求項１に記載のパルスモータ駆動装置において、
上記制御部が上記不揮発性メモリから読み出した制御データが、駆動する複数のパルスモータの回転方向が同じであることを表している場合に、
上記制御部は、上記制御データに基づく制御信号を上記パルスモータ駆動回路と上記スイッチ部に出力して、上記駆動する複数のパルスモータのうちの上記制御データによる回転すべき回転量が最も多いパルスモータから上記制御データによる回転すべき回転量が最も少ないパルスモータへ向かって順に選択して、この選択した順に上記パルスモータに上記パルスモータ駆動回路からの駆動電流を導くように、上記パルスモータ駆動回路と上記スイッチ部を制御することを特徴とするパルスモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パルスモータ駆動装置に関し、一例として、携帯電話におけるカメラレンズの移動など、限られた空間内での精密な駆動が求められるパルスモータ駆動装置に関する。
【背景技術】
【０００２】
１つのパルスモータ駆動回路で２つのパルスモータを駆動する従来の技術として、特開２００３−２０４６９７号公報(特許文献１)に開示されている技術を図８を参照して説明する。図８では、２つのパルスモータ１０４,１０５がスイッチ１０３を介して、＋２４Ｖ電源１０６に接続されている。この２つのパルスモータ１０４,１０５は、上記スイッチ１０３とパルスモータ駆動回路１０２との間に並列に接続されている。このパルスモータ駆動回路１０２が出力する駆動電流は、スイッチ１０３によって選択されたパルスモータ１０４,１０５のうちのいずれか一方に流れるように、駆動制御される。また、上記パルスモータ駆動回路１０２はＣＰＵ(中央演算処理装置)１０１からの制御信号によって制御されている。
【０００３】
ところで、上記従来技術では、上記２つのパルスモータ１０４,１０５を駆動する駆動回路１０２は、スイッチ１０３によって選択されたパルスモータ１０４または１０５を駆動した後、他方のパルスモータ１０５または１０４を駆動する順次駆動方法に限定されていた。そのため、２つのパルスモータの回転方向が同じ場合であっても、１つのパルスモータ毎に順次駆動することになるので、長い制御時間が必要であった。
【０００４】
また、上記２つのパルスモータ１０４,１０５の制御においては、コイル電極のＡ相、ＸＡ相、Ｂ相、ＸＢ相に所定の励磁パターンを与える必要がある。
【０００５】
ところが、上記従来技術では、パルスモータ毎に励磁パターンを管理していないので、駆動するパルスモータを切り替えた場合、あるいは電源再投入などにより初期化された場合などでは、パルスモータの停止位置と励磁パターンとの間にズレが発生しパルスモータの制御不良が発生していた。
【特許文献１】特開２００３−２０４６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、この発明の課題は、複数のパルスモータの駆動時間の短縮を図れるパルスモータ駆動装置を提供することにある。また、この発明のもう１つの課題は、複数のパルスモータについて制御不良の発生を防止できるパルスモータ駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、この発明のパルスモータ駆動装置は、複数のパルスモータを駆動する駆動電流を出力する１つのパルスモータ駆動回路と、
上記パルスモータ駆動回路が出力する駆動電流が入力されると共に上記複数のパルスモータのうちの少なくとも１つのパルスモータを選択して、この選択したパルスモータに上記駆動電流を導くスイッチ部と、
上記複数のパルスモータの励磁パターンを制御するための制御データを保持する不揮発性メモリと、
上記不揮発性メモリから上記制御データを読み出すと共に上記制御データに基づいて制御信号を生成し、この制御信号を上記パルスモータ駆動回路と上記スイッチ部に出力して上記パルスモータ駆動回路と上記スイッチ部を制御する制御部を備えたことを特徴としている。
【０００８】
この発明のパルスモータ駆動装置によれば、複数のパルスモータのうちの、スイッチ部で選択された１つ以上のパルスモータを同時に駆動できるので、駆動時間の短縮を図れる。また、励磁パターンを制御するための制御データを不揮発性メモリに保持し、更新することによって、回転再開時の不安定な挙動を無くすことが可能となり、精密な制御を実現可能となる。
【０００９】
また、一実施形態のパルスモータ駆動装置では、上記制御部は、
上記パルスモータを起動するときに上記不揮発性メモリが保持する上記パルスモータの制御データを初期値として読み出すとともに、上記パルスモータが停止したときに上記パルスモータの励磁パターンを表す制御データを上記不揮発性メモリに保存する。
【００１０】
この実施形態では、上記励磁パターンを制御するための制御データを不揮発性メモリから読み出して、上記パルスモータのための制御データの初期値とする。一方、上記パルスモータが停止したときに上記パルスモータの励磁パターンを表す制御データを上記不揮発性メモリに保存する。
【００１１】
このように、上記制御データを上記不揮発性メモリに記憶することによって、パルスモータ毎に励磁パターンを管理することができ、不意の給電不足が発生してもパルスモータの制御を確実に正しく復帰できる。
【００１２】
また、一実施形態のパルスモータ駆動装置では、上記制御部は、
上記複数のパルスモータのうちの駆動対象であるパルスモータに対応する励磁パターンを表すデータを含む制御データを上記不揮発性メモリから読み出して、上記制御データに基づいて生成した上記制御信号に含まれる励磁パターン信号を上記パルスモータ駆動回路へ出力してから、上記制御信号に含まれるスイッチ制御信号を上記スイッチ回路へ出力し、
上記パルスモータ駆動回路は、
上記励磁パターン信号に基づいて上記駆動電流を上記スイッチ部に出力し、
上記スイッチ部は、
上記スイッチ制御信号に基づいて上記複数のパルスモータのうちの少なくとも１つのパルスモータを選択し、この選択したパルスモータに上記駆動電流を導く。
【００１３】
この実施形態のパルスモータ駆動装置では、上記制御部は、上記励磁パターン信号を上記パルス駆動回路へ出力した後、上記スイッチ制御回路にスイッチ制御信号を出力して、駆動対象のパルスモータを選択する。これにより、前回停止時の励磁パターンから確実に回転を開始できるので、さらに精密な制御を実現できる。
【００１４】
また、一実施形態のパルスモータ駆動装置は、上記制御部が上記不揮発性メモリから読み出した制御データが、駆動する複数のパルスモータの回転方向が同じであることを表している場合に、
上記制御部は上記駆動する各パルスモータの励磁パターンを比較し、励磁パターンが同じである複数のパルスモータに対して同時に駆動電流を供給するように、上記パルスモータ駆動回路と上記スイッチ部を制御する。
【００１５】
この実施形態のパルスモータ駆動装置では、駆動する複数のパルスモータの回転方向が同じである場合には、この複数のパルスモータについて、励磁パターンが同じとなる区間については同時に駆動する。これにより、パルスモータの駆動時間を短縮できる。
【００１６】
また、一実施形態のパルスモータ駆動装置は、上記制御部が上記不揮発性メモリから読み出した制御データが、駆動する複数のパルスモータの回転方向が同じであることを表している場合に、
上記制御部は、上記制御データに基づく制御信号を上記パルスモータ駆動回路と上記スイッチ部に出力して、上記駆動する複数のパルスモータのうちの上記制御データによる回転すべき回転量が最も多いパルスモータから上記制御データによる回転すべき回転量が最も少ないパルスモータへ向かって順に選択して、この選択した順に上記パルスモータに上記パルスモータ駆動回路からの駆動電流を導くように、上記パルスモータ駆動回路と上記スイッチ部を制御する。
【００１７】
この実施形態のパルスモータ駆動装置では、駆動する複数のパルスモータの回転方向が同じである場合に、上記複数のパルスモータを回転量の多い順に順次駆動するので、パルスモータの駆動時間を更に短縮できる。
【発明の効果】
【００１８】
この発明のパルスモータ駆動装置によれば、複数のパルスモータのうちの、スイッチ部で選択された１つ以上のパルスモータを同時に駆動できるので、駆動時間の短縮を図れる。また、励磁パターンを制御するための制御データを不揮発性メモリに保持し、更新することによって、回転再開時の不安定な挙動を無くすことが可能となり、精密な制御を実現可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２０】
図１に、この発明のパルスモータ駆動装置の実施形態を示す。この実施形態のパルスモータ駆動装置は、パルスモータ駆動回路１と、制御部としてのＣＰＵ(中央演算処理装置)２と、不揮発性メモリ３とを備え、２つのパルスモータＭ１とＭ２を駆動する。この実施形態のパルスモータ駆動装置では、パルスモータ駆動回路１がスイッチ部を含んでいる。また、この実施形態では、説明を簡略化するため、２つのパルスモータＭ１とＭ２は電気的にほぼ同一特性を有するバイポーラ型のパルスモータであり、１−２相励磁で駆動することとする。
【００２１】
上記ＣＰＵ２は、上記不揮発性メモリ３との間でデータの読み出し及び記録を行うことができる構成になっている。また、上記ＣＰＵ２は、制御データの一部を構成する励磁パターン信号ＯＵＴ１〜ＯＵＴ４を生成して、それぞれ、端子ＯＵＴ１〜ＯＵＴ４から出力する。この端子ＯＵＴ１〜ＯＵＴ４は、それぞれ、パルスモータ駆動回路１の端子ＩＮ１〜ＩＮ４に接続されている。なお、ここでは、便宜上、各端子ＯＵＴ１〜ＯＵＴ４に対応する励磁パターン信号ＯＵＴ１〜ＯＵＴ４を同一の符号で表記した。
【００２２】
また、上記ＣＰＵ２は、スイッチ制御信号としてのセレクト信号Ｓ０、Ｓ１を端子Ｓ０、Ｓ１から出力する。このＣＰＵ２の端子Ｓ０、Ｓ１は、パルスモータ駆動回路１の端子Ｓ０、Ｓ１に接続されている。ここで、便宜上、セレクト信号Ｓ０、Ｓ１に対応する端子を、セレクト信号Ｓ０、Ｓ１と同じ符号Ｓ０、Ｓ１で表記する。
【００２３】
上記励磁パターン信号ＯＵＴ１〜ＯＵＴ４とセレクト信号Ｓ０、Ｓ１とが制御信号をなす。
【００２４】
次に、図３を参照して、上記パルスモータ駆動回路１の構成をより詳細に説明する。
【００２５】
パルスモータ駆動回路１は、制御ロジック回路１０と、Ｈブリッジ回路１１ａ,１１ｂと、スイッチ１３ａ〜１３ｄ、スイッチ１４ａ〜１４ｄを有する。
【００２６】
上記制御ロジック回路１０が有する４つの端子Ｈ１〜Ｈ４は、それぞれ、上記Ｈブリッジ回路１１ａが有する４つのスイッチ素子(例えばバイポーラトランジスタ)に接続されている。この端子Ｈ１〜Ｈ４からは、それぞれ、信号Ｈ１〜Ｈ４が出力され、この信号Ｈ１〜Ｈ４によって、上記各スイッチ素子のオンオフが制御される。また、上記制御ロジック回路１０が有する４つの端子Ｈ５〜Ｈ８は、それぞれ、上記Ｈブリッジ回路１１ｂが有する４つのスイッチ素子に接続されている。この端子Ｈ５〜Ｈ８からは、それぞれ、信号Ｈ５〜Ｈ８が出力され、この信号Ｈ５〜Ｈ８によって、上記４つのスイッチ素子のオンオフが制御される。なお、ここで、上記各端子Ｈ１〜Ｈ８に対応する信号を、便宜上、各端子Ｈ１〜Ｈ８と同一の符号で表記した。
【００２７】
上記Ｈブリッジ回路１１ａの出力端子Ｐ１はスイッチ１３ａおよび１４ａの入力端子に接続され、Ｈブリッジ回路１１ａの出力端子Ｐ２はスイッチ１３ｂおよび１４ｂの入力端子に接続されている。また、Ｈブリッジ回路１１ｂの出力端子Ｑ１はスイッチ１３ｃおよび１４ｃの入力端子に接続され、Ｈブリッジ回路１１ｂの出力端子Ｑ２はスイッチ１３ｄおよび１４ｄの入力端子に接続されている。
【００２８】
上記スイッチ１３ａの出力端子は、Ａ１相端子に接続され、このＡ１相端子はパルスモータＭ１のＡ１相に接続されている。また、スイッチ１３ｂの出力端子は、ＸＡ１相端子に接続され、このＸＡ１相端子はパルスモータＭ１のＸＡ１相に接続されている。また、スイッチ１３ｃの出力端子は、Ｂ１相端子に接続され、このＢ１相端子はパルスモータＭ１のＢ１相に接続されている。同様に、上記スイッチ１４ａ,１４ｂ,１４ｃ,１４ｄの出力端子は、それぞれ、パルスモータＭ２のＡ２相,ＸＡ２相,Ｂ２相,ＸＢ２相に接続されている。
【００２９】
また、上記スイッチ１３ａの出力端子と上記Ａ１相端子との接続線と電源(電圧Ｖcc)との間に、電源に向かって順方向のダイオード１５が接続され、上記接続線とグランドとの間に上記接続線に向かって順方向のダイオード１５が接続されている。同様に、上記スイッチ１３ｂ,１３ｃ,１３ｄの出力端子と上記ＸＡ１相端子,Ｂ１相端子,ＸＢ１相端子との各接続線と上記電源との間に、電源に向かって順方向のダイオード１５が接続されており、上記各接続線とグランドとの間に上記接続線に向かって順方向のダイオード１５が接続されている。同様に、上記スイッチ１４ａ,１４ｂ,１４ｃ,１４ｄの出力端子と上記Ａ２相端子,ＸＡ２相端子,Ｂ２相端子,ＸＢ２相端子との各接続線と上記電源との間に、電源に向かって順方向のダイオード１５が接続されており、上記各接続線とグランドとの間に上記接続線に向かって順方向のダイオード１５が接続されている。
【００３０】
上記ＣＰＵ２の端子ＯＵＴ１〜ＯＵＴ４からの制御信号をなす励磁パターン信号ＯＵＴ１〜ＯＵＴ４は、それぞれ、制御ロジック回路１０の入力端子ＩＮ１〜ＩＮ４に入力される。また、ＣＰＵ２の端子Ｓ０,Ｓ１からのセレクト信号Ｓ１,Ｓ０は、それぞれ、制御ロジック回路１０の端子Ｓ０,Ｓ１に入力される。
【００３１】
ここで、図２を参照して、セレクト信号Ｓ０、Ｓ１について説明する。図２に示す一覧表は、パルスモータ駆動回路１の制御信号の１つであるセレクト信号Ｓ０、Ｓ１に関して、セレクト信号の入力値とパルスモータＭ１,Ｍ２の制御動作との対応を示す。図２の一覧表では、符号Ｍ２の欄に、パルスモータＭ２に接続されたスイッチ１４ａ〜１４ｄのオン(ＯＮ),オフ(ＯＦＦ)状態を示している。また、符号Ｍ１の欄に、パルスモータＭ１に接続されたスイッチ１３ａ〜１３ｄのオン(ＯＮ),オフ(ＯＦＦ)状態を示している。つまり、図２では、「ＯＮ」はパルスモータＭ１またはＭ２がＨブリッジ回路１１ａと１１ｂに接続された状態を表し、「ＯＦＦ」はパルスモータＭ１またはＭ２がＨブリッジ回路１１ａと１１ｂに接続されていない状態を表している。
【００３２】
図２に示すように、セレクト信号Ｓ０がＬレベルのときにスイッチ１３ａ〜１３ｄがすべてオフとなり、パルスモータＭ１がＨブリッジ回路１１ａ,１１ｂと非接続となる。一方、セレクト信号Ｓ０がＨレベルのときにスイッチ１３ａ〜１３ｄがすべてオンとなり、パルスモータＭ１がＨブリッジ回路１１ａ,１１ｂに接続される。同様に、セレクト信号Ｓ１がＬレベルのときにスイッチ１４ａ〜１４ｄがすべてオフとなり、パルスモータＭ２がＨブリッジ回路１１ａ,１１ｂと非接続となる。一方、セレクト信号Ｓ１がＨレベルのときにスイッチ１４ａ〜１４ｄがすべてオンとなり、パルスモータＭ２がＨブリッジ回路１１ａ,１１ｂに接続される。
【００３３】
次に、Ｈブリッジ回路１１ａ,１１ｂの制御について説明する。図３に示すように、ＣＰＵ２が出力する制御信号をなす励磁パターン信号ＯＵＴ１〜ＯＵＴ４は、それぞれ、制御ロジック回路１０の入力端子ＩＮ１〜ＩＮ４に入力される。制御ロジック回路１０では、入力端子ＩＮ１〜ＩＮ４へ入力される上記励磁パターン信号ＯＵＴ１〜ＯＵＴ４に基づいて、Ｈブリッジ回路１１ａ,１１ｂを制御する信号Ｈ１〜Ｈ４,Ｈ５〜Ｈ８を生成する。なお、Ｈブリッジ回路１１ａ、１１ｂはパルスモータをはじめ、各種モータのドライバ回路として一般によく使われているので、詳細な説明は省略する。
【００３４】
Ｈブリッジ回路１１ａの出力端子Ｐ１からの出力電流はスイッチ１３ａを介してパルスモータＭ１のＡ１相へ入力できるとともに、スイッチ１４ａを介してパルスモータＭ２のＡ２相へも入力できる。また、Ｈブリッジ回路１１ａの出力端子Ｐ２からの出力電流は、スイッチ１３ｂを介してパルスモータＭ１のＸＡ１相へ入力できるとともに、スイッチ１４ｂを介して、パルスモータＭ２のＸＡ２相へ入力できる。
【００３５】
同様に、Ｈブリッジ回路１１ｂの出力端子Ｑ１からの出力電流は、スイッチ１３ｃを介してパルスモータＭ１のＢ１相へ入力できるとともに、スイッチ１４ｃを介して、パルスモータＭ２のＢ２相へ入力できる。また、Ｈブリッジ回路１１ｂの出力端子Ｑ２からの出力電流はスイッチ１３ｄを介してパルスモータＭ１のＸＢ１相へ入力できるとともに、スイッチ１４ｄを介してパルスモータＭ２のＸＢ２相へ入力できる。
【００３６】
なお、上記ダイオード１５は各スイッチ１３ａ〜１３ｄ、およびスイッチ１４ａ〜１４ｄをオンまたはオフした際にパルスモータＭ１,Ｍ２のコイルに発生する逆起電力を電源へ導くためのものである。
【００３７】
次に、図４に示す一覧表を参照して、パルスモータ駆動回路１の入力端子ＩＮ１〜ＩＮ４に入力される励磁パターン信号ＯＵＴ１〜ＯＵＴ４とパルスモータＭ１、Ｍ２のＡ相、ＸＡ相、Ｂ相、ＸＢ相に流れる電流との関係を説明する。
【００３８】
図４において、ＩＮ４〜ＩＮ１の各欄には、入力端子ＩＮ１〜ＩＮ４に入力される励磁パターン信号ＯＵＴ１〜ＯＵＴ４の信号レベルがＬレベルであるのかＨレベルであるのかを記載している。
【００３９】
前述したようにこの実施形態によって駆動するパルスモータＭ１、Ｍ２はバイポーラ型である。そのため、各パルスモータＭ１,Ｍ２の駆動電流は、各パルスモータＭ１,Ｍ２のＡ相とＸＡ相の間、および、Ｂ相とＸＢ相の間に流れる。図４において、例えば、Ａ相とＸＡ相が共に、「ＯＦＦ」と表記される場合は、パルスモータ駆動回路１から駆動電流が供給されないことを表す。
【００４０】
また、図４において、例えば、Ａ相に「Ｈ」、ＸＡ相に「Ｌ」と表記される場合には、パルスモータ駆動回路１からの駆動電流はＡ相からＸＡ相へ流れることを表す。したがって、逆に、Ａ相に「Ｌ」、ＸＡ相に「Ｈ」と表記される場合には、パルスモータ駆動回路１からの駆動電流はＸＡ相からＡ相へ流れることを表す。このような各相の駆動電流の組み合わせを励磁パターンと表現する。
【００４１】
また、前述したようにこの実施形態で駆動するパルスモータＭ１、Ｍ２は１−２相励磁駆動することとしており、駆動時の各パルスモータＭ１、Ｍ２の励磁パターンは、図４に示すように、８つのパターンからなっている。つまり、この８つのパターンとは、励磁パターン指標の欄の(1)〜(8)である。また、この励磁パターン指標の欄に示す符号◎はパルスモータに駆動電流が流れていない状態を表し、パルスモータを停止した状態であり、かつ消費電力の少ない状態である。
【００４２】
図４に示すように、パルスモータＭ１、Ｍ２のＡ相、ＸＡ相、Ｂ相、ＸＢ相へ、それぞれ、(1)→(2)→(3)→・・・→(8)→(1)→(2)→・・・と励磁パターンを番号の順に替えて供給すると、パルスモータＭ１、Ｍ２はＣＷ回転(時計回り回転)することとする。
【００４３】
パルスモータＭ１、Ｍ２への励磁パターンは、制御ロジック回路１０の入力端子ＩＮ１〜ＩＮ４に入力される上記励磁パターン信号ＯＵＴ１〜ＯＵＴ４によって制御されており、その励磁パターン信号ＯＵＴ１〜ＯＵＴ４と上記励磁パターンとの対応関係は図４に示す通りである。
【００４４】
制御ロジック回路１０の入力端子ＩＮ１〜ＩＮ４へ入力される励磁パターン信号ＯＵＴ１〜ＯＵＴ４はＣＰＵ２から出力される。以下では、ＣＰＵ２における励磁パターン信号ＯＵＴ１〜ＯＵＴ４の生成方法について説明する。
【００４５】
まず、図５を参照して、各励磁パターン(1)〜(8)を数値として取り扱う方法について説明する。
【００４６】
図５では、図４における各端子ＩＮ１〜ＩＮ４への励磁パターン信号ＯＵＴ１〜ＯＵＴ４による論理情報を２進数に対応付ける方法を示している。例えば、励磁パターン(1)は、（ＩＮ４、ＩＮ３、ＩＮ２、ＩＮ１)＝（Ｈ、Ｌ、Ｌ、Ｌ）＝（１０００）ｂと対応付ける。（１０００）ｂの「ｂ」はｂｉｎａｒｙ(バイナリー)の略であり、２進数表現であることを意味する。また、２進数表現（１０００）ｂは８ビットの１６進数表現では（０８）ｈと表現される。この（０８）ｈの「ｈ」は、ｈｅｘａ・ｄｅｃｉｍａｌ(ヘキサ・デジマル)の略であり１６進数表現であることを意味する。つまり、励磁パターン(1)は８ビットデータ（０８）ｈで表現できることになる。このデータは、図５に示すように、アドレス「Ａ１」に格納される。他の励磁パターンについても同様であり、図５に、励磁パターンと、その励磁パターンに対応する１６進数表現された８ビットデータ、及び格納されるアドレスの一覧を示す。
【００４７】
ＣＰＵ２は、不揮発性メモリ３のアドレスＡ０〜Ａ８に格納されている８ビットデータを読み出すことにより、各励磁パターン指標に対応する励磁パターンを表すデータを入手することができる。
【００４８】
図３に示すように、パルスモータ駆動回路１の入力端子ＩＮ１〜ＩＮ４は、それぞれ、ＣＰＵ２の励磁パターン信号ＯＵＴ１〜ＯＵＴ４が出力される端子ＯＵＴ１〜ＯＵＴ４に接続されている。したがって、ＣＰＵ２は入手した励磁パターンを表すデータを励磁パターン信号ＯＵＴ１〜ＯＵＴ４として出力することにより、パルスモータ駆動回路１を制御して、上記データが表す励磁パターンでパルスモータＭ１,Ｍ２を駆動することが可能となる。
【００４９】
次に、複数のパルスモータＭ１,Ｍ２の励磁パターン制御方法について説明する。図６は、不揮発性メモリ３のアドレス「ＡＭ１」にデータ「５」が格納され、アドレス「ＡＭ２」にデータ「３」が格納されていることを示している。上記アドレス「ＡＭ１」はパルスモータＭ１の前回停止時の励磁パターンに関するデータを格納する領域であり、その領域の内容データである「５」は図４の励磁パターン指標(5)に対応している。すなわち、ＣＰＵ２が不揮発性メモリ３のアドレス「ＡＭ１」にアクセスすると、パルスモータＭ１は励磁パターン指標(5)で表される励磁パターンで停止していることを認識できる。このことは、携帯電話などのように、バッテリーを電源としてパルスモータを駆動する場合などでは、パルスモータが停止している時にパルスモータへの給電を停止して、省電力化を図るために有効である。
【００５０】
したがって、アドレスＡＭ１に格納されている励磁パターン指標に対応する励磁パターンを初期値としてパルスモータＭ１を駆動することにより、回転再開時の不安定な挙動を無くすことが可能となり、精密な制御を実施できる。
【００５１】
また、図６に示すアドレス「ＡＭ２」は、パルスモータＭ２の前回停止時の励磁パターンに関するデータを格納する領域であり、その領域の内容データの使用方法は上述したアドレス「ＡＭ１」と同様である。
【００５２】
また、パルスモータＭ１、Ｍ２をそれぞれ所定パルス数に対応する回転量だけ回転させて停止させた際には、それぞれのパルスモータＭ１、Ｍ２の励磁パターン指標を、不揮発性メモリ３のアドレス「ＡＭ１」、「ＡＭ２」へそれぞれ記録する。その結果、回転再開時の不安定な挙動を無くすことが可能となる。なお、不揮発性メモリ３への記録動作には所定時間が必要となる場合が多いので、パルスモータ停止時に記録することが望ましい。
【００５３】
次に、図７を参照して、ＣＰＵ２により指定されたパルスモータＭ１、Ｍ２が共にＣＷ回転する場合の制御について説明する。図６に示す一例では、パルスモータＭ１は前回停止時の励磁パターン指標(5)で示される励磁パターン位置で停止している。このため、このパルスモータＭ１の回転開始時に、パルスモータＭ１に与える励磁パターンは、励磁パターン指標(6)からになる。
【００５４】
したがって、パルスモータＭ１の回転を再開する際、ＣＰＵ２は、励磁パターンを表すデータを励磁パターン信号ＯＵＴ１〜ＯＵＴ４として出力することで、制御ロジック回路１０は、端子Ｈ１〜Ｈ８から信号Ｈ１〜Ｈ８をＨブリッジ回路１１ａ,１１ｂへ出力し、Ｈブリッジ回路１１ａ,１１ｂの各スイッチ素子のオンとオフを励磁パターン指標(6)に対応する励磁パターンに対応させる。その後、ＣＰＵ２は、セレクト信号Ｓ０をＨレベルにして、制御ロジック回路１０の端子Ｓ０からスイッチ１３ａ〜１３ｄにＨレベル信号を入力し、スイッチ１３ａ〜１３ｄをオン状態にする。
【００５５】
その結果、図７に示すように、時刻ｔ１でパルスモータＭ１は確実に励磁パターン指標(6)の状態で回転を開始することができる。図７において、「Ｍ１の励磁パターン列」として記載した帯状の数字の列における各数字が、パルスモータＭ１の励磁パターン指標を表している。同様に、「Ｍ２の励磁パターン列」として記載した帯状の数字の列における各数字が、パルスモータＭ２の励磁パターン指標を表している。
【００５６】
パルスモータＭ１がＣＷ回転するように制御するためには、ＣＰＵ２は励磁パターン指標(6)→(7)→(8)→(1)→(2)→・・・に対応する励磁パターンを実現するように、８ビットデータを励磁パターン信号ＯＵＴ１〜ＯＵＴ４として出力する(図５参照)。
【００５７】
図７に示すように、時刻ｔ１においては、パルスモータＭ１の励磁パターン指標と、パルスモータＭ２の励磁パターン指標は異なっているので、パルスモータＭ１のみ回転が再開される。パルスモータＭ１が時刻ｔ１で回転を開始した後、時刻ｔ２に達すると、パルスモータＭ１、Ｍ２の励磁パターン指標は共に(4)となり、以後時刻ｔ３までは励磁パターン指標が同じであるので、パルスモータＭ１、Ｍ２を共に駆動することが可能となる。つまり、時刻ｔ２から時刻ｔ３までは、セレクト信号Ｓ０,Ｓ１はともにＨレベルとなり、スイッチ１３ａ〜１３ｄとスイッチ１４ａ〜１４ｄはすべてオン状態となる。これにより、パルスモータＭ１とＭ２を同時に駆動する。また、時刻ｔ３を過ぎてから時刻ｔ４までの間はパルスモータＭ１のみが駆動される。
【００５８】
この時刻ｔ３にて、パルスモータＭ２を停止させる場合には、ＣＰＵ２はセレクト信号Ｓ１をＬレベルとすることにより、パルスモータ駆動回路１とパルスモータＭ２をオフ状態とする。そして、ＣＰＵ２は、このオフ状態の際の励磁パターン指標(2)を不揮発性メモリ３内のアドレス「ＡＭ２」に記録する。時刻ｔ３から時刻ｔ４の間は、パルスモータＭ１のみが駆動される。ＣＰＵ２は、時刻ｔ４にてセレクト信号Ｓ０をＬレベルとすることにより、パルスモータ駆動回路１とパルスモータＭ１をオフ状態とする。ＣＰＵ２は、このオフ状態の際の励磁パターン指標(7)を不揮発性メモリ３内のアドレス「ＡＭ１」に記録する。
【００５９】
このような制御の結果、パルスモータＭ１とＭ２とが同じ励磁パターンにより制御可能な区間については同時に駆動し、パルスモータＭ１、Ｍ２の制御時間を短縮することが可能となる。
【００６０】
また、パルスモータＭ１、Ｍ２を同じ方向に回転制御する場合には、図７に示すように、回転させる回数の多い方から先に回転を開始するように制御すると、駆動時間を最も短時間に制御可能となる。
【００６１】
なお、上記実施形態における上記制御の一例の如く、パルスモータＭ１とＭ２を同じ方向に回転させ、かつ、パルスモータＭ１とＭ２を同じ励磁パターンによって制御する場合には、パルスモータＭ１とＭ２を同時に回転制御できるが、その他の場合には、パルスモータ毎に駆動制御する必要がある。
【００６２】
また、上記実施形態のパルスモータ駆動装置では、パルスモータ駆動回路１がスイッチ部をなすスイッチ１３ａ〜１３ｄとスイッチ１４ａ〜１４ｄを含んでいる構成としたが、スイッチ部はパルスモータ駆動回路１と別個であってもよい。また、上記実施形態では、２つのパルスモータを駆動する場合を説明したが、３つ以上のパルスモータを駆動する場合にも本発明のパルスモータ駆動装置を適用できる。また、上記実施形態で駆動する２つのパルスモータＭ１とＭ２は電気的にほぼ同一特性を有したが異なる電気的特性を有していても良い。また、上記実施形態では駆動するパルスモータをバイポーラ型のパルスモータとしたが、駆動対象のパルスモータとしてはバイポーラ型に限らない。
【図面の簡単な説明】
【００６３】
【図１】この発明のパルスモータ駆動装置の実施形態のブロック図である。
【図２】上記実施形態におけるセレクト信号とスイッチ状態との対応を示す図である。
【図３】上記実施形態のより詳細な構成を示す回路図である。
【図４】制御ロジック回路へ入力する制御信号とパルスモータの励磁パターンとの対応を示す図である。
【図５】不揮発性メモリ内での励磁パターンのデータ表現の一例を表す図である。
【図６】不揮発性メモリ内での励磁パターン指標の保存状態を表す図である。
【図７】パルスモータ回転時の動作を模式的に表す図である。
【図８】従来のパルスモータ駆動装置を示す図である。
【符号の説明】
【００６４】
１  パルスモータ駆動回路
２  ＣＰＵ
３  不揮発性メモリ
Ｍ１、Ｍ２   パルスモータ
１０  制御ロジック回路
１１ａ、１１ｂ  Ｈブリッジ回路
１３ａ〜１３ｄ、１４ａ〜１４ｄ  スイッチ
１５  ダイオード
【図１】
2006074927.tif 000003
【図２】
2006074927.tif 000004
【図３】
2006074927.tif 000005
【図４】
2006074927.tif 000006
【図５】
2006074927.tif 000007
【図６】
2006074927.tif 000008
【図７】
2006074927.tif 000009
【図８】
2006074927.tif 000010