(57)【要約】【課題】出力トランジスタのゲート容量に流入する電流を低減することにより、回路の消費電力を削減する。【解決手段】本発明の出力回路に於ける出力トランジスタは、直列接続された第一導電型のトランジスタ（Ｐ１）と第二導電型のトランジスタ（Ｎ１）を備え、第一導電型のトランジスタのゲート電極に出力端子が接続された第一のバッファ手段（ＢＰ１）と、第二導電型のトランジスタのゲート電極に出力端子が接続された第二のバッファ手段（ＢＮ１）と、第一及び第二のバッファ手段の入力端子に共通に接続された信号入力端子Ｓ１と、を備え、第一のバッファ手段に於ける第一の電源端子は第一のレベルの電位（ＶＣＣ）に設定されると共に、第二の電源端子は第二のバッファ手段の第一の電源端子に接続されて共通ノード（ＶＢ）を形成し、第二のバッファ手段の第二の電源端子は第二のレベル（ＧＮＤ）に設定され、共通ノードの電位を前記第一のレベルと第二のレベルの中間電位に設定する電位設定手段を全ての出力回路に共通に設けて構成される。【選択図】図１
2006108778.tif 000002
【特許請求の範囲】
【請求項１】
第一のレベルと第二のレベルの範囲で振幅が変化する入力信号に応じて、前記第一及び第二のレベルの範囲で変化する電圧を出力する出力回路であって、
前記電圧を出力する出力トランジスタのゲートに印加する制御電圧の振幅を前記第一のレベルと第二のレベルとの間の振幅範囲より小さくなるように制限する手段を設けたことを特徴とする出力回路。
【請求項２】
前記出力回路の前記出力トランジスタは、
直列接続された第一導電型のトランジスタと第二導電型のトランジスタを備え、
前記第一導電型のトランジスタのゲート電極に出力端子が接続された第一のバッファ手段と、
前記第二導電型のトランジスタのゲート電極に出力端子が接続された第二のバッファ手段と、
を備え、
前記第一のバッファ手段に於ける第一の電源端子は前記第一のレベルの電位に設定されると共に、第二の電源端子は前記第二のバッファ手段の第一の電源端子に接続されて共通ノードを形成し、前記第二のバッファ手段の第二の電源端子は前記第二のレベルに設定され、前記共通ノードの電位を前記第一のレベルと第二のレベルの中間電位に設定する電位設定手段を全ての出力回路に共通に設けたことを特徴とする請求項１記載の出力回路。
【請求項３】
前記共通ノードの電位により、前記出力トランジスタから出力される出力信号に要求される立ち上がり特性或いは立ち下がり特性を調整可能としたことを特徴とする請求項２記載の出力回路。
【請求項４】
前記出力回路の前記出力トランジスタは、
直列接続された第一導電型のトランジスタと第二導電型のトランジスタを備え、
前記第一導電型のトランジスタのゲート電極に出力端子が接続された第一のバッファ手段と、
前記第二導電型のトランジスタのゲート電極に出力端子が接続された第二のバッファ手段と、
を備え、
前記第一のバッファ手段に於ける第一の電源端子は前記第一のレベルの電位に設定されると共に、第二の電源端子は前記第一及び第二のレベルの電位の中間レベルである第三のレベルに設定され、前記第二のバッファ手段の第一の電源端子は前記第一及び第二のレベルの電位の中間レベルである第四のレベルに設定され、前記第三のレベルの電位を生成する第一の電位設定手段と前記第四のレベルの電位を生成する第二の電位設定手段とを全ての出力回路に共通に設けたことを特徴とする請求項１記載の出力回路。
【請求項５】
前記第三のレベル及び前記第四のレベルの電位により、前記出力トランジスタから出力される出力信号に要求される立ち上がり特性或いは立ち下がり特性を調整可能としたことを特徴とする請求項４記載の出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路に於ける出力回路、特に、低消費電圧で動作する出力回路に関する。
【背景技術】
【０００２】
一般に、従来の出力回路においては、図３に示すように、出力トランジスタＰ３，Ｎ３のゲートへの入力電圧の振幅は、出力トランジスタの電源電圧の範囲（Ｖｃｃ〜ＧＮＤ）と同一であった。しかしながら、このような出力回路における出力トランジスタのゲート幅は、駆動能力を大きく取る為に、大きく設計するのが通例であり、この場合、出力トランジスタのゲート容量に対する充放電電流が大きくなり、その為に消費電力が無視できない程度になるという欠点が有った。
【０００３】
特許文献１には、このような出力回路に於ける出力トランジスタの消費電力削減対策として、出力トランジスタのゲート電圧を印加する回路の直流レベルをシフトさせるようなレベルシフト回路をゲートと入力信号端子との間に直列に配置している。この構成によりＬ側トランジスタ及びＨ側トランジスタの振幅範囲を従来のほぼ半分とし、低電力化を図っている。
【特許文献１】特開２０００−４９５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この発明の課題は、上述のような出力トランジスタのゲート容量に流入する電流を低減することにより、回路の消費電力を削減する点にある。
【課題を解決するための手段】
【０００５】
この発明の出力回路によれば、出力トランジスタのゲートを駆動する駆動回路の出力電圧振幅を制限する手段を設け、これにより出力トランジスタのゲート容量を充放電する電流を低減するようにしている。
【発明の効果】
【０００６】
この発明によれば、各出力回路に共通に出力トランジスタのゲート電極のレベルシフトを行うレベルシフト手段を設け、これにより出力トランジスタのゲート電極を駆動する回路の出力電圧振幅を制限し、出力トランジスタのゲート容量を充放電する電流を低減しているので、このような出力回路を複数設けた半導体集積回路において、消費電力を低減することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、この発明の実施の形態について図面を用いて詳細に説明する。尚、各図面は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に記述する数値的条件は一例である。
【実施例１】
【０００８】
図１は、この発明による出力回路の実施例１に於ける回路図である。この回路は、出力トランジスタＰ１，Ｎ１とバッファ回路ＢＰ１、ＢＮ１を備えている。
【０００９】
この回路においては、入力信号Ｓ１は、バッファ回路ＢＰ１，ＢＮ１の入力端子に共通に接続され、このバッファ回路の出力は出力トランジスタＰ１，Ｎ１のゲート電極にそれぞれ接続されている。
【００１０】
バッファ回路ＢＰ１の第一の電源端子（＋側の電源端子）はＶＣＣに接続され、第二の電源端子（−側の電源端子）はレベルシフト電位ＶＢに接続されている。また、バッファ回路ＢＮ１の＋側の電源端子は前記レベルシフト電位ＶＢに接続され、−側の電源端子は接地電位（ＧＮＤ）に接続されている。この実施例１においては、ＶＢの電位は例えば、ＶＣＣの１／２に設定される。
【００１１】
図４は、上記レベルシフト電位ＶＢを生成する為の電源回路４０の一例を示した回路図であり、差動部４１と出力部４２とから構成されている。差動部のトランジスタ４４のゲート電極には電源電位ＶＣＣから流入する電流を制限するためのバイアス電位Ｖｂｉａｓが印加され、一方の差動入力トランジスタ４３のゲート電極には基準電位ＶＲＥＦが印加される。ノードＶ１の電位は、ＶＲＥＦの電位と同じになる。
【００１２】
差動部４２の出力トランジスタのソース電極には電源電位ＶＣＣが接続され、ドレイン電極から、出力電圧ＶＢが出力される。この出力ノードと前記ノードＶ１との間には抵抗Ｒ１が接続され、また、ノードＶ１と接地電位との間には抵抗Ｒ２が接続されている。従って、ＶＢ＝（１＋Ｒ１／Ｒ２）＊Ｖ１で示されるような出力電圧ＶＢが得られる。
【００１３】
ＶＣＣ＝３０（Ｖ）、ＶＲＥＦ＝３０／４（Ｖ）とし、Ｒ１＝Ｒ２とすると、ＶＢ＝２Ｖ１＝２＊３０／４＝１５（Ｖ）となり、前記バイアス電位ＶＢとしてＶＣＣの１／２の電位が得られることになる。
【００１４】
図１の回路の動作説明を行う。ＶＣＣ〜ＧＮＤまでの電圧振幅範囲を有する入力信号Ｓ１がバッファ回路ＢＰ１、ＢＮ１の入力端子に共通に入力されると、バッファ回路ＢＰ１は入力信号Ｓ１と極性が反転し、且つその振幅がＶＣＣ〜ＶＢの範囲に制限された電圧をノードＳＰ１に出力する。また、バッファ回路ＢＮ１は、入力信号Ｓ１と極性が反転し、且つその振幅がＶＢ〜ＧＮＤの範囲に制限された電圧をノードＳＮ１に出力する。
【００１５】
この結果、図のｔ１のタイミングでは、出力トランジスタＰ１のゲート電位（すなわち、ノードＳＰ１の電位）はＶＢであるため、この電位がＶＣＣーＶｔｐ１より低い値であれば（Ｖｔｐ１はトランジスタＰ１の閾値電圧である）ＰＭＯＳトランジスタＰ１は導通状態となり、また、出力トランジスタＮ１のゲート電位（すなわち、ノードＳＮ１の電位）はＧＮＤとなるため、ＮＭＯＳトランジスタＮ１は非道通状態となる。このため、時刻ｔ１に於ける出力回路の値はＨレベル（ＶＣＣレベル）となる。
【００１６】
図１のｔ２のタイミングでは、出力トランジスタＰ１のゲート電位がＶＣＣとなるため、Ｐ型トランジスタＰ１は非道通状態、また、出力トランジスタＮ１のゲート電位はＶＢとなるため、この電位がＶｔｎ１より高い電圧であれば（Ｖｔｎ１は、トランジスタＮ１の閾値電圧である）ＮＭＯＳトランジスタＮ１は導通状態となる。この結果、時刻ｔ２に於ける出力回路の値はＬレベル（ＧＮＤレベル）となる。
【００１７】
上述の説明から明らかなように、各出力回路に共通に提供されるレベルシフト電位ＶＢが、
Ｖｔｎ１＜ＶＢ＜ＶＣＣ−Ｖｔｐ１      ・・・（１）
を満足する範囲内にあれば、バッファ回路ＢＰ１及びＢＮ１の出力電圧の振幅範囲を制限した状態であっても、出力トランジスタＰ１、Ｎ１のオン・オフ制御が可能となり、これらのトランジスタのゲート電極への充放電電流を制限した状態での動作が可能となる。
【００１８】
ＶＢ＝ＶＣＣ／２とした場合の出力トランジスタＰ１、Ｎ１のゲート電極の容量を充放電する電流を削減した効果を次に説明する。
【００１９】
図３の従来の回路においては、入力信号Ｓ１の１周期（Δｔ）の間にトランジスタＰ３、Ｎ３のゲート容量を充放電する電流は、
Ｉｇ１＝｛Ｃｐ＊Ｖｃｃ＋Ｃｎ＊ＶＣＣ｝／Δｔ＝（Ｃｐ＋Ｃｎ）＊ＶＣＣ／Δｔ
となり、一方本実施例の出力回路に於ける出力トランジスタＰ１及びＮ１のゲート容量を充放電する電流は、
Ｉｇ２＝｛Ｃｐ＊（ＶＣＣ−ＶＢ）＋Ｃｎ＊ＶＢ｝／Δｔ
＝（Ｃｐ＋Ｃｎ）＊ＶＣＣ／（Δｔ／２）
となる。すなわち、Ｉｇ２＝Ｉｇ１／２とすることが可能である。但し、Ｃｐ及びＣｎは、それぞれ出力ランジスタ（Ｐ１，Ｐ３）及び出力トランジスタ（Ｎ１，Ｎ３）のゲート容量である。
【００２０】
この実施例１においては、出力トランジスタＰ１のゲート容量からの放電電流は、バッファ回路ＳＰ１の出力回路を介してノードＶＢに流入し、出力トランジスタＮ１のゲート容量への充電電流として使用されるため、実際の出力トランジスタのゲート容量への充放電電流は、上記の値より更に低下し、
Ｉｇ２’＝ｍａｘ｛Ｃｐ＊ＶＣＣ／（Δｔ／２）、Ｃｎ＊ＶＣＣ／（Δｔ／２）｝
となる。
【００２１】
また、この実施例１においては、レベルシフト電位ＶＢの値は、前記式（１）の範囲を満足する範囲で可変とすることが出来る。尚、ＶＢＢ＜ＶＣＣ／２と設定すると、出力信号の立ち上がり時間を立ち下がり時間より短くすることが出来、ＶＢＢ＞ＶＣＣ／２と設定すると、立ち上がり時間を立ち下がり時間より長くすることが出来る。
【実施例２】
【００２２】
図２は、この発明の実施例２における出力回路の回路図であり、バッファ回路ＢＰ２の−側の電源端子がレベルシフトノードＶＢ１に接続され、また、バッファ回路ＢＮ２の＋側の電源端子がレベルシフトノードＶＢ２に接続されている点で実施例１と異なっている。
【００２３】
また、この場合の電位ＶＢ１は、出力トランジスタＰ２の閾値電圧をＶｔｐ２として、
ＶＢ１＜ＶＣＣ−Ｖｔｐ２        ・・・（２）
を満足するような電位に設定すればよく、電位ＶＢ２は、出力トランジスタＮ２の閾値電圧をＶｔｎ２として、
ＶＢ２＞Ｖｔｎ２                ・・・（３）
を満足するような電位に設定すればよい。
【００２４】
すなわち、実施例２においては、出力トランジスタＰ２のゲート電極を駆動する電圧範囲と出力トランジスタＮ２を駆動する電圧範囲とを独立に設定することが可能となり、前記式（２）及び式（３）を満足する範囲で、実施例１に於ける電圧振幅より更に小さな電圧振幅とすることが可能となる。
【００２５】
以下、実施例２に於ける出力回路の動作を説明する。
【００２６】
ＶＣＣ〜ＧＮＤまでの電圧振幅範囲を有する入力信号Ｓ１がバッファ回路ＢＰ２、ＢＮ２の入力端子に共通に入力されると、バッファ回路ＢＰ２は入力信号Ｓ１と極性が反転し、且つその振幅がＶＣＣ〜ＶＢ１の範囲に制限された電圧をノードＳＰ２に出力する。また、バッファ回路ＢＮ２は、入力信号Ｓ１と極性が反転し、且つその振幅がＶＢ２〜ＧＮＤの範囲に制限された電圧をノードＳＮ２に出力する。
【００２７】
この結果、図のｔ１のタイミングでは、出力トランジスタＰ２のゲート電位（すなわち、ノードＳＰ２の電位）はＶＢ１であるため、この電位がＶＣＣーＶｔｐ２より低い値であれば（Ｖｔｐ２はトランジスタＰ２の閾値電圧である）ＰＭＯＳトランジスタＰ２は導通状態となり、また、出力トランジスタＮ２のゲート電位（すなわち、ノードＳＮ２の電位）はＧＮＤとなるため、ＮＭＯＳトランジスタＮ２は非道通状態となる。このため、時刻ｔ１に於ける出力回路の値はＨレベル（ＶＣＣレベル）となる。
【００２８】
図２のｔ２のタイミングでは、出力トランジスタＰ２のゲート電位がＶＣＣとなるため、Ｐ型トランジスタＰ２は非道通状態、また、出力トランジスタＮ２のゲート電位はＶＢ２となるため、この電位がＶｔｎ２より高い電圧であれば（Ｖｔｎ２は、トランジスタＮ２の閾値電圧である）ＮＭＯＳトランジスタＮ２は導通状態となる。この結果、時刻ｔ２に於ける出力回路の値はＬレベル（ＧＮＤレベル）となる。
【００２９】
ＶＣＣ＝３０（Ｖ）、ＶＢ１＝２５（Ｖ）、ＶＢ２＝５（Ｖ）とした場合の出力トランジスタＰ２、Ｎ２のゲート電極の容量を充放電する電流を削減した効果を次に説明する。
【００３０】
図３の従来の回路においては、入力信号Ｓ１の１周期（Δｔ）の間にトランジスタＰ３、Ｎ３のゲート容量を充放電する電流は、
Ｉｇ１＝｛Ｃｐ＊Ｖｃｃ＋Ｃｎ＊ＶＣＣ｝／Δｔ＝３０＊（Ｃｐ＋Ｃｎ）／Δｔ
となり、一方本実施例の出力回路に於ける出力トランジスタＰ２及びＮ２のゲート容量を充放電する電流は、
Ｉｇ２＝｛Ｃｐ＊（ＶＣＣ−ＶＢ１）＋Ｃｎ＊ＶＢ２｝／Δｔ
＝５＊（Ｃｐ＋Ｃｎ）／Δｔ
となる。すなわち、Ｉｇ２＝Ｉｇ１／６とすることが可能である。但し、Ｃｐ及びＣｎは、それぞれ出力ランジスタ（Ｐ２，Ｐ３）及び出力トランジスタ（Ｎ２，Ｎ３）のゲート容量である。
【００３１】
また、この実施例２においては、レベルシフト電位ＶＢ１の値は、前記式（２）の範囲を満足する範囲で可変とすることが出来、レベルシフト電位ＶＢ２の値は前記式（３）の範囲を満足する範囲で可変とすることが出来る。これらの電位を制御することにより、出力信号の立ち上がり時間、立ち下がり時間を独立に制御することが可能となる。
【００３２】
尚、この実施例２に於けるレベルシフト電位ＶＢ１及びＶＢ２は、実施例１において説明したように図４に示したような電源回路を、各出力回路に共通にＶＢ１用に１回路、ＶＢ２用に１回路設ければよい。
【００３３】
また、この発明の出力回路は、前記実施例１、２に記載の出力回路に限定されるものではなく、使用電圧が比較的高い回路に適用することにより低消費電力対策を効果的に達成できるものである。
【図面の簡単な説明】
【００３４】
【図１】この発明による出力回路の実施例１に於ける回路図である。
【図２】この発明による出力回路の実施例２に於ける回路図である。
【図３】従来の出力回路の回路図である。
【図４】レベルシフト電位を生成する為の電源回路の一例を示した回路図である。
【符号の説明】
【００３５】
Ｓ１          入力信号
ＢＰ１，Ｂｎ１，ＢＰ２，ＢＮ２  バッファ回路
ＶＢ，ＶＢ１，ＶＢ２      レベルシフト電位
Ｐ１，Ｎ１，Ｐ２，Ｎ２    出力トランジスタ
４０          電源回路
４１          差動部
４２          出力部
【図１】
2006108778.tif 000003
【図２】
2006108778.tif 000004
【図３】
2006108778.tif 000005
【図４】
2006108778.tif 000006