(57)【要約】【課題】内層回路が薄層のセラミック層を介して重なり合う領域にビア導体が接続された構成ではショート不良を発生させる。【解決手段】複数の内層回路１２，１２ａ，１２ｂとそれらを接続する複数のビア導体１４，１４ａとが形成されたセラミック多層基板１７であって、少なくとも２つの内層回路１２ａ，１２ｂが厚さ５０μｍ以下のセラミック層１１ａを介して重なり合う領域があり、この重なり合う領域内でどちらか一方の内層回路１２ａ，１２ｂに接続されたビア導体１４ａが少なくとも１つ存在するとき、前記ビア導体１４ａの直径が重なり合う領域外にあるビア導体１４の直径よりも大きく形成する。【選択図】図１
2006041144.tif 000002
【特許請求の範囲】
【請求項１】
複数の内層回路とそれらを接続する複数のビア導体とが形成されたセラミック多層基板であって、少なくとも２つの内層回路が厚さ５０μｍ以下のセラミック層を介して重なり合う領域があり、この重なり合う領域内でどちらか一方の内層回路に接続されたビア導体が少なくとも１つ存在するとき、前記ビア導体の直径が重なり合う領域外にあるビア導体の直径よりも大きく形成したセラミック多層基板。
【請求項２】
少なくとも一方の内層回路を線幅２００μｍ以下とした請求項１に記載のセラミック多層基板。
【請求項３】
ビア導体との接続部分において容量素子を形成している請求項１に記載のセラミック多層基板。
【請求項４】
重なり合う領域内でどちらか一方の内層回路に接続されたビア導体の直径を１００μｍ以上とした請求項１に記載のセラミック多層基板。
【請求項５】
複数の内層回路とそれらを接続する複数のビア導体とが形成されたセラミック多層基板であって、少なくとも２つの内層回路が厚さ５０μｍ以下のセラミック層を介して重なり合うとともに、この重なり合った領域内で２つのビア導体がそれぞれの内層回路に対向して接続されるとき、少なくとも一方のビア導体の直径を、他方のビア導体よりも大きく形成したセラミック多層基板。
【請求項６】
少なくとも一方の内層回路を線幅２００μｍ以下とした請求項５に記載のセラミック基板。
【請求項７】
直径の小さなビア導体の中心が直径の大きなビア導体の径内にて対向するように配置した請求項５に記載のセラミック多層基板。
【請求項８】
ビア導体との接続部分において容量素子を形成している請求項５に記載のセラミック多層基板。
【請求項９】
一方のビア導体の直径を１００μｍ以上とした請求項５に記載のセラミック多層基板。
【請求項１０】
請求項１に記載のセラミック多層基板を、ベースフィルム上にセラミックグリーンシートを形成する第１の工程と、前記ベースフィルムと前記セラミックグリーンシートとを貫通する貫通孔を空ける第２の工程と、前記貫通孔にビア導体を充填する第３の工程と、前記セラミックグリーンシートの表面に内層回路を形成する第４の工程と、前記セラミックグリーンシートを複数枚積層して積層体を形成する第５の工程と、前記積層体を焼成する第６の工程により製造するセラミック多層基板の製造方法であって、第２の工程において少なくとも２つの内層回路が厚さ５０μｍ以下のセラミック層を介して重なり合うとともに、この重なり合った領域内でどちらか一方の内層回路に接続されたビア導体が少なくとも１つ存在するとき、前記ビア導体の直径を重なり合った領域外にあるビア導体の直径よりも大きく形成するセラミック多層基板の製造方法。
【請求項１１】
第５の工程において、ベースフィルムとセラミックグリーンシートとを加圧して積層した後に分離する請求項１０に記載のセラミック多層基板の製造方法。
【請求項１２】
第６の工程の前に積層体の両主面に前記積層体の焼成温度では焼結しない難焼結性セラミックグリーンシートを積層する工程と、第６の工程の後に前記難焼結性セラミックグリーンシートを剥離する工程とを含む請求項１０に記載のセラミック多層基板の製造方法。
【請求項１３】
請求項５に記載のセラミック多層基板を、ベースフィルム上にセラミックグリーンシートを形成する第１の工程と、前記ベースフィルムと前記セラミックグリーンシートとを共に貫通する貫通孔を空ける第２の工程と、前記貫通孔にビア導体を充填する第３の工程と、前記セラミックグリーンシートの表面に内層回路を形成する第４の工程と、前記セラミックグリーンシートを複数枚積層して積層体を形成する第５の工程と、前記積層体を焼成する第６の工程により製造するセラミック多層基板の製造方法であって、第２の工程において少なくとも２つの内層回路が厚さ５０μｍ以下のセラミック層を介して重なり合うとともに、この重なり合った領域内で２つのビア導体がそれぞれの内層回路に対向して接続されるとき、少なくとも一方のビア導体の直径が他方のビア導体よりも大きく形成するセラミック多層基板の製造方法。
【請求項１４】
第５の工程において、ベースフィルムとセラミックグリーンシートとを加圧して積層した後に分離する請求項１３に記載のセラミック多層基板の製造方法。
【請求項１５】
第６の工程の前に積層体の両主面に前記積層体の焼成温度では焼結しない難焼結性セラミックグリーンシートを積層する工程と、第６の工程の後に前記難焼結性セラミックグリーンシートを剥離する工程とを含む請求項１３に記載のセラミック多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波モジュール、電源モジュールなどの高密度実装モジュールに用いられるセラミック多層基板とその製造方法に関するものである。
【背景技術】
【０００２】
電子機器の高性能化、小型化を実現するために電子部品の小型化、複合化が望まれており、これを実現するために小型のモジュール部品などの開発が進められている。これを実現するための手段の一つとしてセラミック多層基板の表層に各種電子部品を実装した高密度実装モジュール部品が実用化されている。この高密度実装モジュール部品に用いる従来のセラミック多層基板について説明する。
【０００３】
従来、この種のセラミック多層基板は図２０に示されるような構成を有していた。図２０は従来のセラミック多層基板の断面図であり、１００ａ〜１００ｃはガラスセラミックス等からなるセラミック層であり、このセラミック層１００ａ〜１００ｃを挟むように内層回路２００ａ，２００ｂと外部電極３００ａ，３００ｂが配置されており、これらの内層回路２００ａ，２００ｂと外部電極３００ａ，３００ｂを電気的に接続するためのビア導体４００ａ，４００ｂを備えている。
【０００４】
しかし、このようなセラミック多層基板において、内層回路２００ａ，２００ｂが厚みの薄いセラミック層１００ｂを介して重なり合う領域にビア導体４００ｂが接続された構成の場合、焼成前のプレスによる圧縮差や焼成による収縮差が原因で内層回路２００ｂが変形し、内層回路２００ａと接触することによりショート不良を発生するという課題を有していた。
【０００５】
そして、このような問題を回避するために、内層回路２００ａのビア導体４００ｂと重なる領域で内層回路２００ａに開口部を設け、内層回路２００ａと２００ｂが接触するのを避けようとする構成のものが知られている（例えば、特許文献１参照）。
【特許文献１】特開平１１−８７９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、内層回路２００ａが線幅の細い配線パターンの場合には断線する、あるいは迂回させることになり、設計を複雑化させたり、小型化が阻害されるという問題点を有していた。
【０００７】
本発明は、上記従来の課題を解決するもので、内層回路の設計自由度が高く、かつショート不良の発生が少ないセラミック多層基板およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
前記従来の課題を解決するために、本発明は、複数の内層回路とそれらを接続する複数のビア導体とが形成されたセラミック多層基板であって、少なくとも２つの内層回路が厚さ５０μｍ以下のセラミック層を介して重なり合う領域があり、この重なり合う領域内でどちらか一方の内層回路に接続されたビア導体が少なくとも１つ存在するとき、前記ビア導体の直径が重なり合う領域外にあるビア導体の直径よりも大きく形成した構成とするものである。
【発明の効果】
【０００９】
本発明のセラミック多層基板およびその製造方法は、ビア導体によるセラミック層の変形を抑制できることにより、内層回路の設計自由度が高く、かつショート不良の発生が少ないセラミック多層基板およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
以下、実施の形態１におけるセラミック多層基板およびその製造方法について、図面を参照しながら説明する。
【００１１】
図１および図２は本発明の実施の形態１におけるセラミック多層基板の断面図であり、図３〜図６は要部の拡大断面図である。図７〜図１６は図１および図２に示したセラミック多層基板の製造方法を説明するための断面図である。
【００１２】
図１において、本実施の形態１におけるセラミック多層基板はガラスセラミックス材料などからなるセラミック層１１，１１ａの積層体より構成されており、特に焼成後の膜厚で５０μｍ以下のセラミック層１１ａを介して銀または銅電極パターンなどからなる２つの内層回路１２ａ，１２ｂが重なり合っている領域にビア導体１４ａが配置されている場合、成形体のプレス時の収縮や焼成による収縮時に内層回路１２ａ，１２ｂに大きな変形が発生し、２つの内層回路１２ａ，１２ｂが直接ショートしたり、セラミック層１１ａに亀裂が入り、その亀裂を介して２つの内層回路１２ａ，１２ｂがショートするなどの不具合が起きることがある。これは、電極形成に用いられる導体ペーストは導電性を高めるという観点から、金属粉の含有率を非常に高められる工夫がしてあり、乾燥後の導電ペーストの硬度がセラミック層１１ａとなるセラミックグリーンシートの硬度に比較して高くなることによりこの問題が発生する。
【００１３】
しかしながら、焼成後の膜厚で５０μｍ以下のセラミック層１１ａを介して２つの内層回路１２ａ，１２ｂが重なり合っている領域にビア導体１４ａを配置するとき、そのビア導体１４ａの直径を他のビア導体１４の直径よりも大きくすることが効果的であることが分かった。それは、図３にその要部を拡大して示すように、ビア導体１４ａの直径を大きくすることにより、内層回路１２ａ，１２ｂに掛かる積層時の成型圧力による応力が低くなる。その結果として、内層回路１２ａおよび１２ｂに大きな変形が起きにくくなり、ショート不良などを効果的に防ぐことができるためである。
【００１４】
また、図２においてはビア導体１４ｂ，１４ｃが焼成後の膜厚で５０μｍ以下のセラミック層１１ｂを介して２つの内層回路１２ｃ，１２ｄが重なり合っている領域に対向して配置しているところでは、一方のビア導体１４ｂの直径をビア導体１４ｃの直径よりも大きくすることによって内層回路１２ｃ，１２ｄに掛かる積層時の成型圧力による応力が低くなるため、内層回路１２ｃおよび１２ｄに大きな変形が起きにくくなり、ショート不良などを効果的に防ぐことができるためである。これはビア導体１４ｃによって内層回路１２ｄに圧力が加わっても、対向しているビア導体１４ｂが変形をくい止め、内層回路１２ｃ，１２ｄおよびセラミック層１１ｂに大きな変形が起こらないからである。
【００１５】
そして、図４に示すように片方のビア導体１４ｃの中心が他方のビア導体１４ｂの径内に配置するように対向させている。これは、例えば２つのビア導体１４ｂ，１４ｃが近接しているとき、２つのビア導体１４ｂ，１４ｃの間にある内層回路１２ｃ，１２ｄが積層時の変形によりショートしたり、セラミック層１１ｂに大きなせん断応力によって亀裂が入ったりすることによりショートするなどの不具合が起きることがある。
【００１６】
しかしながら、図４に示すような配置とすることにより導体１４ｂ，１４ｃに接続されている内層回路１２ｃ，１２ｄの変形を小さく抑えることができる。これは、積層体のプレス時の収縮や焼成時の収縮により、ビア導体１４ｂ，１４ｃから内層回路１２ｃ，１２ｄやセラミック層１１ｂに圧力が加わるが２つのビア導体１４ｂ，１４ｃに掛かる圧力がつり合い、内層回路１２ｃ，１２ｄやセラミック層１１ｂの変形を最小限に抑えることができるからである。
【００１７】
また、図５に示すようにビア導体１４の直径よりも両方のビア導体１４ｂ，１４ｃを大きくした構成にすることにより、前記の効果はより顕著となる。
【００１８】
また、図６に示すように内層回路１２ｃ，１２ｄに接続されるビア導体１４ｂはすべて同じ直径でなくても良く、内層回路１２ｃ，１２ｄとの接続部分における直径が他のビア導体１４の直径よりも大きければ同様の効果が得られる。
【００１９】
従って、接続部分以外のビア導体１４ｂの直径はセラミック多層基板１７の内層回路１２やビア導体１４のレイアウト、あるいは信頼性などの観点から決定することができる。
【００２０】
また、図１および図２に示したようなセラミック多層基板１７において内層回路１２ａ，１２ｂ，１２ｃ，１２ｄに線状の配線パターンが含まれる場合、前記のような構成にすることにより、配線パターンをビア導体１４ａ，１４ｂ，１４ｃの直下や直上を避けて設計する必要がなくなり、これにより設計の自由度が高くなり、セラミック多層基板１７を小型化することができる。特に、内層回路１２ａ，１２ｂ，１２ｃ，１２ｄに２００μｍ以下の線幅を有する電極パターンを配置するような場合には断線による品質不良を抑制することができる。
【００２１】
次に、セラミック多層基板１７に容量素子が内蔵されている場合について説明する。
【００２２】
図１に示した内層回路１２ａ，１２ｂとこれに挟まれたセラミック層１１ａ、あるいは図２に示した内層回路１２ｃ，１２ｄとこれに挟まれたセラミック層１１ｂが高密度化の観点から容量素子を構成する場合が考えられる。このような構成において、積層時の圧力によりセラミック層１１ａ，１１ｂが変形すると容量素子の容量値が変化したり、変形が大きくなるとショートしたり、亀裂が入ったりすることにより容量素子にダメージを与えることになる。これに対して、本実施の形態１で説明してきたような構成とすることにより、内層回路１２ａ，１２ｂ，１２ｃ，１２ｄの変形を抑制できることから設計値に近い容量値が安定して得られるとともに高信頼性の容量素子をセラミック多層基板１７に内蔵することができる。特に、この効果はセラミック層１１ａ，１１ｂの厚みが２５μｍ以下のときに顕著であり、厚みを薄くすることによって高容量の容量素子を形成することができ、セラミック多層基板１７の上に搭載する多くのコンデンサ部品の機能を内蔵化することができる。
【００２３】
近年では、高密度化の観点からセラミック多層基板１７の内層回路１２やビア導体１４は微細化が進み、直径５０μｍのビア導体１４が使われるようになってきている。
【００２４】
これに対して、本実施の形態１におけるビア導体１４ａ，１４ｂ，１４ｃの直径は１００μｍ以上にすることが好ましい。これによって、安定的に内層回路１２ａ，１２ｂ，１２ｃ，１２ｄやセラミック層１１ａ，１１ｂの変形を軽減することができる。
【００２５】
次に、以上のような構成を有するセラミック多層基板の製造方法を説明する。
【００２６】
第１の工程として、図７に示すように離型性を有するベースフィルム１５の片面に９００℃で焼成可能なガラスセラミック材料からなるセラミックスラリーを塗布してセラミックグリーンシート１６ａを形成し、その後第２の工程として図８に示すようにレーザーあるいはパンチング加工などにより貫通孔２１を空けた後、第３の工程として銀を主成分とする導体ペーストを貫通孔２１に充填してビア導体１４，１４ａを形成する。このとき、ビア導体１４の直径は６０μｍとし、ビア導体１４ａは焼成後に１００μｍとなるように焼成による収縮を考慮して１２０μｍとした。またセラミックグリーンシート１６ａの膜厚は焼成後に５０μｍとなるように収縮を考慮して６０〜６５μｍとした。なお、このセラミックグリーンシート１６ａには９００℃以下で焼結し、銀と同時焼成が可能なガラスセラミックス材料を使用したが、他の誘電体セラミック材料あるいは磁性体セラミック材料でもよい。
【００２７】
次に、第４の工程として図９に示すように銀を主成分とする導体ペーストを用いてスクリーン印刷などによって内層回路１２ａを形成する。
【００２８】
このような方法によって、設計パターンに従って目的のセラミック多層基板１７の積層体２０を構成できるように各層毎のセラミックグリーンシート１６，１６ａを作製する。
【００２９】
次に、第５の工程として図１０に示すように各層毎のベースフィルム１５から剥離したセラミックグリーンシート１６，１６ａを位置合わせをして積層した後加圧して積層圧着することにより積層した。このとき、焼成後に５０μｍ以下となるようなセラミックグリーンシート１６ａは強度的に弱く、シートが延びたり、破れたりすることがあるので、ベースフィルム１５とセラミックグリーンシート１６ａを一緒に転写積層した後、ベースフィルム１５を分離することにより厚みの薄いセラミックグリーンシート１６ａを高精度に積層することができる。
【００３０】
その後、図１１に示すように外部電極１３を銀を主成分とする導体ペーストを用いてスクリーン印刷などによって印刷形成することにより積層体２０を作製した。
【００３１】
なお、ビア導体１４，１４ａ、内層回路１２，１２ａ，１２ｂの充填、印刷および外部電極１３の形成には銀を主成分とする導体ペーストを使用したが、セラミックグリーンシート１６，１７ａの材質や焼成雰囲気によって適当な他の金属を成分とした導体ペーストを使用しても良い。
【００３２】
次に、第６の工程として積層体２０は大気中にて９００℃にて２時間保持の焼成条件にて焼成することによりセラミック多層基板１７を製造することができる。
【００３３】
以上説明してきたような製造方法により、図１に示したビア導体１４，１４ａを有するセラミック多層基板１７を製造することができ、焼成後のビア導体１４ａ近傍の断面構造を確認したがセラミック層１１ａの変形も少なく、内層回路１２ａと内層回路１２ｂとの絶縁抵抗も他のセラミック層１１とほぼ同じ特性を示していた。
【００３４】
次に、図３に示したセラミック多層基板の製造方法について図１２〜図１６を用いて説明する。
【００３５】
まず、第１の工程として図１２に示すように離型性を有するベースフィルム１５の片面に９００℃で焼成可能なガラスセラミック材料からなるセラミックスラリーを塗布してセラミックグリーンシート１６を形成し、その後第２の工程として図１３に示すようにレーザーあるいはパンチング加工などにより貫通孔２１を空けた後、第３の工程として銅を主成分とする導体ペーストを貫通孔２１に充填してビア導体１４ｃを形成する。このセラミックグリーンシート１６には９５０℃以下で焼結し、銅と同時焼成が可能なガラスセラミックス材料を使用したが、他の誘電体セラミック材料あるいは磁性体セラミック材料でもよい。
【００３６】
次に、第４の工程として図１４に示すように銅を主成分とする導体ペーストを用いてスクリーン印刷などによって内層回路１２を形成する。
【００３７】
このような方法によって、設計パターンに従って目的のセラミック多層基板１７の積層体２０を構成できるように各層毎のセラミックグリーンシート１６を作製する。
【００３８】
次に、第５の工程として図１５に示すように各層毎のベースフィルム１５から剥離したセラミックグリーンシート１６を位置合わせをして積層した後加圧して積層圧着することにより積層した。このとき、焼成後に５０μｍ以下となるようなセラミックグリーンシート１６ａは強度的に弱く、シートが伸びたり、破れたりすることがあるので、ベースフィルム１５とセラミックグリーンシート１６ａを一緒に転写積層した後、ベースフィルム１５を分離することにより厚みの薄いセラミックグリーンシート１６ａを高精度に積層することができる。
【００３９】
その後、図１６に示すように外部電極１３を銅を主成分とする導体ペーストを用いてスクリーン印刷などによって印刷形成することにより、積層体２０を作製した。
【００４０】
なお、ビア導体１４，１４ｂ，１４ｃ、内層回路１２，１２ｃ，１２ｄの充填および外部電極１３の形成には銅を主成分とする導体ペーストを使用したが、セラミックグリーンシート１６，１６ａの材質や焼成雰囲気によって適当な他の金属を成分とした導体ペーストを使用しても良い。
【００４１】
次に、第６の工程として積層体２０は窒素雰囲気中にて９００℃、２時間保持の焼成条件にて焼成することにより銅電極よりなるセラミック多層基板１７を製造することができる。このようにして作製したセラミック多層基板１７のビア導体１４ｂ，１４ｃ近傍の断面構造を確認したがセラミック層１１ｂの変形も少なく、内層回路１２ｃと内層回路１２ｄとの絶縁抵抗も他のセラミック層１１ｂとほぼ同じ特性を示していた。
【００４２】
また、図１７に示すように積層体２０の両主面にアルミナからなる難焼結性セラミックグリーンシート１９を積層することにより積層体２２を作製する。この積層体２２を焼成した焼結体を図１８に示す。このとき、アルミナは９００℃前後の温度では殆ど焼結しないために収縮は起こらない。従って積層体２２は平面方向には収縮が困難となり、厚み方向のみに収縮が起こり、厚み方向への収縮率は４０〜５０％となる。
【００４３】
その後、焼成した後に難焼結性セラミックグリーンシート１９の残留物を機械的に除去することにより図１９に示すようなセラミック多層基板２３を得る。このような製造法によってセラミック多層基板２３を製造することにより焼成収縮による寸法変化が厚み方向のみに起こることになり、面内の寸法はほとんど変化しないので面内の電極パターンなどに高精度な寸法を必要とする回路パターンの形成には特に効果的である。
【００４４】
なお、難焼結性セラミックグリーンシート１９としてアルミナを使用したが、マグネシアなど他の材料を使用することもできる。
【００４５】
また、この難焼結性セラミックグリーンシート１９の除去方法としては研磨、ブラッシング、ブラストなどで可能であるが、特に限定されるものではない。
【００４６】
以上説明してきたように、本実施の形態では２つの内層回路１２ａ，１２ｂが厚さ５０μｍ以下のセラミック層１１ａを介して重なり合い、この重なった領域内でどちらか一方の内層回路１２ａ，１２ｂにビア導体１４ａが接続され、内層回路１２ａ，１２ｂとの接続部分におけるビア導体１４ａの直径を他のビア導体１４の直径よりも大きくすることにより、内層回路１２ａ，１２ｂの大きな変形やセラミック層１１ａの亀裂を防ぐことができ、ショート不良を防ぐことができる。またビア導体との接続部分で重なり合う内層回路１２ａ，１２ｂの少なくとも一方を配線パターンとしたことにより、ビア導体１４ａを避けて配線パターンを配置する必要がなくなり、設計自由度を向上させることができる。
【００４７】
また、２つの内層回路１２ｃ，１２ｄが厚さ５０μｍ以下のセラミック層１１ｂを介して重なり合うとともに、この重なり合った領域内で２つのビア導体１４ｂ，１４ｃがそれぞれの内層回路１２ｃ，１２ｄに対向して接続されるとき、一方のビア導体１４ｂまたは１４ｃの直径がビア導体１４よりも大きく形成することにより、内層回路１２ｃ，１２ｄの大きな変形やセラミック層１１ｂの亀裂を防ぐことができ、ショート不良を防ぐことができる。
【００４８】
また、２つの内層回路１２ａ，１２ｂ，１２ｃ，１２ｄは厚さ２５μｍ以下のセラミック層１１ａ，１１ｂを介して重なり合い、ビア導体１４ａ，１４ｂ，１４ｃとの接続部分において、容量素子を形成したことにより、セラミック多層基板１７，２２の上に搭載する高容量のキャパシタを内蔵することができ、セラミック多層基板１７，２２を小型化することができる。また、セラミック層１１ａ，１１ｂにビア導体１４ａ，１４ｂ，１４ｃがくい込むのを軽減することができることから、設計に近い容量値が得られる。
【００４９】
また、ビア導体１４ａ，１４ｂ，１４ｃの内層回路１２ａ，１２ｂ，１２ｃ，１２ｄとの接続部分の直径を１００μｍ以上とすることにより、ビア導体１４ａ，１４ｂ，１４ｃから内層回路１２ａ，１２ｂ，１２ｃ，１２ｄやセラミック層１１ａ，１１ｂにかかる応力が低くなり、セラミック層１１ａ，１１ｂの変形が軽減され、ショート不良を防ぐことができる。
【００５０】
また、積層体２０を焼成する工程の前に、積層体２０の両主面に積層体２０の焼成温度では焼結しない難焼結性セラミックグリーンシート１９を積層する工程と、この積層体２２を焼成する工程の後に、難焼結性セラミックグリーンシート１９の残留物を除去する工程とを含むため、セラミック多層基板２２の変形を防ぐことができ、かつ肉薄のセラミック層１１ａ，１１ｂを比較的容易に安定して製造することができ、歩留まりを向上させることができる。
【産業上の利用可能性】
【００５１】
以上のように、本発明にかかるセラミック多層基板およびその製造方法は、内層回路の設計自由度が高く、より小型化が可能で、かつショート不良の発生が少ないため、これらのことが必要な、半導体、ＳＡＷフィルタ、チップ部品などを搭載するセラミック多層基板等の用途に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１におけるセラミック多層基板の断面図
【図２】同別の例のセラミック多層基板の断面図
【図３】同図１における要部拡大断面図
【図４】同図２における要部拡大断面図
【図５】同図２における別の例の要部拡大断面図
【図６】同図２における別の例の要部拡大断面図
【図７】同図１に示したセラミック多層基板の製造工程を説明するための断面図
【図８】同断面図
【図９】同断面図
【図１０】同断面図
【図１１】同断面図
【図１２】同図２に示したセラミック多層基板の製造工程を説明するための断面図
【図１３】同断面図
【図１４】同断面図
【図１５】同断面図
【図１６】同断面図
【図１７】同他の製造方法を説明するための断面図
【図１８】同断面図
【図１９】同断面図
【図２０】従来のセラミック多層基板の断面図
【符号の説明】
【００５３】
１１，１１ａ，１１ｂ  セラミック層
１２，１２ａ，１２ｂ，１２ｃ，１２ｄ  内層回路
１３  外部電極
１４，１４ａ，１４ｂ，１４ｃ  ビア導体
１５  ベースフィルム
１６  セラミックグリーンシート
１７  セラミック多層基板
１９  難焼結性セラミックグリーンシート
２０  積層体
２１  貫通孔
２２  積層体
２３  セラミック多層基板
【図１】
2006041144.tif 000003
【図２】
2006041144.tif 000004
【図３】
2006041144.tif 000005
【図４】
2006041144.tif 000006
【図５】
2006041144.tif 000007
【図６】
2006041144.tif 000008
【図７】
2006041144.tif 000009
【図８】
2006041144.tif 000010
【図９】
2006041144.tif 000011
【図１０】
2006041144.tif 000012
【図１１】
2006041144.tif 000013
【図１２】
2006041144.tif 000014
【図１３】
2006041144.tif 000015
【図１４】
2006041144.tif 000016
【図１５】
2006041144.tif 000017
【図１６】
2006041144.tif 000018
【図１７】
2006041144.tif 000019
【図１８】
2006041144.tif 000020
【図１９】
2006041144.tif 000021
【図２０】
2006041144.tif 000022