(57)【要約】【課題】  撮像信号とともに測光信号を得るために、従来必要とされている２次光学系、撮像信号処理システムを不要とし、簡素な構成で撮像と測光を両立させることが可能な固体撮像装置及びそれを用いたカメラを提供する。【解決手段】  フォトダイオード２の信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する変換手段を具備する。また、フォトダイオード２の信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する変換手段、画素配列の中の光信号蓄積タイミングが異なるブロック毎に配置され、前記変換手段の出力に基づいて各ブロックの蓄積タイミングに対応した測光信号を蓄積する手段を具備する。【選択図】        図１
2006093973.tif 000002
【特許請求の範囲】
【請求項１】
入射光によって発生した信号電荷を各単位画素のフォトダイオードに蓄積して信号電荷に応じた信号出力を読み出す固体撮像装置において、前記フォトダイオードの信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する変換手段を備えたことを特徴とする固体撮像装置。
【請求項２】
前記変換手段は、光電流が流れる半導体層の電位を一定値に保つことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
入射光によって発生した信号電荷を各単位画素のフォトダイオードに蓄積して信号電荷に応じた信号出力を読み出す固体撮像装置において、前記フォトダイオードの信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する手段と、画素配列の中の光信号蓄積タイミングが異なるブロック毎に配置され、前記変換手段の出力に基づいて各ブロックの蓄積タイミングに対応した測光信号を蓄積する手段とを有することを特徴とする固体撮像装置。
【請求項４】
前記蓄積手段は、蓄積タイミングの異なる画素行毎に配列されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
請求項１〜４のいずれか１項に記載の固体撮像装置と、前記固体撮像装置に被写体の光学像を結像させるレンズと、前記固体撮像装置からの信号を処理する信号処理手段とを有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びそれを用いたカメラ、特に、リアルタイム測光出力機能が付いた固体撮像装置及びカメラに関するものである。
【背景技術】
【０００２】
従来、固体撮像装置としては、そのＳＮ比の良さからＣＣＤが多く使用されている。一方、使い方の簡便さや消費電力の小ささを長所とするいわゆる増幅型固体撮像装置の開発も行われている。
【０００３】
増幅型固体撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのものであり、増幅用トランジスタとしてＳＩＴを使ったＳＩＴ型イメージセンサ（A．Yusa、J．Nishizawa  et al.,  “SIT  image sensor: Design consideration and characteristics,” IEEE trans. Vol. ED-33, pp.735-742, June 1986.）、バイポーラトランジスタを使ったＢＡＳＩＳ(N.Tanaka et al., “A 310K pixel bipolar imager (BASIS),” IEEE Trans. Electron Devices, vol.35, pp. 646-652, may 1990)、制御電極が空乏化するＪＦＥＴを使ったＣＭＤ (中村ほか“ゲート蓄積型MOSフォトトランジスタイメージセンサ”,テレビ学会誌,41,11,pp.1075-1082 Nov．，1987)、MOSトランジスタを使ったCMOSセンサ (S.K.Mendis, S.E.Kemeny and E.R.Fossum, “A 128 ×128 CMOS active image sensor for highly integrated imaging systems,” in IEDM Tech. Dig., 1993, pp. 583-586.) 等がある。
【０００４】
特に、ＣＭＯＳセンサはＣＭＯＳプロセスとのマッチングが良く、周辺ＣＭＯＳ回路をオンチップ化できることから開発に力が注がれている。しかし、これらの増幅型固体撮像装置に共通する欠点は、各画素に備わる増幅用トランジスタの出力オフセットが各画素毎に異なるため、イメージセンサの信号としては固定パターンノイズ（ＦＰＮ）が乗るということである。このＦＰＮを除くため、従来色々な信号読み出し回路が工夫されているが、ここではＣＭＯＳセンサの代表的な例を以下に説明する。
【０００５】
図５は従来例のＣＭＯＳイメージセンサを示す回路図である。同図において、１は単位画素であって簡単のため２×２画素としている。２は光を受け信号電荷を蓄積するためのフォトダイオード、３は信号電荷増幅用のＭＯＳトランジスタ、４はフォトダイオード２に蓄積された信号電荷を３のゲート電極部に転送するための転送用ＭＯＳトランジスタ、５は３のゲート電極電位をリセットするためのリセット用ＭＯＳトランジスタである。
【０００６】
６は電源電位供給線であり、５のリセット用ＭＯＳトランジスタのドレイン電極と３の増幅用MOSトランジスタのドレイン電極は、共通に電源電位供給線６に接続されている。７は出力画素を選択するための選択スイッチ用ＭＯＳトランジスタである。８は画素出力線であり、７の選択スイッチ用ＭＯＳトランジスタがオン状態になると、増幅用ＭＯＳトランジスタ３のソース電極と出力線８とが導通し、選択された画素の信号出力が出力線８に導かれる。
【０００７】
９は画素出力線８に定電流を供給するための定電流供給用ＭＯＳトランジスタであり、選択された画素の選択スイッチ用ＭＯＳトランジスタ７を通して増幅用ＭＯＳトランジスタ３をソースフォロワとして動作させ、ＭＯＳトランジスタ３のゲート電位とある一定の電圧差を持つ電位が出力線８に表れるようにしている。
【０００８】
１０はリセット用ＭＯＳトランジスタ５のゲート電位を制御するためのリセット制御線、１１は転送用ＭＯＳトランジスタ４のゲート電位を制御するための転送制御線、１２は選択用ＭＯＳトランジスタ７のゲート電位を制御するための選択制御線、１３はＭＯＳトランジスタ９が定電流供給源となるような飽和領域動作をするようにＭＯＳトランジスタ９のゲートに一定の電位を供給するための定電位供給線である。
【０００９】
１４は転送制御線１１に転送パルスを供給するためのパルス端子、１５はリセット制御線１０にリセットパルスを供給するためのパルス端子、１６は選択制御線１２に選択パルスを供給するためのパルス端子、１７は行列配置の画素の行を順次選択走査するための垂直走査回路、１８は垂直走査回路の出力線であって１８−１は第１行選択出力線、１８−２は第２行選択出力線である。
【００１０】
１９はリセット制御線１０にパルス端子１５からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２０は転送制御線１１にパルス端子１４からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２１は選択制御線１２にパルス端子１６からのパルスを導くためのスイッチ用ＭＯＳトランジスタであって、１９、２０、２１のＭＯＳトランジスタのゲートは行選択出力線１８に接続され、どの行の画素が駆動されるかは、行選択出力線１８の状態によって決まる。
【００１１】
次に、２２は画素からの出力読み出し回路であり、２３は画素のリセット信号出力を保持するための容量、２４は画素の光信号出力を保持するための容量、２５は画素出力線８と容量２３との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２６は画素出力線８と容量２４との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２７は容量２３に保持されたリセット出力が導かれるノイズ出力線、２８は容量２４に保持された光信号出力が導かれる信号出力線、２９は容量２３とノイズ出力線２７との導通をオンオフするためのスイッチ用ＭＯＳトランジスタである。
【００１２】
３０は容量２４と信号出力線２８との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、３１はノイズ出力線２７の電位をリセットするためのノイズ出力線リセット用ＭＯＳトランジスタ、３２は信号出力線２８の電位をリセットするためのノイズ出力線リセット用ＭＯＳトランジスタ、３３は３１及びび３２のリセット用ＭＯＳトランジスタのソース電極にリセット電位を供給するための電源端子、３４は行列配置の画素の列毎に設けられた容量２３，２４を順儒選択していくための水平走査回路であって、３５−１は第１列を選択する出力線、３５−２は第２列を選択する出力線であり、この水平走査回路の出力線はスイッチ用ＭＯＳトランジスタ２９，３０に接続されている。
【００１３】
また、３６はリセット用ＭＯＳトランジスタ３１，３２のゲートにパルスを印加するためのパルス供給端子、３７，３８は各々スイッチ用ＭＯＳトランジスタ２５，２６のゲートにパルスを印加するためのパルス供給端子、３９はノイズ出力線２７の電位と信号出力線２８の電位との差電圧分を増幅して出力する差動アンプ、４０は差動アンプ３９の出力端子である。
【００１４】
次に、図６のタイミングチャートを用いて図５のセンサの動作について説明する。なお、図５に示すＭＯＳトランジスタはすべてＮ型とし、ゲート電位がハイのレベルでオン状態、ローのレベルでオフ状態になるとする。また、図６におけるタイミングパルスを示す番号は図５におけるパルス入力端子の番号と一致している。更に、図６において端子１４、１５、１６、３６、３７、３８の信号には、φ１４、φ１５、…というようにφを付している。
【００１５】
まず、垂直走査回路１７の動作によって第１行選択出力線１８−１がハイレベルになると、画素行列の第１行の動作が可能となる。パルス端子１６のφ１６がハイレベルとなると、画素の増幅用ＭＯＳトランジスタ３のソースが出力線８を通して定電流源９と接続されることで画素のソースフォロワ出力が出力線８に出力される。最初にφ１５をハイレベルにすることで増幅用ＭＯＳトランジスタのゲート部がリセット用ＭＯＳトランジスタ５によってリセットされ、次に端子３７にハイレベルパルスを印加した時、画素のリセット出力がＭＯＳトランジスタ２５を通して容量２３に蓄積される。
【００１６】
次に、端子１４にハイレベルパルスを印加することでフォトダイオード２に蓄積された信号電荷を転送用ＭＯＳトランジスタ４を通してＭＯＳトランジスタ３のゲートに転送する。引き続き端子３８にハイレベルパルスを印加した時、画素のリセット出力に信号が上乗せされた出力がＭＯＳトランジスタ２６を通して容量２４に蓄積される。
【００１７】
画素のリセット出力は各画素のＭＯＳトランジスタ３のしきい値電圧のばらつきがあるためばらつきを生じる。よって容量２３と容量２４に蓄積された出力の差分がノイズのない純粋な信号となる。水平走査回路３４を動かせば、出力線３５−１、３５−２が順次ハイレベルとなり、各列の容量２３，２４に蓄積された出力はそれぞれＭＯＳトランジスタ２９，３０を通して水平出力線２７，２８に導かれる。出力線３５−１、３５−２のハイレベルパルスが出力される前には端子３６をハイレベルとし、ＭＯＳトランジスタ３１，３２を通して水平出力線２７，２８をリセットしておくことが必要である。
【００１８】
水平出力線２７，２８に導かれた画素リセット出力及び画素リセットレベルに上乗せされた信号出力は差動アンプ３９に入力され、リセットレベル分が差し引かれた、即ち、ノイズのない画素信号が出力端子４０から出力される。このようにＣＭＯＳセンサは高いＳＮ比の信号を出力することができる。
【００１９】
上記従来例のＣＭＯＳ型固体撮像装置及びＣＣＤも含めた一般の固体撮像装置を実際のカメラで使用する場合、画素の信号蓄積時間を決めるための測光信号が必要になる。測光信号を得るシステムとしては、静止画のように１ショット撮像をとるカメラにおいては、撮像装置以外に測光装置を設け、２次光学システムを組むことで光信号の一部を測光装置に導くというのが一般的である。
【００２０】
特開平０５−００３３１０号公報には、撮像装置と測光装置とをワンチップ化するという提案がなされており、これは図７に示すように、ひとつの撮像チップにおいて撮像面と測光面とを２つ設けたものである（特許文献１）。ただ、撮像面と測光面とは別々であるから、２次光学システムが必要なのは従来と同じであり、撮像チップの面積も測光面が増えた分は大きくなる。
【００２１】
また、動画撮像用カメラにおいては、撮像装置の撮像信号自体を測光信号としても用いるというのが一般的である。例えば、特開平０５−０１４８０３号公報には、得られる撮像信号振幅の平均、最大、最小値を所定の信号レベルと比較することにより、電子シャッターによる蓄積時間を決める帰還ループを構成するというシステムが提案されている（特許文献２）。
【特許文献１】特開平０５−００３３１０号公報
【特許文献２】特開平０５−０１４８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上記従来の撮像装置を使ったカメラにおける従来の測光システムは、静止画カメラにおいては測光のための２次光学系が必要であるため、光学系が複雑になるほか、撮像装置に導く光信号量が測光に必要な分だけ削減されるという問題があった。
【００２３】
また、動画カメラにおいては、撮像信号を測光信号としても扱うための信号処理システムが必要となるほか、撮像信号が出力されるのは光信号が撮像面に入射してから画素の蓄積時間と読み出し時間を経過してからであり、リアルタイムの測光信号が得られないため、蛍光灯のフリッカーのように光信号量の変化が速い場合でのフィードバックが難しいという問題があった。
【００２４】
本発明の目的は、撮像と測光とを両立するためのシステムの複雑さを解消し、簡素な測光システムを可能とすることである。
【課題を解決するための手段】
【００２５】
本発明は、上記目的を達成するため、入射光によって発生した信号電荷を各単位画素のフォトダイオードに蓄積して信号電荷に応じた信号出力を読み出す固体撮像装置において、前記フォトダイオードの信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する変換手段を備えたことを特徴とする。
【００２６】
また、本発明は、入射光によって発生した信号電荷を各単位画素のフォトダイオードに蓄積して信号電荷に応じた信号出力を読み出す固体撮像装置において、前記フォトダイオードの信号電荷蓄積電極とは反対側の電極を形成する半導体層に流れる光電流を測光信号に変換する手段と、画素配列の中の光信号蓄積タイミングが異なるブロック毎に配置され、前記変換手段の出力に基づいて各ブロックの蓄積タイミングに対応した測光信号を蓄積する手段とを有することを特徴とする。
【００２７】
本発明においては、ＣＭＯＳ型固体撮像装置のフォトダイオードにおいて、信号電荷が蓄積される電極と対になっているウエル電極に流れる撮像面の全光電流をモニターするための電流検出回路を設け、測光信号としてリアルタイムで出力する。
【００２８】
また、本発明の固体撮像装置を使用した静止画用カメラにおいては２次光学系が不要となり、光学システムが簡素化する上に、撮像装置へ入射する光信号量を増すことが可能となる。更に、本発明の固体撮像装置を使用した動画用カメラにおいては、撮像信号を測光信号として処理するシステムが不要となり、信号処理システムが簡素化する上に、測光信号をリアルタイムで利用することができるので、光量変化が速い撮像条件への対応が従来よりも容易となる。
【発明の効果】
【００２９】
本発明によれば、二次光学系が不要な簡素な光学系、簡素な信号処理システムでリアルタイム測光が可能となる。また、ＣＭＯＳ型センサのような線順次読み出し方式で行毎に蓄積タイミングが異なるような撮像装置において大きな問題である、蛍光灯のフリッカー下の撮影においても、自然な映像を得るためのフリッカー補正をするのに必要な、各行ごとの蓄積タイミングに合った測光信号を得ることができる。
【発明を実施するための最良の形態】
【００３０】
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００３１】
（第１の実施形態）
図１は本発明の第１の実施形態を示すＣＭＯＳイメージセンサの回路図である。なお、図１では図５の従来装置と同一部分には同一符号を付して説明を省略する。
【００３２】
同図において、４１は画素１のフォトダイオード２が形成されているウエル半導体層（フォトダイオードの信号電荷蓄積電極とは反対側の電極を形成する半導体層）と接続する配線である。また、４２は演算増幅器、４３はダイオード、４４はウエル電位供給端子、４５は演算増幅器４２の出力端子である。ウエル接続配線４１は演算増幅器４２のマイナス入力端子に、ウエル電位供給端子４４は演算増幅器４２のプラス入力端子に接続することによりウエル電位供給線４１と仮想接地することで画素のウエル電位を決めている。その他の構成は図５と同様である。
【００３３】
ここで、個々の画素に流れる光電流の合計が出力端子４５に流れるが、出力端子４５の電位は演算増幅器４２のマイナス入力端子電位がウエル電位供給端子４４の電位となるように決められるので、出力端子４５の電位は光電流の合計値を示す指標となる。図１においては光電流がダイオード４３を通るので、測光センサにおいて最も一般的に使用される光電流合計値の対数圧縮された値が、出力電位として端子４５に現れる。
【００３４】
本発明が成り立つための撮像装置の構成条件は、画素１のフォトダイオード２が形成されているウエルの電位が独立に引き出せること、及び光電流を測光信号として変換するための変換回路を構成するトランジスタ（演算増幅器４２を構成するトランジスタ）が形成できることである。上記ウエルはフォトダイオードと信号増幅用トランジスタとの共通ウエルであってもよい。この条件より、増幅型ＣＭＯＳセンサは本発明を適用するのに最も適した撮像装置であるが、上記条件さえ整えば他の型の撮像装置にも本発明を適用することができる。
【００３５】
また、測光信号出力として、光電流の他の変換値を使用しても本発明は成り立つ。例えば、ダイオード４３の代わりに抵抗を使って光電流に比例する電位を出力する方法、或いはダイオード４３の代わりに容量を使って光電流の時間積分値に比例する電位を出力する方法もある。
【００３６】
本発明における測光機能は、測光信号変換回路が動いていれば、撮像部の駆動とは関係なく有効に動作する。よって、静止画用カメラにおいては２次光学系不要の測光が可能となる。また動画用カメラにおいては、撮像信号を測光信号として処理することが不要であるため、簡素な信号処理システムで且つリアルタイム測光が可能となる。
【００３７】
（第２の実施形態）
図２は本発明の第２の実施形態を示すＣＭＯＳイメージセンサの図である。なお、図２では図１と同一部分には同一符号を付して説明を省略する。
【００３８】
同図において、４６は演算増幅器４２の出力線、４７は撮像画素部の各行に対応して配置され、対応する画素行の蓄積タイミングに応じた測光信号量を蓄積するための蓄積容量、４８はダイオード、４９は蓄積容量４７に蓄積された測光信号を読み出すためのスイッチ用ＭＯＳトランジスタ、５０は各画素行の測光信号が読み出される測光信号出力線である。
【００３９】
また、５１は測光信号線５０をリセットするためのＭＯＳトランジスタ、５２は測光信号線５０及び読み出しがなされた蓄積容量４７のリセット電位を供給するための電位供給端子、５３はＭＯＳトランジスタ５１のゲートにパルスを印加するためのパルス供給端子、５４は測光信号線５０に現れる測光信号を増幅して出力するための増幅器、５５は増幅器５４の出力端子である。
【００４０】
次に、図３のタイミングチャートを用いて図２のセンサの動作を説明する。なお、図２に示すＭＯＳトランジスタは図１、図５と同じですべてＮ型とし、ゲート電位がハイのレベルでオン状態、ローのレベルでオフ状態になるとする。図３におけるタイミングパルスを示す番号は図２におけるパルス入力端子の番号と一致している。また、図３において端子１４、１５、１６、３６、３７、３８、５２、５３の信号には、φ１４、φ１５、…というようにφを付している。
【００４１】
図３において端子５２の電圧とパルス５３以外のパルスタイミングは撮像部を駆動するためのパルスであり、図６におけるパルスタイミングと同じである。垂直走査回路１７の動作により、例えば、画素行の第一行選択のために第１行選択出力線１８−１がハイレベルになったとする。その時、第一行に対応するスイッチ用ＭＯＳトランジスタ４９がオン状態となり、第一行に対応した蓄積容量４７から画素第一行の蓄積タイミングに対応した測光信号が出力線５０に読み出され、増幅器５４によって出力線５０の信号が増幅されて、出力端子５５から第一行に対応した測光信号が出力される。
【００４２】
蓄積容量４７のリセット電位と測光信号線５０のリセット電位はレベルが違うので、それぞれのリセット電位に対応して電源端子５２の電位を変える。ＭＯＳトランジスタ５１がオンの期間中で、第１行選択出力線１８−１がハイレベルの間は蓄積容量４７をリセットするために高いレベルのリセット電位が設定され、第１行選択出力線１８−１がローレベルの間は測光信号線５０をリセットするために低いレベルのリセット電位が設定される。測光信号線５０のリセット電位は、蓄積容量４７の測光信号読み出し時に、ダイオード４８の順バイアス電流が流れないようにして、蓄積容量の信号が読み出せるように設定され、蓄積容量４７のリセット電位は、蓄積容量の信号蓄積開始時にダイオード４８に順バイアス電流が流れて測光信号が蓄積されていくように設定される。
【００４３】
なお、測光信号が蓄積容量４７に蓄積されるのは、φ５３がハイレベルとなってＭＯＳトランジスタ５１、４９を通して蓄積容量４７をリセットした後、出力線１８−１がローレベルの期間である。この時、演算増幅器４２の出力からダイオード４８を通して蓄積容量４７に画素列第１行に対応する測光信号が蓄積される。第２行以降も同様である。
【００４４】
また、ダイオード４８と蓄積容量４７等を用いて画素を流れる光電流の蓄積時間積分値の対数圧縮値が蓄積容量４７に電圧信号として蓄積されることは、例えば、本願発明者が先に提案した特開２０００−０７７７０３号公報に記述している。但し、この場合には、ダイオードの代わりにバイポーラトランジスタを使用している。
【００４５】
第二行以下の測光信号蓄積、読み出し動作も第一行と同様である。図２に示すようにＣＭＯＳ型固体撮像装置においては、各行毎に画素の蓄積開始、終了のタイミングが異なるが、各画素の信号読み出し毎に、各画素行の蓄積タイミングに対応した測光信号量が読み出される。
【００４６】
例えば、蛍光灯下においては、蛍光灯によるフリッカーのために明るさが時間的に急速に変動するので、この条件下で従来のＣＭＯＳ型センサのカメラ撮影を行うと、各画素行毎に撮像信号量がフリッカー変動に伴って変化するので、１フィールドの画像が上から下に至るまで明暗の縞がある不自然な映像ができてしまう。しかるに、本発明の第２の実施形態による撮像装置を使ったカメラにおいては、各行毎の測光信号が得られるので、例えば各行の撮像信号のゲインを変えるという信号処理システムを適用することにより明暗の縞出現のような不自然な映像を防止することができる。
【００４７】
図２においては、撮像部における配列画素は行毎に異なる光信号蓄積タイミングを持つが、より一般に、撮像部における配列画素が、異なる光信号蓄積タイミングを持つブロックに分けられる場合には、各ブロックの蓄積タイミングに対応した測光信号を蓄積し、出力する回路を持つ構成とすることができる。
【００４８】
（第３の実施形態）
図４は上述の本発明の固体撮像装置をスチルビデオカメラに使用した場合の一実施形態を示すブロック図である。図４において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像素子１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像素子である。固体撮像素子１０４は上述のような本発明の固体撮像装置に対応する。
【００４９】
１０６は固体撮像素子１０４から出力される画像信号のアナログ−デジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６から出力された画像データに各種の補正を行ったり、データを圧縮する信号処理部、１０８は固体撮像素子１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に各種タイミング信号を出力するタイミング発生部、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部である。
【００５０】
また、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録又は読み出しを行うための記録媒体制御Ｉ／Ｆ（インターフェース）部、１１２は画像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するための外部Ｉ／Ｆ（インターフェース）部である。
【００５１】
次に、本実施形態によるスチルビデオカメラの撮影時における動作について説明する。まず、バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンされ、更に、Ａ／Ｄ変換器１０６等の撮像系回路の電源がオンされる。それから露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像素子１０４から出力信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換された後、信号処理部１０７に入力される。そのデータをもとに露出の演算を全体制御・演算部１０９により行う。
【００５２】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞り１０３を制御する。
【００５３】
次に、固体撮像素子１０４から出力された信号をもとに、高周波成分を取り出し、被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズ１０２を駆動して合焦か否かを判断し、合焦していないと判断した時は再びレンズ１０２を駆動して測距を行う。そして、合焦が確認された後、本露光が始まる。
【００５４】
露光が終了すると、固体撮像素子１０４から出力された画像データはＡ／Ｄ変換器１０６でＡ／Ｄ変換され、信号処理部１０７を通り、全体制御・演算部１０９によりメモリ部１１０に書き込まれる。その後、メモリ部１１０に蓄積されたデータは全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部１１１を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００５５】
このように本発明の固体撮像装置を動画用カメラに用いた場合には、上述のように簡素な信号処理システムでリアルタイムの測光が可能となる。また、本発明の固体撮像装置は静止画用カメラにも使用可能であり、その場合には、上述のように２次光学系不要の測光が可能となる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第２の実施形態を示す回路図である。
【図３】第２の実施形態の動作を示すタイミングチャートである。
【図４】本発明の固体撮像装置を用いたカメラの一実施形態を示すブロック図である。
【図５】従来例のＣＭＯＳイメージセンサを示す回路図である。
【図６】図５のセンサ動作を示すタイミングチャートである。
【図７】撮像装置と測光装置をワンチップ化する場合の半導体チップを示すブロック図である。
【符号の説明】
【００５７】
１  画素
２  フォトダイオード
３  信号電荷増幅用ＭＯＳトランジスタ
４  信号電荷転送用ＭＯＳスイッチ
５  リセット用ＭＯＳスイッチ
６  電源電位供給線
７  選択用ＭＯＳスイッチ
８  画素出力線
９  定電流供給用ＭＯＳトランジスタ
１０  リセット制御線
１１  転送制御線
１２  選択制御線
１３  定電位供給線
１４  パルス端子
１５  パルス端子
１６  パルス端子
１７  垂直走査回路
１８−１  第１行選択出力線
１８−２  第２行選択出力線
１９  スイッチ用ＭＯＳトランジスタ
２０  スイッチ用ＭＯＳトランジスタ
２１  スイッチ用ＭＯＳトランジスタ
２２  出力読み出し回路
２３  蓄積容量
２４  蓄積容量
２５  スイッチ用ＭＯＳトランジスタ
２６  スイッチ用ＭＯＳトランジスタ
２７  ノイズ出力線
２８  信号出力線
２９  スイッチ用ＭＯＳトランジスタ
３０  スイッチ用ＭＯＳトランジスタ
３１  リセット用MOSトランジスタ
３２  リセット用ＭＯＳトランジスタ
３３  電源端子
３４  水平走査回路
３５−１  出力線
３５−２  出力線
３６  パルス供給端子
３７  パルス供給端子
３８  パルス供給端子
３９  差動アンプ
４０  出力端子
４１  ウエル電位配線
４２  演算増幅器
４３  ダイオード
４４  ウエル電位供給端子
４５  出力端子
４６  出力線
４７  蓄積容量
４８  ダイオード
４９  スイッチ用ＭＯＳトランジスタ
５０  測光信号出力線
５１  ＭＯＳトランジスタ
５２  電位供給端子
５３  パルス供給端子
５４  増幅器
５５  出力端子
【図１】
2006093973.tif 000003
【図２】
2006093973.tif 000004
【図３】
2006093973.tif 000005
【図４】
2006093973.tif 000006
【図５】
2006093973.tif 000007
【図６】
2006093973.tif 000008
【図７】
2006093973.tif 000009