(57)【要約】【課題】  電流プログラム方式の電気光学装置において、システムの複雑化を抑制しつつ消費電力を低減することを可能とする。【解決手段】  電気光学装置は、複数の走査線と、複数のデータ線と、複数の画素回路と、駆動回路とを備えている。駆動回路は、データ線上に階調に応じた電流値を有する階調信号が供給されている電流プログラミング状態と、階調信号が供給されていない非プログラミング状態とを切り替えるために、複数のデータ線のそれぞれに対応して設けられたスイッチ部と、スイッチ部の動作を制御するための制御信号をスイッチ部に供給するスイッチ制御部とを有する。スイッチ制御部は、選択画素回路のそれぞれが表現すべき階調を表す階調情報を取得し、取得した複数の階調情報に基づき基準階調を設定し、基準階調の値が大きいほど、１走査期間の内のプログラミング状態が形成される期間が短くなるように制御信号を設定する。【選択図】        図４
2006119232.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、
階調に応じた電流値を有する階調信号を生成し、前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置であって、
前記駆動回路は、
前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替えるために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ部と、
前記選択画素回路のそれぞれが表現すべき階調を表す階調情報を取得し、取得した複数の前記階調情報に基づき基準階調を設定し、前記基準階調に応じた前記スイッチ部の動作を制御するための制御信号を前記スイッチ部に供給するスイッチ制御部と、を有し、
前記スイッチ制御部は、前記基準階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように前記制御信号を設定する、電気光学装置。
【請求項２】
請求項１記載の電気光学装置であって、
前記基準階調は、取得された複数の前記階調情報の表す階調の内、最小の階調である、電気光学装置。
【請求項３】
請求項１記載の電気光学装置であって、
前記基準階調は、取得された複数の前記階調情報の表す階調のヒストグラムにおいて、所定値以上の頻度を有する階調の内、最小の階調である、電気光学装置。
【請求項４】
請求項１記載の電気光学装置であって、
前記基準階調は、取得された複数の前記階調情報の表す階調の累積ヒストグラムにおいて、所定値以上の累積頻度となる点における階調である、電気光学装置。
【請求項５】
請求項１記載の電気光学装置であって、
前記駆動回路は、前記１走査期間の内、前記非プログラミング状態が形成される期間において、前記データ線に所定の電圧を供給するプリチャージを実行する、電気光学装置。
【請求項６】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、
階調に応じた電流値を有する階調信号を生成し、前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置であって、
前記駆動回路は、
前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替えるために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ部と、
前記スイッチ部の動作を制御するための制御信号を前記スイッチ部に供給するために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ制御部と、を有し、
前記スイッチ制御部は、前記選択画素回路の内の前記スイッチ部に対応する前記データ線と接続されている前記画素回路が表現すべき階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように前記制御信号を設定し、
前記駆動回路は、前記１走査期間の内、前記非プログラミング状態が形成される期間において、前記データ線に所定の電圧を供給するプリチャージを実行する、電気光学装置。
【請求項７】
請求項１ないし請求項６のいずれかに記載の電気光学装置であって、
前記複数の画素回路は、電流が流れると自発光する自発光素子を有する、電気光学装置。
【請求項８】
請求項１ないし請求項７のいずれかに記載の電気光学装置を備えた電子機器。
【請求項９】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、階調に応じた電流値を有する階調信号を生成し前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置の駆動方法であって、
（ａ）前記選択画素回路のそれぞれが表現すべき階調を表す階調情報を取得する工程と、
（ｂ）取得した複数の前記階調情報に基づき基準階調を設定する工程と、
（ｃ）前記基準階調に応じて、前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替える工程と、を備え、
前記工程（ｃ）は、前記基準階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように、前記電流プログラミング状態と前記非プログラミング状態とを切り替える工程である、電気光学装置の駆動方法。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、階調に応じた電流値を有する階調信号を生成し前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置の駆動方法であって、
（ａ）前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替える工程と、
（ｂ）前記１走査期間の内、前記非プログラミング状態が形成される期間において、前記データ線に所定の電圧を供給するプリチャージを実行する工程と、を備え、
前記工程（ａ）は、前記選択画素回路の内の前記スイッチ部に対応する前記データ線と接続されている前記画素回路が表現すべき階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように、前記電流プログラミング状態と前記非プログラミング状態とを切り替える工程である、電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、その駆動方法および電子機器に関し、特に、電流プログラム型の電気光学装置において消費電力を低減するための技術に関する。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる自発光型の有機発光ダイオード素子（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ素子、以下「ＯＬＥＤ素子」と呼ぶ）の電気光学的特性を利用した表示装置が注目されている。このような表示装置では、一般に、複数の走査線およびデータ線が配設され、走査線とデータ線との交点に対応してＯＬＥＤ素子を有する画素回路が設けられる。そして、走査線を介して供給される走査信号によって選択された画素回路にデータ線を介して階調信号を供給することにより、階調信号に応じた電流がＯＬＥＤ素子に流れ、ＯＬＥＤ素子の発光の階調が制御される。このような表示装置には、階調に応じた電流値を有する階調信号を用いるいわゆる「電流プログラム方式」のものがある。なお、一般に、画素回路に階調信号を供給することを「プログラミング」または「書き込み」と呼ぶ。
【０００３】
電流プログラム方式の表示装置は、プログラミング時に直流電流が流れるため、消費電力が大きくなりやすいという問題がある。そのような問題を解決するための提案の１つに、階調信号の電流値が大きいときは、プログラミングに要する時間が比較的短くてすむため、データ線に電流を流す期間を短くするというものがある（例えば特許文献１）。
【０００４】
【特許文献１】特開２００２−３５１４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記の従来技術では、個々のデータ線毎にプログラミング期間の長さを制御する回路を設けているため、システムが複雑になるという問題があった。
【０００６】
また、上記の従来技術では、プログラミングの前のデータ線の電位が変動して、プログラミングの精度が低減する場合があった。
【０００７】
なお、このような問題は、ＯＬＥＤ素子を用いた表示装置に限らず、走査線とデータ線とを用いて画素回路を駆動する電流プログラム方式の電気光学装置に共通の問題であった。
【０００８】
本発明は、上述した従来の課題を解決するためになされたものであり、電流プログラム方式の電気光学装置において、システムの複雑化を抑制しつつ、消費電力を低減することを可能とする技術を提供することを第１の目的とする。
【０００９】
また、電流プログラム方式の電気光学装置において、プログラミングの前のデータ線の電位変動を抑制し、プログラミングの精度の低減を抑制することを可能とする技術を提供することを第２の目的とする。
【課題を解決するための手段】
【００１０】
上記課題の少なくとも一部を解決するために、本発明の第１の電気光学装置は、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、
階調に応じた電流値を有する階調信号を生成し、前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置であって、
前記駆動回路は、
前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替えるために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ部と、
前記選択画素回路のそれぞれが表現すべき階調を表す階調情報を取得し、取得した複数の前記階調情報に基づき基準階調を設定し、前記基準階調に応じた前記スイッチ部の動作を制御するための制御信号を前記スイッチ部に供給するスイッチ制御部と、を有し、
前記スイッチ制御部は、前記基準階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように前記制御信号を設定する。
【００１１】
この電気光学装置では、基準階調の値が大きいほどプログラミング状態が形成される期間が短くなる。そのため、プログラミング時の消費電力を低減することができる。また、プログラミング状態が形成される期間の長さを基準階調の大きさによって制御しているので、システムの複雑化を抑制することができる。
【００１２】
上記電気光学装置において、前記基準階調は、取得された複数の前記階調情報の表す階調の内、最小の階調であるとしてもよい。
【００１３】
この構成によれば、各画素回路において、プログラミング期間の長さが十分確保されるため、階調表現の精度を低減させることなく、プログラミング時の消費電力を低減することができる。
【００１４】
上記電気光学装置において、前記基準階調は、取得された複数の前記階調情報の表す階調のヒストグラムにおいて、所定値以上の頻度を有する階調の内、最小の階調であるとしてもよい。
【００１５】
この構成によれば、値が小さく、かつ頻度の小さい階調に対応する階調信号が供給される画素回路においては、プログラミング期間の長さが十分ではなくなる場合があるものの、画像全体としての階調表現の精度を維持しつつ、さらに消費電力を低減することができる。
【００１６】
上記電気光学装置において、前記基準階調は、取得された複数の前記階調情報の表す階調の累積ヒストグラムにおいて、所定値以上の累積頻度となる点における階調であるとしてもよい。
【００１７】
この構成によれば、値の小さい方から所定数個の階調に対応する階調信号が供給される画素回路においては、プログラミング期間の長さが十分ではなくなる場合があるものの、画像全体としての階調表現の精度を維持しつつ、さらに消費電力を低減することができる。
【００１８】
上記電気光学装置において、前記駆動回路は、前記１走査期間の内、前記非プログラミング状態が形成される期間において、前記データ線に所定の電圧を供給するプリチャージを実行するとしてもよい。
【００１９】
この構成によれば、プログラミング前のデータ線の電位変動を抑制し、プログラミングの精度の低減を抑制することができる。
【００２０】
また、上記課題の少なくとも一部を解決するために、本発明の第２の電気光学装置は、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して各々設けられた複数の画素回路と、
階調に応じた電流値を有する階調信号を生成し、前記複数のデータ線を介して任意の１走査期間において選択される複数の前記画素回路である選択画素回路のそれぞれに供給する駆動回路と、を備えた電気光学装置であって、
前記駆動回路は、
前記データ線上に前記階調信号が供給されている電流プログラミング状態と、前記データ線上に前記階調信号が供給されていない非プログラミング状態とを切り替えるために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ部と、
前記スイッチ部の動作を制御するための制御信号を前記スイッチ部に供給するために、前記複数のデータ線のそれぞれに対応して設けられたスイッチ制御部と、を有し、
前記スイッチ制御部は、前記選択画素回路の内の前記スイッチ部に対応する前記データ線と接続されている前記画素回路が表現すべき階調の値が大きいほど、前記１走査期間の内の前記プログラミング状態が形成される期間が短くなるように前記制御信号を設定し、
前記駆動回路は、前記１走査期間の内、前記非プログラミング状態が形成される期間において、前記データ線に所定の電圧を供給するプリチャージを実行する。
【００２１】
この電気光学装置では、階調に応じて、選択画素回路の内のそれぞれの画素回路に対して個別にプログラミング状態が形成される期間の長さを変化させることができるため、各画素回路において、プログラミング期間の長さを十分確保しつつ、プログラミング時の消費電力をより低減することができる。また、プログラミング前のデータ線の電位変動を抑制し、プログラミングの精度の低減を抑制することができる。
【００２２】
上記電気光学装置において、前記複数の画素回路は、電流が流れると自発光する自発光素子を有するとしてもよい。
【００２３】
この構成によれば、自発光素子を有する画素回路の駆動に伴う消費電力を低減することができる。
【００２４】
上記電気光学装置は、電子機器に適用するとしてもよい。
【００２５】
なお、本発明は、種々の態様で実現することが可能であり、例えば、電気光学装置、表示装置、電気光学装置を備える電子機器、これらの装置および機器の駆動方法等の形態で実現することができる。
【発明を実施するための最良の形態】
【００２６】
次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１実施例：
Ｂ．基準階調ｄｓの設定に関する変形例：
Ｃ．第２実施例：
Ｄ．第３実施例：
Ｅ．電子機器への適用例：
Ｆ．その他の変形例：
【００２７】
Ａ．第１実施例：
図１は、本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図である。電気光学装置１００は、画素領域２００と、走査線駆動回路３００と、データ線駆動回路４００と、制御回路５００と、電源回路６００とを備えている。電気光学装置１００は、画素領域２００に画像を表示させる画像表示装置である。なお、以下の説明では、図１に示すＸ方向を行方向とも呼び、Ｙ方向を列方向とも呼ぶものとする。
【００２８】
画素領域２００には、Ｘ方向に伸びるｍ組の走査線３０２および発光制御線３０４の組み合わせが、互いに平行に配設されている。また、画素領域２００には、Ｘ方向と直交するＹ方向に伸びるｎ本のデータ線４０２が、互いに平行に配設されている。そして、任意の１組の走査線３０２および発光制御線３０４と、任意の１本のデータ線４０２とが交差する部分に対応して、１つの画素回路２１０が設けられている。すなわち、画素領域２００には、ｍ行×ｎ列の画素回路２１０が設けられている。各画素回路２１０は、当該画素回路２１０に対応する走査線３０２と、発光制御線３０４と、データ線４０２とにそれぞれ接続されている。画素回路２１０の詳細構成は、後述する。
【００２９】
制御回路５００は、各種の制御信号を生成して、走査線駆動回路３００およびデータ線駆動回路４００に供給する。また、制御回路５００は、外部から供給される元階調データＤｏに対し必要によりガンマ補正等の画像処理を施して階調データＤを生成し、データ線駆動回路４００に出力する。階調データＤは、画素領域２００において各画素回路２１０が表示する画像の階調値を示すデジタルデータであり、具体的には、例えば２５６段階の階調のいずれかを数値（すなわち階調値）によって指定する８ビットのデータである。
【００３０】
走査線駆動回路３００は、すべての走査線３０２および発光制御線３０４と接続されている。走査線駆動回路３００は、各画素回路２１０を走査するための走査信号Ｙ１〜Ｙｍを生成し、走査線３０２を介して各画素回路２１０に供給する。走査信号Ｙｉ（ｉは１以上ｍ以下の整数を表す。以下同じ。）は、ｉ行目の走査線３０２に出力される。また、走査線駆動回路３００は、各画素回路２１０における発光期間を制御するための発光制御信号Ｖ１〜Ｖｍを生成し、発光制御線３０４を介して各画素回路２１０に供給する。発光制御信号Ｖｉは、ｉ行目の発光制御線３０４に出力される。なお、走査信号Ｙｉおよび発光制御信号Ｖｉの詳細については、後述する。
【００３１】
データ線駆動回路４００は、すべてのデータ線４０２と接続されている。データ線駆動回路４００は、制御回路５００から供給された階調データＤを元に各画素回路２１０が表現する階調を制御するための階調信号Ｘ１〜Ｘｎを生成し、データ線４０２を介して各画素回路２１０に供給する。階調信号Ｘｊ（ｊは１以上ｎ以下の整数を表す。以下同じ。）は、ｊ列目のデータ線４０２に出力される。なお、後述するように、この階調信号Ｘｊは電流信号（Ｉｄａｔａ）として供給される。すなわち、本実施例の電気光学装置１００は、電流プログラム方式を採用している。データ線駆動回路４００の詳細構成については、後述する。
【００３２】
電源回路６００は、基準電圧線６０２を介して各画素回路２１０に基準電圧Ｖｅｌを供給する。
【００３３】
図２は、第１実施例の電気光学装置における画素回路の詳細構成を示す説明図である。図２には、ｉ行目ｊ列目の画素回路２１０を示している。画素回路２１０は、自発光素子たるＯＬＥＤ素子２１２と、駆動素子として機能するｐチャネル型のＴＦＴ２１４と、スイッチング素子として機能するｎチャネル型のＴＦＴ２１５、ＴＦＴ２１６およびＴＦＴ２１７と、容量素子２１８とを備えている。また、図２には、ｉ行目ｊ列目の画素回路２１０に接続されるｉ行目の走査線３０２および発光制御線３０４と、ｊ列目のデータ線４０２と、基準電圧Ｖｅｌが供給される基準電圧線６０２とを示している。
【００３４】
ＯＬＥＤ素子２１２は、陽極と陰極との間に発光層が狭持されており、順方向電流に応じた輝度で発光する。発光層としては、各画素回路２１０のＯＬＥＤ素子２１２の発光色（例えばＲ、Ｇ、Ｂの３色の内のいずれか１色）に応じた有機ＥＬ材料が用いられている。ＯＬＥＤ素子２１２の陰極は、すべての画素回路２１０に対して共通となっており、その電位は低位（基準）電位となっている。
【００３５】
ＴＦＴ２１４のソース電極は基準電圧線６０２に接続されており、ドレイン電極はＴＦＴ２１６のドレイン電極とＴＦＴ２１７のドレイン電極とＴＦＴ２１５のソース電極とに接続されている。容量素子２１８の一端はＴＦＴ２１４のソース電極に接続され、他端はＴＦＴ２１４のゲート電極とＴＦＴ２１５のドレイン電極とに接続されている。ＴＦＴ２１６のゲート電極は走査線３０２に接続されており、ソース電極はデータ線４０２に接続されている。ＴＦＴ２１５のゲート電極は走査線３０２に接続されている。ＴＦＴ２１７のゲート電極は発光制御線３０４に接続され、ソース電極はＯＬＥＤ素子２１２の陽極に接続されている。
【００３６】
ｊ列目のデータ線４０２には、階調信号Ｘｊとして、画素回路２１０内のＯＬＥＤ素子２１２の発光量を制御する電流信号Ｉｄａｔａ（以下「階調電流Ｉｄａｔａ」とも呼ぶ）が供給される。ｉ行目の走査線３０２には、走査信号Ｙｉが供給され、ｉ行目の発光制御線３０４には、発光制御信号Ｖｉが供給される。
【００３７】
図３は、走査線駆動回路の動作を示すタイミングチャートである。図３には、走査線駆動回路３００（図１）が供給する走査信号Ｙ１〜Ｙｍおよび発光制御信号Ｖ１〜Ｖｍを示している。
【００３８】
１行目の走査線３０２（図１）に出力される走査信号Ｙ１は、１垂直走査期間Ｔｆ内において、１垂直走査期間Ｔｆの最初のタイミングから１水平走査期間Ｔｈの間Ｈレベルとなり、その他の期間はＬレベルとなるパルス信号である。また、２行目の走査線３０２に出力される走査信号Ｙ２は、走査信号Ｙ１がＨレベルからＬレベルとなるタイミングから１水平走査期間Ｔｈの間Ｈレベルとなるパルス信号である。このように各走査信号Ｙ１〜Ｙｍは、１垂直走査期間Ｔｆ内において、１水平走査期間Ｔｈの間だけＨレベルとなり、かつＨレベルとなる期間が順々にずれているようなパターンを、１垂直走査期間Ｔｆ毎に繰り返す信号となっている。後述するように、ｉ行目の走査線３０２に供給される走査信号ＹｉがＨレベルになると、ｉ行目の走査線３０２に接続されたｎ個の画素回路２１０が選択されたことを意味する。従って、走査線駆動回路３００（図１）は、走査信号Ｙ１〜Ｙｍによって、最初に１行目の走査線３０２に接続されたｎ個の画素回路２１０を選択し、その後、２行目以降の走査線３０２に接続された画素回路２１０を１行ずつ順にｍ行目まで選択し、以降、１行目に戻って画素回路２１０の選択を繰り返し行うこととなる。
【００３９】
発光制御信号Ｖ１〜Ｖｍは、画素回路２１０内のＯＬＥＤ素子２１２（図２）が発光する期間を規定するための信号であり、走査信号Ｙ１〜Ｙｍの論理レベルをそれぞれ反転させた信号となっている。すなわち、各発光制御信号Ｖ１〜Ｖｍは、図中に示した発光期間Ｔｅｌの間Ｈレベルとなり、その他の期間はＬレベルとなる。後述するように、発光制御信号Ｖｉが発光期間ＴｅｌにおいてＨレベルになると、ｉ行目の発光制御線３０４に接続されたｎ個の画素回路２１０内のＯＬＥＤ素子２１２が発光する。
【００４０】
図２において、走査線３０２に供給される走査信号ＹｉがＨレベルになると、ＴＦＴ２１５がオン状態となるため、ＴＦＴ２１４はゲート電極とドレイン電極とが互いに接続されたダイオードとして機能する。また、ＴＦＴ２１６もオン状態となるため、基準電圧線６０２からＴＦＴ２１４、ＴＦＴ２１６を経てデータ線４０２に至る経路に沿って階調電流Ｉｄａｔａが流れ、そのとき、ＴＦＴ２１４のゲート電極の電位に応じた電荷が容量素子２１８に蓄積される。なお、このとき発光制御信号ＶｉはＬレベルとなっているため、ＴＦＴ２１７はオフ状態となっている。
【００４１】
走査信号ＹｉがＬレベルになると、ＴＦＴ２１５およびＴＦＴ２１６はオフ状態となる。このときＴＦＴ２１４のゲート電極における入力インピーダンスは極めて高いので、容量素子２１８における電荷の蓄積状態は変化しない。ＴＦＴ２１４のゲート−ソース間電圧は、階調電流Ｉｄａｔａが流れたときの電圧に保持される。また、走査信号ＹｉがＬレベルになると発光制御信号ＶｉがＨレベルとなるため、ＴＦＴ２１７がオン状態となる。そのため、ＴＦＴ２１４のソース−ドレイン間には、そのゲート電圧に応じた電流Ｉｏｌｅｄが発生する。この電流Ｉｏｌｅｄは、基準電圧線６０２からＴＦＴ２１４、ＴＦＴ２１７を経て、ＯＬＥＤ素子２１２の陰極に至る経路に沿って流れる。
【００４２】
ここで、ＯＬＥＤ素子２１２に流れる電流Ｉｏｌｅｄは、ＴＦＴ２１４のゲート−ソース間電圧により定まるが、その電圧は、Ｈレベルの走査信号Ｙｉによって階調電流Ｉｄａｔａがデータ線４０２に流れたときに、容量素子２１８によって保持された電圧である。そのため、発光制御信号ＶｉがＨレベルになったときに、ＯＬＥＤ素子２１２に流れる電流Ｉｏｌｅｄは、直前に流れた階調電流Ｉｄａｔａに略一致する。このように、画素回路２１０は、階調電流ＩｄａｔａによってＯＬＥＤ素子２１２の発光階調が規定される。
【００４３】
電気光学装置１００においては、走査信号Ｙ１〜Ｙｍに従って、画素回路２１０の１行毎の選択と、選択された１行（ｎ個）の画素回路２１０に対する階調信号Ｘｊ（階調電流Ｉｄａｔａ）の供給とが順次実行される。また、発光制御信号Ｖ１〜Ｖｍに従って、画素回路２１０内のＯＬＥＤ素子２１２が階調電流Ｉｄａｔａに応じた階調で発光する。このようにして、画素領域２００に階調データＤに基づく画像が表示される。なお、本明細書では、画素回路２１０に階調信号Ｘｊを供給することを「プログラミング」と呼ぶ。
【００４４】
図４は、第１実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図である。データ線駆動回路４００は、シリアルパラレル変換回路４１０と、ｎ個のＤＡ変換ユニット４２０（以下「ＤＡＣ４２０」と呼ぶ）と、リファレンス電圧制御回路４３０と、基準階調設定回路４４２を含むプログラミング期間制御回路４４０とを備えている。
【００４５】
シリアルパラレル変換回路４１０は、制御回路５００（図１）から供給された階調データＤを元に１行分の画素階調データｄ１〜ｄｎを生成して、ｎ個のＤＡＣ４２０に並列に出力する。なお、画素階調データｄｊ（ｊは１以上ｎ以下の整数）は、対応する画素回路２１０内のＯＬＥＤ素子２１２の発光階調を表す８ビットのデータである。リファレンス電圧制御回路４３０は、リファレンス電圧Ｖｒｅｆを生成して、ｎ個のＤＡＣ４２０のそれぞれに出力する。プログラミング期間制御回路４４０は、シリアルパラレル変換回路４１０から１行分の画素階調データｄｊ（ｄ１〜ｄｎ）を取得し、後述の方法でプログラミング期間制御信号Ｓｐを生成し、ｎ個のＤＡＣ４２０のそれぞれに出力する。
【００４６】
ＤＡＣ４２０は、ｎ本のデータ線４０２のそれぞれに対応して配設されており、各ＤＡＣ４２０は、１本のデータ線４０２と接続されている。図５は、ＤＡＣの詳細構成を示す説明図である。図５には、ｊ列目のデータ線４０２に対応したＤＡＣ４２０を示している。
【００４７】
ＤＡＣ４２０は、基本階調電流生成回路４２２と、オフセット電流生成回路４２６と、スイッチ４２８とを備えている。基本階調電流生成回路４２２とオフセット電流生成回路４２６とは、スイッチ４２８の一端に並列に接続されている。また、スイッチ４２８の他端には、ｊ列目のデータ線４０２が接続されている。
【００４８】
基本階調電流生成回路４２２は、スイッチングトランジスタ４１と駆動トランジスタ４２との直列接続４２４が、Ｋ組分（Ｋは２以上の整数）並列に接続された構成を有している。本実施例では、Ｋは８である。８つの駆動トランジスタ４２のゲートには、リファレンス電圧制御回路４３０（図４）から供給されるリファレンス電圧Ｖｒｅｆが印加されている。また、８つの駆動トランジスタ４２の利得係数βの比は、１：２：４：８：１６：３２：６４：１２８に設定されている。なお、利得係数βは、よく知られているように、β＝（μ・Ｃ・Ｗ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。８つの駆動トランジスタ４２は、定電流源として機能する。トランジスタの電流駆動能力は利得係数βに比例するので、８つの駆動トランジスタ４２の電流駆動能力の比は、１：２：４：８：１６：３２：６４：１２８である。
【００４９】
８つのスイッチングトランジスタ４１のオン／オフは、シリアルパラレル変換回路４１０（図４）から供給される画素階調データｄｊによって制御される。画素階調データｄｊの最下位ビットは、利得係数βが最も小さな（すなわち利得係数βの相対値が１の）直列接続４２４のスイッチングトランジスタ４１に供給されており、最上位ビットは利得係数βが最も大きな（すなわち利得係数βの相対値が１２８の）直列接続４２４のスイッチングトランジスタ４１に供給されている。この結果、基本階調電流生成回路４２２は、画素階調データｄｊの値に比例した基本階調電流Ｉｔを生成する電流源として機能する。なお、リファレンス電圧Ｖｒｅｆの値を変更すると、画素階調データｄｊと基本階調電流Ｉｔとの関係が変化する。また、ＤＡＣ４２０は、基本階調電流Ｉｔに、オフセット電流生成回路４２６が生成したオフセット電流Ｉｏを合わせて、階調電流Ｉｄａｔａとして出力する。従って、リファレンス電圧Ｖｒｅｆやオフセット電流Ｉｏを調整することによって、電気光学装置１００のピーク輝度の調整や輝度の温度補償等の各種調整を行うことができる。
【００５０】
スイッチ４２８は、階調信号Ｘｊとしての階調電流Ｉｄａｔａのデータ線４０２への供給を制御する。すなわち、スイッチ４２８がオン状態のときには、データ線４０２に階調電流Ｉｄａｔａが供給され、スイッチ４２８がオフ状態のときには、データ線４０２への階調電流Ｉｄａｔａの供給が停止される。スイッチ４２８のオン／オフ動作は、プログラミング期間制御回路４４０（図４）から供給されるプログラミング期間制御信号Ｓｐによって制御される。
【００５１】
プログラミング期間制御回路４４０（図４）は、上述したように、プログラミング期間制御信号Ｓｐを生成し、ｎ個のＤＡＣ４２０に出力する。まず、プログラミング期間制御回路４４０は、シリアルパラレル変換回路４１０から１行分の画素階調データｄｊ（ｄ１〜ｄｎ）を取得する。プログラミング期間制御回路４４０に含まれる基準階調設定回路４４２は、１行分の画素階調データｄｊを元に、基準階調ｄｓを設定する。なお、プログラミング期間制御回路４４０内にメモリ機能を持たせ、制御回路５００から供給された階調データＤを直接格納するか、または階調データＤを加工してから格納するかして、プログラミング期間制御回路４４０内に保存されたデータを元に基準階調ｄｓを設定するものとしてもよい。本実施例では、基準階調設定回路４４２は、画素階調データｄｊの内の最小の階調を基準階調ｄｓとして設定する。
【００５２】
次に、プログラミング期間制御回路４４０は、設定した基準階調ｄｓに応じたプログラミング期間制御信号Ｓｐを生成する。図６は、プログラミング期間制御信号Ｓｐの一例を示す説明図である。図６には、プログラミング期間制御信号Ｓｐを、走査信号Ｙｉ（図３）と比較して示している。図６（ａ）は、基準階調ｄｓの値が小さいときのプログラミング期間制御信号Ｓｐの例を示しており、また、図６（ｂ）は基準階調ｄｓの値が中程度のときの、図６（ｃ）は基準階調ｄｓの値が大きいときのプログラミング期間制御信号Ｓｐの例を示している。
【００５３】
本実施例では、プログラミング期間制御信号ＳｐがＨレベルになると、ＤＡＣ４２０内のスイッチ４２８（図５）がオン状態となる。このとき、走査信号Ｙｉによって選択されているｉ行目の画素回路２１０に対し、階調信号Ｘｊとしての階調電流Ｉｄａｔａが供給される。すなわち、プログラミング期間制御信号ＳｐがＨレベルとなっている期間は、画素回路２１０のプログラミングが行われている期間（以下「プログラミング期間Ｔｐ」と呼ぶ）となる。なお、画素回路２１０に階調電流Ｉｄａｔａが供給されている状態を「プログラミング状態」と呼ぶ。
【００５４】
一方、プログラミング期間制御信号ＳｐがＬレベルになると、ＤＡＣ４２０内のスイッチ４２８（図５）がオフ状態となる。このとき、走査信号Ｙｉによって選択されているｉ行目の画素回路２１０に対する階調電流Ｉｄａｔａの供給は停止される。このように、プログラミング期間制御信号ＳｐがＬレベルとなっている期間は、データ線４０２上に階調電流Ｉｄａｔａが流れていない期間（以下「ハイインピーダンス期間Ｈｉｚ」と呼ぶ）となる。なお、データ線４０２上に階調電流Ｉｄａｔａが流れていない状態を「非プログラミング状態」と呼ぶ。
【００５５】
基準階調ｄｓの値が小さいときは、図６（ａ）に示すように、プログラミング期間制御信号Ｓｐは、プログラミング期間Ｔｐが比較的長い期間となるように設定される。そして、図６（ｂ）および（ｃ）からわかるように、プログラミング期間制御信号Ｓｐは、基準階調ｄｓの値が大きいほどプログラミング期間Ｔｐが短くなるように設定される。また、水平走査期間Ｔｈは、プログラミング期間Ｔｐとハイインピーダンス期間Ｈｉｚとに２分され、ハイインピーダンス期間Ｈｉｚの後にプログラミング期間Ｔｐが来るようになっている。すなわち、水平走査期間Ｔｈの末は、プログラミング期間Ｔｐとなっている。
【００５６】
ここで、プログラミング期間制御信号Ｓｐは、プログラミング期間Ｔｐの長さが、基準階調ｄｓに対応する階調電流Ｉｄａｔａが画素回路２１０に供給されたときに画素回路２１０内の容量素子２１８（図２）における電荷の蓄積に要する時間以上となるように設定される。一般に、階調電流Ｉｄａｔａが小さいほど、容量素子２１８における電荷の蓄積に要する時間は長くなる。また、階調電流Ｉｄａｔａは、画素階調データｄｊが小さいほど小さくなる。また、本実施例では、基準階調ｄｓは１行分の画素階調データｄｊ（ｄ１〜ｄｎ）の内の最小の階調である。従って、上記のようにプログラミング期間制御信号Ｓｐを設定すれば、階調信号Ｘｊとしての階調電流Ｉｄａｔａの供給先のすべての画素回路２１０において、プログラミング期間Ｔｐ内に、容量素子２１８における電荷の蓄積が完了することとなる。
【００５７】
プログラミング期間制御回路４４０は、基準階調ｄｓの値に応じて予め作成されたプログラミング期間制御信号Ｓｐのルックアップテーブルを保有しており、設定された基準階調ｄｓに応じたプログラミング期間制御信号Ｓｐを選択して出力する。なお、プログラミング期間制御回路４４０は、設定された基準階調ｄｓに応じて、その都度、プログラミング期間制御信号Ｓｐを算出するものとしてもよい。
【００５８】
以上説明したように、本実施例の電気光学装置１００では、基準階調ｄｓの値に応じてプログラミング期間Ｔｐの長さを変化させる。具体的には、基準階調ｄｓの値が大きいほどプログラミング期間Ｔｐを短く設定する。そのため、プログラミング時の消費電力を低減することができる。また、プログラミング期間Ｔｐの長さを基準階調ｄｓの大きさによって制御しているので、システムの複雑化を抑制することができる。
【００５９】
Ｂ．基準階調ｄｓの設定に関する変形例：
図７は、基準階調ｄｓの設定に関する変形例を示す説明図である。基準階調ｄｓは、図７（ａ）に示すように、１行分の画素階調データｄｊ（ｄ１〜ｄｎ）のヒストグラムにおいて、所定値Ｆ以上の頻度を有する階調の内、最小の階調であるとしてもよい。このようにすれば、値が小さく、かつ頻度の小さい画素階調データｄｊに対応する階調電流Ｉｄａｔａが供給される画素回路２１０においては、プログラミング期間Ｔｐの長さが十分ではなくなる場合があるものの、画像全体としての階調表現の精度を維持しつつ、さらに消費電力を低減することができる。
【００６０】
また、基準階調ｄｓは、図７（ｂ）に示すように、１行分の画素階調データｄｊ（ｄ１〜ｄｎ）の累積ヒストグラムにおいて、所定値ＡＦ以上の累積頻度となる点における階調であるとしてもよい。このようにすれば、値の小さい方から所定数個の画素階調データｄｊに対応する階調電流Ｉｄａｔａが供給される画素回路２１０においては、プログラミング期間Ｔｐが十分ではなくなる場合があるものの、画像全体としての階調表現の精度を維持しつつ、さらに消費電力を低減することができる。
【００６１】
なお、図７（ａ）および（ｂ）には、１階調毎のヒストグラム（または累積ヒストグラム）を用いて基準階調ｄｓを設定する例を示したが、所定の範囲の階調毎のヒストグラムを用いて同様に基準階調ｄｓを設定するとしてもよい。
【００６２】
また、基準階調ｄｓの設定方法は、他にも種々採用可能である。例えば、基準階調ｄｓは、１行分の画素階調データｄｊ（ｄ１〜ｄｎ）の平均値であるとしてもよいし、１行分の画素階調データｄｊ（ｄ１〜ｄｎ）の内、大きさが下から所定値番目の階調であるとしてもよい。
【００６３】
Ｃ．第２実施例：
図８は、第２実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図である。図４に示した第１実施例との違いは、第２実施例のデータ線駆動回路４００ａは、プリチャージ回路４５０を備えている点であり、その他の点は第１実施例と同じである。プリチャージ回路４５０は、プリチャージ電圧Ｖｐをｎ本のデータ線４０２のそれぞれに供給するための回路である。
【００６４】
図９は、プリチャージ電圧Ｖｐの一例を示す説明図である。図９には、プリチャージ電圧Ｖｐを、走査信号Ｙｉおよびプログラミング期間制御信号Ｓｐ（図６）と比較して示している。図９に示すように、プログラミング期間Ｔｐにおいては、プリチャージ電圧Ｖｐは印加されず、プリチャージ回路４５０は各データ線４０２から切断されている。このとき、各データ線４０２には階調信号Ｘｊとしての階調電流Ｉｄａｔａが供給され、画素回路２１０はプログラミング状態となる。一方、プログラミング期間Ｔｐを除く期間においては、各データ線４０２には、プリチャージ回路４５０からプリチャージ電圧Ｖｐが供給され、各データ線４０２の電位はプリチャージ電圧Ｖｐに設定される。なお、この期間において、画素回路２１０は非プログラミング状態となる。
【００６５】
図６に示した第１実施例のように、プログラミング期間Ｔｐを除く期間において、データ線４０２をハイインピーダンスの状態にすると、データ線４０２がノイズの影響を受けやすくなり、プログラミング前のデータ線４０２の電位が変動して、プログラミングの精度が低減する場合がある。第２実施例の電気光学装置１００では、プログラミング期間Ｔｐを除く期間において、各データ線４０２にプリチャージ電圧Ｖｐを供給するので、プログラミング前のデータ線４０２の電位変動を抑制し、プログラミングの精度の低減を抑制することができる。
【００６６】
なお、プリチャージ電圧Ｖｐの値は、固定値としてもよいし、階調（例えば基準階調ｄｓ）に応じた変動値としてもよい。
【００６７】
Ｄ．第３実施例：
図１０は、第３実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図である。図８に示した第２実施例との違いは、第３実施例のデータ線駆動回路４００ｂでは、プログラミング期間制御回路４４０ｂがデータ線４０２のそれぞれに対応して設けられている点であり、その他の点は第２実施例と同じである。
【００６８】
各データ線４０２に対応して設けられたｎ個のプログラミング期間制御回路４４０ｂは、シリアルパラレル変換回路４１０から画素階調データｄｊを取得し、画素階調データｄｊに応じたプログラミング期間制御信号Ｓｐｊを生成して、ＤＡＣ４２０に出力する。従って、各ＤＡＣ４２０に供給されるプログラミング期間制御信号Ｓｐｊは、それぞれ個別に生成されたものとなる。ここで、画素階調データｄｊとプログラミング期間制御信号Ｓｐｊとの関係は、図６に示した第１実施例における基準階調ｄｓとプログラミング期間制御信号Ｓｐとの関係と同様である。すなわち、プログラミング期間制御信号Ｓｐｊは、画素階調データｄｊの値が大きいほどプログラミング期間Ｔｐが短くなるように設定される。
【００６９】
第３実施例の電気光学装置１００では、画素階調データｄｊに応じて、１行の画素回路２１０に対して個別にプログラミング期間Ｔｐの長さを変化させることができるため、各画素回路２１０において、プログラミング期間Ｔｐの長さを十分確保しつつ、プログラミング時の消費電力をより低減することができる。また、第３実施例の電気光学装置１００は、第２実施例と同様に、プリチャージ回路４５０を有し、プログラミング期間Ｔｐを除く期間において、各データ線４０２にプリチャージ電圧Ｖｐを供給するので、プログラミング前のデータ線４０２の電位変動を抑制し、プログラミングの精度の低減を抑制することができる。
【００７０】
Ｅ．電子機器への適用例：
上記各実施例において説明した電気光学装置１００は、種々の電子機器に適用することができる。図１１は、電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図である。パーソナルコンピュータ８００は、表示ユニットとしての電気光学装置１００と、本体部８３０と、電源スイッチ８１０と、キーボード８２０とを備えている。この電気光学装置１００は、ＯＬＥＤ素子２１２（図２）を用いているので、視野角が広く見やすい表示ユニットとなる。
【００７１】
電気光学装置１００が適用される電子機器としては、他に、携帯電話機、情報携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）、デジタルスチルカメラ、テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。これらの電子機器の表示部として、電気光学装置１００が適用可能である。また、光書込型のプリンタや電子複写機などの書込ヘッドにも適用可能である。
【００７２】
Ｆ．その他の変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００７３】
Ｆ−１．変形例１：
上記各実施例における電気光学装置１００の各構成要素の配置はあくまで一例であり、他の配置を採用することも可能である。例えば、プログラミング期間制御回路４４０（図４）が、制御回路５００（図１）内に配設されたり、他の回路と独立して配設されたりするとしてもよい。また、プリチャージ回路４５０（図８）が、他の回路と独立して配設されるとしてもよい。
【００７４】
Ｆ−２．変形例２：
上記各実施例では、自発光素子としてＯＬＥＤ素子２１２を用いた電気光学装置１００を例に用いて説明したが、他の自発光素子を用いることも可能である。例えば、自発光素子として、無機ＥＬ素子、フィールドエミッション素子（ＦＥＤ）、表面電動型エミッション素子（ＳＥＤ）、弾道電子放出素子（ＢＳＤ）、発光ダイオード（ＬＥＤ）等を用いてもよい。
【００７５】
Ｆ−３．変形例３：
上記各実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施例としての電気光学装置の構成を概略的に示すブロック図。
【図２】第１実施例の電気光学装置における画素回路の詳細構成を示す説明図。
【図３】走査線駆動回路の動作を示すタイミングチャート。
【図４】第１実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図。
【図５】ＤＡＣの詳細構成を示す説明図。
【図６】プログラミング期間制御信号Ｓｐの一例を示す説明図。
【図７】基準階調ｄｓの設定に関する変形例を示す説明図。
【図８】第２実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図。
【図９】プリチャージ電圧Ｖｐの一例を示す説明図。
【図１０】第３実施例の電気光学装置におけるデータ線駆動回路の詳細構成を示す説明図。
【図１１】電気光学装置を適用したモバイル型のパーソナルコンピュータの概略構成を示す説明図。
【符号の説明】
【００７７】
４１...スイッチングトランジスタ
４２...駆動トランジスタ
１００...電気光学装置
２００...画素領域
２１０...画素回路
２１２...ＯＬＥＤ素子
２１４...ＴＦＴ
２１５...ＴＦＴ
２１６...ＴＦＴ
２１７...ＴＦＴ
２１８...容量素子
３００...走査線駆動回路
３０２...走査線
３０４...発光制御線
４００...データ線駆動回路
４０２...データ線
４１０...シリアルパラレル変換回路
４２０...ＤＡＣ
４２２...基本階調電流生成回路
４２４...直列接続
４２６...オフセット電流生成回路
４２８...スイッチ
４３０...リファレンス電圧制御回路
４４０...プログラミング期間制御回路
４４２...基準階調設定回路
４５０...プリチャージ回路
５００...制御回路
６００...電源回路
６０２...基準電圧線
８００...パーソナルコンピュータ
８１０...電源スイッチ
８２０...キーボード
８３０...本体部
【図１】
2006119232.tif 000003
【図２】
2006119232.tif 000004
【図３】
2006119232.tif 000005
【図４】
2006119232.tif 000006
【図５】
2006119232.tif 000007
【図６】
2006119232.tif 000008
【図７】
2006119232.tif 000009
【図８】
2006119232.tif 000010
【図９】
2006119232.tif 000011
【図１０】
2006119232.tif 000012
【図１１】
2006119232.tif 000013