(57)【要約】【課題】オン電圧特性とターンオフ損失に関するトレードオフ関係を改善する低注入逆阻止絶縁ゲート形半導体装置であっても、高温逆漏れ電流を小さくし、逆耐圧が順耐圧より低下することを抑制できる逆阻止絶縁ゲート形半導体装置の提供。【解決手段】ＦＺ−ｎシリコン基板１の両面分離拡散領域２に囲まれた内側の第一主面３側には、ｐベース領域４と、ｐベース領域４内に形成されるｎエミッタ領域５と、ｎエミッタ領域５とｎシリコン基板領域であるドリフト領域１の第一主面側表面とに挟まれるｐベース領域４（チャネル領域）の表面上にゲート絶縁膜６を介して被覆されるゲート電極７と、ｐエミッタ領域５とｐベース領域４の跨って被覆されゲート電極上では層間絶縁膜８を介して被覆するエミッタ電極９とを備え、第二主面１０側には、寄生ｐｎｐトランジスタの前記ｐベース４より総不純物量が少ないｐコレクタ領域１１とこのｐコレクタ領域１１の表面に形成されるコレクタ電極を備える逆阻止型絶縁ゲート形半導体装置。【選択図】        図１
2006108616.tif 000002
【特許請求の範囲】
【請求項１】
第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記半導体基板の残り部分である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域を前記ドリフト層を介して取り囲み、前記基板の第一主面と第二主面との両主面からの拡散により形成される第二導電形分離拡散領域と、前記基板の第二主面に露出する前記分離拡散領域に連結され、第二導電形コレクタ層とを備え、該コレクタ層を、該コレクタ層からドリフト層への注入効率が低くなるように総不純物量を少なくすると共に、基板中の酸素濃度が第一主面と第二主面の少なくとも一方で、表面から所定の深さまでは表面で低い傾斜濃度分布を有し、前記所定の深さ以上では実質的にフラットな酸素濃度分布を有することを特徴とする逆阻止型絶縁ゲート形半導体装置。
【請求項２】
前記所定の深さがおおよそ５０μｍであり、５０μｍ以上の深さでは酸素濃度が５．０×１０１７ｃｍ―３乃至１．０×１０１８ｃｍ―３から選ばれる濃度でフラットな濃度分布を有することを特徴とする請求項１記載の逆阻止型絶縁ゲート形半導体装置。
【請求項３】
前記コレクタ層の厚みが０．１μｍ乃至１０μｍから選ばれ、コレクタ層の不純物濃度が５×１０１６ｃｍ−３乃至１×１０１８ｃｍ−３から選ばれることを特徴とする請求項１または２記載の逆阻止型絶縁ゲート形半導体装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の逆阻止型絶縁ゲート形半導体装置を製造するにあたって、裏面コレクタ領域へのイオン注入のドーズ量が１．２×１０１２ｃｍ−２乃至１．０×１０１６ｃｍ−２から選択され、裏面コレクタ領域形成時におけるイオン注入後のアニール温度が３５０℃乃至５００℃の範囲から選択されるいずれかの温度であることを特徴とする逆阻止型絶縁ゲート形半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用されるパワー半導体装置に関する。詳しくは、分離拡散層を備え、双方向の耐圧特性を有する双方向デバイスまたは逆阻止型絶縁ゲート形バイポーラトランジスタ（以降、逆阻止ＩＧＢＴと略す）を含む逆阻止型絶縁ゲート形半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
最近、半導体電力変換装置において、ＡＣ（交流）／ＡＣ変換、ＡＣ／ＤＣ（直流）変換、ＤＣ／ＡＣ変換など、直接リンク形変換回路等のマトリクスコンバータ用途への双方向スイッチング素子の採用が、回路の小型化、軽量化、高効率化、高速応答化および低コスト化の観点から着目されている。そのような双方向スイッチング素子を逆並列接続させた２個の逆阻止ＩＧＢＴにより構成したものが知られている。この逆阻止ＩＧＢＴは、図４の両面分離拡散タイプの逆阻止ＩＧＢＴに示すように、逆耐圧を有効にするためにシリコン基板の両面または片面からボロンを拡散して両面を接続するアイソレーション拡散層（分離拡散層）で囲まれた内側の前記基板内に、表面側にＭＯＳ構造と耐圧構造部を、裏面側に前記分離拡散層と導電接続されるコレクタ層（分離拡散層と同一導電型）をそれぞれ形成したものである（特許文献１）。しかし、このタイプの逆阻止ＩＧＢＴはオン電圧特性とターンオフ損失に関するトレードオフ関係が成立し易く、前記両電気特性を共に改善することが難しくて市場からの要求特性に応じきれないことがある。これに対し、前述の特許文献１にも記載される片側から分離拡散層を形成した構造の逆阻止ＩＧＢＴの場合に、さらに、図２に示すＦＺシリコン基板を採用したＮＰＴ（Ｎｏｎ  Ｐｕｎｃｈ  Ｔｈｒoｕｇｈ）ウェハ（たとえば、厚さ６００Ｖ耐圧で１００μｍ、１２００Ｖ耐圧で１８０μｍ程度）を用い、コレクタ層１０３厚を０．１μｍ乃至２μｍに薄くし、その不純物濃度を低く適切に制御して、コレクタ層１０３からの少数キャリアの注入を低注入にコントロールすることにより、前述のオン電圧特性とターンオフ損失に関するトレードオフ関係を改善し、共に小さくできるようにした低注入逆阻止ＩＧＢＴも知られている（特許文献２）。
【０００３】
またさらに、逆阻止ＩＧＢＴとして、図３に示すように、ドリフト層内の両境界側にそれぞれ同導電型で高不純物濃度の緩衝層２０１、２０２を形成することにより、順逆耐圧値の揃ったＩＧＢＴとすることができるという双方向ＩＧＢＴが知られている（特許文献３）。
【特許文献１】特開平７−３０７４６９号公報
【特許文献２】特開２００２−３１９６７６号公報
【特許文献３】特表２００２−５３２８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述の特許文献２に示す低注入逆阻止ＩＧＢＴは特許文献１記載のＩＧＢＴに比べて、オン電圧特性とターンオフ損失に関するトレードオフ関係を改善できるものの、分離拡散を一方の主面からの片側拡散によって形成するため、両側拡散タイプのものに比して拡散時間が必然的に長くなる。その結果、前記片側拡散タイプで、特に高温長時間分離拡散を伴う６００Ｖ以上の耐圧の逆阻止ＩＧＢＴを製造した場合、高温逆漏れ電流が大きくなり、逆耐圧が順耐圧より小さくなり易いという現象が見られるため、特に１２００Ｖ以上の高耐圧ＩＧＢＴに対しては分離拡散の時間がさらに長く（３００時間）なるだけでなく、前述の順逆耐圧における問題点もさらに顕著になり、もはや実用的な方法とは言えなくなる。
以下その原因について説明する。前記分離拡散に必要な高温で長時間の熱処理は、ｎ型シリコン基板表面の面荒れを防ぐために酸素雰囲気中で行われる。前記熱処理条件は、片側分離拡散では、たとえば、耐圧６００Ｖ用デバイスでは１３００℃で１００時間程度（拡散深さ１００μｍ）、１２００Ｖ用の耐圧デバイスでは１３００℃で３００時間程度（拡散深さ１８０μｍ〜２００μｍ）である。このような高温長時間の熱処理が酸素雰囲気でシリコン基板に加えられると、酸素は、特に１３００℃でのシリコン基板中の酸素の拡散係数が極めて大きいことに加えて、処理時間が長いので（１００時間以上）、基板の厚さ全体に亘ってほぼ一様にフラットな固溶限濃度分布となる程度にまで取り込まれる。しかし、熱処理後は、温度低下と共にシリコン基板中の酸素の固溶限濃度も低下するので、過剰な酸素は外方拡散によりシリコン基板の表面から順次排出される。その結果、室温での基板中の酸素濃度分布は、図１８のように、基板の表面側で低く、バルク中で高い、くわしくは、厚さ方向について表裏両面から深さ５０μｍ程度までの傾斜濃度分布を持つようになる。
【０００５】
このような酸素についての傾斜濃度分布を有するｎ型シリコン基板を用いて低注入逆阻止ＩＧＢＴを形成する際には、裏面側にコレクタ層を形成するために、ボロンのイオン注入が行なわれ、注入されたイオンの活性化のため、３５０℃〜５００℃の温度のアニール熱処理が施される。ところが、３５０℃〜５００℃の前記アニール熱処理を行うと、前記ｎ型シリコン基板に取り込まれていた酸素が活性化してドナーとなる。この酸素ドナーの濃度分布（５．５〜８．５×１０１３ｃｍ−３）は、前記基板に取り込まれている酸素の傾斜濃度分布の影響からフラットではなくなり、当初のシリコン基板の不純物濃度でもあるドリフト層の不純物濃度が５．７５×１０１３ｃｍ−３（８０Ωｃｍ）の場合、前記酸素ドナー濃度に近いので、もろに影響を受け、両方のドナーを合わせたシリコン基板全体のドナー濃度も平均濃度が上昇すると共に傾斜濃度分布となる。当初のシリコン基板の比抵抗が６０Ωｃｍ（７．６６×１０１３ｃｍ−３）の場合も前記８０Ωｃｍの場合よりは弱いが影響を受ける。このようにドリフト層の不純物濃度が一様ではなく傾斜濃度分布を有するようになることが、逆阻止ＩＧＢＴの逆耐圧が順耐圧に比べて小さくなる原因の一つであることが分かってきた。
【０００６】
従って、下がった耐圧を補償するために、あらかじめシリコン基板の比抵抗を高くし、基板の厚さを厚くしなければならない。基板を厚くするとデバイスのオン電圧を増大させ、さらにその厚い分、分離拡散層も深くする必要があるので、またさらに高温熱処理時間が長くなり、前述のオン電圧特性とターンオフ損失に関するトレードオフ関係を改善する効果が減殺される。半導体装置の耐圧をさらに高くする場合も、基板の厚さを増す必要があり、その結果、分離拡散時間も長くなるので、前述の逆耐圧が順耐圧に比べて小さくなり易いという問題点はいっそう顕著になる。その結果、低注入逆阻止ＩＧＢＴでは高耐圧になるほど、特に１２００Ｖ以上の耐圧の素子を設計しても、期待するような半導体特性は得られにくいというのが実情である。
本発明は、以上述べた低注入逆阻止型絶縁ゲート形半導体装置の高温長時間の分離拡散に伴う問題点に鑑みてなされたものであり、その目的とするところは、オン電圧特性とターンオフ損失に関するトレードオフ関係を改善するために、総不純物量が低く制御されたコレクタ層を備える低注入逆阻止型絶縁ゲート形半導体装置であっても、高温逆漏れ電流を小さくし、逆耐圧が順耐圧より低下することを抑制できる逆阻止型絶縁ゲート形半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
特許請求の範囲の請求項１記載の発明によれば、前記目的は、第一導電形半導体基板の第一主面に選択形成される第二導電形ベース領域と、該ベース領域表面層に選択形成される第一導電形エミッタ領域と、前記半導体基板の残り部分である第一導電形ドリフト層と前記エミッタ領域とに挟まれる前記ベース領域の第一主面側表面に被覆されるゲート絶縁膜と該ゲート絶縁膜を介して被覆されるゲート電極と、前記第二導電形ベース領域を前記ドリフト層を介して取り囲み、前記基板の第一主面と第二主面との両主面からの拡散により形成される第二導電形分離拡散領域と、前記基板の第二主面に露出する前記分離拡散領域に連結され、第二導電形コレクタ層とを備え、該コレクタ層を、該コレクタ層からドリフト層への注入効率が低くなるように総不純物量を少なくすると共に、基板中の酸素濃度が第一主面と第二主面の少なくとも一方で、表面から所定の深さまでは表面で低い傾斜濃度分布を有し、前記所定の深さ以上では実質的にフラットな酸素濃度分布を有する逆阻止型絶縁ゲート形半導体装置とすることにより、達成される。
【０００８】
特許請求の範囲の請求項２記載の発明によれば、前記所定の深さがおおよそ５０μｍであり、５０μｍ以上の深さでは酸素濃度が５．０×１０１７ｃｍ―３乃至１．０×１０１８ｃｍ―３から選ばれる濃度でフラットな濃度分布を有する請求項１記載の逆阻止型絶縁ゲート形半導体装置とすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、前記コレクタ層の厚みが０．１μｍなし１０μｍから選ばれ、コレクタ層の不純物濃度が５×１０１６ｃｍ−３乃至１×１０１８ｃｍ−３から選ばれる請求項１または２記載の逆阻止型絶縁ゲート形半導体装置とすることが望ましい。
特許請求の範囲の請求項４記載の発明によれば、請求項１乃至３のいずれか一項に記載の逆阻止型絶縁ゲート形半導体装置を製造するにあたって、裏面コレクタ領域へのイオン注入のドーズ量が１．２×１０１２ｃｍ−２乃至１．０×１０１６ｃｍ−２から選択され、裏面コレクタ領域形成時におけるイオン注入後のアニール温度が３５０℃乃至５００℃の範囲から選択されるいずれかの温度である逆阻止型絶縁ゲート形半導体装置の製造方法とすることにより、前記目的は達成される。
【発明の効果】
【０００９】
前述の本発明によれば、オン電圧特性とターンオフ損失に関するトレードオフ関係を改善するために、総不純物量が低く制御されたコレクタ層を備える逆阻止型絶縁ゲート形半導体装置であっても、拡散時間を短縮すると共に、高温逆漏れ電流を小さくし、逆耐圧が順耐圧より低下することを抑制できる逆阻止型絶縁ゲート形半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明にかかる逆阻止型絶縁ゲート形バイポーラトランジスタ（以下逆阻止ＩＧＢＴと略す）の断面図であり、図５乃至図１５は、本発明にかかる逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図、図１６は分離拡散をシリコン基板の片側からの拡散と両面からの拡散により行なった場合の基板表面から５０μｍ付近での酸素濃度である。図１７は１３００℃におけるシリコン基板へのボロン拡散における拡散時間と拡散深さの関係図、図１８は本発明にかかる分離拡散を両面から行なった場合の酸素ドナー分布であり、縦軸に酸素濃度（ｃｍ−３）横軸に基板の表面からの深さ（μｍ）をとった。
【実施例１】
【００１１】
図１は本発明の実施例１にかかる１７００Ｖ逆阻止ＩＧＢＴの要部断面図である。ＦＺ−ｎシリコン基板１の両面分離拡散領域２に囲まれた内側の第一主面３側には、ｐベース領域４と、ｐベース領域４内に形成されるｎエミッタ領域５と、ｎエミッタ領域５とｎシリコン基板領域であるドリフト領域１の第一主面側表面とに挟まれるｐベース領域４（チャネル領域）の表面上にゲート絶縁膜６を介して被覆されるゲート電極７と、ｎエミッタ領域５とｐベース領域４の跨って被覆され、ゲート電極上では層間絶縁膜８を介して被覆するエミッタ電極９とを備え、第二主面１０側には、寄生ｐｎｐトランジスタの前記ｐベース４より総不純物量が少ないｐコレクタ領域１１とこのｐコレクタ領域１１の表面に形成されるコレクタ電極１２を備える。
以下、図５乃至図１２を用いて、図１の実施例１にかかる１７００Ｖ逆阻止ＩＧＢＴの製造方法を説明する。ｎ型の１３１Ωｃｍ（不純物濃度３．５×１０１３ｃｍ−３）で厚さ３００μｍのＦＺウェハ１（図５）を用い、熱酸化膜１−１を２．０μｍの厚さに成長させる（図６）。このＦＺウェハ１の両面に形成された酸化膜１−１のそれぞれに、両面分離拡散用のパターニングをする（図７）。分離拡散用窓明けの幅１−３はウェハ厚と同じ程度の３００μｍとする。ウェハ１の両面にボロンソース１−４を塗布し（図８）、デポジション熱処理の後、酸素雰囲気で１３００℃−１５５時間で両面からそれぞれ１６０μｍの深さにドライブ拡散を行う。ウェハ１厚さは３００μｍであるので、両面からの拡散層２がウェハ１の中央で連結される（図９）。シリコン基板へのボロンソース塗布による１３００℃におけるボロンの拡散深さと拡散時間の関係を示す図１７から３００μｍ厚のシリコン基板への両側拡散による分離拡散に必要な時間は１５５時間であることがわかる。その後、従来のＩＧＢＴと同様にして、前記分離拡散層パターン内側のウェハ１（シリコン基板）の表面層にｐベース領域４を形成し（図１０）、このｐベース領域４の表面層に図示しないｎ+ エミッタ領域５およびｎ+ エミッタ領域５と基板表面層とに挟まれるｐベース領域４の表面にゲート酸化膜６を介してゲート電極７さらに前記ｐベース領域４とｎ+ エミッタ領域５との表面に跨るエミッタ電極９を形成する。この際、高速化を図るために、ライフタイムキラーとして電子線照射やヘリウム照射を行うことも好ましい。その後、シリコン基板１の裏面側をわずかにポリッシングまたはエッチングした後、裏面全面にドーズ量３×１０１４ｃｍ−２のボロンをイオン注入し、３５０℃で１時間のアニール熱処理によりボロンを活性化させ、ボロンのピーク不純物濃度が３×１０１７ｃｍ−３で、厚さが１μｍ程度のコレクタ層１１を形成する（図１１）。このコレクタ層１１の表面に所要の金属膜でコレクタ電極１２を被覆すれば、図１に示す耐圧１７００Ｖの低注入逆阻止ＩＧＢＴウェハが完成する。チップ化は前記分離拡散層の中心（破線）のところで、ダイシング等により機械的に分割することにより得られる（図１２）。前述の低注入逆阻止ＩＧＢＴは寄生ｐｎｐトランジスタについて、ｐコレクタ１１とｐベース４の総不純物量が非対称であり、ｐコレクタ１１がｐベース４より総不純物量が小さいため、順バイアスより逆バイアス時の増幅率が大きくなる結果、逆耐圧印加時の漏れ電流は順耐圧印加時より大きくなり易い。特に高温時は元来大きい逆漏れ電流が増幅率で増加し、電流値基準で測定される逆耐圧値が順耐圧値より小さくなる傾向にあって、さらに酸素濃度分布が表裏で非対称であると、この傾向が拡大するが、本発明によれば、分離拡散後に裏面側の基板研磨をしないので、順逆耐圧の差を小さくできる。
【実施例２】
【００１２】
図１３乃至図１５は、この発明にかかる実施例２の１２００Ｖの逆阻止ＩＧＢＴの製造方法を工程順に示した逆阻止ＩＧＢＴの要部断面図である。図５〜図９までは実施例１のＩＧＢＴと異なるのはスタートのＦＺウェハの比抵抗を１３１Ωｃｍから８０Ωｃｍ（５．７５×１０１３ｃｍ−３）へ下げたことと、図１３に示すように裏面の全面へのコレクタ層形成のためのボロンのイオン注入工程前にウェハの裏面側を、この段階で約３００μｍ厚からウェハ厚２００μｍまで研削したことである。従って、両面分離拡散時間は１５５時間であり、実施例１と同じである。その後、化学エッチング、化学的機械的ポリッシングを施して２０μｍの減厚後、図１４のように裏面にコレクタ層を実施例１と同様にイオン注入によって形成し、コレクタ層に金属電極を蒸着等により形成したのち、ダイシング等により図１５の破線の位置で分割してチップ化する。
【００１３】
前述のような高温長時間拡散を酸素雰囲気で行うと、拡散直後のシリコン基板１中には全面にほぼ均一に酸素原子濃度が１×１０１７ｃｍ−３から酸素の固溶限である１×１０１８ｃｍ−３の範囲で取り込まれる。しかし、本発明にかかる低注入逆阻止ＩＧＢＴでは、前述の実施例１の１７００Ｖと実施例２の１２００Ｖ耐圧の場合共、従来の１２００Ｖ耐圧ＩＧＢＴの場合に必要であった３００時間の片側分離拡散領域の形成時間に対し、１５５時間と、約1／２に短縮され、実用的な製造方法としての価値が高い。
【実施例３】
【００１４】
厚さ５２５μｍで、８０Ωｃｍ（不純物濃度５．７５×１０１３ｃｍ−３）のＦＺ−ｎシリコンウェハを用い、このウェハをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などにより機械的に研磨して最初に厚さ２００μｍとする。この２００μｍ厚のウェハからのウェハプロセススタートとしてもよい。
前記実施例１と同様に、ウェハの両面に２．０μｍ厚のシリコン酸化膜を形成し、両面拡散用の幅３００μｍの窓明けパターンをウェハ両面に設ける。前記実施例１と同様に拡散用のボロンソースの塗布処理を行い、１３００℃で１００時間で、ウェハ両面からボロンのドライブ拡散を行い、両面からのボロン拡散層を連結させる。その後、実施例１と同様にして、逆阻止ＩＧＢＴとなるように処理を加え、分割してチップ化し、１２００Ｖの逆阻止ＩＧＢＴを得る。
【００１５】
前記実施例３による１２００Ｖの逆阻止ＩＧＢＴの両面拡散に要する時間は前述のとおり、１３００℃で、１００時間であり、前記実施例１、２における両面拡散時間の１５５時間にくらべても、拡散時間はさらに約２／３の時間に短縮される。片側からのみの分離拡散時間（３００時間）による従来の逆阻止ＩＧＢＴに比べると、拡散時間は１／３に大幅に短縮されたことになる。
さらに、前記実施例３の逆阻止ＩＧＢＴは、同じ耐圧の前記実施例２と比べても、分離拡散後にウェハ厚を薄くするための研磨工程がないので、工程が短縮されるだけでなく、順耐圧、逆耐圧の両方の耐圧が充分に得られるメリットがある。
また、両面分離拡散時間が１００時間ということは、図１６の酸素濃度の拡散深さ依存性を示す関係図から、酸素濃度が従来（片側分離拡散）の１×１０１８ｃｍ−３から５×１０１７ｃｍ−３と、濃度が半分になるので、酸素のドナー化による耐圧への悪影響を軽減できる。
【００１６】
以上説明した実施例１乃至３に記載の逆阻止形ＩＧＢＴは、いずれも裏面のコレクタ層１１の不純物濃度が低く、注入効率が低減されているので、ＩＧＢＴ動作時においてはコレクタ側の過剰キャリア濃度が少なく制御され、その結果、ターンオフ損失が低減される。また、ダイオード動作時にはアノード側のキャリア濃度が抑制されているので、逆回復ピーク電流が低減され、その結果、ソフトリカバリー特性が得られる。
ただし、裏面の前記 コレクタ層１１の不純物濃度が５×１０16ｃｍ-3未満では、注入効率が低下しすぎて、オン電圧が上昇する。さらに、逆電圧印加時にコレクタ層１１が完全に空乏化して逆耐圧が低下する惧れがある。一方、１×１０18ｃｍ-3を超えると逆回復電流が増大するので、ピーク濃度は５×１０16ｃｍ-3以上で１×１０18ｃｍ-3以下が望ましい。
【００１７】
前記コレクタ層１１の不純物濃度の５×１０16ｃｍ-3以上は、イオン注入時のドーズ量を１．２×１０１２ｃｍ−２以上とすることにより、得られる。また、前記コレクタ層１１の不純物濃度１×１０18ｃｍ-3以下はイオン注入時のドーズ量を１×１０１６ｃｍ−２以下とすることにより得られる。
前述のように、逆阻止ＩＧＢＴでは逆耐圧を確保するため、分離拡散工程を必要とする。分離拡散工程では、その工程の降温時およびシリコン基板１の表面側に形成されるＭＯＳ構造形成の際の熱処理により、図１８に示すように両面側から酸素原子が外方拡散により抜けて、両表面から４５μｍ程度の深さまでの酸素濃度が減少した状態で酸素ドナー化する。
従来の片側からの分離拡散を行う場合は、裏面側の研削によるウェハの減厚が欠かせないので、前記酸素濃度に関して表面側が傾斜濃度分布、裏面側は酸素の固溶限濃度というように非対称となる。その結果、従来の片側分離拡散タイプのＩＧＢＴでは順耐圧より逆耐圧が酸素濃度の影響をより強く受けて逆耐圧が順耐圧より小さくなりやすい。
【００１８】
一方、本発明にかかる１７００Ｖの逆阻止ＩＧＢＴでは実質的に分離拡散後に裏面研削をしないので、酸素濃度分布に関して表裏対称であり、この酸素濃度に起因する逆耐圧低下は少ない。前記１２００Ｖタイプの本発明にかかる低注入逆阻止ＩＧＢＴでは裏面研削を行った場合、従来と同様の程度の逆耐圧は得られるが、実施例３のように裏面検索をしない場合、実施例１以上に酸素濃度に起因する逆耐圧低下は少ない。分離拡散時間については従来のＩＧＢＴより確実に短縮できるメリットはあり、実際の生産上における利点はい大きい。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかる両面分離拡散タイプの逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図、
【図２】従来の片面分離拡散タイプの逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図、
【図３】従来の改良型逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図、
【図４】従来の両面分離拡散タイプの逆阻止型絶縁ゲート形バイポーラトランジスタの模式的断面図、
【図５】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その１）、
【図６】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その２）、
【図７】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その３）、
【図８】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その４）、
【図９】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その５）、
【図１０】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その６）、
【図１１】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その７）、
【図１２】本発明にかかる１７００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その８）、
【図１３】本発明にかかる１２００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その１）、
【図１４】本発明にかかる１２００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その２）、
【図１５】本発明にかかる１２００Ｖ用逆阻止ＩＧＢＴの製造方法を工程順に示すＩＧＢＴの要部断面図（その３）、
【図１６】分離拡散をシリコン基板の片側からの拡散と両面からの拡散により行なった場合の表面側の酸素濃度分布図
【図１７】１３００℃におけるシリコン基板へのボロン拡散における拡散時間と拡散深さＸｊの関係図、
【図１８】図１８は本発明にかかる分離拡散を両面から行なった場合の酸素ドナー分布図
【符号の説明】
【００２０】
１            ｎベース層（半導体基板）
２            分離拡散領域
３            第一主面
４            ｐベース領域
５            ｎ＋エミッタ領域
６            ゲート酸化膜
７            ゲート電極
８            層間絶縁膜
９            エミッタ電極
１０          第二主面
１１          ｐ＋コレクタ層
１２          コレクタ電極。
【図１】
2006108616.tif 000003
【図２】
2006108616.tif 000004
【図３】
2006108616.tif 000005
【図４】
2006108616.tif 000006
【図５】
2006108616.tif 000007
【図６】
2006108616.tif 000008
【図７】
2006108616.tif 000009
【図８】
2006108616.tif 000010
【図９】
2006108616.tif 000011
【図１０】
2006108616.tif 000012
【図１１】
2006108616.tif 000013
【図１２】
2006108616.tif 000014
【図１３】
2006108616.tif 000015
【図１４】
2006108616.tif 000016
【図１５】
2006108616.tif 000017
【図１６】
2006108616.tif 000018
【図１７】
2006108616.tif 000019
【図１８】
2006108616.tif 000020