(57)【要約】【課題】  ＣＲＴ、ＰＤＰの５０Ｈｚモードにおけるフリッカ現象や、ＤＬＰ方式プロジェクタにおける色割れを悪化させることなく、多重像現象を低減するようにする。【解決手段】  画像メモリ３に、入力映像信号のフィールド周波数で映像信号を書き込み、フィールド周波数の２倍で映像信号を読み出して、映像信号のフィールド周波数を２倍にする。動き検出回路７で、入力映像信号のフィールド間の動きを検出し、検出された動きベクトルに応じて、補間回路９で、フィールド間の動きに相当する動きの補間画像を形成する。スイッチ回路６により、フィールド周波数が上げられた映像信号の間に、形成された補間画像を挿入する。これにより、フリッカの除去や、色割れの発生を防止するために、映像信号のフィールド周波数を上げたときにも、多重像現象の発生を抑えることができる。【選択図】        図１
2006165974.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号を前記入力映像信号のフィールド周波数で書き込み、前記入力映像信号のフィールド周波数のＮ倍（Ｎは正の整数）のフィールド周波数で読み出して、前記入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、
前記入力映像信号のフィールド間の動きを検出する動き検出手段と、
前記動き検出手段により検出された動きベクトルに応じて、前記フィールド間の動きに相当する補間画像を形成する補間手段と、
前記フィールド周波数が上げられた映像信号の間に、前記補間手段で形成された補間画像を挿入する補間画像挿入手段と
を備えるようにしたことを特徴とする映像信号処理回路。
【請求項２】
入力映像信号のフィールド周波数をＮ倍（Ｎは正の整数）にする倍速化手段を有し、前記倍速化手段により入力映像信号のフィールド周波数をＮ倍に上げて、表示装置に供給するようにした画像表示システムであって、
前記倍速化手段は、
入力映像信号を前記入力映像信号のフィールド周波数で書き込み、前記入力映像信号のフィールド周波数のＮ倍のフィールド周波数で読み出して、前記入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、
前記入力映像信号のフィールド間の動きを検出する動き検出手段と、
前記動き検出手段により検出された動きベクトルに応じて、前記フィールド間の動きに相当する補間画像を形成する補間手段と、
前記フィールド周波数が上げられた映像信号の間に、前記補間手段で形成された補間画像を挿入する補間画像挿入手段と
を備えるようにしたことを特徴とする画像表示システム。
【請求項３】
前記表示装置は、ＣＲＴ(Cathode-Ray Tube)であることを特徴とする請求項２に記載の画像表示システム。
【請求項４】
前記表示装置は、ＰＤＰ（Plasma Display Panel）であることを特徴とする請求項２に記載の画像表示システム。
【請求項５】
前記倍速化手段は、前記入力映像信号がＰＡＬ／ＳＥＣＡＭ方式の場合に、フィールド周波数をＮ倍に上げるようにしたことを特徴とする請求項２に記載の画像表示システム。
【請求項６】
入力映像信号のフィールド周波数をＮ倍（Ｎは正の整数）にする倍速化手段を有し、前記倍速化手段により入力映像信号のフィールド周波数をＮ倍に上げてＤＭＤ(Digital Micromirror Device)素子に供給すると共に、Ｒ（赤）Ｇ（緑）Ｂ（青）に塗り分けられたカラーホイールの回転を前記Ｎ倍のフィールド周波数に応じて高速化する又は前記カラーホイールの塗り分け度数を前記Ｎ倍のフィールド周波数に応じて増加させ、前記カラーホイールを介された光を前記ＤＭＤ素子で反射させて、スクリーンに表示させるようにした画像表示システムであって、
前記倍速化手段は、
入力映像信号を前記入力映像信号のフィールド周波数で書き込み、前記入力映像信号のフィールド周波数のＮ倍のフィールド周波数で読み出して、前記入力映像信号のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、
前記入力映像信号のフィールド間の動きを検出する動き検出手段と、
前記動き検出手段により検出された動きベクトルに応じて、前記フィールド間の動きに相当する補間画像を形成する補間手段と、
前記フィールド周波数が上げられた映像信号の間に、前記補間手段で形成された補間画像を挿入する補間画像挿入手段と
を備えるようにしたことを特徴とする画像表示システム。
【請求項７】
入力映像信号を画像メモリに前記入力映像信号のフィールド周波数で書き込み、前記画像メモリから前記入力映像信号のフィールド周波数のＮ倍（Ｎは正の整数）のフィールド周波数で読み出して、前記入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する工程と、
前記入力映像信号のフィールド間の動きを検出する工程と、
前記検出された動きベクトルに応じて、前記フィールド間の動きに相当する補間画像を形成する工程と、
前記フィールド周波数が上げられた映像信号の間に、前記形成された補間画像を挿入する工程と
を備えるようにしたことを特徴とする映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＲＴ(Cathode-Ray Tube)、ＰＤＰ（Plasma Display Panel）、ＤＬＰ(Digital Light Processing)等を用いた映像信号処理回路、画像表示システム、及び、映像信号処理方法に関するもので、特に、フリッカの低減のために又は色割れの防止のために、フィールド周波数を上げた場合にも、多重像現象が発生することがないようにしたものに係わる。
【背景技術】
【０００２】
米国や日本では、テレビジョン方式として、ＮＴＳＣ(National Television System Communication)方式が採用されている。ＮＴＳＣ方式ではフィールド周波数は６０Ｈｚであり、一般的に人間の目の特性として６０Ｈｚの点滅ではフリッカとして認識されない。ところが、欧州等で採用されているＰＡＬ(Phase Alternation by Line System)／ＳＥＣＡＭ(SEquential Couleur A Memoire)方式では、フィールド周波数が６０Ｈｚであり、人間の目の残像効果よりも長い周期となってしまうために、フリッカが目立ってしまう。
【０００３】
このようなフリッカ現象を回避するために、以前より、ＣＲＴを使用した表示装置の一部では、フィールド周波数を２倍に上げて、同じフィールドの画像を２回表示し、擬似的にフィールド周波数を１００Ｈｚにして、フリッカを低減する手法が取られている。また、例えば特許文献１に示されるように、最近のＰＤＰでも、ＰＡＬ／ＳＥＣＡＭ方式の５０Ｈｚのフリッカを低減するために、完全な２倍速ではないが、１フィールドの中のサブフィールドを輝度比の大きいサブフィールドから可能な限り２つに分割し、それらのフィールドの中で均等に配置して、見かけ上、１００Ｈｚで駆動しているようにして、フリッカを低減する手法が知られている。
【０００４】
このように、ＣＲＴやＰＤＰでは、フリッカの低減を図るために、ＰＡＬ／ＳＥＣＡＭ方式のときには、５０Ｈｚのフィールド周波数を２倍にすることが行われている。
【０００５】
また、ＤＭＤ(Digital Micromirror Device)素子を使用したＤＬＰ方式のプロジェクタでは、色割れを防止するために、フィールド周波数を２倍以上にすることが行われている。この場合、ＰＡＬ／ＳＥＣＡＭ方式のような５０Ｈｚのフィールド周波数のときばかりでなく、ＮＴＳＣ方式のようなフィールド周波数が６０Ｈｚのときにも、フィールド周波数を２倍以上に上げることが行われている。
【０００６】
つまり、ＤＭＤ素子を使用したＤＬＰ方式によるプロジェクタが近年製品化されている。ＤＭＤ素子は表面に無数の微小なミラーを配置し、その角度を画素毎に変えられるデバイスである。ＤＬＰ方式ではＤＭＤ素子に光源からの光を照射し、ＤＭＤ素子の表面のミラーの角度によって光の進路を変え、画素単位で光のオン／オフを行い、映像表示を行う。こうして得られた画像情報の光をスクリーンに照射して画像表示を行うのがＤＬＰ方式のプロジェクタである。
【０００７】
ＤＬＰ方式のプロジェクタでは、一般的には１枚のDＭＤ素子を用いるため、Ｒ（赤）Ｇ（緑）Ｂ（青）の３原色を得るために、３色に塗り分けられた、回転するカラーホイールを用いる。映像信号を面順次化し、カラーホイールをＤＭＤ素子のＲＧＢ単位の映像表示周期と同期して回転させることで、ＲＧＢのカラー表示を可能とする。
【０００８】
ＤＬＰ方式のプロジェクタでは、１フィールドの映像におけるＲＧＢの３色を順番で表示するために、特有の問題点が発生する。すなわち、静止画を表示している、或いは視聴者の視線が固定されているときには問題無いが、動画を表示したり、視聴者の目線が動いたとき、絵柄によっては、ＲＧＢの発光が時間的にずれていることが検知されて、色割れと呼ばれる、本来ないはずの色が見えてしまう現象が現れる。
【０００９】
図８は、色割れの発生を説明したもので、静止した画面中央部のウィンドウＷ１が静止しているときには、図８（Ａ）に示すように色割れは生じないが、右に動き始めると、図８（Ｂ）に示すように、ウィンドウＷ１の前縁、後縁に、本来ないはずの色が付く。この例では、ウィンドウＷ１の一方の縁に黄色と赤の色が付き、その他方の縁に青とシアンの色が付いている。その幅は動き量に応じて変化し、動きが大きい程激しくなる。
【００１０】
図９は、色割れの発生原理を表した図である。図９において、縦方向は時間、横方向は画面上のポジションを表し、白のウィンドウ（ＲＧＢが面順次で順に発光して白となる）が右方向に３ドット／フィールドで動いている様子を表す。
【００１１】
このとき、目線はウィンドウの動きに合わせて移動し、網膜上の位置Ｌ１〜Ｌ３はウィンドウの後縁、網膜上の位置Ｌ４〜Ｌ６はウィンドウの前縁を見ていることに相当する。ウィンドウ部分の発光は図のようにＲＧＢの順で行われるが、網膜上の位置Ｌ３或いはＬ４では常にＲＧＢ３色の光が目に入って来るのに対して、網膜上の位置Ｌ１，Ｌ２或いはＬ５，Ｌ６ではそうはならずにアンバランスであるのがわかる。網膜上の位置Ｌ１では青のみ、網膜上の位置Ｌ２では緑と青だけとなるので、結果的に図８（Ｂ）に示すように、青とシアンの色がウィンドウＷ１の一方の縁に付くことになる。他方の縁部も同様で、網膜上の位置Ｌ５では赤と緑、網膜上の位置Ｌ６では赤だけになるので、それぞれ黄色と赤色が付く。
【００１２】
この色割れ現象の対応策として、ＤＭＤ素子の映像表示周期を２倍以上に上げ、同時にカラーホイールの回転も同期して上げる手法が良く取られる。図１０は、フィールド周波数を２倍にした例を示す。すなわち、図１０（Ａ）に示すような面順次の１フィールドの映像信号は、図１０（Ｂ）に示すように、同じフィールドを２回表示することで、２倍のフィールド周波数の面順次の映像信号となる。
【００１３】
このように、フィールド周波数を２倍にすると、図１１に示すように、色の付く範囲が狭くなり、色割れ現象が目立ちにくくなる。このように、映像表示周期を高くすれば高くする程、改善度合いも高くなる。こうしたＲＧＢの表示時間のずれを人間の目の検知限以下に抑え、色割れ現象を低減する手法が良く取られる。
【特許文献１】特開２００２−２２１９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述のように、ＣＲＴやＰＤＰでは、ＰＡＬ／ＳＥＣＡＭ方式のような５０Ｈｚモードにおいて、フィールド周波数を上げて、フリッカーの発生を抑制している。また、ＤＭＤ素子を用いたＤＬＰ方式のプロジェクタでは、フィールド周波数を上げて、色割れの発生を防ぐようにしている。
【００１５】
このように、ＣＲＴやＰＤＰではフリッカーの防止、ＤＬＰ方式のプロジェクタでは色割れの発生の防止というように、全く目的は異なるが、両者の手法は、同じフィールドを複数回以上表示するという点においてはほぼ等しい。そして、これらの手法は共通して、次に述べる弊害をも併せ持つ。
【００１６】
ＤＬＰのプロジェクタを例にして説明する。図１２は黒い背景に「Ｘ」の白い文字が表示されている様子を表す。文字が静止しているときには、図１２（Ａ）に示すように、正常に表示される。
【００１７】
ところが、色割れ対策を施したプロジェクタのように、フィールド周波数を１００Ｈｚとしているときに右又は左に動き始めると、あるフィールドの同じ画像が２回表示されることになる。
【００１８】
図１３は幅１ドットの画像が右へ２ドットずつ移動している様子を示す。目線は先程と同じく画面上の移動に合わせて移動する。しかし、同じフィールドの画像を２回表示しているために、網膜上の位置Ｌ２のすぐ横の網膜上の位置Ｌ１にもう一度同じ映像が映る。しかしすでに１回目の表示とは網膜上の位置がずれているために、左へずれた画像として認識される。
【００１９】
図１３の網膜上の位置Ｌ１及びＬ２の近傍では、先程の色割れ現象が観測されるが、幅は短くなっているため目立たなくなっているので説明は割愛する。また、図では省略したが、２倍速化或いはそれ以上の高速化した場合の各回目の表示の間には、実際にはブラックアウトしている期間が存在するので、網膜上の位置Ｌ１及びＬ２の映像は離れて独立した２つの像として認識される。
【００２０】
この２重像現象は、ＣＲＴやＰＤＰ方式プロジェクタでも、程度や明瞭度の差等の違いはあるが、ほぼ同様に発生する。特に比較的高速化が容易で、かつ色割れ対策の必要なＤＬＰ方式プロジェクタでは、高速化すればするほど、３重像、４重像という具合に程度が悪くなって行く。
【００２１】
本発明は、上述の課題を鑑み、ＣＲＴ、ＰＤＰの５０Ｈｚモードにおけるフリッカ現象や、ＤＬＰ方式のプロジェクタにおける色割れを防止するために、フィールド周波数を上げたときにも、多重像現象が発生しないようにした映像信号処理回路及び画像表示システム、並びに、映像信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
請求項１の発明に係る映像信号処理回路は、入力映像信号を入力映像信号のフィールド周波数で書き込み、入力映像信号のフィールド周波数のＮ倍（Ｎは正の整数）のフィールド周波数で読み出して、入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、入力映像信号のフィールド間の動きを検出する動き検出手段と、動き検出手段により検出された動きベクトルに応じて、フィールド間の動きに相当する補間画像を形成する補間手段と、フィールド周波数が上げられた映像信号の間に、補間手段で形成された補間画像を挿入する補間画像挿入手段とを備えるようにしたことを特徴とする。
【００２３】
請求項２の発明に係る画像表示システムは、入力映像信号のフィールド周波数をＮ倍（Ｎは正の整数）にする倍速化手段を有し、倍速化手段により入力映像信号のフィールド周波数をＮ倍に上げて、表示装置に供給するようにした画像表示システムであって、倍速化手段は、入力映像信号を入力映像信号のフィールド周波数で書き込み、入力映像信号のフィールド周波数のＮ倍のフィールド周波数で読み出して、入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、入力映像信号のフィールド間の動きを検出する動き検出手段と、動き検出手段により検出された動きベクトルに応じて、フィールド間の動きに相当する補間画像を形成する補間手段と、フィールド周波数が上げられた映像信号の間に、補間手段で形成された補間画像を挿入する補間画像挿入手段とを備えるようにしたことを特徴とする。
【００２４】
請求項３に係る画像表示装置は、請求項２の発明において、表示装置は、ＣＲＴであることを特徴とする。
【００２５】
請求項４に係る画像表示装置は、請求項２の発明において、表示装置は、ＰＤＰであることを特徴とする。
【００２６】
請求項５に係る画像表示装置は、請求項２の発明において、倍速化手段は、入力映像信号がＰＡＬ／ＳＥＣＡＭ方式の場合に、フィールド周波数をＮ倍に上げるようにしたことを特徴とする。
【００２７】
請求項６に係る画像表示装置は、入力映像信号のフィールド周波数をＮ倍（Ｎは正の整数）にする倍速化手段を有し、倍速化手段により入力映像信号のフィールド周波数をＮ倍に上げてＤＭＤ素子に供給すると共に、ＲＧＢに塗り分けられたカラーホイールの回転をＮ倍のフィールド周波数に応じて高速化する又はカラーホイールの塗り分け度数をＮ倍のフィールド周波数に応じて増加させ、カラーホイールを介された光をＤＭＤ素子で反射させて、スクリーンに表示させるようにした画像表示システムであって、倍速化手段は、入力映像信号を入力映像信号のフィールド周波数で書き込み、入力映像信号のフィールド周波数のＮ倍のフィールド周波数で読み出して、入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する画像メモリと、入力映像信号のフィールド間の動きを検出する動き検出手段と、動き検出手段により検出された動きベクトルに応じて、フィールド間の動きに相当する補間画像を形成する補間手段と、フィールド周波数が上げられた映像信号の間に、補間手段で形成された補間画像を挿入する補間画像挿入手段とを備えるようにしたことを特徴とする。
【００２８】
請求項７に係わる映像信号処理方法は、入力映像信号を画像メモリに入力映像信号のフィールド周波数で書き込み、入力映像信号のフィールド周波数のＮ倍（Ｎは正の整数）のフィールド周波数で読み出して、入力映像信号のフィールド周波数のＮ倍のフィールド周波数の画像信号を形成する工程と、入力映像信号のフィールド間の動きを検出する工程と、検出された動きベクトルに応じて、フィールド間の動きに相当する補間画像を形成する工程と、フィールド周波数が上げられた映像信号の間に、形成された補間画像を挿入する工程とを備えるようにしたことを特徴とする。
【発明の効果】
【００２９】
本発明によれば、入力映像信号のフィールド間の動きを検出し、検出された動きベクトルに応じて、フィールド間の動きに相当する動きの補間画像を形成し、フィールド周波数が上げられた映像信号の間に、形成された補間画像を挿入するようにしている。これにより、映像信号のフィールド周波数を上げたときにも、多重像現象の発生を抑えることができる。
【００３０】
ＣＲＴやＰＤＰの場合には、ＰＡＬ方式やＳＥＣＡＭ方式のように、フィールド周波数が５０Ｈｚのモードにおいて、フィールド周波数を２倍以上に上げて、フリッカーの発生を抑制することができる。このとき、入力映像信号のフィールド間の動きを検出し、検出された動きベクトルに応じて、フィールド間の動きに相当する動きの補間画像を形成し、フィールド周波数が上げられた映像信号の間に、形成された補間画像を挿入することで、多重像現象の発生を抑えることができる。
【００３１】
ＤＭＤ素子を使用したＤＬＰの場合には、フィールド周波数を上げることで、色割れの発生を抑制することができる。このとき、入力映像信号のフィールド間の動きを検出し、検出された動きベクトルに応じて、フィールド間の動きに相当する動きの補間画像を形成し、フィールド周波数が上げられた映像信号の間に、形成された補間画像を挿入することで、多重像現象の発生を抑えることができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態について図面を参照しながら説明する。図１は、本発明が適用された倍速化回路の一例を示すものである。
【００３３】
図１において、入力端子１からの映像信号データは、フィールド遅延回路２を介して、画像メモリ３に供給される。フィールド遅延回路２は、補間画像との遅延合わせために設けられる。画像メモリ３には、書き込みアドレス発生回路４から、書き込みアドレスが供給される。書き込みアドレス発生回路４には、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。書き込みアドレス発生回路４により、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃに基づいて、書き込みアドレスが生成される。この水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃに基づく書き込みアドレスにより、入力端子１からの映像信号データが画像メモリ３に書き込まれる。
【００３４】
画像メモリ３には、読み出しアドレス発生回路５から、読み出しアドレスが供給される。読み出しアドレス発生回路５には、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃが供給される。読み出しアドレス発生回路５により、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃに基づく読み出しアドレスにより、画像メモリ３の映像信号データが読み出される。
【００３５】
このように、画像メモリ３には、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃに基づく書き込みアドレスにより、入力映像信号のフィールド周波数で映像信号データが書き込まれ、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃに基づく読み出しアドレスにより、入力映像信号の２倍のフィールド周波数で映像信号データが読み出される。これにより、画像メモリ３からは、フィールド周波数が２倍とされた映像信号データが得られる。この画像メモリ３の出力信号は、スイッチ回路６の接点６ａに供給される。
【００３６】
また、入力端子１からの映像信号データは、動き検出回路７に供給されると共に、フィールド遅延回路８を介して、動き検出回路７に供給される。動き検出回路７では、各ブロック毎に、動きベクトルが検出される。動きベクトルは、例えば、入力映像信号データに参照ブロックを設定し、１フィールド前の映像信号データにサーチブロックを設定し、サーチブロックを参照ブロックの近傍で動かしながら、相関を演算することにより求められる。なお、動きベクトルの検出は、現在のフィールドの映像信号と１フィールド前の映像信号とにより求めても良いし、現在のフィールドの映像信号と１フィールド後の映像信号とにより求めても良い。動き検出回路７で求められた各ブロック毎の動きベクトルが補間回路９に供給される。
【００３７】
補間回路９は、動き検出回路７からの動きベクトルを用いて、フィールド間の補間画像を形成する。すなわち、図２に示すように、フィールドＦｎの画像（図２（Ａ））とフィールドＦｎ＋１の画像（図２（Ｃ））との間に、補間フィールドＦｎａの画像（図２（Ｂ））を形成するとする。ここで、図２に示すように、フィールドＦｎの画像Ｐ１が、フィールドＦｎ＋１ではＡ１方向に１６画素分動いているとする。この場合、フィールドＦｎとフィールドＦｎ＋１との間の補間フィールドＦｎａでは、その半分の（１６／２＝８）画素分、画像Ｐ１がＡ１方向に動いていると考えられる。
【００３８】
そこで、補間回路９では、動き検出回路７で求められた各ブロック毎の動きベクトルから動き量を判断し、動きがある部分については、フィールド間の位置に相応しい位置になるように、補間を行う。例えば、図２に示したように、フィールドＦｎの画像とフィールドＦｎ＋１の画像との間に、補間フィールドＦｎａを形成したとすると、フィールドＦｎの画像信号データに対して、（１６／２＝８）画素分の動きをＡ１方向に加えて、補間画像を形成する。又は、フィールドＦｎ＋１の画像信号データに対して、（１６／２＝８）画素分の動きをＡ２方向に加えて、補間画像を形成する。
【００３９】
補間回路９で形成された補間画像データは、画像メモリ１０に供給される。画像メモリ１０には、書き込みアドレス発生回路１１から、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。書き込みアドレス発生回路１１には、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。書き込みアドレス発生回路１１で、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃに基づいて、書き込みアドレスが生成される。この書き込みアドレスが画像メモリ１０に供給される。
【００４０】
画像メモリ１０には、読み出しアドレス発生回路１２から、読み出しアドレスが供給される。読み出しアドレス発生回路１２には、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃが供給される。読み出しアドレス発生回路１２により、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃに基づく読み出しアドレスにより、画像メモリ１０の映像信号データが読み出される。
【００４１】
このように、画像メモリ１０には、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃに基づく書き込みアドレスで映像信号データが書き込まれ、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃに基づく読み出しアドレスにより、補間画像データが読み出される。これにより、画像メモリ１０からは、フィールド周波数が２倍とされた補間画像データが出力される。この画像メモリ１０の出力信号は、スイッチ回路６の接点６ｂに供給される。
【００４２】
スイッチ回路６は、２倍の垂直同期信号２ＶＳｙｎｃにより形成されたスイッチ制御信号ＳＷにより交互に切り替えられる。これにより、フィールド周波数が２倍とされた映像信号の間に、補間画像が挿入される。スイッチ回路６の出力が出力端子１３から出力される。
【００４３】
図３は、本発明が適用された倍速化回路のタイミングチャートを示すものである。入力端子１に、図３（Ａ）に示すように、フィールドＦ０、Ｆ１、Ｆ２、…の映像信号データｆ０、ｆ１、ｆ２、…が供給される。この映像信号データｆ０、ｆ１、ｆ２、…は、フィールド遅延回路２で１フィールド遅延されて画像メモリ３に供給される。このため、画像メモリ３には、図３（Ｂ）に示すようなタイミングで、フィールドＦ０、Ｆ１、Ｆ２、…の映像信号データｆ０、ｆ１、ｆ２、…が書き込まれる。そして、画像メモリ３の映像信号データは、入力映像信号データの２倍のフィールド周波数で画像メモリ３から出力される。これにより、図３（Ｃ）に示すように、同一フィールドの映像信号データが２回読み出され、フィールド周波数が２倍とされた映像信号データが画像メモリ３から出力される。このフィールド周波数が２倍とされた映像信号データがスイッチ回路６の接点６ａに供給される。
【００４４】
また、動き検出回路７では、入力映像信号データ（図３（Ａ））と、フィールド遅延回路８により１フィールド遅延された映像信号データ（図３（Ｄ））とにより、図３（Ｅ）に示すように、フィールド間の動きベクトルＭＶ０、ＭＶ１、ＭＶ２、…が求められる。この動きベクトルＭＶ０、ＭＶ１、ＭＶ２、…を用いて、図３（Ｅ）に示すように、補間画像データｆ０ａ、ｆ１ａ、ｆ２ａ、…（図３（Ｆ））が形成される。
【００４５】
この補間画像データｆ０ａ、ｆ１ａ、ｆ２ａ、…は、図３（Ｆ）に示すように、画像メモリ１０に書き込まれる。そして、画像メモリ１０の補間画像データは、図３（Ｇ）に示すように、入力補間画像データの２倍のフィールド周波数で画像メモリ１０から読み出される。これにより、同一フィールドの補間画像データが２回読み出され、フィールド周波数が２倍とされた補間画像データが画像メモリ１０から出力される。このフィールド周波数が２倍とされた補間画像データ（図３（Ｇ））がスイッチ回路６の接点６ｂに供給される。
【００４６】
スイッチ回路６は、図３（Ｈ）に示すように、２倍のフィールド周波数で切り替わるスイッチ制御信号ＳＷにより交互に切り替えられる。スイッチ制御信号ＳＷがＬレベルのときには、画像メモリ３の出力（図３（Ａ））が選択され、スイッチ制御信号ＳＷがＨレベルのときには、画像メモリ１０の出力（図３（Ｇ））が選択される。これにより、図３（Ｉ）に示すように、スイッチ回路６からは、フィールド周波数が２倍とされた映像信号データｆ０、ｆ０ａ、ｆ１、ｆ１ａ、ｆ２、ｆ２ａ、…が出力される。
【００４７】
このように、スイッチ回路６から出力されるフィールド周波数が２倍とされた映像信号データでは、１フィールド毎に、補間画像データｆ０ａ、ｆ１ａ、ｆ２ａ、…が挿入される。このため、ＣＲＴやＰＤＰでフリッカーの発生を抑制するために、或いは、ＤＬＰ方式のプロジェクタで色割れの発生を防ぐために、フィールド周波数を上げた場合でも、多重像現象の発生を抑制できる。
【００４８】
図４は、上述の倍速化回路を、ＣＲＴの表示装置の表示システムに適用した場合の実施形態を示すものである。図４において、入力端子５１からの映像信号は倍速化回路５２に供給される。倍速化回路５２で、映像信号のフィールド周波数が２倍に上げられる。倍速化回路５２の出力信号は、映像信号処理回路５３を介して、ＣＲＴ５４に供給される。
【００４９】
また、同期回路５５には、入力映像信号の水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。同期回路５５からは、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが出力されると共に、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃが出力される。水平同期信号２ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃ、並びに、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃは、倍速化回路５２に供給される。また、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃは、偏向回路５６に供給される。偏向回路５６により、２倍のフィールド周波数で電子ビームが走査され、２倍のフィールド周波数の画像がＣＲＴ５４に映し出される。
【００５０】
図５は、上述の倍速化回路を、ＰＤＰの表示装置の表示システムに適用した場合の実施形態を示すものである。図５において、入力端子６１からの映像信号は倍速化回路６２に供給される。倍速化回路６２で、映像信号のフィールド周波数が２倍に上げられる。倍速化回路６２の出力信号は、表示駆動回路６３に供給される。
【００５１】
また、同期回路６５には、入力映像信号の水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。同期回路６５からは、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが出力されると共に、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃが出力される。水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃ、並びに、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃは、倍速化回路６２に供給される。また、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃは、表示駆動回路６３に供給される。表示駆動回路６３により、２倍のフィールド周波数で、サブフィールド処理により、表示パネル６４が駆動される。
【００５２】
ＣＲＴやＰＤＰでは、ＰＡＬ／ＳＥＣＡＭのようなフィールド周波数が５０Ｈｚのモード場合に、フリッカが目立つ。この例では、倍速化回路５２及び６２で、フィールド周波数を２倍に上げられる。このため、フリッカの発生を抑制できる。
【００５３】
また、この例では、倍速化回路５２及び６２として、図１に示したような構成のものが用いられる。このため、倍速化回路５２及び６２により倍速化された映像信号の１フィールド毎に、補間画像が挿入される。これにより、フィールド周波数を上げた場合でも、多重像現象の発生を抑制できる。
【００５４】
図６は、上述の倍速化回路を、ＤＭＤ素子を用いたＤＬＰ方式のプロジェクタを用いた表示システムに適用した場合の実施形態を示すものである。図６において、入力端子７１からの映像信号は倍速化回路７２に供給される。倍速化回路７２で、映像信号のフィールド周波数が２倍に上げられる。倍速化回路７２の出力信号は、面順次信号形成回路７３によりＲＧＢが面順次化されて、ＤＭＤ素子７４に供給される。
【００５５】
また、同期回路７５には、入力映像信号の水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが供給される。同期回路７５からは、水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃが出力されると共に、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃが出力される。水平同期信号ＨＳｙｎｃ及び垂直同期信号ＶＳｙｎｃ、並びに、２倍の周波数の水平同期信号２ＨＳｙｎｃ及び垂直同期信号２ＶＳｙｎｃは、倍速化回路７２に供給される。また、２倍の周波数の垂直同期信号２ＶＳｙｎｃは、モータ駆動回路７７に供給される。そして、２倍の周波数の垂直同期信号ＶＳｙｎｃに基づいて、ＲＧＢに塗り分けられたカラーホイール７８が高速回転される。光源７９からの光は、カラーホイール７８を介してＤＭＤ素子７４に照射され、その反射光により、スクリーン８０に画像が映し出される。
【００５６】
なお、この例では、２倍のフィールド周波数に合わせて、カラーホイール７８を光速回転させているが、フィールド周波数に合わせて、カラーホイール７８の塗り分け度数を増やすようにしても良い。
【００５７】
ＤＭＤ素子を用いたＤＬＰ方式のプロジェクタでは、フィールド周波数を上げることにより、色割れ現象を抑制することができる。この例では、倍速化回路７２で、フィールド周波数を２倍に上げられる。このため、色割れ現象の発生を抑制できる。
【００５８】
また、この例では、倍速化回路７２として、図１に示したような構成のものが用いられる。このため、倍速化された映像信号の１フィールド毎に、補間画像が挿入される。これにより、フィールド周波数を上げた場合でも、多重像現象の発生を抑制できる。
【００５９】
図７は、２重像の改善を示すものである。図７に示すように、倍速化された映像信号の１フィールド毎に、補間画像を挿入すると、網膜上の刺激値が一定になり、２重像が軽減されたことがわかる。
【００６０】
なお、上述の例ではフィールド周波数を２倍速としているが、本発明は、２倍速に限定されるものではなく、本発明は、Ｎ倍速（Ｎは正の整数）の場合でも同様に適用できる。２倍速以上の場合には、本来の２つのフィールド間の動き量を、そのフィールド増加数に従って、均等分割し、その量に応じた画像の移動及び補間を行うようにすれば良い。
【産業上の利用可能性】
【００６１】
本発明は、表示装置としてＣＲＴやＰＤＰにおいて、フリッカーの改善のために、フィールド周波数を上げる場合や、ＤＭＤ素子を用いたＤＬＰ方式のプロジェクタで、色割れの発生を抑制するために、フィールド周波数を上げる場合に、多重像の発生を防止するのに用いることができる。
【図面の簡単な説明】
【００６２】
【図１】本発明が適用された倍速化回路の一例を示すブロック図である。
【図２】本発明が適用された倍速化回路の一例における補間の説明図である。
【図３】本発明が適用された倍速化回路の一例の説明に用いるタイミングチャートである。
【図４】本発明をＣＲＴ表示装置の表示システムに適用した場合の実施形態を示すブロック図である。
【図５】本発明をＰＤＰ表示装置の表示システムに適用した場合の実施形態を示すブロック図である。
【図６】本発明をＤＭＤ素子を用いたＤＬＰプロジェクタの表示システムに適用した場合の実施形態を示すブロック図である。
【図７】ＤＭＤ素子を用いたＤＬＰプロジェクタのおける多重像の抑制の説明図である。
【図８】色割れの発生の説明図である。
【図９】ＤＭＤ素子を用いたＤＬＰプロジェクタにおける色割れの発生の説明図である。
【図１０】ＤＭＤ素子を用いたＤＬＰプロジェクタにおける色割れの改善の説明図である。
【図１１】色割れの改善の説明図である。
【図１２】多重像の発生の説明図である。
【図１３】ＤＭＤ素子を用いたＤＬＰプロジェクタにおける多重像の発生の説明図である。
【符号の説明】
【００６３】
３、１０  画像メモリ
４、５、１１、１２  アドレス発生回路
６  スイッチ回路
７  動き検出回路
９  補間回路
【図１】
2006165974.tif 000003
【図２】
2006165974.tif 000004
【図３】
2006165974.tif 000005
【図４】
2006165974.tif 000006
【図５】
2006165974.tif 000007
【図６】
2006165974.tif 000008
【図７】
2006165974.tif 000009
【図８】
2006165974.tif 000010
【図９】
2006165974.tif 000011
【図１０】
2006165974.tif 000012
【図１１】
2006165974.tif 000013
【図１２】
2006165974.tif 000014
【図１３】
2006165974.tif 000015