(57)【要約】【課題】レーザビア加工技術を有効に活用して低コストで高密度配線を可能にした多層プリント配線板、多層プリント配線板の製造方法、および多層プリント配線板を実装した電子機器を提供することを課題とする。【解決手段】電源若しくはグランド層として用いられる第２層（Ｌ２）と、信号層として用いられる第３層（Ｌ３）とを形成するコア材１２には、内層側の第３層から外層側の第２層に向けて穴開けされメッキが施されたビア２１ｂが設けられる。このビア２１ｂにより信号層となる第３層（Ｌ３）と電源若しくはグランド層となる第２層（Ｌ２）との層間を接続する回路が形成される。【選択図】    図１
2006041378.tif 000002
【特許請求の範囲】
【請求項１】
内層側に信号層を形成し、外層側に電源若しくはグランド層を形成して、内層側から外層側に向けて穴開けしたビアにより前記信号層と前記電源若しくはグランド層とを接続した回路を具備するコア材を最外層を形成する絶縁材に積層して設けたことを特徴とする多層プリント配線板。
【請求項２】
前記絶縁材は、外層側から内層側に向けて穴開けしたビアにより前記最外層に形成した信号層と前記電源若しくはグランド層とを接続した回路を具備する請求項２記載の多層プリント配線板。
【請求項３】
二枚の前記絶縁材により第１層となる最外層と第ｎ層となる最外層を形成し、二枚の前記コア材により第２、第３層と第ｎ−２、第ｎ−１層を形成して、前記第１層および第３層と、第ｎ−２層および第ｎ層とをそれぞれ信号層とし、第２層および第ｎ−１層をそれぞれ電源若しくはグランド層としたｎ層で構成される請求項２記載の多層プリント配線板。
【請求項４】
前記信号層に、互いに干渉する高周波信号を扱う機能回路の信号配線パターンを前記機能回路毎に層を別にして設けた請求項３記載の多層プリント配線板。
【請求項５】
コアとプリプレグを交互に積層してｎ層を形成した多層プリント配線板の製造方法に於いて、
第２、第３層をコアにより形成し、
前記第２、第３層を形成するコアに前記第３層から前記第２層に向けてレーザ加工によりビアを形成し、
前記ビアにメッキを施して前記第２層と前記第３層とを接続する回路を形成したことを特徴とする多層プリント配線板の製造方法。
【請求項６】
前記第２、第３層に加え、第ｎ−２、第ｎ−１層をコアにより形成し、
前記第ｎ−２、第ｎ−１層を形成するコアに前記第ｎ−２層から前記第ｎ−１層に向けてレーザ加工によりビアを形成し、
前記ビアにメッキを施して前記第ｎ−２層と前記第ｎ−１層とを接続する回路を形成したことを特徴とする請求項５記載の多層プリント配線板の製造方法。
【請求項７】
前記第２層および前記第ｎ−１層を電源若しくはグランド層とした請求項６記載の多層プリント配線板の製造方法。
【請求項８】
第１層および第ｎ層をそれぞれプリプレグにより形成し、前記第１層および第ｎ層を形成する各プリプレグにレーザ加工によりビアを形成し、当該各ビアにメッキを施して前記第１層と前記第２層との間、および前記ｎ層と前記ｎ−１層との間をそれぞれ接続する回路を形成したことを特徴とする請求項７記載の多層プリント配線板の製造方法。
【請求項９】
内層側を信号層とし、外層側を電源若しくはグランド層として、内層側から外層側に向けて形成したビアにより前記信号層と前記電源若しくはグランド層との間を接続した回路を具備するコア材を最外層を形成する絶縁材に積層して設けた多層プリント配線板と、前記多層プリント配線板に実装され前記回路に接続された素子とを具備したことを特徴とする電子機器。
【請求項１０】
前記多層プリント配線板は、当該配線板の表裏両面の最外層を形成する絶縁材各々に前記コア材を積層した請求項９記載の電子機器。
【請求項１１】
前記多層プリント配線板は、前記絶縁材により形成された前記最外層を信号層として、当該信号層から前記コア材に向けて形成したビアにより前記信号層と前記電源若しくはグランド層との間を接続した回路を具備する請求項１０記載の電子機器。
【請求項１２】
前記コア材に形成した信号層を用いた第１の高周波回路と、前記絶縁材に形成した信号層を用いた第２の高周波回路とを具備する請求項１１記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば複数種の高周波信号を扱う電子回路、高密度が要求される電子回路等に適用して好適な多層プリント配線板、多層プリント配線板の製造方法、および多層プリント配線板を実装した電子機器に関する。
【背景技術】
【０００２】
情報処理機器をはじめ各種の電子機器に於いては、絶縁材としてプリプレグとコア（銅張積層板）を交互に積層した多層プリント配線板が広く用いられる。多層プリント配線板には、電源パターン、グランドパターン、信号パターン等の各種配線パターンに加え、上記積層された配線板の相互を回路接続するスルーホール、ビア（バイアホール）等が設けられる。この種基板の製造技術として、例えば微細レーザビア加工とビルドアッププロセスにより複数の層間にビアを形成する等の高密度パターン設計を意識した基板製造技術が存在する。
【非特許文献１】東芝レビュー    ＶＯＬ．５３  Ｎｏ．９（１９９８）［薄型・軽量ノートパソコンの実装技術］Ｐ．Ｐ６５−６９
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のこの種基板製造技術に於いては、ビルドアッププロセスによる複数回の積層に伴う製造工程の煩雑化、複数層を貫くビアの深さに伴うメッキ技術の困難性等、製造性並びに経済性の面で問題があった。
【０００４】
本発明は上記実情に鑑みなされたもので、レーザビア加工技術を有効に活用して低コストで高密度配線を可能にした多層プリント配線板、多層プリント配線板の製造方法、および多層プリント配線板を実装した電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、多層プリント配線板に於いて、内層側に信号層を形成し、外層側に電源若しくはグランド層を形成して、内層側から外層側に向けて穴開けしたビアにより前記信号層と前記電源若しくはグランド層とを接続した回路を具備するコア材を最外層を形成する絶縁材に積層して設けたことを特徴とする。
【０００６】
また本発明は、コアとプリプレグを交互に積層してｎ層を形成した多層プリント配線板の製造方法に於いて、第２、第３層をコアにより形成し、前記第２、第３層を形成するコアに前記第３層から前記第２層に向けてレーザ加工によりビアを形成し、前記ビアにメッキを施して前記第２層と前記第３層とを接続する回路を形成したことを特徴とする。
【０００７】
また本発明は、多層プリント配線板を実装した電子機器に於いて、内層側を信号層とし、外層側を電源若しくはグランド層として、内層側から外層側に向けて形成したビアにより前記信号層と前記電源若しくはグランド層との間を接続した回路を具備するコア材を最外層を形成する絶縁材に積層して設けた多層プリント配線板と、前記多層プリント配線板に実装され前記回路に接続された素子とを具備したことを特徴とする。
【発明の効果】
【０００８】
レーザビア加工技術を有効に活用して低コストで高密度配線を可能にした。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の実施形態を説明する。
【００１０】
図１に本発明の第１実施形態に係る多層プリント配線板の構成を示す。この実施形態に係る多層プリント配線板は、プリプレグとコア（銅張積層板）を交互に積層したｎ層構造の多層プリント配線板を示している。ここでは、プリプレグを用いた絶縁材１１，１３，１５，１７，１９とコア材１２，１４，１６，１８とにより１０（ｎ＝１０）層構造とした積層例を示している。この１０層のうち、第２層（Ｌ２）および第９層（Ｌ９）にそれぞれ電源若しくはグランド層を形成し、残る他の各層（第１層（Ｌ１）、第３層（Ｌ３）乃至第８層（Ｌ８）、第１０層（Ｌ１０））に信号層を形成する。
【００１１】
上記各層を形成するプリプレグを用いた絶縁材およびコア材のうち、電源若しくはグランド層として用いられる第２層（Ｌ２）と、信号層として用いられる第３層（Ｌ３）とを形成するコア材１２には、内層側の第３層から外層側の第２層に向けて穴開けされメッキが施されたビア２１ｂが設けられる。このビア２１ｂにより信号層となる第３層（Ｌ３）と電源若しくはグランド層となる第２層（Ｌ２）との層間を接続する回路が形成される。
【００１２】
また、信号層として用いられる第８層（Ｌ８）と、電源若しくはグランド層として用いられる第９層（Ｌ９）とを形成するコア材１８についても上記コア材１２と同様に、内層側の第８層から外層側の第９層に向けて穴開けされメッキが施されたビア２１ｃが設けられる。このビア２１ｃにより信号層となる第８層（Ｌ８）と電源若しくはグランド層となる第９層（Ｌ９）との間を接続する回路が形成される。これらの層間接続を行うビア２１ｂ，２１ｃの形成方法については図３および図４を参照して後述する。
【００１３】
上記コア材１２，１８に設けられたビア２１ｂ，２１ｃの他に、プリプレグを用いた絶縁材１１，１９により形成された最外層となる各信号層にも電源若しくはグランド層との間にビア２１ａ，２１ｄが形成される。すなわちプリプレグを用いた絶縁材１１により形成された第１層（Ｌ１）とコア材１２により形成された電源若しくはグランド層となる第２層（Ｌ２）との間には、最外層となる第１層（Ｌ１）から第２層（Ｌ２）に向けて穴開けされメッキが施されたビア２１ａが設けられる。またコア材１８により形成された電源若しくはグランド層となる第９層（Ｌ９）とプリプレグを用いた絶縁材１９により形成された第１０層（Ｌ１０）との間に於いても、最外層となる第１０層（Ｌ１０）から第９層（Ｌ９）に向けて穴開けされメッキが施されたビア２１ｄが設けられる。さらに上記最外層となる信号層（Ｌ１，Ｌ１０）には信号パターンに応じた所定の部位にソルダーレジスト２３ａ，２３ｂ等の皮膜加工が施される。
【００１４】
上記したような内層側から外層側に向けて穴開けされて形成された内層間を接続するビア２１ｂ，２１ｃを含んだ多層プリント配線板構造とすることにより、電源若しくはグランド層（Ｌ２），（Ｌ９）を挟んだ内層側と外層側の各信号層（Ｌ１・Ｌ３），（Ｌ８・Ｌ１０）に於いて、当該各信号層と電源若しくはグランド層の間を上記ビア２１ｂ，２１ｃを用いて任意に電気的接続（回路接続）でき、高密度配線が可能となる。さらに、電源若しくはグランド層を挟んだ内層側の信号層と外層側の信号層とが電源若しくはグランド層で電磁遮蔽されることから、クロストークノイズを低減した高速回路の実装に適したプリント配線板が提供できる。例えば第１の高速クロックを用いた第１の高周波回路を上記ビア２１ｂを用いて電源若しくはグランド層（Ｌ２）の内層側にある信号層（Ｌ３）に形成し、第２の高速クロックを用いた第２の高周波回路をビア２１ａを用いて電源若しくはグランド層（Ｌ２）の外層側（最外層）にある信号層（Ｌ１）に形成することにより、第１の高周波回路と第２の高周波回路とを電源若しくはグランド層（Ｌ２）で電磁遮蔽してクロストークノイズを低減した高速回路の実装が可能となる。
【００１５】
上記図１に示した多層プリント配線板の変形例を図２に示している。この図２に示す配線板構造が上記図１に示す構造と特に異なるところは、電源若しくはグランド層（Ｌ２，Ｌ９）をそれぞれベタパターンで構成し、コア材１８に設けた、内層側の信号層（Ｌ８）から外層側の電源若しくはグランド層（Ｌ９）向けて穴開けされたビア２１ｃと、プリプレグを用いた絶縁材１９に設けたビア２１ｄとの配置を非対象としている点である。尚、この図２ら示す構造はコア材１８に設けたビア２１ｃと、プリプレグを用いた絶縁材１９に設けたビア２１ｄとの配置のみを非対象としているが、コア材１２に設けた、内層側の信号層（Ｌ３）から外層側の電源若しくはグランド層（Ｌ２）向けて穴開けされたビア２１ｂと、プリプレグを用いた絶縁材１１に設けたビア２１ａとの配置を含めて非対象としてもよい。さらにビア２１ａとビア２１ｂとを非対象として、その各ビアをそれぞれ独立した電源パターン若しくはグランドパターンに接続する構成であってもよい。
【００１６】
次に図３および図４を参照して本発明の実施形態に係る多層プリント配線板の製造方法を説明する。ここでは上記した図１に示す１０層構造の多層プリント配線板を例に、その各構成要素に付した参照符号を括弧で括り、製造工程を説明する。
【００１７】
図３（ａ）に示す工程１では、先ず第２層（Ｌ２）、第３層（Ｌ３）を形成するコア材（１２）を用意する。
【００１８】
図３（ｂ）に示す工程２では、工程１で用意したコア材（１２）に内層側となる第３層（Ｌ３）から外層側となる第２層（Ｌ２）に向けてレーザビームにより穴開け加工をする。図３（ｂ）では上側の層が内層側となる信号層（Ｌ３）、下側の層が外層側となる電源若しくはグランド層（Ｌ２）を示している。
【００１９】
図３（ｃ）に示す工程３では、工程２で開けられた穴にメッキを施し、コア材（１２）の第３層（Ｌ３）と第２層（Ｌ２）を接続するビア（２１ｂ）を形成する。
【００２０】
図３（ｄ）に示す工程４では、ビア（２１ｂ）が形成されたコア材（１２）の第３層（Ｌ３）を信号層、第２層（Ｌ２）を電源若しくはグランド層として各層に所定のパターンを形成する。
【００２１】
上記した工程１〜４により、第２層（Ｌ２）、第３層（Ｌ３）を形成するコア材（１２）に、内層側となる第３層（Ｌ３）から外層側となる第２層（Ｌ２）に向けて穴開けされたビア（２１ｂ）が形成され、さらに第３層（Ｌ３）を信号層、第２層（Ｌ２）を電源若しくはグランド層として上記ビア（２１ｂ）を用いて各層に所定のパターンが形成される。
【００２２】
また第８層（Ｌ８）および第９層（Ｌ９）を形成するコア材（１８）についても、上記コア材（１２）と同様に、上記工程１〜４により、内層側となる第８層（Ｌ８）から外層側となる第９層（Ｌ９）に向けて穴開けされたビア（２１ｃ）が形成され、さらに第８層（Ｌ８）を信号層、第９層（Ｌ９）を電源若しくはグランド層として上記ビア（２１ｃ）を用いて各層に所定のパターンが形成される。
【００２３】
図３（ｅ）に示す工程５では、上記工程４により、ビア（２１ｂ）を用いて信号層（Ｌ３）と電源若しくはグランド層（Ｌ２）にそれぞれパターンを形成したコア材（１２）と、同じく上記工程４により、ビア（２１ｃ）を用いて信号層（Ｌ８）と電源若しくはグランド層（Ｌ９）にそれぞれパターンを形成したコア材（１８）と、第４層（Ｌ４）乃至第７層（Ｌ７）の各信号層を形成するプリプレグを用いた絶縁材（１３，１５，１７）および予めパターンが形成されたコア材（１４，１６）と、第１層を形成するプリプレグを用いた絶縁材１１、および当該絶縁材１１に最外層となる信号層を形成するための銅箔と、第１０層を形成するプリプレグを用いた絶縁材１９、および当該絶縁材１９に最外層となる信号層を形成するための銅箔とをそれぞれ層順に積んで位置合わせをする。
【００２４】
図４（ｆ）に示す工程６では、工程５で積まれたコア材およびプリプレグを用いた絶縁材を積層し一体化して、最外層の信号パターン形成を残した状態の多層基板を得る。
【００２５】
図４（ｇ）に示す工程７では、工程６で積層し一体化した多層基板の最外層となる第１層（Ｌ１）から第２層（Ｌ２）に向けてレーザビームにより穴開け加工をする。さらに最外層となる第１０層（Ｌ１０）から第９層（Ｌ９）に向けてレーザビームにより穴開け加工をする。
【００２６】
図４（ｈ）に示す工程８では、工程７で開けられた穴にメッキを施し、第１層（Ｌ１）と第２層（Ｌ２）を接続するビア（２１ａ）を形成する。さらに第１０層（Ｌ１０）と第９層（Ｌ９）を接続するビア（２１ｄ）を形成する。
【００２７】
図４（ｉ）に示す工程９では、工程８で形成したビア（２１ａ）を用いて第１層（Ｌ１）に信号パターンを形成し、同じく工程８で形成したビア（２１ｄ）を用いて第１０層（Ｌ１０）に信号パターンを形成する。、
図４（ｊ）に示す工程１０（最終工程）では、工程９で信号パターンを形成した信号層（Ｌ１，Ｌ１０）にソルダーレジスト（２３ａ，２３ｂ）の皮膜を施す。
【００２８】
このような製造工程により、内層側から外層側に向けて穴開けされて形成された内層間を接続するビア２１ｂ，２１ｃを含んだ高密度配線が可能な多層プリント配線板を最少積層回数で製造できる。さらにこの製造工程に於ける上記ビア２１ｂ，２１ｃの形成は、既存のレーザビア加工手段およびメッキ手段を用いた通常の１層分のレーザビア加工で形成できる。これにより高密度配線を可能にした信頼性の高い層間接続回路を具備した多層プリント配線板を安価に提供できる。
【００２９】
上記製造工程により得られた多層プリント配線板を実装した電子機器の一構成例を図５に示している。ここでは、上記図１または図２に示す構造の多層プリント配線板を、キーボードを備えたポータブルコンピュータ等の情報処理機器に実装した構成例を示している。
【００３０】
情報処理機器４０の筐体４０ａには、回路基板４１が収納され、その回路基板４１を覆うようにキーボード４２が設けられる。  
回路基板４１には、ＣＰＵチップ４３を実装するＣＰＵ実装基板４６、第１の高速クロックを用いた第１の高速回路素子４４、第２の高速クロックを用いた第２の高速回路素子４５等が実装される。
【００３１】
これら各素子を実装した回路基板４１は図１に示す多層プリント配線板を用いて構成される。この多層プリント配線板を用いて構成された回路基板４１は、プリプレグを用いた絶縁材１１により表層（最上層）となる第１層（Ｌ１）が形成され、コア材１２により第２層（Ｌ２）および第３層（Ｌ３）が形成される。第１層（Ｌ１）は信号層であり、ここでは回路基板４１に実装された第１の高速回路素子４４の配線に用いられる信号パターンが設けられる。第２層（Ｌ２）は電源若しくはグランド層であり、ここではグランドパターンが設けられる。第３層（Ｌ３）は信号層であり、ここでは回路基板４１に実装された第２の高速回路素子４５の配線に用いられる信号パターンが設けられる。
【００３２】
グランド層として用いられる第２層（Ｌ２）と、信号層として用いられる第３層（Ｌ３）とを形成するコア材１２には、内層側の第３層（Ｌ３）から外層側の第２層（Ｌ２）に向けて穴開けされメッキが施されたビア２１ｂが設けられ、このビア２１ｂを用いて信号層となる第３層（Ｌ３）とグランド層となる第２層（Ｌ２）との層間を接続する回路が形成される。またプリプレグを用いた絶縁材１１により形成された最外層となる信号層（Ｌ１）にもグランド層（Ｌ２）との間にビア２１ａが設けられ、このビア２１ａを用いて信号層となる第１層（Ｌ１）とグランド層となる第２層（Ｌ２）との層間を接続する回路が形成される。
【００３３】
上記回路基板４１に実装された第１の高速回路素子４４は、上記第１層（Ｌ１）と第２層（Ｌ２）を接続するビア２１ａと、第１層（Ｌ１）に形成された信号パターンを用いて回路配線される。上記ビア２１ａを用いることで高密度配線が可能となる。
【００３４】
上記回路基板４１に実装された第２の高速回路素子４５は、内層側の第３層（Ｌ３）から外層側の第２層（Ｌ２）に向けて穴開けされた、第３層（Ｌ３）と第２層（Ｌ２）を接続するビア２１ａと、第１層（Ｌ１）に形成された信号パターンを用いて回路配線される。
【００３５】
尚、上記各素子の電源入力端子は例えばスルーホールを介して図示しない電源層（例えば図１に示す第９層）に接続され、電源層から動作用電源が供給される。
【００３６】
第１の高速回路素子４４および第２の高速回路素子４５はそれぞれＣＰＵチップ４３の周辺回路を構成するもので、第１の高速回路素子４４は第１の高速クロックを用いて所定の回路動作を行う。第２の高速回路素子４５は第２の高速クロックを用いた所定の回路動作を行う。
【００３７】
ここで、第１の高速クロックを用いた第１の高速回路素子４４の動作回路が形成される信号層（Ｌ１）と、第２の高速クロックを用いた第２の高速回路素子４５の動作回路が形成される信号層（Ｌ３）との間には、グランド層（Ｌ２）が介在し、第１の高速回路素子４４の動作回路と第２の高速回路素子４５の動作回路との間がこのグランド層（Ｌ２）によって電磁遮蔽される。
【００３８】
これにより、上記各信号層（Ｌ１，Ｌ３）に高密度の回路を形成できるとともに、上記各信号層（Ｌ１，Ｌ３）の間をグランド層（Ｌ２）で電磁遮蔽して、上記各信号層（Ｌ１，Ｌ３）間のクロストークノイズを低減できる。ここでは、第１の高速回路素子４４の動作回路を形成する信号層（Ｌ１）と、第２の高速回路素子４５の動作回路を形成する信号層（Ｌ３）とをグランド層（Ｌ２）により電磁遮蔽して、上記各高速回路間のクロストークノイズを低減でき、第１の高速回路素子４４で扱う第１の高速クロック信号と第２の高速回路素子４５で扱う第２の高速クロック信号とが互いに干渉することのない安定した高速回路動作を期待できる。
【００３９】
尚、上記各信号層（Ｌ１，Ｌ３）に形成される回路は、高速クロックを用いた回路に限らず、例えば同一周波数帯の高周波信号を用いる複数の無線デバイスの送受信回路等に於いても各信号層（Ｌ１，Ｌ３）の間をグランド層（Ｌ２）で電磁遮蔽して、各信号層（Ｌ１，Ｌ３）間の送受信信号の漏洩ノイズを低減できる。
【００４０】
なお、この発明は、上述した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば多層プリント配線板の積層構造も１０層に限るものではなく任意層数の積層構造であってよい。また上記図１、図２に示す多層プリント配線板構造に於いて、コア材１２，１８のいずれか一方を積層しない積層構造であってもよい。
【００４１】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階では本発明の要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば多層プリント配線板の積層構造も１０層に限るものではなく任意層数の積層構造であってよい。さらに上記図１、図２に示す多層プリント配線板構造に於いて、コア材１２，１８のいずれか一方を積層しない積層構造であってもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施形態に係る多層プリント配線板の構成を示す図。
【図２】図１に示す多層プリント配線板の変形例を示す図。
【図３】本発明の実施形態に係る多層プリント配線板の製造工程を示す図。
【図４】本発明の実施形態に係る多層プリント配線板の製造工程を示す図。
【図５】本発明の実施形態に係る電子機器の構成を示す図。
【符号の説明】
【００４３】
１１，１３，１５，１７，１９…プリプレグを用いた絶縁材、１２，１４，１６，１８…コア材、２１ａ，２１ｂ，２１ｃ，２１ｄ…ビア、４０…情報処理機器、４０ａ…筐体、４１…回路基板、４２…キーボード、４３…ＣＰＵチップ、４４…第１の高速回路素子、４５…第２の高速回路素子、４６…ＣＰＵ実装基板。
【図１】
2006041378.tif 000003
【図２】
2006041378.tif 000004
【図３】
2006041378.tif 000005
【図４】
2006041378.tif 000006
【図５】
2006041378.tif 000007