(57)【要約】【課題】  色空間変換のためには、大規模な回路が必要であり、処理が複雑であった。【解決手段】  ３次元直交座標上の各軸２ｎ＋１グリッドで構成される立方体の格子点データより補間することにより入力データを変換する装置において、格子点データを原点より２ｎグリッドで構成される立方体とそれ以外の格子点（外郭部）とに分割し、各々異なるメモリ手段（またはメモリ空間）へ格納する。２のべき乗グリッド立方格子３Ｄ−ＬＵＴ２５０、及び、立方格子外郭部ＬＵＴ２５１は、各軸２のべき乗＋１個（グリッド）の格子点データを格納した立方格子を各軸２のべき乗個（グリッド）の格子点データを格納した立方格子とそれ以外に分離したものである。【選択図】  図２
2006165649.tif 000002
【特許請求の範囲】
【請求項１】
３次元直交座標上の各軸が２ｎ＋１グリッドで構成される立方体の各格子点に変換データを格納し、入力データの各成分の上位ビットより格子点に格納されている変換データ（格子点データ）を読出し、該格子点データと入力データの各成分の下位ビットより生成された補間係数とによって入力データを変換する装置及び方法において、上記格子点データを原点より２ｎグリッドで構成される立方体とそれ以外の格子点（以降外郭部と呼ぶ）とに分割し、各々異なるメモリ手段（またはメモリ空間）へ格納することを特徴とする多次元データ変換装置及び方法。
【請求項２】
前記外郭部を３つの平面と３つの稜線と１つの頂点に分割し、各々異なるメモリ手段（または空間）へ格納することを特徴とする、請求項１記載の多次元データ変換装置及び方法。
【請求項３】
前記異なるメモリ手段（またはメモリ空間）識別は前記入力データの各成分の上位データをインクリメントした時のキャリーによって判定することを特徴とする、請求項１及び２記載の多次元データ変換装置及び方法。
【請求項４】
Ｍ次元（Ｍは４以上の整数）直交空間の各成分軸を２ｎ＋１グリッドで構成されるＭ次元超立方体の各格子点に変換データを格納し、Ｍ次元入力ベクトルの各成分の上位ビットより格子点に格納されている変換データ（格子点データ）を読出し、該格子点データと入力ベクトルの各成分の下位ビットより生成された補間係数とによって入力データを変換する装置及び方法において、上記格子点データを原点より２ｎグリッドで構成されるＭ次元超立方体とそれ以外の格子点（外郭部）とに分割し、各々異なるメモリ手段（または空間）へ格納することを特徴とする多次元データ変換装置及び方法。
【請求項５】
前記外郭部をＭ−１〜０次元空間に分割し、各々異なるメモリ手段（または空間）へ格納することを特徴とする、請求項４記載の多次元データ変換装置及び方法。
【請求項６】
前記異なるメモリ手段（またはメモリ空間）識別は前記入力ベクトルの各成分の上位データをインクリメントした時のキャリーによって判定することを特徴とする、請求項４及び５記載の多次元データ変換装置及び方法。
【請求項７】
３次元直交座標上の各軸を２ｎグリッドで構成される立方体の格子点に変換データを格納し、２ｎ／（２ｎ＋１）倍する手段によって入力データの各成分を２ｎ／（２ｎ＋１）倍した後、上記２ｎ／（２ｎ＋１）倍された入力データの各成分の上位ビットより格子点に格納されている変換データ（格子点データ）を読出し、該格子点データと上記２ｎ／（２ｎ＋１）倍された入力データの各成分の下位ビットより生成された補間係数とによって入力データを変換する装置及び方法において、
上記入力データの各成分を２ｎ／（２ｎ＋１）倍する手段を上記外郭部の平面を格納するメモリを用いたルックアップテーブルにて構成することを特徴とする請求項１記載の多次元データ変換装置及び方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力デジタル画像信号の色空間変換に応用できる、多次元データ変換装置及び方法に関するものである。
【背景技術】
【０００２】
近年、入力機器としては、スキャナ、ビデオカメラなどが普及している。一方、出力機器としては、インクジェット、染料熱昇華型あるいは電子写真などの方式を用いた、各種カラープリンタが普及している。これらのカラー入，出力機器は、それぞれ固有の色空間を有しており、例えばあるスキャナで得たカラー画像をそのまま別のカラープリンタに転送して印刷した場合、印刷されたカラー画像の色がスキャナによって読取られたオリジナルのカラー画像の色と一致することはほとんどない。
【０００３】
このようなカラー画像等に対するデバイス間での色再現性の問題を解決するためには、入力デバイスの色空間を出力デバイスの色空間に変換する処理（“色空間変換”と呼ぶ）が必要となり、入，出力機器の色彩再現性能を高めるために、色空間変換機能が入，出力機器に搭載されている。
【０００４】
この色空間変換とは、具体的には入力γ補正，輝度濃度変換，マスキング，黒生成，ＵＣＲ，出力γ補正等の一連の画像処理全体、もしくはその中の一定の処理を指す。一般的には、入力デバイスの３色（例えば、レッド，ブルー，グリーンの３色、以下、“ＲＧＢ”と略す）のデジタル画像信号を同時に参照して、出力デバイスの３色（例えば、シアン，マゼンタ，イエローの３色、以下、“ＣＭＹ”）あるいは４色（例えば、シアン，マゼンタ，イエロー，ブラックの４色、以下、“ＣＭＹＫ”）のデジタル画像信号に変換することが多い。
【０００５】
色空間変換の実現方法は、空間から空間への対応付けを行うことで実現できる。このような変換を行う手法は幾多も存在するが、それらの中でも特許文献１に示される三次元ルックアップテーブル（３Ｄ−ＬＵＴ）と補間による手法がよく用いられている。ＬＵＴと補間による色変換にも様々な手法が存在するが、必要なデータ量、必要な演算量、単位直方体間での出力の連続性、および、グレーラインの補間特性などから特許文献１に開示された四面体補間が使用されることが多い。
【０００６】
３Ｄ−ＬＵＴを重複なく４つのサブメモリに分割記憶し、参照値を並列に読み出すことで三次元四面体補間法を高速に実行するハードウェアが、特許文献２に記載されている。
【特許文献１】特開昭５３−１２３２０１号公報
【特許文献２】特開平１０−３０７９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したように入力デジタル画像信号の各軸の下位ビットによって補間するには各軸の格子点数は２のべき乗＋１（グリッド）必要になり、格子点データへのアドレス生成が複雑になってしまう。例えば、１６分割を行う場合は、ｒ軸・ｇ軸・ｂ軸の順に格子点データを１７グリッドの格子点にマッピングするため、座標（ｒ，ｇ，ｂ）の格子点アドレスＡはＡ＝ｂ×１７×１７＋ｇ×１７＋ｒとなり、１７及び１７×１７（＝２８９）の乗算が必要となり、回路規模が増大を招いていた。一方、格子点データへのアドレス生成の簡略化のために１６グリッドにすると、各軸を１５分割することになり、正規化のため割算（１／１７）を行う必要があり、この場合も回路規模が増大を招いていた。
【０００８】
また、補間演算の高速化のため、ＬＵＴを分割すると、ＬＵＴのアドレス生成及びサブメモリの選択が複雑となってしまうという欠点があった。例えば、上記特許文献２では３次元の時は４つのサブメモリに分割されるが、１７グリッドは４で割り切れないので、１７毎にサブメモリの順序がスリップする（同じサブメモリが選択される）。このため、データ格納時においても、ＬＵＴのアドレスを成分毎に加算して剰余を求める必要があった。また、上記特許文献２では３次元空間上で隣接する格子点のアドレスは特定の軸以外は連続とならないため、ＬＵＴをキャッシュ化した場合、ミスヒットが多くなってしまうという欠点があった。
【０００９】
本発明の目的は、このような従来の問題を解決するものであり、例えばカラープリンタ、カラー複写機など、入力デジタル画像信号の色空間変換に応用できる、データ変換装置に関し、回路規模が小さく、アドレス生成及びメモリ選択が容易なデータ変換装置及び方法を提供することである。
【課題を解決するための手段】
【００１０】
３次元直交座標上の各軸２ｎ＋１グリッドで構成される立方体の格子点データより補間することにより入力データを変換する装置において、前記格子点データを原点より２ｎグリッドで構成される立方体とそれ以外の格子点（外郭部）とに分割し、各々異なるメモリ手段（またはメモリ空間）へ格納することを特徴とする。
【発明の効果】
【００１１】
本発明の多次元データ変換装置及び方法によれば、２ｎ＋１グリッドあるいは２ｎグリッドのいずれの格子点数においても、簡単な判定とビット結合によってＬＵＴのアドレスを生成でき、かつ、補間演算の正規化のための除算は不要となるので、少ない回路規模にて高速に多次元データ変換を行うことができる。また、消費電力も少なくできる。
【００１２】
さらに、ソフトウエアにて実行した場合には、演算量が非常に少なくなるので、高速に処理できる。従って、この場合も消費電力を削減できる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施の形態について図面を参照して説明する。図１に、一般的なカラー複写機の全体構成例を示す。画像読取り部１２０は、ＣＣＤセンサ１２４、アナログ信号処理部１２６等により構成され、レンズ１２２を介しＣＣＤセンサ１２４に結像された原稿１００の画像が、ＣＣＤセンサ１２４によりＲ，Ｇ，Ｂのアナログ電気信号に変換される。変換された画像情報は、アナログ信号処理部１２６に入力され、Ｒ，Ｇ，Ｂの各色毎に補正等が行われた後にアナログ・デジタル変換（Ａ／Ｄ変換）される。デジタル化されたフルカラー信号（以下、デジタル画像信号という）は、画像処理部１３０に入力される。
【００１４】
画像処理部１３０はデジタル画像信号に対し、入力γ補正、色空間変換、濃度補正、スクリーン処理を施し、プリンタ部１４０へ処理後のデジタル画像信号を出力する。プリンタ部１４０は、例えば、レーザ等からなる露光制御部（図示せず）、画像形成部（図示せず）、転写紙の搬送制御部（図示せず）等により構成され、入力されたデジタル画像信号により転写紙上に画像を記録する。
【００１５】
また、ＣＰＵ回路部１１０は、演算制御用のＣＰＵ１１２、固定データやプログラムを格納するＲＯＭ１１４、データの一時保存やプログラムのロードに使用されるＲＡＭ１１６等により構成され、画像読み取り部１２０、画像処理部１３０、プリンタ部１４０等を制御し、本装置のシーケンスを統括的に制御する。外部記憶装置１１８は、本装置が使用するパラメータやプログラムを記憶するディスク等の媒体であり、ＲＡＭ１１６のデータやプログラム等は、外部記憶装置１１８からロードされる構成としても構わない。
【００１６】
本形態で開示されている多次元データ変換装置及び方法は、前記の画像処理部１３０で行われる色空間変換を実現している。
【００１７】
以下、図２を用いて本実施形態の多次元データ変換装置の回路構成と処理の流れについて詳しく説明する。その際、説明をわかりやすくするため、入力するデジタル画像信号を８ビットＲＧＢの３入力とし、格子点の数が２のべき乗＋１個（グリッド）を使用した四面体補間法の例として、１７グリッド立方格子（入力するデジタル画像処理信号各軸１６分割）を用いる。
【００１８】
本形態の多次元データ変換装置は３次元の入力信号に対し補間演算を行ない、新たな信号を出力する。まず、前述のデジタル画像信号２０５がデータ分割部２１０に入力される。このデジタル画像信号２０５は３入力の信号（例えばＲＧＢ）である。デジタル画像信号２０５はデータ分割部２１０で上位ビット信号２１２と下位ビット信号２１４に分割される。デジタル画像信号２０５が３入力の信号であるため、データ分割後の上位ビット信号２１２と下位ビット信号２１４はともに３つの信号で構成される。
【００１９】
上位ビット信号２１２は、補間演算のときに使用される単位立体の個数に応じてそのビット数が決定される。また、下位ビット信号２１４は、デジタル画像信号２０５のビット数から上位ビット信号２１２のビット数を差し引いた、残りのビット数で表現される。例えば、各軸の格子点データが１７個（グリッド）の立方格子のある軸について単位立体が１６個ある場合、その軸に対応する上位ビット信号２１２のビット数４ビットとなる。また、下位ビット信号２１４は、デジタル画像信号２０５のビット数から上位ビット信号２１２のビット数を差し引いた、残りのビット数で表現されるので、下位ビット信号２１４のビット数は８−４＝４ビットとなる。
【００２０】
次に順序判定部２３０は、３つの下位ビット信号２１４を受け取り、下位ビット信号２１４の大小関係を判定し、順序信号２３２として出力する。例えば、入力デジタル画像信号のＲＧＢ各成分の下位ビット信号をＲｌ、Ｇｌ、Ｂｌとすると、図３に示すように６パターンの大小関係がある。従って順序判定部２３０からは上記６パターンを表す３ビットの識別信号が前記順序信号２３２として出力される。
【００２１】
参照点読み出し部Ａ２４０、及び参照点読み出し部Ｂ２４１は順序判定部２３０の判定結果である順序信号２３２に従い、それぞれ２のべき乗グリッド立方格子３Ｄ−ＬＵＴ２５０、立方格子外郭部ＬＵＴ２５１からの格子点データを参照信号Ａ２５４、参照値信号Ｂ２５５として出力され、参照信号選択部２６０により４つの参照値信号２６５として出力される。前記２のべき乗グリッド立方格子３Ｄ−ＬＵＴ２５０、及び前記立方格子外郭部ＬＵＴ２５１は、各軸２のべき乗＋１個（グリッド）の格子点データを格納した立方格子（図４では２のべき乗＋１グリッド立方格子）を各軸２のべき乗個（グリッド）の格子点データを格納した立方格子（図４では２のべき乗グリッド立方格子）とそれ以外（図４では立方格子外郭部）に分離したものである。分離することで、格子点データへのアドレス生成が容易になる。
【００２２】
例えば、３次元四面体補間を使用した色空間変換で、入力ＲＧＢ各軸を１６分割する場合、Ｒ軸、Ｇ軸、Ｂ軸の順に格子点データを１７グリッドの格子点データにマッピングするため、座標（Ｒ，Ｇ，Ｂ）の格子点アドレスＡはＡ＝１７×１７×Ｂ＋１７×Ｇ＋Ｒとなり、１７及び１７×１７の乗算が必要となってしまい、回路規模が増大してしまうが、１６グリッド立方格子とそれ以外の格子点（外郭部）に分割することによって、座標（Ｒ，Ｇ，Ｂ）の格子点アドレスＡはＡ＝２８×Ｂ＋２４×Ｇ＋Ｒとなり、Ａ＝Ｂ＆Ｒ＆Ｇ（‘＆‘はビット連結を表す）で表すことができ、乗算は不要になる。参照点読み出し部Ａ２４０、参照点読み出し部Ｂ２４１及び２のべき乗立方格子３Ｄ−ＬＵＴ２５０、立方格子外郭部ＬＵＴ２５１及び参照信号選択部２６０に関しては後段で詳しく述べる。
【００２３】
重み係数算出部２８０は下位ビット信号２１４から補間演算に必要な重み係数を生成し、３つの重み係数信号２８２として出力する。
【００２４】
補間演算部２７０は４本の参照値信号２６５と３つの重み係数信号２８２を受け、前述した補間演算式に従い補間演算を行ない、１つの出力信号２８５を出力する。
【００２５】
図５を用いて参照値読み出し部Ａ２４０と参照読み出し部Ｂ２４１と２のべき乗グリッド立方格子３Ｄ−ＬＵＴ２５０と立方格子外郭部ＬＵＴ２５１と参照信号選択部２６０を、入力デジタル画像信号ＲＧＢが８ビット、３Ｄ−ＬＵＴ２５０の各軸の格子点数が１６、またＲ−Ｇ平面上４×４ブロック単位に３Ｄ−ＬＵＴ２５０へマッピングした場合の例を用いて詳細に説明する。
【００２６】
まず、参照点読み出し部Ａ２４０及び３Ｄ−ＬＵＴ２５０について説明する。前記参照点読み出し部Ａ２４０はアドレス生成回路Ａ４００、アドレス選択回路Ａ４１０で構成される。また、前記３Ｄ−ＬＵＴ２５０は４つのサブメモリ４２０〜４２３で構成されている。３次元四面体補間法を１サイクルで行う場合、４つの格子点（単位立体を表す図６の基準点、基準側頂点、対角側頂点、対角点を示す）を同時に読み出す必要がある。そこで、各格子点を３Ｄ−ＬＵＴ２５０のアドレスの各軸成分の下位２ビットより４つのサブメモリに分割する。具体的には３Ｄ−ＬＵＴ２５０のアドレスの各軸成分の下位２ビットの総和の下位２ビットにより、４つのサブメモリ４２０〜４２３に格子点データを格納しておく。
【００２７】
これにより、入力デジタル信号ＲＧＢの上位ビット信号２１２、または上位ビット信号２１２をインクリメントしたもののビット結合で格子点データのアドレスを生成することができ、また、サブメモリ４２０〜４２３へのアドレスの割当及びサブメモリ４２０〜４２３の出力の各頂点への割当を基準点のメモリ選択信号ＳＥＬ０にて実行することができる。
【００２８】
アドレス生成回路Ａ４００は前記上位ビット信号２１２及び、前記順序信号２３２を入力し、メモリアドレス信号ＭＡ０〜３とメモリ選択信号ＳＥＬ０を出力する。メモリアドレス信号ＭＡ０〜３は４つの格子点の格子点データが格納している４つのサブメモリ４２０〜４２３のメモリアドレスであり、例えば、図６で説明するとメモリアドレス信号ＭＡ０は基準点の格子点データへのアドレス、基準側頂点の格子点データへのアドレス、対角側頂点の格子点データへのアドレス、対角点の格子点データのアドレスを示す。また、前記メモリ選択信号ＳＥＬ０は前記アドレス信号ＭＡ０に対応するサブメモリ４２０〜４２３を選択する信号である。
【００２９】
以下、図６を用いて、アドレス生成回路Ａ４００におけるメモリアドレス信号ＭＡ０〜３、及びメモリ選択信号ＳＥＬ０の生成方法を示す。
【００３０】
入力デジタル画像信号ＲＧＢの上位ビット信号２１２を各成分４ビットのＲｈ、Ｇｈ、Ｂｈとすると、基準点の４×４ブロックのアドレスＢＡ０は
ＢＡ０＝Ｂｈ［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ［３．．２］（‘＆’はビット連結を表す）    （式１）
また、基準点の４×４ブロック内のアドレスＩＢＡ０は
ＩＢＡ０＝Ｇｈ［１．．０］＆Ｒｈ［１．．０］    （式２）
となるが、４×４ブロック内を４つのサブメモリ４２０〜４２３に分散するのでいずれか一方の軸のアドレスは不要となる。ここでは、Ｇ軸の連続性を優先して
ＩＢＡ０’＝Ｇｈ［１．．０］    （式３）
とする。従って、基準点の格子点データのメモリアドレス信号ＭＡ０は、Ｇ軸の連続性を考慮して
ＭＡ０＝Ｂｈ［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ［３．．２］＆Ｇｈ［１．．０］
＝Ｂｈ［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ［３．．０］    （式４）
となる。
【００３１】
基準側頂点は１軸を＋１した座標であるので、入力デジタル画像信号ＲＧＢの上位ビット信号２１２の各成分Ｒｈ、Ｇｈ、Ｂｈをインクリメントした値をそれぞれＲｈ’、Ｇｈ’、Ｂｈ’とし、下位ビット信号２１４を４ビットのＲｌ、Ｇｌ、Ｂｌとすると、基準側頂点の座標は順序判定信号２３２で表される前記Ｒｌ、Ｇｌ、Ｂｌの比較結果で表される。よって基準側頂点座標より基準側頂点の格子点データのメモリアドレス信号ＭＡ１は
前記順序判定部２３０の結果がＲｌ≧Ｇｌ≧ＢｌまたはＲｌ＞Ｂｌ＞Ｇｌの時（図３のパターン１またはパターン２の場合）、
ＭＡ１＝Ｂｈ［３．．０］＆Ｒｈ’［３．．２］＆Ｇｈ［３．．０］    （式５）
前記順序判定部２３０の結果がＧｌ＞Ｂｌ＞ＲｌまたはＧｌ＞Ｒｌ≧Ｂｌの時（図３のパターン３またはパターン４の場合）、
ＭＡ１＝Ｂｈ［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ’［３．．０］    （式６）
前記順序判定部２３０の結果がＢｌ＞Ｒｌ≧ＧｌまたはＢｌ＞Ｇｌ＞Ｒｌの時（図３のパターン５またはパターン６の場合）、
ＭＡ１＝Ｂｈ’［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ［３．．０］    （式７）
となる。
【００３２】
また、対角側頂点は２軸を＋１した座標であるので、対角側頂点の座標より基準側頂点の格子点データのメモリアドレス信号ＭＡ２は
前記順序判定部２３０の結果がＲｌ≧Ｇｌ≧ＢｌまたはＧｌ＞Ｒｌ≧Ｂｌの時（図３のパターン１またはパターン３の場合）、
ＭＡ１＝Ｂｈ［３．．０］＆Ｒｈ’［３．．２］＆Ｇｈ’［３．．０］    （式８）
前記順序判定部２３０の結果がＧｌ＞Ｂｌ＞Ｒｌ  または  Ｂｌ＞Ｇｌ＞Ｒｌの時（図３のパターン４またはパターン６の場合）、
ＭＡ１＝Ｂｈ’［３．．０］＆Ｒｈ［３．．２］＆Ｇｈ’［３．．０］    （式９）
前記順序判定部２３０の結果がＢｌ＞Ｒｌ≧ＧｌまたはＲｌ＞Ｂｌ＞Ｇｌの時（図３のパターン５またはパターン２の場合）、
ＭＡ１＝Ｂｈ’［３．．０］＆Ｒｈ’［３．．２］＆Ｇｈ［３．．０］    （式１０）
となる。
【００３３】
また、対角点は３軸を＋１した座標であるので、対角点の格子点データのメモリアドレス信号ＭＡ３は
ＭＡ３＝Ｂｈ’［３．．０］＆Ｒｈ’［３．．２］＆Ｇｈ’［３．．０］    （式１１）
となる。
【００３４】
また、メモリ選択信号ＳＥＬ０はフルアダー２個（ＦＡ０、ＦＡ１）とＥＸＯＲ１個で構成され、
ＳＥＬ０［０］＝ＦＡ０（Ｂｈ［０］，Ｒｈ［０］，Ｇｈ［０］）［０］    （式１２）
ＳＥＬ０［１］＝ＦＡ１（Ｂｈ［１］，Ｒｈ［１］，Ｇｈ［１］）［０］  ＸＯＲ  ＦＡ０（Ｂｈ［０］，Ｒｈ［０］，Ｇｈ［０］）［１］    （式１３）
となる。
【００３５】
以上で生成されたメモリアドレス信号ＭＡ０〜ＭＡ３及びメモリ選択信号ＳＥＬ０は、アドレス選択回路Ａ４１０に入力される。
【００３６】
アドレス選択回路Ａ４１０は、前記アドレス生成回路Ａ４００で出力されたメモリ選択信号ＳＥＬ０からメモリ選択信号ＳＥＬ１〜３を生成し、前記アドレス生成回路Ａ４００で出力されたメモリアドレス信号ＭＡ０〜ＭＡ３により２のべき乗立方格子３Ｄ−ＬＵＴ２５０から参照信号Ａ２５４を生成する。
【００３７】
メモリ選択信号ＳＥＬ１は前記アドレス信号ＭＡ１に対応するサブメモリ４２０〜４２３を選択する信号である。
【００３８】
また、メモリ選択信号ＳＥＬ２は前記アドレス信号ＭＡ２に対応するサブメモリ４２０〜４２３を選択する信号である。
【００３９】
以下、メモリ選択信号ＳＥＬ１〜３の生成方法を示す。
【００４０】
メモリ選択信号ＳＥＬ１はＳＥＬ０を＋１した値となるため、
ＳＥＬ１［０］＝ＮＯＴ  ＳＥＬ０［０］    （式１４）
ＳＥＬ１［１］＝ＳＥＬ０［１］ＸＯＲ  ＳＥＬ０［０］    （式１５）
となる。
【００４１】
また、メモリ選択信号ＳＥＬ２はＳＥＬ０を＋２した値となるため、
ＳＥＬ２［０］＝ＳＥＬ０［０］    （式１５）
ＳＥＬ２［１］＝ＮＯＴ  ＳＥＬ０［１］    （式１６）
となる。
【００４２】
また、メモリ選択信号ＳＥＬ３ＳＥＬ０を−１した値となるため、は
ＳＥＬ３［０］＝ＮＯＴ  ＳＥＬ０［０］    （式１８）
ＳＥＬ３［１］＝ＮＯＴ（ＳＥＬ０［１］ＸＯＲ  ＳＥＬ０［０］）    （式１９）
となる。
【００４３】
次に、参照点読み出し部Ｂ２４１及び立方格子外郭部ＬＵＴ２５１について説明する。前記参照点読み出し部Ｂ２４１はアドレス生成回路４０１、アドレス選択回路４０１で構成される。また、前記立方格子外郭部ＬＵＴ２５１は４つのサブメモリ４２４〜４２７で構成されている。前記立方格子外郭部ＬＵＴ２５１には図４の立方格子外各部の図に示される、３つの平面と３つの稜線と１つの頂点（白点）の格子点データが格納されている。前記ＬＵＴ２５１へのアドレス生成は３Ｄ−ＬＵＴ２５０へのアドレス生成と同様に容易である。
【００４４】
例えば、入力デジタル画像信号ＲＧＢの上位ビット信号２１２をＲｈ、Ｇｈ、Ｂｈ、とし、インクリメントした信号をそれぞれＲｈ’、Ｇｈ’、Ｂｈ’とすると、入力デジタル画像信号ＲＧＢの各軸を１６分割した場合、各平面は１６×１６格子点で構成されているため、平面の識別ができればビット結合にてアドレスを生成できる。また、稜線は、１軸以外は固定値（最大値）なので、アドレス生成は容易である。３つの平面と３つの稜線と１つの頂点（白点）の識別は、Ｒｈ’、Ｇｈ’、Ｂｈ’のＭＳＢ（キャリー）にて容易に判定できる。
【００４５】
また、前記立方格子外郭部ＬＵＴ２５１の格子点データも前述した２のべき乗立方格子２５０３Ｄ−ＬＵＴへの格子点データ格納方法と同様に各格子点を３Ｄ−ＬＵＴ２５０のアドレスの各軸成分の下位２ビットより４つのサブメモリに分割する。具体的には固定値（最大値）とならない成分の下位２ビットの総和の下位２ビットにより格納すれば、１サイクルで４つの格子点を読み出すことが可能である。
【００４６】
アドレス生成回路Ｂ４０１は入力デジタル画像信号ＲＧＢの上位ビット信号２１２及び、前記順序信号２３２を入力し、メモリアドレス信号ＭＡ０〜３とメモリ選択信号ＳＥＬ０と格子点データ判定信号ＶＡＬ０〜３を出力する。
【００４７】
メモリアドレス信号ＭＡ０〜３は４つの格子点の格子点データが格納している４つのサブメモリ４２４〜４２７のメモリアドレスであり、例えば、図６で説明するとメモリアドレス信号Ｍ０は基準点の格子点データへのアドレス、基準側頂点の格子点データへのアドレス、対角側頂点の格子点データへのアドレス、対角点の格子点データのアドレスを示す。
【００４８】
また、前記メモリ選択信号ＳＥＬ０は後述するアドレス選択回路Ｂ４０１でメモリ選択信号ＳＥＬ１〜３を生成するための信号で、また格子点データ判定信号ＶＡＬ０〜３を生成するための信号である。
【００４９】
また、格子点データ判定信号ＶＡＬ０〜３は後述する参照信号選択部２６０に入力され、有効な格子点データを選択する信号である。
【００５０】
以下、アドレス生成回路Ｂ４０１におけるメモリアドレス信号ＭＡ１〜３とメモリ選択信号ＳＥＬ０と格子点データ判定信号ＶＡＬ０〜３の生成方法を示す。
【００５１】
図６は単位立体における各頂点の位置を示したものである。
【００５２】
メモリ選択信号ＳＥＬ０は上述した参照点読み出し部Ａ２４０と同様に、（式１２）、（式１３）で表すことができる。
【００５３】
図６より基準点となる格子点は図４に示す立方格子外郭部には存在しない。
【００５４】
図６の基準側頂点は１軸を＋１した座標であるので、前記と同様に入力デジタル画像信号ＲＧＢの上位ビット信号２１２を各軸４ビットのＲｈ、Ｇｈ、Ｂｈとし、Ｒｈ、Ｇｈ、Ｂｈをインクリメントした値をそれぞれＲｈ’、Ｇｈ’、Ｂｈ’とし、入力デジタル画像信号ＲＧＢの下位ビット信号２１４を各軸４ビットのＲｌ、Ｇｌ、Ｂｌとすると、基準側頂点の座標は順序判定信号２３２で表される前記Ｒｌ、Ｇｌ、Ｂｌの比較結果で表される。基準側頂点座標のうちＲｈ’またはＧｈ’またはＢｈ’のＭＳＢによって、サブメモリ４２４〜４２７へのメモリアドレス信号ＭＡ１及び格子点データ判定信号ＶＡＬ０〜３を出力する。
【００５５】
例えば、Ｒｈ’、Ｇｈ’、Ｂｈ’が５ビット時の対応表を示す図７に従って、メモリアドレス信号ＭＡ１を生成し、また格子点データ判定信号ＶＡＬ０〜３で出力するデータを選択する。さらに、格子点データ判定信号ＶＡＬ０〜３の選択は前記ＳＥＬ０の値に対応して決定される。例えば、前記ＳＥＬ０＝１であるならサブメモリ４２５のアドレスに対する判定信号が格子点データ判定信号ＶＡＬ１として参照請託回路４３１に入力される。
【００５６】
また図６の対角側頂点は２軸を＋１した座標であるので、基準側頂点の座標は順序判定信号２３２で表される前記Ｒｌ、Ｇｌ、Ｂｌの比較結果で表される。対角側頂点座標のうちのＲｈ’またはＧｈ’またはＢｈ’のＭＳＢによって、サブメモリ４２４〜４２７へのメモリアドレス信号ＭＡ２及び格子点データ判定信号ＶＡＬ０〜３を出力する。例えば、Ｒｈ’、Ｇｈ’、Ｂｈ’が５ビット時の対応表を示す図７に従って、メモリアドレス信号ＭＡ２を生成し、また格子点データ判定信号ＶＡＬ０〜３で出力するデータを選択する。さらに、格子点データ判定信号ＶＡＬ０〜３の選択は前記ＳＥＬ０の値に対応して決定される。例えば、前記ＳＥＬ０＝２であるならサブメモリ４２６のアドレスに対する判定信号が格子点データ判定信号ＶＡＬ２として参照請託回路４３２に入力される。
【００５７】
また図６の対角点は３軸を＋１した座標であるので、対角点の座標は（Ｒｈ’、Ｇｈ’、Ｂｈ’）となる。対角側頂点の座標のＭＳＢによって、サブメモリ４２４〜４２７へのメモリアドレス信号ＭＡ３及び格子点データ判定信号ＶＡＬ０〜３を出力する。例えば、Ｒｈ’、Ｇｈ’、Ｂｈ’が５ビット時の対応表を示す図７に従って、メモリアドレス信号ＭＡ３を生成し、また格子点データ判定信号ＶＡＬ０〜３で出力するデータを選択する。さらに、格子点データ判定信号ＶＡＬ０〜３の選択は前記ＳＥＬ０の値に対応して決定される。例えば、前記ＳＥＬ０＝３であるならサブメモリ４２７のアドレスに対する判定信号が、格子点データ判定信号ＶＡＬ３として参照請託回路４３３に入力される。
【００５８】
以上で生成されたメモリアドレス信号ＭＡ１〜ＭＡ３及びメモリ選択信号ＳＥＬ０は、アドレス選択回路Ｂ４１１に入力される。
【００５９】
アドレス選択回路Ｂ４１１は、前記アドレス生成回路Ａ４０１で出力されたメモリ選択信号ＳＥＬ０からメモリ選択信号ＳＥＬ１〜３を生成し、前記アドレス生成回路Ａ４０１で出力されたメモリアドレス信号ＭＡ１〜ＭＡ３により立方格子外郭部ＬＵＴ２５１から参照信号Ａ２５５を生成する。
【００６０】
メモリ選択信号ＳＥＬ１は前記アドレス信号ＭＡ１に対応するサブメモリ４２４〜４２７を選択する信号である。
【００６１】
また、メモリ選択信号ＳＥＬ２は前記アドレス信号ＭＡ２に対応するサブメモリ４２４〜４２７を選択する信号である。
【００６２】
メモリ選択信号ＳＥＬ１〜３は（式１４）〜（式１９）で生成できる。
【００６３】
なお、上述したように、メモリ選択信号ＳＥＬ１〜３はＳＥＬ０より生成できるので、メモリ選択信号ＳＥＬ０がわかればメモリアドレス信号ＭＡ０〜ＭＡ３とサブメモリとの対応は一意に決定される。従ってメモリ選択信号ＳＥＬ１〜３を生成しなくともＳＥＬ０から直接メモリアドレス信号ＭＡ０〜ＭＡ３を各サブメモリ４２０〜４２３，４２４〜４２７に振り分けるようにしても良い。
【００６４】
図２の参照信号選択部２６０は図５の参照選択回路Ａ４３０、参照選択回路Ｂ４３１、参照選択回路Ｃ４３２、参照選択回路Ｄ４３３で構成され、参照点読み出し部Ａ２４０で生成した参照信号Ａ２５４と参照点読み出し部Ｂ２４１で生成した参照信号Ｂ２５５から４つの格子点データの参照値信号２６５を出力する。
【００６５】
参照選択回路Ａ４３０は、格子点データ判定信号ＶＡＬ０によってサブメモリ４２０から読み出した格子点データまたはサブメモリ４２４から読み出した格子点データを前参照信号４３５に出力する。
【００６６】
また、参照選択回路Ｂ４３１は、格子点データ判定信号ＶＡＬ１によってサブメモリ４２１から読み出した格子点データまたはサブメモリ４２５から読み出した格子点データを前参照信号４３５に出力する。
【００６７】
また、参照選択回路Ｃ４３２は、格子点データ判定信号ＶＡＬ２によってサブメモリ４２２から読み出した格子点データまたはサブメモリ４２６から読み出した格子点データを前参照信号４３５に出力する。
【００６８】
また、参照選択回路Ｄ４３３は、格子点データ判定信号ＶＡＬ３によってサブメモリ４２３から読み出した格子点データまたはサブメモリ４２７から読み出した格子点データを前参照信号４３５に出力する。
【００６９】
並び替え回路４４０は前記前参照信号４３５を入力とし、参照値信号２６５を出力する。その際、アドレス生成回路Ａ４００で出力されたＳＥＬ０にて前記前参照信号４３５を並び替え、参照値信号２６５として出力する。
【００７０】
メモリ選択信号ＳＥＬ０は基準点のサブメモリとの対応を示しているので、メモリ選択信号ＳＥＬ０がわかれば、各頂点とサブメモリとの対応が一意に決定される。同様に格子点データ判定信号ＶＡＬ０〜３もメモリ選択信号ＳＥＬ０がわかればサブメモリとの対応が一意に決定される。
【００７１】
なお、上記実施形態では、外郭部のメモリを別メモリとして説明したが、上述したように同時にアクセスする必要はないので、同じメモリの異なる空間上にマッピングしてもよい。
【００７２】
上記実施形態では、各軸の格子点データが１７個（グリッド）の３Ｄ−ＬＵＴによる四面体補間法を用いて、２のべき乗＋１個（グリッド）の３Ｄ−ＬＵＴによる四面体補間法を用いた３次元データ変換装置の回路構成と処理の流れについて詳しく説明したが、図８に示すような回路構成にすることによって、２のべき乗グリッドの３Ｄ−ＬＵＴによる四面体補間を用いた３次元補間装置の回路構成に簡単に切り替えられる。つまり、図８に示すように、レンジ圧縮部６１０によって外郭部の格子点が選択されないようにレンジを圧縮すれば、外郭部の頂点はアクセスされない。このようなレンジ圧縮回路は、スケーラで構成できるが、外郭部を別メモリとした場合は、上記外郭メモリをレンジ圧縮ＬＵＴとして用いることで、同様の効果が得られる。なお、格子点データは１６グリッドでフルレンジとなるように設定しておく。
【００７３】
本実施例では、８ビットＲＧＢ入力、及び各軸の格子点データが１７個（グリッド）の立方格子による四面体補間法を使用した四面体補間を表現するために、１６グリッドの立方格子の格子点データを格納する３Ｄ−ＬＵＴとそれ以外の格子点データを格納するＬＵＴを用いたが、特に２のべき乗＋１グリッド立方格子を使用した四面体補間を表現するために、２のべき乗グリッド立方格子の格子点データを格納する３Ｄ−ＬＵＴとそれ以外の格子点データを格納するＬＵＴを用いてもよいことは言うまでもない。また、３入力のビット数もこれに限定するものではない。
【００７４】
なお、前述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、本願発明の目的が達成される。この場合、記憶媒体から読み出されたプログラムコード自体が本願発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本願発明を構成する。
【００７５】
また、コンピュータが読み出したプログラムコードを実行することによって、前述した実施形態の機能が実現される他、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
【００７６】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行ない、その処理によっても前述した実施形態の機能が実現され得る。
【００７７】
なお、本願発明は、前述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記憶媒体から、そのプログラムを、パソコン通信など通信ラインを介して要求者にそのプログラムを配信する場合にも適用できる。
【図面の簡単な説明】
【００７８】
【図１】カラー複写機の全体構成例を示すブロック図である。
【図２】実施形態の３次元補間装置の回路構成を示すブロック図である。
【図３】ＲＧＢ各下位ビット信号の比較パターンを示す図である。
【図４】実施形態の２のべき乗＋１グリッド３次元ＬＵＴの分割の説明図である。
【図５】実施形態の参照点読み出し部Ａ、参照点読み出し部Ｂ、参照信号選択部における参照値信号の生成法の説明図である。
【図６】実施形態の単位立体を説明する図である。
【図７】ＲＧＢ各上位ビットのインクリメントした信号とメモリアドレスと格子点データ判定信号の対応を示す図である。
【図８】他の実施形態の３次元補間装置の回路構成を示すブロック図である。
【符号の説明】
【００７９】
２４０  参照点読み出し部Ａ
２４１  参照点読み出し部Ｂ
【図１】
2006165649.tif 000003
【図２】
2006165649.tif 000004
【図３】
2006165649.tif 000005
【図４】
2006165649.tif 000006
【図５】
2006165649.tif 000007
【図６】
2006165649.tif 000008
【図７】
2006165649.tif 000009
【図８】
2006165649.tif 000010