(57)【要約】【課題】半導体製造プロセスにおいて使用するために、導電性酸化物材料から窒化シリコンを好適に選択的にエッチングするドライエッチングプロセスを提供すること。【解決手段】酸化剤をエッチングガス混合物に加えることは、窒化シリコン（５）のエッチング速度を高める一方で、導電性酸化物（４）のエッチング速度を下げ得、改良したエッチング選択性がもたらされる。開示された選択的エッチングプロセスは、強誘電体の封じ込め材料として窒化シリコンを有する導電性酸化物／強誘電体界面を用いる強誘電体メモリデバイス製造に十分適している。【選択図】図１Ｃ
2006108665.tif 000002
【特許請求の範囲】
【請求項１】
導電性酸化物の存在下における窒化シリコンの選択的エッチングプロセスであって、
窒化シリコンと導電性酸化物とを備えるエッチング物体を提供することと、
該エッチング物体を、酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とから作製される気体プラズマに曝すことによって、該窒化シリコンを該導電性酸化物より速い速度でエッチングすることと
を包含する、選択的エッチングプロセス。
【請求項２】
前記エッチングガス混合物は、Ｃ４Ｆ８とＣｌ２との混合物を備える、請求項１に記載の選択的エッチングプロセス。
【請求項３】
前記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、請求項１に記載の選択的エッチングプロセス。
【請求項４】
前記酸素含有ガスは、１〜１５％の範囲にある、請求項１に記載の選択的エッチングプロセス
【請求項５】
前記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、請求項１に記載の選択的エッチングプロセス。
【請求項６】
前記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、請求項１に記載の選択的エッチングプロセス。
【請求項７】
前記プラズマは、５０〜５００Ｗの範囲の電力を有するＲＦプラズマを備える、請求項１に記載の選択的エッチングプロセス。
【請求項８】
前記プラズマは、４００〜８００Ｗの範囲の電力を有するマイクロ波プラズマを備える、請求項１に記載の選択的エッチングプロセス。
【請求項９】
前記プラズマソースは、前記エッチング物体を支持する基板をバイアスするＲＦまたはＤＣ電源を備える、請求項１に記載の選択的エッチングプロセス。
【請求項１０】
前記気体プラズマの圧力は１００ミリトル未満である、請求項１に記載の選択的エッチングプロセス。
【請求項１１】
前記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、請求項１に記載の選択的エッチングプロセス。
【請求項１２】
前記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、請求項１に記載の選択的エッチングプロセス。
【請求項１３】
導電性酸化物膜表面上に窒化シリコンスペーサを製造する方法であって、
上面と、実質的に垂直な表面と、底面とを有するステップ構造であって、該底面は導電性酸化物膜の表面である、ステップ構造を提供することと、
該ステップ構造上に窒化シリコン層を形成することと、
酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とを備えるエッチャントを用いて、該上面上および該底面上で該窒化シリコン層を異方的にプラズマ強化エッチングすることによって、該導電性酸化物より速い速度で該窒化シリコンをエッチングし、該ステップ構造上に窒化シリコンスペーサをもたらすことと
を包含する、方法。
【請求項１４】
前記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、請求項１３に記載の方法。
【請求項１５】
前記酸素含有ガスは、１〜１５％の範囲にある、請求項１３に記載の方法。
【請求項１６】
前記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、請求項１３に記載の方法。
【請求項１７】
前記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、請求項１３に記載の方法。
【請求項１８】
前記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、請求項１３に記載の方法。
【請求項１９】
前記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、請求項１３に記載の方法。
【請求項２０】
強誘電体メモリトランジスタを製造する方法であって、
半導体基板を準備することと、
該基板上にリセスゲートスタックを形成することであって、該リセスゲートスタックは、該基板の上を覆う導電性酸化物膜であって、該導電性酸化物膜は埋め込まれており、絶縁層によって露出した該導電性酸化物膜の上面が囲まれる導電性酸化物膜を備える、ことと、
該絶縁層上および表面を露出した該導電性酸化物上に窒化シリコン層を形成することと、
酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とを備えるエッチャントを用いて、該導電性酸化物に対して該窒化シリコンをプラズマ強化選択的エッチングすることによって窒化シリコンスペーサを形成して、該導電性酸化物より速い速度で該窒化シリコンをエッチングすることと、
該導電性酸化物膜上に強誘電体材料層を形成することであって、該強誘電体材料層は該窒化シリコンスペーサによって囲まれる、ことと
を包含する、方法。
【請求項２１】
前記リセスゲートスタックを形成することは、
前記基板の上を覆う導電性酸化物膜と、該導電性酸化物膜上の犠牲層とを備える置換ゲートスタックを形成することと、
前記置換ゲートスタックの反対側にドレイン領域とソース領域とを形成することと、
該置換ゲートスタックを囲む領域を埋める一方で、該置換ゲートスタックの最上部分を露出させることと、
該置換ゲートスタックの該犠牲層部分を除去することと
を包含する、請求項２０に記載の方法。
【請求項２２】
トップ電極導電性層を前記強誘電体材料層の上にさらに備える、請求項２０に記載の方法。
【請求項２３】
前記置換ゲートスタックを囲む領域を埋める一方で、該置換ゲートスタックの最上部分を露出させることは、
誘電体膜を堆積することと、
該堆積された誘電体膜を平坦化して、該置換ゲートスタックの該最上部分を露出させることと
を包含する、請求項２１に記載の方法。
【請求項２４】
前記置換ゲートスタックを形成することは、
該置換ゲートスタックを堆積することと、
該置換ゲートスタックをフォトリソグラフィによってパターニングすることと、
該置換ゲートスタックをエッチングすることと
を包含する、請求項２１に記載の方法。
【請求項２５】
前記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、請求項２０に記載の方法。
【請求項２６】
前記酸素含有ガスは、１〜１５％の範囲にある、請求項２０に記載の方法。
【請求項２７】
前記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、請求項２０に記載の方法。
【請求項２８】
前記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、請求項２０に記載の方法。
【請求項２９】
前記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、請求項２０に記載の方法。
【請求項３０】
前記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、導電性酸化物に対する窒化シリコンの選択的エッチングに関し、より詳細には、強誘電体不揮発性メモリデバイスの統合プロセスの改善された方法に関する。
【背景技術】
【０００２】
強誘電材料は、多くの不規則に分布した永久分極領域からなる。電界の存在下で、分極成分を電界の方向に有する領域は、非整列（ｎｏｎ−ａｌｉｇｎｅｄ）領域を犠牲にして成長し、その結果、最終的な分極がもたらされ得る。電界が低下すると、分極もまた低下するが、電界よりも遅い速度で低下するので、電界がゼロになったときでも残留分極が残存する。ゼロ磁場（すなわち、電力が切られたとき）の状況下に在るこの残留分極は、強誘電体トランジスタといった強誘電体不揮発性メモリデバイスの基礎である。
【０００３】
強誘電体トランジスタは、典型的に、強誘電体ゲート制御の半導体電界効果トランジスタ（ＦＥＴ）であり、シリコン基板に接触する強誘電体膜を採用し、ここで、強誘電体膜の適切な分極はトランジスタのシリコンチャネルに反転層を生成し得る。基本的な強誘電体ゲート制御の電界効果トランジスタは、金属強誘電体シリコン（ＭＦＳ）ＦＥＴであり、ＭＦＳという用語は、トランジスタのシリコン（Ｓ）チャネル上の強誘電体（Ｆ）ゲート誘電体上に配置された金属（Ｍ）ゲート電極を含む強誘電体トランジスタのゲートスタックにおける層を表す。
【０００４】
しかしながら、上記のＭＦＳトランジスタの効果的なトランジスタ動作を達成することは、強誘電体／シリコン界面からの要求が原因で困難である。強誘電体膜が直接シリコン基板上に堆積される場合、強誘電体層からの金属および酸素が強誘電体シリコン界面内に拡散して、強誘電体膜の分極に影響を及ぼす界面の捕獲電荷を生成し得、全面的に強誘電体トランジスタの動作を不安定にし得る。さらに、強誘電体膜の熱膨張係数および格子構造がシリコンと一致しないので、クリーンな界面を有する高品質の強誘電体膜を、直接シリコン基板上に形成することは非常に困難である。
【０００５】
界面層（ゲート誘電体、Ｓｃｈｏｔｔｋｙダイオード形成、導電性酸化物）を修正することによって強誘電体メモリデバイスにおける強誘電体／シリコン界面を改良する様々な設計の中で、導電性酸化物界面層を選択することは、誘電体界面層の欠点を有さないので非常に有望であり、Ｓｃｈｏｔｔｋｙダイオード形成の金属界面層の欠点を有し得ない。導電性酸化物界面層はまた、強誘電体層との格子整合があり得るので、強誘電体膜の質および強誘電体トランジスタの動作を向上させ得、強誘電体界面における酸素拡散問題を低減または削除することにより、強誘電体トランジスタの信頼性を向上させ、他の誘電体および金属膜においてエッチング選択性の可能性を上げる。導電性酸化物、導電性金属酸化物、ドープされた導電性金属酸化物または半導体金属酸化物界面層を採用する新しい強誘電体トランジスタ設計の詳細は、最初と同じ発明者による「Ｃｏｎｄｕｃｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｇａｔｅ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｍｅｍｏｒｙ  ｔｒａｎｓｉｓｔｏｒ」、「ＩＮ２Ｏ３  ｔｈｉｎ  ｆｉｌｍ  ｒｅｓｉｓｔｉｖｉｔｙ  ｃｏｎｔｒｏｌ  ｂｙ  ｄｏｐｉｎｇ  ｍｅｔａｌ  ｏｘｉｄｅ  ｉｎｓｕｌａｔｏｒ  ｆｏｒ  ＭＦＭｏｘ  ｄｅｖｉｃｅ  ａｐｐｌｉｃａｔｉｏｎｓ」、および「Ｓｅｍｉｃｏｎｄｕｃｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｔｈｉｎ  ｆｉｌｍ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｍｅｍｏｒｙ  ｔｒａｎｓｉｓｔｏｒ」という名称の同時係属出願において開示され、これらはここで援用される。
【０００６】
強誘電材料は、酸素拡散といった不純物混和によって非常に劣化し易いので、強誘電体メモリデバイスの製造プロセスはしばしば、強誘電材料に対する封じ込めする（ｅｎｃａｐｓｕｌａｔｅ）層を含む。窒化シリコンが強誘電体の封じ込め（ｅｎｃａｐｓｕｌａｔｉｏｎ）の最も一般的な材料である。ゲート誘電体を置き換えて導電性酸化物を導入することによって、強誘電体メモリデバイスの製造プロセスは、トランジスタを適切に製造することを確実にするために新しいプロセスを必要とし、特に、窒化シリコンと導電性酸化物材料との間の選択的エッチングプロセスを必要とする。
【発明の開示】
【課題を解決するための手段】
【０００７】
（本発明の要旨）
本発明は、酸素添加剤（ａｄｄｉｔｉｖｅ）を採用することによって導電性酸化物上でのＳｉ３Ｎ４の選択的エッチングプロセスを提供する。エッチングガス混合物に酸素が存在することにより、窒化シリコンのエッチング速度が上がり、また、導電性酸化物のエッチング速度が下がり、導電性酸化物上に窒化シリコンのエッチング選択性の顕著な向上がもたらされる。本発明における導電性酸化物エッチング選択性のメカニズムは、酸化物上での窒化物のエッチング選択性が酸素添加剤でも向上する従来技術の酸化シリコンのメカニズムとは異なり得る。しかしながら、酸素添加剤で酸化シリコンのエッチング選択を向上させることは、ポリマー形成が縮小されるおかげであり、よって、酸化シリコンのエッチング速度が、酸素の追加により低減される。その一方、導電性酸化物の反応は、酸化シリコンとは異なり、他の誘電体膜へのエッチング選択性は、導電性酸化物の蒸気圧が典型的に非常に高いので、内在性であり得る。酸素添加剤の効果は、導電性酸化物のエッチング速度もまた酸素の追加により低減されるので、ポリマーの抑制よりも大きくあり得る。
【０００８】
酸素添加剤は、容量でエッチングガス混合物の１〜１５％を備え、エッチングガス混合物は典型的に、塩素またはフッ素化合物を含む。エッチングプロセスは、好ましくは、プラズマ発生器が平行板または誘導カップルプラズマであり得るプラズマ反応器において実行される。プラズマ反応器はまた、ＤＣまたはＲＦウェハバイアスを組み込み得る。
【０００９】
本発明のＩｎ２Ｏ３といった導電性酸化物上でのＳｉ３Ｎ４の選択的エッチングは、導電性酸化物に対するオーバーエッチングされた損傷を最小限にするＩｎ２Ｏ３層の表面上の窒化シリコンスペーサ形成に適用可能であり得る。Ｉｎ２Ｏ３上にＳｉ３Ｎ４のスペーサを形成することは、Ｓｉ３Ｎ４が強誘電材料を囲むことにより、強誘電材料の劣化を防ぐ強誘電体メモリトランジスタ製造プロセスによく適している。
【００１０】
本発明は、さらに以下の手段を提供する。
【００１１】
（項目１）
導電性酸化物の存在下における窒化シリコンの選択的エッチングプロセスであって、
窒化シリコンと導電性酸化物とを備えるエッチング物体を提供することと、
該エッチング物体を、酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とから作製される気体プラズマに曝すことによって、該窒化シリコンを該導電性酸化物より速い速度でエッチングすることと
を包含する、選択的エッチングプロセス。
【００１２】
（項目２）
上記エッチングガス混合物は、Ｃ４Ｆ８とＣｌ２との混合物を備える、項目１に記載の選択的エッチングプロセス。
【００１３】
（項目３）
上記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、項目１に記載の選択的エッチングプロセス。
【００１４】
（項目４）
上記酸素含有ガスは、１〜１５％の範囲にある、項目１に記載の選択的エッチングプロセス
（項目５）
上記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、項目１に記載の選択的エッチングプロセス。
【００１５】
（項目６）
上記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、項目１に記載の選択的エッチングプロセス。
【００１６】
（項目７）
上記プラズマは、５０〜５００Ｗの範囲の電力を有するＲＦプラズマを備える、項目１に記載の選択的エッチングプロセス。
【００１７】
（項目８）
上記プラズマは、４００〜８００Ｗの範囲の電力を有するマイクロ波プラズマを備える、項目１に記載の選択的エッチングプロセス。
【００１８】
（項目９）
上記プラズマソースは、上記エッチング物体を支持する基板をバイアスするＲＦまたはＤＣ電源を備える、項目１に記載の選択的エッチングプロセス。
【００１９】
（項目１０）
上記気体プラズマの圧力は１００ミリトル未満である、項目１に記載の選択的エッチングプロセス。
【００２０】
（項目１１）
上記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、項目１に記載の選択的エッチングプロセス。
【００２１】
（項目１２）
上記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、項目１に記載の選択的エッチングプロセス。
【００２２】
（項目１３）
導電性酸化物膜表面上に窒化シリコンスペーサを製造する方法であって、
上面と、実質的に垂直な表面と、底面とを有するステップ構造であって、該底面は導電性酸化物膜の表面である、ステップ構造を提供することと、
該ステップ構造上に窒化シリコン層を形成することと、
酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とを備えるエッチャントを用いて、該上面上および該底面上で該窒化シリコン層を異方的にプラズマ強化エッチングすることによって、該導電性酸化物より速い速度で該窒化シリコンをエッチングし、該ステップ構造上に窒化シリコンスペーサをもたらすことと
を包含する、方法。
【００２３】
（項目１４）
上記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、項目１３に記載の方法。
【００２４】
（項目１５）
上記酸素含有ガスは、１〜１５％の範囲にある、項目１３に記載の方法。
【００２５】
（項目１６）
上記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、項目１３に記載の方法。
【００２６】
（項目１７）
上記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、項目１３に記載の方法。
【００２７】
（項目１８）
上記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、項目１３に記載の方法。
【００２８】
（項目１９）
上記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、項目１３に記載の方法。
【００２９】
（項目２０）
強誘電体メモリトランジスタを製造する方法であって、
半導体基板を準備することと、
該基板上にリセスゲートスタックを形成することであって、該リセスゲートスタックは、該基板の上を覆う導電性酸化物膜であって、該導電性酸化物膜は埋め込まれており、絶縁層によって露出した該導電性酸化物膜の上面が囲まれる導電性酸化物膜を備える、ことと、
該絶縁層上および表面を露出した該導電性酸化物上に窒化シリコン層を形成することと、
酸素含有ソースガスと、フッ素または塩素を含むエッチングガス混合物とを備えるエッチャントを用いて、該導電性酸化物に対して該窒化シリコンをプラズマ強化選択的エッチングすることによって窒化シリコンスペーサを形成して、該導電性酸化物より速い速度で該窒化シリコンをエッチングすることと、
該導電性酸化物膜上に強誘電体材料層を形成することであって、該強誘電体材料層は該窒化シリコンスペーサによって囲まれる、ことと
を包含する、方法。
【００３０】
（項目２１）
上記リセスゲートスタックを形成することは、
上記基板の上を覆う導電性酸化物膜と、該導電性酸化物膜上の犠牲層とを備える置換ゲートスタックを形成することと、
上記置換ゲートスタックの反対側にドレイン領域とソース領域とを形成することと、
該置換ゲートスタックを囲む領域を埋める一方で、該置換ゲートスタックの最上部分を露出させることと、
該置換ゲートスタックの該犠牲層部分を除去することと
を包含する、項目２０に記載の方法。
【００３１】
（項目２２）
トップ電極導電性層を上記強誘電体材料層の上にさらに備える、項目２０に記載の方法。
【００３２】
（項目２３）
上記置換ゲートスタックを囲む領域を埋める一方で、該置換ゲートスタックの最上部分を露出させることは、
誘電体膜を堆積することと、
該堆積された誘電体膜を平坦化して、該置換ゲートスタックの該最上部分を露出させることと
を包含する、項目２１に記載の方法。
【００３３】
（項目２４）
上記置換ゲートスタックを形成することは、
該置換ゲートスタックを堆積することと、
該置換ゲートスタックをフォトリソグラフィによってパターニングすることと、
該置換ゲートスタックをエッチングすることと
を包含する、項目２１に記載の方法。
【００３４】
（項目２５）
上記エッチングガス混合物は、１０〜５０％の範囲のＣ４Ｆ８と５０〜９０％の範囲のＣｌ２との混合物を備える、項目２０に記載の方法。
【００３５】
（項目２６）
上記酸素含有ガスは、１〜１５％の範囲にある、項目２０に記載の方法。
【００３６】
（項目２７）
上記エッチングガス混合物は、Ｃ４Ｆ８、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃｌ２、ＧＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、またはそれらを組み合わせた任意の混合物を備える、項目２０に記載の方法。
【００３７】
（項目２８）
上記酸素含有ソースガスは、ＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、またはＮ２Ｏを備える、項目２０に記載の方法。
【００３８】
（項目２９）
上記導電性酸化物は、酸化インジウム、酸化ルテニウム、酸化タングステン、酸化モリブデン、酸化チタン、酸化鉄、酸化スズ、酸化亜鉛、ＣｅＯ２、Ｇａ２Ｏ３、ＳｒＴｉＯ３、ＬａＦｅＯ３、ＣｒｘＴｉｙＯ３からなる群から選択される、項目２０に記載の方法。
【００３９】
（項目３０）
上記導電性酸化物は、導電性ペロブスカイト酸化物、高温超伝導酸化物、またはＭｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｎｄ、Ｎｂ、Ｓｍ、Ｌａ、およびＶからなる群から選択される任意の金属の酸化膜を備える、項目２０に記載の方法。
【００４０】
（摘要）
半導体製造プロセスにおいて使用するために導電性酸化物材料から窒化シリコンを選択的にエッチングするドライエッチングプロセスが記載される。酸化剤をエッチングガス混合物に加えることは、窒化シリコンのエッチング速度を高める一方で、導電性酸化物のエッチング速度を下げ得、改良したエッチング選択性がもたらされる。開示された選択的エッチングプロセスは、強誘電体の封じ込め材料として窒化シリコンを有する導電性酸化物／強誘電体界面を用いる強誘電体メモリデバイス製造に十分適している。
【発明を実施するための最良の形態】
【００４１】
本発明は、窒化シリコンと導電性酸化物材料との間の選択的エッチングプロセスを開示し、これは、半導体デバイスの製造、特に、導電性酸化物を使用する強誘電体メモリトランジスタに適用可能である。本発明のエッチング選択方法を用いて、強誘電体材料を封じ込める窒化シリコンスペーサは、導電性酸化物膜への損傷をより少なくして製造され得る。本発明で用いられる導電性酸化物は広く酸化物と定義され、これは誘電体ではなく、導電性金属酸化物、ドープされた導電性酸化物、ドープされた導電性金属酸化物、半導体酸化物および半導体金属酸化物材料を含む。
【００４２】
つまり、本発明は、酸素添加剤を有するエッチングガス混合物を備え、この酸素は、容量でエッチングガス混合物の１〜１５％を備える。エッチングガス混合物は、典型的に、Ｃ４Ｆ３、ＣＦ４、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ５Ｆ３、Ｃｌ２、ＣＦ２Ｃｌ２、ＣＦ３Ｂｒ、Ｃ２Ｆ５Ｃｌ、ＣＣｌ４、ＰＣｌ３、ＢＣｌ３、ＳｉＣｌ４、または任意の混合物の組み合わせといった塩素またはフッ素化合物を含む。エッチングガス混合物は、アルゴン、ヘリウム、ネオンまたは窒素といった反応しないガスをさらに含み得る。水素化合物または臭素（ｂｒｏｍｉｕｍ）化合物もまた、エッチングガス混合物に追加され得る。酸素添加剤は、強酸化剤または弱酸化剤であり得、この酸化剤はＣＯ、ＣＯ２、Ｏ２、Ｈ２Ｏ蒸気、ＮＯ、およびＮ２Ｏからなる群から選択される。
【００４３】
エッチングは、集積回路製造プロセスにおいて一般的な工程であり、ここで、材料は半導体デバイスの製造中にウェハからマスクパターンを用いて、あるいはマスクパターンを用いずに均一に除去される。エッチングは、ウェハ表面をクリーンにし、またはウェハを適切なデバイス構造に成形する働きをし得る。一般的に、エッチングの目的は、特定のアプリケーションに所望されるようにウェハ基板から材料の一部分を除去することである。ウェハプロセス中に、材料を選択的にエッチングすることができること、すなわち、１つの材料を別の材料よりはるかに早い速度でエッチングすることができることはもまた重要である。それ故、本発明の導電性酸化物に対する窒化シリコンの開示されたエッチング選択性により、導電性酸化物材料を用いる強誘電体メモリデバイスの製造に汎用性が与えられる。このプロセスは、導電性酸化物に対する窒化シリコンの高いエッチング速度の選択性をもたらし、それにより、強誘電体材料層を囲む窒化シリコンの封じ込めの製造に利点が提供する。
【００４４】
窒化シリコンおよび酸化シリコンが、ＣＦ４＋ＣＦ２Ｃｌ２＋Ｏ２、ＣＦ４＋ＣＦ３Ｂｒ＋Ｏ２、またはＣＦ４＋ＣＦ３Ｂｒ＋ＮＯの混合物を用いて選択的にプラズマエッチングされ得ることが報告される。少量の酸素をエッチングガス混合物に加えることにより、フルオロカーボンポリマーの形成が抑制されるために、窒化シリコンに対する酸化シリコンの選択性が上昇することが示唆されている。この技術は、酸素ラジカルが炭素を除去することができるので、Ｆ／Ｃ比が上昇し、それによりポリマー堆積が防がれることに基づいている。一般的に、Ｓｉ３Ｎ４のＳｉＯ２に対するエッチング比は、エッチングガス混合物の酸素含有量を上げて向上する。しかしながら、ポリマー形成の抑制は、Ｓｉ３Ｎ４とＳｉＯ２との両方のエッチング速度に影響を及ぼし、その結果、Ｓｉ３Ｎ４エッチング速度が上がり、かつ、ＳｉＯ２エッチング速度が下がるエッチング選択性の改善として定義されるＳｉ３Ｎ４およびＳｉＯ２の最適なエッチング選択性の改善が得られる。
【００４５】
本発明は、酸素添加剤を使用することによって導電性酸化物上にＳｉ３Ｎ４の最適なエッチング選択性の改善を提供する。このプロセスは、酸化剤およびフッ素化合物または塩素化合物を備えるエッチングガス混合物を備える。エッチング混合物は容量で、Ｃ４Ｆ８が１０％〜５０％、Ｃｌ２が５０％〜９０％、およびＯ２が１％〜１５％であることが好ましいが、他のフッ素または塩素または酸化剤の化合物が使用され得る。本発明において酸素を追加することは、窒化シリコンのエッチング速度を上げるだけでなく、導電性酸化物のエッチング速度を下げ、導電性酸化物上での窒化シリコンの最適なエッチング選択性の改善がもたらされる。導電性酸化物は、導電性酸化物の蒸気圧が典型的に非常に高いので、二酸化シリコンとは異なってふるまい、それ故、他の誘電体膜に対して高い選択でエッチングされることができる。加えて、導電性金属酸化物および金属は、導電性金属酸化膜（例えば、ＲｕＯ２）は通常、金属膜をエッチングするために用いられるＦおよびＣｌといったハロゲンと容易に反応し得ないので、高い選択的エッチング速度を有し得る。
【００４６】
ドライエッチングプロセスは、反応性イオンエッチングリアクタにおいて実行され得る。このリアクタは、トンネル型プラズマエッチャ、平行板プラズマエッチャ、および高密度誘導カップルプラズマエッチャであり得る。このリアクタはまた、ＤＣまたはＲＦウェハバイアスを組み込むことにより、プラズマ特性を制御し得る。例えば、単独に制御されたウェハバイアスで、イオンエネルギーは、高密度プラズマにおいて高度に整調可能であることにより、エッチング選択性をより良く制御し得る。この選択的エッチングプロセスにおけるプラズマは、ＲＦまたはマイクロ波の場で生成され得る。生成されたＲＦ場の周波数は、好ましくは、ほぼ４００ｋＨｚ〜１３．６ＭＨｚの範囲にあり、１３．６ＭＨｚおよび４００ｋＨｚの両方といった複数の周波数を組み合わせたものである。より低い周波数の場は、通常、ウェハサポートカソードの周囲に生成され、より高い周波数の場は、通常、ウェハの上のプラズマの周囲に生成される。マイクロ波プラズマの周波数は、マイクロ波周波数であり、プラズマ生成のためのＲＦおよびマイクロ波の場の組み合わせもまた適用可能である。供給されたＲＦ場の電力は、典型的に５００Ｗ未満であり、好ましくは、１００〜３００Ｗの間、例えば、２００Ｗである。供給されたマイクロ波場の電力は、典型的に１２００Ｗ未満であり、好ましくは、４００〜８００Ｗの間、例えば、６００Ｗである。
【００４７】
本発明の好ましい実施形態では、ウェハが最初にプロセスチャンバに位置づけられ、次いで、エッチャントガス混合物が導入されて、１００ミリトル（ｍｉｌｌｉ  Ｔｏｒｒ）未満の圧力、好ましくは約２０ミリトル、例えば、６ミリトルの圧力を維持する。エッチャント混合物は、酸素添加剤とともに、フッ素化合物または塩素化合物のエッチングガスを備える。エッチャント混合物は、その後、複数のプラズマ電源に（典型的に、そのような低周波ＲＦ、高周波ＲＦ、マイクロ波という異なる周波数において）ガスを浴びせることによって、励起される。任意のＲＦまたはＤＣ電源はまた、ウェハ構造上のプラズマのバイアスを制御するために供給されて、電位勾配を所望の大きさおよび極性にさせ得る。
【００４８】
以下に、Ｉｎ２Ｏ３材料をあまりオーバーエッチングせずに、Ｓｉ３Ｎ４をパターニングおよびエッチングするエッチングプロセスが展開している。表１に示されるものは、Ｉｎ２Ｏ３およびＳｉ３Ｎ４のエッチング条件およびエッチング速度である。
【００４９】
表１．Ｉｎ２Ｏ３およびＳｉ３Ｎ４の化学的性質、エッチング条件およびエッチング速度
【００５０】
【表１】
2006108665.tif 000003
酸素なしである処方Ａを用いて、Ｉｎ２Ｏ３およびＳｉ３Ｎ４のエッチング速度は、それぞれ８０（ｎｍ／分）および３６０（ｎｍ／分）である。処方Ｂにおけるように５％の酸素を加えると、Ｓｉ３Ｎ４のエッチング速度は、４００（ｎｍ／分）まで上昇し、かつ、Ｉｎ２Ｏ３のエッチング速度は、６０（ｎｍ／分）まで低下する。それ故、酸素をエッチングガス混合物に加えることは、Ｉｎ２Ｏ３上でのＳｉ３Ｎ４のエッチング選択性を顕著に向上させ得る。この選択性は、ガス流、電源パワーおよび圧力またはエッチング化合物といった他のプロセスパラメータを変更することによって適合されて、特定の基板上の導電性酸化物上での窒化シリコンの選択性を最適化し得る。
【００５１】
Ｉｎ２Ｏ３は、典型的な導電性酸化物材料であり、これは、誘電体ではない酸化物と定義される。上記の例は、酸化インジウム上での窒化シリコンのエッチング選択性の特定の結果を説明しているが、一般的に、本発明は、様々な導電性酸化物材料上での窒化シリコンの改良されたエッチング選択性に適用可能である。本発明で開示された導電性酸化物はまた、導電性金属酸化物でもあり得、これは、好ましくは、Ｍｏ、Ｗ、Ｔｃ、Ｒｅ、Ｒｕ、Ｏｓ、Ｒｈ、Ｉｒ、Ｐｄ、Ｐｔ、Ｉｎ、Ｚｎ、Ｓｎ、Ｓｒ−ＲｕまたはＳｒ−Ｃｏ（例えば、ＩｒＯ２およびＲｕＯ２）、あるいは、ＮｄＯ、ＮｂＯ、ＳｍＯ、ＬａＯ、およびＶＯといった岩塩（ＮａＣｌ）結晶構造が面心立方の金属酸化物の群から選択される１つの金属の酸化膜である。導電性酸化物を形成する好ましい方法は堆積による。しかしながら、拡散およびイオン注入によるドーピングといった他の方法が使用され得る。例えば、導電性酸化物は、ホウ素（Ｂ）ドープされたＺｎＯまたはフッ素（Ｆ）ドープされたＺｎＯ、および、アンチモン（Ｓｂ）ドープされたＳｎＯ２またはフッ素（Ｆ）ドープされたＳｎＯ２であり得る。導電性酸化物は、ランタン・ストロンチウム・コバルト酸化物（ＬＳＣＯ）といった任意の数の導電性ペロブスカイト酸化物からなり得る。単純なペロブスカイト酸化物の典型例は、ＳｒＲｕＯ３またはＬａＮｉＯ３といった一般的公式ＡＢＯ３で表現され、ここで、ＡＢは、（Ａ＝Ｃａ、Ｓｒ）（Ｂ＝Ｖ、Ｃｒ、Ｆｅ、Ｒｕ）、（Ａ＝Ｌａ）（Ｂ＝Ｔｉ、Ｃｏ、Ｎｉ、Ｃｕ）、（Ａ＝Ｈ、Ｌｉ、Ｎａ、Ｋ）（Ｂ＝Ｒｅ、Ｍｏ、Ｎｂ）、（Ａ＝Ｌａ１−ｘＳｒｘ）（Ｂ＝Ｖ、Ｍｎ、Ｃｏ）のうちの任意の組み合わせであり得る。導電性ペロブスカイト酸化物の別の例は、一般的公式Ａ２Ｂ２Ｏ７で表現され、ここで、（Ａ＝Ｂｉ、Ｐｄ）（Ｂ＝Ｒｕ１−ｘＢｉｘ、Ｒｕ１−ｘＰｂｘ）である。層状ペロブスカイト酸化物の例は、ＣａＴｉＯ、（Ｓｒ（Ｒｕ、Ｉｒ、Ｃｒ）Ｏ３）（ＳｒＯ）ｎ、例えば、ＳｒＲｕＯ３、ＳｒＩｒＯ３、Ｓｒ２ＲｕＯ４、Ｓｒ２ＩｒＯ４およびＢａ２ＲｕＯ４を含む。導電性酸化膜はまた、高温超伝導酸化物、例えば、Ｌａ１−ｘＳｒｘＣｕＯ４、Ｎｄ１−ｘＣｅｘＣｕＯ４、ＹＢａ２Ｃｕ８Ｏ７、Ｂｉ２Ｓｒ２Ｃａｎ−１ＣｕｎＯ２ｎ＋４、（Ｎｄ１−ｘＣｅｘ）２ＣｕＯ４を含み得る。
【００５２】
導電性酸化物は、不純物でさらにドープされて、抵抗を修正し得る。不純物種は、好ましくは、絶縁体材料であり、導電性酸化膜中にアモルファスに分布される。不純物種は、好ましくは、元素（ｅｌｅｍｅｎｔ）、または、ハフニウムまたは酸化ハフニウム（ＨｆＯ２およびその変形で酸素が豊富なまたは酸素不足のＨｆＯｘ）、ジルコニウムまたは酸化ジルコニウム（ＺｒＯ２およびその変形で酸素が豊富なまたは酸素不足のＺｒＯｘ）、ランタンまたは酸化ランタン酸化物（ＬａＯ２およびその変形で酸素が豊富なまたは酸素不足のＬａＯｘ）、またはアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３およびその変形で酸素が豊富なまたは酸素不足のＡｌＯｘ）といったその非導電性酸化物である。導電性酸化物は、ハフニウム、ジルコニウム、ランタン、アルミニウムまたはそれらの酸化物であるドーパント種を用いたＩｎ２Ｏ３であることが最も好ましい。導電性酸化物を元素（例えば、ハフニウム）でドーピングすることにより、導電性酸化膜に酸素が存在するために酸化ハフニウムが生成されやすい。
【００５３】
適切な条件下で、ある導電性金属酸化物材料は、半導体のように反応し、それ故、本発明で開示された導電性酸化物はまた、半導体金属酸化物材料をも含む。本発明における半導体金属酸化物は、好ましくは、半導体特性を表す金属酸化物であり、例えば、酸化インジウム（Ｉｎ２Ｏ３）、酸化ルテニウム（ＲｕＯ２）、酸化タングステン（ＷＯ３）、酸化モリブデン（ＭｏＯ３）、酸化チタン（ＴｉＯ２）、酸化スズ（ＳｎＯ２）、酸化鉄（Ｆｅ２Ｏ３）、酸化セシウム（ＣｅＯ２）、酸化亜鉛（ＺｎＯ２）、酸化ガリウム（Ｇａ２Ｏ３）、ＳｒＴｉＯ、ＬａＦｅＯ３である。
【００５４】
本発明で開示されるＩｎ２Ｏ３上でのＳｉ３Ｎ４の選択的エッチングは、図１の製造プロセスに示されるＩｎ２Ｏ３層の表面上のＳｉ３Ｎ４スペーサ形成に十分適用可能である。図１Ａは、上面１と、実質的に垂直な表面２と、底面３とを有するステップ構造を示し、この底面は、導電性酸化物膜４の表面であり、上面１および表面２は、酸化シリコンといった任意の材料であり得る。図１Ｂは、ステップ構造の上に形成するＳｉ３Ｎ４層５を示し、Ｓｉ３Ｎ４層５は、好ましくは、化学気相成長またはプラズマ強化化学気相成長といった堆積によって形成される。図１Ｃは、Ｓｉ３Ｎ４層が、本発明のプラズマ強化選択的エッチングによって、異方性にエッチング（８）されることを示す。この選択的エッチングは、好ましくは、異方性であり、よって、Ｓｉ３Ｎ４スペーサ７は図１Ｄにあるように形成される。Ｓｉ３Ｎ４の選択的エッチングは、導電性酸化物の選択的エッチングより高いエッチング速度を有するので、Ｓｉ３Ｎ４層５は、導電性酸化物膜４へのオーバーエッチング損傷が最小限でエッチングされ得る。
【００５５】
Ｉｎ２Ｏ３でのＳｉ３Ｎ４のスペーサ形成は、強誘電体メモリトランジスタの製造プロセスによく適しており、ここで、強誘電材料はＳｉ３Ｎ４スペーサに囲まれることにより、強誘電材料と二酸化シリコンとの間の反応を防ぐ。上で示したように、Ｉｎ２Ｏ３薄膜において停止するＳｉ３Ｎ４の選択的エッチングプロセスは、好ましくは、Ｉｎ２Ｏ３のＦｅＲＡＭデバイスアプリケーションのためのものであるが、このエッチングプロセスは、導電性酸化物材料を使用するＭＦＭｏｘ（金属−強誘電体−金属酸化物）ＦｅＲＡＭに普及され得る。
【００５６】
図２は、「Ｃｏｎｄｕｃｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｇａｔｅ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｍｅｍｏｒｙ  ｔｒａｎｓｉｓｔｏｒ」という名称の同時係属出願、および「Ｉｎ２Ｏ３  ｔｈｉｎ  ｆｉｌｍ  ｒｅｓｉｓｔｉｖｅ  ｃｏｎｔｒｏｌ  ｂｙ  ｄｏｐｉｎｇ  ｍｅｔａｌ  ｏｘｉｄｅ  ｉｎｓｕｌａｔｏｒ  ｆｏｒ  ＭＦＭｏｘ  ｄｅｖｉｃｅ  ａｐｐｌｉｃａｔｉｏｎｓ」という名称の別の同時係属出願において開示されるように、ゲート置換方法を用いて製造される導電性酸化物または抵抗酸化物を使用する典型的な強誘電体構造を示す。
【００５７】
ドープされた導電性酸化膜を強誘電体トランジスタのゲート誘電体として使用して、図２は、シリコン基板１０９上に位置づけられ、高濃度の不純物イオンを有するソース１０４領域とドレイン１０５領域との間に配置されるトップ電極１０１と、強誘電体膜１０２と、導電性酸化物またはドープされた導電性酸化物１０３とのゲートスタックを有するｎチャネル導電性酸化物の強誘電体トランジスタを示す。強誘電体トランジスタは、絶縁トレンチ１０６および中間誘電体層１０８によって絶縁される。強誘電体層１０２は、窒化シリコンスペーサ１０７によって封じ込められることによって、高温処理ステップにおいて強誘電体特性の完全な状態を維持する。
【００５８】
図３は、半導体酸化物チャネル層を使用する別の強誘電体構造を示し、これは、「Ｓｅｍｉｃｏｎｄｕｃｔｉｖｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｔｈｉｎ  ｆｉｌｍ  ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ｍｅｍｏｒｙ  ｔｒａｎｓｉｓｔｏｒ」という名称の同時係属出願で開示されるように、ゲート置換方法を用いて製造される。半導体金属酸化物強誘電体トランジスタのゲートスタックは、トップゲート電極１１１と強誘電体膜１１２とを備え、これは、基板１１９上に配置され、高濃度の反対型の不純物イオンを有するソース１１４領域とドレイン１１５領域との間に配置される半導体金属酸化物層１１３上に位置づけられる。強誘電体トランジスタは、絶縁基板１１９および中間誘電体層１１８によって絶縁される。その他の強誘電体メモリトランジスタ設計と同様に、強誘電体層１１２は、窒化シリコンスペーサ１１７によって封じ込められる。
【００５９】
図２および図３に示される強誘電材料は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、Ｐｂ５Ｇｅ３Ｏ１１（ＰＧＯ）、ＢａＴｉＯ３、ＬｉＮｂＯ３、ＳＴＯ、ＢＳＴ、ＢＳＴＯ、ＳＢＴＮ、ＰＬＴまたはＰＬＺＴであり得るが、ヒステリシス効果を示す強誘電材料はいずれも使用され得る。
【００６０】
図２および図３の強誘電体ゲートスタックは、ここで援用されるＨｓｕらによる「Ｍｅｔｈｏｄ  ｏｆ  ｍａｋｉｎｇ  ｍｅｔａｌ  ｇａｔｅ  ｓｕｂ−ｍｉｃｒｏｎ  ＭＯＳ  ｔｒａｎｓｉｓｔｏｒ」という名称の米国特許番号第６,２７４,４２１号に類似する置換ゲートプロセスによって製造され得る。これら強誘電体設計の製造プロセスの詳細は、上記の同時係属出願において開示されており、さらに、導電性酸化物をゲート誘電体として使用する強誘電体トランジスタについて以下に説明される。この製造プロセスは、置換プロセスを用いてゲートスタックを形成し、かつ、以下のステップを含む。
−半導体基板を準備するステップ
−犠牲層を備える置換ゲートスタックを形成するステップ
−置換ゲートスタックの反対側に、ドレイン領域とソース領域とを形成するステップ
−置換ゲートスタックを囲む領域を埋める一方で、置換ゲートスタックの最上部分を露出させるステップ
−置換ゲートスタックの犠牲層部分を除去するステップ
−窒化シリコンスペーサの形成ステップ
−ゲートスタックの残りの部分を形成するステップ
デバイス製造プロセスは、その後、パッシベーションステップと相互接続メタライゼーションステップとによって完了する。
【００６１】
−半導体基板を準備するステップ、図４Ａ；
この製造プロセスは、（ｐ型またはｎ型、バルクまたはシリコン−オン−絶縁体、ＳＯＩまたはＳＩＭＯＸの）基板の準備と、ウェル形成およびデバイス絶縁のプロセスに適切な技術とによって始まる。図４Ａは、活性デバイス３１４を形成するｐ型基板３１０と（同様の製造プロセスが適切な修正および調節によってｎ型基板に適用され得る）シャロートレンチ絶縁（ＳＴＩ）３１６とを示す。簡単にするために、周辺デバイス、ウェル形成プロセスおよび活性領域の閾値電圧調節といった重要であるが関係しない詳細は示されていない。
【００６２】
−基板上に犠牲層を備える置換ゲートスタックを形成するステップ、図４Ｂ；
次いで、多層置換ゲートスタックが堆積される。置換ゲートスタックは、デバイスの引き続きの製造の際にプレースホルダ（ｐｌａｃｅ  ｈｏｌｄｅｒ）の機能を果たし、機能的ゲートスタックを製造する前に除去される。よって、多層置換ゲートスタックは、導電性酸化物膜と犠牲ゲート置換層とを備える。導電性酸化物は、好ましくは、厚さが１０〜３０ｎｍであり、かつ、好ましくは、Ｉｎ２Ｏ３またはＲｕＯ２であるが、前に開示したように任意の導体材料であり得る。犠牲ゲート置換層は、好ましくは、厚さが約１００〜３００ｎｍであり、かつ、好ましくは、窒化シリコンまたは二酸化シリコンである。犠牲ゲート置換層は、機能的ゲートスタックのプレースホルダとしての機能を果たすので、犠牲層の厚さは、機能的ゲートスタックの残りの部分の総厚によって部分的に決定される。
【００６３】
置換ゲートスタックの多層は、その後、図４Ｂに示されるように、置換ゲート層３３０と、導電性酸化物３０１とを備える強誘電体ゲートスタックにパターニングされる。ゲートスタック多層のパターニングは、好ましくは、フォトリソグラフィおよび反応性イオンエッチングによる。
【００６４】
次のステップは、ソース３１８領域およびドレイン３１９領域内への低ドーピングドレイン（ＬＤＤ）イオン注入であるが、強誘電体メモリトランジスタは、このＬＤＤイオン注入を必要とするかもしれないし、必要としないかもしれない。ＬＤＤ注入には、１５ｋｅＶ〜４０ｋｅＶのエネルギーレベルにおけるリンイオンの注入、または、３０ｋｅＶ〜６０ｋｅＶのエネルギーレベルにおけるヒ素イオンの注入が含まれる。ＬＤＤリンまたはヒ素の注入のドーズは、約５×１０１４ｃｍ−２〜１０１５ｃｍ−２である（図４Ｃ）。
【００６５】
次いで、窒化シリコンまたは二酸化シリコンといった誘電体材料の層は、置換ゲートスタック上に約２０〜８０ｎｍの厚さまで堆積され、その後、異方性エッチングされることにより、強誘電体ゲートスタック上に誘電体側壁スペーサ３２０を残す（図４Ｄ）。
【００６６】
−置換ゲートスタックの反対側にドレイン領域とソース領域とを形成するステップ、図４Ｅ；
次いで、ソース領域３２１およびドレイン領域３２２がドーピングイオンの注入によって形成される。例えば、約１０１５ｃｍ−２〜５×１０１５ｃｍ−２のドーズで１５ｋｅＶ〜３０ｋｅＶのエネルギーレベルにおいてヒ素を注入することによって形成される。
【００６７】
−置換ゲートスタックを囲む領域を埋める一方で、置換ゲートスタックの最上部分を露出させるステップ、図４Ｆ；
二酸化シリコンといった誘電体層３３５は、全体の構造上に堆積される。誘電体層はその後平坦化され、好ましくは、化学機械的研磨（ＣＭＰ）プロセスによって平坦化される。誘電体層の厚さは、好ましくは、平坦化の間にディッシング（ｄｉｓｈｉｎｇ）を防ぐために、置換ゲート層３３０より約５０％厚い。
【００６８】
−置換ゲートスタックの犠牲層部分を除去するステップ、図４Ｇ；
置換ゲート層３３０は、好ましくは、周囲の構造への損傷を避けるためにウェットエッチングプロセスによって除去されて、ゲートトレンチ３３７を露出させる。
【００６９】
−窒化シリコンスペーサの形成ステップ、図４Ｈ；
窒化シリコンスペーサ３４０はその後、ゲートトレンチの側壁に形成される。スペーサ形成は、約１０〜３０ｎｍの厚さを有する窒化シリコン層を堆積し、その後、異方的にエッチングされて導電性酸化物膜上で止まることによって製造される（図４Ｈ）。異方性エッチングステップは、好ましくは、本発明に従う導電性酸化物上での窒化シリコンのプラズマ強化選択的エッチングである。
【００７０】
−ゲートスタックの残りの部分を形成するステップ、図４Ｉ；
強誘電体層は、その後、ゲートトレンチ内に堆積される。強誘電体層は、好ましくは、ＰＧＯ、ＢＳＴまたはＰＺＴであるが、ヒステリシス効果を表す任意の強誘電材料であり得る。強誘電体層の厚さは、好ましくは、強誘電体層３１２を平坦化する後に続くＣＭＰプロセスの間にディッシング効果を最小限にするために、ゲートトレンチの深さより僅かに厚い。
【００７１】
トップ電極３１３はその後、強誘電体層３１２上に製造される。トップ電極形成は、好ましくは、トップ電極材料のブランケット層を堆積することによるものであり、その後、好ましくは、フォトリソグラフィ技術および反応性イオンエッチング技術によってトップ電極にパターニングされる。トップ電極は、好ましくは、５０〜２００ｎｍの間の厚さであり、かつ、好ましくは、アルミニウム、白金またはイリジウムであるが、任意の導体材料でもあり得る。
【００７２】
デバイス製造プロセスはその後、パッシベーションステップと相互接続メタライゼーションステップとで完了する（図４Ｊ）。二酸化シリコンといった保護層が、全体の構造上に約３００〜５００ｎｍの厚さまで堆積される。この構造はその後、約４００℃〜５００℃の温度で約１５〜６０分間アニーリングされる。保護層はその後、好ましくは、フォトリソグラフィによってパターニングされて、コンタクトホールを形成し、その後、製造プロセスは、ソース３２１への第１レベルメタライゼーションコンタクト３４１、ゲートスタック（トップ電極３１３、強誘電体３１２、ボトム電極３１１および導電性酸化物３０１）へのコンタクト３４３、ドレイン３２２へのコンタクト３４２に継続される。
【００７３】
上記のプロセスの流れにおいて、本発明のエッチングプロセスは、スペーサを形成する窒化シリコンのエッチングに十分適している（図４Ｈ）。導電性酸化物に対する窒化シリコンの高い選択性により、導電性酸化物ボトム層への損傷を最小限に抑えて窒化シリコン層の不要物を除去することが可能になり、その結果、導電性酸化物はその後に堆積された強誘電体層と優れた界面を有し得る。
【００７４】
以上のように、強誘電体メモリトランジスタ製造への用途とともに、窒化シリコンおよび導電性酸化物の新しい選択的エッチングプロセスが開示された。本発明の好ましい実施形態が開示されてきたが、さらに添付の請求の範囲で定義される本発明の範囲内でその変形および修正が行われ得ることが理解される。さらに、本発明は、不揮発性メモリの用途で使用するための強誘電体トランジスタについて記載されてきたが、本明細書で開示された発明概念の他の用途もまた当業者には明らかである。
【図面の簡単な説明】
【００７５】
【図１Ａ】窒化シリコンスペーサ形成のプロセスフローを示す。
【図１Ｂ】同じくプロセスフローを示す。
【図１Ｃ】同じくプロセスフローを示す。
【図１Ｄ】同じくプロセスフローを示す。
【図２】導電性酸化物強誘電体メモリトランジスタの概略図を示す。
【図３】半導体酸化物強誘電体メモリトランジスタの概略図を示す。
【図４Ａ】強誘電体メモリトランジスタの置換ゲートプロセスの代表的な製造プロセスを示す。
【図４Ｂ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｃ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｄ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｅ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｆ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｇ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｈ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｉ】同じくゲートプロセスの代表的な製造プロセスを示す。
【図４Ｊ】同じくゲートプロセスの代表的な製造プロセスを示す。
【符号の説明】
【００７６】
１  上面
２  実質的に垂直な表面
３  底面
４  導電性酸化物膜
５  Ｓｉ３Ｎ４層
７  Ｓｉ３Ｎ４スペーサ
１０１  トップ電極
１０２  強誘電体膜
１０３  導電性酸化物
１０４  ソース
１０５  ドレイン
１０６  絶縁トレンチ
１０７  窒化シリコンスペーサ
１０８  中間誘電体層
１０９  シリコン基板
１１１  トップゲート電極
１１２  強誘電体膜
１１３  半導体金属酸化物層
１１４  ソース
１１５  ドレイン
１１７  窒化シリコンスペーサ
１１８  中間誘電体層
１１９  絶縁基板
３０１  導電性酸化物
３１０  ｐ型基板
３１２  強誘電体層
３１３  トップ電極
３１４  活性デバイス
３１６  シャロートレンチ絶縁（ＳＴＩ）
３１８  ソース
３１９  ドレイン
３２０  誘電体側壁スペーサ
３２１  ソース領域
３２２  ドレイン領域
３３０  置換ゲート層
３３５  誘電体層
３３７  ゲートトレンチ
３４０  窒化シリコンスペーサ
３４１、３４２、３４３  コンタクト
【図１Ａ】
2006108665.tif 000004
【図１Ｂ】
2006108665.tif 000005
【図１Ｃ】
2006108665.tif 000006
【図１Ｄ】
2006108665.tif 000007
【図２】
2006108665.tif 000008
【図３】
2006108665.tif 000009
【図４Ａ】
2006108665.tif 000010
【図４Ｂ】
2006108665.tif 000011
【図４Ｃ】
2006108665.tif 000012
【図４Ｄ】
2006108665.tif 000013
【図４Ｅ】
2006108665.tif 000014
【図４Ｆ】
2006108665.tif 000015
【図４Ｇ】
2006108665.tif 000016
【図４Ｈ】
2006108665.tif 000017
【図４Ｉ】
2006108665.tif 000018
【図４Ｊ】
2006108665.tif 000019