(57)【要約】【課題】  簡単且つ安価な製造方法により、小型化且つ高インダクタンス化を実現できるとともに、機械的強度や電気的特性の低下を防止できる積層型インダクタを提供する。【解決手段】複数の絶縁層２を積層してなる積層体１の内部で、隣接する絶縁層２−２間に、線状の導体パターン３を介在させるとともに、これら導体パターン３を電気的に接続することによりコイルパターン１１を形成したものにおいて、導体パターン３の両端部を積層体１の表面に導出させるとともに、導出部と隣り合う導体パターン３の導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターン４を介して積層体１の表面で電気的に接続して積層型インダクタ１０を構成する。【選択図】図１
2006041320.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層を積層してなる積層体の内部で、隣接する絶縁層間に、線状の導体パターンを介在させるとともに、これら導体パターンを電気的に接続することによりコイルパターンを形成した積層型インダクタにおいて、
前記導体パターンの両端部を前記積層体の表面に導出させるとともに、該導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して前記積層体の表面で電気的に接続したことを特徴とする積層型インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型インダクタに関するものである。
【背景技術】
【０００２】
図８は、従来の積層型インダクタの導体パターンを示す断面図である。
【０００３】
図において、積層型インダクタ３０は、複数の絶縁層３２を積層してなる積層体の内部で、隣接する絶縁層３２間に、線状の導体パターン３３を介在させるとともに、これら導体パターン３３をビアホール導体３４により電気的に接続することによりコイルパターン４１を形成している。
【０００４】
すなわち、外部からビアホール導体３４ａを通って入力した電流は、ビアホール導体３４ａ、導体パターン３３ａ、ビアホール導体３４ｂ、導体パターン３３ｂ、ビアホール導体３４ｃ、導体パターン３３ｃ、ビアホール導体３４ｄ、導体パターン３３ｄ、ビアホール導体３４ｅの順で、積層体３１内部を螺旋状に流れることにより、所定のインダクタンスを得るものである（例えば、特許文献１参照）。
【特許文献１】特開平１０−２４１９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記積層型インダクタ３０によれば、導体パターン３３をビアホール導体３４により電気的に接続している。すなわち、絶縁層３２の１層毎に、異なる位置に貫通孔を形成後、導電性ペーストを充填してビアホール導体となる導体部３４を形成する必要があるため、工程が複雑であり、コスト増大の原因となっていた。また、導電性ペーストの充填に伴い、特に貫通孔周辺において導電性ペーストの厚みバラつきが生じ、これに起因して積層時に積層体３１の変形が大きくなり、焼成時のデラミネーションなどの内部欠陥及び製品の特性変化を引き起こすという問題があった。
【０００６】
また、導体パターン３３とビアホール導体となる導体部３４間の位置ずれが生じた場合、導体パターン３３とビアホール導体３４間の接続状態が悪くなり、抵抗値が大きくなるなどの問題点があった。
【０００７】
さらに、積層型インダクタ３０の小型化・高インダクタンス化のためには、絶縁層２の厚みを薄くして、電流が積層体３１内部を螺旋状に流れる回数を多くすることが望ましく、また導体パターン３３とビアホール導体３４間の接続状態を良好にするためには、ビアホール導体３４の径を大きくすることが望ましいが、ビアホール導体３４の径を大きくし、且つ絶縁層３２の厚みを薄くした場合、貫通孔に導電性ペーストを保持することが困難になるため、上記積層型インダクタ３０の小型化・高インダクタンス化には限界があった。
【０００８】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、簡単且つ安価な製造方法により、小型化且つ高インダクタンス化を実現できるとともに、機械的強度や電気的特性の低下を防止できる積層型インダクタを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の積層型インダクタは、複数の絶縁層を積層してなる積層体の内部で、隣接する絶縁層間に、線状の導体パターンを介在させるとともに、これら導体パターンを電気的に接続することによりコイルパターンを形成したものにおいて、前記導体パターンの両端部を前記積層体の表面に導出させるとともに、該導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して前記積層体の表面で電気的に接続したことを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、導体パターンの両端部を積層体の表面に導出させるとともに、導出部と隣り合う導体パターンの導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターンを介して積層体の表面で電気的に接続していることから、導体パターン間を電気的に接続するために、絶縁層毎に異なる位置に貫通孔を形成し、該貫通孔に導電性ペーストを多数回充填してビアホール導体を形成するといった煩雑な工程ではなく、積層体を無電解メッキ用のメッキ液に所定時間浸漬しておくだけの簡単な加工によって、金属メッキ膜から成る連結パターンを所定部位に選択的に析出形成して導体パターン間を電気的に接続することが可能となる。
【００１１】
また、導電性ペーストを貫通孔に保持するために絶縁層を所定以上の厚みに設定する必要がなく、厚みの薄い絶縁層を多数積層することによって電流が流れる距離を長く設定することにより、積層型インダクタの小型化・高インダクタンス化を容易に実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１３】
図１は、本発明の一実施形態に係る積層型インダクタを示す外観斜視図である。図２は、図１の積層型インダクタの分解斜視図である。図３は、図１の積層型インダクタの導体パターンを示す断面図である。
【００１４】
図において、積層型インダクタ１０は、複数の絶縁層２を積層してなる積層体１の一対の端面に、夫々入出力端子５、６が形成されている。このとき、入出力端子５、６のいずれを入力側、出力側にしても良く、実装時の方向性を完全になくすためには、積層体１が入出力端子５、６に対して対称であることが望ましい。
【００１５】
入出力導体５、６は、例えば、厚みが５〜１０μｍのＣｕメッキ層の表面に、厚みが２〜３μｍのＮｉメッキ層、厚みが４〜５μｍのＳｎメッキ層が順次形成されている。
【００１６】
絶縁層２は、Ｃｕ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｍｇ−Ｚｎフェライト、Ｎｉ−Ｚｎ−Ｃｕフェライトなどの強磁性体材料、セラミック誘電体材料、アルミナなどの絶縁体材料、ポリプロピレンなどの有機物絶縁体材料を用いることができるが、インダクタンスを大きくするという点から、強磁性体材料が望ましい。また、隣り合う導体パターンの導出部を起点として析出させた金属メッキ膜が、両導出部に跨るように成長するためには、絶縁層２の厚みは８μｍ以下であることが望ましい。
【００１７】
積層体１内部で、隣接する絶縁層２間に、線状の導体パターン３を介在させている。また、導体パターン３の両端部を積層体１の隣接する表面に導出させるとともに、導出部と隣り合う導体パターン３の導出部とを、両導出部を起点として析出させた金属メッキ膜から成る連結パターン４ｂ〜４ｄを介して積層体１の表面で電気的に接続することによりコイルパターン１１を形成している。
【００１８】
積層体１内部で、間に導体パターン３を介在させた誘電体２の積層方向の両側に、間に入出力パターン７、８を介在させた誘電体２が夫々積層されている。また、積層体１端面に形成された入出力パターン８から積層体１表面に導出した入出力パターン８に跨るように、入出力端子５、６が形成されている。入出力パターン７、８は、コイルパターン１１を入出力端子５、６に電気的に接続するものであって、少なくとも一部が、接続される導体パターン３の導出部に対応するように露出されている。ここで、入出力端子５、６をメッキ層により形成する場合、積層体１端面全面にメッキ層が形成されるように、積層体１端面に形成された入出力パターン８は、積層体１端面全面に形成する必要があるが、積層体１表面にのみ導出する入出力パターン８は、導出部以外は非形成部を有しても良い。このことにより、積層体１表面にのみ導出する入出力パターン８を挟んだ誘電層２−２の間の接触面積が増大し、これらの誘電層２−２の間の剥離を防止できる。
【００１９】
入出力パターン７は、積層体１の積層方向の最も外側の導体パターン３の導出部と同一表面に導出している。そして、入出力パターン７を起点として、金属メッキ膜が析出し、入出力端子５、６と導体パターン３の導出部を電気的に接続する連結パターン４ａ、４ｅが形成される。
【００２０】
導体パターン３、入出力パターン７、８は、Ａｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｔ、あるいはこれらの合金の低抵抗材料が用いられる。
【００２１】
連結パターン４は、入出力導体５、６と同様に、例えば、厚みが５〜１０μｍのＣｕメッキ層の表面に、厚みが２〜３μｍのＮｉメッキ層、厚みが４〜５μｍのＳｎメッキ層が順次形成されている。
【００２２】
ここで、入出力導体５、６は、積層体１の表面に導電性ペーストを塗布後焼き付けることにより、形成しても良い。この場合、絶縁層２間に入出力パターン８を介在させなくても、形成することができる。
【００２３】
これらのことにより、電流は、入力端子５、連結パターン４ａ、導体パターン３ａ、連結パターン４ｂ、導体パターン３ｂ、連結パターン４ｃ、導体パターン３ｃ、連結パターン４ｄ、導体パターン３ｄ、連結パターン４ｅ、出力端子６の順で、積層体１内部を螺旋状に流れる。
【００２４】
以下、本発明の積層型インダクタ１０の製造方法について説明する。なお、図中各符号は焼成の前後で区別しないこととする。
【００２５】
まず、Ｃｕ−Ｚｎフェライト、Ｍｎ−Ｚｎフェライト、Ｎｉ−Ｚｎフェライト、Ｍｎ−Ｍｇ−Ｚｎフェライト、Ｎｉ−Ｚｎ−Ｃｕフェライトなどの強磁性体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状のセラミックスラリを作製するとともに、得られたセラミックスラリを従来周知のドクターブレード法等による、所定形状、所定厚みの絶縁層となるセラミックグリーンシート２を形成する。
【００２６】
次に、セラミックグリーンシート２の主面に、Ａｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｐｔ、あるいはこれらの合金の導電性粉末に適当な有機溶剤、有機バインダ等を添加・混合して得た導体ペーストを従来周知のスクリーン印刷等によって所定パターンに塗布し、導体パターン３ａ〜３ｄを形成する。なお、上記導体パターン３ａ〜３ｄは、所定パターンのメッキ膜を被着・転写させておくことにより形成するようにしても良い。
【００２７】
次に、導体パターン３ａ〜３ｄが形成されたセラミックグリーンシート２を所定の枚数だけ積層する。
【００２８】
次に、積層された導体パターン３ａ〜３ｄ及びセラミックグリーンシート２を加圧加熱することにより、大型積層体が得られる。次に、大型積層体を所定の寸法で切断することにより、未焼成状態の積層体１が得られる。
【００２９】
次に、得られた未焼成状態の積層体１を例えば１１００℃〜１４００℃の温度で焼成することにより、積層体１が得られる。このとき、積層体１表面に、入出力パターン７及び導体パターン３ａ〜３ｄ導出部が夫々導出している。
【００３０】
次に、積層体１の一対の端部に、無電解メッキ法により、連結パターン４ａ〜４ｅ、入出力端子５、６を形成する。具体的には、積層体１の表面に導体パターン３ａ〜３ｄ、入出力パターン７、８の導出部を起点として金属を析出させるとともに、これらの析出物同士を相互に連結させることによって形成される。
【００３１】
このようにして、図１〜３に示すような積層型インダクタ１０が得られる。
【００３２】
かくして、本発明によれば、導体パターン３間を電気的に接続するために、ビアホール導体３４を用いる必要がないため、簡単且つ安価な製造方法になるとともに、積層体１の変形により、積層型インダクタ１０の機械的強度や電気的特性が低下するという問題点を解決できる。
【００３３】
また、絶縁層２の厚みを薄くして、電流が積層体１内部を螺旋状に流れる回数を多くすることが可能であるため、積層型インダクタ１０の小型化・高インダクタンス化を実現できる。さらに、絶縁層２の面積に対し、電流が積層体１内部を螺旋状に流れる領域が占める割合を大きくできることから、このことによっても積層型インダクタ１０の小型化・高インダクタンス化を実現できる。
【００３４】
またさらに、連結パターン４は、一対の導体パターン３の両導出部を起点として析出させた金属メッキ膜から成るため、積層体１を無電解メッキ用のメッキ液に所定時間浸漬しておくだけの簡単な加工によって形成することができ、簡単且つ安価な製造方法になるとともに、必要な部分に選択的に析出し、不必要な導通が問題になることはない。なお、連結パターン４の厚みは、積層体１表面に連結パターン４による凹凸が生じても、吸着ノズルによる吸着効率の低下が生じない程度、すなわち１０μｍ以下に薄くすることが好ましい。
【００３５】
そして、積層体１は、直方体状からなるため、通常の積層型電子部品の製造方法を変更することなく、このことによっても簡単且つ安価な製造方法が可能であるとともに、配線基板上に半田などにより実装した場合、安定した実装が可能であり、積層体１の表面の連結パターンの不必要な部分に半田が付着することを防止できる。
【００３６】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００３７】
図４は、本発明の他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、導体パターン３は、夫々積層体１の各絶縁層２の４辺に沿うように形成されているため、各層当たりの導体パターン３の長路化が可能であり、より効果的に小型化且つ高インダクタンス化を実現できる。
【００３８】
図５は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、導体パターンは、積層体１の外周に沿うように形成されていることや、曲線状からなることにより、各層当たりの導体パターン３ａ〜３ｄの長路化が可能であり、より効果的に積層型インダクタ１０の小型化且つ高インダクタンス化を実現できる。
【００３９】
図６は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、積層方向に同一位置にあるが、電気的に接続しない連結パターン４ａ−４ｉ間に、導体パターン３ｂ〜３ｇが６層介在されるため、連結パターン４ａ−４ｉ間の間隔を大きくするために、絶縁層２の厚みを厚くする必要がないことから、このことによっても、より効果的に小型化且つ高インダクタンス化を実現できる。
【００４０】
図７は、本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。同図によれば、積層体１の１つの表面には、導体パターン３が全く導出していない。このことにより、配線基板上に半田実装した際などに、半田などが付着することによる不必要な導通を防ぐことができる。例えば、この導体パターン３が全く導出していない表面が実装面となるように配線基板に半田実装する場合において、配線基板上の積層体１の下側に配線パターンを配置することができるため、回路設計の選択の幅が増大する。
【００４１】
また、本発明において、入出力端子５、６を除く積層体１の表面を絶縁層で被覆しても良い。このことによっても、連結パターン４に半田などが付着することによる不必要な導通を防ぐことができるとともに、積層体１表面の連結パターンによる凹凸をなくすことができるため、吸着ノズルによる吸着効率を向上させることができる。このとき、絶縁層はガラス、絶縁性樹脂などが挙げられるが、積層型インダクタ１０の耐湿性、信頼性を高めるためにはガラスが望ましい。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態に係る積層型インダクタを示す外観斜視図である。
【図２】図１の積層型インダクタの分解斜視図である。
【図３】図１の積層型インダクタの導体パターンを示す断面図である。
【図４】本発明の他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。
【図５】本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。
【図６】本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。
【図７】本発明のさらに他の実施形態に係る積層型インダクタの導体パターンを示す断面図である。
【図８】従来の積層型インダクタの導体パターンを示す断面図である。
【符号の説明】
【００４３】
１０・・・・積層型インダクタ
１・・・・・積層体
２・・・・・絶縁層
３・・・・・導体パターン
４・・・・・連結パターン
１１・・・・コイルパターン
５、６・・・入出力端子
７、８・・・入出力パターン
【図１】
2006041320.tif 000003
【図２】
2006041320.tif 000004
【図３】
2006041320.tif 000005
【図４】
2006041320.tif 000006
【図５】
2006041320.tif 000007
【図６】
2006041320.tif 000008
【図７】
2006041320.tif 000009
【図８】
2006041320.tif 000010