(57)【要約】【課題】様々な材料に適用可能であり、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に形成可能な導電層を有する電子装置と半導体装置、それらの製造方法を提供する。【解決手段】基板１０に形成された易めっき性の第１絶縁膜２０ａと、第１絶縁膜上に形成された難めっき性の第２絶縁膜２０ｂと、第１絶縁膜および第２絶縁膜に連通して形成された凹部２０ｃと、凹部に埋め込まれた導電層７０とを有する構成とする。基板１０に絶縁膜（２０ａ，２０ｂ）を形成し、次に絶縁膜に２０ｃ凹部を形成する。次に、凹部の内壁面の少なくとも一部を選択的に触媒化し、次に凹部に導電層７０を埋め込んで形成する。【選択図】図１
2006165254.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された易めっき性の第１絶縁膜と、
前記第１絶縁膜上に形成された難めっき性の第２絶縁膜と、
前記第１絶縁膜および前記第２絶縁膜に連通して形成された凹部と、
前記凹部に埋め込まれた導電層と
を有する電子装置。
【請求項２】
前記凹部が前記第１絶縁膜および前記第２絶縁膜に形成された溝であり、
前記導電層は前記溝に埋め込まれた配線である
請求項１に記載の電子装置。
【請求項３】
前記凹部が前記第１絶縁膜および前記第２絶縁膜を貫通して前記基板に達するように形成された貫通開口部であり、
前記導電層は前記貫通開口部に埋め込まれたコンタクトプラグである
請求項１に記載の電子装置。
【請求項４】
前記凹部が前記第１絶縁膜および前記第２絶縁膜を貫通して前記基板に達する貫通開口部と前記貫通開口部に連通して形成された溝を含み、
前記導電層が前記貫通開口部に埋め込まれたコンタクトプラグと前記溝に埋め込まれた配線を含む
請求項１に記載の電子装置。
【請求項５】
前記第２絶縁膜は、前記第１絶縁膜よりも親水性が低い
請求項１に記載の電子装置。
【請求項６】
前記第２絶縁膜は、前記第１絶縁膜よりも極性が低い
請求項１に記載の電子装置。
【請求項７】
前記第２絶縁膜は、前記第１絶縁膜よりも触媒が吸着しにくい
請求項１に記載の電子装置。
【請求項８】
前記第１絶縁膜は水溶液で現像されるタイプの樹脂からなり、
前記第２絶縁膜は有機溶媒で現像されるタイプの樹脂からなる
請求項１に記載の電子装置。
【請求項９】
電子回路が形成された半導体を含んでパッケージ化された半導体装置であって、
基板に形成された易めっき性の第１絶縁膜と、
前記第１絶縁膜上に形成された難めっき性の第２絶縁膜と、
前記第１絶縁膜および前記第２絶縁膜に連通して形成された凹部と、
前記凹部に埋め込まれた導電層と
を有する半導体装置。
【請求項１０】
前記基板が半導体基板であり、前記電子回路が形成されている
請求項９に記載の半導体装置。
【請求項１１】
基板に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程と、
前記凹部に導電層を埋め込む工程と
を有する電子装置の製造方法。
【請求項１２】
前記絶縁膜を形成する工程が、前記基板に易めっき性の第１絶縁膜を形成する工程と、前記第１絶縁膜上に難めっき性の第２絶縁膜を形成する工程とを含み、
前記凹部を形成する工程においては前記第１絶縁膜および前記第２絶縁膜に連通して凹部を形成し、
前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程においては、前記凹部の内壁面のうちの前記第１絶縁膜の表面が露出した壁面部分を触媒化する
請求項１１に記載の電子装置の製造方法。
【請求項１３】
前記絶縁膜を形成する工程と、前記凹部を形成する工程の間に、前記絶縁膜上にリフトオフ層を形成する工程をさらに有し、
前記凹部を形成する工程においては前記絶縁膜および前記リフトオフ層に連通して凹部を形成し、
前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程が、前記凹部を被覆して全面に触媒化する工程と、前記リフトオフ層を除去して前記凹部の外部における触媒を除去する工程とを含む
請求項１１に記載の電子装置の製造方法。
【請求項１４】
前記絶縁膜に凹部を形成する工程において、前記凹部として溝を形成し、
前記凹部に導電層を埋め込む工程において、前記溝に埋め込まれた配線を形成する
請求項１１に記載の電子装置の製造方法。
【請求項１５】
前記絶縁膜に凹部を形成する工程において、前記凹部として前記絶縁膜を貫通して前記基板に達するように形成された貫通開口部を形成し、
前記凹部に導電層を埋め込む工程において、前記貫通開口部に埋め込まれたコンタクトプラグを形成する
請求項１１に記載の電子装置の製造方法。
【請求項１６】
前記絶縁膜に凹部を形成する工程において、前記凹部として前記絶縁膜を貫通して前記基板に達するように形成された貫通開口部と前記貫通開口部に連通する溝を形成し、
前記凹部に導電層を埋め込む工程において、前記貫通開口部に埋め込まれたコンタクトプラグと前記溝に埋め込まれた配線を形成する
請求項１１に記載の電子装置の製造方法。
【請求項１７】
前記第２絶縁膜を形成する工程において、前記第１絶縁膜よりも親水性が低い材料により形成する
請求項１２に記載の電子装置の製造方法。
【請求項１８】
前記第２絶縁膜を形成する工程において、前記第１絶縁膜よりも極性が低い材料により形成する
請求項１２に記載の電子装置の製造方法。
【請求項１９】
前記第２絶縁膜を形成する工程において、前記第１絶縁膜よりも触媒が吸着しにくい材料により形成する
請求項１２に記載の電子装置の製造方法。
【請求項２０】
前記第１絶縁膜を形成する工程において水溶液で現像されるタイプの樹脂から形成し、
前記第２絶縁膜を形成する工程において有機溶媒で現像されるタイプの樹脂から形成する
請求項１２に記載の電子装置の製造方法。
【請求項２１】
電子回路が形成された半導体を含んでパッケージ化された半導体装置の製造方法であって、
基板に絶縁膜を形成する工程と、
前記絶縁膜に凹部を形成する工程と、
前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程と、
前記凹部に導電層を埋め込む工程と
を有する半導体装置の製造方法。
【請求項２２】
前記基板として、前記電子回路が形成されている半導体基板を用いる
請求項２１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、半導体装置およびそれらの製造方法に関し、特に、金属配線を有する電子装置、半導体装置およびそれらの製造方法に関する。
【背景技術】
【０００２】
携帯電話やノート型パーソナルコンピュータなどの電子機器の小型化および高性能化のためには、ＬＳＩの高集積化と同時に、大容量の高速信号伝送が必要となっており、このような状況下で、実装のスペースの効率化や最短距離接続の必要性がでている。
【０００３】
上記の状況に対応するため、ＳｏＣ（System on Chip）やシステムＬＳＩによる1チップ化した半導体装置、さらには半導体チップを含む複数の電子部品を１つのパッケージに収納してなる、特許文献１などに開示されているＳｉＰ（System in Package）の開発が盛んにおこなわれている。
【０００４】
ＳｏＣやシステムＬＳＩによる１チップ化は、開発コストや生産コスト、またシステムの複雑さなど問題点があり、今後はＳｉＰに対する比重が大きく占めてくると考えられる。
【０００５】
上記のＳｉＰは、例えば、シリコンウェハなどのインターポーザ上に半導体チップや受動素子などの複数の素子を高精度に搭載し、チップ上で再配線を行った形態である。再配線を構成する配線材料としては、低抵抗であることと、エレクトロマイグレーション特性などの配線材料としての特性が理想的に優れていることから、銅が用いられている。
【０００６】
上記の銅の配線を形成する方法としては、電気めっき法による銅の成膜と、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）を組み合わせた、いわゆるダマシンプロセスによる配線形成が主流となっている。
【０００７】
上記のダマシンプロセスによる配線の形成方法について図面を参照して説明する。
図１３は、ダマシンプロセスにより形成された配線を有する半導体装置の断面図である。
上記の配線を有する半導体装置において、例えば、半導体基板１０上に絶縁樹脂からなる層間絶縁膜２０が形成されており、層間絶縁膜２０には配線用溝２０ｃが形成されており、配線用溝２０ｃの内壁面を被覆してシード層３０が形成されており、その内側に銅層６０が埋め込まれて、配線が構成されている。
【０００８】
次に、上記の配線を有する半導体装置の製造方法について説明する。
まず、図１４（ａ）に示すようなシリコンウェハなどの半導体基板１０に対して、図１４（ｂ）に示すように、感光性の絶縁樹脂を塗布して層間絶縁膜２０を形成する。
【０００９】
次に、図１４（ｃ）に示すように、配線パターンのマスク４０を介して光ＬＴを照射し、層間絶縁膜２０をパターン露光する。
露光の結果、図１４（ｄ）に示すように、層間絶縁膜２０の一部に現像して除去される被露光部５０が配線パターンに沿って形成される。
【００１０】
次に、図１５（ａ）に示すように、現像処理を行って層間絶縁膜の被露光部５０を除去し、配線パターンに沿った配線用溝２０ｃを形成する。
【００１１】
次に、図１５（ｂ）に示すように、例えばスパッタリング法により、配線用溝２０ｃの内壁面を被覆して、ＴａＮあるいはＴｉＮなどの導電膜を成膜し、次工程の銅めっき処理に用いるシード層３０とする。
【００１２】
次に、図１５（ｃ）に示すように、シード層３０を一方の電極とする電気めっき処理を施し、シード層３０の内側における配線用溝内部を埋め込んで、全面に銅層６０を形成する。
【００１３】
次に、図１３に示すように、ＣＭＰ処理により配線用溝２０ｃの外部に存在する余分な銅層６０を研削除去して、シード層３０の内側における配線用溝内部を埋め込まれた銅層６０とする。この研磨処理により、あるいはさらにエッチング処理を行って、配線用溝２０ｃの外部のシード層３０についても除去する。
【００１４】
上記の電気銅めっき法を用いたダマシンプロセスには、以下のような問題点がある。
（１）電気めっき法による銅層の成膜には、電気供給のために導電膜（シード層）が必要であり、導電膜成膜のためのスパッタリング工程が必要である。
（２）電気めっき法はエッジ効果を生じるため、ウェハ面内、また配線パターン内における均一な膜成長が難しい。現状は添加剤、加える電流、電圧の制御等によりエッジ効果を抑えており、厳しい添加剤の濃度管理、特殊な電源等が必要となる。
（３）めっきによって、銅層がシード層上に全面に形成され、また上記エッジ効果が生じるので、不要な銅層部分を除去する必要があり、このための研磨工程が必要である。
（４）上記のシード層の形成とＣＭＰ処理に伴い、各装置の導入が必要となる。
（５）電気めっき法は装置依存性が高く、ウェハのサイズ変更などのデザインの変更に対する対応が困難である。
（６）1つの電気めっき槽につき、１枚しか処理できないことから、スループットが低い。
【００１５】
電気めっき法には上記のような問題点があり、無電解めっき法の方が、膜の成長、装置面、生産性で優れている。
しかしながら、無電解めっきでは、微細な配線パターンなどを形成するために必要な、所望の部位にのみ金属を析出させることが困難であり、課題である。
選択的な無電解めっきによって金属パターンを形成する方法としては、特許文献２〜７に記載がある。
【００１６】
しかし、特許文献２に記載の方法では、（１）絶縁膜として使用できる有機化合物材料が限定される、（２）レーザによりパターニングを行うのでスループットが低く、設備としてレーザ照射装置が必要となる、（３）無電解めっき処理の選択性が低い、（４）パターンを絶縁膜中に埋め込んで形成することはできない、という問題点がある。
【００１７】
また、特許文献３に記載の方法では、パラジウム化合物などの化合物を昇華させるために所定の温度や圧力に設定したり、使用するＰＭＭＡをガラス転移温度以上に保つことが必要であるなど、操作が複雑であるという問題がある。
【００１８】
また、特許文献４に記載の方法では、パターンの加工については言及されておらず、金属酸化物を析出するので材料が限定されているという問題がある。
【００１９】
また、特許文献５〜７に記載の方法では、材料が高価なポリシラン樹脂に限定されてしまい、しかもポリシラン樹脂はリソグラフィによる加工性が悪いという問題点がある。
【００２０】
上記のように、従来の選択的な無電解めっきによって金属パターンを形成する方法では、操作が複雑であることや、材料が限定されるなどの問題点から、いずれも配線形成方法としては実用化されていない。
【特許文献１】特開２００４−７９７０１号公報
【特許文献２】特許３５３５４１８号公報
【特許文献３】特開２００４−９９７７７号公報
【特許文献４】特開２０００−１４７７９２号公報
【特許文献５】特許３２７４９１８号公報
【特許文献６】特開２００４−１８９６２号公報
【特許文献７】特開２００４−１２６３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明の目的は、様々な材料に適用可能であり、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に形成可能な導電層を有する電子装置と半導体装置、並びにそれらの製造方法を提供することである。
【課題を解決するための手段】
【００２２】
上記の課題を解決するため、本発明の電子装置は、基板に形成された易めっき性の第１絶縁膜と、前記第１絶縁膜上に形成された難めっき性の第２絶縁膜と、前記第１絶縁膜および前記第２絶縁膜に連通して形成された凹部と、前記凹部に埋め込まれた導電層とを有する。
【００２３】
上記の本発明の電子装置は、基板に易めっき性の第１絶縁膜が形成されており、第１絶縁膜上に難めっき性の第２絶縁膜が形成されている。ここで、第１絶縁膜および第２絶縁膜に連通して凹部が形成されており、この凹部に導電層が埋め込まれている。
【００２４】
また、上記の課題を解決するため、本発明の半導体装置は、電子回路が形成された半導体を含んでパッケージ化された半導体装置であって、基板に形成された易めっき性の第１絶縁膜と、前記第１絶縁膜上に形成された難めっき性の第２絶縁膜と、前記第１絶縁膜および前記第２絶縁膜に連通して形成された凹部と、前記凹部に埋め込まれた導電層とを有する。
【００２５】
上記の本発明の半導体装置は、電子回路が形成された半導体を含んでパッケージ化された半導体装置であって、基板に易めっき性の第１絶縁膜が形成されており、第１絶縁膜上に難めっき性の第２絶縁膜が形成されている。ここで、第１絶縁膜および第２絶縁膜に連通して凹部が形成されており、この凹部に導電層が埋め込まれている。
【００２６】
また、上記の課題を解決するため、本発明の電子装置の製造方法は、基板に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程と、前記凹部に導電層を埋め込む工程とを有する。
【００２７】
上記の本発明の電子装置の製造方法は、基板に絶縁膜を形成し、次に絶縁膜に凹部を形成する。次に、凹部の内壁面の少なくとも一部を選択的に触媒化し、次に凹部に導電層を埋め込む。
【００２８】
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、電子回路が形成された半導体を含んでパッケージ化された半導体装置の製造方法であって、基板に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の内壁面の少なくとも一部を選択的に触媒化する工程と、前記凹部に導電層を埋め込む工程とを有する。
【００２９】
上記の本発明の半導体装置の製造方法は、電子回路が形成された半導体を含んでパッケージ化された半導体装置の製造方法であって、基板に絶縁膜を形成し、次に絶縁膜に凹部を形成する。次に、凹部の内壁面の少なくとも一部を選択的に触媒化し、次に凹部に導電層を埋め込む。
【発明の効果】
【００３０】
本発明の電子装置は、配線やコンタクトプラグなどとして、様々な材料に適用可能であり、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に形成可能な導電層を有する。
本発明の半導体装置は、電子回路が形成された半導体を含んでパッケージ化され、配線やコンタクトプラグなどとして、様々な材料に適用可能であり、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に形成可能な導電層を有する。
本発明の電子装置の製造方法は、配線やコンタクトプラグなどとして、様々な材料に適用して、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に導電層を形成できる。
本発明の半導体装置の製造方法は、電子回路が形成された半導体を含んでパッケージ化された半導体装置を製造する際に、配線やコンタクトプラグなどとして、様々な材料に適用して、無電解めっき処理を用いて、より簡便にかつ安価に、選択的に導電層を形成できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態について図面を参照して説明する。
【００３２】
第１実施形態
図１は、本実施形態に係る配線を有する半導体装置の断面図である。
例えば、電子回路が形成されたシリコンなどの半導体基板１０上に、絶縁樹脂からなる下層層間絶縁膜（第１絶縁膜）２０ａが形成されており、その上層に絶縁樹脂からなる上層層間絶縁膜（第２絶縁膜）２０ｂが形成されている。
ここで、下層層間絶縁膜２０ａは易めっき性であり、上層層間絶縁膜２０ｂは難めっき性である特性を有する。
上記の下層層間絶縁膜２０ａと上層層間絶縁膜２０ｂに連通して、配線用溝２０ｃが形成されており、配線用溝２０ｃの内部に銅層７０が埋め込まれて、配線が構成されている。
上記の易めっき性とは、無電解めっき処理に含まれる一工程である触媒化工程において触媒化されやすい性質を有し、難めっき性とは触媒化されにくい性質を有する。
【００３３】
上記の本実施形態の半導体装置は、絶縁膜として易めっき性の下層層間絶縁膜と難めっき性の上層層間絶縁膜が積層して、絶縁膜が構成されていることから、後述のように、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００３４】
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図２（ａ）に示すような電子回路が形成されたシリコンウェハなどの半導体基板１０に対して、図２（ｂ）に示すように、感光性を有する易めっき性の絶縁樹脂を塗布して下層層間絶縁膜２０ａを形成する。
【００３５】
次に、図２（ｃ）に示すように、下層層間絶縁膜２０ａ上に、感光性を有する難めっき性の絶縁樹脂を塗布して上層層間絶縁膜２０ｂを形成する。
【００３６】
次に、図２（ｄ）に示すように、配線パターンのマスク４０を介して光ＬＴを照射し、下層層間絶縁膜２０ａおよび上層層間絶縁膜２０ｂをパターン露光する。
露光の結果、図３（ａ）に示すように、下層層間絶縁膜２０ａおよび上層層間絶縁膜２０ｂの一部に現像して除去される被露光部５０が配線パターンに沿って形成される。
【００３７】
次に、図３（ｂ）に示すように、現像処理を行って下層層間絶縁膜と上層層間絶縁膜の被露光部５０を除去し、配線パターンに沿った配線用溝２０ｃを形成する。
【００３８】
次に、図３（ｃ）に示すように、例えばＰｄイオンやＰｄ化合物コロイドなどによる触媒化処理を行い、配線用溝２０ｃの内壁面を被覆して選択的に触媒層７１を形成する。このとき、触媒層は配線用溝の外部には形成されない。これは、上記のように、易めっき性の下層層間絶縁膜２０ａの表面は触媒化されやすく、難めっき性の上層層間絶縁膜２０ｂの表面は触媒化されにくいからである。
【００３９】
次に、図１に示すように、無電解めっき処理によって銅を成膜する。このとき、触媒化されている領域には銅が成膜され、触媒化されていない領域には銅が成膜されない。即ち、配線用溝の内部に選択的に埋め込んで、銅層７０を形成することができる。
触媒層７１は非常に薄い膜であるので、図１においては触媒層の図示を省略している。
【００４０】
上記のように無電解めっき処理を行うことにより、以下のような利点がある。
（１）電解めっき処理を行わないので、電気の供給の必要が無くなり、導電膜形成のためのスパッタリングが不要となる。
（２）無電解めっきは均一的な膜成長で、電気めっきで起こるエッジ効果が無い。電源が不必要になる。
（３）研磨工程が不要となる。あるいは、行うとしても非常に簡単に行うことができる。
（４）スパッタリング装置、研磨装置、これらに付帯する設備が不要となる。よって、工程で使用する、スパッタリング装置、複雑な電気めっき装置、研磨装置などの装置、設備が簡素化できる。
（５）めっきの装置依存性が小さく、設計、プロセスの自由度が広がる。また、設計デザインやウェハサイズ等の変更にも対応できる。
（６）バッチ処理、即ち、１つのめっき槽で、多数枚のウェハの処理が可能である。
（７）給電ための固定が必要ないため、めっき処理中ウェハに機械的なストレスがかからない。これにより、薄型ウェハへの対応も可能である。
（８）給電の必要がないため、形状も問わない。
【００４１】
上記の易めっき性と難めっき性について説明する。
易めっき性の層間絶縁膜の表面は触媒化されやすく、難めっき性の層間絶縁膜の表面は触媒化されにくい特性を有する。
ＰｄイオンやＰｄ化合物コロイドなどの触媒の付着（触媒化）は、基本的に配位結合、電位差により生じる置換反応、イオン的な吸着などによる。従って、触媒化されにくい層間絶縁膜の材用は、上記の結合や反応が生じにくい材料であり、触媒化されやすい層間絶縁膜の材料は上記の結合や反応が生じやすい材料である。
【００４２】
例えば、上層層間絶縁膜（難めっき性樹脂）として下層層間絶縁膜（易めっき性樹脂）よりも親水性が低い材料を用いる。
ＤＮＱなどのポジ型フォトレジストに用いられる感光樹脂は疎水性であり、感光すると分解、変質して親水性となり、その部分のレジストが現像液に溶解する。触媒化処理液は水溶液系であり、上記のような疎水性の樹脂とは馴染みが悪く触媒化されにくい。反対に、親水性の樹脂とは馴染みが良いので、触媒化されやすい。
例えば、水または処理液との接触角が大きい程ぬれが悪く疎水性である。逆に接触角が小さい程ぬれがよく、親水性である。
このため、上記のような疎水性の樹脂を上層層間絶縁膜として用い、反対に親水性の高い樹脂を下層層間絶縁膜として用いると、下層層間絶縁膜の表面は触媒化されやすいが、上層層間絶縁膜の表面は絶縁化されにくく、配線用溝の内壁面を選択的に触媒化し、配線用溝の内部に埋め込んで銅層を形成することができる。
【００４３】
また、例えば、上層層間絶縁膜（難めっき性樹脂）として下層層間絶縁膜（易めっき性樹脂）よりも極性が低い材料を用いる。
極性が高いと、親水性が高くなり、触媒化されやすくなる。反対に、極性が低いと疎水性が高くなり、触媒化されにくくなる。極性の大きい固体表面は極性液体にぬれやすいが、無極性の固体はぬれにくい。
また、例えば、上層層間絶縁膜（難めっき性樹脂）として下層層間絶縁膜（易めっき性樹脂）よりも触媒が吸着しにくい材料を用いることもできる。
【００４４】
また、例えば、下層層間絶縁膜（易めっき性樹脂）は水溶液で現像されるタイプの樹脂からなり、上層層間絶縁膜（難めっき性樹脂）は有機溶媒で現像されるタイプの樹脂からなる構成としてもよい。
水溶液で現像されるタイプの樹脂は親水性が高いので触媒化されやすく、有機溶媒で現像されるタイプの樹脂は疎水性が高いので触媒化されにくい。
【００４５】
また、上層層間絶縁膜（難めっき性樹脂）としては、触媒毒作用のあるものを用いることができる。この場合には、下層層間絶縁膜（易めっき性樹脂）としては触媒毒作用のないものを用いる。
即ち、めっきの触媒が吸着しても、触媒の作用を劣化させるものであり、これによって上層層間絶縁膜の表面に吸着した触媒は触媒作用を発揮できず、このために、銅層が成膜できず、下層層間絶縁膜が露出している配線用溝内に選択的銅を成膜できる。
例えば、チオ尿素などの硫黄化合物やメルカプトーベンゾチアゾールなどといった水素化反応に対する触媒毒、鉛、亜鉛、カドミウム、アンチモン、スズなどといった金属またはイオンを用いることができる。
【００４６】
上記のように、難めっき性の樹脂としては、遷移金属と配位結合する官能基が少ない、または有しない樹脂、表面エネルギーが低い樹脂、疎水性のレジスト、溶媒現像タイプレジストなどの樹脂を用いることができる。
例えば、フッ素系樹脂、フッ素含有ポリイミド、液晶ポリマー、パーフロロ環状重合体などであり、上記に該当する、エポキシ樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリフェニレンエーテル、熱硬化性ＰＰＥ樹脂、ビスマレイミド樹脂、シアネート樹脂、ポリカーボネート樹脂、ポリエーテルイミド樹脂、ポリフェニレンスルフィド、ナノフォーム類、有機ＳＯＧ、フッ素化カーボン、液晶ポリマー、パーフロロ環状重合体などを用いることができる。
【００４７】
また、易めっき性の樹脂としては、極性基、またはＰｄなどの遷移金属の配位子となる官能基（−ＯＨ、−ＣＯＯＨ、−ＮＨ、−ＳＯ3Ｈなど)を有する樹脂、親水性のレジスト、水溶液現像タイプレジストなどの樹脂を用いることができる。
例えば、上記に該当する、エポキシ樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリフェニレンエーテル、熱硬化性ＰＰＥ樹脂、ビスマレイミド樹脂、シアネート樹脂、ポリカーボネート樹脂、ポリエーテルイミド樹脂、ポリフェニレンスルフィド、ナノフォーム類、有機ＳＯＧ、フッ素化カーボン、液晶ポリマー、パーフロロ環状重合体などを用いることができる。
【００４８】
また、上記の該当する、ケイ素系高分子（ポリシラン、ポリカルボシラン、ポリシロキサン、ポリカルボシロキサン)、界面活性剤などによりカチオン、両性、アニオン性になった表面を有する樹脂（この場合、使用する触媒液に適した界面活性剤を用いる必要がある）、触媒成分、または触媒との親和性の高い、もしくは触媒と置換する成分をフィラーとして混入した樹脂、イオン交換表面をもつ樹脂、化学処理、物理処理、ガス処理、レーザ処理などによって上記の官能基を導入、または生成させた樹脂、などを用いることができる。
【００４９】
上記の本実施形態の半導体装置の製造方法によれば、絶縁膜として易めっき性の下層層間絶縁膜と難めっき性の上層層間絶縁膜を積層して、絶縁膜を構成していることから、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００５０】
本実施形態においては、基板として電子回路が形成されている半導体装置について説明しているが、本実施形態に係る配線用溝に埋め込まれた構成の配線やコンタクトなどの導電層を有していればよく、半導体装置以外の種々の構成の電子装置に適用できる。
【００５１】
第２実施形態
本実施形態に係る配線を有する半導体装置は、図１に示す第１実施形態と同様である。
本実施形態に係る半導体装置の製造方法について説明する。
まず、図４（ａ）に示すような電子回路が形成されたシリコンウェハなどの半導体基板１０に対して、図４（ｂ）に示すように、感光性を有する易めっき性の絶縁樹脂を塗布して下層層間絶縁膜２０ａを形成する。
【００５２】
次に、図４（ｃ）に示すように、下層層間絶縁膜２０ａの表層部分を難めっき化処理して、難めっき性の上層層間絶縁膜２０ｂ’を形成する。
難めっき化処理とは、ＣＦ4プラズマを用いた疎水化やフッ素化剤を用いた疎水化、無極性化、吸着力強化、触媒毒作用の付与、などが挙げられる。
【００５３】
次に、第１実施形態と同様に、配線パターンのマスクを介して光を照射し、下層層間絶縁膜２０ａおよび上層層間絶縁膜２０ｂ’をパターン露光し、現像処理を行って下層層間絶縁膜と上層層間絶縁膜の被露光部を除去して配線用溝を形成し、触媒化処理を行い、無電解めっき処理によって配線用溝の内部に選択的に埋め込んで銅層を形成する。
【００５４】
上記の本実施形態の半導体装置の製造方法によれば、絶縁膜として易めっき性の下層層間絶縁膜と難めっき性の上層層間絶縁膜を積層して、絶縁膜を構成していることから、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００５５】
本実施形態においては、基板として電子回路が形成されている半導体装置について説明しているが、本実施形態に係る配線用溝に埋め込まれた構成の配線やコンタクトなどの導電層を有していればよく、半導体装置以外の種々の構成の電子装置に適用できる。
【００５６】
第３実施形態
図５は、本実施形態に係る配線を有する半導体装置の断面図である。
例えば、電子回路が形成されたシリコンなどの半導体基板１０上に、易めっき性の絶縁樹脂からなる層間絶縁膜２０ｄが形成されている。
上記の層間絶縁膜２０ｄに、配線用溝２０ｃが形成されており、配線用溝２０ｃの内部に銅層７０が埋め込まれて、配線が構成されている。
【００５７】
上記の本実施形態に係る半導体装置の製造方法について説明する。
まず、第１実施形態と同様にして、電子回路が形成されたシリコンウェハなどの半導体基板１０に対して、感光性を有する易めっき性の絶縁樹脂を塗布して層間絶縁膜２０ｄを形成し、その上層に感光性を有するリフトオフ層２１を形成し、さらに、配線パターンに露光、現像して、図６（ａ）に示すように、層間絶縁膜２０ｄとリフトオフ層に連通して、配線パターンに沿った配線用溝２０ｃを形成する。
【００５８】
次に、図６（ｂ）に示すように、例えばＰｄイオンやＰｄ化合物コロイドなどによる触媒化処理を行い、配線用溝２０ｃの内壁面を被覆して全面に触媒層７１ａを形成する。このとき、リフトオフ層２１の表面にも触媒層が形成される。
【００５９】
次に、図６（ｃ）に示すように、リフトオフ層２１を除去する。このとき、リフトオフ層２１の上層に形成されていた触媒層７１ａも同時に除去され、触媒層７１は配線用溝の内部にのみ残される。
【００６０】
次に、図５に示すように、無電解めっき処理によって銅を成膜する。このとき、触媒化されている領域には銅が成膜され、触媒化されていない領域には銅が成膜されない。即ち、配線用溝の内部に選択的に埋め込んで、銅層７０を形成することができる。
触媒層７１は非常に薄い膜であるので、図５においては触媒層の図示を省略している。
【００６１】
上記の本実施形態の半導体装置の製造方法によれば、易めっき性の層間絶縁膜の上層にリフトオフ層を積層し、配線用溝を形成し、全面に触媒化した後にリフトオフ層を除去していることから、触媒層が配線用溝の内部にのみ残されており、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００６２】
本実施形態においては、基板として電子回路が形成されている半導体装置について説明しているが、本実施形態に係る配線用溝に埋め込まれた構成の配線またはコンタクトなどの導電層を有していればよく、半導体装置以外の種々の構成の電子装置に適用できる。
【００６３】
第４実施形態
図７は、本実施形態に係る配線を有する半導体装置の断面図である。
例えば、電子回路が形成されたシリコンなどの半導体基板１０上に、絶縁樹脂からなる下層層間絶縁膜２０ａが形成されており、その上層に絶縁樹脂からなる上層層間絶縁膜２０ｂが形成されている。
第１実施形態と同様に、下層層間絶縁膜２０ａは易めっき性であり、上層層間絶縁膜２０ｂは難めっき性である特性を有する。
上記の上層層間絶縁膜２０ｂに配線用溝２０ｔが形成されており、配線用溝２０ｔに連通して、下層層間絶縁膜２０ａにコンタクトホール（貫通開口部）２０ｈが形成されている。
上記の配線用溝２０ｔとコンタクトホール２０ｈの内部に銅層７０が埋め込まれて、配線とコンタクトプラグが一体に構成されている。
【００６４】
上記の本実施形態の半導体装置は、絶縁膜として易めっき性の下層層間絶縁膜と難めっき性の上層層間絶縁膜が積層して、絶縁膜が構成されていることから、後述のように、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００６５】
次に、本実施形態に係る半導体装置の製造方法について説明する。
まず、図８（ａ）に示すような電子回路が形成されたシリコンウェハなどの半導体基板１０に対して、図８（ｂ）に示すように、ポジ型の感光性を有する易めっき性の絶縁樹脂を塗布して下層層間絶縁膜２０ａを形成する。
【００６６】
次に、図８（ｃ）に示すように、ポジ型のコンタクトパターンのマスク４１を介して光ＬＴを照射し、下層層間絶縁膜２０ａをパターン露光する。
【００６７】
次に、図８（ｄ）に示すように、現像処理を行って、下層層間絶縁膜２０ａにコンタクトパターンに沿ったコンタクトホール２０ｈを形成する。
【００６８】
次に、図９（ａ）に示すように、下層層間絶縁膜２０ａ上に、ネガ型の感光性を有する難めっき性の絶縁樹脂を塗布して上層層間絶縁膜２０ｂを形成する。
【００６９】
次に、図９（ｂ）に示すように、ネガ型の配線パターンのマスク４２を介して光ＬＴを照射し、上層層間絶縁膜２０ｂをパターン露光する。
【００７０】
次に、図９（ｃ）に示すように、現像処理を行って、上層層間絶縁膜２０ｂに配線パターンに沿った配線用溝２０ｔをコンタクトホール２０ｈに連通して形成する。
【００７１】
次に、図９（ｄ）に示すように、例えばＰｄイオンやＰｄ化合物コロイドなどによる触媒化処理を行い、配線用溝２０ｔとコンタクトホール２０ｈの内壁面を被覆して選択的に触媒層７１を形成する。このとき、触媒層は配線用溝の外部には形成されずに、配線用溝２０ｔの底面とコンタクトホール２０ｈの内壁面である下層層間絶縁膜の表面にのみ、形成される。
【００７２】
次に、図７に示すように、無電解めっき処理によって銅を成膜する。このとき、触媒化されている領域には銅が成膜され、触媒化されていない領域には銅が成膜されない。即ち、配線用溝およびコンタクトホール+の内部に選択的に埋め込んで、銅層７０を形成することができる。
触媒層７１は非常に薄い膜であるので、図７においては触媒層の図示を省略している。
【００７３】
上記の本実施形態の半導体装置の製造方法によれば、絶縁膜として易めっき性の下層層間絶縁膜と難めっき性の上層層間絶縁膜を積層して、絶縁膜を構成していることから、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００７４】
本実施形態においては、基板として電子回路が形成されている半導体装置について説明しているが、本実施形態に係る配線用溝に埋め込まれた構成の配線やコンタクトなどの導電層を有していればよく、半導体装置以外の種々の構成の電子装置に適用できる。
【００７５】
第５実施形態
図１０は、本実施形態に係る配線を有する半導体装置の断面図である。
半導体装置内に、受動素子を内蔵し、整合回路やフィルタなどを取り込んだＳｉＰ（システムインパッケージ）と呼ばれる形態の半導体装置である。
半導体基板１００上に酸化シリコンからなる下地絶縁膜１０１が形成され、その上層に、アルミニウムからなる下部電極１０２、Ｔａ2Ｏ5からなる誘電体膜１０３、酸化シリコンからなる保護層１０４、および、アルミニウムからなる下部電極の取り出し電極１０５ａおよび上部電極１０５ｂが積層されている。誘電体膜１０３を介して下部電極１０２と上部電極１０５ｂが対向して、静電容量素子（Ｃ1，Ｃ2）が構成されている。
【００７６】
静電容量素子を被覆してポリイミド樹脂からなる第１絶縁層（１０６ａ，１０６ｂ）が形成されており、難めっき性の上層第１層間絶縁膜１０６ｂには配線用溝が形成されており、易めっき性の下層第１層間絶縁膜１０６ｂには配線用溝に連通するコンタクトホールが開口されている。
上記のコンタクトホール内に埋め込まれて下部電極取り出し電極１０５ａおよび上部電極１０５ｂに接続するコンタクトプラグと一体になって、配線用溝内に銅からなる第１配線１０７が形成されている。
第１配線１０７の一部はらせん状に形成され、インダクタンスＬが構成されている。
【００７７】
第１絶縁層１０６および第１配線１０７の上層に、能動素子が設けられた半導体チップ１０８がダイアタッチフィルム１０９により接着されている。半導体チップ１０８は、半導体本体部分１０８ａにパッド１０８ｂが形成され、パッド１０８ｂを除く領域は酸化シリコンの保護層１０８ｃで覆われた構成であり、フェースアップで、即ち、パッド１０８ｂ形成面の反対側の面側からマウントされている。
【００７８】
第１配線１０７や半導体チップ１０８を被覆して、ポリイミド樹脂からなる第２絶縁層（１１０ａ，１１０ｂ）が形成されており、難めっき性の上層第２層間絶縁膜１１０ｂには配線用溝が形成されており、易めっき性の下層第２層間絶縁膜１１０ａには配線用溝に連通して、半導体チップ１０８のパッド１０８ｂに達するコンタクトホールＨ2および第１配線１０７に達するコンタクトホールＨ3が開口されている。
上記のコンタクトホール（Ｈ2，Ｈ3）内に埋め込まれてパッド１０８ｂおよび第１配線１０７に接続するコンタクトプラグと一体になって、配線用溝内に銅からなる第２配線１１１が形成されている。
【００７９】
第２配線１１１に接続して、銅からなるポスト１１２が形成されており、その間隙における第２絶縁層１１０の上層にポリイミド樹脂からなる絶縁性のバッファ層１１３が形成されている。
さらに、バッファ層１１３の表面においてポスト１１２に接続するようにバンプ（突起電極）１１４が形成されている。
【００８０】
上記のＳｉＰ形態の半導体装置の製造方法について説明する。
まず、図１１（ａ）に示すように、シリコン基板１００の表面に下地絶縁膜１０１を形成し、その上層にスパッタリング法によりアルミニウムを堆積させ、パターン加工して下部電極１０２を形成し、次にＣＶＤ法によりＴａ2Ｏ5を堆積させ、パターン加工して誘電体層１０３を形成し、さらに酸化シリコンを堆積して誘電体層の保護層１０４を形成し、ＲＩＥ（反応性イオンエッチング）により電極取り出し用の窓開けを行い、スパッタリング法によりアルミニウムを堆積させ、パターン加工して下部電極の取り出し電極１０５ａおよび上部電極１０５ｂを形成する。以上で、静電容量素子（Ｃ1，Ｃ2）が構成される。
次に、スピンコート法により易めっき性の感光性ポリイミド樹脂を供給して塗布し、下層第１絶縁層１０６ａを形成する。
【００８１】
次に、図１１（ｂ）に示すように、下層第１層間絶縁膜１０６ａにパターン露光および現像をして、下部電極の取り出し電極１０５ａおよび上部電極１０５ｂに達するコンタクトホールＨ1を下層第１層間絶縁膜１０６ａに形成する。
次に、スピンコート法により難めっき性の感光性ポリイミド樹脂を供給して塗布し、上層第１絶縁層１０６ｂを形成し、パターン露光および現像をして、第１配線用の溝を上層第１層間絶縁膜１０６ｂに形成する。
【００８２】
次に、図１１（ｃ）に示すように、触媒化処理を行って、配線用溝とコンタクトホールの内壁面に選択的に触媒層を形成し、さらに無電解めっき処理によって触媒化された配線用溝とコンタクトホール内に選択的に銅層を成膜して、コンタクトホールＨ1内のコンタクトプラグと一体に第１配線１０７を形成する。この工程においてインダクタンスＬも同時にパターン形成する。
【００８３】
次に、図１２（ａ）に示すように、第１絶縁層１０６および第１配線１０７上に別工程で予め形成された半導体チップ１０８をダイアタッチフィルム１０９により接着する。半導体チップ１０８にはパッド１０８ｂが形成されており、フェースアップでマウントする。
【００８４】
次に、図１２（ｂ）に示すように、スピンコート法により易めっき性の感光性ポリイミド樹脂を供給して塗布し、下層第２絶縁層１１０ａを形成し、パターン露光および現像をして、半導体チップ１０８のパッド１０８ｂに達するコンタクトホールＨ2および第１配線１０７に達するコンタクトホールＨ3を形成する。
次に、スピンコート法により難めっき性の感光性ポリイミド樹脂を供給して塗布し、上層第２絶縁層１１０ｂを形成し、パターン露光および現像をして、第２配線用の溝を形成する。
次に、第１配線１０７と同様にして、触媒化処理を行って、配線用溝とコンタクトホールの内壁面に選択的に触媒層を形成し、さらに無電解めっき処理によって触媒化された配線用溝とコンタクトホール内に選択的に銅層を成膜して、コンタクトホール（Ｈ2，Ｈ3）内のコンタクトプラグと一体に第２配線１１１を形成する。
【００８５】
次に、第２配線１１１上銅のポスト１１２を形成しスピンコート法によりエポキシ樹脂を供給して塗布し、バッファ層１１３を形成し、樹脂硬化後に、研削により銅のポスト１１２の頭出しを行い、さらにポスト１１２に接続するようにバンプ１１４を形成する。
以上で、図１０に示す構成のＳｉＰ形態の半導体装置が形成される。
【００８６】
上記の本実施形態の半導体装置の製造方法によれば、各絶縁膜として、易めっき性の絶縁膜と難めっき性の絶縁膜を積層しており、無電解めっき処理を用いて従来よりも簡便に選択的に導電層を形成でき、無電解めっき処理で形成する配線としては安価で様々な材料を適用できる。
【００８７】
上記の本実施形態の半導体装置とその製造方法によれば、無電解めっき法により、加工パターンに選択的に金属を成膜することで、スパッタリングや研磨工程を必要とせず、バッチ処理によって大量処理可能な配線形成方法を実現できる。
選択的な無電解めっき法を用いることで、必要な部位のみに金属成膜が可能となり、コストの削減となる。また、バッチ処理ができるため生産性が向上する。
本発明に係る配線パターン形成方法は、半導体チップ、パッケージ内(ＳｉＰ、マルチチップモジュール)、プリント基板など幅広い金属配線形成に応用できる。
また、使用する層間材をきちんと選択すれば、めっき条件にあまり影響されない、ロバストな選択無電解めっきを実現する。
【００８８】
本発明は上記の実施形態に限定されない。
例えば、本発明は、リソグラフィ技術と選択的無電解めっき技術による、金属パターンの形成であるから、銅配線形成以外にもデバイスの金属部の形成、ＭＥＭＳの作製など幅広い用途が考えられる。
また、本発明は、無電解めっきの析出のしやすさに違いをもつフォトレジストの構造により選択性を持たせていることから、無電解銅めっき以外に、無電解ニッケルめっき、無電解金めっき、無電解スズ、その他無電解めっきにも適用可能である。
また、難めっき性の絶縁膜として、樹脂に限らず酸化シリコンなどの無機絶縁材料も用いることができる。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００８９】
本発明の電子装置は、ダマシンプロセスによる配線を有する電子装置に適用できる。
また、本発明の半導体装置は、半導体を含んでパッケージ化された半導体装置であってダマシンプロセスによる配線を有する半導体装置に適用できる。
本発明の電子装置の製造方法は、ダマシンプロセスによる配線を有する電子装置を製造するのに適用できる。
また、本発明の半導体装置の製造方法は、半導体を含んでパッケージ化された半導体装置であってダマシンプロセスによる配線を有する半導体装置を製造するのに適用できる。
【図面の簡単な説明】
【００９０】
【図１】図１は第１実施形態に係る配線を有する半導体装置の断面図である。
【図２】図２（ａ）〜（ｄ）は第１実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図３】図３は（ａ）〜（ｃ）は第１実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図４】図４（ａ）〜（ｃ）は第２実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図５】図５は第３実施形態に係る配線を有する半導体装置の断面図である。
【図６】図６（ａ）〜（ｃ）は第３実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図７】図７は第４実施形態に係る配線を有する半導体装置の断面図である。
【図８】図８（ａ）〜（ｄ）は第４実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図９】図９（ａ）〜（ｄ）は第４実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図１０】図１０は第５実施形態に係る配線を有する半導体装置の断面図である。
【図１１】図１１（ａ）〜（ｃ）は第５実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図１２】図１２（ａ）および図１２（ｂ）は第５実施形態に係る配線を有する半導体装置の製造方法を示す断面図である。
【図１３】図１３は従来例に係る配線を有する半導体装置の断面図である。
【図１４】図１４（ａ）〜（ｄ）は従来例に係る配線を有する半導体装置の製造方法を示す断面図である。
【図１５】図１５（ａ）〜（ｃ）は従来例に係る配線を有する半導体装置の製造方法を示す断面図である。
【符号の説明】
【００９１】
１０…半導体基板、２０…層間絶縁膜、２０ａ…下層層間絶縁膜（第１絶縁膜）、２０ｂ…上層層間絶縁膜（第２絶縁膜）、２０ｂ’…上層層間絶縁膜、２０ｃ…配線用溝、２０ｄ…層間絶縁膜、２０ｈ…コンタクトホール、２０ｔ…配線用溝、２１…リフトオフ層、３０…、３１…、４０，４１，４２…マスク、５０…被露光部、７０…銅層、７１，７１ａ…触媒層、１００…半導体基板、１０１…下地絶縁膜、１０２…下部電極、１０３…誘電体膜、１０４…保護層、１０５ａ…下部電極取り出し電極、１０５ｂ…上部電極、１０６ａ…下層第１層間絶縁層、１０６ｂ…上層第１層間絶縁膜、１０７…第１配線、１０８…半導体チップ、１０８ａ…半導体本体部分、１０８ｂ…パッド、１０８ｃ…保護層、１０９…ダイアタッチフィルム、１１０ａ…下層第２絶縁層、１１０ｂ…上層第２絶縁膜、１１１…第２配線、１１２…ポスト、１１３…バッファ層、１１４…バンプ、Ｃ1，Ｃ2…静電容量素子、Ｌ…インダクタンス、Ｈ1〜Ｈ3…コンタクトホール、ＬＴ…光
【図１】
2006165254.tif 000003
【図２】
2006165254.tif 000004
【図３】
2006165254.tif 000005
【図４】
2006165254.tif 000006
【図５】
2006165254.tif 000007
【図６】
2006165254.tif 000008
【図７】
2006165254.tif 000009
【図８】
2006165254.tif 000010
【図９】
2006165254.tif 000011
【図１０】
2006165254.tif 000012
【図１１】
2006165254.tif 000013
【図１２】
2006165254.tif 000014
【図１３】
2006165254.tif 000015
【図１４】
2006165254.tif 000016
【図１５】
2006165254.tif 000017