(57)【要約】【課題】比較的一定の利得と幅広い周波数の同調範囲とを呈する線形ＰＬＬを提供すること【解決手段】線形ＰＬＬは第１及び第２の同調要素を有するＶＣＯを含む。第１の同調要素は入力信号とＶＣＯ信号との間の位相誤差に比例して調節され、第２の同調要素は前記位相誤差の積分関数により調節される。位相誤差に比例して及び位相誤差の積分関数により別個に調節される別個の同調要素を用いてＶＣＯを構成することにより、線形ＰＬＬの３ｄＢ帯域幅周波数は、位相検出器利得と比例調節により提供されるＶＣＯ利得とに主に依存するものとなる。別個の比例同調要素及び積分同調要素を有する線形ＰＬＬは、比較的広い周波数範囲にわたり比較的一定の利得を呈するよう設計することが可能である。【選択図】図１
2006262489.tif 000002
【特許請求の範囲】
【請求項１】
線形位相ロックループ（ＰＬＬ）であって、
第１及び第２の同調要素を有し、ＶＣＯ信号を生成する、電圧制御発振器（ＶＣＯ）と、
入力信号と前記ＶＣＯ信号との間の位相誤差を決定するよう構成された線形位相検出器と、
前記線形位相検出器と前記第１の同調要素との間の第１の信号経路であって、第１のＶＣＯ同調信号を前記第１の同調要素へ提供し、該第１のＶＣＯ同調信号が、前記入力信号と前記ＶＣＯ信号との間の位相誤差に比例するものである、第１の信号経路と、
前記線形位相検出器と前記第２の同調要素との間の第２の信号経路であって、第２のＶＣＯ同調信号を前記第２の同調要素へ提供し、該第２のＶＣＯ同調信号が、前記入力信号と前記ＶＣＯ信号との間の位相誤差の積分関数である、第２の信号経路と
を含む、線形ＰＬＬ。
【請求項２】
前記ＶＣＯが、第１及び第２のバラクタからなる第１及び第２の同調要素を有するインダクタンス・キャパシタンス（ＬＣ）型ＶＣＯからなる、請求項１に記載のＰＬＬ。
【請求項３】
利得と周波数同調範囲との間の所望のバランスを確立するように、前記ＬＣ型ＶＣＯの総キャパシタンスが前記第１及び第２のバラクタ間で分配される、請求項２に記載の線形ＰＬＬ。
【請求項４】
前記第２の信号経路が、チャージポンプ及びループフィルタを含む、請求項１に記載の線形ＰＬＬ。
【請求項５】
前記第１及び第２の同調要素が、第１及び第２のバラクタからなる、請求項４に記載の線形ＰＬＬ。
【請求項６】
前記第１及び第２のバラクタが、利得と周波数同調範囲との間の所望のバランスを確立する大きさのキャパシタンスをそれぞれ有している、請求項５に記載の線形ＰＬＬ。
【請求項７】
前記ＶＣＯが、第１及び第２のバラクタからなる第１及び第２の同調要素を有するＬＣ型ＶＣＯからなり、前記第２の信号経路が、チャージポンプ及びループフィルタを含む、請求項１に記載のＰＬＬ。
【請求項８】
前記比例信号経路が、前記位相検出器と前記第１の同調要素との間に増幅器を含む、請求項１に記載の線形ＰＬＬ。
【請求項９】
第１の同調要素及び第２の同調要素を有する電圧制御発振器（ＶＣＯ）を含む線形位相ロックループ（ＰＬＬ）を動作させるための方法であって、
入力信号とＶＣＯ信号との間の位相誤差を決定し、
前記入力信号と前記ＶＣＯ信号との間の前記位相誤差に比例して前記第１の同調要素を調節し、
前記入力信号と前記ＶＣＯ信号との間の前記位相誤差の積分関数に応じて前記第２の同調要素を調節する、
という各ステップを含む方法。
【請求項１０】
前記第１及び第２の同調要素を調節する前記ステップが、該第１及び第２の同調要素のキャパシタンスを調節することを含む、請求項９に記載の方法。
【請求項１１】
前記第１及び第２の同調要素を調節する前記ステップが、ＬＣ型ＶＣＯの第１及び第２のバラクタのキャパシタンスを調節することを含む、請求項９に記載の方法。
【請求項１２】
利得と同調範囲との間の所望のバランスを確立するように前記第１及び第２の同調要素のそれぞれのキャパシタンスを構成するステップを更に含む、請求項９に記載の方法。
【請求項１３】
前記第１の同調要素を調節する前記ステップが、第１のバラクタのキャパシタンスを調節するステップを含み、前記第２の同調要素を調節する前記ステップが、第２のバラクタのキャパシタンスを調節するステップを含む、請求項９に記載の方法。
【請求項１４】
前記入力信号と前記ＶＣＯ信号との間の前記位相誤差を表す出力信号の電圧を増大させ、該増大した電圧を有する該出力信号を使用して前記第１の同調要素を調節する、という各ステップを更に含む、請求項９に記載の方法。
【請求項１５】
線形位相ロックループ（ＰＬＬ）であって、
第１及び第２のバラクタを有し、ＶＣＯ信号を生成する、電圧制御発振器（ＶＣＯ）と、
入力信号と前記ＶＣＯ信号との間の位相誤差を決定するよう構成された線形位相検出器と、
前記線形位相検出器と前記第１のバラクタとの間の第１の信号経路であって、該第１のバラクタに第１のＶＣＯ同調信号を提供し、該第１のＶＣＯ同調信号が、前記入力信号と前記ＶＣＯ信号との間の前記位相誤差に比例するものである、第１の信号経路と、
前記線形位相検出器と前記第２の同調要素との間の第２の信号経路であって、ループフィルタを含み、前記第２のバラクタに第２のＶＣＯ同調信号を提供し、該第２のＶＣＯ同調信号が、前記入力信号と前記ＶＣＯ信号との間の前記位相誤差の積分関数である、第２の信号経路と
を含む、線形ＰＬＬ。
【請求項１６】
前記ＶＣＯがＬＣ型ＶＣＯからなる、請求項１５に記載の線形ＰＬＬ。
【請求項１７】
利得と周波数同調範囲との間の所望のバランスを確立するように、前記ＬＣ型ＶＣＯの総キャパシタンスが前記第１及び第２のバラクタ間で分配される、請求項１６に記載の線形ＰＬＬ。
【請求項１８】
前記第１及び第２のバラクタが、利得と周波数同調範囲との間の所望のバランスを確立する大きさのキャパシタンスをそれぞれ有する、請求項１５に記載の線形ＰＬＬ。
【請求項１９】
前記第１の信号経路が、前記線形位相検出器と前記第１の同調要素との間に電圧利得ブロックを含む、請求項１５に記載の線形ＰＬＬ。
【請求項２０】
前記第２の信号経路が、前記線形位相検出器と前記ループフィルタとの間にチャージポンプを含む、請求項１５に記載の線形ＰＬＬ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相ロックループに関するものである。
【背景技術】
【０００２】
位相ロックループ（ＰＬＬ）は、信号の周波数及び位相にロックするためにデータ通信及び通信用途において使用される。特に、クロック及びデータ回復（ＣＤＲ）用途においてモノリシックＰＬＬが使用されることが多い。典型的なモノリシックＰＬＬは、位相検出器、チャージポンプ、ループフィルタ、及びＶＣＯ信号を生成する電圧制御発振器（ＶＣＯ）を含む。ＣＤＲに使用されるモノリシックＰＬＬは、典型的には２つのカテゴリに分類され、すなわち、Hogge型の線形位相検出器を使用する線形ＰＬＬと、Alexander型２進位相検出器を使用する「バング・バング（bang-bang）」ＰＬＬである。
【０００３】
ＰＬＬの１つの性能特性は、３デシベル（ｄＢ）帯域幅周波数である。該３ｄＢ帯域幅周波数は、ＰＬＬが入力信号の周波数変化を追跡することができる周波数範囲の測定値である。典型的な線形ＰＬＬの場合、３ｄＢ帯域幅周波数は、位相検出器利得、チャージポンプ利得、ＶＣＯ利得、及びループゼロ抵抗（loop zero resistance）の関数となる。位相検出器利得、チャージポンプ利得、及びループゼロ抵抗は、それぞれ±20％だけ変動し、一方、ＶＣＯ利得は５対１（5-to-1）又はそれ以上変動することが多い。共振インダクタンス・キャパシタンス（ＬＣ）型ＶＣＯを使用する場合、ＶＣＯ利得の広範囲の変動は、モノリシック可変コンデンサ（すなわちバラクタ）の非線形キャパシタンス対電圧特性、及びＶＣＯのＬＣタンクキャパシタンスについてのＶＣＯ周波数の逆二乗根の依存性によるものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＬＣ型ＶＣＯを用いた線形ＰＬＬにおけるＶＣＯ利得の変動は、ＶＣＯの同調に使用される電圧範囲を制限することにより低減させることができる。電圧同調範囲の制限は、ＶＣＯ利得の変動を低減させるが、これはまたＶＣＯを同調させることができる周波数範囲を制限するものでもあり、それ故、ＶＣＯ利得の変動の大きさとＶＣＯの周波数範囲との間にトレードオフが存在する。
【０００５】
これに鑑みると、必要とされているのは、比較的一定の利得と幅広い周波数の同調範囲とを呈する線形ＰＬＬである。
【課題を解決するための手段】
【０００６】
線形ＰＬＬは、第１及び第２の同調要素を有するＶＣＯを含む。該第１の同調要素は、入力信号とＶＣＯ信号との間の位相誤差に比例して調節され、第２の同調要素は、前記位相誤差の積分関数によって調節される。前記位相誤差に比例して及び該位相誤差の積分関数により別個に調節される別個の同調要素を用いてＶＣＯを構成することにより、該線形ＰＬＬの３ｄＢ帯域幅周波数は、比例調節によって提供される位相検出器利得及びＶＣＯ利得に主に依存するものとなる。別個の比例及び積分同調要素を有する線形ＰＬＬは、比較的大きな周波数範囲にわたって比較的一定の利得を呈するものとなる。
【０００７】
本発明の他の特徴及び利点は、本発明の原理を例示する図面に関連した以下の詳細な説明から明らかとなろう。
【発明を実施するための最良の形態】
【０００８】
図面全体において同様の符号は同様の構成要素を示すために使用されている。
【０００９】
位相ロックループ（ＰＬＬ）の仕事は、電圧制御発振器（ＶＣＯ）信号の位相及び周波数を所与の信号（本書では入力信号と称す）にロックさせることである。本発明によれば、線形ＰＬＬは、第１及び第２の同調要素を有するＶＣＯを含む。該第１の同調要素は、入力信号とＶＣＯ信号との間の位相誤差に比例して調節され、前記第２の同調要素は、前記位相誤差の積分関数によって調節される。
【００１０】
図１は、線形位相検出器102、第１の信号経路104（本書では「比例」信号経路と称す）、第２の信号経路106（本書では「積分」信号経路と称す）、及びＶＣＯ108とを含む、ＰＬＬ100の一実施形態を示している。図１の実施形態では、ＶＣＯは、インダクタンス・キャパシタンス（ＬＣ）型ＶＣＯであって、第１及び第２の同調要素110,112を含む。該同調要素が後述するように調節されて、ＶＣＯ信号の位相及び周波数が入力信号にロックされる。
【００１１】
図１を参照すると、線形位相検出器102は、信号源（図示せず）から入力信号を受信し及びＶＣＯ108からＶＣＯ信号（ＶＣＯout）の一部を受信するように接続されている。前記入力信号は、回復されるべきクロック情報及びデータを運ぶものである。線形ＰＬＬ動作の一部として、線形位相検出器102は、入力信号の遷移をＶＣＯ信号の遷移と比較し、該入力信号とＶＣＯ信号との間の位相誤差の符号及び大きさを表す出力信号を生成する（前記符号は、入力信号の位相がＶＣＯ信号の位相に対して進んでいるか遅れているかを示すものである）。図１の実施形態では、線形位相検出器102は、Hogge型位相検出器であり、入力信号とＶＣＯ信号との間の位相誤差に比例する出力信号（Ｖpd）を生成する。該線形位相検出器102からの出力は、該線形ＰＬＬ100の比例信号経路104及び積分信号経路106へ提供される。
【００１２】
線形ＰＬＬ100の比例信号経路104は、線形位相検出器102とＶＣＯ108との間に信号接続116を含む。図１の実施形態では、比例信号経路104は、線形位相検出器102とＶＣＯの第１の同調要素110との間の直接的な信号接続を提供する。該比例信号経路104は、第１のＶＣＯ同調信号（比例ＶＣＯ同調信号と称す）を第１の同調要素110に線形位相検出器102から直接提供することを可能にする。比例ＶＣＯ同調信号（図１でＶtpと示されている）は、入力信号とＶＣＯ信号（図１の例ではＶpd＝Ｖtp）との間の瞬時位相誤差に比例する。すなわち、比例ＶＣＯ同調信号は、線形位相検出器102により測定された瞬時位相誤差を示すものである。、入力信号とＶＣＯ信号との間の瞬時位相誤差に比例してＶＣＯの第１の同調要素を調節するために、比例ＶＣＯ同調信号が使用される。比例信号経路はまた、ポール（pole）又はローパスフィルタを含むことが可能である。該ポール又はローパスフィルタは、ループ帯域幅と比較して十分に高い周波数を有するものであり、ＰＬＬのダイナミクス（dynamics）に大きな影響を与えるものではない。よって、比例信号経路がポール又はローパスフィルタを含む場合であっても、該比例信号経路は、積分信号経路106から到来するＶＣＯ同調信号と比較した際に位相誤差に比例するとみなされるＶＣＯ同調信号を依然として提供することになる。
【００１３】
線形ＰＬＬの積分信号経路106は、チャージポンプ120及びループフィルタ122を含む。該積分信号経路106は、線形位相検出器102を前記チャージポンプ120及び前記ループフィルタ122を介してＶＣＯ108の第２の同調要素112に接続する。該積分信号経路106を参照すると、線形位相検出器102からの出力信号（例えばＶpd）は、チャージポンプに提供される。該チャージポンプは、線形位相検出器からの出力信号に応じてループフィルタにチャージ電流を提供する。該チャージポンプにより生成されたチャージ電流は、線形位相検出器からの出力信号に比例する。該チャージ電流がループフィルタに加えられ、該ループフィルタは、コンデンサ124により表されているキャパシタンス（Ｃ0）を含む。第２のＶＣＯ同調信号（積分ＶＣＯ同調信号と称す）は、チャージポンプ及びループフィルタからのチャージ電流に応じて生成される。該ループフィルタのため、積分ＶＣＯ同調信号（図１にＶtiで示す）は、入力信号とＶＣＯ信号との間の位相誤差の積分関数である。すなわち、積分ＶＣＯ同調信号は、積分時間にわたる位相誤差の積分を示すものである。積分ＶＣＯ同調信号は、ＶＣＯの第２の同調要素を調節するために使用される。積分信号経路、積分ＶＣＯ同調信号、及び第２の同調要素により、ＶＣＯを位相誤差の積分関数として同調させることが可能となる。
【００１４】
図１に示す線形ＰＬＬ100の動作は、比例信号経路104及び積分信号経路106からのフィードバックに応じたＶＣＯ108の同調を伴うものである。説明のため、ＶＣＯから開始し、該ＶＣＯは、比例信号経路及び積分信号経路からの比例ＶＣＯ同調信号及び積分ＶＣＯ同調信号（それぞれＶtp及びＶti）を受信し、出力としてＶＣＯ信号（ＶＣＯout）を生成する。該ＶＣＯ信号（ＶＣＯout）の一部が、フィードバック接続128により示すように、線形位相検出器102へとフィードバックされる。線形位相検出器は、入力信号の位相を該ＶＣＯ信号の位相と比較し、該入力信号と該ＶＣＯ信号との間の位相誤差に比例する出力信号（例えばＶpd）を生成する。該線形位相検出器からの出力信号は、比例信号経路及び積分信号経路へ提供され、対応する比例ＶＣＯ同調信号及び積分ＶＣＯ同調信号が使用されてＶＣＯの第１及び第２の同調要素110,112が調節される。上述したように、ＶＣＯ108の第１の同調要素110は、該ＶＣＯを前記位相誤差に比例して同調させることを可能にし、該ＶＣＯの第２の同調要素112は、該ＶＣＯを前記位相誤差の積分関数として同調させることを可能にする。
【００１５】
図２は、図１のＬＣ型ＶＣＯ108のタンク回路130の一実施形態を示している。該タンク回路は、コイル132で表すインダクタンス（Ｌ）と第１及び第２の同調要素134,136とを含む。図２の実施形態では、第１及び第２の同調要素は、電圧可変コンデンサ（バラクタとしても知られるもの）である。第１の同調要素134は、比例ＶＣＯ同調信号（Ｖtp）に応じて同調されるバラクタであり、第２の同調要素136は、積分ＶＣＯ同調信号（Ｖti）に応じて同調されるバラクタである。図２は、第１及び第２の同調要素を有するＶＣＯの一例を示しているが、第１及び第２の同調要素は、同調信号に応じてＶＣＯの周波数を変更することができるあらゆる部品又は回路とすることが可能である。
【００１６】
ここで、図１及び図２の線形ＰＬＬ100の３ｄＢ帯域幅周波数の計算を図３を参照して説明する。図３は、図１及び図２の線形ＰＬＬを周波数領域において機能的に表現したものである。この表現は、論理加算機140,142を含み、３ｄＢ帯域幅周波数の計算を説明するのに都合の良いものである。より高次のポールが存在することが可能であるが、これは３ｄＢ帯域幅周波数の計算にとって重要ではない。図３に示す各項は、次のように定義される。
・Φin＝入力位相
・Φout＝出力位相
・Ｋpd＝位相検出器利得144 [ボルト／２πラジアンの誤差]
・ＧＭcp＝チャージポンプ相互コンダクタンス146 [アンペア／ボルト]
・１／sＣ＝ループフィルタの伝達関数
・ＧＭcp／sＣ＝チャージポンプの入力からＶＣＯの入力への伝達関数（チャージポンプ及び積分コンデンサＣを含む）
・Ｋvco,p＝比例信号経路から提供されるＶＣＯ利得148 [Hz/ボルト]
・Ｋvco,i＝積分信号経路から提供されるＶＣＯ利得150 [Hz/ボルト]
・Ｋvco/s＝ＶＣＯの伝達関数（周波数を積分して位相を取得）
図３の機能表現からループ方程式を解くと、Φout／Φinについて以下の伝達関数がもたらされる。
【００１７】
【数１】
2006262489.tif 000003
【００１８】
ループ方程式（数１）は２次ループの方程式である。
【００１９】
（例えばＳＯＮＥＴジッタピーク仕様（SONET jitter peaking spacification）を満たすための）用途によっては、線形ＰＬＬが高度に安定していることが必要とされる。本質的に、線形ＰＬＬは、３ｄＢ帯域幅周波数を20の周波数だけ下回る周波数の近くを求めて１次に注目すべきである。線形ＰＬＬが１次に注目するために、積分信号経路により提供される（（Ｋpd・ＧＭcp・Ｋvco,i）／（s・Ｃ）により画定される）利得は、比例信号経路により提供される（Ｋpd・Ｋvco,pにより画定される）利得と比較して小さくなければならない。積分信号経路により提供される利得が比例信号経路により提供される利得と比較して小さくなる場合の周波数では、ループ方程式は次のように減縮される。
【００２０】
【数２】
2006262489.tif 000004
【００２１】
数２は単純なローパスフィルタの形である。数２を使用して３ｄＢ帯域幅周波数を解くと、次式が得られる。
【００２２】
【数３】
2006262489.tif 000005
【００２３】
数３より、図１及び図２の線形ＰＬＬの３ｄＢ帯域幅周波数（ｆ3dB）は、位相検出器利得（Ｋpd）と比例信号経路により提供されるＶＣＯ利得（Ｋvco,p）とにのみ依存する、ということが分かる。従来のクロック及びデータ回復（ＣＤＲ）線形ＰＬＬアーキテクチャでは、ＶＣＯは、積分信号経路からの単一の入力と、位相誤差の積分関数に応じて調節される単一の同調要素とを有する。ループフィルがが積分及びゼロを含むため、従来のＣＤＲ線形ＰＬＬの３ｄＢ帯域幅周波数は、位相検出器利得（Ｋpd）、チャージポンプ相互コンダクタンス（ＧＭcp）、ＶＣＯ利得（Ｋvco,i）、及びループゼロ抵抗に依存するものとなり、それら全てはＰＬＬの利得応答の非一貫性に通ずるものとなる。図１及び図２に関して上述したＰＬＬは、少なくとも、３ｄＢ帯域幅周波数を設定するＫvco,pに関しては、比較的一定の利得のために設計するのが容易なものである。
【００２４】
図１及び図２に関して説明した線形ＰＬＬは、比例信号経路により提供される利得（Ｋpd・Ｋvco,p）が積分信号経路により提供される利得（（Ｋpd・ＧＭcp・Ｋvco,i）／（s・Ｃ））と等しくなる周波数でゼロを有する。これは次式で生じる。
【００２５】
【数４】
2006262489.tif 000006
【００２６】
該ゼロの周波数は、ジッタピークを制御するために重要なものである。該ゼロの周波数は、３ｄＢ帯域幅周波数よりも約20又はそれ以上下回るべきであり、さもないと過度のピークが生じることになる。
【００２７】
数３に示すように、図１及び図２の線形ＰＬＬの３ｄＢ帯域幅周波数は、位相検出器利得（Ｋpd）と比例信号経路104により提供されるＶＣＯ利得（Ｋvco,p）とにのみ依存するため、第１の同調要素110は、比較的一定の利得の領域で作動されるべきである。線形位相検出器102は、（該位相検出器の出力が位相誤差に比例し、ループがロックされた際には位相誤差が存在しないため）ループがロックされた際にＶＣＯ周波数の調節を生じさせないので、第１の同調要素は、ロック状態で一定のバイアスポイントを有するべきである。単一の同調要素を有するＶＣＯを有する従来のＣＤＲ線形ＰＬＬでは、該単一の同調要素は、正しい周波数を達成するよう調節されるバイアスポイントを有する。図１及び図２に関して上述した線形ＰＬＬの場合、（積分信号経路を介した）周波数の調節は、比例信号経路とは別に行われる。
【００２８】
比例信号経路104により提供される利得は、ＬＣ型ＶＣＯにおける総キャパシタンスに依存し、周波数と共に変化する。これは、積分信号経路からの積分ＶＣＯ同調信号（Ｖtune,i）によって周波数が調節され、これによりＬＣ型ＶＣＯにおける総キャパシタンスが調節されるからである。第１の同調要素のキャパシタンスと第２の同調要素のキャパシタンスとの比は、利得の変動と周波数範囲との間でトレードオフを行うように調節することができる。第１の同調要素が総キャパシタンスの大きな部分を占める場合には、利得は比較的フラットになるが同調範囲が比較的狭くなる。逆に、第１の同調要素が総キャパシタンスの小さな部分を占める場合には、利得はより大きく変動するが、周波数同調範囲は比較的広くなる。
【００２９】
図４Ａないし図４Ｃは、単一の同調要素を有する線形ＰＬＬについて及び図１及び図２に関して上述した第１及び第２の同調要素を有する線形ＰＬＬについての「周波数」、「利得」、及び「相対利得」対「積分ＶＣＯ同調信号電圧」のグラフである。従来の単一の同調要素を有するＰＬＬのグラフは符号200で示されている。第１及び第２の同調要素を有する線形ＰＬＬの場合には、第１の同調要素と第２の同調要素との間のキャパシタンスの比が８０：２０、６０：４０、４０：６０、及び２０：８０の場合についての４つの別個のグラフが存在する（これらグラフにはそれぞれ符号80,60,40,20が付されている）。同グラフに示すように、第１の同調要素（比例信号経路）に与えるキャパシタンスが大きいほど、相対利得の変動は小さくなるが、周波数同調範囲は狭くなる。
【００３０】
図５は、従来の単一の同調要素を有する線形ＰＬＬについて（符号200で示す）、及び図１及び図２に関して上述した第１及び第２の同調要素を有する線形ＰＬＬについての「相対利得」対「周波数」のグラフである。図４Ａないし図４Ｃの場合のように、第１及び第２の同調要素を有するＰＬＬの場合、第１の同調要素と第２の同調要素との間のキャパシタンスの比が８０：２０、６０：４０、４０：６０、及び２０：８０の場合についての４つの別個のグラフが存在する（これらグラフにはそれぞれ符号80,60,40,20が付されている）。該グラフは、図１及び図２の線形ＰＬＬが、単一の同調要素を有する線形ＰＬＬの場合よりも一定の利得特性を生成することを示している。特に、総キャパシタンスの２０％が第１の同調要素（比例信号経路）に与えられた場合に、線形ＰＬＬは他に示す場合よりも一層一定の「利得」対「周波数」を有するものとなる。２０％の場合の範囲全体にわたり、相対的な変動は約２：１である。同じ周波数範囲において、従来の単一の同調要素を有する構成は５：１の変動を有している。
【００３１】
上述のように２つの同調要素が使用されると利得の絶対値が小さくなることが指摘されるべきである。ここで図６を参照する。一実施形態では、線形位相検出器102と第１の同調要素110との間に電圧利得ブロック160（例えば増幅器）を追加することにより損失した利得が回復される。線形電圧利得ブロックは、モノリシック回路で容易に達成されるものである。
【００３２】
図１ないし図６に関して上述した実施形態では、積分信号経路は、位相検出器の出力電圧（Ｖpd）を積分するためにチャージポンプ120及びループフィルタ122を含んでいる。代替的な実施形態では、ディジタルアップ／ダウンカウンタといった異なる１つ又は２つ以上の要素を使用して、位相検出器の出力電圧を積分し、積分ＶＣＯ同調信号（Ｖti）を生成することが可能である。
【００３３】
図７は、本発明の一実施形態によるＶＣＯを含む線形ＰＬＬを動作させるための方法を示すフローチャートである。ブロック170で、入力信号とＶＣＯ信号との間の位相誤差が決定される。ブロック172で、ＶＣＯの第１の同調要素が、該入力信号とＶＣＯ信号との間の位相誤差に比例して調節される。ブロック174で、ＶＣＯの第２の同調要素が、前記入力信号とＶＣＯ信号との間の位相誤差の積分関数に応じて調節される。
【００３４】
本発明による特定の実施形態について説明し図示したが、本発明は、かかる説明し図示した特定の形態及び各要素の構成に限定されるものではない。本発明は、特許請求の範囲によってのみ制限されるものである。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による、線形位相検出器、比例信号経路、積分信号経路、及びＶＣＯを含む線形ＰＬＬの一例を示している。
【図２】図１の線形ＰＬＬ内に組み込むことができるＬＣ型ＶＣＯのタンク回路を示している。
【図３】図１及び図２の線形ＰＬＬの周波数領域における機能的な表現である。
【図４Ａ】単一の同調要素を有する線形ＰＬＬと、図１及び図２に関して上述したような第１及び第２の同調要素を有する線形ＰＬＬの「周波数」対「積分されたＶＣＯ同調信号電圧」のグラフである。
【図４Ｂ】単一の同調要素を有する線形ＰＬＬと、図１及び図２に関して上述したような第１及び第２の同調要素を有する線形ＰＬＬの「利得」対「積分されたＶＣＯ同調信号電圧」のグラフである。
【図４Ｃ】単一の同調要素を有する線形ＰＬＬと、図１及び図２に関して上述したような第１及び第２の同調要素を有する線形ＰＬＬの「相対利得」対「積分されたＶＣＯ同調信号電圧」のグラフである。
【図５】単一の同調要素を有する線形ＰＬＬと、図１及び図２に関して上述したような第１及び第２の同調要素を有する線形ＰＬＬの「相対利得」対「周波数」のグラフである。
【図６】図１の線形ＰＬＬの位相検出器と第１の同調要素との間に電圧利得ブロックを含む一実施形態を示している。
【図７】本発明の一実施形態によるＶＣＯを含む線形ＰＬＬを動作させる方法を示すフローチャートである。
【符号の説明】
【００３６】
102    線形位相検出器
104    第１の信号経路
106    第２の信号経路
108    ＶＣＯ
100    ＰＬＬ
110    第１の同調要素
112    第２の同調要素
120    チャージポンプ
122    ループフィルタ
【図１】
2006262489.tif 000007
【図２】
2006262489.tif 000008
【図３】
2006262489.tif 000009
【図４Ａ】
2006262489.tif 000010
【図４Ｂ】
2006262489.tif 000011
【図４Ｃ】
2006262489.tif 000012
【図５】
2006262489.tif 000013
【図６】
2006262489.tif 000014
【図７】
2006262489.tif 000015