(57)【要約】【課題】  電力増幅回路およびローパスフィルタ回路を有する電子装置の小型化および高性能化を図る。【解決手段】  配線基板３上に半導体チップ２、受動部品４、集積受動部品５および空芯コイル６を実装し、封止樹脂７で封止して、ＲＦパワーモジュール１が形成されている。集積受動部品５と空芯コイル６により、ＲＦパワーモジュール１のローパスフィルタ回路が形成される。ローパスフィルタ回路を構成する容量素子は集積受動部品５内に形成され、ローパスフィルタ回路の並列共振回路を構成するインダクタ素子は空芯コイル６により形成され、ローパスフィルタ回路の直列共振回路を構成するインダクタ素子は、集積受動部品５内の配線のスパイラルパターンにより形成されている。【選択図】  図５
2006165830.tif 000002
【特許請求の範囲】
【請求項１】
電力増幅回路を有する電子装置であって、
配線基板と、
前記配線基板の主面上に搭載された、前記電力増幅回路を構成する能動素子と、
前記配線基板の主面上に搭載された、前記電力増幅回路と電気的に接続されたローパスフィルタ回路と、
を含み、
前記ローパスフィルタ回路は、空芯コイルと集積受動素子とにより構成され、
前記集積受動素子にはインダクタ素子および容量素子が含まれていることを特徴とする電子装置。
【請求項２】
請求項１記載の電子装置において、
前記ローパスフィルタ回路は第１、第２および第３インダクタ素子と第１、第２および第３容量素子とにより形成され、
前記第１インダクタ素子および前記第１容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第２インダクタ素子および前記第２容量素子と前記第３インダクタ素子および前記第３容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成され、
前記第１インダクタ素子が前記空芯コイルにより構成されていることを特徴とする電子装置。
【請求項３】
請求項２記載の電子装置において、
前記第２および第３インダクタ素子が前記集積受動素子内に形成されていることを特徴とする電子装置。
【請求項４】
請求項３記載の電子装置において、
前記第２および第３インダクタ素子が、前記集積受動素子内の銅配線のスパイラルパターンにより形成されていることを特徴とする電子装置。
【請求項５】
請求項２記載の電子装置において、
前記第１、第２および第３容量素子が前記集積受動素子内に形成されていることを特徴とする電子装置。
【請求項６】
請求項５記載の電子装置において、
前記第１、第２および第３容量素子がＭＩＭ型の容量素子であることを特徴とする電子装置。
【請求項７】
請求項１記載の電子装置において、
前記電力増幅回路の出力が前記ローパスフィルタ回路に接続されていることを特徴とする電子装置。
【請求項８】
請求項７記載の電子装置において、
前記電子装置は、更にアンテナスイッチを有し、
前記ローパスフィルタ回路の出力が前記アンテナスイッチに接続されていることを特徴とする電子装置。
【請求項９】
請求項１記載の電子装置において、
前記集積受動素子内には、複数の受動素子が形成され、能動素子は形成されていないことを特徴とする電子装置。
【請求項１０】
請求項９記載の電子装置において、
前記集積受動素子は、
半導体基板と、
前記半導体基板上に形成された容量素子と、
前記容量素子上に形成された樹脂材料膜と、
前記樹脂材料膜上に形成されたスパイラルインダクタ素子と、
を有していることを特徴とする電子装置。
【請求項１１】
請求項１記載の電子装置において、
前記電子装置は、移動体通信装置に搭載される電子装置であることを特徴とする電子装置。
【請求項１２】
請求項１１記載の電子装置において、
前記電子装置は２系統の前記電力増幅回路を有し、
前記２系統の前記電力増幅回路のそれぞれに前記ローパスフィルタ回路が接続され、
前記２系統の前記電力増幅回路の送信周波数帯は、それぞれ０．９ＧＨｚ帯と１．８ＧＨｚ帯であることを特徴とする電子装置。
【請求項１３】
請求項１記載の電子装置において、
前記空芯コイルは前記集積受動素子上に配置されていることを特徴とする電子装置。
【請求項１４】
複数のインダクタ素子および容量素子からなるローパスフィルタであって、
前記ローパスフィルタは、空芯コイルと集積受動素子とにより形成されていることを特徴とするローパスフィルタ。
【請求項１５】
請求項１４記載のローパスフィルタにおいて、
前記ローパスフィルタは第１、第２および第３インダクタ素子と第１、第２および第３容量素子とにより形成され、
前記第１インダクタ素子および前記第１容量素子により前記ローパスフィルタの並列共振器が形成され、
前記第２インダクタ素子および前記第２容量素子と前記第３インダクタ素子および前記第３容量素子とによりそれぞれ前記ローパスフィルタの直列共振器が形成され、
前記第１インダクタ素子が前記空芯コイルにより構成され、
前記第２および第３インダクタ素子と前記第１、第２および第３容量素子とが前集積受動素子内に形成されていることを特徴とするローパスフィルタ。
【請求項１６】
電力増幅回路と、複数のインダクタ素子および容量素子からなるローパスフィルタ回路とを有する電子装置の製造方法であって、
前記ローパスフィルタ回路は、空芯コイルと集積受動素子とにより形成され、
前記空芯コイルが、
（ａ）導体線を巻芯に巻きつける工程、
（ｂ）前記導体線を切断し、前記導体線からなる前記空芯コイルを形成する工程、
（ｃ）前記空芯コイルから前記巻芯を引き抜く工程、
（ｄ）前記空芯コイルを前記電子装置に実装する工程、
を含む工程によって製造されて前記電子装置に実装され、
前記（ｃ）工程から前記（ｄ）工程の間で、複数の空芯コイルが絡み合う状態で前記空芯コイルを備蓄しないことを特徴とする電子装置の製造方法。
【請求項１７】
請求項１６記載の電子装置の製造方法において、
前記ローパスフィルタ回路は第１、第２および第３インダクタ素子と第１、第２および第３容量素子とにより形成され、
前記第１インダクタ素子および前記第１容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第２インダクタ素子および前記第２容量素子と前記第３インダクタ素子および前記第３容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成され、
前記第１インダクタ素子が前記空芯コイルにより構成されていることを特徴とする電子装置の製造方法。
【請求項１８】
請求項１７記載の電子装置の製造方法において、
前記電力増幅回路の出力が前記ローパスフィルタ回路に接続され、
前記電子装置は、更にアンテナスイッチを有し、
前記ローパスフィルタ回路の出力が前記アンテナスイッチに接続されていることを特徴とする電子装置の製造方法。
【請求項１９】
電力増幅回路を有する電子装置であって、
配線基板と、
前記配線基板の主面上に搭載された、前記電力増幅回路を構成する能動素子と、
前記配線基板上に搭載された集積受動素子と、
を有し、
前記配線基板の導体層により形成されたスパイラルパターンからなる第１インダクタ素子と、前記集積受動素子とにより、ローパスフィルタ回路が形成されていることを特徴とする電子装置。
【請求項２０】
請求項１９記載の電子装置において、
前記ローパスフィルタ回路は、前記第１インダクタ素子と、前記集積受動素子内に形成された第２および第３インダクタ素子および第１、第２および第３容量素子とにより形成され、
前記第１インダクタ素子および前記第１容量素子により前記ローパスフィルタ回路の並列共振器が形成され、
前記第２インダクタ素子および前記第２容量素子と前記第３インダクタ素子および前記第３容量素子とによりそれぞれ前記ローパスフィルタ回路の直列共振器が形成されていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、ローパスフィルタおよび電子装置の製造方法に関し、特に、移動体通信装置に搭載される電子装置およびそれに用いられるローパスフィルタに適用して有効な技術に関する。
【背景技術】
【０００２】
近年、ＧＳＭ（Global System for Mobile Communications）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、ＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信装置（いわゆる携帯電話）が世界的に普及している。
【０００３】
一般に、この種の移動体通信装置は、電波の放射と受信をするアンテナ、電力変調された高周波信号を増幅してアンテナへ供給する高周波電力増幅器（電力増幅モジュール）、アンテナで受信した高周波信号を信号処理する受信部、これらの制御を行う制御部、そしてこれらに電源電圧を供給する電池（バッテリー）で構成される。
【０００４】
国際公開第０２／０５２５８９号パンフレット（特許文献１）には、２つの増幅系を有し、増幅系は、複数の増幅段を従属接続した構成になり、各増幅系の最終増幅段と電源電圧端子との間に、空芯コイルが直列に接続された高周波電力増幅装置に関する技術が記載されている。
【特許文献１】国際公開第０２／０５２５８９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者の検討によれば、次のことが分かった。
【０００６】
近年、移動体通信装置の小型化、薄型化および高性能化などの要求に伴い、そこに搭載する電力増幅モジュールのような電子装置にも、小型化、薄型化および高性能化が要求されている。電力増幅モジュールは、配線基板に半導体増幅素子チップや受動部品のような電子部品を実装した構造を有しており、各電子部品の小型化や薄型化が望まれる。
【０００７】
半導体基板上に複数の受動素子を形成した集積受動素子を電力増幅モジュールに用いた場合、個々の受動素子を個別のチップ部品として使用する場合に比較して、電力増幅モジュールの小型化が可能になるが、集積受動素子を適用しただけでは、電力増幅モジュールの性能を十分に向上させることはできない。
【０００８】
本発明の目的は、電子装置を小型化できる技術を提供することにある。
【０００９】
また、本発明の他の目的は、電子装置を高性能化できる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、電力増幅回路とローパスフィルタ回路とを有する電子装置のローパスフィルタ回路を、空芯コイルと集積受動素子により形成したものである。
【００１３】
また、本発明は、複数のインダクタ素子および容量素子からなるローパスフィルタを、空芯コイルと集積受動素子により形成したものである。
【００１４】
また、本発明は、導体線を巻芯に巻きつけ、導体線を切断して空芯コイルを形成し、空芯コイルから巻芯を引き抜いた後、複数の空芯コイルが絡み合う状態で空芯コイルを備蓄することなく、空芯コイルを電子装置に実装し、電力増幅回路とローパスフィルタ回路とを有する電子装置のローパスフィルタ回路を空芯コイルと集積受動素子により形成するものである。
【００１５】
また、本発明は、配線基板の導体層により形成されたスパイラルパターンからなる第１インダクタ素子と、前記配線基板上に搭載された集積受動素子とにより、電子装置のローパスフィルタ回路を形成したものである。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１７】
電子装置を小型化することができる。また、電子装置およびローパスフィルタの性能を向上させることができる。
【発明を実施するための最良の形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションに分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２０】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２１】
（実施の形態１）
本実施の形態は、例えばＧＳＭ方式などのネットワークを利用して情報を伝送するデジタル携帯電話（移動体通信装置）に使用（搭載）されるＲＦ（Radio Frequency）パワーモジュールなどの電力増幅モジュール（電子装置）である。
【００２２】
ここで、ＧＳＭ（Global System for Mobile Communication）は、デジタル携帯電話に使用されている無線通信方式の１つまたは規格をいう。ＧＳＭには、使用する電波の周波数帯が３つあり、９００ＭＨｚ帯をＧＳＭ９００または単にＧＳＭ、１８００ＭＨｚ帯をＧＳＭ１８００またはＤＣＳ（Digital Cellular System）１８００若しくはＰＣＮ、１９００ＭＨｚ帯をＧＳＭ１９００またはＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。北米ではその他に８５０ＭＨｚ帯のＧＳＭ８５０を使用する場合もある。本実施の形態のＲＦパワーモジュール（電子装置）１は、例えばこれらの周波数帯（高周波帯）で使用されるＲＦパワーモジュール（高周波電力増幅装置、電力増幅モジュール、電力増幅器モジュール、半導体装置、電子装置）である。
【００２３】
図１は、本実施の形態のＲＦパワーモジュール（高周波電力増幅装置、電力増幅モジュール、電力増幅器モジュール、半導体装置、電子装置）１を構成する増幅回路の回路ブロック図を示している。この図には、例えばＧＳＭ９００とＤＣＳ１８００との２つの周波数帯が使用可能（デュアルバンド方式）で、それぞれの周波数帯でＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式とＥＤＧＥ（Enhanced Data GSM Environment）変調方式との２つの通信方式を使用可能なＲＦパワーモジュールの回路ブロック図（増幅回路）が示されている。なお、ＧＭＳＫ変調方式は、音声信号の通信に用いる方式で搬送波の位相を送信データに応じて位相シフトする方式である。また、ＥＤＧＥ変調方式は、データ通信に用いる方式でＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えた方式である。
【００２４】
図１に示されるように、ＲＦパワーモジュール１の回路構成は、３つの増幅段１０２Ａ１，１０２Ａ２，１０２Ａ３からなるＧＳＭ９００（８２４〜９１５ＭＨｚ）用の電力増幅回路１０２Ａと、３つの増幅段１０２Ｂ１，１０２Ｂ２，１０２Ｂ３からなるＤＣＳ１８００（１７１０〜１９１０ＭＨｚ）用の電力増幅回路１０２Ｂと、それら電力増幅回路１０２Ａ，１０２Ｂの増幅動作の制御や補佐などを行う周辺回路１０３と、ＧＳＭ９００用の入力端子１０４ａおよび電力増幅回路１０２Ａ（１段目の増幅段１０２Ａ１）間の整合回路（入力整合回路）１０５Ａと、ＤＣＳ１８００用の入力端子１０４ｂおよび電力増幅回路１０２Ｂ（１段目の増幅段１０２Ｂ１）間の整合回路（入力整合回路）１０５Ｂと、ＧＳＭ９００用の出力端子１０６ａおよび電力増幅回路１０２Ａ（３段目の増幅段１０２Ａ３）間の整合回路（出力整合回路）１０７Ａおよびローパスフィルタ（Low Pass Filter）１０８Ａと、ＤＣＳ１８００用の出力端子１０６ｂおよび電力増幅回路１０２Ｂ（３段目の増幅段１０２Ｂ３）間の整合回路（出力整合回路）１０７Ｂおよびローパスフィルタ（Low Pass Filter）１０８Ｂとを有している。
【００２５】
ＧＳＭ９００用のローパスフィルタ１０８Ａは、整合回路１０７Ａと出力端子１０６ａの間に設けられ、電力増幅回路１０２Ａの出力が整合回路１０７Ａを経てローパスフィルタ１０８Ａに入力されるようになっている。ＤＣＳ１８００用のローパスフィルタ１０８Ｂは、整合回路１０７Ｂと出力端子１０６ｂの間に設けられ、電力増幅回路１０２Ｂの出力が整合回路１０７Ｂを経てローパスフィルタ１０８Ｂに入力されるようになっている。また、ＧＳＭ９００用の電力増幅回路１０２Ａの増幅段１０２Ａ１と増幅段１０２Ａ２の間には段間用の整合回路（段間整合回路）１０２ＡＭ１が設けられ、増幅段１０２Ａ２と増幅段１０２Ａ３の間には段間用の整合回路（段間整合回路）１０２ＡＭ２が設けられ、ＤＣＳ１８００用の電力増幅回路１０２Ｂの増幅段１０２Ｂ１と増幅段１０２Ｂ２の間には段間用の整合回路（段間整合回路）１０２ＢＭ１が設けられ、増幅段１０２Ｂ２と増幅段１０２Ｂ３の間には段間用の整合回路（段間整合回路）１０２ＢＭ２が設けられている。
【００２６】
このうち、ＧＳＭ９００用の電力増幅回路１０２Ａ（増幅段１０２Ａ１〜１０２Ａ３）と、ＤＣＳ１８００用の電力増幅回路１０２Ｂ（１０２Ｂ１〜１０２Ｂ３）と、周辺回路１０３とは、１つの半導体チップ（半導体増幅素子チップ、高周波用電力増幅素子チップ）２内に形成されている。他の形態として、ＧＳＭ９００用の電力増幅回路１０２Ａ、ＤＣＳ１８００用の電力増幅回路１０２Ｂおよび周辺回路１０３を、複数の半導体チップにより形成することもでき、例えば、増幅段１０２Ａ１，１０２Ｂ１が形成された半導体チップと、増幅段１０２Ａ２，１０２Ｂ２が形成された半導体チップと、増幅段１０２Ａ３，１０２Ｂ３が形成された半導体チップとを個別に形成することもできる。
【００２７】
周辺回路１０３は、制御回路１０３Ａと、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３にバイアス電圧を印加するバイアス回路１０３Ｂなどを有している。制御回路１０３Ａは、上記電力増幅回路１０２Ａ，１０２Ｂに印加する所望の電圧を発生する回路であり、電源制御回路１０３Ａ１およびバイアス電圧生成回路１０３Ａ２を有している。電源制御回路１０３Ａ１は、上記増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３の各々の出力用の増幅素子（例えばＭＩＳＦＥＴ）のドレイン端子に印加される第１電源電圧を生成する回路である。また、上記バイアス電圧生成回路１０３Ａ２は、上記バイアス回路１０３Ｂを制御するための第１制御電圧を生成する回路である。ここでは、電源制御回路１０３Ａ１が外部のベースバンド回路から供給される出力レベル指定信号に基づいて上記第１電源電圧を生成すると、バイアス電圧生成回路１０３Ａ２が電源制御回路１０３Ａ１で生成された上記第１電源電圧に基づいて、上記第１制御電圧を生成するようになっている。上記ベースバンド回路は、上記出力レベル指定信号を生成する回路である。この出力レベル指定信号は、電力増幅回路１０２Ａ、１０２Ｂの出力レベルを指定する信号で、携帯電話と基地局との間の距離、すなわち、電波の強弱に応じた出力レベルに基づいて生成されているようになっている。
【００２８】
ＲＦパワーモジュール１のＧＳＭ９００用の入力端子１０４ａに入力されたＲＦ入力信号は、整合回路１０５Ａを経て半導体チップ２に入力され、半導体チップ２内の電力増幅回路１０２Ａ、すなわち３つの増幅段１０２Ａ１〜１０２Ａ３で増幅されて半導体チップ２から出力され、整合回路１０７Ａおよびローパスフィルタ１０８Ａを経てＧＳＭ９００用の出力端子１０６ａからＲＦ出力信号として出力される。また、ＲＦパワーモジュール１のＤＣＳ１８００用の入力端子１０４ｂに入力されたＲＦ入力信号は、整合回路１０５Ｂを経て半導体チップ２に入力され、半導体チップ２内の電力増幅回路１０２Ｂ、すなわち３つの増幅段１０２Ｂ１〜１０２Ｂ３で増幅されて半導体チップ２から出力され、整合回路１０７Ｂおよびローパスフィルタ１０８Ｂを経てＤＣＳ１８００用の出力端子１０６ｂからＲＦ出力信号として出力される。
【００２９】
各整合回路はインピーダンスの整合を行う回路であり、ローパスフィルタ（ローパスフィルタ回路、バンドパスフィルタ、バンドパスフィルタ回路）１０８Ａ，１０８Ｂは高調波を減衰させる回路である。電力増幅回路１０２Ａ，１０２Ｂで高調波（２倍波や３倍波）成分が発生するが、電力増幅回路１０２Ａ，１０２Ｂと出力端子１０６ａ，１０６ｂとの間にローパスフィルタ１０８Ａ，１０８Ｂを介在させることで、増幅されたＲＦ信号に含まれる高調波成分をローパスフィルタ１０８Ａ，１０８Ｂで減衰させ、出力端子１０６ａ，１０６ｂから出力されるＲＦ出力信号に高調波成分が含まれないようにすることができる。
【００３０】
ＧＳＭ９００用の出力端子１０６ａとＧＳＭ９００用の電力増幅回路１０２Ａとの間のＧＳＭ９００用のローパスフィルタ（バンドパスフィルタ）１０８Ａは、８２４〜９１５ＭＨｚの周波数帯の信号は通過させ、その周波数の２倍帯（１６４８〜１８３０ＭＨｚ）や３倍帯（２４７２〜２７４５ＭＨｚ）をカット（減衰）して通過させないように機能することができる。また、ＤＣＳ１８００用の出力端子１０６ｂとＤＣＳ１８００用の電力増幅回路１０２Ｂとの間のＤＣＳ１８００用のローパスフィルタ（バンドパスフィルタ）１０８Ｂは、１７１０〜１９１０ＭＨｚの周波数帯の信号は通過させ、その周波数の２倍帯（３４２０〜３８２０ＭＨｚ）や３倍帯（５１３０〜５７３０ＭＨｚ）をカット（減衰）して通過させないように機能することができる。従って、ローパスフィルタ１０８Ａ，１０８Ｂは、所定の周波数帯の信号は通過させ、他の周波数帯の信号を減衰させるバンドパスフィルタとして機能することができる。
【００３１】
このように、本実施の形態のＲＦパワーモジュール１は２系統（すなわちＧＳＭ９００用およびＤＣＳ１８００用）の電力増幅回路１０２Ａ，１０２Ｂを有し、２系統の電力増幅回路１０２Ａ，１０２Ｂのそれぞれにローパスフィルタ回路が接続（電気的に接続）されており、２系統の電力増幅回路１０２Ａ，１０２Ｂの送信周波数帯は、それぞれ０．９ＧＨｚ帯と１．８ＧＨｚ帯である。
【００３２】
図２は、ローパスフィルタ１０８Ａ，１０８Ｂの回路構成例を示す回路図（等価回路図）である。各ローパスフィルタ１０８Ａ，１０８Ｂは、複数のインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃにより構成される。
【００３３】
図２に示されるように、１つの並列共振回路（ＬＣ並列共振回路、並列共振器）１１３と２つの直列共振回路（ＬＣ直列共振回路、直列共振器）１１４，１１５とによって、各ローパスフィルタ１０８Ａ，１０８Ｂが構成されている。本実施の形態では、インダクタ素子と容量素子が並列接続されたものを並列共振回路（並列共振器）といい、インダクタ素子と容量素子が直列接続されたものを直列共振回路（直列共振器）という。電力増幅回路１０２Ａ，１０２Ｂの出力が整合回路１０７Ａ，１０７Ｂを経てローパスフィルタ１０８Ａ，１０８Ｂに接続（電気的に接続）されているので、電力増幅回路１０２Ａ，１０２Ｂで増幅されたＲＦ信号は、整合回路１０７Ａ，１０７Ｂを経てローパスフィルタ１０８Ａ，１０８Ｂの入力端子１１６に入力され、高調波成分を減衰してローパスフィルタ１０８Ａ，１０８Ｂの出力端子１１７から出力される。
【００３４】
並列共振回路１１３は、ローパスフィルタの入力端子１１６と出力端子１１７の間に並列に接続されたインダクタ素子１１１ａと容量素子１１２ａとによって形成されている。直列共振回路１１４は、ローパスフィルタの入力端子１１６とグランド端子１１８の間に直列に接続されたインダクタ素子１１１ｂと容量素子１１２ｂとによって形成されている。直列共振回路１１５は、ローパスフィルタの出力端子１１７とグランド端子１１９の間に直列に接続されたインダクタ素子１１１ｃと容量素子１１２ｃとによって形成されている。従って、入力端子１１６と出力端子１１７の間にインダクタ素子１１１ａと容量素子１１２ａが並列に接続され、入力端子１１６とグランド端子１１８の間にインダクタ素子１１１ｂと容量素子１１２ｂが直列に接続され、出力端子１１７とグランド端子１１９の間にインダクタ素子１１１ｃと容量素子１１２ｃが直列に接続されて、各ローパスフィルタ１０８Ａ，１０８Ｂが形成されている。
【００３５】
なお、ローパスフィルタ１０８Ａとローパスフィルタ１０８Ｂとは同様の回路構成を有しているが、インダクタ素子１１１ａ，１１１ｂ，１１１ｃのインダクタンス値と容量素子１１２ａ，１１２ｂ，１１２ｃの容量値は、ローパスフィルタ１０８Ａとローパスフィルタ１０８Ｂとでは異なっている。各ローパスフィルタ１０８Ａ，１０８Ｂで通過させる周波数帯、減衰させる周波数帯および減衰率などを考慮して、ローパスフィルタ１０８Ａのインダクタ素子１１１ａ，１１１ｂ，１１１ｃのインダクタンス値および容量素子１１２ａ，１１２ｂ，１１２ｃの容量値と、ローパスフィルタ１０８Ｂのインダクタ素子１１１ａ，１１１ｂ，１１１ｃのインダクタンス値および容量素子１１２ａ，１１２ｂ，１１２ｃの容量値とを独立に設計することができる。
【００３６】
本実施の形態では、ローパスフィルタ１０８Ａ，１０８ｂのインダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃは集積受動素子（ＩＰＤ：Integrated Passive Device、後述する集積受動部品５に対応）からなり、集積受動素子内に上記インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが形成される。ローパスフィルタ１０８Ａ，１０８ｂのインダクタ素子１１１ａは、空芯コイル（後述する空芯コイル６に対応）からなる。すなわち、インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが形成された集積受動素子（集積受動部品５）と、インダクタ素子１１１ａを構成する空芯コイル（空芯コイル６）とにより、ローパスフィルタ１０８Ａまたはローパスフィルタ１０８Ｂが形成される。
【００３７】
次に、図３は、本実施の形態のＲＦパワーモジュール１を用いたデジタル携帯電話機システムＤＰＳ（電子装置）の一例を示している。図３の符号ＡＮＴは信号電波の送受信用のアンテナ、符号１５１はフロントエンド・モジュール、符号１５２は音声信号をベースバンド信号に変換したり、受信信号を音声信号に変換したり、変調方式切換信号やバンド切換信号を生成したりするベースバンド回路、符号１５３は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用回路、ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタである。フィルタＦＬＴ１はＧＳＭ用、フィルタＦＬＴ２はＤＣＳ用である。ベースバンド回路１５２は、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリ等の複数の半導体集積回路で構成されている。フロントエンド・モジュール１５１は、スイッチ回路（アンテナスイッチ、アンテナスイッチ回路）１５４ａ，１５４ｂ、コンデンサＣ５，Ｃ６および分波器１５６を有している。スイッチ回路１５４ａ，１５４ｂは送受信切り換え用のスイッチ回路、コンデンサＣ５，Ｃ６は受信信号から直流成分をカットする素子、分波器１５６は、ＧＳＭ９００帯の信号と、ＤＣＳ１８００帯の信号とを分波する回路であり、これら回路および素子は１つの配線基板上に搭載されてモジュールとされている。なお、スイッチ回路１５４ａ，１５４ｂの切換信号ＣＮＴ１，ＣＮＴ２は上記ベースバンド回路１５２から供給される。図３からも分かるように、電力増幅回路１０２Ａ，１０２Ｂの出力が整合回路１０７Ａ，１０７Ｂを経てローパスフィルタ１０８Ａ，１０８Ｂに接続され、ローパスフィルタ１０８Ａ，１０８Ｂの出力がスイッチ回路（アンテナスイッチ、アンテナスイッチ回路）１５４ａ，１５４ｂに接続されている。
【００３８】
図４は、本実施の形態のＲＦパワーモジュール１の構造を示す概念的な上面図（平面図）であり、図５は本実施の形態のＲＦパワーモジュール１の概念的な断面図であり、図６は本実施の形態のＲＦパワーモジュール１の概念的な斜視図である。図４および図６は、封止樹脂７を透視した状態が示されている。また、図５は断面図（側面断面図）に対応するが、ＲＦパワーモジュール１の概念的な構造が示されており、図４や図６の構造を所定の位置で切断した断面とは完全には一致していない。また、図４および図６はＲＦパワーモジュール１の概念的な構造が示されたものであり、図４の上面図と図６の斜視図とでは、配線基板３の上面３ａでの各部品の配置位置は完全には一致していない。
【００３９】
図４〜図６に示される本実施の形態のＲＦパワーモジュール１は、配線基板（多層基板、多層配線基板、モジュール基板）３と、配線基板３上に搭載（実装）された半導体チップ（半導体素子、能動素子）２と、配線基板３上に搭載（実装）された受動部品（受動素子、チップ部品）４と、配線基板３上に搭載（実装）された集積受動部品（集積受動素子、ＩＰＤ）５と、配線基板３上に搭載（実装）された空芯コイル６と、半導体チップ２、受動部品４、集積受動部品５および空芯コイル６を含む配線基板３の上面を覆う封止樹脂（封止樹脂部、封止部、封止体）７とを有している。半導体チップ２、受動部品４、集積受動部品５および空芯コイル６は、配線基板３の導体層（伝送線路）に電気的に接続されている。また、ＲＦパワーモジュール１は、例えば図示しない外部回路基板またはマザーボードなどに実装することもできる。
【００４０】
配線基板３は、例えば、複数の絶縁体層（誘電体層）１１と、複数の導体層または配線層（図示せず）とを積層して一体化した多層基板（多層配線基板）である。図５では、４つの絶縁体層１１が積層されて配線基板３が形成されているが、積層される絶縁体層１１の数はこれに限定されるものではなく種々変更可能である。配線基板３の絶縁体層１１を形成する材料としては、例えばアルミナ（酸化アルミニウム、Ａｌ２Ｏ３）などのようなセラミック材料を用いることができる。この場合、配線基板３はセラミック多層基板である。配線基板３の絶縁体層１１の材料は、セラミック材料に限定されるものではなく種々変更可能であり、例えばガラスエポキシ樹脂などを用いても良い。
【００４１】
配線基板３の上面（表面、主面）３ａ上と下面（裏面、主面）３ｂ上と絶縁体層１１間とには、配線形成用の導体層（配線層、配線パターン、導体パターン）が形成されている。配線基板３の最上層の導体層によって、配線基板３の上面３ａに導電体からなる基板側端子（端子、電極、伝送線路、配線パターン）１２ａが形成され、配線基板３の最下層の導体層によって、配線基板３の下面３ｂに導電体からなる外部接続端子（端子、電極、モジュール電極）１２ｂが形成されている。外部接続端子１２ｂは、例えば、図１における入力端子１０４ａ，１０４ｂ、出力端子１０６ａ，１０６ｂなどに対応するものである。配線基板３の内部、すなわち絶縁体層１１の間にも導体層（配線層、配線パターン、導体パターン）が形成されているが、図５では簡略化のために図示を省略している。また、配線基板３の導体層により形成される配線パターンのうち、基準電位供給用の配線パターン（例えば配線基板３の下面３ｂの基準電位供給用端子１２ｃなど）は、絶縁体層１１の配線形成面の大半の領域を覆うような矩形パターンで形成し、伝送線路用の配線パターンは帯状のパターンで形成することができる。
【００４２】
配線基板３を構成する各導体層（配線層）は、必要に応じて絶縁体層１１に形成されたビアホール（スルーホール）１３内の導体または導体膜を通じて電気的に接続されている。従って、配線基板３の上面３ａの基板側端子１２ａは、必要に応じて、配線基板３の上面３ａおよび／または内部の配線層（絶縁体層１１間の配線層）やビアホール１３内の導体膜などを介して、配線基板３の下面３ｂの外部接続端子１２ｂに電気的に接続されている。なお、ビアホール１３のうち、半導体チップ２の下方に設けられたビアホール１３ａは、半導体チップ２で生じた熱を配線基板３の下面３ｂ側に伝導させるためのサーマルビアとして機能することもできる。
【００４３】
半導体チップ２は、図１の回路ブロック図において半導体チップ２を示す点線で囲まれた回路構成に対応する半導体集積回路が形成された半導体チップ２である。従って、半導体チップ２は増幅回路（電力増幅回路）を含んでおり、半導体チップ２内（または表層部分）には、電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子（例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、ヘテロ接合バイポーラトランジスタまたはＨＥＭＴ（High Electron Mobility Transistor）など）、周辺回路１０３を構成する半導体素子および整合回路（段間整合回路）１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ１を構成する受動素子などが形成されている。このように、ＲＦパワーモジュール（電子装置）１は電力増幅回路（１０２Ａ，１０２Ｂ）を有し、半導体チップ２はその電力増幅回路（１０２Ａ，１０２Ｂ）を構成する能動素子である。半導体チップ２は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ２に分離したものである。
【００４４】
図７は、一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をＬＤＭＯＳＦＥＴ(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor、横方向拡散ＭＯＳＦＥＴ)により形成した場合の半導体チップ２の要部断面図である。
【００４５】
図７に示されるように、ｐ＋型単結晶シリコンからなる半導体基板２０１の主面には、ｐ−型単結晶シリコンからなるエピタキシャル層２０２が形成され、エピタキシャル層２０２の主面の一部には、ＬＤＭＯＳＦＥＴのドレインからソースへの空乏層の延びを抑えるパンチスルーストッパとしての機能するｐ型ウエル２０３が形成されている。ｐ型ウエル２０３の表面には、酸化シリコンなどからなるゲート絶縁膜２０４を介してＬＤＭＯＳＦＥＴのゲート電極２０５が形成されている。ゲート電極２０５は、例えばｎ型の多結晶シリコン膜と金属シリサイド膜の積層膜などからなり、ゲート電極２０５の側壁には、酸化シリコンなどからなるサイドウォールスペーサ２０６が形成されている。
【００４６】
エピタキシャル層２０２の内部のチャネル形成領域を挟んで互いに離間する領域には、ＬＤＭＯＳＦＥＴのソース、ドレインが形成されている。ドレインは、チャネル形成領域に接するｎ−型オフセットドレイン領域２０７と、ｎ−型オフセットドレイン領域２０７に接し、チャネル形成領域から離間して形成されたｎ型オフセットドレイン領域２０８と、ｎ型オフセットドレイン領域２０８に接し、チャネル形成領域からさらに離間して形成されたｎ＋型ドレイン領域２０９とからなる。これらｎ−型オフセットドレイン領域２０７、ｎ型オフセットドレイン領域２０８およびｎ＋型ドレイン領域２０９のうち、ゲート電極２０５に最も近いｎ−型オフセットドレイン領域２０７は不純物濃度が最も低く、ゲート電極２０５から最も離間したｎ＋型ドレイン領域２０９は不純物濃度が最も高い。
【００４７】
ＬＤＭＯＳＦＥＴのソースは、チャネル形成領域に接するｎ−型ソース領域２１０と、ｎ−型ソース領域２１０に接し、チャネル形成領域から離間して形成され、ｎ−型ソース領域２１０よりも不純物濃度が高いｎ＋型ソース領域２１１とからなる。ｎ−型ソース領域２１０の下部には、ｐ型ハロー領域２１２が形成されている。
【００４８】
ｎ＋型ソース領域２１１の端部（ｎ−型ソース領域２１０と接する側と反対側の端部）には、ｎ＋型ソース領域２１１と接するｐ型打抜き層２１４が形成されている。ｐ型打抜き層２１４の表面近傍には、ｐ＋型半導体領域２１５が形成されている。ｐ型打抜き層２１４は、ＬＤＭＯＳＦＥＴのソースと半導体基板２０１とを電気的に接続するための導電層であり、例えばエピタキシャル層２０２に形成した溝２１３の内部に埋め込んだｐ型多結晶シリコン膜によって形成される。
【００４９】
ＬＤＭＯＳＦＥＴのｐ型打抜き層２１４（ｐ＋型半導体領域２１５）、ソース（ｎ＋型ソース領域２１１）およびドレイン（ｎ＋型ドレイン領域２０９）のそれぞれの上部には、窒化シリコン膜２２１と酸化シリコン膜２２２とに形成されたコンタクトホール２２３内のプラグ２２４が接続されている。ｐ型打抜き層２１４（ｐ＋型半導体領域２１５）およびソース（ｎ＋型ソース領域２１１）には、プラグ２２４を介してソース電極２２５が接続され、ドレイン（ｎ＋型ドレイン領域２０９）には、プラグ２２４を介してドレイン電極２２６が接続されている。
【００５０】
ドレイン電極２２６およびソース電極２２５のそれぞれには、ドレイン電極２２６およびソース電極２２５を覆う酸化シリコン膜２２７に形成されたスルーホール２２８を介して配線２２９が接続されている。配線２２９の上部には、酸化シリコン膜と窒化シリコン膜の積層膜からなる表面保護膜２３０が形成されている。また、半導体基板２０１の裏面にはソース裏面電極２３１が形成されている。
【００５１】
図８は、他の一例として、上記電力増幅回路１０２Ａ，１０２Ｂ（の増幅段１０２Ａ１〜１０２Ａ３，１０２Ｂ１〜１０２Ｂ３）を構成する半導体増幅素子をヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）により形成した場合の半導体チップ２の要部断面図である。
【００５２】
図８に示されるように、半絶縁性のＧａＡｓ基板（半導体基板）２５１上にｎ＋型ＧａＡｓ層よりなるサブコレクタ層２５２が形成され、サブコレクタ層２５２上にＨＢＴ２５３が形成されている。
【００５３】
各ＨＢＴ２５３は、サブコレクタ層２５２上に形成された金などからなるコレクタ電極２５４と、このコレクタ電極２５４とは所定間隔だけ離間して形成されたコレクタメサ２５５を有している。コレクタメサ２５５は、例えばｎ型ＧａＡｓ層より形成され、コレクタメサ２５５とコレクタ電極２５４はサブコレクタ層２５２を介して電気的に接続されている。
【００５４】
コレクタメサ２５５上には、例えばｐ型ＧａＡｓ層よりなるベースメサ２５６が形成されている。ベースメサ２５６上の周辺領域には金等よりなるベース電極２５７が形成されている。ベースメサ２５６の略中央部上にエミッタ層２５８が形成され、エミッタ層２５８上にエミッタ電極２５９が形成されている。エミッタ層２５８は、例えばｎ型ＩｎＧａＰ層、ＧａＡｓ層およびＩｎＧａＡｓ層を積層した層より形成され、エミッタ電極２５９は、例えばタングステンシリサイドから形成されている。このように、ベースメサ(ｐ型ＧａＡｓ層)２５６とエミッタ層（ｎ型ＩｎＧａＰ層）２５８との間には異種半導体接合（ヘテロ接合）が形成されている。
【００５５】
コレクタ電極２５４には、絶縁膜２６１に形成されたコンタクトホール２６２を介してコレクタ配線２６３が接続されている。エミッタ電極２５９には、絶縁膜２６４，２６１に形成されたスルーホール２６５を介してエミッタ配線２６６が接続されている。エミッタ配線２６６よりも上層の構造については、ここでは図示およびその説明を省略する。
【００５６】
図４〜図６に示されるように、半導体チップ２は配線基板３の上面３ａの導体層１４に、例えば半田１５などの接合材（接着剤）によりフェイスアップでダイボンディングされている。半導体チップ２のダイボンディングには、半田１５の代わりに銀ペーストなどを用いることもできる。半導体チップ２の表面（上面）に形成された電極（ボンディングパッド）２ａは、ボンディングワイヤ８を介して配線基板３の上面３ａの基板側端子１２ａに電気的に接続されている。また、半導体チップ２の裏面には裏面電極２ｂが形成されており、この半導体チップ２の裏面電極２ｂは、配線基板３の上面３ａの導体層１４に半田１５などの接合材により接続（接合）され、更にビアホール１３内の導体膜などを介して、配線基板３の下面３ｂの基準電位供給用端子１２ｃに電気的に接続されている。
【００５７】
受動部品４は、抵抗素子（例えばチップ抵抗）、容量素子（例えばチップコンデンサ）またはインダクタ素子（例えばチップインダクタ）などの受動素子からなり、例えばチップ部品からなる。受動部品４は、例えば整合回路（入力整合回路）１０５Ａ，１０５Ｂや整合回路（出力整合回路）１０７Ａ，１０７Ｂなどを構成する受動部品である。また、整合回路（段間整合回路）１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ１を構成する受動素子は、半導体チップ２内に形成しても、あるいは半導体チップ２内に形成せずに、受動部品４により形成してもよい。受動部品４は、配線基板３の上面３ａの基板側端子１２ａに半田１７などの導電性の良い接合材により実装されている。
【００５８】
集積受動部品５は、上記ローパスフィルタ１０８Ａ，１０８Ｂの一部を構成する集積受動素子（ＩＰＤ：Integrated Passive Device）であり、集積受動部品５内に、上記インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが形成されている。本実施の形態では、集積受動素子（集積受動部品、ＩＰＤ）とは、基板上に複数の受動素子が形成され、能動素子は形成されていないものをいう。基板上の導電体層および／または絶縁体層により複数の受動素子が形成されて集積受動素子が形成される。集積受動素子を構成する基板としては、主としてシリコン単結晶などからなる半導体基板が用いられるが、他の形態としてＧａＡｓ（ガリウムヒ素）基板や、サファイア基板またはガラス基板などの絶縁性の基板などを用いることもできる。
【００５９】
集積受動部品５の表面（受動素子形成側の主面）５ａには、複数のバンプ電極（突起状電極）１８（後述するバンプ電極６４に対応）が形成されている。バンプ電極１８は、例えば半田バンプなどである。バンプ電極１８として金バンプなどを用いることもできる。バンプ電極１８は、集積受動部品５内に形成された受動素子（インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃ）に電気的に接続されている。
【００６０】
集積受動部品５は、配線基板３の上面３ａにフリップチップ接続されている。すなわち、集積受動部品５は、その裏面（受動素子形成側の主面とは逆側の主面）５ｂが上方を向き、その表面（受動素子形成側の主面）５ａが配線基板３の上面３ａに対向する向きで、配線基板３の上面３ａに搭載（実装）されている。このため、集積受動部品５は配線基板３の上面３ａにフェースダウンで実装されている。集積受動部品５の表面５ａのバンプ電極１８は、配線基板３の上面３ａの基板側端子１２ａに接合され、電気的に接続されている。従って、集積受動部品５に形成された複数の受動素子（インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃ）は、バンプ電極１８を介して配線基板３の上面３ａの基板側端子１２ａに電気的に接続される。
【００６１】
本実施の形態では、半導体基板上に複数の受動素子（複数のインダクタ素子１１１ｂ，１１１ｃおよび複数の容量素子１１２ａ，１１２ｂ，１１２ｃ）を形成した集積受動部品５を配線基板３上に実装してＲＦパワーモジュール１を形成しているので、個々の受動素子（インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃ）を個別のチップ部品として配線基板３上に実装した場合に比較して、ＲＦパワーモジュール１の小型化が可能になる。
【００６２】
空芯コイル６は、上記ローパスフィルタ１０８Ａ，１０８Ｂの一部を構成するインダクタ素子であり、上記インダクタ素子１１１ａに対応するインダクタ素子である。空芯コイル６は、絶縁被膜で覆われた導体線（例えば銅線）を螺旋状に複数回巻くことにより形成されており、その導体線の両端部は絶縁被膜が除去されて、半田などの接合材により配線基板３の上面３ａの基板側端子１２ａに接合され、電気的に接続されている。
【００６３】
本実施の形態では、インダクタ素子１１１ａを構成する空芯コイル６と、内部に複数のインダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが形成された集積受動部品５とにより、上記各ローパスフィルタ１０８Ａ，１０８Ｂが形成されている。
【００６４】
半導体チップ２、受動部品４、集積受動部品５または空芯コイル６が電気的に接続された配線基板３の上面３ａの基板側端子１２ａ間は、必要に応じて配線基板３の上面または内部の配線層やビアホール１３内の導体膜などを介して結線され、配線基板３の下面３ｂの外部接続端子１２ｂまたは基準電位供給用端子１２ｃに電気的に接続されている。
【００６５】
封止樹脂７は、半導体チップ２、受動部品４、集積受動部品５およびボンディングワイヤ８を覆うように配線基板３上に形成されている。封止樹脂７は、例えばエポキシ樹脂などの樹脂材料からなり、フィラーなどを含有することもできる。
【００６６】
次に、本実施の形態で用いられる集積受動部品５について、より詳細に説明する。まず、本実施の形態の集積受動部品５の製造工程の一例を図面を参照して説明する。
【００６７】
図９〜図１６は、本実施の形態の集積受動部品５の製造工程中の要部断面図である。本実施の形態の集積受動部品５は、例えば次のようにして製造することができる。
【００６８】
まず、図９に示されるように、例えばシリコン単結晶などからなる半導体基板（半導体ウエハ）３１（以下基板３１という）を準備する。基板３１としてシリコン単結晶などからなる半導体基板を用いれば、後述するように、例えばウエハプロセスを経てウエハに形成された複数のＩＰＤチップに対して、ウエハの状態のまま一括してパッケージ・プロセスを施す、いわゆるウエハプロセスパッケージ（Ｗafer Process Package；以下、ＷＰＰと略す）技術により集積受動部品５を製造するのが容易である。他の形態として、ＧａＡｓ（ガリウムヒ素）基板や、サファイア基板またはガラス基板などの絶縁性の基板などを基板３１に用いることも可能である。
【００６９】
次に、例えば熱酸化法またはＣＶＤ（Chemical Vapor Deposition）などを用いて、基板３１の表面に絶縁膜（酸化膜、酸化シリコン膜）３２を形成する。なお、基板３１として絶縁性の基板（例えばガラス基板）を用いた場合などは、絶縁膜３２の形成を省略することもできる。
【００７０】
次に、絶縁膜３２上に、例えばアルミニウム（Ａｌ）合金膜を主体とする導電体膜（導電体層）を形成し、フォトリソグラフィ技術およびドライエッチング技術を用いてこの導電体膜をパターニングすることで、パターニングされた導電体膜（導電体層、アルミニウム合金膜）からなる配線（第１層配線、アルミニウム配線）３３を形成する。後述するように、この配線３３により、ＭＩＭ(Metal Insulator Metal)型の容量素子（ＭＩＭキャパシタ）３４の下部電極３４ａが形成される。
【００７１】
次に、図１０に示されるように、基板３１（絶縁膜３２）上に配線３３を覆うように絶縁膜（層間絶縁膜）３５を形成する。絶縁膜３５は、層間絶縁膜として機能し、例えば酸化シリコン膜などからなる。
【００７２】
次に、絶縁膜３５上に形成したフォトレジストパターン（図示せず）をエッチングマスクとして絶縁膜３５をドライエッチングすることにより、絶縁膜３５に開口部（スルーホール）３６を形成する。開口部３６の底部では配線３３（下部電極３４ａ）が露出する。
【００７３】
次に、図１１に示されるように、開口部３６の底部および側壁上を含む絶縁膜３５上に、キャパシタの容量絶縁膜としての絶縁膜３７（例えば窒化シリコン膜など）を形成し、フォトリソグラフィ法およびドライエッチング法を用いてこの絶縁膜３７をパターニングする。パターニングされた絶縁膜３７が開口部３６の底部の下部電極３４ａ（配線３３）上に残存し、ＭＩＭ型の容量素子３４の容量絶縁膜３４ｂとなる。それから、図１２に示されるように、フォトレジストパターン（図示せず）をエッチングマスクとして絶縁膜３５をドライエッチングすることにより、開口部（スルーホール）３８を形成する。開口部３８の底部では配線３３が露出する。
【００７４】
次に、基板３１（絶縁膜３５）上に、開口部３６，３８内を埋めるように、例えばアルミニウム（Ａｌ）合金膜を主体とする導電体膜（導電体層）を形成し、フォトリソグラフィ法およびドライエッチング法を用いてこの導電体膜をパターニングすることで、パターニングされた導電体膜（導電体層、アルミニウム合金膜）により配線（第２層配線、アルミニウム配線）４１を形成する。配線４１は開口部３８の底部で配線３３に電気的に接続される。キャパシタ形成領域では、配線３３からなる下部電極３４ａ上に容量絶縁膜３４ｂ（絶縁膜３７）を介して形成された配線４１により、ＭＩＭ型の容量素子３４の上部電極３４ｃが形成される。従って、下部電極３４ａ（配線３３）、容量絶縁膜３４ｂ（絶縁膜３７）および上部電極３４ｃ（配線４１）により、上記容量素子１１２ａ，１１２ｂ，１１２ｃを構成するＭＩＭ(Metal Insulator Metal)型の容量素子（ＭＩＭキャパシタ）３４が形成される。
【００７５】
次に、図１３に示されるように、基板３１（絶縁膜３５）上に配線４１を覆うように、酸化シリコン膜、窒化シリコン膜またはこれらの積層膜などからなる相対的に薄い絶縁膜４３ａを形成してから、絶縁膜４３ａ上に相対的に厚い表面保護膜としての絶縁膜（保護膜、保護樹脂膜、樹脂材料膜）４３を形成する。絶縁膜４３は、例えばポリイミド樹脂（樹脂材料）などの樹脂材料膜からなる。それから、絶縁膜４３，４３ａの一部を選択的に除去して開口部４４を形成し、開口部４４の底部で配線４１の一部を露出して配線４１からなるパッド部（パッド電極）４５を形成する。
【００７６】
このように、図９〜図１３のようにして、基板３１に対してウエハ・プロセスを施す。ここでウエハ・プロセスは、前工程とも呼ばれ、一般的に、半導体ウエハ（基板３１）の主面上に種々の素子（ここでは受動素子）や配線層（およびパッド電極）を形成し、表面保護膜を形成した後、半導体ウエハに形成された複数のチップ領域（各チップ領域からＩＰＤが形成される）の各々の電気的試験をプローブ等により行える状態にするまでの工程を言う。なお、上記絶縁膜４３は、ウエハ・プロセスを施した半導体ウエハにおいては、最上層となる。
【００７７】
上記のようなウエハ・プロセス（前処理）工程によって図１３の構造が得られた後、図１４に示されるように、基板３１（の受動素子を形成した側の主面）上にシード膜５１を形成する。シード膜５１は、例えばクロム（Ｃｒ）膜などからなり、例えばスパッタリング法によって形成することができる。これにより、開口部４４で露出するパッド部４５（配線４１）上を含む絶縁膜４３上にシード膜５１が形成される。それから、シード膜５１上にフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンは、後述する配線５３を形成すべき領域以外の領域に形成され、配線５３を形成すべき領域では、シード膜５１が露出する。
【００７８】
次に、例えばめっき法を用いて配線（再配置配線層、再配線）５３を形成する。例えば、上記レジストパターンから露出するシード膜５１上に、銅（Ｃｕ）膜を形成することで、銅膜（導電体層）からなる配線（第３層配線、銅配線）５３を形成することができる。配線５３は、絶縁膜４３，４３ａの開口部４４の底部で配線４１（パッド部４５）に電気的に接続される。この配線５３を絶縁膜４３上に渦巻状のパターン（スパイラルパターン）に形成することにより、上記インダクタ素子１１１ｂ，１１１ｃを構成するスパイラルインダクタ（スパイラルコイル）が形成される。配線５３の厚み（膜厚）は、ウエハ・プロセス（前処理）工程で形成される配線３３の厚み（膜厚）および配線４１の厚み（膜厚）よりも相対的に厚い。配線３３，４１，５３は導電体材料からなるが、配線５３の材料は、ウエハ・プロセス（前処理）工程で形成される配線３３，４１の材料とは異なっており、上記のように配線５３は銅（Ｃｕ）を主成分とし、配線３３，４１はアルミニウム（Ａｌ）を主成分としている。
【００７９】
また、上記のように配線４１上には、酸化シリコン膜、窒化シリコン膜またはこれらの積層膜などからなる絶縁膜４３ａと、例えばポリイミド樹脂などの樹脂材料膜からなる絶縁膜４３とが形成されており、この樹脂材料膜からなる絶縁膜４３上に配線５３が形成される。従って、基板３１上に形成された配線（第１導体層）３３、と、配線（第１導体層）３３よりも上層の配線（第２導体層）４１と、配線３３および配線４１間の絶縁膜３７（容量絶縁膜３４ｂ）とにより上記容量素子１１２ａ，１１２ｂ，１１２ｃを構成する容量素子３４が形成され、配線４１上には絶縁膜４３ａ（下層側）と絶縁膜４３（上層側）とからなる層間絶縁膜が形成され、この層間絶縁膜（絶縁膜４３ａ、樹脂材料膜）上に形成された配線（第３導体層、銅配線）５３により上記インダクタ素子１１１ｂ，１１１ｃを構成するスパイラルインダクタが形成される。
【００８０】
その後、上記レジストパターンを除去し、それから軽いエッチングを行うことで、シード膜５１の配線５３で覆われていない部分（すなわち除去前のレジストパターンによって覆われていた部分）を除去する。これにより、図１４の構造が得られる。
【００８１】
上記シード膜５１は、銅の拡散防止機能や、ポリイミド樹脂（絶縁膜４３）と配線５３の接着性を向上させる機能などを有しており、クロム（Ｃｒ）に限定されるものではなく種々変更可能であり、例えばチタン、チタンタングステン、窒化チタンまたはタングステンなどを用いることもできる。
【００８２】
次に、図１５に示されるように、開口部を有するレジストパターン（図示せず）を絶縁膜４３上に形成し、レジストパターンの開口部の底部で露出する配線５３上にニッケル（Ｎｉ）膜５４を例えばめっき法などを用いて形成する。ニッケル膜５４の形成後、上記レジストパターンは除去する。
【００８３】
次に、基板３１（絶縁膜４３）上に、配線５３およびニッケル膜５４を覆うように、表面保護膜として例えばポリイミド樹脂などの樹脂材料膜からなる絶縁膜（保護膜、保護樹脂膜、パッシベーション膜）６１を形成する。これにより、配線５３が表面保護膜としての絶縁膜６１により被覆される。最上層の絶縁膜６１をポリイミド樹脂などのような有機系絶縁膜とすることで、比較的軟らかい有機系絶縁膜を最上層としてチップ（集積受動部品）の取り扱いを容易にすることができる。また、最上層の絶縁膜６１を酸化シリコン膜、窒化シリコン膜あるいはそれらの積層膜により形成することもでき、これにより、配線５３により形成されるスパイラルインダクタ（インダクタ素子１１１ｂ，１１１ｃに対応）の放熱特性を向上させることができる。
【００８４】
次に、絶縁膜６１に、配線５３の一部を露出する開口部６２を形成する。開口部６２の底部では、ニッケル膜５４が露出する。
【００８５】
次に、図１６に示されるように、例えばめっき法などを用いて、開口部６２で露出する配線５３（上のニッケル膜５４）上に端子表面膜（バンプ下地金属層）としての金（Ａｕ）膜６３を形成する。また、開口部６２の形成後に、開口部６２で露出する配線５３上に上記ニッケル膜５４を形成し、このニッケル膜５４上に金（Ａｕ）膜６３を形成することもできる。
【００８６】
次に、開口部６２で露出する配線５３上の金膜６３上にバンプ電極６４（上記バンプ電極１８に対応）を形成する。バンプ電極６４は、例えば半田バンプなどからなり、例えば、印刷法などにより半田ペーストを印刷した後、熱処理を施すことにより、バンプ電極６４を形成することができる。バンプ電極６４（すなわち上記バンプ電極１８）は、集積受動部品５の端子（外部接続端子）であり、上記ローパスフィルタ１０８Ａ，１０８Ｂの入力端子１１６、出力端子１１７またはグランド端子１１８，１１９に対応する。
【００８７】
次に、必要に応じて基板３１の裏面を研削した後、基板３１をダイシング（切断）する。ダイシングにより半導体ウエハとしての基板３１は、個々のチップ領域に分離され、個片化された集積受動部品５となる。
【００８８】
このようにして、本実施の形態の集積受動部品５が用意（製造）される。従って、集積受動部品５は、上記のようにウエハ・プロセスを経てウエハに形成された複数の集積受動部品チップに対して、ウエハの状態のまま一括してパッケージ・プロセスを施した、いわゆるウエハプロセスパッケージ（Ｗafer Process Package：ＷＰＰ）である。
【００８９】
図１７および図１８は、本実施の形態の集積受動部品５の構造を示す平面図（上面図）である。図１７は、各種絶縁膜を透視（図示を省略）し、配線３３，４１，５３、開口部３８，４４およびバンプ電極６４のレイアウトが示されている。なお、図１７では、図面を見やすくするために、配線４１を点線で示し、配線３３，５３、開口部３８，４４およびバンプ電極６４を実線で示してある。図１８は、図１７と同じ領域の平面図であるが、図面を見やすくするために、配線５３およびバンプ電極６４をハッチングを付して示したものであり、配線５３およびバンプ電極６４以外の構成要素は図示を省略している。また、上記図１６の断面図は集積受動部品５の概念的な構造が示されており、図１７の構造を所定の位置で切断した断面とは完全には一致していない。また、図１７では、理解を簡単にするために、インダクタ素子１１１ａを構成する空芯コイル６と集積受動部品５のバンプ電極６４との接続関係が一点鎖線で示されている。
【００９０】
本実施の形態の集積受動部品５は、上記のように、ＲＦパワーモジュール１のローパスフィルタ１０８Ａ，１０８Ｂの一部を構成している。配線基板３上には、２つの集積受動部品５と２つの空芯コイル６とが搭載され、一方の集積受動部品５と一方の空芯コイル６とがＧＳＭ９００用のローパスフィルタ１０８Ａを構成し、他方の集積受動部品５と他方の空芯コイル６とがＤＣＳ１８００用のローパスフィルタ１０８Ｂを構成している。すなわち一対（一組）の集積受動部品５と空芯コイル６とにより、各ローパスフィルタ１０８Ａ，１０８Ｂが形成されている。空芯コイル６は、ローパスフィルタ１０８Ａ，１０８Ｂのインダクタ素子１１１ａを形成するインダクタ素子である。
【００９１】
ローパスフィルタ１０８Ａまたはローパスフィルタ１０８Ｂの一部を構成する集積受動部品５内には、２つのインダクタ素子１１１ｂ，１１１ｃと３つの容量素子１１２ａ，１１２ｂ，１１２ｃとが形成されている。このうちインダクタ素子１１１ｂ，１１１ｃは、配線５３を渦巻状に形成することにより形成されたスパイラルインダクタであり、容量素子１１２ａ，１１２ｂ，１１２ｃは、配線３３からなる下部電極３４ａ、絶縁膜３７からなる容量絶縁膜３４ｂおよび配線４１からなる上部電極３４ｃにより形成されたＭＩＭ型の容量素子（３４）である。容量素子１１２ａ，１１２ｂ，１１２ｃ間、インダクタ素子１１１ｂと容量素子１１２ｂとの間、およびインダクタ素子１１１ｃと容量素子１１２ｃとの間は、配線３３、配線４１および／または配線５３によって電気的に接続されている。
【００９２】
図１７および図１８に示されるように、インダクタ素子（スパイラルインダクタ）１１１ｂ，１１１ｃは、配線５３の渦巻状のパターン（スパイラルパターン）により形成されており、本実施の形態のインダクタ素子１１１ｂ，１１１ｃはスパイラルインダクタ（spiral inductor）素子である。なお、本実施の形態では、渦巻（スパイラル）状の導体パターン（導体層パターン、配線パターン）により形成されたインダクタ素子をスパイラルインダクタという。インダクタ素子１１１ｂ，１１１ｃは、それぞれ、同じ（一つの）導電体層（すなわち配線５３）の渦巻状のパターンにより形成されたスパイラルインダクタ素子である。また、図１７および図１８では、外形（渦巻状パターンの外形）が四角形状である方形スパイラルインダクタ（square spiral inductor）としてインダクタ素子１１１ｂ，１１１ｃを形成しているが、他の形態として、外形（渦巻状パターンの外形）が円形状である円形スパイラルインダクタ（circular spiral inductor）としてインダクタ素子１１１ｂ，１１１ｃを形成することもできる。
【００９３】
本実施の形態では、ローパスフィルタ１０８Ａ，１０８Ｂを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、並列共振回路１１３を形成するためのインダクタ素子１１１ａは、集積受動部品５内には形成されずに、集積受動部品５外部の空芯コイル６によって形成され、直列共振回路１１４を形成するためのインダクタ素子１１１ｂと直列共振回路１１５を形成するためのインダクタ素子１１１ｃとは、集積受動部品５内に配線５３の渦巻状のパターン（スパイラルパターン）により形成されている。
【００９４】
集積受動部品５に形成された容量素子１１２ａ，１１２ｂ，１１２ｃのうち、並列共振回路１１３を形成するための容量素子１１２ａは、その一端（すなわち容量素子１１２ａを構成する上部電極３４ｃまたは下部電極３４ａの一方）が配線５３を介してバンプ電極６４ａに電気的に接続され、その他端（すなわち容量素子１１２ａを構成する上部電極３４ｃまたは下部電極３４ａの他方）が配線５３を介してバンプ電極６４ｂに電気的に接続されている。また、集積受動部品５のバンプ電極６４ａと空芯コイル６（すなわちインダクタ素子１１１ａ）の一端とは、配線基板３の上面３ａの基板側端子１２ａや配線基板３の上面３ａまたは内部の配線層（導体層）を介して電気的に接続され、集積受動部品５のバンプ電極６４ｂと空芯コイル６（すなわちインダクタ素子１１１ａ）の他端とは、配線基板３の上面３ａの基板側端子１２ａや配線基板３の上面３ａまたは内部の配線層（導体層）を介して電気的に接続されている。このため、空芯コイル６（すなわちインダクタ素子１１１ａ）と容量素子１１２ａとは並列接続されてローパスフィルタの並列共振回路１１３を形成する。
【００９５】
集積受動部品５に形成されたインダクタ素子１１１ｂ，１１１ｃのうち、直列共振回路１１４を形成するためのインダクタ素子１１１ｂは、その一端がグランド端子１１８に対応するバンプ電極６４ｃに電気的に接続され、他端は直列共振回路１１４を形成するための容量素子１１２ｂを構成する容量素子３４の上部電極３４ｃまたは下部電極３４ａの一方に電気的に接続されている。容量素子１１２ｂを構成する容量素子３４の上部電極３４ｃまたは下部電極３４ａの他方は、配線５３を介してバンプ電極６４ａに電気的に接続されている。このため、容量素子１１２ｂとインダクタ素子１１１ｂとは、バンプ電極６４ａとバンプ電極６４ｃとの間に直列接続されてローパスフィルタの直列共振回路１１４を形成する。
【００９６】
集積受動部品５に形成されたインダクタ素子１１１ｂ，１１１ｃのうち、直列共振回路１１５を形成するためのインダクタ素子１１１ｃは、その一端がグランド端子１１９に対応するバンプ電極６４ｄに電気的に接続され、他端は直列共振回路１１５を形成するための容量素子１１２ｃを構成する容量素子３４の上部電極３４ｃまたは下部電極３４ａの一方に電気的に接続されている。容量素子１１２ｃを構成する容量素子３４の上部電極３４ｃまたは下部電極３４ａの他方は、配線５３を介してバンプ電極６４ｂに電気的に接続されている。このため、容量素子１１２ｃとインダクタ素子１１１ｃとは、バンプ電極６４ｂとバンプ電極６４ｄとの間に直列接続されてローパスフィルタの直列共振回路１１５を形成する。
【００９７】
集積受動部品５を配線基板３に実装したＲＦパワーモジュール１では、集積受動部品５のバンプ電極６４ａ，６４ｂ，６４ｃ，６４ｄ（バンプ電極１８に対応）は、配線基板３の基板側端子１２ａに電気的に接続される。バンプ電極６４ａ，６４ｂ，６４ｃ，６４ｄのうち、グランド用のバンプ電極６４ｃ，６４ｄは、配線基板３のグランド用の（接地電位または固定電位を供給可能な）基板側端子１２ａに電気的に接続され、バンプ電極６４ｃ，６４ｄには接地電位または固定電位が供給される。また、空芯コイル６（すなわちインダクタ素子１１１ａ）の両端部は、配線基板３の上面３ａの基板側端子１２ａに電気的に接続される。空芯コイル６の一端が接続された基板側端子１２ａと集積受動部品５のバンプ電極６４ａが接続された基板側端子１２ａとは、配線基板３の上面３ａまたは内部の配線層（導体層）を介して電気的に接続され、空芯コイル６の他端が接続された基板側端子１２ａと集積受動部品５のバンプ電極６４ｂが接続された基板側端子１２ａとは、配線基板３の上面３ａまたは内部の配線層（導体層）を介して電気的に接続される。
【００９８】
半導体チップ２内の電力増幅回路１０２Ａ（１０２Ｂ）で増幅されたＲＦ信号は、整合回路１０７Ａ（１０７Ｂ）を経て、集積受動部品５および空芯コイル６によって形成されたローパスフィルタ回路１０８Ａ（１０８Ｂ）に入力される。すなわち、半導体チップ２内の電力増幅回路１０２Ａ（１０２Ｂ）で増幅されたＲＦ信号は、整合回路１０７Ａ（１０７Ｂ）を経て、集積受動部品５のバンプ電極６４ａと空芯コイル６の一端とに入力される。入力されたＲＦ信号は、集積受動部品５および空芯コイル６によって形成されたローパスフィルタ回路１０８Ａ（１０８Ｂ）を経て所定の周波数成分（高調波成分）が減衰され、集積受動部品５および空芯コイル６によって形成されたローパスフィルタ回路１０８Ａ（１０８Ｂ）から出力される（すなわち、集積受動部品５のバンプ電極６４ｂおよび空芯コイル６の他端から出力される）。集積受動部品５および空芯コイル６によって形成されたローパスフィルタ回路１０８Ａ（１０８Ｂ）から出力されたＲＦ信号は、配線基板３の上面３ａおよび／または内部の配線層（導体層）やビアホール１３内の導体膜などを介して、配線基板３の下面３ｂの外部接続端子１２ｂから取り出す（出力する）ことができる。
【００９９】
本実施の形態とは異なり、ローパスフィルタ１０８Ａ，１０８Ｂを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃを個別の受動部品（例えば３つのチップインダクタと３つのチップコンデンサ）で形成した場合、配線基板３の上面３ａ上にこれら受動部品を実装するための実装面積が増大し、ＲＦパワーモジュール１が大型化（大面積化）してしまう。このため、ローパスフィルタ１０８Ａ，１０８Ｂを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃに集積受動部品を適用することが考えられる。これにより、配線基板３の上面３ａ上への受動部品を実装するための実装面積を減少し、ＲＦパワーモジュール１を小型化（小面積化）することができる。
【０１００】
図１９および図２０は、比較例の集積受動部品３０５の構造を示す平面図（上面図）であり、それぞれ上記図１７および図１８に対応する。
【０１０１】
図１９および図２０に示される比較例の集積受動部品３０５では、ローパスフィルタ１０８Ａ（１０８Ｂ）を構成する全てのインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが同じ集積受動部品３０５内に形成されている。すなわち、比較例の集積受動部品３０５では、インダクタ素子１１１ｂ，１１１ｃと同様にインダクタ素子１１１ａも、集積受動部品５内の配線５３の渦巻状のパターン（スパイラルパターン）により形成されている。集積受動部品３０５内では、インダクタ素子１１１ａの一端がバンプ電極６４ａに電気的に接続され、他端がバンプ電極６４ｂに電気的に接続され、インダクタ素子１１１ａと容量素子１１２ａとが並列接続されている。このように、比較例の集積受動部品３０５では、ローパスフィルタの並列共振回路１１３を形成するためのインダクタ素子１１１ａも、集積受動部品３０５内に配線５３の渦巻状のパターン（スパイラルパターン）として形成されている。
【０１０２】
比較例の受動部品３０５では、ローパスフィルタ１０８Ａ（１０８Ｂ）を構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃが全て集積受動部品３０５内に形成されている。ローパスフィルタを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、ローパスフィルタの並列共振回路１１３を形成するためのインダクタ素子１１１ａは、発熱量が比較的大きい。このため、集積受動部品３０５内にインダクタ素子１１１ａを形成した場合、半導体チップ２内の電力増幅回路１０２Ａ（１０２Ｂ）で増幅された大電力がローパスフィルタ１０８Ａ（１０８Ｂ）としての集積受動部品３０５に入力されると、集積受動部品３０５の発熱量が大きくなり、半田バンプなどからなるバンプ電極６４（バンプ電極１８）の合金拡散が進行し、バンプ電極６４と配線基板３の基板側端子１２ａとの間の半田接続の強度が低下する可能性がある。また、集積受動部品３０５のインダクタ素子１１１ａを形成する配線（配線５３）の上下は、熱伝導率が比較的低いポリイミド樹脂膜（絶縁膜４３および絶縁膜６１）などによって挟まれているので、集積受動部品３０５内のインダクタ素子１１１ａで発生した熱の放熱特性を向上させるのは容易ではない。
【０１０３】
また、比較例の集積受動部品３０５のように、集積受動部品３０５内に形成した配線（配線５３）のスパイラルパターンによってインダクタ素子１１１ａを形成した場合、インダクタ素子１１１ａを構成する配線（配線５３）の配線幅や配線厚みが比較的小さい（例えば配線幅が２０μｍ程度、配線厚みが８μｍ程度）ため、インダクタ素子としての特性を十分に発揮しづらく、インダクタ素子１１１ａのＱ値が不足してしまう可能性がある。例えば、インダクタ素子１１１ａのＱ値が３０程度以下になってしまう。集積受動部品３０５内の配線（配線５３）のスパイラルパターンによって形成されたインダクタ素子１１１ａのＱ値を高くすることは、容易ではない。
【０１０４】
それに対して、本実施の形態では、ローパスフィルタ１０８Ａ（１０８Ｂ）を構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃのうち、インダクタ素子１１１ａを集積受動部品５外部の空芯コイル６によって構成し、それ以外の全てのインダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃを集積受動部品５内に形成している。インダクタ素子１１１ａとしての空芯コイル６は、導体線（例えば銅線）を複数回巻くことにより形成されており、その導体線の線径を比較的大きく（例えば導体線の直径が８０μｍ程度）することができるので、低抵抗化が可能であり、空芯コイル６のＱ値を容易に大きくすることができる。例えば空芯コイル６からなるインダクタ素子１１１ａのＱ値を５０程度以上にすることができる。
【０１０５】
また、ローパスフィルタを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、ローパスフィルタの並列共振回路１１３を形成するためのインダクタ素子１１１ａは、発熱量が比較的大きいが、本実施の形態では、このインダクタ素子１１１ａを空芯コイル６によって形成している。この空芯コイル６（インダクタ素子１１１ａ）は、配線基板３の基板側端子１２ａに直接的に半田接合され、また封止樹脂７で直接的に覆われているので、空芯コイル６（インダクタ素子１１１ａ）で生じた熱を配線基板３や封止樹脂７に放熱することができる。このため、集積受動部品３０５内にインダクタ素子１１１ａを形成した上記比較例の場合と比べて、インダクタ素子１１１ａの放熱特性を向上でき、ＲＦパワーモジュールの性能や信頼性を向上することができる。また、封止樹脂７の熱伝導率はポリイミド樹脂膜（絶縁膜４３および絶縁膜６１）の熱伝導率よりも相対的に高い（例えば数倍高い）ので、インダクタ素子１１１ａの上下がポリイミド樹脂膜（絶縁膜４３および絶縁膜６１）で挟まれた構造の比較例の集積受動部品３０５に比べて、本実施の形態のようにインダクタ素子１１１ａを空芯コイル６で構成して封止樹脂７で直接的に覆うことにより、インダクタ素子１１１ａの放熱特性をより向上させることができる。
【０１０６】
ローパスフィルタ１０８Ａ，１０８Ｂを形成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、並列共振回路１１３を形成するインダクタ素子１１１ａは、ローパスフィルタ１０８Ａ，１０８Ｂの特性を大きく左右するため、インダクタ素子１１１ａのＱ値は大きいことが好ましい。このため、本実施の形態とは異なり、比較例の集積受動部品３０５のようにインダクタ素子１１１ａを集積受動部品３０５内の配線５３のスパイラルパターンにより形成した場合、インダクタ素子１１１ａのＱ値が低減し、ローパスフィルタ１０８Ａ，１０８Ｂの特性を十分に向上できない可能性があるが、本実施の形態では、Ｑ値を高くすることが容易な空芯コイル６によってインダクタ素子１１１ａを形成することで、インダクタ素子１１１ａの高いＱ値を確保し、ローパスフィルタ１０８Ａ，１０８Ｂの特性を十分に向上させることができる。従って、ローパスフィルタ１０８Ａ，１０８Ｂおよびそれを用いたＲＦパワーモジュール１（電子装置）の性能を向上させることができる。また、インダクタ素子１１１ａに空芯コイル６を用いれば、高いＱ値のインダクタ素子１１１ａを容易に実現できるとともに、配線基板３におけるインダクタ素子１１１ａ（空芯コイル６）の実装面積（占有面積）を比較的小さくすることが可能であり、ＲＦパワーモジュール１（電子装置）の小型化に有利になる。また、インダクタ素子１１１ａに製造コストが安価な空芯コイルを用いることで、ローパスフィルタ１０８，１０８Ｂおよびそれを用いたＲＦパワーモジュール１（電子装置）の製造コストを低減できる。
【０１０７】
一方、ローパスフィルタ１０８Ａ，１０８Ｂを形成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、直列共振回路１１４，１１５を形成するインダクタ素子１１１ｂ，１１１ｃは、ローパスフィルタ１０８Ａ，１０８Ｂの特性に大きくは影響しないため、インダクタ素子１１１ｂ，１１１ｃのＱ値はそれ程大きくする必要はなく、また発熱量もそれ程大きくはない。このため、本実施の形態のように、集積受動部品５内の配線５３のスパイラルパターンによりインダクタ素子１１１ｂ，１１１ｃを形成することによりインダクタ素子１１１ｂ，１１１ｃのＱ値が低くなったとしても、ローパスフィルタ１０８Ａ，１０８Ｂの特性はほとんど低下しない。従って、本実施の形態のように、インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃを集積受動部品５内に形成することで、ローパスフィルタ１０８Ａ，１０８Ｂを構成する受動部品の数を低減でき、配線基板３の上面３ａ上への受動部品（ローパスフィルタ１０８Ａ，１０８Ｂを形成する受動部品）を実装するための実装面積を減少することができる。従って、ＲＦパワーモジュール１（電子装置）を小型化（小面積化）することができる。
【０１０８】
本実施の形態では、インダクタ素子１１１ａを空芯コイル６により構成することにより、インダクタ素子１１１ａの高いＱ値を確保し、集積受動部品５および空芯コイル６からなるローパスフィルタ１０８Ａ，１０８Ｂの特性を向上させることができ、インダクタ素子１１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃを集積受動部品５内に形成することにより、ローパスフィルタ１０８Ａ，１０８Ｂの特性を低下させることなくローパスフィルタ１０８Ａ，１０８Ｂを構成する受動部品の数を低減でき、配線基板３の上面３ａ上への受動部品（ローパスフィルタ１０８Ａ，１０８Ｂを形成する受動部品）を実装するための実装面積を減少させることができる。このため、ローパスフィルタ１０８Ａ，１０８Ｂおよびそれを用いたＲＦパワーモジュール１（電子装置）の特性（性能）向上と小型化（小面積化）の両立が可能になる。例えば、ローパスフィルタ１０８Ａで通過させるべきＧＳＭ帯のＲＦ信号が減衰するのを抑制または防止し、同様に、ローパスフィルタ１０８Ｂで通過させるべきＤＣＳ帯のＲＦ信号が減衰するのを抑制または防止し、ＲＦパワーモジュールの付加効率を向上させることができる。
【０１０９】
このように、本実施の形態では、ローパスフィルタ１０８Ａ，１０８Ｂを集積受動部品５および空芯コイル６により形成しているので、ロス（ＲＦ信号の減衰）を極めて少なくして高調波成分（２倍波や３倍波）をカット（減衰）することが可能になる。また、２つの部品（集積受動部品５および空芯コイル６）により各ローパスフィルタ１０８Ａ、１０８Ｂを形成できるので、ＲＦパワーモジュール１を小型化することができる。
【０１１０】
また、４倍波以上の高調波を１つの集積受動部品と１つの空芯コイルとによりカットしようとすると、集積受動部品の回路構成が複雑になってしまうが、インダクタ素子１１１ａ，１１ｂ，１１１ｃおよび容量素子１１２ａ，１１２ｂ，１１２ｃにより形成された１つの並列共振回路１１３および２つの直列共振回路１１４，１１５によって、各ローパスフィルタ１０８Ａ，１０８Ｂを形成しているので、単純な回路構成の集積受動部品５および空芯コイル６により２倍波および３倍波を的確にカットすることができる。４倍波以上の高調波は、２倍波や３倍波に比べて小さいために影響が少なく、また、配線基板３上に搭載した受動部品４により形成したローパスフィルタによりカットすることもできる。
【０１１１】
また、本実施の形態においては、図１６および図１７に示されるように、インダクタ素子１１１ｂでは、そのインダクタ素子１１１ｂに接続されるバンプ電極６４ｃをインダクタ素子１１１ｂの内部に配置（形成）することがより好ましい。すなわち、インダクタ素子（スパイラルインダクタ）１１１ｂを形成する配線５３の渦巻状のパターン（スパイラルパターン）の内部にバンプ電極６４ｃを配置（形成）することがより好ましい。インダクタ素子１１１ｃでも同様に、そのインダクタ素子１１１ｃに接続されるバンプ電極６４ｄをインダクタ素子１１１ｃの内部に配置（形成）することがより好ましい。すなわち、インダクタ素子（スパイラルインダクタ）１１１ｃを形成する配線５３の渦巻状のパターン（スパイラルパターン）の内部にバンプ電極６４ｄを配置（形成）することがより好ましい。なお、本実施の形態では、スパイラルインダクタ素子の内部にバンプ電極を配置（形成）するとは、スパイラルインダクタ素子を形成する渦巻状の導体パターン（スパイラルパターン）の内部にそのスパイラルインダクタ素子に電気的に接続されるバンプ電極を配置（形成）することをいう。バンプ電極６４ｃ，６４ｄをインダクタ素子１１１ｂ，１１ｃ（を形成するスパイラルパターン）の外部に形成する場合に比較して、本実施の形態のように、バンプ電極６４ｃをインダクタ素子１１１ｂ（を形成するスパイラルパターン）の内部に形成し、バンプ電極６４ｄをインダクタ素子１１１ｃ（を形成するスパイラルパターン）の内部に形成することにより、集積受動部品５の面積（平面寸法）をより小さくすることができる。このため、集積受動部品５をより小型化（小面積化）することができ、集積受動部品５を実装したＲＦパワーモジュール１をより小型化（小面積化）することができる。
【０１１２】
また、本実施の形態のようにバンプ電極６４ｃ，６４ｄをインダクタ素子１１１ｂ，１１１ｃを形成する配線５３のスパイラルパターンの内部に配置することで、インダクタ素子１１１ｂと容量素子１１２ｂとを接続する配線４１とインダクタ素子１１１ｂを形成する配線５３とが交差するのを防止でき、同様に、インダクタ素子１１１ｃと容量素子１１２ｃとを接続する配線４１とインダクタ素子１１１ｃを形成する配線５３とが交差するのを防止することができる。このため、配線４１および配線５３のレイアウトを簡略化することができ、集積受動部品の特性向上や製造歩留り向上などにも有利となる。
【０１１３】
次に、本実施の形態のＲＦパワーモジュール１の製造工程の一例を図面を参照して説明する。
【０１１４】
図２１〜図２４は、本実施の形態のＲＦパワーモジュール１の製造工程中の断面図である。本実施の形態のＲＦパワーモジュール１は、例えば次のようにして製造することができる。
【０１１５】
まず、図２１に示されるように、配線基板３を準備する。配線基板３は、例えば印刷法、シート積層法またはビルドアップ法などを用いて製造することができる。
【０１１６】
次に、図２２に示されるように、配線基板３の半導体チップ２、受動部品４、集積受動部品５および空芯コイル６などを搭載予定の基板側端子１２ａに半田などの接合材を必要に応じて印刷または塗布する。そして、配線基板３の上面３ａ上に半導体チップ２、受動部品４、集積受動部品５および空芯コイル６を搭載する。この際、半導体チップ２は、裏面側（裏面電極２ｂ側）が下方（配線基板３側）を向き、表面側が上方を向くように（フェイスアップボンディング）、配線基板３の上面３ａの導体層１４上に搭載される。また、集積受動部品５は、フェイスダウンボンディングされ、集積受動部品５の表面に設けられている半田バンプ（バンプ電極１８）が配線基板３の上面３ａの基板側端子１２ａに対向するように位置合わせされる。
【０１１７】
それから、半田リフロー処理などを行って、半導体チップ２、受動部品４、集積受動部品５および空芯コイル６を配線基板３に半田などの接合材を介して固着（接続）する。
【０１１８】
次に、図２３に示されるように、ワイヤボンディング工程を行って、半導体チップ３の表面の電極（ボンディングパッド）２ａと配線基板３の上面３ａの基板側端子１２ａとをボンディングワイヤ８を介して電気的に接続する。
【０１１９】
次に、図２４に示されるように、配線基板３の上面３ａ上に、半導体チップ２、受動部品４、集積受動部品５、空芯コイル６およびボンディングワイヤ８を覆うように、封止樹脂７を形成する。封止樹脂７は、例えば印刷法またはモールド用金型（例えばトランスファモールド）などを用いて形成することができる。このようにして、ＲＦパワーモジュール１が製造される。１枚の配線基板３から複数のＲＦパワーモジュール１を製造する場合は、封止樹脂７の形成後、配線基板３および封止樹脂７を所定の位置で分割（切断）し、各個片としてのＲＦパワーモジュール１を得ることができる。
【０１２０】
次に、本実施の形態のＲＦパワーモジュール１の製造工程のうち、空芯コイル６の製造工程および配線基板３上への空芯コイル６の実装（搭載）工程の一例について説明する。
【０１２１】
図２５〜図２９は、本実施の形態のＲＦパワーモジュール１に用いられる空芯コイル６の製造工程および実装工程の説明図である。本実施の形態で用いられる空芯コイル６は、例えば次のようにして製造し、配線基板３に実装することができる。
【０１２２】
まず、図２５に示されるように、製造装置（空芯コイルの自動巻き装置、空芯コイルの製造装置）のスリーブ２８１から突出する巻芯（巻き付け芯）２８２に銅線（被膜付きの銅線）などからなる導体線２８３を所定の回数巻きつける。それから、導体線２８３を所定の位置で切断する。これにより、導体線２８３からなる空芯コイル６が巻芯２８２に巻きつけられた状態が得られる。
【０１２３】
次に、図２６に示されるように、下方からバックアップステージ２８４が上昇し、上方から実装用ノズル２８５が下降し、巻芯２８２に巻きつけられた空芯コイル６を実装用ノズル２８５とバックアップステージ２８４とで挟む。なお、図２７は図２６の矢印２８６の方向から実装用ノズル２８５と空芯コイル６を見た図であり、図２７に示されるように、実装用ノズル２８５は吸着用の開口部（孔）を有した半円形状の先端部を備えており、その先端部に空芯コイル６を吸着可能に構成されている。
【０１２４】
次に、図２８に示されるように、スリーブ２８１に対して巻芯２８２を引っ込め、導体線２８３からなる空芯コイル６から巻芯２８２を引き抜く（抜き取る）。これにより、螺旋状に巻かれた導体線２８３からなる空芯コイル６が得られるが、この空芯コイル６は、空芯コイル６から巻芯２８２が抜き取られても、実装用ノズル２８５に吸着（ピックアップ）されている。
【０１２５】
それから、図２９に示されるように、実装用ノズル２８５を上昇させ、バックアップステージ２８４を下降させ、実装用ノズル２８５に吸着（ピックアップ）された空芯コイル６を実装用ノズル２８５とともに移動させ、この空芯コイル６を配線基板３（図２９では図示省略）上に実装する。すなわち、実装用ノズル２８５に吸着された空芯コイル６を実装用ノズル２８５とともに配線基板３上に移動させ、配線基板３の上面３ａの空芯コイル６の搭載予定位の基板側端子１２ａ上に空芯コイル６を配置する。このように、実装用ノズル２８５に吸着された空芯コイル６を、部品フィーダなどに備蓄することなく、速やかに配線基板３の上面３ａに実装する。
【０１２６】
それから、図２５〜図２９の工程を繰り返す。
【０１２７】
本実施の形態とは異なり、部品フィーダ（バルクフィーダ）の収納ケースなどに大量の空芯コイルを備蓄しておき、備蓄された大量の空芯コイルから１個の空芯コイル６を取り出して（ピックアップして）配線基板３上に実装する場合、空芯コイル同士が絡み合い、空芯コイルのピックアップ不良が発生する可能性がある。
【０１２８】
それに対して、本実施の形態では、上記のように、空芯コイルの自動巻き装置の巻芯２８２に導体線２８３を巻きつけてから導体線２８３を切断し、巻芯２８２を引き抜くことで１個の空芯コイル６を形成し、この空芯コイル６を部品フィーダなどに備蓄することなく、自動ピックアップ機構（実装用ノズル２８５）により配線基板３上に実装（マウント）する。すなわち、本実施の形態では、１個の空芯コイル６を形成した後、この空芯コイル６を配線基板３に実装するが、１個の空芯コイル６を形成した後で、この空芯コイル６を配線基板３に実装する前に、個片化した複数の空芯コイルが絡み合う状態で空芯コイル６を備蓄しない。このため、空芯コイルのピックアップ不良が発生するのを防止でき、配線基板３上に的確に空芯コイル６を実装することができる。したがって、空芯コイル６を実装したＲＦパワーモジュールの製造歩留りを向上することができる。
【０１２９】
（実施の形態２）
図３０は、本発明の他の実施の形態のＲＦパワーモジュール１ａの構造を示す概念的な断面図であり、上記実施の形態１の図５に対応する。図３１は、図３０のＲＦパワーモジュール１ａに用いられる集積受動部品５ｃの要部断面図であり、上記実施の形態１の図１６に対応する。
【０１３０】
上記実施の形態１のＲＦパワーモジュール１では、集積受動部品５は、バンプ電極１８を介して配線基板３の基板側端子１２ａに電気的に接続されていたが、本実施の形態のＲＦパワーモジュール１ａでは、集積受動部品５ｃの表面５ａのボンディングパッド（電極、パッド電極）１８ａがボンディングワイヤ８を介して配線基板３の基板側端子１２ａに電気的に接続されている。また、上記実施の形態１では、集積受動部品５は配線基板３の上面３ａにフェイスダウンで実装されていたが、本実施の形態では、集積受動部品５ｃは配線基板３の上面３ａにフェイスアップで実装されている。
【０１３１】
本実施の形態の集積受動部品５ｃでは、図３１に示されるように、バンプ電極６４を形成せずに、金膜６３を露出させてボンディングパッド１８ａを形成している。集積受動部品５ｃの他の構成は、上記実施の形態１の集積受動部品５とほぼ同様である。そして、図３０に示されるように、配線基板３の上面３ａに集積受動部品５ｃの裏面５ｂを接合材１５ａを介して接合（実装）した後、ワイヤボンディング工程で集積受動部品５ｃのボンディングパッド１８ａと配線基板３の上面３ａの基板側端子１２ａとをボンディングワイヤ８で電気的に接続している。本実施の形態の他の構成は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
【０１３２】
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。
【０１３３】
（実施の形態３）
図３２は、本発明の他の実施の形態のＲＦパワーモジュール１ｂの構造を示す概念的な上面図（平面図）であり、図３３はＲＦパワーモジュール１ｂの概念的な断面図であり、それぞれ上記実施の形態１の図４および図５に対応する。図３２は、封止樹脂７を透視した状態が示されている。また、図３３断面図（側面断面図）に対応するが、ＲＦパワーモジュール１ｂの概念的な構造が示されており、図３２の構造を所定の位置で切断した断面とは完全には一致していない。
【０１３４】
上記実施の形態１のＲＦパワーモジュール１では、空芯コイル６は直接、配線基板３上に実装（搭載、配置）していたが、本実施の形態のＲＦパワーモジュール１ｂでは、集積受動部品５ｄ上に空芯コイル６を搭載（配置）している。
【０１３５】
本実施の形態の集積受動部品５ｄでは、上記実施の形態２の集積受動部品５ｃのように集積受動部品５ｄの表面５ａにボンディングワイヤ８接続用のボンディングパッド１８ａを形成するとともに、集積受動部品５ｄの表面５ａに空芯コイル６の端部接続用の電極１８ｂを形成している。この際、上記バンプ電極６４ｃ，６４ｄの代わりにボンディングパッド１８ａを形成し、上記バンプ電極６４ａ，６４ｂの代わりに電極１８ｂを形成している。集積受動部品５ｃの他の構成は、上記実施の形態１の集積受動部品５とほぼ同様である。そして、図３２および図３３に示されるように、配線基板３の上面３ａに集積受動部品５ｄの裏面５ｂを接合材１５ａを介して接合（実装）した後、ワイヤボンディング工程で集積受動部品５ｄのボンディングパッド１８ａと配線基板３の上面３ａの基板側端子１２ａとをボンディングワイヤ８で電気的に接続し、更に空芯コイル６を集積受動部品５ｄの表面５ａ上に搭載し、半田（図示せず）などを介して空芯コイル６と集積受動部品５ｄの表面５ａの電極１８ｂとを電気的に接続している。空芯コイル６を集積受動部品５ｄの表面５ａ上に搭載した後に、集積受動部品５ｄのボンディングパッド１８ａと配線基板３の上面３ａの基板側端子１２ａとをボンディングワイヤ８で電気的に接続することもできる。本実施の形態の他の構成は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
【０１３６】
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。また、集積受動部品５ｄ上に空芯コイル６を搭載しているので、集積受動部品および空芯コイルを実装したＲＦパワーモジュールをより小型化（小面積化）することができる。
【０１３７】
（実施の形態４）
図３４は、本発明の他の実施の形態のＲＦパワーモジュール１ｃの構造を示す概念的な要部平面図（要部上面図）であり、封止樹脂７を透視した状態が示されている。なお、図３４は平面図であるが、図面を見やすくするために、配線基板３の上面３ａの導体層（配線層、導体部）である導体層１９ａおよび基板側端子１２ａをハッチングを付して示してある。
【０１３８】
上記実施の形態１のＲＦパワーモジュール１では、空芯コイル６と集積受動部品５とによりローパスフィルタ１０８Ａ，１０８Ｂを形成していたが、本実施の形態のＲＦパワーモジュール１ｃでは、配線基板３の導体層（導体パターン、配線、配線層、導体部）１９ａによって形成されたスパイラルインダクタ（スパイラルインダクタ素子）１９と集積受動部品５とにより、ローパスフィルタ１０８Ａ，１０８Ｂを形成している。
【０１３９】
本実施の形態のＲＦパワーモジュール１ｃでは、ローパスフィルタ１０８Ａ，１０８Ｂを構成するインダクタ素子１１１ａ，１１１ｂ，１１１ｃのうち、直列共振回路１１４を形成するためのインダクタ素子１１１ｂと直列共振回路１１５を形成するためのインダクタ素子１１１ｃとは、上記実施の形態１と同様に、集積受動部品５内に配線５３の渦巻状のパターン（スパイラルパターン）により形成されているが、並列共振回路１１３を形成するためのインダクタ素子１１１ａは、上記実施の形態１とは異なり、配線基板３の導体層１９ａの渦巻状のパターン（スパイラルパターン）により形成されたスパイラルインダクタ１９によって形成されている。また、図３４では、配線基板３の上面３ａに形成された基板側端子１２ａと同層の導体層（導体パターン）１９ａにより、インダクタ素子１１１ａを構成するスパイラルインダクタ１９が形成されているが、他の形態として、配線基板３の内部（絶縁体層１１間）の導体層（導体パターン、配線、配線層、導体部）の渦巻状のパターン（スパイラルパターン）により、インダクタ素子１１１ａを構成するスパイラルインダクタ１９を形成することもできる。すなわち、本実施の形態では、配線基板３の上面３ａまたは内部に形成された渦巻状の導体パターンにより形成されたスパイラルインダクタ素子により、ローパスフィルタ１０８Ａ，１０８Ｂのインダクタ素子１１１ａを形成する。また、図３４では、外形（渦巻状パターンの外形）が四角形状である方形スパイラルインダクタとしてスパイラルインダクタ１９を形成しているが、他の形態として、外形（渦巻状パターンの外形）が円形状である円形スパイラルインダクタとしてスパイラルインダクタ１９を形成することもできる。
【０１４０】
本実施の形態の集積受動部品５の構成は、上記実施の形態１の集積受動部品５と同様である。集積受動部品５を配線基板３の上面３ａに実装した際には、スパイラルインダクタ１９の一端と電気的に接続された基板側端子１２ａに、集積受動部品５のバンプ電極６４ｂが接続され、スパイラルインダクタ１９の他端と配線基板３のビアホール１３（図３４では図示せず）内の導体または導体膜および配線基板３の内部の配線層（配線パターン）１９ｂを介して電気的に接続された基板側端子１２ａに、集積受動部品５のバンプ電極６４ａが接続され、スパイラルインダクタ１９に接続されていない他の基板側端子１２ａに、集積受動部品５のバンプ電極６４ｃ，６４ｄが接続される。
【０１４１】
本実施の形態のＲＦパワーモジュール１ｃの他の構成は、上記実施の形態１のＲＦパワーモジュール１とほぼ同様であるので、ここではその説明は省略する。
【０１４２】
上記比較例の集積受動部品３０５のように、集積受動部品３０５内に形成した配線（配線５３）のスパイラルパターンによってインダクタ素子１１１ａを形成した場合、インダクタ素子１１１ａを構成する配線（配線５３）の配線幅や配線厚みが比較的小さいため、インダクタ素子１１１ａのＱ値が不足してしまう可能性があるが、本実施の形態では、配線基板３の上面３ａまたは内部の導体層１９ａ（の渦巻状の導体パターン）によって形成されたスパイラルインダクタ１９により、ローパスフィルタ１０８Ａ，１０８Ｂのインダクタ素子１１１ａを形成する。スパイラルインダクタ１９（インダクタ素子１１１ａ）を形成するための配線基板３の導体層１９ａの膜厚は、比較的厚くすることができるので、低抵抗化が可能であり、スパイラルインダクタ１９（インダクタ素子１１１ａ）のＱ値を大きくすることができる。従って、本実施の形態においても、インダクタ素子１１１ａの高いＱ値を確保し、ローパスフィルタ１０８Ａ，１０８Ｂの特性を向上させることができ、ローパスフィルタ１０８Ａ，１０８Ｂおよびそれを用いたＲＦパワーモジュール１ｃの性能を向上させることができる。また、配線基板３の上面３ａまたは内部の導体層１９ａ（の渦巻状の導体パターン）によってインダクタ素子１１１ａを構成するスパイラルインダクタ１９を形成することで、集積受動部品３０５内にインダクタ素子１１１ａを形成した上記比較例の場合と比べて、インダクタ素子１１１ａの放熱特性を向上でき、ＲＦパワーモジュールの信頼性を向上することができる。
【０１４３】
上記実施の形態１のようにインダクタ素子１１１ａを空芯コイル６によって形成すれば、インダクタ素子１１１ａのより高いＱ値を容易に確保でき、また、インダクタ素子１１１ａの放熱特性をより向上できるのでより好ましいが、本実施の形態のように配線基板３の上面３ａまたは内部の導体層１９ａ（の渦巻状の導体パターン）によってインダクタ素子１１１ａを構成するスパイラルインダクタ１９を形成することでも、インダクタ素子１１１ａの高いＱ値を確保でき、また、インダクタ素子１１１ａの放熱特性を向上できるという効果を得ることができる。
【０１４４】
また、本実施の形態では、ローパスフィルタ１０８Ａ，１０８Ｂを形成するために空芯コイル６を用いないので、封止樹脂７の厚みを比較的薄くすることが可能になり、ＲＦパワーモジュールの薄型化に有利である。また、本実施の形態のように、配線基板３の上面３ａまたは内部の導体層１９ａ（の渦巻状の導体パターン）によってインダクタ素子１１１ａを構成するスパイラルインダクタ１９を形成した場合、上記実施の形態１のように空芯コイル６によってインダクタ素子１１１ａを形成した場合に比較して、配線基板３の面積（平面寸法）が大きくなる可能性がある。このため、インダクタ素子１１１ａを構成するスパイラルインダクタ１９を上記実施の形態１のように空芯コイル６によって形成した方が、ＲＦパワーモジュールの小面積化（小型化）には有利である。
【０１４５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１４６】
本発明は、移動体通信装置搭載される電子装置およびそれに用いられるローパスフィルタに適用して好適なものである。
【図面の簡単な説明】
【０１４７】
【図１】本発明の一実施の形態であるＲＦパワーモジュールを構成する増幅回路の回路ブロック図である。
【図２】ローパスフィルタの回路構成例を示す回路図である。
【図３】本発明の一実施の形態であるＲＦパワーモジュールを用いたデジタル携帯電話機システムの一例の説明図である。
【図４】ＲＦパワーモジュールの構造を示す上面図である。
【図５】ＲＦパワーモジュールの断面図である。
【図６】ＲＦパワーモジュールの概念的な斜視図である。
【図７】半導体増幅素子をＬＤＭＯＳＦＥＴにより形成した場合の半導体チップの要部断面図である。
【図８】半導体増幅素子をヘテロ接合型バイポーラトランジスタにより形成した場合の半導体チップの要部断面図である。
【図９】本発明の一実施の形態である集積受動部品の製造工程中の要部断面図である。
【図１０】図９に続く集積受動部品の製造工程中における要部断面図である。
【図１１】図１０に続く集積受動部品の製造工程中における要部断面図である。
【図１２】図１１に続く集積受動部品の製造工程中における要部断面図である。
【図１３】図１２に続く集積受動部品の製造工程中における要部断面図である。
【図１４】図１３に続く集積受動部品の製造工程中における要部断面図である。
【図１５】図１４に続く集積受動部品の製造工程中における要部断面図である。
【図１６】図１５に続く集積受動部品の製造工程中における要部断面図である。
【図１７】本発明の一実施の形態である集積受動部品の構造を示す平面図である。
【図１８】本発明の一実施の形態である集積受動部品の構造を示す平面図である。
【図１９】比較例の集積受動部品の構造を示す平面図である。
【図２０】比較例の集積受動部品の構造を示す平面図である。
【図２１】ＲＦパワーモジュールの製造工程中の断面図である。
【図２２】図２１に続くＲＦパワーモジュールの製造工程中における断面図である。
【図２３】図２２に続くＲＦパワーモジュールの製造工程中における断面図である。
【図２４】図２３に続くＲＦパワーモジュールの製造工程中における断面図である。
【図２５】空芯コイルの製造工程および実装工程の説明図である。
【図２６】空芯コイルの製造工程および実装工程の説明図である。
【図２７】空芯コイルの製造工程および実装工程の説明図である。
【図２８】空芯コイルの製造工程および実装工程の説明図である。
【図２９】空芯コイルの製造工程および実装工程の説明図である。
【図３０】本発明の他の実施の形態のＲＦパワーモジュールの構造を示す断面図である。
【図３１】図３０のＲＦパワーモジュールに用いられる集積受動部品の要部断面図である。
【図３２】本発明の他の実施の形態のＲＦパワーモジュールの構造を示す上面図である。
【図３３】本発明の他の実施の形態のＲＦパワーモジュールの構造を示す断面図である。
【図３４】本発明の他の実施の形態のＲＦパワーモジュールの構造を示す要部平面図である。
【符号の説明】
【０１４８】
１  ＲＦパワーモジュール
１ａ  ＲＦパワーモジュール
１ｂ  ＲＦパワーモジュール
１ｃ  ＲＦパワーモジュール
２  半導体チップ
２ａ  電極
２ｂ  裏面電極
３  配線基板
３ａ  上面
３ｂ  下面
４  受動部品
５  集積受動部品
５ａ  表面
５ｂ  裏面
５ｃ  集積受動部品
５ｄ  集積受動部品
６  空芯コイル
７  封止樹脂
８  ボンディングワイヤ
１１  絶縁体層
１２ａ  基板側端子
１２ｂ  外部接続端子
１２ｃ  基準電位供給用端子
１３  ビアホール
１４  導体層
１５  半田
１５ａ  接合材
１７  半田
１８  バンプ電極
１８ａ  ボンディングパッド
１８ｂ  電極
１９  スパイラルインダクタ
１９ａ  導体層
３１  基板
３２  絶縁膜
３３  配線
３４  容量素子
３４ａ  下部電極
３４ｂ  容量絶縁膜
３４ｃ  上部電極
３５  絶縁膜
３６  開口部
３７  絶縁膜
３８  開口部
４１  配線
４３  絶縁膜
４３ａ  絶縁膜
４４  開口部
４５  パッド部
５１  シード膜
５３  配線
５４  ニッケル膜
６１  絶縁膜
６２  開口部
６３  金膜
６４  バンプ電極
６４ａ，６４ｂ，６４ｃ，６４ｄ  バンプ電極
１０２Ａ，１０２Ｂ  電力増幅回路
１０２Ａ１，１０２Ａ２，１０２Ａ３，１０２Ｂ１，１０２Ｂ２，１０２Ｂ３  増幅段
１０２ＡＭ１，１０２ＡＭ２，１０２ＢＭ１，１０２ＢＭ２  整合回路
１０３  周辺回路
１０３Ａ  制御回路
１０３Ａ１  電源制御回路
１０３Ａ２  バイアス電圧生成回路
１０３Ｂ  バイアス回路
１０４ａ，１０４ｂ  入力端子
１０５Ａ，１０５Ｂ  整合回路
１０６ａ，１０６ｂ  出力端子
１０７Ａ，１０７Ｂ  整合回路
１０８Ａ，１０８Ｂ  ローパスフィルタ
１１１ａ，１１１ｂ，１１１ｃ  インダクタ素子
１１２ａ，１１２ｂ，１１２ｃ  容量素子
１１３  並列共振回路
１１４，１１５  直列共振回路
１１６  入力端子
１１７  出力端子
１１８，１１９  グランド端子
１５１  フロントエンド・モジュール
１５２  ベースバンド回路
１５３  変復調用回路
ＦＬＴ１，ＦＬＴ２  フィルタ
１５４ａ  スイッチ回路
１５４ｂ  スイッチ回路
１５６  分波器
Ｃ５，Ｃ６  コンデンサ
ＣＮＴ１，ＣＮＴ２  切換信号
２０１  半導体基板
２０２  エピタキシャル層
２０３  ｐ型ウエル
２０４  ゲート絶縁膜
２０５  ゲート電極
２０６  サイドウォールスペーサ
２０７  ｎ−型オフセットドレイン領域
２０８  ｎ型オフセットドレイン領域
２０９  ｎ＋型ドレイン領域
２１０  ｎ−型ソース領域
２１１  ｎ＋型ソース領域
２１２  ｐ型ハロー領域
２１３  溝
２１４  ｐ型打抜き層
２１５  ｐ＋型半導体領域
２２１  窒化シリコン膜
２２２  酸化シリコン膜
２２３  コンタクトホール
２２４  プラグ
２２５  ソース電極
２２６  ドレイン電極
２２７  酸化シリコン膜
２２８  スルーホール
２２９  配線
２３０  表面保護膜
２３１  ソース裏面電極
２５１  ＧａＡｓ基板
２５２  サブコレクタ層
２５３  ＨＢＴ
２５４  コレクタ電極
２５５  コレクタメサ
２５６  ベースメサ
２５７  ベース電極
２５８  エミッタ層
２５９  エミッタ電極
２６１  絶縁膜
２６２  コンタクトホール
２６３  コレクタ配線
２６４  絶縁膜
２６５  スルーホール
２６６  エミッタ配線
２８２  巻芯
２８３  導体線
２８４  バックアップステージ
２８５  実装用ノズル
２８６  矢印
３０５  集積受動部品
【図１】
2006165830.tif 000003
【図２】
2006165830.tif 000004
【図３】
2006165830.tif 000005
【図４】
2006165830.tif 000006
【図５】
2006165830.tif 000007
【図７】
2006165830.tif 000008
【図８】
2006165830.tif 000009
【図９】
2006165830.tif 000010
【図１０】
2006165830.tif 000011
【図１１】
2006165830.tif 000012
【図１２】
2006165830.tif 000013
【図１３】
2006165830.tif 000014
【図１４】
2006165830.tif 000015
【図１５】
2006165830.tif 000016
【図１６】
2006165830.tif 000017
【図１７】
2006165830.tif 000018
【図１８】
2006165830.tif 000019
【図１９】
2006165830.tif 000020
【図２０】
2006165830.tif 000021
【図２１】
2006165830.tif 000022
【図２２】
2006165830.tif 000023
【図２３】
2006165830.tif 000024
【図２４】
2006165830.tif 000025
【図２５】
2006165830.tif 000026
【図２６】
2006165830.tif 000027
【図２７】
2006165830.tif 000028
【図２８】
2006165830.tif 000029
【図２９】
2006165830.tif 000030
【図３０】
2006165830.tif 000031
【図３１】
2006165830.tif 000032
【図３２】
2006165830.tif 000033
【図３３】
2006165830.tif 000034
【図３４】
2006165830.tif 000035
【図６】
2006165830.tif 000036