(57)【要約】【課題】  負荷出力端子を電源端子に接続するパルス幅変調の実行が提供される。【解決手段】  第１のレベルのパルス幅変調された信号に応答して、負荷が電源端子から切断され、定常負荷電圧が負荷出力端子と電源端子との間で接続されたコンデンサに保存され、定常負荷電流情報がフィードバックループ内のコンデンサに保持される。第２のレベルのパルス幅変調された信号に応答して、負荷が電源端子に再接続され、負荷電圧および電流が瞬時にそれらの正しい定常値を回復する。【選択図】        図３
2006136190.tif 000002
【特許請求の範囲】
【請求項１】
レギュレータであって、
入力信号に応答して端子に対する負荷を周期的に結合しかつ切離すための第１の回路と、
入力信号が第１のレベルであり、負荷が端子に結合されるとき負荷パラメータを調整するための調整回路と、
入力信号が第２のレベルであり、調整回路の内部電圧が実質的に変化しないように負荷が端子から切離されるとき調整回路を非活性状態にするための第２の回路とを含む、レギュレータ。
【請求項２】
入力信号はパルス幅変調された信号である、請求項１に記載のレギュレータ。
【請求項３】
調整回路は、負荷の電圧に関連する電圧を受けるための入力端子を含む、請求項１に記載のレギュレータ。
【請求項４】
調整回路は、負荷の電流に関連する電圧を受けるための入力端子を含む、請求項１に記載のレギュレータ。
【請求項５】
調整回路は昇圧レギュレータである、請求項１に記載のレギュレータ。
【請求項６】
負荷パラメータは電圧である、請求項１に記載のレギュレータ。
【請求項７】
負荷パラメータは電流である、請求項１に記載のレギュレータ。
【請求項８】
負荷パラメータは電力である、請求項１に記載のレギュレータ。
【請求項９】
レギュレータを制御するための方法であって、
パルス信号が第１のレベルにあるとき負荷を端子に接続するステップと、
パルス信号が第１のレベルにあるとき負荷パラメータを調整するステップと、
パルス信号が第２のレベルにあるとき負荷を端子から切断するステップと、
パルス信号が第２のレベルにあるとき負荷パラメータの調整を非活性状態にするステップと、
パルス信号が第２のレベルにあるときスイッチングレギュレータの内部電圧を実質的に変わらぬままに維持するステップとを含む、方法。
【請求項１０】
前記調整するステップは、負荷の電圧に関連する電圧を受けるステップを含む、請求項９に記載の方法。
【請求項１１】
前記調整するステップは、負荷電流に関連する電圧を受けるステップを含む、請求項８に記載の方法。
【請求項１２】
回路であって、
負荷と電源端子との間に結合される第１の信号応答スイッチを含み、前記スイッチは制御信号に応答して開いた状態と閉じた状態との間で動作し、前記回路はさらに、
インピーダンスと電源端子とに直列に結合される第２の信号応答スイッチを含み、電流は、第２の信号応答スイッチが閉じた状態であるときインピーダンスを介して電源から得られ、前記回路はさらに、
負荷回路端子と第２の信号応答スイッチとの間に結合され、第２の信号応答スイッチの状態を制御するためのレギュレータ回路を含み、前記レギュレータ回路は、第１の信号応
答スイッチが開いた状態であるとき非活性状態にされるよう制御信号に応答する、回路。
【請求項１３】
制御信号はパルス幅変調信号である、請求項１２に記載の回路。
【請求項１４】
レギュレータ回路は、
負荷回路端子に結合された第１の入力端子と、電圧基準に結合された第２の入力端子と、出力端子とを有する差動増幅器と、
差動増幅器と直列に結合された第３の信号応答スイッチとを含み、第３の信号応答スイッチは、負荷が電源端子から切離されるとき開いた状態を達成するようパルス幅変調信号に応答する、請求項１２に記載の回路。
【請求項１５】
フィードバック回路はさらに、第３の信号応答スイッチに結合された第１の入力端子と、パルス幅変調された信号に結合された第２の入力端子と、信号を供給するよう第２の信号応答スイッチに結合された出力端子とを有する論理素子を含む、請求項１４に記載の回路。
【請求項１６】
第３の信号応答スイッチと論理素子の第１の入力端子との間に結合され、電圧を周期的な切換に変換するためのコンバータ回路をさらに含む、請求項１５に記載の回路。
【請求項１７】
負荷回路端子は電圧出力ノードである、請求項１２に記載の回路。
【請求項１８】
第１のスイッチと電源端子との間に結合された抵抗をさらに含み、
負荷回路端子は、第１のスイッチと電源端子との間における接続点である、請求項１２に記載の回路。
【請求項１９】
負荷端子に印加された電圧を調整するための方法であって、
第１のレベルのパルス幅変調された信号に応答して負荷を電源端子に接続するステップと、
第２のレベルのパルス幅変調された信号に応答して負荷を電源端子から切断するステップと、
パルス幅変調された信号が第１のレベルにあるとき負荷端子における電圧に応じたデューティサイクル比でインピーダンスおよび電源端子を介して電流を伝導するステップと、
パルス幅変調された信号が第２のレベルにあるとき前記伝導するステップを抑制するステップとを含む、方法。
【請求項２０】
前記電流を伝導するステップは、電源端子と直列に結合された信号応答スイッチの状態を制御するステップを含む、請求項１９に記載の方法。
【請求項２１】
前記抑制するステップは、信号応答スイッチを開いた状態に維持するステップを含む、請求項２０に記載の方法。
【請求項２２】
前記制御するステップは、エラー電圧を得るために基準電圧から負荷パラメータを表現する電圧を減じるステップを含む、請求項２０に記載の方法。
【請求項２３】
表現する電圧は負荷電圧に関連する、請求項２２に記載の方法。
【請求項２４】
負荷パラメータは負荷電流であり、表現する電圧は負荷と直列な抵抗から得られる、請求項２２に記載の方法。
【請求項２５】
負荷が電源端子から切離されるとき負荷電流情報を記憶するステップをさらに含む、請
求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
この発明の開示は、スイッチモード電源電圧レギュレータのためのパルス幅変調制御に関し、より特定的には、電源制御ループのクロスオーバ周波数を上回る周波数での動作を向上させることに関する。
【背景技術】
【０００２】
背景
従来のスイッチモード電源が図１のブロック図に示される。ＶOUTノードにおいて負荷１０に印加された電圧が電源回路によって調整される。負荷は信号応答スイッチ１２と直列に接続され、直列回路は出力コンデンサ１４に接続される。コンデンサおよびスイッチはともに接地電源端子に直接接続される。他の電源端子ＶINは、インダクタンス１６およびダイオード１８を介してＶOUTノードに接続される。ＶSW、すなわちインダクタンスとダイオードとの接合部は、信号応答スイッチ２０を通じ電流検出抵抗器１３を介して接地に接続される。信号応答スイッチ、たとえば１２および２０は典型的にはゲートを起動する電子スイッチである。信号応答スイッチ１２は、パルス幅変調された信号ＰＷＭに応答して動作可能である。信号応答スイッチ２０は、エラー増幅器２２、コンデンサ２４、発振器１１、比較器１５およびラッチ２８を含むフィードバック制御回路に応答して動作可能である。基準電圧ＶREFはエラー増幅器２２の第１の入力に印加される。ＶOUTノードにおける電圧またはその一部がエラー増幅器の第２の入力に印加される。コンデンサ２４はエラー増幅器の出力によって充電および放電される。
【０００３】
図２には、図１に示される従来の回路の通常の動作中におけるさまざまな回路パラメータの時間波形が示される。波形（Ａ）はパルス幅変調信号ＰＷＭを表わす。波形（Ｂ）は、信号応答スイッチ２０のＶGATEに印加された電圧信号を表わす。波形（Ｃ）にはＶOUTノードにおける電圧が示される。波形（Ｄ）にはエラー増幅器２２の出力における電圧ＶITHが示される。動作の際に、時間ｔ１においてはＰＷＭ信号はハイであり、スイッチ１２は負荷が接地に接続されるように閉じられる。この状態の間に、スイッチ２０が、ＶSENSE＝ＶITHとして検出されるピーク電流レベルで切換えられるが、これは、電圧ＶOUTをＶREFに等しいレベルに維持するのに必要とされるものである。この回路構成は電流モード電圧昇圧レギュレータとして周知の態様で機能するが、ＶOUTはＶINよりも大きく、エラー増幅器出力はピークスイッチング／インダクタ電流を直接制御する。ＶGATEの切換は発振器１１の立上がりエッジに応答してＳ−Ｒラッチ２８によって実現されるが、ここではラッチをセットしてＶGATEを上げ、スイッチ２０を閉じる。ＶSENSEがコンデンサ２４における電圧ＶITHのレベルを超えることにより比較器１５の出力が作動され、ラッチ２８がリセットされると、スイッチ２０が開かれる。スイッチ２０は、発振器１１によってもたらされる次の立上がりエッジで再び閉じられる。スイッチ２０が閉じた状態であり、スイッチ１２が閉じた状態である場合、コンデンサ１４上の電荷が負荷１０を通じて放電する。スイッチ２０が開いた状態であり、スイッチ１２が閉じた状態である場合、電荷がダイオード１８を介して電源からコンデンサ１４に印加される。電圧ＶOUTおよび電圧ＶITHは、波形（Ｃ）および（Ｄ）によってそれぞれ示されるように定常状態動作においては比較的一定している。
【０００４】
時間ｔ２では、ＰＷＭ信号がローになってスイッチ１２が開いた状態にセットされ、これにより、出力負荷が接地から瞬時に切断される。負荷電流が遮断されると、ＶOUT過電圧状態が発生する。というのも、スイッチ２０のデューティサイクルスイッチング中に電
源がインダクタンス１６を介して過剰な出力電流を出力コンデンサ１４に送出し続けるからである。波形（Ｃ）に示されるように、ＶOUT過電圧状態は、フィードバック制御ループにエラーを訂正する時間ができるまで続く。過剰な出力電流が出力コンデンサ１４に送出されるとＶOUTが増大する。エラー増幅器に印加されたフィードバック電圧の増加（ＶREF−ＶOUT）により、電流波形（Ｄ）に示されるようにコンデンサ２４に印加される電荷が減少し、これにより、スイッチ２０が開くピークスイッチング電流が低くなる。波形（Ｅ）には電流ＩLが示される。ＰＷＭ信号の変化の一時的な影響に対する訂正が回路によってなされると、電圧ＶOUTおよびＶITHの変化は定常値に向かって低減する。新しい定常値に到達するのに必要とされる時間は制御ループのための閉ループ帯域幅およびクロスオーバ周波数に関連している。
【０００５】
時間ｔ３では、ＰＷＭ信号は再びハイになり、負荷は現在閉じられているスイッチ１２を通じて再び接地に接続される。このとき、スイッチ２０に印加された周期信号ＶGATEを調整して、負荷が切断されているコンデンサ１４に適切な電荷を供給した。ＶOUT不足電圧状態は、負荷を再び接続するとそれがコンデンサ１４を放電する際に発生する。というのも、このときスイッチ２０によって供給されるピーク電流が、波形（Ｅ）に図示のとおり、変化した状態に適していないからである。不足電圧状態は、フィードバック制御ループがコンデンサを訂正しかつ再充電し得るまで続く。ネガティブフィードバック電圧は、コンデンサ１４に印加された電荷が増大するようにスイッチ２０にかかる電流制限を調整するようフィードバック制御ループによって作用される。ＰＷＭ信号の変化の一時的な影響に対する訂正が回路によってなされると、電圧ＶOUTおよびＶITHはそれらの適切な定常値に向かって増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
過電圧状態および不足電圧状態の大きさおよび時間範囲は、制御ループパラメータ、負荷状態およびＰＷＭスイッチング周波数に依存する。こうして、負荷の有効なＰＷＭ制御は、制御ループが乱れを訂正し得るよりも実質的に低い周波数に根本的に制限される。したがって、高周波数で動作可能なスイッチモード電源のためのパルス幅変調された制御構成が必要とされる。
【課題を解決するための手段】
【０００７】
開示の概要
この明細書中に記載される主題は、第１のレベルのパルス幅変調された信号に応答して電源端子に負荷を接続するパルス幅変調を実行するための方法を提供することによって、少なくとも部分的に上述の先行技術の必要性を満たす。これにより、第２のレベルのパルス幅変調された信号に応答して電源端子から負荷が切断され、パルス幅変調された信号が第１のレベルにある場合にだけフィードバック制御ループを介して出力端子における電圧に応じて制御されたピーク電流レベルで負荷出力端子と電源端子との間に接続されたコンデンサが充電される。コンデンサの充電は、パルス幅変調された信号が第２のレベルにある場合、抑制される。
【０００８】
当該開示の一局面に従うと、第１の信号応答スイッチは電圧出力ノードと電源端子との間で負荷と直列に接続され、当該スイッチはパルス幅変調信号に応答して開いた状態と閉じた状態との間で動作する。第２の信号応答スイッチはインピーダンスと電源端子とに直列に接続されており、第２の信号応答スイッチが閉じた状態にある場合インピーダンスを介して電源から電流を得る。フィードバック回路は負荷回路端子と第２の信号応答スイッチとの間に接続されて、第２の信号応答スイッチの状態を制御する。負荷パラメータを表わす電圧がエラー増幅器によって基準電圧から減じられると、記憶コンデンサに印加されるエラー電流が得られる。記憶コンデンサ電圧は、第２の信号応答スイッチにかかるピー
ク電流制限に変換される。負荷パラメータは、負荷出力端子において得られる負荷電圧であり得るか、または負荷と直列に接続された抵抗から得られる負荷電流であり得る。
【０００９】
フィードバック回路は、第１の信号応答スイッチが開いた状態であるとき非活性状態となるようにパルス幅変調信号に応答する。第３の信号応答スイッチはエラー増幅器と直列に接続され、また、第１の信号応答スイッチと同じ状態になるようにパルス幅変調信号に応答する。論理素子は、フィードバック回路に接続された第１の入力端子とパルス幅変調された信号に接続された第２の入力端子と第２の信号応答スイッチに接続された出力端子とを有しており、第２の信号応答スイッチが、他の信号応答スイッチが開いた状態であるとき開いた状態になることを確実にする。こうして、負荷電流状態に比例したピークスイッチ電流情報は、負荷が電源端子から切断されると記憶コンデンサによって記憶される。
【００１０】
以下の詳細な説明から付加的な利点が当業者に容易に明らかとなるだろう。この発明の実施を企図した最良の態様の単なる例示として、好ましい実施例だけが例示および記載される。理解されるように、この発明は他のおよび異なる実施例が可能であり、そのさまざまな詳細はこの発明から全く逸脱することなくさまざまな明白な点において変更可能である。したがって、図面および説明は本質的に例示するものとみなされるべきであり、限定するものとみなされるべきではない。
【発明を実施するための最良の形態】
【００１１】
この発明の実現例は、添付の図面の図において限定ではなく例示を目的として図示され、同様の参照番号は同様の要素を指す。
【００１２】
詳細な説明
図３に示されるレギュレータ回路は図１に示されるのと同じ要素のうちのいくつかを含み、これらは同じ参照番号によって識別される。図１と同様に、ＶOUTノードにおいて負荷１０に印加される電圧は電源回路によって調整される。負荷は信号応答スイッチ１２と直列に接続され、直列回路は出力コンデンサ１４に接続される。コンデンサおよびスイッチはともに接地電源端子に直接接続される。他の電源端子ＶINはインダクタンス１６およびダイオード１８を通じてＶOUTノードに接続される。インダクタンスとダイオードとの接合部ＶSWは、信号応答スイッチ２０および電流検出抵抗器１３を直列に組合せることによって接地に接続される。
【００１３】
信号応答スイッチ１２はパルス幅変調された信号ＰＷＭに応答して動作可能である。信号応答スイッチ２０は、エラー増幅器２２、第３の信号応答スイッチ３０、コンデンサ２４、発振器１１、比較器１５、ラッチ２８およびＡＮＤゲート３２を含むフィードバック制御回路に応答して動作可能である。パルス幅変調信号ＰＷＭは、スイッチ３０とＡＮＤゲート３２の一方の入力とに結合される。ＡＮＤゲート３２の他方の入力はフィードバックループスイッチング信号出力を受信するようラッチ２８に結合される。ＡＮＤゲート３２の出力ＶGATEはスイッチ２０のゲートに加えられる。基準電圧ＶREFはエラー増幅器の第１の入力に印加される。ＶOUTノードにおける電圧、またはその一部がエラー増幅器の第２の入力に印加される。
【００１４】
図３の回路の動作は、図４の波形を参照すると以下のとおりである。時間ｔ１では、波形（Ａ）で示されるＰＷＭ信号はハイである。スイッチ１２および３０のゲートに印加されるハイの信号は、これらのスイッチを閉じた状態に駆動する。ハイの信号はまた、ＡＮＤゲート３２の一方の入力で受信される。この間に、スイッチ１２は、負荷が接地に接続されるように閉じられる。スイッチ３０が閉じられ、ハイの信号がＡＮＤゲート３２の入力に印加されると、スイッチ２０は、電圧ＶOUTをＶREFに等しいレベルに維持するのに必要なピーク電流でフィードバックループによって切換えられる。ＡＮＤゲート３２の出力
信号ＶGATEが波形（Ｂ）で示される。電圧ＶOUTおよびＶITHは波形（Ｃ）および（Ｄ）によってそれぞれ示されるように比較的一定である。
【００１５】
時間ｔ２では、ＰＷＭ信号はローになり、スイッチ１２および３０を開いた状態に駆動しかつＡＮＤゲート３２からのハイの出力信号を防ぐのに有効である。こうして、ｔ１とｔ２との間のローの信号の期間中、スイッチ２０は開いた状態に維持され、周期的な切換は行なわれない。スイッチ２０およびスイッチ１２が開いたままであるとき、コンデンサ１４は負荷電圧値を有効に一定に保持する。スイッチ３０がコンデンサ２４からエラー増幅器の出力を切断するとき、そのコンデンサにおける電圧は変化せず、こうして、ＶITH、すなわち所望の定常ピーク電流値を有効に一定に保持する。こうして、時間ｔ２での負荷電流情報はＰＷＭ信号が時間ｔ３においてハイになるまで記憶され、スイッチ１２が閉じた状態に戻る際コンデンサ２４への負荷電流が蓄積される必要はない。その期間中、電圧ＶOUTおよび電流ＶITHはそれらの以前のレベルでは比較的一定のままである。訂正が必要となる過電圧または不足電圧状態は存在しない。
【００１６】
時間ｔ３では、ＰＷＭ信号が再びハイになって、スイッチ１２および３０を再び閉じた状態に駆動し、ＡＮＤゲート３２を、フィードバックデューティサイクル信号がスイッチ２０のＶGATEに印加されるモードに駆動する。電圧ＶOUTおよびＶITHが既にそれらの定常状態レベルである場合、ＰＷＭ信号のレベルの変化によってもたらされる過渡現象を訂正しなくても当該回路は機能する。電圧ＶOUTおよびＶITHは、スイッチ２０の周期的な切換が再び行なわれる間、同じレベルのままで比較的一定している。
【００１７】
図５は、図３のスイッチモード電源の変形例を示すブロック図であり、図３のものとは以下の態様で異なっている。スイッチ１２と接地電源端子との間に抵抗器３４が接続されている。スイッチ１２が閉じた状態である場合、ＶSにおける電圧は負荷によって得られる電流の関数である。その電圧はエラー増幅器の一方の入力に印加されて、他方の入力端子において印加される電圧ＶREFから減じられる。こうして、図５の回路により、スイッチ２０の周期的な切換が負荷電流ＩOUTの関数としてもたらされる。図５の回路の動作においては、スイッチ１２、２０および３０は、図３の回路の動作に関して説明されるのと同じ態様でＰＷＭ信号のレベルの変化に応答する。図４に示される波形はまた図５の構成の動作を示す。この構成は、本質的に非線形である負荷とともに有利に用いることができる。
【００１８】
図６は、図３および図５のスイッチモード電源の変形例を示すブロック図である。乗算器３６は、ＶSにおいて電圧を受けるよう接続された第１の入力と、出力電圧ＶOUTを受けるべき第２の入力とを有する。乗算器の出力ＶPOWERはエラー増幅器２２の負入力に印加される。ＶPOWERは負荷電圧と負荷電流とのスケーリングされた積であり、エラー増幅器の他の入力端子において印加された電圧ＶREFから減じられる。こうして、図６の回路は、ＶPOWER、すなわち負荷電力に比例した電圧、の関数としてスイッチ２０を周期的に切換える。図６の回路の動作においては、スイッチ１２、２０および３０は、図３および図５の回路の動作に関して説明されるのと同じ態様でＰＷＭ信号のレベルの変化に応答する。図４に示される波形はまた図６の構成の動作を示す。図６の電源は、電力が当該パラメータである場合、非線形の負荷とともに有利に用いることができる。
【００１９】
この開示においては、この発明の好ましい実施例だけを図示および記載しているが、その多用性を示す例もいくつか図示および記載している。この発明がさまざまな他の組合せおよび環境において使用可能であり、この明細書中に表わされるこの発明の概念の範囲内で変更および変形可能であることが理解されるだろう。たとえば、例示された昇圧レギュレータ回路に関してこの明細書中に表わされる概念は、バック、バック／ブースト、フライバック、フォワード、インバーティングＳＥＰＩＣおよびツイータ構成を含む他の周知
のレギュレータに等しく適用可能である。
【図面の簡単な説明】
【００２０】
【図１】従来のスイッチモード電源を示すブロック図である。
【図２】図１の回路のための時間波形を示す図である。
【図３】この発明に従ったスイッチモード電源を示すブロック図である。
【図４】図３の回路のための時間波形を示す図である。
【図５】図３のスイッチモード電源の変形例を示すブロック図である。
【図６】図３および図５のスイッチモード電源の変形例を示すブロック図である。
【符号の説明】
【００２１】
１０  負荷、１１  発振器、１２  信号応答スイッチ、１３  電流検出抵抗器、１４  出力コンデンサ、１５  比較器、１６  インダクタンス、１８  ダイオード、２０  信号応答スイッチ、２２  エラー増幅器、２４  コンデンサ、２８  ラッチ、３０  信号応答スイッチ、３２  ＡＮＤゲート。
【図１】
2006136190.tif 000003
【図２】
2006136190.tif 000004
【図３】
2006136190.tif 000005
【図４】
2006136190.tif 000006
【図５】
2006136190.tif 000007
【図６】
2006136190.tif 000008