(57)【要約】【課題】  各トランジスタ間の特性ばらつき等に起因する動作の不均一、さらにそれによる熱暴走に起因する素子破壊を回避しつつ、チップ面積の増大という問題を回避できるトランジスタ集積回路装置を提供する。【解決手段】  ベースバラスト抵抗１２は、所定の金属を薄膜化させてシート抵抗として機能させることで形成される。容量１３は、ベースバラスト抵抗１２を下部電極として共用し、ベースバラスト抵抗１２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。ベースバラスト抵抗１２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗１２の他方端は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。【選択図】  図１Ｂ
2006108574.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのトランジスタ回路が半導体基板上に集積されたトランジスタ集積回路装置であって、
前記トランジスタ回路は、
トランジスタと、
一方端が信号入力端子と接続され、他方端が前記トランジスタのベースに接続されたベースバラスト抵抗と、
前記ベースバラスト抵抗と並列に接続された容量とで構成され、
前記容量は、前記ベースバラスト抵抗を下部電極として利用し、前記ベースバラスト抵抗上に誘電体及び上部電極を順に積層して形成されていることを特徴とする、トランジスタ集積回路装置。
【請求項２】
前記容量が、前記上部電極の上にさらに誘電体及び上部電極が交互に積層されて形成される２つ以上の容量を並列接続させることで構成されていることを特徴とする、請求項１に記載のトランジスタ集積回路装置。
【請求項３】
前記ベースバラスト抵抗が、ミヤンダ形状のパターンを有していることを特徴とする、請求項１又は２に記載のトランジスタ集積回路装置。
【請求項４】
前記ベースバラスト抵抗が、スパイラル形状のパターンを有していることを特徴とする、請求項１又は２に記載のトランジスタ集積回路装置。
【請求項５】
前記信号入力端子と前記ベースバラスト抵抗の一方端との間、又は前記ベースバラスト抵抗の一方端と前記トランジスタのベースとの間の少なくとも一方に、インダクタ又は抵抗が挿入されていることを特徴とする、請求項１〜４のいずれかに記載のトランジスタ集積回路装置。
【請求項６】
前記信号入力端子と前記ベースバラスト抵抗の一方端との間に挿入されるインダクタ又は抵抗は、複数の前記トランジスタ回路で共用されることを特徴とする、請求項５に記載のトランジスタ集積回路装置。
【請求項７】
前記ベースバラスト抵抗が、正の抵抗値の温度係数を有する材料で形成されていることを特徴とする、請求項１〜６のいずれかに記載のトランジスタ集積回路装置。
【請求項８】
複数の前記トランジスタ回路の前記容量を形成する誘電体が、一体で成形されるていることを特徴とする、請求項１〜７のいずれかに記載のトランジスタ集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ集積回路装置に関し、より特定的には、トランジスタ、抵抗及び容量から構成されるトランジスタ回路を半導体基板上に集積させた装置（半導体チップ等）に関する。
【背景技術】
【０００２】
周知のように、高周波信号を扱うトランジスタ集積回路装置１０１は、高周波特性を確保するため、複数のトランジスタ１１１が並列接続された構成が用いられる（図７）。図７において、各トランジスタ１１１のベースには、直流電圧（バイアス電圧）及び高周波信号が入力される。各トランジスタ１１１のエミッタは、それぞれ接地されており、各トランジスタ１１１からの出力信号は、共通接続されたコレクタから出力される。
【０００３】
この図７に示したトランジスタ集積回路装置１０１は、各トランジスタ１１１の動作が、ばらつきなく均一であると仮定した場合の理想回路である。しかし、現実的には、トランジスタ１１１間に特性ばらつき等があるため、トランジスタ特有の動作電流と素子温度との間の正相関によって「温度上昇→動作電流増加→さらに温度上昇」という正帰還がかかり、特定のトランジスタ１１１に電流が集中するという現象を生じさせてしまう。この現象は、トランジスタ集積回路装置１０１の利得や効率の低下を招き、最悪の場合には動作時の多大な発熱量で熱暴走するトランジスタ１１１が発生し、このトランジスタ１１１のベース電流が増大して素子破壊を引き起こす恐れがある、という問題がある。
【０００４】
このような問題を解決するために、トランジスタ１１１のベースにベースバラスト抵抗１１２を挿入してベース電流の増大を防止するトランジスタ集積回路装置１０２が考えられる（図８）。しかし、この回路装置の場合、入力信号が必ずベースバラスト抵抗１１２を通してトランジスタ１１１のベースに入力されるため、入力信号が高周波であるほど利得が低下してしまうという問題が新たに生じる（図９）。
【０００５】
そこで、ベースバラスト抵抗１１２を通さずに高周波信号をトランジスタ１１１のベースに入力させるために、ベースバラスト抵抗１１２と並列に容量１１３を設けたトランジスタ回路を構成に用いたトランジスタ集積回路装置１０３が考えられる（図１０）。例えば、特許文献１を参照。このベースバラスト抵抗１１２及び容量１１３を各トランジスタ１１１に個々に持たせる構成によって、特許文献の回路は、熱暴走時のベース電流の増大を防止している。
【特許文献１】特開平８−２７９５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した図１０のトランジスタ回路を半導体基板上に集積化する場合、一般には図１１に示すようなベースバラスト抵抗１１２と並列に容量１１３とが独立に存在する素子配置が考えられる。このため、従来のトランジスタ回路では、集積面積（チップ面積）が大きくなるという問題がある。この問題は、並列接続されるトランジスタ１１１、ベースバラスト抵抗１１２及び容量１１３からなるセルが多ければ多いほど顕著になる。
【０００７】
それ故に、本発明の目的は、特徴的な素子構造を用いて、各トランジスタ間の特性ばらつき等に起因する動作の不均一、さらにそれによる熱暴走に起因する素子破壊を回避しつつ、チップ面積の増大という問題を回避できるトランジスタ集積回路装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、少なくとも１つのトランジスタ回路が半導体基板上に集積されたトランジスタ集積回路装置に向けられている。そして、上記目的を達成させるために、本発明のトランジスタ集積回路装置を構成するトランジスタ回路は、トランジスタ、ベースバラスト抵抗、及び容量を備える。ベースバラスト抵抗は、一方端が信号入力端子と接続され、他方端がトランジスタのベースに接続される。容量は、ベースバラスト抵抗を下部電極として利用し、ベースバラスト抵抗上に誘電体及び上部電極を順に積層して形成され、ベースバラスト抵抗と並列に接続される。
【０００９】
容量は、上部電極の上にさらに誘電体及び上部電極が交互に積層されて形成される２つ以上の容量を並列接続させることで構成してもよい。また、ベースバラスト抵抗は、ミヤンダ形状又はスパイラル形状のパターンを有していてもよい。このベースバラスト抵抗は、正の抵抗値の温度係数を有する材料で形成されていることが好ましい。
【００１０】
また、信号入力端子とベースバラスト抵抗の一方端との間、又はベースバラスト抵抗の一方端とトランジスタのベースとの間の少なくとも一方に、インダクタ又は抵抗が挿入されていてもよい。この場合、信号入力端子とベースバラスト抵抗の一方端との間に挿入されるインダクタ又は抵抗は、複数のトランジスタ回路で共用されてもよい。
【００１１】
なお、複数のトランジスタ回路で１つのトランジスタ集積回路装置を構成する場合には、複数のトランジスタ回路の容量を形成する誘電体が、一体で成形されるていることが好ましい。
【発明の効果】
【００１２】
上述した本発明によれば、ベースバラスト抵抗を容量の下部電極にも用いることで、トランジスタのベースにベースバラスト抵抗と容量とが並列接続で挿入されたトランジスタ集積回路装置を、少ないチップ面積で実現することができる。
【発明を実施するための最良の形態】
【００１３】
（第１の実施形態）
図１Ａ及び図１Ｂは、本発明の第１の実施形態に係るトランジスタ集積回路装置の構造を説明する図である。図１Ａは、トランジスタ集積回路装置の上面図、図１Ｂは、図１Ａにおけるａ−ａ断面図である。トランジスタ集積回路装置は、トランジスタ１１、ベースバラスト抵抗１２及び容量１３で構成され、半導体基板上に形成される。
【００１４】
ベースバラスト抵抗１２は、所定の金属（例えば、配線用金属）を薄膜化させてシート抵抗として機能させることで形成される。その抵抗値は、金属の厚みや幅によって自由に設定することができる。容量１３は、このベースバラスト抵抗１２を下部電極として共用し、ベースバラスト抵抗１２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。ベースバラスト抵抗１２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗１２の他方端は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。
【００１５】
上記構造のように、ベースバラスト抵抗１２を容量１３の下部電極としても用いることで、トランジスタ１１のベースにベースバラスト抵抗１２と容量１３とが並列接続で挿入されたトランジスタ集積回路装置を、少ないチップ面積で実現することができる。
【００１６】
なお、高周波信号が入力される配線・接続構造は、上述した構造に限られない。例えば、図２Ａ及び図２Ｂのように、配線１６がベースバラスト抵抗１２側に接続される構造であってもよいし、図３Ａ及び図３Ｂのように、配線１６が上部電極１３ａと一体で形成される構造であってもよい。
【００１７】
（第２の実施形態）
図４は、本発明の第２の実施形態に係るトランジスタ集積回路装置の構造を説明する断面図である。このトランジスタ集積回路装置による構造は、チップ面積を増大させずに容量値を増加させるための構造である。
【００１８】
ベースバラスト抵抗１２は、所定の金属（例えば、配線用金属）を薄膜化させてシート抵抗として機能させることで形成される。その抵抗値は、金属の厚みや幅によって自由に設定することができる。第１の容量１３は、このベースバラスト抵抗１２を下部電極として共用し、ベースバラスト抵抗１２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。そして、本第２の実施形態では、上部電極１３ａの上に、誘電体２３ｂ及び上部電極２３ａがさらに積層されて、第２の容量２３が形成される（２層構造）。ベースバラスト抵抗１２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗１２の他方端は、上部電極２３ａと接続点１８で電気的に接続されている。この接続点１８は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。従って、第１の容量１３と第２の容量２３とが並列接続されて、さらにベースバラスト抵抗１２と並列接続される構造となる。
【００１９】
上記構造によれば、少ないチップ面積でより大きな容量を形成することができる。なお、誘電体１３ｂと誘電体２３ｂとは、同じ材料でも異なる材料でもよく、また上部電極１３ａと上部電極２３ａとも、同じ材料でも異なる材料でもよい。
なお、容量の積層数は、上記第２の実施形態で述べた２層に限ったものではなく、容量が並列接続される構造であれば、３層以上であっても構わない。
【００２０】
（第３の実施形態）
図５Ａ及び図５Ｂは、本発明の第３の実施形態に係るトランジスタ集積回路装置の構造を説明する上面図である。このトランジスタ集積回路装置による構造は、チップ面積を増大させずにベースバラスト抵抗値を可変させるための構造である。なお、この図５Ａ及び図５Ｂでは、素子の重なり部分を透過的に示している。
【００２１】
ベースバラスト抵抗３２は、所定の金属（例えば、配線用金属）を薄膜化させてシート抵抗として機能させることで形成される。その抵抗値は、金属の厚みや幅によって自由に設定することができる。図５Ａは、このベースバラスト抵抗３２をミヤンダ形状に形成した例である。図５Ｂは、このベースバラスト抵抗３２をスパイラル形状に形成した例である。容量３３は、このベースバラスト抵抗３２を下部電極として共用し、ベースバラスト抵抗３２上に誘電体１３ｂ及び上部電極１３ａを順に積層することで形成される。ベースバラスト抵抗３２の一方端は、上部電極１３ａと接続点１４で電気的に接続されている。この接続点１４には、上部電極１３ａに接続される配線１６を介して、高周波信号が入力される。一方、ベースバラスト抵抗３２の他方端は、接続点１５及び配線１７を介してトランジスタ１１のベースに接続される。
【００２２】
上記構造によれば、小さなチップ面積で大きなベースバラスト抵抗を形成することができる。なお、ベースバラスト抵抗３２にインダクタンスとしての機能も持たせることができるため、容量３３との間でフィルターを形成することも可能である。これにより、不要な帯域の利得を制限して安定な動作を実現することが可能となる。
【００２３】
（第４の実施形態）
図６Ａは、上述した第１〜第３の実施形態に係るトランジスタ集積回路装置を１つのトランジスタ回路とみなして、このトランジスタ回路を複数並列接続した第４の実施形態に係るトランジスタ集積回路装置の構造を説明する上面図である。図６Ａのように、複数のトランジスタ集積回路装置を並列接続する場合には、各装置の誘電体１３ｂを一体で形成することが好ましい。
【００２４】
上記構造のように、トランジスタ集積回路装置を複数並列接続する場合では、各トランジスタ間の特性ばらつき等に起因する動作の不均一、さらにそれによる熱暴走に起因する素子破壊を回避することができる。
なお、熱安定性のための更なるベースバラスト抵抗やセル間のアイソレーションの確保等のため、図６Ｂに示すようにベースバラスト抵抗の直前や直後に回路素子４０を挿入してもよい。この回路素子４０は、インダクタや抵抗で形成される。
【００２５】
なお、上記第１〜第４の実施形態では、トランジスタ、ベースバラスト抵抗及び容量がそれぞれ１つで構成されるトランジスタ集積回路装置を説明したが、１つのベースバラスト抵抗及び容量に複数のトランジスタが接続されても構わない。
また、抵抗値が正の温度係数を持つ金属材料をベースバラスト抵抗に用いれば、より熱暴走抑制に対して効果的である。
【産業上の利用可能性】
【００２６】
本発明のトランジスタ集積回路装置は、高周波信号を扱うトランジスタ回路等に利用可能であり、特に小さいチップ面積でトランジスタの熱暴走に起因する素子破壊を回避したい場合等に適している。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の第１の実施形態に係るトランジスタ集積回路装置の構造を説明する上面図
【図１Ｂ】図１Ａにおけるａ−ａ断面図
【図２Ａ】本発明の第１の実施形態に係るトランジスタ集積回路装置の他の構造を説明する上面図
【図２Ｂ】図２Ａにおけるｂ−ｂ断面図
【図３Ａ】本発明の第１の実施形態に係るトランジスタ集積回路装置の他の構造を説明する上面図
【図３Ｂ】図３Ａにおけるｃ−ｃ断面図
【図４】本発明の第２実施形態に係るトランジスタ集積回路装置の構造を説明する断面図
【図５Ａ】本発明の第３の実施形態に係るトランジスタ集積回路装置の構造を説明する上面図
【図５Ｂ】本発明の第３の実施形態に係るトランジスタ集積回路装置の他の構造を説明する上面図
【図６Ａ】本発明の第４の実施形態に係るトランジスタ集積回路装置の構造を説明する上面図
【図６Ｂ】本発明の第４の実施形態に係るトランジスタ集積回路装置の他の構造を説明する上面図
【図７】従来のトランジスタ回路の一例を示す図
【図８】従来のトランジスタ回路の他の一例を示す図
【図９】図８の従来のトランジスタ回路が有する周波数−利得特性を示す図
【図１０】従来のトランジスタ回路の他の一例を示す図
【図１１】図１０の従来のトランジスタ回路の構造を説明する上面図
【符号の説明】
【００２８】
１１、１１１  トランジスタ
１２、３２、１１２  ベースバラスト抵抗
１３、２３、３３、１１３  容量
１３ａ、２３ａ  電極
１３ｂ、２３ｂ  誘電体
１４、１５、１８  接続点
１６、１７  配線
４０  回路素子
１０１〜１０３  トランジスタ集積回路装置
【図１Ａ】
2006108574.tif 000003
【図１Ｂ】
2006108574.tif 000004
【図２Ａ】
2006108574.tif 000005
【図２Ｂ】
2006108574.tif 000006
【図３Ａ】
2006108574.tif 000007
【図３Ｂ】
2006108574.tif 000008
【図４】
2006108574.tif 000009
【図５Ａ】
2006108574.tif 000010
【図５Ｂ】
2006108574.tif 000011
【図６Ａ】
2006108574.tif 000012
【図６Ｂ】
2006108574.tif 000013
【図７】
2006108574.tif 000014
【図８】
2006108574.tif 000015
【図９】
2006108574.tif 000016
【図１０】
2006108574.tif 000017
【図１１】
2006108574.tif 000018