(57)【要約】      （修正有）【課題】外部接続用配線の要素であるクロム層とＩＴＯ層との間のコンタクト抵抗を低く維持し、駆動用ＩＣが誤動作するのを防止する。【解決手段】ＴＦＤ素子の第１金属膜及び外部接続用配線の第１導電層を夫々クロムにて形成し、次にその上に酸化タンタルを形成する。次に、アニール処理Ａを約３００℃（保持時間６０分）で実行する。次に、第２金属膜を形成し、その直後に、データ線及びＴＦＤ素子の上にオーバーレイヤーを形成する。これにより、ＴＦＤ素子の第２金属膜の表面及び外部接続用配線の第１導電層の表面に酸化膜が形成されるのを防止できる。【選択図】図１０
2006119340.tif 000002
【特許請求の範囲】
【請求項１】
ＴＦＤ素子を有し、電気光学層を保持する基板を備えた電気光学装置の製造方法であって、
前記基板上に第１の金属膜を形成する第１金属膜形成工程と、
前記第１の金属膜上に第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１の金属膜及び前記第１の絶縁膜に対して所定条件下で熱処理をする熱処理工程と、
前記第１の絶縁膜上に第２の金属膜を積層し前記ＴＦＤ素子を形成すると共に、前記基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第１導電層を各々形成する第１導電層形成工程と、
前記第１導電層形成工程の直後に、次工程として前記ＴＦＤ素子を含む基板上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記複数の配線及び前記外部接続用端子の要素となる前記第１導電層の各々の上に第２導電層を積層して、前記複数の配線の端子部及び前記外部接続用端子を各々形成する外部接続用端子形成工程と、を備えることを特徴とする電気光学装置の製造方法。
【請求項２】
前記第２絶縁膜形成工程は前記第２の絶縁膜にコンタクトホールを形成する工程を有し、
前記第２の絶縁膜上に画素電極を形成して当該画素電極と前記第２の金属膜とを前記コンタクトホールを介して電気的に接続する工程を有することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記基板上に駆動用ＩＣを実装し、前記外部接続用端子は前記駆動用ＩＣの入力側の端子と連続して形成されることを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記第２の金属膜及び前記第１導電層は各々クロムからなることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記熱処理工程は、熱処理装置内において水蒸気を含む空気雰囲気中で、約２８０〜３１０℃の加熱温度で且つ当該加熱温度の保持時間が６０分〜１２０分の条件下で実行することを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記熱処理工程は、前記加熱温度に保持された前記熱処理装置内を約２．５〜５℃／分の降温速度で冷却する工程を有することを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記ＴＦＤ素子の縦及び横方向の長さは各々約３μｍに設定され、
前記画素電極の縦及び横方向の長さは各々約１２０〜１８０μｍ及び約４０〜６０μｍに設定されると共に、前記画素電極は約１４０〜２００個／インチに設定され、
前記電気光学層の厚さは約２.４μｍ程度に、且つ、前記画素電極の容量と前記ＴＦＤ素子の容量との比は約４程度に設定されることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置の製造方法。
【請求項８】
前記外部回路と電気的に接続された前記外部接続用端子の他端側から前記複数の配線の端子部に電気的に接続された前記外部接続用端子の一端側までの抵抗値は約１００Ω以下に設定されることを特徴とする請求項１乃至７のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な電気光学装置の製造方法に関する。
【背景技術】
【０００２】
従来から、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。電気光学装置の一例としての二端子素子型アクティブマトリクス、あるいはＴＦＤ(Thin Film Diode)と呼ばれる液晶パネルにおいては、相互に対向する２枚の基板のうち一方の基板に走査線が、他方の基板に信号線（データ線）及び画素電極が形成され、両基板間に液晶が封入されている。そして、他方の基板には、ＴＦＤ（薄膜ダイオード）などの電流−電圧特性が非線形な素子が設けられ、その素子は画素電極及び信号線に夫々接続されている。
【０００３】
また、そのような液晶パネルでは、いわゆる張り出し領域と称される他方の基板上に信号線や走査線を夫々駆動するための駆動用ＩＣ（ドライバＩＣ）がＣＯＧ（Chip On Glass）技術などの方法によって実装されている。この駆動用ＩＣは、例えばクロム層と、ＩＴＯ（Indium-Tin Oxide）層とがこの順に積層されてなる外部接続用配線等を介して、ＦＰＣ（Flexible Printed Circuit）などの接続端子に電気的に接続されている。これにより、例えば、携帯電話や情報端末などの電子機器からＦＰＣ及び駆動用ＩＣ等を介して、データ線及び走査線側に信号や電力が供給されるようになっている。
【０００４】
上記の液晶パネルの駆動用ＩＣ付近における製造過程では、通常、外部接続用配線の要素となるクロム層が形成された直後に、非線形素子の素子特性を調整するための熱処理等が実行される。そして、その後の工程において、そのクロム膜上にＩＴＯ層が積層されることにより外部接続用配線が形成され、さらにその外部接続用配線とＦＰＣ及び駆動用ＩＣとが各々ＡＣＦ（Anisotropic Conductive Film）等を介して電気的に接続される。この製造方法によると、クロム層が形成された直後に、上記した熱処理等が行われるので、その熱によって当該クロム層の表面に酸化膜が形成されてしまう。このため、クロム層とＩＴＯ層との間のコンタクト抵抗が高くなり、外部接続用配線の抵抗が高くなる。これにより、駆動用ＩＣに接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間におけるコンタクト抵抗が高くなり、液晶パネルの駆動時に駆動用ＩＣが誤動作してしまうという問題が生じていた。
【０００５】
なお、この種の非線形素子等の製造方法として、例えば、第１の導電膜を形成した素子基板をアニール炉内においてプレアニールし、そして第１の導電膜上に絶縁膜を形成した後に、その素子基板をその炉内で上下反転して３００℃以上、１０〜１２０分程度の条件下でアニールＡを行うことにより、素子基板に形成される複数の非線形素子の特性を基板全面に亘って均一化させる非線形素子の製造方法が知られている（例えば、特許文献１を参照）。また、この特許文献１によれば、上記の工程に続いて第２の導電膜を形成し、その後画素電極を形成した素子基板を２００℃以上でアニールＢを行うことにより、非線形素子の電圧−電流特性の変動を抑えるようにしている。また、その他にも、例えば、第１の導電膜等の表面に絶縁膜を形成した後等に、所定の条件下で熱処理を実施することにより、非線形素子の特性を向上するようにした非線形素子の製造方法が知られている（例えば、特許文献２乃至４を参照）。
【０００６】
【特許文献１】特開２０００−２６７１３８号公報
【特許文献２】特開２００２−３７２７２５号公報
【特許文献３】特開２００３−５０４０３号公報
【特許文献４】特開平１０−２４７７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の点に鑑みてなされたものであり、外部接続用配線の要素であるクロム層とＩＴＯ層との間のコンタクト抵抗を改善し、駆動用ＩＣに接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時に駆動用ＩＣが誤動作するのを防止することが可能な電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の１つの観点では、ＴＦＤ素子を有し、電気光学層を保持する基板を備えた電気光学装置の製造方法は、前記基板上に第１の金属膜を形成する第１金属膜形成工程と、前記第１の金属膜上に第１の絶縁膜を形成する第１絶縁膜形成工程と、前記第１の金属膜及び前記第１の絶縁膜に対して所定条件下で熱処理をする熱処理工程と、前記第１の絶縁膜上に第２の金属膜を積層し前記ＴＦＤ素子を形成すると共に、前記基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第１導電層を各々形成する第１導電層形成工程と、前記第１導電層形成工程の直後に、次工程として前記ＴＦＤ素子を含む基板上に第２の絶縁膜を形成する第２絶縁膜形成工程と、前記複数の配線及び前記外部接続用端子の要素となる前記第１導電層の各々の上に第２導電層を積層して、前記複数の配線の端子部及び前記外部接続用端子を各々形成する外部接続用端子形成工程と、を備える。
【０００９】
上記の電気光学装置の製造方法では、第１金属膜形成工程によりタンタルタングステンなどからなる第１の金属膜が形成され、第１絶縁膜形成工程により第１の金属膜上に酸化タンタル（ＴａＯｘ）などからなる第１の絶縁膜が形成される。なお、第１の絶縁膜の誘電率は２２〜２８に設定するのが好ましい。また、熱処理工程により第１の金属膜及び第１の絶縁膜に対して熱処理（後述の実施形態中ではアニール処理Ａに相当）が所定条件下で熱処理が実行される。第１導電層形成工程により、その第１の絶縁膜上に第２の金属膜が積層されて、ＴＦＤ素子が形成される。また、この工程により、基板上の張り出し領域に複数の配線及び外部回路に接続するための外部接続用端子の要素となる第１導電層が各々形成される。好適な例では、前記第２の金属膜及び第１導電層は各々クロムとすることができる。また、このとき、前記ＴＦＤ素子の縦及び横方向の長さは各々約３μｍに設定することができる。その第１導電層形成工程の直後に、次工程としての第２絶縁膜形成工程により、ＴＦＤ素子を含む基板上に第２の絶縁膜（後述の実施形態ではオーバーレイヤーに相当）が形成される。ここで、「第１導電層形成工程の直後に、次工程としての第２絶縁膜形成工程」とは、第１導電層形成工程と第２絶縁膜形成工程との間に一切の工程が含まれないことを意味している。
【００１０】
また、外部接続用端子形成工程により、複数の配線及び外部接続用端子の要素となる第１導電層の各々の上に、例えばＩＴＯなどからなる第２導電層が積層されて、複数の配線の端子部及び前記外部接続用端子が各々形成される。なお、複数の配線は、基板上の張り出し領域や額縁領域に形成される複数のデータ線及び走査線に対応している。これらの一連の工程により電気光学装置が製造される。
【００１１】
特に、この電気光学装置の製造方法では、熱処理工程による熱処理を所定条件下、熱処理装置内において水蒸気を含む空気ガス雰囲気中で、約２８０〜３１０℃、好ましくは約３００℃の加熱温度で且つ当該加熱温度の保持時間が６０分〜１２０分の条件下で実行される。このように、比較的低い温度で第１の金属膜及び第１の絶縁膜に対して熱処理を行うことにより、後工程において再びそれらの要素に熱処理を施すことなく、ＴＦＤ素子を所望の素子特性にすることができる。また、熱処理工程は、前記加熱温度、即ち約２８０〜３１０℃、好ましくは約３００℃に保持された前記熱処理装置内を約２．５〜５℃／分（最適条件は、約２．７５℃／分）の降温速度で冷却する工程を有している。これにより、ＴＦＤ素子の要素である第１の絶縁膜等が取り込む水分量を低減することができ、ＴＦＤ素子の抵抗値を下げることができる。
【００１２】
また、この電気光学装置の製造方法では、第１導電層形成工程の直後に、次工程としての第２絶縁膜形成工程が実行される、即ち第１導電層形成工程と第２絶縁膜形成工程との間に、例えば熱処理工程などの一切の工程が含まれない。このため、ＴＦＤ素子の要素である第２の金属膜の表面に酸化膜が必要以上に形成されるのを防止できる。また、複数の配線及び外部接続用端子の各第１導電層の表面に酸化膜が必要以上に形成されるのを防止できる。なお、第２絶縁膜形成工程において、第２の絶縁膜を形成する際に、例えば２２０℃（３０分）程度の焼成は実行されるので、その分第２の金属膜及び上記各第１導電層の表面に酸化膜は形成されるが軽度である。これにより、第１導電層と第２導電層との間のコンタクト抵抗を下げることができ、外部接続用配線自体の抵抗値を下げることができる。好適な例では、前記外部回路と電気的に接続された前記外部接続用端子の他端側から前記複数の配線の端子部に電気的に接続された前記外部接続用端子の一端側までの抵抗値は約１００Ω以下に設定することができる。また、基板上に駆動用ＩＣ（ドライバＩＣ）が実装され、外部接続用端子はその駆動用ＩＣの入力側の端子と連続して形成することができる。なお、基板側の外部接続端子と駆動用ＩＣの入力側端子とは連続形成されていなくとも良い。よって、駆動用ＩＣが誤動作するのを防止することができる。
【００１３】
上記の電気光学装置の製造方法の一つの態様では、前記第２絶縁膜形成工程は前記第２の絶縁膜にコンタクトホールを形成する工程を有し、前記第２の絶縁膜上に画素電極を形成して当該画素電極と前記第２の金属膜とを前記コンタクトホールを介して電気的に接続する工程を有する。
【００１４】
この態様によれば、第２絶縁膜形成工程により、例えばサブ画素領域内に対応する第２の絶縁膜にコンタクトホールが形成される。また、この態様によれば、サブ画素領域内に対応する第２の絶縁膜上に画素電極が形成され、当該画素電極と第２の金属膜とがコンタクトホールを介して電気的に接続される。即ち、画素電極とＴＦＤ素子とが電気的に接続される。好適な例では、前記画素電極の縦及び横方向の長さは各々約各々約１２０〜１８０μｍ（最適条件は、１６０μｍ）及び約４０〜６０μｍ（最適条件は、約５０μｍ）に設定することができる。また、前記画素電極の数量は約１４０〜２００個／インチ（最適条件は、約１６０個／インチ）に設定することができる。また、前記電気光学層の厚さは約２.４μｍ程度に、且つ、前記画素電極の容量と前記スイッチング素子の容量との比は約４程度に設定することができる。また、電気光学層の平均誘電率は５〜７に設定するのが好ましい。
【００１５】
また、第１導電層形成工程の直後に次工程としての第２絶縁膜形成工程が実行され第２の金属膜の表面には必要以上の酸化膜が形成されないので、画素電極とスイッチング素子の間のコンタクト抵抗を小さくすることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の実施形態は、本発明を電気光学装置の製造方法の一例としての液晶表示装置の製造方法に適用したものである。本実施形態の製造方法では、アニール処理Ａを低温下で実行し、且つ、ＴＦＤ素子の要素である第２金属膜の形成工程の直後に、その次工程としてオーバーレイヤーの形成工程を実行、具体的には第２金属膜の形成工程とオーバーレイヤーの形成工程との間において通常行われるアニール処理Ｂの工程を省く。これらの工程を実行することにより、外部接続用配線の要素である第１導電層（クロム層）と第２導電層（ＩＴＯ層）との間のコンタクト抵抗を低く維持し、Ｘ及びＹドライバＩＣの各々に接続された外部接続用配線の一端側からＦＰＣに接続された外部接続用配線の他端側までの間における抵抗値が高くなるのを防止して、駆動時にＸ及びＹドライバＩＣが誤動作するのを防止する。また、ＴＦＤ素子の抵抗値を小さくすると共に、画素電極とＴＦＤ素子との間のコンタクト抵抗を小さくする。
[液晶表示装置の構成]
まず、本発明の実施形態に係る液晶表示装置の構成について説明する。図１は、本発明の液晶表示装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶表示装置１００の電極及び配線の構成を平面図として示している。ここに、本発明の液晶表示装置１００は、ＴＦＤ素子を用いたアクティブマトリクス駆動方式であって、半透過反射型の液晶表示装置である。図２は、図１の液晶表示装置１００における切断線Ａ−Ａ’に沿った概略断面図を示す。
【００１７】
まず、図２を参照して、切断線Ａ−Ａ’に沿った液晶表示装置１００の断面構成について説明し、その後、液晶表示装置１００の電極及び配線の構成について説明する。
【００１８】
図２において、液晶表示装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール部材３を介して貼り合わされ、内部に液晶が封入されて液晶層４が形成されてなる。なお、本発明では、好適な例として液晶層４の誘電率εＬＣを約６（ε⊥：約４、ε//：約１０）程度に、液晶層４の厚さ、即ちセルギャップＤ１０を約２.４μｍ程度に夫々設定している。そして、この枠状のシール部材３には、複数の金属粒子などの導通部材７が混入されている。
【００１９】
下側基板２の内面上には、表面上に細かい凹凸が形成された散乱層９が形成されている。散乱層９の内面上は、サブ画素領域ＳＧ毎に、所定の厚みを有する反射層５が形成されている。各反射層５には、矩形状の開口２０（以下、「透過開口領域」とも呼ぶ。）が形成されている。各反射層５は、アルミニウム、アルミニウム合金、銀合金等の薄膜により形成することができる。開口２０は、カラーフィルタ基板９２の内面上に縦横にマトリクス状に配列されたサブ画素領域ＳＧ毎に、当該サブ画素領域ＳＧの全面積を基準として所定割合の面積を有するように形成されている。
【００２０】
反射層５上であって且つ各サブ画素領域ＳＧの間には、隣接するサブ画素領域ＳＧ間を隔て、一方のサブ画素から他方のサブ画素への光の混入を防止するため、黒色遮光層ＢＭが形成されている。この黒色遮光層ＢＭは、黒色の樹脂材料、例えば黒色の顔料を樹脂中に分散させたもの等を用いることが可能である。なお、本発明では、これに代えて、Ｒ、Ｇ、Ｂの着色層が相互に重ね合わされて形成された重ね遮光層（図示略）を用いてもよい。
【００２１】
また、反射層５上及び開口２０上には、サブ画素領域ＳＧ毎にＲ、Ｇ、Ｂの三色のいずれかからなる着色層６Ｒ、６Ｇ、及び６Ｂが形成されている。着色層６Ｒ、６Ｇ及び６Ｂによりカラーフィルタが構成される。画素Ｇは、Ｒ、Ｇ、Ｂのサブ画素から構成されるカラー１画素分の領域を示している。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。また、図２に示すように、開口２０上に形成された着色層６の厚さは、反射層５上に形成された着色層６の厚さよりも厚く形成されている。これにより、着色層６は、反射型表示モードと透過型表示モードとにおいて夫々所望の色相及び明るさを呈するように設計されている。
【００２２】
着色層６及び黒色遮光層ＢＭの上には、透明樹脂等からなる保護層１８が形成されている。この保護層１８は、カラーフィルタ基板９２の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。保護層１８の表面上には、ストライプ状のＩＴＯ（Indium-Tin Oxide）などの透明電極（走査電極）８が形成されている。この透明電極８の一端はシール部材３内に延在しており、そのシール部材３内の導通部材７と電気的に接続されている。
【００２３】
一方、上側基板１の内面上には、下地層となるＴａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、データ線３２及びＴＦＤ素子２１が形成されている。Ｔａ２Ｏ５膜７０、データ線３２及びＴＦＤ素子２１の内面上には、絶縁性を有するオーバーレイヤー２５が形成されている。オーバーレイヤー２５の内面上には、サブ画素領域ＳＧ毎に画素電極１０が形成されている。上側基板１の内面上の左右周縁部には、走査線３１が形成されており、走査線３１の終端部はシール部材３内に延在しており、その走査線３１は、シール部材３内の導通部材７と電気的に接続されている。
【００２４】
下側基板２の透明電極８の内面上、及び上側基板１の画素電極１０の内面上には、それぞれ図示しない配向膜が形成されている。それらの配向膜の間には、液晶層４の厚さを均一に保持するために粒子状のスペーサ（図示略）がランダムに配置されている。スペーサの材料としては、シリカや樹脂などを主成分とするものが好ましい。
【００２５】
下側基板２の外面上には、位相差板（１／４波長板）１１及び偏光板１２が配置されており、上側基板１の外面上には、位相差板（１／４波長板）１３及び偏光板１４が配置されている。また、偏光板１２の下側には、バックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００２６】
下側基板２の透明電極８、即ち下側基板２の走査線と、上側基板１の走査線３１とは、シール部材３内に混入された導通部材７を介して上下導通している。
【００２７】
さて、本実施形態の液晶表示装置１００において反射型表示がなされる場合、液晶表示装置１００に入射した外光は、図２に示す経路Ｒに沿って進行する。つまり、液晶表示装置１００に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、着色層６が形成されている領域を通過して、その着色層６の下側にある反射層５により反射され、再度着色層６を通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００２８】
一方、透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行し、透過開口領域、即ち、開口２０上の着色層６を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００２９】
次に、図１、図３及び図４を参照して、本発明の素子基板９１及びカラーフィルタ基板９２の電極及び配線の構成について説明する。図３は、素子基板９１を正面方向（即ち、図２における下方）から観察したときの素子基板９１の電極及び配線などの構成を平面図として示す。図４は、カラーフィルタ基板９２を正面方向（即ち、図２における上方）から観察したときのカラーフィルタ基板９２の電極の構成を平面図として示す。図３及び図４において、電極や配線以外のその他の要素は説明の便宜上図示を省略している。
【００３０】
図１において、素子基板９１の画素電極１０と、カラーフィルタ基板９２の透明電極８との交差する領域が表示の最小単位であるサブ画素を構成する。そして、このサブ画素が紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１及び図３において、液晶表示装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８である。
【００３１】
（電極及び配線構成）
先ず、図３を参照して、素子基板９１の電極及び配線の構成などについて説明する。なお、図３において、素子基板９１の張り出し領域３６側の辺９１ａから反対側の辺９１ｃへ向かう方向をＹ方向とし、辺９１ｄから辺９１ｂへ向かう方向をＸ方向とする。
【００３２】
素子基板９１は、複数のデータ線３２、ＴＦＤ素子２１、画素電極１０、複数の走査線３１、ＹドライバＩＣ３３、ＸドライバＩＣ３４、複数の外部接続用配線３５、及びＦＰＣ９０を備えている。
【００３３】
複数のデータ線３２は、Ｙ方向に延在する直線状の配線であり、張り出し領域３６から有効表示領域Ｖにかけて形成されている。各データ線３２は一定の間隔を隔てて形成されている。また、各データ線３２は、適宜の間隔をおいて各ＴＦＤ素子２１に接続されており、各ＴＦＤ素子２１は対応する各画素電極１０に接続されている。これにより、各データ線３２は、各ＴＦＤ素子２１を介して各画素電極１０に電気的に接続されている。
【００３４】
複数の走査線３１は、本線部分３１ａと、その本線部分３１ａに対して略直角に折れ曲がる折れ曲がり部分３１ｂとにより構成されている。各本線部分３１ａは、額縁領域３８内を張り出し領域３６からＹ方向に形成されている。また、各本線部分３１ａは、各データ線３２に対して略平行で、且つ、一定の間隔を隔てて形成されている。各折れ曲がり部分３１ｂは、額縁領域３８内において、左右に位置するシール部材３内までＸ方向に延在している。そして、その折れ曲がり部分３１ｂの終端部は、シール部材３内において導通部材７に電気的に接続されている。なお、データ線３２や走査線３１のうち、張り出し領域３６や額縁領域３８に形成された部分は引き回し配線又は単に配線とも呼ばれる。
【００３５】
素子基板９１の張り出し領域３６上には、ＹドライバＩＣ３３及びＸドライバＩＣ３４が実装されている。また、張り出し領域３６上には、複数の外部接続用配線３５が形成されている。
【００３６】
ＹドライバＩＣ３３は、その入力側に導電性を有する複数のバンプ３３ｂを、その出力側に導電性を有する複数のバンプ３３ａを夫々備えている。ＹドライバＩＣ３３の入力側は、複数のバンプ３３ｂ及び図示しないＡＣＦ（図示略）を介して、外部接続用配線３５の一端側に電気的に接続されている。一方、ＹドライバＩＣ３３の出力側は、複数のバンプ３３ａ及びＡＣＦ（図示略）を介して、複数の走査線３１の一端側に電気的に接続されている。これにより、ＹドライバＩＣ３３は、複数の走査線３１に走査信号を出力することが可能となっている。
【００３７】
ＸドライバＩＣ３４は、その入力側に導電性を有する複数のバンプ３４ｂを、その出力側に導電性を有する複数のバンプ３４ａを夫々備えている。ＸドライバＩＣ３４の入力側は、複数のバンプ３４ｂ及びＡＣＦ（図示略）を介して、外部接続用配線３５の一端側に電気的に接続されている。一方、ＸドライバＩＣ３４の出力側は、複数のバンプ３４ａ及びＡＣＦ（図示略）を介して、複数のデータ線３２の一端側に電気的に接続されている。これにより、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号を出力することが可能となっている。
【００３８】
ＦＰＣ９０は複数の配線９０ａを有しており、各配線９０ａの一端側は、複数の外部接続用配線３５の他端側にＡＣＦ（図示略）を介して電気的に接続されている。
【００３９】
以上の電極及び配線構造を有する素子基板９１では、例えば携帯電話や情報端末などの電子機器からＦＰＣ９０、各ＹドライバＩＣ３３及びＸドライバＩＣ３４等を介して、データ線３２にデータ信号を、走査線３１に走査信号を夫々出力する。
【００４０】
次に、カラーフィルタ基板９２の電極の構成について説明する。図４に示すように、カラーフィルタ基板９２は、Ｘ方向にストライプ状の透明電極（走査電極）８が形成されている。各透明電極８の左端部或いは右端部は、図１及び図４に示すように、シール部材３内まで延在しており、且つ、シール部材３内の導通部材７に電気的に接続されている。
【００４１】
以上に述べた、カラーフィルタ基板９２と素子基板９１とをシール部材３を介して貼り合わせた状態が図１に示されている。図示のように、カラーフィルタ基板９１の各透明電極８は、素子基板９２の各データ線３２に対して直交しており、且つ、横列をなす複数の画素電極１０と平面的に重なり合っている。このように、透明電極８と画素電極１０とが重なり合う領域がサブ画素領域ＳＧを構成する。
【００４２】
また、カラーフィルタ基板９２の透明電極８（即ち、カラーフィルタ基板９２側の走査線）と、素子基板９１の走査線３１とは、図示のように左辺側と右辺側との間で交互に重なり合っており、その透明電極８と走査線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、透明電極８たるカラーフィルタ基板９２の各走査線と、素子基板９１の各走査線３１との導通は、図示のように左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９２の透明電極８は、素子基板９１の走査線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００４３】
（オーバーレイヤー構造）
次に、図５乃至図７を参照して、液晶表示装置１００における素子基板９１の構造、いわゆるオーバーレイヤー構造について説明する。図５は、素子基板９１における複数の画素電極１０等のレイアウトを示す平面図である。図６は、図５における切断線Ｂ−Ｂ’に沿った部分断面図である。なお、図５は、背面側から観察側を見た場合の構成を示しているので、図５では手前側が、図６では上側が、それぞれ背面側となる。
【００４４】
上側基板１の外面上には、位相差板１３及び偏光板１４が配置されている。一方、上側基板１の内面上には、Ｔａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０の内面上には、ＴＦＤ素子２１及びデータ線３２が形成されている。
【００４５】
ＴＦＤ素子２１は、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂから構成される。第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂは、タンタルを主成分とするＴａＷ（タンタルタングステン）などからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成され、Ｔａ２Ｏ５などからなる絶縁膜３２３と、この表面に形成されて相互に離間する第２金属膜３１６、３３６とを有する。
このうち、第２金属膜３１６、３３６は、クロムやモリブデン等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３２からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、後述するＩＴＯ等の画素電極１０の接続部１０ｚに接続するために用いられる。
【００４６】
ここで、ＴＦＤ素子２１のうち、第１のＴＦＤ素子２１ａは、データ線３２の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２１ｂは、データ線３２の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ素子２１ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２１ｂの電流−電圧特性は、第１のＴＦＤ素子２１ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２１は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００４７】
なお、本発明では、図５に示すように、好適な例として絶縁膜３２３が形成された第１金属膜３２２のＸ方向（横方向）の長さＤ５は約３μｍ程度に設定されていると共に、第２金属膜３１６及び３３６のＹ方向（縦方向）の長さＤ６は夫々約３μｍ程度に設定されている。このため、第１金属膜３２２と第２金属膜３１６との交差する領域Ｅ５０に形成される第１のＴＦＤ素子２１ａ、及び、第１金属膜３２２と第２金属膜３３６との交差する領域Ｅ５１に形成される第２のＴＦＤ素子２１ｂは、それぞれ平面視した状態で正方形の形状をなしており、それらの各面積Ｓは約９μｍ２程度となっている。また、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂの要素である絶縁膜３２３の厚さｄは約２００Å程度に設定されていると共に、その誘電率εは約２５程度に設定されている。よって、上記の各パラメータ等を一般的な静電容量の式に代入することにより、１つのＴＦＤ素子の容量ＣＴＦＤ（即ち、第１のＴＦＤ素子２１ａの容量又は第２のＴＦＤ素子２１ｂの容量）を算出することができる。
【００４８】
Ｔａ２Ｏ５膜７０の内面上には、オーバーレイヤー２５が形成されてなり、ＴＦＤ素子２１及びデータ線３２はオーバーレイヤー２５にて覆われている。オーバーレイヤー２５は、サブ画素領域ＳＧ毎に断面視した状態で略台形を逆にした形状をなす開口、即ちコンタクトホール２５ａを有している。好適な例では、図６において、このコンタクトホール２５ａの径Ｄ７０は約７μｍ程度とすることができる。サブ画素領域ＳＧに対応するオーバーレイヤー２５の内面上には、画素電極１０が形成されている。
【００４９】
図５に示すように、画素電極１０は、オーバーレイヤー２５の内面上にマトリクス状に配列されている。好適な例では、画素電極１０の数量は１６０ＰＰＩ（Pixel Per Inch）に設定することができる。画素電極１０ａ、１０ｂ、１０ｃは、Ｂ（青）、Ｒ（赤）、Ｇ（緑）の各色に対応する着色層６と夫々対向している。各画素電極１０は、コンタクトホール２５ａ内に延びてＴＦＤ素子２１と電気的に接続される接続部１０ｚを有している。各画素電極１０の接続部１０ｚは、コンタクトホール２５ａを介して、対応するＴＦＤ素子２１の第２金属膜３３６と接続されている。そして、同一列に属する画素電極１０は、それぞれＴＦＤ素子２１を介して、１本のデータ線３２に共通接続されている。また、同一行に属する画素電極１０は、夫々１本の透明電極８（走査線）と対向している。
【００５０】
なお、本発明では、図５に示すように、好適な例として画素電極１０のＸ方向の長さＤ７は約５０μｍ程度に設定されていると共に、そのＹ方向の長さＤ８は約１５０μｍ程度に設定されている。このため、画素電極１０の面積Ｓは約７５００μｍ２程度となっている。よって、上記した液晶層４の誘電率εＬＣ、セルギャップＤ１０、及び画素電極１０の各パラメータを一般的な静電容量の式に代入することにより、１つの画素電極１０の容量ＣＬＣを算出することができる。
【００５１】
以上の構成を有する素子基板９１では、特に、画素電極１０の接続部１０ｚと第２金属膜３３６とのコンタクト抵抗が１ＭΩ以下となるように設定されている。また、本発明では、好適な例として、１つの画素電極１０の容量ＣＬＣと、１つのＴＦＤ素子容量ＣＴＦＤ（即ち、第１のＴＦＤ素子２１ａの容量又は第２のＴＦＤ素子２１ｂの容量）との比は、約４程度に設定されている。
【００５２】
（外部接続用配線等の構成）
次に、図７及び図８を参照して、外部接続用配線３５などの構成について説明する。図７は、図３における破線領域Ｅ２付近を拡大した部分拡大平面図を示す。図８は、図７における切断線Ｃ−Ｃ’に沿った部分断面図を示す。
【００５３】
下側基板１上にはＴａ２Ｏ５膜７０が形成されている。Ｔａ２Ｏ５膜７０上には、複数のデータ線３２及び外部接続用配線３５が形成されている。
【００５４】
各データ線３２は、クロムなどの材料にて形成され単層構造をなす本線３２ｙ（領域Ｅ２１に相当）と、その本線３２ｙの一端側に多層構造をなす端子部３２ｘ（領域Ｅ２０に相当）とを有している。本線３２ｙは、図示しない有効表示領域Ｖ側からＸドライバＩＣ３４近傍まで延在してなる。端子部３２ｘは、図８に示すように、クロムなどの導電材料よりなる第１導電層３２ａと、ＩＴＯなどの導電材料よりなる第２導電層３２ｂとを、この順に積層した構造を有している。なお、第１導電層３２ａ、及び第２導電層３２ｂは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第１導電層３２ａの厚さは約３０００Åに、第２導電層３２ｂの厚さは約５００Åに夫々形成することができる。端子部３２ｘの要素である第２導電層３２ｂは、ＸドライバＩＣ３４の出力側の各バンプ３４ａにＡＣＦ８０を介して電気的に接続されている。ＡＣＦ８０は、接着用樹脂材料８０ａと、その中に分散配置された導電性粒子８０ｂとにより構成されている。
【００５５】
外部接続用配線３５は、端子部３２ｘと同一の積層構造を有している。即ち、外部接続用配線３５は、クロムなどの導電材料よりなる第１導電層３５ａと、ＩＴＯなどの導電材料よりなる第２導電層３５ｂとを、この順に積層した構造を有している。なお、第１導電層３５ａ、及び第２導電層３５ｂは、夫々同一の長さ及び配線幅に形成されている。好適な例では、第１導電層３５ａの厚さは約３０００Åに、第２導電層３５ｂの厚さは約５００Åに夫々形成することができる。
【００５６】
外部接続用配線３５の一端側、具体的には第２導電層３５ｂの一端側は、対応するＸドライバＩＣ３４の入力側の各バンプ３４ｂと、ＡＣＦ８０を介して電気的に接続されている。一方、外部接続用配線３５の他端側、具体的には第２導電層３５ｂの他端側は、対応するＦＰＣ９０の複数の配線９０ａにＡＣＦ８０を介して電気的に接続されている。そして、ＦＰＣ９０と電気的に接続された外部接続用配線３５の他端側からＸドライバＩＣ３４と電気的に接続された外部接続用配線３５の一端側までの平均的な抵抗値は約１００Ω以下に設定されている。かかる配線構成により、ＦＰＣ９０側からの信号及び電力は外部接続用配線３５を通じてＸドライバＩＣ３４へ出力される。また、ＸドライバＩＣ３４は、その出力された信号等に基づいて、データ線３２へデータ信号を出力する。
【００５７】
なお、上記では、ＸドライバＩＣ３４及びＦＰＣ９０の各々に接続される外部接続用配線３５の構成及びその作用等について説明した。かかる構成及び作用等は、各ＹドライバＩＣ３３及びＦＰＣ９０の各々に接続される外部接続用配線３５についても同様に適用される。
【００５８】
また、上記した外部接続用配線３５では、第１導電層３５ａ、及び第２導電層３５ｂを夫々同一の長さ及び配線幅となるように形成した。しかし、これに限らず、それらの長さ及び配線幅は、夫々異なるように形成しても構わない。
【００５９】
[液晶表示装置の製造方法]
次に、図９乃至図１８等を参照して、上記した液晶表示装置１００の製造方法について説明する。図９は、液晶表示装置１００の製造方法を示すフローチャートである。図１０は、図９における工程Ｓ１に対応するフローチャートであり、具体的には素子基板９１の製造方法を示すフローチャートである。特に、本発明は、図１０のフローチャートにおける工程Ｐ５と、図１０のフローチャートにおいて工程Ｐ８’を省いた点とに特徴を有している。図１１乃至図１７は、図１０のフローチャートの各工程に対応している。また、図１１乃至図１７において、紙面上側には、図６に示される部分の製造工程に対応する平面図及びそれに対応する断面図を示すと共に、紙面下側には、図８に示される部分の製造工程に対応する断面図を示す。なお、以下では、必要に応じて、図６、又は図８を適宜参照されたい。また、ＹドライバＩＣ３３付近の製造工程はＸドライバＩＣ３４付近の製造工程と略同様であるため、図１１乃至図１７では、その構成及び説明は省略する。また、図１１乃至図１７の平面図において、矩形状の破線領域は１つのサブ画素領域ＳＧを示している。
【００６０】
先ず、素子基板９１を作製する（工程Ｓ１）。ここで、図１１乃至図１７等を参照して、素子基板９１の製造方法について詳述する。まず、図１１（ａ）及び（ｂ）に示すように、上側基板１上に、下地層となるＴａ２Ｏ５膜７０を約０.１μｍの厚さにて形成し（工程Ｐ１）、続いて、そのＴａ２Ｏ５膜７０上に、Ｗ（タングステン）を約０.２重量％含むＴａＷ膜３５０を約０.１μｍの厚さに且つその配線幅を約３μｍ程度に形成する（工程Ｐ２）。
【００６１】
次に、図１２（ａ）及び（ｂ）に示すように、ＴａＷ膜３５０をドライエッチングによりパターニングする（工程Ｐ３）。これにより、図１２（ａ）においては、ＴＦＤ素子２１の構成要素である第１金属膜３２２が形成される。一方、図１２（ｂ）に対応する基板側では、Ｔａ２Ｏ５膜７０上に形成されたＴａＷ膜３５０は除去される。
【００６２】
次に、図１３（ａ）に示すように、陽極酸化法にて、第１金属膜３２２上に、Ｔａ２Ｏ５膜よりなる絶縁膜３２３を約０．０２μｍの厚さにて形成する（工程Ｐ４）。なお、この工程において、図１３（ｂ）に示される基板側には絶縁膜３２３は形成されない。
【００６３】
続いて、第１金属膜３２２を被覆している絶縁膜３２３等に対して、本発明の特徴をなす熱処理Ａ、即ちアニ−ル処理Ａを実行する（工程Ｐ５）。特に、本発明では、アニール処理装置内においてアニール処理Ａを所定の条件下で実行することにより、ＴＦＤ素子２１の抵抗値を下げることを目的としている。このアニール処理Ａは通常、約３２０℃程度の温度で実行されるが、本発明では、水蒸気を含む空気雰囲気中で且つそれより低い温度となる約３００℃の条件下で実行する。
【００６４】
この点について、図１８のグラフを参照して説明する。図１８は、本発明のアニール処理Ａの工程における温度と時間との関係を示すグラフである。図１８のグラフにおいて、縦軸には温度（℃）を、横軸には時間（分）を夫々示す。図１８のグラフに示されるように、予め約８０℃程度に保持された装置内を、所定の昇温速度で約３００℃まで昇温する。このときの昇温速度は、約２２０℃／４０分（ｔ１〜ｔ２の区間に相当）、即ち、約５.５℃／分である。続いて、約３００℃まで加熱された装置内を好ましくは約６０分〜１２０分、本例では約６０分程度（ｔ２〜ｔ３の区間に相当）保持する。続いて、約３００℃程度に保持された装置内を所定の降温速度で当初の約８０℃程度まで冷却する。このときの降温速度は、約２２０℃／８０分（ｔ３〜ｔ４の区間に相当）、即ち、約２.７５℃／分である。
【００６５】
このように、本発明のアニ−ル処理Ａは、特に、アニ−ル処理装置内における水蒸気を含む空気雰囲気中で、通常行われる約３２０℃から２０℃下げた約３００℃、保持時間６０分の条件下にて実行し、その保持時間に対応する温度から上記した降温速度で一定の温度まで冷却する。これにより、ＴＦＤ素子２１の要素である絶縁膜３２３たるＴａ２Ｏ５膜等が取り込む水分量を低減することができ、ＴＦＤ素子２１の抵抗値を下げることができる。降温速度は、上記を最適条件とし、約２．５〜５℃／分の範囲では、ＴＦＤ素子２１の低抵抗化が可能であった。
【００６６】
次に、Ｔａ２Ｏ５膜７０、及び絶縁膜３２３の上に、クロム膜を約３０００Åの厚さにて形成し（工程Ｐ６、図示略）、続いて、図１４（ａ）に示すように、そのクロム膜をパターニングして、第２金属膜３３６、３１６を夫々形成する（工程Ｐ７）。このとき、第２金属膜３３６、３１６の配線幅は、それぞれ約３μｍ程度に設定することができる。これにより、データ線３２が形成される。また、図１４（ｂ）に示すように、Ｔａ２Ｏ５膜７０上には、データ線３２、及び外部接続用配線３５の要素である第１導電層３５ａが夫々形成される。なお、データ線３２の端子部３２ｘ（図示略）が形成される予定の領域、即ち領域Ｅ２０に対応するＴａ２Ｏ５膜７０上には、その端子部３２ｘの要素となる第１導電層３２ａが形成される。
【００６７】
次に、図１５（ａ）に示すように、上記の工程において陽極酸化するために使用していた余分なＴａＷ膜、厳密にいえば表面上に絶縁膜３２３が形成された余分な第１金属膜３２２をＴａ２Ｏ５膜７０上から分離する（工程Ｐ８）。これにより、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂを含むＴＦＤ素子２１が形成される。なお、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂの縦及び横方向の長さは、各々約３μｍ程度に形成される。
【００６８】
次に、上記工程Ｐ８の次工程としてオーバーレイヤーのパターニングを実行する（工程Ｐ９）。つまり、本発明では、工程Ｐ８と工程Ｐ９との間に余計な工程を介在させず、工程Ｐ８の直後に工程Ｐ９を実行する。具体的には、図１６（ａ）に示すように、Ｔａ２Ｏ５膜７０、ＴＦＤ素子２１及びデータ線３２の上に、絶縁膜たるオーバーレイヤー２５を約２.０μｍの厚さに形成する。このとき、オーバーレイヤー２５は、例えば、約２２０℃（３０分）の条件下で焼成・成膜される。なお、オーバーレイヤーの材料としては、感光性及び透明性を有するアクリル樹脂などが好適である。また、このとき同時に、ステッパー又は一括露光機によって第２金属膜３３６上の一部に、断面視した状態で略台形を逆にした形状を有するコンタクトホール２５ａの径Ｄ７０が、好適な例として約７μｍ程度の大きさとなるように形成する。なお、この工程では、図１６（ｂ）に示される基板側にオーバーレイヤー２５は形成されない。
【００６９】
次に、スパッタリング装置などによりＩＴＯを約５００Å程度の厚さに成膜し（工程Ｐ１０、図示略）、続いて、図１７（ａ）及び（ｂ）に示すように、そのＩＴＯをパターニングする（工程Ｐ１１）。これにより、図１７（ａ）に示すように、オーバーレイヤー２５上、及びコンタクトホール２５ａ内の第２金属膜３３６上に、平面視略矩形状をなす画素電極１０が形成される。画素電極１０の縦方向の長さは約１５０μｍ程度に、その横方向の長さは約５０μｍ程度に形成される。また、このとき、画素電極１０の数量は１６０ＰＰＩ（Pixel Per Inch）に設定することができる。また、これにより、コンタクトホール２５ａ内において画素電極１０と第２金属膜３３６とが電気的に接続される。なお、本発明では、１つの画素電極１０の容量ＣＬＣと、１つのＴＦＤ素子容量ＣＴＦＤ（即ち、第１のＴＦＤ素子２１ａの容量又は第２のＴＦＤ素子２１ｂの容量）との比は、約４程度に設定される。
【００７０】
また、この工程により、図１７（ｂ）に示すように、端子部３２ｘの要素である第１導電層３２ａ、及び、外部接続用配線３５の要素である第１導電層３５ａの上に、夫々ＩＴＯからなる第２導電層３２ｂ及び第２導電層３５ｂが形成される。こうして、データ線３２の端子部３２ｘ及び外部接続用配線３５が夫々形成される。これにより、例えば、携帯電話や情報端末などの電子機器からＦＰＣ９０、ＹドライバＩＣ３３及びＸドライバＩＣ３４等を介して、データ線３２及び走査線３１側に信号や電力を出力することが可能となる。
【００７１】
次に、その他の構成要素を取り付ける（工程Ｐ１２）。具体的には、図１７（ａ）及び（ｂ）に示すように、上側基板１の下側に位相差板（１／４波長板）１３及び偏光板１４を取り付ける。また、図１７（ｂ）に示すように、データ線３２にデータ信号を出力する機能を有するＸドライバＩＣ３４、及び、外部回路たるＦＰＣ９０を夫々取り付ける。具体的には、端子部３２ｘの要素である第２導電層３２ｂと、ＸドライバＩＣ３４の出力側の各バンプ３４ａとをＡＣＦ８０を介して電気的に接続すると共に、外部接続用配線３５の一端側と、ＸドライバＩＣ３４の入力側の各バンプ３４ｂとをＡＣＦ８０を介して電気的に接続する。なお、特に図示しないが、同様の方法により、走査線の一端側と、ＹドライバＩＣ３３の入力側の各バンプとをＡＣＦ８０を介して電気的に接続すると共に、外部接続用配線３５の一端側と、ＹドライバＩＣ３３の出力側の各バンプとをＡＣＦ８０を介して電気的に接続する。また、この工程では、ＦＰＣ９０の各配線９０ａと、外部接続用配線３５の他端側とをＡＣＦ８０を介して電気的に接続する。こうして、本発明の実施形態に係る素子基板９１が製造される。
【００７２】
図９に戻り、次に、図２に示されるカラーフィルタ基板を既知の方法により作製し（工程Ｓ２）、素子基板９１とカラーフィルタ基板９２とをシール部材３を介して貼り合せる（工程Ｓ３）。このとき、セルギャップは約２.４μｍ程度に設定される。次に、素子基板９１とカラーフィルタ基板９２との間に形成された開口（図示略）より、約６（ε⊥：約４、ε//：約１０）程度の誘電率εＬＣを有する液晶をその内部に注入して当該開口の封止処理をする（工程Ｓ４）。次に、その他の構成要素を実装することにより、図２に示される本発明の液晶表示装置１００が製造される。
【００７３】
次に、素子基板の製造過程で図１０における工程Ｐ８と工程Ｐ９との間にアニール処理Ｂの工程Ｐ８’を有する比較例と比較した、本発明の特有の作用効果について説明する。
【００７４】
一般的に、オーバーレイヤー構造を有する液晶表示装置では、画素電極１０とＴＦＤ素子２１との間の抵抗（以下、単に「コンタクト抵抗」と称する。具体的には、オーバーレイヤーのコンタクトホール径７μｍφの場合の抵抗値である。）が大きいと、それに起因して表示不良を引き起こすことがある。そこで、比較例では、そのような不具合が生じるのを回避すべく、図１０のフローチャートにおいて、工程Ｐ８と工程Ｐ９との間においてアニール処理Ｂの工程Ｐ８’を実行する。即ち、比較例では、図１０におけるアニール処理Ａの工程Ｐ５に加えて、当該アニール処理Ｂの工程Ｐ８’を実行する。これにより、ＴＦＤ素子２１の抵抗値を下げることができる。なお、比較例では、通常、アニ−ル処理Ｂは、一定の条件下、例えば２５０℃（保持時間５分）の条件下で実行される。
【００７５】
しかしながら、このアニール処理Ｂを実行すると、ＴＦＤ素子２１の抵抗値は良くなるものの、ＴＦＤ素子２１の要素である第２金属膜３３６等の表面、及び外部接続用配線３５の要素である第１導電層３５ａ、即ちクロム層の表面に夫々酸化膜が形成されて、コンタクト抵抗及び端子抵抗が高くなり、特に、その端子抵抗が一定の基準を超えるとＹドライバＩＣ３３及びＸドライバＩＣ３４が誤動作することがある。例えば、端子抵抗が約１００Ω以上になるとそのような現象が生じるのを実験的に確認している。ここに、「端子抵抗」とは、ＹドライバＩＣ３３及びＸドライバＩＣ３４の各々に接続された外部接続用配線３５の一端側からＦＰＣ９０に接続された外部接続用配線３５の他端側までの間における抵抗値を意味している。
【００７６】
そこで、本発明では、そのような不具合が生じるのを回避するために、上記したように素子基板９１の製造工程において、アニール処理Ａを低温下で実行し、且つ、アニール処理Ｂを工程Ｐ８と工程Ｐ９との間から省いている。
【００７７】
この点について、図１９乃至図２３を参照して詳述する。図１９は、アニール処理Ａとアニール処理Ｂとを各々所定の条件下で実行したときの、上記したＴＦＤ素子２１の特性やコンタクト抵抗などの実験データを示す図表である。図１９の表中において、「書き込みＲ１０」とは、ＴＦＤ素子２１に１０Ｖの電圧を印加して測定したときの抵抗値（Ω）（対数表示で桁数を表記）であり、そのＴＦＤ素子２１のＯＮ時の抵抗値である。「保持Ｒ４」とは、ＴＦＤ素子２１に４Ｖの電圧を印加して測定したときの抵抗値（Ω）（対数表示で桁数を表記）であり、そのＴＦＤ素子２１のＯＦＦ時の抵抗値である。「傾きβ」とは、ＴＦＤ素子２１の非線形パラメータであり、例えば図２３において横軸に印加電圧Ｖの平方根√Ｖ、縦軸に電流Ｉと印加電圧Ｖの商の対数Ｌｏｇ（Ｉ／Ｖ）＝Ｌｏｇ（１／Ｒ）をとってプロットしたときの傾きである。図２０は、図１９における表中の「コンタクト抵抗」（対数表示で桁数を表記）の各データをプロットしたグラフである。図２１は、図１９における表中の「書き込みＲ１０」の各データをプロットしたグラフである。図２２は、コンタクト抵抗（対数表示で桁数を表記）と端子抵抗との関係を示すグラフである。図２２において、コンタクト抵抗が約２.５桁Ωで、端子抵抗が３５Ωに位置する点は、アニール処理Ｂ及びオーバーレイヤー２５の焼成が共に行われない点を示している。図２３は、図１９の水準１に対応する書き込みＲ１０及び保持Ｒ４に対応する抵抗等を示すグラフであり、最も理想的なＴＦＤ素子２１の特性を示している。理想的なＴＦＤ素子２１の特性とは、画素電極１０側への書き込み特性が良好で、かつ、保持特性が良好である素子特性をいう。なお、図２３において、横軸に示される３.２及び２は、それぞれ画素電極１０側への書き込み時の電圧１０Ｖ及び４Ｖに対応している。
【００７８】
まず、比較例のように、アニール処理Ａを３２０℃（保持時間６０分：水蒸気を含む空気雰囲気中）の条件下で、かつ、アニール処理Ｂを２５０℃（保持時間５分：水蒸気を含む空気雰囲気中）の条件下で実行した場合（図１９の水準１に相当）、書き込みＲ１０、保持Ｒ４及び傾きβは、図１９及び図２１に示すように、それぞれ約９.０８９桁、約１１.３８５桁、及び約４.４７になっている。このため、比較例では、上記したようにＴＦＤ素子２１が理想的な特性になっている。しかしながら、かかる条件の下では、コンタクト抵抗（ＬｏｇＲ）は、図１９及び図２０に示すように、約５.２７桁となっている。このため、このコンタクト抵抗に対応する端子抵抗は、図２２を参照して理解されるように、約２００Ωになる。したがって、この場合、ＹドライバＩＣ３３やＸドライバＩＣ３４が誤動作する可能性が高い。
【００７９】
これに対して、本発明のように、アニール処理Ａを比較例に比べて２０℃程度温度を下げた３００℃（保持時間６０分：水蒸気を含む空気雰囲気中）の条件下で、かつ、アニール処理Ｂを無し（但し、オーバーレイヤー２５を形成するときに焼成は行われる）の条件下で実行した場合（図１９の水準６に相当）、書き込みＲ１０、保持Ｒ４及び傾きβは、図１９及び図２１に示すように、それぞれ約９.０２０桁、約１１.３４３桁、及び約４.４９になっている。つまり、この場合、それらの各値は比較例（水準１）に近く、比較例と略同様にＴＦＤ素子２１が理想的な特性になっている。なお、他の水準については説明を省略するが、図１９を参照して理解されるように、それらの水準の殆どは本発明と比べるとＴＦＤ素子２１の特性は劣っている。
【００８０】
また、かかる条件の下では、コンタクト抵抗（ＬｏｇＲ）は、図１９及び図２０に示すように、約４.０５桁となっている。つまり、本発明のコンタクト抵抗は、上記の比較例と比べると格段に小さくなっている。そして、このコンタクト抵抗に対応する端子抵抗は、図２２を参照して理解されるように、約６０Ω程度になる。よって、この場合、ＹドライバＩＣ３３やＸドライバＩＣ３４が誤動作するのを防止でき、高品位な表示が得られる。
【００８１】
[変形例]
上記の実施形態では、半透過反射型の液晶表示装置１００に本発明を適用したが、これに限らず、反射型又は透過型の液晶表示装置にも本発明を適用できる。また、上記の実施形態では、液晶表示装置１００にＴＮ型の液晶を適用することとしたが、これに限らず、液晶表示装置１００に負の誘電率異方性を有する液晶を適用することとしてもよい。さらに、上記の実施形態では、ＴＦＤ素子２１を有する素子基板９１に本発明を適用したが、これに限らず、ＴＦＴ（Thin Film Transistor）などのスイッチング素子を有する素子基板に本発明を適用しても構わない。
【００８２】
なお、本発明では、導通部材７と接触する、複数の走査線３１の折れ曲がり部分３１ｂ（上下導通部）、ＹドライバＩＣ３３の複数のバンプ並びにＸドライバＩＣ３４の複数のバンプ３４ａ及び３４ｂに夫々接続される接続部は、それぞれ外部接続用配線３５と同様の構成にしても構わない。
【００８３】
［電子機器］
次に、本発明による液晶表示装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。
【００８４】
図２４は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶表示装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。
【００８５】
表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。
【００８６】
表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００８７】
次に、本発明に係る液晶表示装置１００を適用可能な電子機器の具体例について図２３を参照して説明する。
【００８８】
まず、本発明に係る液晶表示装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図２５（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。
【００８９】
続いて、本発明に係る液晶表示装置１００を、携帯電話機の表示部に適用した例について説明する。図２５（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶表示装置１００を適用した表示部７２４を備える。
【００９０】
なお、本発明に係る液晶表示装置１００を適用可能な電子機器としては、図２５（ａ）に示したパーソナルコンピュータや図２５（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００９１】
また、本発明は、液晶表示装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【００９２】
【図１】本発明の液晶表示装置の電極及び配線の構成を示す平面図。
【図２】液晶表示装置の断面構成を示す。
【図３】素子基板の電極及び配線の構成等を示す平面図。
【図４】カラーフィルタ基板の電極の構成を示す平面図。
【図５】素子基板における画素電極等のレイアウトを示す平面図。
【図６】図５におけるコンタクトホール付近の部分断面図。
【図７】素子基板における外部接続用配線付近の電気的構成を示す部分平面図。
【図８】素子基板における外部接続用配線付近の電気的構成を示す部分断面図。
【図９】本発明の液晶表示装置の製造方法を示すフローチャート。
【図１０】素子基板の製造方法を示すフローチャート。
【図１１】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１２】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１３】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１４】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１５】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１６】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１７】素子基板の製造工程を示す部分断面図及び部分平面図。
【図１８】アニール処理Ａの工程における温度と時間の関係を示すグラフ。
【図１９】本発明の効果を説明するための図表。
【図２０】図１９の図表に対応するコンタクト抵抗等を示すグラフ。
【図２１】図１９の図表に対応するＴＦＤ素子の特性を示すグラフ。
【図２２】コンタクト抵抗と端子抵抗との関係を示すグラフ。
【図２３】図１９の図表に対応するＴＦＤ素子の特性を示すグラフ。
【図２４】本実施形態に係る液晶表示装置を適用した電子機器の回路ブロック図。
【図２５】本実施形態に係る液晶表示装置を適用した電子機器の例。
【符号の説明】
【００９３】
１  上側基板、  ２  下側基板、  ３  シール部材、  ６  着色層、  ７  導通部材、  ８  走査電極、  １０  画素電極、  ２５  オーバーレイヤー、  ２５ａ  コンタクトホール、  ３１  走査線、  ３２  データ線、  ３２ｘ  端子部、  ３３ａ、３３ｂ、３４ａ、３４ｂ  バンプ、  ３５  外部接続用配線、  ３３  ＹドライバＩＣ、  ３４  ＸドライバＩＣ、  ２１  ＴＦＤ素子、  ９２  カラーフィルタ基板、  ９１  素子基板、  １００  液晶表示装置
【図１】
2006119340.tif 000003
【図２】
2006119340.tif 000004
【図３】
2006119340.tif 000005
【図４】
2006119340.tif 000006
【図５】
2006119340.tif 000007
【図６】
2006119340.tif 000008
【図７】
2006119340.tif 000009
【図８】
2006119340.tif 000010
【図９】
2006119340.tif 000011
【図１０】
2006119340.tif 000012
【図１１】
2006119340.tif 000013
【図１２】
2006119340.tif 000014
【図１３】
2006119340.tif 000015
【図１４】
2006119340.tif 000016
【図１５】
2006119340.tif 000017
【図１６】
2006119340.tif 000018
【図１７】
2006119340.tif 000019
【図１８】
2006119340.tif 000020
【図１９】
2006119340.tif 000021
【図２０】
2006119340.tif 000022
【図２１】
2006119340.tif 000023
【図２２】
2006119340.tif 000024
【図２３】
2006119340.tif 000025
【図２４】
2006119340.tif 000026
【図２５】
2006119340.tif 000027