(57)【要約】【課題】  結晶方位がそろった結晶粒から構成された結晶質半導体膜であって、結晶粒の平均粒径が約４μｍ以下に微細化された結晶質半導体膜の製造方法等を提供する。【解決手段】  本発明の結晶質半導体膜の製造方法は、（ａ）基板１０１の上に非晶質半導体膜１０４を形成する工程と、（ｂ）非晶質半導体膜１０４に結晶化を促進する触媒元素１０６を付与する工程と、（ｃ）Ａｒガスを含む雰囲気下で加熱することによって非晶質半導体膜１０４を結晶化し、結晶質半導体膜１０４ｂを得る工程とを包含する。【選択図】図１
2006108136.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板の上に非晶質半導体膜を形成する工程と、
（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、
（ｃ）Ａｒガスを含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程と、
を包含する結晶質半導体膜の製造方法。
【請求項２】
前記工程（ｃ）は、前記非晶質半導体膜を４００℃以上の温度に加熱してからＡｒガスを導入する工程を含む、請求項１に記載の結晶質半導体膜の製造方法。
【請求項３】
前記工程（ｃ）は、大気圧以上の圧力下で行われる請求項１または２に記載の結晶質半導体膜の製造方法。
【請求項４】
前記工程（ｃ）は、５００〜８００℃の範囲を１０℃／分以上の昇温速度で加熱する工程を含む請求項１から３のいずれかに記載の結晶質半導体膜の製造方法。
【請求項５】
前記工程（ｃ）は、５００〜８００℃の範囲を１００℃／分以上の昇温速度で加熱する工程を含む請求項４に記載の結晶質半導体膜の製造方法。
【請求項６】
前記Ａｒガスの流量は、１〜１００Ｌ／ｍｉｎである請求項１から５のいずれかに記載の結晶質半導体膜の製造方法。
【請求項７】
前記工程（ｃ）は、前記触媒元素の半導体化合物を結晶核として結晶成長する過程を含む請求項１から６のいずれかに記載の結晶質半導体膜の製造方法。
【請求項８】
前記工程（ｃ）で得られた前記結晶質半導体膜を溶融再結晶化する工程（ｄ）をさらに含む請求項１から７のいずれかに記載の結晶質半導体膜の製造方法。
【請求項９】
前記工程（ｄ）は、前記結晶質半導体膜に光線を照射する工程を含む請求項８に記載の結晶質半導体膜の製造方法。
【請求項１０】
前記工程（ｄ）は、前記結晶質半導体膜にレーザ光を照射する工程を含む請求項９に記載の結晶質半導体膜の製造方法。
【請求項１１】
前記工程（ｂ）において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂよりなる群から選択される少なくとも一種である、請求項１から１０のいずれかに記載の結晶質半導体膜の製造方法。
【請求項１２】
前記工程（ｂ）において、前記触媒元素はＮｉである請求項１１に記載の結晶質半導体膜の製造方法。
【請求項１３】
前記半晶質半導体膜は実質的にシリコンから構成され、前記触媒元素の前記半導体化合物はシリサイドである、請求項１から１２のいずれかに記載の結晶質半導体膜の製造方法。
【請求項１４】
請求項１から１３のいずれかに記載の結晶質半導体膜の製造方法によって製造された結晶質半導体膜。
【請求項１５】
前記結晶質半導体膜は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ）法によって結晶質半導体表面の結晶方位を測定したとき、方位差がすべて１０°未満の結晶からなる結晶粒から構成されている請求項１４に記載の結晶質半導体膜。
【請求項１６】
前記結晶粒の平均粒径は４μｍ以下である請求項１５に記載の結晶質半導体膜。
【請求項１７】
請求項１４から１６のいずれかに記載の結晶質半導体膜を備える半導体装置。
【請求項１８】
請求項１７に記載の半導体装置を備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶質半導体膜の製造方法および結晶質半導体膜、ならびに結晶質半導体膜を用いて作製される半導体装置等に関する。
【背景技術】
【０００２】
従来のＣＲＴ（Ｃａｔｈｏｄｅ−ｒａｙ  Ｔｕｂｅ）を用いた表示装置に換えて、液晶表示装置や有機ＥＬ表示装置など、厚み（奥行き）の小さいフラットパネルディスプレイの需要が近年高まってきている。こうしたフラットパネルディスプレイでは、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）に代表される薄膜半導体素子がスイッチング素子として用いられる。たとえば、アクティブマトリクス型の液晶表示装置では、マトリクス状に配置された数十万以上の画素電極のそれぞれに１つ以上のＴＦＴを設け、画素電極に供給する電荷をＴＦＴによって制御している。
【０００３】
ＴＦＴは、ＣＶＤ法などによって形成される厚さ数十ｎｍ〜数百ｎｍの半導体膜を備えている。非晶質シリコン膜は、ＴＦＴに用いることのできる薄膜半導体の１つであり、形成が容易であるという利点を備える。しかし、非晶質シリコン膜の半導体特性は十分ではなく、非晶質シリコン膜を用いて形成されるＴＦＴのトランジスタ特性は低いという問題があった。
【０００４】
ＴＦＴの特性を向上させるため、多結晶シリコン、微結晶シリコン等の結晶性を有する半導体膜が用いられている。これらの結晶性半導体膜は、まず非晶質半導体膜を形成し、その後加熱して結晶化することによって製造される。例えば、多結晶半導体膜を形成する方法として、アモルファスシリコン膜などの非晶質半導体膜をエキシマレーザ照射することによって溶融（再）結晶化させる方法（エキシマレーザアニール法）と、非晶質半導体膜が溶融する温度までは加熱せずに６００℃前後で熱処理することによって結晶成長させる方法（固相成長法）とが知られている。前者のエキシマレーザアニール法は、基板の温度を大きく上昇させずに、非晶質半導体膜のみに高いエネルギーを与えることができるなどの利点を有しているが、再現性などの点で問題がある。後者の固相成長法は、低温での熱処理によって容易に再結晶化できるなどの利点を有しているが、ガラス基板を用いる場合、ガラスの歪点温度（約５９３℃）よりも若干高い温度で加熱しなければならないため、大基板を用いた場合に反りなどの問題が生じる。
【０００５】
ガラス基板上に良好な結晶質半導体層を得る方法として、特許文献１には、結晶化を促進する作用を有する触媒元素（例えばニッケルなど）を非晶質半導体層に添加した後、加熱処理（結晶化アニール）を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜を製造する方法が提案されている。この方法によって得られる結晶質半導体は、１つの結晶核から結晶成長し、結晶方位がおおむね揃った柱状結晶の集合（ドメイン）から構成されており、ドメインの平均粒径は約１００μｍ〜数百μｍである。
【０００６】
特許文献２は、特許文献１の改良技術を開示している。詳細には特許文献２には、結晶化アニール時の昇温速度を適切に制御することによって結晶核の発生密度を高くし、ＴＦＴのチャネル形成領域内に複数の結晶粒を存在させることにより、ＴＦＴ特性のバラツキ（例えば移動度、オン電流値、オフ電流値等）が抑制された結晶質半導体膜を製造する方法が開示されている。
【特許文献１】特開平９−３１２４０４号公報
【特許文献２】特開２００３−７７８３３号公報
【特許文献３】特開２００２−３１３７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前述したＴＦＴ特性のバラツキは、近年、ＴＦＴ駆動電圧の低電圧化などの要求に伴い、重大な問題になっている。
【０００８】
ＴＦＴ特性のバラツキは、例えば、結晶質シリコンの結晶粒の界面（結晶粒界）がＴＦＴのチャネル形成領域に存在すると発生しやすくなる。そこで、上記の問題を解決する手段の一つとして、ＴＦＴのチャネル形成領域内に複数の結晶粒が存在し得るような、平均粒径の小さい結晶質半導体膜を作製することが考えられる。最近では、配線幅が小さくなるとともに、ＴＦＴのチャネル形成領域のサイズ（チャネル長、チャネル幅）も小さくなっているため、平均粒径が小さい結晶質半導体膜を効率よく作製できる方法が要望されている。
【０００９】
特許文献２は、このような観点から提案された技術であるが、結晶化アニールの際、非晶質半導体膜の加熱温度に応じて昇温速度を適切に制御しなければならないため、量産に適用するのが難しい。また、特許文献２の方法によって得られた結晶構造は、特許文献２の図１１（Ｂ）に示されているように、同一面内において曲折または枝分かれした複数のドメインから構成されている点で、結晶方位がそろったドメインから構成されている特許文献１の結晶構造（特許文献２の図１９（Ｂ）を参照。）とは相違している。
【００１０】
本発明は上記事情に鑑みてなされたものであり、その目的は、結晶方位がそろったドメイン（本明細書では「結晶粒」と呼ぶ。）から構成された結晶質半導体膜であって、結晶粒の平均粒径が約４μｍ以下に微細化された結晶質半導体膜の製造方法等を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の結晶質半導体膜の製造方法は、（ａ）基板の上に非晶質半導体膜を形成する工程と、（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、（ｃ）Ａｒガスを含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程とを包含する。
【００１２】
ある好ましい実施形態において、前記工程（ｃ）は、前記非晶質半導体膜を４００℃以上の温度に加熱してからＡｒガスを導入する工程を含む。
【００１３】
ある好ましい実施形態において、前記工程（ｃ）は、大気圧以上の圧力下で行われる。
【００１４】
ある好ましい実施形態において、前記工程（ｃ）は、５００〜８００℃の範囲を１０℃／分以上の昇温速度で加熱する工程を含む。
【００１５】
ある好ましい実施形態において、前記工程（ｃ）は、５００〜８００℃の範囲を１００℃／分以上の昇温速度で加熱する工程を含む。
【００１６】
ある好ましい実施形態において、前記Ａｒガスの流量は、１〜１００Ｌ／ｍｉｎである。
【００１７】
ある好ましい実施形態において、前記工程（ｃ）は、前記触媒元素の半導体化合物を結晶核として結晶成長する過程を含む。
【００１８】
ある好ましい実施形態において、前記工程（ｃ）で得られた前記結晶質半導体膜を溶融再結晶化する工程（ｄ）をさらに含む。
【００１９】
ある好ましい実施形態において、前記工程（ｄ）は、前記結晶質半導体膜に光線を照射する工程を含む。
【００２０】
ある好ましい実施形態において、前記工程（ｄ）は、前記結晶質半導体膜にレーザ光を照射する工程を含む。
【００２１】
ある好ましい実施形態において、前記工程（ｂ）において、前記触媒元素は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、ＡｌおよびＳｂよりなる群から選択される少なくとも一種である。
【００２２】
ある好ましい実施形態において、前記工程（ｂ）において、前記触媒元素はＮｉである。
【００２３】
ある好ましい実施形態において、前記半晶質半導体膜は実質的にシリコンから構成され、前記触媒元素の前記半導体化合物はシリサイドである。
【００２４】
また、本発明の結晶質半導体膜は、上記のいずれかの結晶質半導体膜の製造方法によって製造される。
【００２５】
ある好ましい実施形態において、前記結晶質半導体膜は、ＥＢＳＰ（Ｅｌｅｃｔｒｏｎ  Ｂａｃｋ  Ｓｃａｔｔｅｒｉｎｇ  Ｐａｔｔｅｒｎ）法によって結晶質半導体表面の結晶方位を測定したとき、方位差がすべて１０°未満の結晶からなる結晶粒から構成されている。
【００２６】
ある好ましい実施形態において、前記結晶粒の平均粒径は４μｍ以下である。
【００２７】
本発明の半導体装置は、上記のいずれかの結晶質半導体膜を備えている。
【００２８】
本発明の表示装置は、上記の半導体装置を備えている。
【発明の効果】
【００２９】
本発明によれば、Ａｒガスを含む雰囲気下で結晶化アニールが行われるため、結晶粒の平均粒径が約４μｍ以下（具体的には、約０．３μｍ〜約４μｍ）に微細化された結晶質半導体膜が得られる。その結果、ＴＦＴのチャネル形成領域に複数の結晶粒を存在させることが可能になり、ＴＦＴ特性のバラツキが少ない結晶質半導体装置が、簡便な製造プロセスにて得られる。また、本発明によれば、結晶方位がそろった結晶粒から構成された結晶質半導体膜が得られるため、高移動度の良好なＴＦＴ特性が得られる。したがって、本発明の結晶質半導体膜は、画素スイッチングＴＦＴだけでなく、周辺駆動回路部を構成するＴＦＴにも使用することができる。
【発明を実施するための最良の形態】
【００３０】
本願発明者は、ＴＦＴの微細化に伴って生じるＴＦＴ特性のバラツキを解消するため、結晶粒の平均粒径が小さい結晶質半導体膜を作製すべく検討を重ねてきた。一般に結晶粒の大きさは、結晶核の発生密度によって決定され、結晶核の発生密度が大きいほど結晶粒の平均粒径は小さくなることが知られている。このような観点から、特許文献２では、「結晶核の発生密度を高くするためには、非晶質シリコン膜中に存在するダングリングボンド（シリコン原子の端部が、結合に関与しない不対電子で占められていること。「未結合手」とも呼ばれる。）やボイドなどの欠陥の数を多くしてシリコン同士が結合しない（欠陥が修復されない）ようにすればよい。」という知見に到達し、結晶化アニール時の昇温速度を制御することによって結晶粒の粒径を小さくしている。
【００３１】
しかしながら、特許文献２のように昇温速度を制御する方法は、概して、温度管理が困難であり、生産効率などが低下する恐れがある。また、特許文献２の方法によって得られた結晶質半導体膜の結晶構造は、特許文献１の方法によって得られた結晶構造とは異なっている。
【００３２】
そこで本願発明者は、特許文献２で開示された上記知見、すなわち、「非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くして結晶核の発生密度を高くする。」という知見をベースにしながら、特許文献２の方法よりも生産効率が高く、しかも特許文献１と同様の結晶構造を備えた結晶質半導体膜を提供するため、さらに検討を重ねた。その結果、結晶化アニール時における加熱雰囲気を、従来のように窒素雰囲気下で行うのではなく、Ａｒ（アルゴン）ガスを含む雰囲気下で行うことによって上記の目的を達成できることを見出し、本発明を完成した。
【００３３】
このような構成を採用することにより、結晶質半導体を構成する結晶粒の平均粒径が小さくなるメカニズムは詳細には不明であるが、以下のように考えられる。
【００３４】
まず、はじめに、特許文献２に開示された「非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くすることにより、結晶核の発生密度が高くなる」メカニズムの要旨を説明する。
【００３５】
一般に、プラズマＣＶＤ法などによって得られる非晶質シリコン膜には、シリコン同士が結合せず、１つのシリコン原子に対して２つ以上の水素原子が結合した水素（Ｈ−Ｓｉ−Ｈ、（Ｈ−Ｓｉ−Ｈ）ｎ、Ｈ2＝Ｓｉ−Ｈなど、以下、「結合水素」と呼ぶ場合がある。）や、シリコン原子と結合していない水素（Ｈ、Ｈ2、以下、「非結合水素」と呼ぶ場合がある。）が局在している。このような結合水素や非結合水素が非晶質シリコン膜中に存在すると、これらの周辺には、ダングリングボンドやボイドが形成されやすいことが知られている。シリコン同士が結合した「結晶質シリコン」を得るという観点からすれば、上記のダングリングボンドやボイドは「欠陥」と位置付けられるため、通常は、このような「欠陥」の数は少ないほど良いと考えられる。
【００３６】
しかしながら、本発明のように結晶化促進作用を有する触媒元素を非晶質シリコンに添加して結晶質シリコンを作製する場合、非晶質シリコン中にボイドやダングリングボンドの「欠陥」が存在すると、低温（例えば４００℃以下）での加熱処理によっても触媒元素のシリコン化合物（以下、「シリサイド」と呼ぶ場合がある。）が形成され、粒径の小さいシリサイドが高密度で生成し、結晶核の発生密度が高くなることが判明した。
【００３７】
したがって、結晶核の発生密度を高くするためには、非晶質シリコン膜中に存在するダングリングボンドやボイドなどの欠陥の数を多くすることが有効であると考えられる。
【００３８】
ここで、所望の平均粒径を得るために重要なことは、単純に、ダングリングボンドなどの欠陥が多い非晶質シリコン膜を作製するだけではなく、上記の欠陥が修復されてシリコン同士が結合され難いような非晶質シリコン膜を作製するということである。本発明のようにＡｒガスを含む雰囲気下で非晶質半導体膜を加熱すると、結晶化アニール時において、シリコンに対して不活性なＡｒガスが上記の欠陥中に絶えず供給されるため、Ａｒ原子が上記の欠陥にトラップされて欠陥が修復され難くなり、シリコン同士は結合し難くなると考えられる。この理由は詳細には不明であるが、以下のように考えられる。
【００３９】
Ａｒは周知のとおり、化学的に非常に不活性な希ガスの一種であり、シリコンと反応しない。また、Ａｒの原子半径（約１．８８Å）は、シリコンの原子間距離（約２．３２Å）に比べて小さい。したがって、Ａｒはシリコンの格子間に容易に侵入し、シリコン同士が結合するのを抑制する。なお、後記する実験例に示すように、窒素ガス雰囲気下で結晶化アニールを行う従来の方法では、所望の平均粒径を備えた結晶質半導体膜は得られない。この理由は、窒素（Ｎ2）の分子半径（原子半径は約１．７１Å、分子半径はその２倍で約３．４２Å）は、シリコンの原子間距離（約２．３２Å）に比べて大きいため、シリコンの格子間に窒素分子が侵入しがたいからと推察される。これに対し、Ａｒの原子半径は、シリコンの原子間距離よりも小さいため、シリコンの格子間に、より侵入しやすくなると考えられる。その結果、Ａｒガスを含む雰囲気下で結晶化アニールを行った場合は、窒素ガス雰囲気下の場合に比べて、平均粒径の小さい結晶質半導体膜が得られると推察される。特に本発明では、好ましくは、基板を急速に加熱することができ、高温のＡｒガス雰囲気に接触させることが可能なＲＴＡ（ラピッドサーマルアニール）装置を用いて結晶化アニールを行っているため、結晶化アニール中に上記の欠陥が修復されてシリコン同士が結合することはほとんどない。なお、Ａｒガス雰囲気下で結晶化アニールを行うことにより、アニールによる熱的効果のために欠陥は減少するが、本発明では、上記のようにシリコン同士は結合し難くなる環境に曝されているため、その減少の程度は抑えられると考えられる。その結果、結晶核の発生密度も高くなり、平均粒径の小さい結晶粒が得られると推察される。
【００４０】
このような観点からすれば、結晶化アニール工程は、シリコンの原子間距離（約２．３２Å）よりも小さい原子半径を有するガスであって、シリコンに不活性なガスを含む雰囲気下で行うことが好ましく、これにより、所望とする平均粒径の小さい結晶質半導体膜が得られると考えられる。このような要件を満足するガスとしては、上述したＡｒのほか、Ｈｅ（ヘリウム、原子半径約１．５０Å）、Ｎｅ（ネオン、原子半径約１．５８Å）、Ｋｒ（クリプトン、原子半径約２．００Å）、Ｘｅ（キセノン、原子半径約２．１７Å）が挙げられる。
【００４１】
本発明による結晶質半導体膜の製造方法は、（ａ）基板の上に非晶質半導体膜を形成する工程と、（ｂ）前記非晶質半導体膜に結晶化を促進する触媒元素を付与する工程と、（ｃ）Ａｒガスを含む雰囲気下で加熱することによって前記非晶質半導体膜を結晶化し、結晶質半導体膜を得る工程とを包含する。本発明は、上記工程（ｃ）において、触媒元素が導入された非晶質半導体膜を、Ａｒガスを含む雰囲気下で加熱することに特徴がある。
【００４２】
以下、図１（Ａ）〜（Ｇ）を参照しながら、半導体の代表例であるシリコンを用いて結晶質半導体膜を製造する方法の実施形態、および半導体装置の製造方法を説明する。ただし、本発明の製造方法はシリコン膜に限定されず、ゲルマニウム膜、ゲルマニウムとシリコンとの混成膜（シリコン・ゲルマニウム膜）などについても適用することができる。
【００４３】
本実施形態では、ｎチャネル型ＴＦＴをガラス基板上に作製する方法について説明する。本実施形態によって得られるＴＦＴは、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置の画素部分はもちろん、ドライバー回路を構成する素子としても利用することができる。図１は、ここで説明するｎチャネル型ＴＦＴの作製工程を示す断面図であり、（Ａ）→（Ｇ）の順にしたがって作製工程が順次進行する。
【００４４】
まず、図１（Ａ）に示すように、基板１０１に非晶質シリコン膜１０４を形成する（工程（ａ））。本実施形態では、基板１０１上に非晶質シリコン膜１０４を形成する前に、酸化シリコンからなる下地膜１０３を形成している。これにより、基板１０１中の不純物が非晶質シリコン膜１０４に拡散するのを防ぐことができる。
【００４５】
基板１０１は非晶質シリコン膜１０４を支持するとともに、非晶質シリコン膜１０４から形成される結晶質シリコン膜および結晶質シリコン膜を用いて形成される半導体装置を支持する。基板１０１は、非晶質シリコン膜１０４に施される熱処理等を含む種々の半導体装置製造工程の最高温度において実質的に変形しないことが好ましい。また、結晶質シリコン膜を用いて形成される半導体装置の電気的特性に悪影響を与えないよう、非晶質シリコン膜１０４が形成される基板１０１の表面は絶縁性を備えており、半導体装置製造工程において曝される温度において非晶質シリコン膜１０４と反応したり、基板１０１から非晶質シリコン膜１０４へ、基板１０１に含まれる物質が拡散しないことが好ましい。
【００４６】
非晶質シリコン膜１０４は、プラズマＣＶＤ法、スパッタ法などによって形成される。好ましいのはプラズマＣＶＤ法であり、これにより、低温でしかも高速に非晶質シリコン膜を成膜できる。具体的には、ＳｉＨ4とＨ2との混合ガスを用いたプラズマＣＶＤ法が好ましい。非晶質シリコン膜１０４のサイズや厚さは作製する半導体装置の構造やサイズに合わせて、適宜最適な値を選択し得る。ＴＦＴを作製する場合には、非晶質シリコン膜１０４は、たとえば、３０ｎｍから１００ｎｍの厚さを有する。
【００４７】
基板１０４の種類は特に限定されず、ガラス基板、石英基板などが用いられる。後述するように本発明では、低温で短時間の加熱処理によって結晶化を行うことができるので、耐熱性が高く、かつ熱収縮性が殆どない高価な石英基板に換えて、安価なガラス基板を用いることができる。
【００４８】
次に、結晶質シリコンの結晶化を促進する触媒元素１０６を非晶質シリコン膜１０４に付与する（工程（ｂ））。
【００４９】
触媒元素１０６としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、アンチモン（Ｓｂ）から選ばれた一種または複数種の元素を用いることが望ましい。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化助長の効果がある。それらの中でも、特にＮｉを用いた場合に最も顕著な効果を得ることができる。触媒元素１０６は単独では作用せず、非晶質シリコン膜１０４と結合してシリサイド化することで結晶成長に作用する。そのときの結晶構造が、非晶質シリコン膜１０４の結晶化時に一種の鋳型のように作用し、非晶質シリコン膜１０４の結晶化を促す。Ｎｉは２つのＳｉとＮｉＳｉ2を形成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ2はその格子定数が５．４０６Å（０．５４０６ｎｍ）であり、結晶質シリコンのダイヤモンド構造での格子定数５．４３０Å（０．５４３０ｎｍ）に非常に近い値をもつ。よって、ＮｉＳｉ2は、非晶質シリコン膜１０４を結晶化させるための鋳型としては最適なものであり、本発明における触媒元素１０６としては、特にＮｉを用いるのが最も望ましい。
【００５０】
触媒元素１０６を導入する方法としては、スパッタ法、蒸着法、メッキ法、イオンドーピング法、ＣＶＤ法、スピンコート法などが挙げられる。スピンコート法は、触媒元素１０６の溶液または分散液を基板上に塗布して乾燥させる方法であり、溶液または分散液中の触媒元素の濃度を調整することによって、非晶質シリコン膜１０４に導入する触媒元素１０６の量を調整することができる。
【００５１】
非晶質シリコン膜１０４中の触媒元素１０６の濃度は、１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０18ａｔｏｍｓ／ｃｍ3以下程度が好ましい。触媒元素１０６の濃度が１×１０16ａｔｏｍｓ／ｃｍ3未満であると、結晶成長が不十分となり、非晶質領域が多く残ってしまう。他方、触媒元素１０６の濃度が１×１０18ａｔｏｍｓ／ｃｍ3を超えると、半導体装置のチャネル領域を形成した場合、触媒元素がリークの原因となるおそれがある。
【００５２】
触媒元素１０６を非晶質シリコン膜１０４に導入する工程は、後述の結晶核形成工程の前であれば、基板１０１上に非晶質シリコン膜１０４を形成する前または後のいずれに行ってもよい。なお、通常は、本実施形態に示すように、基板１０１上に非晶質シリコン膜１０４を形成する前に、基板１０１上に酸化シリコンからなる下地膜１０３を形成して、基板１０１中の不純物が非晶質シリコン膜１０４に拡散するのを防ぐ。非晶質シリコン膜１０４の表面が疎水性であるのに対して、下地膜１０３の表面は親水性であるので、親水性の溶媒を用いてスピンコートする場合には、下地膜１０３上に塗布する方が、非晶質シリコン膜１０４上に塗布するよりも安定に塗布することができる。触媒元素１０６を基板１０１上または下地膜１０３上に導入した場合、非晶質シリコン膜１０４の下面から結晶成長が開始する。
【００５３】
触媒元素１０６を含む溶液をスピンコート法によって、表面濃度が１×１０12ａｔｏｍｓ／ｃｍ2以上１×１０14ａｔｏｍｓ／ｃｍ2以下となるように、基板上または非晶質シリコン膜上に塗布し、乾燥させる。表面濃度が１×１０12ａｔｏｍｓ／ｃｍ2未満の場合、結晶成長が不十分となり非晶質領域が多く残る。表面濃度が１×１０14ａｔｏｍｓ／ｃｍ2を超えると、触媒元素がリークの原因となるおそれがある。なお、触媒元素１０６の表面濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法などによって測定することができる。
【００５４】
触媒元素（例えばニッケル）１０６を含む溶液は、水、メタノール、エタノール、ｎ−プロパノール、ｉ−プロパノールおよびアセトンからなる群から選ばれた少なくとも一種の溶媒を含むことが好ましい。触媒元素１０６としてニッケルを用いる場合、酢酸ニッケルを上記溶媒に溶解することにより、ニッケルを基板１０１上または非晶質シリコン膜１０４上に均一に塗布することができる。
【００５５】
また低電圧でのＤＣ（直流）スパッタリング法によっても、同様にニッケルなどの触媒元素１０６を導入することができる。この際、ＤＣ電圧を低くすることによって、非常に低濃度の触媒元素１０６の導入が可能となる。例えば、ＤＣ電圧を２００Ｖ〜６００Ｖ程度にする。
【００５６】
基板１０１上または非晶質シリコン膜１０４上に塗布された触媒元素１０６は、下記の結晶核形成工程での加熱によって非晶質シリコン膜１０４中に取り込まれる。
【００５７】
次に、Ａｒガスを含む雰囲気下で加熱することによって非晶質シリコン膜１０４を結晶化し、結晶質シリコン膜１０４ａを得る（工程（ｃ））。前述したように、本発明では、Ａｒガスを含む雰囲気下で非晶質半導体膜を加熱することに特徴があり、これにより、所望とする平均粒径の小さい結晶質半導体膜が得られる。
【００５８】
シリコンの再配列を防止し、結晶核の発生密度を高めて平均粒径の小さい結晶質シリコンを効率よく得るためには、上記工程（ｃ）は、大気圧以上の圧力下で、Ａｒガスを含む雰囲気に曝しながら行うことが好ましい。Ａｒガスは、基板の加熱時から導入してもよいし、例えば、４００℃以上の温度に昇温してから導入しても良い。
【００５９】
装置内をＡｒガス雰囲気に制御するに当たっては、例えば、５００〜１０００℃に加熱されたＡｒガスを、１〜１００Ｌ／ｍｉｎの流量で導入する「ホットガスフロー」を行うことが好ましい。
【００６０】
上記の工程（ｃ）は、ＲＴＡ装置を用いることが好ましい。ＲＴＡ装置は、基板を短時間で急速に加熱することができるため、例えばガラス基板を用いて結晶質半導体膜を作製する場合、ガラスの歪点以上の温度で加熱しても、ガラス基板に反りが発生しないという利点がある。また、基板の昇温速度を広範囲に制御できるという利点もある。
【００６１】
本発明に用いられるＲＴＡ装置としては、例えば、複数のＩＲヒーターによる加熱ゾーンと、ハロゲンランプやキセノンランプ等によるランプ加熱による加熱ゾーンとを有するインライン式のＲＴＡ装置が挙げられる。あるいは、基板を均一に加熱することが可能な孔あき板などの拡散装置を備えた装置（ガソニックス社製「ＲＴＳ７０００」、「ＭＣＡ７０００」）を用いてもよい。後者のＲＴＡ装置を用いることにより、基板の温度制御やＡｒガス雰囲気の制御がより行われやすくなり、上述したホットガスフローを実施しやすい。後者のＲＴＡ装置の詳細は、特許文献３に記載されている。
【００６２】
上記工程（ｃ）において、加熱処理は、触媒元素のシリコン化合物（シリサイド）が形成され、シリサイドを結晶核として非晶質半導体が結晶化するまで行われる。加熱処理は、従来のように窒素ガス雰囲気下でＲＴＡ装置を用いて結晶化アニールするときと同様にして行えばよい。従って、本発明では、特許文献２のように昇温速度を厳密に制御する必要はない。
【００６３】
例えば、以下のようにして加熱処理を行うことが好ましい。まず、室温から、シリサイドの結晶核が形成されるまでの温度（約３００〜４００℃）を、例えば、炉を用いて加熱する場合は好ましくは１０〜１２０℃／分の昇温速度で、ＲＴＡ装置を用いて加熱する場合は好ましくは約１００℃／分の昇温速度で加熱し、当該温度で所定時間（約１〜３０分）保持する。保持時間は、結晶化させたい領域の面積やシリコン膜の厚さなどに依存するため、これらに応じて適切に制御すればよい。その後、当該温度から結晶化までの温度（約５００〜８００℃）を加熱する。本実施形態では、ガラス基板を用いても反りなどが生じないよう、特に、上記の５００〜８００℃の範囲における昇温速度を適切に制御することが好ましい。例えば、熱処理炉を用いる場合は、上記温度範囲を１０℃／分の昇温速度で加熱することが好ましい。また、ＲＴＡ装置を用いる場合は、上記温度範囲を１００℃／分以上の昇温速度で加熱することが好ましい。より好ましくは３００℃／分以上である。
【００６４】
具体的には、例えば前者のインライン式のＲＴＡ装置を用いる場合、シリサイドの結晶核が形成されるまでの加熱工程は、ＩＲヒーターによる加熱ゾーンで行い、結晶核形成後、結晶成長での加熱工程は、ランプ加熱による加熱ゾーンで行うことが好ましい。各加熱工程における昇温速度や基板温度は、各加熱ゾーンの温度や基板搬送速度、ランプのパワーなどによって制御することができる。この加熱処理によって、非晶質シリコン膜は結晶化されて結晶質シリコン膜が得られる。
【００６５】
また、後者のＲＴＡ装置を用いる場合、シリサイドの結晶核が形成されるまでの加熱工程は、チャンバーのロードポジションで行い、結晶核形成後、結晶成長での加熱工程は、チャンバーのロードポジションから６５０℃の均熱ゾーンに基板を一気に移動させることによって行うことが好ましい。
【００６６】
このようにして得られた結晶質シリコン膜（活性領域、あるいは活性領域の少なくともチャネル領域の形成に用いられる）は、その結晶の面配向が主に〈１１１〉晶帯面で構成されている。さらに具体的には、結晶質半導体膜の面配向の割合は、〈１１１〉晶帯面の中でも、特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。一般的に触媒元素を用いない結晶化では、半導体膜下地の絶縁体の影響（特に非晶質二酸化ケイ素の場合）の影響で、結晶質半導体膜の面配向は、（１１１）に向きやすい。これに対して、非晶質半導体膜に触媒元素を添加し結晶化させた場合に得られる結晶質半導体膜の面配向が主に〈１１１〉晶帯面で構成される様子を模式的に図２（Ａ）に示す。図２（Ａ）において、２８１は下地絶縁体、２８２は未結晶化領域の非晶質半導体層、２８３は結晶質半導体層、２８４は結晶成長のドライビングフォースとなっている触媒元素の半導体化合物である。
【００６７】
図２（Ａ）に示すように、触媒元素の半導体化合物２８４が結晶成長の最前線に存在し、隣接する非晶質領域２８２を紙面右方向に向かって次々と結晶化していくのであるが、このとき触媒元素の半導体化合物２８４は、〈１１１〉方向に向かって強く成長する性質がある。その結果、得られる結晶質半導体膜の面方位としては、図２（Ａ）に示すように〈１１１〉晶帯面が現れる。
【００６８】
図２（Ｂ）には、〈１１１〉晶帯面を示す。図２（Ｂ）において、横軸は（−１００）面からの傾斜角度で、縦軸は表面エネルギーを表す。グループ２８５は、〈１１１〉晶帯面となる結晶面である。（１００）面と（１１１）面は〈１１１〉晶帯面ではないが、比較のために示してある。
【００６９】
また、図２（Ｃ）には、結晶方位の標準三角形を示す。ここで、〈１１１〉晶帯面の分布は、破線のようになる。数字は代表的な極点の指数である。これらの〈１１１〉晶帯面の中でも、本発明で得られる結晶質半導体膜では、特に（１１０）面あるいは（２１１）面が優勢配向となり、これらの面が全体の５０％以上を占めるときに優位性が得られる。これらの２つの結晶面は他の面に比べてホール移動度が非常に高く、Ｎチャネル型ＴＦＴに比べ性能の劣るＰチャネル型ＴＦＴの性能を特に向上でき、ＣＭＯＳ回路においてもバランスがとり易いというメリットがある。
【００７０】
本発明により得られた結晶質半導体膜の面方位分布の例を図３に示す。図３はＥＢＳＰの測定結果で、個々の微小領域に分けてその結晶方位を特定し、それをつなぎ合わせてマッピングしたものである。図３（Ａ）は、本発明の結晶質半導体層における面方位分布のデータに基づいて、隣接する各マッピング点間の面方位の傾角が一定値以下（ここでは１０°以下）のものを同色で塗り分け、個々の結晶粒（結晶粒：ほぼ同一の面方位を有する領域）の分布を浮かび上がらせたものである。また、図３（Ｂ）には、図２（Ｃ）で説明した結晶方位の標準三角形を示す。
【００７１】
図３（Ｂ）からわかるように、本発明による結晶質シリコン膜は、概ね〈１１１〉晶帯面に乗った面配向を示しており、特に（１１０）と（２１１）に強く配向しているのがわかる。また、本発明では、Ａｒガス雰囲気下で結晶化アニール処理を行うことによって核発生密度が増大し、図３（Ｂ）に示される個々の結晶粒の平均粒径は、２μｍ〜２．２μｍの範囲に分布している。なお、本実施形態において、結晶粒の平均粒径は、画像処理装置を用い、観察視野（５１μｍ×１０２μｍ）における、結晶方位が１０°未満の結晶領域の面積円相当径（直径）を求め、その平均を平均粒径として算出した。
【００７２】
続いて、図１（Ｂ）に示すように、上記の結晶化アニール処理によって得られた結晶質シリコン膜１０４ａに光線１０７を照射する（工程（ｄ））。これにより、結晶質シリコン膜１０４ａは再結晶化され、結晶性を向上させた結晶質シリコン膜１０４ｂが形成される。このようにして得られた結晶質シリコン膜１０４ｂは、レーザ照射による溶融固化過程によって結晶欠陥が低減され、より高品質な結晶質シリコン膜となる。
【００７３】
尚、このレーザ照射工程後においても、レーザ照射前の結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。但し、結晶質シリコン膜１０４ｂ表面にはリッジが発生しており、その平均表面粗さＲａは４〜９ｎｍとなっている。
【００７４】
上記工程（ｄ）では、レーザビームなどの光線１０７を用い、結晶質シリコン１０４ａの少なくとも一部は溶融させないようにして再結晶を行うことが好ましい。結晶質シリコン１０４ａのすべてを溶融させた場合、再結晶化後に得られる結晶質シリコン膜１０４ｂは、触媒物質によって得られた結晶とは整合性のない多数の微結晶シリコンを含んでしまうからである。このような微結晶シリコンの半導体特性は触媒物質を用いて作製した結晶質シリコンよりも劣っている。このような理由から、この工程（ｄ）では、電気炉など結晶質シリコン膜１０４ａの全体を加熱する装置を用いるのは好ましくなく、レーザビームなどの光線１０７を照射することによって結晶質シリコン膜１０４ａの一部分を加熱することが好ましい。
【００７５】
好ましくは、波長４００ｎｍ以下のエキシマレーザ光を用い、多結晶半導体膜表面におけるエネルギー密度が２００ｍＪ／ｃｍ2以上４５０ｍＪ／ｃｍ2以下の範囲内で照射を行なう。これにより、結晶性改善効果を向上させることができる。
【００７６】
具体的には、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）やＫｒＦエキシマレーザ（波長２４８ｎｍ）などのレーザ光が用いられる。このときのレーザ光のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、結晶質シリコン膜１０４ａの任意の一点において、複数回のレーザ照射が行われ、均一性の向上が図れる。このときのレーザ光のエネルギーは、低すぎると結晶性改善効果が小さく、高すぎると前工程で得られた結晶質シリコン膜１０４ａの結晶状態がリセットされてしまうため、適切な範囲に設定する必要がある。このようにして、固相結晶化により得られた結晶質シリコン膜１０４ａは、レーザ照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質シリコン膜１０４ｂとなる。尚、このレーザ照射工程後においても、レーザ照射前の結晶面配向及び結晶粒状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。但し、結晶質シリコン膜１０４ｂ表面にはリッジが発生しており、その平均表面粗さＲａは４〜９ｎｍとなっている。
【００７７】
さらに、上記の結晶成長工程を行った後、熱酸化処理を行なうことにより、結晶中の欠陥が低減されて半導体装置の特性が向上し、ばらつきの少ない安定した半導体装置を得ることができる。具体的には、例えば石英基板を用いた場合、常圧にて、約８５０〜１１００℃の温度で約０．１〜５時間加熱してドライ酸化（Ｏ2酸化）を行う。また、ガラス基板を用いた場合、約５〜２０気圧の雰囲気下、約５５０〜６５０℃の温度で約０．５〜５時間加熱してスチーム酸化（Ｈ2Ｏ酸化）を行う。
【００７８】
次に、このようにして得られた結晶質シリコン膜４に、公知の半導体製造プロセスを施して種々の半導体装置を作製する。抵抗やキャパシタを同時に、または、その後に形成し、各種の駆動回路やメモリ、論理回路などを構成してもよい。
【００７９】
以下では、ｎチャネル型ＴＦＴガラス基板上に作製する方法について説明する。
【００８０】
図１（Ｃ）に示すように、結晶質シリコン膜１０４ｂ上にフォトレジストによるマスク１０８を形成する。このときのマスク１０８の配置としては、結晶質シリコン膜１０４ｂの一部がマスク１０８により島状にマスクされた状態となっており、このマスクに覆われている領域の結晶質シリコン膜が後のＴＦＴの活性領域（半導体層）を構成するようになっている。
【００８１】
その後、結晶質シリコン膜１０４ｂの不要な部分を除去して素子間分離を行う。この工程により、図１（Ｄ）に示すように、後にＴＦＴの活性領域（ソース／ドレイン領域、チャネル領域）となる島状の結晶質シリコン膜１１４が形成される。
【００８２】
次に、上記の活性領域となる結晶質シリコン膜１１４を覆うように厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化シリコン膜をゲート絶縁膜１１５として成膜する。酸化シリコン膜の形成には、ここではＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成してもよい。また、成膜後、ゲート絶縁膜自身のバルク特性および結晶質シリコン膜／ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で５００〜６００℃で１〜４時間のアニールを行ってもよい。
【００８３】
引き続いて、スパッタリング法によって、厚さ４００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを成膜する。そして、アルミニウム膜をパターニングして、ゲート電極１１６を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１１７を形成する。この状態が図１（Ｅ）に相当する。ここで、本実施形態が液晶表示装置等の画素ＴＦＴとして適用される場合は、ゲート電極１１６は、平面的にはゲートバスラインを同時構成している。陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行い、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。得られた酸化物層１１７の厚さは３００ｎｍである。なお、この酸化物層１１７は、後のイオンドーピング工程において、オフセットゲート領域を形成する厚さとなるので、オフセットゲート領域の長さを上記陽極酸化工程で決めることができる。
【００８４】
次に、図１（Ｆ）に示すように、イオンドーピング法によって、ゲート電極１１６とその周囲の酸化物層１１７をマスクとして活性領域にＮ型不純物（リン）１２２を注入する。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とする。この工程により、不純物が注入された領域は後にＴＦＴのソース／ドレイン領域１３０となり、ゲート電極１１６およびその周囲の酸化層１１７にマスクされ不純物が注入されない領域は、後にＴＦＴのチャネル領域１１９となる。
【００８５】
その後、４５０〜６００℃で１〜１０時間、例えば５５０℃で４時間の加熱処理によって、イオン注入したＮ型不純物（リン（Ｐ））１２２の活性化を行うと同時に、上記の不純物導入工程で結晶性が劣化した部分の結晶性を改善させる。この加熱処理により、チャンネル領域内の触媒物質であるニッケルは、ソース領域およびドレイン領域内のＰによって捕捉（ゲッタリング）され、ソース領域およびドレイン領域内に移動する。このため、チャンネル領域２０内の平均ニッケル濃度は、１×１０14ａｔｏｍｓ／ｃｍ3となる。また、ドープされたＰが活性化し、ソース領域１９およびドレイン領域がｎ+型となる。したがって、ＴＦＴのオフ電流の上昇を抑えることができる。実験によれば、チャンネル領域２０内の平均ニッケル濃度が１×１０14ａｔｏｍｓ／ｃｍ3以下であれば、良好なトランジスタ領域を得ることができる。
【００８６】
続いて、図１（Ｇ）に示すように、厚さ６００ｎｍ程度の酸化シリコン膜あるいは窒化シリコン膜を層間絶縁膜１３４として形成する。酸化シリコン膜を用いる場合には、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成すれば、段差被覆性に優れた良好な層間絶縁膜が得られる。また、ＳｉＨ4とＮＨ3を原料ガスとしてプラズマＣＶＤ法で成膜された窒化シリコン膜を用いれば、活性領域／ゲート絶縁膜の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不対結合手を低減する効果がある。
【００８７】
次に、層間絶縁膜１３４にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの二層膜によってＴＦＴの電極・配線１３５を形成する。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。本ＴＦＴ１３６を画素ＴＦＴとして用いる場合には、画素電極をスイッチングする素子であるので、もう一方のドレイン電極には、ＩＴＯなど透明導電膜からなる画素電極を設ける。この場合、他方の電極は、ソースバスラインを構成することになり、ソースバスラインを介してビデオ信号が供給され、ゲートバスライン１１６のゲート信号に基づいて画素電極に必要な電荷が書き込まれる。また、本ＴＦＴは薄膜集積回路などにも簡単に応用でき、その場合にはゲート電極１１６上にもコンタクトホールを形成し、必要とする配線を施せばよい。
【００８８】
そして最後に、窒素雰囲気あるいは水素雰囲気下で３５０℃、１時間のアニールを行い、図１（Ｇ）に示すＴＦＴ１３６を完成させる。さらに必要に応じて、ＴＦＴ１３６を保護する目的で、ＴＦＴ１３６上に窒化シリコン膜などからなる保護膜を設けてもよい。
【００８９】
以上の実施形態にしたがって作製したＴＦＴは、ＴＦＴのチャネル形成領域のサイズが結晶質シリコンの結晶粒の平均粒径よりも大きいため、結晶粒径の界面がＴＦＴのチャネル形成領域に存在することはない。また、ＴＦＴのチャネル形成領域には、複数の結晶粒が存在するため、結晶粒間で結晶方位の差が見られたとしても、ＴＦＴ特性は平均化されるため、結果的に、ＴＦＴ特性のバラツキを抑えることができる。
【００９０】
さらに、このようにして得られたＴＦＴは、電界効果移動度が３００ｃｍ2／Ｖｓ程度、閾値電圧が１．５Ｖ程度と非常に高性能であるにもかかわらず、従来例で頻繁に見られたＴＦＴオフ動作時のリーク電流の異常な増大が全く無く、単位Ｗ当たり０．数ｐＡ以下と非常に低い値を安定して示した。この値は、触媒元素を用いずに作製した従来のＴＦＴと比べても全く差が無いものであり、ＴＦＴの不良発生率は１／１００００個以下であり、製造歩留まりを大きく向上することができた。また、繰り返し測定やバイアスや温度ストレスによる耐久性試験を行っても、ほとんど特性劣化は見られず、従来のものと比べて非常に信頼性が高かった。
【００９１】
（実験例）
以下、本発明による結晶質半導体膜の製造方法の実験例を、より具体的に説明する。
【００９２】
まず、ガラス基板上にプラズマＣＶＤ法によって厚さ３００〜５００ｎｍ程度の酸化ケイ素からなる下地膜を形成した。
【００９３】
次に、プラズマＣＶＤ法あるいは減圧ＣＶＤ法によって、厚さ５０ｎｍの真性(ｉ型)の非晶質シリコン膜を下地膜上に形成した。本実験例では、平行平板式のプラズマＣＶＤ装置を用い、３００℃の基板加熱温度および８０ｍＷ／ｃｍ2のＲＦパワー密度で、ＳｉＨ4ガスおよびＨ2ガスを材料ガスに用いた。
【００９４】
次に、非晶質シリコン膜表面上にニッケルの微量添加を行った。ニッケルの微量添加は、ニッケルを溶解した溶液を非晶質シリコン膜上に保持し、スピナーにより溶液を基板上に均一に延ばし乾燥させることによって行った。ここでは、溶質としては酢酸ニッケルを用い、溶媒としては水を用い、溶液中のニッケル濃度は１０ｐｐｍとなるようにした。この状態が図１（Ａ）の状態に相当する。このとき、添加する触媒元素の量は極微量であり、ａ−Ｓｉ膜表面上の触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法によって管理される。本実験例では、４×１０12ａｔｏｍｓ／ｃｍ2程度であった。
【００９５】
次に、上記の非晶質シリコン膜を、Ａｒガスを含む雰囲気下で加熱した。この加熱処理により、非晶質シリコン膜表面に添加されたニッケルが非晶質シリコン膜中に拡散すると共に、シリサイド化が起こり、それを核として非晶質シリコン膜の結晶化が進行する。その結果、非晶質シリコン膜は結晶化されて結晶質シリコン膜となる。
【００９６】
本実験例ではＲＴＡ装置（ガソニックス社製「ＲＴＳ７０００」）を用い、以下のようにして結晶化アニールを行った。
【００９７】
まず、ガラス基板に反りが生じないようにするため、室温から４００℃までの範囲を１分間で昇温させた後、１分間保持した。その後、以下の方法によってＡｒガスを導入し、Ａｒガスを含む雰囲気下で３００℃／分の加熱速度で６７５℃または７００℃まで昇温した後、７分間（６７５℃まで昇温した場合）または４分間（７００℃まで昇温した場合）保持した。その後、３００℃/ｍｉｎの冷却速度で４００℃まで冷却した後、４００℃で１分間保持し、その後、室温までを１分間で冷却した。
【００９８】
なお、本実験例では基板温度を最大で７００℃まで加熱しており、この温度は、ガラス基板の歪点を超えている。しかしながら、本実験例では、当該加熱温度における保持時間が非常に短いため、反りなどは見られなかった。
【００９９】
比較のため、窒素雰囲気下で同様の実験を行った。具体的には、室温から４００℃までの範囲を１分間で昇温させた後、１分間保持した。その後、３００℃/ｍｉｎの加熱速度で６７５℃または７００℃まで昇温した後、窒素雰囲気下で８分間（６７５℃まで昇温した場合）または５分間（７００℃まで昇温した場合）保持した。その後の冷却処理は、Ａｒガス雰囲気下の場合と同様にして行った。
【０１００】
従来例として、ＲＴＡ装置の代わりに電気炉を用い、同様の実験を行った。具体的には、電気炉内にて窒素雰囲気中で核発生密度が最大になる条件、本実験例では、室温から５８０℃の範囲を１０℃／分の昇温速度で昇温した後、５８０℃で１時間保持した。その後１０℃／分の冷却速度で２５０℃まで冷却した。
【０１０１】
このようにして得られた結晶粒の平均粒径を、前述した方法によって測定した。これらの結果を表１にまとめて示す。
【０１０２】
【表１】
2006108136.tif 000003
【０１０３】
表１より、結晶化アニール処理をＡｒガス雰囲気下で行った実験番号１および２（本発明例）の結晶粒は、いずれも、平均粒径が３．０〜３．５μｍと小さい。これに対し、窒素雰囲気下で行った実験番号３および４（従来例）、ならびに電気炉で行った実験番号５（従来例）は、結晶粒の平均粒径が３．７〜６．０μｍと大きくなった。
【産業上の利用可能性】
【０１０４】
本発明によれば、簡便な製造プロセスにより、結晶粒の平均粒径が約４μｍ以下と小さい結晶質半導体膜が得られるため、閾値電圧Ｖｔｈなどのバラツキが少なく、ＴＦＴ特性のバラツキが少ない結晶質半導体装置が実現できる。
【０１０５】
本発明の結晶性半導体膜は、液晶表装置や有機および無機ＥＬ表示装置などのフラットパネルディスプレイ用のＴＦＴに好適に用いることができる。また、その他の種々の半導体装置に好適に用いることができる。
【図面の簡単な説明】
【０１０６】
【図１】（Ａ）から（Ｇ）は、本実施形態による半導体装置の製造工程を示す模式的な断面図である。
【図２】（Ａ）から（Ｃ）は、本発明によって得られる結晶質半導体膜における結晶配向の状態を説明するための図である。
【図３】（Ａ）から（Ｂ）は、本発明によって得られる結晶質半導体膜における結晶配向の状態を示す図であり、後方散乱電子回折像（ＥＢＳＰ）の測定結果を画像処理した図である。
【符号の説明】
【０１０７】
１０１  ガラス基板
１０３  下地膜
１０４    非晶質半導体膜
１０４ａ  結晶質半導体膜（結晶質シリコン膜）
１０４ｂ  高品質な結晶質半導体膜（結晶質シリコン膜）
１０６  触媒元素（ニッケル）
１０７  レーザ光
１０８  マスク
１１４  結晶質シリコン膜
１１５  ゲート絶縁膜
１１６  ゲート電極
１１７  酸化物層
１１９  不純物が注入されない領域
１２２  Ｎ型不純物（リン）
１３０  不純物が注入された領域
１３４  層間絶縁膜
１３５  電極・配線
１３６  ＴＦＴ（半導体素子）
【図１】
2006108136.tif 000004
【図２】
2006108136.tif 000005
【図３】
2006108136.tif 000006