(57)【要約】    【課題】  ２点間の光ビーム主走査時間を安価な構成で高精度に２点間の光ビーム主走査時間を安価な構成で高精度に測定できるようにする。    【解決手段】  画像データｈに基づいて変調されたレーザビームａを主走査方向に偏光させながら感光ドラム４上に照射することにより、感光ドラム４上に静電潜像を形成する画像形成装置において、レーザビームａ  を第１のＢＤセンサ５が検知した後，第１のＢＤセンサ５が検知するまでの走査時間を、基準クロック信号ｄと、その基準クロック信号ｄの周波数を１６逓倍したＰＷＭ変調用のクロック信号ｅをカウントすることにより測定する場合に、基準クロック信号ｄの１周期以上の長い走査時間の成分は、基準クロック信号ｄをカウントすることにより測定し、基準クロック信号ｄの１周期より短い走査時間の成分は、ＰＷＭ変調用のクロック信号ｅをカウントすることにより測定する。【選択図】      図１
2006150696.tif 000002
【特許請求の範囲】
【請求項１】
画像データに基づいて変調された光ビームを主走査方向に偏光させながら感光体上に照射することにより、感光体上に静電潜像を形成する画像形成装置であって、
基準クロック信号を生成する第１の生成手段と、
前記基準クロック信号に基づいて該基準クロック信号よりも周波数の高いサブクロック信号を生成する第２の生成手段と、
前記光ビームの主走査ライン上の２点間の走査時間を前記基準クロック信号とサブクロック信号を用いて測定する測定手段とを有し、
前記測定手段は、前記基準クロック信号の１周期より短い走査時間の成分を前記サブクロック信号を用いて測定することを特徴とする画像形成装置。
【請求項２】
前記主走査ライン上の所定の位置を走る前記光ビームを検知する第１の検知手段と、前記主走査ラインの上の前記所定の位置より下流側の位置を走る前記光ビームを検知する第２の検知手段とを有し、
前記測定手段は、前記光ビームが前記第１の検知手段で検知された後、前記第２の検知手段で検知されるまでの走査時間を、前記基準クロック信号とサブクロック信号を用いて測定することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記第２の生成手段は、前記基準クロック信号の周波数を逓倍することにより前記サブクロック信号を生成することを特徴とする請求項１に記載の画像形成装置。
【請求項４】
前記サブクロック信号は、前記光ビームの変調に利用されるクロック信号であることを特徴とする請求項３に記載の画像形成装置。
【請求項５】
前記第２の生成手段は、前記基準クロック信号を遅延させることにより前記サブクロック信号を生成することを特徴とする請求項１に記載の画像形成装置。
【請求項６】
前記第２の生成手段は、リングカウンタを用いて前記基準クロック信号を遅延させることにより前記サブクロック信号を生成することを特徴とする請求項５に記載の画像形成装置。
【請求項７】
前記測定手段により測定された走査時間を用いて主走査倍率を補正する補正手段を有することを特徴とする請求項１に記載の画像形成装置。
【請求項８】
画像データに基づいて変調された光ビームを主走査方向に偏光させながら感光体上に照射することにより、感光体上に静電潜像を形成する画像形成方法であって、
基準クロック信号を生成する第１の生成工程と、
前記基準クロック信号に基づいて該基準クロック信号よりも周波数の高いサブクロック信号を生成する第２の生成工程と、
前記光ビームの主走査ライン上の２点間の走査時間を前記基準クロック信号とサブクロック信号を用いて測定する測定工程とを有し、
前記測定工程は、前記基準クロック信号の１周期より短い走査時間の成分を前記サブクロック信号を用いて測定することを特徴とする画像形成方法。
【請求項９】
前記主走査ライン上の所定の位置を走る前記光ビームを検知する第１の検知工程と、前記主走査ラインの上の前記所定の位置より下流側の位置を走る前記光ビームを検知する第２の検知工程とを有し、
前記測定工程は、前記光ビームが前記第１の検知工程で検知された後、前記第２の検知工程で検知されるまでの走査時間を、前記基準クロック信号とサブクロック信号を用いて測定することを特徴とする請求項８に記載の画像形成方法。
【請求項１０】
前記第２の生成工程は、前記基準クロック信号の周波数を逓倍することにより前記サブクロック信号を生成することを特徴とする請求項８に記載の画像形成方法。
【請求項１１】
前記サブクロック信号は、前記光ビームの変調に利用されるクロック信号であることを特徴とする請求項１０に記載の画像形成方法。
【請求項１２】
前記第２の生成工程は、前記基準クロック信号を遅延させることにより前記サブクロック信号を生成することを特徴とする請求項８に記載の画像形成方法。
【請求項１３】
前記第２の生成工程は、リングカウンタを用いて前記基準クロック信号を遅延させることにより前記サブクロック信号を生成することを特徴とする請求項１２に記載の画像形成方法。
【請求項１４】
前記測定工程により測定された走査時間を用いて主走査倍率を補正する補正工程を有することを特徴とする請求項８に記載の画像形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置、画像形成方法に関し、特に電子写真方式の画像形成装置等に関する。
【背景技術】
【０００２】
従来、画像形成装置は感光ドラムの感光面を一様に帯電する帯電装置、帯電された感光面に画像データに応じた静電潜像を形成する潜像形成装置、その静電潜像を現像する現像装置、および、現像された潜像を記録紙に転写する転写装置を備えており、感光ドラムを回転させながら画像形成処理を行っている。
【０００３】
また、潜像形成装置は、画像データに基づいて変調された光ビームを、例えばポリゴンミラーを回転させることにより主走査方向に偏光し、ｆθレンズ等の光学レンズにより補正を加えて感光ドラムに照射することにより、感光ドラムの感光面に静電潜像を形成するように構成されている。
【０００４】
この際、通常、ポリゴンミラーは一定の角速度で回転されるのに対し、ポリゴンミラーと感光ドラムの光路長は、主走査方向の中央部では最短となり、両端部へ行くに従って次第に長くなっていくため、感光ドラム上での主走査速度が変化してしまう。そこで、ｆθレンズを用いて、この主走査速度の変化を補正し、主走査速度が一定になるようにしている。
【０００５】
しかしながら、光ビームの走査光学系で用いるｆθレンズ等のレンズとしてプラスチックレンズを用いた場合、感光温度の変化や機内温度の変化によりプラスチックレンズの形状や屈折率が変化する。このような光学系の倍率誤差により、１画素１画素が大きく、又は小さくなり、その結果として主走査１ラインの長さが所定の長さと異なってしまうという主走査倍率の誤差が発生し、高品位の画像が得られなくなる。
【０００６】
この他にも、書き込みクロック信号の誤差、光ビーム光源の波長差、部品の取り付け精度、感光体と光走査装置の位置ズレ、ポリゴンミラーの各面精度のバラツキなどによっても、主走査倍率の誤差が発生する。
【０００７】
この主走査倍率の誤差は、画像データに基づいて変調されたレーザビームによる画像の書き出し位置のばらつきを招いたり、複数のレーザビーム、感光ドラム等を用いて画像を形成するカラー複写機などにおいては色ズレを招いたりし、画質劣化の要因となる。
【０００８】
このような問題に対処したものとして、２つの光検出器から得られる信号を利用して走査時間を検出し、検出された走査時間と予め求めておいた基準走査時間とのズレ量を求め、そのズレ量に応じて走査光学系を構成するレンズの少なくとも１つを移動させることにより、主走査時間を調整する走査光学装置が提案されている（特許文献１参照）。
【０００９】
また、主走査線上の２点間のレーザビームを検出し、検出される２点間のレーザビームの偏向速度が一定になるようにポリゴンモータを制御することにより、主走査倍率を自動的に補正する画像形成装置が提案されている（特許文献２参照）。
【００１０】
さらに、複数のレーザビームのそれぞれについて、主走査ラインの少なくとも２箇所でレーザビームを検知し、１箇所目と２箇所目でレーザビームを検知する間の所定のクロック信号をカウントし、そのカウント数に応じて、レーザビームの画像書き込み変調周波数を補正し、さらに複数のレーザビームの同期位置から画像書き込みまでのタイミングを補正する提案もなされている（特許文献３参照）。
【特許文献１】特開平５―１９２０４号公報
【特許文献２】特開平８−１３６８３８号公報
【特許文献３】特開平９−５８０５３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１〜３では、主走査倍率を高精度に調整するためには、２点間のレーザビーム走査時間を高精度に測定する必要がある。
【００１２】
２点間のレーザビーム走査時間を高精度に測定するためには、測定に用いるクロック信号の周波数を高くすればよいが、高周波数のクロック信号を用いると、２点間のレーザビーム走査時間のカウント値のビット数が大きくなり、それに伴い測定回路の規模も大きくなって、測定回路内のフリップフロップ間で同期が取れなくなるなど、誤動作を招く可能性が高くなるという問題が発生する。
【００１３】
また、精度のよい部品を用いて精度の高い回路設計を行えば高い周波数で安定した動作を得られるが、それにも限度があり、コストも高くなる。
【００１４】
そこで、本発明は、２点間の光ビーム主走査時間を安価な構成で高精度に測定し得る画像形成装置、画像形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明は、画像データに基づいて変調された光ビームを主走査方向に偏光させながら感光体上に照射することにより、感光体上に静電潜像を形成する画像形成装置であって、基準クロック信号を生成する第１の生成手段と、前記基準クロック信号に基づいて該基準クロック信号よりも周波数の高いサブクロック信号を生成する第２の生成手段と、前記光ビームの主走査ライン上の２点間の走査時間を前記基準クロック信号とサブクロック信号を用いて測定する測定手段とを有し、前記測定手段は、前記基準クロック信号の１周期より短い走査時間の成分を前記サブクロック信号を用いて測定するように構成されている。
【発明の効果】
【００１６】
本発明によれば、既存の基準クロック信号と、この基準クロック信号に基づいて生成され、当該基準クロック信号より周波数の高いサブクロック信号とを用いて光ビームの主走査ライン上の２点間の走査時間を測定すると共に、基準クロック信号の１周期より短い走査時間の成分はサブクロック信号を用いて測定することにより、２点間の光ビーム主走査時間を安価な構成で高精度に測定し得る画像形成装置、画像形成方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための最良の形態を図面に基づいて説明する。
【００１８】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る画像形成装置の露光走査系の概略構成を示す図である。
【００１９】
図１において、半導体レーザ１から出射されたレーザビームａは、ポリゴンミラー２により偏向され、ｆθレンズ３や図示しない光学レンズ群により光学的な補正が施されて、感光ドラム４上で露光走査される。この際、ｆθレンズ３は、レーザビームａが感光ドラム４上を等速で露光走査するように光学的な補正を行う。
【００２０】
このような露光走査により、感光ドラム４の感光面に静電潜像が形成される。その後、図示しないユニット群により現像、転写、定着のプロセスを経てプリント画像が形成される。
【００２１】
カウント装置７は、レーザビームａがＢＤ（ビームディテクト）センサ５を通過する際に検知される第１のＢＤ信号ｂが入力された時間から、レーザビームａがＢＤセンサ６を通過する際に検知される第２のＢＤ信号ｃが入力されるまでの時間を測定する。
【００２２】
この時間測定においては、基準クロック生成装置８から出力される画像クロック信号ｄ（基準クロック信号）と、この画像クロック信号ｄの周波数を１６逓倍した周波数のＰＷＭ変調用のＰＷＭクロック信号ｅ（逓倍クロック生成装置９により出力される）を用いることにより、画像クロック信号ｄで測定不可能な走査時間の成分をＰＷＭクロック信号ｅで測定する。
【００２３】
換言すれば、基準クロック信号ｄの１周期以上の長い走査時間の成分は、基準クロック信号ｄをカウントすることにより測定し、基準クロック信号ｄの１周期より短い走査時間の成分は、ＰＷＭ変調用のクロック信号ｅをカウントすることにより測定する。
【００２４】
カウント装置７によりカウントされたカウント値ｆ（すなわち、２つのＢＤセンサ５，６間のレーザビーム走査時間）は、記憶装置１０に記憶され、レーザ駆動制御装置１１に出力される。レーザ駆動制御装置１１は、入力された画像データｈに基づいてパルス幅変調（ＰＷＭ）されたレーザビームａを出射するように半導体レーザ１を駆動制御する。
【００２５】
この際、レーザ駆動制御装置１１は、２つのＢＤセンサ５，６間のレーザビーム走査時間を用いて主走査倍率を補正し、所定のタイミングで画像信号ｉ（例えば、画像データｈをPWM変調した信号）を半導体レーザ１に出力する。なお、レーザ駆動制御装置１１が２つのＢＤセンサ５，６間のレーザビーム走査速度を用いて主走査倍率を補正する際の補正方式としては、特許文献１〜３等に開示された補正方式を採用することができる。
【００２６】
図２は、図１に示した基準クロック生成装置８、逓倍クロック生成装置９、及びカウント装置７の回路図、すなわち、２点間のレーザビーム走査時間を測定する測定回路を示す図である。
【００２７】
図２において、発振器１００は、画像クロック信号ｄを生成する発振器であり、図１の基準クロック生成装置８に相当する。また、ＰＬＬ回路１０１は、ＰＷＭクロック信号（１６逓倍クロック信号）ｅを生成する回路であり、図１の逓倍クロック生成装置９に相当する。また、図２の他の部分は、図１のカウント装置７に相当するものである。
【００２８】
なお、発振器１００からの画像クロック信号ｄは、ＰＬＬ回路１０１、Ｄフリップフロップ１０００、１４ｂｉｔカウンタ１０４、１ショットパルス生成回路１０３に供給される他、図１のレーザ駆動制御装置１１中の不図示のＰＷＭ回路、ビデオデータ生成回路などにも供給される。また、ＰＬＬ回路１０１は、発振器１００からの画像クロック信号ｄの周波数を１６逓倍し、１６逓倍クロック信号としてＤフリップフロップ１０００〜１０１５、Ｄフリップフロップ１０２，１０８に供給すると共に、不図示のＰＷＭ回路にもＰＷＭクロック信号ｅとして供給する。
【００２９】
Ｄフリップフロップ１０２は、第１のＢＤセンサ５の出力信号ＢＤ１（第１のＢＤ信号ｂに相当）を同期信号として動作を安定化すべく設けられ、Ｄフリップフロップ１０８は、第２のＢＤセンサ６の出力信号ＢＤ２（第２のＢＤ信号ｃに相当）を同期信号として動作を安定化すべく設けられている。ＯＲ論理回路１０９は、Ｄフリップフロップ１０２，１０８からの２つの同期ＢＤ信号を１つに纏めて出力する。１ショットパルス生成回路１０３は、ＯＲ論理回路１０９からの同期ＢＤ信号を受けて、画像クロック信号ｄの１周期分に相当する１ショットパルスを生成し、ラッチ信号としてＤフリップフロップ１２００〜１２１５と、１４ｂｉｔラッチ回路１６に供給する。
【００３０】
１４ｂｉｔカウンタ１０４は、発振器１００からの画像クロック信号ｄをエンドレスでカウントし、そのカウント値を１４ｂｉｔラッチ回路１０５に出力する。１４ｂｉｔラッチ回路１０５のゲート入力端子は、ＯＲ論理回路１０９の出力端子に接続されており、１４ｂｉｔラッチ回路１０５は、ＯＲ論理回路１０９からの同期ＢＤ信号がＬｏｗの場合に、１４ｂｉｔカウンタ１０４からの画像クロック信号ｄのカウント値をラッチすることとなる。
【００３１】
１４ｂｉｔラッチ回路１０５によりラッチされた画像クロック信号ｄのカウント値は、１４ｂｉｔラッチ回路１０６に供給される。１４ｂｉｔラッチ回路１０６のゲート入力端子は、１ショットパルス生成回路１０３の出力端子に接続されており、１４ｂｉｔラッチ回路１０６は、同期ＢＤ信号の１周期分（すなわち、１主走査期間）の画像クロック信号ｄの整数カウント値を保持することとなる。
【００３２】
発振器１００の出力端子は、Ｄフリップフロップ１０００の入力端子に接続されており、Ｄフリップフロップ１０００の出力端子は、Ｄフリップフロップ１００１の入力端子に接続され、同様の態様で順次、Ｄフリップフロップ１００２〜１０１５に接続されている。また、Ｄフリップフロップ１０００〜１０１５のクロック入力端子には、ＰＬＬ回路１０１の出力端子が接続されており、Ｄフリップフロップ１０００〜１０１５は、ＰＬＬ回路１０１からの１６逓倍クロック信号ｅの立ち下がりで、順次、画像クロック信号ｄを次段のＤフリップフロップに出力していく。
【００３３】
また、Ｄフリップフロップ１０００〜１０１５の出力信号は、それぞれラッチ回路１１００〜１１１５に供給される。ラッチ回路１１００〜１１１５のゲート入力端子は、ＯＲ論理回路１０９の出力端子に接続されているため、ラッチ回路１１００〜１１１５は、ＯＲ論理回路１０９からの同期ＢＤ信号がＬｏｗの場合にラッチ動作を行って、Ｄフリップフロップ１１００〜１１１５の状態を保持することとなる。
【００３４】
ラッチ回路１１００〜１１１５の出力端子は、さらにラッチ回路１２００〜１２１５の入力端子に接続され、ラッチ回路１２００〜１２１５のゲート入力端子は、１ショットパルス生成回路１０３の出力端子に接続されている。従って、ラッチ回路１２００〜１２１５には、画像クロック信号ｄの周波数を１６逓倍した周波数のクロック信号ｅで遅延された画像クロック信号ｄの状態が、１ショットパルス生成回路１０３から他方の同期ＢＤ（ラッチ信号）が入力されるまで保持されることとなる。
【００３５】
次に、ラッチ回路１２００〜１２１５の出力信号は、ＡＮＤゲート回路１３００〜１３１５を介して、１６ｂｉｔの信号（ｉｎ０〜ｉｎ１５）として演算回路１０７に入力される。演算回路１０７は、ＡＮＤゲート回路１３００〜１３１５からの１６ｂｉｔの出力信号（１画素に対応する信号）を、１／１６画素に対応する４ｂｉｔの信号に変換して出力する。すなわち、演算回路１０７は、ラッチ回路１１００〜１１１５によりラッチされた１／１６画素カウント値（状態）を４ビットのカウント値に変換して出力する。
【００３６】
この１／１６画素カウント動作を図４、図５に基づいて説明する。図４において、Ｑ０〜Ｑ１５は、Ｄフリップフロップ１０００〜１０１５の出力信号である。このＤフリップフロップ１０００〜１０１５の出力信号は、画像クロック信号ｄの周期を１／１６した周期ずつ、画像クロック信号ｄを順次遅延させたクロック信号として、順次、ラッチ回路１１００〜１１１５、ラッチ回路１２００〜１２１５によりラッチされる。
【００３７】
図５は、演算回路１０７による上記の入出力変換状況を示している。図５において、Ｑ０〜Ｑ１５はＤフリップフロップ１０００〜１０１５の出力信号、ｉｎ０〜ｉｎ１５は、ＡＮＤゲート回路１３００〜１３１５の出力信号を示しており、Ａ０〜Ａ３は、演算回路１０７から出力される４ビットのカウント値である。演算回路１０７は、ｉｎ０〜ｉｎ１５の入力信号の中のＨｉｇｈのｂｉｔに基づいて、Ａ０〜Ａ３の出力値（４ビットのカウント値）を図５のように決定する。
【００３８】
そして、図２、図３に示すように、１４ｂｉｔラッチ回路１０６の出力信号を２つのＢＤセンサ５，６間の主走査時間のカウント値の上位ｂｉｔとし、演算回路１０７の出力信号を当該カウント値の下位ｂｉｔとして、記憶装置１０に記憶する。
【００３９】
本実施の形態は、このようにして、画像クロック信号ｄの１６倍の分解能で２つのＢＤセンサ５，６間の主走査時間を高精度に測定しているが、この測定に使用される画像クロック信号ｄ、この画像クロック信号ｄの周波数を１６逓倍した周波数のクロック信号ｅは、共に、既存のクロック信号であり、新たに生成したものではないので、安価に構成することが可能となる。
【００４０】
また、１４ｂｉｔカウンタ１０４は、エンドレスでカウント動作を行っているため、レーザビームａが第１のＢＤセンサ５から第２のＢＤセンサ６の間を走査したときの走査時間に対応するカウント値と、レーザビームａが第２のＢＤセンサ６を通過した後、第１のＢＤセンサ５に達するまでの非走査時間に対応するカウント値の２つのカウント値が出力されるが、記憶装置１０には、図示しない選択手段により、上記の走査時間に対応するカウント値だけが格納される。
【００４１】
例えば、レーザビームａが第１のＢＤセンサ５を通過したときのカウント値が０（Ｈ）であり、次にレーザビームａが第２のＢＤセンサ６を通過したときのカウント値が２Ｂ７２９（Ｈ）であるとすると、記憶装置１０に格納されるカウント値は、２Ｂ７２９（Ｈ）−０（Ｈ）＝２Ｂ７２９（Ｈ）で２Ｂ７２９（Ｈ）となる。また、レーザビームａが第１のＢＤセンサ５を通過したときのカウント値が２Ｂ７２９（Ｈ）であり、第２のＢＤセンサ６を通過したときのカウント値が１６Ｅ４８（Ｈ）である場合は、後者のカウント値から前者のカウント値を同様に減ずると、その結果は「０」以下となるため、後者のカウント値に４００００（Ｈ）を加えることにより、４００００（Ｈ）＋１６Ｅ４８（Ｈ）−２Ｂ７２９（Ｈ）＝２Ｂ７１Ｆ（Ｈ）として、２Ｂ７１Ｆ（Ｈ）が記憶装置１０に格納される。
【００４２】
以上の動作を繰り返すことにより、画像クロック信号ｄよりも高い分解能で２つのＢＤセンサ５，６間をレーザビームａが走査する時間を測定することができる。
【００４３】
また、本測定回路は、画像クロック信号ｄでカウント動作を行うブロック（時間成分）と、画像クロック信号ｄの１６逓倍の周波数のクロック信号ｅでカウント動作を行うブロック（時間成分）に分割されているが、単純に、画像クロック信号ｄの１６逓倍の周波数のクロック信号ｅだけでＢＤセンサ５，６間のレーザビーム走査時間をカウントした場合でも同様な効果は得られる。
【００４４】
しかし、第１の実施の形態のように、画像クロック信号ｄで動作するブロックと、画像クロック信号ｄの１６逓倍の周波数のクロック信号ｅで動作するブロックを分け、高周波で駆動するブロックをなるべく小さくすることにより、カウント動作の誤作動を防止し、信頼性を高めて高精度に２点間の走査時間を測定することが可能となる。
【００４５】
［第２の実施の形態］
図６は、本発明の第２の実施の形態に係る画像形成装置の露光走査系の概略構成を示す図であり、図１に示した第１の実施の形態に係る露光走査系と同一の構成要素等については、同一の符号で示し、説明を省略する。
【００４６】
図６に示した遅延クロック生成装置２０は、画像クロック信号ｄを遅延させたクロック信号ｋを生成する。このクロック信号ｋは、画像クロック信号ｄと同じ周波数で位相をずらしたクロック信号である。
【００４７】
図７は、図６に示した基準クロック生成装置８、遅延クロック生成装置２０、及びカウント装置７の回路図、すなわち、２点間のレーザビーム走査時間を測定する測定回路を示す図である。なお、図７においても、図２と同一の構成要素等については、同一の符号で示し、適宜説明を省略する。
【００４８】
図７において、発振器１００は、画像クロック信号ｄを生成する発振器であり、図６の基準クロック生成装置８に相当する。また、NOTゲート２００、ＡＮＤゲート２０３、及びゲート回路２０００〜２０１５は、後述するようにリング発振回路（リングカウンタ）を構成しており、図６の遅延クロック生成装置２０に相当する。また、図７の他の部分は、図６のカウント装置７に相当するものである。
【００４９】
発振器１００からの画像クロック信号ｄは、１ショットパルス生成回路１０３に供給されると共に、レーザ駆動制御装置１１中の不図示のＰＷＭ回路、ビデオデータ生成回路などにも供給される。
【００５０】
ＯＲ論理回路２０４は、第１のＢＤセンサ５の出力信号ＢＤ１（第１のＢＤ信号ｂに相当）と第２のＢＤセンサ６の出力信号ＢＤ２（第２のＢＤ信号ｃに相当）を１つに纏めてマルチプレクサ２０２に出力する。基準ＢＤ信号生成回路２０１は、予め決められた周期の擬似ＢＤ信号を生成し、基準ＢＤ信号としてマルチプレクサ２０２に出力する。このマルチプレクサ２０２は、この基準ＢＤ信号、ＯＲ論理回路２０４からのＢＤ信号の何れか１つを選択して出力する。マルチプレクサ２０２の出力信号は、NOTゲート２００を介してＡＮＤゲート２０３に供給されると共に、ラッチ回路１１００〜１１１５、１ショットパルス生成回路１０３、及び１４ｂｉｔラッチ回路１０５にも供給される。
【００５１】
１ショットパルス生成回路１０３は、マルチプレクサ２０２からのＢＤ信号を受けて、画像クロック信号ｄの１周期分に相当する１ショットパルスを生成し、ラッチ信号としてＤフリップフロップ１２００〜１２１５と、１４ｂｉｔラッチ回路１０６に供給する。
【００５２】
ＡＮＤゲート２０３の出力端子は、遅延素子であるゲート回路２０００の入力端子に接続されている。ゲート回路２０００の出力端子は、ゲート回路２００１の入力端子に接続され、同様の態様で順次、ゲート回路２００２〜２０１５に接続されている。ゲート回路２０１５の出力端子は、ＡＮＤゲート２０３の入力端子に接続されている。この構成において、NOTゲート２００、ＡＮＤゲート２０３、及びゲート回路２０００〜２０１５は、リング発振回路を構成しており、マルチプレクサ２０２の出力がＨｉｇｈの場合に発振動作を行う。
【００５３】
ＡＮＤゲート２０３の出力端子は、１４ｂｉｔカウンタ１０４のクロック入力端子にも接続されている。また、ゲート回路２０００〜２０１５の出力信号は、それぞれラッチ回路１１００〜１１１５に入力される。他は図３と同様である。
【００５４】
このような構成の下で、マルチプレクサ２０２がＢＤ信号（Ａ入力）を選択している場合においてＢＤ信号がＨｉｇｈの期間は、上記のリング発振回路が発振動作を行い、その発振出力信号（ＡＮＤゲート２０３の出力信号：カウントクロック信号）を１４ｂｉｔカウンタ１０４がカウントする。このＡＮＤゲート２０３の出力信号（カウントクロック信号）は、前述のクロック信号ｋに相当する信号であり、画像クロック信号ｄを遅延させたものであるが、その周波数は、画像クロック信号ｄとは異なったものとなる。
【００５５】
すなわち、リング発振回路から出力される信号の１周期は、（ＡＮＤゲート２０３及びゲート回路２０００〜２０１５それぞれの素子の出力遅延時間の合計＋信号が前段から後段に入力されるまでの遅延時間の合計）×２となり、すなわち、リング発振回路の２周期分の時間になる。詳細に説明すると、マルチプレクサ２０２からの出力がＬｏｗのとき、ＡＮＤゲート２０３は常にＬｏｗを出力する。ここで、マルチプレクサ２０２の出力がＨｉｇｈになるとＡＮＤゲート２０３の出力もＨｉｇｈになり、順にゲート回路２０００→２００１→２００２→・・・とＨｉｇｈになっていく。そして、ゲート回路２０１５の出力がＨｉｇｈになるとＡＮＤゲート２０３の出力はＬｏｗとなり、順にゲート回路２０００→２００１→・・・とＬｏｗになっていく。このような信号変化が繰り返されることにより、ANDゲート２０３からの出力（カウントクロック信号）は、リング発振回路の２周期分を１周期とするクロック信号となる。
【００５６】
また、上記のように、ゲート素子の遅延時間の合計がカウントクロック信号の周波数となるため、ゲート素子のバラツキや温度によりカウントクロック信号の周波数が変化してしまう。そこで、この周波数変化に対応するため、基準BD信号生成回路２０１を設けている。すなわち、基準BD信号生成回路２０１は、常に同じ周期の基準BD信号を出力する。この基準BD信号をリング発振回路でカウントした値と、ＯＲ論理回路２０４からのＢＤ信号をリング発振回路でカウントした値を比較することで、環境変化等に左右されない走査時間の絶対時間を求めることができる。
【００５７】
なお、基準BD信号生成回路２０１からの基準BD信号のカウントと、ＯＲ論理回路２０４からのＢＤ信号のカウントは、温度などの要因によるリング発振回路の遅延時間変化がほとんど無視できるくらいの間隔でカウントする必要がある。
【００５８】
また、上記のように、ANDゲート２０３からの出力（カウントクロック信号）は,リング発振回路の２周期分を１周期とするクロック信号となるため、ゲート回路２０００〜２０１５の出力信号は、図４に示したＱ０〜Ｑ１５のクロックの周期を２倍したものとなる。
【００５９】
マルチプレクサ２０２から次のＢＤ信号が入力されると、１４ｂｉｔラッチ回路１０５、ラッチ回路１１００〜１１１５がラッチ動作を行い、それぞれ１４ｂｉｔカウンタのカウント値、ゲート回路２０００〜２０１５の出力信号を保持する。
【００６０】
１４ｂｉｔラッチ回路１０５、ラッチ回路１１００〜１１１５に保持されたカウント値、出力信号は、１ショットパルス生成回路１０３からのラッチ信号により、それぞれ次段の１４ｂｉｔラッチ回路１０６、ラッチ回路１２００〜１２１５にラッチされ、ＢＤ信号の１周期分保持される。以上の動作のタイミングチャートを図８に示す。
【００６１】
ゲート回路２０００〜２０１５の遅延時間は、第１の実施の形態におけるクロック信号ｅの周期より短いため、第２の実施の形態では、第１の実施の形態よりも２つのＢＤセンサ５，６間をレーザビームａが走査する時間を高精度に測定することができる。
【００６２】
また、ゲート回路２０００〜２０１５の遅延時間は、環境変化や製品ばらつきなどにより一定値に定まらないが、走査時間測定の前又は後で、基準ＢＤ生成回路２０１にて生成された基準ＢＤ信号を用いて上記の２点間の走査時間を測定し、この走査時間に基づいて第１，２のＢＤセンサ５，６からのＢＤ信号を用いて測定された走査時間を補正することにより、環境変化等に左右されない絶対時間の測定が可能となる。
【００６３】
なお、本発明は、上記実施の形態に限定されることなく、例えば、ｆθレンズを用いることなく、ポリゴンミラーの回転速度を制御することにより走査速度を一定にする場合にも適用することが可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施の形態に係る画像形成装置の露光走査系の概略構成を示す図である。
【図２】２点間のレーザビーム走査時間を測定する測定回路を示す図である（第１の実施の形態）。
【図３】クロック信号のカウント動作を示すタイミングチャートである（第１の実施の形態）。
【図４】１６分の１画素のカウント動作を示すタイミングチャートである（第１の実施の形態）。
【図５】演算回路による入出力変換を説明するための図である（第１の実施の形態）。
【図６】本発明の第２の実施の形態に係る画像形成装置の露光走査系の概略構成を示す図である。
【図７】２点間のレーザビーム走査時間を測定する測定回路を示す図である（第２の実施の形態）。
【図８】クロック信号のカウント動作を示すタイミングチャートである（第２の実施の形態）。
【符号の説明】
【００６５】
１…半導体レーザ、２…ポリゴンミラー、４…感光ドラム、５…第１のＢＤセンサ、６…第２のＢＤセンサ、７…カウント装置、８…基準クロック生成装置、９…逓倍クロック生成装置、１１…レーザ駆動制御装置、２０…遅延クロック生成装置
【図１】
2006150696.tif 000003
【図２】
2006150696.tif 000004
【図３】
2006150696.tif 000005
【図４】
2006150696.tif 000006
【図５】
2006150696.tif 000007
【図６】
2006150696.tif 000008
【図７】
2006150696.tif 000009
【図８】
2006150696.tif 000010