(57)【要約】      （修正有）【課題】所望の輝度の映像を表示することができることが可能なデータ集積回路，データ集積回路を用いた発光表示装置および発光表示装置の駆動方法を提供する。【解決手段】データに対応して階調電圧を生成する電圧デジタル／アナログ変換部２３０と，データに対応して階調電流を生成する電流デジタル／アナログ変換部２４０と，階調電圧に対応して画素から流れるピクセル電流のフィードバックにより第１キャパシタＣ１に充電されている電荷量を増減し，電荷量の増減によって第１キャパシタＣ１に印加されている電圧レベルが可変されて画素に供給される階調電圧の電圧レベルが可変される電圧調整ブロック２５０を備える。【選択図】図５
2006184906.tif 000002
【特許請求の範囲】
【請求項１】
データに対応した階調電圧を生成する電圧デジタル／アナログ変換部と；
前記データに対応した階調電流を生成する電流デジタル／アナログ変換部と；
前記階調電圧に対応して画素から流れるピクセル電流をフィードバックして，第１キャパシタに充電されている電荷量を増減し，前記電荷量の増減によって前記第１キャパシタに印加されている電圧レベルが可変され，前記画素に供給される前記階調電圧の電圧レベルが可変される電圧調整ブロックと；
を備えることを特徴とする，データ集積回路。
【請求項２】
前記第１キャパシタは，データ線の寄生キャパシタまたは前記電圧調整ブロック内の配線の一端に連結されたキャパシタの少なくともいずれかであることを特徴とする，請求項１に記載のデータ集積回路。
【請求項３】
前記電圧調整ブロックは，前記ピクセル電流と前記階調電流を比較し，比較した結果に対応して前記第１キャパシタに保存される電圧を増加または減少させることを特徴とする，請求項１または２のいずれかに記載のデータ集積回路。
【請求項４】
サンプリング信号に対応して，前記データを前記電圧デジタル／アナログ変換部と前記電流デジタル／アナログ変換部に入力するラッチ部と，
順次前記サンプリング信号を生成し，前記ラッチ部に伝達するシフトレジスタ部と，
をさらに有することを特徴とする，請求項１〜３のいずれかに記載のデータ集積回路。
【請求項５】
前記ラッチ部は，
前記サンプリング信号に対応されて前記データを順次保存するサンプリングラッチ部と，
前記サンプリングラッチ部に保存されたデータを保存すると同時に保存されたデータを前記電圧デジタル／アナログ変換部及び電流デジタル／アナログ変換部供給するホールディングラッチ部と，
を有することを特徴とする，請求項４に記載のデータ集積回路。
【請求項６】
前記ホールディングラッチ部に保存された前記データの電圧レベルを上昇させ，前記電圧デジタル／アナログ変換部及び電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有することを特徴とする，請求項５に記載のデータ集積回路。
【請求項７】
前記電圧調整ブロックは，少なくとも１種類以上の階調電圧を制御するために，少なくとも１個の電圧調整部を有することを特徴とする，請求項１〜６のいずれかに記載のデータ集積回路。
【請求項８】
前記電圧調整部は，
前記電圧デジタル／アナログ変換部と第１ノードとの間に設置される第１スイッチング素子と，
前記ピクセル電流と前記階調電流を比較する比較部と，
前記比較部の制御によって前記第１キャパシタに供給される電荷量を増減する電流増減部と，
前記第１スイッチング素子を制御するための制御部と，
を有することを特徴とする，請求項７に記載のデータ集積回路。
【請求項９】
前記制御部は，
１水平期間のうち第１期間の間，前記第１スイッチング素子をターンオンさせ，
前記１水平期間のうち前記第１期間を除いた第２期間の間，前記スイッチング素子をターンオフさせることを特徴とする，請求項８に記載のデータ集積回路。
【請求項１０】
前記第１期間の間，前記階調電圧が前記第１キャパシタに伝達され，前記第２期間の間，前記ピクセル電流が前記比較部に供給されることを特徴とする，請求項９に記載のデータ集積回路。
【請求項１１】
前記電流増減部は，
第１電極が第１電源に連結され，第２電極が第１ノードに連結され，ゲートが前記比較部の出力端に連結される第２スイッチング素子と，
第１電極が第２電源に連結され，第２電極が前記第１ノードに連結され，ゲートが前記比較部の前記出力端に連結される第３スイッチング素子と，
を有し，
前記第２スイッチング素子と前記第３スイッチング素子とは，前記比較部の出力によって互いに異なる時間にオン状態になり，
前記第２スイッチング素子は，前記データ線に電流を伝達し，
前記第３スイッチング素子は，前記データ線に充電されている電流を減少させることを特徴とする，請求項８〜１０のいずれかに記載のデータ集積回路。
【請求項１２】
前記比較部は，
前記第１スイッチング素子がターンオンされると，前記第２スイッチング素子と前記第３スイッチング素子の間を開放させ，
前記第１スイッチング素子がターンオフされると，前記第２スイッチング素子と前記第３スイッチング素子の間を短絡させて前記階調電圧が前記第１ノードに伝達するようにすることを特徴とする，請求項１１に記載のデータ集積回路。
【請求項１３】
前記第１キャパシタは，前記第１スイッチング素子により電流の伝達を受けて充電され，前記第２スイッチング素子を介して前記第１キャパシタに充電されている電流を減少させることを特徴とする，請求項１１または１２のいずれかに記載のデータ集積回路。
【請求項１４】
前記比較部は，前記階調電流と前記ピクセル電流の電流量を比較して前記階調電流と前記ピクセル電流の電流量の差によって電圧値が決まる制御信号を生成することを特徴とする，請求項８〜１３のいずれかに記載のデータ集積回路。
【請求項１５】
前記制御部は，前記第４及び第５スイッチング素子にスイッチング信号を伝達することを特徴とする，請求項１１〜１４のいずれかに記載のデータ集積回路。
【請求項１６】
前記電圧調整部は，
前記スイッチング信号により，前記１水平期間の間，前記第４及び第５スイッチング素子がオンオフ動作を繰り返して前記第１スイッチング素子を介して入力される電流量を調節し，前記第２スイッチング素子を介して減少される電流量を調節するようにすることを特徴とする，請求項１５に記載のデータ集積回路。
【請求項１７】
データに対応して階調電圧を生成する電圧デジタル／アナログ変換部と；
前記データに対応して階調電流を生成する電流デジタル／アナログ変換部と；
前記階調電圧に対応して画素に流れるピクセル電流をフィードバックして，前記ピクセル電流と前記階調電流を比較し，電圧レベルが高いパルス信号である第１制御信号と電圧レベルが低いパルス信号である第２制御信号を伝達し，前記第１制御信号と前記第２制御信号は，前記ピクセル電流と前記階調電流の差によってパルス幅が変わるようにする比較部と；
前記第１及び第２制御信号によってスイッチング動作をし，前記第１制御信号によって第１キャパシタに電流を流入して前記第２制御信号によって第１キャパシタに保存された電流を外部へ流れるようにし，前記第１キャパシタに保存された電流の増減によって前記画素に伝達する前記階調電圧を調節する電流増減部と；
を備えたことを特徴とする，データ集積回路。
【請求項１８】
前記第１キャパシタは，データ線の寄生キャパシタ及び前記電圧調整ブロック内の配線の一端に連結されたキャパシタのうち，少なくともいずれかであることを特徴とする，請求項１７に記載のデータ集積回路。
【請求項１９】
前記電圧デジタル／アナログ変換部と第１ノードとの間に第１スイッチング素子をさらに有し，前記比較部からフィードバックされる間に，前記階調電圧を遮断するようにすることを特徴とする，請求項１７または１８のいずれかに記載のデータ集積回路。
【請求項２０】
前記電流増減部は，
前記第１制御信号の伝達を受けて選択的に電流を前記第１キャパシタに伝達する第２スイッチング素子と，
前記第２制御信号の伝達を受けて選択的に前記第１キャパシタに充電されている電流を外部へ流れるようにする第３スイッチング素子と，
前記第２スイッチング素子と前記第３スイッチング素子との間に連結され，前記第１スイッチング素子がターンオンされると，ターンオフされて前記階調電圧が前記第１ノードを介して画素に伝達するようにする第４スイッチング素子と第５スイッチング素子と，
をさらに有することを特徴とする，請求項１９に記載のデータ集積回路。
【請求項２１】
複数の走査線と，複数のデータ線と，複数のフィードバック線と，前記複数の走査線と前記複数のデータ線と前記複数のフィードバック線に接続される複数の画素と，を有する画像表示部と；
前記複数の走査線に走査信号を順次供給する走査駆動部と；
前記複数のデータ線及びフィードバック線に接続され，データ信号によって階調電圧を前記複数のデータ線に供給するデータ駆動部と；
を備え，
前記データ駆動部は，請求項１〜２０のいずれか一項に記載のデータ集積回路を有することを特徴とする，発光表示装置。
【請求項２２】
前記画素は，
発光素子と，
ゲートに印加された電圧によって第３電源の伝達を受けてピクセル電流を流れるようにする第１トランジスタと，
第１走査信号によって選択的に前記ピクセル電流の伝達を受けて前記比較部に伝達する第２トランジスタと，
第２走査信号によって選択的に前記ピクセル電流を前記発光素子に流すようにする第３トランジスタと，
前記バッファ部から出力された階調電圧を前記走査信号によって選択的に前記第１トランジスタのゲートに伝達する前記第４トランジスタと，
前記第１トランジスタのゲートに伝達される電圧を所定時間の間維持する第２キャパシタと，
を有することを特徴とする，請求項２１に記載の発光表示装置。
【請求項２３】
前記第４トランジスタと前記第１トランジスタのゲートとの間に連結され，前記第４トランジスタを介して伝達された電圧を前記第１トランジスタのゲートに伝達する第５トランジスタを有することを特徴とする，請求項２２に記載の発光表示装置。
【請求項２４】
前記第２走査信号は，前記第１走査信号と反転関係にあることを特徴とする，請求項２２または２３のいずれかに記載の発光表示装置。
【請求項２５】
前記第２キャパシタは，前記ピクセル電流が前記階調電流と同じ電流量を持つようにする電圧を保存することを特徴とする，請求項２２〜２４のいずれかに記載の発光表示装置。
【請求項２６】
データに対応する階調電圧及び階調電流を生成する段階と；
前記階調電圧を複数の画素に供給する段階と；
前記階調電圧に対応して画素に流れるピクセル電流をフィードバックすることにより，第１キャパシタに充電されている電荷量を増減し，前記電荷量の増減によって前記第１キャパシタに印加されている電圧レベルが可変され，前記画素に供給される前記階調電圧の電圧レベルを可変する段階と；
を含むことを特徴とする，発光表示装置の駆動方法。
【請求項２７】
前記階調電圧の電圧値を調節する段階において，
前記階調電圧の電圧値は前記ピクセル電流と前記階調電流の電流値が同一または近似するように増加または減少されることを特徴とする，請求項２６に記載の発光表示装置の駆動方法。
【請求項２８】
データに対応して階調電圧及び階調電流を生成する段階と；
１水平期間のうち第１期間の間，前記階調電圧をデータ線に伝達する段階と；
前記１水平期間のうち第１期間を除いた第２期間の間，前記階調電圧に対応して前記画素に流れるピクセル電流と前記階調電流を比較する段階と；
前記比較結果に対応して第１キャパシタに充電されている電荷量を増減して前記電荷量の増減によって前記第１キャパシタに印加されている前記階調電圧の電圧レベルが可変されて前記画素に供給される電圧レベルを可変する段階と；
を含むことを特徴とする，発光表示装置の駆動方法。
【請求項２９】
前記ピクセル電流と前記階調電流を比較する段階において，
前記階調電流と前記ピクセル電流を比較して制御信号を生成し，前記制御信号の電圧値は，前記階調電流と前記ピクセル電流の電圧値によって変わるようにすることを特徴とする，請求項２８に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，データ集積回路，発光表示装置および発光表示装置の駆動方法に関し，特に所望の輝度の映像が表示できるようにしたに関する。
【背景技術】
【０００２】
近年，陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である，重さと体積を減らすことができる各種平板表示装置などが開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）及び発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００３】
平板表示装置のうち，発光表示装置は，電子と正孔の再結合によって光を発発生する自発光素子である。このような発光表示装置は，速い応答速度を有すると同時に低い消費電力で駆動されるような長所がある。一般的な発光表示装置は，画素ごとに形成されるトランジスタを用いてデータ信号に対応される電流を発光素子に供給することによって光が発光されるようにする。
【０００４】
図１は，従来の発光表示装置を示す図である。
【０００５】
図１を参照すれば，従来の発光表示装置は，走査線Ｓ１〜Ｓｎ及びデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素４０を含む画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０及びデータ駆動部２０を制御するためのタイミング制御部５０を有する。
【０００６】
タイミング制御部５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータをデータ駆動部２０に供給する。
【０００７】
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１０は，走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【０００８】
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部２０は，データ信号を生成し，生成されたデータ信号を走査信号と同期されるようにデータ線Ｄ１〜Ｄｍに供給する。
【０００９】
画像表示部３０は，外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けて各々の画素４０に供給する。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳの供給を受けた画素４０の各々は，データ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳへ流れる電流を制御することによって，データ信号に対応される光を生成する。
【００１０】
すなわち，従来の発光表示装置において，画素４０の各々は，データ信号に対応されて所定輝度の光を生成する。しかしながら，従来には画素４０の各々に包含されるトランジスタの閾値電圧のばらつき等によって所望の輝度の光が生成されない。そして，従来にはデータ信号に対応して画素４０各々に実際に流れる電流を測定および制御可能な方法がなかったのが現状であった。
【００１１】
一方，上述した従来の発光表示装置を記載した文献としては，有機発光ディスプレイ素子の装置及びその駆動方法を開示した特許文献１があり，またディスプレイ駆動回路を開示した特許文献２等がある。
【００１２】
【特許文献１】米国特許公開第２００３−００７６０４８号明細書
【特許文献２】米国特許公開第２００５−０００７３５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし，従来の発光表示装置によれば，画素４０の各々に包含されるトランジスタの閾値電圧のばらつき等によって所望の輝度の光が生成されず，データ信号に対応して画素４０各々に実際に流れる電流を測定および制御可能な方法がないという問題がある。
【００１４】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，所望の輝度の映像を表示することが可能な，新規かつ改良されたデータ集積回路，発光表示装置および発光表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，データに対応した階調電圧を生成する電圧デジタル／アナログ変換部と；上記データに対応した階調電流を生成する電流デジタル／アナログ変換部と；上記階調電圧に対応して画素から流れるピクセル電流をフィードバックして，第１キャパシタに充電されている電荷量を増減し，上記電荷量の増減によって上記第１キャパシタに印加されている電圧レベルが可変され，上記画素に供給される上記階調電圧の電圧レベルが可変される電圧調整ブロックと；を備えることを特徴とする，データ集積回路が提供される。
【００１６】
また，上記第１キャパシタは，データ線の寄生キャパシタ及び前記電圧調整ブロック内の配線の一端に連結されたキャパシタのうち，少なくともいずれかであってもよい。
【００１７】
また，上記電圧調整ブロックは，上記ピクセル電流と上記階調電流を比較し，比較した結果に対応して上記第１キャパシタに保存される電圧を増加または減少させてもよい。
【００１８】
また，サンプリング信号に対応して上記データを上記電圧デジタル／アナログ変換部と上記電流デジタル／アナログ変換部に入力するラッチ部と，順次上記サンプリング信号を生成し，上記ラッチ部に伝達するシフトレジスタ部と，をさらに有してもよい。
【００１９】
また，上記ラッチ部は，上記サンプリング信号に対応されて上記データを順次保存するサンプリングラッチ部と，上記サンプリングラッチ部に保存されたデータを保存すると同時に保存されたデータを上記電圧デジタル／アナログ変換部及び電流デジタル／アナログ変換部供給するホールディングラッチ部と，を有してもよい。
【００２０】
また，上記ホールディングラッチ部に保存された上記データの電圧レベルを上昇させ，上記電圧デジタル／アナログ変換部及び電流デジタル／アナログ変換部に供給するレベルシフタ部をさらに有してもよい。
【００２１】
また，上記電圧調整ブロックは，少なくとも１種類以上の階調電圧を制御するために，少なくとも１個の電圧調整部を有しても良い。
【００２２】
また，上記電圧調整部は，上記電圧デジタル／アナログ変換部と第１ノードとの間に設置される第１スイッチング素子と，上記ピクセル電流と上記階調電流を比較する比較部と，上記比較部の制御によって上記第１キャパシタに供給される電荷量を増減する電流増減部と，上記第１スイッチング素子を制御するための制御部と，を有してもよい。
【００２３】
また，上記制御部は，１水平期間のうち第１期間の間，上記第１スイッチング素子をターンオンさせ，上記１水平期間のうち上記第１期間を除いた第２期間の間，上記スイッチング素子をターンオフさせてもよい。
【００２４】
また，上記第１期間の間，上記階調電圧が上記第１キャパシタに伝達され，上記第２期間の間，上記ピクセル電流が上記比較部に供給されてもよい。
【００２５】
また，上記電流増減部は，第１電極が第１電源に連結され，第２電極が第１ノードに連結され，ゲートが上記比較部の出力端に連結される第２スイッチング素子と，第１電極が第２電源に連結され，第２電極が上記第１ノードに連結され，ゲートが上記比較部の上記出力端に連結される第３スイッチング素子と，を有してもよく，上記第２スイッチング素子と上記第３スイッチング素子とは，上記比較部の出力によって互いに異なる時間にオン状態になり，上記第２スイッチング素子は上記データ線に電流を伝達し，上記第３スイッチング素子は上記データ線に充電されている電流を減少させてもよい。
【００２６】
また，上記比較部は，上記第１スイッチング素子がターンオンされると，上記第２スイッチング素子と上記第３スイッチング素子の間を開放させ，上記第１スイッチング素子がターンオフされると，上記第２スイッチング素子と上記第３スイッチング素子の間を短絡させて上記階調電圧が上記第１ノードに伝達してもよい。
【００２７】
また，上記第１キャパシタは，上記第１スイッチング素子によって電流の伝達を受けて充電され，上記第２スイッチング素子を介して上記第１キャパシタに充電されている電流を減少させてもよい。
【００２８】
また，上記比較部は，上記階調電流と上記ピクセル電流の電流量を比較して上記階調電流と上記ピクセル電流の電流量の差によって電圧値が決まる制御信号を生成してもよい。
【００２９】
また，上記制御部は，上記第４及び第５スイッチング素子にスイッチング信号を伝達してもよい。
【００３０】
また，上記電圧調整部は，上記スイッチング信号により，上記１水平期間の間，上記第４及び第５スイッチング素子がオンオフ動作を繰り返して上記第１スイッチング素子を介して入力される電流量を調節し，上記第２スイッチング素子を介して減少される電流量を調節するようにしてもよい。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，データに対応して階調電圧を生成する電圧デジタル／アナログ変換部と；上記データに対応して階調電流を生成する電流デジタル／アナログ変換部と；上記階調電圧に対応して画素に流れるピクセル電流をフィードバックして，上記ピクセル電流と上記階調電流を比較し，電圧レベルが高いパルス信号である第１制御信号と電圧レベルが低いパルス信号である第２制御信号を伝達し，上記第１制御信号と上記第２制御信号は，上記ピクセル電流と上記階調電流の差によってパルス幅が変わるようにする比較部と；上記第１及び第２制御信号によってスイッチング動作をし，上記第１制御信号によって第１キャパシタに電流を流入して上記第２制御信号によって第１キャパシタに保存された電流を外部へ流れるようにし，上記第１キャパシタに保存された電流の増減によって上記画素に伝達する上記階調電圧を調節する電流増減部と；を備えたことを特徴とする，データ集積回路が提供される。
【００３２】
また，上記第１キャパシタは，データ線の寄生キャパシタ及び前記電圧調整ブロック内の配線の一端に連結されたキャパシタのうち少なくともいずれかであることを特徴とする，請求項１７に記載のデータ集積回路。
【００３３】
また，上記電圧デジタル／アナログ変換部と第１ノードとの間に第１スイッチング素子をさらに有してもよく，上記比較部からフィードバックされる間に，上記階調電圧を遮断してもよい。
【００３４】
また，上記電流増減部は，上記第１制御信号の伝達を受けて選択的に電流を上記第１キャパシタに伝達する第２スイッチング素子と，上記第２制御信号の伝達を受けて選択的に上記第１キャパシタに充電されている電流を外部へ流れるようにする第３スイッチング素子と，上記第２スイッチング素子と上記第３スイッチング素子との間に連結され，上記第１スイッチング素子がターンオンされると，ターンオフされて上記階調電圧が上記第１ノードを介して画素に伝達するようにする第４スイッチング素子と第５スイッチング素子をさらに有してもよい。
【００３５】
上記課題を解決するために，本発明の別の観点によれば，複数の走査線と，複数のデータ線と，複数のフィードバック線と，上記複数の走査線と上記複数のデータ線と上記複数のフィードバック線に接続される複数の画素と，を有する画像表示部と；上記複数の走査線に走査信号を順次供給する走査駆動部と；上記複数のデータ線及びフィードバック線に接続され，データ信号によって階調電圧を上記複数のデータ線に供給するデータ駆動部と；を備え，上記データ駆動部は，上述したようなデータ集積回路を有することを特徴とする，発光表示装置が提供される。
【００３６】
また，上記画素は，発光素子と，ゲートに印加された電圧によって第３電源の伝達を受けてピクセル電流を流れるようにする第１トランジスタと，第１走査信号によって選択的に上記ピクセル電流の伝達を受けて上記比較部に伝達する第２トランジスタと，第２走査信号によって選択的に上記ピクセル電流を上記発光素子に流すようにする第３トランジスタと，上記バッファ部から出力された階調電圧を上記走査信号によって選択的に上記第１トランジスタのゲートに伝達する上記第４トランジスタと，上記第１トランジスタのゲートに伝達される電圧を所定時間の間維持する第２キャパシタと，を有してもよい。
【００３７】
また，上記第４トランジスタと上記第１トランジスタのゲートとの間に連結され，上記第４トランジスタを介して伝達された電圧を上記第１トランジスタのゲートに伝達する第５トランジスタを有してもよい。
【００３８】
また，上記第２走査信号は，上記第１走査信号と反転関係にあってもよい。
【００３９】
また，上記第２キャパシタは，上記ピクセル電流が上記階調電流と同じ電流量を持つようにする電圧を保存してもよい。
【００４０】
上記課題を解決するために，本発明の別の観点によれば，データに対応する階調電圧及び階調電流を生成する段階と；上記階調電圧を複数の画素に供給する段階と；上記階調電圧に対応して画素に流れるピクセル電流をフィードバックすることにより，第１キャパシタに充電されている電流量を増減し，上記電流量の増減によって上記第１キャパシタに印加されている電圧レベルが可変され，上記画素に供給される上記階調電圧の電圧レベルを可変する段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。
【００４１】
また，上記階調電圧の電圧値を調節する段階において，上記階調電圧の電圧値は上記ピクセル電流と上記階調電流の電流値が同一または近似するように増加または減少されてもよい。
【００４２】
上記課題を解決するために，本発明の別の観点によれば，データに対応して階調電圧及び階調電流を生成する段階と；１水平期間のうち第１期間の間，上記階調電圧をデータ線に伝達する段階と；上記１水平期間のうち第１期間を除いた第２期間の間，上記階調電圧に対応して上記画素に流れるピクセル電流と上記階調電流を比較する段階と；上記比較結果に対応して第１キャパシタに充電されている電荷量を増減して上記電荷量の増減によって上記第１キャパシタに印加されている上記階調電圧の電圧レベルが可変されて上記画素に供給される電圧レベルを可変する段階と；を含むことを特徴とする，発光表示装置の駆動方法が提供される。
【００４３】
また，上記ピクセル電流と上記階調電流を比較する段階において，上記階調電流と上記ピクセル電流を比較して制御信号を生成し，上記制御信号の電圧値は，上記階調電流と上記ピクセル電流の電圧値によって変わるようにしてもよい。
【発明の効果】
【００４４】
以上説明したように，本発明によれば，データに対応する階調電流と画素に流れるピクセル電流を比較し，比較された結果に対応してピクセル電流が階調電流と近似の電流値に変化されるように階調電圧データ信号を変更することにより，所望の輝度の映像を表示することができる。
【発明を実施するための最良の形態】
【００４５】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００４６】
図２は本発明の第１実施形態による発光表示装置を示す図である。
【００４７】
図２を参照すると，本発明の第１実施形態による発光表示装置は，走査線Ｓ１〜Ｓｎ，データ線Ｄ１〜Ｄｍ及びフィードバック線Ｆ１〜Ｆｍによって区画された領域に形成される画素１４０を含む画像表示部１３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部１２０と，走査駆動部１１０及びデータ駆動部１２０を制御するためのタイミング制御部１５０を有する。
【００４８】
画像表示部１３０は，走査線Ｓ１〜Ｓｎ，データ線Ｄ１〜Ｄｍ及びフィードバック線Ｆ１〜Ｆｍに接続される画素１４０を有する。走査線Ｓ１〜Ｓｎは，水平方向に形成されて画素１４０に走査信号を供給する。データ線Ｄ１〜Ｄｍは垂直方向に形成されて画素１４０にデータ信号を供給する。フィードバック線Ｆ１〜Ｆｍはデータ信号に対応されて画素１４０から供給されるピクセル電流をデータ駆動部１２０に供給する。
【００４９】
このために，フィードバック線Ｆ１〜Ｆｍは，データ線Ｄ１〜Ｄｍと同じ方向（すなわち，垂直方向）に形成される。そして，フィードバック線Ｆ１〜Ｆｍは，現在データ信号が供給される画素１４０から電流の供給を受ける。つまり，現在走査信号の供給を受ける画素１４０から生成されたピクセル電流がフィードバック線Ｆ１〜Ｆｍを経由してデータ駆動部１２０に供給される。
【００５０】
一方，画素１４０には，外部から第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳが供給される。第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳが供給される画素１４０の各々は，データ線Ｄからのデータ信号に対応して第１電源ＥＬＶＤＤから発光素子を経由して第２電源ＥＬＶＳＳに流れる電流を制御する。そして，画素１４０はデータ線Ｄにデータ信号が供給される時，発光素子に流れる電流（ピクセル電流）をフィードバック線Ｆに供給する。
【００５１】
タイミング制御部１５０は，外部から供給される同期信号に対応してデータ駆動制御信号ＤＣＳ及び走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０から生成されたデータ駆動制御信号ＤＣＳは，データ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして，タイミング制御部１５０は外部から供給されるデータをデータ駆動部１２０に供給する。
【００５２】
走査駆動部１１０は，タイミング制御部１５０から走査駆動制御信号ＳＣＳの供給を受ける。走査駆動制御信号ＳＣＳの供給を受けた走査駆動部１１０は走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【００５３】
データ駆動部１２０は，タイミング制御部１５０からデータ駆動制御信号ＤＣＳの供給を受ける。データ駆動制御信号ＤＣＳの供給を受けたデータ駆動部１２０は，データ信号を生成し，生成されたデータ信号を走査信号と同期されるようにデータ線Ｄ１〜Ｄｍに供給する。ここで，データ駆動部１２０は，データ信号をデータ線Ｄに供給する。
【００５４】
そして，データ駆動部１２０は，フィードバック線Ｆ１〜Ｆｍを経由して画素１４０各々からピクセル電流の供給を受ける。ピクセル電流の供給を受けたデータ駆動部１２０は，ピクセル電流の電流値がデータに対応される電流であるか否かをチェックする。例えば，データのビット数（または階調値）に対応して画素１４０に流れるべきピクセル電流が１０ｕＡの場合，データ駆動部１２０は自身に供給されるピクセル電流が１０ｕＡであるか否かをチェックする。
【００５５】
ここで，画素１４０の各々から所望の電流が供給されない場合，データ駆動部１２０は，画素１４０の各々から所望の電流が流れるように階調電圧を変更する。このために，データ駆動部１２０は，ｉ（ｉは自然数）個のチャンネルに構成される少なくとも一つ以上のデータ集積回路１２９を有する。図２では，説明の便宜性のために２個のデータ集積回路１２９が示される。
【００５６】
図３は，図２に示されたデータ集積回路の第１実施形態を示すブロック図である。
【００５７】
図３を参照すれば，データ集積回路１２９は，サンプリング信号を順次生成するためのシフトレジスタ部２００と，サンプリング信号に応答してデータを順次保存するためのサンプリングラッチ部２１０と，サンプリングラッチ部２１０のデータを一時保存すると同時に，保存されたデータを電圧デジタル／アナログ変換部（以下，“ＶＤＡＣ部”という。）２３０及び電流デジタル／アナログ変換部（以下，“ＩＤＡＣ部”という。）２４０に供給するためのホールディングラッチ部２２０と，データの階調値に対応して階調電圧を生成するＶＤＡＣ部２３０と，データの階調値に対応して階調電流を生成するＩＤＡＣ部２４０と，フィードバック線Ｆ１〜Ｆｊから供給されるピクセル電流に対応して階調電圧を変更させるための電圧調整ブロック２５０と，電圧調整ブロック２５０から供給される階調電圧をデータ線Ｄ１〜Ｄｊに供給するためのバッファ部２６０を有する。
【００５８】
シフトレジスタ部２００は，タイミング制御部１５０からソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受ける。ソースシフトクロックＳＳＣ及びソーススタートパルスＳＳＰの供給を受けたシフトレジスタ部２００は，ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個（ｊは自然数）のサンプリング信号を生成する。このために，シフトレジスタ部２００は，ｊ個のシフトレジスタ２００１〜２００ｊを有する。
【００５９】
サンプリングラッチ部２１０は，シフトレジスタ２００から順次供給されるサンプリング信号に応答してデータを順次保存する。ここで，サンプリングラッチ部２１０はｊ個のデータを保存するためにｊ個のサンプリングラッチ２１０１〜２１０ｊを有する。そして，サンプリングラッチ２１０１〜２１０ｊは，データのビット数に対応される大きさを有する。例えば，データがｋビットに構成される場合，サンプリングラッチ２１０１〜２１０ｊ各々はｋビットの大きさに設定される。
【００６０】
ホールディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力される時，サンプリングラッチ部２１０からデータの入力を受けて保存する。そして，ホールディングラッチ部２２０は，ソース出力イネーブルＳＯＥ信号が入力される時，自身に保存されたデータをＶＤＡＣ部２３０及びＩＤＡＣ部２４０に供給する。このために，ホールディングラッチ部２２０はｋビットに設定されたｊ個のホールディングラッチ２２０１〜２２０ｊを有する。
【００６１】
ＶＤＡＣ部２３０は，データのビット値（すなわち，階調値）に対応して階調電圧を生成し，生成された階調電圧を電圧調整ブロック２５０に供給する。ここで，ＶＤＡＣ部２３０は，ホールディングラッチ部２２０から供給されるｊ個のデータに対応してｊ個の階調電圧を生成する。
【００６２】
ＩＤＡＣ部２４０は，データのビット値に対応して階調電流を生成し，生成された階調電流を電圧調整ブロック２５０に供給する。ここで，ＩＤＡＣ部２４０は，ホールディングラッチ部２２０から供給されるｊ個のデータに対応してｊ個の階調電流を生成する。
【００６３】
電圧調整ブロック２５０は，階調電圧，階調電流及びピクセル電流が供給される。階調電圧，階調電流及びピクセル電流が供給された電圧調整ブロック２５０は，階調電流とピクセル電流の電流差を比較し，比較し電流差に応じて階調電圧を調整する。理想的に電圧調整ブロック２５０は，階調電流とピクセル電流が同じ値に設定されるように階調電圧の電圧値を調整する。このために，電圧調整ブロック２５０は，ｊ個の電圧調整部２５０１〜２５０ｊを有する。
【００６４】
バッファ部２６０は，電圧調整ブロック２５０から供給される階調電圧をｊ個のデータ線Ｄ１〜Ｄｊに供給する。このために，バッファ部２６０は，ｊ個のバッファ２６０１〜２６０ｊを有する。
【００６５】
一方，本発明の第２実施形態では，図４のようにホールディングラッチ部２２０と，ＶＤＡＣ部２３００及びＩＤＡＣ部２４０との間にレベルシフタ部２７０をさらに有することができる。レベルシフタ部２７０は，ホールディングラッチ部２２０から供給されるデータの電圧レベルを上昇させ，ＶＤＡＣ部２３０及びＩＤＡＣ部２４０に供給する。外部システムからデータ集積回路１２９に高い電圧レベルを持つデータが供給される場合では，電圧レベルに対応される回路部品が設置されなければならないから製造費用が増加される。よって，データ集積回路１２９外部では低い電圧レベルを持つデータを供給し，この低い電圧レベルを持つデータをレベルシフタ部２７０で高い電圧レベルに昇圧させることにより製造費用を低減することができる。
【００６６】
図５は，本発明にかかる電圧調整ブロックの第１実施形態を詳しく示す回路図である。図５では，説明の便宜性のためにｊ番目の電圧調整部２５０ｊとｊ番目の電圧調整部２５０ｊに連結されている画素１４０を示す。
【００６７】
図５を参照して説明すると，本発明の電圧調整部２５０ｊは，電流増減部２５１，比較部２５２，制御部２５３，第１キャパシタＣ１及び第１スイッチング素子ＳＷ１を有し，画素１４０は，画素回路及び発光素子ＯＬＥＤを有し，画素回路は第１〜第５トランジスタ（Ｍ１〜Ｍ５）及び第２キャパシタＣ２を有する。
【００６８】
電圧調整部２５０ｊを説明すると，第１スイッチング素子ＳＷ１は，ＶＤＡＣと電流増減部２５１の間に設置される。このようなスイッチング素子ＳＷ１は，制御部２５３の制御によってターンオンまたはターンオフされる。実際に，第１スイッチング素子ＳＷ１は，図６に示すように１水平期間中，データ信号供給期間（第１期間）のみにターンオンされ，その外のフィードバック期間（第２期間）にはターンオフされる。
【００６９】
電流増減部２５１は，第２〜第５スイッチング素子ＳＷ２〜ＳＷ５で構成され，第２スイッチング素子ＳＷ２，第４スイッチング素子ＳＷ４及び第５スイッチング素子ＳＷ５はＰＭＯＳトランジスタで具現され，第３スイッチング素子ＳＷ３はＮＭＯＳトランジスタで具現される。
【００７０】
第２〜第５スイッチング素子（ＳＷ２〜ＳＷ５）は，各々のソース（第１電極）またはドレイン（第２電極）が，自身とは異なるスイッチング素子のソース（第１電極）またはドレイン（第２電極）と連結されて配列される。第２スイッチング素子ＳＷ２のゲートと第３スイッチング素子ＳＷ３のゲートは連結され，第４スイッチング素子ＳＷ４のゲートと第５スイッチング素子ＳＷ５のゲートは連結される。そして，第２スイッチング素子ＳＷ２のゲートと第３スイッチング素子ＳＷ３のゲートは，比較部２５２の出力端に連結されて比較部の出力信号によって第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３のスイッチング動作が決まる。
【００７１】
第４スイッチング素子ＳＷ４のゲートと第５スイッチング素子ＳＷ５のゲートにスイッチング信号線ＣＳＷが連結され，スイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗの伝達を受ける。スイッチング信号線は，制御部２５３からスイッチング信号を伝達し，第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５のオンオフ動作を決める。
【００７２】
そして，第２スイッチング素子ＳＷ２の一端には第１電源ＶＤＤが連結され，第３スイッチング素子ＳＷ３の一端には第２電源Ｖｓｓが連結され，第１電源ＶＤＤは第２電源Ｖｓｓより高い電圧を持つようにして第１電源ＶＤＤから第２電源Ｖｓｓに電流が流れるようにする。
【００７３】
比較部２５２は，ＩＤＡＣ部２４０から階調電流Ｉｄａｔａの供給を受け，画素１４０からピクセル電流の供給を受ける。ここで，ピクセル電流Ｉｐｉｘｅｌは，現在データ信号が供給される画素１４０から供給される。ピクセル電流Ｉｐｉｘｅｌ及び階調電流Ｉｄａｔａの供給を受けた比較部２５２は，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌを比較し，比較された結果に対応する制御信号を電流増減部２５１に伝達する。この時，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌの差によって比較部２５２に出力される制御信号は多様な電圧値を持つようになる。すなわち，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌの差が大きければ，制御信号の電圧レベルの絶対値は大きくなり，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌの差が小さければ，制御信号の電圧レベルの絶対値は小さくなり，制御信号の電圧レベルの大きさによって第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３を介して流れる電流量が変わるようになる。
【００７４】
制御部２５３は，１水平期間１Ｈのうち，データ信号供給期間の間，第１スイッチング素子ＳＷ１をターンオンさせ，フィードバック期間の間第１スイッチング素子ＳＷ１をターンオフさせる。
【００７５】
また，制御部２５３は，電流増減部２５１の第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５を制御するようにスイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗを伝達し，第１スイッチング素子ＳＷ１がターンオンされた状態であれば第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５はターンオフされるようにし，ＶＤＡＣを介して伝達を受ける階調電圧が第１ノードＮ１に伝達されるようにし，第１スイッチング素子ＳＷ１がターンオフされた状態であれば，第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５はターンオンされるようにし，第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３の間に電流パスが形成されるようにする。
【００７６】
第１キャパシタＣ１は，第１ノードＮ１に連結され，電流増減部２５１を介してＶＤＡＣ２３０に供給される階調電圧を保存し，第２スイッチング素子ＳＷ２によって電流が流入されるか，または第３スイッチング素子ＳＷ３によって充電されている電流が第２電源Ｖｓｓの方に流れ出すようにし，第１キャパシタＣ１に保存される階調電圧が変わるようにする。
【００７７】
そして，階調電圧をバッファ２６０ｊに伝達して階調電圧の電流駆動能力が大きくなるようにし，画素１４０に伝達する。この時，第１キャパシタＣ１はデータ線の寄生キャパシタＣ１であることもある。
【００７８】
画素を説明すると，第１トランジスタＭ１は，ソースは画素電源ＥＬＶｄｄに連結され，ドレインは第２ノードＮ２に連結され，ゲートは第３ノードＮ３に連結されてピクセル電流Ｉｐｉｘｅｌを生成し，第３ノードＮ３の電圧によってピクセル電流の階調値を表現する。
【００７９】
第２トランジスタＭ２は，ソースは第２ノードＮ２に連結され，ドレインは比較部２５２に連結され，ゲートは第１走査線Ｓ１に連結されて第１トランジスタＭ１によって形成されたピクセル電流を比較部２５２に伝達し，比較部２５２でピクセル電流と階調電流を比較するようにする。
【００８０】
第３トランジスタＭ３は，ソースは第２ノードＮ２に連結され，ドレインは発光素子ＯＬＥＤに連結され，ゲートは第２走査線Ｓ２に連結されて第２走査線Ｓ２を介して入力される第２走査信号ｓ２によってスイッチング動作をし，第２ノードＮ２に流れるピクセル電流の大きさが階調電流の大きさと同じになれば，発光素子ＯＬＥＤに伝達して発光素子ＯＬＥＤが発光するようにする。第２走査信号ｓ２は，第１走査信号ｓ１がオフ信号の時，オン信号になり，第１走査信号ｓ１がオン信号の時，オフ信号になる。
【００８１】
したがって，第１走査信号ｓ１がオン信号の時，ピクセル電流をフィードバックする。第２走査信号ｓ２がオン信号の時，ピクセル電流を発光素子ＯＬＥＤに伝達する。
【００８２】
第４トランジスタＭ４は，走査信号によってバッファ２６０ｊを通過した電圧をスイッチングして第３ノードＮ３に伝達するようにし，第１トランジスタＭ１から第３ノードＮ３に伝達するようにした電圧によって電流を生成するようにする。この時，第４トランジスタＭ４のゲートは，第１走査線Ｓ１に連結されて第１走査信号ｓ１によってスイッチング動作をする。
【００８３】
そして，第４トランジスタＭ４のソースに，ゲートが第２走査線Ｓ２が連結されている第５トランジスタＭ５のドレインを連結するようにしてスイッチング動作のエラーを減らすようにする。
【００８４】
また，図９のように第１〜第５トランジスタ（Ｍ１〜Ｍ５）をＮＭＯＳ形態のトランジスタに具現して画素を構成することも可能である。
【００８５】
図６は，図５に示されている電圧調整ブロックと画素に入力される信号のタイミングチャートである。図６を参照して図５の電圧調整ブロックと画素の動作過程を詳しく説明すれば，まず，制御部２５６は，１水平期間１Ｈのうち，データ信号供給期間の間に，第１スイッチング素子ＳＷ１をターンオンさせる。第１スイッチング素子ＳＷ１がターンオンされると，ＶＤＡＣ部２３０から供給される階調電圧がバッファ２６０ｊを経由してデータ線Ｄｊに供給される。データ線Ｄｊに供給された階調電圧は，データ信号として走査信号によって選択された画素１４０に供給される。データ信号の供給を受けた画素１４０は，データ信号に対応されるピクセル電流をフィードバック線Ｆｊに供給する。
【００８６】
以後，１水平期間１Ｈのうち，フィードバック期間の間に，制御部２５６は，第１スイッチング素子ＳＷ１をターンオフさせる。第１スイッチング素子ＳＷ１がターンオフされれば，第１ノードＮ１がフローティングされる。この時，第１ノードＮ１は第１キャパシタＣ１によって階調電圧の電圧を維持する。この時，第１キャパシタＣ１はデータ線の寄生キャパシタに具現されることもできる。
【００８７】
フィードバック期間の間比較部２５２は，ＩＤＡＣ部２４０から供給される階調電流とピクセル電流の供給を受ける。ここで，階調電流は，データに対応して画素１４０に実際に流れなければならない理想的な電流値であり，ピクセル電流は画素１４０に実際流れる電流値である。ピクセル電流及び階調電流の供給を受けた比較部２５２は，ピクセル電流及び階調電流を比較し，比較結果に対応して制御信号を生成して電流増減部２５１に供給する。
【００８８】
そして，制御信号が電流増減部２５１の第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３のゲートに伝達され，制御信号の電圧によって第２スイッチング素子ＳＷ２または第３スイッチング素子ＳＷ３のうち，一つのスイッチング素子がオン状態になって，第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３のゲートに印加される電圧の大きさによって第２スイッチング素子ＳＷ２を介してデータ線に伝達される電流量と，第３スイッチング素子ＳＷ３を介してデータ線から流れ出す電流量が決まる。
【００８９】
この時，電流がデータ線に伝達するか，または電流がデータ線から流れ出すようになれば，第１キャパシタＣ１に充電されている電荷量に変化が生じて第１キャパシタＣ１に保存されている所定の電圧値が変わるようになる。この変化された電圧は，バッファ２６０ｊを経由して画素１４０に供給される。
【００９０】
また，フィードバック期間の間制御部２５６は，比較部２５２から出力される信号によってスイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗを伝達し，電流増減部２５１の第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５を制御する。  
【００９１】
スイッチング信号ｃｓｗは，フィードバック期間の間オンオフ動作を繰り返して第１スイッチング素子ＳＷ１がターンオンされた時，階調電圧が第１電源Ｖｄｄまたは第２電源Ｖｓｓによって変動されることを防止し，第１キャパシタＣ１に伝達する。
【００９２】
すると，画素１４０では，第１キャパシタＣ１によって伝達された所定の電圧に対応してピクセル電流を生成する。画素の動作を詳細に説明すると，まず第１走査信号ｓ１によって第４トランジスタＭ４がオン状態になり，第１トランジスタＭ１は，ピクセル電流を生成して第２ノードＮ２に流れるようにする。第１トランジスタＭ１は，第３ノードＮ３に伝達した電圧によってピクセル電流量が決まる。この時，第１走査信号ｓ１によって第２トランジスタＭ２がオン状態になり，第２走査信号ｓ２によって第３トランジスタＭ３がオフ状態になってピクセル電流を比較部２５２にフィードバックする。
【００９３】
そして，フィードバックの過程を経て最終的にピクセル電流と階調電流の電流値が同じになれば，第２キャパシタＣ２にピクセル電流を流れるようにする電圧が保存され，第２走査信号ｓ２によって第３トランジスタＭ３がオン状態になってピクセル電流が発光素子ＯＬＥＤに流れるようになり，第１トランジスタＭ１の閾値電圧に関係なく階調電流と同じ大きさの電流値を持つピクセル電流が発光素子ＯＬＥＤに流れるようになる。
【００９４】
実際に，本実施形態では，フィードバック期間の間，このような過程を繰り返しながら画素１４０に流れるピクセル電流をおおよそ階調電流の電流値と同じくなるように制御する。
【００９５】
図７は，本発明の一実施形態である発光表示装置に採用された電圧調整ブロックの第２実施形態を詳しく示す図である。図７では，説明の便宜性のためにｊ番目電圧調整部２５０ｊとｊ番目電圧調整部２５０ｊに連結されている画素を示す。
【００９６】
図７を参照して説明すると，本実施形態の電圧調整部２５０ｊは，電流増減部２５１，比較部２５２，制御部２５３，第１キャパシタＣ１及び第１スイッチング素子ＳＷ１を有し，画素１４０は，画素回路及び発光素子ＯＬＥＤを含み，画素回路は第１〜第５トランジスタＭ５及び第２キャパシタＣ２を有する。
【００９７】
電圧調整部２５０ｊを説明すると，第１スイッチング素子ＳＷ１は，ＶＤＡＣと電流増減部２５１の間に設置される。このようなスイッチング素子ＳＷ１は，制御部２５３の制御によってターンオンまたはターンオフされる。実際に，第１スイッチング素子ＳＷ１は，図７のように１水平期間中，データ信号供給期間（第１期間）のみにターンオンされ，その外のフィードバック期間（第２期間）にはターンオフされる。
【００９８】
電流増減部２５１は，第２〜第５スイッチング素子（ＳＷ２〜ＳＷ５）で構成され，第２スイッチング素子ＳＷ２，第４スイッチング素子ＳＷ４及び第５スイッチング素子ＳＷ５は，ＰＭＯＳトランジスタで具現され，第３スイッチング素子ＳＷ３はＮＭＯＳトランジスタで具現される。
【００９９】
第２〜第５スイッチング素子（ＳＷ２〜ＳＷ５）は，各々ソースとドレインが連結されて配列され，第２スイッチング素子ＳＷ２のゲートと第３スイッチング素子ＳＷ３のゲートは連結され，第４スイッチング素子ＳＷ４のゲートと第５スイッチング素子ＳＷ５のゲートは連結される。そして，第２スイッチング素子ＳＷ２のゲートと第３スイッチング素子ＳＷ３のゲートは，比較部２５２の出力端に連結されて比較部の出力信号によって第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３のスイッチング動作が決まる。
【０１００】
第４スイッチング素子ＳＷ４のゲートと第５スイッチング素子ＳＷ５のゲートにスイッチング信号線ＣＳＷが連結され，スイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗの伝達を受ける。スイッチング信号線は，制御部２５３からスイッチング信号を伝達し，第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５のオンオフ動作を決める。
【０１０１】
そして，第２スイッチング素子ＳＷ２の一端には，第１電源Ｖｄｄが連結され，第３スイッチング素子ＳＷ３の一端には第２電源Ｖｓｓが連結され，第１電源Ｖｄｄは第２電源Ｖｓｓより高い電圧を持つようにして第１電源Ｖｄｄに第２電源Ｖｓｓに電流が流れるようにする。
【０１０２】
第１キャパシタＣ１は，第１ノードＮ１に連結され，電流増減部２５１を介して  ＶＤＡＣ２３０に供給される階調電圧を保存し，第２スイッチング素子ＳＷ２によって電流が流入されるか，または，第３スイッチング素子ＳＷ３によって充電されている電流が第２電源Ｖｓｓの方に流れ出すようにし，第１キャパシタＣ１に保存される階調電圧が変わるようにする。
【０１０３】
そして，階調電圧をバッファ２６０ｊに伝達して階調電圧の電流駆動能力が大きくなるようにして画素１４０に伝達する。この時，第１キャパシタＣ１は，データ線の寄生キャパシタＣ１であることもある。
【０１０４】
比較部２５２は，ＩＤＡＣ部２４０から階調電流の供給を受け，画素１４０からピクセル電流の供給を受ける。ここで，ピクセル電流は，現在データ信号が供給される画素１４０から供給される。ピクセル電流及び階調電流の供給を受けた比較部２５２は，階調電流とピクセル電流を比較し，比較された結果に対応する第１制御信号ｃｓ１と第２制御信号ｃｓ２を電流増減部２５１に伝達する。第１制御信号は，第２スイッチング素子ＳＷ２に伝達され，第２スイッチング素子ＳＷ２がスイッチング動作をするようにし，第２制御信号は第３スイッチング素子ＳＷ３に伝達され，第３スイッチング素子ＳＷ３がスイッチング動作をするようにする。この時，階調電流とピクセル電流の差によって比較部２５２から出力される第１及び第２制御信号はパルス幅を持つようになる。第１制御信号ｃｓ１は通常高い電圧レベルを保ち，Ｌｏｗのパルスを出力する。第２制御信号ｃｓ２は通常低い電圧レベルを保ち，Ｈｉｇｈのパルスを出力する。
【０１０５】
すなわち，階調電流がピクセル電流より大きくて差が大きい場合には，第１制御信号ｃｓ１はパルス幅が大きくなって第２スイッチング素子ＳＷ２のターンオン時間が長くなり，第２スイッチング素子ＳＷ２を介して第１キャパシタＣ１に伝達される電流供給時間が長くなり，第１キャパシタＣ１に印加された電圧の増加分が大きくなり，これによって画素１４０に伝達される電圧が大きくなる。階調電流がピクセル電流より大きいが，その差が大きくない場合には，第１制御信号ｃｓ１のパルス幅は小さくなって第２スイッチング素子ＳＷ２のターンオン時間が短くなり，第２スイッチング素子ＳＷ２を介して第１キャパシタＣ１に伝達される電流供給時間が短くなって第１キャパシタＣ１に印加された電圧の増加分が小さくなる。
【０１０６】
また，ピクセル電流が階調電流より大きくてその差が大きい場合には，第２制御信号ｃｓ２はパルス幅が大きくなって第３スイッチング素子ＳＷ３のターンオン時間が長くなり，第３スイッチング素子ＳＷ３を介して第１キャパシタＣ１に保存されている電流が流出される時間が長くなり，第１キャパシタＣ１に印加された電圧の減少分が大きくなり，これによって画素１４０に伝達する電圧が小さくなる。ピクセル電流が階調電流より大きいが，その差が大きくない場合には，第２制御信号ｃｓ２のパルス幅は小さくなって第３スイッチング素子ＳＷ３のターンオン時間が短くなり，第３スイッチング素子ＳＷ３を介して第１キャパシタＣ１に保存されている電流の流出時間が短くなり，第１キャパシタＣ１に印加された電圧の減少分が小さくなる。
【０１０７】
制御部２５３は，１水平期間１Ｈ中，データ信号供給期間の間に第１スイッチング素子ＳＷ１をターンオンさせ，フィードバック期間の間に第１スイッチング素子ＳＷ１をターンオフさせる。
【０１０８】
また，制御部２５３は，電流増減部２５１の第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５を制御するようにスイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗを伝達し，第１スイッチング素子ＳＷ１がターンオンされた状態であれば，第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５はターンオフになるようにしてＶＤＡＣを介して伝達を受ける階調電圧が第１ノードＮ１に伝達するようにし，第１スイッチング素子ＳＷ１がターンオフされた状態であれば，第４スイッチング素子ＳＷ４と第５スイッチング素子ＳＷ５はターンオンされるようにし，第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３の間に電流パスが形成されるようにする。
【０１０９】
画素について説明すると，第１トランジスタＭ１は，ソースは画素電源ＥＬＶｄｄに連結され，ドレインは第２ノードＮ２に連結され，ゲートは第３ノードＮ３に連結されてピクセル電流を生成し，第３ノードＮ３の電圧によってピクセル電流の階調値を表現する。
【０１１０】
第２トランジスタＭ２は，ソースは第２ノードＮ２に連結され，ドレインは比較部２５２に連結され，ゲートは第１走査線Ｓ１に連結されて第１トランジスタＭ１によって形成されたピクセル電流を比較部２５２に伝達し，比較部２５２からピクセル電流と階調電流を比較するようにする。
【０１１１】
第３トランジスタＭ３は，ソースは第２ノードＮ２に連結され，ドレインは発光素子ＯＬＥＤに連結され，ゲートは第２走査線Ｓ２に連結されて第２走査線Ｓ２を介して入力される第２走査信号ｓ２によってスイッチング動作をし，第２ノードＮ２に流れるピクセル電流の大きさが階調電流の大きさと同じくなれば，発光素子ＯＬＥＤに伝達し，発光素子ＯＬＥＤが発光するようにする。第２走査信号ｓ２は，第１走査信号ｓ１がオフ信号の時，オン信号になり，第１走査信号ｓ１がオン信号のときオフ信号になる。
【０１１２】
したがって，第１走査信号ｓ１がオン信号の時ピクセル電流をフィードバックし，第２走査信号ｓ２がオン信号の時ピクセル電流を発光素子ＯＬＥＤに伝達する。
【０１１３】
第４トランジスタＭ４は，走査信号によってバッファ２６０ｊを通過した電圧をスイッチングして第３ノードＮ３に伝達するようにし，第１トランジスタＭ１から第３ノードＮ３に伝達された電圧によって電流を生成するようにする。この時，第４トランジスタＭ４のゲートは，第１走査線Ｓ１に連結されて第１走査信号ｓ１によってスイッチング動作をする。
【０１１４】
そして，第４トランジスタＭ４にソースには，ゲートが第２走査線Ｓ２が連結されている第５トランジスタＭ５のドレインを連結するようにしてスイッチング動作のエラーを減らすようにする。
【０１１５】
また，図９のように第１〜第５トランジスタ（Ｍ１〜Ｍ５）をＮＭＯＳ形態のトランジスタに具現して画素を構成することも可能である。
【０１１６】
図８は，図７に示されている電圧調整ブロックと画素に入力される信号のタイミングチャートである。
【０１１７】
図８を参照して図７に示された電圧調整ブロックと画素の動作過程を詳しく説明すると，まず制御部２５６は，１水平期間１Ｈ中，データ信号供給期間の間，第１スイッチング素子ＳＷ１をターンオンさせる。第１スイッチング素子ＳＷ１がターンオンされると，ＶＤＡＣ部２３０から供給される階調電圧がバッファ２６０ｊを経由してデータ線Ｄｊに供給される。データ線Ｄｊに供給された階調電圧は，データ信号として走査信号によって選択された画素１４０に供給される。データ信号の供給を受けた画素１４０は，データ信号に対応されるピクセル電流をフィードバック線Ｆｊに供給する。
【０１１８】
以後，１水平期間１Ｈのうちフィードバック期間の間，制御部２５６は，スイッチング素子ＳＷ１をターンオフさせる。スイッチング素子ＳＷ１がターンオフされれば第１ノードＮ１がフローティングされる。この時，第１ノードＮ１は，第１キャパシタＣ１によって階調電圧の電圧を維持する。この時，第１キャパシタＣ１は，データ線の寄生キャパシタに具現されることもできる。
【０１１９】
フィードバック期間の間，比較部２５２は，ＩＤＡＣ部２４０から供給される階調電流とピクセル電流の供給を受ける。ここで，階調電流は，データに対応して画素１４０に実際に流れなければならない理想的な電流値であり，ピクセル電流は画素１４０に実際流れる電流値である。ピクセル電流及び階調電流の供給を受けた比較部２５２は，ピクセル電流及び階調電流を比較し，比較結果に対応して第１制御信号ｃｓ１または第２制御信号ｃｓ２を生成して電流増減部２５１に供給する。
【０１２０】
そして，第１制御信号ｃｓ１は，電流増減部２５１の第２スイッチング素子ＳＷ２に伝達され，第２制御信号ｃｓ２は，第３スイッチング素子ＳＷ３のゲートに伝達され，第１及び第２制御信号のパルス幅によって第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３のオン時間が決まり，第２スイッチング素子ＳＷ２を介して第１キャパシタＣ１に伝達される電荷量と，第３スイッチング素子ＳＷ３を介して第１キャパシタＣ１から流れ出す電荷量が決まる。
【０１２１】
この時，電流が第１キャパシタＣ１に伝達されるかまたは電流が第１キャパシタＣ１から流れ出すようになれば，第１キャパシタＣ１に充電されている電荷量に変化が生じて第１キャパシタＣ１に保存されている所定の電圧値が変わるようになる。この変化された電圧は，バッファ２６０ｊを経由して画素１４０に供給される。
【０１２２】
また，フィードバック期間の間，制御部２５６は，比較部２５２から出力される信号によってスイッチング信号線ＣＳＷを介してスイッチング信号ｃｓｗを伝達して電流増減部２５１の第４スイッチング素子ＳＷ４と，第５スイッチング素子ＳＷ５を制御する。スイッチング信号ｃｓｗは，フィードバック期間の間オンオフ動作を繰り返して第１スイッチング素子ＳＷ１がターンオンになった時，階調電圧が第１電源Ｖｄｄまたは第２電源Ｖｓｓによって変動されることを防止して第１キャパシタＣ１に伝達する。
【０１２３】
すると，画素１４０では，第１キャパシタＣ１によって伝達された所定の電圧に対応してピクセル電流を生成する。画素の動作は，まず，第１走査信号ｓ１によって第４トランジスタＭ４がオン状態になり，第１トランジスタＭ１はピクセル電流を生成して第２ノードＮ２に流れるようにする。第１トランジスタＭ１は，第３ノードＮ３に伝達された電圧によってピクセル電流量が決まる。この時，第１走査信号ｓ１によって第２トランジスタＭ２がオン状態になり，第２走査信号ｓ２によって第３トランジスタＭ３がオフ状態になってピクセル電流が比較部２５２にフィードバックされる。
【０１２４】
そして，フィードバック過程を経って最終的にピクセル電流と階調電流が同じになれば，第２キャパシタＣ２にピクセル電流を流れるようにする電圧が保存され，第２走査信号ｓ２によって第３トランジスタＭ３がオン状態になってピクセル電流が発光素子ＯＬＥＤに流れるようになり，第１トランジスタＭ１の閾値電圧に関係なく階調電流と同じ大きさを持つピクセル電流が発光素子ＯＬＥＤに流れるようになる。
【０１２５】
実際に，本発明では，フィードバック期間の間，このような過程を繰り返しながら画素１４０に流れるピクセル電流をおおよそ階調電流と同じになるように制御する。
【０１２６】
このように，本実施形態によれば，画素各々からピクセル電流をフィードバックして階調電圧を変更させるから，画素各々に含まれたトランジスタのばらつきと無関係に所望の輝度の映像を表示することができる。
【０１２７】
次に発光表示装置の駆動方法について説明する。
【０１２８】
本実施形態の発光表示装置の駆動方法では，電圧デジタル／アナログ変換部２３０がデータに対応する階調電圧を，及び電流デジタル／アナログ変換部２４０が階調電流を生成する段階と；上記階調電圧を複数の画素１４０に供給する段階と；上記階調電圧に対応して画素１４０に流れるピクセル電流を電圧調整ブロック２５０にフィードバックすることにより，電圧調整ブロック２５０内の第１キャパシタＣ１に充電されている電荷量を増減し，上記電荷量の増減によって上記第１キャパシタＣ１に印加されている電圧レベルが可変され，上記画素１４０に供給される上記階調電圧の電圧レベルを可変する段階と；を含む。
【０１２９】
また，上記階調電圧の電圧値を調節する段階において，上記階調電圧の電圧値は上記ピクセル電流と上記階調電流の電流値が同一または近似するように増加または減少されてもよい。
【０１３０】
また，上記課題を解決するために，本発明の別の観点によれば，データに対応して階調電圧及び階調電流を生成する段階と；１水平期間のうち第１期間の間，上記階調電圧をデータ線に伝達する段階は，１水平期間のうち第１期間の間であってもよく，上記階調電圧に対応して上記画素に流れるピクセル電流と上記階調電流を比較する段階は上記１水平期間のうち第１期間を除いた第２期間の間であってもよい。
【０１３１】
また，比較部２５２において上記ピクセル電流と上記階調電流を比較する段階では，上記階調電流と上記ピクセル電流を比較して制御信号を生成し，上記制御信号の電圧値は，上記階調電流と上記ピクセル電流の電圧値によって変わるようにしてもよい。
【０１３２】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１３３】
本発明は，データ集積回路，発光表示装置および発光表示装置の駆動方法に適用可能である。
【図面の簡単な説明】
【０１３４】
【図１】従来の発光表示装置にかかるブロック図である。
【図２】本発明の一実施形態にかかる発光表示装置を示すブロック図である。
【図３】図２に示されたデータ集積回路の第１実施形態を示すブロック図である。
【図４】図２に示されたデータ集積回路の第２実施形態を示すブロック図である。
【図５】本発明の一実施形態にかかる発光表示装置に採用された電圧調整ブロックの第１実施形態の回路図である。
【図６】図５に示されている電圧調整ブロックと画素に入力される信号のタイミングチャートである。
【図７】本発明の一実施形態にかかる発光表示装置に採用された電圧調整ブロックの第２実施形態の回路図である。
【図８】図７に示されている電圧調整ブロックと画素に入力される信号のタイミングチャートである。
【図９】図５及び図６に示されている画素の第２実施形態を示す回路図である。
【符号の説明】
【０１３５】
１０，１１０  ：  走査駆動部  
２０，１２０  ：  データ駆動部
３０，１３０  ：  画像表示部  
４０，１４０  ：  画素
５０，１５０  ：  タイミング制御部
１２９  ：  データ集積回路
２００  ：  シフトレジスタ部  
２１０  ：  サンプリングラッチ部
２２０  ：  ホールディングラッチ部
２３０  ：  電圧デジタル／アナログ変換部
２４０  ：  電流デジタル／アナログ変換部
２５０  ：  電圧調整部
２５１  ：  電流増減部
２５２  ：  比較部
２５３  ：  制御部
２６０  ：  バッファ部
２７０  ：  レベルシフタ部
【図１】
2006184906.tif 000003
【図２】
2006184906.tif 000004
【図３】
2006184906.tif 000005
【図４】
2006184906.tif 000006
【図５】
2006184906.tif 000007
【図６】
2006184906.tif 000008
【図７】
2006184906.tif 000009
【図８】
2006184906.tif 000010
【図９】
2006184906.tif 000011