(57)【要約】【課題】電極又はリードの間隔の狭小化を防止することができる半導体装置及び電子機器を提供することにある。【解決手段】半導体装置は、電極１２を有する半導体チップ１０と、リード２２が形成された基板２０と、電極１２とリード２２との接合部３０と、を有する。接合部３０は、共晶合金３２を含む。電極１２のリード２２に対する接合面と、リード２２の電極１２に対する接合面とは、異なる大きさを有するように形成されている。共晶合金３２を含む接合部３０の外形は、電極１２及びリード２２のうち接合面の大きい方の外形と同等又はそれより小さく形成されてなる。【選択図】図４
2006041559.tif 000002
【特許請求の範囲】
【請求項１】
電極を有する半導体チップと、
リードが形成された基板と、
前記電極と前記リードとの接合部と、
を有し、
前記接合部は、共晶合金を含み、
前記電極の前記リードに対する接合面と、前記リードの前記電極に対する接合面とは、異なる大きさを有するように形成され、
前記共晶合金を含む前記接合部の外形は、前記電極及びリードのうち前記接合面の大きい方の外形と同等又はそれより小さく形成されてなる半導体装置。
【請求項２】
請求項１に記載の半導体装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
半導体チップの電極と基板のリードとをフェースダウンボンディングする工程では、半導体チップまたは基板に加圧力と加熱とを加えて、バンプとリードとを接合する。このように、半導体チップと基板との接合部を加熱した後に、加熱された接合部を冷却する。この場合、基板と半導体チップとの熱膨張率差によって、冷却時に基板と半導体チップとの収縮率差が生じるため、電極とリードとの接続不良が生じていた。このため、従来は、冷却時において、電極とリードとの接合部に、接合部の加熱中に加えられる加圧力と等しい加圧力を加えることにより、上記不良が生じるのを防止していた。
【０００３】
しかし、この場合、電極がそのピッチ方向に潰れ過ぎたり、特に電極とリードとの間に共晶合金が形成される場合は、電極とリードの合金がこれらの側面方向に設けられやすかった。その結果、隣同士の電極及びリードがショートしやすく、電極（リード）の狭ピッチ化が難しく、ＩＣの多ピン化に対応できないという問題があった。また、アンダーフィル材等の樹脂がバンプ（リード）間に充填されにくくなるため、ボイドが発生しやすい等の問題があった。
【特許文献１】特開平５−１４４８７８号公報
【特許文献２】特開２００２−２８９７６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、従来の問題点を解決するもので、その目的は、接合部間のピッチの狭小化を防止することができる半導体装置及びその製造方法並びに電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
（１）本発明に係る半導体装置の製造方法は、電極を含む半導体チップを基板にフェースダウンボンディングする工程を含み、
前記フェースダウンボンディング工程では、前記半導体チップと前記基板との接合部を加熱した後に、加熱された前記接合部を冷却し、
前記接合部の加熱中及び冷却中には、前記接合部に加圧力が加えられており、
前記接合部の加熱中に前記接合部に加えられる加圧力よりも、前記接合部の冷却中に前記接合部に加えられる加圧力のほうが小さい。
本発明によれば、冷却中の加圧力が加熱中の加圧力よりも小さいので、接合部が、その形成前後に電極又はリードの側面方向へ変形することを抑えることができる。さらに、接合部に共晶合金が形成される場合には、共晶合金が電極又はリードの側面方向に設けられるのを抑えることができる。したがって、接合部の狭ピッチ化が可能である。さらに、接合部の加熱中だけでなく冷却中にも、接合部に加圧力が加えられているので、基板と半導体チップとの熱膨張率差による収縮率差によって、電極とリードとの電気的な接続に不良が生じるのを防ぐことができる。
（２）この半導体装置の製造方法において、
さらに、前記フェースダウンボンディング工程の後に、少なくとも前記半導体チップと前記基板との間に樹脂を封入する工程を含んでもよい。
（３）この半導体装置の製造方法において、
前記接合部の加熱を終了すると同時に、前記接合部の加熱中に加えられた前記加圧力の減圧を開始してもよい。
（４）この半導体装置の製造方法において、
前記接合部の加熱を終了した後に、前記接合部の加熱中に加えられた前記加圧力の減圧を開始してもよい。
（５）この半導体装置の製造方法において、
前記接合部の冷却は、加熱を解除して、自然冷却することにより行ってもよい。
（６）この半導体装置の製造方法において、
前記接合部の冷却は、前記接合部にエアーを吹き付けて冷却することにより行ってもよい。
（７）この半導体装置の製造方法において、
前記電極の前記リードに対する接合面と、前記リードの前記電極に対する接合面とは、異なる大きさを有するように形成され、
前記電極及び前記リードのうち、少なくとも小さい前記接合面を有するものは、内部層と、前記内部層の少なくとも一部を覆う表面層と、を含み、
前記表面層が、前記内部層よりも融点が低くてもよい。
（８）この半導体装置の製造方法において、
前記フェースダウンボンディング工程で、少なくとも前記電極の前記表面層と前記リードの前記表面層によって共晶合金を形成してもよい。
（９）この半導体装置の製造方法において、
前記接合部の冷却中に加える加圧力は、前記電極及び前記リードの接合状態を保持する程度の加圧力であってもよい。
（１０）本発明に係る半導体装置は、上記方法によって製造されたものである。
（１１）本発明に係る半導体装置は、電極を有する半導体チップと、
リードが形成された基板と、
前記電極と前記リードとの接合部と、
を有し、
前記接合部は、共晶合金を含み、
前記電極の前記リードに対する接合面と、前記リードの前記電極に対する接合面とは、異なる大きさを有するように形成され、
前記共晶合金を含む前記接合部の外形は、前記電極及びリードのうち前記接合面の大きい方の外形と同等又はそれより小さく形成されてなる。
本発明によれば、共晶合金が電極又はリードの内側に収まっているので、接合部の狭ピッチ化が可能である。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の好適な実施の形態について図面を参照して説明する。図１は、本発明の実施の形態に係る半導体装置を示す図である。半導体装置は、半導体チップ１０と基板２０を有する。半導体チップ１０は、集積回路チップである。半導体チップ１０は、複数の電極１２を有する。各電極１２は、パッド１４及びバンプ１６からなる。パッド１４は、例えばアルミニウムから形成され、バンプ１６は、例えば金または金と銅とを含む合金から形成されている。バンプ１６は、メッキで形成してもよいし、ワイヤーボンディングのボールによって形成してもよい。
【０００７】
基板２０は、フレキシブル基板であってもよいし、フィルムであってもよいし、リジット基板であってもよい。基板２０は、例えばポリイミド樹脂からなるベース基板の上に複数のリード２２が形成されている。複数のリード２２によって配線パターンが形成される。図３に示すように、半導体チップ１０の電極１２（バンプ１６）と接合される前のリード２２は、表面層２４と内部層２６とを有してもよい。例えば、表面層２４は、スズ（Ｓｎ）などのろう材で、内部層２６は、銅（Ｃｕ）から形成されてもよい。また、表面層２４又は内部層２６を複数層で形成してもよい。
【０００８】
半導体チップ１０は、基板２０にフェースダウンボンディングされている。すなわち、半導体チップ１０の電極１２が設けられた面と基板２０のリード２２が設けられた面とが対向した状態で、電極１２（バンプ１６）とリード２２とが接合されている。図３に示すように、電極１２（バンプ１６）のリード２２に対する接合面と、リード２２の電極１２（バンプ１６）に対する接合面とは、異なる大きさになっていてもよい（例えば前者が後者より大きい）。電極１２（バンプ１６）及びリード２２のうち、小さい接合面を有するものの表面層２４は、その内部層２６よりも融点が低いものでもよい。また、電極１２の少なくとも表面層（バンプ１６の少なくとも表面層）と、リード２２の少なくとも表面層２４とは、同じ材料から形成されてもよいし、異なる材料から形成されていてもよい。
【０００９】
図４に示すように、電極１２（バンプ１６）とリード２２との接合部３０は、共晶合金３２（例えばＡｕ−Ｓｎ共晶）を含むものでもよい。接合部３０とは、電極１２とリード２２とのうち、金属接合方式または接着接合方式などの接合方式により接合される、または、接合された部分である。この場合、共晶合金３２を含む接合部３０の外形は、電極１２（バンプ１６）又はリード２２のうち大きいほうの一部であって前記接合部３０に隣接する部分の外形と、同等もしくはそれより小さく形成される。このため、電極１２又はリード２２間のピッチを十分確保できるため、電極１２又はリード２２間のショートを防ぐことができ、半導体装置の信頼性を向上することができる。
【００１０】
さらに、半導体チップ１０と基板２０との間に、少なくとも電極１２とリード２２との一部を覆うように、絶縁性の樹脂（例えばアンダーフィル材３６）が設けられていてもよい。
【００１１】
次に、本実施の形態に係る半導体装置の製造方法を説明する。半導体装置の製造方法は、フェースダウンボンディング工程によって、半導体チップ１０を基板２０に実装することを含む。例えば、図２に示すように、半導体チップ１０の電極１２が形成された面と、基板２０のリード２２が形成された面を対向させ、ボンディングツール４０を使用して、電極１２とリード２２のボンディングを行う。この際、基板２０または半導体チップ１０上に、絶縁性の接着剤が設けられた状態でボンディングを行ってもよい。図３及び図４は、図２の部分拡大図である。ボンディングツール４０は、加圧及び加熱用のツールであってもよいし、加圧用のみのツールであってもよい。
【００１２】
図５は、本実施の形態に係る半導体装置の製造方法を説明する図である。図５において、横軸は時間（秒）を示し、縦軸は加圧力（Ｎ）及び温度（℃）を示す。また、実線は接合部３０の温度を示し、破線は接合部３０に加えられる加圧力を示す。接合部３０とは、電極１２とリード２２とのうち、金属接合方式または接着接合方式などの接合方式により接合される、または、接合された部分である。フェースダウンボンディング工程では、図３または４に示すように、半導体チップ１０と基板２０と（電極１２とリード２２と）の接合部３０を加熱する。その後、加熱された接合部３０を冷却する。例えば、図５に示すように、時間ｔ1まで、接合部３０に加えられる加圧力がＰ2になるように、ボンディングツール４０を降下させて、加圧力がＰ2になったらボンディングツール４０の降下を停止させる。時間ｔ2までに、接合部３０の温度を接合部３０が形成される温度Ｔ2まで昇温させ、時間ｔ2からｔ3まで接合部３０の温度をＴ2のまま維持する。時間ｔ2からｔ3までの間、接合部３０に加圧力Ｐ2を加えるとともに、接合部３０を温度Ｔ2で加熱する。ここで、時間ｔ1とｔ2とは、同時であってもよい。時間ｔ3からｔ4までの間に、接合部３０に加えられる加圧力がＰ1になるまで、ボンディングツール４０を上昇させる。時間ｔ3からｔ5までの間に、接合部３０に加圧力Ｐ1を加えたまま、接合部３０が温度Ｔ1になるまで冷却する。この冷却は、ボンディングツール４０を上昇させると同時に開始してもよいし、加圧力がＰ1になった後に開始してもよい。また、加熱を解除することにより自然冷却してもよいし、エアーを吹き付けて積極的に冷却してもよい。時間ｔ5からｔ6までの間に、ボンディングツール４０を、接合部３０に加えられる加圧力がゼロになるまで、さらに上昇させる。例えば、加熱（約４９０℃）を約１秒間行い、その後、約５秒間の冷却を行う。
【００１３】
例えば、接合部３０の加熱中に、接合部３０に加圧力（約６８．６４６５５Ｎ（７ｋｇｆ）／半導体チップ）を加える。そして、接合部３０の冷却中に、接合部３０の加熱中に加えられた加圧力（約６８．６４６５５Ｎ（７ｋｇｆ）／半導体チップ）よりも小さい加圧力（約１９．６１３３Ｎ（２ｋｇｆ）／半導体チップ）を接合部３０に加える。接合部３０の加熱終了後に、接合部３０の加熱中に加えられた加圧力（約６８．６４６５５Ｎ（７ｋｇｆ）／半導体チップ）を減圧してもよい。そして、冷却期間も終了すると、ボンディングツール４０を上昇させる。すなわち、接合部３０への加圧力をゼロにする。
【００１４】
この場合、図４に示すように、電極１２（バンプ１６）とリード２２との接合部３０は、共晶合金３２（例えばＡｕ−Ｓｎ共晶）を含むものでもよい。共晶合金３２は、接合前の電極１２（バンプ１６）及びリード２２の側面方向に設けられない、または、設けられるのをできるだけ防ぐことができる。これは、冷却時に接合部３０に加えられる加圧力を小さくすることによって、電極１２とリード２２との上面の共晶合金３２又は表面層２４が、電極１２又はリード２２の側面方向に流れにくくなるためである。これにより、電極１２又はリード２２間のピッチを十分確保できるため、電極１２又はリード２２間のショートを防ぐことができ、半導体装置の信頼性を向上することができる。
【００１５】
以上の工程によって、図４に示すように、電極１２とリード２２を接合する。その後、半導体チップ１０と基板２０との間に、図１に示すように、アンダーフィル材３６等の絶縁性の樹脂を充填してもよい。上記のように、電極１２又はリード２２が潰れにくいため、その側面方向に幅が広がりにくく、また、共晶合金３２が側面方向に設けられにくいため、絶縁性の樹脂を電極１２間又はリード２２間に、樹脂が注入されやすくなる。
【００１６】
本実施の形態によれば、接合部３０に加えられる冷却中の加圧力が、加熱中の加圧力よりも小さいので、バンプ１６が、その側面方向に大きく潰れにくい。すなわち、接合部３０が側面方向に大きくなりにくい。さらに、共晶合金３２が電極１２の側面方向に設けられるのを防ぐことができる。したがって、接合部３０、電極１２（バンプ１６）又はリード２２の狭ピッチ化が可能である。また、アンダーフィル材３６を充填する領域を大きく確保することができ、ボイドの発生を防止することができる。狭ピッチの電極１２を有する半導体チップ１０のフェースダウンボンディングに、本実施の形態は効果的である。
【００１７】
図６は、本発明の実施の形態に係る半導体装置の一例を示す図である。この例では、ＣＯＦ（Chip On Film）の形態が適用された半導体装置１が、液晶パネル５０に取り付けられている。半導体装置１は、上述した半導体チップ１０及び基板２０を有する。液晶パネル５０を電子機器ということもできる。本発明の実施の形態に係る半導体装置を有する電子機器として、図７にはノート型パーソナルコンピュータ６０が示され、図８には携帯電話７０が示されている。
【００１８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施の形態に係る半導体装置を示す図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図３】図３は、図２の一部拡大図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の接合部を示す図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を示す図である。
【図８】図８は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
【００２０】
１０  半導体チップ、  １２  電極、１４  パッド、１６  バンプ、２０  基板、２２  リード、２４  表面層、２６  内部層、３０  接合部、３２  共晶合金
【図１】
2006041559.tif 000003
【図２】
2006041559.tif 000004
【図３】
2006041559.tif 000005
【図４】
2006041559.tif 000006
【図５】
2006041559.tif 000007
【図６】
2006041559.tif 000008
【図７】
2006041559.tif 000009
【図８】
2006041559.tif 000010