(57)【要約】【課題】  入力された各パケットの転送間隔(転送レート)を監視し、その転送レートに従って、挿入する最適な遅延時間を算出することによって、実際に送出するパケットに対して滑らかに、指定されたジッタ範囲内で均等に、且つランダムに遅延ジッタを与える。【解決手段】  ネットワークから受信したパケットを擬似的に遅延させて出力する遅延ジッタ生成装置において、各入力パケットの遅延時間を、該入力パケットの直前のパケットの遅延時間と該入力パケットと該直前のパケットとの間の転送間隔との差より大きく、発生すべき遅延時間のゆれ幅より小さい範囲内でランダムに生成するバッファ管理制御部を備えている。【選択図】      図１
2006041693.tif 000002
【特許請求の範囲】
【請求項１】
ネットワークから受信したパケットを擬似的に遅延させて出力する遅延ジッタ生成装置において、
各入力パケットの遅延時間を、該入力パケットの直前のパケットの遅延時間と該入力パケットと該直前のパケットとの間の転送間隔との差より大きく、発生すべき遅延時間のゆれ幅より小さい範囲内でランダムに生成するバッファ管理制御部を備えていることを特徴とする遅延ジッタ生成装置。
【請求項２】
前記バッファ管理制御部は、前記各パケットの遅延時間の最大値を、前記入力パケットと前記入力パケットの直前のパケットとの間で前記転送間隔に基づいて制限するように設定することを特徴とする、請求項１に記載の遅延ジッタ生成装置。
【請求項３】
前記バッファ管理制御部は、
受信したパケットの入力時刻を計時するタイマーと、
前記タイマーにより計時された入力時刻をタイムスタンプとして前記入力パケットに付加して出力する受信制御部と、
前記入力パケット及び前記タイムスタンプのメモリへの書き込み及び該メモリからの読み出しを制御するパケットリード／ライト制御部と、
前記タイマーと前記メモリから読み出された前記タイムスタンプとに基づいて前記入力パケットの遅延時間を算出する遅延処理部と、
前記遅延処理部から出力される転送要求に応じて前記入力パケットを前記タイムスタンプから前記算出された遅延時間だけ遅らせて送信する送信制御部とを備えていることを特徴とする、請求項１又は２に記載の遅延ジッタ生成装置。
【請求項４】
前記メモリは、
入力パケットを前記遅延時間だけ格納するパケットバッファメモリと、
前記入力パケットの先頭位置を示すポインタと前記タイムスタンプとを対にして前記遅延時間だけ格納するパケットポインタ管理メモリとを備えていることを特徴とする請求項２又は３に記載の遅延ジッタ生成装置。
【請求項５】
前記遅延処理部は、
前記パケットポインタ管理メモリから読み出された前記タイムスタンプをラッチする第一のラッチ部と、
前記入力パケットの一つ前のパケットの遅延時間Ｃを記憶する第二のラッチと、
連続する二つの入力パケット間の転送間隔Ａを算出する転送間隔算出手段と、
前記遅延時間Ｃと前記転送間隔Ａとの差より大きく予め設定されたジッタのゆれ幅Ｂの範囲内で前記転送間隔に基づいて仮想ゆれ幅を算出する仮想ゆれ幅算出部と、
前記仮想ゆれ幅算出部の出力をランダムに変化させるランダム変数生成部と、
過去の遅延時間の累積平均時間を算出し、設定されたジッタゆれ幅の範囲内で均等にまんべんなく遅延時間が発生するように定期的に前記仮想ゆれ幅を調整する調整部とを備えていることを特徴とする、請求項３又は４に記載の遅延ジッタ生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワークから受信したデータパケットに対し、擬似的に設定されたパケットの遅延やパケットロスなどを発生させてパケットを転送する擬似ネットワーク装置において、パケットに対して擬似的に遅延ジッタを発生させてネットワークの試験を行うための遅延ジッタ生成装置に関する。
【背景技術】
【０００２】
近年のＩＰネットワーク、イーサネット、ＬＡＮ等のネットワークにおいては、音声または画像というようなリアルタイム性の高いトラフィックが増加しており、これらのトラフィックにおいては、パケットの遅延、遅延ジッタあるいはパケットロスなどのネットワークにおけるパケット状態が、エンドユーザにおける通信及び通話品質に大きく影響する。
【０００３】
従来は、パケットの遅延や遅延ジッタなどのようなネットワークにおけるパケット状態を、擬似的に発生するような擬似ネットワーク装置において、あるゆれ幅のランダムな遅延ジッタを意図的に発生させるとき、受信した各パケット毎に挿入すべき遅延を個別に算出することにより、遅延ジッタの発生を実現していた。
【０００４】
図５は擬似ネットワーク装置における従来の遅延処理部の概略を示すブロック図である。図中、５１はパケットのタイムスタンプを取り込むラッチ、５２はタイムスタンプとソースタイマとの差分を算出するための減算器、５３は遅延時間算出部にて算出された遅延時間を記憶するラッチ、５４は滞在時間と挿入遅延時間との比較器、５５はジッタゆれ幅の範囲内でランダムな変数を生成するランダム変数生成部である。このランダム変数が、擬似ネットワーク装置に挿入する遅延時間となる。
【０００５】
動作において、パケットが擬似ネットワーク装置に到着したパケット到着時刻に対応するタイムスタンプをラッチ５１に取り込み、そのタイムスタンプとソースタイマが示すパケットの出力時刻との差分を減算器５２により算出することで、遅延処理部におけるパケットの滞在時間を算出する。また、ランダム変数生成部５５では、各パケット個別に、設定されたジッタのゆれ幅の範囲内でランダムな変数を算出し、挿入すべき遅延時間を決定している。その演算結果をラッチ５３にラッチし、そのラッチした値と減算器５２で算出されたパケットの滞在時間とを比較器５４にて比較し、パケットの滞在時間が挿入すべき遅延時間と一致したら転送要求を生成し、パケットを擬似ネットワーク装置から送出するようにしている。
【０００６】
図６は図５に示した従来の遅延処理部の動作を説明するタイムチャートである。この例では、１ｍｓ〜１００ｍｓ の範囲での遅延ジッタを発生させようとしており、例えば図６の如く各パケットが１０ｍｓ間隔で入力された場合、各パケット個別に、ゆれ幅１ｍｓ〜１００ｍｓの間でランダムに遅延の値を決定し、各パケットに対してその遅延を挿入することにより、遅延ジッタを発生させている。
【０００７】
【特許文献１】特開平９−２１４５５１号公報
【特許文献２】特開平９−２６１２２８号公報
【特許文献３】特開平１０−２２９３９８号公報
【特許文献４】特開平０１−２３５４３７号公報
【特許文献５】特開平０１−２４１９４５号公報
【特許文献６】特開２００３−８６４９
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述の従来の遅延処理部における遅延ジッタ生成においては、入力パケットの転送間隔(転送レート)に関係なく、各パケット個別にランダムに遅延の値を決定しているので、例えば図６中、パケット４に大きな遅延時間、例えばゆれ幅内で最大の１００ｍｓの遅延を与えたような場合、それ以降に続くパケットには必然的に大きな遅延が挿入される。
【０００９】
即ち、図示例では、入力パケットは１〜１６まで１０ｍｓ間隔で入力されており、各パケットには遅延の値が図に実線で示すようにランダムに設定されている。例えば、パケット４に与えようとする遅延がゆれ幅内の最大値である１００ｍｓであり、次のパケット５には５ｍｓの遅延を与えようとしても、パケット４の遅延が１００ｍｓであったために、転送間隔が１０ｍｓなので実際にはパケット５は１００ｍｓ−１０ｍｓ＝９０ｍｓの遅延となってしまう。これに影響されてパケット６〜１０も図に点線で示すように与えようとした遅延よりも大幅に遅れて、挿入しようとする遅延の値とは大きく異なってしまう。この結果、パケット４ 〜パケット１０のように、パケットが間隔を空けることなく連続して送出されることになり、次のような問題が生じていた。
【００１０】
１ ．大きな遅延時間を与えた後に送出されるパケット転送間隔が０になるので瞬間的なピークレートが極端に高くなってしまう。
２ ．実際に挿入された遅延時間がランダム変数生成部で演算された演算値と異なるため、１ｍｓ〜１００ｍｓ の間での遅延時間の平均値が中心より高くなってしまう（指定したジッタ範囲内で、均等にばらついたジッタではなくなる）。
【００１１】
図７は、従来の遅延ジッタ発生装置による長いスパンでの遅延ジッタの発生パターンである。図７の（ａ）に示すように低レートのパケットであれば比較的指定ジッタ範囲内を均等に推移して平均値は最大値と最小値の中間となるが、図７の（ｂ）に示すように高レートのパケットの場合、偏った遅延ジッタが発生することになり、平均値が最大値に近い方に偏ってしまう。
【課題を解決するための手段】
【００１２】
本発明は、入力された各パケットの転送間隔(転送レート)を監視し、その転送レートに従って、挿入する最適な遅延時間を算出することによって、実際に送出するパケットに対して滑らかに、指定されたジッタ範囲内で均等に、且つランダムに遅延ジッタを与えることを目的とする。
【００１３】
上記目的を達成するために、本発明の第一の態様により提供されるものは、ネットワークから受信したパケットを擬似的に遅延させて出力する遅延ジッタ生成装置において、各入力パケットの遅延時間を、該入力パケットの直前のパケットの遅延時間と該入力パケットと該直前のパケットとの間の転送間隔との差より大きく、発生すべき遅延時間のゆれ幅より小さい範囲内でランダムに生成するバッファ管理制御部を備えていることを特徴とする遅延ジッタ生成装置である。
【００１４】
バッファ管理制御部は、各パケットの遅延時間の最大値を、入力パケットと入力パケットの直前のパケットとの間で転送間隔に基づいて制限するように設定することが好ましい。
【００１５】
バッファ管理制御部は、受信したパケットの入力時刻を計時するタイマーと、タイマーにより計時された入力時刻をタイムスタンプとして入力パケットに付加して出力する受信制御部と、入力パケット及びタイムスタンプのメモリへの書き込み及び該メモリからの読み出しを制御するパケットリード／ライト制御部と、タイマーとメモリから読み出されたタイムスタンプとに基づいて入力パケットの遅延時間を算出する遅延処理部と、遅延処理部から出力される転送要求に応じて入力パケットをタイムスタンプから算出された遅延時間だけ遅らせて送信する送信制御部とを備えていることが好ましい。
【００１６】
メモリは、入力パケットを遅延時間だけ格納するパケットバッファメモリと、入力パケットの先頭位置を示すポインタとタイムスタンプとを対にして遅延時間だけ格納するパケットポインタ管理メモリとを備えている。
【００１７】
遅延処理部は、パケットポインタ管理メモリから読み出されたタイムスタンプをラッチする第一のラッチ部と、入力パケットの一つ前のパケットに挿入した遅延時間Ｃを記憶する第二のラッチと、連続する二つの入力パケット間の転送間隔Ａを算出する転送間隔算出手段と、遅延時間Ｃと転送間隔Ａとの差より大きく予め設定されたジッタのゆれ幅Ｂの範囲内で転送間隔に基づいて仮想ゆれ幅を算出する仮想ゆれ幅算出部と、仮想ゆれ幅算出部の出力をランダムに変化させるランダム変数生成部と、過去に挿入した遅延時間の累積平均時間を算出し、設定されたジッタゆれ幅の範囲内で均等にまんべんなく遅延時間が発生するように定期的に仮想ゆれ幅を調整する調整部とを備えていることが好ましい。
【発明の効果】
【００１８】
本発明によれば、下記のような効果が期待できる。
１．送出されるパケット転送間隔が０となることがないので、瞬間的なピークレートが極端に高くなることなく、なめらかな遅延ジッタを発生することが可能となる。
２ ．実際に挿入された遅延時間が演算値と一致するため、指定したジッタ範囲内で、均等にばらついた遅延ジッタを発生することが可能となる。
【発明を実施するための最良の形態】
【００１９】
図１は本発明の実施例による遅延ジッタ生成装置の構成を示すブロック図である。図中、１０はポート０〜ポートｎにイーサネットを介して入力されるパケットを多重するＭＵＸ部、１１はパケットバッファの管理を行うバッファ管理制御部、１２は多重されたパケットの受信制御を行う受信制御部、１３はパケットバッファメモリ１４のリード／ライト制御を行うパケットリード／ライト制御部、１４はパケットＰＡを格納するパケットバッファメモリ、１５はパケットバッファメモリのアドレスポインタＰＯを管理するパケットポインタ管理メモリ、１６はパケットポインタ管理メモリ１５のリード／ライト制御を行うポインタリード／ライト制御部、１７はパケットＰＡの送信制御を行う送信制御部、１８は多重されたパケットバッファをポート０〜ポートｎに分離するＤＭＵＸ部、１９はパケットに与える遅延時間を算出するための遅延処理部、２０はタイマーである。
次に図１に示した遅延ジッタ生成装置の動作を説明する。
ＭＵＸ部１０のポート０〜ポートｎに入力されるパケットに対して、遅延処理部１９において以下に述べる固定遅延や遅延ジッタが挿入され、ＤＭＵＸ部１８の指定された出力先ポート０〜ｎへ送り出す処理が実施される。
【００２０】
より詳細には、ネットワークからＭＵＸ部１０のポート０〜ポートｎに入力されたパケットはＭＵＸ部１０により時間多重されて出力され、例えば１２８バイトのポート０のパケットの次は１２８バイトのポート１のパケットが出力される、ということを循環的に繰り返して出力される。各パケットは受信される毎に受信制御部１２を経由してパケットリード／ライト制御部１３の制御の下にパケットバッファメモリ１４に格納される。各パケットの受信タイミングは、受信制御部１２においてタイマー２０により計時されてタイムスタンプとして受信パケットの先頭にあるポインタＰＯに付加されて、その受信パケットのポインタＰＯとタイムスタンプとを対にしてパケットリード／ライト制御部１３の制御の下にパケットバッファメモリ１４に格納される。この時、受信パケットとその受信パケットのポインタＰＯとタイムスタンプとの対との対応関係は、パケットリード/ライト制御部１６が管理している。
パケットリード/ライト制御部１６はそこに格納されている受信パケットのポインタＰＯとタイムスタンプとの対を受信した順番に読み出して遅延処理部１９に与える。
【００２１】
遅延処理部１９は、パケットリード/ライト制御部１６から受信パケットのポインタＰＯとタイムスタンプとの対を受け取り、タイマー２０から経過時間を受け取り、連続するパケットのタイムスタンプの差分をパケットの転送間隔Ａとして算出するとともに、各パケットがパケットバッファメモリ１４に滞在している滞在時間（最適な遅延時間）を算出する。具体的には、（１）その算出したパケットの転送間隔Ａと、（２）設定された遅延ジッタのゆれ幅Ｂと、（３）一つ前のパケットに挿入した遅延時間Ｃとを条件として、次のパケットに挿入すべき最適な遅延時間Ｄを算出する。すなわち、次のパケットに挿入すべき最適な遅延時間Ｄは、(Ｃ−Ａ)より大きく、Ｂより小さい時間である。（Ｃ−Ａ）がＢ以上になる場合は、次のパケットに挿入すべき最適な遅延時間Ｄは例えばＢに等しくする。この挿入すべき最適な遅延時間Ｄとは、擬似的に発生させたい遅延ジッタの設定値（ゆれ幅Ｂ）の範囲内で、ランダムに決定されるものである。
【００２２】
最適な遅延時間Ｄはゆれ幅Ｂの中で高い値や低い地に偏らないように仮想ゆれ幅として、例えば転送間隔の３倍というように転送間隔に基づいて制限する。
【００２３】
こうして、遅延ジッタ生成装置に入力された一つのパケットの入タイムスタンプから、遅延処理部１９により算出された遅延時間Ｄがタイマー２０により計時されると、遅延処理部１９は、送信側の状況に合わせてパケットバッファメモリ１４からそのパケットを読み出し、パケットポインタ管理メモリ１５からそのパケットのポインタを読み出してそのパケットの先頭に付加して送信する。
【００２４】
図２は、本発明による図１に示した遅延ジッタ生成装置の動作を説明するタイムチャートである。同図において、入力されたパケット１〜１６の転送レートＡは１０ｍｓ間隔であり、設定された遅延ジッタのゆれ幅Ｂは１００ｍｓ−１ｍｓ＝９９ｍｓであるとしている。この入力パケットの転送レートを遅延処理部１９は監視し、挿入すべき適切な遅延時間を算出しながら遅延を与えている。図示例では、パケット３の一つ前のパケット２に挿入した遅延時間Ｃが２０ｍｓである場合で、次のパケット３に与えることが出来る最短の遅延ジッタＣ−Ａは１０ｍｓである。他のパケットに与えることができる遅延ジッタも同様に算出される。実際に挿入する遅延ジッタは、ゆれ幅Ｂの範囲内で、後述する手法により極端に長くなったり短くなったりしないように仮想ゆれ幅を設定し、その仮想ゆれ幅の範囲内でランダムな大きさに生成する。
【００２５】
こうして、送出するパケットの遅延ジッタが極端に長くなったり短くなったりというように偏ることなく、更に、指定したジッタ範囲（１ｍｓ〜１００ｍｓ ）の間を均等に推移させており、遅延の平均がジッタの範囲の中心となる。
【００２６】
図３は、図１に示した本発明の実施例による遅延ジッタ生成装置による長いスパンでの遅延ジッタの発生パターンを示す図である。同図の（ａ）に示す如く、低レートのパケットに対しては（１ｍｓ〜１００ｍｓ ）のゆれ幅内で平均値を中心に均等かつランダムにジッタが発生しており、同図の（ｂ）に示す如く、高レートのパケットに対してもある狭い範囲内でランダムにジッタが発生し、指定ジッタ範囲内（１ｍｓ〜１００ｍｓ）を大きく均等に推移することが可能となる。
【００２７】
図４は図１における遅延処理部１９の構成例を示すブロック図である。同図において、４１はパケットの入力時刻であるタイムスタンプを取り込むラッチ、４２はタイムスタンプと図１のソースタイマ２０により指定されるパケットの出力時刻との差分をとり、装置内のパケットの滞在時間を算出するための減算器、４３は挿入すべき遅延時間Ｄを記憶するラッチ、４４は滞在時間と挿入遅延時間Ｄとの比較器、４５は一つ前のパケットのタイムスタンプを記憶するためのラッチ、４６はパケットの連続する二つのパケット間の転送間隔Ａを算出するための減算器、４７は過去に実際に挿入した遅延時間の累積平均を演算し、ランダム変数の生成幅を調整する調整部、４８はランダム変数の生成幅を算出する仮想ゆれ幅算出部、４９はランダム変数生成部である。
次に図４に示した遅延処理部１９の動作を説明する。まず、一つのパケットが図１の受信制御部１２に入力されると、その時刻がパケット到着時刻（タイムスタンプ）としてタイマー２０により刻印されてラッチ４１にラッチされるとともに、解析要求がラッチ４１、調整部４７及び仮想ゆれ幅算出部４８に与えられる。
ラッチ４３には一つ前のパケットに挿入した遅延時間Ｃが記憶されている。ラッチ４５には一つ前のパケットのタイムスタンプがラッチされている。減算器４６は連続する二つのパケット間の転送間隔Ａを算出する。仮想ゆれ幅算出部４８は、この転送間隔Ａとあらかじめ設定されたジッタのゆれ幅Ｂと、一つ前の遅延時間Ｃとに基づいて、（Ｃ−Ａ）より大きくてＢ以下の任意の値で、仮想的なゆれ幅を算出する。
【００２８】
この仮想的なゆれ幅とは、パケットの転送間隔Ａが大きく変化しない場合は、あまり大きな遅延をパケットに与えた場合、その後に続くパケットには必然的に大きな遅延が挿入されてしまうので、しばらくの間は小さな遅延を挿入することが出来なくなることを考慮して想定されたゆれ幅である。パケット３には転送間隔Ａの例えば３倍程度のゆれ幅を想定し、これを仮想的なゆれ幅と称している。仮想的なゆれ幅の大きさとしては、転送間隔やネットワークの試験目的によって様々な値を設定してもよい。
【００２９】
ランダム変数生成部４９は仮想ゆれ幅算出部４８の出力に基づいて、入力されたパケットの挿入遅延時間Ｄを（Ｃ−Ａ）より大きくてＢ以下の仮想的なゆれ幅内の任意の値にランダムに決定する演算をする。これにより、挿入遅延時間Ｄは設定されたゆれ幅Ｂの範囲内で均等にまんべんなく遅延が発生するようにしている。その演算が終了すると、終了信号がラッチ４３及び４５に与えられる。
【００３０】
ラッチ４３は演算終了信号を受け取ると、挿入遅延時間Ｄを比較器４４に与える。一方、減算器４２は入力パケットの入力時のタイムスタンプからの経過時間、即ち、パケットバッファメモリ１４(図１）における滞在時間を、ソースタイマ２０(図１）からの出力により計測しており、比較器４４はその滞在時間とラッチ４３からの挿入遅延時間Ｄとを比較し、滞在時間が挿入遅延時間Ｄに等しくなると、転送要求(図１の遅延処理部１９からパケットリード／ライト制御部１６及びそれを介してパケットリード/ライト制御部１３に与えられる信号）を出力する。
例えば図２のパケット２には２０ｍｓの遅延が挿入されおり、次のパケット３は１０ｍｓの間隔で入力されているため、必然的に２０ｍｓ−１０ｍｓ ＝１０ｍｓの遅延時間が既に挿入されることになる。このため、パケット３に対しては、１０ｍｓ未満の遅延を挿入することが出来ず、ゆれ幅の最小値を１０ｍｓ以上としなければ演算した挿入遅延時間と実際に挿入される遅延時間とに差異が生じることになる。更に、パケット４も１０ｍｓの間隔で入力されると仮定すると、あまり大きな遅延をパケット３ に与えた場合、その後に続くパケットには必然的に大きな遅延が挿入されてしまうため、しばらくの間は小さな遅延を挿入することができなくなる。これらを考慮し、パケット３には１０ｍｓ〜３０ｍｓ程度の仮想ゆれ幅を想定し、この範囲内でランダムな遅延時間を算出するようにしている。つまり、仮想ゆれ幅生成部４８にて１０ｍｓ〜３０ｍｓの範囲を算出し、ランダム変数生成部４９にて、その範囲内でランダムな値を決定することによって、遅延挿入後の送信パケットに、大きな遅延ジッタの偏りがなくなるようにしている。
また、調整部４７では、過去に実際に挿入した遅延時間の累積平均時間を算出し、定期的に仮想ゆれ幅を調整することにより、設定されたジッタゆれ幅の範囲内で均等にまんべんなく遅延が発生するようにしている。これらの仮定を経て決定された挿入遅延時間Ｄをラッチ４３にラッチしておき、入力パケットに付加されたタイムスタンプとを比較器４４にて比較し、パケットが挿入すべき遅延時間を経過したらパケットの転送要求を生成し、パケットを装置から送出するようにしている。
【産業上の利用可能性】
【００３１】
上記のとおり、本発明によれば、より実ネットワークに近い遅延ジッタを擬似発生することが可能となり、遅延ジッタの影響を受け易いＩＰ端末などを開発するエンドユーザにおいて、通信・通話品質の検証／確保、およびＩＰネットワークの品質向上に寄与するところが大きい。
本発明はイーサネット、ＩＰネット、ＬＡＮ等において遅延やパケット損失の擬似的な試験を行う試験装置に好適に利用される。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例による遅延ジッタ生成装置の構成を示すブロック図である。
【図２】本発明による図１に示した遅延ジッタ生成装置の動作を説明するタイムチャートである。
【図３】図１に示した本発明の実施例による遅延ジッタ生成装置による長いスパンでの遅延ジッタの発生パターンを示す図である。
【図４】図１における遅延処理部１９の構成例を示すブロック図である。
【図５】擬似ネットワーク装置における従来の遅延処理部の詳細を示すブロック図である。
【図６】図５に示した従来の遅延処理部の動作を説明するタイムチャートである。
【図７】従来の遅延ジッタ発生回路による長いスパンでの遅延ジッタの発生パターンである。
【符号の説明】
【００３３】
１０    ＭＵＸ
１１    バッファ管理制御部
１２    受信制御部
１３    パケットリード/ライト制御部
１４    パケットバッファメモリ
１５    パケットポインタ管理メモリ
１６    パケットリード/ライト制御部
１７    送信制御部
１８    ＤＭＵＸ
１９    遅延処理部
４７    調整部
４８    仮想ゆれ幅算出部
４９    ランダム変数生成部
【図１】
2006041693.tif 000003
【図２】
2006041693.tif 000004
【図３】
2006041693.tif 000005
【図４】
2006041693.tif 000006
【図５】
2006041693.tif 000007
【図６】
2006041693.tif 000008
【図７】
2006041693.tif 000009