(57)【要約】      （修正有）【課題】  本発明は、Ｄ級アンプの実装面積の増大を防ぐことができるＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプを提供することを目的とする。【解決手段】  本発明のＰＷＭ変調回路は、アナログベースバンド信号を階段波を用いてＰＷＭ変調する。階段波生成回路１４は、複数の定電流源回路１０と、複数のスイッチ１６と、シリアル―パラレル変換回路１９と、前記複数の定電流源回路１０から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と１２、１３、を有し、１９から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチ１６に接続された前記複数の定電流源回路１０から入力された定電流を前記出力電圧制御回路１２、１３が所定の比率の定電圧に変換して、階段波を生成することを特徴とする。【選択図】  図１
2006074099.tif 000002
【特許請求の範囲】
【請求項１】
アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、
前記階段波生成回路は、複数の定電流源回路と、前記複数の定電流源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、前記複数の定電流源回路から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と、を有し、
前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電流源回路から入力された定電流を前記出力電圧制御回路が所定の比率の定電圧に変換して、階段波を生成することを特徴とするＰＷＭ変調回路。
【請求項２】
アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、
前記階段波生成回路は、複数の定電圧源回路と、前記複数の定電圧源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、を有し、
前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電圧源回路が所定の比率の定電圧を出力して、階段波を生成することを特徴とするＰＷＭ変調回路。
【請求項３】
請求項２記載のＰＷＭ変調回路であって、
前記複数の定電圧源回路は、前記複数のスイッチのＯＮ／ＯＦＦ状態に応じて電圧値の異なる複数の電圧を出力可能なＤＣ―ＤＣコンバータ回路と、前記複数の電圧の電圧値を任意に設定する電圧制御回路を含んで構成され、
前記階段波生成回路は、前記電圧制御回路により設定された所定の比率の電圧値により前記ＤＣ―ＤＣコンバータ回路が前記複数の電圧を出力して、階段波を生成するＰＷＭ変調回路。
【請求項４】
請求項１から３いずれかに記載のＰＷＭ変調回路であって、
前記シリアル―パラレル変換回路は、前記クロック信号入力端子から入力されたクロック信号を分周して出力する分周回路と、前記分周回路から入力された信号を遅延して出力する、遅延量が異なる複数の遅延回路とを含み、
前記複数のスイッチは、前記複数の遅延回路にそれぞれ接続されたＰＷＭ変調回路。
【請求項５】
請求項１から４項いずれかに記載のＰＷＭ変調回路であって、
前記所定の比率は、前記階段波生成回路により生成される階段波の振幅比を１：√２またはそれに近い値としたＰＷＭ変調回路。
【請求項６】
請求項１から５のいずれか１項記載のＰＷＭ変調回路と、
前記ＰＷＭ変調回路から入力されたＰＷＭ変調信号を増幅して出力する出力段アンプと、
前記出力段アンプから入力された信号を音声信号として出力するスピーカーと、
を備えるＤ級アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器等に用いられる、階段波を用いたＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプに関するものである。
【背景技術】
【０００２】
近年、アンプの小型化並びに高効率の要求から、いわゆるＤ級アンプを用いたアンプが普及している。
【０００３】
図１１は、従来のＤ級アンプの構成を示すブロック図である。従来のＤ級アンプは、アナログ信号入力端子１０１と、矩形波入力端子１０２と、ＰＷＭ変調回路１０３と、出力段アンプ１０４と、インダクタＬ１０８とコンデンサＣ１０９により構成されたＬ／Ｃフィルタ１０５と、スピーカー１０６と、被変調波出力端子１０７とを備えた構成となっている。
【０００４】
Ｄ級アンプは、ＰＷＭ変調回路１０３が、アナログ信号入力端子１０１より入力されたアナログ信号と矩形波入力端子１０２より入力された矩形波信号を変調処理してデジタル信号に変換した後、出力段アンプ１０４が、ＰＷＭ変調回路１０３で変調された変調波信号を増幅して出力段に接続されたＬ／Ｃフィルタ１０５に出力し、Ｌ／Ｃフィルタ１０５およびスピーカー１０６が、出力段アンプ１０４で増幅された変調波信号をＬＰＦ特性によりアナログ信号に戻すことにより、増幅を行う。
【０００５】
上述のような従来のＤ級アンプは、デジタル信号の増幅、すなわち信号のＯＮ／ＯＦＦ処理のみによって信号の増幅が行えるため、高い電力効率を実現することができる。
【０００６】
また、従来のＤ級アンプには、差動出力の電圧信号を３値にし、かつ無音時の差動出力の位相を同相にして、スピーカー出力に電流が流れないようにして、Ｌ／Ｃフィルタを除去するものも開示されている（例えば、特許文献１参照）。
【特許文献１】米国特許６６１４２９７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１１に示す従来のＤ級アンプは、ＰＷＭ変調波生成に矩形波を用いているため、図１２の従来の矩形波の周波数成分の特性に示すように高調波成分が大きくなってしまい、この高調波成分を除去するためにＬ／Ｃフィルタ１０５の定数を大きくする必要がある。その結果として、Ｄ級アンプの実装面積の増大を招き易い。
【０００８】
また、特許文献１記載の技術は、差動出力が必要なため出力端子を追加する必要があるため、結果としてＤ級アンプの実装面積増大を招き易く、また、単相出力では適用できない。
【０００９】
本発明は、上述の課題に鑑みてなされたもので、Ｄ級アンプの実装面積の増大を防ぐことができるＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のＰＷＭ変調回路は、アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、前記階段波生成回路は、複数の定電流源回路と、前記複数の定電流源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、前記複数の定電流源回路から入力される定電流を任意の値の定電圧に変換して出力する出力電圧制御回路と、を有し、前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電流源回路から入力された定電流を前記出力電圧制御回路が所定の比率の定電圧に変換して、階段波を生成することを特徴とする。
【００１１】
この構成により、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力することにより、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
【００１２】
また、本発明のＰＷＭ変調回路は、アナログベースバンド信号の入力端子と、階段波を生成する階段波生成回路と、に接続され、前記入力端子から入力されるアナログベースバンド信号に基づいて前記階段波生成回路から入力される階段波をＰＷＭ変調するＰＷＭ変調回路であって、前記階段波生成回路は、複数の定電圧源回路と、前記複数の定電圧源回路にそれぞれ接続された複数のスイッチと、クロック信号入力端子から入力されるクロック信号をシリアル―パラレル変換して前記複数のスイッチに出力するシリアル―パラレル変換回路と、を有し、前記シリアル―パラレル変換回路から入力されるクロック信号に応じて前記複数のスイッチがそれぞれＯＮ／ＯＦＦ状態を切り替え、ＯＮ状態の前記複数のスイッチに接続された前記複数の定電圧源回路が所定の比率の定電圧を出力して、階段波を生成することを特徴とする。
【００１３】
この構成により、定電圧源回路を使っても定電流源回路を使うときと同様に、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
【００１４】
また、本発明のＰＷＭ変調回路は、前記複数の定電圧源回路が、前記複数のスイッチのＯＮ／ＯＦＦ状態に応じて電圧値の異なる複数の電圧を出力可能なＤＣ―ＤＣコンバータ回路と、前記複数の電圧の電圧値を任意に設定する電圧制御回路を含んで構成され、前記階段波生成回路は、前記電圧制御回路により設定された所定の比率の電圧値により前記ＤＣ―ＤＣコンバータ回路が複数の電圧を出力して、階段波を生成するものを含む。
【００１５】
この構成により、電圧値が設定できるＤＣ―ＤＣコンバータ回路使っても定電流源回路を使うときと同様に、高調波成分が少ない階段波に対してＰＷＭ変調を行うことができる。
【００１６】
また、本発明のＰＷＭ変調回路は、前記シリアル―パラレル変換回路が、前記クロック信号入力端子から入力されたクロック信号を分周して出力する分周回路と、前記分周回路から入力された信号を遅延して出力する、遅延量が異なる複数の遅延回路とを含み、前記複数のスイッチは、前記複数の遅延回路にそれぞれ接続されたものを含む。
【００１７】
この構成により、前記複数のスイッチそれぞれに時間差を持たせてクロック信号を入力することができるため、複数のスイッチ毎に異なるタイミングでクロック信号を入力しなくても、一つのスイッチをＯＮ状態に切り替えれば、他のスイッチを全てＯＦＦ状態に切り替えることができる。
【００１８】
また、本発明のＰＷＭ変調回路は、前記所定の比率が、前記階段波生成回路により生成される階段波の振幅比を１：√２またはそれに近い値としたものを含む。
【００１９】
この構成により、高調波成分を十分抑圧することができる。
【００２０】
本発明のＤ級アンプは、本発明ののＰＷＭ変調回路と、前記ＰＷＭ変調回路から入力されたＰＷＭ変調信号を増幅して出力する出力段アンプと、前記出力段アンプから入力された信号を音声信号として出力するスピーカーと、を備えるものである。
【００２１】
この構成により、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力し、高調波成分が少ない階段波に対してＰＷＭ変調を行い、出力段アンプが変調された信号を増幅し、スピーカーから高調波成分が少ないもとの音声信号を復元する。これにより、Ｌ／Ｃフィルタが不要になるので、Ｄ級アンプの実装面積の増大を防ぐことがない。
【発明の効果】
【００２２】
本発明のＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプによれば、Ｄ級アンプの実装面積の増大をを防ぐことができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態のＤ級アンプについて、図面を参照して詳細に説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプの構成を示すブロック図である。第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプは、アナログベースバンド信号が入力されるアナログベースバンド信号入力端子１と、階段波信号が入力される階段波信号入力端子２と、アナログベースバンド信号入力端子１により入力されたアナログベースバンド信号と階段波信号入力端子２により入力された階段波信号を変調処理し、デジタル信号に変換するＰＷＭ変調回路３と、変調された信号を増幅するＤ級アンプである出力段アンプ４と、スピーカー５と、被変調波を出力する被変調波出力端子６と、階段波信号入力端子２に入力される階段波信号を生成する階段波信号生成回路１４とを有して構成される。
【００２５】
階段波信号生成回路１４は、８種類の定電流源回路１０と、電流源スイッチ回路１６と、電流源スイッチ回路１６の入力端子１７と、電流源スイッチ回路１６のスイッチをクロック信号でＯＮ／ＯＦＦさせるためのクロック信号入力端子１８と、前記クロック信号のシリアル―パラレル変換を行うシリアル―パラレル変換回路１９と、前記クロック信号に応じた定電流を定電圧に変換する出力電圧制御用抵抗１２と、基準電圧端子１１と、電圧ホロア回路１３と、階段波信号出力端子１５と、を有して構成される。前記階段波信号出力端子１５は階段波信号入力端子２に接続されている。また、前記定電流の値を０：±√２：±１とそれぞれ設定している。
【００２６】
以上のように構成された階段波信号生成回路１４について、図２及び図３を用いて説明する。
【００２７】
図２は、本発明の第１の実施形態に係る階段波生成回路の波形を示す図である。図２（ｂ）は電流源スイッチ回路１６を制御するクロック信号波形を示す図であり、その信号波形ａ，ｂ，ｃ，ｄ，ｅ，f，g，hは電流源スイッチ回路１６の電流源スイッチの入力端子１７ａ〜ｈにそれぞれ対応している。また、図２（ｂ）に示す波形がＨレベルのときには、その波形に対応する電流源スイッチはＯＮし、Ｌレベルのときには電流源スイッチはＯＦＦしている。例えば、図２（ｂ）において、時間１Ｈの時には、波形ａに対応する電流源スイッチ１６ａのみがＯＮ状態であり、他の電流源スイッチ１６ｂ〜１６ｈはＯＦＦしていることになる。
【００２８】
図３は、シリアル―パラレル変換を行うシリアル―パラレル変換回路１９の構成を示す。シリアル―パラレル変換を行うシリアル―パラレル変換回路１９のクロック信号入力端子１８に入力された周期２Ｈのクロック信号を、分周回路４０で４分周し、４１ａの遅延回路１で１Ｈ、４１ｂの遅延回路２で２Ｈ、４１cの遅延回路３で３Ｈ等それぞれ順々に遅延させる事により、１７ａ〜１７ｈの出力端子には図２（ｂ）の波形が得られる。
【００２９】
また、定電流回路１０の電流源１０ａ〜１０ｈの各電流値はＢ：Ａ＝１：√２になるように設定されており、また、電流源１０ｄ、１０ｈの電流値は零[Ａ]である。
【００３０】
これにより生成された電流源信号を電圧ホロア回路１３に入力することにより、階段波波形出力端子１５に、図２（ａ）に示すように基準電圧を中心とした波高値の比がＢ：Ａ＝１：√２になる階段波の電圧波形が生成される。また、このように生成された階段波形の周波数成分は、図４に示すように、３次および５次の高調波成分を含まない。
【００３１】
図５から８は、本実施形態のＰＷＭ変調回路に入力される階段波波形のシュミレーション結果である。図５〜８(ａ)は時間領域での波形であり、図５〜８(ｂ)は周波数領域での波形である。
【００３２】
図５は、階段波の波高値を０：±１：±√２の５値にした場合のものである。この図５に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次＋８×ｎ及び５次＋８×ｎ（ｎは整数）の高調波成分が３０ＤＢ以上抑圧されていることが分かる。
【００３３】
図６は、階段波の波高値を０：±１：±√２の５値で、且つ、階段波の波形立が上り時間を遅くした場合のものである。この図６に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が１５ＤＢ以上抑圧されていることが分かる。
【００３４】
図７は、階段波の波高値を０：±１：±√１．９の５値にした場合のものである。この図７に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が２０ＤＢ以上抑圧されていることが分かる。
【００３５】
図８は、階段波の波高値を０：±１の３値にした場合のものである。この図８に示す階段波波形のシュミレーション結果と、図１３に示した矩形波のシュミレーション結果と比較すると、３次、及び５次の高調波成分が５ＤＢ以上抑圧されていることが分かる。
【００３６】
このような高調波成分が少ない階段波をＰＷＭ変調回路３の階段波形入力端子２に入力しＰＷＭ変調を生成して、出力段アンプ４を介してスピーカー５に接続することにより、スピーカーから高調波成分の少ないもとの信号を復元することができる。
【００３７】
このように、第１の実施形態によれば、高調波成分が抑圧された階段波を生成し、ＰＷＭ変調回路の階段波信号入力端子に入力し、高調波成分が少ない階段波に対してＰＷＭ変調を行い、出力段アンプが変調された信号を増幅し、スピーカーから高調波成分が少ないもとの信号を復元する。これにより、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
【００３８】
（第２の実施形態）
図９は、本発明の第２の実施形態に係るＰＷＭ変調回路を用いたＤ級アンプの階段波生成回路の構成を示す。第２の実施形態の階段波生成回路は、第１の実施形態の構成と一部が異なり、階段波生成回路の構成を変更して複数の定電流源回路１０と、電流源スイッチ回路１６の代わりに複数の定電圧源回路３６と複数の電圧源スイッチ回路３１を設け、階段波を生成するものである。
【００３９】
定電圧源回路３６の定電圧の電圧比は１：√２またはそれに近い値に設定される。
クロック信号のシリアル―パラレル変換する回路１９の出力は電圧源スイッチ回路３１の入力端子１７に接続され、クロック信号で電圧源スイッチ回路３１のスイッチをＯＮ／ＯＦＦさせ、電圧源スイッチ回路３１は定電圧源回路３６の出力電圧を前記電圧ホロア回路１３の入力端子に電圧を伝達制御する。
【００４０】
これにより、階段波波形出力端子１５に、第１の実施形態の図２（ａ）に示すような基準電圧を中心とした波高値の比がＢ：Ａ＝１：√２になる階段波の電圧波形が生成される。
【００４１】
その他の構成は、第１の実施形態と同様であり、同様の構成要素には同一符号を付して説明を省略する。
【００４２】
このように、第２の実施形態によれば、定電圧源回路を使って階段波を生成する場合でも、第１の実施形態と同様に、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
【００４３】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係るＰＷＭ変調回路を用いたＤ級アンプの階段波生成回路の構成を示す。第３の実施形態の階段波生成回路は、第１の実施形態の構成と一部が異なり、階段波生成回路の構成を変更して複数の定電流源回路１０と、電流源スイッチ回路１６の代わりに複数の電圧値が設定できるＤＣ―ＤＣコンバータ回路５２と前記電圧値を設定する為の電圧制御回路５３を設け、階段波を生成するものである。
【００４４】
電圧制御回路５３の入力を可変し、ＤＣ―ＤＣコンバータ回路５２の出力を階段波とし、前記ＤＣ―ＤＣコンバータ回路５２の出力電圧値の比率を１：√２またはそれに近い値として、階段波を生成する。
【００４５】
その他の構成は、第１の実施形態と同様であり、同様の構成要素には同一符号を付して説明を省略する。
【００４６】
このように、第３の実施形態によれば、ＤＣ―ＤＣコンバータ回路を使って階段波を生成する場合でも、第１の実施形態と同様に、Ｌ／Ｃフィルタがなくなるので、Ｄ級アンプの実装面積の増大を防ぎ、かつ、ＥＭＩを低減したＤ級アンプを得ることができる。
【産業上の利用可能性】
【００４７】
本発明のＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプは、Ｄ級アンプの実装面積の増大を防ぐことができるという効果を有し、携帯機器等に用いられる階段波を用いたＰＷＭ変調回路およびそのＰＷＭ変調回路を用いたＤ級アンプ等として有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態のＰＷＭ変調回路を用いたＤ級アンプの構成を示すブロック図
【図２】本発明の第１の実施形態に係る階段波生成回路の波形を示す図  （ａ）生成された階段波の電圧波形を示す図  （ｂ）電流源スイッチ回路を制御するクロック信号波形を示す図
【図３】本発明の第１の実施形態に係るシリアル―パラレル変換回路の構成を示す図
【図４】本発明の第１の実施形態に係る階段波生成回路に生成された階段波波形の周波数成分の特性を示す図
【図５】波高比：０：±１：±√２の５値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図
【図６】波高比：０：±１：±√２の５値で、立ち上がり時間遅いとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図
【図７】波高比：０：±１：±√１．９、の５値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図
【図８】波高比：０：±１、の３値のとき、本発明の第１の実施形態に係るＰＷＭ変調回路に入力される階段波波形のシュミレーション結果を示す図
【図９】本発明の第２の実施形態に係る階段波生成回路の構成を示すブロック図
【図１０】本発明の第３の実施形態に係る階段波生成回路の構成を示すブロック図
【図１１】従来のＤ級アンプの構成を示す図
【図１２】矩形波の周波数成分の特性を示す図
【図１３】従来のＰＷＭ変調波に用いる矩形波のシュミレーション結果を示す図
【符号の説明】
【００４９】
１  アナログベースバンド信号入力端子
２  階段波信号入力端子
３  ＰＷＭ変調回路
４  出力段アンプ
５  スピーカー
６  被変調波出力端子
１０  定電流源回路
１１  基準電圧端子
１２  出力電圧制御用抵抗
１３  電圧ホロア回路
１４  階段波生成回路
１５  階段波信号出力端子
１６  電流源スイッチ回路
１７  電流源スイッチ入力端子
１８  クロック信号入力端子
１９  シリアル―パラレル変換回路
３０  電源端子
３１  スイッチ回路
３２，３３，３４  抵抗
３５  ＮＰＮトランジスタ
３６  定電圧源回路
４０  分周回路
４１  遅延回路
５２  電圧可変型ＤＣ―ＤＣコンバータ
５３  電圧制御回路
５４  電圧制御入力端子
【図１】
2006074099.tif 000003
【図２】
2006074099.tif 000004
【図３】
2006074099.tif 000005
【図４】
2006074099.tif 000006
【図５】
2006074099.tif 000007
【図６】
2006074099.tif 000008
【図７】
2006074099.tif 000009
【図８】
2006074099.tif 000010
【図９】
2006074099.tif 000011
【図１０】
2006074099.tif 000012
【図１１】
2006074099.tif 000013
【図１２】
2006074099.tif 000014
【図１３】
2006074099.tif 000015