(57)【要約】【課題】システムの寸法、複雑さ及び相互接続長を最小限に抑え、且つトランスデューサ・アレイの性能を高めるためにパッケージの関連電子素子をトランスデューサ・アレイの個々のトランスデューサ素子に密接して配置する。【解決手段】積層型電子部品モジュール（１０）が、前面及び背面を有する第一の基材（１４）を含む第一の層（１２）と、第一の基材（１４）に配設された第一の電気相互接続層と、第一の基材（１４）の前面に配設された第一の電子素子とを含んでいる。加えて、積層型電子部品モジュール（１０）は、前面及び背面を有する第二の基材（１８）を含む第二の層（１６）と、第二の基材（１８）に配設された第二の電気相互接続層と、第二の基材（１８）の前面に配設された第二の電子素子とを含んでいる。【選択図】図１
2006165546.tif 000002
【特許請求の範囲】
【請求項１】
前面及び背面を有する第一の基材（１４）を含む第一の層（１２）と、
前記第一の基材（１４）に配設された第一の電気相互接続層と、
前記第一の基材（１４）の前記前面に配設されて複数の入力信号を処理するように構成されている第一の電子素子と、
前面及び背面を有する第二の基材（１８）を含む第二の層（１６）と、
前記第二の基材（１８）に配設された第二の電気相互接続層と、
前記第二の基材（１６）の前記前面に配設されて複数の入力信号を処理するように構成されている第二の電子素子と、
を備えた積層型電子部品モジュール（１０）。
【請求項２】
前記電子素子は、パルサ、ビームフォーマ、信号プロセッサ、高電圧アナログ回路、微細加工電気機械システム及び切換回路の少なくとも一つを含んでいる、請求項１に記載の積層型電子部品モジュール（１０）。
【請求項３】
前面及び背面を有する第一の基材（１４）を含む第一の層（１２）を作製するステップと、
前記第一の基材（１４）に第一の電気相互接続層を配設するステップと、
前記第一の基材（１４）の前記前面に第一の電子素子を配設するステップと、
前面及び背面を有する第二の基材（１８）を含む第二の層（１６）を作製するステップと、
前記第二の基材（１８）に第二の電気相互接続層を配設するステップと、
前記第二の基材（１８）の前記前面に第二の電子素子を配設するステップと、
前記第一の層（１２）を前記第二の層（１６）に結合するステップと、
を備えた積層型電子部品モジュール（１０）を製造する方法。
【請求項４】
前面（４２）及び背面（４４）を有する第一の基材（４０）を含む第一の層（３８）と、
前記第一の基材（４０）に配設された第一の電気相互接続層と、
前記第一の基材（４０）の前記前面（４２）に配設された第一の電子素子と、
前記第一の基材（４０）の前記背面（４４）に配設された複数の金属パッド（５０）と、
前面（５６）及び背面（５８）を有する第二の基材（５４）を含む第二の層（５２）と、
前記第二の基材（５４）に配設された第二の電気相互接続層と、
前記第二の基材（５４）の前記前面（５６）に配設された第二の電子素子と、
前記第二の基材（５４）の前記前面（５６）に蝕刻された複数の溝（６０）と、
を備えた積層型電子部品モジュール（６２）。
【請求項５】
前記第二の基材（５４）の前記前面（５６）に蝕刻された前記複数の溝（６０）は、前記第一の基材（４０）の前記背面（４４）に配設された前記複数の金属パッド（５０）と係合するように構成されている、請求項４に記載の積層型電子部品モジュール（６２）。
【請求項６】
前記第一の基材（７２）の前記背面（７６）に配設された前記複数の金属パッド（８２）に配設されたナノ被覆粗面導電性粒子（８４）をさらに含んでいる請求項４に記載の積層型電子部品モジュール（６２）。
【請求項７】
前面（４２）及び背面（４４）を有する第一の基材（４０）を含む第一の層（３８）を設けるステップと、
前記第一の基材（４０）に第一の電気相互接続層を配設するステップと、
前記第一の基材（４０）の前記前面（４２）に第一の電子素子を配設するステップと、
前記第一の基材（４０）の前記背面（４４）に複数の金属パッド（５０）を配設するステップと、
前面（５６）及び背面（５８）を有する第二の基材（５４）を含む第二の層（５２）を設けるステップと、
前記第二の基材（５４）の前記前面（５６）に第二の電子素子を配設するステップと、
前記第一の基材（４０）の前記背面（４４）に配設された前記金属パッド（５０）と係合するように前記第二の基材（５４）の前記前面（５６）に複数の溝（６０）を蝕刻するステップと、
を備えた積層型電子部品モジュール（６２）を製造する方法。
【請求項８】
前記第二の基材（５４）の前記前面（５６）に蝕刻された溝（６０）の位置揃えが、前記第一の基材（４０）の前記背面（４４）に配設された前記金属パッド（５０）と係合するように前記第二の基材（５４）の前記前面（５６）に前記溝（６０）を配置して蝕刻するステップを含んでいる、請求項７に記載の積層型電子部品モジュール（６２）を製造する方法。
【請求項９】
前記第一の基材（７２）の前記背面（７６）に配設された前記複数の金属パッド（８２）にナノ被覆粗面導電性粒子（８４）を配設するステップをさらに含んでいる請求項７に記載の積層型電子部品モジュール（６２）を製造する方法。
【請求項１０】
前記第二の基材（８８）の前記前面（９０）に蝕刻された前記複数の溝（９６）にナノ被覆粗面導電性粒子（８４）を配設するステップをさらに含んでいる請求項７に記載の積層型電子部品モジュール（６２）を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には、電子部品パッケージ化の分野に関し、さらに具体的には、電子アレイの小型化に関する。
【背景技術】
【０００２】
消費者市場の現在の動向は、高機能型小型軽量製品への需要を反映したものとなっている。高機能化の必要性から、物理的な空き空間を減少させてメモリ容量を増大させることが必要になる。この要求を満たすために、携帯電話、形態情報端末（ＰＤＡ）及びディジタル・カメラのような可搬型製品の製造は、全体システムをさらに小型化薄型化する技術の具現化を必要とし得る。また、高性能、小型、可搬型で且つ省空間型の製品に対する需要を満たすために、パッケージ化業界の動向はさらに高いシステム密度を達成することとなっている。
【０００３】
高密度パッケージ化を具現化すると多くの応用で有利であろう。かかる応用に、例えば限定しないが超音波及びマンモグラフィのような医療診断システム等がある。寸法が小さく、また機能に対する要求が高いため、可搬型医療診断システムは小型高密度電子部品パッケージ化を要求し得る。
【特許文献１】米国特許第６６６７２２５号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電子システムで小さい占有面積を保ちながらさらに高いパッケージ密度を達成することは、二次元的製造手法に限定されている場合もあって、次第に困難になりつつある。幾つかの電子システムでは、電子素子は、限定しないがトランスデューサのような電子システムの他素子を駆動するように具現化されている場合がある。現状で、電子駆動素子は一般的には、トランスデューサのような他のシステム構成要素に対してＸＹ平面に配置されており、結果として占有面積が大きくなる。さらに、個々のトランスデューサを関連する電子部品と結合するのに要求される入出力（Ｉ／Ｏ）密度が極めて高い場合がある。また、Ｉ／Ｏの密度が、従来の相互接続（インターコネクト）方式で取り扱うには高過ぎる場合もある。現状では、トランスデューサ素子を電子素子に結合するのに必要とされる相互接続長が不利なほど長い場合がある。
【０００５】
トランスデューサのような電子素子及びセンサを有し、密度を高めても占有面積は増大しない電子部品パッケージを製造できると望ましい。さらに、システムの寸法、複雑さ及び相互接続長を最小限に抑え、且つトランスデューサ・アレイの性能を高めるためにパッケージの関連電子素子をトランスデューサ・アレイの個々のトランスデューサ素子に密接して配置できると望ましい。
【課題を解決するための手段】
【０００６】
簡単に述べると、本発明の手法の一実施形態では、積層型電子部品モジュールを提供する。この積層型電子部品モジュールは、前面及び背面を有する第一の基材を含む第一の層と、第一の基材に配設された第一の電気相互接続層と、第一の基材の前面に配設されて複数の入力信号を処理するように構成されている第一の電子素子とを含んでいる。加えて、積層型電子部品モジュールは、前面及び背面を有する第二の基材を含む第二の層と、第二の基材に配設された第二の電気相互接続層と、第二の基材の前面に配設されて複数の入力信号を処理するように構成されている第二の電子素子とを含んでいる。
【０００７】
本発明の手法のもう一つの観点では、積層型電子部品モジュールを製造する方法を提供する。この方法は、前面及び背面を有する第一の基材を含む第一の層を作製するステップと、第一の基材に第一の電気相互接続層を配設するステップと、第一の基材に第一の電子素子を配設するステップとを含んでいる。さらに、この方法は、前面及び背面を有する第二の基材を含む第二の層を作製するステップと、第二の基材に第二の電気相互接続層を配設するステップと、第二の基材に第二の電子素子を配設するステップとを含んでいる。加えて、この方法は、第一の層を第二の層に電気的に結合するステップを含んでいる。
【０００８】
本発明の手法のもう一つの実施形態では、積層型電子部品モジュールを提供する。この積層型電子部品モジュールは、前面及び背面を有する第一の基材を含む第一の層と、第一の基材に配設された第一の電気相互接続層と、第一の基材の前面に配設された第一の電子素子と、第一の基材の背面に配設された複数の金属パッドとを含んでいる。加えて、積層型電子部品モジュールは、前面及び背面を有する第二の基材を含む第二の層と、第二の基材に配設された第二の電気相互接続層と、第二の基材の前面に配設された第二の電子素子と、第二の基材の前面に蝕刻された複数の溝とを含んでいる。
【０００９】
本発明の手法のさらにもう一つの観点では、積層型電子部品モジュールを製造する方法を提供する。この積層型電子部品モジュールを製造する方法は、前面及び背面を有する第一の基材を含む第一の層を設けるステップと、第一の基材に第一の電気相互接続層を配設するステップと、第一の基材の前面に第一の電子素子を配設するステップと、第一の基材の背面に複数の金属パッドを配設するステップとを含んでいる。加えて、積層型電子部品モジュールを製造する方法は、前面及び背面を有する第二の基材を含む第二の層を設けるステップと、第二の基材に第二の電気相互接続層を配設するステップと、第二の基材の前面に第二の電子素子を配設するステップと、第一の基材の背面に配設された金属パッドに係合するように第二の基材の前面に複数の溝を蝕刻するステップとを含んでいる。
【００１０】
本発明のこれらの特徴、観点及び利点並びに他の特徴、観点及び利点は、以下の詳細な説明を添付図面と共に参照するとさらに十分に理解されよう。尚、図面全体を通して、類似の参照符号は類似の部分を表わしている。
【発明を実施するための最良の形態】
【００１１】
図１は、積層型電子部品モジュール１０の実施形態の線図である。積層型電子部品モジュール１０は、積層体を成して構成されている複数層の電子部品層を含んでいる。第一の層１２は、前面及び背面を有する第一の基材１４を含んでいる。電気的相互接続が第一の基材１４に配設されている。加えて、少なくとも１個の電子素子（図示されていない）が、第一の層１２の基材１４に配設されている。さらに、第二の層１６は、前面及び背面を有する第二の基材１８を有するものとして示されている。電気的相互接続が、第二の層１６に対応して第二の基材１８にも配設されている。本発明の手法の観点によれば、第一の基材１４及び第二の基材１８に配設されている電気的相互接続は、Ｚ方向２２のような一方向において第一の層１２を第二の層１６に電気的に接続する機構を設けるように構成されていていてよい。例えば、第一の基材１４及び第二の基材１８に配設されている電気的相互接続は、基材１４、１８の前面に存在する相互接続を基材１４、１８の背面に電気的に結合し、これにより基材１４、１８の前面に配設されている電子素子から基材１４、１８の背面に到る導電性経路を設けるために、例えばウェーハ貫通バイア２０、高濃度ドープ半導体領域、金属ピン、金属プラグ又は当技術分野で公知の他の方法を用いていてよい。隣接する電子層１２、１６は、以下で説明するように電気的に結合され得る。
【００１２】
加えて、本発明の手法の実施形態の一例では、第二の層１６は、Ｚ方向２２において第一の層１２の下方に積層される。基材１４及び１８は、半導体材料を用いて作製され得る。図１に示す実施形態では、各々の層１２、１６が、対応する基材に配設されている少なくとも１個の電子素子を含んでいる。例えば、基材１４及び１８に配設されている電子素子は、信号プロセッサ、ビームフォーマ、パルサ、高電圧アナログ回路、微小電気機械システム、センサ及び切換回路の一つを含んでいてよい。
【００１３】
有利な方法として、各々の個別の電子素子を、特定の機能を有する素子の製造に最適化された電気的方法、機械的方法、光学的方法等のような方法を独立に採用して加工して、機能性電子層を形成するように基材上で組み立てることができる。次いで、各々の機能層を試験して、良品と判明した素子を選択する。良品と判明した機能層は、積層体として用いられる。次いで、機能層を積層体として結合して、機能性パッケージを形成する。
【００１４】
本発明の手法の一実施形態では、第一の層１２は、基材１４の前面に配設されたトランスデューサのアレイを含んでいてよい。トランスデューサ・アレイは、限定しないがフォトダイオード、背面照射型フォトダイオード、音響センサ、温度センサ及び電磁放射線センサのような複数のセンサ素子を含んでいてよい。加えて、トランスデューサ素子は、限定しないが容量型微細加工超音波トランスデューサ（ｃＭＵＴ）のような微小電気機械システム（ＭＥＭＳ）素子を含んでいてもよい。
【００１５】
図２は、本発明の手法のさらに他の実施形態による積層型電子部品モジュール２４のもう一つの実施形態を示す。図２には、積層型電子部品モジュール２４が４層の機能性電子層２６、２８、３０及び３２を含むものとして示されている。例えば第一の層２６は、ＭＥＭＳセンサ及び電気的相互接続のアレイを含み得る。第二の層２８は、例えば高電圧アナログ回路を含み得る。第三の層３０は、例えば抵抗器、キャパシタ及びインダクタのような受動素子のアレイを含み得る。第四の層３２は、例えばＭＥＭＳ低電圧スイッチを含み得る。
【００１６】
垂直導電性領域３４が、各層の前面に存在する相互接続を対応する層の背面に電気的に結合し、これにより４層の層２６、２８、３０及び３２の前面に配設されている電子素子から４層の層２６、２８、３０及び３２の対応する背面に到る導電性経路を設けるために、４層の層２６、２８、３０及び３２を貫通して形成されていてよい。図２に示す実施形態では、バイアのような垂直導電性領域３４を４層の層２６、２８、３０及び３２の周縁に沿って配設することができる。但し、当業者には認められるように、垂直導電性領域３４が図３〜図５に示すように層２６、２８、３０及び３２の他領域に配設されていてもよい。
【００１７】
さらに、４層の層２６、２８、３０及び３２は、Ｚ方向３６において互いの層の上面に積層される。構成要素層の各々は、各々の層毎に最適な製造方法を用いて独立に作製されていてよい。次いで、機能層を試験して、良品と判明した素子を選択する。さらに、次いで、良品と判明した機能層２６、２８、３０及び３２をＺ方向３６に積層して結合し、図２に示すような機能性積層型電子部品モジュール２４を形成する。積層型電子部品モジュール２４の隣接する層２６、２８、３０及び３２の間の電気的結合は、後述する方法によって達成され得る。
【００１８】
本発明の手法の実施形態の一例では、図２の４層の層２６、２８、３０又は３２の１層を相互接続層として構成することができる。例えば、層２６、３０及び３２は電子層であってよい。しかしながら、層２８の基材が音響材料を含んで、電子層２６、３０及び３２の間に相互接続を設けるように構成することができる。
【００１９】
代替的には、層２８が比較的粗大なピッチのアレイから比較的微細なピッチのアレイへの信号のファン・インを設けるように構成された相互接続層であってもよい。例えば、層２６が比較的粗大なピッチの電子部品アレイを含み、層３０が比較的微細なピッチのｃＭＵＴトランスデューサ素子のアレイを含むようにしてよい。認められるように、層２６の電子部品は、層３０の電子部品と位置揃えされていなくてよい。従って、層２８の前面は、層２６の電子部品の比較的粗大なピッチに一致する比較的粗大なピッチの相互接続を有し、層２８の背面は、層３０に配設されたｃＭＵＴトランスデューサ素子の比較的微細なピッチに一致する比較的微細なピッチの相互接続を有していてよい。認められるように、積層体に相互接続層２８を用いると、信号のファン・インを設けることにより、電子部品、ｃＭＵＴトランスデューサ素子のような多様な素子を作製するのに用いられる処理手法の制限を回避することができて有利である。
【００２０】
積層型電子部品モジュールの１層に配設されているトランスデューサ素子と、関連する駆動及び制御電子部品との間の相互接続長は、電子素子をトランスデューサ素子に密接して配置することにより最短にされる。相互接続長を最短にすると、積層型電子部品モジュール１０、２４の性能が高まる。積層型電子部品モジュール１０、２４をＺ方向に成長させる方法によって、三次元電子部品モジュールの形成が生じ、これにより半導体ウェーハでの物理的な空き空間面積が小さくなる。
【００２１】
機能性アレイの構築は、積層型電子モジュール１０、２４の各構成要素層を結合することを含んでいる。例えば、図１の積層型電子部品モジュール１０の第一の層１２は第二の層１６に電気的に結合されて、積層型電子部品モジュール１０を機能性アレイとする。第一の層１２の前面に配設された電子部品に関連する入出力（Ｉ／Ｏ）コネクタは、例えばウェーハ貫通バイア２０によって第一の層１２の背面に引き込まれて、続く層例えば第二の層１６の対応するＩ／Ｏコネクタに結合される。一般的には、電子部品の連続層同士の間の結合は、限定しないが導電性バンプ付き金属パッド若しくは導電性めっき付き金属パッド、異方性導電性フィルム又は溶融結合等によって達成され得る。代替的には、電子素子を配設した層１２、１６の背面を薄肉に加工して半導体の高濃度ドープ領域又は金属化溝のような相互接続を露出させ、これにより、さらに薄型の電子積層型モジュールを可能にしてもよい。
【００２２】
図３〜図５は、本発明の手法の実施形態の一例に従って図１及び図２の積層型電子部品モジュールの各層を結合する例示的な構造及び方法を示す。第一の電子層３８が、前面４２及び背面４４を有する基材４０を含むものとして図３に示されている。電子素子が基材４０の前面４２に配設されていてよい。しかしながら、現状で想到される本発明の手法の実施形態では、基材４０の前面４２には複数のトランスデューサ４６が配設されている。トランスデューサ素子４６同士の間の結合を容易にする電気的相互接続も基材４０に配設されている。基材４０の前面４２に配設された各トランスデューサ素子４６に関連するＩ／Ｏコネクタと、続く層に配設された対応する電子素子との間の結合を容易にするために、Ｉ／Ｏコネクタは、貫通孔バイア４８によって基材４０の背面４４に電気的に結合される。
【００２３】
現状で想到される構成では、積層型電子部品モジュールにおける連続電子層同士の間の結合は、電子層の表面に配設された金属パッドの利用を介して達成される。ここで、図４には、第一の層３８の背面４４が示されている。Ｉ／Ｏコネクタは、基材４０の前面４２に配設されて、貫通孔バイア４８を経て基材４０の背面４４に電気的に結合される。複数の金属パッド５０が基材４０の背面４４に配設されている。図４に示す構成では、基材４０の背面４４で各々の貫通孔バイア４８毎に１個ずつの金属パッド５０が配設されている。金属パッド５０は、バンプ付き金属パッド又はめっき付き金属パッドを含んでいてよい。かかる金属パッド５０は、図１の積層型電子部品モジュール１０のようなパッケージにおいて第一の層３８の続く層への結合を容易にする。
【００２４】
図１に示すような積層型電子部品モジュール１０における電子素子の連続層１２、１６の間の結合を可能にするために、第一の層１２のＩ／Ｏコネクタは続く層１６のＩ／Ｏコネクタに結合される。しかしながら、第一の層１２のＩ／Ｏコネクタを続く層１６のＩ／Ｏコネクタに一致させることは複雑な場合がある。加えて、ダイ又はウェーハが僅かでも回転すると電気的短絡を招き兼ねない。
【００２５】
図５は、本発明の手法の実施形態の一例によるこの潜在的問題に対する解決法を示す。図５には、第二の電子層５２が、前面５６及び背面５８を有する基材５４を含むものとして示されている。電子素子が基材５４の前面５６に配設されていてよい。第二の層５２を図３の第一の層３８に接続するのを容易にするために、結合特徴を第一の層３８に面した表面すなわち第二の層５２の前面５６に配設する。例えば、複数の溝６０を第二の層５２の前面５６に蝕刻する。複数の溝６０は、図４に示す第一の層３８の背面４４に配設された複数の金属パッド５０に係合するように構成される。加えて、溝６０は図３の第一の層３８の背面４４に配設された金属パッド５０の位置に揃うように第二の層５２の前面５６に配置される。かかる咬合構成では、係合特徴が、１個の素子の他素子に対するはんだリフロー時又は溶融結合時の第一の電子層３８のＩ／Ｏコネクタと第二の電子層５２のＩ／Ｏコネクタとの自発的位置揃えを容易にしている。
【００２６】
図６には、図３の第一の電子部品層３８の断面図が示されている。図７は、図４の第二の電子部品層５２の断面図を示す。図８は、咬合した電子層６２を形成する第一の層３８及び第二の層５２の結合を示す。さらに、図８は、第一の電子部品層３８の背面４４に配設された金属パッド５０と、第二の電子部品層５２の前面５６に蝕刻された溝６０との係合の結果である咬合構造６４を示す。加えて、咬合構造６６が図８に示されている。
【００２７】
図９は、図８の咬合構造６６の拡大図を示す。図４の第一の層３８の背面４４に配設された金属パッド５０と第二の層５２の前面５６に配設された溝６０との係合を図９に示している。第一の電子層３８を第二の電子層５２に結合する工程において、咬合構造６６に間隙が生じ得る。かかる間隙は、電子部品アレイの電気的性能、機械的性能、音響的性能又は熱性能を高めるために充填材６８によって充填することができる。例えば、超音波トランスデューサにおいて、かかる間隙が２層の連続層を結合する工程で生じた場合には、音響的反射を最小限に抑える音響性能強化材で間隙を充填することにより超音波トランスデューサの音響的性能を高めることができる。
【００２８】
以下、本発明の手法の実施形態のもう一つの例に従って積層型電子モジュールにおいて２層の隣接層を結合する構造及び方法について説明する。図１０には、第一の電子層７０が前面７４及び背面７６を有する基材７２を含むものとして示されている。電子素子（図示されていない）が基材７２の前面７４に配設される。加えて、相互接続層（図示されていない）も基材７２に配設される。基材７２の前面７４に配設された電子素子に関連したＩ／Ｏコネクタが、垂直導電性領域７８によって基材７２の背面７６に電気的に結合される。金属パッドの第一の集合８０が第一の電子層７０の背面７６に配設される。各々の垂直導電性領域７８毎に１個ずつの金属パッド８０が配設されている。現状で想到される構成では、金属パッドの第二の集合８２もまた金属パッドの第一の集合８０の上に配設されていてよく、この場合に、導電性粒子８４を含有する材料が、金属パッドの第二の集合８２に配設されていてよい。但し、導電性粒子８４を含有する材料が金属パッドの第一の集合８０に配設されていてもよい。この材料は、隣接する層又は係合特徴に貫入することの可能な金属切片又は金属皮膜付き切片のような導電性貫入切片を含み得る。導電性粒子８４を含有する材料は、当業者には認められるように、続く電子層に配設されている金属に侵入することにより、第一の層７０と続く電子層との間にさらに信頼性の高い電気的接続を設けることを容易にする。さらに、当業者には認められるように、金属パッド８０及び８２を電気的に結合する他の手法も具現化されてよい。
【００２９】
図１１は、図１０の第一の電子層７０の背面７６の断面の破断図を示す。図１２には、第二の電子層８６が、前面９０及び背面９２を有する基材８８を含むものとして示されている。電子素子（図示されていない）が基材８８の前面９０に配設される。加えて、相互接続層（図示されていない）も基材８８に配設される。第二の層８６と図１０の第一の層７０との電気的結合を容易にするために、結合特徴が、第一の層７０に面した表面すなわち前面９０に配設される。例えば、溝の第一の集合９４が第二の層８６の前面９０に蝕刻される。溝の第一の集合９４は、図１０の第一の層７０の背面７６に配設された金属パッドの第一の集合８０に係合するように構成されている。加えて、溝の第一の集合９４は、第一の層７０の背面７６に配設された金属パッドの第一の集合８０の位置に位置揃えされるように第二の層８６の前面９０に配設される。さらに、金属溝の第二の集合９６も、第二の層８６の前面９０に蝕刻され、第一の層７０の背面７６に配設された金属パッドの第二の集合８２に係合するように構成される。また、導電性粒子９８を含有する材料が、溝の第二の集合９６にも配設されていてよく、電気的相互接続の信頼性の向上を促す。代替的には、導電性粒子９８を含有する材料を溝の第一の集合９４に配設してもよい。
【００３０】
図１０及び図１２に示す実施形態では、金属パッドの第一及び第二の集合８０、８２並びに溝の第一及び第二の集合９４、９６は、位置揃え及び相互接続という二重の目的を果たすことができる。従って、これらの実施形態では、金属パッドの第一及び第二の集合８０、８２並びに溝の第一及び第二の集合９４、９６は導電性であってよい。
【００３１】
図１３は、図１２の第二の電子層８６の前面９０の断面の破断図を示す。以上で説明した方法は、隣接する電子層を位置揃えする方法の例に相当し、第一の電子層４０に配設されたパッドと、隣接する第二の層５２に蝕刻された溝とが、電子層の積層体を位置揃えする位置揃え特徴としての役割を果たす。
【００３２】
代替的に、本発明の手法のさらに他の実施形態では、限定しないが凸部及び凹部のような位置揃え特徴を採用した位置揃えの機構を例示する。図１４は、２層の隣接する電子部品層の断面図である。図１４には、隣接する電子部品層を位置揃えする例示的な構造１００及び方法が示されている。第一の電子部品層１０２が、前面１０６及び背面１０８を有する基材１０４を含むものとして示されている。電子素子が、第一の基材１０４の前面１０６に配設されていてよい。複数の導電性パッド１１０が、第一の電子部品層１０４の背面１０８に配設されている。同様に、第二の電子部品層１１２が、前面１１６及び背面１１８を有する基材１１４を含むものとして示されている。加えて、複数の導電性パッド１２０が、第二の基材１１４の前面１１６に配設されている。
【００３３】
Ｚ方向に積層された隣接する電子部品層がＸＹ方向に移動し得ないように、電子部品層の積層を位置揃えする機構を設けると望ましかろう。図１４に示すように、複数の凸パッド１１０を第一の電子部品層１０２の背面１０８に配設することができる。類似の態様で、複数の凸パッド１２０を第二の電子部品層１１２の前面１１６に配設することもできる。２層の隣接する電子部品層１０２及び１１２を積層する工程で、第一の電子部品層１０２の背面１１６に配設された複数の凸パッド１１０と、第二の電子部品層１１２の前面１１６に配設された複数の凸パッド１２０とを位置揃えすると望ましかろう。しかしながら、下流の処理、例えば熱処理及び硬化時に、隣接する電子部品層の位置揃えが乱されて電気的短絡を招く場合がある。
【００３４】
図１４は、本発明の手法の実施形態の一例に従って、限定しないが凸部及び凹部のような位置揃え特徴の導入を介した上述の潜在的な問題点に対する解決法を示している。複数の凸部１２２を第一の電子部品層１０２の背面１０８に配設することができる。
【００３５】
当業者には認められるように、多様な材料を用いて凸部１２２を形成することができ、各々の材料が関連する製造方法を有する。例えば、本発明の手法の観点では、凸部１２２は、第一の電子部品層１０２の半導体ウェーハから背面１０８に形成することができる。従って、凸部１２２は、第一の電子部品層１０２のウェーハの背面１０８のような表面に蝕刻停止層を一様に配設することにより形成することができる。さらに、蝕刻停止層は、凸部１２２の領域のみが蝕刻停止層によって被覆されるようにリソグラフィ法を用いてパターン化することができる。露出面の乾式又は湿式エッチングによって、表面が蝕刻停止層によって保護されている箇所であれば何処にでも凸部１２２が形成される。反応性イオン・エッチング（ＲＩＥ）又は水酸化カリウム（ＫＯＨ）での湿式エッチングのような蝕刻手法を、半導体材料の結晶平面を反映した実質的に垂直な側壁又は側壁斜面のいずれかを有する凸部１２２を形成するように調整することができる。続いて、蝕刻停止層を除去することができる。
【００３６】
本発明の手法のさらに他の観点では、ウェーハ表面に形成される凸部１２２は、金属材料又はポリマー材料を用いて形成されていてもよい。金属製凸部は、多様な手法を用いて形成することができる。例えば、はんだ類金属のような低融点合金を凸部として形成するためには、先ずウェーハに湿潤性金属領域を配設し、はんだ類金属を配置して、はんだ類金属を再流動させて湿潤性金属領域にのみ凸部１２２を形成する。同様に、ポリマー材料を凸部１２２として形成するためには、先ず未硬化の液状ポリマーによって湿潤させ得る局所領域をウェーハ上に設け、これらの領域にポリマーを定量配置し、次いでポリマーを硬化させる。
【００３７】
第二の電子部品層１１２を第一の電子部品層１０２に対して位置揃えすることを容易にするために、位置揃え特徴を、第一の電子部品層１０２に対面する表面すなわち第二の層５２の前面１１６に配設する。例えば、複数の凹部１２４を第二の電子部品層１１２の前面１１６に蝕刻する。本発明の手法の観点では、反応性イオン・エッチング又は化学的エッチングを用いて複数の凹部１２４を形成することができる。前述のように、これらの手法を、側壁斜面を調節するように又は他の場合には凹部１２４の幾何学的構成を実現するように構成することができる。代替的には、レーザ・エッチングを用いて複数の凹部１２４を形成してもよい。
【００３８】
複数の凹部１２４は、第一の電子部品層１０２の背面１０８に配設された複数の凸部１２２と係合するように構成される。加えて、凹部１２４は、第一の電子部品層１０２の背面１０８に配設された凸部１２２の位置と位置揃えされるように第二の電子部品層１１２の前面１１６に配置される。代替的には、第一の電子部品層１０２の背面１０８に配設された凸部１２２と係合するように構成されている複数の咬合構造を第二の電子部品層１０２の前面１１６に配設することができる。
【００３９】
図１４〜図１６に示す実施形態では、複数の凸部１２２及び複数の凹部１２４は、第二の電子部品層１１２の第一の電子部品層１０２に対する位置揃えを容易にすることができる。従って、幾つかの実施形態では、複数の凸部１２２及び複数の凹部１２４は非導電性であってよい。
【００４０】
本発明の手法によって提供されるもう一つの利点は、基材７２の相手基材８８（図１０を参照）に対する初期位置揃えに対処していることである。金属パッド８０が位置揃えされて対応する金属化溝９６と電気的に接触すると、トランスデューサ４６のようなセンサ及び／又は前面７４に配設された他の電子部品の性能を、やはり前面７４に配設されているＩ／Ｏ接点パッド（図示されていない）をプローブとして検査することにより、位置揃え位置の関数として動的に監視することができる。一つの例では、相手基材８８の上で一対の金属化溝９６を共に電気的に短絡させることができる。短絡した金属化溝に対応するＩ／Ｏパッド同士の間の電気的抵抗は、基材７２の相手基材８８に対する位置揃えを行ないながら動的に監視される。基材の十分な位置揃えは、所定の電気的抵抗の実証によって確認される。もう一つの例では、トランスデューサ４６（図３を参照）のようなトランスデューサの性能を、位置揃えを調節しながら同様に監視することができる。この場合には、トランスデューサ４６は、電気的でなく音響的に監視されることができ、位置揃えは最適化されたトランスデューサ性能によって確認される。
【００４１】
図１５は、第一の電子部品層１０２及び第二の電子部品層１１２の結合から得られる咬合した電子部品層１２６を示す。当業者には認められるように、異方性導電性ペーストを第一の電子部品層１０２の背面１０８と第二の電子部品層１１２の前面１１６との間に配設して、２層の隣接する電子部品層１０２と１１２との間に電気的接続に加えて物理的接続を設けることができる。さらに、図１５は、第一の電子部品層１０２の背面１０８に配設された凸部１２２と第二の電子部品層１１２の前面１１６に蝕刻された凹部１２４との係合の結果である咬合構造１２８を示す。加えて、咬合構造１３０が図１５に示されている。
【００４２】
図１６は、図１５の咬合構造１３０の拡大図を示す。第一の電子部品層１０２の背面１０８に配設された凸部１２２と第二の電子部品層１１２の前面１１６に配設された凹部１２４との係合を図１６に示す。第一の電子部品層１０２を第二の電子部品層１１２に結合する工程時に、間隙が咬合構造１２８に生じ得る。かかる間隙は、充填材１３２によって充填することができる。例えば、超音波トランスデューサにおいて、かかる間隙が２層の連続層を結合する工程で生じた場合には、間隙を音響的性能強化材で充填して音響反射を最小限に抑えることができる。
【００４３】
以上に記載した積層型電子部品モジュール１０、２４並びに積層型電子部品モジュールを製造する方法は、医療診断システム、医用撮像及び産業用撮像、並びに材料の非破壊評価及び検査のような様々な分野に応用することのできるシステムの小型化を可能にして、かかるシステムの可搬性を促進する。さらに、構成要素の各電子層を機能によって分離して、最適な半導体プロセスを用いて各機能層を作製することにより、積層型電子モジュールの製造の費用効果をさらに高めることができる。
【００４４】
加えて、機能的電子層を互いに対して密接し且つ各電子層が駆動し得るセンサのような電子アレイに対して密接して配置することにより、システム作用及び性能を大幅に強化することができる。かかる改善は、別個の相互接続層の排除及び電子層の互いに対する適当な位置揃えによって相互接続長を最短化した結果であり、金属パッド及び連続層に配設された一致した溝のような係合特徴の導入によって促されたものである。さらに、電子層をＺ方向に積層することにより、半導体ウェーハの貴重な物理的な空き空間をかなり節約することができる。さらに、以上に記載した電子部品の連続層を結合するシステム及び方法はまた、ウェーハ対ウェーハ結合、素子対素子結合、又は素子対ウェーハ結合に用いることもでき、積層体の各々の電子部品層を相異なる工程を用いて作製することができる。
【００４５】
さらに、咬合特徴、係合特徴、位置揃え特徴の構成は、一方の電子部品層の他方の層に対するはんだリフロー時又は溶融結合時における第一の電子層１０２の背面１０８に配設されたパッド１１０と第二の電子層１１２の前面１１６に配設されたパッドとの自発的位置揃えを容易にする。この構成は、分解能について有利である。加えて、組立て及び接合加工での寸法安定性を高めることができる。さらに、優れた層対層の位置揃えすなわち界面全体での高さ一様性を、位置揃え特徴を用いて達成することができる。
【００４６】
本発明の幾つかの特徴のみを図示して本書で説明したが、当業者には多くの改変及び変形が想到されよう。従って、特許請求の範囲は、本発明の要旨に含まれる全ての改変及び変形を網羅するものと理解されたい。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
【図面の簡単な説明】
【００４７】
【図１】本発明の手法の観点による積層型電子部品モジュールの実施形態の一例を示す遠近図である。
【図２】本発明の手法の他の観点による積層型電子部品モジュールの代替的な実施形態の一例を示す遠近図である。
【図３】本発明の手法の観点による第一の電子層の前面を示す遠近図である。
【図４】本発明の手法の観点による第一の電子層の背面を示す遠近図である。
【図５】本発明の手法の観点による第二の電子層の前面の遠近図である。
【図６】図３の第一の層の断面線６−６に沿った断面図である。
【図７】図５の第二の層の断面線７−７に沿った断面図である。
【図８】積層型モジュールにおいて隣接する電子層を結合する咬合機構を示す本発明の手法の実施形態の断面図である。
【図９】図８の咬合機構の拡大図である。
【図１０】本発明の手法の観点による第一の電子層の背面の遠近図であって、積層型モジュールの第一の電子層を第二の電子層に結合する例示的な方法を示す図である。
【図１１】図１０の第一の電子層の背面の断面線１１−１１に沿った断面図である。
【図１２】図１０に示す第一の電子層の背面に係合するように構成された第二の電子層の前面の遠近図である。
【図１３】図１２の第二の電子層の背面の断面線１３−１３に沿った断面図である。
【図１４】本発明の手法の観点による隣接する電子層同士を位置揃えする例示的な構造の断面図である。
【図１５】積層型モジュールの隣接する電子層同士を結合する位置揃え特徴を採用した咬合機構を示す本発明の手法の一実施形態の断面図である。
【図１６】図１５の咬合機構の拡大図である。
【符号の説明】
【００４８】
１０、２４  積層型電子部品モジュール
１２  第一の層
１４  第一の基材
１６  第二の層
１８  第二の基材
２０  ウェーハ貫通バイア
２２  Ｚ方向
２６、２８、３０、３２  機能電子層
３４、７８  垂直導電性領域
３８、７０  第一の電子層
４０、５４、７２、８８、１０４、１１４  基材
４２、５６、７４、９０、１０６、１１６  前面
４４、５８、７６、９２、１０８、１１８  背面
４６  トランスデューサ
４８  貫通孔バイア
５０、８０、８２  金属パッド
５２、８６  第二の電子層
６０、９４、９６  溝
６２  咬合した電子層
６４、６６、１２８、１３０  咬合構造
６８、１３２  充填材
８４、９８  導電性粒子
１００  隣接する電子部品層を位置揃えする構造
１０２  第一の電子部品層
１１０、１２０  導電性パッド
１１２  第二の電子部品層
１２２  凸部
１２４  凹部
１２６  咬合した電子部品層
【図１】
2006165546.tif 000003
【図２】
2006165546.tif 000004
【図３】
2006165546.tif 000005
【図４】
2006165546.tif 000006
【図５】
2006165546.tif 000007
【図６】
2006165546.tif 000008
【図７】
2006165546.tif 000009
【図８】
2006165546.tif 000010
【図９】
2006165546.tif 000011
【図１０】
2006165546.tif 000012
【図１１】
2006165546.tif 000013
【図１２】
2006165546.tif 000014
【図１３】
2006165546.tif 000015
【図１４】
2006165546.tif 000016
【図１５】
2006165546.tif 000017
【図１６】
2006165546.tif 000018