(57)【要約】  【課題】  隣接する平行配線によって生じるクロストークの影響による信号遅延を効率的に計算することができる遅延シミュレーション方法等を提供する。  【解決手段】  この遅延シミュレーション方法は、２つのセルのドライバビリティの組合せと、隣接する平行配線の間隔及び長さとに基づいて、複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する判定を行うステップと、平行配線の２つの開始ポイントにおいて、それらの信号の遷移点が所定のタイミング範囲に入っていればクロストークディレイの演算を行い、所定のタイミング範囲に入っていなければクロストークディレイの演算を行わないとするステップと、２つのセルから２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換えると共に、２つの開始ポイント以降の配線の等価回路を求めるステップとを具備する。【選択図】  図８
2006065485.tif 000002
【特許請求の範囲】
【請求項１】
２つのセルと、それらの出力端子と次段のセルの入力端子との間にそれぞれ接続された２つの配線と、を含む回路における遅延時間のシミュレーションに用いられる遅延シミュレーション方法であって、
前記２つの配線における複数の配線区間の各々について、前記２つの配線の配線パターンと、それぞれの配線を駆動する前記２つのセルのドライバビリティとを認識するステップ（ａ）と、
前記２つのセルのドライバビリティの組合せと、隣接する平行配線の間隔及び長さとに基づいて、前記複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行うステップ（ｂ）と、
ステップ（ｂ）においてクロストークディレイの演算を行うと判定された配線区間における前記平行配線の２つの開始ポイントにおいて、それらの信号の遷移点が所定のタイミング範囲に入っていればクロストークディレイの演算を行い、それらの信号の遷移点が所定のタイミング範囲に入っていなければクロストークディレイの演算を行わないとする第２の判定を行うステップ（ｃ）と、
ステップ（ｃ）においてクロストークディレイの演算を行うと判定された場合に、前記２つのセルから前記２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換えると共に、前記２つの開始ポイント以降の配線の等価回路を求めるステップ（ｄ）と、
を具備する遅延シミュレーション方法。
【請求項２】
ステップ（ｄ）において得られた２つの等価的な信号源と配線の等価回路とに基づいて前記回路における遅延時間を算出するステップ（ｅ）をさらに具備する請求項１記載の遅延シミュレーション方法。
【請求項３】
ステップ（ｂ）が、前記平行配線の間隔及び長さに対応してクロストークディレイの演算を行うか否かに関する情報を前記２つのセルのドライバビリティの組合せ毎に格納する複数のテーブルを参照することにより、前記複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行うことを含む、請求項１又は２記載の遅延シミュレーション方法。
【請求項４】
ステップ（ｃ）が、入力信号の鈍りと負荷容量と配線の長さとに対応して配線の複数のポイントにおける遅延時間及び信号の鈍りを格納するテーブルから読み出されたデータに対して、相関関数を用いた補正を行うことにより、前記２つの開始ポイントにおける遅延時間及び信号の鈍りを求めて、それらの信号の遷移点が所定のタイミング範囲に入っているか否かを算出することを含む、請求項１〜３のいずれか１項記載の遅延シミュレーション方法。
【請求項５】
ステップ（ｄ）が、入力信号の鈍りと負荷容量と配線の長さとに対応して配線の複数のポイントにおける等価的な信号源を表すパラメータを格納するテーブルから読み出されたデータに対して、相関関数を用いた補正を行うことにより、前記２つのセルから前記２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換えることを含む、請求項１〜４のいずれか１項記載の遅延シミュレーション方法。
【請求項６】
２つのセルと、それらの出力端子と次段のセルの入力端子との間にそれぞれ接続された２つの配線と、を含む回路における遅延時間のシミュレーションに用いられる遅延シミュレーションプログラムであって、
それぞれの配線を駆動する前記２つのセルのドライバビリティの組合せと、隣接する平行配線の間隔及び長さとに基づいて、前記２つの配線における複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行う手順（ａ）と、
手順（ａ）においてクロストークディレイの演算を行うと判定された配線区間における前記平行配線の２つの開始ポイントにおいて、それらの信号の遷移点が所定のタイミング範囲に入っていればクロストークディレイの演算を行い、それらの信号の遷移点が所定のタイミング範囲に入っていなければクロストークディレイの演算を行わないとする第２の判定を行う手順（ｂ）と、
手順（ｂ）においてクロストークディレイの演算を行うと判定された場合に、前記２つのセルから前記２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換える手順（ｃ）と、
をＣＰＵに実行させる遅延シミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、特に、複数のセルを配置してそれらの間を配線することにより設計されるゲートアレイやスタンダードセル等のＡＳＩＣ（Application Specific IC：特定用途向けＩＣ）における信号遅延を計算する遅延シミュレーション方法、及び、そのような遅延シミュレーション方法をＣＰＵに実行させる遅延シミュレーションプログラムに関する。
【背景技術】
【０００２】
ＡＳＩＣ等の半導体集積回路の論理設計において、タイミング条件は重要な設計項目である。特に、フリップフロップにおいては、セットアップタイムやホールドタイムに関する条件があり、最小パルス幅が守られていなければならない。このようなタイミング上の設計問題を確認するために、論理ブロックの中に遅延モデルを付加して、遅延シミュレーションが行われている。簡単な遅延シミュレーションにおいては、論理ブロックの出力に接続される配線及び負荷となる論理ブロックを容量に置き換えて、信号の伝搬遅延時間を計算していた。
【０００３】
しかしながら、近年の半導体集積回路の微細化に伴って配線抵抗が増大し、これが信号の伝搬遅延時間に大きな影響を及ぼしている。また、複数の配線が並走する場合には、隣接する平行配線において生じるクロストークの影響によって、信号の伝搬遅延時間が変動するという現象が発生する。そこで、これらを考慮して、より現実に近い遅延シミュレーションを行う必要が生じている。
【０００４】
下記の特許文献１には、クロストークディレイの影響を考慮した平行配線長制限方法及びクロストークディレイ決定方法が開示されている。このクロストークディレイ決定方法は、１ソースゲートと１シンクゲートによって構成される着目パスと、１ソースゲートと１シンクゲートによって構成される隣接パスとによって形成された隣接平行配線によるクロストークディレイ値を、上記着目パスのソースゲートの出力点から上記隣接平行配線の開始点までの長さである隣接間長と上記隣接平行配線の長さである平行配線長とをパラメータとしてシミュレーションにより求め、求められたクロストークディレイ値を上記パラメータと対応させて格納するディレイテーブルを形成するステップと、クロストークディレイ値の抽出対象とされる隣接平行配線が形成された着目パスを選定するステップと、上記選定された着目パスの隣接間長及び平行配線長を用いて、上記テーブルからクロストークディレイ値を求めるステップとを含み、隣接平行配線が形成された着目パスのクロストークディレイ値を決定する。
【０００５】
しかしながら、このクロストークディレイ決定方法によれば、あらゆる配線パターンを考慮して、遅延計算用のクロストークディレイデータを用意してライブラリ化する必要があり、そのための労力が膨大なものになってしまう。
【特許文献１】特開平９−１４７００９号公報（第１〜２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、隣接する平行配線によって生じるクロストークの影響による信号遅延を効率的に計算することができる遅延シミュレーション方法及び遅延シミュレーションプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明に係る遅延シミュレーション方法は、２つのセルと、それらの出力端子と次段のセルの入力端子との間にそれぞれ接続された２つの配線と、を含む回路における遅延時間のシミュレーションに用いられる遅延シミュレーション方法であって、２つの配線における複数の配線区間の各々について、２つの配線の配線パターンと、それぞれの配線を駆動する２つのセルのドライバビリティとを認識するステップ（ａ）と、２つのセルのドライバビリティの組合せと、隣接する平行配線の間隔及び長さとに基づいて、複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行うステップ（ｂ）と、ステップ（ｂ）においてクロストークディレイの演算を行うと判定された配線区間における平行配線の２つの開始ポイントにおいて、それらの信号の遷移点が所定のタイミング範囲に入っていればクロストークディレイの演算を行い、それらの信号の遷移点が所定のタイミング範囲に入っていなければクロストークディレイの演算を行わないとする第２の判定を行うステップ（ｃ）と、ステップ（ｃ）においてクロストークディレイの演算を行うと判定された場合に、２つのセルから２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換えると共に、２つの開始ポイント以降の配線の等価回路を求めるステップ（ｄ）とを具備する。
【０００８】
この遅延シミュレーション方法は、ステップ（ｄ）において得られた２つの等価的な信号源と配線の等価回路とに基づいて上記回路における遅延時間を算出するステップをさらに具備するようにしても良い。
【０００９】
ここで、ステップ（ｂ）が、平行配線の間隔及び長さに対応してクロストークディレイの演算を行うか否かに関する情報を２つのセルのドライバビリティの組合せ毎に格納する複数のテーブルを参照することにより、複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行うようにしても良い。
【００１０】
また、ステップ（ｃ）が、入力信号の鈍りと負荷容量と配線の長さとに対応して配線の複数のポイントにおける遅延時間及び信号の鈍りを格納するテーブルから読み出されたデータに対して、相関関数を用いた補正を行うことにより、２つの開始ポイントにおける遅延時間及び信号の鈍りを求めて、それらの信号の遷移点が所定のタイミング範囲に入っているか否かを算出するようにしても良い。
【００１１】
さらに、ステップ（ｄ）が、入力信号の鈍りと負荷容量と配線の長さとに対応して配線の複数のポイントにおける等価的な信号源を表すパラメータを格納するテーブルから読み出されたデータに対して、相関関数を用いた補正を行うことにより、２つのセルから２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換えるようにしても良い。
【００１２】
また、本発明に係る遅延シミュレーションプログラムは、２つのセルと、それらの出力端子と次段のセルの入力端子との間にそれぞれ接続された２つの配線と、を含む回路における遅延時間のシミュレーションに用いられる遅延シミュレーションプログラムであって、それぞれの配線を駆動する２つのセルのドライバビリティの組合せと、隣接する平行配線の間隔及び長さとに基づいて、２つの配線における複数の配線区間の各々についてクロストークディレイの演算を行うか否かに関する第１の判定を行う手順（ａ）と、手順（ａ）においてクロストークディレイの演算を行うと判定された配線区間における平行配線の２つの開始ポイントにおいて、それらの信号の遷移点が所定のタイミング範囲に入っていればクロストークディレイの演算を行い、それらの信号の遷移点が所定のタイミング範囲に入っていなければクロストークディレイの演算を行わないとする第２の判定を行う手順（ｂ）と、手順（ｂ）においてクロストークディレイの演算を行うと判定された場合に、２つのセルから２つの開始ポイントまでの回路部分を２つの等価的な信号源に置き換える手順（ｃ）とをＣＰＵに実行させる。
【発明の効果】
【００１３】
本発明によれば、平行配線の複数のポイントにおける所定のデータを格納するテーブルをライブラリ化しておくことにより、隣接する平行配線についてクロストークディレイの演算が必要であるか否かを判定し、クロストークディレイの演算が必要であると判定した場合に、このテーブルから読み出されたデータに基づいて等価回路を作成するので、隣接する平行配線によって生じるクロストークの影響による信号遅延を効率的に計算することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の一実施形態に係る遅延シミュレーション方法を実施するためのシステムの構成を示すブロック図である。図１に示すように、このシステムは、ユーザが使用するＥＷＳ（エンジニアリングワークステーション）等のユーザ端末１と、遅延シミュレーションを行うコンピュータ２と、遅延シミュレーションにおいて使用されるライブラリや入力されたデータ等を記録するファイルサーバ３とによって構成される。
【００１５】
ユーザ端末１とコンピュータ２とファイルサーバ３とは、ネットワークＮ１を介して相互に接続されている。ユーザ端末１は、回路図を作成するための設計情報を入力し、また、シミュレーション結果を出力するために用いられる。１台のコンピュータに対して複数のユーザ端末を設けることにより、同時に複数のユーザが１台のコンピュータを使用してシミュレーションを行うことができる。一方、シミュレーションの対象となる半導体集積回路の回路規模があまり大きくない場合には、各ユーザ端末にシミュレーション機能を持たせることにより、各ユーザ端末においてシミュレーションを行うこともできる。
【００１６】
ユーザ端末１から入力される設計情報には、ＡＳＩＣ等の半導体集積回路の構成に関する回路構成情報と、この半導体集積回路に供給される電源電圧に関する電源電圧情報とが含まれている。半導体集積回路内に、異なる電源電圧で動作する複数の回路ブロックが混在する場合には、回路ブロック毎に電源電圧情報が入力される。
【００１７】
ファイルサーバ３に記録されているライブラリには、論理ブロックと呼ばれる基本的な機能を有する論理素子の動作に関する情報や、論理ブロックの遅延時間を求めるために用いられる複数のテーブルが含まれている。論理ブロックとしては、例えば、ＮＡＮＤ回路、ＮＯＲ回路、フリップフロップ、バッファ回路、インバータ等が該当する。
【００１８】
１つの論理ブロックを構成するトランジスタは１つのセル内にレイアウトされ、半導体基板のレイアウト領域に複数のセルを配置して、それらのセル間を配線することにより、半導体集積回路のレイアウト設計が行われる。本実施形態に係る遅延シミュレーションは、半導体集積回路のレイアウト設計の過程又は完了後において行うことが可能である。
【００１９】
コンピュータ２は、中央演算装置（以下、ＣＰＵという）２０と、メモリ２１と、記録媒体としてのハードディスク２２と、ハードディスク制御部２３と、ネットワークインタフェース２４とを含んでいる。これらは、バスラインＢＬ１を介して相互に接続されている。
【００２０】
ここで、ハードディスク２２には、ＣＰＵ２０に動作を行わせるための各種のソフトウェア（プログラム）が記録されている。また、プログラムを記録する記録媒体としては、内蔵のハードディスク２２以外に、外付けハードディスク、フレキシブルディスク、ＭＯ、ＭＴ、ＲＡＭ、ＣＤ−ＲＯＭ、又は、ＤＶＤ−ＲＯＭ等を用いることもできる。
【００２１】
次に、ＣＰＵ２０とソフトウェアとによって構成される機能ブロック２００〜２０２について説明する。
接続データ作成部２００は、入力された回路構成情報に基づいて、回路図や接続データ（ネットリスト）を作成し、作成された回路図や接続データを、入力された電源電圧情報と共に、メモリ２１に一旦記憶した後、ハードディスク２２等の記録媒体に記録する。
【００２２】
遅延時間算出部２０１は、本実施形態に係る遅延シミュレーションプログラムを実行することによって実現され、メモリ２１に記憶されている接続データ及び電源電圧情報と、ライブラリ化されているテーブルデータとに基づいて、次段までの配線を含む複数の論理ブロックの遅延時間を算出する。ここで、遅延時間算出部２０１は、配線パターン及び複数のセルのドライバビリティを認識してクロストークディレイの演算を行う必要があるか否かを判定し、クロストークディレイの演算を行う場合には、対象となる部分の等価回路の構成を動作シミュレーション部２０２に供給する。
【００２３】
動作シミュレーション部２０２は、遅延時間算出部２０１から供給される等価回路の構成に基づいて、対象となる部分の動作シミュレーションを行い、シミュレーション結果を遅延時間算出部２０１に戻す。遅延時間算出部２０１は、このシミュレーション結果に基づいて、対象となる部分の遅延時間を求め、その内容をネットワークインタフェース２４を介してユーザ端末１に出力する。
【００２４】
図２に、本実施形態に係る遅延シミュレーション方法において用いられる回路モデルを示す。図２に示すように、この回路モデルは、例としてバッファ回路１０のセルと、このセルに接続された長さＬの配線と、次段に接続される１つ又は複数のセルの入力容量に相当する負荷容量ＣＬとを含んでいる。ここで、セルに接続された長さＬの配線において、複数のポイントが設けられる。例えば、図２には、配線の長さＬを４等分して設けられた５つのポイントａ〜ｅが示されている。
【００２５】
セルと各ポイントとを含む領域Ｗ１〜Ｗ５における出力信号は、入力鈍りＴＩＮと負荷容量ＣＬとをパラメータとして、シミュレーションにより求めることが可能である。ここで、入力鈍りＴＩＮは、入力信号が遷移するために要する時間であり、例えば、入力信号が立ち上がる際に、ステップ応答が最終値の１０％から９０％になるまでの時間として定義される。
【００２６】
このシミュレーションにおいては、セルに含まれている論理回路（この例においてはバッファ回路１０）が、図３の（Ａ）又は（Ｂ）に示すような等価的な信号源（カレントソースモデル）に置き換えられる。即ち、論理回路の出力電圧ＶＯ（ｔ）が所定の電圧ＶＳＡＴよりも小さい場合には、図３の（Ａ）に示すように、論理回路は、直流電流源ＩＳＡＴと出力容量ＣＯＵＴとを含む信号源に置き換えられる。一方、論理回路の出力電圧ＶＯ（ｔ）が所定の電圧ＶＳＡＴ以上の場合には、図３の（Ｂ）に示すように、論理回路は、論理レベル「１」又は「０」に対応する電圧源ＶＣと抵抗Ｒと出力容量ＣＯＵＴとを含む信号源に置き換えられる。ここで、次の関係が成り立っている。
Ｒ＝（１−ＶＳＡＴ）／ＩＳＡＴ  ・・・（１）
【００２７】
これにより、ある回路モデルについて、ポイントａ〜ｅにおける等価的な信号源の電圧ＶＳＡＴ、電流ＩＳＡＴ、出力容量ＣＯＵＴ、固有の遅延時間ＴＤ、出力鈍りＴＯＵＴが、予めシミュレーションにより求められ、図４の（Ａ）〜（Ｅ）に示すようなテーブルデータが作成されてライブラリに格納される。
【００２８】
ここで、電圧ＶＳＡＴ、電流ＩＳＡＴ、出力容量ＣＯＵＴは、それぞれの領域Ｗ１〜Ｗ５の出力信号を等価的な信号源で表すためのパラメータである。固有の遅延時間ＴＤは、入力信号のレベルがセルの入力閾値に達した時点から、配線上の各ポイントにおける出力信号の遷移が始まる直前までの時間に相当する。また、出力鈍りＴＯＵＴは、配線上の各ポイントにおける出力信号が遷移するために要する時間であり、例えば、出力信号が立ち上がる際に、ステップ応答が最終値の１０％から９０％になるまでの時間で定義される。
【００２９】
さらに、任意の配線長Ｌを有する配線上の任意のポイントにおける電圧ＶＳＡＴ、電流ＩＳＡＴ、出力容量ＣＯＵＴ、固有の遅延時間ＴＤ、出力鈍りＴＯＵＴを求めるために、測定又は計算に基づいて、次のような相関関数を準備しておく。
（ＶＳＡＴ，ＩＳＡＴ，ＣＯＵＴ，ＴＤ，ＴＯＵＴ）＝ｆ（ＴＩＮ，ＣＬ，Ｌ）  ・・・（２）
このような相関関数を用いて、図４に示すテーブルデータに対して補正を行うことにより、任意の配線長Ｌを有する配線上の任意のポイントにおける等価的な信号源、遅延時間、及び、出力鈍りを求めることが可能である。
【００３０】
本実施形態に係る遅延シミュレーション方法においては、遅延シミュレーションの対象となる回路における配線区間の各々について、クロストークディレイの演算が必要であるか否かを判定する。この判定は、隣接パターンに関する条件や、タイミングに関する条件に基づいて行われる。
【００３１】
図５に、隣接パターンに関する条件の例を示す。図５の（Ａ）には、隣接する２本の平行配線が示されており、それらの間隔はΔＷで、長さはΔＬである。図５の（Ｂ）には、隣接する平行配線の間隔ΔＷ及び長さΔＬに対して、クロストークディレイの演算が必要である範囲（斜線）とクロストークディレイの演算が必要でない範囲とが示されている。図５の（Ｂ）に示すように、間隔ΔＷが小さくて長さΔＬが大きい範囲において、クロストークディレイの演算が必要となる。それ以外の範囲においては、クロストークディレイの演算を行わないことにより、回路全体の遅延シミュレーションが高速化される。
【００３２】
ここで、クロストークの現象は、それらの配線を駆動するセルのドライバビリティと、隣接する平行配線の間隔ΔＷ及び長さΔＬとに大きく依存する。従って、隣接する平行配線を駆動するセルのドライバビリティの組合せ毎に、図５の（Ｂ）に示すような隣接する平行配線の間隔ΔＷ及び長さΔＬに関する条件を表すテーブルデータを作成してライブラリに格納しておき、遅延シミュレーションの際に参照するようにする。
【００３３】
図６に、タイミングに関する条件の例を示す。図６には、クロストークの影響を受ける第１の側の配線における信号波形と、クロストークの影響を与える第２の側の配線における信号波形とが示されている。本実施形態においては、第１の側の配線における信号の遷移点に対して、第２の側の配線における信号がどのタイミングで遷移するかに従って、クロストークディレイの演算が必要であるか否かを決定する。
【００３４】
図６に示すように、第１の側の配線における信号の遷移領域の中心点に対して、その信号の遷移がクロストークの影響を受ける範囲を、マイナス側の期間Δｔｍとプラス側の期間Δｔｐとを含むクロストークタイミング範囲として予め定めておき、ライブラリに格納することにより、遅延シミュレーションの際に参照するようにする。遅延シミュレーションにおいて、第２の側の配線における信号の遷移点がクロストークタイミング範囲内に入る場合には、クロストークディレイの演算を行うことにする。それ以外の場合には、クロストークディレイの演算を行わないことにより、回路全体の遅延シミュレーションが高速化される。
【００３５】
以上説明したようなライブラリを用いることにより、実際に、任意の回路に対する遅延シミュレーションが行われる。次に、本実施形態に係る遅延シミュレーション方法における各ステップについて説明する。
【００３６】
図７に、遅延シミュレーションの対象となる回路を示す。図７においては、４つのセルＡ〜Ｄと、セルＡの出力とセルＣの入力との間を接続する配線と、セルＢの出力とセルＤの入力との間を接続する配線とが示されている。
【００３７】
まず、遅延時間算出部２０１（図１）は、図７に示す回路の配線パターンと、それぞれの配線を駆動する２つのセルＡ及びＢのドライバビリティとを認識する。例えば、遅延時間算出部２０１は、隣接する平行配線が存在する配線区間３１〜３３を認識する。さらに、遅延時間算出部２０１は、それぞれの配線区間３１〜３３について、隣接する平行配線を駆動するセルＡ及びＢのドライバビリティの組合せと、隣接する平行配線の間隔ΔＷ及び長さΔＬに関する条件を表すテーブルデータ（図５の（Ｂ）参照）に基づいて、クロストークディレイの演算を行うか否かを判定する。例えば、図７に示す例においては、配線区間３１及び３２についてはクロストークディレイの演算が必要ないと判定され、配線区間３３についてはクロストークディレイの演算が必要であると判定される。
【００３８】
次に、遅延時間算出部２０１は、クロストークディレイの演算が必要であると判定された配線区間３３について、図８に示すように、隣接する平行配線の開始ポイントｆ及びｇをそれぞれの配線上に設定する。遅延時間算出部２０１は、２つの配線における入力鈍りＴＩＮ１及びＴＩＮ２と、セルＣ及びＤの入力容量に相当する負荷容量ＣＬ１及びＣＬ２と、全体の配線の長さＬ１及びＬ２と、セルＡ及びＢからポイントｆ及びｇまでの配線の長さΔＬ１及びΔＬ２とに基づいて、図４に示すようなテーブルデータを参照し、式（２）によって表される相関関数を用いた補正を行うことにより、ポイントｆ及びｇについて固有の遅延時間ＴＤ及び出力鈍りＴＯＵＴを求める。その結果、ポイントｆ及びｇにおけるそれらの信号の遷移点が、図６に示すクロストークタイミング範囲内に入っていれば、クロストークディレイの演算が行われる。
【００３９】
クロストークディレイの演算を行うためには、遅延時間算出部２０１が、図４に示すようなテーブルデータを参照し、式（２）によって表される相関関数を用いた補正を行うことにより、ポイントｆ及びｇにおける等価的な信号源を表すパラメータである電圧ＶＳＡＴ、電流ＩＳＡＴ、出力容量ＣＯＵＴを求め、これらに基づいて、図９に示すように、セルＡからポイントｆまでを等価的な信号源３４に置き換えると共に、セルＢからポイントｇまでを等価的な信号源３５に置き換える。
【００４０】
また、遅延時間算出部２０１は、ポイントｆ及びｇ以降の配線を、抵抗、キャパシタ、インダクタ等の内の任意のものを含む分布定数回路のような回路網によって表し、その終端には、セルＣ及びＤの入力容量に相当する負荷容量ＣＬ１及びＣＬ２をそれぞれ接続して、等価回路を構成する。これらの信号源３４及び３５と等価回路の構成を、クロストークディレイを求める別のアルゴリズムを用いる動作シミュレーション部２０２（図１）に渡すことにより、遅延シミュレーションの対象となる回路における遅延時間が算出される。
【００４１】
以上説明したような遅延シミュレーション方法により、クロストークの影響を受ける第１の側の配線とクロストークの影響を与える第２の側の配線との間で、信号の立ち上がり又は立ち下がり時点におけるクロストークディレイが考慮された遅延時間の予測が可能となる。
【図面の簡単な説明】
【００４２】
【図１】遅延シミュレーション方法を実施するためのシステムを示すブロック図。
【図２】遅延シミュレーション方法において用いられる回路モデルを示す図。
【図３】遅延シミュレーション方法において用いられる等価的な信号源を示す図。
【図４】遅延シミュレーション方法において用いられるテーブルデータを示す図。
【図５】遅延シミュレーション方法における隣接パターンに関する条件の例を示す図。
【図６】遅延シミュレーション方法におけるタイミングに関する条件の例を示す図。
【図７】遅延シミュレーションの対象となる回路を示す図。
【図８】隣接する平行配線の開始ポイントが配線上に設定された状態を示す図。
【図９】等価的な信号源及び配線の等価回路に置き換えられた状態を示す図。
【符号の説明】
【００４３】
１  ユーザ端末、  ２  コンピュータ、  ３  ファイルサーバ、  ２０  中央演算装置（ＣＰＵ）、  ２１  メモリ、  ２２  ハードディスク、  ２３  ハードディスク制御部、  ２４  ネットワークインタフェース、  ２００  接続データ作成部、  ２０１  遅延時間算出部、  ２０２  動作シミュレーション部、  Ｎ１  ネットワーク、  ＢＬ１  バスライン
【図１】
2006065485.tif 000003
【図２】
2006065485.tif 000004
【図３】
2006065485.tif 000005
【図４】
2006065485.tif 000006
【図５】
2006065485.tif 000007
【図６】
2006065485.tif 000008
【図７】
2006065485.tif 000009
【図８】
2006065485.tif 000010
【図９】
2006065485.tif 000011