(57)【要約】【課題】ＬＣＤ表示装置の駆動回路において、ビデオ信号のサンプリングタイミングを調整する。【解決手段】駆動用ＩＣ１１及び基準電源１２からの駆動信号はＦＰＣ１４を介してＬＣＤパネル１６に供給される。ＦＰＣ１４は、ＬＣＤパネル１６の伝搬遅延特性に応じて高電位の電圧信号ＶＤＤあるいは低電位の電圧信号ＶＳＳのいずれかを分岐させて切替信号を生成し、駆動用ＩＣ１１内の位相切替回路に供給する。駆動用ＩＣ１１内の位相切替回路は、切替信号に応じて位相の異なる２つのクロック信号のいずれかを選択的に出力してＬＣＤパネル１６に供給する。【選択図】図１
2006154483.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス型表示装置を駆動する駆動回路であって、
切替信号に応じて位相の異なるクロック信号を選択的に出力する駆動ＩＣと、
電圧信号を出力する電源と、
前記電源からの前記電圧信号及び前記駆動ＩＣからの前記クロック信号を前記表示装置に供給するフレキシブルプリント配線板であって、前記電圧信号を前記切替信号として前記駆動ＩＣに供給するプリント配線板と、
を有することを特徴とする表示装置用駆動回路。
【請求項２】
アクティブマトリクス型表示装置を駆動する駆動信号を供給するフレキシブルプリント配線板であって、
高電位電源電圧信号を前記表示装置に供給する高電位電源電圧信号線と、
低電位電源電圧信号を前記表示装置に供給する低電位電源電圧信号線と、
クロック信号を前記表示装置に供給するクロック信号線と、
前記高電位電源電圧信号線あるいは前記低電位電源電圧信号線のいずれかを分岐させてなる切替信号線であって、前記クロック信号を生成する駆動ＩＣに切替信号を供給して前記クロック信号の位相を切り替える切替信号線と、
を有することを特徴とする表示装置駆動用フレキシブルプリント配線板。
【請求項３】
アクティブマトリクス型表示装置であって、
アクティブマトリクス型画素を有する表示パネルと、
切替信号に応じて位相の異なるクロック信号を選択的に出力する駆動ＩＣと、
前記クロック信号及び電圧信号を含む駆動信号を前記表示パネルに供給するとともに、前記電圧信号を分岐させてなる切替信号を前記駆動ＩＣに供給して前記クロック信号の位相を切り替えるフレキシブルプリント配線板と、
を有することを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置用駆動回路等、特に液晶表示装置等のアクティブマトリクス型表示装置を駆動するためのサンプリングクロック信号のタイミング調整に関する。
【背景技術】
【０００２】
液晶表示装置は薄型で軽量かつ低消費電力であることから多くの機器に使用されている。
【０００３】
一般に、アクティブマトリクス型液晶表示装置では、駆動ＩＣからビデオ信号（アナログビデオ信号あるいはデジタルビデオ信号）やクロック信号、電源から駆動電圧信号がＦＰＣ（フレキシブルプリント配線板）を介して供給される。液晶パネルには、各画素にスイッチ素子としての薄膜トランジスタ（ＴＦＴ）が設けられ、画素ＴＦＴのオンオフを行方向に延在するゲートラインで制御し、画素ＴＦＴを介して列方向に延在するデータラインから各画素に表示データを供給する。液晶パネルの表示部周辺にはゲートラインを順に制御する垂直方向ドライバ（Ｖドライバ）及び所定タイミングでデータラインに表示データを供給する水平方向ドライバ（Ｈドライバ）が設けられる。Ｈドライバは、水平方向スタート信号（ＨＳＴ）を水平方向クロック信号（ＨＣＬＫ）に従って順次シフトする水平方向シフトレジスタ（ＨＳＲ）及び各水平方向レジスタからのスタート信号によりオンオフ制御され所望のタイミングでビデオ信号をサンプリングするＴＦＴを有する。液晶パネル内の信号伝搬特性はトランジスタの特性のばらつき等に起因して液晶パネル毎に異なるため、同一クロック信号を駆動回路から液晶パネルに供給してもビデオ信号のサンプリングタイミングは異なることになる。液晶パネルの信号伝搬遅延量を、例えばサンプリングタイミングがビデオ信号の最適サンプリング期間内のほぼ中間のタイミングとなるように設定すれば、多少の遅延特性のばらつきが生じていても最適サンプリング期間内にサンプリングタイミングを位置せしめることができ、サンプルホールドマージンを広げて種々の信号伝搬特性を有する液晶パネルに対応し得る。
【０００４】
なお、下記の特許文献には、ビデオ信号をサンプリングして画素ＴＦＴに供給する際のサンプリングタイミングを調整する技術に関するものではないが、これに類似する技術として、アナログビデオ信号をデジタル信号に変換するＡ／Ｄのサンプリングタイミングを調整する技術が記載されている。位相制御回路からサンプリングクロックの１周期内で４つの異なる位相の信号をＡ／Ｄに出力する。Ａ／Ｄは、位相の互いに異なるサンプリングクロックでアナログビデオ信号をサンプリングし、８ビットのデジタル信号を映像処理回路に出力する。４つの位相から最適の位相のサンプリングクロックを選択し、最適サンプリング位相に設定する。
【０００５】
【特許文献１】ＷＯ９９／４２９８９号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、特に液晶パネル等において駆動周波数の高速化が要求されており、この駆動周波数の高速化要求に応じてビデオ信号の最適サンプリング期間も漸次短くなっていることから、最適サンプリング期間内にサンプリングタイミングを維持することが困難となり、サンプリングタイミングのずれによる画像品質の低下や歩留まりの低下を招く問題があった。
【０００７】
このような問題に対する一つの解決方法としては、クロック信号を生成してパネルに供給する駆動ＩＣ内にクロック信号の位相を調整するサンプルホールドスイッチを設け、クロック信号の位相を調整することが考えられる。しかしながら、例えばＡ機種のパネルには位相φ１、Ｂ機種のパネルには位相φ２の如く、パネルの機種毎に最適位相を設定できるようにサンプルホールドスイッチをユーザサイドで調整可能としても、同一機種内での遅延特性ばらつきに対応することができず、パネルによっては機種毎の設定位相でサンプリングしても高解像度が得られず、結果としてそのパネルを不良品として処理せざるを得ない問題がある。したがって、機種毎ではなく、個々のパネルに応じてクロック信号の位相を調整できることが要求されるが、クロック信号の位相を調整する回路を別個に設けるのでは徒に構成が複雑化し、コスト増加を招くとともにユーザサイドの調整負担も増大する。
【０００８】
本発明の目的は、簡易な構成で、かつ確実に表示装置の遅延特性ばらつきを補償し、画像品質を維持ないし向上できる駆動回路等を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、アクティブマトリクス型表示装置を駆動する駆動回路であって、切替信号に応じて位相の異なるクロック信号を選択的に出力する駆動ＩＣと、電圧信号を出力する電源と、前記電源からの前記電圧信号及び前記駆動ＩＣからの前記クロック信号を前記表示装置に供給するフレキシブルプリント配線板であって、前記電圧信号を前記切替信号として前記駆動ＩＣに供給するプリント配線板とを有することを特徴とする。
【００１０】
また、本発明は、アクティブマトリクス型表示装置を駆動する駆動信号を供給するフレキシブルプリント配線板であって、高電位電源電圧信号を前記表示装置に供給する高電位電源電圧信号線と、低電位電源電圧信号を前記表示装置に供給する低電位電源電圧信号線と、クロック信号を前記表示装置に供給するクロック信号線と、前記高電位電源電圧信号線あるいは前記低電位電源電圧信号線のいずれかを分岐させてなる切替信号線であって、前記クロック信号を生成する駆動ＩＣに切替信号を供給して前記クロック信号の位相を切り替える切替信号線とを有することを特徴とする。
【００１１】
また、本発明は、アクティブマトリクス型表示装置であって、アクティブマトリクス型画素を有する表示パネルと、切替信号に応じて位相の異なるクロック信号を選択的に出力する駆動ＩＣと、前記クロック信号及び電圧信号を含む駆動信号を前記表示パネルに供給するとともに、前記電圧信号を分岐させてなる切替信号を前記駆動ＩＣに供給して前記クロック信号の位相を切り替えるフレキシブルプリント配線板とを有することを特徴とする。
【００１２】
本発明では、フレキシブルプリント配線板を介して電圧信号を表示装置に供給することに着目し、この電圧信号を分岐させて切替信号として駆動ＩＣに供給する。駆動ＩＣは、切替信号に応じて互いに位相の異なるクロック信号を切替出力し、フレキシブルプリント配線板を介して表示装置に供給する。例えば、駆動ＩＣは、相対的に位相の早い（進んだ）クロック信号と位相の遅れたクロック信号とを選択的に出力する。表示装置の伝搬遅延特性が良い場合には切替信号に応じて位相の遅れたクロック信号を表示装置に供給し、表示装置の伝搬遅延特性が悪い（遅延時間が大きい）場合には切替信号に応じて位相の早いクロック信号を表示装置に供給する。
【発明の効果】
【００１３】
本発明によれば、駆動ＩＣから出力されるクロック信号の位相を切り替えるための切替信号をフレキシブルプリント配線板の電圧信号を用いて生成しているので、簡易な構成でクロック信号の位相を切り替えることができ、これにより表示装置毎の遅延特性ばらつきを解消できる。
【発明を実施するための最良の形態】
【００１４】
以下、図面に基づき本発明の実施形態について説明する。
【００１５】
＜全体構成＞
まず、本実施形態に係るアクティブマトリクス型表示装置の全体構成について説明する。図１に示される表示装置は、例えば携帯電話に搭載される液晶表示装置であり、一対の基板間に液晶が封入されて構成された液晶表示パネル（ＬＣＤパネル）１６と、このＬＣＤパネル１６を駆動する駆動回路１０を備える。駆動回路１０は、ビデオ信号（図中ＤＡＴＡ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、クロック（ＭＣＬＫ）が供給され、これらに基づいてアナログビデオ信号（Ｒ，Ｇ，Ｂ各信号）やクロック信号を生成して出力する駆動用ＩＣ１１、基準電源１２、駆動用ＩＣ１１からの各種駆動信号及び基準電源１２からの電源電圧信号をＬＣＤパネル１６に供給するフレキシブルプリント配線板（ＦＰＣ）１４を有して構成される。
【００１６】
ＬＣＤパネル１６は、各画素にスイッチ素子として薄膜トランジスタ（ＴＦＴ）が設けられ、このＴＦＴのオンオフを行方向に延在するゲートラインで制御し、ＴＦＴを介して列方向に延在するデータラインから各画素に表示データを供給することで画素毎の表示を可能とするアクティブマトリクス型ＬＣＤパネルである。パネルの表示部２６の周辺には、所定タイミングでデータラインに表示データを供給する水平方向ドライバ、及びゲートラインを順に制御する垂直方向ドライバが形成される。水平方向ドライバは、ＦＰＣ１４からパッド１５を介して供給されたクロック信号（ＨＣＬＫ）に応じて水平スタートパルス（ＨＳＴ）を順次シフトする複数段の水平方向シフトレジスタ（ＨＳＲ）２０、ＨＳＲ２０からのスタートパルスに応じてアナログビデオ信号をサンプリングするサンプリング回路２４を有する。クロック信号（ＨＣＬＫ）はレベルシフタ（Ｌ／Ｓ）１８でレベル調整されてＨＳＲ２０に供給され、サンプリング回路２４でサンプリングされたビデオ信号はデータラインに供給される。垂直方向ドライバは垂直方向レジスタ２８を有し、ＬＣＤパネル１６のゲートライン数に応じて垂直クロック（ＶＣＬＫ）をクロックとして垂直スタートパルス（ＶＳＴ）を順次シフトし、所定の論理演算を行った後にゲートラインに出力する。
【００１７】
駆動用ＩＣ１１は、ＨｓｙｎｃやＶｓｙｎｃ、ドットクロック（ＤＯＴＣＬＫ）に応じて上記の水平クロック（ＨＣＬＫ）、水平スタートパルス（ＨＳＴ）、垂直クロック（ＶＣＬＫ）、垂直スタートパルス（ＶＳＴ）等を生成するタイミングコントローラ（Ｔ／Ｃ）を有する。ＤＯＴＣＬＫは分周回路を介してＨカウンタに供給される。Ｈカウンタは１Ｈ期間毎にＤＯＴＣＬＫをカウントし、そのカウント値をデコーダに出力する。デコーダでデコードされたパルス信号は論理ゲートを介してＨＣＬＫとして出力される。また、他のデコーダはカウント値に基づいて１Ｈ期間の開始直前のタイミングを求めてパルス信号を生成する。デコーダからのこのパルス信号は同様に論理ゲートを介してＨＳＴとして出力される。ＶＣＬＫやＶＳＴも同様に生成され出力されるが、これらの生成方法は例えば特開２００１−３５６７４６号公報に開示されている。
【００１８】
また、駆動用ＩＣ１１は、生成したＨＣＬＫの位相を２段階に切り替える位相切替回路を有する。位相切替回路の構成は任意であり、相対的に早い位相のＨＣＬＫと遅い位相のＨＣＬＫをそれぞれ生成する２個の遅延回路と、これらの遅延回路を選択的に切り替えて出力する切替スイッチで構成することができる。駆動用ＩＣ１１は、外部から切替信号を入力するための切替端子を有し、切替端子を介して切替信号が切替スイッチに供給される。切替スイッチは、この切替信号に応じて２個の遅延回路のいずれかを選択的に切り替えて早遅２つの位相のいずれかを出力する。切替信号は、ＨＣＬＫを出力すべきＬＣＤパネル１６側、より特定的にはＦＰＣ１４側から供給される。
【００１９】
基準電源１２は、ＶＤＤ（高電位電源電圧）及びＶＳＳ（低電位電源電圧）を生成して出力する。なお、ＶＳＳはＧＮＤとしてもよい。例えばＶＤＤ＝８Ｖ、ＶＳＳ＝０Ｖである。駆動用ＩＣ１１からのＨＣＬＫ、ＨＳＴ、ＶＣＬＫ、ＶＳＴ及びビデオ信号Ｒ，Ｇ，Ｂ、並びに基準電源１２からのＶＤＤ、ＶＳＳはＦＰＣ１４の信号線を介してＬＣＤパネル１６に供給される。
【００２０】
また、ＦＰＣ１４は、これらの信号に加え、上記の駆動用ＩＣ１１の位相切替回路に切替信号を供給するための切替信号線を有する。この切替信号線は、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれかをＦＰＣ１４内で分岐させたものであり、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれを分岐させるかは、ＬＣＤパネル１６の遅延特性の程度に依存して設定される。
【００２１】
以下、駆動用ＩＣ１１内の位相切替回路及びＦＰＣ１４について、さらに詳述する。
【００２２】
＜位相切替回路＞
図２には、駆動用ＩＣ１１内に設けられる位相切替回路３０の構成が示されている。位相切替回路３０は、遅延時間ｔ１を有する遅延回路３４、遅延時間ｔ２（ｔ１＜ｔ２）を有する遅延回路３６を有し、さらに遅延回路３４と遅延回路３６とを択一的に動作させる入力側スイッチ３２及び出力側スイッチ３８を有する。図では遅延回路３４は１つの遅延素子（インバータ）、遅延回路３６は３つの遅延素子（インバータ）を備えており、ｔ２＝ｔ１×３として設定されているが、遅延回路３４、３６それぞれの遅延時間ｔ１、ｔ２は任意に設定し得る。
【００２３】
入力側スイッチ３２はＣＭＯＳＴＦＴから構成され、入力端子に駆動用ＩＣ１１のタイミングコントローラＴ／Ｃで生成された水平方向クロックＨＣＬＫが供給され、ゲート端子にＦＰＣ１４からの切替信号ＳＷ及びインバータで反転された反転信号が供給される。入力側スイッチ３２の２つの出力端子の一方には遅延回路３４、他方には遅延回路３６が接続される。出力側スイッチ３８も同様であり、出力側スイッチ３８の２つの入力端子の一方には遅延回路３４、他方には遅延回路３６が接続され、ゲート端子には切替信号ＳＷの反転信号が供給される。
【００２４】
切替信号ＳＷが２値（ＨとＬ）の信号であるとし、切替信号ＳＷがＨ（Ｈｉ）の場合、入力側スイッチ３２及び出力側スイッチ３８の上側ＴＦＴがともにＯＮし、ＨＣＬＫは遅延回路３４を介してＦＰＣ１４のクロック信号線に供給される。このときのＨＣＬＫの遅延時間は、遅延回路３４での遅延時間ｔ１であり、相対的に位相の早い信号である。
【００２５】
一方、切替信号ＳＷはＬ（Ｌｏｗ）の場合、入力側スイッチ３２及び出力側スイッチ３８の下側ＴＦＴがともにＯＮし、ＨＣＬＫは遅延回路３６を介してＦＰＣ１４のクロック信号線さらにはＨＳＲ２０に供給される。このときのＨＣＬＫの遅延時間は、遅延回路３６での遅延時間ｔ２であり、相対的に位相の遅れた信号である。
【００２６】
このように、ＦＰＣ１４からの切替信号ＳＷにより位相の異なる２つのＨＣＬＫを選択的にＬＣＤパネル１６のＨＳＲ２０に供給することが可能である。したがって、ＬＣＤパネル１６が与えられた場合において、その伝搬遅延特性を測定した結果、遅延特性が良（通常の遅延量の範囲内）であれば遅延回路３６を選択すべくその信号レベルがＬの切替信号ＳＷをＬＣＤパネル１６に供給し、ＬＣＤパネル１６の遅延特性が悪い（遅延量が大きい）のであればその遅延量を補償すべく遅延回路３４を選択するようにその信号レベルがＨの切替信号ＳＷをＬＣＤパネル１６に供給することで、ＬＣＤパネル１６の個々の伝搬遅延特性ばらつきにも対応し得る。
【００２７】
＜ＦＰＣ＞
図３には、図１におけるＦＰＣ１４の構成が模式的に示されている。ＦＰＣ１４は駆動用ＩＣ１１及び基準電源１２からの各信号をＬＣＤパネル１６に供給するための信号線を複数有するが、ＶＤＤ信号線あるいはＶＳＳ信号線のいずれかを途中で分岐させて切替信号線を生成し、この切替信号線を用いて切替信号を駆動用ＩＣ１１に供給する。図３（ａ）はＶＤＤ信号線を分岐させて切替信号線を生成する場合であり、切替信号ＳＷのレベルはＶＤＤレベル、すなわちＨとなる。図３（ｂ）はＶＳＳ信号線を分岐させて切替信号線を生成する場合であり、切替信号ＳＷのレベルはＶＳＳレベル、すなわちＬとなる。上記のように、駆動用ＩＣ１１の位相切替回路内の複数（本実施形態では２個）の遅延回路は、切替信号ＳＷのレベルをＨあるいはＬのいずれかに設定することで選択可能であり、ＦＰＣ１４には既に基準電源１２からの高電位の電圧信号をＬＣＤパネル１６に供給するためのＶＤＤ信号線及び低電位の電圧信号を供給するためのＶＳＳ信号線が形成されている。本実施形態では、このことに着目し、新たに切替信号ＳＷを生成するための回路をＬＣＤパネル１６内に別個に設けることなく、あるいはＬＣＤパネル１６の外部に別個に設けることなく、ＦＰＣ１４の既存の信号線を利用することで、部品点数を徒に増大させることなく遅延回路の選択を実現している。図３（ａ）、（ｂ）のＦＰＣ１４を予め用意しておき、ＬＣＤパネル１６の遅延特性を測定した結果、遅延特性が良であれば図３（ｂ）のＦＰＣ１４の一端をＬＣＤパネル１６のパッド１５に接続し、遅延特性が悪い場合には図３（ａ）のＦＰＣ１４の一端をＬＣＤパネル１６のパッド１５に接続すればよい。ＦＰＣ１４の他の端子には駆動用ＩＣ１１が接続され、ＦＰＣ１４の切替信号線は駆動用ＩＣ１１の切替端子に接続される。したがって、駆動用ＩＣ１１の切替端子には、ＬＣＤパネル１６の伝搬遅延特性に応じた切替信号ＳＷが供給されることとなり、切替信号ＳＷに応じて早遅２つの位相のいずれかのＨＣＬＫを出力するから、結果として伝搬遅延特性が良のＬＣＤパネル１６に対しては相対的に位相の遅れたＨＣＬＫが出力され、伝搬遅延特性が悪いＬＣＤパネル１６に対しては相対的に位相の早いＨＣＬＫが出力され、ＬＣＤパネル１６のＨＳＲ２０に供給される。
【００２８】
図４には、駆動用ＩＣ１１、基準電源（パネル電源）１２、ＬＣＤパネル１６をＦＰＣ１４で接続した構成が示されている。ＬＣＤパネル１６の伝搬遅延特性が悪い場合である。ＦＰＣ１４は、図３（ａ）に示されるＦＰＣ１４、すなわちＶＤＤ信号線から分岐させて切替信号線を生成するＦＰＣ１４である。ＦＰＣ１４の切替信号線は駆動用ＩＣ１１の切替端子に接続され、この切替端子を介してＦＰＣ１４からの切替信号は駆動用ＩＣ１１の位相切替回路３０に供給される。切替信号のレベルはＶＤＤ、すなわちＨであるから、位相切替回路３０内の遅延回路３４が選択され、相対的に位相の早いＨＣＬＫが生成され出力される。位相の早いＨＣＬＫはＦＰＣ１４のクロック信号線を介してＬＣＤパネル１６のＨＳＲ２０に供給される。ＬＣＤパネル１６内の伝搬遅延特性が悪いためＨＣＬＫは遅延するが、もともと位相の早いＨＣＬＫを駆動用ＩＣ１１から供給しているため、ＬＣＤパネル１６内の伝搬遅延は相殺され、最適のサンプリングタイミングでビデオ信号をサンプリングして表示データをデータラインに供給できる。
【００２９】
図５及び図６には、以上のようにして駆動用ＩＣ１１内の位相切替回路３０を切替制御することによりＨＣＬＫの位相を調整した場合の、ＨＳＲ２０及びサンプリング回路２４でのサンプリングタイミングが示されている。図５は、ＨＳＲ２０及びサンプリング回路２４の構成である。ＦＰＣ１４からパッド１５を介してＨＣＬＫ及びその反転クロック並びに水平方向スタートパルスＨＳＴがＨＳＲ２０を構成するシフトレジスタに供給される。ＨＣＬＫ及びその反転クロックは、シフトレジスタに供給される。各シフトレジスタは、ＨＣＬＫに応じてＨＳＴを順次シフトしてサンプリング回路２４に供給する。サンプリング回路２４は、スイッチングＴＦＴを有し、その入力端にはＦＰＣ１４からのビデオ信号が供給され、ゲート端子にはインバータを介してシフトレジスタの出力、すなわちＨＣＬＫに同期したＨＳＴがサンプリングパルスとして供給される。ＨＣＬＫがＨに立ち上がるタイミングでビデオ信号がサンプリングされ、データラインに供給される。
【００３０】
図６は、ＨＣＬＫによるビデオ信号のサンプリングタイミングを示すタイミングチャートである。図６（ａ）、（ｂ）は、伝搬遅延特性が良い（遅延時間が早い）ＬＣＤパネル１６の場合のタイミングチャートであり、図６（ａ）に示されるように、駆動用ＩＣ１１から遅延回路３６を経て位相の遅れたＨＣＬＫが供給される。ＨＣＬＫは、ＬＣＤパネル１６内で所定時間Ｔ１だけ遅延し、その結果、図６（ｂ）に示されるようにビデオ信号が一定のレベルに達した最適サンプリングタイミングを提供する。一方、図６（ｃ）、（ｄ）は、伝搬遅延特性が悪い（遅延時間が遅い）ＬＤパネル１６の場合のタイミングチャートであり、図６（ｃ）に示されるように、駆動用ＩＣ１１から遅延回路３４を経て位相の早いＨＣＬＫが供給される（図６（ａ）のＨＣＬＫと比べて早いタイミングで立ち上がる）。ＨＣＬＫは、ＬＣＤパネル１６内で所定時間Ｔ２（Ｔ１＜Ｔ２）だけ遅延するが、元々のＨＣＬＫの位相が早いため、（Ｔ２−Ｔ１）分の遅延はほぼキャンセルされ、図６（ｄ）に示されるようにこの場合においても図６（ｂ）とほぼ同一の最適サンプリングタイミングを提供できる。
【００３１】
なお、Ｔ２、Ｔ１とも個々のＬＣＤパネル１６に応じて変動し、駆動用ＩＣ１１内の位相切替回路３０は所定の位相差を有する２つのＨＣＬＫを選択的に切替出力する構成であるため、（Ｔ２−Ｔ１）を完全にキャンセルすることは困難である。しかしながら、同一機種であっても伝搬遅延特性が悪いために従来では不良として処理されていたＬＣＤパネル１６であっても、本実施形態では位相の早いＨＣＬＫを出力することでビデオ信号のレベルが一定となる期間でサンプリングし得ることになるから、ＬＣＤパネル１６を無駄にすることがない。
【００３２】
このように、本実施形態では、駆動用ＩＣ１１内に位相切替回路３０を設け、ＦＰＣ１４で生成した切替信号に応じて位相切替回路３０を切替制御することで、ＬＣＤパネル１６の遅延特性の大小に応じてサンプリングタイミングを適応的に調整し、最適のタイミングでビデオ信号をサンプリングできる。また、位相切替回路３０を切替制御するための切替信号をＦＰＣ１４内のＶＤＤ信号あるいはＶＳＳ信号を分岐させて供給しているため、部品点数の増大もなく、簡易な構成でありながらＬＣＤパネル１６に応じて確実に切り替えることが可能である。
【００３３】
図７には、本実施形態におけるＬＣＤ表示装置の製造フローチャートが示されている。まず、ＬＣＤパネル１６の伝搬遅延特性を測定する（Ｓ１０１）。伝搬遅延特性の測定方法は任意であるが、例えばＴＥＧ（Test Element Group）を作成して実際に信号遅延量を測定する、駆動周波数を変化させて白黒のバースト信号をＬＣＤパネルに表示させ、サンプリングタイミングの遅れによる白黒のにじみを視認することで遅延量を測定する、等がある。
【００３４】
伝搬遅延特性を測定した後、遅延量が所定範囲内であるかを判定する（Ｓ１０２）。所定範囲内であれば位相の遅れたＨＣＬＫを生成すべく遅延回路３６を選択する（Ｓ１０３）。そして、駆動用ＩＣ１１の位相切替回路３０において遅延回路３６が選択されるように、ＦＰＣ１４としてＶＳＳから分岐した切替信号線を有するＦＰＣ１４を選択してＬＣＤパネル１６に接続する（Ｓ１０４）。一方、遅延量が所定範囲を超える場合には位相の早いＨＣＬＫを生成すべく遅延回路３４を選択する（Ｓ１０５）。そして、駆動用ＩＣ１１の位相切替回路３０において遅延回路３４が選択されるように、ＦＰＣ１４としてＶＤＤから分岐した切替信号線を有するＦＰＣ１４を選択してＬＣＤパネル１６に接続する（Ｓ１０６）。図７に示された一連の工程は、自動化することが可能である。すなわち、伝搬遅延特性評価部、ＦＰＣ選択部を備え、ＬＣＤパネル１６を伝搬遅延特性評価部に供給してその遅延量を評価する。得られた遅延量を所定範囲と大小比較し、所定範囲内であればＶＳＳ分岐線を有するＦＰＣ１４のストッカからＦＰＣ１４を取り出してＬＣＤパネル１６に接続し、そうでなければＶＤＤ分岐線を有するＦＰＣ１４のストッカからＦＰＣ１４を取り出してＬＣＤパネル１６に接続する。遅延量の測定、所定範囲との大小比較、及びＦＰＣ１４の選択はコンピュータで制御できる。
【００３５】
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変形が可能である。
【００３６】
例えば、本実施形態は、駆動周波数の高い高解像度のＬＣＤ表示装置に適用できるが、駆動周波数によらず任意のアクティブマトリクス型表示装置に適用してもよい。
【００３７】
また、本実施形態では、基準電源１２からの電圧信号を分岐させて切替信号を生成しているが、基準電源１２のＶＤＤは比較的高電圧（例えば８Ｖ）であり、駆動用ＩＣ１１に高電圧を供給できず低電圧信号しか供給できない場合には、駆動用ＩＣ１１からＦＰＣ１４に供給されるＶＤＤ（例えば３Ｖ）信号をＦＰＣ１４で分岐させて切替信号を生成し、駆動用ＩＣ１１の切替端子に供給する構成としてもよい。図８には、この場合の構成が示されている。駆動用ＩＣ１１からのＶＤＤ信号はＦＰＣ１４から切替端子にフィードバックされ、位相切替回路３０はこのＶＤＤ信号により切替制御される。
【００３８】
また、本実施形態では、ＶＤＤあるいはＶＳＳをＦＰＣ１４内で分岐させて切替信号を生成しているが、ＶＤＤ及びＶＳＳはＬＣＤパネル１６に供給されるから、ＦＰＣ１４内ではなくＬＣＤパネル１６内でＶＤＤあるいはＶＳＳを分岐させて切替信号を生成してもよい。ＬＣＤパネル１６内で分岐させた切替信号は、ＦＰＣ１４内の切替信号線を介して駆動用ＩＣ１１の切替端子に供給される。ＬＣＤパネル１６内では、ＶＤＤ信号線及びＶＳＳ信号線はＳｉＯ2等の層間絶縁膜により互いに絶縁されて多層構造をなす。したがって、例えばＬＣＤパネル１６内においてＶＤＤ信号線／第１層間絶縁膜／切替信号線／第２層間絶縁膜／ＶＳＳ信号線の如く多層構造を形成し、ＶＤＤから分岐させて切替信号を生成する場合には第１層間絶縁膜をレーザ照射等により破壊してＶＤＤ信号線と切替信号線とをショートさせ、ＶＳＳから分岐させて切替信号を生成する場合には第２層間絶縁膜をレーザ照射等により破壊してＶＳＳ信号線と切替信号線とをショートさせればよい。あるいは、デフォルト状態においてＶＳＳ信号線と切替信号線とをショートさせておき、伝搬遅延特性の良いＬＣＤパネル１６の場合にはデフォルト状態で使用して駆動用ＩＣ１１から位相の遅いＨＣＬＫをＬＣＤパネル１６に供給し、伝搬遅延特性の悪いＬＣＤパネル１６の場合にはＶＳＳ信号線と切替信号線との接続をレーザ照射により破壊して断線するとともに、切替信号線とＶＤＤ信号線との間の絶縁膜をレーザ照射により破壊してショートさせてもよい。図９には、この場合の構成が示されている。図９（ａ）はデフォルト状態のＬＣＤパネル１６であり、ＶＳＳ信号線と切替信号線がＬＣＤパネル１６内においてショートされている。切替信号のレベルはＬであり、駆動用ＩＣ１１からは位相の遅れたＨＣＬＫが供給される。図９（ｂ）は伝搬遅延特性の悪いＬＣＤパネル１６の場合であり、レーザ照射によりＶＳＳ信号線と切替信号線を断線し、かつ、ＶＤＤ信号線と切替信号線との間の絶縁膜を破壊してショートさせた場合である。切替信号のレベルはＨであり、駆動用ＩＣ１１から位相の早いＨＣＬＫが供給される。
【００３９】
また、本実施形態において、切替信号をＶＤＤあるいはＶＳＳのいずれかから分岐させる場合の分岐点はＦＰＣ１４内あるいはＬＣＤパネル１６内の任意の位置でよく、ＦＰＣ１４内で分岐させる場合には図３に示されるように駆動用ＩＣ１１に近い側で分岐させる他、ＶＤＤとＶＳＳの分岐点を互いに異なる位置とすることで図３（ａ）、（ｂ）の２種類のＦＰＣ１４の識別を容易なものとする、等も可能である。ＶＤＤあるいはＶＳＳから分岐させた切替信号線は、分岐させていない他方の信号線とのショートを避けるべく、他方の信号線と異なる方向に分岐させることも好適であろう。図３（ａ）において、ＶＤＤからの分岐線はＶＤＤとＶＳＳとの間に配線しているが、ＶＤＤからの分岐線をＶＳＳとは反対側に配線する等である。但し、駆動用ＩＣの切替端子配列もこれに応じて変更しておく必要がある。
【００４０】
また、本実施形態では、切替信号をＶＤＤから分岐させてそのレベルをＨとしたときに駆動用ＩＣ１１から位相の早いＨＣＬＫが出力され、切替信号をＶＳＳから分岐させてそのレベルをＬとしたときに位相の遅いＨＣＬＫが出力されるように構成しているが、切替信号をＶＤＤから分岐させてそのレベルをＨとしたときに位相の遅いＨＣＬＫが出力されるように構成してもよい。切替信号線の断線等を考慮し、切替信号のレベルがＬのときに駆動用ＩＣ１１から位相の遅いＨＣＬＫが出力されるように構成することも好適であろう。
【図面の簡単な説明】
【００４１】
【図１】実施形態に係る表示装置の全体構成図である。
【図２】図１における駆動用ＩＣの位相切替回路の構成図である。
【図３】図１におけるＦＰＣの構成図である。
【図４】ＶＤＤ信号線からの切替信号線の分岐を示す説明図である。
【図５】図１の水平方向シフトレジスタ及びサンプリング回路の構成図である。
【図６】実施形態のサンプリングタイミングを示すタイミングチャートである。
【図７】実施形態の製造方法フローチャートである。
【図８】ＶＤＤ信号線からの切替信号線の分岐を示す他の説明図である。
【図９】ＬＣＤパネル内における分岐説明図である。
【符号の説明】
【００４２】
１０  駆動回路、１１  駆動用ＩＣ、１２  基準電源、１４  フレキシブルプリント配線板（ＦＰＣ）、１６  ＬＣＤパネル、３０  位相切替回路。
【図１】
2006154483.tif 000003
【図２】
2006154483.tif 000004
【図３】
2006154483.tif 000005
【図４】
2006154483.tif 000006
【図５】
2006154483.tif 000007
【図６】
2006154483.tif 000008
【図７】
2006154483.tif 000009
【図８】
2006154483.tif 000010
【図９】
2006154483.tif 000011