(57)【要約】【課題】微細化に適したゲート構造と生産性の高いその製造方法を提供する【解決手段】ゲート窓６を開口したフィールド絶縁膜３が表面に形成された炭化珪素基板１と、多結晶シリコンからなるゲート電極７との間に、ゲート窓６の底を覆うように設けられた酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２の三層構造からなるゲート絶縁膜９が挟持され、ゲート電極７と窒化シリコン膜１１の側壁にはそれぞれ、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とが設けられ、窒化シリコン膜１１の外縁端がゲート電極７の外縁端より外側に位置するように窒化シリコン膜１１とゲート電極７とが設けられている。【選択図】    図１
2006074024.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板と、多結晶シリコンからなるゲート電極との間に、酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜の三層構造からなるゲート絶縁膜が挟持され、
前記ゲート電極と前記窒化シリコン膜の少なくとも側壁にそれぞれ、多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とが設けられていることを特徴とする炭化珪素半導体装置。
【請求項２】
前記多結晶シリコン熱酸化膜と前記窒化シリコン側面熱酸化膜とは互いに外縁端の位置が同じであり、
前記窒化シリコン膜の外縁端が前記ゲート電極の外縁端より外側に位置していることを特徴とする請求項１記載の炭化珪素半導体装置。
【請求項３】
炭化珪素基板と、多結晶シリコンからなるゲート電極との間に、酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜の三層構造からなるゲート絶縁膜が挟持され、
前記ゲート電極と前記窒化シリコン膜の側壁にはそれぞれ、多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とが設けられ、
前記窒化シリコン膜の外縁端が前記ゲート電極の外縁端より外側に位置するように前記窒化シリコン熱酸化膜とゲート電極とが設けられていることを特徴とする炭化珪素半導体装置。
【請求項４】
前記炭化珪素半導体装置の表面には、前記ゲート電極の上部の少なくとも一部を被覆するように層間絶縁膜が設けられ、
前記炭化珪素半導体装置の裏面または表面の所定領域には、前記炭化珪素基板に対するオーム性接触電極が設けられていることを特徴とする請求項３記載の炭化珪素半導体装置。
【請求項５】
ゲート窓を開口したフィールド絶縁膜が表面に形成された炭化珪素基板と、多結晶シリコンからなるゲート電極との間に、前記ゲート窓の底を覆うように設けられた酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜の三層構造からなるゲート絶縁膜が挟持され、
前記ゲート電極と前記窒化シリコン膜の側壁にはそれぞれ、多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とが設けられ、
前記窒化シリコン膜の外縁端が前記ゲート電極の外縁端より外側に位置するように前記窒化シリコン膜と前記ゲート電極とが設けられていることを特徴とする炭化珪素半導体装置。
【請求項６】
前記炭化珪素半導体装置がＭＯＳＦＥＴであることを特徴とする請求項１乃至５のいずれか記載の炭化珪素半導体装置。
【請求項７】
前記炭化珪素半導体装置がＩＧＢＴであることを特徴とする請求項１乃至５のいずれか記載の炭化珪素半導体装置。
【請求項８】
前記酸化シリコン膜は、前記炭化珪素基板を熱酸化して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記酸化シリコン膜は、前記炭化珪素基板を１１００℃以上の温度で熱酸化して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記酸化シリコン膜は、前記炭化珪素基板を熱酸化した後、１１００℃以上の温度の不活性雰囲気中で１分〜１８０分の範囲で熱処理して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記酸化シリコン膜は、化学的気相成長法で酸化シリコン膜を堆積した後、酸化雰囲気または不活性雰囲気で熱処理して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記酸化シリコン膜は、化学的気相成長法で酸化シリコン膜を堆積した後、前記ゲート電極の多結晶シリコン膜を成膜するまでの工程期間に、酸化雰囲気または不活性雰囲気で熱処理して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記酸化シリコン膜は、化学的気相成長法で酸化シリコン膜を堆積した後、前記ゲート電極の多結晶シリコン膜を成膜するまでの工程期間に、８００℃以上１３５０℃未満の酸化雰囲気または不活性雰囲気で熱処理して形成することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１４】
請求項１１記載の前記酸化シリコン膜の熱処理は、後続の前記窒化シリコン熱酸化膜の形成工程にて同時に実施されることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とを熱酸化によって同時に形成する工程を有することを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
【請求項１６】
前記ゲート電極と前記窒化シリコン膜とを同一のマスクで連続エッチングして両者の外縁端を前定義する工程と、
その後、両者を同時に熱酸化して両者の外縁端を最終確定する工程と
を有することを特徴とする請求項２、３、または５記載の炭化珪素半導体装置の製造方法。
【請求項１７】
前記ゲート電極と前記窒化シリコン膜とを同一のマスクで連続エッチングする工程は、前記酸化シリコン膜を貫通させることなく停止する工程であることを特徴とする請求項１６記載の炭化珪素半導体装置の製造方法。
【請求項１８】
炭化珪素基板上に酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜を順に積層して三層構造からなるゲート絶縁膜を形成する工程と、
前記窒化シリコン熱酸化膜の上に多結晶シリコンからなるゲート電極を積層する工程と、
同一のマスクを用いて前記炭化珪素基板上から不要な前記ゲート電極の部分と不要な前記窒化シリコン膜の部分を連続して除去し、前記ゲート電極と前記窒化シリコン膜の外縁端を前定義する工程と、
前記ゲート電極と前記窒化シリコン膜とを熱酸化して両側壁に多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜を形成し、前記ゲート電極の外縁端を前記窒化シリコン膜の外縁端より内側に位置させる工程と
を有することを特徴とする請求項３または５記載の炭化珪素半導体装置の製造方法。
【請求項１９】
炭化珪素基板上にゲート窓を開口したフィールド絶縁膜を形成する工程と、
前記ゲート窓の底を覆うように酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜を順に積層して三層構造からなるゲート絶縁膜を形成する工程と、
前記窒化シリコン熱酸化膜の上に多結晶シリコンからなるゲート電極を形成する工程と、
同一のマスクを用いて前記炭化珪素基板上から不要な前記ゲート電極の部分と不要な前記窒化シリコン膜の部分を連続して除去し、前記ゲート電極と前記窒化シリコン膜の外縁端を前定義する工程と、
前記ゲート電極と前記窒化シリコン膜とを熱酸化して両側壁に多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜を形成し、前記ゲート電極の外縁端を前記窒化シリコン膜の外縁端より内側に位置させる工程と
を有することを特徴とする請求項５記載の炭化珪素半導体装置の製造方法。
【請求項２０】
炭化珪素基板上に酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜を順に積層して三層構造からなるゲート絶縁膜を形成する工程と、
前記窒化シリコン熱酸化膜の上に多結晶シリコンからなるゲート電極を形成する工程と、
同一のマスクを用いて前記炭化珪素基板上から不要な前記ゲート電極の部分と不要な前記窒化シリコン膜の部分を連続して除去し、前記ゲート電極と前記窒化シリコン膜の外縁端を前定義する工程と、
前記ゲート電極と前記窒化シリコン膜とを熱酸化して両側壁に多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜を形成し、前記ゲート電極の外縁端を前記窒化シリコン膜の外縁端より内側に位置させる工程と、
前記多結晶シリコン熱酸化膜を被覆するように層間絶縁膜を堆積する工程と、
前記炭化珪素基板の所定領域を露出させる工程と、
少なくとも前記炭化珪素基板の露出領域にオーム性接触母材を設ける工程と、
前記炭化珪素基板を熱処理して、前記オーム性接触母材を低抵抗のオーム性接触電極に転化させる工程と
を有することを特徴とする請求項４記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度化に適した炭化珪素半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
炭化珪素（以下、ＳｉＣと略記）半導体は、ｐｎ接合の形成が可能で、珪素（シリコン：Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体に比べて禁制帯幅が広く、３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶである。よく知られているように、パワーデバイスのオン抵抗と逆方向耐電圧との間には、原理的に禁制帯幅で規定されるトレードオフ関係があるから、現行のＳｉパワーデバイスで、Ｓｉの禁制帯で決まる物性限界を超えて高性能を得ることは困難である。しかし、禁制帯幅の広いＳｉＣでパワーデバイスを構成すれば、従来のトレードオフ関係が大きく緩和され、オン抵抗あるいは逆方向耐電圧を著しく向上させたデバイス、または、両方をかなりな程度向上させたデバイスが実現できる。これはオン抵抗と逆方向耐電圧とを一定に保ったまま、チップサイズを極端に小さくできると言い換えることもできる。
【０００３】
ＳｉＣは禁制帯幅の広い半導体の中で、唯一、Ｓｉと同じように、熱酸化で酸化シリコン（ＳｉＯ２）を生成できる半導体である。このため、パワーデバイスの中でも、特にノーマリオフ型のＭＯＳ駆動型パワーデバイス、例えば、パワーＭＯＳＦＥＴ（金属−酸化物−半導体構造電界効果トランジスタ）やパワーＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）の実現が大いに期待されている。  
しかし、ＳｉＣ熱酸化膜の信頼性については、(1)ＳｉＯ２／半導体界面において、原理的にＳｉより小さな電子エネルギー障壁になる、(2)酸化の残留物として不純物であるＣ（炭素）が相当量含有しているがために、Ｓｉ熱酸化膜に比べ本質的にリーク電流が高く、いかに改善してもＳｉ熱酸化膜なみの（真因性の）信頼性を獲得することはとうてい困難だという悲観的な見通しがなされている。  
さらに欠陥性の絶縁破壊は、今日的にもっと深刻な問題である。Ｓｉデバイスでは、転位などの結晶の不完全性が熱酸化膜の中に取り込まれると、（メカニズムは様々であるが）低電界で絶縁破壊を起こしたり、経時絶縁破壊（ＴＤＤＢ）寿命が著しく低下することが広く知られている。本発明者等は、最近、今日市販されているＳｉＣ基板の表面には、エピタキシャル基板でさえも、１０−４個／ｃｍ３台の大量の転位が存在するため、実用的面積をもつパワーＭＯＳＦＥＴのゲート絶縁膜をＳｉＣ熱酸化膜で構成する場合、ゲート酸化膜のＴＤＤＢ寿命は取込まれた欠陥に支配され、結果として、欠陥が存在しない場合に比べ、少なくとも１桁以上短命化する事実を報告した（下記非特許文献１参照）。  
積層（ゲート）絶縁膜の使用は、上記ＳｉＣ熱酸化膜の問題に解を与える可能性の高い方法であろう。しかし、ＳｉＣ基板上で積層絶縁膜を用いたゲート電極の金属−絶縁膜−半導体（ＭＩＳ）構造体の信頼性の検討はまだ始まったばかりで、報告自体が非常に少ない。その中でもっとも良い結果を与えているのがＯＮＯ積層膜である。ここで「Ｏ」とはＳｉＯ２、「Ｎ」とはＳｉ３Ｎ４膜（窒化シリコン。ＳｉＮとも略記）のことである。
【０００４】
Ｌｉｐｋｉｎ等は、下記非特許文献２の中で、上表面にｎ−型エピタキシャル層を成長させたｎ＋型４Ｈ−ＳｉＣ基板とＭｏ／Ａｕゲート電極との間に、ＳｉＣ熱酸化膜とＬＰＣＶＤ（減圧化学的気相成長法）で形成したＳｉＮ膜とこのＳｉＮ膜の表面を熱酸化したＳｉＯ２膜とからなるＯＮＯ膜を挟持したゲート電極の金属−絶縁膜−半導体（ＭＩＳ）構造体の信頼性を検討し、最大絶縁破壊強度ＢＥｏｘ＝約１３．１ＭＶ／ｃｍ（ＳｉＯ２換算値）、最大ストレス電流強度ＢＪｏｘ＝約０．２５ｍＡ／ｃｍ２を得ている。なお、半導体の伝導型記号ｎやｐの上に付した「＋」や「−」の記号はそれぞれ高濃度、低濃度を意味する補助記号である。  
一方、Ｗａｎｇ等も下記非特許文献３の中で、６Ｈ−ＳｉＣ基板とＡｌゲート電極との間にＪＶＤ（ジェット気相成長法）で積層したＳｉＯ２／ＳｉＮ膜の表面を熱酸化して形成したＯＮＯ膜を挟持したＭＩＳ構造体で信頼性評価を行い、ＢＥｏｘ＝約１２．５ＭＶ／ｃｍ（ＳｉＯ２換算値）、ＢＪｏｘ＝３ｍＡ／ｃｍ２を得ている。
【０００５】
【非特許文献１】谷本ほか、２００４年第５１回応用物理学関係連合講演会（東京工科大）講演予稿集４３４ページ、講演番号２９ｐ−ＺＭ−５
【非特許文献２】L.A. Lipkin el al, IEEE Transactions on Electron Devices, Vol. 46, (1999) p. 525.
【非特許文献３】X.W. Wang el al, IEEE Transactions on Electron Devices, Vol. 47, (2000) p. 458.
【非特許文献４】S. Tanimoto et al, Mater. Sci. Forum, Vols. 433-436, (2003) p. 725.
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のＯＮＯ膜を用いたＭＩＳ構造体（上記非特許文献２と非特許文献３）にあっては、次のような問題があり、改善が必要である。  
最初の問題は、熱酸化膜を凌駕するようなＯＮＯ膜ＭＯＳ構造体の信頼性向上がまだ得られていないということである。例えば、本発明者等は上記非特許文献４の中で、４Ｈ−ＳｉＣ基板の熱酸化膜で構成したＭＯＳ構造体でＢＥｏｘ＝１３．１ＭＶ／ｃｍ、ＢＪｏｘ＞１００ｍＡ／ｃｍ２を達成したことを報告している。上記のＯＮＯ膜を用いたＭＩＳ構造体のＢＥｏｘやＢＪｏｘはＳｉＣ熱酸化膜を用いたＭＯＳ構造体のＢＥｏｘやＢＪｏｘを越えられない低いレベルである。
【０００７】
第２の問題点は基板（裏面）に低抵抗のオーム性接触を形成する技術（構造と製造方法）を確立していないという問題である。ＭＩＳ構造体を適用する実デバイスがパワーＭＯＳＦＥＴであっても、パワーＩＧＢＴであっても、基板の表裏に少なくとも１つ以上の低抵抗のオーム性接触電極の配備は不可欠であるが、上記従来技術はこの懸案に対して示唆すらしていない。上記非特許文献２と非特許文献３では、基板の裏面にオーム性接触電極を形成しないまま、ＭＩＳ構造体の絶縁破壊等の信頼性試験を行っている。これは驚くべきことである。一般に、ＳｉＣ基板に低抵抗のオーム性接触電極を形成する手段は、伝導不純物を高濃度に添加した領域にＮｉなどの接触金属を成膜し、１０００℃の高温で熱処理する方法であるが、高温加熱と金属汚染を伴うこの処理を、ＭＩＳ構造体（とくにＯＮＯのＮ膜）の信頼性を損なうことなく、同構造体の製造方法に取り込む必要がある。
【０００８】
第３の問題点は、ゲート領域外に不要なＯＮＯ膜が残っていることである。ゲート領域外のＯＮＯ膜が残っていると、後続のコンタクト孔の開口エッチング工程が複雑になるので、ＭＯＳＦＥＴなどの実デバイスに適用するにあたっては形成後に速やかに除去する構成が望ましい。この目的のために容易に適用できる周知の方法は、上述した上記非特許文献２の構造を形成した後、フォトリソグラフィーとドライエッチングを用いて、ゲート電極周辺のＯＮＯ膜を選択的に除去し、ＯＮＯ膜の両端よりもゲート電極の両端を引っ込ませた構造にする方法である（ＯＮＯ膜端とゲート電極端とのそれぞれの距離は、露光合せマージン）。しかし、この方法はゲート電極端とＯＮＯ膜端との間や（ＭＯＳＦＥＴなどの場合には）ＯＮＯ膜端とコンタクトと孔との間に一定の露光合わせマージンを必要とするので微細化の障害となる。また、ＯＮＯ膜の選択的除去にフォトリソグラフィーが使われるので製造工程が長くなる。
【０００９】
本発明は、炭化珪素半導体装置及びその製造方法において、上記従来技術の第１乃至第３の問題点を解決するとともに、微細化に適したゲート構造と生産性の高いその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、炭化珪素基板と多結晶シリコンからなるゲート電極との間に、酸化シリコン膜と窒化シリコン膜と窒化シリコン熱酸化膜の三層構造からなるゲート絶縁膜を挟持し、ゲート電極と窒化シリコン膜の少なくとも側壁にそれぞれ、多結晶シリコン熱酸化膜と窒化シリコン側面熱酸化膜とを設けたという構成になっている。
【発明の効果】
【００１１】
本発明によれば、生産性が高く微細化に適したゲート構造を有する炭化珪素半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して、本発明のいくつかの実施の形態について具体的に詳細に説明する。特に断らない場合は、ＳｉＣ基板にエピタキシャル層やその他の膜や電極が形成されたものを基板と呼んでいる。  
以下の図面の記載において、同一または類似の部分には同一または類似の符号を付し、一度行った説明は繰り返さずに、簡略化するか、省略することにする。図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきであり、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
《第１の実施の形態》
〈構造〉
図１は、本発明に基づく高信頼性ＯＮＯ積層膜ＭＩＳ構造体を有する炭化珪素半導体装置（ＭＯＳ（金属−酸化物−半導体構造）キャパシタ）の要部断面図である。１は、上表面にｎ−型エピタキシャル層をホモエピタキシャル成長させた高不純物濃度（窒素＞１×１０１９／ｃｍ３）のｎ＋型４Ｈ−ＳｉＣエピタキシャル基板である。６Ｈ、３Ｃ、１５Ｒなど他の晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いることもできる。エピタキシャル基板１の上には厚み数１００ｎｍ以上のフィールド絶縁膜３が配設されている。フィールド絶縁膜３はＳｉＣ基板（正確にはエピタキシャル層）の熱酸化で形成した薄い下部絶縁膜４の上にＳｉＣの熱酸化以外の手段（例えば減圧ＣＶＤ法など）で形成した厚い上部絶縁膜５を積層した構造になっている。フィールド絶縁膜３にはゲート窓６が開口されている。
【００１４】
７は多結晶Ｓｉからなるゲート電極で、ゲート窓６を覆うように設けられている。多結晶Ｓｉゲート電極７の少なくとも側面には、熱酸化で成長させた多結晶Ｓｉ熱酸化膜８が形成されている。ゲート窓６の底部のＳｉＣエピタキシャル基板１とゲート電極７との間に挟持されているのが、３層構造を有するＯＮＯゲート絶縁膜９である。この３層構造の一番下（基板側）は、ＳｉＣエピタキシャル基板１の表面を熱酸化して形成した所定の厚み（例えば１０ｎｍ）のＳｉＣ熱酸化膜（酸化シリコン膜）１０で、ゲート窓６の底部領域に局在して形成されている。
【００１５】
３層構造の中間層と最上層（＝ＯＮ部分）は、それぞれＬＰＣＶＤ法で堆積したＳｉＮ膜１１とこのＳｉＮ膜の表面を酸化して成長させたＳｉＮ熱酸化膜（すなわち、ＳｉＯ２膜）１２であり、フィールド絶縁膜３上に延伸し、かつ、ゲート電極７と外縁端を密に共有する（外縁端の位置を同じくする）ように形成されている。ＳｉＮ膜１１とＳｉＮ熱酸化膜１２の厚みの一例を挙げると、それぞれ、５３ｎｍ、５ｎｍである。ＳｉＮ膜１１の外縁部側面には、ＳｉＮ膜１１の熱酸化によって成長された薄いＳｉＮ側面熱酸化膜（すなわち、ＳｉＯ２膜）１３が配設されている。このＳｉＮ側面熱酸化膜１３は本発明のすべての実施の形態に共通して欠かしてはならない重要な要素である。図２は、多結晶Ｓｉゲート電極７の外縁部を拡大して示したものである。同図からわかるように、多結晶Ｓｉゲート電極７は、その外縁端Ｇが必ず、ＯＮＯゲート絶縁膜９のＳｉＮ膜１１の外縁端Ｎに内包される（内側に位置する）ように配置されなければならない。これは本発明のすべての実施の形態に共通して適用される重要な要件である。この外縁端Ｇと外縁端Ｎの位置関係が崩れると、ＯＮＯ膜ＭＩＳ構造体の信頼性（絶縁破壊強度など）が著しく低下するので細心の注意が必要である。
【００１６】
上記ゲート電極７及びフィールド絶縁膜３の上には層間絶縁膜１４が成膜されている。１５はゲート電極７に貫通するように層間絶縁膜１４に開口されたゲートコンタクト窓である。ゲートコンタクト窓１５は、図１のようにゲート窓内にではなく、フィールド絶縁膜３上に設ける構成にしても良い。１６はゲートコンタクト窓１５を介してゲート電極７と同一基板上の他の回路要素や外部回路に接続するための内部配線である。
【００１７】
ＳｉＣ基板１の裏面には、極めて低抵抗のオーム性接触電極１７が配設されている。このオーム性接触電極１７は、Ｎｉなどの接触金属を基板１の裏に蒸着した後、前記ＯＮＯゲート絶縁膜９のＳｉＣ熱酸化膜１０の熱酸化温度より低い温度（例えば熱酸化が１１００℃なら１０００℃）の急速過熱処理でＳｉＣと合金化させことによって形成される。
【００１８】
〈製造方法〉
次に、本発明第１の実施の形態に基づいたＯＮＯ膜ＭＩＳ構造体（図１）の製造方法を、図３（ａ）〜図６（ｉ）を用いて説明する。
【００１９】
（ａ）高品質ｎ−型エピタキシャル層を上表面に成長させた（０００１）Ｓｉ終端面８°ＯＦＦカットｎ＋型４Ｈ−ＳｉＣエピタキシャル基板１を、ＲＣＡ洗浄（Ｈ２Ｏ２＋ＮＨ４ＯＨ混合液洗浄とＨ２Ｏ２＋ＨＣｌ混合液洗浄を組み合わせた半導体基板の洗浄法）などで十分洗浄する。その後、ドライ酸化して、図３（ａ）のように、基板１の上表面に、薄い下部絶縁膜４と厚い上部絶縁膜５からなるフィールド絶縁膜３を成膜する。下部絶縁膜４は、エピタキシャル基板１の表面を酸素雰囲気でドライ酸化して形成した約１０ｎｍのＳｉＣ熱酸化膜、上部絶縁膜５は、熱酸化以外の方法で形成した所望の厚みの絶縁膜、例えば、酸素とシランを用いた常圧ＣＶＤで形成した４００ｎｍ厚のＳｉＯ２膜などを使用することができる。下部絶縁膜４の熱酸化はドライ酸化に限定されるものではなく、ウェット酸化や他の酸化ガスを用いた熱酸化でもよい。下部絶縁膜４の厚みは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。上述のように、エピタキシャル基板１の表面に下部絶縁膜４を成長させてから、上部絶縁膜５を成膜してもいい。逆に、上部絶縁膜５を成膜してから熱酸化して、エピタキシャル基板１と上部絶縁膜５との間に下部絶縁膜４を成長させてもよい。図中２０１は下部絶縁膜４を形成するとき基板１の裏面に自動的に形成される第１の一過性のＳｉＣ熱酸化膜であるが、これは無意味なものではなく、基板１の裏面にある相当深い研削損傷層を効果的に取り除く作用を有している。
【００２０】
（ｂ）次に、ＳｉＣ基板１の表面にフォトレジストを塗布し、露光し、現像し、ＳｉＣ基板１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬し、ウェットエッチングすることで、図３（ｂ）のように、フィールド絶縁膜３の所定の位置にゲート窓６を形成する。第１の一過性のＳｉＣ熱酸化膜２０１はこのウェットエッチングで消失する。微細なゲート窓６を形成するときは、ＣＦ４ガスプラズマなどを用いた反応性イオンエッチング等のドライエッチングを用いることができるが、この場合、最初にドライ・エッチングを行い、フィールド絶縁膜を数１０ｎｍ残したところで、必ず、上記緩衝フッ酸溶液を用いたウェット・エッチングに切り換えるようにする。ドライエッチングで貫通させては、ＳｉＣ表面がプラズマ損傷で荒れて、次の工程で形成するゲート絶縁膜９の特性劣化の要因となるからである。ゲート窓６のエッチングが済んだら、フォトレジストを剥離する（図３（ｂ））。
【００２１】
（ｃ）次に、ＳｉＣエピタキシャル基板１を再び、ＲＣＡ洗浄で洗浄する。洗浄の最終段階において、ＲＣＡ洗浄で開口部の表面に生成した化学的酸化膜を除去するために、緩衝フッ酸溶液に５秒〜１０秒間浸漬した後、超純水で緩衝フッ酸溶液を完全にすすぎ落とし、乾燥する。  
ＳｉＣエピタキシャル基板１を乾燥させたら直ちに熱酸化して、ゲート窓６の底部のエピタキシャル層の表面にＯＮＯゲート絶縁膜９の第１層目、すなわち、ＳｉＣ熱酸化膜１０を成長させる。この酸化の条件としては、例えば、温度１１００℃でのドライ酸化がよい。  
実は、後続のコンタクト・アニールほかの高温熱処理でも信頼性を劣化させないＯＮＯ膜ＭＩＳ構造体を実現するための重要なポイントがここにある。すなわち、ＳｉＣ熱酸化膜１０の酸化温度を後続の全ての工程のどの熱処理温度よりも高く設定するということである。後に、基板１の裏面にオーム性接触電極を形成するために１０００℃の急速加熱処理を実施するため、ここでは１１００℃という熱酸化温度を選んだ。  
２０２は上記ＳｉＣの熱酸化で基板１の裏面に自動的に形成される第２の一過性のＳｉＣ熱酸化膜であるが、前述の第１の一過性のＳｉＣ熱酸化膜２０１と同様に研削損傷層を取り除く効果のほかに、後の工程で説明する裏面の多結晶Ｓｉの除去のドライエッチングダメージから基板１の裏面を保護する重要な機能がある。この酸化膜保護がないと、基板１の裏面の結晶性が乱れて、裏面電極１０の接触抵抗が増大するという問題が起こる。  
ゲート窓６の底部にＳｉＣ熱酸化膜１０を形成したところで、次にエピタキシャル基板１の表全面にＳｉＨ２Ｃｌ２とＯ２を用いたＬＰＣＶＤ法でＳｉＮ膜１１（＝ＯＮＯ膜の第２層目）を堆積する。堆積し終ったら直ちに、基板１を９５０℃でパイロジェニック酸化し、ＳｉＮ膜１１の表面に所定の厚みのＳｉＮ熱酸化膜１２（＝ＯＮＯ膜の第３層目）を成長させる。図３（ｃ）はこの段階での基板１の断面構造を示している。基板１の裏面の２０３と２０４は前記ＳｉＮ膜１１の堆積とＳｉＮ熱酸化膜１２の成長で自動的に形成された一過性のＳｉＮ膜とＳｉＮ熱酸化膜である。
【００２２】
（ｄ）次に、ＳｉＣエピタキシャル基板１の表裏全面に、シラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００〜４００ｎｍの多結晶シリコン膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電性を付与する。
【００２３】
続いて、エピタキシャル基板１の表面にフォトレジストと塗布して、露光してマスクを形成し、ＳＦ６を用いた反応性イオンエッチング（ＲＩＥ）を用いて、多結晶Ｓｉ膜とＳｉＮ熱酸化膜１２、ＳｉＮ膜１１を連続的にエッチングし、多結晶Ｓｉゲート電極７とＯＮＯゲート絶縁膜のＯＮ層の外縁端を略定義（前定義）する。こうして、ＯＮ層の不要部分は、多結晶Ｓｉゲート電極７と同じレジストマスクで外縁を共有するように精密に（自己整合的に）エッチングされる。なお、ＳｉＮ熱酸化膜１２のＲＩＥの時にエッチング速度が高く、ＳｉＮに対して選択比の高いＣＨＦ３などのエッチャントガスを用いると、ＲＩＥの均一性が改善される。  
ＲＩＥエッチングに使用したレジストを完全に除去した後、再びＳｉＣ基板１の表全面に厚み１μｍ以上のレジスト材（フォトレジストでよい）を塗布して表面を保護しながら、ドライエッチングを行い、裏面側に堆積した多結晶Ｓｉ膜と一過性ＳｉＮ熱酸化膜２０４、一過性のＳｉＮ膜２０３を順に除去し、表面保護のレジスト材を剥離すると、図４（ｄ）に示した断面構造になる。
【００２４】
（ｅ）次に、ＳｉＣエピタキシャル基板１を再びＲＣＡ洗浄して、清浄化・乾燥したところで、９５０℃でウェット酸化（パイロジェニック酸化）して、図４（ｅ）に示したように、多結晶Ｓｉゲート電極７の側面及び上部とＳｉＮ膜１１の側面に多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を同時に成長させる。ここで、ＯＮＯ膜ＭＩＳ構造体の信頼性を向上させる上で極めて重要なポイントが３つある。１つ目は、上記ゲートエッチングで損傷を受けたリーク性のＳｉＮ膜の外縁部をＳｉＮ側面熱酸化膜１３に転換することによって除去していることである。２つ目は、多結晶Ｓｉの外縁端ＧをＳｉＮ膜の外縁端Ｎより僅かに後退させて、ＳｉＮ膜外縁のゲート電界を緩和していることである。多結晶Ｓｉの外縁端Ｇを後退させるために、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用する。３つ目は、多結晶Ｓｉ熱酸化膜８及びＳｉＮ側面熱酸化膜１３を付加することによって、ＯＮＯゲート絶縁膜９を熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で完封する構造を樹立したことである。この構造樹立は、後続の高温コンタクトアニール（１０００℃、２分）でＯＮＯゲート絶縁膜８が劣化するのを防止するのに重要な役割を果たす。
【００２５】
（ｆ）多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を形成したところで、エピタキシャル基板１の表全面に層間絶縁膜１４を堆積する（図５（ｆ））。シランと酸素を原料とした常圧ＣＶＤ法で堆積した約１μｍ厚のＳｉＯ２膜あるいは更にリン（Ｐ）を添加したリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として適しているが、これに限定されるものではなく、後続の各種熱処理工程に耐えられるものなら、他の材料でも構わない。この後、基板１を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度はＳｉＣ熱酸化１１００℃より低い温度、例えば、９００℃〜１０００℃の範囲で適宜選ばれる。
【００２６】
（ｇ）次に、エピタキシャル基板１の表面にフォトレジストを塗布して、十分にポストベークを行い、レジストの揮発性成分を完全に蒸発させてから、エピタキシャル基板１を緩衝フッ酸溶液に浸漬し、基板１の裏面に残っている第２の一過性ＳｉＣ熱酸化膜２０２を完全に除去し、超純水で緩衝フッ酸溶液を洗い流す。このようにして露出したＳｉＣ基板１の裏面のＣ終端面はダメージや汚染のないクリーンな面である。  
超純水で濡れたエピタキシャル基板１を乾燥させ、間髪を置かず高真空に維持された蒸着装置の中に据え付け、基板１の裏面に所望のオーム性接触母材を蒸着する。オーム性接触母材としては、例えば、５０〜１００ｎｍ厚のＮｉ膜を用いることができる。  
オーム性接触母材を蒸着したら、基板１の表面のレジストを専用ストリッパ液で完全に剥離し、基板１を十分すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、１００％高純度Ａｒ雰囲気で、１０００℃、２分のコンタクト・アニールを実施する。この熱処理によって、図５（ｇ）のように、Ｎｉ膜は低抵抗のＳｉＣ基板と合金化（シリサイド化）し、少なくとも１０−６Ωｃｍ２台の接触抵抗を示す極めて低抵抗のオーム性接触電極１７ができあがる。
【００２７】
（ｈ）次に、基板１の表面１にフォトレジストと塗布し、露光装置で露光・現像して、層間絶縁膜にゲートコンタクト窓１５を開口するためのレジストマスクを形成する。その後、基板１の裏全面に保護膜としてのフォトレジストを塗布して、十分乾燥させてから、緩衝フッ酸溶液を用いてエッチングして層間絶縁膜１４と多結晶Ｓｉ熱酸化膜８（上面部）にゲートコンタクト窓１５を開ける。裏面のフォトレジストは、オーム性接触電極１７が緩衝フッ酸溶液に溶出して、消失したり劣化したりするのを防ぎ、また、基板１の裏面から溶出したオーム性接触材料がエピタキシャル基板１の表面を汚染するのを防止する役割を担っている。フォトレジストを専用ストリッパ液で完全に剥離したら、図６（ｈ）のような構造になる。
【００２８】
（ｉ）続いて、基板１を十分洗浄し、すすいだ後、乾燥させたら、速やかに、高真空に維持されたマグネトロンスパッタリング装置の中に据え付け、エピタキシャル基板１の表全面に所望の配線材料、例えば１μｍ厚のＡｌを蒸着する。  
この後、Ａｌ膜を成膜した基板１の表面にフォトレジストと塗布し、露光し、現像して、レジストマスクを形成した後、再度、基板１の裏面に裏面電極保護用のフォトレジストを塗布して、このレジストを十分乾燥させてから、リン酸系のエッチング液を用いてＡｌ膜をパターン化し、内部配線１６を形成する。基板１の裏面のレジストは、裏面のオーミック電極１０がリン酸系のエッチング液に溶出して、消失したり変質したりするのを防止する目的で形成される。しかし、裏面電極にこの恐れがない場合やＡｌ膜をＲＩＥでエッチングするときには、省略することができる。最後に、レジストマスクと裏面電極保護に使用したレジストを専用ストリッパ液で完全に除去し、基板を十分すすいだ後、乾燥させたら、図６（ｉ）に示した最終構造になる。このようにして本発明の第１の実施の形態に基づくＯＮＯ膜ＭＩＳ構造体を有する炭化珪素半導体装置が完成する。
【００２９】
上記のように本発明の第１の実施の形態の炭化珪素半導体装置は、炭化珪素基板１と、多結晶シリコンからなるゲート電極７との間に、酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２の三層構造からなるゲート絶縁膜９が挟持され、ゲート電極７と窒化シリコン膜１１の少なくとも側壁にそれぞれ、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とが設けられている。  
また、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とは互いに外縁端の位置が同じであり、窒化シリコン膜１１の外縁端がゲート電極７の外縁端より外側に位置している。  
また、炭化珪素基板１と、多結晶シリコンからなるゲート電極７との間に、酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２の三層構造からなるゲート絶縁膜９が挟持され、ゲート電極７と窒化シリコン膜１１の側壁にはそれぞれ、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とが設けられ、窒化シリコン膜１１の外縁端がゲート電極７の外縁端より外側に位置するように窒化シリコン熱酸化膜１１とゲート電極７とが設けられている。  
また、炭化珪素半導体装置の表面には、ゲート電極７の上部の少なくとも一部を被覆するように層間絶縁膜１４が設けられ、炭化珪素半導体装置の裏面または表面の所定領域には、炭化珪素基板１に対するオーム性接触電極１７が設けられている。  
また、ゲート窓６を開口したフィールド絶縁膜３が表面に形成された炭化珪素基板１と、多結晶シリコンからなるゲート電極７との間に、ゲート窓６の底を覆うように設けられた酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２の三層構造からなるゲート絶縁膜９が挟持され、ゲート電極７と窒化シリコン膜１１の側壁にはそれぞれ、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とが設けられ、窒化シリコン膜１１の外縁端がゲート電極７の外縁端より外側に位置するように窒化シリコン膜１１とゲート電極７とが設けられている。
【００３０】
また、本発明の第１の実施の形態の炭化珪素半導体装置の製造方法は、酸化シリコン膜１０は、炭化珪素基板１を熱酸化して形成する。なお、酸化シリコン膜１０は、化学的気相成長法で酸化シリコン膜を堆積した後、酸素雰囲気または不活性雰囲気で熱処理してもよい。  
また、多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３とを熱酸化によって同時に形成する工程を有する。  
また、ゲート電極７と窒化シリコン膜１１とを同一のマスクで連続エッチングして両者の外縁端を前定義する工程と、その後、両者を同時に熱酸化して両者の外縁端を最終確定する工程とを有する。
【００３１】
また、ゲート電極７と窒化シリコン膜１１とを同一のマスクで連続エッチングする工程は、酸化シリコン膜１０を貫通させることなく停止する工程である。
【００３２】
また、炭化珪素基板１上に酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２を順に積層して三層構造からなるゲート絶縁膜９を形成する工程と、窒化シリコン熱酸化膜１２の上に多結晶シリコンからなるゲート電極７を積層する工程と、同一のマスクを用いて炭化珪素基板１上から不要なゲート電極７の部分と不要な窒化シリコン膜１１の部分を連続して除去し、ゲート電極７と窒化シリコン膜１１の外縁端を前定義する工程と、ゲート電極７と窒化シリコン膜１１とを熱酸化して両側壁に多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３を形成し、ゲート電極７の外縁端を窒化シリコン膜１１の外縁端より内側に位置させる工程とを有する。  
また、炭化珪素基板１上にゲート窓６を開口したフィールド絶縁膜３を形成する工程と、ゲート窓６の底を覆うように酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２を順に積層して三層構造からなるゲート絶縁膜９を形成する工程と、窒化シリコン熱酸化膜１２の上に多結晶シリコンからなるゲート電極７を形成する工程と、同一のマスクを用いて炭化珪素基板１上から不要なゲート電極７の部分と不要な窒化シリコン膜１１の部分を連続して除去し、ゲート電極７と窒化シリコン膜１１の外縁端を前定義する工程と、ゲート電極７と窒化シリコン膜１１とを熱酸化して両側壁に多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３を形成し、ゲート電極７の外縁端を窒化シリコン膜１１の外縁端より内側に位置させる工程とを有する。  
また、炭化珪素基板１上に酸化シリコン膜１０と窒化シリコン膜１１と窒化シリコン熱酸化膜１２を順に積層して三層構造からなるゲート絶縁膜９を形成する工程と、窒化シリコン熱酸化膜１２の上に多結晶シリコンからなるゲート電極７を形成する工程と、同一のマスクを用いて炭化珪素基板１上から不要なゲート電極７の部分と不要な窒化シリコン膜１１の部分を連続して除去し、ゲート電極７と窒化シリコン膜１１の外縁端を前定義する工程と、ゲート電極７と窒化シリコン膜１１とを熱酸化して両側壁に多結晶シリコン熱酸化膜８と窒化シリコン側面熱酸化膜１３を形成し、ゲート電極７の外縁端を窒化シリコン膜１１の外縁端より内側に位置させる工程と、多結晶シリコン熱酸化膜８を被覆するように層間絶縁膜１４を堆積する工程と、炭化珪素基板１の所定領域を露出させる工程と、少なくとも炭化珪素基板１の露出領域にオーム性接触母材を設ける工程と、炭化珪素基板１を熱処理して、オーム性接触母材を低抵抗のオーム性接触電極１７に転化させる工程とを有する。
【００３３】
図７は、このようにして作製したＯＮＯ膜ＭＩＳ構造体の５０のサンプルの絶縁破壊強度ＢＥｏｘ（ＭＶ／ｃｍ）をヒストグラム（＃ＯＮＯ）で示したものである。比較のために、上記非特許文献４で本発明者等が報告したＳｉＣ熱酸化膜単独でゲート絶縁膜を構成したＭＯＳ構造体の結果（＃ＳＩＯ）も同時に示している。ゲート窓の面積（開口部）は３．１４×１０−４ｃｍ２、ＯＮＯゲート絶縁膜及び比較のゲート熱酸化膜のＳｉＯ２膜換算膜厚はともに４２ｎｍである。  
ＭＯＳ構造体（＃ＳＩＯ）のＢＥｏｘは、平均値が１２ＭＶ／ｃｍ以上で、極めて急峻な分布をしている。最大１３．１ＭＶ／ｃｍである。この値は上記非特許文献２と３で報告されたＯＮＯ膜ＭＩＳ構造体のＢＥｏｘと同等か良い値を示している。これに対して、上記本発明の第１の実施の形態に基づく、ＯＮＯ膜ＭＩＳ構造体のＢＥｏｘ分布（＃ＯＮＯ）は平均値が２１ＭＶ／ｃｍ以上と驚くほど高い値を示し、従来のＭＯＳ構造体やＯＮＯ膜ＭＩＳ構造体に比べて著しい絶縁破壊強度の向上が達成されたことが理解される。しかも、サンプルのばらつきも半分以下に低減されている。
【００３４】
図８は、従来のＭＯＳ構造体と本実施の形態のＭＩＳ構造体のリーク電流密度−電界（Ｊ−Ｅｏｘ）特性である。Ｅｏｘ＝７．５ＭＶ／ｃｍ以上の電界領域で、本発明のＭＩＳ構造体は、ＭＯＳ構造体に対してリーク電流が４桁以上も低減されたことがわかる。また、同図から抽出した本発明のＯＮＯ膜ＭＩＳ構造体の最大ストレス電流強度（＝絶縁破壊する直前の電流密度）は４０Ａ／ｃｍ２である。この値は比較のための従来のＭＯＳ構造体（＃ＳＩＯ）より２桁以上高く、上記非特許文献２と３に記されたＯＮＯ膜ＭＩＳ構造体の値よりも４桁以上優れた値である。
【００３５】
図９に示したグラフは、低電流ストレスを印加したとき、従来のＭＯＳ構造体と本発明のＯＮＯ膜ＭＩＳ構造体が経時絶縁破壊（ＴＤＤＢ）に至るまでにゲート絶縁膜を通過した単位面積あたりの電荷密度ＱＢＤ（Ｃ／ｃｍ２）の分布をワイブル図にプロットして示している。ここで、サンプル数は約５０点である。ＱＢＤは寿命に対応する信頼度を測る重要な指標である。本発明のＯＮＯ膜ＭＩＳ構造体は従来のＭＯＳ構造体に比べ、２桁〜３桁高いＱＢＤを持つことから、ＴＤＤＢ耐性（寿命）が大幅に改善されたことがわかる。全てのＱＢＤが１０Ｃ／ｃｍ２以上であり、この値はＳｉ基板に形成した同じ膜厚を持つ熱酸化膜ＭＯＳ構造体のＱＢＤに匹敵する良好な値である。ＱＢＤの分布は従来のＭＯＳ構造体が２〜３桁に跨っているの対して、本発明のＯＭＯ膜ＭＩＳ構造体は約半桁に収まっている。寿命が向上した事実と併せてこのことは、熱酸化膜ＭＯＳ構造体で顕在化していたＳｉＣ基板の不完全性による寿命の劣化とバラツキが本発明のＯＮＯ膜構造体の適用でほぼ解消したことを意味している。
【００３６】
以上、説明した信頼性試験結果から明らかなとおり、本発明のＯＮＯ膜のＭＩＳ構造体を有する炭化珪素半導体装置及びその製造方法は、従来のＯＮＯ膜ＭＩＳ構造体が陥っていた、従来のＳｉＣ熱酸化膜ＭＯＳ構造体を凌駕するような信頼性向上がまだ得られていないという問題を完全に解決し、格段に高い絶縁破壊耐性やＴＤＤＢ耐性を実現できるという効果を有している。  
また、上記説明から明らかなように、本発明の炭化珪素半導体装置及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、基板１の裏面に少なくとも１０−６Ωｃｍ２台の極めて低抵抗のオーム接触を実現している。すなわち、本発明の炭化珪素半導体装置及びその製造方法は、従来のＯＮＯ膜ＭＩＳ構造体が抱えていた、ＳｉＣ基板に低抵抗のオーム性接触を形成する技術（構造と製造方法）を確立していないという問題を解決する効果を有している。  
さらに、上記説明から明らかなように、本発明の炭化珪素半導体装置及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、ＯＮＯゲート絶縁膜周辺の不要なＳｉＮ膜をゲート電極の外縁端に自己整合させて、基板１の表面から過不足なく除去する技術を提供している。すなわち、本発明の炭化珪素半導体装置及びその製造方法は、従来技術が直面していた、ゲート領域外に不要なＯＮＯ膜が残っている、という問題を解決する効果を有している。この点に関してさらに付言すれば、本発明の炭化珪素半導体装置及びその製造方法は、標準的なフォトリソグラフィーとドライエッチングの単純な組み合わせで実現される、上記不要なＳｉＮ膜の除去方法に比べて、工程が短く、デバイスサイズの縮小に適した構成をしている、ということができる。
【００３７】
《第２の実施の形態》
前述の第１の実施の形態は、ゲート領域の両脇の基板１上にフィールド絶縁膜３を配設するＯＮＯゲート絶縁膜ＭＩＳ構造体の構成例であったが、本発明はこのようなフィールド絶縁膜３を有するＭＩＳ構造体に限定されるものではなく、以下に説明するようにこのようなフィールド絶縁膜３のない構造体にも適用可能であり、同様の効果が得られる。  
〈構造〉
図１０は、本発明に基づく第２の実施の形態の高信頼性ＯＮＯ積層膜ＭＩＳ構造体を有する炭化珪素半導体装置の要部断面図である。同じ番号を付したものは前記第１の実施の形態と同じ構成物であり、冗長を避けるために、説明を簡略にするか、場合によっては省略することにする。  
１は、上表面にｎ−型エピタキシャル層をもつｎ＋型ＳｉＣエピタキシャル基板である。７は多結晶Ｓｉからなるゲート電極で、その少なくとも側面には熱酸化で成長させた多結晶Ｓｉ熱酸化膜８が形成されている。エピタキシャル基板１とゲート電極７との間に挟持されているのが３層構造を有するＯＮＯゲート絶縁膜９である。この３層構造の一番下（基板１側）は、エピタキシャル基板１の表面を熱酸化して形成した所定の厚み（例えば１０ｎｍ）のＳｉＣ熱酸化膜１０である。中間層と最上層（＝ゲート電極７側）はそれぞれＬＰＣＶＤ法で堆積したＳｉＮ膜１１と、このＳｉＮ膜の表面を酸化して成長させたＳｉＮ熱酸化膜１２であり、両者はゲート電極７と外縁端を密に共有する（外縁端の位置を同じくする）ように形成されている。一例としてＳｉＮ膜１１とＳｉＮ熱酸化膜１２の厚みの例を挙げると、それぞれ、５３ｎｍ、５ｎｍである。ＳｉＮ膜１１の外縁部側面には、ＳｉＮ膜１１の熱酸化によって成長された薄いＳｉＮ側面酸化膜１３が配設されている。ＳｉＮ側面酸化膜１２は、前記第１実施の形態と同様、欠かしてはならない極めて重要な要素である。また、本実施の形態も図２のように、多結晶Ｓｉゲート電極７の外縁端ＧがＳｉＮ膜１１の外縁端Ｎに内包される（外縁端Ｇが外縁端Ｎより内側に位置する）ように、配置されなければならない。外縁端Ｇが外縁端Ｎに外包されるか、一致する場合には、得られたＯＮＯ膜ＭＩＳ構造体の信頼性が劇的に低下するので外縁端の厳重なる位置管理が必要である。
【００３８】
上記ゲート電極７及びその周辺のＳｉＣ熱酸化膜１０の上には層間絶縁膜１４があり、層間絶縁膜１４にはゲート電極７に貫通するようにゲートコンタクト窓１５が開口されている。１６はゲートコンタクト窓１５を介してゲート電極７と同一基板上の他の回路要素や外部回路に接続するための内部配線である。  
ＳｉＣ基板１の裏面には、極めて低抵抗のオーム性接触電極１７が配設されている。このオーム性接触電極１７は、Ｎｉなどの接触金属を基板１の裏に蒸着した後、前記ＯＮＯゲート絶縁膜９のＳｉＣ熱酸化膜１０の熱酸化温度より低い温度（例えば熱酸化が１１００℃なら１０００℃）の急速過熱処理でＳｉＣと合金化させことによって形成される。
【００３９】
〈製造方法〉
次に、本発明の第２の実施の形態に基づいたＯＮＯ膜ＭＩＳ構造体（図１０）の製造方法を、図１１（ａ）〜図１３（ｆ）を用いて説明する。  
（ａ）高品質ｎ−型エピタキシャル層を上表面に成長させた（０００１）Ｓｉ終端面８°ＯＦＦカットｎ＋型４Ｈ−ＳｉＣエピタキシャル基板１を、ＲＣＡ洗浄などで十分洗浄する。その後、ドライ酸化して、約１０ｎｍのＳｉＣ熱酸化膜を成長させ、直ちにＳｉＣ基板１を緩衝フッ酸溶液（ＮＨ４Ｆ＋ＨＦ混合液）に浸漬し、除去する。この犠牲工程で基板１の表面の汚染物や結晶不完全性がＳｉＣ熱酸化膜１０に取り込まれるを一定程度防ぐことができる。  
犠牲酸化したエピタキシャル基板１を再びＲＣＡ洗浄し、洗浄の最終段階でエピタキシャル基板１の表面に生成した化学的酸化膜を除去するために、緩衝フッ酸溶液に５秒〜１０秒間浸漬する。これが済んだら超純水で緩衝フッ酸溶液を完全にすすぎ落とし、エピタキシャル基板１を乾燥する。  
直ちに熱酸化して、図１１（ａ）のように、エピタキシャル基板１の表全面にＯＮＯゲート絶縁膜９のＳｉＣ熱酸化膜１０を成長させる。この酸化の条件としては、例えば、温度１１００℃でのドライ酸化を挙げることができるが、これ以外の酸化法や酸化温度を用いてもよい。ただし、酸化温度は後続の全ての工程のどの熱処理温度よりも高く設定することが肝要である。  
２０２は、このとき基板１の裏面に自動的に形成される一過性のＳｉＣ熱酸化膜であるが、エピタキシャル基板１の裏面の研削損傷層を取り除く効果のほかに、後の工程で説明する裏面の多結晶Ｓｉの除去のドライエッチングダメージから基板１の裏面を保護する重要な機能がある。
【００４０】
（ｂ）ＳｉＣ熱酸化膜１０を形成したところで、次に、エピタキシャル基板１の表全面にＳｉＨ２Ｃｌ２とＯ２を用いたＬＰＣＶＤ法でＳｉＮ膜１１（＝ＯＮＯ膜の第２層目）を堆積する。堆積し終ったところで直ちに、エピタキシャル基板１を９５０℃でパイロジェニック酸化し、前述のＳｉＮ膜１１の表面に所定の厚みのＳｉＮ熱酸化膜１２（＝ＯＮＯ膜の第３層目）を成長させる。図１１（ｂ）はこの段階での基板１の断面構造を示している。基板１の裏面の２０３と２０４は、前記ＳｉＮ膜１１の堆積とＳｉＮ熱酸化膜１２の成長で自動的に形成された一過性のＳｉＮ膜とＳｉＮ熱酸化膜である。
【００４１】
（ｃ）次に、ＳｉＣエピタキシャル基板１の表裏全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００〜４００ｎｍの多結晶シリコン膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶シリコン膜にＰ（リン）を添加し、導電性を付与する。  
続いて、エピタキシャル基板１の表面にフォトレジストを塗布し、露光してマスクを形成し、ＳＦ６を用いた反応性イオンエッチング（ＲＩＥ）を用いて、多結晶Ｓｉ膜とＳｉＮ熱酸化膜１２、ＳｉＮ膜１１を連続的にエッチングし、多結晶Ｓｉゲート電極７とＯＮＯゲート絶縁膜のＯＮ層の外縁端を略定義する。こうして、ＯＮ層の不要部分は多結晶Ｓｉゲート電極７と同じレジストマスクで外縁端を共有するように精密に（自己整合的に）エッチングされる。この時点で、多結晶Ｓｉゲート電極７とＳｉＮ膜１１の外縁端の位置関係は、ＲＩＥ装置や使用するエッチャントガスに依存し、不定である。多結晶Ｓｉゲート電極７の外縁端がＳｉＮ膜１１の外縁端の外側に来ることもあるし、その逆になることもある。  
ここでひとつ重要なポイントがある。エピタキシャル基板１の表面からＳｉＣ熱酸化膜を完全に消失させないで、この連続エッチングを終了させるということである。ＳｉＣ熱酸化が完全になくなるまでＲＩＥを行うと、露出したエピタキシャル基板１の表面にプラズマ損傷が入る。このため、ＳｉＮ膜１１のＲＩＥにおいては、ＳｉＯ２に対して選択比の高いエッチャントガスを使用するとともに、エッチングの終点検出を精密に行い、過剰なエッチングがなされないように留意する。  
連続エッチングが終了したら、使用したレジストを完全に除去し、再びＳｉＣ基板１の表全面に厚み１μｍ以上のレジスト材（フォトレジストでよい）を塗布して表面を保護しながら、基板１の裏側をドライエッチングし、裏側に堆積した一過性の多結晶Ｓｉ膜（その熱酸化膜を含む）と一過性ＳｉＮ熱酸化膜２０４、一過性のＳｉＮ膜２０３を順に除去し、表面保護のレジスト材を剥離すると、図１２（ｃ）に示した断面構造になる。
【００４２】
（ｄ）次に、ＳｉＣエピタキシャル基板１を再びＲＣＡ洗浄して、清浄化・乾燥したところで、９５０℃でウェット酸化（パイロジェニック酸化）して、図１２（ｄ）のように、結晶Ｓｉゲート電極７の側面及び上部とＳｉＮ膜１１の側面に多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を同時に成長させる。ここでＯＮＯ膜ＭＩＳ構造体の信頼性を向上させる上で極めて重要なのポイントが３つある。１つ目は、上記ゲートエッチングで損傷を受けたリーク性のＳｉＮ膜外縁部をＳｉＮ側面熱酸化膜１３に転換することによって除去していることである。２つ目は、多結晶Ｓｉの外縁端ＧをＳｉＮ膜の外縁端Ｎより僅かに後退させて、ＳｉＮ膜外縁のゲート電界を緩和していることである。多結晶Ｓｉの外縁端Ｇを後退させるために、本発明の製造方法では、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用している。３つ目は、多結晶Ｓｉ熱酸化膜８及びＳｉＮ側面熱酸化膜１３を付加することによって、ゲート電極下に局在するＯＮＯゲート絶縁膜９を熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で包囲して保護する構造にしたということである。この構造樹立は、後続の高温コンタクトアニール（１０００℃、２分）などでＯＮＯゲート絶縁膜８が周辺部材や環境と相互作用して劣化するのを防止するのに重要な役割を果たす。
【００４３】
（ｅ）多結晶Ｓｉ熱酸化膜８とＳｉＮ側面熱酸化膜１３を形成したところで、エピタキシャル基板１の表全面に層間絶縁膜１４を堆積する（図１３（ｅ））。シランと酸素を原料とした常圧ＣＶＤ法で堆積した約１μｍ厚のＳｉＯ２膜あるいは更にＰ（リン）を添加したリン珪酸ガラス（ＰＳＧ）などが層間絶縁膜材として適しているが、これに限定されるものではなく、後続の各種熱処理工程に耐えられるものなら、他の材料でもよい。この後、基板１を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度はゲート酸化１１００℃より低い温度、例えば、９００℃〜１０００℃の範囲で適宜選ばれる。
【００４４】
（ｆ）次に、エピタキシャル基板１の表面にフォトレジストを塗布して、十分にポストベークを行い、レジストの揮発性成分を完全に蒸発させてから、エピタキシャル基板１を緩衝フッ酸溶液に浸漬し、裏面に残っている第２の一過性ＳｉＣ熱酸化膜２０２を完全に除去し、超純水で緩衝フッ酸溶液を洗い流す。このようにして露出したＳｉＣ基板１の裏面のＣ終端面はダメージや汚染のないクリーンな面である。このような面はオーム性接触の低抵抗化に大いに寄与する。 
次に、超純水で濡れたエピタキシャル基板１を乾燥させ、間髪を置かず高真空に維持された蒸着装置の中に据え付け、基板１の裏面に所望のオーム性接触母材を蒸着する。オーム性接触母材としては、例えば、５０〜１００ｎｍ厚のＮｉ膜を用いることができる。  
オーム性接触母材を蒸着したら、基板１の表面のレジストを専用ストリッパ液で完全に剥離し、基板を十分すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、１００％高純度Ａｒ雰囲気で１０００℃、２分のコンタクト・アニールを実施する。この熱処理によって、図１３（ｆ）のように、Ｎｉ膜は低抵抗のＳｉＣ基板と合金化（シリサイド化）し、極めて少なくとも１０−６Ωｃｍ２台の接触抵抗を示す極めて低抵抗のオーム性接触電極１７ができあがる。
【００４５】
（ｇ）以下は、前記第１の実施の形態とまったく同じようにして、エピタキシャル基板１にゲートコンタクト窓１５と内部配線１６を設け、図１０に示した本発明に基づく第２の実施の形態のＯＮＯ膜ＭＩＳ構造体が完成する。
【００４６】
このようにして作製した第２の実施の形態のＯＮＯ膜ＭＩＳ構造体は、前記第１の実施の形態と何ら変らない信頼性（図７〜図９参照）を示した。すなわち、本発明のＯＮＯ膜のＭＩＳ構造体を有する炭化珪素半導体装置及びその製造方法は、従来のＯＮＯ膜ＭＩＳ構造体が陥っていた、従来のＳｉＣ熱酸化膜ＭＯＳ構造体を凌駕するような信頼性向上がまだ得られていないという問題を完全に解決し、格段に高い絶縁破壊耐性やＴＤＤＢ耐性を実現できるという効果を有している。ところで、上記製造工程において、（ｄ）の工程、すなわち、多結晶Ｓｉ熱酸化膜８及びＳｉＮ側面熱酸化膜１３を形成するとともに、ゲート電極外縁端ＧをＳｉＮ外縁端Ｎに内包させる工程を省略した場合を検討するのは興味深い。本発明者等が行った検証によれば、このような工程で作製したＯＮＯ膜ＭＩＳ構造体は、信頼性を急落させ、比較のために図７〜図９に示した従来のＳｉＣ熱酸化膜ＭＯＳ構造体の信頼性にも及ばない水準に落ちることが確認された。
【００４７】
また、上記説明から明らかなように、本発明の炭化珪素半導体装置及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、基板１の裏面に少なくとも１０−６Ωｃｍ２台の極めて低抵抗のオーム接触を実現している。すなわち、本発明の炭化珪素半導体装置及びその製造方法は、従来のＯＮＯ膜ＭＩＳ構造体が抱えていた、ＳｉＣ基板に低抵抗のオーム性接触を形成する技術（構造と製造方法）を確立していないという問題を解決する効果を有している。
【００４８】
さらに、上記説明から明らかなように、本発明の炭化珪素半導体装置及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、ＯＮＯゲート絶縁膜周辺の不要なＳｉＮ膜をゲート電極の外縁端に自己整合させて、基板１の表面から過不足なく除去する提供している。すなわち、本発明の炭化珪素半導体装置及びその製造方法は、従来技術が直面していた、ゲート領域外に不要なＯＮＯ膜が残っている、という問題を解決する効果を有している。この点に関してさらに付言すれば、本発明の炭化珪素半導体装置及びその製造方法は、標準的なフォトリソグラフィーとドライエッチングの単純な組み合わせで実現される、上記不要なＳｉＮ膜の除去方法に比べて、工程が短く、デバイスサイズの縮小に適した構成をしている、ということができる。
【００４９】
《第３の実施の形態》
本発明の第３の実施の形態は、よく知られている標準的なｎチャネルタイプのプレーナ型パワーＭＯＳＦＥＴセルに本発明を適用した例である。方形セル、六方セル、円形セル、櫛歯（リニヤ）型セルなど、どのような形態のセルでも適用できる。  
〈構造〉
図１４は、本発明の第３の実施の形態のパワーＭＯＳＦＥＴセルの要部断面図である。同図において、１はｎ＋型単結晶ＳｉＣ基板であり、表面（図中上面側主面）に厚み１０μｍ、窒素を１×１０１６／ｃｍ３添加した第１のｎ−型エピタキシャル層２をホモエピタキシャルタキシャル成長させている。４Ｈ、６Ｈ、３Ｃ、１５Ｒなど全ての晶系（Ｈは六方晶、Ｃは立方晶、Ｒは菱面体晶を意味する）の基板を用いることができる。ｎ−型エピタキシャル層２の表層部における所定領域には、所定深さを有するｐ型不純物をわずかに添加したｐ型ベース領域５３ａ、５３ｂが形成されている。  
ｐ型ベース領域５３ａ、５３ｂの表層部の所定領域には、ｐ型ベース領域５３ａ、５３ｂよりも浅いｎ＋型ソース領域５４ａ、５４ｂが、ｐ型ベース領域５３ａ、５３ｂの外縁境界から一定の距離になるように形成されている。ｐ型ベース領域５３ａ、５３ｂの中央の基板表層には、ｐ型ベース領域５３ａ、５３ｂよりも浅く、ｎ＋型ソース領域５４ａ、５４ｂに挟まれるようにｐ＋型ベースコンタクト領域５７が配設されている。  
基板１の表面に選択的に形成された９ａ、９ｂはＯＮＯゲート絶縁膜である。ＯＮＯゲート絶縁膜９ａ、９ｂは三層構造からなり、下部（基板１側）からＳｉＣ熱酸化膜１０ａ、１０ｂ、ＳｉＮ膜１１ａ、１１ｂ、ＳｉＮ熱酸化膜１２ａ、１２ｂが順に積層されている。ＳｉＮ膜１１ａ、１１ｂの側壁には同膜を熱酸化することによって形成されたＳｉＮ側面熱酸化膜１３ａ、１３ｂが配設されている。
【００５０】
ＯＮＯゲート絶縁膜９ａ、９ｂの上には、前記ＳｉＮ熱酸化膜１２ａ、１２ｂと外縁端を共有するように導電性を付与した多結晶Ｓｉからなるゲート電極７ａ、７ｂが設けられている。多結晶Ｓｉゲート電極７ａ、７ｂの上部と側壁には多結晶Ｓｉ側面熱酸化膜８ａ、８ｂが置かれている。  
多結晶Ｓｉ側面熱酸化膜８ａ、８ｂを含むＳｉＣ基板１上には層間絶縁膜１４ａ、１４ｂが成膜されている。６３は層間絶縁膜１４ａ、１４ｂに開けられたソース窓であり、ｎ＋型ソース領域５４ａ、５４ｂ／ｐ＋型ベースコンタクト領域５７に貫通するように開口されている。このソース窓６３の底部には、ソース電極６４がある。このソース電極６４は、Ｎｉなどの薄い金属膜母材を底部に選択的に配設した後、急速加熱処理でＳｉＣと合金化させて形成する。ソース電極６４は、ｎ＋型ソース領域５４ａ、５４ｂとｐ＋型ベースコンタクト領域５７とに同時にオーム性接触を実現している。基板１の裏面の１７はソース電極６４と同様の方法で形成されたドレイン電極である。１６はソース窓６３を介してソース電極６４を同一基板上の他の回路要素や外部回路に接続させるための内部配線である。
【００５１】
〈製造方法〉
次に、本発明の第３の実施の形態のプレーナ型パワーＭＯＳＦＥＴセルの製造方法を、図１５（ａ）〜図１８（ｈ）の断面工程図を用いて説明する。  
（ａ）まず、１主面にｎ−型エピタキシャル層２をホモエピタキシャルタキシャル成長させたｎ＋型ＳｉＣ基板１を用意し、ｎ−型エピタキシャル層２の表面に厚み２０〜３０ｎｍのＣＶＤ酸化膜２０を堆積させる。その後、この上にイオン注入マスク材としての厚み約１．５μｍの多結晶ＳｉをＬＰＣＶＤ（減圧化学的気相成長法）で成膜する。多結晶Ｓｉの他にＣＶＤで形成したＳｉＯ２やＰＳＧ（リン珪酸ガラス）などを用いることもできる。ＣＶＤ酸化膜２０は省略することもできるが、イオン注入マスク材として多結晶Ｓｉを使用するときは、以下のような有用な効果と機能を有しているので形成することが推奨される。その効果と機能とは、(1)多結晶Ｓｉとｎ−型エピタキシャル層２が予期せぬ反応をするのを予防するための保護膜、(2)多結晶Ｓｉマスク材を異方性エッチングする際の終点検出とエッチングストッパ膜、(3)ｐ型ベース不純物をイオン注入するときの表面保護膜である。
【００５２】
続いて、フォトリソグラフィーと反応性イオンエッチング（ＲＩＥ）などの異方性エッチングの手段を用いて、ｐ型ベース領域の形成予定領域の上部にある前記多結晶Ｓｉ膜を垂直に除去することによって、第１のイオン注入マスク２１ａ、２１ｂを形成する。多結晶Ｓｉ膜のＲＩＥには、ＳＦ６などのエッチャントガスを用いると、熱酸化膜に対して選択比の高いエッチングと終点検出が可能になり、基板１の表面、特にチャネル領域へのプラズマダメージを回避することができる。  
次いで、図１５（ａ）に示すように、ｐ型不純物のイオン注入を行い、ｐ型ベース領域５３ａ、５３ｂを形成する。実際には、エピタキシャル基板１の裏面にも多結晶Ｓｉが付着しているが、同図では図示省略している。このときのイオン注入条件の一例を挙げると、
ｐ型ベース領域５３ａ、５３ｂの選択イオン注入条件の一例は、
不純物：Ａｌ＋イオン
基板温度：７５０℃
加速電圧／ドース：３６０ｋｅＶ／５×１０−１３ｃｍ−３
である。ｐ型ベースイオン注入が終了したら、ＣＶＤ酸化膜２０と第１のイオン注入マスク２１ａ、２１ｂをウェットエッチングで除去する、
（ｂ）次に、上記ｐ型ベース領域５３ａ、５３ｂの選択イオン注入と同様の手続きをとって、図１５（ｂ）に示すように、ｎ＋型ソース領域５４ａ、５４ｂとｐ＋型ベースコンタクト領域５７を形成する。  
ｎ＋型ソース領域５４ａ、５４ｂの選択イオン注入条件の一例は、
不純物：Ｐ＋イオン
基板温度：５００℃
加速電圧／ドース：
１６０ｋｅＶ／２．０×１０１５ｃｍ−２
１００ｋｅＶ／１．０×１０１５ｃｍ−２
７０ｋｅＶ／６．０×１０１４ｃｍ−２
４０ｋｅＶ／５．０×１０１４ｃｍ−２
である。またｐ＋型ベースコンタクト領域５７の選択イオン注入条件の一例は、
不純物：Ａｌ＋イオン
基板温度：７５０℃
加速電圧／ドース
１００ｋｅＶ／３．０×１０１５ｃｍ−２
７０ｋｅＶ／２．０×１０１５ｃｍ−２
５０ｋｅＶ／１．０×１０１５ｃｍ−２
３０ｋｅＶ／１．０×１０１５ｃｍ−２
である。
【００５３】
すべてのイオン注入が終了したら、基板１をフッ酸と硝酸の混合液に浸漬して、使用したすべてのマスク及び基板１の裏面に付着した不要なマスク材を完全に除去する。マスクの除去には、基板を熱燐酸溶液とＢＨＦ溶液に交互に浸漬して多結晶ＳｉとＳｉＯ２を順次除く方法を用いてもよい。  
次いで、マスクを除去した基板１を洗浄、乾燥した後、高純度の常圧Ａｒ雰囲気で１７００℃、１分の熱処理を行い、ｐ型ベース領域５３ａ、５３ｂとｎ＋型ソース領域５４ａ、５４ｂ、ｐ＋型ベースコンタクト領域５７にイオン注入されたすべての伝導不純物を一挙に活性化させる。
【００５４】
（ｃ）次に、ＲＣＡ洗浄などで十分洗浄した基板１をドライ酸素雰囲気で熱酸化して、基板１の表面並びに裏面に熱酸化膜を成長させ、緩衝フッ酸溶液を用いて直ちに取り除く。この犠牲酸化膜の厚みは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。犠牲酸化が終了した基板１を再び、ＲＣＡ洗浄などで十分洗浄する。その後、基板１の表面に熱酸化やＣＶＤなどの手段を用いて厚い絶縁膜を形成し、周知のフォトリソグラフィとウェットエッチングまたはドライエッチングを用いて前記厚い酸化膜が存在するフィールド領域（図示せず）と厚い酸化膜が除去された素子領域（ユニットセル）７０（図１４参照）を形成する。なお、この段階での素子領域７０の形状は図１５（ｂ）と変らないが、素子領域７０の外の周辺部分にフィールド領域が形成されている点が相違している。  
続いて、基板１を再び、ＲＣＡ洗浄などで十分洗浄するとともに、この洗浄の最終段階において、素子領域７０の表面に生成した化学的酸化膜（ＳｉＯ２）を除去するために、希釈フッ酸溶液に５秒〜１０秒間浸漬し、超純水で希釈フッ酸溶液を完全にすすぎ落とした後、乾燥する。そして、直ちに熱酸化して、素子領域７０の基板１の表面にＯＮＯゲート絶縁膜９ａ、９ｂの第１層を構成するＳｉＣ熱酸化膜１０ａ、１０ｂを成長させる。その後、その上にＬＰＣＶＤで第２層のＳｉＮ膜１１ａ、１１ｂを堆積させ、最後にＳｉＮ膜１１ａ、１１ｂを熱酸化させて第３層のＳｉＮ熱酸化膜１２ａ、１２ｂを表面に成長させ、図１５（ｃ）のような構造を得る。エピタキシャル基板１の裏面にもＯＮＯ構造の膜が形成されるが、同図では図示省略している。各膜の成膜条件は前記本発明実施の形態１と２に記載された条件と同じ条件を用いることができる。  
ここで重要なポイントは、上記ＳｉＣ熱酸化膜１０ａ、１０ｂの熱酸化温度は、全ての後続工程のどの熱処理温度よりも高く設定するということである。ここでは後に、表側のソース接触電極６４と裏面ドレイン電極１７のオーム性接触を実現するために、温度１０００℃の急速加熱処理を実施するので、それより高い１１００℃という酸化温度を選んだ。
【００５５】
（ｄ）次に、基板１の表面及び裏面の全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００〜４００ｎｍ多結晶Ｓｉ膜を成膜する。その後、塩素酸リン（ＰＯＣｌ３）と酸素を用いた周知の熱拡散法（処理温度９００℃〜９５０℃）で多結晶Ｓｉ膜にＰ（リン）を添加し、導電性を付与する。続いて、基板１の表面にフォトレジストを塗布して、フォトリソグラフィと、Ｃ２Ｆ６と酸素をエッチャントとした反応性イオンエッチング（ＲＩＥ）を用いて、基板１の表面側の多結晶Ｓｉ膜と、ＯＮＯゲート絶縁膜９ａ、９ｂのＳｉＮ熱酸化膜１２ａ、１２ｂとＳｉＮ膜１１ａ、１１ｂ、の不要な部分を連続的に取り除き、レジストを除去すると図１６（ｄ）の構造になる。この工程でゲート電極７ａ、７ｂが定義される。なお、エピタキシャル基板１の裏面にも多結晶Ｓｉ膜が形成されるが、同図では図示省略されている。
【００５６】
（ｅ）次に、ＲＩＥが終了したＳｉＣエピタキシャル基板１をＲＣＡ洗浄して、清浄化・乾燥した後、９５０℃でウェット酸化（パイロジェニック酸化）して、図１６（ｅ）のように、多結晶Ｓｉゲート電極７ａ、７ｂの側面及び上部とＳｉＮ膜１１の側面に、多結晶Ｓｉ熱酸化膜８ａ、８ｂとＳｉＮ側面熱酸化膜１３ａ、１３ｂを同時に成長させる。本工程では上記ゲートエッチングで損傷を受けたリーク電流性ＳｉＮ膜の外縁部の側面を熱酸化膜１３ａ、１３ｂに転換することによって除去するとともに、多結晶Ｓｉの外縁端ＧをＳｉＮ膜の外縁端Ｎより僅かに後退させて、ＳｉＮ膜外縁のゲート電界を緩和させ、信頼性の向上を図っている。多結晶Ｓｉの外縁端Ｇを後退させるために、本発明の製造方法では、多結晶Ｓｉの酸化速度がＳｉＮ膜の酸化速度より高い性質を利用している。また、本工程では、多結晶Ｓｉ熱酸化膜８ａ、８ｂ及びＳｉＮ側面熱酸化膜１３ａ、１３ｂを付加することによって、ゲート電極７ａ、７ｂの下に局在するＯＮＯゲート絶縁膜９ａ、９ｂを熱的に安定な材料、すなわち、多結晶ＳｉとＳｉＣと、熱酸化膜で包囲して保護する構造にしている。この構造は、後続の高温コンタクトアニール（１０００℃、２分）などで、ＯＮＯゲート絶縁膜９ａ、９ｂが周辺部材や環境と相互作用して劣化するのを防止するのに重要な役割を果たす。なお、多結晶Ｓｉ熱酸化膜８ａ、８ｂはゲート電極７ａ、７ｂの側壁だけでなく上面にも形成され、多結晶Ｓｉゲート電極７ａ、７ｂの厚みが目減りする。この目減り分を考慮して、結晶Ｓｉゲート電極７ａ、７ｂの初期の厚みは規定されているものとする。
【００５７】
（ｆ）次に、図１７（ｆ）に示すように、基板１の表全面に層間絶縁膜１４を堆積する。この層間絶縁膜１４には、シランと酸素を原料とした常圧ＣＶＤで形成した約１μｍ厚のＳｉＯ２膜（ＮＳＧ）あるいは更にリン（Ｐ）を添加したリン珪酸ガラス（ＰＳＧ）、更にこれにホウ素を添加したホウ素リン珪酸ガラス（ＢＰＳＧ）などが適しているが、これに限定されるものではい。この後、基板を通常の拡散炉に入れ、Ｎ２雰囲気で数１０分の穏やかな熱処理を行い、層間絶縁膜１４を高密度化する。このときの熱処理温度は、ゲート絶縁膜の形成（熱酸化）温度より低い温度、例えば、９００℃〜１０００℃の範囲で適宜選ばれる。
【００５８】
（ｇ）次に、周知のフォトリソグラフィーとドライ／ウェットエッチング手段を用いて、基板１の表面側の層間絶縁膜１４と、ＯＮＯゲート絶縁膜のＳｉＣ熱酸化膜１０ａ、１０ｂとにソース窓６３を開口する。図示していないが、素子領域周辺に形成されているゲートコンタクト窓もこのとき、同時に開口される。エッチャント溶液またはガスが基板１の裏に及ぶ場合には、裏面の一過性の多結晶Ｓｉ膜上の熱酸化膜（図示省略）も同時に除去される。  
エッチングが終了したら、フォトレジスト・エッチングマスクが残ったままの基板１の表全面にＤＣスパッタリングなどの成膜手段を用いてソース接触電極母材２５を全面蒸着する。ソース接触電極母材２５には、例えば、５０ｎｍ厚のＮｉ膜あるいはＣｏ膜などを用いることができる。  
蒸着が終了したら、基板１を専用のフォトレジスト・ストリッパに浸漬し、基板１の表面に残されているフォトレジストを完全に除去する。それにより、図１７（ｇ）のように、ソース窓６３上とゲートコンタクト窓（引出線と符号は非表示）の底面にのみソース接触電極母材２５が堆積した基板構造ができあがる。
【００５９】
（ｈ）次に、基板を十分すすいで、乾燥させた後、表全面に厚み１μｍ以上の保護用レジスト材（フォトレジストでよい）を塗布し、ドライ・エッチングを行い、裏面側に残留している多結晶シリコン膜／ＳｉＮ熱酸化膜／ＳｉＮ膜を順に除去する。このドライエッチング中に起きるプラズマダメージや帯電、汚染から接触電極母材２５とゲート絶縁膜１０ａ、１０ｂの劣化を防止するために、上記保護用レジストは必ず必要である。  
次に、基板１を緩衝フッ酸溶液に浸漬してＯＮＯ膜のＳｉＣ熱酸化で生じた一過性のＳｉＣ熱酸化膜（図示なし）を除去し、エピタキシャル基板１の裏面に清浄な結晶面を露出させる。緩衝フッ酸溶液を超純水で完全にすすぎ落して、乾燥させたところで、速やかに基板１を高真空に維持された蒸着装置の中に据え付け、裏面に所望のドレイン接触電極母材（図示なし）を蒸着する。この裏面の電極母材としては、例えば、５０〜１００ｎｍ厚のＮｉ膜あるいはＣｏ膜を用いることができる。  
次に、表面保護に使用したレジストを専用ストリッパ液で完全に剥離し、エピタキシャル基板１を十分洗浄し、すすいでから乾燥させ、直ちに急速加熱処理装置に設置して、高純度Ａｒ雰囲気で１０００℃、２分間の急速加熱処理（コンタクト・アニール）を実施する。この熱処理によって、ソース窓６３の底とゲートコンタクト窓の底ならびに裏面に堆積された各接触電極母材（Ｎｉ膜）はそれぞれ、ｎ＋型ソース領域５４ａ、５４ｂ（／ｐ＋型ベースコンタクト領域５７）、多結晶Ｓｉゲート電極接触領域（図示なし）、ｎ＋型ＳｉＣ基板１の裏面と合金化して、極めて低抵抗を示すオーム性のソース電極６４、ゲート接触（図示なし）、ドレイン接触電極１７となり、図１８（ｈ）に示す基板構造が形成される。
【００６０】
（ｉ）最後に、コンタクト・アニールが済んだ基板１を高真空に維持されたマグネトロンスパッタリング装置に据え付け、基板１の表全面に所望の配線材料、例えばＡｌ膜を３μｍ厚に蒸着する。  
この後、Ａｌ膜を成膜した基板１の上面にフォトレジストを塗布し、露光し、現像して、エッチングのレジストマスクを形成した後、基板１の裏面に裏面電極保護用のフォトレジストを塗布して、このレジストを十分乾燥させてから、ＲＩＥでＡｌ膜をパターン化し、ソース接触電極６４に接続する内部配線１６とゲート電極接触に接続する内部配線（図示なし）を形成する。  
最後に、レジストマスクを専用ストリッパ液で完全に除去し、基板１を十分すすいでから乾燥させる。こうして、図１４に示した本発明に基づくプレーナ型パワーＭＯＳＦＥＴセルが完成する。
【００６１】
このようにして作製した本発明に基づくＯＮＯ膜ＭＩＳ構造体を取り込んだプレーナ型パワーＭＯＳＦＥＴセルは、通常のＳｉＣ熱酸化ゲート酸化膜を有するプレーナ型パワーＭＯＳＦＥＴセルと何ら変らない良好なトランジスタ特性を示した。
【００６２】
そのＯＮＯ膜ＭＩＳ構造体の部位は、前記第１実施の形態と何ら変らない高い信頼性（図７〜図９）を示した。すなわち、本発明のＯＮＯ膜ＭＩＳ構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、従来のプレーナ型パワーＭＯＳＦＥＴのＳｉＣ熱酸化膜ＭＯＳゲート構造体のゲート絶縁膜の信頼性、すなわち絶縁破壊耐性やＴＤＤＢ耐性を飛躍的に改善し、画期的な長寿命化を図れるという効果を有している。  
また、上記説明から明らかなように、本発明のプレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、基板１の裏面に少なくとも１０−６Ωｃｍ２台の極めて低抵抗のオーム接触を実現することが可能である。すなわち、本発明のプレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、従来のＯＮＯ膜ＭＩＳ構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法が潜在的に抱えていた、ソース接触やドレイン接触を低抵抗に形成する方法を確立していないという問題を解決する効果を有している。さらには、ソース接触やドレイン接触の接触抵抗が低減されることから、同レーナ型パワーＭＯＳＦＥＴのオン抵抗を下げられるという効果も有していると言える。  
また、上記説明から明らかなように、本発明のＯＮＯゲート構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、ＯＮＯゲート絶縁膜の信頼性や歩留まりの低下を招くことなく、ＯＮＯゲート構造体周辺の不要なＳｉＮ膜をゲート電極７ａ、７ｂの外縁端に自己整合させて、基板１の表面から過不足なく除去する技術を提供している。すなわち、本発明のＯＮＯゲート構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法は、従来のＯＮＯゲート構造プレーナ型パワーＭＯＳＦＥＴセル及びその製造方法が潜在的に直面していた、これが原因でゲート領域外に不要なＯＮＯ膜が残り、微細化や歩留まり向上の妨げになるという問題を解決できるという効果を有している。
【００６３】
《第４の実施の形態》
上記第３実施の形態は、本発明のＯＮＯ膜ゲート構造体を、プレーナ型パワーＭＯＳＦＥＴセルに適用したものであるが、類似の素子構造を有するＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）セルにも適用可能であることは言うまでもない。この場合も第３の実施の形態のプレーナ型パワーＭＯＳＦＥＴセルとまったく同様の効果が得られる。
【００６４】
《第５の実施の形態》
前記第１〜第４の実施の形態では、ＯＮＯ膜ゲート絶縁膜の一部を構成している酸化シリコン膜（ＳｉＣ熱酸化膜）１０、１０a、１０ｂを、ＳｉＣエピタキシャル基板１の表面を乾燥酸素雰囲気下、１１００℃で熱酸化して形成したＳｉＣ熱酸化膜で構成する例について示した。本発明者が鋭意実験検討して明らかにしたところによれば、このＳｉＣ熱酸化膜の成長方法は、ＯＮＯ膜ＭＩＳ構造体の信頼性と界面特性に極めて強い影響を与える。この事実から、ＳｉＣ熱酸化膜の成長方法を適正化することで、ＯＮＯ膜ＭＩＳ構造体の信頼性を一層向上させられること、さらにＭＩＳ界面特性を改善させることもできることが明らかになった。
【００６５】
本第５の実施の形態では、この酸化シリコン膜１０、１０a、１０ｂの適正化で一層の高信頼化が図られる具体例を示す。ただし、簡単のため、ここでは、第１の実施の形態のＯＮＯ膜ＭＩＳ構造体に適用した例で説明することにする。しかし、以下に説明する酸化シリコン膜の適正化技術は、前記第１〜第４の実施の形態に係る酸化シリコン膜１０、１０a、１０ｂに等しく適用可能であり、その効果はすべての実施の形態において顕著である。
【００６６】
第５の実施の形態に係るＯＮＯ膜ＭＩＳ構造体の構成及びその製造方法は、シリコン酸化膜１０の属性と熱酸化法を除けば前記第１実施の形態と異なるところがないので、説明を省略し、シリコン酸化膜１０の属性と熱酸化法だけについて説明することにする。  
第５の実施の形態のシリコン酸化膜１０はＳｉＣエピタキシャル基板１の表面を乾燥酸素雰囲気で１１００℃以上の温度、例えば１１００℃以上１３５０℃未満の温度範囲、好ましくは１１２０℃以上１３００℃未満の温度範囲で酸化した後、同前記酸化温度範囲内の不活性雰囲気（Ｎ２やＡｒなど）中で１分〜１８０分の範囲で熱処理して形成したＳｉＣ熱酸化膜である。１１００℃以上の温度、例えば１１００℃以上１３５０℃未満の温度範囲での熱酸化はＯＮＯ膜ＭＩＳ構造体の信頼性と界面特性の双方の向上に寄与する。一方、その後の不活性雰囲気での熱処理はＯＮＯ膜ＭＩＳ構造体の信頼性の改善に貢献する。なお、この不活性雰囲気の熱処理の前または後にウエット再酸化処理などのその他の熱処理プロセスを付加してもよい。  
以上、本第５の実施の形態の構造と製造方法を説明したが、次いで本実施の形態の効果について説明する。  
図１９には前述の第１の実施の形態（図９）と同様の方法で実施した、第５の実施の形態に係るＴＤＤＢ信頼性試験結果（＝累積故障率Ｆのワイブルプロット）を示している。試験品のシリコン酸化膜１０の熱酸化温度は１１６０℃、熱酸化後の熱処理は窒素雰囲気で１１６０℃、６０分であり、ウエット再酸化処理は行っていない。シリコン酸化膜１０以外の構成、シリコン酸化膜１０以外の製造方法は前記第１の実施の形態と全く同じである。  
同図には第１の実施の形態の結果も再度記載している。（ただし、横軸（ＱＢＤ）のスケールが前図９とは異なっているので注意されたい）。本第５の実施の形態は、前記第１の実施の形態と対照してみると、寿命（ＱＢＤ）分布が全体に長寿命側にシフトしているのがわかる。故障率Ｆ＝５０％点でＱＢＤを比較してみると、前記第１の実施の形態がＱＢＤ＝３０Ｃ／ｃｍ２なのに対して、本第５の実施の形態はＱＢＤ＝４２Ｃ／ｃｍ２であった。すなわち、本第５の実施の形態は、前記第１の実施の形態に比べて、約４０％のＱＢＤ寿命の改善が達成できる。  
また、本第５の実施の形態の絶縁破壊試験も実施した。図７の第１の実施の形態の結果に比べて、１ＭＶ／ｃｍ高い絶縁破壊強度（ＢＥＯＸ）分布が得られた。  
以上の試験結果から明らかなように、本第５の実施の形態においては、前記第１〜第４の実施の形態に比べて、一層高い信頼性を実現できるという効果が得られる。
【００６７】
図２０は前記第１の実施の形態のＯＮＯ膜ＭＩＳ構造体（１）と本第５の実施の形態のＯＮＯ膜ＭＩＳ構造体（２）の高周波Ｃ−Ｖ特性、quasi-static Ｃ−Ｖ特性を示している。前記第１の実施の形態と本第５の実施の形態とで、高周波Ｃ−Ｖ特性とquasi-static Ｃ−Ｖ特性の電圧軸方向の変移量を比較すると、本第５の実施の形態の変移量が１／２以下であることがわかる。定性的に言って、高周波Ｃ−Ｖ特性に対するquasi-static Ｃ−Ｖ特性の変移は、ゲート絶縁膜／ＳｉＣ界面の界面準位の量に対応していると言えるから、本第５の実施の形態は前記第１〜第４の実施の形態に比べて、より良好なゲート絶縁膜／ＳｉＣ界面を実現していると言うことができる。
【００６８】
なお、説明するまでもないが、本第５の実施の形態の構造と製造方法は、シリコン酸化膜１０の属性と形成法を除けば、基本的に前記第１〜第４の実施の形態と同様であるから、本第５実施の形態は前記第１〜第４の実施の形態が持っている『「コンタクト抵抗が高い」「ゲート領域外に不要なＯＮＯ膜が残っている」という問題を解決できる』という効果を同様に具有している。
【００６９】
《第６の実施の形態》
前記第１〜第５の実施の形態では、ＯＮＯ膜ゲート絶縁膜の一部をなす酸化シリコン膜１０、１０a、１０ｂを、ＳｉＣエピタキシャル基板１のＳｉＣ熱酸化膜で形成していた。しかしながら、ある種のＭＩＳ構造デバイスにおいてはＳｉＣ熱酸化膜が使用できない場合がある。本第６の実施の形態は、このような場合に満足の行く実施の形態を与えるものである。  
簡単のために、と同時に、前記実施の形態との効果の比較を容易にするために、ここでは、前記第１の実施の形態と同様のＯＮＯ膜ＭＩＳ構造体に適用した例を用いて説明することにする。しかし、以下に説明する酸化シリコン膜の適正化技術は、前記第２〜第４の実施の形態に係るＯＮＯ膜ＭＩＳ構造体（の酸化シリコン膜）にも等しく適用可能であり、すべての実施の形態において極めて効果的である。  
本第６の実施の形態に係るＯＮＯ膜ＭＩＳ構造体の構成及びその製造方法は、酸化シリコン膜１０の属性とＯＮＯゲート絶縁膜の形成法を除けば、前記第１の実施の形態となんら異ならない。故に、全体の説明を省略し、構成はシリコン酸化膜１０の属性のみ、また、製造方法はＯＮＯ膜の形成工程とその前後の工程だけについて説明することにする。  
本第６実施の形態の酸化シリコン膜１０は、ＳｉＣエピタキシャル基板１の表面に化学的気相成長法等の熱酸化以外の手段で堆積し、その後、ゲート電極７の多結晶Ｓｉを成膜するまでの工程期間に、例えば８００℃以上１３５０℃未満の酸化雰囲気あるいは不活性ガス雰囲気で熱処理した膜であることを特徴としている。厚みは、例えば４ｎｍ〜２０ｎｍがよいが、この範囲に限定されるものではない。
【００７０】
〈製造方法〉
次に、製造方法について説明する。  
まず、第１の実施の形態における製造方法で説明した工程（ａ）と（ｂ）を実施して図３（ｂ）に示した構造を形成する。  
続いて、ゲート窓６を開口したエピタキシャル基板１をＲＣＡ洗浄で十分洗浄し、洗浄の最終段階において、ＲＣＡ洗浄で開口部表面に生成した化学的酸化膜を除去するために緩衝フッ酸溶液に５秒〜１０秒間浸した後、超純水で緩衝フッ酸溶液を完全にすすぎ落とし、乾燥する。  
次に、熱酸化以外の堆積手段で、ゲート窓６の底部に所定の厚みの酸化シリコン膜１０（＝ＯＮＯ膜の第１層目）を成膜する。望ましい堆積手段としては、例えば、常圧あるいは減圧ＣＶＤ法を挙げることができるが、これに限定されるものではない。この成膜でエピタキシャル基板１の裏面にも一過性の酸化シリコン膜（ＳｉＣ熱酸化膜）２０２が形成される。この酸化シリコン膜２０２は、後の工程で形成される基板裏面の一過性のＳｉＮ膜をドライエッチングで除去する際、エッチングダメージから基板裏表面を保護する機能がある。この酸化膜保護がないと、基板裏面の結晶性が乱れて、裏面電極１７の接触抵抗が増大する。
【００７１】
ゲート窓６の底部に酸化シリコン膜１０を形成したところで、次にエピタキシャル基板１の表全面にＳｉＨ２Ｃｌ２とＮＨ３を用いたＬＰＣＶＤ法でＳｉＮ膜１１（＝ＯＮＯ膜の第２層目）を堆積し、堆積し終ったら直ちに、基板１を９５０℃でパイロジェニック酸化し、ＳｉＮ膜１１の表面に所定の厚みのＳｉＮ熱酸化膜１２（＝ＯＮＯ膜の第３層目）を成長する。図２１（ｃ）はこの段階での基板１の断面構造を示している。基板１の裏面の２０３と２０４は前記ＳｉＮ膜１１の堆積とＳｉＮ熱酸化膜１２の成長で自動的に形成された一過性のＳｉＮ膜とＳｉＮ熱酸化膜である。  
このパイロジェニック酸化は、前述の構成の項で説明した酸化シリコン膜１０に対する「８００℃以上の酸化雰囲気あるいは不活性ガス雰囲気での熱処理」も兼ねている。すなわち、酸化シリコン膜１０の熱処理は、後続のＳｉＮ熱酸化膜１２の形成工程にて同時に実施される。酸化シリコン膜１０に対する上記熱処理は酸化シリコン膜１０の成膜直後に行う必要は必ずしもなく、このように、ゲート電極７用の多結晶Ｓｉの成膜までの間に実施することができる。
【００７２】
ところで、上記工程のようにＳｉＮ膜１１のパイロジェニック酸化工程に、酸化シリコン膜１０の熱処理工程を兼用させる製造方法は工程数の節約になるので、極めて合理的な手法といえるが、一般には、このパイロジェニック酸化の酸化条件が、酸化シリコン膜１０の熱処理条件がその最適条件であるとは限らない。したがって、もし、本第６の実施の形態の効果の最大化を企図するなら、酸化シリコン膜１０に対する熱処理は、パイロジェニック酸化工程とは独立した工程として設けるのが望ましい。  
ＯＮＯ膜を形成したところで、ＳｉＣエピタキシャル基板１の表裏全面にシラン原料を用いた減圧ＣＶＤ法（成長温度６００℃〜７００℃）で厚み３００〜４００ｎｍ多結晶Ｓｉ膜を成膜する。  
これ以降の製造工程は第１の実施の形態の製造方法の説明（ｄ）〜（ｉ）と全く同じなので、説明を省略する。
【００７３】
前述の図１９には、本第６の実施の形態に基づいて製造したＯＮＯ膜ＭＩＳ構造体のＴＤＤＢ信頼性試験結果（＝累積故障率Ｆのワイブルプロット）を示している。試験方法は同図掲載の他のデータと同じである。試験品の酸化シリコン膜１０（厚み約１０ｎｍ）の形成方法はシランと酸素を原料とした常圧ＣＶＤ法であり、同酸化シリコン膜１０に対する熱処理はＳｉＮ膜１１（厚み５３ｎｍ）のパイロジェニック酸化に兼ねさせている。その他の構成は前記第１の実施の形態と全く同じである。  
本第６の実施の形態は、前記第１の実施の形態と比較してみると、寿命（ＱＢＤ）分布が全体に長寿命側に顕著にシフトしている。故障率Ｆ＝５０％点でＱＢＤを比べてみると、前記第１の実施の形態がＱＢＤ＝３０Ｃ／ｃｍ２なのに対して、本第６実施形態はＱＢＤ＝５９Ｃ／ｃｍ２であった。本第６の実施の形態は、前記第１の実施の形態に比べて、約２倍のＱＢＤ寿命の改善が達成できる。この値は前記第５の実施の形態のＱＢＤ寿命よりも更に高い値である。  
また、絶縁破壊試験も実施した。その結果、図７の前記第１の実施の形態の結果に比べて、約１．５ＭＶ／ｃｍ高い絶縁破壊強度（ＢＥＯＸ）分布が得られた。  
以上の試験結果から明らかなように、本第６の実施の形態は、従来技術よりもけた違いに高く、前記第１〜第５の実施の形態に比べても、一層高い信頼性を実現できるという効果が得られる。  
前記第６の実施の形態の構造と製造方法は、シリコン酸化膜１０の属性とＯＮＯ膜の形成法を除けば、基本的に前記第１〜第４の実施の形態と同様である。したがって、本第６の実施の形態は前記第１〜第４の実施の形態が持っている『「コンタクト抵抗が高い」「ゲート領域外に不要なＯＮＯ膜が残っている」という問題を解決できる』という効果を同様に具有している。
【００７４】
なお、以上説明した実施の形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施の形態の半導体装置の要部断面図である。
【図２】本発明の第１の実施の形態の半導体装置の拡大要部断面図である。
【図３】本発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図４】本発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図５】本発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図６】本発明の第１の実施の形態の半導体装置の製造工程断面図である。
【図７】本発明の第１の実施の形態を適用した半導体装置のゲート絶縁膜の特性を示す図である。
【図８】本発明の第１の実施の形態を適用した半導体装置のゲート絶縁膜の特性を示す図である。
【図９】本発明の第１の実施の形態を適用した半導体装置のゲート絶縁膜の特性を示す図である。
【図１０】本発明の第２の実施の形態の半導体装置の要部断面図である。
【図１１】本発明の第２の実施の形態の半導体装置の製造工程断面図である。
【図１２】本発明の第２の実施の形態の半導体装置の製造工程断面図である。
【図１３】本発明の第２の実施の形態の半導体装置の製造工程断面図である。
【図１４】本発明の第３の実施の形態の半導体装置の要部断面図である。
【図１５】本発明の第３の実施の形態の半導体装置の製造工程断面図である。
【図１６】本発明の第３の実施の形態の半導体装置の製造工程断面図である。
【図１７】本発明の第３の実施の形態の半導体装置の製造工程断面図である。
【図１８】本発明の第３の実施の形態の半導体装置の製造工程断面図である。
【図１９】図９の本発明の第１の実施の形態と同様の方法で実施した、第４の実施の形態に係るＴＤＤＢ信頼性試験結果を示す図である。
【図２０】本発明の第１の実施の形態のＯＮＯ膜ＭＩＳ構造体（１）と第５の実施の形態のＯＮＯ膜ＭＩＳ構造体（２）の高周波Ｃ−Ｖ特性、quasi-static Ｃ−Ｖ特性を示す図である。
【図２１】本発明の第６の実施の形態の基板１の断面構造を示す工程断面図である。
【符号の説明】
【００７６】
１…ＳｉＣ基板                          ２…ｎ−型エピタキシャル層
３…フィールド絶縁膜                    ４…下部絶縁膜
５…上部絶縁膜                          ６…ゲート窓
７、７ａ、７ｂ…ゲート電極        ８、８ａ、８ｂ…多結晶Ｓｉ熱酸化膜
９、９ａ、９ｂ…ＯＮＯゲート絶縁膜  １０、１０ａ、１０ｂ…ＳｉＣ熱酸化膜
１１、１１ａ、１１ｂ…ＳｉＮ膜    １２、１２ａ、１２ｂ…ＳｉＮ熱酸化膜
１３、１３ａ、１３ｂ…ＳｉＮ側面熱酸化膜
１４、１４ａ、１４ｂ…層間絶縁膜
１５…ゲートコンタクト窓                  １６…内部配線
１７…オーム性接触電極（ドレイン電極）    ２０…ＣＶＤ酸化膜
２１ａ、２１ｂ…第１イオン注入マスク      ２５…ソース接触母材
５３ａ、５３ｂ…ｐ型ベース領域    ５４ａ、５４ｂ…ｎ＋型ソース領域
５７…ｐ＋型ベースコンタクト領域          ６３…ソース窓
６４…ソース電極                          ７０…素子領域（ユニットセル）
２０１…一過性ＳｉＣ熱酸化膜            ２０２…一過性ＳｉＣ熱酸化膜
２０３…一過性ＳｉＮ膜                  ２０４…一過性ＳｉＣ熱酸化膜
Ｇ…ゲート電極外縁端                        Ｎ…ＳｉＮ膜外縁端
【図１】
2006074024.tif 000003
【図２】
2006074024.tif 000004
【図３】
2006074024.tif 000005
【図４】
2006074024.tif 000006
【図５】
2006074024.tif 000007
【図６】
2006074024.tif 000008
【図７】
2006074024.tif 000009
【図８】
2006074024.tif 000010
【図９】
2006074024.tif 000011
【図１０】
2006074024.tif 000012
【図１１】
2006074024.tif 000013
【図１２】
2006074024.tif 000014
【図１３】
2006074024.tif 000015
【図１４】
2006074024.tif 000016
【図１５】
2006074024.tif 000017
【図１６】
2006074024.tif 000018
【図１７】
2006074024.tif 000019
【図１８】
2006074024.tif 000020
【図１９】
2006074024.tif 000021
【図２０】
2006074024.tif 000022
【図２１】
2006074024.tif 000023