(57)【要約】    【課題】  同じピクセルデータが有する経路の差によって発生するオフセットノイズを除去し、イメージ品質を向上させることができるＣＭＯＳイメージセンサを提供すること。【解決手段】  第１ピクセル及び第２ピクセルが配列されたピクセルアレイ部と、第１及び第２ピクセルによって生成された第１及び第２ピクセルデータを伝送するための第１及び第２アナログデータバス（１１２、１１４）と、入力される信号を増幅し、純粋なピクセルデータを抽出する第１及び第２アナログ信号処理手段（１３２、１３４）と、第１及び第２ピクセルデータをスワッピングさせて、スワッピングされた第１及び第２ピクセルデータがそれぞれ前記第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング手段（２００）とを備える。【選択図】      図２
2006074783.tif 000002
【特許請求の範囲】
【請求項１】
第１ピクセル及び第２ピクセルがロー方向及びカラム方向に複数配列されたピクセルアレイ部と、
前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータを伝送するための第１及び第２アナログデータバスと、
入力される信号を増幅し、純粋なピクセルデータを抽出する第１及び第２アナログ信号処理手段と、
前記第１及び第２ピクセルデータをスワッピングさせて、スワッピングされた前記第１及び第２ピクセルデータがそれぞれ第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング手段と
を備えることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記スワッピング手段が、前記第１ピクセルデータが前記第２アナログデータバスを介して伝送される場合には、前記第１及び第２アナログデータバスによって伝送されるデータをパスさせて出力し、前記第１ピクセルデータが、前記第１アナログデータバスを介して伝送される場合には、前記第１及び第２アナログデータバスによって伝送されるデータをスワッピングして出力することを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
前記ピクセルアレイ部に装備された前記第１及び第２ピクセルによるピクセルデータをサンプリングして出力するＣＤＳ部と、
選択信号を生成するカラム駆動器と、
前記選択信号に応答し、前記ＣＤＳ部の出力信号を前記第１または第２アナログデータバスに印加する選択部と
をさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記第１ピクセルが、緑の波長帯域の光を感知し、前記第２ピクセルが、赤の波長帯域または青の波長帯域の光を感知することを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記第１ピクセルが、光の輝度及び彩度のうちの１つの特性を感知し、第２ピクセルが、光の輝度及び彩度のうち、前記第１ピクセルが感知する特性と異なる１つの特性を感知することを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記第１及び第２アナログ信号処理手段の出力データを交互に１つのラインを介して出力するデマルチプレクサと、
前記デマルチプレクサの出力データをデジタル信号に変換して出力するアナログデジタル変換手段とをさらに備え、
前記デマルチプレクサが、入力される制御信号に応答して前記スワッピング手段によって変更されたピクセルデータの順序を元のイメージデータの順序通りに復元して出力することを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記第１及び第２アナログ信号処理手段の出力信号を交互に１つのラインを介して出力するデマルチプレクサと、
前記デマルチプレクサの出力信号をデジタル信号に変換して出力するアナログデジタル変換手段と、
前記アナログデジタル変換手段の出力信号が印加され、前記スワッピング手段によってスワッピングが行われたピクセルデータに対してのみ再スワッピングを行って出力する再スワッピング手段とをさらに備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記再スワッピング手段が、
入力信号をクロックに同期させて出力する第１フリップフロップと、
前記第１フリップフロップの出力信号をクロックに同期させて出力する第２フリップフロップと、
スワッピング信号に応答して、第１遅延クロック及び第１スワッピングクロックのうちのいずれか１つを選択し、前記第１フリップフロップのクロックとして提供する第１デマルチプレクサと、
前記スワッピング信号に応答して、前記第２遅延クロック及び前記第スワッピングクロックのうちのいずれか１つを選択し、前記第２フリップフロップのクロックとして提供する第２デマルチプレクサと、
前記スワッピング信号及びパス信号を印加され、制御信号を生成する制御信号生成部と、
前記制御信号に応答して、前記第２フリップフロップの出力信号及び前記入力信号のうちのいずれか１つを選択して出力する第３デマルチプレクサと
を備えることを特徴とする請求項７に記載のＣＭＯＳイメージセンサ。
【請求項９】
第１ピクセル及び第２ピクセルが、ロー方向及びカラム方向に複数配列されるピクセルアレイ部と、
前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータを送信するための第１及び第２アナログデータバスと、
入力される信号を増幅し、純粋なピクセルデータを抽出する第１及び第２アナログ信号処理手段と、
前記第１及び第２ピクセルデータをスワッピングし、スワッピングされる第１及び第２ピクセルデータがそれぞれ前記第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング手段と
を備えることを特徴とするイメージデータ変換装置。
【請求項１０】
前記ピクセルアレイ部に装備された前記第１及び第２ピクセルによるピクセルデータをサンプリングして出力するＣＤＳ部と、
選択信号を生成するカラムドライバーと、
前記選択信号に応答して前記ＣＤＳ部の出力信号を前記第１または第２アナログデータバスに印加する選択部と
をさらに備えることを特徴とする請求項９に記載のイメージデータ変換装置。
【請求項１１】
前記第１及び第２アナログ信号処理手段の出力データを交互に１つのラインを介して出力するデマルチプレクサと、
前記デマルチプレクサの出力データをデジタル信号に変換して出力するアナログデジタル変換手段とをさらに具備し、
前記デマルチプレクサが、入力される制御信号に応答して前記スワッピング手段によって変更されたピクセルデータの順序を元のイメージデータの順序通りに復元して出力することを特徴とする請求項９に記載のイメージデータ変換装置。
【請求項１２】
前記第１及び第２アナログ信号処理手段の出力信号を交互に１つのラインを介して出力するデマルチプレクサと、
前記デマルチプレクサの出力信号をデジタル信号に変換して出力するアナログデジタル変換手段と、
前記アナログデジタル変換手段の出力信号を印加されて、前記スワッピング手段によってスワッピングが行われたピクセルデータに対してのみ再スワッピングを行って出力する再スワッピング手段と
をさらに備えることを特徴とする請求項９に記載のイメージデータ変換装置。
【請求項１３】
前記再スワッピング手段が、
入力信号をクロックに同期させて出力する第１フリップフロップと、
前記第１フリップフロップの出力信号をクロックに同期させて出力する第２フリップフロップと、
スワッピング信号に応答して、第１遅延クロック及び第１スワッピングクロックのうちのいずれか１つを選択して前記第１フリップフロップのクロックに提供する第１デマルチプレクサと、
前記スワッピング信号に応答して、第２遅延クロック及び第２スワッピングクロックのうちのいずれか１つを選択して前記第２フリップフロップのクロックに提供する第２デマルチプレクサと、
前記スワッピング信号及びパス信号が印加され、制御信号を生成する制御信号生成部と、
前記制御信号に応答して前記第２フリップフロップの出力信号または前記入力信号のうちのいずれか１つを選択して出力する第３デマルチプレクサと
を備えることを特徴とする請求項１２に記載のイメージデータ変換装置。
【請求項１４】
第１ピクセル及び第２ピクセルがロー方向及びカラム方向に複数配列されたピクセルアレイ部を具備して、イメージデータを電気的信号に変換する装置のピクセルデータを処理する方法であって、
前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータが、第１または第２アナログデータバスに印加される伝達ステップと、
前記第１及び第２ピクセルデータをスワッピングし、スワップングされた第１及び第２ピクセルデータがそれぞれの第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング選択ステップと、
第１及び第２アナログ信号処理手段に伝送された信号を受信し、増幅して出力する処理ステップと
を含むことを特徴とするピクセルデータ処理方法。
【請求項１５】
前記スワッピング選択ステップにおいて、
前記第１ピクセルデータが前記第２アナログデータバスを介して伝送される場合には、前記第１及び第２アナログデータバスによって伝送されたデータをパスさせて出力し、
前記第１ピクセルデータが前記第１アナログデータバスを介して伝送される場合には、前記第１及び第２アナログデータバスによって伝送されたデータをスワッピングさせて出力することを特徴とする請求項１４に記載のピクセルデータ処理方法。
【請求項１６】
前記第１ピクセルデータが、緑の波長帯域の光を感知して生成されたデータであり、前記第２ピクセルデータが、赤の波長帯域又は青の波長帯域の光を感知して生成されたデータであることを特徴とする請求項１４に記載のピクセルデータ処理方法。
【請求項１７】
前記第１ピクセルデータは、光の輝度及び彩度のうちの１つの特性を感知し、前記第２ピクセルデータが、光の輝度及び彩度のうち、前記第１ピクセルが感知する特性と異なる１つの特性を感知することを特徴とする請求項１４に記載のピクセルデータ処理方法。
【請求項１８】
入力される制御信号に応答して、前記増幅された出力信号を受信して、前記スワッピングされるピクセルデータの順序を元のイメージデータの順序通りに復元してひとつのラインを介して交互に出力するデマルチプレクシングステップと、
前記デマルチプレクシングステップの出力データをデジタル信号に変換して出力する変換ステップと
をさらに備えることを特徴とする請求項１４に記載のピクセルデータ処理方法。
【請求項１９】
前記デマルチプレクシングステップにおいて、
第１カラムの第１ピクセルデータ及び第２ピクセルデータが入力されると、これを順に出力させ、第２カラムの第１ピクセルデータ及び第２ピクセルデータが入力されると、これを入力された順序と逆の順序で出力させることを特徴とする請求項１８に記載のピクセルデータ処理方法。
【請求項２０】
前記第１カラムが偶数列で、前記第２カラムが奇数列であることを特徴とする請求項１９に記載のピクセルデータ処理方法。
【請求項２１】
前記増幅された出力信号を１つのラインを介して交互に出力するデマルチプレクシングステップと、
前記デマルチプレクシングステップの出力データをデジタル信号に変換して出力する変換ステップと、
入力される制御信号に応答して、前記変換されたデジタル信号をピクセルアレイの順序に再スワッピングして出力する再スワッピングステップと
を含むことを特徴とする請求項１４に記載のピクセルデータ処理方法
【請求項２２】
前記再スワッピングステップにおいて、奇数番目に入力されたデジタル信号をホールディングし、偶数番目に入力されたデジタル信号を直ちに出力させた後、前記ホールディングされた奇数番目に入力された前記デジタル信号を出力させることを特徴とする請求項２１に記載のピクセルデータ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（Ｉｍａｇｅ  ｓｅｎｓｏｒ）に関し、さらに詳細には、経路の違いによるオフセットを除去してイメージ品質を向上させることができるＣＭＯＳイメージセンサ、そのイメージデータ変換装置及びそのピクセルデータ処理方法に関する。
【背景技術】
【０００２】
一般に、イメージセンサとは、光学映像（Ｏｐｔｉｃａｌ  ｉｍａｇｅ）を電気信号に変換する半導体素子であり、このうち電荷結合素子（ＣＣＤ：Ｃｈ−ａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）は、個々のＭＯＳキャパシタが、相互に非常に近接した位置にあり、電荷キャリアがキャパシタに格納されてから移送される素子である。ＣＭＯＳイメージセンサは、ＣＭＯＳ直接回路製造技術を用いてピクセルアレイを構成し、順に出力を検出するスイッチング方式を採用する素子である。ＣＭＯＳイメージセンサは、低電力消費という大きい利点を有しているため、携帯電話など個人携帯用システムに非常に有用である。
【０００３】
図１は、従来の技術に係るＣＭＯＳイメージセンサの構成を示すブロック図であり、ピクセルから得られたイメージデータ（アナログ信号）が処理される過程を示す。
【０００４】
図１に示しているように、従来の技術に係るＣＭＯＳイメージセンサは、Ｒ（Ｒｅｄ：赤）、Ｇ（Ｇｒｅｅｎ：緑）、Ｂ（Ｂｌｕｅ：青）ピクセル（Ｐｉｘｅｌ）が、ロー（ｒｏｗ）方向にＮ個、カラム（ｃｏｌｕｍｎ）方向にＭ個（Ｎ、Ｍは正の整数）でマトリックス状に配置され、ピクセルアレイ１０を構成しており、各カラムに対応する１つずつのＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）から構成されたＣＤＳ部２０がピクセルアレイ部１０の下段側に配置される。ピクセルアレイ部１０の右側には、ＣＤＳ部２０から出力されたアナログ信号を処理するためのＡＳＰ部（Ａｎａｌｏｇ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）３０が配置される。
【０００５】
また、ＣＤＳ部２０から出力された信号は、アナログデータバスを通してＡＳＰ部３０に伝送され、アナログデータバスは、第１アナログデータバス５２と第２アナログデータバス５４とから構成される。
【０００６】
そして、ＣＤＳ部２０の各ＣＤＳの出力は、カラム駆動器４０から生成された選択信号ＣＳ０、ＣＳ１、ＣＳ２．．．．により制御される選択部６０によって、第１または第２アナログデータバス５２、５４に出力される。選択部６０は、ＣＤＳ出力段とアナログデータバスとを接続するスイッチから構成される。
【０００７】
また、ＡＳＰ部３０は、第１及び第２アナログデータバス５２、５４を介して送信されたそれぞれのアナログデータを増幅するＡＳＰ−Ａ及びＡＳＰ−Ｂ（３２、３４）を具備する。
【０００８】
参考に、ＣＤＳ２０は、各ピクセルでリセット信号（Ｒｅｓｅｔ  ｓｉｇｎａｌ）及びデータ信号（Ｄａｔａ  ｓｉｇｎａｌ）をそれぞれサンプリングし、アナログデータバスに出力し、ＡＳＰ部３０でリセット信号とデータ信号との差を求めた後、増幅する役割を果たす。したがって、実質的な被写体のイメージに対する純粋なピクセルデータを得るようにする。
【０００９】
また、カラム駆動器４０は、カラムアドレスを印加されて選択信号ＣＳ０、ＣＳ１、ＣＳ２．．．．を生成する。
【００１０】
従来の技術に係るＣＭＯＳイメージセンサの動作を簡略に説明する。
【００１１】
ＣＭＯＳイメージセンサは、ピクセルデータを読み出す時、ピクセルアレイ部１０のあるロー（ｒｏｗ）のピクセルは、同時に（同一クロックで）一度にＣＤＳ部２０の各ＣＤＳに伝送される。次いで、ＣＤＳ２０の出力は、カラム駆動器４０により制御されて選択部６０によって、第１及び第２アナログデータバス５２、５４に印加されて順にＡＳＰ部３０に伝送される。
【００１２】
一方、最初及び２つ目のローに位置するピクセルデータが、第１及び第２アナログデータバスに出力される順序は、下記の表１の通りである。
【００１３】
【表１】
2006074783.tif 000003
表１から、同じローに位置するピクセルの中でも、奇数番目のカラムのピクセルデータは、第１アナログデータバスに印加され、偶数番目のカラムのピクセルデータは、第２アナログデータバスに印加されることが分かる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、同じＧピクセルデータでも位置するカラムによって、第１アナログデータバスを介して経路Ａを経由するか、第２アナログデータバスを介して経路Ｂを経由することになる。Ｒ、Ｂピクセルデータも位置するカラムによって、経路ＡまたはＢを経由することになる。このように、同じデータであるにもかかわらず、他の経路を経由することによって、オフセットを有することになる。
【００１５】
このように、経路の差によってオフセットが発生すると、実際のイメージ上にオフセットノイズが現れるようになりイメージの品質が低下する。
【００１６】
本発明は、上記の問題を解決するためになされたものであって、その目的は、同じピクセルデータが有する経路の差によって発生するオフセットノイズを除去し、イメージ品質を向上させることができるＣＭＯＳイメージセンサ、そのイメージデータ変換装置及びそのピクセルデータ処理方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記の目的を達成するため、本発明に係るＣＭＯＳイメージセンサは、第１ピクセル及び第２ピクセルがロー方向及びカラム方向に複数配列されたピクセルアレイ部と、前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータを伝送するための第１及び第２アナログデータバスと、入力される信号を増幅し、純粋なピクセルデータを抽出する第１及び第２アナログ信号処理手段と、前記第１及び第２ピクセルデータをスワッピングさせて、スワッピングされた第１及び第２ピクセルデータがそれぞれ前記第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング手段とを備えることを特徴としている。
【００１８】
また、本発明に係るイメージデータ変換装置は、第１ピクセル及び第２ピクセルが、ロー方向及びカラム方向に複数配列されるピクセルアレイ部と、前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータを送信するための第１及び第２アナログデータバスと、入力される信号を増幅し、純粋なピクセルデータを抽出する第１及び第２アナログ信号処理手段と、前記第１及び第２ピクセルデータをスワッピングし、スワッピングされる第１及び第２ピクセルデータがそれぞれ前記第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング手段とを備えることを特徴としている。
【００１９】
また、本発明に係るピクセルデータ処理方法は、第１ピクセル及び第２ピクセルがロー方向及びカラム方向に複数配列されたピクセルアレイ部を具備して、イメージデータを電気的信号に変換する装置のピクセルデータを処理する方法であって、前記第１ピクセル及び第２ピクセルによって生成された第１ピクセルデータ及び第２ピクセルデータが、第１または第２アナログデータバスに印加される伝達ステップと、
前記第１及び第２ピクセルデータをスワッピングし、スワップングされた第１及び第２ピクセルデータがそれぞれの第１及び第２アナログ信号処理手段に伝送されるようにするスワッピング選択ステップと、第１及び第２アナログ信号処理手段に伝送された信号を受信し、増幅して出力する処理ステップとを含むことを特徴としている。
【発明の効果】
【００２０】
本発明に係る同じピクセルデータが、異なる経路を経由するために発生するオフセットノイズを、スワッピングを通して除去することによって、イメージ品質を向上させることができる。また、スワッピングによってピクセルデータの順序が変わるため、これをディマルティプレクシングする過程によって、または、これを最終出力するステップにおいて、再スワッピングする過程によって従来のピクセルイメージを復元することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付された図面を参照して本発明の好ましい実施の形態を詳細に説明する。
【００２２】
図２は、本発明の実施の形態に係るＣＭＯＳイメージセンサの構成を示すブロック図であり、ピクセルから得られたイメージデータ（アナログ信号）が処理される過程を示す。
【００２３】
図２に示したように、本発明の実施の形態に係るＣＭＯＳイメージセンサは、Ｒ（Ｒｅｄ）、Ｇ（Ｇｒｅｅｎ）、Ｂ（Ｂｌｕｅ）ピクセルがロー方向にＮ個、カラム方向にＭ個（Ｎ及びＭは正の整数）でマトリックス状に配置されてピクセルアレイ１００を構成しており、各カラムに対応する１つずつのＣＤＳから構成されたＣＤＳ部１２０がピクセルアレイ部１００の下段側に配置される。ピクセルアレイ部１００の右側には、ＣＤＳ部１２０から出力されたアナログ信号を処理するＡＳＰ部（Ａｎａｌｏｇ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１３０が配置される。
【００２４】
そして、カラム駆動器１４０で生成された選択信号ＣＳ０、ＣＳ１、ＣＳ２．．．．により制御される選択部１６０によって、ＣＤＳ部の出力信号が第１または第２アナログデータバス１１２、１１４に印加される。
【００２５】
特に、ＡＳＰ部１３０を説明すると、ピクセルデータを送信するための第１及び第２アナログデータバス１１２、１１４と、第１及び第２アナログデータバス１１２、１１４を介して送信されるデータのうち、同じ特性のピクセルデータが同じ経路を経由するようにスワッピングするスワッピング部２００と、スワッピング部２００の出力信号をそれぞれ増幅するＡＳＰ−Ａ及びＡＳＰ−Ｂ（１３２、１３４）を具備する。
【００２６】
次いで、本実施の形態に係るＡＳＰ部を備えるＣＭＯＳイメージセンサの動作を説明する。
【００２７】
まず、図３Ａはスワッピング部２００周辺の構成を示すブロック図であり、スワッピング部２００が、第１及び第２アナログデータバス１１２、１１４を介して印加される最初のローのピクセルデータを、パスさせる場合を示している。
【００２８】
ＣＤＳ部１２０が、最初のローに位置するピクセルデータ「Ｂ１１、Ｇ１２、Ｂ１３、Ｇ１４、Ｂ１５、Ｇ１６、…」をサンプリングして格納した後、選択部（図示せず）が、カラムの奇数番目に位置するピクセルデータ「Ｂ１１、Ｂ１３、Ｂ１５、…」を第１アナログデータバス１１２に印加させ、カラムの偶数番目に位置するピクセルデータ「Ｇ１２、Ｇ１４、Ｇ１６、…」を第２アナログデータバス１１４に印加させる。次いで、スワッピング部２００が、第１及び第２アナログデータバス１１２、１１４のピクセルデータをパスさせると、これは各バスの該当ＡＳＰ−Ａ及びＡＳＰ−Ｂ（１３２、１３４）を介してＡ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈに伝えられる。したがって、最初のローのＢピクセルデータ「Ｂ１１、Ｂ１３、Ｂ１５、…」はＡ経路Ａ−Ｐａｔｈを経由し、Ｇピクセルデータ「Ｇ１２、Ｇ１４、Ｇ１６、…」はＢ経路Ｂ−Ｐａｔｈを経由することになる。これを順に整理したものが、下記の表２の最初のローに該当するカラムである。
【００２９】
【表２】
2006074783.tif 000004
また、図３Ｂはスワッピング部２００周辺の構成を示すブロック図であり、スワッピング部２００が第１及び第２アナログデータバス１１２、１１４のピクセルデータをスワッピングして出力することを示している。
【００３０】
３Ｂ図に示したように、第１アナログデータバス１１２に印加されたＧピクセルデータ「Ｇ２１、Ｇ２３、Ｇ２５、…」と、第２アナログデータバス１１４に印加されたＲピクセルデータ「Ｒ２２、Ｒ２４、Ｒ２６、…」とは、スワッピング部２００のスワッピング動作によって相互に交換されて出力される。
【００３１】
次いで、スワッピング部２００の各出力信号は、該当するＡＳＰ−ＡまたはＡＳＰ−Ｂ（１３２、１３４）を介し、それぞれＡまたはＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈを経由することになる。これを整理したものが、上記の表２の２番目のローのカラムに該当し、Ｒピクセルデータ「Ｒ２２、Ｒ２４、Ｒ２６、…」とはＡ経路Ａ−Ｐａｔｈを、Ｇピクセルデータ「Ｇ２１、Ｇ２３、Ｇ２５、…」とはＢ経路Ｂ−Ｐａｔｈを経由することが分かる。
【００３２】
このように上述した本発明のＡＳＰ部１３０は、スワッピング部を具備し、偶数番目に位置するローのピクセルデータはパスさせ、奇数番目に位置するローのピクセルデータはスワッピングさせることによって、Ｒ及びＢピクセルデータがＡ経路を、ＧピクセルデータがＢ経路を経由するようにする。
【００３３】
したがって、本実施の形態に係るＣＭＯＳイメージセンサは、スワッピング部２００を具備し、同じピクセルデータが同じ経路を介して送信されるようにすることによって、同じ特性のピクセルデータが送信される経路の不一致によって従来発生していたオフセットノイズを除去し、イメージ品質を向上させる。
【００３４】
上記した実施の形態において、ＡＳＰ部１３０に入力されたデータがスワッピング部２００を介して、同じ特性のピクセルデータが同じ経路を経由して送信されて出力された時、ＡＳＰ部１３０の入力データと出力データとが相互に異なる配列を有するようになることを防止するために、再整列させる方法を以下に説明する。
【００３５】
図４は、本発明の別の実施の形態に係るスワッピングされるデータを再整列させるＡＳＰ部の内部構成を示す回路図である。
【００３６】
図４に示したように、本発明の別の実施の形態に係るＡＳＰ部は、ピクセルデータを伝送するための第１及び第２アナログデータバス１１２、１１４と、第１及び第２アナログデータバス１１２、１１４に伝送される同じピクセルデータが同じ経路を経るように、スワッピングするスワッピング部２００と、スワッピング部２００の第１及び第２出力ラインに印加されるピクセルデータをそれぞれ増幅し、Ａ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈに出力するＡＳＰ−Ａ及びＡＳＰ−Ｂ（１３２、１３４）と、Ａ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈのピクセルデータを交互に１つのラインを介して出力し、制御信号ｓｗｐ＿ｃｔｒに応答してスワッピング部２００によって変更されたピクセルデータの順序を、元のイメージ通りに復元して出力するデマルチプレクサ２１０と、デマルチプレクサ２１０の出力データをデジタル信号ＯＵＴに変換して出力するＡＤＣ部２２０とを具備する。
【００３７】
まず、図３Ａ及び図３Ｂに関して説明したように、スワッピング部２００は、第１及び第２アナログデータバス１１２、１１４を介して印加される偶数番目に位置するローのピクセルデータをパスさせ、奇数番目に位置するローのピクセルデータは、スワッピングさせることによって、Ｒ及びＢピクセルデータがＡ経路を、ＧピクセルデータがＢ経路を経由するようにする。
【００３８】
次いで、デマルチプレクサ２１０は、制御信号ｓｗｐ＿ｃｔｒに応答して、Ａ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈのピクセルデータを交互に１つのラインを介して出力し、制御信号ｓｗｐ＿ｃｔｒによって出力する順序を変更する。これに関して図５を参照して説明する。
【００３９】
図５は、デマルチプレクサ２１０の動作を示すタイミングチャートであり、制御信号ｓｗｐ＿ｃｔｒによる「デマルチプレクサの選択経路」及びそれに係る「デマルチプレクサの出力」を示す。また、「α」の期間は、Ａ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈを介して最初のローのピクセルデータが印加される状況であり、「β」の期間は、２番目のローのピクセルデータが印加される状況である。
【００４０】
まず、「α」の期間では、制御信号ｓｗｐ＿ｃｔｒが論理レベル「Ｌ」を有するため、デマルチプレクサ２１０がＡ経路Ａ−ＰａｔｈとＢ経路Ｂ−Ｐａｔｈの順に交互にピクセルデータを出力する。したがって、Ａ経路に印加されるＢ１１ピクセルデータがまず出力された後、次いで、Ｂ経路に印加されたＧ１２ピクセルデータが出力される。
【００４１】
また、「β」の期間には、制御信号ｓｗｐ＿ｃｔｒが論理レベル「Ｈ」を有するため、デマルチプレクサ２１０は、Ｂ経路のピクセルデータを出力した後、Ａ経路のピクセルデータを出力する。したがって、Ｂ経路に印加されるＧ２１ピクセルデータが出力された後、次いで、Ｒ２２ピクセルデータが出力される。
【００４２】
上述のような過程を通して、デマルチプレクサ２１０が出力するピクセルデータを整理したものが下記の表３である。
【００４３】
【表３】
2006074783.tif 000005
表３から、デマルチプレクサ２１０は、スワッピング部２００によって変わったピクセルデータの順序を再整列させて出力することが分かる。
【００４４】
したがって、上述した本発明に係るＣＭＯＳイメージセンサは、同じピクセルが経る経路の差によって発生するオフセットを除去するために、スワッピング部を具備し、同じピクセルデータは、同じ経路を経るようにスワッピングを行う。また、このようなスワッピングによってピクセルアレイと異なる順序をデマルチプレクサによって再整列させるため、元のピクセルアレイの順序と同じ順序でピクセルデータが出力されるようにする。
【００４５】
図６は、本発明のさらに別の実施の形態に係るスワッピングされるデータを再整列させるＡＳＰ部の内部構成を示す回路図である。
【００４６】
図６に示したように、本実施の形態に係るＡＳＰ部は、ピクセルデータを伝送するための第１及び第２アナログデータバス１１２、１１４と、第１及び第２アナログデータバス１１２、１１４に伝送されるピクセルデータのうち、Ｇピクセルデータが同じ経路を経るようにスワッピングするスワッピング部２００と、スワッピング部２００の２つの出力信号をそれぞれ増幅し、これらをＡ経路Ａ−ＰａｔｈとＢ経路Ｂ−Ｐａｔｈとに出力するためのＡＳＰ−Ａ及びＡＳＰ−Ｂ（１３２、１３４）と、１つのラインを介してＡ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈのピクセルデータを交互に出力させるデマルチプレクサ２１０と、デマルチプレクサ２１０の出力信号をデジタル信号に変換するＡＤＣ部２２０と、ＡＤＣ部２２０の出力信号を再度スワッピングしてピクセルアレイの順序にピクセルデータが整列されて出力されるようにする再スワッピング部２３０とを具備する。
【００４７】
本実施の形態に係るＡＳＰ部を備えるＣＭＯＳイメージセンサの動作を、以下に説明する。
【００４８】
まず、図３Ａ及び図３Ｂに関して説明したように、スワッピング部２００は、第１及び第２アナログデータバス１１２、１１４を介して印加される偶数番目に位置するローのピクセルデータをそのままパスさせ、奇数番目に位置するローのピクセルデータをスワッピングすることによって、Ｒ及びＢピクセルデータがＡ経路を、ＧピクセルデータがＢ経路を経るようにする。
【００４９】
次いで、デマルチプレクサ２１０が、Ａ及びＢ経路Ａ−Ｐａｔｈ、Ｂ−Ｐａｔｈのピクセルデータを交互に１つのラインを介して出力させるが、これを整理したものが下記の表４である。
【００５０】
【表４】
2006074783.tif 000006
表４に示したように、２番目のローに位置するピクセルデータは「Ｒ２２、Ｇ２１、Ｒ２４、Ｇ２３、Ｒ２６、Ｇ２５、…」の順序であり、マトリックス内のピクセルアレイの順序とは異なっており、ＲピクセルデータがＧピクセルデータよりも先に出力されることが分かる。
【００５１】
これは、Ｇピクセルデータが同じ経路を介して伝送されるようにするために、スワッピング部２００によってスワッピングを行ったためである。従って、ピクセルアレイの順序にピクセルデータを出力するためには、再度スワッピング過程が必要となる。
【００５２】
一方、ＡＤＣ部２２０によってデデマルチプレクサ２１０の出力信号がデジタル信号に変換されて出力される。参考に、ＡＤＣ部２２０は、印加されるデータの順にこれを変換して出力させるため、デマルチプレクサ２１０の出力順序は維持される。
【００５３】
次いで、再スワッピング部２３０は、ＡＤＣ部２２０の出力信号のうち、スワッピング部２００によってスワッピングが行われたピクセルデータだけを再度スワッピングして、ピクセルアレイの順序に整列させてピクセルデータを出力する。
【００５４】
すなわち、再スワッピング部２３０は、スワッピング部２００によってスワッピング動作が行えない最初のローに位置するピクセルデータに該当する信号は、そのままパスさせて出力し、スワッピング部２００によってスワッピングされる２番目のローに位置するピクセルデータのうち、奇数番目のカラムのピクセルデータに該当する信号と、偶数番目のカラムのピクセルデータに該当する信号とは、順序を変更して出力することになる。
【００５５】
例えば、再スワッピング部２３０は第２番目のカラムのＲ２２ピクセルデータをホールディングし、第１番目のＧ２１ピクセルデータを出力した後、ホールディングされた第２番目のＲ２２ピクセルデータを出力する。このような方法で再スワッピングされて出力されるピクセルデータは、下記の表５のような順序で出力される。
【００５６】
【表５】
2006074783.tif 000007
表５に示したように、本実施の形態に係るＡＳＰ部は、再スワッピング部２３０を具備し、スワッピング部２００によって変更されたピクセルデータの順序を再整列させることによって、元のピクセルイメージを復元する。
【００５７】
次いで、再スワッピング部２３０の具現例を説明する。
【００５８】
図７は、図６の再スワッピング部２３０の内部構成を示す回路図である。
【００５９】
図７に示したように、再スワッピング部２３０は、入力信号をクロックに同期させて出力する第１フリップフロップ１５１と、第１フリップフロップ１５１の出力信号をクロックに同期させて出力する第２フリップフロップ１５２と、スワッピング信号ｓｗｐ＿ｃｔｒに応答して、第１遅延クロックｃｌｋ＿ｄｌｙ＿ｆ１及び第１スワッピングクロックｃｌｋ＿ｓｗａｐ＿ｆ１うちのいずれか１つを選択して第１フリップフロップ１５１にクロックとして提供する第１デマルチプレクサ１５４と、スワッピング信号ｓｗｐ＿ｃｔｒに応答して第２遅延クロックｃｌｋ＿ｄｌｙ＿ｆ２及び第２スワッピングクロックｃｌｋ＿ｓｗａｐ＿ｆ２うちのいずれか１つを選択して第２フリップフロップ１５２にクロックとして提供する第２デマルチプレクサ１５５と、スワッピング信号ｓｗｐ＿ｃｔｒ及びパス信号ｐｓ＿ｃｔｒを印加され、制御信号ｃｔｒを生成する制御信号生成部１５６と、制御信号ｃｔｒに応答して、第２フリップフロップ１５２の出力信号、または入力信号のうちのいずれか１つを選択して出力する第３デマルチプレクサ１５３とを具備する。
【００６０】
そして制御信号生成部１５６は、スワッピング信号ｓｗｐ＿ｃｔｒとパス信号ｐｓ＿ｃｔｒとを入力とするＡＮＤゲートで具現される。
【００６１】
図８は、図７の再スワッピング部２３０の動作を示すタイミングチャートであり、これを参照して再スワッピング部２３０の動作を説明する。
【００６２】
図８に示したように、再スワッピング部２３０に印加される信号は「Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ」である。
【００６３】
「α」は、再スワッピング部２３０が入力信号をパスさせて出力する場合であり、第１及び第２デマルチプレクサ１５４、１５５は、それぞれ遅延クロックｃｌｋ＿ｄｌｙ＿ｆ１及びｃｌｋ＿ｄｌｙ＿ｆ２を選択して、第１及び第２フリップフロップ１５１、１５２に印加する。第１及び第２フリップフロップ１５１、１５２は、それぞれに該当する遅延クロックＣｌｋ＿ｄｌｙ＿ｆ１及びｃｌｋ＿ｄｌｙ＿ｆ２に応答して出力信号ｆｆ１＿ｄｌｙ、ｆｆ２＿ｄｌｙを出力する。次いで、第３デマルチプレクサ１５３は、制御信号ｃｔｒに応答して第２フリップフロップ１５２の出力信号がパスされるようにすることによって、印加された順序と同じ順序で出力信号ＯＵＴが出力されるようにする。
【００６４】
「β」は、再スワッピング部２３０が奇数番目に印加された信号と偶数番目に印加される信号の順序を変更して出力する場合であり、出力信号は「Ｂ、Ａ、Ｄ、Ｃ、Ｆ、Ｅ、Ｈ、Ｇ」のような順序で出力される。
【００６５】
まず、第１及び第２デマルチプレクサ１５４、１５５が、スワッピングクロックｃｌｋ＿ｓｗａｐ＿ｆ１及びｃｌｋ＿ｓｗａｐ＿ｆ２を選択して該当するフリップフロップに印加すると、第１フリップフロップ１５１は入力信号である「Ａ」をクロックに同期させて受信して出力し、第２フリップフロップ１５２は第１フリップフロップ１５１の出力信号「Ａ」をクロックに同期させて受信して出力する。第２フリップフロップ１５２が、第１フリップフロップ１５１の出力信号をホールディングする間、現在印加される入力信号は「Ｂ」である。
【００６６】
次いで、パス信号ｐｓ＿ｃｔｒがトグルリング(ｔｏｇｇｌｉｎｇ)するため、制御信号生成部１５６は、制御信号ｃｔｒをトグルリングさせる。したがって、パス信号ｐｓ＿ｃｔｒがアクティブにされた期間では、制御信号ｃｔｒが現在の入力信号である「Ｂ」を出力させ、パス信号ｐｓ＿ｃｔｒが非アクティブにされる期間では制御信号ｃｔｒが第２フリップフロップ１５２のホールディング信号である「Ａ」を出力する。
【００６７】
すなわち、奇数番目に印加される信号は、フリップフロップを介してホールディングさせ、偶数番目の信号が印加されるとこれをすぐに出力させた後、ホールディングされる奇数番目の信号を出力させる。
【００６８】
したがって、上述した再スワッピング部２３０は、印加された信号の奇数番目と偶数番目との順序を変えて出力するため、上述したように「Ｂ、Ａ、Ｄ、Ｃ、Ｆ、Ｅ、Ｈ、Ｇ」の順に出力信号が出力される。
【００６９】
したがって、上述した本実施の形態に係るＣＭＯＳイメージセンサは、同じピクセルが経由する経路の差によって発生するオフセットを除去するためにスワッピング部を具備し、同じピクセルデータに対しては、同じ経路を経るようにスワッピングを行う。また、このようなスワッピングによって、ＡＤＣ部の出力信号がピクセルアレイと同じ順序ではないため、再スワッピング部をさらに具備して再スワッピングを行うことによって、ピクセルアレイの順序と同じ順序でピクセルデータが出力されるようにする。
【００７０】
このように、本発明に係るＣＭＯＳイメージセンサは経路の差によって発生したオフセットノイズを除去でき、イメージ品質を向上させることができる。
【００７１】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００７２】
【図１】従来の技術に係るＣＭＯＳイメージセンサの構成を示すブロック図である。
【図２】本発明の実施の形態に係るＣＭＯＳイメージセンサの構成を示すブロック図である。
【図３Ａ】本発明のスワッピング部の動作を示すブロック図である。
【図３Ｂ】本発明のスワッピング部の動作を示すブロック図である。
【図４】本発明の別の実施の形態に係るＡＳＰ部の内部構成を示す回路図である。
【図５】図４のデマルチプレクサの動作を示すタイミングチャートである。
【図６】本発明のさらに別の実施の形態に係るＡＳＰ部の内部構成を示す回路図である。
【図７】図６の再スワッピング部の内部構成を示す回路図である。
【図８】図７の再スワッピング部の動作を示すタイミングチャートである。
【符号の説明】
【００７３】
１００      ピクセルアレイ部
１１２      第１アナログデータバス
１１４      第２アナログデータバス
１２０      ＣＤＳ部
１３０      ＡＳＰ部
１３２      ＡＳＰ−Ａ
１３４      ＡＳＰ−Ｂ
２００      スワッピング部
２１０      デマルチプレクサ
２２０      ＡＤＣ部
２３０      再スワッピング部
【図１】
2006074783.tif 000008
【図２】
2006074783.tif 000009
【図３Ａ】
2006074783.tif 000010
【図３Ｂ】
2006074783.tif 000011
【図４】
2006074783.tif 000012
【図５】
2006074783.tif 000013
【図６】
2006074783.tif 000014
【図７】
2006074783.tif 000015
【図８】
2006074783.tif 000016