(57)【要約】【課題】薄膜トランジスタディスプレイアレイの検査回路と方法を提供する。【解決手段】  薄膜トランジスタディスプレイ回路の検査回路と方法は、薄膜トランジスタアレイの良劣の検査に用い、検査回路は、アレイテスタ、試料台座、センス増幅器アレイを具える。該センス増幅器アレイは、複数個のトランスインピーダンス増幅器と寄生容量放電回路からなる。各センス増幅器は、トランスインピーダンス増幅器を具えてこれを演算増幅器、スイッチ二個、操作容量一個から組成する。このトランスインピーダンス増幅器は積分回路を形成するのに用い、その出力は出力スイッチを経てサンプル／ホールド回路に伝送され、アナログ／デジタル・コンバータでデジタル信号に転換される。薄膜トランジスタアレイのソース線寄生容量放電回路は、この放電回路で寄生容量の電荷の放電経路を形成する。【選択図】  図  ４
2006184779.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタディスプレイアレイの検査回路は、薄膜トランジスタアレイの良否の検査に用いて、少なくとも、
アレイテスタを具え、電源提供に用い、信号波形を検査して、得られた結果を分析計算保存し、
試料台座を具え、薄膜トランジスタアレイを置いて、アレイテスタにより制御信号とセンス増幅器制御信号を提供し、
センス増幅器アレイを具え、薄膜トランジスタアレイのソース電極寄生容量の転移又は放電、及び、画素メモリ容量の電荷電流の積分に用い、
該センス増幅器アレイは複数個のトランスインピーダンス増幅器と寄生容量放電回路から組成し、各センス増幅器は、
トランスインピーダンス増幅器を具えて、これを放電回路、スイッチ二個、操作容量一個から組成し、該操作容量は出力を増幅器の負入力端にフィードバックし、スイッチは演算増幅器の負入力端と出力端に連結し、該操作容量をショートさせて放電できるようにし、もう一つのスイッチは入力端の開閉を行って、薄膜トランジスタアレイの画素メモリ容量と接続するか否かを決定し、このトランスインピーダンス増幅器は積分回路形成に用い、その出力は出力スイッチを経てサンプル／ホールド回路に伝送され、アナログ／デジタル・コンバータでデジタル信号に転換され、
薄膜トランジスタアレイのソース線寄生容量放電回路を具えて、増幅回路、スイッチ二個、操作容量一個から組成し、該操作容量は出力を増幅器の負入力端にフィードバックし、スイッチは演算増幅器の負入力端と出力端に連結し、該操作容量をショートさせて放電できるようにし、もう一つのスイッチは入力端の開閉を行って、薄膜トランジスタアレイのソース線寄生容量と接続するか否かを決定し、負荷抵抗を演算増幅器の出力からグラウンドへ接続し、この放電回路で寄生容量の電荷の放電回路を形成するようにして成ることを特徴とする薄膜トランジスタディスプレイアレイの検査回路。
【請求項２】
前記薄膜トランジスタアレイは液晶ディスプレイパネル（LCD）であるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項３】
前記薄膜トランジスタアレイは有機発光ダイオードディスプレイパネル（OLED）であるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項４】
前記薄膜トランジスタアレイは反射型液晶（LCOS；Liquid  crystal  on  silicon）パネルであるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項５】
前記薄膜トランジスタは非結晶シリコン薄膜トランジスタであるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項６】
前記薄膜トランジスタは多結晶シリコン薄膜トランジスタであるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項７】
前記薄膜トランジスタは再結晶化シリコン薄膜トランジスタであるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項８】
前記放電回路は演算増幅器（Operational  Amplifier）であるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項９】
前記複数個のスイッチは該アレイテスタのプログラマブル出力波形の制御を受けるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項１０】
前記トランスインピーダンス増幅器の操作容量の値は１pFから１００pFであるようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項１１】
前記寄生容量放電回路の操作容量は１０pFより大きいようにして成ることを特徴とする請求項１記載の薄膜トランジスタディスプレイアレイの検査回路。
【請求項１２】
薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法は、少なくとも、
アレイ中の第n行の被験画素メモリ容量に電圧Vsまで充電し、充電完了後画素トランジスタを開路し、
センス増幅器及び放電回路のショートスイッチを閉じ、該センス増幅器と放電回路の操作容量を放電し、
放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路を経て放電し、電荷を転移させ、その転移時間は長く、
センス増幅器入力スイッチを閉じ、センス増幅器を起動し、第n行第k列の画素メモリ容量の電流の積分を行い、しかし結果を出力せず、
次の画素（第n行第k＋１列）を検査し、
以上のステップを含むようにして成ることを特徴とする薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法。
【請求項１３】
薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法は、少なくとも、
アレイ中の第n行の被験画素メモリ容量に電圧Vsまで充電し、充電完了後画素トランジスタを開路し、
センス増幅器と放電回路のショートスイッチを閉じ、該センス増幅器と放電回路の操作容量を放電し、
センス増幅器入力スイッチを閉じ、センス増幅器回路を起動して第n行第k列の画素メモリ容量の電流の積分を行い、積分電圧Vdを得、
出力スイッチを閉じ、サンプル／ホールド回路を起動し、積分電圧をサンプル／ホールドした後アナログ／デジタル・コンバータを経てデジタル信号に転換し、テスタに伝送してその結果を分析・計算できるようにし、
放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路を経て放電し、電荷を転移させ、次の画素の検査に便利なように、その転移時間を短くして効率を上げられるようにし、
次の画素（第n行第k＋１列）を検査し、
以上のステップを含むようにして成ることを特徴とする薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法。
【請求項１４】
画素容量の充電電圧Vsは２から１０ボルトであるようにして成ることを特徴とする請求項１２記載の薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法、或いは、請求項１３記載の薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法。
【請求項１５】
前記積分電圧Vdは１００mVより大きいようにして成ることを特徴とする請求項１３記載の薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路の検査方法に関し、特に寄生容量が画素容量よりはるかに大きい状態で、信頼でき且つ精密な画素の良劣の検査結果をえることができる薄膜トランジスタディスプレイの画素メモリ容量のテスト方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ（LCD）や有機発光ダイオードディスプレイパネル（OLED）の画素が多くなり、大面積ディスプレイの面積が大きくなっていくなかで、その薄膜トランジスタ（TFT）アレイのソース線の寄生容量Cspは画素（Pixel）のメモリ容量Csよりはるかに大きい。そのため品質管理段階での良品検査時に、得られる検査信号が小さすぎ、精度が不足する。
【０００３】
一般に画素容量の良否の検査には、まず数ボルトの電圧を画素容量に充電するが、ここで同時に薄膜トランジスタのソース線の寄生容量にも充電してしまうため、二者の信号を分離することができない。特許第２９３１９７５号公報（特許文献１）、台湾特許公告第４７３６２２号（特許文献２）の日本のアジアエレクトロニクス株式会社出願の「薄膜トランジスタアレイ検査方法と装置」は解決案の一例である。
【特許文献１】特許第２９３１９７５号
【特許文献２】台湾特許公告第４７３６２２号（申請第８８１０８５３０号）
【０００４】
図１に公知技術の画素容量の検査等価回路図を示す。図中Csは画素容量（pixel  capacitance）であり、CspはTFTアレイのソース線寄生容量（TFT  array  source  parasitic  capacitance）であり、且つCsp＞＞Cs、ΔCsは値が判っている標準容量である。S１はCspとΔCsの接続スイッチであり、S２は画素スイッチトランジスタである。図１（a）に示すように、第一段階で先ず画素容量Csに電圧Vpで充電した後、画素スイッチトランジスタS２をオフにしてから、寄生容量CspにVsまで充電するが、Vs≠Vpとし、この時、検査時に画素容量Csと並列になる付加容量CTにも充電する。次の検査時にはS２をオンにし、並列容量Cs‖Csp‖CTの電圧Va１を測定する。この値とVsとの差ΔVsは非常に小さく、ΔVs１＝Va１−Vs＝Cs／CT＊（Vp−Vs）であり、Va１、Vs、CT、Vpは既に分かっているため、Csの値を求めることができる。しかし誤差が大きいため、別途第二段階の検査を図１の（b）に示すように行わなければならない。Cspに充電するときS１をオンにし、VsでΔCsに充電し、同時にCsp‖ΔCs‖CTにも充電する。ここでΔCsは値が分かっている標準容量であり、最後にS２をオンにしてCs‖ΔCsp‖Cs‖CTの電圧Va２を測定し、ΔVs２＝Va２−Vs＝Cs／CT＊（Vp−Vs）であり、更にΔVs１、ΔVs２に基づいて下の式のようにCsの値を求める。
（数１）
Cs＝ΔCs＊ΔVs１＊ΔVs２／｛（Vp−Vs）＊（ΔVs１−ΔVs２）｝
【０００５】
この方法では二段階の測定が必要で、時間がかかり、また信号が微弱で信頼性が薄く、精度も悪い。産業界の需要を満たせない。
微小な画素容量を測定するときに、より強い信号を得ることができれば、精度と信頼性を向上させることができ、各画素につき一回の測定で結果が得られる。これにより時間と労力を節約できる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、薄膜トランジスタディスプレイアレイの検査回路と方法を提供し、数値の小さい画素容量の検査に当たって薄膜トランジスタアレイのソース線の膨大な寄生容量との並列状態で、電荷転移の方法で寄生容量を転移させ、強い信号を得ることによって、精度と信頼性を向上させることを課題とする。
【０００７】
本発明は、薄膜トランジスタディスプレイアレイの検査回路と方法を提供し、各画素について一回の測定で正確な結果を得ることができ、時間と労力を節約できるようにすることを副次的な課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決し、公知技術の欠点を改善するため、請求項１の発明は、薄膜トランジスタディスプレイアレイの検査回路は、薄膜トランジスタアレイの良否の検査に用いて、少なくとも、アレイテスタを具え、電源提供に用い、信号波形を検査して、得られた結果を分析計算保存し、試料台座を具え、薄膜トランジスタアレイを置いて、アレイテスタにより制御信号とセンス増幅器制御信号を提供し、センス増幅器アレイを具え、薄膜トランジスタアレイのソース電極寄生容量の転移又は放電、及び、画素メモリ容量の電荷電流の積分に用い、該センス増幅器アレイは複数個のトランスインピーダンス増幅器と寄生容量放電回路から組成し、各センス増幅器は、トランスインピーダンス増幅器を具えて、これを放電回路、スイッチ二個、操作容量一個から組成し、該操作容量は出力を増幅器の負入力端にフィードバックし、スイッチは演算増幅器の負入力端と出力端に連結し、該操作容量をショートさせて放電できるようにし、もう一つのスイッチは入力端の開閉を行って、薄膜トランジスタアレイの画素メモリ容量と接続するか否かを決定し、このトランスインピーダンス増幅器は積分回路形成に用い、その出力は出力スイッチを経てサンプル／ホールド回路に伝送され、アナログ／デジタル・コンバータでデジタル信号に転換され、薄膜トランジスタアレイのソース線寄生容量放電回路を具えて、増幅回路、スイッチ二個、操作容量一個から組成し、該操作容量は出力を増幅器の負入力端にフィードバックし、スイッチは演算増幅器の負入力端と出力端に連結し、該操作容量をショートさせて放電できるようにし、もう一つのスイッチは入力端の開閉を行って、薄膜トランジスタアレイのソース線寄生容量と接続するか否かを決定し、負荷抵抗を演算増幅器の出力からグラウンドへ接続し、この放電回路で寄生容量の電荷の放電回路を形成するようにして成る薄膜トランジスタディスプレイアレイの検査回路である。
【０００９】
請求項２の発明は、前記薄膜トランジスタアレイは液晶ディスプレイパネル（LCD）であるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項３の発明は、前記薄膜トランジスタアレイは有機発光ダイオードディスプレイパネル（OLED）であるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項４の発明は、前記薄膜トランジスタアレイは反射型液晶（LCOS；Liquid  crystal  on  silicon）パネルであるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項５の発明は、前記薄膜トランジスタは非結晶シリコン薄膜トランジスタであるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項６の発明は、前記薄膜トランジスタは多結晶シリコン薄膜トランジスタであるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項７の発明は、前記薄膜トランジスタは再結晶化シリコン薄膜トランジスタであるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項８の発明は、前記放電回路は演算増幅器（Operational  Amplifier）であるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項９の発明は、前記複数個のスイッチは該アレイテスタのプログラマブル出力波形の制御を受けるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項１０の発明は、前記トランスインピーダンス増幅器の操作容量の値は１pFから１００pFであるようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。
請求項１１の発明は、前記寄生容量放電回路の操作容量は１０pFより大きいようにして成る請求項１記載の薄膜トランジスタディスプレイアレイの検査回路である。  
【００１０】
請求項１２の発明は、薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法は、少なくとも、アレイ中の第n行の被験画素メモリ容量に電圧Vsまで充電し、充電完了後画素トランジスタを開路し、センス増幅器及び放電回路のショートスイッチを閉じ、該センス増幅器と放電回路の操作容量を放電し、放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路を経て放電し、電荷を転移させ、その転移時間は長く、センス増幅器入力スイッチを閉じ、センス増幅器を起動し、第n行第k列の画素メモリ容量の電流の積分を行い、しかし結果を出力せず、次の画素（第n行第k＋１列）を検査し、以上のステップを含むようにして成る薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法である。
【００１１】
請求項１３の発明は、薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法は、少なくとも、アレイ中の第n行の被験画素メモリ容量に電圧Vsまで充電し、充電完了後画素トランジスタを開路し、センス増幅器と放電回路のショートスイッチを閉じ、該センス増幅器と放電回路の操作容量を放電し、センス増幅器入力スイッチを閉じ、センス増幅器回路を起動して第n行第k列の画素メモリ容量の電流の積分を行い、積分電圧Vdを得、出力スイッチを閉じ、サンプル／ホールド回路を起動し、積分電圧をサンプル／ホールドした後アナログ／デジタル・コンバータを経てデジタル信号に転換し、テスタに伝送してその結果を分析・計算できるようにし、放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路を経て放電し、電荷を転移させ、次の画素の検査に便利なように、その転移時間を短くして効率を上げられるようにし、次の画素（第n行第k＋１列）を検査し、以上のステップを含むようにして成る薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法である。
【００１２】
請求項１４の発明は、画素容量の充電電圧Vsは２から１０ボルトであるようにして成る請求項１２記載の薄膜トランジスタディスプレイアレイの無効画素（不可視領域）の検査方法、或いは、請求項１３記載の薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法である。
請求項１５の発明は、前記積分電圧Vdは１００mVより大きいようにして成る請求項１３記載の薄膜トランジスタディスプレイアレイの有効画素（可視領域）の検査方法である。
【００１３】
言い換えれば、本発明は、第一に、薄膜トランジスタディスプレイ回路の検査回路を提供し、薄膜トランジスタアレイの良劣を検査するのに用いる。少なくとも以下を含む。アレイテスタ（Array  tester）を具えて電源を提供し、信号波形を検査し、得られた結果を分析、計算、保存する。試料台座を具え、薄膜トランジスタアレイを置いて、アレイテスタから制御信号とセンス増幅器制御信号を提供する。センス増幅器アレイを具え、薄膜トランジスタアレイのソース線の寄生容量転移（放電）と、画素メモリ容量の電荷電流の積分に用いる。このセンス増幅器（Sense  Amp）アレイは、複数個のトランスインピーダンス増幅器ユニット（transimpedance  Amplifier  unit）と寄生容量放電回路から成り、各センス増幅器は、トランスインピーダンス増幅器を具え、これは演算増幅回路、スイッチ二個、操作容量一個で組成する。この操作容量は、出力を演算増幅器の負入力端にフィードバックし、スイッチ一個は演算増幅器の負入力端と出力端に接続し、操作容量をショートさせて放電するのに用いる。もう一つのスイッチは入力端の開閉を行い、薄膜トランジスタアレイの画素メモリ容量と接続するか否かを決定する。このトランスインピーダンス増幅器は積分回路形成に用い、その出力は出力スイッチを経てサンプル／ホールド回路に伝送され、アナログ／デジタル・コンバータを経てデジタル信号に転換される。薄膜トランジスタアレイのソース線寄生容量放電回路は、演算増幅器、スイッチ二個、操作容量で組成する。この操作容量は出力を演算増幅器の負入力端にフィードバックし、スイッチ一個は演算増幅器の負入力端と出力端に連結し、操作容量をショートさせて放電できるようにする。もう一つのスイッチは入力端の開閉を行って、薄膜トランジスタアレイのソース線寄生容量と連結するか否かを決定し、負荷抵抗で増幅器の出力からグラウンドに接続し、この放電回路は寄生容量の放電経路形成に用いる。
【００１４】
本発明は、第二に、薄膜トランジスタアレイの無効画素（不可視領域）の検査方法を提供し、少なくとも以下のステップを含む。アレイ中の第n行の被験画素メモリ容量を電圧Vsまで充電し、充電完了後画素トランジスタを開路する。センス増幅器と放電回路のショートスイッチを閉じ、センス増幅器と放電回路の操作容量を放電する。放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路を経て放電し、電荷を転移し、その転移時間は長くする。トランスインピーダンス増幅器入力スイッチを閉じ、センス増幅器回路を起動し、第n行第k列の画素メモリ容量の電流の積分を行い、しかし結果は出力しない。そして次の画素（第n行第k＋１列）を検査する。
【００１５】
本発明は、第三に、薄膜トランジスタアレイの有効画素（可視領域）の検査方法を提供し、少なくとも以下のステップを含む。アレイ中の第n行の被験画素メモリ容量を電圧Vsまで充電し、充電完了後画素トランジスタを開路する。センス増幅器と放電回路のショートスイッチを閉じ、センス増幅器と放電回路の操作容量を放電する。センス増幅器入力スイッチを閉じ、センス増幅器回路を起動して第n行第k列の画素メモリ容量の電流の積分を行い、積分電圧Vdを得る。出力スイッチを閉じ、サンプル／ホールド回路を起動し、積分電圧をサンプル／ホールド後、アナログ／デジタル・コンバータを経てデジタル信号に転換し、テスタに伝送し、その結果を分析、計算できるようにする。放電回路入力スイッチを閉じ、ショートスイッチを開いて、薄膜トランジスタアレイの寄生容量を放電回路から放電し、電荷を転移して、次の画素の検査に便利なようにその転移時間は短くして効率を上げる。そして次の画素（第n行第k＋１列）を検査する。
【発明の効果】
【００１６】
本発明の薄膜トランジスタディスプレイアレイの検査回路と方法により、数値の小さい画素容量の検査に当たり、薄膜トランジスタアレイのソース線の膨大な寄生容量との並列状態で、電荷転移の方法で寄生容量を放電・転移させ、強い信号を得ることによって、精度と信頼性を向上させることができる。また、各画素について一回の測定で正確な結果を得ることができ、時間と労力を節約できる。
【発明を実施するための最良の形態】
【００１７】
本発明の内容を、以下の実施例と図で説明する。
図２に示すように、本発明実施例の低温多結晶シリコン（Low  Temperature  Poly−Si）薄膜トランジスタアレイのディスプレイ回路の検査回路２００の接続略図である。行スイッチトランジスタ２０２はまたは読取書込スイッチトランジスタともいい、行スイッチトランジスタゲート制御回路２２０に制御されてゲートを閉路（ON）或いは開路（OFF）し、直流充電電源２１４或いは検査回路でソース或いはドレインからその行、例えば第n行（n＝１からNまで、Nは総行数）へ接続し、画素スイッチトランジスタ２０４のゲートを第k列（k＝１からKまで、Kは総列数）の列制御ゲート電極２１６へ接続し、画素スイッチトランジスタ２０４のソースを行スイッチトランジスタ２０２のドレインに接続し、画素スイッチトランジスタ２０４のドレインは画素容量２０６の正極に接続し、画素容量の負極はアレイのコモン端（Cs  on  Common）に接続するか或いはk＋１列のゲート制御端（Cs  on  Gate）に接続する。行スイッチトランジスタ２０２と画素スイッチトランジスタ２０４のソースは全てソース線寄生容量Csp２０８があり、その値は画素容量Cs２０６よりはるかに大きく（Csp＞＞Cs）、その充電と放電の時間常数は非常に大きい。第一行スイッチトランジスタ２０２のソースをスイッチ２１０に接続し、このスイッチは上向きでは直流充電電源２１４に接続し、下向きではセンスアレイ２１２に接続する。第一行スイッチトランジスタ２０２のゲートを行スイッチ制御回路２２０に接続する。センスアレイ２１２は本発明の特徴の一つであり、図４に詳しく説明する。センスアレイ２１２の出力をアナログ／デジタル・コンバータ（A／D  Converter、ADC）２１８のサンプル／ホールド回路（Sampling  and  hold  circuit）に接続し、検査信号をテスタに伝送する。
【００１８】
図３は、本発明の実施例のテスタと試料（Device  Under  Test、DUT）の接続図３００である。アレイテスタ（Array  Tester）３０２はプログラマブル電圧発生器（Programmable  Voltage  Generator）３０４、波形発生器（Waveform  Generator）３０６、精密測定ユニット（Precision  Measurement  Unit）３０８、画素プロセッサ（Pixel  Processor）３１０、中央処理装置とインタフェイス回路（CPU／interface）３１２を具える。プログラマブル電圧発生器が生成する駆動信号３１６は、試料３１４が必要とする電圧、例えば充電電圧、トランジスタの駆動電圧などを供給する。試料３１４は、液晶ディスプレイパネル（LCD）、有機発光ダイオードディスプレイパネル（OLED）或いは反射型液晶（LCOS、Liquid  crystal  on  silicon）パネルとすることができ、トランジスタは例えば、非結晶シリコン薄膜トランジスタ、多結晶薄膜トランジスタ、再結晶化シリコン薄膜トランジスタなどとしてよい。波形発生器３０６は、必要なセンス増幅器制御信号（Sense  Amp  Control  Signal）３１８を生成してセンス増幅器（Sens  Amp）３２６の検査作業を制御し、スイッチ２１０（図２参照）で画素トランジスタに接続しその信号を導線３２２を経てセンスアレイ２１２のセンス増幅器３２６に伝送し、検知した信号をサンプル／ホールド回路（Sampling／Hold  circuit）（未表示）を経てアナログ／デジタル・コンバータ３２４に伝送し、デジタル信号に転換後、データ線３２０から画素プロセッサ３１０に伝送して分析し、更にCPU３１２が検査結果を計算してリポート或いは図表を作成して、検査者がその検査結果を判読できるようにする。図３の回路接続は、従来の技術と大きな差は無く、センス増幅器の構造が異なることと、検査方法が異なるだけである。
【００１９】
図４に、本発明の実施例のセンス増幅器４００の回路構成を示す。複数個のセンス増幅器４００で一センスアレイ２１２を構成する。各センス増幅器は、トランスインピーダンス増幅器（Transimpedance  Amplifier）４０４、寄生容量放電回路（Parasitic  Capacitance  Discharge  Circuit）４０２、アナログ／デジタル・コンバータ（A／D  converter）４１０、及びスイッチSW１、SW２、SW３、SW４、SW５を具える。寄生容量放電回路は積分器であり、演算増幅器（Operational  Amplifier）４０６、操作容量Cd４１２、SW１及び負荷抵抗４１６で構成する。操作容量Cd４１２の値は１０pFより大きい。入力をSW２を経て演算増幅器４０６の負入力端に接続し、正入力端を接地し、負入力端はSW１とCdで出力端に接続し、出力端に負荷抵抗４１６一つを接続してから接地する。SW１オンでCdを放電させることができる。SW１オフ、SW２オンで、入力端（I／P）に連なる寄生容量の電荷を転移（Transfer）させ、即ち寄生容量を放電できる。トランスインピーダンス増幅器４０４は積分器であり、演算増幅器４０８、操作容量Cint４１４、SW３で構成し、操作容量Cint４１４の値はおよそ１pFから１００pFである。入力はSW４を経て演算増幅器４０８の負入力端に接続し、正入力端は接地し、負入力端はSW３とCintから出力端に接続し、出力端はSW５からサンプル／ホールド回路のあるアナログ／デジタル・コンバータ４１０に接続し、アナログ／デジタル・コンバータの出力（O／P）は画素プロセッサに信号を提供する。SW３オンのときCintの容量を放電でき、SW３オフ、SW４とSW５オンで、画素メモリ容量上の電荷電流を積分でき、サンプル／ホールド回路を経てアナログ／デジタル・コンバータに伝送してデジタル信号に転換する。
【００２０】
図５は、図４に示す回路において、SW１からSW５を制御して一個の画素を検査するのに必要な制御波形図である。図５の（a）は無効画素（不可視領域）に対する検査制御波形、図５の（b）は有効画素（可視領域）に対する検査制御波形を示し、そのメカニズムを以下に説明する。
図６は、以上説明した本発明の実施例において、無効画素（invalid  pixel）（不可視領域）に対する検査のフローチャートである。先ずステップ６０２で、図２に示すように第n行のスイッチトランジスタをオンにし、画素トランジスタを全てオンにし、スイッチ２１０を直流充電電源に接続して第n行の画素メモリ容量に充電し、充電が完了したら全画素トランジスタをオフにする。続いてスイッチ２１０をセンスアレイ２１２中の一個のセンス増幅器４００（図４に示す）に接続する。図６に戻り、ステップ６０４で、この時に第n行第k列まで検査したものとし、ステップ６０６で、図５（a）の検査制御波形がT１周期にあり、この時SW１、SW３をオンにし、図４に示すようにTFTアレイのソース線寄生容量Cspと放電回路４０２とセンス増幅器の操作容量Cd、Cintをリセット（即ち放電）する。ステップ６０８で、図５のT２周期でSW２オン、SW１オフとし、Cspの電流をCsp放電回路４０２から放電、つまり電荷の転移を行い、このステップは無効画素に対する検査であるから結果は必要ないが、検査は必ずこの画素を通過しなければならない。そのため、この機会にCspの放電時間を長くして（つまりSW２オンの時間を長くして）寄生容量Cspに十分な時間放電させる。ステップ６１０で、これもT２周期内で、SW４をオンにし、この時トランスインピーダンス増幅器４０４を起動して且つ画素トランジスタをオンにして画素メモリ容量Cs上の電流の積分を行う。この動作の時間とCsp放電の時間は重複しており（図５の制御波形を参照）、無効画素に対する測定が必要なければ、このステップは省略できる。ステップ６１２で第n行第k＋１列の画素を検査する。
【００２１】
図７は、以上説明した本発明の実施例において、有効画素（可視領域）（valid  pixel）に対する検査のフローチャートである。ステップ７０２と７０４は、ステップ６０２と６０４に同じである。ステップ７０６で、図５（b）の検査制御波形がT１周期にあり、この時SW１、SW３はオン、図４に示すようにTFTアレイのソース線寄生容量Cspと放電回路４０２とセンス増幅器の操作容量Cd、Cintをリセット（即ち放電）する。ステップ７０８と図５のT２周期内で、SW４をオンにし、センス増幅器を起動し、図２に示すように、この時第n行第k列の画素トランジスタ２０４をオンにし、画素メモリ容量２０６の電荷が形成する電流を積分する。その積分電圧Vdは１００mVより大きい。この信号電圧は従来の技術で得られる信号電圧と比較して数百倍大きく、制度と信頼性を向上させることができる。各画素に対して一回の検査で正確な結果が得られ、時間と労力を節約できる。ステップ７１０で、図５のT３周期内で、SW５をオンにし、サンプル／ホールド回路を起動し、積分電圧をアナログ／デジタル／コンバータに送ってデジタル信号にして出力し、画素プロセッサ３１０が処理できるようにする。ステップ７１２で図５のT４周期内で、SW２をオン、SW１をオフにし、電荷の転移（即ちCspの放電）を行う。このステップの目的は、検査を行うとき、画素メモリ容量をセンス増幅器に放電するとき同時に第n行のソース線（source  line）に対しても微量の充電が発生し、第k列の増加に従って第n行の寄生容量の電荷が累積してしまうため、検査の精度に影響しないよう、このステップでその現象を改善するものである。この放電周期は、無効画素の放電周期に比べ短くなっており、これにより検査時間を短縮し、検査効率を向上する。ステップ７１２は次の画素（第n行第k＋１列）の検査の準備である。転移が済んでいるため、即座にステップ７１４に入り次の画素を検査できる。
すなわち、上記の本発明の実施例の薄膜トランジスタディスプレイアレイの検査回路と方法によれば、数値の小さい画素容量の検査に当たり、薄膜トランジスタアレイのソース線の膨大な寄生容量との並列状態で、電荷転移の方法で寄生容量を放電・転移させ、強い信号を得ることによって、精度と信頼性を向上させ、また、各画素について一回の測定で正確な結果を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】公知技術の画素容量の検査等価回路図である。
【図２】本発明の実施例の低温多結晶シリコン（Low  Temperature  Poly−Si）薄膜トランジスタアレイのディスプレイ回路の検査回路の接続略図である。
【図３】本発明の実施例のテスタと試料（Device  Under  Test、DUT）の接続図３００である。
【図４】本発明の実施例のセンス増幅器４００の回路構成図である。
【図５】SW１からSW５を制御して一個の画素を検査するのに必要な制御波形図である。
【図６】本発明の実施例の無効画素（invalid  pixel）（不可視領域）に対する検査フローチャートである。
【図７】本発明の実施例の有効画素（valid  pixel）（可視領域）に対する検査フローチャートである。
【符号の説明】
【００２３】
２００      検査回路
２０２      行スイッチトランジスタ
２０４      画素スイッチトランジスタ
２０６      画素容量
２０８      ソース線寄生容量Csp
２１０      スイッチ
２１２      センスアレイ
２１４      直流充電電源
２１６      列制御ゲート回路
２１８      アナログ／デジタル・コンバータ
２２０      行スイッチ制御回路
３００      テスタと試料（DUT）の接続図
３０２      アレイテスタ
３０４      プログラマブル電圧発生器
３０６      波形発生器
３０８      精密検査ユニット
３１０      画素プロセッサ
３１２      中央処理装置とインタフェイス回路
３１４      試料
３１６      駆動信号
３１８      センス増幅器制御信号
３２０      データ線
３２２      導線
３２４      アナログ／デジタル・コンバータ
３２６      センス増幅器
４００      センス増幅器
４０２      寄生容量放電回路
４０４      トランスインピーダンス増幅器
４０６      演算増幅器
４０８      演算増幅器
４１０      アナログ／デジタル・コンバータ
４１２      操作容量
４１４      操作容量
４１６      負荷抵抗
６０２−７１４      ステップ
【図１】
2006184779.tif 000003
【図２】
2006184779.tif 000004
【図３】
2006184779.tif 000005
【図４】
2006184779.tif 000006
【図５】
2006184779.tif 000007
【図６】
2006184779.tif 000008
【図７】
2006184779.tif 000009