(57)【要約】【課題】  ＤＲＡＭの組立工程後におけるシリコンのダングリングボンドを減少させ、ＤＲＡＭにおける組立工程後のリフレッシュ特性を改善することが可能な半導体装置の製造方法を提供する。を提供する。【解決手段】  （ａ）素子を形成された半導体基板２１を含む半導体装置２０に、引き出し配線２３を配線する工程と、（ｂ）半導体装置２０を、所定の温度範囲、所定の時間範囲、所定の水素濃度範囲、及び、所定の圧力範囲でアニールする工程とを具備する半導体装置の製造方法を用いる。（ａ）工程は、（ａ１）半導体装置２０をパッケージ化する工程を備えていても良い。その所定の温度範囲は、（ａ）工程の作業温度以上、はんだリフロー温度以下であることが好ましい。例えば、１７０度以上、２６０度以下である。【選択図】      図５
2006108318.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）素子を形成された半導体基板を含む半導体装置に、引き出し配線を配線する工程と、
（ｂ）前記半導体装置について、所定の温度範囲、所定の時間範囲、所定の水素濃度範囲、及び、所定の圧力範囲でアニールを行う工程と
を具備する
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記半導体装置をパッケージ化する工程を備える
半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記所定の温度範囲は、前記（ａ）工程の作業温度以上、リフロー温度以下である
半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記所定の温度範囲は、１７０度以上、２６０度以下である
半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記所定の時間範囲は、３０分以上、６時間以内である
半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
前記所４の濃度範囲は、１％以上１００％以下である
半導体装置の製造方法。
【請求項７】
請求項４乃至６のいずれか一項に記載の半導体装置の製造方法において、
前記所定の圧力範囲は、０．５気圧以上２．０気圧以下である
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、デバイスの微細化が著しいＤＲＡＭにおいて、デバイスの微細化に伴うリフレッシュ特性の確保は重要な課題である。特に現在、半導体チップを何層にも積層にしてパッケージ化する組立工程であるＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）では、組立工程後のリフレッシュ特性の劣化が重要な問題となっている。
【０００３】
この組立工程後のリフレッシュ特性の劣化の予想原因として、組立工程でかかる熱負荷により、ＳｉＯ２−Ｓｉ基板界面をパッシベーションしている水素が、結合しているダングリングボンドから脱離することが考えられる。このメカニズムを図１及び図２を用いて説明する。
【０００４】
図１は、素子を形成された半導体基板（半導体チップ）の断面の一例を示す図である。半導体チップ１２１は、半導体基板１０１、素子分離絶縁層１０２、Ｎ型不純物領域１０３、ゲート酸化膜１０４、ゲート電極１０５、マスク絶縁膜１０６、側面酸化膜１０７、サイドウォール絶縁膜１０８、コンタクトプラグポリシリコン層１０９、ＢＰＳＧ膜１１０を具備する。ゲート電極１０５は、ポリシリコン膜１０５ａ及びシリサイド膜１０５ｂを含む。
【０００５】
サイドウォール絶縁膜１０８の直下におけるゲート酸化膜１０４とＮ型不純物領域１０３との界面であるＳｉＯ２−Ｓｉ基板界面１１１には、拡散工程で水素がパッシベーションされる。それにより、ＳｉＯ２−Ｓｉ基板界面のダングリングボンドと水素が結合する。これにより、ＳｉＯ２−Ｓｉ基板界面の界面準位が低減しリフレッシュ特性が確保される。
【０００６】
図２は、ＳｉＯ２−Ｓｉ基板界面におけるダングリングボンドの様子を示す概念図である。格子状に並んだシリコン５１のうちの最表面のシリコン５１には、ＳｉＯ２の酸素原子５５と結合するシリコン５１ａと、結合しないシリコン５１ｂとが存在する。このうちシリコン５１ｂのダングリングボンド５４は、界面順位を発生させ、電気特性に悪影響を及ぼす。それに対応するため、ダングリングボンド５４に水素原子５２を結合させる（パッシベーション）。
【０００７】
しかし、その後に行われる組立工程におけるボンディング工程では、約２６０℃の熱雰囲気（窒素雰囲気）にて作業が行われる場合がある。この熱雰囲気により、ダングリングボンド５４に結合していた水素原子が、水素原子５３のようにＳｉ−Ｈ結合から脱離してしまう。そして、図１のように水素１１２として半導体装置から脱離する。これによってＳｉＯ２−Ｓｉ基板界面１１１に界面準位が発生し、この界面準位をリークパスとしてリフレッシュ特性の低下が発生すると考えられる。
【０００８】
拡散工程でのリフレッシュ特性の実力が不十分なビットはウェハー試験時の冗長回路で救済することが可能である。しかし、組立工程で劣化するリフレッシュ特性の実力が不十分なビットは冗長回路での救済後であるため、これを救済することは難しい。ＤＲＡＭのような半導体装置における組立工程後のリフレッシュ特性の劣化を改善する技術が望まれる。
【０００９】
関連する技術として特開２０００−１５０５０６号公報に半導体装置の製造方法の技術が開示されている。この半導体装置の製造方法は、シリコン基板にシリコン酸化膜を形成する工程と、前記シリコン酸化膜又はシリコン基板にチャージを誘起する処理工程とを備える半導体装置の製造方法である。前記シリコン酸化膜の形成工程と前記チャージを誘起する処理工程の間に、前記シリコン酸化膜とシリコン基板との間の界面準位密度を低減するために水素を含む雰囲気でのアニールを行う工程を含むことを特徴とする。この水素アニールは、シリコン酸化膜を形成した後に行われ、半導体装置の組み立て後に行うものではない。さらに、アニール温度が高い。
【００１０】
関連する技術として特開２０００−１７４０３０号公報に半導体集積回路装置の製造方法の技術が開示されている。この半導体集積回路装置の製造方法は、素子が形成され層間絶縁膜が積層された半導体基板を水素雰囲気下でアニールする水素アニール工程を有する半導体集積回路装置の製造方法である。水素アニールにおいて半導体基板と絶縁性領域との界面に到達し界面準位を低下させる水素が不活性雰囲気下で該界面から脱離し始める脱離開始温度を超える温度で水素アニールを行い、その後、水素雰囲気のままで該脱離開始温度以下の温度にした後に前記素子形成基板を出炉することを特徴とする。この水素アニールも、半導体装置の組み立て後に行うものではない。さらに、アニール温度が高い。
【００１１】
関連する技術として特開２００１−１３５７９９号公報に半導体装置およびその製造方法の技術が開示されている。この半導体装置の製造方法は、半導体基板上に形成され、それぞれ構成の異なる第１および第２の回路部を備えた半導体装置の製造方法である。（ａ）前記半導体基板上の前記第１および第２の回路部となる部分に対応させて、半導体素子を含んだ下地層の第１および第２の部分を形成する工程と、（ｂ）前記下地層の第１の部分上に、下部電極と、強誘電体膜と、上部電極とを有するキャパシタを複数形成する工程と、（ｃ）前記下地層の第１の部分上において、前記複数のキャパシタを覆うように層間絶縁膜の第１の部分を形成するとともに、前記下地層の第２の部分上に、前記層間絶縁膜の第２の部分を形成する工程と、（ｄ）前記層間絶縁膜の第１および第２の部分より上層に金属層を形成する工程と、を備え、前記工程（ｂ）は、前記下地層の第１の部分上に前記下部電極を形成する工程と、前記下部電極の上部および側面と、前記キャパシタ間の前記下地層上を覆うように前記強誘電体膜を形成する工程と、少なくとも前記下部電極の上部および側面の前記強誘電体膜を覆うように前記上部電極を形成する工程と、を含み、前記工程（ｄ）は、（ｄ−１）前記第２の回路部において、前記金属層を金属配線層として形成すると同時に、前記第１の回路部において、前記金属層を前記金属配線層と同じ工程で、前記複数のキャパシタの形成領域を全面的に覆い、前記複数のキャパシタ側に水素が侵入することを防止する水素ブロック層として形成する工程を含む。この明細書に記載された水素アニールも、半導体装置の組み立て後に行うものではない。
【００１２】
関連する技術として特開２００３−１７８９３８号公報に半導体装置の製造方法の技術が開示されている。この半導体装置の製造方法は、シリコン基板上に素子を形成する工程と、前記素子をパッケージする工程と、前記パッケージされた素子を輸送又は長期保存前にアニールする工程とを含むことを特徴とする。このアニールは、水素雰囲気中のアニールではない。
【００１３】
関連する技術として特開２００４−３１４２４号公報に半導体装置の製造方法及び試験方法の技術が開示されている。この半導体装置の製造方法は、リフレッシュ動作が必要なメモリセルが形成された半導体装置の製造方法である。ウェーハ処理工程における保護膜及びこれを覆う樹脂膜の逐次形成後、ウェーハ試験の前に、リフレッシュ性能の劣化を起こしうるビットのメモリセルを除去するためのアニールを行うことを特徴とする。このアニールも、水素雰囲気中のアニールではなく、アニール温度も３００℃以上と高い。
【００１４】
関連する技術として特開平６−２１６３７７号公報にＭＯＳ型半導体装置の製造方法の技術が開示されている。このＭＯＳ型半導体装置の製造方法は、ゲート酸化膜の上に電極膜を形成した後、雰囲気ガス中で８００〜１１００℃で熱処理を行う複数個の工程を有するＭＯＳ型半導体装置の製造方法である。当該複数個の熱処理工程のうち少なくとも一熱処理工程を水素雰囲気中で行うことを特徴とするＭＯＳ型半導体装置の製造方法。この水素アニールも、半導体装置の組み立て後に行うものではない。さらに、アニール温度が高い。
【００１５】
【特許文献１】特開２０００−１５０５０６号
【特許文献２】特開２０００−１７４０３０号
【特許文献３】特開２００１−１３５７９９号
【特許文献４】特開２００３−１７８９３８号
【特許文献５】特開２００４−３１４２４号
【特許文献６】特開平６−２１６３７７号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従って、本発明の目的は、ＤＲＡＭのような半導体装置における組立工程後のリフレッシュ特性を改善することが可能な半導体装置の製造方法を提供することにある。
【００１７】
また、本発明の他の目的は、半導体装置の組立工程後におけるシリコンのダングリングボンドを減少させることが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
従って、上記課題を解決するために、本発明の半導体装置の製造方法は、（ａ）素子を形成された半導体基板（２１）を含む半導体装置（２０）に、引き出し配線（２３）を配線する工程と、（ｂ）半導体装置（２０）を、所定の温度範囲、所定の時間範囲、所定の水素濃度範囲、及び、所定の圧力範囲でアニールする工程とを具備する。
本発明では、組立工程における水素が離脱しやすい高温の工程を完了した半導体装置に、水素雰囲気中にてアニールを施すことにより、組立工程でＳｉ−Ｈ結合から水素が脱離したＳｉＯ２−Ｓｉ基板界面のダングリングボンドに、水素を導入して再びＳｉ−Ｈ結合を形成し、ＳｉＯ２−Ｓｉ基板界面の界面準位をリークパスを消滅させて、劣化したリフレッシュ特性を改善させることができる。
【００２０】
上記の半導体装置の製造方法において、（ａ）工程は、（ａ１）半導体装置（２０）をパッケージ化する工程を備える。
本発明では、組立工程を完了した半導体装置に水素雰囲気アニールを施すこので、より確実に水素をＳｉＯ２−Ｓｉ基板界面のダングリングボンドに導入することができる。
【００２１】
上記の半導体装置の製造方法において、その所定の温度範囲は、（ａ）工程の作業温度以上、（はんだ）リフロー温度以下であることが好ましい。
【００２２】
上記の半導体装置の製造方法において、その所定の温度範囲は、１７０度以上、２６０度以下であることが好ましい。
【００２３】
上記の半導体装置の製造方法において、その所定の時間範囲は、３０分以上、６時間以内である。
【００２４】
上記の半導体装置の製造方法において、その所定の濃度範囲は、１％以上１００％以下である。
【００２５】
上記の半導体装置の製造方法において、その所定の圧力範囲は、０．５気圧以上２．０気圧以下である。
【発明の効果】
【００２６】
本発明により、半導体装置の組立工程後におけるシリコンのダングリングボンドを減少させることができ、半導体装置における組立工程後のリフレッシュ特性を改善することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００２８】
図３は、本発明の半導体装置の製造方法に用いるアニール炉の構成を示す図である。アニール炉３０は、炉３１と、水素供給部３２と、流量調整弁３３、３５と、ヒータ３４とを具備する。ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）チップ２１は、パッケージ２２によりパッケージ化されてメモリ２０（ＤＲＡＭ）として炉３１内に配置される。そして、炉３１において、水素雰囲気中で熱処理（アニール）される。水素は、水素供給部３２から流量調整弁３３を介して炉３１に導入される。炉３１内の圧力及び水素流量は、流量調整弁３３、３５で調整される。
【００２９】
本発明の半導体装置の製造方法の実施の形態について説明する。図５は、本発明の半導体装置の製造方法を示すフローチャートである。ここでは、半導体装置の例としてＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）について説明する。ただし、本発明はこの例に限定されるものではなく、組立工程における熱により、ＳｉＯ２−Ｓｉ基板界面のダングリングボンドが問題となる他の半導体装置についても適用可能である。
【００３０】
（１）工程Ｓ０１：
半導体基板上に複数の素子を形成し、ＤＲＡＭチップ２１（半導体チップ）を形成する。
（２）工程Ｓ０２：
ＤＲＡＭチップ２１を、所定のリフロー温度（例示：２６０℃）において、ダイパット（基板：図示されず）にはんだで固定する。その後、所定の作業温度（例示：１７０℃）において、ボンディングワイヤ２３で配線を行う。
（３）工程Ｓ０３：
ダイパットに固定され配線済みのＤＲＡＭチップ２１について、パッケージ２２でパッケージ化して、メモリ２０を完成する。
（４）工程Ｓ０４：
パッケージに組立完了した状態のＤＲＡＭ（メモリ２０）をアニール炉３０に配置する。入炉は常温で行う。入炉と同時に炉内を水素で置換する。常温から熱処理温度まで昇温後、水素雰囲気中で熱処理（アニール）を行う。これにより、水素が水素原子の形でＳｉＯ２−Ｓｉ基板界面のダングリングボンド２結合する。熱処理後、水素雰囲気のまま降温する。
【００３１】
上記各工程により、半導体装置が製造される。
【００３２】
ただし、上記Ｓ０２のワイヤーボンディング工程後に、Ｓ０４の水素熱処理温度に相当する温度以上で行う工程がなければ、Ｓ０３のパッケージ化工程の前にＳ０４の水素熱処理を行っても良い。
【００３３】
図４は、組立完了した状態のＤＲＡＭにおける熱処理時間とセルフリフレッシュ保持時間との関係を示すグラフである。縦軸はセルフリフレッシュ保持時間、横軸は熱処理時間である。このグラフは、組立工程でリフレッシュ特性が劣化したＤＲＡＭについて、雰囲気圧力が約１．０気圧、雰囲気中の水素濃度が１００％、処理温度が２００℃の熱処理を施した後のリフレッシュ特性を測定した結果を示している。熱処理を施していない状態と比較して、３０分で約１０％、１時間で約２０％、２時間で約４０％、４時間で約６０％のリフレッシュ特性の向上が見られた。約６時間でその効果は概ね飽和した。
【００３４】
図４から、パッケージに組立完了した状態のＤＲＡＭを、水素雰囲気中にて熱処理を施すことにより、リフレッシュ特性が改善することがわかる。その理由として、組立工程でＳｉ−Ｈ結合から水素が脱離したＳｉＯ２−Ｓｉ基板界面のダングリングボンドに、熱処理によって水素が再び導入されると考えられる。それにより、再びＳｉ−Ｈ結合を形成し、ＳｉＯ２−Ｓｉ基板界面の界面準位を低減していると予想される。界面準位の低減により、リークパスを消滅させて、組立工程で劣化したリフレッシュ特性を改善させることが可能となる。
【００３５】
水素雰囲気熱処理の条件として、熱処理温度範囲は、ワイヤーボンディング工程（Ｓ０２）における作業温度（例示：１７０℃）以上、はんだのリフロー温度以下（例示：２６０℃）で行うことが好ましい。ワイヤーボンディング工程（Ｓ０２）の作業温度未満の場合は熱処理の効果が非常に小さくリフロー温度を超える場合はパッケージ化されたＤＲＡＭの特性が変動するからである。そのような温度範囲として、１７０℃以上、２６０℃以下が好ましい。
【００３６】
処理時間は、３０分以上、６時間以内が好ましい。３０分未満の場合はその効果が非常に小さく、６時間を超える場合には効果が飽和してしまうからである。上記の温度範囲（１７０〜２６０℃）において、この処理時間に関する傾向は同じである。
【００３７】
雰囲気中の水素濃度は、１％以上、１００％以下が好ましい。１％未満の場合はその効果が非常に小さいからである。水素濃度は高いほうがより好ましく、８０％以上１００％以下がより好ましい。上記の温度範囲（１７０〜２６０℃）及び処理時間（３０分〜６時間）において、この水素濃度に関する傾向は同じである。
【００３８】
雰囲気圧力は、０．５気圧以上、２．０気圧以下が好ましい。０．５気圧未満の場合はその効果が非常に小さく、２．０気圧を超える場合には素子の酸化膜が還元し劣化する恐れがあるからである。上記の温度範囲（１７０〜２６０℃）、処理時間（３０分〜６時間）及び雰囲気圧力（１〜１００％）において、この水素濃度に関する傾向は同じである。
【００３９】
熱処理の最適条件としては、水素濃度：９０〜１００％、処理温度：１９０〜２１０℃、処理時間：３〜５時間である。これによりＤＲＡＭチップの歩留も向上する。
【００４０】
本発明の他の活用例として、汎用ＤＲＡＭに用いる半導体装置が挙げられる。本発明のように組立工程後にＤＲＡＭのリフレッシュ特性が改善できれば、ウェハー試験時の冗長回路で救済後に劣化した不良ビットのリフレッシュ特性を向上させることが可能である。それにより、ＤＲＡＭの情報保持特性が向上する為、携帯端末や高温状況下で使用される装置に搭載するＤＲＡＭを用いる半導体装置に適用することができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、素子を形成された半導体基板（半導体チップ）の断面の一例を示す図である。
【図２】図２は、ＳｉＯ２−Ｓｉ基板界面におけるダングリングボンドの様子を示す概念図である。
【図３】図３は、本発明の半導体装置の製造方法に用いるアニール炉の構成を示す図である。
【図４】図４は、組立完了した状態のＤＲＡＭにおける熱処理時間とセルフリフレッシュ保持時間との関係を示すグラフである。
【図５】図５は、本発明の半導体装置の製造方法を示すフローチャートである。
【符号の説明】
【００４２】
２０    メモリ
２１    ＤＲＡＭチップ
２２    パッケージ
２３    ボンディングワイヤ
３０    アニール炉
３１    炉
３２    水素供給部
３３、３５    流量調整弁
３４    ヒータ
５１、５１ａ、５１ｂ    シリコン
５２    水素原子
５３    水素原子
５４    ダングリングボンド
５５    酸素原子
１０１    半導体基板
１０２    素子分離絶縁層
１０３    Ｎ型不純物領域
１０４    ゲート酸化膜
１０５    ゲート電極
１０５ａ    ポリシリコン膜
１０５ｂ    シリサイド膜
１０６    マスク絶縁膜
１０７    側面酸化膜
１０８    サイドウォール絶縁膜
１０９    コンタクトプラグポリシリコン層
１１０    ＢＰＳＧ膜
１１１    ＳｉＯ２−Ｓｉ基板界面
１２１    半導体チップ
【図１】
2006108318.tif 000003
【図２】
2006108318.tif 000004
【図３】
2006108318.tif 000005
【図４】
2006108318.tif 000006
【図５】
2006108318.tif 000007