(57)【要約】【課題】  スループットの特性と柔軟性とを両立する。【解決手段】  通信専用回路５４は、受信した信号をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信すべき信号に変換するための送信処理とをハードウエアにて実行する。ＤＳＰ５８は、通信専用回路５４とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行する。コプロセッサ５６は、通信専用回路５４とコプロセッサ５６とバス接続されており、ベースバンド信号に対する処理のうち、所定の演算をハードウエアにて実行する。コプロセッサ５６は、複数の種類の演算に対応しており、ＤＳＰ５８は、コプロセッサ５６における複数の種類の演算のうちの少なくともひとつを実行するように、コプロセッサ５６を制御しつつ、通信専用回路５４における受信処理あるいは送信処理を実行するように、通信専用回路５４を制御する。【選択図】  図３
2006262322.tif 000002
【特許請求の範囲】
【請求項１】
受信した信号をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信すべき信号に変換するための送信処理とをハードウエアにて実行する通信専用回路と、
前記通信専用回路とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行するマイクロプロセッサと、
前記通信専用回路と前記マイクロプロセッサとバス接続されており、ベースバンド信号に対する処理のうち、所定の演算をハードウエアにて実行するコプロセッサとを備え、
前記コプロセッサは、複数の種類の演算に対応しており、
前記マイクロプロセッサは、前記コプロセッサにおける複数の種類の演算のうちの少なくともひとつを実行するように、前記コプロセッサを制御しつつ、前記通信専用回路における受信処理あるいは送信処理を実行するように、前記通信専用回路を制御することを特徴とする通信装置。
【請求項２】
前記マイクロプロセッサは、前記コプロセッサに対して、通信システムの種類に応じて規定された演算を実行させることを特徴とする請求項１に記載の通信装置。
【請求項３】
前記コプロセッサでは、複数の種類の演算に対応した複数の演算回路が、直列に配置されており、
前記マイクロプロセッサは、通信システムの種類に応じて規定された演算以外の演算に対応した演算回路を通過させることを特徴とする請求項２に記載の通信装置。
【請求項４】
前記通信専用回路は、受信処理において生成される中間信号を前記マイクロプロセッサに出力し、
前記マイクロプロセッサは、前記通信専用回路から入力した中間信号に対する処理をソフトウエアプログラムにて実行することを特徴とする請求項１に記載の通信装置。
【請求項５】
受信した信号をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信すべき信号に変換するための送信処理とをハードウエアにて実行する通信専用回路と、
前記通信専用回路とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行するマイクロプロセッサと、
前記通信専用回路と前記マイクロプロセッサとバス接続されており、ベースバンド信号に対する処理のうち、所定の演算をハードウエアにて実行するコプロセッサとを備え、
前記通信専用回路は、受信処理として、フォーマット変換、オフセット調節、レベル調節、直交検波を実行し、送信処理として、直交変調、レベル調節、オフセット調節、フォーマット変換を実行し、
前記コプロセッサは、フィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算に少なくとも対応しており、
前記マイクロプロセッサは、前記コプロセッサにおけるフィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算のうちの少なくともひとつを実行するように、前記コプロセッサを制御しつつ、前記通信専用回路における受信処理あるいは送信処理を実行するように、前記通信専用回路を制御することを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信技術に関し、特に信号の送信機能と信号の受信機能を有した通信装置に関する。
【背景技術】
【０００２】
無線通信機器における変復調処理が、ディジタル信号処理によって実現されるとき、一般的に、３種類の構成が考えられる。ひとつ目は、処理能力の高いＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）と周辺メモリによる構成であり、ふたつ目は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、専用ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などの専用ハードウエアによる構成であり、３つ目は、ひとつ目の構成とふたつ目の構成を組み合わせた構成である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ひとつ目の構成では、ソフトウエアプログラムによって処理の内容を規定するので、仕様や通信方式の変更に対して比較的容易に対応できる。そのため、柔軟性に優れているが、ソフトウエアプログラムによる処理のため、高スループットのシステムへの対応が困難になる。ふたつ目の構成では、ひとつ目の構成と逆の特徴を有する。すなわち、高スループットのシステムへの対応は可能であるが、柔軟性の実現が困難になる。３つ目の構成では、ふたつ目の構成の特徴である高スループットと、ひとつ目の構成の特徴である柔軟性の両立がある程度可能である。しかしながら、専用ハードウエア自体の柔軟性に限界があるので、ＤＳＰの柔軟性を十分活用することが困難になる。その結果、全体としての柔軟性は、低くなる。また、小型低消費電力化と低価格化を目的としたカスタムＬＳＩとして、ＳｏＣ（Ｓｙｓｙｔｅｍ  ｏｎ  Ｃｈｉｐ）化を実施した場合、ひとつ目の構成において、前述した効果が得にくくなる。ふたつ目と３つ目の構成については、アプリケーションに対する柔軟性がさらに失われる。その結果、開発自体に大きなリスクが伴うこととなる。ふたつ目と３つ目の構成について、アプリケーションに対する柔軟性を実現する場合、回路規模とデータ伝送レートのスループットがトレードオフの関係となる。そのため、両者の両立が困難になる。
【０００４】
本発明者はこうした状況下、以下の課題を認識するに至った。ひとつ目の構成から３つ目の構成において、変復調方式の変更に対する柔軟性、データ伝送レートのスループットに対する処理能力とを維持しつつ、アーキテクチャを構築する場合、一般的に、冗長が多く、複雑、かつ高価なシステム構成となる。そのため、小型低消費電力化や、低コストの実現が困難であった。また、開発期間の長期化、開発リスクが増大する傾向にある。その結果、無線通信機器における変復調処理をディジタル信号処理により実現するシステムにおいては、プラットフォーム化が困難になる。
【０００５】
本発明はこうした状況に鑑みてなされたものであり、その目的は、高スループットであるにもかかわらず、柔軟性を有した通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様の通信装置は、受信した信号をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信すべき信号に変換するための送信処理とをハードウエアにて実行する通信専用回路と、通信専用回路とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行するマイクロプロセッサと、通信専用回路とマイクロプロセッサとバス接続されており、ベースバンド信号に対する処理のうち、所定の演算をハードウエアにて実行するコプロセッサとを備える。コプロセッサは、複数の種類の演算に対応しており、マイクロプロセッサは、コプロセッサにおける複数の種類の演算のうちの少なくともひとつを実行するように、コプロセッサを制御しつつ、通信専用回路における受信処理あるいは送信処理を実行するように、通信専用回路を制御する。
【０００７】
「マイクロプロセッサ」は、ソフトウエアプログラムによって処理の内容が規定されるものであればよく、ＤＳＰやＣＰＵであってもよく、さらにＤＳＰとＣＰＵの組合せであってもよい。
【０００８】
この態様によると、高スループットの通信専用回路と、柔軟性のあるマイクロプロセッサに、コプロセッサを加えており、コプロセッサは、柔軟性と高スループット特性を有するので、通信専用回路とマイクロプロセッサとの間の特性の差をコプロセッサによって補完でき、高スループットであるにもかかわらず、柔軟性を有することができる。
【０００９】
マイクロプロセッサは、コプロセッサに対して、通信システムの種類に応じて規定された演算を実行させてもよい。この場合、通信システムの種類に応じて、所定の演算が選択されるので、通信システムの変更にも対応できるような柔軟性を有することができる。
【００１０】
コプロセッサでは、複数の種類の演算に対応した複数の演算回路が、直列に配置されており、マイクロプロセッサは、通信システムの種類に応じて規定された演算以外の演算に対応した演算回路を通過させてもよい。「通過」は、入力した信号を実質的に変化させずに出力させるような処理に対応する。入力した信号をそのまま出力する場合や、入力した信号を反転させてから出力する場合を含む。
【００１１】
通信専用回路は、受信処理において生成される中間信号をマイクロプロセッサに出力し、マイクロプロセッサは、通信専用回路から入力した中間信号に対する処理をソフトウエアプログラムにて実行してもよい。「中間信号」は、通信専用回路における処理の過程にて生成される信号を示す。この場合、新たな処理が必要になっても、マイクロプロセッサでの中間信号に対する処理の変更がソフトウエアプログラムの変更によって対応されるので、柔軟性を有することができる。
【００１２】
本発明の別の態様もまた、通信装置である。この装置は、受信した信号をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信すべき信号に変換するための送信処理とをハードウエアにて実行する通信専用回路と、通信専用回路とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行するマイクロプロセッサと、通信専用回路とマイクロプロセッサとバス接続されており、ベースバンド信号に対する処理のうち、所定の演算をハードウエアにて実行するコプロセッサとを備える。通信専用回路は、受信処理として、フォーマット変換、オフセット調節、レベル調節、直交検波を実行し、送信処理として、直交変調、レベル調節、オフセット調節、フォーマット変換を実行し、コプロセッサは、フィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算に少なくとも対応しており、マイクロプロセッサは、コプロセッサにおけるフィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算のうちの少なくともひとつを実行するように、コプロセッサを制御しつつ、通信専用回路における受信処理あるいは送信処理を実行するように、通信専用回路を制御する。
【００１３】
この態様によると、高スループットの通信専用回路と、柔軟性のあるマイクロプロセッサに、コプロセッサを加えており、コプロセッサは、柔軟性と高スループット特性を有するので、通信専用回路とマイクロプロセッサとの間の特性の差をコプロセッサによって補完でき、高スループットであるにもかかわらず、柔軟性を有することができる。
【００１４】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１５】
本発明によれば、高スループットであるにもかかわらず、柔軟性を有した通信装置を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、所定の通信システムに対応した無線装置に関する。無線装置が複数種類の通信システムに汎用的に使用されれば、無線装置の量産効果が期待できる。一方、通信システムの種類によっては、高いスループットが要求される。本実施例に係る無線装置は、柔軟性と高スループットの両立を実現するために、以下のように構成される。無線装置には、専用通信回路、コプロセッサ、ＤＳＰが含められる。専用通信装置は、無線周波数あるいは中間周波数の信号と、ベースバンドの信号との間の周波数変換を実行する。すなわち、専用通信装置は、通信システムの種類に依存しない処理であって、ある程度高いスループットが要求される処理を実行する。
【００１７】
また、ＤＳＰは、ベースバンドの信号に対する処理を実行する。すなわち、ＤＳＰは、通信システムの種類に依存する処理を実行する。通信システムの種類に依存する処理の一例は、変復調処理である。コプロセッサは、ベースバンドの信号に対する処理のうち、ある程度の高スループットが要求される処理を実行する。ある程度の高スループットが要求される処理は、複素乗算などの演算であり、これは、フィルタ処理等に使用される。また、コプロセッサは、複数の種類の演算に対応しており、それらのうちのいずれかの動作によって、所定の演算が実行される。以上のように、柔軟性を有し、かつ高スループットのコプロセッサを使用することによって、無線装置の柔軟性と高スループットが実現される。
【００１８】
図１は、本発明の実施例に係る受信処理の機能ブロックを示す。受信処理の機能ブロックは、フォーマット変換部１０、オフセット調節部１２、レベル調節部１４、移動平均処理部１６、直交検波部１８、クロック抽出部２０、復号判定部２２、制御データ設定部２４を含む。
【００１９】
フォーマット変換部１０は、図示しないＲＦ部から中間周波数の信号を入力し、通信システムに適応したフォーマットに、入力した信号を変換する。通信システムは、アプリケーションであってもよい。オフセット調節部１２は、変換した信号のオフセットを調節する。レベル調節部１４は、オフセットを調節した信号に対して、レベルを調節する。移動平均処理部１６は、レベルを調節した信号に対して、移動平均を実行する。移動平均によって、信号に含まれた雑音が低減される。直交検波部１８は、移動平均処理部１６からの信号を直交検波する。直交検波部１８は、ベースバンドの信号を生成する。
【００２０】
クロック抽出部２０は、ベースバンドの信号からクロックを抽出し、復号判定部２２は、ベースバンドの信号を復号する。復号判定部２２は、復号した信号を出力する。ここで、クロック抽出部２０と復号判定部２２が、ベースバンド処理を実行する。ベースバンド処理は、中間周波数の信号に対する処理より低いスループットでも実行可能である。一方、ベースバンド処理には、中間周波数の信号に対する処理より高い柔軟性が要求される。すなわち、ベースバンド処理は、変復調方式やアプリケーション仕様に応じて、処理の内容が変更される。また、制御データ設定部２４は、各構成要素における設定値を設定する。設定値は、変復調方式やアプリケーション仕様、回線状態等に応じた各種のパラメータに応じて設定される。
【００２１】
この構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリにロードされた通信機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。
【００２２】
図２は、本発明の実施例に係る送信処理の機能ブロックを示す。送信処理の機能ブロックは、フォーマット変換部３０、オフセット調節部３２、レベル調節部３４、直交変調部３６、フィルタ処理部３８、符号化部４０、制御データ設定部４２を含む。
【００２３】
符号化部４０は、ベースバンドの信号に対して、変復調方式やアプリケーション仕様に特化した符号化処理を実施する。フィルタ処理部３８は、符号化されたベースバンドの信号に対して、フィルタ処理を実行する。ここで、フィルタ処理は、隣接チャネルへの漏洩電力削減用のロールオフフィルタ等の処理に相当する。直交変調部３６は、フィルタ処理部３８からの信号を直交変調する。直交変調部３６は、中間周波数の信号を生成する。直交変調部３６は、直交変調された信号に対して、レベルを調節する。オフセット調節部３２は、レベルを調節した信号に対して、オフセットを調節する。フォーマット変換部３０は、オフセットを調節した信号に対して、フォーマット変換を実行し、図示しないＲＦ部に出力する。また、制御データ設定部４２は、各構成要素における設定値を設定する。変復調方式やアプリケーション仕様、回線状態等に応じた各種のパラメータに対して、設定値が設定される。
【００２４】
図３は、本発明の実施例に係る無線装置１００の構成を示す。無線装置１００は、アンテナ５０、ＲＦ回路５２、通信専用回路５４、コプロセッサ５６、ＤＳＰ５８を含む。また、通信専用回路５４は、受信処理部６０、送信処理部６２、直交検波−直交変調部６４を含む。また、信号として、受信処理部入力信号２００、受信処理部出力信号２０２、送信処理部出力信号２０４、送信処理部入力信号２０６を含む。
【００２５】
ＲＦ回路５２は、アンテナ５０を介して、図示しない通信対象の無線装置から無線周波数の信号を受信する。また、ＲＦ回路５２は、アンテナ５０を介して図示しない通信対象の無線装置に無線周波数の信号を送信する。ＲＦ回路５２は、受信した無線周波数の信号を中間周波数の信号に周波数変換し、また、送信すべき中間周波数の信号を無線周波数の信号に周波数変換する。ここで、受信の際に、ＲＦ回路５２から出力される信号は、受信処理部入力信号２００と示され、送信の際に、ＲＦ回路５２に入力される信号は、送信処理部出力信号２０４と示される。
【００２６】
通信専用回路５４は、ＲＦ回路５２との間におけるデータのインターフェースの役割を有する。通信専用回路５４は、受信処理部入力信号２００をベースバンド信号に変換するための受信処理と、ベースバンド信号を送信処理部出力信号２０４に変換するための送信処理とをハードウエアにて実行する。すなわち、受信処理部６０は、受信処理におけるフォーマット変換、オフセット調節、レベル調節を実行する。また、送信処理部６２は、送信処理におけるレベル調節、オフセット調節、フォーマット変換を実行する。直交検波−直交変調部６４は、直交検波と直交変調を実行する。以上の処理は、図１および図２に対応する。また、受信処理部６０から直交検波−直交変調部６４に出力される信号は、受信処理部出力信号２０２と示され、直交検波−直交変調部６４から送信処理部６２に出力される信号は、送信処理部入力信号２０６と示される。
【００２７】
ＤＳＰ５８は、通信専用回路５４とコプロセッサ５６においてなされる処理以外の柔軟性の高い処理と、通信専用回路５４とコプロセッサ５６に対する制御を実行する。ＤＳＰ５８には、ＤＳＰコア以外にデータメモリ、タイマー、割り込みコントローラ、ＤＭＡＣ等の各種周辺資源が実装されている、また実装するアプリケーション仕様によってはＤＳＰ５８をＣＰＵに置換したものや、ＤＳＰ５８とＣＰＵを併用することが可能である。ＤＳＰ５８は、通信専用回路５４とバス接続されており、ベースバンド信号に対する処理をソフトウエアプログラムにて実行する。通信システムの種類、変復調方式、アプリケーション仕様に応じたソフトウエアプログラムが読み込まれ、ＤＳＰ５８は、読み込まれたソフトウエアプログラムを使用しつつ、ベースバンドの信号に対する変復調処理等を実行する。
【００２８】
コプロセッサ５６は、ディジタルフィルタ等の高い処理能力を必要とし、かつ複数の処理機能を必要とする演算を実行する。コプロセッサ５６は、通信専用回路５４とＤＳＰ５８とバス接続されており、ベースバンドの信号に対する処理のうち、所定の演算をハードウエアにて実行する。所定の演算には、フィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算が少なくとも含まれる。すなわち、コプロセッサ５６は、複数の種類の演算に対応しており、さらに複数の種類の演算のうち、通信システムの種類に応じて実行されるべき演算が予め規定されている。そのため、複数の種類の演算のうちの少なくともひとつが、通信システムの種類に応じて選択される。例えば、通信システムが、スペクトル拡散通信である場合、コプロセッサ５６のうちの複素相関処理の演算が実行される。また、選択は、ＤＳＰ５８の指示をもとになされる。なお、コプロセッサ５６では、複数の種類の演算に対応した複数の演算回路が、直列に配置されている。詳細は、後述する。
【００２９】
ＤＳＰ５８は、前述したベースバンドの信号に対する処理に加え、通信専用回路５４とコプロセッサ５６に対する制御も実行する。ＤＳＰ５８は、受信処理部６０あるいは送信処理部６２を動作させるように、通信専用回路５４のタイミングを制御する。また、ＤＳＰ５８は、コプロセッサ５６における複数の種類の演算のうちの少なくともひとつを実行するように、コプロセッサ５６を制御する。すなわち、ＤＳＰ５８は、コプロセッサ５６に対して、通信システムの種類に応じて規定された演算を実行させる。前述のごとく、コプロセッサ５６は、フィルタ処理の演算、複素相関処理の演算、電力算出処理の演算、累積加算処理の演算等に対応しているので、ＤＳＰ５８は、通信システムの種類に応じて、これらのうちの少なくともひとつを選択するように、コプロセッサ５６を制御する。具体的にＤＳＰ５８は、コプロセッサ５６のうち、通信システムの種類に応じて規定された演算以外の演算に対応した演算回路を通過させる。ここで「通過」とは、スルーすることに相当し、入力した信号に処理を行わずに出力することに相当する。
【００３０】
なお、通信専用回路５４は、受信処理において生成される中間信号をＤＳＰ５８に出力してもよい。「中間信号」は、例えば、レベル調節がなされた信号やオフセット調節がなされた信号に相当する。また、ＤＳＰ５８は、通信専用回路５４から入力した中間信号に対する処理をソフトウエアプログラムにて実行する。
【００３１】
通信専用回路５４は、ハードウエアにて処理を実行しているので、高スループット特性を有する。また、通信専用回路５４は、無線通信にとって汎用的な処理を実行するので、柔軟性は問題にならない。ＤＳＰ５８は、ソフトウエアプログラムにて処理を実行しているので、柔軟性を有する。また、ＤＳＰ５８は、ベースバンドの信号を処理の対象としているので、スループット特性は問題にならない。コプロセッサ５６は、ハードウエアにて処理を実行しているので、高スループット特性を有している。また、コプロセッサ５６は、複数の演算のいずれかを選択可能なように構成されているので、柔軟性を有する。このように、通信専用回路５４とＤＳＰ５８との中間的な性質を有するコプロセッサ５６を使用するので、通信専用回路５４、ＤＳＰ５８、コプロセッサ５６の組合せは、高スループット特性を有しつつ、柔軟性を有する。
【００３２】
図４は、受信処理部６０の構成を示す。受信処理部６０は、入力ＩＦ部７０、入力セレクタ部７２、フォーマット変換部１０と総称される第１フォーマット変換部１０ａ、第２フォーマット変換部１０ｂ、第３フォーマット変換部１０ｃ、第４フォーマット変換部１０ｄ、フォーマット変換用保持部７４と総称される第１フォーマット変換用保持部７４ａ、第２フォーマット変換用保持部７４ｂ、第３フォーマット変換用保持部７４ｃ、第４フォーマット変換用保持部７４ｄ、オフセット調節部１２と総称される第１オフセット調節部１２ａ、第２オフセット調節部１２ｂ、第３オフセット調節部１２ｃ、第４オフセット調節部１２ｄ、オフセット調節用保持部７６と総称される第１オフセット調節用保持部７６ａ、第２オフセット調節用保持部７６ｂ、第３オフセット調節用保持部７６ｃ、第４オフセット調節用保持部７６ｄ、レベル調節部１４と総称される第１レベル調節部１４ａ、第２レベル調節部１４ｂ、第３レベル調節部１４ｃ、第４レベル調節部１４ｄを含む。
【００３３】
さらに、受信処理部６０は、レベル調節用保持部７８と総称される第１レベル調節用保持部７８ａ、第２レベル調節用保持部７８ｂ、第３レベル調節用保持部７８ｃ、第４レベル調節用保持部７８ｄ、移動平均処理部１６と総称される第１移動平均処理部１６ａ、第２移動平均処理部１６ｂ、第３移動平均処理部１６ｃ、第４移動平均処理部１６ｄ、移動平均用保持部８０と総称される第１移動平均用保持部８０ａ、第２移動平均用保持部８０ｂ、第３移動平均用保持部８０ｃ、第４移動平均用保持部８０ｄ、ＤＳＰＩＦ部８２と総称される第１ＤＳＰＩＦ部８２ａ、第２ＤＳＰＩＦ部８２ｂ、第３ＤＳＰＩＦ部８２ｃ、オフセット検出部８４と総称される第１オフセット検出部８４ａ、第２オフセット検出部８４ｂ、第３オフセット検出部８４ｃ、第４オフセット検出部８４ｄ、レベル検出部８６と総称される第１レベル検出部８６ａ、第２レベル検出部８６ｂ、第３レベル検出部８６ｃ、第４レベル検出部８６ｄ、オフセット検出用積分期間保持部８８、レベル検出用積分期間保持部９０、入力セレクタ用保持部９２を含む。
【００３４】
また、信号として、受信処理部入力信号２００と総称される第１受信処理部入力信号２００ａ、第２受信処理部入力信号２００ｂ、受信処理部出力信号２０２と総称される第１受信処理部出力信号２０２ａ、第２受信処理部出力信号２０２ｂ、第３受信処理部出力信号２０２ｃ、第４受信処理部出力信号２０２ｄを含む。図４に含まれた構成要素のうち、図１に含まれた構成要素と同一の符号によって示されたものは、図１と同様の機能を有する。
【００３５】
受信処理部６０は、前述したようにハードウエアにて処理を実行するが、変復調方式やデータ伝送レートのスループットに対する柔軟性を考慮した場合、同相信号と直交信号に分離された複素のデータを２チャンネル以上処理可能な構成が望ましい。ここでは、２チャンネルの複素のデータを処理対象とする。すなわち、第１受信処理部出力信号２０２ａと第２受信処理部出力信号２０２ｂが、ひとつの複素のデータに対応し、第３受信処理部出力信号２０２ｃと第４受信処理部出力信号２０２ｄが、別の複素のデータに対応する。なお、複素のデータが、同相成分の信号と直交成分の信号に対応する。また、入力ＩＦ部７０における信号の他に、図示しないコプロセッサ５６からのＤＳＰＩＦ部８２についても、同等な処理を実行可能なアーキテクチャ構成となる。
【００３６】
入力ＩＦ部７０は、図示しないＲＦ回路５２から受信処理部入力信号２００を入力する。ＤＳＰＩＦ部８２は、コプロセッサ５６やＤＳＰ５８とのインターフェイスであり、コプロセッサ５６やＤＳＰ５８に信号を出力したり、コプロセッサ５６やＤＳＰ５８から信号を入力する。入力セレクタ部７２は、入力ＩＦ部７０からの信号と第１ＤＳＰＩＦ部８２ａからの信号のいずれかを選択する。第１ＤＳＰＩＦ部８２ａからの信号については、後述する。また、２チャンネルの処理に対応するように構成されている。フォーマット変換部１０、オフセット調節部１２、レベル調節部１４、移動平均処理部１６は、図１と同様の機能をそれぞれ有するので、説明を省略する。入力セレクタ部７２、フォーマット変換部１０、オフセット調節部１２、レベル調節部１４、移動平均処理部１６にそれぞれ対応するように、入力セレクタ用保持部９２、フォーマット変換用保持部７４、オフセット調節用保持部７６、レベル調節用保持部７８、移動平均用保持部８０が設けられる。
【００３７】
入力セレクタ用保持部９２、フォーマット変換用保持部７４、オフセット調節用保持部７６、レベル調節用保持部７８、移動平均用保持部８０は、入力セレクタ部７２、フォーマット変換部１０、オフセット調節部１２、レベル調節部１４、移動平均処理部１６において使用されるパラメータの値を保持する。なお、それぞれのパラメータの値は、第１ＤＳＰＩＦ部８２ａからの信号として入力される。そのため、入力セレクタ部７２は、パラメータの値と入力するときに、第１ＤＳＰＩＦ部８２ａから信号を選択する。
【００３８】
オフセット検出部８４は、オフセット調節部１２からの信号を所定期間にわたって積分する。オフセット検出用積分期間保持部８８は、オフセット検出部８４における積分の期間を保持する。積分の期間の値は、第１ＤＳＰＩＦ部８２ａから入力される。第２ＤＳＰＩＦ部８２ｂは、オフセット検出部８４によって積分された信号を出力する。レベル検出部８６は、レベル調節部１４からの信号を所定期間にわたって積分する。レベル検出用積分期間保持部９０は、レベル検出部８６における積分の期間を保持する。積分の期間の値は、第１ＤＳＰＩＦ部８２ａから入力される。第３ＤＳＰＩＦ部８２ｃは、レベル検出部８６によって積分された信号を出力する。第２ＤＳＰＩＦ部８２ｂや第３ＤＳＰＩＦ部８２ｃから出力される信号は、中間信号として、ＤＳＰ５８において処理される。以上の構成によれば、アプリケーション仕様等に応じて、さらなる演算が必要な場合であっても、ＤＳＰ５８が追加の演算に対応できる。
【００３９】
図５は、直交検波−直交変調部６４の構成を示す。直交検波−直交変調部６４は、第１ＳＥＬ１１０、複素乗算部１１２、第２ＳＥＬ１１４、第３ＳＥＬ１１６、ＮＣＯ１３２、プレディストータ１２０、周波数値保持部１２６と総称される第１周波数値保持部１２６ａ、第２周波数値保持部１２６ｂ、第３周波数値保持部１２６ｃ、第４周波数値保持部１２６ｄ、閾値保持部１２８、テーブル値保持部１３０、ＤＳＰＩＦ部８２と総称される第４ＤＳＰＩＦ部８２ｄ、第５ＤＳＰＩＦ部８２ｅ、第６ＤＳＰＩＦ部８２ｆを含む。また、ＮＣＯ１３２は、ＲＯＭ部１１８を含み、プレディストータ１２０は、電力算出部１２２、補正テーブル保持部１２４を含む。
【００４０】
直交検波−直交変調部６４は、受信処理の際に、直交検波を実行し、送信処理の際に、直交変調を実行する。直交検波−直交変調部６４は、複素乗算部１１２とＮＣＯ１３２を使用しながら、直交検波処理を実行する。この処理においてプレディストータ１２０を使用しながら、同時にひずみ補償機能にも実行する。直交検波−直交変調部６４は、同様の演算によって、送信時に直交変調処理を実行できるように、第１ＳＥＬ１１０、第２ＳＥＬ１１４、第３ＳＥＬ１１６を切り替える。すなわち、時分割処理を実行する。直交検波処理終了後は、第４ＤＳＰＩＦ部８２ｄは、コプロセッサ５６、ＤＳＰ５８にデータを転送する。各種のパラメータは、第５ＤＳＰＩＦ部８２ｅを使用しつつ設定される。また、ＮＣＯ処理時のＲＯＭ部１１８は、送信時において、通過信号帯域と比べ高い周波数の正弦波を重畳することにより、Ｄ／Ａの見かけ精度を向上させる。
【００４１】
第１ＳＥＬ１１０と第２ＳＥＬ１１４は、処理対象の信号を選択する。直交検波を実行するとき、第１ＳＥＬ１１０は、受信処理部出力信号２０２を選択する。また、第２ＳＥＬ１１４は、複素乗算部１１２からの信号を第４ＤＳＰＩＦ部８２ｄへ出力する。第４ＤＳＰＩＦ部８２ｄは、信号を図示しないコプロセッサ５６、ＤＳＰ５８へ出力する。また、直交変調を実行するとき、第１ＳＥＬ１１０は、第６ＤＳＰＩＦ部８２ｆからの信号を選択する。また、第２ＳＥＬ１１４は、複素乗算部１１２からの信号を送信処理部入力信号２０６として出力する。複素乗算部１１２は、第１ＳＥＬ１１０からの信号と、第３ＳＥＬ１１６からの信号とを複素乗算する。直交検波や直交変調の際に使用されるローカル信号は、ＮＣＯ１３２から発振される。ＮＣＯ１３２は、周波数値保持部１２６とＲＯＭ部１１８を参照しつつ、ローカル信号を発振する。また、プレディストータ１２０は、電力算出部１２２、補正テーブル保持部１２４を使用しつつ、信号に対するひずみ補償を実行する。第３ＳＥＬ１１６は、ＮＣＯ１３２からの信号、プレディストータ１２０からの信号のいずれかを選択する。第５ＤＳＰＩＦ部８２ｅは、ＲＯＭ部１１８のテーブル値を読み出す際、あるいはテーブル値保持部１３０のテーブル値の読み書きの際に、ＤＳＰ５８とのインターフェイスになる。
【００４２】
図６は、送信処理部６２の構成を示す。送信処理部６２は、出力ＩＦ部１６４、出力セレクタ部１６６、出力セレクタ用保持部１６８、フォーマット変換部３０と総称される第１フォーマット変換部３０ａ、第２フォーマット変換部３０ｂ、第３フォーマット変換部３０ｃ、第４フォーマット変換部３０ｄ、フォーマット交換用保持部１５０と総称される第１フォーマット交換用保持部１５０ａ、第２フォーマット交換用保持部１５０ｂ、第３フォーマット交換用保持部１５０ｃ、第４フォーマット交換用保持部１５０ｄ、オフセット調節部３２と総称される第１オフセット調節部３２ａ、第２オフセット調節部３２ｂ、第３オフセット調節部３２ｃ、第４オフセット調節部３２ｄを含む。
【００４３】
また、送信処理部６２は、オフセット調節用保持部１５２と総称される第１オフセット調節用保持部１５２ａ、第２オフセット調節用保持部１５２ｂ、第３オフセット調節用保持部１５２ｃ、第４オフセット調節用保持部１５２ｄ、レベル調節部３４と総称される第１レベル調節部３４ａ、第２レベル調節部３４ｂ、第３レベル調節部３４ｃ、第４レベル調節部３４ｄ、レベル調節用保持部１５４と総称される第１レベル調節用保持部１５４ａ、第２レベル調節用保持部１５４ｂ、第３レベル調節用保持部１５４ｃ、第４レベル調節用保持部１５４ｄ、加算部１５６と総称される第１加算部１５６ａ、第２加算部１５６ｂ、第３加算部１５６ｃ、第４加算部１５６ｄ、ＮＣＯ１５８、周波数値保持部１６２、ＤＳＰＩＦ部８２と総称される第７ＤＳＰＩＦ部８２ｇ、第８ＤＳＰＩＦ部８２ｈを含む。また、ＮＣＯ１５８は、テーブル保持部１６０を含む。
【００４４】
送信処理部６２は、受信処理部６０と比較して、基本的に逆の順序に信号処理を実行する。また、独立した２チャンネルに対応した処理ブロック、例えばフォーマット変換部３０では、各チャンネルに独立して各種制御パラメータが設定可能である。
【００４５】
加算部１５６は、ＮＣＯ１５８からの信号を送信処理部入力信号２０６に加算する。ＮＣＯ１５８は、テーブル保持部１６０に保持された値、周波数値保持部１６２に保持された値を使用しながら、所定の周波数の信号を発振する。テーブル保持部１６０に保持された値は、正弦波を出力するための値に相当する。第８ＤＳＰＩＦ部８２ｈは、テーブル保持部１６０のテーブル値の読み書きの際に、ＤＳＰ５８とのインターフェイスになる。レベル調節部３４、オフセット調節部３２、フォーマット変換部３０は、図２と同様の機能をそれぞれ有するので、説明を省略する。レベル調節用保持部１５４、オフセット調節用保持部１５２、フォーマット交換用保持部１５０、出力セレクタ部１６６にそれぞれ対応するように、レベル調節部３４、オフセット調節部３２、フォーマット変換部３０、出力セレクタ用保持部１６８が設けられる。
【００４６】
レベル調節用保持部１５４、オフセット調節用保持部１５２、フォーマット交換用保持部１５０、出力セレクタ用保持部１６８は、レベル調節部３４、オフセット調節部３２、フォーマット変換部３０、テーブル保持部１６０において使用されるパラメータの値を保持する。なお、それぞれのパラメータの値は、第７ＤＳＰＩＦ部８２ｇからの信号として入力される。出力セレクタ部１６６は、フォーマット変換部３０からの信号を出力ＩＦ部１６４、第７ＤＳＰＩＦ部８２ｇに出力する。出力ＩＦ部１６４は、出力セレクタ部１６６からの信号を送信処理部出力信号２０４として出力する。
【００４７】
図７は、コプロセッサ５６の構成を示す図である。コプロセッサ５６は、入力データ１８０、係数データ１８２、入力セレクタ回路１８４、積和回路１８６、累積加算回路１８８、二乗和回路１９０、累積加算回路１９２、加減算ブロック３２４、出力データ３２６を含む。また、入力セレクタ回路１８４は、乗算器３００と総称される第１乗算器３００ａ、第２乗算器３００ｂ、第３乗算器３００ｃ、第４乗算器３００ｄ、第５乗算器３００ｅ、第６乗算器３００ｆ、第７乗算器３００ｇ、第８乗算器３００ｈを含む。積和回路１８６は、乗算器３０２と総称される第１乗算器３０２ａ、第２乗算器３０２ｂ、第３乗算器３０２ｃ、第４乗算器３０２ｄ、ＦＦ３１４と総称される第１ＦＦ３１４ａ、第２ＦＦ３１４ｂ、第３ＦＦ３１４ｃ、第４ＦＦ３１４ｄ、加算器３０４と総称される第１加算器３０４ａ、第２加算器３０４ｂを含む。
【００４８】
累積加算回路１８８は、加算器３０６と総称される第１加算器３０６ａ、第２加算器３０６ｂ、ＦＦ３０８と総称される第１ＦＦ３０８ａ、第２ＦＦ３０８ｂ、１／２ｎチップ遅延部３１０と総称される第１−１／２ｎチップ遅延部３１０ａ、第２−１／２ｎチップ遅延部３１０ｂを含む。二乗和回路１９０は、乗算部３１２と総称される第１乗算部３１２ａ、第２乗算部３１２ｂ、ＦＦ３１６と総称される第１ＦＦ３１６ａ、第２ＦＦ３１６ｂ、加算部３１８を含む。累積加算回路１９２は、加算部３２０と総称される第１加算部３２０ａ、第２加算部３２０ｂ、ＦＦ３２２と総称される第１ＦＦ３２２ａ、第２ＦＦ３２２ｂを含む。
【００４９】
コプロセッサ５６は、図示しない通信専用回路５４、ＤＳＰ５８との間において信号を入出力する。コプロセッサ５６は、複素演算を前提とし、フィルタ処理、複素相関処理、電力算出処理、累積加算処理を実行可能になっている。ここで、フィルタ処理には、ＦＩＲフィルタ処理とＩＩＲフィルタ処理が含まれる。また、コプロセッサ５６は、ＤＳＰ５８からの制御信号もしくは専用の制御回路からの制御信号によって、リアルタイムに変更可能なように構成されている。コプロセッサ５６は、例えば、図２のフィルタ処理部３８の処理を実行する。
【００５０】
入力データ１８０は、通信専用回路５４やＤＳＰ５８からの信号に対応し、係数データ１８２は、係数データ等のパラメータデータに相当する。入力セレクタ回路１８４は、図示しない制御データによって、任意に演算パスを選択する。積和回路１８６では、複素乗算のパスの選択、演算ビット数の選択等の制御が可能なように構成されている。その際、乗算器３０２、ＦＦ３１４、加算器３０４が使用される。累積加算回路１８８、累積加算回路１９２は、累積加算を実行する。これらは、クリップ機能を有する。その際、累積加算回路１８８では、加算器３０６、ＦＦ３０８、１／２ｎチップ遅延部３１０が使用され、累積加算回路１９２では、加算部３２０、ＦＦ３２２が使用される。二乗和回路１９０は、電力を計算するための演算処理を実施する。その際、乗算部３１２、ＦＦ３１６、加算部３１８が使用される。さらに、相関処理が必要な場合は、加減算ブロック３２４が使用される。また、出力データ３２６は、通信専用回路５４やＤＳＰ５８への信号に対応する。
【００５１】
図示のごとく、コプロセッサ５６において、複数の種類の演算に対応した回路が直列に配置されている。複数の種類の演算のうち、実際に使用される演算は、無線装置１００が適用される通信システムに応じて規定される。例えば、通信システムがＰＤＣシステムである場合、入力セレクタ回路１８４と積和回路１８６が選択されることによって、コプロセッサ５６は、フィルタ処理を実行する。また、通信システムが、スペクトル拡散通信に対応している場合、入力セレクタ回路１８４、積和回路１８６、累積加算回路１８８、二乗和回路１９０が選択されることによって、コプロセッサ５６は、逆拡散処理を実行する。その際、選択されなかった回路は、入力した信号をスルーするように動作する。以上の構成によって、コプロセッサ５６は、柔軟性を有する。また、前述のごとく、コプロセッサ５６は、ハードウエアにて処理を実行するので、高スループット特性を有する。
【００５２】
また、制御によってはコプロセッサ５６内でのループバックも可能となっている。演算の内容によっては、通信専用回路５４のアクセラレータして直接活用可能な構成になっている。また、コプロセッサ５６では、図７の構成を並列に配置することによって、容易に処理能力が拡張される。また、ＤＳＰ５８内部のＤＭＡＣ機能を有効に活用すれば、通信専用回路５４とコプロセッサ５６とのデータ転送において、オーバーヘッドが低減される。
【００５３】
以上の構成による無線装置１００の動作を説明する。特に、無線装置１００が信号を送信する際の動作を説明する。ＤＳＰ５８は、通信システムに対応した誤り訂正方式にて、信号を符号化する。また、符号化された信号は、通信システムに対応した変調方式に応じてマッピングされる。さらに、マッピングされた信号は、ＤＳＰ５８からコプロセッサ５６に伝送される。コプロセッサ５６において、入力データ１８０は、入力セレクタ回路１８４、積和回路１８６、累積加算回路１８８によってフィルタリング処理される。フィルタリング処理された結果の出力データ３２６は、直交検波−直交変調部６４に伝送される。直交検波−直交変調部６４は、入力された信号に対して直交変調を実行する。レベル調節部３４、オフセット調節部３２、フォーマット変換部３０は、信号に対して、所定の処理を実行する。最終的に、ＲＦ回路５２は、信号を送信する。
【００５４】
以上説明した本実施例による効果を説明する。ここで、カスタムＬＳＩもしくはＳｏＣを前提とする。また、通信システムとして、伝送レート１Ｍｂｐｓ対応のディジタル無線機とする。さらに、変調方式は、ＡＭ（Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、ＦＭ（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、１６ＱＡＭであるとする。以上の条件のもと、本実施例と従来の技術における回路規模と消費電力とを比較する。なお、従来の技術である３種類の構成について検討する。ひとつ目は、汎用ＣＰＵ＋汎用ＤＳＰの場合であり、ふたつ目は、カスタムＬＳＩの場合であり、３つ目は、ひとつ目とふたつ目を組み合わせた場合である。
【００５５】
ひとつ目の場合では、２００ＭＩＰＳの汎用ＣＰＵと８ＧＯＰＳの汎用ＤＳＰ以上の処理能力が必要とされる。回路規模は、約７００万ゲートになる。これには、ランダムロジックのみを考慮し、メモリ等のマクロ、配線面積を含んでいない。また、ＤＳＰのシステムクロックを２００ＭＨｚとした場合、約６４０万ゲート相当の回路規模が必要になる。これは、４０個のＤＳＰに対応する。消費電力は、約６．６Ｗになる。ここで、０．１８μＣＭＯＳのＣｅｌｌ−Ｂａｓｅプロセスを想定し、システムクロックが２００ＭＨｚであり、内部電圧が１．８Ｖであるとした。また、ＣＰＵは１．２ｍＷ/ＭＨｚであり、ＤＳＰは、０．８ｍＷ/ＭＨｚであるとした。なお以上の構成において、ＤＳＰのマルチプロセッサ化がバスネックとなる。
【００５６】
ふたつ目の場合では、複数の変調方式に対応する場合、クロック抽出、復号判定、符号化処理を並列に実装する必要が生じる。また、仕様によっては同じＱＰＳＫの場合でもフィルタ、等化器等の構成が異なり、複数の回路方式を実装する必要が生じる。回路規模は、約３４５万ゲートになる。なお、共有化できないゲート数は、ＡＭ用の７万ゲート、ＦＭ用の８万ゲート、ＢＰＳＫの３０万ゲート、ＱＰＳＫの５２万ゲート、ＱＡＭの５６万ゲート、１６ＱＡＭの６８万ゲート、切り替え制御用の２８万ゲートである。ここで、ＢＰＳＫ、ＱＰＳＫ、ＱＡＭ、１６ＱＡＭでは、それぞれ２種が含まれるとした。また、共有ブロックは、１２０万ゲートである。消費電力は、約１．２Ｗになる。ここでも、０．１８μＣＭＯＳのＣｅｌｌ−Ｂａｓｅプロセスを想定し、システムクロックが２００ＭＨｚであり、内部電圧が１．８Ｖであるとした。その他、変復調システムに対応させるために、本ＡＳＩＣを制御するためのコントローラが別途必要となるので、上記以上の電力、回路規模が必要となる。コントローラは、ＣＰＵもしくはシーケンサ用ＦＰＧＡによって実現される。
【００５７】
３つ目では、４００ＭＩＰＳの汎用ＣＰＵとＡＳＩＣが必要になる。回路規模は、約３０９万ゲートになる。これには、ランダムロジックのみを考慮し、メモリ等のマクロ、配線面積を含んでいない。なお、共有化できないゲート数は、ＡＭ用の４万ゲート、ＦＭ用の１０万ゲート、ＢＰＳＫの２４万ゲート、ＱＰＳＫの４４万ゲート、ＱＡＭの４４万ゲート、１６ＱＡＭの５６万ゲート、切り替え制御用の１２万ゲートである。ここで、ＢＰＳＫ、ＱＰＳＫ、ＱＡＭ、１６ＱＡＭでは、それぞれ２種が含まれるとした。また、共有ブロックは、１２０万ゲートである。消費電力は、約１．５Ｗになる。ここでも、０．１８μＣＭＯＳのＣｅｌｌ−Ｂａｓｅプロセスを想定し、システムクロックが２００ＭＨｚであり、内部電圧が１．８Ｖであるとした。なお、ＡＳＩＣ部の消費電力は、約１．０５Ｗであり、ＣＰＵ部の消費電力は、約４８０ｍＷである。なお以上の構成において、ＤＳＰのマルチプロセッサ化がバスネックとなる。
【００５８】
本実施例では、２００ＭＩＰＳの汎用ＣＰＵと１００ＭＯＰＳの汎用ＤＳＰとＳｏＣ化された専用ロジックが必要になる。回路規模は、約２２６万ゲートになる。これには、ランダムロジックのみを考慮し、メモリ等のマクロ、配線面積を含んでいない。ここで、コプロセッサは、約３７万ゲートであり、ＣＰＵとＤＳＰは、１８９万ゲートである。消費電力は、約０．９Ｗになる。ここでも、０．１８μＣＭＯＳのＣｅｌｌ−Ｂａｓｅプロセスを想定し、システムクロックが２００ＭＨｚであり、内部電圧が１．８Ｖであるとした。ＡＳＩＣ部の消費電力は、約６２０ｍＷであり、ＣＰＵ部の消費電力は、約２４０ｍＷであり、ＤＳＰ部の消費電力は、約８０ｍＷである。本実施例の構成によれば、従来の技術と比較して、回路規模、消費電力、仕様の柔軟性、リスクにおいて、効率的になる。
【００５９】
本発明の実施例によれば、高スループットの通信専用回路と、柔軟性のあるＤＳＰに対して、ある程度柔軟性があり、かつ高スループットのコプロセッサを加えるので、通信専用回路とＤＳＰとの間の特性の差をコプロセッサによって補完でき、高スループットであるにもかかわらず、柔軟性を有することができる。また、通信システムの種類に応じて、所定の演算が実行されるので、通信システムの変更にも対応できるような柔軟性を有することができる。また、新たな処理が必要になっても、ＤＳＰでの中間の信号に対する処理をソフトウエアプログラムによって変更すればよいので、柔軟性を有することができる。
【００６０】
また、アプリケーションに対する依存性の小さい通信専用回路と、ある程度の処理能力を有しつつ、柔軟性の高いコプロセッサ、ソフトウエアプログラムによって制御されるＤＳＰを組み合わせたアーキテクチャとすることによって、アプリケーションでの変復調方式に依存しないモデム用信号処理システムに適したアーキテクチャを実現できる。また、アプリケーションでの変復調方式に依存しないモデム用信号処理システムをプラットフォーム化できる。また、アプリケーションの通信方式、伝送速度、処理内容に応じて、専用通信装置、コプロセッサ、ＤＳＰに所定の処理を分担させることによって、柔軟なシステム構築と、効率の良い変復調信号処理を実現できる。また、システム全体の機能変更を容易に実現しつつ、システム全体の処理能力を向上できる。
【００６１】
以上、本発明を実施例をもとに説明した。この実施例は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例に係る受信処理の機能ブロックを示す図である。
【図２】本発明の実施例に係る送信処理の機能ブロックを示す図である。
【図３】本発明の実施例に係る無線装置の構成を示す図である。
【図４】図３の受信処理部の構成を示す図である。
【図５】図３の直交検波−直交変調部の構成を示す図である。
【図６】図３の送信処理部の構成を示す図である。
【図７】図３のコプロセッサの構成を示す図である。
【符号の説明】
【００６３】
５０  アンテナ、  ５２  ＲＦ回路、  ５４  通信専用回路、  ５６  コプロセッサ、  ５８  ＤＳＰ、  ６０  受信処理部、  ６２  送信処理部、  ６４  直交検波−直交変調部、  １００  無線装置。
【図１】
2006262322.tif 000003
【図２】
2006262322.tif 000004
【図３】
2006262322.tif 000005
【図４】
2006262322.tif 000006
【図５】
2006262322.tif 000007
【図６】
2006262322.tif 000008
【図７】
2006262322.tif 000009