(57)【要約】【課題】  時間階調を用いると、擬似輪郭が発生してしまう。そこで本発明では、アクティブ型の表示装置にインターレース法を用いて、擬似輪郭の発生を低減することを課題とし、そのための、新たな駆動回路及び新たな駆動方法を提案することを課題とする。【解決手段】  本発明は、インターレース法を用いたアクティブ型表示装置であって、奇数フレームでは、画素のうち奇数行並びに奇数列の画素、及び偶数行並びに偶数列の画素を表示し、偶数フレームでは、画素のうち奇数行並びに偶数列の画素、及び偶数行並びに奇数列の画素を表示することを特徴とする。その結果、フレーム周波数を高めることなく、擬似輪郭の発生を低減することができる。【特許請求の範囲】
【請求項１】
マトリクス状に設けられた複数の画素を有し、
前記画素へ映像信号が入力される複数のフレームを有し、
前記フレームのうち奇数フレームでは、前記画素のうち奇数行並びに奇数列の画素、及び偶数行並びに偶数列の画素を表示し、
前記フレームのうち偶数フレームでは、前記画素のうち奇数行並びに偶数列の画素、及び偶数行並びに奇数列の画素を表示する
ことを特徴とするアクティブ型表示装置の駆動方法。
【請求項２】
マトリクス状に設けられた複数の画素を有し、
前記画素へ映像信号が入力される複数のフレームを有し、
前記フレームのうち奇数フレームでは、前記画素のうち奇数行並びに奇数列の画素、及び偶数行並びに偶数列の画素を表示し、かつ前記画素に入力される反転用信号がＨｉｇｈのとき、奇数列の画素に、映像信号が入力され、
前記フレームのうち偶数フレームでは、前記画素のうち奇数行並びに偶数列の画素、及び偶数行並びに奇数列の画素を表示し、かつ前記画素に入力される反転用信号がＨｉｇｈのとき、偶数列の画素に、映像信号が入力される
ことを特徴とするアクティブ型表示装置の駆動方法。
【請求項３】
請求項１において、
前記奇数フレームにおいて前記画素に入力される反転用信号がＨｉｇｈのとき、前記偶数フレームにおいて前記画素に入力される反転用信号はＬｏｗとなることを特徴とするアクティブ型表示装置の駆動方法。
【請求項４】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、
前記シフトレジスタは、シフトレジスタユニットを有し、
前記ラッチ回路は、ラッチユニット、及び前記ラッチユニットの選択を制御する反転用信号が入力される配線を有し、
隣接する前記ラッチユニットは、隣接する前記シフトレジスタユニット間に接続され、
前記シフトレジスタユニットからの信号と、前記反転用信号により、前記隣接するラッチユニットのいずれかが選択される
ことを特徴とするアクティブ型表示装置。
【請求項５】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、
前記シフトレジスタは、シフトレジスタユニットを有し、
前記ラッチ回路は、ラッチユニット、前記ラッチユニットの選択を制御する反転用信号が入力される配線、及び前記反転用信号により切り替わるスイッチング手段を有し、
隣接する前記ラッチユニットは、隣接する前記シフトレジスタユニット間に接続され、
前記スイッチング手段により、前記隣接するラッチユニットのいずれかが選択される
ことを特徴とするアクティブ型表示装置。
【請求項６】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記走査線に接続された半導体素子を制御する回路は、選択用信号が入力される配線、ＡＮＤ回路、シフトレジスタ、及びレベルシフタを有し、
前記ＡＮＤ回路は、前記シフトレジスタからの信号と、前記選択用信号とが入力され、前記レベルシフタに信号を出力するように接続されることを特徴とするアクティブ型表示装置。
【請求項７】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記走査線に接続された半導体素子を制御する回路は、選択用信号が入力される配線、ＡＮＤ回路、シフトレジスタ、及びレベルシフタを有し、
前記ＡＮＤ回路は、前記シフトレジスタからの信号と、前記選択用信号とが入力され、前記レベルシフタに信号を出力するように接続され、
前記走査線を制御する回路により選択された画素に、映像信号が入力されるように、前記信号線と画素とが接続されることを特徴とするアクティブ型表示装置。
【請求項８】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、
前記シフトレジスタは、シフトレジスタユニットを有し、
前記ラッチ回路は、ラッチユニット、及び前記ラッチユニットの選択を制御する反転用信号が入力される配線を有し、
前記ラッチユニットは、隣接する前記シフトレジスタユニット間に接続される
ことを特徴とするアクティブ型表示装置。
【請求項９】
複数の信号線と、複数の走査線との交点に複数の画素を有し、
前記信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、
前記シフトレジスタは、シフトレジスタユニットを有し、
前記ラッチ回路は、ラッチユニット、前記ラッチユニットの選択を制御する反転用信号が入力される配線、及び前記反転用信号により切り替わるスイッチング手段を有し、
前記ラッチユニットは、隣接する前記シフトレジスタユニット間に接続される
ことを特徴とするアクティブ型表示装置。
【請求項１０】
請求項５又は９において、
前記スイッチング手段は、第１の極性を有する半導体素子及び第２の極性を有する半導体素子を用いることを特徴とするアクティブ型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブ型の表示装置において、擬似輪郭の発生を防止するための駆動方法に関する。またそのための駆動回路を有するアクティブ型表示装置に関する。
【背景技術】
【０００２】
アクティブ型表示装置の表示方式の一つであるデジタル階調の駆動方法として、時間階調と呼ばれる駆動方法がある。時間階調とは、一つのフレーム期間を複数のサブフレーム期間に分割し、それぞれのサブフレーム期間で素子の発光、非発光を制御して階調表示を行う方法である。
【０００３】
しかしながら、時間階調での表示を行う場合は、擬似輪郭が発生し、画質が劣化することがある。擬似輪郭とは、中間調を表示しているときに、不自然に明るい線や暗い線が混ざって見える現象である。
【０００４】
擬似輪郭を防止する方法として、インターレース方式画像プラズマディスプレイがあり、奇数（偶数）フィールドの最終サブフィールドと、偶数（奇数）フィールドの１つあるいは複数のサブフィールドとのサスティーン数の合計により、上記奇数（偶数）フィールドの最終サブフィールドの相対的輝度を決める方法が提案されている（特許文献１参照）。
【０００５】
また画面のちらつきであるフリッカーを防止する方法として、プラズマディスプレイにおいて、１フィールドを８サブフィールドに分割し、下位４ビットでは、飛び越し走査によって走査電極を１つおきにアドレスする方法が提案されている（特許文献２参照）。
【特許文献１】特開２０００−１４８０８４号公報
【特許文献２】特開平１１−２４６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１、及び特許文献２に記載のプラズマディスプレイは、パッシブ型の表示装置である。パッシブ型表示装置は、画素部に複数の半導体素子を有するアクティブ型表示装置とは、駆動法が異なる。さらに、特許文献１及び特許文献２には、プラズマディスプレイにインターレース方法を採用するにあたり、詳細な駆動回路について記載されていない。
【０００７】
そこで本発明は、アクティブ型表示装置、特に発光素子を有するアクティブ型表示装置における擬似輪郭防止を課題とし、インターレース方法を用いた新たな駆動方法を提供することを課題とする。またインターレース方法を用いたアクティブ型表示装置の、新たな駆動回路を提案することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を鑑み本発明は、アクティブ型表示装置、特に発光素子を有するアクティブ型表示装置にインターレース方法を用いた表示を行うことを特徴とする。さらに好ましくは、本発明は複数の画素に対して格子状に表示領域と、非表示領域を設けることを特徴とする。格子状に表示領域と、非表示領域を設けるため、駆動回路にスイッチング手段を設ける。
【０００９】
具体的な本発明の形態は、マトリクス状に設けられた複数の画素を有し、奇数フレームでは、画素のうち奇数行であり且つ奇数列の画素、及び偶数行であり且つ偶数列の画素を表示し、偶数フレームでは、画素のうち奇数行であり且つ偶数列の画素、及び偶数行であり且つ奇数列の画素を表示することを特徴とするアクティブ型表示装置の駆動方法である。
【００１０】
また本発明の別形態は、複数の信号線と、複数の走査線との交点に複数の画素を有し、信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、シフトレジスタは、シフトレジスタユニットを有し、ラッチ回路は、ラッチユニット、及びラッチユニットの選択を制御する反転用信号が入力される配線を有し、隣接するラッチユニットは、隣接するシフトレジスタユニット間に接続され、シフトレジスタユニットからの信号と、反転用信号により、隣接するラッチユニットのいずれかが選択されることを特徴とするアクティブ型表示装置である。
【００１１】
複数の信号線と、複数の走査線との交点に複数の画素を有し、信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、シフトレジスタは、シフトレジスタユニットを有し、ラッチ回路は、ラッチユニット、ラッチユニットの選択を制御する反転用信号が入力される配線、及び反転用信号により切り替わるスイッチング手段を有し、隣接するラッチユニットは、隣接するシフトレジスタユニット間に接続され、スイッチング手段により、隣接するラッチユニットのいずれかが選択されることを特徴とするアクティブ型表示装置である。
【００１２】
また本発明の別形態は、複数の信号線と、複数の走査線との交点に複数の画素を有し、走査線に接続された半導体素子を制御する回路は、選択用信号が入力される配線、ＡＮＤ回路、シフトレジスタ、及びレベルシフタを有し、ＡＮＤ回路は、シフトレジスタからの信号と、選択用信号とが入力され、レベルシフタに信号を出力するように接続されることを特徴とするアクティブ型表示装置である。
【００１３】
複数の信号線と、複数の走査線との交点に複数の画素を有し、信号線に接続された半導体素子を制御する回路は、シフトレジスタ、ラッチ回路を有し、シフトレジスタは、シフトレジスタユニットを有し、ラッチ回路は、ラッチユニット、ラッチユニットの選択を制御する反転用信号が入力される配線、及び反転用信号により切り替わるスイッチング手段を有し、ラッチユニットは、隣接するシフトレジスタユニット間に接続されることを特徴とするアクティブ型表示装置である。
【発明の効果】
【００１４】
本発明により、時間階調により階調表示するアクティブ型表示装置において、擬似輪郭を防止することができる。特に本発明を用いると、フレーム周波数を上げることなく擬似輪郭を防止できるため好ましい。
【００１５】
またさらに本発明により、時間階調により階調表示する、アクティブ型表示装置において、縞模様が発生するインターレース障害を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態では、時間階調により階調表示する、アクティブ型表示装置において、インターレース方式を用いた駆動方法、及びそのための駆動回路について説明する。
【００１８】
図１には、半導体素子がマトリクス状に配置された、アクティブ型表示装置の画素部の模式図を示し、表示画素は白色表示、非表示画素は黒色表示である。このような画素部において、第１のフレームでは、奇数行の画素のみを表示し（図１（A）参照）、第２のフレームでは、偶数行の画素のみを表示する（図１（B）参照）。すなわち、画素部において、ライン状に表示領域と、非表示領域を設ける。このような第１のフレームと第２のフレームは時間階調における１サブフレームに相当し得る。
【００１９】
なお本実施の形態において、第１のフレームを奇数フレーム、第２のフレームを偶数フレームとして表記する。
【００２０】
また本発明の画素部において、奇数フレームで、偶数行の画素のみを表示し、偶数フレームで奇数行の画素のみを表示しても構わない。
【００２１】
図２には、このような表示を行うためのタイミングチャートを示す。図２（Ａ）には、奇数フレームにおける、行方向の信号線（以下、走査線と表記する）を選択するための、走査線スタートパルス（ＧＳＰ）、走査線クロック信号（ＧＣＫ）、選択用（ＥＮＢ）信号を示す。また列方向の信号線（以下、信号線と表記する）を選択するための、スタートパルス（ＳＳＰ）、スタートクロック信号（ＳＣＫ）を示す。そしてこれらの信号により、映像信号（ＤＡＴＡ）のタイミングを示す。
【００２２】
図２（Ｂ）には、偶数フレームにおけるタイミングチャートを示す。図２（Ａ）とは、ＥＮＢ信号のＨｉｇｈとＬｏｗが反転しており、その他のタイミングは同様である。
【００２３】
奇数フレームでは、ＥＮＢ信号がＨｉｇｈのときのみ、画素部の奇数行目の画素が選択される。また偶数フレームでは、ＥＮＢ信号がＨｉｇｈのときのみ、画素部の偶数行目の画素が選択される。すなわち、本発明の画素部において、ＥＮＢ信号がＨｉｇｈのときのみ、画素部の走査線が選択される。
【００２４】
映像信号（ＤＡＴＡ）は、ＳＳＰ信号後に入力され、選択された画素に入力される。また映像信号（ＤＡＴＡ）は、１ゲートクロック期間内に取り込めばよい。なお選択された画素とは、選択された走査線に接続された半導体素子を有する画素である。
【００２５】
このような表示を行うための走査線を制御する、つまり走査線に接続された半導体素子のオンオフを制御するための回路（以下、走査線駆動回路と表記する）について説明する。またこのような表示を行うための信号線を制御する、つまり信号線に接続された半導体素子のオンオフを制御するための回路（以下、信号線駆動回路と表記する）について説明する。
【００２６】
図３には、シフトレジスタ３０１、レベルシフタ３０４、及びバッファ３０５を有する走査線駆動回路を示す。シフトレジスタ３０１は、ＳＳＰ信号（３０６）が入力され、複数のシフトレジスタユニット３０２ａ〜３０２ｃを有する。シフトレジスタ３０１と、レベルシフタ３０４との間には、ＡＮＤ回路３０３ａ〜３０３ｃを有し、各ＡＮＤ回路の入力端子は、隣接するシフトレジスタユニット間と、ＥＮＢ信号（３０７）が入力される信号線に接続され、その出力端子はレベルシフタ３０４に接続されている。本発明では各フレームで選択する走査線が異なるため、図３に示す走査線駆動回路では、シフトレジスタ３０１による選択に対して、ＥＮＢ信号（３０７）による出力制御が行われる。
【００２７】
なお本発明において、ＡＮＤ回路を設ける位置は、図３に限定されず、ＡＮＤ回路は、ＥＮＢ信号と、シフトレジスタからの信号とが入力され、ＡＮＤ回路の出力をレベルシフタに入力できれば、どこに設けてもよい。
【００２８】
すなわち本発明の走査線駆動回路は、ＥＮＢ信号が入力される信号線と、ＥＮＢ信号とシフトレジスタからの信号とによって出力を決めるＡＮＤ回路が設けられていることを特徴とする。なお本発明において、ＡＮＤ回路は、ＥＮＢ信号による出力制御を目的としており、同様の効果が得られる論理回路であればよい。例えば、ＮＡＮＤ回路を用いることができる。
【００２９】
次に、図４を用いて、信号線駆動回路について説明する。本発明に用いる信号線駆動回路は、シフトレジスタ４０１、第１のラッチ回路４０２、第２のラッチ回路４０３、レベルシフタ４０４、及びバッファ４０５を有する。シフトレジスタ４０１は、ＳＳＰ信号（４０８）が入力され、複数のシフトレジスタユニット４０６ａ〜４０６ｃを有する。第１のラッチ回路４０２は、複数のラッチユニット４０７ａ〜４０７ｆを有する。隣接するラッチユニットは、隣接するシフトレジスタユニット間に接続されている。また各ラッチユニットには、第１のデータ信号（ＤＡＴＡ１）４０９、第２のデータ信号（ＤＡＴＡ２）４１０のいずれかが入力されるための信号線が接続されている。本実施の形態では、複数のラッチユニットは、交互にＤＡＴＡ１、ＤＡＴＡ２が入力されるよう信号線に接続され、ＤＡＴＡ１及びＤＡＴＡ２に接続されるラッチユニット組は、同一の隣接するシフトレジスタユニット間に接続されている。このような各ラッチユニットでＤＡＴＡ１及びＤＡＴＡ２を取り込み、第２のラッチ回路４０３へ、信号が出力される。
【００３０】
第２のラッチ回路４０３は、ラッチ信号（ＬＡＴ）４１１が入力され、レベルシフタ４０４へ信号を出力している。
【００３１】
なお図１に示すインターレース法を用いる場合、全ての画素部の信号線を順次選択することができる信号線駆動回路であればよい。また本実施の形態では、ＤＡＴＡ１とＤＡＴＡ２の２つの信号を並列に入力した場合を示しているが、信号線は１つでも、３つ以上でもよい。
【００３２】
以上のような本発明により、時間階調を行うアクティブ型表示装置において、擬似輪郭の発生を低減することができる。
【００３３】
なお擬似輪郭を防止するためには、フレーム周波数を高くする必要があった。しかしフレーム周波数を高くすると駆動回路に負担が生じたり、映像信号の情報量を多くする必要がある。そのため、駆動回路の負担、特にラッチ回路の周波数が高まり、映像信号を入力するための配線数が増加してしまう。そこで本発明の駆動方法、及び駆動回路を用いることにより、フレーム周波数を上げることなく擬似輪郭を防止でき、駆動回路の負担を増加させることがなく、好ましい。
【００３４】
インターレース法を用いることにより、映像信号の情報量を半分にすることができる。その結果、信号線や走査線の本数を低減することができ、開口率を向上することができる。
【００３５】
なおインターレース法を用いると、輝度低下が懸念される。しかし、本発明のアクティブ型表示装置の発光素子に有機材料を使用すれば、該発光素子は指数関数的に輝度低下を生じるため、輝度低下に伴う供給電圧の向上がさして問題とならない。すなわち、インターレース法は、プラズマディスプレイに用いるより、有機材料を有する発光素子を具備するアクティブ型表示装置に用いる方が好ましいといえる。
【００３６】
なお本発明において、信号線や走査線に接続される半導体素子には薄膜トランジスタを用いることができる。
【００３７】
（実施の形態２）
本実施の形態では、実施の形態１と異なるインターレース法を説明する。
【００３８】
上記特許文献１、及び２に記載の駆動方法では、縞模様が見えやすくなってしまう。そこで、本実施の形態では、擬似輪郭を防止しつつ、該縞模様の発生を防止する駆動方法を提案する。
【００３９】
図５には、半導体素子がマトリクス状に配置されたアクティブ型表示装置の画素部を示し、表示画素は白色表示、非表示画素は黒色表示である。このような画素部において、第１のフレームでは、奇数行であり且つ奇数列の画素、及び偶数行であり且つ偶数列の画素のみを表示し（図５（Ａ）参照）、第２のフレームでは、奇数行であり且つ偶数列の画素、及び偶数行であり且つ奇数列の画素のみを表示する（図５（Ｂ）参照）。すなわち、画素部において、格子状に表示領域と、非表示領域を設ける。
【００４０】
なお本実施の形態において、第１のフレームを奇数フレーム、第２のフレームを偶数フレームとして表記する。
【００４１】
また本発明の画素部において、奇数フレームで、奇数行であり且つ偶数列の画素、及び偶数行であり且つ奇数列の画素のみを表示し、偶数フレームで、奇数行であり且つ奇数列の画素、及び偶数行であり且つ偶数列の画素のみを表示してもよい。
【００４２】
図６には、このような表示を行うためのタイミングチャートを示す。図６（Ａ）には、奇数フレームにおける、走査線を選択するための、走査線スタートパルス（ＧＳＰ）、走査線クロック信号（ＧＣＫ）、反転用信号（SW）を示す。また走査線を選択するための、スタートパルス（ＳＳＰ）、スタートクロック信号（ＳＣＫ）を示す。そしてこれらの信号により、書き込まれる映像信号（ＤＡＴＡ）のタイミングを示す。
【００４３】
図６（Ｂ）には、偶数フレームにおけるタイミングチャートを示しており、図６（Ａ）とは、SW信号が反転しており、その他のタイミングは同様である。
【００４４】
奇数フレームでは、ＳＷ信号がＨｉｇｈのとき奇数列の画素が選択され、Ｌｏｗのときは偶数列の画素が選択される。また偶数フレームでは、ＳＷ信号がＨｉｇｈのとき偶数列の画素が選択され、Ｌｏｗのときは奇数列の画素が選択される。
【００４５】
映像信号(DATA)は、ＳＳＰ信号入力後に入力され、選択された画素に入力される。なお選択された画素とは、選択された走査線に接続された半導体素子を有する画素である。
【００４６】
このような表示を行うための走査線駆動回路及び信号線駆動回路について説明する。
【００４７】
図７には、シフトレジスタ７０１、レベルシフタ７０４、及びバッファ７０５を有する走査線駆動回路を示す。シフトレジスタ７０１は、ＳＳＰ信号（７０６）が入力され、複数のシフトレジスタユニット７０２ａ〜７０２ｃを有する。隣接するシフトレジスタユニット間と、レベルシフタ７０４が接続されている。
【００４８】
このような本発明の走査線駆動回路は、全ての走査線を順次選択することができる。
【００４９】
本実施の形態において、図３で示したような、ＥＮＢ信号が入力される走査線駆動回路を用いても構わない。
【００５０】
次に、図８を用いて、信号線駆動回路について説明する。本発明に用いる信号線駆動回路は、シフトレジスタ８０１、第１のラッチ回路８０２、第２のラッチ回路８０３、レベルシフタ８０４、及びバッファ８０５を有する。シフトレジスタ８０１は、ＳＳＰ信号（８０８）が入力され、複数のシフトレジスタユニット８０６ａ〜８０６ｃを有する。第１のラッチ回路８０２は、複数のラッチユニット８０７ａ〜８０７ｆと、複数のスイッチング手段Ｓｗ（ａ）〜Ｓｗ（ｆ）を有する。隣接するラッチユニットは、隣接するシフトレジスタユニット間に接続されている。また隣接するラッチユニットのいずれかを選択するために、スイッチング手段Ｓｗ（ａ）〜Ｓｗ（ｆ）は、ＳＷ信号（ＳＷ）８１０により制御されている。このように相反するタイミングで制御されるスイッチング手段には、極性の異なる半導体素子を用いることができる。このような各ラッチユニットでＤＡＴＡを取り込み、第２のラッチ回路８０３へ、信号が出力される。
【００５１】
第２のラッチ回路８０３は、ラッチ信号（ＬＡＴ）８１１が入力され、レベルシフタ８０４へ信号を出力している。
【００５２】
なお図５に示すインターレース法を用いる場合、各フレームで、１信号線毎に、ＤＡＴＡを入力する画素の列が切り替わる。そのため、ＳＷ信号により、入力する対象となる画素の列を切り替えることを特徴とする。そのため、図８に示す信号線駆動回路に限定されず、各フレームで、ＤＡＴＡを入力する対象となる画素の列を切り替えることができればよい。
【００５３】
以上のような本発明により、時間階調を行うアクティブ型表示装置において、縞模様の発生を低減した上、擬似輪郭の発生を低減することができる。
【００５４】
特に、本発明の駆動方法、及び駆動回路を用いることにより、実施の形態１と同様にフレーム周波数を上げることなく擬似輪郭を防止できるため好ましい。
【００５５】
インターレース法を用いることにより、映像信号の情報量を半分にすることができる。その結果、信号線や走査線の本数を低減することができ、開口率を向上することができる。
【００５６】
なおインターレース法を用いると、輝度低下が懸念される。しかし、本発明のアクティブ型表示装置の発光素子に有機材料を使用すれば、該発光素子は指数関数的に輝度低下を生じるため、輝度低下に伴う供給電圧の向上がさして問題とならない。すなわち、インターレース法は、プラズマディスプレイに用いるより、有機材料を有する発光素子を具備するアクティブ型表示装置に用いる方が好ましいといえる。
【００５７】
なお本発明において、信号線や走査線に接続される半導体素子には薄膜トランジスタを用いることができる。
【００５８】
（実施の形態３）
本実施の形態では、本発明の画素部、駆動回路を有するパネルの構成について説明する。
【００５９】
図９には、上記実施の形態で示した走査線駆動回路９０３、及び信号線駆動回路９０２を有する駆動回路を、画素部１００の周辺に設けたパネルを示す。
【００６０】
走査線駆動回路９０３は、シフトレジスタ、レベルシフタ、バッファを有する。また信号線駆動回路９０２は、シフトレジスタ、第１のラッチ回路、第２のラッチ回路、レベルシフタ、バッファを有する。画素部１００は、複数の画素を有し、画素には発光素子が設けられている。画素の断面構造については、以下の実施の形態で説明する。
【００６１】
信号線駆動回路９０２、走査線駆動回路９０３、画素部１００は、同一基板状に設けられた半導体素子によって形成することができる。例えば、ガラス基板に設けられた薄膜トランジスタを用いて形成することができる。また、信号線駆動回路９０２や走査線駆動回路９０３は、ＩＣチップを用いて、ガラス基板上に実装することもできる。
【００６２】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００６３】
（実施の形態４）
本実施の形態では、アクティブ型表示装置が有する画素の等価回路図について、図１２を用いて説明する。
【００６４】
図１２（Ａ）は、画素の等価回路図の一例を示したものであり、信号線６１１４、電源線６１１５、走査線６１１６、それらの交点に発光素子６１１３、トランジスタ６１１０、６１１１、容量素子６１１２を有する。信号線６１１４には信号線駆動回路によって映像信号が入力される。トランジスタ６１１０は、走査線６１１６に入力される選択信号に従って、トランジスタ６１１１のゲートへの、該映像信号の電位の供給を制御することができる。トランジスタ６１１１は、該映像信号の電位に従って、発光素子６１１３への電流の供給を制御することができる。容量素子６１１２は、トランジスタ６１１１のゲート・ソース間の電圧を保持することができる。なお、図１２（Ａ）では、容量素子６１１２を図示したが、トランジスタ６１１１のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。
【００６５】
図１２（Ｂ）は、図１２（Ａ）に示した画素に、トランジスタ６１１８と走査線６１１９を新たに設けた画素の等価回路図である。トランジスタ６１１８により、トランジスタ６１１１のゲートとソースを同電位とし、強制的に発光素子６１１３に電流が流れない状態を作ることができるため、全ての画素に映像信号が入力される期間よりも、サブフレーム期間の長さを短くすることができる。
【００６６】
図１２（Ｃ）は、図１２（Ｂ）に示した画素に、新たにトランジスタ６１２５と、配線６１２６を設けた画素の等価回路図である。トランジスタ６１２５は、そのゲートの電位が、配線６１２６によって固定されている。そして、トランジスタ６１１１とトランジスタ６１２５は、電源線６１１５と発光素子６１１３との間に直列に接続されている。よって図１２（Ｃ）では、トランジスタ６１２５により発光素子６１１３に供給される電流の値が制御され、トランジスタ６１１１により発光素子６１１３への該電流の供給の有無が制御できる。
【００６７】
なお、本発明の画素回路は、本実施の形態で示した構成に限定されず、時間階調表示を行う表示装置であれば、本発明を適用することができる。また本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００６８】
（実施の形態５）
本実施の形態では、発光素子を有する画素の断面構造について説明する。上述したような発光素子への電流の供給を制御するトランジスタがｐ型薄膜トランジスタ（ＴＦＴ）の場合における、画素の断面構造について、図１０を用いて説明する。なお本発明では、発光素子が有する陽極と陰極の２つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第１の電極、他方の電極を第２の電極とする。そして図１０では、第１の電極が陽極、第２の電極が陰極の場合について説明するが、第１の電極が陰極、第２の電極が陽極であってもよい。
【００６９】
図１０（Ａ）に、ＴＦＴ６００１がｐ型で、発光素子６００３から発せられる光を第１の電極６００４側から取り出す場合の、画素の断面図を示す。図１０（Ａ）では、発光素子６００３の第１の電極６００４と、ＴＦＴ６００１が電気的に接続されている。
【００７０】
ＴＦＴ６００１は層間絶縁膜６００７で覆われており、層間絶縁膜６００７上には開口部を有する隔壁６００８が形成されている。隔壁６００８の開口部において第１の電極６００４が一部露出しており、該開口部において第１の電極６００４、電界発光層６００５、第２の電極６００６が順に積層されている。
【００７１】
層間絶縁膜６００７は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）を用いて形成することができる。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含み、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。または置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。層間絶縁膜６００７に、低誘電率材料（ｌｏｗ−ｋ材料）と呼ばれる材料を用いていても良い。
【００７２】
隔壁６００８は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁６００８に用い、第１の電極６００４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極６００４と第２の電極６００６とが接続してしまうのを防ぐことができる。
【００７３】
第１の電極６００４は、光を透過する材料又は光を透過する程度の膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第１の電極６００４に用いることが可能である。またＩＴＯ、酸化珪素を含む酸化亜鉛、酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）、又はITSOにさらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第１の電極６００４に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６００４に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第１の電極６００４を形成する。
【００７４】
また第２の電極６００６は、光を反射もしくは遮蔽する材料で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【００７５】
電界発光層６００５は、単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。電界発光層６００５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６００４から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。
【００７６】
図１０（Ａ）に示した画素の場合、発光素子６００３から発せられる光を、白抜きの矢印で示すように第１の電極６００４側から取り出すことができる。
【００７７】
次に図１０（Ｂ）に、ＴＦＴ６０１１がｐ型で、発光素子６０１３から発せられる光を第２の電極６０１６側から取り出す場合の、画素の断面図を示す。図１０（Ｂ）では、発光素子６０１３の第１の電極６０１４と、ＴＦＴ６０１１が電気的に接続されている。また第１の電極６０１４上に電界発光層６０１５、第２の電極６０１６が順に積層されている。
【００７８】
第１の電極６０１４は、光を反射もしくは遮蔽する材料で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第１の電極６０１４に用いることができる。
【００７９】
また第２の電極６０１６は、光を透過する材料または光を透過する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第２の電極６０１６を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることも可能である。またＩＴＯ、酸化珪素を含む酸化亜鉛、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、又はITSOにさらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０１５に電子注入層を設けるのが望ましい。
【００８０】
電界発光層６０１５は、図１０（Ａ）の電界発光層６００５と同様に形成することができる。
【００８１】
図１０（Ｂ）に示した画素の場合、発光素子６０１３から発せられる光を、白抜きの矢印で示すように第２の電極６０１６側から取り出すことができる。
【００８２】
次に図１０（Ｃ）に、ＴＦＴ６０２１がｐ型で、発光素子６０２３から発せられる光を第１の電極６０２４側及び第２の電極６０２６側から取り出す場合の、画素の断面図を示す。図１０（Ｃ）では、発光素子６０２３の第１の電極６０２４と、ＴＦＴ６０２１が電気的に接続されている。また第１の電極６０２４上に電界発光層６０２５、第２の電極６０２６が順に積層されている。
【００８３】
第１の電極６０２４は、図１０（Ａ）の第１の電極６００４と同様に形成することができる。また第２の電極６０２６は、図１０（Ｂ）の第２の電極６０１６と同様に形成することができる。電界発光層６０２５は、図１０（Ａ）の電界発光層６００５と同様に形成することができる。
【００８４】
図１０（Ｃ）に示した画素の場合、発光素子６０２３から発せられる光を、白抜きの矢印で示すように第１の電極６０２４側及び第２の電極６０２６側から取り出すことができる。
【００８５】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００８６】
（実施の形態６）
本実施の形態では、発光素子への電流の供給を制御するトランジスタがｎ型ＴＦＴの場合における、画素の断面構造について、図１１を用いて説明する。なお図１１では、第１の電極が陰極、第２の電極が陽極の場合について説明するが、第１の電極が陽極、第２の電極が陰極であっても良い。
【００８７】
図１１（Ａ）に、ＴＦＴ６０３１がｎ型で、発光素子６０３３から発せられる光を第１の電極６０３４側から取り出す場合の、画素の断面図を示す。図１１（Ａ）では、発光素子６０３３の第１の電極６０３４と、ＴＦＴ６０３１が電気的に接続されている。また第１の電極６０３４上に電界発光層６０３５、第２の電極６０３６が順に積層されている。
【００８８】
第１の電極６０３４は、光を透過する材料または光を透過する程度の膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。そして第１の電極６０３４を、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。さらに、光が透過する程度の膜厚を有する上記導電層の上または下に接するように、透光性酸化物導電材料を用いて透光性を有する導電層を形成し、第１の電極６０３４のシート抵抗を抑えるようにしても良い。なお、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いた導電層だけを用いることも可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、電界発光層６０３５に電子注入層を設けるのが望ましい。
【００８９】
また第２の電極６０３６は、光を反射もしくは遮蔽する材料で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、ＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０３６に用いることができる。
【００９０】
電界発光層６０３５は、図１１（Ａ）の電界発光層６００５と同様に形成することができる。ただし、電界発光層６０３５が発光層の他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層のいずれかを有している場合、第１の電極６０３４から、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層の順に積層する。
【００９１】
図１１（Ａ）に示した画素の場合、発光素子６０３３から発せられる光を、白抜きの矢印で示すように第１の電極６０３４側から取り出すことができる。
【００９２】
次に図１１（Ｂ）に、ＴＦＴ６０４１がｎ型で、発光素子６０４３から発せられる光を第２の電極６０４６側から取り出す場合の、画素の断面図を示す。図１１（Ｂ）では、発光素子６０４３の第１の電極６０４４と、ＴＦＴ６０４１が電気的に接続されている。また第１の電極６０４４上に電界発光層６０４５、第２の電極６０４６が順に積層されている。
【００９３】
第１の電極６０４４は、光を反射もしくは遮蔽する材料で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（フッ化カルシウム、窒化カルシウム）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。
【００９４】
また第２の電極６０４６は、光を透過する材料または光を透過する程度の膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。例えば、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を第２の電極６０４６に用いることが可能である。またＩＴＯ及び酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを第２の電極６０４６に用いても良い。また上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を第２の電極６０４６に用いることもできる。ただし透光性酸化物導電材料以外の材料を用いる場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で第２の電極６０４６を形成する。
【００９５】
電界発光層６０４５は、図１１（Ａ）の電界発光層６０３５と同様に形成することができる。
【００９６】
図１１（Ｂ）に示した画素の場合、発光素子６０４３から発せられる光を、白抜きの矢印で示すように第２の電極６０４６側から取り出すことができる。
【００９７】
次に図１１（Ｃ）に、ＴＦＴ６０５１がｎ型で、発光素子６０５３から発せられる光を第１の電極６０５４側及び第２の電極６０５６側から取り出す場合の、画素の断面図を示す。図１１（Ｃ）では、発光素子６０５３の第１の電極６０５４と、ＴＦＴ６０５１が電気的に接続されている。また第１の電極６０５４上に電界発光層６０５５、第２の電極６０５６が順に積層されている。
【００９８】
第１の電極６０５４は、図１１（Ａ）の第１の電極６０３４と同様に形成することができる。また第２の電極６０５６は、図１１（Ｂ）の第２の電極６０４６と同様に形成することができる。電界発光層６０５５は、図１１（Ａ）の電界発光層６０３５と同様に形成することができる。
【００９９】
図１１（Ｃ）に示した画素の場合、発光素子６０５３から発せられる光を、白抜きの矢印で示すように第１の電極６０５４側及び第２の電極６０５６側から取り出すことができる。
【０１００】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１０１】
（実施の形態７）
本発明のアクティブ型表示装置を備えた電子機器として、テレビジョン装置（テレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１３を参照して説明する。
【０１０２】
図１３（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減した携帯情報端末機器を提供することができる。
【０１０３】
図１３（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減したデジタルビデオカメラを提供することができる。
【０１０４】
図１３（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減した携帯電話機を提供することができる。
【０１０５】
図１３（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減した携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明のアクティブ型表示装置を適用することができる。
【０１０６】
図１３（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減した携帯型のコンピュータを提供することができる。
【０１０７】
図１３（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、本発明のアクティブ型表示装置を適用することができる。その結果、擬似輪郭の発生を低減したテレビジョン装置を提供することができる。
【０１０８】
このように、本発明のアクティブ型表示装置により、擬似輪郭の発生を低減した電子機器を提供することができる。
【図面の簡単な説明】
【０１０９】
【図１】本発明の駆動方法の概念を示した図である
【図２】本発明の駆動方法を用いたタイミングチャートである
【図３】本発明の走査線駆動回路を示した図である
【図４】本発明の信号線駆動回路を示した図である
【図５】本発明の駆動方法の概念を示した図である
【図６】本発明の駆動方法を用いたタイミングチャートである
【図７】本発明の走査線駆動回路を示した図である
【図８】本発明の信号線駆動回路を示した図である
【図９】本発明のパネル構成を示した断面図である
【図１０】本発明の画素部に設けられた発光素子を示した断面図である
【図１１】本発明の画素部に設けられた発光素子を示した断面図である
【図１２】本発明の画素部に適用できる画素回路を示した図である
【図１３】本発明の電子機器を示した図である
【図１】
2006119614.tif 000002
【図２】
2006119614.tif 000003
【図３】
2006119614.tif 000004
【図４】
2006119614.tif 000005
【図５】
2006119614.tif 000006
【図６】
2006119614.tif 000007
【図７】
2006119614.tif 000008
【図８】
2006119614.tif 000009
【図９】
2006119614.tif 000010
【図１０】
2006119614.tif 000011
【図１１】
2006119614.tif 000012
【図１２】
2006119614.tif 000013
【図１３】
2006119614.tif 000014