(57)【要約】【課題】  電子部品を高密度に実装し、装置の薄型化及び小形軽量化を図るとともに、パーケージの薄型化に寄与することができる電子部品内蔵要素を提供すること。【解決手段】  電子装置に組み込んで使用される電子部品内蔵要素において、電子装置の構成に関与せず、電子装置の製造過程で取り除かれる絶縁性支持体と、支持体によって支持された回路モジュールとを含むとともに、回路モジュールが、その内部にそれぞれ薄膜の形をした少なくとも１種類の電子部品を含み、かつその回路モジュールの支持体と接する面において少なくとも、電子部品の接続端子を備えているように構成する。【選択図】      図１
2006041122.tif 000002
【特許請求の範囲】
【請求項１】
電子装置に組み込んで使用されるものであって、
電子装置の構成に関与せず、電子装置の製造過程で取り除かれる支持体と、前記支持体によって支持された回路モジュールとを含み、
前記回路モジュールが、その内部にそれぞれ薄膜の形をした少なくとも１種類の電子部品を含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えていることを特徴とする電子部品内蔵要素。
【請求項２】
前記電子部品が、能動素子及び（又は）受動素子であることを特徴とする請求項１に記載の電子部品内蔵要素。
【請求項３】
前記能動素子が、半導体素子であることを特徴とする請求項２に記載の電子部品内蔵要素。
【請求項４】
前記受動素子が、インダクタ、キャパシタ及びレジスタからなる群から選ばれた一員であることを特徴とする請求項２に記載の電子部品内蔵要素。
【請求項５】
前記受動素子が、インダクタ、キャパシタ及びレジスタの混載回路であることを特徴とする請求項２に記載の電子部品内蔵要素。
【請求項６】
前記回路モジュールが、貫通電極をさらに有していることを特徴とする請求項１〜５のいずれか１項に記載の電子部品内蔵要素。
【請求項７】
前記回路モジュールが、前記支持体と接する面及びその面とは反対側の面の両方において、それぞれ前記電子部品の接続端子を備えていることを特徴とする請求項１〜６のいずれか１項に記載の電子部品内蔵要素。
【請求項８】
前記回路モジュールが、５０μｍ以下の厚さを有していることを特徴とする請求項１〜７のいずれか１項に記載の電子部品内蔵要素。
【請求項９】
前記回路モジュールが、前記支持体と接する面にさらに、耐エッチング性を有するバリア層及びエッチアウト層を順次備えていることを特徴とする請求項１〜８のいずれか１項に記載の電子部品内蔵要素。
【請求項１０】
電子装置に組み込んで使用される電子部品内蔵要素を製造する方法であって、
電子装置の構成に関与せず、電子装置の製造過程で取り除かれる支持体を用意し、
前記支持体の上に回路モジュールを形成するとともに、前記回路モジュールの形成において、少なくとも１種類の電子部品を、それぞれ薄膜形成技術を利用してその内部に作り込み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を形成すること
を特徴とする電子部品内蔵要素の製造方法。
【請求項１１】
能動素子及び（又は）受動素子を前記電子部品として作り込むことを特徴とする請求項１０に記載の電子部品内蔵要素の製造方法。
【請求項１２】
前記能動素子が、半導体素子であることを特徴とする請求項１１に記載の電子部品内蔵要素の製造方法。
【請求項１３】
前記受動素子が、インダクタ、キャパシタ及びレジスタからなる群から選ばれた一員であることを特徴とする請求項１１に記載の電子部品内蔵要素の製造方法。
【請求項１４】
前記受動素子が、インダクタ、キャパシタ及びレジスタの混載回路であることを特徴とする請求項１１に記載の電子部品内蔵要素の製造方法。
【請求項１５】
前記回路モジュールの形成において、前記支持体と接する面及びその面とは反対側の面の両方に前記電子部品の接続端子を形成することを特徴とする請求項１０〜１４のいずれか１項に記載の電子部品内蔵要素の製造方法。
【請求項１６】
それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した電子装置であって、
前記電子部品が、前記電子部品を内部に含む回路モジュールと、前記回路モジュールを支持した支持体とを含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えている電子部品内蔵要素を前記電子装置の任意の部位に組み込んだ後、前記支持体を前記電子装置の製造過程で取り除くことによって形成された電子部品内蔵回路モジュールの一員であることを特徴とする電子装置。
【請求項１７】
前記電子部品が、能動素子及び（又は）受動素子であることを特徴とする請求項１６に記載の電子装置。
【請求項１８】
前記能動素子が、半導体素子であることを特徴とする請求項１６に記載の電子装置。
【請求項１９】
前記受動素子が、インダクタ、キャパシタ及びレジスタからなる群から選ばれた一員であることを特徴とする請求項１６に記載の電子装置。
【請求項２０】
前記受動素子が、インダクタ、キャパシタ及びレジスタの混載回路であることを特徴とする請求項１６に記載の電子装置。
【請求項２１】
前記回路モジュールが、貫通電極をさらに有していることを特徴とする請求項１６〜２０のいずれか１項に記載の電子装置。
【請求項２２】
前記回路モジュールが、前記支持体と接する面及びその面とは反対側の面の両方において、それぞれ前記電子部品の接続端子を備えていることを特徴とする請求項１６〜２１のいずれか１項に記載の電子装置。
【請求項２３】
前記回路モジュールが、前記支持体と接する面にさらに、耐エッチング性を有するバリア層及びエッチアウト層を順次備えており、但し、前記バリア層及びエッチアウト層は、それぞれ、前記電子装置の製造過程で取り除かれていることを特徴とする請求項１６〜２２のいずれか１項に記載の電子装置。
【請求項２４】
前記電子部品内蔵回路モジュールが、配線基板の一員として組み込まれていることを特徴とする請求項１６〜２３のいずれか１項に記載の電子装置。
【請求項２５】
前記配線基板が多層配線基板であり、かつ前記電子部品内蔵回路モジュールが、前記多層配線基板の最上層及び（又は）コア層に組み込まれていることを特徴とする請求項２４に記載の電子装置。
【請求項２６】
前記電子部品と配線回路、電極等の導体パターンとが導体ビアを介して電気的に接続されていることを特徴とする請求項１６〜２５のいずれか1項に記載の電子装置。
【請求項２７】
それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した電子装置を製造する方法であって、
前記電子部品を内部に含む回路モジュールと、前記回路モジュールを支持した支持体とを含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えている電子部品内蔵要素を前記電子装置の任意の部位に組み込む工程と、
前記電子装置の製造過程で前記支持体を取り除いて電子部品内蔵回路モジュールを提供する工程と
を含むことを特徴とする電子装置の製造方法。
【請求項２８】
前記電子部品内蔵要素を、
電子装置の構成に関与せず、電子装置の製造過程で取り除き可能な支持体を用意し、
前記支持体の上に回路モジュールを形成するとともに、前記回路モジュールの形成において、少なくとも１種類の電子部品を、それぞれ薄膜形成技術を利用してその内部に作り込み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を形成することによって製造することを特徴とする請求項２７に記載の電子装置の製造方法。
【請求項２９】
前記電子部品が、能動素子及び（又は）受動素子であることを特徴とする請求項２７又は２８に記載の電子装置の製造方法。
【請求項３０】
前記能動素子が、半導体素子であることを特徴とする請求項２９に記載の電子装置の製造方法。
【請求項３１】
前記受動素子が、インダクタ、キャパシタ及びレジスタからなる群から選ばれた一員であることを特徴とする請求項２９に記載の電子装置の製造方法。
【請求項３２】
前記受動素子が、インダクタ、キャパシタ及びレジスタの混載回路であることを特徴とする請求項２９に記載の電子装置の製造方法。
【請求項３３】
前記回路モジュールの形成において、前記支持体と接する面及びその面とは反対側の面の両方に前記電子部品の接続端子を形成することを特徴とする請求項２７〜３２のいずれか１項に記載の電子装置の製造方法。
【請求項３４】
配線基板の形成時、その配線基板の一員として前記電子部品内蔵回路モジュールを組み込むことを特徴とする請求項２７〜３３のいずれか１項に記載の電子装置の製造方法。
【請求項３５】
前記配線基板として多層配線基板を形成し、前記電子部品内蔵回路モジュールを前記多層配線基板の最上層及び（又は）コア層に組み込むことを特徴とする請求項３４に記載の電子装置の製造方法。
【請求項３６】
前記電子部品と配線回路、電極等の導体パターンとを導体ビアを介して電気的に接続することを特徴とする請求項２７〜３５のいずれか１項に記載の電子装置の製造方法。
【請求項３７】
前記電子部品内蔵要素を前記支持体が上面に露出する向きで基体上に固定した後、引き続く一連の処理工程及び加工工程によって前記電子装置を完成し、かつ前記処理工程及び加工工程の任意の段階で前記支持体を除去することを特徴とする請求項２７〜３６のいずれか１項に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置などの電子装置の製造において例えば配線基板に埋め込んで使用される電子部品内蔵要素とその製造方法、そして本発明の電子部品内蔵要素を組み込んだ電子装置とその製造方法にある。
【背景技術】
【０００２】
近年、電子機器等の高性能化、高機能化、小形軽量化の要求を満足させるために、半導体装置やその他の電子装置において装置の構成及び製造プロセスの両面においていろいろな改良が図られている。例えば、半導体装置において、半導体素子などの能動素子やキャパシタ、レジスタなどの受動素子を高密度に実装し、装置の薄型化及び小形軽量化を図ることが広く行われている。
【０００３】
一例を示すと、特許文献１は、多層配線構造を備え、かつ能動素子や受動素子を内蔵した部品内蔵モジュールを開示している。この部品内蔵モジュールは、図１６に示すように、コア層１０５を有し、また、コア層１０５は、無機質フィラーと熱硬化性樹脂の複合材料からなる電気絶縁層１０２と、配線パターン１００とを有している。また、配線パターン１００には、半導体のベアチップ（能動部品子）１０１とチップ部品（受動部品）１０４が実装されている。さらに、配線パターン１００どうしはインナービア１０３によって電気的に接続されている。なお、参照番号１０６、１０７及び１０８は、それぞれ、電気絶縁層及びインナービアである。
【０００４】
しかし、このような部品内蔵モジュールでは、その製造において既製品の能動部品や受動部品をそのまま使用し、埋め込んでいるので、部品の厚さに原因して部品埋め込む層の厚さが大きくなるという問題が発生する。実際、得られる部品内蔵モジュールの厚さは１０００μｍ前後であり、近年要求されているパッケージの薄型化（一般的に、１００〜１，０００μｍ程度のオーダー）の障害となっている。
【０００５】
また、特許文献２は、母基板上に剥離可能に形成された回路ブロック体とその製造方法を開示している。図１７は、回路ブロック体２０２が母基板２０１から分離された後の状態を示している。回路ブロック体２０２は、Ｓｉ基材２０５からなる母基板２０１の平坦化された主面上に剥離層２０６を形成する工程と、剥離層２０６の上に絶縁層２０７、２０９、２１４を形成する工程と、それぞれの絶縁層の上に配線層２０８、２１１及び２１６を形成する工程と、剥離層２０６を介して回路ブロック体２０２を母基板２０１から分離する工程とを経て製造することができる。回路ブロック体２０２は、その製造プロセスの途中でそれぞれ薄膜技術によって埋め込まれた受動素子であるレジスタ２１２、キャパシタ２１３及びインダクタ２１７を有している。また、回路ブロック体２０２は、その表面に半導体チップ（図示せず）を実装可能である。なお、参照番号２１０及び２１５は、それぞれビアである。
【０００６】
しかし、上記の手法に従って、半導体装置の製造プロセスの途中で受動素子を層間・コア内に作り込む場合には、次のような問題点が存在している。
１）製造プロセスは低温条件下でのみ実施可能であり、近年求められている２００℃以上の高温製造プロセスに対応できない。
２）母基板の表面全体を使用してそれぞれの受動素子を形成しなければならないので、高価な受動素子形成材料の使用が製品コストの増加に繋がる。
３）受動素子ごとに形成プロセスが異なっているので、例えばインダクタ、キャパシタ及びレジスタを混載した回路（ＬＣＲ回路）を１つのビルドアップ層に形成するのが困難である。
【０００７】
【特許文献１】特開２００２−２６１４４９号公報（特許請求の範囲、図１、段落００４９）
【特許文献２】特開２００２−１６４４６７号公報（特許請求の範囲、図９、段落００５１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記したような従来技術の問題を解決して、半導体素子などの能動素子やレジスタ、キャパシタなどの受動素子を高密度に実装し、装置の薄型化及び小形軽量化を図ることができるとともに、パーケージの薄型化に寄与することができ、かつ低温製造プロセスを適用でき、それぞれの受動素子の形成に基板表面を全面的に使用する必要がなく、ＬＣＲ回路を１つのビルドアップ層に形成することも可能な電子装置と、そのような電子装置の製造に有用な新規な電子部品内蔵要素を提供することにある。
【０００９】
本発明の目的は、また、本発明の電子部品内蔵要素及び電子装置の製造に有用な方法を提供することにある。
【００１０】
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【課題を解決するための手段】
【００１１】
本発明は、その１つの面において、電子装置に組み込んで使用されるものであって、
電子装置の構成に関与せず、電子装置の製造過程で取り除かれる絶縁性支持体と、前記支持体によって支持された回路モジュールとを含み、
前記回路モジュールが、その内部にそれぞれ薄膜の形をした少なくとも１種類の電子部品を含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えていることを特徴とする電子部品内蔵要素にある。
【００１２】
また、本発明は、そのもう１つの面において、電子装置に組み込んで使用される電子部品内蔵要素を製造する方法であって、
電子装置の構成に関与せず、電子装置の製造過程で取り除かれる絶縁性支持体を用意し、
前記絶縁性支持体の上に回路モジュールを形成するとともに、前記回路モジュールの形成において、少なくとも１種類の電子部品を、それぞれ薄膜形成技術を利用してその内部に作り込み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を形成すること
を特徴とする電子部品内蔵要素の製造方法にある。
【００１３】
さらに、本発明は、そのもう１つの面において、それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した電子装置であって、
前記電子部品が、前記電子部品を内部に含む回路モジュールと、前記回路モジュールを支持した絶縁性支持体とを含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えている電子部品内蔵要素を前記電子装置の任意の部位に組み込んだ後、前記支持体を前記電子装置の製造過程で取り除くことによって形成された電子部品内蔵回路モジュールの一員であることを特徴とする電子装置にある。
【００１４】
さらにまた、本発明は、そのもう１つの面において、それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した電子装置を製造する方法であって、
前記電子部品を内部に含む回路モジュールと、前記回路モジュールを支持した絶縁性支持体とを含み、かつ前記回路モジュールの前記支持体と接する面において少なくとも、前記電子部品の接続端子を備えている電子部品内蔵要素を前記電子装置の任意の部位に組み込む工程と、
前記電子装置の製造過程で前記支持体を取り除いて電子部品内蔵回路モジュールを提供する工程と
を含むことを特徴とする電子装置の製造方法にある。
【発明の効果】
【００１５】
以下の詳細な説明から理解されるように、本発明によれば、電子装置の製造において電子部品、すなわち、半導体素子などの能動素子やレジスタ、キャパシタなどの受動素子をそれぞれ順次作り込んでいく従来から広く使用されている方法を使用しないで、それらの部品がすでに組み込まれているユニットタイプの電子部品内蔵要素を別の製造プロセスで製造しておいて、電子装置の製造プロセスの任意の段階でその電子部品内蔵要素を組み込むことができるので、今までの技術では予想できなかったいろいろな顕著な効果を達成することができる。
【００１６】
例えば、ユニットタイプの電子部品内蔵要素を使用することで、半導体素子などの能動素子やレジスタ、キャパシタなどの受動素子を高密度に実装し、装置の薄型化及び小形軽量化を図ることができる。特にこれらの電子部品を薄膜の形態で組み込むことで、部品埋め込み層の厚さを小さくすることができるので、電子装置の薄型化を容易に実現することができる。また、実使用時、電子部品内蔵要素から支持体が取り除かれた状態となるので（機能をもつ部分のみを選択的に使用できるので）、電子装置の薄型化をより一層加速することができる。
【００１７】
また、ユニットタイプの電子部品内蔵要素は、予め製造し、保管することができるので、必要に応じて直ちに提供できるというメリットもある。また、ユーザーの側からすれば、電子装置の製造プロセスのうちの重要な部分を既成の電子部品内蔵要素に委ねることができるので、製造ラインや製造現場面積の縮小、そして製造コストの削減を図れるというメリットがある。
【００１８】
また、電子部品内蔵要素を別プロセスで製造できるので、使用材料の無駄を省くとともに、製造コストの低減を図ることができる。また、電子部品を現場で埋め込む必要がなくなるので、多彩な機能をもつ部品を選択し、電子部品内蔵要素を完成することができる。例えば、高温プロセスが必要な高誘電率材の使用や、ＬＣＲ混載回路の搭載も、現場で実施することに代えて電子部品内蔵要素の製造プロセスで実施可能であるので、電子装置の製造の幅を広げることができる。また、低温製造プロセスを適用できるということでも、電子装置の製造の幅を広げることができる。
【００１９】
さらに、電子部品内蔵要素には電子部品がすでに埋め込まれているので、電子装置の製造時、電気的導通のための導体ビアや貫通電極を電子部品に設けることが容易に可能である。
【００２０】
さらにまた、ユニットタイプの電子部品内蔵要素を使用することで、それぞれの電子部品の形成に基板表面を全面的に使用する必要がなくなるので、ＬＣＲ回路を１つのビルドアップ層に形成することも可能である。
【発明を実施するための最良の形態】
【００２１】
本発明による電子部品内蔵要素、電子装置及びそれらの製造方法は、それぞれ、いろいろな形態で有利に実施することができる。以下、典型的な好ましい形態を参照して本発明を説明するが、本発明はこれらの形態に限定されるものではない。
【００２２】
本発明は、第１に、電子装置に組み込んで使用される電子部品内蔵要素にある。ここで、「電子部品」とは、電子機器などの分野で一般的に使用されている各種の部品を包含し、必要に応じてその他の部品も包含できるけれども、典型的には、能動素子、例えばＩＣ、ＬＳＩなどの半導体素子、及び受動素子、例えばインダクタ（Ｌ）、キャパシタ（コンデンサ；Ｃ）、レジスタ（抵抗体；Ｒ）などである。電子部品内蔵要素において、能動素子及び受動素子は、それぞれ、単独で使用してもよく、２種類以上の素子を任意に組み合わせて使用してもよい。
【００２３】
また、「電子装置」とは、それを本願明細書において使用した場合、その任意の個所に少なくとも１種類の上記のような電子部品を備えた装置、デバイス、機器などを意味する。すなわち、本発明の電子装置は、本発明の電子部品内蔵要素を、それから支持体を取り除いた状態で、少なくとも１個含有し、任意であるけれども、上記のような電子部品を１個以上追加的に含有する。
【００２４】
電子部品内蔵要素は、好ましいことに、電子装置内の１つの層、例えばコア層やビルドアップ層に内蔵することができる。電子部品内蔵要素は、それから支持体を除いた後の厚さ（電極の厚さを含む）が通常約５０μｍ以下であるので、電子装置の薄型化に貢献することができる。また、電子部品内蔵要素は、必要ならば、電子装置内の１つの層に２種類以上を並列的に内蔵させてもよく、さらには、もしも電子装置が多層構造を有する場合、２層以上の任意の層に同時に内蔵させてもよい。適当な電子装置としては、以下に列挙するものに限定されるわけではないけれども、多層配線基板、ビルドアップ配線基板などを含めた配線基板、半導体装置、半導体パッケージなどを包含する。
【００２５】
本発明による電子部品内蔵要素は、少なくとも：
（１）電子装置の構成に関与せず、電子装置の製造過程で取り除かれる支持体、及び
（２）前記支持体によって支持された回路モジュール
を備えている。
【００２６】
本発明の電子部品内蔵要素において、支持体は、シート状の回路モジュールを一時的に支持するために使用されるものであり、絶縁性の材料からなる支持体であることが好ましい。また、支持体は、電子装置の構成に関与せず、電子装置の製造過程で取り除かれることを考慮して、電子装置の製造過程で容易に除去可能な材料からなることが好ましい。一般的には、研磨などによって除去可能な無機もしくは有機の絶縁材料から支持体を形成するのが好ましい。本発明の実施に好適な支持体は、以下に列挙するものに限定されるわけではないけれども、例えばシリコン基板（ＳｉＯ２被覆を有することが好ましい）、セラミックス基板、ガラス基板等の無機材料基板、及び例えばガラスエポキシ樹脂基板、ポリイミド樹脂基板、フェノール樹脂基板等の有機樹脂基板を包含する。支持体の厚さは、電子部品内蔵要素や電子装置の構成、製造条件などに応じて広い範囲で変更できるというものの、通常、約１００〜１，０００μｍの範囲である。
【００２７】
回路モジュールは、好ましくはシート状であり、その内部にそれぞれ薄膜の形をした少なくとも１種類の電子部品を含有する。電子部品は、上記した通り、半導体素子のような能動素子、インダクタ（インダクタ配線）、キャパシタ、レジスタなどの受動素子などである。本発明の実施において、好ましくは受動素子が電子部品として用いられ、また、受動素子は、単独で使用されてもよく、２種類以上の受動素子が、例えばＬＣＲ回路のように混載された形で使用されてもよい。本発明の場合、好ましいことに、電子部品内蔵要素内の１つの層に受動素子の２種以上を並列的に配置することができる。
【００２８】
また、電子部品は、好ましくは薄膜部品の形で回路モジュール内に組み込まれる。電子部品を薄膜の形で形成し、使用することは、電子装置の薄型化、小形軽量化などに有効である。薄膜部品は、基本的には、従来一般的に使用されている薄膜形成技術、例えばめっき、電着、スパッタリング、蒸着、コーティング、ラミネートなどを使用して形成することができる。
【００２９】
回路モジュールは、電子部品に加えて、その（それらの）電子部品を回路モジュール外の電子部品や配線パターン層（配線回路）、接続端子などと接続するための接続端子を備えている。接続端子は、通常、銅、アルミニウムなどの導体金属から形成される。接続端子は、電子部品の外部接続のため、回路モジュールの主たる表面のうち支持体と接する面に少なくとも配置される。回路モジュールの支持体側の面にのみ接続端子が配置される場合、回路モジュールのもう１つの面は、通常、絶縁性の材料によって被覆されている。回路モジュールは、必要ならば、その両側の面、すなわち、回路モジュールの支持体側の面と支持体と接する面とは反対側の面の両方にも配置される。
【００３０】
また、回路モジュールは、その内部に貫通電極をさらに有することができる。回路モジュールの中に貫通電極を組み込むことで、従来必要であったまわり込み配線の形成が不要となり、したがって、配線短縮の効果として特性の向上や製造コストの低減を達成することができる。
【００３１】
回路モジュールは、電子部品、接続端子、貫通電極の他に、回路モジュールあるいは電子装置の形成に必要な任意の構成成分をさらに有することができる。適当な構成成分は、例えば配線回路、電極などである。これらの構成成分も、銅などの導体金属から任意のパターンで形成することができる。また、電極などを上述の接続端子として利用してもよい。
【００３２】
また、回路モジュールにおいて、電子部品や接続端子などは、任意の絶縁技術によって相互に分離するのが一般的であり、特に絶縁層の適用が推奨される。絶縁層のため、電子部品や接続端子の組み込みと組み合わせて、例えばポリイミド樹脂、エポキシ樹脂などの絶縁材料の塗布や、そのような樹脂からなる絶縁フィルムの積層などを行うことができる。
【００３３】
電子部品内蔵要素は、必要ならば、支持体及び回路モジュールのほかに追加の層を有することができる。例えば、電子部品内蔵要素の電子部品においてさらなる高精度が要求されるような場合には、支持体と回路モジュールとを直接的に接合しないで、回路モジュールの支持体と接する面にさらに、耐エッチング性を有するバリア層及びエッチアウト層を順次備えることが好ましい。例えば、バリア層は、上方のエッチアウト層をエッチングによって除去する際に下地の回路モジュールをエッチングから保護し得る任意の耐エッチング性金属材料、例えばクロムなどから形成することができる。バリア層の厚さは、広い範囲で変更できるというものの、通常、約０．０１〜１μｍである。また、エッチアウト層は、成膜が容易であり、かつエッチアウト可能な金属材料、例えば銅、ニッケルなどから形成することができる。エッチアウト層の厚さは、広い範囲で変更できるというものの、通常、約０．１〜１０μｍである。
【００３４】
本発明は、第２に、上記のような、電子装置に組み込んで使用される本発明の電子部品内蔵要素を製造する方法にある。
【００３５】
本発明による電子部品内蔵要素の製造方法は、いろいろな手法によって実施することができるというものの、好ましくは、下記の工程：
（１）電子装置の構成に関与せず、電子装置の製造過程で取り除かれる支持体を用意する工程、及び
（２）支持体の上に回路モジュールを形成する工程
によって実施することができる。
【００３６】
本発明方法において、支持体は、上記したように、シリコン基板等の絶縁基板を所望の厚さで作製することによって用意する。用意した支持体の表面には、必要に応じて、化学的処理や機械的加工を施すことができる。例えば、その支持体の上に銅めっきによって電極を形成する場合には、その銅めっきを容易にするために無電解銅めっきを支持体表面に施すことができる。
【００３７】
支持体を用意した後、その片面に上記したような構成の回路モジュールを任意の手法によって作り込む。なお、回路モジュールを作り込むに当たっては、上記したように、少なくとも１種類の電子部品をそれぞれ薄膜形成技術を利用してその内部に作り込むことが好ましく、また、その際、回路モジュールの支持体と接する面において少なくとも、電子部品の接続端子を形成することが好ましい。
【００３８】
電子部品内蔵要素の製造方法についてさらに説明すると、例えば受動素子がインダクタ、キャパシタ及びレジスタの混載回路である場合、例えば次のような手順で電子部品内蔵要素を有利に製造することができる。
【００３９】
最初に、支持体として用意した絶縁基板の上にインダクタを形成する。インダクタは、通常、同一の平面に形成されるべき配線回路、電極などと同時に形成され、したがって、常用の配線形成技術を利用して有利に形成することができる。例えば、銅配線やアルミニウム配線からなるインダクタは、絶縁基板上にフォトレジストを所定の膜厚で塗布した後、レジスト膜をフォトリソグラフィ法によってパターニングして、インダクタ、電極等の形成部位が開口したレジストパターンを形成し、さらにその開口部に銅、アルミニウムなどをめっきによって充填することによって形成することができる。使用済みのレジストパターンを剥離除去すると、絶縁基板の上にインダクタや配線が完成する。
【００４０】
次いで、インダクタを作り込んだ絶縁基板の上に、そのインダクタを避けた部位にキャパシタを形成する。キャパシタは、誘電体層とそれを挟み込んだ電極（上部電極及び下部電極）とから構成する。キャパシタの誘電体層は、そのキャパシタの構成に応じていろいろな誘電体からいろいろな成膜法を使用して形成することができる。例えば、ＳＴＯ、ＢＳＴ、ＢＴＯなどの誘電体からキャパシタを形成する場合には、スパッタリング、ＣＶＤ、ゾル・ゲル法などを使用することができる。また、Ｔａ２Ｏ５、Ａｌ２Ｏ３などの誘導体からキャパシタを形成する場合には、Ｔａ、Ａｌなどの陽極酸化を使用することができる。さらに、例えばＢＴＯフィラー等の強誘電体フィラーを含む樹脂材料からキャパシタを形成する場合には、ラミネート、ディスペンス、電着、コーティングなどを使用することができる。キャパシタの誘電体層の厚さは、広い範囲で変更できるというものの、通常、約０．０１〜１０μｍの範囲である。また、誘電体層を挟み込む電極は、通常、インダクタ配線と同様に、銅などの導体金属から形成することができる。電極の厚さは、広い範囲で変更できるというものの、通常、約１〜１０μｍの範囲である。
【００４１】
上記のようにしてキャパシタを形成した後、絶縁基板の残された部位にレジスタを形成する。レジスタは、そのレジスタの構成に応じていろいろな抵抗体からいろいろな成膜法を使用して形成することができる。例えば、ＴａＮ、Ｐｔなどの抵抗体からレジスタを形成する場合には、スパッタリング、ＣＶＤ、ゾル・ゲル法などを使用することができる。また、炭素抵抗体からレジスタを形成する場合には、蒸着などを使用することができる。さらに、例えばカーボンペーストなどの樹脂材料からレジスタを形成する場合には、ラミネート、ディスペンス、電着、コーティングなどを使用することができる。さらにまた、ニッケル薄膜からレジスタを形成する場合には、例えば無電解ニッケルめっき液を使用することができる。レジスタの厚さは、広い範囲で変更できるというものの、通常、約１〜１０μｍの範囲である。
【００４２】
以上のようにインダクタ、キャパシタ及びレジスタの混載回路を形成した後、必要に応じて、得られた電子部品内蔵要素の最上層に絶縁層を形成する。絶縁層は、電子装置の製造などに一般的に使用されている方法を使用して形成することができる。絶縁層は、例えばポリイミド樹脂、エポキシ樹脂等の絶縁性樹脂材料からラミネート、プレス成形、コーティングなどによって形成することができ、さもなければ、例えばＳｉＯ２、Ａｌ2Ｏ3、Ｔａ2Ｏ3、ＳｉＮ、ＡｌＮなどの無機絶縁材料からスパッタリング、ＣＶＤなどによって形成することができる。絶縁層の厚さは、広い範囲で変更できるというものの、通常、約０．０１〜１μｍの範囲である。
【００４３】
本発明は、第３に、それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した電子装置にある。ここで、「電子部品」及び「電子装置」は、それぞれ、前記した定義の通りである。
【００４４】
本発明の電子装置において、電子装置は、本発明の電子部品内蔵装置に由来したものを少なくとも備えている。すなわち、少なくとも１種類の電子部品は、その電子部品を内部に含む回路モジュールと、この回路モジュールを支持した支持体とを含み、かつ回路モジュールの支持体と接する面において少なくとも、電子部品の接続端子を備えている本発明の電子部品内蔵要素の電子部品である。本発明の電子装置では、このような電子部品内蔵要素を電子装置の任意の部位に組み込んだ後、支持体のみを回路モジュールから分離して取り除く。なお、本発明の電子装置は、電子部品内蔵装置に由来した電子部品の他に、電子装置の構成に応じて、それぞれの電子装置の構成に必要な電子部品、例えば能動素子、受動素子など、あるいはその他の部品や配線回路、電極、導体ビア、外部接続端子などを任意の位置に内蔵することができる。例えば、電子部品を、導体ビアを介して配線回路、電極等の導体パターンと電気的に接続することができる。
【００４５】
本発明の電子装置に組み込まれた回路モジュールは、それを一時的に支持し、電子装置の製造途中で回路モジュールから取り除かれた支持体とともに、本電子装置の製造プロセスとは別プロセスで、好ましくは上記のような手法で製造されたものである。したがって、電子装置の製造プロセスで回路モジュールを現場で製造し、組み込んだものは、本発明の範囲外である。
【００４６】
本発明の電子装置は、上記した通り、いろいろな構成及び形態を有することができる。例えば、本発明の実施において、本発明の電子部品内蔵要素から分離された電子部品内蔵回路モジュールは、電子装置を構成する配線基板の一員として組み込むことができる。また、その配線基板が多層配線基板である場合には、その多層配線基板の最上層やコア層に、あるいは最上層とコア層の両方に電子部品内蔵回路モジュールを組み込むことができる。最上層及びコア層は、それぞれ、その層内に電子部品内蔵回路モジュールが単独で組み込まれていてもよく、２種類以上の電子部品内蔵回路モジュールが組み合わせて組み込まれていてもよい。
【００４７】
ところで、電子部品内蔵回路モジュールを多層配線基板やその他の電子装置に組み込むに当たっては、いろいろな手法を使用することができる。例えば、電子装置を製造する途中の任意のタイミングで、すでに形成されている電子装置の構成員（例えば、コア層、ビルドアップ層など；以下、「下地」ともいう）に本発明の電子部品内蔵要素（回路モジュール側）を固定し、その後直ちにあるいは後段の工程を経た後、電子装置の妨害となる支持体を除去することができる。別法によれば、仮止め用で後段の工程で取り除く可能な任意の基板、例えば剛性基板を用意して、その剛性基板の上に本発明の電子部品内蔵要素（回路モジュール側）を固定し、その上にさらに電子装置の完成に必要な配線回路、絶縁層などを順次積層し、電子部品を組み込むことができる。ここで、電子部品内蔵要素の支持体は、電子装置の製造プロセスの任意の段階で除去することができ、仮止め用の基板もまた、電子装置の製造プロセスの任意の段階で除去することができる。
【００４８】
下地や仮止め用基板に対する電子部品内蔵要素の固定は、いろいろな方法を使用して実施することができる。一般的には、ダイアタッチメントフィルム、埋め込み樹脂等の固定材や両面テープのような固定材を介して電子部品内蔵要素を有利に固定することができる。必要ならば、このような固定材の使用に代えて、電子装置の製造において一般的に採用されているダイボンディング法を使用して電子部品内蔵要素を固定することもできる。
【００４９】
本発明は、第４に、それぞれ薄膜の形をした少なくとも１種類の電子部品を内蔵した本発明の電子装置を製造する方法にある。
【００５０】
本発明による電子装置の製造方法は、いろいろな手法によって実施することができるというものの、好ましくは、下記の工程：
（１）電子部品を内部に含む回路モジュールと、その回路モジュールを支持した支持体とを含み、かつ回路モジュールの支持体と接する面において少なくとも、電子部品の接続端子を備えている電子部品内蔵要素を電子装置の任意の部位に組み込む工程、及び
（２）電子装置の製造過程で支持体を取り除いて電子部品内蔵回路モジュールを提供する工程
によって実施することができる。
【００５１】
本発明方法の実施において、工程（１）で使用する電子部品内蔵要素は、前記したように、下記の工程：
電子装置の構成に関与せず、電子装置の製造過程で取り除き可能な支持体を用意する工程、及び
用意した支持体の上に回路モジュールを形成するとともに、その回路モジュールの形成において、少なくとも１種類の電子部品を、それぞれ薄膜形成技術を利用してその内部に作り込み、かつ回路モジュールの支持体と接する面において少なくとも、電子部品の接続端子を形成する工程
によって有利に実施することができる。電子部品内蔵要素の構成やそれに使用される支持体及び電子部品は、先に詳細に説明した通りである。
【００５２】
また、この電子部品内蔵要素の製造方法において、支持体を用意する工程と回路モジュールを形成する工程は、これらの工程を連続して実施するのが一般的であるけれども、必要ならば、支持体を用意した後に追加の工程を実施し、引き続いて回路モジュールを形成してもよい。例えば部品に高精度が要求される場合には、前記したように、用意した支持体の上に、エッチアウト層とバリア層を順次形成してもよい。なお、エッチアウト層とバリア層は、支持体と同様に一時的に使用されるものであるので、電子装置製造プロセスの任意の段階で取り除くことが必要である。
【００５３】
本発明方法では、工程（２）で、先の工程で作り込んだ電子部品内蔵要素から支持体を取り除いて電子部品内蔵回路モジュールを提供する。この支持体除去工程は、電子部品内蔵要素の形成後、電子装置の製造プロセスの任意の段階で実施することができるけれども、電子部品内蔵要素の形成後に直ちに実施することや、電子部品内蔵要素を絶縁樹脂などで封止した後に実施するのが一般的である。すなわち、電子部品内蔵要素をその支持体が上面に露出する向きで、基体（本発明では下地あるいは仮止め用基板と呼ぶが、必要ならば、その他の構成員であってもよい）の上に固定した後、引き続く一連の処理工程及び加工工程によって電子装置を完成するとともに、その電子装置完成のための処理工程及び加工工程の任意の段階で支持体を除去する。
【００５４】
再び工程（１）に戻ると、電子部品内蔵要素を電子装置の任意の部位に組み込む工程は、いろいろな形で有利に実施することができる。
【００５５】
例えば、電子部品内蔵要素は、先に説明したように、すでに形成されている電子装置の下地（例えば、コア層、ビルドアップ層など）にその回路モジュール側を好ましくは固定材を介して固定し、その上にさらに電子装置の完成に必要な配線回路、絶縁層などを順次積層し、かつ電子部品を組み込むことができる。
【００５６】
具体的には、例えば、電子装置として半導体素子などを搭載した配線基板を予定し、その配線基板の形成時、その配線基板の一員として電子部品内蔵回路モジュールを組み込むことができる。また、配線基板が多層配線基板である場合には、電子部品内蔵回路モジュールを多層配線基板の最上層やコア層に組み込むことができ、また、電子部品を配線回路、電極等の導体パターンと電気的に接続するために、スルーホールに導体金属を充填して形成された導体ビアを利用することもできる。
【００５７】
別法によれば、仮止め用の基板、例えば剛性基板を用意した後、その剛性基板の上に電子部品内蔵要素（回路モジュール側）を固定材を介して固定し、その上にさらに電子装置の完成に必要な配線回路、絶縁層などを順次積層し、かつ電子部品を組み込むことができる。電子部品は、完成された電子装置の上にフリップチップ法やワイヤボンディング法などで実装してもよい。
【実施例】
【００５８】
引き続いて、本発明の実施例を添付の図面を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
【００５９】
図１は、本発明による電子部品内蔵要素の好ましい１形態を示した断面図である。電子部品内蔵要素１０は、支持体１１と、それによって支持されたシート状の回路モジュール１２となる。支持体１１は、電子装置の製造過程で取り除かれるものであり、本例ではガラス基板が使用されている。回路モジュール１２は、スパイラル状のインダクタ５、キャパシタ６及びレジスタ７の混載回路（ＬＣＲ回路）を備えている。ＬＣＲ回路は、図示されるように薄膜の形をしており、装置の薄型化に貢献することができる。また、回路モジュール１２の表面のうち支持体１１と接する面には、接続端子（下部電極）１５が備わっている。
【００６０】
図示の電子部品内蔵要素１０において、インダクタ５及び下部電極１５は、それぞれ、銅箔を積層し、パターニングすることによって形成された銅配線からなる。キャパシタ（誘電体層）６は、タンタル（Ｔａ）の陽極酸化によって形成されたＴａ２Ｏ５からなる。また、レジスタ７は、ＴａＮのスパッタ膜からなる。インダクタ５、キャパシタ６及びレジスタ７は、それぞれ、エポキシ樹脂からなる絶縁膜８で被覆されている。
【００６１】
図２は、本発明による電子部品内蔵要素のもう１つの好ましい形態を示した断面図である。電子部品内蔵要素１０は、図１のそれと同様に、ガラス基板からなる支持体１１と、それによって支持されたシート状の回路モジュール１２となる。回路モジュール１２は、スパイラル状のインダクタ５、キャパシタ６及びレジスタ７の混載回路（ＬＣＲ回路）を備えている。回路モジュール１２は、支持体１１と接する表面に接続端子（下部電極）１５を有するとともに、その上部表面に接続端子（上部電極）２５を有している。
【００６２】
図示の電子部品内蔵要素１０において、インダクタ５及び下部電極１５は、それぞれ、銅箔を積層し、パターニングすることによって形成された銅配線からなる。キャパシタ（誘電体層）６は、タンタル（Ｔａ）の陽極酸化によって形成されたＴａ２Ｏ５からなる。上部電極２５は、銅めっきによって形成された銅配線からなる。また、レジスタ７は、ＴａＮのスパッタ膜からなる。インダクタ５、キャパシタ６及びレジスタ７は、それぞれ、エポキシ樹脂からなる絶縁膜８で被覆されている。
【００６３】
図３は、本発明による電子部品内蔵要素のもう１つの好ましい形態を示した断面図である。電子部品内蔵要素１０は、図１及び図２のそれと同様に、ガラス基板からなる支持体１１と、それによって支持されたシート状の回路モジュール１２となる。回路モジュール１２は、スパイラル状のインダクタ５、キャパシタ６及びレジスタ７の混載回路（ＬＣＲ回路）を備えている。回路モジュール１２は、支持体１１と接する表面に接続端子（下部電極）１５を有するとともに、その上部表面に接続端子（上部電極）２５を有している。また、支持体１１と回路モジュール１２の間には、スパッタリングによって形成されたクロム薄膜からなるバリア層１３と、銅めっきによって形成されたエッチアウト層１４が備わっている。
【００６４】
図示の電子部品内蔵要素１０において、インダクタ５及び下部電極１５は、それぞれ、銅箔を積層し、パターニングすることによって形成された銅配線からなる。キャパシタ（誘電体層）６は、タンタル（Ｔａ）の陽極酸化によって形成されたＴａ２Ｏ５からなる。上部電極２５は、銅めっきによって形成された銅配線からなる。また、レジスタ７は、ＴａＮのスパッタ膜からなる。レジスタ７は、エポキシ樹脂からなる絶縁層１９で被覆されている。
【００６５】
図４は、本発明による電子部品内蔵要素の好ましい製造方法の一例を順を追って示した断面図である。理解されるように、図示の電子部品内蔵要素１０は、その支持体１１と回路モジュール１２の間にバリア層及びエッチアウト層を有しない相違点を除いて図３の電子部品内蔵要素１０に同様な構造を有している。
【００６６】
最初に、工程（Ａ）に示すように、支持体として用意したガラス基板１１の上にスパイラル状のインダクタ（配線）５を形成する。インダクタ５は、ガラス基板１１の表面に銅箔を成膜し、さらにエッチングすることによって形成することができ、その時同時に、その他の配線回路及びキャパシタのための下部電極１５が同一の平面に形成される。なお、銅箔に代えて、銅の無電解めっきと電解めっきにより導体層を形成し、エッチングを行って、インダクタ５を形成してもよい。
【００６７】
次いで、キャパシタの誘電体層を形成するため、インダクタ５を作り込んだガラス基板１１の上にＴａ層１６を形成する。Ｔａ層１６は、Ｔａをスパッタリングによって薄膜で堆積することができる。Ｔａ層１６は、常法で陽極酸化することによって誘電体（Ｔａ２Ｏ５）に変換する。
【００６８】
誘電体（Ｔａ２Ｏ５）の形成後、その不要部分（キャパシタ以外の部分）を除去するため、工程（Ｃ）に示すように、レジストマスク１８の存在においてＴａ２Ｏ５からなる誘電体層６をエッチングする。レジストマスク１８を剥離除去すると、キャパシタの一員となる誘電体層６が露出する。
【００６９】
上記のようにしてキャパシタを形成した後、工程（Ｄ）に示すようにレジスタ７を形成する。レジスタ７は、例えば、ＴａＮをスパッタリングすることによって形成することができる。このような一連の工程を経て、ガラス基板の上にインダクタ、キャパシタ及びレジスタの混載回路を形成することができる。
【００７０】
その後、形成された素子の保護のため、工程（Ｅ）に示すように、絶縁層１９をインダクタ５及びレジスタ７の上に形成する。絶縁層１９は、例えばエポキシ樹脂をラミネートすることによって形成することができる。
【００７１】
最後に、工程（Ｆ）に示すように、キャパシタ６を完成するための上部電極２５を銅めっきによって形成する。また、図示されるように、絶縁層１９にインダクタ５等の配線に達する開口を形成し、次いで、開口を充填するように銅めっきを行い、この銅めっきによって銅配線なども同時に形成する。
【００７２】
図５は、本発明による電子装置の好ましい１形態を示した断面図である。図示のビルドアップ配線基板２０は、コンポジット絶縁樹脂からなるコア層２１とその両面に絶縁樹脂からなる絶縁層を介してそれぞれ形成された銅めっきからなるビルドアップ配線層２２を有している。上方及び下方の配線層２２は、図示されるように、貫通孔に銅めっきを充填することによって形成された導体ビア２３によって電気的に接続されている。図示のビルドアップ配線基板２０の場合、そのコア層２１の片面に、ダイアタッチフィルムからなる固定材９を介して本発明の回路モジュール（電子部品内蔵要素から支持体を取り除いたもの）１２が作り込まれている。回路モジュール１２は、約５０μｍの極薄の厚さを有しており、図示のように１つのビルドアップ配線層に内蔵されている。図示のビルドアップ配線基板２０は、その最上層に絶縁層２６がパターン状に形成されている。なお、図示しないが、ビルドアップ配線基板２０の最上層には、例えばＬＳＩチップなどの半導体素子、チップコンデンサなどの受動素子、そしてその他の電子部品をフリップチップ接続やワイヤボンディング法によって実装することができ、あるいは図示のビルドアップ配線基板２０を半田ボールなどを介してその他の配線基板の上などに搭載することができる。
【００７３】
図６は、本発明による電子装置のもう１つの好ましい形態を示した断面図である。図示のビルドアップ配線基板２０は、絶縁樹脂からなる絶縁層を介してそれぞれ形成された銅めっきからなるビルドアップ配線層２２を有している。図示のビルドアップ配線基板２０の場合、その最上層に本発明の回路モジュール（電子部品内蔵要素から支持体を取り除いたもの）１２が作り込まれている。図示の回路モジュール１２は、それを貫通して銅めっきから形成された貫通電極１７を有している。貫通電極１７は、まわり込み配線の形成を不用とし、配線を短縮し、特性を向上させる効果がある。また、回路モジュール１２は、約５０μｍの極薄の厚さを有しており、図示のように１つのビルドアップ配線層に内蔵されている。図示のビルドアップ配線基板２０は、その最上層に絶縁層２６がパターン状に形成されている。なお、図示しないが、ビルドアップ配線基板２０に内蔵された回路モジュール１２の直上には、間隙を設けることなく、例えばＬＳＩチップなどの半導体素子、チップコンデンサなどの受動素子、そしてその他の電子部品をフリップチップ接続によって実装することができる。また、図示のビルドアップ配線基板２０を半田ボールなどを介してその他の配線基板の上などに搭載することができる。
【００７４】
図７は、本発明による電子装置のもう１つの好ましい形態を示した断面図である。図示のビルドアップ配線基板２０は、コンポジット絶縁樹脂からなるコア層２１とその両面に絶縁樹脂からなる絶縁層を介してそれぞれ形成された銅めっきからなるビルドアップ配線層２２を有している。上方及び下方の配線層２２は、図示されるように、貫通孔に銅めっきを充填することによって形成された導体ビア２３によって電気的に接続されている。図示のビルドアップ配線基板２０の場合、そのコア層２１の内部に本発明の回路モジュール（電子部品内蔵要素から支持体を取り除いたもの）１２が作り込まれている。なお、図示の例では１個の回路モジュール（厚さ：約５０μｍ）１２がコア層２１のほぼ中央部に作り込まれているけれども、必要に応じて他の部位に作り込んでもよく、あるいは２個以上の回路モジュールを作り込んでもよい。図示のビルドアップ配線基板２０は、その最上層に絶縁層２６がパターン状に形成されている。なお、図示しないが、ビルドアップ配線基板２０の最上層には、例えばＬＳＩチップなどの半導体素子、チップコンデンサなどの受動素子、そしてその他の電子部品をフリップチップ接続やワイヤボンディング法によって実装することができ、あるいは図示のビルドアップ配線基板２０を半田ボールなどを介してその他の配線基板の上などに搭載することができる。
【００７５】
図８は、本発明による電子装置のもう１つの好ましい形態を示した断面図である。図示のビルドアップ配線基板２０は、図７のビルドアップ配線基板２０と同様な構成を有しているけれども、本例のビルドアップ配線基板２０の場合、そのコア層２１に内蔵された回路モジュール１２がさらに貫通電極１７を有している。回路モジュール１２に貫通電極１７が設けられているので、まわり込み配線を省略して配線を短縮できるので、特性の向上という追加の効果を得ることができる。
【００７６】
図９は、本発明による電子装置のもう１つの好ましい形態を示した断面図である。図示のビルドアップ配線基板２０は、図８のビルドアップ配線基板２０と同様な構成を有しているけれども、本例のビルドアップ配線基板２０の場合、それぞれ貫通電極１７を有する２個の回路モジュール１２がコア層２１に内蔵されるとともに、１つのビルドアップ配線層に２個の回路モジュール１２が作り込まれている。合計４個の回路モジュール１２を内蔵したことにより、ビルドアップ配線基板２０の特性を一段と高めることができる。
【００７７】
例えば図５〜図９に示したような本発明の電子装置（ビルドアップ配線基板）は、本発明の電子回路内蔵要素、特に回路モジュールをいろいろな手法で埋め込むことによって製造することができる。
【００７８】
図１０は、本発明の電子部品内蔵要素を使用して例えば図５の電子装置を製造する方法の一例を、順を追って示した断面図である。
【００７９】
最初に、工程（Ａ）に示すように、予め用意しておいた下地３１の上に、本発明の電子部品内蔵要素１０を支持体１１を上にして載置し、ダイアタッチフィルムからなる固定材９で固定する。下地３１は、本例の場合、多層配線基板のコア層である。
【００８０】
次いで、工程（Ｂ）に示すように、下地３１の上に絶縁性樹脂３２を被覆して電子部品内蔵要素１０を封止する。ここで使用する絶縁性樹脂は、電子装置の製造において層間絶縁膜の形成などに一般的に使用されている樹脂材料であることができ、例えば、味の素社製のＡＢＦ樹脂などを挙げることができる。
【００８１】
その後、工程（Ｃ）に示すように、絶縁性樹脂を上方から下方に向かって除去し、さらには電子部品内蔵要素１０の支持体１１も除去する。回路モジュール１２の電極１５がしたがって露出する。電極１５の露出にはいろいろな方法を使用することができるけれども、好適な方法は、例えば、研磨（グラインド）、リアクティブイオンエッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）、ウエットエッチングなどである。
【００８２】
上記のようにして電極を露出した後、工程（Ｄ１）に示すように、形成された電極１５の上に配線回路２２を直接的に形成することができる。配線回路２２は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【００８３】
別法によれば、工程（Ｄ２）に示すように、形成された電極１５の上にビルドアップ樹脂３３を堆積し、その配線部位にレーザーでビアを開孔した後に、配線回路３４を形成することができる。配線回路３４は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【００８４】
図１１及び図１２は、本発明の電子部品内蔵要素を使用して例えば図６の電子装置を製造する方法の一例を、順を追って示した断面図である。
【００８５】
最初に、工程（Ａ）に示すように、予め用意しておいた仮止め用の基板４１の上に、本発明の電子部品内蔵要素１０を支持体１１を上にして載置し、ダイアタッチフィルムからなる固定材９で固定する。ここで使用する基板４１は、剛性を有するものが好ましく、但し、エッチングや研磨で除去可能な材質であることが必要である。好適な剛性基板として、例えば銅、ニッケルなどを挙げることができる。また、剛性基板を繰り返し使用可能とするため、ガラス板に銅の薄板等を両面テープによって貼付した複合基板を使用してもよい。
【００８６】
次いで、工程（Ｂ）に示すように、基板４１の上に絶縁性樹脂３２を被覆して電子部品内蔵要素１０を封止する。ここで使用する絶縁性樹脂は、電子装置の製造において層間絶縁膜の形成などに一般的に使用されている樹脂材料であることができ、例えば、味の素社製のＡＢＦ樹脂などを挙げることができる。
【００８７】
その後、工程（Ｃ）に示すように、絶縁性樹脂を上方から下方に向かって除去し、さらには電子部品内蔵要素１０の支持体１１も除去する。回路モジュール１２の電極１５がしたがって露出する。電極１５の露出にはいろいろな方法を使用することができるけれども、好適な方法は、例えば、研磨（グラインド）、リアクティブイオンエッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）、ウエットエッチングなどである。
【００８８】
上記のようにして電極を露出した後、工程（Ｄ）に示すように、形成された電極１５の上にビルドアップ樹脂３３を堆積し、その配線部位にレーザーでビアを開孔した後に、ビルドアップ配線層３４を形成することができる。ビルドアップ配線層３４は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【００８９】
引き続いて、工程（Ｅ）に示すように、形成されたビルドアップ配線層３４の上で再度ビルドアップを行い、ビルドアップ配線層２２及び絶縁層２６を形成する。ビルドアップ配線層２２は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【００９０】
その後、工程（Ｆ）に示すように、全体を裏返しして、上方になった基板４１及びその下の固定材９を順次取り除く。基板の除去には、いろいろな技法を使用することができる。例えば、基板が銅基板からなる場合には、エッチング、研磨などの技法を使用することができ、基板がシリコン基板からなる場合には、研磨、ＣＭＰ、エッチングなどの技法を使用することができる。また、固定材の除去には、例えば研磨、ＲＩＥ、引き剥がしなどの技法を使用することができる。
【００９１】
図１３及び図１４は、本発明の電子部品内蔵要素を使用して例えば図７及び図８の電子装置を製造する方法の一例を、順を追って示した断面図である。
【００９２】
最初に、工程（Ａ）に示すように、予め用意しておいた仮止め用の基板４１の上に、本発明の電子部品内蔵要素１０を支持体１１を上にして載置し、ダイアタッチフィルムからなる固定材９で固定する。ここで使用する基板４１は、剛性を有するものが好ましく、但し、エッチングや研磨で除去可能な材質であることが必要である。好適な剛性基板の例は、上記したように、例えば銅、ニッケルなどである。
【００９３】
次いで、工程（Ｂ）に示すように、基板４１の上に絶縁性樹脂３２を被覆して電子部品内蔵要素１０を封止する。ここで使用する絶縁性樹脂は、電子装置の製造において層間絶縁膜の形成などに一般的に使用されている樹脂材料であることができ、例えば、味の素社製のＡＢＦ樹脂などを挙げることができる。
【００９４】
その後、工程（Ｃ）に示すように、絶縁性樹脂を上方から下方に向かって除去し、さらには電子部品内蔵要素１０の支持体１１も除去する。回路モジュール１２の電極１５がしたがって露出する。電極１５の露出にはいろいろな方法を使用することができるけれども、好適な方法は、例えば、研磨（グラインド）、リアクティブイオンエッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）、ウエットエッチングなどである。
【００９５】
上記のようにして電極を露出した後、工程（Ｄ）に示すように、形成された電極１５の上にビルドアップ樹脂３３を堆積する。
【００９６】
その後、工程（Ｅ）に示すように、全体を裏返しして、上方になった基板４１を順次取り除く。基板の除去には、いろいろな技法を使用することができる。例えば、基板が銅基板からなる場合には、エッチング、研磨などの技法を使用することができ、基板がシリコン基板からなる場合には、研磨、ＣＭＰ、エッチングなどの技法を使用することができる。
【００９７】
引き続いて、工程（Ｆ）に示すように、絶縁性樹脂３２及びビルドアップ樹脂３３の所定の位置にスルーホールを形成し、その開孔に銅めっきを充填することによって導体コア２３を形成する次いで、図示していないけれども、固定材９を除去して、その部分にビルドアップ樹脂を堆積する。固定材の除去には、例えば研磨、ＲＩＥ、引き剥がしなどの技法を使用することができる。また、このような樹脂堆積工程を省略して、固定材そのものをビルドアップ樹脂として使用してもよい。
【００９８】
最後に、工程（Ｇ）に示すように、ビルドアップ樹脂３３及び３５のそれぞれにおいて、予め定められた配線形成部位にレーザーでビアを開孔した後に、ビルドアップ配線層３４及び３６を形成する。これらのビルドアップ配線層は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【００９９】
図１５は、図３の電子部品内蔵要素を使用して電子装置を製造する方法の一例を、順を追って示した断面図である。
【０１００】
最初に、工程（Ａ）に示すように、予め用意しておいた下地３１の上に、本発明の電子部品内蔵要素１０を支持体１１を上にして載置し、ダイアタッチフィルムからなる固定材９で固定する。下地３１は、本例の場合、多層配線基板のコア層である。次いで、下地３１の上に絶縁性樹脂３２を被覆して電子部品内蔵要素１０を封止する。ここで使用する絶縁性樹脂は、電子装置の製造において層間絶縁膜の形成などに一般的に使用されている樹脂材料であることができ、例えば、味の素社製のＡＢＦ樹脂などを挙げることができる。
【０１０１】
その後、工程（Ｂ）に示すように、絶縁性樹脂を上方から下方に向かって除去し、さらには電子部品内蔵要素１０の支持体１１も除去する。電子部品内蔵要素１０のエッチアウト層１４がしたがって露出する。エッチアウト層１４の露出にはいろいろな方法を使用することができるけれども、好適な方法は、例えば、研磨（グラインド）、リアクティブイオンエッチング（ＲＩＥ）、化学的機械的研磨（ＣＭＰ）、ウエットエッチングなどである。
【０１０２】
引き続いて、工程（Ｃ）に示すように、表面に露出していたエッチアウト層１４をエッチングによって選択的に除去して、下地のバリア層１３を露出させる。さらに続けて、工程（Ｄ）に示すように、バリア層１３もエッチングによって選択的に除去する。回路モジュール１２の電極１５がしたがって露出する。
上記のようにして電極を露出した後、工程（Ｅ）に示すように、形成された電極１５の上にビルドアップ配線層３４を形成する。この工程は、例えば、ビルドアップ樹脂を堆積し、予め定められた配線形成部位にレーザーでビアを開孔した後に、ビルドアップ配線層３４を形成することができる。ビルドアップ配線層３４は、例えば、無電解銅めっきと電解銅めっきによって形成することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明による電子部品内蔵要素の好ましい１形態を示した断面図である。
【図２】本発明による電子部品内蔵要素のもう１つの好ましい形態を示した断面図である。
【図３】本発明による電子部品内蔵要素のもう１つの好ましい形態を示した断面図である。
【図４】本発明による電子部品内蔵要素の好ましい製造方法の一例を順を追って示した断面図である。
【図５】本発明による電子装置の好ましい１形態を示した断面図である。
【図６】本発明による電子装置のもう１つの好ましい形態を示した断面図である。
【図７】本発明による電子装置のもう１つの好ましい形態を示した断面図である。
【図８】本発明による電子装置のもう１つの好ましい形態を示した断面図である。
【図９】本発明による電子装置のもう１つの好ましい形態を示した断面図である。
【図１０】本発明の電子部品内蔵要素を使用して電子装置を製造する方法の一例を順を追って示した断面図である。
【図１１】本発明の電子部品内蔵要素を使用して電子装置を製造する方法のもう１つの例（前半の工程）を順を追って示した断面図である。
【図１２】本発明の電子部品内蔵要素を使用して電子装置を製造する方法のもう１つの例（後半の工程）を順を追って示した断面図である。
【図１３】本発明の電子部品内蔵要素を使用して電子装置を製造する方法のもう１つの例（前半の工程）を順を追って示した断面図である。
【図１４】本発明の電子部品内蔵要素を使用して電子装置を製造する方法のもう１つの例（後半の工程）を順を追って示した断面図である。
【図１５】図３の電子部品内蔵要素を使用して電子装置を製造する方法の一例を順を追って示した断面図である。
【図１６】従来の部品内蔵モジュールの一例を示す断面図である。
【図１７】従来の回路ブロック体の一例を示す断面図である。
【符号の説明】
【０１０４】
５    インダクタ
６    キャパシタ
７    レジスタ
８    絶縁膜
９    固定層
１０    電子部品内蔵要素
１１    支持体
１２    回路モジュール
１３    バリア層
１４    エッチアウト層
１７    貫通電極
２０    電子装置
【図１】
2006041122.tif 000003
【図２】
2006041122.tif 000004
【図３】
2006041122.tif 000005
【図４】
2006041122.tif 000006
【図５】
2006041122.tif 000007
【図６】
2006041122.tif 000008
【図７】
2006041122.tif 000009
【図８】
2006041122.tif 000010
【図９】
2006041122.tif 000011
【図１０】
2006041122.tif 000012
【図１１】
2006041122.tif 000013
【図１２】
2006041122.tif 000014
【図１３】
2006041122.tif 000015
【図１４】
2006041122.tif 000016
【図１５】
2006041122.tif 000017
【図１６】
2006041122.tif 000018
【図１７】
2006041122.tif 000019