(57)【要約】【課題】複数の画像表示パネルの同時駆動を、簡易な構成で的確に行うことのできる画像表示装置およびその制御回路を提供する。【解決手段】制御回路１０のタイミングコントローラ１１には、その制御回路１０によって同時駆動される２つの液晶パネル２０，３０に対して、各個別の水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２を生成して出力する２つの水平駆動信号生成部１２，１３が設けられる。両水平駆動信号生成部１２，１３の水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２の出力時期には、各液晶パネル２０，３０での信号伝送の遅延時間差に応じた位相差が設けられる。【選択図】      図１
2006154225.tif 000002
【特許請求の範囲】
【請求項１】
入力される画像信号から各画素の画像データのサンプリングを行うサンプリング回路を各々備える複数の画像表示パネルと、走査周期毎の前記サンプリングの開始時期を示すスタート信号、および前記サンプリングの実行周期を示すクロック信号を生成して出力するタイミングコントローラとを備える画像表示装置において、
前記タイミングコントローラは、前記スタート信号および前記クロック信号を、前記画像表示パネル毎に位相を異ならせて個別に生成して出力することを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記タイミングコントローラは、前記画像表示パネル毎の前記スタート信号およびクロック信号に、前記サンプリングの実行周期の半周期単位で位相差を設定するものであり、
前記複数の画像表示パネルの一部には、当該画像表示パネルの前記サンプリング回路に入力される前記スタート信号および前記クロック信号に対して、前記サンプリングの実行周期の半周期以内の遅延処理を行う遅延回路が更に設けられてなることを特徴とする画像表示装置。
【請求項３】
画像表示パネルの走査周期毎のサンプリングの開始時期を示すスタート信号、および前記サンプリングの実行周期を示すクロック信号を生成して出力するタイミングコントローラを備える画像表示装置の制御回路において、
前記タイミングコントローラは、位相の異なる複数の前記スタート信号および複数の前記クロック信号を生成して出力することを特徴とする画像表示装置の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示パネルの複数同時駆動を行う画像表示装置、およびその画像表示装置に適用して好適な制御回路に関する。
【背景技術】
【０００２】
上記のような画像表示パネルの複数同時駆動を行う画像表示装置としては、例えば特許文献１に記載のビデオカメラ用の画像表示装置が知られている。この装置では、ビデオカメラにて撮像された画像を、液晶ビューファインダ（ＥＶＦ：Ｅｌｅｃｔｒｉｃ  Ｖｉｅｗ  Ｆｉｎｄｅｒ）およびＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）モニタの２つの液晶パネルに表示するようにしている。通常、液晶ビューファインダには画面サイズ１インチ未満の極小判の液晶パネルが用いられ、ＬＣＤモニタには画面サイズ数インチ程度の液晶パネルが用いられる。
【０００３】
図７に、一般的なアクティブマトリクス方式の液晶パネルの画像表示に係る画像表示装置の構成を示す。同図に示すように、画像表示装置は、液晶パネル１００とその液晶パネル１００を駆動制御する制御回路１１０とを備えて構成されている。
【０００４】
制御回路１１０は、１チップの集積回路として構成され、その内部にはタイミングコントローラ１１１が形成されている。タイミングコントローラ１１１は、入力された映像信号の垂直同期信号および水平同期信号に基づいて、液晶パネル１００の駆動信号である垂直スタート信号ＳＴＶ、垂直クロック信号ＣＫＶ、水平スタート信号ＳＴＨおよび水平クロック信号ＣＫＨを生成して出力する。ここで垂直スタート信号ＳＴＶおよび水平スタート信号ＳＴＨは、それぞれ垂直走査周期および水平走査周期の走査動作の開始時期を示す信号であり、垂直クロック信号ＣＫＶおよび水平クロック信号ＣＫＨは、それぞれ垂直走査動作および水平走査動作の実行周期を示す信号となっている。
【０００５】
液晶パネル１００は、画像表示部１０１、垂直走査回路１０２、水平走査回路１０３および入力端子１０４を備えて構成されている。画像表示部１０１には、その垂直方向に併設されたゲートライン、その水平方向に併設されたドレインライン、それらの交点に対応して各々配設された画素電極および選択トランジスタが形成されている。選択トランジスタのゲートは上記ゲートラインに接続され、そのドレインは上記ドレインラインに接続される。また選択トランジスタのソースは、画素電極に接続されている。
【０００６】
垂直走査回路１０２は、垂直シフトレジスタおよびスイッチング回路を備えて構成されている。こうした垂直走査回路１０２には、入力端子１０４を通じて、上記垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶが入力されるようになっている。
【０００７】
水平走査回路１０３は、水平シフトレジスタおよびサンプルホールド回路を備えて構成され、画像信号から各画素の画像データのサンプリングを行うサンプリング回路としての機能を有している。こうした水平走査回路１０３には、入力端子１０４を通じて、上記水平スタート信号ＳＴＨおよび水平クロック信号ＣＫＨが入力されるようになっている。
【０００８】
さて垂直スタート信号ＳＴＶが入力されると、垂直走査回路１０２は、各垂直周期の走査動作を開始する。そして走査動作が開始されると垂直走査回路１０２は、垂直クロック信号ＣＫＶのクロックに同期して、上記ゲートラインを順次選択して、駆動電圧を印加する。一方、水平走査回路１０３は、水平スタート信号ＳＴＨの入力に応じて各水平周期の走査動作を開始する。そして走査動作が開始されると、水平走査回路１０３は、水平クロック信号ＣＫＨのクロックに同期して、入力された映像信号から、各ドレインラインに供給する画像データのサンプリングを実行する。サンプリングされた画像データは、適宜な時期に各ドレインラインに供給される。そして画像データの供給されたドレインラインと上記垂直走査回路１０２により選択されたゲートラインとの交点に対応した画素電極が能動となって、画像データ信号に応じた表示動作が行われる。
【０００９】
こうした画像表示装置において、ここでＥＶＦおよびＬＣＤモニタの双方の液晶パネルに対して、上記制御回路１１０から画像信号および上記各駆動信号を同時供給すれば、それら両液晶パネルの単一の制御回路１１０による同時駆動を実現することはできる。
【特許文献１】特開２００１−３４４０６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところがそうした場合、たとえ画素数等の各パネルの基本的なスペックが同じであったとしても、各パネルの表示画像にずれが生じてしまうことがある。これは、各液晶パネルのパネル内部の配線負荷の違いが要因となっている。
【００１１】
すなわち、画像表示パネルの大きさが異なれば、その内部の上記各駆動信号の伝送配線の長さが変わるため、パネルサイズの異なる液晶パネルでは、パネル内部の信号伝送配線における信号伝送に係る配線負荷の大きさに差違が生じることになる。そしてその配線負荷の違いにより、各パネルのスキャン動作の遅延時間が変わってしまうことになる。
【００１２】
例えば図８は、ＥＶＦ・ＬＣＤモニタの２つの液晶パネルを単一の制御回路で同時駆動した場合における、上記水平クロック信号ＣＫＨの伝送態様の一例を示している。同図に示すように、パネル内部の配線負荷等のため、各パネルの垂直走査回路入力時には、水平クロック信号ＣＫＨのクロックの立ち上げ／立ち下げの時期は、上記タイミングコントローラ（Ｔ／Ｃ）１１１の出力時よりも遅れることになる。このとき、パネルサイズがより大きく、その内部の信号伝送配線のより長いＬＣＤモニタ用の液晶パネルでは、その信号伝送の遅延時間Ｔｄ２は、ＥＶＦ用の液晶パネルでの水平クロック信号ＣＫＨの遅延時間Ｔｄ１に比して長くなる。そしてその結果、両液晶パネルでは、それら遅延時間の差ΔＴｄ（＝Ｔｄ２−Ｔｄ１）の分、映像信号のサンプリングの時期がずれてしまい、画像データの表示位置や各画素の表示内容が変わってしまうことになる。
【００１３】
なお一般に、水平スタート信号ＳＴＨや水平クロック信号ＣＫＨの出力時期は、適用される液晶パネルでの上記パネル内部の配線負荷に起因した信号伝送の遅延を考慮して、サンプリング時期を最適化するように適合が図られている。しかしながら、上記のような遅延時間の異なる２つのパネルに対しては、駆動信号の出力時期を同時に適合させることは不可能である。そこでそうした場合、より遅延時間の少ない側のパネル（上記例ではＥＶＦ用パネル）の信号伝送配線上に遅延回路を設置することで、各パネルの信号伝送の遅延時間を揃えることが考えられる。しかしながら、例えばパネル間の遅延時間差が水平クロック信号のクロック立ち上げ／立ち下げ周期の半周期以上となる等、パネル間の遅延時間差が余りに大きい場合には、遅延回路の規模が大きくなり過ぎてしまい、パネルへの設置が困難となってしまう。また遅延回路の遅延時間がある程度以上に長くなると、製造時の特性のばらつきによる遅延時間の個体差が無視できなくなってしまい、パネル同士の遅延時間を正確に揃えることができなくなる虞もある。
【００１４】
なお液晶パネルに限らず、プラズマや有機ＥＬ、ＦＥＤ等のような液晶以外の画像表示パネルであっても、単一の制御回路で複数の画像表示パネルを同時駆動する場合には、上記問題は同様に生じ得る。
【００１５】
本発明は、こうした実状に鑑みてなされたものであって、その解決しようとする課題は、複数の画像表示パネルの同時駆動を、簡易な構成で的確に行うことのできる画像表示装置およびその制御回路を提供することにある。
【課題を解決するための手段】
【００１６】
以下、上記課題を解決するための手段、及びその作用効果を記載する。
請求項１に記載の発明は、入力される画像信号から各画素の画像データのサンプリングを行うサンプリング回路を各々備える複数の画像表示パネルと、走査周期毎の前記サンプリングの開始時期を示すスタート信号、および前記サンプリングの実行周期を示すクロック信号を生成して出力するタイミングコントローラとを備える画像表示装置において、前記タイミングコントローラは、前記スタート信号および前記クロック信号を、前記画像表示パネル毎に位相を異ならせて個別に生成して出力することをその要旨とする。
【００１７】
上記構成では、同時駆動される複数の画像表示パネルに対して、それぞれ位相の異なる個別のスタート信号およびクロック信号が、タイミングコントローラから出力される。こうした各画像表示パネル内部での配線負荷によるスタート信号およびクロック信号の遅延時間差に応じてそれら信号の出力時期の位相差を適宜設定すれば、各画像表示パネルのサンプリング回路のそれら信号の入力時期の差を縮小することができる。そのため、たとえ上記遅延時間の差が大きい場合にも、タイミングコントローラの比較的簡易な構成の変更のみで、大規模な遅延回路を設けることなく、各画像表示パネルのサンプリング時期を揃えることができる。
【００１８】
請求項２に記載の発明は、請求項１に記載の画像表示装置において、前記タイミングコントローラは、前記画像表示パネル毎の前記スタート信号およびクロック信号に、前記サンプリングの実行周期の半周期単位で位相差を設定するものであり、前記複数の画像表示パネルの一部には、当該画像表示パネルの前記サンプリング回路に入力される前記スタート信号および前記クロック信号に対して、前記サンプリングの実行周期の半周期以内の遅延処理を行う遅延回路が更に設けられてなることをその要旨とする。
【００１９】
上記構成では、画像表示パネルのスタート信号およびクロック信号の伝送配線に遅延回路を設けるにせよ、遅延回路での信号伝送の遅延時間はサンプリング周期の半周期未満に抑えられるため、その回路規模を比較的小さく抑えることができる。
【００２０】
ちなみに、デジタル方式の映像信号を用いる画像表示装置では、水平クロック信号に対して、その半周期分の位相差をもって、映像信号の画像データが切り換えられるようになっている。そのため、タイミングコントローラでの画像表示パネル毎のスタート信号およびクロック信号の位相差をサンプリング周期の半周期単位で設定することで、そうしたデジタル方式の映像信号の画像データ切り換え周期に応じたサンプリング時期の調整をより容易且つ的確に行うことができる。
【００２１】
請求項３に記載の発明は、画像表示パネルの走査周期毎のサンプリングの開始時期を示すスタート信号、および前記サンプリングの実行周期を示すクロック信号を生成して出力するタイミングコントローラを備える画像表示装置の制御回路において、前記タイミングコントローラは、位相の異なる複数の前記スタート信号および複数の前記クロック信号を生成して出力することをその要旨とする。
【００２２】
上記構成の制御回路では、内蔵されるタイミングコントローラの比較的簡易な変更のみで、画像表示パネルの複数同時駆動を的確に行うことができる。
【発明の効果】
【００２３】
本発明の画像表示装置およびその駆動回路によれば、画像表示パネルの複数同時駆動を、簡易な構成で的確に行うことができるようになる。
【発明を実施するための最良の形態】
【００２４】
（第１実施形態）
以下、本発明を具体化した第１実施形態を、図１〜図３を参照して詳細に説明する。本実施形態では、例えばデジタルビデオカメラやデジタルスチルカメラに適用される、ＥＶＦおよびＬＣＤモニタの２つの液晶パネルを備えた画像表示装置に、本発明を適用した場合を例に説明する。なおここでは、ＥＶＦ用およびＬＣＤモニタ用共に、アクティブマトリクス方式の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いた液晶パネルが採用されている。
【００２５】
図１は、本実施形態に係る画像表示装置の全体構造を示している。同図に示すように、画像表示装置は、上記ＥＶＦ用およびＬＣＤモニタ用の２つの液晶パネル２０，３０と、それら液晶パネル２０，３０を駆動制御する駆動回路である制御回路１０とを備えて構成されている。この画像表示装置では、その１つの制御回路１０にて、ＥＶＦ用の液晶パネル２０とＬＣＤモニタ用の液晶パネル３０とを同時駆動するようにしている。
【００２６】
制御回路１０は、１チップのＩＣとして構成されており、その内部にはタイミングコントローラ１１が形成されている。タイミングコントローラ１１は、入力された映像信号の垂直同期信号および水平同期信号に基づき、各液晶パネル２０，３０に供給される駆動信号を生成する。より詳しくはタイミングコントローラ１１は、水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２を生成して出力する水平駆動信号生成部１２，１３と、垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶを生成して出力する垂直駆動信号生成部１４とを備えている。
【００２７】
この制御回路１０では、そのタイミングコントローラ１１は、垂直駆動信号生成部１４についてはＥＶＦ用の液晶パネル２０およびＬＣＤモニタ用の液晶パネル３０の双方で共通とされている。
【００２８】
これに対して水平駆動信号生成部については、各液晶パネル２０，３０にそれぞれ個別の水平駆動信号生成部１２，１３が設けられている。そしてそれら両水平駆動信号生成部１２，１３は、各液晶パネル２０，３０にそれぞれ対応した水平駆動信号を生成して出力する。すなわちＥＶＦ用の水平駆動信号生成部１２は、ＥＶＦ用の水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１を生成して出力し、ＬＣＤモニタ用の水平駆動信号生成部１３は、ＬＣＤモニタ用の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２を生成して出力する。
【００２９】
ＥＶＦ用の液晶パネル２０およびＬＣＤモニタ用の液晶パネル３０は、基本的な構成は共通とされており、それぞれ画像表示部２１，３１、入力端子２２，３２、垂直走査回路２３，３３および水平走査回路２４，３４を備えて構成されている。
【００３０】
各液晶パネル２０，３０の画像表示部２１，３１にはそれぞれ、複数のゲートラインが垂直方向に併設され、ドレインラインが水平方向に併設されている。またそれら画像表示部２１，３１には、上記ゲートラインとドレインラインの各交点にそれぞれ対応して画素が配列されている。各画素は、画素電極および選択トランジスタを備えて構成されている。選択トランジスタのゲートは上記ゲートラインに、そのドレインは上記ドレインラインにそれぞれ接続され、またそのソースは、画素電極に接続されている。なお本実施形態では、両液晶パネル２０，３０の画像表示部２１，３１の画素数は、同一とされている。
【００３１】
ＥＶＦ用の液晶パネル２０の入力端子２２およびＬＣＤモニタ用の液晶パネル３０の入力端子３２には、映像信号、垂直駆動信号生成部１４の垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶが共通して入力されるようになっている。これに加えてＥＶＦ用の液晶パネル２０の入力端子２２には、上記ＥＶＦ用の水平駆動信号生成部１２により生成されたＥＶＦ用の水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１が更に入力されるようになっている。またＬＣＤモニタ用の液晶パネル３０の入力端子３２には、上記ＬＣＤモニタ用の水平駆動信号生成部１３により生成されたＬＣＤモニタ用の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２が更に入力されるようになっている。
【００３２】
各液晶パネル２０，３０の垂直走査回路２３，３３は、垂直シフトレジスタと、上記画像表示部２１，３１の垂直信号毎に設けられた複数のスイッチング回路とを、それぞれ備えて構成されている。各ゲートラインのスイッチング回路は、垂直シフトレジスタからの駆動信号に応じて閉駆動されることで、対応するゲートラインに駆動電圧を印加するよう構成されている。これら両液晶パネル２０，３０の垂直走査回路２３，３３には、各々の入力端子２２，３２を通じて、上記垂直駆動信号生成部１４の生成する垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶがそれぞれ入力される。
【００３３】
一方、各液晶パネル２０，３０の水平走査回路２４，３４は、水平シフトレジスタと、上記画像表示部２１，３１のドレインライン毎に設けられた複数のサンプルホールド回路とを、それぞれ備えて構成されている。これら水平走査回路２４，３４は、入力された映像信号から各画素に表示する画像データをサンプリングするサンプリング回路としての機能をそれぞれ有して構成されている。
【００３４】
ＥＶＦ用の液晶パネル２０の水平走査回路２４には、上記入力端子２２を通じて、映像信号と、上記ＥＶＦ用の水平駆動信号生成部１２の生成するＥＶＦ用の水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１とが入力される。またＬＣＤモニタ用の液晶パネル３０の水平走査回路３４には、上記入力端子３２を通じて、映像信号と、上記ＬＣＤモニタ用の水平駆動信号生成部１３の生成するＬＣＤモニタ用の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２が入力される。
【００３５】
次に、以上のように構成された本実施形態の画像表示装置の基本的な動作態様を説明する。
各液晶パネル２０，３０の垂直走査回路２３，３３の垂直シフトレジスタは共に、上記タイミングコントローラ１１の垂直駆動信号生成部１４の生成する垂直スタート信号ＳＴＶの入力に応じ、各液晶パネル２０，３０の画像表示部２１，３１の最上段のゲートラインに対応するスイッチング回路に駆動信号をそれぞれ出力する。またそれら両垂直シフトレジスタは、同じく垂直駆動信号生成部１４の生成する垂直クロック信号ＣＫＶのクロックの立ち上げ／立ち下げに同期して、画像表示部２１，３１の最上段のゲートラインから最下段のゲートラインに向けて、駆動信号を出力するスイッチング回路を順次移行する。駆動信号の入力されたスイッチング回路は、対応するゲートラインに駆動電圧を印加する。こうした垂直走査動作は、いずれの液晶パネル２０，３０においても、同様に行われることになる。
【００３６】
これに対してＥＶＦ用の液晶パネル２０の水平走査回路２４の水平シフトレジスタは、上記タイミングコントローラ１１のＥＶＦ用の水平駆動信号生成部１２の生成する水平スタート信号ＳＴＨ１の入力に応じ、同液晶パネル２０の画像表示部２１の最左列のドレインラインに対応するサンプルホールド回路に駆動信号を出力する。また水平走査回路２４の水平シフトレジスタは、同じくＥＶＦ用の水平駆動信号生成部１２の生成する水平クロック信号ＣＫＨ１のクロックの立ち上げ／立ち下げに同期して、画像表示部２１の最左列のドレインラインから最右列のドレインラインに向けて、駆動信号を出力するサンプルホールド回路を順次移行する。水平シフトレジスタから駆動信号の入力されたサンプルホールド回路は、映像信号から画素に表示する画像データをサンプリングするとともに、適宜な期間、その画像データを保持する。このサンプルホールド回路に保持された画像データは、適宜なタイミングで対応するドレインラインに供給される。
【００３７】
一方、ＬＣＤモニタ用の液晶パネル３０の水平走査回路３４は、基本的には上記ＥＶＦ用の液晶パネル２０の水平走査回路２４と同様に作動する。ただしＬＣＤモニタ用の液晶パネル３０の水平走査回路３４では、タイミングコントローラ１１のＬＣＤモニタ用の水平駆動信号生成部１３の生成する水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２に基づいて作動されるようになっている。
【００３８】
このように本実施形態では、ＥＶＦ用の液晶パネル２０の水平走査動作は、ＥＶＦ用の水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１に基づいて行われ、ＬＣＤモニタ用の液晶パネル３０の水平走査動作は、ＬＣＤモニタ用の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２に基づいて行われる。本実施形態では、そうしたＥＶＦ用の水平スタート信号ＳＴＨ１の出力時期とＬＣＤモニタ用の水平スタート信号ＳＴＨ２の出力時期との間、ＥＶＦ用の水平クロック信号ＣＫＨ１の出力時期とＬＣＤモニタ用の水平クロック信号ＣＫＨ２の出力時期との間に、それぞれ位相差が設定されている。
【００３９】
続いて、そうした本実施形態での水平駆動信号の液晶パネル２０，３０毎の位相差の設定態様について、図２を併せ参照して説明する。図２には、タイミングコントローラ１１から各液晶パネル２０，３０の水平走査回路２４，３４までの水平駆動信号の伝送配線における信号の伝送態様の一例が示されている。
【００４０】
同図の例では、タイミングコントローラ１１のＥＶＦ用およびＬＣＤモニタ用の各水平駆動信号生成部１２，１３において、時刻ｔ０に論理レベルの信号ハイ（ＨＩ）に立ち上げられ、時刻ｔ３に論理レベルの信号ロー（ＬＯ）に立ち下げられるパルス状の信号がそれぞれ同時に出力されている。各水平駆動信号生成部１２，１３から出力された上記信号は、各々の入力端子２２，３２から各液晶パネル２０，３０に入力され、各液晶パネル２０，３０内部の信号伝送配線を通じて各々の水平走査回路２４，３４に入力される。
【００４１】
このときの信号伝送には、各液晶パネル２０，３０内部の配線負荷による遅延が生じる。ここでは、上記出力信号の立ち上げられた時刻ｔ０から一定の遅延時間Ｔｄ１が経過した時刻ｔ１にＥＶＦ用の液晶パネル２０の水平走査回路２４における入力信号がその論理閾値を超え、同じく時刻ｔ０から遅延時間Ｔｄ２が経過した時刻ｔ２にＬＣＤモニタ用の液晶パネル３０の水平走査回路３４における入力信号がその論理閾値を超えている。このとき、パネルサイズがより大きく、故に内部の信号伝送配線のより長いＬＣＤモニタ用の液晶パネル３０での遅延時間Ｔｄ２は、ＥＶＦ用の液晶パネル２０での遅延時間Ｔｄ１よりも長くなる（Ｔｄ２＞Ｔｄ１）。したがって、制御回路１０において信号を同時に出力しても、各液晶パネル２０，３０の水平走査回路２４，３４では、そうした遅延時間の差ΔＴｄ（＝Ｔｄ２−Ｔｄ１）分の時間差をおいて、その信号が入力されることになる。
【００４２】
本実施形態では、上記ＥＶＦ用およびＬＣＤモニタ用の水平駆動信号生成部１２，１３は、各液晶パネル２０，３０の水平走査回路２４，３４での信号の入力時期が揃うように、上記遅延時間差ΔＴｄ分の位相差を設けて、各水平駆動信号を出力するようにしている。具体的には、ＥＶＦ用の水平駆動信号生成部１３は、ＬＣＤモニタ用の水平駆動信号生成部１３による水平スタート信号ＳＴＨ２の出力後、上記遅延時間差ΔＴｄ分の時間が経過した後に水平スタート信号ＳＴＨ１を出力する。またＥＶＦ用の水平駆動信号生成部１３は、ＬＣＤモニタ用の水平駆動信号生成部１３の出力する水平クロック信号ＣＫＨ２に対して、やはり上記遅延時間差ΔＴｄ分遅れて水平クロック信号ＣＫＨ１を出力する。
【００４３】
ちなみに垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶについても、各液晶パネル２０，３０の垂直走査回路２３，３３への入力には、同様の遅延時間差ΔＴｄが生じることになる。ただし、垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶは、出力周期が十分に長く、そうした遅延時間差ΔＴｄが垂直走査動作に影響を与えることはない。そのため、本画像表示装置では、垂直スタート信号ＳＴＶおよび垂直クロック信号ＣＫＶについては両液晶パネル２０，３０に同時供給するようにしている。
【００４４】
図３は、そうした本実施形態の画像表示装置の動作態様の一例を示している。
同図に示されるように、本実施形態では、タイミングコントローラ１１のＥＶＦ用の水平駆動信号生成部１２からの水平スタート信号ＳＴＨ１の出力は、水平駆動信号生成部１３によるＬＣＤモニタ用の液晶パネル３０に対する水平スタート信号ＳＴＨ２の出力後、上記遅延時間差ΔＴｄ分の時間が経過してから行われる。ここでＥＶＦ用の水平スタート信号ＳＴＨ１の水平走査回路２４への入力には、遅延時間Ｔｄ１分の遅れが生じ、ＬＣＤモニタ用の水平スタート信号ＳＴＨ２の水平走査回路３４への入力には、遅延時間Ｔｄ２分の遅れが生じる。
【００４５】
ただし本画像表示装置では、そうした遅延時間差ΔＴｄ（＝Ｔｄ２−Ｔｄ１）分、水平スタート信号ＳＴＨ２の出力時期は、水平スタート信号ＳＴＨ１の出力時期よりも早められている。そのため、ＥＶＦ用の液晶パネル２０における水平走査回路２４への水平スタート信号ＳＴＨ１の入力時期と、ＬＣＤモニタ用の液晶パネル３０における水平走査回路３４への水平スタート信号ＳＴＨ２の入力時期とが同時になされるようになる。その結果、両液晶パネル２０，３０での水平走査動作は同時に開始されるようになる。
【００４６】
また同図に示されるようにＥＶＦ用の水平クロック信号ＣＫＨ１は、ＬＣＤモニタ用の水平クロック信号ＣＫＨ２に対して、上記遅延時間差ΔＴｄの時間分、クロックの立ち上げ／立ち下げの時期が遅れるように出力されている。そのため、パネル内部の配線負荷による遅延時間差ΔＴｄに拘わらず、水平駆動信号生成部１２入力時の水平クロック信号ＣＫＨ１のクロック、および水平駆動信号生成部１３入力時の水平クロック信号ＣＫＨ２のクロックは同期することになる。その結果、各水平クロック信号ＣＫＨ１，ＣＫＨ２のクロックに同期して実施される、各液晶パネル２０，３０での映像信号からの画像データのサンプリング時期は、一致されることになる。
【００４７】
例えば同図の例では、各液晶パネル２０，３０の画像表示部２１，３１の最左列のドレインラインに供給される画像データのサンプリングは、水平スタート信号ＳＴＨ１，ＳＴＨ２の入力後における各水平クロック信号ＣＫＨ１，ＣＫＨ２の最初のクロック（１）に応じて行われるようになっている。本画像表示装置では、両液晶パネル２０，３０での水平走査回路２４，３４入力時における、上記最初のクロック（１）の時期が同時となるため、そのサンプリングも両液晶パネル２０，３０で同時に行われることになる。更にその後の各水平クロック信号ＣＫＨ１，ＣＫＨ２の２回目以降のクロックに応じた、第２列以降の各ドレインラインに対する画像データのサンプリング時期も、両液晶パネル２０，３０で同時となる。
【００４８】
以上説明した本実施形態によれば、次の効果を奏することができる。
・本実施形態では、タイミングコントローラ１１が各液晶パネル２０，３０に対して、水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２を、位相を異ならせて個別に生成して出力するようにしている。そしてそれら信号の出力時期の位相差により、パネル内部での配線負荷による信号の遅延時間の異なる両液晶パネル２０，３０における水平走査回路２４，３４でのそれら水平駆動信号の入力時期を揃えている。そのため、たとえ各液晶パネル２０，３０の信号入力の遅延時間差が大きい場合にも、大規模な遅延回路を設けずとも、画像データのサンプリング時期を揃えることができ、２つの液晶パネル２０，３０の同時駆動を、簡易な構成で的確に行うことができるようになる。
【００４９】
（第２実施形態）
続いて本発明を具体化した第２実施形態を、第１実施形態との相違点を中心に、図４〜図６を併せ参照して詳細に説明する。本実施形態では、第１実施形態と同様の各水平駆動信号の出力時期に対する画像表示パネル毎の位相差の設定に加え、画像表示パネル内の信号伝送配線に対する遅延回路の設置を通じて、各画像表示パネルの画像データのサンプリング時期を揃えるようにしている。
【００５０】
図４に示すように、本実施形態の画像表示装置においても、制御回路１０のタイミングコントローラ１１は、ＥＶＦ用およびＬＣＤモニタ用の２つの水平駆動信号生成部１２，１３を備えて構成されており、各液晶パネル２０，３０に対して個別の水平駆動信号が供給されるようになっている。
【００５１】
同図には、各液晶パネル２０，３０内部の水平駆動信号の伝送に係る回路構成が併せ示されている。なお同図では、水平スタート信号ＳＴＨ１，ＳＴＨ２の伝送回路構成と水平クロック信号ＣＫＨ１，ＣＫＨ２の伝送配線とが共通に示されているが、実際には、各液晶パネル２０，３０の内部には、水平スタート信号ＳＴＨ１，ＳＴＨ２と水平クロック信号ＣＫＨ１，ＣＫＨ２とのそれぞれに対し、個別の伝送配線が設置されている。
【００５２】
同図に示すように、ＬＣＤモニタ用の液晶パネル３０の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２の伝送配線には、その入力端子３２（図１参照）側から順に、レベルシフタ（ＬＳ）３５およびバッファ３６を介して、水平走査回路３４（図１参照）の水平シフトレジスタ（ＨＳＲ）３７に接続されている。レベルシフタ３５は、垂直駆動信号を伝送される信号レベルの増幅を行い、バッファ３６は、そうした信号の波形整形を行っている。
【００５３】
一方、ＥＶＦ用の液晶パネル２０の水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１の伝送配線も、同様にレベルシフタ２５およびバッファ２６を介して、水平走査回路２４（図１参照）の水平シフトレジスタ２７に接続されている。ただしＥＶＦ用の液晶パネル２０の上記信号の伝送配線には、そのレベルシフタ２５とバッファ２６との間に、上記水平駆動信号の伝送を遅延させる遅延回路２８が更に介設されている。
【００５４】
続いて、そうした本実施形態での水平駆動信号の液晶パネル２０，３０毎の位相差、および上記遅延回路２８の水平駆動信号の遅延量の設定態様について、図５を併せ参照して説明する。
【００５５】
図５には、タイミングコントローラ１１の各水平駆動信号生成部１２，１３から同時に同波形の信号を出力したときの信号伝送態様の一例が示されている。上述したようにタイミングコントローラ１１から各液晶パネル２０，３０の水平走査回路２４，３４への信号の伝送には、各液晶パネル２０，３０内部の配線負荷に応じた遅れが生じる。そしてそうした各水平走査回路２４，３４の信号入力の遅延時間は、各液晶パネル２０，３０内部の配線負荷の大きさに応じた差が生じることになる。より詳しくは、パネルサイズがより大きく、内部の信号伝送配線のより長いＬＣＤモニタ用の液晶パネル３０における上記遅延時間は、ＥＶＦ用の液晶パネル２０よりも長くなる。本実施形態では、そうした両液晶パネル２０，３０の遅延時間差は、水平クロック信号ＣＫＨ１，ＳＴＨ２のクロック周期、すなわち水平走査回路２４，３４での画像データのサンプリング周期（１Ｈ）の半周期（０．５Ｈ）に半周期未満の時間α（０＜α＜０．５Ｈ）を加えた時間となっている。
【００５６】
本実施形態では、ＥＶＦ用の水平駆動信号生成部１２は、水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１を、ＬＣＤモニタ用の水平駆動信号生成部１３の水平スタート信号ＳＴＨ２および水平クロック信号ＣＫＨ２の出力時期に対して、それぞれ上記サンプリング周期の半周期（０．５Ｈ）だけ遅らせて出力するようにしている。そしてＥＶＦ用の液晶パネル２０に設置される上記遅延回路２８は、上記遅延時間差（０．５Ｈ＋α）とその出力時期差（０．５Ｈ）との差分に相当する時間αだけ、水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１の伝送時間を遅延させるように構成されている。
【００５７】
こうした本実施形態では、図６に示すように、タイミングコントローラ（Ｔ／Ｃ）１１においてＥＶＦ用の水平クロック信号ＣＫＨ１は、ＬＣＤモニタ用の水平クロック信号ＣＫＨ２に対して上記サンプリング周期の半周期（０．５Ｈ）分だけ位相を遅らせて出力される。これに加え、ＥＶＦ用の水平クロック信号ＣＫＨ１は、ＥＶＦ用の液晶パネル２０の信号伝送配線に設置された上記遅延回路２８により、水平走査回路２４に入力されるまでに更に時間α分、遅延されることになる。
【００５８】
なおＥＶＦ用の水平スタート信号ＳＴＨ１についても、ＬＣＤモニタ用の水平スタート信号ＳＴＨ２の出力時期から水平走査回路２４に入力されるまでに、タイミングコントローラ１１からの出力時期差により上記クロック周期の半周期（０．５Ｈ）分が、更に上記遅延回路２８によって上記時間α分がそれぞれ遅延される。そのため、本実施形態においても、各液晶パネル２０，３０の水平走査回路２４，３４への水平スタート信号ＳＴＨ１，ＳＴＨ２および水平クロック信号ＣＫＨ１，ＣＫＨ２の入力時期はそれぞれ同時とされるようになる。
【００５９】
以上説明した本実施形態においても、パネル内部での配線負荷による信号の遅延時間の異なる両液晶パネル２０，３０における水平走査回路２４，３４での各水平駆動信号の入力時期を同時とし、画像データのサンプリング時期を揃えることができる。このとき、ＥＶＦ用の液晶パネルの水平スタート信号ＳＴＨ１および水平クロック信号ＣＫＨ１の伝送配線に遅延回路２８をそれぞれ設けるにせよ、それら遅延回路２８での信号伝送の遅延時間は、サンプリング周期の半周期未満とすることができるため、その回路規模を比較的小さく抑えることができる。
【００６０】
ちなみに、デジタル方式の映像信号を用いる画像表示装置では、水平クロック信号ＣＫＨ１，ＣＫＨ２に対して、その半周期分の位相差をもって、映像信号の画像データが切り換えられるようになっている。そのため、本実施形態のように、タイミングコントローラ１１での各液晶パネル２０，３０毎の各水平駆動信号の出力時期の位相差を、サンプリング周期の半周期単位で行えば、そうしたデジタル方式の映像信号の画像データ切り換え周期に応じたサンプリング時期の調整をより容易且つ的確に行うことができる。
【００６１】
なお本実施形態と同様の作用効果は、以下のような液晶パネル２０，３０毎の水平駆動信号の位相差および遅延回路での信号伝送の遅延時間の設定を通じても、同様に奏することができる。すなわち、まずＥＶＦ用の水平駆動信号を、ＬＣＤモニタ用の水平駆動信号に対してサンプリング周期の１周期分遅らせて出力されるように、各水平駆動信号生成部１２，１３の水平駆動信号の出力時期の位相差を設定する。この場合、そのままではＥＶＦ用の水平駆動信号の入力時期は、ＬＣＤモニタ用の水平駆動信号の入力時期に対して遅れてしまう。そのため、この場合には、ＬＣＤモニタ用の液晶パネル３０における水平駆動信号の伝送配線に、サンプリング周期の１周期（１Ｈ）分と上記両液晶パネル２０，３０の遅延時間差ΔＴｄとの差分の時間（１Ｈ−ΔＴｄ）、信号伝送を遅延させる遅延回路を設置することになる。
【００６２】
また本実施形態では、両液晶パネル２０，３０の遅延時間差が、サンプリング周期の半周期以上、１周期未満となっているため、液晶パネル２０，３０間の水平駆動信号の出力時期の位相差を上記設定としたが、上記遅延時間差に応じてサンプリング周期の半周期単位で上記位相差を設定すれば、同様の作用効果を奏することができる。例えば遅延時間差がサンプリング周期の１周期以上、１周期半未満の場合には、液晶パネル２０，３０間の水平駆動信号の出力時期の位相差をサンプリング周期の１周期分とし、その遅延時間差とサンプリング周期の１回分の時間との差に応じた時間を、遅延回路２８で遅延させるようにすれば良い。
【００６３】
以上説明した各実施形態は、以下のように変更して実施することもできる。
・パネル内部の配線負荷による各画像表示パネルの信号伝送の遅延時間差がある程度を超えて大きい場合には、垂直走査回路の垂直走査動作のパネル毎のばらつきを生じさせ、それが水平走査回路での画像データのサンプリング時期に好ましくない影響を与える虞がある。そうした場合には、垂直スタート信号および垂直クロック信号についても、画像表示パネル毎に位相の異ならされた個別の信号を生成することで、同時駆動される画像表示パネル間の垂直スタート信号および垂直クロック信号の遅延時間差を縮小することができる。
【００６４】
・液晶パネルとしては、上記ＴＦＴを用いた液晶パネル以外にも、例えばＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）を用いた液晶パネルやＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型、ＤＳＴＮ（Ｄｕａｌ−ｓｃａｎ  Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型の液晶パネルなどがある。また液晶パネル以外の画像表示パネルとしては、プラズマディスプレイや有機発光体（有機ＥＬ：Ｅｌｅｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ、電界放出ディスプレイ（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）などがある。こうした上記ＴＦＴを用いた液晶パネル以外の画像表示パネルの複数同時駆動を行う画像表示装置やその駆動回路としても、本発明を具現とするができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態に係る画像表示装置の全体構造を示す略図。
【図２】同画像表示装置における水平駆動信号の伝送態様の一例を示すタイミングチャート。
【図３】同画像表示装置の動作態様を示すタイミングチャート。
【図４】本発明の第２実施形態に係る画像表示装置についてその水平駆動信号の伝送に係る構成を示す略図。
【図５】同画像表示装置における水平駆動信号の伝送態様の一例を示すタイミングチャート。
【図６】同画像表示装置の動作態様を示すタイミングチャート。
【図７】従来の画像表示装置の全体構造を示す略図。
【図８】従来の画像表示装置の制御回路で液晶パネルの複数同時駆動を行ったときの動作態様を示すタイミングチャート。
【符号の説明】
【００６６】
１０…制御回路、１１…タイミングコントローラ、１２…ＥＶＦ用水平駆動信号生成部、１３…モニタ用水平駆動信号生成部、１４…垂直駆動信号生成部、２０…ＥＶＦパネル（２１…画像表示部、２２…入力端子、２３…垂直走査回路、２４…水平走査回路（サンプリング回路）、２５…レベルシフタ、２６…バッファ、２７…水平シフトレジスタ、２８…遅延回路）、３０…モニタパネル（３１…画像表示部、３２…入力端子、３３…垂直走査回路、３４…水平走査回路（サンプリング回路）、３５…レベルシフタ、３６…バッファ、３７…水平シフトレジスタ）。
【図１】
2006154225.tif 000003
【図２】
2006154225.tif 000004
【図３】
2006154225.tif 000005
【図４】
2006154225.tif 000006
【図５】
2006154225.tif 000007
【図６】
2006154225.tif 000008
【図７】
2006154225.tif 000009
【図８】
2006154225.tif 000010