(57)【要約】【課題】  各受光部の光感応領域の面積を大きくしても残像現象の発生を抑制することができる固体撮像素子を提供する。【解決手段】  受光部は、ｐ型の第１半導体領域１１上であって所定領域Ａ１を囲む領域に形成されたｎ−型の第２半導体領域１２と、第２半導体領域１２およびその周囲の上に所定領域に対して間隔を置いて形成されたｐ＋型の第３半導体領域１３と、所定領域内に第２半導体領域１２に対して間隔を置いて形成されたｎ＋型の第４半導体領域１４と、第１半導体領域１１上であって第２半導体領域１２と第４半導体領域１４との間に設けられたゲート電極１６と、を備える。第１半導体領域１１，第２半導体領域１２および第３半導体領域１３は、埋込型フォトダイオードを構成している。第１半導体領域１１，第２半導体領域１２，第４半導体領域１４およびゲート電極１６は、電界効果型トランジスタを構成している。【選択図】  図４
2006041189.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の受光部が形成された固体撮像素子であって、
前記複数の受光部それぞれが、
前記半導体基板上に形成された第１導電型の第１半導体領域と、
前記第１半導体領域上であって所定領域を囲む領域に形成された第２導電型の第２半導体領域と、
前記第２半導体領域上に前記所定領域に対して間隔を置いて形成された第１導電型の第３半導体領域と、
前記所定領域内に前記第２半導体領域に対して間隔を置いて形成された第２導電型の第４半導体領域と、
前記第１半導体領域上であって前記第２半導体領域と前記第４半導体領域との間に設けられたゲート電極と、
を備え、
前記第１半導体領域，前記第２半導体領域および前記第３半導体領域が埋込型フォトダイオードを構成し、
前記第１半導体領域，前記第２半導体領域，前記第４半導体領域および前記ゲート電極がトランジスタを構成している、
ことを特徴とする固体撮像素子。
【請求項２】
前記第４半導体領域の周囲の全周に亘って連続して前記ゲート電極が設けられており、
前記所定領域の周囲の全周に亘って連続して前記第２半導体領域および前記第３半導体領域が形成されている、
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記第４半導体領域の周囲の一部領域を除いた領域に前記ゲート電極が設けられており、
前記第４半導体領域または前記ゲート電極と接続される配線または回路が前記一部領域に形成されている、
ことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記所定領域の周囲の一部領域を除いた領域に前記第２半導体領域および前記第３半導体領域が形成されており、
前記第４半導体領域または前記ゲート電極と接続される配線または回路が前記一部領域に形成されている、
ことを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記第３半導体領域が前記第２半導体領域の周囲の上にも形成されていることを特徴とする請求項１記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の受光部が形成された固体撮像素子に関するものである。
【背景技術】
【０００２】
半導体基板上に複数のフォトダイオードが形成された固体撮像素子は、各フォトダイオードに入射した光の強度に応じた量の電荷を該フォトダイオードのｐｎ接合部で発生し、その電荷を出力することができる。そして、固体撮像素子の各フォトダイオードから出力された電荷の量に基づいて固体撮像素子に入射した光の強度分布が得られる。また、このフォトダイオードとしては、単純なｐｎ接合を有するフォトダイオードが用いられる他、いわゆる埋込型フォトダイオードも用いられる（特許文献１参照）。
【０００３】
図６に断面が示されるように、従来の埋込型フォトダイオードは、半導体基板１００上にｐ型の第１半導体領域１０１が形成され、この第１半導体領域１０１上にｎ−型の第２半導体領域１０２が形成され、この第２半導体領域１０２およびその周囲の上にｐ＋型の第３半導体領域１０３が形成され、第１半導体領域１０１と第２半導体領域１０２とによりｐｎ接合が形成され、第２半導体領域１０２と第３半導体領域１０３とによりｐｎ接合が形成されている。このような埋込型のフォトダイオードは、第２半導体領域１０２を完全に空乏化させることができて、ｐｎ接合部で発生した電荷を完全に読み出すことができ、リーク電流の発生が抑制され、光検出のＳ／Ｎ比が優れている。
【０００４】
また、第１半導体領域１０１上であって第２半導体領域１０２の近くにｎ＋型の第４半導体領域１０４が形成され、第１半導体領域１０１上であって第２半導体領域１０２と第４半導体領域１０４との間に絶縁膜１０５を介してゲート電極１０６が設けられる。これら第１半導体領域１０１，第２半導体領域１０２，第４半導体領域１０４およびゲート電極１０６は、電界効果型トランジスタを構成している。このトランジスタは、ゲート電極１０６に所定電圧が印加されることにより、埋込型のフォトダイオードで発生した電荷を、第４半導体領域１０４（さらに、これに接続された回路）へ転送することができる。
【特許文献１】特願平１１−２７４４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記の埋込型フォトダイオードは、光入射に伴い電荷を発生する光感応領域の面積（すなわち、第２半導体領域１０２の面積）を大きくすることにより、光検出の感度を大きくすることができる。しかし、第２半導体領域１０２の面積を大きくすると、発生した電荷の読み出しが不完全となって残像現象が生じ易くなることから、光検出の感度の向上にも限界がある。この残像現象について以下に説明する。
【０００６】
埋込型フォトダイオードでは、発生した電荷を完全に読み出す為に、ｎ型の第２半導体領域１０２が完全に空乏化するよう、第２半導体領域１０２の不純物濃度は低いものとされている。しかし、第２半導体領域１０２の表面が空乏化することにより、基板表面に存在する対生成中心により生じる電荷のための暗電流（光電変換によらない雑音成分）が多くなり、固体撮像素子のＳ／Ｎ比が低下するという欠点がある。この暗電流を低減するには、ｎ型の第２半導体領域１０２の表面に浅い高濃度のｐ層を形成し、このｐ層の電位を基準電位に固定して、第２半導体領域１０２を完全空乏化させた場合にも基板表面（すなわち、表面のｐ層）が空乏化しないようにすることも考えられる。
【０００７】
ここで、ｎ型の第２半導体領域１０２は、不純物濃度が低いので、非常に高抵抗である。光感応領域の面積が小さければ、ゲート電極１０６から光感応領域のエッジ（ゲート電極１０６から遠い側のエッジ）までの距離が短いので、ゲート電極１０６からの読出しクロックが光感応領域のエッジまで十分に行き渡り、通常の低電圧読み出しが可能である。しかしながら、光感応領域の面積が大きくなると、ゲート電極１０６から光感応領域のエッジまでの距離が長くなるので、ゲートパルスが光感応領域のエッジまで十分に行き渡らず、電荷の読み残し（すなわち、残像現象）が発生してしまう。
【０００８】
本発明は、上記問題点を解消する為になされたものであり、各受光部の光感応領域の面積を大きくしても残像現象の発生を抑制することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る固体撮像素子は、半導体基板上に複数の受光部が形成された固体撮像素子であって、複数の受光部それぞれが、(1) 半導体基板上に形成された第１導電型の第１半導体領域と、(2) 第１半導体領域上であって所定領域を囲む領域に形成された第２導電型の第２半導体領域と、(3) 第２半導体領域上に上記所定領域に対して間隔を置いて形成された第１導電型の第３半導体領域と、(4) 上記所定領域内に第２半導体領域に対して間隔を置いて形成された第２導電型の第４半導体領域と、(5) 第１半導体領域上であって第２半導体領域と第４半導体領域との間に設けられたゲート電極と、を備えることを特徴とする。そして、第１半導体領域，第２半導体領域および第３半導体領域が埋込型フォトダイオードを構成し、第１半導体領域，第２半導体領域，第４半導体領域およびゲート電極がトランジスタを構成していることを特徴とする。なお、第１導電型および第２導電型のうち、一方はｐ型であり、他方はｎ型である。
【００１０】
この固体撮像素子における各受光部では、第１半導体領域上において、所定領域を囲む領域に第２半導体領域が形成され、この第２半導体領域上に上記所定領域に対して間隔を置いて第３半導体領域が形成されている。そして、これら第１導電型の第１半導体領域，第２導電型の第２半導体領域および第１導電型の第３半導体領域は、埋込型フォトダイオードを構成している。
【００１１】
また、第１導電型の第１半導体領域上において、上記所定領域内に第２半導体領域に対して間隔を置いて第４半導体領域が形成され、第２半導体領域と第４半導体領域との間にゲート電極が設けられている。そして、これら第１導電型の第１半導体領域，第２導電型の第２半導体領域，第２導電型の第４半導体領域およびゲート電極は、電界効果型トランジスタを構成している。すなわち、第２半導体領域および第４半導体領域は、トランジスタのソース端子，ドレイン端子に相当する。
【００１２】
このように構成される本発明に係る固体撮像素子では、複数の受光部それぞれにおいてゲート電極を取り囲むように埋込型フォトダイオードが形成されている。したがって、光検出の感度を大きくするために光感応領域の面積（すなわち、第２半導体領域の面積）を大きくしても、また、第２半導体領域が非常に高抵抗であっても、ゲート電極から光感応領域のエッジまでの距離が短いので、ゲート電極からの読出しクロックが光感応領域のエッジまで十分に行き渡り、通常の低電圧読み出しが可能であり、残像現象の発生が抑制される。
【００１３】
本発明に係る固体撮像素子は、第４半導体領域の周囲の全周に亘って連続してゲート電極が設けられており、上記所定領域の周囲の全周に亘って連続して第２半導体領域および第３半導体領域が形成されているのが好適である。この場合には、光感応領域が大きく、光検出の感度が大きい。
【００１４】
本発明に係る固体撮像素子は、第４半導体領域の周囲の一部領域を除いた領域にゲート電極が設けられており、第４半導体領域またはゲート電極と接続される配線または回路が上記一部領域に形成されているのが好適である。また、上記所定領域の周囲の一部領域を除いた領域に第２半導体領域および第３半導体領域が形成されており、第４半導体領域またはゲート電極と接続される配線または回路が上記一部領域に形成されているのが好適である。これらの場合には、光感応領域の上に配線が存在しないようにすることができ、ゲート電極と配線とが重ならないようにすることができ、また、上記トランジスタと他の回路との間の配線の長さを短くすることができるので、光検出の際のノイズが低減され得る。
【００１５】
また、本発明に係る固体撮像素子では、第３半導体領域は第２半導体領域の周囲（すなわち、第１半導体領域の一部）の上にも形成されているのが好適である。この場合には、暗電流を低減する上で好ましい。
【発明の効果】
【００１６】
本発明に係る固体撮像素子は、各受光部の光感応領域の面積を大きくしても、残像現象の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面上の寸法比率は便宜上のものにすぎない。
【００１８】
図１は、本実施形態に係る固体撮像素子１の構成図である。この図に示されるように、固体撮像素子１は、半導体基板上にＭ×Ｎ個の受光部Ｐ１,１〜ＰＭ,Ｎが形成されたものである。受光部Ｐ１,１〜ＰＭ,Ｎは、互いに同等の構成を有していて、Ｍ行Ｎ列に配列されている。受光部Ｐｍ,ｎは第ｍ行第ｎ列に位置する。ここで、Ｍ，Ｎそれぞれは２以上の整数であり、ｍは１以上Ｍ以下の任意の整数であり、ｎは１以上Ｎ以下の任意の整数である。なお、各受光部Ｐｍ,ｎの動作を制御するための制御信号を伝送する配線、その制御信号を発生する制御回路、各受光部Ｐｍ,ｎから出力される出力信号を伝送する配線、および、その出力信号を処理する信号処理回路については、図示が省略されている。
【００１９】
図２は、各受光部Ｐｍ,ｎの回路図である。この図に示される受光部Ｐｍ,ｎは、アクティブピクセル方式のものであって、入射光強度に応じた量の電荷を発生するフォトダイオードＰＤ、ゲート端子に入力している電荷の量に応じた電圧値を出力する増幅用トランジスタＴ１、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ１のゲート端子へ転送する為の転送用トランジスタＴ２、増幅用トランジスタＴ１のゲート端子の電荷を放電する為の放電用トランジスタＴ３、および、増幅用トランジスタＴ１から出力される電圧値を外部の配線Ｌｎへ出力する為の選択用トランジスタＴ４を含む。
【００２０】
フォトダイオードＰＤは、そのアノード端子が接地電位とされている。増幅用トランジスタＴ１は、そのドレイン端子がバイアス電位とされている。転送用トランジスタＴ２は、そのドレイン端子が増幅用トランジスタＴ１のゲート端子に接続され、そのソース端子がフォトダイオードＰＤのカソード端子に接続されている。放電用トランジスタＴ３は、そのソース端子が増幅用トランジスタＴ１のゲート端子に接続され、そのドレイン端子がバイアス電位とされている。選択用トランジスタＴ４は、そのソース端子が増幅用トランジスタＴ１のソース端子と接続され、そのドレイン端子が配線Ｌｎと接続されている。また、この配線Ｌｎには定電流源が接続される。増幅用トランジスタＴ１および選択用トランジスタＴ４は、ソースフォロワ回路を構成している。
【００２１】
転送用トランジスタＴ２は、そのゲート端子に転送制御信号Ｓtransを入力し、その転送制御信号Ｓtransがハイレベルであるときに、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ１のゲート端子へ転送する。放電用トランジスタＴ３は、そのゲート端子に放電制御信号Ｓresetを入力し、その放電制御信号Ｓresetがハイレベルであるときに、増幅用トランジスタＴ１のゲート端子の電荷を放電する。選択用トランジスタＴ４は、そのゲート端子に第ｍ行選択制御信号Ｓselect,ｍを入力し、その第ｍ行選択制御信号Ｓselect,ｍがハイレベルであるときに、増幅用トランジスタＴ１から出力される電圧値を外部の配線Ｌｎへ出力する。
【００２２】
このように構成される各画素部Ｐｍ,ｎは、転送制御信号Ｓtransがローレベルであって放電制御信号Ｓresetがハイレベルとなることで、増幅用トランジスタＴ１のゲート端子の電荷が放電され、第ｍ行選択制御信号Ｓselect,ｍがハイレベルであれば、その初期化状態にある増幅用トランジスタＴ１から出力される電圧値（暗信号成分）が選択用トランジスタＴ４を経て配線Ｌｎに出力される。一方、放電制御信号Ｓresetがローレベルであって、転送制御信号Ｓtransおよび第ｍ行選択制御信号Ｓselect,ｍそれぞれがハイレベルであれば、フォトダイオードＰＤで発生した電荷は増幅用トランジスタＴ１のゲート端子に入力して、その電荷の量に応じて増幅用トランジスタＴ１から出力される電圧値（明信号成分）が選択用トランジスタＴ４を経て配線Ｌｎに出力される。
【００２３】
なお、転送制御信号Ｓtrans，放電制御信号Ｓresetおよび第ｍ行選択制御信号Ｓselect,ｍそれぞれは、不図示の制御回路から出力され配線を経て画素部Ｐｍ,ｎに入力する。また、各画素部Ｐｍ,ｎの選択用トランジスタＴ４から配線Ｌｎに出力された電圧値（暗信号成分、明信号成分）は不図示の信号処理回路に入力し、この信号処理回路において差電圧値（＝明信号成分−暗信号成分）が求められて出力される。
【００２４】
図３は、各受光部Ｐｍ,ｎの平面図である。また、図４は、各受光部Ｐｍ,ｎの断面図である。図４は、図３におけるＡ-Ａ断面を示す。これらの図には、図２中のフォトダイオードＰＤおよび転送用トランジスタＴ２について示されており、他のトランジスタＴ１，Ｔ３，Ｔ４や配線については図示が省略されている。
【００２５】
各受光部Ｐｍ,ｎは、半導体基板１０上に形成されたｐ型の第１半導体領域１１と、第１半導体領域１１上であって所定領域Ａ１（図３においてゲート電極１６の外縁より内側の領域）を囲む領域に形成されたｎ−型の第２半導体領域１２と、第２半導体領域１２およびその周囲の上に上記所定領域Ａ１に対して間隔を置いて形成されたｐ＋型の第３半導体領域１３と、上記所定領域Ａ１内に第２半導体領域１２に対して間隔を置いて形成されたｎ＋型の第４半導体領域１４と、第１半導体領域１１上であって第２半導体領域１２と第４半導体領域１４との間に絶縁膜１５を介して設けられたゲート電極１６と、を備える。第２半導体領域１２は、不純物濃度が比較的低いｎ型の領域である。第３半導体領域１３は、不純物濃度が比較的高いｐ型の領域である。また、第４半導体領域１４は、不純物濃度が比較的高いｎ型の領域である。
【００２６】
換言すれば、第１半導体領域１１上において、所定領域Ａ１を囲む領域に第２半導体領域１２が形成され、この第２半導体領域１２およびその周囲（第１半導体領域１１の一部）の上に上記所定領域Ａ１に対して間隔を置いて第３半導体領域１３が形成されている。そして、これらｐ型の第１半導体領域１１，ｎ−型の第２半導体領域１２およびｐ＋型の第３半導体領域１３は、埋込型フォトダイオードＰＤを構成している。
【００２７】
また、第１半導体領域１１上において、上記所定領域Ａ１内に第２半導体領域１２に対して間隔を置いて第４半導体領域１４が形成され、第２半導体領域１２と第４半導体領域１４との間に絶縁膜１５を介してゲート電極１６が設けられている。そして、これらｐ型の第１半導体領域１１，ｎ−型の第２半導体領域１２，ｎ＋型の第４半導体領域１４およびゲート電極１６は、電界効果型の転送用トランジスタＴ２を構成している。すなわち、ゲート端子１６は転送用トランジスタＴ２のゲート端子に相当し、第２半導体領域１２は転送用トランジスタＴ２のソース端子に相当し、第４半導体領域１４は転送用トランジスタＴ２のドレイン端子に相当する。
【００２８】
本実施形態では、第４半導体領域１４の周囲の全周に亘って連続してゲート電極１６が設けられている。また、上記所定領域Ａ１の周囲の全周に亘って連続して第２半導体領域１２および第３半導体領域１３が形成されている。第４半導体領域１４（転送用トランジスタＴ２のドレイン端子）に接続される配線は、第１半導体領域１１より外側の領域まで延びていて、当該外側領域に形成された他のトランジスタＴ１，Ｔ３，Ｔ４と接続される。また、ゲート端子１６（転送用トランジスタＴ２のゲート端子）に接続される配線は、第１半導体領域１１より外側の領域まで延びていて、制御回路と接続される。
【００２９】
以上のように構成される埋込型フォトダイオードＰＤおよび転送用トランジスタＴ２を有する受光部Ｐｍ,ｎでは、環状のゲート電極１６を取り囲むように埋込型フォトダイオードＰＤが形成されている。したがって、光検出の感度を大きくするために光感応領域の面積（すなわち、第２半導体領域１２の面積）を大きくしても、また、第２半導体領域１２が非常に高抵抗であっても、ゲート電極１６から光感応領域のエッジまでの距離が短いので、ゲート電極１６からの読出しクロックが光感応領域のエッジまで十分に行き渡り、通常の低電圧読み出しが可能であり、残像現象の発生が抑制される。
【００３０】
特に、第４半導体領域１４の周囲の全周に亘って連続してゲート電極１６が設けられているとともに、上記所定領域Ａ１の周囲の全周に亘って連続して第２半導体領域１２および第３半導体領域１３が形成されていることから、この点でも、光感応領域が大きく、光検出の感度が大きい。
【００３１】
次に、各受光部Ｐｍ,ｎの他の実施形態について説明する。図５は、各受光部Ｐｍ,ｎの平面図である。この図５におけるＢ-Ｂ断面は、図４に示されたものと同様である。この図でも、図２中のフォトダイオードＰＤおよび転送用トランジスタＴ２について示されており、他のトランジスタＴ１，Ｔ３，Ｔ４や配線については図示が省略されている。
【００３２】
この受光部Ｐｍ,ｎでは、第４半導体領域１４の周囲の一部領域Ａ２を除いた領域にゲート電極１６が設けられており、また、所定領域Ａ１の周囲の上記一部領域Ａ２を除いた領域に第２半導体領域１２および第３半導体領域１３が形成されている。そして、上記一部領域Ａ２に、第４半導体領域１４（転送用トランジスタＴ２のドレイン端子）と接続される配線または回路（例えばトランジスタＴ１，Ｔ３，Ｔ４）が形成され、また、ゲート電極１６（転送用トランジスタＴ２のゲート端子）と接続される配線が形成されている。この一部領域Ａ２に形成された配線または回路は、さらに制御回路または信号処理回路と接続される。
【００３３】
図５に示される各受光部Ｐｍ,ｎでも、光検出の感度を大きくするために光感応領域の面積（すなわち、第２半導体領域１２の面積）を大きくしても、また、第２半導体領域１２が非常に高抵抗であっても、ゲート電極１６から光感応領域のエッジまでの距離が短いので、ゲート電極１６からの読出しクロックが光感応領域のエッジまで十分に行き渡り、通常の低電圧読み出しが可能であり、残像現象の発生が抑制される。
【００３４】
特に、図５に示される受光部Ｐｍ,ｎでは、一部領域Ａ２において、第２半導体領域１２，第３半導体領域１３およびゲート電極１６が形成されておらず、これらに替えて、第４半導体領域１４またはゲート電極１６と接続される配線または回路が形成されている。したがって、光感応領域の上に配線が存在しないようにすることができ、ゲート電極１６と配線とが重ならないようにすることができ、また、転送用トランジスタＴ２と他のトランジスタＴ１，Ｔ３，Ｔ４との間の配線の長さを短くすることができるので、光検出の際のノイズが低減され得る。
【００３５】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、各受光部Ｐｍ,ｎは、上記実施形態ではアクティブピクセル方式のものであったが、パッシブピクセル方式のものであってもよい。パッシブピクセル方式の場合には、第１半導体領域１１，第２半導体領域１２，第４半導体領域１４およびゲート電極１６からなる電界効果型トランジスタは、フォトダイオードＰＤと信号処理回路（フォトダイオードＰＤで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧値を出力する回路）との間に設けられるスイッチとして用いられる。
【００３６】
また、図５に示された受光部Ｐｍ,ｎでは一部領域Ａ２において第２半導体領域１２，第３半導体領域１３およびゲート電極１６が形成されていないとしたが、一部領域Ａ２において第２半導体領域１２および第３半導体領域１３のみが形成されていなくてもよく、また、一部領域Ａ２においてゲート電極１６のみが形成されていなくてもよい。
【００３７】
また、平面図上における受光部Ｐｍ,ｎの形状やゲート電極１６の形状は、図３や図５に示されたような略矩形であってもよいし、円形であってもよい。
【図面の簡単な説明】
【００３８】
【図１】本実施形態に係る固体撮像素子１の構成図である。
【図２】各受光部Ｐｍ,ｎの回路図である。
【図３】各受光部Ｐｍ,ｎの平面図である。
【図４】各受光部Ｐｍ,ｎの断面図である。
【図５】各受光部Ｐｍ,ｎの平面図である。
【図６】従来の埋込型フォトダイオードの断面図である。
【符号の説明】
【００３９】
１…固体撮像素子、１０…半導体基板、１１…第１半導体領域、１２…第２半導体領域、１３…第３半導体領域、１４…第４半導体領域、１５…絶縁膜、１６…ゲート電極、ＰＤ…フォトダイオード、Ｔ１〜Ｔ４…トランジスタ。
【図１】
2006041189.tif 000003
【図２】
2006041189.tif 000004
【図３】
2006041189.tif 000005
【図４】
2006041189.tif 000006
【図５】
2006041189.tif 000007
【図６】
2006041189.tif 000008