(57)【要約】【課題】  送端切替を実施する際に、受端側の後段に接続される装置でフレーム同期が外れず、不要なアラームが発生しないようにする。【解決手段】  送端切替を実施する前に切替情報を対向局に送出し、対向局の装置内クロックの基準となる装置基準クロックを生成するＰＬＬ回路をホールドオーバ状態とすることにより装置基準クロックの出力位相を固定し、装置内クロックおよび自走フレームを基準に生成された疑似データ信号列を受信側出力データ信号列として出力しておく。その後、送端切替を実施し、受端局の受信データ信号列が正常になった段階で、ホールドオーバ制御を終了すると共に受信出力データ信号列を、通常のデータ信号列が蓄積されるメモリ回路の出力読み出しデータ信号列に戻す。【選択図】  図１
2006041718.tif 000002
【特許請求の範囲】
【請求項１】
送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達し、この情報を受け取った受端局では、前記切替の準備として、装置基準クロックを固定すると共に、この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成し、この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出し、前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻すことを特徴とする送端切替方法。
【請求項２】
前記受端局は、通常のデータ信号列が蓄積されたメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成する請求項１記載の送端切替方法。
【請求項３】
前記受端局は、２フレーム分以上のデータ信号列が蓄積されるメモリ回路にデータ信号列を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する請求項１記載の送端切替方法。
【請求項４】
前記受端局は、前記自走フレームパルスと装置内クロックとに基づき前記メモリ回路の書き込みアドレスの位相を制御する請求項２または３記載の送端切替方法。
【請求項５】
前記装置基準クロックを固定するステップは、
伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶するステップと、
この記憶した位相差に基づき装置基準クロックを固定するステップと
を有し、
データ信号列が正常であることが確認されているときに限定して前記記憶するステップを実行する
請求項１記載の送端切替方法。
【請求項６】
前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンが選択されて生成される請求項１記載の送端切替方法。
【請求項７】
送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達する手段を備え、
この受端局は、
前記情報を受け取ると装置基準クロックを固定する手段と、
この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成する手段と、
この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出する手段と、
前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻す手段と
を備えたことを特徴とするセット予備端局装置。
【請求項８】
前記受端局には、通常のデータ信号列が蓄積されるメモリ回路が設けられ、このメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成する手段を備えた請求項７記載のセット予備端局装置。
【請求項９】
前記メモリ回路には、２フレーム分以上のデータ信号列が蓄積され、
前記受端局は、前記メモリ回路にデータ信号列を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する手段を備えた
請求項７記載のセット予備端局装置。
【請求項１０】
前記受端局は、前記自走フレームパルスと装置内クロックとに基づき前記メモリ回路の書き込みアドレスの位相を制御する手段を備えた請求項８または９記載のセット予備端局装置。
【請求項１１】
前記装置基準クロックを固定する手段は、
伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶する手段と、
この記憶した位相差に基づき装置基準クロックを固定する手段と
を備え、
前記記憶する手段は、データ信号列が正常であることが確認されているときに限定して前記位相差を記憶する手段を備えた
請求項７記載のセット予備端局装置。
【請求項１２】
前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンを選択して生成する手段を備えた請求項７記載のセット予備端局装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワークを介して通信を行う通信装置に利用する。特に、機器に障害が発生したときに現用系から予備系へ、あるいは、予備系から現用系へ送端切替を行い障害を復旧させる技術に関する。
【背景技術】
【０００２】
セット予備端局装置は、機器を冗長構成にすることにより機器故障時に回線を救済し、ネットワーク全体の稼働率が低下するのを防ぐものである。また、このセット予備はホットスタンバイとも呼ばれ、メンテナンス時の動作確認などのため、手動による切替を実施することがある。
【０００３】
ところで、ＩＴＵ−Ｔ  Ｇ．７０９などで規定されるＳＤＨデータ信号列を扱う装置の場合には、データ信号列が階層化されており、多重されているデータ信号もＡＴＭ、ＰＤＨなど多岐に渡っているため、これらの装置では、ネットワークの構成に応じてフレーム同期の確立以外にもセクションＡＩＳ(Alarm Indication Signal)、パスＡＩＳやパリティ異常など様々なアラーム信号を監視していることが多い。
【０００４】
このような状況下で、ネットワーク上にセット予備端局装置が存在し、メンテナンスなどのために現用系から予備系への送端切替を実施すると、後段に接続される装置でフレーム同期外れや不要なアラームが発生するだけでなく、装置の初期化やネットワーク全体の断などが発生し、不稼働率の悪化を招く恐れがある。
【０００５】
図６は、従来のセット予備端局装置の一実施例を表すブロック図である。図６において、端局ＡのＴＸ（送信装置）と端局ＢのＴＸ、端局ＢのＲＸ（受信装置）と端局ＡのＲＸは同一の構成であり、端局Ａから端局Ｂへデータ信号列を伝送する場合を説明するため、端局ＡのＲＸおよび端局ＢのＴＸについての詳細説明は省略する。
【０００６】
図６の端局Ａにおいて、受信データ信号列１００はデータ受信回路１およびフレーム同期回路２を介してフレーム同期を確立後、信号処理回路５１で所定の信号処理を行いハイブリッド６で現用系および予備系に分岐される。
【０００７】
送信出力制御回路８−１０および８−１１は、送端切替制御信号３００に基づき切替制御信号生成回路５０で生成された出力制御信号５１０および５１１に従い出力信号を制御する回路で、現用系または予備系いずれかのデータ信号列のみが出力されるように制御され、送端側出力データ信号列８００として出力される。
【０００８】
次に、端局Ｂ−ＲＸにおいては、前記送端側出力データ信号列８００を受信回路９で受信し、フレーム同期回路１０でフレーム同期の確立や所定の信号処理を行い、出力信号処理回路２０を経由して受信側出力データ信号列２００１を後段の装置に出力する。
【０００９】
図６の従来のセット予備端局装置において、送信出力制御回路８−１０および８−１１から出力する信号を切替えると、切替の過渡状態において送信出力制御回路８−１０および８−１１のいずれからも信号が出力されない時間が存在したり、切替によってデータの連続性が保たれなくなることにより、端局Ｂ−ＲＸ側の受信回路９で正常な信号が受信できない時間が発生し、受信側出力データ信号列２００１が接続される後段の装置においてもフレーム同期外れや不要なアラームが発生し、回線の不稼働率が増加するという問題がある。
【００１０】
切替によって後段の装置に出力するフレーム位相を変化させないための手段については、特許文献１や特許文献２などで提案されているが、これらの提案は、伝送する信号がＩＴＵ−Ｔ  Ｇ．７０９などで定義されているＳＤＨの信号に限定され、かつ、同様にＩＴＵ−Ｔに規定されたポインタ付替処理回路によるクロック乗せ替えを行う機能を有する装置に限定されるため、前記ポインタ付替処理回路を持たない端局装置には適用できないという問題がある。
【００１１】
また、特許文献３では、送端切替により受端側の後段に出力されるフレーム位相が変化することにより後段に接続された装置でフレーム同期外れが発生するのを防ぐため、バッファメモリを設ける手段が提案されている。しかし、以下のような問題点がある。
【００１２】
まず、前述の手段は、受信側での送端切替時の瞬断を防ぐものであり、セット予備端局装置の送端側を切替えた場合には受端局の受信データ信号列は現用または予備いずれのルートも断となるので、バッファメモリから出力されるデータ信号列中のフレーム同期確立用信号（フレーム同期パタン）が正しいことが保証できず、後段に接続された装置でフレーム同期外れが発生することがある。
【００１３】
また、局内信号の生成を伝送路より入力された信号に基づき生成しているが、送端側の切替で現用および予備両方のルートの信号が断となるため、基準信号自体に周波数変化や位相揺らぎが生じ、後段に接続される装置に出力するデータ信号列のフレーム位相が保証できない可能性がある。
【００１４】
【特許文献１】特開平５−１７５９２８号公報
【特許文献２】特許第２６５４６０６号公報
【特許文献３】特公平６−８５５０４号公報
【特許文献４】特開２００２−４４０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来、この種のセット予備端局装置は、機器が故障したときに予備系に切替えることにより回線を救済する目的で用いられ、送端側および受端側それぞれに冗長部を設けることが多い。また、メンテナンス時に冗長構成部分の正常動作を確認するため、外部からの制御により送端切替を実施することがある。しかし、セット予備端局装置は機器故障の救済が主な目的であり故障が救済できない共通部を少なくしているため、送端側の切替を行うと、送端側出力データ信号に瞬断が生じ、対向局受端側でフレーム同期外れなどのエラーが発生する。さらに、後段に接続される装置での不要なフレーム同期外れやアラーム検出を誘発し、ネットワーク全体の稼働率を低下させるという問題があった。
【００１６】
本発明は、このような背景に行われたものであって、送端側で切替を実施しても受端側の後段に接続される装置でフレーム同期が外れることなく、また、送端側で切替を実施しても受端側の後段に接続される装置で不要なアラームが発生することのない送端切替方法およびセット予備端局装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、少なくとも送端側に冗長構成を持つセット予備端局装置において、メンテナンス時の送端側切替実施に伴い受端側でフレーム同期外れや各種アラームが発生することにより、後段に接続される装置でも不要なフレーム同期外れやアラームなどの障害が発生することを防ぐ構成を提供するものである。
【００１８】
すなわち、送端切替を実施する場合に、切替を実施する前に切替情報を対向局に送出し、対向局の装置内クロックおよび自走フレームパルスが生成される際の基準となる装置基準クロックを生成するＰＬＬ回路をホールドオーバ状態とすることにより装置基準クロックの出力位相を固定し、この装置基準クロックに基づき生成される装置内クロックおよび自走フレームパルスを基準に生成された疑似データ信号列を受信側出力データ信号列として出力しておく。
【００１９】
ここで、疑似データ信号列とは、通常のデータ信号列と同じ構成を有するデータ信号列であり、受端局の後段に接続される装置でフレーム同期外れやアラームを発生させないデータ信号列である。このような疑似データ信号列は、装置内クロックおよび自走フレームパルスを基準にして生成することができる。
【００２０】
また、受端局の後段に接続される装置の種類は複数有り、装置の種類によってアラームを発生する要因（すなわち監視しているパラメータ）が異なる場合があるため、疑似データ信号列も複数種類のパターンを生成可能としておき、受端局の後段に接続される装置の種類に応じ、当該装置がアラームを発生しないように疑似データ信号列のパターンを選択して生成することが望ましい。
【００２１】
その後、送端切替を実施し、受端局の受信データ信号列が正常になった段階で、ホールドオーバ制御を終了すると共に受信出力データ信号列を、通常のデータ信号列が蓄積されるメモリ回路の出力読み出しデータ信号列に戻すことによって、送端切替実施中も受端局の後段に接続される装置に正常で無いデータ信号列が出力されることを防ぐ。
【００２２】
すなわち、本発明の第一の観点は、送端切替方法であって、本発明の特徴とするところは、送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達し、この情報を受け取った受端局では、前記切替の準備として、装置基準クロックを固定すると共に、この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成し、この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出し、前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻すところにある。
【００２３】
前記受端局は、通常のデータ信号列が蓄積されたメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成することが望ましい。
【００２４】
このように、疑似データ信号列を生成する際に用いた自走フレームパルスと装置内クロックとを用いてメモリ回路の読み出しアドレスを生成することにより、疑似データ信号列を通常のデータ信号列に切戻した際に、フレーム同期外れを引き起こすことがなくなる。
【００２５】
前記受端局は、２フレーム分以上のデータ信号列が蓄積されるメモリ回路にデータ信号列を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御することが望ましい。
【００２６】
これにより、受端局におけるデータ信号列の書き込みアドレスと読み出しアドレスとが一致することによるエラーの発生を回避することができる。
【００２７】
前記受端局は、前記基準フレームに基づき前記メモリ回路の書き込みアドレスの位相を制御することが望ましい。
【００２８】
このように、メモリ回路の読み出しアドレスの生成に用いた自走フレームパルスと装置内クロックとを用いてメモリ回路の書き込みアドレスの位相を制御することにより、読み出し側データ信号列に対する書き込み側データ信号列の位相揺らぎを吸収することができる。
【００２９】
前記装置基準クロックを固定するステップは、伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶するステップと、この記憶した位相差に基づき装置基準クロックを固定するステップとを有し、データ信号列が正常であることが確認されているときに限定して前記記憶するステップを実行することが望ましい。
【００３０】
すなわち、通常運用状態での書き込み側データ信号列に位相揺らぎが含まれているときにその伝送路クロックと装置基準クロックとの位相差を記憶したのでは、正常な固定された装置基準クロックを得ることができないため、例えば、書き込み側データ信号列の位相揺らぎに対するアラームが発出されているときの伝送路クロックと装置基準クロックとの位相差を記憶することは避けることが望ましい。
【００３１】
前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンが選択されて生成されることが望ましい。
【００３２】
すなわち、受端局の後段に接続される装置の種類により、その装置が監視しているパラメータは異なる。疑似データ信号列は、受端局の後段に接続される装置がアラームを発出することのないデータ信号列であることが望ましいので、疑似データ信号列を複数のパターン用意しておき、受端局の後段に接続される装置の種類に応じてこの複数のパターンの中から当該装置がアラームを発出することのない適当なパターンを選択して疑似データ信号列を生成することが望ましい。このパターン選択を外部からの設定により可能とし、例えば、受端局の後段に接続される装置の種類情報を入力し、自動的にパターン選択ができるようにする。
【００３３】
本発明の第二の観点は、セット予備端局装置であって、本発明の特徴とするところは、送端局は、送端切替に先立って、当該切替を実施する旨の情報をデータ信号列に多重して対向局である受端局に伝達する手段を備え、この受端局は、前記情報を受け取ると装置基準クロックを固定する手段と、この装置基準クロックに基づき生成される自走フレームパルスと装置内クロックとに基づき疑似データ信号列を生成する手段と、この生成された疑似データ信号列を通常のデータ信号列に切替えて後段に送出する手段と、前記切替終了後に、前記疑似データ信号列を前記通常のデータ信号列に切戻す手段とを備えたところにある。
【００３４】
前記受端局には、通常のデータ信号列が蓄積されるメモリ回路が設けられ、このメモリ回路から当該データ信号列を読み出すための読み出しアドレスを、前記自走フレームパルスと装置内クロックとに基づき生成する手段を備えることが望ましい。
【００３５】
前記メモリ回路には、２フレーム分以上のデータ信号列が蓄積され、前記受端局は、前記メモリ回路にデータ信号列を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列の読み出しを行うように前記メモリ回路の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する手段を備えることが望ましい。
【００３６】
前記受端局は、前記自走フレームパルスと装置内クロックとに基づき前記メモリ回路の書き込みアドレスの位相を制御する手段を備えることが望ましい。
【００３７】
前記装置基準クロックを固定する手段は、伝送路クロックと装置基準クロックとの位相差をあらかじめ記憶する手段と、この記憶した位相差に基づき装置基準クロックを固定する手段とを備え、前記記憶する手段は、データ信号列が正常であることが確認されているときに限定して前記位相差を記憶する手段を備えることが望ましい。
【００３８】
前記疑似データ信号列には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンを選択して生成する手段を備えることが望ましい。
【発明の効果】
【００３９】
第一の効果は、送端側で切替動作を実施しても受端側の後段に接続される装置でフレーム同期が外れない機能を提供できることである。
【００４０】
その理由は、送端切替動作を実施する前に対向局に切替制御情報を転送し、装置内クロックおよび自走フレームの位相が変動しないように装置基準クロックをホールドオーバ状態とし、常に正しいフレーム同期パターンを多重して受端側の後段に接続される装置に出力した状態で送端側の切替を実施し、切替完了後にホールドオーバ状態を解除することにより、送端側の切替で受端局の受信データ信号列が乱れている間も受信側出力データ信号列のフレーム位相が変化しないためである。
【００４１】
第二の効果は、送端側で切替を実施しても受端側の後段に接続される装置で不要なアラームが発生するのを防ぐことができる機能を提供できることである。
【００４２】
その理由は、外部からの設定によってあらかじめ選択されたパターンの疑似データ信号列を生成し、送端切替前後のあいだ後段の装置に出力することにより、フレーム同期外れだけでなく、ＡＩＳ信号やパリティビットエラーなど、後段に接続される装置が検出しているアラームが発生しないように生成した疑似データ信号列を出力するためである。
【発明を実施するための最良の形態】
【００４３】
本発明実施例の送端切替方法およびセット予備端局装置を図１および図２を参照して説明する。図１は、本実施例のセット予備端局装置を表すブロック構成図である。図１において、端局ＡのＴＸと端局ＢのＴＸ、端局ＢのＲＸと端局ＡのＲＸは同一の構成であり、端局Ａから端局Ｂへデータ信号列を伝送する場合を説明するため、端局ＡのＲＸおよび端局ＢのＴＸについての詳細説明は省略する。
【００４４】
本実施例の送端切替方法では、図１に示す端局Ａ（送端局）は、送端切替に先立って、切替制御信号生成回路５により生成された当該切替を実施する旨の出力切替情報５０１を、制御情報多重回路４によりデータ信号列に多重して対向局である端局Ｂ（受端局）に伝達し、この出力切替情報５０１を受け取った端局Ｂでは、前記切替の準備として、ホールドオーバ制御回路２２により、ホールドオーバ機能付きＰＬＬ部のＰＬＬ回路２３の装置基準クロック２３０１を固定すると共に、疑似信号生成回路１８により、この装置基準クロック２３０１に基づき自走フレーム生成回路２４で生成される自走フレームパルス２４０１と装置内クロック２４０２とに基づき疑似データ信号列１８０１を生成し、出力信号選択回路１９により、この生成された疑似データ信号列１８０１を通常のデータ信号列１６０１に切替て後段に送出し、前記切替終了後に、疑似データ信号列１８０１を通常のデータ信号列１６０１に切戻すことを特徴とする。
【００４５】
また、読み出しアドレス生成回路１７は、通常のデータ信号列が蓄積されたメモリ回路１６から当該データ信号列１６０１を読み出すための読み出しアドレスを、自走フレームパルス２４０１と装置内クロック２４０２とに基づき生成する。
【００４６】
また、書き込みアドレス生成回路１４および読み出しアドレス生成回路１７は、２フレーム分以上のデータ信号列が蓄積されるメモリ回路１６に受信側データ信号列９０１を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列１６０１の読み出しを行うようにメモリ回路１６の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する。
【００４７】
また、書き込みアドレス制御回路１５は、自走フレームパルス２４０１と装置内クロック２４０２とに基づきメモリ回路１６の書き込みアドレスの位相を制御する。
【００４８】
また、ホールドオーバ機能付きＰＬＬ部のＰＬＬ回路２３の装置基準クロック２３０１を固定するステップは、伝送路クロック２１０１と装置基準クロック２３０１との位相差をあらかじめ記憶するステップと、この記憶した位相差に基づき装置基準クロック２３０１を固定するステップとを有し、データ信号列が正常であることが確認されているときに限定して前記記憶するステップを実行する。
【００４９】
また、疑似データ信号列１８０１には、あらかじめ複数のパターンが用意され、疑似信号生成回路１８は、外部からの疑似信号選択制御信号１８００による設定によりいずれかのパターンを選択して疑似データ信号列１８０１を生成する。
【００５０】
また、本実施例のセット予備端局装置では、図１に示す端局Ａ（送端局）は、送端切替に先立って、切替制御信号生成回路５により生成された当該切替を実施する旨の出力切替情報５０１をデータ信号列に多重して対向局である端局Ｂ（受端局）に伝達する制御情報多重回路４を備え、端局Ｂは、出力切替情報５０１を受け取るとＰＬＬ回路２３の装置基準クロック２３０１を固定するホールドオーバ制御回路２２と、この装置基準クロック２３０１に基づき自走フレーム生成回路２４により生成される自走フレームパルス２４０１と装置内クロック２４０２とに基づき疑似データ信号列１８０１を生成する疑似信号生成回路１８と、この生成された疑似データ信号列１８０１を通常のデータ信号列１６０１に切替えて後段に送出する出力信号選択回路１９とを備え、この出力信号選択回路１９は、前記切替終了後に、疑似データ信号列１８０１を通常のデータ信号列１６０１に切戻す手段を備える。
【００５１】
また、端局Ｂには、通常のデータ信号列が蓄積されるメモリ回路１６が設けられ、このメモリ回路１６から当該データ信号列を読み出すための読み出しアドレスを、自走フレームパルス２４０１と装置内クロック２４０２とに基づき生成する読み出しアドレス生成回路１７を備える。
【００５２】
また、メモリ回路１６には、２フレーム分以上のデータ信号列が蓄積され、メモリ回路１６にデータ信号列を書き込んだ後、最低１／２フレーム時間以上経過してからデータ信号列の読み出しを行うようにメモリ回路１６の書き込みアドレスおよび読み出しアドレスをそれぞれ設定および制御する書き込みアドレス生成回路１４および読み出しアドレス生成回路１７を備える。
【００５３】
また、自走フレームパルス２４０１と装置内クロック２４０２とに基づきメモリ回路１６の書き込みアドレスの位相を制御する書き込みアドレス制御回路１５を備える。
【００５４】
また、ホールドオーバ制御回路２２は、伝送路クロック２１０１と装置基準クロック２３０１との位相差をあらかじめ記憶する手段と、この記憶した位相差に基づき装置基準クロック２３０１を固定する手段とを備え、前記記憶する手段は、アラーム検出回路１１によりデータ信号列が正常であることが確認されているときに限定して前記位相差を記憶する手段を備える。
【００５５】
また、疑似データ信号列１８０１には、あらかじめ複数のパターンが用意され、外部からの設定によりいずれかのパターンを選択して生成する手段を疑似信号生成回路１８に備える。
【００５６】
（第一実施例）
図１の端局Ａ−ＴＸにおいて、受信データ信号列１００は、データ受信回路１を経由しフレーム同期回路２でフレーム同期を確立する。制御情報多重回路４は、後述する切替制御信号生成回路５の出力切替情報５０１をデータ信号列１０１に多重し、ハイブリッド６で現用系および予備系の各々に送信データ信号列４０１を分岐出力する。現用系の送信回路７−１０および送信出力制御回路８−１０では、後述する切替制御信号生成回路５の現用出力制御信号５１０に従い、現用送信データ信号列８１０を出力するかどうかを決定し出力する。
【００５７】
同様に、予備系の送信回路７−１１および送信出力制御回路８−１１では、後述する切替制御信号生成回路５の予備出力制御信号５１１に従い、予備送信データ信号列８１１を出力するかどうかを決定し出力する。切替制御信号生成回路５は、送端切替制御信号３００に従い、まず、出力切替情報５０１を生成する。この出力切替情報５０１は、制御情報多重回路４によりデータ信号列に多重されて対向局に転送される。
【００５８】
次に、あらかじめ定められた一定時間後に送信出力制御回路８−１０および８−１１の出力データ信号列を制御することにより切替を実施するが、このとき、現用系および予備系両方の送信出力制御回路８−１０および８−１１からデータ信号列が同時に出力されることが無いように、切替制御信号生成回路５は、現用出力制御信号５１０および予備出力制御信号５１１を生成して制御する。
【００５９】
次に、端局Ｂ−ＲＸ側では、端局Ａ−ＴＸ側の送端側出力データ信号列８００を受信回路９で受信し、フレーム同期回路１０でフレーム同期の確立を行い、アラーム検出回路１１で各種アラームの検出を行い、制御情報抽出回路１２で端局Ａにより多重された出力切替情報５０１を検出して抽出情報１２０１を出力する。
【００６０】
制御信号生成回路１３は、抽出情報１２０１に基づき、後述するホールドオーバ機能付きＰＬＬ部をホールドオーバ状態にするためのホールドオーバ制御信号１３０１と後述する出力信号選択回路１９で選択するデータ信号列を選択するための出力データ選択信号１３０２を生成して出力する。
【００６１】
伝送路クロック抽出回路２１で伝送路から抽出した伝送路クロック２１０１は、ホールドオーバ制御回路２２およびＰＬＬ回路２３で構成されるホールドオーバ機能付きＰＬＬ部に入力され、装置基準クロック２３０１を自走フレーム生成回路２４に出力する。自走フレーム生成回路２４では、装置基準クロック２３０１に基づき自走フレームパルス２４０１と装置内クロック２４０２とを生成する。
【００６２】
本実施例のセット予備端局装置では、受端側から出力される受信側出力データ信号列２００１のフレーム位置は常に自走フレームパルス２４０１を基準に生成するため、装置運用中に受信側出力データ信号列２００１のフレーム位相が変化することは無い。
【００６３】
ホールドオーバ機能付きＰＬＬ部は定常状態における伝送路クロック２１０１と装置基準クロック２３０１の位相差を記憶しておき、ホールドオーバ制御中は記憶していた位相差情報に基づきＰＬＬ回路２３から出力される装置基準クロック２３０１の位相を固定するように制御することにより伝送路クロック２１０１の入力断などの場合にも装置基準クロック２３０１の位相が変化しないようにする回路であり、特許文献４などでも広く知られている機能を有している。
【００６４】
すなわち、端局Ｂが稼働中は、自走フレーム生成回路２４によって、装置基準クロック２３０１に基づき自走フレームパルス２４０１および装置内クロック２４０２は常時生成されているが、送端切替中は、伝送路クロック２１０１の状態に関わらず装置基準クロック２３０１が固定されるので、自走フレームパルス２４０１および装置内クロック２４０２も固定される。
【００６５】
読み出しアドレス生成回路１７は、後述するメモリ回路１６の読み出しタイミングを決定するためのアドレスを生成する回路で、自走フレーム生成回路２４の自走フレームパルス２４０１と装置内クロック２４０２とに基づき読み出しアドレス１７０１を生成する。
【００６６】
書き込みアドレス制御回路１５は、自走フレームパルス２４０１と装置内クロック２４０２とを基準に書き込みアドレス初期値を決定する回路で、メモリ回路１６にデータ信号列を書き込むアドレスとメモリ回路１６からデータ信号列を読み出すアドレスとが一致するとメモリ回路１６に対する書き込みまたは読み出しに競合が発生しデータ誤りが生じるため、書き込みアドレスと読み出しアドレスとが一致しないように、受信回路９で受信した受信側データ信号列９０１が正常で有ることをアラーム検出回路１１が検出した時点の自走フレームパルス２４０１と受信フレームパルス１００１との位相差を検出し、メモリ回路１６に受信側データ信号列９０１を書き込み後、１／２フレーム時間以上経過してからデータ信号列１６０１の読み出しが開始されるように、書き込みアドレス生成回路１４でフレームパルス位置のデータ信号列を書き込む際のアドレスが生成されるよう、書き込みアドレス初期値１５０１を出力する。
【００６７】
書き込みアドレス生成回路１４では、書き込みアドレス初期値１５０１と受信フレームパルス１００１および受信クロック９０２に従いメモリ回路１６に受信側データ信号列９０１を書き込むための書き込みアドレス１４０１を生成して出力する。
【００６８】
メモリ回路１６は、２フレーム分以上のデータ信号列が記憶可能なデュアルポートメモリであり、書き込みアドレス１４０１および受信クロック９０２に従いメモリ回路１６に受信側データ信号列９０１を書き込み、装置内クロック２４０２および読み出しアドレス１７０１に従い読み出しを行い、読み出しデータ信号列１６０１を出力信号選択回路１９へ送出する。
【００６９】
疑似信号生成回路１８は、自走フレームパルス２４０１および装置内クロック２４０２と外部から設定される疑似信号選択制御信号１８００に従い、後段に接続される装置でフレーム同期外れや、ＡＩＳなどが検出されないようにあらかじめ選択されたパターンの疑似データ信号列１８０１を生成して出力する。
【００７０】
出力信号選択回路１９は、メモリ回路１６の出力読み出しデータ信号列１６０１もしくは疑似データ信号列１８０１を制御信号生成回路１３の出力データ選択信号１３０２に従い選択し、選択データ信号列１９０１として出力する。出力信号処理回路２０は、装置内クロック２４０２および自走フレーム２４０１に従い、選択データ信号列１９０１にフレーム同期パターンを多重し、後段に接続される装置に受信側出力データ信号列２００１として出力する。
【００７１】
次に、送端切替時の動作を図２のタイムチャートを参照して説明する。図１および図２において、端局Ａ−ＴＸで外部から入力される送端切替制御信号３００の変化を切替制御信号生成回路５が検出すると、あらかじめ定められた一定時間（Ｔ１）、出力切替情報５０１を制御情報多重回路４でデータ信号列に多重し、対向局である端局Ｂに伝送する（図２−（１）〜（２））。
【００７２】
端局Ｂ−ＲＸでは、制御情報抽出回路１２で抽出情報１２０１を検出すると（図２−（６））、制御信号生成回路１３がホールドオーバ制御信号１３０１をホールドオーバ制御回路２２に送出しホールドオーバ状態とすることで、ＰＬＬ回路２３の装置基準クロック２３０１の出力位相を変動させないようにすると共に、出力信号選択回路１９で疑似信号生成回路１８の出力疑似データ信号列１８０１を選択するように出力データ選択信号１３０２を出力する（図２−（７）〜（８）−（Ｃ）部分）。
【００７３】
このように端局Ｂ−ＲＸの受信側出力データ信号列が疑似データ信号列になった状態で、端局Ａ−ＴＸの切替動作を実施し（図２−（３）〜（４）−（Ｂ）部分）、送端側出力データ信号列が正常な状態に戻ったのち、前述のホールドオーバを解除すると共に出力信号選択回路１９で選択するデータ信号列をメモリ回路１６の出力読み出しデータ信号列１６０１とすることで（図２−（７）〜（８）−（Ｄ）部分）、端局Ｂ−ＲＸの後段に接続される装置でのフレーム同期外れやアラームが検出されることを防ぐ。
【００７４】
（第二実施例）
第二実施例の送端局を図３を参照して説明する。図３は第二実施例の送端局の要部ブロック構成図である。第一実施例においては、送端側切替制御を実施するために、現用系および予備系に送信出力制御回路を設けて、いずれか一方の出力が有効になるように制御することにより切替を実現しているが、図３に示すとおり、送信回路７−１０および７−１１の後段に切替スイッチ６１を設けて、現用系または予備系いずれかの送信回路出力が選択出力されるような構成にしても同様の効果が得られる。
【００７５】
（第三実施例）
第三実施例の送端局を図４を参照して説明する。図４は第三実施例の送端局の要部ブロック構成図である。第一実施例においては、制御情報多重回路４を現用系および予備系にデータ信号列を分岐するハイブリッド６の手前に設けているが、図４に示すとおりハイブリッド６の後段、すなわち現用系および予備系両方に制御情報多重回路４−１０および４−１１を設けて同一の出力切替情報５０１をデータ信号列に多重する構成としても同様の効果が得られる。
【００７６】
（第四実施例）
第四実施例の受端局を図５を参照して説明する。図５は第四実施例の受端局の要部ブロック構成図である。第一実施例では、説明を簡単にするため、受端局側に機器故障を救済するための冗長部を設けていないが、一般にセット予備端局装置においては、送端側と同様に受端側についても機器故障を救済するための冗長構成をとることが多い。したがって、図５に示すとおり、送端側から伝送された送信データ信号列をハイブリッド７１で分岐し、受端信号処理部を２回路（−１０は現用系を表し、−１１は予備系を表す）設け、受端切替回路８１で切替えた後の信号を受信側データ信号列９０１、受信クロック９０２、受信フレームパルス１００１、ホールドオーバ制御信号１３０１、出力データ選択信号１３０２、アラーム信号１１０１とする構成にしてもよい。
【産業上の利用可能性】
【００７７】
本発明によれば、送端側で切替を実施しても受端側の後段に接続される装置でフレーム同期が外れることなく、また、送端側で切替を実施しても受端側の後段に接続される装置で不要なアラームが発生することがないので、セット予備端局装置をネットワークの随所に設けてもネットワークに混乱を生じる可能性を無くすことができ、通信の信頼性を高く維持しながら、ネットワークの効率的な運用に寄与することができる。
【図面の簡単な説明】
【００７８】
【図１】第一実施例のセット予備端局装置のブロック構成図。
【図２】第一実施例のセット予備端局装置の動作を示すタイムチャート。
【図３】第二実施例の送端局の要部ブロック構成図。
【図４】第三実施例の送端局の要部ブロック構成図。
【図５】第四実施例の受端局の要部ブロック構成図。
【図６】従来のセット予備端局装置のブロック構成図。
【符号の説明】
【００７９】
１  データ受信回路
２  フレーム同期回路
４−１０、４−１１  制御情報多重回路
５、５０  切替制御信号生成回路
６、７１  ハイブリッド
７−１０  現用側送信回路
７−１１  予備側送信回路
８−１０、８−１１  送信出力制御回路
９、９−１０、９−１１  受信回路
１０、１０−１０、１０−１１  フレーム同期回路
１１、１１−１０、１１−１１  アラーム検出回路
１２、１２−１０、１２−１１  制御情報抽出回路
１３、１３−１０、１３−１１  制御信号生成回路
１４  書き込みアドレス生成回路
１５  書き込みアドレス制御回路
１６  メモリ回路
１７  読み出しアドレス生成回路
１８  疑似信号生成回路
１９  出力信号選択回路
２０  出力信号処理回路
２１  伝送路クロック抽出回路
２２  ホールドオーバ制御回路
２３  ＰＬＬ回路
２４  自走フレーム生成回路
５１  信号処理回路
６１  切替スイッチ
８１  受端切替回路
１００  受信データ信号列
１０１、１６０１  データ信号列
３００  送端切替制御信号
４０１  送信データ信号列
５０１  出力切替情報
５１０  現用出力制御信号
５１１  予備出力制御信号
８００  送端側出力データ信号列
８１０  現用送信データ信号列
８１１  予備送信データ信号列
９０１、９０１−１０、９０１−１１  受信側データ信号列
９０２、９０２−１０、９０２−１１  受信クロック
１００１、１００１−１０、１００１−１１  受信フレームパルス
１１０１  アラーム信号
１２０１  抽出情報
１３０１、１３０１−１０、１３０１−１１  ホールドオーバ制御信号
１３０２、１３０２−１０、１３０２−１１  出力データ選択信号
１４０１  書き込みアドレス
１５０１  書き込みアドレス初期値
１６０１  読み出しデータ信号列
１７０１  読み出しアドレス
１８００  疑似信号選択制御信号
１８０１  疑似データ信号列
１９０１  選択データ信号列
２００１  受信側出力データ信号列
２１０１  伝送路クロック
２３０１  装置基準クロック
２４０１  自走フレームパルス
２４０２  装置内クロック
【図１】
2006041718.tif 000003
【図２】
2006041718.tif 000004
【図３】
2006041718.tif 000005
【図４】
2006041718.tif 000006
【図５】
2006041718.tif 000007
【図６】
2006041718.tif 000008