(57)【要約】    【課題】  軽負荷時に、出力電圧の可変を速やかに行うことができると共に効率の低下を低減させることができる、出力電圧可変の同期整流型の降圧型スイッチングレギュレータを得る。    【解決手段】  逆電流検出回路部８によって、基準電圧Ｖｒが変化していないときは、接続部ＬＸの電圧ＶＬＸから、インダクタＬ１から同期整流用のスイッチング素子ＳＷ２を介して接地電圧に電流が流れる逆電流を検出すると、第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせ、基準電圧Ｖｒの電圧が変化したことを検出すると、所定の時間、前記逆電流を検出しても第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせないようにした。【選択図】  図１
2006262646.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、設定電圧に変換して出力端子から出力する同期整流型の降圧型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１スイッチング素子と、
該第１スイッチング素子の出力端と前記出力端子との間に接続されたインダクタ、及び制御電極に入力された制御信号に応じて該インダクタに蓄積されたエネルギーの放出を行う同期整流用の第２スイッチング素子を有し、前記第１スイッチング素子から出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
前記出力端子から出力される出力電圧が前記設定電圧になるように前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせるスイッチング制御回路部と、
前記インダクタから第２スイッチング素子へ流れる電流である逆電流の検出を行い、該逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせて遮断状態にさせる逆電流検出回路部と、
を備え、
前記逆電流検出回路部は、前記設定電圧が変えられたことを検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止した後、前記逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせることを特徴とする降圧型スイッチングレギュレータ。
【請求項２】
前記逆電流検出回路部は、前記設定電圧の電圧検出を行い、該設定電圧の電圧変化を検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止した後、前記逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせることを特徴とする請求項１記載の降圧型スイッチングレギュレータ。
【請求項３】
前記スイッチング制御回路部は、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
設定された基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が前記基準電圧になるように、前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記逆電流検出回路部は、前記基準電圧の電圧検出を行い、該基準電圧の電圧変化を検出すると、所定の期間、前記逆電流検出による前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止することを特徴とする請求項１又は２記載の降圧型スイッチングレギュレータ。
【請求項４】
前記基準電圧発生回路部は、外部から入力されるデジタルデータに応じた基準電圧を生成して出力するＤ／Ａコンバータで構成されることを特徴とする請求項３記載の降圧型スイッチングレギュレータ。
【請求項５】
前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記基準電圧の電圧検出を行い、該基準電圧の電圧変化を検出すると所定の出力電圧可変信号を生成して出力する出力電圧可変検出回路と、
該出力電圧可変検出回路から所定の出力電圧可変信号が出力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えることを特徴とする請求項３又は４記載の降圧型スイッチングレギュレータ。
【請求項６】
前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記基準電圧の電圧を変えたことを示す所定の出力電圧可変信号が外部から入力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えることを特徴とする請求項３又は４記載の降圧型スイッチングレギュレータ。
【請求項７】
前記基準電圧から、前記設定電圧が入力端子に入力された前記入力電圧以上であるか否かの検出を行う設定電圧検出回路部を備え、該設定電圧検出回路部は、前記設定電圧が前記入力電圧以上である間、前記スイッチング制御回路部に対して、第１スイッチング素子をオンさせ前記入力電圧を出力させることを特徴とする請求項３、４、５又は６記載の降圧型スイッチングレギュレータ。
【請求項８】
前記スイッチング制御回路部は、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成し、外部から入力された出力電圧設定用電圧に応じて該比例電圧を変えて出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの出力電圧が前記基準電圧になるように、前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記逆電流検出回路部は、前記出力電圧設定用電圧の電圧検出を行い、該出力電圧設定用電圧の電圧変化を検出すると、所定の期間、前記逆電流検出による前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止することを特徴とする請求項１又は２記載の降圧型スイッチングレギュレータ。
【請求項９】
前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記出力電圧設定用電圧の電圧検出を行い、該出力電圧設定用電圧の電圧変化を検出すると所定の出力電圧可変信号を生成して出力する出力電圧可変検出回路と、
該出力電圧可変検出回路から所定の出力電圧可変信号が出力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えることを特徴とする請求項８記載の降圧型スイッチングレギュレータ。
【請求項１０】
前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記出力電圧設定用電圧の電圧を変えたことを示す所定の出力電圧可変信号が外部から入力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えることを特徴とする請求項８記載の降圧型スイッチングレギュレータ。
【請求項１１】
前記出力電圧設定用電圧から、前記設定電圧が入力端子に入力された前記入力電圧以上であるか否かの検出を行う設定電圧検出回路部を備え、該設定電圧検出回路部は、前記設定電圧が前記入力電圧以上である間、前記スイッチング制御回路部に対して、第１スイッチング素子をオンさせ前記入力電圧を出力させることを特徴とする請求項８、９又は１０記載の降圧型スイッチングレギュレータ。
【請求項１２】
前記出力端子から出力される電流の検出を行い、該検出した電流が所定値を超える過電流であるか否かの検出を行う過電流検出回路部を備え、前記第１スイッチング素子はトランジスタをなし、該過電流検出回路部は、前記過電流であることを検出すると、前記スイッチング制御回路部に対して、第１スイッチング素子から出力される電流を制限させることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０又は１１記載の降圧型スイッチングレギュレータ。
【請求項１３】
前記逆電流検出回路部は、前記設定電圧が低下すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止させることを特徴とする請求項２記載の降圧型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧可変の同期整流型の降圧型スイッチングレギュレータに関し、特に、平滑用のインダクタから同期整流用のスイッチング素子への電流の逆流を検出すると該同期整流用のスイッチング素子をオフさせて該電流の逆流を遮断する回路を備えた降圧型スイッチングレギュレータに関する。
【背景技術】
【０００２】
図５は、従来の降圧型スイッチングレギュレータの例を示した図である。
図５におけるスイッチングレギュレータ１００は、電池等の直流電源から供給される電源電圧が入力電圧Ｖｉｎとして入力端子ＩＮに入力され、該入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１１１に出力する。
スイッチングレギュレータ１００は、入力電圧Ｖｉｎの出力制御を行うスイッチング素子ＳＷａと、フライホイールダイオードをなすダイオードＤａと、平滑用のインダクタＬａ及びコンデンサＣａと、負荷１１１に出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒａ，Ｒｂとを備えている。
【０００３】
また、スイッチングレギュレータ１００は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１０２と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧比較を行い、該電圧差を増幅して出力する誤差増幅回路１０３と、所定の三角波信号を生成して出力する三角波発生回路１０４とを備えている。更に、スイッチングレギュレータ１００は、誤差増幅回路１０３の出力電圧と三角波発生回路１０４からの三角波信号ＴＷとの電圧差に対応した、ＰＷＭ制御を行うためのパルス信号を生成して出力するＰＷＭ比較回路１０５と、該ＰＷＭ比較回路１０５からのパルス信号に応じて、スイッチング素子ＳＷａのスイッチング制御を行うドライブ回路１０６とを備えている。
【０００４】
スイッチング素子ＳＷａがスイッチング動作を行い、スイッチング素子ＳＷａがオンしたときに、インダクタＬａに電流が供給される。スイッチング素子ＳＷａがオフすると、インダクタＬａに蓄えられていたエネルギーがダイオードＤａを通して放出される。このとき発生した電流は、コンデンサＣａで平滑されて出力端子ＯＵＴから負荷１１１に出力される。また、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔは、出力電圧検出用の抵抗ＲａとＲｂで分圧され、該分圧電圧Ｖｆｂが誤差増幅回路１０３の反転入力端に入力されている。
【０００５】
スイッチングレギュレータ１００の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路１０３の出力電圧が低下し、ＰＷＭ比較回路１０５からのパルス信号のデューティサイクルが小さくなる。その結果、スイッチング素子ＳＷａがオンする時間が短くなり、スイッチングレギュレータ１００の出力電圧Ｖｏｕｔが低下するように制御される。スイッチングレギュレータ１００の出力電圧Ｖｏｕｔが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ１００の出力電圧Ｖｏｕｔが一定になるように制御される。
このようなことから、基準電圧Ｖｒｅｆを変えることにより、スイッチングレギュレータの出力電圧を変化させることが可能である（例えば、特許文献１参照。）。
【０００６】
一方、図５に示すダイオードＤａを同期整流用のスイッチング素子ＳＷｂに置き換え、スイッチング素子ＳＷａ及びＳＷｂを相補的にオン／オフ制御する同期整流型の降圧型スイッチングレギュレータは、負荷１１１の抵抗が大きくなる軽負荷時には、インダクタＬａに流れる電流の向きが逆転しインダクタＬａからスイッチング素子ＳＷｂを介して接地電圧に流れる電流が発生し効率の低下を招いていた。このような軽負荷時の効率低下を避けるためには、このような電流の逆流検出を行い、該逆流を検出するとスイッチング素子ＳＷｂをオフさせる制御回路を備えることが効果的であった。
【特許文献１】特開２００１−１６１０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、出力電圧Ｖｏｕｔの電圧を変えることが可能な同期整流型の降圧型スイッチングレギュレータは、軽負荷時においても速やかな出力電圧の可変を行う必要があることから、前記逆流を検出した際にスイッチング素子ＳＷｂをオフさせて電流の逆流を遮断することが困難であるため、軽負荷時に効率が低下するという問題があった。
【０００８】
本発明は、上記のような問題を解決するためになされたものであり、出力電圧可変の同期整流型の降圧型スイッチングレギュレータにおける軽負荷時の効率を上げるために、インダクタからの電流の逆流を検出した際に該逆電流を遮断すると共に、出力電圧の可変期間に前記逆流を検出すると該逆電流を遮断する機能を無効にする回路を備えるようにして、軽負荷時に、出力電圧の可変を速やかに行うことができると共に効率の低下を低減させることができる、出力電圧可変の同期整流型の降圧型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る降圧型スイッチングレギュレータは、入力端子に入力された入力電圧を、設定電圧に変換して出力端子から出力する同期整流型の降圧型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングし、前記入力電圧の出力制御を行う第１スイッチング素子と、
該第１スイッチング素子の出力端と前記出力端子との間に接続されたインダクタ、及び制御電極に入力された制御信号に応じて該インダクタに蓄積されたエネルギーの放出を行う同期整流用の第２スイッチング素子を有し、前記第１スイッチング素子から出力された電圧を平滑して前記出力端子に出力する平滑回路部と、
前記出力端子から出力される出力電圧が前記設定電圧になるように前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせるスイッチング制御回路部と、
前記インダクタから第２スイッチング素子へ流れる電流である逆電流の検出を行い、該逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせて遮断状態にさせる逆電流検出回路部と、
を備え、
前記逆電流検出回路部は、前記設定電圧が変えられたことを検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止した後、前記逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせるものである。
【００１０】
具体的には、前記逆電流検出回路部は、前記設定電圧の電圧検出を行い、該設定電圧の電圧変化を検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止した後、前記逆電流を検出すると前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせるようにした。
【００１１】
具体的には、前記スイッチング制御回路部は、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
設定された基準電圧を生成して出力する基準電圧発生回路部と、
前記比例電圧が前記基準電圧になるように、前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記逆電流検出回路部は、前記基準電圧の電圧検出を行い、該基準電圧の電圧変化を検出すると、所定の期間、前記逆電流検出による前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止するようにした。
【００１２】
この場合、前記基準電圧発生回路部は、外部から入力されるデジタルデータに応じた基準電圧を生成して出力するＤ／Ａコンバータで構成されるようにした。
【００１３】
また、前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記基準電圧の電圧検出を行い、該基準電圧の電圧変化を検出すると所定の出力電圧可変信号を生成して出力する出力電圧可変検出回路と、
該出力電圧可変検出回路から所定の出力電圧可変信号が出力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えるようにした。
【００１４】
また、前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記基準電圧の電圧を変えたことを示す所定の出力電圧可変信号が外部から入力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えるようにしてもよい。
【００１５】
更に、前記基準電圧から、前記設定電圧が入力端子に入力された前記入力電圧以上であるか否かの検出を行う設定電圧検出回路部を備え、該設定電圧検出回路部は、前記設定電圧が前記入力電圧以上である間、前記スイッチング制御回路部に対して、第１スイッチング素子をオンさせ前記入力電圧を出力させるようにしてもよい。
【００１６】
また、具体的には、前記スイッチング制御回路部は、
前記出力端子の電圧検出を行い、該検出した電圧に比例した比例電圧を生成し、外部から入力された出力電圧設定用電圧に応じて該比例電圧を変えて出力する出力電圧検出回路部と、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの出力電圧が前記基準電圧になるように、前記第１スイッチング素子に対するスイッチング制御を行うと共に、前記第２スイッチング素子に対して前記第１スイッチング素子と相反するスイッチング動作を行わせる制御回路部と、
を備え、
前記逆電流検出回路部は、前記出力電圧設定用電圧の電圧検出を行い、該出力電圧設定用電圧の電圧変化を検出すると、所定の期間、前記逆電流検出による前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止するようにしてもよい。
【００１７】
この場合、前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記出力電圧設定用電圧の電圧検出を行い、該出力電圧設定用電圧の電圧変化を検出すると所定の出力電圧可変信号を生成して出力する出力電圧可変検出回路と、
該出力電圧可変検出回路から所定の出力電圧可変信号が出力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えるようにした。
【００１８】
また、前記逆電流検出回路部は、
前記インダクタと第２スイッチング素子との接続部の電圧検出を行い、該検出した電圧から前記逆電流を検出すると、該逆電流を検出したことを示す所定の逆電流検出信号を生成して出力する逆流状態検出回路と、
前記出力電圧設定用電圧の電圧を変えたことを示す所定の出力電圧可変信号が外部から入力されるとカウントを開始し、カウント値が所定値になると所定の第１信号を出力するカウンタ回路と、
前記逆電流検出信号、出力電圧可変信号及び第１信号に応じて第２スイッチング素子をオフさせる制御信号を生成して前記スイッチング制御回路部に出力する制御信号生成回路と、
を備えるようにしてもよい。
【００１９】
更に、前記出力電圧設定用電圧から、前記設定電圧が入力端子に入力された前記入力電圧以上であるか否かの検出を行う設定電圧検出回路部を備え、該設定電圧検出回路部は、前記設定電圧が前記入力電圧以上である間、前記スイッチング制御回路部に対して、第１スイッチング素子をオンさせ前記入力電圧を出力させるようにしてもよい。
【００２０】
また、前記出力端子から出力される電流の検出を行い、該検出した電流が所定値を超える過電流であるか否かの検出を行う過電流検出回路部を備え、前記第１スイッチング素子はトランジスタをなし、該過電流検出回路部は、前記過電流であることを検出すると、前記スイッチング制御回路部に対して、第１スイッチング素子から出力される電流を制限させるようにしてもよい。
【００２１】
また、前記逆電流検出回路部は、前記設定電圧が低下すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる、前記スイッチング制御回路部に対する動作を停止させるようにしてもよい。
【発明の効果】
【００２２】
本発明の降圧型スイッチングレギュレータによれば、前記設定電圧が変えられたことを検出すると、所定の期間、前記逆電流の検出によって前記第２スイッチング素子をオフさせる前記スイッチング制御回路部への動作を停止した後、前記スイッチング制御回路部に対して前記第２スイッチング素子をオフさせるようにした。このことから、出力電圧の可変を速やかに行うことができると共に、特に軽負荷時において効率を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、電池等の直流電源（図示せず）から供給される電源電圧が入力電圧Ｖｉｎとして入力端子ＩＮに入力され、該入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する。
【００２４】
スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎの出力制御を行うＰＭＯＳトランジスタからなるスイッチング素子ＳＷ１と、ＮＭＯＳトランジスタからなる同期整流用のスイッチング素子ＳＷ２と、平滑用のインダクタＬ１及びコンデンサＣ１と、出力端子ＯＵＴから出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、設定されたデジタルデータに応じた電圧の基準電圧Ｖｒを生成して出力するＤ／Ａコンバータ２と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒとの電圧比較を行い、該電圧差を増幅して電圧Ｖｅｒを生成し出力する誤差増幅回路３と、所定の三角波信号ＴＷを生成して出力する三角波発生回路４とを備えている。
【００２５】
また、スイッチングレギュレータ１は、誤差増幅回路３の出力電圧Ｖｅｒと三角波発生回路４からの三角波信号ＴＷとの電圧比較を行い、出力電圧Ｖｅｒに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ比較回路５と、該ＰＷＭ比較回路５からのパルス信号Ｓｐｗに応じて、スイッチング素子ＳＷ１のスイッチング制御を行うための制御信号ＰＤを生成してスイッチング素子ＳＷ１を駆動する第１ドライブ回路６と、ＰＷＭ比較回路５からのパルス信号Ｓｐｗに応じて、同期整流用のスイッチング素子ＳＷ２のスイッチング制御を行うための制御信号ＮＤを生成して同期整流用のスイッチング素子ＳＷ２を駆動する第２ドライブ回路７とを備えている。
【００２６】
更に、スイッチングレギュレータ１は、インダクタＬ１に流れる電流の向きが逆転しインダクタＬ１から同期整流用のスイッチング素子ＳＷ２を介して接地電圧に向かって流れる逆電流の発生検出を行う逆電流検出回路部８を備えている。逆電流検出回路部８は、基準電圧Ｖｒが変化していないときは、前記逆電流の発生を検出すると同期整流用のスイッチング素子ＳＷ２をオフさせるように第２ドライブ回路７に制御信号を出力するが、基準電圧Ｖｒが変化すると、所定の時間、逆電流の発生を検出しても同期整流用のスイッチング素子ＳＷ２をオフさせないようにする。
【００２７】
スイッチングレギュレータ１では、インダクタＬ１及びコンデンサＣ１を除く各部は、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣをなすようにしてもよく、Ｄ／Ａコンバータ２、スイッチング素子ＳＷ１、同期整流用のスイッチング素子ＳＷ２、インダクタＬ１及びコンデンサＣ１を除く各部が、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣ１３をなすようにしてもよい。なお、スイッチング素子ＳＷ１は第１スイッチング素子を、スイッチング素子ＳＷ２は第２スイッチング素子をそれぞれなし、スイッチング素子ＳＷ２、インダクタＬ１及びコンデンサＣ１は平滑回路部を、抵抗Ｒ１，Ｒ２、Ｄ／Ａコンバータ２、誤差増幅回路３、三角波発生回路４、ＰＷＭ比較回路５、第１ドライブ回路６及び第２ドライブ回路７はスイッチング制御回路部をなす。また、抵抗Ｒ１及びＲ２は出力電圧検出回路を、Ｄ／Ａコンバータ２は基準電圧発生回路部をそれぞれなし、誤差増幅回路３、三角波発生回路４、ＰＷＭ比較回路５、第１ドライブ回路６及び第２ドライブ回路７は制御回路部をなす。
【００２８】
入力端子ＩＮと接地電圧との間には、スイッチング素子ＳＷ１と同期整流用のスイッチング素子ＳＷ２が直列に接続され、スイッチング素子ＳＷ１と同期整流用のスイッチング素子ＳＷ２との接続部をＬＸとする。接続部ＬＸと出力端子ＯＵＴとの間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間には、コンデンサＣ１が接続されると共に、抵抗Ｒ１と抵抗Ｒ２の直列回路が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部は、誤差増幅回路３の反転入力端に接続され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒが入力されている。
【００２９】
誤差増幅回路３の出力電圧Ｖｅｒは、ＰＷＭ比較回路５をなすコンパレータの反転入力端に入力され、三角波発生回路４からの三角波信号ＴＷは、該コンパレータの非反転入力端に入力される。ＰＷＭ比較回路５からのパルス信号Ｓｐｗは第１ドライブ回路６及び第２ドライブ回路７にそれぞれ出力される。第１ドライブ回路６は、スイッチング素子ＳＷ１のスイッチング制御を行うための制御信号ＰＤをスイッチング素子ＳＷ１のゲートに出力する。また、第２ドライブ回路７は、同期整流用のスイッチング素子ＳＷ２のスイッチング制御を行うための制御信号ＮＤを同期整流用のスイッチング素子ＳＷ２のゲートに出力する。
【００３０】
逆電流検出回路部８は、接続部ＬＸの電圧ＶＬＸ及び基準電圧Ｖｒがそれぞれ入力されており、電圧ＶＬＸから電流の逆流を検出する、例えば電圧ＶＬＸが正電圧になったことを検出して電流の逆流が発生していることを検出すると、第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせる。また、逆電流検出回路部８は、基準電圧Ｖｒの電圧検出を行い、基準電圧Ｖｒの電圧が変化すると、所定の時間、電圧ＶＬＸから電流の逆流を検出しても第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせないようにする。
【００３１】
逆電流検出回路部８は、接続部ＬＸの電圧ＶＬＸの検出を行い、検出した電圧ＶＬＸが正電圧になっていること検出して電流の逆流を検出すると、該逆流を検出したことを示す所定の逆電流検出信号Ｓ１を生成して出力する逆流状態検出回路１５と、基準電圧Ｖｒの電圧検出を行い、基準電圧Ｖｒの電圧が変化すると所定の出力電圧可変信号Ｓ２を生成して出力する出力電圧可変検出回路１６とを備えている。更に、逆電流検出回路部８は、出力電圧可変検出回路１６から所定の出力電圧可変信号Ｓ２が出力されるとカウントを開始し、カウント値が所定値になると所定の信号Ｓ３を出力するカウンタ回路１７と、逆電流検出信号Ｓ１、出力電圧可変信号Ｓ２及び信号Ｓ３に応じて同期整流用のスイッチング素子ＳＷ２をオフさせる信号を生成して第２ドライブ回路７に出力する制御回路１８とを備えている。なお、制御回路１８は制御信号生成回路をなし、信号Ｓ３は第１信号をなす。
【００３２】
このような構成において、スイッチング素子ＳＷ１がスイッチング動作を行い、スイッチング素子ＳＷ１がオンしたときに、インダクタＬ１に電流が供給される。このとき、同期整流用のスイッチング素子ＳＷ２はオフしている。スイッチング素子ＳＷ１がオフすると、同期整流用のスイッチング素子ＳＷ２がオンし、インダクタＬ１に蓄えられていたエネルギーが同期整流用のスイッチング素子ＳＷ２を通して放出される。このとき発生した電流は、コンデンサＣ１で平滑されて出力端子ＯＵＴから負荷１１に出力される。また、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔは、出力電圧検出用の抵抗Ｒ１とＲ２で分圧され、該分圧電圧Ｖｄ１が誤差増幅回路３の反転入力端に入力されている。
【００３３】
スイッチングレギュレータ１の出力電圧Ｖｏｕｔが大きくなると、誤差増幅回路３の出力電圧Ｖｅｒが低下し、ＰＷＭ比較回路５からのパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、スイッチング素子ＳＷ１がオンする時間が短くなり、スイッチングレギュレータ１の出力電圧Ｖｏｕｔが低下するように制御される。スイッチングレギュレータ１の出力電圧Ｖｏｕｔが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ１の出力電圧Ｖｏｕｔが一定になるように制御される。
【００３４】
ここで、Ｄ／Ａコンバータ２に設定されたデジタルデータが変わり、出力された基準電圧Ｖｒが変わると、出力電圧可変検出回路１６は、出力電圧Ｖｏｕｔの設定が変えられたことを検出し、所定の出力電圧可変信号Ｓ２を出力する。該所定の出力電圧可変信号Ｓ２が入力されると、制御回路１８は逆流状態検出回路１５からの逆電流検出信号Ｓ１を無効にすると共に、カウンタ回路１７は制御回路１８が逆流状態検出回路１５からの逆電流検出信号Ｓ１を無効にする所定の期間のカウントを行う。カウンタ回路１７は、カウントが終了すると制御回路１８に所定の信号Ｓ３を出力し、制御回路１８は、所定の信号Ｓ３が入力されると、逆流状態検出回路１５からの逆電流検出信号Ｓ１に応じて同期整流用のスイッチング素子ＳＷ２をオフさせる制御信号を第２ドライブ回路７に出力する。
【００３５】
なお、前記説明では、出力電圧可変検出回路１６は、基準電圧Ｖｒの電圧が変化すると所定の出力電圧可変信号Ｓ２を出力するようにしたが、基準電圧Ｖｒの電圧が低下したことを検出したときのみ、所定の出力電圧可変信号Ｓ２を出力するようにしてもよい。また、所定の出力電圧可変信号Ｓ２が外部からカウンタ回路１７及び制御回路１８にそれぞれ入力されるようにしてもよく、この場合、図１は図２のようになり、逆電流検出回路部８は、逆流状態検出回路１５、カウンタ回路１７及び制御回路１８で構成される。
【００３６】
このように、本第１の実施の形態におけるスイッチングレギュレータは、逆電流検出回路部８によって、基準電圧Ｖｒが変化していないときは、接続部ＬＸの電圧ＶＬＸから、インダクタＬ１から同期整流用のスイッチング素子ＳＷ２を介して接地電圧に電流が流れる逆電流を検出すると、第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせ、基準電圧Ｖｒの電圧が変化したことを検出すると、所定の時間、前記逆電流を検出しても第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせないようにした。このようにしたことから、軽負荷時において、出力電圧の可変を速やかに行うことができると共に、効率の改善を行うことができる。
【００３７】
第２の実施の形態．
前記第１の実施の形態では、基準電圧Ｖｒの電圧を変えて、出力電圧Ｖｏｕｔを変えるようにしたが、基準電圧を一定にして、分圧電圧Ｖｄ１を外部からのアナログレベルの信号で変えるようにした場合、図１の逆電流検出回路部８が、該アナログレベルの信号を検出して出力電圧Ｖｏｕｔの設定が変えられたか否かを検出するようにしてもよく、このようにした場合を、本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。なお、図３では、図１と同じもの又は同様のものは図１と同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００３８】
図３における図１との相違点は、図１のＤ／Ａコンバータ２を所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路２１に置き換え、誤差増幅回路３の反転入力端に抵抗Ｒ３を介して外部からのアナログ信号ＳＡが入力され、出力電圧可変検出回路１６は、該アナログ信号ＳＡの電圧変化を検出して出力電圧Ｖｏｕｔの電圧設定の変化を検出するようにしたことにあり、これに伴って、図１の出力電圧可変検出回路１６を出力電圧可変検出回路１６ａに、図１の逆電流検出回路部８を逆電流検出回路部８ａに、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにした。
【００３９】
図３において、スイッチングレギュレータ１ａは、スイッチング素子ＳＷ１と、同期整流用のスイッチング素子ＳＷ２と、インダクタＬ１と、コンデンサＣ１と、抵抗Ｒ１〜Ｒ３と、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路２１と、誤差増幅回路３と、三角波発生回路４と、ＰＷＭ比較回路５と、第１ドライブ回路６と、第２ドライブ回路７と、逆電流検出回路部８ａとを備えている。なお、抵抗Ｒ１〜Ｒ３は出力電圧検出回路部を、基準電圧発生回路２１は基準電圧発生回路部をそれぞれなし、抵抗Ｒ１〜Ｒ３、基準電圧発生回路２１、誤差増幅回路３、三角波発生回路４、ＰＷＭ比較回路５、第１ドライブ回路６及び第２ドライブ回路７はスイッチング制御回路部をなす。
【００４０】
逆電流検出回路部８ａは、逆流状態検出回路１５と、アナログ信号ＳＡの電圧検出を行い、アナログ信号ＳＡの電圧が変化すると所定の出力電圧可変信号Ｓ２を生成して出力する出力電圧可変検出回路１６ａと、出力電圧可変検出回路１６ａから所定の出力電圧可変信号Ｓ２が出力されるとカウントを開始し、カウント値が所定値になると所定の信号Ｓ３を出力するカウンタ回路１７と、制御回路１８とを備えている。
スイッチングレギュレータ１ａでは、インダクタＬ１及びコンデンサＣ１を除く各部は、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣをなすようにしてもよく、スイッチング素子ＳＷ１、同期整流用のスイッチング素子ＳＷ２、インダクタＬ１及びコンデンサＣ１を除く各部が、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣをなすようにしてもよい。
【００４１】
誤差増幅回路３の反転入力端には、分圧電圧Ｖｄ１と、抵抗Ｒ３を介して外部からのアナログ信号ＳＡの電圧ＶＡがそれぞれ入力されており、アナログ信号ＳＡの電圧ＶＡを変えることによって、出力電圧Ｖｏｕｔの設定電圧が変わる。このため、逆電流検出回路部８ａは、電圧ＶＡが変化していないときは、該逆電流の発生を検出すると同期整流用のスイッチング素子ＳＷ２をオフさせるように第２ドライブ回路７に制御信号を出力するが、電圧ＶＡが変化すると、所定の時間、逆電流の発生を検出しても同期整流用のスイッチング素子ＳＷ２をオフさせないようにする。すなわち、出力電圧可変検出回路１６ａは、アナログ信号ＳＡの電圧ＶＡの電圧検出を行い、電圧ＶＡの電圧が変化すると所定の出力電圧可変信号Ｓ２を生成して出力する。
なお、前記説明では、出力電圧可変検出回路１６は、電圧ＶＡが変化すると所定の出力電圧可変信号Ｓ２を出力するようにしたが、電圧ＶＡが低下したことを検出したときのみ、所定の出力電圧可変信号Ｓ２を出力するようにしてもよい。
【００４２】
このように、本第２の実施の形態におけるスイッチングレギュレータは、逆電流検出回路部８ａによって、アナログ信号ＳＡの電圧ＶＡが変化していないときは、接続部ＬＸの電圧ＶＬＸからインダクタＬ１から同期整流用のスイッチング素子ＳＷ２を介して接地電圧に電流が流れる逆電流を検出すると、第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせ、アナログ信号ＳＡの電圧ＶＡが変化したことを検出すると、所定の時間、前記逆電流を検出しても第２ドライブ回路７に対して同期整流用のスイッチング素子ＳＷ２をオフさせないようにした。このようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。
【００４３】
第３の実施の形態．
前記第１及び第２の各実施の形態において、入力電圧Ｖｉｎ以上の電圧になるように出力電圧Ｖｏｕｔの設定が行われている間第１スイッチング素子ＳＷ１をオンさせて入力電圧Ｖｉｎが出力されるようにし、及び／又は出力端子ＯＵＴが短絡状態になる等の異常が発生し想定以上の電流が出力端子ＯＵＴから流れ出したときに第１スイッチング素子ＳＷ１のゲート・ソース間電圧を低下させて出力電流を制限するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図４は、本発明の第３の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。なお、図４では、図１の構成の場合を例にして示しており、図１と同じもの又は同様のものは図１と同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００４４】
図４における図１との相違点は、入力電圧Ｖｉｎ以上の電圧になるように出力電圧Ｖｏｕｔの設定が行われたか否かを検出する設定電圧検出回路２５と、出力端子ＯＵＴから所定値以上の電流の過電流が流れたか否かの検出を行う過電流検出回路２６とを備えたことにあり、これに伴って、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ｂにした。
【００４５】
図４において、スイッチングレギュレータ１ｂは、スイッチング素子ＳＷ１と、同期整流用のスイッチング素子ＳＷ２と、インダクタＬ１と、コンデンサＣ１と、抵抗Ｒ１，Ｒ２と、Ｄ／Ａコンバータ２と、誤差増幅回路３と、三角波発生回路４と、ＰＷＭ比較回路５と、第１ドライブ回路６と、第２ドライブ回路７と、逆電流検出回路部８と、基準電圧Ｖｒの検出を行い、該検出した基準電圧Ｖｒから入力電圧Ｖｉｎ以上の電圧になるように出力電圧Ｖｏｕｔの設定が行われたか否かの検出を行う設定電圧検出回路２５と、出力端子ＯＵＴから出力された電流の検出を行い、該検出した電流が所定値以上の過電流であるか否かの検出を行う過電流検出回路２６とを備えている。
【００４６】
スイッチングレギュレータ１ｂでは、インダクタＬ１及びコンデンサＣ１を除く各部は、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣをなすようにしてもよく、Ｄ／Ａコンバータ２、スイッチング素子ＳＷ１、同期整流用のスイッチング素子ＳＷ２、インダクタＬ１及びコンデンサＣ１を除く各部が、単結晶シリコンのような１つの半導体チップ上に形成されて１つのＩＣをなすようにしてもよい。なお、設定電圧検出回路２５は設定電圧検出回路部を、過電流検出回路２６は過電流検出回路部をそれぞれなす。
【００４７】
設定電圧検出回路２５は、入力電圧Ｖｉｎと基準電圧Ｖｒが入力されており、基準電圧Ｖｒから、出力電圧Ｖｏｕｔの設定が入力電圧Ｖｉｎ以上であるか否かの検出を行い、出力電圧Ｖｏｕｔの設定が入力電圧Ｖｉｎ以上である間は、第１ドライブ回路６に対してスイッチング素子ＳＷ１をオンさせた状態にさせる。過電流検出回路２６は、出力端子ＯＵＴから出力された電流の検出を行い、出力端子ＯＵＴから出力された電流が所定値以上となる過電流であることを検出すると、第１ドライブ回路６に対してスイッチング素子ＳＷ１のゲート・ソース間電圧を低下させてスイッチング素子ＳＷ１から出力される電流を制限させる。
なお、図３の構成の場合、設定電圧検出回路２５が、アナログ信号ＳＡの電圧ＶＡから、出力電圧Ｖｏｕｔの設定が入力電圧Ｖｉｎ以上であるか否かの検出を行う以外は図４と同様であるのでその説明を省略する。
【００４８】
このように、本第３の実施の形態におけるスイッチングレギュレータは、前記第１及び第２の各実施の形態におけるスイッチングレギュレータにおいて、入力電圧Ｖｉｎ以上の電圧になるように出力電圧Ｖｏｕｔの設定が行われたか否かの検出を行う設定電圧検出回路２５と、出力端子ＯＵＴから出力される電流の検出を行い、該検出した電流が所定値以上の過電流であるか否かの検出を行う過電流検出回路２６とを備えるようにした。このことから、第１及び第２の実施の形態における効果に加えて、入力電圧Ｖｉｎ以上の電圧になるように出力電圧Ｖｏｕｔの設定が行われたとき、及び／又は出力端子ＯＵＴが短絡状態になる等の異常が発生し想定以上の電流が出力端子ＯＵＴから流れ出したときの不具合の発生を防止でき、信頼性の向上を図ることができる。
【００４９】
なお、前記第３の実施の形態の説明では、設定電圧検出回路２５及び過電流検出回路２６をそれぞれ備えた場合を例にして説明したが、設定電圧検出回路２５又は過電流検出回路２６のいずれか一方を備えるようにしてもよい。この場合の動作は、前記第３の実施の形態の説明と同様であるのでその説明を省略する。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。
【図２】本発明の第１の実施の形態における降圧型スイッチングレギュレータの他の構成例を示した図である。
【図３】本発明の第２の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。
【図４】本発明の第３の実施の形態における降圧型スイッチングレギュレータの構成例を示した図である。
【図５】従来の降圧型スイッチングレギュレータの例を示した図である。
【符号の説明】
【００５１】
１，１ａ，１ｂ  スイッチングレギュレータ
２  Ｄ／Ａコンバータ
３  誤差増幅回路
４  三角波発生回路
５  ＰＷＭ比較回路
６  第１ドライブ回路
７  第２ドライブ回路
８  逆電流検出回路部
１０  負荷
１５  逆流状態検出回路
１６  出力電圧可変検出回路
１７  カウンタ回路
１８  制御回路
２１  基準電圧発生回路
２５  設定電圧検出回路
２６  過電流検出回路
ＳＷ１  スイッチング素子
ＳＷ２  同期整流用のスイッチング素子
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｒ１〜Ｒ３  抵抗
【図１】
2006262646.tif 000003
【図２】
2006262646.tif 000004
【図３】
2006262646.tif 000005
【図４】
2006262646.tif 000006
【図５】
2006262646.tif 000007