(57)【要約】【課題】画素分割構造を有する液晶表示装置の信頼性を向上する。【解決手段】  液晶層と、液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、画素が、供給されたある１つの表示信号電圧に対して、第１輝度となる第１副画素ＳＰ１と、第１輝度よりも低い第２輝度となる第２副画素ＳＰ２とを有する。第１副画素ＳＰ１の引き込み電圧Ｖｄ１と第２副画素ＳＰ１の引き込み電圧Ｖｄ２が略等しくされている。例えば、トランジスタのドレインがゲートバスラインと重なる面積（Ｓ１とＳ２）が異なっている。【選択図】図１０
2006119539.tif 000002
【特許請求の範囲】
【請求項１】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素が、供給されたある１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度よりも低い第２輝度となる第２副画素とを有する液晶表示装置であって、
前記第１副画素の引き込み電圧と前記第２副画素の引き込み電圧が略等しい、液晶表示装置。
【請求項２】
前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、
前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、
前記第１副画素および前記第２副画素のそれぞれに対応して設けられた第１トランジスタおよび第２トランジスタを有し、
前記第１トランジスタおよび前記第２トランジスタは、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記第１トランジスタおよび前記第２トランジスタがオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記第１トランジスタおよび前記第２トランジスタがオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なる、請求項１に記載の液晶表示装置。
【請求項３】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素が、供給されたある１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度よりも低い第２輝度となる第２副画素とを有する液晶表示装置であって、
前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、
前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、
前記第１副画素および前記第２副画素のそれぞれに対応して設けられた第１トランジスタおよび第２トランジスタを有し、
前記第１トランジスタおよび前記第２トランジスタは、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記第１トランジスタおよび前記第２トランジスタがオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記第１トランジスタおよび前記第２トランジスタがオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、
前記第１副画素の引き込み電圧と前記第２副画素の引き込み電圧との差が小さくなるように、前記第１副画素と前記第２副画素とにおいて、
（１）前記トランジスタのドレインがゲートバスラインと重なる面積が異なっている、
（２）前記副画素電極が前記共通のソースバスラインと重なる面積が異なっている、
（３）前記副画素電極が行方向に隣接する画素に接続されたソースバスラインと重なる面積が異なっている、
（４）前記補助容量の静電容量が異なっている、
（５）前記補助容量対向電極に接続されたＣＳバスラインが前記副画素電極と重なる面積が異なっている、
（６）前記液晶層の厚さが異なっている、
の内の少なくとも１つを満足する、液晶表示装置。
【請求項４】
前記液晶層は垂直配向型液晶層である、請求項３に記載の液晶表示装置。
【請求項５】
前記第１副画素の面積は前記第２副画素の面積よりも小さい、請求項３または４に記載の液晶表示装置。
【請求項６】
前記（１）から（６）のうちの少なくとも１つは、前記第１副画素の引き込み電圧を小さくするように調整されている、請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来、ＴＮモードの液晶表示装置が使用されていたが、ＴＮモードよりも視角特性の優れたＶＡモードやＩＰＳモードの液晶表示装置の利用が広がっている。近年、さらに視野角特性を改善したＭＶＡモードやＳ−ＩＰＳモードの液晶表示装置が、ＴＶやモニターに使用されている。
【０００３】
垂直配向型液晶層を用いるＶＡモードはＩＰＳモードに比べて、黒表示の品位が高いため、高コントラスト比の表示を実現できるという利点を有している。しかしながら、γ特性の視角依存性がＩＰＳモードよりも大きいという欠点を有している。
【０００４】
そこで、特許文献１には、各画素を複数の副画素に分割し、副画素ごとに異なる電圧を供給することによって、γ特性における視角依存性を平均化する方法が提案されている。上記特許文献１に記載されている液晶表示装置は、画素が有する複数の副画素のそれぞれに表示信号電圧が独立に供給される構成を有している。すなわち、画素が２つの副画素（第１副画素および第２副画素）を有する場合、第１副画素に表示信号電圧を供給するソースバスラインと別に第２副画素に表示信号電圧を供給するソースバスラインを設ける必要がある。従って、画素を２分割すると、ソースバスラインおよびソース駆動回路の数が２倍になる。また、第１副画素と第２副画素との供給する互いに異なる表示信号電圧は、表示すべきデータごとに２つずつ予め決められており、ルックアップテーブルに格納されている。
【０００５】
これに対し、特許文献２や特許文献３には、供給されたある１つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置が記載されている。この液晶表示装置においては、第１副画素と第２副画素とに共通のソースバスラインから共通の表示信号電圧が供給されるので、ソースバスラインやソース駆動回路の数を分割数に応じて増加させる必要が無いという利点を有している。
【特許文献１】特開２００３−２９５１６０号公報
【特許文献２】特開２００４−６２１４６号公報
【特許文献３】特開２００４−７８１５７号公報
【特許文献４】特開平６−３３２００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者が特許文献２および３に記載されている液晶表示装置を試作し評価したところ、十分な信頼性が得られないことがあり、この信頼性の低下は、液晶層にＤＣ電圧が印加されることに起因することが分かった。
【０００７】
一般に、液晶表示装置は、表示モードに拘らず、液晶層にＤＣ電圧が印加されるのを防止するために、交流駆動される。すなわち、液晶層に生成される電界の向きを一定時間ごとに反転させることによって、時間平均したときに一定方向の電界（ＤＣ電圧）が残らないように駆動される。アクティブマトリクス型液晶表示装置の各画素の液晶層に印加される電圧は、対向電極に供給される共通電圧（Ｖｃｏｍ）と画素電極に供給される表示信号電圧との差に相当するので、交流駆動においては、対向電極に供給される共通電圧を基準としたときの表示信号電圧の極性を一定時間ごとに反転させていることになる。表示信号電圧の極性を反転させる周期は、例えば一垂直走査期間（典型的には入力画像信号の１フレーム期間）である。
【０００８】
トンジスタを用いるアクティブマトリクス型液晶表示装置では、トランジスタが非導通状態となった直後に、ゲートとドレインとの間の寄生容量（Ｃｇｄ）等の影響による「引き込み電圧（ドレイン引き込み電圧）」と呼ばれる電圧が液晶層に印加される。引き込み電圧は、液晶容量（副画素電極／液晶層／対向電極によって構成される容量、画素容量は液晶容量と補助容量とで構成される。）の大きさに依存し、液晶容量は電圧に依存する。したがって、引き込み電圧によるＤＣ電圧の発生を防止するためには、表示すべきデータ（画像データ、入力画像信号）ごとに、引き込み電圧をキャンセルするように表示信号電圧が設定される。
【０００９】
しかしながら、上記特許文献２や特許文献３に記載されているような、供給された１つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置においては、副画素毎に供給する印加電圧を調節することができないので、引き込み電圧によるＤＣの発生を防止することができず、十分な信頼性が得られないことがある。
【００１０】
本発明は上記課題を解決するためになされたものであり、その主な目的は、画素分割構造を有する液晶表示装置の信頼性を向上することにある。
【課題を解決するための手段】
【００１１】
本発明の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素が、供給されたある１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度よりも低い第２輝度となる第２副画素とを有する液晶表示装置であって、前記第１副画素の引き込み電圧と前記第２副画素の引き込み電圧が略等しい。
【００１２】
ある実施形態において、前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、前記第１副画素および前記第２副画素のそれぞれに対応して設けられた第１トランジスタおよび第２トランジスタを有し、前記第１トランジスタおよび前記第２トランジスタは、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記第１トランジスタおよび前記第２トランジスタがオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記第１トランジスタおよび前記第２トランジスタがオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なる。
【００１３】
ある好ましい実施形態の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素が、供給されたある１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度よりも低い第２輝度となる第２副画素とを有する液晶表示装置であって、前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量とを有し、前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、前記第１副画素および前記第２副画素のそれぞれに対応して設けられた第１トランジスタおよび第２トランジスタを有し、前記第１トランジスタおよび前記第２トランジスタは、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記第１トランジスタおよび前記第２トランジスタがオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記第１トランジスタおよび前記第２トランジスタがオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、前記第１副画素の引き込み電圧と前記第２副画素の引き込み電圧との差が小さくなるように、前記第１副画素と前記第２副画素とにおいて、
（１）前記トランジスタのドレインがゲートバスラインと重なる面積が異なっている、
（２）前記副画素電極が前記共通のソースバスラインと重なる面積が異なっている、
（３）前記副画素電極が行方向に隣接する画素に接続されたソースバスラインと重なる面積が異なっている、
（４）前記補助容量の静電容量が異なっている、
（５）前記補助容量対向電極に接続されたＣＳバスラインが前記副画素電極と重なる面積が異なっている、
（６）前記液晶層の厚さが異なっている、の内の少なくとも１つを満足する。
【００１４】
ある実施形態において、前記液晶層は垂直配向型液晶層である。好ましくは、前記液晶層は、前記画素ごとに複数のドメインを有する。
【００１５】
ある実施形態において、前記第１副画素の面積は前記第２副画素の面積よりも小さい。この場合において、前記（１）から（６）のうちの少なくとも１つは、前記第１副画素の引き込み電圧を小さくするように調整されている。ある実施形態において、前記第２副画素の面積は前記第１副画素の面積の３倍以上である。
【発明の効果】
【００１６】
本発明の液晶表示装置は、その画素が、互いに異なる輝度となる２つの副画素（明副画素および暗副画素）を備え、それによってγ特性の視角依存性を改善する。画素分割の方法には種々のものがあるが、例えば特許文献２または３に記載されている方法を採用すると、供給されたある１つの表示信号電圧に対して互いに異なる輝度となる２つの副画素を比較的簡単な構成で得ることができる。さらに、明副画素および暗副画素の引き込み電圧が互いに略等しく設定されているので、ＤＣ電圧の発生が抑制され、液晶表示装置の信頼性が向上する。特に、上記画素分割技術を適用することによってγ特性の視野角依存性が改善されたＶＡモードの液晶表示装置の信頼性および／または表示品位を向上することができる。本発明の液晶表示装置は、特に大型の液晶テレビに好適に用いられる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら、本発明による実施形態の液晶表示装置の構成を説明する。
【００１８】
本発明による実施形態の液晶表示装置は、図１（ａ）に模式的に示すように画素分割構造を有する。すなわち、図１（ｂ）に示す１つの画素Ｐが２つの副画素ＳＰ１およびＳＰ２に分割されており、それぞれの副画素ＳＰ１およびＳＰ２の輝度をある一定の範囲において異ならせることにより、γ特性の視角依存性の改善を実現する。ここでは、２分割を例示したが、副画素の数（分割数）に特に制限はない。なお、明副画素および暗副画素とは、全ての階調において、明副画素の輝度が暗副画素の輝度よりも高いことを意味するのではなく、ある１つの階調において明副画素の輝度が暗副画素の輝度よりも高ければよい。例えば、特許文献２に記載の画素分割技術を採用すると、後述するように、黒（最低輝度）および白（最高輝度）を表示する場合には、副画素間の輝度は無く、中間調において輝度差が大きくなる（図６参照）。
【００１９】
特許文献２に記載の画素分割技術をＶＡモードの液晶表示装置に適用する場合、明副画素と暗副画素の面積比は、図２に示すように明副画素（ここではＳＰ１）の面積が暗副画素（ここではＳＰ２）よりも小さい方が、斜め視角におけるγ特性がより改善されることが特許文献２に記載されている。なお、本明細書における「画素」は、液晶表示装置が表示を行う最小単位を指し、カラー表示装置の場合は、個々の色（典型的にはＲ、ＧまたはＢ）を表示する「絵素（またはドット）」に対応する。
【００２０】
まず、本発明による実施形態の液晶表示装置の画素分割構成を説明する。互いに異なる輝度となる複数の副画素を設けるために種々の構成が提案されているが、本実施形態の液晶表示装置は、特許文献２に記載されている画素分割構成を有するＶＡモードの液晶表示装置である。
【００２１】
図３に本発明による実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す。ここでは、２分割構造を例示するが、これに限られない。
【００２２】
図３に示すように、画素Ｐは、副画素ＳＰ１と副画素ＳＰ２とに分割されている。副画素ＳＰ１およびＳＰ２を構成する副画素電極１１ａおよび１１ｂには、それぞれ対応するＴＦＴ１４ａ、ＴＦＴ１４ｂ、および補助容量ＣＳ１、ＣＳ２が接続されている。ＴＦＴ１４ａおよびＴＦＴ１４ｂのゲ−ト電極は共通のゲートバスライン（走査線）１２に接続され、ＴＦＴ１４ａおよびＴＦＴ１４ｂのソース電極は共通の（同一の）ソースバスライン（信号線）１３に接続されている。補助容量ＣＳ１およびＣＳ２は、それぞれ対応するＣＳバスライン（補助容量配線）１５ａおよびＣＳバスライン１５ｂに接続されている。補助容量ＣＳ１およびＣＳ２は、それぞれ副画素電極１１ａおよび１１ｂに電気的に接続された補助容量電極と、ＣＳバスライン１５ａおよび１５ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示、例えばゲート絶縁膜）によって形成されている。補助容量ＣＳ１およびＣＳ２の補助容量対向電極は互いに独立しており、それぞれＣＳバスライン１５ａおよび１５ｂから互いに異なる補助容量対向電圧（「ＣＳ信号」ともいう。）が供給され得る構造を有している。後に示す例では、ＣＳバスラインの一部が補助容量対向電極を構成する。
【００２３】
副画素電極１１ａおよび副画素電極１１ｂに、共通のソースバスライン１３から表示信号電圧が供給され、ＴＦＴ１４ａおよびＴＦＴ１４ｂがオフ状態とされたあと、補助容量ＣＳ１およびＣＳ２の補助容量対向電極の電圧（すなわち、ＣＳバスライン１５ａまたはＣＳバスライン１５ｂから供給される電圧）の変化量（変化の方向および大きさによって規定される）を異ならせることによって、それぞれの副画素ＳＰ１およびＳＰ２の液晶容量に印加される実効電圧が異なる状態、すなわち、輝度が異なる状態が得られる。この構成を採用すると、１本のソースバスライン１３から２つの副画素ＳＰ１およびＳＰ２に表示信号電圧を供給することができるので、ソースバスラインの数およびソースドライバの数を増加することなく、副画素ＳＰ１およびＳＰ２の輝度を互いに異ならせることができる。
【００２４】
次に、この液晶表示装置の駆動方法について、図４に示す液晶表示装置の等価回路と各信号の電圧波形（タイミング）を示した図５を用いて説明する。
【００２５】
図５に示した電圧波形では、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。Ｖｇはゲート電圧、Ｖｓはソース電圧、Ｖｃｓ１とＶｃｓ２は副画素ＳＰ１と副画素ＳＰ２のそれぞれの補助容量の電圧、Ｖｌｃ１とＶｌｃ２はそれぞれ副画素ＳＰ１と副画素ＳＰ２の画素電極の電圧を示す。一般に液晶が分極しないようにフレーム反転、ライン反転、ドット反転といった交流駆動を行う。
【００２６】
本実施形態では図５に示すようにｎフレーム目にソース電圧の中央値Ｖｓｃに対して、プラス極性としてソース電圧にＶｓｐを与え、次の（ｎ＋１）フレーム目にマイナス極性としてソース電圧にＶｓｎを与え、且つ、フレームごとにドット反転駆動を行う。ＣＳ１とＣＳ２には、電圧を振幅電圧Ｖａｄで振幅させ、ＣＳ１とＣＳ２の位相を１８０度ずらした信号を入力する。
【００２７】
まず、図５を参照して、ｎフレーム目のときの各信号の電圧の経時変化を説明する。
【００２８】
時刻Ｔ１のとき、ＶｇがＶｇＬからＶｇＨに変化し、両副画素のＴＦＴがＯＮ状態となり、副画素ＳＰ１、副画素ＳＰ２および補助容量ＣＳ１、ＣＳ２にＶｓｐの電圧が充電される。
【００２９】
時刻Ｔ２のとき、ＶｇがＶｇＨからＶｇＬに変化し、両副画素のＴＦＴがＯＦＦ状態となり、副画素ＳＰ１、副画素ＳＰ２と補助容量ＣＳ１、ＣＳ２がソースバスラインと電気的に絶縁される。なお、この直後に寄生容量等の影響による引き込み現象のために、副画素ＳＰ１と副画素ＳＰ２のそれぞれにＶｄ１とＶｄ２の引き込み電圧が発生し、各副画素の電圧は
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２
となる。
【００３０】
またこのとき、
Ｖｃｓ１＝Ｖｃｏｍ−Ｖａｄ
Ｖｃｓ２＝Ｖｃｏｍ＋Ｖａｄ
である。
【００３１】
なお、引き込み電圧Ｖｄ１とＶｄ２は、下記の式のようになる。
【００３２】
Ｖｄ１、Ｖｄ２＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ／（Ｃｌｃ（Ｖ）＋Ｃｇｄ＋Ｃｃｓ）
ここで、ＶｇＨとＶｇＬはそれぞれＴＦＴのゲートオンとゲートオフ時の電圧、ＣｇｄはＴＦＴのゲートとドレインとの間に生じる寄生容量、Ｃｌｃ（Ｖ）は液晶容量の静電容量（容量値）、Ｃｃｓは補助容量の静電容量（容量値）を示す。
【００３３】
次に時刻Ｔ３のとき、ＣＳバスラインＣＳ１の電圧Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、ＣＳバスラインＣＳ２の電圧、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき各副画素の画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１＋２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２−２×Ｋ×Ｖａｄ
となる。ただし、Ｋ＝Ｃｃｓ／（Ｃｌｃ（Ｖ）＋Ｃｃｓ）である。
【００３４】
時刻Ｔ４では、Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２
となる。
【００３５】
時刻Ｔ５では、Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１＋２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２−２×Ｋ×Ｖａｄ
となる。
【００３６】
後は、次にＶｇ＝ＶｇＨとなり書き込みが行われるまで、水平走査期間１Ｈの整数倍ごとに、Ｖｃｓ１、Ｖｃｓ２とＶｌｃ１、Ｖｌｃ２は時刻Ｔ４と時刻Ｔ５を交互に繰り返す。したがって、Ｖｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄ１＋Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄ２−Ｋ×Ｖａｄ
となる。
【００３７】
ｎフレーム目において、各副画素の液晶層に印加される実効電圧は、
Ｖ１＝Ｖｓｐ−Ｖｄ１＋Ｋ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓｐ−Ｖｄ２−Ｋ×Ｖａｄ−Ｖｃｏｍ
となるため、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。
【００３８】
次に、（ｎ＋１）フレーム目のときの各信号の電圧の経時変化を説明する。
【００３９】
（ｎ＋１）フレームでは、極性を反転させるため、Ｖｓを反転させる。そのため、時刻Ｔ１のとき、ＶｇがＶｇＬからＶｇＨに変化し、両副画素のＴＦＴがＯＮ状態となり、補助容量ＣＳ１、ＣＳ２にＶｓｎの電圧が充電される。
【００４０】
時刻Ｔ２では、ｎフレーム目と同様に両副画素のＴＦＴがＯＦＦ状態となり、この直後に副画素ＳＰ１と副画素ＳＰ２のそれぞれにＶｄ１とＶｄ２の引き込み電圧が発生し、各副画素の電圧は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄ１
Ｖｌｃ２＝Ｖｓｎ−Ｖｄ２
となる。
【００４１】
時刻Ｔ３のとき、ＣＳバスラインＣＳ１の電圧Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、ＣＳバスラインＣＳ２の電圧Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき各副画素の画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄ１−２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄ２＋２×Ｋ×Ｖａｄ
となる。
【００４２】
時刻Ｔ４では、Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄ１
Ｖｌｃ２＝Ｖｓｎ−Ｖｄ２
となる。
【００４３】
時刻Ｔ５では、Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄ１−２×Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄ２＋２×Ｋ×Ｖａｄ
となる。
【００４４】
後は、ｎフレームと同様に、Ｖｃｓ１、Ｖｃｓ２とＶｌｃ１、Ｖｌｃ２は時刻Ｔ４と時刻Ｔ５を交互に繰り返す。よって、Ｖｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄ１−Ｋ×Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄ２＋Ｋ×Ｖａｄ
となる。
【００４５】
（ｎ＋１）フレーム目の各副画素の液晶層に印加される実効電圧は、
Ｖ１＝Ｖｓｎ−Ｖｄ１−Ｋ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓｎ−Ｖｄ２＋Ｋ×Ｖａｄ−Ｖｃｏｍ
となるため、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。
【００４６】
また、特許文献２に記載されている画素分割構成は、図６に模式的に示すように、低階調（低輝度）および高階調（高輝度）の表示においては、明副画素と暗副画素との輝度（すわなち液晶層に印加される実効電圧に対応）の差が殆ど無く、中間調の表示において明副画素と暗副画素との輝度の差が生じ、特に中間調におけるＶＡモードのγ特性の視角依存性を効果的に改善する。
【００４７】
しかしながら、この構成を採用すると上述したように、副画素ごとに独立に表示信号電圧を調整することが出来ないため、両方の副画素について引き込み電圧Ｖｄをキャンセルすることができず、ＤＣ電圧が印加されるという問題が発生する。
【００４８】
ここで、この現象を少し詳しく説明する。
【００４９】
引き込み電圧Ｖｄは下の（１）式のようになる。ここで、ＶｇＨとＶｇＬはそれぞれＴＦＴのゲートオンとゲートオフ時の電圧、ＣｇｄはＴＦＴのゲートとドレインとの間に生じる寄生容量、Ｃｌｃ（Ｖ）は液晶容量の静電容量（容量値）、Ｃｃｓは補助容量の静電容量（容量値）を示す。なお、液晶容量の静電容量Ｃｌｃは液晶層に印加する電圧の大きさに依存する。これは誘電異方性を有する液晶分子の配向方向が電圧によって変化するためであり、表示する輝度によって液晶容量の静電容量は異なることになる。一般に、液晶層に印加される電圧が大きい程、液晶層の誘電率は大きくなるので、液晶容量の静電容量が大きくなる。
【００５０】
Ｖｄ＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ／（Ｃｌｃ（Ｖ）＋Ｃｇｄ＋Ｃｃｓ）      （１）
【００５１】
式（１）からわかるように、引き込み電圧Ｖｄは、液晶容量の静電容量に依存する、すなわち、表示する輝度（階調）に依存する。
【００５２】
Ｖｄが階調によって異なるため、ドレイン電圧のＤＣレベル（交流駆動する場合の副画素電極の電位の中央値、ドレイン電圧の実効レベルともいう。）も階調によって異なる。従って、全ての階調に対して対向電圧のレベルを一定にすると、液晶層にＤＣ成分が印加される階調が生じることになる。これを防ぐために、従来から、階調に応じて表示信号電圧（ソース電圧またはドレイン電圧）の中央値（それぞれの階調で交流駆動する場合の副画素電極の電位の中央値）をその階調のＶｄを補償するように設定し、ドレイン電圧のＤＣレベルと対向電圧とを略一致させ、液晶層にＤＣ成分が印加されないようにしているのである。
【００５３】
しかしながら、上記の画素分割技術を採用すると、副画素ＳＰ１（ここでは明副画素）と副画素ＳＰ２（ここでは暗副画素）とでＶｄが異なるために、副画素ＳＰ１のドレイン電圧のＤＣレベルを対向電圧と一致させると、副画素ＳＰ２のドレイン電圧のＤＣレベルは対向電圧と一致せず、副画素ＳＰ２の液晶層にＤＣ成分が印加されることになる。このように、少なくとも一方の副画素の液晶層（および配向膜）にＤＣ成分が印加され、分極を生じる。その結果として、液晶表示装置の信頼性に問題が生じる。
【００５４】
次に、各副画素の引き込み電圧Ｖｄを見積もるために、副画素電極に接続された容量を寄生容量をも考慮して算出する。図７（ａ）および（ｂ）に各副画素電極に接続された各容量とその名称を示し、図８に等価回路図を示す。
【００５５】
各副画素の副画素電極に接続された寄生容量を考慮し、各副画素の引き込み電圧Ｖｄを計算すると下記の式（２）のようになる。式（２）中の各パラメータの沿え字１および２は、それぞれ第１副画素ＳＰ１および第２副画素ＳＰ２に対応することを示す。Ｃｇｄは、ゲートとドレイン（副画素電極）間の寄生容量、Ｃｓｄはソースとドレイン（副画素電極）間の寄生容量（（自）は当該副画素電極に信号電圧を供給するためのソース（ソースバスライン）を意味し、（他）は当該副画素電極が属する画素に行方向に隣接する画素に接続されたソースバスラインを意味する。）。
【００５６】
なお、補助容量ＣＳ１およびＣＳ２は、図７（ａ）および（ｂ）に示すように、それぞれ、補助容量対向電極／絶縁膜／補助容量電極で構成されており、補助容量対向電極はＣＳバスライン１５ａおよび１５ｂの一部によって構成され、補助容量電極１６ａおよび１６ｂはドレイン電極Ｄ１およびＤ２の延設部によって構成されている。絶縁膜１７は、例えばＳｉＮxなどの無機絶縁膜で形成されるゲート絶縁膜である。また、副画素電極１１ａおよび１１ｂは、それぞれドレイン電極Ｄ１およびＤ２に電気的に接続されており、例えば、それぞれ補助容量電極１６ａおよび１６ｂに接続される。ここでは、ドレイン電極Ｄ１およびＤ２、ならびに補助容量電極１６ａおよび１６ｂを覆う層間絶縁膜１９上に、副画素電極１１ａおよび１１ｂを設けた構成を採用しており、補助容量電極１６ａおよび１６ｂと副画素電極１１ａおよび１１ｂとの電気的な接続は例えば層間絶縁膜１９に形成したコンタクトホール（不図示）内で接続される。層間絶縁膜１９は、透明な感光性樹脂を用いて形成される。
【００５７】
このような構成を採用すると、図７（ｂ）に示すように、補助容量電極１６ａと補助容量対向電極１５ａとの間に形成される本来の補助容量Ｃｃｓ１（ここではＣｃｓ１（Ｄ）と表記する）に加えて、副画素電極１１ａと補助容量対向電極１５ａとの間に寄生容量Ｃｃｓ１（Ｂ）が形成される。補助容量の静電容量を最適化する場合には、Ｃｃｓ１（Ｄ）およびＣｃｓ１（Ｂ）の静電容量を最適化する必要がある。
【００５８】
Ｖｄ１＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ１（自）／（Ｃｌｃ１（Ｖ）＋Ｃｇｄ１（自）
＋Ｃｃｓ１（Ｄ）＋Ｃｃｓ１（Ｂ）＋Ｃｓｄ１（自）＋Ｃｓｄ１（他））
Ｖｄ２＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ２（自）／（Ｃｌｃ２（Ｖ）＋Ｃｇｄ２（自）
＋Ｃｃｓ２（Ｄ）＋Ｃｃｓ２（Ｂ）＋Ｃｓｄ２（自）＋Ｃｓｄ２（他））
・・・・（２）
【００５９】
本発明による実施形態の液晶表示装置では、Ｖｄ１＝Ｖｄ２となるように、第１副画素のＣｌｃ１（Ｖ）、Ｃｇｄ１（自）、Ｃｃｓ１（Ｄ）、Ｃｃｓ１（Ｂ）、Ｃｓｄ１（自）、Ｃｓｄ１（他）および第２副画素のＣｌｃ２（Ｖ）、Ｃｇｄ２（自）、Ｃｃｓ２（Ｄ）、Ｃｃｓ２（Ｂ）、Ｃｓｄ２（自）、Ｃｓｄ２（他）の少なくとも１つを調整する。なお、本実施形態の液晶表示装置においては、ゲートバスラインは２つの副画素に共通に設けられているので、（ＶｇＨ−ＶｇＬ）は等しい。
【００６０】
ここで、各副画素の液晶層に印加される電圧の違いを見積もる。図９に各副画素にトランジスタを介して供給される表示信号電圧、すわなわち上記ソース電圧Ｖｓに対して前述のＫの値×２をプロットしたグラフを示す。Ｃｌｃ（Ｖ）の算出には、一般的な垂直配向用の誘電異方性が負の液晶材料の誘電率を用いた。また、各Ｃｃｓの値は、副画素電極に供給されるソース電圧が最大のとき（ここでは７．０Ｖ）のＣｌｃの値の１／２として算出した。もちろん、ＣｃｓとＣｌｃとの比率は画素の構造等に依存するが、現在一般的に用いられている液晶表示装置では、Ｃｃｓ／Ｃｌｃは、０．５以上であり、ここでは最小値として０．５を用いた。
【００６１】
図９から分かるように、ソース電圧が低いときの方が各副画素にかかる電圧の差が大きく、高くなるに従い電圧の差は減少していく。ＶｄはＫの値が大きいほど大きいため、ソース電圧が低いときに引き込み電圧Ｖｄが大きく、Ｖｄ１とＶｄ２との差も大きい。従って、ソース電圧が低いとき（ＶＡモードでは黒表示時）にＶｄ１とＶｄ２とを略等しくすれば、全ての階調に亘って、Ｖｄ１とＶｄ２とを略等しくでき、結果として、ＤＣ電圧の発生を抑制することが出来る。
【００６２】
以下に、本発明による実施形態の液晶表示装置において、Ｖｄ１＝Ｖｄ２とするための具体的な例を説明する。
【００６３】
第１副画素ＳＰ１と第２副画素ＳＰ２との面積比が１：１またはこれに近い場合は、第１副画素（明副画素）の液晶層には第２副画素の液晶層よりも高い実効電圧が印加されるので、上記の式（２）から分かるように、Ｖｄ１はＶｄ２よりも小さくなる。従って、上記のパラメータＣｌｃ（Ｖ）、Ｃｇｄ（自）、Ｃｃｓ（Ｄ）、Ｃｃｓ（Ｂ）、Ｃｓｄ（自）、Ｃｓｄ（他）は、Ｖｄ１を大きくするように設定する必要がある。
【００６４】
これに対し、γ特性の視角依存性をさらに改善するために第１副画素（明副画素）の面積を第２副画素（暗副画素）の面積よりも大きく、例えば、第１副画素と第２副画素との面積比を１：３以上に設定すると、Ｃｌｃ１がＣｌｃ２よりも小さくなる結果、Ｖｄ１がＶｄ２よりも大きくなる。この場合には、上記のパラメータＣｌｃ（Ｖ）、Ｃｇｄ（自）、Ｃｃｓ（Ｄ）、Ｃｃｓ（Ｂ）、Ｃｓｄ（自）、Ｃｓｄ（他）は、Ｖｄ１を小さくするように設定する必要がある。
【００６５】
ここでは、第１副画素と第２副画素との面積比を約１：３に設定した場合に、Ｖｄ１を小さくするための構成を説明する。なお、Ｖｄ１を小さくする代わりにＶｄ２を大きくする、あるいはＶｄ１を小さくするとともにＶｄ２を大きくしてもよい。ここで、Ｖｄ１を小さくする（または大きくする）とは、Ｖｄ１を調節することを考慮しない設計を基準とする。
【００６６】
Ｖｄ１を小さくするためには、上記式（２）から分かるように、分子のＣｇｄ１を小さくする、あるいは、分母のＣｌｃ１（Ｖ）、Ｃｃｓ１（Ｄ）、Ｃｃｓ１（Ｂ）、Ｃｓｄ１（自）およびＣｓｄ１（他）の少なくとも１つを大きくすればよい。
【００６７】
Ｃｇｄ１を小さくするためには、例えば、図１０に示すように、第１副画素ＳＰ１のトランジスタ（ＴＦＴ１）のドレイン（ドレイン電極）がゲート電極（ゲートバスライン）と重なる面積Ｓ１が、第２副画素ＳＰ２のトランジスタ（ＴＦＴ２）のドレインがゲートバスラインと重なる面積Ｓ２よりも小さくされている。図１０（ａ）は本実施形態の液晶表示装置の画素構成を模式的に示す平面図であり、（ｂ）はそのＴＦＴ近傍の構造を模式的に示す平面図である。
【００６８】
図１０に示したように、ＴＦＴ１４ａのドレイン（ドレイン電極）の面積を小さくすることによって、トランジスタ特性をＴＦＴ１４ａとＴＦＴ１４ｂとで違えることなく、Ｖｄ１とＶｄ２とを等しくすることができる。なお、ここで、ゲート電極、ソース電極およびドレイン電極などは、それぞれの電極と同じ電位になるものを含んでおり、ゲート電極はゲートバスラインを含み、ソース電極はソースバスラインを含み、ドレイン電極は副画素電極を含む。また、ＴＦＴを構成する半導体層が各電極と同じ電位となる領域（例えばｎ+層）を有する場合はこれらを含む。
【００６９】
図１１に、本実施形態の他の液晶表示装置の画素構成を模式的に示す。図１１に示した例では、ＴＦＴ１４ａに接続されたソースバスラインと第１副画素電極１１ａとの重なる面積を大きくすることによって、寄生容量Ｃｓｄ１(自）を大きくし、そのことによって、Ｖｄ１とＶｄ２とを等しくしている。勿論、寄生容量Ｃｓｄ２(自）を小さくしても良いし、併用しても良い。
【００７０】
図１２に、本実施形態のさらに他の液晶表示装置の画素構成を模式的に示す。図１２に示した例では、ＴＦＴ１４ａの隣の列のＴＦＴに接続されたソースバスライン（行方向に隣接する画素に接続されているソースバスライン）と第１副画素電極１１ａとの重なる面積を大きくすることによって、寄生容量Ｃｓｄ１(他）を大きくし、そのことによって、Ｖｄ１とＶｄ２とを等しくしている。勿論、寄生容量Ｃｓｄ２(他）を小さくしても良いし、併用しても良い。
【００７１】
図１３に、本実施形態のさらに他の液晶表示装置の画素構成を模式的に示す。図１３に示した例では、第１副画素ＳＰ１の補助容量の静電容量Ｃｃｓ１（Ｃｃｓ１（Ｄ）およびＣｃｓ１（Ｂ）の少なくとも一方）を大きくすることによって、Ｖｄ１とＶｄ２とを等しくしている。例えば、ＣＳバスラインが副画素電極と重なる面積を変えることによって、Ｃｃｓ１（Ｂ）だけを変えることができる。勿論、第２副画素ＳＰ２の補助容量の静電容量Ｃｃｓ２（Ｃｃｓ２（Ｄ）およびＣｃｓ２（Ｂ）の少なくとも一方）を小さくしても良いし、併用しても良い。
【００７２】
図１４に、本実施形態のさらに他の液晶表示装置の画素構成を模式的に示す。図１４に示した例では、第１副画素ＳＰ１の液晶層の厚さｄ１を小さくすることによって、Ｃｌｃ１（Ｖ）を大きくし、そのことによって、Ｖｄ１とＶｄ２とを等しくしている。勿論、Ｃｌｃ２（Ｖ）を小さくしても良いし、併用しても良い。
【００７３】
液晶容量Ｃｌｃは、液晶層の誘電率および電極面積（副画素の面積）に比例し、液晶層の厚さに反比例するので、液晶層の誘電率を変えてもよい。
【００７４】
図１０から図１４を参照しながら説明した構成は、それぞれ単独で用いても良く、これらから選択される２以上の任意の構成を適宜組み合わせても良い。
【００７５】
ここでは、Ｖｄ１を小さくするための構成を説明したが、逆に、Ｖｄ１を大きくするための構成は、第１副画素のＣｌｃ１（Ｖ）、Ｃｇｄ１（自）、Ｃｃｓ１（Ｄ）、Ｃｃｓ１（Ｂ）、Ｃｓｄ１（自）、Ｃｓｄ１（他）および第２副画素のＣｌｃ２（Ｖ）、Ｃｇｄ２（自）、Ｃｃｓ２（Ｄ）、Ｃｃｓ２（Ｂ）、Ｃｓｄ２（自）、Ｃｓｄ２（他）の少なくとも１つを上記の説明と逆の関係となるようにすればよいので、説明を省略する。
【産業上の利用可能性】
【００７６】
本発明によると、画素分割技術を適用することによって、γ特性の視野角依存性が改善されたＶＡモードの液晶表示装置の信頼性を向上することができる。本発明の液晶表示装置は、特に大型の液晶テレビに好適に用いられる。
【図面の簡単な説明】
【００７７】
【図１】（ａ）は、本発明による実施形態の液晶表示装置が有する画素分割構造を示す模式図であり、（ｂ）は通常の画素を示す模式図である。
【図２】明副画素（ＳＰ１）の面積が暗副画素（ＳＰ２）よりも小さい方が、斜め視角におけるγ特性がより改善されることを説明するための模式図である。
【図３】本発明による実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す図である。
【図４】本発明による実施形態の液晶表示装置の等価回路を示す図である。
【図５】図４に示した液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である。
【図６】第１副画素（明副画素）と第２副画素（暗副画素）との輝度差の階調依存性を説明するための模式図である。
【図７】本発明による実施形態の液晶表示装置における各副画素電極に接続された容量と名称を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中の７ｂ−７ｂ’線に沿った断面図である。
【図８】本発明による実施形態の液晶表示装置の寄生容量を含む等価回路図である。
【図９】各副画素に供給されるソース電圧に対して前述のＫ（＝Ｃｃｓ／（Ｃｌｃ（Ｖ）＋Ｃｃｓ））の値×２をプロットしたグラフである。
【図１０】（ａ）は本発明による実施形態の液晶表示装置の画素構成を模式的に示す平面図であり、（ｂ）はそのＴＦＴ近傍の構造を模式的に示す平面図である。
【図１１】本発明による実施形態の他の液晶表示装置の画素構成を模式的に示す図である。
【図１２】本発明による実施形態のさらに他の液晶表示装置の画素構成を模式的に示す図である。
【図１３】本発明による実施形態のさらに他の液晶表示装置の画素構成を模式的に示す図である。
【図１４】本発明による実施形態のさらに他の液晶表示装置の画素構成を模式的に示す図であり、（ａ）は平面図であり、（ｂ）は断面図である。
【符号の説明】
【００７８】
１１ａ、１１ｂ  画素電極
１２  ゲートバスライン（走査線）
１３  ソースバスライン（信号線）
１４ａ、１４ｂ  ＴＦＴ
１５ａ、１５ｂ  ＣＳバスライン（補助容量配線、補助容量対向電極）
１６ａ、１６ｂ  補助容量電極
１７  絶縁膜
１９  層間絶縁膜
ＳＰ１  第１副画素（明副画素）
ＳＰ２  第２副画素（暗副画素）
Ｄ１  ＴＦＴ１４ａのドレイン電極
Ｄ２  ＴＦＴ１４ｂのドレイン電極
【図１】
2006119539.tif 000003
【図２】
2006119539.tif 000004
【図３】
2006119539.tif 000005
【図４】
2006119539.tif 000006
【図５】
2006119539.tif 000007
【図６】
2006119539.tif 000008
【図７】
2006119539.tif 000009
【図８】
2006119539.tif 000010
【図９】
2006119539.tif 000011
【図１０】
2006119539.tif 000012
【図１１】
2006119539.tif 000013
【図１２】
2006119539.tif 000014
【図１３】
2006119539.tif 000015
【図１４】
2006119539.tif 000016