(57)【要約】【課題】  結晶化と同時に触媒元素のゲッタリングを可能にし、熱処理行程を減少させることをことを課題とする。【解決手段】  基板上にゲート電極、ゲート絶縁膜、非晶質半導体膜、１５族から選ばれた元素を含む半導体膜を形成する。非晶質半導体膜及び１５族から選ばれた元素を含む半導体膜を、島状非晶質半導体膜及び島状半導体膜からなる島状領域に形成し、島状領域上にソース電極又はドレイン電極を形成する。ソース電極又はドレイン電極をマスクとして、ソース電極又はドレイン電極に覆われていない島状半導体膜の除去、及び島状非晶質半導体膜の膜厚を減少させ、また一部を露出させる。島状非晶質半導体膜の露出した領域に、結晶化を助長する触媒元素を導入し、加熱により島状非晶質半導体膜の結晶化及び触媒元素のゲッタリングを行う。【選択図】  図２
2006108647.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に、１５族から選ばれた元素を含む第２の半導体膜を形成し、
前記第１の非晶質半導体膜及び１５族から選ばれた元素を含む第２の半導体膜を用いて、それぞれ第１の島状非晶質半導体膜及び第２の島状半導体膜を形成し、
前記第２の島状半導体膜上に、ソース電極又はドレイン電極を形成し、
前記ソース電極又はドレイン電極をマスクとして、前記第２の島状半導体膜の１部を除去してソース領域又はドレイン領域を形成し、及び前記第１の島状非晶質半導体膜の膜厚を減少させると共に１部を露出させ、
前記第１の島状非晶質半導体膜の露出した領域に、前記第１の島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、
前記ソース領域又はドレイン領域及び前記第１の島状非晶質半導体膜を加熱し、前記第１の島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法。
【請求項２】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に、１５族から選ばれた元素を含む第２の半導体膜を形成し、
前記第１の非晶質半導体膜及び１５族から選ばれた元素を含む第２の半導体膜を用いて、それぞれ第１の島状非晶質半導体膜及び第２の島状半導体膜を形成し、
前記第２の島状半導体膜上に、ソース電極又はドレイン電極を形成し、
前記ソース電極又はドレイン電極をマスクとして、前記第２の島状半導体膜の１部を除去してソース領域又はドレイン領域を形成し、及び前記第１の島状非晶質半導体膜の膜厚を減少させると共に１部を露出させ、
前記ソース電極又はドレイン電極及び前記第１の島状非晶質半導体膜の露出した領域を覆ってマスクを形成し、
前記第１の島状非晶質半導体膜の露出した領域上の前記マスクをエッチングして窓を形成し、前記第１の島状非晶質半導体膜の１部を露出させ、
前記窓を介して前記第１の島状非晶質半導体膜の１部に、前記第１の島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、
前記ソース領域又はドレイン領域及び前記第１の島状非晶質半導体膜を加熱し、前記第１の島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法。
【請求項３】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に、１５族から選ばれた元素を含む第２の半導体膜を形成し、
前記第１の非晶質半導体膜及び１５族から選ばれた元素を含む第２の半導体膜を用いて、それぞれ第１の島状非晶質半導体膜及び第２の島状半導体膜を形成し、
前記第１の島状半導体膜上に、ソース電極又はドレイン電極を形成し、
前記ソース電極又はドレイン電極をマスクとして、前記第２の島状半導体膜の１部を除去してソース領域又はドレイン領域を形成し、及び前記第１の島状非晶質半導体膜の膜厚を減少させると共に１部を露出させ、
前記第１の島状非晶質半導体膜の露出した領域に、前記第１の島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、
前記ソース領域又はドレイン領域及び前記第１の島状非晶質半導体膜を加熱し、前記第１の島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成と共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせ、
前記ソース電極又はドレイン電極に電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。
【請求項４】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に、１５族から選ばれた元素を含む第２の半導体膜を形成し、
前記第１の非晶質半導体膜及び１５族から選ばれた元素を含む第２の半導体膜を用いて、それぞれ第１の島状非晶質半導体膜及び第２の島状半導体膜を形成し、
前記第２の島状半導体膜上にマスクを形成し、
前記マスクを用いて、第２の島状半導体膜の１部を除去してソース領域又はドレイン領域を形成し、及び前記第１の島状非晶質半導体膜の膜厚を減少させると共に１部を露出させ、
前記第１の島状非晶質半導体膜の露出した領域に、前記第１の島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、
前記ソース領域又はドレイン領域及び前記第１の島状非晶質半導体膜を加熱し、前記第１の島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせ、
前記ソース領域又はドレイン領域に電気的に接続する配線を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項３又は請求項４において、
前記配線は、低融点導電材料により形成されることを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記配線は、スパッタ法、液滴噴出法又はＣＶＤ法により形成されることを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記加熱により前記１５族から選ばれた元素を活性化させることを特徴とする半導体装置の作製方法。
【請求項８】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１の非晶質半導体膜を形成し、
前記第１の非晶質半導体膜上に、１５族から選ばれた元素を含む第２の半導体膜を形成し、
前記周期表１５族から選ばれた元素を含む第２の半導体膜に周期表１３族から選ばれた元素を導入し、
前記第１の非晶質半導体膜及び１５族及び１３族から選ばれた元素を含む第２の半導体膜を用いて、それぞれ第１の島状非晶質半導体膜及び第２の島状半導体膜を形成し、
前記第２の島状半導体膜上に、ソース電極又はドレイン電極を形成し、
前記ソース電極又はドレイン電極をマスクとして、第２の島状半導体膜の１部を除去してソース領域又はドレイン領域を形成し、及び前記第１の島状非晶質半導体膜の膜厚を減少させると共に１部を露出させ、
前記第１の島状非晶質半導体膜の露出した領域に、前記第１の島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、
前記ソース領域又はドレイン領域及び前記第１の島状非晶質半導体膜を加熱し、前記第１の島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記加熱により前記１５族及び１３族から選ばれた元素を活性化することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、
前記触媒元素は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた１つの元素、又は複数の元素であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、
前記ソース電極又はドレイン電極は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた１つの元素、又は前記元素を主成分とする合金材料もしくは化合物材料を含むことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ）という）等の半導体素子、またそのような半導体素子で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネル、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ表示装置等に代表される電気光学装置に関する。またＴＦＴを用いて形成された、処理速度を向上させるための電気装置、例えば中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ（ＣＰＵ））、及びその作製方法に関する。さらにこれら電気光学装置、電気装置を部品として搭載した電子機器に関する。
【背景技術】
【０００２】
近年、基板上にＴＦＴ等の半導体素子を製造する技術が大幅に進歩し、例えば、アクティブマトリクス型の表示装置への応用開発が進められている。特に結晶性半導体膜を用いたＴＦＴは、従来の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。
【０００３】
ところで半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。しかし、ガラス基板上に半導体素子を形成する場合、ガラス基板が融解しない温度で半導体素子を作製しなければならない。
【０００４】
また半導体素子に用いられる結晶性半導体膜を得るためには、非晶質半導体材料を結晶化させることや、半導体材料に含まれる非晶質成分を結晶化させ、より結晶性を向上させることが必要とされる（例えば特許文献１参照）。
【０００５】
結晶性半導体膜を得るには、非晶質半導体膜に結晶化を促進する触媒元素を添加した後に、加熱により結晶化させる技術が知られている。しかしこのような方法により得られた結晶性半導体膜を用いた場合、膜中に含まれる触媒元素によってＴＦＴ特性が著しく悪化する恐れがある。特に、ＴＦＴのオフ電流が増加してしまう可能性がある。
【０００６】
そのため、このようなＴＦＴ特性の悪化を抑制するには、結晶性半導体膜中の触媒元素を除去する（ゲッタリングする）必要がある。
【０００７】
触媒元素をゲッタリングするためには、リンがドーピングされた半導体膜を用いる方法がある。例えばシリコン膜を新たに上層に形成して熱処理を行ったり、半導体膜の一部にリンを添加しリン濃度が高い領域を作り、その後に熱処理を行ったりすることで、リン濃度が高い部分へ半導体膜中の触媒元素を移動させ、膜中の触媒元素をゲッタリングすることが行われている（例えば特許文献２参照）。
【０００８】
図３（Ａ）〜図３（Ｄ）及び図４（Ａ）〜図４（Ｂ）に従来のＴＦＴの作製工程を示す。まず、基板１０００上にゲート電極１００１、ゲート絶縁膜１００２、非晶質半導体膜１００３を形成する。
【０００９】
次に触媒元素を含む溶液１００４を非晶質半導体膜１００３上にスピンコート法により塗布する（図３（Ａ））。
【００１０】
触媒元素を含む溶液を塗布したら、第１の加熱処理により非晶質半導体膜１００３を結晶化して、結晶性半導体膜１００５を形成する（図３（Ｂ））。
【００１１】
更に結晶性半導体膜１００５上に、１５族から選ばれた元素、（代表的にはリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ））を含む半導体膜１００６を形成しし、第２の加熱処理を行う。第２の加熱処理により、結晶性半導体膜１００５中の触媒元素が、１５族から選ばれた元素を含む半導体膜１００６に移動するすなわち触媒元素がゲッタリングされる（図３（Ｃ））。
【００１２】
次に、結晶性半導体膜１００５及び１５族から選ばれた元素を含む半導体膜１００６を用いて島状の積層膜を形成する（図３（Ｄ））。更に島状の積層膜を覆って導電膜１００７を形成する（図３（Ｅ））。次にマスクを用いて導電膜の一部を除去し、ソース電極又はドレイン電極１００８を形成する（図４（Ａ））。
【００１３】
次いでソース電極又はドレイン電極１００８をマスクとして、島状の積層膜のうち１５族から選ばれた元素を含む半導体膜１００６を完全に除去し、結晶性半導体膜１００５の一部を除去して膜厚を薄くする（図４（Ｂ））。
【００１４】
以上の工程により、ソース領域又はドレイン領域１００９及びチャネル形成領域１０１０を有する逆スタガ型ＴＦＴが形成される。
【特許文献１】特開平１１−１６０７３４号公報
【特許文献２】特開平１１−９７７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来の方法では、（１）結晶化のための熱処理と、（２）触媒元素ゲッタリングのための熱処理という２回の熱処理工程が必要であった。半導体素子の作製プロセスでは、工程増加がコスト高、歩留まり低下に直結するので、工程数は少ないほどよい。
【００１６】
そのため本発明は、結晶化と同時に触媒元素のゲッタリングを可能にし、熱処理行程を減少させることを目的にする。
【課題を解決するための手段】
【００１７】
本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に、１５族から選ばれた元素を含む半導体膜を形成し、前記非晶質半導体膜及び１５族から選ばれた元素を含む半導体膜を用いて、それぞれ島状非晶質半導体膜及び島状半導体膜を形成し、前記島状半導体膜上に、ソース電極又はドレイン電極を形成し、前記ソース電極又はドレイン電極をマスクとして、島状半導体膜の一部を除去してソース領域又はドレイン領域を形成し、及び前記島状非晶質半導体膜の膜厚を減少させると共に一部を露出させ、前記島状非晶質半導体膜の露出した領域に、前記島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、前記ソース領域又はドレイン領域及び前記島状非晶質半導体膜を加熱し、前記島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法に関するものである。
【００１８】
本発明により、結晶化を促進する触媒を用いて結晶性半導体膜を形成し、それを用いて半導体装置を作製する際に、結晶化とゲッタリングの加熱工程を一度に行うことができるので全体の作製工程を削減することができる。
【００１９】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に、１５族から選ばれた元素を含む半導体膜を形成し、前記非晶質半導体膜及び１５族から選ばれた元素を含む半導体膜を用いて、それぞれ島状非晶質半導体膜及び島状半導体膜を形成し、前記島状半導体膜上に、ソース電極又はドレイン電極を形成し、前記ソース電極又はドレイン電極をマスクとして、島状半導体膜の一部を除去してソース領域又はドレイン領域を形成し、及び前記島状非晶質半導体膜の膜厚を減少させると共に一部を露出させ、前記ソース電極又はドレイン電極及び前記島状非晶質半導体膜の露出した領域を覆ってマスクを形成し、前記島状非晶質半導体膜の露出した領域上の前記マスクをエッチングして窓を形成し、前記島状非晶質半導体膜の一部を露出させ、前記窓を介して前記島状非晶質半導体膜の一部に、前記島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、前記ソース領域又はドレイン領域及び前記島状非晶質半導体膜を加熱し、前記島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法に関するものである。
【００２０】
触媒元素を添加する窓を設けることにより、添加する触媒元素を更に少なくすることができ、また結晶が基板と平行な方向に成長する横成長領域を増やすことができる。
【００２１】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に、１５族から選ばれた元素を含む半導体膜を形成し、前記非晶質半導体膜及び１５族から選ばれた元素を含む半導体膜を用いて、それぞれ島状非晶質半導体膜及び島状半導体膜を形成し、前記島状半導体膜上に、ソース電極又はドレイン電極を形成し、前記ソース電極又はドレイン電極をマスクとして、島状半導体膜の一部を除去してソース領域又はドレイン領域を形成し、及び前記島状非晶質半導体膜の膜厚を減少させると共に一部を露出させ、前記島状非晶質半導体膜の露出した領域に、前記島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、前記ソース領域又はドレイン領域及び前記島状非晶質半導体膜を加熱し、前記島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成と共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせ、前記ソース電極又はドレイン電極に電気的に接続する配線を形成することを特徴とする半導体装置の作製方法に関するものである。
【００２２】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に、１５族から選ばれた元素を含む半導体膜を形成し、前記非晶質半導体膜及び１５族から選ばれた元素を含む半導体膜を用いて、それぞれ島状非晶質半導体膜及び島状半導体膜を形成し、前記島状半導体膜上にマスクを形成し、前記マスクを用いて、島状半導体膜の一部を除去してソース領域又はドレイン領域を形成し、及び前記島状非晶質半導体膜の膜厚を減少させると共に一部を露出させ、前記島状非晶質半導体膜の露出した領域に、前記島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、前記ソース領域又はドレイン領域及び前記島状非晶質半導体膜を加熱し、前記島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせ、前記ソース領域又はドレイン領域に電気的に接続する配線を形成することを特徴とする半導体装置の作製方法に関するものである。
【００２３】
また本発明は、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に非晶質半導体膜を形成し、前記非晶質半導体膜上に、１５族から選ばれた元素を含む半導体膜を形成し、前記１５族から選ばれた元素を含む半導体膜に１３族から選ばれた元素を導入し、前記非晶質半導体膜及び１５族及び１３族から選ばれた元素を含む半導体膜を用いて、それぞれ島状非晶質半導体膜及び島状半導体膜を形成し、前記島状半導体膜上に、ソース電極又はドレイン電極を形成し、前記ソース電極又はドレイン電極をマスクとして、島状半導体膜の一部を除去してソース領域又はドレイン領域を形成し、及び前記島状非晶質半導体膜の膜厚を減少させると共に一部を露出させ、前記島状非晶質半導体膜の露出した領域に、前記島状非晶質半導体膜の結晶化を促進する触媒元素を導入し、前記ソース領域又はドレイン領域及び前記島状非晶質半導体膜を加熱し、前記島状非晶質半導体膜結晶化して島状結晶性半導体膜を形成すると共に、前記触媒元素を前記ソース領域又はドレイン領域にゲッタリングさせることを特徴とする半導体装置の作製方法に関するものである。
【００２４】
本発明において、前記配線は、低融点導電材料により形成してもよい。
【００２５】
本発明において、前記配線は、スパッタ法、液滴噴出法又はＣＶＤ法により形成してもよい。
【００２６】
本発明において、前記触媒元素は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素である。
【００２７】
本発明において、前記ソース電極又はドレイン電極は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた一つの元素、又は前記元素を主成分とする合金材料もしくは化合物材料を含むものである。
【００２８】
本発明において、前記加熱により１５族から選ばれた元素又は１３族から選ばれた元素あるいはその両方を活性化することができる。
【発明の効果】
【００２９】
本発明により、結晶化とゲッタリングを同時に行うことができるので加熱処理工程が１回で済み、大幅な工程短縮となる。また、結晶化が横成長プロセスとなることで、結晶性の改善も可能となる。工程数を減少させることにより、コスト高、歩留まり低下を抑制することができる。
【発明を実施するための最良の形態】
【００３０】
本実施の形態を、図１（Ａ）〜図１（Ｄ）及び図２（Ａ）〜図２（Ｄ）を用いて説明する。
【００３１】
まず基板１００上に導電膜を形成し、これを用いてゲート電極１０１を形成する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００３２】
ゲート電極１０１は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層したものを用いてもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極１０１を形成してもよい。本実施の形態では、タングステン（Ｗ）又はモリブデン（Ｍｏ）を用いてゲート電極１０１を形成する。
【００３３】
ゲート電極１０１は、配線と一体形成してもよいし、ゲート電極１０１とゲート配線を別々に形成して電気的に接続させてもよい。
【００３４】
ゲート電極１０１を形成後、ゲート絶縁膜１０２をゲート電極１０１及び基板１００上に形成する。ゲート絶縁膜１０２としては、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、または窒素を含む酸化珪素膜などの絶縁膜を用いることができる。ゲート絶縁膜１０２は、基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ役割もある。本実施の形態では、プラズマＣＶＤにて酸化珪素を成膜してゲート絶縁膜１０２を形成する。
【００３５】
ここではゲート絶縁膜１０２として単層膜を用いた例を示したが、前記絶縁膜を２層以上積層させた構造を用いても良い。
【００３６】
次いで、ゲート絶縁膜１０２上に非晶質半導体膜１０３を形成する（図１（Ａ））。非晶質半導体膜１０３としては、シリコン（Ｓｉ）、またはシリコンゲルマニウム（ＳｉＧｅ）合金を用いればよい。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。本実施の形態では、プラズマＣＶＤ法で、ノンドープ又は１３族から選択された元素、例えばボロン（Ｂ）を微量に添加したアモルファスシリコン膜を非晶質半導体膜１０３として形成する。
【００３７】
次に、非晶質半導体膜１０３上に１５族から選ばれた元素が導入された半導体膜１０４を形成する。この１５族から選ばれた元素が導入された半導体膜は、後の行程でソース領域及びドレイン領域となるだけでなく、結晶化のための触媒元素のゲッタリング領域となる（図１（Ｂ））。本実施の形態では、１５族から選ばれた元素としてリン（Ｐ）を用いる。
【００３８】
次に、ゲート絶縁膜１０２、非晶質半導体膜１０３及び１５族から選ばれた元素が導入された半導体膜１０４をマスクを用いて、島状に形成する。これにより島状非晶質半導体膜１１１及び島状半導体膜１１２を含む島状領域１１３が形成される（図１（Ｃ））。
【００３９】
その後、島状領域１１３を覆って、導電膜１０５を形成する（図１（Ｄ））。導電膜に金属膜を用いると、後の熱工程で島状半導体膜１１２と反応しシリサイドを形成するので、導電率が向上する。またこの導電膜は後の工程で島状非晶質半導体膜１１１及び島状半導体膜１１２をエッチングする際のマスクとして用いられるので、島状半導体膜１１２との選択比が取れる材料が好ましい。
【００４０】
この導電膜１０５としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を単層または積層したものを用いてもよい。本実施の形態では、導電膜としてタングステン（Ｗ）又はモリブデン（Ｍｏ）を用いる。
【００４１】
次に、導電膜上にレジストマスクを形成し、導電膜を用いてソース電極又はドレイン電極１０６を形成する（図２（Ａ））。さらにソース電極又はドレイン電極１０６をマスクとして、島状領域１１３をエッチングする。本実施の形態では、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いてウェットエッチングする。ただし、島状非晶質半導体膜１１１が完全に無くならないように、エッチング時間を調整する。勿論、ドライエッチングを用いてエッチングしても構わない。
【００４２】
ソース電極又はドレイン電極１０６は、配線と一体形成してもよいし、ソース電極又はドレイン電極１０６と配線を別々に形成して電気的に接続させてもよい。
【００４３】
これにより島状半導体膜１１２のうちソース電極又はドレイン電極１０６に覆われていない領域は全て除去され、ソース領域又はドレイン領域１０７が形成される。また島状非晶質半導体膜１１１の膜厚が減少し、ソース電極又はドレイン電極１０６に覆われていない領域１１４が露出する（図２（Ｂ））。
【００４４】
次に、島状非晶質半導体膜１１１の露出した領域１１４の表面上に薄い酸化膜を形成する。前記酸化膜は後の工程で塗布される触媒元素を含む溶液が、領域１１４に均一に塗布されるために形成される。
【００４５】
この薄い酸化膜は、オゾンを水に溶解した状態の水（オゾン水）による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する。本実施の形態では、オゾン水を塗布することにより薄い酸化膜を形成する。
【００４６】
次いで、領域１１４半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある（図２（Ｃ））。
【００４７】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【００４８】
また、触媒元素導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法を用いることが可能である。本実施の形態では、触媒元素としてニッケル（Ｎｉ）を用い、ニッケル酢酸溶液をスピンコート法で領域１１４の表面に塗布する。
【００４９】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜１１１中の水素を離脱させる。これは、島状非晶質半導体膜１１１中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【００５０】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、島状非晶質半導体膜１１１を結晶化させる。この触媒元素により、島状非晶質半導体膜１１１の結晶化の温度を５５０〜６００℃という比較的低温とすることができる。
【００５１】
この加熱処理により、触媒元素が導入された領域から、基板と平行に結晶化が進む。また触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域１０７にゲッタリングされる。これにより、触媒元素が減少した結晶性半導体膜１０９を得ることができる（図２（Ｄ））。
【００５２】
１５族から選ばれた元素、例えばリンは半導体膜中５５０〜６００℃の環境下ではほとんど動かないので、加熱処理により結晶性半導体膜１０９中に、１５族から選ばれた元素と触媒元素が実質的に存在しない領域（チャネル形成領域）１０８と、１５族から選ばれた元素と触媒元素が共存する領域とを形成することができる（図２（Ｅ））。
【００５３】
さらに、リンは、そのままＮチャネル型ＴＦＴのドーパントとして機能する。本実施の形態においては、触媒元素がソース領域又はドレイン領域に残ってはいるが、素子の特性にはほとんど影響しないことが判っている。ソース領域又はドレイン領域に触媒元素が偏析して該領域の抵抗を下げることは都合がよい。
【００５４】
本実施の形態ではＮチャネル型ＴＦＴが作製されたが、Ｐチャネル型ＴＦＴを作製するのであれば、１５族から選ばれた元素が導入された半導体膜１０４に１３族から選ばれた元素を導入すればよい。
【００５５】
１３族から選ばれた元素としては、ボロン（Ｂ）またはガリウム（Ｇａ）を用いることができる。
【００５６】
またこの加熱処理により、ソース領域又はドレイン領域１０７に含まれる、１５族又は１３族から選ばれた元素を活性化することができる。
【００５７】
以上から、ソース領域又はドレイン領域１０７及びチャネル形成領域１０８を有する逆スタガ型ＴＦＴを形成することができる。
【００５８】
このように、従来では結晶化のための加熱処理とゲッタリングのための加熱処理を別々に行わなければならなかったのが、本発明により一度に行うことが可能になる。
【実施例１】
【００５９】
本実施例を図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｄ）及び図９（Ａ）〜図９（Ｃ）を用いて説明する。
【００６０】
まず図７（Ａ）に示すように、基板５００上にゲート電極５０１〜５０３を成膜する。基板５００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００６１】
ゲート電極５０１〜５０３は、導電膜を単層または２層以上積層させた構造を用いて形成する。導電膜を２層以上積層させている場合は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極５０１〜５０３を形成してもよい。また、リン（Ｐ）等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
【００６２】
本実施例では、ゲート電極５０１〜５０３は以下のようにして形成される。まず第１の導電膜として、例えば窒化タンタル（ＴａＮ）膜を１０〜５０ｎｍ、例えば３０ｎｍの膜厚で形成する。そして第１の導電膜上に第２の導電膜として、例えばタングステン（Ｗ）膜を２００〜４００ｎｍ、例えば３７０ｎｍの膜厚で形成し、第１の導電膜及び第２の導電膜の積層膜を形成する。
【００６３】
次に第１の導電膜及び第２の導電膜をエッチングし、ゲート電極５０１〜５０３を形成する。
【００６４】
次にゲート電極５０１〜５０３上にゲート絶縁膜５０４を成膜する。ゲート絶縁膜５０４には、例えば窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層や、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層した積層膜を用いることが可能である。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。本実施例では、プラズマＣＶＤ法にて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ、例えば５０ｎｍの膜厚で成膜する。
【００６５】
またゲート絶縁膜５０４は、基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、後の工程で作製される半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐ働きもある。
【００６６】
次にゲート絶縁膜５０４上に非晶質半導体膜５０５を形成する。非晶質半導体膜５０５の膜厚は１００ｎｍ〜２００ｎｍとする。なお半導体はシリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００６７】
非晶質半導体膜５０５上に、１５族から選ばれた元素が導入された半導体膜５０６を５０ｎｍ〜１００ｎｍの膜厚で形成する。この１５族から選ばれた元素が導入された半導体膜５０６は、後の行程でソース領域及びドレイン領域となるだけでなく、結晶化のための触媒元素のゲッタリング領域となる。本実施例では半導体膜５０６として、リン（Ｐ）を１×１０19ｃｍ-3〜８×１０19ｃｍ-3の濃度で含み、プラズマＣＶＤ法にて成膜されたアモルファスシリコン膜を用いる。
【００６８】
次に、半導体膜５０６の、後にＰチャネル型ＴＦＴ５２１となる領域以外をマスク５０７により覆って、１３族から選ばれた元素を導入する（図７（Ｂ））。本実施例では、１３族から選ばれた元素としてボロン（Ｂ）を用い、半導体膜５０６中の濃度が１×１０19ｃｍ-3〜５×１０21ｃｍ-3となるように、イオン注入法またはイオンドーピング法にて導入し、Ｐ型不純物領域５０８を形成する（図７（Ｃ））。
【００６９】
次に、図８（Ａ）に示すように非晶質半導体膜５０５及び半導体膜５０６を用いて、島状非晶質半導体膜５５０及び島状半導体膜５５３を含む島状領域５５６、島状非晶質半導体膜５５１及び島状半導体膜５５４を含む島状領域５５７、島状非晶質半導体膜５５２及び島状半導体膜５５５を含む島状領域５５８を形成する。
【００７０】
次いで島状領域５５６〜５５８を覆って、導電膜５０９を形成する（図８（Ｂ））。この導電膜５０９としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層したものを用いてもよい。
【００７１】
次に導電膜５０９を用いて電極５１０〜５１４を形成する。電極５１０〜５１４はそれぞれＴＦＴのソース領域又はドレイン領域に接続されており、特に電極５１１はＮチャネル型ＴＦＴのソース領域又はドレイン領域とＰチャネル型ＴＦＴのソース領域又はドレイン領域を接続している（図８（Ｃ））。
【００７２】
次に、電極５１０〜５１４をマスクとして、１５族から選ばれた元素が導入された島状半導体膜５５３〜５５５及び島状非晶質半導体膜５５０〜５５２をエッチングする。本実施例では、ドライエッチング法にて、エッチングガスとしてＣＦ4及びＯ2を用いてエッチングする。ただし、島状非晶質半導体膜５５０〜５５２が完全に無くならないように、エッチング時間を調整する。勿論、ウェットエッチングを用いてエッチングしても構わない（図８（Ｄ））。
【００７３】
次いで、エッチングにより露出した、島状非晶質半導体膜５５０〜５５２の電極５１０〜５１４に覆われていない領域５６０〜５６２に、触媒元素を導入する（図９（Ａ））。
【００７４】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【００７５】
また、触媒元素導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法を用いることが可能である。本実施の形態では、触媒元素としてニッケル（Ｎｉ）を用い、ニッケル酢酸溶液をスピンコート法で非晶質半導体膜５０５の電極５１０〜５１４に覆われていない領域に塗布する。
【００７６】
なお、触媒元素を含む溶液を用いて触媒元素を導入する場合、触媒元素を領域５６０〜５６２に導入する前に、領域５６０〜５６２の表面上に薄い酸化膜を形成することにより、島状非晶質半導体膜５５０〜５５２に対する触媒元素を含む溶液の濡れ性を改善することができる。本実施例では、この薄い酸化膜はＵＶ照射によって形成される。
【００７７】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜５５０〜５５２中の水素を離脱させる。これは、島状非晶質半導体膜５５０〜５５２中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【００７８】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより島状非晶質半導体膜５５０〜５５２を結晶化させ、島状結晶性半導体膜５２０〜５２２を形成する。この加熱処理により結晶化と同時に触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域５２４、５２７、５３０にゲッタリングされる。これにより、触媒元素が減少した島状結晶性半導体膜５２０〜５２２を得ることができる（図９（Ｂ））。
【００７９】
またこの加熱工程により、ソース領域又はドレイン領域５２４、５２７、５３０に含まれる１５族及び１３族から選ばれた元素を活性化することができる。
【００８０】
以上から、逆スタガ型のＮチャネル型ＴＦＴ５４０、Ｐチャネル型ＴＦＴ５４１、Ｎチャネル型ＴＦＴ５４２が形成される。またＮチャネル型ＴＦＴ５４０及びＰチャネル型ＴＦＴ５４１はＣＭＯＳ回路５４３を形成する。
【００８１】
Ｎチャネル型ＴＦＴ５４０は、チャネル形成領域５２５、ソース領域又はドレイン領域５２４、真性領域５２３を有している。またＰチャネル型ＴＦＴ５４１は、チャネル形成領域５２８、ソース領域又はドレイン領域５２７、真性領域５２６を有している。またＮチャネル型ＴＦＴ５４２は、チャネル形成領域５３１、ソース領域又はドレイン領域５３０、真性領域５２９を有している（図９（Ｃ））。
【００８２】
また、本実施例に示す工程によりＰチャネル型ＴＦＴのみを作製することが可能である。すなわち、図７（Ｂ）〜図７（Ｃ）に示すとおり、１５族から選ばれた元素を含む非晶質半導体膜に、１３族から選ばれた元素を導入することによって、Ｐ型不純物領域を形成することができる。その後、図８（Ａ）〜図８（Ｄ）及び図９（Ａ）〜図９（Ｃ）に示す工程を用いればＰチャネル型ＴＦＴを単独で作製することができる。
【００８３】
また、本実施例は、必要であれば実施の形態のいかなる記載とも自由に組み合わせることが可能である。
【実施例２】
【００８４】
本実施例では、触媒元素をより選択的に添加する例を、図５（Ａ）〜図５（Ｄ）、図６（Ａ）〜図６（Ｂ）を用いて説明する。
【００８５】
まず実施の形態に記載の工程に基づいて、図２（Ｂ）に示す島状領域１１３のエッチングまでを行う。なお、実施の形態と同じものは同じ符号で表す（図５（Ａ）。
【００８６】
次に、ソース電極又はドレイン電極１０６及び島状非晶質半導体膜１１１の露出した領域１１４を覆ってマスク２０１を形成する。マスク２０１としては、後の工程で加熱処理を行うので、耐熱性の材料を用いればよい。例えば、酸化珪素、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素を用いる。本実施例では、マスク２０１として酸化珪素を用いる。またマスク２０１にはエッチングにより、領域１１４上に触媒元素導入のための窓２００を設ける。
【００８７】
次いで、窓２００に半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある（図５（Ｃ））。
【００８８】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【００８９】
本実施例では、触媒元素としてニッケル（Ｎｉ）を用い、ニッケル酢酸溶液をスピンコート法で窓２００を介して島状非晶質半導体膜１１１表面に塗布する。
【００９０】
触媒元素を溶液に分散させてスピンコート法で導入する場合、この触媒元素導入の前に、島状非晶質半導体膜１１１の窓２００により露出した領域の表面上に薄い酸化膜を形成して島状非晶質半導体膜１１１に対する溶液への濡れ性を改善することが好ましい。この薄い酸化膜は、オゾンを水に溶解した状態の水（オゾン水）による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する。本実施例では、オゾン水を塗布することにより薄い酸化膜を形成する。
【００９１】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜１１１中の水素を離脱させる。これは、島状非晶質半導体膜１１１中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【００９２】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、島状非晶質半導体膜１１１を結晶化させる。この触媒元素により、島状非晶質半導体膜１１１の結晶化の温度を５５０〜６００℃という比較的低温とすることができる。
【００９３】
この加熱処理により、触媒元素が導入された領域から、基板と平行に結晶化が進む。また触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域２０３にゲッタリングされる（図５（Ｄ））。これにより、触媒元素が減少した結晶性半導体膜２０２を得ることができる（図６（Ａ））。
【００９４】
またこの加熱工程により、ソース領域又はドレイン領域２０３に含まれる１５族又は１３族から選ばれた元素を活性化することができる。
【００９５】
次に水素雰囲気中で、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱する。これにより結晶性半導体膜２０２を水素化することができる。すなわち、結晶性半導体膜２０２中に存在するダングリングボンドを終端化させることができる。
【００９６】
また水素雰囲気中で加熱する代わりに、マスク２０１上に新たに窒化珪素膜又は酸素を含む窒化珪素膜を形成し、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱することによっても、結晶性半導体膜２０２を水素化することができる。
【００９７】
本実施例により、チャネル形成領域２０４、ソース領域又はドレイン領域２０３を有する逆スタガ型ＴＦＴを作製することができる（図６（Ｂ））。
【００９８】
本実施例では、領域１１４上に更にマスク２０１を用いて触媒元素導入の窓２００を形成することによって、より選択的に触媒元素を島状非晶質半導体膜１１１に導入することができる。そのため導入された領域が小さいので結晶性半導体膜２０２の横成長領域を増大させることができ、また導入する触媒元素の量を少なくすることができる。
【００９９】
また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。
【０１００】
例えば、本実施例を実施例１に応用した場合、図９（Ｃ）に示す構造と同様のＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１０１】
すなわち、基板５００上にＮチャネル型ＴＦＴ５４０、Ｐチャネル型ＴＦＴ５４１、Ｎチャネル型ＴＦＴ５４２が形成される。またＮチャネル型ＴＦＴ５４０及びＰチャネル型ＴＦＴ５４１はＣＭＯＳ回路５４３を形成する。
【０１０２】
Ｎチャネル型ＴＦＴ５４０は、ゲート電極５０１、ゲート絶縁膜５０４、チャネル形成領域５２５、ソース領域又はドレイン領域５２４、真性領域５２３を有している。またＰチャネル型ＴＦＴ５４１は、ゲート電極５０２、ゲート絶縁膜５０４、チャネル形成領域５２８、ソース領域又はドレイン領域５２７、真性領域５２６を有している。またＮチャネル型ＴＦＴ５４２は、ゲート電極５０３、ゲート絶縁膜５０４、チャネル形成領域５３１、ソース領域又はドレイン領域５３０、真性領域５２９を有している。
【０１０３】
また、Ｎチャネル型ＴＦＴ５４０のソース領域又はドレイン領域５２４には電極５１０及び５１１が接続され、Ｐチャネル型ＴＦＴ５４１のソース領域又はドレイン領域５２７には電極５１１及び５１２が接続され、Ｎチャネル型ＴＦＴ５４２のソース領域又はドレイン領域５３０には電極５１３及び５１４が接続されている。
【０１０４】
なお、電極５１０〜５１４は配線と一体形成してもよいし、電極と配線を別々に形成して電気的に接続させてもよい。
【実施例３】
【０１０５】
本実施例では、ソース電極又はドレイン電極に接続する配線を低融点導電材料を用いて形成する例を、図１０（Ａ）〜図１０（Ｄ）及び図１１（Ａ）〜図１１（Ｃ）を用いて説明する。
【０１０６】
まず実施の形態に記載の工程に基づいて、図１（Ｄ）に示す導電膜１０５の形成までを行う。なお、実施の形態と同じものは同じ符号で表す（図１０（Ａ））。
【０１０７】
次に、導電膜１０５上にレジストマスクを形成し、導電膜１０５を用いてソース電極又はドレイン電極３０１を形成する。ただし後の工程でソース電極又はドレイン電極３０１とは別に配線を形成するので、この工程ではソース電極又はドレイン電極３０１のみが形成される（図１０（Ｂ））。
【０１０８】
次いでソース電極又はドレイン電極３０１をマスクとして、島状領域１１３をエッチングする。エッチングの方法は実施の形態で述べられたものと同様の方法を用いればよい。これにより島状非晶質半導体膜１１１のソース電極又はドレイン電極３０１によって覆われていない領域３０２が露出する（図１０（Ｃ））。
【０１０９】
次に、露出した領域３０２に触媒元素を導入する。触媒元素及びその導入方法は実施の形態に記載されたものと同様である（図１０（Ｄ））。
【０１１０】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜１１１中の水素を離脱させる。これは、島状非晶質半導体膜１１１中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【０１１１】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、島状非晶質半導体膜１１１を結晶化させる。
【０１１２】
この加熱処理により、触媒元素が導入された領域から、基板と平行に結晶化が進む。また触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域３０３にゲッタリングされる（図１１（Ａ））。これにより、触媒元素の減少した結晶性半導体膜３０５が得られる（図１１（Ｂ））。
【０１１３】
またこの加熱工程により、ソース領域又はドレイン領域３０３に含まれる１５族又は１３族から選ばれた元素を活性化することができる。
【０１１４】
結晶性半導体膜３０５が得られたら、ソース電極又はドレイン電極３０１に接続された配線３０６を形成する（図１１（Ｃ））。
【０１１５】
配線３０６は加熱工程を行った後形成されるので、配線３０６として低融点導電材料、例えばアルミニウム（Ａｌ）、銀（Ａｇ）等を用いることができる。また配線３０６はスパッタ法や液滴吐出法（インクジェット）やＣＶＤ法を用いることが可能である。特に液滴吐出法で配線３０６を形成すると、フォトマスクを用いる必要がないので工程が短縮できる。
【０１１６】
以上によりチャネル形成領域３０４、ソース領域又はドレイン領域３０３を有する逆スタガＴＦＴを形成する。
【０１１７】
また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。
【０１１８】
例えば、本実施例を実施例１に応用した場合、図２５に示すＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１１９】
すなわち、基板９００上にＮチャネル型ＴＦＴ９４１、Ｐチャネル型ＴＦＴ９４２、Ｎチャネル型ＴＦＴ９４３が形成される。またＮチャネル型ＴＦＴ９４１及びＰチャネル型ＴＦ９４２はＣＭＯＳ回路９４４を形成する。
【０１２０】
Ｎチャネル型ＴＦＴ９４１は、ゲート電極９１１、ゲート絶縁膜９０１、チャネル形成領域９２０、真性領域９１８を含む島状結晶性半導体膜９１５、ソース領域又はドレイン領域９１９を有している。またＰチャネル型ＴＦＴ９４２は、ゲート電極９１２、ゲート絶縁膜９０１、チャネル形成領域９２３、真性領域９２１を含む島状結晶性半導体膜９１６、ソース領域又はドレイン領域９２２を有している。またＮチャネル型ＴＦＴ９４３は、ゲート電極９１３、ゲート絶縁膜９０１、チャネル形成領域９２６、真性領域９２４を含む島状結晶性半導体膜９１７、ソース領域又はドレイン領域９２５を有している。
【０１２１】
また、Ｎチャネル型ＴＦＴ９４１のソース領域又はドレイン領域９１９には電極９３１及び９３２が接続され、Ｐチャネル型ＴＦＴ９４２のソース領域又はドレイン領域９２２には電極９３３及び９３４が接続され、Ｎチャネル型ＴＦＴ９４３のソース領域又はドレイン領域９２５には電極９３５及び９３６が接続されている。
【０１２２】
さらに電極９３１には低融点導電材料により形成された配線９５１、電極９３２及び９３３には配線９５２、電極９３４には配線９５３、電極９３５には配線９５４、電極９３６には配線９５５が電気的に接続されている。
【実施例４】
【０１２３】
本実施例では、ソース電極又はドレイン電極に接続する配線を低融点導電材料を用いて形成する別の例を、図１２（Ａ）〜図１２（Ｄ）及び図１３（Ａ）〜図１３（Ｂ）を用いて説明する。
【０１２４】
まず実施の形態及び実施例３に記載の工程に基づいて、図１０（Ｃ）に示す島状非晶質半導体膜１１１及び島状半導体膜１１２のエッチングまでを行う。なお、実施の形態及び実施例３と同じものは同じ符号で表す（図１２（Ａ））。
【０１２５】
次に、ソース電極又はドレイン電極１０６及び島状非晶質半導体膜１１１の露出した領域３０２を覆ってマスク４０１を形成する。マスク４０１としては、後の工程で加熱処理を行うので、耐熱性の材料を用いればよい。例えば、酸化珪素、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素を用いればよい。本実施例では、マスク４０１として酸化珪素を用いる。またマスク４０１にはエッチングにより、領域３０２上に触媒元素導入のための窓４００を設ける。
【０１２６】
次いで、窓４００に半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある（図１２（Ｃ））。
【０１２７】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【０１２８】
また、触媒元素導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法を用いることが可能である。本実施例では、触媒元素としてニッケル（Ｎｉ）を用い、ニッケル酢酸溶液をスピンコート法で窓４００を介して島状非晶質半導体膜１１１表面に塗布する。
【０１２９】
触媒元素を溶液に分散させてスピンコート法で導入する場合、この触媒元素導入の前に、島状非晶質半導体膜１１１の窓４００により露出した領域の表面上に薄い酸化膜を形成して島状非晶質半導体膜１１１に対する溶液への濡れ性を改善することが好ましい。この薄い酸化膜は、オゾンを水に溶解した状態の水（オゾン水）による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する。本実施例では、オゾン水を塗布することにより薄い酸化膜を形成する。
【０１３０】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜１１１中の水素を離脱させる。これは、島状非晶質半導体膜１１１中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【０１３１】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、島状非晶質半導体膜１１１を結晶化させる。この触媒元素により、島状非晶質半導体膜１１１の結晶化の温度を５５０〜６００℃という比較的低温とすることができる。
【０１３２】
この加熱処理により、触媒元素が導入された領域から、基板と平行に結晶化が進む。また触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域４０３にゲッタリングされる（図１２（Ｄ））。これにより、触媒元素が減少した結晶性半導体膜４０２を得ることができる（図１３（Ａ））。
【０１３３】
またこの加熱工程により、ソース領域又はドレイン領域４０３に含まれる１５族又は１３族から選ばれた元素を活性化することができる。
【０１３４】
次に水素雰囲気中で、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱する。これにより結晶性半導体膜４０２を水素化することができる。すなわち、結晶性半導体膜４０２中に存在するダングリングボンドを終端化させることができる。
【０１３５】
また水素雰囲気中で加熱する代わりに、マスク４０１上に新たに窒化珪素膜又は酸素を含む窒化珪素膜を形成し、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱することによっても、結晶性半導体膜４０２を水素化することができる
【０１３６】
結晶性半導体膜４０２が得られたら、ソース電極又はドレイン電極３０１に接続された配線４０５を形成する（図１３（Ｂ））。
【０１３７】
配線４０５は加熱工程を行った後形成されるので、配線４０５として低融点導電材料、例えばアルミニウム（Ａｌ）、銀（Ａｇ）等を用いることができる。また配線４０５はスパッタ法や液滴吐出法（インクジェット）やＣＶＤ法を用いることが可能である。特に液滴吐出法で配線４０５を形成すると、フォトマスクを用いる必要がないので工程が短縮できる。
【０１３８】
以上によりチャネル形成領域４０４、ソース領域又はドレイン領域４０３を有する逆スタガＴＦＴを形成する。
【０１３９】
また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。
【０１４０】
例えば、本実施例を実施例１に応用した場合、図２５に示すＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１４１】
すなわち、基板９００上にＮチャネル型ＴＦＴ９４１、Ｐチャネル型ＴＦＴ９４２、Ｎチャネル型ＴＦＴ９４３が形成される。またＮチャネル型ＴＦＴ９４１及びＰチャネル型ＴＦＴ９４２はＣＭＯＳ回路９４４を形成する。
【０１４２】
Ｎチャネル型ＴＦＴ９４１は、ゲート電極９１１、ゲート絶縁膜９０１、チャネル形成領域９２０、真性領域９１８を含む島状結晶性半導体膜９１５、ソース領域又はドレイン領域９１９を有している。またＰチャネル型ＴＦＴ９４２は、ゲート電極９１２、ゲート絶縁膜９０１、チャネル形成領域９２３、真性領域９２１を含む島状結晶性半導体膜９１６、ソース領域又はドレイン領域９２２を有している。またＮチャネル型ＴＦＴ９４３は、ゲート電極９１３、ゲート絶縁膜９０１、チャネル形成領域９２６、真性領域９２４を含む島状結晶性半導体膜９１７、ソース領域又はドレイン領域９２５を有している。
【０１４３】
また、Ｎチャネル型ＴＦＴ９４１のソース領域又はドレイン領域９１９には電極９３１及び９３２が接続され、Ｐチャネル型ＴＦＴ９４２のソース領域又はドレイン領域９２２には電極９３３及び９３４が接続され、Ｎチャネル型ＴＦＴ９４３のソース領域又はドレイン領域９２５には電極９３５及び９３６が接続されている。
【０１４４】
さらに電極９３１には低融点導電材料により形成された配線９５１、電極９３２及び９３３には配線９５２、電極９３４には配線９５３、電極９３５には配線９５４、電極９３６には配線９５５が電気的に接続されている。
【実施例５】
【０１４５】
本実施例では、実施例１〜実施例４と異なる作製工程で逆スタガＴＦＴを形成する例を、図１４（Ａ）〜図１４（Ｃ）及び図１５（Ａ）〜図１５（Ｄ）、図１６（Ａ）〜図１６（Ｃ）を用いて説明する。
【０１４６】
まず実施の形態に記載の工程に基づいて、図１（Ｃ）に示す島状非晶質半導体膜１１１及び島状半導体膜１１２を有する島状領域１１３の形成までを行う。なお、実施の形態と同じものは同じ符号で表す（図１４（Ａ））。
【０１４７】
次に、島状領域１１３上にフォトマスクを用いて選択的にレジスト６０１を形成し（図１４（Ｂ））、更にレジスト６０１をマスクとして、島状領域１１３をエッチングする。
【０１４８】
これにより島状半導体膜１１２のうちレジスト６０１に覆われていない領域は全て除去される。また島状非晶質半導体膜１１１の膜厚が減少し、レジスト６０１に覆われていない領域６０２が露出する（図１４（Ｃ））。
【０１４９】
次に、ゲート絶縁膜１０２、ソース領域又はドレイン領域、露出した領域６０２を覆ってマスク６０４を形成する。マスク６０４としては、後の工程で加熱処理を行うので、耐熱性の材料を用いればよい。例えば、酸化珪素、窒化珪素、酸素を含む窒化珪素、窒素を含む酸化珪素を用いる。本実施例では、マスク６０４として酸化珪素を用いる。またマスク６０４にはエッチングにより、領域１１４上に触媒元素導入のための窓６０３を設ける（図１５（Ａ））。
【０１５０】
次いで、窓６０３に半導体膜の結晶化を促進する触媒元素を導入する。導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法がある（図１５（Ｂ））。
【０１５１】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【０１５２】
また、触媒元素導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法を用いることが可能である。本実施例では、触媒元素としてニッケル（Ｎｉ）を用い、ニッケル酢酸溶液をスピンコート法で窓６０３を介して島状非晶質半導体膜１１１表面に塗布する。
【０１５３】
触媒元素を溶液に分散させてスピンコート法で導入する場合、この触媒元素導入の前に、島状非晶質半導体膜１１１の窓６０３により露出した領域の表面上に薄い酸化膜を形成して島状非晶質半導体膜１１１に対する溶液への濡れ性を改善することが好ましい。この薄い酸化膜は、オゾンを水に溶解した状態の水（オゾン水）による酸化処理、酸化雰囲気での熱処理またはＵＶ光の照射等により形成する。本実施例では、ＵＶ光の照射により薄い酸化膜を形成する。
【０１５４】
次に窒素雰囲気中において、４５０〜５００℃の温度で１時間保持することにより、島状非晶質半導体膜１１１中の水素を離脱させる。これは、島状非晶質半導体膜１１１中に不対結合手を意図的に形成することにより、後の結晶化に際してのしきい値エネルギーを下げるためである。
【０１５５】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより、島状非晶質半導体膜１１１を結晶化させる。この触媒元素により、島状非晶質半導体膜１１１の結晶化の温度を５５０〜６００℃という比較的低温とすることができる。
【０１５６】
この加熱処理により、触媒元素が導入された領域から、基板と平行に結晶化が進む。また触媒元素は添加された領域から結晶化と共に移動し、ソース領域又はドレイン領域６０８にゲッタリングされる（図１５（Ｃ））。これにより、触媒元素が減少した結晶性半導体膜６０５を得ることができる（図１５（Ｄ））。
【０１５７】
またこの加熱工程により、ソース領域又はドレイン領域６０８に含まれる１５族又は１３族から選ばれた元素を活性化することができる。
【０１５８】
次に水素雰囲気中で、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱する。これにより結晶性半導体膜６０５を水素化することができる。すなわち、結晶性半導体膜６０５中に存在するダングリングボンドを終端化させることができる。
【０１５９】
また水素雰囲気中で加熱する代わりに、マスク６０４上に新たに窒化珪素膜又は酸素を含む窒化珪素膜を形成し、３５０〜４５０℃、好ましくは４１０〜４２０℃にて加熱することによっても、結晶性半導体膜６０５を水素化することができる
【０１６０】
次にゲート絶縁膜１０２、結晶性半導体膜６０５、マスク６０４上に層間絶縁膜６０６を形成する。
【０１６１】
層間絶縁膜６０６としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成してもよい。勿論、層間絶縁膜６０６は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１６２】
また層間絶縁膜６０６としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いてもよい。
【０１６３】
シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１６４】
次いで層間絶縁膜６０６にコンタクトホールを形成して、層間絶縁膜６０６上に導電膜を成膜し、それを用いてソース領域又はドレイン領域６０８と電気的に接続するソース電極又はドレイン電極６０７を形成する。これにより、チャネル形成領域６０９、ソース領域又はドレイン領域６０８を有する逆スタガ型ＴＦＴが作製される（図１６（Ａ））。
【０１６５】
また、層間絶縁膜を形成する前に、マスク６０４をエッチングにより除去してもよい。この場合工程が１つ増えるが、非晶質半導体膜と未反応の触媒元素がＴＦＴに残らないので、マスク６０４を除去した方がＴＦＴの信頼性がより高くなる。
【０１６６】
マスク６０４を除去した場合は、炭素や酸素等の不純物がチャネル形成領域６１４及びソース領域又はドレイン領域６１３に混入されるを防ぐため、層間絶縁膜６１１はシリコンを含む絶縁膜等無機材料で形成するのがより好ましい。
【０１６７】
層間絶縁膜６１１を形成したら、コンタクトホールを形成し、次いで層間絶縁膜６１１上に導電膜を成膜し、それを用いてソース領域又はドレイン領域６１３と電気的に接続するソース電極又はドレイン電極６１２を形成する。これにより、チャネル形成領域６１４、ソース領域又はドレイン領域６１３を有する逆スタガ型ＴＦＴが作製される（図１６（Ｂ））。
【０１６８】
また、マスク６０４を形成後、層間絶縁膜を形成せず、ソース領域又はドレイン領域６２２に接続する配線６２１を形成してもよい。
【０１６９】
配線６２１としては、低融点導電材料、例えばアルミニウム（Ａｌ）、銀（Ａｇ）等を用いることができる。また配線６２１はスパッタ法や液滴吐出法（インクジェット）やＣＶＤ法を用いることが可能である。特に液滴吐出法で配線６２１を形成すると、フォトマスクを用いる必要がないので工程が短縮できる。
【０１７０】
以上によりチャネル形成領域６２３、ソース領域又はドレイン領域６２２を有する逆スタガＴＦＴを形成する（図１６（Ｃ））。
【０１７１】
また、本実施例は、必要であれば実施の形態及び実施例１のいかなる記載とも自由に組み合わせることが可能である。
【０１７２】
例えば、本実施例の図１６（Ａ）に示す構造を実施例１に応用した場合、図２６に示すＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１７３】
すなわち、基板１１０１上にＮチャネル型ＴＦＴ１１５１、Ｐチャネル型ＴＦＴ１１５２、Ｎチャネル型ＴＦＴ１１５３が形成される。またＮチャネル型ＴＦＴ１１５１及びＰチャネル型ＴＦＴ１１５２はＣＭＯＳ回路１１５４を形成する。
【０１７４】
Ｎチャネル型ＴＦＴ１１５１は、ゲート電極１１１１、ゲート絶縁膜１１０２、チャネル形成領域１１２０、真性領域１１１８を含む島状結晶性半導体膜１１１５、ソース領域又はドレイン領域１１１９を有している。またＰチャネル型ＴＦＴ１１５２は、ゲート電極１１１２、ゲート絶縁膜１１０２、チャネル形成領域１１２３、真性領域１１２１を含む島状結晶性半導体膜１１１６、ソース領域又はドレイン領域１１２２を有している。またＮチャネル型ＴＦＴ１１５３は、ゲート電極１１１３、ゲート絶縁膜１１０２、チャネル形成領域１１２６、真性領域１１２４を含む島状結晶性半導体膜１１１７、ソース領域又はドレイン領域１１２５を有している。
【０１７５】
ＴＦＴ１１５１〜１１５３上には、触媒元素のための窓１１６１〜１１６３（図１５（Ａ）の６０３に相当）を有したマスク１１４１（図１５（Ａ）の６０４に相当）が形成される。マスク１１４１上には、層間絶縁膜１１４２（図１５（Ａ）の６０６に相当）が形成され、さらに層間絶縁膜１１４２上には配線１１３１〜１１３５が形成される。
【０１７６】
Ｎチャネル型ＴＦＴ１１５１のソース領域又はドレイン領域１１１９には配線１１３１及び１１３２が接続され、Ｐチャネル型ＴＦＴ１１５２のソース領域又はドレイン領域１１２２には配線１１３２及び１１３３が接続され、Ｎチャネル型ＴＦＴ１１５３のソース領域又はドレイン領域１１２５には配線１１３４及び１１３５が接続されている。
【０１７７】
また、本実施例の図１６（Ｂ）に示す構造を実施例１に応用した場合、図２７に示すＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１７８】
すなわち、基板１２０１上にＮチャネル型ＴＦＴ１２５１、Ｐチャネル型ＴＦＴ１２５２、Ｎチャネル型ＴＦＴ１２５３が形成される。またＮチャネル型ＴＦＴ１２５１及びＰチャネル型ＴＦＴ１２５２はＣＭＯＳ回路１２５４を形成する。
【０１７９】
Ｎチャネル型ＴＦＴ１２５１は、ゲート電極１２１１、ゲート絶縁膜１２０２、チャネル形成領域１２２０、真性領域１２１８を含む島状結晶性半導体膜１２１５、ソース領域又はドレイン領域１２１９を有している。またＰチャネル型ＴＦＴ１２５２は、ゲート電極１２１２、ゲート絶縁膜１２０２、チャネル形成領域１２２３、真性領域１２２１を含む島状結晶性半導体膜１２１６、ソース領域又はドレイン領域１２２２を有している。またＮチャネル型ＴＦＴ１２５３は、ゲート電極１２１３、ゲート絶縁膜１２０２、チャネル形成領域１２２６、真性領域１２２４を含む島状結晶性半導体膜１２１７、ソース領域又はドレイン領域１２２５を有している。
【０１８０】
ＴＦＴ１１５１〜１１５３上には、層間絶縁膜１２４１（図１６（Ｂ）の６１１に相当）が形成され、さらに層間絶縁膜１２４１上には配線１２３１〜１２３５が形成される。
【０１８１】
Ｎチャネル型ＴＦＴ１２５１のソース領域又はドレイン領域１２１９には配線１２３１及び１２３２が接続され、Ｐチャネル型ＴＦＴ１２５２のソース領域又はドレイン領域１２２２には配線１２３２及び１２３３が接続され、Ｎチャネル型ＴＦＴ１２５３のソース領域又はドレイン領域１２２５には配線１２３４及び１２３５が接続されている。
【０１８２】
また、本実施例の図１６（Ｃ）に示す構造を実施例１に応用した場合、図４３に示すＴＦＴ及びＣＭＯＳ回路を得ることができる。
【０１８３】
すなわち、基板１９００上にＮチャネル型ＴＦＴ１９４１、Ｐチャネル型ＴＦＴ１９４２、Ｎチャネル型ＴＦＴ１９４３が形成される。またＮチャネル型ＴＦＴ１９４１及びＰチャネル型ＴＦＴ１９４２はＣＭＯＳ回路１９４４を形成する。
【０１８４】
Ｎチャネル型ＴＦＴ１９４１は、ゲート電極１９１１、ゲート絶縁膜１９０１、チャネル形成領域１９２０、真性領域１９１８を含む島状結晶性半導体膜１９１５、ソース領域又はドレイン領域１９１９を有している。またＰチャネル型ＴＦＴ１９４２は、ゲート電極１９１２、ゲート絶縁膜１９０１、チャネル形成領域１９２３、真性領域１９２１を含む島状結晶性半導体膜１９１６、ソース領域又はドレイン領域１９２２を有している。またＮチャネル型ＴＦＴ１９４３は、ゲート電極１９１３、ゲート絶縁膜１９０１、チャネル形成領域１９２６、真性領域１９２４を含む島状結晶性半導体膜１９１７、ソース領域又はドレイン領域１９２５を有している。
【０１８５】
また、Ｎチャネル型ＴＦＴ１９４１のソース領域又はドレイン領域１９１９には低融点導電材料で形成された配線１９３１及び１９３２が接続され、Ｐチャネル型ＴＦＴ１９４２のソース領域又はドレイン領域１９２２には配線１９３２及び１９３３が接続され、Ｎチャネル型ＴＦＴ１９４３のソース領域又はドレイン領域１９２５には配線１９３４及び１９３５が接続されている。
【実施例６】
【０１８６】
本実施例では、本発明を用いて液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ（ＬＣＤ））を作製する例を図１７（Ａ）〜図１７（Ｂ）、図１８、図１９、図２０（Ａ）〜図２０（Ｄ）、図２１（Ａ）〜図２１（Ｂ）、図２２〜図２４、図４４を用いて示す。
【０１８７】
本実施例で説明する液晶表示装置の作製方法は画素ＴＦＴを含む画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法である。但し、説明を簡単にするために、駆動回路に関しては基本単位であるｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなるＣＭＯＳ回路を図示することとする。
【０１８８】
まず実施例１に基づいて、図９（Ｃ）に示すＮチャネル型ＴＦＴ５４０及びＰチャネル型ＴＦＴ５４１からなるＣＭＯＳ回路５４３、及びＮチャネル型ＴＦＴ５４２が形成される。本実施例において、Ｎチャネル型ＴＦＴ５４２は画素ＴＦＴとして用いられ、ＣＭＯＳ回路５４３は駆動回路の基本単位として用いられる（図１７（Ａ））。
【０１８９】
なお、Ｎチャネル型ＴＦＴ５４０及び５４２、並びにＰチャネル型ＴＦＴ５４１は実施例１に記載の方法で作製されたものに限定されるものではなく、実施例２〜実施例５のいずれかに記載の方法を用いて作製することが可能である。
【０１９０】
次にＴＦＴ５４０〜５４２を覆って、第１層間絶縁膜７０１を形成する。
【０１９１】
第１層間絶縁膜７０１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成する。勿論、第１層間絶縁膜７０１は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０１９２】
なお、第１層間絶縁膜７０１を窒化珪素膜、酸素を含む窒化珪素膜で形成し、加熱処理を行い、第１層間絶縁膜７０１からの水素によって島状結晶性半導体膜５２０〜５２２を水素化してもよい。すなわち、水素により島状結晶性半導体膜５２０〜５２２中に存在するダングリングボンドを終端化させることができる。
【０１９３】
次に、第１層間絶縁膜７０１上に平坦化膜として機能する第２層間絶縁膜７０２を形成する。
【０１９４】
第２層間絶縁膜７０２としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０１９５】
なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１９６】
本実施例では、第２層間絶縁膜７０２としてシロキサンをスピンコート法で形成する。
【０１９７】
第１層間絶縁膜７０１及び第２層間絶縁膜７０２の一部をエッチングして、電極５１４に到達するコンタクトホールを形成する。このコンタクトホール形成においては、エッチングガスとして四フッ化炭素（ＣＦ4）、酸素（Ｏ2）、ヘリウム（Ｈｅ）をそれぞれ５０ｓｃｃｍ、５０ｓｃｃｍ、３０ｓｃｃｍの流量で用いる。
【０１９８】
次いで、第２層間絶縁膜７０２上に導電膜を成膜する。次いでフォトマスクを用いて、導電膜を用いて電極５１４に電気的に接続される画素電極７０３を形成する（図１７（Ｂ））。
【０１９９】
本実施例では透過型の液晶表示パネルを作製するので、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ2）などの透明導電膜を用い、画素電極７０３を形成する。
【０２００】
また、反射型の液晶表示パネルを作製する場合は、画素電極７０３をスパッタ法によりＡｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の光反射性を有する金属材料を用いて形成すればよい。
【０２０１】
なお、図１９に画素部８０１の一部を拡大した上面図を示す。また、図１９は画素電極の形成途中を示しており、左側の画素においては画素電極が形成されているが、右側の画素においては画素電極を形成していない状態を示している。図１９において、実線Ａ−Ａ’で切断した図が、図１７（Ｂ）の画素ＴＦＴ５４２の断面と対応しており、図１７（Ｂ）と対応する箇所には同じ符号を用いている。また、容量配線７１１が設けてあり、保持容量は、第１層間絶縁膜７０１を誘電体とし、画素電極７０３と、該画素電極と重なる容量配線７１１とで形成されている。
【０２０２】
なお本実施例においては、画素電極７０３と容量配線７１１が重なる領域では、第２層間絶縁膜７０２をエッチングし、保持容量は画素電極７０３、第１層間絶縁膜７０１及び容量配線７１１によって形成されている。しかし第２層間絶縁膜７０２も誘電体として用いることが可能であれば、第２層間絶縁膜７０２をエッチングしなくてもよい。その場合第１層間絶縁膜７０１及び第２層間絶縁膜７０２が誘電体として機能する。
【０２０３】
図１９において、ゲート電極５０３は、ゲート電極５０３とは別に形成されたゲート配線７１２と接続されている。また電極５１３はソース配線と一体形成されているが、電極５１３とソース配線は別々に形成してお互いを接続してもよい。
【０２０４】
以上の工程により、基板５００上に逆スタガ型の画素ＴＦＴ５４２、逆スタガ型のＮチャネル型ＴＦＴ５４０及びＰチャネル型ＴＦＴ５４１からなるＣＭＯＳ回路５４３および画素電極７０３が形成された液晶表示パネル用のＴＦＴ基板が完成することができる。
【０２０５】
次いで、画素電極７０３を覆うように、配向膜７０４ａを形成する。なお、配向膜７０４ａは、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜７０４ａの表面にラビング処理を行う。
【０２０６】
そして、対向基板７０５には、着色層７０６ｂ、遮光層（ブラックマトリクス）７０６ａ、及びオーバーコート層７０７からなるカラーフィルタを設け、さらに透明電極もしくは反射電極からなる対向電極７０８と、その上に配向膜７０４ｂを形成する。そして、閉パターンであるシール材７２１を液滴吐出法により画素部８０１と重なる領域を囲むように形成する。ここでは液晶７０９を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、ＴＦＴ基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい（図２０（Ａ））。
【０２０７】
次いで、気泡が入らないように減圧下で液晶７０９の滴下を行い（図２０（Ｂ））、両方の基板５００及び７０５を貼り合わせる（図２０（Ｃ））。閉ループのシールパターン内に液晶を１回若しくは複数回滴下する。液晶の配向モードとしては、液晶分子の配列が光の入射から射出に向かって９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
【０２０８】
なお、一対の基板間隔は、球状のスペーサを散布したり、樹脂からなる柱状のスペーサを形成したり、シール材にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも１つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
【０２０９】
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、１面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる（図２０（Ｄ））。
【０２１０】
そして、異方性導電体層を介し、公知の技術を用いてＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ    Ｃｉｒｃｕｉｔ）８０４を貼りつける。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型の液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
【０２１１】
以上の工程によって得られた液晶表示装置の断面図を図１８に、上面図を図２１（Ａ）に示すとともに、他の液晶表示装置の上面図の例を図２１（Ｂ）に示す。
【０２１２】
図２１（Ａ）中、５００は基板、７０５は対向基板、８０１は画素部、７２１はシール材、８０４はＦＰＣである。なお、液晶を液滴吐出法により吐出させ、減圧下で一対の基板５００及び７０５をシール材７２１で貼り合わせている。
【０２１３】
図２１（Ｂ）中、８０２はソース信号線駆動回路、８０３はゲート信号線駆動回路、７２１ａは第１シール材、７２１ｂは第２シール材である。なお、液晶を液滴吐出法により吐出させ、一対の基板５００及び７０５を第１シール材７２１ａおよび第２シール材７２１ｂで貼り合わせている。駆動回路部８０２及び８０３には液晶は不要であるため、画素部８０１のみに液晶を保持させており、第２シール材７２１ｂはパネル全体の補強のために設けられている。
【０２１４】
以上示したように、本実施例では、ＴＦＴの作製工程を従来よりも短縮できるので、液晶表示装置の作製工程も短縮することが可能となる。本実施例で作製される液晶表示装置は各種電子機器の表示部としても用いることができる。
【０２１５】
なお、本実施例では、ＴＦＴをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０２１６】
上記では、実施例１に示すＴＦＴを用いて液晶表示装置を作製する例を示したが、実施例２〜実施例５により形成されたＴＦＴを用いて液晶表示装置を作製することももちろん可能である。
【０２１７】
例えば、実施例２に基づいて形成したＴＦＴを用いて液晶表示装置を作製した場合は、図１８と同様の液晶表示装置を得ることができる。
【０２１８】
また、図２２〜図２４及び図４４に、実施例３〜実施例５に基づいて作製した液晶表示装置の例を示す。
【０２１９】
図２２は、実施例３〜実施例４の図２５に示すＴＦＴ及びＣＭＯＳ回路を本実施例の液晶表示装置に応用した例である。なお、図１８及び図２５と同じものは同じ符号で示している。
【０２２０】
ただし、ＴＦＴ９４１〜９４３上に平坦化膜としても機能する層間絶縁膜９６１を形成する。層間絶縁膜９６１としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２２１】
シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２２２】
次いで、層間絶縁膜９６１上に導電膜を成膜し、それを用いて配線９５５に電気的に接続される画素電極７０３を形成する。以降の工程は上述したものと同様である。
【０２２３】
図２３は、実施例５の図２６に示すＴＦＴ及びＣＭＯＳ回路を本実施例の液晶表示装置に応用した例である。なお、図１８及び図２６と同じものは同じ符号で示している。
【０２２４】
ただし、配線１１３４及び１１３５、層間絶縁膜１１４２上に、平坦化膜としても機能する第２の層間絶縁膜１１４３を形成する。第２の層間絶縁膜１１４３としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２２５】
なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２２６】
次いで、層間絶縁膜１１４３上に導電膜を成膜し、それを用いて配線１１３５に電気的に接続される画素電極７０３を形成する。以降の工程は上述したものと同様である。
【０２２７】
図２４は、実施例５の図２７に示すＴＦＴ及びＣＭＯＳ回路を本実施例の液晶表示装置に応用した例である。なお、図１８及び図２７と同じものは同じ符号で示している。
【０２２８】
ただし、配線１２３４及び１２３５、層間絶縁膜１２４１上に、平坦化膜としても機能する第２の層間絶縁膜１２４２を形成する。第２の層間絶縁膜１２４２としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２２９】
なおシロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２３０】
次いで、層間絶縁膜１２４２上に導電膜を成膜し、それを用いて配線１２３５に電気的に接続される画素電極７０３を形成する。以降の工程は上述したものと同様である。
【０２３１】
図４４は、実施例５の図４３に示すＴＦＴ及びＣＭＯＳ回路を本実施例の液晶表示装置に応用した例である。なお、図１８及び図４３と同じものは同じ符号で示している。
【０２３２】
ただし、ＴＦＴ１９４１〜１９４３上に平坦化膜としても機能する層間絶縁膜１９５１を形成する。層間絶縁膜１９５１としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２３３】
シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。または置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２３４】
次いで、層間絶縁膜１９５１上に導電膜を成膜し、それを用いて電極１９３５に電気的に接続される画素電極７０３を形成する。以降の工程は上述したものと同様である。
【０２３５】
また、本実施例は、必要であれば実施の形態及び実施例１〜５のいかなる記載とも自由に組み合わせることが可能である。
【実施例７】
【０２３６】
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板１３１０を用い、パネル４枚取りの作製例を図２８（Ａ）〜図２８（Ｄ）、図２９（Ａ）〜図２９（Ｂ）、図３０（Ａ）〜図３０（Ｂ）及び図３１（Ａ）〜図３１（Ｂ）に示す。
【０２３７】
図２８（Ａ）は、ディスペンサ（またはインクジェット）による液晶層形成の途中の断面図を示しており、シール材１３１２で囲まれた画素部１３１１を覆うように液晶材料１３１４を液滴吐出装置１３１６のノズル１３１８から吐出、噴射、または滴下させている。液滴吐出装置１３１６は、図２８（Ａ）中の矢印方向に移動させる。なお、ここではノズル１３１８を移動させた例を示したが、ノズルを固定し、基板を移動させることによって液晶層を形成してもよい。
【０２３８】
また、図２８（Ｂ）には斜視図を示している。シール材１３１２で囲まれた領域のみに選択的に液晶材料１３１４を吐出、噴射、または滴下させ、ノズル走査方向１３１３に合わせて滴下面１３１５が移動している様子を示している。
【０２３９】
また、図２８（Ａ）の点線で囲まれた部分１３１９を拡大した断面図が図２８（Ｃ）及び図２８（Ｄ）である。液晶材料の粘性が高い場合は、連続的に吐出され、図２８（Ｃ）のように繋がったまま表面に付着される。一方、液晶材料の粘性が低い場合には、間欠的に吐出され、図２８（Ｄ）に示すように一滴ずつ液滴が滴下される。
【０２４０】
なお、図２８（Ｃ）及び図２８（Ｄ）中、１３１０は大面積基板、１３２０は画素ＴＦＴ、１３２１は画素電極をそれぞれ指している。画素部１３１１は、マトリクス状に配置された画素電極と、該画素電極と接続されているスイッチング素子、ここでは実施例１〜実施例６の記載に基づいて作製されたＴＦＴと、保持容量とで構成されている。
【０２４１】
ここで、図２９（Ａ）〜図２９（Ｂ）及び図３０（Ａ）〜図３０（Ｂ）を用いて、パネル作製の流れを以下に説明する。
【０２４２】
まず、絶縁表面に画素部１３１１が形成された第１基板１３１０を用意する。第１基板１３１０は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図２９（Ａ）に示すように、不活性気体雰囲気または減圧下で第１基板１３１０上にディスペンサ装置またはインクジェット装置でシール材１３１２を所定の位置（画素部１３１１を囲むパターン）に形成する。半透明なシール材１３１２としてはフィラー（直径６μｍ〜２４μｍ）を含み、且つ、粘度４０〜４００Ｐａ・ｓのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材１３１２は、印刷法で形成することもできる。
【０２４３】
次いで、シール材１３１２に囲まれた領域に液晶材料１３１４をインクジェット法により滴下する（図２９（Ｂ））。液晶材料１３１４としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶材料１３１４をシール材１３１２に囲まれた領域に保持することができる。
【０２４４】
次いで、画素部１３１１が設けられた第１基板１３１０と、対向電極や配向膜が設けられた第２基板１３３１とを気泡が入らないように減圧下で貼りあわせる。（図３０（Ａ））ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材１３１２を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
【０２４５】
また、図３１（Ａ）〜図３１（Ｂ）に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。
【０２４６】
図３１（Ａ）〜図３１（Ｂ）中、１３４１は第１基板支持台、１３４２は第２基板支持台、１３４４は窓、１３４８は下側定盤、１３４９は光源である。なお、図３１（Ａ）〜図３１（Ｂ）において、図２８、図２９（Ａ）〜図２９（Ｂ）、図３０（Ａ）〜図３０（Ｂ）と対応する部分は同一の符号を用いている。
【０２４７】
下側定盤１３４８は加熱ヒータが内蔵されており、シール材を硬化させる。また、第２基板支持台には窓１３４４が設けられており、光源１３４９からの紫外光などを通過させるようになっている。ここでは図示していないが窓１３４４を通して基板の位置アライメントを行う。また、対向基板となる第２基板１３３１は予め、所望のサイズに切断しておき、第２基板支持台１３４２に真空チャックなどで固定しておく。図３１（Ａ）は貼り合わせ前の状態を示している。
【０２４８】
貼り合わせ時には、第１基板支持台１３４１と第２基板支持台１３４２とを下降させた後、圧力をかけて第１基板１３１０と第２基板１３３１を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図３１（Ｂ）に示す。
【０２４９】
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第１基板１３１０を切断する（図３０（Ｂ））。こうして、１枚の基板から４つのパネルを作製することができる。そして、公知の技術を用いてＦＰＣを貼りつける。
【０２５０】
なお、第１基板１３１０、第２基板１３３１としてはガラス基板、またはプラスチック基板を用いることができる。
【０２５１】
以上の工程によって大面積基板を用いた液晶表示装置が作製される。
【０２５２】
また、本実施例は、必要であれば実施の形態、実施例１〜実施例６のいかなる記載と自由に組み合わせることが可能である。
【実施例８】
【０２５３】
本実施例では、本発明を用いて両面射出型ＥＬ（エレクトロルミネセンス：Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を作製する例を、図３２（Ａ）〜図３２（Ｂ）、図３３（Ａ）〜図３３（Ｃ）、図３４（Ａ）〜図３４（Ｂ）、図３５及び図３６を用いて説明する。
【０２５４】
まず実施例１に基づいて、図７（Ａ）に示される１５族から選ばれた元素が導入された半導体膜形成までを行う（図３２（Ａ））。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例１と同様の作製条件、作製工程、成膜材料等を用いている。
【０２５５】
ただし、ＴＦＴ１４５１〜１４５３は実施例２〜実施例５に基づいて形成してもよい。その場合作製条件、作製工程、成膜材料等は各実施例に記載されたものと同様である。
【０２５６】
図３２（Ａ）において、１４０１は基板、１４０２〜１４０４はゲート電極、１４０５はゲート絶縁膜、１４０６は非晶質半導体膜、１４０７は１５族から選ばれた元素が導入された半導体膜である。
【０２５７】
次に、半導体膜１４０７の、後にＰチャネル型ＴＦＴ１４５３となる領域以外をマスク１４０８により覆って、１３族から選ばれた元素を導入する（図３２（Ｂ））。本実施例では、１３族から選ばれた元素としてボロン（Ｂ）を用い、半導体膜１４０７中の濃度が１×１０19ｃｍ-3〜５×１０21ｃｍ-3となるように、イオン注入法またはイオンドーピング法にて導入し、Ｐ型不純物領域１４０９を形成する（図３２（Ｃ））。
【０２５８】
次に、図３２（Ｄ）に示すように非晶質半導体膜１４０６及び半導体膜１４０７を用いて、島状非晶質半導体膜１４１１及び島状半導体膜１４１２を含む島状領域１４２１、島状非晶質半導体膜１４１３及び島状半導体膜１４１４を含む島状領域１４２２、島状非晶質半導体膜１４１５及び島状半導体膜１４１６を含む島状領域１４２３を形成する。
【０２５９】
次いで島状領域１４２１〜１４２３を覆って、導電膜を形成し、それを用いて、ＴＦＴのソース領域又はドレイン領域に接続される、ソース電極又はドレイン電極１４３１〜１４３６を形成する（図３３（Ａ））。この導電膜としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層したものを用いてもよい。
【０２６０】
次に、電極１４３１〜１４３６をマスクとして、島状領域１４２１〜１４２３をエッチングする。（図３３（Ｂ））。
【０２６１】
これにより島状半導体膜１４１２、１４１４及び１４１６それぞれの、ソース電極又はドレイン電極１４３１〜１４３６に覆われていない領域は全て除去される。また島状非晶質半導体膜１４１１、１４１３及び１４１５の膜厚が減少し、ソース電極又はドレイン電極１４３１〜１４３６に覆われていない領域が露出する。
【０２６２】
次いで、エッチングにより露出した、島状非晶質半導体膜１４１１、１４１３及び１４１５の電極１４３１〜１４３６に覆われていない領域に、触媒元素を導入する（図３３（Ｂ））。
【０２６３】
触媒元素としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）から選ばれた一つの元素、又は複数の元素を用いることができる。
【０２６４】
また、触媒元素導入の方法は、触媒元素を溶液に分散させてスピンコート法にて導入する方法や、触媒元素を含む電極を用いてプラズマ処理することで触媒元素を導入する方法を用いることが可能である。
【０２６５】
そして窒素雰囲気中において、５５０〜６００℃、４〜８時間の加熱処理を施すことにより島状非晶質半導体膜１４１１、１４１３及び１４１５を結晶化させ、島状結晶性半導体膜１４３７〜１４３９を形成する。この加熱処理により結晶化と同時に触媒元素は添加された領域から移動し、ソース領域又はドレイン領域１４４２、１４４５、１４４８にゲッタリングされる。これにより、触媒元素が減少した結晶性半導体膜１４３７〜１４３９を得ることができる。
【０２６６】
またこの加熱工程により、ソース領域又はドレイン領域１４４２、１４４５、１４４８に含まれる１５族又は１３族から選ばれた元素を活性化することができる。
【０２６７】
以上から、逆スタガ型のＮチャネル型ＴＦＴ１４５１及び１４５２、Ｐチャネル型ＴＦＴ１４５３が形成される。
【０２６８】
Ｎチャネル型ＴＦＴ１４５１は、チャネル形成領域１４４３、ソース領域又はドレイン領域１４４２、真性領域１４４１を有している。またＮチャネル型ＴＦＴ１４５２は、チャネル形成領域１４４６、ソース領域又はドレイン領域１４４５、真性領域１４４４を有している。またＰチャネル型ＴＦＴ１４５３は、チャネル形成領域１４４９、ソース領域又はドレイン領域１４４８真性領域１４４７を有している（図３３（Ｃ））。
【０２６９】
本実施例においては、Ｐチャネル型ＴＦＴ１４５３は本両面射出型ＥＬ表示装置の画素ＴＦＴとして用いられる。またＮチャネル型ＴＦＴ１４５１及び１４５２は、画素ＴＦＴ１４５３を駆動する駆動回路のＴＦＴとして用いられる。ただし画素ＴＦＴは必ずしもＰチャネル型ＴＦＴである必要はなく、Ｎチャネル型ＴＦＴを用いてもよい。また駆動回路も複数のＮチャネル型ＴＦＴを組み合わせた回路である必要はなく、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを相補的に組み合わせた回路、もしくは複数のＰチャネル型ＴＦＴを組み合わせた回路であってもよい。
【０２７０】
次にＴＦＴ１４５１〜１４５３を覆って、第１層間絶縁膜１４６１を形成する。
【０２７１】
第１層間絶縁膜１４６１としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、またはその積層膜で形成する。勿論、第１層間絶縁膜１４６１は窒素を含む酸化珪素膜や窒化珪素膜、またはその積層膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【０２７２】
なお、第１層間絶縁膜１４６１を窒化珪素、酸素を含む窒化珪素で形成した場合、加熱処理を行い、第１層間絶縁膜１４６１からの水素によって島状結晶性半導体膜１４３７〜１４３９を水素化することも可能である。すなわち、島状結晶性半導体膜１４３７〜１４３９中に存在するダングリングボンドを終端化させることができる。
【０２７３】
次に、第１層間絶縁膜１４６１上に平坦化膜として機能する第２層間絶縁膜１４６２を形成する。
【０２７４】
第２層間絶縁膜１４６２としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、シロキサン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。
【０２７５】
なお、シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成さ、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるものである。また置換基として、フルオロ基を用いてもよい。さらに置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０２７６】
本実施例では、第２層間絶縁膜１４６２としてシロキサンをスピンコート法で形成する。
【０２７７】
次いで、第２層間絶縁膜１４６２上に透光性を有する第３層間絶縁膜１４６３を形成する。第３層間絶縁膜１４６３は、後の工程で画素電極１４６４をエッチングする際、第２層間絶縁膜１４６２である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、画素電極１４６４をエッチングする際、第２層間絶縁膜１４６２がエッチングストッパー膜となるのであれば第３層間絶縁膜１４６３は不要である。
【０２７８】
次いで、第１層間絶縁膜１４６１、第２層間絶縁膜１４６２及び第３層間絶縁膜１４６３にコンタクトホールを形成する。
【０２７９】
次いで第３層間絶縁膜１４６３上に、画素電極（本実施例では透明電極）１４６４、即ち、有機発光素子の陽極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する（図３４（Ａ））。画素電極としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合した酸化インジウム亜鉛（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などの仕事関数の高い（仕事関数４．０ｅＶ以上）透明導電材料を用いることができる（図３４（Ａ））。
【０２８０】
次いで、新たなマスクを用いて画素電極の端部を覆う絶縁物１４６５（隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物１４６５としては、塗布法により得られる感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、またはベンゾシクロブテン）、レジスト、またはＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜（例えば、アルキル基を含むＳｉＯｘ膜）を膜厚０．８μｍ〜１μｍの範囲で用いる。
【０２８１】
次いで、有機化合物を含む層１４７１、１４７２、１４７３、１４７４及び１４７５を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層１４７１の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有する酸化珪素膜で形成した場合には、さらに高い加熱処理（４１０℃）を加えることもできる。
【０２８２】
そして、蒸着マスクを用いて選択的に画素電極上にモリブデン酸化物（ＭｏＯｘ）と、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（α−ＮＰＤ）と、ルブレンとを共蒸着して第１の有機化合物を含む層１４７１（正孔注入層）を形成する。
【０２８３】
なお、ＭｏＯｘの他、銅フタロシアニン（ＣｕＰｃ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の正孔注入性の高い材料を用いることができる。また、ポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の正孔注入性の高い高分子材料を塗布法によって成膜したものを正孔注入層１４７１として用いてもよい。
【０２８４】
次いで、蒸着マスクを用いて選択的にα−ＮＰＤを蒸着し、第１の有機化合物を含む層１４７１の上に第２の有機化合物を含む層（正孔輸送層）１４７２を形成する。なお、α−ＮＰＤの他、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
【０２８５】
次いで、選択的に第３の有機化合物を含む層（発光層）１４７３を形成する。フルカラー表示装置とするためには発光色（Ｒ、Ｇ、Ｂ）ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
【０２８６】
次いで、蒸着マスクを用いて選択的にＡｌｑ3（トリス（８−キノリノラト）アルミニウム）を蒸着し、発光層１４７３上に第４の有機化合物を含む層（電子輸送層）１４７４を形成する。なお、Ａｌｑ3の他、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）2）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）2）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）なども電子輸送性が高いため、電子輸送層１４７４として用いることができる。
【０２８７】
次いで、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）とリチウム（Ｌｉ）とを共蒸着し、電子輸送層１４７４および絶縁物１４６５を覆って全面に第５の有機化合物を含む層（電子注入層）１４７５を形成する。ベンゾオキサゾール誘導体（ＢｚＯＳ）を用いることで、後の工程に行われる透明電極１４７６形成時におけるスパッタ法に起因する損傷を抑制している。なお、ＢｚＯｓ：Ｌｉ以外に、ＣａＦ2、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Ａｌｑ3とマグネシウム（Ｍｇ）とを混合したものも用いることができる。
【０２８８】
次に、電子注入層１４７５の上に透明電極１４７６、即ち、有機発光素子の陰極を膜厚１０ｎｍ〜８００ｎｍの範囲で形成する。透明電極１４７６としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物や酸化インジウムに２〜２０ａｔｏｍｉｃ％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）を用いることができる。
【０２８９】
以上のようにして、発光素子が作製される。発光素子を構成する陽極、第１の有機化合物を含む層〜第５の有機化合物を含む層、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは１００ｎｍ程度の薄い膜厚とすることが望ましい。
【０２９０】
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層１４７７を形成する。透明保護層１４７７としては、スパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ））または窒素を含む酸化珪素膜（ＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）などを用いることができる（図３４（Ｂ））。
【０２９１】
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第２の基板１４８１と基板１４０１とを貼り合わせる。第２の基板１４８１も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙（不活性気体）として乾燥剤を配置してもよいし、透明なシール材（紫外線硬化または熱硬化のエポキシ樹脂など）を一対の基板間に充填してもよい。
【０２９２】
発光素子は、画素電極１４６４及び１４７６が透光性材料で形成されるため、一つの発光素子から２方向、即ち両面側から採光することができる。
【０２９３】
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
【０２９４】
最後に光学フィルム（偏光板、または円偏光板）１４８２及び１４８３を設けてコントラストを向上させる（図３５）。
【０２９５】
図３６に画素部の画素ＴＦＴをＲＧＢによって作り分けた例を示す。赤色（Ｒ）用の画素には、画素ＴＦＴ１４５３Ｒが画素電極１４６４Ｒに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｒ，第２の有機化合物を含む層（正孔輸送層）１４７２Ｒ、第３の有機化合物を含む層（発光層）１４７３Ｒ、第４の有機化合物を含む層（電子輸送層）１４７４Ｒ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（陰極）１４７６、透明保護層１４７７が形成される。
【０２９６】
また緑色（Ｇ）用の画素には、画素ＴＦＴ１４５３Ｇが画素電極１４６４Ｇに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｇ，第２の有機化合物を含む層（正孔輸送層）１４７２Ｇ、第３の有機化合物を含む層（発光層）１４７３Ｇ、第４の有機化合物を含む層（電子輸送層）１４７４Ｇ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（陰極）１４７６、透明保護層１４７７が形成される。
【０２９７】
さらに青色（Ｂ）用の画素には、画素ＴＦＴ１４５３Ｂが画素電極１４６４Ｂに接続されており、第１の有機化合物を含む層（正孔注入層）１４７１Ｂ、第２の有機化合物を含む層（正孔輸送層）１４７２Ｂ、第３の有機化合物を含む層（発光層）１４７３Ｂ、第４の有機化合物を含む層（電子輸送層）１４７４Ｂ、第５の有機化合物を含む層（電子注入層）１４７５、透明電極（陰極）１４７６、透明保護層１４７７が形成される。
【０２９８】
このうち発光層１４７３Ｒ、１４７３Ｇ及び１４７３Ｂについて、赤色の発光を示す発光層１４７３Ｒとしては、Ａｌｑ3：ＤＣＭ、またはＡｌｑ3：ルブレン：ＢｉｓＤＣＪＴＭなどの材料を用いる。また、緑色の発光を示す発光層１４７３Ｇとしては、Ａｌｑ3：ＤＭＱＤ（Ｎ，Ｎ’−ジメチルキナクリドン）、またはＡｌｑ3：クマリン６などの材料を用いる。また、青色の発光を示す発光層１４７３Ｂとしては、α―ＮＰＤ、またはｔＢｕ−ＤＮＡなどの材料を用いる。
【０２９９】
なお、本実施例では、ＴＦＴをシングルゲート構造としたが、これに限定されず、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【０３００】
なお本実施例では、両面射出型パネル（デュアルエミッションパネル）について説明したが、片面射出型パネルである上面射出型パネル（トップエミッションパネル）、もしくは下面射出型パネル（ボトムエミッションパネル）の構成を用いてももちろんよい。
【０３０１】
上面射出型パネルを作製するには、有機発光素子の陽極を透明電極でなく、遮光性のある材料で形成すればよい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。またそれ以外にも、有機発光素子の陽極を窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層としてもよいし、３層以上の積層を用いてもよい。
【０３０２】
また、上面射出型パネルの陰極は、透明または半透明であることが好ましく、画素電極と同じ材料を用いて形成することができる。
【０３０３】
また下面射出型パネルを作製するには、有機発光素子の陽極は画素電極と同じ材料を用いて形成することができる。
【０３０４】
一方下面射出型パネルの陰極としては、遮光性があり仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ2、または窒化カルシウム）を用いればよい。
【０３０５】
なお上面射出型パネル又は下面射出型パネルを作製する際、有機発光素子中の有機化合物を含む層は、それぞれの陽極や陰極の材料に合わせて適宜変えてもよい。
【０３０６】
また発光素子から発せられる光には、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれて、本実施例においてはその一方又は両方を用いることができる。
【０３０７】
また、本実施例は、実施例１の工程を利用して実施されることは既に説明したが、必要であれば実施の形態、実施例２〜実施例５のいかなる記載とも自由に組み合わせることが可能である。
【実施例９】
【０３０８】
本実施例では、本発明を用いてＩＤチップを作製した例を図３７（Ａ）〜図３７（Ｂ）、図３８（Ａ）〜図３８（Ｂ）、図３９（Ａ）〜図３９（Ｂ）及び図４０（Ａ）〜図４０（Ｂ）を用いて示す。
【０３０９】
なお本実施例では、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【０３１０】
なお、ここでＩＤチップというのは、物体の識別に利用される集積回路のことであり、ＩＤチップ自身に識別するための情報が記録されている。ＩＤチップは、電波や電磁波により管理システムや読み取り器と、情報を送信又は受信、或いはその両方をすることが可能である。ＩＤチップの持つ情報により、ＩＤチップを取り付けられた物の産地、賞味期限、流通経路等が分かるようになり、また医療薬品分野におうようした場合、医薬品や患者にＩＤチップを付けることによって、安全を管理したりすることができる。
【０３１１】
まず図３７（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）４０００上に剥離層４００１を形成する。第１の基板４０００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０３１２】
剥離層４００１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層４００１は、スパッタ法、減圧熱ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧熱ＣＶＤ法で形成し、剥離層４００１として用いる。なお剥離層４００１はシリコンに限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層４００１の膜厚は、５０〜６０ｎｍとするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよい。
【０３１３】
次に、剥離層４００１上に、下地膜４００２を形成する。下地膜４００２は第１の基板４０００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜４００２は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜４００２は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。
【０３１４】
本実施例では、第１層下地膜（下層下地膜）４００２ａとして膜厚１００ｎｍの窒素を含む酸化珪素膜（ＳｉＯＮ膜）、第２層下地膜（中層下地膜）４００２ｂとして膜厚５０ｎｍの酸素を含む窒化珪素膜（ＳｉＮＯ膜）、第３層下地膜（上層下地膜）４００２ｃとして膜厚１００ｎｍの窒素を含む酸化珪素膜（ＳｉＯＮ膜）を順に積層して下地膜４００２を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層下地膜４００２ａをＳｉＯＮ膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによって形成しても良い。また、中層下地膜４００２ｂをＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ3Ｎ4等）を用いてもよい。また、上層下地膜４００２ｃをＳｉＯＮ膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０３１５】
或いは、剥離層４００１に最も近い、下地膜４００２の下層下地膜４００２ａをＳｉＯＮ膜または酸化珪素膜で形成し、中層下地膜４００２ｂをシロキサン系樹脂で形成し、上層下地膜４００２ｃを酸化珪素膜で形成しても良い。
【０３１６】
ここで、酸化珪素膜は、ＳｉＨ4とＯ2、又はＴＥＯＳ（テトラエトキシシラン）とＯ2等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ4とＮＨ3の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、窒素を含む酸化珪素膜（ＳｉＯＮ：Ｏ＞Ｎ）、酸素を含む窒化珪素膜（ＳｉＮＯ：Ｎ＞Ｏ）は、代表的には、ＳｉＨ4とＮ2Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０３１７】
下地膜４００２を形成したら、次に実施例１と同様の作製工程により、図７（Ａ）〜図９（Ｃ）のＴＦＴ形成までの作製を行う。また本実施例の作製条件、作製工程、成膜材料等について、特に記載のないものは実施例１と同様の作製条件、作製工程、成膜材料等を用いている（図３７（Ａ））。
【０３１８】
ただし、本実施例においては、基板４０００上にｎチャネル型ＴＦＴ４０１１及び４０１３、ｐチャネル型ＴＦＴ４０１２を形成する。ｎチャネル型ＴＦＴ４０１１は、下地膜４００２にゲート電極４１０１、ゲート絶縁膜４１０４、チャネル形成領域４１１３を含む島状結晶性半導体膜４１１１、ソース領域又はドレイン領域４１１２を有している。
【０３１９】
ｐチャネル型ＴＦＴ４０１２は、下地膜４００２にゲート電極４１０２、ゲート絶縁膜４１０４、チャネル形成領域４１１６を含む島状結晶性半導体膜４１１４、ソース領域又はドレイン領域４１１５を有している。
【０３２０】
ｎチャネル型ＴＦＴ４０１３は、下地膜４００２にゲート電極４１０３、ゲート絶縁膜４１０４、チャネル形成領域４１１９を含む島状結晶性半導体膜４１１７、ソース領域又はドレイン領域４１１８を有している。
【０３２１】
また、配線４３００、４３０１はｎチャネル型ＴＦＴ４０１１のソース領域又はドレイン領域４１１２に、配線４３０１、４３０２はｐチャネル型ＴＦＴ４０１２のソース領域又はドレイン領域４１１５に、配線４３０３、４３０４はｎチャネル型ＴＦＴ４０１３のソース領域又はドレイン領域４１１８に、それぞれ接続されている。さらに配線４３０４は、図示しないがｎチャネル型ＴＦＴ４０１３のゲート電極４１０３にも接続されている。ｎチャネル型ＴＦＴ４０１３は、乱数ＲＯＭのメモリ素子として用いることができる。
【０３２２】
さらに、この後、ＴＦＴ４０１１〜４０１３及び配線４３００〜４３０４を保護するための第１層間絶縁膜４２００を形成する。第１層間絶縁膜は、アルカリ金属やアルカリ土類金属のＴＦＴ４０１１〜４０１３への侵入を防ぐことができる、窒化珪素、窒素を含む酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度のＳｉＯＮ膜を、第１層間絶縁膜４２００として用いることができる。この場合、水素化処理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ４０１１〜４０１３上には、ＳｉＯＮ、ＳｉＮｘ及びＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ４０１１〜４０１３が下地膜４００２と第１層間絶縁膜４２００とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
【０３２３】
次に第１層間絶縁膜４２００上に、第２層間絶縁膜４２０１を形成する。第２層間絶縁膜４２０１は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０３２４】
第２層間絶縁膜４２０１の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第２層間絶縁膜４２０１を形成しても良い。
【０３２５】
さらに本実施例では、第２層間絶縁膜４２０１上に、第３層間絶縁膜４２０２を形成する（図３７（Ｂ））。第３層間絶縁膜４２０２としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、レジスト等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
【０３２６】
なお、第２層間絶縁膜４２０１又は第３層間絶縁膜４２０２の膜剥がれや割れが生じるのを防ぐために、第２層間絶縁膜４２０１又は第３層間絶縁膜４２０２中にフィラーを混入させておいても良い。
【０３２７】
次に、第１層間絶縁膜４２００、第２層間絶縁膜４２０１及び第３層間絶縁膜４２０２にコンタクトホールを形成する。さらに第３層間絶縁膜４２０２上に導電性材料膜を形成し、それを用いてアンテナ４３０５を形成する（図３８（Ａ））。アンテナ４３０５は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。
【０３２８】
アンテナ４３０５は、配線４３００と接続されている。なお図３８（Ａ）では、アンテナ４３０５が配線４３００と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ４３０５と配線４３００とを電気的に接続するようにしても良い。
【０３２９】
アンテナ４３０５は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ４３０５が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ４３０５を形成することも可能である。例えば、Ｎｉなどで形成した配線に、Ｃｕを無電解めっきでコーティングして、アンテナ４３０５を形成しても良い。
【０３３０】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ４３０５を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。
【０３３１】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ４３０５を形成する場合、該アンテナ４３０５の密着性が高まるような処理を、第３層間絶縁膜４２０２の表面に施すことが望ましい。
【０３３２】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３層間絶縁膜４２０２の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３層間絶縁膜４２０２の表面に付着させる方法、第３層間絶縁膜４２０２の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。
【０３３３】
第３層間絶縁膜４２０２に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な駆動が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３層間絶縁膜４２０２の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【０３３４】
そして図３８（Ｂ）に示すように、アンテナ４３０５を形成した後、アンテナ４３０５を覆うように、第３層間絶縁膜４２０２上に保護層４４００を形成する。保護層４４００は、後に剥離層４００１をエッチングにより除去する際に、アンテナ４３０５を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層４４００を形成することができる。
【０３３５】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層４４００を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第３層間絶縁膜４２０２と保護層４４００を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層４４００の除去がスムーズに行なわれるように、第３層間絶縁膜４２０２を覆うように、無機絶縁膜（ＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡｌＮXＯY膜）を形成しておくことが好ましい。
【０３３６】
次に図３９（Ａ）に示すように、ＩＤチップどうしを分離するために溝４４０１を形成する。溝４４０１は、剥離層４００１が露出する程度であれば良い。溝４４０１の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板４０００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝４４０１を形成する必要はない。
【０３３７】
次に図３９（Ｂ）に示すように、剥離層４００１をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝４４０１から導入する。本実施例では、例えばＣｌＦ3（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ3等のフッ化ハロゲンを用いることで、剥離層４００１が選択的にエッチングされ、第１の基板４０００をＴＦＴ４０１１〜４０１３から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０３３８】
次に図４０（Ａ）に示すように、剥離されたＴＦＴ４０１１〜４０１３及びアンテナ４３０５を、接着剤４５０１を用いて第２の基板４５００に貼り合わせる。接着剤４５０１は、第２の基板４５００と下地膜４００２とを貼り合わせることができる材料を用いる。接着剤４５０１は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０３３９】
第２の基板４５００として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板４５００として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板４５００は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
【０３４０】
次に図４０（Ｂ）に示すように、保護層４４００を除去した後、アンテナ４３０５を覆うように接着剤４５０３を第３層間絶縁膜４２０２上に塗布し、カバー材４５０２を貼り合わせる。カバー材４５０２は第２の基板４５００と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤４５０３の厚さは、例えば１０〜２００μｍとすれば良い。
【０３４１】
また接着剤４５０３は、カバー材４５０２と第３層間絶縁膜４２０２及びアンテナ４３０５とを貼り合わせることができる材料を用いる。接着剤４５０３は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０３４２】
上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板４５００とカバー材４５０２との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤４５０１と接着剤４５０３間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ2）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）程度とすることができる。
【０３４３】
なお集積回路を、第２の基板４５００とカバー材４５０２の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板４５００とカバー材４５０２の間の距離をｄとすると、第２の基板４５００と、集積回路の厚さ方向における中心との距離ｘが、以下の［数１］を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御することが望ましい。
【０３４４】
【数１】
2006108647.tif 000003
【０３４５】
また好ましくは、以下の［数２］を満たすように、接着剤４５０１、接着剤４５０３の厚さを制御する。
【０３４６】
【数２】
2006108647.tif 000004
【０３４７】
なお図４０（Ｂ）では、カバー材４５０２を用いる例を示しているが、本発明はこの構成に限定されない。例えば図４０（Ａ）に示した工程までで終了としても良い。
【０３４８】
なお本実施例では、耐熱性の高い第１の基板４０００と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０３４９】
またＩＤチップの可撓性を確保するために、下地膜４００２に接する接着剤４５０１に有機樹脂を用いる場合、下地膜４００２として窒化珪素膜または窒素を含む酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。
【０３５０】
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板４５００が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴ４０１１〜４０１３のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板４５００が曲がっても、それによってＴＦＴ４０１１〜４０１３の特性に影響が出るのをより抑えることができる。
【０３５１】
なお本実施例では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【０３５２】
なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に望ましい。
【０３５３】
また本実施例のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、ガラス基板を用いた方が半導体基板を用いるよりも、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ2のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。
【０３５４】
従って、７３０×９２０ｍｍ2のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。
【０３５５】
なお本実例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。
【０３５６】
また、本実施例は、必要であれば実施の形態、実施例１〜実施例８のいかなる記載とも自由に組み合わせることが可能である。
【実施例１０】
【０３５７】
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図４１（Ａ）〜図４１（Ｄ）、  図４２（Ａ）〜図４２（Ｄ）に示す。
【０３５８】
図４１（Ａ）は発光表示装置でありテレビ受像器などがこれに当たる。筐体５００１、表示部５００３、スピーカー部５００４等を含む。本発明は、表示部５００３及び制御用回路部等に適用することができる。画素部にはコントランスを高めるため、偏光板、または円偏光板を備えるとよい。例えば、封止基板へ１／４λ板、１／２λ板、偏光板の順に設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。本発明を使用することにより、より少ない工程で本発光表示装置を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本発光表示装置に貼り付けることにより、流通経路などを明確にすることができる。
【０３５９】
図４１（Ｂ）は液晶ディスプレイもしくはＯＬＥＤディスプレイであり、筐体５１０１、支持台５１０２、表示部５１０３などによって構成されている。本発明は表示部５１０３及び制御用回路部等に適用が可能である。本発明を使用することにより、より少ない工程で本ディスプレイを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本ディスプレイに貼り付けることにより、流通経路などを明確にすることができる。
【０３６０】
図４１（Ｃ）は携帯電話であり、本体５２０１、筐体５２０２、表示部５２０３、音声入力部５２０４、音声出力部５２０５、操作キー５２０６、アンテナ５２０８等を含む。本発明は表示部５２０３及び制御用回路部等に適用することができる。本発明を使用することにより、より少ない工程で本携帯電話を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本携帯電話に貼り付けることにより、流通経路などを明確にすることができる。
【０３６１】
図４１（Ｄ）はコンピュータであり、本体５３０１、筐体５３０２、表示部５３０３、キーボード５３０４、外部接続ポート５３０５、ポインティングマウス５３０６等を含む。本発明は、表示部５３０３及び制御用回路部等に適用することができる。本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。
また実施例９に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０３６２】
図４２（Ａ）は携帯可能なコンピュータであり、本体６００１、表示部６００２、スイッチ６００３、操作キー６００４、赤外線ポート６００５等を含む。本発明は、表示部６００２及び制御用回路部等に適用することができる。本発明を使用することにより、より少ない工程で本コンピュータを作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本コンピュータに貼り付けることにより、流通経路などを明確にすることができる。
【０３６３】
図４２（Ｂ）は携帯型のゲーム機であり、筐体６１０１、表示部６１０２、スピーカー部６１０３、操作キー６１０４、記録媒体挿入部６１０５等を含む。本発明は表示部６１０２及び制御用回路部等に適用することができる。本発明を使用することにより、より少ない工程で本ゲーム機を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本ゲーム機に貼り付けることにより、流通経路などを明確にすることができる。
【０３６４】
図４２（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体６２０１、筐体６２０２、表示部Ａ６２０３、表示部Ｂ６２０４、記録媒体（ＤＶＤ等）読み込み部６２０５、操作キー６２０６、スピーカー部６２０７等を含む。表示部Ａ６２０３は主として画像情報を表示し、表示部Ｂ６２０４は主として文字情報を表示する。本発明は表示部Ａ６２０３、表示部Ｂ６２０４及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を使用することにより、より少ない工程で本画像再生装置を作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本画像再生装置に貼り付けることにより、流通経路などを明確にすることができる。
【０３６５】
図４２（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体６３０２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部６３０３やスピーカ部６３０７を駆動させる。バッテリーは充電器６３００で繰り返し充電が可能となっている。また、充電器６３００は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体６３０２は操作キー６３０６によって制御する。また、図４２（Ｄ）に示す装置は、操作キー６３０６を操作することによって、筐体６３０２から充電器６３００に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー６３０６を操作することによって、筐体６３０２から充電器６３００に信号を送り、さらに充電器６３００が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部６３０３及び制御用回路部等に適用することができる。本発明を使用することにより、より少ない工程で本ＴＶ作製することができ、作製時間、作製コスト等を抑えることができる。また実施例９に記載された方法で作製されるＩＤチップを本ＴＶに貼り付けることにより、流通経路などを明確にすることができる。
【０３６６】
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。
【０３６７】
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこを付記する。
【０３６８】
また本実施例は、実施の形態及び実施例１〜実施例９のいかなる記載とも自由に組み合せて実施することが可能である。
【産業上の利用可能性】
【０３６９】
本発明により、結晶化とゲッタリングの加熱処理工程が１回で済み、大幅な工程短縮となる。工程数を減少させることにより、コスト高、歩留まり低下を抑制することができる。
【図面の簡単な説明】
【０３７０】
【図１】本発明の半導体装置の作製工程を示す図。
【図２】本発明の半導体装置の作製工程を示す図。
【図３】従来の半導体装置の作製工程を示す図。
【図４】従来の半導体装置の作製工程を示す図。
【図５】本発明の半導体装置の作製工程を示す図。
【図６】本発明の半導体装置の作製工程を示す図。
【図７】本発明の半導体装置の作製工程を示す図。
【図８】本発明の半導体装置の作製工程を示す図。
【図９】本発明の半導体装置の作製工程を示す図。
【図１０】本発明の半導体装置の作製工程を示す図。
【図１１】本発明の半導体装置の作製工程を示す図。
【図１２】本発明の半導体装置の作製工程を示す図。
【図１３】本発明の半導体装置の作製工程を示す図。
【図１４】本発明の半導体装置の作製工程を示す図。
【図１５】本発明の半導体装置の作製工程を示す図。
【図１６】本発明の半導体装置の作製工程を示す図。
【図１７】本発明の液晶表示装置の作製工程を示す図。
【図１８】本発明の液晶表示装置の作製工程を示す図。
【図１９】本発明の液晶表示装置の画素の上面図。
【図２０】本発明の液晶表示装置の作製工程を示す図。
【図２１】本発明の液晶表示装置の作製工程を示す図。
【図２２】本発明の液晶表示装置の作製工程を示す図。
【図２３】本発明の液晶表示装置の作製工程を示す図。
【図２４】本発明の液晶表示装置の作製工程を示す図。
【図２５】本発明の半導体装置の作製工程を示す図。
【図２６】本発明の半導体装置の作製工程を示す図。
【図２７】本発明の半導体装置の作製工程を示す図。
【図２８】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図２９】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図３０】本発明の液晶滴下方法を用いた液晶表示装置の作製工程を示す図。
【図３１】本発明の液晶表示装置における基板の貼り合わせを示す図。
【図３２】本発明のＥＬ表示装置の作製工程を示す図。
【図３３】本発明のＥＬ表示装置の作製工程を示す図。
【図３４】本発明のＥＬ表示装置の作製工程を示す図。
【図３５】本発明のＥＬ表示装置の作製工程を示す図。
【図３６】本発明のＥＬ表示装置の作製工程を示す図。
【図３７】本発明のＩＤチップの作製工程を示す図。
【図３８】本発明のＩＤチップの作製工程を示す図。
【図３９】本発明のＩＤチップの作製工程を示す図。
【図４０】本発明のＩＤチップの作製工程を示す図
【図４１】本発明が適用される電子機器の例を示す図。
【図４２】本発明が適用される電子機器の例を示す図。
【図４３】本発明の半導体装置の作製工程を示す図。
【図４４】本発明の液晶表示装置の作製工程を示す図。
【符号の説明】
【０３７１】
１００    基板
１０１    ゲート電極
１０２    ゲート絶縁膜
１０３    非晶質半導体膜
１０４    半導体膜
１０５    導電膜
１０６    ドレイン電極
１０７    ドレイン領域
１０８    チャネル形成領域
１０９    結晶性半導体膜
１１１    島状非晶質半導体膜
１１２    島状半導体膜
１１３    島状領域
１１４    領域
【図１】
2006108647.tif 000005
【図２】
2006108647.tif 000006
【図３】
2006108647.tif 000007
【図４】
2006108647.tif 000008
【図５】
2006108647.tif 000009
【図６】
2006108647.tif 000010
【図７】
2006108647.tif 000011
【図８】
2006108647.tif 000012
【図９】
2006108647.tif 000013
【図１０】
2006108647.tif 000014
【図１１】
2006108647.tif 000015
【図１２】
2006108647.tif 000016
【図１３】
2006108647.tif 000017
【図１４】
2006108647.tif 000018
【図１５】
2006108647.tif 000019
【図１６】
2006108647.tif 000020
【図１７】
2006108647.tif 000021
【図１８】
2006108647.tif 000022
【図１９】
2006108647.tif 000023
【図２０】
2006108647.tif 000024
【図２１】
2006108647.tif 000025
【図２２】
2006108647.tif 000026
【図２３】
2006108647.tif 000027
【図２４】
2006108647.tif 000028
【図２５】
2006108647.tif 000029
【図２６】
2006108647.tif 000030
【図２７】
2006108647.tif 000031
【図２８】
2006108647.tif 000032
【図２９】
2006108647.tif 000033
【図３０】
2006108647.tif 000034
【図３１】
2006108647.tif 000035
【図３２】
2006108647.tif 000036
【図３３】
2006108647.tif 000037
【図３４】
2006108647.tif 000038
【図３５】
2006108647.tif 000039
【図３６】
2006108647.tif 000040
【図３７】
2006108647.tif 000041
【図３８】
2006108647.tif 000042
【図３９】
2006108647.tif 000043
【図４０】
2006108647.tif 000044
【図４１】
2006108647.tif 000045
【図４２】
2006108647.tif 000046
【図４３】
2006108647.tif 000047
【図４４】
2006108647.tif 000048