(57)【要約】  【課題】実装基板に対して半導体チップが平行な姿勢で接合された半導体装置、およびそのような半導体装置を得ることができる実装基板を提供すること。  【解決手段】実装基板１のソルダレジスト膜４には、各電極部３を個別に露出させるための複数の電極開口部５と、各電極開口部５に連続する逃がし開口部６とが形成されている。一方、半導体チップ７の表面には、複数の金属ボール８が配置されている。複数の金属ボール８は、半導体チップ７が実装基板１に接合されたときに、それぞれ対応する電極部３に接続されて、半導体チップ７を実装基板１に対して所定間隔を保つように連結する。このとき、複数の金属ボール８間でサイズにばらつきがあっても、相対的に大きなサイズを有する金属ボール８の一部を逃がし開口部６に逃がすことができるので、実装基板１に対して半導体チップ７を平行に保つことができる。【選択図】        図３
2006108313.tif 000002
【特許請求の範囲】
【請求項１】
複数の接続金属体を表面に有する半導体チップがその表面を対向させて接合される実装基板であって、
半導体チップが接合される接合面に設けられた配線と、
上記接合面に設けられており、上記配線と電気的に接続された複数の電極部と、
上記配線を被覆して保護するための配線保護層と、
この配線保護層を部分的に開口することによって形成され、各上記電極部を個別に上記配線保護層から露出させるための電極開口部と、
上記配線保護層において各上記電極開口部に連続して形成され、各上記電極部に接続される接続金属体の一部を進入させて逃がすための逃がし開口部とを含むことを特徴とする実装基板。
【請求項２】
上記逃がし開口部は、当該逃がし開口部に連続した上記電極開口部から延びる上記配線に沿って形成されていることを特徴とする請求項１記載の実装基板。
【請求項３】
請求項１または２記載の実装基板と、
複数の接続金属体を表面に有し、その表面を上記実装基板に対向させて接合される半導体チップとを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップが実装される実装基板、および、その実装基板に半導体チップを実装して得られる半導体装置に関する。
【背景技術】
【０００２】
従来から、半導体チップをプリント配線基板などの実装基板の表面にフェースダウン状態で接合したフリップ・チップ・ボンディング構造の半導体装置が知られている。
このようなフリップ・チップ・ボンディング構造の半導体装置に適用される半導体チップは、その機能素子が形成された機能面が表面保護膜で覆われている。この表面保護膜には、機能素子と電気的に接続された内部配線を電極パッドとして部分的に露出させるための複数の開口が形成されており、各電極パッド上には、半田などの溶融性金属材料からなる金属ボールが突出して形成されている。一方、実装基板の表面は、配線を保護するためのソルダレジスト膜で覆われており、このソルダレジスト膜には、半導体チップの各電極パッドと対応する位置に、配線を部分的に露出させるための開口が形成されている。そして、半導体チップがその機能面を実装基板の表面に対向させて接合され、各金属ボールがそれぞれ対応する開口を介して実装基板上の配線に接続されて、半導体チップと実装基板とが互いに所定間隔を保つように連結され、かつ、電気的に接続されることにより、フリップ・チップ・ボンディング構造の半導体装置が得られる。
【特許文献１】特開平５−４７９９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、複数の金属ボールのサイズ（体積）は、必ずしも厳密に一致しておらず、若干のばらつきを有している。そのため、フリップ・チップ・ボンディング構造の半導体装置では、図４に示すように、実装基板１０１に対して半導体チップ１０２が傾いた姿勢で接合されるという不具合を生じることがあった。特に、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）などの超小型の半導体デバイスでは、そのような金属ボール１０３のサイズのばらつきに起因する不具合が顕著に現れる。
【０００４】
そこで、この発明の目的は、実装基板に対して半導体チップが平行な姿勢で接合された半導体装置、およびそのような半導体装置を得ることができる実装基板を提供することである。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための請求項１記載の発明は、複数の接続金属体を表面に有する半導体チップがその表面を対向させて接合される実装基板であって、半導体チップが接合される接合面に設けられた配線と、上記接合面に設けられており、上記配線と電気的に接続された複数の電極部と、上記配線を被覆して保護するための配線保護層と、この配線保護層を部分的に開口することによって形成され、各上記電極部を個別に上記配線保護層から露出させるための電極開口部と、上記配線保護層において各上記電極開口部に連続して形成され、各上記電極部に接続される接続金属体の一部を進入させて逃がすための逃がし開口部とを含むことを特徴とする実装基板である。
【０００６】
この構成によれば、半導体チップの複数の接続金属体のサイズにばらつきがあっても、半導体チップが実装基板に接合されて、各接続金属体が電極部に接続されるときに、相対的に大きなサイズを有する接続金属体の一部を逃がし開口部に逃がして、半導体チップと実装基板との間の間隔を、相対的に小さなサイズ（最も小さなサイズ）を有する接続金属体に応じた間隔で画一化することができる。よって、実装基板に対する半導体チップの平行を確保することができ、実装基板に対して半導体チップが平行な姿勢で接合された半導体装置を得ることができる。
【０００７】
また、請求項２記載の発明は、上記逃がし開口部は、当該逃がし開口部に連続した上記電極開口部から延びる上記配線に沿って形成されていることを特徴とする請求項１記載の実装基板である。
この構成によれば、逃がし開口部が配線に沿って形成されているので、接続金属体が電極部に接続されるときに、その接続金属体を配線に沿わせて（接続金属体の融液が配線を伝って）逃がし開口部へ導くことができる。そのため、この実装基板を用いることによって、その実装基板に対して半導体チップが平行な姿勢で接合された半導体装置をより確実に得ることができる。
【０００８】
また、請求項３記載の発明は、請求項１または２記載の実装基板と、複数の接続金属体を表面に有し、その表面を上記実装基板に対向させて接合される半導体チップとを含むことを特徴とする半導体装置である。
この構成によれば、請求項１または２記載の実装基板が用いられているので、実装基板に対して半導体チップが平行な姿勢で接合された半導体装置を得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る実装基板およびこの実装基板に接合される半導体チップの構成を示す図解的な断面図である。また、図２は、図１に示す実装基板の要部平面図である。
実装基板１は、ポリイミド樹脂またはガラスエポキシ樹脂などの樹脂材料で形成された薄い樹脂基板からなり、その接合面としての表面１ａには、銅配線２と、この銅配線２とそれぞれ電気的に接続された複数の電極部３とが形成されている。各電極部３は、平面視で略円形状に形成されている。これらの銅配線２および電極部３は、たとえば、めっきにより形成することができる。
【００１０】
実装基板１の表面１ａ上には、銅配線２を被覆して保護するための配線保護層としてのソルダレジスト膜４が設けられている。このソルダレジスト膜４には、各電極部３をソルダレジスト膜４から個別に露出させるための複数の電極開口部５が形成されている。電極開口部５は、後述する複数の金属ボール８とそれぞれ対応する位置において、平面視で電極部３よりも少し大きな径を有する円形状に形成されている。また、ソルダレジスト膜４には、平面視で略矩形状の逃がし開口部６が、各電極開口部５に連続して形成されている。各逃がし開口部６は、各電極開口部５内の電極部３と電気的に接続された銅配線２に沿って延びている。
【００１１】
半導体チップ７は、たとえば、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）であり、半導体基板の機能素子が形成された表面７ａが保護樹脂層で封止された構成を有している。そして、その保護樹脂層上には、機能素子と電気的に接続され、半田などの金属材料を用いてボール状に形成された複数の接続金属体としての金属ボール８が配置されている。
【００１２】
そして、半導体チップ７は、その表面７ａを実装基板１の表面１ａに対向させて、複数の金属ボール８がそれぞれ対応する電極開口部５（電極部３）と上下に対向するように位置合わせされた後、ボンディングツールによって、加熱されつつ、実装基板１の表面１ａに対して押し付けられる。これにより、複数の金属ボール８がそれぞれ対応する電極部３に接続されて、半導体チップ７が実装基板１に対して所定間隔を保つように連結された、フリップ・チップ・ボンディング構造の半導体装置が得られる。
【００１３】
たとえ複数の金属ボール８間でサイズにばらつきがあっても、半導体チップ７を加熱しながら実装基板１に対して押し付けたときに、相対的に大きなサイズを有する金属ボール８の融液が逃がし開口部６に流れ込むことによって、図３に示すように、その相対的に大きなサイズの金属ボール８の一部を逃がし開口部６に逃がすことができる。そのため、半導体チップ７と実装基板１との間の間隔Ｄを、相対的に小さなサイズ（最も小さなサイズ）を有する金属ボール８に応じた間隔で画一化することができる。その結果、実装基板１に対する半導体チップ７の平行を確保することができ、実装基板１に対して半導体チップ７が平行な姿勢で接合された半導体装置を得ることができる。
【００１４】
また、逃がし開口部６が銅配線２に沿って形成されているので、金属ボール８が電極部３に接続されるときに、その金属ボール８の融液を、銅配線２を伝わせて逃がし開口部６へ導くことができる。そのため、この実施形態によれば、実装基板１に対して半導体チップ７が平行な姿勢で接合された半導体装置をより確実に得ることができる。
以上、この発明の一実施形態について説明したが、この発明は他の形態で実施することもできる。たとえば、上記の実施形態では、半導体チップ７がＷＬ−ＣＳＰであるとしたが、半導体チップ７は、実装基板１に対してフリップ・チップ・ボンディングが可能であればよく、ＷＬ−ＣＳＰには限定されない。
【００１５】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００１６】
【図１】この発明の一実施形態に係る実装基板およびこの実装基板に接合される半導体チップの構成を示す図解的な断面図である。
【図２】図１に示す実装基板の要部平面図である。
【図３】図１に示す実装基板に半導体チップを接合して得られる半導体装置の構成を示す図解的な断面図である。
【図４】従来の半導体装置の構成を示す図解的な側面図である。
【符号の説明】
【００１７】
１      実装基板
１ａ    表面
２      銅配線
３      電極部
４      ソルダレジスト膜
５      電極開口部
６      逃がし開口部
７      半導体チップ
７ａ    表面
８      金属ボール
Ｄ      間隔
【図１】
2006108313.tif 000003
【図２】
2006108313.tif 000004
【図３】
2006108313.tif 000005
【図４】
2006108313.tif 000006