(57)【要約】【課題】  導電層に至るホールが、アライメントのずれに起因して、下側の層間絶縁膜まで到達してしまうことが防止された半導体装置およびその製造方法を提供する。【解決手段】  層間絶縁膜１の上にエッチングストッパ膜２が形成される。エッチングストッパ膜２の上に導電層３が形成される。導電層３を覆うようにエッチングストッパ膜４が形成される。エッチングストッパ膜４の上には層間絶縁膜５が形成される。前述の構造においては、まず、第１のエッチング条件で、層間絶縁膜５を上下に貫通し、エッチングストッパ膜４の表面を露出させるホールが形成される。その後、第２のエッチング条件で、そのホールの底面を構成するエッチングストッパ膜４が除去され、導電層３に至るホールが形成される。ホールに接続配線８が埋め込まれる。【選択図】        図１
2006093330.tif 000002
【特許請求の範囲】
【請求項１】
第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に形成された第１のエッチングストッパ膜と、
前記第１のエッチングストッパ膜の上に形成された導電層と、
少なくとも前記第１のエッチングストッパ膜を覆うように形成された第２のエッチングストッパ膜と、
前記第２のエッチングストッパ膜および前記導電層を覆うように形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜を厚さ方向に貫通し、前記導電層に接触するように形成された接続配線とを備えた、半導体装置。
【請求項２】
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜は、それぞれ、シリコン窒化膜およびシリコンリッチ酸化膜のうちのいずれか一方を含む、請求項１に記載の半導体装置。
【請求項３】
第１の絶縁膜を形成するステップと、
前記第１の絶縁膜の上に第１のエッチングストッパ膜を形成するステップと、
前記第１のエッチングストッパ膜の上に導電層を形成するステップと、
前記第１のエッチングストッパ膜および前記導電層を覆うように第２のエッチングストッパ膜を形成するステップと、
前記第２のエッチングストッパ膜の上に第２の層間絶縁膜を形成するステップと、
前記第２の層間絶縁膜を厚さ方向に貫通し、前記導電層に至るホールを形成するステップと、
前記ホール内に接続配線を形成するステップとを備え、
前記ホールを形成するステップは、
第１のエッチング条件で前記第２の層間絶縁膜をエッチングするステップと、
前記第１のエッチング条件とは異なる第２のエッチング条件で、前記第２のエッチングストッパ膜をエッチングするステップとを有する、半導体装置の製造方法。
【請求項４】
前記第１のエッチングストッパ膜および前記第２のエッチングストッパ膜は、それぞれ、シリコン窒化膜およびシリコンリッチ酸化膜のうちのいずれか一方を含む、請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の上方に位置する導電層に接続された接続配線を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、第１の層間絶縁膜の上に形成された導電層を覆う第２の層間絶縁膜を貫通し、導電層に至るホールを形成する工程を有する半導体装置の製造方法が用いられている。この半導体装置の製造方法においては、ホールの形成位置が導電層の位置からずれている場合には、ホールが導電層の下側の第１の層間絶縁膜にまで到達してしまう。このホールのアライメントのずれに起因する突き抜けは、微細化された近年の半導体装置においては、その発生確率が高くなっている。
【特許文献１】特開平０５−２９９５１５号公報
【特許文献２】特開２０００−２９４６３１号公報
【特許文献３】特開平０９−００７９７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のようなホールのアライメントのずれによって導電層の下側の第１の絶縁膜までホールが突抜けてしまうことを防止するための技術として、上記特許文献１では、導電層の側壁にのみエッチングストッパ膜が設けられる技術が開示されている。また、特許文献２においては、ダマシン構造において、エッチング防止膜が二重に設けられる技術が開示されている。また、特許文献３においては、導電層の下側にのみエッチングストッパ膜が設けられる技術が開示されている。
【０００４】
しかしながら、いずれの技術によっても第１の層間絶縁膜にホールが到達してしまうという問題を完全には解消することができていない。
【０００５】
本発明は、上述の問題に鑑みなされたものであり、その目的は、導電層に至るホールが導電層の下に設けられた層間絶縁膜にまで到達してしまうことが防止された半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、第１の層間絶縁膜と、第１の層間絶縁膜の上に形成された第１のエッチングストッパ膜と、少なくとも第１のエッチングストッパ膜の上に形成された第２のエッチングストッパ膜とを備えている。また、その半導体装置は、第２のエッチングストッパ膜および導電層を覆うように形成された第２の層間絶縁膜と、第２の層間絶縁膜を厚さ方向に貫通し、導電層に接触するように形成された接続配線とを備えている。
【０００７】
上記の半導体装置によれば、導電層が第１のエッチングストッパ膜および第２のエッチングストッパ膜によって挟まれたサンドイッチ構造が形成されている。そのため、後述するような半導体装置の製造方法を用いれば、接続配線が埋込まれているホールを形成するときに、第１の絶縁層までホールが到達してしまう、いわゆるホールの突抜けが防止される。
【０００８】
本発明の半導体装置の製造方法は、第１の絶縁膜を形成するステップと、第１の絶縁膜の上に第１のエッチングストッパ膜を形成するステップと、第１のエッチングストッパ膜の上に導電層を形成するステップと備えている。また、その半導体装置の製造方法は、第１のエッチングストッパ膜および導電層を覆うように第２のエッチングストッパ膜を形成するステップと、第２のエッチングストッパ膜の上に第２の層間絶縁膜を形成するステップと、第２の層間絶縁膜を厚さ方向に貫通し、導電層に至るホールを形成するステップと、ホール内に接続配線を形成するステップとを備えている。前述のホールを形成するステップは、第１のエッチング条件で第２の層間絶縁膜をエッチングするステップと、第１のエッチング条件とは異なる第２のエッチング条件で、第２のエッチングストッパ膜をエッチングするステップとを有している。
【０００９】
前述の第１のエッチングストッパ膜および第２のエッチングストッパ膜は、それぞれ、シリコン窒化膜およびシリコンリッチ酸化膜のうちのいずれか一方を含んでいてもよい。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態の半導体装置およびその製造方法を図に基づいて説明する。まず、図１を用いて、本発明の実施の形態の半導体装置の構造を説明する。
【００１１】
図１に示すように、本実施の形態の半導体装置は、半導体基板の上方に設けられた層間絶縁膜１を備えている。層間絶縁膜１の上にはエッチングストッパ膜２が形成されている。また、エッチングストッパ膜２の上には、導電層３が形成されている。また、エッチングストッパ膜２の上表面、導電層３の一方の側面、および導電層３の上表面の一部を覆うように、エッチングストッパ膜４が形成されている。また、エッチングストッパ膜４を覆うように層間絶縁膜５が形成されている。また、層間絶縁膜５を厚さ方向に貫通し、導電層３に至る接続配線８が形成されている。
【００１２】
上記の構成によれば、接続配線８が埋め込まれるホールが形成されるときに、エッチングストッパ膜２の一部のみがエッチングされるが、層間絶縁膜１までホールが到達しない。その結果、半導体装置の信頼性が向上する。
【００１３】
前述の図１に示す半導体装置を製造する方法を図２〜図６を用いて説明する。
【００１４】
まず、半導体基板の上方に層間絶縁膜１を形成する。次に、層間絶縁膜１の上にエッチングストッパ膜２を形成する。次に、エッチングストッパ膜２の上に導電層３を形成する。それにより、図２に示す構造が得られる。
【００１５】
次に、図３に示すように、エッチングストッパ膜２ならびに導電層３の上表面および両側面を覆うようにエッチングストッパ膜４を形成する。次に、エッチングストッパ膜４を覆うように層間絶縁膜５を形成する。次に、導電層３に至るホールを形成するためのパターニングが行なわれたレジスト膜６を形成する。それにより、図４に示す構造が得られる。
【００１６】
次に、図５に示すように、レジスト膜６をエッチングマスクとして、層間絶縁膜５をエッチングする。それにより、エッチングストッパ膜４が露出する。次に、層間絶縁膜５をエッチングするためのエッチング条件とは異なるエッチング条件でエッチングストッパ膜４をエッチングする。それにより、図６に示すように、導電層３に至るホール７が形成される。ホール７の底面には、導電層３が露出している。
【００１７】
また、図６に示すように、ホール７が導電層３の位置からずれ、導電層３の両側面のうちの一方が露出するようにエッチングストッパ膜４が除去される場合を考える。この場合においても、エッチングストッパ膜４の下側にはエッチングストッパ膜２が設けられているため、ホール７の底面は、エッチングストッパ膜４を貫通し、エッチングストッパ膜２に至るが、層間絶縁膜１に至ることはない。
【００１８】
上記のような本実施の形態の半導体装置の製造方法によれば、導電層３を上下から挟み込む２つのエッチングストッパ膜を有する状態で、まず、導電層３の上方に位置する層間絶縁膜５がエッチングされ、その後、導電層３の上に位置するエッチングストッパ膜４が除去される。そのため、層間絶縁膜１にホール７が至ってしまうという不都合が防止されている。その結果、半導体装置の信頼性が向上する。
【００１９】
なお、エッチングストッパ膜２の膜厚は約２０ｎｍ〜２００ｎｍである。導電層３は、タングステンまたはアルミニウム等からなる膜であって、約２００ｎｍの膜である。また、エッチングストッパ膜４の膜厚は５０ｎｍである。また、前述の層間絶縁膜５のエッチングは、ＲＩＥ（Reactive Ion Etching）などのドライエッチングにより行なわれる。また、エッチングストッパ膜２および４としては、それぞれ、Ｏ／Ｓｉの組成比が、１．２程度のＳｉリッチな絶縁膜、すなわちＳＲＯ（Silicon Rich Oxide）膜が用いられることが望ましい。また、エッチングストッパ膜２および４は、それぞれ、シリコン窒化膜であってもよい。
【００２０】
また、本発明の第１のエッチング条件において用いられるエッチングガスは、基本的には、ＣとＦとを含むＣＦ系ガスであるＣ4Ｆ8、Ｃ5Ｆ8、Ｃ4Ｆ6、Ｃ2Ｆ4、またはＣ3Ｆ6等のガスに、Ｏ2およびＣＯのうちの少なくともいずれか一方、または、Ａｒを添加したガスである。このガスを用いて、まず、図５に示すように、層間絶縁膜（シリコン酸化膜）５のエッチングが行なわれる。また、前述のエッチングガスは、エッチングストッパ膜４に対して選択的に層間絶縁膜５をエッチングすることができるガスの一例であり、層間絶縁膜５をエッチングするためのガスは、前述のエッチングガスに限定されない。
【００２１】
また、本発明の第２のエッチング条件において用いられるエッチングガスは、Ｃ、Ｆ、およびＨを含むガスＣＨＦ3、またはＣＨ2Ｆ2に、Ｏ2およびＣＯのうちの少なくともいずれか一方、または、Ａｒを添加したガスである。このガスを用いて、図６に示すように、露出しているエッチングストッパ膜４がエッチングされる。その結果、ホール７の底面には導電層３が露出する。また、前述のエッチングガスは、エッチングストッパ膜４を効率的にエッチングするためのガスの一例であり、エッチングストッパ膜４をエッチングするためのガスは、前述のガスに限定されない。
【００２２】
一方、上記の本発明の実施の形態の構造の半導体装置の比較例として、図７および図８に示す構造の半導体装置が考えられる。
【００２３】
図７においては、導電層３の上にエッチングストッパ膜４が設けられているが、導電層３の下にエッチングストッパ膜２が設けられていない。この構造であれば、層間絶縁膜５をエッチングした後、エッチング条件を変えて、エッチングストッパ膜４をエッチングして導電層３を露出させる必要がある。このときに、ホール７の形成位置が導電層３の端部からずれていると、ホール７の底面がエッチングストッパ膜４を突き抜け、層間絶縁膜１まで至ってしまう。
【００２４】
また、図８においては、導電層３の下にエッチングストッパ膜２が設けられているが、導電層３の上にエッチングストッパ膜４が設けられていない。この構造であれば、層間絶縁膜５をエッチングして、導電層３を露出させるときに、層間絶縁膜５の厚さ方向の距離が長いために、導電層３が露出した時点でエッチングをストップすることが困難である。そのため、特に、ホール７の形成位置が２０ｎｍ以下というわずかな値だけ導電層３の端部からずれている場合には、ホール７の底面が、エッチングストッパ膜２を貫通し、層間絶縁膜１に至ってしまう。
【００２５】
上記の図７および図８の比較例の構造と図１〜図６に示す本実施の形態の構造とを比較すれば分かるように、導電層３を上側および下側から挟むエッチングストッパ膜２および４が設けられることによって、初めて、層間絶縁膜１に至るホール７の突抜けが効果的に防止される。
【００２６】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００２７】
【図１】実施の形態の半導体装置の構造を説明するための図である。
【図２】実施の形態の半導体装置の製造方法を説明するための図である。
【図３】実施の形態の半導体装置の製造方法を説明するための図である。
【図４】実施の形態の半導体装置の製造方法を説明するための図である。
【図５】実施の形態の半導体装置の製造方法を説明するための図である。
【図６】実施の形態の半導体装置の製造方法を説明するための図である。
【図７】比較例の半導体装置の製造方法を説明するための図である。
【図８】比較例の半導体装置の製造方法を説明するための図である。
【符号の説明】
【００２８】
１  層間絶縁膜、２  エッチングストッパ膜、３  導電層、４  エッチングストッパ膜、５  層間絶縁膜、６  レジスト膜、７  ホール、８  接続配線。
【図１】
2006093330.tif 000003
【図２】
2006093330.tif 000004
【図３】
2006093330.tif 000005
【図４】
2006093330.tif 000006
【図５】
2006093330.tif 000007
【図６】
2006093330.tif 000008
【図７】
2006093330.tif 000009
【図８】
2006093330.tif 000010