(57)【要約】【課題】  モアレの少ない高画質の画像を得ることが可能なカラー撮像装置及びカラー撮像システムを提供する。【解決手段】  同じ画素を２度以上読み出す動作と、これらの読み出された画素信号を用いて同色の信号を加算することによって、加算後における色信号間のサンプリング重心を等ピッチにする。また、加算時に使用する同色の信号に対し、各色毎に加算する領域を変更する。更に、色画素信号の加算前後で各色の空間的配列は同じとする。【選択図】        図５
2006041913.tif 000002
【特許請求の範囲】
【請求項１】
水平方向、垂直方向の複数の画素信号を加算して読み出すカラー固体撮像装置において、同じ画素を２度以上読み出す動作と、これらの読み出された画素信号を用いて同色の信号を加算することによって、加算後における色信号間のサンプリング重心を等ピッチにする手段を有することを特徴とするカラー撮像装置。
【請求項２】
前記加算時に使用する同色の信号に対し、各色毎に加算する領域を変更することを特徴とする請求項１に記載のカラー撮像装置。
【請求項３】
色画素信号の加算前後で各色の空間的配列が同じであることを特徴とする請求項１又は２に記載のカラー撮像装置。
【請求項４】
前記加算する領域を変更する場合には、赤色信号の加算領域より青色信号の加算領域が広くなるように変更することを特徴とする請求項２に記載のカラー撮像装置。
【請求項５】
前記加算する領域を変更する場合には、青色信号の加算領域より赤色信号の加算領域が広くなるように変更することを特徴とする請求項２に記載のカラー撮像装置。
【請求項６】
請求項４に記載の赤色信号の加算領域より青色信号の加算領域が広くなるように変更する場合と、請求項５に記載の青色信号の加算領域より赤色信号の加算領域が広くなるように変更する場合とを切り替える切り替え手段を有することを特徴とする請求項４又は５に記載のカラー撮像装置。
【請求項７】
前記切り替え手段は、画像処理におけるホワイトバランスの赤と青にかかる係数に基づいて赤色信号の加算領域より青色信号の加算領域が広くなるように変更する場合と、青色信号の加算領域より赤色信号の加算領域が広くなるように変更する場合とを切り替えることを特徴とする請求項６に記載のカラー撮像装置。
【請求項８】
前記切り替え手段は、画像処理における色差信号に基づいて赤色信号の加算領域より青色信号の加算領域が広くなるように変更する場合と、青色信号の加算領域より赤色信号の加算領域が広くなるように変更する場合とを切り替えることを特徴とする請求項６に記載のカラー撮像装置。
【請求項９】
画素信号を加算しないで読み出す第１のモードと、画素信号を加算して読み出す第２のモードを持ち、第１のモードと第２のモードを切り替えることを特徴とする請求項１〜８のいずれか１項に記載のカラー撮像装置。
【請求項１０】
請求項１〜９のいずれか１項に記載のカラー撮像装置と、被写体光を結像する光学系と、前記カラー撮像装置から出力される画像信号を信号処理する画像処理手段とを有することを特徴とするカラー撮像システム。
【請求項１１】
複数画素信号の加算を行う固体撮像装置において、同一の画素信号を複数のメモリに記録した後に加算を行うことを特徴とする撮像装置。
【請求項１２】
複数画素信号の加算を行う固体撮像装置において、同一の画素信号を非破壊読み出しを行い加算を行うことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラー撮像装置及びそれを用いたカラー撮像システムに係り、特に、撮像素子内で複数の画素信号の加算読み出し動作と、撮像素子からの画素信号を複数回読み出すことが可能なカラー撮像装置に関するものである。
【背景技術】
【０００２】
近年、デジタルスチルカメラにおける画素数は、コンパクトデジタルカメラでは５００万画素以上のものが、一眼レフデジタルカメラでは１０００万画素以上のものが出回っている。また、その一方で、デジタルカムコーダにおいてもスチル＆ムービーの概念のもと鮮明な動画像以上に高精彩の静止画も求められている。
【０００３】
このようなデジタルカムコーダの用途において、静止画時は高解像度を必要とするため撮像素子から全信号を読み出し、動画時は低解像度で構わないため、低画素数で読み出すのが一般的である。
【０００４】
また、この低解像度撮影において、カメラの電池消耗を防ぐため、また撮影枚数を増やすために画素信号の間引き読み出しや、画素信号の間引きと加算の両方が行われている。このような公知例としては、例えば、特開２００１−３６９２０号公報（特許文献１）に開示された撮像装置がある。同公報のものでは、４×４画素を１グループとして、加算前の各色の空間的色配置と、加算後の各色の空間的色配置が同じになるように複数の画素信号を加算している。
【特許文献１】特開２００１−３６９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のものでは、１グループ内で加算前後での各色の空間的配置が同じになるように複数の画素信号を加算しているが、撮像画像を拡大するとモアレが発生する。これは加算前後での各色のサンプリング重心が等ピッチになっていないためである。このように従来技術のものでは、各色のサンプリングピッチまでを考慮していないためモアレが発生するという課題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、その目的は、モアレの少ない高画質の画像を得ることが可能なカラー撮像装置及びカラー撮像システムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明のカラー撮像装置は、水平方向、垂直方向の複数の画素信号を加算して読み出すカラー固体撮像装置において、同じ画素を２度以上読み出す動作と、これらの読み出された画素信号を用いて同色の信号を加算することによって、加算後における色信号間のサンプリング重心を等ピッチにする手段を有することを特徴とする。
【０００８】
また、本発明のカラー撮像システムは、上記記載のカラー撮像装置と、被写体光を結像する光学系と、前記カラー撮像装置から出力される画像信号を信号処理する画像処理手段とを有することを特徴とする。
【０００９】
また、本発明の撮像装置は、複数画素信号の加算を行う固体撮像装置において、同一の画素信号を複数のメモリに記録した後に加算を行うことを特徴とする。
【００１０】
また、本発明の撮像装置は、複数画素信号の加算を行う固体撮像装置において、同一の画素信号を非破壊読み出しを行い加算を行うことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、加算後における色信号間のサンプリング重心を等ピッチにすることにより、画像のモアレを低減することができる。また、画像の状況に基づいてよりノイズの少ない補正が可能となるため、ゲインを上げることが出来、結果として感度を上げることが可能となる。
【発明を実施するための最良の形態】
【００１２】
次に、発明を実施するための最良の形態について図面を用いて詳細に説明する。図１は本実施形態で用いる加算前のカラーフィルターの配列を示すものである。Ｒは赤フィルターを示し、Ｇｒ、Ｇｂは緑フィルターを示し、Ｂは青フィルターを示す。また、ＧｒはＲの隣（左右）の緑フィルターであり、ＧｂはＢの隣（左右）の緑フィルターを示す。図１に示すフィルター配列を単位ユニットとし、撮像素子の各フォトダイオード上に２次元的に配列しているものとする。
【００１３】
図２（ａ）は同色の画素信号における４×４画素加算の加算例を示す。Rに関しては図２（ｂ）に示すように横ｎ〜ｎ＋６、縦ｍ〜ｍ＋６までの領域の計１６画素を加算する。この時、加算後の重心はｎ＋３、ｍ＋３の位置にある（丸で標記）。同様に、Ｇｒに関しては図２（ｃ）に示すように横ｎ＋５〜ｎ＋１１、縦ｍ〜ｍ＋６までの領域計１６画素を用いる。この時、加算後の重心はｎ＋８、ｍ＋３の位置となる。
【００１４】
Ｇｂに関しては図２（ｄ）に示すように横ｎ〜ｎ＋６、縦ｍ＋５〜ｍ＋１１までの領域の計１６画素を用いる。この時、加算後の重心はｎ＋３、ｍ＋８の位置となる。Ｂに関しては図２（ｅ）に示すように横ｎ＋５〜ｎ＋１１、縦ｍ＋５〜ｍ＋１１までの領域の計１６画素を用いる。この時、加算後の重心はｎ＋８、ｍ＋８の位置となる。これらの構成を単位ユニットとし、次々に加算することで、加算後の結果として、加算前のＲＧＲＧ…と同じ並びの画素信号を得ることが出来る。これにより、加算前と加算後で各色の空間的配列が同じとなる。
【００１５】
また、同様な加算を行うことによって得られる次のＲは、横ｎ＋８〜ｎ＋１４、縦ｍ〜ｍ＋６となり、加算後の重心位置としてｎ＋１１、ｍ＋３となる。これにより加算によって最初に得られるのＲの重心（ｎ＋３、ｍ＋３）と、最初に得られるＧｒの重心（ｎ＋８、ｍ＋３）間のピッチ（距離）は５画素分に値するが、そのＧｒの重心と次に得られるＲの重心（ｎ＋１１、ｍ＋３）との間のピッチ（距離）は３画素分に値し、Ｒ−Ｇｒ間とＧｒ−Ｒ間のピッチが異なっている。このことは、従来例にも述べたように加算後の重心位置が等ピッチにならない例である（垂直方向も同様なので説明を省略する）。
【００１６】
図３は図２の問題点を考慮し、加算後の配列重心を等ピッチにするために重心合わせを行ったものである。図３（ｂ）、図３（ｃ）、図３（ｄ）、図３（ｅ）に示すようにＲ、Ｇｒ、Ｇｂ、Ｂの各色の加算領域を色毎に変化させることによって、結果として図３（ａ）に示すような全体イメージになる。この特徴として、Ｇに関してはＧｒ、Ｇｂともに２０画素分の加算を行っているのに対し、Ｒは４×４の計１６画素分での加算であり、Ｂは５×５の計２５画素分の加算を行っている。
【００１７】
また、同様な加算を行うことによって得られる次に読み出される各色の加算領域は、Ｒは複数回読み出すことを行わずに加算可能であるのに対し、Ｇｒではｎ＋１１列のＧｒ信号を加算に再度使用しなければならない領域であり、Ｇｂではｍ＋１１行のＧｂ信号を加算に再度使用しなければならない領域である。また、Ｂに関してはｎ＋１１列とｍ＋１１行のＢ信号を加算に再度使用しなければならない領域となっている。
【００１８】
このことは、つまり、赤以外の色に関して、画素信号を複数回読み出すことによって加算後の重心を等ピッチにしている。また、この特徴として、以上のような加算を行っても、加算後の信号の並び（ＧＲＧＲ…）は加算前（ＧＲＧＲ…）と同じ並びになっていることである。
【００１９】
同様に、図４はＧｒ、Ｇｂに関して２０画素分の加算を行うのに対し、Ｒは２５画素加算、Ｂは１６画素加算となっており、青は複数回読み出すことを行わずに加算可能であるのに対し、Ｇｒ、Ｇｂ、Ｒは複数回読み出すことによって加算領域を変更している。つまり、青以外の色に関して、画素信号を複数回読み出すことによって加算後の重心を等ピッチにしている例である。また、同様に加算前と加算後で信号の出力並びを同じにしている。
【００２０】
次に、上記加算方法を実現するための本実施形態によるカラー撮像装置の内部構成について説明する。図５は本発明による撮像装置のブロック図である。図５において、撮像領域１０１には図６に示すような光電変換するフォトダイオードと画素アンプからなる画素部がマトリックス状に配置接続されている。
【００２１】
この撮像領域１０１の画素部は垂直走査回路（Ｖ−ＳＲ）１０２からの複数の駆動パルスによって制御される。撮像領域１０１の奇数列目の垂直信号線は図において下方のＣＤＳ、ＡＭＰ１０３に接続され、偶数列目の垂直信号線は図の上方に接続されているが、以後、図において撮像領域の上下の回路は同一の構成であるので、下方の回路ブロックについて説明する。
【００２２】
画素部からの信号はＣＤＳ、ＡＭＰ１０３で画素部のノイズが除去され、信号成分のみが増幅された後にメモリ１０４に一時蓄積される。本撮像装置が加算読み出しモードではなく、全画素読み出しモードの場合には、メモリ１０４の信号は水平走査回路（Ｈ−ＳＲ）１０５からの走査パルスφＨｎ（ｎは整数）により制御され、出力信号線に読み出される。加算読み出しモードの場合には、メモリ１０４の信号は加算回路１０６に導かれる。この加算回路１０６はメモリ１０４からの同色の信号を加算する。加算された信号はメモリ１０７によって一時蓄積され、水平走査回路（Ｈ−ＳＲ）１０５からの走査パルスφＨＡｎ（ｎは整数）によって制御され、出力信号線より読み出される。
【００２３】
図６は画素部の単位画素回路図、図７は撮像領域からの画素信号読み出し信号処理回路の一部の回路図を示す。また、図８、図９は画素信号の加算タイミングを示す。これらの図を利用して画素部からの信号読み出しと信号加算を説明する。また、この実施形態では図５のブロック図及び図７の信号処理回路において、４×４画素加算を基本ユニットとした構成での加算例を示す。
【００２４】
図６の画素部は、光電変換部であるフォトダイオードＰＤ１，ＰＤ２と、フォトダイオードからの信号電荷を転送する転送スイッチＭＴＸ１，ＭＴＸ２と、２つの転送スイッチに接続された画素アンプＭＳＦと、ＭＳＦのゲート部（フローティングディフュージョン）の残留電荷をリセットするリセットスイッチＭＲＥＳと、画素アンプからの信号転送を制御するセレクトスイッチＭＳＥＬとからなる。また画素部から信号は垂直信号線Ｖｎ（ｎは整数）に出力される。
【００２５】
図７の読み出し信号処理回路について説明する。垂直信号線に接続された容量ＣとクランプスイッチＭＣ、基準電圧源Ｖｒ１、増幅器ＡＭＰからなる回路が画素部のノイズを除去するＣＤＳ回路である。ＣＤＳされた４列もしくは５列の信号を一時蓄積するのがメモリ１０４のメモリ容量ＣＴａ１、ＣＴｂ１、ＣＴｃ１、ＣＴｄ１、ＣＴｅ１である。メモリ１０４の４もしくは５つの信号を加算し一時蓄積するのがメモリ容量ＣＡａ１である。同様に異なる水平画素行の加算信号を一時蓄積するのがメモリ容量ＣＡｂ１、ＣＡｃ１、ＣＡｄ１、ＣＡｅ１である。これらメモリ容量ＣＡａ１、ＣＡｂ１、ＣＡｃ１、ＣＡｄ１、ＣＡｅ１の４行もしくは５行の信号を加算し一時蓄積するのがメモリ１０７の容量ＣＴ１である。
【００２６】
次に、図８のタイミング図を用いて加算について説明する。任意の露光時間が過ぎると、まず、各回路部のノードにある残留電荷が各パルスの制御によりリセットされる。時刻ｔ１に画素アンプＭＳＦのゲート部がパルスφＲＥＳにより、ＣＤＳ、ＡＭＰ１０３がパルスφＣＬ,φＴＳ１,φＴＳ２によりＶｒ１電圧にリセットされる。またメモリ１０４内の残留電荷も、φＣＬ,φＴＳ１,φＴＳ２をオンすると同時に、メモリ転送スイッチφＴＳ３,φＴＳ４をオンすることでメモリリセットを行う。
【００２７】
同様に加算回路１０６における一時蓄積容量ＣＡａ１からＣＡｅ１の残留電荷は、φＴＳ５,φＴＳ６,φＣＲを同時にオンすることでＶｒ２電圧にリセットでき、同様にメモリ１０７内の残留電荷もφＴＳ７,φＣＲをオンすることでメモリリセットを行う。
【００２８】
時刻ｔ２ではパルスφＣＬのオフ時に画素アンプノイズがクランプ容量Ｃにクランプされ、パルスφＴＸ１によりフォトダイオードの電荷が画素アンプを経てクランプ容量に入力される。その結果、画素ノイズはＣＤＳ除去され、増幅器ＡＭＰを経てメモリ１０４に一時蓄積される。
【００２９】
今、垂直走査において図４（ａ）におけるｍ行を選択している状態とする。垂直信号線Ｖ１,Ｖ３,Ｖ５,Ｖ７からの信号として、メモリ容量ＣＴａ１にはＲ（ｍ，ｎ）（Ｒ画素のｍ行ｎ列目の信号）、ＣＴｂ１にはＲ（ｍ，ｎ＋２）、ＣＴｃ１にはＲ（ｍ，ｎ＋４）、ＣＴｄ１にはＲ（ｍ，ｎ＋６）の画素信号として蓄積する。
【００３０】
時刻ｔ３においてφＳＥＬ,φＴＸ１がオン期間中にφＴＳ１をオンすることによりこれらの画素信号の転送を行う。またこの奇数行を選択するタイミングでは、図６よりφＴＸ１によって選択され、偶数行はφＴＸ２によって選択されるとする。このため図８においてφＴＸ２はオフのままである。
【００３１】
次に、垂直信号線Ｖ９からの信号としてメモリ容量ＣＴｅ１にＲ（ｍ，ｎ＋８）の画素信号を蓄積し、時刻ｔ４において転送を行う。時刻ｔ５ではφＴＳ３、φＴＳ４を同時にオンにすることで容量ＣＡａ１に５画素分の信号を加算する。
【００３２】
次に、垂直走査回路１０２で選択している行をｍ＋２行にする。この状態で、同様な操作を行い、時刻ｔ６ではＲ（ｍ＋２，ｎ）、Ｒ（ｍ＋２，ｎ＋２）、Ｒ（ｍ＋２，ｎ＋４）、Ｒ（ｍ＋２，ｎ＋６）、Ｒ（ｍ＋２，ｎ＋８）の信号を加算し容量ＣＴｂ１に蓄積する。時刻ｔ７ではＲ（ｍ＋４，ｎ）、Ｒ（ｍ＋４，ｎ＋２）、Ｒ（ｍ＋４，ｎ＋４）、Ｒ（ｍ＋４，ｎ＋６）、Ｒ（ｍ＋４，ｎ＋８）の信号を加算し容量ＣＴｃ１に蓄積する。
【００３３】
時刻ｔ８ではＲ（ｍ＋６，ｎ）、Ｒ（ｍ＋６，ｎ＋２）、Ｒ（ｍ＋６，ｎ＋４）、Ｒ（ｍ＋６，ｎ＋６）、Ｒ（ｍ＋６，ｎ＋８）の信号を加算し容量ｃＴｄ１に蓄積する。時刻ｔ９ではＲ（ｍ＋８，ｎ）、Ｒ（ｍ＋８，ｎ＋２）、Ｒ（ｍ＋８，ｎ＋４）、Ｒ（ｍ＋８，ｎ＋６）、Ｒ（ｍ＋８，ｎ＋８）の信号を加算し容量ＣＴｅ１に蓄積する。
【００３４】
時刻ｔ１０では、φＴＳ５,φＴＳ６を同時にオンすることよってＣＡａ１、ＣＡｂ１、ＣＡｃ１、ＣＡｄ１、ＣＡｅ１に蓄積された画素信号を加算し、φＴＳ７をオンすることで加算結果をＣＴｎ（ここではｎ＝１）に蓄積する。この結果、ＣＴ１には図４（ｂ）に示すように２５画素分のＲ信号が加算されていることになる。
【００３５】
次に、Ｇｂについて図９のタイミング図を用いて説明するが、時刻ｔ１、ｔ２については図８の説明と同じなので省略する。
【００３６】
今、垂直走査において図４（ａ）におけるｍ＋５行を選択している状態とする。垂直信号線Ｖ１,Ｖ３,Ｖ５,Ｖ７からの信号として、メモリ容量ＣＴａ１にはＧｂ（ｍ＋５，ｎ）（Ｇｂ画素のｍ＋５行ｎ列目の信号）、ＣＴｂ１にはＧｂ（ｍ＋５，ｎ＋２）、ＣＴｃ１にはＧｂ（ｍ＋５，ｎ＋４）、ＣＴｄ１にはＧｂ（ｍ＋５，ｎ＋６）の画素信号として蓄積する。
【００３７】
時刻ｔ３においてパルスφＳＥＬ、φＴＸ２をオンし、φＴＳ１をオンすることにより偶数行の画素信号の転送を行う。次に垂直信号線Ｖ９からの信号としてメモリ容量ＣＴｅ１にＧｂ（ｍ＋５，ｎ＋８）の画素信号を蓄積し、時刻ｔ４において転送を行う。また、時刻ｔ５ではφＴＳ３、φＴＳ４を同時にオンにすることで容量ＣＡａ１に５画素分の信号を加算する。
【００３８】
次に、垂直走査回路１０２で選択している行をｍ＋７行にする。この状態で、同様な操作を行い、時刻ｔ６ではＧｂ（ｍ＋７，ｎ）、Ｇｂ（ｍ＋７，ｎ＋２）、Ｇｂ（ｍ＋７，ｎ＋４）、Ｇｂ（ｍ＋７，ｎ＋６）、Ｇｂ（ｍ＋７，ｎ＋８）の信号を加算し容量ＣＴｂ１に蓄積する。
【００３９】
時刻ｔ７ではＧｂ（ｍ＋９，ｎ）、Ｇｂ（ｍ＋９，ｎ＋２）、Ｇｂ（ｍ＋９，ｎ＋４）、Ｇｂ（ｍ＋９，ｎ＋６）、Ｇ（ｍ＋９，ｎ＋８）の信号を加算し容量ＣＴｃ１に蓄積する。
【００４０】
時刻ｔ８ではＧｂ（ｍ＋１１，ｎ）、Ｇｂ（ｍ＋１１，ｎ＋２）、Ｇｂ（ｍ＋１１，ｎ＋４）、Ｇｂ（ｍ＋１１，ｎ＋６）、Ｇｂ（ｍ＋１１，ｎ＋８）の信号を加算し容量ＣＴｄ１に蓄積する。
【００４１】
時刻ｔ９では、φＴＳ５,φＴＳ６を同時にオンすることよってＣＡａ１、Ｃａｂ１、ＣＡｃ１、ＣＡｄ１に蓄積された画素信号を加算し、φＴＳ７をオンすることで加算結果をＣＴｎ（ここではｎ＝１）に蓄積する。この結果、ＣＴ１には図４（ｃ）に示すように横５画素分、縦４画素分の計２０画素分のＧｂ信号が加算されることになる。
【００４２】
その他の色の加算については同様な操作を行う。例えば、図３（ｂ）に示すようなＲの横４画素×縦４画素分の加算においては、図７におけるφＴＳ２,φＴＳ４をオンしないことにより横４画素分の加算に対応し、φＡＤ５,φＴＳ６をオンしなければ縦４画素分の加算に対応する。また、他のＧｒ、Ｂに関しては図５の撮像領域上部のブロック内で同様のことを行う。
【００４３】
また、図８のタイミング図によりそれぞれ必要な画素数分加算した後に、水平走査回路１０５によりφＨＡｎを与えることで、加算後の１行分の信号出力を得ることが出来る。ここで、ｎは１〜加算後の水平画素数分の整数値となる。ＶＧＡであれば１〜６４０までのメモリ数となる。このようにメモリ１０４は静止画の水平画素数分のメモリ数を必要とするが、メモリ１０７は加算後のメモリとなるので、メモリ１０４よりは規模の小さな構成となる。
【００４４】
更に、静止画については、特にタイミングは記載していないが、図７においてφＨ１,φＨ２…とＨ−ＳＲ１０５からパルスを供給することによって加算回路１０６やメモリ１０７を通過させずにＣＴａ１、ＣＴｂ１…から直接読み出すことが可能であり、そうすることで静止画読みとなる。
【００４５】
また、ここでは縦４画素×横４画素を基本ユニットとした加算方式をモデルに説明したが、静止画の画素数が増えることで加算領域も縦６画素×横６画素、縦８画素×横８画素等、増やしていくことも可能であり、その時の加算方法も同上であるのでここでは説明を割愛する。
【００４６】
図１０は本発明の撮像装置を用いたシステム構成図である。この図のように光学系１を通って入射した被写体光はセンサ２に結像する。センサ２は図５の撮像装置に対応する。センサ２に配置された画素により光情報は電気信号に光電変換される。この電気信号はＡＤＣ４でアナログ信号からディジタル信号に変換されるのであるが、その前にＡＦＥ３によってＡＤＣ４のブラックレベルに見合うようにクランプ補正を行い、またＡＤＣ４の入力範囲に収まるようにＡＦＥ３によってゲイン補正を行う。
【００４７】
ディジタル信号に変換された後の画像信号は予め決められた方法に基づく処理回路５によって信号変換処理される。また、この信号処理に当たって一時的な画像保存領域としてメモリ６を使用する。信号処理された画像信号は記録系・通信系７を通して記録されるか、通信して外部媒体に記録を行う。
【００４８】
また、表示系・再生系８によって表示や再生を行う。これらの信号の流れを制御するものとしてシステム制御回路１０を用いる。またＲＯＭ９に保存されている動作プログラムによってシステム制御回路１０は動作する。センサ２とＡＦＥ３とＡＤＣ４はタイミングジェネレータ（ＴＧ）１１によって与えられるパルスにより制御され動作する。また光学系１の絞り・フォーカス・ズーム・シャッター等もシステム制御回路１０から制御を行っている。
【００４９】
ここで、例えば、全画素読み出しと加算読み出しを切り替える場合を説明する。これらの切り替えは外部入力系１３から人の操作によって行う。全画素読み出しは静止画出力に相当し、加算読み出しは動画出力に対応する。この切り替え動作ではセンサ２に与えるパルスをＴＧ１１により変更し、加算時は複数画素を平均化するため画像のランダムノイズや固定パターンノイズが平滑化される。このため光学系１の絞りを絞った状態でも、ＡＦＥ３のゲインを上げることが可能となる。
【００５０】
このようなゲイン変更信号をＴＧ１１から出力する。またＡＤＣ４で使用している変換用のクロック信号も、全画素と加算画素の出力画素数が異なるためシステム制御回路１０がＴＧ１１に信号を出力し、このＴＧ１１からそれぞれ変更を行う必要がある。同様に処理回路５においても動画・静止画の違いにより記録系への圧縮方法を変更する。更に全画素読み・加算読みの違いにより適正な補正方法等を変更する。
【００５１】
加算における図３に基づく方法と、図４に基づく方法の切り替えを説明する。この切り替えは加算動作中、つまり動画出力時において得られた画像信号が、処理回路５に入り更に判断に必要な情報を切り替え判断部１２に伝達することによって行う。この切り替えの必要性は５×５画素加算では従来の全画素読みよりノイズが１／５になるが４×４画素加算においてはノイズが１／４になることに基づく。
【００５２】
例えば、光源の色温度が低い時（赤っぽい時）は、処理回路５においてホワイトバランス係数としてＲの係数を弱め、Ｂの係数を強くする。このような時はＢにゲインが多くかかっているので青を複数回読み出す加算方法（図３参照）を採用する。これによりＢに強いゲインがかかってもノイズっぽさを低減できる。また、逆に光源の色温度が高い時（青っぽい時）は、ホワイトバランス係数としてＲを強め、Ｂを弱めるために赤を複数回読み出す加算方法（図４参照）を行う。これによりＲに強いゲインがかかってもノイズっぽさを低減できる。
【００５３】
同様に、写す被写体によっても切り替え可能である。例えば、赤いバラを撮る時は、画像の中央の色差信号（Ｒ−Ｙ，Ｂ−Ｙ）を測定することによって赤いかどうか判断できるが、赤を複数回読み出す加算方法（図４参照）を用いることで、赤いバラのノイズっぽさを低減することが可能である。また同様に例えば青空を被写体とする時は色差信号を測定し、青を複数回読み出す加算方法（図３参照）を用いることで、青空のノイズっぽさを低減することが可能となる。
【００５４】
このように処理回路５で使用するホワイトバランス係数や、色差信号を切り替え判断部１２に伝えることで切り替えを行う。これによって切り替え判断されたものをＴＧ１１に伝え、それに基づきセンサ２を切り替える。
【図面の簡単な説明】
【００５５】
【図１】加算前のカラーフィルターの配列を示す図である。
【図２】加算後に等ピッチにならない加算例を説明する図である。
【図３】本発明に係る画素信号の加算方式例（赤以外は複数回読み出し）を説明する図である。
【図４】本発明に係る画素信号の加算方式例（青以外は複数回読み出し）を説明する図である。
【図５】本発明に係るカラー撮像装置の一実施形態を示すブロック図である。
【図６】図１の撮像装置の画素部の単位画素回路を示す回路図である。
【図７】図１の撮像装置の信号読み出し処理回路を示す回路図である。
【図８】横５画素、縦５画素の画素信号の加算タイミング図である。
【図９】横５画素、縦４画素の画素信号の加算タイミング図である。
【図１０】本発明に係るカラー撮像システムの一実施形態を示すブロック図である。
【符号の説明】
【００５６】
１  光学系
２  センサ
３  ＡＦＥ
４  ＡＤＣ
５  処理回路
６  メモリ
７  記録系・通信系
８  表示系・再生系
９  ＲＯＭ
１０  システム制御回路
１１  タイミングジェネレータ（ＴＧ）
１２  切り替え判断部
１３  外部入力系
１０１  撮像領域
１０２  垂直走査回路（Ｖ−ＳＲ）
１０３  ＣＤＳ、ＡＭＰ
１０４  メモリ
１０５  水平走査回路（Ｈ−ＳＲ）
１０６  加算回路
１０７  メモリ
【図１】
2006041913.tif 000003
【図２】
2006041913.tif 000004
【図３】
2006041913.tif 000005
【図４】
2006041913.tif 000006
【図５】
2006041913.tif 000007
【図６】
2006041913.tif 000008
【図７】
2006041913.tif 000009
【図８】
2006041913.tif 000010
【図９】
2006041913.tif 000011
【図１０】
2006041913.tif 000012