(57)【要約】【課題】放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できるプラズマディスプレイパネルを提供する。【解決手段】プラズマディスプレイパネル２００は、スキャン電極２１１と、サステイン電極２１２と、アドレス電極２２２とを備える。スキャン電極２１１は、第１ホール２１１ｃを有する。第１ホール２１１ｃは、放電セルの中心方向に突き出された領域において除去されて形成されている。サステイン電極２１２は、第２ホール２１２ｃを有する。第２ホール２１２ｃは、放電セルの中心方向に突き出された領域において除去されて形成されている。アドレス電極２２２は、第３ホール２２２ｃを有する。第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃに対応して除去されて形成されている。【選択図】図３
2006093138.tif 000002
【特許請求の範囲】
【請求項１】
放電セルの中心方向に突き出された領域において除去されて形成された一つ以上の第１ホールを有するスキャン電極と、
前記放電セルの中心方向に突き出された領域において除去されて形成された一つ以上の第２ホールを有するサステイン電極と、
前記第１ホール及び前記第２ホールの少なくとも一方に対応して除去されて形成された第３ホールを有するアドレス電極と、
を備えた、
プラズマディスプレイパネル。
【請求項２】
前記スキャン電極は、
第１バス電極と、
前記第１バス電極に繋がれた第１透明電極と、
をさらに有し、
前記サステイン電極は、
第２バス電極と、
前記第２バス電極に繋がれた第２透明電極と、
をさらに有し、
前記第１ホールは、前記第１透明電極と前記第１バス電極とに囲まれた部分に形成されており、
前記第２ホールは、前記第２透明電極と前記第２バス電極とに囲まれた部分に形成されている、
請求項１に記載のプラズマディスプレイパネル。
【請求項３】
前記アドレス電極の前記第３ホールは、
前記第１ホール及び前記第２ホールに対応して分離して形成されている、
請求項１に記載のプラズマディスプレイパネル。
【請求項４】
前記アドレス電極の前記第３ホールは、
前記第１ホール及び前記第２ホールに対応して一体に形成されている、
請求項１に記載のプラズマディスプレイパネル。
【請求項５】
前記アドレス電極は、
前記スキャン電極と前記サステイン電極とが形成する放電ギャップ領域において形成されているくびれ部をさらに有し、
前記くびれ部の幅は、前記アドレス電極における前記くびれ部以外の部分の幅よりも小さい、
請求項３に記載のプラズマディスプレイパネル
【請求項６】
前記アドレス電極は、前記スキャン電極と前記サステイン電極とが形成する放電ギャップ領域において形成されているくびれ部をさらに有し、
前記くびれ部の幅は、前記アドレス電極における前記くびれ部以外の部分の幅よりも小さい、
請求項４に記載のプラズマディスプレイパネル。
【請求項７】
前記アドレス電極の幅は、
前記第１ホール及び前記第２ホールの幅より大きい、
請求項１に記載のプラズマディスプレイパネル。
【請求項８】
放電セルの中心方向に突き出された領域において除去されて形成された一つ以上の第１ホールを有するスキャン電極と、
前記放電セルの中心方向に突き出された領域において除去されて形成された一つ以上の第２ホールを有するサステイン電極と、
前記第１ホール及び前記第２ホールの少なくとも一方に対応して除去されて形成された第３ホールを有し、 前記第１ホール及び前記第２ホールの幅より大きな幅を持つアドレス電極と、
を備えた、
プラズマディスプレイパネル。
【請求項９】
前記スキャン電極は、
第１バス電極と、 
前記第１バス電極に繋がれた第１透明電極と、
をさらに有し、
前記サステイン電極は、
第２バス電極と、
前記第２バス電極に繋がれた第２透明電極と、
をさらに有し、
前記第１ホールは、前記第１透明電極と前記第１バス電極とに囲まれた部分に形成されており、
前記第２ホールは、前記第２透明電極と前記第２バス電極とに囲まれた部分に形成されている、
請求項８に記載のプラズマディスプレイパネル。
【請求項１０】
前記アドレス電極の前記第３ホールは、
前記第１ホール及び前記第２ホールに対応して分離して形成されている、
請求項８に記載のプラズマディスプレイパネル。
【請求項１１】
前記アドレス電極の前記第３ホールは、
前記第１ホール及び前記第２ホールに対応して一体に形成されている、
請求項８に記載のプラズマディスプレイパネル。
【請求項１２】
前記アドレス電極は、前記スキャン電極と前記サステイン電極とが形成する放電ギャップ領域において形成されているくびれ部をさらに有し、
前記くびれ部の幅は、前記アドレス電極における前記くびれ部以外の部分の幅よりも小さい、
請求項１０に記載のプラズマディスプレイパネル。
【請求項１３】
前記アドレス電極は、前記スキャン電極と前記サステイン電極とが形成する放電ギャップ領域において形成されているくびれ部をさらに有し、
前記くびれ部の幅は、前記アドレス電極における前記くびれ部以外の部分の幅よりも小さい、
請求項１１に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルに関し、より詳しくはアドレス電極を含んだプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
一般的にプラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）は、Ｈｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性混合ガスが放電する時に発生する波長１４７nmの紫外線が蛍光体に当たって発光することで文字またはグラフィックを含んだ画像を表示するようにしたものである。
【０００３】
図１は一般的なプラズマディスプレイパネルの構造を示す斜視図である。 図１に示すように、一般的なプラズマディスプレイパネル１は、スキャン電極１１及びサステイン電極１２が形成された上部基板１０と、アドレス電極２２が形成された下部基板２０とを備える。
【０００４】
スキャン電極１１及びサステイン電極１２は、それぞれ、透明電極(第１透明電極１１ａ、第２透明電極１２ａ)とバス電極(第１バス電極１１ｂ、第２バス電極１２ｂ)とを有する。透明電極(第１透明電極１１ａ、第２透明電極１２ａ)は、インジウム錫酸化物（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ：ＩＴＯ）で形成される。バス電極(第１バス電極１１ｂ、第２バス電極１２ｂ)は、抵抗が少なくなるように金属で形成されている。
【０００５】
スキャン電極１１及びサステイン電極１２が形成された上部基板１０には上部誘電体層１３ａ及び保護膜１４がさらに積層されている。
【０００６】
上部誘電体層１３ａには、プラズマ放電の時に発生した壁電荷が蓄積される。 保護膜１４は、プラズマ放電の時に起こるおそれのあるスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）による上部誘電体層１３ａの損傷を防止して、２次電子の放出效率を高める。 保護膜１４は通常、酸化マグネシウム（ＭｇＯ）で形成される。
【０００７】
一方、 アドレス電極２２が形成された下部基板２０上には下部誘電体層１３ｂと隔壁２１が形成される。下部誘電体層１３ｂと隔壁２１との表面には蛍光体層２３が塗布される。
【０００８】
アドレス電極２２は、スキャン電極１１及びサステイン電極１２へ投影した場合に、スキャン電極１１及びサステイン電極１２と交差する方向に形成される。このスキャン電極１１及びサステイン電極１２とアドレス電極２２とが互いに投影されて交差する部分が放電セルとなる。隔壁２１は、アドレス電極２２と並ぶ方向に形成されて、放電によって生成された紫外線及び可視光が隣接した放電セルに漏洩することを防止する。
【０００９】
蛍光体層２３は、プラズマ放電の時に発生した紫外線によって励起されて、赤色、緑及び青色のいずれかの可視光線を発生するようになる。 上部基板(１０)と隔壁２１及び下部基板（２０）との間に形成された放電セルの放電空間には、放電することができるようにＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性混合ガスが注入されている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２は従来のプラズマディスプレイパネルの電極構造を示す平面図である。図２に示すように、従来のプラズマディスプレイパネル１００は、スキャン電極１１１、サステイン電極１１２及びアドレス電極１２２を備える。スキャン電極１１１は、第１透明電極１１１ａと第１バス電極１１１ｂとを有する。サステイン電極１１２は、第２透明電極１１２ａと第２バス電極１１２ｂとを有する。
【００１１】
従来のプラズマディスプレイパネル１００では、一般的なプラズマディスプレイパネル１と比べて、放電ギャップ領域１３０に隣接した第１透明電極１１１ａと第２透明電極１１２ａとの領域がそのまま維持されており、第１バス電極１１１ｂ及び第２バス電極１１２ｂと隣接した第１透明電極１１１ａと第２透明電極１１２ａの領域の一部（ホール）が除去されている。 これによって放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００１２】
しかし、従来のプラズマディスプレイパネル１００では、一般的なプラズマディスプレイパネル１と比べて、第１透明電極１１１ａ及び第２透明電極１１２ａとアドレス電極１２２とが重なる部分の面積が少なくなっている。 すなわち、アドレス電極１２２の幅が第１透明電極１１１ａや第２透明電極１１２ａに形成されたホール（除去されている部分）の幅と略等しくなっているので、アドレス電極１２２と第１透明電極１１１ａ及び第２透明電極１１２ａとが重なる部分の面積が少なくなっている。 このように、従来のプラズマディスプレイパネル１００では、アドレス電極１２２と第１透明電極１１１ａ及び第２透明電極１１２ａとが重なる部分の面積が少なくなっているので、ジッタ（ｊｉｔｔｅｒ）特性が低下する傾向にあり、アドレッシングの特性が低下するおそれがある。
【００１３】
本発明の目的は、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できるプラズマディスプレイパネルを提供するためのことにある。
【課題を解決するための手段】
【００１４】
本発明に係るプラズマディスプレイパネルは、スキャン電極と、サステイン電極と、アドレス電極とを備える。スキャン電極は、一つ以上の第１ホールを有する。第１ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。サステイン電極は、一つ以上の第２ホールを有する。第２ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。アドレス電極は、第３ホールを有する。第３ホールは、第１ホール及び第２ホールの少なくとも一方に対応して除去されて形成されている。
【００１５】
このプラズマディスプレイパネルでは、第１ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。第２ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。これらにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００１６】
また、第３ホールは、第１ホール及び第２ホールの少なくとも一方に対応して除去されて形成されている。これにより、アドレス電極とスキャン電極及びサステイン電極とが重なる部分の面積が多くなっているので、ジッタ特性の低下を抑制でき、アドレッシングの特性が低下することを抑制できる。
【００１７】
このように、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００１８】
本発明に係るプラズマディスプレイパネルは、スキャン電極と、サステイン電極と、アドレス電極とを備える。スキャン電極は、一つ以上の第１ホールを有する。第１ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。サステイン電極は、一つ以上の第２ホールを有する。第２ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。アドレス電極は、第３ホールを有する。第３ホールは、第１ホール及び第２ホールの少なくとも一方に対応して除去されて形成されている。アドレス電極は、第１ホール及び第２ホールの幅より大きな幅を持つ。
【００１９】
このプラズマディスプレイパネルでは、第１ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。第２ホールは、放電セルの中心方向に突き出された領域において除去されて形成されている。これらにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００２０】
また、第３ホールは、第１ホール及び第２ホールの少なくとも一方に対応して除去されて形成されている。これにより、アドレス電極とスキャン電極及びサステイン電極とが重なる部分の面積が多くなっているので、ジッタ特性の低下を抑制でき、アドレッシングの特性が低下することを抑制できる。
【００２１】
さらに、アドレス電極は、第１ホール及び第２ホールの幅より大きな幅を持つ。これにより、アドレス電極は、第３ホールを容易に形成することができるようになっている。
【００２２】
このように、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制でき、第３ホールを容易に形成することができる。
【発明の効果】
【００２３】
本発明に係るプラズマディスプレイパネルでは、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００２４】
本発明に係るプラズマディスプレイパネルでは、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制でき、第３ホールを容易に形成することができる。
【発明を実施するための最良の形態】
【００２５】
以下では本発明による具体的な実施形態を、図面を参照しながら説明する。
【００２６】
<第１実施形態>
図３は本発明の第１実施形態に係るプラズマディスプレイパネルの平面図である。 図３に示すように、 本発明の第１実施形態に係るプラズマディスプレイパネル２００は、スキャン電極２１１、サステイン電極２１２及びアドレス電極２２２を備える。
【００２７】
スキャン電極２１１は、主として、第１透明電極２１１ａ、第１バス電極２１１ｂ及び第１ホール２１１ｃを有する。第１透明電極２１１ａは、第１バス電極２１１ｂにつながれている。第１ホール２１１ｃは、第１透明電極２１１ａと第１バス電極２１１ｂとに囲まれた部分に形成されている。この第１ホール２１１ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００２８】
サステイン電極２１２は、主として、第２透明電極２１２ａ、第２バス電極２１２ｂ及び第２ホール２１２ｃを有する。第２透明電極２１２ａは、第２バス電極２１２ｂにつながれている。第２ホール２１２ｃは、第２透明電極２１２ａと第２バス電極２１２ｂとに囲まれた部分に形成されている。この第２ホール２１２ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００２９】
アドレス電極２２２は、第３ホール２２２ｃを有する。第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃに対応して形成されている。具体的には、アドレス電極２２２は、図３の右側に図示された形状をしている。すなわち、第３ホール２２２ｃは、第１ホール２１１ｃと第２ホール２１２ｃとに対応して分離して形成されている。 また、アドレス電極２２２の幅(Ｗ２)は、第１ホール２１１ｃの幅や第２ホール２１２ｃの幅より大きくなっている。
【００３０】
ここでは、第１バス電極２１１ｂに隣接した第１透明電極２１１ａの領域の一部が除去されて第１ホール２１１ｃとなっており、第２バス電極２１２ｂに隣接した第２透明電極２１２ａの領域の一部が除去されて第２ホール２１２ｃとなっている。これにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００３１】
また、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重なる部分の面積が多くなっている。これにより、ジッタ特性の低下を抑制でき、アドレッシングの特性が低下することを抑制できる。
【００３２】
このように、本発明の第１実施形態に係るプラズマディスプレイパネル２００によれば、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００３３】
なお、第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃのいずれかのみに対応して形成されていてもよい。
【００３４】
< 第２実施形態>
図４は本発明の第２実施形態に係るプラズマディスプレイパネルの平面図である。 図４に示すように、 本発明の第２実施形態に係るプラズマディスプレイパネル３００は、スキャン電極２１１、サステイン電極２１２、アドレス電極２２２及びプラズマパイプ２３０を備える。
【００３５】
スキャン電極２１１は、主として、第１透明電極２１１ａ、第１バス電極２１１ｂ及び第１ホール２１１ｃを有する。第１透明電極２１１ａは、第１バス電極２１１ｂにつながれている。第１ホール２１１ｃは、第１透明電極２１１ａと第１バス電極２１１ｂとに囲まれた部分に形成されている。この第１ホール２１１ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００３６】
サステイン電極２１２は、主として、第２透明電極２１２ａ、第２バス電極２１２ｂ及び第２ホール２１２ｃを有する。第２透明電極２１２ａは、第２バス電極２１２ｂにつながれている。第２ホール２１２ｃは、第２透明電極２１２ａと第２バス電極２１２ｂとに囲まれた部分に形成されている。この第２ホール２１２ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００３７】
アドレス電極２２２は、第３ホール２２２ｃを有する。第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃに対応して形成されている。具体的には、アドレス電極２２２は、図３の右側に図示された形状をしている。すなわち、第３ホール２２２ｃは、第１ホール２１１ｃと第２ホール２１２ｃとに対応して分離して形成されている。 またアドレス電極２２２の幅(Ｗ２)は、第１ホール２１１ｃの幅や第２ホール２１２ｃの幅より大きくなっている。
【００３８】
スキャン電極２１１及びサステイン電極２１２が形成された上部基板２１０と、アドレス電極２２２が形成された下部基板２２０との間には、プラズマパイプ２３０が配列されている。プラズマパイプ２３０の内側では、スキャン電極２１１及びサステイン電極２１２とアドレス電極２２２とが互いに投影されて交差する部分において、プラズマ放電が行われる。
【００３９】
ここでは、第１バス電極２１１ｂに隣接した第１透明電極２１１ａの領域の一部が除去されて第１ホール２１１ｃとなっており、第２バス電極２１２ｂに隣接した第２透明電極２１２ａの領域の一部が除去されて第２ホール２１２ｃとなっている。これにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００４０】
また、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重なる部分の面積が多くなっている。これにより、ジッタ特性の低下を抑制でき、アドレッシングの特性が低下することを抑制できる。
【００４１】
このように、本発明の第２実施形態に係るプラズマディスプレイパネル３００によれば、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００４２】
なお、第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃのいずれかのみに対応して形成されていてもよい。
【００４３】
<第３実施形態>
図５は本発明の第３実施形態に係るプラズマディスプレイパネルの平面図である。 図５に示すように、 本発明の第３実施形態に係るプラズマディスプレイパネル４００は、スキャン電極２１１、サステイン電極２１２及びアドレス電極４２２を備える。
【００４４】
スキャン電極２１１は、主として、第１透明電極２１１ａ、第１バス電極２１１ｂ及び第１ホール２１１ｃを有する。第１透明電極２１１ａは、第１バス電極２１１ｂにつながれている。第１ホール２１１ｃは、第１透明電極２１１ａと第１バス電極２１１ｂとに囲まれた部分に形成されている。この第１ホール２１１ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００４５】
サステイン電極２１２は、主として、第２透明電極２１２ａ、第２バス電極２１２ｂ及び第２ホール２１２ｃを有する。第２透明電極２１２ａは、第２バス電極２１２ｂにつながれている。第２ホール２１２ｃは、第２透明電極２１２ａと第２バス電極２１２ｂとに囲まれた部分に形成されている。この第２ホール２１２ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００４６】
アドレス電極４２２は、第３ホール２２２ｃとくびれ部４２２ｄとを有する。第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃに対応して形成されている。具体的には、アドレス電極４２２は、図５の右側に図示された形状をしている。すなわち、第３ホール２２２ｃは、第１ホール２１１ｃと第２ホール２１２ｃとに対応して分離して形成されている。また、くびれ部４２２ｄは、スキャン電極２１１とサステイン電極２１２とが形成する放電ギャップ領域４３０に形成されている。このくびれ部４２２ｄの幅(ｗ１)は、アドレス電極４２２におけるくびれ部４２２ｄ以外の部分の幅(Ｗ２)よりも小さくなっている。 また、アドレス電極４２２におけるくびれ部４２２ｄ以外の部分の幅(Ｗ２)は、第１ホール２１１ｃの幅や第２ホール２１２ｃの幅より大きくなっている。
【００４７】
ここでは、第１バス電極２１１ｂに隣接した第１透明電極２１１ａの領域の一部が除去されて第１ホール２１１ｃとなっており、第２バス電極２１２ｂに隣接した第２透明電極２１２ａの領域の一部が除去されて第２ホール２１２ｃとなっている。これにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００４８】
また、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重なる部分の面積が多くなっている。さらに、くびれ部４２２ｄが放電ギャップ領域４３０に形成されているので、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重ならない部分の面積が少なく抑えられている。これにより、ジッタ特性の低下を効果的に抑制でき、アドレッシングの特性が低下することを効果的に抑制できる。
【００４９】
このように、本発明の第３実施形態に係るプラズマディスプレイパネル４００によれば、放電開始電圧がほとんど変動しない状態で放電效率を効果的に増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００５０】
なお、第３ホール２２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃのいずれかのみに対応して形成されていてもよい。
【００５１】
<第４実施形態>
図６は本発明の第４実施形態に係るプラズマディスプレイパネルの平面図である。 図６に示すように、 本発明の第４実施形態に係るプラズマディスプレイパネル５００は、スキャン電極２１１、サステイン電極２１２及びアドレス電極５２２を備える。
【００５２】
スキャン電極２１１は、主として、第１透明電極２１１ａ、第１バス電極２１１ｂ及び第１ホール２１１ｃを有する。第１透明電極２１１ａは、第１バス電極２１１ｂにつながれている。第１ホール２１１ｃは、第１透明電極２１１ａと第１バス電極２１１ｂとに囲まれた部分に形成されている。この第１ホール２１１ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００５３】
サステイン電極２１２は、主として、第２透明電極２１２ａ、第２バス電極２１２ｂ及び第２ホール２１２ｃを有する。第２透明電極２１２ａは、第２バス電極２１２ｂにつながれている。第２ホール２１２ｃは、第２透明電極２１２ａと第２バス電極２１２ｂとに囲まれた部分に形成されている。この第２ホール２１２ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００５４】
アドレス電極５２２は、第３ホール５２２ｃとくびれ部５２２ｄとを有する。第３ホール５２２ｃは、第１ホール２１１ｃ及び第２ホール２１２ｃに対応して形成されている。具体的には、アドレス電極５２２は、図６の右側に図示された形状をしている。すなわち、第３ホール５２２ｃは、第１ホール２１１ｃと第２ホール２１２ｃとに対応して一体に形成されている。また、くびれ部４２２ｄは、スキャン電極２１１とサステイン電極２１２とが形成する放電ギャップ領域４３０に形成されている。このくびれ部４２２ｄの幅(Ｗ３)は、アドレス電極５２２におけるくびれ部５２２ｄ以外の部分の幅(Ｗ２)よりも小さくなっており、第１ホール２１１ｃの幅や第２ホール２１２ｃの幅より大きくなっている。また、アドレス電極５２２におけるくびれ部５２２ｄ以外の部分の幅(Ｗ２)は、第１ホール２１１ｃの幅や第２ホール２１２ｃの幅より大きくなっている。
【００５５】
ここでは、第１バス電極２１１ｂに隣接した第１透明電極２１１ａの領域の一部が除去されて第１ホール２１１ｃとなっており、第２バス電極２１２ｂに隣接した第２透明電極２１２ａの領域の一部が除去されて第２ホール２１２ｃとなっている。これにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００５６】
また、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重なる部分の面積が多くなっている。さらに、くびれ部４２２ｄが放電ギャップ領域４３０に形成されているので、アドレス電極２２２と第１透明電極２１１ａ及び第２透明電極２１２ａとが重ならない部分の面積が少なく抑えられている。これにより、ジッタ特性の低下を効果的に抑制でき、アドレッシングの特性が低下することを効果的に抑制できる。
【００５７】
このように、本発明の第４実施形態に係るプラズマディスプレイパネル５００によれば、放電開始電圧がほとんど変動しない状態で放電效率を効果的に増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００５８】
さらに、第３ホール５２２ｃが一体に形成されているので、第３ホール５２２ｃが分離して形成される場合に比べて、第３ホール５２２ｃは低コストで形成されている。
<第５実施形態>
図７は本発明の第５実施形態に係るプラズマディスプレイパネルの平面図である。 図７に示すように、 本発明の第５実施形態に係るプラズマディスプレイパネル６００は、スキャン電極６１１、サステイン電極６１２及びアドレス電極６２２を備える。
【００５９】
スキャン電極６１１は、主として、第１透明電極６１１ａ、第１バス電極２１１ｂ及び第１ホール６１１ｃを有する。第１透明電極６１１ａは、第１バス電極２１１ｂにつながれている。第１ホール６１１ｃは、第１透明電極６１１ａと第１バス電極２１１ｂとに囲まれた部分に複数個で形成されている。この第１ホール６１１ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００６０】
サステイン電極６１２は、主として、第２透明電極６１２ａ、第２バス電極２１２ｂ及び第２ホール６１２ｃを有する。第２透明電極６１２ａは、第２バス電極２１２ｂにつながれている。第２ホール６１２ｃは、第２透明電極６１２ａと第２バス電極２１２ｂとに囲まれた部分に形成されている。この第２ホール６１２ｃは、放電セルの中心方向に突き出された領域に形成されている。
【００６１】
アドレス電極６２２は、第３ホール６２２ｃを有する。第３ホール６２２ｃは、第１ホール６１１ｃ及び第２ホール６１２ｃに対応して形成されている。具体的には、アドレス電極６２２は、図７の右側に図示された形状をしている。すなわち、第３ホール６２２ｃは、第１ホール６１１ｃと第２ホール６１２ｃとに対応して分離して形成されている。 また、アドレス電極６２２の幅(Ｗ２)は、第１ホール６１１ｃの幅や第２ホール６１２ｃの幅より大きくなっている。
【００６２】
ここでは、第１バス電極２１１ｂに隣接した第１透明電極６１１ａの領域の一部が除去されて第１ホール６１１ｃとなっており、第２バス電極２１２ｂに隣接した第２透明電極６１２ａの領域の一部が除去されて第２ホール６１２ｃとなっている。これにより、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができるようになっている。
【００６３】
また、アドレス電極６２２と第１透明電極６１１ａ及び第２透明電極６１２ａとが重なる部分の面積が多くなっている。これにより、ジッタ特性の低下を抑制でき、アドレッシングの特性が低下することを抑制できる。
【００６４】
このように、本発明の第５実施形態に係るプラズマディスプレイパネル６００によれば、放電開始電圧がほとんど変動しない状態で放電效率を増加させることができ、アドレッシングの特性が低下するのを抑制できる。
【００６５】
なお、第３ホール６２２ｃは、複数の第１ホール６１１ｃ及び複数の第２ホール６１２ｃの一部のみに対応して形成されていてもよい。
【図面の簡単な説明】
【００６６】
【図１】一般的なプラズマディスプレイパネルの構造を示す斜視図
【図２】従来のプラズマディスプレイパネルの電極構造を示す平面図。
【図３】本発明の第１実施形態に係るプラズマディスプレイパネルの平面図。
【図４】本発明の第２実施形態に係るプラズマディスプレイパネルの平面図。
【図５】本発明の第３実施形態に係るプラズマディスプレイパネルの平面図。
【図６】本発明の第４実施形態に係るプラズマディスプレイパネルの平面図。
【図７】本発明の第５実施形態に係るプラズマディスプレイパネルの平面図。
【符号の説明】
【００６７】
２１１，６１１  スキャン電極
２１１ａ，６１１ａ  第１透明電極
２１１ｂ，６１１ｂ  第１バス電極
２１１ｃ，６１１ｃ  第１ホール
２１２，６１２  サステイン電極
２１２ａ，６１２ａ  第２透明電極
２１２ｂ，６１２ｂ  第２バス電極 
２１２ｃ，６１２ｃ  第２ホール
２２２，４２２，５２２，６２２  アドレス電極
２２２ｃ，５２２ｃ，６２２ｃ  第３ホール
【図１】
2006093138.tif 000003
【図２】
2006093138.tif 000004
【図３】
2006093138.tif 000005
【図４】
2006093138.tif 000006
【図５】
2006093138.tif 000007
【図６】
2006093138.tif 000008
【図７】
2006093138.tif 000009