(57)【要約】【課題】  微細且つ電気的特性に優れた半導体装置の製造方法を提供する。【解決手段】  層間絶縁膜１０をマスクとしたストッパー膜９のドライエッチングによって、拡散層領域８に至るコンタクトホール１１を形成する。この際、ストッパー膜９のオーバーエッチングによって、コンタクトホール１１の底面をシリコン基板１の表面よりリセスする。続いて、シリコン基板１の表面を洗浄した後、コンタクトホール１１の内面を覆うようにして層間絶縁膜１０の上にポリシリコン膜１２を形成する。ポリシリコン膜１２の膜厚は、コンタクトホール１１の底面がシリコン基板１の表面に対してリセスした深さより大きく、シリサイド化で消費されるシリコンの厚さより小さくなるようにする。これにより、オーバーエッチングおよびシリサイド化によってシリコン基板１から消失するシリコンの量を低減させることができる。【選択図】      図７
2006108452.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板に不純物をイオン注入して拡散層領域を形成する工程と、
前記シリコン基板の上に層間絶縁膜を形成する工程と、
所定のマスクを用いて前記層間絶縁膜をドライエッチングし、前記拡散層領域に至るコンタクトホールを形成するとともに、前記層間絶縁膜のオーバーエッチングによって、該コンタクトホールの底面を前記シリコン基板の表面よりリセスする工程と、
前記コンタクトホールの内面を覆うようにして前記層間絶縁膜の上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上に金属膜を形成する工程と、
前記金属膜の上にバリアメタル膜を形成する工程と、
熱処理によって前記金属膜をシリサイド化して、前記拡散層領域の上に金属シリサイド層を形成する工程と、
前記コンタクトホールの内部に導電層を埋め込んで、前記拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板に不純物をイオン注入して拡散層領域を形成する工程と、
前記シリコン基板の上にストッパー膜を形成する工程と、
前記ストッパー膜の上に層間絶縁膜を形成する工程と、
所定のマスクを用いて前記層間絶縁膜をドライエッチングし、前記ストッパー膜に至る開口部を形成する工程と、
前記層間絶縁膜をマスクとした前記ストッパー膜のドライエッチングによって、前記拡散層領域に至るコンタクトホールを形成するとともに、前記ストッパー膜のオーバーエッチングによって、該コンタクトホールの底面を前記シリコン基板の表面よりリセスする工程と、
前記コンタクトホールの内面を覆うようにして前記層間絶縁膜の上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上に金属膜を形成する工程と、
前記金属膜の上にバリアメタル膜を形成する工程と、
熱処理によって前記金属膜をシリサイド化して、前記拡散層領域の上に金属シリサイド層を形成する工程と、
前記コンタクトホールの内部に導電層を埋め込んで、前記拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
シリコン基板の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入し、エクステンション領域を形成する工程と、
前記ゲート電極の側壁部にサイドウォールを形成する工程と、
前記サイドウォールの形成された前記ゲート電極をマスクとして前記シリコン基板に不純物をイオン注入し、拡散層領域を形成する工程と、
前記シリコン基板と、前記サイドウォールの形成された前記ゲート電極との上にストッパー膜を形成する工程と、
前記ストッパー膜の上に層間絶縁膜を形成する工程と、
所定のマスクを用いて前記層間絶縁膜をドライエッチングし、前記ストッパー膜に至る開口部を形成する工程と、
前記層間絶縁膜をマスクとした前記ストッパー膜のドライエッチングによって、前記拡散層領域に至るコンタクトホールを形成するとともに、前記ストッパー膜のオーバーエッチングによって、該コンタクトホールの底面を前記シリコン基板の表面よりリセスする工程と、
前記コンタクトホールを形成した後の前記シリコン基板の表面を洗浄する工程と、
前記洗浄後の前記コンタクトホールの内面を覆うようにして前記層間絶縁膜の上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜の上に金属膜を形成する工程と、
前記金属膜の上にバリアメタル膜を形成する工程と、
熱処理によって前記金属膜をシリサイド化して、前記拡散層領域の上に金属シリサイド層を形成する工程と、
前記コンタクトホールの内部に導電層を埋め込んで、前記拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
前記ポリシリコン膜を形成する工程は、ノンドープトポリシリコン膜を形成する工程であって、
該ノンドープトポリシリコン膜を形成する工程の後に、前記拡散層領域と同じ極性のイオン種を、前記ノンドープトポリシリコン膜および該ノンドープトポリシリコン膜の下にある前記シリコン基板とに注入する工程と、
注入した前記イオン種を熱処理によって活性化させる工程とをさらに有する請求項１〜３に記載の半導体装置の製造方法。
【請求項５】
前記ポリシリコン膜を形成する工程は、前記拡散層領域と同じ極性のイオン種を含むドープトポリシリコン膜を形成する工程であって、
該ドープトポリシリコン膜を形成する工程の後に、熱処理によって、前記イオン種を前記ドープトポリシリコン膜の下にある前記シリコン基板に拡散させる工程をさらに有する請求項１〜３に記載の半導体装置の製造方法。
【請求項６】
前記ポリシリコン膜の膜厚は、前記コンタクトホールの底面が前記シリコン基板の表面に対してリセスした深さより大きい請求項１〜５に記載の半導体装置の製造方法。
【請求項７】
前記ポリシリコン膜の膜厚は、前記金属膜のシリサイド化で消費されるシリコンの厚さより小さく、
前記金属シリサイド層を形成する工程は、前記金属膜が前記ポリシリコン膜および前記シリコン基板と反応する工程である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記金属膜と反応する前記シリコン基板の厚さは３００Å以下である請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ポリシリコン膜の膜厚は、前記金属膜のシリサイド化で消費されるシリコンの厚さより大きく、
前記金属シリサイド層を形成する工程は、前記金属膜が前記ポリシリコン膜の一部と反応する工程である請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳しくは、拡散層領域に金属シリサイド層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化とともに、ソース・ドレインとなる拡散層の接合深さは浅くなる傾向にある。しかし、拡散層が浅くなると拡散層抵抗が増大し、デバイス特性に与える寄生抵抗の影響が無視できなくなる。そこで、このような拡散層の極浅化に伴う抵抗の増大に対処するために、金属シリサイド層を形成することが行われている（例えば、特許文献１および特許文献２参照。）。
【０００３】
例えば、シリコン基板上に形成された層間絶縁膜にコンタクトホールを形成した後、洗浄工程を経てから、Ｔｉ（チタン）などの金属をコンタクトホールの内部を含む全面に堆積する。次に、熱処理を行うと、シリコンと金属とが反応して金属シリサイド層が形成される。その後、バリアメタル膜を介して、コンタクトホールの内部にＷ（タングステン）などの導電層を充填することにより、コンタクトプラグを形成することができる。
【０００４】
【特許文献１】特開平３−２８５３３０号公報
【特許文献２】特開平６−８５０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、さらなる微細化に伴ってソース・ドレインの浅接合化が進むと、次のような問題が生じる。
【０００６】
第１に、シリコン基板の縦方向に接合リーク電流が増大するという問題がある。すなわち、コンタクトホールを形成する際のシリコン基板へのオーバーエッチングによって、コンタクトホールの底部は、シリコン基板の表面に対してリセスした（窪んだ）構造となる。このため、浅いソース・ドレインに対して、シリコン基板の深いところでコンタクトホールがシリコン基板と接合し、シリコン基板の縦方向に接合リークが起こる。
【０００７】
第２に、導電層がシリコンと反応することによって、シリコン基板に欠陥が生じるという問題がある。すなわち、シリコン基板へのオーバーエッチングや、洗浄工程でのウェットエッチングによって、コンタクトホールの底部にはサイドエッチングが生じる。ここで、サイドエッチングが生じた部分には、バリアメタル膜が薄い膜厚でしか形成されないので、そのバリア性は不十分なものとなる。一方、タングステン膜を成膜する際には、原料ガスとしてＷＦ６が使用される。バリアメタル膜のバリア性が十分でないと、ＷＦ６中のＦとＳｉとの間で反応が起こる。生成したＳｉＦ４は気化してしまうので、結果として、Ｓｉが消費されてシリコン基板に欠陥が発生する。
【０００８】
第３に、シリコン基板の横方向にも接合リーク電流が増大するという問題がある。すなわち、シリサイド化反応は等方的に進行するために、シリコン基板のオーバーエッチングによりコンタクトホールがシリコン基板と接合して、シリコン基板の横方向に接合リークが起こる。
【０００９】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、微細且つ電気的特性に優れた半導体装置の製造方法を提供することにある。
【００１０】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１１】
本願の第１の発明は、シリコン基板に不純物をイオン注入して拡散層領域を形成する工程と、このシリコン基板の上に層間絶縁膜を形成する工程と、所定のマスクを用いて層間絶縁膜をドライエッチングし、拡散層領域に至るコンタクトホールを形成するとともに、層間絶縁膜のオーバーエッチングによって、コンタクトホールの底面をシリコン基板の表面よりリセスする工程と、コンタクトホールの内面を覆うようにして層間絶縁膜の上にポリシリコン膜を形成する工程と、このポリシリコン膜の上に金属膜を形成する工程と、この金属膜の上にバリアメタル膜を形成する工程と、熱処理によって金属膜をシリサイド化して、拡散層領域の上に金属シリサイド層を形成する工程と、コンタクトホールの内部に導電層を埋め込んで、拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法に関する。
【００１２】
また、本願の第２の発明は、シリコン基板に不純物をイオン注入して拡散層領域を形成する工程と、シリコン基板の上にストッパー膜を形成する工程と、このストッパー膜の上に層間絶縁膜を形成する工程と、所定のマスクを用いて層間絶縁膜をドライエッチングし、ストッパー膜に至る開口部を形成する工程と、層間絶縁膜をマスクとしたストッパー膜のドライエッチングによって、拡散層領域に至るコンタクトホールを形成するとともに、ストッパー膜のオーバーエッチングによって、コンタクトホールの底面をシリコン基板の表面よりリセスする工程と、コンタクトホールの内面を覆うようにして層間絶縁膜の上にポリシリコン膜を形成する工程と、このポリシリコン膜の上に金属膜を形成する工程と、この金属膜の上にバリアメタル膜を形成する工程と、熱処理によって金属膜をシリサイド化して、拡散層領域の上に金属シリサイド層を形成する工程と、コンタクトホールの内部に導電層を埋め込んで、拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法に関する。
【００１３】
さらに、本願の第３の発明は、シリコン基板の上にゲート絶縁膜を形成する工程と、このゲート絶縁膜の上にゲート電極を形成する工程と、このゲート電極をマスクとしてシリコン基板に不純物をイオン注入し、エクステンション領域を形成する工程と、ゲート電極の側壁部にサイドウォールを形成する工程と、このサイドウォールの形成されたゲート電極をマスクとしてシリコン基板に不純物をイオン注入し、拡散層領域を形成する工程と、シリコン基板と、サイドウォールの形成されたゲート電極との上にストッパー膜を形成する工程と、このストッパー膜の上に層間絶縁膜を形成する工程と、所定のマスクを用いて層間絶縁膜をドライエッチングし、ストッパー膜に至る開口部を形成する工程と、層間絶縁膜をマスクとしたストッパー膜のドライエッチングによって、拡散層領域に至るコンタクトホールを形成するとともに、ストッパー膜のオーバーエッチングによって、コンタクトホールの底面をシリコン基板の表面よりリセスする工程と、コンタクトホールを形成した後のシリコン基板の表面を洗浄する工程と、洗浄後のコンタクトホールの内面を覆うようにして層間絶縁膜の上にポリシリコン膜を形成する工程と、このポリシリコン膜の上に金属膜を形成する工程と、この金属膜の上にバリアメタル膜を形成する工程と、熱処理によって金属膜をシリサイド化して、拡散層領域の上に金属シリサイド層を形成する工程と、コンタクトホールの内部に導電層を埋め込んで、拡散層領域に電気的に接続するコンタクトプラグを形成する工程とを有することを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１４】
以上述べたように、本願発明によれば、コンタクトホールの形成とその後の洗浄工程を終えた後にポリシリコン膜を形成するので、オーバーエッチングおよびシリサイド化によってシリコン基板から消失するシリコンの量を低減することができる。したがって、微細且つ電気的特性に優れた半導体装置を製造することが可能になる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１〜図１１を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００１６】
まず、半導体基板として、シリコン基板１を準備する。次に、シリコン基板１の表面に絶縁膜を埋め込んで素子分離領域２を形成した後、ｎ型またはｐ型の不純物を注入して拡散層３を形成する。その後、ゲート絶縁膜４をシリコン基板１の上に形成して、図１の構造とする。ゲート絶縁膜４としては、例えば、熱酸化法により形成したシリコン酸化膜（ＳｉＯ２膜）を用いることができる。
【００１７】
次に、ゲート絶縁膜４の上に、ゲート電極５となるポリシリコン膜を形成する。次いで、フォトリソグラフィ法を用いて、ポリシリコン膜およびゲート絶縁膜４を加工し、図２に示す構造とする。
【００１８】
次に、イオン注入法を用いてエクステンション領域６を形成する。例えば、ｐ型拡散層に対しては、ゲート電極５をマスクとしてＡｓ（ヒ素）を注入する。次いで、サイドウォール７となるシリコン窒化膜（ＳｉＮ膜）を全面に形成した後、反応性イオンエッチングによって、ゲート電極５の側壁部を除いてシリコン窒化膜を除去する。続いて、イオン注入法を用いて拡散層領域８を形成する。例えば、サイドウォール７の形成されたゲート電極５をマスクとして、選択的にｐ型拡散層の領域にＡｓをイオン注入する。その後、熱処理による活性化を行うことによって、ｎ型の拡散層領域を形成することができる。例えば、注入エネルギーが１０ｋｅＶである場合、接合の深さは３０ｎｍ〜４０ｎｍ程度になる。以上の工程によって、図３に示す構造が得られる。
【００１９】
次に、ストッパー膜９としてシリコン窒化膜を形成した後、ストッパー膜９の上に層間絶縁膜１０を形成する（図４）。ストッパー膜９を形成することによって、後述するオーバーエッチングによって、高精度にシリコン基板のリセス量を制御することができる。層間絶縁膜１０としては、例えば、シリコン酸化膜などを用いることができる。層間絶縁膜１０を形成した後は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって表面を平坦化する。尚、ストッパー膜９としてはシリコン窒化膜以外のものを用いることもできるが、層間絶縁膜１０とのエッチング選択比の大きい材料からなる膜を使用する。
【００２０】
次に、拡散層領域と電気的に接続するコンタクトプラグを形成するために、層間絶縁膜１０にコンタクトホール１１を設ける（図５）。
【００２１】
具体的には、フォトリソグラフィ法を用いて、所定のパターンを有するレジスト膜（図示せず）を層間絶縁膜１０の上に形成した後、このレジスト膜をマスクとして層間絶縁膜１０をドライエッチングし、ストッパー膜９に至る開口部を設ける。次に、レジスト膜を除去した後、層間絶縁膜１０をマスクとしてストッパー膜９をドライエッチングし、シリコン基板１に至るコンタクトホール１１を形成する。この際、ストッパー膜９が残存することのないようにオーバーエッチングを行い、シリコン基板１が表面に完全に露出するようにする。
【００２２】
ストッパー膜９のオーバーエッチングによって、図５に示すように、コンタクトホール１１の底面は、シリコン基板１の表面から数ｎｍ〜数十ｎｍ程度リセスする。
【００２３】
コンタクトホール１１の形成を終えた後は、エッチング残渣などを除去するための洗浄を行う。具体的には、バッファードフッ酸などの薬液を用いて表面をウェットエッチングする。すると、ストッパー膜９のオーバーエッチングと、洗浄工程での等方的なウェットエッチングとによって、コンタクトホール１１の底部には、図６に示すようにサイドエッチングが入る。
【００２４】
本実施の形態においては、図６のコンタクトホール１１の内面および層間絶縁膜１０の上に、ポリシリコン膜１２を堆積することを特徴としている。ここで、ポリシリコン膜１２の膜厚は、コンタクトホール１１の底面がシリコン基板１の表面に対してリセスした深さより大きくなるようにする。例えば、リセスした深さをストッパー膜９の膜厚と同程度（５０Å〜２００Å）とすると、ポリシリコン膜１２の膜厚はストッパー膜９の膜厚より大きくなるようにする。このようにすることによって、図７に示すように、シリコン基板１のオーバーエッチングにより消失した部分をポリシリコン膜１２で完全に補充することができる。
【００２５】
また、ポリシリコン膜１２の膜厚は、後工程で行うシリサイド化によって消費されるシリコンの厚さより小さくなるようにする。これによって、シリサイド化の後に、未反応のポリシリコン膜１２が残存しなくなる。
【００２６】
例えば、ＴｉＳｉ２を形成する際に消費されるＳｉの量は、Ｔｉを１とすると２．２７程度である。したがって、膜厚３００Å程度のチタン膜を成膜すると、シリサイド化で消費されるシリコンの膜厚は６００Å以上になる。また、ＣｏＳｉ２を形成する際に消費されるＳｉの量は、Ｃｏを１とすると３．６４程度である。したがって、膜厚３００Å程度のコバルト膜を成膜すると、シリサイド化で消費されるシリコンの量は９５０Å以上になる。
【００２７】
シリサイド化で消費されるシリコンの厚さは、一般に、コンタクトホール１１の底面がリセスした深さよりも大きい。したがって、シリサイド化の後に未反応のポリシリコン膜１２が残存することのないように、ポリシリコン膜１２の膜厚をシリサイド化で消費されるシリコンの厚さより小さいものとした上で、このシリコンの厚さに略等しい膜厚のポリシリコン膜を成膜すれば、図６でオーバーエッチングされた部分のシリコン基板を補完できるとともに、シリサイド化によって消費されるシリコン基板１の一部にポリシリコン膜１２を充てることができる。換言すると、シリサイド化で消費されるシリコン基板１の厚さを、ポリシリコン膜１２を設けない場合に消費されるシリコン基板１の一部に留めることが可能となる。
【００２８】
例えば、シリサイド化によって消費されるシリコンの厚さをａとし、コンタクトホールの底面がシリコン基板の表面に対してリセスした深さをｂとすると、これらの間にはａ＞ｂの関係がある。従来法によれば、シリサイド化で消費されるシリコンはシリコン基板のみから供給されていたので、シリサイド化後に消失するシリコン基板の厚さは（ａ＋ｂ）であった。一方、本実施の形態によれば、膜厚ｃ（但し、ａ＞ｃ＞ｂ）のポリシリコン膜を設けることによって、オーバーエッチングにより消失したシリコン基板をポリシリコン膜で完全に補うことができるとともに、シリサイド化で消費されるシリコン基板の厚さを（ａ−ｃ）に留めることが可能となる。ここで、（ａ−ｃ）は３００Å以下となるようにすることが好ましい。これにより、拡散層領域の接合がより浅くなった場合であっても電気的特性に優れた半導体装置を製造することが可能になる。
【００２９】
ポリシリコン膜１２を形成した後は、接続する拡散層領域８と同じ極性を持つイオン種をポリシリコン膜１２およびシリコン基板１にイオン注入する（図８）。その後、注入したイオン種を活性化するための熱処理を行う。これにより、コンタクト抵抗および接合リーク電流を低減することが可能となる。
【００３０】
但し、ポリシリコン膜１２として、コンタクトホール１１が接合する拡散層領域８と同じ極性のイオン種がドープされたものを使用する場合には、上記のイオン注入工程は不要である。この場合、ポリシリコン膜１２を形成した後に熱処理を行い、ドープされているイオン種をシリコン基板１に拡散させることによって、同様にコンタクト抵抗および接合リーク電流を低減することが可能となる。
【００３１】
尚、本実施の形態においては、シリサイド化反応によってポリシリコン膜１２は全て消費されるので、成膜後のポリシリコン膜１２はドープおよびアンドープのいずれであってもよい。
【００３２】
次に、金属シリサイド膜を形成するために、Ｔｉなどの金属膜１３と、ＴｉＮなどのバリアメタル膜１４とをこの順にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する（図９）。本実施の形態によれば、ポリシリコン膜１２によってオーバーエッチングされた部分を被覆しているので、バリアメタル膜１４を均一な膜厚で成膜することができる。
【００３３】
次に、数百度程度の温度で熱処理を行い、金属膜１３をポリシリコン膜１２およびシリコン基板１と反応させて、図１０に示す金属シリサイド層１５を形成する。金属膜１３としてＴｉ膜を形成した場合には、金属シリサイド層１５としてＴｉＳｉ２層が形成される。また、金属膜１３としてＣｏ（コバルト）膜を形成した場合には、金属シリサイド層１５としてＣｏＳｉ２層が形成される。本実施の形態によれば、シリコン基板１の消費を従来より少なくすることができるので、シリコン基板１の浅いところでコンタクトホール１１とシリコン基板１とを接合することが可能になる。
【００３４】
尚、図１０（ａ）では、コンタクトホール１１の側壁部に、金属シリサイド層１５とバリアメタル膜１４が形成されている。一方、金属膜１３およびバリアメタル膜１４をスパッタ法で形成した場合には、これらは側壁部に薄い膜厚で成膜されるので、未反応のポリシリコン膜１２が側壁部に残存して図１０（ｂ）のようになる。本実施の形態においてはいずれの構造であってもよいが、スパッタ法ではバリアメタル膜１４が側壁部で局所的に薄くなるおそれがあるので、ＣＶＤ法による方が好ましい。
【００３５】
シリサイド化反応を終えた後は、コンタクトホール１１の内部を埋め込むようにして、Ｗなどの導電層１６を形成する。その後、ＣＭＰ法を用いて、不要の導電層１６およびバリアメタル膜１４などを除去してコンタクトプラグを形成する。続いて、アルミニウムなどの金属配線１７を形成することによって、図１１の構造を得ることができる。
【００３６】
本実施の形態によれば、コンタクトホールの形成とその後の洗浄工程を終えた後に、ポリシリコン膜を形成するので、オーバーエッチングおよびシリサイド化によってシリコン基板から消失するシリコンの量を低減することができる。したがって、シリコン基板の浅いところでコンタクトホールがシリコン基板と接合できるので、コンタクトの接触抵抗を低く保てるとともに、シリコン基板の縦方向における接合リークを抑制することが可能になる。また、シリコン基板へのオーバーエッチングや、洗浄工程でのウェットエッチングによってサイドエッチングが生じた部分をポリシリコン膜で被覆するので、バリアメタル膜が局所的に薄くなることがなく、所望の膜厚で形成することができる。したがって、ＷＦ６中のＦとＳｉとの反応を抑制してシリコン基板に欠陥が発生するのを防ぐことが可能になる。さらに、サイドエッチングが生じた部分をポリシリコン膜で被覆するので、シリコン基板の横方向に接合リークが起こるのを防ぐこともできる。
【００３７】
実施の形態２．
図１２〜図２２を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。尚、これらの図において、同じ符号を用いた部分は同じものであることを示している。
【００３８】
半導体基板として、シリコン基板２１を準備する。次に、シリコン基板２１の表面に絶縁膜を埋め込んで素子分離領域２２を形成した後、ｎ型またはｐ型の不純物を注入して拡散層２３を形成する。その後、ゲート絶縁膜２４をシリコン基板２１の上に形成して、図１２の構造とする。ゲート絶縁膜２４としては、例えば、熱酸化法により形成したシリコン酸化膜（ＳｉＯ２膜）を用いることができる。
【００３９】
次に、ゲート絶縁膜２４の上に、ゲート電極２５となるポリシリコン膜を形成する。次いで、フォトリソグラフィ法を用いて、ポリシリコン膜およびゲート絶縁膜２４を加工し、図１３に示す構造とする。
【００４０】
次に、イオン注入法を用いてエクステンション領域２６を形成する。例えば、ｐ型拡散層に対しては、ゲート電極２５をマスクとしてＡｓ（ヒ素）を注入する。次いで、サイドウォール２７となるシリコン窒化膜（ＳｉＯＮ膜）を全面に形成した後、反応性イオンエッチングによって、ゲート電極２５の側壁部を除いてシリコン窒化膜を除去する。続いて、イオン注入法を用いて拡散層領域２８を形成する。例えば、サイドウォール２７の形成されたゲート電極２５をマスクとして、選択的にｐ型拡散層の領域にＡｓをイオン注入する。その後、熱処理による活性化を行うことによって、ｎ型の拡散層領域を形成することができる。例えば、注入エネルギーが１０ｋｅＶである場合、接合の深さは３０ｎｍ〜４０ｎｍ程度になる。以上の工程によって、図１４に示す構造が得られる。
【００４１】
次に、ストッパー膜２９としてシリコン窒化膜を形成した後、ストッパー膜２９の上に層間絶縁膜３０を形成する（図１５）。層間絶縁膜３０としては、例えば、シリコン酸化膜などを用いることができる。層間絶縁膜３０を形成した後は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって表面を平坦化する。尚、ストッパー膜２９としてはシリコン窒化膜以外のものを用いることもできるが、層間絶縁膜３０とのエッチング選択比の大きい材料からなる膜を使用する。
【００４２】
次に、拡散層領域２８と電気的に接続するコンタクトプラグを形成するために、層間絶縁膜３０にコンタクトホールを設ける。
【００４３】
具体的には、フォトリソグラフィ法を用いて、所定のパターンを有するレジスト膜（図示せず）を層間絶縁膜３０の上に形成した後、このレジスト膜をマスクとして層間絶縁膜３０をドライエッチングし、ストッパー膜２９に至る開口部を設ける。次に、レジスト膜を除去した後、層間絶縁膜３０をマスクとしてストッパー膜２９をドライエッチングし、シリコン基板２１に至るコンタクトホール３１を形成する（図１６）。この際、ストッパー膜２９が残存することのないようにオーバーエッチングを行い、シリコン基板２１が完全に表面に露出するようにする。
【００４４】
ストッパー膜２９のオーバーエッチングによって、図１６に示すように、コンタクトホール３１の底面は、シリコン基板２１の表面から数ｎｍ〜数十ｎｍ程度リセスする。
【００４５】
コンタクトホール３１の形成を終えた後は、エッチング残渣などを除去するための洗浄を行う。具体的には、バッファードフッ酸などの薬液を用いて表面をウェットエッチングする。これにより、ストッパー膜２９のオーバーエッチングと、洗浄工程での等方的なウェットエッチングとによって、コンタクトホール３１の底部には、図１７に示すようにサイドエッチングが入る。
【００４６】
次に、図１７のコンタクトホール３１の内面および層間絶縁膜３０の上に、ポリシリコン膜３２を堆積する。本実施の形態においては、ポリシリコン膜３２の膜厚を、後工程で行うシリサイド化によって消費されるシリコンの厚さより大きくなるようにすることを特徴としている。このようにすることによって、図１８に示すように、オーバーエッチングされた部分をポリシリコン膜３２で完全に被覆することができる。
【００４７】
本実施の形態においては、ポリシリコン膜３２がシリサイド化後も残存するので、後工程で形成する導電層３６はポリシリコン膜３２と接合する。したがって、実施の形態１と異なり、ポリシリコン膜３２に不純物がドープされていることを必要とする。具体的には、ポリシリコン膜３２としてアンドープトポリシリコンを用いる場合には、ポリシリコン膜３２の形成後に、接続する拡散層領域２８と同じ極性のイオン種をポリシリコン膜３２およびシリコン基板２１にイオン注入する（図１９）。その後、ドープされたイオン種を活性化するための熱処理を行う。これにより、コンタクト抵抗および接合リーク電流を低減することが可能となる。
【００４８】
尚、ポリシリコン膜３２として、コンタクトホール３１が接合する拡散層領域２８と同じ極性のイオン種がドープされたものを使用する場合には、上記のイオン注入工程は不要である。この場合、ポリシリコン膜３２を形成した後に熱処理を行い、ドープされているイオン種をシリコン基板２１に拡散させることによって、同様にコンタクト抵抗および接合リーク電流を低減することが可能となる。
【００４９】
次に、金属シリサイド膜を形成するために、Ｔｉなどの金属膜３３と、ＴｉＮなどのバリアメタル膜３４とをこの順にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する（図２０）。本実施の形態によれば、ポリシリコン膜３２によってサイドエッチングが生じた部分を被覆しているので、バリアメタル膜３４を均一な膜厚で成膜することができる。
【００５０】
次に、数百度程度の温度で熱処理を行い、金属膜３３をポリシリコン膜３２と反応させて、図２１に示す金属シリサイド層３５を形成する。金属膜３３としてＴｉ膜を形成した場合には、金属シリサイド層３５としてＴｉＳｉ２層が形成される。また、金属膜３３としてＣｏ（コバルト）膜を形成した場合には、金属シリサイド層３５としてＣｏＳｉ２層が形成される。本実施の形態においては、ポリシリコン膜３２の膜厚が、シリサイド化によって消費されるシリコンの厚さより大きくなるようにしているので、金属シリサイド層３５の下に未反応のポリシリコン膜３２が残存する。
【００５１】
尚、図２１では、コンタクトホール３１の側壁部に、ポリシリコン膜３２、金属シリサイド層３５およびバリアメタル膜３４が形成されている。一方、金属膜３３およびバリアメタル膜３４をスパッタ法で形成した場合には、これらは側壁部に薄い膜厚で成膜されるので、図２１の例より多くの未反応のポリシリコン膜３２が側壁部に残存する。本実施の形態においてはいずれの構造であってもよいが、スパッタ法ではバリアメタル膜３４が側壁部で局所的に薄くなるおそれがあるので、ＣＶＤ法による方が好ましい。
【００５２】
シリサイド化反応を終えた後は、コンタクトホール３１の内部を埋め込むようにして、Ｗなどの導電層３６を形成する。その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて、不要の導電層３６およびバリアメタル膜３４などを除去してコンタクトプラグを形成する。続いて、アルミニウムなどの金属配線３７を形成することによって、図２２の構造を得ることができる。
【００５３】
本実施の形態によれば、シリサイド化によって消費されるシリコンの厚さ以上の膜厚でポリシリコン膜を形成するので、シリコン基板のオーバーエッチングされた部分を補完できるとともに、シリサイド化によって消費されるシリコンの全てをポリシリコン膜によって賄うことができる。また、コンタクトホールは、残存したポリシリコン膜と接合することになるので、シリコン基板の縦方向における接合リークを抑制することが可能になる。また、シリコン基板へのオーバーエッチングや、洗浄工程でのウェットエッチングによってサイドエッチングが生じた部分をポリシリコン膜で被覆するので、バリアメタル膜を所望の膜厚で形成することができる。したがって、ＷＦ６中のＦとＳｉとの反応を抑制してシリコン基板に欠陥が発生するのを防ぐことが可能になる。さらに、サイドエッチングが生じた部分をポリシリコン膜で被覆するので、シリコン基板の横方向に接合リークが起こるのを防ぐこともできる。
【００５４】
尚、本実施の形態においては、金属シリサイド層の下にポリシリコン膜が残存するので、実施の形態１に比較して抵抗が大きくなる。しかしながら、コンタクトホールの側壁部に形成されるポリシリコン膜の膜厚は実施の形態１よりも大きくなるので、側壁に未反応のＴｉが残留することがない。また、仮にバリアメタル膜に膜厚の薄い部分があっても、ＷＦ６中のＦとＴｉとの反応によって起こり、ホール側壁部の体積膨張に起因するバリアメタル膜の剥がれを、より効果的に抑制することが可能となる。特に、バリアメタル膜をスパッタ法で形成した場合には、コンタクトホールの側壁部におけるバリアメタル膜の膜厚が、ＣＶＤ法により形成した場合に比較して薄くなるものの、未反応のＴｉが残留するおそれはさらに低くなるので上記問題を抑制することが可能である。
【図面の簡単な説明】
【００５５】
【図１】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図２】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図３】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図４】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図５】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図６】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図７】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図８】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図９】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図１０】実施の形態１にかかる半導体装置の製造方法を説明する図であり、（ａ）は金属膜およびバリアメタル膜をＣＶＤ法で形成した場合、（ｂ）はこれらの膜をスパッタ法で形成した場合である。
【図１１】実施の形態１にかかる半導体装置の製造方法を説明する図である。
【図１２】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１３】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１４】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１５】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１６】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１７】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１８】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図１９】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図２０】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図２１】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【図２２】実施の形態２にかかる半導体装置の製造方法を説明する図である。
【符号の説明】
【００５６】
１，２１  シリコン基板
２，２２  素子分離領域
３，２３  拡散層
４，２４  ゲート絶縁膜
５，２５  ゲート電極
６，２６  エクステンション領域
７，２７  サイドウォール
８，２８  拡散層領域
９，２９  ストッパー膜
１０，３０  層間絶縁膜
１１，３１  コンタクトホール
１２，３２  ポリシリコン膜
１３，３３  金属膜
１４，３４  バリアメタル膜
１５，３５  金属シリサイド層
１６，３６  導電層
１７，３７  金属配線
【図１】
2006108452.tif 000003
【図２】
2006108452.tif 000004
【図３】
2006108452.tif 000005
【図４】
2006108452.tif 000006
【図５】
2006108452.tif 000007
【図６】
2006108452.tif 000008
【図７】
2006108452.tif 000009
【図８】
2006108452.tif 000010
【図９】
2006108452.tif 000011
【図１０】
2006108452.tif 000012
【図１１】
2006108452.tif 000013
【図１２】
2006108452.tif 000014
【図１３】
2006108452.tif 000015
【図１４】
2006108452.tif 000016
【図１５】
2006108452.tif 000017
【図１６】
2006108452.tif 000018
【図１７】
2006108452.tif 000019
【図１８】
2006108452.tif 000020
【図１９】
2006108452.tif 000021
【図２０】
2006108452.tif 000022
【図２１】
2006108452.tif 000023
【図２２】
2006108452.tif 000024