(57)【要約】【課題】所望輝度の映像を表示できるデータ集積回路およびこれを用いる発光表示装置とその駆動方法を提供する。【解決手段】データ集積回路は，サンプリング信号を順次生成するためのシフトレジスタ部２００と，前記サンプリング信号に応じて，外部から供給されるデータを記憶するためのラッチ部２１０と，前記ラッチ部に記憶されたデータを一時記憶するためのレジスタ部２３０と，前記レジスタ部に記憶されたデータに対応して階調電圧を生成する電圧デジタル−アナログ変換部２５０と，前記レジスタ部に記憶されたデータに対応して階調電流を生成する電流デジタル−アナログ変換部２６０と，前記階調電圧をデータ信号により画素に供給するためのバッファ部２７０と，前記階調電圧に対応して，前記画素で流れるピクセル電流をフィードバックして受け，前記レジスタ部に記憶された前記データのビット値を再設定するデータ調整ブロック２４０とを含む。【選択図】図３
2006184847.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング信号を順次生成するためのシフトレジスタ部と；
前記サンプリング信号に応じて，外部から供給されるデータを記憶するためのラッチ部と；
前記ラッチ部に記憶されたデータを一時記憶するためのレジスタ部と；
前記レジスタ部に記憶されたデータに対応して階調電圧を生成する電圧デジタル−アナログ変換部と；
前記レジスタ部に記憶されたデータに対応して階調電流を生成する電流デジタル−アナログ変換部と；
前記階調電圧をデータ信号により画素に供給するためのバッファ部と；
前記階調電圧に対応して，前記画素で流れるピクセル電流をフィードバックして受け，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，前記レジスタ部に記憶された前記データのビット値を再設定するデータ調整ブロックと；
を含むことを特徴とする，データ集積回路。
【請求項２】
前記データ調整ブロックは，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，前記レジスタ部に記憶されたデータのビット値を増減させることを特徴とする，請求項１に記載のデータ集積回路。
【請求項３】
前記データ調整ブロックは，予め設定された定数値だけ前記データのビット値を増減させることを特徴とする，請求項１または２に記載のデータ集積回路。
【請求項４】
前記ラッチ部は，
前記サンプリング信号に応じて，前記データを順次記憶するためのサンプリングラッチ部と；
前記サンプリングラッチ部に記憶されたデータを記憶するとともに，記憶されたデータを前記レジスタ部に供給するためのホルディングラッチ部と；
を含むことを特徴とする，請求項１〜３のいずれかに記載のデータ集積回路。
【請求項５】
前記データ調整ブロックは，ｉ個（ｉは自然数）のデータのビット値を再設定するため，ｉ個のデータ調整部を含むことを特徴とする，請求項１〜４のいずれかに記載のデータ集積回路。
【請求項６】
前記データ調整部のそれぞれは，
前記ピクセル電流と前記階調電流とを比較するための比較部と；
前記比較部の制御により，前記レジスタ部に記憶されたデータのビット値を再設定するためのデータ増減部と；
を含むことを特徴とする，請求項５に記載のデータ集積回路。
【請求項７】
前記データ増減部は，前記ピクセル電流の電流値が前記階調電流の電流値と同一になるかまたは類似になるように，前記データのビット値を再設定することを特徴とする，請求項６に記載のデータ集積回路。
【請求項８】
前記レジスタ部と前記電流デジタル−アナログ変換部との間に設けられる選択部をさらに含むことを特徴とする，請求項１〜７のいずれかに記載のデータ集積回路。
【請求項９】
前記選択部はｉ個のスイッチング素子を含み，前記スイッチング素子は，前記レジスタから前記電流デジタル−アナログ変換部に前記データが供給されるように，１水平期間中の第１期間にターンオンされ，前記レジスタ部から前記電流デジタル−アナログ変換部に，前記再設定されたビット値を有するデータが供給されないように，前記第１期間を除く第２期間にターンオフされることを特徴とする，請求項８に記載のデータ集積回路。
【請求項１０】
走査線と；
前記走査線と交差する方向に形成されるデータ線およびフィードバック線と；
前記走査線，前記データ線，および前記フィードバック線に接続される複数の画素を有する画像表示部と；
前記走査線に走査信号を順次供給する走査駆動部と；
前記データ線および前記フィードバック線に接続され，外部から供給されるデータを階調電圧に変換して前記データ線に供給するデータ駆動部と；
を含み，
前記データ駆動部は，前記階調電圧に対応して，前記画素のそれぞれで流れるピクセル電流を前記フィードバック線から受け，受けた前記ピクセル電流に対応して前記データのビット値を再設定することを特徴とする，発光表示装置。
【請求項１１】
前記データ駆動部は少なくとも一つのデータ集積回路を含み，前記データ集積回路のそれぞれは，
サンプリング信号を順次生成するためのシフトレジスタ部と；
前記サンプリング信号に応じて，前記データを記憶するためのラッチ部と；
前記ラッチ部に記憶されたデータを一時記憶するためのレジスタ部と；
前記レジスタ部に記憶されたデータに対応して階調電圧を生成する電圧デジタル−アナログ変換部と；
前記レジスタ部に記憶されたデータに対応して階調電流を生成する電流デジタル−アナログ変換部と；
前記階調電圧をデータ信号により画素に供給するためのバッファ部と；
前記階調電圧に対応して，前記画素で流れるピクセル電流をフィードバックして受け，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，前記レジスタ部に記憶された前記データのビット値を再設定するデータ調整ブロックと；
を含むことを特徴とする，請求項１０に記載の発光表示装置。
【請求項１２】
前記データ調整ブロックは，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，予め設定された定数値だけ，前記レジスタ部に記憶されたデータのビット値を増減させることを特徴とする，請求項１１に記載の発光表示装置。
【請求項１３】
前記データ調整ブロックは，ｉ個（ｉは自然数）のデータのビット値を再設定するため，ｉ個のデータ調整部を含むことを特徴とする，請求項１１または１２に記載の発光表示装置。
【請求項１４】
前記データ調整部のそれぞれは，
前記ピクセル電流と前記階調電流とを比較するための比較部と；
前記比較部の制御により，前記レジスタ部に記憶されたデータのビット値を再設定するためのデータ増減部と；
を含むことを特徴とする，請求項１３に記載の発光表示装置。
【請求項１５】
前記データ増減部は，前記ピクセル電流の電流値が前記階調電流の電流値と同一になるかまたは類似になるように，前記データのビット値を再設定することを特徴とする，請求項１４に記載の発光表示装置。
【請求項１６】
データに対応する階調電圧および階調電流を生成する第１段階と；
前記階調電圧を画素に供給する第２段階と；
前記階調電圧に対応して，前記画素で流れるピクセル電流と前記階調電流とを比較する第３段階と；
第３段階での比較結果によって，前記データのビット値を再設定する第４段階と；
を含むことを特徴とする，発光表示装置の駆動方法。
【請求項１７】
前記第４段階は，前記ピクセル電流と前記階調電流とが類似になるように，前記データのビット値を増減させることを特徴とする，請求項１６に記載の発光表示装置の駆動方法。
【請求項１８】
前記第４段階は，予め設定された定数値だけ前記データのビット値を増減させることを特徴とする，請求項１６または１７に記載の発光表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ集積回路およびこれを用いる発光表示装置とその駆動方法に係り，より詳しくは，所望輝度の映像を表示可能にしたデータ集積回路およびこれを用いる発光表示装置とその駆動方法に関するものである。
【背景技術】
【０００２】
最近，陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）の欠点である大きな重量および体積を減らし得る各種の平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）および発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）などが知られている。
【０００３】
発光表示装置は，電子と正孔の再結合により光を発生する自発光素子を用いた平板表示装置である。このような発光表示装置は，速い応答速度を有するとともに低消費電力で駆動されるという利点を有している。一般的な発光表示装置は，画素ごとに形成されるトランジスタを用いて，データ信号に対応する電流を発光素子に供給することにより，発光素子から光を発光する構造となっている。
【０００４】
図１は従来の発光表示装置を示す図である。
【０００５】
従来の発光表示装置は，図１に示すように，走査線Ｓ１〜Ｓｎおよびデータ線Ｄ１〜Ｄｍにより区画された領域に画素４０が形成される画像表示部３０と，走査線Ｓ１〜Ｓｎを駆動するための走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するためのデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するためのタイミング制御部５０とを有している。
【０００６】
タイミング制御部５０は，外部から供給される同期信号に応じてデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０で生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１０に供給される。そして，タイミング制御部５０は，外部から供給されるデータＤａｔａをデータ駆動部２０に供給する。
【０００７】
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳを受ける。走査駆動制御信号ＳＣＳを受けた走査駆動部１０は走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【０００８】
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳを受ける。データ駆動制御信号ＤＣＳを受けたデータ駆動部２０はデータ信号を生成し，生成されたデータ信号を，走査信号と同期するように，データ線Ｄ１〜Ｄｍに供給する。
【０００９】
画像表示部３０は，外部から第1電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳを受けてそれぞれの画素４０に供給する。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳを受けた画素４０のそれぞれは，データ信号に応じて，第１電源ＥＬＶＤＤから発光素子を介して第２電源ＥＬＶＳＳに流れる電流を制御し，データ信号に対応する光を生成する。
すなわち，従来の発光表示装置において，それぞれの画素４０は，データ信号に応じて所定輝度の光を生成する（たとえば，特許文献１，２，３，４参照）。  
【特許文献１】大韓民国特許公開第２００４-００３７８２９号
【特許文献２】特開２００４−２６４３３３号公報
【特許文献３】特開２００４−１９２０００号公報
【特許文献４】大韓民国特許公開第２００１-００００６２５号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら，従来は，それぞれの画素４０に含まれるトランジスタのスレショルド電圧の不均一などのため，所望輝度の光が生成されないという問題があった。また，従来は，データ信号に応じて，それぞれの画素４０で実際に流れる電流の測定および制御を行うことができなかった。
【００１１】
そこで，本発明はこのような問題点に鑑みてなされたもので，その目的とするところは，所望輝度の映像表示を可能にするデータ集積回路およびこれを用いる発光表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために，本発明に係るデータ集積回路は，サンプリング信号を順次生成するためのシフトレジスタ部と；サンプリング信号に応じて，外部から供給されるデータを記憶するためのラッチ部と；ラッチ部に記憶されたデータを一時記憶するためのレジスタ部と；レジスタ部に記憶されたデータに対応して階調電圧を生成する電圧デジタル−アナログ変換部と；レジスタ部に記憶されたデータに対応して階調電流を生成する電流デジタル−アナログ変換部と；階調電圧をデータ信号により画素に供給するためのバッファ部と；階調電圧に対応して，画素で流れるピクセル電流をフィードバックして受け，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，レジスタ部に記憶されたデータのビット値を再設定するデータ調整ブロックと；を含むことを特徴とする。
【００１３】
また，上記データ調整ブロックは，ピクセル電流と前記階調電流とを比較し，比較された結果によって，レジスタ部に記憶されたデータのビット値を増減させてもよい。
【００１４】
さらに，上記データ調整ブロックは，予め設定された定数値だけ前記データのビット値を増減させてもよい。
【００１５】
また，上記ラッチ部は，サンプリング信号に応じて，データを順次記憶するためのサンプリングラッチ部と；サンプリングラッチ部に記憶されたデータを記憶するとともに，記憶されたデータを前記レジスタ部に供給するためのホルディングラッチ部と；を含んでもよい。
【００１６】
さらに，上記データ調整ブロックは，ｉ個（ｉは自然数）のデータのビット値を再設定するため，ｉ個のデータ調整部を含んでもよい。
【００１７】
また，上記データ調整部のそれぞれは，ピクセル電流と階調電流とを比較するための比較部と；比較部の制御により，レジスタ部に記憶されたデータのビット値を再設定するためのデータ増減部と；を含んでもよい。
【００１８】
さらに，上記データ増減部は，ピクセル電流の電流値が階調電流の電流値と同一になるかまたは類似になるように，データのビット値を再設定してもよい。
【００１９】
また，上記レジスタ部と上記電流デジタル−アナログ変換部との間に設けられる選択部をさらに含んでもよい。
【００２０】
さらに，上記選択部は，ｉ個のスイッチング素子を含み，スイッチング素子は，レジスタから電流デジタル−アナログ変換部に前記データが供給されるように，１水平期間中の第１期間にターンオンされ，レジスタ部から前記電流デジタル−アナログ変換部に，再設定されたビット値を有するデータが供給されないように，第１期間を除く第２期間にターンオフされるものであってもよい。
【００２１】
本発明に係る発光表示装置は，走査線と；走査線と交差する方向に形成されるデータ線およびフィードバック線と；走査線，データ線，およびフィードバック線に接続される複数の画素を有する画像表示部と；走査線に走査信号を順次供給する走査駆動部と；データ線およびフィードバック線に接続され，外部から供給されるデータを階調電圧に変換して前記データ線に供給するデータ駆動部と；を含み，データ駆動部は，階調電圧に対応して，画素のそれぞれで流れるピクセル電流をフィードバック線から受け，受けたピクセル電流に対応してデータのビット値を再設定することを特徴とする。
【００２２】
また，上記データ駆動部は少なくとも一つのデータ集積回路を含み，データ集積回路のそれぞれは，サンプリング信号を順次生成するためのシフトレジスタ部と；サンプリング信号に応じて，データを記憶するためのラッチ部と；ラッチ部に記憶されたデータを一時記憶するためのレジスタ部と；レジスタ部に記憶されたデータに対応して階調電圧を生成する電圧デジタル−アナログ変換部と；レジスタ部に記憶されたデータに対応して階調電流を生成する電流デジタル−アナログ変換部と；階調電圧をデータ信号により画素に供給するためのバッファ部と；階調電圧に対応して，画素で流れるピクセル電流をフィードバックして受け，前記ピクセル電流と前記階調電流とを比較し，比較された結果によって，レジスタ部に記憶されたデータのビット値を再設定するデータ調整ブロックと；を含んでもよい。
【００２３】
さらに，上記データ調整ブロックは，ピクセル電流と階調電流とを比較し，比較された結果によって，予め設定された定数値だけ，レジスタ部に記憶されたデータのビット値を増減させるものであってもよい。
【００２４】
また，データ調整ブロックは，ｉ個（ｉは自然数）のデータのビット値を再設定するため，ｉ個のデータ調整部を含むものであってもよい。
【００２５】
さらに，上記データ調整部のそれぞれは，ピクセル電流と階調電流とを比較するための比較部と；比較部の制御により，レジスタ部に記憶されたデータのビット値を再設定するためのデータ増減部と；を含んでもよい。
【００２６】
さらに，上記データ増減部は，ピクセル電流の電流値が階調電流の電流値と同一になるかまたは類似になるように，データのビット値を再設定するものであってもよい。
【００２７】
本発明に係る発光表示装置の駆動方法は，データに対応する階調電圧および階調電流を生成する第１段階と；階調電圧を画素に供給する第２段階と；階調電圧に対応して，画素で流れるピクセル電流と階調電流とを比較する第３段階と；第３段階での比較結果によって，データのビット値を再設定する第４段階と；を含むことを特徴とする。
【００２８】
また，上記第４段階は，ピクセル電流と階調電流とが類似になるように，データのビット値を増減させてもよい。
【００２９】
さらに，上記第４段階は，予め設定された定数値だけ前記データのビット値を増減させてもよい。
【発明の効果】
【００３０】
以上説明したように，本発明によれば，データに対応する階調電流と画素で流れるピクセル電流とを比較し，比較された結果によって，ピクセル電流が階調電流と類似した電流値に変化するように，データのビット値を再設定することにより，所望輝度の映像を表示することができる。特に，本発明によれば，それぞれの画素からのピクセル電流をフィードバックして受けてデータのビット値を再設定するため，それぞれの画素に含まれたトランジスタの不均一にかかわらず，所望輝度の映像を表示することができる。
【発明を実施するための最良の形態】
【００３１】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３２】
図２は，本実施形態による発光表示装置を示す図である。図２に示すように，実施形態による発光表示装置は，走査線Ｓ１〜Ｓｎ，データ線Ｄ１〜Ｄｍ，およびフィードバック線Ｆ１〜Ｆｍにより区画された領域に画素１４０が形成される画像表示部１３０と，走査線Ｓ１〜Ｓｎを駆動する走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するデータ駆動部１２０と，走査駆動部１１０およびデータ駆動部１２０を制御するタイミング制御部１５０とを有している。
【００３３】
画像表示部１３０は，走査線Ｓ１〜Ｓｎ，データ線Ｄ１〜Ｄｍ，およびフィードバック線Ｆ１〜Ｆｍに接続される画素１４０を有している。走査線Ｓ１〜Ｓｎは水平方向に形成され，画素１４０に走査信号を供給する。データ線Ｄ１〜Ｄｍは垂直方向に形成され，画素１４０にデータ信号を供給する。フィードバック線Ｆ１〜Ｆｍは，データ信号に応じて，画素１４０から供給されるピクセル電流をデータ駆動部１２０に供給する。このため，フィードバック線Ｆ１〜Ｆｍはデータ線Ｄ１〜Ｄｍと同一方向（つまり，垂直方向）に形成される。そして，フィードバック線Ｆ１〜Ｆｍは，現在データ信号が供給される画素１４０から電流を受ける。言い換えれば，現在走査信号を受ける画素１４０によって生成されたピクセル電流が，フィード線Ｆ１〜Ｆｍを介してデータ駆動部１２０に供給される。
【００３４】
一方，画素１４０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受ける。第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受ける画素１４０のそれぞれは，データ線Ｄ１〜Ｄｍからのデータ信号に応じて，第１電源ＥＬＶＤＤから発光素子を介して第２電源ＥＬＶＳＳに流れるピクセル電流を制御する。そして，画素１４０は，１水平期間中の一部期間にピクセル電流をフィードバック線Ｆに供給する。
【００３５】
タイミング制御部１５０は，外部から供給される同期信号に応じて，データ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０で生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に供給され，走査駆動制御信号ＳＣＳは走査駆動部１１０に供給される。そして，タイミング制御部１５０は外部から供給されるデータＤａｔａをデータ駆動部１２０に供給する。
【００３６】
走査駆動部１１０は，タイミング制御部１５０から走査駆動制御信号ＳＣＳを受ける。走査駆動制御信号ＳＣＳを受けた走査駆動部１１０は，走査信号を生成し，生成された走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【００３７】
データ駆動部１２０は，タイミング制御部１５０からデータ駆動制御信号ＤＣＳを受ける。データ駆動制御信号ＤＣＳを受けたデータ駆動部１２０はデータ信号を生成し，生成されたデータ信号をデータ線Ｄ１〜Ｄｍに供給する。ここで，データ駆動部１２０は，データ信号により所定の階調電圧をデータ線Ｄ１〜Ｄｍに対して供給する。
【００３８】
そして，データ駆動部１２０は，フィードバック線Ｆ１〜Ｆｍを介して画素１４０のそれぞれからピクセル電流を受ける。ピクセル電流を受けたデータ駆動部１２０は，ピクセル電流の電流値がデータＤａｔａに対応する電流値を有するかをチェックする。たとえば，データＤａｔａのビット数（または，階調値）に対応して画素１４０から流れるべきピクセル電流が１０μＡの場合，データ駆動部１２０は，画素１４０から供給されるピクセル電流が１０μＡであるかをチェックする。ここで，画素１４０のそれぞれから所望電流が供給されない場合，データ駆動部１２０は，画素１４０のそれぞれから所望電流が流れるように，データＤａｔａのビット数（つまり，階調地）を変更する。このため，データ駆動部１２０は，ｉ個（ｉは自然数）のチャンネルからなる少なくとも一つ以上のデータ集積回路１２９を含む。
【００３９】
図３は図２に示すデータ集積回路を詳細に示す図である。
【００４０】
図３に示すように，データ集積回路１２９は，サンプリング信号を順次生成するためのシフトレジスタ部２００と，サンプリング信号に応じてデータＤａｔａを順次記憶するためのサンプリングラッチ部２１０と，サンプリングラッチ部２１０のデータＤａｔａを一時記憶するとともに，記憶されたデータＤａｔａをレジスタ部２３０に供給するためのホルディングラッチ部２２０と，ホルディングラッチ部２２０から供給されるデータＤａｔａを一時記憶するためのレジスタ部２３０と，レジスタ部２３０に記憶されたデータＤａｔａのビット値を増減させるためのデータ調整ブロック２４０と，レジスタ部２３０に記憶されたデータのビット値に対応して階調電圧Ｖｄａｔａを生成するための電圧デジタル−アナログ変換部（以下，“ＶＤＡＣ部”という）２５０と，レジスタ部２３０に記憶されたデータＤａｔａのビット値に対応して階調電流Ｉｄａｔａを生成するための電流デジタル−アナログ変換部（以下，“ＩＤＡＣ部”という）２６０と，ＶＤＡＣ部２５０から供給される階調電圧Ｖｄａｔａをデータ線Ｄ１〜Ｄｉに供給するためのバッファ部２７０とを含む。
【００４１】
シフトレジスタ２００は，タイミング制御部１５０からソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰを受ける。ソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰを受けたシフトレジスタ部２００は，ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｉ個のサンプリング信号を生成する。このため，シフトレジスタ部２００はｉ個のシフトレジスタ２００１〜２００ｉを含む。
【００４２】
サンプリングラッチ部２１０は，シフトレジスタ２００から順次供給されるサンプリング信号に応じてデータＤａｔａを順次記憶する。ここで，サンプリングラッチ部２１０は，ｉ個のデータＤａｔａを記憶するため，ｉ個のサンプリングラッチ２１０１〜２１０ｉを有している。そして，それぞれのサンプリングラッチ２１０１〜２１０ｉはデータＤａｔａのビット数に対応する大きさを有する。たとえば，データＤａｔａがｋビットから構成される場合，サンプリングラッチ２１０１〜２１０ｉのそれぞれはｋビットの大きさに設定される。
【００４３】
ホルディングラッチ部２２０は，ソース出力イネーブル信号ＳＯＥが出力されるとき，サンプリングラッチ部２１０からデータＤａｔａを受けて記憶する。そして，ホルディングラッチ部２２０は，ソース出力イネーブル信号ＳＯＥが入力されるとき，自分に記憶されたデータＤａｔａをレジスタ部２３０に供給する。このため，ホルディングラッチ部２２０は，ｋビットに設定されたｉ個のホルディングラッチ２２０１〜２２０ｉを含む。
【００４４】
レジスタ部２３０は，ホルディングラッチ部２２０から供給されたデータＤａｔａを一時記憶する。レジスタ部２３０に記憶されたデータＤａｔａは，データ調整ブロック２４０，ＶＤＡＣ部２５０およびＩＤＡＣ部２６０に供給される。このため，レジスタ部２３０は，ｋビットに設定されたｉ個のレジスタ２３０１〜２３０ｉを含む。
【００４５】
データ調整ブロック２４０は，階調電流Ｉｄａｔａ，ピクセル電流Ｉｐｉｘｅｌ，およびデータＤａｔａを受ける。階調電流ＩｄａｔａおよびピクセルＩｐｉｘｅｌを受けたデータ調整ブロック２４０は，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌとの電流差を比較し，比較された電流差に対応してデータＤａｔａのビット値を調整する。理想的に，データ調整ブロック２４０は，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌが同一値に設定できるように，データＤａｔａのビット値を制御する。データ調整ブロック２４０で再設定されたデータＤａｔａ（以下，“再設定データＤａｔａ”という）はレジスタ２３０に再供給される。このため，データ調整ブロック２４０はｉ個のデータ調整部２４０１〜２４０ｉを含む。
【００４６】
ＶＤＡＣ部２５０は，データＤａｔａまたは再設定データＤａｔａのビット値に対応して階調電圧Ｖｄａｔａを生成し，生成された階調電圧Ｖｄａｔａをバッファ部２７０に供給する。ここで，ＶＤＡＣ部２５０は，レジスタ部２３０から供給されるｉ個のデータＤａｔａ（または，再設定データＤａｔａ）に対応してｉ個の階調電圧Ｖｄａｔａを生成する。このため，ＶＤＡＣ部２５０はｉ個の階調電圧生成部２５０１〜２５０ｉを含む。
【００４７】
ＩＤＡＣ部２６０は，データＤａｔａのビット値に対応して階調電流Ｉｄａｔａを生成し，生成された階調電流Ｉｄａｔａをデータ調整ブロック２４０に供給する。ここで，ＩＤＡＣ部２６０はレジスタ部２３０から供給されるｉ個のデータＤａｔａに対応してｉ個の階調電流Ｉｄａｔａを生成する。このため，ＩＤＡＣ部２６０はｉ個の階調電流生成部２６０１〜２６０ｉを含む。
【００４８】
バッファ部２７０は，ＶＤＡＣ部２５０から供給される階調電圧Ｖｄａｔａをｉ個のデータ線Ｄ１〜Ｄｉに供給する。このため，バッファ部２７０はｉ個のバッファ２７０１〜２７０ｉを含む。
【００４９】
図４は図３に示すデータ調整部を詳細に示す図である。図４においては，説明の便宜上，ｉ番目のデータ調整部２４０ｉを示す。
【００５０】
図４に示すように，本実施形態のデータ調整部２４０ｉは，比較部２４１およびデータ増減部２４２を含む。
【００５１】
比較部２４１は，階調電流生成部２６０ｉから階調電流Ｉｄａｔａを受け，画素１４０からピクセル電流Ｉｐｉｘｅｌを受ける。ここで，ピクセル電流Ｉｐｉｘｅｌは，現在階調電圧Ｖｄａｔａ（つまり，データ信号）が供給される画素１４０から供給される。ピクセル電流Ｉｐｉｘｅｌおよび階調電流Ｉｄａｔａを受けた比較部２４１は，階調電流Ｉｄａｔａとピクセル電流Ｉｐｉｘｅｌとを比較し，比較された結果によって，第１制御信号または第２制御信号をデータ増減部２４２に供給する。たとえば，比較部２４１は，階調電流Ｉｄａｔａがピクセル電流Ｉｐｉｘｅｌより大きい場合，第１制御信号を生成し，階調電流Ｉｄａｔａがピクセル電流より小さい場合，第２制御信号を生成してデータ増減部２４２に供給する。
【００５２】
データ増減部２４２は，レジスタ２３０ｉからデータＤａｔａを受けて記憶する。そして，データ増減部２４２は，比較部２４１から第１制御信号または第２制御信号を受け，外部から定数値Ｃｎを受ける。第１制御信号または第２制御信号を受けたデータ増減部２４２は，データＤａｔａの値が定数値ＣＮだけ増加または減少するように，ビット値を再設定して再設定データＤａｔａを生成する。データ増減部２４２で生成された再設定データＤａｔａはレジスタ２３０ｉに供給される。
【００５３】
動作過程を詳細に説明すると，まずレジスタ２３０ｉは，ホルディングラッチ２２０ｉから供給されたデータＤａｔａをデータ増減部２４２，階調電圧生成部２５０ｉ，および階調電流生成部２６０ｉに供給する。データＤａｔａを受けた階調電圧生成部２５０ｉは，データＤａｔａのビット値に対応する階調電圧Ｖｄａｔａを生成し，生成された階調電圧Ｖｄａｔａをバッファ２７０ｉに供給する。バッファ２７０ｉに供給された階調電圧Ｖｄａｔａは，バッファ２７０ｉからデータ線Ｄｉを介して画素１４０に供給される。階調電圧Ｖｄａｔａを受けた画素１４０は，データ信号に対応するピクセル電流Ｉｐｉｘｅｌをフィードバック線Ｆｉに供給する。
【００５４】
一方，データＤａｔａを受けた階調電流生成部２６０ｉは，データＤａｔａのビット値に対応する階調電流Ｉｄａｔａを生成し，生成された階調電流Ｉｄａｔａを比較部２４１に供給する。すると，比較部２４１は，フィードバック線Ｆｉからピクセル電流Ｉｐｉｘｅｌと階調電流生成部２６０ｉから階調電流Ｉｄａｔａを受ける。ここで，階調電流Ｉｄａｔａはデータに対応して画素１４０で実際に流れるべき理想的な電流値であり，ピクセル電流Ｉｐｉｘｅｌは画素１４０で実際に流れる電流値である。ピクセル電流Ｉｐｉｘｅｌおよび階調電流Ｉｄａｔａを受けた比較部２４１は，ピクセル電流Ｉｐｉｘｅｌおよび階調電流Ｉｄａｔａを比較し，比較結果によって第１制御信号または第２制御信号を生成してデータ増減部２４２に供給する。
【００５５】
第１制御信号または第２制御信号を受けたデータ増減部２４２は，自分に記憶されたデータＤａｔａに定数値ＣＮを加減して再設定データＤａｔａを生成し，生成された再設定データＤａｔａをレジスタ２３０ｉに供給する。ここで，データ増減部２４２は，ピクセル電流Ｉｐｉｘｅｌと階調電流Ｉｄａｔａとが類似になるように，データＤａｔａのビット値を再設定する。たとえば，データ増減部２４２は，第１制御信号が入力される場合，ピクセル電流Ｉｐｉｘｅｌの電流値が増加するように，データＤａｔａから定数値ＣＮを減じてデータＤａｔａのビット値を再設定する。そして，データ増減部２４２は，第２制御信号が入力される場合，ピクセル電流Ｉｐｉｘｅｌの電流値が減少するように，データＤａｔａに定数値ＣＮを加えてデータＤａｔａのビット値を再設定する。ここで，定数値ＣＮは所定の値に予め設定される。
【００５６】
データ増減部２４２で生成された再設定データＤａｔａはレジスタ２３０ｉに供給される。レジスタ２３０ｉ，再設定データＤａｔａを階調電圧生成部２５０ｉに供給する。すると，階調電圧生成部２５０ｉは，再設定データＤａｔａにより階調電圧Ｖｄａｔａを生成し，生成された階調電圧Ｖｄａｔａを，バッファ２７０ｉを介して画素１４０に供給する。階調電圧Ｄａｔａを受けた画素１４０は，階調電圧Ｖｄａｔａに対応するピクセル電流Ｉｐｉｘｅｌを生成して比較部２４１に供給する。実際に，本実施形態においては，水平期間１Ｈごとに，このような過程を所定回数繰り返しながら，画素１４０で所望のピクセル電流Ｉｐｉｘｅｌが流れるように制御する。
【００５７】
一方，図４においては，階調電流生成部２６０ｉで再設定データＤａｔａに対応する階調電流Ｉｄａｔａが生成されるおそれがある。実際に，再設定データＤａｔａにより生成された階調電流Ｉｄａｔａは，画素１４０で流れるべき理想的な電流ではない。したがって，再設定データＤａｔａにより生成された階調電流Ｉｄａｔａが比較部１４１に供給されると，望ましくないピクセル電流Ｉｐｉｘｅｌが流れる。このような問題点を克服するため，本実施形態においては，図５に示すように，レジスタ部２３０とＩＤＡＣ部２６０との間に選択部２５５がさらに設けられることができる。
【００５８】
選択部２５５は，それぞれのチャンネルごとに設けられるスイッチング素子ＳＷ１を含む。すなわち，選択部２５５はｉ個のスイッチング素子ＳＷ１を含む。このようなスイッチング素子ＳＷ１は，第３制御信号ＣＳ３に応じて，図６に示すように，１水平期間中の第１期間にだけターンオンされ，そのほかの第２期間にはターンオフされる。ここで，スイッチング素子ＳＷ１がターンオンされる第１期間に，ＩＤＡＣ部２６０はレジスタ部２３０からデータＤａｔａを受ける。そして，レジスタ部２３０に再設定されたデータＤａｔａが記憶される第２期間にスイッチング素子ＳＷ１がターンオフされる。すると，ＩＤＡＣ部２６０は，常にデータＤａｔａに対応する階調電流Ｉｄａｔａのみを生成し，これにより，画素１４０で所望のピクセル電流が流れるように制御することができる。
【００５９】
図７は，図４に示す比較部の一例を示す図である。図７に示す比較部は，１９９２年ＩＥＥＥ（Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）に開示された。実際に，本実施形態においては，電流値を比較し得る多様な公知の比較部を使用することができる。
【００６０】
図７に示すように，第２ノードＮ２には，ピクセル電流Ｉｐｉｘｅｌと階調電流Ｉｄａｔａの差に相当する電流が供給される。第２ノードＮ２に供給された電流は，インバータからなる第４トランジスタＭ４および第５トランジスタＭ５のゲート端子に供給される。すると，第４トランジスタＭ４および第５トランジスタＭ５のいずれか一つのトランジスタがターンオンされ，出力部にハイ電圧ＶＤＤまたはロー電圧ＧＮＤが印加される。ここで，出力部に印加された電圧は第２トランジスタＭ２および第３トランジスタＭ３のゲート端子に供給され，出力部の電圧が安定に維持されるようにする。
【００６１】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００６２】
本発明は，所望輝度の映像表示を可能にするデータ集積回路およびこれを用いる発光表示装置とその駆動方法に適用可能である。
【図面の簡単な説明】
【００６３】
【図１】従来の発光表示装置を示す図である。
【図２】本実施形態による発光表示装置を示す図である。
【図３】図２に示すデータ集積回路の実施形態を示すブロック図である。
【図４】図３に示すデータ調整ブロックを詳細に示すブロック図である。
【図５】図２に示す電流デジタル−アナログ変換部の前段に設けられる選択部を示す図である。
【図６】図５に示す選択部の駆動方法を示す波形図である。
【図７】図４に示す比較部の実施形態を示す回路図である。
【符号の説明】
【００６４】
１０，１１０    走査駆動部
２０，１２０    データ駆動部
３０，１３０    画像表示部
４０，１４０    画素
５０，１５０    タイミング制御部
１２９    データ集積回路
２００    シフトレジスタ部
２１０    サンプリングラッチ部
２２０    ホルディングラッチ部
２３０    レジスタ部
２４０    データ調整ブロック
２４１    比較部
２４２    データ増減部
２５０    電圧デジタル−アナログ変換部
２５５    選択部
２６０    電流デジタル−アナログ変換部
２７０    バッファ部
【図１】
2006184847.tif 000003
【図２】
2006184847.tif 000004
【図３】
2006184847.tif 000005
【図４】
2006184847.tif 000006
【図５】
2006184847.tif 000007
【図６】
2006184847.tif 000008
【図７】
2006184847.tif 000009