(57)【要約】【課題】配線パターンのファインピッチ化が可能であると共に、配線パターンの機械的強度を向上させ、断線、または剥離の発生を防止できるフレキシブル配線基板を提供する。【解決手段】本発明のフレキシブル配線基板３は、絶縁テープ６と、該絶縁テープ６上に形成された配線パターン７とを備えている。上記配線パターン７は、半導体素子２と接続するための搭載領域における配線パターン７の厚さが、非搭載領域における配線パターン７の厚さよりも薄くなっている。【選択図】図１
2006165517.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、
上記配線層は、所定のパターンに形成されていると共に、電子部品を接続および搭載する搭載領域を有しており、
上記搭載領域における配線層の厚さが、非搭載領域における配線層の厚さよりも薄いことを特徴とするフレキシブル配線基板。
【請求項２】
上記パターンにおける少なくとも１組の隣接する配線の間隔が３５μｍ未満であることを特徴とする請求項１に記載のフレキシブル配線基板。
【請求項３】
上記搭載領域における配線層の厚さが３〜６μｍの範囲内であることを特徴とする請求項１または２に記載のフレキシブル配線基板。
【請求項４】
上記非搭載領域における配線層の厚さが８μｍ以上であることを特徴とする請求項１ないし３のいずれか１項に記載のフレキシブル配線基板。
【請求項５】
上記配線層は、搭載領域内に、電子部品と接続するための接続部を有しており、
上記接続部は、インナーリード部であることを特徴とする請求項１ないし４のいずれか１項に記載のフレキシブル配線基板。
【請求項６】
絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、
上記配線層は、所定のパターンに形成されていると共に、電子部品と接続するための接続部を有しており、
上記接続部における配線層の厚さが、非接続部における配線層の厚さよりも薄いことを特徴とするフレキシブル配線基板。
【請求項７】
絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、
上記配線層は、所定のパターンに形成されていると共に、電子部品を接続および搭載する搭載領域内に、該電子部品と接続するための接続部を有しており、
上記接続部のみの配線層の厚さだけが、非接続部における配線層の厚さよりも薄いことを特徴とするフレキシブル配線基板。
【請求項８】
上記配線層は、搭載領域における非接続部の厚さと、非搭載領域における非接続部の厚さとが同じであることを特徴とする請求項７に記載のフレキシブル配線基板。
【請求項９】
上記パターンにおける少なくとも１組の隣接する配線の間隔が３５μｍ未満であることを特徴とする請求項６ないし８のいずれか１項に記載のフレキシブル配線基板。
【請求項１０】
上記接続部における配線層の厚さが３〜６μｍの範囲内であることを特徴とする請求項６ないし９のいずれか１項に記載のフレキシブル配線基板。
【請求項１１】
上記非接続部における配線層の厚さが８μｍ以上であることを特徴とする請求項６ないし１０のいずれか１項に記載のフレキシブル配線基板。
【請求項１２】
上記接続部は、インナーリード部であることを特徴とする請求項６ないし１１のいずれか１項に記載のフレキシブル配線基板。
【請求項１３】
上記電子部品が、上記接続部と接続するための接続部材を有しており、
上記接続部における配線層は、接続部と接続部材との接続精度、および接続部材の製造サイズの公差を考慮した範囲で薄くなっていることを特徴とする請求項６ないし１２のいずれか１項に記載のフレキシブル配線基板。
【請求項１４】
上記接続精度が±１５μｍであり、上記接続部材の製造サイズの公差が±１０μｍである場合に、
上記接続部における配線層は、少なくとも、接続部材の設計長＋４０μｍの範囲で薄くなっていることを特徴とする請求項１３に記載のフレキシブル配線基板。
【請求項１５】
請求項１ないし１４のいずれか１項に記載のフレキシブル配線基板と、フレキシブル配線基板の接続部に接続された半導体素子とを備えていることを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の半導体装置を備えていることを特徴とする電子機器。
【請求項１７】
絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、
上記配線層の、電子部品と接続する部分の厚さを薄くする薄層化工程をさらに有することを特徴とするフレキシブル配線基板の製造方法。
【請求項１８】
上記薄層化工程は、配線層形成工程とパターン形成工程との間に実行されることを特徴とする請求項１７に記載のフレキシブル配線基板の製造方法。
【請求項１９】
上記薄層化工程は、パターン形成工程の後に実行されることを特徴とする請求項１７に記載のフレキシブル配線基板の製造方法。
【請求項２０】
上記薄層化工程は、エッチング法を用いて実行されることを特徴とする請求項１７ないし１９のいずれか１項に記載のフレキシブル配線基板の製造方法。
【請求項２１】
絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、
上記配線層形成工程は、第１配線層を形成する第１配線層形成工程と、
上記第１配線層と電子部品とが接続する部分以外の第１配線層上に第２配線層を形成する第２配線層形成工程とを有することを特徴とするフレキシブル配線基板の製造方法。
【請求項２２】
上記第２配線層形成工程は、第１配線層形成工程とパターン形成工程との間に実行されることを特徴とする請求項２１に記載のフレキシブル配線基板の製造方法。
【請求項２３】
上記第２配線層形成工程は、パターン形成工程の後に実行されることを特徴とする請求項２１に記載のフレキシブル配線基板の製造方法。
【請求項２４】
上記第２配線層形成工程は、スパッタ法（メタライジング法）を用いて実行されることを特徴とする請求項２１ないし２３のいずれか１項に記載のフレキシブル配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法に関するものである。より詳しくは、半導体素子を搭載するフレキシブル配線基板と、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法に関するものである。
【背景技術】
【０００２】
フレキシブル配線基板上に半導体素子が接合・搭載された半導体装置としては、ＴＣＰ(Tape Carrier Package)やＣＯＦ(Chip On Film)等がある。これらＴＣＰとＣＯＦとの相違点としては、例えば以下の点が挙げられる。
【０００３】
まず、ＴＣＰは、予め絶縁テープに半導体素子を搭載させるための開口部が設けられており、配線パターンが片持ち梁状に突き出した状態で形成され、この配線パターンの先端部分と半導体素子とが接合されている。これに対して、ＣＯＦは、半導体素子を搭載するための開口部を有しておらず、半導体素子は薄膜絶縁テープの表面上に形成された配線パターンに接合・搭載されている点で相違する。
【０００４】
また、ＴＣＰは、配線パターンが片持ち梁状に突き出した状態であるために、配線パターンの厚みは１８μｍ以上となっており、配線ピッチが４５μｍ未満の配線パターンを製造することが困難である。これに対して、ＣＯＦは、薄膜絶縁テープの表面上に配線パターンを形成するので、配線パターンの厚みを８μｍ以下とすることができ、配線ピッチが３５μｍ以下の配線パターンを製造することが容易である点で相違する。
【０００５】
また、ＴＣＰは、液晶パネル等へ実装した後に折り曲げる部分にはあらかじめスリットが設けられている。これに対して、ＣＯＦは、折り曲げ用のスリットを有しておらず、薄膜絶縁テープのどこでも自由に折り曲げられる点で相違する。
【０００６】
さらに、ＴＣＰは、ポリイミドからなる絶縁テープ上に、接着剤を用いて銅箔をラミネートして形成している。これに対して、ＣＯＦは、銅箔裏面にポリイミド等を塗布、硬化して形成（キャスティング法）する、あるいはポリイミド等からなる薄膜絶縁テープ上に銅をスパッタで積層して形成（スパッタ法、メタライジング法）している点で相違する。
【０００７】
ＣＯＦは、その使用目的から自由に折り曲げることが可能な薄膜絶縁テープが使用される。また、薄膜絶縁テープの表面上に配置された配線パターンの各配線は、半導体素子の対応する端子と電気的に接続され、外部接続用コネクタ部には、液晶パネルやプリント基板などに接続される。上記以外の配線パターン露出部は、ソルダーレジストが塗布され、絶縁状態が確保される。
【０００８】
上述のように、ＣＯＦは、配線パターンのファインピッチ化（微細化）が容易な技術であるものの、実際には配線パターンの配線ピッチ３５〜５０μｍ以上に合わせて、配線パターンの厚み８〜１８μｍが使用されている。ただし、配線パターンの厚みに関する技術が記載された特許文献はない。一方、ＴＣＰでは、配線パターンの厚みに関する技術が記載された文献として、例えば特許文献１が挙げられる。
【０００９】
また、従来のＣＯＦについて図１１および図１２に基づいて説明する。図１１は、従来のＣＯＦ１０１の概略構成を示す断面図である。図１２は、図１１に示すＣ−Ｃ’線で切断した場合におけるＣＯＦ１０１の概略構成を示す断面図である。図１１および図１２に示すように、ＣＯＦ１０１は、半導体素子１０２がテープキャリア１０３上に接続・搭載された構成を有している。
【００１０】
図１１および図１２に示すＣＯＦ１０１のテープキャリア１０３では、絶縁テープ１０４上に配線パターン１０５が形成されている。この配線パターン１０５は、厚さ８〜１８μｍの銅箔またはスパッタ銅がキャスティング法またはスパッタ法（メタライジング法）によって形成されている。図１１および図１２に示すように、配線パターン１０５は、半導体素子１０２を接続・搭載する領域とそれ以外の領域との全ての領域において同じ厚さで形成されている。
【特許文献１】特開平１０−３２２２７号公報（平成１０年(1998)２月３日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記特許文献１では、半導体素子を搭載する開口部、および折り曲げ用スリット部の配線パターンの厚みは、機械的強度を上げるために厚く（２６μｍ）なっており、液晶パネルや基板と接続するＯＬＢ(Outer Lead Bonding)部の配線パターンの厚みは、配線パターンのトップ幅を広くして接続面積を確保するために薄く（１８μｍ）するとしている。
【００１２】
しかしながら、実際には半導体素子を搭載する開口部の配線パターンが最もファインピッチとなるため、配線パターンの厚みを薄くする必要性がある。また、全ての箇所を同じ１８μｍの厚さで形成しても機械的強度には問題はなく、実際の量産品において、１８μｍ厚の配線パターンも採用されている。すなわち、特許文献１に記載された技術は現実的ではなく、また必要性もないものである。このように、実際のＴＣＰでは、配線パターンのファインピッチ化が困難である。
【００１３】
これに対して、ＣＯＦはＴＣＰに比較して、配線パターン（インナーリード）のファインピッチ化が容易である。量産における配線パターン（インナーリード）の配線ピッチは、ＴＣＰの限界が４５μｍであるのに対して、ＣＯＦは３５μｍが量産されており、３０μｍ以下も可能であると考えられている。
【００１４】
しかしながら、発明者の検討によれば、ＣＯＦをファインピッチ化する場合には、以下の問題点が見出された。
【００１５】
例えば、ＣＯＦをファインピッチ化する際の問題点の一つとして、配線パターン（インナーリード）のファインピッチ化、特に配線ピッチが３０μｍ以下になった場合に、配線パターンの厚みが現状の８μｍでは配線パターン（インナーリード）を良好な形状にパターンエッチングすることが困難になってくることがある。
【００１６】
すなわち、配線パターン（インナーリード）のファインピッチ化に伴い、配線パターン（インナーリード）の幅も狭くする必要があり、配線パターンの良好な断面形状である台形にパターンエッチングすることが困難となる。このため、配線パターンの断面形状が、より三角形に近い断面形状になると共に、配線パターン（インナーリード）の厚さバラツキも大きくなってくることがある。
【００１７】
この点について図１３に基づいて具体的に説明する。図１３は、図１１および図１２に示す従来のＣＯＦ１０１の配線パターン１０５をファインピッチ化したものである。例えば、配線ピッチが３５μｍを超える場合はほぼ問題ないものの、３５μｍ未満になると、配線パターン１０５の良好な断面形状である台形となるようにエッチング加工することが困難になってくる。この場合、図１３に示すように、配線パターン１０５の断面形状は、より三角形に近いものとなる。また、エッチング加工後の配線パターン１０５の厚さバラツキも大きくなり、半導体素子１０２と配線パターン１０５との接続状態が悪くなることがわかる。
【００１８】
これを解決する方法としては、銅箔またはスパッタ銅（配線パターン）の薄膜化がある。銅箔またはスパッタ銅（配線パターン）の厚みを薄くすれば、配線パターンを良好な形状にパターンエッチングすることが可能となってくる。例えば、配線パターン（インナーリード）の配線ピッチが３０μｍの場合でも、銅箔またはスパッタ銅（配線パターン）の厚みを５μｍ程度に薄くすれば、配線パターンを良好な断面形状である台形にパターンエッチングすることが容易となってくる。
【００１９】
しかしながら、配線パターン（インナーリード）のファインピッチ化に伴う配線パターンの薄膜化により、配線パターンの機械的強度が低下するという問題点を有する。このため、半導体素子の接続・搭載工程〜ＣＯＦ半導体装置のモジュール実装工程の間で、配線パターンが断線、または剥離することがある。
【００２０】
この点について図１４および図１５に基づいて具体的に説明する。図１４は、図１１および図１２に示す従来のＣＯＦ１０１の配線パターン１０５を形成する銅箔またはスパッタ銅の厚さを薄くしたものである。図１５は、図１４に示すＤ−Ｄ’線で切断した場合におけるＣＯＦ１０１の概略構成を示す断面図である。図１４および図１５に示すように、銅箔またはスパッタ銅の厚さを薄くすれば、配線パターンを良好な断面形状となるようにエッチング加工することは可能となる。しかしながら、配線パターンの機械的強度が低下するために、半導体素子の接続・搭載工程〜モジュール実装工程の間で、配線パターンの断線、または剥離が発生しやすくなる。
【００２１】
現在、ＣＯＦへの要求の一つとして、多ピン化への対応がある。また、他の要求として小型・薄型化がある。これらの要求も同時に満足するためには、半導体素子との接続部、および配線パターンの外部接続用コネクタ部のファインピッチ化、絶縁テープ、配線パターン等の薄膜化が必要となる。このためには、配線パターン（インナーリード）の幅も小さく、厚みも薄くする必要がある。しかしながら、ＣＯＦは自由に折り曲げることが可能な反面、配線パターンの薄膜化に伴い機械的強度の向上が必要であり、上述のように、従来の技術では、ファインピッチ化が困難であるという問題点を有している。
【００２２】
本発明は、上記問題点を解決するものであり、配線パターンのファインピッチ化が可能であると共に、配線パターンを良好な形状にパターンエッチングすることができ、配線パターン（インナーリード）の厚さバラツキも低減でき、また、配線パターンの機械的強度を向上させ、断線、または剥離の発生を防止できるフレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
本発明に係るフレキシブル配線基板は、上記課題を解決するために、絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、上記配線層は、所定のパターンに形成されていると共に、電子部品を接続および搭載する搭載領域を有しており、上記搭載領域における配線層の厚さが、非搭載領域における配線層の厚さよりも薄いことを特徴としている。
【００２４】
上記の構成によれば、配線層は、所定のパターンに形成されており、これにより、複数の配線を有している。所定のパターンとは、フレキシブル配線基板の使用用途に応じて任意に決められる複数の配線からなるパターンである。また、配線層は、電子部品を接続および搭載する搭載領域を有している。搭載領域とは、配線層のうち電子部品が搭載される領域のことであり、具体的には電子部品にて覆われている領域のことである。この搭載領域における配線層の厚さが、非搭載領域における配線層の厚さよりも薄いため、接続部の加工が容易になる。非搭載領域とは、配線層における搭載領域以外の領域のことである。
【００２５】
従って、例えば、配線をエッチングする際には、配線を良好な形状となるようにエッチングすることができ、複数有る各配線の厚さのバラツキも低減することができる。このため、配線層のパターンを微細化（ファインピッチ化）することが可能となる。
【００２６】
また、非搭載領域の配線層の厚さは、搭載領域の配線層の厚さよりも厚いため、配線層の機械的強度を向上させることができる。このため、フレキシブル配線基板を折り曲げる際においても、配線層のパターンが断線、または剥離してしまうことを防止することができる。
【００２７】
本発明に係るフレキシブル配線基板は、上記課題を解決するために、絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、上記配線層は、所定のパターンに形成されていると共に、電子部品と接続するための接続部を有しており、上記接続部における配線層の厚さが、非接続部（接続部以外の部分）における配線層の厚さよりも薄いことを特徴としている。
【００２８】
また、本発明に係るフレキシブル配線基板は、上記課題を解決するために、絶縁層と、該絶縁層上に形成された配線層とを備えたフレキシブル配線基板において、上記配線層は、所定のパターンに形成されていると共に、電子部品を接続および搭載する搭載領域内に、該電子部品と接続するための接続部を有しており、上記接続部のみの配線層の厚さだけが、非接続部における配線層の厚さよりも薄いことを特徴としている。
【００２９】
上記の構成によれば、配線層は、所定のパターンに形成されており、これにより、複数の配線を有している。所定のパターンとは、フレキシブル配線基板の使用用途に応じて任意に決められる複数の配線からなるパターンである。また、配線層の複数の配線には、電子部品と接続するための接続部を有している。この接続部は、電子部品を接続および搭載する搭載領域内に設けられている。すなわち、配線層は、電子部品が搭載される領域としての搭載領域を有しており、この搭載領域内に電子部品と接続する接続部を有する構成となっている。また、絶縁層上に形成された配線層は、接続部における配線層の厚さが、非接続部における配線層の厚さよりも薄くなっている。このため、接続部の加工が容易になる。なお、非接続部とは、配線層における接続部以外の領域のことである。
【００３０】
従って、例えば、配線をエッチングする際には、配線を良好な形状となるようにエッチングすることができ、複数有る各配線の厚さのバラツキも低減することができる。このため、配線層のパターンを微細化（ファインピッチ化）することが可能となる。
【００３１】
また、非接続部の配線層の厚さは、接続部の配線層の厚さよりも厚いため、配線層の機械的強度を向上させることができる。このため、フレキシブル配線基板を折り曲げる際においても、配線層のパターンが断線、または剥離してしまうことを防止することができる。
【００３２】
また、本発明に係るフレキシブル配線基板では、上記配線層は、搭載領域における非接続部の厚さと、非搭載領域における非接続部の厚さとが同じであることが好ましい。上記の構成によれば、非接続部が全領域に渡って同じ厚さとなっていることから、配線層の機械的強度をより向上させることができ、フレキシブル配線基板を折り曲げる最においても、パターンの断線、または剥離の発生を防止することが可能となる。
【００３３】
本発明に係るフレキシブル配線基板では、上記パターンにおける少なくとも１組の隣接する配線の間隔が３５μｍ未満である場合に、より効果がある。上記の構成によれば、配線層のパターンのファインピッチ化が可能になる。
【００３４】
本発明に係るフレキシブル配線基板では、上記搭載領域または接続部における配線層の厚さが３〜６μｍの範囲内であることが好ましい。上記の構成によれば、搭載領域または接続部の配線をエッチングする場合であっても、断面が良好な形状となるようにエッチングすることが可能となる。また、パターンの各配線の厚さバラツキを低減することが可能となり、電子部品との接続状態を良好にすることが可能となる。
【００３５】
本発明に係るフレキシブル配線基板では、上記非搭載領域または非接続部における配線層の厚さが８μｍ以上であることが好ましい。上記の構成によれば、配線層の機械的強度を向上させることができるため、フレキシブル配線基板を折り曲げる最においても、パターンの断線、または剥離の発生を防止することが可能となる。
【００３６】
本発明に係るフレキシブル配線基板では、上記接続部は、インナーリード部である。上記の構成によれば、搭載領域内には接続部を有しており、電子部品との接続状態を良好にすることができると共に、配線層の機械的強度を向上させることができる。
【００３７】
本発明に係るフレキシブル配線基板では、上記電子部品が、上記接続部と接続するための接続部材を有しており、上記接続部における配線層は、接続部と接続部材との接続精度、および接続部材の製造サイズの公差を考慮した範囲で薄くなっていることが好ましい。また、上記接続精度が±１５μｍであり、上記接続部材の製造サイズの公差が±１０μｍである場合に、上記接続部における配線層は、少なくとも、接続部材の設計長＋４０μｍの範囲で薄くなっていることが好ましい。
【００３８】
上記の構成によれば、接続部における配線層の薄い領域は、接続精度および接続部材の製造サイズの公差を考慮した範囲となっている。例えば、電子部品の接続部への接続精度が１５μｍ程度であり、接続部材の製造サイズの公差が±１０μｍである場合には接続部における配線層は、少なくとも、接続部材の設計長＋４０μｍの範囲で薄くなっている。これにより、電子部品の接続部材が接続部から外れることなく接続させることが可能となり、接続不良となることを回避することができる。なお、接続精度とは、接続部と接続部材とを接続する際における位置ずれの精度のことである。また、接続部材の製造サイズの公差とは、接続部材を製造する際に生じるサイズ誤差の範囲のことである。また、接続部材の設計長とは、製造サイズの公差を考慮する前の製造時の狙い値（設計値）のことであり、設計長に製造サイズの公差を加減したものが実際の仕上がりサイズとなる。
【００３９】
本発明に係る半導体装置は、上記課題を解決するために、上記いずれかに記載のフレキシブル配線基板と、フレキシブル配線基板の接続部に接続された半導体素子とを備えていることを特徴としている。上記の構成によれば、配線のファインピッチ化が可能であると共に、機械的強度を向上させた半導体装置とすることができる。
【００４０】
本発明に係る電子機器は、上記課題を解決するために、上記半導体装置を備えていることを特徴としている。上記の構成によれば、配線のファインピッチ化が可能であると共に、機械的強度を向上させた電子機器とすることができる。
【００４１】
本発明に係るフレキシブル配線基板の製造方法は、上記課題を解決するために、絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、上記配線層の、電子部品と接続する部分の厚さを薄くする薄層化工程をさらに有することを特徴としている。
【００４２】
上記の構成によれば、薄層化工程により、配線層の、電子部品と接続する部分の厚さを薄くことができるため、電子部品との接続部分の加工が容易になる。従って、例えば、配線をエッチングする際には、配線を良好な形状となるようにエッチングすることができ、複数有る各配線の厚さのバラツキも低減することができる。このため、配線層のパターンを微細化（ファインピッチ化）することが可能となる。
【００４３】
また、電子部品との接続部分以外の配線層の厚さは、接続部分の配線層の厚さよりも厚いため、配線層の機械的強度を向上させることができる。このため、フレキシブル配線基板を折り曲げる際においても、配線層のパターンが断線、または剥離してしまうことのないフレキシブル配線基板を製造することができる。
【００４４】
本発明に係るフレキシブル配線基板の製造方法では、上記薄層化工程は、配線層形成工程とパターン形成工程との間に実行されることが好ましい。上記の構成によれば、配線層の、電子部品との接続部分を薄くした後に、パターン形成工程を行う。この場合、比較的大きな領域の薄層化を行うため、精度の高い方法を用いることなく、容易に薄層化を行うことができる。
【００４５】
本発明に係るフレキシブル配線基板の製造方法では、上記薄層化工程は、パターン形成工程の後に実行されることが好ましい。上記の構成によれば、パターンを形成した後に薄層化を行うため、パターンの厚みのバラツキを低減することができる。
【００４６】
本発明に係るフレキシブル配線基板の製造方法では、上記薄層化工程は、エッチング法を用いて実行されることが好ましい。上記の構成によれば、配線層の薄層化を容易に行うことができる。
【００４７】
本発明に係るフレキシブル配線基板の製造方法は、上記課題を解決するために、絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、上記配線層形成工程は、第１配線層を形成する第１配線層形成工程と、上記第１配線層と電子部品とが接続する部分以外の第１配線層上に第２配線層を形成する第２配線層形成工程とを有することを特徴としている。
【００４８】
上記の構成によれば、第１配線層と電子部品とが接続する部分以外の第１配線層上に第２配線層が形成されている。すなわち、配線層は、電子部品と接続する部分の厚さが、それ以外の部分の厚さよりも薄くなっている。このため、電子部品と接続する部分の加工が容易になる。
【００４９】
従って、例えば、配線をエッチングする際には、配線を良好な形状となるようにエッチングすることができ、複数有る各配線の厚さのバラツキも低減することができる。このため、配線層のパターンを微細化（ファインピッチ化）することが可能となる。
【００５０】
また、電子部品との接続部分以外の配線層の厚さは、接続部分の配線層の厚さよりも厚いため、配線層の機械的強度を向上させることができる。このため、フレキシブル配線基板を折り曲げる際においても、配線層のパターンが断線、または剥離してしまうことのないフレキシブル配線基板を製造することができる。
【００５１】
本発明に係るフレキシブル配線基板の製造方法では、上記第２配線層形成工程は、第１配線層形成工程とパターン形成工程との間に実行されることが好ましい。上記の構成によれば、電子部品との接続部分以外の第１配線層上に第２配線層を形成した後に、パターン形成工程を行う。この場合、比較的大きな領域の第２配線層の形成を行うため、精度の高い方法を用いることなく、第２配線層の積層を容易に行うことができる。
【００５２】
本発明に係るフレキシブル配線基板の製造方法では、上記第２配線層形成工程は、パターン形成工程の後に実行されることが好ましい。上記の構成によれば、パターンを形成した後に配線層を厚くするため、パターンの厚みのバラツキを低減することができる。
【００５３】
本発明に係るフレキシブル配線基板の製造方法では、上記第２配線層形成工程は、スパッタ法（メタライジング法）を用いて実行されることが好ましい。上記の構成によれば、電子部品との接続部分以外の配線層の厚さを、接続部分の配線層の厚さよりも厚くすることを容易に行うことができる。
【発明の効果】
【００５４】
本発明に係るフレキシブル配線基板は、以上のように、配線層は、所定のパターンに形成されていると共に、電子部品を接続および搭載する搭載領域を有しており、上記搭載領域における配線層の厚さが、非搭載領域における配線層の厚さよりも薄くなっている。また、本発明に係るフレキシブル配線基板の製造方法は、以上のように、絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、上記配線層の、電子部品と接続する部分の厚さを薄くする薄層化工程をさらに有している。また、本発明に係るフレキシブル配線基板の製造方法は、以上のように、絶縁層上に配線層を形成する配線層形成工程と、該配線層を所定のパターンに形成するパターン形成工程とを有するフレキシブル配線基板の製造方法において、上記配線層形成工程は、第１配線層を形成する第１配線層形成工程と、上記第１配線層と電子部品とが接続する部分以外の第１配線層上に第２配線層を形成する第２配線層形成工程とを有している。このため、配線層のパターンのエッチング形状や電子部品との接続状態を良好にすることで微細化（ファインピッチ化）することが可能になると共に、配線層の機械的強度を向上させることができ、接続不良を防止すると共にフレキシブル配線基板を折り曲げる際においても、配線層のパターンが断線、または剥離してしまうことを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５５】
〔実施の形態１〕
本発明の第１の実施の形態について図１ないし図４に基づいて説明すれば以下の通りである。図１は、本実施の形態に係る半導体装置の概略構成を示す断面図である。また、図２は、図１に示すＡ−Ａ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【００５６】
図１および図２に示すように、半導体装置１は、半導体素子（電子部品）２およびテープキャリア（フレキシブル配線基板）３を備えている。半導体素子２は、テープキャリア３と接続され、テープキャリア３上に搭載された状態になっている。また、テープキャリア３と半導体素子２との間に存在する隙間には絶縁性樹脂４が封止されている。このように、本実施の形態では、テープキャリア３上に半導体素子２が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。
【００５７】
上記半導体素子２としては、例えば、ＣＰＵ（Central Processing Unit）やメモリ等の集積回路（ＬＳＩ:Large Scaled Integrated circuit）を挙げることができる。また、半導体素子２には突起電極５が複数設けられている。
【００５８】
突起電極５は、半導体素子２をテープキャリア３に搭載する際に、テープキャリア３と対向する側の面から略垂直方向に突出した電極であり、半導体素子２とテープキャリア３とを電気的に接続するために用いられる電極である。このため、突起電極５は導電性材料からなっていればよく、その形状は限定されない。ただし、テープキャリア３との接続が容易となる形状であることが好ましい。突起電極５としては、例えば、Ａｕや半田からなる円柱状、角柱状またはボール状の電極とすることができる。
【００５９】
テープキャリア３は、半導体素子２を接続・搭載するためのものであり、絶縁テープ（絶縁層）６、配線パターン（配線層、パターン）７、ソルダーレジスト８を備えている。
【００６０】
絶縁テープ６は、その面上に配線パターン７を配置するための基材である。絶縁テープ６は、絶縁性を有することはもちろん、様々な形状で使用されることから、自由に折り曲げることが可能な柔軟性の高い（可撓性を有する）ことが必要である。このため、絶縁テープ６を形成する材料としては、例えば、ポリイミド、ガラスエポキシ、ポリエステルなどの樹脂材料が用いられる。なお、本実施の形態では、ポリイミド樹脂を用いた絶縁テープ６を例に挙げて説明する。
【００６１】
また、絶縁テープ６は、折り曲げを容易にするために、また、半導体装置１を小型化・薄型化するために、薄膜のテープ状基材であることが好ましい。絶縁テープ６の厚さは、使用目的に応じて適宜設定すればよいが、例えば、１５〜４０μｍの範囲内であることが好ましい。
【００６２】
配線パターン７は、絶縁テープ６の表面にパターン状に形成された配線である。配線パターン７は、銅箔またはスパッタ銅（以下、単に「銅箔」と総称する）をキャスティング法またはスパッタ法（メタライジング法）等によって絶縁テープ６上に形成し、この銅箔を所望のパターンにエッチングすることにより形成されたものである。本実施の形態では配線パターン７に用いられる材質として銅を例に挙げて説明するが、これに限定されるものではなく、例えば銀等の導電性を有する金属を用いることができる。
【００６３】
なお、半導体装置１を他の電子部品と接続するために、配線パターン７には外部接続用端子（図示せず）が設けられている。また、上記配線パターン７の表面には、図示しない錫メッキや金メッキが施されている。この配線パターン７の詳細な構成については後述する。
【００６４】
ソルダーレジスト８は、配線パターン７上に形成されたレジストである。ソルダーレジスト８は、例えば耐熱性被覆材料からなっており、接続部以外の露出を防止するものである。従って、ソルダーレジスト８は、半導体素子２が搭載される領域以外の部分や、外部接続用端子が設けられていない部分の配線パターン７上に形成されている。すなわち、ソルダーレジスト８は、テープキャリア３上に半導体素子２等を接続・搭載した際に、露出する配線パターン７上に形成されている。
【００６５】
上記絶縁テープ６には、半導体素子２を搭載するための開口部が設けられていない。このため、半導体素子２に設けられた突起電極５と、絶縁テープ６の表面上に形成された配線パターン７とを接合することによって、絶縁テープ６に半導体素子２が接続・搭載される。すなわち、この接続は、絶縁テープ６の表面上に配置された配線パターン７の各配線と、各配線に対応する半導体素子２の突起電極５とを接続することにより行われる。これにより、配線パターン７と半導体素子２とが電気的に接続される。
【００６６】
上記配線パターン７は、部分的に厚さが異なっている。具体的には、配線パターン７における、半導体素子２が接続・搭載される領域（搭載領域；接続部）の厚さが、半導体素子２が接続・搭載されない領域（非搭載領域）の厚さよりも薄くなっている。これにより、搭載領域では配線パターン７をファインピッチ化することが可能となり、非搭載領域では配線パターン７の機械的強度を向上させることが可能となり、半導体装置１の強度も向上する。
【００６７】
なお、搭載領域とは、配線パターン７と半導体素子２とが接続・搭載される領域のことである。すなわち、搭載領域は、突起電極５と配線パターン７とが接続する部分を示すものであるが、半導体素子２をテープキャリア３上に搭載した際に、半導体素子２の占める領域を示す。従って、搭載領域にて半導体素子２と接続される配線パターン７は、いわゆるインナーリードである。また、非搭載領域とは、搭載領域以外の領域のことである。
【００６８】
また、接続部とは、配線パターン７のうち、半導体素子２と実際に接続される部分のことを示し、非接続部とは、接続部以外の領域のことである。本実施の形態では、接続部は、搭載領域に含まれている。
【００６９】
上記搭載領域の配線パターン７の厚さは、例えば、３〜６μｍの範囲内であることが好ましい。配線パターン７の厚さが３μｍ未満の場合には、絶縁テープ６の表面に突起電極５が接触してしまうといった不具合が発生してしまうことがある。また、配線パターン７の厚さが６μｍを超える場合には、エッチングによる配線パターン７の形状や半導体素子２との接続状態を良好にすることが困難となる。
【００７０】
ただし、搭載領域の配線パターン７の厚さは、上記厚さに限定されるものではない。すなわち、搭載領域の配線パターン７の厚さは、配線パターン７のファインピッチ化を可能とするための厚さ、すなわち配線パターン７をパターンエッチングにより良好な形状とすることを可能とするための厚さであればよく、突起電極５が絶縁テープ６に接触することのない厚さであればよい。
【００７１】
また、上記配線パターン７は、各配線の間隔である配線ピッチが３５μｍ未満である場合に、より効果がある。配線ピッチが３５μｍ未満である場合には、いわゆるファインピッチ化されたテープキャリア３とすることができる。
【００７２】
なお、上記半導体装置１は、他の電子部品と接続することによって半導体モジュール（電子機器）９とすることもできる。この半導体モジュール９では、例えば、半導体装置１が他の電子部品を駆動・制御することもできる。図３は、本実施の形態における半導体モジュール９の概略構成を示す断面図である。図３では、半導体装置１を液晶表示装置に用いる場合を示している。この場合、他の電子部品としては、液晶パネル１０や他のプリント基板１１を挙げることができる。半導体モジュール９では、半導体装置１における配線パターン７の外部接続用端子と、上記液晶パネル１０や他のプリント基板１１等とが接続されている。
【００７３】
次に、上記構成を有する半導体装置１の製造方法について図４に基づいて説明する。図４は、半導体装置１の製造方法の概略構成を示す断面図である。本実施の形態における半導体装置１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン７を形成する前に、搭載領域の銅箔の厚みをハーフエッチングによって非搭載領域の銅箔の厚みよりも薄くする方法である。
【００７４】
まず、図４（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが８〜１８μｍとなるように銅箔（配線層）１２を形成する。ここで、キャスティング法とは、銅箔にポリイミドを塗布した後に硬化させる方法である。一方、スパッタ法（メタライジング法）とは、ポリイミドやカプトン等のフィルム上にスパッタリングで金属シード層を形成した後に、電気メッキによって金属シード層上に銅メッキを析出させ、銅メッキを積み上げる方法である。
【００７５】
次に、図４（ｂ）に示すように、搭載領域に相当する部分の銅箔１２の表面にエッチング加工を施す。このエッチング加工は、搭載領域の銅箔１２の厚さが非搭載領域の銅箔１２の厚さよりも薄くなるように行われる。このエッチング加工を、以下においてはハーフエッチングと称することもある。
【００７６】
搭載領域の銅箔１２の厚さが所望の厚さとなるように、ハーフエッチングは、例えば、テープ整面塗布装置を用い、温度、時間、速度、等を調整することにより、銅箔１２の厚さを制御することができる。
【００７７】
そして、図４（ｃ）に示すように、銅箔１２が所定のパターンとなるように、銅箔１２に対するエッチング加工を行い、所望の配線パターン７を形成する。この配線パターン７の形成は、搭載領域および非搭載領域の配線パターン７を形成すべき全ての領域において行われる。その後、図４（ｄ）に示すように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン７上にソルダーレジスト８を塗布する。これにより、テープキャリア３が作製される。
【００７８】
次に、上記にて作製されたテープキャリア３上に半導体素子２を接続・搭載する。この接続は、突起電極５と配線パターン７とが対応するように半導体素子２とテープキャリア３とを配置し、この突起電極５と配線パターン７とを接続することによって行われる。この接続は、例えばＡｕ−Ｓｎ共晶接合などにより行うことができる。これにより、半導体素子２がテープキャリア３上に接続・搭載される。
【００７９】
テープキャリア３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア３との間にできる隙間に、絶縁性樹脂４が注入され封止される。絶縁性樹脂４を注入・封止することにより、半導体素子２と配線パターン７との接続部分における外部との絶縁状態を確保することができる。これにより、本実施の形態の半導体装置１が製造される。
【００８０】
なお、上記半導体装置１を他の電子部品と接続する場合には、配線パターン７の外部接続用端子に、例えば、液晶パネルやプリント基板等を接続すればよい。
【００８１】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア３では、搭載領域の配線パターン７の厚さが、非搭載領域の配線パターン７の厚さよりも薄くなっている。特に、非搭載領域の配線パターン７の厚さが８〜１８μｍであるのに対して、搭載領域の配線パターン７の厚さは３〜６μｍとなっている。
【００８２】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン７の形状を良好にすることができると共に、配線パターン７と半導体素子２との接続状態を良好にすることができる。加えて、非搭載領域の配線パターン７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン７の断線、または剥離による不良を従来の５０％以下に低減できる。
【００８３】
〔実施の形態２〕
本発明の第２の実施の形態について図１ないし図３および図５に基づいて説明すれば以下の通りである。図１は、本実施の形態に係る半導体装置の概略構成を示す断面図である。また、図２は、図１に示すＡ−Ａ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【００８４】
図１に示すように、半導体装置１は、半導体素子２およびテープキャリア３を備えている。本実施の形態では、上記実施の形態１と比較して、半導体装置１の製造方法が異なるものであり、半導体装置１の構成は同一である。このため、実施の形態１にて説明した部材については同一の符号を付し、その説明を省略する。また、本実施の形態では、主として、半導体装置１の製造方法について説明する。また、特に断らない限り、本実施の形態で用いる用語についても、上記実施の形態１と同様の意味とする。
【００８５】
ここで、本実施の形態における半導体装置１の製造方法について図５に基づいて具体的に説明する。図５は、本実施の形態における半導体装置１の製造方法の概略構成を示す断面図である。
【００８６】
本実施の形態の半導体装置１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン７を形成した後に、搭載領域の銅箔の厚みをハーフエッチングによって非搭載領域の銅箔の厚みよりも薄くする方法である。
【００８７】
まず、図５（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが８〜１８μｍとなるように銅箔１２を形成する。
【００８８】
次に、図５（ｂ）に示すように、銅箔１２が所定のパターンとなるように、銅箔１２に対するエッチング加工を行い、所望の配線パターン７を形成する。この配線パターン７の形成は、搭載領域および非搭載領域の配線パターン７を形成すべき全ての領域において行われる。
【００８９】
そして、図５（ｃ）に示すように、搭載領域に相当する部分の配線パターン７の表面にエッチング加工を施す。このエッチング加工は、ハーフエッチングにて行われる。すなわち、搭載領域の配線パターン７の厚さが非搭載領域の配線パターン７の厚さよりも薄くなるように行われる。その後、図５（ｄ）に示すように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン７上にソルダーレジスト８を塗布する。これにより、テープキャリア３が作製される。
【００９０】
次に、上記実施の形態１と同様にして半導体素子２をテープキャリア３上に接続・搭載する。そして、テープキャリア３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置１が製造される。
【００９１】
なお、上記半導体装置１を他の電子部品と接続して半導体モジュール９とする場合には、図３に示すように、配線パターン７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【００９２】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア３では、搭載領域の配線パターン７の厚さが、非搭載領域の配線パターン７の厚さよりも薄くなっている。特に、非搭載領域の配線パターン７の厚さが８〜１８μｍであるのに対して、搭載領域の配線パターン７の厚さは３〜６μｍとなっている。
【００９３】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン７の形状を良好にすることができると共に、配線パターン７と半導体素子２との接続状態を良好にすることができる。加えて、非搭載領域の配線パターン７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン７の断線、または剥離による不良を従来の５０％以下に低減できる。
【００９４】
また、本実施の形態におけるテープキャリア３は、エッチング加工による配線パターン７の形成後に、搭載領域の配線パターン７の厚みをハーフエッチングによって薄くしている。このため、実施の形態１のテープキャリア３と比較して、搭載領域の配線パターン７の厚みをより均一にすることが可能となる。
【００９５】
〔実施の形態３〕
本発明の第３の実施の形態について図６ないし図９に基づいて説明すれば以下の通りである。図６は、本実施の形態に係る半導体装置の概略構成を示す断面図である。また、図７は、図６に示すＢ−Ｂ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【００９６】
図６および図７に示すように、半導体装置２１は、半導体素子２およびテープキャリア（フレキシブル配線基板）２３を備えている。半導体素子２はテープキャリア２３と接続され、テープキャリア２３上に搭載された状態になっている。また、テープキャリア２３と半導体素子２との間に存在する隙間には絶縁性樹脂４が封止されている。本実施の形態においても、テープキャリア２３上に半導体素子２が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。なお、実施の形態１および２にて説明した部材と同一の部材については、同一の符号を付し、その説明を省略する。また、本実施の形態で用いる用語で、実施の形態１と同じ用語については、特に断らない限り同様の意味とする。
【００９７】
半導体素子２には突起電極５が複数設けられている。また、テープキャリア２３は、半導体素子２を接続・搭載するためのものであり、絶縁テープ６、配線パターン（配線層、パターン）２７、ソルダーレジスト８を備えている。
【００９８】
配線パターン２７は、絶縁テープ６の表面にパターン状に形成された配線である。配線パターン２７は、銅箔またはスパッタ銅（以下、単に「銅箔」と総称する）をキャスティング法またはスパッタ法（メタライジング法）等によって絶縁テープ６上に形成し、この銅箔を所望のパターンにエッチングすることにより形成されたものである。なお、本実施の形態においても、配線パターン７に用いられる材質として銅を例に挙げて説明するが、これに限定されるものではなく、例えば銀等の導電性を有する金属を用いることができる。
【００９９】
配線パターン２７は、第１配線層２７ａおよび第２配線層２７ｂを備えている。第１配線層２７ａは、絶縁テープ６上に設けられた銅箔からなる層であり、第２配線層２７ｂは、第１配線層２７ａ上に設けられた銅箔からなる層である。
【０１００】
上記第２配線層２７ｂは、第１配線層２７ａ上の一部分に設けられている。本実施の形態では、第２配線層２７ｂは、第１配線層２７ａ上の非搭載領域に設けられている。すなわち、非搭載領域の配線パターン２７の厚さが、搭載領域の配線パターン２７の厚さよりも厚くなっている。これにより、第１配線層２７ａの厚さを制御することで、配線パターン２７のファインピッチ化が可能となる。また、第２配線層２７ｂの厚さを制御することで、配線パターン２７の機械的強度を向上させることが可能となる。
【０１０１】
上記第１配線層２７ａの厚さは、例えば、３〜６μｍの範囲内であることが好ましい。第１配線層２７ａの厚さが３μｍ未満の場合には、絶縁テープ６の表面に突起電極５が接触してしまうといった不具合が発生してしまうことがある。また、第１配線層２７ａの厚さが６μｍを超える場合には、エッチングによる配線パターン２７の形状を良好にすることや、半導体素子２との接続状態を良好にすることが困難となる。
【０１０２】
また、第２配線層２７ｂの厚さは、第１配線層２７ａの厚さに応じて適宜設定すればよい。例えば、第１配線層２７ａの厚さが３〜６μｍの範囲内である場合には、第２配線層２７ｂの厚さは、第１配線層２７ａの厚さとの合計が８〜１８μｍの範囲内となる厚さであることが好ましい。
【０１０３】
ただし、第１配線層２７ａの厚さは、上記厚さに限定されるものではない。すなわち、第１配線層２７ａの厚さは、配線パターン２７のファインピッチ化を可能とするための厚さ、すなわち配線パターン２７をパターンエッチングにより良好な形状とすることを可能とするための厚さであればよく、突起電極５が絶縁テープ６に接触することのない厚さであればよい。
【０１０４】
また、第２配線層２７ｂの厚さも上記厚さに限定されるものではなく、第１配線層２７ａと第２配線層２７ｂとの合計の厚みによって、機械的強度が十分に得られる厚さであればよい。
【０１０５】
また、上記配線パターン２７は、各配線の間隔である配線ピッチが３５μｍ未満である場合に、より効果がある。配線ピッチが３５μｍ未満である場合には、いわゆるファインピッチ化されたテープキャリア２３とすることができる。
【０１０６】
なお、半導体装置２１を他の電子部品と接続するために、配線パターン２７には外部接続用端子（図示せず）が設けられている。また、上記配線パターン２７の表面には、図示しない錫メッキや金メッキが施されている。
【０１０７】
また、上記絶縁テープ６には、半導体素子２１を搭載するための開口部が設けられていない。このため、半導体素子２１に設けられた突起電極５と、絶縁テープ６の表面上に形成された配線パターン２７とを接合することによって、絶縁テープ６に半導体素子２１が接続・搭載される。すなわち、この接続は、絶縁テープ６の表面上に配置された配線パターン２７の各配線と、各配線に対応する半導体素子２１の突起電極５とを接続することにより行われる。これにより、配線パターン２７と半導体素子２１とが電気的に接続される。
【０１０８】
なお、上記半導体装置２１は、他の電子部品と接続することによって半導体モジュール（電子機器）２９とすることもできる。この半導体モジュール２９では、例えば、半導体装置２１が他の電子部品を駆動・制御することもできる。図８は、本実施の形態における半導体モジュール２９の概略構成を示す断面図である。図８では、半導体装置２１を液晶表示装置に用いる場合を示している。この場合、他の電子部品としては、液晶パネル１０や他のプリント基板１１を挙げることができる。半導体モジュール２９では、半導体装置２１における配線パターン２７の外部接続用端子と、上記液晶パネル１０や他のプリント基板１１等とが接続されている。
【０１０９】
次に、上記構成を有する半導体装置２１の製造方法について図９に基づいて説明する。図９は、半導体装置２１の製造方法の概略構成を示す断面図である。本実施の形態における半導体装置２１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン２７を形成する前に、非搭載領域の銅箔の厚みを電気メッキ等によって搭載領域の銅箔の厚みよりも厚くする方法である。
【０１１０】
まず、図９（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが３〜６μｍとなるように第１銅箔層３２を形成する。そして、図９（ｂ）に示すように、非搭載領域に相当する部分の第１銅箔層３２上に、さらに第２銅箔層３３を形成する。
【０１１１】
この第２銅箔層３３は、例えば電気メッキにより銅メッキを析出させて、第１銅箔層３２上に積み上げることによって形成される。これにより、搭載領域と非搭載領域との銅箔の厚みを異ならせることができる。また、電気メッキにより第２銅箔層３３を形成する場合には、第２銅箔層３３の厚さを任意に制御することができる。このため、第１銅箔層３２の厚さに応じて第２銅箔層３３の厚さを適宜変更することが可能となる。従って、例えば、第１銅箔層３２と第２銅箔層３３との合計の厚さが８〜１８μｍとなるように第２銅箔層３３を形成することも容易となる。
【０１１２】
そして、図９（ｃ）に示すように、第１銅箔層３２および第２銅箔層３３が所定のパターンとなるように、第１銅箔層３２および第２銅箔層３３に対するエッチング加工を行い、所望の配線パターン２７を形成する。これにより、第１配線層２７ａおよび第２配線層２７ｂからなる配線パターン２７が形成される。この配線パターン２７の形成は、搭載領域および非搭載領域の配線パターン２７を形成すべき全ての領域において行われる。
【０１１３】
その後、図９（ｄ）に示すように、後の工程で半導体素子２２を搭載した際に露出する部分の配線パターン２７上にソルダーレジスト８を塗布する。これにより、テープキャリア２３が作製される。
【０１１４】
次に、上記にて作製されたテープキャリア２３上に半導体素子２を接続・搭載する。この接続は、突起電極５と配線パターン２７とが対応するように半導体素子２とテープキャリア２３とを配置し、この突起電極５と配線パターン２７とを接続することによって行われる。この接続は、例えばＡｕ−Ｓｎ共晶接合などにより行うことができる。これにより、半導体素子２２がテープキャリア２３上に接続・搭載される。
【０１１５】
テープキャリア２３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア２３との間にできる隙間に、絶縁性樹脂４が注入され封止される。絶縁性樹脂４を注入・封止することにより、半導体素子２と配線パターン２７との接続部分における外部との絶縁状態を確保することができる。これにより、本実施の形態の半導体装置２１が製造される。
【０１１６】
なお、上記半導体装置２１を他の電子部品と接続する場合には、配線パターン２７の外部接続用端子に、例えば、液晶パネルやプリント基板等を接続すればよい。
【０１１７】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア２３では、非搭載領域の配線パターン２７の厚さが、搭載領域の配線パターン７の厚さよりも厚くなっている。特に、搭載領域の配線パターン２７の厚さは３〜６μｍであるのに対して、非搭載領域の配線パターン２７の厚さが８〜１８μｍとなっている。
【０１１８】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン２７の形状を良好にすることができると共に、配線パターン２７と半導体素子２との接続状態を良好にすることができる。加えて、非搭載領域の配線パターン２７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン２７の断線、または剥離による不良を従来の５０％以下に低減できる。
【０１１９】
〔実施の形態４〕
本発明の第４の実施の形態について図６ないし図８および図１０に基づいて説明すれば以下の通りである。図６は、本実施の形態に係る半導体装置の概略構成を示す断面図である。また、図７は、図６に示すＢ−Ｂ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【０１２０】
図６に示すように、半導体装置２１は、半導体素子２およびテープキャリア２３を備えている。本実施の形態では、上記実施の形態３と比較して、半導体装置２１の製造方法が異なるものであり、半導体装置２１の構成は同一である。このため、実施の形態３にて説明した部材については同一の符号を付し、その説明を省略する。また、本実施の形態では、主として、半導体装置２１の製造方法について説明する。また、特に断らない限り、本実施の形態で用いる用語についても、上記実施の形態３と同様の意味とする。
【０１２１】
ここで、本実施の形態における半導体装置２１の製造方法について図１０に基づいて具体的に説明する。図１０は、本実施の形態における半導体装置２１の製造方法の概略構成を示す断面図である。
【０１２２】
本実施の形態の半導体装置２１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン２７を形成した後に、非搭載領域の銅箔の厚みを電気メッキ等によって搭載領域の銅箔の厚みよりも厚くする方法である。
【０１２３】
まず、図１０（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが３〜６μｍとなるように第１銅箔層３２を形成する。
【０１２４】
次に、図１０（ｂ）に示すように、第１銅箔層３２が所定のパターンとなるように、第１銅箔層３２に対するエッチング加工を行い、所望のパターンを有する第１配線層２７ａを形成する。この第１配線層２７ａの形成は、搭載領域および非搭載領域の配線パターン２７を形成すべき全ての領域において行われる。
【０１２５】
そして、図１０（ｃ）に示すように、非搭載領域に相当する部分の第１配線層２７ａ上に、さらに銅箔を積み上げて第２配線層２７ｂを形成する。これにより、所望のパターンの形状にエッチング加工された第１配線層２７ａおよび第２配線層２７ｂからなる配線パターン２７が形成される。この第２配線層２７ｂは、例えば電気メッキにより銅メッキを析出させて、第１配線層２７ａ上に積み上げることによって形成される。
【０１２６】
これにより、搭載領域と非搭載領域との配線パターン２７の厚みを異ならせることができる。また、電気メッキにより第２配線層２７ｂを形成する場合には、第２配線層２７ｂの厚さを任意に制御することができる。このため、第１配線層２７ａの厚さに応じて第２配線層２７ｂの厚さを適宜変更することが可能となる。従って、例えば、第１配線層２７ａと第２配線層２７ｂとの合計の厚さが８〜１８μｍとなるように第２配線層２７ｂを形成することも容易となる。
【０１２７】
その後、図１０（ｄ）２に示すように、後の工程で半導体素子を搭載した際に露出する部分の配線パターン２７上にソルダーレジスト８を塗布する。これにより、テープキャリア２３が作製される。
【０１２８】
次に、上記実施の形態３と同様にして半導体素子２をテープキャリア２３上に接続・搭載する。そして、テープキャリア２３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア２３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置２１が製造される。
【０１２９】
なお、実施の形態３と同様に、上記半導体装置２１を他の電子部品と接続して半導体モジュールとする場合には、図８に示すように、配線パターン２７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【０１３０】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア２３では、非搭載領域の配線パターン２７の厚さが、搭載領域の配線パターン２７の厚さよりも厚くなっている。特に、搭載領域の配線パターン２７の厚さは３〜６μｍであるのに対して、非搭載領域の配線パターン２７の厚さが８〜１８μｍとなっている。
【０１３１】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン２７の形状を良好にすることができると共に、配線パターン２７と半導体素子２との接続状態を良好にすることができる。加えて、非搭載領域の配線パターン２７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン２７の断線、または剥離による不良を従来の５０％以下に低減できる。
【０１３２】
〔実施の形態５〕
本発明の第５の実施の形態について図１６ないし図１８に基づいて説明すれば以下の通りである。図１６は、本実施の形態に係る半導体装置の概略構成を示す断面図である。
【０１３３】
図１６に示すように、半導体装置５１は、半導体素子２およびテープキャリア（フレキシブル基板）５３を備えている。半導体素子２はテープキャリア５３と接続され、テープキャリア５３上に搭載された状態になっている。また、テープキャリア５３と半導体素子２との間に存在する隙間には絶縁性樹脂４が封止されている。本実施の形態においても、テープキャリア５３上に半導体素子２が搭載されたＣＯＦ型の半導体装置を例に挙げて説明する。なお、実施の形態１にて説明した部材と同一の部材については、同一の符号を付し、その説明を省略する。また、本実施の形態で用いる用語で、実施の形態１と同じ用語については、特に断らない限り同様の意味とする。
【０１３４】
半導体素子２には突起電極５が複数設けられている。また、テープキャリア５３は、半導体素子２を接続・搭載するためのものであり、絶縁テープ６、配線パターン５７、ソルダーレジスト８を備えている。
【０１３５】
配線パターン５７は、絶縁テープ６の表面にパターン状に形成された配線である。配線パターン５７は、銅箔をキャスティング法またはスパッタ法（メタライジング法）等によって絶縁テープ６上に形成し、この銅箔を所望のパターンにエッチングすることにより形成されたものである。なお、本実施の形態においても、配線パターン５７に用いられる材質として銅を例に挙げて説明するが、これに限定されるものではなく、例えば銀等の導電性を有する金属を用いることができる。
【０１３６】
上記配線パターン５７は、部分的に厚さが異なっている。具体的には、配線パターン５７と半導体素子２とが接続されている部分（接続部）のみの厚さが、それ以外の部分（非接続部）の厚さよりも薄くなっている。これにより、接続部では配線パターン５７をファインピッチ化することが可能となり、非接続部では配線パターン５７の機械的強度を向上させることが可能となり、半導体装置５１の強度も向上する。
【０１３７】
また、本実施の形態では、接続部の厚さのみ薄くなっており、接続部の外側および内側（接続部よりも搭載領域外側および搭載領域内側）で厚くなっている。さらに、本実施の形態では、接続部の外側の配線パターン５７の厚さと、接続部の内側の配線パターン５７の厚さとが同じ厚さになっている。
【０１３８】
なお、接続部とは、半導体素子２の突起電極５と配線パターン５７とが接続されている部分のことであり、上記搭載領域に含まれている。すなわち、搭載領域のうち、半導体素子２の突起電極５と配線パターン５７とが接続する部分が接続部となっている。
【０１３９】
また、上記接続部は、接続部の長さが突起電極（接続部材）５の長さよりも４０μｍ程度大きくなるように形成されている。この「接続部の長さ」とは、接続部における配線パターン５７の厚さが薄くなっている部分の長さのことであり、「突起電極５の長さ」とは、突起電極５の設計長のことである。すなわち、この場合、突起電極５を接続部の中央部分に接続すると、突起電極５の側端部と接続部の端部との距離が２０μｍ程度となる。このように形成することで、例えば、半導体素子２のテープキャリア５３への接続精度が±１５μｍであり、突起電極５の製造サイズの公差が±１０μｍである場合においても、半導体素子２が接続部を外れた状態でテープキャリア５３に接続されることを回避することができる。ただし、上記大きさは４０μｍに限定されるものではない。また、上記接続部の配線パターン５７の厚さは、例えば、３〜６μｍの範囲内であることが好ましい。ただし、配線パターン５７の厚さはこれに限定されるものではなく、配線パターン５７のファインピッチ化を可能とするための厚さであればよく、突起電極５が絶縁テープ６に接触することのない厚さであればよい。
【０１４０】
また、上記配線パターン５７は、各配線の間隔である配線ピッチが３５μｍ未満である場合に、より効果がある。配線ピッチが３５μｍ未満である場合には、いわゆるファインピッチ化されたテープキャリアとすることができる。
【０１４１】
なお、半導体装置５１を他の電子部品と接続するために、配線パターン５７には外部接続用端子（図示せず）が設けられている。また、上記配線パターン５７の表面には、図示しない錫メッキや金メッキが施されている。
【０１４２】
また、上記絶縁テープ６には、半導体素子２を搭載するための開口部が設けられていない。このため、半導体素子２に設けられた突起電極５と、絶縁テープ６の表面上に形成された配線パターン５７とを接合することによって、絶縁テープ６に半導体素子２が接続・搭載される。すなわち、この接続は、絶縁テープ６の表面上に配置された配線パターン５７の各配線と、各配線に対応する半導体素子２の突起電極５とを接続することにより行われる。これにより、配線パターン５７と半導体素子２とが電気的に接続される。
【０１４３】
なお、上記半導体装置５１は、他の電子部品と接続することによって半導体モジュールとすることもできる。この半導体モジュールでは、例えば、半導体装置５１が他の電子部品を駆動・制御することもできる。図１７は、本実施の形態における半導体モジュール５９の概略構成を示す断面図である。図１７では、半導体装置５１を液晶表示装置に用いる場合を示している。この場合、他の電子部品としては、液晶パネル１０や他のプリント基板１１を挙げることができる。半導体モジュール５９では、半導体装置５１における配線パターン５７の外部接続用端子と、上記液晶パネルや他のプリント基板等とが接続されている。
【０１４４】
次に、上記構成を有する半導体装置５１の製造方法について図１８に基づいて説明する。図１８は、半導体装置５１の製造方法の概略構成を示す断面図である。本実施の形態における半導体装置５１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン５７を形成する前に、接続部に相当する部分の銅箔の厚みをハーフエッチングによって、非接続部の銅箔の厚みよりも薄くする方法である。
【０１４５】
まず、図１８（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが８〜１８μｍとなるように銅箔６２を形成する。
【０１４６】
次に、図１８（ｂ）に示すように、接続部に相当する部分（ライン）の銅箔６２の表面にエッチング加工（ハーフエッチング）を施す。このエッチング加工は、接続部の銅箔６２の厚さが非接続部の銅箔６２の厚さよりも薄くなるように行われる。また、このエッチング加工は、接続部の長さが、後に接続する半導体素子２の突起電極５の長さよりも４０μｍ程度大きくなるように行われる。
【０１４７】
そして、図１８（ｃ）に示すように、銅箔６２が所定のパターンとなるように、銅箔６２に対するエッチング加工を行い、所望の配線パターン５７を形成する。この配線パターン５７の形成は、接続部および非接続部の配線パターン５７を形成すべき全ての領域において行われる。その後、図１８（ｄ）に示すように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン５７上にソルダーレジスト８を塗布する。これにより、テープキャリア５３が作製される。
【０１４８】
次に、上記実施の形態１と同様にして半導体素子２をテープキャリア５３上に接続・搭載する。そして、テープキャリア５３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア５３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置５１が製造される。
【０１４９】
なお、上記半導体装置５１を他の電子部品と接続して半導体モジュール５９とする場合には、図１７に示すように、配線パターン５７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【０１５０】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア５３では、接続部の配線パターン５７の厚さが、非接続部の配線パターン５７の厚さよりも薄くなっている。特に、非接続部の配線パターン５７の厚さが８〜１８μｍであるのに対して、接続部の配線パターン５７の厚さは３〜６μｍとなっている。
【０１５１】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン５７の形状を良好にすることができると共に、配線パターン５７と半導体素子２との接続状態を良好にすることができる。加えて、非接続部の配線パターン５７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン５７の断線、または剥離による不良を従来の５０％以下に低減できる。
【０１５２】
また、接続部の配線パターン５７の厚さのみを薄くしており、非接続部の配線パターン５７の厚さは、従来のＣＯＦ型の半導体装置用のテープキャリアと同等であることから、非接続部の配線パターン５７の機械的強度を従来と比較して同等に向上させることが可能となり、配線パターン５７の断線、または剥離による不良をより低減できると共に、半導体素子２との接続時に発生する位置ずれをも低減することができる。
【０１５３】
〔実施の形態６〕
本発明の第６の実施の形態について図１６、図１７および図１９に基づいて説明すれば以下の通りである。
【０１５４】
図１６は、本実施の形態に係る半導体装置５１の概略構成を示す断面図である。本実施の形態では、上記実施の形態５と比較して、半導体装置５１の製造方法が異なるものであり、半導体装置５１の構成は同一である。このため、実施の形態５にて説明した部材については同一の符号を付し、その説明を省略する。また、本実施の形態では、主として、半導体装置５１の製造方法について説明する。また、本実施の形態で用いる用語についても、上記実施の形態５と同様の意味とする。
【０１５５】
本実施の形態における半導体装置５１の製造方法について図１９に基づいて具体的に説明する。図１９は、本実施の形態における半導体装置５１の製造方法の概略構成を示す断面図である。本実施の形態の半導体装置５１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン５７を形成した後に、接続部の銅箔の厚みをハーフエッチングによって非接続部の銅箔の厚みよりも薄くする方法である。
【０１５６】
まず、図１９（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが８〜１８μｍとなるように銅箔６２を形成する。
【０１５７】
次に、図１９（ｂ）に示すように、銅箔６２が所定のパターンとなるように、銅箔６２に対するエッチング加工を行い、所望の配線パターン５７を形成する。この配線パターン５７の形成は、接続部および非接続部の配線パターン５７を形成すべき全ての領域において行われる。
【０１５８】
そして、図１９（ｃ）に示すように、接続部に相当する部分の配線パターン５７の表面にエッチング加工を施す。このエッチング加工は、ハーフエッチングにて行われる。すなわち、接続部の配線パターン５７の厚さが非接続部の配線パターン５７の厚さよりも薄くなるように行われる。また、このエッチング加工は、接続部の長さが、後に接続する半導体素子２の突起電極５の長さよりも４０μｍ程度大きくなるように行われる。
【０１５９】
その後、図１９（ｄ）に示すように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン５７上にソルダーレジストを塗布する。これにより、テープキャリア５３が作製される。
【０１６０】
次に、上記実施の形態５と同様にして半導体素子２をテープキャリア５３上に接続・搭載する。そして、テープキャリア５３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア５３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置５１が製造される。
【０１６１】
なお、上記半導体装置５１を他の電子部品と接続して半導体モジュール５９とする場合には、図１７に示すように、配線パターン５７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【０１６２】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア５３では、接続部の配線パターン５７の厚さが、非接続部の配線パターン５７の厚さよりも薄くなっている。特に、非接続部の配線パターン５７の厚さが８〜１８μｍであるのに対して、接続部の配線パターン５７の厚さは３〜６μｍとなっている。
【０１６３】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン５７の形状を良好にすることができると共に、配線パターン５７と半導体素子２との接続状態を良好にすることができる。加えて、非接続部の配線パターン５７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン５７の断線、または剥離による不良を従来の５０％以下に低減できる。さらに、半導体素子２との接続時に発生する位置ずれをも低減することができる。
【０１６４】
〔実施の形態７〕
本発明の第７の実施の形態について図１６、図１７および図２０に基づいて説明すれば以下の通りである。
【０１６５】
図１６は、本実施の形態に係る半導体装置５１の概略構成を示す断面図である。本実施の形態の半導体装置５１は、配線パターン５７が２層（第１配線層および第２配線層）から構成されているものであり、上記実施の形態５と比較して基本的な構成は同一である。このため、実施の形態５にて説明した部材については同一の符号を付し、その説明を省略する。また、本実施の形態では、主として、半導体装置５１の製造方法について説明する。また、本実施の形態で用いる用語についても、上記実施の形態５と同様の意味とする。
【０１６６】
本実施の形態における半導体装置５１の製造方法について図２０に基づいて具体的に説明する。図２０は、本実施の形態における半導体装置５１の製造方法の概略構成を示す断面図である。本実施の形態の半導体装置５１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン５７を形成する前に、非接続部の銅箔の厚みを電気メッキ等によって接続部の銅箔の厚みよりも厚くする方法である。
【０１６７】
まず、図２０（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが３〜６μｍとなるように第１銅箔層７２を形成する。そして、図２０（ｂ）に示すように、非接続部に相当する部分の第１銅箔層７２上に、さらに第２銅箔層７３を形成する。第２銅箔層７３は、第１銅箔層７２と第２銅箔層７３との合計の厚さが８〜１８μｍとなるように形成される。また、第２銅箔層７３は、接続部の長さが、後に接続する半導体素子２の突起電極５の長さよりも４０μｍ程度大きくなるように形成される。
【０１６８】
そして、図２０（ｃ）に示すように、第１銅箔層７２および第２銅箔層７３が所定のパターンとなるように、第１銅箔層７２および第２銅箔層７３に対するエッチング加工を行い、所望の配線パターン５７を形成する。これにより、第１配線層５７ａおよび第２配線層５７ｂからなる配線パターン５７が形成される。この配線パターン５７の形成は、接続部および非接続部の配線パターン５７を形成すべき全ての領域にて行われる。
【０１６９】
その後、図２０（ｄ）に示すように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン５７上にソルダーレジスト８を塗布する。これにより、テープキャリア５３が作製される。
【０１７０】
次に、上記実施の形態５と同様にして半導体素子２をテープキャリア５３上に接続・搭載する。そして、テープキャリア５３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア５３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置５１が製造される。
【０１７１】
なお、上記半導体装置５１を他の電子部品と接続して半導体モジュール５９とする場合には、図１７に示すように、配線パターン５７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【０１７２】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア５３では、接続部の配線パターン５７の厚さが、非接続部の配線パターン５７の厚さよりも薄くなっている。特に、非接続部の配線パターン５７の厚さが８〜１８μｍであるのに対して、接続部の配線パターン５７の厚さは３〜６μｍとなっている。
【０１７３】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン５７の形状を良好にすることができると共に、配線パターン５７と半導体素子２との接続状態を良好にすることができる。加えて、非接続部の配線パターン５７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン５７の断線、または剥離による不良を従来の５０％以下に低減できる。さらに、半導体素子２との接続時に発生する位置ずれをも低減することができる。
【０１７４】
〔実施の形態８〕
本発明の第８の実施の形態について図１６、図１７および図２１に基づいて説明すれば以下の通りである。
【０１７５】
図１６は、本実施の形態に係る半導体装置５１の概略構成を示す断面図である。本実施の形態の半導体装置５１は、配線パターン５７が２層（第１配線層および第２配線層）から構成されているものであり、上記実施の形態５と比較して基本的な構成は同一である。このため、実施の形態５にて説明した部材については同一の符号を付し、その説明を省略する。また、本実施の形態では、主として、半導体装置５１の製造方法について説明する。また、本実施の形態で用いる用語についても、上記実施の形態５と同様の意味とする。
【０１７６】
本実施の形態における半導体装置５１の製造方法について図２１に基づいて具体的に説明する。図２１は、本実施の形態における半導体装置５１の製造方法の概略構成を示す断面図である。本実施の形態の半導体装置５１の製造方法は、絶縁テープ６表面に形成された銅箔をエッチング加工することによって配線パターン５７を形成した後に、非接続部の銅箔の厚みを電気メッキ等によって接続部の銅箔の厚みよりも厚くする方法である。
【０１７７】
まず、図２１（ａ）に示すように、絶縁テープ６表面に、キャスティング法またはスパッタ法（メタライジング法）等によって、厚さが３〜６μｍとなるように第１銅箔層７２を形成する。
【０１７８】
次に、図２１（ｂ）に示すように、第１銅箔層７２が所定のパターンとなるように、第１銅箔層７２に対するエッチング加工を行い、所望のパターンを有する第１配線層５７ａを形成する。この第１配線層５７ａの形成は、接続部および非接続部の配線パターン５７を形成すべき全ての領域にて行われる。
【０１７９】
そして、図２１（ｃ）に示すように、非接続部に相当する部分の第１配線層５７ａ上に、さらに銅箔を積み上げて第２配線層５７ｂを形成する。これにより、所望のパターンの形状にエッチング加工された第１配線層５７ａおよび第２配線層５７ｂからなる配線パターン５７が形成される。この第２配線層５７ｂは、例えば電気メッキにより銅メッキを析出させて、第１配線層５７ａ上に積み上げることによって形成される。また、第２配線層５７は、第１配線層５７ａと第２配線層５７ｂとの合計の厚さが８〜１８μｍとなるように形成される。さらに、第２銅箔層７３は、接続部の長さが、後に接続する半導体素子２の突起電極５の長さよりも４０μｍ程度大きくなるように形成される。
【０１８０】
その後、図２１（ｄ）に示すにように、後の工程で半導体素子２を搭載した際に露出する部分の配線パターン５７上にソルダーレジスト８を塗布する。これにより、テープキャリア５３が作製される。
【０１８１】
次に、上記実施の形態５と同様にして半導体素子２をテープキャリア５３上に接続・搭載する。そして、テープキャリア５３上に半導体素子２を接続・搭載した後には、半導体素子２とテープキャリア５３との間にできる隙間に、絶縁性樹脂４が注入され封止される。これにより、本実施の形態の半導体装置５１が製造される。
【０１８２】
なお、上記半導体装置５１を他の電子部品と接続して半導体モジュール５９とする場合には、図１７に示すように、配線パターン５７の外部接続用端子に、例えば、液晶パネル１０やプリント基板１１等を接続すればよい。
【０１８３】
上記のように、本実施の形態におけるＣＯＦ型の半導体装置用のテープキャリア５３では、接続部の配線パターン５７の厚さが、非接続部の配線パターン５７の厚さよりも薄くなっている。特に、非接続部の配線パターン５７の厚さが８〜１８μｍであるのに対して、接続部の配線パターン５７の厚さは３〜６μｍとなっている。
【０１８４】
これにより、従来のＣＯＦ型の半導体装置用のテープキャリアと比較して、エッチング後の配線パターン５７の形状を良好にすることができると共に、配線パターン５７と半導体素子２との接続状態を良好にすることができる。加えて、非接続部の配線パターン５７の機械的強度をも従来と比較して同等に向上させることが可能となり、配線パターン５７の断線、または剥離による不良を従来の５０％以下に低減できる。さらに、半導体素子２との接続時に発生する位置ずれをも低減することができる。
【０１８５】
なお、本発明のテープキャリアは、表面に複数配置した配線パターンと半導体素子の突起電極とを電気的に接続し、絶縁性樹脂で封止することでＣＯＦ半導体装置となる薄膜の絶縁テープであり、前記半導体素子を接続・搭載する領域の前記配線パターンの配線ピッチが３５μｍ未満となる前記絶縁テープにおいて、前記半導体素子を接続・搭載する領域以外の前記配線パターンの厚さよりも、前記半導体素子を接続・搭載する領域の前記配線パターンの厚さを薄く形成しているＣＯＦ半導体装置用テープキャリアとも表現できる。上記のテープキャリアでは、前記半導体素子を接続・搭載する領域の前記配線パターンの厚さを３〜６μｍに形成していてもよい。
【０１８６】
また、本発明のテープキャリアの製造方法は、前記配線パターンをパターンエッチングにより形成する前に、後に前記半導体素子を接続・搭載する前記配線パターンの形成領域の厚さをハーフエッチングにより、その他の領域より薄くした後に、その他の領域を含め、前記配線パターンをパターンエッチングにより形成する方法とも表現できる。
【０１８７】
上記の製造方法では、前記配線パターンをパターンエッチングにより形成した後に、後に前記半導体素子を接続・搭載する領域の前記配線パターンの厚さをハーフエッチングにより、その他の領域の前記配線パターンより薄く形成していてもよい。
【０１８８】
また、本発明のテープキャリアは、表面に複数配置した配線パターンと半導体素子の突起電極とを電気的に接続し、絶縁性樹脂で封止することでＣＯＦ半導体装置となる薄膜の絶縁テープであり、前記半導体素子を接続・搭載する領域の前記配線パターンの配線ピッチが３５μｍ未満となる前記絶縁テープにおいて、前記半導体素子を接続・搭載する領域の前記配線パターンの厚さよりも、前記半導体素子を接続・搭載する領域以外の前記配線パターンの厚さを厚く形成しているＣＯＦ半導体装置用テープキャリアとも表現できる。上記のテープキャリアでは、前記半導体素子を接続・搭載する領域以外の前記配線パターンの厚さを８μｍ以上に形成していてもよい。
【０１８９】
また、本発明のテープキャリアの製造方法は、前記配線パターンをパターンエッチングする前に、後に前記半導体素子を接続・搭載する領域以外の前記配線パターン形成領域の厚さをスパッタ法（メタライジング法）により、前記半導体素子を接続・搭載する前記配線パターンの形成領域より厚く積み上げた後に、前記配線パターンをパターンエッチングにより形成する方法とも表現できる。
【０１９０】
上記の製造方法では、前記配線パターンをパターンエッチングにより形成した後に、後に前記半導体素子を接続・搭載する領域以外の前記配線パターンの厚さをスパッタ法（メタライジング法）により、前記半導体素子を接続・搭載する領域の前記配線パターンより、厚く積み上げて形成していてもよい。
【０１９１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１９２】
以上のように、本発明にかかるフレキシブル配線基板の製造方法を用いることによって、得られるフレキシブル配線基板は、配線パターンのファインピッチ化が可能になると共に、機械的強度を向上させることができ、半導体素子との電気的接続を良好なものとすることができる。それゆえ、本発明にかかるフレキシブル配線基板は、小型化、薄型化された電子機器の配線板等として特に好適に用いることができる。
【０１９３】
したがって、本発明は、単に、フレキシブル配線基板を製造する産業分野だけでなく、各種の電子・電気機器やその部品を製造する産業分野に好適に用いることができる。
【図面の簡単な説明】
【０１９４】
【図１】本発明の実施の一形態を示すものであり、半導体装置の概略構成を示す断面図である。
【図２】本発明の実施の一形態を示すものであり、図１に示すＡ−Ａ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【図３】本発明の実施の一形態を示すものであり、半導体モジュールの概略構成を示す断面図である。
【図４】本発明の実施の一形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図５】本発明の他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図６】本発明のさらに他の実施の形態を示すものであり、半導体装置の概略構成を示す断面図である。
【図７】本発明のさらに他の実施の形態を示すものであり、図６に示すＢ−Ｂ’線で切断した場合における半導体装置の概略構成を示す断面図である。
【図８】本発明のさらに他の実施の形態を示すものであり、半導体モジュールの概略構成を示す断面図である。
【図９】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図１０】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図１１】従来の半導体装置の概略構成を示す断面図である。
【図１２】従来の半導体装置の概略構成を示す断面図である。
【図１３】従来の半導体装置の概略構成を示す断面図である。
【図１４】従来の半導体装置の概略構成を示す断面図である。
【図１５】従来の半導体装置の概略構成を示す断面図である。
【図１６】本発明のさらに他の実施の形態を示すものであり、半導体装置の概略構成を示す断面図である。
【図１７】本発明のさらに他の実施の形態を示すものであり、半導体モジュールの概略構成を示す断面図である。
【図１８】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図１９】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図２０】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【図２１】本発明のさらに他の実施の形態を示すものであり、半導体装置の製造方法の概略構成を示す断面図である。
【符号の説明】
【０１９５】
１・２１・５１    半導体装置
２    半導体素子（電子部品）
３・２３・５３    テープキャリア（フレキシブル配線基板）
６    絶縁テープ（絶縁層）
７・２７・５７    配線パターン（配線層、パターン）
９・２９・５９    半導体モジュール（電子機器）
１２・６２  銅箔（配線層）
３２・７２  第１銅箔層（配線層）
３３・７３  第２銅箔層（配線層）
【図１】
2006165517.tif 000003
【図２】
2006165517.tif 000004
【図３】
2006165517.tif 000005
【図４】
2006165517.tif 000006
【図５】
2006165517.tif 000007
【図６】
2006165517.tif 000008
【図７】
2006165517.tif 000009
【図８】
2006165517.tif 000010
【図９】
2006165517.tif 000011
【図１０】
2006165517.tif 000012
【図１１】
2006165517.tif 000013
【図１２】
2006165517.tif 000014
【図１３】
2006165517.tif 000015
【図１４】
2006165517.tif 000016
【図１５】
2006165517.tif 000017
【図１６】
2006165517.tif 000018
【図１７】
2006165517.tif 000019
【図１８】
2006165517.tif 000020
【図１９】
2006165517.tif 000021
【図２０】
2006165517.tif 000022
【図２１】
2006165517.tif 000023