(57)【要約】【課題】  安定して記録動作を行うことができ、高密度化を図ることができるメモリを提供する。【解決手段】  情報を磁性体の磁化状態により保持する記憶層７と、この記憶層７に対して非磁性層４を介して設けられ、磁化の向きが固定された磁化固定層１１とを少なくとも有し、記憶層７に対して、記憶層７よりも充分大きい抵抗値を有する抵抗層８を介して、スピン散乱の大きいスピン拡散層９が積層されている記憶素子２０と、記憶素子２０に電圧を印加するための電圧印加手段と、記憶素子２０に磁場を印加するための磁場印加手段とを備えたメモリを構成する。【選択図】        図２
2006108444.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、
前記記憶層に対して、前記記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている
ことを特徴とする記憶素子。
【請求項２】
前記スピン拡散層がＰｄ，Ｐｔ，Ｉｒ，Ｒｈ，Ｒｕ，Ｒｅ，Ｓｍ，Ｔｂ，Ｄｙ，Ｈｏから選ばれた少なくとも１種以上の元素を含むことを特徴とする請求項１に記載の記憶素子。
【請求項３】
情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、
前記記憶層に対して、前記記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている記憶素子と、
前記記憶素子に電圧を印加するための電圧印加手段と、
前記記憶素子に磁場を印加するための磁場印加手段とを備えた
ことを特徴とするメモリ。
【請求項４】
前記記憶素子の前記スピン拡散層がＰｄ，Ｐｔ，Ｉｒ，Ｒｈ，Ｒｕ，Ｒｅ，Ｓｍ，Ｔｂ，Ｄｙ，Ｈｏから選ばれた少なくとも１種以上の元素を含むことを特徴とする請求項３に記載のメモリ。
【請求項５】
情報を磁性体の磁化状態により保持する記憶層と、
前記記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、
前記記憶層に対して、前記記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている記憶素子と、
前記記憶素子に電圧を印加するための電圧印加手段と、
前記記憶素子に磁場を印加するための磁場印加手段とを備えたメモリにおいて、
情報の記録を行う際に、前記電圧印加手段により電圧を前記記憶素子に印加し、前記磁場印加手段により磁場を前記記憶素子に印加する
ことを特徴とするメモリの記録方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層の磁化状態を変化させて情報の記録が行われる記憶素子、並びにこの記憶素子を備えたメモリ及びメモリの記録方法に係わり、不揮発性メモリ等に用いて好適なものである。
【背景技術】
【０００２】
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【０００３】
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照。）。
【０００４】
ＭＲＡＭは直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
【非特許文献１】日経エレクトロニクス  ２００１．２．１２号（第１６４頁−１７１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、それぞれ選択されたワード線及びビット線の交点付近にある記憶素子以外にも、電流が流れるワード線及びビット線上にある他の記憶素子も電流磁場を受ける。
【０００６】
理想的には、選択されたアドレス配線（ワード線及びビット線）の交点以外の記憶素子にかかる磁場は、記憶素子の磁性層の磁化を反転する大きさには満たないため、記憶素子の磁性層の磁化の反転は起こらないはずである。
【０００７】
しかし、記憶素子が高密度に集積されるに従い、隣接する記憶素子への干渉や磁性層の磁化の熱振動、或いは記憶素子の磁気特性のばらつき等によって、目的とするメモリセルの記憶素子以外の記憶素子の磁化が反転してしまうという、記録誤りが多くなる。
【０００８】
上述した問題の解決のために、本発明においては、記録誤りがなく、高密度に集積させることが可能な構成の記憶素子、並びに、この記憶素子を備えて、安定して記録動作を行うことができ、高密度化を図ることができるメモリ及びこのメモリの記録方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、記憶層に対して、記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されているものである。
【００１０】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、記憶層に対して、記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている記憶素子と、記憶素子に電圧を印加するための電圧印加手段と、記憶素子に磁場を印加するための磁場印加手段とを備えたものである。
【００１１】
本発明のメモリの記録方法は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、記憶層に対して、記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている記憶素子と、記憶素子に電圧を印加するための電圧印加手段と、記憶素子に磁場を印加するための磁場印加手段とを備えたメモリにおいて、情報の記録を行う際に、電圧印加手段により電圧を記憶素子に印加し、磁場印加手段により磁場を記憶素子に印加するものである。
【００１２】
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有し、記憶層に対して、記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されていることにより、記憶素子に印加する電圧の大きさや電圧印加の有無により、記憶層の磁化の向きが、反転するか或いは反転しないかを選択することが可能になる。
即ち、記憶素子に電圧が印加されていない状態では、いわゆるスピンポンピングを生じて、スピン拡散層において偏極電子のスピンが拡散するため、記憶層に戻った電子により記憶層の磁化の動きが抑制され、実質的な制動定数が大きくなり、記憶層の磁化の向きが反転しにくくなる。
一方、記憶素子に電圧を印加した場合には、抵抗層にポテンシャル勾配が形成されるため、充分な電圧を印加すれば、抵抗層のポテンシャル勾配を利用して、スピンの拡散を抑制することができるため、記憶層の制動定数を小さくして、記憶層の磁化の向きを容易に反転させることができる。
従って、記憶素子に印加する電圧の大きさや電圧印加の有無により、記憶層の磁化の向きが、反転するか或いは反転しないかを選択することが可能になる。
【００１３】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層と、この記憶層に対して非磁性層を介して設けられ、磁化の向きが固定された磁化固定層とを少なくとも有する記憶素子と、記憶素子に磁場を印加するための磁場印加手段とを備えていることにより、磁場印加手段によって、記憶素子に磁場を印加することにより、記憶層の磁化状態（磁化の向き）を変化させて、情報の記録を行うことができる。
また、記憶素子が記憶層に対して、記憶層よりも充分大きい抵抗値を有する抵抗層を介して、スピン散乱の大きいスピン拡散層が積層されている構成であるため、記憶素子に印加する電圧の大きさや電圧印加の有無により、記憶層の磁化の向きが、反転するか或いは反転しないかを選択することが可能になる。
そして、記憶素子に電圧を印加する電圧印加手段を備えていることにより、電圧印加手段によって記憶素子に電圧を印加すれば、比較的容易に、記憶層の磁化の向きを反転させて、記憶素子に情報を記録することができる。
これにより、情報を記録すべき記憶素子に対して、電圧印加手段からの電圧と磁場印加手段からの磁場の作用により、記憶層の磁化の向きを容易に反転させて、情報の記録を行うことが可能になる。
一方、情報を記録しないその他の記憶素子に対しては、電圧印加手段からの電圧の印加を行わないようにする（又は印加する電圧を小さくする）ことにより、磁場印加手段からの磁場が印加されても磁化が反転しないようにすることが可能になる。
従って、情報の記録を行う際の、記憶素子の選択性を向上させることが可能になる。
【００１４】
上述の本発明のメモリの記録方法によれば、上記本発明のメモリにおいて、情報の記録を行う際に、電圧印加手段により電圧を記憶素子に印加し、磁場印加手段により磁場を記憶素子に印加することにより、電圧印加手段からの電圧の作用により、記憶素子の記憶層の磁化の向きの反転を容易にする。一方、電圧が印加されない記憶素子では、スピンポンピング現象により、記憶層の磁化の向きが動きにくくなる。
これにより、情報を記録すべき記憶素子に対して、電圧と磁場の作用により、記憶層の磁化の向きを反転させて、情報の記録を行うと共に、その他の記憶素子に対しては磁場が印加されても磁化が反転しないようにすることができる。
従って、情報の記録を行う際の、記憶素子の選択性を向上させることができる。
【発明の効果】
【００１５】
上述の本発明の記憶素子によれば、記憶素子に印加する電圧の大きさや電圧印加の有無により、記憶層の磁化の向きが、反転するか或いは反転しないかを選択することが可能になるため、本発明の記憶素子をメモリセルに用いて、多数のメモリセルから成るメモリを構成することにより、メモリセルの選択性を向上して、記録すべきメモリセルの記憶素子以外への誤記録が起こらないようにすることができる。
また、上述の本発明のメモリによれば、情報の記録を行う際の、記憶素子の選択性を向上させることが可能になるため、記憶素子を高密度に集積しても、記録すべき記憶素子以外への誤記録が起こらないようにすることが可能になる。これにより、メモリを安定して動作させることが可能になる。
また、上述の本発明のメモリの記録方法によれば、情報の記録を行う際の、記憶素子の選択性を向上させることができるため、記憶素子を高密度に集積しても、記録すべき記憶素子以外への誤記録が起こらないようにすることができ、メモリを安定して動作させることができる。
【００１６】
従って、本発明により、安定して動作し、信頼性の高い高密度不揮発メモリを実現することが可能になる。
【発明を実施するための最良の形態】
【００１７】
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
【００１８】
上述した目的、即ち高密度に集積した場合でも、記録誤りがなく、選択性を良好にすることを達成するために、最適な構造及び記録方法を検討した結果、磁化の向き（磁化状態）を情報として保持する記憶層と磁化の向きが固定された磁化固定層（情報の基準となる参照層を有する）との少なくとも２つの磁性層とそれらに挟まれた非磁性層からなる記憶素子において、さらに記憶層に隣接して適当な大きさの抵抗値を有する抵抗層、さらにはスピン散乱の大きなスピン拡散層を積層された構造とすると、記憶素子への電圧の印加の有無によって、記憶素子に磁場を印加したときの磁化反転に大きな差が現れ、記録の選択性を向上させられることを見い出した。
【００１９】
即ち、本発明では、磁化の向き（磁化状態）を情報として保持する記憶層と、磁化の向きが固定された磁化固定層（情報の基準となる参照層を有する）とを有し、記憶層と磁化固定層との間に非磁性層（絶縁層又は非磁性導電層）を設け、さらに記憶層に隣接して適当な大きさ（記憶層よりも充分大きい）の抵抗値を有する抵抗層、さらにはスピン散乱の大きなスピン拡散層を積層して、記憶素子を構成する。
そして、この記憶素子と、記憶素子に電圧を印加する電圧印加手段と、記憶素子に磁場を印加する磁化印加手段とを備えてメモリを構成する。
【００２０】
上述のように記憶素子を構成することにより、記憶素子に電圧を印加していない状態では、記憶層とスピン拡散層との間に、いわゆるスピンポンピングが起こり、記憶層の磁気制動定数が大きくなるが、電圧を印加した状態ではスピンポンピングが抑制され、記憶層の磁気制動定数が小さくなる。
このように記憶層の磁気制動定数が変化することにより、記憶素子に短パルス磁場を印加したときの磁化反転のしやすさに大きな差が現れるため、記憶素子への電圧の印加の有無により、情報の記録を行う記憶素子を選択することができる。
【００２１】
一般に、磁化の動きを表す方程式として、ランダウ・リフシッツ・ギルバート方程式（ＬＬＧ方程式）が用いられる。このＬＬＧ方程式は、下記の式（１）で表される。
ｄＭ／ｄｔ＝−γ（Ｍ×Ｈ）＋α／Ｍｓ（Ｍ×ｄＭ／ｄｔ）  （１）
（ただし、Ｍは磁化ベクトル、Ｈは磁化に働く有効磁場、αは制動定数、Ｍｓは飽和磁束密度である。）
【００２２】
スピンポンピングとは、磁性体内のスピン分極した電子が、隣接する非磁性体に入ったり出たりすることによって、非磁性体に磁気的なスピン励起が起こる現象を言う。
そして、スピンポンピングによって非磁性体内で励起されたスピンが、拡散してしまうと、磁性体の高速な磁化の動きを抑えるため、磁性体の実効的な制動定数αが増加することになる。
【００２３】
ここで、本発明の記憶素子の構成における、スピン偏極電子の振る舞いを模式的に図１に示す。
【００２４】
まず、記憶素子に電圧を印加していない状態を図１Ａに示す。
この状態においては、記憶層の偏極電子は、スピン拡散層に到達すると、スピン拡散層でフォノン等の励起子を生成して、スピンの情報を失い、記憶層に戻ってくる。このとき情報が失われたスピンが、記憶層の磁化の動きを抑制するため、記憶層の制動定数が増加して、磁化が動きにくくなる。
【００２５】
次に、記憶素子に電圧を印加した状態を図１Ｂに示す。
この状態においては、抵抗層にポテンシャル勾配が形成されるため、記憶層とスピン拡散層との間にポテンシャル段差が形成される。このため、記憶層の電子は、抵抗層を超えてスピン拡散層に進入することができなくなるため、記憶層の制動定数の増加は起こらず、記憶層の磁化が動きやすい。
【００２６】
つまり、本発明の磁気記憶素子においては、記憶素子に印加する電圧によって、記憶層の磁気的制動を制御することが可能である。
【００２７】
スピン拡散層の材料としては、原子の軌道角運動量が大きく、質量数の大きな元素を含む非磁性体や磁歪の大きな磁性体が有効である。
非磁性体では、Ｐｄ，Ｐｔ，Ｉｒ，Ｒｈ，Ｒｕ，Ｒｅ等の、原子量が大きく４ｄ，５ｄ電子の軌道角運動量の大きな元素や、Ｓｍ，Ｔｂ，Ｄｙ，Ｈｏ等の、４ｆ軌道角運動量の大きな元素を含むものが望ましい。
また、磁性体では、ＴｂＣｏ，ＨｏＦｅＣｏ，ＦｅＰｔ等が好ましい。
【００２８】
抵抗層の材料としては、Ｓｉ，Ｂ，Ｃ等の高比抵抗元素や、ＴｉＮ，ＡｌＮ，Ｂ４Ｃ，ＴｉＣ等の導電性化合物、或いはＣｕとＳｉＯ２等の金属と酸化物との複合材料等を用いることができる。
【００２９】
抵抗層は、ポテンシャル勾配を形成するために、記憶層（通常抵抗値が低い磁性体から成る）と比較して、充分に大きい抵抗値を有する構成とする。
抵抗層の抵抗値が低過ぎると、磁気メモリ素子に電圧をかけたときに抵抗層の両端にかかる電圧が、スピンポンピングを抑えるのに充分ではなくなる。
また、抵抗層の抵抗値が高過ぎると、記憶素子全体の抵抗も高くなるため、情報を読み出す際に、記憶素子全体の抵抗に対する磁気抵抗変化の比率が小さくなって、充分な出力が得られなくなる。
そして、抵抗層の抵抗値は、記憶素子の抵抗値の１／１０以上あれば有効であり、また、情報を読み出す際の出力が大幅に小さくならないためにも、記憶素子の抵抗値の１／２以下であることが望ましい。
【００３０】
なお、スピン拡散層及び抵抗層は、単層であっても良いし、複数層を積層した構造でも良い。
【００３１】
記憶層の材料としては、Ｆｅ，Ｃｏ，Ｎｉの３ｄ遷移磁性金属元素を主体としたものが記憶層本体の制動定数を小さくできるので、好ましい。
磁化固定層の材料としては、スピン分極の大きなＣｏＦｅ合金等を用いるのが望ましく、磁化の向きを固定するために、ＰｔＭｎ等の反強磁性層を用いて磁化を一方向に固定するのが望ましい。
【００３２】
磁化状態を検出して記録された情報を読み出す方法としては、記憶層と固定層との間に薄い絶縁層を挟んで、強磁性トンネル効果によって検出する方法が、大きな出力が得られるので好ましい。
【００３３】
なお、記憶層、磁化固定層は、それぞれ単層でも良いし、複数層の磁性層を積層して構成しても良い。
また、非磁性膜を磁性膜で挟み込んで両側の磁性膜の磁化を反平行に磁気結合させた積層フェリ結合膜を用いても良い。特に、磁化固定層は、磁化の向きを安定させるために、積層フェリ結合膜を用いることが望ましい。
【００３４】
記憶素子に磁場を印加する方法としては、直交する２つのアドレス線による電流磁場を印加しても良いし、一本の電流線で電流磁場を印加しても良いし、コイル等を用いて複数のメモリセルの記憶素子に同時に磁場を印加するような方法でも良い。
また、一様な外部磁場と電流磁場を併用しても良いし、素子に電流を流してスピン偏極電子を記憶層に注入して磁化反転を行うスピン注入磁化反転を併用しても良い。
【００３５】
記憶素子に磁場を印加する時間は、短い方が好ましい。これは、磁場を印加する時間が短いほど、記憶素子に印加する電圧による制動定数の差が大きくなるためである。
【００３６】
図２は、本発明の一実施の形態として、記憶素子の概略構成図（断面図）を示す。
この記憶素子２０は、下層から、下地層１、反強磁性層２、磁性層３、非磁性層４、磁性層（参照層）５、トンネル絶縁層６、記憶層７、抵抗層８、スピン拡散層９、保護層１０が積層されて成る。
【００３７】
記憶層７は、磁性体から成り、情報を磁化状態（磁化の向き）で保持することができるように構成される。
磁性層３・非磁性層４・磁性層（参照層）５の３層により、積層フェリ構造の磁化固定層１１が構成される。磁性層３は、反強磁性層２により磁化の向きが固定されるものであり、磁性層（参照層）５は、記憶層７に対する磁化の向きの基準となるものである。磁性層３と磁性層（参照層）５とは、非磁性層４によって、磁化の向きが反平行に結合している。
トンネル絶縁層６は、記憶層７の磁化状態を強磁性トンネル効果によって読み出すためのものである。
【００３８】
そして、磁性層（参照層）５の磁化の向きと記憶層７の磁化の向きが、平行の状態ではトンネル絶縁層６を通る電流の抵抗が小さくなり、反平行の状態ではトンネル絶縁層６を通る電流の抵抗が大きくなる。このことを利用して、抵抗値から記憶層７に記録された情報の内容を読み出すことができる。
【００３９】
本実施の形態の記憶素子２０は、特に、ＭＲＡＭの通常の構成に対して、さらに記憶層７の上に抵抗層８及びスピン拡散層９が追加された構成となっている。
【００４０】
記憶層７の上の抵抗層８は、適当な（記憶層７に比較して充分大きい）抵抗値を有する構成とする。
そして、抵抗層８の抵抗値を、記憶素子２０全体の抵抗値の１／１０以上とすることが好ましい。さらに好ましくは、抵抗層８の抵抗値を、記憶素子２０全体の抵抗値の１／２以下（即ち１／１０〜１／２）とする。
抵抗層８の材料としては、前述した材料、即ち、Ｓｉ，Ｂ，Ｃ等の高比抵抗元素や、ＴｉＮ，ＡｌＮ，Ｂ４Ｃ，ＴｉＣ等の導電性化合物、或いはＣｕとＳｉＯ２等の金属と酸化物との複合材料等を用いることができる。
【００４１】
スピン拡散層９は、スピン散乱が大きいものであり、前述したように、原子の軌道角運動量が大きく、質量数の大きな元素を含む非磁性体や、磁歪の大きい磁性体を用いて構成する。
スピン拡散層９の材料としては、前述した材料、即ち、非磁性体では、Ｐｄ，Ｐｔ，Ｉｒ，Ｒｈ，Ｒｕ，Ｒｅ等の、原子量が大きく４ｄ，５ｄ電子の軌道角運動量の大きな元素や、Ｓｍ，Ｔｂ，Ｄｙ，Ｈｏ等の、４ｆ軌道角運動量の大きな元素を含むもの、磁性体では、ＴｂＣｏ，ＨｏＦｅＣｏ，ＦｅＰｔ等を用いることができる。
【００４２】
記憶素子２０に電圧を印加していない状態では、記憶層７の偏極電子が抵抗層８を介してスピン拡散層９に移動して、スピンポンピングと呼ばれる現象により、スピン拡散層９において偏極電子のスピンが拡散するため、前述したように、記憶層７の磁化が動きにくくなる。
そして、この状態において、記憶素子２０に磁場を印加しても、記憶層７の磁化の向きを反転させることが困難である。
【００４３】
一方、記憶素子２０に充分な電圧を印加すると、抵抗層８において図１Ｂの模式図に示したようなポテンシャル勾配を生じて、このポテンシャル勾配によって記憶層７の偏極電子のスピン拡散層９への移動を抑制する。このため、記憶層７の制動定数を小さくして、記憶層７の磁化の向きを反転しやすくすることができる。
そして、この状態において、記憶素子２０に磁場を印加することにより、記憶層７の磁化の向きの反転を容易に行うことができる。
【００４４】
即ち、記憶素子２０への電圧の印加の有無や印加電圧の大小により、記憶層７の制動定数を変化させて、記憶層７の磁化の反転のしやすさを変化させることができる。
このことを利用して、記憶素子２０へ印加する電圧を制御することによって、記録する情報を選択することができる。
【００４５】
そして、本実施の形態の記憶素子２０によってメモリセルを構成し、このメモリセルを多数、列状やマトリクス状に配置することにより、メモリを構成することができる。
このようなメモリにおいては、各メモリセルの記憶素子２０に対して、電流を流すために、下地層１及び保護層１０に、それぞれ配線等を接続する。そして、情報の記録や読み出しを行う際には、駆動回路から配線等を通して対象となるメモリセルの記憶素子２０に電流を供給する。
【００４６】
上述の本実施の形態の記憶素子２０の構成によれば、記憶層７に対して、適当な（記憶層７に比較して充分大きい）抵抗値を有する抵抗層８を介して、スピン散乱の大きいスピン拡散層９が設けられていることにより、記憶素子２０に電圧が印加されていない状態では、いわゆるスピンポンピングを生じて、スピン拡散層９において偏極電子のスピンが拡散するため、記憶層７に戻った電子により記憶層７の磁化の動きが抑制され、実質的な制動定数が大きくなり、記憶層７の磁化の向きが反転しにくくなる。
一方、記憶素子２０に電圧を印加した場合には、抵抗層８にポテンシャル勾配が形成されるため、充分な電圧を印加すれば、抵抗層８のポテンシャル勾配を利用して、スピンの拡散を抑制することができるため、記憶層７の制動定数を小さくして、記憶層７の磁化の向きを容易に反転させることができる。
従って、記憶素子２０に印加する電圧の大きさや電圧印加の有無により、記憶層７の磁化の向きが、反転するか或いは反転しないかを選択することが可能になり、記憶素子２０の選択性を良好にすることが可能になる。
【００４７】
そして、本実施の形態の記憶素子２０をメモリセルに用いて、多数のメモリセルから成るメモリを構成することにより、メモリセルの選択性を向上して、記録すべきメモリセルの記憶素子以外への誤記録が起こらないようにすることができる。
従って、本実施の形態の記憶素子２０を備えてメモリを構成すれば、比較的単純な層構成の記憶素子２０によっても、高密度の不揮発性メモリを実現することが可能になる。
【００４８】
次に、本発明のメモリの一実施の形態として、図２に示した記憶素子２０を用いて構成された、メモリを構成する単位メモリセルの概略構成図（斜視図）を図３に示す。
なお、図３では、記憶素子２０の細部の記載は省略している。
【００４９】
このメモリでは、図２に示した構成の記憶素子２０を１個用いて、単位メモリセルが構成されている。
そして、記憶素子２０の上には、記憶素子２０に電圧を印加するための配線（電流線）２１が接続されている。
また、記憶素子２０から少し離れて上方に、磁場を印加するための配線（電流線）２２が設けられている。
また、記憶素子２０の下側には、選択用のトランジスタ２３が接続されている。
これら記憶素子２０、配線（電流線）２１、配線（電流線）２２、選択用のトランジスタ２３により、メモリセル３０が構成されている。
この図３に示す構成のメモリセル３０を多数、列状やマトリクス状に配置することにより、メモリを構成することができる。
【００５０】
通常のＭＲＡＭのメモリセルでは、記憶素子に磁場を印加するための配線を２種類設けて、一方の配線を記憶素子の記憶層の磁化困難軸方向に延びるように形成し、他方の配線を記憶素子の記憶層の磁化容易軸方向に延びるように形成している。
このように構成することにより、配線に電流を流して発生する電流磁場により、記憶素子に記憶層の磁化容易軸方向の磁場と記憶層の磁化困難軸方向の磁場とを印加して、両方向の磁場が印加されたメモリセルの記憶素子に対して、選択的に情報を記録することができる。
【００５１】
これに対して、本実施の形態のメモリセル３０では、記憶素子２０に磁場を印加するための配線が、１種類の配線２２のみである。
そして、この磁場を印加するための配線２２の方向は、記憶層の磁化困難軸方向や記憶層の磁化容易軸方向やその近傍に限定されるものではない。上述したように、記憶素子２０の選択性が良好であることから、配線２２をその他の方向に形成しても、記録をすべきメモリセル３０を正しく選択して情報の記録を行うことが可能である。
例えば、この磁場を印加するための配線（電流線）２２を、記憶素子２０の記憶層７の磁化困難軸方向及び磁化容易軸方向に対して斜めに交差する方向に延びるように形成した場合には、配線２２に電流を流すことにより、記憶層７の磁化容易軸方向及び磁化困難軸方向に対して斜めに交差する方向の磁場が印加される。この磁場は、記憶層７の磁化容易軸方向の成分と記憶層７の磁化困難軸方向の成分とを有しているため、例えば磁化困難軸方向の成分により記憶層７の磁化を動き易くして、磁化容易軸方向の成分により記憶層７の磁化の向きを反転させることができる。
【００５２】
本実施の形態のメモリセル３０において、情報の記録を行う際には、配線２１や選択用のトランジスタ２３等を通して、記憶素子２０の下地層１と保護層１０の間に電圧を印加して、また、配線２２に電流を流して記憶素子２０に磁場を印加する。
記憶素子２０の下地層１と保護層１０の間に電圧を印加することにより、記憶素子２０の抵抗層８にポテンシャル勾配が形成されるため、スピンポンピングを抑制して、記憶素子２０の記憶層７の制動定数を小さくすることができ、記憶層７の磁化が動き易くなる。このとき、記憶素子２０に磁場を印加することにより、記憶層７の磁化の向きを容易に反転させることができる。
【００５３】
そして、記憶素子２０の下地層１と保護層１０の間に電圧を印加していないときには、スピンポンピングによって、記憶層７の磁化が動きにくくなる。このとき、記憶素子２０に磁場が印加されても、記憶層７の磁化の向きが反転されないようにすることができる。
従って、選択していないメモリセル３０には、記憶素子２０に電圧を印加しないようにすれば、記憶素子２０に磁場が印加されても、記憶層７の磁化の向きが反転されないようにすることができ、誤書き込みを防止することができる。
【００５４】
また、配線２２から印加する電流磁場は、連続的な磁場とするよりも、パルス磁場とした方がよく、パルス磁場とすることにより、記憶素子２０への電圧の印加による、反転のしやすさ即ち反転電流の変化が大きいため、より選択性が向上する。
【００５５】
なお、上述の実施の形態の記憶素子２０では、記憶層７と磁化固定層１１の磁性層（参照層）５の間にトンネル絶縁層６を設けてＭＴＪ素子を構成しているが、本発明では、記憶層と磁化固定層との間に非磁性導電層を設けてＧＭＲ素子を構成することも可能である。
【００５６】
（実施例）
ここで、本発明の構成において、具体的に記憶層の寸法や組成等を設定して、特性がどのようになるか検討を行った。
【００５７】
そして、各層の材料及び膜厚を、次のように設定して、図２に示した構成の記憶素子２０を作製した。
即ち、膜厚１０ｎｍのＴａ膜から成る下地層１の上に、膜厚３０ｎｍのＰｔＭｎ膜から成る反強磁性層２、膜厚２ｎｍのＣｏＦｅ膜から成る磁性層３、膜厚０．７ｎｍのＲｕ膜から成る非磁性層４、膜厚２ｎｍのＣｏＦｅ膜から成る磁性層（参照層）５、膜厚０．８ｎｍの酸化アルミニウム膜から成るトンネル絶縁層６、膜厚４ｎｍのＮｉＦｅ膜から成る記憶層７、ＴｉＣ膜（膜厚ｔ［ｎｍ］）から成る抵抗層８、膜厚１０ｎｍのＰｔ膜から成るスピン拡散層９、膜厚５ｎｍのＴａ膜から成る保護層１０を、順次積層形成した。
また、記憶素子２０の各層を、長軸約３００ｎｍ・短軸約１５０ｎｍの楕円形状のパターンとなるようにパターニングした。
さらに、記憶素子２０に磁場を印加する手段として、記憶素子２０の上部に、磁化容易軸から４５度をなす方向に磁場を印加することができる電流線（図３の配線２２に相当）を形成した。
このようにして、記憶素子２０の試料を作製した。
そして、抵抗層８の膜厚ｔを変えて試料を作製して、それぞれを実施例の記憶素子２０の試料とした。
【００５８】
また、比較対照として、図４に示す構成の記憶素子５０を作製し、比較例の記憶素子５０の試料とした。この記憶素子５０は、下地層１から記憶層７までの各層の構成が図２に示した記憶素子２０と同じであるが、記憶層７の上には保護層１０のみが形成されている。
【００５９】
（印加電圧と制動定数との関係）
抵抗層８の膜厚ｔを３ｎｍとした記憶素子２０の試料と、比較例の記憶素子５０の試料において、それぞれ印加電圧を変えたときの制動定数の変化を測定した。
制動定数の測定は、記憶素子２０，５０の電流線の方向に１００［Ｏｅ］の外部磁場を印加しながら、電流線に短いパルス電流を流して、観測される記憶素子２０，５０の抵抗の減衰振動から制動定数を求めた。
測定結果を図５に示す。
【００６０】
図５より、比較例の記憶素子５０では印加電圧を変えても制動定数は変わらないが、実施例の記憶素子２０では印加電圧が上がると制動定数が小さくなることがわかる。
【００６１】
（反転電流の電流パルス幅依存性）
次に、図５の測定と同じ記憶素子２０の試料に対して、電流線にパルス電流を流したときに磁化の反転が観測される電流値（反転電流）を測定した。パルス電流のパルス幅を変化させて反転電流の測定を行い、この測定を記憶素子２０に印加する電圧を、０．１Ｖにした場合と、１Ｖにした場合とで、それぞれ行った。
測定結果を図６に示す。
【００６２】
図６より、記憶素子２０に０．１Ｖの電圧を印加したときは、電流パルス幅が短くなると、反転電流が急激に大きくなることがわかる。
一方、記憶素子２０に１Ｖの電圧を印加したときは、電流パルス幅を短くすることによる反転電流の増加が抑えられることがわかる。
従って、パルス幅の短い電流パルスによる電流磁場、即ちパルス磁場を記憶素子２０に印加した場合には、記憶素子２０に印加する電圧の大小によって、記憶素子２０の記憶層７の磁化が、反転するか、或いは反転しないか、といった選択が可能になる。
【００６３】
（抵抗層の膜厚と反転電流との関係）
次に、抵抗層８の膜厚ｔを変えたそれぞれの記憶素子２０の試料について、反転電流を測定した。電流線に流す電流パルス幅を０．５ｎｓとして、記憶素子２０に印加する電圧を０．１Ｖにした場合と、１Ｖにした場合とで、それぞれ測定した。
また、比較例の記憶素子５０の試料についても、同様の測定を行った。
測定結果を図７に示す。図７において、膜厚ｔ＝０の値は比較例の記憶素子５０の測定結果を示している。
【００６４】
図７より、抵抗層８の膜厚ｔが１ｎｍ〜８ｎｍの範囲では、印加電圧の大きさによって反転電流が変化することがわかる。特に、抵抗層８の膜厚ｔが３ｎｍ前後で差が大きくなっている。
これに対して、抵抗層８がないｔ＝０の場合（比較例の記憶素子５０）は、印加電圧の大きさによる反転電流の変化が小さく、反転電流がほとんど変化しない。
同様に、抵抗層８が厚すぎる（膜厚ｔ＝１０ｎｍ程度）場合にも、印加電圧による反転電流の差が小さくなる。
【００６５】
（スピン拡散層の材料による効果の違い）
次に、図２の記憶素子２０のスピン拡散層９に、様々な材料を用いて、記憶素子２０の試料を作製し、それぞれの記憶素子２０の試料について、印加電圧が０．１Ｖのときの反転電流ＩｃＶ＝０．１Ｖと印加電圧が１Ｖのときの反転電流ＩｃＶ＝１Ｖとを測定し、これらの反転電流値の比を求めた。なお、抵抗層８の膜厚を３ｎｍとして、記憶素子２０に流す電流パルス幅は０．５ｎｓとした。その他の各層の構成は、前述した実施例の試料と同様（スピン拡散層９の膜厚は１０ｎｍ）とした。
各試料の結果を表１及び表２に示す。
【００６６】
【表１】
2006108444.tif 000003
【表２】
2006108444.tif 000004
【００６７】
表１は比較的効果の大きな材料の測定結果を示しており、表２はほとんど効果のない材料の測定結果を示している。
表１の各試料では、反転電流の比が１．４以上あり、特にＴｂ，Ｈｏ，Ｄｙを用いた試料では、２以上の大きい反転電流の比が得られた。
【００６８】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００６９】
【図１】Ａ、Ｂ  本発明の記憶素子の動作原理を模式的に示した図である。
【図２】本発明の記憶素子の一実施の形態の概略構成図（断面図）である。
【図３】図２の記憶素子を用いた、本発明のメモリの一実施の形態の単位メモリセルの概略構成図（斜視図）である。
【図４】比較例の記憶素子の概略構成図（断面図）である。
【図５】実施例と比較例の記憶素子において、印加電圧を変えたときの制動定数の変化を示す図である。
【図６】実施例の記憶素子の電流パルス幅と反転電流の関係を示す図である。
【図７】実施例の記憶素子の抵抗層の膜厚と反転電流との関係を示す図である。
【符号の説明】
【００７０】
２  反強磁性層、３，５  磁性層、４  非磁性層、６  トンネル絶縁層、７  記憶層、８  抵抗層、９  スピン拡散層、１１  磁化固定層、２０  記憶素子、２１  （電圧を印加するための）配線、２２  （磁場を印加するための）配線、３０  メモリセル
【図１】
2006108444.tif 000005
【図２】
2006108444.tif 000006
【図３】
2006108444.tif 000007
【図４】
2006108444.tif 000008
【図５】
2006108444.tif 000009
【図６】
2006108444.tif 000010
【図７】
2006108444.tif 000011