(57)【要約】【課題】従来に比べて製造工程を簡易化することができ、製造コストの低減を図ることのできる半導体装置およびその製造方法を提供する。【解決手段】貫通孔４を有する半導体基板１の表裏両面に、片面銅箔付き樹脂シートが樹脂面を当接させてラミネートされ、貫通孔４の内面と半導体基板１の両面にラミネートされた片面銅箔付き樹脂シートにより形成された絶縁樹脂層５が被覆されている。また、この絶縁樹脂層５の外側に、銅箔パターン層とその上に形成された銅メッキ層との２層構造を有する配線層６が形成されている。また、貫通孔４内部の絶縁樹脂層５上には、半導体基板１の両面の配線層６を繋ぐように、銅などの導電体のポスト７が形成されている。【選択図】図１
2006108659.tif 000002
【特許請求の範囲】
【請求項１】
表裏面を貫通する貫通孔を有する半導体基板と、
前記貫通孔の内面に形成された第1の絶縁樹脂層と、
前記半導体基板の表面と裏面の少なくとも一方の面に形成された第２の絶縁樹脂層と、
前記貫通孔内に少なくとも前記半導体基板の表裏両面間を接続するように連続的に形成され、かつ前記貫通孔の内面とは前記第１の絶縁樹脂層により絶縁された導電体層と、
前記第２の絶縁樹脂層上の所定の領域に形成され、前記導電体層と電気的に接続された配線加工された銅箔
を具備することを特徴とする半導体装置。
【請求項２】
前記配線加工された銅箔の上にさらに導体メッキ層を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線加工された銅箔の直上に銅メッキ層が積層して形成されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
半導体基板に貫通孔を形成する工程と、
前記半導体基板の両面に、それぞれ片面銅箔付き樹脂シートを樹脂面が当接するように配置してラミネートする工程と、
前記半導体基板の前記貫通孔の部分に、該貫通孔より径の小さい孔を形成する工程と、
前記孔の内部に導電体層を形成して、前記半導体基板の両面に配置された前記銅箔を電気的に接続する工程と、
前記銅箔を配線加工する工程
を備えることを特徴とする半導体装置の製造方法。
【請求項５】
前記孔が非貫通孔であることを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記孔の内部が前記導電体層で埋められることを特徴とする請求項４または５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子（半導体チップ）を搭載するマルチチップパッケージなどに好適する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の小型化を図るため、複数の半導体チップを基板上に配置して構成したマルチチップ型の半導体装置が知られている。また、半導体チップを貫通するように半導体チップの表裏を電気的に接続する接続プラグを設け、この接続プラグによって他の半導体チップと電気的に接続し、半導体チップを積層配置した半導体装置も知られている（例えば、特許文献１参照）。
【特許文献１】特開平１０−２２３８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した従来の半導体装置のうち、半導体チップを貫通してその表裏を電気的に接続する接続プラグを設けた半導体装置では、接続プラグの形成などを半導体製造プロセスを用いて行っており、その製造工程が長く、製造コストが高くなるという課題がある。
【０００４】
本発明は、上記課題を解決するためになされたもので、従来に比べて製造工程を簡易化することができ、製造コストの低減を図ることのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る半導体装置は、表裏面を貫通する貫通孔を有する半導体基板と、前記貫通孔の内面に形成された第1の絶縁樹脂層と、前記半導体基板の表面と裏面の少なくとも一方の面に形成された第２の絶縁樹脂層と、前記貫通孔内に少なくとも前記半導体基板の表裏両面間を接続するように連続的に形成され、かつ前記貫通孔の内面とは前記第１の絶縁樹脂層により絶縁された導電体層と、前記第２の絶縁樹脂層上の所定の領域に形成され、前記導電体層と電気的に接続された配線加工された銅箔を具備することを特徴とする。
【０００６】
本発明の一態様に係る半導体装置の製造方法は、半導体基板に貫通孔を形成する工程と、前記半導体基板の両面に、それぞれ片面銅箔付き樹脂シートを樹脂面が当接するように配置してラミネートする工程と、前記半導体基板の前記貫通孔の部分に、該貫通孔より径の小さい孔を形成する工程と、前記孔の内部に導電体層を形成して、前記半導体基板の両面に配置された前記銅箔を電気的に接続する工程と、前記銅箔を配線加工する工程を備えることを特徴とする。
【発明の効果】
【０００７】
本発明の一態様に係る半導体装置およびその製造方法によれば、貫通孔内に、その内壁面と密着性の良好な絶縁樹脂層を介して絶縁された導電体層を有しており、複数の半導体チップを積層・搭載するマルチチップパッケージなどに好適する絶縁信頼性の高い半導体装置を、容易にかつ低コストで得ることができる。そして、従来に比べて製造工程を簡易化することができ、製造コストの低減を図ることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【０００９】
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。図１において、符号１はシリコンウェハのような半導体基板であり、その表面側は素子領域とされ、集積素子部や各素子間を接続する多層配線部２が形成されている。また、半導体基板１の表面には、多層配線部に接続され外部との信号伝達などに利用される電極パッド３が形成されている。さらに、半導体基板１には表裏を貫通する貫通孔４が形成されている。
【００１０】
貫通孔４を有する半導体基板１の表裏両面には、それぞれ片面銅箔付き樹脂シートが樹脂面を当接させてラミネートされており、貫通孔４の内面（側壁面）および半導体基板１の表裏両面には、ラミネートされた片面銅箔付き樹脂シートにより形成された絶縁樹脂層５が被覆されている。
【００１１】
さらに、半導体基板１の表裏両面に形成された絶縁樹脂層５の外側には、配線層６が形成されている。この配線層６は、片面銅箔付き樹脂シートの銅箔をパターン加工することにより形成された銅箔パターン層と、その上に形成された銅メッキ層との２層構造を有している。銅メッキ層の上に、さらにＮｉ／Ａｕなどのメッキ層を形成することもできる。また、貫通孔４内部の絶縁樹脂層５上には、半導体基板１の両面の配線層６を繋ぐように、銅などの導電体のポスト７が形成されている。なお、図１において、符号８は、貫通孔４内部に配置された絶縁樹脂層５に形成された、貫通孔４より小径の樹脂孔を示している。また、符号９は、電極パッド３部分の絶縁樹脂層５の開口内に形成された導電体（銅）を示している。
【００１２】
このように構成される第１の実施形態の半導体装置では、絶縁樹脂層５および配線層６が片面銅箔付き樹脂シートを使用して形成されており、プリント基板用の比較的低コストの部材により構成されている。また、配線層６が、片面銅箔付き樹脂シートの銅箔をパターン加工することにより形成された銅箔パターン層と、その上に形成された銅メッキ層との２層構造となっているので、下層の絶縁樹脂層５との密着強度が大きく、耐衝撃性などに優れている。
【００１３】
すなわち、片面銅箔付き樹脂シートのラミネートにより形成された銅箔パターン層は、絶縁樹脂層５との界面に多数の微細な凹凸を有しているので、絶縁樹脂層５の上に直接形成された銅メッキ層に比べて下層との密着強度が大きい。具体的には、銅メッキ層の９０℃ピール試験における測定値が０．６〜０．８Ｋｇｆ／ｃｍであるのに対して、ラミネートにより形成された銅箔層の測定値は１．５Ｋｇｆ／ｃｍであり、大幅に増大している。
【００１４】
さらに、この実施形態の半導体装置によれば、図２に示すように、複数の半導体装置２１，２２，２３を縦方向に積層して構成した省スペースな半導体積層パッケージ（スタック型マルチチップパッケージ）２０を簡単に実現することができる。このような半導体積層パッケージ２０としては、例えば、複数のメモリチップの積層パッケージ、メモリとロジックの積層パッケージ、センサチップを用いたモジュールにおける積層パッケージなどが挙げられる。
【００１５】
次に、上述した第１の実施形態の半導体装置の製造方法である第２の実施形態を、図３を参照して説明する。この実施形態においては、まず図３（ａ）に示すように、表面側に素子部や多層配線部（シリコン配線層）２を有し、電極パッド３が形成された半導体基板１に、例えばレーザを照射して貫通孔４を形成する。貫通孔４の形成位置は半導体基板１（半導体チップ）上のどこであってもよく、他のパッケージあるいは部品との接続に好適する位置に形成することができる。また、貫通孔４の孔径は、半導体基板１の厚さにより限界値が変わるが、約０．０２〜０．１ｍｍ程度とする。
【００１６】
次いで、図３（ｂ）に示すように、半導体基板１の両面に、片面に銅箔１０が被着された絶縁樹脂１１のシート（片面銅箔付き樹脂シート）を、その樹脂面が当接するように両側から挟み込んでラミネートし、半導体基板１の両面にそれぞれ絶縁樹脂１１を被覆するとともに、貫通孔４内に絶縁樹脂１１を充填する。このラミネート工程は、プリント配線板の製造工程と同様に真空熱プレスにより行う。第２の実施形態では、例えば、樹脂厚が約３０μｍで銅箔厚が１２μｍの片面銅箔付き樹脂シートが使用される。
【００１７】
次に、図３（ｃ）に示すように、貫通孔４の内部に充填された絶縁樹脂１１に、貫通孔４より小径の樹脂孔８を形成するとともに、半導体基板１上の電極パッド３の上部の絶縁樹脂１１に開口３ａを形成する。この絶縁樹脂１１の開口処理、すなわち樹脂孔８および開口３ａの形成には、レーザ加工機を使用することができる。樹脂孔８の径は、例えば約７０μｍとする。また、この実施形態では、樹脂孔８は片側（表面側）のみが開口された非貫通孔となっているが、半導体基板１の両面側の銅箔１０が開口された貫通孔となっていてもよい。
【００１８】
次に、樹脂孔８内と電極パッド３上の開口３ａ内および銅箔１０上に、銅などの導体をメッキする。このメッキ処理により、図３（ｄ）に示すように、樹脂孔８内に導電体のポスト７が形成される。また、半導体基板１の表裏両面では、銅箔１０とその上に積層・形成された銅メッキ層により配線形成用の導体層１２が形成される。この実施形態では、樹脂孔８内および開口３ａ内を完全に埋めるメッキ処理を行っているが、後述するように、樹脂孔８の側壁面および底部のみに銅メッキ層を形成することもできる。
【００１９】
次いで、図４（ｅ）に示すように、半導体基板１の表裏両面に形成された配線形成用導体層１２の所定の部位に、エッチングレジスト１３を形成する。その後、図４（ｆ）に示すように、このエッチングレジスト１３をマスクとして、配線形成用導体層１２のエッチング処理を行い、所定パターンの配線層６を形成する。しかる後、図４（ｇ）に示すように、エッチングレジスト１３を除去し、完成状態となる。なお、実際の製造工程は、半導体ウェハの状態で行われ、上記の完成状態となった後、ダイシングされ各チップの完成品とされる。
【００２０】
このように、第１および第２の実施形態においては、半導体基板１に対する貫通孔４の形成工程以外の工程を、プリント配線板の製造方法とほぼ同じ手法で加工することができ、従来に比べて簡易に低コストで半導体装置を製造することができる。
【００２１】
図５は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。図５において、図１に示した半導体装置と同一の部分には同一の符号を付し、説明を省略する。第３の実施形態の半導体装置は、上述した樹脂孔８内および開口３ａ内が、導体メッキ層により完全には埋め込まれていない構造のものである。すなわち、樹脂孔８内および開口３ａ内の側壁面および底部にのみ、導体メッキ層が形成され、樹脂孔８内に形成された管状の導電体１２ａによって、半導体基板１の両面の電極が電気的に接続されている。
【００２２】
第３の実施形態の半導体装置は、図６および図７に示す各工程を経て製造される。図６（ａ）〜（ｄ）および図７（ｅ）〜（ｇ）は、第４の実施形態である半導体装置の製造工程を示す断面図である。図６および図７において、図３および図４に示した半導体装置の製造工程と対応する部分には同一の符号を付して説明を省略する。
【００２３】
この半導体装置の製造工程では、図６（ｄ）に示すメッキ処理工程のみが図３に示す第１の実施形態と異なっており、メッキ条件をコントロールすることにより、樹脂孔８内および開口３ａ内の側壁面および底部にのみ導体メッキ層１４を形成している。このような半導体装置の製造方法においても、従来に比べて簡易に低コストで半導体装置を製造することができる。
【００２４】
図８は、本発明の第５の実施形態に係る半導体装置の構成を示す断面図である。図８において、図１に示した半導体装置と同一の部分には同一の符号を付して説明を省略する。第５の実施形態の半導体装置では、樹脂孔８内にメッキ処理によって導電体部を形成するのではなく、樹脂孔８内に導電性樹脂１５が充填された構造となっている。そして、この導電性樹脂１５の充填層により、半導体基板１の両面の電極が電気的に接続されている。
【００２５】
第５の実施形態の半導体装置は、図９および図１０に示す各工程を経て製造される。図９（ａ）〜（ｄ）および図１０（ｅ）〜（ｈ）は、第６の実施形態である半導体装置の製造工程を示す断面図である。この実施形態では、図３（ｄ）に示したメッキ処理工程に代えて、図９（ｄ）に示す樹脂孔８内への導電性樹脂１５の充填工程と、図１０（ｅ）に示す表面側の導電性樹脂１５の研磨工程が行われる。他の各工程については、図３および図４に示した第２の実施形態の工程と同一である。このような半導体装置の製造方法によっても、従来に比べて簡易に低コストで半導体装置を製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置を用いた積層パッケージの構成を示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の製造方法の前半の工程を示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法の後半の工程を示す断面図である。
【図５】本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。
【図６】本発明の第４の実施形態に係る半導体装置の製造方法の前半の工程を示す断面図である。
【図７】本発明の第４の実施形態に係る半導体装置の製造方法の後半の工程を示す断面図である。
【図８】本発明の第５の実施形態に係る半導体装置の構成を示す断面図である。
【図９】本発明の第６の実施形態に係る半導体装置の製造方法の前半の工程を示す断面図である。
【図１０】本発明の第６の実施形態に係る半導体装置の製造方法の後半の工程を示す断面図である。
【符号の説明】
【００２７】
１…半導体基板、２…多層配線部、３…電極パッド、４…貫通孔、５…絶縁樹脂層、６…配線層、７…導電体ポスト、８…樹脂孔、１０…銅箔、１１…絶縁樹脂、１２…配線形成用の導体層、１２ａ…管状の導電体、１３…エッチングレジスト、１４…導体メッキ層、１５…導電性樹脂。
【図１】
2006108659.tif 000003
【図２】
2006108659.tif 000004
【図３】
2006108659.tif 000005
【図４】
2006108659.tif 000006
【図５】
2006108659.tif 000007
【図６】
2006108659.tif 000008
【図７】
2006108659.tif 000009
【図８】
2006108659.tif 000010
【図９】
2006108659.tif 000011
【図１０】
2006108659.tif 000012