(57)【要約】      （修正有）【課題】暗部の低階調部分の面積が多く存在する画像に対しても周期的なパターンノイズ等の画質妨害を極めて効果的に低減することができる階調変換処理装置を提供する。【解決手段】第１フォーマットの入力画像を第２フォーマットの表示画像の階調数で表示させるための第1フォーマットから第２フォーマットに変換する階調変換処理装置２において、第１フォーマットと第２フォーマットとの階調関係を関連付ける階調相関テーブル４と、階調相関テーブル４を用いて、第１フォーマットから第２フォーマットの階調画像に変換する変換部６と、変換部６で変換された第２フォーマットの階調画像を表示部３に出力させる出力部７と、を備え、階調相関テーブルは、第１フォーマットの入力画像から変換される４つの画素ブロックの階調を用いて、第２フォーマットの表示画像の画素ブロックの階調を決定することにより求められるものである。【選択図】図１
2006184406.tif 000002
【特許請求の範囲】
【請求項１】
第１フォーマットの入力画像を第２フォーマットの表示画像の階調数で表示させるための前記第1フォーマットから前記第２フォーマットに変換する階調変換処理装置において、
前記第１フォーマットと前記第２フォーマットとの階調関係を関連付ける階調相関テーブルと、
前記階調相関テーブルを用いて、前記第１フォーマットから前記第２フォーマットの階調画像に変換する変換部と、
前記変換部で変換された前記第２フォーマットの階調画像を表示部に出力させる出力部と、
を備え、
前記階調相関テーブルは、前記第１フォーマットの入力画像から変換される４つの画素ブロックの階調を用いて、前記第２フォーマットの表示画像の画素ブロックの階調を決定することにより求められることを特徴とする階調変換処理装置。
【請求項２】
前記４つの画素ブロックは、１つが白パターンで３つが黒のパターン、２つずつが白と黒のパターン及び３つが白パターンで１つが黒パターンのいずれかのブロックであり、前記白黒パターンを１フィールド毎又は１フレーム毎に入れ替えられて構成されたことを特徴とする請求項１記載の階調変換処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、標準テレビジョン方式（ＮＴＳＣ，ＨＤＴＶ等）に基づく画像信号を用いて、画像表示するプラズマディスプレイパネル（ＰＤＰ），フィールドエミッションディスプレイ（ＦＥＤ），デジタルマイクロミラーデバイス（ＤＭＤ），エレクトロルミネッセンスディスプレイ（ＥＬ）等に用いられる階調変換処理装置に関する。
【背景技術】
【０００２】
画像信号を表示する表示装置、例えば、１フィールドを複数のサブフィールドに分割して階調表示するＰＤＰや、パルス幅変調（ＰＷＭ）によって階調表示するＦＥＤ、さらにはＤＭＤ等のマトリクス型表示装置においては、デジタル的に制限された階調数でしか画像を表現することができない。
【０００３】
受像機を陰極線管（ＣＲＴ）と想定しているテレビジョン放送等では、予め、送信機側でガンマ特性を施しており、受像機側のＣＲＴが有する逆ガンマ特性と合わせてリニアな階調特性となるようにしている。
しかしながら、デジタル的に制限された階調数で画像表示する上記のような表示装置においては、ＣＲＴとは異なり、表示装置自体はリニアな階調特性である。従って、ＣＲＴによる表示装置と同様な階調特性で画像表示するには、表示装置の入力画像信号に２．２乗の逆ガンマ補正処理を施し、リニアな階調特性に戻して画像表示することが必要である。
【０００４】
この逆ガンマ補正処理を施してリニアな階調に戻す際、表示装置で表現できるビット数よりも一旦ビット数を上げる場合がある。これは、次のような理由による。
逆ガンマ補正処理を施してリニアな階調に戻す際、低輝度レベルの階調数が損なわれ、しばしば階調の連続性がなくなることに起因する画質妨害をもたらす。
そこで、極力階調が損なわれないようにするため、原信号のビット数よりも高いビット数で逆ガンマ補正処理を施し、ビット数を上げて出力するのである。
【０００５】
このように、入力された画像信号のビット数もしくは逆ガンマ補正回路より出力された画像信号の階調数が、表示装置によって表現する階調数よりも大きい場合には、階調数（ビット数）を削減する。階調数（ビット数）を削減すれば、階調の円滑性が損なわれるので、特許文献１に記載されている誤差拡散法を用いて多階調化処理を行う。
【０００６】
すなわち、特許文献１に記載されているように、図７のＡを注目画素とすると、Ａの画素のでは表現できない階調数を有する場合、Ｂの右隣の画素、Ｃの右下の画素、Ｄの真下の画素、Ｅの左下の画素を用いて、Ａの画素のみでは表現することができない階調を複数の周辺の画素に一定の重みを付けて拡散することによって、見かけ上Ａの画素に必要な階調数を得るための多階調化処理方法である。
【０００７】
例えば、表示装置が８ビットの階調能力しかなく、１２ビットのドットデータの上位８ビットにより階調表示する場合は、残りの下位４ビット分のドットデータに一定の重みを付けて、周辺ドットＢ〜Ｅに拡散することによって、視覚的な積分効果を利用して１２ビット相当の階調表示を行うことが出来る。
すなわち、図７において、周辺ドットＢ〜Ｅに添えた７／１６，３／１６，５／１６，１／１６を、重み付けの程度を表す誤差拡散係数とすれば、表示装置が８ビットの階調能力しかなくても視覚的な積分効果を利用して１２ビット相当の階調表示を行うことが出来る。
【特許文献１】特許第2898836号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したように、誤差拡散法による多階調化処理を施すことによって、見かけ上の階調数を増加させると、特に固定パターン等を表示する際に、誤差拡散特有の周期的なパターンノイズ等の画質妨害が生じるという問題点があった。
また、黒近傍のごく微少レベルの画像信号が全画面に一様に存在する静止画像の場合、規則的なドット間隔で誤差拡散による発光が生じるので、毎フィールド発光するドットと毎フィールド発光しないドットとの２値表示状態となり、縦線や斜線のビート状画像となる画質妨害を引き起こしたり、粒状静止画像となってしまったりするという問題点があった。
【０００９】
そこで、本発明は、上記のような問題点を解消するためになされたものであり、ごく暗部の低階調部分の面積が多く存在する画像に対しても周期的なパターンノイズ等の画質妨害を極めて効果的に低減することができる階調変換処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願発明における第１の発明は、第１フォーマットの入力画像を第２フォーマットの表示画像の階調数で表示させるための前記第1フォーマットから前記第２フォーマットに変換する階調変換処理装置において、前記第１フォーマットと前記第２フォーマットとの階調関係を関連付ける階調相関テーブルと、前記階調相関テーブルを用いて、前記第１フォーマットから前記第２フォーマットの階調画像に変換する変換部と、前記変換部で変換された前記第２フォーマットの階調画像を表示部に出力させる出力部と、を備え、前記階調相関テーブルは、前記第１フォーマットの入力画像から変換される４つの画素ブロックの階調を用いて、前記第２フォーマットの表示画像の画素ブロックの階調を決定することにより求められることを特徴とする階調変換処理装置を提供する。
第２の発明は、前記４つの画素ブロックは、１つが白パターンで３つが黒のパターン、２つずつが白と黒のパターン及び３つが白パターンで１つが黒パターンのいずれかであり、１フィールド毎又は１フレーム毎に入れ替えられて構成されたことを特徴とする請求項１記載の階調変換処理装置を提供する。
【発明の効果】
【００１１】
本発明の階調変換処理装置によれば、第１フォーマットの入力画像を第２フォーマットの表示画像の階調数で表示させるための前記第1フォーマットから前記第２フォーマットに変換する階調変換処理装置において、前記第１フォーマットと前記第２フォーマットとの階調関係を関連付ける階調相関テーブルと、前記階調相関テーブルを用いて、前記第１フォーマットから前記第２フォーマットの階調画像に変換する変換部と、前記変換部で変換された前記第２フォーマットの階調画像を表示部に出力させる出力部と、を備え、前記階調相関テーブルは、前記第１フォーマットの入力画像から変換される４つの画素ブロックの階調を用いて、前記第２フォーマットの表示画像の画素ブロックの階調を決定することにより求められるので、階調数を増加しても、暗部の低階調部分の面積が多く存在する画像に対して周期的なパターンノイズ等の画質妨害を低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る階調変換処理装置について、図１〜図６、及び図８〜図１７を用いて説明する。
図１は、本発明の実施形態における階調変換処理装置のブロックを示す図である。
図２は、入力画像と表示画像の画像信号レベルに対する表現階調数と明るさの直線性を説明するための図であり、（Ａ）は入力画像の直線性を示し、（Ｂ）は表示画像の直線性を示し、（Ｃ）は入力画像から表示画像への直線性を変換する例を示す図である。
図３は、入力画像から表示画像への直線性を変換する具体例を示す図であり、(Ａ)は入力画像の直線性を補正曲線により表示画像の直線性に変換するためのグラフを示し、（Ｂ）画像信号レベルに対する表現階調数を示し、（Ｃ）は画像信号レベルに対し表現階調数が不足する場合にマトリクスを使用して不足する階調を表示する例を示す図である。
図４は、階調を表示する場合の各階調に対するマトリクスの表示パターンを示す図である。
図５は、階調を表示する場合の各階調に対するマトリクスの表示パターンを拡張した例を示す図である。
図６は、画素ブロック構成を示し、（Ａ）は画素ブロックを２ｘ４，２ｘ６，４ｘ６，６ｘ６構成時の１／４階調及び１／６階調パターンを示したものであり、（Ｂ）はフィールド方向の変化を示したものでフィールドの繰り返しパターンを示す図である。
図８は、本発明の表示装置の映像信号処理回路における一実施形態を示すブロック図である。
図９は、図８中のＲ用誤差拡散処理回路３Ｒの具体的構成例を示すブロック図である。
図１０は、タイミング生成部を説明するためのタイミング図である。
図１１は、パターン発生回路２０５の具体構成例を示すブロック図である。
図１２は、本発明のフィールド周期を説明するための図である。
図１３は、本発明のマトリクスの位置割り当てを説明するための図である。
図１４は、本発明のパターンの規則性を説明するための図である。
図１５は、本発明のパターンの一例を説明するための図である。
図１６は、ＭドットＮラインのマトリクスにおける１／N階調の例を示す図である。
図１７は、本発明のパターンの条件を説明するための図である。
【００１３】
図１（Ａ）に示すように、ＴＶカメラ、ＴＶ受信機等により標準テレビジョン方式（ＮＴＳＣ，ＨＤＴＶ等）に基づく第１のフォーマットによる入力画像信号Ｖｉｎを画像入力装置１から階調変換処理装置２に入力し、階調変換処理装置２において第２のフォーマットによる画像信号Ｖｏｕｔに変換して表示装置３へ送り第２のフォーマットに変換された表示画像信号Ｖｏｕｔによる画像を表示装置３の表示部に表示する。
【００１４】
図１(Ｂ)に示すように、階調変換処理装置２は、第１のフォーマットから第２のフォーマットに変換する階調相関テーブル４と、第２のフォーマットに変換したときに生ずる階調数の増加分をマトリクスで表示する画素ブロック５と、から構成される変換部６と、表示部で表示する画像を出力する出力部７と、から構成される。
【００１５】
そして、階調相関テーブル４に入力された第１のフォーマットによる入力画像信号Ｖｉｎは第２のフォーマットによる画像信号Ｖｔａｂｌｅに変換されるが、変換により表現する階調の位置が表示部における最適値とは必ずしも一致しないので、変換時に階調数を増加しておいて、画素ブロック５に加え階調数の増加分を表現する階調の近接値で、マトリクス状に配列された階調を、選択して階調数は増加させずに第２のフォーマットによる画像信号に変換した後この変換した画像信号を出力部７に加えて出力部７から表示画像信号Ｖｏｕｔとして出力する。
【００１６】
以下に、詳細に階調変換処理装置２の動作について図２〜図６を用いて説明する。
図２（Ａ）に示すように、第１のフォーマットによる入力画像の画像信号レベルに対して表現階調は非直線である。
一方図２（Ｂ）に示すように、第２のフォーマットによる表示画像の表現階調は画像信号レベルに対して直線である。
従って、図２(Ｃ)に示すように、第１のフォーマットによる入力画像の画像信号レベルに対する非直線の表現階調を図２（Ｂ）に示すような第２のフォーマットによる表示画像の直線の表現階調に変換しなければならない。
【００１７】
そして、図３（Ａ）に示すように非直線の表現階調を有する入力画像を図３（Ａ）に示す補正曲線を持つ階調相関テーブル４により直線の表示画像と同等の表現階調に変換する。このとき、変換された表現階調がＰ０，Ｐ１，Ｐ２に示す位置のような画像信号レベルと表現階調数から外れる場合がある。例えばＰ０の場合、画像信号レベルａと同等の表現階調数１、Ｐ１の場合も画像信号レベルａと同等の表現階調数１として階調が表現されるからＰ０とＰ１の表現階調に差がなくなり画質に劣化を生ずる。そのために、図３(Ｃ)に示すように各表現階調数間を４等分してマトリクス配列による表現階調数の再配列を行って最適な表現階調とする。
【００１８】
図４に示すようにマトリクス配列は２ｘ２の４画素ブロックとし、１／４階調、２／４階調、３／４階調の３種類とし、配列パターンはフィールド毎に図４に示すように定める。すなわち、図１の画素ブロック５にこのパターンを記憶しておき、水平同期信号数Ｈｎの偶数と奇数、垂直同期信号Ｖｎの偶数と奇数、フィールド信号Ｆｎの１〜４の循環数により画像信号Ｖｔａｂｌｅの増加した階調数により最適なパターンを選択し、表現階調とする。
【００１９】
このようにフィールド毎に配列パターンを選択することにより、固定パターンとはならず、また、マトリクス内の表現階調も均一化されるためフリッカを防ぐことが出来る。
【００２０】
そして、図５に示すように、２ｘ２の４画素ブロックを用いて４ｘ４のマトリクス配列を表示すると、Ｎ／４階調に対し列方向に(垂直方向に)Ｎ個白ドットを形成していることが分かる。
また、図４及び図５に示すマトリクスの表現階調は黒に示されている個所が基準となる階調であり、白に示されている個所が１つ上の階調を示すものである。例えば図３（Ｂ）においてＰ１の階調を表現する時は黒に示されている個所が階調数１であり、白に示されている個所が階調数２を表す。このようにして各階調間の階調を詳細に表現する。
画素ブロックごとのマトリクス構成は２ｘ４，２ｘ６，４ｘ４，４ｘ６，６ｘ６等種々の構成とすることが出来る。
【００２１】
図５の２ｘ２の４画素ブロックを用いた４ｘ４のマトリクス配列以外の配列例を図６（Ａ）に示す。図６（Ａ）は画素ブロックを２ｘ４，２ｘ６，４ｘ６，６ｘ６構成時の１／４階調及び１／６階調パターンを示したものである。この配列で１画面を構成する。
図６（Ｂ）はフィールド方向の変化を示したもので２ｘ４の場合は４フィールドの繰り返しパターンとなる。２ｘ６，４ｘ６，６ｘ６では６フィールドの繰り返しである。
【００２２】
以上述べてきたように、本発明の実施形態によれば、表示装置で定められた階調数を用いて、ＴＶカメラ、ＴＶ受信機等に用いられている標準テレビジョン方式（ＮＴＳＣ，ＨＤＴＶ等）に基づく第１のフォーマットによる入力画像信号を、表示装置に基づく第２のフォーマットに階調変換しても、画質劣化のない良好な画像を表示装置の表示部に表示することが出来る。
特に、黒近傍のごく微少レベルの画像信号が全画面に一様に存在する静止画像の場合において、縦線や斜線のビート状画像となる画質妨害を引き起こしたり、粒状静止画像を生ずることがないという効果を十分得ることが出来る。
【００２３】
以下、実施の具体的詳細について図８〜図１７を用いて説明する。
図８に示す本実施形態では、デジタル的に制限された階調数でしか映像を表現することができないマトリクス型表示装置として、ＰＤＰを用いた場合について示している。勿論、本発明の表示装置としては、ＰＤＰに限定されるものではない。図８において、Ｒ，Ｇ，Ｂ信号よりなる３系統の映像信号は、逆ガンマ補正回路１に入力する。Ｒ，Ｇ，Ｂ信号は一例として８ビットのデジタル信号、即ち、２５６階調の信号である。
【００２４】
逆ガンマ補正回路８は、入力されたＲ，Ｇ，Ｂ信号に対し、それぞれ同じ特性の逆ガンマ補正処理を施し、一例として１２ビットのデジタル信号、即ち、４０９６階調の信号として出力する。８ビットのデジタル信号を１２ビットのデジタル信号として出力するのは、前述のように、逆ガンマ補正処理によって階調数が損なわれるのを防ぐためである。
逆ガンマ補正回路８より出力されたＲ，Ｇ，Ｂ信号は、誤差拡散処理回路９に入力される。誤差拡散処理回路９は、Ｒ用誤差拡散処理回路２Ｒ，Ｇ用誤差拡散処理回路２Ｇ，Ｂ用誤差拡散処理回路２Ｂより構成され、Ｒ，Ｇ，Ｂ信号はそれぞれの誤差拡散処理回路９Ｒ，２Ｇ，２Ｂに入力される。誤差拡散処理回路２Ｒ，２Ｇ，２Ｂは、入力されたＲ，Ｇ，Ｂ信号それぞれに対し、誤差拡散処理を施して出力する。
そして、図８において、誤差拡散処理回路２Ｒ，２Ｇ，２Ｂによって誤差拡散処理されたＲ，Ｇ，Ｂ信号はＰＤＰ３に入力される。ＰＤＰ３は、サブフィールド処理等の各種の駆動処理を施した上で、画面上にＲ，Ｇ，Ｂ信号を画像表示する。ここでのＰＤＰ３とは、パネルとその駆動部とを含むものである。
【００２５】
ここで、図９を用いてＲ用誤差拡散処理回路２Ｒの具体的構成について説明する。誤差拡散処理回路９は、Ｒ用誤差拡散処理回路２Ｒ，Ｇ用誤差拡散処理回路２Ｇ，Ｂ用誤差拡散処理回路２Ｂで構成されている。Ｇ用誤差拡散処理回路２ＧとＢ用誤差拡散処理回路２Ｂの構成は、Ｒ用誤差拡散処理回路２Ｒと共通であるため、図示を省略すると共に、その動作説明を省略することとする。
Ｒ用誤差拡散処理回路２Ｒは、図９のようにドットカウンタ、ラインカウンタ、フィールドカウンタから成るタイミング生成部２０１とパターン発生回路２０５、加算器２０６、リミッタ２０７により構成されている。タイミング生成部２０１に水平同期信号・垂直同期信号が入力されて、パターン発生のためのタイミングが生成され、パターン発生回路２０５にタイミングが入力される。パターン発生回路２０５には、入力映像信号１２ビットのうちの下位4ビットである誤差分データも入力される。タイミング生成部２０１から入力されたタイミングによりアドレス（マトリクス）が生成される。このときマトリクス内のドットでそれぞれ０か１かの数値を割り当てた複数のパターン情報も生成されるがこれは入力信号とは独立して生成される。このパターン情報は注目画素の誤差分データのうちの下位2ビットが入力されると、その誤差分データの値により最終的なパターンが決定され、パターン発生回路２０５からパターンが出力される。この出力は加算器２０６で誤差分データを除いた入力映像信号上位8ビットのＬＳＢ（最下位）に加算され、リミッタ２０７にて信号のビット数増加（いわゆるオーバーフロー）の制限をし、PDP３へ出力される。
【００２６】
図１０はタイミング生成部２０１でのカウントの様子を表している。ドットカウンタ２０２は水平同期信号（HSync）が入力されたらリセットして０に戻り、それ以外ではクロック毎に３までカウントアップし、３になったら０に戻る。ラインカウンタ２０３は垂直同期信号（VSync）が入力されたらリセットして０に戻り、それ以外で水平同期信号が入力される毎に３までカウントアップし、３になったら０に戻る。フィールドカウンタ２０４は垂直同期信号（VSync）が入力される毎にカウントアップし、３になったら０に戻る。このドットカウンタ２０２、ラインカウンタ２０３、フィールドカウンタ２０４でアドレスを割り当てるためのタイミングが生成され、パターン発生回路２０５に入力される。
【００２７】
パターン発生回路２０５は図１１のようにアドレス生成部２０８、パターン生成部２０９、セレクタ２１０により構成されている。アドレス生成部２０８にはタイミング生成部２０１の出力が入力され、ドットカウンタが０で１列、１で２列、２で３列、３で4列、ラインカウンタが０で１行、１で２行、２で３行、３で４行と順次アドレス（ドット）を割り当て、図１２のように１行１列、１行２列、１行３列、１行４列、２行１列、２行２列、２行３列、２行４列、３行１列、３行２列、３行３列、３行４列、４行１列、４行２列、４行３列、４行４列、とアドレスを構成する。また、フィールドカウンタが０で第１フィールド、１で第２フィールド、２で第３フィールド、３で第４フィールド、とカウントしていき、時間方向への変化を形成させる。第４フィールドをカウントし終えたら２巡目の第１フィールドへとカウントさせる。このアドレスが割り振られた4ドット4ラインをマトリクスとし、マトリクスが複数集まったものを図６のような１フィールド表示画像とする。
アドレス生成部２０８の出力がパターン生成部２０９に入力され、パターンが生成される。パターン生成部２０９では、入力映像信号とは独立にマトリクスパターン（以下、パターン）を複数種類発生させる。パターン生成部は、ＲＯＭで構成してもよく、あるいは、ソフトウェアによって構成することもできる。またパターン生成部２０９では、図１３におけるパネル３０１の注目ドット３０２を含んだ１つのマトリクスに対して、いかなる位置関係で数値を対応させるかを表すパターンを複数発生するものである。このパターン生成部のみでは、パターンは決定されない。注目画素の誤差分データのうち上位2ビットが入力されてはじめてパターンが決定される。図１１の２１０はセレクタであり、入力された誤差分データに見合ったパターンを選択し出力する。セレクタ２１０での出力がパターン発生回路２０５の出力となる。その後、パターン発生回路２０５の出力は図９の誤差分データを除いた入力映像信号上位8ビットのＬＳＢ（最下位ビット）に加算器２０６で加算されて、リミッタ２０７で信号のビット数増加を制限して出力され、出力映像信号としてPDP３に出力される。
【００２８】
また図１３では、簡略化のため、Ｒ，Ｇ，Ｂの１つの色のドットにてパネル３０１を構成するよう図示しているが、実際には、Ｒ，Ｇ，Ｂの各ドットを１画素として順次並んでパネル３０１を構成する。
【００２９】
図１５は、図１３で用いるパターンの一例である。図１５において、aa、ab、ac、ad、ba、bb、bc、bd、ca、cb、cc、cd、da、db、dc、ddで示す１６個のドットから成るマトリクスは、４ドット４ラインのマトリクスによるパターンを示している。黒いドットは非選択アドレスであり数値０を表し、発光しないドットとなる。白いドットは選択アドレスであり数値1を表し、発光するドットとなる。この４ドット４ラインのパターンは、図１３のようにＰＤＰ３におけるパネル３０１の注目ドット３０２のドットデータに対応した位置情報として設定される。
今回の誤差分データのうちの上位2ビットのパターン発生回路では2ビット分、つまり0/４階調、１／４階調、２／４階調、３／４階調の4通りが擬似的に表現できる。４ドット４ラインのマトリクスにおいて、0/４階調では0ドット、１／４階調では4ドット、２／４階調では8ドット、３／４階調では12ドット、のアドレスを選択させて数値「１」を出力させる（発光するドットにする）。また、それ以外のアドレスは非選択にして、数値「0」を出力させる（発光しないドットにする）。そして、４ドット４ラインのマトリクス内で、フィールド毎に「１」の位置を変更していく。なお、「１」の位置はアドレス順（ここではドットカウンタ、ラインカウンタのカウント順）に限定されることはなく、任意に設定しても構わない。また、「１」のドット同士は１／４階調では互いに縦横斜めで隣り合わない領域に配置し、２／４階調では縦横で互いに隣り合わないようにし、３／４階調では「０」のドット同士が縦横斜めで隣り合わない領域に配置するようにする。
【００３０】
図１６ではＭドットＮライン（Ｍは偶数、Ｎは４以上の偶数でＭ≦Ｎ）のマトリクスにおける１／N階調の例を示す。例えば４ドット４ラインのマトリクスの場合だとＭ＝４，Ｎ＝４なので、M／(M×N)＝１／Ｎ＝１／４階調のことを示す。Ｍが増すとその分だけ「１」のドットが増えるが、Ｎ（行）が増しても「１」のドットは増加しない。また複数のマトリクスが集合したパネル３０１でも、隣接マトリクス間でのパターンの「１」のドットは、マトリクス内と同様、縦横斜めで隣り合わない領域に配置にする。
【００３１】
さらに、マトリクス内において各フィールドでは、図１７のように行方向（横方向）で同時に「１」のドット数にはばらつきがあってもよいが、列方向（縦方向）では同時に「１」のドット数は均一になるようにする。この場合、１／４階調時は「１」のドットを行方向で見ると、1行目は2ドットが「１」、2行目は0ドットが「１」、3行目は2ドットが「１」、4行目は0ドットが「１」と「１」のドット数にばらつきがあるのに対し、列方向で見ると、1列目は1ドットが「１」、2列目は1ドットが「１」、3列目は1ドットが「１」、4列目は1ドットが「１」と「１」のドット数は均一である。さらに２／４階調時も「１」のドットを行方向で見ると、1行目は2ドットが「１」、2行目は2ドットが「１」、3行目は2ドットが「１」、4行目は2ドットが「１」と今度は１／４階調時と違い「１」のドット数にばらつきなく、列方向で見ると、1列目は2ドットが「１」、2列目は2ドットが「１」、3列目は2ドットが「１」、4列目は２ドットが「１」と「１」のドット数は均一である。そして３／４階調時も「１」のドットを行方向で見ると、1行目は4ドットが「１」、2行目は2ドットが「１」、3行目は4ドットが「１」、4行目は2ドットが「１」と「１」のドット数にばらつきがあるのに対し、列方向で見ると、1列目は3ドットが「１」、2列目は3ドットが「１」、3列目は3ドットが「１」、4列目は3ドットが「１」と「１」のドット数は均一である。これをフィールドカウンタで１フィールド目、２フィールド目、３フィールド目、４フィールド目、とで変化させていく。以上のような、マトリクス上での「１」のドット数を各列で同数にすることによりマトリクス内での偏った「１」の表示を防ぎ、各フィールドでのマトリクス内全体で均一な発光表示が可能になるので、パターン変化自体がノイズのような妨害に見えにくくすることができる。
また、同一マトリクス内でのパターンの動きがフィールド毎に、図１４のようにF(x)、F(x+1)、F(x+2)、F(x+3)と縦の方向へ一様な軌跡を描くよう規則性を持たせる。「マトリクス上において各フィールドでは、図１７のように行方向（横方向）で同時に「１」となるドット数にはばらつきがあってもよいが、列方向（縦方向）では同時に「１」となるドット数は均一になるようにする」というのも、縦の方向へ一様な軌跡を持たせる為の重要な要素でもある。縦の方向へ一様な軌跡を描く列と、そうでない列が生じてしまうからである。
【００３２】
図１４では１巡目で１フィールド目の「１」のドットが２フィールド目では１行上で同列のアドレスへ移動する。さらに３フィールド目ではそのまた１行上で同列のアドレスへ、４フィールド目ではさらにそのまた１行上で同列のアドレスへ移動して、２巡目の１フィールド目では１巡目の１フィールド目と同じアドレスへ戻る、といったサイクルを形成させる。即ちサイクルとは、一度選択されて「１」となったアドレスが、再び選択されて「１」となるまでの周期のことを表す。このサイクルを構成し、安定した周期でアドレスを選択することにより、マトリクス上で時間方向において偏りのない均一な発光表示ができるようになる。
第１行に「１」のドットがあった場合は同マトリクスの第４行に「１」のドットが移るが、１つ上隣のマトリクスの第４行へ移る流れとなる。即ち、マトリクス内の移動の場合と同様、1行上で同列のアドレスへ移動している。パターンは同一のマトリクス上において４フィールド周期で繰り返されるが、1フィールド表示画面（縦方向に複数のマトリクスが連なる画面）では、隣接する1つ上のマトリクスへ同じ移動距離を保ちながら移動（連動）していくパターンとなる。
このように、パターン変化を隣接するマトリクス間（つなぎ目）でも連動させることでマトリクス間でのパターン干渉もなくすことができる。
【００３３】
つまり「１」のドットはマトリクスの分け隔てなく、１ドット上へ移動するように縦方向への規則性を持って変化させるのが良い。これは人間の視覚特性として、横方向よりも縦方向への動きのほうが鈍感であるので、横方向への動きをなくして縦方向への軌跡だけにすることにより、人間がパターンの動きをノイズ感として認識し難くする効果がある。つまり、パターン自体の動きによるノイズ感を解消できる。また、「１」のドットをマトリクスの分け隔てなく移動させるようなパターンにすることで、パターンのマトリクス間での干渉による妨害などのノイズ感がなくなり、マトリクス間のつなぎ目が気にならないという効果もある。
マトリクス上のパターンはフィールド毎に変化するが、ドット間の配置条件は常に保ち続ける。この配置条件とはマトリクス上の各「１」のドットが互いに均一の距離を保つ配置のことである。
【００３４】
以上のようにして、８ビットの表示能力しかないＰＤＰ３においても、視覚的な積分効果を利用することにより、見かけ上、多階調化された表示画像として認識できる画像を表示することができる。また、各階調を表現する際に、マトリクス上の各ドットにおいて、フィールド方向（時間方向）で常に均一の割合で「１」にし、またマトリクス上の列方向（縦方向）においても常に同数のドットを「１」にするといった構成になっているので、マトリクス上においてフィールド方向（時間方向）で常に斑のない均一な「１」の表示ができ、固定パターン等を表示する際においても、例えば粒状またはビート状などに代表される誤差拡散特有の周期的なパターンノイズ等の画質妨害が視覚上極めて認識されにくい。よって、より高画質な表示装置を提供することが可能となる。
また１行上だけでなく１行下方向の同列への軌跡をとっても構わない。時間方向への変化もフィールド単位に限定されることはなく、例えばフレーム単位や数フィールド単位でも構わない。
【００３５】
さらに、今回は１／４階調、２／４階調、３／４階調の全ての階調で上方への軌跡を描いたが、各階調でそれぞれ軌跡の方向を異ならせてもよい。
また、今回は誤差分データのうち上位2ビットを用いて、１／４階調、２／４階調、３／４階調について説明したが、これに限定されることはなく、例えば誤差分データ4ビットを用いて、０／１６階調から１５／１６階調までの16種類のパターンを発生させて、入力映像信号上位8ビットのＬＳＢ（最下位ビット）に加算して階調表示させれば、更なる多階調表示が可能である。
【００３６】
以上詳細に説明したように、本発明の階調変換処理装置によれば、発光させるドットを一定面積上で均一に分布させ、また発光させる位置や順番を時間方向で連動させて、偏った発光表示をなくしたことにより、ごく暗部の低階調部分の面積が多く存在する画像に対して誤差拡散処理を行った際に現れてしまう周期的なパターンノイズ等の画質妨害を極めて効果的に低減することができる。さらに、パターン変化の横方向への動きをなくし、人間の視覚的に感知しにくい縦方向への動きだけにしたことでパターンの動き自体によるノイズ感を抑制できる。また、発光させるドットをマトリクスの分け隔てなく移動させるようなパターンにすることで、パターンのマトリクス間での干渉による妨害などのノイズ感がなくなり、マトリクス間のつなぎ目が気になることがなくなる。そして、パネルの高輝度化が進み低階調部分の輝度ステップ差が大きくなったとしても、一定面積による各ドットの発光確率（発光回数）が均一に制御でき、常に安定した階調表示ができるので、低階調付近が多い画像が現れても、誤差拡散に起因するノイズ感を感じなくなり、パネルの高輝度化による画質の劣化を抑制することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態における階調変換処理装置のブロックを示す図である。
【図２】入力画像と表示画像の画像信号レベルに対する表現階調数と明るさの直線性を説明するための図であり、（Ａ）は入力画像の直線性を示し、（Ｂ）は表示画像の直線性を示し、（Ｃ）は入力画像から表示画像への直線性を変換する例を示す図である。
【図３】入力画像から表示画像への直線性を変換する具体例を示す図であり、(Ａ)は入力画像の直線性を補正曲線により表示画像の直線性に変換するためのグラフを示し、（Ｂ）画像信号レベルに対する表現階調数を示し、（Ｃ）は画像信号レベルに対し表現階調数が不足する場合にマトリクスを使用して不足する階調を表示する例を示す図である。
【図４】階調を表示する場合の各階調に対するマトリクスの表示パターンを示す図である。
【図５】階調を表示する場合の各階調に対するマトリクスの表示パターンを拡張した例を示す図である。
【図６】画素ブロック構成を示し、（Ａ）は画素ブロックを２ｘ４，２ｘ６，４ｘ６，６ｘ６構成時の１／４階調及び１／６階調パターンを示したものであり、（Ｂ）はフィールド方向の変化を示したものでフィールドのパターンを示す図である。
【図７】従来の階調を表現する図である。
【図８】本発明の表示装置の映像信号処理回路における一実施形態を示すブロック図である。
【図９】図８中のＲ用誤差拡散処理回路２Ｒの具体的構成例を示すブロック図である。
【図１０】図９中のタイミング生成部２０１の具体的構成例を説明するための図である。
【図１１】図９中のパターン発生回路２０５の具体構成例を示すブロック図である。
【図１２】本発明のフィールド周期を説明するための図である。
【図１３】本発明のマトリクスの位置割り当てを説明するための図である。
【図１４】本発明のパターンの規則性を説明するための図である。
【図１５】本発明のパターンの一例を説明するための図である。
【図１６】ＭドットＮラインのマトリクスにおける１／N階調の例を示す図である。
【図１７】本発明のパターンの条件を説明するための図である。
【符号の説明】
【００３８】
１・・・画像入力装置、２・・・階調変換処理装置、３・・・表示装置、４・・・階調相関テーブル、５・・・画素ブロック、６・・・変換部、７・・・出力部、８・・・逆ガンマ補正回路、９・・・誤差拡散処理回路、１０・・・ＰＤ
【図１】
2006184406.tif 000003
【図２】
2006184406.tif 000004
【図３】
2006184406.tif 000005
【図４】
2006184406.tif 000006
【図５】
2006184406.tif 000007
【図６】
2006184406.tif 000008
【図７】
2006184406.tif 000009
【図８】
2006184406.tif 000010
【図９】
2006184406.tif 000011
【図１０】
2006184406.tif 000012
【図１１】
2006184406.tif 000013
【図１２】
2006184406.tif 000014
【図１３】
2006184406.tif 000015
【図１４】
2006184406.tif 000016
【図１５】
2006184406.tif 000017
【図１６】
2006184406.tif 000018
【図１７】
2006184406.tif 000019