(57)【要約】【課題】反りによって積層間隔が狭くなり、発生する接続部のブリッジを抑制することができる積層型半導体装置を提供すること。【解決手段】半導体素子と配線基板により成る半導体装置が少なくとも２つ以上積層されて３次元実装されている積層型半導体装置において、各層の半導体装置が、異なる角度に水平方向回転した状態で積層されていることを特徴とする。又、水平方向に４５度回転させることで、半導体装置の各角が重ならないことを特徴とする。積層された半導体装置の重ならない領域に電子部品が搭載されていることを特徴とする。【選択図】図１
2006165184.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と配線基板により成る半導体装置が少なくとも２つ以上積層されて３次元実装されている積層型半導体装置において、
各層の半導体装置が、異なる角度に水平方向回転した状態で積層されていることを特徴とする積層型半導体装置。
【請求項２】
水平方向に４５度回転させることで、半導体装置の各角が重ならないことを特徴とする請求項１記載の積層型半導体装置。
【請求項３】
積層された半導体装置の重ならない領域に電子部品が搭載されていることを特徴とする請求項１記載の積層型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体装置に関し、特に高密度実装に適した三次元構造を有する積層型半導体装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話、デジタルカメラ及びデジタルビデオを代表とする携帯用電子機器が広く普及しており、それに伴い、電子機器の高機能化、小型化が求められている。それらを実現させるためには、電子機器に搭載されるプリント配線板の部品実装密度をより高密度にする必要がある。
【０００３】
これまで、２次元空間を考慮して半導体装置やチップ部品５の小型化を図ってきたが、より高密度化を実現させるために、３次元方向への実装スペースの活用が望まれている。３次元方向への実装方法としては、特許文献１にあるように半導体素子１を積層させる方法と半導体装置を積層させる方法との大別することができる。
【０００４】
前者は、図１５に示すように、インターポーザー２上に複数の半導体素子１を積層されていて、各半導体素子１には段部が形成されている。この段部に電極パッドが形成されており、各半導体素子１の電極パッドとインターポーザー２がそれぞれワイヤーボンディング技術を用いてワイヤーにより電気的に接続されているという構造となっている。
【０００５】
後者は、図２に示すように、半導体装置を積層する構造となっている。中間に位置する半導体装置のインターポーザー２上には、上部との接続を行うためのランドが形成されており、はんだを用いて接合及び電気的接続を行っている。この場合には、前者の半導体装置内部に半導体素子１を積層させる方法とは異なり、従来の半導体装置を用いることができる。
【０００６】
【特許文献１】特開平６−２４４３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１２及び図１３に示すような構造を有する半導体装置は、実装工程においてリフロー装置により加熱を行うと反りが発生する。この現象は、半導体装置を主として構成しているインターポーザー２と半導体素子１の線膨張係数が大きく異なっているために図１４に示すようなバイメタル効果によって発生している。従って、半導体装置を積層させた場合にも同様に半導体素子とインターポーザーの線膨張係数差による反りが発生する。その結果として、図６に示すように、上部の半導体装置とのクリアランスが小さくなる個所において、接続に用いるはんだを押し潰されてしまい、はんだ接合部のブリッジを発生させてしまうことがある。この現象の原因となっているインターポーザー２と半導体素子１の線膨張係数の差に起因する反りを低減させる方法として、特開２０００−１９６００８号にに提示されているように、複数の半導体素子１の配置を基板の対辺の中点を結ぶ２つの中心線のそれぞれに少なくとも１つの半導体素子１が跨がるように配置する提案がなされている。
【０００８】
本発明は、反りによって積層間隔が狭くなり、発生する接続部のブリッジを抑制することができる積層型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記問題を解決するために以下の手段を採用する。
【００１０】
本発明では、上下の半導体装置を異なる角度に水平方向回転させて接続を行うことで、反りが最大となる部分において上下のインターポーザー２同士が重ならないように配置することを特徴とする。この反りは、半導体装置を主として構成しているインターポーザー２と半導体素子１の線膨張係数が大きく異なるために発生しており、半導体素子とインターポーザーの距離が最大となる対角方向において、反りが最大となる。積層させた半導体装置の接続部の間隔が狭くなってしまうことで、接続部にブリッジが発生する問題に対し、その原因と言える半導体装置の反りを低減させるのではなく、反りが最大となる部分は、上下のインターポーザー２同士が重ならないように配置し、反りが小さい領域で上下の接続を行うことで問題解決を図る。
【００１１】
図１に示すように、上下の半導体装置を異なる角度に水平方向回転させて積層する構造とする。加熱された際には、図３に示すように、半導体装置の反りが最大となる箇所、つまりインターポーザー２の対角方向の端部は、上部に積層した半導体装置に接触することがない構造とする。
【００１２】
本発明の構造を実現させるために、特殊なプロセスによる半導体装置が必要ではなく、従来通りの製造プロセスによって得られた半導体装置を使用することができる。又、積層の際には、マウンターにて吸着した部品を目標とする角度に回転させた後に搭載することで、本発明の構造を実現させることが可能である。
【発明の効果】
【００１３】
本発明によれば、半導体装置を積層する際に、異なる角度に水平方向回転させることで、加熱時に半導体装置の反りが最大となる各角の周辺部が上下で重ならないようにし、反りによって積層間隔が狭くなり、発生する接続部のブリッジを抑制する効果を得る。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００１５】
＜実施の形態１＞
本発明の実施の形態１に係る半導体装置について説明する。
【００１６】
本実施の形態に係る半導体装置は、図１及び図２に示すように、インターポーザー２の１辺が１３ｍｍ、厚みが０．３ｍｍであり、１辺が６ｍｍの半導体素子１を搭載した半導体装置の上に、インターポーザー２の１辺が１３ｍｍ、厚みが０．３ｍｍであり、１辺が１０ｍｍの半導体素子１を搭載した半導体装置を積層させており、一方の半導体装置を水平方向に４５度回転させた構造をしている。高温状態での半導体装置の様子を図３に示す。
【００１７】
以上のような本発明の半導体装置と図４に示す従来構造を有する半導体装置に対して、リフロー加熱によるメイン基板４への実装を行った際の上下接合部の間隔について評価を行った。従来例の構造を有する半導体装置では、常温において間隔が０．２ｍｍであるのに対してリフロー中の２５０度の雰囲気下では０．１ｍｍ以下になり、接合部におけるブリッジが発生したが、本発明の構成では、常温において上下の半導体装置の接合部の間隔が０．２ｍｍであるのに対し、リフロー中の２５０度の雰囲気下においても間隔が０．１ｍｍ以上となり、ブリッジが発生せず、はんだ付け不良が低減可能となった。
【００１８】
＜実施の形態２＞
次に、本発明の実施の形態１に係る半導体装置について説明する。
【００１９】
本実施の形態に係る半導体装置は、図７及び図８に示すように、半導体装置を３段積層した構造となっている。
【００２０】
実施の形態１の半導体装置に、インターポーザー２の１辺が１３ｍｍ、厚みが０．３ｍｍであり、１辺が６ｍｍの半導体素子１の半導体装置を更に加えた構成となっている。積層方法として、中間に挟まれた半導体装置を水平方向に４５度回転させている。
【００２１】
以上のような本発明の半導体装置に対して、実施の形態１と同様の評価を行った結果、はんだ付け不良が低減可能となった。
【００２２】
＜実施の形態３＞
本発明の実施の形態３に係るプリント配線板について説明する。
【００２３】
本実施の形態に係る半導体装置は、図１０及び図１１に示すように、実施の形態１の半導体装置に対して、上下の半導体装置で重ならない領域に電子部品を搭載した構造となっている。図４に示す従来構造を有する半導体装置では、中間に挟まれる半導体装置のインターポーザー２上には、上下の接続間隔より厚い電子部品を実装することは不可能であるが、本実施の形態に係る半導体装置では、重ならない部分に実装することが可能となる。以上のような本発明の半導体装置に対して、実施の形態１と同様の評価を行った結果、はんだ付け不良が低減可能となった。更に、デカップリングコンデンサを搭載した場合は、インターポーザー２の電源、ＧＮＤバウンスが低減された。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１に係る半導体装置の斜視図である。
【図２】本発明の実施の形態１に係る半導体装置の対角方向の部分断面図である。
【図３】本発明の実施の形態１に係る加熱時の半導体装置の対角方向の部分断面図である。
【図４】従来の積層型の半導体装置の一例を示す斜視図である。
【図５】従来の積層型の半導体装置の一例を示す半導体装置の対角方向の部分断面図である。
【図６】従来の積層型の半導体装置の一例を示す加熱時の半導体装置の対角方向の部分断面図である。
【図７】本発明の実施の形態２に係る半導体装置の斜視図である。
【図８】本発明の実施の形態２に係る半導体装置の対角方向の部分断面図である。
【図９】本発明の実施の形態２に係る加熱時の半導体装置の対角方向の部分断面図である。
【図１０】本発明の実施の形態３に係る半導体装置の斜視図である。
【図１１】本発明の実施の形態３に係る半導体装置の対角方向の部分断面図である。
【図１２】従来の半導体装置の一例を示す斜視図である。
【図１３】従来の半導体装置の一例を示す半導体装置の対角方向の部分断面図である。
【図１４】従来の半導体装置の一例を示す加熱時の半導体装置の対角方向の部分断面図である。
【図１５】従来の半導体装置の別の一例を示す図である。
【符号の説明】
【００２５】
１  半導体素子
２  インターポーザー
３  はんだボール
４  メイン基板（プリント配線板）
５  チップ部品
６  ワイヤー
７  絶縁封止樹脂
【図１】
2006165184.tif 000003
【図２】
2006165184.tif 000004
【図３】
2006165184.tif 000005
【図４】
2006165184.tif 000006
【図５】
2006165184.tif 000007
【図６】
2006165184.tif 000008
【図７】
2006165184.tif 000009
【図８】
2006165184.tif 000010
【図９】
2006165184.tif 000011
【図１０】
2006165184.tif 000012
【図１１】
2006165184.tif 000013
【図１２】
2006165184.tif 000014
【図１３】
2006165184.tif 000015
【図１４】
2006165184.tif 000016
【図１５】
2006165184.tif 000017