(57)【要約】【課題】  ディザリングの適用により発生し得る消費電力の増加を抑えることが可能なディスプレイ装置及びディスプレイパネルの駆動方法を提供する。【解決手段】  プラズマディスプレイパネルにおいて，一部のサブフィールドにディザリングが適用できる。ディザリングが適用されるディザーパターンにしたがって複数の行電極を複数のグループに分割する。複数のグループの中で，１グループの行電極に順次走査パルスを印加した後，他のグループの行電極に順次走査パルスを印加する。これによって，ディザリングにより発生し得るアドレス消費電力を減らすことができる。【選択図】  図４
2006065269.tif 000002
【特許請求の範囲】
【請求項１】
複数の行電極，前記行電極と交差する方向に形成される複数の列電極，及び前記行電極及び前記列電極によりそれぞれ決められる複数のセルを含むディスプレイパネルと，
１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割し，映像データから前記行電極及び前記列電極の駆動を制御する制御信号を生成する制御部と，
各サブフィールドのアドレス期間で前記複数の行電極に選択的に走査パルスを印加し，維持期間で前記行電極に維持放電パルスを印加する第１駆動部と，
前記アドレス期間で前記走査パルスが印加される行電極に形成されるセルの中で発光すべきセルの前記列電極にアドレスパルスを印加する第２駆動部と，
を含んでなり，
前記制御部は，前記映像データによってディザリングが適用されるサブフィールドを決定し，複数のサブフィールドの中で少なくとも前記ディザリングが適用されるサブフィールドで前記ディザリングのディザーパターンに従って前記複数の行電極を複数のグループに分割し，一のグループの行電極に前記走査パルスを選択的に印加した後，他のグループの行電極に前記走査パルスを選択的に印加することを特徴とする，ディスプレイ装置。
【請求項２】
前記制御部は，前記ディザーパターンが２ｎ×２ｎ（ｎは自然数）パターンの場合，前記複数の行電極を奇数番目の行電極からなる第１グループと偶数番目の行電極からなる第２グループに分割することを特徴とする，請求項１に記載のディスプレイ装置。
【請求項３】
前記制御部は，前記ディザーパターンがＮ×Ｎ（Ｎは２以上の整数）パターンの場合，前記複数の行電極をＮ個のグループに分割し，前記Ｎ個のグループの中でｉ（ｉは自然数）番目グループは（Ｎｊ−（Ｎ−ｉ））番（ｊは自然数）のｊ個の行電極からなることを特徴とする，請求項１に記載のディスプレイ装置。
【請求項４】
前記制御部は，前記サブフィールドの中で最小加重値を有するサブフィールドに前記ディザリングを適用することを特徴とする，請求項１〜３のいずれか１項に記載のディスプレイ装置。
【請求項５】
前記制御部は，前記ディザリングが適用されるサブフィールドでのみ前記ディザーパターンに従って前記複数の行電極をグループ化することを特徴とする，請求項１〜３のいずれか１項に記載のディスプレイ装置。
【請求項６】
前記行電極は互いに対をなす第１電極及び第２電極を含み，前記第１電極に前記走査パルスが印加されることを特徴とする，請求項１〜３のいずれか１項に記載のディスプレイ装置。
【請求項７】
前記第１電極と前記第２電極に前記維持放電パルスが交互に印加されることを特徴とする，請求項６に記載のディスプレイ装置。
【請求項８】
前記行電極は，前記第１電極及び第２電極と対をなす第３電極をさらに含み，前記第２電極と前記第３電極に前記維持放電パルスが交互に印加されることを特徴とする，請求項６に記載のディスプレイ装置。
【請求項９】
複数の行電極，前記行電極と交差する方向に形成される複数の列電極，及び前記行電極及び前記列電極によりそれぞれ決められる複数のセルを含み，１フィールドがそれぞれの加重値を有する複数のサブフィールドからなるディスプレイ装置を駆動する方法であって，
映像データに応じて，ディザリングを適用するサブフィールドと前記サブフィールドに適用されるディザーパターンを決定する段階と，
前記ディザーパターンに従って前記ディザーパターンが適用されるサブフィールドでの前記行電極の走査順序を決定する段階と，
前記ディザーパターンが適用されるサブフィールドで，前記ディザーパターンによって決定された走査順序に従って前記行電極に選択的に走査パルスを印加する段階と，
を含むことを特徴とする，ディスプレイ装置の駆動方法。
【請求項１０】
前記複数の行電極は，前記ディザーパターンに応じて複数のグループにグループ化され，前記複数のグループの中で一のグループの行電極を選択的に走査した後，他のグループの行電極を選択的に走査することを特徴とする，請求項９に記載のディスプレイ装置の駆動方法。
【請求項１１】
前記ディザーパターンが２ｎ×２ｎ（ｎは自然数）パターンの場合，前記複数の行電極は，奇数番目の行電極からなる第１グループと偶数番目の行電極からなる第２グループに分割されることを特徴とする，請求項１０に記載のディスプレイ装置の駆動方法。
【請求項１２】
前記ディザーパターンがＮ×Ｎ（Ｎは２以上の整数）パターンの場合，前記複数の行電極はＮ個のグループに分割され，前記Ｎ個のグループの中でｉ（ｉは自然数）番目グループは（Ｎｊ−（Ｎ−ｉ））番（ｊは自然数）のｊ個の行電極からなることを特徴とする，請求項１０に記載のディスプレイ装置の駆動方法。
【請求項１３】
複数の行電極，前記行電極と交差する方向に形成される複数の列電極，及び前記行電極及び列電極によりそれぞれ決められる複数のセルを含み，１フィールドがそれぞれの加重値を有する複数のサブフィールドからなるディスプレイ装置を駆動する方法であって，
映像データを前記複数のサブフィールドでの発光状態又は非発光状態を示すサブフィールドデータに変換する段階と，
前記各サブフィールドでの前記サブフィールドデータに応じて，前記複数のセルの中で発光すべきセルを設定し，前記発光すべきセルとして設定されたセルを前記サブフィールドの加重値に対応する期間のうちに発光させる段階と，
を含み，
発光パターンが前記列電極方向に一定の規則で繰り返されるサブフィールドでは，前記一定の規則に基づいて前記複数の行電極をグループ化し，一のグループの行電極で前記発光すべきセルを設定した後，他のグループの行電極で前記発光すべきセルを設定することを特徴とする，ディスプレイ装置の駆動方法。
【請求項１４】
前記一定の規則は，ディザリングに適用されるディザーパターンによって決定されることを特徴とする，請求項１３に記載のディスプレイ装置の駆動方法。
【請求項１５】
前記ディザーパターンが２ｎ×２ｎ（ｎは自然数）パターンの場合，前記複数の行電極は，奇数番目の行電極からなる第１グループと偶数番目の行電極からなる第２グループに分割されることを特徴とする，請求項１４に記載のディスプレイ装置の駆動方法。
【請求項１６】
前記ディザーパターンがＮ×Ｎ（Ｎは２以上の整数）パターンの場合，前記複数の行電極はＮ個のグループに分割され，前記Ｎ個のグループの中でｉ（ｉは自然数）番目グループは（Ｎｊ−（Ｎ−ｉ））番（ｊは自然数）のｊ個の行電極からなることを特徴とする，請求項１４に記載のディスプレイ装置の駆動方法。
【請求項１７】
複数の行電極，前記行電極と交差する方向に形成される複数の列電極，及び前記行電極及び列電極によりそれぞれ決められる複数のセルを含むディスプレイパネルと，
１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割し，映像データから前記行電極及び前記列電極の駆動を制御する制御信号を生成し，前記映像データに応じてディザリングが適用されるサブフィールドを決定し，前記複数のセルに対応するデータにディザーパターンを適用する制御部と，
各サブフィールドにおいて，前記複数の行電極に選択的に走査パルスを印加し，前記走査パルスが印加される行電極に形成されるセルの中で発光すべきセルの前記列電極にアドレスパルスを印加する駆動部と，
を含んでなり，
前記制御部は，前記ディザーパターンが適用されるサブフィールドにおいて，前記ディザーパターンの第１ディザー係数が適用される複数の行電極に前記走査パルスを選択的に印加した後，前記ディザーパターンの第２ディザー係数が適用される複数の行電極に前記走査パルスを選択的に印加することを特徴とする，ディスプレイ装置。
【請求項１８】
前記第１ディザー係数と前記第２ディザー係数は，列方向に隣接した二つのセルにそれぞれ適用されるディザー係数であることを特徴とする，請求項１７に記載のディスプレイ装置。
【請求項１９】
前記第１ディザー係数と前記第２ディザー係数は相違した値であることを特徴とする，請求項１７又は１８に記載のディスプレイ装置。
【請求項２０】
複数の行電極，前記行電極と交差する方向に形成される複数の列電極，及び前記行電極及び列電極によりそれぞれ決められる複数のセルを含むディスプレイパネルと，
１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割し，映像データから前記行電極及び前記列電極の駆動を制御する制御信号を生成し，前記映像データに応じてディザリングが適用されるサブフィールドを決定する制御部と，
各サブフィールドにおいて，前記複数の行電極に選択的に走査パルスを印加し，前記走査パルスが印加される行電極に形成されるセルの中で発光すべきセルの前記列電極にアドレスパルスを印加する駆動部と，
を含んでなり，
前記制御部は，前記ディザーパターンが適用されるサブフィールドにおける前記複数の行電極に前記走査パルスを印加する順序を，前記ディザーパターンが適用されないサブフィールドにおける前記複数の行電極に前記走査パルスを印加する順序と異なるように設定することを特徴とする，ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は，気体放電により生成されたプラズマにより文字又は映像を表示するプラズマディスプレイパネルを用いてなるディスプレイ装置である。このようなプラズマディスプレイパネルには複数の画素（放電セル）が行列形態に配列され，このような画素は映像を表示するとき，発光／非発光のみを行う。したがって，プラズマディスプレイパネルにおける画素の階調は，各画素の発光時間によって決定され，このため，プラズマディスプレイパネルは，一般に，１ＴＶフィールドがそれぞれの加重値を有する複数のサブフィールドに分割されて駆動される。各サブフィールドの加重値によって，当該サブフィールドで画素が発光する時間が決定され，複数のサブフィールドのうち，画素が発光するサブフィールドの組み合わせに応じて階調が表現される。
【０００３】
各サブフィールドにおいて，各画素の発光／非発光を決定するため，各サブフィールドにはアドレス期間が必要である。アドレス期間では，行電極に順次走査パルスが印加され，各走査パルスが印加される行電極に形成された画素の中で発光すべき画素に接続された列電極にアドレスパルスが印加される。これによって，発光すべき画素が選択される。
【０００４】
このように，行電極を順次走査するため，アドレス期間として常に一定の長さの時間が必要となる。１ＴＶフィールドの期間は所定値に設定（ＮＴＳＣの場合，１６．６７ｍｓ）に設定されるため，１ＴＶフィールドに割り当てられるサブフィールドの数は制限される。このようなサブフィールド数の制限により，プラズマディスプレイパネルで表現し得る階調のレベルは限定される。詳細な階調を表現するためには，例えばディザリング（ｄｉｔｈｅｒｉｎｇ）が使用される。
【０００５】
ディザリングは，一定規則のディザーパターンで各画素のデータを変更するものであり，ディザーパターンの規則に応じて隣接画素の発光及び非発光パターンが変更される。例えば，上下左右に隣接した四つの画素に２×２のディザーパターンを適用して１／４階調を表現する場合，階調“１”を表現するサブフィールドにおいて，４画素のいずれか１画素は発光状態に設定され，残り三つの画素は非発光状態に設定される。つまり，１画素にはアドレスパルスを印加し，残り３画素にはアドレスパルスを印加しない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら，隣接した２画素のうち，一の画素にアドレスパルスを印加した後，他の画素にアドレスパルスを印加しない（アドレスパルスを遮断する）ためには，スイッチング動作が必要となる。したがって，従来，スイッチングによる電力損失が発生するという問題があった。また，行電極と列電極により容量性成分が形成されるため，アドレスパルスで発生する電圧変更により無効電力が発生して消費電力が増加するという問題があった。
【０００７】
本発明は，このような問題に鑑みてなされたものであり，その目的は，ディザリングの適用により発生し得る消費電力を低減することが可能な，新規かつ改良されたディスプレイ装置及びディスプレイ装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために，本発明によれば，ディザリングが適用されるサブフィールドのアドレス期間において，走査順序が適宜変更される。
【０００９】
本発明の第１の観点によれば，ディスプレイパネルと，制御部，第１制御部，及び第２駆動部を含むディスプレイ装置が提供される。このうち，ディスプレイパネルは，複数の行電極，行電極と交差する方向に形成される複数の列電極，及び行電極及び列電極によりそれぞれ決められる複数のセルを含む。制御部は，１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割し，映像データから行電極及び列電極の駆動を制御する制御信号を生成する。第１駆動部は，各サブフィールドのアドレス期間で複数の行電極に選択的に走査パルスを印加し，維持期間で行電極に維持放電パルスを印加する。第２駆動部は，アドレス期間で走査パルスが印加される行電極に形成されるセルの中で発光すべきセルの列電極にアドレスパルスを印加する。さらに，制御部は，映像データによってディザリングが適用されるサブフィールドを決定し，複数のサブフィールドの中で少なくともディザリングが適用されるサブフィールドでディザリングのディザーパターンに従って複数の行電極を複数のグループに分割し，一のグループの行電極に走査パルスを選択的に印加した後，他のグループの行電極に走査パルスを選択的に印加する。
【００１０】
制御部は，ディザーパターンが２ｎ×２ｎ（ｎは自然数）パターンの場合，複数の行電極を奇数番目の行電極からなる第１グループと偶数番目の行電極からなる第２グループに分割することが好ましい。
【００１１】
また，制御部は，ディザーパターンがＮ×Ｎ（Ｎは２以上の整数）パターンの場合，複数の行電極をＮ個のグループに分割することが好ましい。またこの場合，Ｎ個のグループの中でｉ（ｉは自然数）番目グループは，（Ｎｊ−（Ｎ−ｉ））番（ｊは自然数）のｊ個の行電極，すなわち，ｉ番目，（Ｎ＋１）番目，（２Ｎ＋ｉ）番目，…の行電極からなることが好ましい。具体的には，Ｎが“２”，ｉとｊが“１”の場合，１（ｉ）番目のグループは，１（＝２×１−（２−１））番目の１（ｊ）個の行電極からなる。
【００１２】
本発明の第２の観点によれば，複数の行電極，行電極と交差する方向に形成される複数の列電極，及び行電極及び列電極によりそれぞれ決められる複数のセルを含み，１フィールドがそれぞれの加重値を有する複数のサブフィールドからなるディスプレイ装置を駆動する方法が提供される。ここで，映像データに応じて，ディザリングを適用するサブフィールドとこのサブフィールドで適用されるディザーパターンを決定し，ディザーパターンに従ってディザーパターンが適用されるサブフィールドでの行電極の走査順序を決定し，ディザーパターンが適用されるサブフィールドで，ディザーパターンによって決定された走査順序に従って行電極に選択的に走査パルスを印加する。
【００１３】
本発明の第３の観点によれば，映像データを複数のサブフィールドでの発光又は非発光状態を示すサブフィールドデータに変換するディスプレイ装置を駆動する方法が提供される。そして，各サブフィールドでのサブフィールドデータに応じて，複数のセルの中で発光すべきセルを設定し，発光すべきセルとして設定されたセルをサブフィールドの加重値に対応する期間のうちに発光させる。ここで，発光パターンが列電極方向に一定の規則で繰り返されるサブフィールドでは，一定の規則に基づいて複数の行電極をグループ化し，一のグループの行電極で発光すべきセルを設定した後，他のグループの行電極で発光すべきセルを設定する。
【００１４】
本発明の第４の観点によれば，ディスプレイパネル，制御部，及び駆動部を含むディスプレイ装置が提供される。ここで，ディスプレイパネルは，複数の行電極，行電極と交差する方向に形成される複数の列電極，及び行電極及び列電極によりそれぞれ決められる複数のセルを含む。制御部は，１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割し，映像データから行電極及び列電極の駆動を制御する制御信号を生成し，映像データに応じてディザリングが適用されるサブフィールドを決定する。そして，駆動部は，各サブフィールドにおいて，複数の行電極に選択的に走査パルスを印加し，走査パルスが印加される行電極に形成されるセルの中で発光すべきセルの列電極にアドレスパルスを印加する。さらに，制御部は，複数のセルに対応するデータにディザーパターンを適用し，ディザーパターンが適用されるサブフィールドにおいて，ディザーパターンの第１ディザー係数が適用される複数の行電極に走査パルスを選択的に印加した後，ディザーパターンの第２ディザー係数が適用される複数の行電極に走査パルスを選択的に印加する。
【００１５】
また，制御部は，ディザーパターンが適用されるサブフィールドにおける複数の行電極に走査パルスを印加する順序を，ディザーパターンが適用されないサブフィールドにおける複数の行電極に走査パルスを印加する順序と異なるように設定するようにしてもよい。
【発明の効果】
【００１６】
本発明によれば，ディザリングが適用されるサブフィールドにおいて，ディザーパターンに応じてディザー係数が一致する行電極が同じグループに設定され，このうち，一のグループの行電極が先に走査され，その後，他のグループの行電極が走査される。これによって，ディザーパターンにより発生するスイッチング損失の増加又は無効電力の増加を防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１８】
図１は，本発明の実施の形態に係るプラズマディスプレイ装置の概略的な概念図であり，図２は，複数のサブフィールドに分割された１フィールドの一例を示す図であり，図３は，アドレス電極に接続されたアドレス選択回路３１０を示す図であり，図４は，図１の制御部２００の部分ブロック図である。
【００１９】
図１に示すように，本発明の実施の形態に係るプラズマディスプレイ装置は，プラズマディスプレイパネル１００，制御部２００，アドレス電極駆動部３００，維持電極（Ｙ電極）駆動部４００，及び走査電極（Ｘ電極）駆動部５００を含む。
【００２０】
プラズマディスプレイパネル１００は，行方向に延びており，走査機能及び表示機能をする複数の行電極と，列方向に延びており，アドレス機能をする複数の列電極とを含む。図１においては，列電極を，アドレス電極Ａ１〜Ａｍ（以下，「Ａ電極」という）として示し，行電極を，互いに対をなす維持電極Ｘ１〜Ｘｎ（以下，「Ｘ電極」という）と走査電極Ｙ１〜Ｙｎ（以下，「Ｙ電極」という）として示した。ここで，Ａ電極Ａ１〜ＡｍとＸ電極Ｘ１〜Ｘｎ及びＹ電極Ｙ１〜Ｙｎとの交差部にある放電空間が放電セル（以下，「セル」という）を形成する。
【００２１】
制御部２００は，外部から映像信号を受信し，アドレス制御信号，維持電極駆動制御信号，及び走査電極駆動制御信号を出力し，図２に示すように，１フィールド（一般に，１フレームに対応する）をそれぞれの加重値を有する複数のサブフィールドＳＦ１〜ＳＦ８に分割する。そして，各サブフィールドＳＦ１〜ＳＦ８は，複数のセルの中で発光すべきセルを選択するアドレス期間ＡＤ１〜ＡＤ８と，アドレス期間ＡＤ１〜ＡＤ８において選択されたセルを当該サブフィールドの加重値に対応する期間で維持放電させる維持期間Ｓ１〜Ｓ８とからなる。また，各サブフィールド又は一部のサブフィールドは，セルの状態を初期化するリセット期間をさらに含むことができる。
【００２２】
アドレス期間において，走査電極駆動部５００は，Ｙ電極Ｙ１〜Ｙｎが選択される順に（例えば，順次）Ｙ電極Ｙ１〜Ｙｎに走査電圧を有する走査パルスを印加し，アドレス電極駆動部３００は，制御部２００からアドレス駆動制御信号を受信し，各Ｙ電極に走査パルスが印加される都度，発光すべきセルを選択するため，アドレス電圧を有するアドレスパルスを各Ａ電極に印加する。この際，非発光セルのＡ電極には非アドレス電圧（一般に，接地電圧）が印加される。すなわち，アドレス期間において，走査パルスが印加されたＹ電極と，このＹ電極に走査パルスが印加されるときアドレスパルスが印加されたＡ電極とにより形成されるセルが発光すべきセルとして選択されたことになる。
【００２３】
そして，図３に示すように，アドレス電極駆動部３００は，複数のアドレス電極Ａ１〜Ａｍにそれぞれ接続される複数のアドレス選択回路３１０を含む。なお，図３には，ｊ番目アドレス電極Ａｊに接続されるアドレス選択回路３１０のみを示す。アドレス選択回路３１０は，アドレス電圧Ｖａを供給する電源とアドレス電極Ａｊに接続されるスイッチＡＨと，非アドレス電圧０Ｖとアドレス電極Ａｊに接続されるスイッチＡＬとを含む。図３においては，スイッチＡＨ，ＡＬとしてＮＭＯＳトランジスタを示したが，これと同等な機能をする他のスイッチを使用することもできる。このようなアドレス選択回路３１０において，スイッチＡＨがターンオンすると，アドレスパルスがアドレス電極Ａｊに印加され，スイッチＡＬがターンオンすると，非アドレス電圧がアドレス電極Ａｊに印加される。
【００２４】
維持期間において，維持電極駆動部４００と走査電極駆動部５００は，制御部２００から制御信号を受信し，Ｘ電極Ｘ１〜ＸｎとＹ電極Ｙ１〜Ｙｎに維持放電パルスを交互に印加する。このとき維持放電パルスの数は当該サブフィールドの加重値によって決定される。アドレス期間で発光すべきセルとして選択されたセルでは，維持放電パルスにより維持放電パルスの数に対応する回数だけ放電が起こる。
【００２５】
図４に示すように，制御部２００は，ディザリング部２１０及びサブフィールド変換部２２０を含む。なお，入力される映像データを逆ガンマ補正する場合，制御部２００は，逆ガンマ補正部（図示せず）をさらに含むことができる。ディザリング部２１０は，入力される映像データ又は逆ガンマ補正部で補正された映像データの一部ビットに対し，ディザーパターンを用いてディザリング処理を行う。サブフィールド変換部２２０は，ディザリング処理された映像データを複数のサブフィールドにマッピングしてサブフィールドデータを生成し，ディザリング処理結果に応じて各サブフィールドでのアドレッシング方法を決定する。例えば，サブフィールド変換部２２０は，ディザリング処理が適用されるサブフィールドでは奇数行電極に対して先にアドレッシングを行った後，偶数行電極に対してアドレッシングを行うように決定する。
【００２６】
サブフィールド変換部２２０で生成されたサブフィールドデータは，各サブフィールドにおいて該当セルの発光／非発光を示すデータである。図２に示すように，２５６レベルの階調を表現するため，１フィールドがそれぞれの加重値が１，２２，２３，２４，２５，２６，２７である八つのサブフィールドＳＦ１〜ＳＦ８に分離されるものと仮定すると，例えば，１３９階調の映像データに対応するサブフィールドデータは図２のサブフィールド配列の逆順に“１０００１０１１”となる。すると，“１”のデータに対応するサブフィールドＳＦ１，ＳＦ２，ＳＦ４，ＳＦ８で該当セルのＹ電極に走査パルスが印加されるとき，当該セルのＡ電極にアドレスパルスが印加されて，当該セルが発光すべきセルとして選択される。そして，“０”のデータに対応するサブフィールドＳＦ３，ＳＦ５〜ＳＦ７では，該当セルのＹ電極に走査パルスが印加されるとき，当該セルのＡ電極に非アドレス電圧が印加される。
【００２７】
次に，制御部２００におけるディザリング処理について詳細に説明する。まず，先に仮定したように，複数のサブフィールドで８ビット（２５６レベル）階調の表現が可能であり，ディザリング部２１０に入力される映像データが１０ビットである場合を例として説明する。
【００２８】
図５は，本発明の第１の実施の形態に係るディザリング部２１０を示すブロック図である。図６ａ〜図６ｄはそれぞれ，図５のディザリング部２１０のディザーパターンを示す図である。また，図７ａ，図９ａ，及び図１０ａはそれぞれ，図６ｂ，図６ｃ，及び図６ｄのディザーパターンが提供された場合の発光パターンを示す図である。図７ｂ，９ｂ，及び図１０ｂはそれぞれ，従来技術による図７ａ，図９ａ，及び図１０ａの発光パターンでのアドレスパルス印加方法を示す図であり，図７ｃ，図９ｃ，及び図１０ｃはそれぞれ，本発明の第１の実施の形態に係る図７ａ，図９ａ，及び図１０ａの発光パターンでのアドレスパルス印加方法を示す図である。図８は，本発明の第１の実施の形態に係るアドレス期間での走査方法を示す図である。
【００２９】
図５に示すように，ディザリング部２１０は，加算器２１１，ディザー係数発生器２１２，及び表現ビット抽出器２１３からなる。加算器２１１は，１０ビット映像データに，ディザー係数発生器２１２が発生させたディザー係数を加える。表現ビット抽出器２１３は，加算器２１１から出力された１０ビット映像データの中で最上位８ビットの映像データを抽出する。ディザー係数発生器２１２は，映像データの最下位２ビットによってディザー係数を生成して加算器２１１に伝達する。
【００３０】
ディザー係数発生器２１２は，図６ａ〜図６ｄに示すように，２×２ディザーパターンを使用する場合，上下左右に隣接した四つのセルを１組としてディザー係数ａ，ｂ，ｃ，ｄを生成する。例えば，ディザー係数発生器２１２は，ｉ行ｊ列，ｉ行（ｊ＋１）列，（ｉ＋１）行ｊ列，及び（ｉ＋１）行（ｊ＋１）列のセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）を１組とし，これらのセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）にそれぞれ対応するようにディザー係数ａ，ｂ，ｃ，ｄを生成する。加算器２１１において，ディザー係数ａは，ｉ行ｊ列のセルＣｉｊの映像データに加算され，ディザー係数ｂは，ｉ行（ｊ＋１）列のセルＣｉ（ｊ＋１）の映像データに加算され，ディザー係数ｃは，ｊ列のセルＣ（ｉ＋１）ｊの映像データに加算され，ディザー係数ｄは，（ｉ＋１）行（ｊ＋１）列のセルＣ（ｉ＋１）（ｊ＋１）の映像データに加算される。
【００３１】
そして，図６ａのディザー係数ａ，ｂ，ｃ，ｄは，１組のセルで下位２ビットに対応する階調を表現し得るように生成される。ここで，ディザー係数は，上位８ビットの中で下位８番目ビットに対応する値である。すなわち，ディザー係数“１”は“１００”に対応する値，ディザー係数“０”は“０００”に対応する値である。例えば，下位２ビットが“０１”の場合，図６ｂに示すように，ディザー係数ａ，ｂ，ｃ，ｄはそれぞれ，“１”，“０”，“０”，“０”に設定され，四つの平均階調が“０１”となるようにすることができる。下位２ビットが“１０”の場合，図６ｃに示すように，ディザー係数ａ，ｂ，ｃ，ｄはそれぞれ，“１”，“０”，“０”，“１”に設定され，四つの平均階調が“１０”となるようにすることができる。また，下位２ビットが“１１”の場合，図６ｄに示すように，ディザー係数ａ，ｂ，ｃ，ｄはそれぞれ，“１”，“０”，“１”，“１”に設定され，四つの平均階調が“１１”となるようにすることができる。
【００３２】
図６ｂ〜図６ｄに示すようなディザーパターンにおいては，同じＡ電極（列電極）に形成されるセルのディザー係数が異なる場合が発生する。図６ｂの場合，二つのセルＣｉｊ，Ｃ（ｉ＋１）ｊのディザー係数ａ，ｃが相違し，図６ｃの場合，二つのセルＣｉｊ，Ｃ（ｉ＋１）ｊのディザー係数ａ，ｃ及び二つのセルＣｉ（ｊ＋１），Ｃ（ｉ＋１）（ｊ＋１）のディザー係数ｂ，ｄがそれぞれ相違し，図６ｄの場合，二つのセルＣｉ（ｊ＋１），Ｃ（ｉ＋１）（ｊ＋１）のディザー係数ｂ，ｄが相違する。ところで，一般に隣接したセルの映像データは類似値を有するため，ディザー係数が加算された後，表現ビット抽出器２１３で抽出された四つのセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）の映像データの中で８番目ビットの値が変わり得る。
【００３３】
四つのセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）の映像データの上位８ビットが同一な場合，二つのセルＣｉｊ，Ｃ（ｉ＋１）ｊに図６ｂのディザーパターンが適用されると，表現ビット抽出器２１３から出力される８ビットデータの中で下位８番目ビットの値が変わる。
【００３４】
例えば，１／４階調“０００００００００１”を表現する場合を考える。図６ｂの２×２ディザーパターンが適用されて，最小加重値サブフィールドＳＦ１での発光パターンは，図７ａに示すようになる。すなわち，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９に形成されたサブフィールドデータは列方向に“１”と“０”が繰り返され，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０に形成されたセルのサブフィールドデータは“０”である。
【００３５】
サブフィールドＳＦ１のアドレス期間において，走査パルスがＹ電極に印加されたとき，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０に接続されたアドレス選択回路３１０では，常にスイッチＡＨがターンオンしている。そして，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９に接続されたアドレス選択回路３１０では，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７に走査パルスが印加されたとき，スイッチＡＨがターンオンし，スイッチＡＬがターンオフし，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８に走査パルスが印加されたとき，スイッチＡＨがターンオフし，スイッチＡＬがターンオンする。したがって，従来技術のように，Ｙ電極が置かれた順に走査パルスがＹ電極に印加されると，Ａ電極Ａ１〜Ａ１０には図７ｂに示すようなパルスが印加され，偶数番目アドレス選択回路３１０ではスイッチＡＨ，ＡＬのオン／オフが繰り返されてスイッチによる電力損失が発生する。また，Ａ電極Ａ１〜Ａ１０の電圧をアドレス電圧Ｖａから接地電圧（０Ｖ）に減少させ，あるいは接地電圧（０Ｖ）からアドレス電圧Ｖａに増加させたとき，Ａ電極Ａ１〜Ａ１０が接続されたパネルが容量成分として作用するため，無効電力による損失が発生する。例えば，図７ａのように，行方向に１０個，列方向に８個のセルがある領域を考えると，無効電力損失Ｐ２１は，奇数番目Ａ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７でそれぞれ列方向に８回のスイッチングが発生するため，下記の数式１のようになる。
【００３６】
【数１】
2006065269.tif 000003
【００３７】
ここで，ＣｐはＡ電極が接続されたパネルで形成される容量である。
【００３８】
これに対して，本発明の第１の実施の形態によれば，ディザーパターンが適用されるサブフィールドＳＦ１で，図８に示すように，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７を先に走査した後，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８を走査する。すなわち，図７ａにおいて，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７に選択的に（例えば，順次）走査パルスを印加した後，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８に選択的に（例えば，順次）走査パルスを印加する。これによって，Ａ電極Ａ１〜Ａ１０には，図７ｃのようなパルスが印加される。ここで，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８を先に走査した後，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７を走査することもできる。こうすると，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７に走査パルスが印加される間，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９のサブフィールドデータは常に“１”であるため，スイッチング電力損失と無効電力損失が発生しない。そして，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８に走査パルスが印加される間，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９のサブフィールドデータは常に“０”であるため，スイッチング電力損失と無効電力損失が発生しない。すなわち，スイッチング損失及び無効電力損失は，奇数番目Ｙ電極の走査が終了した後，偶数番目Ｙ電極の走査が開始するときにだけ発生する。
【００３９】
つぎに，２／４階調“００００００００１０”を表現する場合，図６ｃの２×２ディザーパターンが適用されて，最小加重値サブフィールドＳＦ１での発光パターンは図９ａに示すようになる。すなわち，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９に形成されたセルのサブフィールドデータは列方向に“１”と“０”が繰り返され，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０に形成されたセルのサブフィールドデータは列方向に“０”と“１”が繰り返される。
【００４０】
この場合，従来技術の如く，Ｙ電極が置かれた順に走査パルスがＹ電極に印加されると，Ａ電極Ａ１〜Ａ１０には図９ｂのようなパルスが印加されて，全てのアドレス選択回路３１０でスイッチングによる電力損失と無効電力損失が発生する。図９ａのような場合，無効電力損失Ｐ２２は，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９でそれぞれ列方向に８回のスイッチングが発生し，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０でもそれぞれ列方向に８回のスイッチングが発生するため，下記の数式２のようになる。
【００４１】
【数２】
2006065269.tif 000004
【００４２】
したがって，前述したように，ディザーパターンが適用されるサブフィールドＳＦ１において，図８に示すように，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７を先に走査した後，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８を走査する。これによって，Ａ電極Ａ１〜Ａ１０には，図９ｃのようなパルスが印加される。こうすると，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７に走査パルスが印加される間，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９のサブフィールドデータは常に“１”であり，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０のサブフィールドデータは常に“０”である。したがって，スイッチング電力損失と無効電力損失が発生しない。そして，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８に走査パルスが印加される間，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９のサブフィールドデータは常に“０”であり，偶数番目Ａ電極Ａ２，Ａ４，Ａ８，Ａ１０のサブフィールドデータは常に“１”であるため，スイッチング電力損失と無効電力損失が発生しない。
【００４３】
つぎに，３／４階調“００００００００１１”を表現する場合，図６ｄの２×２ディザーパターンが適用されて，最小加重値サブフィールドＳＦ１での発光パターンは，図１０ａに示すようになる。すなわち，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９に形成されたセルのサブフィールドデータは，常に“１”であり，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０に形成されたセルのサブフィールドデータは，列方向に“０”と“１”が繰り返される。
【００４４】
この場合，従来技術の如く，Ｙ電極が置かれた順に走査パルスがＹ電極に印加されると，Ａ電極Ａ１〜Ａ１０には図１０ｂのようなパルスが印加されて，偶数番目アドレス選択回路３１０でスイッチングによる電力損失と無効電力損失が発生する。図１０ａのような場合，無効電力損失Ｐ２３は，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０でそれぞれ列方向に８回のスイッチングが発生し，奇数番目Ａ電極Ａ１，Ａ３，Ａ５，Ａ７，Ａ９でそれぞれ２回のスイッチングが発生するため，下記の数式３のようになる。
【００４５】
【数３】
2006065269.tif 000005
【００４６】
したがって，前述したように，ディザーパターンが適用されるサブフィールドＳＦ１において，図８に示すように，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７を先に走査した後，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８を走査する。これによって，Ａ電極Ａ１〜Ａ１０には，図１０ｃのようなパルスが印加される。こうすると，奇数番目Ｙ電極Ｙ１，Ｙ３，Ｙ５，Ｙ７に走査パルスが印加される間，偶数番目Ａ電極Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０のサブフィールドデータは常に“１”であるため，スイッチング電力損失と無効電力損失が発生しない。そして，偶数番目Ｙ電極Ｙ２，Ｙ４，Ｙ６，Ｙ８に走査パルスが印加される間，偶数番目Ａ電極Ａ２，Ａ４，Ａ８，Ａ１０のサブフィールドデータは常に“１”であるため，スイッチング電力損失と無効電力損失が発生しない。
【００４７】
以上は全画面が１／４，２／４，及び３／４階調を表現する場合を例として説明したが，一般的な場合にも図６ｂ〜図６ｄのパターンが選択的に適用されるため，Ｙ電極が置かれた順に走査すると，スイッチング電力損失と無効電力損失が発生する。この点，本発明の第１の実施の形態によれば，ディザーパターンが適用されるサブフィールドで奇数番目Ｙ電極を走査した後，偶数番目Ｙ電極を走査し，あるいは偶数番目Ｙ電極を走査した後，奇数番目Ｙ電極を走査するため，電力損失を減らすことができる。そして，本発明の第１の実施の形態においては，２×２ディザーパターンを例として説明したが，Ｎ×Ｎディザーパターン（Ｎは３以上の整数）にも本発明の適用は可能である。例えば，３×３ディザーパターンが使用される場合は，複数のＹ電極を，（３ｉ−２）番目Ｙ電極Ｙ１，Ｙ４，Ｙ７，…からなる第１グループ，（３ｉ−１）番目Ｙ電極Ｙ２，Ｙ５，Ｙ８，…からなる第２グループ，及び３ｉ番目Ｙ電極Ｙ３，Ｙ６，Ｙ９，…からなる第３グループに分割し，第１，第２，及び第３グループの中で１グループのＹ電極を選択的に走査した後，他のグループのＹ電極を走査し，残りグループのＹ電極を走査するとよい。
【００４８】
ところで，一般にディザーパターンは，２ｋ×２ｋディザーパターンからなり，２ｋ×２ｋディザーパターンは，図１１に示すように，互いに類似したパターンを有する四つの２ｋ−１×２ｋ−１ディザーパターンからなる。すなわち，２ｋ×２ｋディザーパターンは，類似した形態を有する複数の２×２ディザーパターンからなるため，２×２ディザーパターンで消費電力を減らし得るように行電極をグループ化すると，２ｋ×２ｋディザーパターンでも消費電力を減らすことができる。
【００４９】
以上，本発明の第１の実施の形態においては，入力される映像データにディザー係数を加算した後，特定ビットを抽出してサブフィールドデータを生成するものと説明したが，これとは異なり，サブフィールドデータを先に生成した後，ディザリングが適用されるサブフィールドのサブフィールドデータにディザー係数を加算することもできる。また，ディザーパターンにおいて，フレームによってディザー係数の位置を変更させることもでき，例えばフレームごとに又は一定数のフレームごとにディザー係数を一定方向に回転させることもできる。
【００５０】
そして，本発明の第１の実施の形態においては，入力される映像データの最下位ビットをディザリングで処理して，最小加重値を有するサブフィールドＳＦ１にディザーパターンが適用された。これとは異なり，最小加重値サブフィールドＳＦ１とは別のサブフィールドにもディザーパターンが適用可能である。この場合にも，ディザーパターンが適用されるサブフィールドにおいては，走査順序にしたがって行電極をグループ化することができる。以下にこのような実施形態を図１２に基づいて詳細に説明する。
【００５１】
図１２は，本発明の第２の実施の形態に係るアドレス期間での走査方法を示す図である。
【００５２】
図１２には，最小加重値サブフィールドＳＦ１の加重値が“１”であり，次の加重値サブフィールドＳＦ２の加重値が“４”である場合に，階調“２”を表現するためにディザリングを使用する構成が例として示されている。ここで，階調“２”を表現するため，隣接した四つのセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）の１番目サブフィールドＳＦ１に“１”が割り当てられ，２番目サブフィールドＳＦ２に図６ｂのようなディザーパターンが適用される。すると，四つのセルＣｉｊ，Ｃｉ（ｊ＋１），Ｃ（ｉ＋１）ｊ，Ｃ（ｉ＋１）（ｊ＋１）の階調の平均により階調“２”が表現される。したがって，このような場合には，２番目サブフィールドＳＦ２において，前述したように，奇数番目行電極からなるグループを先に走査し，次いで偶数番目行電極からなるグループを走査することができる。これによって，ディザーパターンにより発生する電力損失を減らすことができる。
【００５３】
以上説明したように，本発明は，ディザリングが適用されて階調が表現される場合，ディザリングが適用されるサブフィールドに適用することができる。ここで，各サブフィールドで適用されるディザーパターンによって行電極がグループ化され，１グループの行電極が選択的に（例えば，順次）走査された後，他のグループの行電極が選択的に走査される。すなわち，ディザーパターンが適用されるディザー係数に応じて，ディザー係数が一致する行電極が同じグループに設定される。
【００５４】
そして，赤色（Ｒ），緑色（Ｇ），及び青色（Ｂ）のセルにより１色相が表現される場合，ディザーパターンを各色相別に隣接したセルに適用することもでき，物理的に隣接したセルに適用することもできる。
【００５５】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５６】
例えば，本発明の実施として，プラズマディスプレイ装置を例に説明したが，本発明は，１ＴＶフィールドが複数のサブフィールドに分割され，各サブフィールドがアドレス期間を有する形態の駆動方法をとるディスプレイ装置においてディザリングが適用される全ての場合に適用できる。
【産業上の利用可能性】
【００５７】
本発明は，ディザリング機能を有するプラズマディスプレイパネルに適用可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態に係るプラズマディスプレイ装置の概略概念図である。
【図２】複数のサブフィールドに分割された１フィールドの一例を示す図である。
【図３】アドレス電極に接続されるアドレス選択回路を示す図である。
【図４】図１のプラズマディスプレイ装置が有する制御部の部分ブロック図である。
【図５】本発明の第１の実施の形態に係るディザリング部を示すブロック図である。
【図６ａ】図５のディザリング部のディザーパターン（その１）を示す図である。
【図６ｂ】図５のディザリング部のディザーパターン（その２）を示す図である。
【図６ｃ】図５のディザリング部のディザーパターン（その３）を示す図である。
【図６ｄ】図５のディザリング部のディザーパターン（その４）を示す図である。
【図７ａ】図６ｂのディザーパターンが適用された場合の発光パターンを示す図である。
【図７ｂ】従来技術による図７ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図７ｃ】本発明の第１の実施の形態による図７ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図８】本発明の第１の実施の形態によるアドレス期間での走査方法を示す図である。
【図９ａ】図６ｃのディザーパターンが適用された場合の発光パターンを示す図である。
【図９ｂ】従来技術による図９ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図９ｃ】本発明の第１の実施の形態による図９ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図１０ａ】図６ｄのディザーパターンが適用された場合の発光パターンを示す図である。
【図１０ｂ】従来技術による図１０ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図１０ｃ】本発明の第１の実施の形態による図１０ａの発光パターンでのアドレスパルス印加方法を示す図である。
【図１１】２Ｋ×２Ｋディザーパターンの規則性を示す図である。
【図１２】本発明の第２の実施の形態によるアドレス期間での走査方法を示す図である。
【符号の説明】
【００５９】
１００    プラズマディスプレイパネル
２００    制御部
２１０    ディザリング部
２１１    加算器
２１２    ディザー係数発生器
２１３    表現ビット抽出器
２２０    サブフィールド変換部
３００    アドレス電極駆動部
３１０    アドレス選択信号
４００    維持電極駆動部
５００    走査電極駆動部
Ａ１〜Ａｍ    アドレス電極
Ｘ１〜Ｘｎ    維持電極
Ｙ１〜Ｙｎ    走査電極
【図１】
2006065269.tif 000006
【図２】
2006065269.tif 000007
【図３】
2006065269.tif 000008
【図４】
2006065269.tif 000009
【図５】
2006065269.tif 000010
【図６ａ】
2006065269.tif 000011
【図６ｂ】
2006065269.tif 000012
【図６ｃ】
2006065269.tif 000013
【図６ｄ】
2006065269.tif 000014
【図７ａ】
2006065269.tif 000015
【図７ｂ】
2006065269.tif 000016
【図７ｃ】
2006065269.tif 000017
【図８】
2006065269.tif 000018
【図９ａ】
2006065269.tif 000019
【図９ｂ】
2006065269.tif 000020
【図９ｃ】
2006065269.tif 000021
【図１０ａ】
2006065269.tif 000022
【図１０ｂ】
2006065269.tif 000023
【図１０ｃ】
2006065269.tif 000024
【図１１】
2006065269.tif 000025
【図１２】
2006065269.tif 000026