(57)【要約】【課題】  圧電発振回路と、この回路から出力されるクロック信号の分配回路とをパッケージに搭載した差動出力圧電発振器およびこの発振器を搭載した電子機器を提供する。  【解決手段】  差動出力圧電発振器１０は、圧電発振回路と、前記圧電発振回路から出力される信号に基づいて差動信号を出力するバッファと、前記バッファに接続し、前記差動信号を伝送する一対の伝送線路２４と、前記各伝送線路２４上に電気的に接続し、いずれか一方の前記伝送線路を跨いで前記伝送線路２４の側方に前記差動信号を引出す受動素子２８と、前記受動素子２８に接続し、前記受動素子２８を介して引出された差動信号を伝送する分配伝送線路２６とを備えた構成である。【選択図】    図１
2006041932.tif 000002
【特許請求の範囲】
【請求項１】
圧電発振回路と、
前記圧電発振回路から出力される信号に基づいて差動信号を出力するバッファと、
前記バッファに接続し、前記差動信号を伝送する一対の伝送線路と、
前記各伝送線路上に電気的に接続し、いずれか一方の前記伝送線路を跨いで前記伝送線路の側方に前記差動信号を引出す受動素子と、
前記受動素子に接続し、前記受動素子を介して引出された差動信号を伝送する分配伝送線路と、
を備えたことを特徴とする差動出力圧電発振器。
【請求項２】
前記受動素子は、抵抗素子であることを特徴とする請求項１に記載の差動出力圧電発振器。
【請求項３】
前記伝送線路の前記バッファ側に終端抵抗を接続したことを特徴とする請求項１に記載の差動出力圧電発振器。
【請求項４】
請求項１ないし３のいずれかに記載の差動出力圧電発振器を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動出力圧電発振器および電子機器に係り、特に差動出力圧電発振器内部にクロック信号の分配回路を備えた差動出力圧電発振器に関する。
【背景技術】
【０００２】
従来、圧電発振器から出力されるクロック信号を分配するには、図３に示す回路が使用されていた。図３は圧電発振器とクロック分配用バッファＩＣとを用いてクロック信号を分配する回路の説明図である。すなわち圧電発振器１および１：４のクロック分配用バッファＩＣ２が基板上に実装され、このバッファＩＣ２を用いて圧電発振器１から出力されるクロック信号を分配するのが主流であった。前記圧電発振器１は、圧電発振回路（不図示）とこの回路からの出力信号を差動変換するバッファ３とをパッケージ内部に搭載して構成されている。この圧電発振器１は基板上に実装され、前記基板上に形成された伝送線路を介して前記基板上に実装された１：４のクロック分配用バッファＩＣ２に接続されている。このバッファＩＣ２は、圧電発振器１からの出力されるクロック信号を分配するものである。そして圧電発振器１とバッファＩＣ２とを接続する伝送線路には、終端抵抗４が並列に接続されている。またバッファＩＣ２の出力は、伝送線路と接続され、終端抵抗５を介してレシーバ（不図示）に接続されている。
【０００３】
そして特許文献１および２には、信号の分配回路が開示されている。特許文献１に開示された信号分配回路は、信号を入力する複数のバッファアンプと、これらのバッファアンプに接続される信号伝送路から等間隔毎に分岐し前記信号を入力していずれか１つの信号を出力するセレクタと、このセレクタの接続によって低下した信号伝送路の特性インピーダンスと整合する終端回路とを備えたものである。
【０００４】
また特許文献２に開示された信号分配回路は、外部から供給される信号に基づいて差動出力信号を生成する駆動回路と、差動出力信号の供給方向が互いに逆方向でＩＣ回路内に分配する信号伝送経路を有する信号分配手段と、信号伝送経路の任意の観測点における差動出力信号を入力とし論理レベルの２値レベルのクロック信号に変換する電圧比較器とから構成するクロックスキュー低減手段を備えて信号を分配するものである。
【特許文献１】特開２０００−２３６２４３号公報
【特許文献２】特開２００２−１３２３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
クロック分配用バッファＩＣを用いて圧電発振器から出力された信号を分配する方法は、クロック信号の分配数に応じてバッファＩＣの消費電流が増加する。例えば低電圧ポジティブエミッタ結合論理（ＬＶＰＥＣＬ）出力の場合、１つのクロック信号を出力させるときの消費電流は約２５［ｍＡ］なので、複数のクロック信号出力があると消費電流は約２５×Ｎ［ｍＡ］（Ｎは分配数）増加することになる。このためクロック分配用バッファＩＣを使用する場合には、バッファＩＣで生じる熱を放熱するための素子が必要になり、部品点数の増加を招くことになる。
【０００６】
また圧電発振器の出力がクロック分配用バッファＩＣを通って出力されるとバッファを多段通過することになるため、このクロック分配用バッファＩＣの電源ノイズ等によってジッタの増加が引き起こされる虞がある。なお電源ノイズの問題は、クロック分配用バッファＩＣ電源におけるデカップリングで回避することができるが、実装部品点数の増加を招くためコストの増加につながる。
【０００７】
またクロック信号を分配する伝送線路を構成する場合、基幹となる伝送線路の一方を跨いで分配されるクロック信号分配用の伝送線路を形成する必要があるので、伝送線路を跨ぐためのスルーホールを基板に設ける必要がある。しかしクロック信号は、スルーホールを用いると、このスルーホールによって発生するインピーダンスの不連続のために反射の問題が発生する。これはクロック信号が高速になるにつれてより反射の影響を受けやすくなる。
【０００８】
またクロック分配用バッファＩＣを使用しないでクロック信号を分配する場合、基板上において信号を分配する方法がある。この方法は、シングルエンド出力（ＣＭＯＳ、ＴＴＬ）では一般的であるが、差動出力ではほとんど行われていない。この理由の一つとして基板上のスペース等の問題によって分配した線路長が異なり、チャンネル間スキュー等の問題を引き起こす虞があるからである。
【０００９】
本発明は、上述した課題を解決するためになされたもので、クロック信号の分配回路を圧電発振器のパッケージ内部において構成した差動出力圧電発振器を提供することを目的とする。またこの差動出力圧電発振器を搭載した電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る差動出力圧電発振器は、圧電発振回路と、前記圧電発振回路から出力される信号に基づいて差動信号を出力するバッファと、前記バッファに接続し、前記差動信号を伝送する一対の伝送線路と、前記各伝送線路上に電気的に接続し、いずれか一方の前記伝送線路を跨いで前記伝送線路の側方に前記差動信号を引出す受動素子と、前記受動素子に接続し、前記受動素子を介して引出された差動信号を伝送する分配伝送線路と、を備えたことを特徴としている。これにより差動出力圧電発振器の内部でクロック信号を分配することができる。また差動出力圧電発振器の内部でクロック信号を分配しているので、一対の分配伝送線路それぞれの線路長を同じにすることができるとともに、各分配伝送線路の線路長の違いを最小限に抑えることができる。したがってチャンネル間スキューの発生を抑えることができる。
【００１１】
また前記受動素子は、抵抗素子であることを特徴としている。これにより圧電発振回路から出力されるクロック信号を分配することができる。また抵抗素子は、分配伝送線路の遠端において全反射して帰ってくる反射波を吸収することができ、またインピーダンスのマッチングの役割を果たすことができる。
【００１２】
また前記伝送線路の前記バッファ側に終端抵抗を接続した送端終端を採用したことを特徴としている。近年、電子機器は小型化されているのにともない電子機器内部に搭載される実装基板も小型化されているので、前記実装基板上に実装される部品の実装スペースが少なくなっている。その為クロック分配用バッファＩＣを使用した場合は分配数に応じて終端抵抗の数が増えるため、実装面積の増大を招く。この点、発明に係る差動出力圧電発振器は、終端抵抗が搭載されているので、実装基板に実装される部品点数の削減が可能であり、且つ実装面積の低減も可能となる。
【００１３】
また本発明に係る電子機器は、上述した差動出力圧電発振器を備えたことを特徴としている。これにより上述した特徴を有する電子機器を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る差動出力圧電発振器および電子機器の好ましい実施の形態について説明する。図１は差動出力圧電発振器の概略平面図である。また図２は差動出力圧電発振器の回路構成を示す説明図である。なお図２では、パッケージベース上部に接合される蓋体を省略した形態で記載している。差動出力圧電発振器１０は、圧電振動片１２をパッケージベース１４上に搭載した構成である。この圧電振動片１２は、これに電気信号を供給すると圧電基板の圧電効果によって励振し、所定のクロック信号を出力するものであり、例えばＡＴカット等の圧電振動片や音叉型圧電振動片、弾性表面波共振片を用いることができる。そして集積回路（ＩＣ）チップ１６は、パッケージベース１４上に搭載されて圧電振動片１２と電気的に接続されている。このＩＣチップ１６は、圧電振動片１２を発振させるための回路であり、インバータ１８や帰還抵抗Ｒｆ、制限抵抗Ｒｄ、ドレイン容量Ｃｄ、ゲート容量Ｃｇ等を備えている。そして圧電振動片１２と前記回路とで圧電発振回路２０が構成されている。また圧電発振回路２０から出力されるクロック信号に基づいて差動信号を出力するバッファ２２がＩＣチップ１６に設けられ、圧電発振回路２０の出力段に接続されている。なお実施形態によっては、ＩＣチップ１６は、電圧補償回路や温度補償回路、プログラマブル回路を付加してもよい。また圧電振動片１２を発振させる前記回路は、図２に示すようなＣＭＯＳインバータ１８を用いる形態に限定されることはなく、またＩＣチップ１６のかわりにディスクリートによって構成されてもよい。
【００１５】
またパッケージベース１４の底面には、一対の伝送線路２４が形成されている。この伝送線路２４は、ＩＣチップ１６と電気的に接続され、ＩＣチップ１６から出力される差動信号を伝送するものである。またこの伝送線路２４から差動信号を引出す一対の分配伝送線路２６が、伝送線路２４の側方に複数形成されている。詳しくは、分配伝送線路２６は、受動素子２８を介してその一端を伝送線路２４と電気的に接続できる距離をとって伝送線路２４の近傍に設けられ、その他端をパッケージベース１４の外側における側面や裏面等に形成された外部端子３２と接続させた構成である。なお図１および図２では、差動出力圧電発振器１０から出力される差動信号の数が４つの場合を記載しているが、差動出力圧電発振器１０から出力される差動信号の数はこれに限定されることはない。
【００１６】
前記受動素子２８は、例えば抵抗素子であり、この受動素子２８の接続端子（不図示）は、伝送線路２４と分配伝送線路２６とに電気的および機械的に接続されている。すなわち受動素子２８は、一方（他方）の伝送線路２４ａ（２４ｂ）と一方（他方）の分配伝送線路２６ａ（２４ｂ）とを電気的に接続し、また一方（他方）の伝送線路２４ａ（２４ｂ）を跨いで他方（一方）の伝送線路２４ｂ（２４ａ）と他方（一方）の分配伝送線路２６ｂ（２６ａ）とを電気的に接続するものである。一方（他方）の伝送線路２４ａ（２４ｂ）を跨ぐ場合、他方（一方）の伝送線路２４ｂ（２４ａ）と他方（一方）の分配伝送線路２６ｂ（２４ａ）とを電気的に接続する受動素子２８は、一方（他方）の伝送線路２４ａ（２４ｂ）と電気的に接続することはない。なお受動素子２８に抵抗素子を用いた場合、その抵抗値は適宜設定されればよく、例えば出力波形の立上がり部分や立下り部分にオーバーシュートやアンダーシュートが生じない抵抗値にされればよい。
【００１７】
またＩＣチップ１６近傍の伝送線路２４、すなわちＩＣチップ１６と電気的に接続される伝送線路２４の一端と、差動信号が伝送線路２４から最初に分配される伝送線路２４と分配伝送線路２６との接続箇所との間において、各伝送線路上に終端抵抗３０が電気的および機械的に接続される。この終端抵抗３０の接続端子（不図示）は、一方（他方）の伝送線路２４ａ（２４ｂ）と、伝送線路２４の側方に設けられたパッド３１とに接続されている。このパッド３１は接地されている。なお終端抵抗３０の抵抗値は、差動出力圧電発振器１０の電源電圧に合わせて適宜設定されればよい。また分配伝送線路２６を用いて差動信号（クロック信号）を分配する場合、終端抵抗３０よりもＩＣチップ１６側の伝送線路２４の特性インピーダンスをＺ０とすると、分配伝送線路２６の特性インピーダンスをＺ０×Ｎとするのが好ましい（図２参照）。ここでＮは分配数であり、本実施形態の場合Ｎ＝４となる。これは分配される箇所での反射を避けるためである。そして特性インピーダンスは、数式１のように表され、伝送線路の材料や伝送線路の厚み、パッケージ、基板材料等によって変化する。
【数１】
2006041932.tif 000003
ここでＲはレジスタンス、Ｃはキャパシタンス、Ｇは漏れコンダクタンス、Ｌはインダクタンスであり、それぞれ単位長当たりの値である。
【００１８】
次に、差動出力圧電発振器１０の動作について説明する。前記圧電振動片１２は、電気信号がＩＣチップ１６から入力されると所定の周波数で発振し、前記回路はこの周波数に基づいてクロック信号を出力する。バッファ２２は、クロック信号を入力して、このクロック信号に基づいた差動信号を出力する。この差動信号は、前記圧電発振回路２０の出力となり、伝送線路２４へ出力される。そして差動信号は、終端抵抗３０を介して伝送された後、受動素子２８を介して各分配伝送線路２６へ分配され、各外部端子３２へ出力される。なおパッケージは数ｍｍ〜十数ｍｍ角程度の大きさなので、各外部端子３２から出力される差動信号に発生するチャンネル間スキューを最小限に抑えることができる。
【００１９】
このように差動出力圧電発振器１０の分配回路は、受動素子、すなわち伝送線路２４や分配伝送線路２６、受動素子２８（例えば抵抗素子）から構成されているので、差動出力圧電発振器１０のパッケージ内部で差動信号（クロック信号）を分配することができる。したがって一対の分配伝送線路２６における差動出力間の線路長の違いを最小限に抑えることができるとともに、各分配伝送線路２６の線路長の違いを最小限に抑えることができ、チャンネル間スキューの発生を抑えることができる。そして差動出力圧電発振器１０を用いて電子機器を形成する設計者は、差動出力圧電発振器１０を搭載する基板上の配線の長さを整えるだけでよい。また差動出力圧電発振器１０に搭載される部品点数を削減することができる。また受動素子２８のみで分配回路を構成しているため、差動信号にジッタの劣化が発生することはない。また本実施形態に係る差動出力圧電発振器１０は、従来技術に係るクロック信号の分配回路のようにクロック分配用バッファＩＣを設ける必要がないので、消費電流の増加がほとんどない。したがって差動出力圧電発振器１０に放熱用部品を搭載する必要がないので、差動出力圧電発振器１０を小型化することができる。また前記分配回路内で発生するノイズは熱雑音のレベルであるため、差動信号（クロック信号）のジッタ増加という問題が発生することはなく、差動出力圧電発振器１０は低ノイズの差動信号を出力することができる。
【００２０】
また差動出力圧電発振器１０は、送端終端を行った後に差動信号（クロック信号）を分配する構成であり、分配後の差動信号は、外部端子３２に接続される高い入力インピーダンスを有するレシーバ（不図示）にて受信される。このとき差動信号の分配によって信号振幅に減衰が生じるが、出力される差動信号を高インピーダンスのレシーバで受けるので全反射が起こり、遠端部分では十分な振幅を得ることができる。
【００２１】
また受動素子２８は、差動信号を分配するために伝送線路間に挿入されているので、差動信号が遠端で全反射されて帰ってくる反射波の吸収やインピーダンスマッチングの役割を果たすことができる。
このような差動出力圧電発振器１０は、例えば信号の伝送速度が速い回路に設けられて、電子機器を構成することができる。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係る差動出力圧電発振器の概略平面図である。
【図２】本実施形態に係る差動出力圧電発振器の回路構成を示す説明図である。
【図３】従来技術に係り、差動出力圧電発振器とクロック分配用バッファＩＣとを用いてクロック信号を分配する回路の説明図である。
【符号の説明】
【００２３】
１０………差動出力圧電発振器、１２………圧電振動片、１６………集積回路（ＩＣ）チップ、２４………伝送線路、２６………分配伝送線路、２８………受動素子、３０………終端抵抗。
【図１】
2006041932.tif 000004
【図２】
2006041932.tif 000005
【図３】
2006041932.tif 000006