(57)【要約】【課題】リードフレームの表裏に半導体チップを接合して形成する半導体装置の製造工程における押し傷等の発生を防止する手段を提供する。【解決手段】リードフレームのアイランド部のおもて面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、裏面にチップ面により接合された第２の半導体チップとを備えた半導体装置において、第１および第２の半導体チップの回路形成面に、回路素子部のメモリセルの領域を覆わないように保護膜を形成する。【選択図】        図１
2006165339.tif 000002
【特許請求の範囲】
【請求項１】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置において、
前記第１および第２の半導体チップが、回路形成面に、回路素子部のメモリセルの領域を覆わないように形成した保護膜を有することを特徴とする半導体装置。
【請求項２】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置において、
前記第１および第２の半導体チップが、前記回路形成面に貼付した粘着性フィルムを有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記粘着性フィルムは、両面に粘着層を有することを特徴とする半導体装置。
【請求項４】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置において、
前記第１および第２の半導体チップが、回路形成面に、塗布したペースト剤を硬化させて形成した保護体を有することを特徴とする半導体装置。
【請求項５】
請求項４において、
前記保護体が、ドット状に配置されていることを特徴とする半導体装置。
【請求項６】
請求項４において、
前記保護体を、無端状としたことを特徴とする半導体装置。
【請求項７】
請求項１から請求項５または請求項６において、
前記アイランド部の前記第１面および前記第２面に、それぞれ積層した複数の半導体チップを設け、該積層した半導体チップの最上位に前記第１および第２の半導体チップを配置したことを特徴とする半導体装置。
【請求項８】
回路素子部にメモリセルの領域を有する半導体チップと、
該半導体チップの回路形成面に、前記メモリセルの領域を覆わないように形成した保護膜とを有することを特徴とする半導体装置。
【請求項９】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置の製造方法において、
前記第１および第２の半導体チップに設ける回路素子部を複数形成したウェハの回路形成面に前記回路素子部のメモリセルの領域を覆わないように保護膜を形成する工程と、
前記保護膜を形成した後に、ウェハ状態で前記回路素子部の前記メモリセルにデータを書込んで前記回路素子部の動作を検査する工程と、
該検査の終了後に、ウェハ状態で紫外線を照射して前記メモリセルに書込んだデータを消去する工程と、
前記ウェハの前記回路素子部を前記保護膜を含んだ状態で個片に分割して前記第１および第２の半導体チップを形成する工程と、
前記第１の半導体チップのチップ面を前記アイランド部の前記第１面に接合する工程と、
前記第１の半導体チップの前記保護膜をサポートステージに当接させて前記アイランド部の前記第２面に前記第２の半導体チップのチップ面を接合する工程と、
前記第２の半導体チップの保護膜をワイヤボンディング治具のチップ載置台に当接させて前記第１の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程と、
前記第１の半導体チップの保護膜をワイヤボンディング治具のチップ載置台に当接させて前記第２の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置の製造方法において、
前記第１の半導体チップのチップ面を前記アイランド部の前記第１面に接合する工程と、
前記第１の半導体チップの回路形成面に、前記第１の半導体チップの回路素子部を保護する粘着性フィルムを貼付する工程と、
前記第１の半導体チップの粘着性フィルムをサポートステージに当接させて前記アイランド部の前記第２面に前記第２の半導体チップのチップ面を接合する工程と、
前記第２の半導体チップの回路形成面に、前記粘着性フィルムを貼付する工程と、
前記第２の半導体チップの粘着性フィルムをワイヤボンディング治具のチップ載置台に当接させて前記第１の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程と、
前記第１の半導体チップの粘着性フィルムをワイヤボンディング治具のチップ載置台に当接させて前記第２の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置の製造方法において、
前記第１の半導体チップのチップ面を前記アイランド部の前記第１面に接合する工程と、
前記第１の半導体チップの回路形成面に、ペースト剤を塗布し、該ペースト剤を硬化させて保護体を形成する工程と、
前記第１の半導体チップの前記保護体をサポートステージに当接させて前記アイランド部の前記第２面に前記第２の半導体チップのチップ面を接合する工程と、
前記第２の半導体チップの回路形成面に、前記保護体を形成する工程と、
前記第２の半導体チップの前記保護体をワイヤボンディング治具のチップ載置台に当接させて前記第１の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程と、
前記第１の半導体チップの前記保護体をワイヤボンディング治具のチップ載置台に当接させて前記第２の半導体チップのパッドと前記リードフレームのリード端子とをワイヤで接続する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記保護体を形成する工程で、前記ペースト剤を前記回路形成面に、無端状に塗布することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９から請求項１１または請求項１２において、
前記サポートステージおよび前記チップ載置台が、それぞれに載置された半導体チップを負圧により吸引する吸引孔を有することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１１において、
前記保護体を形成する工程で、前記ペースト剤を前記回路形成面に、ドット状に塗布することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項９から請求項１３または請求項１４において、
前記第１および第２の半導体チップを製造する工程は、
前記第１および第２の半導体チップに設ける回路素子部を複数形成したウェハを準備する工程と、
ウェハ状態で前記回路素子部のメモリセルにデータを書込んで前記回路素子部の動作を検査する工程と、
該検査の終了後に、ウェハ状態で紫外線を照射して前記メモリセルに書込んだデータを消去する工程と、
前記ウェハの前記回路素子部を含んだ状態で個片に分割する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１６】
メモリセルの領域を有する回路素子部を複数形成したウェハの回路形成面に前記メモリセルの領域を覆わないように保護膜を形成する工程と、
ウェハ状態で前記回路素子部のメモリセルにデータを書込んで検査する工程と、
該検査の終了後に、ウェハ状態で紫外線を照射して前記メモリセルに書込んだデータを消去する工程と、
前記ウェハを個片に分割して、前記保護膜を有する半導体チップを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１６において、
前記検査の工程は、前記メモリセルに前記データが書込まれているか否かを確認する工程であることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１６において、
前記検査の工程は、前記回路素子部の動作を検査する工程であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リードフレームの表裏に半導体チップを接合した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置は、リードフレームの表裏に半導体チップを接合して半導体装置を製造するときに、ダイスボンディング工程で用いるサポートステージとワイヤボンディング工程で用いるワイヤボンディング治具にそれぞれ半導体チップの回路素子部の中央部分を接触支持する弾性体を有するチップ載置台を設け、弾性体を半導体チップに当接させてリードフレームの表裏への半導体チップの接合および表裏に接合した半導体チップのパッドとリード端子とのワイヤによる接続を行って半導体チップのパシベーション膜のクラックの発生を防止し、ウェハの製造工程において半導体チップの弾性体が接触する部位にポリイミド樹脂等の保護樹脂膜を形成して更にその効果を高めている（例えば、特許文献１参照。）。
【特許文献１】特開平０８−２１３４１２号公報（第４頁段落００２９−第５頁段落００３７および第６頁段落００４４−段落００４６、第２図、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来の技術においては、治具に設置した弾性体を半導体チップの回路素子部の中央部分に当接させてダイスボンディング工程やワイヤボンディング工程を行っているため、回路素子部が保護樹脂膜等で覆われていない半導体チップの場合には、弾性体の経時変化による劣化や繰返し使用による摩耗等によりチップ載置台の金属部分が露出したときに回路素子部の表面に金属部分が当接し、その押し傷等により回路素子部の電気的特性の変化や回路素子部の配線の断線が生ずるという問題がある。
【０００４】
このことは、長期間に渡る半導体装置の製造を安定して行うためには、弾性体の劣化や摩耗の点検および弾性体の取替え等の保守作業を要し、結果として半導体装置の生産効率を低下させることになる。
また、ウェハの製造工程において半導体チップの弾性体が接触する部位、つまり回路素子部の中央部分を覆うようにポリイミド樹脂等からなる保護樹脂膜を形成しているため、ウェハ状態で行う検査工程において回路素子部のメモリセルに書込んだデータを紫外線で消去する必要がある半導体チップの製造の場合にはポリイミド樹脂等からなる保護樹脂膜が紫外線の透過を阻害してメモリセルに書込んだデータの消去が困難になるという問題がある。
【０００５】
本発明は、上記の問題点を解決するためになされたもので、リードフレームの表裏に半導体チップを接合して形成する半導体装置の製造工程における押し傷等の発生を防止する手段を提供することを目的とする。
また、半導体チップを製造するためのウェハのウェハプロセスで紫外線を用いてデータを消去する必要がある半導体チップの製造においても書込まれたデータの消去を容易にし、かつ押し傷等の発生を防止する手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、リードフレームと、該リードフレームのアイランド部の第１面に回路形成面の反対側の面であるチップ面により接合された第１の半導体チップと、前記第１面の反対側の面である第２面にチップ面により接合された第２の半導体チップとを備えた半導体装置の製造方法において、前記第１および第２の半導体チップが、回路形成面に、回路素子部のメモリセルの領域を覆わないように形成した保護膜を有することを特徴とする。
【０００７】
また、第１および第２の半導体チップが、回路形成面に、塗布したペースト剤を硬化させて形成した保護体を有することを特徴とする。
【発明の効果】
【０００８】
これにより、本発明は、半導体装置の製造工程のダイスボンディング工程およびワイヤボンディング工程において、保護膜により回路素子部がサポートステージやチップ載置台に直接接触することをなくすことができ、半導体装置の製造工程における押し傷等の発生を防止することができると共に、紫外線でデータを消去する必要がある半導体チップの製造工程のウェハプロセスにおいて、メモリセルに書込まれたデータを容易に消去することができるという効果が得られる。
【０００９】
また、半導体チップの回路形成面に塗布したペースト剤を硬化させた保護体により前記と同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００１０】
以下に、図面を参照して本発明による半導体装置およびその製造方法の実施例について説明する。
【実施例１】
【００１１】
図１は実施例１の半導体装置を示す上面図、図２は実施例１の半導体装置を示す断面図、図３は実施例１のウェハプロセスを示す説明図、図４は実施例１のアセンブリプロセスを示す説明図である。
図１、図２において、１は半導体装置である。
２はリードフレームであり、写真のフィルム状に形成された薄い金属板であって、アイランド部３およびリード端子４により構成される。
【００１２】
リードフレーム２のアイランド部３のおもて面（第１面）には半導体チップ５（第１の半導体チップ）および半導体チップ６が積層されて接合されている。
このような接合は、アイランド部３のおもて面と半導体チップ６との間および半導体チップ６と半導体チップ５との間にペースト状の接合剤、例えば銀ペーストや絶縁ペーストを塗布して密着させた後に、ペースト状の接合剤を硬化させて接合する。
【００１３】
また、リードフレーム２のアイランド部３の裏面（第２面）に半導体チップ７（第２の半導体チップ）および半導体チップ８が積層して前記と同様に接合されている。
９は保護膜であり、ポリイミド樹脂等の弾性を有する薄膜であって、最上位に位置する半導体チップ、本実施例ではアイランド部３のおもて面の半導体チップ５および裏面の半導体チップ７の回路形成面１０（半導体チップに設ける半導体素子を配線で接続した回路素子部１１を形成する側の面の全面をいう。また半導体チップの回路形成面１０の反対側の面をチップ面という。）に設けられ、後述するウェハプロセスにおいて半導体チップ５、７の回路素子部１１のメモリセルの領域等をレジストによりマスキングし、スピンコートやスクリーン印刷等によりポリイミド樹脂等の薄膜を形成し、その硬化後にレジストを除去してメモリセルの領域を覆わないように形成される。
【００１４】
本実施例では、図１に示すように上位に位置する半導体チップ５、７のそれぞれの４隅に回路素子部１１のメモリセルの領域を覆わないように部分的に４つの保護膜９が形成されている。
なお、本実施例の半導体チップ５はメモリチップであるのでメモリセルは回路素子部１１のほぼ全面に形成されており、前記のように保護膜９を半導体チップ５の４隅に４つに分けて部分的に形成しているが、回路素子部１１の一部にメモリセルが形成されている半導体チップ５の場合は、その部位とパッド１２以外の領域の全面に保護膜９を形成するようにしてもよい。
【００１５】
パッド１２は、半導体チップ５、６、７、８の回路形成面に設けられ、回路素子部１１の所定の部位と電気的に接続しており、回路素子部１１と外部との間の信号の送受を中継する接続端子である。
１３は金線等のワイヤであり、半導体チップ５、６および半導体チップ７、８のパッド１２とリード端子４との間、並びに必要に応じて半導体チップ５、６等のパッド１２の間を接続する導線である。
【００１６】
１４は封止樹脂であり、半導体装置１の各部品を封止するエポキシ樹脂等の電気絶縁性を有する樹脂であって、アイランド部３の表裏に接合された半導体チップ５、６、７、８やワイヤ１３およびリード端子４のワイヤ１３との接続部等を覆って封止した各部品を保護する機能を有している。
本実施例の半導体装置１は、半導体チップ６、８に半導体チップ５、７を積層するので、半導体チップ５、７は半導体チップ６、８のパッド１２の中央側の部位に積層できる大きさに形成されている。
【００１７】
図３において、１６はウェハであり、半導体素子等を形成するための単結晶シリコン等からなる基板である。
１７は検査プローブであり、ウェハ１６に形成された回路素子部１１を電気的に検査する検査回路を備えており、パッド１２に当接させて検査のための信号の送受を行う複数の触針１７ａが設けられている。
【００１８】
１８は分割用テープであり、粘着剤を塗布した弾性を有するテープであって、ウェハ１６を個片に分割するときにウェハ１６の固定用として用いられ、個片に分割後はその弾性を用いて個片間の間隔を広げることが可能なように構成されている。
１９はブレードであり、円盤状の砥石等を比較的薄く成形して構成され、ウェハ１６の切断に用いられる。
【００１９】
図４において、２１はダイスボンディング治具のサポートステージであり、鋼材等を平板状に成形して製作されたリードフレーム２のアイランド部３等を載置するための台である。
２３はワイヤボンディング治具であり、比較的肉厚の鋼材等をリードフレーム２の幅より広く切出して形成され、その中央部には半導体チップ５の回路形成面１０の保護膜９等を載置するチップ載置台２４が矩形の突起として設けられ、両方の側縁部にはリード端子４を載置する端子載置部２５が側壁として設けられており、チップ載置台２４と端子載置部２５との間には接続されたワイヤ１３が接触しないように窪みが設けられている。
【００２０】
以下に、図３にＷＰで示す工程に従って本実施例の半導体チップ５、７を製造するウェハプロセスについて説明する。
ＷＰ１、ウェハ１６に半導体チップ５、７に設ける複数の回路素子部１１およびパッド１２を形成し、ウェハ１６のパッド１２を除く全面に酸化シリコンまたは窒化シリコンからなる図示しないパシベーション膜を形成する。
【００２１】
ＷＰ２、ウェハ１６の複数の回路素子部１１のメモリセルの領域とパッド１２とを避けた回路素子部１１の４隅の近傍を除いてレジストによりマスキングし、スピンコート等によりポリイミド樹脂等の薄膜を形成してその硬化後にレジストを除去し、それぞれの回路素子部１１の４隅にメモリセルを避けた保護膜９を形成する。
ＷＰ３、保護膜９の形成後に、検査プローブ１７の触針１７ａをパッド１２に当接させて回路素子部１１のメモリセルにデータを書込み、ウェハ状態で回路素子部１１の電気的な動作（メモリセルにデータが書込まれているか否かの確認を含む。）を検査する。
【００２２】
ＷＰ４、回路素子部１１の検査終了後に、ウェハ状態で紫外線を照射してメモリセルに書込んだデータを消去する。
ＷＰ５、データ消去後に、ウェハ１６の裏面（回路形成面１０の反対側の面）を分割用テープ１８に貼り付け、分割用のブレード１９によりウェハ１６に予め設けられた分割線に沿ってウェハ１６を縦横に切断して回路素子部１１と保護膜９を含んだ状態で個片に分割し、分割用テープ１８から分割された個片を取外して、４隅に保護膜９が形成された半導体チップ５、７を製造する。
【００２３】
以下に、図４にＡＰで示す工程に従って上記のようにして製造された半導体チップ５、７および通常の製造工程で製造された半導体チップ６、８を用いて本実施例の半導体装置１を組立てるアセンブリプロセスについて説明する。
ＡＰ１、サポートステージ２１にリードフレーム２のアイランド部３を載置し、アイランド部３のおもて面（第１面）に図示しない接合剤用ノズルを用いてペースト状の接合剤を塗布し、半導体チップ６のチップ面を密着させた後に接合剤を加熱等により硬化させて接合する。
【００２４】
次いで、接合した半導体チップ６の半導体チップ５（第１の半導体チップ）の積層領域に図示しない接合剤用ノズルを用いてペースト状の接合剤を塗布し、半導体チップ５のチップ面を密着させて積層し、その後に加熱等により接合剤を硬化させて接合する。
ＡＰ２、半導体チップ６および半導体チップ５を接合したリードフレーム２の表裏を反転させ、アイランド部３のおもて面に接合した半導体チップ５の保護膜９をサポートステージ２１に当接させ、アイランド部３の裏面（第２面）に前記と同様にしてペースト状の接合剤を塗布し、半導体チップ８のチップ面を密着させた後に接合剤を加熱等により硬化させて接合する。
【００２５】
次いで、接合した半導体チップ８の半導体チップ７（第２の半導体チップ）の積層領域に前記と同様にしてペースト状の接合剤を塗布し、半導体チップ７のチップ面を密着させて積層し、その後に接合剤を加熱等により硬化させて接合する。
ＡＰ３、リードフレーム２のアイランド部３の表裏に半導体チップ６、５および半導体チップ８、７を接合するダイスボンディング工程を終えると、そのリードフレーム２のアイランド部３の裏面に接合した半導体チップ７の保護膜９をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させてアイランド部３のおもて面を上にしてリードフレーム２をワイヤボンディング治具２３に載置し、半導体チップ６、５のパッド１２とリード端子４との間および必要に応じて半導体チップ６、５のパッド１２の間をワイヤ１３で接続する。
【００２６】
ＡＰ４、アイランド部３のおもて面でのワイヤ１３の接続を終えると、そのリードフレーム２のアイランド部３のおもて面に接合されている半導体チップ５の保護膜９をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させ、表裏を反転させたリードフレーム２のアイランド部３の裏面を上にしてワイヤボンディング治具２３に載置し、半導体チップ８、７のパッド１２とリード端子４との間および必要に応じて半導体チップ８、７のパッド１２の間をワイヤ１３で接続する。
【００２７】
そして、リードフレーム２のアイランド部３の表裏でのワイヤボンディング工程を終えると、そのリードフレーム２のアイランド部３の表裏に接合された半導体チップ５、６、７、８やワイヤ１３の間およびリード端子４のワイヤ１３との接続部等に封止樹脂１４を流し込み、保護膜９と共に各部品を覆った後に硬化させて封止し、リードフレーム２から半導体装置１の部位を切取って図１、図２に示す半導体装置１を製造する。
【００２８】
このようにして製造された半導体装置１は、その製造工程において最上位に位置する半導体チップ５、７の回路素子部１１が半導体チップ５、７の回路形成面１０に形成した弾性を有する保護膜９によりサポートステージ２１やチップ載置台２４に直接接触することがないので、回路素子部１１に押し傷等が生ずることがない。
また、保護膜９を半導体チップ５、７の回路形成面１０に直接形成し、その半導体装置１の製造工程のダイスボンディング工程およびワイヤボンディング工程でのみ用いるので、保護膜９の摩耗や劣化が生じることはない。このことは製造工程におけるワイヤボンディング治具２３等の保守作業を不要にして半導体装置１の長期間に渡る安定した製造を可能にし、半導体装置１の生産効率を向上させることができる。
【００２９】
更に、半導体装置１の製造工程のウェハプロセスにおいて、ウェハ１６に形成された回路素子部１１のメモリセル以外の領域に保護膜９を形成するので、ウェハ状態で行われる検査工程で回路素子部１１のメモリセルに書込まれたデータを消去するための紫外線の照射を遮ることがない。
以上説明したように、本実施例では、リードフレームの表裏に接合するそれぞれの最上位の半導体チップの回路素子部のメモリセル以外の領域の回路形成面に保護膜を形成するようにしたことによって、半導体装置の製造工程のダイスボンディング工程およびワイヤボンディング工程において、保護膜により回路素子部がサポートステージやチップ載置台に直接接触することをなくすことができ、半導体装置の製造工程における押し傷等の発生を防止して回路素子部の電気的特性の変化や回路素子部の配線の断線の発生を防止することができると共に、紫外線でデータを消去する必要がある半導体チップの製造工程のウェハプロセスにおいて、メモリセルに書込まれたデータを容易に消去することができる。
【実施例２】
【００３０】
図５は実施例２の半導体装置を示す上面図、図６は実施例２の半導体装置を示す断面図、図７は実施例２のウェハプロセスを示す説明図、図８は実施例２のアセンブリプロセスを示す説明図である。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、３１は保護体であり、熱または紫外線等で硬化し、硬化後に弾性を有する樹脂材料をペースト状にしたペースト剤３２（図８に示す。）を半導体チップ５、７の回路形成面１０に塗布した後に加熱または紫外線照射等により硬化させて形成される。
【００３１】
本実施例の保護体３１は、熱で硬化するペースト剤３２を半導体チップ５、７の回路素子部１１の回路形成面１０に点付けにより図５に示すようにドット状に塗布し、その後に加熱により硬化させて形成されている。
本実施例のペースト剤３２は、半導体チップ５等に塗布したときにその形が崩れない程度の粘性を有している。
【００３２】
図８において、３５はペースト剤用ノズルであり、その吐出口から吐出したペースト剤３２を半導体チップ５等の回路形成面１０に塗布する機能を有している。
以下に、図７にＷＰＡで示す工程に従って本実施例の半導体チップ５、７を製造するウェハプロセスについて説明する。
本実施例の工程ＷＰＡ１は、上記実施例１の工程ＷＰ１と同様であるのでその説明を省略する。
【００３３】
ＷＰＡ２、実施例１の工程ＷＰ３と同様にして回路素子部１１の電気的な動作を検査する。
ＷＰＡ３、実施例１の工程ＷＰ４と同様にして紫外線の照射により回路素子部１１のメモリセルに書込んだデータを消去する。
ＷＰＡ４、実施例１の工程ＷＰ５と同様にして分割用のブレード１９によりウェハ１６を回路素子部１１を含んだ状態で個片に分割し、分割用テープ１８から分割された個片を取外して半導体チップ５、７を製造する。
【００３４】
このように、本実施例のウェハプロセスは、実施例１の保護膜９を形成する工程ＷＰ２が省略されている。
以下に、図８にＡＰＡで示す工程に従って上記のようにして製造された半導体チップ５、７および通常の製造工程で製造された半導体チップ６、８を用いて本実施例の半導体装置１を組立てるアセンブリプロセスについて説明する。
【００３５】
ＡＰＡ１、上記実施例１の工程ＡＰ１と同様にしてサポートステージ２１に載置されたリードフレーム２のアイランド部３のおもて面（第１面）に接合剤により半導体チップ６のチップ面を接合し、接合した半導体チップ６に半導体チップ５（第１の半導体チップ）のチップ面を接合して積層する。
そして、アイランド部３のおもて面に接合した半導体チップ５の回路形成面１０にペースト剤用ノズル３５を近づけ、それを往復移動させながら断続的にペースト剤３２を吐出し、点付けによりペースト剤３２を半導体チップ５の回路形成面１０にドット状に塗布し、その後に加熱により硬化させて弾性を有する保護体３１を形成する。
【００３６】
ＡＰＡ２、半導体チップ６および半導体チップ５を接合したリードフレーム２の表裏を反転させ、アイランド部３のおもて面に接合した半導体チップ５の保護体３１をサポートステージ２１に当接させ、実施例１の工程ＡＰ２と同様にしてアイランド部３の裏面（第２面）に接合剤により半導体チップ８のチップ面を接合し、接合した半導体チップ８に半導体チップ７（第２の半導体チップ）のチップ面を接合して積層する。
【００３７】
そして、アイランド部３の裏面に接合した半導体チップ７の回路形成面１０にペースト剤用ノズル３５を近づけ、工程ＡＰＡ１と同様にしてペースト剤３２を半導体チップ７の回路形成面１０にドット状に塗布し、その後に加熱により硬化させて弾性を有する保護体３１を形成する。
ＡＰＡ３、ダイスボンディング工程を終えたリードフレーム２のアイランド部３の裏面に接合した半導体チップ７の保護体３１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させてアイランド部３のおもて面を上にしてリードフレーム２をワイヤボンディング治具２３に載置し、半導体チップ６、５のパッド１２とリード端子４との間および必要に応じて半導体チップ６、５のパッド１２の間をワイヤ１３で接続する。
【００３８】
ＡＰＡ４、アイランド部３のおもて面でのワイヤ１３の接続を終えると、そのリードフレーム２のアイランド部３のおもて面に接合されている半導体チップ５の保護体３１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させ、表裏を反転させたリードフレーム２のアイランド部３の裏面を上にしてワイヤボンディング治具２３に載置し、半導体チップ８、７のパッド１２とリード端子４との間および必要に応じて半導体チップ８、７のパッド１２の間をワイヤ１３で接続する。
【００３９】
そして、リードフレーム２のアイランド部３の表裏でのワイヤボンディング工程を終えると、そのリードフレーム２は上記実施例１と同様にして封止樹脂１４を流し込んで保護体３１と共に各部品を覆った後に硬化させて封止され、リードフレーム２から半導体装置１の部位を切取って図５、図６に示す半導体装置１を製造する。
このようにして製造された半導体装置１は、その製造工程において最上位に位置する半導体チップ５、７の回路素子部１１が半導体チップ５、７の回路形成面１０に形成した弾性を有する保護体３１によりサポートステージ２１やチップ載置台２４に直接接触することがないので、回路素子部１１に押し傷等が生ずることがない。
【００４０】
また、保護体３１を半導体チップ５、７の回路形成面１０に直接形成し、その半導体装置１の製造工程のダイスボンディング工程およびワイヤボンディング工程でのみ用いるので、保護体３１の摩耗や劣化が生じることはない。このことは製造工程におけるワイヤボンディング治具２３等の保守作業を不要にして半導体装置１の長期間に渡る安定した製造を可能にし、半導体装置１の生産効率を向上させることができる。
【００４１】
更に、半導体装置１の製造工程のウェハプロセスにおいては、本実施例のウェハプロセスは実施例１の保護膜９を形成する工程ＷＰ２が省略されており、メモリセルへの紫外線の透過を阻害するものがないので、ウェハ状態で行われる検査工程で回路素子部１１のメモリセルに書込まれたデータを消去するための紫外線の照射を遮ることがない。
以上説明したように、本実施例では、アセンブリプロセスで最上位の半導体チップの回路形成面に保護体を形成するようにしても、上記実施例１と同様の効果を得ることができる。
【００４２】
また、アセンブリプロセスで保護体を形成するようにしたことによって、ウェハプロセスにおいてメモリセルへの紫外線の透過を阻害するものがなくなり、ウェハに保護膜を形成することができる領域が存在しない場合においても、メモリセルに書込まれたデータの消去を容易に行うことができると共に、半導体装置の製造工程で生ずる回路素子部の押し傷等を防止することができる。
【００４３】
なお、本実施例ではペースト剤用ノズルを往復移動させてペースト剤をドット状に塗布するとして説明したが、複数の吐出口を有するペースト剤用ノズルにより同時にペースト剤を点付けしてドット状に塗布するようにしてもよい。このようにすればペースト剤の塗布に要する時間を短縮してアセンブリプロセスの効率化を図ることができる。
また、ペースト剤の塗布をドット状とはせずに、Ｕ字状、Ｖ字状等の開曲線状または直線状、斜線状、Ｘ字状に塗布しても同様である。
【実施例３】
【００４４】
図９は実施例３の半導体装置を示す上面図、図１０は実施例３の半導体装置を示す断面図、図１１は実施例３のアセンブリプロセスを示す説明図である。
なお、上記実施例１および実施例２と同様の部分は、同一の符号を付してその説明を省略する。
図９、図１０において、４１は粘着性フィルムであり、ポリイミド等のフィルムの両面に粘着剤を塗布して粘着層を形成した弾性を有する両面接着フィルムである。
【００４５】
本実施例の粘着性フィルム４１は、幅広に形成され、後述するポンチ４３により図９に示すように半導体チップ５、７の回路素子部１１の大きさとほぼ同等の大きさに打抜かれてその回路形成面１０に貼付されている。
図１１において、４３はポンチであり、粘着性フィルム４１を所定の大きさに打抜いて半導体チップ５等の回路形成面１０に貼付する機能を有している。
【００４６】
４５はサポートステージ２１の吸引孔であり、サポートステージ２１の半導体チップ５が当接する部位の略中央部を貫通して設けられ、サポートステージ２１に載置された半導体チップ５を負圧により吸引して固定する。
４６はワイヤボンディング治具２３の吸引孔であり、ワイヤボンディング治具２３のチップ載置台２４の略中央部を貫通して設けられ、チップ載置台２４に載置された半導体チップ５、７を負圧により吸引して固定する。
【００４７】
本実施例の半導体チップ５、７を製造するウェハプロセスは、図７に示す実施例２のウェハプロセスと同様であるのでその説明を省略する。
以下に、図１１にＡＰＢで示す工程に従って実施例２と同様にして製造された半導体チップ５、７および通常の製造工程で製造された半導体チップ６、８を用いて本実施例の半導体装置１を組立てるアセンブリプロセスについて説明する。
【００４８】
ＡＰＢ１、上記実施例１の工程ＡＰ１と同様にしてサポートステージ２１に載置されたリードフレーム２のアイランド部３のおもて面（第１面）に接合剤により半導体チップ６のチップ面を接合し、接合した半導体チップ６に半導体チップ５（第１の半導体チップ）のチップ面を接合して積層する。
そして、アイランド部３のおもて面に接合した半導体チップ５の回路形成面１０の上方に幅広の粘着性フィルム４１を設置し、ポンチ４３により粘着性フィルム４１を打抜き、ポンチ２３を下降させて打抜いた粘着性フィルム４１を半導体チップ５の回路形成面１０に貼付する。
【００４９】
ＡＰＢ２、半導体チップ６および半導体チップ５を接合したリードフレーム２の表裏を反転させ、アイランド部３のおもて面に接合した半導体チップ５の粘着性フィルム４１をサポートステージ２１に当接させ、当接している粘着性フィルム４１を吸引孔４５の負圧により吸引してリードフレーム２をサポートステージ２１に固定し、実施例１の工程ＡＰ２と同様にしてアイランド部３の裏面（第２面）に接合剤により半導体チップ８のチップ面を接合し、接合した半導体チップ８に半導体チップ７（第２の半導体チップ）のチップ面を接合して積層する。
【００５０】
そして、アイランド部３の裏面に接合した半導体チップ７の回路形成面１０の上方に幅広の粘着性フィルム４１を設置し、工程ＡＰＢ１と同様にしてポンチ４３により打抜いた粘着性フィルム４１を半導体チップ７の回路形成面１０に貼付する。
ＡＰＢ３、ダイスボンディング工程を終えたリードフレーム２のアイランド部３の裏面に接合した半導体チップ７の粘着性フィルム４１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させてアイランド部３のおもて面を上にしてリードフレーム２をワイヤボンディング治具２３に載置し、チップ載置台２４に当接している粘着性フィルム４１を吸引孔４６の負圧により吸引してリードフレーム２をワイヤボンディング治具２３に固定し、半導体チップ６、５のパッド１２とリード端子４との間および必要に応じて半導体チップ６、５のパッド１２の間をワイヤ１３で接続する。
【００５１】
ＡＰＢ４、アイランド部３のおもて面でのワイヤ１３の接続を終えると、そのリードフレーム２のアイランド部３のおもて面に接合されている半導体チップ５の粘着性フィルム４１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させ、表裏を反転させたリードフレーム２のアイランド部３の裏面を上にしてワイヤボンディング治具２３に載置し、チップ載置台２４に当接している粘着性フィルム４１を吸引孔４６の負圧により吸引してリードフレーム２をワイヤボンディング治具２３に固定し、半導体チップ８、７のパッド１２とリード端子４との間および必要に応じて半導体チップ８、７のパッド１２の間をワイヤ１３で接続する。
【００５２】
そして、リードフレーム２のアイランド部３の表裏でのワイヤボンディング工程を終えると、そのリードフレーム２は上記実施例１と同様にして封止樹脂１４を流し込んで粘着性フィルム４１と共に各部品を覆った後に硬化させて封止され、リードフレーム２から半導体装置１の部位を切取って図９、図１０に示す半導体装置１を製造する。
このようにして製造された半導体装置１は、その製造工程において最上位に位置する半導体チップ５、７の回路素子部１１が半導体チップ５、７の回路形成面１０に貼付した弾性を有する粘着性フィルム４１によりサポートステージ２１やチップ載置台２４に直接接触することがないので、回路素子部１１に押し傷等が生ずることがない。
【００５３】
また、粘着性フィルム４１を半導体チップ５、７の回路形成面１０に直接貼付し、その半導体装置１の製造工程のダイスボンディング工程およびワイヤボンディング工程でのみ用いるので、粘着性フィルム４１の摩耗や劣化が生じることはない。このことは製造工程におけるワイヤボンディング治具２３等の保守作業を不要にして半導体装置１の長期間に渡る安定した製造を可能にし、半導体装置１の生産効率を向上させることができる。
【００５４】
更に、半導体装置１の製造工程のウェハプロセスにおいては、上記実施例２と同様にメモリセルへの紫外線の透過を阻害するものがないので、ウェハ状態で行われる検査工程で回路素子部１１のメモリセルに書込まれたデータを消去するための紫外線の照射を遮ることがない。
更に、アセンブリプロセスの工程ＡＰＢ２の半導体チップ５に貼付された粘着性フィルム４１および工程ＡＰＢ３とＡＰＢ４の半導体チップ５と７に貼付された粘着性フィルム４１によりサポートステージ２１の吸引孔４５およびワイヤボンディング治具２３のチップ載置台２４の吸引孔４６を覆うので、粘着性フィルム４１の粘着性を用いて負圧の洩れを確実に防止することができる。
【００５５】
以上説明したように、本実施例では、アセンブリプロセスで最上位の半導体チップの回路形成面に粘着性フィルムを貼付するようにしても、上記実施例１と同様の効果を得ることができる。
また、アセンブリプロセスで粘着性フィルムを貼付するようにしたことによって、ウェハプロセスにおいてメモリセルへの紫外線の透過を阻害するものがなくなり、ウェハに保護膜を形成することができる領域が存在しない場合においても、メモリセルに書込まれたデータの消去を容易に行うことができると共に、半導体装置の製造工程で生ずる回路素子部の押し傷等を防止することができる。
【００５６】
更に、粘着性フィルムを用いてサポートステージやワイヤボンディング治具の吸引孔を覆うようにしたことによって、粘着性フィルムの粘着性により負圧の洩れを確実に防止してリードフレームをサポートステージやワイヤボンディング治具に確実に固定することができ、ダイスボンディング工程おける半導体チップの位置ずれを防止することができると共に、ワイヤボンディング工程におけるワイヤの接合性を向上させることができる。
【実施例４】
【００５７】
図１２は実施例４の半導体装置を示す上面図、図１３は実施例４の半導体装置を示す断面図、図１４は実施例４のアセンブリプロセスを示す説明図である。
なお、上記実施例１実施例２および実施例３と同様の部分は、同一の符号を付してその説明を省略する。
本実施例の保護体３１は、図１２、図１３に示すように中空部４８が設けられた無端状の弾性を有する保護体であって、実施例２と同様のペースト剤３２を半導体チップ５、７の回路形成面１０に無端状に塗布した後に加熱により硬化させて形成される。
【００５８】
本実施例の半導体チップ５、７を製造するウェハプロセスは、図７に示す実施例２のウェハプロセスと同様であるのでその説明を省略する。
以下に、図１４にＡＰＣで示す工程に従って実施例２と同様にして製造された半導体チップ５、７および通常の製造工程で製造された半導体チップ６、８を用いて本実施例の半導体装置１を組立てるアセンブリプロセスについて説明する。
【００５９】
ＡＰＣ１、上記実施例１の工程ＡＰ１と同様にしてサポートステージ２１に載置されたリードフレーム２のアイランド部３のおもて面（第１面）に接合剤により半導体チップ６のチップ面を接合し、接合した半導体チップ６に半導体チップ５（第１の半導体チップ）のチップ面を接合して積層する。
そして、アイランド部３のおもて面に接合した半導体チップ５の回路形成面１０にペースト剤用ノズル３５を近づけ、それを一筆書きで移動させながら連続的にペースト剤３２を吐出し、半導体チップ５の回路形成面１０に無端状にしたペースト剤３２を塗布し、その後に加熱により硬化させて中空部４８を有する保護体３１を形成する。
【００６０】
ＡＰＣ２、半導体チップ６および半導体チップ５を接合したリードフレーム２の表裏を反転させ、アイランド部３のおもて面に接合した半導体チップ５の中空部４８を有する保護体３１をサポートステージ２１に当接させ、当接している保護体３１の中空部４８を吸引孔４５の負圧により吸引してリードフレーム２をサポートステージ２１に固定し、実施例１の工程ＡＰ２と同様にしてアイランド部３の裏面（第２面）に接合剤により半導体チップ８のチップ面を接合し、接合した半導体チップ８に半導体チップ７（第２の半導体チップ）のチップ面を接合して積層する。
【００６１】
そして、アイランド部３の裏面に接合した半導体チップ７の回路形成面１０にペースト剤用ノズル３５を近づけ、工程ＡＰＣ１と同様にしてペースト剤用ノズル３５によりペースト剤３２を半導体チップ７の回路形成面１０に無端状に塗布し、その後に加熱により硬化させて中空部４８を有する保護体３１を形成する。
ＡＰＣ３、ダイスボンディング工程を終えたリードフレーム２のアイランド部３の裏面に接合した半導体チップ７の中空部４８を有する保護体３１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させてアイランド部３のおもて面を上にしてリードフレーム２をワイヤボンディング治具２３に載置し、チップ載置台２４に当接している保護体３１の中空部４８を吸引孔４６の負圧により吸引してリードフレーム２をワイヤボンディング治具２３に固定し、半導体チップ６、５のパッド１２とリード端子４との間および必要に応じて半導体チップ６、５のパッド１２の間をワイヤ１３で接続する。
【００６２】
ＡＰＣ４、アイランド部３のおもて面でのワイヤ１３の接続を終えると、そのリードフレーム２のアイランド部３のおもて面に接合されている半導体チップ５の中空部４８を有する保護体３１をワイヤボンディング治具２３のチップ載置台２４に当接させ、端子載置部２５にリード端子４を当接させ、表裏を反転させたリードフレーム２のアイランド部３の裏面を上にしてワイヤボンディング治具２３に載置し、チップ載置台２４に当接している保護体３１の中空部４８を吸引孔４６の負圧により吸引してリードフレーム２をワイヤボンディング治具２３に固定し、半導体チップ８、７のパッド１２とリード端子４との間および必要に応じて半導体チップ８、７のパッド１２の間をワイヤ１３で接続する。
【００６３】
そして、リードフレーム２のアイランド部３の表裏でのワイヤボンディング工程を終えると、そのリードフレーム２は上記実施例１と同様にして封止樹脂１４を流し込んで中空部４８を有する保護体３１と共に各部品を覆った後に硬化させて封止され、リードフレーム２から半導体装置１の部位を切取って図１２、図１３に示す半導体装置１を製造する。
このようにして製造された半導体装置１は、その製造工程において最上位に位置する半導体チップ５、７の回路素子部１１が半導体チップ５、７の回路形成面１０に形成した中空部４８を有し弾性を有する保護体３１によりサポートステージ２１やチップ載置台２４に直接接触することがないので、回路素子部１１に押し傷等が生ずることがない。
【００６４】
また、中空部４８を有する保護体３１を半導体チップ５、７の回路形成面１０に直接形成し、その半導体装置１の製造工程のダイスボンディング工程およびワイヤボンディング工程でのみ用いるので、中空部４８を有する保護体３１の摩耗や劣化が生じることはない。このことは製造工程におけるワイヤボンディング治具２３等の保守作業を不要にして半導体装置１の長期間に渡る安定した製造を可能にし、半導体装置１の生産効率を向上させることができる。
【００６５】
更に、半導体装置１の製造工程のウェハプロセスにおいては、上記実施例２と同様にメモリセルへの紫外線の透過を阻害するものがないので、ウェハ状態で行われる検査工程で回路素子部１１のメモリセルに書込まれたデータを消去するための紫外線の照射を遮ることがない。
更に、アセンブリプロセスの工程ＡＰＣ２の半導体チップ５に形成された保護体３１の中空部４８および工程ＡＰＣ３とＡＰＣ４の半導体チップ５と７に形成された保護体３１の中空部４８によりサポートステージ２１の吸引孔４５およびワイヤボンディング治具２３のチップ載置台２４の吸引孔４６を覆うので、中空部４８を有する保護体３１の吸盤的な作用を用いて負圧の洩れを確実に防止することができる。
【００６６】
以上説明したように、本実施例では、アセンブリプロセスで最上位の半導体チップの回路形成面に中空部を有する保護体を形成するようにしても、上記実施例１と同様の効果を得ることができる。
また、アセンブリプロセスで中空部を有する保護体を形成するようにしたことによって、ウェハプロセスにおいてメモリセルへの紫外線の透過を阻害するものがなくなり、ウェハに保護膜を形成することができる領域が存在しない場合においても、メモリセルに書込まれたデータの消去を容易に行うことができると共に、半導体装置の製造工程で生ずる回路素子部の押し傷等を防止することができる。
【００６７】
更に、保護体の中空部を用いてサポートステージやワイヤボンディング治具の吸引孔を覆うようにしたことによって、中空部を有する保護体の吸盤的な作用により負圧の洩れを確実に防止してリードフレームをサポートステージやワイヤボンディング治具に確実に固定することができ、ダイスボンディング工程おける半導体チップの位置ずれを防止することができると共に、ワイヤボンディング工程におけるワイヤの接合性を向上させることができる。
【００６８】
なお、本実施例および上記実施例２においては、ペースト剤を塗布して保護体を形成するとして説明したが、ペースト剤としてリードフレームの表裏に半導体チップを接合するときに用いる銀ペーストや絶縁ペースト等のペースト状の接合剤を用いるようにしてもよい。このようにすればペースト剤の塗布するためのペースト剤用ノズルを別に設ける必要がなくなり、接合剤を塗布する接合剤用ノズルを共用してペースト剤を塗布することができ、アセンブリプロセスを構成する設備の簡素化を図ることができると共に、ペースト剤用ノズルの入れ替えに要する時間を短縮してアセンブリプロセスの効率化を図ることができる他、実施例３の粘着性フィルムよりも安価な接合剤を用いることができ、半導体装置の製造コストを削減することができる。
【００６９】
また、本実施例では保護体に設けた中空部により治具の吸引孔を覆うとして説明したが、半導体チップの吸引孔が当接する近傍の全面にペースト剤を塗布して弾性を有する平面状の保護体により治具の吸引孔を覆うようにしても吸引孔からの負圧の洩れを防止することができる。
上記各実施例においては、最上位に位置する半導体チップを紫外線によりメモリセルに書込んだデータを消去することが必要な半導体チップとして説明したが、他の半導体チップをリードフレームの表裏に接合する場合においても本発明を適用すれば、同様の効果を得ることができる。
【００７０】
また、上記各実施例においては、リードフレームの表裏に半導体チップを２段に積層して接合するとして説明したが、１つの半導体チップをリードフレームの表裏に接合する場合や、３段以上に半導体チップを積層する場合も同様である。要は治具に当接する半導体チップの回路形成面に本発明の各実施例を適用すれば同様の効果を得ることができる。
更に、上記各実施例においては、最上位に位置する半導体チップに保護膜や保護体、粘着性フィルムを設けるとして説明したが、積層した各半導体チップの治具に当接する部位の全てに保護膜等を設けるようにしてもよい。
【００７１】
更に、上記各実施例で説明したサポートステージやチップ載置台、端子載置部の表面に弾性体を設けるようにしてもよい。
【図面の簡単な説明】
【００７２】
【図１】実施例１の半導体装置を示す上面図
【図２】実施例１の半導体装置を示す断面図
【図３】実施例１のウェハプロセスを示す説明図
【図４】実施例１のアセンブリプロセスを示す説明図
【図５】実施例２の半導体装置を示す上面図
【図６】実施例２の半導体装置を示す断面図
【図７】実施例２のウェハプロセスを示す説明図
【図８】実施例２のアセンブリプロセスを示す説明図
【図９】実施例３の半導体装置を示す上面図
【図１０】実施例３の半導体装置を示す断面図
【図１１】実施例３のアセンブリプロセスを示す説明図
【図１２】実施例４の半導体装置を示す上面図
【図１３】実施例４の半導体装置を示す断面図
【図１４】実施例４のアセンブリプロセスを示す説明図
【符号の説明】
【００７３】
１    半導体装置
２    リードフレーム
３    アイランド部
４    リード端子
５、６、７、８  半導体チップ
９    保護膜
１０  回路形成面
１１  回路素子部
１２  パッド
１３  ワイヤ
１４  封止樹脂
１６  ウェハ
１７  検査プローブ
１８  分割用テープ
１９  ブレード
２１  サポートステージ
２３  ワイヤボンディング治具
２４  チップ載置台
２５  端子載置部
３１  保護体
３２  ペースト剤
３５  ペースト剤用ノズル
４１  粘着性フィルム
４３  ポンチ
４５、４６  吸引孔
４８  中空部
【図１】
2006165339.tif 000003
【図２】
2006165339.tif 000004
【図３】
2006165339.tif 000005
【図４】
2006165339.tif 000006
【図５】
2006165339.tif 000007
【図６】
2006165339.tif 000008
【図７】
2006165339.tif 000009
【図８】
2006165339.tif 000010
【図９】
2006165339.tif 000011
【図１０】
2006165339.tif 000012
【図１１】
2006165339.tif 000013
【図１２】
2006165339.tif 000014
【図１３】
2006165339.tif 000015
【図１４】
2006165339.tif 000016