(57)【要約】【課題】製造工数をアップさせずにシール材の沁み出しによる表示不良の発生を防止でき、狭ギャップ化及び狭額縁化の推進に有利な、液晶表示素子を提供する。【解決手段】画素電極８がマトリックス配列された表示領域Ｄd より外側でシール材４の内側の表示周辺領域Ｄf において、薄膜トランジスタ９のソース電極９ｅに表示信号電圧を印加するためのソース配線７の配設経路のシール材４に近い位置に、シール材４の延在方向に平行に引き回された平行迂回部分７ａが設けられている。この平行迂回部分７ａにより、基板接合時におけるシール材料の表示領域Ｄd に向かう沁み出しが抑制され、沁み出しが表示領域Ｄd に進入して表示不良を発生させる不具合が防止される。【選択図】図２
2006065145.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、
該一対の基板を所定の間隙を保って接合する枠状シール材と、
前記一対の基板の対向する各内面にそれぞれ形成された電極と、
前記枠状シール材と前記一対の基板が対向する内面間に囲まれたスペース内に封入された液晶と、
前記電極に電圧を印加するために前記シール材の外側から内側の液晶封入スペース内に引き回し配設された配線とを有し、前記一対の基板の各内面に、それぞれ配設された双方の電極が対向する領域により形成される画素が複数配列され、表示を行うための表示領域と、前記表示領域と前記シール材との間に位置する表示周辺領域とを形成する液晶表示素子であって、
前記配線の前記表示周辺領域における配線長は、その配線が前記表示領域と前記表示周辺領域の境界と交差する位置での前記境界と前記シール材間の距離よりも長く形成されていることを特徴とする液晶表示素子。
【請求項２】
前記配線は、前記表示周辺領域において少なくとも一部が前記シール材の延在方向に平行に引き回し配設されていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記液晶表示素子がアクティブマトリックス型液晶表示素子であり、前記配線は各画素電極毎に配設された薄膜トランジスタに接続されたソース配線とゲート配線であることを特徴とする請求項１又は請求項２に記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶層厚(基板間のギャップ)を薄くした狭ギャップ型液晶表示素子に関する。
【背景技術】
【０００２】
液晶表示素子は、一対の基板を枠状のシール材で接合し、この一対の基板と枠状シール材で囲まれるスペース内に液晶が封入されてなる。この場合のシール材としては、通常、エポキシ樹脂等の熱硬化性樹脂或いはシリコーン樹脂等との混合樹脂等が用いられる。
【０００３】
上述したシール材により基板を接合するには、まず、一方の基板の周縁部に未硬化のシール材をスクリーン印刷等により枠状に塗布した後、これに他方の基板を位置合わせを行いつつ貼り合わせ、所定の基板間隙を得るべく加圧するとともに加熱(以下、熱圧着という)し、シール材を硬化させる。この基板の熱圧着工程においては、加熱されて粘度が低下した未硬化のシール材が押し潰されて基板の面に沿って溶け出すように広がる(以下、沁み出しという)が、この沁み出し幅が均一ではない。
【０００４】
すなわち、シール材の塗布エリアには、一対の基板の各対向面に形成された電極に電圧を印加するためにシール材の内側から外側へ引き回された配線が配設されており、この配線の配設箇所においては、少なくともその配線の高さ分だけ間隙が狭くなっているから、挟圧されたシール材が配線と一方の基板との間の狭くなった間隙を毛細管現象により沁み出すように広がっていく。
【０００５】
一方、近年においては、動画表示に適するように液晶表示素子の応答速度を高めるため、基板間ギャップ（液晶層厚）が狭められており、その祐果、シール材設置エリアにおける配線の有る部分と無い部分とでのそれぞれの間隙の比が増大し、配線に沿ったシール材の沁み出しがより大きくなり、これが表示領域にまで拡大して「白抜け」等の表示不良を引き起こしている。
【０００６】
従来、上述のシール材の表示領域への沁み出しによる表示不良の発生を防止するための方法として、特許文献１に示されるようなシール材と表示領域との間に沁み出しの拡大を阻止するための壁部材を配設する方法が提案されている。しかし、この方法は、壁部材をシール材と異なる材質、つまり熱圧着されても沁み出し難い材質で形成する必要があるため、製造工数がアップする。また、壁部材を配設するエリアを表示領域周辺に確保する必要があるため、液晶表示素子の小型化を促進するために近年要望されている狭額縁化に不利である。
【特許文献１】特開２００１−５１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、製造工数をアップさせずにシール材の沁み出しによる表示不良の発生を防止でき、狭ギャップ化及び狭額縁化の推進に有利な、液晶表示素子を提供することである。
【課題を解決するための手段】
【０００８】
本発明の液晶表示素子は、一対の基板と、該一対の基板を所定の間隙を保って接合する枠状のシール材と、前記一対の基板の対向する各内面にそれぞれ形成された電極と、
前記枠状シール材と前記一対の基板が対向する内面間に囲まれたスペース内に封入された液晶と、前記電極に電圧を印加するために前記シール材の外側から内側の液晶封入スペース内に引き回し配設された配線とを有し、前記一対の基板の各内面に、それぞれ配設された双方の電極が対向する領域により形成される画素が複数配列され、表示を行うための表示領域と、前記表示領域と前記シール材との間に位置する表示周辺領域とを形成する液晶表示素子であって、前記配線の前記表示周辺領域における配線長は、その配線が前記表示領域と前記表示周辺領域の境界と交差する位置での前記境界と前記シール材間の距離よりも長く形成されていることを特徴とするものである。
【発明の効果】
【０００９】
本発明の液晶表示素子によれば、配線の前記表示周辺領域における配線長を、その配線が表示領域と表示周辺領域の境界と交差する位置でのその境界と前記シール材間の距離よりも長くした、すなわち、シール材の内側で表示領域より外側の表示周辺領域において引き回される配線の距離を表示領域から表示周辺領域に進入する位置での表示周辺領域の幅よりも長く設定したから、その延長された分だけシール材の配線に沿った沁み出しのシール幅方向への拡大が低減されることになり、狭ギャップ化によりシール材が表示領域まで沁み出して表示不良を引き起こす不都合の発生を製造工数を増加させずに防止することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の液晶表示素子においては、配線は表示周辺領域において少なくとも一部がシール材の延在方向に平行に引き回し配設されていることが好ましく、これにより、シール材の配線に沿った沁み出しがシール材の延在方向に略平行に進み、配線に沿わない沁み出しはシール材に平行な配線部分により進行を抑制されるから、シール材が表示領域まで沁み出す不具合が確実に防止される。
【００１１】
また、本発明の液晶表示素子は、配線が画素電極毎に配設された薄膜トランジスタに接続されたソース配線とゲート配線であるアクティブマトリックス型液晶表示素子に適用するのがより好しく、アクティブマトリックス型液晶表示素子の狭ギャップ化をシール材の沁み出しによる表示不良を発生させずに高度に促進することができる。
【００１２】
以下、本発明の好適な実施形態について説明する。
図１は、本発明の一実施形態としてのアクティブマトリックス型液晶表示素子を示す模式的平面図、図２はそのＱ部詳細図、図３は図２におけるIII−III線断面図である。
【００１３】
本実施形態の液晶表示素子１は、共に透明で矩形をなす一対の大、小基板２、３が、枠状のシール材４により所定の間隙を保って接合され、この枠状シール材４で囲まれた一対の大、小基板２、３の各対向面(以下、内面という)間に液晶５(図３参照)が封入されてなる。大、小基板２、３は、対応するそれぞれの隣り合う２辺を整合させて接合されている。従って、大基板２の他方の隣り合う２辺は、それぞれ、これら２辺に対応する小基板３の隣り合う２辺よりも所定幅だけ外側へ延出され、隣り合う延出部２ａ、２ｂが形成されている。
【００１４】
シール材４はエポキシ樹脂等の熱硬化性樹脂からなり、接合工程においては、シール材料である未硬化の熱硬化性樹脂をスクリーン印刷により小基板３の周縁部に沿って枠状に塗布し、これにもう一方の大基板２を位置合わせを行いつつ貼り合わせ、所定温度に加熱しつつ所定の圧力で加圧される。これにより、熱硬化性樹脂が硬化し、大、小両基板２、３が所定の間隙を保って接合される。
【００１５】
大基板２の小基板３と対向するエリアの内面(対向面)には、互いに直交する方向にそれぞれ複数の配線６、７が等間隔で平行に配設されている。これら直交する配線６、７で囲まれた個々のエリアには、それぞれ、図２に示すように、画素電極８が配設されている。そして、個々の画素電極８と配線６、７は、それぞれ、スイッチング素子としての薄膜トランジスタ９を介して電気接続されている。
【００１６】
薄膜トランジスタ９は、図３に示されるように、大基板２の内面に形成されたゲート電極９ａと、このゲート電極９ａを覆って大基板２内面の略全体にわたり被着形成されたゲート絶縁膜９ｂと、このゲート絶縁膜９ｂ上にゲート電極９ａに対向配設されたｉ型半導体膜９ｃと、このｉ型半導体膜９ｃの両側にそれぞれオーミックコンタクト層としてのｎ型半導体膜９ｄを介して設置されたソース電極９ｅ及びドレイン電極９ｆと、ソース電極９ｅ及びドレイン電極９ｆの各端面が対向するチャンネル領域に対応するｉ型半導体膜９ｃの中央部を被うブロッキング層９ｇとから構成されている。
【００１７】
本実施形態の薄膜トランジスタ９では、図２に示されるように、一方の配線６の所定部位をゲート電極とし、他方の配線７の所定部位を直角方向に所定長延出させてソース電極９ｅとしてある。従って、配線６はゲート配線で、配線７はソース配線であり、各薄膜トランジスタ９はゲート配線６上に設置されている。なお、ゲート配線６は大基板２の内面に直接設置されているが、ソース配線７はゲート絶縁膜９ｂ上に設置されている。また、ソース配線７の厚さは、その電気抵抗による各画素電極に出力する信号電圧の低下を抑制するため、ゲート配線６に比べて充分に厚く設定されている。
【００１８】
そして、図３に示されるように、大基板２の内面上には、上述した薄膜トランジスタ９や配線６、７及びゲート絶縁膜９ｂを覆って、前述した複数の画素電極８に対応するエリアに開口が形成された絶縁保護膜１０が、シール材４の内側（液晶封入スペース内）の略全面にわたり被着されている。
【００１９】
一方、対向側の小基板３の内面で、少なくとも大基板２側の画素電極８がマトリックス配置されたエリアに対向するエリアには、一枚膜状の対向電極１１が被着されている。この対向電極１１と画素電極８が液晶５を介して対向する領域が表示を行う為の画素となり、従って、本実施形態では複数のマトリックス配置された画素電極８に対応して、図１に示されるように画素がマトリックス配列された表示領域Ｄd がシール材４の内側に形成されている。この表示領域Ｄd を囲む小基板３の内面には、遮光膜１２が設置され、これにより、表示領域Ｄd の範囲が画定されると共に表示領域Ｄd 周囲からの光漏れが防止されている。なお、図示されてはいないが、シール材４の内側における各基板２、３の液晶５に接する表面には、それぞれ、液晶の配向を規制するための配向膜が被着されている。
【００２０】
図１に戻って、上述したゲート配線６とソース配線７は、それぞれ、一端部が表示領域Ｄd から延出され、対応する基板延出部２ａ、２ｂに向けて引き回し配設されている。各基板延出部２ａ、２ｂには、それぞれ、ゲートドライバ素子１３及びソースドライバ素子１４がＣＯＧ（Chip On Glass）方式により搭載されている。従って、ゲート配線６とソース配線７は、それぞれ、ゲートドライバ素子１３及びソースドライバ素子１４の設置エリアにおける対応する各接続端子ポートに向けて引き回し配設されている。
【００２１】
ここで、ゲート配線６とソース配線７の各引き回し経路には、基板接合時におけるシール材料の沁み出しを防止するための迂回路が設定されている。すなわち、ソース配線７は、図２に示されるように、その一端部がシール材４に向けて直角にその近傍まで延出され、この後、シール材４の延在方向へ平行に所定距離Ｌだけ延出され、この後、シール材４に対して直角に進入する方向に延出されている。ここで、距離Ｌの平行迂回部分７ａは、表示領域Ｄd の外側でシール材４の配置エリアＡs より内側の領域(以下、表示周辺領域という)Ｄf に配置すればよいが、そのうちでも、表示周辺領域Ｄf の幅中央よりもシール材４に近い位置が好ましく、さらには、本実施形態のようにシール材４にソース配線７の略線幅分だけ離隔した位置がより好ましい。なお、表示周辺領域Ｄf の基準となるシール材４の配置エリアＡs とは、シール材料の塗布位置とその量及びシール間隙寸法から決定される図中二点鎖線で示した設計上の目標エリアであり、接合工程を経て実際に形成されたシール材４の配置エリアとは異なる。
【００２２】
このように、ソース配線７の引き回し経路をシール材４の延在方向に平行に延びる距離Ｌの平行迂回部分７ａを備える迂回路とすることにより、シール材料のシール幅方向への沁み出しが顕著に抑制される。
【００２３】
すなわち、基板接合工程においては、塗布されたシール材料が加熱されつつ加圧されることにより溶融し、この溶融状態のシール材料が厚肉に形成されたソース配線７上の狭間隙路（図３参照）に沿って毛細管現象により沁み出すが、ソース配線７はシール材４の二点鎖線で示す配置エリア近傍でシール材４に平行な方向に曲げて配設されているから、毛細管現象によるシール材料の沁み出し方向も大略ソース配線７の配設経路に沿って曲げられる。また、溶融シール材料が材質のバラツキ等の毛細管現象以外の他の要因でソース配線７に沿わずに局部的に幅方向に沁み出すことがあるが、このような不測の沁み出し４ａが生じてもソース配線７の平行迂回部分７ａが壁となってその幅方向への沁み出しを阻止する。その結果、シール材料の沁み出し量は変わらないが、沁み出す方向が塗布されたシール材料の延在方向に沿わされるから、シール材料の幅方向への沁み出し量つまり沁み出し幅が顕著に抑制される。
【００２４】
以上のように、本実施形態においては、ゲート配線６とソース配線７の表示周辺領域Ｄf における引き回し配設経路にシール材４の延在方向に平行な迂回部分７ａを設けたから、接合工程において加熱溶融されたシール材料の沁み出し幅が顕著に抑制され、これにより、シール材４の幅が局部的に拡張されてシール材４が表示領域Ｄd まで進出し白抜け等の表示不良を発生させる不具合が、確実に防止される。また、配線の配設経路を変更するだけで、シール材料の沁み出しを抑制する部材を設けるための新たな工程を必要としないから、製造工数をアップさせることもない。
【００２５】
次に、本発明の他の実施形態について、図４に基づき説明する。なお、上記実施形態と同一の構成要素については同一の符号を付して、その説明を省略する。
【００２６】
本実施形態の液晶表示素子２０は、単純マトリックス型液晶表示素子であり、一対の透明基板２１、２２が枠状シール材２３により接合され、枠状シール材２３で囲まれた透明基板２１、２２の各内面間に液晶(不図示)が封入されてなる。一対の透明基板２１、２２の各内面には、それぞれ、複数の表示電極２３と複数の走査電極２４が互いに直交する方向に平行に配設されている。これら表示電極２３と走査電極２４の液晶を介した交差対向部が表示を行う画素となり、画素がマトリックス状に配列された表示領域Ｄd が形成されている。
【００２７】
透明基板２１、２２の各延出部２１ａ、２２ａには、ドライバ素子２６、２７がＣＯＧ方式により設置されており、これらドライバ素子２６、２７と表示電極２３及び走査電極２４とは、それぞれ各電極の一端を延出させた配線２８、２９により電気接続されている。これら配線２８、２９の配設経路には、基板接合時におけるシール材料の沁み出しを抑制するための迂回路が設定されている。
【００２８】
図４(ａ)のＱ部を拡大した図４(ｂ)に示されるように、表示電極２４の一方の端部を表示周辺領域Ｄf まで延出させ、ここから、表示電極駆動用ドライバ素子２６((ａ)図参照)の設置エリアにおける対応接続端子ポートに向けて配線２８が引き回し配設されている。従って、配線２８の配設経路は、シール材２３の配設エリアＡs に対して斜めに進入する経路となる。
【００２９】
上述のように、本実施形態においては、配線２８がシール材配設エリアＡs に対して斜めに進入するように傾斜させて配設されているから、配線２８がシール材配設エリアＡs  に対して直角方向(幅方向)から進入する場合に比べて、表示周辺領域Ｄf における配設経路が長くなる。これにより、基板接合時においては、シール材料が配線２７に沿って斜めに沁み出し、直角方向に沁み出す場合に比べて沁み出しによるシール幅の拡大が抑制される。走査電極２５の配線２９の配設エリアについても、同様の理由でシール幅の拡大が抑制される。その結果、シール材２３が表示領域Ｄd に進入して表示不良を引き起こす不具合の発生が確実に防止される。
【００３０】
なお、本発明は、上記の実施形態に限定されるものではない。
例えば、上記実施形態では、全ての配線の経路にシール材料の表示領域側への沁み出しを抑制するための迂回路を形成したが、これに限らず、迂回路は、シール材料の沁み出しによるシール幅の拡大が発生し易いエリアの配線、或いはそのシール幅の拡大を特に抑制しなければならないエリアの配線に、選択的に設けてもよい。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態としての液晶表示素子を示す模式的平面図である。
【図２】図１のＱ部を詳細に示す部分拡大平面図である。
【図３】図２のIII−III線断面図である。
【図４】本発明の他の実施形態を示すもので、(ａ)はその模式的平面図、(ｂ)は(ａ)におけるＱ部を詳細に示す部分拡大平面図である。
【符号の説明】
【００３２】
１、２０                  液晶表示素子
２、３、２１、２２        基板
４、２３                  シール材
５                        液晶
６、７、２８、２９        配線
８                        画素電極
９                        薄膜トランジスタ
１０                      絶縁保護膜
１１                      対向電極
１２                      遮光膜
１３                      ゲートドライバ素子
１４                      ソースドライバ素子
２４                      表示電極
２５                      走査電極
２６、２７                ドライバ素子
【図１】
2006065145.tif 000003
【図２】
2006065145.tif 000004
【図３】
2006065145.tif 000005
【図４】
2006065145.tif 000006