(57)【要約】【課題】  プロセスのバラツキおよび周囲温度の変動による閾値電圧の変動に影響されずにバスラインにおける信号の振幅値を一定に保つことで、バスラインの駆動を安定させる。【解決手段】  ドライバ回路２１，２２を構成するＭＯＳトランジスタのウエルにウエル電圧ＶＰＷ，ＶＮＷを印加する。このウエルをこれらと同一基板に形成される他の回路のウエルから分離する。バスライン４における伝送信号のうち高い電圧と目標閾値電圧｜ＶＴＰ｜との差に基づいて選択電圧ＶＳＢＮＷを生成する。一方、上記の伝送信号のうち低い電圧と目標閾値電圧ＶＴＮとの差に基づいて選択電圧ＶＳＢＰＷを生成する。ウエル電圧選択回路５７において、ウエル電圧発生回路５６で発生した複数のウエル電圧から、上記の選択電圧に応じたウエル電圧ＶＮＷ，ＶＰＷを選択して出力する。ウエル電圧ＶＮＷ，ＶＰＷを制御することにより、ＭＯＳトランジスタの閾値電圧を目標値に調整する。【選択図】  図１
2006074285.tif 000002
【特許請求の範囲】
【請求項１】
ウエルが他の回路から分離された構造を有するＭＯＳトランジスタによって構成されるバスラインを駆動するドライバ回路と、
前記ＭＯＳトランジスタの閾値電圧を所定の目標値に制御するように、前記ウエルに与える電圧の値を前記バスラインの信号レベルに応じて調整する電圧制御部とを備えていることを特徴とするバスドライバ装置。
【請求項２】
前記電圧制御部は、前記バスラインの信号レベルから得られる前記ＭＯＳトランジスタの閾値電圧と目標値との差を算出する電圧差算出部と、算出された前記差をなくすように前記電圧を出力する電圧出力部とを有することを特徴とする請求項１に記載のバスドライバ装置。
【請求項３】
前記電圧出力部は、前記差に基づいて前記ウエルに与える電圧を算出する電圧算出部と、算出された電圧に応じて予め用意されている複数の電圧から前記ウエルに与える電圧を選択して出力する選択出力部とを有していることを特徴とする請求項２に記載のバスドライバ装置。
【請求項４】
請求項１ないし３のいずれか１項に記載のバスドライバ装置を備えていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサ、ＤＳＰ、ＡＳＩＣ等のディジタル回路全般に適用され、信号の振幅を小さく抑えることによって消費電力を低減するバスドライバ装置に関するものである。
【背景技術】
【０００２】
図９は、ＬＳＩ１０１における内部バスライン１０２やクロックライン１０３等の大きな容量を持つ信号ラインの存在を示している。
【０００３】
ＬＳＩ１０１は、例えば、テーブルメモリ１１１、データメモリ１１２，１１３、インストラクションメモリ１１４、ＡＬＵ（Arithmetic and Logic Unit）１１５、乗算器１１６、シーケンサ１１７、クロックドライバ１１８およびランダムロジック１１９を内蔵している。各部は、データバス、アドレスバス、周辺バスなどのバスを含む内部バスライン１０２を介して、データ、アドレス、コントロール信号などをやり取りしている。また、各部は、クロックライン１０３を介してクロックドライバ１１８からクロックが供給される。
【０００４】
ＬＳＩ１０１の高性能化を達成するためには、クロックライン１０３におけるクロック伝送の超高速化、ならびに内部バスライン１０２における信号伝送の高速化および並列度増加が必須である。しかしながら、これらの大容量ラインの充放電に関わる消費電力の増加が大きな問題になっている。
【０００５】
また、一般的なドライバ回路としてインバータ回路が多く用いられている。インバータ回路の使用は、信号の振幅を電源電圧までスイングさせるため、ＬＳＩ１０１全体の消費電力を増大させる主原因となっている。
【０００６】
これらの問題を解決するため、バスラインにおける信号の振幅を小さくすることによって消費電力を削減する方法が数多く考案されてきた。しかしながら、このような方法は、プロセスのバラツキおよび動作環境の変動によって、特性が大きく変動したり動作が不安定になったりするため、ほとんど使用されていない。
【０００７】
低消費電力を狙った小振幅回路例は、例えば非特許文献１に発表されている。この文献でも用いられている一般的な小振幅バスドライバ方式について、以下に詳述する。
【０００８】
図１０は、従来の一般的な小振幅バスドライバシステムの基本構成を示している。図１１は、小振幅バスドライバシステムの各部における信号の振幅を示している。
【０００９】
図１０に示すバスドライバシステムおいて、ドライバ側デバイス１２１からレシーバ側デバイス１２２へ、信号ラインＬ１，Ｌ２を含む大容量のバスライン１２３を介して信号が送信される。ドライバ側デバイス１２１の送信信号（ＴＸ信号）およびレシーバ側デバイス１２２の受信信号（ＲＸ信号）は、図１１（ａ）および（ｃ）に示すように、それぞれ電源電圧ＶＤＤのＨｉｇｈレベルを有し、接地電圧ＧＮＤのＬｏｗレベルを有する。
【００１０】
送信信号とインバータ１２４によって反転した送信信号とは、それぞれドライバ回路１２５，１２６によって、Ｈｉｇｈレベルが電源電圧ＶＤＤより小さい電圧に変換され、Ｌｏｗレベルが接地電位ＧＮＤより大きい電圧に変換される。このため、バスライン１２３においては、図１１（ｂ）に示すように、電源電圧ＶＤＤと接地電位ＧＮＤとの間をフルスイングしないように伝送信号の振幅が抑えられる。消費電力は振幅に比例するため、伝送信号の振幅が小さくなることにより、バスライン１２３における消費電力を低減できる。レシーバ側デバイス１２２では、差動アンプ１２７によって、受信信号の振幅が電源電圧ＶＤＤと接地電位ＧＮＤとの間でフルスイングするように戻される。
【００１１】
図１２（ａ）および（ｂ）は、図１０の小振幅バスドライバシステムによる小振幅バスドライバ回路の具体例および出力信号を示している。また、図１３（ａ）および（ｂ）は、図１０の小振幅バスドライバシステムによる他の小振幅バスドライバ回路の具体例および出力信号を示している。
【００１２】
図１２（ａ）に示すバスドライバ回路は、Ｖｔｎダウン型の回路である。このバスドライバ回路は、互いに相補的な２つの出力信号Ｓ１，Ｓ２を生成するドライバ回路である。このバスドライバ回路は、電源ラインと接地ラインとの間に直列に接続されたｎＭＯＳトランジスタＮ１，Ｎ２と、ｎＭＯＳトランジスタＮ３，Ｎ４とを有している。ｎＭＯＳトランジスタＮ１，Ｎ４のゲートには信号がそのまま入力され、ｎＭＯＳトランジスタＮ２，Ｎ３のゲートには信号がそれぞインバータ１３１，１３２で反転されて入力される。
【００１３】
このようなバスドライバ回路では、図１２（ｂ）に示すように、出力信号Ｓ１，Ｓ２の電圧値は、Ｌｏｗレベルのときには接地電位ＧＮＤに等しい。その一方、Ｈｉｇｈレベルのときには、ｎＭＯＳトランジスタＮ１，Ｎ３のゲート−ソース間電圧がｎＭＯＳトランジスタＮ１，Ｎ３の閾値電圧Ｖｔｎと等しくなる点でトランジスタがＯＦＦとなる。このため、出力信号Ｓ１，Ｓ２の電圧値は、Ｈｉｇｈレベルのときには電源電圧ＶＤＤより閾値電圧Ｖｔｎだけ低い電圧となる。
【００１４】
また、図１３（ａ）に示すバスドライバ回路は、ダイオード型の回路であるる。このバスドライバ回路は、コントロール回路１４１と、このコントロール回路１４１によって制御されるドライバ回路１４２とから構成されている。ドライバ回路１４２は、互いに相補的な２つの出力信号Ｓ１，Ｓ２を生成するために、ドライバトランジスタとしてのｐＭＯＳトランジスタＴＰ１，ＴＰ２およびｎＭＯＳトランジスタＴＮ１，ＴＮ２と、スイッチＳＷ１，ＳＷ２とを有している。
【００１５】
ｐＭＯＳトランジスタＴＰ１とｎＭＯＳトランジスタＴＮ１とは、電源ラインと接地ラインとの間に直列に接続されている。また、ｐＭＯＳトランジスタＴＰ２とｎＭＯＳトランジスタＴＮ２とは、電源ラインと接地ラインとの間に直列に接続されている。ｐＭＯＳトランジスタＴＰ１およびｎＭＯＳトランジスタＴＮ１のゲートは、スイッチＳＷ１によってコントロール回路１４１または出力信号Ｓ１の出力ラインに接続される。また、ｐＭＯＳトランジスタＴＰ２およびｎＭＯＳトランジスタＴＮ２のゲートは、スイッチＳＷ２によってコントロール回路１４１または出力信号Ｓ２の出力ラインに接続される。
【００１６】
コントロール回路１４１は、入力データの信号レベルに応じてスイッチＳＷ１，ＳＷ２を制御することによって、ドライバ回路１４２における上記各ゲートに接続される信号線を切り替える機能を有している。図１３（ａ）は、入力データの信号レベルがＨｉｇｈのときの切り替え状態を示している。
【００１７】
入力データがＨｉｇｈレベルのときおよびＬｏｗレベルのときのそれぞれのドライバトランジスタの接続は、下記のように制御される。
（１）入力データがＨｉｇｈレベルのとき
ｐＭＯＳトランジスタＴＰ１のゲートをＳ１ラインに接続
ｎＭＯＳトランジスタＴＮ１のゲートをＬｏｗ（ＧＮＤ）に接続
ｐＭＯＳトランジスタＴＰ２のゲートをＨｉｇｈ（ＶＤＤ）に接続
ｎＭＯＳトランジスタＴＮ２のゲートをＳ２ラインに接続
（２）入力データがＬｏｗレベルのとき
ｐＭＯＳトランジスタＴＰ１のゲートをＨｉｇｈ（ＶＤＤ）に接続
ｎＭＯＳトランジスタＴＮ１のゲートをＳ１ラインに接続
ｐＭＯＳトランジスタＴＰ２のゲートをＳ２ラインに接続
ｎＭＯＳトランジスタＴＮ２のゲートをＬｏｗ（ＧＮＤ）に接続
このようにして、相補的な出力信号Ｓ１，Ｓ２が得られる。
【００１８】
コントロール回路１４１への入力データがＬｏｗレベルからＨｉｇｈレベルに変化した場合、ドライバ回路１４２からの出力信号Ｓ１もＬｏｗレベルからＨｉｇｈレベルへと変化する。この場合、ｐＭＯＳトランジスタＴＰ１は、そのソース−ゲート間電圧がｐＭＯＳトランジスタＴＰ１の閾値電圧ＶＴＰ(負の値)と等しくなるときにＯＦＦする。このとき、ｐＭＯＳトランジスタＴＰ１のソースは電源電圧ＶＤＤに固定されているため、ｐＭＯＳトランジスタＴＰ１のゲート電圧値はＶＤＤ−｜ＶＴＰ｜となる。図１３(ｂ)に示すように、これが出力信号Ｓ１のＨｉｇｈレベルの電圧値となる。
【００１９】
また、上記と同じ入力データが変化した場合、出力信号Ｓ２はＨｉｇｈレベルからＬｏｗレベルに変化する。この場合、ｎＭＯＳトランジスタＴＮ２は、そのソース−ゲート間電圧が閾値電圧ＶＴＮと等しくなるときにＯＦＦする。このとき、ｎＭＯＳトランジスタＴＮ２のソースは接地電位ＧＮＤに固定されているため、ｎＭＯＳトランジスタのゲート電圧値は閾値電圧ＶＴＮとなる。図１３(ｂ)に示すように、これが出力信号Ｓ２のＬｏｗレベルの電圧値となる。
【００２０】
入力データがＬｏｗレベルの場合も、同様の動作によって、出力信号Ｓ１はそのＬｏｗレベルの電圧値である閾値電圧ＶＴＮとなり、出力信号Ｓ２はそのＨｉｇｈレベルの電圧値であるＶＤＤ−｜ＶＴＰ｜となる。
【００２１】
図１４（ａ）および（ｂ）は、それぞれ図１０の小振幅バスドライバシステムにおけるドライバ回路１２５，１２６の出力信号と、通常のインバータドライバ回路の出力信号とを示している。
【００２２】
図１４（ａ）に示すように、ドライバ回路１２５，１２６からの出力信号は、ＶＤＤ−｜ＶＴＰ｜−ＶＴＮの振幅を有する。但し、ドライバ回路１２５，１２６において、十分な性能を確保するために振幅の最小値は０．２Ｖに制限される。一方、図１４（ｂ）に示すように、通常のインバータドライバ回路からの出力信号は、接地電位ＧＮＤから電源電圧ＶＤＤまでの振幅を有する。通常のインバータドライバ回路に対するドライバ回路１２５，１２６の消費電力比は振幅に比例することから（ＶＤＤ−｜ＶＴＰ｜−ＶＴＮ）×２／ＶＤＤと表される。従って、ＶＤＤ＝１．５Ｖ，｜Ｖｔｐ｜＝０．６５Ｖ，Ｖｔｎ＝０．６５Ｖであるとき、上記の消費電力比は２７％となり、大きな消費電力低減効果が期待できる。
【非特許文献１】Atuki inoue et al., “A Low Power SOI Adder Using Reduced-Swing Charge Recycling Circuits”,ISSCC 2001, February 7, 2001
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、以降に述べるように、プロセスのバラツキおよび温度変動がＶｔｈを変動させる要因となるため、図１０の小振幅バスドライバシステムについてＬＳＩ内部での実用化はほとんど行われていない。
【００２４】
図１５は、図１０の小振幅バスドライバシステムにおいて、プロセスのバラツキおよび温度変動による閾値電圧Ｖｔｈの変動が信号振幅および消費電力に与える影響を示している。図１５は、プロセスのバラツキによる閾値電圧Ｖｔｈの変動が±０．１Ｖであり、温度変動（常温±４０℃）による閾値電圧Ｖｔｈの変動が±０．１Ｖである場合を示している。
【００２５】
性能を確保するための振幅最小値を０．２Ｖとした場合、Ｖｔｎ＝｜Ｖｔｐ｜＝０．６５Ｖ以下である必要があり、この場合、通常のインバータドライブ回路に対するドライバ回路１２５，１２６の消費電力比は前述のように０．２７となり、消費電力低減効果は最も大きくなる。また、プロセス目標値としては、閾値電圧Ｖｔｈの変動を考慮すると、Ｖｔｎ（中央値）＝｜Ｖｔｐ｜（中央値）＝０．４５Ｖにする必要があり、この場合、振幅は０．６Ｖであり、消費電力比は０．８である。しかし、プロセスのバラツキおよび温度変動が閾値電圧Ｖｔｈが最も低くなるように作用した場合、Ｖｔｎ＝｜Ｖｔｐ｜＝０．２５Ｖであることから、振幅は１．０Ｖとなり、また消費電力比は１．３５となる。したがって、この場合は小振幅バスドライバシステムの消費電力が逆に増加してしまう。
【００２６】
このように、従来の小振幅バスドライバシステムでは、出力信号の振幅が閾値電圧Ｖｔｈのバラツキ（プロセスのバラツキおよび温度変動）に依存するので、それに伴って変動する消費電力と動作マージンとの両方を最適化させることが困難である。
【００２７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、プロセスのバラツキおよび周囲温度の変動による閾値電圧の変動に影響されずにバスラインにおける信号の振幅値を一定に保つことにより、バスラインの駆動を安定させることを可能にするバスドライバ装置を提供することにある。
【課題を解決するための手段】
【００２８】
本発明に係るバスドライバ装置は、上記課題を解決するために、ウエルが他の回路から分離された構造を有するＭＯＳトランジスタによって構成されるバスラインを駆動するドライバ回路と、前記ＭＯＳトランジスタの閾値電圧を所定の目標値に制御するように、前記ウエルに与える電圧の値を前記バスラインの信号レベルに応じて調整する電圧制御部とを備えていることを特徴としている。
【００２９】
上記の構成においては、ドライバ回路を構成するＭＯＳトランジスタのウエルが他の回路から分離されているので、ウエルに与える電圧を他の回路のトランジスタと関係なく設定することができる。また、バスラインの信号レベル（ＨｉｇｈレベルおよびＬｏｗレベル）は、ＭＯＳトランジスタの閾値電圧によって決定されるので、ウエルに与える電圧の値を調整すれば、信号レベルを決定できる。そこで、本発明のバスドライバ装置では、電圧制御部によって、ＭＯＳトランジスタの閾値電圧を所定の目標値に制御するように、ウエルに与える電圧の値をバスラインの信号レベルに応じて調整する。これにより、プロセスのバラツキおよび周囲温度の変動によってＭＯＳトランジスタの閾値電圧が変動した結果、バスラインの信号レベルが変動しても、ウエルに与える電圧を調整することにより、ＭＯＳトランジスタの閾値電圧が目標値に制御される。
【００３０】
前記バスドライバ装置において、前記電圧制御部は、前記バスラインの信号レベルから得られる前記ＭＯＳトランジスタの閾値電圧と目標値との差を算出する電圧差算出部と、算出された前記差をなくすように前記電圧を出力する電圧出力部とを有することが好ましい。このような構成では、まず、ＭＯＳトランジスタの実際の閾値電圧と目標値との差が電圧差算出部によって算出される。そして、電圧出力部によって、その差をなくすようにウエルに与える電圧が出力される。このように、フィードバック制御によって、ウエルに与える電圧に設定されるので、ＭＯＳトランジスタの閾値電圧をバスラインにおける信号の状態に応じて適切に制御することができる。
【００３１】
また、前記ウエル電圧出力部は、前記差に基づいて前記ウエルに与える電圧を算出する電圧算出部と、算出された電圧に応じて予め用意されている複数の電圧から前記ウエルに与える電圧を選択して出力する選択出力部とを有していることが好ましい。ＭＯＳトランジスタの実際の閾値電圧と、目標値と、ウエルに与える電圧との間には、後述する式（１）および（２）の関係がある。
【００３２】
そこで、この構成では、電圧差算出部によって算出された閾値電圧と目標値と差に基づいて、電圧算出部によって、上記の関係を用いてウエルに与える電圧が算出される。このような演算処理は、通常デジタル的に行われるため、算出された電圧をそのままウエルに与えることはできない。しがって、予めウエルに与える電圧として複数の電圧を用意しておき、電圧算出部によって算出された電圧の値（デジタル）を電圧選択のためのデータとして用いて、このデータに応じて用意されたからウエルに与える電圧を選択する。これにより、バスドライバ装置をＬＳＩ等に組み込む場合、ＭＯＳトランジスタの閾値電圧と目標値との差に基づく前述のフィードバック制御を容易に実現することができる。なお、電源電圧の範囲を越える値の電圧が必要な場合は、当然に、上記のように予めウエルに与える電圧として複数の電圧を用意しておかなければならない。
【００３３】
本発明の半導体集積回路は、前記のように構成されるバスドライバ装置を備えていることを特徴としている。これにより、請求項１ないし３のいずれか１項に記載のバスドライバ装置を備えている。それゆれ、半導体集積回路において、バスラインにおける低消費電力化を安定して行うことができる。
【００３４】
本発明では、バスドライバ回路にバスライン振幅値の自動適応調整機能を持たせることにより、プロセスバラツキや周囲温度変化によるＶｔｈ変動の発生に影響されず、バスライン振幅値を一定に保ち、安定特性を可能とする。
【発明の効果】
【００３５】
本発明に係るバスドライバ装置は、以上のように、ドライバ回路を構成するＭＯＳトランジスタのウエルが他の回路から分離されており、ＭＯＳトランジスタの閾値電圧を所定の目標値に制御するように、ウエルに与える電圧の値をバスラインの信号レベルに応じて調整することを主要な特徴としている。これにより、プロセスのバラツキや周囲温度の変化によって閾値電圧が変動しても、ウエルに与える電圧を調整することによって、閾値電圧が目標値に制御される。それゆえ、閾値電圧の変動の影響を受けることなく、バスラインにおける信号の振幅値が一定に保たれるので、消費電力を安定して低減することができるという効果を奏する。この結果、バスラインを安定して駆動することができる。また、プロセス微細化が今後進むことに伴ってプロセスのバラツキがさらに増大しても、上記のように振幅を一定に制御することができる。
【発明を実施するための最良の形態】
【００３６】
本発明の一実施形態について図１ないし図８に基づいて説明すると、以下の通りである。
【００３７】
図１は、本実施形態に係るＬＳＩ１の要部の構成を示している。
【００３８】
図１に示すように、半導体集積回路としてのＬＳＩ１は、ドライバ側デバイス２、レシーバ側デバイス３、バスライン４およびウエル電圧制御部５を備えている。
【００３９】
ドライバ側デバイス２は、ドライバ回路２１，２２と、インバータ２３を有している。ドライバ回路２１は、ＴＸ信号（送信信号）の振幅を縮小し、ドライバ回路２２は、インバータ２３で反転されたＴＸ信号の振幅を縮小する。
【００４０】
バスライン４は、信号ラインＬ１，Ｌ２を含んでいる。信号ラインＬ１はドライバ回路２１から出力された信号を伝送し、信号ラインＬ１はドライバ回路２２から出力された信号を伝送する。
【００４１】
レシーバ側デバイス３は、差動アンプ３１を有している。この差動アンプ３１は、信号ラインＬ１，Ｌ２を伝送されてきた２つの信号からＲＸ信号（受信信号）を求める。
【００４２】
図２および図３は、ドライバ回路２１，２２を形成する回路のデバイス構造の簡単化のためにインバータＩＮＶを例にとって示している。
【００４３】
実際に本デバイス構造が適用されるドライバ回路は、例えば図１２（ａ）に示すｎＭＯＳトランジスタＮ１，Ｎ３であり、図１３（ａ）に示すｐＭＯＳトランジスタＴＰ１，ＴＰ２およびｎＭＯＳトランジスタＴＮ１，ＴＮ２である。つまり、図１２（ａ）の回路をドライバ回路２１，２２に適用した場合、ｎＭＯＳトランジスタＮ１，Ｎ３には以下のデバイス構造が適用される。また、図１３（ａ）の回路をドライバ回路２１，２２に適用した場合、ｐＭＯＳトランジスタＴＰ１，ＴＰ２およびｎＭＯＳトランジスタＴＮ１，ＴＮ２には以下のデバイス構造が適用される。
【００４４】
図２および図３に示すように、インバータＩＮＶは、ｎＭＯＳトランジスタＴＲＮとｐＭＯＳトランジスタＴＲＰとが直列に接続されたＣＭＯＳ構造をなしている。ｎＭＯＳトランジスタＴＲＮのローカルＰウエル６１にはＰウエル電圧ＶＰＷが印加され、ｐＭＯＳトランジスタＴＲＰのローカルＮウエル６２にはＮウエル電圧ＶＮＷが印加される。
【００４５】
ｎＭＯＳトランジスタＴＲＮのＰウエル６１およびｐＭＯＳトランジスタＴＲＰのＮウエル６２は、一体に形成されている。しかしながら、ローカルＰウエル６１およびローカルＮウエル６２は、これらと同一基板に形成される他の回路のウエル７１，７２から分離されている。
【００４６】
具体的には、ｎＭＯＳトランジスタＴＲＮにおけるソースおよびドレインのＮ＋領域６３が、他の回路から分離されたローカルＰウエル６１上に形成されている。また、このローカルＰウエル６１上に形成されたＰ＋領域６４に与えるＰウエル電圧ＶＰＷにより、閾値電圧Ｖｔｎが調整される。同様に、ｐＭＯＳトランジスタＴＲＰにおけるソースおよびドレインのＰ＋領域６５が、他の回路から分離されたローカルＮウエル６２上に形成されている。また、このローカルＮウエル６２上に形成されたＮ＋領域６６に与えるＮウエル電圧ＶＮＷにより、閾値電圧Ｖｔｐが調整される。これにより、ローカルＰウエル６１とローカルＮウエル６２とに、それぞれＰウエル電圧ＶＰＷとＮウエル電圧ＶＮＷとを他の回路から独立して印加することができる。
【００４７】
インバータＩＮＶは、Ｐウエル電圧ＶＰＷおよびＮウエル電圧ＶＮＷが印加される以外は、一般的なインバータ回路と同様に、ｐＭＯＳトランジスタＴＲＰのソースに電源電圧ＶＤＤが印加され、ｎＭＯＳトランジスタＴＲＮのソースが接地電位ＧＮＤとされる。また、両トランジスタＴＲＰ，ＴＲＮのゲート間が互いに接続されるとともに、両トランジスタＴＲＰ，ＴＲＮのドレイン間が互いに接続されている。入力信号は、両トランジスタＴＲＰ，ＴＲＮのゲート電圧として入力される一方、出力信号は両トランジスタＴＲＰ，ＴＲＮのドレイン電圧として現れる。
【００４８】
続いて、ウエル電圧制御部５について図１および図４に基づいて詳細に説明する。ここで、図４はウエル電圧制御部５の要部を示している。
【００４９】
ウエル電圧制御部５は、Ａ／Ｄ変換器５１、Ｈｉｇｈ電圧比較回路５２、Ｌｏｗ電圧比較回路５３、Ｎウエル電圧選択制御部５４、Ｐウエル電圧選択制御部５５、ウエル電圧発生回路５６およびウエル電圧選択回路５７を有している。
【００５０】
Ａ／Ｄ変換器５１は、信号ラインＬ１，Ｌ２に伝送されるそれぞれの信号をデジタルに変換して出力する。
【００５１】
Ｈｉｇｈ電圧比較回路５２は、ドライバ回路２１の目標閾値電圧ＶＴＰ（目標値）とＡ／Ｄ変換器５１からの信号ラインＬ１に伝送される信号のデジタル値（測定閾値電圧ＶＴＰ０）とを比較し、その差を出力する。Ｌｏｗ電圧比較回路５３は、ドライバ回路２２の目標閾値電圧ＶＴＮ（目標値）とＡ／Ｄ変換器５１からの信号ラインＬ２に伝送される信号のデジタル値（測定閾値電圧ＶＴＮ０）とを比較し、その差を出力する。
【００５２】
Ｎウエル電圧選択制御部５４は、Ｈｉｇｈ電圧比較回路５２からの出力（|ＶＴＰ|−|ＶＴＰ０|）に基づいてＮウエル電圧ＶＮＷを選択するための選択電圧ＶＳＢＮＷを出力する。ここで、Ｎウエル電圧ＶＮＷは次式のように表される。
｜ＶＴＰ｜＝｜ＶＴＰ０｜＋γＰ｛√（ＶＮＷ−ＶＤＤ＋２ΦＦＰ）−√（２ΦＦＰ）｝
…（１）
上式において、γＰおよびΦＦＰは、ｐＭＯＳトランジスタＴＲＰの定数である。上式を変形すると、Ｎウエル電圧ＶＮＷは、次式のように｜ＶＴＰ｜−｜ＶＴＰ０｜に応じて変わることがわかる。
ＶＮＷ＝｛（｜ＶＴＰ｜−｜ＶＴＰ０｜）／γＰ＋√（２ΦＦＰ）｝２−（２ΦＦＰ）
＋ＶＤＤ
そこで、Ｎウエル電圧選択制御部５４は、入力される|ＶＴＰ|−|ＶＴＰ０|によってＮウエル電圧ＶＮＶを算出し、その値をＮウエル電圧発生回路５７ａ（図４参照）から選択するように、選択電圧ＶＳＢＰＷ（選択データ）として出力する。
【００５３】
Ｐウエル電圧選択制御部５５は、Ｌｏｗ電圧比較回路５３からの出力（ＶＴＮ−ＶＴＮ０）に基づいてＰウエル電圧ＶＰＷを選択するための選択電圧ＶＳＢＰＷを出力する。ここで、Ｐウエル電圧ＶＰＷは次式のように表される。
ＶＴＮ＝ＶＴＮ０＋γＮ｛√（ＶＰＷ＋２ΦＦＮ）−√（２ΦＦＮ）｝        …（２）
上式において、γＮおよびΦＦＮは、ｎＭＯＳトランジスタＴＲＮの定数である。上式を変形すると、Ｐウエル電圧ＶＰＷは、次式のようにＶＴＮ−ＶＴＮ０に応じて変わることがわかる。
ＶＰＷ＝｛（ＶＴＮ−ＶＴＮ０）／γＮ＋√（２ΦＦＮ）｝２−（２ΦＦＮ）
そこで、Ｐウエル電圧選択制御部５５は、入力されるＶＴＮ−ＶＴＮ０によってＰウエル電圧ＶＰＷを算出し、その値をＰウエル電圧発生回路５７ｂ（図４参照）から選択するように、選択電圧ＶＳＢＰＷ（選択データ）として出力する。
【００５４】
Ｎウエル電圧選択制御部５４で行われる演算処理は、入力を｜ＶＴＰ｜−｜ＶＴＰ０｜とし、出力を選択電圧ＶＳＢＮＷとするＬＵＴ（ルックアップテーブル）で実行される。また、Ｐウエル電圧選択制御部５５で行われる演算処理は、入力をＶＴＮ−ＶＴＮ０とし、出力を選択電圧ＶＳＢＰＷとするＬＵＴ（ルックアップテーブル）で実行される。
【００５５】
あるいは、Ｎウエル電圧選択制御部５４およびＰウエル電圧選択制御部５５でそれぞれ行われる演算処理は、プログラムによって実行されてもよい。この場合、Ｎウエル電圧選択制御部５４およびＰウエル電圧選択制御部５５は、ＣＰＵなどの演算処理部がＲＯＭ（Read Only Memory）やＲＡＭなどの記憶デバイスに記憶されたプログラムを実行することによって実現される機能ブロックである。また、上記のプログラムは、リムーバブルな記録媒体に記録されていても良い。
【００５６】
ウエル電圧発生回路５６は、図４に示すように、Ｎウエル電圧発生回路５６ａおよびＰウエル電圧発生回路５６ｂからなる。Ｎウエル電圧発生回路５６ａは、Ｎウエル電圧選択制御部５４から出力される複数の選択電圧ＶＳＢＮＷと個々に一致する値のアナログの複数のＮウエル電圧ＶＮＷ０〜ＶＮＷｎを発生する。一方、Ｐウエル電圧発生回路５６ｂは、Ｐウエル電圧選択制御部５５から出力される複数の選択電圧ＶＳＢＰＷと個々に一致する値のアナログの複数のＰウエル電圧ＶＰＷ０〜ＶＰＷｎを発生する。両ウエル電圧発生回路５６ａ，５６ｂは、例えば、電圧を複数の抵抗によって複数の電圧に分割する抵抗分割回路によって構成される。
【００５７】
なお、ローカルＰウエル６１におけるＰ＋領域６４に接地電位ＧＮＤよりも高い電圧のみならず低い電圧も印加し、ローカルＮウエル６２におけるＮ＋領域５６に電源電圧ＶＤＤよりも低い電圧のみならず高い電圧も印加する必要がある。このため、両ウエル電圧発生回路５６ａ，５６ｂは、昇圧回路などを必要とする。
【００５８】
ウエル電圧選択回路５７は、Ｎウエル電圧選択回路５７ａおよびＰウエル電圧選択回路５７ｂからなる。Ｎウエル電圧選択回路５７ａは、マルチプレクサのような回路であって、Ｎウエル電圧選択制御部５４からの選択電圧ＶＳＢＮＷに応じて、Ｎウエル電圧発生回路５６ａで発生したＮウエル電圧ＶＮＷ０〜ＶＮＷｎから一つを選択する。一方、Ｐウエル電圧選択回路５７ｂは、マルチプレクサのような回路であって、Ｐウエル電圧選択制御部５５からの選択電圧ＶＳＢＰＷに応じて、Ｐウエル電圧発生回路５６ｂで発生したＰウエル電圧ＶＰＷ０〜ＶＰＷｎから一つを選択する。
【００５９】
なお、ウエル電圧発生回路５６およびウエル電圧選択回路５７の複合機能の他の実現方法として、Ｄ／Ａ変換器を使用した手法も可能である。この手法では、Ｎウエル電圧選択制御部５４で発生した選択電圧ＶＳＢＮＷすなわちＮウエル電圧ＶＮＷおよびＰウエル電圧選択制御部５５で発生した選択電圧ＶＳＢＰＷすなわちＰウエル電圧ＶＰＷをアナログに変換するＤ／Ａ変換器をウエル電圧発生回路５６およびウエル電圧選択回路５７の代わりに設ける。ただし、このＤ／Ａ変換器は、前述のように、接地電位ＧＮＤよりも低いＮウエル電圧ＶＮＷおよび電源電圧ＶＤＤよりも高いＰウエル電圧ＶＰＷを必要とするので、接地電位ＧＮＤと電源電圧ＶＤＤとの範囲を超えた電圧を出力するように、出力範囲を拡大させる必要がある。
【００６０】
続いて、上記のように構成されるＬＳＩ１におけるウエル電圧調整動作について説明する。
【００６１】
ドライバ回路２１，２２からバスライン４における信号ラインＬ１，Ｌ２に出力された伝送信号は、それぞれＡ／Ｄ変換器５１でデジタルに変換される。Ｈｉｇｈ電圧比較回路５２では、Ａ／Ｄ変換器５１からのデジタル値のうち高い電圧すなわちＨｉｇｈレベル電圧（測定閾値電圧｜ＶＴＰ０｜）と目標閾値電圧｜ＶＴＰ｜とが比較され、その差が出力される。また、Ｌｏｗ電圧比較回路５３では、Ａ／Ｄ変換器５１からのデジタル値のうち低い電圧すなわちＬｏｗレベル電圧（測定閾値電圧ＶＴＮ０）と目標閾値電圧ＶＴＮとの比較が行なわれる。
【００６２】
Ｎウエル電圧選択制御部５４では、Ｈｉｇｈ電圧比較回路５２で得られた結果に基づいて選択電圧ＶＳＢＮＷが算出される。一方、Ｐウエル電圧選択制御部５５では、Ｌｏｗ電圧比較回路５３で得られた結果に基づいて選択電圧ＶＳＢＰＷが算出される。
【００６３】
そして、Ｎウエル電圧選択回路５７ａでは、Ｎウエル電圧選択制御部５４からの選択電圧ＶＳＢＮＷに応じて、Ｎウエル電圧発生回路５６ａで発生したＮウエル電圧ＶＮＷ０〜ＶＮＷｎから一つが選択される。この選択された電圧は、Ｎウエル電圧選択制御部５４で算出されたＮウエル電圧（選択電圧ＶＳＢＮＷ）にほぼ等しいＮウエル電圧ＶＮＷとして、ドライバ回路２１，２２のローカルＮウエル６２におけるＮ＋領域６６に与えられる。一方、Ｐウエル電圧選択回路５７ｂでは、Ｐウエル電圧選択制御部５５からの選択電圧ＶＳＢＰＷに応じて、Ｐウエル電圧発生回路５６ｂで発生したＰウエル電圧ＶＰＷ０〜ＶＰＷｎから一つが選択される。この選択された電圧は、Ｐウエル電圧選択制御部５５で算出されたＰウエル電圧（選択電圧ＶＳＢＰＷ）にほぼ等しいＰウエル電圧ＶＰＷとして、ドライバ回路２１，２２のローカルＰウエル６１におけるＮ＋領域６４に与えられる。
【００６４】
ウエル電圧調整動作において、バスライン４と、ウエル電圧制御部５およびドライバ回路２１，２２によってフィードバック系が形成される。そして、上記のようなウエル電圧調整のための一連の動作は、Ｈｉｇｈ電圧比較回路５２およびＬｏＷ電圧比較回路５３で、測定閾値電圧｜ＶＴＰ０｜と目標閾値電圧｜ＶＴＰ｜との差、および測定閾値電圧ＶＴＮ０と目標閾値電圧ＶＴＮとの差が０になるまで（両閾値電圧が一致するまで）行われる（ウエル電圧のフィードバック制御）。
【００６５】
図５は、ドライバ回路２１，２２におけるｎＭＯＳトランジスタＴＲＮのウエル電圧調整例を示したグラフである。このグラフにおいて、縦軸は目標閾値電圧ＶＴＮを表し、横軸はＰウエル電圧ＶＰＷを表している。また、このグラフは、目標閾値電圧ＶＴＮを０．６５Ｖとしたときに、測定閾値電圧ＶＴＮ０（調整前の閾値電圧Ｖｔｎ）が０．４５Ｖである場合と、０．２５Ｖである場合の二例を示している。
【００６６】
Ｐウエル電圧ＶＰＷと目標閾値電圧ＶＴＮとの間には、次式の関係がある。
ＶＴＮ＝ＶＴＮ０＋γＮ｛√（ＶＰＷ＋２ΦＦＮ）−√（２ΦＦＮ）｝
ここで、γＮは基板定数を表している。
【００６７】
ウエル電圧調整前の測定閾値電圧ＶＴＮ０が０．４５Ｖである場合には、図５に実線で示すように、ローカルＰウエル６１のＰ＋領域６４にＰウエル電圧ＶＰＷ１を印加して、閾値電圧Ｖｔｎを目標閾値電圧ＶＴＮの０．６５Ｖに引き上げる。また、ウエル電圧調整前の測定閾値電圧ＶＴＮ０が０．２５Ｖである場合には、図５に破線で示すように、Ｐ＋領域６４にＰウエル電圧ＶＰＷ２を印加して、閾値電圧Ｖｔｎを目標閾値電圧ＶＴＮの０．６５Ｖに引き上げる。
【００６８】
図６は、ウエル電圧制御部５によるバスライン４における信号の振幅値の自動適応調整の効果を示している。
【００６９】
図６に示すように、閾値電圧Ｖｔｐ，Ｖｔｎの調整前では、信号のＨｉｇｈレベルがＶＤＤ−｜ＶＴＰ０｜であり、信号のＬｏｗレベルがＶＴＮ０である。これに対し、調整後には、信号のＨｉｇｈレベルがＶＤＤ−｜ＶＴＰ｜に低下し、信号のＬｏｗレベルがＶＴＮに上昇する。これにより、信号の振幅を小さくすることができ、バスライン４の消費電力を低減することができる。なお、レシーバ側デバイス３の性能を確保するための信号の振幅の最小値は０．２Ｖに制限される。
【００７０】
図７は、信号振幅および消費電力を最適化するための閾値電圧Ｖｔｈの調整目標値を示している。
【００７１】
レシーバ側デバイス３の性能確保に必要な最小信号振幅が０．２Ｖであった場合、信号振幅が最小値の０．２Ｖであるときに消費電力も最小となる。そして、電源電圧ＶＤＤが１．５Ｖであるとき、信号の振幅Ａは、図６から、次式のように表される。
Ｖｓ＝ＶＤＤ−｜ＶＴＰ｜−ＶＴＮ
したがって、上式にＶｓ＝０．２Ｖ，ＶＤＤ＝１．５Ｖを代入して、｜ＶＴＰ｜＝ＶＴＮ＝Ｖｔｎ＝Ｖｔｐとすれば、そのときの閾値電圧Ｖｔｎ，Ｖｔｐは次のように表される。
Ｖｔｎ＝Ｖｔｐ＝（１．５−０．２）／２＝０．６５
このように、閾値電圧Ｖｔｎ，Ｖｔｐはともに０．６５Ｖであり、これが調整目標値となる。また、前記のように、閾値電圧Ｖｔｎ，Ｖｔｐをともに０．６５Ｖに引き上げることにより、消費電力の低減措置が採られていない通常のインバータドライブ回路に対する本バスドライブ方式の消費電力比は０．２７となり、消費電力低減効果が最も大きくなる。
【００７２】
ここで、本実施形態におけるバスドライブ方式と通常のインバータフルスイング方式との消費電力比較を行なうシミュレーションの結果について説明する。
【００７３】
消費電力Ｐは、次式のように表される。
Ｐ＝α・Ｆ・Ｃ・ＶＤＤ・Ｖｓ・ｎ＋Ｐｄｄｃ＋Ｐｒｄｃ
ここで、上式において、αはデータ遷移確率であり、Ｆは動作周波数であり、Ｃは容量であり、ＶＤＤは電源電圧であり、Ｖｓは信号の振幅であり、ｎはバス本数であり、Ｐｄｄｃはドライバ貫通電力であり、ＰｒｄｃはレシーバＤＣ電力である。
【００７４】
表１に示すように、図６および上式より求めた消費電力Ｐが、通常方式（インバータフルスイング方式）では１２４μＷであるのに対して、本実施形態のバスドライブ方式では４１μＷと小さい。通常方式の消費電力Ｐを１．０とした場合の相対比では本実施形態のバスドライブ方式の消費電力Ｐは０．３３に相当する。また、ＳＰＩＣＥシミュレーションにより求めた消費電力値でも、通常方式が１３２μＷであるのに対して本方式では４２μＷであり、前述の計算結果が妥当であることを示している。
【００７５】
【表１】
2006074285.tif 000003
【００７６】
図８（ａ）および（ｂ）は、本実施形態におけるバスドライブ方式を実デバイスに適用した場合の消費電力低減効果を示している。
【００７７】
図８（ａ）は、クロックドライバの７０％およびロジック回路の５０％に本バスドライブ方式を適用し、各々７０％の削減効果が得られたと仮定した場合の、ＭＰＵ（Micro Processing Unit）の消費電力低減効果を示している。なお、ここでは、組込み用ローエンドマイクロプロセサをＭＰＵとして用いた例を示している。また、図８（ｂ）は、ＡＳＳＰ（Application Specific Standard Product）の消費電力低減効果を示している。なお、ここでは、ＭＰＥＧ−４デコーダをＡＳＳＰとして用いた例を示している。
【００７８】
図８（ａ）に示すように、ＭＰＵにおいては、本バスドライブ方式を適用する前の消費電力のうち、クロックドライバで消費される電力は４５％を占め、ロジック回路で消費される電力が４０％を占めている。これに対し、本バスドライブ方式を適用した後の消費電力のうち、クロックドライバで消費される電力は２３．５％を占め、ロジック回路で消費される電力が２６．６％を占めている。従って、本バスドライブ方式を適用することにより、適用前の６５％まで消費電力を低減することが可能である。
【００７９】
図８（ｂ）に示すように、ＡＳＳＰにおいては、本バスドライブ方式を適用する前の消費電力のうち、クロックドライバで消費される電力は２５％を占め、ロジック回路で消費される電力が３５％を占めている。これに対し、本バスドライブ方式を適用した後の消費電力のうち、クロックドライバで消費される電力は１３％を占め、ロジック回路で消費される電力が２３％を占めている。従って、本バスドライブ方式を適用することにより、適用前の７６％まで消費電力を低減することが可能である。
【００８０】
以上に述べたように、バスライン４における信号のＨｉｇｈレベルとＬｏｗレベルとが、それぞれドライバ回路２１，２２を形成するＭＯＳトランジスタの閾値電圧Ｖｔｐ，Ｖｔｎによって決定される。従って、逆に閾値電圧Ｖｔｐ，Ｖｔｎを調整すれば、上記の信号のＨｉｇｈレベルとＬｏｗレベルを決定でき、消費電力を最適化することができる。このことから、本実施形態のバスドライブ方式では、ｎＭＯＳトランジスタおよびｐＭＯＳトランジスタのそれぞれの閾値電圧Ｖｔｎ，Ｖｔｐを独自に制御する構成（１）および（２）を採用している。
（１）ドライバ回路２１，２２のウエル（ローカルＰウエル６１およびローカルＮウエル６２）が他の回路から分離されている。
（２）バスライン４における信号のＨｉｇｈレベルおよびＬｏｗレベルに応じて、ローカルＰウエル６１におけるＰ＋領域６４に印加するＰウエル電圧ＶＰＷおよびローカルＮウエル６２におけるＮ＋領域６６に印加するＮウエル電圧ＶＮＷを目標値に制御するウエル電圧制御部５が設けられている。
【００８１】
このような構成を備えることによって、プロセスのバラツキや周囲温度の変化によって閾値電圧Ｖｔｈに変動が生じても、ウエル電圧の調整によって閾値電圧Ｖｔｈが目標値に制御される。それゆえ、閾値電圧Ｖｔｈの変動の影響を受けることなく、バスライン４における信号の振幅値を一定に保つことができる（振幅の自動適応調整機能）。従って、消費電力を安定して低減することができるので、プロセス微細化が今後進むことに伴ってプロセスのバラツキがさらに増大しても、上記のように振幅を一定に制御することができる。
【００８２】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８３】
本発明のバスドライバ装置は、ＬＳＩ等のバスラインにおける消費電力をプロセスのバラツキおよび周囲温度の変動に関わらず安定して低減させることによって、バスドライバ回路を有するプロセッサ、ＤＳＰ、ＡＳＩＣ等のディジタル回路全般に適用できる。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施の一形態を示すＬＳＩの要部の構成を示すブロック図である。
【図２】（ａ）および（ｂ）は上記ＬＳＩのドライバ側デバイス２におけるドライバ回路を形成するインバータの構成を示す回路でである。
【図３】上記インバータのデバイス構造を示す断面図である。
【図４】上記ＬＳＩにおけるウエル電圧制御部の要部の構成を示すブロック図である。
【図５】上記ドライバ回路におけるｎＭＯＳトランジスタのＰウエル電圧調整例を示すグラフである。
【図６】上記ウエル電圧制御部による上記ＬＳＩのバスラインにおける信号の振幅値の自動適応調整の効果を示す図である。
【図７】信号振幅および消費電力を最適化するための上記ドライバ回路におけるトランジスタの閾値電圧Ｖｔｈの調整例を示すグラフである。
【図８】（ａ）および（ｂ）は、本実施形態におけるバスドライブ方式を実デバイス（ＭＰＵおよびＡＳＳＰ）に適用した場合の消費電力低減効果を示す図である。
【図９】内部バスラインやクロックライン等の大きな容量を持つ信号ラインを含むＬＳＩの構成を示すブロック図である。
【図１０】従来の一般的な小振幅バスドライバシステムの基本構成を示すブロック図である。
【図１１】（ａ）ないし（ｃ）はそれぞれ上記小振幅バスドライバシステムにおけるドライバ側デバイス、バスラインおよびレシーバ側デバイスにおけるＴＸ信号（送信信号）、伝送信号およびＲＸ信号（受信信号）を示す図である。
【図１２】（ａ）は上記小振幅バスドライバシステムによる小振幅バスドライバ回路の具体例を示す回路図であり、（ｂ）は（ａ）の小振幅バスドライバ回路の出力信号を示す図である。
【図１３】（ａ）は上記小振幅バスドライバシステムによる小振幅バスドライバ回路の他の具体例を示す回路図であり、（ｂ）は（ａ）の小振幅バスドライバ回路の出力信号を示す図である。
【図１４】（ａ）は上記小振幅バスドライバシステムにおけるドライバ回路の出力信号を示す図であり、（ｂ）は通常のインバータドライバ回路の出力信号を示す図である。
【図１５】上記小振幅バスドライバシステムにおける、プロセスのバラツキおよび温度変動による閾値電圧Ｖｔｈの変動が信号振幅および消費電力に与える影響を示す図である。
【符号の説明】
【００８５】
１          ＬＳＩ（半導体集積回路）
２          ドライバ側デバイス
３          レシーバ側デバイス
４          バスライン
５          ウエル電圧制御部（電圧制御部）
２１，２２    ドライバ回路
５２          Ｈｉｇｈ電圧比較回路（電圧差算出部）
５３          Ｌｏｗ電圧比較回路（電圧差算出部）
５４          Ｎウエル電圧選択制御部（電圧出力部，電圧算出部）
５５          Ｐウエル電圧選択制御部（電圧出力部，電圧算出部）
５６          ウエル電圧発生回路
５６ａ        Ｎウエル電圧発生回路
５６ｂ        Ｐウエル電圧発生回路
５７          ウエル電圧選択回路（電圧出力部，選択出力部）
５７ａ        Ｎウエル電圧選択回路（電圧出力部，選択出力部）
５７ｂ        Ｐウエル電圧選択回路（電圧出力部，選択出力部）
６１          ローカルＰウエル
６２          ローカルＮウエル
６４          Ｐ＋領域
６６          Ｎ＋領域
ＴＲＮ        ｎＭＯＳトランジスタ（ＭＯＳトランジスタ）
ＴＲＰ        ｐＭＯＳトランジスタ（ＭＯＳトランジスタ）
ＶＮＷ        Ｎウエル電圧
ＶＰＷ        Ｐウエル電圧
ＶＳＢＮＷ    選択電圧
ＶＳＢＰＷ    選択電圧
ＶＴＮ        目標閾値電圧（目標値）
｜ＶＴＰ｜    目標閾値電圧（目標値）
ＶＴＮ０      測定閾値電圧（閾値電圧）
｜ＶＴＰ０｜  測定閾値電圧（閾値電圧）
【図１】
2006074285.tif 000004
【図２】
2006074285.tif 000005
【図３】
2006074285.tif 000006
【図４】
2006074285.tif 000007
【図５】
2006074285.tif 000008
【図６】
2006074285.tif 000009
【図７】
2006074285.tif 000010
【図８】
2006074285.tif 000011
【図９】
2006074285.tif 000012
【図１０】
2006074285.tif 000013
【図１１】
2006074285.tif 000014
【図１２】
2006074285.tif 000015
【図１３】
2006074285.tif 000016
【図１４】
2006074285.tif 000017
【図１５】
2006074285.tif 000018