(57)【要約】 【課題】  基板を貫通する貫通配線などの導電材層と基板との間に安定して絶縁材層を形成することができ、また導電材層の厚みを均一にして貫通配線を安定して形成することのできる半導体装置の製造方法を提供する。【解決手段】  半導体基板１１に半導体基板１１の一方の表面部２１側から半導体基板１１の厚み方向に延びる筒状の絶縁材充填用孔２５を形成して、絶縁材充填用孔２５の内方に、残留する半導体基板１１からなる柱状体２６を形成する。形成された絶縁材充填用孔２５に絶縁材料を充填して筒状の絶縁材層２７を形成した後、柱状体２６を除去して絶縁材層２７の内方に柱状の導電材充填用孔２９を形成する。形成された導電材充填用孔２９に導電材料を充填して、絶縁材層２７で囲繞された導電材層３０を形成する。これによって、導電材層３０と半導体基板１１との間に絶縁材層２７を安定して形成することができる。また導電材層３０の厚みを均一にすることができる。【選択図】      図５
2006108244.tif 000002
【特許請求の範囲】
【請求項１】
基板に、該基板の一方の表面部で開口され、前記一方の表面部側から基板の厚み方向に延びる筒状の絶縁材充填用孔を形成することによって、該絶縁材充填用孔の内方に残留する基板からなる柱状体を形成する絶縁材充填用孔形成工程と、
前記絶縁材充填用孔に絶縁材料を充填することによって、絶縁材層を形成する絶縁材層形成工程と、
前記柱状体を除去することによって、絶縁材層の内方に導電材充填用孔を形成する導電材充填用孔形成工程と、
前記導電材充填用孔に導電材料を充填することによって、導電材層を形成する導電材層形成工程と、
基板の他方の表面部を後退させることによって、前記絶縁材層および導電材層を基板の他方の表面部側に露出させる基板後退工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁材充填用孔形成工程は、
基板の一方の表面部側に、基板の柱状体を形成するべく予め定められる部分を覆う第１エッチングマスクと、基板の柱状体を形成するべく予め定められる部分および基板の絶縁材充填用孔を形成するべく予め定められる部分で開口された第２エッチングマスクとを形成するマスク形成工程と、
第１および第２エッチングマスクが形成された基板を一方の表面部側からエッチングする基板エッチング工程とを含み、
前記導電材充填用孔形成工程は、
第１エッチングマスクを除去する第１マスク除去工程と、
第１エッチングマスクが除去されて第２エッチングマスクが残存する基板を一方の表面部側からエッチングすることによって、柱状体を除去する柱状体除去工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記マスク形成工程は、第１エッチングマスクを形成する第１マスク形成工程と第２エッチングマスクを形成する第２マスク形成工程とを含むことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１マスク形成工程は、基板の一方の表面部側に、基板に形成される半導体素子に電気的に接続される電極パッドを形成する電極パッド形成工程を兼ねることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、より詳細には、基板をその厚み方向に貫通する貫通配線などの、基板に埋め込まれるように設けられる導電材層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話機などの携帯情報機器に代表されるように、電子機器に対する小形化および軽量化の要求が高まっている。これに伴って、電子機器に搭載される半導体装置の小形化および高密度化が図られている。この目的を達成するために、複数個の半導体装置を積層した積層型半導体モジュールが提案されている。
【０００３】
図１５は、積層型半導体モジュール８０の構成を模式的に示す概略断面図である。積層型半導体モジュール８０は、４個の半導体装置８１（８１ａ〜８１ｄ）がその厚み方向に積み重ねられて成る。半導体装置８１ａ〜８１ｄは、バンプ電極８８によって互いに電気的に接続されている。積層型半導体モジュール８０は、最下部の半導体装置８１ｄに設けられるバンプ電極８８を介して配線基板９０に実装されて使用される。
【０００４】
各半導体装置８１ａ〜８１ｄを構成する半導体基板８２（８２ａ〜８２ｄ）には、それぞれ各半導体基板８２ａ〜８２ｄをその厚み方向に貫通する貫通配線８３が設けられている。貫通配線８３は、孔内絶縁膜８４によって半導体基板８２と電気的に絶縁されている。半導体基板８２の一方の表面部には図示しない半導体素子が設けられている。半導体素子は、電極パッド８５およびキャップ配線８６を介して貫通配線８３に電気的に接続され、この貫通配線８３によって半導体基板８２の他方の表面部に設けられる裏面配線８７およびバンプ電極８８に電気的に接続される。
【０００５】
図１６は、従来技術によって貫通配線８３を形成する様子を模式的に示す概略断面図である。従来技術による半導体装置の製造方法では、貫通配線８３は以下のようにして形成される。まず、半導体基板８２の一方の表面部９１に、図示しない半導体素子を形成した後、パシベーション膜８９を形成し、パシベーション膜８９上に環状の電極パッド８５を形成する。次いで、電極パッド８５の内方側に、パシベーション膜８９と電極パッド８５とによって形成される凹所に臨む半導体基板８２の一方の表面部で開口され、半導体基板８２の厚み方向に延びて半導体基板８２の内部に達する柱状の非貫通孔９２（９２ｅ〜９２ｇ）を形成する。すなわち、非貫通孔９２の底部は、半導体基板８２の内部に形成される。
【０００６】
形成された非貫通孔９２の側壁部および底部に孔内絶縁膜８４となる絶縁材層９４（９４ｅ〜９４ｇ）を形成した後、絶縁材層９４の内方に形成される凹所に導電ペーストを充填して貫通配線８３となる導電材層９３（９３ｅ〜９３ｇ）を形成する。次いで、導電材層９３と電極パッド８５とを電気的に接続するようにキャップ配線８６を形成する。その後、半導体基板８２の他方の表面部を研磨などによって後退させ、導電材層９３を半導体基板８２の他方の表面部側に露出させる。これによって、貫通配線８３が形成される。
【０００７】
非貫通孔９２の側壁部および底部に絶縁材層９４を形成する方法としては、たとえば、化学蒸着（Chemical Vapor Deposition；略称ＣＶＤ）法によってシリコン酸化膜、シリコン窒化膜などの絶縁膜を成膜する方法が用いられている（たとえば、特許文献１参照）。しかしながら、ＣＶＤ法を用いると、絶縁膜の成膜に時間がかかるので生産性が悪くなり、また製造原価が高くなるという問題も生じる。
【０００８】
このような問題を解決するために、非貫通孔９２の側壁部および底部にポリイミドなどの樹脂材料を印刷法などで塗布することによって絶縁膜を形成する方法が提案されている（たとえば、特許文献２参照）。この方法によれば、絶縁膜を容易に形成することができ、また製造原価を低減することができる。
【０００９】
しかしながら、この方法では樹脂を非貫通孔９２の側壁部全体に塗布できない可能性があり、前述の図１６に示すように、非貫通孔９２ｅの底部付近の側壁部に絶縁材層９４ｅの形成されていない部分が生じ、導電材層９３ｅと半導体基板８２との間で短絡（ショート）の発生することがある。
【００１０】
また、図１６に示すような柱状の非貫通孔９２に樹脂を塗布して絶縁材層９４を形成しようとすると、非貫通孔９２の底部まで樹脂が塗布されて絶縁材層９４が形成されるので、絶縁材層９４の内方に形成される導電材層９３の厚みは、底部に形成される絶縁材層９４の厚みに依存する。このため、各非貫通孔９２に塗布される樹脂の量にばらつきが生じると、非貫通孔９２の底部に形成される絶縁材層９４の厚みがばらつき、導電材層９３の厚みが不均一になる。特に、印刷法で樹脂を塗布する場合には各非貫通孔９２への樹脂の塗布量にばらつきが生じやすいので、導電材層９３の厚みが不均一になりやすい。ここで、導電材層９３の厚みとは、半導体基板８２の一方の表面部９１を含む仮想平面と該仮想平面から最も離隔する導電材層９３の表面部との距離のことである。
【００１１】
このため、たとえば、図１６に示すように、非貫通孔９２ｇに形成される導電材層９３ｇの方が、非貫通孔９２ｆに形成される導電材層９３ｆよりも厚みが大きくなる場合がある。この場合に、切断面線Ｘ−Ｘで示される位置まで半導体基板８２の他方の表面部を後退させると、相対的に厚みの大きい非貫通孔９２ｇに形成される導電材層９３ｇは半導体基板８２の他方の表面部側に露出するけれども、厚みの小さい非貫通孔９２ｆに形成される導電材層９３ｆは半導体基板８２の他方の表面部側に露出しないことになる。したがって、前述の図１５に示す半導体装置８１において、半導体基板８２の他方の表面部に設けられる裏面配線８７と半導体基板８２の一方の表面部側に設けられる半導体素子との導通が取れないという問題が生じる。
【００１２】
また、前述のように各非貫通孔９２に塗布される樹脂の量が均一でないと、非貫通孔９２の側壁部に形成される絶縁材層９４の厚みが不均一になるおそれもある。このように絶縁材層９４の厚みが不均一になると、絶縁材層９４の内方に形成される導電材層９３の幅、ひいては貫通電極８３の幅が不均一になって、貫通配線８３による信号伝達速度にばらつきが発生し、同一の機会に生産された複数個の半導体装置８１間で性能に差が生じる可能性がある。ここで、導電材層９３の幅とは、半導体基板８２の厚み方向に垂直な方向における導電材層９３の寸法のことである。
【００１３】
前述の特許文献２には、導電材層９３と半導体基板８２との短絡を防ぐために、非貫通孔９２を樹脂材料で完全に閉塞した後、非貫通孔９２の中央部の樹脂をレーザ光照射などによって除去して非貫通孔９２の側壁部に絶縁材層９４を形成する方法が提案されている。しかしながら、この方法では、非貫通孔の数に比例して樹脂の除去に要するレーザ光照射時間が長くなるので、生産性が低下するという問題が生じる。
【００１４】
【特許文献１】特開２００３−２７３１０６号公報（第５頁，第３図）
【特許文献２】特開２００２−５０７３８号公報（第６頁，第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、生産性を低下させることなく貫通配線などの導電材層と半導体基板との間に安定して均一な厚みの絶縁材層を形成することができるとともに、導電材層の厚みを均一にし、ひいては基板を貫通する貫通配線を安定して形成することのできる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明は、基板に、該基板の一方の表面部で開口され、前記一方の表面部側から基板の厚み方向に延びる筒状の絶縁材充填用孔を形成することによって、該絶縁材充填用孔の内方に残留する基板からなる柱状体を形成する絶縁材充填用孔形成工程と、
前記絶縁材充填用孔に絶縁材料を充填することによって、絶縁材層を形成する絶縁材層形成工程と、
前記柱状体を除去することによって、絶縁材層の内方に導電材充填用孔を形成する導電材充填用孔形成工程と、
前記導電材充填用孔に導電材料を充填することによって、導電材層を形成する導電材層形成工程と、
基板の他方の表面部を後退させることによって、前記絶縁材層および導電材層を基板の他方の表面部側に露出させる基板後退工程とを含むことを特徴とする半導体装置の製造方法である。
【００１７】
また本発明は、前記絶縁材充填用孔形成工程は、
基板の一方の表面部側に、基板の柱状体を形成するべく予め定められる部分を覆う第１エッチングマスクと、基板の柱状体を形成するべく予め定められる部分および基板の絶縁材充填用孔を形成するべく予め定められる部分で開口された第２エッチングマスクとを形成するマスク形成工程と、
第１および第２エッチングマスクが形成された基板を一方の表面部側からエッチングする基板エッチング工程とを含み、
前記導電材充填用孔形成工程は、
第１エッチングマスクを除去する第１マスク除去工程と、
第１エッチングマスクが除去されて第２エッチングマスクが残存する基板を一方の表面部側からエッチングすることによって、柱状体を除去する柱状体除去工程とを含むことを特徴とする。
【００１８】
また本発明は、前記マスク形成工程は、第１エッチングマスクを形成する第１マスク形成工程と第２エッチングマスクを形成する第２マスク形成工程とを含むことを特徴とする。
【００１９】
また本発明は、前記第１マスク形成工程は、基板の一方の表面部側に、基板に形成される半導体素子に電気的に接続される電極パッドを形成する電極パッド形成工程を兼ねることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、半導体装置に設けられる導電材層は、基板に、基板の一方の表面部で開口され、基板の一方の表面部側から基板の厚み方向に延びる筒状の絶縁材充填用孔を形成し、形成された絶縁材充填用孔に絶縁材料を充填して絶縁材層を形成した後、絶縁材充填用孔を形成する際に形成された、絶縁材充填用孔の内方に残留する基板からなる柱状体を除去して絶縁材層の内方に導電材充填用孔を形成し、この導電材充填用孔に導電材料を充填することによって形成される。また、形成された絶縁材層および導電材層は、導電材層の形成後に、基板の他方の表面部を後退させることによって基板の他方の表面部側に露出される。
【００２１】
このように、本発明の半導体装置の製造方法では、柱状体と基板とによって形成される筒状の絶縁材充填用孔に絶縁材料を充填することによって絶縁材層を形成するので、絶縁材充填用孔への絶縁材料の塗布に、塗布量のばらつきが生じやすい印刷法を用いる場合であっても、一定の厚みの絶縁材層を形成することができる。したがって、導電材層の幅を均一にすることができるので、製造される複数個の半導体装置間に性能の差が生じることを防ぐことができる。
【００２２】
また、絶縁材充填用孔の幅がたとえば５μｍ程度と小さい場合には、毛細管現象によって絶縁材料を絶縁材充填用孔の内部に濡れ広がらせ、絶縁材層の膜切れ、すなわち絶縁材充填用孔の底部付近に絶縁材層が形成されないことを防ぐことができるので、たとえば厚みが５μｍ程度と小さい絶縁層であっても確実に形成することができる。また、本発明の半導体装置の製造方法では、絶縁材層で囲繞される導電材充填用孔に導電材料を充填することによって導電材層を形成するので、生産性を低下させることなく、導電材層と基板との間に安定して絶縁材層を形成することができる。したがって、導電材層と基板との短絡を防止し、半導体装置の信頼性を向上させることができる。
【００２３】
また、導電材層を形成する際に導電材料が充填される導電材充填用孔の底部には絶縁材層が形成されていないので、導電材層の厚みは導電材充填用孔の深さに依存する。このため、本発明の半導体装置の製造方法では、導電材充填用孔の深さに対応した均一な厚みの導電材層を形成することができる。このことによって、基板の他方の表面部を後退させて導電材層を基板の他方の表面部側に露出させる際に、露出されない導電材層が発生することを防ぐことができるので、貫通配線などの基板を貫通する導電材層を安定して形成することができる。したがって、たとえば、基板の一方の表面部側に形成される半導体素子と基板の他方の表面部側に形成される裏面配線とが導電材層を介して電気的に接続される半導体装置を製造する際に、半導体素子と裏面配線との接続不良が発生することを防ぐことができるので、半導体装置の製造歩留を向上させることができる。
【００２４】
ここで、「筒状」とは、円筒状および角筒状のいずれをも含む。また「基板の他方の表面部を後退させる」とは、研磨などによって基板の一部を他方の表面部側から除去し、基板の他方の表面部と基板の一方の表面部との距離すなわち基板の厚みを減少させることをいう。また、「絶縁材層の厚み」とは、筒状に形成される絶縁材層の軸線に垂直な方向の寸法のことである。また、「導電材層の幅」とは、基板の厚み方向に垂直な方向における導電材層の寸法のことであり、「導電材層の厚み」とは、基板の一方の表面部を含む仮想平面と該仮想平面から最も離隔する導電材層の表面部との距離のことである。
【００２５】
また本発明によれば、筒状の絶縁材充填用孔およびその内方に設けられる柱状体は、基板の一方の表面部側に、基板の柱状体を形成するべく予め定められる部分を覆う第１エッチングマスクと、基板の柱状体を形成するべく予め定められる部分および基板の絶縁材充填用孔を形成するべく予め定められる部分で開口された第２エッチングマスクとを形成した後、第１および第２エッチングマスクを遮蔽部として基板をエッチングすることによって形成される。また、導電材充填用孔は、絶縁材充填用孔に絶縁材料を充填して絶縁材層を形成した後、第１および第２エッチングマスクのうち第１エッチングマスクのみを除去し、第２エッチングマスクを遮蔽部として基板をエッチングすることによって形成される。
【００２６】
このように、本発明の半導体装置の製造方法では、絶縁材充填用孔および柱状体を形成するために使用する第２エッチングマスクを、導電材充填用孔を形成するためのエッチングマスクとして再度使用する。したがって、絶縁材層を形成した後に導電材充填用孔を形成するためのエッチングマスクを新たに形成する必要がないので、製造工程を簡略化し、生産性を向上させることができる。
【００２７】
また本発明によれば、第１エッチングマスクと第２エッチングマスクとは別々の工程で形成される。このことによって、容易に第１エッチングマスクと第２エッチングマスクとを異なる材料で形成することができるので、簡便な方法で第１エッチングマスクのみを除去し、第２エッチングマスクを残存させることができる。たとえば、第１エッチングマスクを導電材料で形成し、第２エッチングマスクをレジストで形成する場合には、ドライエッチング、ウェットエッチングなどの簡便な方法で第１エッチングマスクのみを除去し、第２エッチングマスクを残存させることができる。
【００２８】
また本発明によれば、第１エッチングマスクは電極パッドと同時に形成される。このことによって、製造工程を増加させることなく、第１エッチングマスクと第２エッチングマスクとを異なる材料で形成することができる。
【発明を実施するための最良の形態】
【００２９】
図１は、本発明の実施の一形態である半導体装置の製造方法によって製造される半導体装置１の構成を簡略化して模式的に示す概略断面図である。半導体装置１は、半導体基板１１と、図示しない半導体素子および表面配線と、パシベーション膜１２と、電極パッド１３と、孔内絶縁膜１４と、貫通配線１５と、キャップ配線１６と、裏面絶縁膜１７と、裏面配線１８と、バンプ電極１９とを含んで構成される。
【００３０】
半導体素子は、半導体基板１１の一方の表面部２１に設けられる。なお、半導体素子は、半導体基板１１の一方の表面部２１から半導体基板１１の厚み方向に延びて形成されてもよい。パシベーション膜１２は、半導体素子を覆うように設けられる。電極パッド１３は、パシベーション膜１２の一方の表面部に設けられ、表面配線を介して半導体素子に電気的に接続される。貫通配線１５は、半導体基板１１に埋め込まれるように、かつ半導体基板１１をその厚み方向に貫通するように設けられる。孔内絶縁膜１４は、貫通配線１５を囲繞するように設けられ、貫通配線１５と半導体基板１１とを電気的に絶縁する。キャップ配線１６は、貫通配線１５の一方の表面部および電極パッド１３を覆うように設けられ、貫通配線１５と電極パッド１３とを電気的に接続する。裏面絶縁膜１７は、半導体基板１１の他方の表面部すなわち半導体素子が形成された面の反対側の表面部に設けられる。裏面配線１８は、裏面絶縁膜１７の他方の表面部に設けられ、貫通配線１５に電気的に接続される。バンプ電極１９は、裏面配線１８の他方の表面部に設けられ、裏面配線１８に電気的に接続される。
【００３１】
半導体装置１は、バンプ電極１９を介して、たとえば図示しない回路基板、前述の図１５に示す積層型半導体モジュール８０に設けられる他の半導体装置、配線基板などとの導通を取ることが可能である。
【００３２】
本発明の実施の一形態である半導体装置の製造方法は、図１に示す半導体装置１のように、半導体基板１１に埋め込まれるように設けられる貫通配線１５を有する半導体装置の製造に好適に用いられる。図２〜図１０は、本実施の形態による半導体装置１の製造における各工程の状態を模式的に示す図である。図２〜図１０には、図１に示す半導体装置１のうち、貫通配線１５が１つ含まれる部分を示すけれども、他の部分においても図２〜図１０に示す各工程と同様の処理が施される。
【００３３】
図２は、半導体基板１１に絶縁材充填用孔２５および柱状体２６を形成する絶縁材充填用孔形成工程の様子を模式的に示す断面図である。図２（ａ）は、パシベーション膜１２、電極パッド１３および柱状体パターンマスク２０を形成した状態を示す図である。図３（ａ）は、図２（ａ）に示す電極パッド１３、柱状体パターンマスク２０およびパシベーション膜１２を半導体基板１１の一方の表面部２１側から見て示す斜視図である。なお、図３（ａ）では、半導体基板１１は、図面が錯綜して理解が困難になるので、記載を省略する。
【００３４】
半導体基板１１の一方の表面部２１に図示しない半導体素子を形成した後、半導体素子を覆うようにパシベーション膜１２を形成する。パシベーション膜１２は、たとえば二酸化ケイ素（化学式：ＳｉＯ２）などの絶縁材料で形成される。次いで、パシベーション膜１２の一方の表面部に、環状の電極パッド１３と、電極パッド１３と半導体素子とを電気的に接続する図示しない表面配線と、第１エッチングマスクである柱状体パターンマスク２０を形成する。
【００３５】
柱状体マスクパターン２０は、電極パッド１３の内方側、好ましくは略中央部に、電極パッド１３から間隔を空けて設けられる。電極パッド１３の内方側には、電極パッド１３と柱状体パターンマスク２０とによって、柱状体パターンマスク２０を囲繞するように周方向に延びる凹所２２が形成される。電極パッド１３の内方側の凹所２２は、半導体基板１１の後述する図２（ｃ）に示す絶縁材充填用孔２５を形成するべく予め定められる部分の上方に形成される。この凹所２２ではパシベーション膜１２が露出している。
【００３６】
本実施の形態では、電極パッド１３の外周縁部および内周縁部はいずれも略正方形状であり、柱状体パターンマスク２０の外周縁部は略正方形状である。したがって、電極パッド１３の内方側に形成される凹所２２は、柱状体パターンマスク２０を囲繞するように周方向に延びて、図３（ａ）に示すように「ロ」の字型に形成され、全周にわたってほぼ一様な幅Ｗ１を有する。この凹所２２の幅Ｗ１すなわち電極パッド１３の内周縁部と柱状体パターンマスク２０の外周縁部との間隔Ｗ１は、形成しようとする孔内絶縁膜１４の幅に応じて適宜選択される。
【００３７】
電極パッド１３の外周縁部および内周縁部、ならびに柱状体パターンマスク２０の外周縁部の形状は、これに限定されず、たとえば長方形状、円形状であってもよい。また電極パッド１３および柱状体パターンマスク２０の寸法は、特に限定されず、形成しようとする貫通配線１５および孔内絶縁膜１４の外形寸法、ならびに孔内絶縁膜１４の幅などに応じて適宜選択される。たとえば、貫通配線１５として１辺が約８０μｍの略正方形状の断面形状を有する角柱状の貫通配線１５を形成し、その周囲に幅約５μｍの角筒状の孔内絶縁膜１４を形成する場合には、電極パッド１３として外周縁部の一辺部の長さＬ１が約１２０μｍであり、内周縁部の一辺部の長さＬ２が約９０μｍの略正方形状かつ環状のものを設け、外周縁部の一辺部の長さＬ３が約８０μｍの略正方形状の柱状体パターンマスク２０を、電極パッド１３の内周縁部と柱状体パターンマスク２０の外周縁部との間隔Ｗ１が約５μｍになるように設ける。
【００３８】
電極パッド１３は、たとえば、パシベーション膜１２の一方の表面部に電極パッド１３となる導電膜（以下、パッド用導電膜と称する）を形成し、フォトリソグラフィプロセスでパターニングすることによって形成することができる。このとき、パッド用導電膜は、電極パッド１３および表面配線を形成するべく予め定められる部分が残存するようにパターニングされる。また、本実施の形態では、パッド用導電膜は、半導体基板１１の柱状体２６を形成するべく予め定められる部分を覆う部分が残存するようにパターニングされる。これによって、電極パッド１３および表面配線と同時に、半導体基板１１の柱状体２６を形成するべく予め定められる部分を覆う柱状体パターンマスク２０を形成することができる。電極パッド１３、表面配線および柱状体パターンマスク２０となるパッド用導電膜は、たとえば、チタン（化学式：Ｔｉ）合金、アルミニウム（化学式：Ａｌ）合金などから成る多層金属膜などで形成される。
【００３９】
図２（ｂ）は、半導体基板１１の一方の表面部２１側に第２エッチングマスク２３を形成した状態を示す図である。図３（ｂ）は、図２（ｂ）に示す第２エッチングマスク２３、電極パッド１３、柱状体パターンマスク２０およびパシベーション膜１２を半導体基板１１の一方の表面部２１側から見て示す斜視図である。なお、図３（ｂ）では、半導体基板１１は、図面が錯綜して理解が困難になるので、記載を省略する。
【００４０】
柱状体パターンマスク２０が形成された半導体基板１１の一方の表面部２１側に、半導体基板１１の柱状体２６を形成するべく予め定められる部分および半導体基板１１の絶縁材充填用孔２５を形成するべく予め定められる部分で開口された第２エッチングマスク２３を形成する。すなわち、第２エッチングマスク２３は、電極パッド１３の一方の表面部と電極パッド１３の外方側のパシベーション膜１２とを被覆するように設けられ、第２エッチングマスク２３の内方側には、凹所２４が形成される。この凹所２４は、電極パッド２３の内方側の凹所２２および柱状体パターンマスク２０が形成される位置に形成される。このため、第２エッチングマスク２３の内周縁部の形状は、電極パッド１３の内周縁部の形状に略一致し、本実施の形態では略正方形状である。したがって、たとえば前述のように電極パッド１３の内周縁部の一辺部の長さＬ２が約９０μｍに選択される場合には、第２エッチングマスク２３の凹所２４の幅Ｗ２、すなわち第２エッチングマスク２３の内周縁部の一辺部の長さＷ２も同様に約９０μｍとなる。
【００４１】
以上のように、本実施の形態では、第２エッチングマスク２３を柱状体パターンマスク２０と異なる工程で形成するので、柱状体パターンマスク２０を構成する材料と第２エッチングマスク２３を構成する材料とを異なる材料にすることが容易である。また、本実施の形態では、前述の図２（ａ）に示す工程において電極パッド１３と同時に柱状体パターンマスク２０を形成するので、柱状体パターンマスク２０と第２エッチングマスク２３とを異なる材料で形成するために製造工程を増加させる必要はない。
【００４２】
第２エッチングマスク２３を構成する材料としては、たとえばレジストを用いることができる。レジストで形成される場合、第２エッチングマスク２３は、パシベーション膜１２、電極パッド１３および柱状体パターンマスク２０を覆うように感光性材料を塗布した後、プリベーク、露光、現像、ポストベーク、キュアの工程を経て形成することができる。
【００４３】
図２（ｃ）は、絶縁材充填用孔２５を形成した状態を示す図である。柱状体パターンマスク２０および第２エッチングマスク２３を遮蔽部として、前述の図３（ｂ）に示す電極パッド１３の内方の凹所２２に臨むパシベーション膜１２および半導体基板１１を半導体基板１１の一方の表面部２１側からエッチングする。これによって、角筒状の絶縁材充填用孔２５と、残留する半導体基板１１からなる角柱状の柱状体２６が形成される。絶縁材充填用孔２５は、パシベーション膜１２の一方の表面部で開口されてパシベーション膜１２をその厚み方向に貫通し、さらに半導体基板１１の一方の表面部２１で開口されて半導体基板１１の厚み方向に延びるように形成される。絶縁材充填用孔２５の幅Ｗ３は、凹所２２の幅Ｗ１に略一致し、たとえば前記幅Ｗ１が前述のように約５μｍに選択される場合には、同様に約５μｍとなる。柱状体２６は、絶縁材充填用孔２５の内方側に、半導体基板１１の厚み方向に延びるように形成される。
【００４４】
本実施形態では、絶縁材充填用孔２５は、半導体基板１１の他方の表面部に達しない非貫通孔として形成される。絶縁材充填用孔２５の深さＤ１は、特に制限されず、形成しようとする筒状の孔内絶縁膜１４の軸線方向の長さなどに応じて適宜選択することができ、たとえば約１１０μｍである。ここで、絶縁材充填用孔の深さとは、半導体基板の一方の表面部を含む仮想平面から絶縁材充填用孔の底部までの距離のことである。
【００４５】
絶縁材充填用孔２５および柱状体２６を形成するための半導体基板１１のエッチングは、たとえば反応性イオンエッチング法などのドライエッチング法で行なうことができる。反応性イオンエッチングに用いるエッチングガスとしては、たとえば六フッ化硫黄（分子式：ＳＦ６）と酸素（分子式：Ｏ２）との混合ガスが好適に用いられる。またＳＦ６とＯ２との混合ガスにアルゴン（分子式：Ａｒ）を混合したものを用いてもよい。また、パーフルオロプロパン（分子式：Ｃ３Ｆ８）、四フッ化炭素（分子式：ＣＦ４）などの炭化水素系ガスをデポジションガスとして用い、エッチング工程とデポジション工程とを交互に繰返してエッチングを行なってもよい。
【００４６】
図４Ａおよび図４Ｂは、絶縁材充填用孔２５に絶縁材料２７ａを充填して絶縁材層２７を形成する絶縁材層形成工程の様子を模式的に示す断面図である。図４Ａ（ａ）は、絶縁材充填用孔２５の開口部２５ａ付近に絶縁材料２７ａを供給する様子を示す図である。図４Ａ（ａ）に示すように、真空チャンバ内において、絶縁材充填用孔２５の開口部２５ａ付近に、印刷マスク２８を介して選択的に絶縁材料２７ａを供給する（以下、このような操作を「印刷」とも称する）。このときの真空チャンバの内圧は、特に制限されないけれども、好ましくは１〜５ｋＰａ程度である。絶縁材料２７ａとしては、エポキシ樹脂などの樹脂、これらの樹脂にフィラとして有機または無機の微粒子が添加されたものなどの各種樹脂材料を用いることができ、その中でも、シリカをフィラとして含むエポキシ系樹脂材料が好適に用いられる。フィラとして含まれる有機または無機の微粒子の粒径は、特に制限されず、絶縁材充填用孔２５の幅Ｗ３などに応じて適宜選択されるけれども、好ましくは平均粒径で１〜５μｍ程度である。
【００４７】
図４Ａ（ｂ）は絶縁材料２７ａを印刷した直後の半導体基板１１の状態を示す図であり、図４Ｂ（ｃ）は絶縁材料２７ａの印刷後に真空チャンバの内圧を大気圧に戻した後の半導体基板１１の状態を示す図である。絶縁材料２７ａは、印刷された直後には、図４Ａ（ｂ）に示すように絶縁材充填用孔２５の開口部２５ａ付近に存在する。この状態から真空チャンバの内圧を大気圧（約９８ｋＰａ）に戻すと、図４Ｂ（ｃ）に示すように、絶縁材充填用孔２５内の気体の圧力と大気圧との圧力差によって、絶縁材料２７ａが絶縁材充填用孔２５の底部まで引き込まれる。
【００４８】
図４Ｂ（ｄ）は、絶縁材層２７を形成した状態を示す図である。以上の図４Ａ（ａ）〜図４Ｂ（ｃ）に示す工程を繰返し行なうことによって、絶縁材充填用孔２５に絶縁材料２７ａを充填する。次いで、半導体基板１１をオーブンなどに入れて加熱し、絶縁材料２７ａを硬化させる。これによって、絶縁材充填用孔２５に前述の図１に示す孔内絶縁膜１４となる絶縁材層２７が形成される。形成される絶縁材層２７の厚みは、絶縁材充填用孔２５の幅Ｗ３と略等しくなるので、絶縁材充填用孔２５の幅Ｗ３を適宜選択することによって、所望の厚みを有する絶縁材層２７を形成することができる。
【００４９】
絶縁材充填用孔２５への絶縁材料２７ａの充填方法としては、以上に述べた印刷法に限定されず、ＣＶＤ法などの成膜法を用いることもできる。しかしながら、生産性などを考慮すると、本実施の形態のように印刷法を用いることが好ましい。印刷法を用いることによって、絶縁材充填用孔２５の内部およびその開口部２５ａ付近に選択的に絶縁材料２７ａを供給することができるので、ＣＶＤ法などの成膜法と異なり、絶縁材充填用孔２５の内部および開口部２５ａ付近以外に絶縁材層２７が形成されることを防ぐことができる。
【００５０】
なお、印刷法を用いる場合には、各絶縁材充填用孔２５に塗布される絶縁材料２７ａの量にばらつきが生じやすい。しかしながら、本実施の形態では、絶縁材充填用孔２５に絶縁材料２７ａが充填されるまで絶縁材料２７ａを塗布するので、印刷法を用いる場合であっても、各絶縁材充填用孔２５に充填されて絶縁材層２７となる絶縁材料２７ａの量を一定にすることができる。したがって、一定の厚みの絶縁材層２７を形成することができる。
【００５１】
また、前述のように絶縁材充填用孔２５の幅Ｗ３がたとえば約５μｍと小さい場合には、毛細管現象を利用して絶縁材料２７ａを絶縁材充填用孔２５の内部に濡れ広がらせることができるので、絶縁材充填用孔２５の底部まで絶縁材層２７を形成することができる。したがって、たとえば厚みが５μｍ程度と小さい絶縁材層２７であっても確実に形成することができる。
【００５２】
絶縁材充填用孔２５に充填された絶縁材料２７ａを硬化させるための半導体基板１１の加熱温度および加熱時間は特に制限されず、使用される絶縁材料２７ａの種類などに応じて適宜選択されるけれども、好ましくは１５０〜２００℃で０．５〜２時間程度である。たとえば、絶縁材料２７ａとして、平均粒径約２μｍのシリカを含むエポキシ系樹脂材料を用いる場合には、内部の温度が１６０℃程度に保持されたオーブンに半導体基板１１を１時間程度投入して加熱することによって絶縁材料２７ａを硬化させることができる。
【００５３】
図５は、導電材充填用孔２９を形成する導電材充填用孔形成工程の様子を模式的に示す断面図である。図５（ａ）は、柱状体パターンマスク２０およびその下層のパシベーション膜１２を除去した状態を示す図である。前述のようにして絶縁材層２７を形成した後、柱状体パターンマスク２０を除去し、パシベーション膜１２を露出させる。本実施の形態では、前述のように柱状体パターンマスク２０と第２エッチングマスク２３とは異なる材料で形成されているので、エッチングなどの簡便な方法で柱状体パターンマスク２０のみを除去し、第２エッチングマスク２３を残存させることができる。たとえば、柱状体パターンマスク２０がＴｉ合金、Ａｌ合金などからなる多層金属膜で形成される場合には、二塩化ホウ素（分子式：ＢＣｌ２）などの塩素系ガスを用いた反応性イオンエッチング法などによって柱状体パターンマスク２０のみを除去することができる。
【００５４】
次いで、反応性イオンエッチング法などによって、第２エッチングマスク２３の内方の凹所２４に露出したパシベーション膜１２を除去し、柱状体２６を構成する半導体基板１１の一方の表面部２１を露出させる。このとき使用するエッチングガスとしては、たとえば、四フッ化炭素（分子式：ＣＦ４）などのフッ素系ガスを用いることができる。なお、柱状体パターンマスク２０およびパシベーション膜１２の除去方法としては、第２エッチングマスク２３とのエッチング選択比が高い方法であれば特に制限されず、前述の反応性イオンエッチング法などのドライエッチング法だけでなく、ウェットエッチング法を用いることもできる。
【００５５】
図５（ｂ）は、導電材充填用孔２９を形成した状態を示す図である。柱状体パターンマスク２０およびその下層のパシベーション膜１２が除去された半導体基板１１を一方の表面部２１側からエッチングすることによって柱状体２６を除去する。これによって、絶縁材層２７の内方に、絶縁材層２７に囲繞された角柱状の導電材充填用孔２９が形成される。
【００５６】
このように、本実施の形態では、絶縁材充填用孔２５および柱状体２６を形成するために使用した第２エッチングマスク２３を再度使用してエッチングを行なうことによって、導電材充填用孔２９を形成する。したがって、絶縁材層２７を形成した後に導電材充填用孔２９を形成するためのエッチングマスクを新たに形成する必要がないので、製造工程を簡略化し、生産性を向上させることができる。
【００５７】
柱状体２６を除去する際の半導体基板１１のエッチングは、たとえば、ＳＦ６とＯ２との混合ガスを用いた反応性イオンエッチングなどによって行なうことができる。半導体基板１１は、本実施の形態では、導電材充填用孔２９の深さＤ２が前述の絶縁材充填用孔２５の深さＤ１と略等しい値になるようにエッチングされる。たとえば、絶縁材充填用孔２５として深さＤ１が約１１０μｍのものを形成する場合には、半導体基板１１は、導電材充填用孔２９の深さＤ２が約１１０μｍになるようにエッチングされる。ここで、導電材充填用孔の深さとは、半導体基板の一方の表面部を含む仮想平面から導電材充填用孔の底部までの距離のことである。
【００５８】
図６Ａおよび図６Ｂは、導電材充填用孔２９に導電材料３０ａを充填して導電材層３０を形成する導電材層形成工程の様子を模式的に示す断面図である。図６Ａ（ａ）は、導電材充填用孔２９の開口部２９ａ付近に導電材料３０ａを供給する様子を示す図である。前述の図４Ａおよび図４Ｂに示す絶縁材層２７を形成する工程と同様に、真空チャンバ内で、導電材充填用孔２９の開口部２９ａ付近に、印刷マスク３１を介して選択的に導電材料３０ａを供給する。このときの真空チャンバの内圧は、特に制限されないけれども、好ましくは１〜５ｋＰａ程度である。導電材料３０ａとしては、エポキシ樹脂などの樹脂と銀粒子などの導電性粒子とを含む導電ペーストが好適に用いられる。導電ペーストに含まれる導電性粒子の粒径は、特に制限されず、導電材充填用孔２９の寸法などに応じて適宜選択されるけれども、好ましくは平均粒径で３〜５μｍ程度である。
【００５９】
図６Ａ（ｂ）は導電材料３９ａを印刷した直後の半導体基板１１の状態を示す図であり、図６Ｂ（ｃ）は導電材料３９ａの印刷後に真空チャンバの内圧を大気圧に戻した後の半導体基板１１の状態を示す図である。図６Ａ（ｂ）に示す印刷された直後の半導体基板１１において、導電材料３０ａは、導電材充填用孔２９の底部までは充填されておらず、導電材充填用孔２９の開口部２９ａ付近に存在する。図６Ａ（ｂ）に示す状態から、真空チャンバの内圧を大気圧（約９８ｋＰａ）に戻すと、導電材充填用孔２９内の気体の圧力と大気圧との圧力差によって、導電材料３０ａは、導電材充填用孔２９の底部に向かって引き込まれる。これによって、図６Ｂ（ｃ）に示すように、導電材充填用孔２９の側壁部および底部に導電材料３０ａが塗布される。
【００６０】
図６Ｂ（ｄ）は、導電材層３０を形成した状態を示す図である。以上の図６Ａ（ａ）〜図６Ｂ（ｃ）に示す工程を繰返して導電材充填用孔２９に導電材料３０ａを充填した後、半導体基板１１をオーブンなどに入れて加熱し、導電材料３０ａを硬化させる。これによって、導電材充填用孔２９に前述の図１に示す貫通配線１５となる導電材層３０が形成される。
【００６１】
このように、本実施の形態では、導電材層３０は、絶縁材層２７で囲繞された導電材充填用孔２９に導電材料３０ａを充填することによって形成されるので、必然的に絶縁材層２７に囲繞されることになる。したがって、導電材層３０と半導体基板１１との間に確実に絶縁材層２７を形成することができる。また、本実施の形態では、たとえば柱状の孔に絶縁材料を充填した後に孔の中央部の絶縁材料をレーザなどで除去して絶縁材層を形成する場合のように、レーザ光を照射するなどの煩雑な操作は不要であり、また孔数の増加によるレーザ光の照射時間の長時間化などを生じることがない。このため、生産性を低下させることなく、絶縁材層２７を安定して形成することができる。
【００６２】
また、導電材充填用孔２９は、絶縁材層２７の形成後に柱状体２６を除去することによって形成されるものであるので、導電材充填用孔２９の底部には絶縁材層２７は形成されていない。このため、導電材層３０の厚みは導電材充填用孔２９の深さＤ２に依存する。したがって、本実施の形態では、導電材充填用孔２９の深さＤ２に応じた均一な厚みの導電材層３０を形成することができる。また、前述のように、本実施の形態では、各絶縁材充填用孔２５に形成される絶縁材層２７の厚みを均一にすることができるので、各導電材充填用孔２９に形成される導電材層３０の幅を均一にすることができる。
【００６３】
導電材料３０ａを硬化させる際の半導体基板１１の加熱温度および加熱時間は特に制限されず、使用される導電材料３０ａに含まれる各成分の種類およびその含有量などに応じて適宜選択されるけれども、好ましくは１３０〜１５０℃で０．５〜２時間程度である。たとえば、導電材料３０ａとして、エポキシ樹脂と平均粒径約５μｍの銀粒子とを含む導電ペーストを用いる場合には、内部の温度が１５０℃程度に保持されたオーブンに半導体基板１１を１時間程度投入することによって導電材料３０ａを硬化させることができる。
【００６４】
導電材充填用孔２９への導電材料３０ａの充填は、以上の印刷法に限定されず、電解めっき法で行なってもよい。この場合、導電材層３０は、以下のようにして形成される。たとえば、半導体基板１１の一方の表面部２１側に、スパッタリング成膜によってＴｉとＣｕとのシード層を形成し、さらにめっきレジストを形成した後、電解Ｃｕめっきによって導電材充填用孔２９を充填する。その後、めっきレジストを剥離し、シード層を除去することによって、導電材層３０が形成される。
【００６５】
図７は、キャップ配線１６を形成するキャップ配線形成工程の様子を模式的に示す断面図である。図７（ａ）は、第２エッチングマスク２３を除去した状態を示す図である。前述のようにして導電材層３０を形成した後、半導体基板１１の一方の表面部２１側を被覆していた第２エッチングマスク２３を除去する。第２エッチングマスク２３は、たとえばレジストで形成される場合には、有機溶剤などで剥離させることによって除去することができる。
【００６６】
図７（ｂ）はキャップ用導電膜１６ａを形成した状態を示す図であり、図７（ｃ）はキャップ配線１６を形成した状態を示す図である。第２エッチングマスク２３が除去された半導体基板１１の一方の表面部２１側を被覆するように、アルミニウム（化学式：Ａｌ）−銅(化学式：Ｃｕ）合金などの導電材料をスパッタリング法などによって成膜し、キャップ用導電膜１６ａを形成する。形成されたキャップ用導電膜１６ａをフォトエッチングプロセスなどによってパターニングし、導電材層１６と電極パッド１３とを電気的に接続するようにキャップ配線１６を形成する。
【００６７】
図８は、半導体基板１１の他方の表面部３２を後退させて絶縁材層２７および導電材層３０を露出させる基板後退工程の様子を模式的に示す断面図である。図８（ａ）は、キャップ配線１６を形成した状態を示す図であり、前述の図７（ｃ）に相当する。図８（ｂ）は、半導体基板１１の他方の表面部３２を後退させた状態を示す図である。前述のようにしてキャップ配線１６を形成した後、半導体基板１１の一方の表面部２１側に、図示しない表面保護シートを貼付ける。次いで、研磨装置を用いて半導体基板１１の他方の表面部３２を研磨して後退させ、絶縁材層２７および導電材層３０を露出させる。これによって、半導体基板１１を貫通する角柱状の貫通配線１５と、これを囲繞する角筒状の孔内絶縁膜１４とが形成される。
【００６８】
本実施の形態では、前述のように各導電材充填用孔２９に形成される導電材層３０の厚みは均一であるので、いずれかの導電材層３０が露出するように半導体基板１１の他方の表面部３２を後退させることによって、すべての導電材層３０を露出させることができる。したがって、貫通配線１５の一端部が半導体基板１１の他方の表面部３２に露出されないなどの、貫通配線１５の形成不良を防ぐことができる。
【００６９】
半導体基板１１は、本実施の形態では、図８（ａ）に示す絶縁材層２７の底部および導電材層３０の底部の位置よりも半導体基板１１の一方の表面部２１に近い位置、たとえば切断面線Ａ−Ａの位置まで研磨される。具体的には、たとえば前述の図５（ｂ）に示す工程において深さＤ２が約１１０μｍになるように導電材充填用孔２９が形成される場合、導電材層３０の底部は、半導体基板１１の一方の表面部２１を含む仮想平面から約１１０μｍ離れた位置に形成されるので、半導体基板１１をその一方の表面部２１からたとえば約１００μｍ離れた位置まで研磨することによって絶縁材層２７および導電材層３０を露出させることができる。
【００７０】
図９は、裏面絶縁膜１７および裏面配線１８を形成した状態を示す図である。前述のようにして半導体基板１１の他方の表面部３２を後退させた後、半導体基板１１の他方の表面部３２に裏面絶縁膜１７および裏面配線１８を形成する。裏面絶縁膜１７は、貫通配線１５の位置で開口するように形成される。これによって、裏面絶縁膜１７の内方側に凹所１７ａが形成される。裏面配線１８は、裏面絶縁膜１７の内方側の凹所１７ａで貫通配線１５に電気的に接続されるように形成される。
【００７１】
裏面絶縁膜１７は、たとえば感光性のエポキシ樹脂などの感光性材料を半導体基板１１の他方の表面部３２に塗布した後、プリベーク、露光、現像、キュアの工程を行なうことによって形成することができる。裏面配線１８は、たとえば、電解Ｃｕめっきなどによって形成することができる。具体的には、たとえば裏面絶縁膜１７の他方の表面部および半導体基板１１の他方の表面部３２側に露出した貫通配線１５の表面部にスパッタリング成膜によってＴｉとＣｕとをシード層として形成し、めっき用レジスト層を感光性材料で形成した後、電解Ｃｕめっき、めっき用レジストの剥離、ＴｉとＣｕとのシード層の除去の工程を経て、裏面配線１８を形成する。
【００７２】
図１０は、半導体基板１１を個片化した後、バンプ電極１９を形成した状態を示す図である。図９に示す工程において裏面配線１８が形成された半導体基板１１の他方の表面部３２側を図示しないダイシングテープに貼付けた後、半導体基板１１の一方の表面部２１側に貼付けていた表面保護シートを剥離させる。次いで、半導体基板１１を一方の表面部２１側からダイシングして半導体基板１１を個片化する。本実施の形態では、半導体基板１１は、図１０に示すように、貫通配線１５を２つ含む領域毎に個片化される。個片化された各半導体基板１１の裏面配線１８の表面部に、はんだボールによってバンプ電極１９を形成する。これによって、前述の図１に示す半導体装置１が得られる。なお、バンプ電極１９は、半導体基板１１を個片化する前に形成されてもよい。
【００７３】
以上のように、本実施の形態では、導電材層３０と半導体基板１１との間に安定して絶縁材層２７を形成することができるので、貫通配線１５と半導体基板１１との間には確実に孔内絶縁膜１４が形成される。したがって、貫通配線１５と半導体基板１１との短絡を防ぐことができるので、短絡による誤作動などを起こすことのない信頼性に優れる半導体装置１を製造することができる。
【００７４】
また、図６Ａおよび図６Ｂに示す工程では、均一な幅の導電材層３０を形成することができるので、均一な幅の貫通配線１５を形成することができる。したがって、本実施の形態のように複数個の半導体装置１を同一の機会で製造する際に、製造される複数個の半導体装置１間に性能の差が生じることを防ぐことができる。
【００７５】
また、導電材層３０の厚みも均一であり、図８に示す工程では、すべての導電材層３０を露出させて貫通配線１５を確実に形成することができるので、半導体基板１１の一方の表面部２１に形成される半導体素子と裏面配線１８との接続不良を防ぐことができる。したがって、半導体装置１を歩留良く製造することができる。
【００７６】
図１１は、本発明の実施の他の形態である半導体装置の製造方法によって製造される半導体装置２の構成を簡略化して示す概略断面図である。本実施の形態によって得られる半導体装置２は、前述の実施の第１形態によって得られる半導体装置１に類似し、対応する部分については同一の参照符号を付して説明を省略する。
【００７７】
本実施の形態による半導体装置２において注目すべきは、前述の図１に示す裏面配線１８およびバンプ電極１９が設けられていないこと、および貫通配線４０が半導体基板１１の他方の表面部３２から突出するように設けられていることである。
【００７８】
半導体基板１１の他方の表面部３２側に突出した貫通配線４０は、前述の図１に示す半導体装置１に設けられるバンプ電極１９の代わりとして、図示しない回路基板との接続、前述の図１５に示す積層型半導体モジュール８０における他の半導体装置との接続などに用いることができる。
【００７９】
図１２〜図１４は、本実施の形態による半導体装置２の製造における各工程の状態を模式的に示す概略断面図である。本実施形態の半導体装置の製造方法は、前述の実施の第１形態による半導体装置の製造方法に類似し、前述の図５（ａ）に示す柱状体パターンマスク２０およびその下層のパシベーション膜１２を除去する工程までは実施の第１形態と同様であるので説明を省略する。
【００８０】
図１２は、導電材充填用孔４１を形成した状態を模式的に示す断面図である。前述の図５（ａ）に示す柱状体パターンマスク２０が除去された半導体基板１１に対して、実施の第１形態と同様にして一方の表面部２１側からエッチングを施し、柱状体２６を除去して導電材充填用孔４１を形成する。このとき、本実施の形態では、導電材充填用孔４１の深さＤ３が絶縁材充填用孔２５の深さＤ１よりも大きくなる（Ｄ３＞Ｄ１）ように半導体基板１１をエッチングする。たとえば、絶縁材充填用孔２５の深さＤ１が約１００μｍであり、絶縁材層２７が半導体基板１１の一方の表面部２１を含む仮想平面から約１００μｍの位置まで形成されている場合には、導電材充填用孔４１は、深さＤ３が約１３０μｍとなり、絶縁材層２７の底部が形成されている位置よりも約３０μｍ深い位置に底部が存在するように形成される。
【００８１】
図１３は、導電材層４２を形成した状態を模式的に示す断面図である。前述の図６Ａおよび図６Ｂに示す工程と同様にして、導電材充填用孔４１に導電材料を充填して導電材層４２を形成する。
【００８２】
図１４は、キャップ配線形成工程および基板後退工程の様子を模式的に示す断面図である。図１４には、導電材層４２が２つ含まれる部分を示す。図１４（ａ）は、キャップ配線１６を形成した状態を示す図である。実施の第１形態と同様にして、導電材層４２と電極パッド１３とを電気的に接続するようにキャップ配線１６を形成する。
【００８３】
図１４（ｂ）は、半導体基板１１の他方の表面部３２を後退させた状態を示す図である。実施の第１形態と同様に、キャップ配線１６が形成された半導体基板１１の一方の表面部２１側に図示しない表面保護シートを貼付けた後、研磨装置を用いて半導体基板１１を他方の表面部３２側から研磨する。このとき、本実施の形態では、絶縁材層２７および導電材層４２が露出しないように、絶縁材層２７の底部および導電材層４２の底部の位置よりも半導体基板１１の一方の表面部２１を含む仮想平面から離れた位置、たとえば前述の図１４（ａ）に示す切断面線Ｂ−Ｂの位置まで半導体基板１１を研磨する。具体的には、たとえば前述の図１２に示す工程において深さＤ３が約１１０μｍになるように導電材充填用孔４１が形成される場合、導電材層４２の底部は、半導体基板１１の一方の表面部２１を含む仮想平面から約１１０μｍ離れた位置に形成されるので、半導体基板１１の一方の表面部２１を含む仮想平面から約１４０μｍ離れた位置まで半導体基板１１を研磨する。
【００８４】
図１４（ｃ）は、絶縁材層２７および導電材層４２を露出させた状態を示す図である。研磨後、半導体基板１１を他方の表面部３２側からエッチングして半導体基板１１の他方の表面部３２をさらに後退させ、絶縁材層２７および導電材層４２を露出させる。これによって、半導体基板１１の他方の表面部３２から突出するように貫通配線４０が形成され、貫通配線４０の半導体基板１１に埋め込まれた部分を囲繞するように孔内絶縁膜１４が形成される。
【００８５】
このときのエッチング条件は、導電材層４２および絶縁材層２７に対するエッチング速度に比べて、半導体基板１１に対するエッチング速度が充分に大きくなるように、半導体基板１１、導電材層４２および絶縁材層２７を構成する材料の種類などに応じて適宜選択される。たとえば、半導体基板１１としてシリコン（化学式：Ｓｉ）基板を用い、導電材層４２を構成する導電材料として銀粒子およびエポキシ樹脂を含む導電ペーストを用い、絶縁材層２７を構成する絶縁材料としてシリカを含むエポキシ系樹脂材料を用いる場合には、ＳＦ６などのフッ素化合物を含むガスを用いて反応性イオンエッチングを行なうことによって、半導体基板１１をエッチングして導電材層４２と絶縁材層２７を半導体基板１１の裏面側、すなわち他方の表面部３２側に露出させることができる。
【００８６】
なお、以上の図１４（ｂ）に示す研磨工程および図１４（ｃ）に示すエッチング工程は、前述の実施の第１形態における基板後退工程に相当する。
【００８７】
以上のようにして貫通配線４０および孔内絶縁膜１４を形成した後、前述の図１１に示すように貫通配線４０の位置で開口された裏面絶縁膜１７を形成する。裏面絶縁膜１７は、たとえば、実施の第１形態と同様に感光性材料を用いて半導体基板１１の他方の表面部３２側全体に絶縁膜を形成した後、プリベーク、露光、現像、キュアの工程を行なって貫通配線４０の位置で開口されるようにパターニングすることによって形成することができる。
【００８８】
裏面絶縁膜１７の形成方法としては、これに限定されず、種々の方法を用いることができる。たとえば、半導体基板１１の他方の表面部３２側にポリイミドシートなどの絶縁材料からなる粘着性シートを貼付けて貫通配線４０を被覆するように絶縁膜を形成した後、半導体基板１１を他方の表面部３２側から研磨して貫通配線４０の表面を露出させることによって裏面絶縁膜１７を形成することもできる。
【００８９】
以上のようにして裏面絶縁膜１７が形成された半導体基板１１を、実施の第１形態と同様にして一方の表面部２１側からダイシングし、個片化する。これによって、前述の図１１に示す半導体装置２が得られる。
【００９０】
以上のように、本実施の形態では、貫通配線４０は、半導体基板１１の他方の表面部３２から突出して設けられ、実施の第１形態におけるバンプ電極１９として機能する。したがって、前述の図９に示す裏面配線１８を形成する工程および図１０に示すバンプ電極１９を形成する工程を省略し、製造工程を簡略化することができる。なお、実施の第１形態と同様に、貫通配線４０に電気的に接続されるように裏面配線１８およびバンプ電極を設け、このバンプ電極を回路基板、他の半導体装置との接続に用いることも可能である。
【００９１】
以上に述べた実施の第１および第２形態では、絶縁材充填用孔２５は角筒状であり、柱状体２６は角柱状であるけれども、絶縁材充填用孔２５および柱状体２６の形状はこれに限定されるものではない。たとえば、絶縁材充填用孔２５を円筒状に形成し、柱状体２６を円柱状に形成してもよい。この場合には、前述の図２に示す柱状体マスクパターン２０の外周縁部を円形状に形成し、さらに電極パッド１３および第２エッチングマスク２３の内周縁部を柱状体パターンマスク２０の周囲に円環状の凹所が形成されるように円形状に形成すればよい。これによって、円柱状の貫通配線１５，４０を形成することができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の一形態である半導体装置の製造方法によって製造される半導体装置１の構成を簡略化して示す概略断面図である。
【図２】絶縁材充填用孔形成工程の様子を模式的に示す断面図である。
【図３】図２（ａ）および図２（ｂ）に示す電極パッド１３、柱状体パターンマスク２０およびパシベーション膜１２を半導体基板１１の一方の表面部２１側から見て示す斜視図である。
【図４Ａ】絶縁材層形成工程の様子を模式的に示す断面図である。
【図４Ｂ】絶縁材層形成工程の様子を模式的に示す断面図である。
【図５】導電材充填用孔形成工程の様子を模式的に示す断面図である。
【図６Ａ】導電材層形成工程の様子を模式的に示す断面図である。
【図６Ｂ】導電材層形成工程の様子を模式的に示す断面図である。
【図７】キャップ配線形成工程の様子を模式的に示す断面図である。
【図８】基板後退工程の様子を模式的に示す断面図である。
【図９】裏面絶縁膜１７および裏面配線１８を形成した状態を示す図である。
【図１０】半導体基板１１を個片化した後、バンプ電極１９を形成した状態を示す図である。
【図１１】本発明の実施の他の形態である半導体装置の製造方法によって製造される半導体装置２の構成を簡略化して示す概略断面図である。
【図１２】導電材充填用孔４１を形成した状態を模式的に示す断面図である。
【図１３】導電材層４２を形成した状態を模式的に示す断面図である。
【図１４】キャップ配線形成工程および基板後退工程の様子を模式的に示す断面図である。
【図１５】積層型半導体モジュール８０の構成を模式的に示す概略断面図である。
【図１６】従来技術によって貫通配線８３を形成する様子を模式的に示す概略断面図である。
【符号の説明】
【００９３】
１，２  半導体装置
１１  半導体基板
１２  パシベーション膜
１３  電極パッド
１４  孔内絶縁膜
１５，４０  貫通配線
１６  キャップ配線
１７  裏面絶縁膜
１８  裏面配線
１９  バンプ電極
２０  柱状体パターンマスク
２３  第２エッチングマスク
２５  絶縁材充填用孔
２６  柱状体
２７  絶縁材層
２９，４１  導電材充填用孔
３０，４２  導電材層
【図１】
2006108244.tif 000003
【図２】
2006108244.tif 000004
【図３】
2006108244.tif 000005
【図４Ａ】
2006108244.tif 000006
【図４Ｂ】
2006108244.tif 000007
【図５】
2006108244.tif 000008
【図６Ａ】
2006108244.tif 000009
【図６Ｂ】
2006108244.tif 000010
【図７】
2006108244.tif 000011
【図８】
2006108244.tif 000012
【図９】
2006108244.tif 000013
【図１０】
2006108244.tif 000014
【図１１】
2006108244.tif 000015
【図１２】
2006108244.tif 000016
【図１３】
2006108244.tif 000017
【図１４】
2006108244.tif 000018
【図１５】
2006108244.tif 000019
【図１６】
2006108244.tif 000020