(57)【要約】【課題】  レジストパターンと反射防止膜との寸法変換差を小さくすることができるようにした配線の形成方法及び電子デバイスの製造方法を提供する。【解決手段】    シリコン基板１上に形成されたポリシリコン膜１３及びＷＳ膜１５を配線形状にパターニングして当該ポリシリコン膜１３及びＷＳ膜１５からなるゲート配線１０を形成する方法であって、ポリシリコン膜１３及びＷＳ膜１５の上方にＢＡＲＣ膜２１を形成し、このＢＡＲＣ膜２１上にフォトレジストを塗布し、このフォトレジストを配線形状に露光し、現像処理してレジストパターン３２を形成し、このレジストパターン３２をマスクにＢＡＲＣ膜２１をＣＨＦ３ガスとＣＦ４ガスとＯ２ガスとからなる第１混合ガスでドライエッチングする。ＢＡＲＣ膜２１をドライエッチングする際に、ＢＡＲＣ膜２１のレジストパターン３２で覆われた部分の側面にポリマー４１を形成することができる。【選択図】  図２
2006041364.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された導電膜を配線形状にパターニングして当該導電膜からなる配線を形成する方法であって、
前記導電膜の上方に反射防止膜を形成する工程と、
前記反射防止膜上にレジストを塗布する工程と、
前記レジストを所定の配線形状に露光し、現像処理してレジストパターンを形成する工程と、
前記レジストパターンをマスクに前記反射防止膜をＣＨＦ３ガスとＣＦ４ガスとＯ２ガスとからなる混合ガスでドライエッチングする工程と、を含むことを特徴とする配線の形成方法。
【請求項２】
前記混合ガスにおける前記ＣＨＦ３ガスと前記Ｏ２ガスとの混合比を、
ＣＨＦ３：Ｏ２＝１：１から９：１の範囲内とすることを特徴とする請求項１に記載の配線の形成方法。
【請求項３】
前記反射防止膜を形成する前に前記導電膜上に絶縁膜を形成する工程を含むことを特徴とする請求項１又は請求項２に記載の配線の形成方法。
【請求項４】
前記混合ガスを第１の混合ガスとしたとき、
前記レジストパターンをマスクに前記反射防止膜を前記第１の混合ガスでドライエッチングし除去した後で、
前記レジストパターンをマスクに前記絶縁膜をＣＨＦ３ガスとＣＦ４ガスとからなる第２の混合ガスでドライエッチングする工程、を含むことを特徴とする請求項３に記載の配線の形成方法。
【請求項５】
前記第２の混合ガスにおける前記ＣＨＦ３ガスと前記ＣＦ４ガスとの混合比を、
ＣＨＦ３：ＣＦ４＝３：７から９：１の範囲内とすることを特徴とする請求項４に記載の配線の形成方法。
【請求項６】
前記第１の混合ガスを用いた前記反射防止膜のドライエッチング工程、又は前記第２の混合ガスを用いた前記絶縁膜のドライエッチング工程の少なくともどちらか一方の工程では、前記基板を冷却しながらドライエッチング処理を行うことを特徴とする請求項５に記載の配線の形成方法。
【請求項７】
請求項１から請求項６の何れか一項に記載の配線の形成方法を含む、ことを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線の形成方法及び、電子デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置はますます微細化、高集積化しつつある。これに伴って、半導体装置に搭載されるＭＯＳトランジスタのゲート長も短くなりつつあり、ゲート電極から延びるゲート配線（例えば、特許文献１参照。）の線幅や隣り合うゲート配線間の距離（即ち、Ｌ／Ｓ：ラインアンドスペース）も小さくなりつつある。
図５（Ａ）〜図６（Ｂ）は、従来例に係るゲート配線の形成方法を示す工程図である。図５（Ａ）に示すように、始めに、シリコン基板１０１上の全面にポリシリコン膜１１３と、タングステンシリサイド（以下、「ＷＳ」という。）膜１１５と、ＴＥＯＳ（ｔｅｔｒａ  ｅｔｈｙｌ  ｏｒｔｈｏ  ｓｉｌｉｃａｔｅ）膜１１７と、ＢＡＲＣ（ｂｏｔｔｏｍ  ａｎｔｉ  ｒｅｆｌｅｃｔｉｖｅ  ｃｏａｔｉｎｇｓ）膜１２１とを順次形成する。ＴＥＯＳ膜とは、有機液体ソースであるＴＥＯＳを用いたプラズマ又は常圧ＣＶＤによって形成されるシリコン酸化膜のことである。また、ＢＡＲＣ膜１２１とは、反射防止膜のことである。このＢＡＲＣ膜１２１上にフォトレジスト１３１を塗布する。
【０００３】
次に、このフォトレジスト１３１をゲート配線形成用のレチクルを用いて配線形状に露光、現像処理して、レジストパターン１３２を形成する。そして、図５（Ｂ）に示すように、このレジストパターン１３２をマスクに、ＢＡＲＣ膜１２１をドライエッチングして、図６（Ａ）に示すように、ＢＡＲＣからなるパターン（以下、「ＢＡＲＣパターン」という。）１２１´を形成する。このＢＡＲＣパターン１２１´形成の際に用いるドライエッチング用のガスは、ＣＦ４（四フッ化メタン）とＯ２（酸素）とからなる混合ガスである。その比率は、例えばＣＦ４：Ｏ２＝３：１である。この混合ガスは、通常、Ａｒ（アルゴン）ガスによって所定濃度に希釈して用いている。
【０００４】
次に、図６（Ａ）に示すように、レジストパターン１３２´をマスクに、ＢＡＲＣパターン１２１´下から露出したＴＥＯＳ膜１１７をドライエッチングして、ＥＣＡＰ１１７´を形成する。ここで、図６（Ａ）に示すレジストパターン１３２´はレジストパターン１３２と基本的には同一のレジストパターンであるが、その線幅は、図５（Ｂ）に示した初期のレジストパターン１３２も小さくなっている。これは、ＢＡＲＣ膜１２１のドライエッチングによって、水平方向から削られたためである。
【０００５】
ＥＣＡＰ１１７´形成の際に用いるドライエッチング用のガスは、ＣＨＦ３（三フッ化メタン）とＣＦ４とからなる混合ガスである。その比率は、例えばＣＨＦ３：ＣＦ４＝１：９である。この混合ガスは、通常、Ａｒ（アルゴン）ガスによって、所定濃度に希釈して用いている。
次に、図６（Ｂ）において、このシリコン基板（ウエーハ）１にＯ２を用いたアッシング処理と、硫酸を用いたウエット洗浄処理とを順次施して、このシリコン基板１０１上からレジストパターン１３２´と、ＢＡＲＣパターン１２１´とを完全に除去する。その後、ＥＣＡＰ１１７´をマスクにして、ＷＳ膜１１５と、ポリシリコン膜１１３とを配線形状にパターニングする。これにより、ゲート配線を完成させる。
【特許文献１】特開２００２−３５９３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ゲート配線の線幅設計値が小さくなってくると、ゲート配線工程で寸法変換差の影響を無視できなくなってくる。ここで、寸法変換差とは、例えば、初期のレジストパターン１３２の線幅と、ＥＣＡＰ１１７´の線幅との差であり、（１）式で表される。
ΔＷＴＯＴＡＬ＝ＷＲＥＳＩＳＴ−ＷＥＣＡＰ・・・（１）
ΔＷＴＯＴＡＬ：レジストパターン１３２とＥＣＡＰ１１７´との寸法変換差
ＷＥＣＡＰ：ＥＣＡＰ１１７´の線幅
ＷＲＥＳＩＳＴ：初期のレジストパターン１３２の線幅
例えば、ゲート配線を、そのＬ／Ｓが共に０．３５［μｍ］となるように形成する場合には、図５（Ａ）〜図６（Ｂ）を用いて説明した従来の形成方法では、寸法変換差ΔＷＴＯＴＡＬは０．０９［μｍ］程度である。つまり、レジストパターン１３２の線幅よりも、ＥＣＡＰ１１７´の線幅の方が０．０９［μｍ］小さく形成されてしまう。
【０００７】
このような理由から、ＥＣＡＰ１１７´をハードマスクに用いた異方性エッチングによって、ゲート配線をその線幅が０．３５［μｍ］の大きさとなるように形成するためには、ＥＣＡＰ１１７´をその線幅ＷＥＣＡＰが０．３５［μｍ］の大きさとなるように形成する必要があり、さらに、図７に示すように、レジストパターン１３２をその線幅ＷＲＥＳＩＳＴが０．４４（＝０．３５＋０．０９）［μｍ］の大きさとなるように形成しておく必要があった。
【０００８】
しかしながら、図７に示すように、レジストパターン１３２の線幅をゲート配線の線幅ＷＬよりも太く形成すると、太くした分だけレジストパターン１３２間のスペース距離が狭まってしまう。そして、露光装置の線源波長（以下で、「露光波長」という。）に対して、スペース距離が狭くなり過ぎると、このスペース領域上からレジストを取り除くことができない（即ち、レジストパターン１３２を上手く形成できない）おそれがある。
【０００９】
例えば、露光波長が３６５［ｎｍ］の場合には、図７のレジストパターン１３２間のスペース距離が０．２０［μｍ］以下となると、このスペース領域上にフォトレジストが残ってしまう可能性が高い。
従って、露光波長との関係でレジストパターン１３２の線幅を太くすることにも限界があり、ゲート配線の微細化が進むなかで、ゲート配線の加工マージンを十分に確保することが困難になってきている、という問題があった。
【００１０】
そこで、この発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、レジストパターンと反射防止膜との寸法変換差を小さくすることができるようにした配線の形成方法及び、電子デバイスの製造方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
〔発明１〕  上記目的を達成するために、発明１の配線の形成方法は、基板上に形成された導電膜を配線形状にパターニングして当該導電膜からなる配線を形成する方法であって、前記導電膜の上方に反射防止膜を形成する工程と、前記反射防止膜上にレジストを塗布する工程と、前記レジストを所定の配線形状に露光し、現像処理してレジストパターンを形成する工程と、前記レジストパターンをマスクに前記反射防止膜をＣＨＦ３ガスとＣＦ４ガスとＯ２ガスとからなる混合ガスでドライエッチングする工程と、を含むことを特徴とするものである。
【００１２】
ここで、基板とは、例えば半導体基板のことである。また、導電膜とは、例えばリン等の不純物がドープされたポリシリコンと、タングステンシリサイドとが積み重ねられた積層構造の膜である。この導電膜は、例えば絶縁性の素子分離層等を介して基板上に形成される。さらに、反射防止膜とは、例えばＢＡＲＣ膜のことである。
発明１の配線の形成方法によれば、反射防止膜をドライエッチングする過程で、この反射防止膜のレジストパターンで覆われた部分の側面にポリマー状の生成物を形成しつつ、この反射防止膜のレジストパターンで覆われていない部分を削ることができる。この生成物がドライエッチングに対する保護膜として機能する。
【００１３】
従って、反射防止膜のサイドエッチング（即ち、基板面に対して水平方向からのエッチング）をある程度防ぐことができるので、レジストパターンと反射防止膜との寸法変換差を小さくすることができる。
【００１４】
〔発明２〕  発明２の配線の形成方法は、発明１の配線の形成方法において、前記混合ガスにおける前記ＣＨＦ３ガスと前記Ｏ２ガスとの混合比を、ＣＨＦ３：Ｏ２＝１：１から９：１の範囲内とすることを特徴とするものである。
このような構成であれば、図４（Ａ）に示す実験結果からわかるように、レジストパターンと反射防止膜との寸法変換差を十分小さくすることができる。
【００１５】
〔発明３〕  発明３の配線の形成方法は、発明１又は発明２の配線の形成方法において、前記反射防止膜を形成する前に前記導電膜上に絶縁膜を形成する工程を含むことを特徴とするものである。
ここで、絶縁膜とは、例えば有機液体ソースであるＴＥＯＳを用いたプラズマ又は常圧ＣＶＤによって形成されるシリコン酸化膜のことである。
発明３の配線の形成方法によれば、レジストパターンをマスクに絶縁膜をエッチングすることができ、当該絶縁膜を配線形状にパターニングすることができる。そして、この配線形状にパターニングされた絶縁膜を導電膜に対するハードマスクとして使用することができる。
【００１６】
〔発明４〕  発明４の配線の形成方法は、発明３の配線の形成方法において、前記混合ガスを第１の混合ガスとしたとき、前記レジストパターンをマスクに前記反射防止膜を前記第１の混合ガスでドライエッチングし除去した後で、前記レジストパターンをマスクに前記絶縁膜をＣＨＦ３ガスとＣＦ４ガスとからなる第２の混合ガスでドライエッチングする工程、を含むことを特徴とするものである。
このような構成であれば、絶縁膜を配線形状にパターニングすることができ、この配線形状にパターニングされた絶縁膜を導電膜に対するハードマスクとして使用することができる。
【００１７】
〔発明５〕  発明５の配線の形成方法は、発明４の配線の形成方法において、前記第２の混合ガスにおける前記ＣＨＦ３ガスと前記ＣＦ４ガスとの混合比を、ＣＨＦ３：ＣＦ４＝３：７から９：１の範囲内とすることを特徴とするものである。
ここで、レジストパターンの線幅は反射防止膜のドライエッチング前とドライエッチング後とではその大きさが異なり、当該線幅はドライエッチング後に小さくなっていることが普通である。これは、反射防止膜のドライエッチングによって、この反射防止膜のマスクであるレジストパターンも基板面に対して垂直方向及び水平方向にある程度エッチングされてしまうからである。
【００１８】
発明５の配線の形成方法によれば、絶縁膜のレジストパターンで覆われた部分の側面にポリマー状の生成物を形成しつつ、この絶縁膜のレジストパターンで覆われていない部分を削ることができる。そして、図４（Ｂ）に示す実験結果からわかるように、反射防止膜をドライエッチングした後のレジストパターンの線幅よりも、このレジストパターンをマスクに配線形状にパターニングされた絶縁膜の線幅の方を大きくすることができる。
従って、配線形状にパターニングされた絶縁膜の線幅を、レジストパターンの初期の線幅に近づけることができる。
【００１９】
〔発明６〕  発明６の配線の形成方法は、発明５の配線の形成方法において、前記第１の混合ガスを用いた前記反射防止膜のドライエッチング工程、又は前記第２の混合ガスを用いた前記絶縁膜のドライエッチング工程の少なくともどちらか一方の工程では、前記基板を冷却しながらドライエッチング処理を行うことを特徴とするものである。
【００２０】
ここで、反射防止膜や絶縁膜のレジストパターンで覆われた部位の側壁に形成されたポリマー状の生成物は、冷却すると当該側壁に吸着して取れにくくなる傾向がある。
発明６の配線の形成方法によれば、反射防止膜や絶縁膜のドライエッチング中に上記側壁からポリマー状の生成物を取れにくくすることができる。従って、反射防止膜や絶縁膜のサイドエッチングを十分抑えることができ、反射防止膜や絶縁膜をより長くオーバエッチングすることができる。これにより、反射防止膜の線幅や絶縁膜の線幅の基板面内における均一性の向上に寄与することができる。
【００２１】
〔発明７〕  発明７の電子デバイスの製造方法は、発明１から発明６の何れか一の配線の形成方法を含む、ことを特徴とするものである。
このような構成であれば、発明１から発明６の配線の形成方法が応用されるので、反射防止膜のサイドエッチングをある程度防ぐことができ、レジストパターンと反射防止膜との寸法変換差を小さくすることができる。従って、配線の加工マージンを稼ぐことができる。本発明は、ゲート配線の微細化が著しい半導体装置等の製造方法に適用して極めて好適である。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照しながら、本発明に係る配線の形成方法及び、電子デバイスの製造方法について説明する。
（１）実施形態
図１は、本発明の実施形態に係るゲート配線１０の構成例を示す断面図である。このゲート配線１０は、例えばゲート電極（図示せず）からシリコン基板１の素子分離層（図示せず）上にかけて形成されるものである。図１に示すように、このゲート配線は、リン等の不純物がドープされたポリシリコン膜１３と、タングステンシリサイド（ＷＳ）膜１５と、から構成されている。また、このＷＳ膜１５上には、ＴＥＯＳ膜からなるパターン（即ち、ＥＣＡＰ）１７´が形成されている。さらに、ゲート配線１０の側壁には、サイドウォールスペーサが設けられている。
【００２３】
図２（Ａ）〜図３（Ｂ）は、本発明の実施形態に係るゲート配線１０の形成方法を示す工程図である。ここでは、図１に示したゲート配線１０を例えばＬ／Ｓ＝０．３５／０．３５［μｍ］の大きさに形成する場合について説明する。なお、この実施形態において、図２（Ａ）に示すレジストパターン３２を形成するまでの工程は、従来例と同じである。
即ち、まず始めに、シリコン酸化膜等からなる素子分離層（図示せず）が形成されたシリコン基板１上の全面にポリシリコン膜１３を形成する。このポリシリコン膜１３の厚さは、例えば１３００［Å］程度である。次に、このポリシリコン膜１３上にＷＳ膜１５を形成する。このＷＳ膜１５の厚さは、例えば１３００［Å］程度である。
【００２４】
次に、有機液体ソースであるＴＥＯＳを用いたプラズマ又は常圧ＣＶＤによって、このＷＳ膜１５上にＴＥＯＳ膜１７を形成する。このＴＥＯＳ膜１７の厚さは、例えば２７００［Å］程度である。次に、このＴＥＯＳ膜１７上にＢＡＲＣ膜２１を形成する。このＢＡＲＣ膜２１の厚さは、例えば１３５０［Å］程度である。
次に、このＢＡＲＣ膜２１上にフォトレジストを塗布する。そして、このフォトレジストをゲート配線１０形成用のレチクルを用いて配線形状に露光、現像処理して、レジストパターン３２を形成する。フォトレジストを露光処理する際の線源の波長（露光波長）は、例えば３６５［ｎｍ］である。
【００２５】
次に、図２（Ａ）に示すように、このレジストパターン３２をマスクに、ＢＡＲＣをドライエッチングして、ＢＡＲＣ膜２１からなるパターン（ＢＡＲＣパターン）２１´を形成する。ここで、ＢＡＲＣ膜のドライエッチングに用いるガスは、ＣＨＦ３とＣＦ４とＯ２とからなる混合ガス（以下、「第１混合ガス」という。）である。第１混合ガスにおける成分ガスの比率は、表１に示すように、例えばＣＨＦ３：ＣＦ４：Ｏ２＝１：１２：１である。
【００２６】
【表１】
2006041364.tif 000003
【００２７】
この第１混合ガスは、Ａｒ（アルゴン）等の不活性ガスを所定量だけ混ぜて希釈し、ＢＡＲＣ膜２１に対するエッチングレートを調整する。例えば、Ａｒを含めた第１混合ガスの成分ガスの比率は、ＣＨＦ３：ＣＦ４：Ｏ２：Ａｒ＝１：１２：１：１４０である。この第１混合ガスを用いたドライエッチングは、例えば平行平板式のＲＩＥ（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）装置を用いて行う。
【００２８】
このような第１混合ガスを用いたドライエッチングによって、図２（Ｂ）に示すように、ＢＡＲＣパターン２１´の側面にポリマー状の生成物（以下、単に「ポリマー」という。）４１を形成しつつ、レジストパターン３２で覆われていないＢＡＲＣ膜を削ることができる。このポリマー４１がドライエッチングに対する保護膜として機能するので、ＢＡＲＣパターン２１´の側面に対するサイドエッチングをある程度防ぐことができる。即ち、レジストパターン３２と、ＢＡＲＣパターン２１´との寸法変換差を小さくすることができる。
【００２９】
なお、この第１ドライエッチングによって、図２（Ｂ）に示すように、レジストパターン３２は、シリコン基板１の表面に対して垂直方向及び水平方向にある程度エッチングされてしまい、その線幅はＢＡＲＣ膜のエッチング前後で異なってしまう。そのような理由から、ＢＡＲＣエッチング前の初期のレジストパターン３２に対して、ＢＡＲＣエッチング後のレジストパターンを３２´として、図２（Ｂ）に図示している。
【００３０】
次に、図３（Ａ）に示すように、レジストパターン３２´をマスクに、ＴＥＯＳ膜１５をドライエッチングして、ＴＥＯＳからなるパターン（ＥＣＡＰ）１７´を形成する。ここで、ＴＥＯＳ膜のドライエッチングに用いるガスは、ＣＨＦ３とＣＦ４とからなる混合ガス（以下、「第２混合ガス」という。）である。第２混合ガスにおける成分ガスの比率は、表１に示すように、例えばＣＨＦ３：ＣＦ４＝３：１である。
【００３１】
また、この第２混合ガスは、Ａｒ（アルゴン）等の不活性ガスを所定量だけ混ぜて希釈し、ＴＥＯＳ膜に対するエッチングレートを調整する。例えば、Ａｒを含めた第２混合ガスの成分ガスの比率は、ＣＨＦ３：ＣＦ４：Ａｒ＝３：１：１４０である。この第２混合ガスを用いたドライエッチングは、ＢＡＲＣ膜のドライエッチングを行った同一のＲＩＥ装置内で連続して行う。
【００３２】
このような第２混合ガスを用いたドライエッチングによって、ＥＣＡＰ１７´の側面にもポリマー４１を形成しつつ、ＴＥＯＳ膜のレジストパターン３２´で覆われていない部分を削ることができる。このポリマー４１がドライエッチングに対する保護膜として機能するので、ＥＣＡＰ１７´のサイドエッチングをある程度防ぐことができる。即ち、ＢＡＲＣ膜をエッチングする前の初期のレジストパターン３２（図２（Ａ）参照。）と、ＥＣＡＰ１７´との寸法変換差を小さくすることができる。
【００３３】
次に、図３（Ｂ）において、このシリコン基板（ウエーハ）１にＯ２を用いたアッシング処理と、硫酸を用いたウエット洗浄処理とを順次施して、このシリコン基板１上からレジストパターン３２と、ＢＡＲＣパターン２１´とを完全に除去する。その後、ＥＣＡＰ１７´をマスクにして、ＷＳ膜１５と、ポリシリコン膜１３とを配線形状にパターニングする。これにより、Ｌ／Ｓ＝０．３５／０．３５［μｍ］のゲート配線１０（図１参照。）を完成させる。
【００３４】
このように、本発明の実施形態に係るゲート配線１０の形成方法によれば、ＢＡＲＣ膜２１をドライエッチングする工程で、このＢＡＲＣパターン２１´の側面にポリマー４１を形成しつつ、このＢＡＲＣ膜２１のレジストパターン３２で覆われていない部分を削ることができる。また、ＥＣＡＰ１７´の側面にもポリマー４１を形成しつつ、このＴＥＯＳ膜１７のレジストパターン３２で覆われていない部分を削ることができる
従って、ＢＡＲＣパターン２１´やＥＣＡＰ１７´のサイドエッチングをある程度防ぐことができ、図２（Ａ）に示したレジストパターン３２とＢＡＲＣパターン２１´との寸法変換差、及び、図２（Ａ）に示したレジストパターン３２とＥＣＡＰ１７´との寸法変換差とそれぞれ小さくすることができる。これにより、図１に示したゲート配線１０を、図２（Ａ）に示した初期のレジストパターン３２の線幅と、ほぼ同じ線幅に形成することができる。
【００３５】
また、本発明に係る電子デバイスの製造方法は、例えば、図１に示したゲート配線１０を有する半導体装置１００の製造方法であって、図２（Ａ）〜図３（Ｂ）を参照しながら説明したゲート配線１０の形成工程を含むものである。このような構成であれば、図７に示したように、レジストパターン３２の線幅をゲート配線１０の線幅ＷＬよりも大きくする必要はない。
【００３６】
例えば、ＷＲＥＳＩＳＴ≒ＷＬとすることで、Ｌ／Ｓが共に０．３５［μｍ］であるゲート配線１０を形成することができる。従来方式と比べて、レジストパターン３２間のスペース距離を広く確保することができるので、スペース領域上でのレジスト残りを防ぐことができる。これにより、ゲート配線１０の加工マージンを稼ぐことができる。
この実施形態では、シリコン基板１が本発明の基板に対応し、ポリシリコン膜１３とＷＳ膜１５とからなる積層構造の膜が本発明の導電膜に対応している。また、ＴＥＯＳ膜１７が本発明の絶縁膜に対応し、ＢＡＲＣ膜が本発明の反射防止膜に対応している。さらに、半導体装置１００が本発明の電子デバイスに対応している。
【００３７】
なお、上記の実施形態では、第１混合ガスを用いたＢＡＲＣ膜２１のドライエッチング工程（図２（Ａ）参照。）と、第２混合ガスを用いたＴＥＯＳ膜１７のドライエッチング工程（図３（Ａ）参照。）とを、ＲＩＥ装置内でシリコン基板１を冷却しながら行うと良い。このような構成であれば、ドライエッチングによるＢＡＲＣパターン２１´やＥＣＡＰ１７´の形成過程で、それらの側壁にポリマー４１を良好に吸着させ続けることができる。
【００３８】
従って、ＢＡＲＣパターン２１´やＥＣＡＰ１７´のサイドエッチングを十分抑えつつ、レジストパターン３２，３２´下から露出したＢＡＲＣ膜２１やＴＥＯＳ膜１７をより長くオーバエッチングすることができる。これにより、シリコン基板１面内におけるＢＡＲＫパターン２１´の線幅の均一性や、シリコン基板１面内におけるＥＣＡＰ１７´の線幅の均一性をそれぞれ向上させることが可能である。
（２）実験結果
図４（Ａ）は、第１混合ガスにおける成分ガスの比率と、寸法変換差ΔＷ１との関係を示すグラフである。図４（Ａ）において、横軸は、第１混合ガスにおけるＣＨＦ３：Ｏ２のガス比を示している。この実験では、ＣＦ４の流量と第１混合ガス全体の流量とを、それぞれ所定の値に固定している。また、縦軸は、図２（Ａ）に示した初期のレジストパターン３２の線幅と、図２（Ｂ）に示したＢＡＲＣパターン２１´の線幅との差（寸法変換差ΔＷ１）を示している。この図４（Ａ）の縦軸では、レジストパターン３２の線幅が、ＢＡＲＣパターン２１´の線幅より大きい場合がプラスである。
【００３９】
さらに、図４（Ａ）の◇及び□は、ゲート配線のＬ／Ｓが比較的密であるサンプルを示している。図４（Ａ）の△及び×は、ゲート配線のＬ／Ｓが比較的疎であるサンプルを示している。ここで、比較的密なＬ／Ｓとは、例えばＬ／Ｓ＝（０．３５／０．３２）［μｍ］程度である。また、比較的疎なＬ／Ｓとは、例えばＬ／Ｓ＝（０．３５／１）［μｍ］程度である。
【００４０】
図４（Ａ）に示すように、ゲート配線のＬ／Ｓが比較的密であるサンプル◇及び□も、比較的疎であるサンプル△及び×も、第１混合ガスにおけるＣＨＦ３の割合が増加するにつれて、寸法変換差ΔＷ１はマイナス側に移っている。このことから、第１混合ガスにおけるＣＨＦ３の割合が増加するほど、ポリマー４１（図３（Ａ）参照。）の水平方向への堆積速度は増し、ＢＡＲＣパターン２１´のサイドエッチングは抑制されることが分かった。また、寸法変換差ΔＷ１が０となるときのＣＨＦ３：Ｏ２のガス比は、ゲート配線のＬ／Ｓの大きさに依存することも分かった。
【００４１】
なお、サンプル△及び×では、ＣＨＦ３：Ｏ２＝７：１〜９：１の範囲で、寸法変換差ΔＷ１がプラスからマイナスに逆転している。これは、ＢＡＲＣパターン２１´に対するサイドエッチング速度よりも、ポリマー４１の生成速度の方が大きいことを示している。
図４（Ｂ）は、第２混合ガスにおける成分ガスの比率と、寸法変換差ΔＷ２との関係を示すグラフである。図４（Ｂ）において、横軸は、第２混合ガスにおけるＣＨＦ３：ＣＦ４のガス比を示している。この実験では、第２混合ガス全体の流量を所定の値に固定している。
【００４２】
また、縦軸は、図３（Ａ）に示したレジストパターン３２´の線幅と、図３（Ｂ）に示したＥＣＡＰ１７´の線幅との差（寸法変換差ΔＷ２）を示している。この図４（Ｂ）の縦軸では、レジストパターン３２´の線幅が、ＥＣＡＰ１７´の線幅より大きい場合がプラスである。さらに、図４（Ｂ）の◇及び□は、ゲート配線のＬ／Ｓが比較的密であるサンプルを示している。図４（Ｂ）の△及び×は、ゲート配線のＬ／Ｓが比較的疎であるサンプルを示している。この点については、図４（Ａ）と同様である。
【００４３】
図４（Ｂ）に示すように、ゲート配線のＬ／Ｓが比較的密であるサンプル◇及び□も、比較的疎であるサンプル△及び×も、第２混合ガスにおけるＣＨＦ３の割合が増加するにつれて、寸法変換差ΔＷ２はマイナス側に移っている。このことから、第２混合ガスにおけるＣＨＦ３の割合が増加するほど、ポリマー４１（図３（Ｂ）参照。）の水平方向への堆積速度は増し、ＥＣＡＰ１７´のサイドエッチングは抑制されることが分かった。また、ポリマー４１の堆積速度はゲート配線のＬ／Ｓの大きさに依存し、その堆積速度はＬ／Ｓが大きい（即ち、疎である）ほど大である、ということも分かった。
【００４４】
実際のゲート配線１０の形成工程では、レジストパターン３２´の線幅は、図２（Ａ）に示した初期のレジストパターン３２の線幅よりも小さい。従って、この小さくなった分を相殺し０にするような寸法変換差ΔＷ２を図４（Ｂ）等から求め、求めた寸法変換差ΔＷ２に対応したＣＨＦ３：ＣＦ４のガス比で、図３（Ａ）に示したＴＥＯＳ膜１７をエッチングする。これにより、初期のレジストパターン３２の線幅と、ＥＣＡＰ１７´の線幅との差（即ち、寸法変換差ΔＷＴＯＴＡＬ）を０に近づけることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係るゲート配線１０の構成例を示す断面図。
【図２】実施形態に係るゲート配線１０の形成方法を示す工程図（その１）。
【図３】実施形態に係るゲート配線１０の形成方法を示す工程図（その２）。
【図４】実験結果を示す図。
【図５】従来例に係るゲート配線の形成方法を示す工程図（その１）。
【図６】従来例に係るゲート配線の形成方法を示す工程図（その２）。
【図７】従来例の問題点を示す図。
【符号の説明】
【００４６】
１  シリコン基板、１０  ゲート配線、１３  ポリシリコン膜、１５  ＷＳ（タングステンシリサイド）膜、１７  ＴＥＯＳ膜、１７´  ＥＣＡＰ、１９  サイドウォール、２１  ＢＡＲＣ膜、２１´  ＢＡＲＣパターン、３２，３２´レジストパターン、１００  半導体装置
【図１】
2006041364.tif 000004
【図２】
2006041364.tif 000005
【図３】
2006041364.tif 000006
【図４】
2006041364.tif 000007
【図５】
2006041364.tif 000008
【図６】
2006041364.tif 000009
【図７】
2006041364.tif 000010