(57)【要約】【課題】  反射形アナログ移相器の制御電圧に対する周波数可変幅の直線性を確保しつつ、部品点数の削減を図る。【解決手段】  第２ポートＰ２にそれぞれ接続される付加制御部４ｂのキャパシタＣ５と３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ４とを共有化するとともに、第３ポートＰ３にそれぞれ接続される付加制御部４ｂのキャパシタＣ７と３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ２とを共有化することにより、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３にそれぞれ接続される付加制御部４ｂのキャパシタＣ５、Ｃ７を除去し、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去した時の３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量は、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去する前の容量の１．４倍とする。【選択図】      図１
2006108836.tif 000002
【特許請求の範囲】
【請求項１】
第１ポートから入力された電力を互いに９０°の位相差で等分配して第２ポートおよび第３ポートから出力する３ｄＢ９０°ハイブリッドカプラと、
前記第２ポートおよび前記第３ポートを終端し、前記第２ポートおよび前記第３ポートにおける反射係数の位相を変化させる付加制御部とを備え、
前記第２ポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されるとともに、前記第３ポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されていることを特徴とする反射形アナログ移相器。
【請求項２】
前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとを共有化した時のキャパシタの容量は、前記付加制御部のキャパシタの容量と前記３ｄＢ９０°ハイブリッドカプラのキャパシタの容量との合計の７０〜８５％の範囲であることを特徴とする請求項１記載の反射形アナログ移相器。
【請求項３】
前記３ｄＢ９０°ハイブリッドカプラは、
ループ状に接続された第１、第２、第３および第４のインダクタと、
前記第１および第２のインダクタの接続点に接続された第１のキャパシタと、
前記第２および第３のインダクタの接続点に接続された第２のキャパシタと、
前記第３および第４のインダクタの接続点に接続された第３のキャパシタと、
前記第１および第４のインダクタの接続点に接続された第４のキャパシタとを備え、
前記付加制御部は、
前記第３および第４のインダクタの接続点に接続された第５のインダクタと、
前記第５のインダクタに直列接続された第５のキャパシタと、
前記第５のキャパシタに直列接続された第１のバリキャップと、
前記第１および第４のインダクタの接続点に接続された第６のインダクタと、
前記第６のインダクタに直列接続された第６のキャパシタと、
前記第６のキャパシタに直列接続された第２のバリキャップとを備えることを特徴とする請求項１または２記載の反射形アナログ移相器。
【請求項４】
前記３ｄＢ９０°ハイブリッドカプラは、
ループ状に接続された第１、第２、第３および第４のインダクタと、
前記第１および第２のインダクタの接続点に接続された第１のキャパシタと、
前記第２および第３のインダクタの接続点に接続された第２のキャパシタとを備え、
前記付加制御部は、
前記第３および第４のインダクタの接続点に接続された第３のキャパシタと、
前記第１および第４のインダクタの接続点に接続された第４のキャパシタと、
前記第３および第４のインダクタの接続点に接続された第５のインダクタと、
前記第５のインダクタに直列接続された第５のキャパシタと、
前記第５のキャパシタに直列接続された第１のバリキャップと、
前記第１および第４のインダクタの接続点に接続された第６のインダクタと、
前記第６のインダクタに直列接続された第６のキャパシタと、
前記第６のキャパシタに直列接続された第２のバリキャップとを備えることを特徴とする請求項１または２記載の反射形アナログ移相器。
【請求項５】
増幅器と、
前記増幅器に対して帰還回路を構成する弾性表面波素子と、
外部から制御電圧を入力して発振ループ内の位相を可変させる付加制御部が付加された３ｄＢ９０°ハイブリッドカプラからなる反射形アナログ移相器と、
前記発振ループ内の電力を等分配して、前記発振ループ外に出力する等分配器とを備え、
前記３ｄＢ９０°ハイブリッドカプラに入力された電力を互いに９０°の位相差で等分配して出力する一方のポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されるとともに、前記３ｄＢ９０°ハイブリッドカプラに入力された電力を互いに９０°の位相差で等分配して出力する他方のポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されていることを特徴とする電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は反射形アナログ移相器および電圧制御型発振器に関し、特に、反射形アナログ移相器の部品点数を減らしながら、制御電圧に対する周波数可変幅の直線性を向上させる方法に適用して好適なものである。
【背景技術】
【０００２】
従来の電圧制御型発振器では、弾性表面波素子を共振子として用いたものがある。この弾性表面波素子を共振子として用いた電圧制御型発振器では、高安定・高品質な特性を得ることができ、数Ｇｂｉｔ／ｓの伝送速度を上回る通信ネットワーク系の基準発振器として有望視されている。また、電圧制御型発振器の発振周波数を変化させるために、外部から制御電圧を入力して発振ループの位相を可変させる付加制御部を備えた３ｄＢ９０°ハイブリッドカプラを直列に介挿する方法がある。
【０００３】
また、特許文献１には、位相を変化させても損失変動の小さなマイクロ波移相器を得るために、マイクロ波移相器を構成する可変容量素子にそれぞれ誘導性素子を直列に接続するとともに、９０°ハイブリッドの通過素子と接地間および結合端子と接地間にそれぞれ抵抗を接続する方法が開示されている。
また、特許文献２には、反射形アナログ移相器において、接合容量の変化比の小さな可変容量素子を用いて大きな位相量が得られるようにするために、ハイブリッド回路出力端子と地導体との間に接続される容量成分と、可変容量素子の容量成分とを合成した可変容量素子を設ける方法が開示されている。
【特許文献１】特開２００３−２６４４０３号公報
【特許文献２】特開平５３１５８０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された方法では、部品点数が多くなるために、コストアップを招くとともに、電圧制御型発振器の小型化の支障になるという問題があった。また、特許文献２に開示された方法では、大きな位相量が得られるようにすると、制御電圧に対する周波数可変幅の直線性が劣化するという問題があった。
そこで、本発明の目的は、制御電圧に対する周波数可変幅の直線性を確保しつつ、部品点数の削減を図ることが可能な反射形アナログ移相器および電圧制御型発振器を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る反射形アナログ移相器によれば、第１ポートから入力された電力を互いに９０°の位相差で等分配して第２ポートおよび第３ポートから出力する３ｄＢ９０°ハイブリッドカプラと、前記第２ポートおよび前記第３ポートを終端し、前記第２ポートおよび前記第３ポートにおける反射係数の位相を変化させる付加制御部とを備え、前記第２ポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されるとともに、前記第３ポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されていることを特徴とする。
【０００６】
これにより、第２ポートおよび第３ポートに互いに並列接続されているキャパシタをそれぞれ１個にまとめることが可能となる。このため、反射形アナログ移相器の特性を劣化させることなく、部品点数を削減することができ、反射形アナログ移相器の小型化および低価格化を図りつつ、低挿入損失および低リターンロスで大きな位相変化をもたらすことができる。
【０００７】
また、本発明の一態様に係る反射形アナログ移相器によれば、前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとを共有化した時のキャパシタの容量は、前記付加制御部のキャパシタの容量と前記３ｄＢ９０°ハイブリッドカプラのキャパシタの容量との合計の７０〜８５％の範囲であることを特徴とする。
これにより、電圧制御型発振器の周波数可変幅を大きく取ることが可能となるとともに、制御電圧に対する周波数可変幅の直線性を向上させることができ、制御電圧に対して良好な周波数可変特性を得ることが可能になる。
【０００８】
また、本発明の一態様に係る反射形アナログ移相器によれば、前記３ｄＢ９０°ハイブリッドカプラは、ループ状に接続された第１、第２、第３および第４のインダクタと、前記第１および第２のインダクタの接続点に接続された第１のキャパシタと、前記第２および第３のインダクタの接続点に接続された第２のキャパシタと、前記第３および第４のインダクタの接続点に接続された第３のキャパシタと、前記第１および第４のインダクタの接続点に接続された第４のキャパシタとを備え、前記付加制御部は、前記第３および第４のインダクタの接続点に接続された第５のインダクタと、前記第５のインダクタに直列接続された第５のキャパシタと、前記第５のキャパシタに直列接続された第１のバリキャップと、前記第１および第４のインダクタの接続点に接続された第６のインダクタと、前記第６のインダクタに直列接続された第６のキャパシタと、前記第６のキャパシタに直列接続された第２のバリキャップとを備えることを特徴とする。
【０００９】
これにより、反射形アナログ移相器の特性を劣化させることなく、３ｄＢ９０°ハイブリッドカプラの第２ポートおよび第３ポートにそれぞれ接続される付加制御部のキャパシタを除去することができ、反射形アナログ移相器の部品点数を削減することができる。
また、本発明の一態様に係る反射形アナログ移相器によれば、前記３ｄＢ９０°ハイブリッドカプラは、ループ状に接続された第１、第２、第３および第４のインダクタと、前記第１および第２のインダクタの接続点に接続された第１のキャパシタと、前記第２および第３のインダクタの接続点に接続された第２のキャパシタとを備え、前記付加制御部は、前記第３および第４のインダクタの接続点に接続された第３のキャパシタと、前記第１および第４のインダクタの接続点に接続された第４のキャパシタと、前記第３および第４のインダクタの接続点に接続された第５のインダクタと、前記第５のインダクタに直列接続された第５のキャパシタと、前記第５のキャパシタに直列接続された第１のバリキャップと、前記第１および第４のインダクタの接続点に接続された第６のインダクタと、前記第６のインダクタに直列接続された第６のキャパシタと、前記第６のキャパシタに直列接続された第２のバリキャップとを備えることを特徴とする。
【００１０】
これにより、反射形アナログ移相器の特性を劣化させることなく、３ｄＢ９０°ハイブリッドカプラの第２ポートおよび第３ポートにそれぞれ接続される３ｄＢ９０°ハイブリッドカプラのキャパシタを除去することができ、反射形アナログ移相器の部品点数を削減することができる。
また、本発明の一態様に係る電圧制御型発振器によれば、増幅器と、前記増幅器に対して帰還回路を構成する弾性表面波素子と、外部から制御電圧を入力して発振ループ内の位相を可変させる付加制御部が付加された３ｄＢ９０°ハイブリッドカプラからなる反射形アナログ移相器と、前記発振ループ内の電力を等分配して、前記発振ループ外に出力する等分配器とを備え、前記３ｄＢ９０°ハイブリッドカプラに入力された電力を互いに９０°の位相差で等分配して出力する一方のポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されるとともに、前記３ｄＢ９０°ハイブリッドカプラに入力された電力を互いに９０°の位相差で等分配して出力する他方のポートにそれぞれ接続される前記付加制御部のキャパシタと前記３ｄＢ９０°ハイブリッドカプラのキャパシタとが共有化されていることを特徴とする。
【００１１】
これにより、第２ポートおよび第３ポートに互いに並列接続されているキャパシタをそれぞれ１個にまとめることが可能となり、反射形アナログ移相器の特性を劣化させることなく、部品点数を削減することができる。このため、反射形アナログ移相器の小型化および低価格化を図りつつ、低挿入損失および低リターンロスで大きな位相変化をもたらすことができ、出力変動が少なく、効率のよい電圧制御型発振器を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る反射形アナログ移相器および電圧制御型発振器について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る電圧制御型発振器の概略構成を示すブロック図である。
図１において、発振用の増幅器２の帰還回路として、弾性表面波素子１と、発振ループ内の電力を等分配して発振ループ外に出力する等分配器３と、外部から制御電圧を入力して発振ループ内の位相を可変させる反射形アナログ移相器４とが直列に介挿され、これら各ブロックは一定の特性インピーダンス、例えば、５０ｏｈｍに全て整合接続されている。
【００１３】
これにより、等分配器３によって発振ループ内のインピーダンスを乱すことなく、電力を等分配して発振ループ外に出力することができるため、負荷に対してより安定的な回路動作をさせることができ、大きな出力パワーを得ることができる。また、発振ループ内に反射形アナログ移相器４を組み込むことで、マイクロ波に周波数変調をかけることが可能となるとともに、３ｄＢ９０°ハイブリッドカプラとそれに付随したリアクタンス可変回路を反射形アナログ移相器４として用いることにより、低挿入損失および低リターンロスで大きな位相変化をもたらすことができる。
【００１４】
図２は、図１の反射形アナログ移相器４の構成を示す回路図である。
図２において、反射形アナログ移相器４には３ｄＢ９０°ハイブリッドカプラ４ａおよび付加制御部４ｂが設けられている。ここで、３ｄＢ９０°ハイブリッドカプラ４ａには、第１ポートＰ１、第２ポートＰ２、第３ポートＰ３および第４ポートＰ４が設けられている。そして、第１ポートＰ１から入力された電力を互いに９０°の位相差で等分配して第２ポートＰ２および第３ポートＰ３から出力することができる。また、付加制御部４ｂは、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３を終端し、第２ポートＰ２および第３ポートＰ３における反射係数の位相を変化させることができる。
【００１５】
ここで、付加制御部４ｂはリアクタンス可変回路で構成することができ、キャパシタＣ５〜Ｃ８、インダクタＬ５、Ｌ６、抵抗Ｒ１、Ｒ２およびバリキャップＡ１、Ａ２が設けられている。そして、キャパシタＣ５、インダクタＬ５、キャパシタＣ６、抵抗Ｒ１、抵抗Ｒ２、キャパシタＣ８、インダクタＬ６およびキャパシタＣ７が順に直列接続され、キャパシタＣ５とインダクタＬ５との間の端子は３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２に接続され、キャパシタＣ７とインダクタＬ６との間の端子は、３ｄＢ９０°ハイブリッドカプラ４ａの第３ポートＰ３に接続されている。さらに、キャパシタＣ６と抵抗Ｒ１との間にはバリキャップＡ１が接続され、キャパシタＣ８と抵抗Ｒ２との間にはバリキャップＡ２が接続され、抵抗Ｒ１と抵抗Ｒ２の間には制御電圧源Ｅが接続されている。
【００１６】
図３は、図２の３ｄＢ９０°ハイブリッドカプラ４ａの構成を示す回路図である。
図３において、３ｄＢ９０°ハイブリッドカプラ４ａには、キャパシタＣ１〜Ｃ４およびインダクタＬ１〜Ｌ４が設けられている。そして、インダクタＬ１〜Ｌ４はループ状に接続され、インダクタＬ１とインダクタＬ２との間には、キャパシタＣ１が接続されるとともに、弾性表面波共振子１が接続され、インダクタＬ２とインダクタＬ３との間には、キャパシタＣ３が接続されるとともに、等分配器３が接続され、インダクタＬ３とインダクタＬ４との間には、キャパシタＣ４が接続され、インダクタＬ４とインダクタＬ１との間には、キャパシタＣ２が接続されている。
【００１７】
そして、信号を反射形アナログ移相器４の第１ポートＰ１に入力すると、３ｄＢ９０°ハイブリッドカプラ４ａで信号が分配され、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３に出力される。そして、第２ポートＰ２および第３ポートＰ３は容量性のインピーダンスを呈するバリキャップＡ１、Ａ２でそれぞれ終端されているので、第２ポートＰ２および第３ポートＰ３に出力された信号は反射され、３ｄＢ９０°ハイブリッドカプラ４ａに再入力される。そして、３ｄＢ９０°ハイブリッドカプラ４ａに再入力された信号は３ｄＢ９０°ハイブリッドカプラ４ａで再合成され、３ｄＢ９０°ハイブリッドカプラ４ａのアイソレーション端子でもある第４ポートＰ４に出力される。このような構成の反射形アナログ移相器４において、バリキャップＡ１、Ａ２の容量が等しく、３ｄＢ９０°ハイブリッドカプラ４ａが理想的であるならば、３ｄＢ９０°ハイブリッドカプラ４ａの第１ポートＰ１に入力した信号は損失を伴うことなく、第２ポートＰ２および第３ポートＰ３の反射係数の位相を９０度だけ進めた状態で第４ポートＰ４から出力される。このため、反射形アナログ移相器４の通過位相はバリキャップＡ１、Ａ２の反射位相に依存し、バリキャップＡ１、Ａ２の接合容量を制御電圧源Ｅで変化させれば、信号の位相を変化させることができる。
【００１８】
これにより、電圧制御型発振器の周波数可変幅を大きく取ることができ、制御電圧に対し、良好な周波数可変特性を得ることが可能になる。また、低挿入損失・低リターンロスであることから、回路損失も最小限に抑えることができ、出力変動が少なく、効率のよい電圧制御型発振器を実現することができる。
ここで、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３に付加制御部４ｂを接続すると、第２ポートＰ２には、キャパシタＣ４、Ｃ５が互いに並列接続されるとともに、第３ポートＰ３には、キャパシタＣ２、Ｃ７が互いに並列接続される。このため、第２ポートＰ２にそれぞれ接続される付加制御部４ｂのキャパシタＣ５と３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ４とを共有化するとともに、第３ポートＰ３にそれぞれ接続される付加制御部４ｂのキャパシタＣ７と３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ２とを共有化することができる。これにより、反射形アナログ移相器４の特性を劣化させることなく、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３にそれぞれ接続される付加制御部４ｂのキャパシタＣ５、Ｃ７を除去することができる。このため、反射形アナログ移相器４の部品点数を削減することができ、反射形アナログ移相器４の小型化および低価格化を図ることができる。
【００１９】
なお、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３にそれぞれ接続される付加制御部４ｂのキャパシタＣ５、Ｃ７を除去する代わりに、３ｄＢ９０°ハイブリッドカプラ４ａの第２ポートＰ２および第３ポートＰ３にそれぞれ接続されるキャパシタＣ４、Ｃ２を除去するようにしてもよい。
また、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去した時の３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量は、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去する前の付加制御部のキャパシタＣ５、Ｃ７の容量と３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量との合計の７０〜８５％の範囲とすることが好ましい。
【００２０】
これにより、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去した場合においても、電圧制御型発振器の周波数可変幅を大きく取ることが可能となるとともに、制御電圧に対する周波数可変幅の直線性を向上させることができ、制御電圧に対して良好な周波数可変特性を得ることが可能になる。
図４は、図１の電圧制御型発振器の制御電圧と周波数可変幅の関係を示す図である。なお、図４（ｂ）は、図４（ａ）の数値をグラフ化したものである。ここで、図３の構成において、キャパシタＣ１〜Ｃ４は２．２ｐＦ、キャパシタＣ５、Ｃ７は１．６ｐＦ、インダクタＬ１、Ｌ３は１．３ｎＨ、インダクタＬ２、Ｌ４、Ｌ５、Ｌ６は２．２ｎＨとした。
【００２１】
図４において、制御電圧０〜３Ｖにおいて周波数可変幅として０〜１０００ｐｐｍが得られており、大きな周波数可変幅を取ることができる。また、制御電圧に対する周波数可変幅の直線性も良好である。
図５は、図１の電圧制御型発振器において、付加制御部４ｂのキャパシタＣ５、Ｃ７を除去した時の制御電圧と周波数可変幅の関係を示す図である。なお、図５（ｂ）は、図５（ａ）の数値をグラフ化したものである。
【００２２】
図５において、図３の付加制御部４ｂのキャパシタＣ５、Ｃ７を単に除去した場合、制御電圧０〜３Ｖにおいて周波数可変幅が０〜５００ｐｐｍとなり、周波数可変幅が小さくなるとともに、制御電圧に対する周波数可変幅の直線性も劣化する。
図６は、図１の電圧制御型発振器において、付加制御部４ｂのキャパシタＣ５、Ｃ７を３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ２、Ｃ４で共用した時の制御電圧と周波数可変幅の関係を示す図である。なお、図６（ｂ）は、図６（ａ）の数値をグラフ化したものである。
【００２３】
図６において、図３の付加制御部４ｂのキャパシタＣ５、Ｃ７を除去し、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．１倍（２．４ｐＦ）、１．３倍（２．７ｐＦ）、１．４（３ｐＦ）、１．５倍（３．３ｐＦ）および１．７倍（３．８ｐＦ）とした場合について、制御電圧と周波数可変幅の関係を調べた。この結果、周波数可変幅については、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．７倍とした時が最も周波数可変幅が大きくなった。
【００２４】
図７は、図１の電圧制御型発振器において、付加制御部４ｂのキャパシタＣ５、Ｃ７を３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ２、Ｃ４で共用した時の制御電圧に対する周波数可変幅の直線性と周波数可変幅との関係を示す図である。
図７において、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．７倍とした時が最も周波数可変幅が大きくなるが、制御電圧に対する周波数可変幅の直線性は良くない。一方、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．４倍とすると、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．７倍とした場合に比べて周波数可変幅が１００ｐｐｍ程度小さくなるが、制御電圧に対する周波数可変幅の直線性は良くなる。この結果、周波数可変幅と直線性の双方を満足させるには、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．４倍とした方が良い。
【００２５】
理論上は、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．７倍し方が、制御電圧による周波数変化は線形性が見られると考えられる。しかし、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．７倍すると線形性が劣化し、３ｄＢ９０°ハイブリッドカプラのキャパシタＣ４、Ｃ２の容量を１．４倍した方が線形性が良い。これは、基板とグラウンドとの間に存在する寄生容量の影響であると推測できる。
【００２６】
図８は、図１の電圧制御型発振器において、付加制御部４ｂのキャパシタＣ５、Ｃ７を３ｄＢ９０°ハイブリッドカプラ４ａのキャパシタＣ２、Ｃ４で共用した時の制御電圧と周波数可変幅との関係を示す図である。
図８において、シミュレーション結果では制御電圧による周波数可変幅は７７０ｐｐｍとなり、付加制御部４ｂのキャパシタＣ５、Ｃ７を単に除去した場合より約３００ｐｐｍ高くなった。また、制御電圧に対する周波数可変幅も直線性が良いが判る。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態に係る電圧制御型発振器の概略構成を示すブロック図。
【図２】図１の反射形アナログ移相器４の構成を示す回路図。
【図３】図２の３ｄＢ９０°ハイブリッドカプ４ａの構成を示す回路図。
【図４】図１の電圧制御型発振器の制御電圧と周波数可変幅の関係を示す図。
【図５】図１の電圧制御型発振器においてキャパシタＣ５、Ｃ７を除去した時の制御電圧と周波数可変幅の関係を示す図。
【図６】図１の電圧制御型発振器においてキャパシタＣ５、Ｃ７をキャパシタＣ２、Ｃ４で共用した時の制御電圧と周波数可変幅の関係を示す図。
【図７】キャパシタＣ５、Ｃ７をキャパシタＣ２、Ｃ４で共用した時の制御電圧に対する周波数可変幅の直線性と周波数可変幅との関係を示す図。
【図８】キャパシタＣ５、Ｃ７をキャパシタＣ２、Ｃ４で共用した時の制御電圧と周波数可変幅との関係を示す図。
【符号の説明】
【００２８】
１  弾性表面波素子、２  増幅器３  等分配器、４  反射形アナログ移相器、４ａ  ３ｄＢ９０°ハイブリッドカプラ、４ｂ  付加制御部、Ｃ１〜Ｃ８  キャパシタ、Ｌ１〜Ｌ６  インダクタ、Ｒ１、Ｒ２  抵抗、Ａ１、Ａ２  バリキャップ、Ｅ  制御電圧源
【図１】
2006108836.tif 000003
【図２】
2006108836.tif 000004
【図３】
2006108836.tif 000005
【図４】
2006108836.tif 000006
【図５】
2006108836.tif 000007
【図６】
2006108836.tif 000008
【図７】
2006108836.tif 000009
【図８】
2006108836.tif 000010