(57)【要約】【課題】  コンデンサについての高精度で各構成部位と対応付けられた等価回路モデルを記録した記録媒体を提供する。【解決手段】周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを記録したコンピュータ読取り可能な記録媒体は、第１の回路と、第１の回路に直列に接続される第２の回路とを備え、第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、第２の並列回路は、第２の抵抗と、第２の抵抗に並列に接続された第１のキャパシタンスとからなり、第２の直列回路は、第３の抵抗と、第３の抵抗に直列に接続された第２のキャパシタンスからなる。【選択図】        図１
2006038704.tif 000002
【特許請求の範囲】
【請求項１】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを記録したコンピュータ読取り可能な記録媒体であって、
前記等価回路モデルは、蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む、等価回路モデルを記録したコンピュータ読取り可能な記録媒体。
【請求項２】
前記第２の回路は、第２のインダクタンスと、前記第２のインダクタンスに直列に接続された第４の抵抗とを含む、請求項１に記載の等価回路モデルを記録したコンピュータ読取り可能な記録媒体。
【請求項３】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムであって、
前記等価回路モデルは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記プログラムは、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１、第２および第３の抵抗、前記第１のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させるためのプログラム。
【請求項４】
前記最適化するステップは、
前記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、
前記変化させた第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項３に記載のコンピュータに実行させるためのプログラム。
【請求項５】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであって、
前記等価回路モデルは、蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記プログラムは、
前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを受付けるステップと、
シミュレーション条件を受付けるステップと、
前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算するステップと、
前記計算された電気的特性を出力するステップとをコンピュータに実行させる、コンピュータに実行させるためのプログラム。
【請求項６】
請求項３〜５のいずれか１項に記載のプログラムを記録したコンピュータ読取り可能な記録媒体。
【請求項７】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、前記蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であって、
前記等価回路モデルは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記方法は、
前記蓄電素子の等価回路モデルを含んだ前記電気回路の回路モデルを作成するステップと、
前記所望の電気的特性を決定するステップと、
前記電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するように前記第１および第２の抵抗、前記インダクタンスおよび前記キャパシタンスのそれぞれの値を最適化するステップと、
前記最適化された第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値に基づいて、前記蓄電素子を製作するステップとからなる、蓄電素子を設計する方法。
【請求項８】
前記最適化するステップは、
前記第１、第２および第３の抵抗、前記第１のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、
前記変化させた第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスの値を用いて前記電気回路の回路モデルの電気的特性を計算する第２のステップと、
前記計算された電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項７に記載の蓄電素子を設計する方法。
【請求項９】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法であって、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記方法は、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を最適化するステップと、
前記最適化された第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば前記蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法。
【請求項１０】
前記最適化するステップは、
前記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、
前記変化させた第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる、請求項９に記載の蓄電素子の良否を判断する方法。
【請求項１１】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置であって、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記装置は、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
前記等価回路モデルの等価インピーダンスの実数部の周波数特性が前記測定インピーダンスの実数部の周波数特性に略一致するように前記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置。
【請求項１２】
前記最適化する手段は、
前記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を変化させる第１の手段と、
前記変化させた第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる、請求項１１に記載の等価回路モデルを導出する装置。
【請求項１３】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であって、
前記等価回路モデルは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記装置は、
前記等価回路モデルを含んだ前記電気回路の回路モデルを受付ける手段と、
シミュレーション条件を受付ける手段と、
前記電気回路の回路モデルおよびシミュレーション条件に基づき、前記電気的特性を計算する手段と、
前記計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置。
【請求項１４】
印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置であって、
前記等価回路モデルは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含み、
前記装置は、
前記蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、
前記電気回路の回路モデルの電気的特性が前記所望の電気的特性に略一致するように前記第１、第２および第３の抵抗、前記第１のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を最適化する手段と、
前記最適化された第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置。
【請求項１５】
前記最適化する手段は、
前記記第１、第２および第３の抵抗、前記第1のインダクタンスならびに前記第１および第２のキャパシタンスのそれぞれの値を変化させる第１の手段と、
前記変化させた第１、第２および第３の抵抗、第1のインダクタンスならびに第１および第２のキャパシタンスの値を用いて前記等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、
前記計算された等価インピーダンスの実数部の周波数特性が前記蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる、請求項１４に記載の蓄電素子の良否を判断する装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電気回路のシミュレーション技術に関し、特に蓄電素子の等価回路モデルに関する。
【背景技術】
【０００２】
電子機器における電気回路の電気的特性は、電子機器の動作を決定するものであり非常に重要である。
【０００３】
電気回路の設計において、電気的特性を回路図の段階で予測することは困難である。従来は、実際に回路を製作して電気的特性を測定し、所望の電気的特性が得られなければ設計をやり直すという試行錯誤が行われていた。
【０００４】
しかし、このような設計手法は効率が悪いため、近年では、コンピュータとソフトウェアによるシミュレーション装置を用いて、電気的特性を予測することが一般的となっている。
【０００５】
このようなシミュレーションには、電気回路を構成する各回路素子についての等価回路モデルを用いて、電気回路の回路モデルを構成する必要がある。
【０００６】
したがって、効率よく回路設計を行うためには、高精度の等価回路モデルが必要となる。特許文献１には、多数のサンプリング周波数について、インピーダンスの実数部および虚数部を測定した後、多段のＬＣＲ回路により等価回路モデルを導出する方法が示されている。
【０００７】
ところで、電源回路等に使用されるコンデンサは、インピーダンスの実数部、いわゆるＥＳＲ（Equivalent Series Resistance：等価直列抵抗）の特性が重要である。
【０００８】
すなわち、ＥＳＲが小さいほど電源容量を小さくでき、かつ電源の低リプル化につながるからである。
【０００９】
そのため、特許文献２には、ＥＳＲを分離測定し、コンデンサを評価する方法が示されている。
【特許文献１】特開２００２−２５９４８２号公報
【特許文献２】特開２００３−３２９７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年の電子機器の高速ディジタル化、高周波数化につれて、高周波数領域でのシミュレーションが必要となってきている。
【００１１】
一方、コンデンサのＥＳＲは、高周波数領域において増加し、コンデンサとしての特性が劣化することがわかってきた。
【００１２】
そのため、高周波数領域でのシミュレーションを行うためには、ＥＳＲの特性も考慮した高精度の等価回路モデルが必要である。
【００１３】
図１０は、従来の３素子等価回路モデルである。
【００１４】
しかし、図１０に示す従来の３素子等価回路モデルは、抵抗Ｒ１０がインダクタンスＬ１０およびキャパシタンスＣ１０と直列に接続されているだけであるため、周波数によらずＥＳＲは一定値となるといった問題点があった。
【００１５】
図１１は、従来の３素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。
【００１６】
図１１（ａ）は、ＥＳＲの周波数特性について比較した図である。
【００１７】
図１１（ｂ）は、インピーダンス絶対値の周波数特性について比較した図である。
【００１８】
図１１（ｂ）に示すように、インピーダンス絶対値については測定値と略一致させることができたとしても、図１１（ａ）に示すように、インピーダンスの実数部については、略一致させることができなかった。
【００１９】
また、上述の特許文献１に示されている方法では、多段のラダー回路で構成される等価回路モデルの選定方法および各回路定数の導出方法が明確ではなかった。
【００２０】
したがって、コンデンサについて高精度の等価回路モデルが得られないために、高周波数領域でのシミュレーションを正確に行うことができず、実際に電気回路を製作した場合に、予期しない問題が生じることがあった。
【００２１】
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、高精度の等価回路モデルを記録したコンピュータ読取り可能な記録媒体を提供することである。
【００２２】
また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを提供することである。
【００２３】
また、本発明の別の目的は、高精度の等価回路モデルの導出をコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。
【００２４】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを提供することである。
【００２５】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムを記録した記録媒体を提供することである。
【００２６】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを設計する設計方法を提供することである。
【００２７】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断方法を提供することである。
【００２８】
また、本発明の別の目的は、高精度の等価回路モデルを導出する導出装置を提供することである。
【００２９】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサを有する電気回路の電気的特性のシミュレーションを行うシミュレーション装置を提供することである。
【００３０】
さらに、本発明の別の目的は、コンデンサの高精度な等価回路モデルを用いてコンデンサの良否判断を行う良否判断装置を提供することである。
【課題を解決するための手段】
【００３１】
この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを記録したコンピュータ読取り可能な記録媒体は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデルを記録したコンピュータ読取り可能な記録媒体である。
【００３２】
好ましくは、第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を１つだけ含む。
【００３３】
好ましくは、第２の回路は、第４の抵抗と、第４の抵抗に直列に接続された第２のインダクタンスとを含む。
【００３４】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルの導出をコンピュータに実行させるためのプログラムは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第１の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデル
の導出をコンピュータに実行させるためのプログラムであり、
蓄電素子の測定インピーダンスの実数部の周波数特性を受付けるステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１、第２および第３の抵抗、第１および第２のインダクタンスならびにキャパシタンスのそれぞれの値を最適化するステップとをコンピュータに実行させるためのプログラムである。
【００３５】
好ましくは、最適化するステップは、第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで第１および第２のステップを繰返す第３のステップとからなる。
【００３６】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムは、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子を有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるためのプログラムであり、
蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを受付けるステップと、シミュレーション条件を受付けるステップと、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算するステップと、計算された電気的特性を出力するステップとをコンピュータに実行させるためのプログラムである。
【００３７】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子を有する電気回路の電気的特性が所望の電気的特性となるように蓄電素子を設計する方法であり、
蓄電素子の等価回路モデルを含んだ電気回路の回路モデルを作成するステップと、所望の電気的特性を決定するステップと、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を最適化するステップと、最適化された第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値に基づいて、蓄電素子を製作するステップとからなる、蓄電素子を設計する方法である。
【００３８】
好ましくは、最適化するステップは、第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスの値を用いて電気回路の回路モデルの電気的特性を計算する第２のステップと、計算された電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる。
【００３９】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する方法は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデル
を用いて、蓄電素子の良否を判断する方法であり、
蓄電素子の測定インピーダンスの実数部の周波数特性を取得するステップと、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を最適化するステップと、最適化された第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値があらかじめ定められた範囲内であれば蓄電素子を良品と判断するステップとからなる、蓄電素子の良否を判断する方法である。
【００４０】
好ましくは、最適化するステップは、第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を変化させる第１のステップと、変化させた第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２のステップと、計算された等価回路モデルの等価インピーダンスの実数部の周波数特性が所望の電気的特性に略一致するまで前記第１および第２のステップを繰返す第３のステップとからなる。
【００４１】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを導出する装置は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデル
を導出する装置であり、蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、等価回路モデルの等価インピーダンスの実数部の周波数特性が測定インピーダンスの実数部の周波数特性に略一致するように第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を最適化する手段とを備える、等価回路モデルを導出する装置である。
【００４２】
好ましくは、最適化する手段は、第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を変化させる第１の手段と、変化させた第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスの値を用いて等価回路モデルの等価インピーダンスの実数部の周波数特性を計算する第２の手段と、計算された等価インピーダンスの実数部の周波数特性が蓄電素子の測定インピーダンスの実数部の周波数特性に略一致するまで前記第１および第２の手段を繰返す第３の手段とからなる。
【００４３】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデルを用いて、蓄電素子を有する電気回路の電気的特性をシミュレーションする装置であり、
等価回路モデルを含んだ電気回路の回路モデルを受付ける手段と、シミュレーション条件を受付ける手段と、電気回路の回路モデルおよびシミュレーション条件に基づき、電気的特性を計算する手段と、計算された電気的特性を出力する手段とを備える、電気的特性をシミュレーションする装置である。
【００４４】
また、この発明によれば、印加交流信号の周波数に応じて等価インピーダンスの実数部が測定インピーダンスの実数部に略一致するように変化する蓄電素子の等価回路モデルを用いて、蓄電素子の良否を判断する装置は、
蓄電部に対応する第１の回路と、前記第１の回路に直列に接続され、端子部に対応する第２の回路とを備え、
前記第１の回路は、第１の直列回路と第２の直列回路とを並列に接続した並列回路からなり、
前記第1の直列回路は、第１の並列回路と第２の並列回路とを直列に接続した直列回路を含み、
前記第１の並列回路は、第１の抵抗と、前記第１の抵抗に並列に接続された第１のインダクタンスとからなり、
前記第２の並列回路は、第２の抵抗と、前記第２の抵抗に並列に接続された第１のキャパシタンスとからなり、
前記第２の直列回路は、第３の抵抗と、前記第３の抵抗に直列に接続された第２のキャパシタンスとを含む等価回路モデルを用いて、蓄電素子の良否を判断する装置であり、
蓄電素子の測定インピーダンスの実数部の周波数特性を受付ける手段と、電気回路の回路モデルの電気的特性が所望の電気的特性に略一致するように第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値を最適化する手段と、最適化された第１、第２および第３の抵抗、第１のインダクタンスならびに第１および第２のキャパシタンスのそれぞれの値についてあらかじめ定められた範囲内であれば良品と判断する手段とを備える、蓄電素子の良否を判断する装置である。
【発明の効果】
【００４５】
この発明によれば、高精度なコンデンサの等価回路モデルを得ることができるので、特に高周波数領域における正確なシミュレーションができる。
【００４６】
また、この発明によれば、コンデンサの構造に対応した等価回路モデルを得ることができるので、所望の特性となるようにコンデンサを設計する場合に、構造との対応が明快であるため効率的な設計ができる。
【００４７】
さらに、この発明によれば、サンプリング周波数毎のＥＳＲから導出される等価回路モデルを用いて製品の評価が行えるので、全周波数領域の電気的特性を測定することなく、迅速かつ低コストで製品の良否判断ができる。
【発明を実施するための最良の形態】
【００４８】
この発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。
【００４９】
［実施の形態１］
この発明の実施の形態１に従うコンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。
【００５０】
まず、コンデンサの等価回路モデルについて説明する。
【００５１】
図１１（ａ）に示すように、実測のＥＳＲは高周波数側および低周波数側において上昇する。その上昇の程度はコンデンサによって異なるため、回路を構成する各素子の値を変更することで、柔軟にＥＳＲ特性が変化する等価回路モデルを採用する必要がある。
【００５２】
図１は、この発明の実施の形態１に従う等価回路モデルを示した図である。
【００５３】
図１を参照して、この発明の実施の形態１に従う等価回路モデルは、蓄電部に対応する回路１０と端子部に対応する回路２０とからなる。
【００５４】
回路１０は、抵抗Ｒ１とインダクタンスＬ１との並列回路と抵抗Ｒ２とキャパシタンスＣ１との並列回路とを直列接続した第１の直列回路１１と、抵抗Ｒ３とキャパシタンスＣ２とを直列接続した第２の直列回路１２とを含み、第１の直列回路１１と第２の直列回路１２とは、互いに並列接続されている。  
【００５５】
回路２０は、インダクタンスＬ２と抵抗Ｒ４とを直列接続した回路である。
【００５６】
図１に示す等価回路モデルのインピーダンス計算式は、式（１）のようになる。
【００５７】
【数１】
2006038704.tif 000003
第１の直列回路１１における抵抗Ｒ１とインダクタンスＬ１との並列回路に流入する電流は、抵抗Ｒ１とインダクタンスＬ１とのインピーダンスの逆数比に比例して分流される。インダクタンスＬ１のインピーダンスは周波数に比例する。そのため、低周波数領域では、インダクタンスＬ１は低インピーダンスであり、インダクタンスＬ１に流れる電流の比率は大きく、並列回路全体のＥＳＲは小さい。一方、高周波数になるにつれインダクタンスＬ１は高インピーダンスとなるため、抵抗Ｒ１に流れる電流の比率は大きくなり、並列回路全体のＥＳＲは上昇することになる。
【００５８】
よって、本並列回路の抵抗Ｒ１の値とインダクタンスＬ１の値とにより高周波数領域におけるＥＳＲ特性を変化させることができる。
【００５９】
一方、第１の直列回路１１における抵抗Ｒ２とキャパシタンスＣ１との並列回路に流入する電流は、抵抗Ｒ２とキャパシタンスＣ１とのインピーダンスの逆数比に比例して分流される。キャパシタンスＣ１のインピーダンスは周波数に反比例する。そのため、高周波数領域では、キャパシタンスＣ１は低インピーダンスであり、キャパシタンスＣ１に流れる電流の比率は大きく、並列回路全体のＥＳＲは小さい。一方、低周波数になるにつれキャパシタンスＣ１は高インピーダンスとなるため、抵抗Ｒ２に流れる電流の比率は大きくなり、並列回路全体のＥＳＲは上昇することになる。
【００６０】
よって、本並列回路の抵抗Ｒ２の値とキャパシタンスＣ１の値とにより低周波数領域におけるＥＳＲ特性を変化させることができる。
【００６１】
また、本発明の等価回路モデルは、コンデンサの特性の一つである漏れ電流値についても対応が可能である。この漏れ電流値はコンデンサに一定の直流電圧をかけて電流法又は電圧法(ＪＩＳ  Ｃ５１０２等に記載)を用いて測定を行う。図１の回路において直流電流が流れるのは抵抗Ｒ２とインダクタンスＬ１であるが、直流電圧印加時は抵抗Ｒ２のみが抵抗成分として作用するため、漏れ電流値Ｉ、測定時直流電流Ｖとした場合、Ｒ２＝Ｖ／ＩによりＲ２の値を算出することができる。漏れ電流値は、一般的に数〜数百μＡと小さいためＲ２の値は大きくなる。そのため、第１の直列回路１１と並列に第２の直列回路１２を接続したものを用いた。これにより、回路１０を流れる電流を第１の直列回路１１と第２の直列回路１２とに分流することができ、抵抗Ｒ２の増加により変化する低周波領域におけるＥＳＲ値を補正することができる。
【００６２】
回路２０はインダクタンスＬ２と抵抗Ｒ４とを直列接続したものであるから、ＥＳＲは周波数によらずＲ４となる。
【００６３】
したがって、全周波数領域の測定値を用いて抵抗Ｒ４を決定した後、主として高周波数領域での測定値を用いて抵抗Ｒ１の値とインダクタンスＬ１の値とを、および主として低周波数領域での測定値を用いて抵抗Ｒ２の値とキャパシタンスＣ１の値と抵抗Ｒ３とキャパシタンスＣ２とを最適化することにより全周波数領域においてＥＳＲ特性を実測値に略一致させることができる。
【００６４】
次に、コンデンサの等価回路モデルの導出をコンピュータに実行させるプログラムについて説明する。
【００６５】
図２は、この発明の実施の形態１に従うプログラムを実行するコンピュータの概略構成図である。
【００６６】
図２を参照して、コンピュータ１００には、マウス１１４と、キーボード１１６と、ディスプレイ１１８が接続される。
【００６７】
コンピュータ１００は、それぞれバス１２０に接続された、ＣＰＵ（Central Processing Unit）１０２と、オペレーティングシステムに送られたプログラムなどを記憶したＲ
ＯＭ（Read Only Memory）１０４と、実行されるプログラムをロードするための、およびプログラム実行中のデータを記憶するためのＲＡＭ（Random Access Memory）１０６と、ハードディスク（ＨＤＤ）１０８と、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）
ドライブ１１０とを備える。ＣＤ−ＲＯＭドライブ１１０には、ＣＤ−ＲＯＭ１１２が装着される。
【００６８】
図３は、この発明の実施の形態１に従う等価回路モデルを導出するプログラムのフローチャートである。
【００６９】
コンピュータ１００は、等価回路モデルを導出するプログラムがＣＰＵ１０２で実行されることにより、図３に示した各ステップの処理を実行する。
【００７０】
一般的にこうしたプログラムは、ＣＤ−ＲＯＭ１１２などの記録媒体に記憶されて流通し、ＣＤ−ＲＯＭドライブ１１０などにより記録媒体から読取られてハードディスク１０８に一旦記憶される。さらにハードディスク１０８からＲＡＭ１０６に読出されてＣＰＵ１０２により実行される。
【００７１】
図３を参照して、ＣＰＵ１０２は、ユーザが入力する等価回路モデルを受付ける（ステップＳ１００）。ユーザは、ＣＤ−ＲＯＭ１１２に記憶されている等価回路モデルをＣＤ−ＲＯＭドライブ１１０から読込ませキーボード１１６およびマウス１１４を用いてディスプレイ１１８において等価回路モデルを構成する。
【００７２】
次に、ＣＰＵ１０２は、ユーザが入力する等価回路モデルの抵抗Ｒ１，Ｒ２，Ｒ３インダクタンスＬ１，キャパシタンスＣ１，Ｃ２の初期値を受付ける（ステップＳ１０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、抵抗Ｒ１，Ｒ２，Ｒ３、インダクタンスＬ１，キャパシタンスＣ１，Ｃ２の初期値を入力する。この初期値は後述する最適化処理を行うための初期値であり、ユーザは任意に決定できる。Ｒ２の値については、漏れ電流値Ｉ、測定時直流電流Ｖとした場合、Ｒ２＝Ｖ／Ｉで算出することにより、決定することができる。
【００７３】
さらに、ＣＰＵ１０２は、ユーザが入力するサンプル周波数毎のＥＳＲの測定値を受付ける（ステップＳ１０４）。ユーザは、あらかじめ対象とするコンデンサについて、複数のサンプリング周波数毎にＥＳＲを測定しておき、キーボード１１６およびマウス１１４を用いて入力する。ＥＳＲの測定数が多いほど等価回路モデルの精度は向上する。
【００７４】
ユーザからの入力が完了した後、ＣＰＵ１０２は、抵抗Ｒ４の値を決定する（ステップＳ１０６）。式（１）に示すインピーダンス計算式の実部、すなわちＥＳＲに着目すると、Ｒ４はωに依存しない。したがって、サンプル周波数とＥＳＲ測定値から抵抗Ｒ４を計算できる。
【００７５】
次に、ＣＰＵ１０２は、等価回路モデルを用いて計算されたＥＳＲ周波数特性と実測されたＥＳＲ周波数特性とを略一致させるように、蓄電部に対応する回路１０について最適化処理を行う。以下、最適化処理について述べる。
【００７６】
ＣＰＵ１０２は、ＥＳＲを測定したサンプリング周波数と対応させて、等価回路モデルのサンプル周波数毎のＥＳＲを計算する（ステップＳ１０８）。
【００７７】
続いて、ＣＰＵ１０２は、サンプリング周波数毎のＥＳＲの測定値と計算値が略一致するか否かを判断する（ステップＳ１１０）。
【００７８】
サンプリング周波数毎のＥＳＲの測定値と計算値が略一致しない場合（ステップＳ１１０においてＮＯの場合）には、ＣＰＵ１０２は、等価回路モデルの抵抗Ｒ１，Ｒ３インダクタンスＬ１，キャパシタンスＣ１，Ｃ２の値を変更する（ステップＳ１１２）。
【００７９】
以下、上述したステップＳ１０８，Ｓ１１０，Ｓ１１２を、ステップＳ１１０においてサンプリング周波数毎のＥＳＲの測定値と計算値が略一致するまで繰返す。
【００８０】
サンプリング周波数毎のＥＳＲの測定値と計算値が略一致した場合（ステップＳ１１０においてＹＥＳの場合）には、ＣＰＵ１０２は、そのときの値を等価回路モデルの抵抗Ｒ１，Ｒ３，インダクタンスＬ１，キャパシタンスＣ１，Ｃ２の値として決定する（ステップＳ１１４）。
【００８１】
以上が最適化処理である。
【００８２】
その後、ＣＰＵ１０２は、ユーザが入力する所定周波数のインピーダンス絶対値の測定値を受付ける（ステップＳ１１６）。ユーザは、あらかじめ対象とするコンデンサについて、１つの所定周波数におけるインピーダンス絶対値を測定しておき、キーボード１１６およびマウス１１４を用いて入力する。
【００８３】
すると、ＣＰＵ１０２は、インダクタンスＬ２を計算する（ステップＳ１１８）。ＣＰＵ１０２は、上述のステップで決定された抵抗Ｒ１，Ｒ２，Ｒ３，インダクタンスＬ１およびキャパシタンスＣ１の値と所定周波数のインピーダンス絶対値を用いて、式（１）からインダクタンスＬ２を計算できる。
【００８４】
最終的に、ＣＰＵ１０２は、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４インダクタンスＬ１，Ｌ２，キャパシタンスＣ１，Ｃ２の値をディスプレイ１１８等に出力する（ステップＳ１２０）。
【００８５】
上述のステップにより、対象とするコンデンサの等価回路モデルが導出できる。
【００８６】
なお、サンプル周波数毎のＥＳＲの測定値と略一致するまで、抵抗Ｒ１，Ｒ３インダクタンスＬ１，キャパシタンスＣ１，Ｃ２の値を変更していく手法の一例として、非線形最小二乗法がある。非線形最小二乗法の代表的なアルゴリズムとして、ニュートン法、パターン法およびガウス−ニュートン法などが知られている。
【００８７】
図４は、この発明の実施の形態１に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。
【００８８】
図４（ａ）は、ＥＳＲの周波数特性について比較した図である。
【００８９】
図４（ｂ）は、インピーダンス絶対値の周波数特性について比較した図である。
【００９０】
図４（ａ），図４（ｂ）を参照して、本発明の実施の形態１に従う等価回路モデルを用いた場合には、ＥＳＲの周波数特性およびインピーダンス絶対値の周波数特性のいずれも、測定値と略一致させることができる。
【００９１】
図５は、他の等価回路モデルの一例を示した図である。
【００９２】
この発明の実施の形態１に従う等価回路モデルとしては、図５に示すように、図１の蓄電部に相当する回路１０に抵抗Ｒ５とキャパシタンスＣ３とを直列接続した第３の直列回路１３を並列に接続したものである。
【００９３】
なお、プログラムが記憶される記録媒体としては、ＣＤ−ＲＯＭ、ハードディスクに限られず、フレキシブルディスク、カセットテープ、光ディスク（ＭＯ（Magnetic Optical
Disc）／ＭＤ（Mini Disc）／ＤＶＤ（Digital Versatile Disc））、ＩＣカード（メモリカードを含む）、光カード、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭなどの半導体メモリ等の固定的にプログラムを担持する媒体でもよい。
【００９４】
［実施の形態２］
この発明の実施の形態２に従うコンデンサを有する電気回路の電気的特性のシミュレーションをコンピュータに実行させるプログラムについて説明する。
【００９５】
図６は、この発明の実施の形態２に従うコンデンサを有する電気回路の一例である。
【００９６】
図６（ａ）は、電源デカップリング回路の構成図である。
【００９７】
図６（ｂ）は、電源デカップリング回路の回路モデルである。
【００９８】
電源デカップリング回路は、電源のノイズフィルタとして一般的に用いられる回路である。図６（ａ）は、２つのコンデンサによって構成された電源デカップリング回路である。
【００９９】
図６（ｂ）は、図６（ａ）に示す電源デカップリング回路から、図１に示す等価回路モデルを用いて、回路モデルを構成したものである。
【０１００】
図７は、この発明の実施の形態２に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。
【０１０１】
処理を実行するコンピュータについての詳細な説明は、上述したので省略する。
【０１０２】
ユーザは、あらかじめ、この発明の実施の形態１に従うプログラム等により、図６（ａ）に示すコンデンサ２０４，２０６の等価回路モデルを導出しておく。
【０１０３】
図７を参照して、ＣＰＵ１０２は、ユーザが入力する電気回路の回路モデルを受付ける（ステップＳ２００）。ユーザは、キーボード１１６およびマウス１１４を用いてディスプレイ１１８において図６（ｂ）に示すような回路モデルを構成する。
【０１０４】
次に、ＣＰＵ１０２は、回路モデルの各要素の定数値を受付ける（ステップＳ２０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、図６（ｂ）に示す抵抗Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４４，インダクタンスＬ４１，Ｌ４２，キャパシタンスＣ４１，Ｃ４２，抵抗Ｒ５１，Ｒ５２，Ｒ５３，Ｒ５４，インダクタンスＬ５１，Ｌ５２，キャパシタンスＣ５１，Ｃ５２の値を入力する。
【０１０５】
さらに、ＣＰＵ１０２は、シミュレーションの初期条件を受付ける（ステップＳ２０４）。ユーザは、キーボード１１６およびマウス１１４を用いて、所望する電気的特性を求めるための周波数範囲や入力信号波形等を初期条件として入力する。
【０１０６】
例えば、図６（ｂ）において、電源側から負荷側への周波数伝達特性をシミュレーションしたい場合には、電源側から印加する信号の周波数範囲を初期条件として入力する。
【０１０７】
ＣＰＵ１０２は、受付けた回路モデルおよび初期条件より電気的特性を計算する（ステップＳ２０６）。なお、計算手法としては、キルヒホッフの法則に基づく節点解析法が知られている。
【０１０８】
その後、ＣＰＵ１０２は、計算により得られた電気的特性をディスプレイ１１８等に出力する（ステップＳ２０８）。
【０１０９】
なお、ユーザは、計算により得られた電気的特性を電子データとして、ハードディスク１０８等に記憶することも可能である。
【０１１０】
上述のステップにより、コンデンサの等価回路モデルを用いて対象とする電気回路の電気的特性をシミュレーションすることができる。
【０１１１】
［実施の形態３］
この発明の実施の形態３に従うコンデンサの良否を判断する装置について説明する。
【０１１２】
図８は、この発明の実施の形態３に従うコンデンサの良否を判断する装置の概略構成図である。
【０１１３】
コンデンサの良否を判断する装置は、マイクロコンピュータ１００と、マウス１１４と、キーボード１１６と、ディスプレイ１１８と、測定部１５０とを備える。
【０１１４】
マイクロコンピュータ１００と、マウス１１４と、キーボード１１６と、ディスプレイ１１８は上述したものと同様であるので詳細な説明は省略する。
【０１１５】
測定部１５０は、ＣＰＵ１０２からの指令に応じて、任意のサンプル周波数におけるＥＳＲおよびインピーダンス絶対値を測定し、その測定データをＲＡＭ１０６へ転送する。測定部１５０は、印加交流電圧波形と交流電流波形とをベクトル演算してＥＳＲおよびインピーダンス絶対値を測定するが、周知技術であるため詳細な説明は省略する。
【０１１６】
この発明の実施の形態３において、コンデンサの等価回路モデルとして図１に示す等価回路モデルを採用する。
【０１１７】
図９は、この発明の実施の形態３に従うコンデンサの良否を判断するプログラムのフローチャートである。
【０１１８】
図９を参照して、ＣＰＵ１０２は、ユーザが入力する等価回路モデルを受付ける。ユーザは、キーボード１１６およびマウス１１４を用いて等価回路モデルを決定する（ステップＳ４００）。
【０１１９】
さらに、ＣＰＵ１０２は、ユーザが入力する決定した等価回路モデルの各要素についての基準値および許容範囲を受付ける（ステップＳ４０２）。ユーザは、キーボード１１６およびマウス１１４を用いて、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，インダクタンスＬ１，Ｌ２，キャパシタンスＣ１，Ｃ２の基準値および良品であると判断できる許容範囲を入力する。
【０１２０】
次に、測定部１５０はＣＰＵ１０２からの指令に応じて、複数のサンプル周波数毎に製品のＥＳＲを測定し（ステップＳ４０４）、そのデータをＲＡＭ１０６へ転送する。
【０１２１】
さらに、測定部１５０はＣＰＵ１０２からの指令に応じて、所定周波数の製品のインピーダンス絶対値を測定し（ステップＳ４０６）、そのデータをＲＡＭ１０６へ転送する。
【０１２２】
ＣＰＵ１０２は、製品の等価回路モデルを導出する（ステップＳ４０８）。このステップは、この発明の実施の形態１における、図３に示すステップＳ１０６，Ｓ１０８，Ｓ１１０，Ｓ１１２，Ｓ１１４，Ｓ１１６，Ｓ１１８，Ｓ１２０と同様であるので、詳細な説明は省略する。
【０１２３】
その後、ＣＰＵ１０２は、導出した抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，インダクタンスＬ１，Ｌ２，キャパシタンスＣ１，Ｃ２が、それぞれ基準値から許容範囲内であるか否かを判断する（ステップＳ４１０）。
【０１２４】
すべての値が基準値から許容範囲内にある場合（ステップＳ４１０においてＹＥＳの場合）には、ＣＰＵ１０２は、当該製品を「良品」であると判断する（ステップＳ４１２）。
【０１２５】
一方、いずれかの値が基準値から許容範囲内にない場合（ステップＳ４１０においてＮＯの場合）には、ＣＰＵ１０２は、当該製品を「不良品」であると判断する（ステップＳ４１４）。
【０１２６】
上述のように、サンプリング周波数毎のＥＳＲから導出される等価回路モデルを用いて製品の良否判断ができる。
【０１２７】
なお、この発明の実施の形態４においては、測定部１５０を備えたコンピュータ１００で構成された装置を説明したが、これに限られることはなく、ユーザが製品のＥＳＲおよびインピーダンス絶対値を測定した後、同様の処理を行う装置に当該データを入力してもよい。
【０１２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１２９】
【図１】この発明の実施の形態１に従う等価回路モデルを示した図である。
【図２】この発明の実施の形態１に従うプログラムを実行するコンピュータの概略構成図である。
【図３】この発明の実施の形態１に従う等価回路モデルを導出するプログラムのフローチャートである。
【図４】この発明の実施の形態１に従う等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。
【図５】他の等価回路モデルの一例を示した図である。
【図６】この発明の実施の形態２に従うコンデンサを有する電気回路の一例である。
【図７】この発明の実施の形態２に従うコンデンサを有する電気回路のシミュレーションを行うプログラムのフローチャートである。
【図８】この発明の実施の形態３に従うコンデンサの良否を判断する装置の概略構成図である。
【図９】この発明の実施の形態３に従うコンデンサの良否を判断するプログラムのフローチャートである。
【図１０】従来の３素子等価回路モデルである。
【図１１】従来の３素子等価回路モデルを高分子有機半導体固体電解コンデンサに適用した場合の周波数特性を測定値と比較した図である。
【符号の説明】
【０１３０】
１０，７０ａ，７０ｂ  蓄電部に対応する回路、
２０，８０ａ，８０ｂ  端子部に対応する回路、
１００  コンピュータ、
１０２  ＣＰＵ、
１０４  ＲＯＭ、
１０６  ＲＡＭ、
１０８  ハードディスク（ＨＤＤ）、
１１０  ＣＤ−ＲＯＭドライブ、
１１２  ＣＤ−ＲＯＭ、
１１４  マウス、
１１６  キーボード、
１１８  ディスプレイ、
１２０  バス、
１５０  測定部、
２００  電源、
２０２  線路、
２０４，２０６コンデンサ、
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ１０，Ｒ４１，Ｒ４２，Ｒ４３，Ｒ４４，Ｒ５１，Ｒ５２，Ｒ５３  Ｒ５４  抵抗、
Ｌ１，Ｌ２，Ｌ１０，Ｌ４１，Ｌ４２，Ｌ５１，Ｌ５２  インダクタンス、
Ｃ１，Ｃ２，Ｃ１０，Ｃ４１，Ｃ４２，Ｃ５１，Ｃ５２  キャパシタンス。
【図１】
2006038704.tif 000004
【図２】
2006038704.tif 000005
【図３】
2006038704.tif 000006
【図４】
2006038704.tif 000007
【図５】
2006038704.tif 000008
【図６】
2006038704.tif 000009
【図７】
2006038704.tif 000010
【図８】
2006038704.tif 000011
【図９】
2006038704.tif 000012
【図１０】
2006038704.tif 000013
【図１１】
2006038704.tif 000014