(57)【要約】【課題】  ラスターデータをカラムデータに変換するＨＶ変換処理において、ＨＶ変換が終了したカラムデータの読み出しと、次にＨＶ変換するラスターデータの書き込みとを同時に行なうことにより、ＨＶ変換処理の速度を上げることを目的とするシリアル記録装置の提供。【解決手段】  ラスターデータの書き込み処理と、カラムデータの読み出し処理で、それぞれ２通りの方法を持ち、２通りの方法を交互に使用しながら、カラムデータを読み出して空いたエリアに、次に変換処理するラスターデータの書き込みを行なうことを特徴とするシリアル記録装置。【選択図】        図１
2006326862.tif 000002
【特許請求の範囲】
【請求項１】
シリアル記録装置で行なわれる、データのＨＶ変換処理において、ＨＶ変換手段と、ＨＶ変換する為のデータをＨＶ変換手段にセットする第１セット手段と、ＨＶ変換した後のデータをＨＶ変換手段から読み出す第１読み出し手段と、ＨＶ変換する為のデータをＨＶ変換手段にセットする第２セット手段と、ＨＶ変換した後のデータをＨＶ変換手段から読み出す第２読み出し手段と、を有し、第１読み出し手段でデータが読み出されることによって、ＨＶ変換手段内にデータをセットするエリアが発生した段階で、第１読み出し手段の読み出しと、第２セット手段による、次に処理するデータのセットとを平行して実行することを特徴とするシリアル記録装置。
【請求項２】
シリアル記録装置で行なわれる、データのＨＶ変換処理において、ＨＶ変換手段と、第一メモリー手段と、第二メモリー手段と、第一のメモリー手段からデータを読み出して、ＨＶ変換手段にデータをセットする第１セット手段と、ＨＶ変換した後のデータをＨＶ変換手段から読み出し第二のメモリー手段に格納する第１読み出し手段と、第二のメモリー手段からデータを読み出して、ＨＶ変換手段にデータをセットする第２セット手段と、ＨＶ変換した後のデータをＨＶ変換手段から読み出し第二のメモリー手段に格納する第２読み出し手段と、を有し、第１読み出し手段で読み出されて、ＨＶ変換手段内にデータをセットするエリアが発生した段階で、第１読み出し手段でデータが読み出されることによって、第２セット手段による、次に処理するデータのセットとを平行して実行することを特徴とするシリアル記録装置。
【請求項３】
第一のメモリーと、第二のメモリーが同一メモリーであることを特徴とする請求項２に記載のシリアル記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルプリンタの画像処理に関する内容で、詳しくは、ＨＶ変換処理（横縦変換処理）の高速化に係るシリアル記録装置に関する内容である。
【背景技術】
【０００２】
記録ヘッドが、主走査方向に移動しながら、カラム単位で印字を行なう構成のシリアル記録装置では、ホストコンピュータや、画像処理装置などから転送される、ラスター単位のデータを、カラム単位で印字できるように予めデータを変換する処理、いわゆるＨＶ変換処理（横縦変換処理）が行なわれている。従来のＨＶ変換処理は、特許文献１を始め、様々な形で出願されており、実施されている。
【０００３】
ＨＶ変換処理は、一般的に１つのメモリーと、１つの処理回路を用いて、下記のような手順で行なわれている。
【０００４】
（１）受信したラスターデータを、一旦メモリーに蓄え、
（２）次にそのメモリーからＮ  Ｂｙｔｅ（Ｎは整数）のデータを読み出して、ＨＶ変換処理回路にセットし、
（３）次にＨＶ変換処理回路から、Ｎ  Ｂｙｔｅ（Ｎは整数）のデータを読み出す。
読み出されるデータは、ＨＶ変換後のデータデータである。
（４）そして、読み出されたデータは、再びメモリーに格納される。
（５）ＨＶ変換後のデータは、メモリーから読み出され、別の画像処理が施されたり、記録ヘッドの走査に合わせて読み出して、記録されたりする。
【特許文献１】特開平９−１９３４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記従来例のように、ＨＶ変換前のデータと、ＨＶ変換後のデータを同一メモリーに格納する場合は、メモリーからの読み出しと、メモリーへの書き込みは同時に行なえないため、書き込みと読み出しを交互に行なっていた。
【０００６】
ここで、ＨＶ変換前のデータと、ＨＶ変換後のデータが、同一メモリー上に存在するということは、そのメモリーに対して以下４つのアクセスが発生する。
【０００７】
（１）ＨＶ変換前のデータを、対象メモリーに書き込む。
【０００８】
（２）ＨＶ変換処理を行なうために、ＨＶ変換前のデータを、対象メモリーから読み出す。
【０００９】
（３）ＨＶ変換処理後のデータを、対象メモリーに書き込む。
【００１０】
（４）印字等、次の処理を行なうために、ＨＶ変換後のデータを、対象メモリーから読み出す。
【００１１】
ところが、印字データの高密度化や、印字速度の高速化に伴い、より高速にデータを処理する必要が生じた場合、メモリーのアクセスがボトルネックとなるようなケースでは、メモリーを複数に分け、ＨＶ変換前のデータとＨＶ変換後のデータを異なるメモリーに格納することで、ＨＶ変換の前後の処理を並列に（（１）（２）と、（３）（４）とを平行に）実行させることが考えられる。
【００１２】
上記のようにメモリーを複数に分けた場合、メモリーアクセスの問題が解消されるが、次に、ＨＶ変換処理そのものの高速化が求められる。ここで、単純な方法として、ＨＶ変換回路を複数持つことで、ＨＶ変換前のデータをＨＶ変換回路に書き込む処理と、ＨＶ変換後のデータをＨＶ変換回路から読み出す処理を並列に実行することが考えられるが、回路規模が倍増してしまうという大きな問題がある。
【００１３】
本発明は、以上の点に着目して成されたもので、１つのＨＶ変換回路を用いて、２種類のＨＶ変換処理を交互に実行することで、ＨＶ変換前のデータのセットと、ＨＶ変換後のデータのセットを同時に実行できるため、処理時間を短縮することが可能となるシリアル記録装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
そこで、本発明では、１つのＨＶ変換回路に対し、２系統のＨＶ変換処理が可能な構成をとり、ＨＶ変換毎に処理方法を変えることで、現在のＨＶ変換処理の読み出しと、次に処理するデータの書き込みを同時行なうようにした。これにより、回路規模の増加を最小減にして処理の高速化を図ることが可能である。
【００１５】
図８は、４ｘ４のＨＶ変換マトリックスを用いた模式図である。以下、図８に従って、具体的な方法を説明する。
【００１６】
図８の〔１〕は、従来のＨＶ変換処理である。
【００１７】
ＨＶ変換回路に、４ラスター分のデータを書き込んだ（Ｗｒｉｔｅした）後、４カラム分のデータを読み出して（Ｒｅａｄして）、その後、次の４ラスター分のデータを書き込むという処理が繰り返されていた。このように、書き込み方法が１つであったため、前のＨＶ変換処理が終了するまで、次のＨＶ変換処理は開始できなかった。
【００１８】
図８の〔２〕は、本発明のＨＶ変換処理である。
【００１９】
ＨＶ変換回路に、４ラスター分のデータを書き込んだ（Ｗｒｉｔｅした）後、データを読み出す（Ｒｅａｄする）、と同時に、読み出し終えて空いたエリアに、次のラスターデータを書き込み始める（Ｗｒｉｔｅし始める）ことができる。このように、最初の４ラスターとは異なる方法で、次にＨＶ変換処理するラスターデータを書き込むことにより、データの書き込みと読み出しを同時に行なうことが可能となる。すなわち、前のＨＶ変換が終了する時点で、既に、次のＨＶ変換処理は開始することができ、前のＨＶ変換処理の完了を待つ必要がないため、高速な処理が実現できる。
【００２０】
すなわち、本発明の技術内容は以下の構成を備えることにより前記課題を解決できた。
【００２１】
（１）シリアル記録装置で行なわれる、データのＨＶ変換処理において、ＨＶ変換手段と、ＨＶ変換する為のデータをＨＶ変換手段にセットする第一のセット手段（以下、第１セット手段と称す）と、ＨＶ変換した後のデータをＨＶ変換手段から読み出す第一の読み出し手段（以下、第１読み出し手段と称す）と、ＨＶ変換する為のデータをＨＶ変換手段にセットする第二のセット手段（以下、第２セット手段と称す）と、ＨＶ変換した後のデータをＨＶ変換手段から読み出す第二の読み出し手段（以下、第２読み出し手段と称す）と、を有し、第１読み出し手段でデータが読み出されることによって、ＨＶ変換手段内にデータをセットするエリアが発生した段階で、第１読み出し手段の読み出しと、第２セット手段による、次に処理するデータのセットとを平行して実行することを特徴とするシリアル記録装置。
【００２２】
（２）シリアル記録装置で行なわれる、データのＨＶ変換処理において、ＨＶ変換手段と、第一メモリー手段と、第二メモリー手段と、第一のメモリー手段からデータを読み出して、ＨＶ変換手段にデータをセットする第一のセット手段（以下、第１セット手段と称す）と、ＨＶ変換した後のデータをＨＶ変換手段から読み出し第二のメモリー手段に格納する、第一の読み出し手段（以下、第１読み出し手段と称す）と、第二のメモリー手段からデータを読み出して、ＨＶ変換手段にデータをセットする第二のセット手段（以下、第２セット手段と称す）と、ＨＶ変換した後のデータをＨＶ変換手段から読み出し第二のメモリー手段に格納する、第二の読み出し手段（以下、第２読み出し手段と称す）と、を有し、第１読み出し手段で読み出されて、ＨＶ変換手段内にデータをセットするエリアが発生した段階で、第１読み出し手段でデータが読み出されることによって、第２セット手段による、次に処理するデータのセットとを平行して実行することを特徴とするシリアル記録装置。
【発明の効果】
【００２３】
本発明によれば、１つのＨＶ変換回路を用いて、２種類のＨＶ変換処理を交互に実行することで、ＨＶ変換前のデータのセットと、ＨＶ変換後のデータのセットを同時に実行できる為、処理時間を短縮することが可能となる。
【発明を実施するための最良の形態】
【００２４】
以下本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００２５】
図１は、本発明の実施例に記載のシリアルプリンタである（主要な部分の概観斜視図）。
【００２６】
図２は、本発明の実施例に記載のシリアルプリンタにおける制御ブロック図である。
【００２７】
以下図２に従って、制御ブロックの主要部分を説明する。
【００２８】
ＣＰＵ１２は、ＲＯＭ１３に格納されているプログラムに従って動作し、ホストコンピュータから送られる記録データを、インターフェース回路１１で受信し、一旦、ＲＡＭ１４に格納した後、ＣＰＵで記録可能なデータに加工処理して、読み書き可能なメモリーＭｅｍｏｒｙ１  ２１に格納される。そして、そのデータは、再び読み出され、ＨＶ変換回路２０でＨＶ変換処理されて、別の読み書き可能なメモリーＭｅｍｏｒｙ２  ２２に格納される。そして、キャリッジ２の動作にあわせてＭｅｍｏｒｙ２  ２２からデータを読み出し、記録ヘッド駆動回路２５に送られて記録制御が行われ、記録ヘッド１を介して記録が行われる。
【００２９】
図３、図４は、ＨＶ変換回路２０の回路構成例である。図３は、従来から行われているＨＶ変換制御を示す図である（ここでは、ＨＶ変換Ａと称す）。図４は、本発明で新たに加えたＨＶ変換制御を示す図である（ここでは、ＨＶ変換Ｂと称す）。
【００３０】
図５、図６は、ＨＶ変換回路の１ｂｉｔ毎の回路例を示す図である。
【００３１】
尚、ここでは、ＨＶ変換の単位を１６ｂｉｔ  ｘ  １６ｂｉｔとして説明するが、そのサイズは任意である。
【００３２】
以下、図３に従って、ＨＶ変換Ａの制御を説明する。
【００３３】
まず、ＨＶ変換前のラスターデータをＭｅｍｏｒｙ１  ２１から読み出し、０ラインデータから１５ラインデータを、ラインレジスタ０から順に、ラインレジスタ１５までセットする（書き込む）。セットが終了すると、ラインレジスタ０から１５の、各０ｂｉｔのデータ（ラインデータの０ｂｉｔ目のデータ。Ｒ００００〜Ｒ１５００のデータ）をまとめて１６ｂｉｔデータとして、Ｍｅｍｏｒｙ２  ２２に格納する。
【００３４】
その後、ラインレジスタのデータをシフトさせ、最初に０ｂｉｔ目のデータ（ラインデータの０ｂｉｔ目のデータ群）がセットされていたレジスタ（又はＦ−Ｆ、又は、ラッチ）に１ｂｉｔ目のデータ（ラインデータの１ｂｉｔ目のデータ群）がセットされ、Ｎ  ｂｉｔ目のデータがセットされていたレジスタ（又はＦ−Ｆ、又は、ラッチ）に、［Ｎ＋１］ｂｉｔ目のデータがセットされる。但し、Ｎ＝１５の場合は、１５ｂｉｔ目より大きいデータは存在しないため、１５ｂｉｔ目のデータがそのまま残るか、あるいは、‘０’又は‘１’に初期化される。そして、シフトされたラインレジスタ０から１５の１ｂｉｔ目のデータ（ラインデータの１ｂｉｔ目のデータ群）がＭｅｍｏｒｙ２  ２２に格納され、その後、ラインレジスタのデータがシフトされる。そして、この処理は、全てのデータがＨＶ変換され、Ｍｅｍｏｒｙ２  ２２に格納されるまで続けられる。
【００３５】
尚、図の中で、ＨＶ変換Ａで、０ライン目の０ｂｉｔ目のデータを最初にセットするレジスタをＲ００００、０ライン目の１５ｂｉｔ目のデータを最初にセットするレジスタをＲ００１５、１５ライン目の０ｂｉｔ目のデータを最初にセットするレジスタをＲ１５００、ｍライン目のｎ  ｂｉｔ目のデータを最初にセットするレジスタをＲｍｎ、で示している。
【００３６】
次に、図４に従って、ＨＶ変換Ｂの制御を説明する。
【００３７】
ここでは、Ｍｅｍｏｒｙ１  ２１から読み出した、ＨＶ変換前のラスターデータを、ラインレジスタにそのままセットするのではなく、ラインレジスタ０から１５の、各Ｎ  ｂｉｔを１つのまとまりとしたレジスタ（ラインレジスタのＮ  ｂｉｔ目のレジスタ群）にデータをセットしていく。すなわち、０ラインデータを、ラインレジスタ０から１５の０ｂｉｔ目（ラインレジスタの０ｂｉｔ目のレジスタ群）にセットし、Ｍラインデータを、ラインレジスタ０から１５のＭ  ｂｉｔ目（ラインレジスタのＭ  ｂｉｔ目のレジスタ群）にセットする。そして、ラインデータの０ｂｉｔ目のデータ（Ｒ１５００〜Ｒ１５１５のデータ）をまとめて１６ｂｉｔデータとして、Ｍｅｍｏｒｙ２  ２２に格納する。
【００３８】
その後、データをシフトさせ、最初にラインデータの０ｂｉｔ目のデータがセットされていたレジスタ｛（又はＦ−Ｆ、又は、ラッチ）（Ｒ１５００〜Ｒ１５１５）｝に、ラインデータの１ｂｉｔ目のデータ（Ｒ１４００〜Ｒ１４１５のデータ）がセットされ、ラインデータＮ  ｂｉｔ目のデータがセットされていたレジスタ｛（又はＦ−Ｆ、又は、ラッチ）（Ｒ  Ｎ００〜Ｒ  Ｎ１５）｝に、［Ｎ＋１］ｂｉｔ目のデータがセットされる。
【００３９】
但し、Ｎ＝１５の場合は、１５ｂｉｔ目より大きいデータは存在しないため、１５ｂｉｔ目のデータがそのまま残るか、あるいは、‘０’又は‘１’に初期化される。そして、Ｒ１５００〜Ｒ１５１５データがＭｅｍｏｒｙ２  ２２に格納され、その後、再びデータがシフトされる。そして、この処理は、全てのデータがＨＶ変換され、Ｍｅｍｏｒｙ２  ２２に格納されるまで続けられる。
【００４０】
図５は、レジスタＲ００１５の回路例を示す図である。
【００４１】
Ｗｒｉｔｅ＿ＳＥＬ信号で、ＨＶ変換Ａ用にデータをＷｒｉｔｅするか、ＨＶ変換Ｂ用にデータをＷｒｉｔｅするかを選択（Ｗｒｉｔｅ  Ｄａｔａ選択）するとともに、それぞれの書き込みタイミングを選択（Ｗｒｉｔｅ  パルス選択）し、選択したＷｒｉｔｅ  Ｄａｔａを、選択したＷｒｉｔｅ  パルスのタイミングでＦ−Ｆ（ＦＦ００１５）にセットする。
【００４２】
図６は、レジスタＲ０１１２の回路例を示す図である。図６は、図５に加えて、シフトされたデータをセットする回路が加わっている。
【００４３】
Ｓｈｉｆｔ＿ＳＥＬ信号で、データのセットか、シフト処理かを選択する。また、Ｓｈｉｆｔ＿Ｄａｔａ＿ＳＥＬ信号で、ＨＶ変換Ａのシフトか、ＨＶ変換Ｂのシフトかを選択する。そして、それぞれ選択されたデータを、選択されたタイミングでＦＦ０１１２にセットされる。
【００４４】
図７は、図６で示した、レジスタＲ０１１２の制御タイミング図である。
【００４５】
最初に、データ変換Ａの０ライン目のデータをセットする。この処理は、Ｒ０１１２に影響しない。次に、データ変換Ａの１ライン目のデータをセットする。この処理で、Ｗｒｉｔｅ  Ｄａｔａのｂｉｔ１２の値“ｄ１２”が、Ｒ０１１２にセットされる。その後、データ変換Ａの２〜１５ライン目のデータをセットする。
【００４６】
データのセットが終了すると、ＨＶ変換後のデータＡをメモリーに格納する。そして、ＨＶ変換レジスタの値を１ｂｉｔシフトする。この際、Ｒ０１１２の値は、Ｒ０１１３の出力値“ｄ０１１３”がセットされる。１ｂｉｔのシフトが終了すると、再び、ＨＶ変換後のデータＡをメモリーに格納し、レジスタの値を１ｂｉｔシフトする。それと同時平行して、データ変換Ｂの０ライン目のデータをセットする。これを繰り返し、ＨＶ変換後のデータＡを全てメモリーに格納し、データ変換Ｂの０〜１５ライン目のデータを全てセットし終えたら、ＨＶ変換後のデータＢをメモリーに格納し、データ変換Ａの０ライン目のデータをセットする。
【００４７】
ここで、Ｒ０１１２は、ＨＶ変換後のデータＡ格納（３）が終了し、Ｒ０１１２の値を、Ｒ０１１１にシフトした後に、データ変換Ｂの３ライン目のｂｉｔ１４  のデータをセットすることが出来る。また、ＨＶ変換後のデータＢ格納（０）が終了し、Ｒ０１１２の値を、Ｒ０２１２にシフトした後に、データ変換Ａの１ライン目のｂｉｔ１２のデータをセットすることが出来る。
【００４８】
図８は、図３から図７で示した、ＨＶ変換処理を模式的に示した図である。ここでは、説明を簡単にするため、ＨＶ変換レジスタを、４ｂｉｔ  ｘ  ４ｂｉｔのマトリックスで示している。図中の、矢印は、縦、又は、横の４ｂｉｔのデータを表し、太い線の矢印は、データがセットされていることを示し、細い点線の矢印は、処理が終了し、有効なデータが存在しないことを示している。
【００４９】
図８に示すように、従来は、４ライン分のデータをセットした後、ＨＶ変換を行なった４カラム分のデータを読み出し、それが終了した後、再び、４ライン分のデータをセットしていた。ところが、本実施例では、４ライン分のデータをセットした後、１カラム分のデータを読み出して、有効なデータが存在しなくなったエリアに、次に変換するデータをセットする。これにより、データの格納と、セットが同時に処理できるため、ＨＶ変換回路を有効に利用でき、処理時間を短縮することが出来る。
【００５０】
尚、図の中のＣａｓｅ１は、データのセットのための“Ｗｒｉｔｅ”と、データの格納の為の“Ｒｅａｄ”の、タイミングの同期が取れている場合で、Ｃａｓｅ２は、“Ｗｒｉｔｅ”と“Ｒｅａｄ”にタイミングのズレが発生した場合を示している。
【００５１】
次に、図９で、ＨＶ変換Ａと、ＨＶ変換Ｂの選択方法について説明する。
【００５２】
まずステップＳ１で、Ｍｅｍｏｒｙ１  ２１にＨＶ変換すべきデータが存在するか否かを判断する。
【００５３】
データが存在する場合は、ステップＳ２で、ＨＶ変換回路にデータをセットできる（書き込み可能な）エリアが存在するかどうかを判断する。ＨＶ変換回路にデータをセットできる状態とは、図８の〔２〕の（１）〜（４）、（５）〜（８）、（１０）〜（１３）、（１５）、（１６）〜（１９）のように、書き込みできるエリアが存在する状態を示す。そのエリアが存在する場合は、ステップＳ３に進むが、前のＨＶ変換が終了していないため、まだ書き込みが出来ない状態の場合は、データセットが出来る状態になるまで待ってステップＳ３に進む。
【００５４】
ステップＳ３では、現在、既にＨＶ変換Ａが行なわれていて、その処理は、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理（すなわち、ＨＶ変換後のデータのＲｅａｄ処理）かどうかを判断する。ＹＥＳの場合は、ステップＳ７で、ＨＶ変換Ａ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理を続けると同時に、ＨＶ変換Ｂのデータセットを開始する。この処理は、ステップＳ８で、ＨＶ変換Ａ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅが完了し、次に行なわれるＨＶ変換Ｂの、データセットが完了するまで続けられる。
【００５５】
その後、ステップＳ９で、ＨＶ変換Ｂ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が開始される。そして、ステップＳ１に戻り、Ｍｅｍｏｒｙ１に、ＨＶ変換すべきデータがさらに存在するかどうかを判断する。存在すれば、再び、ステップＳ２以降に進み同様の処理を行なうが、存在しなければ、ステップＳ１０に進み、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が終了されるまで処理を続ける。
【００５６】
一方、ステップＳ３で、ＮＯと判断した場合は、ＨＶ変換Ａのデータセット段階である（同時に、ＨＶ変換Ｂ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が行なわれている場合も含む）ため、ステップＳ４で、ＨＶ変換Ａのデータセットを開始する。この処理は、ステップＳ５で、ＨＶ変換Ａのデータセットが完了するまで続けられる（もちろん、ＨＶ変換Ｂ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が行なわれている場合は、その処理が終了していることも意味している）。
【００５７】
そして、ステップＳ６で、ＨＶ変換Ｂ後のデータの、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が開始される。そして、ステップＳ１に戻り、Ｍｅｍｏｒｙ１に、ＨＶ変換すべきデータがさらに存在するかどうかを判断する。存在すれば、再び、ステップＳ２以降に進み同様の処理を行なうが、存在しなければ、ステップＳ１０に進み、Ｍｅｍｏｒｙ２へのＷｒｉｔｅ処理が終了されるまで処理を続ける。
【００５８】
尚、本実施例では、ＨＶ変換前のデータと、ＨＶ変換後のデータを格納するメモリーが、Ｍｅｍｏｒｙ１とＭｅｍｏｒｙ２の２つに分けて記載してあるが、Ｍｅｍｏｒｙ１とＭｅｍｏｒｙ２が同一のメモリーである構成も考えられる。例えば、２ポートＲＡＭのように、Ｒｅａｄ／Ｗｒｉｔｅが同時に行なえるメモリーを使用する場合である。また、ＨＶ変換回路とメモリーの間を、メモリーコントローラを介して制御する場合は、メモリーコントローラが、Ｒｅａｄ、Ｗｒｉｔｅ、いずれのアクセスが効率良いかを判断して制御できるため、メモリーが１つであっても処理時間を短縮できる可能性がある。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例に記載のシリアルプリンタの主要な部分を示す外観斜視図である。
【図２】本発明の実施例に記載のシリアルプリンタの制御ブロック図である。
【図３】本発明の実施例に記載のＨＶ変換回路における、ＨＶ変換Ａを行なう場合の回路構成を示す図である。
【図４】本発明の実施例に記載のＨＶ変換回路における、ＨＶ変換Ｂを行なう場合の回路構成を示す図である。
【図５】レジスタＲ００１５の回路例を示す図である。
【図６】レジスタＲ０１１２の回路例を示す図である。
【図７】レジスタＲ０１１２の制御タイミング図である。
【図８】ＨＶ変換処理を模式的に示した図である。
【図９】本発明の実施例に記載のＨＶ変換回路の制御フローチャートである。
【符号の説明】
【００６０】
２０    ＨＶ変換回路
２１    Ｍｅｍｏｒｙ１
２２    Ｍｅｍｏｒｙ２
【図１】
2006326862.tif 000003
【図２】
2006326862.tif 000004
【図３】
2006326862.tif 000005
【図４】
2006326862.tif 000006
【図５】
2006326862.tif 000007
【図６】
2006326862.tif 000008
【図７】
2006326862.tif 000009
【図８】
2006326862.tif 000010
【図９】
2006326862.tif 000011