(57)【要約】【課題】本発明は、撮像装置にかかわり、特にフレームレートを可変できる機能を有する撮像装置に関するものであり、記録機器や表示機器を高速化することなく、従来以上の高フレームレート撮影を実現できる撮像装置を提供することを目的とする。【解決手段】水平、または垂直方向にデータレートをｎ×ｍ分の１に落としてトータルのデータレートを保ったまま、フレームレートを高くし、ｎ×ｍフレーム分の画像を出力フォーマットにあわせた形で１フレーム内にまとめるようにする。【選択図】図１
2006262247.tif 000002
【特許請求の範囲】
【請求項１】
フレームレートを変更できる撮像手段と、
前記撮像手段より出力される撮像信号を入力し、所定のフォーマットの信号に変換する信号変換手段と、を備えることを特徴とする撮像装置。
【請求項２】
前記撮像手段は水平方向のデータレートをｎ分の１（ｎは整数）、垂直方向のデータレートをｍ分の１（ｍは整数）に下げることによりトータルのデータレートを保ったままフレームレートをｎ×ｍ倍に高くすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記信号変換手段は前記撮像手段により出力されるｎ×ｍフレーム分の映像を所定のフォーマットの１フレーム分の映像に変換することを特徴とする請求項１および請求項２に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置にかかわり、特にフレームレートを可変できる機能を有する撮像装置に関する。
【背景技術】
【０００２】
近年、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）放送機器の進展により映画を電子化する、つまり従来のフィルムをビデオテープ等で置き換える、いわゆる電子シネマへの動きが活発化している。
【０００３】
現在、ＨＤ画像方式では、ＳＭＰＴＥ２７４ＭとＳＭＰＴＥ２９６Ｍでそれぞれ走査線数１０８０本の方式（以下１０８０方式）と走査線数７２０本の方式（以下７２０Ｐ方式）において、２４Ｐ方式の規格化がなされている。
【０００４】
ここで、このようなシネマ制作用途においては演出効果のために２４Ｐよりも速いフレームレートで撮像し、２４Ｐ方式で再生することによりスローモーションを実現させたり、逆に２４Ｐよりも遅いフレームレートで撮像し、２４Ｐ方式で再生することにより早送りを実現させたりする可変速撮影機能が求められている。ところが、ＶＴＲ等の記録機器や、ＴＶモニタ等の表示機器を複数のフレームレートに対応させるためには回路規模が増加し、それに伴いコストが増大してしまう。
【０００５】
このような課題を解決した可変速機能を実現する撮像装置は例えば特許文献１に開示されているものが知られている。
【０００６】
以下、図１０、図１１、図１２を用いてかかる可変速機能を有する従来の撮像装置について説明する。
【０００７】
図１０は可変速機能を有する従来の撮像装置の構成を示すブロック図である。
【０００８】
図１０において、１１は種々のフレームレートの信号を出力する撮像部、１２は撮像部１１の出力信号を所定のフレームレートに変換するフレームレート変換部である。
【０００９】
以上のように構成された撮像装置について図１１、図１２を用いて以下に説明する。
【００１０】
図１１は従来のフレームレート変換部の内部構成を示すブロック図である。また、図１２はフレームレート変換部１２の動作を示すタイミングチャートである。
【００１１】
図１１において、１３、１４は２つのフレームメモリＡ、Ｂ、１５はフレームメモリ１３、１４の書き込みおよび読み出しを制御するフレームメモリ制御回路、１６は２つのフレームメモリ１３、１４の出力のうち一方を選択して出力する切換え回路である。
【００１２】
次に図１２を用いてフレームレート変換部の動作を説明する。図１２においてＷ１、Ｗ２はフレームメモリＡ（１３）、およびフレームメモリＢ（１４）の書き込みのイネーブル信号、Ｒ１、Ｒ２はフレームメモリＡ（１３）、およびフレームメモリＢ（１４）の読み出しのイネーブル信号で、各々ローレベルの時がイネーブル期間である。例えば、撮像部１１より入力される種々のフレームレートの信号を６０Ｐへ変換する。例えば、図１２（ａ）の場合は、フレームレートが６０Ｐの撮像信号入力の場合であるが、入力、出力が同じフレームレートなので、フレームメモリＡ（１３）およびフレームメモリＢ（１４）を６０Ｐのフレームレートで書き込み、６０Ｐのフレームレートで交互に読み出す。また、同図（ｂ）のフレームレートが２０Ｐの撮像信号入力の場合は、書き込みは２０Ｐのフレームレートで１フレーム分を書き込み、読み出しは６０Ｐのフレームレートで読み出す。ゆえに、この場合は、同じフレームの信号が３回連続して出力される。このようにフレームレート変換は例えば２つのフレームメモリの書き込みと読み出しを交互に行うことにより簡単に実現できる。
【００１３】
以上のように、６０Ｐ以下の種々のフレームレートをフレームレート変換部により６０Ｐのフレームレートにて出力するため、ＶＴＲ等の記録機器や、ＴＶモニタ等の表示機器を簡略化できるのである。
【特許文献１】特開２００２−１５２５６９号公報（段落番号「００３３」〜「００３８」）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら上記の従来の構成では、出力するフォーマットより高いフレームレートを実現することはできない。逆にいえば、使用するフレームレートのうち最大のフレームレートを出力フォーマットにする必要がある。このため、通常のフレームレートにて使用しているときでも最高のフレームレートで動作することになり、撮像装置だけでなく、後段に接続される記録機器や表示機器についても従来以上に高速化する必要が生じる。よって、消費電力、コストが増大するという課題を有していた。
【００１５】
本発明は、上記従来の問題点を解決するもので、記録機器や表示機器を高速化することなく、従来以上の高フレームレート撮影を実現できる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記従来の課題を解決するために、本発明の撮像装置は、フレームレートを変更できる撮像信号と、前記撮像手段より出力される撮像信号を所定のフォーマットに変換する信号変換手段を有し、前記撮像手段は水平方向のデータレートをｎ分の１、垂直方向のデータレートをｍ分の１（ｎ、ｍは整数）に下げることにより、トータルのデータレートを保ったままフレームレートをｎ×ｍ倍に高くし、前記信号変換手段は前記撮像手段により出力されるｎ×ｍフレーム分の映像を所定のフォーマットの１フレーム分の映像に変換するという作用を有する。
【発明の効果】
【００１７】
以上のように本発明によれば、出力フォーマットの１フレーム内に複数フレームの画像をまとめて出力するため、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図１から図９の図面を用いて説明する。
【００１９】
（実施の形態）
図１は本発明の撮像装置の構成の一例を示すブロック図である。
【００２０】
図１において、撮像手段１は例えば図２に示すようなインターライン転送型固体撮像素子３（以下ＩＴ−ＣＣＤ）で実現でき、信号変換手段２は例えば図７に示すようなメモリ９を用いて実現できる。
【００２１】
まず、図１、図２、図３、図４、図５、図６を用いて撮像手段１の動作を説明する。
【００２２】
図２におけるＩＴ−ＣＣＤ３は半導体基板上に複数配置された垂直電荷転送レジスタ４と、各垂直電荷転送レジスタ４に対応して配置された多数の光電変換素子５を備えている。複数の垂直電荷転送レジスタ４は半導体基板上に相互に間隔をおき、ほぼ平行に延設されており、光電変換素子５は各垂直電荷転送レジスタ４ごとに、垂直電荷転送レジスタ４に沿って配列され受光して生成した電荷を、垂直電荷転送レジスタ４により転送すべき電荷として垂直電荷転送レジスタ４に出力する。
【００２３】
垂直電荷転送レジスタ４の一端部側には、各垂直電荷転送レジスタ４から受け取って電荷を一方向に転送する水平電荷転送レジスタ６が延設されている。水平電荷転送レジスタ６は、垂直電荷転送レジスタ４の端部にそれぞれ接続され一列に配列された複数の転送電極を含んでいる。水平電荷転送レジスタ６に電気的に結合された電荷検出部７が設けられ、電荷検出部７が出力する信号は出力部８を通して外部に出力される。
【００２４】
次に図３、図４を用いて垂直方向に隣接した２画素の信号を加算して出力する動作について説明する。このためには、水平ブランキング期間内に垂直電荷転送レジスタ４内の信号電荷を２回転送すればよい。図３は、この方法を用いた際に水平ブランキング期間内に垂直電荷転送レジスタ４の各転送電極に印加されるパルスを示すタイミングチャートである。また、図４は図３の各時刻Ｔ１〜Ｔ７における垂直電荷転送レジスタ４の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【００２５】
光電変換素子５から垂直電荷転送レジスタ４へ読み出された信号電荷は、水平ブランキング期間に垂直電荷転送レジスタ４の転送電極にパルスを２回印加することにより垂直電荷転送レジスタ４内を２画素分転送される。この時、各垂直電荷転送レジスタ４の最終段の信号電荷、およびその前段の信号電荷は連続して水平電荷転送レジスタ６に転送され、水平電荷転送レジスタ６内で加算される。
【００２６】
図３においてΦＨ１は水平電荷転送レジスタ６の転送電極に印加される水平電荷転送レジスタ６の駆動パルスであり、ΦＶ１〜ΦＶ４は各垂直電荷転送レジスタ４の転送電極に印加される垂直電荷転送レジスタ４の駆動パルスである。駆動パルスΦＶ１〜ΦＶ４は負極性の４相のパルスであり、駆動パルスΦＶ１〜ΦＶ４が一度、この順番で順次ローレベルになると垂直電荷転送レジスタ４内の電荷は１画素分、水平電荷転送レジスタ６方向に移動する。
【００２７】
図４において、最上行は垂直電荷転送レジスタ４を模式的に示し、その下に図３に示す各時刻Ｔ１〜Ｔ７での電位分布および信号電荷の蓄積状態が示されている。そして、時刻Ｔ１からＴ４の期間で信号電荷は図上左方向に１画素分移動して水平電荷転送レジスタ６に到達し、時刻Ｔ５〜Ｔ７の期間で信号電荷は再び１画素分移動して水平電荷転送レジスタ６に到達し、最初の信号電荷に加算される。この間、駆動パルスΦＶ１〜ΦＶ４は図３に示したように、２回ローレベルとなる。
【００２８】
垂直電荷転送レジスタ４より２行分の信号電荷を受け取った水平電荷転送レジスタ６は、これを出力部８へ順次転送する。垂直方向で隣接する２画素分の電荷が加算されているので、全画素の信号電荷を出力するために必要な水平転送の回数は、信号電荷を個別に出力する場合の１／２である。したがって、全画素の信号電荷を出力するために必要な時間も１／２になる。
【００２９】
次に図５、図６を用いて水平方向に隣接した２画素の信号を加算して出力する動作について説明する。このためには、図６に示すように、４つの転送電極を周期として別のパルスを印加できるように４本の水平バスライン（Ｈ１、Ｈ１’、Ｈ２、Ｈ２’）が設ける構成にすればよい。図５は、この方法を用いた際に水平電荷転送レジスタ６の４つの転送電極Ｈ１、Ｈ１’、Ｈ２、Ｈ２’に印加されるパルスを示すタイミングチャートである。また、図６は図５の各時刻ｔ１〜ｔ３における水平電荷転送レジスタ６の転送方向に沿った電位、および信号電荷の蓄積状態を示す模式図である。
【００３０】
図５においてΦＨ１、ΦＨ１’、ΦＨ２、ΦＨ２’は水平電荷転送レジスタ６の転送電極に印加される水平電荷転送レジスタ６の駆動パルスである。
【００３１】
このような駆動パルスΦＨ１、ΦＨ１’、ΦＨ２、ΦＨ２’によって水平電荷転送レジスタ６を駆動すると、水平電荷転送レジスタ６における電位変化の周期は、図６に示すように、４個の転送電極分となり、１回駆動パルスを供給するごとに電荷は２個の転送電極分移動し、また、水平方向で隣接する２画素分の電荷が加算された上で出力される。したがって、垂直電荷転送レジスタ４から水平電荷転送レジスタ６に供給された電荷をすべて転送するために要する時間は１／２に短縮される。その結果、前述した垂直電荷転送レジスタ４においても隣接する２画素分の電荷を加算する方式と併用すれば、両方で４画素分の電荷を一度に出力でき、データレートを一定に保ったままフレームレートを４倍にすることができるのである。
【００３２】
続いて、図７、図８、図９を用いて信号変換手段２の動作について説明する。
【００３３】
図７は本発明の実施の形態における信号変換手段の一例を示すブロック図であり、図８は図７における各部の信号波形であり、図９は本実施の形態における撮影画像の一例を示す図である。図７において９はメモリ、１０はメモリの動作を制御するためのパルスを発生するメモリ制御部である。以下、図８を用いて本発明の実施の形態における信号変換手段２の動作について説明する。
【００３４】
前述した方法により４画素分の電荷を一度に出力された撮像信号ａ２は、図８に示すように、通常の方法により出力された撮像信号ａ１に比べ水平周期が１／２になり、さらに垂直周期も１／２になって出力される。この信号を一旦メモリに蓄積し、通常動作時の１水平期間内に２ライン分読み出すことにより、通常動作時の１水平期間中に４画素分を一度に出力した時の２水平期間分の信号出力を続けて出力するようにする。これにより、通常の４倍のフレームレートの信号を通常周期のフォーマットの１フレーム内にまとめることが可能になる。このようにして得られた映像信号は図９に示すように通常の画素数が水平２画素、垂直２画素の信号が加算された信号の奇数ラインが画面の左１／２に現れ、偶数ラインが画面の右側に現れ、４フレーム分の画像が縦に並んで現れる。この信号は通常動作時の信号フォーマットに一致している。
【００３５】
なお、本実施の形態では撮像手段としてインターライン型固体撮像素子としているが、その他のＣＣＤ型固体撮像素子や、ＸＹアドレス型の固体撮像素子を用いても良い。
【００３６】
また、本実施の形態では水平、垂直２画素を加算するとしたが、これに限らず任意の整数分の１にするようにしてもよい。
【００３７】
また、本実施の形態ではデータレートを下げるために画素を加算したが、例えば、加算ではなく、間引くようにしてもよい。
【００３８】
また、本実施の形態ではデータレートを下げた信号を順番に並べるようにしたが、例えば表示機器で見やすいように図９の変換後の画像２のように並びかえても良いし、記録機器の圧縮処理がしやすいように並びかえて出力するようにしてもよい。
【００３９】
以上のように、本発明の実施の形態によれば、通常のフォーマットよりも高いフレームレートの出力を通常のフォーマットの形式の信号として出力できるため、記録機器を変更することなく、高フレームレートを実現でき、動きの速い被写体を撮像した際にも良好な映像出力を得ることが可能となる。
【産業上の利用可能性】
【００４０】
本発明における撮像装置は、記録機器や表示機器を高速化することなく、出力されるフォーマットよりも高フレームレート撮影を可能にするというすぐれた効果を有しており、フレームレートを可変して動画を撮像するのに使用する撮像装置として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の撮像装置の一例を示すブロック図
【図２】インターライン転送型固体撮像素子の構成図
【図３】垂直方向の２画素を加算する動作を示すタイミングチャート
【図４】垂直電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図５】水平方向の２画素を加算する動作を示すタイミングチャート
【図６】水平電荷転送レジスタの転送方向に沿った電位、および信号電荷の蓄積状態を示す図
【図７】本発明における信号変換手段の一例を示すブロック図
【図８】本発明における信号変換手段の各部の信号波形を示す図
【図９】本発明の撮像装置により撮影画像の一例を示す図
【図１０】従来の撮像装置の構成を示すブロック図
【図１１】従来の撮像装置のフレームレート変換部の構成を示すブロック図
【図１２】従来の撮像装置におけるフレームレート変換部の動作を示すタイミングチャート
【符号の説明】
【００４２】
１  撮像手段
２  信号変換手段
３  インターライン転送型固体撮像素子
４  垂直電荷転送レジスタ
５  光電変換素子
６  水平電荷転送レジスタ
７  電荷検出部
８  出力部
９  メモリ
１０  メモリ制御部
１１  撮像部
１２  フレームレート変換部
１３  フレームメモリＡ
１４  フレームメモリＢ
１５  フレームメモリ制御回路
１６  切換え回路
【図１】
2006262247.tif 000003
【図２】
2006262247.tif 000004
【図３】
2006262247.tif 000005
【図４】
2006262247.tif 000006
【図５】
2006262247.tif 000007
【図６】
2006262247.tif 000008
【図７】
2006262247.tif 000009
【図８】
2006262247.tif 000010
【図９】
2006262247.tif 000011
【図１０】
2006262247.tif 000012
【図１１】
2006262247.tif 000013
【図１２】
2006262247.tif 000014