(57)【要約】【課題】定常状態から過渡状態に至るすべての状態で、スイッチング損失及びスイッチングノイズを低減できる直流変換装置を提供する。【解決手段】補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間差を検出する時差検出回路１３と、時差検出回路１３の出力を積分する積分回路２０と、積分回路２０の出力と時差検出回路１３の出力とに基づき主スイッチＱ１のオン時刻を遅延制御する第１ディレー回路１４とを有し、第１ディレー回路１４は、積分回路２０の出力に基づき時差検出回路１３の出力が小さくなるように制御し、かつ、時差検出回路１３の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで主スイッチＱ１のオン時刻を制御する。【選択図】図１
2006262566.tif 000002
【特許請求の範囲】
【請求項１】
トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、
前記時差検出手段の出力を積分する積分手段と、
前記積分手段の出力と前記時差検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、
前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記時差検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする直流変換装置。
【請求項２】
トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する第１の時差検出手段と、
前記第１の時差検出手段の最小電圧検出感度より低い最小電圧検出感度を有し、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する第２の時差検出手段と、
前記第１の時差検出手段の出力を積分する積分手段と、
前記積分手段の出力と前記第２の時差検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、
前記遅延制御手段は、前記積分手段の出力に基づき前記第１の時差検出手段の出力が小さくなるように制御し、かつ、前記第２の時差検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする直流変換装置。
【請求項３】
前記第１の時差検出手段及び前記第２の時差検出手段は、前記主スイッチの一端に接続される１つの共通の容量性素子を有することを特徴とする請求項２記載の直流変換装置。
【請求項４】
トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、
前記時差検出手段の出力を積分する積分手段と、
前記主スイッチの電圧の時間的な変化を検出する第１の電圧変化検出手段と、
前記積分手段の出力と前記第１の電圧変化検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、
前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記第１の電圧変化検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする直流変換装置。
【請求項５】
前記時差検出手段及び前記第１の電圧変化検出手段は、前記主スイッチの一端に接続される１つの共通の容量性素子を有することを特徴とする請求項４記載の直流変換装置。
【請求項６】
トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、
前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、
前記時差検出手段の出力を積分する積分手段と、
前記主スイッチの電圧を検出する電圧検出手段と、
前記積分手段の出力と前記電圧検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段を有し、
前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記電圧検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする直流変換装置。
【請求項７】
前記時差検出手段は、前記主スイッチの電圧の時間的な変化を検出する第２の電圧変化検出手段と、前記主スイッチがオンしたことを検出するオン検出手段とを有することを特徴とする請求項１乃至請求項６のいずれか１項記載の直流変換装置。
【請求項８】
前記積分手段は、前記パルスバイパルス制御信号を入力したとき、積分素子に前記パルスバイパルス制御信号を加算することを特徴とする請求項１乃至請求項７のいずれか１項記載の直流変換装置。
【請求項９】
前記時差検出手段又は前記第１の時差検出手段は、前記積分手段の出力に基づき前記主スイッチの電圧の共振周波数に応じて最小値検出感度を制御することを特徴とする請求項１乃至請求項８のいずれか１項記載の直流変換装置。
【請求項１０】
前記積分手段の出力を加算又は減算する第１の演算手段と、
前記主スイッチのオン／オフの１周期毎に、前記第１の演算手段の加算出力に対して一定の値を減算又は前記第１の演算手段の減算出力に対して前記一定の値を加算する第２の演算手段とを有することを特徴とする請求項１乃至請求項９のいずれか１項記載の直流変換装置。
【請求項１１】
前記遅延制御手段は、前記パルスバイパルス制御信号によりパルスバイパルスで前記補助スイッチのオン時刻を制御することを特徴とする請求項１乃至請求項１０のいずれか１項記載の直流変換装置。
【請求項１２】
前記トランスは、前記１次巻線に結合する３次巻線を有し、前記各々の検出手段は、前記３次巻線に発生する電圧に基づき前記主スイッチの電圧を検出することを特徴とする請求項１乃至請求項１１のいずれか１項記載の直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高効率、低ノイズな直流変換装置に関するものである。
【背景技術】
【０００２】
図３４に従来の直流変換装置の一例を示す（特許文献１）。図３４に示す直流変換装置は、アクティブクランプ方式と呼ばれるもので、直流電源ＶｉｎにトランスＴの１次巻線Ｐ１（巻数ｎ１）を介してＭＯＳＦＥＴ（以下、ＦＥＴと称する。）等からなる主スイッチＱ１が接続され、１次巻線Ｐ１の両端には、ＦＥＴ等からなる補助スイッチＱ２とクランプコンデンサＣ２とからなる直列回路が接続されている。主スイッチＱ１及び補助スイッチＱ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１１１のＰＷＭ制御により交互にオン／オフするようになっている。
【０００３】
また、トランスＴの１次巻線Ｐ１とトランスＴの２次巻線Ｓ１（巻数ｎ２）とは互いに同相電圧が発生するように巻回されており、トランスＴの２次巻線Ｓ１には、ダイオードＤ１０、Ｄ１１とリアクトルＬ１０とコンデンサＣ１０とからなる整流平滑回路が接続されている。この整流平滑回路は、トランスＴの２次巻線Ｓ１に誘起された電圧（オン／オフ制御されたパルス電圧）を整流平滑して直流出力を負荷３０に出力する。
【０００４】
制御回路１１１は、負荷３０への出力電圧に基づき、主スイッチＱ１及び補助スイッチＱ２をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。
【０００５】
さらに、直流変換装置は、インバータ１１２、ボトム検出回路１１３、第１ディレー回路１１４、第２ディレー回路１１５を備えている。
【０００６】
インバータ１１２は、制御回路１１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１１５に出力する。ボトム検出回路１１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）を検出し、ボトム検出信号Ｂｔｍとして出力する。
【０００７】
第１ディレー回路１１４は、制御回路１１１からのＱ１制御信号Ｑ１ｃの立上りタイミングをボトム検出回路１１３からのボトム検出信号Ｂｔｍの立上りタイミングまで遅延させたＱ１ゲート信号Ｑ１ｇを生成し、Ｑ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。第２ディレー回路１１５は、インバータ１１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成し、Ｑ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
【０００８】
次に、このように構成された直流変換装置の動作を図３５に示すタイミングチャートを参照しながら説明する。なお、図３５では、主スイッチＱ１の両端間（ドレイン−ソース間）の電圧Ｑ１ｖを示している。
【０００９】
まず、時刻ｔ３０において、制御回路１１１からのＱ１制御信号Ｑ１ｃがＨレベルになり、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになるため、補助スイッチＱ２がオフする。また、ボトム検出信号Ｂｔｍは時刻ｔ３０においてＬレベルである。
【００１０】
そして、補助スイッチＱ２がオフすると、主スイッチＱ１の電圧Ｑ１ｖが減少していく。時刻ｔ３１において、ボトム検出回路１１３により電圧Ｑ１ｖの最小値（ボトム）が検出される。このとき、ボトム検出回路１１３からのボトム検出信号ＢｔｍはＨレベルになり、微小時間経過後にＬレベルになる。
【００１１】
そして、時刻ｔ３２でＨレベルになるＱ１ゲート信号Ｑ１ｇが、第１ディレー回路１１４により生成され、Ｑ１ゲート信号Ｑ１ｇが主スイッチＱ１のゲートに印加されるため、主スイッチＱ１がオンする。即ち、主スイッチＱ１のボトム電圧スイッチ又はゼロボルトスイッチが達成できる。
【００１２】
主スイッチＱ１がオンすると、直流電源ＶｉｎからトランスＴの１次巻線Ｐ１を介して主スイッチＱ１に電流が流れる。このとき、整流平滑回路には、Ｓ１→Ｄ１０→Ｌ１０→Ｃ１０→Ｓ１と電流が流れる。
【００１３】
次に、時刻ｔ３３において、Ｑ１制御信号Ｑ１ｃにより、主スイッチＱ１をオフさせると、トランスＴの１次巻線Ｐ１と、トランスＴの１次及び２次巻線間のリーケージインダクタンスに蓄えられたエネルギーにより主スイッチＱ１に形成された寄生コンデンサ（図示せず）が充電され電圧共振が形成されて、主スイッチＱ１の電圧Ｑ１ｖが時刻ｔ３３〜時刻ｔ３４まで上昇する。また、整流平滑回路では、Ｌ１０→Ｃ１０→Ｄ１１→Ｌ１０と電流が流れて、負荷３０に電流を供給する。
【００１４】
そして、時刻ｔ３４において、Ｑ２ゲート信号Ｑ２ｇにより、補助スイッチＱ２をオンさせると、トランスＴの１次巻線Ｐ１に蓄えられたエネルギーがクランプコンデンサＣ２に供給され、クランプコンデンサＣ２が充電されていく。次に、クランプコンデンサＣ２に蓄えられたエネルギーは、Ｃ２→Ｑ２→Ｐ１→Ｃ２に流れる。
【特許文献１】特開２０００−９２８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
このように、従来の直流変換装置にあっては、補助スイッチＱ２がオフした後に主スイッチＱ１の電圧の最小値をボトム検出回路１１３により検出し、その出力毎に、主スイッチＱ１のオンディレーを制御している。このため、ボトム検出回路１１３の検出誤差や外乱による検出点の乱れにより、主スイッチＱ１のディレー時間が変化した場合、主スイッチＱ１のＱ１ゲート信号Ｑ１ｇのオン時刻が変化するため、スイッチングの１周期で位相変調したことになる。従って、動作が非常に不安定となる。
【００１６】
また、図３６に示すようにボトム検出（時刻ｔ３１）から、主スイッチＱ１がオンする時（時刻３２）までの遅れ（制御の遅れ＋駆動回路の遅れ）があると、主スイッチＱ１のオンはボトムより遅れてしまうため、ボトム検出から主スイッチＱ１をオンさせるまでの遅れが小さくなるような回路を構成する必要があった。このため、主スイッチＱ１を高速でオンさせる必要があり、スイッチングノイズが大きくなる等の欠点があった。
【００１７】
本発明は、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善するとともに、ボトム検出から主スイッチをオンさせるまでの遅れの影響をなくすことができ、定常状態から過渡状態に至るすべての状態で、スイッチング損失及びスイッチングノイズを低減できる直流変換装置を提供することにある。
【課題を解決するための手段】
【００１８】
上述した課題を解決するために、請求項１の発明は、トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、前記時差検出手段の出力を積分する積分手段と、前記積分手段の出力と前記時差検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記時差検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする。
【００１９】
請求項２の発明は、トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する第１の時差検出手段と、前記第１の時差検出手段の最小電圧検出感度より低い最小電圧検出感度を有し、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する第２の時差検出手段と、前記第１の時差検出手段の出力を積分する積分手段と、前記積分手段の出力と前記第２の時差検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、前記遅延制御手段は、前記積分手段の出力に基づき前記第１の時差検出手段の出力が小さくなるように制御し、かつ、前記第２の時差検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする。
【００２０】
請求項３の発明は、請求項２記載の直流変換装置において、前記第１の時差検出手段及び前記第２の時差検出手段は、前記主スイッチの一端に接続される１つの共通の容量性素子を有することを特徴とする。
【００２１】
請求項４の発明は、トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、前記時差検出手段の出力を積分する積分手段と、前記主スイッチの電圧の時間的な変化を検出する第１の電圧変化検出手段と、前記積分手段の出力と前記第１の電圧変化検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段とを有し、前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記第１の電圧変化検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする。
【００２２】
請求項５の発明は、請求項４記載の直流変換装置において、前記時差検出手段及び前記第１の電圧変化検出手段は、前記主スイッチの一端に接続される１つの共通の容量性素子を有することを特徴とする。
【００２３】
請求項６の発明は、トランスの１次巻線に直列に接続された主スイッチと、前記トランスの１次巻線の両端又は前記主スイッチの両端に接続されたクランプコンデンサ及び補助スイッチからなる直列回路とを有し、前記主スイッチと前記補助スイッチとを交互にオン／オフさせることにより前記トランスの２次巻線の電圧を整流平滑回路で整流平滑して直流出力を得る直流変換装置であって、前記補助スイッチがオフした後に前記主スイッチの最小電圧近傍から該主スイッチがオンするまでの時間差を検出する時差検出手段と、前記時差検出手段の出力を積分する積分手段と、前記主スイッチの電圧を検出する電圧検出手段と、前記積分手段の出力と前記電圧検出手段の出力とに基づき前記主スイッチのオン時刻を遅延制御する遅延制御手段を有し、前記遅延制御手段は、前記積分手段の出力に基づき前記時差検出手段の出力が小さくなるように制御し、かつ、前記電圧検出手段の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで前記主スイッチのオン時刻を制御することを特徴とする。
【００２４】
請求項７の発明は、請求項１乃至請求項６のいずれか１項記載の直流変換装置において、前記時差検出手段は、前記主スイッチの電圧の時間的な変化を検出する第２の電圧変化検出手段と、前記主スイッチがオンしたことを検出するオン検出手段とを有することを特徴とする。
【００２５】
請求項８の発明は、請求項１乃至請求項７のいずれか１項記載の直流変換装置において、前記積分手段は、前記パルスバイパルス制御信号を入力したとき、積分素子に前記パルスバイパルス制御信号を加算することを特徴とする。
【００２６】
請求項９の発明は、請求項１乃至請求項８のいずれか１項記載の直流変換装置において、前記時差検出手段又は前記第１の時差検出手段は、前記積分手段の出力に基づき前記主スイッチの電圧の共振周波数に応じて最小値検出感度を制御することを特徴とする。
【００２７】
請求項１０の発明は、請求項１乃至請求項９のいずれか１項記載の直流変換装置において、前記積分手段の出力を加算又は減算する第１の演算手段と、前記主スイッチのオン／オフの１周期毎に、前記第１の演算手段の加算出力に対して一定の値を減算又は前記第１の演算手段の減算出力に対して前記一定の値を加算する第２の演算手段とを有することを特徴とする。
【００２８】
請求項１１の発明は、請求項１乃至請求項１０のいずれか１項記載の直流変換装置において、前記遅延制御手段は、前記パルスバイパルス制御信号によりパルスバイパルスで前記補助スイッチのオン時刻を制御することを特徴とする。
【００２９】
請求項１２の発明は、請求項１乃至請求項１１のいずれか１項記載の直流変換装置において、前記トランスは、前記１次巻線に結合する３次巻線を有し、前記各々の検出手段は、前記３次巻線に発生する電圧に基づき前記主スイッチの電圧を検出することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、主スイッチの電圧が最小電圧近傍に達してから、主スイッチがオンするまでの時間差を検出する時差検出手段により有限のパルスを生成し、時差検出手段の出力を積分手段で平均化し、遅延制御手段は、積分手段の出力により時差検出手段のパルスがなくなるように主スイッチの制御信号を遅延させるので、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善すると共に、制御の遅れや駆動回路の遅れを補正し、安定、かつ確実に主スイッチの最小電圧近傍で主スイッチをオンすることができる。
【００３１】
また、起動時や負荷変動等の過渡的な状態において補助スイッチがオフした後に主スイッチの電圧が最小電圧近傍に達するまでの時間が変化する場合でもパルスバイパルス制御により主スイッチの振動を抑えることができる。従って、定常状態から過渡状態に至るすべての状態で、スイッチング損失及びスイッチングノイズを低減して、高効率、低ノイズの直流変換装置を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る直流変換装置の実施の形態を図面を参照して詳細に説明する。
【実施例１】
【００３３】
図１は実施例１の直流変換装置の回路構成図である。なお、図１においては、図３４に示した構成部分と同一部分には同一符号を付する。
【００３４】
図１に示す直流変換装置において、直流電源ＶｉｎにトランスＴの１次巻線Ｐ１を介してＦＥＴ等からなる主スイッチＱ１が接続され、１次巻線Ｐ１の両端には、ＦＥＴ等からなる補助スイッチＱ２とクランプコンデンサＣ２とからなる直列回路が接続されている。主スイッチＱ１及び補助スイッチＱ２は、共にオフとなる期間（デッドタイム）を有し、制御回路１１のＰＷＭ制御により交互にオン／オフするようになっている。
【００３５】
また、トランスＴの１次巻線Ｐ１とトランスＴの２次巻線Ｓ１とは互いに同相電圧が発生するように巻回されており、トランスＴの２次巻線Ｓ１には、整流平滑回路８が接続されている。この整流平滑回路８は、トランスＴの２次巻線Ｓ１に誘起された電圧（オン／オフ制御されたパルス電圧）を整流平滑して直流出力を負荷３０に出力する。
【００３６】
制御回路１１は、負荷３０への出力電圧に基づき、主スイッチＱ１及び補助スイッチＱ２をオン／オフ制御するためのパルスからなる制御信号を生成するとともに、出力電圧が所定の電圧となるようにその制御信号のデューティ比を制御する。
【００３７】
さらに、直流変換装置は、インバータ１２、時差検出回路１３、第１ディレー回路１４、第２ディレー回路１５、積分回路２０を備えている。
【００３８】
インバータ１２は、制御回路１１からの主スイッチＱ１用のＱ１制御信号Ｑ１ｃを反転して第２ディレー回路１５に出力する。時差検出回路１３は、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧（ボトム電圧）近傍から主スイッチＱ１がオンするまでの時間差を検出し、時差検出信号Ｔｄｆを積分回路２０と第１ディレー回路１４に出力する。積分回路２０は、時差検出回路１３からの時差検出信号Ｔｄｆを積分（即ち、平均化）して積分出力Ｉｎｔを出力する。
【００３９】
第１ディレー回路１４は、本発明の遅延制御手段に対応し、積分回路２０の積分出力Ｉｎｔと時差検出回路１３からの時差検出信号Ｔｄｆと制御回路１１のＱ１制御信号Ｑ１ｃとを入力し、積分回路２０からの積分出力Ｉｎｔと時差検出回路１３からの時差検出信号Ｔｄｆとの値に応じて、主スイッチＱ１のオン時刻を制御し、Ｑ１ゲート信号Ｑ１ｇを主スイッチＱ１のゲートに印加して主スイッチＱ１を駆動する。また、第１ディレー回路１４は、積分回路２０の積分出力Ｉｎｔに基づき時差検出回路１３からの時差検出信号Ｔｄｆが小さくなるように制御し、かつ、時差検出回路１３からの時差検出信号Ｔｄｆに基づくパルスバイパルス制御信号に基づきパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【００４０】
第２ディレー回路１５は、主スイッチＱ１がオフした後、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃの立上りタイミングを所定時間だけ遅延させたＱ２ゲート信号Ｑ２ｇを生成し、Ｑ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
【００４１】
次に、直流変換装置の動作を図２に示すタイミングチャートを参照しながら説明する。
【００４２】
まず、時刻ｔ０において、制御回路１１からのＱ１制御信号Ｑ１ｃがＨレベルになり、Ｑ２制御信号Ｑ２ｃがＬレベルになる。このため、Ｑ２ゲート信号Ｑ２ｇがＬレベルになり、補助スイッチＱ２がオフすると、時刻ｔ０〜時刻ｔ１（期間Ｔ１）において、主スイッチＱ１の電圧Ｑ１ｖが減少していく。
【００４３】
時刻ｔ１において、主スイッチＱ１の電圧Ｑ１ｖが時差検出回路１３の最小値検出値に達すると、時差検出回路１３の出力がＨレベルになる。
【００４４】
時刻ｔ２において、第１ディレー回路１４により遅延されたＱ１ゲート信号Ｑ１ｇにより、主スイッチＱ１の駆動信号がＨレベルになると、主スイッチＱ１がオンする。また、時差検出回路１３は、主スイッチＱ１がオンしたことを検出し、時刻ｔ２においてその出力（時差検出信号Ｔｄｆ）は、Ｌレベルとなる。このため、時刻ｔ１から時刻ｔ２の期間Ｔ２において、時差検出回路１３の時差検出信号Ｔｄｆは、Ｈレベルになる。時差検出回路１３の時差検出信号Ｔｄｆは、積分回路２０で積分され、積分出力Ｉｎｔは、第１ディレー回路１４に出力される。
【００４５】
第１ディレー回路１４は、積分回路２０の積分出力Ｉｎｔにより主スイッチＱ１の遅延時間を制御する。このため、時差検出回路１３の出力が外乱や検出感度により多少変化しても遅延時間は変化しないので、安定して遅延制御できる。
【００４６】
次に、時刻ｔ３において、主スイッチＱ１へのＱ１ゲート信号Ｑ１ｇがオフすると、主スイッチＱ１の電圧Ｑ１ｖは上昇して、クランプコンデンサＣ２の電圧に達する。時刻ｔ４において、第２ディレー回路１５により遅延されたＱ２ゲート信号Ｑ２ｇにより、補助スイッチＱ２がオンする。
【００４７】
図３は実施例１の直流変換装置において補助スイッチＱ２がオフした後に主スイッチＱ１がオンするまでの各信号の拡大波形を示す図である。実施例１では、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間差を検出する時差検出回路１３の時差検出信号Ｔｄｆを積分回路２０で平均化し、平均化した積分出力Ｉｎｔに基づいて、主スイッチＱ１のオン時刻を制御しているので、制御の遅れや駆動回路の遅れを補正できる。
【００４８】
次に、図３を参照しながら、主スイッチＱ１のオン時刻制御動作を説明する。まず、時刻ｔ０から、主スイッチＱ１の電圧Ｑ１ｖが減少していき、時刻ｔ０３において、主スイッチＱ１は最小電圧に達し、時刻ｔ０４において、主スイッチＱ１がオンしている。
【００４９】
主スイッチＱ１を時刻ｔ０４においてオンさせるためには、制御回路１１の遅れ（制御の遅れ）や主スイッチＱ１にＱ１ゲート信号Ｑ１ｇが印加され主スイッチＱ１のゲート電圧が閾値Ｖｔｈに達するまでの遅れ（駆動回路の遅れ）がある。このため、図３に示すＱ１ゲート信号Ｑ１ｇ（図３の破線部）は、主スイッチＱ１の最小電圧より前に、即ち、時刻ｔ０１で立ち上がるように出力しなければならない。従って、主スイッチＱ１の最小電圧でオンさせるには、最小電圧の時刻を予知する必要がある。
【００５０】
実施例１では、時差検出回路１３の時差検出信号Ｔｄｆを積分回路２０により平均化して、平均化した積分回路２０の積分出力Ｉｎｔに基づき、時差検出回路１３の時差検出信号Ｔｄｆの有限のパルス幅がなくなるように、第１ディレー回路１４により主スイッチＱ１のオン時刻を制御している。従って、主スイッチＱ１の最小電圧の時刻より前にＱ１ゲート信号Ｑ１ｇ（図３の破線部で時刻ｔ０１で立ち上がる信号）を出力できる。時差検出回路１３は、主スイッチＱ１の最小電圧から実際に主スイッチＱ１がオンするまでの時間差を検出するので、実際に主スイッチＱ１がオンする時刻が主スイッチＱ１の最小電圧時刻に非常に近くなるように制御できる。
【００５１】
また、第１ディレー回路１４は、時差検出回路１３の時差検出信号Ｔｄｆに基づくパルスバイパルス制御信号によりパルスバイパルスで主スイッチＱ１をオンさせる。図３に示すような定常状態では、時差検出回路１３の時差検出信号Ｔｄｆより前に、Ｑ１ゲート信号Ｑ１ｇが出力されているので、定常状態ではパルスバイパルス制御は動作しない（即ち、パルスバイパルス制御信号無し）。
【００５２】
しかし、過渡的な状態（起動時や急激な入力電圧や負荷の変動等）で、補助スイッチＱ２がオフした後の主スイッチＱ１の共振周波数が急激に変化した場合（時差検出信号Ｔｄｆより後に、Ｑ１ゲート信号Ｑ１ｇが出力されている場合）には、パルスバイパルス制御（パルスバスパルス制御信号有り）で主スイッチＱ１をオンできる。
【００５３】
図４は実施例１の直流変換装置の過渡状態時の各部の信号のタイミングチャートである。より具体的には、図４では、補助スイッチＱ２がオフした後に主スイッチＱ１の電圧Ｑ１ｖが共振し減少していく共振周波数が過渡的な状態で急激に変化した場合の動作波形であり、図４（ａ）に示す共振周波数の低い定常状態１から図４（ｃ）に示す共振周波数の高い定常状態２に急激に状態が変化した場合の動作波形を図４（ｂ）のような過渡状態に表している。
【００５４】
まず、定常状態１では、時刻ｔ０において補助スイッチＱ２がオフする。時刻ｔ０１において、第１ディレー回路１４に基づいた主スイッチＱ１のオン信号が出力され、制御の遅れや駆動回路の遅れを経て、時刻ｔ０４において主スイッチＱ１がオンする。また、時差検出回路１３は、時刻ｔ０３から時刻ｔ０４までの、主スイッチＱ１が最小電圧に達してから主スイッチＱ１がオンするまでの時間差を検出する。
【００５５】
また、時刻ｔ０１のＱ１ゲート信号Ｑ１ｇ（破線部の信号）は、時差検出回路１３の時差検出信号Ｔｄｆを平均化した積分回路２０の積分出力Ｉｎｔに基づき、第１ディレー回路１４により主スイッチＱ１のオン時刻が制御されている。同様に定常状態２では、主スイッチＱ１の共振周波数が高くなっているが、定常状態１と同様に制御されている。
【００５６】
次に、定常状態１から定常状態２へ急激に共振周波数が変化した場合に、パルスバイパルス制御がない場合には、時刻ｔ０４において主スイッチＱ１はオンすることになり、主スイッチＱ１の電圧Ｑ１ｖの波形の破線部（図４（ｂ））のように主スイッチＱ１の電圧Ｑ１ｖが振動してしまう。
【００５７】
これに対して、実施例１では、積分回路２０の積分出力Ｉｎｔに基づき、第１ディレー回路１４により遅延されたＱ１ゲート信号Ｑ１ｇ（Ｑ１ｇの時刻ｔ０３）の前の時刻ｔ０３ａにおいて、時差検出回路１３の時差検出信号Ｔｄｆが出力されたときには（図４（ｂ）の過渡状態）、第１ディレー回路１４は、時差検出回路１３の時差検出信号Ｔｄｆに基づくパルスバイパルス制御信号により、パルスバイパルスでＱ１ゲート信号Ｑ１ｇを出力する。このため、時刻ｔ０３ａにおいて、Ｑ１ゲート信号Ｑ１ｇ（破線部）が送出され、時刻ｔ０４ａにおいて、制御の遅れや駆動回路の遅れを経て、主スイッチＱ１がオンされるので、図４（ｂ）の電圧Ｑ１ｖの破線部のような振動を起こさない。
【００５８】
（実施例１の各ブロックの回路例）
次に、図１に示す実施例１の直流変換装置の基本回路ブロックの各ブロックの回路例を説明する。
【００５９】
図５は図１に示した実施例１の直流変換装置における第２ディレー回路の例１の構成図である。図５に示す第２ディレー回路１５−１は、補助スイッチＱ２の遅延時間を制御する。第２ディレー回路１５−１において、インバータ１２の出力（Ｑ２制御信号Ｑ２ｃ）はバッファ１５１を介してダイオードＤ１のカソードに接続され、ダイオードＤ１のアノードはコンデンサＣ１の一端及び定電流源Ｊ１の一端に接続され、定電流源Ｊ１の他端は電源Ｖｃｃに接続され、コンデンサＣ１の他端は接地されている。定電流源Ｊ１とコンデンサＣ１との接続点はバッファ１５２を介して補助スイッチＱ２のゲートに接続される。
【００６０】
図６は図５に示した第２ディレー回路１５−１の動作波形図である。ＨレベルのＱ２制御信号Ｑ２ｃは、バッファ１５１を介してダイオードＤ１のカソードに入力されるため、ダイオードＤ１が逆バイアス状態となる。このため、電源Ｖｃｃから定電流源Ｊ１を介してコンデンサＣ１に電流が流れて、コンデンサＣ１が充電されていく。即ち、定電流源Ｊ１とコンデンサＣ１との時定数で決定される遅延時間だけ立上り時刻を遅延させたＱ２ゲート信号Ｑ２ｇが、第２ディレー回路１５−１により生成される。
【００６１】
そして、Ｑ２ゲート信号Ｑ２ｇは、バッファ１５２を介して補助スイッチＱ２のゲートに印加されて、補助スイッチＱ２をオンさせる。このため、定電流源Ｊ１とコンデンサＣ１により所定の時間だけ信号を遅らせることができる。
【００６２】
図７は図１に示した実施例１の直流変換装置における時差検出回路の例１の構成図である。図７に示す時差検出回路１３−１において、トランジスタＱ３のベースには、ダイオードＤ２のカソードと抵抗Ｒ２の一端とコンデンサＣｄｖの一端が接続され、トランジスタＱ３のエミッタは接地されている。トランジスタＱ３のコレクタには抵抗Ｒ１の一端とノア回路ＮＯＲ１の一方の入力端子とが接続され、抵抗Ｒ１の他端は電源Ｖｃｃに接続され、ノア回路ＮＯＲ１の他方の入力端子にはインバータ１２の出力端子が接続されている。ノア回路ＮＯＲ１の出力端子は積分回路２０に接続されている。ダイオードＤ２のアノードと抵抗Ｒ２の他端は接地されている。
【００６３】
即ち、時差検出回路１３−１は、コンデンサＣｄｖの他端を主スイッチＱ１に接続し、コンデンサＣｄｖの一端をトランジスタＱ３のベースに接続し、トランジスタＱ３のベース・エミッタ間に逆電流が流れないようにダイオードＤ２を接続したことを特徴とする。また、トランジスタＱ３のベース・エミッタ間に最小電圧を検出する検出感度を調整する抵抗Ｒ２が接続されている。
【００６４】
図７において、抵抗Ｒ２を開放すると、主スイッチＱ１の電圧Ｑ１ｖが減少しているときには、Ｃｄｖ→Ｐ１→Ｖｉｎ→Ｄ２→Ｃｄｖと電流が流れ、トランジスタＱ３はオフとなる。次に、主スイッチＱ１の電圧Ｑ１ｖが最小電圧に達し、主スイッチＱ１の電圧Ｑ１ｖが上昇すると、Ｃｄｖ→Ｑ３（Ｂ）→Ｑ３（Ｅ）→Ｖｉｎ→Ｐ１→Ｃｄｖと電流が流れて、トランジスタＱ３がオンする。このとき、ノア回路ＮＯＲ１にはＬレベルが入力されるので、ノア回路ＮＯＲ１の出力はＨレベルとなる。
【００６５】
主スイッチＱ１がオンすると、主スイッチＱ１の電圧Ｑ１ｖはグランド電位になり、電流は流れなくなり、トランジスタＱ３がオフになり、ノア回路ＮＯＲ１にはＨレベルが入力されるので、ノア回路ＮＯＲ１の出力はＬレベルとなる。従って、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間差を検出することができる。
【００６６】
また、このままでは、主スイッチＱ１がオフした後の電圧Ｑ１ｖの時間的な変化ｄＶ／ｄｔが正になる期間も検出してしまう。このため、ノア回路ＮＯＲ１は、主スイッチＱ１がオフ時の期間を検出しないように、Ｑ２制御信号Ｑ２ｃによりトランジスタＱ３のコレクタから入力される信号をマスクしている。
【００６７】
なお、コンデンサＣｄｖは、ダイオードＤ２を逆バイアスに接続し、その逆バイアス時の接合容量等の容量性の素子を使用しても良い。また、図７において、抵抗Ｒ２を電源ＶｃｃとトランジスタＱ３のベースとの間に設けてもよい。
【００６８】
図７に示す時差検出回路１３−１では、トランジスタＱ３のベース−エミッタ間に抵抗Ｒ２が接続されているので、電圧Ｑ１ｖの時間的な変化ｄＶ／ｄｔが正で検出される。また、抵抗Ｒ２が開放（∞）でも電圧Ｑ１ｖの時間的な変化ｄＶ／ｄｔ＝０、即ち、最小電圧から主スイッチＱ１がオンするまでの時間差が検出される。
【００６９】
図７に示す時差検出回路１３−１において、抵抗Ｒ２を電源ＶｃｃからトランジスタＱ３のベースに接続し、トランジスタＱ３にバイアス電流を流すことにより、主スイッチＱ１の最小電圧の手前でトランジスタＱ３がオンするようになる。しかし、主スイッチＱ１がオンした後も抵抗Ｒ２によりトランジスタＱ３がオンし続けるので、主スイッチＱ１がオンしたことを検出するオン検出回路２１が必要である。
【００７０】
図８に示す時差検出回路１３−２は、主スイッチＱ１がオンしたことを検出するオン検出回路２１、主スイッチＱ１の電圧Ｑ１ｖの時間的な変化ｄＶ／ｄｔを検出する電圧変化検出回路２２、オン検出回路２１の出力と電圧変化検出回路２２の出力とＱ２制御信号Ｑ２ｃとのノアをとり時差検出信号を生成するノア回路ＮＯＲ２を備え、主スイッチＱ１の最小電圧の手前から主スイッチＱ１がオンするまでの時間差を検出する。
【００７１】
図９は図１に示した実施例１の直流変換装置におけるオン検出回路の例１の構成図である。図９に示すオン検出回路２１において、比較器ＣＯＭ１の反転入力端子−には基準電源Ｒｅｆ１が接続され、非反転入力端子＋は主スイッチＱ１のソースと抵抗Ｒ３との接続点に接続されている。比較器ＣＯＭ１の出力端子は、ノア回路ＮＯＲ２に接続されている。
【００７２】
このような構成によれば、主スイッチＱ１がオンして、主スイッチＱ１に電流が流れることにより、主スイッチＱ１のソースに接続された抵抗Ｒ３の両端に電圧が発生し、比較器ＣＯＭ１の非反転入力端子＋に供給される。これにより、基準電源Ｒｅｆ１と比較されて、比較器ＣＯＭ１から出力されるオン信号がＨレベルになる。即ち、主スイッチＱ１に検出抵抗Ｒ３を追加し、主スイッチＱ１がオンしたことを検出することができる。なお、主スイッチＱ１のＦＥＴ内部に電流を検出できるセンスＭＯＳＦＥＴ等を用いても良い。
【００７３】
図１０は図１に示した実施例１の直流変換装置における電圧変化検出回路の例１の構成図である。図１０に示す電圧変化検出回路２２において、比較器ＣＯＭ２の非反転入力端子＋には基準電源Ｒｅｆ２が接続され、反転入力端子−はコンデンサＣｄｖと抵抗Ｒ４との接続点に接続されている。比較器ＣＯＭ２の出力端子は、ノア回路ＮＯＲ２に接続されている。
【００７４】
図１０では、基準電源Ｒｅｆ２の電圧を負にすることで、主スイッチＱ１の最小電圧検出を最小電圧より早く検出できる。なお、図１０に示すコンデンサＣｄｖは、ダイオードを逆バイアスに接続し、その逆バイアス時の接合容量等の容量性の素子を使用しても良い。
【００７５】
図１１は図８に示した時差検出回路の例２におけるＪ−ＫＦＦ（Ｊ−Ｋフリップフロップ）の回路構成図である。図１２にＪ−ＫＦＦの真理値表を示す。図１１において、端子Ｊには電源Ｖｃｃが印加され、リセット端子Ｒには、比較器ＣＯＭ１からの出力が入力され、クロック端子ＣＫには、比較器ＣＯＭ２からの出力が入力され、セット端子Ｓ及び端子Ｋは接地されている。端子Ｑからは時差検出信号Ｔｄｆが出力される。このような構成によれば、Ｑ２制御信号Ｑ２ｃを用いずに、Ｊ−ＫＦＦで時差検出信号を生成することができる。
【００７６】
このように、時差検出回路１３−２を、電圧変化検出回路２２と主スイッチＱ１のオンを検出するオン検出回路２１で構成することができる。
【００７７】
図１３は図１に示した実施例１の直流変換装置における積分回路の例１の構成図である。図１３に示す積分回路２０−１は、抵抗Ｒ６とコンデンサＣ３とが直列に接続されてなり、コンデンサＣ３の一端が接地され、抵抗Ｒ６とコンデンサＣ３との接続点から積分出力Ｉｎｔを第１ディレー回路１４に出力する。
【００７８】
本発明では、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時間差を検出し、その時間差がなくなるように制御している。このため、図１３に示す積分回路２０−１では、短い時間でコンデンサＣ３を充電し放電期間が長くなる。このような制御では精度よく積分できない。また、ＰＦＭ（周波数変調）制御では、放電期間が長くなり、精度が悪くなる。
【００７９】
図１４は図１に示した実施例１の直流変換装置における積分回路の例２の構成図である。図１４では、短いパルスを精度よく積分し、かつ、主スイッチＱ１のスイッチング周波数を変調するＰＦＭ制御でも精度が低下しない積分回路を実現した一例である。
【００８０】
図１４に示す積分回路２０−２は、パルス生成回路２０１と、演算回路２０２とから構成されている。パルス生成回路２０１は、インバータ１２からのＱ２制御信号Ｑ２ｃの立上りエッジを検出する微分回路を構成している。パルス生成回路２０１において、ナンド回路ＮＡＮＤ１の一方の入力端子はインバータ１２に接続され、他方の入力端子は、抵抗Ｒ８及びコンデンサＣ４からなる積分回路並びにインバータＩＮＶ１を介してインバータ１２に接続されている。パルス生成回路２０１は、抵抗Ｒ８及びコンデンサＣ４の時定数により決定されるパルス幅を有するＬレベルの微分信号Ｄｆを生成し、演算回路２０２に出力する。パルス生成回路２０１は、主スイッチＱ１のオン／オフの１周期毎に演算回路２０２による加算結果から一定の値を減算する本発明の第１の演算手段に対応する。
【００８１】
演算回路２０２は、時差検出回路１３の出力を加算する本発明の第２の演算手段に対応し、ダイオードＤ３のカソードと抵抗Ｒ６とコンデンサＣ３の一端とが直列接続されてなり、ダイオードＤ３のアノードは時差検出回路１３の出力端子に接続され、コンデンサＣ３の他端は接地されている。また、抵抗Ｒ６とコンデンサＣ３との接続点は、抵抗Ｒ７の一端に接続され、抵抗Ｒ７の他端はダイオードＤ４のアノードに接続されている。ダイオードＤ４のカソードは、パルス生成回路２０１のナンド回路ＮＡＮＤ１の出力端子に接続されている。さらに、抵抗Ｒ６とコンデンサＣ３の接続点から出力Ｉｎｔが第１ディレー回路１４に出力される。
【００８２】
このような構成によれば、時差検出回路１３の出力に基づき、抵抗Ｒ６とダイオードＤ３を通してコンデンサＣ３に電荷を加算し、スイッチングの一周期で一定のパルスを発生するパルス生成回路２０１により、抵抗Ｒ７とダイオードＤ４でコンデンサＣ３の一定の電荷を減算する。これにより、短いパルスも精度よく積分でき、ＰＷＭ制御でなく、ＰＦＭ制御とした場合でも誤差のない積分回路が実現できる。なお、図１４における加算手段としての抵抗Ｒ６及び減算手段としての抵抗Ｒ７の替わりに定電流源を用いれば、さらに高精度になる。
【００８３】
図１５は図１に示した実施例１の直流変換装置における第１ディレー回路の例１の構成図である。図１５に示す第１ディレー回路１４−１において、誤差増幅器ＯＰ１の反転入力端子−には基準電源Ｒｅｆ３が接続され、誤差増幅器ＯＰ１の非反転入力端子＋には積分出力Ｉｎｔが入力され、誤差増幅器ＯＰ１の出力端子は、抵抗Ｒ９を介してダイオードＤ７のアノードに接続される。ダイオードＤ７のカソードは、抵抗Ｒ１０の一端及びコンデンサＣ５の一端に接続され、抵抗Ｒ１０の他端は電源Ｖｃｃに接続され、コンデンサＣ５の他端は接地されている。制御回路１１の出力は、バッファＢＵＦＦ１を介してダイオードＤ５のカソードに接続され、ダイオードＤ５のアノードはコンデンサＣ５の一端に接続される。時差検出回路１３の出力は、バッファＢＵＦＦ２を介してダイオードＤ６のアノードに接続され、ダイオードＤ６のカソードはコンデンサＣ５の一端に接続される。抵抗Ｒ１０とコンデンサＣ５との接続点はバッファＢＵＦＦ３を介して主スイッチＱ１のゲートに接続される。
【００８４】
図１６は図１５に示した第１ディレー回路の定常状態時及び過渡状態時の各部の信号のタイミングチャートである。図１６（ａ）は定常状態時の各信号のタイミングチャートで、図１６（ｂ）は過渡状態時の各信号のタイミングチャートである。
【００８５】
まず、図１６（ａ）の定常状態時の動作を説明する。誤差増幅器ＯＰ１は、積分回路２０の積分出力Ｉｎｔに比例した電圧を増幅する。時刻ｔ０において、Ｑ１制御信号Ｑ１ｃがＨレベルになると、バッファＢＵＦＦ１の出力がＨレベルになり、誤差増幅器ＯＰ１の出力電圧と抵抗Ｒ９によりコンデンサＣ５が充電される。時刻ｔ０１において、コンデンサＣ５の電圧Ｖｃ５がバッファＢＵＦＦ３の閾値Ｖｔｈに達すると、バッファＢＵＦＦ３の出力がＨレベルになり、時刻ｔ０３において、主スイッチＱ１がオンする。時刻ｔ０１から時刻ｔ０３までは、制御の遅れや駆動回路の遅れによるものである。時差検出回路１３の時差検出信号Ｔｄｆは、時刻ｔ０２からｔ０３において、主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまで時間差を出力する。
【００８６】
また、時差検出回路１３が最小値を検出した時刻ｔ０２において、時差検出回路１３からＨレベルがバッファＢＵＦＦ２に入力されるので、バッファＢＵＦＦ２の出力もＨレベルとなり、コンデンサＣ５は、バッファＢＵＦＦ２とダイオードＤ６により急速に充電される。しかし、時刻ｔ０１において、Ｑ１ゲート信号Ｑ１ｇ（破線部）は、既にＨレベルになっているので、影響しない。
【００８７】
次に、図１６（ｂ）の過渡状態時の動作波形に基づき、過渡状態でパルスバイパルス制御が動作する場合の動作を説明する。過渡状態とは、定常状態から急速に主スイッチＱ１の共振周波数が図１６（ｂ）のように変化した場合である。主スイッチＱ１の共振周波数が高くなると、コンデンサＣ５の電圧Ｖｃ５は、抵抗Ｒ９とダイオードＤ７により時刻ｔ０から充電を開始し上昇するが、時刻ｔ０１前では、バッファＢＵＦＦ３の閾値Ｖｔｈには達しない。
【００８８】
時刻ｔ０１において、時差検出回路１３が、最小電圧を検出して時差検出信号ＴｄｆとしてＨレベルを出力すると、このＨレベル（パルスバイパルス制御信号に対応）がバッファＢＵＦＦ２及びダイオードＤ６を介してコンデンサＣ５に印加される。このため、コンデンサＣ５の電圧Ｖｃ５は瞬時に上昇し、コンデンサＣ５の電圧Ｖｃ５は、バッファＢＵＦＦ３の閾値Ｖｔｈに達するので、時刻ｔ０３において主スイッチＱ１がオンになる。
【実施例２】
【００８９】
次に、本発明の実施例２の直流変換装置を説明する。図１７は実施例２の直流変換装置を示す回路構成図である。図１７に示す実施例２の直流変換装置は、第１の時差検出回路１３ａ、第２の時差検出回路１３ｂとを備え、第２の時差検出回路１３ｂの最小電圧検出感度を第１の時差検出回路１３ａの最小電圧検出感度よりも低くしたことを特徴とする。
【００９０】
第１の時差検出回路１３ａは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間差を検出し、時差検出信号Ｔｄｆａを積分回路２０に出力する。第２の時差検出回路１３ｂは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、時差検出信号Ｔｄｆｂをパルスバイパルス制御信号として第１ディレー回路１４に出力する。
【００９１】
積分回路２０は、第１の時差検出回路１３ａからの時差検出信号Ｔｄｆａを積分して、積分出力を第１ディレー回路１４に出力する。第１ディレー回路１４は、積分回路２０の出力と第２の時差検出回路１３ｂの出力とに基づき主スイッチＱ１のオン時刻を制御する。第１ディレー回路１４は、積分回路２０の出力に基づき第１の時差検出回路１３ａの出力が小さくなるように制御し、かつ、第２の時差検出回路１３ｂの出力に基づきパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【００９２】
実施例２の直流変換装置の定常状態及び過渡状態での動作は、図１に示す実施例１の直流変換装置の定常状態及び過渡状態での動作と略同様である。また、パルスバイパルス制御を行う第２の時差検出回路１３ｂを別に設け、第２の時差検出回路１３ｂの最小電圧検出感度を第１の時差検出回路１３ａの最小電圧検出感度より低くすることで、主スイッチＱ１の最小電圧が静的な変動で急激に変化する場合でもパルスバイパルス制御が動作せずに安定に制御できる。
【００９３】
主スイッチＱ１の最小電圧が静的な変動で急激に変化する場合について、図１８の各信号のタイミングチャートに基づき説明する。
【００９４】
まず、入力電圧や負荷電流がゆっくりと変化した場合には、主スイッチＱ１の電圧Ｑ１ｖが図１８（ａ）の定常状態１から図１８（ｂ）の定常状態２、さらに図１８（ｃ）の定常状態３と変化することがある。例えば、フォワードコンバータで出力電流が小さくなり、フォワードコンバータのトランスの２次側の電流がカットオフに達した場合で、チョークコイルの電流が零になる点が主スイッチＱ１の電圧Ｑ１ｖが下降している点に達すると、トランスの１次側の共振状態が変化する等がある。
【００９５】
このような状態が発生する回路の場合には、図１８（ｃ）のように、最小電圧の発生時刻が時刻ｔ０３から時刻ｔ０に急激に変化することがわかる。このような状態が発生する場合には、時刻ｔ０においてパルスバイパルス制御が動作したり、動作しなかったりするので、不安定な動作になる。
【００９６】
そこで、実施例２では、第２の時差検出回路１３ｂを追加し、第２の時差検出回路１３ｂの最小電圧検出感度を第１の時差検出回路１３ａの最小電圧検出感度より低くすることで、このような静的な変動で最小電圧の発生時刻が急激に変化する場合でも時刻ｔ０においてパルスバイパルスを動作させないように制御し、時刻ｔ０３でパルスバイパルスを動作させることで、安定に動作することができる。
【００９７】
第１の時差検出回路１３ａ及び第２の時差検出回路１３ｂは、図１９に示す時差検出回路１３−３、図２０に示す時差検出回路１３−４のように、１つのコンデンサＣｄｖを有して構成することもできる。
【００９８】
図１９に示す時差検出回路１３−３では、第１の時差検出回路１３ａ用として、抵抗Ｒ６ａ、抵抗Ｒ７、トランジスタＱ４、抵抗Ｒ２、ノア回路ＮＯＲ１が設けられ、第２の時差検出回路１３ｂ用として、抵抗Ｒ６ｂ、抵抗Ｒ８、トランジスタＱ５、抵抗Ｒ４、ノア回路ＮＯＲ２が設けられ、コンデンサＣｄｖ、ダイオードＤ２、ダイオードＤ１１が第１の時差検出回路１３ａ及び第２の時差検出回路１３ｂに対して共通に設けられている。
【００９９】
第１の時差検出回路１３ａ及び第２の時差検出回路１３ｂは、図７に示す時差検出回路１３−１を２つ設けたものと同一構成であるが、抵抗Ｒ６ａと抵抗Ｒ７との接続点がトランジスタＱ４のベースに入力され、抵抗Ｒ６ｂと抵抗Ｒ８との接続点がトランジスタＱ５のベースに入力されている点が異なる。抵抗Ｒ６ａと抵抗Ｒ６ｂとの抵抗値を同一値とし、抵抗Ｒ８の抵抗値を抵抗Ｒ７の抵抗値よりも小さく設定することで、ノア回路ＮＯＲ２の最小電圧検出感度をノア回路ＮＯＲ１の最小電圧検出感度より低くすることができる。
【０１００】
図２０に示す時差検出回路１３−４では、第１の時差検出回路１３ａ用として、定電流源Ｊ１、トランジスタＱ７、ノア回路ＮＯＲ１が設けられ、第２の時差検出回路１３ｂ用として、定電流源Ｊ２、トランジスタＱ８、ノア回路ＮＯＲ２が設けられ、コンデンサＣｄｖ、ダイオードＤ２、トランジスタＱ６が第１の時差検出回路１３ａ及び第２の時差検出回路１３ｂに対して共通に設けられている。
【０１０１】
定電流源Ｊ１の定電流よりも、定電流源Ｊ２の定電流を小さくする設定することで、ノア回路ＮＯＲ２の最小電圧検出感度をノア回路ＮＯＲ１の最小電圧検出感度より低くすることができる。
【０１０２】
また、コンデンサＣｄｖはダイオードを逆バイアスに接続し、その逆バイアス時の接合容量等の容量性の素子を使用しても良い。
【実施例３】
【０１０３】
次に、本発明の実施例３の直流変換装置を説明する。図２１は実施例３の直流変換装置を示す回路構成図である。図２１に示す実施例３の直流変換装置は、時差検出回路１３、電圧変化検出回路２２とを備えたことを特徴とする。即ち、図１７に示す第２の時差検出回路１３ｂを電圧変化検出回路２２に変更したものである。
【０１０４】
電圧変化検出回路２２は、主スイッチＱ１の電圧Ｑ１ｖの時間的な変化ｄＶ／ｄｔを検出し、この電圧Ｑ１ｖの時間的な変化信号をパルスバイパルス制御信号として第１ディレー回路１４に出力する。第１ディレー回路１４は、積分回路２０の出力と電圧変化検出回路２２の出力とに基づき主スイッチＱ１のオン時刻を遅延制御する。第１ディレー回路１４は、積分回路２０の出力に基づき時差検出回路１３の出力が小さくなるように制御し、かつ、電圧変化検出回路２２の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【０１０５】
図２１に示す直流変換装置では、図１７に示す直流変換装置の第２の時差検出回路１３ｂを電圧変化検出回路２２に変更したのみであり、基本的な動作は図１７に示す直流変換装置の動作と同様であるので、ここでは、その説明は省略する。
【０１０６】
また、時差検出回路１３及び電圧変化検出回路２２は、図１９に示す時差検出回路１３−３、図２０に示す時差検出回路１３−４のように、１つのコンデンサＣｄｖを有して構成することもできる。また、コンデンサＣｄｖはダイオードを逆バイアスに接続し、その逆バイアス時の接合容量等の容量性の素子を使用しても良い。
【実施例４】
【０１０７】
次に、本発明の実施例４の直流変換装置を説明する。図２２は実施例４の直流変換装置を示す回路構成図である。図２２に示す実施例４の直流変換装置は、時差検出回路１３、電圧検出回路２３とを備えたことを特徴とする。即ち、図１７に示す第２の時差検出回路１３ｂを電圧検出回路２３に変更したものである。
【０１０８】
電圧検出回路２３は、主スイッチＱ１の電圧Ｑ１ｖを検出する。第１ディレー回路１４は、積分回路２０の出力と電圧検出回路２３の出力とに基づき主スイッチＱ１のオン時刻を遅延制御する。第１ディレー回路１４は、積分回路２０の出力に基づき時差検出回路１３の出力が小さくなるように制御し、かつ、電圧検出回路２３の出力に基づくパルスバイパルス制御信号によりパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【０１０９】
図２２に示す直流変換装置では、図１７に示す直流変換装置の第２の時差検出回路１３ｂを電圧検出回路２３に変更したのみであり、基本的な動作は図１７に示す直流変換装置の動作と同様であるので、ここでは、その説明は省略する。
【０１１０】
図２３は図２２に示した実施例４の直流変換装置における電圧検出回路の例１の構成図である。電圧検出回路２３−１は、主スイッチＱ１の電圧Ｑ１ｖを反転入力端子−に入力し、基準電源Ｒｅｆ３の電圧を非反転入力端子＋に入力する比較器ＣＯＭ３と、比較器ＣＯＭ３の出力と時差検出回路１３からの時差検出信号Ｔｄｆとのノアをとり、ノア出力Ｖｄをパルスバイパルス制御信号として第１ディレー回路１４に出力するノア回路ＮＯＲ３とを有する。
【０１１１】
図２３に示す電圧検出回路２３−１では、時差検出回路１３の出力を利用して、主スイッチＱ１の電圧Ｑ１ｖが最小電圧に達した後に基準電源Ｒｅｆ３で設定された電圧に達すると、パルスバイパルス制御信号を第１ディレー回路１４に送出する。このため、第１ディレー回路１４は、パルスバイパルスで主スイッチＱ１のオン時間を遅延制御できる。
【０１１２】
図２４は図２２に示した実施例４の直流変換装置における電圧検出回路の例２の構成図である。電圧検出回路２３−２は、主スイッチＱ１の電圧Ｑ１ｖを反転入力端子−に入力し、直流電源Ｖｉｎ又はクランプコンデンサＣ２の電圧Ｖｃ２を抵抗Ｒ１２と抵抗Ｒ１３とで分圧した電圧を非反転入力端子＋に入力する比較器ＣＯＭ３と、比較器ＣＯＭ３の出力と時差検出回路１３からの時差検出信号Ｔｄｆとのノアをとり、ノア出力Ｖｄをパルスバイパルス制御信号として第１ディレー回路１４に出力するノア回路ＮＯＲ３とを有する。
【０１１３】
図２４では、図２３に示す基準電源Ｒｅｆ３の電圧を直流電源Ｖｉｎ又はクランプコンデンサＣ２の電圧Ｖｃ２に比例した電圧にした場合であり、その動作は図２３に示す回路の動作と略同様である。
【実施例５】
【０１１４】
次に、本発明の実施例５の直流変換装置を説明する。図２５は実施例５の直流変換装置を示す回路構成図である。図２５に示す実施例５の直流変換装置は、第１の時差検出回路１３ｃ、第２の時差検出回路１３ｄとを備える。
【０１１５】
第１の時差検出回路１３ｃは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、時差検出信号Ｔｄｆａを積分回路２０に出力する。第２の時差検出回路１３ｄは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、時差検出信号Ｔｄｆｂをパルスバイパルス制御信号として第１ディレー回路１４及び積分回路２０に出力する。
【０１１６】
積分回路２０は、第２の時差検出回路１３ｄからのパルスバイパルス制御信号によりパルスバイパルス制御が動作しているとき、第１の時差検出回路１３ｃからの出力と第２の時差検出回路１３ｄからの出力とを積分して、積分出力を第１ディレー回路１４に出力する。第１ディレー回路１４は、積分回路２０の出力と第２の時差検出回路１３ｄの出力とに基づき主スイッチＱ１のオン時刻を制御する。第１ディレー回路１４は、積分回路２０の出力に基づき第１の時差検出回路１３ｃの出力が小さくなるように制御し、かつ、第２の時差検出回路１３ｄの出力に基づくパルスバイパルス制御信号によりパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【０１１７】
図２６は図２５に示した実施例５の直流変換装置における積分回路の例３の構成図である。図２６に示す積分回路２０−３は、パルスバイパルス制御が動作した時に、第１の時差検出回路１３ｃの出力とは別に第２の時差検出回路１３ｄからの出力を加算するものである。
【０１１８】
図２６に示す積分回路２０−３は、図１４に示す積分回路２０−２に対して、さらに、コンデンサＣ３の一端と第２の時差検出回路１３ｄの出力との間に、抵抗Ｒ１３とダイオードＤ１０との直列回路が接続されている点が異なる。
【０１１９】
この構成によれば、パルスバイパルス制御が動作したとき、第２の時差検出回路１３ｄからの出力により、ダイオードＤ１０と抵抗Ｒ１３を介してコンデンサＣ３の電荷が充電される。即ち、コンデンサＣ３の電荷を加算できる。抵抗Ｒ１３の抵抗値を抵抗Ｒ６の抵抗値よりも小さくすることで、より多くの電荷がコンデンサＣ３に供給できる。従って、積分回路２０−３の過渡応答速度が改善される。
【０１２０】
例えば図４（ａ）の定常状態１から図４（ｃ）の定常状態２のように主スイッチＱ１の共振周波数が変化した場合、積分回路２０−３の積分出力Ｉｎｔは図４（ａ）の定常状態１の電圧レベルから図４（ｃ）の定常状態２の電圧レベルに変化する。図４（ｂ）の過渡状態では、第１の時差検出回路１３ｃの出力Ｔｄｆａに基づき積分回路２０−３の出力が上昇して行く。
【０１２１】
積分回路２０−３の出力を素早く変化することが積分回路２０−３の過渡応答が長いということになるが、時差検出回路１３ｃの出力Ｔｄｆａの積分時定数を小さくすると、定常状態で不安定な動作になる。従って、定常状態で安定に動作させるためには、時差検出回路１３ｃの出力Ｔｄｆａの積分時定数を大きくする必要がある。
【０１２２】
実施例５では、パルスバイパルス制御が動作したときに、第２の時差検出回路１３ｄからの出力Ｔｄｆｂ（パルスバイパルス制御信号）に基づき、積分回路２０−３の抵抗Ｒ１３とダイオードＤ１０を介してコンデンサＣ３に電荷を加算できる。従って、図４（ｂ）の過渡状態での積分回路２０−３の電圧がより早く上昇でき、過渡応答が改善される。また、過渡応答が改善されることにより、第１の時差検出回路１３ｃの出力Ｔｄｆａの積分時定数を小さくできるようになり、定常状態でより安定に動作できる。
【実施例６】
【０１２３】
次に、本発明の実施例６の直流変換装置を説明する。図２７は実施例６の直流変換装置を示す回路構成図である。図２７に示す実施例６の直流変換装置は、第１の時差検出回路１３ｅ、第２の時差検出回路１３ｆとを備える。
【０１２４】
第２の時差検出回路１３ｆは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、第２の時差検出信号Ｔｄｆｂをパルスバイパルス制御信号として第１ディレー回路１４に出力する。
【０１２５】
第１ディレー回路１４は、積分回路２０の出力と第２の時差検出回路１３ｆの出力とに基づき主スイッチＱ１のオン時刻を制御する。第１ディレー回路１４は、積分回路２０の出力に基づき第１の時差検出回路１３ｅの出力が小さくなるように制御し、かつ、第２の時差検出回路１３ｆの出力に基づきパルスバイパルスで主スイッチＱ１のオン時刻を制御する。
【０１２６】
第１の時差検出回路１３ｅは、積分回路２０からの積分出力Ｉｎｔに基づき、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、第１の時差検出信号Ｔｄｆａを積分回路２０に出力する。即ち、第１の時差検出回路１３ｅは、主スイッチＱ１が最小電圧に達した時刻を検出する検出感度を、主スイッチＱ１の共振周波数に応じて調整し、共振周波数が高く補助スイッチＱ２がオフした後に主スイッチＱ１が最小電圧に達する時間が短い場合や共振周波数が低く補助スイッチＱ２がオフした後に主スイッチＱ１が最小電圧に達する時間が長い場合でも、常に最小電圧近傍を検出できるようにする。
【０１２７】
第１の時差検出回路１３ｅの出力ＴｄｆａがＨレベルになる時刻は、主スイッチＱ１の電圧変化ｄＶ／ｄｔがｄＶ／ｄｔ＝Ｖｂｅ／（Ｒ２・Ｃｄｖ）になる時刻である。この式は図７に示す基本的な時差検出回路に対応している。Ｖｂｅは図７に示すコンデンサＣｄｖの一端に接続されるトランジスタＱ３のベース−エミッタ間の電圧である。Ｒ２は、トランジスタＱ３のベース−アース間に接続される抵抗である。
【０１２８】
共振周波数が低いときには、主スイッチＱ１の電圧変化ｄＶ／ｄｔは小さいので、最小電圧を検出するには抵抗Ｒ２を大きくして、コンデンサＣｄｖに流れる電流が少ない時刻で最小電圧を検出する必要がある。一方、共振周波数が高い場合には、抵抗Ｒ２を小さくして、コンデンサＣｄｖに流れる電流が大きいところで検出した方が、安定して最小電圧の時刻を検出できる。従って、抵抗Ｒ２の値を共振周波数に応じて変化させ、トランジスタＱ３へのバイアス電流を制御すればよい。
【０１２９】
図２８は図２７に示した実施例６の直流変換装置における時差検出回路の例５の構成図である。図２８に示す時差検出回路１３−５は、第１の時差検出回路１３ｅの１例で、最小電圧検出感度を共振周波数に応じて制御する。
【０１３０】
時差検出回路１３−５において、コンデンサＣｄｖとダイオードＤ２との接続点にはトランジスタＱ１１，Ｑ１２からなるカレントミラー回路のトランジスタＱ１２のコレクタ及びベースが接続され、トランジスタＱ１１，Ｑ１２の各々のエミッタは接地されている。電流源を構成するトランジスタＱ９，Ｑ１０の各々のエミッタは、電源Ｖｃｃに接続され、トランジスタＱ１０のコレクタは、トランジスタＱ１１のコレクタ及びノア回路ＮＯＲ３の一端に接続されている。ノア回路ＮＯＲ３の他端にはＱ２制御信号Ｑ２ｃが入力され、ノア回路ＮＯＲ３の出力からは時差検出信号Ｔｄｆａが出力される。誤差増幅器ＯＰ２の反転入力端子−には基準電源Ｒｅｆ４が入力され、非反転入力端子＋には積分回路２０からの積分出力Ｉｎｔが入力されるようになっている。誤差増幅器ＯＰ２の出力は、抵抗Ｒ１４を介してトランジスタＱ９のベース及びコレクタ並びにトランジスタＱ１０のベースに接続されている。
【０１３１】
このような構成によれば、コンデンサＣｄｖに流れる電流をトランジスタＱ１１、Ｑ１２からなるカレントミラー回路とトランジスタＱ９，Ｑ１０からなる電流源により、電流を比較する。トランジスタＱ９に流れる電流は、誤差増幅器ＯＰ２の出力電圧と抵抗Ｒ１４の抵抗値により決定され、積分回路２０の出力Ｉｎｔが大きくなり、主スイッチＱ１の共振周波数が高いときにはトランジスタＱ９の電流は大きくなる。また、これとは逆に、積分回路２０の出力Ｉｎｔが小さく、共振周波数が低いときにはトランジスタＱ９の電流は小さくなる。従って、共振周波数が変化した場合でも安定に最小値近傍を検出できるので、共振周波数が変化した場合でも常に安定に主スイッチＱ１を最小電圧でオン制御できる。
【実施例７】
【０１３２】
次に、本発明の実施例７の直流変換装置を説明する。図２９は実施例７の直流変換装置を示す回路構成図である。図２９に示す実施例７の直流変換装置は、１次巻線Ｐ１と、１次巻線Ｐ１に結合する２次巻線Ｓ１と、１次巻線Ｐ１に結合する３次巻線Ｓ２とを有するトランスＴａを設け、３次巻線Ｓ２の一端を主スイッチＱ１のソース及び直流電源Ｖｉｎの負極に接続し、３次巻線Ｓ２の他端を、時差検出回路１３及び電圧変化検出回路２２の各々の入力に接続したことを特徴とする。なお、３次巻線Ｓ２は、制御ＩＣの電源電圧を制御するための電源を生成する補助巻線でもよい。
【０１３３】
このような構成によれば、トランスＴａの１次巻線Ｐ１の一端は、安定した直流電源Ｖｉｎに接続されているので、１次巻線Ｐ１間の電圧は、主スイッチＱ１の電圧に比例した電圧が発生する。このため、３次巻線Ｓ２と１次巻線Ｐ１との巻数比をＳ２：Ｐ１＝１：ＮＰとすると、３次巻線Ｓ２には１次巻線Ｐ１の１／ＮＰの電圧が発生する。即ち、主スイッチＱ１の電圧に比例した低い電圧で、時差検出回路１３及び電圧変化検出回路２２を制御できるので、時差検出回路１３や電圧変化検出回路２２を低耐圧部品で構成できる利点がある。
【実施例８】
【０１３４】
次に、本発明の実施例８の直流変換装置を説明する。図３０は実施例８の直流変換装置を示す回路構成図である。図３０に示す実施例８の直流変換装置は、第１の時差検出回路１３ｇ、第２の時差検出回路１３ｂとを備える。
【０１３５】
第１の時差検出回路１３ｇは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、第１の時差検出信号Ｔｄｆａを積分回路２０及び第２ディレー回路１５に出力する。
【０１３６】
第２の時差検出回路１３ｂは、補助スイッチＱ２がオフした後に主スイッチＱ１の最小電圧近傍から主スイッチＱ１がオンするまでの時間を検出し、第２の時差検出信号Ｔｄｆｂをパルスバイパルス制御信号として第１ディレー回路１４に出力する。
【０１３７】
第２ディレー回路１５は、主スイッチＱ１がオフした後、インバータ１２で反転した補助スイッチＱ２用のＱ２制御信号Ｑ２ｃと第１の時差検出回路１３ｇからの時差検出信号とに基づき、遅延させたＱ２ゲート信号Ｑ２ｇを生成し、Ｑ２ゲート信号Ｑ２ｇを補助スイッチＱ２のゲートに印加して補助スイッチＱ２を駆動する。
【０１３８】
図３１は図３０に示した実施例８の直流変換装置における時差検出回路の例６の構成図である。図３１に示す時差検出回路１３−６は、図７に示す時差検出回路１３−１の構成に、さらに、Ｑ１制御信号Ｑ１ｃとトランジスタＱ３のコレクタからの信号とのオアをとり、オア出力ＯＲ１ｏを第２ディレー回路１５に出力するオア回路ＯＲ１を追加したものである。
【０１３９】
図３２は図３０に示した実施例８の直流変換装置における第２ディレー回路の例２の構成図である。図３２に示す第２ディレー回路１５−２は、図５に示す第２ディレー回路１５−１の構成に、さらに、Ｑ２制御信号Ｑ２ｃとオア回路ＯＲ１からのオア出力ＯＲ１ｏとのアンドをとるアンド回路ＡＮＤ１と、このアンド回路ＡＮＤ１の出力にアノードが接続され、カソードが電流源Ｊ１とコンデンサＣ１の一端に接続されたダイオードＤ１１とを設けたものである。
【０１４０】
図３３に実施例８の直流変換装置の定常状態時の各部の信号のタイミングチャートを示す。
【０１４１】
このような構成によれば、時差検出回路１３−６において、トランジスタＱ３は、主スイッチＱ１がオフした後の主スイッチＱ１の電圧上昇によりオンするが、時差検出回路１３−６は、補助スイッチＱ２がオフした後の主スイッチＱ１の最小電圧から主スイッチＱ１がオンするまでの時差を検出する。このため、ノア回路ＮＯＲ１により、トランジスタＱ３からの信号とＱ２制御信号Ｑ２ｃとのノアをとり時差を検出している。
【０１４２】
従って、図３１に示すようなオア回路ＯＲ１により、トランジスタＱ３からの信号とＱ１制御信号Ｑ１ｃとのオアをとると、図３３に示すようなオア出力ＯＲ１ｏが得られる。このオア出力ＯＲ１ｏが図３３に示す第２ディレー回路１５−２のアンド回路ＡＮＤ１に入力される。即ち、アンド回路ＡＮＤ１からの出力により遅延時間を制御することができ、簡単に補助スイッチＱ２のゼロボルトスイッチを達成できる。
【０１４３】
以上説明したように、本発明によれば、主スイッチＱ１の電圧がボトムに達してから、主スイッチＱ１がオンするまでの時間差を検出する時差検出回路１３により有限のパルスを生成し、時差検出回路１３の出力を積分回路２０により平均化し、その積分回路２０の出力により時差検出回路１３のパルスがなくなるように主スイッチＱ１のＱ１制御信号を遅延するので、ボトム検出回路の誤差や外乱による検出点の乱れによる動作の不安定な点を改善すると共に、制御の遅れやスイッチング速度の遅れを補正し、安定、かつ確実に主スイッチＱ１の最小電圧付近で主スイッチＱ１がオンできる。
【０１４４】
また、パルスバイパルス制御により起動時や負荷変動等の過渡的状態において、補助スイッチＱ２がオフした後に主スイッチＱ１の電圧が最小電圧に達するまでの時間が変化する場合でもパルスバイパルス制御により主スイッチＱ１のボトム近傍でオンできる。従って、定常状態から過渡状態に至るすべての状態で、スイッチング損失が少なく、またスイッチングノイズも少なくでき、高効率、低ノイズの直流変換装置を提供できる。
【０１４５】
なお、本発明は前述した実施例に限定されるものではなく、実施例１乃至実施例８の組み合わせであっても良い。また、補助スイッチＱ２に対して、上述した実施例１乃至実施例８の主スイッチＱ１の制御と同一の制御を行っても良い。
【産業上の利用可能性】
【０１４６】
本発明は、ＤＣ−ＤＣ変換型の電源回路やＡＣ−ＤＣ変換型の電源回路に適用可能である。
【図面の簡単な説明】
【０１４７】
【図１】実施例１の直流変換装置を示す回路構成図である。
【図２】実施例１の直流変換装置の定常状態時の各部の信号のタイミングチャートである。
【図３】実施例１の直流変換装置において補助スイッチがオフした後に主スイッチがオンするまでの各信号の拡大波形を示す図である。
【図４】実施例１の直流変換装置の過渡状態時の各部の信号のタイミングチャートである。
【図５】図１に示した実施例１の直流変換装置における第２ディレー回路の例１の構成図である。
【図６】図５に示した第２ディレー回路の動作波形図である。
【図７】図１に示した実施例１の直流変換装置における時差検出回路の例１の構成図である。
【図８】図１に示した実施例１の直流変換装置における時差検出回路の例２の構成図である。
【図９】図１に示した実施例１の直流変換装置におけるオン検出回路の例１の構成図である。
【図１０】図１に示した実施例１の直流変換装置における電圧変化検出回路の例１の構成図である。
【図１１】図８に示した時差検出回路の例２におけるＪ−ＫＦＦの回路構成図である。
【図１２】図１１に示したＪ−ＫＦＦの真理値表である。
【図１３】図１に示した実施例１の直流変換装置における積分回路の例１の構成図である。
【図１４】図１に示した実施例１の直流変換装置における積分回路の例２の構成図である。
【図１５】図１に示した実施例１の直流変換装置における第１ディレー回路の例１の構成図である。
【図１６】図１５に示した第１ディレー回路の定常状態時及び過渡状態時の各部の信号のタイミングチャートである。
【図１７】実施例２の直流変換装置を示す回路構成図である。
【図１８】実施例２の直流変換装置の各定常状態時の各部の信号のタイミングチャートである。
【図１９】図１７に示した実施例２の直流変換装置における時差検出回路の例３の構成図である。
【図２０】図１７に示した実施例２の直流変換装置における時差検出回路の例４の構成図である。
【図２１】実施例３の直流変換装置を示す回路構成図である。
【図２２】実施例４の直流変換装置を示す回路構成図である。
【図２３】図２２に示した実施例４の直流変換装置における電圧検出回路の例１の構成図である。
【図２４】図２２に示した実施例４の直流変換装置における電圧検出回路の例２の構成図である。
【図２５】実施例５の直流変換装置を示す回路構成図である。
【図２６】図２５に示した実施例５の直流変換装置における積分回路の例３の構成図である。
【図２７】実施例６の直流変換装置を示す回路構成図である。
【図２８】図２７に示した実施例６の直流変換装置における時差検出回路の例５の構成図である。
【図２９】実施例７の直流変換装置を示す回路構成図である。
【図３０】実施例８の直流変換装置を示す回路構成図である。
【図３１】図３０に示した実施例８の直流変換装置における時差検出回路の例６の構成図である。
【図３２】図３０に示した実施例８の直流変換装置における第２ディレー回路の例２の構成図である。
【図３３】実施例８の直流変換装置の定常状態時の各部の信号のタイミングチャートである。
【図３４】従来の直流変換装置の一例を示す回路図である。
【図３５】従来の直流変換装置の各部の信号のタイミングチャートである。
【図３６】従来の直流変換装置において補助スイッチがオフした後に主スイッチがオンするまでの各信号の拡大波形を示す図である。
【符号の説明】
【０１４８】
８  平滑回路
１１，１１１  制御回路
１２，１１２  インバータ
１３，１３−１〜１３−６  時差検出回路
１３ａ，１３ｃ，１３ｅ，１３ｇ  第１の時差検出回路
１３ｂ，１３ｄ，１３ｆ  第２の時差検出回路
１４，１４−１，１１４  第１ディレー回路
１５，１５−１，１５−２，１１５  第２ディレー回路
２０，２０−１〜２０−３  積分回路
２１  オン検出回路
２２  電圧変化検出回路
２３  電圧検出回路
３０  負荷
１１３  ボトム検出回路
１５１，１５２  バッファ
２０１  パルス生成回路
２０２，２０２ａ  演算回路
Ｑ１  主スイッチ
Ｑ２  補助スイッチ
Ｑ３〜Ｑ１２  トランジスタ
Ｔ，Ｔａ  トランス
Ｐ１  1次巻線
Ｓ１  ２次巻線
Ｓ２  ３次巻線
ＮＯＲ１〜ＮＯＲ３  ノア回路
ＣＯＭ１〜ＣＯＭ３  比較器
ＮＡＮＤ１  ナンド回路
ＢＵＦＦ１〜ＢＵＦＦ３  バッファ
ＯＲ１  オア回路
ＡＮＤ１  アンド回路
【図１】
2006262566.tif 000003
【図２】
2006262566.tif 000004
【図３】
2006262566.tif 000005
【図４】
2006262566.tif 000006
【図５】
2006262566.tif 000007
【図６】
2006262566.tif 000008
【図７】
2006262566.tif 000009
【図８】
2006262566.tif 000010
【図９】
2006262566.tif 000011
【図１０】
2006262566.tif 000012
【図１１】
2006262566.tif 000013
【図１２】
2006262566.tif 000014
【図１３】
2006262566.tif 000015
【図１４】
2006262566.tif 000016
【図１５】
2006262566.tif 000017
【図１６】
2006262566.tif 000018
【図１７】
2006262566.tif 000019
【図１８】
2006262566.tif 000020
【図１９】
2006262566.tif 000021
【図２０】
2006262566.tif 000022
【図２１】
2006262566.tif 000023
【図２２】
2006262566.tif 000024
【図２３】
2006262566.tif 000025
【図２４】
2006262566.tif 000026
【図２５】
2006262566.tif 000027
【図２６】
2006262566.tif 000028
【図２７】
2006262566.tif 000029
【図２８】
2006262566.tif 000030
【図２９】
2006262566.tif 000031
【図３０】
2006262566.tif 000032
【図３１】
2006262566.tif 000033
【図３２】
2006262566.tif 000034
【図３３】
2006262566.tif 000035
【図３４】
2006262566.tif 000036
【図３５】
2006262566.tif 000037
【図３６】
2006262566.tif 000038