(57)【要約】【課題】メインＣＰＵとサブＣＰＵで協働してモータ制御を行うことで、効率の良いモータ制御を可能とする。【解決手段】メインＣＰＵ側では制御速度が間に合わない（サンプリング周期が短い）高速で、基本的な制御はサブＣＰＵで、その他の制御はメインＣＰＵでと作業分担することにより、サブＣＰＵ側のＲＯＭ・ＲＡＭの容量を小さくし、コストを削減することができるという効果を得る。【選択図】        図２
2006262582.tif 000002
【特許請求の範囲】
【請求項１】
モータで搬送機構を駆動し、当該搬送機構に設けられたエンコーダセンサで送り量を制御する搬送装置において、
装置全体の制御を司るメインＣＰＵと、前記エンコーダセンサから出力されるエンコーダセンサ信号を計数する第１のカウント回路と、前記モータを駆動する第１のモータ駆動回路とを備えた第１の制御手段と、
前記メインＣＰＵの制御下におかれ、モータの搬送動作制御を司るサブＣＰＵ（またはＤＳＰ）と、前記エンコーダセンサから出力されるエンコーダセンサ信号を計数する第２のカウント回路と、前記モータを駆動する第２のモータ駆動回路とを備えた第２の制御手段と、
前記第一の制御手段から出力される第１のモータ駆動信号と、前記第２の制御部から出力される第２のモータ駆動信号とを切換え可能な切換手段を備え、
前記メインＣＰＵは、前記サブＣＰＵに対して移動開始を指示し、それにより、前記サブＣＰＵはモータ制御を行うとともに、前記メインＣＰＵもモータ制御を行うようにしたことを特徴とする搬送装置。
【請求項２】
前記切換手段の切換動作は、前記メインＣＰＵが制御することを特徴とする請求項１記載の搬送装置。
【請求項３】
前記第１の制御手段と第２の制御手段は、前記メインＣＰＵと前記サブＣＰＵの間で種々のデータをやりとりするためのデータＩ／Ｆ手段を介して接続されることを特徴とする請求項１または請求項２記載の搬送装置。
【請求項４】
前記メインＣＰＵは、前記サブＣＰＵに対して、モータを駆動するための駆動条件、および制御パラメータを通知することを特徴とする請求項１または請求項２または請求項３記載の搬送装置。
【請求項５】
前記サブＣＰＵは、前記メインＣＰＵに対して、ステータス情報、およびデバッグ情報を通知することを特徴とする請求項１または請求項２または請求項３または請求項４記載の搬送装置。
【請求項６】
装置内温度を測定する温度センサと、
前記温度センサの測定値に応じて送り量の補正演算を行う演算手段をさらに備えたことを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５記載の搬送装置。
【請求項７】
前記サブＣＰＵは、タイマーを備え、一定周期で前記メインＣＰＵに正常動作中であることを通知することを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６記載の搬送装置。
【請求項８】
前記メインＣＰＵから前記サブＣＰＵに対して割込を発生する割込発生手段をさらに備えたことを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７記載の搬送装置。
【請求項９】
前記サブＣＰＵから前記メインＣＰＵに対して割込を発生する第２の割込発生手段をさらに備えたことを特徴とする請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７または請求項８記載の搬送装置。
【請求項１０】
請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７または請求項８または請求項９記載の搬送装置を備えたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータで搬送機構を駆動し、当該搬送機構に設けられたエンコーダセンサで送り量を制御する搬送装置、および、当該搬送装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
従来、モータで搬送機構を駆動し、当該搬送機構に設けられたエンコーダセンサで送り量を制御する搬送装置おいては、メインＣＰＵ以外に設けられているサブＣＰＵ側にモータによる搬送制御を全て任せていた。そのために以下の課題が生じた。ここで、サブＣＰＵは、マイクロプロセッサ、または、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）である。
【０００３】
すなわち、サブＣＰＵ側はコストを抑えるため、ＲＯＭ・ＲＡＭの容量を少なくしたいが、複雑なモータ制御、数種類もの制御があると、どうしてもＲＯＭ・ＲＡＭの容量を増やさなければならず、コストの増大を招いた。
【０００４】
また、サブＣＰＵ側の開発環境が整っていなく、Ｃコンパイラが無くアセンブラ環境しかない場合、サブＣＰＵ側に複雑なモータ制御、数種類もの制御を全てやらせると、開発時間の増大を招いた。また、仕様確定動作部分と仕様可変動作部分のうち、仕様可変動作部分を開発環境の悪いサブＣＰＵ側で行うと、開発時間の増大を招いた。
【０００５】
また、サブＣＰＵ側に対して、スタートをかけて、動作終了を待つだけなので、メインＣＰＵ側では、搬送制御の動きを途中チェックすることが不可能だった。
【０００６】
また、搬送制御等に異常があり、モータを緊急で止めたいときがあっても、サブＣＰＵ経由でしか、モータの動作を止めることができなかった。
【０００７】
ここで、特許文献１では、スレーブＣＰＵのＲＯＭ・ＲＡＭ容量を減らすために、逐次テーブル群の中から１つを選択してホストＲＯＭからスレーブＲＡＭに転送する技術が紹介されているが、トリガコマンドを基にモータを回転させてしまったら、ホストＣＰＵでは、モータ制御の動きを途中チェックすることは不可能である。
【特許文献１】特許第３０９６１１４号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、かかる実情に鑑みてなされたものであり、上述した不具合を解消することができる搬送装置および画像形成装置を提供すること目的とする。
【課題を解決するための手段】
【０００９】
本発明は、モータで搬送機構を駆動し、当該搬送機構に設けられたエンコーダセンサで送り量を制御する搬送装置において、装置全体の制御を司るメインＣＰＵと、前記エンコーダセンサから出力されるエンコーダセンサ信号を計数する第１のカウント回路と、前記モータを駆動する第１のモータ駆動回路とを備えた第１の制御手段と、前記メインＣＰＵの制御下におかれ、モータの搬送動作制御を司るサブＣＰＵ（またはＤＳＰ）と、前記エンコーダセンサから出力されるエンコーダセンサ信号を計数する第２のカウント回路と、前記モータを駆動する第２のモータ駆動回路とを備えた第２の制御手段と、前記第一の制御手段から出力される第１のモータ駆動信号と、前記第２の制御部から出力される第２のモータ駆動信号とを切換え可能な切換手段を備え、前記メインＣＰＵは、前記サブＣＰＵに対して移動開始を指示し、それにより、前記サブＣＰＵはモータ制御を行うとともに、前記メインＣＰＵもモータ制御を行うようにしたものである。また、前記切換手段の切換動作は、前記メインＣＰＵが制御するようにしたものである。また、前記第１の制御手段と第２の制御手段は、前記メインＣＰＵと前記サブＣＰＵの間で種々のデータをやりとりするためのデータＩ／Ｆ手段を介して接続される。また、前記メインＣＰＵは、前記サブＣＰＵに対して、モータを駆動するための駆動条件、および制御パラメータを通知するようにしたものである。また、前記サブＣＰＵは、前記メインＣＰＵに対して、ステータス情報、およびデバッグ情報を通知するようにしたものである。また、装置内温度を測定する温度センサと、前記温度センサの測定値に応じて送り量の補正演算を行う演算手段をさらに備えたものである。また、前記サブＣＰＵは、タイマーを備え、一定周期で前記メインＣＰＵに正常動作中であることを通知するようにしたものである。また、前記メインＣＰＵから前記サブＣＰＵに対して割込を発生する割込発生手段をさらに備えたものである。また、前記サブＣＰＵから前記メインＣＰＵに対して割込を発生する第２の割込発生手段をさらに備えたものである。
【００１０】
また、請求項１または請求項２または請求項３または請求項４または請求項５または請求項６または請求項７または請求項８または請求項９記載の搬送装置を備えた画像形成装置である。
【発明の効果】
【００１１】
したがって、本発明によれば、メインＣＰＵ側では制御速度が間に合わない（サンプリング周期が短い）高速で、基本的な制御はサブＣＰＵで、その他の制御はメインＣＰＵでと作業分担することにより、サブＣＰＵ側のＲＯＭ・ＲＡＭの容量を小さくし、コストを削減することができるという効果を得る。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の一実施例にかかる搬送装置の概略構成を示している。なお、この搬送装置は、画像形成装置に組み込まれ、記録用紙を搬送するものである。
【００１４】
同図において、搬送ベルト１は、駆動ローラ２の伝導機構３と従動ローラ４の伝導機構５との間に巻回されて駆動される。また、搬送ベルト１の裏面には、白・黒交互のパターン（図示略）からなるリニアスケール６が印刷されている。また、リニアエンコーダセンサ７は、リニアスケール６の白黒パターンを検出して、位置検出信号等を出力するセンサであり、一般的には、基本となる検出信号（Ａ相信号）と、その信号と９０度位相のずれた信号（Ｂ相信号）の２つの信号を出力する。Ａ相信号とＢ相信号の前後関係から回転方向をも検出することができる。
【００１５】
モータ８は、この搬送装置の駆動力を発生するものであり、例えば、ＤＣモータ等から構成される。また、モータ８のモータ軸８ａに設けられた伝達機構９と、搬送ローラ２の伝達機構３との間には、タイミングベルト１０が巻回されており、このタイミングベルト１０を介して、モータ８の駆動力が搬送ローラ２へ伝達される。
【００１６】
また、搬送ローラ２には、搬送ローラ２の回転に伴って回転する円盤状のコードホイール１１が付設されており、このコードホイール１１の外周部には、光が透過しない所と、透過する所とが交互に設けられたロータリスケール１２が形成されている。
【００１７】
また、ロータリエンコーダセンサ１３は、ロータリスケール１２の光が透過しない所と透過する所の境をカウントするセンサであり、一般的には、基本となる検出信号（Ａ相信号）と、その信号と９０度位相のずれた信号（Ｂ相信号）の２つの信号を出力する。Ａ相信号とＢ相信号の前後関係から回転方向をも検出することができる。
【００１８】
なお、ロータリスケール１２が白黒の交互パターンから構成される場合には、ロータリエンコーダセンサ１３は、この交互パターンを検出する機構を備えるようにすればよい。
【００１９】
図２は、本発明の一実施例にかかる搬送装置の制御系の一例を示している。この制御系は、搬送装置の全体の動作制御およびモータ８の補助的な制御を行うためのメイン制御部ＣＴ１と、モータ８の制御を行うサブ制御部ＣＴ２から構成される。
【００２０】
メイン制御部ＣＴ１において、メインＣＰＵ（中央制御装置）２１は、装置全体の制御、および、モータ制御のアシスト制御を行うためのものであり、ＲＯＭ（リード・オンリ・メモリ）２２は、メインＣＰＵ２１が行う制御プログラムや他のデータ等種々のデータを記憶するためのものであり、ＲＡＭ（ランダム・アクセス・メモリ）２３は、メインＣＰＵ２１のワーク領域等を構成するためのものである。
【００２１】
また、操作表示部２４は、この搬送装置を操作したり、種々の情報を表示するためのものであり、温度検出部２５は、装置内温度を測定検出するためのものであり、例えば、サーミスタとＡ／Ｄコンバータ等で構成される。
【００２２】
センサカウンタ部２６は、リニアエンコードセンサ７およびロータリエンコーダセンサ１３から出力される信号を入力して、それぞれの移動量等をカウントするためのものであり、モータ駆動部２７は、モータ８を駆動するイネーブル信号、出力制御のＰＷＭ信号、回転方向信号等の制御信号を生成するためのものである。このモータ制御部２７の出力信号は、セレクタ部４１の一方の入力端に加えられている。
【００２３】
割込送受信部２８は、サブ制御部ＣＴ２に対して割込を発生するとともに、サブ制御部ＣＴ２からの割込信号を受信するためのものである。
【００２４】
汎用入出力部２９は、セレクタ部４１へ選択信号を出力するための汎用Ｉ／Ｏポートである。例えば、この選択信号が「０」ならセレクタ部４１はメイン制御部ＣＴ１から出力される信号を選択し、選択信号が「１」ならセレクタ部４１はサブ制御部ＣＴ２から出力される信号を選択して、次段のモータドライバ４２へ出力し、それにより、モータ８が駆動される。
【００２５】
また、メインＣＰＵ２１、ＲＯＭ２２、ＲＡＭ２３、操作表示部２４、温度検出部２５、センサカウントタ部２６、モータ駆動部２７、割込送受信部２８、および、汎用入出力部２９は、メインバス３０へ接続され、これらの各要素間の情報のやりとりは、このメインバス３０を介して行われる。
【００２６】
サブ制御部ＣＴ２において、サブＣＰＵ（中央制御装置）３１は、モータ制御を行うためのものであり、ＲＯＭ（リード・オンリ・メモリ）３２は、サブＣＰＵ３１が行う制御プログラムや他のデータ等種々のデータを記憶するためのものであり、ＲＡＭ（ランダム・アクセス・メモリ）３３は、サブＣＰＵ３１のワーク領域等を構成するためのものである。
【００２７】
センサカウンタ部３４は、リニアエンコードセンサ７およびロータリエンコーダセンサ１３から出力される信号を入力して、それぞれの移動量等をカウントするためのものであり、モータ駆動部３５は、モータ８を駆動するイネーブル信号、出力制御のＰＷＭ信号、回転方向信号等の制御信号を生成するためのものである。このモータ制御部３５の出力信号は、セレクタ部４１の他方の入力端に加えられている。
【００２８】
割込送受信部３６は、メイン制御部ＣＴ１に対して割込を発生するとともに、メイン制御部ＣＴ１からの割込信号を受信するためのものである。
【００２９】
また、サブＣＰＵ３１、ＲＯＭ３２、ＲＡＭ３３、センサカウンタ部３４、モータ駆動部３５、および、割込送受信部３６は、メインバス３７へ接続され、これらの各要素間の情報のやりとりは、このメインバス３７を介して行われる。
【００３０】
また、データＩ／Ｆ部４０は、メイン制御部ＣＴ１とサブ制御部ＣＴ２との間でデータやコマンドをやり取りするためのものであり、例えば、ハンドシェイクＲＡＭやハンドシェイクレジスタで構成される。メインＣＰＵ２１からサブＣＰＵ３１に伝達するデータは、移動開始信号、モータ駆動条件、制御パラメータ等である。また、サブＣＰＵ３１からメインＣＰＵ２１に伝達するデータは、移動終了信号、ステータス情報、デバッグ情報等である。
【００３１】
以上の構成で、この制御装置の動作について、図３および図４を参照して、説明する。ここで、図３は、メインＣＰＵ２１の動作について、また、図４は、サブＣＰＵ３１の動作について示している。
【００３２】
メインＣＰＵ２１は、リセットが解除される（処理１０１）と、装置全体のイニシャライズを始める（ＲＡＭのチェック、レジスタの初期設定等；処理１０２）。
【００３３】
一連のイニシャライズが終了すると、メインＣＰＵ２１は、リニアスケール６とロータリスケール１２のスケール比率を求める動作を開始する。
【００３４】
まず、メインＣＰＵ２１はセレクタ部４１に対して、メインＣＰＵ２１でモータを駆動できるように汎用入出力部２９の制御信号を決定し、出力する（処理１０３）。
【００３５】
メインＣＰＵ２１にてモータ駆動を開始し（処理１０４）、リニアエンコーダセンサ７およびロータリエンコーダセンサ１３の値をリードして、演算してモータを等速制御状態にする（処理１０５）。
【００３６】
次に、等速状態後にセンサカウンタ部２６のロータリエンコーダセンサ１３の出力信号をカウントするカウンタ（以下、「ロータリエンコーダカウンタ」という）、および、リニアエンコーダセンサ７の出力信号をカウントするカウンタ（以下、「リニアエンコーダカウンタ」という）等をリセットする。そして、ベルトを約１周駆動した時点の、ロータリエンコーダカウンタ、および、リニアエンコーダカウンタの値を取得する（処理１０６）。
【００３７】
このようにして、カウンタ値の取得後はメインＣＰＵ２１によりモータ８の駆動を停止する（処理１０７）。
【００３８】
そして、処理１０６で取得したロータリエンコーダカウンタの値、および、リニアエンコーダカウンタの値等から、リニアスケール６とロータリスケール１２のスケール比率を求める（処理１０８）。
【００３９】
ここからは、通常の紙送り動作になる。通常の紙送り動作は紙を一定値送るだけの単純な動作なので、サブＣＰＵ３１にてモータ駆動を実施する。
【００４０】
１ＪＯＢ（１枚の紙送り等）スタートが開始されたならば（判断１０９の結果がＹＥＳ）、メインＣＰＵ２１は、温度検出部２５にて温度情報を取得する（処理１１０）。そして、温度情報より所定の温度補正をかけ送り量に対するエンコーダセンサパルス数を補正する（処理１１０）。すなわち、何パルス送るかを補正する。
【００４１】
次いで、メインＣＰＵ２１は、セレクタ部４１に対して、サブＣＰＵ３１でモータを駆動できるように汎用入出力部２９の制御信号を決定し、出力する（処理１１２）。
【００４２】
次に、メインＣＰＵ２１はデータＩ／Ｆ部４０に、スタート指示、送り量、駆動条件、制御パラメータ等をライトして、サブＣＰＵ３１に対して割込を発生する（処理１１３）。以降は、サブＣＰＵからの割込受信待ちになる（処理１１４）。
【００４３】
そして、メインＣＰＵ２１は割込送受信部２８にてサブＣＰＵ３１からの割込を受信したら（判断１１５の結果がＹＥＳ）、データＩ／Ｆ部４０をリードする（処理１１６）。
【００４４】
ここで、通知された内容が、移動終了フラグではなく（判断１１８の結果がＮＯ）、タイマ割込毎のステータス情報・デバッグ情報の場合は、その情報をＲＡＭ２２に取り込む（処理１１７）。例えば、正常動作フラグの場合は、例えば、割込毎にフラグが反転しているかどうかの判定を行う。反転していれば正常に動作中とみなし、反転していなければサブＣＰＵに異常があったと判定する。また、エラー情報のフラグが立っていればメインＣＰＵ側はエラー処理をおこなう。
【００４５】
一方、移動終了フラグが立っていたら（判断１１８の結果がＹＥＳ）、サブＣＰＵ３１はエラー無く紙送りを終了したと見なす。そして、その移動で１ＪＯＢ終了していなければ（判断１１９の結果がＮＯ）、処理１１３へ戻り、メインＣＰＵ２１は、再度、データＩ／Ｆ部４０に、スタート指示、送り量、駆動条件、制御パラメータ等をライトして、サブＣＰＵ３１に対して割込を発生する。
【００４６】
また、１ＪＯＢ終了ならば（判断１１９の結果がＹＥＳ）、判断１０９へ戻り、次の１ＪＯＢスタート待ちになる。
【００４７】
一方、サブＣＰＵ３２は、リセット後、割込受信待ち状態になり（判断２０１のＮＯループ）、メインＣＰＵ２１からの割込信号を待つ。割込信号を受信したら（判断２０１の結果がＹＥＳ）、データＩ／Ｆ部４０をリードする（処理２０２）。スタート指示のフラグが立っていたならば（判断２０３の結果がＹＥＳ）、送り量、駆動条件、制御パラメータを考慮して、モータ駆動を開始する。ここで、サブＣＰＵは内部にタイマを持ち、タイマ割込毎にサブＣＰＵ３１の内部のステータス情報・デバッグ情報・エラー情報・正常動作フラグをデータＩ／Ｆ部４０にライトし（処理２０４）、メインＣＰＵ２１に対して割込を発生させる。
【００４８】
サブＣＰＵは移動を終了したら（判断２０５の結果がＹＥＳ）、データＩ／Ｆ部４０に移動終了のフラグをセットして、メインＣＰＵに対して割込を発生し、次の割込受信待ちになる（処理２０６）。
【００４９】
図５は、メインＣＰＵ２１の動作の他の例を示している。
【００５０】
メインＣＰＵ２１は、リセットが解除される（処理３０１）と、装置全体のイニシャライズを始める（ＲＡＭのチェック、レジスタの初期設定等；処理３１０２）。
【００５１】
一連のイニシャライズが終了すると、メインＣＰＵ２１は、リニアスケール６とロータリスケール１２のスケール比率を求める動作を開始する。
【００５２】
まず、メインＣＰＵ２１はセレクタ部４１に対して、メインＣＰＵ２１でモータを駆動できるように汎用入出力部２９の制御信号を決定し、出力する（処理３０３）。
【００５３】
メインＣＰＵ２１にてモータ駆動を開始し（処理３０４）、リニアエンコーダセンサ７およびロータリエンコーダセンサ１３の値をリードして、演算してモータを等速制御状態にする（処理３０５）。
【００５４】
次に、等速状態後にセンサカウンタ部２６のロータリエンコーダセンサ１３の出力信号をカウントするカウンタ（以下、「ロータリエンコーダカウンタ」という）、および、リニアエンコーダセンサ７の出力信号をカウントするカウンタ（以下、「リニアエンコーダカウンタ」という）等をリセットする。そして、ベルトを約１周駆動した時点の、ロータリエンコーダカウンタ、および、リニアエンコーダカウンタの値を取得する（処理３０６）。
【００５５】
このようにして、カウンタ値の取得後はメインＣＰＵ２１によりモータ８の駆動を停止する（処理３０７）。
【００５６】
そして、処理３０６で取得したロータリエンコーダカウンタの値、および、リニアエンコーダカウンタの値等から、リニアスケール６とロータリスケール１２のスケール比率を求める（処理３０８）。
【００５７】
ここからは、通常の紙送り動作になる。通常の紙送り動作は紙を一定値送るだけの単純な動作なので、サブＣＰＵ３１にてモータ駆動を実施する。
【００５８】
１ＪＯＢ（１枚の紙送り等）スタートが開始されたならば（判断３１１の結果がＹＥＳ）、メインＣＰＵ２１は、温度検出部２５にて温度情報を取得する（処理３１２）。そして、温度情報より所定の温度補正をかけ送り量に対するエンコーダセンサパルス数を補正する（処理３１３）。すなわち、何パルス送るかを補正する。
【００５９】
次いで、メインＣＰＵ２１は、セレクタ部４１に対して、サブＣＰＵ３１でモータを駆動できるように汎用入出力部２９の制御信号を決定し、出力する（処理３１４）。
【００６０】
次に、メインＣＰＵ２１はデータＩ／Ｆ部４０に、スタート指示、送り量、駆動条件、制御パラメータ等をライトして、サブＣＰＵ３１に対して割込を発生する（処理３１５）。以降は、サブＣＰＵからの割込受信待ちになる（処理３１６）。
【００６１】
また、この割込待ちの間に、装置内の何らかのトラブルにより、モータ緊急停止を実施しなければならないとき、モータ制御信号に停止をセットする。
【００６２】
すなわち、メインＣＰＵ２１はセレクタ部４０に対して、メインＣＰＵ２１でモータを駆動できるように汎用入出力部２９の制御信号を決定し、出力する（処理３２３）。
【００６３】
そして、モータ停止信号が出力する（処理３２４）。これにより、モータ８は停止する。
【００６４】
最後に、メインＣＰＵ２１は、所定のエラー処理（処理３２５）を実行して、動作を終了する。
【００６５】
このようにして、本実施例では、モータによる搬送制御を司るのは基本的にはサブＣＰＵ側だが、メインＣＰＵ側でも同じモータを駆動でき、エンコーダセンサ信号をモニター可能にすることにより、数種類もの制御のうち、メインＣＰＵ側では制御速度が間に合わない（サンプリング周期が短い）高速で、基本的な制御はサブＣＰＵで、その他の制御はメインＣＰＵでと作業分担することにより、サブＣＰＵ側のＲＯＭ・ＲＡＭの容量を小さくし、コストを削減することが可能となる。
【００６６】
また、サブＣＰＵ側では高速で基本的なモータ制御を行い、その他の制御はメインＣＰＵでと作業分担することにより、ソフト開発環境のよくないサブＣＰＵ側の開発時間の増大を防ぐことが可能となる。また、仕様確定動作部分と仕様可変動作部分のうち、仕様可変動作部分はメインＣＰＵ側でモータ制御を担当し、仕様確定動作部分だけサブＣＰＵ側で担当するようにすることにより、サブＣＰＵ側の開発時間の増大を防ぐことが可能となる。
【００６７】
また、サブＣＰＵがモータ搬送制御中でも、メインＣＰＵ側で搬送制御の動きを途中チェックするようにする事が可能となる（メインＣＰＵは自分のエンコーダセンサ信号カウント回路を見に行くことにより）。
【００６８】
また、搬送制御等に異常があり、モータを緊急で止めたいときにサブＣＰＵ経由ではなく、直接メインＣＰＵ側がモータを停止させることが可能になる。
【００６９】
また、メイン制御部からのモータ駆動信号と、サブ制御部からのモータ駆動信号とを切換えするセレクタの制御信号をメインＣＰＵが制御するようにしているので、モータ駆動制御をメインＣＰＵ側で行うのか、サブＣＰＵ側で行うのかをメインＣＰＵが決定、制御できるようになる。
【００７０】
また、ハンドシェイクレジスタやハンドシェイクＲＡＭ等のデータＩ／Ｆ部を備え、メインＣＰＵとサブＣＰＵ間でコマンドやデータのやり取りをする手段を備えているので、メインＣＰＵからサブＣＰＵ側に、サブＣＰＵ側からメインＣＰＵ側にと、スタートの指示を送ったり、移動終了を知らせることが可能になる。
【００７１】
また、メインＣＰＵからサブＣＰＵに指示するデータは、モータを駆動するための駆動条件、および制御パラメータであるので、サブＣＰＵ側は、一駆動毎に、メインＣＰＵ側から指示された駆動条件、および制御パラメータにてモータ搬送制御をすることが可能になる。
【００７２】
また、サブＣＰＵからメインＣＰＵに伝達するデータは、ステータス情報、およびデバッグ情報であるので、メインＣＰＵ側はサブＣＰＵのタイマ割込毎のステータス情報、位置・速度などのデバッグ情報を知ることが可能になる。
【００７３】
また、装置内温度を測定する温度センサを備え、送り量の補正演算を行う手段を備えているので、メインＣＰＵは温度補正後の送り量をサブＣＰＵ側に指定する事が可能になる。
【００７４】
また、サブＣＰＵは、タイマーを備え、一定周期でメインＣＰＵに正常動作中であることを知らせる手段を備えているので、メインＣＰＵはサブＣＰＵが正常に動作しているのかを知ることが可能になる。
【００７５】
また、メインＣＰＵからサブＣＰＵに対して割込を掛ける手段を備えているので、サブＣＰＵ側は移動命令等がデータＩ／Ｆ（ハンドシェイクＲＡＭ・ハンドシェイクレジスタ）に書かれたことを知る事が可能になる。
【００７６】
また、サブＣＰＵからメインＣＰＵに対して割込を掛ける手段を備えているので、メインＣＰＵ側は、移動終了、ステータス情報等がデータＩ／Ｆに書かれたことを知ることが可能になる。
【図面の簡単な説明】
【００７７】
【図１】本発明の一実施例にかかる搬送装置の概略構成を示した概略構成図。
【図２】本発明の一実施例にかかる搬送装置の制御系の一例を示したブロック図。
【図３】メインＣＰＵ２１の動作の一例を示したフローチャート。
【図４】サブＣＰＵ３１の動作の一例を示したフローチャート。
【図５】メインＣＰＵ２１の動作の一例を示したフローチャート（図６に続く）。
【図６】メインＣＰＵ２１の動作の一例を示したフローチャート（図５の続き）。
【符号の説明】
【００７８】
２１  メインＣＰＵ
２９  汎用入出力部
３１  サブＣＰＵ
４０  データＩ／Ｆ部
４１  セレクタ部
【図１】
2006262582.tif 000003
【図２】
2006262582.tif 000004
【図３】
2006262582.tif 000005
【図４】
2006262582.tif 000006
【図５】
2006262582.tif 000007
【図６】
2006262582.tif 000008