(57)【要約】【課題】ＡｌもしくはＩｎを含む化合物半導体層の上に積層されたＡｌもしくはＩｎを含まない化合物半導体層を選択的に除去する工程において、アンダーカットが生じず、且つ、孤立パターン部と密集パターン部における加工形状差の生じにくい、ドライエッチング方法を提供する。【解決手段】前記ドライエッチング工程にて、エッチング装置の下部電極温度を１０℃以下に制御しドライエッチングを行うことにより、副生成物の揮発を抑制し、より安定した側壁保護効果が得られ、疎部、密部における加工形状差の少ない均一なエッチング形状が得られる。また、副生成物は温度の低い基板へ選択的に堆積するためドライエッチング装置のチャンバー内には付着せず、デポ生成ガスを使用した場合のデメリットである、雰囲気変動およびパーティクルの発生による、メンテサイクルの短命化を回避できる。【選択図】図３
2006165373.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ含有化合物半導体層の上に積層された非Ｉｎ含有化合物半導体層または、Ａｌ含有化合物半導体層の上に積層された非Ａｌ含有化合物半導体層を選択的にエッチングするドライエッチング方法において、
プラズマ中に塩素系ガスを含む混合ガスを用いて、ドライエッチング装置の下部電極温度を１０℃以下に制御してエッチングを行うことを特徴とするドライエッチング方法。
【請求項２】
塩素系ガスが塩素である事を特徴とする請求項１記載のドライエッチング方法。
【請求項３】
塩素系ガスが四塩化珪素である事を特徴とする請求項１記載のドライエッチング方法。
【請求項４】
ＩｎＧａＰ層またはＡｌＧａＡｓ上に、ＧａＡｓ層、及びＩｎＧａＡｓ層を順次積層した構造を有するヘテロバイポーラトランジスタを製造する方法において、
エッチングマスクを形成する第１の工程と、前記第１の工程にて形成したエッチングマスクを用いてＩｎＧａＡｓ層を選択的にエッチングする第２の工程と、前記第２の工程後にＧａＡｓ層を選択的にドライエッチングしてエミッタ形成する第３の工程を有し、前記第３の工程のドライエッチングが請求項１記載のドライエッチング方法を用いることを特徴とする半導体装置の製造方法。
【請求項５】
第２の工程と第３の工程の間で、半導体装置が大気に曝される事なく、連続して減圧条件下にて処理される事を特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法において、特にＡｌもしくはＩｎを含む化合物半導体層の上に積層された、ＡｌもしくはＩｎを含まない化合物半導体層を選択的に除去するドライエッチング方法とこれを用いた半導体装置の製造方法、半導体装置に関する。
【背景技術】
【０００２】
ＡｌＧａＡｓもしくはＩｎＧａＰ層上のＧａＡｓ層を選択的に除去するドライエッチング方法は、主にＨＥＭＴ (High Electron Mobility Transistor)のゲート・リセス形成工程への適用技術として報告がなされている。ＣＦＣ系ガスを用いた報告（特許文献１参照）や、更に、形状制御するために、Ｓ/Ｃｌ/Ｎ系混合ガス等のデポ生成ガスによって側壁保護効果を図った報告がある（特許文献２参照）。
【０００３】
近年、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：heterojunction bipolar transistor）は高速動作が可能であるため、高周波用トランジスタとして適しており、移動体通信などに用いられる高周波用増幅器として使用されている。特に、高出力用として、エミッタがマルチフィンガー構造のバイポーラトランジスタが採用されている。
【特許文献１】特開平５−８２５６０号公報
【特許文献２】特開平５−１６６７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＩｎＧａＰ／ＧａＡｓＨＢＴのマルチフィンガーエミッタ構造を形成するために、ＩｎＧａＰ層上のＧａＡｓ層を選択的に除去するドライエッチング方法として、デポ生成ガスを添加する方法を用いると、エミッタフィンガーパターンが微細な密集パターンであるため、ガスの入れ替りが起こりにくく、十分な側壁保護効果が得られず図７に示すようなアンダーカット１２が生じる。アンダーカットは加工制御性の低下や表面準位の悪化を招き、デバイス特性を劣化させ、さらに上層に形成される絶縁膜間とのボイドの要因となり、信頼性を低下させる。
【０００５】
また従来方法であるデポ生成ガスを用いた場合、エッチングチャンバー内にもデポ付着が発生し、チャンバー内雰囲気変動やパーティクルの発生原因となり、メンテサイクルの短命化が生じる。さらに孤立パターン部と密集パターン部にてデポ付着量に差が発生し、形状差（寸法差）が生じる。
【課題を解決するための手段】
【０００６】
以上の課題を解決する方法としてエッチング装置の下部電極温度を１０℃以下に制御しドライエッチングを行うことにより、副生成物の揮発を抑制し、より安定した側壁保護効果が得られる。
【０００７】
また、副生成物は温度の低い基板へ選択的に堆積するためドライエッチング装置のチャンバー内には付着せず、デポ生成ガスを使用した場合のデメリットであるメンテサイクルの短命化を回避できる。
【発明の効果】
【０００８】
本発明に係るドライエッチング方法を用いると、従来のデポ生成ガス添加による方法では困難であった、密集パターン部におけるアンダーカットの抑制が可能となる。
【０００９】
また従来技術はチャンバー内全体に副生成物が付着し、メンテサイクルの短命化が副作用として生じる事に対し、本発明の思想は基板へ選択的に堆積させるため、前記のデメリットは生じない。
【００１０】
また従来技術はデポ生成ガスの供給密度が、エッチングパターンに影響されるため、疎部と密部との形状差（寸法差）が生じるが、本発明の思想は基板冷却温度にて副生成物の揮発を抑制するため、疎部と密部との形状差（寸法差）は生じにくく、均一なエッチング形状が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係るドライエッチング方法について、図面を参照しながら説明する。本実施形態は、本願の発明をマルチフィンガーのエミッタ構造のＨＢＴにおいて、複数のエミッタメサを形成する工程に適用するものである。
【００１２】
まず、ＧａＡｓ系化合物半導体からなるウエハ７について図１を用いて説明する。このウエハ７は図１に示すように、コレクタ層とベース層を順次積層したＧａＡｓからなるエピ基板１上にエミッタ層となるＩｎＧａＰ層２、ＧａＡｓ層３、ＩｎＧａＡｓ層４とがエピタキシャル成長されて順次積層されてなる。ここでＩｎＧａＰ層２はＡｌＧａＡｓ層でもよい。またウエハ７には、所定の形状にパターニングされたレジストマスク５がさらに積層されている。
【００１３】
上述のようなウエハ７を図５に示すように、ドライエッチング装置のチャンバー９内に導入する。第１ステップにて、塩素／アルゴン混合ガスを用いて、プラズマ放電下にてＩｎＧａＡｓ層４をパターニング通りに除去する。このときＧａＡｓ層３の膜厚の１／２程度までエッチングは進行してもよい（図２）。
【００１４】
次に第２ステップにて、ドライエッチング装置の下部電極８の温度が１０℃以下に制御された状態で、塩素系ガス（例えば四塩化珪素）を含む混合ガスの雰囲気下にてプラズマ放電させ、ドライエッチング処理を行う。なお、上述の第１ステップと第２ステップは別のチャンバーでもよい。
【００１５】
ところでこの第２ステップにおいて下部電極８の温度を１０℃以下にすると、図６に示すように、アンダーカット量は下部電極温度に大きく影響され、１０℃近傍を境界にして、低温側ではアンダーカットは発生しなくなる。これは側壁保護膜となり得る副生成物であるポリマー６の揮発が抑制されるためである。
【００１６】
以上の方法により処理されたウエハ７のＧａＡｓ層３はアンダーカットの無い垂直または順テーパの形状に加工される（図３）。
【００１７】
第３ステップにてウエット洗浄処理を行い、ポリマー６を除去し、第４ステップにてレジスト除去処理を行い、ウエハ７の形状加工が完了する（図４）。
【００１８】
この実施形態によると、ＩｎＧａＰ層２上のＧａＡｓ層３を選択的に除去する工程において、高い選択比を維持しながら順テーパおよび垂直形状に加工することが可能なため、表面準位が少なく、加工制御性に優れたＨＢＴの複数のエミッタメサ形成加工が可能となる。
【００１９】
なお、上記実施形態においてエミッタメサ形成するためのエッチングマスクとしてレジストを用いたが、エミッタ層をエピタキシャル成長させ、更に全表面にエミッタ電極となるＷＳｉ層を形成し、さらに、レジストをマスクとしてエミッタ電極を分離加工形成したのち、ＷＳｉ電極をマスクとしてエミッタメサ形成しても良い。
【００２０】
また、なお、本発明の方法はＨＢＴのエミッタ分離加工だけでなく、ＨＥＭＴのゲート・リセス形成工程等にも適用できる。
【産業上の利用可能性】
【００２１】
以上説明したように、本発明は、ＨＢＴのエミッタメサを形成する分離加工に有用である。
【図面の簡単な説明】
【００２２】
【図１】エッチング処理前のウエハを示す概略断面図
【図２】第１ステップのＩｎＧａＡｓ層、及びＧａＡｓ層エッチング後のウエハを示す概略断面図
【図３】第２ステップのＧａＡｓ層エッチング後のウエハを示す概略断面図
【図４】第３ステップ及び第４ステップの、ウエット洗浄処理及びレジスト除去処理後のウエハを示す概略断面図
【図５】ドライエッチング装置の概略図
【図６】下部電極温度とアンダーカット量の関係を示すグラフ
【図７】従来方法にて処理を行った、アンダーカットの状態を示すウエハの概略断面図
【符号の説明】
【００２３】
１  エピ基板
２  ＩｎＧａＰ層
３  ＧａＡｓ層
４  ＩｎＧａＡｓ層
５  レジストマスク
６  ポリマー（堆積物）
７  ウエハ
８  下部電極
９  エッチングチャンバー
１０  誘導磁場発生コイル
１１  ガス導入口
１２  アンダーカット
【図１】
2006165373.tif 000003
【図２】
2006165373.tif 000004
【図３】
2006165373.tif 000005
【図４】
2006165373.tif 000006
【図５】
2006165373.tif 000007
【図６】
2006165373.tif 000008
【図７】
2006165373.tif 000009