(57)【要約】【課題】入力された演算桁数で演算を行い、求められた演算結果の正確な桁落ち桁数を検出し、その桁落ちを知らしめる演算制御装置を実現すること。【解決手段】グラフ関数電卓は、ユーザーにより入力された演算桁数で、指定された演算種類の演算を実行する。その際、その演算により桁落ちした桁落ち桁数を検出する。そして、演算結果と共に、検出した桁落ち桁数を表示する。【選択図】図９
2006065789.tif 000002
【特許請求の範囲】
【請求項１】
演算桁数をユーザー操作に従って入力する演算桁数入力手段と、
演算の種類をユーザー操作に従って指定する演算種類指定手段と、
この演算種類指定手段により指定された種類の演算を、前記演算桁数入力手段により入力された演算桁数で実行する演算実行手段と、
この演算実行手段による演算実行により桁落ちした桁落ち桁数を検出する桁落ち桁数検出手段と、
この桁落ち桁数検出手段により検出された桁落ち桁数を、前記演算実行手段による演算結果と共に表示する制御を行う表示制御手段と、
を備えることを特徴とする演算制御装置。
【請求項２】
前記表示制御手段は、前記演算実行手段による演算結果の内、桁落ちした桁とそれ以外の桁とを異なる表示形態で表示する制御を行う識別表示制御手段を有することを特徴とする請求項１に記載の演算制御装置。
【請求項３】
前記演算実行手段は、前記演算桁数入力手段により入力された演算桁数に所定の追加桁数を追加した追加演算桁数で演算を再実行する追加演算実行手段を有し、
前記桁落ち桁数検出手段は、この追加演算実行手段による演算結果の各桁の値と前記演算実行手段による演算結果の各桁の値とを比較し、値が一致しない桁の数を桁落ち桁数として検出する値比較桁落ち桁数検出手段であることを特徴とする請求項１又は２に記載の演算制御装置。
【請求項４】
前記表示制御手段は、前記演算実行手段による演算結果と前記追加演算実行手段による演算結果とを併せて表示する制御を行う同時表示制御手段を有することを特徴とする請求項３に記載の演算制御装置。
【請求項５】
前記表示制御手段は、前記値比較桁落ち桁数検出手段により検出された桁落ち桁数と前記演算桁数入力手段により入力された演算桁数との和が、前記追加演算実行手段により演算された追加演算桁数以下である場合に、前記追加演算実行手段による演算結果を、前記演算桁数に丸めて表示する制御を行う丸め表示制御手段を有することを特徴とする請求項３に記載の演算制御装置。
【請求項６】
コンピュータに、
演算桁数をユーザー操作に従って入力する演算桁数入力機能と、
演算の種類をユーザー操作に従って指定する演算種類指定機能と、
この演算種類指定機能により指定された種類の演算を、前記演算桁数入力機能により入力された演算桁数で実行する演算実行機能と、
この演算実行機能による演算実行により桁落ちした桁落ち桁数を検出する桁落ち桁数検出機能と、
この桁落ち桁数検出機能により検出された桁落ち桁数を、前記演算実行機能による演算結果と共に表示する制御を行う表示制御機能と、
を実現させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算制御装置及びプログラムに関する。
【背景技術】
【０００２】
従来より、種々の演算制御装置が存在し、四則演算・累積計算等の演算を高速に実行できるものも知られている。特に、複雑な浮動小数点演算を行わせる必要がある場合に、ユーザーはこの演算制御装置に演算を行わせることが多々ある。浮動小数点演算を行う場合の最も一般的な演算規格としては、ＡＮＳＩ／ＩＥＥＥ７５４−１９５８標準（「ＩＥＥＥ７５４」）がよく知られており、単精度（３２ビット）、倍精度（６４ビット）、拡張倍精度（９６ビット）の３種類で浮動小数点演算を行わせることが可能である。
【０００３】
しかし、これらの精度を用いて浮動小数点演算を行わせる場合に、値の近い数値間での減算等においては、演算桁数の制約により有効桁数が極端に少なくなる所謂「桁落ち」が発生するという問題が生じる。この「桁落ち」を説明するために、減算「１．００１２３3−１」を有効桁数８桁で行わせる場合を考える。
【０００４】
先ず「１．００１２３3」は、有効桁数８桁では「１．００３６９４５」と求められる。よって、この値を用いると、演算結果は「１．００３６９４５−１＝０．００３６９４５」となり、有効桁数が８桁から５桁に減少する。つまり、この例では３桁の桁落ちが発生したことになる。
【０００５】
通常、演算制御装置においては、減算等で演算結果の最上位桁の値が「０」となった場合に、ビットのシフトを行うことでこれを「０」以外の値にする正規化処理を行うことが一般的であり、上記の例においては演算結果を「３．６９４５０００  ｅ−３」として表現する場合が多い。このため、従来の演算システムでは、この正規化処理のために演算処理が遅延してしまうという問題があった。
【０００６】
そこで、減算等の演算を実行する前に桁落ちを予測することにより、遅延無く正規化処理を行い、演算処理を高速化する演算制御装置がいろいろと考案されている（例えば、特許文献１。）。
【特許文献１】特開２０００−３２２２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の演算制御装置は、桁落ちを予め予測することで遅延無く正規化処理を行い演算処理を高速化しているが、演算により求められた演算結果の正確な桁落ち桁数を検出するものではないため、誤った桁落ち予測が行われる場合もあり得る。また、桁落ちを予測した場合に、その桁落ちの発生を予測したことを知らしめる手段を具備していないために、ユーザーは求められた演算結果が、桁落ちが発生すると予測されて演算された結果なのかどうかを知ることができなかった。また、そもそも桁落ちを予測するものであるため、正確な桁落ち桁数や正確な有効桁数を知らせることはできなかった。
【０００８】
本発明はこのような課題に鑑みて為されたものであり、その目的とするところは、入力された演算桁数で演算を行い、求められた演算結果の正確な桁落ち桁数を検出し、その桁落ちを知らしめる演算制御装置を実現することである。
【課題を解決するための手段】
【０００９】
以上の課題を解決するために、請求項１に記載の演算制御装置は、
演算桁数をユーザー操作に従って入力する演算桁数入力手段（例えば、図２の入力部３０；図６のステップＡ１）と、
演算の種類をユーザー操作に従って指定する演算種類指定手段（例えば、図２の入力部３０；図６のステップＡ３）と、
この演算種類指定手段により指定された種類の演算を、前記演算桁数入力手段により入力された演算桁数で実行する演算実行手段（例えば、図２の十進演算器７０；図６のステップＡ７）と、
この演算実行手段による演算実行により桁落ちした桁落ち桁数を検出する桁落ち桁数検出手段（例えば、図２のＣＰＵ２０；図６のステップＡ１３）と、
この桁落ち桁数検出手段により検出された桁落ち桁数を、前記演算実行手段による演算結果と共に表示する制御を行う表示制御手段（例えば、図２のＣＰＵ２０；図６のステップＡ１７、Ａ２１）と、
を備えることを特徴としている。
【００１０】
請求項２に記載の発明は、請求項１に記載の演算制御装置であって、
前記表示制御手段は、前記演算実行手段による演算結果の内、桁落ちした桁とそれ以外の桁とを異なる表示形態で表示する制御を行う識別表示制御手段（例えば、図２のＣＰＵ２０；図６のステップＡ３３）を有することを特徴としている。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の演算制御装置であって、
前記演算実行手段は、前記演算桁数入力手段により入力された演算桁数に所定の追加桁数を追加した追加演算桁数で演算を再実行する追加演算実行手段（例えば、図２の十進演算器７０；図６のステップＡ９）を有し、
前記桁落ち桁数検出手段は、この追加演算実行手段による演算結果の各桁の値と前記演算実行手段による演算結果の各桁の値とを比較し、値が一致しない桁の数を桁落ち桁数として検出する値比較桁落ち桁数検出手段（例えば、図２のＣＰＵ２０；図６のステップＡ１３）であることを特徴としている。
【００１２】
請求項４に記載の発明は、請求項３に記載の演算制御装置であって、
前記表示制御手段は、前記演算実行手段により求められた演算結果と前記追加演算実行手段により求められた演算結果とを併せて表示する制御を行う同時表示制御手段（例えば、図２のＣＰＵ２０；図６のステップＡ１７、Ａ２９）を有することを特徴としている。
【００１３】
請求項５に記載の発明は、請求項３に記載の演算制御装置であって、
前記表示制御手段は、前記値比較桁落ち桁数検出手段により検出された桁落ち桁数と前記演算桁数入力手段により入力された演算桁数との和が、前記追加演算実行手段により演算された追加演算桁数以下である場合に、前記追加演算実行手段による演算結果を、前記演算桁数に丸めて表示する制御を行う丸め表示制御手段（例えば、図２のＣＰＵ２０；図１２のステップＢ１５〜Ｂ２３）を有することを特徴としている。
【００１４】
請求項６に記載のプログラムは、
コンピュータに、
演算桁数をユーザー操作に従って入力する演算桁数入力機能（例えば、図６のステップＡ１）と、
演算の種類をユーザー操作に従って指定する演算種類指定機能（例えば、図６のステップＡ３）と、
この演算種類指定機能により指定された種類の演算を、前記演算桁数入力機能により入力された演算桁数で実行する演算実行機能（例えば、図６のステップＡ７）と、
この演算実行機能による演算実行により桁落ちした桁落ち桁数を検出する桁落ち桁数検出機能（例えば、図６のステップＡ１３）と、
この桁落ち桁数検出機能により検出された桁落ち桁数を、前記演算実行機能による演算結果と共に表示する制御を行う表示制御機能（例えば、図６のステップＡ１７、Ａ２１）と、
を実現させることを特徴としている。
【発明の効果】
【００１５】
請求項１又は請求項６に記載の発明によれば、入力された演算桁数及び指定された演算の種類に応じ演算を実行すると共に、求められた演算結果の桁落ち桁数を検出し、当該桁落ち桁数を演算結果と共に表示させることができる。従って、入力された演算桁数で演算を行い、求められた演算結果の正確な桁落ち桁数を検出し、桁落ちを知らしめる演算制御装置を実現できる。
【００１６】
請求項２に記載の発明によれば、演算により求めた演算結果の内、桁落ちした桁とそれ以外の桁とを異なる表示形態で表示することができる。
【００１７】
請求項３記載の発明によれば、入力された演算桁数に所定の追加桁数を追加した追加演算桁数で演算を再度実行し、この再度の演算により求めた演算結果の各桁の値と、入力された演算桁数で演算を実行して求めた演算結果の各桁の値とを比較し、値が一致しない桁の数を桁落ち桁数として検出することができる。
【００１８】
請求項４記載の発明によれば、入力された演算桁数で演算を実行して求めた演算結果と、当該演算桁数に所定の追加桁数を追加した追加演算桁数で演算を実行して求めた演算結果とを併せて表示することができる。
【００１９】
請求項５記載の発明によれば、検出した桁落ち桁数と入力された演算桁数との和が、当該演算桁数に所定の追加桁数を追加した追加演算桁数以下である場合に、当該追加演算桁数で演算を実行して求めた演算結果を、当該演算桁数に丸めて表示することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図１〜図１３を参照して、演算制御装置の一つであるグラフ関数電卓に本発明を適用した場合の２つの実施形態について詳細に説明する。
【００２１】
まず、各実施形態に共通する全体の構成を説明する。
図１は、グラフ関数電卓１の概観図である。同図に示すように、グラフ関数電卓１は、各種操作キーを含むキー群３及びディスプレイ４を備えて構成されている。
【００２２】
キー群３は、ユーザーがグラフ関数電卓１に数値を入力したり、演算結果の表示を指示するためのキーを備えており、例えば数字キー群３ａと、方向キー３ｂと、ＥＸＥキー３ｃと、桁落ち桁数表示キー３ｄと、有効精度桁数表示キー３ｅと、桁数増加表示キー３ｆと、桁落ち部分識別表示キー３ｇとを備えている。
【００２３】
数字キー群３ａは数字を入力するためのキーである。また方向キー３ｂは、カーソルを移動させたり、機能を選択したりする場合等に押下されるキーであり、本実施形態においては、上下左右の方向に指示入力可能に構成されている。
【００２４】
ＥＸＥキー３ｃは、グラフ関数電卓１に対し処理の実行、決定を指示するためのキーである。桁落ち桁数表示キー３ｄは、演算された演算結果の桁落ち桁数を表示する指示を与えるためのキーである。また、有効精度桁数表示キー３ｅは、有効精度桁数を表示する指示を与えるためのキーである。有効精度桁数とは、演算結果の内、桁落ち桁を除いた有効な精度の桁数であり、ユーザーにより入力された演算桁数と桁落ち桁数との差によって求められる。
【００２５】
桁数増加表示キー３ｆは、ユーザーにより入力された演算桁数に、所定の追加桁数を追加した追加演算桁数で演算を行わせた場合の演算結果を表示する指示を与えるためのキーである。桁落ち部分識別表示キー３ｇは、演算結果の内、桁落ち桁の値とそれ以外の値とを異なる表示形態で識別して表示する指示を与えるためのキーである。
【００２６】
ディスプレイ４は、各種キーの押下に応じたデータやグラフが表示される部分であって、ＬＣＤ（Liquid Crystal Display）等により構成されており、ＣＰＵ２０から入力される表示信号に基づいて各種表示を行う。
【００２７】
図２は、グラフ関数電卓１の構成を示すブロック図である。同図において、グラフ関数電卓１は、ＣＰＵ（Central Processing Unit）２０、入力部３０、表示部４０、ＲＯＭ（Read Only Memory）５０、ＲＡＭ（Random Access Memory）６０、十進演算器７０を備え、各部はバス８０で相互にデータ通信可能に接続されて構成されている。
【００２８】
ＣＰＵ２０は、入力部３０を介して入力される指示に基づいて、ＲＯＭ５０から所定のプログラムを読み出して当該プログラムをＲＡＭ６０に一時格納し、当該プログラムを用いて十進演算器７０により演算された演算結果の桁落ち桁数の検出、有効精度桁数の検出等の各種処理を実行した後、その処理結果を表示部４０に出力させる。すなわちＣＰＵ２０は、グラフ関数電卓１の各部を統括的に制御する役割を担っている。
【００２９】
入力部３０は、数字キーや方向キー等のキー群を備えた入力装置であり、押下されたキーの信号をＣＰＵ２０に出力する。この入力部３０におけるキー入力により、数値の入力、演算の実行、表示処理実行の指示等の入力手段が実現される。なお、この入力部３０は、図１に示すキー群３に対応するが、必ずしもキーである必要はなく、例えばタッチパネルであってもよい。
【００３０】
表示部４０は、ＣＰＵ２０から入力される各種信号に基づいて各種画面を表示するものであり、図１に示すディスプレイ４に対応する。
【００３１】
ＲＯＭ５０は、電源がＯＮ状態にされた際にグラフ関数電卓１を初期状態に設定するためのプログラム及びデータの他、後述する各実施形態を実現するためのプログラム等を格納している。ＲＯＭ５０は、第１実施形態ではＲＯＭ５１とし、第２実施形態ではＲＯＭ５３として説明する。
【００３２】
ＲＡＭ６０は、ＣＰＵ２０の作業領域として各種データを一時的に記憶するための記憶領域である。ＲＡＭ６０は、第１実施形態ではＲＡＭ６１とし、第２実施形態ではＲＡＭ６３として説明する。
【００３３】
十進演算器７０は、プログラムＲＯＭ７１０を備え、機械語プログラムの機械語命令に従った十進演算を実行する演算装置であり、指定された任意の桁数で演算を行うことができる。プログラムＲＯＭ７１０には、入力された任意の演算桁数で演算を行うための任意桁数演算プログラム７１０１と、複数演算種類７１０３とが格納されている。
【００３４】
図３は、十進演算器７０の回路構成を示すブロック図である。十進演算器７０は、プログラムＲＯＭ７１０と、プログラムカウンタ７１２と、ラッチ部７１４と、命令デコーダ７１６と、可変パラメータ記憶部７２０と、セレクタ７３１〜７３４と、アドレスカウンタ７４０を含むアドレス制御回路７５０と、レジスタ部７６０と、演算器７７０と、シフタ７８０とを備えている。以下、この十進演算器７０の構成と機能について説明する。
【００３５】
プログラムＲＯＭ７１０に格納されている任意桁数演算プログラム７１０１及び複数演算種類７１０３は、ユーザーにより入力された演算桁数及び指定された演算種類に応じて適宜選択され、機械語の命令が１つずつ読み出されてラッチ部７１４に保持される。
【００３６】
ここで、機械語の１つの命令は、命令コードＯＰと４ビットの拡張命令コードＥＸＴとを持つ命令部及び２ビットのデータＦｕ、Ｓｕと４ビットのデータＦｌ、Ｓｌとを持つオペランド部で構成される。
【００３７】
レジスタ部７６０は、それぞれ１６ワードで構成される４本のレジスタＸ、Ｙ、Ｚ、Ａを備え、ユーザーにより入力された演算データがＢＣＤコード化され、十進数で４桁毎（１６ビットで１ワード）に格納される。
【００３８】
４本のレジスタＸ、Ｙ、Ｚ、Ａは、オペランド部の２ビットのデータＦｕ、Ｓｕで指定することが可能である。また、１６個のワードは、図４（ａ）に示す通り、（１）直接アドレス方式と、（２）間接アドレス方式の２通りの方法で指定することが可能である。オペランド部の４ビットのデータＦｌ、Ｓｌで直接ワードを指定する方法が直接アドレス方式、命令部の拡張命令コードＥＸＴで可変パラメータ記憶部７２０のレジスタＷ、Ｖに格納されているデータｗ、ｖにアクセスし、この値を用いて間接的にワードを指定する方法が間接アドレス方式であって、どちらの方法によっても演算を行わせたいワードを指定することができる。
【００３９】
また、命令は（１）１ワード命令と、（２）連続ワード命令の２つに分類される。１ワード命令は、直接又は間接アドレス方式によって１つのワードを指定し、当該ワードに対する演算を行わせるための命令である。
【００４０】
一方、連続ワード命令は、直接又は間接アドレス方式によって開始ワード及び終了ワードを指定し、開始ワードから終了ワードまでの一連のワードを用いた演算を行わせるための命令である。
【００４１】
尚、間接アドレス方式にはワードを指定するワード指定と、桁を指定する桁指定とがある。ワード指定では、レジスタＶに格納されているデータｖにアクセスして、この値を用いてワードを指定することができるのに対し、桁指定では、レジスタＩに格納されているデータｉにアクセスし、この値を用いてワード内の桁を指定することができる。ワード指定では、ワード単位、即ち４桁単位での演算しか行わせることができないが、桁指定では、桁単位つまり任意の演算桁数での演算を行わせることができる。
【００４２】
間接／直接アドレス方式の別及び連続ワード／１ワード命令の別は、図４（ｂ）に示す通り、命令の４ビットの拡張命令コードＥＸＴで設定される。拡張命令コードＥＸＴの１ビット目のデータ（ＥＸＴ［１］）は連続ワード／１ワード命令の別を示し、連続ワード命令の場合には「０」、１ワード命令の場合には「１」がそれぞれ設定される。
【００４３】
拡張命令コードＥＸＴの２ビット目のデータ（ＥＸＴ［２］）及び３ビット目のデータ（ＥＸＴ［３］）は、間接／直接アドレス方式の別を示し、直接アドレス方式によるワード指定の場合には「００」、間接アドレス方式による桁指定の場合には「０１」、間接アドレス方式によるワード指定の場合には「１０」がそれぞれ設定される。
【００４４】
また、拡張命令コードＥＸＴの４ビット目のデータ（ＥＸＴ［４］）は間接／直接アドレス方式の別を示し、直接アドレス方式によるワード指定の場合には「０」、間接アドレス方式によるワード指定の場合には「１」がそれぞれ設定される。尚、ＥＸＴ［４］で、間接アドレス方式による桁指定の設定を行うことはできない。
【００４５】
次に、命令の意味と動作について具体例を挙げて説明する。
図４（ｃ）は、拡張命令コードＥＸＴが取り得る１２種類の値の内、４種類についての命令と、その動作内容を示す図である。同図において、命令部の「ＡＤＤ」は“加算”を表す命令コードであり、「ＡＤＤ」に続く４ビットのデータは拡張命令コードＥＸＴを表している。
【００４６】
（１）拡張命令コードＥＸＴ＝「００００」
この場合、命令は連続ワード命令であり、直接アドレス方式によるワード指定で実行される。先ず、ラッチ部７１４には、Ｆｕ＝「００（Ｘ）」、Ｆｌ＝「１１１１（１５）」、Ｓｕ＝「０１（Ｙ）」、Ｓｌ＝「０１００（４）」、ＯＰ＝「ＡＤＤ」、ＥＸＴ＝「００００」がラッチされる。
【００４７】
セレクタ７３１〜７３４では、ＥＸＴ＝「００００」の各ビットのデータが選択制御信号として入力されると共に、各種データの選択・出力が行われる。この場合、セレクタ７３１からはＦｌ＝「１１１１」が選択・出力され、セレクタ７３２からはＳｌ＝「０１００」が選択・出力される。また、アドレスカウンタ７４０には、セレクタ７３２の出力データ即ちＳｌ＝「０１００」がセットされ、セレクタ７３３、７３４からは、アドレスカウンタ７４０の出力データ即ちＳｌ＝「０１００」が共に選択・出力される。
【００４８】
これにより、レジスタ部７６０のアドレス端子ＦａｄにはＦｕ＝「００」とＳｌ＝「０１００」とが入力されることで、レジスタＸの第４ワードに格納されている演算データが出力端子Ｆｏｕｔから出力される。また、アドレス端子ＳａｄにはＳｕ＝「０１」とＳｌ＝「０１００」とが入力されることで、レジスタＹの第４ワードに格納されている演算データが出力端子Ｓｏｕｔから出力される。
【００４９】
一方、命令デコーダ７１６では命令コードＯＰの「ＡＤＤ」が加算であると解読（デコード）され、加算を指示する演算制御信号が演算器７７０に出力される。これにより、演算器７７０では、レジスタ部７６０から出力された２つの演算データが加算され、その加算結果が入力端子Ｆｉｎに入力され、レジスタＸの第４ワードに書き込まれる（動作：Ｘ４＋Ｙ４→Ｘ４）。
【００５０】
その後は、アドレスカウンタ７４０がカウントアップし、アドレス制御回路７５０により命令終了信号「１」が出力されるまでの間、第４ワードから第１５ワードまでの一連のワードを用いた加算が繰り返し実行される（動作：Ｘ４〜１５＋Ｙ４〜１５→Ｘ４〜１５）。これにより、演算桁数４８（＝４×（１５−４＋１））桁での加算が実行される。
【００５１】
（２）拡張命令コードＥＸＴ＝「０１００」
この場合、命令は連続ワード命令であり、間接アドレス方式による桁指定で実行される。先ず、ラッチ部７１４には、Ｆｕ＝「００（Ｘ）」、Ｆｌ＝「１１１１（１５）」、Ｓｕ＝「０１（Ｙ）」、Ｓｌ＝「＊」、ＯＰ＝「ＡＤＤ」、ＥＸＴ＝「０１００」がラッチされる。
【００５２】
セレクタ７３１からはＦｌ＝「１１１１」が選択・出力され、セレクタ７３２からはデータｉが選択・出力される。また、アドレスカウンタ７４０には、データｉがセットされ、セレクタ７３３、７３４からは、データｉが共に選択・出力される。
【００５３】
これにより、レジスタ部７６０のアドレス端子ＦａｄにはＦｕ＝「００」とデータｉとが入力されることで、レジスタＸの第ｉ桁に格納されている演算データが出力端子Ｆｏｕｔから出力される。また、アドレス端子ＳａｄにはＳｕ＝「０１」とデータｉとが入力されることで、レジスタＹの第ｉ桁に格納されている演算データが出力端子Ｓｏｕｔから出力される。
【００５４】
そして、演算器７７０では、レジスタ部７６０から出力された２つの演算データが加算され、その加算結果が入力端子Ｆｉｎに入力され、レジスタＸの第ｉ桁に書き込まれる（動作：Ｘｉ＋Ｙｉ→Ｘｉ）。
【００５５】
その後は、アドレスカウンタ７４０がカウントアップし、アドレス制御回路７５０により命令終了信号「１」が出力されるまでの間、第ｉ桁から第１５ワードまでの加算が繰り返し実行される（動作：Ｘｉ〜１５＋Ｙｉ〜１５→Ｘｉ〜１５）。ｉの値が可変であることから、ｉを変化させることで任意の演算桁数での演算が可能となる。
【００５６】
（３）拡張命令コードＥＸＴ＝「０００１」
この場合、命令は１ワード命令であり、直接アドレス方式によるワード指定で実行される。先ず、ラッチ部７１４には、Ｆｕ＝「００（Ｘ）」、Ｆｌ＝「１１１１（１５）」、Ｓｕ＝「０１（Ｙ）」、Ｓｌ＝「０１００（４）」、ＯＰ＝「ＡＤＤ」、ＥＸＴ＝「０００１」がラッチされる。
【００５７】
セレクタ７３１からはＦｌ＝「１１１１」が選択・出力され、セレクタ７３２からはＳｌ＝「０１００」が選択・出力される。また、アドレスカウンタ７４０にはＳｌ＝「０１００」がセットされ、セレクタ７３３からはＦｌ＝「１１１１」、セレクタ７３４からはＳｌ＝「０１００」がそれぞれ選択・出力される。
【００５８】
これにより、レジスタ部７６０のアドレス端子ＦａｄにはＦｕ＝「００」とＦｌ＝「１１１１」とが入力されることで、レジスタＸの第１５ワードに格納されている演算データが出力端子Ｆｏｕｔから出力される。また、アドレス端子ＳａｄにはＳｕ＝「０１」とＳｌ＝「０１００」とが入力されることで、レジスタＹの第４ワードに格納されている演算データが出力端子Ｓｏｕｔから出力される。
【００５９】
そして、演算器７７０では、レジスタ部７６０から出力された２つの演算データが加算され、その加算結果が入力端子Ｆｉｎに入力され、レジスタＸの第１５ワードに書き込まれる（動作：Ｘ１５＋Ｙ４→Ｘ１５）。
【００６０】
一方、ＥＸＴ［１］が１であることから、アドレス制御回路７５０からは必ず命令終了信号「１」が出力され、命令の実行が終了する。これにより、レジスタＸの第１５ワードの演算データと、レジスタＹの第４ワードの演算データとが加算され、演算桁数４桁での演算が実行される。
【００６１】
（４）拡張命令コードＥＸＴ＝「１１０１」
この場合、命令は１ワード命令であり、間接アドレス方式による桁指定で実行される。先ず、ラッチ部７１４には、Ｆｕ＝「００（Ｘ）」、Ｆｌ＝「＊」、Ｓｕ＝「０１（Ｙ）」、Ｓｌ＝「＊」、ＯＰ＝「ＡＤＤ」、ＥＸＴ＝「１１０１」がラッチされる。
【００６２】
セレクタ７３１からはデータｗが選択・出力され、セレクタ７３２からはデータｉが選択・出力される。また、アドレスカウンタ７４０にはデータｉがセットされ、セレクタ７３３からはデータｗ、セレクタ７３４からはデータｉがそれぞれ選択・出力される。
【００６３】
これにより、レジスタ部７６０のアドレス端子ＦａｄにはＦｕ＝「００」とデータｗとが入力されることで、レジスタＸの第ｗワードに格納されている演算データが出力端子Ｆｏｕｔから出力される。また、アドレス端子ＳａｄにはＳｕ＝「０１」とデータｉとが入力されることで、レジスタＹの第ｉ桁に格納されている演算データが出力端子Ｓｏｕｔから出力される。
【００６４】
そして、演算器７７０では、レジスタ部７６０から出力された２つの演算データが加算され、その加算結果が入力端子Ｆｉｎに入力され、レジスタＸの第ｗワードに書き込まれる（動作：Ｘｗ＋Ｙｉ→Ｘｗ）。
【００６５】
一方、ＥＸＴ［１］が１であることから、アドレス制御回路７５０からは必ず命令終了信号「１」が出力され、命令の実行が終了する。これにより、レジスタＸの第ｗワードの演算データと、レジスタＹの第ｉ桁の演算データとが加算される。
【００６６】
以上、４種類の命令のみを例に挙げて十進演算器７０の動作について説明したが、選択される機械語プログラム及び命令の種類により任意の演算桁数での演算を行うことが可能となる。
【００６７】
〔第１実施形態〕
図５〜１０を参照して、第１実施形態について説明する。
【００６８】
まず、構成を説明する。
図５（ａ）は、第１実施形態に係るグラフ関数電卓１が図２のＲＯＭ５０の代わりに備えるＲＯＭ５１の構成を示す図である。ＲＯＭ５１は、ＣＰＵ２０によって読み出され、第１演算表示処理（図６参照）として実行される第１演算表示プログラム５１１を格納している。
【００６９】
第１演算表示処理とは、入力された演算桁数及び指定された演算種類に応じて演算を実行すると共に、演算により求められた演算結果の桁落ち桁数及び有効精度桁数を検出し、当該演算結果と共に、各種表示指示に応じて桁落ちを知らしめる表示を行う処理である。尚、この第１演算表示処理の動作については詳細に後述する。
【００７０】
図５（ｂ）は、第１実施形態に係るグラフ関数電卓１が図２のＲＡＭ６０の代わりに備えるＲＡＭ６１の構成を示す図である。ＲＡＭ６１は、入力された演算桁数を格納するための演算桁数格納領域６１１と、指定された演算種類を格納するための演算種類格納領域６１３と、入力された被演算子を格納するための被演算子格納領域６１５と、演算による桁落ち桁数を格納するための桁落ち桁数格納領域６１７と、演算結果の有効精度桁数を格納するための有効精度桁数格納領域６１９とを備えている。ここで、演算桁数とは演算を行わせる桁数のことを指し、演算種類とは演算の対象となる関数の種類のことを指す。
【００７１】
次に動作を説明する。
図６は、ＣＰＵ２０により第１演算表示プログラム５１１が読み出されて実行されることによりグラフ関数電卓１において実行される第１演算表示処理の流れを示すフローチャートである。
【００７２】
先ず、ユーザーにより演算桁数が入力部３０を介して入力されると（ステップＡ１）、ＣＰＵ２０は、この入力された演算桁数を演算桁数格納領域６１１に格納し、続いて演算種類がユーザーにより指定されると（ステップＡ３）、この指定された演算種類を演算種類格納領域６１３に格納する。また、ユーザーにより被演算子が入力されると（ステップＡ５）、ＣＰＵ２０は、この入力された被演算子を被演算子格納領域６１５に格納する。
【００７３】
次に、ＣＰＵ２０は、入力された被演算子を用い、指定された演算種類の演算を入力された演算桁数で実行するための機械語プログラムを生成し、十進演算器７０に演算（以下、「第１演算」と呼ぶ。）を実行させる（ステップＡ７）。また、指定された演算種類の演算を入力された演算桁数に所定の追加桁数（例えば、「４桁」）を追加した追加演算桁数で実行するための機械語プログラムを生成し、十進演算器７０に演算（以下、「第２演算」と呼ぶ。）を実行させる（ステップＡ９）。
【００７４】
次いで、ＣＰＵ２０は、第１演算及び第２演算で求められた演算結果（以下、それぞれ「第１演算結果」、「第２演算結果」と呼ぶ。）の最上位桁の値を０以外の値にする正規化処理を行う（ステップＡ１１）。
【００７５】
次に、ＣＰＵ２０は、第１演算結果と第２演算結果の各桁の値を比較し、値が一致しない桁の数を桁落ち桁数として検出して（ステップＡ１３）、桁落ち桁数格納領域６１７に格納する。また、ＣＰＵ２０は、検出した桁落ち桁数を用いて有効精度桁数を検出し（ステップＡ１５）、有効精度桁数格納領域６１９に格納する。ここで、有効精度桁数とは、第１演算結果の内、桁落ち桁を除いた有効な精度の桁数であり、入力された演算桁数と桁落ち桁数との差として検出される。
【００７６】
次いで、ＣＰＵ２０は、第１演算結果を表示部４０に表示させる（ステップＡ１７）。そして、ＣＰＵ２０は、桁落ち桁数表示キー３ｄが押下されたかどうかを判定することで桁落ち桁数表示指示がなされたか否かを判定し（ステップＡ１９）、なされたと判定した場合には（ステップＡ１９；Ｙｅｓ）、ステップＡ１３で検出した桁落ち桁数を表示部４０に表示させる（ステップＡ２１）。また、指示がなされなかったと判定した場合には（ステップＡ１９；Ｎｏ）、ステップＡ２３に処理を移行する。
【００７７】
そして、ＣＰＵ２０は、有効精度桁数表示キー３ｅが押下されたかどうかを判定することで有効精度桁数表示指示がなされたか否かを判定し（ステップＡ２３）、なされたと判定した場合には（ステップＡ２３；Ｙｅｓ）、ステップＡ１５で検出した有効精度桁数を表示部４０に表示させ（ステップＡ２５）、なされなかったと判定した場合には（ステップＡ２３；Ｎｏ）、ステップＡ２７へ処理を移行する。
【００７８】
次いで、ＣＰＵ２０は、桁数増加表示キー３ｆが押下されたかどうかを判定することで桁数増加表示指示がなされたか否かを判定し（ステップＡ２７）、なされたと判定した場合には（ステップＡ２７；Ｙｅｓ）、第２演算結果を表示部４０に表示させ（ステップＡ２９）、なされなかったと判定した場合には（ステップＡ２７；Ｎｏ）、ステップＡ３１に処理を移行する。
【００７９】
そして、ＣＰＵ２０は、桁落ち部分識別表示キー３ｇが押下されたかどうかを判定することで桁落ち部分識別表示指示がなされたか否かを判定し（ステップＡ３１）、なされたと判定した場合には（ステップＡ３１；Ｙｅｓ）、第１演算結果の桁落ち桁の値とそれ以外の値とを、異なる表示形態で識別して表示部に表示させ（ステップＡ３３）、第１演算表示処理を終了する。
【００８０】
また、ステップＡ３１において桁落ち部分識別表示指示がなされなかったと判定した場合には（ステップＡ３１；Ｎｏ）、ＣＰＵ２０は、第１演算表示処理を終了する。
【００８１】
次に、これまでの処理について、表示画面例を参照しつつ、具体的に説明する。
図７（ａ）は、グラフ関数電卓１の表示部４０に表示される表示画面の一例である表示画面４０１を示したものである。
【００８２】
表示画面４０１の上部には、ユーザーが演算桁数を入力するための演算桁数入力ボックス４０１１と、演算種類を指定するための演算種類指定ボックス４０１３と、被演算子を入力するための被演算子入力ボックス４０１５とが表示されている。尚、演算種類は、プルダウンメニューから選択・指定することが可能である。
【００８３】
そして、表示画面４０１の下部には、第１演算結果が表示される演算結果表示ボックス４０１７と、第２演算結果が表示される桁数増加表示ボックス４０１９と、桁落ち桁数が表示される桁落ち桁数表示ボックス４０２１と、有効精度桁数が表示される有効精度桁数表示ボックス４０２３とが表示されている。
【００８４】
また、表示画面４０１の最下部には、４種類の表示指示４０２５が表示されており、どの表示指示がなされたかがユーザーに一目でわかるようになっている。例えば、桁落ち桁数表示キー３ｄが押下されることで桁落ち桁数表示指示がなされた場合には、表示指示４０２５の内、「桁落ち桁数」と表示された部分が反転表示される。
【００８５】
図７（ｂ）は、プルダウンメニューから演算種類が指定された場合の表示画面４０１を示したものである。演算種類指定ボックス４０１３のプルダウンメニューには、「ｘ2」、「ｌｏｇｘ」・・・と複数の演算種類が表示されており、ここでは、複利計算の一種であり４０１３ａで示される「（１＋ｘ）3−１」が指定され、反転表示されている。
【００８６】
図８（ａ）は、ユーザーにより演算桁数の入力、演算種類の指定及び被演算子の入力がなされた場合の表示画面４０１を示したものである。演算桁数入力ボックスには、演算桁数として４０１１ａで示される「８」が入力され（図６のステップＡ１）、演算種類指定ボックスでは、演算種類として４０１３ａで示される「（１＋ｘ）3−１」が指定されている（図６のステップＡ３）。また、被演算子入力ボックスには、被演算子（ここでは、変数ｘに代入される数値。）として４０１５ａで示される「０．００１２３」が入力されている（図６のステップＡ５）。
【００８７】
図８（ｂ）は、第１演算結果が表示された場合の表示画面４０１を示したものである。演算結果表示ボックスには、第１演算結果として４０１７ａで示される「３．６９４５０００  ｅ−３」が表示されている（図６のステップＡ１７）。尚、表示された第１演算結果の内、「３．６９４５０００」は仮数部、「ｅ−３」は指数部をそれぞれ表している。
【００８８】
図９（ａ）は、桁落ち桁数表示指示がユーザーによりなされた場合の表示画面４０１を示したものである。桁落ち桁数表示指示がなされたことで（図６のステップＡ１９；Ｙｅｓ）、表示画面４０１最下部の「桁落ち桁数」が４０２５ａとして反転表示され、桁落ち桁数表示ボックスには、桁落ち桁数として４０２１ａで示される「３」が表示されている（図６のステップＡ２１）。これにより、表示された第１演算結果には、３桁の桁落ちが生じていることがわかる。
【００８９】
図９（ｂ）は、有効精度桁数表示指示がユーザーによりなされた場合の表示画面４０１を示したものである。有効精度桁数表示指示がなされたことで（図６のステップＡ２３；Ｙｅｓ）、表示画面４０１最下部の「有効精度」が４０２５ｂとして反転表示され、有効精度桁数表示ボックスには、有効精度桁数として４０２３ａで示される「５」が表示されている（図６のステップＡ２５）。これにより、表示された第１演算結果の有効精度桁数は５桁であることがわかる。
【００９０】
図１０（ａ）は、桁数増加表示指示がユーザーによりなされた場合の表示画面４０１を示したものである。桁数増加表示指示がなされたことで（図６のステップＡ２７；Ｙｅｓ）、表示画面４０１最下部の「桁増加表示」が４０２５ｃとして反転表示され、桁数増加表示ボックスには、第２演算結果として４０１９ａで示される「３．６９４５４０５６０００  ｅ−３」が表示されている（図６のステップＡ２９）。つまり、第２演算は、入力された演算桁数８桁に追加桁数として４桁を追加した追加演算桁数１２桁で実行された（図６のステップＡ９）ことがわかる。また、第１演算結果である４０１７ａと第２演算結果である４０１９ａとを比較すると、第１演算結果の下位３桁の値が、第２演算結果の対応する各桁の値と一致していないため、ユーザーは第１演算結果の下位３桁に桁落ちが生じていることを理解できる。また、追加演算桁数での演算結果により、より高精度な演算結果が得られる。
【００９１】
図１０（ｂ）は、桁落ち部分識別表示指示がユーザーによりなされた場合の表示画面４０１を示したものである。桁落ち部分識別表示指示がなされたことで（図６のステップＡ３３；Ｙｅｓ）、表示画面４０１最下部の「識別表示」が４０２５ｄとして反転表示され、演算結果表示ボックスには、第１演算結果の内、桁落ち部分である下位３桁の「０」が小文字４０１７ｂで識別されて表示されている（図６のステップＡ３５）。これにより、表示された第１演算結果の下位３桁に桁落ちが生じていることが一目で視認できる。
【００９２】
以上の通りに、第１実施形態によれば、入力された演算桁数及び指定された演算種類に応じて演算を実行し、求められた演算結果の桁落ち桁数及び有効精度桁数を検出することで、桁落ちを知らしめる表示を行うことができる。このため、入力された演算桁数で演算を行い、求められた演算結果の正確な桁落ち桁数を検出し、桁落ちを知らしめることを可能にする演算制御装置が実現できる。
【００９３】
〔変形例〕
尚、ステップＡ３３の桁落ち部分識別表示において、桁落ち部分の値を小文字で識別することとして説明したが、識別方法はこれに限られるわけではない。例えば、桁落ち部分の値を細字で表示し、それ以外の値を太字で表示するといった、線の太さで識別することにしてもよいし、桁落ち部分の値を赤字で表示し、それ以外の部分を黒字で表示するといった、色で識別することにしても勿論よい。
【００９４】
また、４種類の表示指示はそれぞれ独立しており、表示も個々になされるものとして説明したが、所望の表示指示が複数同時に与えられた場合に、表示を同時に行うことにしても勿論よい。例えば、桁落ち桁数表示指示と桁数増加表示指示とが同時に行われた場合に、桁落ち桁数と第２演算結果とを同時に表示することで、ユーザーは桁落ちの存在をより把握しやすくなる。
【００９５】
〔第２実施形態〕
図１１〜１３を参照して、第２実施形態について説明する。
【００９６】
まず、構成を説明する。
図１１（ａ）は、第２実施形態に係るグラフ関数電卓１が図２のＲＯＭ５０の代わりに備えるＲＯＭ５３の構成を示す図である。ＲＯＭ５３は、ＣＰＵ２０によって読み出され、第２演算表示処理（図１２参照）として実行される第２演算表示プログラム５３１を格納している。
【００９７】
第２演算表示処理とは、入力された演算桁数及び指定された演算種類に応じた演算を実行し、求められた演算結果の桁落ち桁数を検出すると共に、桁落ち桁の補正を施した演算結果を表示させる処理である。尚、この第２演算表示処理の動作については詳細に後述する。
【００９８】
図１１（ｂ）は、第２実施形態に係るグラフ関数電卓１が図２のＲＡＭ６０の代わりに備えるＲＡＭ６３の構成を示す図である。ＲＡＭ６３は、ユーザーにより入力された演算桁数を格納するための演算桁数格納領域６３１と、指定された演算種類を格納するための演算種類格納領域６３３と、入力された被演算子を格納するための被演算子格納領域６３５と、演算結果の桁落ち桁数を格納するための桁落ち桁数格納領域６３７とを備えている。尚、演算桁数及び演算種類については第１実施形態と同様である。
【００９９】
次に動作を説明する。
図１２は、ＣＰＵ２０により第２演算表示プログラム５３１が読み出されて実行されることによりグラフ関数電卓１において実行される第２演算表示処理の流れを示すフローチャートである。
【０１００】
先ず、ユーザーにより演算桁数が入力部３０を介して入力されると（ステップＢ１）、ＣＰＵ２０は、この入力された演算桁数を演算桁数格納領域６３１に格納し、続いて演算種類がユーザーにより指定されると（ステップＢ３）、この指定された演算種類を演算種類格納領域６３３に格納する。また、ユーザーにより被演算子が入力されると（ステップＢ５）、ＣＰＵ２０は、この入力された被演算子を被演算子格納領域６３５に格納する。
【０１０１】
次に、ＣＰＵ２０は、入力された被演算子を用い、指定された演算種類の演算を入力された演算桁数で実行するための機械語プログラムを生成し、十進演算器７０に演算（第１演算）を実行させる（ステップＢ７）。また、入力された演算桁数に所定の追加桁数（例えば、「４桁」）を追加した追加演算桁数で、指定された演算種類の演算を実行するための機械語プログラムを生成し、十進演算器７０にその演算（第２演算）を実行させる（ステップＢ９）。
【０１０２】
次いで、ＣＰＵ２０は、第１演算及び第２演算で求められた演算結果の最上位桁の値を０以外の値にする正規化処理を行う（ステップＢ１１）。
【０１０３】
次に、ＣＰＵ２０は、第１演算結果と第２演算結果の各桁の値を比較し、値が一致しない桁の数を桁落ち桁数として検出して（ステップＢ１３）、桁落ち桁数格納領域６３７に格納する。
【０１０４】
その後、ＣＰＵ２０は、ステップＢ１３において検出した桁落ち桁数と、ステップＢ１において入力された演算桁数との和が、ステップＢ９で第２演算を実行させた追加演算桁数以下であるかどうかを判定し（ステップＢ１５）、追加演算桁数以下ではないと判定した場合には（ステップＢ１５；Ｎｏ）、入力された演算桁数に、検出した桁落ち桁数と所定の追加桁数とを追加した新たな追加演算桁数で十進演算器７０に第２演算を再度実行させる（ステップＢ１７）。
【０１０５】
そして、ＣＰＵ２０は、再度求められた第２演算結果の最上位桁の値を０以外の値にする正規化処理を行い（ステップＢ１９）、正規化した第２演算結果を入力された演算桁数に丸め（ステップＢ２１）、丸めた第２演算結果を表示部４０に表示させて（ステップＢ２３）、第２演算表示処理を終了する。また、ステップＢ１５において、追加演算桁数以下であると判定した場合には（ステップＢ１５；Ｙｅｓ）、ＣＰＵ２０は、ステップＢ２１に処理を移行する。
【０１０６】
次に、これまでの処理について、表示画面例を参照しつつ、具体的に説明する。
図１３（ａ）は、グラフ関数電卓１の表示部４０に表示される表示画面の一例である表示画面４０３を示したものである。
【０１０７】
表示画面４０３では、第１実施形態と同様に演算桁数として「８」桁、演算種類として「（１＋ｘ）3−１」、被演算子として「０．００１２３」がそれぞれ入力・指定されている（図１２のステップＢ１〜Ｂ５）。また、本実施形態では、入力された演算桁数（ここでは、「８桁」）に丸められた第２演算結果が、演算結果表示ボックス４０３１に表示される。
【０１０８】
図１３（ｂ）は、第２演算結果が表示された場合の表示画面４０３を示したものである。演算結果表示ボックスには、入力された演算桁数８桁に丸められた第２演算結果として４０３１ａで示される「３．６９４５４０６  ｅ−３」が表示されている（図１２のステップＢ２１、Ｂ２３）。この例では、第１演算結果に生じた桁落ちが３桁であり（図１２のステップＢ１３）、この桁落ち桁数３桁と演算桁数８桁との和１１桁が、追加演算桁数以下であったために（図１２のステップＢ１５；Ｙｅｓ）、ステップＢ１１において正規化された第２演算結果がそのまま８桁に丸められて表示されている（図１２のステップＢ２１、Ｂ２３）。
【０１０９】
この演算結果は、入力された演算桁数８桁に所定の追加桁数４桁を追加した追加演算桁数１２桁で演算を実行した演算結果を８桁に丸めたものであり、検出した桁落ち桁数が３桁であったことから、桁落ち桁が補正された正確な演算結果である。
【０１１０】
以上の通りに、第２実施形態によれば、入力された演算桁数及び指定された演算種類に応じて演算を実行し、求められた演算結果の桁落ち桁数を検出すると共に、検出された桁落ち桁数に応じて桁落ち桁の補正を行った演算結果を表示させることができる。
【０１１１】
尚、例えば検出した桁落ち桁数が５桁であり、桁落ち桁数５桁と演算桁数８桁との和１３桁が、追加演算桁数１２桁を超えたといった場合には（図１２のステップＢ１５；Ｎｏ）、演算桁数８桁に、桁落ち桁数５桁と所定の追加桁数４桁とを追加した新たな追加演算桁数１７桁で演算が再度実行され（図１２のステップＢ１７）、この演算結果が８桁に丸められる（図１２のステップＢ２１）ことで演算結果が補正される。また、所定の追加桁数は４桁であることとして説明したが、これに限られるわけではなく、例えばユーザーにより設定されることにしてもよい。
【０１１２】
以上、２つの実施形態について、本発明を演算制御装置の一種であるグラフ関数電卓に適用した場合について説明したが、適用可能な製品はグラフ関数電卓に限らず、例えばグラフ描画機能を有しない電卓やパソコン、ＰＤＡ（Personal Digital Assistance）等の電子機器にも適用可能である。
【０１１３】
また、十進演算器７０は電子機器（上記実施形態ではグラフ関数電卓）に内蔵されているものとして説明したが、着脱自在に装着可能としてもよい。図１４にその一例を示す。
【０１１４】
図１４は、パソコン１００と演算装置２００とで構成される演算システムＳを示したものである。演算装置２００は、十進演算器７０を内蔵したＵＳＢ（Universal Serial Bus）接続可能な小型機器であり、端子Ｕ１をＰＣ１００のＵＳＢポートＵ２に差し込むことで相互にデータ通信可能となる。
【図面の簡単な説明】
【０１１５】
【図１】本発明を適用したグラフ関数電卓の概観図。
【図２】本発明を適用したグラフ関数電卓の内部構成を示すブロック図。
【図３】十進演算器の回路構成を示す図。
【図４】（ａ）直接／間接アドレス方式を示す図。（ｂ）拡張命令コードＥＸＴを示す図。（ｃ）命令とその動作の一例を示す図。
【図５】（ａ）第１実施形態におけるＲＯＭのデータ構成を示す図。（ｂ）第１実施形態におけるＲＡＭのデータ構成を示す図。
【図６】第１演算表示処理の流れを示すフローチャート。
【図７】（ａ）第１演算表示処理において表示される表示画面の一例を示す図。（ｂ）演算種類が指定される場合の表示画面の一例を示す図。
【図８】（ａ）演算桁数の入力、演算種類の指定及び被演算子の入力がなされた場合の表示画面の一例を示す図。（ｂ）第１演算結果が表示された場合の表示画面の一例を示す図。
【図９】（ａ）桁落ち桁数表示指示がなされた場合の表示画面の一例を示す図。（ｂ  ）有効精度桁数表示指示がなされた場合の表示画面の一例を示す図。
【図１０】（ａ）桁数増加表示指示がなされた場合の表示画面の一例を示す図。（ｂ）桁落ち部分識別表示指示がなされた場合の表示画面の一例を示す図。
【図１１】（ａ）第２実施形態におけるＲＯＭのデータ構成を示す図。（ｂ）第２実施形態におけるＲＡＭのデータ構成を示す図。
【図１２】第２演算表示処理の流れを示すフローチャート。
【図１３】（ａ）第２演算表示処理において演算桁数の入力、演算種類の指定及び被演算子の入力がなされた場合の表示画面の一例を示す図。（ｂ）丸められた第２演算結果が表示された場合の表示画面の一例を示す図。
【図１４】パソコンとＵＳＢ演算装置で構成される演算システムの一例を示す図。
【符号の説明】
【０１１６】
１            グラフ関数電卓
３            キー群
３ａ            数字キー群
３ｂ            方向キー
３ｃ            ＥＸＥキー
３ｄ            桁落ち桁数表示キー
３ｅ            有効精度桁数表示キー
３ｆ            桁数増加表示キー
３ｇ            桁落ち部分識別表示キー
４            ディスプレイ
２０          ＣＰＵ
３０          入力部
４０          表示部
５０          ＲＯＭ
５１１          第１演算表示プログラム
５３１          第２演算表示プログラム
６０          ＲＡＭ
６１１、６３１  演算桁数格納領域
６１３、６３３  演算種類格納領域
６１５、６３５  被演算子格納領域
６１７、６３７  桁落ち桁数格納領域
６１９          有効精度桁数格納領域
７０          十進演算器
７１０          プログラムＲＯＭ
７１２          プログラムカウンタ
７１４          ラッチ部
７１６          命令デコーダ
７２０          可変パラメータ記憶部
７３１〜７３４  セレクタ
７４０          アドレスカウンタ
７５０          アドレス制御回路
７６０          レジスタ部
７７０          演算器
７８０          シフタ
８０          バス
【図１】
2006065789.tif 000003
【図２】
2006065789.tif 000004
【図３】
2006065789.tif 000005
【図４】
2006065789.tif 000006
【図５】
2006065789.tif 000007
【図６】
2006065789.tif 000008
【図７】
2006065789.tif 000009
【図８】
2006065789.tif 000010
【図９】
2006065789.tif 000011
【図１０】
2006065789.tif 000012
【図１１】
2006065789.tif 000013
【図１２】
2006065789.tif 000014
【図１３】
2006065789.tif 000015
【図１４】
2006065789.tif 000016