(57)【要約】【課題】半導体ウェハの製造にあたり、凝集した空格子点欠陥を除去しなければならないという必要性ひいてはそれに付随する困難を回避し、それにもかかわらずこのような欠陥タイプの現存が、以降のプロセスステップで半導体ウェハを後続処理して形成される電子コンポーネントの機能に対しリスクとはならないようにする。【解決手段】シリコンから成る単結晶をチョクラルスキー法により引き出し、処理を施して半導体ウェハを形成する。単結晶引き上げ中、引き上げ速度Ｖと成長フロントにおける軸線方向温度勾配Ｇとの比Ｖ／Ｇを、臨界サイズを超えた大きさの凝集した空格子欠陥が単結晶中に生成されるようコントロールする。電子コンポーネント製造中、それに関連する半導体ウェハ領域内の凝集した空格子点欠陥を、その領域内のサイズが臨界サイズを超えないよう収縮させる。【選択図】図２
2006347876.tif 000002
【特許請求の範囲】
【請求項１】
シリコンから成る半導体ウェハの製造方法において、
シリコンから成る単結晶をチョクラルスキー法により引き出し、処理して半導体ウェハを形成し、
単結晶引き上げ中、引き上げ速度Ｖと成長フロントにおける軸線方向温度勾配Ｇとの比Ｖ／Ｇを、臨界サイズを超えた大きさの凝集した空格子欠陥が単結晶中に生成されるようコントロールし、
電子コンポーネント製造中に該コンポーネントに関連する半導体ウェハ領域内の凝集した空格子点欠陥を、該領域内のサイズが前記臨界サイズを超えないよう収縮させることを特徴とする、
シリコンから成る半導体ウェハの製造方法。
【請求項２】
請求項１記載の方法において、
前記臨界サイズをテストウェハを用いて求め、該テストウェハに対し、熱の印加およびシリコン格子間原子の生成に関して前記コンポーネントの製造を調整する熱処理を実施することを特徴とする方法。
【請求項３】
請求項２記載の方法において、
前記テストウェハ上に厚さ１〜２０００ｎｍの酸化層を生成することを特徴とする方法。
【請求項４】
請求項２記載の方法において、
テストウェハにリンを拡散させることを特徴とする方法。
【請求項５】
請求項１から４のいずれか１項記載の方法において、
前記比Ｖ／Ｇを、単結晶の各半径方向ポジションにおいてＧについて式（Ｖ／Ｇ−ξｃ）≦α・Ｄ２・Ｇ２を満たすようコントロールし、ここでαは値０．５６・１０８±１０％ｍｍ２ｍｉｎ−１Ｋ−３をもつ比例定数であり、Ｄは前記臨界値であり、ξｃは点欠陥タイプが優勢ではない臨界値であることを特徴とする方法。
【請求項６】
請求項５記載の方法において、
前記比Ｖ／Ｇを、Ｖ／Ｇ≧ξｃが成り立つようコントロールすることを特徴とする方法。
【請求項７】
請求項５記載の方法において、
前記比Ｖ／Ｇを、Ｌピットが生じないようコントロールすることを特徴とする方法。
【請求項８】
電子コンポーネントに関連する領域に凝集した空格子欠陥をもつシリコンから成る半導体ウェハにおいて、
凝集した空格子欠陥は、少なくとも部分的に酸化層の存在しない内側表面を有しており、５０ｎｍよりも小さい大きさであることを特徴とする半導体ウェハ。
【請求項９】
請求項８記載の半導体ウェハにおいて、
前記大きさは２０ｎｍよりも小さいことを特徴とする半導体ウェハ。
【請求項１０】
請求項８記載の半導体ウェハにおいて、
前記凝集した空格子欠陥は、電子コンポーネントに関連する半導体ウェハ領域において該コンポーネントの製造中に収縮し、該領域における凝集した空格子欠陥の大きさは、臨界サイズを超えず、該臨界サイズは、該サイズを超えると前記コンポーネントの正常な機能が損なわれてしまうものであることを特徴とする半導体ウェハ。
【請求項１１】
請求項８記載の半導体ウェハにおいて、
前記凝集した空格子欠陥は、電子コンポーネントに関連する半導体ウェハ領域において酸化作用をもつ少なくとも１つの熱処理中、該領域における凝集した空格子欠陥の大きさが前記臨界サイズを超えないよう収縮することを特徴とする半導体ウェハ。
【請求項１２】
請求項１０または１１記載の半導体ウェハにおいて、
ＧＯＩ測定時にＭＯＳキャパシタの破壊耐性が得られていれば、前記電子コンポーネントの正常な機能は損なわれないことを特徴とする半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、凝集した空格子点欠陥に関して規定の欠陥特性をもつシリコンから成る半導体ウェハの製造方法に関する。さらに本発明は、この種の欠陥特性をもつシリコンから成る半導体ウェハに関する。
【背景技術】
【０００２】
単結晶シリコンが成長欠陥をもつ可能性のあることは知られており、これはシリコンに集積される電子コンポーネントの機能に妨害を及ぼしたり、それどころかそのような電子コンポーネントの機能停止すら引き起こしたりするおそれがあることから、望ましくないものである。このような欠陥とはたとえば点欠陥のアグロメレートないしは凝集体であり、ここでは空格子点（空孔 vacancy）とシリコン格子間原子（Ｓｉ格子間原子）とが区別される。この種の点欠陥が過飽和状態に陥ると、それらがまとまって凝集体を形成する傾向にある。凝集された空格子点欠陥（ボイド void）は種々の文献において、ＣＯＰ欠陥（crystal originated particle）、ＬＰＤ（light point defects）、ＬＬＳ（localized light scatterer）、ＬＳＴＤ（laser scanning tomography defect）またはＦＰＤ（flow pattern defect）と呼ばれることが多い。シリコン格子間原子のケースであれば、アグロメレートないしは凝集体がそれらの大きさゆえにすでに転位として２次欠陥を成しているならば、Ａ欠陥（A-swirl-defect）またはＬピット（large etch pit）と呼ばれ、このような２次欠陥がまだ現れていなければ、Ｂ欠陥と呼ばれる。
【０００３】
さらに知られているのは、単結晶製造中に点欠陥が発生することであり、この場合、引き上げ速度Ｖと結晶成長フロントにおける軸線方向の温度勾配Ｇとの比Ｖ／Ｇが制御パラメータとなっている。今日一般的である約０．１３４mm２min−１K−１付近をとる臨界値ξｃよりも比Ｖ／Ｇが大きいと、空格子点タイプの点欠陥が支配的である一方、比Ｖ／Ｇが臨界値ξｃよりも小さければ、シリコン格子間原子が支配的である。単結晶が冷却すると、発生した点欠陥は過飽和状態に陥り、いっしょにまとまっていっそう大きい結合が生じる可能性がある。凝集した空格子点欠陥について、それらのサイズは冷却レートｑによって決定的に影響を受けることが知られている。単結晶はこの冷却レートｑによって約１１００°Ｃからそれよりも低い温度に冷却され、しかも単結晶のサイズは冷却レートｑが大きくなるにつれて小さくなる一方、単結晶の密度は上昇する。冷却レートｑは軸線方向の温度勾配Ｇにほぼ正比例しているので、凝集した点欠陥のサイズに対し、比Ｖ／Ｇを結晶引き上げ時に適切にコントロールすることで作用を及ぼすことができ、軸線方向の温度勾配Ｇを把握していれば、対応する空格子点欠陥凝集体のサイズに関する情報を得ることができる。凝集した空格子点欠陥は通常、八面体の形状を有している。この種の欠陥のサイズに対する情報によって、欠陥体積に対応する球体積が表される。
【０００４】
単結晶周縁部から発せされる放射熱によって、軸線方向の温度勾配Ｇが単結晶周縁部へ向かって上昇する。軸線方向温度勾配Ｇと単結晶の半径方向ポジションｒとのこのような半径方向の依存性Ｇ（ｒ）と、凝集した空格子点欠陥のサイズと軸線方向温度勾配Ｇとの上述の依存性の直接的な結果として、この欠陥のサイズは半導体ウェハの空格子点領域において一定ではなく、半導体ウェハの中心部から周縁部へ向かって減少していく一方、欠陥の密度は同じ方向において増大することである。
【０００５】
軸線方向温度勾配Ｇはコンピュータコード（たとえばFEMAGSoft S.A., BelgiumによるFEMAG）によって精確に計算できるので、比Ｖ／Ｇのコントロールを引き上げ速度のコントロールによって行うことができる。これと同時に、軸線方向温度勾配Ｇを把握することによって、組み入れられた空格子点の半径方向分布ひいては凝集した空格子点欠陥の平均サイズに関する半径方向変化を計算することができる。この計算についての理論的な根拠を成すのは、Voronkov（Voronkov, V.V. および Falster, R. (1999) J.Appl.Phys., 86, (11) 5975 ならびに Voronkov, V.V. および Falster, R. (1998) J.Crystal Growth, 194 76）によって開発された式である。これによってたとえば、組み入れられた空格子点の濃度、凝集した空格子点の濃度およびこの種の凝集体ないしはアグロメレートの大きさに関して実験的に証明可能な予測を行えるようになる。
【０００６】
電子コンポーネントの集積密度が高まるにつれて、ひいてはそれに付随してそれらの電子コンポーネントを形成する構造が小さくなるにつれて、空格子点欠陥凝集体のサイズが電子コンポーネントの構造サイズの範囲に入るようになると、凝集した空格子点欠陥の現存が問題になってしまう。
【０００７】
この問題を解決するためにすでに提案されているのは、凝集した点欠陥が発生しないよう比Ｖ／Ｇをコントロールすることであり、その理由はこのようにすれば、点欠陥凝集体の発生に必要とされる点欠陥の過飽和には到達しないからである。ただしこの種のコントロールは、２００ｍｍ以上の大きい直径をもつシリコンから成る半導体ウェハを製造する際には殊に、実現が非常に難しい。それというのも、軸線方向温度勾配Ｇと半径方向ポジションｒとの依存性ゆえに、比Ｖ／Ｇを動かせるごく狭いプロセス窓しか利用できないからである。Voronkovの式に基づく精確な計算が示すように、空格子点の多い領域で空格子点の凝集が生じない比Ｖ／Ｇの範囲は極端に狭く、したがって技術的に容易に利用できるものではない。同様の考察は、Ｓｉ格子間原子の多い面におけるＢ欠陥についてもあてはまる。Ｌピットの形成だけは比較的広いＶ／Ｇ範囲を介して回避することができる。その理由は、Ｌピットが形成されるには格子間原子集合体のクリティカルなサイズすなわち臨界サイズを超えなければならないからである。
【０００８】
上述の問題点を解決するための他のアプローチは、凝集した空格子点欠陥を半導体ウェハの熱処理により表面近傍領域で解消させることである。この種の熱処理も同様に煩雑であり、殊に酸化作用のある雰囲気中でこれが実施されるときには、不完全にしか実現できない（Ji Wook Seo, Young Kwan Kim, Journal of The Electrochemical Society, 149 (7) G379-G383 (2002)）。従来技術で述べられている考えによれば熱処理にあたり２段階のメカニズムが有効であり、この場合、第１ステップで凝集した空格子点欠陥の内側表面から酸化層が除去される。このために必要とされるのは、酸素を表面近傍領域から外方拡散させ、それによりそこにおいて酸素過飽和を緩和させることである。そのあとではじめて、凝集した空格子点欠陥をシリコン格子間原子との再結合および空格子点の外方拡散によって消滅させることができる。半導体ウェハ上に熱酸化層を生成することによりシリコン格子間原子の形成が促進されるにもかかわらず、それを目指した酸化作用を伴う半導体ウェハ熱処理は、アルゴンのように酸化作用を伴わない雰囲気中の熱処理とは異なり不都合であるとみなされている。その理由は、酸化作用を伴う半導体ウェハ熱処理によって、第１ステップで必要とされる凝集した空格子点欠陥の内側表面からの酸化層の除去が阻まれるからである。
【非特許文献１】Voronkov, V.V. および Falster, R. (1999) J.Appl.Phys., 86, (11) 5975
【非特許文献２】Voronkov, V.V. および Falster, R. (1998) J.Crystal Growth, 194 76
【非特許文献３】Ji Wook Seo, Young Kwan Kim, Journal of The Electrochemical Society, 149 (7) G379-G383 (2002)
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題は、凝集した空格子点欠陥を除去しなければならないという必要性ひいてはそれに付随する困難を回避し、それにもかかわらずこのような欠陥タイプの現存が、以降のプロセスステップで半導体ウェハを後続処理して形成される電子コンポーネントの機能に対しリスクとはならないようにすることである。
【課題を解決するための手段】
【００１０】
本発明によればこの課題は、シリコンから成る単結晶をチョクラルスキー法により引き出し、処理して半導体ウェハを形成し、単結晶引き上げ中、引き上げ速度Ｖと成長フロントにおける軸線方向温度勾配Ｇとの比Ｖ／Ｇを、臨界サイズを超えた大きさの凝集した空格子欠陥が単結晶中に生成されるようコントロールし、電子コンポーネント製造中に該コンポーネントに関連する半導体ウェハ領域内の凝集した空格子点欠陥を、該領域内のサイズが前記臨界サイズを超えないよう収縮させることを特徴とする、シリコンから成る半導体ウェハの製造方法によって解決される。
【００１１】
さらに上記の課題は、電子コンポーネントに関連する領域に凝集した空格子欠陥をもつシリコンから成る半導体ウェハにおいて、凝集した空格子欠陥は、少なくとも部分的に酸化層の存在しない内側表面を有しており、５０ｎｍよりも小さい大きさであることを特徴とする半導体ウェハによって解決される。
【発明を実施するための最良の形態】
【００１２】
本発明の基礎を成す着想は、クリティカルなサイズすなわち臨界サイズを超えた空格子点欠陥凝集体だけしか電子コンポーネントに対し悪影響を及ぼす可能性はなく、このような欠陥のサイズは、閉じた内部の酸化層が形成されないかぎり電子コンポーネントの製造中に減少する、ということである。電子コンポーネントの製造には規則的に熱処理が付随するものであり、その際にシリコン格子間原子が発生し、それによって凝集した空格子点欠陥のサイズが減少するよう作用を及ぼすことができる。このような結果を伴う熱処理はたとえば酸化作用のある熱処理であり、たとえばゲート酸化物が生成される熱処理などである。
【００１３】
熱処理の温度が十分に高ければ、凝集した空格子点欠陥は酸化性雰囲気がなくても、それらの空格子点欠陥の半径が熱処理温度に固有の半径よりも小さければ、それらの欠陥が熱力学的に安定状態になるまで解消する。ただし殊に将来、このことは重要ではなくなる。なぜならば電子コンポーネントの製造はより低い温度で行われるようになっているからである。
【００１４】
本発明に従って製造される半導体ウェハは凝集した空格子点欠陥を有しているが、そのサイズが小さいことから電子コンポーネントの機能を損なうことはなく、その際、凝集した空格子点欠陥のサイズが電子コンポーネント製造中にさらに減少することが考慮される。欠陥サイズのこのような減少は既述の従来技術の結果からは期待できなかった。それというのも、その前提とみなされる内部酸化層の除去は、シリコン格子間原子の形成ならびに酸素の外方拡散の欠如によって阻まれるからである。
【００１５】
以下の説明による実際の状況の精確な再現を待たずともここで察せられるのは、本発明による方法においては、サイズゆえに酸化層により覆われないまたは完全には覆われない内部表面を有する凝集した空格子点欠陥が考察されることである。この種の表面は２つの競合する反応に晒される。シリコン格子間原子は堆積する可能性があり、この場合、凝集した空格子点欠陥は収縮する。同様に、単結晶から凝集した空格子点欠陥の内側表面へ酸素を拡散させることができ、これにより内側の酸化層が成長する。酸化層が凝集した空格子点欠陥の内側表面を閉じるかたちで覆うとただちに、シリコン格子間原子の競合する堆積はもはや不可能になる。この概念は発明者の実験結果と一致しており、これによれば凝集した空格子点欠陥のサイズが酸化作用のある熱処理（以下では犠牲酸化とも称する）により減少するとき、深さが増すにつれて成果が低くなることを考慮しなければならない。半導体ウェハの表面に生じる熱的な酸化層（以下では犠牲酸化層とも称する）によって、シリコン格子間原子はその下に位置する半導体ウェハ領域に注入される。シリコン格子間原子は、半導体ウェハ表面近くに位置する凝集した空格子点欠陥のところに堆積していることから、結晶中で半導体表面よりも低いところに位置する凝集した空格子点欠陥には到達しないかまたは、内側の酸化層の競合する形成によりシリコン格子間原子の別の堆積がすでに回避される時点になってはじめて到達する。したがって酸化作用をもつ熱処理によって、凝集した空格子点欠陥は結晶中で半導体表面から離れて深いところに位置すればするほど僅かにしか収縮しない。本発明によればこのような帰結は以下のようにして考慮される。すなわち、凝集した空格子点欠陥のサイズが、電子コンポーネントの製造後、それらの電子コンポーネントが設けられる半導体ウェハのいかなる個所でも、つまり電子コンポーネント関連領域において、臨界サイズを超えてはならないようにすることによって考慮される。
【００１６】
完全を期するために述べておくと、たとえばリン拡散のように別の熱処理によってもシリコン格子間原子が生成され、したがってこれにより酸化作用をもつ熱処理と同様の効果が得られる。ただし一般にはこのような熱処理はあまり適していない。その理由は、このような熱処理はドーパントプロフィルを変化させるものであったり、あるいは他の欠点をもつからである。この理由から、以下では本発明の１つの有利な実施形態についてのみ説明する。
【００１７】
本発明によれば、半導体ウェハの後続処理により形成される電子コンポーネントの信頼性のある動作を実現するために満たされなければならず一般に多種多様である要求に合わせて、半導体ウェハの製造方法を整合させることができる。その際、本発明によれば、要求を満たすために必要とされるいかなるコストも回避される。
【００１８】
凝集した空格子点欠陥を含むシリコンから成る半導体ウェハが、電子コンポーネント製造のための基板として基本的に適しているか否かを評価できるようにする目的で推奨されるのは、ＧＯＩ測定（Gate Oxide Integrity＝ゲート酸化物の信頼度ないしは完全性）である。このような高感度な手法の場合、ＭＯＳキャパシタがウェハ表面上に生成され、電流電圧測定により破壊電界強度が評価される。その準備ならびに測定方法については、K. Yamabe, K. Taniguchi, Y. Matsushita, in Proc. of the Internat. Reliability Phys. Symp. p. 184, IEEE, NJ (1983) に説明されている。破壊耐性が低いことは、妨害を及ぼす空格子点欠陥凝集体の存在に対する信頼度指標となる。これとは逆に、１００％の領域の破壊耐性であるならば、電子コンポーネントを製造するための適正があるものとされる。
【００１９】
本発明の有利な実施形態によれば第１ステップにおいて、中心領域と周縁領域と決められたサイズの凝集した空格子点欠陥を有するテストウェハが準備される。この場合、テストウェハの中心領域から周縁領域に向かって空格子点欠陥凝集体が減少している。この種のテストウェハは、チョクラルスキー法（ＣＺ法）によって製造された単結晶からも浮遊帯域融解法（ＦＺ法）によって製造された単結晶からも得ることができ、その製造にあたり結晶中心においてクリティカルな値すなわち臨界値ξｃを超えないよう比Ｖ／Ｇが選定される。ＦＺ法に従って製造された単結晶はＣＺ法に従って製造された単結晶と同様に、好適には酸素によってドーピングされたものである。空格子点欠陥サイズは、半径方向と軸線方向温度勾配Ｇとが依存しているため、中心領域から周縁領域に向かって連続的に減少する。凝集した空格子点欠陥に対し、それらの半径方向ポジションｒに依存して所定のサイズを割り当てることができる。
【００２０】
次のステップにおいてテストウェハに対し少なくとも１回、酸化作用のある熱処理（犠牲酸化）が実施され、その際、ウェハ表面上に所定の厚さ有利には１〜２０００ｎｍをもつ酸化層（犠牲酸化層）が形成される。このステップは、熱の印加およびシリコン格子間原子の生成に関して電子コンポーネント製造方法を近似的にシミュレートするものであり、コンポーネント製造時に本発明に従い製造すべき半導体ウェハに対しこれが実施される。
【００２１】
ついで犠牲酸化層が除去されて、ＧＯＩ測定が実行される。この測定によって、どの半径方向ポジションｒからはＭＯＳキャパシタの破壊耐性が要求に対応しているのかが明らかになる。破壊耐性がもはや得られないところは、クリティカルないしは臨界的であるとされたサイズを超えた大きさの凝集した空格子点欠陥が存在するものとされる。
【００２２】
これに続いて単結晶を製造する際に留意しなければならないのは、電子コンポーネント製造（コンポーネントプロセス）中に生じる収縮後に臨界サイズを超えない大きさをもつ凝集した空格子点欠陥がもはや発生しないような値に比Ｖ／Ｇが対応するような条件のもとで、単結晶を引き上げることである。このようにして製造された単結晶から得られた半導体ウェハに対しＧＯＩ測定を行ったならば、その半導体ウェハは不適切なものであると判定されることになる。ただしコンポーネントプロセス中にその半導体ウェハに対し、酸化作用をもつテストウェハ熱処理をシミュレートする熱処理が施されるので、コンポーネントにとっては悪影響を及ぼさない臨界サイズまで空格子点欠陥凝集体が収縮する。
【００２３】
凝集した空格子点欠陥のサイズに及ぼされる熱処理作用は上述のように深さに依存し、これは酸化作用をもつテストウェハ熱処理時に形成される犠牲酸化層の厚さに基づき表すことができる。この酸化犠牲層の厚さは、酸化により使われるシリコンのほぼ２倍の厚さである。ＧＯＩ測定中に生成される酸化層を無視するならば、半導体ウェハ中で犠牲酸化に使われるシリコンの厚さに対応する位置よりも深いところに位置することになるコンポーネント構造が設けられていないかぎり、その結果から、見つけられた臨界サイズを限界サイズと定めることができる。そうでなければ、酸化作用をもつテストウェハ熱処理中、いっそう深い領域について決定的なクリティカルな臨界欠陥サイズを調べるために、犠牲酸化層の厚さを相応に高める必要がある。
【実施例】
【００２４】
直径１２５ｍｍのシリコンから成る半導体ウェハにおいて本発明をテストした。毎分２．５ｍｍの引き上げ速度によるＦＺ法によりこの半導体ウェハを製造し、その際に酸素をドーピングした。酸素濃度は５×１０１７原子／ｃｍ３であった。したがって典型的にはチョクラルスキー法によって引き上げられる材料の酸素濃度も移動する範囲内にあった。さらに結晶引き上げ時の引き上げ条件（Ｖ／Ｇ（ｒ））を、結晶中心から少なくとも半径０．８Ｒ（Ｒ＝結晶半径）までの領域で凝集した空格子点欠陥が形成されるように選定した。このことを、酸素ドーピングされた単結晶から得られた半導体ウェハにおけるＧＯＩ測定により確認した。この単結晶から製造された別のテストウェハに対し犠牲酸化（Ｔ＝１１００°Ｃ）を実施した。種々の酸化物の厚さ（２００ｎｍ，４００ｎｍ，８００ｎｍ）が生成されるよう、持続時間を変化させた。ついで酸化物（犠牲酸化物）を除去し、再度厚さ２５ｎｍの酸化層が生成されるＧＯＩ測定を実施した。
【００２５】
図１〜図４には、この測定の結果が描かれている。
【００２６】
図１には、犠牲酸化を実施しなかったテストウェハにおけるＧＯＩ測定の結果が示されている。このグラフでは、９ＭＶ／ｃｍよりも小さい電界強度の印加で破壊したテストキャパシタが強調されて描かれている。グレースケールによって、実際の破壊電界強度が表されている。破壊されたテストキャパシタは主として、強調された示された半径をもつ円内に存在している。
【００２７】
図２〜図４には、まえもって犠牲酸化を実施したテストウェハに対する同様のＧＯＩ測定の結果が示されており、測定にあたり上述の厚さをもつ複数の酸化層を生成した。
【００２８】
ここで判明したのは、明確な空格子点凝集体の領域の半径は犠牲酸化物の厚さが２００ｎｍのときに著しく小さくなったことである。しかしながら、犠牲酸化物の厚さが増すにつれてこの効果が再び低減していく。厚さ８００ｎｍであると、ＧＯＩ測定のみが実施され酸化作用を有する熱処理を行わなかったテストウェハとの差異がもはや明らかにはならなかった。
【００２９】
この結果から、凝集した空格子点欠陥は所定の大きさからは犠牲酸化によって、キャパシタの破壊特性にもはや悪影響を及ぼさないかぎり収縮させることができる、という上述の推測が立証される。同様に、この大きさはウェハ表面に関して深さに依存しており、つまりウェハ表面からの間隔が拡がるにつれて大きくなる、ということも立証される。
【００３０】
テストウェハ上の半径方向ポジションごとに、凝集した空格子点欠陥のサイズ分布を計算することができる。図５には、平均欠陥サイズ（欠陥直径）が半径方向ポジションに依存して示されている。これに加えて半径方向ポジションおよびそれらに対応する欠陥サイズが書き込まれており、この場合、図１〜図４に示した結果に従いテストキャパシタの破壊耐性まだ十分であったものについて示されている。対応する欠陥サイズは個々の臨界サイズに相応する。２００ｎｍの厚さのシリコンの犠牲酸化層を形成するためには約１００ｎｍの深さまで使うので、電子コンポーネントの製造に適した領域の深さを決める目的で、酸化層の厚さを半分にする必要がある。なぜならばその領域では、凝集した空格子点欠陥は臨界サイズは超えないからである。
【００３１】
上述の実験結果から、欠陥サイズ（欠陥直径、図５）に対する計算された半径方向依存性を用いて、１００ｎｍの深さに関して約２３ｎｍの臨界サイズが得られ、もしくは２００ｎｍの深さに関して約２０ｎｍの臨界サイズが得られた。図５に示した欠陥サイズは、テストウェハの各半径方向ポジションにおける図６に示したサイズ分布の個々の平均値を表している。図６の分布における最大値は、図５に示した欠陥サイズに対応する。図５の欠陥サイズおよび図６におけるその分布は、シミュレーション計算から得られたものである。個々の平均サイズは、半径方向のＶ／Ｇ比が既知であれば（図７）、Voronkovの式により得られた値（図５ａ）ときわめて一致している。Voronkovの式である欠陥直径（ｃｍ）＝ε・（Ｃｖ／ｑ）１／２における比例係数εは、３．６・１０−１２ｃｍ５／２Ｋ１／２ｍｉｎ−１／２となる。このようにして求められた臨界サイズに対し、図７において計算された半径方向の比Ｖ／Ｇの変化を用いて、それぞれ１つの特定のＶ／Ｇ値を割り当てることができ、これはその欠陥サイズに関して結晶引き上げ中、成長結晶のいかなる個所でも超えてはならないものである。発明者がVoronkovの研究から導出した式によれば、Ｖ／Ｇプロセス窓について（Ｖ／Ｇ−ξｃ）〜Ｄ２・Ｖ２が成り立ち、あるいはＶ／Ｇ＝ξｃ付近で引き上げられることから、（Ｖ／Ｇ−ξｃ）〜Ｄ２・Ｇ２が成り立つ。ただしＤはクリティカルな臨界欠陥直径である。すべてのサイズはシミュレーション計算から既知であるため、比例定数αを求めることができる。これはＧ２の依存性をもつ２番目の式に関して０．５６・１０８±１０％ｍｍ２ｍｉｎ−１Ｋ−３付近にある。つまり、Ｄがコンポーネントプロセスにより設定され、Ｇが選択された引き上げプロセスにより設定されるならば、結晶の各半径方向ポジションごとにそこで与えられるＧについて（Ｖ／Ｇ−ξｃ）≦α・Ｄ２・Ｇ２が成り立つように、結晶を引き上げる必要がある。Ｇについては結晶中心における値を選択するのが有利である。その理由は、Ｇはその個所において一般に最小値をとるからであり、したがってそこにおいて臨界欠陥直径Ｄを最初に超えるからである。この式によれば、許容されるプロセス窓は軸線方向温度勾配Ｇもしくは引き上げ速度Ｖならびに臨界欠陥直径Ｄとともに２乗でないしは２次式で上昇することになる。ここで有利であるのは、Ｖ／Ｇ≧ξｃが成り立つよう比Ｖ／Ｇをコントロールすることである。同様に有利であるのは、Ｌピットが生じないよう比Ｖ／Ｇをコントロールすることである。
【００３２】
最新世代の多数のコンポーネントプロセスに関して、Ｄに対する臨界値は２０〜５０ｎｍの範囲にある。これはセコエッチング（Seccoエッチ）によりＦＰＤ欠陥の一般的な検出が可能なサイズ範囲よりも著しく小さい。酸素ドーピングを伴わないＦＺ法により製造され犠牲酸化を行わずにテストされた半導体ウェハの場合、１８ｎｍの臨界サイズが求められた。つまり熱処理ステップがなければ、臨界サイズはほぼ２０ｎｍよりも小さいところにある。この値は、酸素ドーピングされた図１による未処理のＦＺウェハ（図１と図５を参照）について得られた臨界値と一致する。このことは、図１によるウェハに含まれている臨界サイズの欠陥は酸素ドーピングにもかかわらず酸化層を有していないことに対する重要な示唆である。
【図面の簡単な説明】
【００３３】
【図１】犠牲酸化を実施しなかったテストウェハにおけるＧＯＩ測定の結果を示す図
【図２】２００ｎｍ厚の犠牲酸化物を用いた測定結果を示す図
【図３】４００ｎｍ厚の犠牲酸化物を用いた測定結果を示す図
【図４】８００ｎｍ厚の犠牲酸化物を用いた測定結果を示す図
【図５】欠陥サイズと半径との関係を示す図
【図５ａ】Voronkovの式により得られた欠陥サイズと半径との関係を示す図
【図６】欠陥サイズと欠陥密度との関係を示す図
【図７】比Ｖ／Ｇと半径との関係を示す図
【図５】
2006347876.tif 000003
【図５ａ】
2006347876.tif 000004
【図６】
2006347876.tif 000005
【図７】
2006347876.tif 000006
【図１】
2006347876.tif 000007
【図２】
2006347876.tif 000008
【図３】
2006347876.tif 000009
【図４】
2006347876.tif 000010