(57)【要約】  【課題】高導電性保護膜の帯電防止作用を失わず、且つ電池作用による腐食を抑制できるサーマルヘッド及びそれを用いたサーマルプリンタを提供することにある。  【解決手段】基板１と、基板１表面に配列された発熱素子３と、発熱素子３に接続される電極層４，５と、電極層４，５の一部を被覆する高導電性保護膜８ｋを備えたサーマルヘッドにおいて、電極層４，５と高導電性保護膜８ｋとの間に、高導電性保護膜８ｋよりも高い比抵抗を有する低導電性保護膜８ｔを介在させる。  【選択図】図１
2006150758.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板表面に配列された発熱素子と、該発熱素子に接続される電極層と、該電極層の一部を被覆する導電性保護膜とを備えたサーマルヘッドにおいて、
前記導電性保護膜は、前記電極層に被着される低導電性保護膜と、該低導電性保護膜に被着される該低導電性保護膜よりも比抵抗の低い高導電性保護膜とからなることを特徴とするサーマルヘッド。
【請求項２】
前記低導電性保護膜の比抵抗ρ1は、1.0×10７Ωｃｍ〜1.0×10９Ωｃｍに、前記高導電性保護膜の比抵抗ρ2は、5.0×10６Ωｃｍ以下に設定されていることを特徴とする請求項１に記載のサーマルヘッド。
【請求項３】
前記低導電性保護膜及び高導電性保護膜はSiC系材料からなり、前記高導電性保護膜は、前記低導電性保護膜よりも炭素含有率が高いことを特徴とする請求項１または請求項２に記載のサーマルヘッド。
【請求項４】
基板と、該基板表面に配列された発熱素子と、該発熱素子に接続される電極層と、該電極層の一部に被着される導電性保護膜とを備えたサーマルヘッドにおいて、
前記導電性保護膜は、前記電極層側から外表面側に向かって比抵抗が漸次小さくなることを特徴とするサーマルヘッド。
【請求項５】
前記導電性保護膜は、前記電極層側から外表面側に向かって比抵抗が連続的に小さくなることを特徴とする請求項４に記載のサーマルヘッド。
【請求項６】
前記導電性保護膜は、前記電極層側から外表面側に向かって比抵抗が段階的に小さくなることを特徴とする請求項４に記載のサーマルヘッド。
【請求項７】
前記導電性保護膜はSiC系材料からなり、前記電極層側から外表面側に向かって、漸次炭素含有率が高くなることを特徴とする請求項４乃至請求項６に記載のサーマルヘッド。
【請求項８】
前記請求項１乃至請求項７のいずれかに記載のサーマルヘッドと、記録媒体を搬送する搬送手段と、前記記録媒体を前記サーマルヘッドの発熱素子に押圧する押圧手段とを備えたことを特徴とするサーマルプリンタ。
【請求項９】
基板表面に発熱素子及び該発熱素子に接続される電極層を形成する第１の工程と、
前記電極層に低導電性保護膜を被着する第２の工程と、
前記低導電性保護膜に、該低導電性保護膜よりも低い比抵抗を有する高導電性保護膜を被着する第３の工程と、
前記低導電性保護膜及び高導電性保護膜が被着された基板全体を洗浄液に浸漬する第４の工程と、を経ることを特徴とするサーマルヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ機構に組み込まれるサーマルヘッド及びサーマルプリンタに関するものである。
【背景技術】
【０００２】
従来、プリンタ機構に組み込まれるサーマルヘッドは、例えば端面ヘッドの場合、図４に示すように、略矩形を成す基板１０１と、基板１０１の一方端側の端面に配列された発熱素子１０３と、発熱素子１０３の一方端側に接続された個別電極層１０４と、発熱素子１０３の他方端側に接続された共通電極層１０５と、これら発熱素子１０３、個別電極層１０４及び共通電極層１０５を被覆する保護膜１０８とから構成されている。
【０００３】
そして個別電極層１０４は、基板１０１上面を、その一方端側から他方端側に向かって延在され、その終端部でドライバーＩＣ１０７との接続用のパッド部１０４ｓが形成される。また共通電極層１０５は、基板１０１下面を、その一方端側から他方端側に向かって延在され、その終端部に外部基板に形成された外部配線との接続用のパッド部１０５ｓが形成される。
【０００４】
また、保護膜１０８は、絶縁性保護膜１０８ｚ及び高導電性保護膜１０８ｋから構成されている。絶縁性保護膜１０８ｚは、個別電極層１０４の一部（パッド部１０４ｓ周辺を含む）及び共通電極層１０５の一部（パッド部１０５ｓ周辺を含む）を除いて、発熱素子１０３、個別電極層１０４及び共通電極層１０５を共通に被覆している。また、高導電性保護膜１０８ｋは、前記絶縁性保護膜１０８ｚ及び、この絶縁性保護膜１０８ｚに被覆されていない共通電極層１０５の一部を直接被覆している。このように高導電性保護膜１０８ｋは、共通電極層１０５に一部で直接接していることから、記録媒体とサーマルヘッドとの間に生じた静電気による帯電を防止できる。
【０００５】
このようなサーマルヘッドは、図５（ａ）〜（ｇ）に示すように以下の工程を経て製造される。
【０００６】
工程１：まず基板１０１表面に、グレーズ層１０２、発熱抵抗体層及び電極用薄膜を従来周知の薄膜形成法により被着させ、発熱素子１０３、個別電極層１０４及び共通電極層１０５がそれぞれ所定領域に形成されるように、従来周知のフォトリソグラフィー及びエッチング手法により前記電極用薄膜を加工する。尚、この電極用薄膜材料としては、Al（アルミニウム）やAl系合金が多用される（図５（ａ）参照）。
【０００７】
工程２：次に、所定領域に形成された電極層上及び発熱素子１０３に絶縁性保護膜１０８ｚを被着する。尚、個別電極層１０４のパッド部１０４ｓ周辺を含む一部、及び共通電極層１０５のパッド部１０５ｓ周辺を含む一部は、保護膜１０８に被覆されずに露出した領域となっている（図５（ｂ）参照）。
【０００８】
工程３：次に、共通電極層１０５に被着された絶縁性保護膜１０８ｚの一部を除去して、共通電極層１０５に露出部を設け、この共通電極層１０５の露出部及び絶縁性保護膜１０８ｚ上に高導電性保護膜１０８ｋを形成する。これにより共通電極層１０５と高導電性保護膜１０８ｋとは前記露出部で直接接触した状態となる（図５（ｃ）参照）。
【０００９】
工程４：次に、基板１０１表面全体、特に電極層表面に付着した異物や有機物等を除去するために基板全体を洗浄液に浸漬する。このとき使用される洗浄液として、例えば炭化水素系の酸性洗剤や高級アルコール系の中性洗剤等があげられる（図５（ｄ）参照）。
【００１０】
工程５：次に、個別電極層１０４や共通電極層１０５のパッド部１０４ｓ，１０５ｓに無電解めっきによるニッケルメッキ及び金メッキを施こすとともに、ドライバーＩＣ１０７を搭載させる（図５（ｅ）参照）。
【００１１】
工程６：次に保護膜１０８から露出している個別電極層１０４の一部及び共通電極層１０５の一部を被覆樹脂１０９により被覆する（図５（ｆ）参照）。
【００１２】
工程７：最後に、半田バンプを有するドライバーＩＣ１０７を実装し、封止樹脂１１０を塗布してドライバーＩＣ１０７を封止する。これによりサーマルヘッドが完成する（図５（ｇ）参照）。
【特許文献１】特開２００１―４７６５２号公報
【特許文献２】特開２００１―２７０１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところが上述した製造方法では、工程４において基板全体が洗浄液に浸漬されるときに、共通電極層１０５と高導電性保護膜１０８ｋとが直接接触しており、またこの洗浄液がその中に含まれる洗浄剤のために電解質となっていることから、共通電極層１０５−高導電性保護膜１０８ｋ間にいわゆる電池作用が生じ、個別電極層１０４や共通電極層１０５を構成するAlが、パッド部周辺から洗浄液中にAlイオンとして溶解し、これにより電極層が腐食（ガルバニック腐食）することがある。
【００１４】
殊に、共通電極層１０５に比して膜厚が薄く設定される個別電極層１０４は、この腐食による弊害が共通電極層１０５に比して深刻であり、ひどい場合には個別電極層１０４が部分的に消失してしまい断線に至る場合もあった。この個別電極層１０４は、高導電性保護膜１０８ｋには直接接していないものの、洗浄液を介して高導電性保護膜１０８ｋから共通電極層１０５及び発熱素子１０３を結んで電気的な閉回路が形成されるために同様に腐食が生じるものである。
【００１５】
このような電池作用による腐食（ガルバニック腐食）は、洗浄液浸漬中に高導電性保護膜１０８ｋ―共通電極層１０５間を移動する電子が多い程、より早く腐食する傾向にある。そして、この移動する電子の多少は、高導電性保護膜１０８ｋと電極層との標準電極電位の差、及び両者間に存在する抵抗値に起因する。
【００１６】
本発明は、上記問題点に鑑み案出されたものであり、その目的は高導電性保護膜の帯電防止作用を失わず、且つ電池作用による腐食を抑制できるサーマルヘッド及びそれを用いたサーマルプリンタを提供することにある。
【課題を解決するための手段】
【００１７】
本発明のサーマルヘッドは、基板と、該基板表面に配列された発熱素子と、該発熱素子に接続される電極層と、該電極層の一部を被覆する導電性保護膜とを備えたサーマルヘッドにおいて、前記導電性保護膜は、前記電極層に被着される低導電性保護膜と、該低導電性保護膜に被着される該低導電性保護膜よりも比抵抗の低い高導電性保護膜とからなることを特徴とするものである。
【００１８】
また本発明のサーマルヘッドは、前記低導電性保護膜の比抵抗ρ1が、1.0×10７Ωｃｍ〜1.0×10９Ωｃｍに、前記高導電性保護膜の比抵抗ρ2は、5.0×10６Ωｃｍ以下に設定されていることを特徴とするものである。
【００１９】
更に本発明のサーマルヘッドは、前記低導電性保護膜及び高導電性保護膜はSiC系材料からなり、前記高導電性保護膜は、前記低導電性保護膜よりも炭素含有率が高いことを特徴とするものである。
【００２０】
また本発明のサーマルヘッドは、基板と、該基板表面に配列された発熱素子と、該発熱素子に接続される電極層と、該電極層の一部に被着される導電性保護膜とを備えたサーマルヘッドにおいて、前記導電性保護膜が、前記電極層側から外表面側に向かって比抵抗が漸次小さくなることを特徴とするものである。
【００２１】
更に本発明のサーマルヘッドは、前記導電性保護膜が、前記電極層側から外表面側に向かって比抵抗が連続的に小さくなることを特徴とするものである。
【００２２】
また本発明のサーマルヘッドは、前記導電性保護膜が、前記電極層側から外表面側に向かって比抵抗が段階的に小さくなることを特徴とするものである。
【００２３】
更に本発明のサーマルヘッドは、前記導電性保護膜がSiC系材料からなり、前記電極層側から外表面側に向かって、漸次炭素含有率が高くなることを特徴とするものである。
【００２４】
本発明のサーマルプリンタは、上述のサーマルヘッドと、記録媒体を搬送する搬送手段と、前記記録媒体を前記サーマルヘッドの発熱素子に押圧する押圧手段とを備えたことを特徴とするものである。
【００２５】
本発明のサーマルヘッドの製造方法は、基板表面に発熱素子及び該発熱素子に接続される電極層を形成する第１の工程と、前記電極層に低導電性保護膜を被着する第２の工程と、前記低導電性保護膜に、該低導電性保護膜よりも低い比抵抗を有する高導電性保護膜を被着する第３の工程と、前記低導電性保護膜及び高導電性保護膜が被着された基板全体を洗浄液に浸漬する第４の工程と、を経ることを特徴とするものである。
【発明の効果】
【００２６】
本発明のサーマルヘッドによれば、導電性保護膜が電極層に被着される低導電性保護膜と、該低導電性保護膜に被着される前記低導電性保護膜よりも比抵抗の低い高導電性保護膜とからなることにより、電極層の洗浄工程において基板全体を洗浄液に浸漬しても、高導電性保護膜―共通電極層間を移動する電子が、前記低導電性保護膜の介在による電池作用回路の実質的な抵抗値増加によって減少し、これにより電極層の腐食が抑制できる。
【００２７】
これにより、より洗浄力の強い洗浄液を選択することも可能となり、電極層終端のパッド部の洗浄がより確実に行えることから、前記パッド部におけるドライバーＩＣや外部配線との接続信頼性が高くなる。
【００２８】
また、記録媒体の搬送中に前記高導電性保護膜に発生した静電気を、前記低導電性保護膜を介して共通電極層へと逃がすことできるため、前記高導電性保護膜の帯電を防止できる。
【００２９】
更に本発明のサーマルヘッドによれば、前記低導電性保護膜及び高導電性保護膜は、ともにSiC系材料からなることから、高導電性保護膜と低導電性保護膜との密着性がよく、高導電性保護膜の剥れが生じにくい構造となる。
【００３０】
また本発明のサーマルヘッドによれば、前記導電性保護膜が、前記電極層側から外表面側に向かって比抵抗が漸次小さくなることから、電極層の洗浄工程において基板全体を洗浄液に浸漬しても、導電性保護膜―共通電極層間を移動する電子が、電池作用回路の実質的な抵抗値増加によって減少し、電極層の腐食が抑制できる。
【００３１】
更に、記録媒体の搬送中に前記導電性保護膜に発生した静電気を、共通電極層へと逃がすことできるため、前記導電性保護膜の帯電を防止できる。
【００３２】
更に本発明のサーマルプリンタによれば、前述のサーマルヘッドと、記録媒体を搬送する搬送手段と、前記記録媒体を前記サーマルヘッドの発熱素子に押圧する押圧手段とを備えたことから、寿命が長く、信頼性の高いサーマルプリンタが得られる。
【００３３】
本発明のサーマルヘッドの製造方法によれば、低導電性保護膜及び高導電性保護膜を含む保護膜から露出した非被覆部を洗浄液に浸漬しても電極層が腐食しにくいことから、歩留まりの向上に寄与することができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を添付図面に基づいて詳細に説明する。図１は本発明の一実施形態に係るサーマルヘッドの断面図であり、かかるサーマルヘッドは、端面にガラス等から成るグレーズ層２を有する基板１と、このグレーズ層２上に被着させた窒化タンタル等から成る複数の発熱素子３と、基板１の上面、下面に夫々被着されたAl（アルミニウム）等から成る個別電極層４、共通電極層５と、発熱素子３を選択的にジュール発熱させるドライバーＩＣ７等とから構成されている。
【００３５】
サーマルヘッド
本発明のサーマルヘッドの基板１は、例えばアルミナセラミックス等の絶縁材料からなり、その形状は矩形状をなしている。尚、この基板１としては、表面に絶縁膜を被着させた単結晶シリコン等でもよい。
【００３６】
そして基板１は、その端面で帯状のグレーズ層２や発熱素子３、保護膜８を、上面及び下面で個別電極層４や共通電極層５を支持する支持母材として機能する。この端面は、その断面形状が例えば円弧状に形成されており、その頂上部に発熱素子３が形成される。
【００３７】
尚、このような基板１は、アルミナセラミックスから成る場合、アルミナ等のセラミックス原料粉末に適当な有機溶剤、溶媒を添加・混合して泥漿状と成すとともに、これを従来周知のドクターブレード法やカレンダーロール法等を採用することによってセラミックグリーンシートを得、しかる後、該グリーンシートを所定形状に打ち抜き加工した上、これを高温（約１６００℃）で焼成することによって製作される。
【００３８】
この基板１の端面に形成される帯状のグレーズ層２は、発熱素子３の発する熱を内部で蓄熱してサーマルヘッドＴの熱応答性を良好に維持する作用を為している。
【００３９】
このグレーズ層２は、ガラス粉末に適当な有機溶剤、有機バインダー等を添加・混合して得たガラスペーストを従来周知のスクリーン印刷法などによって基板１の所定領域に印刷・塗布するとともに、これを従来周知のフォトリソグラフィー技術、エッチング技術を採用することにより、所定形状に加工し、しかる後、これを８５０℃〜９５０℃の高温で所定時間加熱することにより形成される。
【００４０】
また上述した帯状のグレーズ層２には、多数の発熱素子３が一列状或いは千鳥状に被着されている。この発熱素子３は、２００ｄｐｉ（dot per inch）、３００ｄｐｉ或は６００ｄｐｉの密度で直線状に被着・配列されており、各々がTaSiO系やTaSiNO系、TiSiO系、TiSiCO系、NbSiO系の電気抵抗材料から成る抵抗体層から成っている。
【００４１】
一方、発熱素子３の両端に接続されるアルミニウム（Al）や銅（Cu）等の金属材料製の電極層は、発熱素子３の一端側から基板１の上面に向かって延在され、各発熱素子３とドライバーＩＣ７とを接続する個別電極層４と、発熱素子３の他端側から基板１の下面に向かって延在され、複数の発熱素子３に共通に接続される共通電極層５とで構成されている。これら個別電極層４と共通電極層５とで外部からの電源電力を発熱素子３へ供給する給電配線として機能し、ドライバーＩＣ７のスイッチング素子がオン状態となったとき、共通電極層５から個別電極層４へと電流が生じることで、発熱素子３がジュール発熱する。
【００４２】
この個別電極層４は、発熱素子３の一端側から基板１上面のドライバーＩＣ７搭載領域まで引き回され、その終端にはドライバーＩＣ７との接続用のパッド部４ｓが設けられている。更に個別電極層４は、ドライバーＩＣ７のスイッチング素子及びグランド端子、並びに基板１の他方端側で信号電極層６により接続される外部基板の外部配線を介してグランド電位（例えば０Ｖ〜２Ｖ）に保持された外部電源のマイナス端子に接続される。
【００４３】
一方、共通電極層５は、発熱素子３の他端側から基板１下面を引き回され、その終端部に外部配線基板の外部配線と接続されるジャンパーケーブル（図示せず）との接続用のパッド部５ｓが設けられている。この共通電極層５は、基板１下面のパッド部５ｓに接続されるジャンパーケーブルを介して所定のプラス電位（例えば２０Ｖ〜２５Ｖ）に保持された外部電源のプラス端子に接続される。
【００４４】
また、この共通電極層５は、後述する高導電性保護膜８ｋに接する低導電性保護膜８ｔと接触しており、サーマルプリンタの駆動時に記録媒体Ｋの摺接に伴い高導電性保護膜８ｋに発生した静電気を、低導電性保護膜８ｔを介して共通電極層５へと逃がす機能を果たしている。
【００４５】
一方、基板１上面では、ドライバーＩＣ７の搭載領域から外部基板に形成された外部配線との接続領域まで信号電極層６が引き回されている。この信号電極層６は、外部配線からの入力信号を、パッド部６ｓを介してドライバーＩＣ７に入力するためのものである。
【００４６】
また、上述の発熱素子３や電極層４，５には保護膜８が被着されており、この保護膜８によって発熱素子３や電極層４，５が被覆されている。
【００４７】
尚、電極層４，５の保護膜８が被着されない領域には、前述した電極層のパッド部４ｓ，５ｓが形成される。
【００４８】
この保護膜８は多層構造をなしており、発熱素子３及び個別電極層４、並びに発熱素子３近傍の共通電極層５に、絶縁性保護膜８ｚ、低導電性保護膜８ｔ、高導電性保護膜８ｋが順次被着されている。
【００４９】
保護膜８は、サーマルプリンタの駆動時に記録媒体Ｋの摺接から発熱素子３等を保護するための対磨耗性、及び前述の摺接に伴い発生する静電気から発熱素子３等を保護するための帯電防止機能、並びに大気中の水分等から発熱素子３等を保護するための耐酸化性を備えていることが求められる。
【００５０】
この保護膜８は、その厚みが３μｍ〜１２μｍに設定されている。この厚みの下限値は、保護膜８を構成する各層に必要な厚みを積算した結果であり、これを下回ると各層が後述するそれぞれの機能を発揮しなくなる可能性がある。また上限値は、発熱素子３の記録媒体に対する熱伝導性の見地から規制され、この厚みよりも厚いと記録媒体に十分熱が伝導しないため、かすれ等の印画不良を引き起こす可能性がある。
【００５１】
保護膜８の最下層である絶縁性保護膜８ｚは、発熱素子３及び個別電極層４、並びに共通電極層５を被覆している。この絶縁性保護膜８ｚは、個別電極層４及び共通電極層５を被覆する低導電性保護膜８ｔ及び高導電性保護膜８ｋによる両電極層４，５の短絡を防止している。
【００５２】
このため絶縁性保護膜８ｚは、導電性保護膜（低導電性保護膜８ｔ，高導電性保護膜８ｋ）と個別電極層４とを絶縁するために、発熱素子３を境に個別電極層４側における前記導電性保護膜の被覆領域と比較して、同じかそれよりも広い被覆領域となることが好ましい。また、この絶縁性保護膜８ｚは、共通電極層５の一部を被覆しておらず、これにより低導電性保護膜８ｔの一部が共通電極層５に直接接する領域を有している。この絶縁性保護膜８ｚは、SiON系材料からなっており、封止性が良いことから前述の短絡防止機能に加え、大気中の水分等から発熱素子３等を保護するための耐酸化層として機能する。
【００５３】
尚、この絶縁性保護膜８ｚの厚みは１μｍ〜７μｍ、その比抵抗ρ3は1.0×10１０Ωｃｍ以上に設定されている。この厚みの下限値は、上述した絶縁性及び耐酸化性を確保するために必要な値であり、また上限値は、発熱素子３の記録媒体に対する熱伝導性を阻害しないために保護膜全体の厚みを勘案した結果の値である。
【００５４】
また、共通電極層５及び絶縁性保護膜８ｚの外側面に被着される低導電性保護膜８ｔは、SiCからなり、この低導電性保護膜８ｔの外側面に被着される高導電性保護膜８ｋに発生した静電気を、共通電極層５を介して外部へと逃がすための回路を構成するため、及び後述する製造工程中の洗浄工程における電池作用を抑制するためのものである。
【００５５】
この低導電性保護膜８ｔは、厚みが０．０５μｍ〜３μｍ、比抵抗ρ1が1.0×10７Ωｃｍ〜1.0×10９Ωｃｍに設定されている。この厚みの下限値は、後述する製造工程中の洗浄工程における電池作用の抑制機能を果たすため、また上限値は、発熱素子３の記録媒体に対する熱伝導性を阻害しないために規制される値である。
【００５６】
また低導電性保護膜８ｔの外側面には高導電性保護膜８ｋが被着される。この高導電性保護膜８ｋは、前述の低導電性保護膜８ｔであるSiCよりも炭素の含有率の高いSiC系材料（以下、C-SiCと記載する。）からなり、耐摩耗機能及び帯電防止機能を有している。この高導電性保護膜８ｋは、発熱素子３を境に共通電極層５側の領域では、電池作用抑制のために共通電極層５と直接接触しないように形成する。そして低導電性保護膜８ｔ及び高導電性保護膜８ｋがともにSiC系材料からなることから、両者の密着性がよく高導電性保護膜８ｋの剥がれが生じにくい。
【００５７】
この高導電性保護膜８ｋは、その厚みが１μｍ〜８μｍ、比抵抗ρ2が5.0×10６Ωｃｍ以下に設定されている。この厚みの下限値は耐摩耗機能を果たすため、またこの厚みの上限値は、発熱素子３の記録媒体に対する熱伝導性を阻害しないために規制される値である。
【００５８】
尚、本実施例における低導電性保護膜８ｔであるSiCよりも炭素の含有率の高いSiC系材料（C-SiC）としては、以下のようなものが例示できる。即ち、炭素（Ｃ）及び珪素（Ｓｉ）を含む無機質材料から成り、その炭素含有比率が、６５atm％〜９０atm％に設定され、且つこれら炭素同士の結合の大部分、具体的には全てのC-C結合のうち、９５．０％以上がｓｐ2混成軌道に係る共有結合となっているものがあげられる。尚、大部分の結合がｓｐ2混成軌道に係る共有結合であることから、高導電性保護膜８ｋの比抵抗を上述したような小さな値に設定できる。
【００５９】
また低導電性保護膜８ｋとしてのSiCとしては、炭素（Ｃ）及び珪素（Ｓｉ）を含む無機質材料から成り、その炭素含有比率が４０ａｔｍ％〜６０ａｔｍ％、珪素含有比率が６０ａｔｍ％〜４０ａｔｍ％となっているものがあげられる。
【００６０】
更に、本発明の各保護膜の比抵抗は、以下のようにして算定される。
【００６１】
まず、アルミナセラミックス基板上の全面にグレーズ層を形成した基板を用い、この基板上に測定対象となる保護膜を１層のみ成膜し、シート抵抗値及び膜厚を測定する。抵抗値測定装置としては「Hiresta-UP（MITSUBISHI CHEMICAL社製）」を、膜厚測定装置としては接触式膜厚測定計「ALPHA STEP 500（ケーエルシー・テンコール社製）」を用いる。尚、膜厚の測定は、マスキングして成膜することにより生じた段差を利用することにより測定する。
【００６２】
そして、得られたシート抵抗値及び膜厚を下記の式（１）
式（１）  ρ(Ω・cm)=[膜厚(μm)×シート抵抗値(Ω／□)]/10000
に代入することにより算定する。尚、上記の式に代入したシート抵抗値および膜厚については、各試料毎に５回測定した測定値の平均値を用いている。
【００６３】
さて基板１上の個別電極層４の引き回しの終端部に位置する領域は、上述した保護膜８により被覆されておらず、この被覆されない領域に個別電極層４や信号電極層６のパッド部４ｓ，６ｓが形成されており、このパッド部４ｓ，６ｓに対応して、半田バンプを有するドライバーＩＣ７が搭載される。
【００６４】
このドライバーＩＣ７は、発熱素子３への通電を制御するためのものであり、シリコン基板の一主面上にシフトレジスタ、ラッチ、スイッチング素子、入力端子、出力端子等を高密度に集積した集積回路を有しており、発熱素子３に対して個別電極層４を介して電気的に接続されている。
【００６５】
そして、このドライバーＩＣ７は、クロック信号に同期させながら外部からの画像データを、入力端子を介してシフトレジスタに入力するとともに、該入力された画像データをラッチ信号のタイミングでラッチに格納し、ストローブ信号がスイッチング素子に入力される間、ラッチ内の画像データに基づいて発熱素子３への通電を行う。
【００６６】
このようなドライバーＩＣ７は、従来周知の半導体製造技術を採用することにより製作され、得られたドライバーＩＣ７は、従来周知のワイヤボンディング法やテープオートボンディング法、或はフェースダウンボンディング法によって入出力端子と個別電極層４や信号電極層６のパッド部４ｓ，６ｓとを電気的に接続することにより基板１上面に実装される。
【００６７】
更に、このようなドライバーＩＣ７は、熱硬化性のエポキシ等の樹脂材料からなる封止樹脂１０によって封止されている。この封止樹脂１０は、その断面形状が山状をなすように形成され、電極層やドライバーＩＣ７を大気中に含まれる水分等による腐食から保護する機能を果たしている。
【００６８】
かくして本形態のサーマルヘッドＴは、記録媒体Ｋを基板１の端面に形成された発熱素子３に摺接させながら、個別電極層４―共通電極層５間にドライバーＩＣ７の駆動に伴って電源電力を印加し、各発熱素子を印画信号に対応させて個々に選択的にジュール発熱させるとともに該発熱した熱を記録媒体Ｋに伝導させ、記録媒体Ｋに印画を形成することによってサーマルヘッドＴとして機能する。
【００６９】
製造方法
次に本発明のサーマルヘッドの製造方法について、図２（ａ）〜（ｈ）を用いて説明する。
【００７０】
工程１：まず、基板１上の所定領域に、グレーズ層２、発熱素子３及び発熱素子３に接続される電極層４，５，６を形成する（図２（ａ）参照）。
【００７１】
この発熱素子３、電極層４，５，６は、従来周知の薄膜形成技術、例えばスパッタリング、フォトリソグラフィー技術、エッチング技術等を採用することによって製作される。
【００７２】
具体的には、まずＴａＳｉＯ等の抵抗材料とアルミニウム等の金属材料を従来周知のスパッタリングにより基板１上に順次積層させることによって発熱抵抗体層及び電極用薄膜からなる積層体を形成し、これを従来周知のフォトリソグラフィー技術及びエッチング技術にて微細加工することで発熱素子３や電極層４，５，６が形成される。
【００７３】
工程２：次に、個別電極層４上から発熱素子３上にかけて絶縁性保護膜８ｚを形成する。尚、個別電極層４の終端部には、ドライバーＩＣ７との接続用のパッド部４ｓが形成されるため、この終端部の周辺は絶縁性保護膜８ｚを含む保護膜８を被着させず露出した状態にする。この絶縁性保護膜８ｚは、例えば、SiONからなる場合、従来周知の薄膜形成技術（スパッタリング法、蒸着法、ＣＶＤ法など）により形成される（図２（ｂ）参照）。
【００７４】
工程３：次に、共通電極層５上及び絶縁性保護膜８ｚ上に低導電性保護膜８ｔを形成する。尚、基板１の下面に位置する共通電極層５の終端部には、ジャンパーケーブルとの接続用のパッド部５ｓが設けられるため、このパッド部５ｓの周囲は低導電性保護膜８ｔを含む保護膜８を被着させず露出した状態にする。
【００７５】
このような低導電性保護膜８ｔは、従来周知の薄膜形成技術（スパッタリング法、蒸着法、ＣＶＤ法など）によって形成される（図２（ｃ）参照）。
【００７６】
例えば、薄膜形成技術のうちのスパッタリング法によってSiCからなる低導電性保護膜８ｔを形成する場合は、まずスパッタリング装置のチャンバー内に、C及びSiが例えば５０：５０のモル比率で混在する焼結体から成るターゲット材と、発熱素子３や電極層、絶縁性保護膜８ｚが被着された基板１とをそれぞれ配置させ、前記チャンバー内にアルゴンガスを導入しながら前記ターゲット材と基板１との間に所定の電力を印加し、ターゲット材の構成材料をスパッタリングすることによって形成される。このとき、アルゴンガスの流量は１００SCCM（standard cc(cm3)/min）に、チャンバー内の圧力は５ｍTorrに設定される。
【００７７】
工程４：次に、低導電性保護膜８ｚ上に高導電性保護膜８ｋを形成する。この高導電性保護膜８ｋは、例えばC-SiCからなる場合、上述のSiCの成膜工程と同様にスパッタリング法が採用される。このとき用いられるターゲット材は、Ｃ及びＳｉが例えば８０：２０のモル比率で混在する焼結体から成るターゲット材を用いられる。また、このときのアルゴンガスの流量は１００SCCMに、チャンバー内の圧力は５ｍTorrに設定される。このような製法により保護膜８ｋを形成する場合、保護膜８ｋ中に存在するC-C結合の９５％以上をｓｐ2結合となすには、成膜時の基板１の温度を常に２００℃〜３００℃の範囲内に保つことが重要である（図２（ｄ）参照）。
【００７８】
工程５：次に、基板１全体、特に電極層に付着した異物や有機物等を除去するために基板全体を洗浄液に浸漬する。このとき使用される洗浄液は、例えば炭化水素系の酸性洗剤や高級アルコール系の中性洗剤等であり、液中に含まれる洗浄剤により電解質となっている。このような洗浄は、後の工程でパッド部４ｓ上に半田バンプ用の下地層をめっき等により形成する前やこの下地層上に半田バンプを形成する前、或いはパッド部５ｓ，６ｓ上に異方性導電膜を貼着する前等に行われるものである（図２（ｅ）参照）。
【００７９】
この洗浄工程において、基板１を前記洗浄液に浸漬させると、高導電性保護膜８ｋと電極層との標準電極電位の差に起因する電位差が生じるが、両者間には低導電性保護膜８ｔの介在による実質的な抵抗値増加があることから、高導電性保護膜８ｋから電極層へと移動する電子は、低導電性保護膜がない場合に比して極めて少なくなり、電池作用による電極層の腐食が抑制される。殊に、共通電極層５に比して膜厚が薄く設定される個別電極層４においても、腐食による機能障害が生じることはなく、歩留まりの向上に寄与することができる。
【００８０】
またこれにより、より洗浄力の強い洗浄液を選択することも可能となり、電極層終端のパッド部４ｓ，５ｓ，６ｓの洗浄がより確実に行えることから、パッド部４ｓ、５ｓにおけるドライバーＩＣ７や外部配線との接続信頼性が高くなる。
【００８１】
工程６：次に、個別電極層４や信号電極層６のパッド部４ｓ，６ｓに無電解めっきによるニッケルメッキ及び金メッキ等を施こすとともに、ドライバーＩＣ７を搭載させる（図２（ｆ）参照）。
【００８２】
工程７：次に保護膜８から露出している個別電極層４の露出領域及び共通電極層５の露出領域を被覆樹脂９により被覆する（図２（ｇ）参照）。
【００８３】
工程８：最後に、半田バンプを有するドライバーＩＣ７を実装し、封止樹脂１０を塗布してドライバーＩＣ７を封止する。これによりサーマルヘッドが完成する（図２（ｈ）参照）。
【００８４】
尚、封止樹脂１０は、例えばエポキシ樹脂からなる所定の液状前駆体を、基板１上のドライバーＩＣ７を被覆するように塗布し、これを高温（１３０℃〜１５０℃）で加熱・重合させることによって形成される。
【００８５】
サーマルプリンタ
次に上述したサーマルヘッドＴが組み込まれるサーマルプリンタについて説明する。
【００８６】
本発明のサーマルプリンタは、図３に示す如く、上述したサーマルヘッドＴ上に、記録媒体Ｋ及びインクリボンＩをサーマルヘッドＴに押圧する手段であるプラテンローラＲ１を配置するとともに、記録媒体Ｋ及びインクリボンＩを搬送する手段である搬送ローラＲ２とが配設され、これらを駆動手段により制御している。
【００８７】
記録媒体Ｋ及びインクリボンＩを発熱素子３に押圧するプラテンローラＲ１は、その直径が８ｍｍ〜５０ｍｍのものが好適に使用され、ＳＵＳ等の金属から成る軸芯の外周にブタジエンゴム等を３ｍｍ〜１５ｍｍ程度の厚みに巻きつけた円柱状の部材であり、サーマルヘッドＴの発熱素子３上に回転可能に支持されている。
【００８８】
かかるプラテンローラＲ１は、記録媒体Ｋ及びインクリボンＩをサーマルヘッドＴに対して押圧し、発熱素子３からの熱をインクリボンＩに伝導させ、この熱によりインクリボンＩのインクを記録媒体Ｋに転写するとともに、記録媒体を発熱素子３の配列と直交する方向に搬送するようにしている。
【００８９】
かくして本発明のサーマルプリンタは、プラテンローラＲ１により、記録媒体Ｋを基板１上面に形成された発熱素子３に摺接させながら、個別電極層４―共通電極層５間にドライバーＩＣ７の駆動に伴って電源電力を印加し、各発熱素子３を印画信号に対応させて個々に選択的にジュール発熱させるとともに該発熱した熱を記録媒体Ｋに伝導させ、記録媒体に印画を形成することによってサーマルプリンタとして機能する。
【００９０】
尚、本発明は上述した形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
【００９１】
例えば、上述の実施形態では、端面に発熱素子３が形成された所謂端面ヘッド構造のものについて説明したが、これに代えて基板上面に発熱素子を形成した平面ヘッド構造のものでもよい。
【００９２】
また、上述の実施形態では、低導電性保護膜８ｔがSiCの場合について説明したが、本発明はこれに限定されるものではなく、高導電性保護膜及び電極層間に標準電極電位の差がある場合に、この高導電性保護膜と電極層との間に低導電性保護膜を介在させてやれば、洗浄液浸漬中に高導電性保護膜―共通電極層間を移動する電子を減少させることができ、その結果電池作用を抑制できる。例えば他の低導電性保護膜材料として、TiC系、TaC系、Si系、SiCN系等が採用可能である。
【００９３】
更に、上述の実施形態では、電極層が腐食する場合について述べたが、これに代わって電極層と高導電性保護膜が、電極層から高導電性保護膜へと電子が供給され、その結果、高導電性保護膜が溶解するような物質の組み合わせの場合であっても、両者間に低導電性保護膜を介在させることで、高導電性保護膜の溶解を抑制することができる。このような場合には高導電性保護膜の溶解による耐磨耗性の低下を抑制できる。
【００９４】
また、上述した低導電性保護膜及び高導電性保護膜からなる２層構造の実施形態にかえて、導電性保護膜の比抵抗を電極層側から外表面側に向かって漸次小さくなした構造の保護膜にしてもよく、これによっても腐食防止機能及び帯電防止機能を果たしうる。このような導電性保護膜においては、電極層側から外表面側に向かって比抵抗を連続的に小さくしたり、段階的に小さく成してもよい。
【００９５】
このような導電性保護膜は、その比抵抗ρ’が、電極層側（導電性保護膜全体の厚みの１０％程度の厚みの電極層側領域）で1.0×10７Ωｃｍ〜1.0×10９Ωｃｍに、外表面側（導電性保護膜全体の厚みの１０％程度の厚みの外表面側領域）で5.0×10６Ωｃｍ以下に設定されている。このような導電性保護膜としては、SiC系材料からなり、前記電極層側から外表面側に向かって漸次炭素含有率が高くなしたものがあげられる。
【００９６】
尚、このような導電性保護膜を得るには、薄膜形成技術（スパッタリング法、蒸着法、ＣＶＤ法など）を採用すればよい。
【００９７】
例えば、薄膜形成技術のうちの多次元スパッタリング法によってSiCからなる導電性保護膜を形成する場合は、まずスパッタリング装置のチャンバー内にSiを含むターゲット材及びCを含むターゲット材をそれぞれ用意し、Siのスパッタ原子の量を一定に保持したまま、徐々にCのスパッタ原子の量を増加させていくことで達成できる。
【００９８】
また、薄膜形成技術のうちのＡＲＥ（活性化反応蒸着）法によってSiCからなる導電性保護膜を形成するには、たとえば流量を徐々に増加させるC２H２反応性ガス雰囲気中で、蒸発量を一定に保持した金属Siを、基板上に成膜することで達成できる。
【００９９】
この導電性保護膜の場合、低導電性保護膜及び高導電性保護膜からなる２層構造の場合のように、２回のスパッタリング成膜工程を必要としないという利点に加え、SiC中のC含有量が徐々に変化する連続膜であることから、低導電性保護膜と高導電性保護膜とが異なる物質からなる２層構造の場合のように低導電性保護膜−高導電性保護膜間の接触界面における剥がれが問題となることを抑制できる。
【図面の簡単な説明】
【０１００】
【図１】本発明の一実施形態に係るサーマルヘッドの断面図である。
【図２】（ａ）〜（ｈ）は、本発明のサーマルヘッドの製造方法の各工程の断面図である。
【図３】本発明の一実施形態に係るサーマルプリンタの概略断面図である。
【図４】従来のサーマルヘッドの断面図である。
【図５】（ａ）〜（ｇ）は、従来のサーマルヘッドの製造方法の各工程の断面図である。
【符号の説明】
【０１０１】
Ｔ・・・サーマルヘッド
１・・・ベースプレート
２・・・基板
３・・・発熱素子
４・・・個別電極層
５・・・共通電極層
６・・・信号電極層
４ｓ，５ｓ，６ｓ・・・各電極層のパッド部
７・・・ドライバーＩＣ
８・・・保護膜
８ｚ・・・絶縁性保護膜
８ｔ・・・低導電性保護膜
８ｋ・・・高導電性保護膜
９・・・被覆樹脂
１０・・・封止樹脂
Ｒ１・・・押圧手段（プラテンローラ）
Ｒ２・・・搬送手段（搬送ローラ）
Ｋ・・・記録媒体
【図１】
2006150758.tif 000003
【図２】
2006150758.tif 000004
【図３】
2006150758.tif 000005
【図４】
2006150758.tif 000006
【図５】
2006150758.tif 000007