(57)【要約】【課題】基板の上面の周辺に突出部を形成することによって半導体チップを多段に搭載した積層型半導体装置において、突出部の高さが高いため半導体装置の薄型化が困難であった。【解決手段】基板上面の突出部１１ａに囲まれた面に第１のバンプ１４により第１の半導体チップ１３が、突出部１１ａの上面に第２のバンプ１６により第２の半導体チップ１５がそれぞれフリップチップ接続された積層型半導体装置において、基板１１の上面の周辺に形成された突出部１１ａの上面の高さが第１の半導体チップ１３の上面の高さより低い。【選択図】図１
2006165002.tif 000002
【特許請求の範囲】
【請求項１】
上面の周辺に枠状の突出部が形成され、下面に電極が形成された基板と、
前記基板上面の前記突出部に囲まれた面の電極に第１のバンプで接合された第１の半導体チップと、
前記突出部の上面の電極に第２のバンプで接合された第２の半導体チップと、
前記第１の半導体チップおよび、前記第２の半導体チップと前記基板との間隙を封止する封止樹脂とを備えており、
前記基板上面の前記突出部に囲まれた面から前記突出部の上面までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより低く、前記基板上面の前記突出部に囲まれた面から前記第２のバンプの上端までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより高いことを特徴とする半導体装置。
【請求項２】
基板が半導体基板であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
基板の電極が前記基板の下面および側面に形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
第２の半導体チップの上面が封止樹脂から露出されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
第１の半導体チップの回路形成されていない面を第２の半導体チップの回路形成面の電極より内側に接着する工程と、
前記第１の半導体チップの電極に第１のバンプを形成する工程と、
前記第２の半導体チップの電極に第２のバンプを形成する工程と、
上面の周辺に枠状の突出部を備え、下面に電極を備えた基板が連続して複数個形成された基板集合体を用意し、前記第１のバンプと前記基板集合体上面の前記突出部に囲まれた面の電極とを接続し、前記第２のバンプと前記突出部の上面の電極とを接続する工程と、
前記第１の半導体チップおよび、前記第２の半導体チップと前記基板集合体上面との間隙を封止樹脂で封止する工程と、
前記基板集合体を前記基板ごとに個片化する工程とを含み、
前記基板上面の前記突出部に囲まれた面から前記基板上面の前記突出部の上面までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより低く、前記基板上面の前記突出部に囲まれた面から前記第２のバンプの上端までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより高いことを特徴とする半導体装置の製造方法。
【請求項６】
基板が半導体基板であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
基板の電極が前記基板の下面および側面に形成されたことを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
第１の半導体チップおよび、第２の半導体チップと基板集合体上面との間隙を封止樹脂で封止する工程において、前記第２の半導体チップの上面が前記封止樹脂から露出するように封止することを特徴とする請求項５〜７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の半導体チップを積層した半導体装置およびその製造方法に関するものであり、特に半導体チップと基板とをバンプによって接続した半導体装置およびその製造方法である。
【背景技術】
【０００２】
携帯情報機器等の小型化、軽量化に伴って、半導体装置の高密度化、小型化、薄型化が要求されている。これらの要求に応えるために、半導体チップを重ねて多段に搭載した積層型の半導体装置が開発されているが、さらなる小型化を実現するためには、フリップチップ方式の接合を用いた半導体装置が用いられている。
【０００３】
以下、従来の半導体装置およびその製造方法について説明する。
【０００４】
図７は従来の半導体装置を示す図である。
【０００５】
図７に示すように、半導体基板１上には半導体チップＩＣ１、ＩＣ２が実装されている。半導体基板１上には半導体チップＩＣ２の実装高さより十分高い枠状の突出部１ａが形成されており半導体チップＩＣ２は半導体基板１の平面部に、半導体チップＩＣ１は半導体基板１の突出部１ａにそれぞれ実装されている。半導体チップＩＣ１の幅Ｗ０は半導体チップＩＣ２の幅ｗ０よりも大きく、各半導体チップＩＣ２、ＩＣ１はそれぞれバンプ３を介して半導体基板１と電気的に接続している。
【特許文献１】特開平５−３２６８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら従来の半導体装置およびその製造方法は、基板上面の周辺に形成された枠状の突出部の上面の高さが、突出部に囲まれた面に接続された半導体チップの上面の高さよりも高かったために、半導体基板を除いた半導体装置の厚みを各半導体チップとそれに付属するバンプの厚みの和以下には薄くできなかった。そこで本発明はさらなる薄型化が実現できる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、上記目標を達成するために、上面の周辺に枠状の突出部が形成され、下面に電極が形成された基板と、前記基板上面の前記突出部に囲まれた面に第１のバンプで接合された第１の半導体チップと、前記突出部の上面に第２のバンプで接合された第２の半導体チップと、前記第１の半導体チップおよび、前記第２の半導体チップと前記基板との間隙を封止する封止樹脂とを備えており、前記基板上面の前記突出部に囲まれた面から前記突出部の上面までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより低く、前記基板上面の前記突出部に囲まれた面から前記第２のバンプの上端までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより高い。
【０００８】
このような半導体装置によって、従来よりも薄型の積層型半導体装置が実現できる。
【０００９】
また、前記基板が半導体基板である。
【００１０】
このような半導体基板によって、基板の配線密度を高くでき、また基板に回路形成することも実現できる。
【００１１】
また、前記基板の電極が前記基板の下面および側面に形成されている。
【００１２】
また、前記第２の半導体チップの上面が前記封止樹脂から露出されている。
【００１３】
このような半導体装置によって、放熱性に優れた半導体装置が実現できる。
【００１４】
本発明の半導体装置の製造方法は、第１の半導体チップの回路形成されていない面を第２の半導体チップの回路形成面の電極より内側に接着する工程と、前記第１の半導体チップの電極に第１のバンプを形成する工程と、前記第２の半導体チップの電極に第２のバンプを形成する工程と、上面の周辺に枠状の突出部を備え、下面に電極を備えた基板が連続して複数個形成された基板集合体を用意し、前記第１のバンプと前記基板集合体上面の前記突出部に囲まれた面とを接続し、前記第２のバンプと前記突出部の上面とを接続する工程と、前記第１の半導体チップおよび、前記第２の半導体チップと前記基板集合体上面との間隙を封止樹脂で封止する工程と、前記基板集合体を前記基板ごとに個片化する工程とを含み、前記基板上面の前記突出部に囲まれた面から前記基板上面の前記突出部の上面までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより低く、前記基板上面の前記突出部に囲まれた面から前記第２のバンプの上端までの高さが、前記基板上面の前記突出部に囲まれた面から前記第１の半導体チップの上面までの高さより高い。
【００１５】
このような半導体装置の製造方法によって、従来よりも薄型の積層型半導体装置が実現できる。
【００１６】
また、前記基板が半導体基板である。
【００１７】
このような半導体基板によって、基板配線の密度を高くでき、また基板に回路形成することも実現できる。
【００１８】
また、前記基板の電極が前記基板の下面および側面に形成されている。
【００１９】
また、前記第２の半導体チップの上面が前記封止樹脂から露出されている。
【００２０】
このような半導体装置の製造方法によって、放熱性に優れた半導体装置が実現できる。
【発明の効果】
【００２１】
本発明の半導体装置は、基板上面の周辺に形成された枠状の突出部の上面の高さを、突出部に囲まれた面に接続された半導体チップの上面の高さよりも低くすることで、従来の半導体装置より薄い積層型半導体装置を実現できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の半導体装置およびその製造方法の実施の形態を、図面を参照しながら説明する。
【００２３】
まず、本発明の第１の実施形態の半導体装置について説明する。
【００２４】
図１は、本実施形態の半導体装置の断面図である。
【００２５】
図１に示すように、半導体基板１１の上面の周辺に枠状の突出部１１ａが、下面に電極１２がそれぞれ形成されている。また、第１の半導体チップ１３は半導体基板１１上面の突出部１１ａに囲まれた面の電極に第１のバンプ１４で、第２の半導体チップ１５は突出部１１ａの上面の電極に第２のバンプ１６でそれぞれフリップチップ実装されている。また第１の半導体チップ１３と半導体基板１１上面の突出部１１ａに囲まれた面とが第１の熱硬化性封止接着フィルム１７により、第１の半導体チップ１３と第２の半導体チップ１５とが第２の熱硬化性封止接着フィルム１８により接着されている。そして、半導体装置は第２の半導体チップ１５の上面が露出するように、第１の半導体チップ１３および、第２の半導体チップ１５と半導体基板１１上面との間隙を封止する封止樹脂１９で封止されている。
【００２６】
このような半導体装置により、第２の半導体チップ１５がモールド樹脂などで覆われず露出しているため放熱性に優れている。
【００２７】
なお、本実施形態では、半導体基板１１上面の突出部１１ａに囲まれた面に実装される第１の半導体チップ１３、突出部１１ａの上面に実装される第２の半導体チップ１５がそれぞれ複数個搭載されてもよい。
【００２８】
また、半導体基板１１上面の突出部に段差を複数形成することで、半導体チップを３層以上積層してもよい。
【００２９】
なお、本実施形態では、半導体基板１１下面に電極１２が形成される場合を説明したが、半導体基板１１の下面に加えて側面に形成されていてもよい。
【００３０】
本実施形態の半導体装置の特徴について詳細に説明する。半導体基板１１上面の突出部１１ａに囲まれた面から突出部１１ａの上面までの高さは、半導体基板１１上面の突出部１１ａに囲まれた面から第１の半導体チップ１３の上面までの高さより低く、半導体基板１１上面の突出部１１ａに囲まれた面から第２のバンプ１６の上端までの高さは、半導体基板１１上面の突出部１１ａに囲まれた面から第１の半導体チップ１３の上面までの高さより高い。
【００３１】
従来は突出部１１ａの高さが第１の半導体チップ１３と第１のバンプ１４の高さの和より高かったのに対して、本実施形態の半導体装置により、突出部１１ａの高さが第１の半導体チップ１３と第１のバンプ１４の高さの和より低くでき、半導体基板１１を除いた半導体装置の厚みは第１の半導体チップ１３、第２の半導体チップ１５とそれらに付属する第１のバンプ１４、第２のバンプ１６の厚みの和以下に薄くできる。また第１の半導体チップ１３と第２の半導体チップ１５とは半導体基板１１にフリップチップ接続されているので、きわめて短い配線距離で半導体基板１１に実装されている。
【００３２】
また、半導体基板１１上面の突出部１１ａの枠内の幅１１ａｗは第１の半導体チップ１３の幅１３ｗよりも大きく、第２の半導体チップ１５の幅１５ｗは半導体基板１１上面の突出部１１ａの枠内の幅１１ａｗよりも大きい。
【００３３】
このような半導体装置により、実装された第１の半導体チップ１３と第２の半導体チップ１５とが半導体基板１１上で占有する面積は第２の半導体チップ１５単独の実装面積と等しい。
【００３４】
次に本実施形態の半導体装置の製造方法について説明する。
【００３５】
図２、図３は、本実施形態の半導体装置の製造方法の各工程を示す図である。
【００３６】
まず図２（ａ）に示すように第１の半導体チップ１３を第２の熱硬化性封止接着フィルム１８で第２の半導体チップ１５の電極より内側に接着する。
【００３７】
次に図２（ｂ）に示すように、積層した第１の半導体チップ１３の電極に第１のバンプ１４、第２の半導体チップ１５の電極に第２のバンプ１６をそれぞれ形成する。
【００３８】
次に図２（ｃ）−１に示すように、あらかじめ上面の周辺に枠状の突出部１１ａを形成し、下面に電極１２を備えた半導体基板１１が連続して複数個形成された半導体基板集合体２０を用意する。図２（ｃ）−２の半導体基板集合体２０は図２（ｃ）−１のA-A´断面である。図２（ｃ）−２に示すように、第１の熱硬化性封止接着フィルム１７を用いて第１の半導体チップ１３と第２の半導体チップ１５との積層体を半導体基板集合体２０に接着し、さらに第１の半導体チップ１３を半導体基板集合体２０上面の突出部１１ａに囲まれた面の電極に第１のバンプ１４で、第２の半導体チップ１５を半導体基板集合体２０上面の突出部１１ａの上面の電極に第２のバンプ１６でフリップチップ実装し、熱圧着方式により第１の熱硬化性封止接着フィルム１７と第２の熱硬化性封止接着フィルム１８とを硬化する。ここで、エポキシ樹脂、フェノール樹脂、ポリイミド等からなる第１の熱硬化性封止接着フィルム１７と第２の熱硬化性封止接着フィルム１８とには、シリカなどの無機系フィラーが含まれていてもよい。第１の熱硬化性封止接着フィルム１７および第２の熱硬化性封止接着フィルム１８は、２６０℃に８秒から１２秒、好ましくは１０秒の条件下において耐熱性を有するが、後工程のリフロー工程での高温においても組成が変化しない耐熱性を有することが好ましい。
【００３９】
次に図３（ａ）に示すように、第２の半導体チップ１５の上面が露出するように第１の半導体チップ１３および、第２の半導体チップ１５と半導体基板集合体２０上面との間隙に封止樹脂１９を注入ノズルにより一方向から注入し、第１の半導体チップ１３と第２の半導体チップ１５の周辺端部をそれぞれ封止する。封止樹脂１９としては、たとえばエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム(AlN)もしくは炭化珪素(SiC)等をフィラーとして添加したものを用い、加熱炉中で加熱することにより硬化させる。
【００４０】
そして図３（ｂ）に示すように、複数の半導体装置を連続して形成する。
【００４１】
図３（ｃ）に示すように、複数の半導体装置の連続体を半導体装置ごとに個片化する。このように複数の半導体装置の連続体を個片化することで、封止樹脂１９が第１のバンプ１４と第２のバンプ１６を安定して保護した状態で第２の半導体チップ１５と同等の面積まで半導体装置を小型に形成できる。また半導体基板１１周辺の枠状の突出部１１ａにより半導体基板１１は強度を増すことができ半導体基板１１のそりを防ぎ半導体基板の更なる薄型化を可能とする。
【００４２】
次に、本発明の第２の実施形態の半導体装置について説明する。
【００４３】
図４は、本実施形態を示す図であり、図４（ａ）は本実施形態の半導体装置の斜視図、図４（ｂ）は図４（ａ）のB-B´断面図である。
【００４４】
図４に示すように、半導体基板２１の上面の周辺に枠状の突出部２１ａが、下面の周辺に枠状の突出部２１ｂが、側面に電極２２が形成されている。また、第１の半導体チップ２３は半導体基板２１上面の突出部２１ａに囲まれた面の電極に第１のバンプ２４で、第２の半導体チップ２５は突出部２１ａの上面の電極に第２のバンプ２６で、第３の半導体チップ２７は半導体基板２１の下面の突出部２１ｂに囲まれた面の電極に第３のバンプ２８で、第４の半導体チップ２９は突出部２１ｂの上面の電極に第４のバンプ３０でそれぞれフリップチップ実装されている。また第１の半導体チップ２３と半導体基板２１上面の突出部２１ａに囲まれた面とが第１の熱硬化性封止接着フィルム３１により、第１の半導体チップ２３と第２の半導体チップ２５とが第２の熱硬化性封止接着フィルム３２により、第３の半導体チップ２７と半導体基板２１下面の突出部２１ｂに囲まれた面とが第３の熱硬化性封止接着フィルム３３により、第３の半導体チップ２７と第４の半導体チップ２９とが第４の熱硬化性封止接着フィルム３４によりそれぞれ接着されている。そして、半導体装置は第２の半導体チップ２５の上面と第４の半導体チップ２９の上面とが露出するように、第１の半導体チップ２３および第２の半導体チップ２５と半導体基板２１上面との間隙と、第３の半導体チップ２７および第４の半導体チップ２９と半導体基板２１下面との間隙とを封止する封止樹脂３５で封止されている。
【００４５】
このような半導体装置により、第２の半導体チップ２５の上面と第４の半導体チップ２９の上面とがモールド樹脂などで覆われず露出しているため放熱性に優れている。
【００４６】
なお、本実施形態では、半導体基板２１上面の突出部２１ａに囲まれた面に実装される第１の半導体チップ２３、突出部２１ａの上面に実装される第２の半導体チップ２５、半導体基板２１下面の突出部２１ｂに囲まれた面に実装される第３の半導体チップ２７、突出部２１ｂの上面に実装される第４の半導体チップ２９がそれぞれ複数個搭載されてもよい。
【００４７】
また、本実施形態では、半導体基板２１上面の突出部と半導体基板２１下面の突出部とにそれぞれ段差を複数形成することで、それぞれに半導体チップを３層以上積層してもよい。
【００４８】
なお、本実施形態において、半導体基板２１側面の電極２２が、第２の半導体チップ２５の上面または第４の半導体チップ２９の上面に形成されていてもよい。
【００４９】
次に、本実施形態の半導体装置の特徴について詳細に説明する。半導体基板２１上面の突出部２１ａに囲まれた面から突出部２１ａの上面までの高さは、半導体基板２１上面の突出部２１ａに囲まれた面から第１の半導体チップ２３の上面までの高さより低く、半導体基板２１上面の突出部２１ａに囲まれた面から第２のバンプ２６の上端までの高さは、半導体基板２１上面の突出部２１ａに囲まれた面から第１の半導体チップ２３の上面までの高さより高い。さらに、半導体基板２１下面の突出部２１ｂに囲まれた面から突出部２１ｂの上面までの高さは、半導体基板２１下面の突出部２１ｂに囲まれた面から第３の半導体チップ２７の上面までの高さより低く、半導体基板２１下面の突出部２１ｂに囲まれた面から第４のバンプ３０の上端までの高さは、半導体基板２１下面の突出部２１ｂに囲まれた面から第３の半導体チップ２７の上面までの高さより高い。
【００５０】
従来は突出部２１ａの高さが第１の半導体チップ２３と第１のバンプ２４の高さの和より高かったのに対して、このような半導体装置により、突出部２１ａの高さが第１の半導体チップ２３と第１のバンプ２４の高さの和より低くできる。同様に、従来は突出部２１ｂの高さが第３の半導体チップ２７と第３のバンプ２８の高さの和より高かったのに対して、このような半導体装置により、突出部２１ｂの高さが第３の半導体チップ２７と第３のバンプ２８の高さの和より低くできる。よって、半導体基板２１を除いた半導体装置の厚みは第１の半導体チップ２３と第２の半導体チップ２５と第３の半導体チップ２７と第４の半導体チップ２９とそれらに付属する第１のバンプ２４と第２のバンプ２６と第３のバンプ２８と第４のバンプ３０とのそれぞれの厚みの和以下に薄くできる。また第１の半導体チップ２３と第２の半導体チップ２５と第３の半導体チップ２７と第４の半導体チップ２９とは半導体基板２１にそれぞれフリップチップ接続されているので、きわめて短い配線距離で半導体基板２１に実装されている。
【００５１】
また、半導体基板２１上面の突出部２１ａの枠内の幅２１ａｗは第１の半導体チップ２３の幅２３ｗよりも大きく、第２の半導体チップ２５の幅２５ｗは半導体基板２１上面の突出部２１ａの枠内の幅２１ａｗよりも大きい。さらに、半導体基板２１下面の突出部２１ｂの枠内の幅２１ｂｗは第３の半導体チップ２７の幅２７ｗよりも大きく、第４の半導体チップ２９の幅２９ｗは半導体基板２１下面の突出部２１ｂの枠内の幅２１ｂｗよりも大きい。
【００５２】
このような半導体装置により、実装された第１の半導体チップ２３と第２の半導体チップ２５と第３の半導体チップ２７と第４の半導体チップ２９とが半導体基板２１上で占有する面積は第２の半導体チップ２５または第４の半導体チップ２９単独の実装面積と等しい。
【００５３】
次に図５、図６は本実施形態の半導体装置の製造方法の各工程を示す図である。
【００５４】
まず図５（ａ）に示すように、第１の半導体チップ２３を第２の熱硬化性封止接着フィルム３２で第２の半導体チップ２５の電極より内側に接着する。同様に、第３の半導体チップ２７を第４の熱硬化性封止接着フィルム３４で第４の半導体チップ２９の電極より内側に接着する（図示せず）。
【００５５】
次に図５（ｂ）に示すように、積層した第１の半導体チップ２３の電極に第１のバンプ２４、第２の半導体チップ２５の電極に第２のバンプ２６をそれぞれ形成する。同様に、積層した第３の半導体チップ２７の電極に第３のバンプ２８、第４の半導体チップ２９の電極に第４のバンプ３０をそれぞれ形成する（図示せず）。
【００５６】
次に図５（ｃ）−１に示すように、あらかじめ上面の周辺に枠状の突出部２１ａを形成し、下面の周辺に枠状の突出部２１ｂを形成し、側面に電極２２（図示せず）を備えるために配線（図示せず）を施した半導体基板２１が連続して複数個形成された半導体基板集合体３６を用意する。図５（ｃ）−２の半導体基板集合体３６は図５（ｃ）−１のC-C´断面である。
【００５７】
図５（ｃ）−２に示すように、第１の熱硬化性封止接着フィルム３１を用いて第１の半導体チップ２３と第２の半導体チップ２５との積層体を半導体基板集合体３６の上面に接着し、さらに第１の半導体チップ２３を半導体基板集合体３６上面の突出部２１ａに囲まれた面の電極に第１のバンプ２４で、第２の半導体チップ２５を半導体基板集合体３６上面の突出部２１ａの上面の電極に第２のバンプ２６でそれぞれフリップチップ実装する。
【００５８】
同様に、図６（ａ）に示すように、第３の熱硬化性封止接着フィルム３３を用いて第３の半導体チップ２７と第４の半導体チップ２９との積層体を半導体基板集合体３６の下面に接着し、さらに第３の半導体チップ２７を半導体基板集合体３６下面の突出部２１ｂに囲まれた面の電極に第３のバンプ２８で、第４の半導体チップ２９を半導体基板集合体３６下面の突出部２１ｂの上面の電極に第４のバンプ３０でそれぞれフリップチップ実装する。
【００５９】
次に、熱圧着方式により第１の熱硬化性封止接着フィルム３１と第２の熱硬化性封止接着フィルム３２と第３の熱硬化性封止接着フィルム３３と第４の熱硬化性封止接着フィルム３４とをそれぞれ硬化する。ここで、エポキシ樹脂、フェノール樹脂、ポリイミド等からなる第１の熱硬化性封止接着フィルム３１と第２の熱硬化性封止接着フィルム３２と第３の熱硬化性封止接着フィルム３３と第４の熱硬化性封止接着フィルム３４とには、シリカなどの無機系フィラーが含まれていてもよい。第１の熱硬化性封止接着フィルム３１と第２の熱硬化性封止接着フィルム３２と第３の熱硬化性封止接着フィルム３３と第４の熱硬化性封止接着フィルム３４とは、２６０℃に８秒から１２秒、好ましくは１０秒の条件下において耐熱性を有するが、後工程のリフロー工程での高温においても組成が変化しない耐熱性を有することが好ましい。
【００６０】
次に図６（ｂ）に示すように、第２の半導体チップ２５の上面と第４の半導体チップ２９の上面が露出するように第１の半導体チップ２３および、第２の半導体チップ２５と半導体基板集合体３６上面との間隙と、第３の半導体チップ２７および、第４の半導体チップ２９と半導体基板集合体３６下面との間隙とに封止樹脂３５を注入ノズルにより一方向から注入し、第１の半導体チップ２３と第２の半導体チップ２５と第３の半導体チップ２７と第４の半導体チップ２９の周辺端部を封止する。封止樹脂３５としては、たとえばエポキシ系樹脂に高熱伝導セラミックである窒化アルミニウム(AlN)もしくは炭化珪素(SiC)等をフィラーとして添加したものを用い、加熱炉中で加熱することにより硬化させる。
【００６１】
そして図６（ｃ）に示すように、複数の半導体装置を連続して形成する。
【００６２】
次に図６（ｄ）に示すように、複数の半導体装置の連続体を半導体装置ごとに個片化し、半導体基板２１の側面に電極２２を形成する。このように複数の半導体装置の連続体を個片化することで、封止樹脂３５が第１のバンプ２４と第２のバンプ２６と第３のバンプ２８と第４のバンプ３０とを安定して保護した状態で第２の半導体チップ２５または第４の半導体チップ２９と同等の面積まで半導体装置を小型に形成できる。また半導体基板２１の周辺の枠状の突出部２１ａ、２１ｂにより半導体基板２１は強度を増すことができ半導体基板２１のそりを防ぎ半導体基板の更なる薄型化を可能とする。
【産業上の利用可能性】
【００６３】
本発明の半導体装置およびその製造方法により、複数の半導体チップを搭載しながらも薄型化を実現できるので、電子機器の多機能化および薄型化の手段として有用である。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法の各工程を示す図
【図３】本発明の一実施形態の半導体装置の製造方法の各工程を示す図
【図４】本発明の一実施形態の半導体装置を示す図
【図５】本発明の一実施形態の半導体装置の製造方法の各工程を示す図
【図６】本発明の一実施形態の半導体装置の製造方法の各工程を示す図
【図７】従来の半導体装置を示す断面図
【符号の説明】
【００６５】
１  半導体基板
１ａ  半導体基板の突出部
３  バンプ
ＩＣ１  半導体チップ
ＩＣ２  半導体チップ
Ｗ０  半導体チップＩＣ１の幅
ｗ０  半導体チップＩＣ２の幅
１１  半導体基板
１１ａ  半導体基板１１上面の突出部
１１ａｗ  半導体基板１１上面の突出部１１ａの枠内の幅
１２  電極
１３  第１の半導体チップ
１３ｗ  第１の半導体チップ１３の幅
１４  第１のバンプ
１５  第２の半導体チップ
１５ｗ  第２の半導体チップ１５の幅
１６  第２のバンプ
１７  第１の熱硬化性封止接着フィルム
１８  第２の熱硬化性封止接着フィルム
１９  封止樹脂
２０  半導体基板集合体
２１  半導体基板
２１ａ  半導体基板２１上面の突出部
２１ａｗ  半導体基板２１上面の突出部２１ａの枠内の幅
２１ｂ  半導体基板２１下面の突出部
２１ｂｗ  半導体基板２１下面の突出部２１ｂの枠内の幅
２２  電極
２３  第１の半導体チップ
２３ｗ  第１の半導体チップ２３の幅
２４  第１のバンプ
２５  第２の半導体チップ
２５ｗ  第２の半導体チップ２５の幅
２６  第２のバンプ
２７  第３の半導体チップ
２７ｗ  第３の半導体チップ２７の幅
２８  第３のバンプ
２９  第４の半導体チップ
２９ｗ  第４の半導体チップ２９の幅
３０  第４のバンプ
３１  第１の熱硬化性封止接着フィルム
３２  第２の熱硬化性封止接着フィルム
３３  第３の熱硬化性封止接着フィルム
３４  第４の熱硬化性封止接着フィルム
３５  封止樹脂
３６  半導体基板集合体
【図１】
2006165002.tif 000003
【図２】
2006165002.tif 000004
【図３】
2006165002.tif 000005
【図４】
2006165002.tif 000006
【図５】
2006165002.tif 000007
【図６】
2006165002.tif 000008
【図７】
2006165002.tif 000009