(57)【要約】【課題】高アスペクト比の筒状コンデンサにおいては、筒状コンデンサホール垂直方向の下側の直径寸法は小さく、ＨＳＧシリコンの凝集により、狭窄化された空間ができる。狭窄化された空間には反応ガスが導入されないため局所的な容量絶縁膜の薄膜化となり、薄膜化に伴いリーク電流が発生する。筒状コンデンサにおける局所的な膜厚のバラツキをなくし、容量絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法を提供する。【解決手段】筒状電極の直径寸法が小さい下部部分において不純物を高濃度としＨＳＧグレインサイズを小さく、又はＨＳＧ化しないことで、ＨＳＧの凝集を抑制する。ＨＳＧの凝集を抑制することで反応ガスが導入され、局所的な膜厚のバラツキをなくし、容量絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法が得られる。【選択図】  図１
2006041497.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置において、筒状電極を有した筒状コンデンサを備え、該筒状電極内側の上部には大きなグレインサイズのＨＳＧを有し、下部及び底部には小さなグレインサイズのＨＳＧ又はＨＳＧを有しないことを特徴とする半導体装置。
【請求項２】
前記ＨＳＧグレインサイズは、前記筒状電極における対向面距離の１／２未満であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記筒状電極の形状は、垂直方向にその上部の径は開口部の径と同等もしくはそれ以上の大きな径を有し、下部の径は開口部の径よりも小さい径を有していることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記筒状電極の外側はＨＳＧを有しないクラウン型筒状コンデンサであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体装置の製造方法であって、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンデンサ形成領域を定義し、前記コンデンサ形成領域の前記層間絶縁膜を取り除き、筒状のホールを形成する工程と、前記半導体基板全面にコンデンサ下部電極としての非晶質半導体層を形成する工程と、前記非晶質半導体層の垂直方向の位置に対して濃度勾配を持たせて不純物を導入する工程と、前記非晶質半導体の表面に核付けを行う工程と、熱処理によりＨＳＧ化を行う工程と、容量絶縁膜を形成する工程と、コンデンサ上部電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記ＨＳＧ化工程の後に、さらに前記コンデンサ下部電極を囲む前記層間絶縁膜の全部又は一部を除去する工程を備えたことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記不純物の導入工程は、イオン注入により行い前記非晶質半導体層の垂直方向の下部の不純物濃度を、上部の不純物濃度より高濃度とすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記不純物の導入工程は、前記非晶質半導体層に絶縁膜を形成する工程と、不純物ガスにより前記非晶質半導体層の一部に不純物を導入する工程と、を有し、前記非晶質半導体層の垂直方向の下部の不純物濃度を、上部の不純物濃度より高濃度とすることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
半導体装置の製造方法であって、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンデンサ形成領域を定義し、前記コンデンサ形成領域の前記層間絶縁膜を取り除き、筒状のホールを形成する工程と、前記半導体基板全面にコンデンサ下部電極としての非晶質半導体層を形成する工程と、前記筒状のホールを被覆した前記非晶質半導体層の筒状の下部領域を絶縁膜にて覆う工程と、前記非晶質半導体の表面に核付けを行う工程と、熱処理によりＨＳＧ化を行う工程と、容量絶縁膜を形成する工程と、コンデンサ上部電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記ＨＳＧ化工程の後に、さらに前記コンデンサ下部電極を囲む前記層間絶縁膜の全部又は一部を除去する工程を備えたことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に筒状コンデンサを備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
最近の半導体装置に対しては、ますます大規模化が要求され、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓ  Ｍｅｍｏｒｙ）においては、１Ｇｂｉｔの大容量メモリが実用化されている。
【０００３】
ＤＲＡＭ用メモリセルは、通常１つのゲートトランジスタと１つのコンデンサから構成されている。そのコンデンサに蓄えられた電荷量を情報とし、ゲートトランジスタにより電荷のやり取りを行っている。コンデンサはトランジスタの拡散層電極と連結され、トランジスタの拡散層電極上もしくは、ゲートと拡散層電極上に形成されている。このコンデンサは、トランジスタの拡散層電極に接続された下部電極と、共通接続された上部電極との２つの電極を有し、その電極間には容量絶縁膜を備えている。
【０００４】
ゲートトランジスタの寸法縮小に伴い、コンデンサ部分の占有面積縮小は避けられない。ところが、コンデンサの電荷量を情報とすることから安定したメモリ動作のためには、ある程度のコンデンサの容量値が必要となる。微細化してもコンデンサの容量値を維持させる方法としては、容量絶縁膜（誘電膜）の薄膜化、容量絶縁膜として高誘電率膜の適用、容量電極表面積の増加、等が考えられる。
【０００５】
すなわち、誘電膜の厚さを薄くするか、コンデンサの表面積を大きくするか、である。前者である誘電膜の厚さを薄くする方法としては、従来の誘電膜のより一層の薄膜化、あるいは高誘電率を有する新材料の適用化であり、それには信頼性のリスクが増加する。
【０００６】
電極表面積の増加の方法として、２つの方法が考えられる。１つはコンデンサの面積を増加させるために、筒状に高アスペクト化する方法がある。もう１つの方法は、粗いシリコン層もしくは半球状の粒子が突出したＨＳＧシリコン（Ｈｅｍｉｓｐｈｅｒｉｃａｌ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ）層を使用することである。
【０００７】
ＨＳＧシリコン層を形成する方法は、円筒状コンデンサの下部電極としてアモルファス状態のシリコン(非晶質シリコン)層を形成する。形成した非晶質シリコン)層に、ＳｉＨ４あるいはＳｉＨ６雰囲気中で熱処理することにより種付けを行う。引き続き、高真空状態で熱処理を施す事でＨＳＧ化する。熱処理により、先に種付けしたＳｉ原子を中心とした結晶化の遷移中に、シリコン原子のマイグレーションを起こし、結晶粒として成長させるものである。
【０００８】
このとき、非晶質シリコン中に不純物としてたとえばＰ（リン）を多く含むと、このシリコンのマイグレーションを阻害するため、十分な成長を起こさない。そこで、一般的に１〜２Ｅ２０ａｔｏｍｓ・ｃｍ−３程度あるいはそれ以下の不純物濃度の状態で、ＨＳＧ処理を施し、ＨＳＧ化を促進させる。その後、電気的に不純物濃度が不足している場合、改めてたとえばＰＨ３雰囲気中で熱処理を行う事により、Ｐをシリコン膜中に導入し、不純物濃度を高くするといった方法を用いる。この方法により、表面積で約２倍の増加を得ることができ、微細化をはかりながら、目標となるセル容量の確保を図ることができる。上記２つの方法を併用するとその効果は大きい。
【０００９】
しかしながら、ゲートトランジスタの寸法縮小に伴い、円筒状コンデンサ構造の寸法も制約を受け、円筒の直径はますます小さくする必要がある。さらに、隣接する円筒コンデンサ間の距離も狭くなる。一方、ＨＳＧシリコン層は剥離が生じやすく、剥離したＨＳＧシリコンは円筒状コンデンサ間のショートを誘発し、メモリの歩留まりの低下を招く。ＨＳＧシリコンの適用による、容量値の増大を確保しつつショートを抑制する手段としては、局所的にＨＳＧシリコンの成長を抑制することも必要となる。
【００１０】
ＨＳＧの形成方法については下記特許文献がある。特許文献１、特許文献２及び特許文献３にはＨＳＧシリコン層の剥離が生じやすい円筒状電極上の部分に、局所的にＨＳＧシリコンの成長を抑制する技術が開示されている。特許文献１及び２によれば、シリンダ電極の頂上端部及びボックス型電極のエッジ部分のＨＳＧ成長防止により電極間ショートを防止している。特許文献３においては、円筒状電極の内側と外側とにおけるＨＳＧシリコンサイズを異ならせる技術が開示されている。
【００１１】
特許文献４にはシリンダ側壁部の電極がＨＳＧ化され消滅し、シリンダ側壁に接する酸化膜が露出するのを防止する技術が開示されている。特許文献５ではＨＳＧ工程を連続処理することで、設備コストを削減及びスループットの向上を図っている。また特許文献６にはシリンダ内壁のみをＨＳＧさせたコンケーブ型コンデンサにおいて、コンタクトプラグとは直接メタル配線と接続させることで電気抵抗を低減する技術が開示されている。
【００１２】
【特許文献１】特開２０００−１９６０４２号公報
【特許文献２】特開２００２−３６８１３３号公報
【特許文献３】特開２０００−２１６３４６号公報
【特許文献４】特開２００１−１９６５６２号公報
【特許文献５】特開２００２−２２２８７１号公報
【特許文献６】特開２００２−３３４９４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述の従来技術においては、ＨＳＧの連続処理方法や、電気抵抗の低減方法、また剥離したＨＳＧシリコンによるショート防止や、隣接した筒状コンデンサのショート防止が図られている。しかし、微細化されたＤＲＡＭのコンデンサ製造方法及び構造においては下記のような問題がある。
【００１４】
半導体メモリ素子の高集積化により、高アスペクト化されたホールのエッチング形状は、ホールの下側部において小さな径となる。図２３（Ａ）に示すように、コンタクトプラグ３２を備えた層間絶縁膜３１上に、マスク絶縁膜３３及び層間絶縁膜３４を成膜させ、筒状コンデンサを形成するコンデンサ用ホール３５を開口する。コンデンサ用ホール３５は、その上面の開口部（図中のａ−ａ´で示す）はリソグラフィーによる設計寸法となるが、その下部領域（図中のｂ−ｂ´、ｃ−ｃ´及びｄ−ｄ´で示す）においてはリソグラフィーによる寸法と異なる。
【００１５】
開口部ａ−ａ´はリソグラフィーによる設計寸法である。そのすぐ下側ｂ−ｂ´はリソグラフィーによる設計寸法より大きく、一般的にボーイングと呼ばれる形状となる。さらにその下部のｃ−ｃ´は上部より小さくなり、その側壁はテーパー状に傾斜している。特に、最近の大規模メモリにおいてアスペクト比が１０以上に高くなると、コンデンサ用ホール３５の下部においてはエッチングガスの供給が不十分で、エッチングされにくい。そのためホールの下部の大きさは下側になるに従い、より小さくなるという新しい問題点がある。
【００１６】
またコンデンサ用ホール３５は、下部のコンタクトプラグ３２と接続する必要がある。コンデンサ用ホール３５の底部はマスク絶縁膜３３をエッチングストッパーとしている。しかし、マスク絶縁膜３３のエッチング時にコンデンサ用ホール３５と、コンタクトプラグ３２との目合せ位置ずれにより層間絶縁膜３１の一部がエッチングされる。その結果コンタクトプラグ３２の側面との接触部分（図中のｄ−ｄ´で示す）におけるコンデンサ用ホール３５においては、さらにその大きさは小さくなる。という問題点もある。このようにコンデンサ用ホールにおいてはその下部領域においては、設計寸法より狭窄化した部分（図中のｃ−ｃ´及びｄ−ｄ´で示す）を有することになる。
【００１７】
次に、このような形状のコンデンサ用ホール３５に対して、コンデンサの下部電極となるシリコン３６を成長させる。シリコン３６をＨＳＧ処理して、ＨＳＧシリコン３７を形成した後、容量絶縁膜３８を形成させる。このとき設計寸法より狭窄化した部分であるコンデンサ用ホールの底部、コンタクトプラグとの接触部、及びテーパー状の下部領域においてはＨＳＧのグレインが凝集して、重なり合うことになる。このＨＳＧのグレインが凝集した部分には、容量絶縁膜３８が局部的に成長されないで、膜厚のバラつきを生じ、薄い部分ができる。
【００１８】
図２３（Ｂ）に示すように、設計寸法より狭窄化した部分を有する円筒状電極にＨＳＧを形成した場合、ＨＳＧの粒径が対向面の距離の１／２を上回ると、対向面間の結晶粒同士の凝集が生じる。このＨＳＧグレインの凝集に伴って狭窄化された空間ができる。この狭窄化された空間には反応ガスが導入されにくくなり、容量絶縁膜形成において十分な段差被覆性を得ることが出来ない。そのため部分的な容量絶縁膜の薄膜化が生じる。また、また容量絶縁膜の酸化処理においても、同領域においては酸素などの酸化種の枯渇が生じる結果十分な酸化を行うことが出来ない。つまり狭窄化された空間は反応ガスが供給されない窒息状態となる。
【００１９】
容量絶縁膜の被覆性が乏しく部分的薄膜化が生じると、当該領域では容量絶縁膜に印加される電界が高くなる結果、リーク電流が発生する。また容量絶縁膜の絶縁耐圧は、薄膜ほど低くなるため、絶縁耐圧の低下をもたらす。容量絶縁膜の絶縁性は、通常酸化処理によって向上させられるが、局所的な狭窄部分においては十分な酸化種が供給されない結果、絶縁性の低下をもたらすという問題がある。
【００２０】
本願の課題は、筒状コンデンサの垂直方向の下側におけるＨＳＧシリコンの凝集による部分的な容量絶縁膜の薄膜化、薄膜化に伴うリーク電流の防止を課題とし、筒状コンデンサにおける局所的な膜厚のバラツキをなくし、容量絶縁膜の信頼性を向上させることで信頼性の高い半導体装置、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の半導体装置は、筒状電極を有した筒状コンデンサを備え、該筒状電極内側の上部には大きなグレインサイズのＨＳＧを有し、下部及び底部には小さなグレインサイズのＨＳＧ又はＨＳＧを有しないことを特徴とする。
【００２２】
本発明の半導体装置においては、前記ＨＳＧグレインサイズは、前記筒状電極における対向面距離の１／２未満であることを特徴とする。
【００２３】
本発明の半導体装置においては、前記筒状電極の形状は、垂直方向にその上部の径は開口部の径と同等もしくはそれ以上の大きな径を有し、下部の径は開口部の径よりも小さい径を有していることを特徴とする。
【００２４】
本発明の半導体装置においては、前記筒状電極の外側はＨＳＧを有しないクラウン型筒状コンデンサであることを特徴とする。
【００２５】
本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンデンサ形成領域を定義し、前記コンデンサ形成領域の前記層間絶縁膜を取り除き、筒状のホールを形成する工程と、前記半導体基板全面にコンデンサ下部電極としての非晶質半導体層を形成する工程と、前記非晶質半導体層の垂直方向の位置に対して濃度勾配を持たせて不純物を導入する工程と、前記非晶質半導体の表面に核付けを行う工程と、熱処理によりＨＳＧ化を行う工程と、容量絶縁膜を形成する工程と、コンデンサ上部電極を形成する工程と、を含むことを特徴とする。
【００２６】
本発明の半導体装置の製造方法においては、前記ＨＳＧ化工程の後に、さらに前記コンデンサ下部電極を囲う前記層間絶縁膜の全部又は一部を除去する工程を備えたことを特徴とする。
【００２７】
本発明の半導体装置の製造方法においては、前記不純物の導入工程はイオン注入により行い、前記非晶質半導体層の垂直方向の下部の不純物濃度を、上部の不純物濃度より高濃度とすることを特徴とする。
【００２８】
本発明の半導体装置の製造方法においては、前記不純物の導入工程は、前記非晶質半導体層に絶縁膜を形成する工程と、不純物ガスにより前記非晶質半導体層の一部に不純物を導入する工程と、を有し、前記非晶質半導体層の垂直方向の下部の不純物濃度を、上部の不純物濃度より高濃度とすることを特徴とする。
【００２９】
本発明の半導体装置の製造方法は、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンデンサ形成領域を定義し、前記コンデンサ形成領域の前記層間絶縁膜を取り除き、筒状のホールを形成する工程と、前記半導体基板全面にコンデンサ下部電極としての非晶質半導体層を形成する工程と、前記筒状のホールを被覆した前記非晶質半導体層の筒状の下部領域を絶縁膜にて覆う工程と、前記非晶質半導体の表面に核付けを行う工程と、熱処理によりＨＳＧ化を行う工程と、容量絶縁膜を形成する工程と、コンデンサ上部電極を形成する工程と、を含むことを特徴とする。
【００３０】
本発明の半導体装置の製造方法においては、前記ＨＳＧ化工程の後に、さらに前記コンデンサ下部電極を囲む前記層間絶縁膜の全部又は一部を除去する工程を備えたことを特徴とする。
【発明の効果】
【００３１】
本願発明の半導体装置の製造方法においては、円筒状電極の下部及び底部での不純物濃度を高濃度としＨＳＧのグレインサイズを小さくする。または、円筒状電極の下部及び底部を絶縁膜で覆いＨＳＧを成長させない。円筒状電極の下部及び底部でのＨＳＧグレインの凝集に伴う狭窄化を抑制することで、円筒状電極底部での容量絶縁体膜の部分的な薄膜化が緩和され、容量膜リークが減少する。また容量膜の部分的薄膜化が緩和されるために電界が緩和されその結果半導体装置の信頼性が向上する。
【００３２】
円筒状電極とコンタクトプラグとの接触部でのＨＳＧグレインの凝集に伴う狭窄化を抑制することで、酸化種の供給が容易になり酸素欠損が減少するためにリーク電流が減少する。さらに円筒状電極とコンタクトプラグ間の原子ミキシングにより導通不良箇所が減少する。製造工程のバラツキにより、形状が変動し、筒状電極の対向面間距離が設計寸法より狭窄化した際もテーパーが大きいほどＨＳＧグレインが小さくなる結果、ＨＳＧグレインの凝集に伴う狭窄化を抑制することで、低リークで信頼性の高いコンデンサが形成できる。
【００３３】
設計寸法より狭窄化した部分においても、局所的な膜厚のバラツキのない高信頼性の容量絶縁膜を得ることで信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の半導体装置及びその製造方法について、図を参照して説明する。
【実施例１】
【００３５】
実施例１について図１〜図９を用いて説明する。図１は本実施例における筒状コンデンサの断面図である。図２〜図９は本実施例の主たる工程における断面図である。
【００３６】
図２に示すように、半導体基板１に素子分離領域２を形成し、その後メモリセルのゲートトランジスタ３を形成する。メモリセルトランジスタ３はｐウエル領域４の表面上に設けられる。ゲート絶縁膜５と、ゲート絶縁膜５上に設けられた多結晶シリコン膜６及びシリサイド膜７が積層してなるゲート電極８と、ゲート電極８に整合されたソース、ドレイン拡散領域９とから形成される。またゲート電極８の一部は分離領域２においては配線としても使用される。
【００３７】
図３において、これらのトランジスタ３を第１の層間絶縁膜１０により覆い、リソグラフィー及び異方性ドライエッチングによってソース、ドレイン領域９に達するコンタクトホールを開口する。そして、ポリシリコンもしくは非晶質シリコンを堆積しエッチバックまたはＣＭＰによってコンタクトホールの内部にポリシリコンプラグ１１を形成する。
【００３８】
図４において、ポリシリコンプラグ１１を形成した後に第２の層間絶縁膜１２を形成し、リソグラフィー及び異方性ドライエッチングによってホールを開口する。そして、ＴｉＮ及びＷを堆積しエッチバックまたはＣＭＰによってホールの内部にＷプラグ１３を形成する。Ｗプラグ１３を形成した後、ＴｉＮ及びＷを堆積する。そしてリソグラフィー及び異方性ドライエッチングによって、ビット線１４を形成する。
【００３９】
図５において、ビット線１４を第３の層間絶縁膜１５によって覆い、リソグラフィー及び異方性ドライエッチングによってソース領域に接続されたポリシリコンプラグ１１に達するホールを開口する。そして、ポリシリコンもしくは非晶質シリコンを堆積し、エッチバックまたはＣＭＰによってホールの内部にポリシリコンプラグ１６を形成する。さらに窒化膜１７を形成し、さらにプラズマ酸化膜１８を２−３μｍの膜厚で堆積する。
【００４０】
図６において、リソグラフィー及び異方性ドライエッチングによって酸化膜１８及び窒化膜１７をエッチングし、筒状のコンデンサ用ホールを開口する。このときコンデンサ用ホールは前述したようにホール開口部の径はリソグラフィーで規定される設計寸法となる。開口部下部の径はリソグラフィーで規定されるサイズよりも大きなサイズを有するボーイング形状となる。さらにホール下部においては、半導体基板とある角度を有したテーパー形状となり、その径は設計寸法より小さくなる。コンタクトプラグ１６と接触する底部では、目合せ位置ずれにより一部がコンタクトプラグの側面までエッチングされ、さらに小さな凹部となる。その後、燐を１Ｅ１９ａｔｏｍｓ／ｃｍ３含有する非晶質シリコン層１９を５００℃以上、６００℃以下の成長温度で、開口径の１／４以下の２０−５０ｎｍの膜厚で堆積する。非晶質シリコン層１９は筒状コンデンサの下部電極を形成する筒状電極となる。
【００４１】
次に図７に示すように、全面に非晶質シリコン層１９が残された状態で不純物を、例えば燐をドーズ量５Ｅ１４ａｔｏｍｓ／ｃｍ２、入射角度０度、加速電圧１００ｋｅＶの条件にてドーピングする。引き続き不純物を、例えば燐をドーズ量１Ｅ１４ａｔｏｍｓ／ｃｍ２、入射角度０度、加速電圧１０ｋｅＶの条件にてドーピングする。筒状電極の下部表面の非晶質シリコン層１９には、半導体基板となす角度に依存した濃度の不純物がドープされる。すなわち、コンデンサ下部電極の径が小さい部分に高濃度の不純物がドープされる。
【００４２】
次に図８のように、フォトリソグラフィープロセスによってコンデンサ用ホール内にのみレジストを残す。その後、非晶質シリコン層１９をエッチバックして、ホールの上端より３０ｎｍ−１００ｎｍ低い位置に非晶質シリコンの上端が来るように非晶質シリコン層１９を残し、隣接した他のホール内の非晶質シリコン層１９同士をそれぞれ絶縁分離する。分離された非晶質シリコン層１９は筒状コンデンサの下部電極（筒状電極）となる。この時、コンデンサ下部電極の上端部のイオン注入によって不純物のドープされた層（ホールの上端より３０ｎｍ−１００ｎｍ）は、ドライエッチングによって除去される。次に上記フォトレジストを加熱した硫酸過水溶液によって除去する。
【００４３】
次に図９に示すように、非晶質シリコン層１９の洗浄、及び自然酸化膜の除去を行う。続いてＨＳＧ−Ｓｉ装置において、温度５５０℃以上５７０℃以下でモノシランまたはジシランのシーデリングガスを用いて下部電極の表面に微結晶粒を形成させる。その後、アニーリングによって結晶粒を成長させＨＳＧシリコン１９ｂを成長させる。非晶質シリコン層１９は、ＨＳＧシリコン１９ｂと、ホール側面に沿って残ったシリコン層１９ａとなる。ＨＳＧシリコン１９ｂと、シリコン層１９ａが下部電極２０を形成する。このときＨＳＧシリコンの結晶粒はドープされた不純物により、低濃度である筒状コンデンサの上部部分の結晶粒は大きく成長する。不純物濃度が高濃度となる筒状コンデンサの下部部分の結晶粒は小さくなる。結晶粒が小さくことから、ホールの下部領域、コンタクトプラグとの接触部分、底部においても、ＨＳＧシリコンの結晶粒は凝集することがない。
【００４４】
このように、上部のＨＳＧグレインサイズは大きく、下部のＨＳＧグレインサイズは小さく、筒状の下部電極の垂直方向の位置により異なるＨＳＧグレインサイズを有することになる。この筒状電極のＨＳＧシリコンのグレインサイズは対向面で接触しないように、対向面間距離の１／２未満にする。筒状電極内壁の側壁間距離の１／２未満とすることで、対向する側壁面のＨＳＧシリコンのグレインは接触しない。対向面間距離の狭い部分でＨＳＧのグレインサイズを小さくし、全面を租面化する。次に下部電極２０の空乏化の抑制と低抵抗化のために、減圧ＣＶＤ炉にてｎ型不純物、例えば濃度５Ｅ２０ａｔｏｍｓ／ｃｍ３の燐をコンデンサ下部電極にドープする。
【００４５】
その後コンデンサ下部電極上に容量絶縁膜２１を減圧ＣＶＤにより形成し、酸化性ガスにより容量絶縁膜２１の酸化を行う。このとき筒状コンデンサの垂直方向の下側においてもＨＳＧシリコンのグレインサイズが小さく、凝集しないため、反応ガスが導入され、均一の膜厚の容量絶縁膜２１を形成できる。次に容量絶縁膜上にコンデンサ上部電極２２を堆積して筒状コンデンサを形成する（図１）。対向面間距離の狭い部分でのＨＳＧのグレインサイズを小さくすることで、狭窄空間がなく均一な容量絶縁膜が成膜でき、絶縁性の良好な筒状コンデンサが形成できる。
【００４６】
上記したように、第１実施例では、筒状コンデンサの下部電極の底に近い領域は高濃度の不純物がドープされる結果、ＨＳＧシリコンの粒径が小さくなり、対向面間においてＨＳＧシリコンの凝集が生じない。この結果、反応ガスの導入がスムーズに行われ、減圧ＣＶＤによって形成される容量絶縁膜の被覆性の低下を抑制できると共に、その後の容量絶縁膜の酸化工程での酸化性ガスの濃度低下を抑制できる。反応ガスの導入がスムーズに行われることで、容量絶縁膜は安定的に酸化され、絶縁性の向上を計ることが出来る。また、ポリシリコンプラグとコンデンサ下部電極間との接触部において原子ミキシングが生じる結果、ポリシリコンプラグと下部電極間の接触抵抗が低減され導通不良箇所が減少すると共に高速動作が可能になる。設計寸法より狭窄化した部分においても、局所的な膜厚のバラツキのない高信頼性の容量絶縁膜を得ることで信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【実施例２】
【００４７】
本発明の第２の実施例について説明する。実施例２においてはイオン注入する不純物を実施例１とは異なる不純物にて行うものである。製造工程は実施例１と同様であり、実施例１と異なる点のみ記載し、同一の点についてはその詳細な説明は省略する。
【００４８】
図６において、下部電極となる燐（例えば不純物濃度１Ｅ１９ａｔｏｍｓ／ｃｍ３）を含有する非晶質シリコン層１９を温度５００℃以上、６００℃以下で開口径の１／４以下の２０−５０ｎｍの膜厚で堆積する。次に図７において全面に非晶質シリコン１９が残された状態で不純物を、例えばボロンをドープ量５Ｅ１４／ｃｍ２、入射角度０度、加速電圧２０ｋｅＶの条件にてドーピングする。このときコンデンサの下部電極となる非晶質シリコン層１９には、下部電極表面が半導体基板となす角度に依存した濃度のボロンがドープされる。すなわち、下部電極の底部ほど高濃度のボロンがドープされる。
【００４９】
その後、実施例１と同様に、ＨＳＧシリコンを成長させる。ＨＳＧシリコンの結晶粒はドープされた不純物濃度に従って、低濃度である筒状コンデンサの上部部分は大きな結晶粒となる。筒状コンデンサの下部の不純物濃度が高濃度となる部分では、ＨＳＧシリコンの結晶粒は小さくなる。結晶粒が小さいことで、筒状コンデンサの下部領域、コンタクトプラグとの接触部分、底部においてもその結晶粒は凝集することがない。筒状電極のＨＳＧシリコンのグレインサイズを対向面間距離の１／２未満にし、かつ対向面間距離の狭い部分でのＨＳＧのグレインサイズを小さくし、全面を租面化する。また実施例１と同様に、下部電極２０の空乏化の抑制と低抵抗化のために、減圧ＣＶＤ炉にてｎ型不純物、例えば濃度５Ｅ２０ａｔｏｍｓ／ｃｍ３の燐をコンデンサ下部電極にドープする。
【００５０】
したがって実施例２においても、設計寸法より狭窄化した部分においても、局所的な膜厚のバラツキのない高信頼性の容量絶縁膜を得ることで信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【実施例３】
【００５１】
実施例３につき、図１０を用いて説明する。実施例３においては不純物の導入をイオン注入ではなく、不純物を含むガスを用いて行うものである。実施例３においては、実施例１の図７における不純物の導入を図１０における工程により置き換えるものである。実施例１と同じ構成要素には同じ符号とし、詳細な説明を省略する。
【００５２】
図１０において、コンデンサ下部電極となる燐を含有する非晶質シリコン層１９を温度５００℃以上６００℃以下で開口径の１／４以下の２０−５０ｎｍの膜厚で堆積する。次に全面に例えばＴＥＯＳを原料とするプラズマＣＶＤによって５０ｎｍの酸化膜２３を成長する。酸化膜２３は被覆性の悪い状態で成膜し、平坦部及び筒状コンデンサホール内壁の上部は厚く、ホール内壁の下部にはほとんど成膜されない。酸化膜２３の成長後希沸酸によって酸化膜２３を１０ｎｍ程度軽くエッチングし、筒状電極の下方のみのシリコン電極の表面を露出させる。露出量はプラズマＣＶＤの被覆性及び希沸酸によるエッチング時間により調整する。減圧ＣＶＤ炉にて温度５００℃でｎ型不純物、例えば燐を含む雰囲気中に曝すことにより、非晶質シリコン１９で表面が露出された筒状電極の下方部分のみに不純物を導入する。
【００５３】
非晶質シリコン層１９で表面が酸化膜２３で覆われた部分には不純物が導入されず、対向面間距離が狭くなっている表面が露出された部分のみに不純物を導入する。その後酸化膜２３を除去し、ＨＳＧ処理を行う。ＨＳＧシリコンの結晶粒はドープされた不純物濃度に従って、低濃度である筒状コンデンサの上部部分の結晶粒は大きく、筒状コンデンサの下部に従ってその不純物濃度が高濃度となるため、結晶粒は小さくなり、下部領域、コンタクトプラグとの接触部分、底部においてもＨＳＧシリコンの結晶粒は凝集することがない。筒状電極のＨＳＧシリコンのグレインサイズを対向面間距離の１／２未満にし、かつ対向面間距離の狭い部分でＨＳＧのグレインサイズを小さくし、全面を租面化する。
【００５４】
したがって実施例３においても、設計寸法より狭窄化した部分においても、局所的な膜厚のバラツキのない高信頼性の容量絶縁膜を得ることで信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【実施例４】
【００５５】
実施例４につき、図１１〜図１４の各工程における断面図を用いて説明する。実施例４は筒状コンデンサの下部の狭窄化した部分にはＨＳＧを成長させない実施例である。本実施例においては実施例１の工程において図２〜図６までは同一であり、同じ構成要素には同じ符号とし、その詳細な説明を省略する。
【００５６】
図１１において、非晶質シリコン層１９を堆積させた後（図６）、絶縁膜２４を筒状のコンデンサホールを埋設するように成膜する。絶縁膜２４は例えばＢＰＳＧを用いることができる。つづいて図１２に示すようにコンデンサホールの下部のみに絶縁膜２４が残るように絶縁膜２４を途中までエッチング除去する。絶縁膜２４は、筒状のホールの開口部の径よりも細くなっている筒状の下部に残るようにする。絶縁膜２４は湿式または乾式にてエッチングすることができる。
【００５７】
その後、平坦部の非晶質シリコン膜１９を除去し、筒状コンデンサの下部電極となる非晶質シリコン膜１９を分離している。しかし、絶縁膜２４のエッチング及び非晶質シリコン膜１９の分離方法は特に限定されるものでない。例えばＣＭＰ研磨により上面の絶縁膜２４と非晶質シリコン膜１９除去した後、絶縁膜２４をコンデンサホールの下部のみに絶縁膜２４が残るように絶縁膜２４をエッチング除去する方法で行ってもよい。
【００５８】
絶縁膜２４を残す位置としては、コンデンサホールの開口部は下部電極にＨＳＧが形成されてもＨＳＧが接触することがないように設計されているので、コンデンサホールの下部でホール径がホール開口部と同じ径となる位置であることが好ましい。絶縁膜２４を残す位置が高すぎると下部電極におけるＨＳＧ化される面積が小さくなり所望の容量を確保できなくなる。また逆に低すぎると、ＨＳＧが接触してしまい筒状コンデンサが窒息し、コンデンサの絶縁膜厚が部分的に薄くなりリーク電流を発生させることになる。
【００５９】
次に図１３に示すように、非晶質シリコン層１９の洗浄、及び自然酸化膜の除去を行う。続いてＨＳＧ−Ｓｉ装置において、温度５５０℃以上５７０℃以下でモノシランまたはジシランのシーデリングガスを用いて下部電極の表面に微結晶粒を形成する。その後アニーリングによって結晶粒を成長させＨＳＧシリコン１９ｂを成長させる。非晶質シリコン層１９は、ＨＳＧシリコン１９ｂと、ホール側面に沿って残ったシリコン層１９ａとなる。ＨＳＧシリコン１９ｂと、シリコン層１９ａが下部電極２０を形成する。このときＨＳＧシリコンの結晶粒は筒状コンデンサの上部部分のみに形成される。筒状コンデンサの下部部分には絶縁膜２４が形成されているためにＨＳＧは成長しない。従って筒状コンデンサの下部領域、コンタクトプラグ１６との接触部分、底部においてもＨＳＧの結晶粒は凝集することがない。
【００６０】
次に図１４に示すように、コンデンサホール内の絶縁膜２４をエッチング除去する。さらに下部電極２０の空乏化の抑制と低抵抗化のために、減圧ＣＶＤ炉にてｎ型不純物、例えば濃度５Ｅ２０ａｔｏｍｓ／ｃｍ３の燐をコンデンサ下部電極にドープする。その後コンデンサ下部電極上に容量絶縁膜２１を減圧ＣＶＤにより形成し、さらに酸化性ガスにより容量絶縁膜２１の酸化を行う。ここでは筒状コンデンサの垂直方向の下側ではＨＳＧされていないため、反応ガスが導入され、容量絶縁膜２１は均一の膜厚となる。次に容量絶縁膜２１上にコンデンサ上部電極２２を堆積して筒状コンデンサを形成する。
【００６１】
上記したように、本実施例では、筒状コンデンサの下部電極の底に近い領域は絶縁膜２４で被覆することでＨＳＧ化を行わない。ＨＳＧされないことから筒状コンデンサの下部電極の底に近い領域においても、コンデンサの容量絶縁膜形成時の反応ガスの導入がスムーズに行われ、形成される容量絶縁膜の被覆性の低下を抑制できる。さらに容量絶縁膜の酸化工程での酸化性ガスの濃度低下を抑制でき、容量絶縁膜は安定的に酸化され、絶縁性の向上を計ることが出来る。設計寸法より狭窄化した筒状コンデンサの下部電極の底に近い領域においても、局所的な膜厚のバラツキのない高信頼性の容量絶縁膜を得ることで信頼性の高い半導体装置、及び半導体装置の製造方法が得られる。
【実施例５】
【００６２】
実施例５につき、図１５〜図１８を用いて説明する。実施例５においては実施例１、２及び３における筒状コンデンサにおいて筒状電極の外側にも絶縁膜２１を成膜したクラウン型筒状コンデンサとした実施例である。図９に示す容量下部電極１９をＨＳＧシリコン２０とする工程までは、それぞれの実施例と同様である。ＨＳＧ化後の工程の断面図を図１５、１６、またその変形としての工程断面図を図１７，１８に示す。実施例１，２，３と同じ構成要素には同じ符号とし、その詳細な説明を省略する。
【００６３】
本実施例においては、ＨＳＧ化後に、図１５に示すように筒状コンデンサの下部電極２０を囲む酸化膜１８をエッチング除去する。下部電極２０の空乏化の抑制と低抵抗化のための不純物拡散後、容量絶縁膜２１を成膜し、さらに酸化処理を行う。その後コンデンサ上部電極２２を形成することで、図１６に示すクラウン型筒状コンデンサが形成できる。クラウン型筒状コンデンサとは実施例１〜３に記載した筒状コンデンサにおいて、さらに筒状電極外側にも、容量絶縁膜２１とコンデンサ上部電極を形成する。筒状に形成された下部電極の内側及び外側ともコンデンサの電極として利用するものである。従ってクラウン型筒状コンデンサの場合には筒状電極の内側の表面積を１とした場合には、内側のＨＳＧ化で２倍に、さらに外側の表面積を使用することで、合計として約３倍の表面積が得られる。
【００６４】
次に実施例５の変形例を図１７、図１８に示す。図１７においては、筒状コンデンサの下部電極１９を囲む酸化膜１８のエッチッグを途中まで、例えば酸化膜１８の半分のみをエッチングし、残りの半分の厚さを残す。下部電極２０の空乏化の抑制と低抵抗化のための不純物拡散後、容量絶縁膜２１を成膜し、さらに酸化処理を行う。その後コンデンサ上部電極２２を形成することで、図１８に示すクラウン型筒状コンデンサが形成できる。本変形実施例においては筒状電極の外側約半分を利用する。本変形実施例においては、筒状電極の内側の表面積を１とした場合には、内側のＨＳＧ化で２倍に、さらに外側の表面積の約半分を使用することで、合計として約２．５倍の表面積が得られることになる。
【００６５】
この変形例は筒状電極を囲む酸化膜１８の半分の厚さを残すことで、残された半分の厚さの酸化膜１８は筒状コンデンサの下部電極２０の保持材となり、下部電極２０の倒壊を防止するものである。図１５においては、下部電極２０はポリシリコンプラグ１６との接触面のみで保持されているが、図１７においてはさらに酸化膜１８の半分の厚さで保持されることになり、筒状下部電極２０の倒壊がより防止できる。
【００６６】
除去される酸化膜１８の厚さは、下部電極２０の強度により設定することができる。下部電極２０の強度が強く、倒壊の虞がない場合にはエッチングする厚さを厚くして、酸化膜１８の全部をエッチング除去する。酸化膜１８の全部をエッチング除去することでクラウン型筒状コンデンサの電極外側の表面積を大きくする。下部電極２０の強度が弱い場合にはエッチングする厚さを薄くして、酸化膜１８の上部のみ（例えば、半分）をエッチング除去する。酸化膜１８の半分をエッチング除去することでクラウン型筒状コンデンサの倒壊防止を重視するように設定する。
【００６７】
本実施例の筒状コンデンサは、筒状電極内側の上部には大きなサイズのＨＳＧとし、筒状電極内側の下部、底部には小さなサイズのＨＳＧとする。さらに筒状電極外側も、コンデンサ電極として使用するクラウン型筒状コンデンサとする。クラウン型とし、筒状電極外側の表面をコンデンサの電極として活用することで、コンデンサの電極の表面積を大きくできる。クラウン型筒状コンデンサとし、コンデンサの電極の表面積を大きくすることで、微細化されたコンデンサの容量値が大きくでき、安定動作する半導体装置が得られる。
【実施例６】
【００６８】
実施例６につき、図１９〜図２２を用いて説明する。実施例６においては実施例４における筒状コンデンサにおいて筒状電極の外側にも絶縁膜２１を成膜したクラウン型筒状コンデンサとした実施例である。図１３に示す容量下部電極１９をＨＳＧシリコン２０とする工程までは、実施例４と同様である。ＨＳＧ化後の工程の断面図を図１９、図２０に、またその変形としての工程断面図を図２１，図２２に示す。実施例４と同じ構成要素には同じ符号とし、その詳細な説明を省略する。
【００６９】
本実施例においては、ＨＳＧ化後に（実施例４の図１３）、図１９に示すように筒状電極のホール内の絶縁膜２４と、筒状下部電極２０を囲む外側の酸化膜１８をエッチング除去する。下部電極２０の空乏化の抑制と低抵抗化のための不純物を拡散した後に、容量絶縁膜２１を成膜し、さらに酸化処理を行う。その後コンデンサ上部電極２２を形成することで、図２０に示すクラウン型筒状コンデンサが形成できる。クラウン型筒状コンデンサの場合には筒状電極の内側の表面積を１とした場合には、ＨＳＧ化で約２倍弱に、さらに外側の表面積を使用することで、合計として約３倍弱の表面積が得られる。
【００７０】
次に本実施例の変形例を図２１、図２２に示す。図２１においては、筒状電極のホール内の絶縁膜２４と、筒状下部電極２０を囲む外側の酸化膜１８をエッチング除去するときに、酸化膜１８のエッチッグを途中まで、例えば酸化膜１８の半分のみをエッチングし、残りの半分の厚さを残す。その後容量絶縁膜２１を成膜、酸化処理を行い、コンデンサ上部電極２２を形成することで、図２２に示すクラウン型筒状コンデンサが形成できる。本変形実施例においては、筒状電極の外側の表面積の約半分を利用している。筒状電極の内側の表面積を１とした場合には、ＨＳＧ化で約２倍弱に、さらに外側の表面積の約半分を使用することで、合計として約２．５倍弱の表面積が得られることになる。
【００７１】
この変形例は、筒状電極を囲む酸化膜１８の半分の厚さを残すことで、残された半分の厚さの酸化膜１８は筒状コンデンサの下部電極２０の保持材となり、下部電極２０の倒壊を防止するものである。図１９においては、下部電極２０はポリシリコンプラグ１６との接触面のみで保持されている。しかし、図２１においてはさらに酸化膜１８の半分の厚さで保持されることになり、下部電極２０の倒壊がより防止できる。酸化膜１８のエッチングする厚さは実施例５と同様に設定することができる。
【００７２】
本実施例の筒状コンデンサは、筒状電極内側の上部には大きなサイズのＨＳＧとし、筒状電極内側の下部、底部にはＨＳＧを成長させない構造とする。さらに筒状電極外側をコンデンサ電極として使用するクラウン型筒状コンデンサである。クラウン型とすることで筒状電極外側の表面をコンデンサの電極として活用でき、コンデンサの電極の表面積を大きくする。クラウン型筒状コンデンサとし、コンデンサの電極の表面積を大きくすることで、微細化されたコンデンサの容量値が大きくでき、安定動作する半導体装置が得られる。
【００７３】
以上本願発明をＤＲＡＭに適用した実施例を用いて具体的に説明したが、ＤＲＡＭ以外の筒状コンデンサとしても適用できる。さらに、本発明においてはエッチング防止用のマスク絶縁膜として酸化膜１８の下に窒化膜１７を用いた例を説明したが、これらのエッチング防止用のマスク絶縁膜は必要に応じて用いることができる。例えば、酸化膜１８のエッチング時に第３層間絶縁膜１５のエッチングレートを酸化膜１８のエッチングレートより小さく設定することで、窒化膜１７を省略することができる。また逆に酸化膜１８の上に別の材質の絶縁膜を保護材として形成し、非晶質シリコン層１９のエッチングストッパーとすることもできる。さらに酸化膜１８の中間に別の材質の絶縁膜を介在させ、実施例５，６におけるクラウン型筒状コンデンサの変形例における酸化膜１８のエッチングストッパーとすることも可能である。
【００７４】
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更して実施することが可能であり、これらの変更例も本願に含まれることはいうまでもない。
【図面の簡単な説明】
【００７５】
【図１】実施例１における筒状コンデンサの断面図である。
【図２】実施例１の途中工程（１）における断面図である。
【図３】実施例１の途中工程（２）における断面図である。
【図４】実施例１の途中工程（３）における断面図である。
【図５】実施例１の途中工程（４）における断面図である。
【図６】実施例１の途中工程（５）における断面図である。
【図７】実施例１の途中工程（６）における断面図である。
【図８】実施例１の途中工程（７）における断面図である。
【図９】実施例１の途中工程（８）における断面図である。
【図１０】実施例３の途中工程における断面図である。
【図１１】実施例４の途中工程（１）における断面図である。
【図１２】実施例４の途中工程（２）における断面図である。
【図１３】実施例４の途中工程（３）における断面図である。
【図１４】実施例４の途中工程（４）における断面図である。
【図１５】実施例５の途中工程（１）における断面図である。
【図１６】実施例５の途中工程（２）における断面図である。
【図１７】実施例５変形の途中工程（１）における断面図である。
【図１８】実施例５変形の途中工程（２）における断面図である。
【図１９】実施例６の途中工程（１）における断面図である。
【図２０】実施例６の途中工程（２）における断面図である。
【図２１】実施例６変形の途中工程（１）における断面図である。
【図２２】実施例６変形の途中工程（２）における断面図である。
【図２３】従来例における断面図であり、（Ａ）は工程（１）における断面図、（Ｂ）は工程（２）における断面図である。
【符号の説明】
【００７６】
１    半導体基板
２    分離領域
４    Ｐウエル領域
５    ゲート絶縁膜
６    多結晶シリコン膜
７    シリサイド膜
８    ゲート電極
９    ソースドレイン領域
１０  第１層間絶縁膜
１１  ポリシリコンプラグ
１２  第２層間絶縁膜
１３  Ｗプラグ
１４  ビット線
１５  第３層間絶縁膜
１６  ポリシリコンプラグ
１７  窒化膜
１８  酸化膜
１９  非晶質シリコン層
１９ａ  シリコン層
１９ｂ  ＨＳＧシリコン
２０  下部電極
２１  容量絶縁膜
２２  コンデンサ上部電極
２３  酸化膜
２４  絶縁膜
３１  層間絶縁膜
３２  コンタクトプラグ
３３  マスク絶縁膜
３４  層間絶縁膜
３５  コンデンサ用ホール
３６  コンデンサ下部電極シリコン
３７  ＨＳＧシリコン
３８  容量絶縁膜
【図１】
2006041497.tif 000003
【図２】
2006041497.tif 000004
【図３】
2006041497.tif 000005
【図４】
2006041497.tif 000006
【図５】
2006041497.tif 000007
【図６】
2006041497.tif 000008
【図７】
2006041497.tif 000009
【図８】
2006041497.tif 000010
【図９】
2006041497.tif 000011
【図１０】
2006041497.tif 000012
【図１１】
2006041497.tif 000013
【図１２】
2006041497.tif 000014
【図１３】
2006041497.tif 000015
【図１４】
2006041497.tif 000016
【図１５】
2006041497.tif 000017
【図１６】
2006041497.tif 000018
【図１７】
2006041497.tif 000019
【図１８】
2006041497.tif 000020
【図１９】
2006041497.tif 000021
【図２０】
2006041497.tif 000022
【図２１】
2006041497.tif 000023
【図２２】
2006041497.tif 000024
【図２３】
2006041497.tif 000025