(57)【要約】【課題】  測定機器が種々の追加的な信号特性に応じてトリガできるようにする。【解決手段】  循環バッファ４２はスペクトラム・アナライザのデジタルＩＦ直角位相プロセッサからの入力信号Ｉ、Ｑを受け、信号Ｉ０、Ｑ０を発生する。遅れ発生器４６は信号Ｉ０、Ｑ０を時間遅延してＩ１、Ｑ１を発生する。相関検出器４４は信号Ｉ０、Ｑ０をＩ１，Ｑ１に相関させることにより、相関係数を発生する。比較器４８は相関係数と相関しきい値とを比較して、相関条件を満足したときにトリガ信号を発生する。【選択図】図２
2006329979.tif 000002
【特許請求の範囲】
【請求項１】
自己相関トリガに基づいて信号データを捕獲する測定機器であって、
信号を該信号の時間遅延したものに相関させることにより、相関係数を発生する相関検出器と、
上記信号の時間遅延したものを上記相関検出器に供給する遅れ発生器と、
上記相関検出器に接続され、相関条件を満足したときにトリガ信号を発生する比較器と
を具えた測定機器。
【請求項２】
上記比較器は、単一の相関係数としきい値とを比較して、上記相関条件を満足したかを判断する回路であることを特徴とする請求項１の測定機器。
【請求項３】
上記比較器は、一連の相関係数である相関数列を相関マップに相関させる相関器を有し、上記相関条件を満足したかを判断することを特徴とする請求項１の測定機器。
【請求項４】
上記遅れ発生器は、シフト・レジスタであることを特徴とする請求項１の測定機器。
【請求項５】
上記相関検出器に接続され、時間経過に伴う相関データを蓄積する履歴バッファを更に具えた請求項１の測定機器。
【請求項６】
上記相関検出器、上記遅れ発生器及び上記比較器が実時間スペクトラム・アナライザに組み込まれたことを特徴とする請求項１の測定機器。
【請求項７】
上記相関検出器、上記遅れ発生器及び上記比較器がオシロスコープに組み込まれたことを特徴とする請求項１の測定機器。
【請求項８】
上記相関検出器、上記遅れ発生器及び上記比較器が実時間でトリガを生成するように統合され、上記トリガがサンプルを逃すことなく発生されることを特徴とする請求項１の測定機器。
【請求項９】
自己相関トリガを発生する方法であって、
信号を該信号の時間遅延したものに相関させることにより、相関係数を発生し、
上記相関係数を相関しきい値と比較し、相関条件を判断し、
上記相関条件が満足したときにトリガ信号を発生する
自己相関トリガ発生方法。
【請求項１０】
信号を該信号の時間遅延したものに相関させることにより相関係数を実時間で発生する第１手段と、
上記信号を遅延させて、上記信号の時間遅延したものを発生して、上記第１手段に入力する第２手段と、
上記相関係数を相関しきい値と比較して、相関条件を実時間で判断する第３手段と、
上記相関条件が満足したときにトリガ信号を実時間で発生する第４手段と
を具えた自己相関トリガ発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、信号のトリガに関し、特に、自己相関特性に基づいて実時間でトリガ信号を発生することに関する。
【背景技術】
【０００２】
スペクトラム・アナライザ及びオシロスコープなどの測定機器は、実時間でデータを取込み且つ分析する機能を有する。実時間で測定を行えるスペクトラム・アナライザの例には、本願特許出願人のテクトロニクス社製ＷＣＡ２００型、ＷＣＡ３００型、ＲＳＡ２２００型及びＲＡＳ３３００型シリーズのスペクトラム・アナライザ（非特許文献１）がある。これらスペクトラム・アナライザは、データのつなぎ目のないブロックを捕獲し、分析する。
【０００３】
測定機器は、存在するデータの意味のある観察を操作者が行うよりも高速でデータを取込み、処理し、表示できる。測定機器ではトリガを用いて、データの取込みの開始及び停止を行っている。これらトリガは、分析対象の入力信号に関する時間領域の情報に基づくか、外部信号源が供給している。周波数スペクトル・データでトリガできる内部トリガ機能を用いて、累積したスペクトラムを表示し、所定のスペクトラム事象を検出する。例えば、周波数マスク・トリガは、信号スペクトルを計算し、計算したスペクトラムがユーザ定義のスペクトラム・マスクを違反したときにトリガを行う。蓄積されたデータの所定ブロックは、トリガ事象の直前及び直後に生じた情報を含んでいるので、操作者は、所望に応じて、データを評価し、後処理を実行できる。
【０００４】
【非特許文献１】２００５年日本テクトロニクス計測器カタログの２１０〜２１７ページ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
測定機器が種々の追加的な信号特性に応じてトリガできる機能を具えたトリガ発生器及び発生方法、これらを用いた測定機器が望まれている。
【課題を解決するための手段】
【０００６】
本発明は、自己相関トリガに基づいて信号データを捕獲する測定機器であって；信号をこの信号の時間遅延したものに相関させることにより、相関係数を発生する相関検出器と；信号の時間遅延したものを相関検出器に供給する遅れ発生器と；相関検出器に接続され、相関条件を満足したときにトリガ信号を発生する比較器とを具えている。
また、本発明は、自己相関トリガを発生する方法であって；信号をこの信号の時間遅延したものに相関させることにより、相関係数を発生し；相関係数を相関しきい値と比較し、相関条件を判断し；相関条件が満足したときにトリガ信号を発生する。
さらに、本発明は、自己相関トリガ発生器であり；信号をこの信号の時間遅延したものに相関させることにより相関係数を実時間で発生する第１手段と；信号を遅延させて、信号の時間遅延したものを発生して、第１手段に入力する第２手段と；相関係数を相関しきい値と比較して、相関条件を実時間で判断する第３手段と；相関条件が満足したときにトリガ信号を実時間で発生する第４手段とを具えている。
【発明を実施するための最良の形態】
【０００７】
本発明は、自己相関トリガを提供する。自己相関トリガは、信号と、この信号を時間遅延させたものとを比較して、相関係数又は相関数列を発生する。これら相関係数又は相関数列は、相関しきい値、又は、相関マスクと比較されて、その状態が関心のあるものかを判断する。関心のある状態が存在すると、自己相関トリガは、トリガ信号を発生する。
【０００８】
本発明による自己相関トリガの一実施例は、信号をこの信号の時間遅延したものに相関させることにより相関係数を発生する相関検出器を具えている。遅れ発生器は、元の信号との比較用に時間遅延した信号を相関検出器に供給する。相関検出器に接続された比較器は、相関係数と相関しきい値との比較が相関条件を満足したときに、トリガ信号を発生する。別の実施例では、比較器は、相関数列を相関マスクと比較できる相関器であり、相関条件を満足したかを判断して、トリガ信号を発生する。
【０００９】
本発明は、自己相関トリガを発生する方法も提供する。この方法は、信号を、この信号を時間遅延したものに相関させて、相関係数を発生する。この相関係数を相関しきい値と比較し、相関条件を判断して、相関条件を満足するときにトリガ信号を発生する。この方法の実施例において、ゼロ近くに設定されたしきい値と相関係数とを比較し、しきい値を超えたときにトリガして、ランダム信号がないことを積極的に示すことにより、ランダム・トリガを行える。別の実施例においては、相関数列（correlation series）としても知られている一連の相関係数を、複数のしきい値から成るマスクと比較する。この相関数列を用いて、単一の相関係数による測定の結果による誤ったトリガの数を減らしながらランダムの程度を検出する。他の実施例において、相関数列を相関マスクと比較して、所望の自己相関モデルとの相関を判断する。例えば、シヌソイド（正弦曲線）モデルを用いて、本来シヌソイドである信号が存在しているとき、又は存在しないときにトリガを行う。更に別の実施例では、自己相関モデルは、弱自己相関モデルでもよいし、強自己相関モデルでもよい。
【００１０】
添付図を参照した以下の説明より本発明の種々の実施例の概要が明らかになろう。
【実施例】
【００１１】
図１は、本発明を用いる実時間スペクトラム・アナライザ１０のブロック図である。入力プロセッサ２０は、入力ＲＦ信号又は他の関心のある信号を受ける。この入力プロセッサ２０は、典型的には、ロウパス・フィルタ２２と、その後段のミキサ２４とを含んでいる。ミキサ２４は、ろ波された入力信号を、局部発振器（ＬＯ）２６を用いて中間周波数（ＩＦ）信号に変換する。このＩＦ信号は、バイパス・フィルタ２８を通過して、アナログ・デジタル（Ａ／Ｄ）変換器３０に供給されて、更に処理するためにデジタル信号を発生する。このデジタル信号は、デジタルＩＦ直角位相（quadrature）プロセッサ３１に入力し、このデジタル信号から同相（Ｉ）信号及び直角位相（Ｑ）信号を発生する。これらＩ及びＱ信号は、デジタル信号プロセッサ（ＤＳＰ）３２に供給され、モニタ（表示器）３４で表示するために実時間処理される。モニタ３４は、スペクトログラムである周波数対時間対振幅の３次元表示を行う。これらＩ及びＱ信号は、取込みメモリ３６及びトリガ発生器４０にも供給される。トリガ発生器４０がトリガ事象を検出すると、トリガ信号が発生して、取込みメモリ３６は、トリガ事象の前及び／又は後のデータを保持して、その後の処理ができるようにする。その後の処理には、ＤＳＰ３２又は他のプロセッサ（図示せず）による処理がある。その後の処理は、実時間分析又は非実時間分析に用いる。
【００１２】
図２は、トリガ発生器４０の一実施例のブロック図を示す。Ｉ及びＱ信号は、循環バッファ４２に供給される。この循環バッファ４２は、受信したＲＦデータ（Ｉ／Ｑ）の時間セグメントを提供する。時間セグメントは、サンプル又は記録とも呼ばれる。自己相関を実行するために、この時間セグメントをそれ自体のバージョンと比較する。トリガ発生器４０の実施例においては、自己相関を用いて、信号のランダムの程度を判断する。ホワイト・ノイズに関連するようなランダム信号は、その信号の遅れがゼロのバージョン（その信号を時間遅延したもの）と比較したときに相関係数が１であり、その信号を任意の時間（遅れ１〜遅れｎ）だけシフトしたバージョンと比較したときに相関係数が略０である。トリガ発生器４０を用いてランダムの程度を判断するためには、アクティブ信号と、このアクティブ信号を時間遅延したものとの実時間比較を行う。本発明によるトリガ発生の一実施例において、Ｉ及びＱの少なくとも２セットを相関検出器４４に供給して実時間比較を行う。Ｉ０及びＱ０で示すＩ及びＱの第１セットを循環バッファ４２から入力する。遅れ発生器（ＬＡＧ）４６を通過した後のＩ１及びＱ１で示すＩ及びＱの第２セットも入力する。なお、遅れ発生器４６は、Ｉ０及びＱ０に関して時間遅延したＩ及びＱのバージョンを発生する。遅れの量は、トリガ発生器４０の製造時に予め定めておくか、又は、現場で操作者が設定する。相関係数は、ゼロでない任意の遅れの場合に略０であるので、例えば、遅れ１などのように任意の適切な遅れ値を用いる。両方の信号を異なる量だけ遅延できるが、遅れを単一の経路に与えるのみで得られるのと同様な相対遅れに対応することが理解できよう。実際には、各遅れが１サンプル点のシフトに対応するが、遅れの量は、一般に時間シフトの量となる。いくつかの実施例において、トリガ発生器４０は、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）又はＡＳＩＣを用いて実現される。これら実施例において、遅れは、ＦＰＧＡ又はＡＳＩＣに一体化されたシフト・レジスタを用いて実現できる。他の実施例においては、ＣＰＵ、他の汎用プロセッサ又はデジタル信号プロセッサ（ＤＳＰ）で実行されるソフトウェアを用いて、遅れを実現できる。
【００１３】
相関検出器４４は、任意の必要な計算を実行して、相関係数（ＣＣ）を発生する。自己相関は、典型的には、−１から１の範囲であるが、デジタル・システムにおいては、この範囲を任意の適切な手段により表すことができる。許容できる時間内で相関計スイッチを計算する任意の適切な手段を用いて、相関検出器４４を実現する。実時間トリガの場合、測定機器のサンプリング・レートで許容できる時間内に必要な計算を完了できる任意の回路又はコンポーネントを用いて、相関検出器４４を実現する。実時間トリガは、好ましくは、次のセットのサンプルが循環バッファ４２で利用できる前に、トリガ判断を完了する。これにより、任意のサンプルを逃すことなく実時間でトリガ動作を持続できる。いくつかのアプリケーションにおいて、いくつかのサンプルを失うことは許容できる。サンプルの損失は一般には望ましくないが、ここで通常に提供される自己相関トリガを用いることにより、これらアプリケーションを依然利用できる。本発明のトリガの一実施例において、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を用いて、相関検出器を実現する。別の実施例では、ＡＳＩＣを用いて相関検出器４４を実現する。さらに別の実施例では、ＣＰＵ又は他の汎用プロセッサで実行するソフトウェアを用いて、所望サンプリング・レートに対して十分に早い相関検出器を提供する。同様に、いくつかの実施例では、ＤＳＰを用いて、所望サンプリング・レートに対して充分に早い相関検出器を提供する。
【００１４】
相関係数（ＣＣ）は、実時間で連続的に計算されて出力され、ＲＦ／ＩＦデータとその時間遅延したものとの相関の程度を示す。相関係数は、比較器４８に供給されて、相関しきい値と比較される。本発明によるトリガ発生器の一実施例では、簡単な比較器回路を比較器４８として用いて、単一の相関係数としきい値とを比較する。相関しきい値は、トリガ事象を定義するために、所望の相関の程度により決まる。相関しきい値は、製造者により予め設定されてもよいし、エンド・ユーザが選択してもよい。本発明のトリガ発生器の一実施例においては、相関係数が相関しきい値を超えたときにトリガが生じるようにトリガ事象が定義される。例えば、それ自体の遅延したバージョンとの信号比較から計算した相関係数（ＣＣ）は、ランダム信号に対しては非常にゼロに近い。ゼロのいずれかの側での許容値に設定された相関しきい値を相関係数（ＣＣ）が超えると、ランダムでない信号の存在を示す。そして、比較器４８は、トリガ信号を発生する。このトリガにより、取込みメモリ３６は、その信号に関する情報を保持する。取込みメモリ３６は、トリガの前、トリガの間、トリガの後、又はこれらの組合せにおける信号に関する情報を保持するように設定できる。相関しきい値を選択して、ランダムでない事象を示す必要性と、誤りの可能性のあるトリガを避ける必要性とをバランスさせる。ランダム特性と、ランダムでない信号の存在とを識別する機能を用いて、目立たない信号、又は承認されていない信号をモニタし識別できる。例えば、特定周波数でのスペクトラムの穏やかな領域は、ランダム・ノイズのみを含んでいると予想できる。その信号のランダム特性が変化すると、それは、予期しない伝送、間欠性の伝送、又は目立たない伝送の存在を示す。ランダム性を判断するのに自己相関トリガを用いることにより、この信号を更なる分析のために捕獲できる。
【００１５】
別の実施例において、トリガ事象を選択して、相関係数が相関しきい値内の時にトリガできるようにする。例えば、ランダムでない信号がランダムな信号に変化したときに、トリガを活性化できる。
【００１６】
トリガ発生器４０の一実施例において、時間経過に伴う相関係数の履歴は、履歴バッファ５０に維持される。この履歴バッファ５０からのデータにより、長時間にわたる信号の動きを分析できる。一実施例において、履歴は、トリガ発生器４０内に蓄積される。別の実施例においては、相関係数が履歴バッファ５０に供給されて蓄積される。この履歴バッファ５０は、トリガ発生器４０の外部となる。
【００１７】
信号内のランダムの程度に基づく相関係数を発生するように構成された自己相関トリガの実施例について上述した。上述のランダム信号のモデルは、自己相関を用いて識別できる１つの形式である。さらに一般的には、自己相関トリガを用いて、信号が特定の特性モデルにマッチする程度に基づいてトリガを行ってもよい。自己相関トリガは、ランダムの程度を決める単一の相関係数に基づいたが、他のモデルでは、信号が所定の特性モデルにマッチする程度を判断するために多数の時間遅れを必要とする。
【００１８】
図３は、多数の遅れを用いた自己相関によりトリガを発生するトリガ発生器４０の実施例を示す。図２の実施例と類似の部分の説明は省略する。基本的なトリガについては、図２を参照して上述したものと類似している。図３の実施例では、トリガ発生器により制御可能な可変遅れを提供する。遅れ発生器４６は、制御経路５４を介して相関検出器４４が可変できる制御可能なものとして示されている。相関検出器４４は、相関数列を発生する。この相関数列は、異なる遅れ量の一連の相関係数である。例えば、遅れ発生器４６の遅れが１のとき、相関検出器４４が相関係数ＣＣ１を発生する。相関検出器４４が遅れ発生器４６を遅れ２に更新すると、相関係数ＣＣ２が発生する。このようにして、相関検出器４４は、相関数列ＣＣ１、ＣＣ２、ＣＣ３〜ＣＣＮを発生する。なお、Ｎは、異なる遅れの値である。一実施例において、遅れの量は、単一のステップで増加する。例えば、遅れ１、遅れ２、遅れ３などとなる。別の実施例のおいて、遅れの量は、単一ではないステップであり、例えば、遅れ１、遅れ３、遅れ７、遅れ１２となる。遅れの最大量と、相関検出器４４が計算可能な自己相関の数は、測定機器のサンプリング・レートに関連した相関検出器４４の速度により制限される。
【００１９】
相関検出器４４が発生する相関数列は、比較器４８により相関マスクと比較される。いくつかの実施例において、比較器４８は、２つの値を互いに比較する簡単な比較器ではなく、相関数列の相関マスクに対する相関を判断する相関器として実現される。例えば、本発明の一実施例では、比較器４８は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を用いて実現される。別の実施例においては、比較器４８は、ＡＳＩＣを用いて実現される。さらに別の実施例では、所望のサンプリング・レートよりも十分に高速のＣＰＵ又は他の汎用プロセッサで実行されるソフトウェアを用いる。同様に、いくつかの実施例では、所望サンプリング・レートよりも十分に高速のＤＳＰを用いる。
【００２０】
トリガ発生器４０の一実施例において、相関数列が所定の相関マスク内になったときに、比較器４８がトリガ信号を発生する。別の実施例では、相関数列が所定の相関マスクを超えたときに、比較器４８がトリガ信号を発生する。相関マスクは、特定の特性モデルに対応させて予め定義できる。相関数列で示されるように、このマルチ遅れ自己相関形状（複数の遅れによる自己相関の形式）が所定特性モデルにマッチする程度は、可変であり、種々の用途に合うように調整可能である。マルチ遅れ相関は、ランダムの程度を検出するのに使用できる。この場合、遅れ０で１の値である簡単なマスクと、残りの範囲にわたってゼロよりわずかに高いしきい値とを利用できる。他の実施例において、ランダムの程度を判断するのにマルチ遅れ相関を用いるが、ここでは、信号はホワイト・ノイズ信号に対応しないので、総ての遅れの量はゼロに近くない。よって、マルチ遅れランダム・マスクを用いて、単一の遅れの実施例に関連した誤りのトリガを減らすことができる。別のモデルも利用でき、例えば、シヌソイド信号モデルを用いて、信号変調グリッチ又は故障を検出できる。また、シヌソイド信号モデルを用いて、何も存在しないはずの所でのシヌソイド信号の存在を検出できる。他の実施例において、相関マスクを、任意所望の弱自己相関モデル又は強自己相関モデルに対応するように設定できる。
【００２１】
図４は、マルチ遅れ自己相関に基づいてトリガ信号を発生するトリガ発生器４０の別の実施例を示す。図３の実施例と類似の部分の説明は省略する。多数の相関検出器４４を、対応する遅れ発生器４６に沿って並列に設ける。第１実施例において、各相関検出器４４は、相関係数（ＣＣ）を発生する。これら相関係数を組合せて、比較器４８を用いた比較用に相関数列を発生する。
【００２２】
別の実施例において、相関検出器及び遅れ発生器の各組合せは、制御経路５４を含んでいる。これにより、各相関検出器は、一連のマルチ遅れ相関を求めて、相関数列を発生できる。これら相関数列を組合せて、比較器４８が用いる最終的な相関数列を発生する。
【００２３】
上述においては、トリガ発生器４０の種々のコンポーネントを独立のコンポーネントとして説明した。本発明によるトリガ発生器のいくつかの実施例では、相関検出器４４、遅れ発生器４６及び比較器４８は、単一のコンポーネントを用いて実現できる。これら３つの動作の総てが、ＦＰＧＡ又はＡＳＩＣの異なる部分で実行できる。別の実施例では、３つの動作の総てを、単一のＣＰＵ又は他の汎用プロセッサ、又は単一のＤＳＰで実行するソフトウェアにより実現できる。履歴バッファ５０は、同じ装置内に設けてもよいし、別のメモリ又はバッファとして設けてもよい。
【００２４】
トリガ発生器４０の実施例を測定機器内に設けて、測定機器に追加的な機能を提供してもよい。本発明のトリガ発生器をスペクトラム・アナライザの受信システムに結合すると、自己相関信号トリガが非常な高感度及びダイナミック・レンジで、広い周波数範囲にわたって動作するが、帯域幅が制限される。代わりに、本発明のトリガ発生器をオシロスコープに結合すると、自己相関トリガが非常に広い周波数帯域幅にわたって動作するが、スペクトラム・アナライザに比較してダイナミック・レンジが低くなる。
【００２５】
本発明の要旨を逸脱することなく、本発明の上述の実施例の細部において種々の変更が可能なことが当業者には明らかであろう。
【図面の簡単な説明】
【００２６】
【図１】本発明を用いる実時間スペクトラム・アナライザのブロック図である。
【図２】本発明の一実施例による自己相関トリガ発生器のブロック図である。
【図３】本発明の他の実施例による自己相関トリガ発生器のブロック図である。
【図４】本発明の更に他の実施例による自己相関トリガ発生器のブロック図である。
【符号の説明】
【００２７】
１０  スペクトラム・アナライザ
２０  入力プロセッサ
２２  ロウパス・フィルタ
２４  ミキサ
２６  局部発振器
２８  バイパス・フィルタ
３０  Ａ／Ｄ変換器
３１  デジタルＩＦ直角位相プロセッサ
３２  ＤＳＰ
３４  表示器（モニタ）
３６  取込みメモリ
４０  トリガ発生器
４２  循環バッファ
４４  相関検出器
４６  遅れ発生器
４８  比較器
５０  履歴バッファ
【図１】
2006329979.tif 000003
【図２】
2006329979.tif 000004
【図３】
2006329979.tif 000005
【図４】
2006329979.tif 000006