(57)【要約】【課題】  従来のアドレス駆動回路は、異なる発光色の蛍光体のセルに対して同一の信号で駆動していたため、消費電力および表示画面の背景発光の増大を招いていた。【解決手段】  複数の発光色の蛍光体に対応して設けられた複数の第１電極ＡＲ，ＡＧ，ＡＢと、該第１電極と交差するように配置された複数の第２電極ＹＥとを備えるプラズマディスプレイパネルの駆動方法であって、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極ＡＲ，ＡＢを、駆動期間における一部の駆動タイミングＴＲＯＲ，ＴＲＯＢで電気的に開放状態にすることによって、該発光色毎の第１電極に流れるガス放電電流を抑制するように構成する。【選択図】      図４
2006184712.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
請求項１に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を電気的に開放状態にする前記一部の駆動タイミングは、リセット期間における駆動タイミングであることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
請求項２に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
請求項２に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
請求項２に記載のプラズマディスプレイパネルの駆動方法において、
第１の発光色毎の前記第１電極を、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすると共に、
第２の発光色毎の前記第１電極を、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、
前記第１の電極に生じる壁電荷を前記各発光色毎に独立に制御することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
請求項３または５に記載のプラズマディスプレイパネルの駆動方法において、
前記第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にするのは、前記リセット期間における当該第１の電極に対して第１の所定電圧から徐々に上昇して最終的な第２の所定電圧に達する鈍波を印加している間に電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
請求項４または５に記載のプラズマディスプレイパネルの駆動方法において、
前記第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にするのは、前記リセット期間における当該第１の電極に対して第３の所定電圧から徐々に低減して最終的な第４の所定電圧に達する鈍波を印加している間に電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えたプラズマディスプレイパネルを駆動する複数の出力端子を有するプラズマディスプレイパネルの駆動回路であって、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１０】
請求項９に記載のプラズマディスプレイパネルの駆動回路において、
前記各発光色毎の第１電極は、前記発光色の数に対応して繰り返し配列される前記出力端子に接続され、且つ、
前記駆動回路は、前記繰り返し配列される出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御する集積回路として構成されることを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１１】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動回路であって、請求項１〜８のいずれか１項に記載のプラズマディスプレイパネルの駆動方法を適用したことを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１２】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを有するプラズマディスプレイパネルを備え、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にして前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
【請求項１３】
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極と有するプラズマディスプレイパネルを備えると共に、
前記複数の第１電極を駆動する複数の出力端子を備えた駆動回路を備え、
該駆動回路は、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置に関し、特に、背景発光を低減してコントラストの向上を可能とするプラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
従来、平面表示装置の１つである交流駆動型プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）には、２本の電極（第１電極および第２電極）で選択放電（アドレス放電）および維持放電を行う２電極型と、第３電極を利用してアドレス放電を行う３電極型とがある。
【０００３】
３電極型ＰＤＰでは、維持放電を行う第１および第２電極（維持放電電極：ＸおよびＹ電極）を第１の基板（前面ガラス基板）に配置し、第１の基板に対向する第２の基板（背面ガラス基板）に第３電極（アドレス電極）を配置した面放電構造が採用されている。そして、第１の基板と第２の基板との間には希ガスが封入され、電極間に電圧が印加されると、電極面上に形成された誘電体層および保護層の表面で面放電が生じ、紫外線が発生する。
【０００４】
第２の基板の内面には、３原色である赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の蛍光体が塗布されており、紫外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになっている。なお、面放電構造においては、１対の維持放電電極とアドレス電極とがそれぞれ直交する領域に単位発光素子であるセルが形成される。
【０００５】
図１はプラズマディスプレイパネルの一例を模式的に示す図であり、三電極面放電ＡＣ型プラズマディスプレイパネルを示すものである。
【０００６】
図１に示されるように、維持放電電極Ｘ、Ｙは、前面ガラス基板１１の内面（後述する背面ガラス基板１６側）に、互いに平行に且つそれぞれ１つの維持放電電極Ｘと維持放電電極Ｙとが接近するように形成されている。維持放電電極ＸおよびＹは、面放電ギャップを形成する透明導電膜（透明電極）１２とその端縁部に重ねられた金属膜（バス電極）１３とから成り、誘電体層１４および保護膜１５で被覆されている。
【０００７】
アドレス電極Ａは、背面ガラス基板１６の内面（前面ガラス基板１１側）に、上記維持放電電極ＸおよびＹに対して直交する方向に形成されている。アドレス電極Ａは、誘電体層１７で被覆され、さらに、誘電体層１７の前面ガラス基板１１側には、アドレス電極Ａ毎に（アドレス電極Ａが伸びる方向を列とすると、各列毎に）放電空間を区画する隔壁（リブ）１８が設けられている。
【０００８】
誘電体層１７の前面ガラス基板１１側の表面および隔壁１８の側面には、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各色を発光するための蛍光体がストライプ状に各色毎に配列並びに塗布され、蛍光体層１９Ｒ，１９Ｇ，１９Ｂが形成される。蛍光体層１９Ｒ，１９Ｇ，１９Ｂは、維持放電電極ＸおよびＹ間の放電によって励起されて発光する。なお、図１における「Ｒ」，「Ｇ」，「Ｂ」は、蛍光体の発光色がそれぞれ赤色，緑色，青色であることを示している。
【０００９】
図２はプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。以下の説明では、発光色が赤色のセルを「セル−Ｒ」と称し、緑色のセルを「セル−Ｇ」と称し、青色のセルを「セル−Ｂ」と称する。なお、図２は、従来および後述する本発明に共通なプラズマディスプレイ装置の全体構成を示している。
【００１０】
図２に示されるように、プラズマディスプレイ装置（交流駆動型プラズマディスプレイ装置）１は、ＰＤＰ２、Ｘ側駆動回路３、Ｙ側駆動回路４、アドレス駆動回路５および制御回路６を備える。
【００１１】
ＰＤＰ２は、単位発光素子であるセルがマトリクス状に複数配設されている。なお、セル構造は、上述した図１に示すセル構造と同じである。図２においては、ｎ行ｍ列のマトリクス状に配設されたセルＣij（ｉおよびｊは添え字であり、ｉ＝１〜ｎの整数、ｊ＝１〜ｍの整数）からなる交流駆動型ＰＤＰを示している。
【００１２】
ＰＤＰ２には、図１を参照して説明したように、第１の基板（前面側）に維持放電電極であるＸ電極Ｘ１〜ＸｎとＹ電極Ｙ１〜Ｙｎとが互いに平行に設けられると共に、第１の基板に対向する第２の基板（背面側）にＸ電極Ｘ１〜ＸｎおよびＹ電極Ｙ１〜Ｙｎに対して直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。Ｘ電極Ｘ１〜ＸｎおよびＹ電極Ｙ１〜Ｙｎは、Ｘ電極Ｘ１とＹ電極Ｙ１との組、Ｘ電極Ｘ２とＹ電極Ｙ２との組、…のように対応する組のＸ電極とＹ電極とが接近するようにそれぞれ配置される。
【００１３】
Ｘ電極Ｘ１〜Ｘｎは、Ｘ側駆動回路３の出力端にそれぞれ接続され、Ｙ電極Ｙ１〜Ｙｎは、Ｙ側駆動回路４の出力端にそれぞれ接続され、そして、アドレス電極Ａ１〜Ａｍは、アドレス駆動回路５の出力端にそれぞれ接続されている。
【００１４】
Ｘ側駆動回路３は、放電を繰り返す回路を備え、また、Ｙ側駆動回路４は、線順次に走査する回路および放電を繰り返す回路を備える。さらに、アドレス駆動回路５は、表示すべき列を選択する回路を備える。アドレス駆動回路５およびＹ側駆動回路４内の線順に次走査する回路によりどこのセルを点灯させるかを決め、Ｘ側駆動回路３およびＹ側駆動回路４の放電を繰り返す回路により放電を繰り返すことによって、ＰＤＰ２の表示動作を行う。なお、Ｘ側駆動回路３，Ｙ側駆動回路４およびアドレス駆動回路５は、制御回路６から供給される制御信号により制御される。
【００１５】
制御回路６は、外部から供給される映像信号ＶＤに基づいて、表示データＤ，水平同期信号ＨＳおよび垂直同期信号ＶＳを検出する。さらに、制御回路６は、検出結果に基づいて上記制御信号を生成し、Ｘ側駆動回路３，Ｙ側駆動回路４およびアドレス駆動回路５に制御信号をそれぞれ供給する。
【００１６】
図３は従来のプラズマディスプレイパネル（交流駆動型ＰＤＰ）の駆動方法の一例の駆動電圧波形を示す図であり、１フレームを構成する複数のサブフレームのうちの１サブフレーム分を示している。１つのサブフレーム（サブフレーム期間ＴＳＦ）は、リセット期間ＴＲ、アドレス期間ＴＡおよびサステイン期間（維持放電期間）ＴＳに区分される。なお、以下の説明では、直前のサステイン期間ＴＳにおいて点灯させたセルのＸ電極ＸＥにはマイナス電荷が残存し、Ｙ電極ＹＥにはプラス電荷が残存しているものとする。同様に、点灯させていないセルのＸ電極ＸＥにはプラス電荷が残存し、Ｙ電極ＹＥにはマイナス電荷が残存しているものとする。
【００１７】
リセット期間ＴＲにおいては、赤，緑および青色をそれぞれ発光するセルを選択するためのアドレス電極ＡＲ，ＡＧ，ＡＢが、グランドレベル（０Ｖ）にされる。また、全てのＸ電極（維持放電電極Ｘ）ＸＥに電圧−Ｖｘｐ’を印加すると共に、全てのＹ電極（維持放電電極Ｙ）ＹＥに電圧が徐々に上昇して最終的に電圧Ｖｙ’に達する鈍波を印加する。なお、「鈍波」とは、後述するサステインパルスのように短時間で電圧が変化する波形に対し、十分長い期間をかけて電圧が時間経過と共に連続的に変化する傾斜波形のことである。
【００１８】
このように各電極に電圧を印加することで、各セルにおいて、Ｘ電極ＸＥとＹ電極ＹＥとの間（以下、「Ｘ−Ｙ電極間」と称する。）の電位差およびＹ電極ＹＥとアドレス電極ＡＲ，ＡＧ，ＡＢとの間（以下、「Ｙ−Ａ電極間」と称する。）の電位差がそれぞれ放電開始電圧に達し、Ｘ−Ｙ電極間およびＹ−Ａ電極間での放電が開始される。これにより、Ｙ電極ＹＥからＸ電極ＸＥおよびアドレス電極ＡＲ，ＡＧ，ＡＢへのプラス電荷の書き込みが行われる。
【００１９】
次に、全てのＸ電極ＸＥをグランドレベル（０Ｖ）にした後、全てのＸ電極ＸＥに電圧Ｖｘａを印加し、さらに、全てのＹ電極ＹＥに電圧が徐々に降下し最終的に負の電圧に達する鈍波を印加する。これにより、各電極に蓄積された壁電荷自身の電圧により放電開始電圧を越えた電極間で微弱放電が開始される。この微弱放電により、電極に蓄積されていた壁電荷が一部を除いて消去される。
【００２０】
上述のようにリセット期間ＴＲでは、直前のサステイン期間ＴＳの終了時（リセット期間ＴＲの開始時）における各セルの壁電荷の残存状態に関わらず、ＰＤＰにおける全てのセルの帯電状態（壁電荷の形成状態）を均等にする。これにより、次のアドレス期間ＴＡにおいて、点灯セルを選択するアドレス（書き込み）放電を安定して行うことができる。
【００２１】
次に、アドレス期間ＴＡにおいて、映像信号等の表示データに応じて各セルのＯＮ（点灯）／ＯＦＦ（消灯）を選択するために、線順次でアドレス放電が行われる。全てのＸ電極ＸＥおよび全てのＹ電極ＹＥをそれぞれ所定の電位にバイアスした状態で、Ｙ電極ＹＥを走査電極として用い、選択行に対応する１つのＹ電極ＹＥ毎にスキャンパルス（電圧−Ｖｙｓ）を順次印加する。この行選択と同時に、アドレス放電を生じさせる選択セル（サステイン期間ＴＳにて点灯させるセル）に対応するアドレス電極ＡＲ，ＡＧ，ＡＢにアドレスパルス（電圧Ｖａ）を印加する。
【００２２】
これにより、選択セルのＹ−Ａ電極間で放電が生じ、それをトリガーとして選択セルのＸ−Ｙ電極間で放電が生じる。その結果、選択セルのＸ電極ＸＥおよびＹ電極ＹＥに維持放電が可能な量の壁電荷が蓄積される。以下、同様にスキャンパルスをＹ電極ＹＥに順次印加して、上述した動作を繰り返し行うことによりＰＤＰの全セルに対してＯＮ（点灯）／ＯＦＦ（消灯）を選択する。
【００２３】
サステイン期間ＴＳにおいては、サステインパルス（電圧Ｖｓ）をＸ電極ＸＥおよびＹ電極ＹＥに対して交互に印加する。これにより、アドレス期間ＴＡにおいて形成した壁電荷を利用して、点灯セルで表示輝度に応じた維持放電が行われる。
【００２４】
ところで、従来、プラズマディスプレイパネルでの背景発光を低減して表示品位を高めるために、多くとも（ｎ−１）個のサブフレームの対向電極書き込み期間に発光色に応じたＹ−Ａ電極間の放電開始電圧に基づいて、発光色毎にアドレス電極に電圧を印加するように駆動し、セルの発光色に応じてＹ−Ａ電極間の電位差を制御するようにして、セルの発光色に関わらず、直前のサブフレームの消灯セルではＹ−Ａ電極間の電位差が、放電開始電圧にあわせて適切な電位差となるようにして放電開始電圧に達することを防止し、リセット期間の背景発光を低減するものが提案されている（例えば、特許文献１参照）。
【００２５】
また、従来、黒表示の視認性を向上させるために、徐々に増加する緩やかな傾斜部分を持つ立ち上がり部と、前記維持期間のロウレベルでの電圧よりも低い電圧に徐々に減少する緩やかな傾斜部分を持つ立ち下がり部とを有する初期化波形（鈍波）を維持期間に放電した放電セルに印加する初期化期間を設け、且つ、１フレームの任意の初期化期間の直前に、全放電セルを対象として維持電極と走査電極の間で微弱放電を生じさせる期間を設けるものも提案されている（例えば、特許文献２参照）。この特許文献２では、前述した図１に示すセル構造を有する交流駆動型（３電極面放電型）ＰＤＰにおいて、微弱放電を用いて全セルの帯電状態を均等化するようになっている。
【００２６】
【特許文献１】特開２００３−２７１０９２号公報
【特許文献２】特開２００４−０３７８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
図３を参照して説明した従来の交流駆動型ＰＤＰの駆動方法において、リセット期間ＴＲの開始時では、各電極に残存する壁電荷の極性および量が直前のサブフレームでセルを点灯させたか否か等の状態により異なっている。
【００２８】
また、カラー（多色）表示可能な交流駆動型ＰＤＰでは、図１を参照して説明したように、一般に、赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を発光するための３種類の異なる蛍光体が少なくとも用いられている。そのため、セルの放電特性は、蛍光体の材料，粒子の細かさおよび誘電率、並びに、蛍光体層の幅，充填率（厚み）および表面状態等により異なる。従って、セルのＹ−Ａ電極間の放電開始電圧は、蛍光体層の種類、すなわち、セルの発光色に応じて異なる電圧になる。
【００２９】
しかしながら、図３に示されるように、従来の交流駆動型ＰＤＰの駆動方法は、リセット期間ＴＲにおいて、各Ｒ，Ｇ，Ｂのセルに対するアドレス電極ＡＲ，ＡＧ，ＡＢは同じ電位とされている。すなわち、従来の交流駆動型ＰＤＰの駆動方法は、リセット期間ＴＲの開始時におけるセルの状態や、セルの蛍光体層（発光色）に関わらず、全てのＹ−Ａ電極間（Ｙ−ＡＲ，Ｙ−ＡＧ，Ｙ−ＡＢ電極間）の電位差が最も高い放電開始電圧に達するように、Ｒ，Ｇ，Ｂ全てのセルのアドレス電極ＡＲ，ＡＧ，ＡＢに対して同じ電圧を印加していた。そのため、放電開始電圧が最大でない発光色のセルのアドレス電極に対しては、不必要に高い駆動電圧が印加されることになりアドレス駆動回路の消費電力が増大することになっていた。
【００３０】
さらに、直前のサブフレームにおいて消灯（ＯＦＦ）状態であった本来発光すべきでない、最も高い放電開始電圧よりもセルの放電開始電圧が低い特定色を発光するセルでは、Ｙ−Ａ電極間の電位差が放電開始電圧を越えて放電が行われ、表示画面内の非発光であるべき領域が発光してしまうことがあった。この発光は、背景発光と呼ばれ、表示のコントラストを低下させる原因の１つである。
【００３１】
本発明は、アドレス駆動回路の消費電力を低減すると共に、表示画面の背景発光を低減してコントラストを向上（表示品質を向上）させることのできるプラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置の提供を目的とする。
【課題を解決するための手段】
【００３２】
本発明の第１の形態によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００３３】
本発明の第２の形態によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、前記第１の電極に生じる壁電荷を前記各発光色毎に独立に制御することを特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００３４】
本発明の第３の形態によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えたプラズマディスプレイパネルを駆動する複数の出力端子を有するプラズマディスプレイパネルの駆動回路であって、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイパネルの駆動回路が提供される。
【００３５】
本発明の第４の形態によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを有するプラズマディスプレイパネルを備え、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にして前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置が提供される。
【００３６】
本発明の第５の形態によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極と有するプラズマディスプレイパネルを備えると共に、前記複数の第１電極を駆動する複数の出力端子を備えた駆動回路を備え、該駆動回路は、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイ装置が提供される。
【００３７】
本発明によれば、複数の発光色の蛍光体に対応して設けられた複数の第１電極と、この第１電極と交差するように配置された複数の第２電極を備えるプラズマディスプレイパネルの駆動において、第１電極の駆動回路の出力端子のうち、該第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた出力端子を、駆動期間における一部の駆動タイミングで電気的に開放状態にする。すなわち、第１電極の駆動回路を構成する出力端子に接続された駆動素子を、駆動期間における一部の駆動タイミングにおいて遮断状態に制御する。
【００３８】
これによって、第１電極のみに流れるガス放電電流を抑制することができ、該第１電極のみに蓄積される壁電荷を最適な電荷量に制御することが可能になる。その結果、アドレス駆動回路の出力電圧と消費電力を低減できると共に、ＰＤＰでの背景発光も低減できる。
【発明の効果】
【００３９】
本発明によれば、プラズマディスプレイパネルのアドレス駆動回路の消費電力を低減すると共に、背景発光を低減して表示品質を向上させることができる。
【発明を実施するための最良の形態】
【００４０】
以下、添付図面を参照して本発明に係るプラズマディスプレイパネルの駆動方法および駆動回路、並びに、プラズマディスプレイ装置の実施例を詳述する。
【実施例】
【００４１】
図４は本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動電圧波形を示す図であり、１フレームの画像を構成する複数のサブフレーム画像のうちで１つのサブフレーム画像の表示に対応した期間（サブフレーム期間ＴＳＦ）の駆動電圧波形を示している。
【００４２】
ここで、図４において、セルの発光色（蛍光体層）に応じたＹ−Ａ電極間の放電開始電圧は、赤色（Ｒ）＜青色（Ｂ）＜緑色（Ｇ）の順と仮定しており、セル−ＧのＹ−ＡＧ電極間の放電開始電圧Ｖｆｇに対して、セル−ＢのＹ−ＡＢ電極間の放電開始電圧Ｖｆｂは電圧Ｖａ１（Ｖａ１＞０）だけ、セル−ＲのＹ−ＡＲ電極間の放電開始電圧Ｖｆｒは電圧Ｖａ２（Ｖａ２＞Ｖａ１）だけそれぞれ低いものとする。
Ｖｆｇ＝Ｖｆｂ＋Ｖａ１＝Ｖｆｒ＋Ｖａ２
Ｖａ２＞Ｖａ１＞０
【００４３】
また、１つのサブフレーム期間ＴＳＦは、前述したように、リセット期間ＴＲ，アドレス期間ＴＡおよびサステイン期間ＴＳに区分される。なお、以下の説明では、リセット期間ＴＲの開始時において、直前のサステイン期間ＴＳで点灯させた点灯セルのＸ電極ＸＥにはマイナス電荷が残存し、Ｙ電極ＹＥにはプラス電荷が残存しているものとする。同様に、点灯させていない消灯セルのＸ電極ＸＥにはプラス電荷が残存し、Ｙ電極ＹＥにはマイナス電荷が残存しているものとする。
【００４４】
図４に示されるように、まず、リセット期間ＴＲにおいては、面内電極間でのリセットを行う面内電極書き込み期間ＴＲＰで、全てのＸ電極ＸＥに電圧−Ｖｘｐを印加すると共に、全てのＹ電極ＹＥに電圧が徐々に上昇し最終的に電圧Ｖｙｐに達する鈍波を印加する。このとき、全てのアドレス電極ＡＲ，ＡＧ，ＡＢは、グランドレベル（０Ｖ）である。なお、面内電極書き込み期間ＴＲＰにおいて、Ｘ電極ＸＥおよびＹ電極ＹＥにそれぞれ印加する電圧−ＶｘｐおよびＶｙｐは、セルの発光色に応じてＸ−Ｙ電極間の放電開始電圧Ｖｆｐが変化しないので、全てのＸ電極ＸＥおよびＹ電極ＹＥに同じ電圧が印加される。
【００４５】
ここで、電圧−ＶｘｐおよびＶｙｐは、直前のサブフレームＳＦでのセルの状態（点灯／消灯）に応じてＸ電極ＸＥおよびＹ電極ＹＥに形成されている壁電荷の寄与により、直前のサブフレームの点灯セルでは、Ｘ−Ｙ電極間の電位差が放電開始電圧Ｖｆｐより高くなり、消灯セルではＸ−Ｙ電極間の電位差が放電開始電圧Ｖｆｐより低くなる電圧値である。
【００４６】
これにより、直前のサブフレームの点灯セルのうち、Ｘ−Ｙ電極間の電位差が放電開始電圧Ｖｆｐに達したセルから順次Ｘ−Ｙ電極間での放電が開始され、Ｙ電極ＹＥからＸ電極ＸＥへのプラス電荷の書き込みが行われる。
【００４７】
次に、Ｘ電極ＸＥおよびＹ電極ＹＥの全てが、グランドレベル（０Ｖ）にされ、さらに、その後、対向電極書き込み期間ＴＲＯにおいて、対向電極間でのリセットを行う。本第１実施例のプラズマディスプレイパネルの駆動方法は、この対向電極書き込み期間ＴＲＯにおいて、各色のセル−Ｒ，セル−Ｇ，セル−Ｂのアドレス電極ＡＲ，ＡＧ，ＡＢの電位（開放状態）を独立に制御するものである。
【００４８】
すなわち、対向電極間でのリセットを行う対向電極書き込み期間ＴＲＯにおいて、セル−Ｒ（発光色が赤色のセル）のアドレス電極ＡＲは、期間ＴＲＯＲだけ開放状態となるように制御され、また、セル−Ｂ（発光色が青色のセル）のアドレス電極ＡＢは、期間ＴＲＯＢだけ開放状態となるように制御される。なお、セル−Ｇ（発光色が緑色のセル）のアドレス電極ＡＧは、対向電極書き込み期間ＴＲＯの間中、ずっとグランドレベル（０Ｖ）に保持される。
【００４９】
これらの制御により、アドレス電極ＡＲおよびＡＢの電位は、開放状態となってからＹ電極ＹＥからの静電誘導を受けて上昇する。ここで、アドレス電極ＡＲおよびＡＢとＹ電極ＹＥとの間の電位差が零から増えてそれぞれＶｙｒおよびＶｙｂ１になった時点で微弱放電が抑制される。これにより、アドレス電極ＡＲおよびＡＢに蓄積される正の壁電荷はそれぞれＶｙｒおよびＶｙｂ１に相当した電荷量に抑制され、必要以上の電荷蓄積と発光が抑えられることになる。
【００５０】
実際には、アドレス電極とＹ電極ＹＥおよび他の周囲の交流的接地点との間に寄生する静電容量の充電に基づいて、アドレス電極ＡＲおよびＡＢとＹ電極ＹＥとの間には若干の微弱放電が追加される。そのため、アドレス電極ＡＲおよびＡＢの到達電位ＶａｒおよびＶａｂは、以前のサブフィールドの表示状態に応じて若干の変動を生じることがある。
【００５１】
上述した制御によって、駆動に必要なアドレス駆動電圧の最大値と最小値における各発光色のセルのアドレス電極ＡＲ，ＡＧ，ＡＢ間のばらつきを小さく抑えることが可能になる。また、各発光色のセルのアドレス電極ＡＲ，ＡＧ，ＡＢ間のアドレス駆動電圧のばらつきが抑制されると、Ｙ電極ＹＥの鈍波到達電位（−Ｖｙｓ）の最適化によって最終的に全アドレス電極に蓄積させる壁電荷をさらに大きくすることが可能になる。その結果、後に続くアドレス期間ＴＡにおけるアドレス電極ＡＲ，ＡＧ，ＡＢ共通のアドレス駆動電圧Ｖａｈｚ１を従来のＶａよりも低減することができる。
【００５２】
さらに、図４においては、Ｙ電極ＹＥに鈍波電圧波形を印加して微弱放電を生じさせる駆動波形の例を示したが、Ｘ電極ＸＥに鈍波電圧波形を印加する駆動波形の場合においても各発光色のセルのアドレス電極の開放状態を制御する本実施例を適用することで同様の効果が得られることは言うまでもない。
【００５３】
図５はアドレス駆動回路の一例の動作を説明するための図であり、上述した図４の駆動電圧波形に従ってアドレス電極ＡＲ，ＡＧ，ＡＢを駆動するアドレス駆動回路の動作を説明するためのものである。図５において、参照符号ＸＥ，ＹＥおよびＡＥは、それぞれＸ電極，Ｙ電極およびアドレス電極（ＡＲ，ＡＧ，ＡＢ）を示し、また、ＣＸ，ＣＹおよびＣＡは、それぞれＸ電極，Ｙ電極およびアドレス電極の誘電体層等により形成される容量を模式的に示している。
【００５４】
スイッチＳＷＵおよびＳＷＤは、例えば、ＭＯＳＦＥＴやＩＧＢＴ或いはバイポーラトランジスタといった半導体素子により構成される。なお、図５では、スイッチＳＷＵおよびＳＷＤにＭＯＳＦＥＴを使用した場合を示し、このときは、図示したダイオードＤ１およびＤ２が寄生する。
【００５５】
スイッチＳＷＵの一端は、電圧Ｖａを供給する電圧源に接続され、また、スイッチＳＷＤの一端はグランド（ＧＮＤ）に接続される。スイッチＳＷＵの他端は、スイッチＳＷＤの他端と接続され、その相互接続点にアドレス電極ＡＥが接続される。なお、図５に示す回路は、少なくともアドレス電極ＡＲ，ＡＧ，ＡＢ毎に独立した回路とされ、スイッチＳＷＵおよびＳＷＤは、アドレス電極ＡＲ，ＡＧ，ＡＢ毎にそれぞれ独立して制御可能とされている。
【００５６】
図５に示した回路において、スイッチＳＷＵをＯＮ状態にしてスイッチＳＷＤをＯＦＦ状態にすると、アドレス電極ＡＥに電圧Ｖａが印加され、逆に、スイッチＳＷＵをＯＦＦ状態にしてスイッチＳＷＤをＯＮ状態にすると、アドレス電極ＡＥがグランドレベルになる。また、スイッチＳＷＵおよびＳＷＤの双方をＯＦＦ状態にすると、アドレス電極ＡＥは開放状態（ハイ・インピーダンス状態）になる。
【００５７】
従って、図４に示した駆動波形を実現するには、対向電極書き込み期間ＴＲＯ開始時にアドレス電極ＡＲ，ＡＧ，ＡＢのスイッチＳＷＵがそれぞれＯＦＦ状態であり、スイッチＳＷＤがそれぞれＯＮ状態であるとすると、まず、期間ＴＲＯＲにおいてアドレス電極ＡＲのスイッチＳＷＤをＯＦＦ状態にすると共に、期間ＴＲＯＢにおいてアドレス電極ＡＢのスイッチＳＷＤもＯＦＦ状態にする。これらのスイッチＳＷＤをＯＦＦ状態にするタイミングや時間を調整することにより、上述したように各アドレス電極に蓄積させる壁電荷を個別に制御することができる。
【００５８】
また、図４に示した各アドレス電極における開放状態時の静電誘導電位の最高値はＶａｒやＶａｂになっているが、例えば、スイッチＳＷＵにＭＯＳＦＥＴを使用する場合やダイオードＤ１を付加する場合、スイッチＳＷＤのＯＦＦ時間を十分に長くすると、各アドレス電極の最高電位は図５中の電圧Ｖａにクリップされる。このクリップ時には、ダイオードＤ１を介して微弱放電電流が再び流れるが、クリップ以前の各アドレス電極の開放状態における他のアドレス電極に対する蓄積壁電荷の削減量は保持されているので、クリップが生じても前述した本発明の効果には何ら支障がない。なお、上記のクリップ動作による影響は、後述する静電誘導電位が下がってグランドレベルになった際のスイッチＳＷＤにＭＯＳＦＥＴを使用する場合やダイオードＤ２を付加する場合も同様に作用し、クリップによる支障は生じない。
【００５９】
そして、対向電極書き込み期間ＴＲＯの後、再びアドレス電極ＡＲおよびＡＢのスイッチＳＷＤをＯＮ状態に制御して電極電位をＧＮＤレベルに保持する。このようにアドレス電極ＡＲおよびＡＢのスイッチＳＷＵ，ＳＷＤを適宜制御し、アドレス電極ＡＲおよいＡＢを適切なタイミングで開放状態にすることで、各発光色のセルのアドレス電極ＡＲ，ＡＧ，ＡＢに蓄積させる壁電荷量を個別に制御することができる。
【００６０】
図６は一般的なアドレス駆動回路の一例を示すブロック図であり、図７は本発明に係るプラズマディスプレイ装置におけるアドレス駆動回路の一例を示すブロック図である。図４を参照して説明した交流駆動型ＰＤＰの駆動方法を実現するアドレス駆動回路の一実施例を、図６および図７を用いて説明する。
【００６１】
図６に示されるように、ＰＤＰ２を駆動する従来のアドレス駆動回路５において、シフトレジスタ回路ＳＲ１〜ＳＲｎは、図示しない制御回路（図２における制御回路６）から供給される表示データ信号ＤＡＴＡ１〜ＤＡＴＡｎをクロック信号ＣＬＫに同期して取り込み、次段のラッチ回路ＬＴは、シフトレジスタ回路ＳＲ１〜ＳＲｎに取り込まれた表示データをラッチ信号ＬＡＴに基づいて保持し、次段のゲート回路ＧＡＴＥに供給する。ゲート回路ＧＡＴＥは、制御回路（６）から供給される制御信号ＴＳＣ，ＳＵＳ，ＳＴＢに基づいて、ＰＤＰ２に高電圧の駆動電圧を出力する高圧出力回路ＨＯＵＴの出力制御を行う。
【００６２】
ここで、制御信号ＴＳＣ（トライ・ステート制御信号）に低レベル『Ｌ』が入力されると、高圧出力回路ＨＯＵＴ内の図５に示すような相互接続されたスイッチＳＷＵ，ＳＷＤが共にＯＦＦ状態に制御され、アドレス駆動回路５の出力がハイ・インピーダンス状態になり、接続されたアドレス電極が開放状態になる。制御信号ＴＳＣが高レベル『Ｈ』の時には、高圧出力回路ＨＯＵＴ内の相互接続されたスイッチＳＷＵ，ＳＷＤの一方がＯＮ状態で他方がＯＦＦ状態に制御され、これによりアドレス駆動回路５の出力が高レベル（電圧Ｖａ）または低レベル（グランドレベル）の電圧にロウ・インピーダンス状態で保持される。
【００６３】
制御信号ＴＳＣが高レベル『Ｈ』にある時、制御信号ＳＵＳが高レベル『Ｈ』ならば高圧出力回路ＨＯＵＴの全出力は高電圧に制御され、また、制御信号ＳＵＳが低レベル『Ｌ』ならば高圧出力回路ＨＯＵＴの全出力はグランドレベルに制御される。
【００６４】
制御信号ＳＴＢは高圧出力回路ＨＯＵＴのデータイネーブル信号であり、制御信号ＴＳＣが高レベル『Ｈ』にある時、制御信号ＳＴＢが高レベル『Ｈ』ならばラッチ回路ＬＴに保持された表示データを出力する。逆に、制御信号ＳＴＢが低レベル『Ｌ』ならば、上述したように、制御信号ＴＳＣおよびＳＵＳに基づいて、高圧出力回路ＨＯＵＴの全出力が制御される。
【００６５】
ここで、図６に示す従来のアドレス駆動回路５において、制御信号ＴＳＣ，ＳＵＳ，ＳＴＢは、セルの発光色には関わらず、全てのセルに対して共通に用いられる信号である。そのため、前述した図４に示すような駆動波形を用いてＰＤＰ２を駆動することはできない。
【００６６】
すなわち、図４に示すような駆動波形を用いたＰＤＰ２の駆動は、図７に示すようなアドレス駆動回路により達成される。
【００６７】
図７に示されるように、本発明に係るプラズマディスプレイ装置におけるアドレス駆動回路の一実施例は、発光色毎に制御信号ＴＳＣ（ＴＳＣＲ，ＴＳＣＧ，ＴＳＣＢ）およびその入力端子を設け、それぞれ独立して発光色毎のゲートＧＡＴＥ（ＧＡＴＥＲ，ＧＡＴＥＧ，ＧＡＴＥＢ）を制御するように構成されている。なお、この図７において、図６に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。
【００６８】
図７と前述した図６との比較から明らかなように、本実施例のアドレス駆動回路５には、発光色が赤色のセル−Ｒを制御するための制御信号ＴＳＣＲ、発光色が緑色のセル−Ｇを制御するための制御信号ＴＳＣＧおよび発光色が青色のセル−Ｂを制御するための制御信号ＴＳＣＢが入力される。
【００６９】
さらに、本実施例のアドレス駆動回路５は、制御信号ＴＳＣＲ，ＴＳＣＧ，ＴＳＣＢに対応するＲ（赤）用ゲート回路ＧＡＴＥＲ、Ｇ（緑）用ゲート回路ＧＡＴＥＧおよびＢ（青）用ゲート回路ＧＡＴＥＢがそれぞれ設けられている。そして、これらのゲート回路ＧＡＴＥＲ，ＧＡＴＥＧ，ＧＡＴＥＢには、対応する制御信号ＴＳＣＲ，ＴＳＣＧ，ＴＳＣＢ並びに共通の制御信号ＳＵＳ，ＳＴＢがそれぞれ供給される。
【００７０】
このようにアドレス駆動回路５を構成することによって、高圧出力回路ＨＯＵＴの出力におけるハイ・インピーダンス状態およびロウ・インピーダンス状態（電圧Ｖａ、或いは、グランドレベルの電圧出力）の制御を、セルの発光色毎に独立して行うことができる。すなわち、この図７に示すようなアドレス駆動回路５を使用することにより、前述した図４に示す駆動波形を用いてＰＤＰ２を駆動することが可能になる。
【００７１】
なお、図７に示すアドレス駆動回路５おいては、セルの発光色毎にそれぞれ制御信号ＴＳＣＲ，ＴＳＣＧ，ＴＳＣＢを入力し、それに対応するゲート回路ＧＡＴＥＲ，ＧＡＴＥＧ，ＧＡＴＥＢをそれぞれ設けたが、セル−Ｒ，セル−Ｇ，セル−Ｂのそれぞれの放電開始電圧に応じて、何れか１つの発光色についての制御信号ＴＳＣのみを独立して入力するようにし、その他の発光色についての制御信号ＴＳＣ，ＳＵＳ，ＳＴＢを共通の信号として入力することもできる。また、セルの発光色（蛍光体の色）としては、Ｒ，Ｇ，Ｂの３つを例として説明したが、これはＲ，Ｇ，Ｂに限定されるものではなく、また、セルの発光色の数も３つに限定されるものではない。
【００７２】
図８は本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動電圧波形を示す図である。なお、図８において、前述した図４に示す駆動波形図と同一の部分は同一符号で示している。
【００７３】
図８に示されるように、本第２実施例の交流駆動型ＰＤＰの駆動方法は、リセット期間ＴＲ中のＹ電極ＹＥの電位が鈍波波形で降下して面内電極と対向電極の両方で微弱放電する期間ＴＲＰＯにおいても、それぞれのアドレス電極を開放状態にすることによって削減される壁電荷量を抑制している。
【００７４】
すなわち、本第２実施例の交流駆動型ＰＤＰの駆動方法は、期間ＴＲＯの後に、全てのアドレス電極の電位を図５中の電圧源電圧Ｖａに相当するＶａｈにスイッチングすると共に、Ｙ電極ＹＥに対して図４の−ＶｙｓよりもＶａｈ分高い−Ｖｙｓ２（＝−Ｖｙｓ＋Ｖａｈ）を到達電位として下降する鈍波波形電圧を印加する。さらに、Ｘ電極ＸＥの電位も図４のＶｘａよりもＶａｈ分高いＶｘａ２（＝Ｖｘａ＋Ｖａｈ）に上げることで、全電極間の電位関係を変えずにＹ電極ＹＥの下降する鈍波波形による微弱放電に対しても、それぞれのアドレス電極を開放状態にするようになっている。
【００７５】
さらに、本第２実施例の交流駆動型ＰＤＰの駆動方法は、期間ＴＲＰＯにおいて、アドレス電極ＡＧおよびＡＢをそれぞれ開放状態にする期間ＴＲＰＯＧおよびＴＲＰＯＢを調整することで、アドレス電極に蓄積される壁電荷量を最適化して各アドレス電極間の駆動電圧のばらつきを抑え、共通のアドレス駆動電圧Ｖａｈｚ２を最小限に低減するようになっている。
【００７６】
ここで、図８に示す電圧波形において、駆動回路の電源電圧に相当する電圧Ｖａｈをアドレス駆動電圧Ｖａｈｚ２と等しく設定して回路を簡略化してもよい。また、アドレス電極ＡＧおよびＡＢの到達電位Ｖａｇ２およびＶａｂ２ｇがグランドレベルに達してクランプ状態となっても、前述した第１実施例と同様に何ら支障とはならない。さらに、アドレス電極ＡＲの到達電位Ｖａｒが電圧Ｖａｈに達してクランプ状態となってもよい。
【００７７】
さらに、アドレス電極ＡＲを期間ＴＲＯにおいては開放状態としないで破線で示した電圧波形のようにすることもできる。その場合でも、期間ＴＲＰＯにおいてアドレス電極ＡＲは開放状態にならないので、アドレス電極ＡＧおよびＡＢに比べると蓄積される壁電荷量を大きくすることができる。また、ＰＤＰの全てのセルに対して常に均等な微弱放電が得られる保証があれば、本来は最終の微弱放電ＴＲＰＯのみでアドレス電極を開放状態にしてもよい。
【００７８】
図９は本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における駆動電圧波形を示す図である。なお、図９において、前述した図４および図８に示す駆動波形図と同一の部分は同一符号で示している。
【００７９】
図９に示されるように、本第３実施例の交流駆動型ＰＤＰの駆動方法は、リセット期間ＴＲ中のＹ電極ＹＥの電位が鈍波波形で降下する期間を、対抗電極間で微弱放電する期間ＴＲＯ３と、面内電極間で微弱放電する期間ＴＲＰ３とに分けることで駆動波形の自由度を向上させるようになっている。
【００８０】
本第３実施例の交流駆動型ＰＤＰの駆動方法は、Ｘ電極ＸＥの電圧を対抗電極間と面内電極間での微弱放電期間ＴＲＯ３およびＴＲＰ３において、それぞれグランドレベルおよび電圧Ｖｘａに切り替えている。これにより、対抗電極間と面内電極間の微弱放電の間の干渉を抑えることができ、各アドレス電極を開放状態とする期間の設定自由度を向上させることができる。また、同時に微弱放電に伴う発光量も最小限に抑えることができるため、表示コントラストのさらなる向上が可能である。さらに、Ｘ電極ＸＥの駆動電圧は言うに及ばずアドレス電極などの駆動電圧を最小限に低減することができるため、駆動回路の消費電力を抑制することもできる。
【００８１】
図１０は鈍波波形の他の例を示す電圧波形図である。
以上において、本発明に係るプラズマディスプレイパネルの駆動方法の各実施例における駆動電圧波形では、一定の変化率で時間の経過と共に電圧が変化する鈍波を電極に印加するようにしていた。しかしながら、本発明は、このような一定の変化率で時間の経過と共に電圧が変化する鈍波に限定されるものではなく、例えば、図１０（ａ）に示されるような時間の経過と共に電圧の変化率が変わるような電圧変化を示す鈍波、或いは、図１０（ｂ）に示されるような電圧上昇と電圧維持とを一定の時間間隔で交互に繰り返して時間の経過と共に電圧が変化する鈍波を使用することもできる。
【００８２】
図１１は本発明に係るプラズマディスプレイ装置におけるアドレス駆動電圧の実測例を示す図である。図１１において、参照符号Ｖｒ１１，Ｖｇ１１，Ｖｂ１１およびＶｒ２１，Ｖｇ２１，Ｖｂ２１はそれぞれ本発明が適用されない従来のプラズマディスプレイ装置におけるＲ，Ｇ，Ｂの最高アドレス駆動電圧（Ｖａｍａｘ）および最低アドレス駆動電圧（Ｖａｍｉｎ）を示し、また、Ｖｒ１２，Ｖｇ１２，Ｖｂ１２およびＶｒ２２，Ｖｇ２２，Ｖｂ２２はそれぞれ本発明を適用したプラズマディスプレイ装置におけるＲ，Ｇ，Ｂの最高アドレス駆動電圧（Ｖａｍａｘ）および最低アドレス駆動電圧（Ｖａｍｉｎ）を示している。
【００８３】
ところで、アドレス駆動電圧のマージンは、Ｒ，Ｇ，Ｂ全ての最高アドレス駆動電圧と最低アドレス駆動電圧との間の電圧が重なる範囲として決められる。すなわち、本発明が適用されない従来のプラズマディスプレイ装置におけるアドレス駆動電圧のマージンＭ１は、Ｒ，Ｇ，Ｂのうちで最も低い最高アドレス駆動電圧（Ｒの最高アドレス駆動電圧）Ｖｒ１１、および、Ｒ，Ｇ，Ｂのうちで最も高い最低アドレス駆動電圧（Ｇの最低アドレス駆動電圧）Ｖｇ２１によって規定される約６０〜６５Ｖであった。
【００８４】
これに対して、本発明を適用したプラズマディスプレイ装置におけるアドレス駆動電圧のマージンＭ２は、Ｒ，Ｇ，Ｂのうちで最も低い最高アドレス駆動電圧（Ｂの最高アドレス駆動電圧）Ｖｂ１２、および、Ｒ，Ｇ，Ｂのうちで最も高い最低アドレス駆動電圧（Ｇの最低アドレス駆動電圧）Ｖｇ２２によって規定される約５０〜６２Ｖとなった。
【００８５】
すなわち、本発明に係るプラズマディスプレイパネルの駆動方法によれば、各発光色のセル毎にアドレス駆動電圧を調整することが可能になるため、具体的に、図１１の実験結果では、表示色Ｒのアドレス駆動電圧をＶｒ１１，Ｖｒ２１からＶｒ１２，Ｖｒ２２へ上昇させると共に、他の表示色ＧおよびＢのアドレス駆動電圧Ｖｇ１１，Ｖｇ２１およびＶｂ１１，Ｖｂ２１からＶｇ１２，Ｖｇ２２およびＶｂ１２，Ｖｂ２２へ低減させることにより、各表示色の間の電圧バラツキを抑えてアドレス電圧マージンをＭ１（約６０〜６５Ｖ）からＭ２（約５０〜６２Ｖ）へと大幅に拡大し、且つ、電圧レベルを低減させることができた。
【００８６】
なお、実際のアドレス駆動には、マージンＭ２内の任意電圧を使用することができるが、温度変化や製造ばらつき等を考慮してマージンＭ２における少し余裕を考慮した低い方の電圧（例えば、５３Ｖ程度）を使用することになる。従って、例えば、本発明が適用されない従来のプラズマディスプレイ装置のアドレス駆動電圧を６３Ｖ（マージンＭ１は約６０〜６５Ｖ）で駆動していたとすると、本発明を適用したプラズマディスプレイ装置におけるアドレス駆動電圧は５３Ｖ（マージンＭ２は約５０〜６２Ｖ）で駆動することができるため、（５３／６３）2＝０．７となり、アドレス駆動回路の消費電力を約３０％近く低減可能であることが分かる。さらに、リセット期間の微弱放電とその前後の発光を最小限に抑えることができるため、ＰＤＰでの背景発光を低減して表示品質を向上させることもでき、例えば、表示コントラストを３０００以上にすることも容易になる。
【００８７】
（付記１）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００８８】
（付記２）
付記１に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を、それぞれの発光色の蛍光体の種類に応じて少なくとも２つの期間で電気的に開放状態にして駆動することを特徴とするプラズマディスプレイパネルの駆動方法。
【００８９】
（付記３）
付記１に記載のプラズマディスプレイパネルの駆動方法において、
前記第１電極は、赤，緑および青の３原色の蛍光体に対応して設けられたアドレス電極であることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９０】
（付記４）
付記１に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を電気的に開放状態にする前記一部の駆動タイミングは、リセット期間における駆動タイミングであることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９１】
（付記５）
付記４に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９２】
（付記６）
付記４に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極を、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９３】
（付記７）
付記４に記載のプラズマディスプレイパネルの駆動方法において、
第１の発光色毎の前記第１電極を、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすると共に、
第２の発光色毎の前記第１電極を、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９４】
（付記８）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動方法であって、
前記第１の電極に生じる壁電荷を前記各発光色毎に独立に制御することを特徴とするプラズマディスプレイパネルの駆動方法。
【００９５】
（付記９）
付記８に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極に生じる壁電荷の制御は、少なくとも１つの発光色の前記第１電極をリセット期間の一部において電気的に開放状態して行うことを特徴とするプラズマディスプレイパネルの駆動方法。
【００９６】
（付記１０）
付記９に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極に生じる壁電荷の制御は、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９７】
（付記１１）
付記９に記載のプラズマディスプレイパネルの駆動方法において、
前記発光色毎の第１電極に生じる壁電荷の制御は、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９８】
（付記１２）
付記９に記載のプラズマディスプレイパネルの駆動方法において、
第１の発光色毎の前記第１電極に生じる壁電荷の制御は、前記リセット期間における第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にすると共に、
第２の発光色毎の前記第１電極に生じる壁電荷の制御は、前記リセット期間における第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【００９９】
（付記１３）
付記５、７、１０および１２のいずれか１項に記載のプラズマディスプレイパネルの駆動方法において、
前記第１の電極に正の壁電荷を増大するタイミングにおいて電気的に開放状態にするのは、前記リセット期間における当該第１の電極に対して第１の所定電圧から徐々に上昇して最終的な第２の所定電圧に達する鈍波を印加している間に電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【０１００】
（付記１４）
付記６、７、１１および１２のいずれか１項に記載のプラズマディスプレイパネルの駆動方法において、
前記第１の電極から正の壁電荷を削減するタイミングにおいて電気的に開放状態にするのは、前記リセット期間における当該第１の電極に対して第３の所定電圧から徐々に低減して最終的な第４の所定電圧に達する鈍波を印加している間に電気的に開放状態にすることを特徴とするプラズマディスプレイパネルの駆動方法。
【０１０１】
（付記１５）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えたプラズマディスプレイパネルを駆動する複数の出力端子を有するプラズマディスプレイパネルの駆動回路であって、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイパネルの駆動回路。
【０１０２】
（付記１６）
付記１４に記載のプラズマディスプレイパネルの駆動回路において、
前記各発光色毎の第１電極は、前記発光色の数に対応して繰り返し配列される前記出力端子に接続され、且つ、
前記駆動回路は、前記繰り返し配列される出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御する集積回路として構成されることを特徴とするプラズマディスプレイパネルの駆動回路。
【０１０３】
（付記１７）
付記１４に記載のプラズマディスプレイパネルの駆動回路において、
前記繰り返し配列される前記出力端子に応じた前記発光色の数に対応した入力端子を備えることを特徴とするプラズマディスプレイパネルの駆動回路。
【０１０４】
（付記１８）
付記１６に記載のプラズマディスプレイパネルの駆動回路において、
前記複数の発光色の蛍光体は、赤，緑および青の３原色の蛍光体であり、
前記駆動回路は、隣り合った出力端子を２端子置きに繰り返して順番に並ぶ３群の出力端子群における各駆動回路群の内部で接続された各駆動素子群を、３種類の入力端子に印加される対応した制御信号に応じてハイ・インピーダンス状態に制御する集積回路であることを特徴とするプラズマディスプレイパネルの駆動回路。
【０１０５】
（付記１９）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えるプラズマディスプレイパネルの駆動回路であって、付記１〜１４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法を適用したことを特徴とするプラズマディスプレイパネルの駆動回路。
【０１０６】
（付記２０）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを有するプラズマディスプレイパネルを備え、
前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を、駆動期間における一部の駆動タイミングで電気的に開放状態にして前記プラズマディスプレイパネルを駆動することを特徴とするプラズマディスプレイ装置。
【０１０７】
（付記２１）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極と有するプラズマディスプレイパネルを備えると共に、
前記複数の第１電極を駆動する複数の出力端子を備えた駆動回路を備え、
該駆動回路は、前記第１電極における少なくとも１つの発光色の蛍光体に対応して設けられた発光色毎の第１電極を開放状態にできるように、該発光色毎の第１電極に接続される複数の出力端子に対して当該駆動回路内部で接続される駆動素子のみをハイ・インピーダンス状態に制御することを特徴とするプラズマディスプレイ装置。
【０１０８】
（付記２２）
複数の発光色の蛍光体に対応して設けられた複数の第１電極と、該第１電極と交差するように配置された複数の第２電極とを備えたプラズマディスプレイパネル、および、付記１５〜１９のいずれか１項に記載のプラズマディスプレイパネルの駆動回路を備えることを特徴とするプラズマディスプレイ装置。
【産業上の利用可能性】
【０１０９】
本発明は、プラズマディスプレイ装置に幅広く適用することができ、例えば、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として利用されるプラズマディスプレイ装置に対して適用することができる。
【図面の簡単な説明】
【０１１０】
【図１】プラズマディスプレイパネルの一例を模式的に示す図である。
【図２】プラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。
【図３】従来のプラズマディスプレイパネルの駆動方法の一例の駆動電圧波形を示す図である。
【図４】本発明に係るプラズマディスプレイパネルの駆動方法の第１実施例における駆動電圧波形を示す図である。
【図５】アドレス駆動回路の一例の動作を説明するための図である。
【図６】一般的なアドレス駆動回路の一例を示すブロック図である。
【図７】本発明に係るプラズマディスプレイ装置におけるアドレス駆動回路の一例を示すブロック図である。
【図８】本発明に係るプラズマディスプレイパネルの駆動方法の第２実施例における駆動電圧波形を示す図である。
【図９】本発明に係るプラズマディスプレイパネルの駆動方法の第３実施例における駆動電圧波形を示す図である。
【図１０】鈍波波形の他の例を示す電圧波形図である。
【図１１】本発明に係るプラズマディスプレイ装置におけるアドレス駆動電圧の実測例を示す図である。
【符号の説明】
【０１１１】
１    交流駆動型プラズマディスプレイ装置
２    プラズマディスプレイパネル（ＰＤＰ）
３    Ｘ側駆動回路
４    Ｙ側駆動回路
５    アドレス駆動回路
６    制御回路
ＴＳＦ    サブフィールド期間
ＴＲ    リセット期間
ＴＡ    アドレス期間
ＴＳ    サステイン期間
ＴＲＰ    面内電極書き込み期間
ＴＲＯ    対向電極書き込み期間 
ＴＲＰＯ    面内および対向電極書き込み期間
【図１】
2006184712.tif 000003
【図２】
2006184712.tif 000004
【図３】
2006184712.tif 000005
【図４】
2006184712.tif 000006
【図５】
2006184712.tif 000007
【図６】
2006184712.tif 000008
【図７】
2006184712.tif 000009
【図８】
2006184712.tif 000010
【図９】
2006184712.tif 000011
【図１０】
2006184712.tif 000012
【図１１】
2006184712.tif 000013