(57)【要約】【課題】簡単な構成で、スタブパターンの形成を効果的に防止できるようにする。【解決手段】複数の端子ピンを有し、プリント回路板に実装される実装部品１０１において、複数の端子ピンは第１及び第２の端子ピン２１，１１を含み、実装部品１０１がプリント回路板上に実装されることにより、プリント回路板上の独立した２つの配線パターン１０，１２が、それぞれ第１及び第２の端子ピン２１，１１に接続され、独立した２つの配線パターン１０，１２が互いに電気的に導通するように、第１及び第２の端子ピン２１，１２が実装部品の内部でパターン１５により電気的に導通されている。【選択図】      図１
2006108513.tif 000002
【特許請求の範囲】
【請求項１】
複数の端子ピンを有する実装部品がプリント配線板に実装されたプリント回路板において、
前記複数の端子ピンは第１及び第２の端子ピンを含み、前記実装部品が前記プリント配線板上に実装されることにより、該プリント配線板上の独立した２つの配線パターンが、それぞれ前記第１及び第２の端子ピンに接続され、前記独立した２つの配線パターンが互いに電気的に導通するように、前記第１及び第２の端子ピンが前記実装部品の内部で電気的に導通されていることを特徴とするプリント回路板。
【請求項２】
前記第１の端子ピンに対応する前記プリント配線板のランドは、前記実装部品以外の少なくとも２つの部品と電気的に接続されることを特徴とする請求項１に記載のプリント回路板。
【請求項３】
前記第２の端子ピンに対応する前記プリント配線板のランドは、前記実装部品の端子ピンのいずれかと電気的に接続されることを特徴とする請求項１に記載のプリント回路板。
【請求項４】
前記第１の端子ピンから、該第１の端子ピンから信号の入力を受ける複数の実装部品の端子ピンまでの配線長あるいは伝播遅延時間が概略等しくなるように、配線パターンが形成されていることを特徴とする請求項１に記載のプリント回路板。
【請求項５】
前記第１及び第２の端子ピンは、前記実装部品内の信号処理部とは該実装部品内において電気的に接続されていないことを特徴とする請求項１に記載のプリント回路板。
【請求項６】
前記第１及び第２の端子ピンは、前記実装部品内において、隣接あるいは相互に近い位置に配置されていることを特徴とする請求項１に記載のプリント回路板。
【請求項７】
前記実装部品は、表面実装型の部品であることを特徴とする請求項１に記載のプリント回路板。
【請求項８】
前記実装部品は、ボールグリッドアレイ式表面実装型あるいはピングリッドアレイ式表面実装型の部品であることを特徴とする請求項７に記載のプリント回路板。
【請求項９】
前記第１及び第２の端子ピンを通過する信号は、クロック信号であることを特徴とする請求項１乃至８のいずれか１項に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装部品を搭載するプリント回路板に関する。特に、実装部品が表面実装形である場合のプリント回路板に関する。
【背景技術】
【０００２】
プリント回路板において、高速な信号を複数の部品に入力する場合、信号を受ける複数の部品までの配線の経路は、その長さあるいは伝播遅延時間がほぼ等しくなるように構成することが必要となることが多い。
【０００３】
一例として、複数のメモリと、それらを制御するＣＰＵやＡＳＩＣとの構成におけるクロック信号を例に説明する。
【０００４】
安定動作を確保するには、ＣＬＫ信号は、各メモリのＣＬＫ入力ピンに極力同時に届くこと、すなわち、遅延時間が極力等しいことが望ましい。また、その波形は、振幅が充分有り、波形エッジに著しい割れや振動が生じていないことが重要である。
【０００５】
これらの理由から、一般的には分岐のある配線パターン、より詳しくは「等遅延配線」あるいは「等長分岐配線」が用いられることが多い。両者は時間での表現と長さでの表現とによる表記上の違いに過ぎず、本質は等価なため、以下では「等長分岐」で代表して記す。
【０００６】
等長分岐と、そうでない場合の波形の違いが記載された文献として「シグナル・インティグリティ入門」（池田三喜夫、ＣＱ出版社、２００２年刊）（非特許文献１）などがある。この文献において、等長分岐とそれ以外の一筆書きなどの場合での波形の違いが記載された部分（６４〜６５ページ）を見ると、等長分岐のみが、４つのメモリ全てに関して振幅、遅延時間共に揃っており、等長分岐の優位性が確認できる。
【０００７】
製品基板では、仕様に応じて、必要なメモリ搭載数が増減することも多い。最もメモリを多く必要とする仕様に応じて搭載する形態で基板パターンを設計し、仕様に応じて搭載メモリを減らす形で対応することが、コストや開発設計上有利である。
【０００８】
ここで、基板パターンはそのままで、単純に搭載メモリを減らすと、前記の分岐パターンのうちメモリが搭載されないパターンの先端が無負荷開放端となり、信号を全反射して他への信号波形に割れや振動などの影響を与えてしまう。そこで、何らかの形で開放端パターン（スタブと称することが多い）の発生を防ぐ必要がある。
【０００９】
図４に、よく用いられる方法である、分岐直近にジャンパー部分を設けたものを示す。
【００１０】
本例でもクロック信号の場合で説明する。図４下方の、図示しないＣＰＵなどのＣＬＫ信号出力部品からのＣＬＫ信号（クロック信号）が、パターン１０を経て２個のメモリ１０１と１０２に配分される場合の、分岐点付近から各メモリまでの部分の基板パターンを示したものである。
【００１１】
なお、図４ではＣＬＫ以外の信号の記載を省いている。
【００１２】
ここで、２つの製品仕様ＡとＢがあり、メモリ１０２は仕様Ａ、Ｂともに搭載されるが、メモリ１０１は仕様Ａでのみ搭載され、仕様Ｂでは搭載されないものとする。
【００１３】
なお、以下において「搭載する」「載る」とは、ランドと、対応するピンとが、フロー半田付やリフロー半田付等によって固着され電気的導通状態が安定して確保される意味で用いる。
【００１４】
ＣＬＫ信号がパターン１０を経てランド７１に接続されている。ランド７１からパターン２２を経てランド２３に接続され、メモリ１０２のＣＬＫピン２３ａに入力される。
【００１５】
ランド７１の隣には、表面実装型ジャンパー部品７３の大きさに応じた位置に、対向するランド７２が設けてあり、ランド７２からパターン１２を経てランド１３に接続され、メモリ１０１のＣＬＫピン１３ａに入力される。
【００１６】
本例では、ランド７１がＣＬＫ信号の分岐点であり、ここからランド２３までの経路長（あるいは遅延時間）と、ランド７１からジャンパー部品７３を経て導通されるランド７２を経てランド１３までの経路長（あるいは遅延時間）は極力等しく形成されることにより「等長分岐」形態をなしている。
【００１７】
メモリ１０１を搭載する仕様Ａでは、メモリ１０１の搭載とともにジャンパー部品７３も搭載してランド７１とランド７２を電気的に導通させ、パターン１０のＣＬＫ信号はメモリ１０１のＣＬＫ入力ピンのランド１３まで到達する。
【００１８】
メモリ１０１を搭載しない仕様Ｂでは、ジャンパー部品７３も搭載しないことでランド７２とランド７１を導通させず、ランド７２からランド１３までの経路はＣＬＫ信号経路から切り離され、スタブパターンの形成を避けた形態に変更される。
【非特許文献１】「シグナル・インティグリティ入門」（池田三喜夫、ＣＱ出版社、２００２年刊）
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図４の方法では、ジャンパー部品７３が必要であり、かつ、メモリ１０１搭載の有無とジャンパー部品７３の搭載の有無を連動させる必要があるため、製造に際して、この条件に対応して部品実装データの変更や部品の用意有無などの管理が必要となる。
【００２０】
図４の形態以外に、前記の仕様Ｂ用として、図４でいうところの、分岐点であるランド７２からメモリ１０１の対応するピンまでのパターンを削除した形の基板を設計製造する方法も考えられる。しかしながら、僅かな違いのために設計や製造を別途行うことは、量産による費用低減効果を損ねるなど不利な点が生じてしまう。
【００２１】
従って、本発明は上述した課題に鑑みてなされたものであり、その目的は、簡単な構成で、スタブパターンの形成を効果的に防止できるようにすることである。
【課題を解決するための手段】
【００２２】
上述した課題を解決し、目的を達成するために、本発明に係わるプリント回路板は、複数の端子ピンを有する実装部品がプリント配線板に実装されたプリント回路板において、前記複数の端子ピンは第１及び第２の端子ピンを含み、前記実装部品が前記プリント配線板上に実装されることにより、該プリント配線板上の独立した２つの配線パターンが、それぞれ前記第１及び第２の端子ピンに接続され、前記独立した２つの配線パターンが互いに電気的に導通するように、前記第１及び第２の端子ピンが前記実装部品の内部で電気的に導通されていることを特徴とする。
【００２３】
また、この発明に係わるプリント回路板において、前記第１の端子ピンに対応する前記プリント配線板のランドは、前記実装部品以外の少なくとも２つの部品と電気的に接続されることを特徴とする。
【００２４】
また、この発明に係わるプリント回路板において、前記第２の端子ピンに対応する前記プリント配線板のランドは、前記実装部品の端子ピンのいずれかと電気的に接続されることを特徴とする。
【００２５】
また、この発明に係わるプリント回路板において、前記第１の端子ピンから、該第１の端子ピンから信号の入力を受ける複数の実装部品の端子ピンまでの配線長あるいは伝播遅延時間が概略等しくなるように、配線パターンが形成されていることを特徴とする。
【００２６】
また、この発明に係わるプリント回路板において、前記第１及び第２の端子ピンは、前記実装部品内の信号処理部とは該実装部品内において電気的に接続されていないことを特徴とする。
【００２７】
また、この発明に係わるプリント回路板において、前記第１及び第２の端子ピンは、前記実装部品内において、隣接あるいは相互に近い位置に配置されていることを特徴とする。
【００２８】
また、この発明に係わるプリント回路板において、前記実装部品は、表面実装型の部品であることを特徴とする。
【００２９】
また、この発明に係わるプリント回路板において、前記実装部品は、ボールグリッドアレイ式表面実装型あるいはピングリッドアレイ式表面実装型の部品であることを特徴とする。
【００３０】
また、この発明に係わるプリント回路板において、前記第１及び第２の端子ピンを通過する信号は、クロック信号であることを特徴とする。
【発明の効果】
【００３１】
本発明によれば、簡単な構成で、スタブパターンの形成を効果的に防止することが可能となる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の好適な実施形態について、図面を参照して説明する。
【００３３】
（第１の実施形態）
まず、プリント回路板の配線パターン内をクロック信号が伝達される場合を例に挙げて第１の実施形態について説明する。
【００３４】
図１は、第１の実施形態のプリント配線板の基板パターンを示す図である。
【００３５】
図示しないＣＰＵなどのＣＬＫ（クロック）信号出力部品からのＣＬＫ信号が、パターン１０を経て２個のメモリ１０１と１０２に配分される。
【００３６】
ここで、２つの製品仕様ＡとＢがあり、従来例と同様に、メモリ１０２は仕様ＡとＢともに搭載されるが、メモリ１０１は仕様Ａでのみ搭載され、仕様Ｂでは搭載されないものとする。
【００３７】
ＣＬＫ信号がパターン１０を経てメモリ１０１のピン２１ａが載るランド２１に接続されている。
【００３８】
ランド２１からパターン２２を経てメモリ１０２のＣＬＫ入力ピン２３ａが載るランド２３に接続されている。
【００３９】
ランド２１に隣接するランド１１からパターン１２を経てメモリ１０１のＣＬＫ入力ピン１３ａが載るランド１３に接続されている。
【００４０】
図２にメモリ１０１のパッケージ内の構成の概要を示す。
【００４１】
ピン２１ａはメモリ１０１のパッケージ内の信号処理部（図示せず）とは信号の出入はなく、パッケージ内のパターン１５で隣接するピン１１ａへのみ導通している。
【００４２】
図１において、ランド２１がＣＬＫ信号の分岐点であり、ここからパターン２２を経てメモリ１０２のランド２３までの経路長（あるいは遅延時間）と、ランド２１からパターン１５、ランド１１、及びパターン１２を経てメモリ１０１のランド１３までの経路長（あるいは遅延時間）は概略等しく形成されることにより「等長分岐」形態をなしている。
【００４３】
仕様Ａでは、メモリ１０１が搭載されてランド２１とランド１１が電気的に導通し、パターン１０のＣＬＫ信号はメモリ１０１のＣＬＫ入力ピンのランド１３まで到達する。
【００４４】
仕様Ｂでは、メモリ１０１が搭載されずランド２１とランド１１は導通しないので、ランド１１以降ランド１３までのパターン１２からなる経路はＣＬＫ信号から切り離される。
よって、メモリ１０１を搭載しない仕様Ｂではパターン１２によるスタブパターンの形成が避けられる。
【００４５】
（第２の実施形態）
第２の実施形態は、メモリ個数４個、２個あるいは１個の３形態に対応する構成である。
【００４６】
図３は、図示しないＣＰＵなどのＣＬＫ信号出力部品からのＣＬＫ信号が、パターン１０ａを経て最大で４個のメモリ１０１〜１０４に配分される場合の各メモリまでの基板パターンを示した図である。
【００４７】
本実施形態では、製品仕様により、メモリ搭載数は、４個、２個、１個の３形態のいずれかになるものとする。
【００４８】
ＣＬＫ信号がパターン１０ａを経てメモリ１０３のピンが載るランド５１に接続され、ランド５１からパターン１０ｂを経てメモリ１０１のピンが載るランド２１に接続され、ランド２１からパターン２２を経てメモリ１０２のピンが載るランド２３に接続されている。
【００４９】
メモリ１０１のランド２１に隣接するランド１１からパターン１２を経てメモリ１０１のピンが載るランド１３に接続されている。
【００５０】
メモリ１０３のランド５１に隣接するランド６１からパターン１０ｃを経てメモリ１０４のピンが載るランド３１に接続され、ランド３１からパターン３２を経てメモリ１０３のピンが載るランド３３に接続されている。
【００５１】
メモリ１０４のランド３１に隣接するランド４１からパターン４２を経てメモリ１０４のピンが載るランド４３に接続されている。
【００５２】
メモリ１０３が搭載されるとメモリ１０３のパッケージ内のパターン６５によりランド５１はランド６１と導通する。
【００５３】
メモリ１０１が搭載されるとメモリ１０１のパッケージ内のパターン１５によりランド２１はランド１１と導通する。
【００５４】
メモリ１０４が搭載されるとメモリ１０４のパッケージ内のパターン４５によりランド３１はランド４１と導通する。
【００５５】
ここで、ランド５１がＣＬＫ信号の第１分岐点であり、ここからランド２１までの経路長（あるいは遅延時間）と、ランド５１からランド６１を経てランド３１までの経路長（あるいは遅延時間）は概略等しく形成されて第１の「等長分岐」形態をなす。
【００５６】
ランド２１がＣＬＫ信号の第２分岐点であり、ここからランド２３までの経路長（あるいは遅延時間）と、ランド２１からランド１１を経てランド１３までの経路長（あるいは遅延時間）は概略等しく形成されて第２の「等長分岐」形態をなしている。
【００５７】
ランド３１がＣＬＫ信号の第３分岐点であり、ここからランド３３までの経路長（あるいは遅延時間）と、ランド３１からランド４１を経てランド４３までの経路長（あるいは遅延時間）は概略等しく形成されて第３の「等長分岐」形態をなしている。
【００５８】
なおかつ、第１の等長分岐から第３の等長分岐の分岐長を、第１の等長分岐から第２の等長分岐の分岐長と概略等しく形成することにより、２分岐の「等長分岐」を２段重ねた形態となって全体では「４分岐の等長分岐」を構成する。
【００５９】
（１）メモリ４個の場合
メモリ１０１〜１０４ともにプリント基板上に搭載する。
【００６０】
メモリ１０３が搭載されることでランド５１はランド６１と導通する。
【００６１】
メモリ１０１が搭載されることでランド２１はランド１１と導通する。
【００６２】
メモリ１０４が搭載されることでランド３１はランド４１と導通する。
【００６３】
以上により前述の「４分岐の等長分岐」を構成して、４つのメモリ１０１〜１０４まで概略同時にＣＬＫ信号が到達し、その波形もほぼ同じ形をなす。
【００６４】
（２）メモリ２個の場合
メモリ１０２と１０３のみ搭載し、メモリ１０１とメモリ１０４は搭載しない。
【００６５】
メモリ１０２とメモリ１０３の形態は（１）と同じなので説明を省略する。
【００６６】
メモリ１０１は搭載しないため、ランド２１とランド１１は導通しない。よって、ランド２１まで来たＣＬＫ信号はパターン２２を経てランド２３へ到達する一方、ランド１１以降ランド１３までの経路はＣＬＫ信号から切り離され、パターン１２によるスタブパターンの形成を避けられる。
【００６７】
メモリ１０４も搭載しないため、ランド３１とランド４１は導通しない。よって、ランド３１まで来たＣＬＫ信号はパターン３２を経てランド３３へ到達する一方、ランド４１以降ランド４３までの経路はＣＬＫ信号から切り離され、パターン４２によるスタブパターンの形成を避けられる。
【００６８】
全体では第２の分岐と第３の分岐がなくなり、前述の「４分岐の等長分岐」のうちの第１の等長分岐だけが形成され、２つのメモリ１０２と１０３へだけ概略同時にＣＬＫ信号が到達する。
【００６９】
（３）メモリ１個の場合
メモリ１０２のみ搭載し、メモリ１０１，１０３，１０４は搭載しない。
【００７０】
メモリ１０３は搭載しないため、ランド５１とランド６１は導通しない。よって、ＣＬＫ信号はパターン１０ｂを経てランド２１へだけ到達する一方、ランド６１以降の全てのパターンとランドはＣＬＫ信号から切り離され、スタブパターンの形成を避けられる。
【００７１】
メモリ１０１も搭載しないため、ランド２１とランド１１は導通しない。よって、ＣＬＫ信号はパターン２２を経てランド２３へだけ到達する一方、ランド１１以降ランド１３までの経路はＣＬＫ信号から切り離され、スタブパターンの形成を避けられる。
【００７２】
以上のようにして、パターン１０ａのＣＬＫ信号はメモリ１０２のみへ到達し、全体では全てのスタブパターンの形成が避けられる。
【００７３】
以上の説明では、ボールグリッドアレイ式表面実装形の部品（本例ではメモリ）を用いて説明してきたが、これに類似のピングリッドアレイ式表面実装形でも殆ど同様に実施できる。両者はパッケージ部分が、いわゆるインターポーザーと呼称される一種の基板の形態をなすことが多いため、隣接するピンをパターンで導通させることは一般的に容易に実施できる。
【００７４】
さらに、ＱＦＰなど他の表面実装型部品のランドに対しても、たとえばリードフレーム部分で導通状態を形成するなどにより同様に実施可能である。
【００７５】
上記の実施形態では、ＣＬＫ信号で説明してきたが、それ以外の信号にも必要に応じ適用が可能である。
【００７６】
以上説明したように、上記の実施形態によれば、製品仕様などに応じて一部搭載しない部品がある場合に、その部品搭載有無に応じて、信号接続が必要なパターンだけに接続され、スタブパターンによる波形の歪みが防止され、動作周波数の高周波化に対して動作の安定性向上が期待できる。
【００７７】
動作周波数の一層の高周波化により、その波長も短縮されるため、従来は問題にならなかったような短いスタブでも不要輻射の放射源（アンテナ）となる可能性が増すことになるが、上記の実施形態により、スタブがアンテナとなって生じる不要輻射の防止効果も期待できる。
【図面の簡単な説明】
【００７８】
【図１】第１の実施形態のプリント回路板の配線パターンを示す図である。
【図２】第１の実施形態の実装部品の内部構成を示す図である。
【図３】第２の実施形態のプリント回路板の配線パターンを示す図である。
【図４】従来例を示す図である。
【符号の説明】
【００７９】
１１，１３，２１，２３，３１，３３，４１，４３，５１，６１，７１，７２  ランド
１０，１０ａ，１０ｂ，１０ｃ，１２，２２，３２，４２  パターン
１１ａ，１３ａ，２１ａ  メモリ１０１のピン
２３ａ  メモリ１０２のピン
１５  メモリ１０１のパッケージ内のパターン
６５  メモリ１０３のパッケージ内のパターン
４５  メモリ１０４のパッケージ内のパターン
７３  ジャンパー部品
１０１，１０２，１０３，１０４  メモリ
【図１】
2006108513.tif 000003
【図２】
2006108513.tif 000004
【図３】
2006108513.tif 000005
【図４】
2006108513.tif 000006