(57)【要約】【課題】  機器の小型化のために水晶発振器電源回路の安定化電源出力回路に挿入する高周波ノイズ除去用のバイパスコンデンサを装着するスペースが充分に確保できない。【解決手段】  安定化電源６の出力電圧Vregによって、発振回路部、初段バッファ及び２段目バッファのインバータ増幅器１、２、３を動作させ、直流電源Vddによって３段目バッファのインバータ増幅器４および最終段のＣＭＯＳプッシュプル増幅器５を動作させ、前記３段目バッファのインバータ増幅器４のＰｃｈ−ＭＯＳトランジスタＭ７のソースにデプレッション型のＭＯＳトランジスタＭ１１のソースを接続するとともに、前記デプレッション型ＭＯＳトランジスタＭ１１のドレインは直流電源に、ゲートは前記安定化電源６に接続する。【選択図】図１
2006074416.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される直流電源の電圧変動を安定にする安定化電源と、圧電振動子を振動源とする発振回路部と、該発振回路部の出力信号を入力とするバッファ回路部と、該バッファ回路部の出力を増幅するプッシュプル型増幅器と、を備えた圧電発振回路であって、
前記バッファ回路部は、インバータ回路を用いたバッファを複数段直列に連結したものであって、その最終段のバッファのインバータ回路はＰｃｈ−ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタとによって構成され、前記Ｐｃｈ−ＭＯＳトランジスタのソースに前記デプレッション型ＭＯＳトランジスタのソースを接続し、前記デプレッション型ＭＯＳトランジスタのドレインを前記外部直流電源に、ゲートを前記安定化電源に接続したものであり、
前記プッシュプル型増幅器はＮｃｈ−ＭＯＳトランジスタとＰｃｈ−ＭＯＳトランジスタとによって構成され、前記Ｎｃｈ−ＭＯＳトランジスタのドレインを前記外部直流電源に接続し、ゲートを直流遮断コンデンサを介して前記最終段のバッファの出力端に接続するとともに高抵抗を介して前記安定化電源に接続したものであり、前記Ｐｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記最終段のバッファの出力端に接続するとともに高抵抗を介して接地電位に接続したものであることを特徴とする圧電発振回路。
【請求項２】
前記圧電振動子が水晶振動子であることを特徴とする請求項１に記載の圧電発振回路。
【請求項３】
前記バッファ回路部は３段のバッファを連結したものであることを特徴とする請求項１又は２に記載の圧電発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振回路に関し、特に電源ノイズによる位相ノイズ特性の劣化を防止しつつ、発振器の小型化を図った圧電発振回路に関する。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信における携帯機器の小型軽量化が強く求められ、これら携帯機器の周波数基準として用いられる水晶発振器においても小型化が求められている。
図６は従来の水晶発振器の一例を示す電気回路図である。同図に示すように、本発振器は、発振部を構成する水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２及びインバータ増幅器１と、インバータ増幅器２と、インバータ増幅器３と、インバータ増幅器４と、プッシュプル増幅部を構成する抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、及びＣＭＯＳプッシュプル増幅器５と、安定化電源６と、コンデンサＣ５とで構成される。
【０００３】
前記インバータ増幅器１はＰｃｈ−ＣＭＯＳトランジスタＭ１とＮｃｈ−ＣＭＯＳトランジスタＭ２とからなる発振増幅回路であり、前記インバータ増幅器２、３、４はそれぞれＰｃｈ−ＣＭＯＳトランジスタＭ３とＮｃｈ−ＣＭＯＳトランジスタＭ４、Ｐｃｈ−ＣＭＯＳトランジスタＭ５とＮｃｈ−ＣＭＯＳトランジスタＭ６、Ｐｃｈ−ＣＭＯＳトランジスタＭ７とＮｃｈ−ＣＭＯＳトランジスタＭ８とからなる初段、２段目、３段目のバッファ回路であり、前記ＣＭＯＳプッシュプル増幅器５はＮｃｈ−ＣＭＯＳトランジスタＭ９とＰｃｈ−ＣＭＯＳトランジスタＭ１０とからなる出力増幅回路である。
【０００４】
同図において、発振増幅用のインバータ増幅器１の出力は、初段バッファのインバータ増幅器２で充分な振幅にまで増幅され、２段目、３段目のバッファのインバータ増幅器３、４で波形成形されてコンデンサＣ３、Ｃ４を介してＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＣＭＯＳトランジスタＭ９とＰｃｈ−ＣＭＯＳトランジスタＭ１０のそれぞれのゲートに入力される。
このＣＭＯＳプッシュプル増幅器５は低インピーダンスで出力端（ＯＵＴ）より負荷へ出力電流を供給する。
上述の各部位へは、前記安定化電源６から電圧Ｖｒｅｇが供給される。この安定化電源６の出力回路にはバイパス用にコンデンサ５が接続されて、電源回路の高周波ノイズを除去している。
【特許文献１】特開２００２−２６１５４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、水晶発振器を用いた機器の小型化に伴って、機器の部品実装基板の実装密度を極端に上げるために、前述の水晶発振器の安定化電源６の出力回路に挿入するバイパスコンデンサＣ５を装着するためのスペースさえも充分に確保できないというのが現状である。小型化の要求に応えるために、前記バイパスコンデンサＣ５を省くと発振出力に不要な高周波スペクトル成分が現れたり、安定化電源が発するノイズ成分によって、発振出力信号が位相変調を受けやすくなって、位相ノイズ特性におけるノイズフロアが劣化するといった問題があった。
本発明は、上記課題を解決するためになされたものであって、小型化のため安定化電源回路にバイパスコンデンサを挿入しなくても優れた性能を有する圧電発振器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、請求項１の圧電発振回路においては、外部から供給される直流電源の電圧変動を安定にする安定化電源と、圧電振動子を振動源とする発振回路部と、該発振回路部の出力信号を入力とするバッファ回路部と、該バッファ回路部の出力を増幅するプッシュプル型増幅器と、を備えた圧電発振回路であって、前記バッファ回路部は、インバータ回路を用いたバッファを複数段直列に連結したものであって、その最終段のバッファのインバータ回路はＰｃｈ−ＭＯＳトランジスタとデプレッション型ＭＯＳトランジスタとによって構成され、前記Ｐｃｈ−ＭＯＳトランジスタのソースに前記デプレッション型ＭＯＳトランジスタのソースを接続し、前記デプレッション型ＭＯＳトランジスタのドレインを前記外部直流電源に、ゲートを前記安定化電源に接続したものであり、前記プッシュプル型増幅器はＮｃｈ−ＭＯＳトランジスタとＰｃｈ−ＭＯＳトランジスタとによって構成され、前記Ｎｃｈ−ＭＯＳトランジスタのドレインを前記外部直流電源に接続し、ゲートを直流遮断コンデンサを介して前記最終段のバッファの出力端に接続するとともに、高抵抗を介して前記安定化電源に接続したものであり、前記Ｐｃｈ−ＭＯＳトランジスタのゲートを直流遮断コンデンサを介して前記最終段のバッファの出力端に接続するとともに高抵抗を介して接地電位に接続したものであることを特徴とする。
また、請求項２においては、請求項１に記載の圧電発振器であって、前記圧電振動子が水晶振動子であることを特徴とする。
さらに、請求項３においては、請求項１又は２に記載の圧電発振器であって、前記バッファ回路部は３段のバッファを連結したものであることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、水晶発振器の３段目バッファのインバータ回路および最終段のＣＭＯＳプッシュプル増幅器を直流電源で動作させ、発振回路部、初段バッファ及び２段目バッファのインバータ回路は安定化電源で動作させるようにしたので、安定化電源回路の動作スピードを上げることなく安定化電源出力電圧の安定化を図ることができる。そのため、電圧ノイズを従来レベル以下に抑えることができる。
したがって、従来、安定化電源回路に挿入していたバイパスコンデンサを小さくする、もしくは使用しないで前記安定化電源の安定化を図ることができるので、水晶発振器をさらに小型化できる。
また、安定化電源が安定するため、電源の電圧ノイズによって受ける振幅変調の影響を少なくでき、位相ノイズ特性のノイズフロアを改善することができる。さらに、発振回路およびバッファを安定化電源で動作させるので、電源電圧の広い範囲で安定した発振周波数特性が得られる。
したがって、本発明によれば、小型で高性能の低電圧水晶発振回路を提供する上で顕著な効果を期待できる。
【発明を実施するための最良の形態】
【０００８】
本発明を図面に示した実施の形態に基づいて説明する。図１は、本発明に係わる圧電発振器としての水晶発振器の実施の一形態例を示す電気回路図である。
同図に示すように、本発振器は、発振部を構成する水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２及びＰｃｈ−ＣＭＯＳトランジスタＭ１、Ｎｃｈ−ＣＭＯＳトランジスタＭ２からなる発振増幅器としてのインバータ増幅器１と、Ｐｃｈ−ＣＭＯＳトランジスタＭ３、Ｎｃｈ−ＣＭＯＳトランジスタＭ４とからなる初段バッファとしてのインバータ増幅器２と、Ｐｃｈ−ＣＭＯＳトランジスタＭ５、Ｎｃｈ−ＣＭＯＳトランジスタＭ６とからなる２段目バッファとしてのインバータ増幅器３と、Ｐｃｈ−ＣＭＯＳトランジスタＭ６、Ｎｃｈ−ＣＭＯＳトランジスタＭ７とからなる３段目バッファとしてのインバータ増幅器４と、プッシュプル増幅回路を構成する高抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、及びＮｃｈ−ＣＭＯＳトランジスタＭ９、Ｐｃｈ−ＣＭＯＳトランジスタＭ１０とからなるＣＭＯＳプッシュプル増幅器５と、デプレッション型ＭＯＳトランジスタＭ１１と、安定化電源６とで構成される。
【０００９】
なお、本実施例のＰｃｈ−ＣＭＯＳトランジスタＭ６、Ｎｃｈ−ＣＭＯＳトランジスタＭ７とからなるインバータ増幅器４とデプレッション型ＭＯＳトランジスタＭ１１とを除く、水晶振動子Ｘ１、高周波抵抗Ｒｆ、発振用容量Ｃ１、Ｃ２、インバータ増幅器１、インバータ増幅器２、インバータ増幅器３、抵抗Ｒ１、Ｒ２、コンデンサＣ３、Ｃ４、ＣＭＯＳプッシュプル増幅器５及び安定化電源６の機能動作は、図６の従来の水晶発振器の同一符号で示される構成部位の機能動作と同じであるので、同一部分の詳細な説明は省略する。
【００１０】
同図に示すように、発振用のインバータ増幅器１、初段バッファのインバータ増幅器２、２段目バッファのインバータ増幅器３のそれぞれＰｃｈ−ＣＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のソース、デプレッション型のＭＯＳトランジスタＭ１１のゲートおよびプッシュプル増幅回路の抵抗Ｒ１は、安定化電源６の出力Vregに接続される。
また、デプレッション型ＭＯＳトランジスタＭ１１のドレイン及びＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＣＭＯＳトランジスタＭ９のドレインは直流電源Vddに接続される。
【００１１】
なお、発振用の増幅器は図１のようにインバータ増幅器に限ることはなく、例えばバイポーラトランジスタを用いて発振回路を構成しても良い。その場合は、同図の初段パッファのインバータ増幅器２の入力部（図中のＡ点）にＤＣカット用コンデンサを挿入し、初段バッファのインバータ増幅器２の入出力間には高抵抗の帰還バイアス抵抗を挿入する。
【００１２】
上記回路構成において、３段目バッファのインバータ増幅器４の出力振幅は、ＭＯＳトランジスタM１１のしきい値をVtM11とすると（Vreg−VtM11）となるが、たとえば、安定化電源電圧Vreg＝２.１Ｖとしても、ＭＯＳトランジスタM１１はデプレッション型ＭＯＳトランジスタであるので、振幅は１.９Ｖp-p程度に減るだけである。
そして、３段目バッファのインバータ増幅器４の出力信号は、コンデンサＣ３およびＣ４により直流分がカットされて、各々のコンデンサの他端に接続されたＣＭＯＳプッシュプル増幅器５のＮｃｈ−ＣＭＯＳトランジスタＭ９のゲート及びＰｃｈ−ＣＭＯＳトランジスタＭ１０のゲートヘそれぞれ入力される。
【００１３】
ここで、Ｎｃｈ−ＣＭＯＳトランジスタＭ９のゲート電位は略Vregになっており、このＮｃｈ−ＣＭＯＳトランジスタＭ９がＯＮとなる際にはＰｃｈ−ＣＭＯＳトランジスタＭ１０のゲート・ソース間電圧ＶｇｓＭ10は略０Ｖになり、Ｐｃｈ−ＣＭＯＳトランジスタＭ１０はＯＦＦ状態となる。
したがって、発振出力端（ＯＵＴ）の出力電圧振幅は、電源電圧に依存せずに、Ｎｃｈ−ＣＭＯＳトランジスタＭ９ののしきい値をVtM9とすると、（Vreg−VtM9）でほぼ一定に保たれ、たとえば、Vreg＝２.１Ｖとすれば、図２（ａ）の発振出力電源電圧特性図に示すように、電源電圧の変動に対しておよそ１.３Ｖp-p程度の一定の発振出力信号が得られる。また、このときの消費電流電源電圧特性は図２（ｂ）に示すようにほぼ一定になる。
【００１４】
さらに、発振増幅用と初段バッファおよび２段目バッファのインバータ増幅器１、２、３が安定化電源６で駆動されるので、周波数変動も極めて小さく抑えることができる。ただし、直流電源電圧Vddが低くなってくると安定化電源６のトランジスタが飽和領域で動作するようになるが、Vdd−Vreg≧0.2Vであれば特に問題はなく、広い直流電源電圧の範囲で良好な発振特性を得ることができる。
たとえば、安定化電源電圧Vreg＝2.1Ｖで直流電源電圧Vddが最低値の2.3Ｖとした場合、図２（ｃ）の周波数電源電圧特性図に示すように、直流電源電圧Vddの非常に広い範囲で高い周波数精度が得られ、発振出力レベルも極めて安定している。
【００１５】
上述のように、ＣＭＯＳプッシュプル増幅器５が出力端（ＯＵＴ）に接続された負荷へ供給する電流、及び３段目のインバータ増幅器４がコンデンサC３、C４へ電荷をチャージする比較的大きな電流は、それぞれ直流電源（Vdd）から得るように構成して、図１のC点の信号レベルが3段目のインバータ増幅器４のスレッショルドレベルに対してLOWになった際に、3段目のインパータ増幅器４および最終段ＣＭＯＳプッシュプル増幅器５が安定化電源から大電流を引き込まないようにしたので、図３の動作点Ａ、Ｂ、Ｃの電圧波形を示す図に示すように、安定化電源６の電圧Vregの安定化を図ることができる。
【００１６】
これに対して、図４は、図６の従来の水晶発振回路におけるＡ、Ｂ、Ｃ各動作点の電圧波形を示す図で、同図に示されるように、図６のＣ点が3段目のバッファのインバータ増幅器４のスレッショルドレベルに対してLOWになった直後、安定化電源６から瞬時に大電流が引き込まれるので、安定化電源６がこの動作スピードに対応できず、出力電圧Vregに電圧変動が生じ、同時に発振出力も変動している。
【００１７】
前述のように安定化電源６の出力電圧Vregの安定化が図られることによって、発振出力信号から不要なスペクトルを除去することができるほか、安定化電源が発生するノイズによる振幅変調を受け難くなるので、位相ノイズ特性のノイズフロアが著しく改善される。
図５は、本発明の水晶発振回路と従来の水晶発振回路の位相ノイズ特性の比較図である。同図に示すように、本発明によれば、10kHz以上の離調周波数においては、10dB程度位相ノイズ特性を改善することができる。
【００１８】
このとき、バッファ回路のＮＦ（Noise Figure）計算式（１）に示されるように、バッファ初段のインバータ増幅器２のゲインをある程度大きめに設定しておかないと、ノイズ特性が劣化しやすいので、初段のインバータ増幅器２のゲインを2段目のインバータ増幅器３よりも大きめ、あるいは同等レベルにしておく必要がある。
ＮＦ＝ＮＦ1+（ＮＦ２−１）／Ｇ１+（ＮＦ３−１）／Ｇ１Ｇ２
+（ＮＦ４−１）／Ｇ１Ｇ２Ｇ３            （１）
ただし、
Ｇ１：初段インバータ増幅器のゲイン、    
Ｇ２：２段目インバータ増幅器のゲイン、
Ｇ３：３初段目インバータ増幅器のゲイン、
Ｇ４：最終段ＣＭＯＳプッシュプル増幅器のゲイン、
ＮＦ１：初段インバータ増幅器のＮＦ、
ＮＦ２：２段目インバータ増幅器のＮＦ、
ＮＦ３：３段目インバータ増幅器のＮＦ、
ＮＦ４；最終段ＣＭＯＳプッシュプル増幅器のＮＦ
なお、本発明は上述の実施例のみに限定されるものではなく、例えばバッファ回路は３段以外の多段構成であってもよい。
【図面の簡単な説明】
【００１９】
【図１】本発明に係わる圧電発振器としての水晶発振器の実施の一形態例を示す電気回路図。
【図２】（ａ）は発振出力電源電圧特性の比較図、（ｂ）は消費電流電源電圧特性の比較図、（ｃ）は周波数電源電圧特性の比較図。
【図３】本発明の圧電発振器の動作点Ａ、Ｂ、Ｃの電圧波形を示す図。
【図４】従来の水晶発振回路の動作点Ａ、Ｂ、Cの電圧波形を示す図
【図５】本発明の水晶発振回路と従来の水晶発振回路の位相ノイズ特性の比較図
【図６】従来の水晶発振器の一例を示す電気回路図。
【符号の説明】
【００２０】
１・・インバータ増幅器（発振増幅回路）、
２、３、４・・インバータ増幅器（バッファ回路）、
５・・ＣＭＯＳプッシュプル増幅器、    
６・・安定化電源、
Ａ、Ｂ、Ｃ・・動作点、Ｃ１、Ｃ２・・発振用容量、
Ｃ３、Ｃ４、Ｃ５・・コンデンサ、
Ｍ１、Ｍ３、Ｍ５、Ｍ７、Ｍ１０・・Ｐｃｈ−ＣＭＯＳトランジスタ、
Ｍ２、Ｍ４、Ｍ６、Ｍ８、Ｍ９・・Ｎｃｈ−ＣＭＯＳトランジスタ、
Ｍ１１・・デプレッション型ＭＯＳトランジスタ
Ｒ１、Ｒ２・・抵抗、    Ｒｆ・・高周波抵抗、    Vdd・・直流電源、
Vreg・・安定化電源の出力電圧、    Ｘ１・・水晶振動子、
【図１】
2006074416.tif 000003
【図２】
2006074416.tif 000004
【図３】
2006074416.tif 000005
【図４】
2006074416.tif 000006
【図５】
2006074416.tif 000007
【図６】
2006074416.tif 000008