(57)【要約】【課題】従来の技術による諸問題を解決するための薄膜トランジスター構造及び製作方法を提供する。【解決手段】基板に１個以上の薄膜トランジスターを製作する方法は、（ａ）水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、（ｂ）水素ガスを反応ガスとしてプラズマエッチング工程を実行し、（ｃ）ステップ（ａ）とステップ（ｂ）を１回以上繰り返して界面膜を形成し、（ｄ）界面膜に薄膜トランジスターのアモルファス膜、２枚のドープ半導体膜、ソース電極と、ドレイン電極を順次に形成するなどのステップを含む。【選択図】図７
2006041457.tif 000002
【特許請求の範囲】
【請求項１】
基板に１個以上の薄膜トランジスターを製作する方法であって、該基板の表面は薄膜トランジスターのゲート電極とゲート電極を覆うゲート絶縁膜とを含み、該方法は、
（ａ）水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、
（ｂ）水素ガスを反応ガスとしてプラズマエッチング工程を実行し、
（ｃ）ステップ（ａ）とステップ（ｂ）を１回以上繰り返して界面膜を形成し、
（ｄ）界面膜に薄膜トランジスターのアモルファス膜、２枚のドープ半導体膜、ソース電極と、ドレイン電極を順次に形成するなどのステップを含むことを特徴とする薄膜トランジスターを製作する方法。
【請求項２】
前記基板が、ガラス基板、石英基板またはプラスチック基板などの絶縁基板であることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項３】
前記ゲート電極は単層金属膜または多層金属膜であり、金属膜を構成する材料はアルミニウム、モリブデン、クロム、タングステン、タンタル、銅またはそのいずれかの合金であることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項４】
前記水素ガスで希釈されたシランにおいて、シラン対水素ガスの流量比が０．３−２％であることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項５】
前記シリコン膜の厚さが５０オングストロームをやや下回ることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項６】
前記ステップ（ａ）とステップ（ｂ）が１０回以上繰り返されることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項７】
前記堆積工程対プラズマエッチング工程の合計反応時間比が０．３−１であることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項８】
前記界面膜はアモルファスシリコン膜とゲート絶縁膜の界面特性を改善するものであることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項９】
前記ゲート絶縁膜と、界面膜と、アモルファスシリコン膜と、ドープ半導体膜とは連続プラズマＣＶＤ工程によって同じチャンバーで完成されることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項１０】
前記ソース電極とドレイン電極は物理的気相堆積工程で製作される単層金属構造または多層金属構造であり、金属構造を構成する材料はアルミニウム、モリブデン、クロム、タングステン、タンタル、銅またはそのいずれかの合金であることを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項１１】
前記方法は更に、ソース電極とドレイン電極を形成した後、薄膜トランジスターを覆うパッシベーション膜を形成する堆積工程を含むことを特徴とする請求項１記載の薄膜トランジスターを製作する方法。
【請求項１２】
前記方法は更に、パッシベーション膜を形成した後、パッシベーション膜に１個以上のコンタクトプラグを形成するコンタクト工程を含み、コンタクトプラグはソース電極とドレイン電極をそれぞれコンデンサーと画像信号ラインと接続することを特徴とする請求項１６記載の薄膜トランジスターを製作する方法。
【請求項１３】
薄膜トランジスター構造は、
基板と、
基板に設けられるゲート電極と、
基板に設けられてゲート電極を覆うゲート絶縁膜と、
一部のゲート絶縁膜の上方に設けられ、複数のマイクロシリコン膜を堆積してなる界面膜と、
界面膜の上方に設けられるアモルファスシリコン膜と、
一部のアモルファスシリコン膜の上方に設けられる２枚のドープ半導体膜と、
各ドープ半導体膜にそれぞれ設けられるソース電極とドレイン電極とを含むことを特徴とする薄膜トランジスター構造。
【請求項１４】
前記基板が、ガラス基板、石英基板またはプラスチック基板などの絶縁基板であることを特徴とする請求項１３記載の薄膜トランジスター構造。
【請求項１５】
前記界面膜は１０層のマイクロシリコンを堆積してなる構造を有することを特徴とする請求項１３記載の薄膜トランジスター構造。
【請求項１６】
前記マイクロシリコン膜の厚さが５０オングストロームをやや下回ることを特徴とする請求項１３記載の薄膜トランジスター構造。
【請求項１７】
前記界面膜はアモルファスシリコン膜とゲート絶縁膜の界面特性を改善するものであることを特徴とする請求項１３記載の薄膜トランジスター構造。
【請求項１８】
前記薄膜トランジスター構造は更に、パッシベーション膜とパッシベーション膜に設けられる複数のコンタクトホールを含み、前記ソース電極とドレイン電極は各コンタクトホールと１枚以上の導電膜を通してそれぞれコンデンサーと画像信号ラインと接続されることを特徴とする請求項１３記載の薄膜トランジスター構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスター構造及び製作方法に関し、特にキャリア移動率に優れ、閾値電圧が安定している薄膜トランジスター構造及び製作方法に関する。
【背景技術】
【０００２】
平面型表示器の研究開発によって、液晶表示器、プラズマ表示器、有機発光ダイオード表示器などが幅広く利用されている。高画質、高解像度、高輝度、低コストの表示器の開発に、各社は重点を置いている。そのうち、液晶表示器は最も発達していて、携帯電話、デジタルカメラ、ノートブック型コンピューターなどさまざまな製品に応用されている。液晶表示器は液晶分子をねじることによって透光率を制御してカラー画面を表示する。液晶表示器は画面が安定しているのみならず、フリッカーがないのも特徴である。液晶表示器以外、有機発光ダイオード表示器は自発光、広視角、高反応速度、低電力消費、高コントラスト、薄型などの特長を有するため、その応用が注目されている。
【０００３】
液晶表示器と有機発光ダイオード表示器の一例として、薄膜トランジスターで駆動するアクティブマトリックス表示器がある。アクティブマトリックス表示器では、マトリックス形式に並べられた薄膜トランジスターと、ピクセル電極と、垂直に交差するスキャンラインとシグナルラインとが基板にある以外、それに応じたコンデンサーと接続パッドも設置される。駆動時、各ピクセル電極はそれに対応する独立した駆動回路によって駆動される。即ち、独立した各駆動回路の薄膜トランジスターがオンにされると、特定の電圧が対応するピクセルに印加され、それによって表示器は画面を表示する。それに対してパッシブ駆動はスキャンラインを順次駆動することによって、複数の行／列にあるピクセルを順次駆動する。アクティブマトリックス表示器では、ピクセルの発光時間は表示器の走査周波数とスキャンラインの数量によって限定されない。そのため、大画面または高解像度（スキャンラインが多い）の表示器にとって、薄膜トランジスターとその回路の製作は重要である。
【０００４】
図１から図３を参照する。図１から図３は１個以上の従来の薄膜トランジスター２６を製作する方法を表す説明図である。図１によれば、従来の薄膜トランジスター２６はボトムゲート型であり、絶縁基板１０に製作される。絶縁基板１０は透光性のあるガラス基板、石英基板またはプラスチック基板である。絶縁基板１０の表面はソース予定領域１１と、ドレイン予定領域１２と、チャンネル予定領域１３とを含む。まず第一スパッタリング工程を実行して絶縁基板１０の表面に第一金属膜（図示されない）を形成する。第一金属膜はタングステン膜、クロム膜またはその他の導電金属膜である。つぎに、第一フォトリソグラフィー及びエッチング工程を実行して絶縁基板１０の表面にゲート電極１４を形成する。ゲート電極１４はチャンネル予定領域１３の上方にある。
【０００５】
続いて第一プラズマ化学的気相堆積工程を実行してゲート電極１４と絶縁基板１０の表面に窒化珪素膜１６を形成する。窒化珪素膜１６はゲート絶縁膜とされる。つぎに窒化珪素膜１６の表面に半導体膜１８を形成する。半導体膜１８はアクティブ膜と呼ばれる水素を含んだアモルファスシリコン膜であり、薄膜トランジスター（図示されない）がオンにされるときのチャンネルとされる。つぎに、半導体膜１８の上方にドープ半導体膜２２を堆積する。ドープ半導体膜２２は燐を不純物として添加されたアモルファスシリコンからなる。
【０００６】
図２によれば、続いて第二フォトリソグラフィー及びエッチング工程を実行して一部の半導体膜１８とドープ半導体膜２２を除去する。つぎに第二スパッタリング工程を実行してドープ半導体膜２２と、半導体膜１８と、窒化珪素膜１６との上方に第二金属膜２４を形成する。第二金属膜２４はタングステン、クロムまたはモリブデンからなる。
【０００７】
図３によれば、続いて第三フォトリソグラフィー及びエッチング工程を実行して第二金属膜２４に薄膜トランジスター２６のソース電極２８とドレイン電極３２を形成するとともに、チャンネル予定領域１３の上方にある半導体膜１８を露出させる。ソース電極２８はソース予定領域１１の上方と一部の窒化珪素膜１６とドープ半導体膜２２の上方にあり、ドレイン電極３２はドレイン予定領域１２の上方と一部の窒化珪素膜１６とドープ半導体膜２２の上方にある。ドープ半導体膜２２は第二金属膜２４が半導体膜１８に対するオーミック接触を向上させることによって、仕事関数が大きく異なる第二金属膜２４と半導体膜１８の直接接触を避ける。
【０００８】
最後に誘電膜３４を堆積し、第四フォトリソグラフィー及びエッチング工程でソース予定領域１１とドレイン予定領域１２の上方にある誘電膜３４内にそれぞれソース電極２８とドレイン電極３２に直通するコンタクトホール３６を形成する。コンタクトホール３６に導電材料を充填すればコンタクトプラグ３８となる。ソース電極２８とドレイン電極３２とを、コンタクトプラグ３８を通してそれぞれコンデンサーの極板または画像信号ライン（いずれも図示されない）と電気的に接続すれば、回路が完成される。
【０００９】
しかし従来の薄膜トランジスター２６の製作には重大な問題がある。チャンネルとされる半導体膜１８が水素を含んだアモルファスシリコンによって構成されるため、薄膜トランジスター２６がオンされるとき、キャリア移動率が十分に大きくならないので駆動速度に影響する。なお、薄膜トランジスター２６がオフされるとき、リーク電流が大きすぎる。更に、アモルファスシリコンは特定の構造を有しないため、シリコン原子のいずれかがそれと結合する原子を欠く場合、ダングリングボンドが発生する。ダングリングボンドは、電子を捕獲するか電子の流れを阻害するため、欠陥とされる。しかし、半導体膜１８は水素を含んだアモルファスシリコン膜であり、水素はダングリングボンドが発生するところでシリコン原子と結合してボンドとなる。なお、水素原子は半導体膜１８と窒化シリコン膜１６との界面（Ｓｉ／ＳｉＮｘ界面）に拡散しやすい。更に、Ｓｉ／ＳｉＮｘ界面の不連続性により、水素原子はＳｉ／ＳｉＮｘ界面に取り込まれて界面取込電荷（interface-trapped charge）となる。薄膜トランジスターの閾値電圧は、半導体表面で強反転が発生するに必要な最小ゲート電圧であり、フラットバンド電圧とも関連がある。界面取込電荷の発生によってフラットバンド電圧が変化し、閾値電圧に影響する。よって、薄膜トランジスター２６の安定性と寿命にも影響する。
【００１０】
そのため、従来の技術によれば、アモルファスシリコンをポリシリコンに変換して前述の問題を解決する方法も提供される。図４を参照する。図４は従来の技術によるエキシマレーザーアニーリング工程でアモルファスシリコン膜５２を処理する方法を表す説明図である。図４に掲げられる従来の技術によれば、アモルファスシリコン膜５２を形成したあと、絶縁基板５０を密閉したチャンバー（図示されない）に入れてエキシマレーザーアニーリング工程を実行する。エキシマレーザーアニーリング工程を実行する際、レーザーパルス５４はチャンバー上方の透明窓（図示されない）から絶縁基板５０の表面のアモルファスシリコン膜５２を照射する。レーザーパルス５４は予定の製作範囲を満遍なく走査し、製作範囲内のアモルファスシリコン膜５２を急速加熱する。よってアモルファスシリコン膜５２は深紫外光を吸収することによって、急速溶解、再結晶化してポリシリコンとなる。
【００１１】
しかし、このような方法にも重大な問題がある。まず、エキシマレーザーアニーリング工程の追加は製作工程の所要時間とコストの増加とつながる。つぎに、エキシマレーザーアニーリング工程でポリシリコンを製作する際、アモルファスシリコン膜の水素含量、厚さの均一性と粗面度、レーザーエネルギー密度の高さ、レーザーエネルギー空間分布の均一性、レーザーパルスの重畳度、工程時基板の温度などさまざまな変数を制御しなければならない。変数制御に問題があれば、チャンネル領域内の能動ポリシリコン膜の品質が劣化する。更に、このようなレーザー結晶化工程は低温固相再結晶化工程であるため、所要時間が長いのみならず結晶粒子の大きさが制限される。したがって結晶粒界数が有効に制御できず、キャリア移動率とリーク電流も期待に沿わない。
【００１２】
そのため、別途に製作工程を追加せずに、キャリア移動率と低リーク電流を実現できるような特定構造を有する半導体膜の製作工程の開発が重要である。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
この発明は前述の問題を解決するための薄膜トランジスター構造及び製作方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
この発明は基板に１個以上の薄膜トランジスターを製作する方法を提供する。該基板の表面は薄膜トランジスターのゲート電極とゲート電極を覆うゲート絶縁膜とを含む。該方法は、（ａ）水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、（ｂ）水素ガスを反応ガスとしてプラズマエッチング工程を実行し、（ｃ）ステップ（ａ）とステップ（ｂ）を１回以上繰り返して界面膜を形成し、（ｄ）界面膜に薄膜トランジスターのアモルファス膜、２枚のドープ半導体膜、ソース電極と、ドレイン電極を順次に形成するなどのステップを含む。
【００１５】
この発明は更に薄膜トランジスター構造を提供する。該薄膜トランジスター構造は、基板と、基板に設けられるゲート電極と、基板に設けられてゲート電極を覆うゲート絶縁膜と、一部のゲート絶縁膜の上方に設けられ、複数のマイクロシリコン膜を堆積してなる界面膜と、界面膜の上方に設けられるアモルファスシリコン膜と、一部のアモルファスシリコン膜の上方に設けられる２枚のドープ半導体膜と、各ドープ半導体膜にそれぞれ設けられるソース電極とドレイン電極とを含む。
【発明の効果】
【００１６】
この発明による薄膜トランジスターを製作する方法は、水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、更に水素ガスを反応ガスとしてプラズマエッチング工程を実行してアモルファスシリコンを食刻してマイクロシリコンの成長条件を備えさせる。更に、このような堆積とエッチング工程を繰り返して界面膜を製作する。界面膜におけるマイクロシリコンの結晶粒子の大きさ、開孔比率または結晶比率などは容易に制御される。そのため、界面膜はアモルファスシリコン膜とゲート絶縁膜の界面としての特性を十分に発揮できる。したがって、薄膜トランジスターがオンにされる場合では一定水準のキャリア移動率を維持できるのみならず、オフにされる場合でもリーク電流が従来の技術より低い。更に、界面特性が改善されたため、従来の技術によるＳｉ／ＳｉＮｘ界面のダングリングボンドを抑制し、薄膜トランジスターの閾値電圧の安定性と寿命を向上させることができる。なお、この発明による方法は能動膜を全部マイクロシリコン膜として堆積する必要がないため、製作時間とコストの増加とにつながらない。更に、この発明による方法は既存のプラズマＣＶＤ設備で実行できるため、新しい設備を増設する必要もない。
【発明を実施するための最良の形態】
【００１７】
かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。
【実施例１】
【００１８】
図５から図８を参照する。図５から図８はこの発明の実施例１による薄膜トランジスター１２２を製作する方法を表す説明図である。図５によれば、この発明の実施例１による薄膜トランジスターはボトムゲート構造である。薄膜トランジスター１２２は絶縁基板１００に製作される。絶縁基板１００はガラス基板、石英基板またはプラスチック基板などの透光性材料からなる。絶縁基板１００の表面にはソース予定領域１０１と、ドレイン予定領域１０２と、チャンネル予定領域１０３とがある。実施例１によれば、まず、第一スパッタリング工程で絶縁基板１００の表面に第一金属膜（図示されない）を形成する。第一金属膜は単層金属膜または多層金属膜である。第一金属膜が単層金属膜である場合、それを構成する材料はアルミニウム、モリブデン、クロム、タングステン、タンタル、銅またはそのいずれかの合金であり、第一金属膜が多層金属膜である場合、各層を構成する材料はアルミニウム、モリブデン、クロム、タングステン、タンタル、銅またはそのいずれかの合金である。つぎに第一フォトリソグラフィー及びエッチング工程で、絶縁基板１００の表面のチャンネル予定領域１０３の上方にゲート電極１０４を形成する。
【００１９】
続いて第一プラズマ化学的気相堆積（ＣＶＤ）工程でゲート電極１０４と絶縁基板１００の表面にゲート絶縁膜とされる窒化シリコン膜１０６を形成する。実際、ゲート絶縁膜は単層絶縁膜または多層絶縁膜であり、それを構成する材料は五酸化タンタル、酸化タンタル、三酸化二アルミニウム（アルミナ）、酸化シリコン、窒化シリコンまたは窒酸化シリコンである。つぎに窒化シリコン膜１０６の表面に界面膜１０８を形成する。界面膜１０８の製作は以下のステップを含む。まず、水素ガスで希釈されたシランを反応ガスとして第二プラズマＣＶＤ工程を実行してシリコン膜１１２を製作する。続いて水素ガスを反応ガスとしてシリコン膜１１２を水素プラズマに暴露し、プラズマエッチング工程を実行する。以上の堆積とエッチング工程を必要に応じて数回繰り返し、界面膜１０８を形成する。水素プラズマで処理された後、シリコン膜１１２のアモルファス構造は食刻される。アモルファス構造が食刻されるとともに、マイクロシリコン膜の成長も容易になる。実際、水素プラズマ処理前のシリコン膜１１２をマイクロシリコン膜とすることもできるが、ただし、結晶粒子の大きさ、結晶比率及び開孔比率では処理前のシリコン膜１１２は処理後のシリコン膜１１２に及ばない。前述の界面膜１０８を形成する方法は、堆積工程とエッチング工程を数回繰り返して膜の上に膜を形成する技術である。なお、堆積工程とエッチング工程は同じチャンバーで行われ、両者の圧力や印加パワーなど製作パラメーターは同一であるか、実際の要求に応じて調整することも可能である。
【００２０】
この実施例によれば、水素ガスで希釈されたシランにおいて、シラン対水素ガスの流量比は０．３−２％に設定し、堆積工程対プラズマエッチング工程の合計反応時間比は０．３−１に設定する。堆積工程とエッチング工程は１０回以上繰り返され、単層のシリコン膜１１２の厚さは５０オングストロームを超えない。なお、堆積工程のパワー密度は２００ｍＷ／ｃｍ２であり、圧力は１２００ミリトル前後である。窒化シリコン膜１０６（前述の通りにその他の材料からなる可能性もある）が接触する界面膜１０８はマイクロシリコン構造となったため、その電気的特性が従来の技術によるアモルファスシリコン構造より優れているのみならず、薄膜トランジスターの高リーク電流、低安定性と短寿命などの欠点を同時に解決する。ポリシリコン構造と比べれば、マイクロシリコン構造では結晶粒界数もリーク電流も抑制することができる。
【００２１】
続いて図６によれば、界面膜１０８に半導体膜１１４を形成する。半導体膜１１４は水素を含んだアモルファスシリコン膜である。半導体膜１１４の上方にはドープ半導体膜１１６が堆積される。ドープシリコン膜１１６は燐を不純物として添加されたアモルファスシリコン、砒素を不純物として添加されたアモルファスシリコン、またはアンチモンを不純物として添加されたアモルファスシリコンからなる。注意すべき点は、アモルファスシリコン膜はＣＶＤ工程で製作され、ドープ半導体膜は別途のＣＶＤ工程で製作されることである。或いは、ゲート絶縁膜とされる窒化シリコン膜１０６と、界面膜１０８と、半導体膜１１４と、ドープ半導体膜１１６とを連続プラズマＣＶＤ工程で同じチャンバーで製作することも可能である。こうすれば絶縁基板１００をチャンバーから取り出す必要がなく、製作工程を簡素化できる。なお、この発明は能動膜を全部マイクロシリコン膜として堆積する必要がなく、過長な堆積時間を要しないため、量産にふさわしい。
【００２２】
図７によれば、第二フォトリソグラフィー及びエッチング工程で界面膜１０８と、半導体膜１１４と、ドープ半導体膜１１６とを一部除去する。続いて物理的気相堆積工程でドープ半導体膜１１６と、半導体膜１１４と、界面膜１０８と、窒化シリコン膜１０６との上方に第二金属膜１１８を形成する。第二金属膜１１８は単層金属膜または多層金属膜であり、それを構成する材料はアルミニウム、モリブデン、クロム、タングステン、タンタル、銅またはそのいずれかの合金である。
【００２３】
図８によれば、第三フォトリソグラフィー及びエッチング工程で第二金属膜１１８に薄膜トランジスター１２２のソース電極１２４とドレイン電極１２６を形成し、チャンネル予定領域１０３の上方にある半導体膜１１４を露出させる。そのうち、ソース電極１２４はソース予定領域１０１の上方と、一部の窒化シリコン膜１０６とドープ半導体膜１１６の上方にあり、ドレイン電極１２６はドレイン予定領域１０２の上方と、一部の窒化シリコン膜１０６とドープ半導体膜１１６の上方にある。ドープ半導体膜１１６は第二金属膜１１８が半導体膜１１４に対するオーミックコンタクトを向上させ、仕事関数で差が大きい第二金属膜１１８と半導体膜１１４との相互接触による種々の問題を避ける。
【００２４】
最後に誘電膜１２８を形成する。誘電膜１２８は窒化シリコン膜またはポリビニルアミン膜からなるパッシベーション膜である。更に第四フォトリソグラフィー及びエッチング工程でソース予定領域１０１とドレーン予定領域１０２の上方にある誘電膜１２８にそれぞれソース電極１２４とドレイン電極１２６に直通するコンタクトホール１３２をつくる。コンタクトホール１３２に導電材料を充填すればコンタクトプラグ１３４となり、ソース電極１２４とドレイン電極１２６はコンタクトプラグ１３４を通してコンデンサーの極板または画像信号ライン（いずれも図示されない）と接続する。よって回路が完成される。
【００２５】
図９を参照する。図９はこの発明の実施例１による薄膜トランジスター１２２の変換特性曲線図である。図９はゲート電圧が−２０Ｖから２０Ｖに変化する場合の測定値を示す。線形領域では、ソース−ドレイン電圧は０．５Ｖであり、飽和領域ではソース−ドレイン電圧は１５Ｖである。従来の薄膜トランジスター２６と比べれば、この発明による薄膜トランジスター１２２のリーク電流は従来のトランジスター２６のリーク電流より低く、そのキャリア移動率と閾値電圧は従来の薄膜トランジスター２６に近いのである。
図１０を参照する。図１０はこの発明の実施例１による膜の上に膜を複数回重ねて形成する技術における実行回数と閾値電圧偏差及びキャリア移動率の関係曲線図である。図１０によれば、実行回数の増加にしたがって、この発明による薄膜トランジスター１２２の閾値電圧偏差が少なくなると同時に、キャリア移動率は少ししか低くならない。
【００２６】
図１１を参照する。図１１はこの発明の実施例１による堆積工程におけるシランの流量と閾値電圧偏差及びキャリア移動率の関係曲線図である。図１１によれば、シランの流量が１４ｓｃｃｍ（標準立方センチメートル毎分）を超えれば、この発明による薄膜トランジスター１２２の閾値電圧偏差が大きくなるとともにキャリア移動率も低くなるので、薄膜トランジスター１２２の電気特性が劣化する。これは、シラン流量が高すぎる場合、アモルファスシリコンの成長が過速となるため、プラズマエッチングではアモルファスシリコン構造を食刻できず、エッチングされた表面を粗面化しかできないからである。そのため、堆積工程を実行する際、電気特性の優れた薄膜トランジスター１２２を製作するには、シラン対水素ガスの流量比を０．３−２％に維持しなければならない。
【００２７】
図１２を参照する。図１２はこの発明の実施例１による堆積工程対プラズマエッチング工程の合計反応時間比と閾値電圧偏差及びキャリア移動率の関係曲線図である。図１２によれば、堆積工程対プラズマエッチング工程の合計反応時間比が０．３−１にない場合、この発明による薄膜トランジスター１２２の電気特性は劣化する。
【００２８】
図１３を参照する。図１３はこの発明の実施例１による薄膜トランジスター１２２がバイアスストレス作用下での特性曲線図である。図１３による数値はゲート電圧が３０Ｖで温度が６０℃との条件において測定されたものである。図１３によれば、１０００秒後、薄膜トランジスター１２２の閾値電圧偏差は２．２Ｖ（ドレイン電流が１×１０−９アンペアとなる場合を導通とする）である。同じ条件において、従来のアモルファスシリコン薄膜トランジスター２６の閾値電圧偏差は３．５Ｖである。閾値電圧偏差の発生はＳｉ／ＳｉＮｘ界面で生じたダングリングボンドによるものである。
【実施例２】
【００２９】
この発明による方法で実施例１のような薄膜トランジスター１２２以外、以下の実施例２のような薄膜トランジスター２２２も製作できる。図１４を参照する。図１４はこの発明の実施例２による薄膜トランジスター２２２を表す説明図である。図１４によれば、この発明の実施例２による薄膜トランジスター２２２はボトムゲート構造である。実施例１による薄膜トランジスター１２２との相違点は、半導体膜２１４を形成した後、ガラス基板２００に窒化シリコンからなるエッチングストップ膜（図示されない）を堆積することにある。実際、ゲート絶縁膜２０６と、界面膜２０８と、半導体膜２１４と、エッチングストップ膜は連続プラズマＣＶＤ工程で、同じチャンバーで堆積される。続いてフォトリソグラフィー及びエッチング工程でゲート電極の上方にエッチングストップパターン２３６を形成して半導体膜２１４が後続工程で食刻されるのを避ける。つぎに前述と同じ工程を実行することによって薄膜トランジスター２２２の製作を完成し、更にソース電極２２４とドレイン電極２２８を、コンタクトプラグ２３４を通してそれぞれコンデンサーの極板または画像信号ライン（いずれも図示されない）と電気的に接続して回路を完成させる。
この発明による薄膜トランジスターを製作する方法は、水素ガスで希釈されたシランをもって堆積工程を実行してゲート絶縁膜の上にシリコン膜を形成し、更に水素ガスを反応ガスとしてプラズマエッチング工程を実行してアモルファスシリコンを食刻してマイクロシリコンの成長条件を備えさせる。更に、このような堆積とエッチング工程を繰り返して界面膜を製作する。界面膜におけるマイクロシリコンの結晶粒子の大きさ、開孔比率または結晶比率などは容易に制御される。そのため、界面膜はアモルファスシリコン膜とゲート絶縁膜の界面としての特性を十分に発揮できる。この発明を生産ラインに応用すれば、製作時間とコストを増やさずに、高キャリア移動率、低リーク電流、閾値電圧が安定した薄膜トランジスターを製作することが可能になる。
【００３０】
以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【産業上の利用可能性】
【００３１】
この発明を生産ラインに応用すれば、製作時間とコストを増やさずに、高キャリア移動率、低リーク電流、閾値電圧が安定した薄膜トランジスターを製作することが可能になる。
【図面の簡単な説明】
【００３２】
【図１】１個以上の従来の薄膜トランジスターを製作する方法を表す第一説明図である。
【図２】１個以上の従来の薄膜トランジスターを製作する方法を表す第二説明図である。
【図３】１個以上の従来の薄膜トランジスターを製作する方法を表す第三説明図である。
【図４】従来の技術によるエキシマレーザーアニーリング工程でアモルファスシリコン膜を処理する方法を表す説明図である。
【図５】この発明の実施例１による薄膜トランジスターを製作する方法を表す第一説明図である。
【図６】この発明の実施例１による薄膜トランジスターを製作する方法を表す第二説明図である。
【図７】この発明の実施例１による薄膜トランジスターを製作する方法を表す第三説明図である。
【図８】この発明の実施例１による薄膜トランジスターを製作する方法を表す第四説明図である。
【図９】この発明の実施例１による薄膜トランジスターの変換特性曲線図である。
【図１０】この発明の実施例１による膜に膜を形成する技術における実行回数と閾値電圧偏差及びキャリア移動率の関係曲線図である。
【図１１】この発明の実施例１による堆積工程におけるシランの流量と閾値電圧偏差及びキャリア移動率の関係曲線図である。
【図１２】この発明の実施例１による堆積工程対プラズマエッチング工程の合計反応時間比と閾値電圧偏差及びキャリア移動率の関係曲線図である。
【図１３】この発明の実施例１による薄膜トランジスターがバイアスストレス作用下での特性曲線図である。
【図１４】この発明の実施例２による薄膜トランジスターを表す説明図である。
【符号の説明】
【００３３】
１０、５０、１００、２００  絶縁基板
１１、１０１                ソース予定領域
１２、１０２                ドレイン予定領域
１３、１０３                チャンネル予定領域
１４、１０４、２０４        ゲート電極
１６、１０６、２０６        窒化シリコン膜
１８、１１４、２１４        半導体膜
２２、１１６                ドープ半導体膜
２４、１１８                第二金属膜
２６、１２２、２２２        薄膜トランジスター
２８、１２４、２２４        ソース電極
３２、１２６、２２６        ドレイン電極
３４、１２８                誘電膜
３６、１３２                コンタクトホール
３８、１３４、２３４        コンタクトプラグ
５２                  ポリシリコン膜
５４                  レーザーパルス
１０８、２０８        界面膜
１１２                シリコン膜
２３６                エッチングストップパターン
【図１】
2006041457.tif 000003
【図２】
2006041457.tif 000004
【図３】
2006041457.tif 000005
【図４】
2006041457.tif 000006
【図５】
2006041457.tif 000007
【図６】
2006041457.tif 000008
【図７】
2006041457.tif 000009
【図８】
2006041457.tif 000010
【図９】
2006041457.tif 000011
【図１０】
2006041457.tif 000012
【図１１】
2006041457.tif 000013
【図１２】
2006041457.tif 000014
【図１３】
2006041457.tif 000015
【図１４】
2006041457.tif 000016