(57)【要約】【課題】配線パターンの形状が変化する場合の特性インピーダンス不整合を抑制すること。【解決手段】本発明は、絶縁基板１の表面に形成される配線パターン１１（第１の配線パターン）と、配線パターン１１の幅が変化する部分に対応して絶縁基板１の内部に形成され、配線パターン１１と電気的に並列接続される補助配線パターン１２（第２の配線パターン）とを備える配線構造である。また、この配線構造の配線パターン１１と導通する電極ランド１０に電子部品を接続してなる電子機器である。【選択図】図１
2006041318.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表面に形成される第１の配線パターンと、
前記第１の配線パターンの幅が変化する部分に対応して前記絶縁基板の内部に形成され、前記第１の配線パターンと電気的に並列接続される第２の配線パターンと
を備えることを特徴とする配線構造。
【請求項２】
絶縁基板の表面に形成される第１の配線パターンと、
前記第１の配線パターンが分岐する部分に対応して前記絶縁基板の内部に形成され、前記第１の配線パターンと電気的に並列接続される第２の配線パターンと
を備えることを特徴とする配線構造。
【請求項３】
前記第２の配線パターンは、前記第１の配線パターンの幅が変化する部分での特性インピーダンスのずれを補う線幅となっている
ことを特徴とする請求項１または２記載の配線構造。
【請求項４】
前記第１の配線パターンと前記第２の配線パターンとは同一材料からなる
ことを特徴とする請求項１または２記載の配線構造。
【請求項５】
絶縁基板の表面に形成される第１の配線パターンと、
前記第１の配線パターンの幅が変化する部分に対応して前記絶縁基板内部に形成され、前記第１の配線パターンと電気的に並列接続される第２の配線パターンと、
前記第１の配線パターンと導通する電極ランドに接続される電子部品と
を備えることを特徴とする電子機器。
【請求項６】
絶縁基板の表面に形成される第１の配線パターンと、
前記第１の配線パターンが分岐する部分に対応して前記絶縁基板内部に形成され、前記第１の配線パターンと電気的に並列接続される第２の配線パターンと、
前記第１の配線パターンと導通するランドに接続される電子部品と
を備えることを特徴とする電子機器。
【請求項７】
前記第１の配線パターンの特性インピーダンスと前記電子部品のインピーダンスとのずれを前記第２の配線パターンによって補う構成となっている
ことを特徴とする請求項５または６記載の電子機器。
【請求項８】
前記第１の配線パターンと前記第２の配線パターンとは同一材料からなる
ことを特徴とする請求項５または６記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板に配線パターンが形成される配線構造および電子機器で、特に配線パターンと電子部品とのインピーダンス不整合を抑制できる配線構造および電子機器に関する。
【背景技術】
【０００２】
近年、電子機器における信号処理の高速化および小型化が急速に進められており、プリント配線板上での配線設計においても伝送線路に関する考慮が重要となってきている。信号伝送の高速化に伴い、プリント配線板上での信号品質確保が重要となってきている一方で、小型化（狭ピッチ化）に伴い、所定の配線仕様を確保することが困難になってきている。
【０００３】
一般的にピッチの狭いエリアアレイ配列の半導体部品（チップサイズパッケージ等）から配線を引き出すことは困難である。この対策として、図６に示すように、配線パターン１１の幅を部分的に細くして電極ランド１０の隙間を通すようにしている。
また、特許文献１に示すような、外周の半導体部品用ランドを長円形にすることで、引き出しを実現している例もある。
【０００４】
ここで、
信号の反射が発生する原因として特性インピーダンスの不整合が挙げられる。プリント配線板上での代表的な特性インピーダンス不整合の発生ポイントは、以下のような箇所である。
（１）半導体部品(出力側)からプリント配線板への接続部。
（２）プリント配線板上での配線幅変化点、分岐点、狭ピッチ部品からの引き出し部、信号の分岐点。
（３）プリント配線板から半導体部品(入力側)への接続部。
【０００５】
特性インピーダンスは、上記（１）の場合、半導体部品の出力インピーダンス＜プリント配線板パターン、となり、上記（３）の場合、プリント配線板パターン＜半導体部品の入力インピーダンス、となる。
【０００６】
従来、信号の反射を抑制する手段としては、以下のようなものがある。
＜１＞各種終端回路の追加（例えば、シリーズ抵抗の挿入、並列終端、その他の終端回路の追加）。
＜２＞配線形態の最適化（例えば、配線長の短縮、等長分岐型配線）。
【０００７】
【特許文献１】特開平１１−２６９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記＜１＞では、部品の追加が必要となるため、複数の信号を並列に伝送するバス配線に適用すると、配線に必要な面積の増大を招くことになる。また、部品追加によるコストアップも発生する。さらに、上記＜２＞では、多ピン狭ピッチ部品の場合、部品サイズの制約から部品間の距離が長くなるため、必要な配線長まで短縮できないケースもある。また、等長分岐型の配線の場合、分岐後の配線長を合わせる必要があり、多くの配線面積が必要となるという問題が発生する。
【課題を解決するための手段】
【０００９】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、絶縁基板の表面に形成される第１の配線パターンと、第１の配線パターンの幅が変化する部分に対応して絶縁基板の内部に形成され、第１の配線パターンと電気的に並列接続される第２の配線パターンとを備える配線構造である。また、この配線構造の第１の配線パターンと導通する電極ランドに電子部品を接続してなる電子機器である。
【００１０】
このような本発明では、第１の配線パターンの幅が変化する部分や分岐する部分に対応して第２の配線パターンが並列接続されていることにより、第１の配線パターンでの特性インピーダンスのずれを第２の配線パターンで補うことができるようになる。
【発明の効果】
【００１１】
したがって、本発明によれば次のような効果がある。すなわち、絶縁基板の表面に形成した第１の配線パターンの線幅を細くしなければならない箇所や、分岐しなければならない箇所での特性インピーダンスの不整合を絶縁基板の内部に形成した第２の配線パターンによって補うことができ、第１の配線パターンでの特性インピーダンス不整合を特別な部品を表面に実装しなくても解消することが可能となる。特に、最小化狭ピッチ部品からの引き出し部や貫通バイア密集により絶縁基板の面方向での配線幅確保が困難な箇所があっても、終端部品を追加実装することなく特性インピーダンスをマッチングさせることが可能となる。これにより、信号伝送の高速化および小型化に対応した電子機器を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図に基づき説明する。図１は、本実施形態に係る配線構造を説明する模式図で、（ａ）は平面図、（ｂ）は（ａ）に示すＡ−Ａ線矢視断面図である。この配線構造は、絶縁基板１の表面に形成される配線パターン（第１の配線パターン）１１と、配線パターン１１と導通し、半導体素子等と電気的に接続するためのパッドとなる電極ランド１０と、配線パターン１１の線幅が変化する部分に対応して絶縁基板１の内部に形成される補助配線パターン（第２の配線パターン）１２とを備えている。
【００１３】
絶縁基板１の表面に形成される配線パターン１１の線幅は小型化の観点から非常に細く、狭ピッチで設けられており、したがって各配線パターン１１の端部に形成される電極ランド１０の隙間も非常に狭くなっている。このような配置において、隣接する電極ランド１０の間を通して他の電極ランド１０に配線パターン１１を引き回す際には、電極ランド１０の隙間を通すために通常の線幅よりも細くする必要がある。従来の技術では、電極ランドの形状を長円形にすることで電極ランド間の隙間を広くするものもあるが、電極ランドと接続される半導体素子側の端子がボール形状であるため、電極ランドの形状と異なってしまい、半田付け強度の低下を招く。
【００１４】
本実施形態では、円形の電極ランド１０を用いた状態で、電極ランド１０の隙間に配線パターン１１を通すため、配線パターン１１の線幅を細くする部分で発生する特性インピーダンスの不整合を解消する観点から、絶縁基板１の内部に補助パターン１２を形成している点に特徴がある。
【００１５】
補助パターン１２は、配線パターン１１の線幅が変化する前後をバイアホール２０によって繋ぎ、配線パターン１１と電気的に並列接続するよう構成している。つまり、配線パターン１１の線幅が変化する部分の前後に、配線パターン１１と導通して絶縁基板１の深さ方向へ伸びる２つのバイアホール２０を形成し、この２つのバイアホール２０間を導体で接続することにより、配線パターン１１の線幅が変化する部分に対応して絶縁基板１の内部で補助配線パターン１２が配線パターン１１と並列に設けられる状態となる。
【００１６】
配線パターン１１の線幅が変化する部分では、予め設定された特性インピーダンスの不整合が発生する原因となるが、この部分に対応して補助配線パターン１２を並列接続することで、配線パターン１１の線幅が変化する部分については補助配線パターン１２との並列接続によって特性インピーダンスがマッチングする方向へシフトする。
【００１７】
具体的には、配線パターン１１と補助配線パターン１２とで形成される部分の特性インピーダンスが、他の部分と同一になるように補助配線パターン１２の幅、厚み、数や材質を調整する。
【００１８】
補助配線パターン１２は絶縁基板１の内部に形成されるため、多層配線を形成する工程で製造することができる。また、補助配線パターン１２と配線パターン１１とを同一材料で構成することにより、別途部品を表面実装したり異なる材料を用いる必要なく特性インピーダンス不整合を抑制するための構成を実現できる。
【００１９】
ここで、特性インピーダンスとパターン線幅との関係を説明する。図２は、絶縁基板の表面に配線パターン（表面配線パターン）が形成され、裏面にプレーン層（Groundまたは電源）が形成されたMicro strip配線を示す模式断面図である。例えば、表面配線パターンの厚さＴ１を０．０３ｍｍ、絶縁基板の厚さＨ１を０．２２５ｍｍ、比誘電率εｒを４．５とした場合、５０Ωの特性インピーダンスとなる配線パターンを実現するためには線幅Ｗ１として０．３８ｍｍが必要となる。
【００２０】
図２に示すMicro strip配線での特性インピーダンスは以下の数１で示される。
【００２１】
【数１】
2006041318.tif 000003
【００２２】
数１において、Ｚ0は表面配線パターンの特性インピーダンス、εｒは絶縁基板の比誘電率、Ｔは表面配線パターンの厚さ、Ｈはプレーン層から表面配線パターンまでの絶縁基板の厚さ（図２に示すＨ１に相当）である。
【００２３】
また、図３は、絶縁基板の内部に配線パターン（内部配線パターン）が形成され、裏面にプレーン層が形成されたEmbedded Micro strip配線を示す模式断面図である。例えば、表面配線パターンの厚さＴ２を０．０２５ｍｍ、プレーン層から内部配線パターンまでの絶縁基板の厚さＨを０．１ｍｍ、比誘電率εｒを４．５とした場合、５０Ωの特性インピーダンスとなる配線パターンを実現するためには線幅Ｗ１として０．１４ｍｍが必要となる。
【００２４】
図３に示すEmbedded Micro strip配線での特性インピーダンスは以下の数２で示される。
【００２５】
【数２】
2006041318.tif 000004
【００２６】
数２において、Ｚ0は内部配線パターンの特性インピーダンス、εｒは絶縁基板の比誘電率、Ｔは内部配線パターンの厚さ、Ｈはプレーン層から内部配線パターンまでの絶縁基板の厚さ（図３に示すＨに相当）である。
【００２７】
このように、表面配線パターンもしくは内部配線パターンの各々１本のパターンで配線を行うとすると、特性インピーダンス５０Ωを実現する線幅では、例えば０．５ｍｍピッチで電極ランドが配置された場合、電極ランド間にこの線幅の配線パターンを通すことは不可能となる。したがって、電極ランド間を通す部分では配線パターンを細くしなければならず、特性インピーダンスの不整合を招くことになる。
【００２８】
本実施形態では、表面に形成された配線パターン１１の線幅が細くなる部分に対応して絶縁基板１の内部に補助配線パターン１２を並列接続させるため、これらの配線パターンによって特性インピーダンスの不整合を抑制できる。
【００２９】
図４は、絶縁基板の表面に配線パターン（表面配線パターン）が形成され、内部に配線パターン（内部配線パターン）が並列接続された場合の模式断面図である。ここでは、表面配線パターンの線幅が電極ランド間を通すために細くなり、線幅０．０５ｍｍとなっていると仮定する。表面配線パターンの厚さＴ１、内部配線パターンの厚さＴ２、プレーン層から表面配線パターンまでの絶縁基板の厚さＨ１、プレーン層から内部配線パターンまでの絶縁基板の厚さＨ、比誘電率εｒは先に示した例を同じにした場合、表面配線パターンもしくは内部配線パターンの各々１本における特性インピーダンスは、表面配線パターンが１０８Ω、内部配線パターンが７６Ωとなる。つまり、目標とする５０Ωに対して表面配線パターンが１０８Ω−５０Ω＝５８Ω、内部配線パターンが７６Ω−５０Ω＝２６Ω、それぞれずれが発生する。
【００３０】
これに対し、各々０．０５ｍｍの表面配線パターンおよび内部配線パターンを並列接続して構成した場合、この並列接続される区間での特性インピーダンスは４５Ωとなり、目標とする５０Ωに対して５Ωのずれで済むことになる。
【００３１】
表面配線パターンおよび内部配線パターンを並列接続した場合の特性インピーダンスの計算は以下の数３〜数５のようになる。
【００３２】
【数３】
2006041318.tif 000005
【００３３】
【数４】
2006041318.tif 000006
【００３４】
【数５】
2006041318.tif 000007
【００３５】
ここでは図５に示すような表面配線パターンとして配線Ｔ1、内部配線パターンとして配線Ｔ2が並列接続されている場合の計算であり、数３は配線Ｔ1の特性インピーダンスＺ0(T1)、数４は配線Ｔ2の特性インピーダンスZ0(T2)、数５は並列接続された区間の特性インピーダンスＺ0を求める式である。
【００３６】
このように、配線パターンの線幅が細くなる部分に対応して補助配線パターンを並列接続で設けることにより、特性インピーダンスの不整合を抑制でき、この配線パターンと導通する電極ランドに電子部品を接続することで、インピーダンスマッチングがとれた回路を構成でき、高速な信号伝送を可能とする電子機器を提供できるようになる。また、補助配線パターンを絶縁基板の内部に形成することで、別途部品を表面に接続することなく、また表面に形成した配線パターンに対して影響を与えることなく特性インピーダンスの不整合を解消できるようになり、回路基板および電子機器の小型化の要請にも応えることが可能となる。
【００３７】
なお、上記説明では、主として配線パターンの線幅が細くなる部分に対応して補助配線パターンを設ける例を示したが、配線パターンが分岐する部分など、特性インピーダンス不整合の原因となる部分に対応して補助配線パターンを設けるようにしてもよい。
【００３８】
また、上記に示す具体的な数値は一例であり、本発明では補助配線パターン１２として、絶縁基板１の表面に形成される配線パターン１１の線幅が変化する部分や分岐する部分による特性インピーダンスのずれを補う線幅、材質、長さになっていれば他の数値であっても適用可能である。
【図面の簡単な説明】
【００３９】
【図１】本実施形態に係る配線構造を説明する模式図である。
【図２】表面配線パターンが形成されたMicro strip配線を示す模式断面図である。
【図３】内部配線パターンが形成されたEmbedded Micro strip配線を示す模式断面図である。
【図４】表面配線パターンおよび内部配線パターンが並列接続された状態を示す模式断面図である。
【図５】特性インピーダンスの計算を説明する模式断面図である。
【図６】従来例を説明する模式平面図である。
【符号の説明】
【００４０】
１…絶縁基板、１０…電極ランド、１１…配線パターン、１２…補助配線パターン、２０…バイアホール
【図１】
2006041318.tif 000008
【図２】
2006041318.tif 000009
【図３】
2006041318.tif 000010
【図４】
2006041318.tif 000011
【図５】
2006041318.tif 000012
【図６】
2006041318.tif 000013