(57)【要約】【課題】  電荷蓄積素子の電圧がゼロ以下となる昇降圧チョッパに損失・コスト・体格で最適なソフトスイッチング回路構成を提供する。【解決手段】  直流電圧源１とスイッチ３とインダクタ５とが直列接続されるとともに、インダクタ５に対しスイッチ４と圧電素子２とが直列接続され、さらに、スイッチ３およびスイッチ４にコンデンサ６，７が並列に接続されている。制御回路８により、スイッチ３，４を共にオフにした状態を挟んで、いずれかのスイッチをオンにする状態を繰り返す。また、スイッチ３，４を共にオフにした状態においてスイッチのターンオフにより当該状態にしてからコンデンサ６，７とインダクタ５との共振回路による共振によってこれからオンにしようとするスイッチの両端電圧が低下した時に当該スイッチをオンする。【選択図】      図１
2006136125.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源（１）と第１のスイッチ（３）とインダクタ（５）とが直列接続されるとともに、前記インダクタ（５）に対し第２のスイッチ（４）と電荷蓄積素子（２）とが直列接続され、さらに、前記第１のスイッチ（３）および前記第２のスイッチ（４）および前記インダクタ（５）の少なくとも一つにキャパシタンス成分（６，７，９）が並列に接続され、前記第１のスイッチ（３）と前記第２のスイッチ（４）をオン／オフ制御する制御回路（８）により、
第１のスイッチ（３）と第２のスイッチ（４）を共にオフにした状態を挟んで、
前記第２のスイッチ（４）をオフにするとともに第１のスイッチ（３）をオンにして直流電圧源（１）と第１のスイッチ（３）とインダクタ（５）による閉回路に電流を流して直流電圧源（１）とインダクタ（５）との間で電力を転送する状態と、
第１のスイッチ（３）をオフにするとともに第２のスイッチ（４）をオンにして第２のスイッチ（４）とインダクタ（５）と電荷蓄積素子（２）による閉回路に電流を流してインダクタ（５）と電荷蓄積素子（２）との間で電力を転送する状態と
を繰り返し、
かつ、前記第１のスイッチ（３）と第２のスイッチ（４）を共にオフにした状態においてスイッチのターンオフにより当該状態にしてからキャパシタンス成分（６，７，９）とインダクタ（５）との共振回路による共振によってこれからオンにしようとするスイッチ（３，４）の両端電圧が低下した時に当該スイッチ（３，４）をオンする
ようにしたことを特徴とする電荷蓄積素子の電力制御回路。
【請求項２】
前記インダクタ（５）を流れる電流（ｉ（５））がゼロである状態が存在し、前記制御回路（８）は、当該インダクタ電流（ｉ（５））がゼロの時に第１のスイッチ（３）あるいは第２のスイッチ（４）をターンオフすることを特徴とする請求項１に記載の電荷蓄積素子の電力制御回路。
【請求項３】
前記第１のスイッチ（３）および第２のスイッチ（４）の少なくとも一方が、同期整流素子（１０，１１）にダイオード（１２，１３）を逆並列に接続した構成をなし、前記制御回路（８）は、同期整流素子（１０，１１）に電流が流れている時にターンオフすることを特徴とする請求項１に記載の電荷蓄積素子の電力制御回路。
【請求項４】
前記制御回路（８）は、前記第１のスイッチ（３）と前記第２のスイッチ（４）のスイッチング周期（Ｔ）を制御して電荷蓄積素子（２）の電力を制御することを特徴とする請求項１〜３のいずれか１項に記載の電荷蓄積素子の電力制御回路。
【請求項５】
前記電荷蓄積素子（２０）は、当該電荷蓄積素子（２０）に接続された負荷（２１）に電力を供給することを特徴とする請求項１〜４のいずれか１項に記載の電荷蓄積素子の電力制御回路。
【請求項６】
前記第１のスイッチ（３）とインダクタ（５）と第２のスイッチ（４）とキャパシタンス成分（６，７，９）を回路構成要素とする単位回路が複数形成され、
当該各単位回路に対し単数または複数の直流電圧源（１）および単数または複数の電荷蓄積素子（２）を接続したことを特徴とする請求項１〜５のいずれか１項に記載の電荷蓄積素子の電力制御回路。
【請求項７】
前記制御回路（８）は、前記第１のスイッチ（３ａ，３ｂ）とインダクタ（５ａ，５ｂ）と第２のスイッチ（４ａ，４ｂ）とキャパシタンス成分（６ａ，６ｂ，７ａ，７ｂ，９ａ，９ｂ）を回路構成要素とする各単位回路における、第１のスイッチと第２のスイッチのスイッチング動作の際の位相を、各単位回路間で異なるように制御することを特徴とする請求項６に記載の電荷蓄積素子の電力制御回路。
【請求項８】
電荷蓄積素子（２０ａ，２０ｂ）が複数存在し、前記制御回路（８）は、任意の第１の電荷蓄積素子（２０ａ）の一方の端子と任意の第２の電荷蓄積素子（２０ｂ）の一方の端子との間の電圧（Ｖｏｕｔ）を制御することを特徴とする請求項６または７に記載の電荷蓄積素子の電力制御回路。
【請求項９】
電荷蓄積素子（２０）が単数存在し、電荷蓄積素子（２０）の端子はそれぞれ別の単位回路に接続され、前記制御回路（８）は、電荷蓄積素子の端子間の電圧（Ｖｏｕｔ）を制御することを特徴とする請求項６または７に記載の電荷蓄積素子の電力制御回路。
【請求項１０】
電荷蓄積素子（２０ａ，２０ｂ）が複数存在し、任意の第１の電荷蓄積素子（２０ａ）の一方の端子と任意の第２の電荷蓄積素子（２０ｂ）の一方の端子に負荷（２１）を接続し、負荷（２１）に電力を供給することを特徴とする請求項６または７に記載の電荷蓄積素子の電力制御回路。
【請求項１１】
電荷蓄積素子（２０）が単数存在し、電荷蓄積素子（２０）の端子はそれぞれ別の単位回路に接続され、電荷蓄積素子（２０）に負荷（２１）を接続し、負荷（２１）に電力を供給することを特徴とする請求項６または７に記載の電荷蓄積素子の電力制御回路。
【請求項１２】
前記電荷蓄積素子は、コンデンサ（２０）、バッテリ、あるいは圧電素子（２）であることを特徴とする請求項１〜１１のいずれか１項に記載の電荷蓄積素子の電力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電荷蓄積素子の電力制御回路に関するものである。
【背景技術】
【０００２】
例えば電荷蓄積素子として圧電素子を用いるとともに電源として直流電圧源を用いた場合において、電荷蓄積素子の電力制御にチョッパ方式がある。チョッパ方式は電源側と負荷側を電気的に非絶縁する必要がない場合に用いられる方式である。
【０００３】
システムが備えるべき条件から電荷蓄積素子の電圧を任意に制御する必要がある場合、昇降圧が必要な場合がある。この場合、昇降圧チョッパという回路方式が知られている。
この種の回路方式として、図２２、図２３、図２４に示すような回路構成が考えられている。図２２の回路構成として、直流電圧源１０１とスイッチ１０２とダイオード１０３とインダクタ１０４とコンデンサ１０５とインダクタ１０６とスイッチ１０７とダイオード１０８と圧電素子１０９よりなり、部材１０６，１０７，１０８にて昇圧チョッパ回路を構成するとともに部材１０２，１０３，１０４にて降圧チョッパ回路を構成し、昇圧チョッパ回路と降圧チョッパ回路を中間コンデンサ１０５を介して直列接続している。図２３の回路構成は、図２２に対して昇圧チョッパ回路と降圧チョッパ回路を逆に直列接続したものである。図２４の回路構成は、インダクタ１１０が図２２の降圧チョッパ回路のインダクタ１０４と昇圧チョッパ回路のインダクタ１０６の機能を兼用するため、図２２において必要なインダクタ１０４、１０６のうち一方のインダクタと中間コンデンサ１０５を削減できる。
【０００４】
図２２〜図２４の回路構成は、いずれも出力電圧極性は直流電圧源１０１と同極性である。
図２２〜図２４において、ダイオード１０３，１０８はスイッチに置き換えると、力行と回生が可能、即ち双方向に電力制御を可能とする。また、これら４個のスイッチとしてＭＯＳＦＥＴを使用する場合、力行と回生ともに同期整流による導通損失低減を可能とする。
【０００５】
一方、昇降圧チョッパの別の方式として考えられている回路構成を図２５に示す。図２５の回路構成として、直流電圧源１０１とスイッチ１０２とインダクタ１１０とダイオード１１１と圧電素子１０９よりなり、直流電圧源１０１とスイッチ１０２とインダクタ１１０が直列接続されるとともにインダクタ１１０とダイオード１１１と圧電素子１０９が直列接続されている。図２２〜図２４の回路構成では、スイッチとダイオードはそれぞれ２個必要であったが、図２５の回路構成ではスイッチ（１０２）とダイオード（１１１）をそれぞれ１個に削減できる。また、図２５の回路は、出力電圧が直流電圧源１０１に対して逆極性となること、また、スイッチやダイオードへの印加電圧が増加するため図２４に対して高耐圧素子を使用することが問題とならない場合に用いられる。
【０００６】
システムによっては、圧電素子１０９（電荷蓄積素子）は充電するだけではなく放電する必要がある。そのためには、図２５においてダイオード１１１をスイッチに置き換えれば放電が可能となり、図２６にその回路構成を示す（例えば、非特許文献１）。つまり、図２６においてスイッチ１２０を有する。さらに、圧電素子１０９（電荷蓄積素子）の充放電の他に、電源への電力回生も可能となる。
【非特許文献１】Ｂｈａｓｋａｒ  Ｋｒｉｓｈｎａｍａｃｈａｒｉ  ａｎｄ  Ｄａｒｉｕｓｚ  Ｃｚａｒｋｏｗｓｋｉ，  “Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｂｕｃｋ−ｂｏｏｓｔ  Ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｖａｒｉａｂｌｅ  Ｏｕｔｐｕｔ  Ｖｏｌｔａｇｅ”  ，１９９８  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ（ＩＳＣＡＳ‘９８），Ｊｕｎｅ  １９９８
【発明の開示】
【発明が解決しようとする課題】
【０００７】
電力変換装置は常に更なる小型化が求められているが、小型化を実現する方法としてスイッチング周波数の高周波化がある。しかしながら、単なる高周波化はスイッチング損失を増加させ、電力変換装置の効率を低下させるという問題がある。
【０００８】
スイッチング損失に関して、スイッチング時にスイッチの印加電圧とスイッチに流れる電流が同時に変化することにより、損失（＝電圧×電流）が発生する。また、スイッチング時にスイッチの印加電圧とスイッチに流れる電流のそれぞれの時間変化率がスイッチング時以外の状態と比較して増加するため、電磁ノイズを発生させる問題がある。このようなスイッチング様式は一般的に「ハードスイッチング」と呼ばれている。
【０００９】
そこで、１パルス当たりのスイッチング損失を低減する方法として、ソフトスイッチング技術がある。１パルス当たりのスイッチング損失を低減するため、電力変換装置は損失同等でスイッチング周波数の高周波化が可能となり、結果的に小型化が可能となる。スイッチング周波数が高周波でスイッチング損失が支配的な用途にソフトスイッチング技術を適用するほど、その損失低減効果または小型化の効果は顕著になる。
【００１０】
ソフトスイッチング技術の主な方法として、主回路構成にコンデンサとインダクタを含み、共振現象を活用する方法がある。その一例を図２７に示す。図２７において、スイッチ１０２に対しコンデンサ１３０とインダクタ１３１と補助スイッチ１３２の直列回路を並列に接続するとともに、スイッチ１２０に対しコンデンサ１３３とインダクタ１３４と補助スイッチ１３５の直列回路を並列に接続している。そして、例えば、スイッチ１０２をオンにしてインダクタ１１０に電流を流した後にスイッチ１０２をオフする際に、コンデンサ１３０をチャージしておき、スイッチ１３２をオンしてスイッチ１０２とコンデンサ１３０とインダクタ１３１と補助スイッチ１３２の閉回路においてスイッチ１０２がターンオフする直前にスイッチ１０２に流れる電流とは逆向きの電流を流してソフトスイッチングする。
【００１１】
しかしながら、図２７の回路構成は、付加素子数が図２６の構成部品点数（直流電圧源１０１、圧電素子１０９を除く）を上回り、体格増加やコストアップがデメリットとなる。このため、図２６で述べた圧電素子１０９（電荷蓄積素子）の電圧がゼロ以下となる極性反転型昇降圧チョッパへのソフトスイッチング技術適用に関しては、圧電素子１０９（電荷蓄積素子）の電圧がゼロ以下となる昇降圧チョッパに損失・コスト・体格で最適なソフトスイッチング回路構成を確立する必要がある。
【００１２】
本発明は、電荷蓄積素子の電圧がゼロ以下となる昇降圧チョッパに損失・コスト・体格で最適なソフトスイッチング回路構成を提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に記載の電荷蓄積素子の電力制御回路は、直流電圧源と第１のスイッチとインダクタとが直列接続されるとともに、前記インダクタに対し第２のスイッチと電荷蓄積素子とが直列接続され、さらに、前記第１のスイッチおよび前記第２のスイッチおよび前記インダクタの少なくとも一つにキャパシタンス成分が並列に接続され、前記第１のスイッチと前記第２のスイッチをオン／オフ制御する制御回路により、第１のスイッチと第２のスイッチを共にオフにした状態を挟んで、前記第２のスイッチをオフにするとともに第１のスイッチをオンにして直流電圧源と第１のスイッチとインダクタによる閉回路に電流を流して直流電圧源とインダクタとの間で電力を転送する状態と、第１のスイッチをオフにするとともに第２のスイッチをオンにして第２のスイッチとインダクタと電荷蓄積素子による閉回路に電流を流してインダクタと電荷蓄積素子との間で電力を転送する状態とを繰り返し、かつ、前記第１のスイッチと第２のスイッチを共にオフにした状態においてスイッチのターンオフにより当該状態にしてからキャパシタンス成分とインダクタとの共振回路による共振によってこれからオンにしようとするスイッチの両端電圧が低下した時に当該スイッチをオンするようにしたことを特徴としている。
【００１４】
この請求項１に記載の発明によれば、第１のスイッチと第２のスイッチを共にオフにした状態を挟んで、次の（ｉ）、（ｉｉ）が繰り返される。
（ｉ）第２のスイッチがオフ、第１のスイッチがオンにされた時に、直流電圧源と第１のスイッチとインダクタによる閉回路に電流が流れて直流電圧源とインダクタとの間で電力が転送される。
（ｉｉ）第１のスイッチがオフ、第２のスイッチがオンにされた時に、第２のスイッチとインダクタと電荷蓄積素子による閉回路に電流が流れてインダクタと電荷蓄積素子との間で電力が転送される。
【００１５】
また、第１のスイッチと第２のスイッチが共にオフになる状態においてスイッチのターンオフにより当該状態になってからキャパシタンス成分とインダクタとの共振回路による共振によってこれからオンにしようとするスイッチの両端電圧が低下した時に当該スイッチがオンされる。よって、スイッチング損失が低減される。また、図２７の回路構成に比べ部品点数を少なくでき、コスト・体格の面で優れている。
【００１６】
請求項２に記載のように、請求項１に記載の電荷蓄積素子の電力制御回路において、インダクタを流れる電流がゼロである状態が存在し、前記制御回路は、当該インダクタ電流がゼロの時に第１のスイッチあるいは第２のスイッチをターンオフすると、更にスイッチング損失を低減することができる。
【００１７】
請求項３に記載のように、請求項１に記載の電荷蓄積素子の電力制御回路において、第１のスイッチおよび第２のスイッチの少なくとも一方が、同期整流素子にダイオードを逆並列に接続した構成をなし、制御回路は、同期整流素子に電流が流れている時にターンオフすると、同期整流素子に逆並列に接続したダイオードを通して電流が流れて電力を転送することができる。
【００１８】
請求項４に記載のように、請求項１〜３のいずれか１項に記載の電荷蓄積素子の電力制御回路において、制御回路は、前記第１のスイッチと前記第２のスイッチのスイッチング周期を制御して電荷蓄積素子の電力を制御すると、例えば電荷蓄積素子の両端電圧を正弦波状にすることが可能となる。
【００１９】
請求項５に記載のように、請求項１〜４のいずれか１項に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子は、当該電荷蓄積素子に接続された負荷に電力を供給するものであると、電荷蓄積素子を介して負荷の電力制御を行うことができる。
【００２０】
請求項６に記載のように、請求項１〜５のいずれか１項に記載の電荷蓄積素子の電力制御回路において、第１のスイッチとインダクタと第２のスイッチとキャパシタンス成分を回路構成要素とする単位回路が複数形成され、当該各単位回路に対し単数または複数の直流電圧源および単数または複数の電荷蓄積素子を接続すると、出力形態のバリエーション向上や、高電圧化が可能になる。
【００２１】
請求項７に記載のように、請求項６に記載の電荷蓄積素子の電力制御回路において、前記制御回路は、前記第１のスイッチとインダクタと第２のスイッチとキャパシタンス成分を回路構成要素とする各単位回路における、第１のスイッチと第２のスイッチのスイッチング動作の際の位相を、各単位回路間で異なるように制御すると、出力最適化を図ることができ、入出力電圧変動の低減、電圧変動の低減による損失低減が可能となる。
【００２２】
請求項８に記載のように、請求項６または７に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子が複数存在し、前記制御回路は、任意の第１の電荷蓄積素子の一方の端子と任意の第２の電荷蓄積素子の一方の端子との間の電圧を制御するようにしてもよい。
【００２３】
請求項９に記載のように、請求項６または７に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子が単数存在し、電荷蓄積素子の端子はそれぞれ別の単位回路に接続され、制御回路は、電荷蓄積素子の端子間の電圧を制御するようにしてもよい。
【００２４】
請求項１０に記載のように、請求項６または７に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子が複数存在し、任意の第１の電荷蓄積素子の一方の端子と任意の第２の電荷蓄積素子の一方の端子に負荷を接続し、負荷に電力を供給すると、電荷蓄積素子を介して負荷の電力制御を行うことができる。
【００２５】
請求項１１に記載のように、請求項６または７に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子が単数存在し、電荷蓄積素子の端子はそれぞれ別の単位回路に接続され、電荷蓄積素子に負荷を接続し、負荷に電力を供給するようにしてもよい。
【００２６】
請求項１２に記載のように、請求項１〜１１のいずれか１項に記載の電荷蓄積素子の電力制御回路において、電荷蓄積素子はコンデンサ、バッテリ、あるいは圧電素子であってもよい。
【発明を実施するための最良の形態】
【００２７】
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図面に従って説明する。
図１は、電荷蓄積素子としての圧電素子２の電圧を制御する第１の実施形態における電荷蓄積素子の電力制御回路の構成を示す回路図である。
【００２８】
図１に示すように、本実施形態の電荷蓄積素子の電力制御回路は、直流電圧源１、圧電素子（電荷蓄積素子）２、第１のスイッチ３、第２のスイッチ４、インダクタ５、コンデンサ６、コンデンサ７、制御回路８から構成されている。直流電圧源１とスイッチ３とインダクタ５とが直列に接続されている。また、インダクタ５に対しスイッチ４と圧電素子（電荷蓄積素子）２とが直列に接続されている。
【００２９】
さらに、スイッチ３に対しコンデンサ６が並列に接続されている。同様に、スイッチ４に対しコンデンサ７が並列に接続されている。コンデンサ６とインダクタ５により共振回路が構成されている。同様に、コンデンサ７とインダクタ５により共振回路が構成されている。
【００３０】
制御回路８は、スイッチ３とスイッチ４をオン／オフ制御して、チョッパ方式にてインダクタ５に電流を流して電力を蓄積し、この電力を圧電素子（電荷蓄積素子）２へ転送する。即ち、直流電圧源１から圧電素子２へ電力を転送し圧電素子２を充電する。
【００３１】
図２は、図１の電荷蓄積素子の電力制御回路の動作を示すタイミング、電圧、電流波形図である。詳しくは、図２において、上から、スイッチ３のオン／オフ状態、スイッチ４のオン／オフ状態、スイッチ３の両端電圧ｖ（３）、スイッチ３の通電電流ｉ（３）、スイッチ４の両端電圧ｖ（４）、スイッチ４の通電電流ｉ（４）、インダクタ５の通電電流ｉ（５）、直流電圧源１の両端電圧ｖ（１）、圧電素子（電荷蓄積素子）２の両端電圧ｖ（２）を表している。
【００３２】
図２において、スイッチ３，４のオン／オフにより、４つのモード（状態）に切り替わる。つまり、モードＩ→モードＩＩ→モードＩＩＩ→モードＩＶ→モードＩ→…に切り替わる。各モードにおける通電経路を図３に示す。
【００３３】
図２，３に基づいて図１の回路動作を説明する。
前提条件は、スイッチ３、スイッチ４のスイッチング周期Ｔでは、直流電圧源１の電圧値は一定とし、スイッチ３、スイッチ４での電圧降下はないと仮定する。そして、スイッチ３、スイッチ４のスイッチング動作により、圧電素子（電荷蓄積素子）２の両端電圧値を一定にして歪量を一定に保つようにしている。
【００３４】
図２でのｔ０のタイミングに示す初期状態ではスイッチ４がオフ、スイッチ３がオンしている。スイッチ４がオフ、スイッチ３がオンしている期間をモードＩとする。モードＩでは、図３に示すように、直流電圧源１とスイッチ３とインダクタ５とによる閉回路が形成され、直流電圧源１からスイッチ３を通りインダクタ５に電流ｉ（５）が流れ、この電流ｉ（５）は図２に示すように時間とともに増加する。
【００３５】
モードＩの最後の時点ｔ１では、インダクタ５は次の電気エネルギーＥを蓄積する。
Ｅ＝（１／２）・Ｌ・(Ｉmax)2
ただし、Ｌ：インダクタ５のインダクタンス値、
Ｉmax：ｔ１でのインダクタ５の電流値
このように、第１のスイッチ３がオンし、直流電圧源１、第１のスイッチ３、インダクタ５が直列接続された回路においてインダクタ５に電流が流れ、このとき、インダクタ５に電力が蓄積される。
【００３６】
図２のｔ１のタイミングでスイッチ３がオフしてモードＩＩに移行する。即ち、第１のスイッチ３、第２のスイッチ４が共にオフになる。モードＩＩでは、図３に示すように、直流電圧源１とコンデンサ６とインダクタ５とが直列に接続されるとともにインダクタ５とコンデンサ７と圧電素子２が直列に接続された回路構成となり、コンデンサ６，７とインダクタ５との共振回路が形成される。図２のｔ１でのスイッチ３のターンオフ時はコンデンサ６がスナバとして動作するため、コンデンサ６がない場合と比較してスイッチ３の両端電圧ｖ（３）の時間変化率は低減され、スイッチング損失は低減される。即ち、ソフトスイッチングが実現される。
【００３７】
モードＩＩの期間は、インダクタ５に流れる電流ｉ（５）がＩｍａｘとなってからインダクタ５とコンデンサ６との共振、インダクタ５とコンデンサ７との共振が同時に発生する期間である。この共振により、スイッチ３の両端電圧ｖ（３）は緩やかに増加し、また、スイッチ４の両端電圧ｖ（４）は緩やかに低下する。
【００３８】
図２のｔ２のタイミングでスイッチ４がオンしてモードＩＩＩに移行する。即ち、コンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ４の両端電圧ｖ（４）が低下した時にスイッチ４をオンしてモードＩＩＩに移行する。図２のｔ２でのスイッチ４のターンオン時は、スイッチ４の両端電圧ｖ（４）が低下しているため、スイッチング損失は低減される。即ち、ソフトスイッチングが実現される。特に、スイッチ４の電圧がゼロの状態においてゼロ電圧スイッチングが可能で、スイッチング損失は原理的にゼロにできる。
【００３９】
モードＩＩＩではスイッチ３がオフ、スイッチ４がオンしており、図３に示すように、インダクタ５とスイッチ４と圧電素子２とによる閉回路が形成され、インダクタ５に電流ｉ（５）が流れている。このモードＩＩＩの期間においては、スイッチ４のターンオン後、圧電素子２の両端電圧によりインダクタ５に流れている電流ｉ（５）を減少させる。これは、圧電素子２（の両端電圧）は負に充電されているためである。
【００４０】
このように、第２のスイッチ４がオンし、第２のスイッチ４、インダクタ５、圧電素子２が直列接続された回路においてインダクタ５に電流ｉ（５）が流れ、このとき、インダクタ５に蓄積された電力が圧電素子２へ転送される。
【００４１】
図２においてインダクタ５に流れている電流ｉ（５）が減少しゼロになると（図２のｔ３のタイミング）、スイッチ４がオフしてモードＩＶに移行する。即ち、インダクタ５を流れる電流ｉ（５）がゼロである状態が存在し、制御回路８は当該インダクタ電流ｉ（５）がゼロの時にスイッチ４をターンオフする。このようにすると、更にスイッチング損失を低減することができる。第１のスイッチ３、第２のスイッチ４が共にオフになるモードＩＶでは、図３に示すように、直流電圧源１とコンデンサ６とインダクタ５とが直列に接続されるとともにインダクタ５とコンデンサ７と圧電素子２が直列に接続された回路構成となり、コンデンサ６，７とインダクタ５との共振回路が形成される。このモードＩＶの期間は、インダクタ５とコンデンサ６との共振、インダクタ５とコンデンサ７との共振が同時に発生する期間である。この共振により、図２においてスイッチ３の両端電圧ｖ（３）は緩やかに低下し、スイッチ４の両端電圧ｖ（４）は緩やかに増加する。
【００４２】
図２のｔ４のタイミングでスイッチ３がオンして再びモードＩに移行する。即ち、コンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ３の両端電圧ｖ（３）が低下した時にスイッチ３をオンしてモードＩに移行する。図２においてスイッチ３のターンオン時（ｔ４のタイミング）には、スイッチ３の両端電圧ｖ（３）が低下しており、インダクタ５に流れる電流ｉ（５）も低減されていることからスイッチング損失は低減される。即ち、ソフトスイッチングが実現される。特に、スイッチ３の電圧ｖ（３）がゼロの状態においてゼロ電圧スイッチングが可能で、スイッチング損失は原理的にゼロにできる。
【００４３】
モードＩでは、図３に示すように、直流電圧源１とスイッチ３とインダクタ５とが直列に接続された回路構成となり、図２のｔ４のタイミングでスイッチ３のターンオン後、直流電圧源１からスイッチ３を通りインダクタ５に流れる電流ｉ（５）が増加する。
【００４４】
以上で一連の動作が完了する。
なお、インダクタ電流ｉ（５）を逆方向に流すことにより、圧電素子２の電力を直流電圧源１に戻す回生を行うようにしてもよい。詳しくは、図２でのスイッチ３，４のオン／オフのタイミングを図４に示すようにすることにより、インダクタ５に流す電流ｉ（５）を逆方向にする。これにより、直流電圧源１への回生を行うようにする。より詳しくは、制御回路８により、スイッチング動作として、次のようにする。
【００４５】
まず、スイッチ３をオフ、スイッチ４をオンにしたモードＩにおいてスイッチ４とインダクタ５と圧電素子２による閉回路にインダクタ電流ｉ（５）を流し、その後にスイッチ４をオフしてモードＩＩに移行する。モードＩＩにおいてコンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ３の両端電圧ｖ（３）が低下した時にスイッチ３をオンしてモードＩＩＩに移行する。モードＩＩＩにおいて直流電圧源１とスイッチ３とインダクタ５による閉回路にインダクタ電流ｉ（５）を流し、その後にスイッチ３をオフしてモードＩＶに移行する。モードＩＶにおいてコンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ４の両端電圧ｖ（４）が低下した時にスイッチ４をオンしてモードＩに移行する。
【００４６】
よって、モードＩにおいてスイッチ３がオフ、スイッチ４がオンにされ、この状態においてスイッチ４とインダクタ５と圧電素子２による閉回路にインダクタ電流が流れ、インダクタ５に電力が蓄積される。続くモードＩＩにおいてスイッチ３およびスイッチ４が共にオフされ、この状態においてコンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ３の両端電圧ｖ（３）が低下した時にスイッチ３がオンされる（モードＩＩＩに移行される）。よって、スイッチング損失が低減される。モードＩＩＩにおいてスイッチ４がオフ、スイッチ３がオンにされた状態において直流電圧源１とスイッチ３とインダクタ５による閉回路にインダクタ電流が流れ、インダクタ５に蓄積された電力が直流電圧源１へ転送される。続くモードＩＶにおいてスイッチ３およびスイッチ４が共にオフされ、この状態においてコンデンサ６，７とインダクタ５との共振回路による共振によってスイッチ４の両端電圧ｖ（４）が低下した時にスイッチ４がオンされる（モードＩに移行される）。よって、スイッチング損失が低減される。また、インダクタ５を流れる電流ｉ（５）がゼロである状態が存在し、制御回路８は、当該インダクタ電流ｉ（５）がゼロの時にスイッチ３をターンオフする。このようにすると、更にスイッチング損失を低減することができる。
【００４７】
このようにして、圧電素子２から直流電圧源１へ電力を転送し充電された圧電素子２が放電することになる。
また、図１でのスイッチ３、スイッチ４は、ＭＯＳＦＥＴやＩＧＢＴ等を用いて構成する。図５は、ＭＯＳＦＥＴを用いた場合の電荷蓄積素子の電力制御回路の構成を示す。図５において、第１のスイッチ３は、ＭＯＳＦＥＴ１０にダイオード１２を逆並列に接続した構成をなしている。また、第２のスイッチ４は、ＭＯＳＦＥＴ１１にダイオード１３を逆並列に接続した構成をなしている。ここで、ダイオード１２，１３は、ＭＯＳＦＥＴ１０，１１のボディダイオードであっても外付けのダイオードであってもよい。
【００４８】
力行状態での第２のスイッチ４（ＭＯＳＦＥＴ１１）、回生状態での第１のスイッチ３（ＭＯＳＦＥＴ１０）のターンオン、ターンオフのタイミングは図２のように厳密でなくとも動作上は問題ない。図６は図２に相当する波形である。図６において、制御回路８により、ｔ２のタイミングより遅延したｔ２’のタイミングにおいてターンオンしてもよい。つまり、ｔ２〜ｔ２’の期間において、図５のインダクタ５の電流ｉ（５）はダイオード１３を流れるためである。また、制御回路８により、図６のｔ３のタイミングより早いｔ３’のタイミングにおいてターンオフしてもよい。つまり、ｔ３〜ｔ３’の期間は図５のインダクタ５の電流ｉ（５）はダイオード１３を流れるためである。さらに、図６のｔ２’〜ｔ３’の期間はＭＯＳＦＥＴ同期整流動作により、ダイオード導通時よりも導通損失を低減できる。
【００４９】
このように、第１のスイッチ３および第２のスイッチ４の少なくとも一方が、同期整流素子としてのＭＯＳＦＥＴ（１０，１１）にダイオード（１２，１３）を逆並列に接続した構成をなし、制御回路８は、ＭＯＳＦＥＴ１０，１１の内部をソース電極側からドレイン電極側へ電流が流れている時に（図６ではｔ３’のタイミングでＭＯＳＦＥＴ１１を）ターンオフする。この構成によりＭＯＳＦＥＴ１０，１１に逆並列に接続したダイオード１２，１３を通して電流が流れて電力を転送することができる。つまり、力行を行う回路ならば少なくとも第２のスイッチ４を、また、回生を行う回路ならば少なくとも第１のスイッチ３を、ＭＯＳＦＥＴにダイオードを逆並列に接続した構成とし、制御回路８によりＭＯＳＦＥＴに電流が流れている時にターンオフする。力行と回生を行う回路であれば第１のスイッチ３および第２のスイッチ４を、ＭＯＳＦＥＴにダイオードを逆並列に接続した構成とし、制御回路８によりＭＯＳＦＥＴに電流が流れている時にターンオフする。
【００５０】
図２の場合には、圧電素子２の両端電圧ｖ（２）を一定制御すべく、スイッチング周期を一定にした。これに対し、圧電素子２の両端電圧ｖ（２）を正弦波等に制御してもよい。このような出力電力制御を行うべく、インダクタ５の電流値、即ち、図２のｔ１のタイミングにおいてインダクタ５に流れる電流ｉ（５）をスイッチング動作時に可変する。そのために、制御回路８は、スイッチ３とスイッチ４のスイッチング周期Ｔを制御して圧電素子２の電力を制御する。即ち、制御回路８の機能として、制御回路８の圧電素子２の電圧指令値により図１の圧電素子２の電圧を任意に制御可能とする（出力可能とする）。
【００５１】
図５に示す回路構成によって圧電素子２の電圧を制御する場合の例を図７に示す。図７は、圧電素子（電荷蓄積素子）２の電圧を正弦波とした場合であり、図７に示すインダクタ電流波形とすることにより圧電素子２の出力電圧として正弦波を得ることができる。
【００５２】
詳しくは、スイッチング周期Ｔを長くすることにより出力電圧を大きく変化させることができるとともに、スイッチング周期Ｔを短くすることにより出力電圧を小さく変化させることができる。このようにして、スイッチング周期Ｔを変えて出力電圧を可変にすることにより、圧電素子２の電圧を正弦波とする（正弦波出力する）ことができる。
【００５３】
また、図５の回路構成において、コンデンサ６、コンデンサ７はＭＯＳＦＥＴ１０（スイッチ３）、ＭＯＳＦＥＴ１１（スイッチ４）の寄生容量成分で構成してもよい。即ち、共振用のキャパシタンス成分はコンデンサ６，７でもスイッチの寄生容量成分でもよい。
【００５４】
また、図１においては、第１のスイッチ３と第２のスイッチ４においてそれぞれコンデンサ（キャパシタンス成分）を並列に接続して共振回路を構成した。これに代わり、第１のスイッチ３のみにコンデンサ（キャパシタンス成分）を並列に接続して共振回路を構成しても、第２のスイッチ４のみにコンデンサ（キャパシタンス成分）を並列に接続して共振回路を構成してもよい。あるいは、図８に示すように、コンデンサ（キャパシタンス成分）９をインダクタ５と並列接続して共振回路を構成してもよい。このようにして、第１のスイッチ３および第２のスイッチ４およびインダクタ５の少なくとも一つにコンデンサ（キャパシタンス成分）６，７，９が並列に接続されるように構成すればよい。
【００５５】
また、図９に示すように、電荷蓄積素子としてコンデンサ２０を用いてこのコンデンサ２０に負荷２１を接続して、電荷蓄積素子としてのコンデンサ２０から負荷２１に電力を供給するようにしてもよい。この場合（コンデンサ２０を介して負荷２１の電力制御を行う場合）も上記実施形態の記載内容（作用効果）は同様に成立する。
【００５６】
また、電荷蓄積素子は圧電素子２やコンデンサ２０に代わりバッテリであってもよい。
以上説明してきたように第１の実施形態は下記の特徴を有する。
制御回路８により、スイッチ３とスイッチ４を共にオフにした状態を挟んで、スイッチ４をオフにするとともにスイッチ３をオンにして直流電圧源１とスイッチ３とインダクタ５による閉回路に電流を流して直流電圧源１とインダクタ５との間で電力を転送する状態と、スイッチ３をオフにするとともにスイッチ４をオンにしてスイッチ４とインダクタ５と電荷蓄積素子（２）による閉回路に電流を流してインダクタ５と電荷蓄積素子（２）との間で電力を転送する状態とを繰り返し、かつ、スイッチ３とスイッチ４を共にオフにした状態においてスイッチのターンオフにより当該状態にしてからキャパシタンス成分（６，７，９）とインダクタ５との共振回路による共振によってこれからオンにしようとするスイッチ３，４の両端電圧が低下した時に当該スイッチ３，４をオンする。よって、スイッチング損失が低減される。また、図２７の回路構成に比べ部品点数を少なくでき、コスト・体格の面で優れている。その結果、電荷蓄積素子の電圧がゼロ以下となる昇降圧チョッパにおいて損失・コスト・体格で最適なソフトスイッチング回路構成とすることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００５７】
第１の実施の形態においては図１での符号３，４，５，６，７に示す部材を用いて回路を構成していた。これに対し本実施形態においては、図１での符号３，４，５，６，７にて示す部材による回路を一つの単位として、当該単位回路を複数設けた回路構成としている。
【００５８】
図１０は、本実施形態における電荷蓄積素子の電力制御回路である。図１０においては単数の直流電圧源１と単数の圧電素子（電荷蓄積素子）２を用いている。また、第１の単位回路は、スイッチ３ａ、スイッチ４ａ、インダクタ５ａ、コンデンサ６ａ、コンデンサ７ａから構成されている。直流電圧源１とスイッチ３ａとインダクタ５ａとが直列に接続され、また、インダクタ５ａとスイッチ４ａと圧電素子２（電荷蓄積素子）とが直列に接続されている。さらに、スイッチ３ａに対しコンデンサ６ａが並列に接続され、また、スイッチ４ａに対しコンデンサ７ａが並列に接続されている。コンデンサ６ａとインダクタ５ａにより共振回路が構成され、コンデンサ７ａとインダクタ５ａにより共振回路が構成されている。
【００５９】
一方、第２の単位回路は、スイッチ３ｂ、スイッチ４ｂ、インダクタ５ｂ、コンデンサ６ｂ、コンデンサ７ｂから構成されている。直流電圧源１とスイッチ３ｂとインダクタ５ｂとが直列に接続され、また、インダクタ５ｂとスイッチ４ｂと圧電素子２（電荷蓄積素子）とが直列に接続されている。さらに、スイッチ３ｂに対しコンデンサ６ｂが並列に接続され、また、スイッチ４ｂに対しコンデンサ７ｂが並列に接続されている。コンデンサ６ｂとインダクタ５ｂにより共振回路が構成され、コンデンサ７ｂとインダクタ５ｂにより共振回路が構成されている。
【００６０】
なお、直流電圧源１には平滑コンデンサ２５が並列に接続されている。
図１１には、第１の単位回路におけるスイッチ３ａ，４ａと、第２の単位回路におけるスイッチ３ｂ，４ｂのオン／オフのタイミングを示す。図１１において第１の単位回路（スイッチ３ａ，４ａ）と第２の単位回路（スイッチ３ｂ，４ｂ）との間でスイッチング位相として約１８０°ズラしている。つまり、図１１においてスイッチ３ａの駆動パルスにおける立ち上がりエッジとスイッチ３ｂの駆動パルスにおける立ち上がりエッジとは約１８０°位相がズレるとともに、スイッチ４ａの駆動パルスにおける立ち上がりエッジとスイッチ４ｂの駆動パルスにおける立ち上がりエッジとは約１８０°位相がズレている。このようにして、制御回路８は、第１のスイッチとインダクタと第２のスイッチとコンデンサ（キャパシタンス成分）を回路構成要素とする各単位回路における、第１のスイッチと第２のスイッチのスイッチング動作の際の位相を、各単位回路間で異なるように制御する（各回路間でスイッチング周期の位相差を設定している）。
【００６１】
これにより、出力最適化を図ることができ、入出力電圧変動の低減（リプル低減）、電圧変動の低減による損失低減が可能となる。詳しくは、入力側は直流電圧源１の電流リプルが低減され、電磁ノイズの低減を実現することができる。一方、出力側も、出力電流リプルの低減と電磁ノイズの低減が可能である。また、リプルが一定の条件においては、入出力の平滑用コンデンサ（図１０では平滑コンデンサ２５）の容量低減や圧電素子２の内部抵抗の抵抗値低減による体格・コスト低減を実現することが可能である。また、単数の電荷蓄積素子の電圧を複数の単位回路を並列接続して制御する場合（図１０の場合）、並列接続により線幅一定なら低導通損失化が可能であるとともに、図１０において電流が集合して圧電素子２に供給されるため大電流化が可能である。
【００６２】
なお、図１０において圧電素子２の代わりにコンデンサを用いてもよいことはいうまでもない。
また、図１０においてはスイッチ３ａ、３ｂ、４ａ、４ｂに並列にコンデンサ６ａ、６ｂ、７ａ、７ｂを接続したが、これに代わり、図１２に示すように、インダクタ５ａ、５ｂに並列にコンデンサ９ａ、９ｂを接続してもよいことはいうまでもない。詳しくは、第１の単位回路においてインダクタ５ａに対しコンデンサ９ａを並列接続するとともに、第２の単位回路においてインダクタ５ｂに対しコンデンサ９ｂを並列接続する。
【００６３】
以下、変形例を説明する。
図１０に代わる回路構成として、図１３に示すようにしてもよい。図１３において、各単位回路に対して独立の直流電圧源１ａ，１ｂが接続されている。即ち、直流電圧源１ａとスイッチ３ａとインダクタ５ａとが直列に接続され、また、インダクタ５ａとスイッチ４ａと圧電素子（電荷蓄積素子）２とが直列に接続されている。一方、直流電圧源１ｂとスイッチ３ｂとインダクタ５ｂとが直列に接続され、また、インダクタ５ｂとスイッチ４ｂと圧電素子（電荷蓄積素子）２とが直列に接続されている。
【００６４】
この図１３の回路構成における圧電素子２側においても同様な効果（リプル低減効果）が得られる。
また、図１０に代わる回路構成として、図１４に示すようにしてもよい。図１４において、各単位回路に対して独立に圧電素子（電荷蓄積素子）２ａ，２ｂが接続されている。即ち、直流電圧源１とスイッチ３ａとインダクタ５ａとが直列に接続され、また、インダクタ５ａとスイッチ４ａと圧電素子（電荷蓄積素子）２ａとが直列に接続されている。一方、直流電圧源１とスイッチ３ｂとインダクタ５ｂとが直列に接続され、また、インダクタ５ｂとスイッチ４ｂと圧電素子（電荷蓄積素子）２ｂとが直列に接続されている。
【００６５】
この図１４の回路構成における直流電圧源１側においても同様な効果（リプル低減効果）が得られる。
図１４に代わる回路構成として、図１５に示すようにしてもよい。図１５において、単数の直流電圧源１に対して複数のコンデンサ（電荷蓄積素子）２０ａ，２０ｂの電圧を制御することとし、さらに、図１５においては制御回路８はそれぞれのコンデンサ（電荷蓄積素子）２０ａ，２０ｂの一方の端子間電圧Ｖｏｕｔを制御する。広義には、コンデンサ（２０ａ，２０ｂ）が複数存在し、制御回路８は、任意のコンデンサ２０ａの一方の端子と任意のコンデンサ２０ｂの一方の端子との間の電圧Ｖｏｕｔを制御する。各コンデンサ（電荷蓄積素子）２０ａ，２０ｂの出力電圧の差分Ｖｏｕｔを制御することにより、出力電圧（出力形態）のバリエーションを増やすことができる。
【００６６】
また、図１６に示すようにしてもよい。図１６において、直流電圧源１とスイッチ３ａとインダクタ５ａとが直列に接続されている。また、直流電圧源１とスイッチ３ｂとインダクタ５ｂとが直列に接続されている。さらに、インダクタ５ａとスイッチ４ａとコンデンサ（電荷蓄積素子）２０とスイッチ４ｂとインダクタ５ｂが直列に接続されている。このように、各単位回路に対しコンデンサ（電荷蓄積素子）２０を直列に接続してもよい。つまり、電荷蓄積素子（２０）が単数存在し、電荷蓄積素子（２０）の端子はそれぞれ別の単位回路に接続され、制御回路８は、電荷蓄積素子の端子間の電圧Ｖｏｕｔを制御するようにしてもよい。
【００６７】
また、図１７に示すように、単数の直流電圧源１に対して複数のコンデンサ（電荷蓄積素子）２０ａ，２０ｂの電圧を制御し、それぞれのコンデンサ２０ａ，２０ｂの一方の端子間電圧を負荷２１に印加することも可能である。このとき、それぞれのコンデンサ２０ａ，２０ｂの電力制御により、負荷２１に対して任意の電力を印加することが可能である。広義には、コンデンサ（２０ａ，２０ｂ）が複数存在し、任意のコンデンサ２０ａの一方の端子と任意のコンデンサ２０ｂの一方の端子に負荷２１を接続し、負荷２１に電力を供給する。よって、コンデンサ２０ａ，２０ｂを介して負荷２１の電力制御を行うことができる。
【００６８】
また、図１８に示すように、図１６でのコンデンサ（電荷蓄積素子）２０の両端子間電圧を負荷２１に印加することも可能である。つまり、電荷蓄積素子（２０）が単数存在し、電荷蓄積素子（２０）の端子はそれぞれ別の単位回路に接続され、電荷蓄積素子（２０）に負荷２１を接続し、負荷２１に電力を供給するようにしてもよい。図１８の場合、コンデンサ２０を介して負荷２１の電力制御を行うことができる。
【００６９】
さらに、図１９に示すように、３個のコンデンサ（電荷蓄積素子）２０ａ，２０ｂ，２０ｃのそれぞれの一方の端子を、３相回転機などの３相負荷２２に接続することも可能である。このとき、３相負荷２２の各相間電圧ΔＶ１，ΔＶ２，ΔＶ３に約１２０°位相の異なった正弦波電圧が印加されるように、各コンデンサ（電荷蓄積素子）２０ａ，２０ｂ，２０ｃの出力電圧を制御することが可能である。また、３相負荷２２が回転機の場合、図２１に示す従来の３相ＰＷＭ制御２レベルインバータでは、直流電圧源電圧が高電圧になるほど、モータ端子へのサージ電圧印加が問題となっていた。これに対し、図１９における構成（本回路方式）においては、３相負荷２２には正弦波状の電圧が印加されるため、サージ電圧による諸問題は解決される。
【００７０】
また、３相負荷２２がスター結線の場合、直流電圧源１のマイナス端子と３相負荷２２の中性点はショートさせてもよい。
また、図１９の変形例として、図２０に示すように、３相負荷２２における第１の端子と第２の端子間（ΔＶ１印加用）にコンデンサ２３ａを、第２の端子と第３の端子間（ΔＶ２印加用）にコンデンサ２３ｂを、第１の端子と第３の端子間（ΔＶ３印加用）にコンデンサ２３ｃを、それぞれ接続してもよい。図２０の場合においても、３相負荷２２がスター結線の場合、直流電圧源１のマイナス端子と３相負荷２２の中性点はショートさせてもよい。
【００７１】
以上説明してきたように第２の実施形態は下記の特徴を有する。
図１での第１のスイッチ３とインダクタ５と第２のスイッチ４とコンデンサ（キャパシタンス成分）６，７を回路構成要素とする単位回路が複数形成され、各単位回路に対し単数または複数の直流電圧源１および単数または複数の圧電素子（電荷蓄積素子）２を接続した。つまり、図１の第１の実施形態における回路構成から直流電圧源１と圧電素子（電荷蓄積素子）２を除いた回路を単位として、システムが複数の単位回路で構成され、単数あるいは複数の直流電圧源１により、単数あるいは複数の圧電素子（電荷蓄積素子）２の電力を任意に制御する。これにより、出力形態のバリエーション向上や、出力最適化や高電圧化が可能になる。また、各単位回路を構成するスイッチのスイッチングの位相を各単位回路間で異なるように制御することにより、入出力電圧変動の低減、電圧変動の低減による損失低減（および小型化、低コスト化）を可能とする。また、単数の圧電素子（電荷蓄積素子）２の電圧を複数の単位回路を並列接続して制御する場合、並列接続による低導通損失化、大電流化が可能となる。
【００７２】
また、圧電素子（電荷蓄積素子）２が複数存在し、任意の第１の電荷蓄積素子の一方の端子と任意の第２の電荷蓄積素子の一方の端子間の電圧を制御する。これによっても電荷蓄積素子が単数の場合よりも、出力形態のバリエーション向上や、高電圧化が可能になる。
【００７３】
このようにして、複数の単位回路を用いたシステムにおいて、各単位回路を統合制御する最適なものとなる。
また、これまでの説明において、力行動作のみ行ったり、回生動作のみ行ったり、力行動作と回生動作の両方を行ってもよいことはいうまでもない。さらに、第２の実施形態において、一つの単位回路で力行を行い、他の単位回路で回生を行ってもよい（例えば、図１３において上側の単位回路で力行を行い、下側の単位回路で回生を行う）。
【図面の簡単な説明】
【００７４】
【図１】第１の実施形態における電荷蓄積素子の電力制御回路の構成を示す回路図。
【図２】電荷蓄積素子の電力制御回路の動作を示すタイミング、電圧、電流波形図。
【図３】各モードにおける通電経路を示す回路図。
【図４】回生動作を行うときのタイミング、電圧、電流波形図。
【図５】ＭＯＳＦＥＴを用いた場合の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図６】ＭＯＳＦＥＴを用いた場合の動作を示すタイミング、電圧、電流波形図。
【図７】正弦波出力波形およびインダクタ電流波形を示す波形図。
【図８】電荷蓄積素子の電力制御回路の構成を示す回路図。
【図９】電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１０】第２の実施形態における電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１１】スイッチのオン／オフタイミングを示すタイムチャート。
【図１２】電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１３】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１４】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１５】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１６】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１７】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１８】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図１９】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図２０】変形例の電荷蓄積素子の電力制御回路の構成を示す回路図。
【図２１】比較のための３相ＰＷＭ制御２レベルインバータの回路図。
【図２２】背景技術を説明するための昇降圧チョッパ回路の回路図。
【図２３】背景技術を説明するための昇降圧チョッパ回路の回路図。
【図２４】背景技術を説明するための昇降圧チョッパ回路の回路図。
【図２５】背景技術を説明するための昇降圧チョッパ回路の回路図。
【図２６】背景技術を説明するための昇降圧チョッパ回路の回路図。
【図２７】昇降圧チョッパ回路の回路図。
【符号の説明】
【００７５】
１…直流電圧源、１ａ…直流電圧源、１ｂ…直流電圧源、２…圧電素子、２ａ…圧電素子、２ｂ…圧電素子、３…第１のスイッチ、３ａ…スイッチ、３ｂ…スイッチ、４…第２のスイッチ、４ａ…スイッチ、４ｂ…スイッチ、５…インダクタ、５ａ…インダクタ、５ｂ…インダクタ、６…コンデンサ、６ａ…コンデンサ、６ｂ…コンデンサ、７…コンデンサ、７ａ…コンデンサ、７ｂ…コンデンサ、８…制御回路、９…コンデンサ、９ａ…コンデンサ、９ｂ…コンデンサ、１０…ＭＯＳＦＥＴ、１１…ＭＯＳＦＥＴ、１２…ダイオード、１３…ダイオード、２０…コンデンサ、２０ａ…コンデンサ、２０ｂ…コンデンサ、２１…負荷。
【図１】
2006136125.tif 000003
【図２】
2006136125.tif 000004
【図３】
2006136125.tif 000005
【図４】
2006136125.tif 000006
【図５】
2006136125.tif 000007
【図６】
2006136125.tif 000008
【図７】
2006136125.tif 000009
【図８】
2006136125.tif 000010
【図９】
2006136125.tif 000011
【図１０】
2006136125.tif 000012
【図１１】
2006136125.tif 000013
【図１２】
2006136125.tif 000014
【図１３】
2006136125.tif 000015
【図１４】
2006136125.tif 000016
【図１５】
2006136125.tif 000017
【図１６】
2006136125.tif 000018
【図１７】
2006136125.tif 000019
【図１８】
2006136125.tif 000020
【図１９】
2006136125.tif 000021
【図２０】
2006136125.tif 000022
【図２１】
2006136125.tif 000023
【図２２】
2006136125.tif 000024
【図２３】
2006136125.tif 000025
【図２４】
2006136125.tif 000026
【図２５】
2006136125.tif 000027
【図２６】
2006136125.tif 000028
【図２７】
2006136125.tif 000029