(57)【要約】      （修正有）【課題】ＤＣ／ＤＣコンバータ用の高速応答のデジタル制御システムを提供する。【解決手段】  １つのＤＣ／ＤＣコンバータ用の１つの閉ループ制御システムであって、第一の１つのＤＣ電圧を受け取り、次いで、第二の１つのＤＣ電圧を生成する１つのＤＣ／ＤＣコンバータを備える。第一と第二の複数のインダクタンスを備える。１つの制御モジュールが、上記第二のＤＣ電圧を受け取り、少なくとも１つの制御信号を生成して、上記第一と第二の複数のインダクタンスの充電または放電のうちの一方を行う。第一のモードの間、上記制御モジュールは上記第一と第二の複数のインダクタンスのうちの一方のインダクタンスを交互に充電し、上記第一と第二の複数のインダクタンスのうちの他方のインダクタンスの放電を行う。第二のモードの間、上記制御モジュールは、上記第一と第二の双方のインダクタンスの充電または放電のうちの一方を行う。【選択図】図２
2006034091.tif 000002
【特許請求の範囲】
【請求項１】
１つのＤＣ／ＤＣコンバータ用の１つの閉ループ制御システムであって、
第一の１つのＤＣ電圧を受け取り、次いで第二の１つのＤＣ電圧を生成する１つのＤＣ／ＤＣコンバータであって、第一と第二の複数のインダクタンスを備えた該ＤＣ／ＤＣコンバータと、
前記ＤＣ／ＤＣコンバータと通じ、前記第二のＤＣ電圧を受け取り、前記第一と第二の複数のインダクタンスの充電または放電のうちの一方を行うために、少なくとも１つの制御信号を生成する１つの制御モジュールとを備えた閉ループ制御システムにおいて、
前記制御モジュールが第一と第二の複数のモードを有し、前記第一のモードの間、前記制御モジュールが前記第一と第二の複数のインダクタンスのうちの一方のインダクタンスを交互に充電し、前記第一と第二の複数のインダクタンスのうちの他方のインダクタンスの放電を行い、さらに、前記第二のモードの間、前記制御モジュールが前記第一と第二の双方のインダクタンスの充電または放電のうちの一方を行うことを特徴とするＤＣ／ＤＣコンバータ用閉ループ制御システム。
【請求項２】
前記ＤＣ／ＤＣコンバータにおいて１つの過渡状態が生じたとき、前記制御モジュールが前記第二のモードを開始し、前記第二のＤＣ電圧が第一の１つの予め定められた電圧よりも大きいか、あるいは、第二の１つの予め定められた電圧以下であるかのいずれかであるとき、前記制御モジュールが前記過渡状態を検出する請求項１に記載の閉ループ制御システム。
【請求項３】
前記第二のモードの間、前記第二のＤＣ電圧が、前記第一の予め定められた電圧未満で、かつ、前記第二の予め定められた電圧よりも大きくなるとき、前記制御モジュールが前記第一のモードを開始する請求項２に記載の閉ループ制御システム。
【請求項４】
前記第二の電圧が前記第一の予め定められた電圧よりも大きくなるとき、前記制御モジュールが前記第一と第二の双方のインダクタンスの放電を行う請求項２に記載の閉ループ制御システム。
【請求項５】
前記第二のＤＣ電圧が前記第二の予め定められた電圧未満のとき、前記制御モジュールが前記第一と第二の双方のインダクタンスの充電を行う請求項２に記載の閉ループ制御システム。
【請求項６】
前記ＤＣ／ＤＣコンバータが１つの出力キャパシタンスを備え、前記出力キャパシタンスの中を通る電流が、第一の１つの予め定められた電流よりも大きいか、第二の１つの予め定められた電流以下のうちの一方であるとき、前記制御モジュールが前記過渡状態を検出する請求項２に記載の閉ループ制御システム。
【請求項７】
前記第二のモードの間、前記電流が前記第一の予め定められた電流未満で、かつ、前記第二の予め定められた電流よりも大きくなるとき、前記制御モジュールが前記第一のモードを開始する請求項６に記載の閉ループ制御システム。
【請求項８】
前記電流が前記第二の予め定められた電流未満のとき、前記制御モジュールが前記第一と第二の双方のインダクタンスの充電を行う請求項６に記載の閉ループ制御システム。
【請求項９】
前記電流が前記第一の予め定められた電流よりも大きくなるとき、前記制御モジュールが前記第一と第二の双方のインダクタンスの放電を行う請求項６に記載の閉ループ制御システム。
【請求項１０】
前記制御モジュールが前記第二のＤＣ電圧の１つの変化率に基づいて前記電流を確定し、前記変化率が１つの予め定められた変化率よりも大きくなるとき、前記電流が、前記第一の予め定められた電流よりも大きくなるか、あるいは、前記第二の予め定められた電流以下となる請求項６に記載の閉ループ制御システム。
【請求項１１】
１つの予め定められた時間の間、前記第二のＤＣ電圧の１つの平均値に基づいて前記制御モジュールが前記電流を確定する請求項６に記載の閉ループ制御システム。
【請求項１２】
前記第二のモードの間、前記制御モジュールが、１つの予め定められた時間の後、前記第一のモードを開始する請求項１に記載の閉ループ制御システム。
【請求項１３】
前記ＤＣ／ＤＣコンバータが１つの出力キャパシタンスを備え、前記制御モジュールが前記第一と第二の双方のインダクタンスの放電を行うとき、前記出力キャパシタンスが放電を行う請求項１に記載の閉ループ制御システム。
【請求項１４】
前記ＤＣ／ＤＣコンバータが出力キャパシタンスを備え、前記制御モジュールが前記第一と第二の双方のインダクタンスの充電を行うとき、前記出力キャパシタンスが充電を行う請求項１に記載の閉ループ制御システム。
【請求項１５】
請求項１に記載の閉ループ制御システムであって、前記ＤＣ／ＤＣコンバータが、
第一、第二、第三および第四のスイッチを備え、
その場合、前記第一と第三のスイッチの第二の複数の端子が前記第二と第四のスイッチの第一の端子とそれぞれ通じ、前記第一と第三のスイッチの第一の複数の端子が通じ、前記第二と第四のスイッチの第二の端子が通じ、前記第一のインダクタンスの第一の１つの終端部が、前記第三のスイッチの前記第二の端子および前記第四のスイッチの前記第一の端子と通じ、前記第二のインダクタンスの第一の１つの終端部が、前記第一のスイッチの前記第二の端子および前記第二のスイッチの前記第一の端子と通じ、前記第一と第二の複数のインダクタンスの第二の複数の終端部が通じている閉ループ制御システムにおいて、前記ＤＣ／ＤＣコンバータが、
前記第一と第二の複数のインダクタンスの前記第二の複数の終端部と通じている第一の１つの終端部と、前記第二と第四のスイッチの前記第二の複数の端子と通じている第二の１つの終端部とを有するキャパシタンスを備えたことを特徴とする閉ループ制御システム。
【請求項１６】
前記制御モジュールが、前記第一、第二、第三および第四のスイッチの複数の制御端子とそれぞれ通じている第一、第二、第三および第四の複数の制御信号を生成する請求項１５に記載の閉ループ制御システム。
【請求項１７】
前記制御モジュールが、前記第一のインダクタンスの充電を行うために、前記第三と第四の複数の制御信号をアサートし、次いで、前記第二のインダクタンスの充電を行うために、前記第一と第二の複数の制御信号をアサートする請求項１６に記載の閉ループ制御システム。
【請求項１８】
前記第一と第三のスイッチの前記第一の複数の端子に前記第一のＤＣ電圧を入力する請求項１５に記載の閉ループ制御システム。
【請求項１９】
前記キャパシタンスの前記第一の終端部から前記第二のＤＣ電圧を参照する請求項１５に記載の閉ループ制御システム。
【請求項２０】
前記ＤＣ／ＤＣコンバータが１つの電流源を備え、前記電流源の第一の１つの終端部が、前記第一と第二の複数のインダクタンスの前記第二の終端部並びに前記キャパシタンスの前記第一の終端部と通じ、前記電流源の第二の１つの終端部が、前記第二と第四のスイッチの前記第二の複数の端子並びに前記キャパシタンスの前記第二の終端部と通じていることを特徴とする請求項１５に記載の閉ループ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、"低損失ＤＣ／ＤＣコンバータ"と題する２００３年７月１５日出願の米国特許出願第１０／６２１，０５８号と、２００３年１０月２４日出願の米国特許出願第１０／６９３，７８７号の１つの一部継続である"デジタル低ドロップアウトレギュレータ"と題する２００４年１月８日出願の米国特許出願第１０／７５４，１８７号と、"電圧レギュレータ"と題する２００４年３月２６日出願の米国特許出願第１０／８１０，４５２号とに関する。上記複数の出願の複数の開示はその全体がすべて本願で援用される。
【０００２】
本発明は複数のＤＣ／ＤＣコンバータに関し、特に、複数のＤＣ／ＤＣコンバータ用の複数のデジタル制御システムに関する。
【背景技術】
【０００３】
複数のＤＣ／ＤＣコンバータは、反転及び／又は整流を用いて１つの第一レベルのＤＣ電圧を１つの第二レベルのＤＣ電圧に変換する電子デバイスである。例えば、１つのＤＣ／ＤＣコンバータは、ＤＣ電圧をステップアップしたものであってもよいし、ＤＣ電圧をステップダウンしたものであってもよいし、あるいは、ＤＣ電圧のステップアップとステップダウンの双方を行う能力を有するものであってもよい。ＤＣ／ＤＣコンバータは一般に１または２以上の複数のインダクタを備える。複数のインダクタは複数の磁場に基づいて動作する回路素子である。この磁場のソースは運動中の電荷すなわち電流である。電流が時間と共に変動すれば、誘起される磁場も時間と共に変動する。１つの時変磁場が、この磁場によってリンクされた導体内に１つの電圧を誘起する。
【０００４】
図１Ａを参照すると、１つのＤＣ／ＤＣコンバータ１０が１つのインダクタ１２を備える。複数のＤＣ／ＤＣコンバータ１０内の複数のインダクタ１２は、一般に少なくとも１つのスイッチおよび少なくとも１つのコンデンサと通じている。例えば、上記スイッチは１つのトランジスタであってもよく、また、上記コンデンサは、上記ＤＣ／ＤＣコンバータ１０の１つの出力電圧のフィルタを行う１つの出力コンデンサであってもよい。インダクタ１２が充電または放電を行う時点を制御するために、１つの制御モジュールがスイッチと通じていてもよい。例えば、スイッチがオンのとき、入力電流はインダクタ１２の磁場を形成しながら、スイッチとインダクタ１２との中を通ってコンデンサまで流れることができる。スイッチがオフのとき、インダクタ１２は電流の低下を妨げて、コンデンサへ電流を供給する。
【０００５】
次に図１Ｂおよび１Ｃを参照すると、１または２以上の導体が、接続されたインダクタ回路１４と１６とをそれぞれ形成する。図１Ｂでは、第一と第二の導体が同じ磁心を貫通し、ほぼ１に等しい１つの結合係数を持つ相互結合を示す。図１Ｃでは、１つの単一導体が２乃至３回以上貫通し、ほぼ１に等しい１つの結合係数を持つ相互結合を示す。当業者であればさらに別の複数のインダクタ回路を用いることも可能であることを理解することができる。図１Ｂと１Ｃでは、接続されたインダクタ回路１４と１６とがＤＣ／ＤＣコンバータ１８と２０とにそれぞれ実装されている。接続されたインダクタ回路１４と１６とを用いるＤＣ／ＤＣコンバータ１８と２０とは小さな電圧リップルと高い効率とで１つの高速の応答を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
複数のスイッチのオンとオフとを行い、複数のインダクタが充電と放電とを行うのに使用する１つのレートを調整するために、複数のＤＣ／ＤＣコンバータ内の複数の制御モジュールによって複数の制御信号が生成される。一般に複数の制御信号は、複数の予め定められた出力電圧を得るために複数の固定周波数と複数のデューティサイクルとを有する。しかし、制御モジュールが１つの固定周波数とデューティサイクルとで複数の制御信号を維持している場合、制御モジュールは変化する複数の回路状態に適合することができなくなる。
【課題を解決するための手段】
【０００７】
本発明に準拠する１つのＤＣ／ＤＣコンバータ用の１つの閉ループ制御システムが、第一の１つのＤＣ電圧を受け取り、第二の１つのＤＣ電圧を生成する１つのＤＣ／ＤＣコンバータを備える。上記ＤＣ／ＤＣコンバータは第一と第二の複数のインダクタンスを備える。１つの制御モジュールが、上記ＤＣ／ＤＣコンバータと通じ、上記第二のＤＣ電圧を受け取り、上記第一と第二の複数のインダクタンスの充電または放電のうちの一方を行うために少なくとも１つの制御信号を生成する。上記制御モジュールは第一と第二の複数のモードを有する。上記第一のモードの間、上記制御モジュールは上記第一と第二の複数のインダクタンスのうちの一方のインダクタンスを交互に充電し、次いで、上記第一と第二の複数のインダクタンスのうちの他方のインダクタンスの放電を行う。上記第二のモードの間、制御モジュールは上記第一と第二の双方のインダクタンスの充電と放電とのうちの一方の動作を行う。
【０００８】
別の複数の特徴として、ＤＣ／ＤＣコンバータにおいて１つの過渡状態が生じたとき、制御モジュールは第二のモードを開始する。上記第二のＤＣ電圧が、第一の１つの予め定められた電圧よりも大きいか、第二の１つの予め定められた電圧以下であるかのいずれかであるとき、制御モジュールは上記過渡状態を検出する。上記第二のモードの間、上記第二のＤＣ電圧が、上記第一の予め定められた電圧未満で、かつ、上記第二の予め定められた電圧よりも大きくなるとき、制御モジュールは上記第一のモードを開始する。上記第二の電圧が第一の予め定められた電圧よりも大きくなるとき、制御モジュールは上記第一と第二の双方のインダクタンスの放電を行う。上記第二のＤＣ電圧が上記第二の予め定められた電圧未満のとき、制御モジュールは上記第一と第二の双方のインダクタンスの充電を行う。
【０００９】
本発明のさらに別の複数の特徴として、ＤＣ／ＤＣコンバータは１つの出力キャパシタンスを備える。出力キャパシタンスの中を通る電流が、第一の１つの予め定められた電流よりも大きいか、第二の１つの予め定められた電流以下かのいずれか一方であるとき、制御モジュールは過渡状態を検出する。第二のモードの間、電流が、上記第一の予め定められた電流未満で、かつ、上記第二の予め定められた電流よりも大きくなるとき、制御モジュールは第一のモードを開始する。電流が上記第二の予め定められた電流未満のとき、制御モジュールは第一と第二の双方のインダクタンスの充電を行う。電流が上記第一の予め定められた電流よりも大きくなるとき、制御モジュールは第一と第二の双方のインダクタンスの放電を行う。制御モジュールは第二のＤＣ電圧の１つの変化率に基づいて電流を決定する。この変化率が１つの予め定められた変化率よりも大きくなったとき、電流は上記第一の予め定められた電流よりも大きいか、上記第二の予め定められた電流以下かのいずれか一方になる。制御モジュールは、１つの予め定められた時間の間、第二のＤＣ電圧の１つの平均値に基づいて電流を決定する。
【００１０】
さらに別の複数の特徴として、第二のモードの間、制御モジュールは１つの予め定められた時間の後、第一のモードを開始する。ＤＣ／ＤＣコンバータは１つの出力キャパシタンスを備える。制御モジュールが第一と第二の双方のインダクタンスの放電を行うとき、出力キャパシタンスは放電を行う。ＤＣ／ＤＣコンバータは１つの出力キャパシタンスを備える。制御モジュールが第一と第二の双方のインダクタンスの充電を行うとき、出力キャパシタンスは充電を行う。
【００１１】
本発明のさらに別の複数の特徴として、ＤＣ／ＤＣコンバータは第一、第二、第三および第四のスイッチを備える。第一と第三のスイッチの第二の複数の端子は第二と第四のスイッチの第一の複数の端子とそれぞれ通じている。第一と第三のスイッチの第一の複数の端子は通じている。第二と第四のスイッチの第二の複数の端子は通じている。第一のインダクタンスの第一の１つの終端部は第三のスイッチの第二の端子および第四のスイッチの第一の端子と通じている。第二のインダクタンスの第一の１つの終端部は第一のスイッチの第二の端子および第二のスイッチの第一の端子と通じている。第一と第二の複数のインダクタンスの第二の複数の終端部とは通じている。１つのキャパシタンスが、第一と第二の複数のインダクタンスの第二の複数の終端部と通じている第一の１つの終端部を有し、さらに、第二と第四のスイッチの第二の複数の端子と通じている第二の１つの終端部を有する。
【００１２】
さらに別の複数の特徴として、第一、第二、第三および第四の複数のスイッチは複数のトランジスタを備える。制御モジュールは、第一、第二、第三および第四のスイッチの複数の制御端子とそれぞれ通じている第一、第二、第三および第四の複数の制御信号を生成する。制御モジュールは、第一のインダクタンスの充電を行うために、第三と第四の複数の制御信号をアサートし、第二のインダクタンスの充電を行うために、第一と第二の複数の制御信号をアサートする。第一と第三のスイッチの第一の複数の端子に第一のＤＣ電圧が入力される。第二のＤＣ電圧がキャパシタンスの第一の終端部から参照される。ＤＣ／ＤＣコンバータは１つの電流源を備える。上記電流源の第一の１つの終端部が第一と第二の複数のインダクタンスの第二の終端部と通じ、上記キャパシタンスの上記第一の終端部と上記電流源の第二の１つの終端部とが第二と第四のスイッチの第二の複数の端子並びに上記キャパシタンスの第二の単数の終端部と通じている。
【００１３】
本発明のさらに別の複数の適用領域は、本明細書で以下に行う詳細な説明から明らかになる。この詳細な説明および複数の具体例は、本発明の好ましい実施形態を示すものではあるが、単に例示を行う複数の目的を意図するものにすぎず、本発明の範囲の限定を意図するものではないことを理解されたい。
【発明を実施するための最良の形態】
【００１４】
以下の好ましい実施形態についての説明は本質的に例示的なものにすぎず、決して、本発明を限定したり、本発明の適用や複数の利用を限定したりすることを意図するものではない。明瞭さを旨として、図面では、同様の要素を特定するために同じ複数の参照番号を用いることにする。本願明細書で使用されているように、用語モジュールは、１または２以上のソフトウェアやファームウェアの複数のプログラム、組み合わせ論理回路及び／又は機能を提供するその他の好適な複数のコンポーネントを実装する１つの特定用途向け集積回路（ＡＳＩＣ）と、１つの電子回路と、（共用、専用あるいはグループの）１つのプロセッサ並びにメモリとを参照する。
【００１５】
次に図２を参照すると、ＤＣ／ＤＣコンバータ３０用の開ループ制御システム２８は制御モジュール３２を備える。ＤＣ／ＤＣコンバータ３０は第一、第二、第三および第四の複数のトランジスタ３４、３６、３８、４０をそれぞれ備える。第一と第三の複数のトランジスタ３４と３８のソース（すなわち第二の端子）は、それぞれ、第二と第四の複数のトランジスタ３６と４０の複数のドレイン（すなわち第一の端子）とそれぞれ通じている。第一と第三の複数のトランジスタ３４と３８の複数のドレインはそれぞれ通じ、第二と第四の複数のトランジスタ３６と４０の複数のソースはそれぞれ通じている。
【００１６】
第一と第二の複数のインダクタ４２と４４とは１つの接続されたインダクタ回路４６をそれぞれ形成する。第一のインダクタ４６の第一の１つの終端部は、第三のトランジスタ３８のソース並びに第四のトランジスタ４０のドレインと通じている。第二のインダクタ４４の第一の終端部は第一のトランジスタ３４のソース並びに第二のトランジスタ３６のドレインと通じている。第一と第二の複数のインダクタ４２と４４との第二の複数の終端部はそれぞれ通じている。１つのコンデンサ４８の第一の１つの終端部は、第一と第二の複数のインダクタ４２と４４との第二の複数の終端部とそれぞれ通じている。
【００１７】
コンデンサ４８の第二の１つの終端部が、第二と第四の複数のトランジスタ３６と４０のソースとそれぞれ通じている。１つの電流源５０の第一の１つの終端部は、コンデンサ４８の第一の終端部並びに第一と第二の複数のインダクタ４２と４４との第二の複数の終端部とそれぞれ通じている。電流源５０の第二の１つの終端部は、第二と第四の複数のトランジスタ３６と４０の複数のソースとそれぞれ通じ、さらに、コンデンサ４８の第二の終端部と通じている。ＤＣ／ＤＣコンバータ３０の１つの入力ＤＣ電圧５２（ｖｉｎ）は、第一と第三の複数のトランジスタ３４と３８の複数のドレインとそれぞれ通じている。ＤＣ／ＤＣコンバータ３０の１つの出力ＤＣ電圧５４（ｖｏｕｔ）は、第一と第二の複数のインダクタ４２と４４との第二の複数の終端部からそれぞれ参照され、さらに、コンデンサ４８の第一の終端部並びに電流源５０の第一の終端部から参照される。
【００１８】
制御モジュール３２は、第一、第二、第三および第四の複数の制御信号Ｕ２、Ｄ２、Ｕ１、Ｄ１を生成し、これらの制御信号は、第一、第二、第三および第四の複数のトランジスタ３４、３６、３８、４０の複数のゲート（すなわち複数の制御端子）とそれぞれ通じている。制御モジュール３２は、第三と第四の複数の制御信号Ｕ１とＤ１とをそれぞれハイ（またはロー）にセットすることにより第一のインダクタ４２の充電を行い、さらに、第三と第四の複数の制御信号Ｕ１とＤ１とをそれぞれロー（またはハイ）にセットすることにより第一のインダクタ４２の放電を行う。
【００１９】
制御モジュール３２は、第一と第二の複数の制御信号Ｕ２とＤ２とをそれぞれハイ（またはロー）にセットすることにより第二のインダクタ４４の充電を行い、第一と第二の複数の制御信号Ｕ２とＤ２とをそれぞれロー（またはハイ）にセットすることにより第二のインダクタ４４の放電を行う。上記複数の制御信号の１つの周波数とデューティサイクルとに基づいて、ＤＣ／ＤＣコンバータ３０は、入力ＤＣ電圧５２とは異なる１つのレベルにある出力ＤＣ電圧５４に入力ＤＣ電圧５２を変換する。
【００２０】
次に図３を参照すると、６２によってそれぞれ示される第三と第四の複数の制御信号Ｕ１とＤ１との複数の信号波形、並びに、６４によってそれぞれ示される第一と第二の複数の制御信号Ｕ２とＤ２との複数の信号波形が方形波として示されている。制御モジュール３２は、１つの予め定められた周波数とデューティサイクルとで、第一、第二、第三および第四の複数の制御信号Ｕ２、Ｄ２、Ｕ１、Ｄ１の複数の信号波形をそれぞれ維持し、その結果ＤＣ／ＤＣコンバータ３０は１つの所望の電圧を生成するようになる。第三と第四の複数の制御信号Ｕ１とＤ１との複数の信号波形６２はそれぞれ第一と第二の複数の制御信号Ｕ２とＤ２との複数の信号波形６４のそれぞれに対して相補的である（すなわち１８０°位相を異にする）。したがって、第一のインダクタ４２が充電を行うとき、第二のインダクタ４４は放電を行うことになる。同様に、第一のインダクタ４２が放電を行うとき、第二のインダクタ４４は充電を行うことになる。
【００２１】
図２の開ループ制御システム２８の利点として、ＤＣ／ＤＣコンバータ３０が１つの高い効率を有し、１つの小さな電圧リップルを生成するという点が挙げられる。ＤＣ／ＤＣコンバータ３０は比較的高速の応答も行い、これによってコンデンサ４８はサイズの点でさらに小型化が可能となる。さらに、制御モジュール３２は、１つの固定周波数とデューティサイクルとで、第一、第二、第三および第四の複数の制御信号Ｕ２、Ｄ２、Ｕ１、Ｄ１の複数の信号波形をそれぞれ維持する。したがって、開ループ制御システム２８の場合、通常の動作中、追加の制御処理が不要となる。
【００２２】
しかし、それぞれ第三と第四の複数の制御信号Ｕ１とＤ１用の、並びに、それぞれ第一と第二の複数の制御信号Ｕ２とＤ２の複数の信号波形の位相が、１つの制御された時間の間オーバーラップできるという利点が生じる。例えば、１つの制御された時間の間、制御信号の同相処理が可能となることにより有効なインダクタのサイズが小さくなり、ＤＣ／ＤＣコンバータ３０内で１つのさらに高速の応答が生成される。これによってサイズの点でコンデンサ４８のさらなる小型化が可能となる。しかし、制御信号の同相処理があまりに長い間続く場合、第一と第二の複数のインダクタ４２と４４とにそれぞれ過電流が充電される可能性があり、ＤＣ／ＤＣコンバータ３０のパフォーマンスに不利な影響を与えることになる。したがって、どの条件下で制御信号の同相処理を開始し、どれだけの時間この同相処理を行うかの判定を行うことが必要となる。
【００２３】
次に図４を参照すると、本発明に基づくＤＣ／ＤＣコンバータ３０用の１つの閉ループ制御システム７２が示されている。制御モジュール３２の１つの入力部はＤＣ／ＤＣコンバータ３０の出力ＤＣ電圧５４を受け取る。制御モジュール３２は、第一と第二の複数のインダクタ４２と４４とから電圧信号ＶＸ１とＶＸ２とをそれぞれ受け取る。例えば、第一と第二の複数のインダクタ４２と４４との１つのバランスをそれぞれ検知するために、制御モジュール３２は電圧信号ＶＸ１とＶＸ２とに基づいて１つの電流推定を行ってもよい。
【００２４】
制御モジュール３２は、第三と第四の複数の制御信号Ｕ１とＤ１とに対する信号波形の位相が、それぞれ第一と第二の複数の制御信号Ｕ２とＤ２との複数の信号波形の位相に対して通常の動作中それぞれ相補的であることを保証するものである。１つの大きな電圧または過渡電流が出力ＤＣ電圧５４に基づいてＤＣ／ＤＣコンバータ３０で検出されたとき、制御信号の制御モジュール３２は同相処理を開始する。
【００２５】
１つの実施形態例では、出力ＤＣ電圧５４の１つの値が予め定められた範囲の外にあるとき、制御信号の制御モジュール３２は制御信号の同相処理を開始する。例えば、出力ＤＣ電圧５４の値が、第一の１つの予め定められた電圧よりも大きくなったとき、制御モジュール３２は複数の制御信号の複数の信号波形をロー（またはハイ）にセットする。これによって第一と第二の複数のインダクタ４２と４４の双方がそれぞれ放電を行うことが可能となる。出力ＤＣ電圧５４の値が第二の１つの予め定められた電圧よりも小さくなったとき、制御モジュール３２は複数の制御信号の複数の信号波形をハイ（またはロー）にセットする。これによって第一と第二の複数のインダクタ４２と４４の双方がそれぞれ充電を行うことが可能となる。
【００２６】
出力ＤＣ電圧５４の値が予め定められた範囲内にもどったとき、制御モジュール３２は制御信号の相補処理へ戻ることができる。上記とは別に、制御モジュール３２は１つの予め定められた時間の後、制御信号の相補処理へ戻ってもよい。１つの実施形態例では、上記予め定められた時間は、ＤＣ／ＤＣコンバータ３０内の１つの電流または電圧の大きさなどの１または２以上の回路状態の関数である。
【００２７】
出力ＤＣ電圧５４が予め定められた範囲内にある場合、コンデンサ４８の中を流れる電流ｌｃは、そのまま過度に高い電流であっても、過度に低い電流であってもよい。したがって、コンデンサ４８の中を流れる電流の１つの値が１つの予め定められた範囲の外にあるとき、別の実施形態例では制御モジュール３２は制御信号の同相処理を開始する。例えば、コンデンサ４８の中を流れる電流が第一の１つの予め定められた電流よりも大きくなるとき、制御モジュール３２は複数の制御信号の複数の信号波形をロー（またはハイ）にセットする。これによって第一と第二の複数のインダクタ４２と４４の双方はそれぞれ放電を行うことが可能となる。
【００２８】
コンデンサ４８の中を流れる電流が第二の１つの予め定められた電流よりも小さくなるとき、制御モジュール３２は複数の制御信号の複数の信号波形をハイ（またはロー）にセットする。これによって第一と第二の複数のインダクタ４２と４４の双方がそれぞれ充電を行うことが可能となる。コンデンサ４８の中を流れる電流が予め定められた範囲内にもどったとき、電圧しきい値の場合のように、制御モジュール３２は制御信号の相補処理へ戻ってもよい。上記とは別に、制御モジュール３２は、１つの予め定められた時間の後、制御信号の相補処理へ戻ってもよい。
【００２９】
次に図５を参照すると、制御モジュール３２は、出力ＤＣ電圧５４（ｖｏｕｔ）に基づいてコンデンサ４８の中を流れる電流ｌｃを推定する。コンデンサ４８の中を流れる電流は出力ＤＣ電圧５４の変化率に比例する。したがって、制御モジュール３２は、第一の１つの予め定められた電圧（ＶＬ１またはＶＬ２）から第二の１つの予め定められた電圧（ＶＬ１またはＶＬ２）まで、８０によって示される出力ＤＣ電圧５４の場合に要する時間量Ｔｃｒｏｓｓの増減を計算することになる。図５に示す実施形態例では、出力ＤＣ電圧５４は、８２によって示される第一の１つの予め定められた電圧（ＶＬ１）から、８４により示される第二の１つの予め定められた電圧（ＶＬ２）まで低下する。
【００３０】
Ｔｃｒｏｓｓの値が減少するにつれてｖｏｕｔの勾配は増加するが、この勾配はコンデンサ４８の中を流れる電流の１つの増加値に対応するものである。同様に、Ｔｃｒｏｓｓの値が増加するにつれてｖｏｕｔの勾配は減少するが、この減少はコンデンサ４８の中を流れる電流の減少値に対応するものである。したがって、Ｔｃｒｏｓｓを１つの予め定められた時間と比較することにより、制御モジュール３２は、コンデンサ４８の中を流れる電流がいつ予め定められた範囲の外に存在するようになるかの判定を行うことになる。上記とは別に、制御モジュール３２は、１つの予め定められた時間の間ｖｏｕｔの１つの平均値に基づいてコンデンサ４８の中を流れる電流を推定してもよい。
【００３１】
次に図６を参照すると、９２で示される第三と第四の複数の制御信号Ｕ１とＤ１との信号波形の位相は、１つの制御時間Ｔｏｖｅｒｌａｐの間、それぞれ９４で示される第一と第二の複数の制御信号Ｕ２とＤ２との信号波形の位相にそれぞれオーバーラップする。Ｔｏｖｅｒｌａｐ時間は制御モジュール３２が制御信号の同相処理をいつまで維持するかの特定を行うものである。Ｔｏｖｅｒｌａｐ時間の前後に、制御モジュール３２は制御信号の相補処理を維持する。
【００３２】
次に図７を参照すると、制御モジュール３２とＤＣ／ＤＣコンバータ３０とがさらに詳細に示されている。同様の参照番号を利用して図２の場合のように要素の特定を行うことにする。制御モジュール３２は１つの電圧比較モジュール１０２と制御信号発生器１０４とを備えている。制御モジュール３２はオプションとして１つの電流検出モジュール１０６も備えている。上記電圧比較モジュール１０２の第一の１つの入力部はＤＣ／ＤＣコンバータ３０から出力ＤＣ電圧５４を受け取る。上記電圧比較モジュール１０２の第二の１つの入力部は１つの予め定められた電圧を受け取る。電圧比較モジュール１０２は、出力ＤＣ電圧５４と予め定められた電圧とを比較して、出力ＤＣ電圧５４がいつ予め定められた電圧よりも大きくなるか、あるいは、いつ予め定められた電圧以下になるかの判定を行う。
【００３３】
電圧比較モジュール１０２はこの結果を制御信号発生器１０４へ出力する。オプションの電流検出モジュール１０６の入力部は、第一と第二の複数のインダクタ４２と４４とから電圧信号ＶＸ１とＶＸ２とをそれぞれ受け取る。電流検出モジュール１０６は、ＶＸ１とＶＸ２との間の差分を計算し、この差分を制御信号発生器１０４へ伝送する。制御信号発生器１０４は、電圧比較モジュール１０２及び／又は電流検出モジュール１０６から得られる制御信号の値に基づいて第一、第二、第三および第四の複数の制御信号をそれぞれ生成する。制御信号発生器１０４は、ＤＣ／ＤＣコンバータ３０において、第一、第二、第三および第四の複数のトランジスタ３４、３６、３８、４０のそれぞれのゲートへ第一、第二、第三および第四の複数の制御信号Ｕ２、Ｄ２、Ｕ１、Ｄ１をそれぞれ伝送する。
【００３４】
次に図８を参照すると、第一の１つの閉ループ制御アルゴリズムがステップ１１４からスタートする。ステップ１１６で、制御はＤＣ／ＤＣコンバータ３０から出力ＤＣ電圧５４の値を読み出す。ステップ１１８で、出力ＤＣ電圧５４が第一の１つの予め定められた電圧＋１つのしきい値よりも大きいかどうかの判定を行う。これが真であれば、制御はステップ１２０へ進む。これが偽であれば、制御はステップ１２２へ進む。ステップ１２０で、制御は複数の制御信号の複数の信号波形をロー（またはハイ）にセットすることにより制御信号の同相処理を開始する。ステップ１２４で、制御は１つのタイマをリセットする。ステップ１２６で、制御はタイマが時間切れになったかどうかの判定を行う。これが偽であれば、制御はステップ１２６へループする。これが真であれば、制御はステップ１２８へ進む。
【００３５】
ステップ１２８で、制御モジュール３２は制御信号の相補処理へ戻り、制御は終了する。ステップ１２２で、制御は出力ＤＣ電圧５４が第二の１つの予め定められた電圧−１つのしきい値よりも小さいかどうかの判定を行う。例えば、ステップ１１８と１２２とのしきい値は等しいものであってもよいし、及び／又は、第一と第二の予め定められた複数の電圧は等しいものであってもよい。これが真であれば、制御はステップ１３０へ進む。これが偽であれば、制御はステップ１３２へ進む。ステップ１３０で、制御モジュール３２は、複数の制御信号の複数の信号波形をハイ（またはロー）にセットすることにより制御信号の同相処理を開始し、制御はステップ１２４へ進む。
【００３６】
ステップ１３２で、制御モジュール３２はＤＣ／ＤＣコンバータ３０内のコンデンサ４８の中を流れる電流を推定する。ステップ１３４で、制御はコンデンサ４８の中を流れる電流が第一の１つの予め定められた電流よりも大きいかどうかの判定を行う。これが真であれば、制御はステップ１２０へ進む。これが偽であれば、制御はステップ１３６へ進む。ステップ１３６で、制御はコンデンサ４８の中を流れる電流が第二の１つの予め定められた電流よりも小さいかどうかの判定を行う。例えば、第二の予め定められた電流は大きさの点で第一の予め定められた電流と等しくかつ１つの正反対の極性を有するものであってもよい。これが真であれば、制御はステップ１３０へ進む。これが偽であれば、制御は終了する。
【００３７】
次に図９を参照すると、第二の１つの閉ループ制御アルゴリズムがステップ１４４からスタートする。ステップ１４６で、制御はＤＣ／ＤＣコンバータ３０から出力ＤＣ電圧５４の値を読み出す。ステップ１４８で、制御は出力ＤＣ電圧５４が第一の１つの予め定められた電圧＋１つのしきい値よりも大きいかどうかの判定を行う。これが真であれば、制御はステップ１５０へ進む。これが偽であれば、制御はステップ１５２へ進む。ステップ１５０で、制御モジュール３２は、複数の制御信号の複数の信号波形をロー（またはハイ）にセットすることにより制御信号の同相処理を開始する。ステップ１５４で、制御は出力ＤＣ電圧５４が第一の予め定められた電圧＋上記しきい値よりも小さいかどうかの判定を行う。これが偽であれば、制御はステップ１５４へループする。これが真であれば、制御はステップ１５６へ進む。ステップ１５６で、制御モジュール３２は制御信号の相補処理へ戻り、制御は終了する。
【００３８】
ステップ１５２で、制御は出力ＤＣ電圧５４が第二の１つの予め定められた１つの電圧−上記しきい値よりも小さいかどうかの判定を行う。例えば、ステップ１４８と１５２とのしきい値は等しいものであってもよい及び／又は第一と第二の予め定められた複数の電圧は等しいものであってもよい。これが真であれば、制御はステップ１５８へ進む。これが偽であれば、制御はステップ１６０へ進む。ステップ１５８で、制御モジュール３２は、複数の制御信号の複数の信号波形をハイ（またはロー）にセットすることにより制御信号の同相処理を開始する。ステップ１６２で、制御は、出力ＤＣ電圧５４が第二の予め定められた電圧−上記しきい値よりも大きいかどうかの判定を行う。これが偽であれば、制御はステップ１６２へループする。これが真であれば、制御はステップ１５６へ進む。ステップ１６０で、制御モジュール３２はＤＣ／ＤＣコンバータ３０内のコンデンサ４８の中を流れる電流を推定する。
【００３９】
ステップ１６４で、制御はコンデンサ４８の中を流れる電流が第一の１つの予め定められた電流よりも大きいかどうかの判定を行う。これが真であれば、制御はステップ１６６へ進む。これが偽であれば、制御はステップ１６８へ進む。ステップ１６６で、制御モジュール３２は、複数の制御信号の複数の信号波形をロー（またはハイ）にセットすることにより制御信号の同相処理を開始する。ステップ１７０で、制御はコンデンサ４８の中を流れる電流が第一の予め定められた電流よりも小さいかどうかの判定を行う。これが偽であれば、制御はステップ１７０へループする。これが真であれば、制御はステップ１５６へ進む。
【００４０】
ステップ１６８で、制御はコンデンサ４８の中を流れる電流が第二の１つの予め定められた電流よりも小さいかどうかの判定を行う。例えば、第二の予め定められた電流は大きさの点で第一の予め定められた電流と等しくかつ１つの正反対の極性を有するものであってもよい。これが偽であれば、制御は終了する。これが真であれば、制御はステップ１７２へ進む。ステップ１７２で、制御モジュール３２は、複数の制御信号の複数の信号波形をハイ（またはロー）にセットすることにより制御信号の同相処理を開始する。ステップ１７４で、制御はコンデンサ４８の中を流れる電流が第二の予め定められた電流よりも大きいかどうかの判定を行う。これが偽であれば、制御はステップ１７４へループする。これが真であれば、制御はステップ１５６へ進む。
【００４１】
本発明は１つの接続されたインダクタＤＣ／ＤＣコンバータ３０の閉ループデジタル制御を可能にするものである。しかし、本発明の複数の方法は１つの同様の性質の別の複数の電子回路の制御のために用いることも可能である。１つの出力電圧フィードバックパスを利用することにより、制御モジュール３２はＤＣ／ＤＣコンバータ３０の回路における大きな電圧あるいは複数の過渡電流の検出能力を有することになる。したがって、複数の制御信号の一定の相補処理についての従来の制約が緩和されることになる。これによって、ＤＣ／ＤＣコンバータ３０は、１つのさらに高速の応答を達成することが可能となり、開ループ制御システムを用いる複数のＤＣ／ＤＣコンバータよりもさらに小型の１つの出力コンデンサ４８を必要とすることになる。
【００４２】
上述の説明から、当業者であれば本発明の広範にわたる複数の教示の実現が種々の複数の形態で可能であることを理解することができる。したがって、本発明の特定の複数の例について説明したが、本発明の真の範囲はこのような例に限定すべきものではない。というのは、複数の図面および以下の複数の請求項の１つの検討時に別の複数の変更例が当業者には明らかになるからである。
【図面の簡単な説明】
【００４３】
詳細な説明並びに複数の添付図面から本発明についての十分な理解が得られることになる。
【図１Ａ】従来技術に基づく例示のＤＣ／ＤＣコンバータに実装されたインダクタの機能ブロック図並びに電気接続図である。
【図１Ｂ】従来技術に基づく１つの例示のＤＣ／ＤＣコンバータに実装された２つの導体を備えた１つの接続されたインダクタ回路の１つの機能ブロック図並びに電気接続図である。
【図１Ｃ】従来技術に基づく１つの例示のＤＣ／ＤＣコンバータに実装された１つの導体を備えた１つの接続されたインダクタ回路の１つの機能ブロック図並びに電気接続図である。
【図２】本発明に基づく１つの開ループ制御システムを実現する１つの制御モジュールを備えた１つの接続インダクタＤＣ／ＤＣコンバータの１つの機能ブロック図並びに電気接続図である。
【図３】図２の制御モジュールによって生成された複数の制御信号波形を例示する１つのタイミング図であり、上記第一と第二の複数のインダクタの充電と放電とを交互に行うステップが含まれる。
【図４】１つのＤＣ／ＤＣコンバータ用の１つの閉ループ制御システムの１つの機能ブロック図である。
【図５】図４のＤＣ／ＤＣコンバータの出力電圧を時間の１つの関数として示す１つのグラフである。
【図６】図４の制御モジュールによって生成された複数の制御信号波形を例示する１つのタイミング図であり、第一と第二の複数のインダクタのための充電パターンの１つのオーバーラップ部が含まれる。
【図７】図４の閉ループＤＣ／ＤＣ制御システムの１つの電気接続図である。
【図８】図４と７の制御モジュールによって実行される複数のステップを例示する１つのフローチャートであり、１つの予め定められた時間の間、第一と第二の複数のインダクタの同相処理を開始するステップが含まれる。
【図９】、図４と７の制御モジュールによって実行される複数のステップを例示する１つのフローチャートであり、１つの変数が予め定められた１つの範囲の外にある間、第一と第二の複数のインダクタの同相処理を開始するステップが含まれる。
【図１Ａ】
2006034091.tif 000003
【図１Ｂ】
2006034091.tif 000004
【図１Ｃ】
2006034091.tif 000005
【図２】
2006034091.tif 000006
【図３】
2006034091.tif 000007
【図４】
2006034091.tif 000008
【図５】
2006034091.tif 000009
【図６】
2006034091.tif 000010
【図７】
2006034091.tif 000011
【図８】
2006034091.tif 000012
【図９】
2006034091.tif 000013
【外国語明細書】
2006034091.tif 000014
2006034091.tif 000015
2006034091.tif 000016
2006034091.tif 000017
2006034091.tif 000018
2006034091.tif 000019
2006034091.tif 000020
2006034091.tif 000021
2006034091.tif 000022
2006034091.tif 000023
2006034091.tif 000024
2006034091.tif 000025
2006034091.tif 000026
2006034091.tif 000027
2006034091.tif 000028
2006034091.tif 000029
2006034091.tif 000030
2006034091.tif 000031
2006034091.tif 000032
2006034091.tif 000033
2006034091.tif 000034
2006034091.tif 000035
2006034091.tif 000036
2006034091.tif 000037
2006034091.tif 000038
2006034091.tif 000039
2006034091.tif 000040
2006034091.tif 000041
2006034091.tif 000042
2006034091.tif 000043
2006034091.tif 000044
2006034091.tif 000045
2006034091.tif 000046