(57)【要約】【課題】プリフラックス基板を用いた電子回路基板であって、リフロー工程からフロー工程までの放置時間が長い場合やリフロー工程後に検査等の作業が行われる場合にあっても、ランド部分が酸化され難く、検査におけるプローブの接触性が十分に確保でき、次のフロー工程におけるはんだ付け性が悪化することのない電子回路基板およびその製造方法を提供する。【解決手段】電子回路基板１００，１０１の製造に用いられるプリフラックス基板９０が、表面に露出する回路導体２であって、リフロー工程において電子部品がはんだ付けされる第１ランド（図示省略）と、リフロー工程において電子部品がはんだ付けされない第２ランド１０，１１とを有してなり、第２ランド１０，１１が、はんだ１０ｈ，１１ｈでコーティングされてなる電子回路基板１００，１０１とする。【選択図】        図１
2006165401.tif 000002
【特許請求の範囲】
【請求項１】
プリフラックス基板を用いた電子回路基板であって、
前記プリフラックス基板が、表面に露出する回路導体であって、リフロー工程において電子部品がはんだ付けされる第１ランドと、前記リフロー工程において電子部品がはんだ付けされない第２ランドとを有してなり、
前記第２ランドが、はんだでコーティングされてなることを特徴とする電子回路基板。
【請求項２】
前記第２ランドが、リード付きの電子部品をはんだ付けするためのスルーホールランドであることを特徴とする請求項１に記載の電子回路基板。
【請求項３】
前記第２ランドが、回路機能を検査するためのテストポイントランドであることを特徴とする請求項１に記載の電子回路基板の製造方法。
【請求項４】
プリフラックス基板を用いて製造される電子回路基板の製造方法であって、
前記プリフラックス基板が、表面に露出する回路導体であって、リフロー工程において電子部品がはんだ付けされる第１ランドと、前記リフロー工程において電子部品がはんだ付けされない第２ランドとを有してなり、
前記第２ランドへクリームはんだを塗布する塗布工程と、
前記第２ランドへ塗布されたクリームはんだをリフローするリフロー工程を有してなることを特徴とする電子回路基板の製造方法。
【請求項５】
前記塗布工程において、前記第１ランドと第２ランドへ同時にクリームはんだを塗布し、
前記リフロー工程において、前記第１ランドと第２ランドへ塗布されたクリームはんだを同時にリフローすることを特徴とする請求項４に記載の電子回路基板の製造方法。
【請求項６】
前記塗布工程が、前記第２ランドへクリームはんだを印刷する印刷工程であることを特徴とする請求項４または５に記載の電子回路基板の製造方法。
【請求項７】
前記第２ランドが、フロー工程においてリード付きの電子部品をはんだ付けするためのスルーホールランドであることを特徴とする請求項４乃至６のいずれか一項に記載の電子回路基板の製造方法。
【請求項８】
前記リフロー工程が、
前記プリフラックス基板の一方の面にある前記第１ランドに電子部品をはんだ付けする第１リフロー工程と、前記プリフラックス基板のもう一方の面にある前記第１ランドに電子部品をはんだ付けする第２リフロー工程とからなり、
前記第１リフロー工程において、前記スルーホールランドを前記一方の面からはんだでコーティングし、
前記第２リフロー工程において、前記スルーホールランドを前記もう一方の面からはんだでコーティングすることを特徴とする請求項７に記載の電子回路基板の製造方法。
【請求項９】
前記第２ランドが、後工程において回路機能を検査するためのテストポイントランドであることを特徴とする請求項４乃至６のいずれか一項に記載の電子回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリフラックス基板を用いて製造される電子回路基板およびその製造方法に関する。
【背景技術】
【０００２】
電子回路基板の製造に用いられるプリント回路基板は、はんだ付け性の向上やコストダウンを目的に、プリフラックス基板が採用されてきている。プリフラックス基板は、表面に露出する回路導体（ランド）の表面の酸化防止・保護・はんだ付時の濡れ性向上のために、製造最終工程で、はんだ付け用のフラックスが塗布された状態にあるプリント回路基板である。
【０００３】
このようなプリフラックス処理がなされたプリント回路基板（印刷回路基板）が、例えば、特開２００２−４３７３７号公報（特許文献１）に開示されている。特許文献１に開示されたプリント回路基板は、スルホール部分にはんだを充填し、プローブの接触を良好にするものである。
【特許文献１】特開２００２−４３７３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
プリント回路基板への電子部品等のはんだ付け工程は、大別すると、リフロー工程とフロー工程に分けることができる。リフロー工程によるはんだ付けは、クリ−ム状のはんだをプリント回路基板の銅箔からなるランド上に印刷し、チップ部品等の電子部品を搭載後、加熱してはんだ付けする方法である。フロー工程によるはんだ付けは、プリント回路基板のスルーホールランドに装着した電子部品のリード線を、溶融したはんだに接触させて、はんだ付けする方法である。一般的には、チップ部品等の電子部品をリフロー工程によってはんだ付けした後、リード線を有する電子部品をフロー工程によってはんだ付けする。現在では、生産効率の追求のため、リフロー工程とフロー工程が別工場に設置されたり、リフロー工程とフロー工程が別会社で実施されたりする場合が多くなっている。
【０００５】
このように、リフロー工程とフロー工程が同じ工場内であっても分離されていたり、別工場や別会社で実施する場合には、リフロー工程の終了からフロー工程の開始までの間で、製造途中にあるプリント回路基板の放置時間が増大し、温度・湿度等の影響で、フロー工程において電子部品がはんだ付けされるランド部分が酸化され易い。また、リフロー工程後に検査、解析、輸送、保管といった作業が行われると、ハンドリングによる上記ランド部分の腐食やプリフラックスの剥がれ等が発生し、フロー工程におけるはんだ付け性が悪化する。さらに、プリフラックス処理がなされたままの状態では、上記検査においてプローブの接触性が十分に確保できないことがあり、誤判定などの不具合が発生しやすい。
【０００６】
そこで本発明は、プリフラックス基板を用いた電子回路基板であって、リフロー工程からフロー工程までの放置時間が長い場合やリフロー工程後に検査等の作業が行われる場合にあっても、ランド部分が酸化され難く、検査におけるプローブの接触性が十分に確保でき、次のフロー工程におけるはんだ付け性が悪化することのない電子回路基板およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
請求項１に記載の電子回路基板は、プリフラックス基板を用いた電子回路基板であって、前記プリフラックス基板が、表面に露出する回路導体であって、リフロー工程において電子部品がはんだ付けされる第１ランドと、前記リフロー工程において電子部品がはんだ付けされない第２ランドとを有してなり、前記第２ランドが、はんだでコーティングされてなることを特徴としている。
【０００８】
一般的に、プリント回路基板の回路導体には導電性がよく安価な銅箔が用いられる。銅箔は、導電性が良い反面、酸化され易い。また、銅箔表面が酸化されると、はんだ付け性が悪化する。
【０００９】
一方、上記電子回路基板においては、回路導体である銅箔は、リフロー工程において電子部品がはんだ付けされない第２ランドについても、プリフラックス処理がなされただけの状態ではなく、はんだでコーティングされた状態にある。従って、第２ランドの銅箔表面は錫や鉛等のはんだ材料でコーティングされているため、長時間放置された場合であっても、酸化が進行しない。また、はんだ材料でコーティングすることで、ハンドリングによる腐食も起き難く、後のフロー工程におけるはんだ付け性も良好となる。さらに、はんだコーティングを実施することで、第２ランドの厚さが増大することから、検査プローブの接触性も良好となる。 
【００１０】
以上のようにして、上記電子回路基板は、リフロー工程からフロー工程までの放置時間が長い場合やリフロー工程後に検査等の作業が行われる場合にあっても、ランドの表面が酸化され難く、検査におけるプローブの接触性を十分に確保することができ、次のフロー工程におけるはんだ付け性が悪化することのない電子回路基板とすることができる。
【００１１】
請求項２に記載のように、前記リフロー工程において電子部品がはんだ付けされない第２ランドは、後のフロー工程においてリード付きの電子部品をはんだ付けするためのスルーホールランドであってもよい。また、フロー工程以外のコテはんだ等による手はんだ工程等で電子部品をはんだ付けするための（スルーホール）ランドであってもよい。さらに、請求項３に記載のように、前記第２ランドは、回路機能を検査するためのテストポイントランドであってもよい。
【００１２】
請求項４〜９に記載の発明は、上記電子回路基板の製造方法に関する発明である。
【００１３】
請求項４に記載の発明は、プリフラックス基板を用いて製造される電子回路基板の製造方法であって、前記プリフラックス基板が、表面に露出する回路導体であって、リフロー工程において電子部品がはんだ付けされる第１ランドと、前記リフロー工程において電子部品がはんだ付けされない第２ランドとを有してなり、前記第２ランドへクリームはんだを塗布する塗布工程と、前記第２ランドへ塗布されたクリームはんだをリフローするリフロー工程を有してなることを特徴としている。
【００１４】
これにより、上記第２ランドがはんだでコーティングされてなる電子回路基板を製造することができる。
【００１５】
前記塗布工程とリフロー工程は、前記第１ランドについて行う塗布工程とリフロー工程とは別の専用工程とすることもできる。しかしながら請求項５に記載ように、前記塗布工程において、前記第１ランドと第２ランドへ同時にクリームはんだを塗布し、前記リフロー工程において、前記第１ランドと第２ランドへ塗布されたクリームはんだを同時にリフローすることが好ましい。
【００１６】
これによれば、前記第２ランドをはんだでコーティングするための専用工程が必要なく、従来と同じ製造工程で上記電子回路基板を製造できるため、製造コストが増大しない。従って、ランド部分が酸化され難く、検査におけるプローブの接触性が十分に確保でき、フロー工程においてはんだ付け性が悪化することのない上記電子回路基板を、安価に製造することができる。
【００１７】
請求項６に記載のように、前記塗布工程は、前記第２ランドへクリームはんだを印刷する印刷工程であることが好ましい。
【００１８】
前記塗布工程として印刷工程を用いることで、前記第２ランドへのクリームはんだの形成膜厚が均一になり、最終的に、厚さバラツキの少ないはんだコーティング層を得ることができる。
【００１９】
上記電子回路基板の製造方法において、請求項７に記載ように、前記第２ランドは、フロー工程においてリード付きの電子部品をはんだ付けするためのスルーホールランドであってもよいし、請求項９に記載ように、前記第２ランドは、後工程において回路機能を検査するためのテストポイントランドであってもよい。
【００２０】
スルーホールランドについては、特に請求項８に記載ように、前記リフロー工程が、前記プリフラックス基板の一方の面にある前記第１ランドに電子部品をはんだ付けする第１リフロー工程と、前記プリフラックス基板のもう一方の面にある前記第１ランドに電子部品をはんだ付けする第２リフロー工程とからなる場合には、前記第１リフロー工程において、前記スルーホールランドを前記一方の面からはんだでコーティングし、前記第２リフロー工程において、前記スルーホールランドを前記もう一方の面からはんだでコーティングすることが好ましい。
【００２１】
これによれば、基板を貫通するスルーホールランドについて、基板の両側の面からはんだを流してコーティングするため、一方の面からはんだを流してコーティングする場合に較べて、スルーホールランド表面のはんだ被覆性をより確実にすることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００２３】
図１は、本発明の一例である、電子回路基板１００を模式的に示す断面図である。
【００２４】
図１に示す電子回路基板１００は、電子部品が搭載されるプリント回路基板で、リフロー工程が終了し、チップ部品等の一部の電子部品（図示省略）が搭載された状態にある電子回路基板である。図１の電子回路基板１００は、絶縁基材１、絶縁基材１の表面および内部に形成された回路導体２、並びにはんだ付けの際のはんだ付着防止膜であるソルダーレジスト３で構成されている。プリント回路基板における回路導体２の材料には、銅箔が、一般的に用いられている。
【００２５】
図１に示す電子回路基板１００の製造には、はんだ付け性の向上やコストダウンを図る目的で、プリフラックス基板が採用されている。プリフラックス基板は、表面に露出する回路導体（ランド）の表面の酸化防止・保護のために、製造最終工程で、はんだ付け用のフラックスが塗布された状態にあるプリント回路基板である。
【００２６】
プリフラックス基板の表面に露出する回路導体は、２種類のランドに大別できる。リフロー工程においてチップ部品等の電子部品がはんだ付けされる第１ランドと、リフロー工程において電子部品がはんだ付けされない第２ランドである。
【００２７】
図１の電子回路基板１００では、リフロー工程においてチップ部品等の電子部品がはんだ付けされた第１ランドが図の別位置に形成されているが、その図示は省略した。一方、図１の電子回路基板１００では、リフロー工程の後のフロー工程（あるいはコテはんだ等による手はんだ工程）等においてリード付きの電子部品等をはんだ付けするためのスルーホールランド１０を、第２ランドの例として図示している。
【００２８】
図１に示す電子回路基板１００のスルーホールランド１０は、表面がはんだ１０ｈでコーティングされている。
【００２９】
プリント回路基板の回路導体材料として一般的に用いられる銅箔は、導電性が良く安価である反面、表面が酸化され易い。また、銅箔表面が酸化されると、はんだ付け性が悪化する。従ってリフロー工程とフロー工程を別工程や別工場や別会社で実施する場合には、放置時間が長くなるため、プリフラックス処理がなされただけのランド（銅箔）表面は、温度・湿度等の影響で酸化され易い。
【００３０】
これに対して、リフロー工程が終了し、チップ部品等の電子部品が搭載された図１の電子回路基板１００における第１ランド（図示省略）は、はんだでコーティングされた状態にある。さらに、図１の電子回路基板１００においては、スルーホールランド１０、すなわちリフロー工程において電子部品がはんだ付けされない第２ランドについても、プリフラックス処理がなされただけの状態ではなく、はんだ１０ｈでコーティングされた状態にある。このように、図１の電子回路基板１００におけるスルーホールランド（第２ランド）１０は、錫や鉛等のはんだ材料でコーティングされているため、リフロー工程とフロー工程の間で長時間放置された場合であっても、表面における酸化が進行しない。また、スルーホールランド１０をはんだ１０ｈによりコーティングすることで、リフロー工程後の検査、解析、輸送、保管といった作業でのハンドリングによる腐食も起き難く、後のフロー工程におけるはんだ付け性も良好となる。
【００３１】
図２は、本発明の別の例で、電子回路基板１０１を模式的に示す断面図である。
【００３２】
図２に示す電子回路基板１０１も、図１の電子回路基板１００と同様に、リフロー工程が終了し、チップ部品等の一部の電子部品（図示省略）が搭載された状態にある電子回路基板で、電子回路基板１０１の製造には、プリフラックス基板が採用されている。また、図２の電子回路基板１０１においても、図１の電子回路基板１００と同様に、リフロー工程においてチップ部品等の電子部品がはんだ付けされた第１ランドが図の別位置に形成されているが、その図示は省略している。
【００３３】
一方、図１の電子回路基板１００では、スルーホールランド１０を、リフロー工程において電子部品がはんだ付けされない第２ランドの例として示した。これに対して、図２の電子回路基板１０１では、回路機能を検査するためのテストポイントランド１１を、第２ランドの例として図示している。
【００３４】
図２に示す電子回路基板１０１のテストポイントランド１１についても、図１の電子回路基板１００におけるスルーホールランド１０と同様に、プリフラックス処理がなされただけの状態ではなく、表面がはんだ１１ｈでコーティングされている。従って、図２の電子回路基板１０１におけるテストポイントランド１１についても、図１の電子回路基板１００におけるスルーホールランド１０と同様に、リフロー工程とフロー工程の間で長時間放置された場合であっても、表面における酸化が進行しない。また、リフロー工程後の検査、解析、輸送、保管といった作業でのハンドリングによる腐食も起き難く、後のフロー工程におけるはんだ付け性も良好となっている。さらに、テストポイントランド１１をはんだ１１ｈによりコーティングすることで、テストポイントランド１１の厚さが増大することから、検査プローブの接触性も良好となる。 
【００３５】
以上のようにして、図１と図２に示す電子回路基板１００，１０１は、リフロー工程からフロー工程までの放置時間が長い場合やリフロー工程後に検査等の作業が行われる場合にあっても、ランド１０，１１の表面が酸化され難く、検査におけるプローブの接触性を十分に確保することができ、次のフロー工程におけるはんだ付け性が悪化することのない電子回路基板とすることができる。
【００３６】
次に、図１の電子回路基板１００を例にして、その製造方法を説明する。
【００３７】
図３（ａ）〜（ｃ）は、電子回路基板１００の製造方法を示す工程別断面図である。
【００３８】
最初に、図３（ａ）に示すプリフラックス基板９０を準備する。プリフラックス基板９０は、絶縁基材１、絶縁基材１の表面および内部に形成された回路導体２、並びにはんだ付けの際のはんだ付着防止膜であるソルダーレジスト３で構成されたプリント回路基板において、表面に露出する回路導体（スルーホールランド１０）の表面の酸化防止・保護のために、製造最終工程で、はんだ付け用のフラックス４が塗布された状態にあるプリント回路基板である。
【００３９】
次に、図３（ｂ）に示すように、プリフラックス基板９０の一方の面側ａにおいて、フラックス４が塗布されたスルーホールランド（第２ランド）１０の上に、クリームはんだｈａを印刷する。このクリームはんだｈａの印刷は、プリフラックス基板９０の一方の面側ａにある、次のリフロー工程においてチップ部品等の電子部品をはんだ付けする第１ランド（図示省略）へのクリームはんだの印刷工程を用いて、同時に行う。
【００４０】
次に、クリームはんだｈａが印刷されたプリフラックス基板９０をリフロー炉に通し、クリームはんだｈａをリフローする。これによって、図３（ｃ）に示すはんだコーティング層１０ｈａが形成される。尚、同時に、プリフラックス基板９０の一方の面側ａにおける別位置では、チップ部品等の電子部品が、第１ランドにはんだ付けされる。
【００４１】
次に、図３（ｃ）に示すように、プリフラックス基板９０を反転し、プリフラックス基板９０のもう一方の面側ｂにおいて、フラックス４が塗布されたスルーホールランド（第２ランド）１０の上に、クリームはんだｈｂを印刷する。このクリームはんだｈｂの印刷は、プリフラックス基板９０のもう一方の面側ｂにある、次のリフロー工程においてチップ部品等の電子部品をはんだ付けする第１ランド（図示省略）へのクリームはんだの印刷工程を用いて、同時に行う。
【００４２】
次に、クリームはんだｈｂが印刷されたプリフラックス基板９０を再びリフロー炉に通し、クリームはんだｈｂをリフローする。
【００４３】
これによって、図１に示すスルーホールランド１０がはんだ１０ｈでコーティングされた電子回路基板１００が製造される。尚、同時に、プリフラックス基板９０のもう一方の面側ｂにおける別位置では、チップ部品等の電子部品が、第１ランドにはんだ付けされる。
【００４４】
上記、図３（ａ）〜（ｃ）に示した電子回路基板１００の製造方法によれば、印刷工程において、第１ランド（図示省略）と第２ランド（スルーホールランド１０）へ同時にクリームはんだｈａ，ｈｂを印刷し、リフロー工程において、第１ランドと第２ランドへ印刷されたクリームはんだｈａ，ｈｂを、同時にリフローする。
【００４５】
これによって、第２ランド（スルーホールランド１０）をはんだでコーティングするための専用工程が必要なく、従来と同じ製造工程で上記電子回路基板１００を製造できるため、製造コストが増大しない。従って、ランド部分が酸化され難く、検査におけるプローブの接触性が十分に確保でき、フロー工程においてはんだ付け性が悪化することのない上記電子回路基板１００を、安価に製造することができる。
【００４６】
図３（ａ）〜（ｃ）の製造工程のように、上記第２ランド（スルーホールランド１０）がはんだでコーティングされた電子回路基板１００を安価に製造するためには、第１ランドと第２ランドへ同時にクリームはんだｈａ，ｈｂを印刷し、同時にリフローすることが好ましい。しかしながら本発明はこれに限らず、第１ランドに対するはんだコーティング工程とは別に、第２ランド（スルーホールランド１０）をはんだでコーティングするための専用工程とすることもできる。
【００４７】
図３（ａ）〜（ｃ）に示した電子回路基板１００の製造方法では、リフロー工程が、プリフラックス基板９０の一方の面ａにある第１ランドに電子部品をはんだ付けする第１リフロー工程と、プリフラックス基板９０のもう一方の面ｂにある第１ランドに電子部品をはんだ付けする第２リフロー工程とからなる。リフロー工程において電子部品がはんだ付けされないスルーホールランド１０については、図３（ｂ）に示す第１リフロー工程において、スルーホールランド１０を一方の面ａからはんだでコーティングし、図３（ｃ）に示す第２リフロー工程において、スルーホールランド１０をもう一方の面ｂからはんだでコーティングしている。このように、基板９０を貫通するスルーホールランド１０について、基板９０の両側の面からはんだを流してコーティングするため、一方の面からはんだを流してコーティングする場合に較べて、スルーホールランド１０表面のはんだ被覆性をより確実にすることができる。
【００４８】
しかしながら、プリフラックス基板９０の一方の面側ａのみに第１ランドやスルーホールランド１０以外の第２ランドがある場合には、図３（ｃ）に示したプリフラックス基板９０のもう一方の面側ｂへのクリームはんだｈｂの印刷工程とその後のリフロー工程は、省略することができる。
【００４９】
また、上記図３（ａ）〜（ｃ）の製造工程では、印刷工程を用いて第２ランド（スルーホールランド１０）へクリームはんだｈａ，ｈｂを印刷していた。このように、印刷工程を用いることで、第２ランドへのクリームはんだの形成膜厚が均一になり、最終的に、厚さバラツキの少ないはんだコーティング層を得ることができる。
【００５０】
このように、厚さバラツキの少ないはんだコーティング層を得るためには、第２ランドへのクリームはんだの形成には、印刷工程を用いることが好ましい。しかしながら本発明はこれに限らず、第２ランド（スルーホールランド１０）へクリームはんだを塗布する、任意の塗布工程とすることもできる。
【００５１】
以上のようにして、上記本発明の電子回路基板およびその製造方法は、プリフラックス基板を用いた電子回路基板であって、リフロー工程からフロー工程までの放置時間が長い場合やリフロー工程後に検査等の作業が行われる場合にあっても、ランド部分が酸化され難く、検査におけるプローブの接触性が十分に確保でき、次のフロー工程におけるはんだ付け性が悪化することのない、安価に製造することのできる電子回路基板およびその製造方法となっている。
【図面の簡単な説明】
【００５２】
【図１】本発明の一例で、電子回路基板を模式的に示す断面図である。
【図２】本発明の別の例で、電子回路基板を模式的に示す断面図である。
【図３】（ａ）〜（ｃ）は、図１の電子回路基板の製造方法を示す工程別断面図である。
【符号の説明】
【００５３】
９０  プリフラックス基板
１００，１０１  電子回路基板
１  絶縁基材
２  回路導体
３  ソルダーレジスト
４  フラックス
１０  スルーホールランド
１１  テストポイントランド
１０ｈ，１１ｈ  はんだ
ｈａ，ｈｂ  クリームはんだ
【図１】
2006165401.tif 000003
【図２】
2006165401.tif 000004
【図３】
2006165401.tif 000005