(57)【要約】【課題】めっき膜に取り込まれる不純物を低減させて、凹部内の配線における欠陥を減少させることが可能な半導体装置の製造方法を提供する。【解決手段】まず、表面にビアホール１ａ及び配線溝１ｂを有するウェハＷをめっき液に浸漬させ、かつウェハＷとアノード１１との間に電圧を印加して、ウェハＷ上にめっき膜４を形成する。めっき膜４を形成した後に、電圧を印加した状態でウェハＷをめっき液から取り出す。そして、シード膜３及びめっき膜４に熱処理を施し、結晶を成長させて、配線膜５を形成する。最後に、ビアホール１ａ及び配線溝１ｂに埋め込まれた部分以外の配線膜５等を除去し、配線５ａを形成する。【選択図】図４
2006040908.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部を有する基板をめっき液に浸漬させ、かつ前記基板とアノードとの間に電圧を印加して、前記凹部に埋め込まれるように前記基板上にめっき膜を形成する工程と、
前記基板と前記アノードとの間に電圧を印加した状態で、前記基板を前記めっき液から取り出す工程と、
前記凹部に埋め込まれた部分以外のめっき膜を除去する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記基板を前記めっき液から取り出す工程前に、前記基板と前記アノードとの間に印加された電圧を低下させることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記基板を前記めっき液から取り出す工程と前記めっき膜を除去する工程との間に、前記めっき膜に熱処理を施す工程をさらに具備することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記熱処理は、２００℃以上の温度で施されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記めっき膜は、Ｃｕから構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション（ＥＭ）及びストレスマイグレーション（ＳＭ）等のマイグレーションの耐性を向上させるために、Ａｌの代わりにＣｕが用いられている。
【０００３】
Ｃｕは、ＡｌのようにＲＩＥ（反応性イオンエッチング）による加工が困難であるため、Ｃｕで配線を形成するには、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、溝やホールにＣｕが埋め込まれるように絶縁膜上にＣｕ膜を形成し、その後ＣＭＰ（化学的機械的研磨）により不要なＣｕ膜を除去して配線を形成するダマシン法が用いられている。
【０００４】
ダマシン法におけるＣｕ膜の形成方法としては、ボトムアップ成膜が可能な電解めっき法が用いられている。電解めっき法を使用したＣｕ膜の形成においては、めっき工程開始時のシード膜溶解を懸念して、通常、半導体ウェハ（以下、単に「ウェハ」という。）とアノードとの間に電圧を印加した状態でウェハをめっき液に浸漬させている。また、めっき工程終了時には、電圧の印加を停止させた状態でウェハをめっき液中から取り出している（特許文献１参照）。
【０００５】
ところで、めっき液には、例えばＣｕイオンの他、アクセレーター、サプレッサー、及びレベラー等の添加剤が所定量混入している。この添加剤は、不純物としてＣｕ膜内に取り込まれる。この不純物は欠陥やピット等の発生要因となるので、不純物を低減させるための対策が必要になる。
【特許文献１】特開２００２−１２９３８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記課題を解決するためになされたものである。即ち、めっき膜に取り込まれる不純物を低減させて、凹部内の配線における欠陥を減少させることが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一の態様によれば、表面に凹部を有する基板をめっき液に浸漬させ、かつ前記基板とアノードとの間に電圧を印加して、前記凹部に埋め込まれるように前記基板上にめっき膜を形成する工程と、前記基板と前記アノードとの間に電圧を印加した状態で、前記基板を前記めっき液から取り出す工程と、前記凹部に埋め込まれた部分以外のめっき膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明の一の態様の半導体装置の製造方法によれば、めっき膜に取り込まれる不純物を低減させることができ、凹部内の配線における欠陥を減少させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、実施の形態について説明する。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２（ａ）〜図３（ｃ）は本実施の形態に係る半導体装置の模式的な製造プロセス図であり、図４は本実施の形態に係るウェハをめっき液から取り出すときの模式的なプロセス図である。
【００１０】
図１及び図２（ａ）に示されるように半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）或いは塗布法により層間絶縁膜１を形成する（ステップ１）。層間絶縁膜１の構成材料としては、例えば、有機Ｓｉ酸化膜、有機樹脂膜及びポーラスＳｉ酸化膜等の低誘電率絶縁膜、ＳｉＯ２等が挙げられる。
【００１１】
層間絶縁膜１を形成した後、図２（ｂ）に示されるようにフォトリソグラフィ技術及び反応性イオンエッチング（ＲＩＥ）により層間絶縁膜１に、ビアホール１ａ及び配線溝１ｂからなる凹部を形成する（ステップ２）。
【００１２】
ビアホール１ａ及び配線溝１ｂを形成するには、まず、層間絶縁膜１上にレジストパターンを形成し、その後レジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１をエッチングし、層間絶縁膜１にビアホール１ａを形成する。層間絶縁膜１にビアホール１ａを形成した後、アッシング等によりレジストパターンを除去する。その後、同様の手順により配線溝１ｂを形成する。
【００１３】
層間絶縁膜１にビアホール１ａ及び配線溝１ｂを形成した後、図２（ｃ）に示されるように層間絶縁膜１上に、例えばスパッタ法或いはＣＶＤ法により層間絶縁膜１への金属拡散を抑制するためのバリアメタル膜２を形成する（ステップ３）。バリアメタル膜２の構成材料としては、例えばＴａ、Ｔｉ、ＴａＮ、ＴｉＮ、ＮｂＮ、ＷＮ、或いはＶＮ等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜２を形成してもよい。
【００１４】
層間絶縁膜１上にバリアメタル膜２を形成した後、図２（ｄ）に示されるようにバリアメタル膜２上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜３を形成する（ステップ４）。シード膜３の構成材料としては、例えばＣｕ等の金属が挙げられる。
【００１５】
バリアメタル膜２上にシード膜３を形成した後、図３（ａ）に示されるようにシード膜３上に電解めっき法によりめっき膜４を形成する（ステップ５）。めっき膜４の構成材料としては、例えばＣｕ等の金属が挙げられる。
【００１６】
めっき膜４を形成するには、まず、シード膜３が下面となるようにウェハＷをホルダ１０（図４に図示）に保持させた状態で、ウェハＷをカソードとしてウェハＷとアノード１１（図４に図示）との間に電圧を印加する。その後、その状態でウェハＷを傾けて、めっき液浴１２（図４に図示）内のめっき液にウェハＷを浸漬させる（いわゆる、ホットエントリー法）。このとき、ウェハ表面への泡吸着を抑制するためにウェハＷを回転させることが好ましいが、浸漬方法を工夫する等により泡吸着を抑制可能であれば、ウェハＷを回転しない状態でめっき液に浸漬させても構わない。めっき液には、例えばＣｕイオンのような金属イオンの他、アクセレーター、サプレッサー、及びレベラー等の添加剤が所定量混入している。
【００１７】
ウェハＷをめっき液に浸漬させた後、ボトムアップ成膜によりビアホール１ａ及び配線溝１ｂに埋め込む。ビアホール１ａ及び配線溝１ｂが埋め込まれた後、成膜速度が上昇するように埋め込み時より電圧を上げて、層間絶縁膜１上に厚さが所定の厚さになるようにめっきを積み増す。これによりめっき膜４が形成される。
【００１８】
めっき膜４が形成された後、成膜速度が低下するように積み増し時より電圧を低下させる。その後、その電圧が印加された状態を維持しながら、図４に示されるようにウェハＷを引き上げて、ウェハＷをめっき液中から取り出す。
【００１９】
ウェハＷをめっき液中から取り出した後、ウェハＷに熱処理（アニール）を施し、シード膜３及びめっき膜４の結晶を成長させて、図３（ｂ）に示されるように配線膜５を形成する（ステップ６）。
【００２０】
ウェハＷに熱処理を施した後、例えば化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により研磨して、図３（ｃ）に示されるようにビアホール１ａ及び配線溝１ｂ内に存在するバリアメタル膜２、配線膜５がそれぞれ残るように層間絶縁膜１上の不要なバリアメタル膜２及び配線膜５をそれぞれ除去する（ステップ７）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜５等を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、ビアホール１ａ及び配線溝１ｂ内に配線５ａが形成される。
【００２１】
不純物の混入量は成膜速度と密接に関係しており、成膜速度が速い場合にはめっき膜４に混入する不純物は少なくなり、成膜速度が遅い場合にはめっき膜４に混入する不純物は多くなるという傾向がある。ここで、ウェハＷとアノード１１との間の電圧の印加を停止した場合には成膜速度が０となる。従って、ウェハＷとアノード１１との間に電圧を印加した状態でウェハＷをめっき液中から取り出した場合には、電圧の印加を停止した状態でウェハＷをめっき液中から取り出した場合よりも、めっき膜４の表層部における不純物濃度を低下させることができる。なお、「不純物」とは、Ｓ，Ｃｌ，Ｏ，Ｃ，及びＮの少なくともいずれかを含む物質を意味する。
【００２２】
一方、欠陥やピットは、結晶成長の進行に伴い、不純物が拡散し、かつ拡散した不純物が凝集することにより発生すると考えられる。従って、めっき膜４の表層部における不純物濃度を低下させることにより、拡散によりビアホール１ａ内及び配線溝１ｂ内のめっき膜４の部分に入り込む不純物を低減させることができる。
【００２３】
以上のことから、ウェハＷとアノード１１との間に電圧を印加した状態で、ウェハＷをめっき液中から取り出すことにより、めっき膜４に取り込まれる不純物を低減させることができ、配線５ａに発生する欠陥やピットを減少させることができる。特に、２００℃以上の温度でめっき膜４に熱処理を施す場合は、めっき膜４における結晶の成長が促進されるので、配線５ａ中の欠陥やピットを減少させるうえで非常に有効である。ただし、熱処理の温度が高すぎると、いかにめっき膜４の表層部における不純物濃度を低下させても、拡散した不純物の凝集による欠陥やピットの発生を抑えることは困難となるため、より好ましい熱処理の温度は２００℃以上４００℃以下である。
【００２４】
また、ウェハＷとアノード１１との間に電圧を印加した状態で、ウェハＷをめっき液から取り出す場合には、ウェハＷをめっき液から取り出した時点でめっきが終了するので、めっき膜４の膜厚制御が行い難くなる可能性がある。これに対し、本実施の形態では、ウェハＷをめっき液から取り出す前に、積み増し時の電圧より電圧を低下させ、所定厚さ形成された後の成膜速度を低下させているので、ほぼ所定厚さのめっき膜４を得ることができる。
【００２５】
（実験例）
以下、実験例について説明する。本実験例では、Ｃｕ配線中の欠陥密度を測定した。本実験例においては、条件１及び条件２で形成したＣｕ配線を有するウェハを２枚ずつ用意し（試料１，２）、それぞれについて任意のＣｕ配線中の欠陥密度を欠陥検査装置により測定した。条件１では、第１の実施の形態と同様に電圧を印加した状態でウェハをめっき液中から取り出すことによりＣｕ配線を形成したものであり、条件２では、従来の手法と同様に電圧の印加を停止した状態でウェハをめっき液中から取り出すことによりＣｕ配線を形成したものである。なお、条件１及び条件２ともに２００℃及び２５０℃でそれぞれ熱処理を施した。
【００２６】
以下、結果を述べる。表１は条件１及び条件２における熱処理温度とＣｕ配線中の欠陥密度を表したものである。
【表１】
2006040908.tif 000003
【００２７】
表１に示されるように熱処理の温度上昇とともに欠陥数の多くなる傾向が両方ともに見られるが、条件２に比べ、条件１ではＣｕ配線中の欠陥密度が低下していた。この結果から、電圧を印加した状態でウェハをめっき液中から取り出した場合には、配線中の欠陥が減少することが確認された。
【００２８】
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。例えば、めっき膜４を形成する際に、埋め込み時と積み増し時で電圧を変えているが、電圧を変えなくてもよい。また、ウェハＷをめっき液中から取り出す前に、電圧を低下させているが、電圧を低下させなくともよい。さらに、めっき膜４の形成後に、室温放置してめっき膜４における結晶成長を進行させてもよい。
【図面の簡単な説明】
【００２９】
【図１】実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。
【図２】（ａ）〜（ｄ）は、実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図３】（ａ）〜（ｃ）は、実施の形態に係る半導体装置の模式的な製造プロセス図である。
【図４】実施の形態に係るウェハをめっき液から取り出すときの模式的なプロセス図である。
【符号の説明】
【００３０】
Ｗ…ウェハ、１…層間絶縁膜、４…めっき膜、５…配線膜、５ａ…配線。
【図１】
2006040908.tif 000004
【図２】
2006040908.tif 000005
【図３】
2006040908.tif 000006
【図４】
2006040908.tif 000007