(57)【要約】【課題】ＰＷＭ信号においてパルス幅が無くなることを防止することができる電源装置を提供する。【解決手段】帰還される出力電圧＋Ｂ、−Ｂ及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、前記誤差電圧に基づくパルス幅変調による変調信号を生成する手段５１と、前記変調信号を用いたＤＣ／ＤＣ変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、誤差電圧生成手段は、誤差電圧ａの基礎となる電圧を出力する差動増幅器５３と、該差動増幅器の電源電圧Ｖｃｃとによって誤差電圧ａに対し所定の限界値を設定する手段を設ける。【選択図】図１
2006187068.tif 000002
【特許請求の範囲】
【請求項１】
帰還される出力電圧及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、前記誤差電圧に基づくパルス幅変調による変調信号を生成する手段と、前記変調信号を用いたＤＣ／ＤＣ変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、
前記誤差電圧生成手段は、前記誤差電圧の基礎となる電圧を出力する差動増幅器と、該差動増幅器の電源電圧とによって前記誤差電圧に対し所定の限界値を設定する手段を具備することを特徴とする電源装置。
【請求項２】
前記電圧変換手段はバッテリ電圧をＤＣ／ＤＣ変換するものであり、前記差動増幅器の電源電圧は前記バッテリ電圧に基づく電圧であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記限界値設定手段は、前記バッテリ電圧を減衰させて前記電源電圧を生成するとともに、その減衰度を、前記変調信号生成手段を有するＩＣから供給される所定の電圧を分圧した電圧に基づいて決定するものであることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記変調信号生成手段は、所定ののこぎり波をキャリアとして前記誤差電圧に基づくパルス幅変調を行うものであることを特徴とする請求項１〜３のいずれか１項に記載の電源装置。
【請求項５】
前記差動増幅器は、前記参照電圧と、前記出力電圧のマイナス側電圧との電位差の分圧を反転入力とし、前記出力電圧のプラス側電圧の分圧を非反転入力とするものであることを特徴とする請求項１〜４のいずれか１項に記載の電源装置。
【請求項６】
前記変調信号生成手段を有するＩＣを備え、該ＩＣは前記誤差電圧を出力する誤差増幅器を備え、該誤差増幅器の非反転入力端子には、前記差動増幅器の出力に基づく電圧が入力され、該誤差増幅器の反転入力には、該誤差増幅器の出力がそのまま帰還されることを特徴とする請求項１〜５のいずれか１項に記載の電源装置。
【請求項７】
前記電圧変換手段は、第１及び第２の２次側巻線を有するトランスを備え、前記第１の２次巻線に発生する電圧に基づいてプラス電圧＋Ｂ及びマイナス電圧−Ｂを出力し、前記第２の２次巻線に発生する電圧に基づいて、前記プラス電圧＋Ｂよりも高い電圧＋ＨＢを出力し、該出力電圧＋ＨＢのマイナス側は前記プラス電圧＋Ｂと等電位とされているものであり、前記差動増幅器は、前記参照電圧と前記マイナス側電圧−Ｂとの電位差の分圧を反転入力とし、前記プラス側電圧＋Ｂの分圧を非反転入力とするものであることを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
前記参照電圧として、前記差動増幅器の電源電圧を用いることを特徴とする請求項１〜７のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調による変調信号を用いたＤＣ／ＤＣ変換により出力電圧を生成する電源装置に関する。
【背景技術】
【０００２】
図３は従来のＤ級アンプ用の電源装置を示す回路図である。同図に示すように、この電源装置は、図示していないＤ級アンプに対し、電圧＋Ｂ、−Ｂ、及び電圧＋Ｂより高い電圧＋ＨＢを供給するものであり、これらの電圧を、バッテリ電圧を変換して出力する電圧変換部１、並びに電圧変換部１におけるスイッチング動作を制御する制御部２を備える。
【０００３】
電圧変換部１は、バッテリ電圧を出力電圧＋Ｂ、−Ｂ、及び＋ＨＢに変換するためのトランス３０を備える。トランス３０は中間タップがバッテリ電源に接続された１次巻線３１、電圧＋Ｂ及び−Ｂを生成するための２次巻線３２、及び電圧＋ＨＢを生成するための２次巻線３３を有する。１次巻線３１の両端には、それぞれ交互にオン・オフ動作を行って、バッテリ電圧に基づく高周波パルス電圧を発生させるためのスイッチ素子３４及び３５が接続されている。スイッチ素子３４及び３５は接合型ＦＥＴであり、それぞれゲートドライバ３６及び３７によって交互に駆動し、プッシュプル方式に従ってトランス３０を動作させるものである。
【０００４】
電圧変換部１はさらに、２次巻線３２の両端に接続されたブリッジ整流回路３８、ブリッジ整流回路３８のプラス側出力とマイナス側出力との間に接続された、コンデンサＣ１及びＣ２の直列回路、２次巻線３３の両端に接続されたブリッジ整流回路３９、並びに、ブリッジ整流回路３９の出力側に設けられた平滑コンデンサＣ３及び自動電圧制御回路４０を備える。コンデンサＣ１及びＣ２間の接続点は２次巻線３２の中間タップに接続されている。ブリッジ整流回路３９のマイナス側出力は、ブリッジ回路３８のプラス側出力に接続されている。
【０００５】
制御部２はゲートドライバ３６及び３７に供給されるパルス幅変調信号（以下、「ＰＷＭ信号」という。）の出力端子ＯＵＴ１及びＯＵＴ２を有するＤＣ／ＤＣコンバータＩＣ４１を備える。ＤＣ／ＤＣコンバータＩＣ４１は誤差増幅器４２を備え、その出力である誤差電圧を、内部で生成する所定のこぎり波と比較してパルス幅変調し、ＰＷＭ信号を出力するものである。誤差増幅器４２の非反転入力端子には、整流ブリッジ回路３８のプラス側出力が、抵抗Ｒ１を介して接続されている。抵抗Ｒ１の出力側は、抵抗Ｒ２を介して接地されている。
【０００６】
誤差増幅器４２の反転入力端子には、整流ブリッジ回路３８のマイナス側出力が、抵抗Ｒ３を介して接続されている。抵抗Ｒ３の出力には、ＤＣ／ＤＣコンバータＩＣ４１の＋５Ｖ端子が、抵抗Ｒ４を介して接続されている。誤差増幅器４２の出力端子と反転入力端子との間には、抵抗Ｒ５及びコンデンサＣ４の直列回路と、コンデンサＣ５との並列回路による負帰還回路が設けられている。この負帰還回路は、ゲイン設定や位相補償を行い、回路の発振を防止するためのものである。
【０００７】
この構成において、ＤＣ／ＤＣコンバータＩＣ４１の出力端子ＯＵＴ１及びＯＵＴ２から出力されるＰＷＭ信号に基づいてゲートドライバ３６及び３７がスイッチング素子３４及び３５を交互にオン・オフ駆動すると、１次巻線３１の中間タップに供給されるバッテリ電圧は高周波のパルス電圧に変換される。このパルス電圧は、２次巻３２及び３３において、それらの巻数に比例した電圧のパルス電圧を生じさせる。２次巻線３２のパルス電圧はブリッジ整流回路３８によって全波整流され、さらにコンデンサＣ１及びＣ２によって平滑化される。これによって得られる出力電圧＋Ｂ及び−Ｂは、図示していないＤ級アンプに供給される。
【０００８】
一方、２次巻線３３に発生するパルス電圧は、ブリッジ整流回路３９によって全波整流され、コンデンサＣ３によって平滑化され、さらに自動電圧制御回路４０によって電圧値が制御されて出力される。これによって得られる出力電圧＋ＨＢは、Ｄ級アンプに供給される。ただし、ブリッジ整流回路３９のマイナス出力側がブリッジ整流回路３８のプラス出力側に接続されているので、出力電圧＋ＢＨは、出力電圧＋Ｂを基準としたより高い電圧となる。
【０００９】
プラス側出力電圧＋Ｂは、抵抗Ｒ１及びＲ２によって分圧され、誤差増幅器４２の非反転入力端子に供給される。また、マイナス側出力電圧−Ｂ及び＋５［Ｖ］間の電位差を抵抗Ｒ４及びＲ３によって分圧した電圧が誤差増幅器４２の反転入力端子に供給される。これら入力の差分を増幅した誤差器４２の出力電圧と、ＤＣ／ＤＣコンバータＩＣ４１内で生成される所定のこぎり波とが比較され、ＰＷＭ信号が形成される。
【００１０】
ＰＷＭ信号は出力端子ＯＵＴ１及びＯＵＴ２を経て、ゲートドライバ３６及び３７に供給される。ただし、ＯＵＴ１及びＯＵＴ２からのＰＷＭ信号は、プッシュプル方式に従ってスイッチング素子３４及び３５が駆動されるように、相互に位相が１８０°異なるようにして出力される。出力ＯＵＴ１及びＯＵＴ２に基づき、ゲートドライバ３６及び３７はスイッチング素子３４及び３５を駆動する。このようにして、帰還される出力電圧＋Ｂ及び−Ｂに基づき、制御部２はＰＷＭ信号のパルス幅を調整し、出力電圧＋Ｂ及び−Ｂが所定の値となるように制御する。
【００１１】
なお、特許文献１には、入力信号の振幅を検知する手段を設け、入力信号の振幅が所定値を越えないように制限することにより、Ｄ級増幅回路の誤動作や破壊等を、簡便な構成で防止するようにした技術が開示されている。また、特許文献２には、出力段を構成する高電源側及び低電源側の各トランジスタに流れる過電流を検出し、高電源側トランジスタの検出信号を、低電源を基準とする信号に変換し、この信号と、低電源側トランジスタの検出信号とを加算した信号に基づき、トランジスタ駆動用の入力パルス信号を阻止することにより、一方のトランジスタに過電流が流れた場合でも、両トランジスタをオフとすることができるようにしたＤ級増幅器が開示されている。また、特許文献３には、出力端子の短絡等の異常時には、Ｄ級アンプへの入力信号を遮断し又は減衰させることにより、過電流の出力を抑制し、出力素子を保護するようにしたＤ級アンプが開示されている。
【００１２】
【特許文献１】特開２００３−３３２８６７号公報
【特許文献２】特開２００４−６４６７３号公報
【特許文献３】特開２００４−２１５０７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来技術のように、Ｄ級アンプの上ゲートに供給される電圧＋ＨＢを、２次巻線３２とは別の２次巻線３３によって生成する場合、出力電圧＋Ｂ及び−Ｂに基づいてＤＣ／ＤＣコンバータＩＣ４１により出力電圧の制御を行うと、出力端子ＯＵＴ１及びＯＵＴ２から出力されるＰＷＭ信号においてパルス幅が無くなってしまう場合がある。その場合、出力電圧＋ＨＢが低下し、Ｄ級アンプの上ゲートを駆動することができなくなり、Ｄ級アンプにおける出力用のＭＯＳ−ＦＥＴが破壊するおそれがある。
【００１４】
本発明の目的は、このような従来技術の問題点に鑑み、ＰＷＭ信号においてパルス幅が無くなることを防止することができる電源装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、第１の発明に係る電源装置は、帰還される出力電圧及び所定の参照電圧に基づく所定の誤差電圧を生成する手段と、誤差電圧に基づくパルス幅変調による変調信号を生成する手段と、変調信号を用いたＤＣ／ＤＣ変換により前記出力電圧を得る電圧変換手段とを備えた電源装置において、誤差電圧生成手段は、誤差電圧の基礎となる電圧を出力する差動増幅器と、該差動増幅器の電源電圧とによって誤差電圧に対し所定の限界値を設定する手段を具備することを特徴とする。
【００１６】
ここで、電源装置としては、たとえば、Ｄ級アンプに対し、所定の電圧＋Ｂ及び−Ｂ、並びに＋Ｂよりも高いハイ電圧＋ＨＢを供給するものが該当する。変調信号生成手段としては、たとえば、のこぎり波や三角波をキャリアとして誤差電圧をパルス幅変調するものが該当する。電圧変換手段としては、たとえば、交互に動作する２つのスイッチング素子でトランスを駆動するプッシュプル方式のものが該当する。
【００１７】
この構成において、帰還される出力電圧に基づく誤差電圧の生成、誤差電圧に基づく変調信号の生成、及び変調信号に基づく出力電圧の取得というフィードバックループが形成され、これにより、制御された出力電圧が得られることになる。この間、差動増幅器が出力する電圧の値は、その電源電圧の電圧値を限界としてそれ以上の値をとることがないので、差動増幅器の出力に基づく誤差電圧を、常に所定の限界値以下に維持することができる。したがって、誤差電圧の値を、常に、パルス幅変調に使用するキャリア波の振幅範囲内の値となるように制限し、ＰＷＭ信号におけるパルス幅が無くなるのを防止することができる。
【００１８】
第２の発明に係る電源装置は、第１発明において、電圧変換手段はバッテリ電圧をＤＣ／ＤＣ変換するものであり、差動増幅器の電源電圧はバッテリ電圧に基づく電圧であることを特徴とする。
【００１９】
第３の発明に係る電源装置は、第２発明において、限界値設定手段は、前記バッテリ電圧を減衰させて前記電源電圧を生成するとともに、その減衰度を、前記変調信号生成手段を有するＩＣから供給される所定の電圧を分圧した電圧に基づいて決定するものであることを特徴とする。
【００２０】
第４の発明に係る電源装置は、第１〜第３のいずれかの発明において、変調信号生成手段は、所定ののこぎり波をキャリアとして誤差電圧に基づくパルス幅変調を行うものであることを特徴とする。
【００２１】
第５の発明に係る電源装置は、第１〜第４のいずれかの発明において、差動増幅器は、前記参照電圧と、前記出力電圧のマイナス側電圧との電位差の分圧を反転入力とし、前記出力電圧のプラス側電圧の分圧を非反転入力とするものであることを特徴とする。
【００２２】
第６の発明に係る電源装置は、第１〜第５のいずれかの発明において、変調信号生成手段を有するＩＣを備え、該ＩＣは前記誤差電圧を出力する誤差増幅器を備え、該誤差増幅器の非反転入力端子には、前記差動増幅器の出力に基づく電圧が入力され、該誤差増幅器の反転入力には、該誤差増幅器の出力がそのまま帰還されることを特徴とする。
【００２３】
第７の発明に係る電源装置は、第１〜第６のいずれかの発明において、電圧変換手段は、第１及び第２の２次側巻線を有するトランスを備え、第１の２次巻線に発生する電圧に基づいてプラス電圧＋Ｂ及びマイナス電圧−Ｂを出力し、第２の２次巻線に発生する電圧に基づいて、プラス電圧＋Ｂよりも高い電圧＋ＨＢを出力し、出力電圧＋ＨＢのマイナス側はプラス電圧＋Ｂと等電位とされているものであり、差動増幅器は、前記参照電圧とマイナス側電圧−Ｂとの電位差の分圧を反転入力とし、プラス側電圧＋Ｂの分圧を非反転入力とするものであることを特徴とする。
【００２４】
第８の発明に係る電源装置は、第１〜第７のいずれかの発明において、前記参照電圧として、差動増幅器の電源電圧を用いることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、誤差電圧が常に所定の限界値以下に維持されるため、ＰＷＭ信号におけるパルス幅が無くなるのを防止することができる。
【発明を実施するための最良の形態】
【００２６】
図１は本発明の一実施形態に係る電源装置における制御部の構成を示す回路図である。この電源装置では、電圧変換部として、図３における電圧変換部１を採用している。図中の５は、電圧変換部１から帰還される出力信号＋Ｂ及び−Ｂに基づき、電圧変換部１に対してＰＷＭ信号を供給する制御部であり、図３における制御部２に対応する部分である。すなわちこの電源装置は、Ｄ級アンプに対し、その上ゲート信号のオン期間中における出力信号の基礎となる電圧＋Ｂ、及び下ゲート信号のオン期間中における出力信号の基礎となる電圧−Ｂ、並びに、上ゲート信号及び下ゲート信号に基づき交互に駆動して前記出力信号を生成する２つのスイッチング素子を駆動するための電圧＋ＨＢを供給するものである。
【００２７】
図中のＲ１１〜Ｒ１５は図３における抵抗Ｒ１〜Ｒ５に対応する抵抗である。Ｃ１４及びＣ１５は図３中のコンデンサＣ４及びＣ５に対応するコンデンサである。５１及び５２は図３中のＤＣ／ＤＣコンバータＩＣ４１及び誤差増幅器４２に対応するＤＣ／ＤＣコンバータＩＣ及び誤差増幅器である。つまり制御部５は、図３の制御部２において、差動増幅器５３、ＮＰＮ型トランジスタ５４、及び抵抗Ｒ１６〜Ｒ１８を追加したような構成を有し、これにより、差動増幅器５３の電源電圧Ｖｃｃにより、誤差増幅器５２が出力する誤差電圧ａに対し、所定の上限値を設定するようにしたものとなっている。
【００２８】
差動増幅器５３の非反転入力端子は抵抗Ｒ１２を介して接地されるとともに、抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端には電圧変換部１の出力電圧＋Ｂが入力される。差動増幅器５３の反転入力端子は抵抗Ｒ１３の一端に接続され、抵抗Ｒ１３の他端には電圧変換部１の出力電圧−Ｂが入力される。差動増幅器５３の出力端子は抵抗Ｒ１８を介して誤差増幅器５２の非反転入力端子に接続されるとともに、コンデンサＣ１４及び抵抗Ｒ１５の直列回路とコンデンサＣ１５との並列回路を介して半転入力端子に接続されている。
【００２９】
差動増幅器５３の負電源端子は接地され、正電源端子はトランジスタ５４のエミッタに接続され、トランジスタ５４のコレクタにはバッテリ電圧が供給されている。トランジスタ５４のエミッタはまた、抵抗Ｒ１４を介して差動増幅器５３の反転入力端子に接続されている。トランジスタ５４のベースは、抵抗Ｒ１７を介して接地されるとともに、抵抗Ｒ１６を介してＤＣ／ＤＣコンバータＩＣ５１の＋５Ｖ端子に接続されている。誤差増幅器５２の出力はそのまま反転入力端子に負帰還されている。つまり誤差増幅器５２は、非反転入力端子に入力される電圧と同じ値の電圧ａを出力するボルテージフォロワとなっている。
【００３０】
この構成において、差動増幅器５３の非反転入力端子には、電圧変換部１の出力電圧＋Ｂを抵抗Ｒ１１及びＲ１２で分圧した電圧Ｖａが入力される。トランジスタ５４は、＋５［Ｖ］を抵抗Ｒ１６及びＲ１７で分圧した電圧によって決定される増幅度でバッテリ電圧を増幅し、電源電圧Ｖｃｃとして差動増幅器５３に供給する。また、この電源電圧Ｖｃｃと、電圧変換部１の出力電圧−Ｂとの電位差を抵抗Ｒ１４及ＲびＲ１３で分圧した電圧Ｖｂが、差動増幅器５３の反転入力端子に印加される。
【００３１】
差動増幅器５３は、その差動入力電圧Ｖａ及びＶｂの差分を増幅して出力する。この出力は抵抗Ｒ１８によって減圧され、誤差増幅器５２の非反転入力端子に入力される。誤差増幅器５２はその入力電圧と同じ値の電圧ａを出力する。この電圧ａは、ＤＣ／ＤＣコンバータＩＣ５１において、その内部で生成される所定ののこぎり波と比較され、ＰＷＭ信号の生成に供される。ＤＣ／ＤＣコンバータＩＣ５１の出力端子ＯＵＴ１及びＯＵＴ２から出力されるＰＷＭ信号は、それぞれ、ゲートドライバ３６及び３７（図３）に供給される。これによって電圧変換部１では、上述のようにして、バッテリ電圧が変換され、得られる電圧＋Ｂ、−Ｂ及び＋ＨＢがＤ級アンプに対し、供給される。
【００３２】
この過程において、差動増幅器５３への差動増幅入力Ｖａ及びＶｂが変化し、その差分が所定値に達すると、差動増幅器５３の出力は上限の電圧Ｖｃｃに達し、それ以上増大することはなくなる。したがって、誤差増幅器５２が出力する誤差電圧ａも所定の上限電圧値に達し、それ以上増大することはなくなる。つまり、誤差増幅器５３は誤差電圧ａについての電圧リミッタとして作用する。
【００３３】
図２はＤＣ／ＤＣコンバータＩＣ５１において生成されるのこぎり波形と、誤差増幅器５２が出力する誤差電圧ａとの比較により、ＰＷＭ信号が生成される様子を示す波形図である。同図において、２１はＤＣ／ＤＣコンバータＩＣ５１の内部で生成されるのこぎり波形、２２は誤差増幅器５２が出力する誤差電圧ａの通常時における典型的な電圧レベル、２３は誤差電圧ａがとり得る上限の電圧、２４は誤差電圧ａがレベル２２の状態にあるときのＰＷＭ信号の波形、２５は出力電圧ａが上限電圧にあるときのＰＷＭ信号の波形である。
【００３４】
同図に示すように、上限電圧２３はのこぎり波形２１の最大レベルより小さい所定の値となるように、抵抗Ｒ１６及びＲ１７等の値よって設定されている。このため、誤差電圧ａが変動したとしても、上限電圧２３以上になることはない。したがって、少なくとも上限電圧２３に達した場合におけるＰＷＭ信号の波形２５で示されるパルス幅が、ＰＷＭ信号において確保されることになる。したがって、出力電圧＋ＨＢが低下し、Ｄ級アンプにおける上ゲートのドライブが不能となり、出力用のＭＯＳ−ＦＥＴが破壊するといった事態を回避することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に係る電源装置における制御部の構成を示す回路図である。
【図２】図１の装置においてＰＷＭ信号が生成される様子を示す波形図である。
【図３】従来のＤ級アンプ用の電源装置を示す回路図である。
【符号の説明】
【００３６】
１：電圧変換部、２，５：制御部、２１：のこぎり波形、２２：誤差電圧、２３：上限電圧、２４，２５：ＰＷＭ信号、３１：１次巻線、３２，３３：２次巻線、３４，３５：スイッチング素子、３６，３７：ゲートドライバ、３８，３９：ブリッジ整流回路、４０：自動電圧制御回路、４１，５１：ＤＣ／ＤＣコンバータＩＣ、４２，５２：誤差増幅器、５３：差分増幅器、５４：トランジスタ、Ｃ１〜Ｃ５，Ｃ１４，Ｃ１５：コンデンサ、Ｒ１〜Ｒ５，Ｒ１１〜Ｒ１８：抵抗。
【図１】
2006187068.tif 000003
【図２】
2006187068.tif 000004
【図３】
2006187068.tif 000005