(57)【要約】【課題】不揮発性記憶素子及びその形成方法を提供する。【解決手段】この素子は基板上に配置され、上へ突出したフィン、及びフィンを横切る制御ゲート電極を含む。制御ゲート電極とフィンとの間にフローティングゲートが介装される。フローティングゲートは第１及び第２貯蔵ゲートを含む。第１貯蔵ゲートはフィンの側壁上に配置され、第２貯蔵ゲートはフィンの上部面上に配置され、第１貯蔵ゲートと接続する。第１貯蔵ゲートとフィンの側壁との間に第１絶縁膜が介装され、第２貯蔵ゲートとフィンの上部面と間に第２絶縁膜が介装される。第２絶縁膜は第１絶縁膜に比べて薄い厚さを有する。制御ゲート電極とフローティングゲートとの間にブロッキング絶縁パターンが介装される。【選択図】図２Ｂ
2006108688.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置され、上へ突出したフィンと、
前記フィンを横切る制御ゲート電極と、
前記制御ゲート電極と前記フィンとの間に配置され、前記フィンの側壁上に配置された第１貯蔵ゲート、及び前記フィンの上部面上に配置され、前記第１貯蔵ゲートと接続された第２貯蔵ゲートを含むフローティングゲートと、
前記第１貯蔵ゲートと前記フィンの側壁との間に介装された第１絶縁膜、及び前記第１絶縁膜に比較して薄い厚さを有し、前記第２貯蔵ゲートと前記フィンの上部面との間に介装された第２絶縁膜と、
前記制御ゲート電極と前記フローティングゲートとの間に介装されたブロッキング絶縁膜とを含むことを特徴とする不揮発性記憶素子。
【請求項２】
前記第１貯蔵ゲートは第１ドーピングされたポリシリコンからなり、前記第２貯蔵ゲートは第２ドーピングされたポリシリコンからなることを特徴とする請求項１に記載の不揮発性記憶素子。
【請求項３】
前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれと互いに異なることを特徴とする請求項２に記載の不揮発性記憶素子。
【請求項４】
前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれに比べて大きいことを特徴とする請求項３に記載の不揮発性記憶素子。
【請求項５】
書き込みまたは消去動作時、前記第２絶縁膜は電荷の注入または放出を許容する厚さを有し、前記第１絶縁膜は電荷の注入または放出を許容しない厚さを有することを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項６】
前記フィンの上隅部は丸い形態であることを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項７】
前記第１絶縁膜及び第２絶縁膜は熱酸化膜で形成されることを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項８】
前記第１貯蔵ゲートの外側壁は前記第２貯蔵ゲートの側壁に整列されたことを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項９】
前記基板上に配置され、前記フィンの下部側壁を囲む埋め立て絶縁パターンをさらに含むことを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項１０】
前記基板上に配置された埋め立て絶縁膜をさらに含み、前記フィンは前記埋没絶縁膜上に配置されたことを特徴とする請求項１乃至４のうちのいずれか一項に記載の不揮発性記憶素子。
【請求項１１】
基板上に上へ突出したフィンを形成する段階と、
前記フィンの側壁上に順次積層された第１絶縁膜及び第１貯蔵パターンを形成する段階と、
前記フィンの上部面上に順次積層され、前記第１絶縁膜に比べて薄い厚さを有する第２絶縁膜、及び前記第１貯蔵パターンと接続する第２貯蔵パターンを形成する段階と、
前記基板上にブロッキング絶縁膜及び制御ゲート導電膜を順次形成する段階と、
前記制御ゲート導電膜、ブロッキング絶縁膜、第１貯蔵パターン及び第２貯蔵パターンを連続してパターニングして第１貯蔵ゲート及び第２貯蔵ゲートを含むフローティングゲート、ブロッキング絶縁パターン、及び制御ゲート電極を形成する段階とを含むことを特徴とする不揮発性記憶素子の形成方法。
【請求項１２】
前記第１貯蔵ゲートは第１ドーピングされたポリシリコンで形成され、前記第２貯蔵ゲートは第２ドーピングされたポリシリコンで形成されることを特徴とする請求項１１に記載の不揮発性記憶素子の形成方法。
【請求項１３】
前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれと互いに異なることを特徴とする請求項１２に記載の不揮発性記憶素子の形成方法。
【請求項１４】
前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれに比べて大きいことを特徴とする請求項１３に記載の不揮発性記憶素子の形成方法。
【請求項１５】
前記第１絶縁膜、前記第１貯蔵パターン、前記第２絶縁膜及び前記第２貯蔵パターンを形成する段階は、
前記フィンの上部面及び側壁上に第１絶縁膜を形成する段階と、
前記第１絶縁膜を介して前記フィンの側壁を囲む第１貯蔵膜を形成し、前記フィンの上部面上に形成された前記第１絶縁膜を露出させる段階と、
前記露出された第１絶縁膜を選択的に除去して前記フィンの上部面を露出させる段階と、
前記露出されたフィンの上部面上に第２絶縁膜を選択的に形成する段階と、
前記第２絶縁膜を覆い、前記第１貯蔵膜と接続する第２貯蔵膜を形成する段階と、
前記第２貯蔵膜及び第１貯蔵膜を連続してパターニングして前記第２及び第１貯蔵パターンを形成する段階とを含むことを特徴とする請求項１１乃至１４のうちのいずれか一項に記載の不揮発性記憶素子の形成方法。
【請求項１６】
前記フィンの上部面を露出させ、前記第２絶縁膜を形成する段階は、
前記露出された第１絶縁膜を有する基板全面に酸化防止膜を形成する段階と、
前記酸化防止膜をパターニングして前記露出された第１絶縁膜の所定領域を露出させる段階と、
前記パターニングされた酸化防止膜をマスクとして使用して前記第１絶縁膜をエッチングして前記フィンの上部面を露出させる段階と、
前記基板に熱酸化工程を実行して前記第２絶縁膜を形成する段階と、
前記パターニングされた酸化防止膜を除去する段階とを含むことを特徴とする請求項１５に記載の不揮発性記憶素子の形成方法。
【請求項１７】
書き込みまたは消去動作時、前記第２絶縁膜は電荷の注入または放出を許容する厚さで形成され、前記第１絶縁膜は電荷の注入または放出を許容しない厚さで形成されることを特徴とする請求項１６に記載の不揮発性記憶素子の形成方法。
【請求項１８】
前記フィンの上隅部を丸い形態で形成することを特徴とする請求項１６に記載の不揮発性記憶素子の形成方法。
【請求項１９】
前記フィンを形成する段階は、
基板の所定領域上にマスクパターンを形成する段階と、
前記マスクパターンを有する基板に熱酸化工程を実行して前記マスクパターンの下部面  端の下のバーズビークを含む犠牲熱酸化膜を形成する段階と、
前記マスクパターンをエッチングマスクとして使用して前記犠牲熱酸化膜及び基板を連続して異方性エッチングして前記フィンを形成する段階と、
前記マスクパターン及び前記バーズビークを除去する段階とを含み、前記バーズビークによって前記フィンの上隅部は丸い形態で形成されることを特徴とする請求項１８に記載の不揮発性記憶素子の形成方法。
【請求項２０】
前記フィンの上部面を露出させ、前記第２絶縁膜を形成する段階は、
前記第１貯蔵膜を前記露出された第１絶縁膜の上部面に比べて低く凹ませる段階と、
前記凹んだ領域を満たす酸化防止膜を基板上に形成する段階と、
前記酸化防止膜を前記第１絶縁膜が露出するまで平坦化させる段階と、
前記平坦化された酸化防止膜をエッチングマスクとして使用して前記露出された第１絶縁膜をエッチングして前記フィンの上部面を露出させる段階と、
前記基板に熱酸化工程を実行して前記第２絶縁膜を形成する段階と、 
前記平坦化された酸化防止膜を除去する段階とを含むことを特徴とする請求項１５に記載の不揮発性記憶素子の形成方法。
【請求項２１】
書き込みまたは消去動作時、前記第２絶縁膜は電荷の注入または放出が許容される厚さで形成し、前記第１絶縁膜は電荷の注入または放出を許容しない厚さで形成することを特徴とする請求項２０に記載の不揮発性記憶素子の形成方法。
【請求項２２】
前記フィンの上隅部は丸い形態で形成されることを特徴とする請求項２０に記載の不揮発性記憶素子の形成方法。
【請求項２３】
前記フィンを形成する段階は、
基板の所定領域上にマスクパターンを形成する段階と、
前記マスクパターンを有する基板に熱酸化工程を実行して前記マスクパターンの下部面端の下のバーズビークを含む犠牲熱酸化膜を形成する段階と、
前記マスクパターンをエッチングマスクとして使用して前記犠牲熱酸化膜及び基板を連続して異方性エッチングして前記フィンを形成する段階と、 
前記マスクパターン及び前記バーズビークを除去する段階とを含み、前記バーズビークによって前記フィンの上隅部は丸い形態で形成されることを特徴とする請求項２２に記載の不揮発性記憶素子の形成方法。
【請求項２４】
前記基板上に配置され、前記フィンの下部側壁を囲む埋め立て絶縁パターンを形成する段階をさらに含むことを特徴とする請求項１１乃至１４のうちのいずれか一項に記載の不揮発性記憶素子の形成方法。
【請求項２５】
前記基板は順次積層されたハンドリング基板、埋没絶縁膜及び素子層を含むＳＯＩ基板であり、前記フィンを形成する段階は前記素子層をパターニングして前記埋没絶縁膜上に上へ突出したフィンを形成する段階を含むことを特徴とする請求項１１乃至１４のうちのいずれか一項に記載の不揮発性記憶素子の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子及びその形成方法に係り、特に、不揮発性記憶素子及びその形成方法に関する。
【背景技術】
【０００２】
不揮発性記憶素子は電源供給が中断されても、貯蔵データが消滅しない特性を有する。このような不揮発性記憶素子の代表的なものではフラッシュ記憶素子である。通常、フラッシュ記憶素子は高集積化に有利な積層ゲート構造を主に採択している。特許文献１に典型的な積層ゲート構造のフラッシュ記憶セルを開示している。これを図１を参照して説明する。
【０００３】
図１は従来積層ゲート構造のフラッシュ記憶セルを示す概略的な図である。
【０００４】
図１を参照すると、半導体基板１上に制御ゲート電極５が配置され、前記制御ゲート電極５と前記半導体基板１との間にフローティングゲート３が介装される。前記フローティングゲート３と前記半導体基板１との間にトンネル酸化膜２が介装され、前記制御ゲート電極５と前記フローティングゲート３との間に誘電膜４が介装される。前記トンネル酸化膜２と前記誘電膜４によって前記フローティングゲート３は電気的に隔離される。
【０００５】
上述の形態の積層ゲート構造のフラッシュ記憶セルは前記フローティングゲート３内の電荷量によって、論理“１”または論理“０”のデータを貯蔵するようになる。
【０００６】
半導体素子の高集積化傾向が深まっている状況では、上述の従来のフラッシュ記憶セルに様々な問題点が誘発されるおそれがある。例えば、前記フローティングゲート３下のチャンネル領域の幅が減少して前記フラッシュ記憶セルのターンオン電流量が急激に減少するおそれがある。これによって、フラッシュ記憶セルのセンシングマージンが減少するおそれがある。このようなセンシングマージンを確保するため、フラッシュ記憶素子の動作電圧が増加するおそれがある。また、前記フローティングゲート３及び前記コントロールゲート５間の重畳面積の減少によって、フラッシュ記憶セルのカップリング比が減少するおそれがある。これにより、前記フラッシュ記憶セルの動作電圧が増加するおそれがある。このような動作電圧の増加は素子の消費電力を増加させ、また、前記トンネル酸化膜２または前記トンネル酸化膜３と前記半導体基板１の界面を損傷させてフラッシュ記憶セルの信頼性を大きく劣化させるおそれがある。
【特許文献１】韓国特許第１０−０３９６６９８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の第１の課題は、制限された面積でターンオン電流量を増加させることができる不揮発性記憶素子及びその形成方法を提供することにある。
【０００８】
本発明の第２の課題は、制限された面積でカップリング比を増加させることができる不揮発性記憶素子及びその形成方法を提供することにある。
【０００９】
本発明の第３の課題は、制限された面積で動作電圧を減少させることができる不揮発性記憶素子及びその形成方法を提供することにある。
【００１０】
本発明の第４の課題は、セルのスレッショルド電圧を最適化させることができる不揮発性記憶素子及びその形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために不揮発性記憶素子を提供する。この素子は基板上に配置され、上へ突出したフィン、及び前記フィンを横切る制御ゲート電極を含む。前記制御ゲート電極と前記フィンとの間にフローティングゲートが介装される。前記フローティングゲートは第１及び第２貯蔵ゲートを含む。前記第１貯蔵ゲートは前記フィンの側壁上に配置され、前記第２貯蔵ゲートは前記フィンの上部面上に配置され、前記第１貯蔵ゲートと接続する。前記第１貯蔵ゲートと前記フィンの側壁との間に第１絶縁膜が介装され、前記第２貯蔵ゲートと前記フィンの上部面との間に第２絶縁膜が介装される。前記第２絶縁膜は前記第１絶縁膜に比べて薄い厚さを有する。前記制御ゲート電極と前記フローティングゲートとの間にブロッキング絶縁パターンが介装される。
【００１２】
具体的には、前記第１貯蔵ゲートは第１ドーピングされたポリシリコンからなり、前記第２貯蔵ゲートは第２ドーピングされたポリシリコンからなることが望ましい。前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれと互いに異なることができる。特に、前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれに比べて大きいことが望ましい。書き込みまたは消去動作時、前記第２絶縁膜は電荷の注入または放出を許容する厚さを有し、前記第１絶縁膜は電荷の注入または放出を許容しない厚さを有することが望ましい。前記フィンの上隅部は丸い形態でありうる。前記第１絶縁膜及び第２絶縁膜は熱酸化膜で形成されることができる。前記第１貯蔵ゲートの外側壁は前記第２貯蔵ゲートの側壁に整列されることができる。前記素子は前記基板上に配置されて前記フィンの下部側壁を囲む埋め立て絶縁パターン（ｆｉｌｌｉｎｇ−ｉｎｓｕｌａｔｉｎｇ ｐａｔｔｅｒｎ）をさらに含むことができる。これとは異なって、前記素子は前記基板上に配置された埋没絶縁膜（ｂｕｒｉｅｄ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）をさらに含むことができる。この場合、前記フィンは前記埋没絶縁膜上に配置される。
【００１３】
上述の課題を解決するために不揮発性記憶素子の形成方法を提供する。この方法は次の段階を含む。基板上に上へ突出したフィンを形成する。前記フィンの側壁上に順次積層された第１絶縁膜及び第１貯蔵パターンを形成する。前記フィンの上部面上に順次積層され、前記第１絶縁膜に比べて薄い厚さを有する第１絶縁膜、及び前記第１貯蔵パターンと接続する第２貯蔵パターンを形成する。前記基板上にブロッキング絶縁膜及び制御ゲート導電膜を順次形成する。前記制御ゲート導電膜、ブロッキング絶縁膜、第１貯蔵パターン及び第２貯蔵パターンを連続してパターニングして第１貯蔵ゲート及び第２貯蔵ゲートを含むフローティングゲート、ブロッキング絶縁パターン、及び制御ゲート電極を形成する。
【００１４】
具体的には、前記第１貯蔵ゲートは第１ドーピングされたポリシリコンで形成され、前記第２貯蔵ゲートは第２ドーピングされたポリシリコンで形成することが望ましい。前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれと互いに異なることが望ましい。特に、前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンのそれに比べて大きいことが望ましい。前記第１絶縁膜、第１貯蔵パターン、前記第２絶縁膜及び前記第２貯蔵パターンを形成する段階は次の段階を含むことができる。前記フィンの上部面及び側壁上に第１絶縁膜を形成する。前記第１絶縁膜を介して前記フィンの側壁を囲む第１貯蔵膜を形成する。この際、前記フィンの上部面上に形成された前記第１絶縁膜を露出させる。前記露出された第１絶縁膜を選択的に除去して前記フィンの上部面を露出させる。前記露出されたフィンの上部面上に第２絶縁膜を選択的に形成する。前記第２絶縁膜を覆い、前記第１貯蔵膜と接続する第２貯蔵膜を形成する。前記第２貯蔵膜及び第１貯蔵膜を連続してパターニングして前記第２及び第１貯蔵パターンを形成する。
【００１５】
一実施形態において、前記フィンの上部面を露出させ、前記第２絶縁膜を形成する段階は次の段階を含むことができる。前記露出された第１絶縁膜を有する基板全面に酸化防止膜を形成し、前記酸化防止膜をパターニングして前記露出された第１絶縁膜の所定領域を露出させる。前記パターニングされた酸化防止膜をマスクとして使用して前記第１絶縁膜をエッチングして前記フィンの上部面を露出させる。前記基板に熱酸化工程を実行して前記第２絶縁膜を形成する。前記パターニングされた酸化防止膜を除去する。
【００１６】
一実施形態において、前記フィンの上部面を露出させ、前記第２絶縁膜を形成する段階は次の段階を含むことができる。前記第１貯蔵膜を前記露出された第１絶縁膜の上部面に比べて低く凹ませる。前記凹んだ領域を満たす酸化防止膜を基板上に形成し、前記酸化防止膜を前記第１絶縁膜が露出するまで平坦化させる。前記平坦化された酸化防止膜をエッチングマスクとして使用して前記露出された第１絶縁膜をエッチングして前記フィンの上部面を露出させる。前記基板に熱酸化工程を実行して前記第２絶縁膜を形成し、前記平坦化された酸化防止膜を除去する。
【００１７】
一実施形態において、書き込みまたは消去動作時、前記第２絶縁膜は電荷の注入または放出を許容する厚さで形成され、前記第１絶縁膜は電荷の注入または放出を許容しない厚さで形成することが望ましい。
【００１８】
一実施形態において、前記フィンの上隅部を丸い形態で形成することができる。この場合に、前記フィンを形成する段階は次の段階を含むことができる。基板の所定領域上にマスクパターンを形成する。前記マスクパターンを有する基板に熱酸化工程を実行して前記マスクパターンの下部面端の下のバーズビークを含む犠牲熱酸化膜を形成する。前記マスクパターンをエッチングマスクとして使用して前記犠牲熱酸化膜及び基板を連続して異方性エッチングして前記フィンを形成し、前記マスクパターン及び前記バーズビークを除去する。
【００１９】
一実施形態において、前記方法は前記基板上に配置され、前記フィンの下部側壁を囲む埋め立て絶縁パターンを形成する段階をさらに含むことができる。
【００２０】
一実施形態において、前記基板は順次積層されたハンドリング基板、埋没絶縁膜及び素子層を含むＳＯＩ基板でありうる。この場合、前記フィンを形成する段階は、前記素子層をパターニングして前記埋没絶縁膜上に前記フィンを形成する段階を含むことができる。
【発明の効果】
【００２１】
本発明による不揮発性記憶素子の単位セルは第１及び第２貯蔵ゲートを有するフローティングゲートを含む。前記第１貯蔵ゲートは第１絶縁膜を介して基板から上へ突出したフィンの両側壁上に配置され、前記第２貯蔵ゲートは第２絶縁膜を介して前記フィンの上部面上に配置される。前記第２貯蔵ゲートは前記第１貯蔵ゲートと電気的に接続する。
【００２２】
これによって、前記フローティングゲートの下の前記フィンに定義されたチャンネル領域は垂直及び水平チャンネル領域を含む。その結果、制限された面積で前記チャンネル領域の幅が増加して前記不揮発性記憶セルのターンオン電流量が増加する。これによって、不揮発性記憶素子のセンシングマージンを向上させて動作電圧を減少させることができる。
【００２３】
また、前記第１絶縁膜は前記第２絶縁膜に比べて厚く形成される。これによって、前記第１貯蔵ゲートと前記フィン間の静電容量が減少して前記フローティングゲートと前記フィン間の静電容量が減少する。これとともに、制御ゲート電極が３次元構造の前記フローティングゲートの上部面及び外側壁を覆うことで、前記制御ゲート電極と前記フローティングゲートの重畳面積が増加する。したがって、前記フローティングゲートと前記制御ゲート電極間の静電容量が増加する。その結果、前記不揮発性記憶セルのカップリング比が増加して不揮発性記憶素子の動作電圧を減少させることができる。
【００２４】
これに加えて、前記第１及び第２貯蔵ゲートは各々第１及び第２ドーピングされたポリシリコンからなる。これによって、前記第１及び第２貯蔵ゲートの特性、すなわち、不純物濃度を互いに異ならせて前記不揮発性記憶セルのスレッショルド電圧を最適化させることができる。特に、前記第１貯蔵ゲートの不純物濃度を前記第２貯蔵ゲートの不純物濃度に比べて高くすることで、前記不揮発性記憶セルが前記チャンネル領域の全域にかけて均一なスレッショルド電圧を有することを実現することができる。これによって、前記不揮発性記憶セルを選択する場合、前記チャンネル領域の全域にかけて同時にチャンネルが形成される。その結果、高速で動作する不揮発性記憶素子を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層（または膜）及び領域の厚さは明確性のために誇張されたものである。また、層（または膜）が他の層（または膜）または基板“上”にあると言及される場合に、それは他の層（または膜）または基板上に直接形成されることができるもの、またはそれらの間に第３の層（または膜）が介装されることもできるものである。明細書全体にわたって等しい参照番号に表示された部分は等しい構成要素を示す。
【００２６】
図２Ａは本発明の実施形態による不揮発性記憶素子を示す平面図であり、図２Ｂ及び図２Ｃは各々図２ＡのI−I'及びII−II'に沿って切断した断面図である。
【００２７】
図２Ａ、図２Ｂ及び図２Ｃを参照すると、本発明の実施形態による不揮発性記憶素子は半導体基板（以下、基板という）１００上に配置されたフィン１０６を含む。前記フィン１０６は上へ突出している。前記基板１００はバルク基板（ｂｕｌｋ ｓｕｂｓｔｒａｔｅ）でありうる。電界が集中する現象を防止するために、前記フィン１０６の上隅部は丸い形態であることが望ましい。前記フィン１０６は前記基板１００と同一の物質からなることができる。前記基板１００上に前記フィン１０６の下部側壁を囲む埋め立て絶縁パターン１０８が配置される。前記埋め立て絶縁パターン１０８はシリコン酸化膜、特に、ギャップフィル特性が優れた高密度プラズマシリコン酸化膜またはＳＯＧ膜などからなることができる。前記埋め立て絶縁パターン１０８は隣り合う素子を隔離させる素子分離膜に該当し得る。
【００２８】
前記フィン１０６を横切る制御ゲート電極１２６ａが前記基板１００上に配置される。前記制御ゲート電極１２６ａは前記埋め立て絶縁パターン１０８上に配置される。前記制御ゲート電極１２６ａと前記フィン１０６との間にフローティングゲート１２２ａが配置される。前記フローティングゲート１２２ａは第１及び第２貯蔵ゲート１１２ｃ、１２０ｂを含む。前記第１貯蔵ゲート１１２ｃは前記制御ゲート電極１２６ａ下の前記フィン１０６の側壁上に配置され、前記第２貯蔵ゲート１２０ｂは前記制御ゲート電極１２６ａ下の前記フィン１０６の上部面上に配置される。前記第２貯蔵ゲート１２０ｂは前記第１貯蔵ゲート１１２ｃと電気的に接続する。特に、前記第２貯蔵ゲート１２０ｂは横へ延長されて前記第１貯蔵ゲート１１２ｃの上部面と接続する。
【００２９】
具体的には、一対の前記第１貯蔵ゲート１１２ｃが前記制御ゲート電極１２６ａ下の前記フィン１０６の両側壁上に各々配置される。前記第２貯蔵ゲート１２０ｂが前記フィン１０６の上部面上に配置され、両側へ延長されて前記一対の第１貯蔵ゲート１１２ｃの上部面と接続する。前記フローティングゲート１２２ａは前記一対の第１貯蔵ゲート１１２ｃと前記第２貯蔵ゲート１２０ｂとを含む。
【００３０】
前記第１貯蔵ゲート１１２ｃの外側壁は前記第２貯蔵ゲート１２０ｂの側壁に整列される。図２Ｂに示したように、前記第１及び第２貯蔵ゲート１１２ｃ、１２０ｂの接触面（すなわち、前記第１貯蔵ゲート１１２ｃの上部面）は前記フィン１０６の上部面より高いこともある。これとは異なり、前記第１及び第２貯蔵ゲート１１２ｃ、１２０ｂの接触面は前記フィン１０６の上部面に近接した高さであってもよい。
【００３１】
前記第１貯蔵ゲート１１２ｃと前記フィン１０６の側壁との間に第１絶縁膜１１０が介装され、前記第２貯蔵ゲート１２０ｂと前記フィン１０６の上部面との間に第２絶縁膜１１８が介装される。前記フローティングゲート１２２ａと前記制御ゲート電極１２６ａとの間にブロッキング絶縁パターン１２４ａが介装される。前記制御ゲート電極１２６ａ両側の前記フィン１０６内にソース／ドレイン領域に該当する不純物ドーピング層１２８が配置される。
【００３２】
前記第２絶縁膜１１８は前記第１絶縁膜１１０に比べて薄い厚さを有する。具体的には、前記第２絶縁膜１１８は書き込みまたは消去動作時、電荷のトンネリングを許容する薄い厚さを有することが望ましく、前記第１絶縁膜１１０は書き込みまたは消去動作時、電荷のトンネリングを許容しない厚い厚さを有することが望ましい。したがって、書き込みまたは消去動作時、ただ前記フィン１０６の上部面上に配置された前記第２絶縁膜１１８を通じてのみ電荷の注入または放出が行われることができる。すなわち、前記第２絶縁膜１１８のみがトンネル絶縁膜に該当し得る。
【００３３】
前記フローティングゲート１２２ａ下の前記フィン１０６にチャンネル領域が定義される。前記チャンネル領域は前記フィン１０６の両側壁に定義された垂直チャンネル領域、及び前記フィン１０６の上部面に定義された水平チャンネル領域を含む。これによって、前記不揮発性記憶セルは制限された面積で前記チャンネル領域の幅が増加してターンオン電流量が増加する。その結果、前記不揮発性記憶素子のセンシングマージンが増加して動作電圧を低めて、低消費電力の不揮発性記憶素子を実現することができる。
【００３４】
前記フィン１０６の両側壁上の厚い前記第１絶縁膜１１０によって、前記第１貯蔵ゲート１１２ｃと前記フィン１０６との間の静電容量が減少する。すなわち、前記フローティングゲート１２２ａと前記フィン１０６の静電容量が減少する。これとともに、前記フローティングゲート１２２ａは前記フィン１０６の上部面及び両側壁を覆っている３次元構造を有し、前記制御ゲート電極１２６ａは前記フローティングゲート１２２ａの上部面及び外側壁を覆う。これによって、前記フローティングゲート１２２ａと前記制御ゲート電極１２６ａとの間の重畳面積が増加して前記フローティングゲート１２２ａと前記制御ゲート電極１２６ａとの間の静電容量が増加する。結果的に、フローティングゲート１２２ａと前記フィン１０６との間の静電容量を減少し、前記フローティングゲート１２２ａと前記制御ゲート電極１２６ａとの間の静電容量が増加することによって、不揮発性記憶セルのカップリング比を増加させることができる。前記カップルリング比が増加することによって、不揮発性記憶セルの動作電圧を減少させて低消費電力の不揮発性記憶素子を実現することができる。
【００３５】
前記制御ゲート電極１２６ａは導電膜からなる。例えば、前記制御ゲート電極１２６ａはドーピングされたポリシリコン、金属シリサイド（例として、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、チタンシリサイド）、導電性金属窒化物（例として、窒化チタン、窒化タンタルなど）または金属（例として、タングステン、モリブデンなど）のうちより選択された一つの単一膜またはこれらの組み合わせ膜からなることができる。前記ブロッキング絶縁パターン１２４ａはＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）膜からなることができる。これとは異なって、前記ブロッキング絶縁パターン１２４ａは窒化膜に比べて高い誘電定数を有する高誘電膜を含むことができる。例えば、前記ブロッキング絶縁パターン１２４ａは高誘電膜である金属酸化膜（例として、アルミニウム酸化膜またはハフニウム酸化膜など）を含むことができる。前記第１及び第２絶縁膜１１０、１１８は優れた特性のシリコン酸化膜、例えば、熱酸化膜からなることが望ましい。
【００３６】
前記フローティングゲート１２２ａの第１貯蔵ゲート１１２ｃは第１ドーピングされたポリシリコンからなり、前記第２貯蔵ゲート１２０ｂは第２ドーピングされたポリシリコンからなることが望ましい。これによって、前記第１及び第２貯蔵ゲート１１２ｃ、１２０ｂは互いに異なる特性のドーピングされたポリシリコンからなることができる。その結果、前記不揮発性記憶セルの特性、特にスレッショルド電圧を最適化させることができる。
【００３７】
具体的には、前記第１及び第２貯蔵ゲート１１２ｃ、１２０ｂが電気的に接続されることで、前記第１及び第２ドーピングされたポリシリコンは同一のタイプの不純物にドーピングされる。この際、前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンの不純物濃度と互いに異なることが望ましい。特に、前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンの不純物濃度に比べて高いことが望ましい。これによって、前記チャンネル領域の全域（すなわち、垂直及び水平チャンネル領域）にかけて均一なスレッショルド電圧を有する不揮発性記憶セルを実現することができる。その結果、不揮発性記憶素子の動作速度を最適化させることができる。
【００３８】
前記第１絶縁膜１１０の厚さ及び第２絶縁膜１１８の厚さが互いに異なるので、前記垂直チャンネル領域のスレッショルド電圧及び前記水平チャンネル領域のスレッショルド電圧が互いに異なることができる。特に、前記第１絶縁膜１１０が前記第２絶縁膜１１８に比べて厚くて、前記垂直チャンネル領域のスレッショルド電圧の絶対値が前記水平チャンネル領域のそれに比べて大きい値でありうる。これに、前記第１貯蔵ゲート１１２ｃの不純物濃度を相対的に高めて、前記垂直チャンネル領域のスレッショルド電圧を減少させ、前記第２貯蔵ゲート１２０ｂの不純物濃度を相対的に低めて、前記水平チャンネル領域のスレッショルド電圧を増加させる。これによって、前記チャンネル領域の全域に対して均一なスレッショルド電圧を実現することができる。その結果、前記不揮発性記憶セルをセンシングするとき、前記チャンネル領域の全域が同時にターンオンされることで、前記不揮発性記憶素子の動作速度が向上する。
【００３９】
前記第１及び第２ドーピングされたポリシリコンの不純物は前記不純物ドーピング層１２８の不純物と同一のタイプであることが望ましい。また、前記第１及び第２ドーピングポリシリコンの不純物は前記チャンネル領域の不純物と互いに異なるタイプでありうる。
【００４０】
次に、本発明の実施形態による不揮発性記憶素子の形成方法を説明する。
【００４１】
図３Ａ乃至図９Ａは本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図であり、図３Ｂ乃至図９Ｂは各々図３Ａ乃至図９ＡのIII−III'に沿って切断した断面図であり、図３Ｃ乃至図９Ｃは各々図３Ａ乃至図９ＡのIV−IV'に沿って切断した断面図である。
【００４２】
図３Ａ、図３Ｂ及び図３Ｃを参照すると、基板１００の所定領域上にマスクパターン１０２を形成する。前記基板１００はバルク基板でありうる。前記マスクパターン１０２は熱酸化工程による酸化を防止し、熱酸化膜及び前記基板１００に対してエッチング選択比を有する物質膜を含むように形成する。例えば、前記マスクパターン１０２はシリコン窒化膜の単一層またはシリコン酸化膜／シリコン窒化膜の複合層で形成することができる。
【００４３】
前記マスクパターン１０２を有する基板１００に熱酸化工程を実行して犠牲熱酸化膜１０４を形成する。この際、前記マスクパターン１０２の下部面の端の下には前記犠牲熱酸化膜１０４の延長された部分であるバーズビーク（１０５、ｂｉｒｄ‘ｓ ｂｅａｋ）が形成される。
【００４４】
図４Ａ、図４Ｂ及び図４Ｃを参照すると、前記マスクパターン１０２をエッチングマスクとして使用して前記熱酸化膜１０４及び前記基板１００を連続して異方性エッチングして前記基板１００上に上へ突出したフィン１０６を形成する。この際、前記バーズビーク１０５によって、前記フィン１０６の上隅部は丸い形態で形成される。前記バーズビーク１０５は前記フィン１０６の形成のためのエッチング工程時、残存することができる。続いて、前記フィン１０６のエッチング損傷などを治癒するための熱酸化工程を実行して側壁熱酸化膜（図示しない）を形成することができる。
【００４５】
前記基板１００の全面に埋め立て絶縁膜（ｆｉｌｌｉｎｇ−ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）を形成し、前記埋め立て絶縁膜を前記マスクパターン１０２が露出するまで平坦化させる。続いて、前記平坦化された埋め立て絶縁膜を凹ませて前記フィン１０２の下部側壁を囲む埋め立て絶縁パターン１０８を形成する。前記マスクパターン１０２及び前記残存するバーズビーク１０５を除去して前記フィン１０６の上部（ｕｐｐｅｒ  ｐｏｒｔｉｏｎ）の両側壁及び上部面を露出させる。前記バーズビーク１０５は前記平坦化された埋め立て絶縁膜を凹ませるとき、除去されることができる。これとは異なって、前記バーズビーク１０５は前記マスクパターン１０２を除去する工程または追加的な除去工程で除去されることができる。場合によっては、前記マスクパターン１０２をまず除去し、前記埋め立て絶縁パターン１０８が形成されることもできる。前記埋め立て絶縁パターン１０８はギャップフィル特性が優れた絶縁膜、例えば、高密度プラズマ酸化膜またはＳＯＧ膜などで形成することができる。
【００４６】
前記フィン１０６の露出された表面（すなわち、前記フィン１０６の上部面及び上部側壁）上に第１絶縁膜１１０を形成する。前記第１絶縁膜１１０は熱酸化膜で形成することが望ましい。前記基板１００の全面上に前記基板１００のエッチングされた領域を満たす第１貯蔵膜１１２を形成する。前記第１貯蔵膜１１２の上部面は平坦化された状態でありうる。前記第１貯蔵膜１１２と第１ドーピングされたポリシリコンで形成することが望ましい。
【００４７】
図５Ａ、図５Ｂ及び図５Ｃを参照すると、前記第１貯蔵膜１１２を前記フィン１０６の上部面上に位置した前記第１絶縁膜１１０が露出するまで平坦化させる。前記平坦化工程は化学機械的研磨工程またはエッチバック工程などで実行することができる。前記平坦化された第１貯蔵膜１１２ａは前記第１絶縁膜１１０を介して前記フィン１０６の側壁を囲む。さらに具体的には、前記平坦化された第１貯蔵膜１１２ａは前記第１絶縁膜１１０を介して前記埋め立て絶縁パターン１０８の上へ突出した前記フィン１０６の上部側壁を囲む。
【００４８】
図６Ａ、図６Ｂ及び図６Ｃを参照すると、前記基板１００の全面上に酸化防止膜１１４を形成する。前記酸化防止膜１１４は前記平坦化された第１貯蔵膜１１２ａの酸化を防止することができる物質膜で形成する。また、前記酸化防止膜１１４は前記第１絶縁膜１１０に対してエッチング選択比を有する物質膜で形成することが望ましい。例えば、前記酸化防止膜１１４はシリコン窒化膜またはシリコン酸化窒化膜で形成することができる。
【００４９】
前記酸化防止膜１１４をパターニングして前記第１絶縁膜１１０の所定領域を露出させる開口部１１６を形成する。前記露出された第１絶縁膜１１０は前記フィン１０６の上部面上に位置する。前記開口部１１６が露出させる部分はチャンネル領域の水平チャンネル領域を含む。前記開口部１１６が露出させる部分は前記水平チャンネル領域より広い面積でありうる。これは、整列マージンを確保するためでもありうる。図６Ｂにおいて、前記開口部１１６の側壁が前記平坦化された第１貯蔵膜１１２ａに整列されるように図示されているが、整列マージンのために、前記開口部１１６は前記平坦化された第１貯蔵膜１１２ａの前記第１絶縁膜１１０に隣接した一部を露出させることもできる。
【００５０】
図７Ａ、図７Ｂ及び図７Ｃを参照すると、前記パターニングされた酸化防止膜１１４をエッチングマスクとして使用して前記露出された第１絶縁膜１１０を除去して前記フィン１０６の上部面を露出させる。
【００５１】
続いて、前記基板１００に熱酸化工程を実行して前記フィン１０６の露出された上部面上に第２絶縁膜１１８を形成する。この際、前記第２絶縁膜１１８は前記第１絶縁膜１１０に比べて薄い厚さを有するように形成する。特に、前記第２絶縁膜１１８は書き込みまたは消去動作時、電荷のトンネリングを許容する薄い厚さで形成することが望ましい。これとは異なって、前記第１絶縁膜１１０は書き込みまたは消去動作時、電荷のトンネリングを許容しない厚い厚さで形成することが望ましい。すなわち、前記第２絶縁膜１１８はトンネル絶縁膜に該当する。
【００５２】
図８Ａ、図８Ｂ及び図８Ｃを参照すると、前記パターニングされた酸化防止膜１１４を前記基板１００から除去して前記平坦化された第１貯蔵膜１１２ａを露出させる。続いて、前記基板１００の全面上に第２貯蔵膜１２０を形成する。前記第２貯蔵膜１２０は前記第２絶縁膜１１８を覆い、前記平坦化された第１貯蔵膜１１２ａと電気的に接続する。前記第２貯蔵膜１２０と第２ドーピングされたポリシリコンで形成することが望ましい。
【００５３】
前記平坦化された第１貯蔵膜１１２ａで形成される第１ドーピングされたポリシリコン及び前記第２貯蔵膜１２０で形成される第２ドーピングされたポリシリコンは電気的接続のために同一のタイプの不純物にドーピングされることが望ましい。この際、前記第１及び第２ドーピングされたポリシリコンの不純物濃度は互いに異なることが望ましい。特に、前記第１ドーピングされたポリシリコンの不純物濃度は前記第２ドーピングされたポリシリコンの不純物濃度に比べて高いことが望ましい。
【００５４】
前記第２貯蔵膜１２０と前記平坦化された第１貯蔵膜１１２ａの接触面（すなわち、前記平坦化された第１貯蔵膜１１２ａの上部面）は上述の方法によって前記フィン１０６の上部面より高く位置することができる。
【００５５】
図２Ａ、図２Ｂ、図２Ｃ、図９Ａ、図９Ｂ及び図９Ｃを参照すると、前記第２貯蔵膜１２０及び前記平坦化された第１貯蔵膜１１２ａを連続してパターニングして第２貯蔵パターン１２０ａ及び第１貯蔵パターン１１２ｂを形成する。前記第１貯蔵パターン１１２ｂは前記第１絶縁膜１１０を介して前記フィン１０６の側壁を囲む形態である。前記第２貯蔵パターン１２０ａは前記第１絶縁膜１１８を介して前記フィン１０６の上部面を覆い、前記第１貯蔵パターン１１２ｂと電気的に接続する。前記第１及び第２貯蔵パターン１１２ｂ、１２０ａは予備フローティングゲート１２２を構成する。前記予備フローティングゲート１２２は前記フィン１０６と平行である。
【００５６】
図示しないが、前記開口部１１６が前記第１絶縁膜１１０に隣接した前記平坦化された第１貯蔵膜１１２ａの一部を露出させる場合、前記第１貯蔵膜１１２ａの一部上にも前記第２絶縁膜１１８が形成されることができる。この場合、前記第１貯蔵パターン１１２ｂの上部面の一部だけが前記第２貯蔵パターン１２０ａと接続される。
【００５７】
前記予備フローティングゲート１２２を有する前記基板１００の全面上にブロッキング絶縁膜１２４をコンフォーマルに形成する。前記ブロッキング絶縁膜１２４はＯＮＯ膜で形成することができる。これとは異なって、前記ブロッキング絶縁膜１２４はシリコン窒化膜に比べて高い誘電定数を有する高誘電膜を含むように形成することができる。例えば、前記ブロッキング絶縁膜１２４は高誘電膜である金属酸化膜（例として、アルミニウム酸化膜またはハフニウム酸化膜など）を含むことができる。
【００５８】
前記ブロッキング絶縁膜１２４上に制御ゲート導電膜１２６を形成する。例えば、前記制御ゲート導電膜１２６はドーピングされたポリシリコン、金属（例として、タングステン、モリブデンなど）、導電性金属窒化物（例として、窒化チタン、窒化タンタルなど）、金属シリサイド（例として、タングステンシリサイド、コバルトシリサイド、ニッケルシリサイド、チタンシリサイド）のうちより選択された一つの単一膜またはこれらの組み合わせで形成することができる。
【００５９】
図示しないが、前記制御ゲート導電膜１２６上にキャッフィング絶縁膜（図示しない）を形成することもできる。前記キャッフィング絶縁膜はシリコン酸化膜、シリコン窒化膜またはシリコン酸化窒化膜の単一膜またはこれらの組み合わせで形成することができる。
【００６０】
続いて、前記制御ゲート導電膜１２６、ブロッキング絶縁膜１２４、予備フローティングゲート１２２を連続してパターニングして図２Ａ、図２Ｂ及び図２Ｃに示したフローティングゲート１２２ａ、ブロッキング絶縁膜１２４及び制御ゲート電極１２６ａを形成する。前記フローティングゲート１２２ａは前記第１絶縁膜１１０を介して前記フィン１０６の側壁を覆う第１貯蔵ゲート１１２ｃ及び前記第２絶縁膜１１８を介して前記フィン１０６の上部面を覆い、前記第１貯蔵ゲート１１２ｃと接続した第２貯蔵ゲート１２０ｂを含む。前記第１及び第２貯蔵ゲート１１２ｃ、１２０ｂは各々前記第１及び第２貯蔵パターン１１２ｂ、１２０ａから形成される。
【００６１】
続いて、前記制御ゲート電極１２６ａをマスクとして使用して不純物イオンを注入して図２Ｃに示した不純物ドーピング層１２８を形成する。前記不純物ドーピング層１２８を形成する前または後に、前記制御ゲート電極１２６ａの両側の前記フィン１０６の表面に形成された前記第１絶縁膜１１０または／及び第２絶縁膜１１８は除去されることができる。これによって、図２Ａ、図２Ｂ及び図２Ｃに示した不揮発性記憶素子を実現することができる。
【００６２】
前記不揮発性記憶素子は図２Ａ、図２Ｂ及び図２Ｃを参照して上述した効果を得ることができる。すなわち、チャンネル領域が制御ゲート電極１２６ａ下の前記フィン１０６の両側壁及び上部面に規定されることで、制限された面積で前記チャンネル領域の幅が増加する。これによって、不揮発性記憶セルのターンオン電流量が増加する。また、前記第１絶縁膜１１０が前記第２絶縁膜１１８に比べて厚く形成されることで、前記第１貯蔵ゲート１１２ｃと前記フィン１０６との間の静電容量が減少する。これに反して、前記制御ゲート電極１２６ａと３次元構造の前記フローティングゲート１２２ａとの間の重畳面積が増加して、これらの静電容量は増加する。その結果、不揮発性記憶セルのカップリング比が増加する。これに加えて、前記第１及び第２貯蔵膜１１２、１２０は順次形成される前記第１及び第２ドーピングされたポリシリコンで形成される。これによって、前記第１及び第２ドーピングされたポリシリコンの特性を異なるように形成することができる。特に、前記第１ドーピングされたポリシリコンの不純物濃度を前記第２ドーピングされたポリシリコンのそれに比べて高く形成する。これによって、前記不揮発性記憶セルのスレッショルド電圧を前記チャンネル領域の全域にかけて均一に実現して不揮発性記憶素子の動作速度を向上させることができる。
【００６３】
一方、前記第２絶縁膜１１８は他の方法によって前記フィン１０６の上部面上に選択的に形成されることができる。これを、図１０Ａ乃至図１２Ａ、図１０Ｂ乃至図１２Ｂ及び図１０Ｃ乃至図１２Ｃを参照して説明する。
【００６４】
図１０Ａ乃至図１２Ａは実施形態による不揮発性記憶セルの形成方法のうちのフィンの上部面に絶縁膜を選択的に形成する他の方法を説明するための平面図であり、図１０Ｂ乃至図１２Ｂは各々図１０Ａ乃至図１２ＡのV−V'に沿って切断した断面図であり、図１０Ｃ乃至図１２Ｃは各々図１０Ａ乃至図１２ＡのVI−VI'に沿って切断した断面図である。
【００６５】
この方法において、フィン１０６の上部面上に形成された第１絶縁膜１１０を露出させる方法は、図３Ａ乃至図５Ａ、図３Ｂ乃至図５Ｂ及び図３Ｃ乃至図５Ｃを参照して上述した方法と同一に実行することができる。
【００６６】
図５Ａ、図５Ｂ、図５Ｃ、図１０Ａ、図１０Ｂ及び図１０Ｃを参照すると、フィン１０６の上部面上に位置した第１絶縁膜１１０が露出するまで平坦化された第１貯蔵膜１１２ａを凹ませる。前記凹んだ第１貯蔵膜１１２ａ'の上部面は前記露出された第１絶縁膜１１０の上部面に比べて低い。この際、前記凹んだ第１貯蔵膜１１２ａ'の上部面は前記フィン１０６の上部面に近接するように形成することができる。
【００６７】
続いて、前記平坦化された第１貯蔵膜１１２ａが凹んだ領域を満たす酸化防止膜を前記基板１００の全面上に形成する。前記酸化防止膜を前記フィン１０６の上部面上に位置した前記第１絶縁膜１１０が露出するまで平坦化させる。これによって、前記平坦化された酸化防止膜１１４'は前記凹んだ第１貯蔵膜１１２ａ'を自己整列的に覆う。この際、前記フィン１０６の上部面上に形成された第１絶縁膜１１０は全部露出される。前記酸化防止膜は図６Ａ、図６Ｂ及び図６Ｃの酸化防止膜１１４と同一の物質で形成される。
【００６８】
図１１Ａ、図１１Ｂ及び図１１Ｃを参照すると、前記平坦化されたエッチング防止膜１１４'をエッチングマスクとして使用して前記露出された第１絶縁膜１１０をエッチングして前記フィン１０６の上部面を露出させる。この際、前記フィン１０６の上部面の全領域が露出される。
【００６９】
熱酸化工程を実行して前記フィン１０６の露出された上部面上に第２絶縁膜１１８を形成する。前記第２絶縁膜１１８は前記フィン１０６の上部面の全面上に形成される。
【００７０】
図１２Ａ、図１２Ｂ及び図１２Ｃを参照すると、前記平坦化された酸化防止膜１１４'を前記基板１００から除去して前記凹んだ第１貯蔵膜１１２ａ'の上部面を露出させる。続いて、前記基板１００の全面に前記第２絶縁膜１１８を覆い、前記凹んだ第１貯蔵膜１１２ａ'と電気的に接続する第２貯蔵膜１２０を形成する。
【００７１】
この後に実行される工程、すなわち、前記第２貯蔵膜１２０と前記凹んだ第１貯蔵膜１１２ａ'を連続してパターニングして予備フローティングゲートを形成する工程を含んだ後続の工程は図９Ａ、図９Ｂ及び図９Ｃを参照して説明した方法と同一に実行することができる。
【００７２】
この方法によると、図６Ａ、図６Ｂ及び図６Ｃを参照して説明した開口部１１６の形成のためのパターニング工程が要求されない。すなわち、前記平坦化された酸化防止膜１１４'は自己整列方式によって前記凹んだ第１貯蔵膜１１２ａ'上に形成される。前記第２貯蔵膜１２０と前記凹んだ第１貯蔵膜１１２ａ'の境界面は前記フィン１０６の上部面に近接した高さで形成されることができる。また、この方法によると、図２Ａ、図２Ｂ及び図２Ｃの第２貯蔵ゲート１２０ｂは第１貯蔵ゲート１１２ｃの上部面の全面と接触する。
【００７３】
ここで、上述の実施形態は前記基板１００がバルク基板の場合に対して説明した。これとは異なって、前記不揮発性記憶素子はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に形成されることができる。これを図１３Ａ及び図１３Ｂを参照して説明する。この場合に、前記埋め立て絶縁パターン１０８は必ずしも必要ではない。
【００７４】
図１３Ａは本発明の実施形態による不揮発性記憶素子の変形例を示す断面図であり、図１３Ｂは図１３ＡのVII−VII'方向で見た断面図である。
【００７５】
図１３Ａ及び図１３Ｂを参照すると、基板１００'は順次積層されたハンドリング基板９０及び埋没絶縁膜（９２、ｂｕｒｉｅｄ ｉｎｓｕｌａｔｉｎｇ ｌａｙｅｒ）を含む。前記埋没絶縁膜９２上に上へ突出したフィン１０６'が配置される。前記フィン１０６'はＳＯＩ基板である前記基板１００'の素子層の一部分からなる。前記フィン１０６'の上隅部は丸い形態であることが望ましい。これは電界が集中する現象を防止するためである。前記フィン１０６'の平面形態は図２Ａに示したようなライン形態でありうる。前記埋没絶縁膜９０は素子を隔離させる役割を実行することができ、また、素子を前記ハンドリング基板９０と電気的に隔離させる役割を実行することができる。
【００７６】
前記フィン１０６'を横切る制御ゲート電極１２６ａが配置され、前記制御ゲート電極１２６ａと前記フィン１０６'との間にフローティングゲート１２２ａが配置される。前記フローティングゲート１２２ａは第１及び第２貯蔵ゲート１１２ｃ、１２０ｂを含む。前記第１貯蔵ゲート１１２ｃと前記フィン１０６'の側壁との間に第１絶縁膜１１０が介装されて、前記第２貯蔵ゲート１２０ｂと前記フィン１０６'の上部面との間に第２絶縁膜１１８が介装される。前記フローティングゲート１２２ａと前記制御ゲート電極１２６ａとの間にブロッキング絶縁パターン１２４ａが介装される。前記制御ゲート電極１２６ａ両側の前記フィン１０６内に不純物ドーピング層１２８が配置される。
【００７７】
前記第１及び第２絶縁膜１１０、１１８、前記フローティングゲート１２２ａ、前記制御ゲート電極１２６ａ、ブロッキング絶縁パターン１２４ａ及び不純物ドーピング層１２８は図２Ａ、図２Ｂ及び図２Ｃを参照して上述と同一の特性及び特徴を有する。また、これらは図２Ａに示したような形態でありうる。
【００７８】
前記不揮発性記憶素子がＳＯＩ基板である前記基板１００'に配置されることで、前記不揮発性記憶素子は図２Ａ、図２Ｂ及び図２Ｃに上述した効果を得ると同時に、漏洩電流特性がさらに向上することができる。結果的に、消費電力がより一層減少した不揮発性記憶素子を実現することができる。
【００７９】
次に、ＳＯＩ基板に上述の不揮発性記憶素子を形成する方法を説明する。
【００８０】
図１４Ａ及び図１５Ａは本発明の実施形態による不揮発性記憶素子の変形例の形成方法を説明するための断面図であり、図１４Ｂ及び図１５Ｂは各々図１４Ａ及び図１５ＡのVIII−VIII'方向で見た断面図である。
【００８１】
図１４Ａ及び図１４Ｂを参照すると、基板１００'の所定領域上にマスクパターン１０２を形成する。前記基板１００'は順次積層されたハンドリング基板９０、埋没絶縁膜９２及び素子層を含むＳＯＩ基板である。上述のように、前記マスクパターン１０２は熱酸化工程による酸化を防止し、前記基板１００'に対してエッチング選択比を有する。特に、前記マスクパターン１０２は前記素子層９５に対してエッチング選択比を有する。前記マスクパターン１０２は上述のようなシリコン窒化膜の単一層またはシリコン酸化膜／シリコン窒化膜の複合層で形成することができる。
【００８２】
前記マスクパターン１０２を有する基板１００'に熱酸化工程を実行して犠牲熱酸化膜１０４を形成する。この際、前記マスクパターン１０２の下部面の端の下には前記犠牲熱酸化膜１０４の延長された部分であるバーズビーク１０５が形成される。
【００８３】
図１５Ａ及び図１５Ｂを参照すると、前記マスクパターン１０２をエッチングマスクとして使用して前記犠牲熱酸化膜１０４及び前記基板１００'の素子層９５を連続して異方性エッチングして前記基板１００'上に上へ突出したフィン１０６'を形成する。この際、前記フィン１０６'は前記基板１００'の埋没絶縁膜９２上に形成される。もちろん、前記フィン１０６'の上隅部は前記バーズビーク１０５によって丸い形態で形成される。以後に、上述のように、前記フィン１０６'のエッチング損傷などを治癒するための熱酸化工程を実行することができる。
【００８４】
前記フィン１０６'の表面に第１絶縁膜１１０を形成し、前記第１絶縁膜１１０上に前記基板１００'のエッチングされた領域を満たす第１貯蔵膜１１２を形成する。前記第１絶縁膜１１０及び前記第１貯蔵膜１１２に対する説明は上述と同一であるので、省略する。
【００８５】
前記第１貯蔵膜１１２を形成した後の後続工程は図５Ａ乃至図９Ａ、図５Ｂ乃至図９Ｂ、及び図５Ｃ乃至図９Ｃを参照して説明した方法と同一に実行することができる。一方、前記第１貯蔵膜１１２を形成した後の後続工程は図１０Ａ乃至図１２Ａ、図１０Ｂ乃至図１２Ｂ、及び図１０Ｃ乃至図１２Ｃを参照して説明した方法と同一に実行することもできる。
【図面の簡単な説明】
【００８６】
【図１】従来積層ゲート構造のフラッシュ記憶セルを示す概略的な図である。
【図２Ａ】本発明の実施形態による不揮発性記憶素子を示す平面図である。
【図２Ｂ】図２ＡのI-I'に沿って切断した断面図である。
【図２Ｃ】図２ＡのII-II'に沿って切断した断面図である。
【図３Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図３Ｂ】図３ＡのIII−III'に沿って切断した断面図である。
【図３Ｃ】図３ＡのIV−IV'に沿って切断した断面図である。
【図４Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図４Ｂ】図４ＡのIII−III'に沿って切断した断面図である。
【図４Ｃ】図４ＡのIV−IV'に沿って切断した断面図である。
【図５Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図５Ｂ】図５ＡのIII−III'に沿って切断した断面図である。
【図５Ｃ】図５ＡのIV−IV'に沿って切断した断面図である。
【図６Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図６Ｂ】図６ＡのIII−III'に沿って切断した断面図である。
【図６Ｃ】図６ＡのIV−IV'に沿って切断した断面図である。
【図７Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図７Ｂ】図７ＡのIII−III'に沿って切断した断面図である。
【図７Ｃ】図７ＡのIV−IV'に沿って切断した断面図である。
【図８Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図８Ｂ】図８ＡのIII−III'に沿って切断した断面図である。
【図８Ｃ】図８ＡのIV−IV'に沿って切断した断面図である。
【図９Ａ】本発明の実施形態による不揮発性記憶素子の形成方法を説明するための平面図である。
【図９Ｂ】図９ＡのIII−III'に沿って切断した断面図である。
【図９Ｃ】図９ＡのIV−IV'に沿って切断した断面図である。
【図１０Ａ】本発明の実施形態による不揮発性記憶素子の形成方法のうちでフィンの上部面に絶縁膜を選択的に形成する他の方法を説明するための平面図である。
【図１０Ｂ】図１０ＡのV−V'に沿って切断した断面図である。
【図１０Ｃ】図１０ＡのVI−VI'に沿って切断した断面図である。
【図１１Ａ】本発明の実施形態による不揮発性記憶素子の形成方法のうちでフィンの上部面に絶縁膜を選択的に形成する他の方法を説明するための平面図である。
【図１１Ｂ】図１１ＡのV−V'に沿って切断した断面図である。
【図１１Ｃ】図１１ＡのVI−VI'に沿って切断した断面図である。
【図１２Ａ】本発明の実施形態による不揮発性記憶素子の形成方法のうちでフィンの上部面に絶縁膜を選択的に形成する他の方法を説明するための平面図である。
【図１２Ｂ】図１２ＡのV−V'に沿って切断した断面図である。
【図１２Ｃ】図１２ＡのVI−VI'に沿って切断した断面図である。
【図１３Ａ】本発明の実施形態による不揮発性記憶素子の変形例を示す断面図である。
【図１３Ｂ】図１３ＡのVII−VII'方向で見た断面図である。
【図１４Ａ】本発明の実施形態による不揮発性記憶素子の変形例の形成方法を説明するための断面図である。
【図１４Ｂ】図１４ＡのVIII−VIII'方向で見た断面図である。
【図１５Ａ】本発明の実施形態による不揮発性記憶素子の変形例の形成方法を説明するための断面図である。
【図１５Ｂ】図１５ＡのVIII−VIII'方向で見た断面図である。
【符号の説明】
【００８７】
１００  半導体基板
１０６  フィン
１０８  絶縁パターン
１１０  第１絶縁膜    
１１２ａ  第１貯蔵膜
１１２ｃ  第１貯蔵ゲート
１１４  酸化防止膜
１１６  開口部
１１８  第２絶縁膜
１２０  第２貯蔵膜
１２０ｂ  第２貯蔵ゲート
１２２  予備フローティングゲート
１２２ａ  フローティングゲート
１２４  ブロッキング絶縁膜
１２４ａ  ブロッキング絶縁パターン
１２６  制御ゲート導電膜
１２６ａ  制御ゲート電極
１２８  不純物ドーピング層
【図１】
2006108688.tif 000003
【図２Ａ】
2006108688.tif 000004
【図２Ｂ】
2006108688.tif 000005
【図２Ｃ】
2006108688.tif 000006
【図３Ａ】
2006108688.tif 000007
【図３Ｂ】
2006108688.tif 000008
【図３Ｃ】
2006108688.tif 000009
【図４Ａ】
2006108688.tif 000010
【図４Ｂ】
2006108688.tif 000011
【図４Ｃ】
2006108688.tif 000012
【図５Ａ】
2006108688.tif 000013
【図５Ｂ】
2006108688.tif 000014
【図５Ｃ】
2006108688.tif 000015
【図６Ａ】
2006108688.tif 000016
【図６Ｂ】
2006108688.tif 000017
【図６Ｃ】
2006108688.tif 000018
【図７Ａ】
2006108688.tif 000019
【図７Ｂ】
2006108688.tif 000020
【図７Ｃ】
2006108688.tif 000021
【図８Ａ】
2006108688.tif 000022
【図８Ｂ】
2006108688.tif 000023
【図８Ｃ】
2006108688.tif 000024
【図９Ａ】
2006108688.tif 000025
【図９Ｂ】
2006108688.tif 000026
【図９Ｃ】
2006108688.tif 000027
【図１０Ａ】
2006108688.tif 000028
【図１０Ｂ】
2006108688.tif 000029
【図１０Ｃ】
2006108688.tif 000030
【図１１Ａ】
2006108688.tif 000031
【図１１Ｂ】
2006108688.tif 000032
【図１１Ｃ】
2006108688.tif 000033
【図１２Ａ】
2006108688.tif 000034
【図１２Ｂ】
2006108688.tif 000035
【図１２Ｃ】
2006108688.tif 000036
【図１３Ａ】
2006108688.tif 000037
【図１３Ｂ】
2006108688.tif 000038
【図１４Ａ】
2006108688.tif 000039
【図１４Ｂ】
2006108688.tif 000040
【図１５Ａ】
2006108688.tif 000041
【図１５Ｂ】
2006108688.tif 000042