(57)【要約】【課題】  表示されない画素が線状に発生することを抑制する技術を提供することにある。【解決手段】  信号線側の電極１１と絶縁層（電子加速層）１２と走査線側の電極１３とがこの順に積層した構造を有する電子源を備えた電界放出型表示装置の表示基板の修正方法であって、走査線側の電極１３と信号線側の電極１１とが欠陥１６により短絡した電子源について、走査線側の電極１３と信号線側の電極１１との導通を遮断する。具体的には、レーザにより、欠陥部分１６の周囲８０の走査線側の電極１３を切除する。そして、欠陥ある表示素子を孤立化させることで、本来正常な表示素子を正常に作動させ、線状の画素欠陥の発生を抑制する。【選択図】  図１２
2006065172.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と絶縁層と第２の電極とがこの順に積層した構造を有する電子源を備えた電界放出型表示装置の表示基板の修正方法であって、
前記第１の電極と前記第２の電極とが短絡した電子源について、当該第１の電極と第２の電極との導通を遮断する
ことを特徴とする表示基板の修正方法。
【請求項２】
請求項１において、
前記第１の電極と第２の電極との導通の遮断は、短絡部分の周囲の第２の電極を切除することにより行う
ことを特徴とする表示基板の修正方法。
【請求項３】
請求項１において、
前記第１の電極と第２の電極との導通の遮断は、前記電子源の電子放出部分の周囲の第２の電極を切除することにより行う
ことを特徴とする表示基板の修正方法。
【請求項４】
請求項２または３において、
前記第２の電極の切除は、前記第１の電極に達しない深さで行うことを特徴とする表示基板の修正方法。
【請求項５】
請求項２〜４のいずれか一項において、前記第２の電極の切除は、レーザで行われることを特徴とする表示基板の修正方法。
【請求項６】
請求項２において、
前記第１の電極は、信号線側電極であり、
前記第２の電極は、走査線側電極である
ことを特徴とする表示基板の修正方法。
【請求項７】
走査線と信号線とが交差する部分に表示素子が設けられた表示基板の修正方法であって、
走査線側電極と信号線側電極とが短絡した表示素子について、走査線側電極と信号線側電極との導通を遮断する
ことを特徴とする表示基板の修正方法。
【請求項８】
電界放出型表示装置の表示パネルの製造方法であって、
基板上に電子源を形成させ電子源基板を得るステップと、
前記電子源基板上の各電子源の欠陥を調べるステップと、
欠陥のある電子源について、走査線側電極と信号線側電極との導通を遮断するステップと、
得られた電子源基板と表示側基板とを貼り合わせるステップと
を有することを特徴とする表示パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示基板に関し、特に、表示基板の欠陥の修正技術に関する。
【背景技術】
【０００２】
特許文献１及び２には、電界放出型画像表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられる表示パネル及びその製造工程が記載されている。特許文献１の表示パネルは、表示素子となる各電子源が、走査線と信号線とが交差する部分にマトリックス状に配置されて構成されている。各電子源は、走査線側電極と信号線側電極とに所定の電圧が印加されると電子線を発生する。したがって、信号線に印加する電圧波形により、任意の電子源から電子線を発生させることができ、所望の画像を表示することができる。
【０００３】
【特許文献１】特開平３−５５７３８号公報
【特許文献２】特開２００１−２５５８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に記載の製造工程で製造した表示パネルでは、表示されない画素が線状に発生することがあった。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的は、表示されない画素が線状に発生することを抑制する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決すべく、本発明は、表示素子が形成された表示基板に対して修正を行う。例えば、本発明の表示基板の修正方法は、走査線側電極と信号線側電極とが短絡した表示素子について、走査線側電極と信号線側電極との導通を遮断する。
【０００７】
具体的には、本発明の表示基板の修正方法は、第１の電極（信号線側電極）と絶縁層と第２の電極（走査線側電極）とがこの順に積層した構造を有する電子源を備えた電界放出型表示装置の表示基板の修正方法であって、前記第１の電極と前記第２の電極とが短絡した電子源について、当該第１の電極と第２電極との導通を遮断する。
【０００８】
本発明は、このように構成されることで、欠陥ある表示素子を孤立化できる。そして、本来正常な表示素子を正常に作動させることができ、表示されない画素が線状に発生することを抑制できる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の一実施形態が適用された表示パネルの製造工程を説明するが、その前に、本実施形態の表示パネルに用いられる電子源について説明する。
【００１０】
本実施形態の表示パネルに用いられる電子源は、薄膜型電子源である。薄膜型電子源は、上部電極と電子加速層と下部電極との３種の薄膜を積層した構造を基本とする。薄膜型電子源は、上部電極と下部電極との間に電圧が印加されると、上部電極の表面から真空中に電子を放出する。薄膜型電子源としては、例えば金属−絶縁体−金属を積層したMIM(Meta1-Insulator-Meta1)型、金属−絶縁体−半導体を積層したMIS(Meta1-Insulator-Semiconductor)型、金属−絶縁体−半導体−金属型等がある。
【００１１】
図１は、MIM型を例にとり、薄膜型電子源の動作原理を示した図である。上部電極１３と下部電極１１との間に駆動電圧Ｖｄを印加して、電子加速層１２内の電界を１〜１０ＭＶ／ｃｍ程度にすると、下部電極１１中のフェルミ準位近傍の電子はトンネル現象により障壁を透過し、電子加速層１２へ注入されホットエレクトロンとなる。これらのホットエレクトロンは電子加速層１２中、上部電極１３中で散乱されエネルギーを損失するが、上部電極１３の仕事関数φ以上のエネルギーを有する一部のホットエレクトロンは、真空２０中に放出される。他の薄膜型電子源も電子を加速し、薄い上部電極１３を通して電子を放出する点で共通している。
【００１２】
次に、本発明の一実施形態が適用された表示パネルの製造工程を説明する。
【００１３】
図１５は、表示パネルの製造工程のフロー図である。以下、このフロー図に従って説明する。
【００１４】
まず、図２に示すように、ガラス等の絶縁性の基板１０上に、下部電極用の金属膜１１を成膜する。図２（ａ）は平面図、図２（ｂ）はＡ−Ａ’方向断面図、図２（ｃ）はＢ−Ｂ’方向断面図である。
【００１５】
下部電極材料としてはＡｌやＡｌ合金等を用いることができる。ＡｌやＡｌ合金を用いると、陽極酸化により良質の絶縁膜を形成できる。ここでは、Ｎｄを２原子量％ドープしたＡｌ−Ｎｄ合金を用いた。成膜には例えば、スパッタリング法を用いる。膜厚は３００ｎｍ程度である。
【００１６】
成膜後は、図３に示すように、ホトリソグラフィ工程、エッチング工程によりストライプ形状の下部電極１１を形成する。図３（ａ）は平面図、図３（ｂ）はＡ−Ａ’方向断面図、図３（ｃ）はＢ−Ｂ’方向断面図である。なお、本実施形態では、下部電極１１は信号線側電極となる。
【００１７】
エッチング工程では、例えば燐酸、酢酸、硝酸の混合水溶液でのウエットエッチングを用いる（ステップ１０）。
【００１８】
次に、図４に示すように、第１保護絶縁層１４を形成する。図４（ａ）は平面図、図４（ｂ）はＡ−Ａ’方向断面図、図４（ｃ）はＢ−Ｂ’方向断面図である。
【００１９】
第１保護絶縁層１４は、電子放出部を制限し、下部電極エッジヘの電界集中を防止する役目を果たす。
【００２０】
まず、下部電極１１上の電子放出部となる部分をレジスト膜２５でマスクし、その他の部分を選択的に厚く陽極酸化し、第１保護絶縁層１４とする。例えば、化成電圧を１００Ｖとすれば、厚さ約１３６ｎｍの第１保護絶縁層１４が形成される。
【００２１】
次に、図５に示すように、電子加速層１２を形成する。図５（ａ）は平面図、図５（ｂ）はＡ−Ａ’方向断面図、図５（ｃ）はＢ−Ｂ’方向断面図である。
【００２２】
まず、レジスト腹２５を除去し、残りの下部電極１１の表面を陽極酸化し、電子加速層１２とする。例えば、化成電圧を６Ｖとすれば、下部電極１１上に厚さ約１０ｎｍの電子加速層１２が形成される（ステップ２０）。
【００２３】
次に、図６に示すように、第２保護絶縁層１５と、上部電極１３の給電線となる上部バス電極（第１金属層２６及び第２金属層２７）とを、例えばスパッタリング法等で成膜し形成する。図６（ａ）は平面図、図６（ｂ）はＡ−Ａ’方向断面図、図６（ｃ）はＢ−Ｂ方向断面図である。
【００２４】
第２保護絶縁層１５は、陽極酸化で形成する保護絶縁層１４にピンホールがあった場合、その欠陥を埋め、下部電極１１と上部バス電極２６間の絶縁を保つ役割を果たす。
【００２５】
第２保護絶縁層１５としては、Ｓｉ窒化物等が用いられる。膜厚は、４０ｎｍとしている。
【００２６】
本実施形態では、上部バス電極（第１金属層２６及び第２金属層２７）は、走査線側電極となる。
【００２７】
第１金属層２６の材料としては、Ｃｒを用いることができる。第２金属層２７の材料としてはＡｌ−Ｎｄ合金を用いることができる。第１金属層２６としては、他にＭｏ、Ｗ、Ｔｉ、Ｎｂ等を用いることもできる。第２の金属層２７としては、他にＡｌ、Ｃｕ、ＣｒやＣｒ合金等を用いることができる。第１金属層２６の膜厚は、数１０ｎｍである。第２金属層２７の膜厚は数μｍである。
【００２８】
次に、図７に示すように、第２金属層２７を、下部電極１１と直交するように、ホトエッチング工程により加工して形成する。図７（ａ）は平面図、図７（ｂ）はＡ−Ａ’方向断面図、図７（ｃ）はＢ−Ｂ’方向断面図である。エッチャントとしては、第２金属層２７のＡｌ−Ｎｄ合金等に対しては、燐酸、酢酸、硝酸の混合水溶液等を用いることができる。
【００２９】
次に、図８に示すように、第１金属層２６を、下部電極１１と直交するように、ホトエッチング工程により加工して形成する。図８（ａ）は平面図、図８（ｂ）はＡ−Ａ’方向断面図、図８（ｃ）はＢ−Ｂ’方向断面図である。エッチャントとしては、第１金属層２６のＣｒ等に対して、硝酸アンモニウムセリウム水溶液等を用いることができる。
【００３０】
次に、図９に示すように、第２保護絶縁層１５のＳｉＮ等をドライエッチングし、電子放出部（電子加速層１２の上部）を開口する。図９（ａ）は平面図、図９（ｂ）はＡ−Ａ’方向断面図、図９（ｃ）はＢ−Ｂ’方向断面図である（ステップ３０）。
【００３１】
次に、電子加速層１２を再度陽極酸化し、ダメージを修復する（ステップ４０）
次に、図１０に示すように、上部電極１３の成膜を行う。図１０（ａ）は平面図、図１０（ｂ）はＡ−Ａ’方向断面図、図１０（ｃ）はＢ−Ｂ’方向断面図である。
【００３２】
成膜法は、例えばスパッタ成膜法を用いる。上部電極１３としては、例えばＩｒ、Ｐｔ、Ａｕ等の積層膜を用いることができる。また、その膜厚は数ｎｍである。ここでは５ｎｍとした。成膜された薄い上部電極１３は、第１金属層２６および第２の金属層２７と接触し、給電される構造となる（ステップ５０）。
【００３３】
こうして、基板１０上に電子源（表示素子）が形成された基板２００を、以下では、電子源基板あるいはカソード基板と呼ぶ。
【００３４】
次に、得られた電子源基板２００の各表示素子が正常か否かを調べるリークテストを行う。すなわち、電子加速層１２の形成不良や異物の混入等により、上部電極１３と下部電極１１とが短絡していないかどうか調べる。
【００３５】
リークテストについて、（６×６）ドットの表示素子からなる電子源基板を例にとり説明する。図１１は、かかる電子源基板の平面図である。
【００３６】
上部バス電極２７は、上部電極駆動回路６５に結線している。下部電極１１は、下部電極駆動回路５５へ結線している。ｍ番目の下部電極１１  Ｋｍと、ｎ番目の上部バス電極２７  Ｃｎの交点を（ｍ，ｎ）で表すことにする。上部バス電極２７のラインは走査線となる。下部電極１１のラインは信号線となる。
【００３７】
リークテストでは、上部バス電極２７及び下部電極１１の各ラインに、順番に所定の電圧を印加して、各表示素子について導通するか否かを調べる。なお、一つのラインについて調べるときは、他のラインの電極駆動回路はオープンにしておく。
【００３８】
例えば、まず、Ｃ１ラインに＋Ｖ１、Ｋ１ラインに０Ｖを印加して導通するか否か調べる。導通しない場合は、（１，１）の素子は正常と判断できる。一方、電子加速層１２に異常があり、上部電極１３と下部電極１１が短絡している場合、配線抵抗に応じた電流が流れる。したがって、導通する場合は、異常と判断できる。同様に、下記の組み合わせの順番で、各素子について導通するか否か調べることで、全ての表示素子についてリークテストを行うことができる（ステップ６０）。
C1ライン（C1-K1、C1-K2、・・・・・、C1-K6）（他のＣラインはオープンにしておく。）
C2ライン（C2-K1、C2-K2、・・・・・、C2-K6）（他のＣラインはオープンにしておく。）
C3ライン（C3-K1、C3-K2、・・・・・、C3-K6）（他のＣラインはオープンにしておく。）
C4ライン（C4-K1、C4-K2、・・・・・、C4-K6）（他のＣラインはオープンにしておく。）
C5ライン（C5-K1、C5-K2、・・・・・、C5-K6）（他のＣラインはオープンにしておく。）
C6ライン（C6-K1、C6-K2、・・・・・、C6-K6）（他のＣラインはオープンにしておく。）
次に、リークテストにより異常と判断された表示素子について修正を行う。修正は、上部電極１３と下部電極１１との導通を遮断して、短絡を回避することにより行う。図１２は、かかる修正の様子を説明するための図である。図１２（ａ）は平面図、図１２（ｂ）は、Ａ−Ａ’方向断面図である。符号１６は、異物混入等による欠陥部分である。この欠陥により、上部電極１３と下部電極１１との間で短絡しているとする。
【００３９】
上部電極１３と下部電極１１との導通の遮断は、図１２の破線で示した８０の部分をレーザによって切除することで達成できる。レーザは、ＹＡＧ第３高調波（３５５ｎｍ）、ＹＡＧ第４高調波（２６６ｎｍ）等を使用できる。
【００４０】
具体的には、図示するように、電子放出部２０を囲うようにして上部電極１３を切除する。切除の深さは、上部電極１３が切断される深さでよいが、基板１０や下部電極１１に達しない深さであるのが好ましく、第２保護絶縁層１４に達しない深さであるのがより好ましい。切除の深さが第２保護絶縁層１５の間で留まるようにすれば、上部電極１３と下部電極１１との導通は回避できる。また、切断部分を最小限に留められる。また、下部の層を傷付けることがない。
【００４１】
なお、切除する範囲は、短絡部分が電極と孤立化されればよい。したがって、短絡部分が特定できる場合は、短絡部分をレーザで切除するようにしてもよい。また、電子加速層１２を含む電子放出部全体を切除してもよい。
【００４２】
次に、上記で作成された電子源基板(カソード基板)２００を用いて、表示パネルを作成する工程（ステップ８０〜１２０）について説明する。
【００４３】
まず、表示側基板（アノード基板）１００を作成する。図１３（ａ）はアノード基板１００の平面図、図１３（ｂ）はＣ−Ｃ’方向断面図、図１３（ｃ）はＤ−Ｄ’方向断面図である。
【００４４】
面板１１０には、透光性のガラスなどを用いる。まず、面板１１０に、表示装置のコントラストを上げるためのブラックマトリクス１２０を形成する。具体的には、まず、ＰＶＡ(ポリビニルアルコール)と重クロム酸ナトリウムとを混合した溶液を面板１１０に塗布し、ブラックマトリクス１２０を形成したい部分以外に紫外線を照射して感光させる。その後、未感光部分を除去し、そこに黒鉛粉末を溶かした溶液を塗布し、ＰＶＡをリフトオフする（ステップ８０）。
【００４５】
次に、赤色蛍光体１１１を形成する。具体的には、蛍光体粒子にＰＶＡ(ポリビニルアルコール)と重クロム酸アンモニウムとを混合した水溶液を、面板１１０上に塗布した後、蛍光体を形成する部分に紫外線を照射して感光させる。その後、未感光部分を流水で除去する。このようにして赤色蛍光体１１１をパターン化する。パターンは、図１３に示したようなストライプ状にパターン化する。同様にして、緑色蛍光体１１２と青色蛍光体１１３を形成する。蛍光体としては、例えば赤色にＹ２Ｏ２Ｓ：Ｅｕ（Ｐ２２−Ｒ）、緑色にＺｎＳ：Ｃｕ，Ａｌ（Ｐ２２−Ｇ）、青色にＺｎＳ：Ａｇ，Ｃｌ（Ｐ２２−Ｂ）を用いればよい。なお、本実施例では、面板１１０と基板１０間の距離は１〜３ｍｍ程度と長いので、メタルバック１１４に印加する加速電圧を３〜６ｋＶと高電圧にできる。したがって、蛍光体には陰極線管(ＣＲＴ)用の蛍光体を使用できる（ステップ９０）。
【００４６】
次いで、ニトロセルロースなどの膜でフィルミングした後、面板１１０全体にＡｌを、膜厚７５ｎｍ程度蒸着してメタルバック１１４とする。このメタルバック１１４が加速電極として働く。その後、面板１１０を大気中４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する（ステップ１００）。
【００４７】
以上のようにして、表示側基板１００が完成する。
【００４８】
次に、このようにして製作した表示側基板（アノード基板）１００と電子源基板（（カソード基板）２００とを貼り合わせる。図１４（ａ）は、Ａ−Ａ’方向断面図、図１４（ｂ）は、Ｂ−Ｂ’方向断面図である。図示するように、表示側基板１００と電子源基板２００とを、周囲の枠１１６を介してフリットガラス１１５を用いて封着する。
【００４９】
面板１１０と基板１０間の距離は１〜３ｍｍ程度になるようにスペーサ４０を配置し、高さを調整する。本図では、説明のため、Ｒ(赤)、Ｇ(緑)、Ｂ(青)に発光するドット毎に全てスペーサ４０を立てているが、実際は機械強度に耐える範囲で、スペーサ４０の枚数(密度)を減らしてもよい。例えば、大体１ｃｍおきに立てればよい（ステップ１１０）。
【００５０】
封着したパネルは、１０−７Torr程度の真空に排気して、封じきる。封じ後、ゲッターを活性化し、パネル内の真空を維持する。例えば、Ｂａを主成分とするゲッター材の場合、高周波誘導加熱等によりゲッター膜を形成できる。また、Ｚｒを主成分とする非蒸発型ゲッターを用いてもよい（ステップ１２０）。
【００５１】
以上、表示パネルの製造工程を説明した。上記のとおり、本実施形態の表示パネルの製造工程は、電子源基板２００上にある電子源に欠陥がある場合、その電子源について修正する工程（ステップ７０）を含んでいる。次に、このような修正工程（ステップ７０）を設けたことによる効果を説明する。
【００５２】
まず、全ての電子源に欠陥がない場合における表示パネルの動作について説明する。
【００５３】
図１６は、上記のようにして製作した表示パネルの駆動回路への結線図である。なお、図１６は、表示側から見た平面図であるが、理解容易のため、表示側基板１００及び電子源基板２００の上部電極１３の記載を一部省略している。
【００５４】
上部バス電極２７は上部電極駆動回路６０に結線している。下部電極１１は、下部電極駆動回路５０に結線している。下部電極１１は、信号線側電極となる。上部バス電極２７は、走査線側電極となる。ｍ番目の下部電極１１  Ｋｍと、ｎ番目の上部バス電極２６  Ｃｎの交点を（ｍ，ｎ）で表すことにする。メタルバック１１４には、３〜６ｋＶ程度の加速電圧７０を常時印加する。
【００５５】
図１７は、各駆動回路の発生電圧の波形の一例を示す。図１８は、図１７のように電圧を印加した場合の表示画面の様子を示す。電子源の電子放出開始電圧は、（Ｖ１＋Ｖ２）に設定されているとする。
【００５６】
時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されない。
【００５７】
時刻t1において、下部電極１１のＫ１，Ｋ２，Ｋ４，Ｋ６には−Ｖ１なる電圧が、上部バス電極２６のＣ１には十Ｖ２なる電圧が印加される。この場合、交点（１，１）、（２，１）、（４，１）、（６，１）の下部電極１１と上部電極１３間には、（Ｖ１＋Ｖ２）なる電圧が印加される。したがって、こられの点の電子源からは電子が真空中に放出される。放出された電子はメタルバック１１４に印加された加速電圧７０により加速された後、蛍光体に入射し、発光させる。その結果、図１８に示すように、交点（１，１）、（２，１）、（４，１）、（６，１）が点灯する。
【００５８】
時刻t2において、下部電極１１のＫ１，Ｋ３，Ｋ４，Ｋ５，Ｋ６に−Ｖ１なる電圧が印加され、上部バス電極２７のＣ２にＶ２なる電圧が印加されると、交点（１，２）、（３，２）、（４，２）、（５，２）（６，２）が点灯する。このようにして、下部電極１１に印加する信号を変えることにより所望の画像または情報を表示することができる。また、上部バス電極２７への印加電圧Ｖ１の大きさを適宜変えることにより、階調のある画像を表示することができる。
【００５９】
次に、電子源基板上のいずれかの電子源に欠陥がある場合において、かかる電子源を修正しなかった場合について説明する。
【００６０】
例えば、図１６に示した電子源基板２００において、（３，２）の電子源に欠陥があり、上部電極１３と下部電極１１とが短絡していたとする。かかる場合、Ｋ３のラインの全ての電子源に所定の電圧（−Ｖ１）を印加することができなくなる。したがって、図１７に示すように電圧を印加しようと思っても、実際の発生電圧の波形は、図１９に示すようになる。すなわち、Ｋ３のラインにおいては、いずれの電子源においても電子放出開始電圧（Ｖ１＋Ｖ２）にならない。したがって、図２０に示すように、表示画面上では、Ｋ３ラインが点灯せず、線状に欠陥が現れることになる。
【００６１】
次に、製造工程において、欠陥のある電子源について修正する工程を設けた場合について説明する。本実施形態の製造工程における修正工程（ステップ７０）では、図１２に示すように、短絡した部分の周囲の上部電極１３を切除することにより、短絡部分を孤立化させ、上部電極１３と下部電極１１との動通を遮断させている。したがって、（３，２）の電子源において欠陥があった場合でも、Ｋ３ラインの他の電子源に影響を与えない。他の電子源の下部電極１１には所定の電圧（−Ｖ１）を印加することができる。したがって、図２１に示すように、表示されない部分が線状になって発生することはない。すなわち、本来正常な電子源を、正常に作動させることができる。
【００６２】
以上、本発明の一実施形態について説明した。上記実施形態は、本発明の要旨の範囲内で様々な変形が可能である。
【００６３】
例えば、電子源の構成は、図２４に示すように、上部バス電極２６が、電子加速層１２からなる電子放出部２０を囲うようにして形成されたものであってもよい。図２４（ａ）は平面図、図２４（ｂ）はＡ−Ａ’方向断面図、図２４（ｃ）はＢ−Ｂ方向断面図である。こうすれば、電子加速層１２の上部の上部電極１３に均等に電圧を印加させることができる。
【００６４】
このような電子源基板は、以下のようにして製造できる。上記の製造工程におけて、上部バス電極（第１金属層２６及び第２金属層２７）を加工する際、図８に示すように加工する代わりに、図２２に示すように加工する。すなわち、電子放出部を囲うように第１金属層２６を形成する。
【００６５】
そして、図２３に示すように、第２保護絶縁層１５のＳｉＮ等をドライエッチングし、電子放出部を開口する。図２３（ａ）は平面図、図２３（ｂ）はＡ−Ａ’方向断面図、図２３（ｃ）はＢ−Ｂ’方向断面図である（ステップ３０）。
【００６６】
次に、電子加速層１２を再度陽極酸化し、ダメージを修復する（ステップ４０）
次に、図２４に示すように、上部電極１３の成膜を行う。図２４（ａ）は平面図、図２４（ｂ）はＡ−Ａ’方向断面図、図２４（ｃ）はＢ−Ｂ’方向断面図である。
【００６７】
こうして、電子放出部２０を囲うように上部バス電極（第１金属層２６）が形成された電子源基板が作成される。
【００６８】
このような電子源基板における、欠陥のある電子源の修正方法を説明する。修正は、上記したように、上部電極１３と下部電極１１との導通を遮断して、短絡を回避することにより行う。図２５は、かかる修正の様子を説明するための図である。図２５（ａ）は平面図、図２５（ｂ）は、Ａ−Ａ’方向断面図である。符号１６は、異物混入等による欠陥部分である。この欠陥により、上部電極１３と下部電極１１との間で短絡しているとする。
【００６９】
上部電極１３と下部電極１１との導通の遮断は、図２５の破線で示した８０の部分をレーザによって切除することで達成できる。
【００７０】
具体的には、図２５（ａ）に示すように、電子放出部（電子加速層１２）を囲うようにして上部電極１３及び第１金属層２６を切除する。切除の深さは、上部電極１３及び第１金属層２６が切断される深さでよいが、基板１０や下部電極１１に達しない深さであるのが好ましく、第２保護絶縁層１４に達しない深さであるのがより好ましい。切除の深さが第２保護絶縁層１５の間で留まるようにすれば、上部電極１３と下部電極１１との導通は回避できる。また、切断部分を最小限に留められる。また、下部の層を傷付けることがない。
【００７１】
以上、変形例を含めて本発明の一実施形態について説明した。上記実施形態によれば、表示されない画素が線状に発生するのを抑制することができる。
【００７２】
なお、本発明は、電子源がＭＩＭ型である電界放出型表示装置に限定されない。上記した他の型の電界放出型表示装置にも適用できる。
【００７３】
また、表示素子が電界放出型電子源でなくても、走査線と信号線とが交差する部分に表示素子が設けられているような表示基板であれば、本発明を適用できる。すなわち、走査線側電極と信号線側電極とが短絡している表示素子について、走査線側電極と信号線側電極との導通を遮断する。こうすることで、画素が線状に欠けるのを防止できる。
【図面の簡単な説明】
【００７４】
【図１】図１は電界放出型表示装置の電子源の電子線の発生する様子を説明するための図である。
【図２】図２（ａ）は基板の平面図、図２（ｂ）はＡ−Ａ’方向断面図、図２（ｃ）はＢ−Ｂ’方向断面図である。
【図３】図３（ａ）は基板の平面図、図３（ｂ）はＡ−Ａ’方向断面図、図３（ｃ）はＢ−Ｂ’方向断面図である。
【図４】図４（ａ）は基板の平面図、図４（ｂ）はＡ−Ａ’方向断面図、図４（ｃ）はＢ−Ｂ’方向断面図である。
【図５】図５（ａ）は基板の平面図、図５（ｂ）はＡ−Ａ’方向断面図、図５（ｃ）はＢ−Ｂ’方向断面図である。
【図６】図６（ａ）は基板の平面図、図６（ｂ）はＡ−Ａ’方向断面図、図６（ｃ）はＢ−Ｂ’方向断面図である。
【図７】図７（ａ）は基板の平面図、図７（ｂ）はＡ−Ａ’方向断面図、図７（ｃ）はＢ−Ｂ’方向断面図である。
【図８】図８（ａ）は基板の平面図、図８（ｂ）はＡ−Ａ’方向断面図、図８（ｃ）はＢ−Ｂ’方向断面図である。
【図９】図９（ａ）は基板の平面図、図９（ｂ）はＡ−Ａ’方向断面図、図９（ｃ）はＢ−Ｂ’方向断面図である。
【図１０】図１０（ａ）は基板の平面図、図１０（ｂ）はＡ−Ａ’方向断面図、図１０（ｃ）はＢ−Ｂ’方向断面図である。
【図１１】図１１は（６，６）ドッドの基板の平面図である。
【図１２】図１２（ａ）は欠陥がある基板の平面図、図１２（ｂ）はＡ−Ａ’方向断面である。
【図１３】図１３（ａ）は表示側基板の平面図、図１３（ｂ）はＣ−Ｃ’方向断面図、図１３（ｃ）はＤ−Ｄ’方向断面図である。
【図１４】図１４（ａ）は表示パネルのＡ−Ａ’方向断面図、図１４（ｂ）はＢ−Ｂ’方向断面図である。
【図１５】図１５は表示パネルの製造工程のフロー図である。
【図１６】図１６は（６，６）ドッドの表示パネルの平面図である。
【図１７】図１７は印加する電圧波形を説明するための図である。
【図１８】図１８は表示画面の画素の点灯を説明するための図である。
【図１９】図１９は印加する電圧波形を説明するための図である。
【図２０】図２０は表示画面の画素の点灯を説明するための図である。
【図２１】図２１は表示画面の画素の点灯を説明するための図である。
【図２２】図２２（ａ）は変形例にかかる基板の平面図、図２２（ｂ）はＡ−Ａ’方向断面図、図２２（ｃ）はＢ−Ｂ’方向断面図である。
【図２３】図２３（ａ）は変形例にかかる基板の平面図、図２３（ｂ）はＡ−Ａ’方向断面図、図２３（ｃ）はＢ−Ｂ’方向断面図である。
【図２４】図２４（ａ）は変形例にかかる基板の平面図、図２４（ｂ）はＡ−Ａ’方向断面図、図２４（ｃ）はＢ−Ｂ’方向断面図である。
【図２５】図２５（ａ）は欠陥がある基板の平面図、図２５（ｂ）はＡ−Ａ’方向断面である。
【符号の説明】
【００７５】
１０…基板、１１…下部電極、１２…電子加速層、１３…上部電極、１４…第１絶縁層、１５…第２絶縁層、１６…欠陥部分、２６…第１金属層、２７…第２金属層、８０…切除部分、１００…表示側基板（アノード基板）、１１０…面板、１１１〜１１３…蛍光体、１１４…メタルバック、１１６…枠、１２０…ブラックマトリックス、１４０…スペーサ、２００…電子源基板（カソード基板）
【図１】
2006065172.tif 000003
【図２】
2006065172.tif 000004
【図３】
2006065172.tif 000005
【図４】
2006065172.tif 000006
【図５】
2006065172.tif 000007
【図６】
2006065172.tif 000008
【図７】
2006065172.tif 000009
【図８】
2006065172.tif 000010
【図９】
2006065172.tif 000011
【図１０】
2006065172.tif 000012
【図１１】
2006065172.tif 000013
【図１２】
2006065172.tif 000014
【図１３】
2006065172.tif 000015
【図１４】
2006065172.tif 000016
【図１５】
2006065172.tif 000017
【図１６】
2006065172.tif 000018
【図１７】
2006065172.tif 000019
【図１８】
2006065172.tif 000020
【図１９】
2006065172.tif 000021
【図２０】
2006065172.tif 000022
【図２１】
2006065172.tif 000023
【図２２】
2006065172.tif 000024
【図２３】
2006065172.tif 000025
【図２４】
2006065172.tif 000026
【図２５】
2006065172.tif 000027