(57)【要約】【課題】  電圧モード制御方式のスイッチング電源回路と電流モード制御方式のスイッチング電源回路を好適に制御できる多出力電源回路を提供すること。【解決手段】  多出力電源回路において、第１のコンバータ部２は、第１の制御信号を第１の検出回路３１が出力し、第１の三角波信号とクロック信号を第１の発振回路３２が出力し、第１のパルス幅変調回路３３が第１の制御信号と第１の三角波信号とを比較して第１のスイッチを駆動するとともに、第２のコンバータ部４は、第２の制御信号を第２の検出回路３４が出力し、クロック信号に同期した第２の三角波信号を第２の発振回路３５が出力し、第２のインダクタの電流信号を電流検出回路３６が出力し、第２のパルス幅変調回路３７がクロック信号に同期して第２のスイッチを導通し、第２の制御信号と第２の三角波信号と電流信号を演算または比較することにより第２のスイッチを遮断するよう構成されている。【選択図】図１
2006034088.tif 000002
【特許請求の範囲】
【請求項１】
入力電源と、
第１のスイッチと第１のインダクタと第１の整流器を有し、前記入力電源から電力が供給され、第１の出力電圧を出力する第１のコンバータ部と、
前記第１の出力電圧に応じた第１の制御信号を出力する第１の検出回路と、
所定の周波数を有する第１の三角波信号と前記第１の三角波信号に同期したクロック信号を出力する第１の発振回路と、
少なくとも前記第１の制御信号と前記第１の三角波信号を比較することにより、前記第１のスイッチを導通または遮断する第１の駆動信号を出力する第１のパルス幅変調回路と、
第２のスイッチと第２のインダクタと第２の整流器を有し、前記入力電源から電力が供給され、第２の出力電圧を出力する第２のコンバータ部と、
前記第２の出力電圧に応じた第２の制御信号を出力する第２の検出回路と、
前記クロック信号に同期した第２の三角波信号を出力する第２の発振回路と、
前記第２のインダクタに流れる電流に応じた電流信号を出力する電流検出回路と、
前記クロック信号に応じて前記第２のスイッチを導通状態にし、少なくとも前記第２の制御信号と前記電流信号を比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する第２のパルス幅変調回路と、
を有する多出力電源回路。
【請求項２】
前記第１のパルス幅変調回路は、前記第１の制御信号と前記第１の三角波信号を比較した信号に応じて前記第１のスイッチを導通状態にし、前記クロック信号に応じて前記第１のスイッチを遮断状態にする請求項１に記載の多出力電源回路。
【請求項３】
前記第２のパルス幅変調回路は、前記第２の三角波信号を前記第２の制御信号から減算した信号と前記電流信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する請求項１に記載の多出力電源回路。
【請求項４】
前記第２のパルス幅変調回路は、前記第２の三角波信号を前記電流信号に加算した信号と前記第２の制御信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する請求項１に記載の多出力電源回路。
【請求項５】
入力電源と、
第１のスイッチと第１のインダクタと第１の整流器を有し、前記入力電源から電力が供給され、第１の出力電圧を出力する第１のコンバータ部と、
前記第１の出力電圧に応じた第１の制御信号を出力する第１の検出回路と、
所定の周波数を有する第１の三角波信号と前記第１の三角波信号に同期した第２の三角波信号と前記第１の三角波信号に同期したクロック信号を出力する発振回路と、
前記第１の制御信号と前記第１の三角波信号を比較することにより、前記第１のスイッチを導通または遮断する第１の駆動信号を出力する第１のパルス幅変調回路と、
第２のスイッチと第２のインダクタと第２の整流器を有し、前記入力電源から電力を供給され、第２の出力電圧を出力する第２のコンバータ部と、
前記第２の出力電圧に応じた第２の制御信号を出力する第２の検出回路と、
前記第２のインダクタに流れる電流に応じた電流信号を出力する電流検出回路と、
前記クロック信号に応じて前記第２のスイッチを導通状態にし、前記第２の制御信号と前記第２の三角波信号と前記電流信号を演算または比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する第２のパルス幅変調回路と、
を有する多出力電源回路。
【請求項６】
前記第１のパルス幅変調回路は、前記第１の制御信号と前記第１の三角波信号を比較した信号に応じて前記第１のスイッチを導通状態にし、前記クロック信号に応じて前記第１のスイッチを遮断状態にする請求項５に記載の多出力電源回路。
【請求項７】
前記発振回路は、所定の基準値と前記第１の三角波信号との差に基づいて前記第２の三角波信号を生成するよう構成された請求項５に記載の多出力電源回路。
【請求項８】
前記第２のパルス幅変調回路は、前記第２の三角波信号を前記第２の制御信号から減算した信号と前記電流信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する請求項５に記載の多出力電源回路。
【請求項９】
前記第２のパルス幅変調回路は、前記第２の三角波信号を前記電流信号に加算した信号と前記第２の制御信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する請求項５に記載の多出力電源回路。
【請求項１０】
請求項１または５に記載の多出力電源回路と、動作電流の異なる複数の動作モードを有する電子回路とを有し、前記多出力電源回路における第２のコンバータ部が出力する第２の出力電圧が前記電子回路に供給されるよう構成された電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング電源回路を並設して、複数の負荷に各種仕様の電源を供給する多出力電源回路及びそれを用いた電子機器に関する。
【背景技術】
【０００２】
近年、電子機器においては、省エネルギー化の要望に応えるため、電子機器内に設けられた電子回路に対してその使用環境や使用条件に応じて一時的に動作を抑制させる、または休止させる構成のものがある。また、最近の電子機器においては、電源回路が最適な電源電圧に変化させることにより、消費電力をできるだけ少なく抑える工夫がなされている。
【０００３】
さらに、従来の電子機器においては、一つの電源電圧により複数の負荷回路を駆動する構成であったが、最近の電子機器においては、複数の負荷回路のそれぞれに対して最適な電源電圧を供給するために、異なる電源電圧を生成する必要が出てきた。したがって、このような要求に応えるために、従来の電源回路には、複数のスイッチング電源回路を並設させて、個別に制御された電力をそれぞれの負荷回路へ出力する構成があった。このような多出力のスイッチング電源回路においては、各負荷回路における出力仕様の変化に対して高速な応答性能を有する機器が要求されている。出力仕様の変化に応えるため、例えば特許文献１には、降圧型のスイッチング電源回路において、出力電圧のみならず出力電流を検出して、負荷急変に応答する制御方法が開示されている。以下、特許文献１に記載の降圧型のスイッチング電源回路の動作を、図１１を用いて説明する。
【０００４】
図１１は従来の降圧型スイッチング電源回路の構成を示しており、特許文献１の図１に記載の降圧型スイッチング電源回路を簡略化してブロック図で示している。尚、説明の都合上、図１１に示した降圧型スイッチング電源回路において、特許文献１の図１における各構成要素の名称及び符号は変更している。図１１において、１０１は入力電源であり、入力電源１０１は入力直流電圧Ｖｉをコンバータ部１０２へ出力する。コンバータ部１０２は、スイッチ１１１、インダクタ１１２、整流器１１３、及び出力コンデンサ１１４とから構成される。また、コンバータ部１０２は制御部１１５により駆動制御され負荷１０３へ電力を供給する。
【０００５】
コンバータ部１０２において、スイッチ１１１の一端は入力電源１０１に接続され、制御部１１５から出力される駆動信号Ｖ１１１によってスイッチ１１１は導通または遮断される。スイッチ１１１の他端はインダクタ１１２の一端と整流器１１３の出力端とに接続される。インダクタ１１２の他端は出力コンデンサ１１４に接続され、出力コンデンサ１１４から負荷１０３に出力直流電圧Ｖｏが供給される。スイッチ１１１が導通状態にある時、入力電源１０１→スイッチ１１１→インダクタ１１２→出力コンデンサ１１４及び負荷１０３→入力電源１０１と電流が流れ、インダクタ１１２に磁気エネルギーを蓄えるとともに、負荷１０３へ電力を供給する。スイッチ１１１が遮断状態にある時、整流器１１３→インダクタ１１２→出力コンデンサ１１４及び負荷１０３→整流器１１３と電流が流れ、インダクタ１１２の磁気エネルギーを放出するとともに、負荷１０３へ電力を供給する。
【０００６】
以上のようなスイッチ１１１の導通遮断動作が周期的に繰り返されることにより、負荷１０３へ安定した電力を供給する。スイッチ１１１の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力直流電圧Ｖｉと出力直流電圧Ｖｏの関係は、下記式（１）で表される。
【０００７】
Ｖｏ＝δ・Ｖｉ                                              （１）
【０００８】
したがって、スイッチ１１１のデューティ比δを調整することによって、出力直流電圧Ｖｏを制御することができる。尚、式（１）においては、スイッチ１１１等の各構成部品の電流導通時の電圧降下は無視できるものとした。
【０００９】
図１１において、制御部１１５は、検出回路１１６、発振回路１１７、過渡応答調整回路１１８、加算器１１９及びパルス幅変調回路１２０により構成されている。検出回路１１６は、出力直流電圧Ｖｏを検出し、出力直流電圧Ｖｏに応じた制御信号Ｖｅを出力する。制御信号Ｖｅは出力直流電圧Ｖｏが目標値よりも高いほど低下し、逆に出力直流電圧Ｖｏが目標値よりも低いほど上昇する。発振回路１１７は、所定の周波数で増減する三角波信号Ｖｔを出力する。過渡応答調整回路１１８は、出力電流Ｉｏを検出し出力設定電流Ｉsetと比較して補正信号Ｖａを出力する。補正信号Ｖａは加算器１１９において制御信号Ｖｅと加算され、パルス幅変調回路１２０に入力される。パルス幅変調回路１２０は、制御信号Ｖｅと補正信号Ｖａとの和信号（Ｖｅ＋Ｖａ）と三角波信号Ｖｔとを比較し、駆動信号Ｖ１１１を出力する。和信号（Ｖｅ＋Ｖａ）が三角波信号Ｖｔより高い時に駆動信号Ｖ１１１はＨレベルとなり、スイッチ１１１を導通状態にし、和信号（Ｖｅ＋Ｖａ）が三角波信号Ｖｔより低い時に駆動信号Ｖ１１１はＬレベルとなり、スイッチ１１１を遮断状態にする。
【００１０】
上記のように構成された降圧型スイッチング電源回路において、過渡応答調整回路１１８と加算器１１９が除かれて、制御信号Ｖｅがそのままパルス幅変調回路１２０に入力される構成が特許文献１において従来例とされており、この従来例が電圧モード制御方式と呼ばれる一般的な制御方式である。図１１に示す回路構成においても、過渡応答調整回路１１８が動作しない通常動作時、即ちＶａ＝０の場合の動作は、一般的な従来の電圧モード制御方式の動作である。
【００１１】
図１２は制御部１１５における各部の動作を示す波形図である。図１２において、（ａ）は制御信号Ｖｅを示し、（ｂ）は補正信号Ｖａを示し、（ｃ）は三角波信号Ｖｔと和信号（Ｖｅ＋Ｖａ）を示し、そして（ｄ）は駆動信号Ｖ１１１を示す。図１２の波形図における左半部の動作状況、即ち時刻ｔ５までの動作状況においては、過渡応答調整回路１１８が動作しない補正信号Ｖａがゼロの通常動作時である。時刻ｔ０において三角波信号Ｖｔが下降を始める。この時、三角波信号Ｖｔは制御信号Ｖｅより高く、駆動信号Ｖ１１１はＬレベルでスイッチ１１１は遮断状態である。時刻ｔ１において三角波信号Ｖｔが制御信号Ｖｅを下回ると、駆動信号Ｖ１１１はＨレベルとなり、スイッチ１１１を導通状態にする。時刻ｔ２で三角波信号Ｖｔは上昇に転じ、時刻ｔ３において三角波信号Ｖｔが制御信号Ｖｅを上回ると、駆動信号Ｖ１１１はＬレベルとなり、スイッチ１１１を遮断状態にする。時刻ｔ４において三角波信号Ｖｔは下降に転じ、それ以降は時刻ｔ０以降と同様の動作を繰り返す。出力直流電圧Ｖｏが目標値よりも高くなると、制御信号Ｖｅは低下し、制御信号Ｖｅが三角波信号Ｖｔより高い期間が短くなる。即ち、駆動信号Ｖ１１１がＨレベルとなってスイッチ１１１を導通状態にする導通時間が短くなる。この結果、目標値より高くなっていた出力直流電圧Ｖｏは低下する。
逆に、出力直流電圧Ｖｏが目標値よりも低くなると、制御信号Ｖｅは上昇し、導通時間が長くなって、目標値より低くなっていた出力直流電圧Ｖｏは上昇する。以上のように出力直流電圧Ｖｏは目標値になるように安定化される。
【００１２】
次に、時刻ｔ５において負荷１０３が急に重くなり、出力電流Ｉｏが急増したものとする。この負荷の急増に伴う出力直流電圧Ｖｏの低下を検出回路１１６が検知して制御信号Ｖｅは上昇する。一方、出力電流Ｉｏを検出している過渡応答調整回路１１８は、検出回路１１６より速く負荷の急増を検知し、制御信号Ｖｅの上昇に先立って補正信号Ｖａを上昇させる。パルス幅変調回路１２０は、制御信号Ｖｅと補正信号Ｖａとの和信号（Ｖｅ＋Ｖａ）を三角波信号Ｖｔと比較するので、駆動信号Ｖ１１１のＨレベルの期間、即ちスイッチ１１１の導通時間は瞬時に長くなる。
以上のように構成された従来の降圧型スイッチング電源回路は、負荷急増に対して瞬時に応答することにより、出力直流電圧Ｖｏの低下を防止することができる構成であった。
【特許文献１】実公平８−１１０５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述のように、電子機器においては、複数の負荷回路のそれぞれに対して最適な電源電圧を供給するために、異なる電源電圧を生成するスイッチング電源回路を並設させる必要がある。しかしながら、このように個別に制御された電力をそれぞれの負荷回路へ出力するために前記従来のスイッチング電源回路を複数設けて並存させた場合には、回路規模が大きくなり、装置が大型化するという問題がある。また、それぞれのスイッチング電源回路は、それぞれが有する発振回路の周波数でスイッチング動作すると、近接するスイッチング周波数に起因する低周波のうなり現象によって、異常音が発生したり、出力リップル電圧が増大するといった問題がある。また、複数のスイッチング周波数による複数のノイズスペクトルの発生は、他の機器や回路の誤動作を招き、尚且つその雑音対策が困難であるといった問題がある。さらに、上記のように構成された従来のスイッチング電源回路においては、出力電流の検出と過渡応答調整回路を付加することによって負荷急変には対応できても、出力直流電圧の変更については対応できないという問題がある。
【００１４】
本発明は、複数のスイッチング電源回路が並設された多出力電源回路において、出力仕様が変化する負荷に対して高速な応答性能を有するスイッチング電源回路により対応することができると共に、各スイッチング電源回路が単一のスイッチング周波数で動作するように同期運転されることによって、うなり現象が無く、雑音対策が容易な、好適に制御され得る多出力電源回路及びそれを用いた電子機器の提供を目的とするものである。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明の第１の観点の多出力電源回路は、入力電源と、
第１のスイッチと第１のインダクタと第１の整流器を有し、前記入力電源から電力が供給され、第１の出力電圧を出力する第１のコンバータ部と、
前記第１の出力電圧に応じた第１の制御信号を出力する第１の検出回路と、
所定の周波数を有する第１の三角波信号と前記第１の三角波信号に同期したクロック信号を出力する第１の発振回路と、
少なくとも前記第１の制御信号と前記第１の三角波信号を比較することにより、前記第１のスイッチを導通または遮断する第１の駆動信号を出力する第１のパルス幅変調回路と、
第２のスイッチと第２のインダクタと第２の整流器を有し、前記入力電源から電力が供給され、第２の出力電圧を出力する第２のコンバータ部と、
前記第２の出力電圧に応じた第２の制御信号を出力する第２の検出回路と、
前記クロック信号に同期した第２の三角波信号を出力する第２の発振回路と、
前記第２のインダクタに流れる電流に応じた電流信号を出力する電流検出回路と、
前記クロック信号に応じて前記第２のスイッチを導通状態にし、少なくとも前記第２の制御信号と前記電流信号を比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する第２のパルス幅変調回路と、を有する。
【００１６】
本発明の第２の観点の多出力電源回路は、前記第１の観点の多出力電源回路における前記第１のパルス幅変調回路が、前記第１の制御信号と前記第１の三角波信号を比較した信号に応じて前記第１のスイッチを導通状態にし、前記クロック信号に応じて前記第１のスイッチを遮断状態にするように構成されている。
【００１７】
本発明の第３の観点の多出力電源回路は、前記第１の観点の多出力電源回路における前記第２のパルス幅変調回路が、前記第２の三角波信号を前記第２の制御信号から減算した信号と前記電流信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力するように構成されている。
【００１８】
本発明の第４の観点の多出力電源回路は、前記第１の観点の多出力電源回路における前記第２のパルス幅変調回路が、前記第２の三角波信号を前記電流信号に加算した信号と前記第２の制御信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力するように構成されている。
【００１９】
本発明の第５の観点の多出力電源回路は、入力電源と、
第１のスイッチと第１のインダクタと第１の整流器を有し、前記入力電源から電力が供給され、第１の出力電圧を出力する第１のコンバータ部と、
前記第１の出力電圧に応じた第１の制御信号を出力する第１の検出回路と、
所定の周波数を有する第１の三角波信号と前記第１の三角波信号に同期した第２の三角波信号と前記第１の三角波信号に同期したクロック信号を出力する発振回路と、
前記第１の制御信号と前記第１の三角波信号を比較することにより、前記第１のスイッチを導通または遮断する第１の駆動信号を出力する第１のパルス幅変調回路と、
第２のスイッチと第２のインダクタと第２の整流器を有し、前記入力電源から電力を供給され、第２の出力電圧を出力する第２のコンバータ部と、
前記第２の出力電圧に応じた第２の制御信号を出力する第２の検出回路と、
前記第２のインダクタに流れる電流に応じた電流信号を出力する電流検出回路と、
前記クロック信号に応じて前記第２のスイッチを導通状態にし、前記第２の制御信号と前記第２の三角波信号と前記電流信号を演算または比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力する第２のパルス幅変調回路と、を有する。
【００２０】
本発明の第６の観点の多出力電源回路は、前記第５の観点の多出力電源回路における前記第１のパルス幅変調回路が、前記第１の制御信号と前記第１の三角波信号を比較した信号に応じて前記第１のスイッチを導通状態にし、前記クロック信号に応じて前記第１のスイッチを遮断状態にするように構成されている。
【００２１】
本発明の第７の観点の多出力電源回路は、前記第５の観点の多出力電源回路における前記発振回路が、所定の基準値と前記第１の三角波信号との差に基づいて前記第２の三角波信号を生成するように構成されている。
【００２２】
本発明の第８の観点の多出力電源回路は、前記第５の観点の多出力電源回路における前記第２のパルス幅変調回路が、スロープ補償のために前記第２の三角波信号を前記第２の制御信号から減算した信号と前記電流信号とを比較することにより、前記第２のスイッチを遮断するように第２の駆動信号を出力するよう構成されている。
【００２３】
本発明の第９の観点の多出力電源回路は、前記第５の観点の多出力電源回路における前記第２のパルス幅変調回路が、前記第２の三角波信号を前記電流信号に加算した信号と前記第２の制御信号とを比較した信号に応じて前記第２のスイッチを遮断状態にする第２の駆動信号を生成して出力するように構成されている。
【００２４】
本発明の第１０の観点の電子機器は、前記の第１の観点または第５の観点の多出力電源回路と、動作電流の異なる複数の動作モードを有する電子回路とを有し、前記多出力電源回路における第２のコンバータ部が出力する第２の出力電圧が前記電子回路に供給されるよう構成されている。
【発明の効果】
【００２５】
本発明によれば、複数の負荷回路のそれぞれに対して最適な電源電圧を供給することができる小型で制御の容易な多出力電源回路を提供することができる。本発明の多出力電源回路においては、負荷回路の負荷変動に対して高速に応答するスイッチング電源回路により対応することができると共に、負荷特性の異なる複数の負荷回路に最適な電力を供給する各スイッチング電源回路を同期させて好適に制御することができる。
【００２６】
本発明の多出力電源回路によれば、少なくとも電圧モード制御方式の第１のコンバータ部と電流モード制御方式の第２のコンバータ部が並存するので、負荷変動に対して高速に応答する電流モード制御方式の第２のコンバータ部で対応することができる。また、電圧モード制御方式の第１のコンバータ部に対し、電流モード制御方式である第２のコンバータ部は同期動作しているため、うなり現象が無く、雑音対策も容易である。
【００２７】
さらに、本発明によれば、第１のコンバータ部の第１のスイッチが遮断されるタイミングと、第２のコンバータ部の第２のスイッチが導通されるタイミングを同期させることにより、入力電源からの入力電流に含まれるリップル電流を低減できる。このことにより、電池のような入力電源に与える負担を低減することができると共に、入力電源ラインに発生する雑音のレベルを低減できる。
【００２８】
また、本発明によれば、発振回路において、電圧モード制御方式の第１のコンバータ部の制御に必要な第１の三角波信号から、電流モード制御方式の第２のコンバータ部のスロープ補償に必要な第２の三角波信号を生成することにより、コンデンサのような発振回路の構成部品の個数を削減することができる。
【００２９】
さらに、本発明の電子機器は、上記の優れた効果を奏する多出力電源回路を用いているため、信頼性が高く、部品点数の少ない小型で汎用性の高い機器となる。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と合わせて図面と共に以下の詳細な説明を読むことにより、より良く理解され評価されるであろう。
【発明を実施するための最良の形態】
【００３０】
以下に、本発明に係る多出力電源回路及びそれを用いた電子機器の好適な実施の形態について、添付の図面を参照しつつ説明する。
【００３１】
《第１の実施の形態》
図１は、本発明に係る第１の実施の形態の多出力電源回路の構成を示した回路図であり、図２は第１の実施の形態の多出力電源回路における要部波形図である。第１の実施の形態の多出力電源回路は、２つの降圧型スイッチング電源回路を設けて２つの負荷に所望の電力を供給する構成である。
【００３２】
図１において、入力電源１は入力直流電圧Ｖｉを２つの降圧型スイッチング電源回路へ出力する。一方の降圧型スイッチング電源回路である第１のコンバータ部２は、第１のスイッチ１１と第１のインダクタ１２と第１の整流器１３と第１の出力コンデンサ１４とから構成されており、入力直流電圧Ｖｉが入力されて、第１の出力直流電圧Ｖｏ１を第１の負荷３に供給する。他方の降圧型スイッチング電源回路である第２のコンバータ部４は、第２のスイッチ２１と第２のインダクタ２２と第２の整流器２３と第２の出力コンデンサ２４とから構成され、入力直流電圧Ｖｉが入力されて、第２の出力直流電圧Ｖｏ２を第２の負荷５に供給する。制御部６は、第１の出力直流電圧Ｖｏ１と第２の出力直流電圧Ｖｏ２を検出して、第１のスイッチ１１を導通及び遮断する駆動信号Ｖ１１と第２のスイッチ２１を導通及び遮断する駆動信号Ｖ２１を出力する。
【００３３】
図１の第１のコンバータ部２において、第１のスイッチ１１の一端は入力電源１に接続され、第１のスイッチ１１の他端は第１のインダクタ１２の一端と第１の整流器１３の出力端とに接続される。第１のインダクタ１２の他端は第１の出力コンデンサ１４に接続され、第１の出力コンデンサ１４から第１の負荷３に第１の出力直流電圧Ｖｏ１が供給される。第１のスイッチ１１が導通状態にある時、入力電源１→第１のスイッチ１１→第１のインダクタ１２→第１の出力コンデンサ１４及び第１の負荷３→入力電源１と電流が流れ、第１のインダクタ１２に磁気エネルギーを蓄えるとともに、第１の負荷３へ電力を供給する。第１のスイッチ１１が遮断状態にある時、第１の整流器１３→第１のインダクタ１２→第１の出力コンデンサ１４及び第１の負荷３→第１の整流器１３と電流が流れ、第１のインダクタ１２の磁気エネルギーを放出するとともに、第１の負荷３へ電力を供給する。以上のような第１のスイッチ１１の導通遮断動作が周期的に繰り返されることにより、第１の負荷３へ安定な電力を供給する。第１のスイッチ１１の１スイッチング周期における導通時間の割合をデューティ比δ１とすると、入力直流電圧Ｖｉと第１の出力直流電圧Ｖｏ１の関係は、次式（２）により表される。
【００３４】
Ｖｏ１＝δ１・Ｖｉ                                            （２）
【００３５】
したがって、第１のスイッチ１１のデューティ比δ１を調整することによって、第１の出力直流電圧Ｖｏを制御することができる。尚、式（２）においては、第１のスイッチ１１等の各構成部品の電流導通時の電圧降下は無視できるものとした。
【００３６】
同様に、図１の第２のコンバータ部４において、第２のスイッチ２１の一端は入力電源１に接続され、第２のスイッチ２１の他端は第２のインダクタ２２の一端と第２の整流器２３の出力端とに接続される。第２のインダクタ２２の他端は第２の出力コンデンサ２４に接続され、第２の出力コンデンサ２４から第２の負荷５に第２の出力直流電圧Ｖｏ２が供給される。第１のコンバータ部２と同様に、周期的に繰り返される第２のスイッチ２１の導通遮断動作により、第２の負荷５へ安定な電力を供給する。第２のスイッチ２１の１スイッチング周期における導通時間の割合をデューティ比δ２とすると、入力直流電圧Ｖｉと第２の出力直流電圧Ｖｏ２の関係は、次式（３）により表される。
【００３７】
Ｖｏ２＝δ２・Ｖｉ                                            （３）
【００３８】
したがって、第２のスイッチ２１のデューティ比δ２を調整することによって、第２の出力直流電圧Ｖｏ２を制御することができる。尚、式（３）においては、第２のスイッチ２１等の各構成部品の電流導通時の電圧降下は無視できるものとした。
【００３９】
次に、図１及び図２を用いて、制御部６が、第１のスイッチ１１への駆動信号Ｖ１１及び第２のスイッチ２１への駆動信号Ｖ２１のパルス幅を各々調整して、第１の出力直流電圧Ｖｏ１及び第２の出力直流電圧Ｖｏ２を各々の目標値になるように安定化する方法について説明する。
図１において、制御部６は、第１のコンバータ部２のための第１の検出回路３１と第１の発振回路３２と第１のパルス幅変調回路３３とを有し、さらに第２のコンバータ部２のための第２の検出回路３４と第２の発振回路３５と電流検出回路３６と第２のパルス幅変調回路３７とを有する。
【００４０】
第１の検出回路３１は、第１の出力直流電圧Ｖｏ１を検出し、検出した第１の出力直流電圧Ｖｏ１に応じた第１の制御信号Ｖｅ１を出力する。第１の制御信号Ｖｅ１は第１の出力直流電圧Ｖｏ１が目標値よりも高いほど低下し、逆に第１の出力直流電圧Ｖｏ１が目標値よりも低いほど上昇する。第１の発振回路３２は、所定の周波数で増減する第１の三角波信号Ｖｔ１と、第１の三角波信号Ｖｔ１に同期したクロック信号Ｖｃｌｋとを出力する。第１のパルス幅変調回路３３は、第１の制御信号Ｖｅ１と第１の三角波信号Ｖｔ１とを比較して第１の駆動信号Ｖ１１を出力する。第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より高い時に第１の駆動信号Ｖ１１はＨレベルとなり、第１のスイッチ１１を導通状態にする。一方、第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より低い時に第１の駆動信号Ｖ１１はＬレベルとなり、第１のスイッチ１１を遮断状態にする。すなわち、第１の検出回路３１と第１の発振回路３２と第１のパルス幅変調回路３３は、電圧モード制御方式で第１のコンバータ部２を制御する。
【００４１】
第２の検出回路３４は、第２の出力直流電圧Ｖｏ２を検出し、検出した第２の出力直流電圧Ｖｏ２に応じた第２の制御信号Ｖｅ２を出力する。第２の制御信号Ｖｅ２は第２の出力直流電圧Ｖｏ２が目標値よりも高いほど低下し、逆に第２の出力直流電圧Ｖｏ２が目標値よりも低いほど上昇する。第２の発振回路３５は、クロック信号Ｖｃｌｋに同期した第２の三角波信号Ｖｔ２を出力する。電流検出回路３６は、第２のインダクタ２２に流れる電流を検出し、電流信号Ｖｃを出力する。第２のパルス幅変調回路３７は、クロック信号Ｖｃｌｋに同期して第２の駆動信号Ｖ２１をＨレベルにし、第２のスイッチ２１を導通状態とする。また、第２のパルス幅変調回路３７は、電流信号Ｖｃが第２の制御信号Ｖｅ２から第２の三角波信号Ｖｔ２を減じた演算信号（Ｖｅ２−Ｖｔ２）に達すると、第２の駆動信号Ｖ２１をＬレベルにし、第２のスイッチ２１を遮断状態にする。すなわち、第２の検出回路３４と第２の発振回路３５と電流検出回路３６と第２のパルス幅変調回路３７は、電流モード制御方式で第２のコンバータ部４を制御する。
【００４２】
図２は制御部６における各部の動作を示す波形図である。図２において、(ａ)は第１の三角波信号Ｖｔ１と第１の制御信号Ｖｅ１を示し、（ｂ）は第１の駆動信号Ｖ１１を示し、（ｃ）はクロック信号Ｖｃｌｋを示し、（ｄ）は第２の三角波信号Ｖｔ２を示し、（ｅ）は第２の制御信号Ｖｅ２と第２の三角波信号Ｖｔ２との演算信号（Ｖｅ２−Ｖｔ２）及び電流信号Ｖｃを示し、そして（ｆ）は第２の駆動信号Ｖ２１を示す。
【００４３】
まず、第１のスイッチ１１への駆動信号Ｖ１１のパルス幅を調整して、第１の出力直流電圧Ｖｏ１を目標値になるように安定化する方法について説明する。
図２に示すように、時刻ｔ０において第１の三角波信号Ｖｔ１が下降を始める。この時、第１の三角波信号Ｖｔ１は第１の制御信号Ｖｅ１より高く、第１の駆動信号Ｖ１１はＬレベルで第１のスイッチ１１は遮断状態である。時刻ｔ１において、第１の三角波信号Ｖｔ１が第１の制御信号Ｖｅ１に達し、そして第１の制御信号Ｖｅ１を下回ると、第１の駆動信号Ｖ１１はＨレベルとなり、第１のスイッチ１１を導通状態にする。時刻ｔ２で第１の三角波信号Ｖｔ１は上昇に転じる。時刻ｔ３において第１の三角波信号Ｖｔ１が第１の制御信号Ｖｅ１に達し、そして第１の制御信号Ｖｅ１を上回ると、第１の駆動信号Ｖ１１はＬレベルとなり、第１のスイッチ１１を遮断状態にする。時刻ｔ４において第１の三角波信号Ｖｔ１は下降に転じ、時刻ｔ４以降は時刻ｔ０以降と同様の動作を繰り返す。
【００４４】
第１の出力直流電圧Ｖｏ１が目標値より高くなると、第１の制御信号Ｖｅ１が低下し、第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より高い期間が短くなる。即ち第１の駆動信号Ｖ１１がＨレベルとなって第１のスイッチ１１を導通状態にする導通時間が短くなる。この結果、目標値より高くなっていた第１の出力直流電圧Ｖｏ１は低下する。
【００４５】
逆に、第１の出力直流電圧Ｖｏ１が目標値より低くなると、第１の制御信号Ｖｅ１が上昇し、第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より高い期間が長くなる。このため、第１のスイッチ１１の導通時間が長くなって、目標値より低くなっていた第１の出力直流電圧Ｖｏ１は上昇する。
以上のように、第１のスイッチ１１への第１の駆動信号Ｖ１１のパルス幅を調整することにより、第１の出力直流電圧Ｖｏ１は目標値になるように安定化される。
【００４６】
次に、第２の出力直流電圧Ｖｏ２を目標値に安定させるために、第２のスイッチ２１への駆動信号Ｖ２１のパルス幅を調整する方法について説明する。
第１の三角波信号Ｖｔ１が上昇から下降へ転じる時刻ｔ０において、ワンショットパルスのクロック信号Ｖｃｌｋが立ち上る。この時、第２の三角波信号Ｖｔ２はゼロまで急速に下降してから上昇を始め、これに伴い、第２の制御信号Ｖｅ２から第２の三角波信号Ｖｔ２を減じた演算信号（Ｖｅ２−Ｖｔ２）も急激に上昇してから下降を始める。この時、第２の駆動信号Ｖ２１はＨレベルとなり、第２のスイッチ２１が導通状態になる。第２のスイッチ２１が導通状態であるので、第２のインダクタ２２に流れる電流が増加し、電流信号Ｖｃも上昇する。時刻ｔ５において、電流信号Ｖｃが第２の三角波信号Ｖｔ２と第２の制御信号Ｖｅ２との演算信号（Ｖｅ２−Ｖｔ２）を上回ると、第２の駆動信号Ｖ２１はＬレベルとなり、第２のスイッチ２１を遮断状態にする。第２のスイッチ２１が遮断状態になり、第２のインダクタ２２に流れる電流が減少するのに伴い、電流信号Ｖｃも低下していく。時刻ｔ４において再びクロック信号Ｖｃｌｋが立ち上り、同時に第２の三角波信号Ｖｔ２は急速にゼロへ下降してから上昇を始める。時刻ｔ４以降の動作は、時刻ｔ０以降と同様の動作を繰り返す。
【００４７】
第２の出力直流電圧Ｖｏ２が目標値より高くなると、第２の制御信号Ｖｅ２は低下し、電流信号Ｖｃが第２の三角波信号Ｖｔ２と第２の制御信号Ｖｅ２との演算信号（Ｖｅ２−Ｖｔ２）に到達するまでの期間が短くなる。即ち第２の駆動信号Ｖ２１がＨレベルとなって第２のスイッチ２１を導通状態にする導通時間が短くなる。この結果、目標値より高くなっていた第２の出力直流電圧Ｖｏ２は低下する。
【００４８】
逆に、第２の出力直流電圧Ｖｏ２が目標値より低くなると、第２の制御信号Ｖｅ２は上昇し、電流信号Ｖｃが第２の制御信号Ｖｅ２と第２の三角波信号Ｖｔ２との演算信号（Ｖｅ２−Ｖｔ２）に到達するまでの期間が長くなる。このため、第２のスイッチ２１の導通時間が長くなり、目標値より低くなっていた第２の出力直流電圧Ｖｏ２は上昇する。
以上のように、第２のスイッチ２１への第２の駆動信号Ｖ２１のパルス幅を調整することにより、第２の出力直流電圧Ｖｏ２は目標値になるように安定化される。
【００４９】
尚、スイッチング周波数を固定化した電流モード制御方式のスイッチング電源回路においては、デューティ比が０．５以上になると、サブハーモニック発振と呼ばれる動作不安定現象が発生することが知られている。この対策としてはスロープ補償と呼ばれる技術があり、第１の実施の形態の多出力電源回路においては、第２の三角波信号（−Ｖｔ２）を第２の制御信号Ｖｅ２に重畳する演算を行って、電流信号Ｖｃと比較するスロープ補償を行い、サブハーモニック発振を防止している。
【００５０】
上記のように構成されて所望の電圧を各負荷（３，５）へ出力する降圧型スイッチング電源回路は、スイッチ（１１，２１）によって矩形波に変換された電圧を、インダクタ（１２，２２）と出力コンデンサ（１４，２４）とのＬＣフィルタで平均化して出力する構成である。電圧モード制御方式である第１のコンバータ部２は、ＬＣフィルタへの印加電圧波形を制御するため、その入出力伝達特性はＬＣフィルタの影響を強く受ける。すなわち、ＬＣ共振周波数において交流伝達利得がピーク値を有しており、周波数が高くなるとともに急低下し、出力の位相が１８０度遅れる。第１の出力直流電圧Ｖｏ１を安定化させるために第１の検出回路３１は、この特性を補正するか、または応答周波数をＬＣ共振周波数より十分低くしなくてはならない。これに対し、電流モード制御方式である第２のコンバータ部４は、インダクタ電流を直接的に制御するため、第２のインダクタ２２は等価的に電流源として動作し、ＬＣフィルタの影響は除去される。すなわち、電流モード制御方式においては、第２の出力直流電圧Ｖｏ２を安定化させるための第２の検出回路３４は設計が容易であり、電圧モード制御方式より高速な応答性能を得ることができる。
【００５１】
一方、電圧モード制御方式である第１のコンバータ部２には次のような利点がある。電圧モード制御方式が過電流を検出する場合と異なり、電流モード制御方式には全負荷領域にわたってインダクタ電流を検出する必要がある。このため電流検出を抵抗によって行う場合の損失は、電圧モード制御方式の場合に比べて大きくなる。このような電流検出損失を低減するために第２のスイッチ２１に流れる電流を検出する方法がある。しかし、第２のスイッチ２１の電流を検出する場合には、第２のスイッチ２１が導通する際に発生するサージ電流の影響を回避する必要がある。さらに電流モード制御方式は、第２のインダクタ２２に常に電流が流れることが前提の制御方式であるため、第２のスイッチ２１に最小導通時間が必要である。これに対し、電圧モード制御方式の場合は、当然電流検出のための損失はなく、第１のスイッチ１１の導通時間は理論上ゼロまで制御可能である。
以上のように、電圧モード制御方式と電流モード制御方式は一長一短を有している。したがって、負荷の仕様に応じて適切な制御方式で電力を供給することが好ましく、高速応答性を必要とする負荷に対しては電流モード制御方式で対応し、そうでない負荷に対しては回路規模の比較的小さな電圧モード制御方式で対応するとよい。
【００５２】
本発明に係る第１の実施の形態の多出力電源回路においては、電圧モード制御方式である第１のコンバータ部２と電流モード制御方式である第２のコンバータ部４が各々要求仕様の異なる負荷に対応して並設されているため、各負荷に対して所望の電力供給を効率高く行うことができる。また、第１の実施の形態の多出力電源回路は、第１のコンバータ部２と第２のコンバータ部４が単一のスイッチング周波数で同期動作するよう構成されているため、うなり現象が発生することなく、雑音対策も容易である。
【００５３】
図３は、第１の実施の形態の多出力電源回路における制御部６の第１の発振回路３２と第２の発振回路３５の詳細な回路構成を示した図である。
第１の発振回路３２は、第１の三角波信号Ｖｔ１を出力するコンデンサ３２０と、コンデンサ３２０を定電流Ｉ３２１で充電する電流源３２１と、コンデンサ３２０を定電流Ｉ３２２で放電する電流源３２２と、電流源３２２と直列に接続されたスイッチ３２３と、コンデンサ３２０の電圧、即ち第１の三角波信号Ｖｔ１が反転入力端子に印加される比較器３２４と、比較器３２４の非反転入力端子に電圧Ｖ３２５を印加する電圧源３２５と、第１の三角波信号Ｖｔ１が非反転入力端子に印加される比較器３２６と、比較器３２６の反転入力端子に電圧Ｖ３２７を印加する電圧源３２７と、比較器３２４の出力がリセット端子に入力され、比較器３２６の出力がセット端子に入力されるＲＳラッチ３２８とから構成される。定電流Ｉ３２１は定電流Ｉ３２２より小さく（Ｉ３２１＜Ｉ３２２）、電圧Ｖ３２５は電圧Ｖ３２７より低いものとする（Ｖ３２５＜Ｖ３２７）。比較器３２６の出力がクロック信号Ｖｃｌｋであり、クロック信号Ｖｃｌｋは、ＲＳラッチ３２８（セット端子）と第２の発振回路３５に入力される。
第２の発振回路３５は、第２の三角波信号Ｖｔ２を出力するコンデンサ３５０と、コンデンサ３５０を定電流Ｉ３５１で充電する電流源３５１と、コンデンサ３５０を短絡放電するスイッチ３５２と、クロック信号Ｖｃｌｋがセット端子に入力され、出力がスイッチ３５２を駆動するＲＳラッチ３５３と、クロック信号Ｖｃｌｋを所定時間だけ遅延してＲＳラッチ３５３のリセット端子に入力する遅延回路３５４とから構成される。
【００５４】
まず、第１の発振回路３２の動作を説明する。ＲＳラッチ３２８の出力がＨレベルで、スイッチ３２３が導通状態にあり、コンデンサ３２０が定電流（Ｉ３２２−Ｉ３２１）で放電されているものとする。コンデンサ３２０の電圧、即ち第１の三角波信号Ｖｔ１が下降していき、やがて電圧Ｖ３２５を下回ると、比較器３２４の出力がＨレベルとなる。Ｈレベルとなった比較器３２４の出力がＲＳラッチ３２８のリセット端子に入力されると、ＲＳラッチ３２８の出力はＬレベルとなり、スイッチ３２３が遮断状態となる。このため、コンデンサ３２０は定電流Ｉ３２１で充電されるようになり、第１の三角波信号Ｖｔ１は下降から上昇に転じる。
【００５５】
上昇する第１の三角波信号Ｖｔ１は、やがて電圧Ｖ３２７を上回ると、比較器３２６の出力がＨレベルとなる。Ｈレベルとなった比較器３２６の出力がＲＳラッチ３２８のセット端子に入力されると、ＲＳラッチ３２８の出力はＨレベルとなり、スイッチ３２３が導通状態となる。このため、コンデンサ３２０は再び定電流（Ｉ３２２−Ｉ３２１）で放電され、第１の三角波信号Ｖｔ１は下降を開始する。
以上の動作を繰り返し、第１の三角波信号Ｖｔ１は電圧Ｖ３２５と電圧Ｖ３２７の間を周期的に増減する。クロック信号Ｖｃｌｋは、比較器３２６の出力であり、第１の三角波信号Ｖｔ１が電圧Ｖ３２７を上回っている時のみＨレベルとなるワンショットパルスである。
【００５６】
次に、第２の発振回路３５の動作を説明する。クロック信号ＶｃｌｋはＲＳラッチ３５３のセット端子に入力されている。クロック信号ＶｃｌｋがＨレベルになると、ＲＳラッチ３５３の出力はＨレベルとなり、スイッチ３５２が導通状態となる。スイッチ３５２によってコンデンサ３５０は短絡放電され、コンデンサ３５０の電圧、即ち第２の三角波信号Ｖｔ２はゼロ電位となる。次に、遅延回路３５４を介してＨレベルのクロック信号ＶｃｌｋがＲＳラッチ３５３のリセット端子に入力され、ＲＳラッチ３５３の出力がＬレベルとなる。上述のようにクロック信号Ｖｃｌｋはワンショットパルスであり、遅延回路３５４の遅延時間はスイッチ３５２の導通状態によりコンデンサ３５０が完全に放電するまでの時間以上に設定されている。ＲＳラッチ３５３の出力がＬレベルになるとスイッチ３５２が遮断状態になり、コンデンサ３５０が定電流Ｉ３５１で充電され、第２の三角波信号Ｖｔ２は上昇する。この上昇はクロック信号ＶｃｌｋがＨレベルになるまで続く。
以上の動作を繰り返し、第２の三角波信号Ｖｔ２はゼロ電位と所定の電圧の間を周期的に増減する。第２の三角波信号Ｖｔ２がゼロ電位に放電されるタイミングは、クロック信号Ｖｃｌｋに同期している。
【００５７】
以上のように、本発明に係る第１の実施の形態の多出力電源回路は、電圧モード制御方式の第１のコンバータ部２と電流モード制御方式の第２のコンバータ部４が、要求する仕様の異なる各々の負荷に安定な電力を供給することができるように並設されており、また、第１のコンバータ部２に対して第２のコンバータ部４が同期動作しているので、単一のスイッチング周波数となり、うなり現象がなく、雑音対策も容易である。
【００５８】
《第２の実施の形態》
以下、本発明に係る第２の実施の形態の多出力電源回路について、図面を参照しつつ説明する。図４は第２の実施の形態の多出力電源回路の構成を示す回路図である。図５は第２の実施の形態の多出力電源回路における要部波形図である。図４において、前述の図１に示した第１の実施の形態の多出力電源回路と同様の構成のものには同じ番号を付与し、その説明は省略する。第２の実施の形態の多出力電源回路において、第１の実施の形態と異なる点は制御部の構成であり、第１の実施の形態の制御部６と区別するため制御部６Ａとした。第２の実施の形態の制御部６Ａが第１の実施の形態の制御部６と異なるのは、第１のパルス幅変調回路の構成と動作である。第１の実施の形態における第１のパルス幅変調回路３３と区別するため、第２の実施の形態においては第１のパルス幅変調回路３３Ａとした。
【００５９】
図４において、第１のパルス幅変調回路３３Ａは、比較器３３１と、エッジ検出器３３２と、ＲＳラッチ３３３とから構成される。比較器３３１は、第１の制御信号Ｖｅ１が非反転入力端子に入力され、第１の三角波信号Ｖｔ１が反転入力端子に入力される。エッジ検出器３３２は、比較器３３１の出力がＬレベルからＨレベルに反転するタイミングで、ワンショットパルス（Ｖｓ）を出力する。ＲＳラッチ３３３はエッジ検出器３３２の出力Ｖｓでセットされ、クロック信号Ｖｃｌｋでリセットされ、第１の駆動信号Ｖ１１を出力する。
【００６０】
以下、図４と図５を用いて本発明に係る第２の実施の形態の多出力電源回路の動作について説明する。
図５は制御部６Ａにおける各部の動作を示す波形図である。図５において、(ａ)は第１の三角波信号Ｖｔ１と第１の制御信号Ｖｅ１を示し、（ｂ）は第１の駆動信号Ｖ１１を示し、（ｃ）はクロック信号Ｖｃｌｋを示し、（ｄ）は第２の三角波信号Ｖｔ２を示し、（ｅ）は第２の制御信号Ｖｅ２と第２の三角波信号Ｖｔ２との演算信号（Ｖｅ２−Ｖｔ２）及び電流信号Ｖｃを示し、そして（ｆ）は第２の駆動信号Ｖ２１を示す。
【００６１】
まず、第１の出力直流電圧Ｖｏ１の安定化動作について説明する。時刻ｔ０において、第１の三角波信号Ｖｔ１が下降を始める。この時、第１の三角波信号Ｖｔ１は第１の制御信号Ｖｅ１より高く、第１の駆動信号Ｖ１１はＬレベルで第１のスイッチ１１は遮断状態である。時刻ｔ１において、第１の三角波信号Ｖｔ１が第１の制御信号Ｖｅ１に達して第１の制御信号Ｖｅ１を下回ると、比較器３３１の出力はＬレベルからＨレベルに反転し、エッジ検出器３３２はワンショットパルスを出力する。エッジ検出器３３２の出力ＶｓでセットされたＲＳラッチ３３３は、その出力である第１の駆動信号Ｖ１１をＨレベルとし、第１のスイッチ１１を導通状態にする。
【００６２】
時刻ｔ２において、第１の三角波信号Ｖｔ１は上昇に転じ、同時にクロック信号ＶｃｌｋがＨレベルになる。クロック信号ＶｃｌｋによってリセットされたＲＳラッチ３３３は、その出力である第１の駆動信号Ｖ１１をＬレベルとし、第１のスイッチ１１を遮断状態にする。時刻ｔ３において、第１の三角波信号Ｖｔ１が第１の制御信号Ｖｅ１に達して第１の制御信号Ｖｅ１を上回ると、比較器３３１の出力はＬレベルに戻る。時刻ｔ４において、第１の三角波信号Ｖｔ１は下降に転じ、時刻ｔ４以降は時刻ｔ０以降と同様の動作を繰り返す。
【００６３】
第１の出力直流電圧Ｖｏ１が目標値より高くなると、第１の制御信号Ｖｅ１は低下し、第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より高い期間が短くなる。即ち、第１の駆動信号Ｖ１１がＨレベルとなって第１のスイッチ１１を導通状態にする導通時間が短くなる。この結果、目標値より高くなっていた第１の出力直流電圧Ｖｏ１は低下する。逆に、第１の出力直流電圧Ｖｏ１が目標値より低くなると、第１の制御信号Ｖｅ１は上昇し、第１の制御信号Ｖｅ１が第１の三角波信号Ｖｔ１より高い期間が長くなる。この結果、第１のスイッチ１１の導通時間が長くなって、目標値より低くなっていた第１の出力直流電圧Ｖｏ１は上昇する。
以上のように、第１のスイッチ１１への第１の駆動信号Ｖ１１のパルス幅を調整することにより、第１の出力直流電圧Ｖｏ１は目標値になるように安定化される。
【００６４】
次に、第２の出力直流電圧Ｖｏ２の安定化動作について説明する。時刻ｔ２において、ワンショットパルスのクロック信号Ｖｃｌｋが立ち上ると、第２の制御信号Ｖｅ２から第２の三角波信号Ｖｔ２を減じた演算信号（Ｖｅ２−Ｖｔ２）は、急激に上昇してから下降を始める。この時、第２の駆動信号Ｖ２１はＨレベルとなり、第２のスイッチ２１が導通
状態になる。時刻ｔ４を経て時刻ｔ５において、インダクタ電流の増加に伴って上昇する電流信号Ｖｃが、第２の三角波信号Ｖｔ２と第２の制御信号Ｖｅ２との演算信号（Ｖｅ２−Ｖｔ２）を上回ると、第２の駆動信号Ｖ２１はＬレベルとなり、第２のスイッチ２１を遮断状態にする。第２のスイッチ２１が遮断状態となるため、インダクタ電流が減少し、電流信号Ｖｃも低下していく。時刻ｔ６において、再びクロック信号Ｖｃｌｋが立ち上り、同時に第２の三角波信号Ｖｔ２は急速にゼロへ下降してから上昇を始める。時刻ｔ６以降の動作は、時刻ｔ２以降と同様の動作を繰り返す。
【００６５】
第２の出力直流電圧Ｖｏ２が目標値より高くなると、第２の制御信号Ｖｅ２は低下し、電流信号Ｖｃが第２の三角波信号Ｖｔ２と第２の制御信号Ｖｅ２との演算信号（Ｖｅ２−Ｖｔ２）に到達するまでの期間が短くなる。即ち、第２の駆動信号Ｖ２１がＨレベルとなって第２のスイッチ２１を導通状態にする導通時間が短くなる。この結果、目標値より高くなっていた第２の出力直流電圧Ｖｏ２は低下する。逆に、第２の出力直流電圧Ｖｏ２が目標値より低くなると、第２の制御信号Ｖｅ２は上昇し、電流信号Ｖｃが第２の三角波信号Ｖｔ２と第２の制御信号Ｖｅ２との演算信号（Ｖｅ２−Ｖｔ２）に到達するまでの期間が長くなる。この結果、第２のスイッチ２１の導通時間が長くなって、目標値より低くなっていた第２の出力直流電圧Ｖｏ２は上昇する。
以上のように、第２のスイッチ２１への第２の駆動信号Ｖ２１のパルス幅を調整することにより、第２の出力直流電圧Ｖｏ２は目標値になるように安定化される。
【００６６】
以上のように、本発明に係る第２の実施の形態の多出力電源回路は、電圧モード制御方式の第１のコンバータ部２と電流モード制御方式の第２のコンバータ部４が、要求仕様の異なる各々の負荷に安定な電力を供給することができるように並設されている。また、第２の実施の形態の多出力電源回路においては、第１のコンバータ部２に対して第２のコンバータ部４が同期動作しているので、うなり現象がなく、雑音対策も容易な構成である。さらに、第２の実施の形態の多出力電源回路は、クロック信号Ｖｃｌｋが立ち上がるタイミングで、第１のスイッチ１１が導通状態から遮断状態になり、第２のスイッチ２１が遮断状態から導通状態になるよう構成されている。
【００６７】
前述の第１の実施の形態の多出力電源回路の説明では、第１のコンバータ部２と第２のコンバータ部４とを同期動作させた結果、第１のスイッチ１１と第２のスイッチ２１がともに導通状態となる期間が生じている。このような第１のスイッチ１１と第２のスイッチ２１の導通期間の重なりは、入力電源１からの入力電流に含まれるリップル電流を増大させ、入力電源１に与える負担の増大や雑音発生の原因となる。第１のスイッチ１１のデューティ比δ１と第２のスイッチ２１のデューティ比δ２の和が１より大きい場合は、第１のスイッチ１１と第２のスイッチ２１の導通期間の重なりは避けがたい。しかし、本発明に係る第２の実施の形態の多出力電源回路においては、第１のスイッチ１１が遮断状態になるタイミングと、第２のスイッチ２１が導通状態になるタイミングが同期しているため、デューティ比δ１とδ２の和が１以下の場合には、第１のスイッチ１１と第２のスイッチ２１がともに導通状態となる期間が無い。即ち、本発明に係る第２の実施の形態の多出力電源回路においては、第１の実施の形態の多出力電源回路における効果に加えて、入力電源１に与える負担を低減することができると共に、更には入力電源ラインに発生する雑音を低減することができるという優れた効果を有する。
【００６８】
尚、第２の実施の形態の説明において、クロック信号Ｖｃｌｋが立ち上がるタイミングで、第１のスイッチ１１が遮断され、同時に第２のスイッチ２１が導通される構成としたが、本発明はこのような構成に限定されるものではない。例えば、両スイッチの導通期間の重なりを確実に無くすために、第２のスイッチ２１が導通されるタイミングを、クロック信号Ｖｃｌｋの立ち上がりから所定時間遅らせる構成としてもよい。
尚、第１及び第２の実施の形態においては、サブハーモニック発振を防止するスロープ補償として、第２の制御信号Ｖｅ２から第２の三角波信号Ｖｔ２を減算した演算信号（Ｖｅ２−Ｖｔ２）に対して、電流信号Ｖｃが上回ると、第２の駆動信号Ｖ２１をＬレベルとした構成で説明した。しかし、逆に、電流信号Ｖｃに第２の三角波信号Ｖｔ２を加算した演算信号（Ｖｃ＋Ｖｔ２）が第２の制御信号Ｖｅ２を上回ると、第２の駆動信号Ｖ２１をＬレベルとする構成でも同様の効果を奏する。また、第２の制御信号Ｖｅ２から第２の三角波信号Ｖｔ２と電流信号Ｖｃとを減算する演算信号（Ｖｅ２−Ｖｔ２−Ｖｃ）が正から負に変化したとき第２の駆動信号Ｖ２１をＬレベルとしてもよい。
【００６９】
《第３の実施の形態》
以下、本発明に係る第３の実施の形態の多出力電源回路について、図面を参照しつつ説明する。図６は第３の実施の形態の多出力電源回路の構成を示す回路図である。図６において、前述の図４に示した第２の実施の形態の多出力電源回路と同様の構成のものには同じ番号を付与し、その説明は省略する。第３の実施の形態の多出力電源回路において、第２の実施の形態と異なる点は制御部の構成であり、第２の実施の形態における制御部６Ａと区別するために制御部６Ｂとした。第３の実施の形態における制御部６Ｂが第２の実施の形態の制御部６Ａと異なるのは、第１の発振回路３２と第２の発振回路３５が発振回路３８に統合された構成となっている点である。第３の実施の形態においては、発振回路３８が第１の三角波信号Ｖｔ１とクロック信号Ｖｃｌｋと第２の三角波信号Ｖｔ２を出力するよう構成されている。
【００７０】
図７は発振回路３８の構成を示す回路図である。図７において、第１の三角波信号Ｖｔ１とクロック信号Ｖｃｌｋを生成する構成と動作は、第１の実施の形態や第２の実施の形態における多出力電源回路の第１の発振回路３２と同様であるので、説明は省略する。発振回路３８の構成において、第１の発振回路３２と異なる点は、第２の三角波信号Ｖｔ２を出力するために、演算増幅器３８０と、抵抗３８１と、抵抗３８２と、抵抗３８３と、抵抗３８４と、スイッチ３８５と抵抗３８６が追加されている点である。抵抗３８１と抵抗３８２は電圧Ｖ３２７を抵抗分割しており、分割された電圧が演算増幅器３８０の非反転入力端子に印加されている。第１の三角波信号Ｖｔ１は抵抗３８３を介して演算増幅器３８０の反転入力端子に印加され、演算増幅器３８０の出力端子と反転入力端子の間には抵抗３８４が接続されている。即ち、演算増幅器３８０と、抵抗３８１と、抵抗３８２と、抵抗３８３と、抵抗３８４とにより減算回路が構成されている。さらに、演算増幅器３８０の出力は、ＲＳラッチ３２８の出力がＨレベルの時に導通状態となるスイッチ３８５を介して、第２の三角波信号Ｖｔ２として出力される。抵抗３８６は、スイッチ３８５が遮断状態の時に第２の三角波信号Ｖｔ２を地絡する。
【００７１】
図８は、図７に示した発振回路３８における要部の動作を示す波形図である。図８において、（ａ）は第１の三角波信号Ｖｔ１を示し、（ｂ）はクロック信号Ｖｃｌｋを示し、（ｃ）は演算増幅器３８０の出力を示し、（ｄ）はＲＳラッチ３２８の出力Ｖｑを示し、そして（ｅ）は第２の三角波信号Ｖｔ２を示す。
【００７２】
以下、図８を用いて第３の実施の形態における発振回路３８が第２の三角波信号Ｖｔ２を生成する方法について説明する。
第３の実施の形態における発振回路３８において、抵抗３８１と抵抗３８３の抵抗値は等しくＲ１に設定されており、そして抵抗３８２と抵抗３８４の抵抗値は等しくＲ２に設定されているものとすると、演算増幅器３８０の出力Ｖｏｐは、次式（４）で表される。
【００７３】
Ｖｏｐ＝（Ｒ２／Ｒ１）・（Ｖ３２７−Ｖｔ１）                        （４）
【００７４】
図８に示すように、第１の三角波信号Ｖｔ１が電圧Ｖ３２７を上限値として増減する波形であるから、演算増幅器３８０の出力（図８の（ｃ））は、ゼロを下限値とし、第１の三角波信号Ｖｔ１を上下反転させて（Ｒ２／Ｒ１）倍した波形である。スイッチ３８５が導通する時、即ち、ＲＳラッチ３２８の出力ＶｑがＨレベルの時は、第１の三角波信号Ｖｔ１が電圧Ｖ３２７から下降している時であり、演算増幅器３８０の出力がゼロから上昇
している時である。そして、スイッチ３８５が遮断する時、即ち、ＲＳラッチ３２８の出力がＬレベルの時は、第１の三角波信号Ｖｔ１が電圧Ｖ３２５から上昇している時であり、演算増幅器３８０の出力Ｖｑがピーク値から下降している時である。しかし、この時、抵抗３８６によって第２の三角波信号Ｖｔ２はゼロに落とされている。以上のように、第２の三角波信号Ｖｔ２が生成される。
【００７５】
前述の第１の実施の形態や第２の実施の形態において説明したように、第２の三角波信号Ｖｔ２は第２の制御信号Ｖｅ２と演算され、電流信号Ｖｃと比較されて第２の駆動信号Ｖ２１が生成される。ここで、第２の三角波信号Ｖｔ２は、サブハーモニック発振現象を回避するためのスロープ補償に用いられている。サブハーモニック発振現象はスイッチング周波数固定の電流モード制御方式における特有の現象であり、デューティ比が０．５以上の場合に生じることが知られている。逆に、デューティ比が０．５以下の場合にはスロープ補償は必要がない。ＲＳラッチ３２８の出力ＶｑがＬレベルで、第１の三角波信号Ｖｔ１が電圧Ｖ３２５から上昇している時に、第２の三角波信号Ｖｔ２はゼロに落とされているが、この期間はクロック信号Ｖｃｌｋが立ち上がり、駆動信号Ｖ２１がＨレベルとなった直後である。即ち、この期間はスロープ補償が必要のない期間である。このことから、スロープ補償が有効な第２の三角波信号Ｖｔ２の上昇期間、即ち第１の三角波信号Ｖｔ１が電圧Ｖ３２７から下降している期間は、１周期の半分以上あればよいことがわかる。
【００７６】
以上のように、本発明に係る第３の実施の形態の多出力電源回路によれば、発振回路３８において、電圧モード制御方式の第１のコンバータ部２の制御に必要な第１の三角波信号Ｖｔ１から、電流モード制御方式の第２のコンバータ部４のスロープ補償に必要な第２の三角波信号Ｖｔ２を生成することにより、コンデンサのような発振回路の構成部品の個数を削減することができる。
【００７７】
尚、上記の各実施の形態において、降圧型のスイッチング電源回路からなる多出力電源回路の構成と動作について説明したが、本発明の要旨は各コンバータの制御回路の構成に関わるものであり、スイッチング電源回路の種類としてはこのような降圧型に限定されるものでない。スイッチング電源回路の種類によらず、電圧モード制御方式に比べ、電流モード制御方式がＬＣ共振周波数の影響を受けることなく、高速な応答性能が得られることに変わりはない。
【００７８】
例えば、図９は、第１及び第２のコンバータ部をともに昇圧型のスイッチング電源回路で構成した例を示す回路図である。図９に示した昇圧型スイッチング電源回路の制御動作は、第３の実施の形態と同様なので説明は省略する。
第１のコンバータ部７は、スイッチ７１が導通状態にある時、入力電源１→インダクタ７２→スイッチ７１→入力電源１と電流が流れ、インダクタ７２に磁気エネルギーを蓄える。スイッチ７１が遮断状態にある時、入力電源１→インダクタ７２→整流器７３→出力コンデンサ７４及び負荷３→入力電源１と電流が流れ、インダクタ７２の磁気エネルギーを放出するとともに、負荷３へ電力を供給する。以上のようなスイッチ７１の導通遮断動作が周期的に繰り返されることにより、負荷３に対して安定した電力が供給される。スイッチ７１の１スイッチング周期における導通時間の割合をデューティ比δとすると、入力直流電圧Ｖｉと出力直流電圧Ｖｏ３の関係は、次式（５）で表される。
【００７９】
Ｖｏ３＝Ｖｉ／（１−δ）                                      （５）
【００８０】
したがって、スイッチ７１のデューティ比δを調整することによって、出力直流電圧Ｖｏを制御することができる。式（５）において、スイッチ７１等の各構成部品の電流導通時の電圧降下は無視できるものとした。尚、第２のコンバータ部８の動作は、第１のコンバータ部７の動作と同様であるため説明は省略する。
【００８１】
図９に示した構成の本発明に係る多出力電源回路は、電圧モード制御方式の第１のコンバータ部７と電流モード制御方式の第２のコンバータ部８が、要求する仕様の異なる各々の負荷に安定な電力を供給することができるように並設されており、また、第１のコンバータ部７に対して第２のコンバータ部８が同期動作しているので、単一のスイッチング周波数となり、うなり現象がなく、雑音対策も容易である。さらに、このように構成された多出力電源回路は、部品点数を大幅に削減することができ装置の小型化を図ることが可能となる。
【００８２】
《第４の実施の形態》
以下、本発明に係る第４の実施の形態の多出力電源回路について、添付の図面を参照しつつ説明する。
図１０は第４の実施の形態の多出力電源回路の構成を示す回路図であり、電子機器としてのデジタルスチルカメラ用電源回路への適用例である。図１０において、入力電源１は１セルのリチウムイオン電池で構成されており、その入力直流電圧ＶｉはＤＣ２．５Ｖ〜５Ｖである。第１の発振回路３２は、第１の三角波信号Ｖｔ１とクロック信号Ｖｃｌｋとを出力する。
【００８３】
図１０において、第１のコンバータ部４１は、レンズモータの駆動回路、デジタルスチルカメラ内のＤＳＰ（デジタル・シグナル・プロセッサ）の入出力インターフェイス回路、ＣＣＤ（電荷結合素子）の周辺デバイスへＤＣ３．３Ｖを供給する。第１のコンバータ部４１は、Ｈブリッジで構成された昇降圧コンバータであり、入力直流電圧Ｖｉが３．３Ｖより高い場合は降圧コンバータとして動作し、入力直流電圧Ｖｉが３．３Ｖ以下の場合には昇圧コンバータとして動作する。第２のコンバータ部４２は、降圧コンバータの構成を有しており、前記ＤＳＰにＤＣ１．０Ｖを供給する。第３のコンバータ部４３は昇圧コンバータの構成を有しており、ＤＣ１５Vを出力する。第４のコンバータ部４４は反転コンバータの構成を有しており、ＤＣ−８Vを出力する。第３のコンバータ部４３及び第４のコンバータ部４４の出力は、ＣＣＤ及びその駆動回路に供給される。第５のコンバータ部４５は２出力のフライバックコンバータにより構成されており、ＤＣ５Ｖ及びＤＣ１５Ｖを液晶ディスプレイ駆動回路に供給する。
【００８４】
図１０において、第１の制御部６１は、第１のコンバータ部４１の出力電圧と第１の三角波信号Ｖｔ１が入力され、第１のコンバータ部４１の出力電圧をＤＣ３．３Ｖに安定化するように、第１のコンバータ部４１内の各スイッチの導通遮断動作を制御する。第２の制御部６２は、第２のコンバータ部４２の出力電圧と、第２のコンバータ部４２内のインダクタ電流を検出した電流信号と、そして第１の発振回路３２から出力された第１の三角波信号Ｖｔ１とクロック信号Ｖｃｌｋが入力される。
【００８５】
第２の制御部６２は、第２のコンバータ部４２の出力電圧をＤＣ１．０Ｖに安定化するように、第２のコンバータ部４２内のスイッチの導通遮断動作を制御する。
第３の制御部６３は、第３のコンバータ部４３の出力電圧と第１の発振回路３２の第１の三角波信号Ｖｔ１が入力され、第３のコンバータ部４３の出力電圧をＤＣ１５Ｖに安定化するように、第３のコンバータ部４３内のスイッチの導通遮断動作を制御する。
第４の制御部６４は、第４のコンバータ部４４の出力電圧と第１の発振回路３２の第１の三角波信号Ｖｔ１が入力され、第４のコンバータ部４４の出力電圧をＤＣ−８Ｖに安定化するように、第４のコンバータ部４４内の各スイッチの導通遮断動作を制御する。
第５の制御部６５は、第５のコンバータ部４５の出力電圧と第１の発振回路３２の第１の三角波信号Ｖｔ１が入力され、第５のコンバータ部４５の出力電圧をＤＣ５Ｖに安定化するように、第５のコンバータ部４５内のスイッチの導通遮断動作を制御する。
第２の制御部６２を除く各制御部６１，６３，６４，６５は、前述の第１の実施の形態における第１の検出回路３１及び第１のパルス幅変調回路３３を有する電圧モード制御方式である。
【００８６】
尚、第１の制御部６１では、降圧コンバータとして動作する場合と昇圧コンバータとして動作する場合の２組のパルス幅変調回路が用いられている。一方、第２の制御部６２は、図１に示した第１の実施の形態における第２の検出回路３４、第２の発振回路３５、電流検出回路３６及び第２のパルス幅変調回路３７を有する電流モード制御方式である。第２の制御部６２における動作は、図１に示した第１の実施の形態の制御部６の動作と同様であるので、その説明は省略する。
【００８７】
尚、図１０に示した第２のコンバータ部４２では抵抗を用いてインダクタ電流を検出する構成であるため、第４の実施の形態の電子機器に用いた多出力電源回路における第２の制御部６２では、第２のパルス幅変調回路（３７）において第２の検出回路（３４）が出力する第２の制御信号（Ｖｅ２）と電流検出回路（３６）が出力する電流信号（Ｖｃ）とを比較するため、電流検出回路（３６）は第２のコンバータ部４２の前記抵抗による電圧降下分を増幅、レベルシフトして電流信号（Ｖｃ）を出力している。
以上のような構成とすることにより、全コンバータ部のスイッチング動作を同期しながら、出力電圧がＤＣ１．０Ｖと低く、且つ負荷変動の大きなＤＳＰへ電力供給する第２のコンバータ部４２には、高速な応答性能を有する電流モード制御方式の降圧コンバータを使用することができる。
【００８８】
以上の各実施の形態で示したように、本発明に係る多出力電源回路は、電圧モード制御方式コンバータとそれに同期運転する電流モード制御方式のコンバータが並設されるので、多様化する負荷回路の要求仕様、例えば複数の動作モードによって動作電流が大きく変動するＤＳＰのような電子回路を有する電子機器に適応することができる。
【００８９】
本発明の多出力電源回路は、電圧モード制御方式のスイッチング電源回路と電流モード制御方式のスイッチング電源回路とを並設し、出力仕様が変化する負荷には高速な応答性能を有する電流モード制御方式のスイッチング電源回路で対応し、且つ各スイッチング電源回路を同期させて好適に制御される構成であるため、消費電力を低減するために複数の負荷から多様な出力仕様を要求される多出力電源回路に有用である。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
【産業上の利用可能性】
【００９０】
本発明の多出力電源回路は、消費電力を低減するために複数の負荷から多様な出力仕様を要求される電源回路において有用である。
【図面の簡単な説明】
【００９１】
【図１】本発明に係る第１の実施の形態の多出力電源回路の構成を示す回路図
【図２】本発明に係る第１の実施の形態の多出力電源回路の要部波形図
【図３】本発明に係る第１の実施の形態の多出力電源回路の第１の発振回路と第２の発振回路の構成を示す回路図
【図４】本発明に係る第２の実施の形態の多出力電源回路の構成を示す回路図
【図５】本発明に係る第２の実施の形態の多出力電源回路の要部波形図
【図６】本発明に係る第３の実施の形態の多出力電源回路の構成を示す回路図
【図７】本発明に係る第３の実施の形態の多出力電源回路の発振回路の構成を示す回路図
【図８】本発明に係る第３の実施の形態の多出力電源回路の発振回路の要部波形図
【図９】本発明に係る他の実施の形態の多出力電源回路の構成を示す回路図
【図１０】本発明に係る第４の実施の形態の多出力電源回路を電子機器に適用した例を示す回路図
【図１１】従来の降圧型スイッチング電源回路の構成を示す回路図
【図１２】従来の降圧型スイッチング電源回路の制御部の要部波形図
【符号の説明】
【００９２】
１  入力電源
２  第１のコンバータ部
３  第１の負荷３
４  第２のコンバータ部
５  第２の負荷
６  制御部
１１  第１のスイッチ
１２  第１のインダクタ
１３  第１の整流器
１４  第１の出力コンデンサ
２１  第２のスイッチ
２２  第２のインダクタ
２３  第２の整流器
２４  第２の出力コンデンサ
３１  第１の検出回路
３２  第１の発振回路
３３  第１のパルス幅変調回路
３４  第２の検出回路
３５  第２の発振回路
３６  電流検出回路
３７  第２のパルス幅変調回路
４１  第１のコンバータ部
４２  第２のコンバータ部
４３  第３のコンバータ部
４４  第４のコンバータ部
４５  第５のコンバータ部
６１  第１の制御部
６２  第２の制御部
６３  第３の制御部
６４  第４の制御部
６５  第５の制御部
【図１】
2006034088.tif 000003
【図２】
2006034088.tif 000004
【図３】
2006034088.tif 000005
【図４】
2006034088.tif 000006
【図５】
2006034088.tif 000007
【図６】
2006034088.tif 000008
【図７】
2006034088.tif 000009
【図８】
2006034088.tif 000010
【図９】
2006034088.tif 000011
【図１０】
2006034088.tif 000012
【図１１】
2006034088.tif 000013
【図１２】
2006034088.tif 000014