(57)【要約】【課題】容量部のリークを防止することによって歩留まりを向上させ、基板製造工程における工程短縮化が実現できる電気光学装置の製造方法を提供する。【解決手段】画素電極と該画素電極に対応して設けられたスイッチング素子とを有する素子基板と、該素子基板に対向配置される対向基板とを有する電気光学装置の製造方法であって、前記素子基板に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記画素電極の電位を保持する容量部を形成する工程と、前記容量部を規定の形状にパターニングする工程と、前記容量部上に、第２の絶縁膜を形成する工程と、積層された前記容量部と前記第２の絶縁膜とを、所定量の酸素及び窒素を用いて焼成する焼成工程と、を具備することを特徴とする。【選択図】図９
2006119400.tif 000002
【特許請求の範囲】
【請求項１】
画素電極と該画素電極に対応して設けられたスイッチング素子とを有する素子基板と、該素子基板に対向配置される対向基板とを有する電気光学装置の製造方法であって、
前記素子基板に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記画素電極の電位を保持する容量部を形成する工程と、
前記容量部を規定の形状にパターニングする工程と、
前記容量部上に、第２の絶縁膜を形成する工程と、
積層された前記容量部と前記第２の絶縁膜とを、所定量の酸素及び窒素を用いて焼成する焼成工程と、
を具備することを特徴とする電気光学装置の製造方法。
【請求項２】
前記所定量は、前記酸素の前記窒素に対する割合であって、該割合は、５％以上であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記焼成工程は、前記容量部と前記第２の絶縁膜とが積層された前記素子基板を炉内に配設し、該炉内に、前記窒素と前記酸素とを導入することにより行われることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素電極の電位を保持する容量部が形成された素子基板を有する電気光学装置の製造方法に関する。
【背景技術】
【０００２】
周知のように、電気光学装置、例えば液晶装置は、ガラス基板、石英基板等からなる２枚の基板間に液晶を封入して構成されており、一方の基板に、例えば薄膜トランジスタ(Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。
【０００３】
即ち、ＴＦＴ等のスイッチング素子によってマトリクス状に配列された画素電極（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
ＴＦＴは、走査線を介してゲート電極に走査信号を供給することによりオン状態となり、半導体層のソース領域にデータ線を介して画像信号を供給することで、オン状態となったＴＦＴを介して画像信号は画素電極に供給される。
【０００５】
このような画像信号の供給は、画素電極毎に極めて短時間しか行われないので、画像信号の電圧をオン状態とした時間よりも遥かに長時間に亘って保持するため、各画素電極に、蓄積容量（以下、容量部と称す）が付加されるのが一般的である。
【０００６】
この容量部は、例えばスイッチング素子上に形成された絶縁膜上に形成される。詳しくは、先ず、絶縁膜上に不純物がドープされた電極となる導電性のポリシリコン等の薄膜を積層し、次に、該薄膜上に容量となる誘電体膜を積層し、さらに該誘電体膜上に不純物がドープされた電極となるシリコン等の薄膜を積層することにより形成され、その後、容量部は、フォトエッチング等によりパターニングされる。最後に、容量部上に、絶縁膜が形成され、その後、例えば窒素を用いて焼成処理（以下、Ｎ2アニール処理と称す）されることにより、容量部及び絶縁膜は硬化される。
【０００７】
ここで、容量部をフォトエッチング等によりパターニングすると、該パターニングにより、容量部の上述した容量となる誘電体膜または電極となる薄膜にクラック等が発生して膜質が劣化してしまう場合があり、その結果、容量部の端面からリークが発生し、容量部としての機能を果たさなくなってしてしまうといった製造上の問題があった。
【０００８】
この対策として、例えば特許文献１には、容量部が形成された基板に酸化処理を施し、該酸化処理により、容量部を形成する薄膜及び誘電体膜を硬化させた後、容量部のパターニングを行い、その後、容量部上に絶縁膜を形成し、さらに、Ｎ2アニール処理を行うことにより容量部及び絶縁膜をさらに硬化する製造方法が開示されている。
【０００９】
上述した文献に開示されているように、容量部が形成された基板に対して酸化処理を行えば、容量部の端面からリークが発生し、容量部としての機能を果たさなくなってしてしまうことに起因する、該基板を用いた液晶装置における輝点等の表示不良を防止することができ、歩留まりを向上させることができる。
【特許文献１】特開２００２−１１８２６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、近年、液晶装置の需要は拡大傾向にあり、このような状況下においては、液晶装置に用いる基板の製造工程に、短縮化が望まれている。
【００１１】
しかしながら、上述した特許文献１に開示されている製造方法においては、容量部を形成後、パターニングの前に酸化処理を行う工程を別途有するため、製造工程が増えてしまい、基板製造の際の処理時間が増大してしまうといった問題があった。
【００１２】
本発明は上記問題点に着目してなされたものであり、その目的は、容量部のリークを防止することによって歩留まりを向上させ、基板製造工程における工程短縮化が実現できる電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明に係る電気光学装置の製造方法は、画素電極と該画素電極に対応して設けられたスイッチング素子とを有する素子基板と、該素子基板に対向配置される対向基板とを有する電気光学装置の製造方法であって、前記素子基板に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、前記画素電極の電位を保持する容量部を形成する工程と、前記容量部を規定の形状にパターニングする工程と、前記容量部上に、第２の絶縁膜を形成する工程と、積層された前記容量部と前記第２の絶縁膜とを、所定量の酸素及び窒素を用いて焼成する焼成工程と、を具備することを特徴とする。
【００１４】
本発明の電気光学装置の製造方法によれば、積層された容量部と第２の絶縁膜とを、酸素及び窒素を用いて焼成し、前記容量部と前記第２の絶縁膜とを焼成することにより、前記容量部を規定の形状にパターニングした後、クラック等により前記容量部内の膜質が劣化し、該容量部の端面から発生するリークによる容量部の機能不全を防止することができるため、組み立て後の電気光学装置における表示不良を防止でき、その結果、歩留まりを向上させることができるという効果を有する。
【００１５】
また、従来、前記容量部の端面から発生するリーク防止のため、前記容量部形成後、前記容量部の前記第２の絶縁膜との対向面を酸化処理した後、第２の絶縁膜を形成し、その後窒素を用いた焼成処理を行っていたが、本発明においては、酸化処理と窒素を用いた焼成処理を同一工程において行うことができるため、容量部形成後の酸化処理を省略することができ、基板処理工程を短縮することができるという効果を有する。
【００１６】
また、前記所定量は、前記酸素の前記窒素に対する割合であって、該割合は、５％以上であることを特徴とする。
【００１７】
本発明の電気光学装置の製造方法によれば、積層された前記容量部と前記第２の絶縁膜とを焼成するに際し、酸素の量は、窒素の量の５％以上であることにより、前記容量部を規定の形状にパターニングした後、クラック等により前記容量部内の膜質が劣化し、該容量部の端面から発生するリークによる容量部の機能不全を確実に防止することができるため、組み立て後の電気光学装置における表示不良を確実に防止でき、その結果、歩留まりを向上させることができるという効果を有する。
【００１８】
さらに、前記焼成工程は、前記容量部と前記第２の絶縁膜とが積層された前記素子基板を炉内に配設し、該炉内に、前記窒素と前記酸素とを導入することにより行われることを特徴とする。
【００１９】
本発明の電気光学装置の製造方法によれば、前記容量部と前記第２の絶縁膜との界面を確実に酸化することができるため、前記容量部の端面から発生するリークによる容量部の機能不全を防止することができ、また組み立て後の電気光学装置における表示不良を防止でき、その結果、歩留まりを向上させることができるという効果を有する。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照にして本発明の実施の形態を説明する。尚、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置に用いる一対の基板の内、一方の基板は、素子基板（以下、ＴＦＴ基板と称す）を、また他方の基板は、ＴＦＴ基板に対向する基板（以下、対向基板と称す）を例に挙げて説明する。
【００２１】
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明する。図１は、本発明の一実施の形態を示す製造方法によって製造された液晶装置の平面図、図２は、図１中のＩＩ−ＩＩ線に沿って切断した断面図、図３は画素を構成する図１のＴＦＴ基板上の素子の等価回路、図４は一つの画素に着目した図１の液晶装置の模式的断面図、図５は、図４における蓄積容量の構造を拡大して模式的に示した図である。
【００２２】
同図に示すように、液晶装置１００は、例えば、石英基板、ガラス基板、シリコン基板を用いたＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板を用いた対向基板２０との間に電気光学物質である液晶５０を封入して構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
【００２３】
ＴＦＴ基板１０上に、画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上に、全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された配向膜１６（図４参照）が設けられている。一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された配向膜２２（図４参照）が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００２４】
また、図３に示すように、ＴＦＴ基板１０の画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００２５】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。
【００２６】
また、画素電極９ａと並列に、後に詳細に説明する蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００２７】
また、図４に示すように、ＴＦＴ基板１０上に、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。
【００２８】
また、第１層及び第２層間に、下地絶縁膜１２が、第２層及び第３層間に、第１の絶縁膜である第１層間絶縁膜４１が、第３層及び第４層間に、第２の絶縁膜である第２層間絶縁膜４２が、第４層及び第５層間に、第３層間絶縁膜４３が、第５層及び第６層間に、第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。
【００２９】
また、これら各種の絶縁膜１２，４１，４２，４３及び４４に、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下、これらの各要素について、下から順に説明を行う。
【００３０】
第１層に、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。
【００３１】
走査線１１ａは１本１本分断されており、該走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有する。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
【００３２】
第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。そして、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。
【００３３】
走査線１１ａの上、かつ、ＴＦＴ３０の下に、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａとＴＦＴ３０とを絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００３４】
この下地絶縁膜１２に、平面的にみて半導体層１ａの両脇に、データ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは、下側に凹状に形成された部分を含んでいる。
【００３５】
また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａに、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００３６】
また、この側壁部３ｂは、溝１２ｃｖを埋めるように、且つ、その下端が走査線１１ａと接するように形成されている。従って、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。
【００３７】
第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００３８】
より詳細には、図５に示すように、下部電極７１は、不純物がドープされた、例えば導電性の薄膜であるポリシリコン（Ｄｏｐｅｄ−Ｐｏｌｙ−Ｓｉ）膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、前記中継電極７１９を介して行われている。
【００３９】
容量電極３００は、不純物がドープされた、例えば導電性の薄膜であるポリシリコン（Ｄｏｐｅｄ−Ｐｏｌｙ−Ｓｉ）膜からなり、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされた後述するシールド層４００と電気的接続が図られることによりなされている。
【００４０】
そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。
【００４１】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈｔ  Ｔｅｌｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ  Ｔｅｌｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。尚、蓄積容量７０の成膜工程は、後の図６（ｅ）〜図７（ｈ）において詳細に説明する。
【００４２】
以上、説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
【００４３】
そして、この第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が、第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
【００４４】
さらに、この第１層間絶縁膜４１に、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。
【００４５】
更に加えて、第１層間絶縁膜４１に、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００４６】
第４層に、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するようにストライプ状に形成されている。このデータ線６ａは、図４に示すように、下層より順に、アルミニウムからなる層４１Ａ、窒化チタンからなる層４１ＴＮ、窒化シリコン膜からなる層４０１の三層構造を有する膜として形成されている。
【００４７】
また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継層６ａ２が形成されている。シールド層用中継層６ａ１及び第２中継層６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。
【００４８】
窒化チタン層は、シールド層用中継層６ａ１、第２中継層６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。
【００４９】
蓄積容量７０の上、かつ、データ線６ａの下に、図５に示すように、テトラエトキシシラン（ＴＥＯＳ）を、所定量、具体的には、窒素及び酸素により焼成されることにより形成された第２層間絶縁膜４２が形成されている。また、蓄積容量７０の上面と第２層間絶縁膜４２との間の界面１７０は、酸化されている。
【００５０】
この第２層間絶縁膜４２に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２に、第２中継層６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。
【００５１】
第５層に、シールド層４００が形成されている。このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。このように、固定電位とされたシールド層４００の存在によれば、該データ線６ａ及び画素電極９ａ間に生じる容量カップリングの影響を排除することが可能となる。
【００５２】
また、第５層に、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継層６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。
【００５３】
さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。
【００５４】
すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図４参照）の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。
【００５５】
データ線６ａの上、かつ、シールド層４００の下に、窒化シリコン膜や酸化シリコン膜等により形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継層６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００５６】
第６層に、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下に、窒化シリコン膜や酸化シリコン膜等にて成膜される第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４に、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。
【００５７】
第３及び第４層間絶縁膜４３，４４の表面は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理等により平坦化されている。平坦化された層間絶縁膜４３，４４の下方に存在する各種配線や素子等による段差に起因する液晶５０の配向不良が低減される。
【００５８】
また、図１及び図２に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜５３が設けられている。対向基板２０の全面に、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成され、更に、対向電極２１の全面に、ポリイミド系の配向膜２２が形成される。配向膜２２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００５９】
遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。
【００６０】
シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、液晶５０を注入するための液晶注入口１０８が形成される。貼り合わされた素子基板１０及び対向基板２０相互の間隙に、液晶注入口１０８より液晶が注入される。液晶注入後に、液晶注入口１０８を封止材１０９で封止するようになっている。
【００６１】
シール材５２の外側の領域に、データ線６ａに画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。
【００６２】
この一辺に隣接する二辺に沿って、走査線１１ａ及びゲート電極３ａに走査信号を所定のタイミングで供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている。
【００６３】
走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００６４】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成される。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０７に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
【００６５】
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【００６６】
次に、図６〜図１０を参照して本形態による液晶装置を構成するＴＦＴ基板の製造方法を説明する。図６（ａ）〜図８（ｊ）は、ＴＦＴ基板の製造工程における工程図、図９は、ＴＦＴ基板の製造工程における蓄積容量を含む第３層の製造方法を示すフローチャートである。尚、対向基板２０の製造方法については、従来と同様であるため、その説明は省略する。
【００６７】
まず、図６（ａ）に示すように、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０が用意される。
【００６８】
次いで、このように用意されたＴＦＴ基板１０の全面に、Ｔｉ，Ｃｒ，Ｗ，Ｔａ，Ｍｏ等の金属や金属シリサイド等の金属合金膜が、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚に堆積される。そして、金属合金膜がフォトリソグラフィ及びエッチングによりパターニングされ、平面形状がストライプ状の走査線１１ａが形成される。
【００６９】
次いで、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳガス等を用いて、ＮＳＧ（ノンシリケートガラス）等の窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が形成される。この下地絶縁膜１２の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００７０】
次いで、半導体層１ａが形成される。即ち、先ず、下地絶縁膜１２上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）によってアモルファスシリコン膜が形成される。その後、フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａが形成される。
【００７１】
次いで、図６（ｂ）に示すように、ＴＦＴ３０を構成する半導体層１ａが約９００〜１３００°Ｃの温度、好ましくは約１０００℃の温度により熱酸化されて下層ゲート絶縁膜が形成され、これに続けて減圧ＣＶＤ法等により上層ゲート絶緑膜が形成されることにより、１層又は多層の高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜２が形成される。
【００７２】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。次いで、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖが反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成される。
【００７３】
次いで、図６（ｃ）に示すように、減圧ＣＶＤ法等によりポリシリコン膜が堆積され、更にリン（Ｐ）が熱拡散されて、ポリシリコン膜が導電化される。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲート電極３ａが形成される。
【００７４】
このゲート電極３ａ形成時において、これに延設される側壁部３ｂもまた同時に形成される。この側壁部３ｂは、前述のポリシリコン膜の堆積が溝１２ｃｖの内部に対しても行われることで形成される。
【００７５】
この際、該溝１２ｃｖの底が走査線１１ａに接していることにより、側壁部３ｂ及び走査線１１ａは電気的に接続されることになる。更に、このゲート電極３ａのパターニング時、これと同時に、中継電極７１９もまた形成される。次いで、半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅが形成される。
【００７６】
次に、図６（ｄ）〜図７（ｈ）において、第３層が形成される。尚、第３層形成工程は、図９のフローチャートに対応しているため、併せて説明する。
【００７７】
先ず、図６（ｄ）に示すように、ゲート電極３ａ上に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が成膜される（ステップＳ１参照）。この第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００７８】
その後、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８３及びコンタクトホール８８１が開孔される。この際、前者は半導体層１ａの高濃度ドレイン領域１ｅに通ずるように、後者は中継電極７１９へ通ずるように、それぞれ形成される。
【００７９】
次に、図６（ｅ）に示すように、第１層間絶縁膜４１上に、蓄積容量７０が成膜される（ステップＳ２参照）。詳しくは、先ず、第１層間絶縁膜４１上に、不純物がドープされた、例えば導電性のポリシリコン膜を、減圧ＣＶＤやスパッタリングにより、１００〜５００ｎｍ程度の膜厚に成膜され、下部電極７１の金属膜が形成される。
【００８０】
この場合の金属膜の成膜は、コンタクトホール８３及びコンタクトホール８８１の両者が埋められるように行われ、これにより、高濃度ドレイン領域１ｅ及び中継電極７１９と下部電極７１との電気的接続が図られる。
【００８１】
次いで、下部電極７１上に、容量となる誘電体膜７５の膜が形成される。この誘電体膜７５は、絶縁膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技術により形成可能である。
【００８２】
誘電体膜７５は、ＨＴＯ膜、ＬＴＯ膜等の酸化シリコン膜、あるいは窒化シリコン膜等から減圧ＣＶＤ法等によって形成される。この誘電体膜７５は、薄くする程、蓄積容量７０は大きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のごく薄い絶縁膜となるように形成すると有利である。
【００８３】
次に、誘電体膜７５上に、不純物がドープされた、例えば導電性のポリシリコン膜が、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚に成膜され、容量電極３００の金属膜が形成される。
【００８４】
次いで、図７（ｆ）に示すように、下部電極７１、誘電体膜７５及び容量電極３００の膜を一挙にパターニングして、下部電極７１、誘電体膜７５及び容量電極３００を形成して、蓄積容量７０を完成させる（ステップＳ３参照）。
【００８５】
なお、蓄積容量７０はＴＦＴ３０を構成する各層と同一層に用いて形成しても良い。すなわち、下部電極７１は下地絶縁膜１２上に形成された半導体層１ａを用いて半導体層１ａと同層に形成し、誘電体膜７５には絶縁膜２を用いて形成し、容量電極３００はゲート電極３ａと同層に形成しても良い。この場合、第1層間絶縁膜４１に対応するのが下地絶縁膜１２であり、第2層間絶縁膜４２に対応するのが第1層間絶縁膜４１となる。
【００８６】
次いで、図７（ｇ）に示すように、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはプラズマＣＶＤ法により、ＮＳＧ，ＰＳＧ，ＢＳＧ，ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４２が成膜される（ステップＳ４参照）。容量電極３００にアルミニウムを用いた場合に、プラズマＣＶＤで低温成膜する必要がある。この第２層間絶縁膜４２の膜厚は、例えば約５００〜１５００ｎｍ程度とする。
【００８７】
次いで、図７（ｈ）に示すように、ＴＦＴ基板１０を、例えば縦型焼成炉６００内に配設し、該焼成炉６００に、窒素Ｎ2の量に対して所定の割合、具体的には５％以上の酸素O2と窒素Ｎ2とを導入して、例えば１０００℃、２０〜３０分、アニール（焼成）処理が行われる（ステップＳ５参照）。尚、このアニール処理の温度及び処理時間等の条件は、従来、窒素のみで行っていたアニール処理の条件と同一である。
【００８８】
その結果、蓄積容量７０及び第２層間絶縁膜４２は硬化される。また、蓄積容量７０と第２層間絶縁膜４２との間の界面１７０が酸化され、蓄積容量７０からのリークを防止することができる。尚、アニール処理において酸素量を窒素量の５％以上とすることで、界面１７０の酸化処理を確実に行うことができる。
【００８９】
即ち、図１０に示すように、酸素量を窒素量の５％未満とすると、界面１７０の酸化処理が十分ではなく、蓄積容量７０にリークが発生しやすくなり、液晶装置１００の電気的特性が低下し、該液晶装置１００の良品率、即ち歩留まりが低下するためである。また、酸素量を窒素量の５％以上とすれば、界面１７０を確実に酸化することができる。よって、上記アニール処理は、酸素のみ（１００％）で行ってもよい。
【００９０】
次いで、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール８１、８０１及び８８２が開孔される。
【００９１】
その後、図８（ｉ）に示すように、第２層間絶縁膜４２上に、所定パターンをもつデータ線６ａが形成される。この際、当該パターニング時においては、シールド層用中継層６ａ１及び第２中継層６ａ２もまた同時に形成される。
【００９２】
次いで、図８（ｊ）に示すように、データ線６ａ等の上に、第３層間絶縁膜４３が形成され、該第３層間絶縁膜４３にコンタクトホール８０３及び８０４が開孔され、次いで、第３層間絶縁膜４３の上に、シールド層４００が形成される。なお、この際、シールド層４００とともに、第３中継電極４０２もまた形成される。
【００９３】
次いで、シールド層４００上に、第４層間絶縁膜４４が形成され。該第４層間絶縁膜４４にコンタクトホール８９が開孔され、その後第４層間絶縁膜４４上に、画素電極９ａが形成される。最後に、所定のプレティルト角をもつように、かつ所定方向でラビング処理が施された配向膜１６が形成される。
【００９４】
尚、データ線６ａ、シールド層用中継層６ａ１、第２中継層６ａ２、第３層間絶縁膜４３、コンタクトホール８０３，８０４、シールド層４００、第４層間絶縁膜４４、コンタクトホール８９、配向膜１６の詳しい形成方法は、既存の方法と同じであるため、その詳しい説明は省略する。
【００９５】
このようにして、ＴＦＴ基板１０は製造される。尚、上述した液晶装置の製造方法は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【００９６】
このように、本発明の一実施の形態を示す液晶装置の製造方法においては、蓄積容量７０を形成する際、該蓄積容量７０を規定の形状にパターニングした後、クラック等により蓄積容量７０を構成する下部電極７１、誘電体膜７５、容量電極３００の膜質が劣化し、該蓄積容量７０の端面から発生する下部電極７１と容量電極３００との間のリークを防止するために行う、蓄積容量７０と第２層間絶縁膜４２との間の界面１７０の酸化処理を、別工程を設けずに、蓄積容量７０と第２層間絶縁膜４２を硬化させるアニール処理工程において、窒素と、該窒素の量に対し５％以上の量の酸素とを用いて行った。
【００９７】
このことにより、蓄積容量７０と第２層間絶縁膜４２との間の界面１７０の酸化処理とアニール処理を同一工程において行うことができるため、従来行っていた蓄積容量７０形成後の酸化処理を省略することができるので、基板の処理工程を短縮することができる。
【００９８】
また、下部電極７１と容量電極３００との間のリークによる蓄積容量７０の機能不全による電気的特性の悪化を防止することができるため、組み立て後の液晶装置１００における表示不良を防止でき、その結果、歩留まりを向上させることができる。
【産業上の利用可能性】
【００９９】
さらに、本発明により製造される電気光学装置は、液晶装置を例に挙げて説明したが、蓄積容量７０を有するものであれば、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）装置、ＳＥＤ(Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
【０１００】
また、本発明により製造される電気光学装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールにも適用することができる。
【０１０１】
さらに、本発明により製造される液晶装置が用いられる電子機器としては、光投写型表示装置や、携帯電話機、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）と呼ばれる携帯型情報機器や携帯型パーソナルコンピュータ、パーソナルコンピュータ、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、ＰＯＳ端末機等、電気光学装置である液晶表示モジュールを用いる機器が挙げられる。したがって、これらの電子機器においても、本発明が適用可能であることはいうまでもない。
【図面の簡単な説明】
【０１０２】
【図１】本発明の一実施の形態を示す製造方法によって製造された液晶装置の平面図。
【図２】図１中のＩＩ−ＩＩ線に沿って切断した断面図。
【図３】画素を構成する図１のＴＦＴ基板上の素子の等価回路。
【図４】一つの画素に着目した図１の液晶装置の模式的断面図。
【図５】図４における蓄積容量の構造を拡大して模式的に示した図。
【図６】ＴＦＴ基板の製造工程における第２層成膜工程〜第３層成膜工程を示す工程図。
【図７】ＴＦＴ基板の製造工程における蓄積容量パターニング工程〜アニール処理工程を示す工程図。
【図８】ＴＦＴ基板の製造工程における第４層成膜工程〜液晶パネル完成工程を示す工程図。
【図９】ＴＦＴ基板の製造工程における蓄積容量を含む第３層の製造方法を示すフローチャート。
【図１０】窒素アニール処理の際、酸素の窒素に対する量を調べた図表。
【符号の説明】
【０１０３】
９ａ…画素電極、１０…ＴＦＴ基板、２０…対向基板、４１…第１層間絶縁膜、４２…第２層間絶縁膜、５０…液晶、７０…蓄積容量、１００…液晶装置、１７０…界面、６００…縦型焼成炉。
【図１】
2006119400.tif 000003
【図２】
2006119400.tif 000004
【図３】
2006119400.tif 000005
【図４】
2006119400.tif 000006
【図５】
2006119400.tif 000007
【図６】
2006119400.tif 000008
【図７】
2006119400.tif 000009
【図８】
2006119400.tif 000010
【図９】
2006119400.tif 000011
【図１０】
2006119400.tif 000012