(57)【要約】【課題】表面保護フィルムを剥離する際に大きな静電気が生じたか否かを判断しうる半導体基板及びその半導体基板を用いた半導体装置の製造方法を提供する。【解決手段】半導体ウェハ１０の中央付近の第１の領域内に形成された第１のモニタ部１４ａであって、半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部と、第１の領域と異なる第２の領域内に形成された第２のモニタ部１４ｂであって、半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部とを有している。【選択図】図１
2006041146.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハの中央付近の第１の領域内に形成された第１のモニタ部であって、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部と、
前記第１の領域と異なる第２の領域内に形成された第２のモニタ部であって、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部と
を有することを特徴とする半導体基板。
【請求項２】
請求項１記載の半導体基板において、
前記第１のモニタ部は、複数の前記第１の素子を有しており、
前記第２のモニタ部は、複数の前記第２の素子を有している
ことを特徴とする半導体基板。
【請求項３】
請求項１記載の半導体基板において、
前記第１の素子は、前記第１の電極と、前記第１の電極に電気的に接続された複数の前記第１の電極パッドとを有しており、
前記第２の素子は、前記第２の電極と、前記第２の電極に電気的に接続された複数の前記第２の電極パッドとを有している
ことを特徴とする半導体基板。
【請求項４】
請求項２記載の半導体基板において、
前記半導体ウェハ上に、前記第１のモニタ部及び前記第２のモニタ部を覆うように形成された絶縁膜を更に有し、
前記絶縁膜には、前記複数の第１の電極パッドにそれぞれ達し、大きさが互いに異なる複数の第１の開口部と、前記複数の前記第２の電極パッドにそれぞれ達し、大きさが互いに異なる複数の第２の開口部とが形成されている
ことを特徴とする半導体基板。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体基板において、
前記第１の電極パッドの中央部及び前記第２の電極パッドの中央部に導電体が存在していない
ことを特徴とする半導体基板。
【請求項６】
請求項１乃至４のいずれか１項に記載の半導体基板において、
前記第１の電極パッドの中央部及び前記第２の電極パッドの中央部に、それぞれ凸部が形成されている
ことを特徴とする半導体基板。
【請求項７】
半導体ウェハの第１の面の中央付近の第１の領域内に、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部を形成するとともに、前記第１の領域と異なる第２の領域内に、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部を形成する第１の工程と、
前記半導体ウェハの前記第１の面に、前記半導体ウェハの前記第１の面を保護する表面保護フィルムを貼り付ける第２の工程と、
前記第１のモニタ部が形成されている領域と前記第２のモニタ部が形成されている領域とを含む領域の前記表面保護フィルム上に、前記表面保護フィルムを剥離するための剥離用フィルムを貼り付け、前記表面保護フィルムを前記剥離用フィルムを用いて前記半導体ウェハの前記第１の面から剥離する第３の工程と、
前記第１の素子と前記第２の素子について絶縁破壊が生じているか否かの測定を行う第４の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法において、
前記第２の工程と前記第３の工程との間に、前記半導体ウェハの第２の面を研磨する第５の工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
請求項７又は８記載の半導体装置の製造方法において、
前記第４の工程では、前記第１の素子と前記第２の素子の両方に絶縁破壊が生じている場合には、前記表面保護フィルムを前記半導体ウェハの前記第１の面から剥離する際に生じた静電気に起因して絶縁破壊が生じたと判断する
ことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第１の工程では、前記半導体ウェハの前記第１の面のうちの前記剥離用フィルムが貼り付けられる予定の領域以外の領域内に、前記半導体ウェハ上に第３の絶縁膜を介して形成された第３の電極を有する第３の素子と；前記第３の電極に電気的に接続された第３の電極パッドとを有する第３のモニタ部を更に形成し、
第４の工程では、前記第１の素子と前記第２の素子の両方に絶縁破壊が生じており、かつ、前記第３の素子に絶縁破壊が生じていない場合に、前記表面保護フィルムを前記半導体ウェハの前記第１の面から剥離する際に生じた静電気に起因して絶縁破壊が生じたと判断する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板及びその半導体基板を用いた半導体装置の製造方法に係り、特に、半導体装置の品質の向上を実現しうる半導体基板及びその半導体基板を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近時、半導体ウェハの裏面側を研磨すること（背面研磨）が注目されている。
【０００３】
半導体ウェハの裏面側を研磨することにより、薄い半導体チップを形成することができるため、半導体装置の小型化を実現することが可能となる。
【０００４】
半導体ウェハの裏面側を研磨する際には、半導体ウェハの表面側に形成された半導体素子を保護すべく、半導体ウェハの表面側に表面保護フィルムが貼り付けられる。表面保護フィルムとしては、様々なものが提案されている（特許文献１〜３参照）。
【０００５】
半導体ウェハの裏面側が研磨された後には、半導体ウェハの表面側から表面保護フィルムが剥離される。表面保護フィルムの剥離方法についても、提案が行われている（特許文献４）。
【特許文献１】特開２００２−２１２５２３号公報
【特許文献２】特開２００２−１８３７７号公報
【特許文献３】特開平７−２４２８６０号公報
【特許文献４】特開平１１−２２４８６９号公報
【特許文献５】特開平６−１４０４８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体ウェハの表面から表面保護フィルムを剥離する際に、大きな静電気が生じる場合があり、半導体ウェハの表面に形成された半導体素子等において絶縁破壊等の不具合が生じてしまう場合がある。ところで、半導体素子等において不具合が生じる要因は静電気に限定されるものではなく、様々な要因によって半導体素子に不具合が生じ得る。しかし、半導体素子に生じる不具合が静電気によるものであるのか、静電気以外の要因によるものであるのかを判断することは極めて困難であった。
【０００７】
本発明の目的は、表面保護フィルムを剥離する際に大きな静電気が生じたか否かを判断しうる半導体基板及びその半導体基板を用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一観点によれば、半導体ウェハの中央付近の第１の領域内に形成された第１のモニタ部であって、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部と、前記第１の領域と異なる第２の領域内に形成された第２のモニタ部であって、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部とを有する半導体基板が提供される。
【０００９】
本発明の他の観点によれば、半導体ウェハの第１の面の中央付近の第１の領域内に、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部を形成するとともに、前記第１の領域と異なる第２の領域内に、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部を形成する第１の工程と、前記半導体ウェハの前記第１の面に、前記半導体ウェハの前記第１の面を保護する表面保護フィルムを貼り付ける第２の工程と、前記第１のモニタ部が形成されている領域と前記第２のモニタ部が形成されている領域とを含む領域の前記表面保護フィルム上に、前記表面保護フィルムを剥離するための剥離用フィルムを貼り付け、前記表面保護フィルムを前記剥離用フィルムを用いて前記半導体ウェハの前記第１の面から剥離する第３の工程と、前記第１の素子と前記第２の素子について絶縁破壊が生じているか否かの測定を行う第４の工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、半導体ウェハの中心付近の第１の領域に第１のモニタ部を形成しておき、第１の領域と異なる第２の領域に第２のモニタ部を形成しておき、半導体基板上に表面保護フィルムを貼り付け、第１のモニタ部が形成されている領域と第２のモニタ部が形成されている領域とを含む領域の表面保護フィルム上に剥離用フィルムを貼り付け、剥離用フィルムを用いて表面保護フィルムを剥離した後に、第１のモニタ部及び第２のモニタ部に対して絶縁破壊が生じているか否かを測定する。剥離用フィルムが貼り付けられている領域においては比較的大きな静電気が生じる虞がある一方、剥離用フィルムが貼り付けられていない領域においてはあまり大きな静電気は生じない。このため、第１のモニタ部と第２のモニタ部の両方において絶縁破壊が生じた場合には、表面保護フィルムを剥離する際に過大な静電気が生じたと判断することができる。また、第１のモニタ部と第２のモニタ部のいずれか一方においてのみ絶縁破壊が生じた場合には、表面保護フィルムを剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと判断することができる。また、第１のモニタ部と第２のモニタ部のいずれにおいても絶縁破壊が生じていない場合には、表面保護フィルムを剥離する際に過大な静電気が発生しなかったと判断することができる。従って、本発明によれば、半導体装置の不良要因を特定することが可能となり、ひいては半導体装置の品質向上を図ることができる。
【発明を実施するための最良の形態】
【００１１】
［第１実施形態］
本発明の第１実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１乃至図３を用いて説明する。図１及び図２は、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す平面図である。図３は、本実施形態による半導体基板を示す平面図及び断面図である。図３（ａ）は、本実施形態による半導体基板のモニタ部を示す平面図である。図３（ｂ）は、本実施形態による半導体基板のモニタ部を示す断面図である。図３（ｂ）は、図３（ａ）のＡ−Ａ′線断面図である。
【００１２】
まず、本実施形態による半導体基板について図１（ａ）及び図３を用いて説明する。
【００１３】
図１（ａ）に示すように、例えばＰ型の半導体ウェハ（半導体基板）１０の表面には、図示しない複数の半導体装置（半導体チップ）とともに、モニタ部１４ａ、１４ｂが形成されている。モニタ部１４ａは、剥離用フィルムが貼り付けられる予定の領域１２のうち、半導体ウェハ１０の中心付近の領域内に形成されている。剥離用フィルムは、後に詳述するように、表面保護フィルムを剥離するためのである。モニタ部１４ｂは、剥離用フィルムが貼り付けられる予定の領域１２のうち、半導体ウェハ１０の周縁付近の領域内に形成されている。モニタ部１４ａの構造とモニタ部１４ｂの構造は、同じになっている。
【００１４】
ここで、モニタ部１４ａ、１４ｂの構造について、図３を用いて説明する。
【００１５】
図３（ａ）及び図３（ｂ）に示すように、半導体ウェハ１０には、Ｎ型のウェル１６が形成されている。
【００１６】
Ｎ型のウェル１６が形成された半導体ウェハ１０の表面には、素子領域１８、１９を画定する素子分離領域２０が形成されている。
【００１７】
素子領域１８の表面には、例えば膜厚２０ｎｍのゲート絶縁膜２２が形成されている。
【００１８】
ゲート絶縁膜２２上及び素子分離領域２０上には、例えばポリシリコンより成るゲート電極２４が形成されている。ゲート電極２４は、素子領域１８に交差するように形成されている。ゲート長Ｌは例えば０．５μｍに設定されており、ゲート幅Ｄは例えば０．８μｍに設定されている。ゲート長Ｌとゲート幅Ｄとの積であるゲート面積は、例えば０．４μｍ２となっている。ＭＯＳダイオード２６のゲート面積は、できるだけ小さく設定することが望ましい。こうして、ゲート電極２４とゲート絶縁膜２２とウェル１６とによりＭＯＳダイオード２６が構成されている。
【００１９】
なお、ゲート電極２４の両側の素子領域１８内に、不純物拡散領域（図示せず）が形成されていてもよいし、不純物拡散領域が形成されていなくてもよい。
【００２０】
素子領域１９には、Ｎ＋型のコンタクト層２８が形成されている。コンタクト層２８は、電極パッド３４とウェル１６との間のコンタクト抵抗を低減するためのものである。
【００２１】
ＭＯＳダイオード２６等が形成された半導体ウェハ１０上には、例えばシリコン酸化膜より成る層間絶縁膜２９が形成されている。
【００２２】
層間絶縁膜２９には、ゲート電極２４に達するコンタクトホール３０ａと、コンタクト層２８に達するコンタクトホール３０ｂとが形成されている。
【００２３】
層間絶縁膜２９上には、コンタクトホール３０ａを介してゲート電極２４に接続された電極パッド３２が形成されている。また、層間絶縁膜２９上には、コンタクトホール３０ｂを介してコンタクト層２８に接続された電極パッド３４が形成されている。電極パッド３２、３４の平面形状は、例えば６４μｍ×６４μｍに設定されている。電極パッド３２の面積は、ＭＯＳダイオード２６のゲート面積と比較して著しく大きく設定されている。電極パッド３２の面積は、ＭＯＳダイオード２６のゲート面積の例えば５００倍以上とすることが望ましい。
【００２４】
電極パッド３２、３４が形成された層間絶縁膜２９上には、カバー膜（絶縁膜）３６が形成されている。
【００２５】
カバー膜３６には、電極パッド３２に達する開口部３８ａと、電極パッド３４に達する開口部３８ｂとが形成されている。開口部３８ａ、３８ｂの平面形状は、例えば６０μｍ×６０μｍとなっている。
【００２６】
複数のモニタ部１４ａ、１４ｂにより、半導体モニタが構成されている。
【００２７】
こうして、本実施形態による半導体基板（半導体ウェハ）が構成されている。
【００２８】
次に、本実施形態による半導体基板を用いた半導体装置の製造方法を図２乃至図６を用いて説明する。図２及び図３は、本実施形態による半導体装置の製造方法を示す工程図である。
【００２９】
まず、図１（ａ）に示すように、上述した本実施形態による半導体基板（半導体ウェハ）１０を形成する。
【００３０】
次に、半導体ウェハ１０の表面（第１の面）側の全面に、表面保護フィルム３９を貼り付ける。表面保護フィルム３９は、半導体ウェハ１０の表面に貼り付けられた後、半導体ウェハ１０の形状になるように切り抜かれる。表面保護フィルム３９は、半導体ウェハ１０の裏面（第２の面）を研磨する際に、半導体ウェハ１０の表面を保護するためのものである。
【００３１】
次に、研削砥石を用い、半導体ウェハ１０の裏面側を研磨する。半導体ウェハ１０の表面に表面保護フィルム３９が形成されているため、半導体ウェハ１０の裏面側を研磨する際、半導体ウェハ１０の表面は表面保護フィルム３９により保護される。こうして、半導体ウェハ１０の裏面側に対する研磨が終了する。
【００３２】
次に、図１（ｂ）に示すように、表面保護フィルム３９を半導体基板１０表面から剥離するための剥離用フィルム（剥離用テープ）４０を、表面保護フィルム３９上に貼り付ける。剥離用フィルム４０の片側の面には、剥離用フィルム４０を表面保護フィルム３９に確実に固定するための粘着剤が塗布されている。剥離用フィルム４０を表面保護フィルム３９の表面に貼り付ける際には、半導体ウェハ１０の中心付近に形成されたモニタ部１４ａと、半導体ウェハ１０の周縁付近に形成されたモニタ部１４ｂとを覆うように、剥離用フィルム４０を貼り付ける。
【００３３】
次に、図１（ｃ）及び図４に示すように、剥離用フィルム４０を引っ張ることにより、半導体ウェハ１０の表面から表面保護フィルム３９を剥離する。剥離用フィルム４０は粘着材等により表面保護フィルム３９に確実に固定されている一方、表面保護フィルム３９は粘着材等を用いることなく半導体ウェハ１０上に貼り付けられているため、剥離用フィルム４０を引っ張ることにより、表面保護フィルム３９は半導体ウェハ１０の表面から容易に剥がされる。図４は、剥離用フィルムを用いて半導体ウェハ表面から表面保護フィルムを剥がし始める状態を示す平面図及び側面図である。
【００３４】
図５は、剥離用フィルムを用いて表面保護フィルムを剥離する際における表面保護フィルムの電位変化の例を示すグラフである。半導体ウェハ１０の表面から表面保護フィルム３９を剥離する際に静電気が生じると、表面保護フィルム３９の電位は例えば図５に示すように変化する。破線は、ＭＯＳダイオードに絶縁破壊が生じる臨界電圧を示している。なお、図５においては負（マイナス）側の臨界電圧のみを示しているが、正（プラス）側にも臨界電圧は存在する。
【００３５】
表面保護フィルム３９を剥離する際に静電気が生じると、電極パッド３２及びゲート電極２４に電荷が蓄積されるとともに、ゲート絶縁膜２２中に電荷がトラップされる。表面保護フィルム３９を剥離する際に過大な静電気が電極パッド３２等に帯電した場合には、ゲート絶縁膜２２中にトラップされる電荷がゲート絶縁膜２２の許容量を超え、ゲート絶縁膜２２において絶縁破壊が生じる。本実施形態では、ＭＯＳダイオード２６のゲート面積が電極パッド３２の面積と比較して著しく小さく設定することにより、ＭＯＳダイオード２６のゲート絶縁膜２２において絶縁破壊を生じやすくしている。
【００３６】
次に、モニタ部１４ａ、１４ｂのＭＯＳダイオード２６に対して、絶縁破壊が生じているか否かの測定を行う。ＭＯＳダイオード２６に絶縁破壊が生じているか否かを測定する際には、測定器のマイナス側（ＧＮＤ）を例えば電極パッド３２に接続し、測定器のプラス側を例えば電極パッド３４に接続する。
【００３７】
図２（ａ）は、モニタ部１４ａとモニタ部１４ｂの両方において絶縁破壊が生じている場合を示している。絶縁破壊が生じたモニタ部１４ａ、１４ｂは、図中において黒く塗りつぶすことにより示されている。
【００３８】
図６（ａ）は、剥離用フィルムを用いて表面保護フィルムを剥離する際に比較的大きな静電気が生ずる虞のある領域を示す概念図である。図６（ａ）において比較的大きな静電気が生ずる虞のある領域はハッチングを付すことにより表されている。表面保護フィルム３９は半導体ウェハ１０の全面に貼り付けられているが、表面保護フィルム３９を剥離する際に生ずる静電気の大きさの面内分布は一様ではない。剥離用フィルム４０が貼り付けられた領域では、図６（ａ）に示すように、比較的大きな静電気が生じる虞がある。一方、剥離用フィルム４０が貼り付けられていない領域では、剥離用フィルム４０が貼り付けられている領域と比較して、生じる静電気の大きさは小さくなる。従って、表面保護フィルム３９を剥離する際に生ずる静電気は、剥離用フィルム４０が貼り付けられている領域において最も大きくなる。
【００３９】
剥離用フィルム４０を用いて表面保護フィルム３９を剥離する際に生じる静電気は、モニタ１４ａの電極パッド３２とモニタ１４ｂの電極パッド３２とに同様に帯電すると考えられる。図２（ａ）に示すように、モニタ部１４ａとモニタ部１４ｂの両方において、ＭＯＳダイオード２６に絶縁破壊が生じている場合には、剥離用フィルム４０を用いて表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【００４０】
図２（ｂ）は、モニタ部１４ａにおいて絶縁破壊が生じておらず、モニタ部１４ｂにおいて絶縁破壊が生じている場合を示している。図６（ｂ）は、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わった状態を示す概念図である。図６（ｂ）において、プラズマによるダメージが加わった領域はハッチングを付すことにより表されている。図２（ｂ）に示すように、モニタ部１４ａにおいて絶縁破壊が生じておらず、モニタ部１４ｂにおいて絶縁破壊が生じている場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わり、これによりモニタ部１４ｂにおいて絶縁破壊が生じたと考えることができる。
【００４１】
図２（ｃ）は、モニタ部１４ａにおいて絶縁破壊が生じており、モニタ部１４ｂでは絶縁破壊が生じていない場合を示している。図６（ｃ）は、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わった状態を示す概念図である。図６（ｃ）において、プラズマによるダメージが加わった領域はハッチングを付すことにより表されている。図２（ｃ）に示すように、モニタ部１４ａにおいて絶縁破壊が生じており、モニタ部１４ｂでは絶縁破壊が生じていない場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わり、これによりモニタ部１４ａにおいて絶縁破壊が生じたと考えることができる。
【００４２】
このように、モニタ部１４ａとモニタ部１４ｂのうちのいずれか一方においてのみ絶縁破壊が生じている場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと考えることができる。
【００４３】
また、モニタ部１４ａとモニタ部１４ｂのいずれにおいても絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に過大な静電気が生じなかったと判断することができる。
【００４４】
このように、本実施形態では、表面保護フィルム３９を剥離するための剥離用フィルム４０が貼り付けられる予定の領域１２のうち、半導体ウェハ１０の中心付近の領域と半導体ウェハ１０の周縁付近の領域とにそれぞれモニタ部１４ａ、１４ｂを形成しておき、モニタ部１４ａが形成されている領域とモニタ部１４ｂが形成されている領域とを含む領域の表面保護フィルム３９上に剥離用フィルム４０を貼り付け、剥離用フィルム４０を用いて表面保護フィルム３９を剥離した後に、各モニタ部１４ａ、１４ｂに対して絶縁破壊が生じているか否かを測定する。剥離用フィルム４０が貼り付けられていた領域においては比較的大きな静電気が生じる虞がある一方、剥離用フィルム４０が貼り付けられていない領域においてはあまり大きな静電気は生じない。このため、モニタ部１４ａとモニタ部１４ｂの両方において絶縁破壊が生じた場合には、剥離用フィルム４０を用いて表面保護フィルム３９を剥離する際に過大な静電気が生じたと判断することができる。また、モニタ部１４ａとモニタ部１４ｂのいずれか一方においてのみ絶縁破壊が生じた場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと判断することができる。また、モニタ部１４ａとモニタ部１４ｂのいずれにおいても絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に過大な静電気が発生しなかったと判断することができる。従って、本実施形態によれば、半導体装置の不良要因を特定することが可能となり、ひいては半導体装置の品質向上を図ることができる。
【００４５】
（変形例（その１））
次に、本実施形態の変形例（その１）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図７及び図８を用いて説明する。図７及び図８は、本変形例による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図である。
【００４６】
本変形例による半導体基板は、モニタ部１４ａを中心としてモニタ部１４ｂの反対側の箇所にモニタ部１４ｃが更に形成されていることに主な特徴がある。
【００４７】
図７（ａ）に示すように、半導体ウェハ１０の表面には、図示しない複数の半導体装置（半導体チップ）とともに、モニタ部１４ａ〜１４ｃが形成されている。モニタ部１４ａ〜１４ｃは、剥離用フィルム４０が貼り付けられる予定の領域１２内に形成されている。モニタ部１４ａ及びモニタ部１４ｂが形成されている箇所は、図１を用いて上述した半導体基板と同様である。モニタ部１４ｃは、モニタ部１４ａを中心としてモニタ部１４ｂの反対側の箇所に形成されている。モニタ部１４ｃの構造は、上述したモニタ部１４ａ、１４ｂの構造と同様となっている。モニタ部１４ａ〜１４ｃにより、本変形例による半導体モニタが構成されている。こうして、変形例による半導体基板が構成されている。
【００４８】
次に、本変形例による半導体装置の製造方法を図７及び図８を用いて説明する。
【００４９】
まず、図７（ａ）に示すように、本変形例による半導体基板（半導体ウェハ）１０を形成する。
【００５０】
次に、半導体ウェハ１０の表面側の全面に表面保護フィルム３９を貼り付ける。
【００５１】
次に、研削砥石を用い、半導体ウェハ１０の裏面側を研磨する。半導体ウェハ１０の表面に表面保護フィルム３９が形成されているため、半導体ウェハ１０の裏面側を研磨する際、半導体ウェハ１０の表面は表面保護フィルム３９により保護される。こうして、半導体ウェハ１０の裏面側に対する研磨が終了する。
【００５２】
次に、図７（ｂ）に示すように、表面保護フィルム３９上に剥離用フィルム４０を貼り付ける。剥離用フィルム４０を表面保護フィルム３９上に貼り付ける際には、モニタ部１４ａとモニタ部１４ｂとモニタ部１４ｃとを覆うように剥離用フィルム４０を貼り付ける。
【００５３】
次に、図７（ｃ）に示すように、剥離用フィルム４０を引っ張ることにより、半導体ウェハ１０の表面から表面保護フィルム３９を剥離する。表面保護フィルム３９を剥離する際に静電気が生じると、電極パッド３２及びゲート電極２４に電荷が蓄積されるとともに、ゲート絶縁膜２２中に電荷がトラップされる。表面保護フィルム３９を剥離する際に過大な静電気が電極パッド３２等に帯電した場合には、ゲート絶縁膜２２中にトラップされる電荷がゲート絶縁膜２２の許容量を超え、ゲート絶縁膜２２において絶縁破壊が生じる。
【００５４】
次に、モニタ部１４ａ、１４ｂ、１４ｃのＭＯＳダイオード２６に対して、絶縁破壊が生じているか否かの測定を行う。
【００５５】
剥離用フィルム４０を用いて表面保護フィルム３９を剥離する際に生じる静電気は、モニタ１４ａの電極パッド３２とモニタ１４ｂの電極パッド３２とモニタ部１４ｃの電極パッド３２とに同様に帯電すると考えられる。このため、図８（ａ）に示すように、モニタ部１４ａ〜１４ｃのすべてにおいてＭＯＳダイオード２６に絶縁破壊が生じている場合には、剥離用フィルム４０を用いて表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。図８（ａ）は、モニタ部１４ａ〜１４ｃのすべてにおいて絶縁破壊が生じている場合を示している。なお、絶縁破壊が生じたモニタ部１４ａ〜１４ｃは、図中において黒く塗りつぶすことにより示されている。
【００５６】
これに対し、絶縁破壊が生じているモニタ部１４と絶縁破壊が生じていないモニタ部１４とが混在している場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと考えられる。例えば、半導体ウェハ１０がプラズマ雰囲気に曝されることにより、図６（ｂ）に示すように半導体ウェハ１０の周縁部にダメージが加わった場合には、図８（ｂ）に示すように、モニタ部１４ａでは絶縁破壊は生じず、モニタ部１４ｂ及びモニタ部１４ｃにおいて絶縁破壊が生じると考えられる。図８（ｂ）は、モニタ部１４ａにおいて絶縁破壊が生じておらず、モニタ部１４ｂ及びモニタ部１４ｃにおいて絶縁破壊が生じている場合を示している。また、半導体ウェハ１０がプラズマ雰囲気に曝されることにより、図６（ｃ）に示すように半導体ウェハ１０の中心部にダメージが加わった場合には、図８（ｃ）に示すように、モニタ部１４ａにおいて絶縁破壊が生じ、モニタ部１４ｂ及びモニタ部１４ｃでは絶縁破壊は生じないと考えられる。図８（ｃ）は、モニタ部１４ａにおいて絶縁破壊が生じ、モニタ部１４ｂ及びモニタ部１４ｃでは絶縁破壊が生じていない場合を示している。このように、絶縁破壊が生じているモニタ部１４と絶縁破壊が生じていないモニタ部１４とが混在する場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと考えることができる。
【００５７】
また、モニタ部１４ａ〜１４ｃのいずれにおいても絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に過大な静電気が生じなかったと判断することができる。
【００５８】
本変形例のように、モニタ部１４ａを中心としてモニタ部１４ｂの反対側の箇所にモニタ部１４ｃを更に形成するようにしてもよい。本変形例によれば、絶縁破壊の要因を更に正確に判断することが可能となる。
【００５９】
（変形例（その２））
次に、本実施形態の変形例（その２）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図９及び図１０を用いて説明する。図９及び図１０は、本変形例による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図である。
【００６０】
本変形例による半導体基板は、剥離用フィルム４０を貼り付ける予定の領域１２以外の領域に、モニタ部１４ｄ、１４ｅが更に形成されていることに主な特徴がある。
【００６１】
図９（ａ）に示すように、半導体ウェハ１０の表面には、図示しない複数の半導体装置（半導体チップ）とともに、モニタ部１４ａ〜１４ｅが形成されている。モニタ部１４ａ〜１４ｅは、剥離用フィルムが貼り付けられる予定の領域１２内に形成されている。モニタ部１４ａ〜１４ｃが形成されている箇所は、図７（ａ）を用いて上述した半導体基板と同様である。モニタ部１４ｄ、１４ｅが形成されている箇所は、半導体ウェハ１０の周縁部のうち、剥離用フィルムが貼り付けられる予定の領域１２以外の領域内である。モニタ部１４ｅが形成されている箇所は、モニタ部１４ａを中心としてモニタ部１４ｄの反対側の箇所である。モニタ部１４ｄ、１４ｅの構造は、上述したモニタ部１４ａ〜１４ｃの構造と同様である。モニタ部１４ａ〜１４ｅにより、本変形例による半導体モニタが構成されている。こうして、本変形例による半導体基板が構成されている。
【００６２】
次に、本変形例による半導体装置の製造方法を図９及び図１０を用いて説明する。
【００６３】
まず、図９（ａ）に示すように、本変形例による半導体基板（半導体ウェハ）１０を形成する。
【００６４】
次に、半導体ウェハ１０の表面側の全面に、表面保護フィルム３９を貼り付ける。
【００６５】
次に、研削砥石を用い、半導体ウェハ１０の裏面側を研磨する。半導体ウェハ１０の表面に表面保護フィルム３９が形成されているため、半導体ウェハ１０の裏面側を研磨する際、半導体ウェハ１０の表面は表面保護フィルム３９により保護される。こうして、半導体ウェハ１０の裏面側に対する研磨が終了する。
【００６６】
次に、図９（ｂ）に示すように、表面保護フィルム３９上に剥離用フィルム４０を貼り付ける。剥離用フィルム４０を表面保護フィルム３９上に貼り付ける際には、半導体ウェハ１０の中心付近に形成されたモニタ部１４ａと、半導体ウェハ１０の周縁付近に形成されたモニタ部１４ｂと、モニタ部１４ｂの反対側に形成されたモニタ部１４ｃとを覆うように剥離用フィルム４０を貼り付ける。
【００６７】
次に、図９（ｃ）に示すように、剥離用フィルム４０を引っ張ることにより、半導体ウェハ１０の表面から表面保護フィルム３９を剥離する。表面保護フィルム３９を半導体ウェハ１０表面から剥離する際に静電気が生じると、電極パッド３２及びゲート電極２４に電荷が蓄積されるとともに、ゲート絶縁膜２２中に電荷がトラップされる。表面保護フィルム３９を剥離する際に過大な静電気が電極パッド３２等に帯電した場合には、ゲート絶縁膜２２中にトラップされる電荷がゲート絶縁膜２２の許容量を超え、ゲート絶縁膜２２において絶縁破壊が生じる。
【００６８】
次に、モニタ部１４ａ〜１４ｅのＭＯＳダイオード２６に対して、絶縁破壊が生じているか否かの測定を行う。
【００６９】
図１０（ａ）は、モニタ部１４ａ〜１４ｃにおいて絶縁破壊が生じており、モニタ部１４ｄ、１４ｅにおいて絶縁破壊が生じていない場合を示している。なお、絶縁破壊が生じたモニタ部１４は、図中において黒く塗りつぶすことにより示されている。上述したように、剥離用フィルム４０が貼り付けられた領域においては、比較的大きな静電気が生じる虞がある。表面保護フィルム３９を剥離する際に比較的大きな静電気が生じた場合には、モニタ１４ａの電極パッド３２とモニタ１４ｂの電極パッド３２とモニタ部１４ｃの電極パッド３２とに、比較的大きな電荷が同様に帯電すると考えられる（図６（ａ）参照）。一方、モニタ部１４ｄ、１４ｅが形成されている箇所には剥離用フィルム４０が貼り付けられていないため、表面保護フィルム３９を剥離する際に比較的大きな静電気が生じたとしても、モニタ部１４ｄ、１４ｅに帯電する静電気は比較的小さい。このため、図１０（ａ）に示すように、モニタ部１４ａ〜１４ｃにおいて絶縁破壊が生じている一方、モニタ部１４ｄ、１４ｅにおいて絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【００７０】
図１０（ｂ）は、モニタ部１４ａにおいて絶縁破壊が生じておらず、モニタ部１４ｂ〜１４ｅにおいて絶縁破壊が生じている場合を示している。図６（ｂ）に示すように、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わった場合には、図７（ｂ）に示すように、モニタ部１４ａでは絶縁破壊は生じず、モニタ部１４ｂ〜１４ｅにおいて絶縁破壊が生じると考えられる。従って、モニタ部１４ａにおいて絶縁破壊が生じておらず、モニタ部１４ｂ〜１４ｅにおいて絶縁破壊が生じている場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わり、これによりモニタ部１４ｂ〜１４ｅにおいて絶縁破壊が生じたと考えることができる。
【００７１】
図１０（ｃ）は、モニタ部１４ａにおいて絶縁破壊が生じ、モニタ部１４ｂ〜１４ｅでは絶縁破壊が生じていない場合を示している。図６（ｃ）に示すように、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わった場合には、図１０（ｃ）に示すように、モニタ部１４ａにおいて絶縁破壊が生じ、モニタ部１４ｂ〜１４ｅでは絶縁破壊は生じないと考えられる。従って、モニタ部１４ａにおいて絶縁破壊が生じ、モニタ部１４ｂ〜１４ｅでは絶縁破壊が生じていない場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わり、これによりモニタ部１４ａにおいて絶縁破壊が生じたと考えることができる。
【００７２】
このように、剥離用フィルム４０が貼り付けられていた領域において、絶縁破壊が生じているモニタ部１４と絶縁破壊が生じていないモニタ部１４とが混在している場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと考えることができる。
【００７３】
また、モニタ部１４ａ〜１４ｅのいずれにおいても絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に過大な静電気が生じなかったと判断することができる。
【００７４】
このように、剥離用フィルム４０が貼り付けられる予定の領域以外の領域にモニタ部１４ｄ、１４ｅを更に形成するようにしてもよい。本変形例によれば、絶縁破壊の要因をより正確に判断することが可能となる。
【００７５】
（変形例（その３））
次に、本実施形態の変形例（その３）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１１及び図１２を用いて説明する。図１１及び図１２は、本変形例による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図である。
【００７６】
本変形例による半導体基板は、すべてのチップにモニタ部が形成されていることに主な特徴がある。
【００７７】
図１１（ａ）に示すように、半導体ウェハ１０の表面には、複数の半導体装置（半導体チップ）４２とともに、モニタ部１４が形成されている。モニタ部１４は、半導体チップ４２毎に形成されている。こうして、本変形例による半導体基板が構成されている。
【００７８】
次に、本変形例による半導体装置の製造方法を図１１及び図１２を用いて説明する。
【００７９】
まず、図１１（ａ）に示すように、本変形例による半導体基板（半導体ウェハ）１０を形成する。
【００８０】
次に、半導体ウェハ１０の表面に表面保護フィルム３９を貼り付ける。
【００８１】
次に、砥石研削により、半導体ウェハ１０の裏面側を研磨する。半導体ウェハ１０の表面に表面保護フィルム３９が形成されているため、半導体ウェハ１０の裏面側を研磨する際、半導体ウェハ１０の表面は表面保護フィルム３９により保護される。こうして、半導体ウェハ１０の裏面側に対する研磨が終了する。
【００８２】
次に、図１１（ｂ）に示すように、表面保護フィルム３９上に剥離用フィルム４０を貼り付ける。
【００８３】
次に、図１１（ｃ）に示すように、剥離用フィルム４０を引っ張ることにより、半導体ウェハ１０の表面から表面保護フィルム３９を剥離する。表面保護フィルム３９を剥離する際に静電気が生じると、電極パッド３２及びゲート電極２４に電荷が蓄積されるとともに、ゲート絶縁膜２２中に電荷がトラップされる。表面保護フィルム３９を剥離する際に過大な静電気が電極パッド３２等に帯電した場合には、ゲート絶縁膜２２中にトラップされる電荷がゲート絶縁膜２２の許容量を超え、ゲート絶縁膜２２において絶縁破壊が生じる。
【００８４】
次に、モニタ部１４のＭＯＳダイオード２６に対して、絶縁破壊が生じているか否かの測定を行う。
【００８５】
図１２（ａ）は、剥離用フィルム４０が貼り付けられていた領域のモニタ部１４において絶縁破壊が生じており、剥離用フィルム４０が貼り付けられていなかった領域のモニタ部１４において絶縁破壊が生じていない場合を示している。表面保護フィルム３９を半導体ウェハ１０の表面から剥離する際、剥離用フィルム４０が貼り付けられていた領域においては、比較的大きな静電気が生じる虞がある（図６（ａ）参照）。一方、剥離用フィルム４０が貼り付けられていなかった領域においては、あまり大きな静電気は生じない。従って、図１２（ａ）に示すように、剥離用フィルム４０が貼り付けられていた領域のモニタ部１４において絶縁破壊が生じている一方、剥離用フィルム４０が貼り付けられていなかった領域のモニタ部１４において絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【００８６】
なお、図１２（ａ）では、剥離用フィルム４０が貼り付けられていた領域のすべてのモニタ部１４において絶縁破壊が生じている場合を例に説明しているが、表面保護フィルム３９を剥離する際に過大な静電気が生じたとしても、剥離用フィルム４０が貼り付けられていた領域のすべてのモニタ部１４において絶縁破壊が生じるとは限らない。剥離用フィルム４０が貼り付けられていた領域内において絶縁破壊の発生率が高く、剥離用フィルム４０が貼り付けられていなかった領域において絶縁破壊の発生率が低い場合には、表面保護フィルム３９を剥離する際に過大な静電気が生じたと考えることができる。
【００８７】
図１２（ｂ）は、半導体ウェハ１０の中心付近のモニタ部１４に絶縁破壊が生じておらず、半導体ウェハ１０の周縁付近のモニタ部１４に絶縁破壊が生じている場合を示している。図６（ｂ）に示すように、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わった場合には、図１２（ｂ）に示すように、半導体ウェハ１０の中心付近のモニタ部１４には絶縁破壊は生じず、半導体ウェハ１０の周縁付近のモニタ部１４に絶縁破壊が生じると考えられる。従って、半導体ウェハ１０の中心付近のモニタ部１４に絶縁破壊が生じておらず、半導体ウェハ１０の周縁付近のモニタ部１４に絶縁破壊が生じている場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の周縁部にダメージが加わり、これにより半導体ウェハ１０の周縁部のモニタ部１４に絶縁破壊が生じたと考えることができる。
【００８８】
図１２（ｃ）は、半導体ウェハ１０の中心付近のモニタ部１４において絶縁破壊が生じ、半導体ウェハ１０の周縁付近のモニタ部１４において絶縁破壊が生じていない場合を示している。図６（ｃ）に示すように、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わった場合には、図１２（ｃ）に示すように、半導体ウェハ１０の中心付近のモニタ部１４に絶縁破壊が生じ、半導体ウェハ１０の周縁付近のモニタ部１４には絶縁破壊は生じないと考えられる。従って、半導体ウェハ１０の中心付近のモニタ部１４において絶縁破壊が生じ、半導体ウェハ１０の周縁付近のモニタ部１４において絶縁破壊が生じていない場合には、半導体ウェハ１０がプラズマ雰囲気に曝されることにより半導体ウェハ１０の中心部にダメージが加わり、これにより半導体ウェハ１０の中心付近のモニタ部１４において絶縁破壊が生じたと考えることができる。
【００８９】
このように、剥離用フィルム４０が貼り付けられていた領域において、絶縁破壊が生じているモニタ部１４と絶縁破壊が生じていないモニタ部１４とが混在している場合には、表面保護フィルム３９を剥離する際に生じる静電気以外の要因により絶縁破壊が生じたと考えることができる。
【００９０】
なお、図１２（ｂ）では、半導体ウェハ１０の周縁付近のすべてのモニタ部１４において絶縁破壊が生じている場合を例に説明しているが、半導体ウェハ１０の周縁部に過大なダメージが加わったとしても、半導体ウェハ１０の周縁付近のすべてのモニタ部１４において絶縁破壊が生じるとは限らない。半導体ウェハ１０の周縁付近において絶縁破壊の発生率が高く、半導体ウェハ１０の中心付近において絶縁破壊の発生率が低い場合には、半導体ウェハ１０の周縁部に過大なダメージが加わったと考えることができる。
【００９１】
また、図１２（ｃ）では、半導体ウェハ１０の中心付近のすべてのモニタ部１４において絶縁破壊が生じている場合を例に説明しているが、半導体ウェハ１０の中心部に過大なダメージが加わったとしても、半導体ウェハ１０の中心付近のすべてのモニタ部１４において絶縁破壊が生じるとは限らない。半導体ウェハ１０の中心付近において絶縁破壊の発生率が高く、半導体ウェハ１０の周縁付近において絶縁破壊の発生率が低い場合には、半導体ウェハ１０の中心部に過大なダメージが加わったと考えることができる。
【００９２】
また、いずれのモニタ部１４においても絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に過大な静電気が生じなかったと判断することができる。
【００９３】
このように、全ての半導体チップ４２に対してモニタ部１４を形成するようにしてもよい。本変形例によれば、絶縁破壊の要因をより正確に判断することが可能となる。
【００９４】
［第２実施形態］
本発明の第２実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１３及び図１４を用いて説明する。図１３は、本実施形態による半導体基板を示す平面図である。図１４は、本実施形態による半導体基板を示す断面図である。図１４（ａ）は図１３のＡ−Ａ′線断面図であり、図１４（ｂ）は図１３のＢ−Ｂ′線断面図である。図１乃至図１２に示す第１実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００９５】
本実施形態による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ゲート面積が著しく異なる複数のＭＯＳダイオード２６ａ、２６ｂが形成されていることに主な特徴がある。
【００９６】
図１３及び図１４に示すように、半導体ウェハ１０には、Ｎ型のウェル１６ａと、Ｎ型のウェル１６ｂとが形成されている。ウェル１６ａとウェル１６ｂとは互いに隣接するように形成されている。
【００９７】
ウェル１６ａには、素子分離領域２０により画定された素子領域１８ａ、１９が形成されている。素子領域１８ａの大きさは、例えば０．８×２μｍとなっている。
【００９８】
ウェル１６ｂには、素子分離領域２０により画定された素子領域１８ｂ、１９が形成されている。素子領域１８ｂの大きさは、例えば６０μｍ×６０μｍと比較的大きく設定されている。
【００９９】
素子領域１８ａ、１８ｂの表面には、例えば膜厚２０ｎｍのゲート絶縁膜２２が形成されている。
【０１００】
ゲート絶縁膜２２上及び素子分離領域２０上には、例えばポリシリコンより成るゲート電極２４ａが形成されている。ゲート電極２４ａとゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ａが構成されている。
【０１０１】
ゲート絶縁膜２２上及び素子分離領域２０上には、例えばポリシリコンより成るゲート電極２４ｂが形成されている。ゲート電極２４ｂの面積は、電極パッド３２の面積より大きく設定されている。ゲート電極２４ｂとゲート絶縁膜２２とウェル１６ｂとによりＭＯＳダイオード２６ｂが構成されている。
【０１０２】
ＭＯＳダイオード２６ａ、２６ｂ等が形成された半導体ウェハ１０上には、例えばシリコン酸化膜より成る層間絶縁膜２９が形成されている。
【０１０３】
層間絶縁膜２９には、ゲート電極２４ａ、２４ｂに達するコンタクトホール３０ａと、コンタクト層２８に達するコンタクトホール３０ｂとが形成されている。
【０１０４】
層間絶縁膜２９上には、コンタクトホール３０ａを介してゲート電極２４ａ、２４ｂに接続された電極パッド３２が形成されている。また、層間絶縁膜２９上には、コンタクトホール３０ｂを介してコンタクト層２８に接続された電極パッド３４が形成されている。
【０１０５】
電極パッド３２、３４が形成された層間絶縁膜２９上には、カバー膜（絶縁膜）３６が形成されている。
【０１０６】
カバー膜３６には、電極パッド３２に達する開口部３８ａと、電極パッド３４に達する開口部３８ｂとが形成されている。
【０１０７】
こうして、モニタ部１４が構成されている。モニタ部１４は、第１実施形態による半導体装置の製造方法において上述したように、半導体ウェハ１０上の複数の箇所に適宜配されている。半導体ウェハ１０上に配された複数のモニタ部１４により、本実施形態による半導体モニタが構成されている。
【０１０８】
表面保護フィルム３９を剥離する際に静電気が生じた場合には、電極パッド２４及びゲート電極２４に静電気が帯電するとともに、ゲート絶縁膜２２中に電荷がトラップされる。ＭＯＳダイオード２６ａは、ゲート面積が著しく小さく設定されているため、ゲート絶縁膜２２中にトラップし得る電荷量が少なく、ゲート絶縁膜２２は絶縁破壊されやすい。一方、ＭＯＳダイオード２６ｂは、ゲート面積が比較的大きいため、ゲート絶縁膜２２中にトラップし得る電荷量が多く、ゲート絶縁膜２２は絶縁破壊されにくい。
【０１０９】
ＭＯＳダイオード２６ａにおいて絶縁破壊が生じている一方、ＭＯＳダイオード２６ｂにおいて絶縁破壊が生じていない場合には、表面保護フィルム３９の剥離に伴って比較的大きな静電気が生じたと判断することができる。
【０１１０】
一方、ＭＯＳダイオード２６ａとＭＯＳダイオード２６ｂのいずれにおいても静電破壊が生じている場合には、例えばゲート絶縁膜２２の膜質が悪いことが絶縁破壊の要因であると考えることができる。
【０１１１】
このように、本実施形態によれば、絶縁破壊の要因が、表面保護フィルム３９の剥離に伴って生じる過大な静電気に起因するものであるのか、ゲート絶縁膜２２の膜質によるものであるのかを判断することが可能となる。
【０１１２】
［第３実施形態］
本発明の第３実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１５を用いて説明する。図１５は、本実施形態による半導体基板を示す平面図である。図１乃至図１４に示す第１又は第２実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１１３】
本実施形態による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ゲート幅Ｄ１、Ｄ２が互いに異なるＭＯＳダイオード２６ａ、２６ｃがそれぞれ形成されていることに主な特徴がある。
【０１１４】
図１５に示すように、ウェル１６ａには、素子分離領域２０（図３参照）により画定された素子領域１８ａ、１９が形成されている。ウェル１６ｂには、素子分離領域２０により画定された素子領域１８ｃ、１９が形成されている。
【０１１５】
素子領域１８ａの幅Ｄ１と素子領域１８ｃの幅Ｄ２は、互いに異なっている。素子領域１８ａの幅Ｄ１は、例えば０．８μｍに設定されている。素子領域１８ｃの幅Ｄ２は、例えば１．６μｍに設定されている。
【０１１６】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８ａ、１８ｃにそれぞれ交差するようにゲート電極２４が形成されている。
【０１１７】
ゲート電極２４とゲート絶縁膜２２とウェル１６とによりＭＯＳダイオード２６ａが構成されている。ゲート電極２４とゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ｃが構成されている。
【０１１８】
素子領域１８ａの幅Ｄ１が０．８μｍであるため、ＭＯＳダイオード２６ａのゲート幅Ｄ１は、０．８μｍとなっている。素子領域１８ｃの幅Ｄ２が１．６μｍであるため、ＭＯＳダイオード２６ｃのゲート幅Ｄ２は、１．６μｍとなっている。
【０１１９】
なお、ゲート幅とは、ゲート電極と素子領域とが重なり合っている領域におけるゲート電極の長手方向における長さのことである。換言すれば、ゲート幅とは、ゲート電極と素子領域とが重なり合っている領域における素子領域の幅のことである。
【０１２０】
ＭＯＳダイオード２６ａのゲート長ＬとＭＯＳダイオード２６ｃのゲート長Ｌは、いずれも０．５μｍに設定されている。
【０１２１】
本実施形態では、ＭＯＳダイオード２６ａのゲート幅Ｄ１とＭＯＳダイオード２６ｃのゲート幅Ｄ２とが互いに異なっているため、ＭＯＳダイオード２６ａのゲート面積とＭＯＳダイオード２６ｃのゲート面積とが互いに異なっている。ＭＯＳダイオード２６ｃは、ＭＯＳダイオード２６ａと比較してゲート面積が大きいため、ゲート絶縁膜２２中にトラップし得る電荷量が多い。このため、ＭＯＳダイオード２６ｃは、ＭＯＳダイオード２６ａと比較して絶縁破壊が生じにくい。
【０１２２】
ＭＯＳダイオード２６ａにおいて静電破壊が生じている一方で、ＭＯＳダイオード２６ｃにおいて静電破壊が生じていない場合には、ＭＯＳダイオード２６ａにおいて静電破壊が生じるが、ＭＯＳダイオード２６ｃにおいて静電破壊が生じないような大きさの静電気が生じたと判断することができる。このため、本実施形態によれば、表面保護フィルム３９を剥がす際に生じた静電気の大きさの程度を判断することが可能となる。
【０１２３】
（変形例）
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例を図１６を用いて説明する。図１６は、本変形例による半導体基板を示す平面図である。
【０１２４】
本変形例による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ゲート幅Ｄが互いに異なるＭＯＳダイオード２６が多数形成されていることに主な特徴がある。
【０１２５】
図１６に示すように、半導体ウェハ１０には、Ｎ型のウェル１６ａ〜１６ｄが互いに隣接するように形成されている。
【０１２６】
ウェル１６ｃには、素子分離領域（図３参照）２０により画定された素子領域１８ｄ、１９が形成されている。
【０１２７】
また、ウェル１８ｄには、素子分離領域２０により画定された素子領域１８ｅ、１９が形成されている。
【０１２８】
素子領域１８ａ、１８ｃ、１８ｄ、１８ｅ上には、ゲート絶縁膜２２が形成されている。
【０１２９】
素子領域１８ａの幅Ｄ１は、例えば０．８μｍに設定されている。素子領域１８ｃの幅Ｄ２は、例えば１．６μｍに設定されている。素子領域１８ｄの幅Ｄ３は、例えば２．４μｍに設定されている。素子領域１８ｅの幅Ｄ４は、例えば３．２μｍに設定されている。
【０１３０】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８ａ、１８ｃ、１８ｄ、１８ｅに交差するようにゲート電極２４がそれぞれ形成されている。
【０１３１】
ゲート電極２４とゲート絶縁膜２２とウェル１６とによりＭＯＳダイオード２６ａが構成されている。ゲート電極２４とゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ｃが構成されている。ゲート電極２４とゲート絶縁膜２２とウェル１６ｂとによりＭＯＳダイオード２６ｄが構成されている。ゲート電極２４とゲート絶縁膜２２とウェル１６ｃとによりＭＯＳダイオード２６ｅが構成されている。
【０１３２】
素子領域１８ａの幅Ｄ１が０．８μｍであるため、ＭＯＳダイオード２６ａのゲート幅Ｄ１は、０．８μｍとなっている。素子領域１８ｃの幅Ｄ２が１．６μｍであるため、ＭＯＳダイオード２６ｃのゲート幅Ｄ２は、１．６μｍとなっている。素子領域１８ｄの幅Ｄ３が２．４μｍであるため、ＭＯＳダイオード２６ｄのゲート幅Ｄ３は、２．４μｍとなっている。素子領域１８ｅの幅Ｄ４が３．２μｍであるため、ＭＯＳダイオード２６ｅのゲート幅Ｄ４は、３．２μｍとなっている。
【０１３３】
本変形例によれば、各モニタ部１４に、ゲート幅Ｄが互いに異なる多数のＭＯＳダイオード２６がそれぞれ形成されているため、表面保護フィルム３９を剥がす際にどの程度の大きさの静電気が生じたかを、より正確に判断することが可能となる。
【０１３４】
［第４実施形態］
本発明の第４実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１７を用いて説明する。図１７は、本実施形態による半導体基板を示す平面図である。図１乃至図１６に示す第１乃至第３実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１３５】
本実施形態による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ゲート長Ｌが互いに異なるＭＯＳダイオード２６が形成されていることに主な特徴がある。
【０１３６】
図１４に示すように、Ｎ型のウェル１６ａ、１６ｂには、素子分離領域２０（図３参照）により画定された素子領域１８、１９がそれぞれ形成されている。
【０１３７】
素子領域１８上には、ゲート絶縁膜２２が形成されている。
【０１３８】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ａが形成されている。ゲート電極２４の幅Ｌ１は、例えば０．５μｍに設定されている。
【０１３９】
また、ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ｃが形成されている。ゲート電極２４ｃの幅Ｌ２は、例えば１．０μｍに設定されている。
【０１４０】
ゲート電極２４ａとゲート絶縁膜２２とウェル１６とによりＭＯＳダイオード２６ａが構成されている。また、ゲート電極２４ｃとゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ｆが構成されている。
【０１４１】
ゲート電極２４ａの幅Ｌ１が０．５μｍに設定されているため、ＭＯＳダイオード２６ａゲート長Ｌ１は０．５μｍとなっている。ゲート電極２４ｃの幅Ｌ２が１．０μｍに設定されているため、ＭＯＳダイオード２６ｆのゲート長Ｌ２は、１．０μｍとなっている。
【０１４２】
なお、ゲート長とは、ゲート電極と素子領域とが重なり合っている領域における素子領域の長手方向の長さのことである。換言すれば、ゲート長とは、ゲート電極と素子領域とが重なり合っている領域におけるゲート電極の幅のことである。
【０１４３】
ＭＯＳダイオード２６ａとＭＯＳダイオード２６ｆのゲート幅Ｄは、いずれも０．８μｍに設定されている。
【０１４４】
本実施形態では、ＭＯＳダイオード２６ａのゲート長Ｌ１とＭＯＳダイオード２６ｆのゲート長Ｌ２とが互いに異なっているため、ＭＯＳダイオード２６ａのゲート面積とＭＯＳダイオード２６ｆのゲート面積とが互いに異なっている。ＭＯＳダイオード２６ｆは、ＭＯＳダイオード２６ａと比較してゲート面積が大きいため、ゲート絶縁膜２２中にトラップし得る電荷量が多い。このため、ＭＯＳダイオード２６ｆは、ＭＯＳダイオード２６と比較して絶縁破壊が生じにくい。
【０１４５】
ＭＯＳダイオード２６ａにおいて静電破壊が生じている一方で、ＭＯＳダイオード２６ｆにおいて静電破壊が生じていない場合には、ＭＯＳダイオード２６ａにおいて静電破壊が生じるが、ＭＯＳダイオード２６ｆにおいて静電破壊が生じないような大きさの静電気が生じたと判断することができる。このため、本実施形態によれば、表面保護フィルム３９を剥がす際に生じた静電気の大きさの程度を判断することが可能となる。
【０１４６】
（変形例）
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例を図１８を用いて説明する。図１８は、本変形例による半導体基板を示す平面図である。
【０１４７】
本変形例による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ゲート長Ｌが互いに異なる多数のＭＯＳダイオード２６がそれぞれ形成されていることに主な特徴がある。
【０１４８】
図１８に示すように、Ｎ型のウェル１６ａ〜１６ｄには、素子分離領域２０（図３参照）により画定された素子領域１８、１９がそれぞれ形成されている。
【０１４９】
素子領域１８表面には、ゲート絶縁膜２２が形成されている。
【０１５０】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ａが形成されている。ゲート電極２４の幅Ｌ１は、例えば０．５μｍに設定されている。ゲート電極２４ａとゲート絶縁膜２２とウェル１６とによりＭＯＳダイオード２６ａが構成されている。
【０１５１】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ｃが形成されている。ゲート電極２４ｂの幅Ｌ２は、例えば１．０μｍに設定されている。ゲート電極２４ｃとゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ｆが構成されている。
【０１５２】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ｄが形成されている。ゲート電極２４ｃの幅Ｌ３は、例えば１．５μｍに設定されている。ゲート電極２４ｄとゲート絶縁膜２２とウェル１６ｂとによりＭＯＳダイオード２６ｇが構成されている。
【０１５３】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８に交差するようにゲート電極２４ｅが形成されている。ゲート電極２４ｄの幅Ｌ４は、例えば２．０μｍに設定されている。ゲート電極２４ｅとゲート絶縁膜２２とウェル１６ｃとによりＭＯＳダイオード２６ｈが構成されている。
【０１５４】
本実施形態では、ＭＯＳダイオード２６のゲート長Ｌが互いに異なっているため、ＭＯＳダイオード２６のゲート面積が互いに異なっている。ＭＯＳダイオード２６ｆは、ＭＯＳダイオード２６ａと比較してゲート面積が大きいため、ＭＯＳダイオード２６ｆは、ＭＯＳダイオード２６ａと比較して絶縁破壊が生じにくい。ＭＯＳダイオード２６ｇは、ＭＯＳダイオード２６ｆと比較してゲート面積が大きいため、ＭＯＳダイオード２６ｇは、ＭＯＳダイオード２６ｆと比較して絶縁破壊が生じにくい。ＭＯＳダイオード２６ｈは、ＭＯＳダイオード２６ｇと比較してゲート面積が大きいため、ＭＯＳダイオード２６ｈは、ＭＯＳダイオード２６ｇと比較して絶縁破壊が生じにくい。
【０１５５】
ＭＯＳダイオード２６ａにおいて静電破壊が生じている一方で、ＭＯＳダイオード２６ｆ〜２６ｈにおいて静電破壊が生じていない場合には、ＭＯＳダイオード２６ａにおいて静電破壊が生じるが、ＭＯＳダイオード２６ｆにおいて静電破壊が生じないような大きさの静電気が生じたと判断することができる。また、ＭＯＳダイオード２６ａ、２６ｆにおいて静電破壊が生じている一方で、ＭＯＳダイオード２６ｇ、２６ｈにおいて静電破壊が生じていない場合には、ＭＯＳダイオード２６ｆにおいて静電破壊が生じるが、ＭＯＳダイオード２６ｇにおいて静電破壊が生じないような大きさの静電気が生じたと判断することができる。ＭＯＳダイオード２６ａ、２６ｆ、２６ｇにおいて静電破壊が生じている一方で、ＭＯＳダイオード２６ｈにおいて静電破壊が生じていない場合には、ＭＯＳダイオード２６ｇにおいて静電破壊が生じるが、ＭＯＳダイオード２６ｈにおいて静電破壊が生じないような大きさの静電気が生じたと判断することができる。
【０１５６】
本変形例によれば、各モニタ部１４に、ゲート面積が互いに異なるＭＯＳダイオード２６が多数形成されているため、表面保護フィルム３９を剥がす際に生じた静電気の大きさの程度をより正確に判断することが可能となる。
【０１５７】
［第５実施形態］
本発明の第５実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図１９を用いて説明する。図１９は、本実施形態による半導体基板を示す平面図である。図１乃至図１８に示す第１乃至第４実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１５８】
本実施形態による半導体基板及び半導体装置の製造方法は、各モニタ部１４に、ＭＯＳダイオード２６ａと、ＭＯＳダイオード２６ａよりゲート幅Ｄが大きいＭＯＳダイオード２６ｃと、ＭＯＳダイオード２６ａよりゲート長Ｌが大きいＭＯＳダイオード２６ｆとがそれぞれ形成されていることに主な特徴がある。
【０１５９】
図１９に示すように、ウェル１６ａには、素子分離領域２０（図３参照）により画定された素子領域１８ａ、１９が形成されている。ウェル１６ｂには、素子分離領域２０により画定された素子領域１８ｃ、１９が形成されている。ウェル１６ｃには、素子分離領域２０により画定された素子領域１８ａ、１９が形成されている。素子領域１８ａの幅Ｄ１は、０．８μｍに設定されている。素子領域１８ｃの幅Ｄ２は、１．２μｍに設定されている。
【０１６０】
素子領域１８ａ、１８ｃ上にはゲート絶縁膜２２が形成されている。
【０１６１】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８ａに交差するようにゲート電極２４ａが形成されている。ゲート電極２４ａの幅Ｌ１は、例えば０．５μｍに設定されている。ゲート電極２４ａとゲート絶縁膜２２とウェル１６ａとによりＭＯＳダイオード２６ａが構成されている。
【０１６２】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８ｂに交差するようにゲート電極２４ａが形成されている。ゲート電極２４ａとゲート絶縁膜２２とウェル１６ｂとによりＭＯＳダイオード２６ｃが構成されている。
【０１６３】
ゲート絶縁膜２２上及び素子分離領域２０上には、素子領域１８ａに交差するようにゲート電極２４ｃが形成されている。ゲート電極２４ｃの幅Ｌ２は、例えば１．２μｍに設定されている。ゲート電極２４ｃとゲート絶縁膜２２とウェル１６ｃとによりＭＯＳダイオード２６ｆが構成されている。
【０１６４】
素子領域１８ａの幅Ｄ１が０．８μｍに設定されているため、ＭＯＳダイオード２６ａのゲート幅Ｄ１は０．８μｍとなっている。ゲート電極２４ａの幅Ｌ１が０．５μｍに設定されているため、ＭＯＳダイオード２６ａのゲート長Ｌ１は０．５μｍとなっている。
【０１６５】
素子領域１８ｃの幅Ｄ２が１．６μｍに設定されているため、ＭＯＳダイオード２６ｃのゲート幅Ｄ２は１．６μｍとなっている。ゲート電極２４ａの幅Ｌ１が０．５μｍに設定されているため、ＭＯＳダイオード２６ｃのゲート長Ｌ１は０．５μｍとなっている。
【０１６６】
素子領域１８ａの幅Ｄ１が０．８μｍに設定されているため、ＭＯＳダイオード２６ｆのゲート幅Ｄ１は０．８μｍとなっている。ゲート電極２４ｃの幅Ｌ２が１．０μｍに設定されているため、ＭＯＳダイオード２４ｆのゲート長Ｌ２は１．０μｍとなっている。
【０１６７】
ＭＯＳダイオード２６ｃのゲート面積とＭＯＳダイオード２６ｆのゲート面積とは、等しく設定されている。
【０１６８】
ゲート長Ｌ２が比較的大きいＭＯＳダイオード２６ｆにおいて絶縁破壊が生じ、ゲート長Ｌ１が比較的小さいＭＯＳダイオード２６ａ、２６ｃにおいて絶縁破壊が生じない場合には、素子領域１８ａ、１８ｃの縁部近傍において耐圧が弱くなっていると考えられる。
【０１６９】
一方、ゲート幅Ｄ２が比較的大きいＭＯＳダイオード２６ｃにおいて絶縁破壊が生じ、ゲート幅Ｄ１が比較的小さいＭＯＳダイオード２６ａ、２６ｆにおいて絶縁破壊が生じない場合には、ゲート電極２４ａの縁部近傍において耐圧が弱くなっていると考えられる。例えば、ゲート電極２４ａをパターニングする際にゲート絶縁膜２２にダメージが加わっていることが考えられる。
【０１７０】
本実施形態によれば、各モニタ部１４に、ＭＯＳダイオード２６ａと、ＭＯＳダイオード２６ａよりゲート幅Ｄが大きいＭＯＳダイオード２６ｃと、ＭＯＳダイオード２６ａよりゲート長Ｌが大きいＭＯＳダイオード２６ｆとがそれぞれ形成されているため、耐圧が弱くなっている箇所を特定することが可能となる。
【０１７１】
（変形例）
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例を図２０を用いて説明する。図２０は、本変形例による半導体基板を示す平面図である。
【０１７２】
本変形例による半導体基板及び半導体装置の製造方法は、複数のウェル１６ａ〜１６ｃが配線４４により互いに電気的に接続されており、ウェル１６ａ〜１６ｃが１つの電極パッド３４に電気的に接続されていることに主な特徴がある。
【０１７３】
図２０に示すように、ウェル１６ａ〜１６ｃは、配線４４により互いに電気的に接続されている。配線４４は、電極パッド３４と一体に形成されている。
【０１７４】
本変形例によれば、複数のウェル１６ａ〜１６ｃが配線４４を介して互いに電気的に接続されており、配線４４が電極パッド３４に接続されているため、電極パッド３４を複数形成することを要しない。従って、本変形例によれば、モニタ部１４を形成するのに要する面積を小さくすることができる。
【０１７５】
［第６実施形態］
本発明の第６実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図２１を用いて説明する。図２１は、本実施形態による半導体基板を示す平面図である。図１乃至図２０に示す第１乃至第５実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１７６】
本実施形態による半導体基板及び半導体装置の製造方法は、複数のＭＯＳダイオード２６が共通のウェル１６内に形成されていることに主な特徴がある。
【０１７７】
図２１に示すように、複数のＭＯＳダイオード２６が共通のウェル１６内に形成されている。
【０１７８】
ウェル１６は、１つの電極パッド３４に接続されている。
【０１７９】
本実施形態によれば、複数のＭＯＳダイオード２６が共通のウェル１６内に形成されているため、モニタ部１４を形成するのに要する面積をより小さくすることができる。
【０１８０】
（変形例（その１））
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例（その１）を図２２を用いて説明する。図２２は、本変形例による半導体基板を示す平面図である。
【０１８１】
本変形例による半導体基板及び半導体装置の製造方法は、ゲート幅Ｄが互いに異なる複数のＭＯＳダイオード２６が共通のウェル１６内に形成されていることに主な特徴がある。
【０１８２】
図２２に示すように、複数のＭＯＳダイオード２６が共通のウェル１６内に形成されている。
【０１８３】
ウェル１６は、１つの電極パッド３４に接続されている。
【０１８４】
ＭＯＳダイオード２６ａのゲート幅Ｄ１は、例えば０．８μｍに設定されている。ＭＯＳダイオード２６ｃのゲート幅Ｄ２は、例えば１．６μｍに設定されている。ＭＯＳダイオード２６ｄのゲート幅Ｄ３は、例えば２．４μｍに設定されている。
【０１８５】
ＭＯＳダイオード２６ａ、２６ｃ、２６ｄのゲート長Ｌは、いずれも例えば０．５μｍに設定されている。
【０１８６】
本変形例によれば、ＭＯＳダイオード２６ａ、２６ｃ、２６ｄのゲート面積が互いに異なっているため、表面保護フィルム３９を剥がす際にどの程度の大きさの静電気が生じたのかを判断することができる。
【０１８７】
（変形例（その２））
次に、本実施形態による半導体基板及び半導体装置の製造方法の変形例（その２）を図２３を用いて説明する。図２３は、本変形例による半導体基板を示す平面図である。
【０１８８】
本変形例による半導体基板及び半導体装置の製造方法は、共通のウェル１６内に複数のＭＯＳダイオード２６が形成されており、ＭＯＳダイオード２６のゲート長Ｌ及びゲート幅Ｄが様々な組み合わせで設定されていることに主な特徴がある。
【０１８９】
図２３に示すように、共通のウェル１６内には複数のＭＯＳダイオード２６が形成されている。複数のＭＯＳダイオード２６のゲート長Ｌとゲート幅Ｄとは、様々な組み合わせで設定されている。
【０１９０】
本変形例によれば、複数のＭＯＳダイオード２６が共通のウェル１６内に形成されており、しかも、複数のＭＯＳダイオード２６のゲート長Ｌ及びゲート幅Ｄが様々な組み合わせで設定されているため、表面保護フィルム３９を剥がす際にどの程度の大きさの静電気が生じたのかをより正確に判断することが可能となる。
【０１９１】
［第７実施形態］
本発明の第７実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図２４を用いて説明する。図２４は、本実施形態による半導体基板を示す平面図である。図１乃至図２３に示す第１乃至第６実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１９２】
本実施形態による半導体基板及び半導体装置の製造方法は、複数のゲート電極２４が共通の素子領域に１８ｆに交差するように形成されていることに主な特徴がある。
【０１９３】
図２４に示すように、ウェル１６内には、素子分離領域２０、２０ａにより画定された素子領域１８ｆが位置している。素子領域１８ｆは、リング状に形成されている。
【０１９４】
素子領域１８ｆの表面には、ゲート絶縁膜２２が形成されている。
【０１９５】
ゲート絶縁膜２２上及び素子分離領域２０、２０ａ上には、素子領域１８ｆに交差するように複数のゲート電極２４が形成されている。ゲート電極２４とゲート絶縁膜２２とウェル１６によりＭＯＳダイオード２６が構成されている。
【０１９６】
ゲート電極２４には、電極パッド３２がそれぞれ接続されている。電極パッド３２は、ウェル１６の周囲に配されている。
【０１９７】
ウェル１６には、電極パッド３４が接続されている。
【０１９８】
本実施形態による半導体装置の製造方法は、リング状に形成された素子領域１８ｆに交差するように複数のゲート電極２４が形成されており、電極パッド３２、３４が素子領域１８ｆの周囲に配されていることに主な特徴がある。
【０１９９】
本実施形態によれば、ゲート電極２４が共通の素子領域１８ｆに交差するように形成されており、素子領域１８ｆの周囲に電極パッド３２、３４が配されているため、モニタ部１４にＭＯＳダイオード２６を多数形成する場合であっても、モニタ部１４を形成するのに要する領域を小さくすることができる。
【０２００】
（変形例）
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例を図２５を用いて説明する。図２５は、本変形例による半導体基板を示す平面図である。
【０２０１】
本変形例による半導体基板及び半導体装置の製造方法は、素子分離領域２０ａが形成されていないことに主な特徴がある。
【０２０２】
図２５に示すように、素子領域１８ｆの内側には素子分離領域２０ａが形成されていない。即ち、本変形例では、素子領域１８ｆはベタ状に形成されている。
【０２０３】
本変形例によれば、素子領域１８ｆの内側に素子分離領域２０ａを形成しないため、素子領域１８ｆの大きさをより小さくすることが可能となる。このため、本変形例によれば、モニタ部１４を形成するのに要する領域を更に小さくすることが可能となる。
【０２０４】
［第８実施形態］
本発明の第８実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図２６を用いて説明する。図２６は、本実施形態による半導体基板を示す平面図である。図１乃至図２５に示す第１乃至第７実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２０５】
本実施形態による半導体基板及び半導体装置の製造方法は、ゲート電極２４に複数の電極パッド３２が電気的に接続されていることに主な特徴がある。
【０２０６】
図２６に示すように、ゲート電極２４には、複数の電極パッド３２が電気的に接続されている。ここでは、１つのゲート電極２４に対して５つの電極パッド３２が接続されている。本実施形態でゲート電極２４に複数の電極パッド３２を接続しているのは、ＭＯＳダイオード２６のゲート面積に対するゲート電極２４の総面積の比を大きくすることにより、ゲート絶縁膜２２が絶縁破壊されやすいようにするためである。
【０２０７】
本実施形態によれば、ゲート電極２４に複数の電極パッド３２が電気的に接続されているため、表面保護フィルム３９を剥離する際に生じる静電気により、ゲート絶縁膜２２が絶縁破壊されやすいようにすることができる。このため、本実施形態によれば、表面保護フィルム３９を剥がす際に静電気が発生したか否かを、高感度で検出することができる。
【０２０８】
［第９実施形態］
本発明の第９実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図２７及び図２８を用いて説明する。図２７は、本実施形態による半導体基板を示す平面図である。図２８は、本実施形態による半導体基板を示す断面図である。図２８は、図２７のＡ−Ａ′線断面図である。図１乃至図２６に示す第１乃至第８実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２０９】
本実施形態による半導体基板及び半導体装置の製造方法は、ＭＯＳダイオード２６において絶縁破壊が生じているか否かを検出するための回路が、各モニタ部１４に形成されていることに主な特徴がある。
【０２１０】
図２７及び図２８に示すように、ウェル１６ａ〜１６ｃには、ＭＯＳダイオード２６がそれぞれ形成されている。
【０２１１】
電極パッド３４ａと電極パッド３４ｂとの間には、直列に接続された抵抗４６ａ〜４６ｄが設けられている。
【０２１２】
抵抗４６ａの一方の端子は、電極パッド３４ａに接続されている。抵抗４６ａの他方の端子と抵抗４６ｂの一方の端子は、配線４８ａを介してウェル１６ａに接続されている。抵抗４６ｂの他方の端子と抵抗４６ｃの一方の端子は、配線４８ｂを介してウェル１６ｂに接続されている。抵抗４６ｃの他方の端子と抵抗４６ｄの一方の端子は、配線４８ｃを介してウェル１６ｃに接続されている。抵抗４６ｄの他方の端子は、電極パッド３４ｂに接続されている。抵抗４６ａ〜４６ｄの抵抗値は、例えばそれぞれ１００Ωとする。
【０２１３】
ＭＯＳダイオード２６に絶縁破壊が生じているか否かを測定する際には、電極パッド３４ａと電極パッド３２、３４ｂとの間に電圧を印加する。電極パッド３２の電位と電極パッド３４ｂの電位とは、互いに等しく設定する。電極パッド３４ａの電位は例えば５Ｖとし、電極パッド３２、３４ｂの電位は例えば０Ｖとする。
【０２１４】
いずれのＭＯＳダイオード２６においても絶縁破壊が生じていない場合には、電極パッド３４ａと電極パッド３４ｂとの間に存在する回路に、例えば１２．５ｍＡの電流が流れる。
【０２１５】
いずれかのＭＯＳダイオード２６において絶縁破壊が生じている場合には、電極パッド３４ａと電極パッド３４ｂとの間に、例えば１２．５ｍＡより大きい電流が流れる。例えば、ウェル１６ａに形成されたＭＯＳダイオード２６において絶縁破壊が生じている場合には、電極パッド３４ａと電極パッド３２との間に存在する回路に、例えば５０ｍＡの電流が流れる。
【０２１６】
従って、電極パッド３４ａと電極パッド３２、３４ｂとの間に流れる電流値を測定することにより、ＭＯＳダイオード２６において絶縁破壊が生じているか否かを容易に判断することができる。
【０２１７】
（変形例（その１））
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例（その１）を図２９を用いて説明する。図２９は、本変形例による半導体基板を示す平面図である。
【０２１８】
本変形例による半導体基板及び半導体装置の製造方法は、複数のウェル１６ａ〜１６ｃが配線４８ｄ、４８ｅにより互いに電気的に接続されていることに主な特徴がある。
【０２１９】
図２９に示すように、ウェル１６ａとウェル１６ｂとは、配線４８ｄにより電気的に接続されている。ウェル１６ｂとウェル１６ｃとは、配線４８ｅにより電気的に接続されている。ウェル１６ａは、配線４８ａにより、抵抗４６ａの他方の端子及び抵抗４６ｂの一方の端子に接続されている。
【０２２０】
ＭＯＳダイオード２６に絶縁破壊が生じているか否かを測定する際には、電極パッド３４ａと電極パッド３２、３４ｂとの間に電圧を印加する。電極パッド３２の電位と電極パッド３４ｂの電位とは、互いに等しく設定する。電極パッド３４ａの電位は例えば５Ｖとし、電極パッド３２、３４ｂの電位は例えば０Ｖとする。
【０２２１】
いずれのＭＯＳダイオード２６においても絶縁破壊が生じていない場合には、電極パッド３４ａと電極パッド３４ｂとの間に存在する回路に、例えば１２．５ｍＡの電流が流れる。
【０２２２】
いずれかのＭＯＳダイオード２６において絶縁破壊が生じている場合には、電極パッド３４ａと電極パッド３４ｂとの間に存在する回路、例えば５０ｍＡの電流が流れる。
【０２２３】
従って、本変形例によっても、電極パッド３４ａと電極パッド３２、３４ｂとの間に流れる電流値を測定することにより、ＭＯＳダイオード２６において絶縁破壊が生じているか否かを容易に判断することができる。
【０２２４】
（変形例（その２））
次に、本実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法の変形例（その２）を図３０を用いて説明する。図３０は、本変形例による半導体基板を示す平面図である。
【０２２５】
本変形例による半導体基板及び半導体装置の製造方法は、ＭＯＳダイオード２６が共通のウェル１６に形成されていることに主な特徴がある。
【０２２６】
図３０に示すように、ＭＯＳダイオード２６は共通のウェル１６に形成されている。
【０２２７】
ウェル１６は、配線４８ａ及び抵抗４６ａを介して電極パッド３４ａに接続されている。また、ウェル１６は、配線４８ａ及び抵抗４６ｂ〜４６ｄを介して電極パッド３４ｂに接続されている。
【０２２８】
ＭＯＳダイオード２６に絶縁破壊が生じているか否かを測定する際には、電極パッド３４ａと電極パッド３２、３４ｂとの間に電圧を印加する。電極パッド３２の電位と電極パッド３４ｂの電位とは、互いに等しく設定する。電極パッド３４ａの電位は例えば５Ｖとし、電極パッド３２、３４ｂの電位は例えば０Ｖとする。
【０２２９】
いずれのＭＯＳダイオード２６においても絶縁破壊が生じていない場合には、電極パッド３４ａと電極パッド３４ｂとの間に存在する回路に、例えば１２．５ｍＡの電流が流れる。
【０２３０】
いずれかのＭＯＳダイオード２６において絶縁破壊が生じている場合には、電極パッド３４ａと電極パッド３４ｂとの間に存在する回路、例えば５０ｍＡの電流が流れる。
【０２３１】
従って、本変形例によっても、電極パッド３４ａと電極パッド３２、３４ｂとの間に流れる電流値を測定することにより、ＭＯＳダイオード２６において絶縁破壊が生じているか否かを容易に判断することができる。本変形例によれば、複数のＭＯＳダイオード２６が共通のウェル１６に形成されているため、モニタ部１４を形成するのに要する面積を小さくすることができる。
【０２３２】
［第１０実施形態］
本発明の第１０実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図３１及び図３２を用いて説明する。図３１は、本実施形態による半導体基板を示す平面図である。図３２は、本実施形態による半導体基板を示す断面図である。図３２（ａ）は図３１のＡ−Ａ′線断面図であり、図３２（ｂ）は図３１のＣ−Ｃ′線断面図である。図１乃至図３０に示す第１乃至第９実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２３３】
本実施形態による半導体基板及び半導体装置の製造方法は、電極パッド３２ａ、３２ｂの開口部３８ａ、３８ｃが互いに異なる大きさに形成されていることに主な特徴がある。
【０２３４】
図３１及び図３２に示すように、カバー膜３６には、電極パッド３２ａに達する開口部３８ａが形成されている。また、カバー膜３６には、電極パッド３２ｂに達する開口部３８ｃが形成されている。開口部３８ａの大きさと開口部３８ｃの大きさとは、互いに異なっている。電極パッド３２ａ、３２ｂには、第１乃至第９実施形態において上述したいずれかのＭＯＳダイオード２６が接続されている。
【０２３５】
図３２（ａ）に示すように、開口部３８ａが大きい場合には、表面保護フィルム３９が電極パッド３２ａに接触する可能性が比較的高い。例えば、開口部３８ａの大きさが１００μｍ×１００μｍより大きい場合には、表面保護フィルム３９が電極パッド３２ａに接触する可能性が極めて高い。表面保護フィルム３９が電極パッド３２ａに接触するようにするため、本実施形態では開口部３８ａの大きさを１００μｍ×１００μｍ以上に設定する。
【０２３６】
一方、図３２（ｂ）に示すように、開口部３８ｃが小さい場合には、表面保護フィルム３９が電極パッド３２ｂに接触する可能性は比較的低い。例えば、開口部３８ｃの大きさが２５μｍ×２５μｍより小さい場合には、表面保護フィルム３９が電極パッド３２ｂに接触する可能性は極めて低い。表面保護フィルム３９が電極パッド３２ｂに接触しないようにするため、本実施形態では開口部３８ｃの大きさを２５μｍ×２５μｍ以下に設定する。
【０２３７】
表面保護フィルム３９を剥がす際に電極パッド３２に静電気が帯電するのは、図３２（ａ）に示すように、表面保護フィルム３９の一部が電極パッド３２ａに接触しているためであると考えられる。図３２（ｂ）に示すように、表面保護フィルム３９が電極パッド３２ｂに接触していない場合には、表面保護フィルム３９を剥がす際に静電気が発生しても、電極パッド３２ｂに静電気は帯電しにくいと考えられる。
【０２３８】
電極パッド３２ａに接続されたＭＯＳダイオード２６において絶縁破壊が生じており、電極パッド３２ｂに接続されたＭＯＳダイオード２６において絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【０２３９】
［第１１実施形態］
本発明の第１１実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図３３乃至図３６を用いて説明する。図３３は、本実施形態による半導体基板を示す平面図及び断面図である。図１乃至図３２に示す第１乃至第１０実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２４０】
本実施形態による半導体基板及び半導体装置の製造方法は、電極パッド３２ｃの中心部に導電体が存在していないことに主な特徴がある。
【０２４１】
図３３に示すように、導電膜５０ａ上には導電膜５０ｂが形成されている。導電膜５０ａは、ＭＯＳダイオード２６のゲート電極２４に接続されている。導電膜５０ｂの中央部には、開口部５２が形成されている。導電膜５０ａと導電膜５０ｂとにより電極パッド３２ｃが構成されている。導電膜５０ｂの中央部に開口部５２が形成されているため、電極パッド３２ｃの中央部には導電体が存在していない。開口部５２内には、絶縁体３６が存在している。
【０２４２】
モニタ部１４には、電極パッド３２ｃに接続されたＭＯＳダイオード２６と、電極パッド３２（図３参照）に接続されたＭＯＳダイオード２６とが形成されている。
【０２４３】
表面保護フィルム３９を剥がす際に電極パッド３２に静電気が帯電するのは、表面保護フィルム３９の一部が電極パッド３２に接触しているためであると考えられる。表面保護フィルム３９と電極パッド３２とが接触しやすいのは、電極パッド３２の中心部であると考えられる。本実施形態では、表面保護フィルム３９が接触しやすい部分である電極パッド３２ｃの中心部に導電体が存在していないため、表面保護フィルム３９が電極パッド３２ｃに電気的に接続されるのを防止することができる。このため、本実施形態によれば、表面保護フィルム３９を剥離する際に電極パッド３２ｃに静電気が帯電するのを防止することができる。
【０２４４】
中心部に導電体が存在する電極パッド３２ｃに接続されたＭＯＳダイオード２６において絶縁破壊が生じ、中心部に導電体が存在していない電極パッド３２ｃに接続されたＭＯＳダイオード２６において絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【０２４５】
次に、本実施形態による電極パッド３２ｃの形成方法を図３４乃至図３６を用いて説明する。図３４乃至図３６は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０２４６】
図３４（ａ）に示すように、層間絶縁膜２９上に、例えば膜厚５００ｎｍの導電膜５０ａを形成する。導電膜５０ａの材料としては、ＡｌとＣｕとＴｉとの合金を用いる。
【０２４７】
次に、図３４（ｂ）に示すように、フォトリソグラフィ技術を用い、導電膜５０をパターニングする。
【０２４８】
次に、全面に、例えばＣＶＤ法により膜厚３００ｎｍのシリコン酸化膜を形成する。次に、全面に、例えばスピンコート法により膜厚３００ｎｍのＳＯＧ膜を形成する。この後、必要に応じてＳＯＧ膜をエッチバックする。次に、全面に、例えばＣＶＤ法により膜厚３００ｎｍのシリコン酸化膜を形成する。こうして、シリコン酸化膜とＳＯＧ膜とシリコン酸化膜とから成る絶縁膜３６ａが形成される（図３４（ｃ）参照）。
【０２４９】
次に、図３５（ａ）に示すように、フォトリソグラフィ技術を用い、電極パッド５０ｃに達する開口部３８ａを形成する。開口部３８ａの平面形状は、例えば１００μｍ×１００μｍとする。
【０２５０】
次に、図３５（ｂ）に示すように、全面に、例えばスパッタ法により、膜厚１０００ｎｍの導電膜５０ｂを形成する。導電膜５０ｂの材料としては、例えばＡｌとＣｕとＴｉとの合金を用いる。
【０２５１】
次に、図３５（ｃ）に示すように、フォトリソグラフィ技術を用い、導電膜５０ｂをパターニングする。この際、導電膜５０ｂの中央部に開口部５２を形成する。開口部５２の平面形状は、例えば１．８μｍ×１．８μｍとする。導電膜５０ａと導電膜５０ｂとにより電極パッド３２ｃが構成される。
【０２５２】
次に、全面に、例えばＣＶＤ法により、膜厚２００ｎｍのシリコン酸化膜を形成する。この後、全面に、例えばＣＶＤ法により、膜厚５００ｎｍのシリコン窒化膜を形成する。こうして、シリコン酸化膜とシリコン窒化膜とから成るカバー膜（絶縁膜）３６が形成される（図３６（ａ）参照）。
【０２５３】
次に、フォトリソグラフィ技術を用い、カバー膜３６に電極パッド３２ｃに達する開口部３８ａを形成する。電極パッド３２ｃの中央に形成された開口部５２内には、絶縁体３６が埋め込まれることとなる。
【０２５４】
こうして、電極パッド３２ｃが形成される。
【０２５５】
［第１２実施形態］
本発明の第１２実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を図３７乃至図３９を用いて説明する。図３７は、本実施形態による半導体基板を示す平面図及び断面図である。図１乃至図３６に示す第１乃至第１１実施形態による半導体基板及び半導体装置の製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０２５６】
本実施形態による半導体基板及び半導体装置の製造方法は、電極パッド３２ｄの中央部に凸部５４が形成されていることに主な特徴がある。
【０２５７】
図３７に示すように、素子分離領域２０上には、凸部形成用のパターン５６が形成されている。
【０２５８】
凸部形成用のパターン５６が形成された素子分離領域２０上には、絶縁膜２９が形成されている。凸部形成用パターン５６の上方においては、絶縁膜２９の表面に凸部が形成されている。
【０２５９】
絶縁膜２９上には、電極パッド３２ｄが形成されている。電極パッド３２ｄの中心部は、凸部形成用パターン５６の上方に位置している。電極パッド３２ｄの中心部が凸部形成用パターン５６の上方に位置しているため、電極パッド３２ｄの中心部には凸部５４が形成されている。
【０２６０】
モニタ部１４には、電極パッド３２ｄに接続されたＭＯＳダイオード２６と、電極パッド３２（図３参照）に接続されたＭＯＳダイオード２６とが形成されている。
【０２６１】
表面保護フィルム３９を剥がす際に電極パッド３２に静電気が帯電するのは、表面保護フィルム３９の一部が電極パッド３２に接触しているためであると考えられる。本実施形態では、電極パッド３２ｃの中央部に凸部５４が形成されているため、表面保護フィルム３９が電極パッド３２ｄに接触しやすくなっている。このため、本実施形態によれば、表面保護フィルム３９を剥離する際に電極パッド３２ｄに静電気が帯電しやすくなっている。
【０２６２】
中心部に凸部５４が存在する電極パッド３２ｄに接続されたＭＯＳダイオード２６において絶縁破壊が生じ、中心部に凸部５４が存在していない電極パッド３２に接続されたＭＯＳダイオード２６において絶縁破壊が生じていない場合には、表面保護フィルム３９を剥離する際に生じた過大な静電気に起因して絶縁破壊が生じたと判断することができる。
【０２６３】
次に、電極パッド３２ｄの形成方法を図３８及び図３９を用いて説明する。図３８及び図３９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
【０２６４】
図３８（ａ）に示すように、全面に、膜厚３００ｎｍのポリシリコン膜５６を形成する。
【０２６５】
次に、図３８（ｂ）に示すように、フォトリソグラフィ技術を用い、ポリシリコン膜５６をパターニングする。これにより、ポリシリコンより成る凸部形成用パターン５６が形成される。凸部形成用パターン５６の平面形状は、例えば５μｍ×５μｍとする。
【０２６６】
次に、例えばＣＶＤ法により膜厚３００ｎｍのシリコン酸化膜を形成する。次に、例えばスピンコート法により、膜厚３００ｎｍのＳＯＧ膜を形成する。この後、必要に応じて、ＳＯＧ膜をエッチバックする。次に、例えばＣＶＤ法により、膜厚３００ｎｍのシリコン酸化膜を形成する。こうして、シリコン酸化膜とＳＯＧ膜とシリコン酸化膜とから成る層間絶縁膜２９が形成される（図３８（ｃ）参照）。
【０２６７】
次に、図３８（ｄ）に示すように、全面に、例えばスパッタ法により、膜厚１０００ｎｍの導電膜３２を形成する。導電膜３２の材料としては、例えばＡｌとＣｕとＴｉとの合金を用いる。
【０２６８】
次に、図３９（ａ）に示すように、フォトリソグラフィ技術を用い、導電膜３２をパターニングする。これにより、導電膜３２より成る電極パッド３２ｃが形成される。電極パッド３２ｃの中央部は凸部形成用パターン５６の上方に位置するため、電極パッド３２ｃの中央部には凸部５４が形成される。
【０２６９】
次に、図３９（ｂ）に示すように、全面に、例えばＣＶＤ法により、膜厚２００ｎｍのシリコン酸化膜を形成する。この後、全面に、例えばＣＶＤ法により、膜厚５００ｎｍのシリコン窒化膜を形成する。こうして、シリコン酸化膜とシリコン窒化膜とから成るカバー膜（絶縁膜）３６が形成される。
【０２７０】
次に、フォトリソグラフィ技術を用い、カバー膜３６に電極パッド３２ｄに達する開口部３８ａを形成する。
【０２７１】
こうして、電極パッド３２ｄが形成される。
【０２７２】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０２７３】
例えば、Ｐ型の半導体ウェハ１０にＮ型のウェル１６を形成したが、Ｎ型の半導体ウェハにＰ型のウェルを形成してもよい。
【０２７４】
また、上記実施形態では、ＭＯＳダイオードを形成する場合例に説明したが、絶縁破壊が生じているか否かを測定するための素子はＭＯＳダイオードに限定されるものではない。半導体ウェハ１０上に絶縁膜２２を介して形成された電極２４を有する素子を適宜形成すればよい。
【０２７５】
以上詳述したとおり、本発明の特徴をまとめると以下の通りである。
【０２７６】
（付記１）
半導体ウェハの中央付近の第１の領域内に形成された第１のモニタ部であって、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部と、
前記第１の領域と異なる第２の領域内に形成された第２のモニタ部であって、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部と
を有することを特徴とする半導体基板。
【０２７７】
（付記２）
付記１記載の半導体基板において、
前記第１の素子は、前記半導体ウェハ内に形成された第１のウェルに形成されており、
前記第２の素子は、前記半導体ウェハ内に形成された第２のウェルに形成されている
ことを特徴とする半導体基板。
【０２７８】
（付記３）
付記２記載の半導体基板において、
前記第１のモニタ部は、前記第１のウェルに電気的に接続された第３の電極パッドを更に有し、
前記第２のモニタ部は、前記第２のウェルに電気的に接続された第４の電極パッドを更に有する
ことを特徴とする半導体基板。
【０２７９】
（付記４）
付記１乃至３のいずれかに記載の半導体基板において、
前記第１のモニタ部は、複数の前記第１の素子を有しており、
前記第２のモニタ部は、複数の前記第２の素子を有している
ことを特徴とする半導体基板。
【０２８０】
（付記５）
付記４記載の半導体基板において、
前記複数の第１の素子は、前記第１の電極と前記半導体ウェハとが前記第１の絶縁膜を介して対向している部分の面積が互いに異なっており、
前記複数の第２の素子は、前記第２の電極と前記半導体ウェハとが前記第２の絶縁膜を介して対向している部分の面積が互いに異なっている
ことを特徴とする半導体基板。
【０２８１】
（付記６）
付記４記載の半導体基板において、
前記複数の第１の素子は、前記第１の電極と前記半導体ウェハとが前記第１の絶縁膜を介して対向している部分における、前記第１の電極の幅が互いに異なっており、
前記複数の第２の素子は、前記第２の電極と前記半導体ウェハとが前記第２の絶縁膜を介して対向している部分における、前記第２の電極の幅が互いに異なっている
ことを特徴とする半導体基板。
【０２８２】
（付記７）
付記４記載の半導体基板において、
前記複数の第１の素子は、前記第１の電極と前記半導体ウェハとが前記第１の絶縁膜を介して対向している部分における、前記第１の電極の長さが互いに異なっており、
前記複数の第２の素子は、前記第２の電極と前記半導体ウェハとが前記第２の絶縁膜を介して対向している部分における、前記第２の電極の長さが互いに異なっている
ことを特徴とする半導体基板。
【０２８３】
（付記８）
付記２記載の半導体基板において、
前記第１のモニタ部は、複数の前記第１の素子を有しており、
前記第２のモニタ部は、複数の前記第２の素子を有しており、
前記複数の第１のモニタ部は、共通の前記第１のウェルに形成されており、
前記複数の第２のモニタ部は、共通の前記第２のウェルに形成されている
ことを特徴とする半導体基板。
【０２８４】
（付記９）
付記４記載の半導体基板において、
前記第１の絶縁膜は、前記半導体ウェハ表面に形成された素子分離領域により画定された第１の素子領域に形成されており、
前記第２の絶縁膜は、前記半導体ウェハ表面に形成された前記素子分離領域により画定された第２の素子領域に形成されており、
前記複数の第１の電極が、前記第１の素子領域に交差するように形成されており、
前記複数の第２の電極が、前記第２の素子領域に交差するように形成されている
ことを特徴とする半導体基板。
【０２８５】
（付記１０）
付記１乃至３のいずれかに記載の半導体基板において、
前記第１の素子は、前記第１の電極と、前記第１の電極に電気的に接続された複数の前記第１の電極パッドとを有しており、
前記第２の素子は、前記第２の電極と、前記第２の電極に電気的に接続された複数の前記第２の電極パッドとを有している
ことを特徴とする半導体基板。
【０２８６】
（付記１１）
付記４記載の半導体基板において、
前記半導体ウェハ上に、前記第１のモニタ部及び前記第２のモニタ部を覆うように形成された絶縁膜を更に有し、
前記絶縁膜には、前記複数の第１の電極パッドにそれぞれ達し、大きさが互いに異なる複数の第１の開口部と、前記複数の前記第２の電極パッドにそれぞれ達し、大きさが互いに異なる複数の第２の開口部とが形成されている
ことを特徴とする半導体基板。
【０２８７】
（付記１２）
付記１乃至１１のいずれかに記載の半導体基板において、
前記第１の電極パッドの中央部及び前記第２の電極パッドの中央部に導電体が存在していない
ことを特徴とする半導体基板。
【０２８８】
（付記１３）
付記１乃至１１のいずれかに記載の半導体基板において、
前記第１の電極パッドの中央部及び前記第２の電極パッドの中央部に、それぞれ凸部が形成されている
ことを特徴とする半導体基板。
【０２８９】
（付記１４）
半導体ウェハの第１の面の中央付近の第１の領域内に、前記半導体ウェハ上に第１の絶縁膜を介して形成された第１の電極を有する第１の素子と；前記第１の電極に電気的に接続された第１の電極パッドとを有する第１のモニタ部を形成するとともに、前記第１の領域と異なる第２の領域内に、前記半導体ウェハ上に第２の絶縁膜を介して形成された第２の電極を有する第２の素子と；前記第２の電極に電気的に接続された第２の電極パッドとを有する第２のモニタ部を形成する第１の工程と、
前記半導体ウェハの前記第１の面に、前記半導体ウェハの前記第１の面を保護する表面保護フィルムを貼り付ける第２の工程と、
前記第１のモニタ部が形成されている領域と前記第２のモニタ部が形成されている領域とを含む領域の前記表面保護フィルム上に、前記表面保護フィルムを剥離するための剥離用フィルムを貼り付け、前記表面保護フィルムを前記剥離用フィルムを用いて前記半導体ウェハの前記第１の面から剥離する第３の工程と、
前記第１の素子と前記第２の素子について絶縁破壊が生じているか否かの測定を行う第４の工程と
を有することを特徴とする半導体装置の製造方法。
【０２９０】
（付記１５）
付記１４記載の半導体装置の製造方法において、
前記第２の工程と前記第３の工程との間に、前記半導体ウェハの第２の面を研磨する第５の工程を更に有する
ことを特徴とする半導体装置の製造方法。
【０２９１】
（付記１６）
付記１４又は１５記載の半導体装置の製造方法において、
前記第４の工程では、前記第１の素子と前記第２の素子の両方に絶縁破壊が生じている場合には、前記表面保護フィルムを前記半導体ウェハの前記第１の面から剥離する際に生じた静電気に起因して絶縁破壊が生じたと判断する
ことを特徴とする半導体装置の製造方法。
【０２９２】
（付記１７）
付記１６記載の半導体装置の製造方法において、
前記第１の工程では、前記半導体ウェハの前記第１の面のうちの前記剥離用フィルムが貼り付けられる予定の領域以外の領域内に、前記半導体ウェハ上に第３の絶縁膜を介して形成された第３の電極を有する第３の素子と；前記第３の電極に電気的に接続された第３の電極パッドとを有する第３のモニタ部を更に形成し、
第４の工程では、前記第１の素子と前記第２の素子の両方に絶縁破壊が生じており、かつ、前記第３の素子に絶縁破壊が生じていない場合に、前記表面保護フィルムを前記半導体ウェハの前記第１の面から剥離する際に生じた静電気に起因して絶縁破壊が生じたと判断する
ことを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【０２９３】
【図１】本発明の第１実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す平面図である。
【図２】本発明の第１実施形態による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その１）である。
【図３】本発明の第１実施形態による半導体基板を示す平面図及び断面図である。
【図４】剥離用フィルムを用いて半導体ウェハ表面から表面保護フィルムを剥がし始める状態を示す平面図及び側面図である。
【図５】剥離用フィルムを用いて表面保護フィルムを剥離する際における表面保護フィルムの電位変化の例を示すグラフである。
【図６】表面保護フィルムを剥離する際に比較的大きな静電気が生ずる虞のある領域及びプラズマによるダメージが加わる虞のある領域を示す概念図である。
【図７】本発明の第１実施形態の変形例（その１）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その１）である。
【図８】本発明の第１実施形態の変形例（その１）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その２）である。
【図９】本発明の第１実施形態の変形例（その２）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その１）である。
【図１０】本発明の第１実施形態の変形例（その２）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その２）である。
【図１１】本発明の第１実施形態の変形例（その３）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その１）である。
【図１２】本発明の第１実施形態の変形例（その３）による半導体基板及びその半導体基板を用いた半導体装置の製造方法を示す工程図（その２）である。
【図１３】本発明の第２実施形態による半導体基板を示す平面図である。
【図１４】本発明の第２実施形態による半導体基板を示す断面図である。
【図１５】本発明の第３実施形態による半導体基板を示す平面図である。
【図１６】本発明の第３実施形態の変形例による半導体基板を示す平面図である。
【図１７】本発明の第４実施形態による半導体基板を示す平面図である。
【図１８】本発明の第４実施形態の変形例による半導体基板を示す平面図である。
【図１９】本発明の第５実施形態による半導体基板を示す平面図である。
【図２０】本発明の第５実施形態の変形例による半導体基板を示す平面図である。
【図２１】本発明の第６実施形態による半導体基板を示す平面図である。
【図２２】本発明の第６実施形態の変形例（その１）による半導体基板を示す平面図である。
【図２３】本発明の第６実施形態の変形例（その２）による半導体基板を示す平面図である。
【図２４】本発明の第７実施形態による半導体基板を示す平面図である。
【図２５】本発明の第７実施形態の変形例による半導体基板を示す平面図である。
【図２６】本発明の第８実施形態による半導体基板を示す平面図である。
【図２７】本発明の第９実施形態による半導体基板を示す平面図である。
【図２８】本発明の第９実施形態による半導体基板を示す断面図である。
【図２９】本発明の第９実施形態の変形例（その１）による半導体基板を示す平面図である。
【図３０】本発明の第９実施形態の変形例（その２）による半導体基板を示す平面図である。
【図３１】本発明の第１０実施形態による半導体基板を示す平面図である。
【図３２】本発明の第１０実施形態による半導体基板を示す断面図である。
【図３３】本発明の第１１実施形態による半導体基板を示す平面図及び断面図である。
【図３４】本発明の第１１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３５】本発明の第１１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図３６】本発明の第１１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。
【図３７】本発明の第１２実施形態による半導体基板を示す平面図及び断面図である。
【図３８】本発明の第１２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図３９】本発明の第１２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【符号の説明】
【０２９４】
１０…半導体ウェハ
１２…領域
１４…モニタ部
１６…ウェル
１８…素子領域
１９…素子領域
２０…素子分離領域
２２…ゲート絶縁膜
２４…ゲート電極
２６…ＭＯＳダイオード
２８…コンタクト層
２９…層間絶縁膜
３０…コンタクトホール
３２…電極パッド
３４…電極パッド
３６…カバー膜
３８…開口部
３９…表面保護フィルム
４０…剥離用フィルム
４２…半導体チップ
４４…配線
４６…抵抗
４８…配線
５０…導電膜
５２…開口部
５４…凸部
５６…凸部形成用パターン
【図１】
2006041146.tif 000003
【図２】
2006041146.tif 000004
【図３】
2006041146.tif 000005
【図４】
2006041146.tif 000006
【図５】
2006041146.tif 000007
【図６】
2006041146.tif 000008
【図７】
2006041146.tif 000009
【図８】
2006041146.tif 000010
【図９】
2006041146.tif 000011
【図１０】
2006041146.tif 000012
【図１１】
2006041146.tif 000013
【図１２】
2006041146.tif 000014
【図１３】
2006041146.tif 000015
【図１４】
2006041146.tif 000016
【図１５】
2006041146.tif 000017
【図１６】
2006041146.tif 000018
【図１７】
2006041146.tif 000019
【図１８】
2006041146.tif 000020
【図１９】
2006041146.tif 000021
【図２０】
2006041146.tif 000022
【図２１】
2006041146.tif 000023
【図２２】
2006041146.tif 000024
【図２３】
2006041146.tif 000025
【図２４】
2006041146.tif 000026
【図２５】
2006041146.tif 000027
【図２６】
2006041146.tif 000028
【図２７】
2006041146.tif 000029
【図２８】
2006041146.tif 000030
【図２９】
2006041146.tif 000031
【図３０】
2006041146.tif 000032
【図３１】
2006041146.tif 000033
【図３２】
2006041146.tif 000034
【図３３】
2006041146.tif 000035
【図３４】
2006041146.tif 000036
【図３５】
2006041146.tif 000037
【図３６】
2006041146.tif 000038
【図３７】
2006041146.tif 000039
【図３８】
2006041146.tif 000040
【図３９】
2006041146.tif 000041