(57)【要約】【課題】  製造効率を向上できる半導体装置および半導体装置の製造方法を提供すること。【解決手段】  半導体装置２１は、半導体基板１に形成された貫通孔の内側面を被覆する側壁絶縁膜４と、貫通孔内に位置する充填部６ａと貫通孔外に位置する接続部６ｂとを有する導体６を備える。半導体基板１の主面上に、半導体基板１の貫通孔に連通する貫通孔を各々有する電極パッド５と金属被膜８とを備える。半導体基板１の裏面に、導体６に接続された裏面配線１６を備え、この裏面配線１６にバンプ１７が接続されている。金属被膜８は、導体の接続部６ｂをマスクとしてパターニングされたものであり、この金属被膜８の外周縁と接続部６ｂの外周縁は略同一の平面形状を有する。【選択図】図８
2006108520.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主面から裏面に連なる貫通孔と、
上記貫通孔の内側面を被覆する側壁絶縁膜と、
上記貫通孔内に位置する充填部と、この充填部に連なると共に上記貫通孔外に位置する接続部とを有する導体と、
上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成された電極パッドと、
上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成されていると共に、上記電極パッドの少なくとも一部を被覆する金属被膜とを備え、
上記導体の接続部の一部は上記金属被膜に接触しており、
上記導体の接続部の外周縁と上記金属被膜の外周縁は、略同一の平面形状を有することを特徴とする半導体装置。
【請求項２】
半導体基板の主面上に電極パッドを形成する工程と、
上記半導体基板の主面側に、上記電極パッドの少なくとも一部を被覆する金属被覆を形成する工程と、
上記金属被膜に貫通孔を形成する工程と、
上記電極パッドに、上記金属被膜の貫通孔に連なる貫通孔を形成する工程と、
上記半導体基板に、上記電極パッドの貫通孔に連なると共に、主面から裏面側に向かう非貫通孔を形成する工程と、
上記非貫通孔の内側面に、側壁絶縁膜を形成する工程と、
上記非貫通孔内の充填部と、上記非貫通孔外の接続部とを有する導体を形成する工程と、
上記導体の接続部をマスクとして上記金属被膜の一部を除去する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
上記金属被膜上に、エッチングレジストを塗布する工程と、
上記エッチングレジストに、平面視において上記電極パッドと金属被覆とが重なる位置に開口を形成する工程とを備え、
上記金属被膜および電極パッドの貫通孔は、上記エッチングレジストの開口を介して形成し、
上記半導体基板の非貫通孔は、上記エッチングレジストの開口を介して形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話等の携帯情報機器に代表される電子機器の小形化および軽量化の要求に伴って、電子機器に用いられる半導体装置の小形化および高密度化が図られている。この目的のために、複数の半導体装置を積層した積層型半導体モジュールが提案されている。
【０００３】
図１０は、従来の半導体装置を用いて形成された積層型半導体モジュールを示す断面図である。この半導体モジュール１２０は、複数の半導体装置１２１，１２２，１２３，１２４が積み重ねられて、バンプ１１７によって互いに接続されている。上記複数の半導体装置１２１，１２２，１２３，１２４は、半導体基板１０１，１０２，１０３，１０４を貫通して主面側と裏面側を電気的に接続する貫通電極１１１を備える。この貫通電極１１１は、側壁絶縁膜４によって上記半導体基板１０１，１０２，１０３，１０４と絶縁されている。
【０００４】
上記半導体装置の製造方法の第１の従来技術として、図１１のフローチャートに示すような方法が提案されている（特開２００３−２７３１０６号公報：特許文献１参照）。まず、半導体基板の主面にマスクを形成し（ステップＳ１０１）、このマスクの開口を介したエッチングにより非貫通孔を形成し（ステップＳ１０２）する。続いて、上記非貫通孔の内側面及び底面に側壁絶縁膜を形成し（ステップＳ１０３）、この後、非貫通孔形成用のマスクを除去する（ステップＳ１０４）。次に、上記側壁絶縁膜が形成された非貫通孔の内側に、スパッタリング等でシード層を形成し（ステップＳ１０５）、その上に、めっきレジストを形成する（ステップＳ１０６）。このめっきレジストが配置されていない部分に、電解めっきによってＣｕを形成する（ステップＳ１０７）。この工程により、上記非貫通孔内にＣｕが埋め込まれる。この後、上記めっきレジストを剥離し（ステップＳ１０８）、続いて、上記シード層の不要部分をエッチングで除去する（ステップ１０９）。この後、上記半導体基板の裏面を研磨等により後退させ（ステップＳ１１０）、Ｃｕを裏面側に露出させて貫通電極を得る。この半導体基板の裏面に、感光性樹脂材料を用いてフォトリソグラフィ技術によって裏面絶縁膜を形成し（ステップＳ１１１）、この裏面絶縁膜の開口を介して上記貫通電極に接続する裏面配線を形成して（ステップＳ１１２）、半導体装置が完成する。
【０００５】
また、上記貫通電極を形成する第２の従来技術として、半導体基板の主面に形成した非貫通孔に導電ペーストを充填する方法がある（例えば、特開平１０−２２３８３３号公報：特許文献２参照）。この従来技術は、非貫通孔に導電ペーストを充填後、半導体基板の主面上に金属被膜をスパッタリング等によって形成する。そして、上記半導体基板の主面上に形成された電極パッドと、上記導電ペーストで形成した導体とを連絡するキャップ配線となる部分以外の部分について、上記金属被膜を除去する。この後、第１の従来技術と同様に、半導体基板の裏面を後退させて導体を露出して、貫通電極を形成する。そして、上記半導体基板の裏面に裏面絶縁膜を形成し、この裏面絶縁膜の開口を介して上記貫通電極に接続する裏面配線を形成して、半導体装置が完成する。
【０００６】
しかしながら、上記従来の半導体装置の製造方法には、以下に示すような問題点がある。
【０００７】
すなわち、第１の従来技術では、めっきレジストを形成する場合、感光性樹脂材料を塗布、露光および現像してレジストパターンを形成する工程が必要である。
【０００８】
また、第２の従来技術では、導電ペーストと電極パッドとを連絡するキャップ配線を形成する際に、半導体基板の主面上の不要な金属被膜を除去するためには、感光性樹脂材料を用いてエッチングレジストを形成することが必要である。
【０００９】
また、第１および第２の従来技術のいずれも、半導体基板の主面に非貫通孔を形成する工程と、裏面絶縁膜を形成する工程において、感光性樹脂材料に対するフォトリソグラフィを行う必要がある。
【００１０】
したがって、第１および第２の従来技術のいずれも、少なくとも３回のフォト工程が必要であるので、半導体装置の製造方法における工程数が比較的多くて、半導体装置の製造効率が比較的悪いという問題がある。
【特許文献１】特開２００３−２７３１０６号公報
【特許文献２】特開平１０−２２３８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明の課題は、製造効率を向上できる半導体装置および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の半導体装置は、
半導体基板の主面から裏面に連なる貫通孔と、
上記貫通孔の内側面を被覆する側壁絶縁膜と、
上記貫通孔内に位置する充填部と、この充填部に連なると共に上記貫通孔外に位置する接続部とを有する導体と、
上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成された電極パッドと、
上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成されていると共に、上記電極パッドの少なくとも一部を被覆する金属被膜とを備え、
上記導体の接続部の一部は上記金属被膜に接触しており、
上記導体の接続部の外周縁と上記金属被膜の外周縁は、略同一の平面形状を有することを特徴としている。
【００１３】
上記構成によれば、上記電極パッドは、上記金属被膜を介して導体の接続部に電気的に接続され、この導体の接続部に連なる充填部によって、半導体基板の裏面側に電気的に接続可能になる。なお、上記電極パッドは、上記半導体基板の主面上に形成された例えば半導体素子の電極パッドである。また、上記金属被膜は、１層で形成されても、複数層で形成されてもよい。
【００１４】
上記導体の接続部の外周縁と上記金属被膜の外周縁は、略同一の平面形状を有し、上記導体の接続部をマスクとして金属被膜がパターニングされている。したがって、上記金属被膜のパターニングのためのエッチングレジストを形成する工程を削除できるので、この半導体装置は従来よりも少ない工程で製造できる。その結果、半導体装置の製造効率を向上できる。特に、この半導体装置を複数個積層して積層型の半導体モジュールを構成した場合、この半導体モジュール全体の製造工程を大幅に削減できて、製造効率を大幅に向上できる。
【００１５】
本発明の半導体装置の製造方法は、
半導体基板の主面上に電極パッドを形成する工程と、
上記半導体基板の主面側に、上記電極パッドの少なくとも一部を被覆する金属被覆を形成する工程と、
上記金属被膜に貫通孔を形成する工程と、
上記電極パッドに、上記金属被膜の貫通孔に連なる貫通孔を形成する工程と、
上記半導体基板に、上記電極パッドの貫通孔に連なると共に、主面から裏面側に向かう非貫通孔を形成する工程と、
上記非貫通孔の内側面に、側壁絶縁膜を形成する工程と、
上記非貫通孔内の充填部と、上記非貫通孔外の接続部とを有する導体を形成する工程と、
上記導体の接続部をマスクとして上記金属被膜の一部を除去する工程と
を備えることを特徴としている。
【００１６】
上記構成によれば、半導体基板の主面上に電極パッドが形成される。この電極パッドは、例えば、上記半導体基板の主面上に形成された半導体素子の電極パッドである。上記半導体基板の主面側に、上記電極パッドの少なくとも一部を被覆する金属被覆が形成される。この金属被覆は、１層で形成されても、複数層で形成されてもよい。上記金属被膜に貫通孔が形成され、上記電極パッドに、上記金属被膜の貫通孔に連なる貫通孔が形成される。上記半導体基板に、上記電極パッドの貫通孔に連なると共に、主面から裏面側に向かう非貫通孔が形成される。上記非貫通孔の内側面に、側壁絶縁膜が形成される。上記非貫通孔内の充填部と、上記非貫通孔外の接続部とを有する導体が形成される。上記導体の接続部をマスクとして、上記金属被膜の一部が除去される。これにより、金属被膜の一部を除去するための例えばエッチングマスクを形成する工程が削除できるから、従来よりも少ない工程数で半導体装置を製造できる。
【００１７】
一実施形態の半導体装置の製造方法は、
上記金属被膜上に、エッチングレジストを塗布する工程と、
上記エッチングレジストに、平面視において上記電極パッドと金属被覆とが重なる位置に開口を形成する工程とを備え、
上記金属被膜および電極パッドの貫通孔は、上記エッチングレジストの開口を介して形成し、
上記半導体基板の非貫通孔は、上記エッチングレジストの開口を介して形成する。
【００１８】
上記実施形態によれば、上記金属被膜上に、エッチングレジストが塗布され、このエッチングレジストに、平面視において上記電極パッドと金属被覆とが重なる位置に開口が形成される。この開口を介して、上記金属被膜および電極パッドの貫通孔が形成され、さらに、上記半導体基板の非貫通孔が形成される。このように、１つのエッチングレジストを用いて、上記金属被膜および電極パッドの貫通孔と、上記半導体基板の非貫通孔とを形成するので、効率良く半導体装置を製造できる。
【発明の効果】
【００１９】
以上のように、本発明の半導体装置は、半導体基板の主面から裏面に連なる貫通孔と、上記貫通孔の内側面を被覆する側壁絶縁膜と、上記貫通孔内に位置する充填部と、この充填部に連なると共に上記貫通孔外に位置する接続部とを有する導体と、上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成された電極パッドと、上記半導体基板の主面側、かつ、上記貫通孔の開口の近傍に形成されていると共に、上記電極パッドの少なくとも一部を被覆する金属被膜とを備え、上記導体の接続部の一部は上記金属被膜に接触しており、上記導体の接続部の外周縁と上記金属被膜の外周縁は、略同一の平面形状を有するので、上記接続部をマスクとして金属被膜をパターニングできる。したがって、上記金属被膜のパターニングのためのエッチングレジストを形成する工程を削除できるので、この半導体装置は従来よりも少ない工程で製造できて、従来よりも製造効率を向上できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を図示の実施の形態により詳細に説明する。
【００２１】
図１Ａは、本発明の実施形態の半導体装置の製造方法を示すフローチャートであり、図１Ｂは、図１Ａに示したフローチャート中のステップＳ２およびステップＳ９の詳細工程を示すフローチャートである。図１Ａおよび１Ｂの各工程について、以下、図２Ａ乃至８の断面図を参照しながら詳細に説明する。
【００２２】
図２Ａ乃至２Ｃは、半導体基板１の主面側の電極パッド５上に、金属被膜８ａ，８ｂとエッチングレジスト９を形成する工程を説明する断面図である。これらの工程は、図１Ａのフローチャートにおいて、金属被膜形成工程（ステップＳ１）と穿孔用マスク形成工程（ステップＳ２）に相当する。
【００２３】
まず、図２Ａに示すように、半導体基板１上に、電極パッド５と表面絶縁膜２を形成する。上記電極パッド５は１辺が１２０μｍの矩形であり、ＡｌＣｕから成る。上記表面絶縁膜２はＳｉＯ２から成り、上記電極パッド５の一部を覆うと共に、上記電極パッド５を臨む１辺が１１５μｍの矩形の開口部を有している。
【００２４】
次に、図２Ｂに示すように、金属被膜８ａ，８ｂを、この順に、上記表面絶縁膜２と電極パッド５上に形成する。上記金属被膜８ａ，８ｂは、スパッタリングによって形成する。まず、スパッタリング装置を用いて、０．１μｍの厚さのＴｉＷ膜からなる金属被膜８ａを半導体基板１の主面上に形成し、次に、スパッタリング装置のターゲットを換えて、１μｍの厚さのＣｕ膜からなる金属被膜８ｂを形成する。
【００２５】
次に、図２Ｃに示すように、エッチングレジスト９を上記金属被膜８ｂの上に形成する。このエッチングレジスト９は、半導体基板１の主面上の全体にスピンコートにより感光性樹脂材料を塗布し、露光、現像、硬化の工程を経て、電極パッド５の上方が開口するように形成する。上記エッチングレジスト９の厚みは８μｍであり、電極パッド５の上方に形成された開口は直径８０μｍの略円形である。上記エッチングレジスト９を形成する工程では、図１Ｂのフローチャートのうち、レジスト塗布（ステップＳ１１）、露光（ステップＳ１３）、現像（ステップＳ１４）、キュア（硬化）（ステップＳ１５）の工程が行われる。
【００２６】
図３Ａおよび３Ｂは、半導体基板１に非貫通孔３を形成する工程を説明する断面図である。これらの工程は、図１Ａのフローチャートにおいて、非貫通孔形成（ＲＩＥ）工程（ステップＳ３）に相当する。
【００２７】
続いて、図３Ａに示すように、エッチングレジスト９を遮蔽にして、このエッチングレジスト９の開口を介して、Ｃｕエッチング液を用いて金属被膜８ｂの一部をエッチングし、ＴｉＷエッチング液を用いて金属被膜８ａの一部をエッチングし、Ａｌエッチング液を用いて電極パッド５の一部をエッチングする。
【００２８】
次に、図３Ｂに示すように、上記エッチングレジスト９の開口を介して、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法を用いて、上記半導体基板１に非貫通孔３を形成する。ＲＩＥにはエッチングガスとしてＳＦ６ガスを用いる。また、デポジションガスとしてＯ２ガスを混入し、エッチングレートの遅い酸化物を非貫通孔３の内側面に形成しながら半導体基板１のエッチングを行った。Ｏ２ガスの代わりにＣＦ４やＣ４Ｆ８などのフッ化炭素ガスをデポジションガスとして用いて、エッチング工程とデポジション工程とを交互に行っても良い。
【００２９】
図３Ｂの断面図において、ＲＩＥにより半導体基板１に形成された非貫通孔３の形状は、直径が約８０μｍの略円形の開口と、直径が約７０μｍの略円形の底面とを有して深さが約１００μｍの概略筒状である。
【００３０】
図４Ａおよび４Ｂは、非貫通孔３に側壁絶縁膜４を形成し、その後でエッチングレジスト９を除去する工程を説明する断面図である。これら工程は、図１Ａのフローチャートにおいて、側壁絶縁膜塗布・硬化工程（ステップＳ４）および穿孔用マスク剥離工程（ステップＳ５）に相当する。
【００３１】
まず、図４Ａに示すように、印刷法によって、側壁絶縁膜４を、非貫通孔３の内側面と、電極パッド５、金属被膜８ａ、８ｂおよびエッチングレジスト９の貫通孔の内側面とに形成する。上記側壁絶縁膜４の材料は、フィラーを含有したエポキシ材料である。また、スプレーコート法等によって半導体基板１の主面側から感光性樹脂材料を塗布し、露光、現像、硬化プロセスを行って側壁絶縁膜４を形成してもよい。
【００３２】
次に、図４Ｂに示すように、エッチングレジスト９を剥離剤によって除去する。
【００３３】
図５Ａおよび５Ｂは、導体６を形成する工程と、金属被膜８ａ，８ｂをパターニングする工程とを説明する断面図である。これらの工程は、図１のフローチャートにおいて、導電ペースト充填・硬化工程（ステップＳ６）と、金属被膜エッチング工程（ステップＳ７）に相当する。
【００３４】
まず、図５Ａに示すように、銀粒子を含んだ導電ペーストを、印刷法によって非貫通孔３内に充填すると共に、上記非貫通孔３外の上記金属被膜８ａ，８ｂの表面の一部に配置する。上記導電ペーストが充填・配置された半導体基板１を、１５０℃に保持したオーブンに１時間入れて上記導電ペーストを硬化させて、導体６を形成する。これにより、上記非貫通孔３内に導体の充填部６ａが形成され、上記金属被膜８ａ，８ｂ上に導体の接続部６ｂが形成される。上記導体の接続部６ｂは、半導体基板１の主面上において、一辺が約１２０μｍの略矩形となり、厚みは約１５μｍであった。このとき、金属被膜８ｂの表面を予め酸化膜除去剤によって処理することにより、金属被膜８ｂと導電ペーストとの接触抵抗を小さくしておくのが好ましい。
【００３５】
次に、図５Ｂに示すように、上記導体の接続部６ｂをマスクにして、Ｃｕに対するエッチャント液を用いて、金属被膜８ａの一部をエッチングし、さらに、ＴｉＷに対するエッチャント液を用いて金属被膜８ｂの一部をエッチングする。ここで、上記導体６は、銀粒子と、この銀粒子を保持する樹脂材料とで形成されており、また、この導体の接続部６ｂは、金属被膜８ａ，８ｂ上において十分な厚さを有している。したがって、上記導体の接続部６ｂは、Ｃｕに対するエッチャントと、ＴｉＷに対するエッチャントとに対して、マスクとして働くことが可能になっている。これにより、上記金属被膜８ａ，８ｂの一部をエッチングするためのエッチングレジストが不要になるので、従来よりも半導体装置の製造工程を少なくできて、製造効率を向上することができる。
【００３６】
図６Ａおよび６Ｂは、半導体基板１の裏面を後退させ、導体の充填部６ａを半導体基板１の裏面側に露出させて貫通電極を形成する工程を説明する断面図である。この工程は、図１のフローチャートにおいて、裏面研磨工程（ステップＳ８）に相当する。
【００３７】
まず、図６Ａに示すように、半導体基板１の主面側を保護シート３１によって支持部材３２に貼り付ける。その後、図６Ｂに示すように、半導体基板１の裏面を研磨により後退させて、上記導体の充填部６ａを露出させることにより、貫通電極が得られる。この工程により、半導体基板１の厚さを約８０μｍにする。この後、上記保護シート３１が貼り付けられた状態で、上記支持部材３２から半導体基板１を取り外す。
【００３８】
図７は、半導体基板１の裏面に配線を形成する工程を説明する断面図である。この工程は、図１のフローチャートにおいて、裏面絶縁膜形成工程（ステップＳ９）に相当する。
【００３９】
まず、図７Ａに示すように、半導体基板１の裏面（上記保護シート３１が貼り付けられた側と逆側の面）に、感光性樹脂材料をスピンコート法により塗布し、プリベーク、露光、現像および硬化の工程を行って、裏面絶縁膜１５を形成する。裏面絶縁膜１５には、導体の充填部６ａの一部を露出するように開口部を設ける。この開口部は、直径が３０μｍの円形である。
【００４０】
引き続いて、半導体基板１の裏面全体にスパッタリングによってＴｉ、Ｃｕのシード層を形成する。そして、半導体基板１の裏面に、めっき用レジスト材料を塗布し、プリベーク、露光、現像のプロセスを経て、めっき用レジストを形成する。このめっき用レジストの開口部を介して、電解めっき法によりＣｕ膜を形成する。この後、めっき用レジストを剥離し、ウェットエッチングによってシード層のＣｕ、Ｔｉを除去して、図７Ｂに示すような導体の充填部６ａに接する裏面配線１６を形成する。
【００４１】
図８は、本発明の実施形態の半導体装置２１の構造を説明する断面図である。この半導体装置２１は、図７Ｂの断面図に示す構造を形成した後、裏面配線１６の表面にバンプ１７を形成し、半導体基板１を保護シート３１から剥離し、ダイシング工程でチップに分割されて形成される。上記バンプ１７は、ＳｎＡｇＣｕはんだボールを用いて形成する。なお、上記バンプ１７を導電ペーストで形成してもよい。
【００４２】
ここで、本実施形態の半導体装置の製造方法と、従来の半導体装置の製造方法とを比較する。図１１に示した従来の半導体装置の製造方法のフローチャートと、図１Ａに示した本実施形態の半導体装置の製造方法のフローチャートを比較すると、従来の半導体装置の製造方法では、図１Ｂに示したようなフォト工程を、図１１のフローチャートにおけるステップＳ１０１と、ステップＳ１０６と、ステップＳ１１１とで３回行う必要がある。これに対して、本実施形態の半導体装置の製造方法では、図１Ｂに示したようなフォト工程を、図１のフローチャートにおいてステップＳ２と、ステップＳ９との２回行えばよい。したがって、半導体装置の製造に必要な工程数を、従来よりも効果的に削減して、良好な効率で半導体装置を作製することができる。
【００４３】
図９は、上記実施形態の半導体装置を複数個用いて形成した半導体モジュールを示す断面図である。図９において、図２乃至８に示した半導体装置の部分と同一の部分には同一の参照番号を付して、詳細な説明を省略する。この半導体モジュール２４は、複数個の上記半導体装置２１を、互いにバンプ１７で接続して形成されており、配線基板２６に実装されている。
【００４４】
この半導体モジュール２４は、良好な効率で作製可能な半導体装置２１を用いて形成するので、従来よりも大幅に少ない工程で製造が可能であり、製造効率の向上と、これに伴うコストダウンを図ることができる。
【図面の簡単な説明】
【００４５】
【図１Ａ】本発明の実施形態の半導体装置の製造方法を示すフローチャートである。
【図１Ｂ】図１Ａのフローチャート中のステップＳ２およびステップＳ９の詳細工程を示すフローチャートである。
【図２Ａ】半導体基板上に、電極パッドと表面絶縁膜を形成した様子を示す図である。
【図２Ｂ】金属被膜を表面絶縁膜と電極パッド上に形成した様子を示す図である。
【図２Ｃ】エッチングレジストを金属被膜の上に形成した様子を示す図である。
【図３Ａ】エッチングレジストの開口を介して、金属被膜と電極パッドの一部を除去した様子を示す図である。
【図３Ｂ】エッチングレジストの開口を介して、半導体基板に非貫通孔を形成した様子を示す図である。
【図４Ａ】非貫通孔の内側面と、電極パッド、金属被膜およびエッチングレジストの貫通孔の内側面とに側壁絶縁膜を形成した様子を示す図である。
【図４Ｂ】エッチングレジストを除去した様子を示す図である。
【図５Ａ】非貫通孔内の充填部と、金属被膜上の接続部とを有する導体を形成した様子を示す図である。
【図５Ｂ】導体の接続部をマスクにして、金属被膜の一部をエッチングした様子を示す図である。
【図６Ａ】半導体基板の主面側を保護シートによって支持部材に貼り付けた様子を示す図である。
【図６Ｂ】半導体基板の裏面を研磨して、導体を露出させた様子を示す図である。
【図７Ａ】半導体基板の裏面に、裏面絶縁膜を形成した様子を示す図である。
【図７Ｂ】半導体基板の裏面に、貫通電極に接する裏面配線を形成した様子を示す図である。
【図８】半導体装置の構造を説明する断面図である。
【図９】半導体装置を複数個用いて形成した半導体モジュールを示す断面図である。
【図１０】従来の半導体装置を用いて形成された積層型半導体モジュールを示す断面図である。
【図１１】従来の半導体装置の製造方法を示すフローチャートである。
【符号の説明】
【００４６】
１  半導体基板
２  表面絶縁膜
４  側壁絶縁膜
５  電極パッド
８  金属被膜
１１  貫通電極
１５  裏面絶縁膜
１６  裏面配線
１７  バンプ
２１  半導体装置
【図１Ａ】
2006108520.tif 000003
【図１Ｂ】
2006108520.tif 000004
【図２Ａ】
2006108520.tif 000005
【図２Ｂ】
2006108520.tif 000006
【図２Ｃ】
2006108520.tif 000007
【図３Ａ】
2006108520.tif 000008
【図３Ｂ】
2006108520.tif 000009
【図４Ａ】
2006108520.tif 000010
【図４Ｂ】
2006108520.tif 000011
【図５Ａ】
2006108520.tif 000012
【図５Ｂ】
2006108520.tif 000013
【図６Ａ】
2006108520.tif 000014
【図６Ｂ】
2006108520.tif 000015
【図７Ａ】
2006108520.tif 000016
【図７Ｂ】
2006108520.tif 000017
【図８】
2006108520.tif 000018
【図９】
2006108520.tif 000019
【図１０】
2006108520.tif 000020
【図１１】
2006108520.tif 000021