(57)【要約】      （修正有）【課題】無電解メッキ層と電解メッキ層との界面での剥がれを防ぎ、バイアホールの断線を防ぐ。【解決手段】半導体基板１１と、半導体基板上に形成された電極１３と、電極と半導体基板の下面を導通するバイアホール１５と、半導体基板上に電極及びバイアホールを覆うように形成された絶縁膜２１とを有する。ここで、バイアホールは、無電解メッキ層１６と、無電解メッキ層の表面に形成された電解メッキ層１８とを有する。そして、無電解メッキ層及び電解メッキ層は電極の上方まで延在する。【選択図】図１
2006093227.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された電極と、
前記電極と前記半導体基板の下面を導通するバイアホールと、
前記半導体基板上に前記電極及び前記バイアホールを覆うように形成された絶縁膜とを有し、
前記バイアホールは、無電解メッキ層と、前記無電解メッキ層の表面に形成された電解メッキ層とを有し、
前記無電解メッキ層及び前記電解メッキ層は電極の上方まで延在することを特徴とする半導体装置。
【請求項２】
前記バイアホール上に前記絶縁膜を介して形成された上部電極を更に有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に電極を形成する工程と、
前記半導体基板上に前記電極を覆うように絶縁膜を形成する工程と、
第１のレジストパターンをマスクとして前記絶縁膜に到達するまで前記半導体基板を下面からエッチングし、前記絶縁膜を下面からウェットエッチングして、前記電極の側面及び上面の少なくとも一部を露出させる開口を形成する工程と、
無電解メッキを行って前記半導体基板の下面及び前記開口の内壁に無電解メッキ層を形成する工程と、
第２のレジストパターンをマスクとして電解メッキを行って、前記無電解メッキ層の表面に電解メッキ層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に電極を形成する工程と、
前記半導体基板上に前記電極の側面及び上面の少なくとも一部を覆うように第１絶縁膜を形成する工程と、
前記半導体基板上に前記電極及び前記第１絶縁膜を覆うように第２絶縁膜を形成する工程と、
第１のレジストパターンをマスクとして前記第１絶縁膜に到達するまで前記半導体基板を下面からエッチングし、前記第２絶縁膜をウェットエッチングにより選択的に除去して、前記電極の側面及び上面の少なくとも一部を露出させる開口を形成する工程と、
無電解メッキを行って前記半導体基板の下面及び前記開口の内壁に無電解メッキ層を形成する工程と、
第２のレジストパターンをマスクとして電解メッキを行って、前記無電解メッキ層の表面に電解メッキ層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアホールを有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の高集積化・高機能化に伴い、バイアホールは半導体装置の開発において重要な技術となっている（例えば、特許文献１参照）。バイアホールを用いることで、チップ面積を縮小し、ソースインダクタンスを低減することができる。
【０００３】
図４はバイアホールを有する従来の半導体装置の製造方法を示す工程断面図である。まず、図４（ａ）に示すように、半導体基板１１上に受け金属膜１２と、その上に電極１３を形成する。
【０００４】
次に、図４（ｂ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１４を形成する。そして、このレジストパターン１４をマスクとして、受け金属膜１２に達するまで半導体基板１１をエッチングして開口１５を形成する。その後、レジストパターン１４を除去する。
【０００５】
次に、図４（ｃ）に示すように、無電解メッキを行って半導体基板１１の下面及び開口１５の内壁に無電解メッキ層１６を形成する。
【０００６】
次に、図４（ｄ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１７を形成する。そして、このレジストパターン１７をマスクとして電解メッキを行って電解メッキ層１８を形成する。その後、レジストパターン１７を除去する。以上の工程により、半導体基板上に形成された電極と半導体基板の下面を導通するバイアホールが形成される。
【０００７】
【特許文献１】特開２００４−６９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、無電解メッキと電解メッキの間に写真製版技術工程を行うため、無電解メッキ上に有機材が残り、無電解メッキ層と電解メッキ層の付着力が低下する。このため、半導体装置をダイボンドする時にかかる熱ストレスに耐えられず、無電解メッキと電解メッキの界面で剥がれが生じ、バイアホールの断線が生じる。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的はバイアホールの断線が起こらない半導体装置及びその製造方法を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、半導体基板と、半導体基板上に形成された電極と、電極と半導体基板の下面を導通するバイアホールと、半導体基板上に電極及びバイアホールを覆うように形成された絶縁膜とを有する。バイアホールは、無電解メッキ層と、無電解メッキ層の表面に形成された電解メッキ層とを有する。無電解メッキ層及び電解メッキ層は電極の上方まで延在する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、無電解メッキ層と電解メッキ層との界面での剥がれを防ぎ、バイアホールの断線を防ぐことができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図である。まず、図１（ａ）に示すように、半導体基板１１上にソース電極１３を形成する。電極１３として、半導体基板１１と良好なコンタクト抵抗を得られる導電性の材料を用いることができる。そして、半導体基板１１上に電極１３を覆うように絶縁膜２１を形成する。絶縁膜２１として、シリコン酸化膜、シリコン窒素酸化膜、シリコン窒化膜、有機樹脂等を用いることができる。
【００１３】
次に、図１（ｂ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１４を形成する。そして、このレジストパターン１４をマスクとして、絶縁膜２１に到達するまで半導体基板１１を下面からエッチングする。その後、絶縁膜２１を下面からウェットエッチングする。これにより、電極１３の側面及び上面の少なくとも一部が露出する。ただし、エッチングにより形成される開口１５が絶縁膜２１を貫通しないようにエッチング量を制御する必要がある。その後、レジストパターン１４を除去する。
【００１４】
次に、図１（ｃ）に示すように、無電解メッキを行って半導体基板１１の下面及び開口１５の内壁に無電解メッキ層１６を形成する。
【００１５】
次に、図１（ｄ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１７を形成する。そして、このレジストパターン１７をマスクとして電解メッキを行って電解メッキ層１８を形成する。その後、レジストパターン１７を除去する。
【００１６】
以上の工程により、半導体基板と、半導体基板上に形成された電極と、電極と半導体基板の下面を導通するバイアホールと、半導体基板上に電極及びバイアホールを覆うように形成された絶縁膜とを有する半導体装置が形成される。ただし、バイアホールは、無電解メッキ層と、その無電解メッキ層の表面に形成された電解メッキ層とを有する。そして、無電解メッキ層及び電解メッキ層は電極の上方まで延在する。
【００１７】
これにより、無電解メッキ層又は電解メッキ層に外力が加わっても電極を囲い込む構造としているので、外力に対して追従することが出来る。従って、バイアホールの強度及びストレス耐性が向上するため、無電解メッキ層と電解メッキ層との界面での剥がれを防ぎ、バイアホールの断線を防ぐことができる。
【００１８】
実施の形態２．
図２は本発明の実施の形態２に係る半導体装置の製造方法を示す工程断面図である。図１と同様の構成要素には同じ番号を付し、説明を省略する。
【００１９】
まず、図２（ａ）に示すように、半導体基板１１上に電極１３を形成する。そして、半導体基板１１上に電極１３を覆うように絶縁膜を形成した後に、写真製版技術によってパターニングして、電極１３の側面及び上面の少なくとも一部を覆う第１絶縁膜２２を形成する。さらに、半導体基板１１上に電極１３及び第１絶縁膜２２を覆うように第２絶縁膜２３を形成する。
【００２０】
第１絶縁膜２２及び第２絶縁膜２３として、シリコン酸化膜、シリコン窒素酸化膜、シリコン窒化膜、有機樹脂等を用いることができる。ただし、第２絶縁膜２３として、ＢＨＦ（ＨＦ／ＮＨ４Ｆ）溶液に対してエッチング耐性のある材質を用いる。
【００２１】
次に、図２（ｂ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１４を形成する。そして、このレジストパターン１４をマスクとして、第１絶縁膜２２に到達するまで半導体基板１１を下面からエッチングする。その後、ＢＨＦ溶液を用いてウェットエッチングして、第１絶縁膜２２を第２絶縁膜２３に対して選択的に除去する。これにより、電極１３の側面及び上面の少なくとも一部が露出する。その後、レジストパターン１４を除去する。
【００２２】
次に、図２（ｃ）に示すように、無電解メッキを行って半導体基板１１の下面及び開口１５の内壁に無電解メッキ層１６を形成する。
【００２３】
次に、図２（ｄ）に示すように、半導体基板１１の下面にレジスト膜を塗布し、写真製版技術によってレジストパターン１７を形成する。そして、このレジストパターン１７をマスクとして電解メッキを行って電解メッキ層１８を形成する。その後、レジストパターン１７を除去する。
【００２４】
以上の工程により、実施の形態１と同様の半導体装置を形成することができる。さらに、実施の形態２に係る半導体装置の製造方法では、第１絶縁膜をエッチングストッパとして用いることでエッチングの制御性を向上させ、プロセスの再現性を向上させることができる。また、第１絶縁膜を第２絶縁膜に対して選択的に除去することで、接続部分のエッチングの制御性を向上させることができる。
【００２５】
実施の形態３．
図３は本発明の実施の形態３に係る半導体装置の製造方法を示す工程断面図である。図１と同様の構成要素には同じ番号を付し、説明を省略する。
【００２６】
まず、図３（ａ）に示すように、実施の形態２と同様に、半導体基板１１上に電極１３、第１絶縁膜２２、第２絶縁膜２３を形成する。次に、第２絶縁膜２３上に写真製版技術を用いてレジストパターン２４を形成する。そして、このレジストパターン２４をマスクにして、例えば蒸着リフトオフプロセスにより、第２絶縁膜２３上に上部電極２５を形成する。その後、レジストパターン２４を除去する。
【００２７】
そして、実施の形態２と同様の工程を行うと、図３（ｂ）に示す半導体装置が形成される。この半導体装置は、バイアホール−第２絶縁膜２３−上部電極２５のＭＩＭ構造を有する。
【００２８】
このようにバイアホール上にＭＩＭ構造を形成することで半導体装置の面積を縮小することができ、半導体装置の高集積化が可能となる。また、バイアホールとＭＩＭ構造を同一のプロセスで作れるため、工程の短縮にもなる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す工程断面図である。
【図２】本発明の実施の形態２に係る半導体装置の製造方法を示す工程断面図である。
【図３】本発明の実施の形態３に係る半導体装置の製造方法を示す工程断面図である。
【図４】従来の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
【００３０】
１１  半導体基板
１３  電極
１４，１７，２４  レジストパターン
１５  開口
１６  無電解メッキ層
１８  電解メッキ層
２１  絶縁膜
２２  第１絶縁膜
２３  第２絶縁膜
２５  上部電極
【図１】
2006093227.tif 000003
【図２】
2006093227.tif 000004
【図３】
2006093227.tif 000005
【図４】
2006093227.tif 000006