(57)【要約】【課題】圧電薄膜のウエハ面内で圧電特性のばらつきを低減することにある。【解決手段】基板１上に少なくとも下部電極２、圧電薄膜３、上部電極４が順次積層された圧電薄膜素子において、基板表面に連続的なステップ構造５を有し、そのステップ構造５のテラス幅ｗの平均が０．５nm以上、且つ１０nm以下である構造とする。【選択図】      図１
2006040999.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも電極、圧電薄膜、電極が順次積層された圧電薄膜素子において、
基板表面に連続的なステップ構造を有し、そのステップ構造のテラス幅の平均が０．５nm以上、且つ１０nm以下であることを特徴とする圧電薄膜素子。
【請求項２】
請求項１記載の圧電薄膜素子において、
前記基板が、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ3、サファイヤ、ステンレス、ＧａＡｓ、ＩｎＰ、ガラスのいずれかからなることを特徴とする圧電薄膜素子。
【請求項３】
請求項１記載の圧電薄膜素子において、
前記基板が、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ3、ＧａＡｓ、ＩｎＰのいずれかからなり、前記基板表面が（００１）または（１１１）の面方位からオフされていることを特徴とする圧電薄膜素子。
【請求項４】
請求項１〜３のいずれかに記載の圧電薄膜素子において、
前記圧電薄膜として、チタン酸ジルコン酸鉛、チタン酸鉛、ジルコン酸チタン酸鉛、ジルコン酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブジルコン酸鉛から選ばれた強誘電体薄膜、Ｂｉ層状構造を持つ強誘電体薄膜から強誘電体薄膜、またはこれらのいずれかにドーピングをした強誘電体薄膜を用いたことを特徴とする圧電薄膜素子。
【請求項５】
請求項１〜３のいずれかに記載の圧電薄膜素子において、
前記圧電薄膜を、塗布法、スプレー法、スパッタリング法、レーザアブレーション法、エアロゾルデポジション法、ＭＯＣＶＤ法、水熱合成法、ＬＳＭＣＤ法、スクリーン印刷法のいずれかの方法によって形成したことを特徴とする圧電薄膜素子。
【請求項６】
請求項１〜３のいずれかに記載の圧電薄膜素子において、
前記電極に、白金、ルテニウム、イリジウム、チタン、タンタル、金、アルミニウム、ニッケルの何れかの金属又は金属酸化物を用いて作製したことを特徴とする圧電薄膜素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は圧電アクチュエータや圧電センサなどの圧電薄膜素子に関わる。
【背景技術】
【０００２】
電気信号が与えられると機械的動作を行うアクチュエータとして、上部電極と下部電極の間に圧電体が設けられている圧電アクチュエータが知られている。圧電アクチュエータは、例えば、インクジェット式記録装置ヘッド用のアクチュエータ、ハードディスクドライブ（ＨＤＤ）位置制御用アクチュエータ、圧電ブザー、等に幅広く利用されている。
【０００３】
圧電体としては、その圧電定数の高さから、主にチタン酸ジルコン酸鉛（ＰＺＴ）が用いられている。一般に、圧電薄膜素子は、熱処理により得られた焼結体を切削、研磨などの工程により種々の形状に加工された後、得られた圧電体の対向する表面に一対の電極を形成することで作製されている。
【０００４】
近年、圧電アクチュエータの小型化が望まれており、そのためには圧電体の薄膜化が必要であると言われている。これまでのように圧電セラミックスを切削などの機械的な方法により加工した場合、素子の小型化において限界があり、その形状も限られたものになる。もし、圧電体を薄膜化した圧電薄膜を薄膜成長できれば、小型化および任意の形状に加工することが可能になる。
【０００５】
このような背景のもと、圧電薄膜に関する研究が多数行われている。近年、研究が急速に進み、バルク焼結体と同等の高い圧電定数の圧電薄膜が得られるようになってきている（例えば、特許文献１、２参照）。
【０００６】
一方、圧電薄膜より下側部分に着目したものとして、基板上の（１１１）に優先配向された白金薄膜上に、（１００）に優先配向されたチタン酸ジルコン酸鉛薄膜を形成した構造の圧電薄膜素子が知られている（例えば、特許文献３参照）。 かかる構造とする理由は次による。すなわち、ＰＺＴ薄膜において、Ｚｒリッチの組成では（１００）に優先配向させた方が高い自発分極を示す。（１００）に優先配向させたＰｔ膜をシリコンウエハ上に形成するために、Ｐｔ膜の下地膜としてマグネシアＭｇＯ単結晶薄膜が用いられるが、このマグネシア単結晶薄膜は単結晶化のために成膜時の基板温度を高くする必要があり、製造コストがかかる。 そこで、下地のＰｔ膜が（１１１）に優先配向していると、Ｐｔ膜の影響により、その上のＰＺＴは（１１１）に優先配向した膜となることを利用し、比較的容易に製造が可能な（１１１）に優先配向された白金薄膜上に形成することにより、（１００）に優先配向されたチタン酸ジルコン酸鉛を用いた圧電薄膜を容易に製造することを可能としたものである。
【特許文献１】特開平３−３５０１５４号公報
【特許文献２】特開平７−８６６５６号公報
【特許文献３】特開２００２−２７０９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、圧電薄膜には、ウエハ面内で圧電特性のばらつきが大きいという問題がある。
【０００８】
本発明が解決しようとする課題は、この圧電薄膜のウエハ面内で圧電特性のばらつきを低減することである。圧電薄膜のウエハ面内で圧電特性のばらつきは、圧電薄膜の結晶粒のサイズがウエハ面内でばらついていることが原因の一つと考えられている。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１０】
請求項１の発明に係る圧電薄膜素子は、基板上に少なくとも電極、圧電薄膜、電極が順次積層された圧電薄膜素子において、基板表面に連続的なステップ構造を有し、そのステップ構造のテラス幅の平均が０．５nm以上、且つ１０nm以下であることを特徴とする。
【００１１】
請求項２の発明は、請求項１記載の圧電薄膜素子において、前記基板が、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ3、サファイヤ、ステンレス、ＧａＡｓ、ＩｎＰ、ガラスのいずれかから成ることを特徴とする。
【００１２】
請求項３の発明は、請求項１記載の圧電薄膜素子において、前記基板が、Ｓｉ、ＭｇＯ、ＳｒＴｉＯ3、ＧａＡｓ、ＩｎＰのいずれかからなり、その基板表面が（００１）または（１１１）の面方位からオフされていることを特徴とする。なお、上記基板は、どのような方向にオフしてもよい。
【００１３】
請求項４の発明は、請求項１〜３のいずれかに記載の圧電薄膜素子において、前記圧電薄膜として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ） （Ｚｒ，Ｔｉ）Ｏ3）、マグネシウムニオブジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ） （Ｍｇ，Ｎｂ）Ｏ3）から選ばれた強誘電体薄膜、Ｂｉ層状構造を持つ強誘電体薄膜（ＢＩＴ、ＳＢＴ）、またはこれらのいずれかにドーピングをした強誘電体薄膜を用いたことを特徴とする。
【００１４】
請求項５の発明は、請求項１〜３のいずれかに記載の圧電薄膜素子において、前記圧電薄膜を、塗布法、スプレー法、スパッタリング法、レーザアブレーション法、エアロゾルデポジション法、ＭＯＣＶＤ法、水熱合成法、ＬＳＭＣＤ法、スクリーン印刷法のいずれかの方法によって形成したことを特徴とする。
【００１５】
請求項６の発明は、請求項１〜３のいずれかに記載の圧電薄膜素子において、前記電極に、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）の何れかの金属又は金属酸化物を用いて作製したことを特徴とする。
【００１６】
＜発明の要点＞
従来、単結晶の場合、単結晶板の表面部に結晶軸から所定角度（オフ角）だけ傾いた平面を形成した状態で加熱やエッチングを施すと、単結晶表面に結晶面を形成することで熱力学的に安定な状態になるよう単結晶板を形成する原子が動き、結晶格子が再構築されて平坦化が起こり、結果としてステップとテラスとからなる階段状のステップ構造が形成されることが知られている。 
【００１７】
図２に、シリコンの場合のステップ６とテラス７とからなる階段状のステップ構造５を示す。ｈはステップ６の高さ（面間隔）、ｗはテラス７の幅（テラス幅）、θは｛１１１｝面から＜１１０＞方向への傾き角（オフ角）である。 シリコンの単結晶の場合、図２に示すように｛１１１｝面から＜１１０＞方向に３〜５°ずらして研磨して、人工的に原子ステップを作ることにより、異常成長を抑えて、パターンシフトや歪みを起こらなくすることができる。
【００１８】
従来は、Ｓｉ基板（１００）ＪＵＳＴ基板、Ｓｉ基板（１１１）ＪＵＳＴ基板、ＭｇＯ（１００）ＪＵＳＴ基板等を用いて、その上に電極、圧電薄膜を成膜することで、圧電薄膜素子を作製していた。基板表面はテラス幅が非常に幅広いため、圧電薄膜の成膜初期は、基板上の様々な場所に成長核が発生し、その核を元にして成膜が進んでいる。その結果、ウエハ面内で結晶粒のサイズにばらつきができてしまう。
【００１９】
そこで本発明では、ステップ構造を有する基板を用いることで、基板表面のテラス幅ｗをある程度狭いものにすることを考えた。これによって、初期成長核の発生場所として、ステップ構造の段差部分が支配的になるようにし、その結果、結晶粒のサイズが揃った良質の圧電薄膜を得られるようになる。ステップ構造を有する基板は、単結晶基板において、図２に例示したように、特定の面方位から任意方向に少しオフさせることで容易に得られる。
【００２０】
そのステップ構造のテラス幅ｗは、０．５nm以上、且つ１０nm以下が望ましい。テラス幅ｗが０．５nm以下になると、圧電薄膜材料の格子定数と同程度になってしまうので、本発明の効果が出にくくなる。また、テラス幅ｗが１０nm以上になると、テラス幅が広くなりすぎて、ステップ構造５の段差部分以外での成長核発生が支配的になってしまい、やはり本発明の効果が出にくくなる。例えば、ＭｇＯ基板を用いた場合、面方位が（００１）から＜０１１＞方向または＜１０１＞方向に１．３度以上２０度以下の角度をオフした基板を用いることで、テラス幅が０．５nm以上、且つ１０nm以下の基板が得られる。
【発明の効果】
【００２１】
本発明によれば、基板上に少なくとも電極、圧電薄膜、電極が順次積層された圧電薄膜素子において、基板表面に連続的なステップ構造を有し、そのステップ構造のテラス幅を平均で０．５nm以上、且つ１０nm以下と、ある程度狭いものにしているので、初期成長核の発生場所として、ステップ構造の段差部分が支配的になり、その結果、結晶粒のサイズが揃った良質の圧電薄膜を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について説明する。
【００２３】
図１において、１はＭｇＯ基板であり、面方位が（００１）から＜０１１＞方向または＜１０１＞方向に１．３度以上２０度以下の角度オフした基板であり、テラス幅ｗが０．５nm以上かつ１０nm以下のステップ構造を有する面を有している。
【００２４】
このＭｇＯ基板の面上に、Ｐｔから成る下部電極２、ＰＺＴから成る圧電薄膜３、Ｐｔから成る上部電極４を順次形成し積層した構造の圧電薄膜素子となっている。
【００２５】
ステップ構造のテラス幅ｗを、０．５nm以上かつ１０nm以下としているのは、テラス幅ｗが０．５nm以下になると、圧電薄膜材料の格子定数と同程度になってしまうので、本発明の効果が出にくくなる。また、テラス幅ｗが１０nm以上になると、テラス幅が広くなりすぎて、ステップ構造５の段差部分以外での成長核発生が支配的になってしまい、やはり本発明の効果が出にくくなるためである。
【実施例】
【００２６】
本発明の実施例として、上記ＭｇＯから成る基板を用いた圧電薄膜素子につき、その圧電薄膜素子の構造および作製工程を説明する。
【００２７】
図１に示すように、圧電薄膜素子は、Ｐｔから成る下部電極２とＰｔから成る上部電極４に挟まれたＰＺＴから成る圧電薄膜３を備えて構成されており、ＭｇＯから成る基板１上に形成されている。
【００２８】
ＭｇＯから成る基板は面方位（１００）から＜０１１＞方向に１．５度の角度をオフしたものを用いた。
【００２９】
圧電薄膜３、上下電極２、４のそれぞれの膜厚は、下部電極２が１００nm、圧電薄膜３が２μｍ、上部電極４が１００nmである。圧電薄膜としては、高い圧電定数を有するチタン酸ジルコン酸鉛（ＰＺＴ）を使用した。
【００３０】
ただし圧電薄膜はＰＺＴに限定されるものではなく、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ）ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ） （Ｚｒ，Ｔｉ）Ｏ3）、マグネシウムニオブジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ） （Ｍｇ，Ｎｂ）Ｏ3）などから、圧電薄膜素子の特性、用途等を考慮して任意の組成を適宜選択できる。
【００３１】
この構造を、Ｐｔから成る下部電極２、Ｐｔから成る上部電極４についてはスパッタリング法で、またＰＺＴから成る圧電薄膜３についてはＭＯＣＶＤ法で形成した。
【００３２】
従来例として、ＭｇＯ（１００）ＪＵＳＴ基板を使用した圧電薄膜素子を作製した。従来例（ＭｇＯ（１００）ＪＵＳＴ基板使用）では、結晶粒のサイズにかなりばらつきがあるが、本発明を用いたもの（ＭｇＯ（１００）ｔｏｗａｒｄ＜１１０＞１．５度）では、結晶粒のサイズが非常に小さく（粒径の平均値は１０nm程度）、そのサイズばらつきは非常に小さかった。
【００３３】
従来技術を用いて作製した圧電薄膜素子（従来例）と本発明を用いて作製した圧電薄膜素子（実施例）の圧電定数を比較した。圧電定数の測定は、カンチレバー構造を作製し、電圧を印加することでレバーの先端を振動させ、その振動幅をレーザドップラ振動計で測定することで行った。
【００３４】
その結果、圧電定数ｄ３１の最大値はともに−１５０ｐｍ／Ｖであった。しかしながら、２インチウエハにおけるウエハ面内での圧電定数ｄ３１の値のばらつきを比較したところ、大きな差が出た。従来技術を用いたものでは、圧電定数ｄ３１のばらつきが±５０％であったが、本発明品では、圧電定数ｄ３１のばらつきは±５％と非常に小さくなった。よって本発明を用いることで、非常にウエハ面内ばらつきが少ない圧電薄膜素子が得られることが分かった。
【図面の簡単な説明】
【００３５】
【図１】本発明の圧電薄膜素子の構造を示す断面図である。
【図２】シリコン単結晶におけるオフ角θと、ステップ構造のテラス幅ｗ及びステップの高さｈの関係を示した図である。
【符号の説明】
【００３６】
１  基板
２  下部電極
３  圧電薄膜
４  上部電極
５  ステップ構造
６  ステップ
７  テラス
θ  オフ角
ｈ  ステップの高さ
ｗ  テラス幅
【図１】
2006040999.tif 000003
【図２】
2006040999.tif 000004