(57)【要約】【課題】  入力端子にインピーダンス素子が接続されている半導体装置において、温度上昇によっノイズが増加してしまうといった問題を解決した半導体装置を提供する。【解決手段】  入力トランジスタのゲート端子若しくはベース端子を半導体装置の入力端子とし、ソース端子若しくはエミッタ端子と入力端子との間に、インピーダンス素子を接続することで入力インピーダンスをコントロールする半導体装置において、インピーダンス素子は、正の温度係数を有するインピーダンス素子と負の温度係数を有するインピーダンス素子を直列に接続し、温度変化に伴う入力インピーダンスの変化を緩和する。【選択図】  図１
2006041441.tif 000002
【特許請求の範囲】
【請求項１】
入力トランジスタのゲート端子若しくはベース端子を半導体装置の入力端子とし、ソース端子若しくはエミッタ端子と前記入力端子との間に、インピーダンス素子を接続することで入力インピーダンスをコントロールする半導体装置において、
前記インピーダンス素子は、正の温度係数を有するインピーダンス素子と負の温度係数を有するインピーダンス素子とを直列に接続し、温度変化に伴う前記入力インピーダンスの変化を緩和することを特徴とした半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記正の温度係数を有するインピーダンス素子が、抵抗素子からなり、前記負の温度係数を有するインピーダンス素子が、アンチパラレルダイオードからなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート端子あるいはベース端子を入力端子とする入力トランジスタを備えるとともに、入力端子に入力インピーダンスをコントロールするためのインピーダンス素子が接続されている半導体装置に関し、特に温度変化によるノイズ特性の変動を抑えた半導体装置に関する。
【背景技術】
【０００２】
入力トランジスタやその他の素子によって構成されている半導体装置では、その入力端子を例えばＭＯＳ型電界効果トランジスタ（以下、ＭＯＳＦＥＴという）や接合型電界効果トランジスタ（以下、ＪＦＥＴという）などの入力トランジスタのゲート端子に接続するとともに、このゲート端子に半導体装置の入力インピーダンスをコントロールするため、抵抗等を接続している。
【０００３】
図５は、従来のこの種の半導体装置の一例である。入力端子１０１がＪＦＥＴ１１のゲート端子（Ｇ）に接続されており、ゲート端子とソース端子（Ｓ）との間に、入力インピーダンスをコントロールすることを目的として、抵抗１２（ＲG）が接続している。この抵抗１２は、通常、半導体装置が形成されている半導体基板上の絶縁層上に多結晶シリコンからなる薄膜や、半導体基板中へ不純物を添加させた半導体領域等によって形成されている。
【０００４】
例えば、多結晶シリコン膜からなる抵抗は、フィールド酸化膜上にＣＶＤ法などによって多結晶シリコン膜を形成した後、所望のシート抵抗値が得られるように不純物イオンを注入し、その後、熱処理して形成する。また、半導体領域からなる抵抗は、ｐ-ウエル中にｎ-層を、あるいはｎ-ウエル中にｐ-層をイオン注入法等により形成する。半導体領域からなる抵抗は、ｎ-層やｐ-層の不純物量をコントロールすることによって、所望のシート抵抗となるように形成することができる。このように形成される抵抗１２の抵抗値は、入力インピーダンスが高くなるように、例えば数１０Ｍ（メガ）Ω程度となるように設計される。
【０００５】
また図６には、従来の入力トランジスタを備えた別の半導体装置を示す。入力端子１０１がＭＯＳＦＥＴ１３のゲート端子（Ｇ）に接続されており、ゲート端子とソース端子（Ｓ）との間に、入力インピーダンスをコントロールするためのインピーダンス素子として、アンチパラレルダイオード（Anti Parallel Diode、以下ＡＰＤという）１４が接続している。ＡＰＤ１４は、例えば、半導体基板中のｎ-ウエルとｐ層によるｐｎ接合ダイオード、ｐ-ウエルとｎ層によるｎｐダイオードにより形成することができる。この場合、ウエルの不純物量と、ｐ層又はｎ層の不純物量等をコントロールすることにより、所望のダイオード特性とすることができる。
【０００６】
例えば、インピーダンス素子として等価抵抗値が１×１０12Ω以上のＡＰＤ１４を接続した半導体装置では、小信号の入力信号が入力端子１０１に入力すると、その入力信号はＭＯＳＦＥＴ１３のゲート端子に入力されるようになる。一方入力端子１０１に、静電放電（ＥＳＤ：Electrostatic Discharge）等による過大な負荷信号が加わった場合には、ＡＰＤ１４の電流電圧特性により、ｐｎ接合若しくはｎｐ接合のいずれかのダイオードの抵抗値が低くなり、ＡＰＤ１４を電流が流れるようになる。したがって、ＭＯＳＦＥＴ１３のゲート端子に加わる電界が減少し、ＭＯＳＦＥＴ１３の破壊（ゲート酸化膜の絶縁破壊）を防ぐことができる構成となっている。
【０００７】
このような静電放電の保護素子としては、従来から種々提案されており、例えば特許文献１や特許文献２に開示されている。
【特許文献１】特開平４−２２６０６５号公報
【特許文献２】特公平５−０１８４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図５及び図６に示した半導体装置のノイズ特性は、入力端子１０１に接続した抵抗１２やＡＰＤ１４のインピーダンスの影響を受けることになる。例えば、図６の半導体装置の入力端子１０１に信号を入力した場合のノイズ特性について以下に説明する。
【０００９】
信号源デバイスとしてコンデンサマイクロフォンのカプセルが入力端子１０１に接続されている場合について説明する。この場合、図７に示すようにコンデンサマイクロフォンのカプセル容量１５（Ｃin）が、ＭＯＳＦＥＴ１３のゲート端子（Ｇ）に接続され、カプセル容量１５によってゲート端子がＧＮＤ１０２に接続されるような回路構成となる。この場合、出力端子１０３のノイズは、以下に述べる条件によって式（１）から式（３）の合計、若しくは式（２）と式（３）の合計で求められる。
【数１】
2006041441.tif 000003
【数２】
2006041441.tif 000004
【数３】
2006041441.tif 000005
【数４】
2006041441.tif 000006
ここで、ＣissはＭＯＳＦＥＴ１３の入力容量、ＲgsはＡＰＤ１４の等価抵抗、ｇmはＭＯＳＦＥＴ１３のトランスコンダクタンス、ｋBはボルツマン乗数、Ｔは半導体装置の絶対温度である。また、ＣoxはＭＯＳＦＥＴ１３の単位体積あたりのゲート酸化膜の容量、ＡｆとＫｆはＭＯＳＦＥＴ１３のノイズパラメータである。
【００１０】
実際に、図７に示す回路構成において、ＭＯＳＦＥＴ１３が、スレッショルド電圧Ｖth＝−０．５［Ｖ］のデプレッション型、ゲート長Ｌ＝３μｍ、ゲート幅Ｗ＝１００μｍ、ゲート酸化膜１００オングストローム、ＡＰＤ１４が、面積２０μｍ×８０μｍのｐｎダイオード及びｎｐダイオードとした時、ノイズの測定結果の一例を図８（Ｉ）に示す。ここで、測定条件は、電源電圧ＶDD＝３Ｖ、ドレイン抵抗ＲD＝２ｋΩ、信号源の入力容量Ｃin＝１ｐＦである。このようにＣin＝１ｐＦとして測定したノイズは、前述の式（１）のノイズに加え、式（２）と式（３）で求められるドレイン抵抗１６（ＲD）のノイズとＭＯＳトランジスタ１３の１／ｆノイズ等を含むことになる。
【００１１】
また、式（２）と（３）で示されるドレイン抵抗１６のノイズとＭＯＳＦＥＴ１３のノイズは、カプセル容量１５（Ｃin）を付けずに、入力端子１０１をＧＮＤ１０２に接続することで測定できる。そのような条件で測定した結果を図８（II）に示す。この図８の結果より、式（１）で示されるＡＰＤ１４の等価抵抗分などによるノイズが、半導体装置の入力回路のノイズ特性に大きな影響を及ぼしていることがわかる。
【００１２】
また図９には、カプセル容量１５をＣin=１ｐＦとし、ＭＯＳＦＥＴ１３のサイズ等の条件を図８の測定条件と同一とし、ＡＰＤ１４の等価抵抗の値を１ＴΩ、１ＧΩ、１ＭΩとした時のノイズ特性を計算で求めた結果を示している。ＭＯＳＦＥＴ１３の１／ｆノイズやＲDのノイズは、図８（II）に示す特性とほぼ同じであるので、ＡＰＤ１４の等価抵抗の値によるノイズによって半導体装置のノイズ特性が大きく変化することがわかる。ここで、図に示した音声帯域の周波数範囲（１０Ｈｚ〜２０ｋＨｚの範囲）では、ＡＰＤ１４の抵抗値が高いとノイズが小さくなるように振舞う。これは、ＡＰＤ１４の代わりに図５示した抵抗１２でも同様の結果となる。
【００１３】
以上のように、入力端子１０１を、例えばＭＯＳＦＥＴやＪＦＥＴのゲート端子とする半導体装置では、入力端子１０１に半導体装置の入力インピーダンスをコントロールするため、抵抗１２やＡＰＤ１４が付加されている場合には、これらのインピーダンス素子の影響によって、入力回路のノイズが大幅に変化してしまうという問題があった。
【００１４】
更に、図７に示す回路のノイズ特性は、温度によって大幅に変化することも知られている。図１０に２５℃、７５℃、１００℃と温度を変化させた場合のノイズ特性の一例を示す。これは、ＡＰＤ１４の等価抵抗が温度によって大幅に変化することが原因であると考えられる。本例では温度の上昇にしたがって、ＡＰＤ１４の抵抗が減少し、図１０に示す音声領域の周波数範囲で、ノイズが温度の上昇とともに増加するといった問題が発生する。このＡＰＤ１４の等価抵抗を測定すると、２５℃で１．４ＴΩ、７５℃で１．４ＧΩ、１２５℃で７．９ＭΩとなった。この値を用い、ノイズを計算により求めると、図１１に示すように測定値とほぼ同等のノイズスペクトルが得られる。これらの結果より、入力端子１０１に接続したインピーダンス素子の温度特性によって、半導体装置のノイズが大幅に変動するといった問題があることが説明できる。
【００１５】
また、ＡＰＤ１４の代わりに抵抗１２を挿入した図５に示した入力回路でも、（１）式のノイズの影響が大きな場合には、抵抗の温度変化によりノイズ特性が大幅に変化してしまうといった問題があった。
【００１６】
以上のような状況に鑑み、本発明は、入力端子にインピーダンス素子が接続されている半導体装置において、温度上昇によってノイズ特性が大幅に変化し、ノイズが増加してしまうといった問題を解決した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記問題を解決するため、請求項１に係る発明は、入力トランジスタのゲート端子若しくはベース端子を半導体装置の入力端子とし、ソース端子若しくはエミッタ端子と前記入力端子との間に、インピーダンス素子を接続することで入力インピーダンスをコントロールする半導体装置において、前記インピーダンス素子は、正の温度係数を有するインピーダンス素子と負の温度係数を有するインピーダンス素子とを直列に接続し、温度変化に伴う前記入力インピーダンスの変化を緩和することを特徴とするものである。
【００１８】
請求項２に係る発明は、請求項１記載の半導体装置において、前記正の温度係数を有するインピーダンス素子が、抵抗素子からなり、前記負の温度係数を有するインピーダンス素子が、アンチパラレルダイオードからなることを特徴とするものである。
【発明の効果】
【００１９】
本発明の半導体装置では、半導体装置の入力端子に温度係数が逆のインピーダンス素子を直列に接続することにより、インピーダンス素子の温度変化による特性変動を大幅に抑えることが可能となり、それに基づくノイズの変動を大幅に抑えることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明について説明する。図１は本発明の半導体装置の説明図である。入力端子１０１が入力トランジスタであるＪＦＥＴ１１のゲート端子（Ｇ）に接続している。更に入力端子１０１は、第１のインピーダンス素子１と、第１のインピーダンス素子１と温度係数が反対の温度係数のインピーダンス特性を有する第２のインピーダンス素子２が直列に接続したインピーダンス素子に接続し、第２のインピーダンス素子２の他端は、ＪＦＥＴ１１のソース端子（Ｓ）に接続している。
【００２１】
このように半導体装置の入力端子１０１に温度係数が逆のインピーダンス素子を直列に接続することにより、インピーダンス素子の温度変化による特性変動を大幅に抑えることが可能となり、それに基づくノイズの変動を大幅に抑えることができるようになる。以下、具体的な実施例について説明する。
【実施例１】
【００２２】
図２には、インピーダンス素子としてＡＰＤ３と抵抗４が直列に接続している例を示している。このように構成すると、ＡＰＤ３は、入力信号が１０（ｍＶ）以下の小信号領域では非常に高い抵抗として振る舞い、２０ｕｍ×８０ｕｍ程度のサイズの場合に室温では、数ＴΩ程度の等価抵抗値を有するインピーダンス素子として振舞う。ＡＰＤ３の等価抵抗の温度係数が負（温度が高くなると抵抗が下がる）であるので、そのＡＰＤ３に直列に接続するポリ抵抗若しくは拡散抵抗からなる抵抗４の温度係数を正（温度が高くなると抵抗が上がる）とすることで、ＡＰＤ３の温度による抵抗変動を抵抗４が相殺することになる。これにより、入力端子１０１に接続したインピーダンス素子全体の抵抗変化が抑制され、ノイズの温度による変動を抑えることが可能となる。
【００２３】
なおポリ抵抗若しくは拡散抵抗は、ＡＰＤ３と同じ半導体で構成されているため、通常は、温度が高くなるとキャリアが増加するので負の温度係数となる。しかし、イオン注入の条件や熱処理条件を最適化することで、正の温度係数を有するポリ抵抗や拡散抵抗を構成できるようになる。本発明は、この性質に着目し、正の温度係数を有する抵抗４を形成し、その抵抗と負の温度係数を有するＡＰＤ３とを接続することで、入力端子１０１に接続したインピーダンス素子の温度変化を抑え、半導体装置のノイズが大幅に変動するといった問題を解決している。
【００２４】
抵抗３の抵抗値は、ＡＰＤ３の抵抗値がその構造によってＧ（ギガ）ΩからＰ（ペタ）Ωの範囲であることから、その抵抗値とその温度特性に合わせて適宜選択する必要があり、この範囲の抵抗値を有する抵抗素子を形成すれば良い。
【００２５】
なお、図２では入力トランジスタとしてＭＯＳＦＥＴ１３を用いているが、図１で説明したようにＪＦＥＴ１１であっても良いことは言うまでもない。しかし、ＪＦＥＴ１１は、その構造上、拡散などの製造工程におけるばらつきにより、接合容量がばらつく場合がある。その結果、Ｃissのばらつきに依存する半導体装置のノイズ特性がばらつく原因となるため、ＭＯＳＦＥＴを用いる方が好ましい場合がある。入力トランジスタであるＭＯＳＦＥＴ１３は、所望の半導体装置の構成に応じて、ソース端子及びドレイン端子が所望の電位の電源端子に接続されることは言うまでもない。
【実施例２】
【００２６】
次に具体的な半導体装置の一例について説明する。図３は、本発明の第２の実施例の半導体装置を示している。入力トランジスタのＭＯＳＦＥＴ１３は、ゲート端子（Ｇ）を入力端子１０１に接続すると共に、ＡＰＤ３と抵抗４が直列接続したインピーダンス素子に接続している。インピーダンス素子の他端は、ＭＯＳＦＥＴ１３のソース端子（Ｓ）と共に、ＧＮＤ１０２に接続している。またドレイン端子（Ｄ）は、ドレイン抵抗１６（ＲD）を介してＶDD１０４に接続すると共に、出力端子１０３に接続している。出力端子１０３には、保護素子５を接続することも可能である。
【００２７】
図３に示す構造の半導体装置では、ＭＯＳＦＥＴ１３のゲート酸化膜厚を１００オングストロームとし、ゲート長Ｌ＝３μｍ、ゲート幅Ｗ＝１００μｍとし、ＬＤＤ（Lightly Doped Drain）構造を備えている。また、ゲート端子へのバイアス回路の影響を無くすためＶthが−０．５［Ｖ］のデプレッション型とした。ＡＰＤ３は、シリコン基板中のｎ-ウエルとｐ-層によるｐｎ接合ダイオード、ｐ-ウエルとｎ-層によるｎｐダイオードで構成した。これら２つのダイオードの特性がほぼ対称となるように、ｎ-層とｐ-層のドーズ量をそれぞれコントロールして形成した。一例としてＡＰＤ３の等価抵抗は、室温（２５℃）で１．４ＴΩ程度であった。また、抵抗４はポリ抵抗とし、ドーズ量をコントロールすることで抵抗値を３０ＧΩとした。出力端子１０３に接続する保護素子５は、通常状態でオフ状態である必要があるので、Ｖthを０．３［Ｖ］にしたｇｇ−ｎＭＯＳ（Gate Granded−n type MOS）トランジスタとした。保護素子のサイズは、ＥＳＤ耐性として、ＨＢＭ（Human Body Model）で１０ｋＶに耐えることができるように、Ｌ＝０．８ｕｍ、Ｗ＝１２００ｕｍとした。
【００２８】
このような条件で半導体装置を構成し、さらに、測定条件として、図３の電源電圧ＶDD＝３Ｖ、ドレイン抵抗ＲD＝２ｋΩ、信号源の入力容量Ｃin＝１ｐＦとしてノイズを測定し、図４にその結果を示す。図４に示すように、２５℃と１２５℃で温度を変えても、ノイズ特性の劣化は見られない。さらにノイズ特性の温度による劣化を無くすためには、ＡＰＤ３と抵抗４のインピーダンス特性のバランスを変え、最適化すればよい。
【００２９】
なお、保護素子５は、静電放電等による過大な負荷信号が加わった場合に、トランジスタのブレークダウン特性によって電流がＧＮＤ１０２に流れるようになるので、出力端子１０３で電圧降下が生じ、出力端子１０３に加わる電界が減少し、半導体装置の破壊を防ぐことができる。このようにブレークダウン特性を有する保護素子は、ブレークダウンしていない状態では、動作していないため、ノイズ特性の劣化を招くことが無く好適である。
【００３０】
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。たとえば、ＡＰＤ３と抵抗４を接続したインピーダンス素子に限定されたものではなく、種々のインピーダンス素子の組み合わせに変更が可能である。また、入力トランジスタとしては、ｎチャネルのＭＯＳＦＥＴの他、ｐチャネルＭＯＳＦＥＴやバイポーラトランジスタ、ＪＦＥＴ、又はそれらの組み合わせで構成した半導体装置についても適用可能であるのはいうまでもない。
【００３１】
このように、入力端子に接続したインピーダンス素子の温度による特性変動は、その入力抵抗が十分に高い値であるため、信号を入力端子に入力するといった見地からは問題となっていなかった。しかし、ノイズ特性という新たな問題を考慮した場合、ゲート端子に接続したインピーダンス素子が、このようにノイズ特性に大きな影響を及ぼし、その温度特性によってノイズ特性が大幅に変動することは、これまで見落とされていた問題であった。それは、図８に示すようなノイズスペクトルの測定が難しく、さらにその温度特性の測定に至っては、さらに難しい技術であることから、ほとんど計測されていなかったためである。またノイズメータなどで計測した場合は、ノイズ電力としてノイズを求めるため、測定温度によってノイズが高くなることについては把握できるが、その変動要因と解決方法を提示するに至らなかったのが現状である。これに対し、本発明は、ノイズスペクトル及び入力端子に接続したインピーダンス素子の温度特性の測定結果から、ノイズの本質を見極め、ノイズ特性の温度による変動の問題についての解決手段を示した非常に有効な発明を提案するものである。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態を説明する図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】図３に示す本発明に係る半導体装置のノイズ特性を説明する図である。
【図５】従来の半導体装置を説明する図である。
【図６】従来の別の半導体装置を説明する図である。
【図７】従来の更に別の半導体装置を説明する図である。
【図８】図７に示す従来の半導体装置のノイズ特性を説明する図である。
【図９】図７に示す従来の半導体装置のノイズ特性の計算例を示す図である。
【図１０】図７に示す従来の半導体装置の温度を変化させたときのノイズ特性を説明する図である。
【図１１】図７に示す従来の半導体装置の温度を変化させたときのノイズ特性の計算例を示す図である。
【符号の説明】
【００３３】
１：第１のインピーダンス素子、２：第２のインピーダンス素子、３：ＡＰＤ、
４：抵抗、５：保護素子、１１：ＪＦＥＴ、１２：抵抗、１３：ＭＯＳＦＥＴ、
１４：ＡＰＤ、１５：カプセル容量、１６：ドレイン抵抗、
１０１：入力端子、１０２：ＧＮＤ、１０３：出力端子、１０４：ＶDD
【図１】
2006041441.tif 000007
【図２】
2006041441.tif 000008
【図３】
2006041441.tif 000009
【図４】
2006041441.tif 000010
【図５】
2006041441.tif 000011
【図６】
2006041441.tif 000012
【図７】
2006041441.tif 000013
【図８】
2006041441.tif 000014
【図９】
2006041441.tif 000015
【図１０】
2006041441.tif 000016
【図１１】
2006041441.tif 000017