(57)【要約】【課題】  スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。【解決手段】  情報を磁性体の磁化状態により保持する記憶層１７の上下に、中間層１６，１８を介して磁化固定層３１，３２が設けられ、それぞれの中間層１６，１８がいずれも絶縁層から成り、記憶層１７の上下の磁化固定層３１，３２のそれぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９の向きが互いに反対向きであり、記憶層１７の上下２つの中間層１６，１８の面積抵抗値が異なり、積層方向に電流を流すことにより記憶層１７の磁化Ｍ１の向きが変化して、記憶層に情報が記録される記憶素子３を構成する。【選択図】        図２
2006165265.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
それぞれの前記中間層がいずれも絶縁層から成り、
前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層の上下２つの前記中間層の面積抵抗値が異なる
ことを特徴とする記憶素子。
【請求項２】
前記記憶層の上下の前記磁化固定層が、それぞれ複数層の強磁性層が非磁性層を介して積層された構造を有し、強磁性層の(膜厚)×(単位体積飽和磁化)で示される面積磁化量について、それぞれの前記磁化固定層において、磁化が一方の向きに固定されている強磁性層の前記面積磁化量の総和と、磁化が他方の向きに固定されている強磁性層の前記面積磁化量の総和とがほぼ等しいことを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記記憶層の上下の前記磁化固定層において、それぞれ前記中間層に接する強磁性層がＣｏＦｅＢ層であることを特徴とする請求項１に記載の記憶素子。
【請求項４】
前記記憶層の上下の前記磁化固定層において、前記記憶層とは反対の側に反強磁性層が設けられ、前記反強磁性層に接する強磁性層がＣｏＦｅ層であることを特徴とする請求項１に記載の記憶素子。
【請求項５】
前記記憶層の上下の前記磁化固定層のうち少なくとも一方が、複数層の強磁性層が非磁性層を介して積層された構造を有し、かつ前記非磁性層の下に接する強磁性層がＣｏＦｅ層であることを特徴とする請求項１に記載の記憶素子。
【請求項６】
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの前記中間層がいずれも絶縁層から成り、前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層の上下２つの前記中間層の面積抵抗値が異なる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、  前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。
【請求項７】
前記記憶素子は、前記記憶層の上下の前記磁化固定層が、それぞれ複数層の強磁性層が非磁性層を介して積層された構造を有し、強磁性層の(膜厚)×(単位体積飽和磁化)で示される面積磁化量について、それぞれの前記磁化固定層において、磁化が一方の向きに固定されている強磁性層の前記面積磁化量の総和と、磁化が他方の向きに固定されている強磁性層の前記面積磁化量の総和とがほぼ等しい構成であることを特徴とする請求項６に記載のメモリ。
【請求項８】
前記記憶素子は、前記記憶層の上下の前記磁化固定層において、それぞれ前記中間層に接する強磁性層がＣｏＦｅＢ層であることを特徴とする請求項６に記載のメモリ。
【請求項９】
前記記憶素子は、前記記憶層の上下の前記磁化固定層において、前記記憶層とは反対の側に反強磁性層が設けられ、前記反強磁性層に接する強磁性層がＣｏＦｅ層であることを特徴とする請求項６に記載のメモリ。
【請求項１０】
前記記憶素子は、前記記憶層の上下の前記磁化固定層のうち少なくとも一方が、複数層の強磁性層が非磁性層を介して積層された構造を有し、かつ非磁性層の下に接する強磁性層がＣｏＦｅ層であることを特徴とする請求項６に記載のメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、ハードディスクや光ディスクのように可動部分が存在しないので、本質的に小型化を図る上で有利である特徴を有している。
【０００３】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００４】
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）である（例えば、非特許文献１参照）。
このＭＲＡＭは、磁気モーメントの回転により記憶を行うため、書き換え可能回数が大きい。
また、アクセス時間についても非常に高速である。
【０００５】
ここで、一般的なＭＲＡＭの模式図（斜視図）を、図１０に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
【０００６】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
【０００７】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成の磁気メモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【０００８】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【０００９】
そして、スピン注入による磁化反転は、素子が微細化されても、少ない電流で磁化反転を実現することができる利点を有している。
【００１０】
また、上述したスピン注入による磁化反転を利用する構成の磁気メモリの模式図を図８及び図９に示す。図８は斜視図、図９は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図８中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図８中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図８中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、磁気記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００１１】
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図１０に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
【００１２】
しかしながら、素子を微細化していくと、ＫｕＶ／ｋＢＴで示される磁化の熱安定性が不足して、超常磁性となり、記録された情報が保持できなくなることがある。
従って、ＫｕＶ／ｋＢＴの値をある一定以上に保ちつつ、書き込み電流を低く抑制する必要がある。そのためには、スピン注入効率を向上することによって、書き込み電流を低減することが求められる。
【００１３】
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネルバリア層にすることが効果的である。
この場合、バリア層の耐電圧の制限が生じるため、この点からも、スピン注入時の電流を抑制する必要がある。
【００１４】
そこで、スピン注入時の電流を抑制するための解決策として、記憶素子を磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造として、記憶層の上下に設けた磁化固定層の磁化の向きを反対向きにした構成が提案されている（特許文献２及び非特許文献２参照）。
そして、上記特許文献２及び上記非特許文献２において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
【００１５】
なお、上記特許文献２では、一方の中間層を非磁性金属層により形成し、他方の中間層を酸化物層（絶縁層）により形成している。
【００１６】
【非特許文献１】日経エレクトロニクス  ２００１．２．１２号（第１６４頁−１７１頁）
【非特許文献２】L.Berger，J.Appl.Phys.，90，２００３年，p.7693
【特許文献１】特開２００３−１７７８２号公報
【特許文献２】米国特許公開第２００４／００２７８５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
スピン注入の効率は、一般的には、下記の数１に示す式で示される。
【００１８】
【数１】
2006165265.tif 000003
【００１９】
スピン注入効率が、中間層がトンネルバリア層であるか、或いは非磁性金属層であるかに関わらず、上記の式で表されるように、中間層を挟んでいる磁性層のスピン分極率Ｐのみで決まるとすれば、確かに、理論的には、上記特許文献２に記載された構造を採ることにより、スピン注入効率が倍増すると考えられる。
【００２０】
しかしながら、上記特許文献２に記載された構造の記憶素子を実際に作製し、この記憶素子の特性を調べた結果、理論通りの結果は得られず、充分なスピン注入効率の向上が認められなかった。
【００２１】
上述した問題の解決のために、本発明においては、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
【課題を解決するための手段】
【００２２】
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層の面積抵抗値が異なるものである。
【００２３】
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられており、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであることによって、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、それぞれの中間層がいずれも絶縁層から成るため、絶縁層により偏極電子の流れ（スピン流）の減衰を抑制して維持することができる。これにより、スピン注入効率をさらに向上して、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
そして、記憶層の上下２つの中間層は、面積抵抗値が異なることにより、それぞれの中間層の磁気抵抗変化率が打ち消されても、記憶素子全体の磁気抵抗変化率を充分な大きさで確保することが可能になる。
【００２４】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子は、記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられ、それぞれの中間層がいずれも絶縁層から成り、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きであり、積層方向の電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層の上下２つの中間層の面積抵抗値が異なる構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて記憶素子に積層方向の電流が流れるものである。
【００２５】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
さらに、記憶素子の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子の記憶層に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
【００２６】
上記本発明の記憶素子及びメモリにおいて、記憶素子の記憶層の上下の前記磁化固定層が、それぞれ複数層の強磁性層が非磁性層を介して積層された構造を有し、強磁性層の(膜厚)×(単位体積飽和磁化)で示される面積磁化量について、それぞれの磁化固定層において、磁化が一方の向きに固定されている強磁性層の面積磁化量の総和と、磁化が他方の向きに固定されている強磁性層の面積磁化量の総和とがほぼ等しい構成とすることも可能である。
このような構成としたときには、記憶素子の記憶層の上下の磁化固定層が、複数層の強磁性層が非磁性層を介して積層された、いわゆる積層フェリ構造となっている。
そして、この積層フェリ構造の磁化固定層において、磁化が一方の向きに固定されている強磁性層の面積磁化量の総和と、磁化が他方の向きに固定されている強磁性層の面積磁化量の総和とがほぼ等しいことにより、各磁化固定層の記憶素子端面から漏れる磁界が打ち消されて、磁化固定層から記憶層に加わる漏洩磁界を非常に小さくすることが可能になる。これにより、漏洩磁界の作用による、記憶層の磁化を反転して情報を記録するための電流量がシフトする現象を抑制して、情報の記録の際の電流量の増大を抑制することができる。
【００２７】
上記本発明の記憶素子及びメモリにおいて、記憶素子の記憶層の上下の磁化固定層を、それぞれ中間層に接する強磁性層がＣｏＦｅＢ層である構成とすることも可能である。
このような構成としたときには、ＣｏＦｅＢ層がＣｏＦｅ層等と比較して、スピン分極率が大きく、スピン注入効率が高いため、記憶層の磁化の向きを反転させるために必要な電流量をさらに低減することが可能になる。
【００２８】
上記本発明の記憶素子及びメモリにおいて、記憶素子の記憶層の上下の磁化固定層において、記憶層とは反対の側に反強磁性層が設けられ、反強磁性層に接する強磁性層がＣｏＦｅ層である構成とすることも可能である。
このような構成としたときには、記憶層とは反対の側に反強磁性層が設けられたことにより、反強磁性層により磁化固定層の強磁性層の磁化の向きが固定される。ここで、反強磁性層に接する強磁性層を例えばＣｏＦｅＢ層とすると、おそらくは反強磁性層との結晶配向が充分に得られない等の理由により、ＣｏＦｅ層と比較して、反強磁性結合強度が弱くなる。従って、反強磁性層に接する強磁性層をＣｏＦｅ層とすることが好ましい。
【００２９】
上記本発明の記憶素子及びメモリにおいて、記憶素子の記憶層の上下の磁化固定層のうち少なくとも一方が、複数層の強磁性層が非磁性層を介して積層された構造を有し、かつ非磁性層の下に接する強磁性層がＣｏＦｅ層である構成とすることも可能である。
このような構成としたときには、少なくとも一方の磁化固定層が、複数層の強磁性層が非磁性層を介して積層された構造即ちいわゆる積層フェリ構造を有しており、さらに非磁性層の下に接する強磁性層がＣｏＦｅ層であることにより、積層フェリ構造において充分な反強磁性結合が得られる。
【発明の効果】
【００３０】
上述の本発明によれば、スピン注入効率を改善することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することが可能になる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
【００３１】
また、本発明によれば、記録された情報を読み出す際に、高い出力を得て、容易に情報の読み出しを行うことが可能になる。
これにより、記憶素子を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子に流す電流を小さくして、読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したり、読み出し感度を向上したりすることが可能になる。
【発明を実施するための最良の形態】
【００３２】
本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
【００３３】
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
【００３４】
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数２により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
【００３５】
【数２】
2006165265.tif 000004
【００３６】
本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、実効的な磁気異方性の大きさを制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
【００３７】
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１２０〜１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡであり、その際の電流密度は約６×１０６Ａ・ｃｍ２である。これらは、上記の式（１）にほぼ一致する（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。
【００３８】
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図１０の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
【００３９】
前述した課題を解決するために、種々の検討を行った結果、２つの中間層を介した磁気抵抗効果を有する接合が、同様の抵抗変化率を有する場合にスピン注入効率が改善することを見出した。
【００４０】
ただし、２つの中間層を構成する材料が同様の抵抗変化率を有していて、なおかつ面積抵抗値が等しい場合は、それぞれで抵抗変化を打ち消し合うので、スピン注入効率が改善したとしても、記憶層の磁化の向きを抵抗変化率として検出することは困難となる。
【００４１】
一方で、２つの中間層がともに酸化物或いは窒化物等のトンネル絶縁層の場合には、絶縁層の膜厚や形成条件を調整することにより、抵抗変化率を著しく損なわずに自在に抵抗値を変化させることができる。
【００４２】
そこで、本発明では、記憶層の上下に中間層を介して磁化固定層を設けた構成の記憶素子において、記憶層の上下の中間層を絶縁層（トンネルバリアとなるトンネル絶縁層）により構成すると共に、記憶層の上下の中間層（絶縁層）の面積抵抗値を異ならせる。
記憶層の上下の中間層を絶縁層により構成することにより、各中間層による磁気トンネル接合素子の磁気抵抗変化率を大きくすることができる。
記憶層の上下の中間層（絶縁層）の面積抵抗値を異ならせることにより、記憶素子の上下の磁気抵抗素子の構造を非対称にして、上下の磁気抵抗素子の抵抗変化及び磁気抵抗変化率が互いに打ち消し合っても、記憶素子全体の磁気抵抗変化率が消失しないようにすることができる。
これらの構成により、記憶素子全体の磁気抵抗変化率が大きくなるようにする。
【００４３】
また、本発明では、記憶層の上下の磁化固定層において、記憶層側の強磁性層の磁化の向きを反平行にすることにより、スピン注入効率を改善する。
これにより、スピン注入により記憶層の磁化の向きを反転させるための電流量を低減することができる。
【００４４】
絶縁層の材料としては、酸化物や窒化物を用いることができる。
例えば、アルミニウム酸化物、アルミニウム窒化物、マグネシウム酸化物等を挙げることができ、主にこれらの酸化物や窒化物から成る絶縁層を構成する。
アルミニウム酸化物は、例えば、金属Ａｌ層を形成した後に、Ａｌ層を酸化することにより形成することができる。
アルミニウム窒化物は、例えば、金属Ａｌ層を形成した後に、Ａｌ層を窒化することにより形成することができる。
マグネシウム酸化物は、例えば、ＲＦスパッタ法により、直接酸化物を堆積させることにより形成することができる。
【００４５】
磁化固定層は強磁性層のみ、あるいは反強磁性層と強磁性層との反強磁性結合を利用することにより、強磁性層の磁化の向きを固定した構成とする。
磁化固定層は、単層の強磁性層、或いは複数層の強磁性層により構成し、複数層の強磁性層を非磁性層を介して積層したいわゆる積層フェリ構造とすることも可能である。
【００４６】
記憶層の上下にある２つの磁化固定層のそれぞれにおいて、反強磁性層と強磁性層との反強磁性結合を利用して強磁性層の磁化の向きを固定する場合には、それぞれの反強磁性層側にある強磁性層の磁化の向きが同じ向きに固定される。
このため、前述したように、スピン注入効率を向上する目的で、記憶層側の強磁性層の磁化の向きを反平行にするためには、少なくとも一方の磁化固定層を積層フェリ構造とすると共に、積層フェリ構造の磁化固定層を構成する強磁性層の数を選定する必要がある。
例えば、反強磁性層をＡＦ、強磁性層をＦＭ、非磁性層をＮとし、磁化容易軸方向の磁化の向きを↓と↑として示した場合に、下記の（１）〜（４）の組み合わせが考えられる。
（１）下層の磁化固定層：AF/FM(↑)、上層の磁化固定層：FM(↓)/N/(↑)FM/AF
（２）下層の磁化固定層：AF/FM(↑)/N/FM(↓)、上層の磁化固定層：(↑)FM/AF
（３）下層の磁化固定層：AF/FM(↑)/N/FM(↓)、上層の磁化固定層：FM(↑)/N/FM(↓)/N/(↑)FM/AF
（４）下層の磁化固定層：AF/FM(↑)/N/FM(↓)/N/FM(↑)、上層の磁化固定層：FM(↓)/N/(↑)FM/AF
【００４７】
もちろん、記憶層側の強磁性層の磁化の向きが逆向きに固定されるのであれば、（１）〜（４）以外の組み合わせも可能である。一般的に言えば、一方の磁化固定層を奇数層の強磁性層により構成し、他方の磁化固定層を偶数層の強磁性層により構成すればよい。ただし、この強磁性層の数は、非磁性層を介さずに直接積層された複数の強磁性層は１層の強磁性層として数える。
【００４８】
さらに望ましくは、各磁化固定層で強磁性層の磁化量が一方の磁化の向きとその反平行とでバランスしていて、各磁化固定層で漏れ磁界を打ち消し合うようにそれぞれの強磁性層の面積磁化量と膜厚が調整されているように構成するのがよい。
それぞれの強磁性層で磁化量の調整が不充分であって、漏れ磁界が記憶素子の磁化固定層の端部から発生している場合には、ＲＨループで測定されるヒステリシスがシフトして、外部磁場を印加しないとスピン注入磁化反転が得られないとともに、ヒステリシスの形状が乱れて磁化反転が不安定になる。
【００４９】
そこで、漏洩磁界を少なくするために、磁化固定層の磁化の向きが異なる複数の強磁性層について、強磁性層の(膜厚)×(単位体積飽和磁化)で示される面積磁化量が、反磁界を打ち消すようにバランスが取れた構成とする。
即ち、記憶層の上下に設けられた２つの磁化固定層のそれぞれにおいて、各強磁性層の (膜厚)×(単位体積飽和磁化)で示される面積磁化量について、磁化の向きが一方に固定された強磁性層の面積磁化量の総和Σ（Ｍｓｔｐ）と、磁化の向きが他方に固定された強磁性層の面積磁化量の総和Σ（Ｍｓｔｍ）とが、ほぼ等しい構成とする。
そして、これらの総和Σ（Ｍｓｔｐ），Σ（Ｍｓｔｍ）について、
Σ（Ｍｓｔｐ）＝ｘΣ（Ｍｓｔｍ），０．８＜ｘ＜１．２
を満たすように構成することが好ましい。
通常、積層フェリ構造の磁化固定層では、各磁性層の磁化の向きが互い違いに逆向きになるため、これら面積磁化量の総和Σ（Ｍｓｔｐ），Σ（Ｍｓｔｍ）は、それぞれ奇数番目の磁性層の面積磁化量の総和と偶数番目の磁性層の面積磁化量の総和とに対応する。
【００５０】
なお、記憶素子を構成する各層の材料としては、例えば、以下の材料が挙げられる。
反強磁性層として用いられる材料としては、鉄，ニッケル，白金，イリジウム，ロジウム等のマンガン合金、コバルトやニッケル酸化物等が使用できる。
非磁性層として用いられる材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。膜厚は材料によって変動するが、ほぼ０．４ｎｍ〜２．５ｎｍの範囲で使用する。
磁化固定層を構成する強磁性層の材料としては、Ｃｏ−Ｆｅ系強磁性材料やそれにボロンＢが１５〜３０原子％添加されたアモルファス材料や、Ｃｏ，Ｆｅ，Ｎｉの合金から成る強磁性材料を用いることができる。
【００５１】
特に、磁化固定層の中間層、即ちトンネルバリアとなる絶縁層に接する強磁性層に、ＣｏＦｅＢ層を用いることにより、スピン分極率を大きくして、スピン注入効率を向上することができる。これにより、記憶層の磁化の向きを反転させるための電流をさらに低減することができる。
【００５２】
ただし、反強磁性層（例えばＰｔＭｎ膜）に接していて、なおかつ磁化の向きが固定される強磁性層は、ボロンＢの含有量が１５％以上であるＣｏＦｅＢ層は好適でなく、ＣｏＦｅ層であることが望ましい。これは、ボロンＢの含有量が１５％以上であるＣｏＦｅＢ層を、反強磁性層に接する強磁性層に用いると、充分な反強磁性結合磁界が得られないため、この強磁性層の磁化の向きを安定して固定させることができなくなるためである。
【００５３】
また、複数層の強磁性層が非磁性層を介して積層された、いわゆる積層フェリ構造において、非磁性層（例えばＲｕ膜）の下側に接する強磁性層も、ＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢの積層膜で積層フェリ構造を構成した場合には、反強磁性結合が充分に得られなくなることから、ＣｏＦｅＢ層よりもＣｏＦｅ層が望ましい。
【００５４】
これらのことから、例えば、トンネルバリア層と接する側をＣｏＦｅＢ層として、反強磁性層や積層フェリ構造の非磁性層と接する側はＣｏＦｅ層というように、ＣｏＦｅＢ／ＣｏＦｅの積層膜とすることもできる。
【００５５】
記憶層に用いる強磁性層の材料としては、Ｃｏ，Ｆｅ，Ｎｉを主成分とする強磁性材料を用いることができる。
飽和磁化量が少なくでき、なおかつ抵抗変化率が大きいことから、記憶層をＣｏＦｅＢ層とすることが望ましく、さらに望ましくは、ボロンＢの含有量が１５〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
これにより、飽和磁化量を低減し、なおかつ、大きな抵抗変化率を得ることができる。
【００５６】
本発明の記憶素子では２対の磁気トンネル接合素子に電流を流す。
上述したように、２つの磁化固定層はそれぞれ磁化の向きが逆向きに固定されているので、各々の抵抗変化率を打ち消し合う。
これを模式的に示すと、図４のように、それぞれ抵抗変化率を打ち消し合うような、２つの磁気トンネル接合素子ＭＴＪ１，ＭＴＪ２が直列に接続されていることになる。
【００５７】
ここで、第１の磁気トンネル接合素子ＭＴＪ１を、高抵抗状態の抵抗値がＲＨ１であり、低抵抗状態の抵抗値がＲＬ１であるとして、第２の磁気トンネル接合素子ＭＴＪ２を、高抵抗状態の抵抗値がＲＨ２であり、低抵抗状態の抵抗値がＲＬ２であるとする。
そして、図４に示すように、記憶層の磁化の向きが一方の向き↑であるとき、第１の磁気トンネル接合素子ＭＴＪ１が高抵抗状態ＲＨ１であるとすると、第２の磁気トンネル接合素子ＭＴＪ２が低抵抗状態ＲＬ２にあり、記憶素子全体の抵抗値はＲＨ１＋ＲＬ２となる。
また、記憶層の磁化の向きが他方の向き↓であるときには、第１の磁気トンネル接合素子ＭＴＪ１が低抵抗状態ＲＬ１にあり、第２の磁気トンネル接合素子ＭＴＪ２が高抵抗状態ＲＨ２にあり、記憶素子全体の抵抗値はＲＬ１＋ＲＨ２となる。
従って、記憶素子全体の抵抗変化率は、下記の式（Ｘ）で示される。
｛（ＲＨ１＋ＲＬ２）−（ＲＬ１＋ＲＨ２）｝／（ＲＬ１＋ＲＨ２）    （Ｘ）
【００５８】
そして、２つの磁気トンネル接合素子ＭＴＪ１，ＭＴＪ２の抵抗値が等しく、かつ抵抗変化率が等しい場合には、ＲＨ１＝ＲＨ２，ＲＬ１＝ＲＬ２となり、上記式（Ｘ）の分子の項が０となるため、記憶素子全体では抵抗変化率が観測されなくなる。
【００５９】
ここで、２つの磁気トンネル接合素子ＭＴＪ１，ＭＴＪ２の抵抗変化率を、例としてともに５０％とし、抵抗変化率ΔＲを縦軸にとり、ＲＬ１／（ＲＬ１＋ＲＬ２）をそれぞれの磁気トンネル接合素子ＭＴＪ１，ＭＴＪ２の抵抗値の割合として横軸にして、これらの関係を図５に示す。
【００６０】
図５より、２つの磁気トンネル接合素子の抵抗値の差｜ＲＬ１−ＲＬ２｜が大きいほど、素子の抵抗変化率が増大し、抵抗値が等しい（ＲＬ１＝ＲＬ２）場合には抵抗変化率が０となることがわかる。
【００６１】
続いて、記憶素子が、必要な特性を満たすための条件について説明する。
まず、トンネル磁気接合素子を構成する中間層、即ちトンネルバリアとなる絶縁層（以下、バリア層とする）について説明する。
例えば、ＡｌＯｘによりバリア層を形成したトンネル磁気接合素子において、スピン注入による磁化反転を可能とするためには、およそ３〜８×１０６（Ａ／μｍ２）の電流密度を必要とする。
バリア層内のピンホール密度等の信頼性にもよるが、スピン注入磁化反転が可能であり、かつ比較的低抵抗のバリア層の絶縁耐電圧は、およそ１Ｖ程度である。
ここで、記憶素子の面積を仮に０．０６×０．１６７μｍ＝０．０１μｍ２であるとした場合に、３〜８×１０６（Ａ／μｍ２）の電流密度を得るためには、それぞれ３３．３〜１２．５(Ωμｍ２)よりも抵抗値が小さい必要がある。
なお、磁化反転に必要な電流密度が小さいほど、記憶素子の抵抗値が大きくてもよくなる。
【００６２】
従って、面積抵抗値が高抵抗である側のバリア層の抵抗値は、スピン注入に必要な電流密度を得る観点から、少なくとも３０Ωμｍ２以下であることが好ましく、１５Ωμｍ２以下であることがさらに好ましい。
また、バリア層に、ＡｌＯｘの代わりに、ＭｇＯ等その他の材料を用いた場合においても、同様の理由から要求される抵抗値が定まるが、ＭｇＯ等の材料を用いた場合にも絶縁耐電圧がＡｌＯｘとほぼ同等であるので、抵抗値が３０Ωμｍ２以下であることが望ましい。
【００６３】
一方、面積抵抗値が低抵抗である側のバリア層の抵抗値は、記憶層の磁化の向きによる情報を読み出す際の信号出力の観点で考えると、図５に示した傾向からわかるように、より小さいほど好ましい。この抵抗値を小さくするほど、読み出し信号の利得が向上する。
しかしながら、バリア層の抵抗値を低下させればさせるほど、一般的には、ピンホール等の影響によって、トンネル磁気接合の抵抗変化率が低下する。
これは、低抵抗側のバリア層をトンネル伝導するスピン偏極電流のスピンが散乱されることを意味しているので、抵抗値を下げることによって、同時に抵抗変化率を低下させるのは好ましくない。
従って、読み出し信号とスピン偏極電流の観点から、低抵抗側バリアの面積抵抗値は、高抵抗側バリアの面積抵抗値よりも充分に低く、少なくとも１／２程度以下であることが望ましい。
【００６４】
次に、好適なスピン注入効率を得て、なおかつ良好な抵抗変化率を得るための条件について説明する。
記憶素子を構成する２つのトンネル磁気接合素子において、一方の抵抗変化率に対して、他方の抵抗変化率が低い場合でも、記憶素子の読み出し抵抗変化率は得られるが、他方のの抵抗変化率が低いことによりスピン偏極電流が減少するため、スピン注入の効率が低下する、そのため、電流低減効果が小さくなる。
従って、前述したように、２つのトンネル磁気接合素子の抵抗変化率をなるべく大きくして、トンネルバリアの面積抵抗値に差をつけることによって、読み出し抵抗値を得ることが望ましい。
そして、トンネル磁気抵抗素子の抵抗変化率は、主にトンネルバリアに接する強磁性層によって決まるため、強磁性層の材料や厚さ等を選定することにより、所望の抵抗変化率が得られるようにする。
【００６５】
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
【００６６】
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって、記録された情報を読み出してもよいし、磁気抵抗効果により読み出してもよい。
【００６７】
続いて、本発明の実施の形態を説明する。
【００６８】
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
【００６９】
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００７０】
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に第１の磁化固定層３１を設け、上層に第２の磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
第１の磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、第１の磁化固定層３１の磁化の向きが固定される。また、第２の磁化固定層３２の上に反強磁性層２０が設けられ、この反強磁性層２０により、第２の磁化固定層３２の磁化の向きが固定される。
【００７１】
そして、第１の磁化固定層３１は、積層フェリ構造となっている。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
一方、第２の磁化固定層３２は、単層の強磁性層１９のみを有する構成である。
【００７２】
また、反強磁性層１２の下には下地層１１が形成され、反強磁性層２０の上にはキャップ層２１が形成されている。
【００７３】
記憶層１７の材料としては、特に限定はないが、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。また、例えばＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅの積層膜といったように、材料が異なる複数の膜を直接（非磁性層を介さずに）積層して、記憶層１７を構成してもよい。
そして、特に、記憶層１７をＣｏＦｅＢ層とした場合には、飽和磁化量を少なくすることができ、なおかつ抵抗変化率を大きくすることができるため、記憶層をＣｏＦｅＢ層とすることが望ましい。さらに望ましくは、ＣｏＦｅＢのボロンＢの含有量が１５〜３０％であり、かつＣｏとＦｅとの組成比がＣｏ：Ｆｅ＝９：１〜５：５であることが好ましい。
【００７４】
磁化固定層３１，３２の強磁性層１３，１５，１９の材料としては、鉄、ニッケル、コバルトの１種もしくは２種以上からなる合金材料、例えばＣｏＦｅ合金を用いることができる。さらにＮｂ、Ｚｒ等の遷移金属元素やＢ等の軽元素を含有させることもできる。
例えば、ＣｏＦｅ合金にボロンＢが２０〜３０原子％添加されたアモルファス（非晶質）のＣｏＦｅＢを用いることも可能である。
【００７５】
第１の磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、ルテニウム、銅、クロム、金、銀等が使用できる。非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．４ｎｍから２．５ｎｍの範囲で使用する。
反強磁性層１２，２０の材料としては、鉄、ニッケル、白金、イリジウム、ロジウム等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
【００７６】
本実施の形態においては、特に、記憶素子３の第１の磁化固定層３１及び第２の磁化固定層３２と記憶層１７との間の中間層が、いずれも絶縁層となっている。
即ち、記憶層１７と下層の第１の磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる第１の絶縁層１６が設けられ、記憶層１７と第１の磁化固定層３１とにより、ＭＴＪ素子が構成されている。
また、記憶層１７と上層の第２の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる第２の絶縁層１８が設けられ、記憶層１７と第２の磁化固定層３２とにより、ＭＴＪ素子が構成されている。
【００７７】
また、本実施の形態においては、記憶層１７の上下にある中間層、即ち第１の絶縁層１６及び第２の絶縁層１８が、面積抵抗値が異なり、例えば第１の絶縁層１６が相対的に高抵抗であり、第２の絶縁層１８が相対的に低抵抗である構成とする。
【００７８】
このような構成とするために、例えば、第１の絶縁層１６と第２の絶縁層１８に絶縁性の異なる材料をそれぞれ用いたり、絶縁層１６，１８を形成する際の酸化時間や窒化時間を異ならせて酸化や窒化の度合いを異ならせたりする。
【００７９】
そして、第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
第２の磁化固定層３２の強磁性層１９の磁化Ｍ１９は右向きとなっている。
即ち、第１の磁化固定層３１のうち記憶層１７に最も近い強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２の強磁性層１９の磁化Ｍ１９が右向きであり、これらが互いに反対の向きになっている。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
【００８０】
また、特に、磁化固定層３１，３２のトンネルバリアとなる絶縁層１６，１８に接する強磁性層１５，１９に、ＣｏＦｅＢ層を用いることにより、スピン分極率を大きくして、スピン注入効率を向上することができる。これにより、記憶層１７の磁化Ｍ１の向きを反転させるための電流をさらに低減することができる。
【００８１】
ただし、反強磁性層１２に接する強磁性層１３には、ボロンＢの含有量が１５％以上のＣｏＦｅＢ層を用いることは望ましくなく、ＣｏＦｅ層を用いる方が望ましい。
【００８２】
また、磁化固定層３１の積層フェリを構成する非磁性層１４の下の強磁性層１３には、ＣｏＦｅＢ層よりもＣｏＦｅ層を用いた方が望ましい。
【００８３】
これらのことから、例えば、トンネルバリアとなる絶縁層１６と接する側の強磁性層をＣｏＦｅＢ層として、非磁性層１４側の強磁性層はＣｏＦｅ層とした、ＣｏＦｅＢ／ＣｏＦｅの積層膜により強磁性層１５を構成してもよい。
【００８４】
本実施の形態の記憶素子３は、下地層１１からキャップ層２１までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
【００８５】
上述の本実施の形態によれば、記憶素子３の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，１９の磁化Ｍ１５，Ｍ１９が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
【００８６】
また、上述の本実施の形態によれば、記憶層１７とその下層の第１の磁化固定層３１との間の中間層が第１の絶縁層１６であり、記憶層１７とその上層の第２の磁化固定層３２との間の中間層が第２の絶縁層１８であり、いずれの中間層１６，１８も絶縁層であることにより、スピン流の減衰を抑制して、充分なスピン注入効率を得ることが可能になる。これにより、スピン注入効率をさらに向上して、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
【００８７】
即ち、記憶素子３に情報の記録を行うために必要な電流量を低減することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
【００８８】
さらに、本実施の形態によれば、第１の絶縁層１６と第２の絶縁層１８の面積抵抗値が異なる。
これにより、高抵抗側の磁気抵抗変化率が低抵抗側の磁気抵抗変化率により打ち消されても、記憶素子３全体で大きい磁気抵抗変化率を得ることができる。
【００８９】
このように、記憶素子３の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子３の記憶層１７に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
これにより、記憶素子３を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３に流す電流を小さくして読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
【００９０】
次に、本発明の他の実施の形態として、メモリを構成する記憶素子の断面図を図３に示す。
この記憶素子３０は、第２の磁化固定層３２が、積層フェリ構造となっている。
具体的には、第２の磁化固定層３２は、３層の強磁性層２２，２４，２６が、非磁性層２３，２５を介して積層されて反強磁性結合した構成である。
そして、第２の磁化固定層３２の各強磁性層２２，２４，２６が積層フェリ構造となっているため、強磁性層２２の磁化Ｍ２２が右向き、強磁性層２４の磁化Ｍ２４が左向き、強磁性層２６の磁化Ｍ２６が右向きとなっており、互いに反対向きになっている。
これにより、第２の磁化固定層３２の各強磁性層２２，２４，２６から漏れる磁束が、互いに打ち消し合う。
【００９１】
また、第２の磁化固定層３２内の、それぞれの各強磁性層からの磁束が相殺される関係にある。
具体的には、第２の磁化固定層３２において、合成磁化がほぼゼロとなるように、互いに磁化が反対の向きの強磁性層の単位体積飽和磁化と膜厚との積（＝面積磁化量）の総和が等しいこと、即ち以下の関係が成り立つことが望ましい。
Ｍｓ２２・ｔ２２＋Ｍｓ２６・ｔ２６＝Ｍｓ２４・ｔ２４
（ただし、Ｍｓ２２，Ｍｓ２４，Ｍｓ２６は、それぞれ強磁性層２２，２４，２６の単位体積飽和磁化であり、ｔ２２，ｔ２４，ｔ２６は、それぞれ強磁性層２２，２４，２６の膜厚である。）
【００９２】
さらに、本実施の形態においては、第１の磁化固定層３１のうち記憶層１７に最も近い強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２のうち記憶層１７に最も近い強磁性層２２の磁化Ｍ２２が右向きであり、これらが互いに反対の向きになっている。
このように記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２２の磁化Ｍ１５，Ｍ２２が互いに反対の向きになっていることにより、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化の向きを反転させるために必要な電流量を低減することができる。
【００９３】
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
即ち、第１の絶縁層１６及び第２の絶縁層１８は、図２に示した先の実施の形態の記憶素子３と同様に、面積抵抗値が異なる。
【００９４】
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
【００９５】
上述の本実施の形態によれば、先の実施の形態と同様に、記憶素子３０の記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２２の磁化Ｍ１５，Ｍ２２が互いに反対の向きになっていることにより、スピン注入効率を増大させることができる。これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
また、記憶層１７とその下層の第１の磁化固定層３１との間の中間層が第１の絶縁層１６であり、記憶層１７とその上層の第２の磁化固定層３２との間の中間層が第２の絶縁層１８であり、いずれの中間層１６，１８も絶縁層であることにより、スピン流の減衰を抑制して、充分なスピン注入効率を得ることが可能になる。これにより、スピン注入効率をさらに向上して、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を、低減することができる。
【００９６】
即ち、記憶素子３０に情報の記録を行うために必要な電流量を低減することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
【００９７】
さらに、本実施の形態によれば、先の実施の形態と同様に、第１の絶縁層１６と第２の絶縁層１８の面積抵抗値が異なる。これにより、高抵抗側の磁気抵抗変化率が低抵抗側の磁気抵抗変化率により打ち消されても、記憶素子３０全体で大きい磁気抵抗変化率を得ることができる。
【００９８】
このように、記憶素子３０の磁気抵抗変化率が充分な大きさであるため、磁気抵抗変化を利用して記憶素子３０の記憶層１７に記録された情報を読み出せば、高い出力が得られることから、容易に情報の読み出しを行うことができる。
これにより、記憶素子３０を備えたメモリにおいて、例えば、情報の読み出しを行う際に記憶素子３０に流す電流を小さくして読み出し時の消費電力を低減したり、出力を検出するための回路等の構成を簡略化したりすることが可能になる。
【００９９】
なお、上述の各実施の形態の説明では、記憶層１７の下層の第１の絶縁層１６が相対的に高抵抗であり、記憶層１７の上層の第２の絶縁層１８が相対的に低抵抗である構成として、説明したが、記憶層の下層の絶縁層が相対的に低抵抗であり、記憶層の上層の絶縁層が相対的に高抵抗である構成としてもよい。
【０１００】
（実施例）
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図８に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
【０１０１】
（膜構成１：サンプル１）
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ３００ｎｍの熱酸化膜を形成し、その上に下部電極層として、Ｔａ（３ｎｍ）／Ａｌ(６０ｎｍ)の積層膜を予め形成した後に、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚３０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、積層フェリ構造の第１の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、第１の磁化固定層３１を構成する強磁性層１５を膜厚２ｎｍのＣｏＦｅＢ膜、トンネル絶縁層となる第１の絶縁層１６を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、トンネル絶縁層となる第２の絶縁層１８を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、第２の磁化固定層３２を構成する強磁性層１９を膜厚２．５ｎｍのＣｏＦｅ膜、反強磁性層２０を膜厚３０ｎｍのＰｔＭｎ膜、キャップ層２１を膜厚５ｎｍのＴａ膜と選定して、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子３を作製した。
膜構成１：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/CoFe(2.5nm)/PtMn(30nm)/Ta(5nm)
なお、上記膜構成で、合金組成の示されていないＰｔＭｎの組成はＰｔ５０Ｍｎ５０（原子％）とした。
酸化アルミニウム膜から成る絶縁層１６，１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム（Ａｌ−Ｏｘ）膜から成る絶縁層１６，１８は、まず金属Ａｌ膜をＤＣスパッタ法により所定の厚さで堆積させて、その後に酸素を所定の圧力までチャンバー内に満たして所定の時間だけ放置することにより、金属Ａｌ層を酸化させた。その後に、再び１×１０−７〜１×１０−８Ｔｏｒｒの高真空に排気して、次の層の成膜を行った。
そして、第１の絶縁層１６及び第２の絶縁層１８は、いずれも、チャンバーガス圧を１０Ｔｏｒｒとして、酸化時間を６００秒とすることにより抵抗値を調整した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・２７０℃・４時間の熱処理を行い、反強磁性層１２，２０のＰｔＭｎ膜の規則化熱処理を行った。
【０１０２】
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
【０１０３】
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、下部電極層のＡｌ層直上までエッチングした。
【０１０４】
なお、記憶素子の大きさを小さくしていき、Δ＝ＫｕＶ／ｋＴ（Ｋｕは異方性エネルギー、Ｖは磁性体の体積、ｋはボルツマン定数、Ｔは温度である）の値が小さくなり過ぎると、磁性体の熱揺らぎ耐性の問題から、磁化の向きが不安定となり、磁化の向きの保持特性が不足する。一方、記憶素子の大きさを大きくし過ぎると、上述のΔが大きくなり過ぎるため、磁化反転に必要なスピントルクが大きくなって、より大きな電流密度が必要となると共に、面積が大きいことから、より大きな電流を記憶素子に流す必要がある。
そこで、記憶素子のパターンを、短軸７０ｎｍ×長軸１７０ｎｍの楕円形状とした。
トンネル絶縁層が破壊する電圧は、その材質や形成条件によって異なり、測定する記憶素子の大きさにもよるが、今回実験を行った範囲の絶縁層の形成条件では、およそ短軸７０ｎｍ×長軸１７０μｍの楕円形状の記憶素子に対して、およそ１．０〜１．２Ｖの範囲にあった。
【０１０５】
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、リフトオフにより記憶素子３の上面のコンタクトを形成した。
次に、Ｃｒ（２０ｎｍ）／Ｃｕ（１００ｎｍ）／Ａｕ（１００ｎｍ）の充分に抵抗が低い上部電極層を形成して、フォトリソグラフィを用いて上部電極となるビット線及び測定用のパッド部分を形成して、記憶素子の試料を作製し、サンプル１の試料とした。
【０１０６】
（膜構成２：サンプル２〜サンプル７）
上層の第２の磁化固定層３２を構成する強磁性層１９を、膜厚１．０ｎｍのＣｏＦｅＢ膜と膜厚２．０ｎｍのＣｏＦｅ膜との積層膜として、その他の構成は膜構成１と同様にして、記憶素子を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２）として、記憶素子を作製した。
膜構成２：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/CoFeB(1.0nm)/CoFe(2.0nm)/PtMn(30nm)/Ta(5nm)
【０１０７】
そして、この膜構成２において、それぞれ絶縁層を形成する酸化の条件（圧力又は時間）を変えた、サンプル２〜サンプル６の記憶素子の各試料を作製した。
サンプル２は、サンプル１と同じく、第１の絶縁層１６及び第２の絶縁層１８を、いずれも圧力１０Ｔｏｒｒで６００秒酸化した。
サンプル３は、第１の絶縁層１６を圧力１０Ｔｏｒｒで１８００秒酸化し、第２の絶縁層１８を圧力１０Ｔｏｒｒで３００秒酸化した。即ち、サンプル２と比較して、第１の絶縁層１６の酸化時間を長くして抵抗値を高くすると共に、第２の絶縁層１８の酸化時間を短くして抵抗値を低くした。
サンプル４は、第１の絶縁層１６を圧力１０Ｔｏｒｒで１８００秒酸化し、第２の絶縁層１８を圧力１０Ｔｏｒｒで６００秒酸化した。即ち、サンプル２と比較して、第１の絶縁層１６の酸化時間を長くして抵抗値を高くした。
サンプル５は、第１の絶縁層１６を圧力１０Ｔｏｒｒで６００秒酸化し、第２の絶縁層１８を圧力０．５Ｔｏｒｒで６００秒酸化した。即ち、サンプル２と比較して、第２の絶縁層１８の圧力を小さくして抵抗値を低くした。
サンプル６は、第１の絶縁層１６を圧力１０Ｔｏｒｒで６００秒酸化し、第２の絶縁層１８を圧力０．１Ｔｏｒｒで６００秒酸化した。即ち、サンプル２と比較して、第２の絶縁層１８の圧力を小さくして抵抗値を低くした。
【０１０８】
さらに、膜構成２に対して、第２の絶縁層１８を形成する金属Ａｌ層を膜厚０．４５ｎｍと少し薄くして、その他の構成は膜構成２と同様にして、記憶素子を作製し、サンプル７の試料とした。
即ち、サンプル７は、各層の材料及び膜厚を、下記の構成（膜構成２Ｘ）としたものである。
膜構成２Ｘ：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.45nm)-Ox/CoFeB(1.0nm)/CoFe(2.0nm)/PtMn(30nm)/Ta(5nm)
このサンプル７は、サンプル２と比較して、第１の絶縁層１６が薄くなるため、その抵抗値も低くなる。
【０１０９】
（膜構成３：サンプル８）
下層の第１の磁化固定層３１の各層１３，１４，１５の構成と上層の第２の磁化固定層３２の各層１９の構成とを逆にして、さらに磁性層の膜厚を変更して、下層の磁化固定層の磁性層を膜厚２ｎｍ、上層の磁化固定層の２層の磁性層を膜厚２．５ｎｍとした。さらに、下層の第１の絶縁層１６を圧力１０Ｔｏｒｒで６００秒酸化し、上層の第２の絶縁層１８を圧力５Ｔｏｒｒで６００秒酸化し、その他の構成は膜構成１と同様にして、記憶素子を作製して、サンプル８の試料とした。
即ち、各層の材料及び膜厚を、下記の構成（膜構成３）として、記憶素子を作製した。
膜構成３：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/CoFe(2.5nm)/Ru(0.8nm)/CoFe(2.5nm)/PtMn(30nm)/Ta(5nm)
このサンプル８は、上層の第２の絶縁層１８の酸化の圧力を小さくして、抵抗値を低くしている。
【０１１０】
（膜構成４：サンプル９〜１１）
図２に示した記憶素子３を作製する代わりに、図３に示した記憶素子３０を作製した。
具体的には、図３に示した記憶素子３０において、上層の第２の磁化固定層３２を構成する磁性層２２を膜厚１．０ｎｍのＣｏＦｅＢ膜と膜厚２．０ｎｍのＣｏＦｅ膜との積層膜、積層フェリ構造の第２の磁化固定層３２を構成する非磁性層２３，２５を膜厚０．８ｎｍのＲｕ膜、第２の磁化固定層３２を構成する磁性層２４を膜厚ｘ（ｎｍ）のＣｏＦｅ膜、第２の磁化固定層３２を構成する磁性層２６を膜厚２．５ｎｍのＣｏＦｅ膜と選定し、その他の各層は膜構成１と同様の材料・膜厚として、各層を形成した。また、下層の第１の絶縁層１６を圧力１０Ｔｏｒｒで６００秒酸化し、上層の第２の絶縁層１８を圧力５Ｔｏｒｒで６００秒酸化した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成４）として、記憶素子３０を作製した。
膜構成４：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/CoFeB(1.0nm)/CoFe(2.0nm)/Ru(0.8nm)/CoFe(xnm)/Ru(0.8nm)/CoFe(2.5nm)/PtMn(30nm)/ Ta(5nm)
【０１１１】
そして、この膜構成４において、それぞれ上層の第２の磁化固定層３２の真ん中の磁性層２４の膜厚ｘ（ｎｍ）を変えた、サンプル９〜サンプル１１の記憶素子の各試料を作製した。
サンプル９は、磁性層２４の膜厚ｘを５ｎｍとした。
サンプル１０は、磁性層２４の膜厚ｘを４ｎｍとした。
サンプル１１は、磁性層２４の膜厚ｘを３ｎｍとした。
【０１１２】
（膜構成５：サンプル１２）
上層の第２の絶縁層１８を、膜厚１．２ｎｍのＭｇＯ（酸化マグネシウム）膜により形成し、その他の構成は膜構成４と同様にして、記憶素子３０を作製し、サンプル１２の試料とした。ＭｇＯ膜は、ＭｇＯターゲットを用いてＲＦスパッタ法により酸化物を直接堆積させて形成した。
なお、第１の絶縁層１６は、圧力１０Ｔｏｒｒで６００秒酸化した。また、磁化固定層３２の磁性層２４の膜厚は、４ｎｍ（サンプル１０と同じ）とした。
即ち、サンプル１２は、各層の材料及び膜厚を、下記の構成（膜構成５）としたものである。
膜構成５：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/MgO(1.2nm)/CoFeB(1nm)/CoFe(2.5nm)/Ru(0.8nm)/CoFe(4nm)/Ru(0.8nm)/CoFe(2.5)/PtMn(30nm)/ Ta(5nm)
【０１１３】
（比較例）
上述したサンプル１〜サンプル１２は、本発明の構成即ち実施例のサンプルであるが、これに対して、比較例として、本発明の構成以外の構成とした記憶素子のサンプルを作製した。
【０１１４】
（膜構成６：サンプル１３）
記憶層１７までは膜構成１と同様に形成し、その上にキャップ層を形成した構成として、記憶素子を作製した。即ち、磁化固定層が記憶層の下層側のみに設けられた通常のスピン注入の記憶素子の構成である。
即ち、各層の材料及び膜厚を、下記の構成（膜構成６）として、記憶素子を作製した。
膜構成６：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Ta(5nm)
これを、サンプル１３の記憶素子の試料とした。
【０１１５】
（膜構成７：サンプル１４）
各層の材料及び膜厚を、下記の構成（膜構成７）として、記憶素子を作製した。
膜構成７：
Ta(3nm)/CoFeB(3nm)/Al(0.5nm)-Ox/CoFe(2.5nm)/Ru(0.8nm)/ CoFe(5nm)/Ru(0.8nm)/CoFe(2.5nm)/PtMn(30nm)/ Ta(5nm)
また、酸化アルミニウム膜は、圧力１０Ｔｏｒｒで６００秒酸化した。
これを、サンプル１４の記憶素子の試料とした。
このサンプル１４の記憶素子は、磁化固定層が記憶層の上層側のみに設けられた構成であり、かつ磁化固定層が３層の磁性層とその間の非磁性層とから成る積層フェリ構造となっている。
【０１１６】
（膜構成２：サンプル１５）
前記膜構成２において、上層の第２の絶縁層１８を圧力５０Ｔｏｒｒで６００秒酸化して、その他はサンプル２と同様にして記憶素子を作製し、サンプル１５の試料とした。
このサンプル１５の記憶素子は、第２の絶縁層１８の酸化の圧力を大きくして、抵抗値を高くしたものである。
【０１１７】
（膜構成８：サンプル１６）
上層の第２の磁化固定層３２を、２層の膜厚２．５ｎｍのＣｏＦｅ膜とその間の膜厚０．８ｎｍのＲｕ膜とにより形成し、その他の構成は膜構成４と同様にして、記憶素子を作製し、サンプル１６の試料とした。なお、第１の絶縁層１６は、圧力１０Ｔｏｒｒで６００秒酸化し、第２の絶縁層は、圧力５Ｔｏｒｒで６００秒酸化した。
即ち、サンプル１６は、各層の材料及び膜厚を、下記の構成（膜構成８）としたものである。
膜構成８：
Ta(3nm)/PtMn(30nm)/CoFe(2nm)/Ru(0.8nm)/CoFeB(2nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/CoFe(2.5nm)/Ru(0.8nm)/CoFe(2.5nm)/PtMn(30nm)/Ta(5nm)
このサンプル１６の記憶素子は、記憶層の上下２つの磁化固定層が、いずれも２層の磁性層とその間の非磁性層とから成る積層フェリ構造となっている。
【０１１８】
上述の各サンプルの記憶素子に対して、それぞれ以下のようにして特性の評価を行った。
なお、測定に先立ち、記憶素子に対して、外部から磁界を与えることができるように構成した。
【０１１９】
（面積抵抗値・抵抗変化率の測定）
ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節し、外部磁界により記憶層の磁化の向きを反転させて、記憶素子全体の面積抵抗値を測定し、抵抗−外部磁界の関係を調べた。
その後、抵抗が高い状態での抵抗値（高抵抗）と、抵抗が低い状態での抵抗値（低抵抗）とから、（高抵抗−低抵抗）／低抵抗の式により、抵抗変化率を算出した。
【０１２０】
（反転電流値・ＴＭＲ比の測定）
温度を室温２５℃として、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行った。
【０１２１】
ここで、抵抗−電流曲線の一例を図６に示す。
図６に示すように、ある一定以上の電流が印加されると、高抵抗状態から低抵抗状態へもしくはその逆へと変化し、磁化反転していることが確認できる。
【０１２２】
この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。
なお、この反転電流の測定においては、磁化の向きが反転する閾値が、外部磁界によって変化するオフセットを生じる。このオフセットをなくすためには、（１）上述の抵抗変化率の測定において、予め抵抗−外部磁界の関係からＲＨループのオフセット磁界を求めておき、外部からオフセット分の磁界を印加しながら、反転電流を測定する、（２）外部からの印加磁界を変化させながら、反転電流の外部磁界依存性を測定する、の２つの方法が考えられる。ここでは、（１）の方法を採用して、測定を行った。
また、記憶素子の抵抗値によっても異なるが、およそ１．０〜１．２Ｖのバイアス電圧で、トンネル絶縁層が絶縁破壊することがわかっているため、印加電流の上限は０．８Ｖのバイアス電圧がかかる電流値までとした。
そして、＋と−の両極性の反転電流値（絶対値）の平均値から、反転電流密度を算出した。
【０１２３】
測定結果として、まず、各サンプルの、記憶素子の低抵抗状態の面積抵抗値及び記憶素子の抵抗変化率を表１に示す。表１の各測定値は、それぞれのサンプルのウエハ上に作製された２００個の記憶素子を測定した値の平均値である。
【０１２４】
【表１】
2006165265.tif 000005
【０１２５】
また、各サンプルの、反転電流値及び反転電流密度を表２に示す。表２の各測定値は、１０個の記憶素子を測定した値の平均値である。
【０１２６】
【表２】
2006165265.tif 000006
【０１２７】
以下、表１及び表２の結果に基づいて、本発明の記憶素子の構成とすることによる作用効果を考察する。
【０１２８】
まず、本発明の実施例であるサンプル１と比較例であるサンプル１３とを比較すると、サンプル１では、記憶層の上下にそれぞれ磁化固定層を設けて２つのＭＴＪ素子を構成しているのに対して、サンプル１３では、記憶層の下層側のみに磁化固定層を設けて１つのＭＴＪ素子のみを構成している。
そして、抵抗変化率は、サンプル１では２４．１％であり、サンプル１３では４２．２％であり、サンプル１の方が抵抗変化率が低く、２つのＭＴＪ素子によって、抵抗変化率が相殺されていることがわかる。
しかし、磁化反転電流密度は、サンプル１では４．６×１０６（Ａ／ｃｍ２）であり、サンプル１３では６．５×１０６（Ａ／ｃｍ２）であり、サンプル１の方が小さい。
従って、サンプル１のように、記憶層を挟んで２つのＭＴＪ素子を構成することにより、反転電流を低減して、より小さい電流で記憶層の磁化の向きを反転させることが可能になる。
【０１２９】
しかしながら、サンプル１では、２つの絶縁層１６，１８の形成条件が同一であるため、これらの絶縁層１６，１８によって同じトンネルバリアが形成されているとすると、図５に示したように、記憶素子全体としての抵抗変化率は得られないはずである。
そこで、次に、サンプル１と、記憶層の上層側のみに磁化固定層を設けて１つのＭＴＪ素子のみを構成したサンプル１４とを比較する。
サンプル１４では、面積抵抗値が６．３Ωμｍ２であり、抵抗変化率が２６．６％であった。即ち、面積抵抗値はサンプル１より小さく、抵抗変化率は少し大きくなっている。
また、サンプル１４とサンプル１３とを比較すると、反転電流値は同程度であるが、面積抵抗値及び抵抗変化率が大きく異なっている。この原因は必ずしも明らかではないが、絶縁層を上下に挟む磁性層の組成が異なる（サンプル１３は上下とも非晶質のＣｏＦｅＢ膜であり、サンプル１４は下層が非晶質のＣｏＦｅＢ膜で上層が結晶質のＣｏＦｅ膜である）ことから、絶縁層の成膜状態が異なっていることと、磁化固定層の構成が異なる（サンプル１３は２層の磁性層の積層フェリ構造であり、サンプル１４は３層の磁性層の積層フェリ構造である）こととが考えられる。
サンプル１の第１の絶縁層１６及び第２の絶縁層１８においても、絶縁層１６，１８を上下に挟む磁性層の組成が異なり、また２つの磁化固定層３１，３２の構成が異なっている。このため、同じ条件で絶縁層１６，１８の形成を行っても、ＭＴＪ素子の抵抗値が異なっているものと推定される。
従って、２つのＭＴＪ素子の抵抗値が異なることと、抵抗変化率が若干異なることによって、サンプル１では、２つのＭＴＪ素子の抵抗変化率が相殺されずに、記憶素子全体としての抵抗変化率が得られたと考えられる。
【０１３０】
次に、サンプル２について説明する。
このサンプル２では、記憶層の上層の第２の磁化固定層３２において、バリアの第２の絶縁層１８側にＣｏＦｅＢ膜を配置している。
このサンプル２は、第２の磁化固定層３２のバリアの第２の絶縁層１８側にＣｏＦｅ膜を配置しているサンプル１の反転電流密度４．６×１０６（Ａ／ｃｍ２）と比較して、反転電流密度が２．７×１０６（Ａ／ｃｍ２）と小さくなる。
このように反転電流が小さくなる原因は、スピン分極率が大きく、スピン注入効率の高い磁性層（ＣｏＦｅＢ膜）をバリアとの界面に配する方が、より低い電流密度でスピン注入磁化反転が可能であることによると推定される。
従って、ＣｏＦｅ膜よりもＣｏＦｅＢ膜を、バリアの絶縁層に接するように形成することが、反転電流を低減する上で、より好ましいといえる。
【０１３１】
次に、本発明の実施例であるサンプル３〜サンプル７と比較例であるサンプル１５とを比較する。これらのサンプルは、サンプル２と同じ膜構成２において、２つの絶縁層１６，１８の形成条件の組み合わせを変化させたものである。
まず、サンプル３及びサンプル４では、下層の第１の絶縁層１６の抵抗値を、より大きくして、上層の第２の絶縁層１８の抵抗値を第１の絶縁層１６に対して相対的に小さくした。サンプル３の抵抗変化率は３３％であり、サンプル４の抵抗変化率は３２．２％であり、いずれもサンプル２の値を上回っている。
従って、記憶素子の情報を読み出す際の抵抗変化率を大きくする目的では、サンプル２と比較して、サンプル３のように、一方のバリアに対して他方のバリアの抵抗値に差があってなおかつ、その差が大きい方が望ましい。
次に、サンプル５及びサンプル６では、下層のバリアの形成条件をサンプル２と同じにして、上層のバリアの抵抗値がサンプル２よりも小さくなるように、酸化の圧力を小さくしている。サンプル５及びサンプル６の抵抗値はサンプル２とほぼ同等であり、上層のバリアの抵抗値が低くなるほど、記憶素子の抵抗値も小さくなっている。
反転電流密度は、サンプル２には及ばないものの、サンプル１よりは小さくなっており、電流低減効果が見られている。
次に、サンプル７では、酸化する前の金属Ａｌ層の膜厚を薄くすることにより、上層のバリアの抵抗値を小さくしている。このサンプル７でも、サンプル５，６と同様の抵抗変化率や反転電流密度が得られた。
次に、比較例のサンプル１５では、上層の第２の絶縁層１８の酸化の圧力条件をより強いものとして、上層と下層のバリアの抵抗値が同じになるように調整したサンプルである。磁化反転電流密度は４．１×１０６（Ａ／ｃｍ２）であり、サンプル２と比較して遜色ないが、抵抗変化率３．４％となり、本発明の実施例であるサンプル２の２３．１％等に比較して大きく低下している。即ち、サンプル１５の記憶素子では、抵抗変化率が小さいため、情報の読み出し時の出力が小さくなり、読み出しが困難である。
【０１３２】
次に、実施例のサンプル８及びサンプル９と比較例のサンプル１６とを比較する。
サンプル８は、下層の第１の磁化固定層３１が１層の強磁性層から成り、上層の第２の磁化固定層３２は２層の強磁性層が非磁性層を介して積層された積層フェリ構造となっている。サンプル９は、下層の第１の磁化固定層３１が２層の強磁性層の積層フェリ構造であり、上層の磁化固定層３２は３層の強磁性層の積層フェリ構造となっている。そして、いずれのサンプルも、反強磁性層１１，２０により、バリアの絶縁層１６，１８に接する磁性層１５，１９の磁化の向きが反平行に固定されている。
一方、比較例のサンプル１６は、下層の磁化固定層も上層の磁化固定層も２層の強磁性層の積層フェリ構造となっているため、反強磁性層により、バリアの絶縁層に接する磁性層の磁化の向きが平行に固定される。
【０１３３】
これら３種のサンプル８，９，１６では、表１に示したように、それぞれある程度以上の抵抗変化率が得られる。
しかし、磁化反転電流密度は、実施例のサンプル８及びサンプル９でそれぞれ４．３及び２．３×１０６（Ａ／ｃｍ２）であるのに対して、２つの磁化固定層のバリア側の磁性層の磁化の向きが平行に固定されている比較例のサンプル１６では、７．４×１０６（Ａ／ｃｍ２）と大きくなっており、反転電流の低減効果が見られていない。
これは、トンネルバリアを介して、記憶層の上下に設けられた２つの磁化固定層の磁化の向きが反平行でないために、スピン注入効率の改善効果が得られないためである。
【０１３４】
従って、スピン注入の効率を向上するためには、記憶層の上下２つの磁化固定層において、それぞれ記憶層に最も近い側の磁性層の磁化の向きが反平行に固定されている必要があることがわかる。
このような構成は、実施例の各サンプルの構成以外にも考えられる。２つの磁化固定層において、非磁性層で隔てられた磁性層の数を、一方の磁化固定層では奇数として、他方の磁化固定層では偶数とすれば、条件を満たす。なお、このとき、膜構成２の第２の磁化固定層３２の磁性層１９（ＣｏＦｅＢ膜とＣｏＦｅ膜の積層）のように、非磁性層を介さずに直接積層されている複数の磁性層は、単層の磁性層とみなす。
【０１３５】
次に、本発明の実施例のサンプル２及びサンプル９〜サンプル１１と、比較例のサンプル１３とを比較する。
各実施例のサンプル２，９，１０，１１では、表２に示したように、比較例のサンプル１３の磁化反転電流６．５×１０６（Ａ／ｃｍ２）と比較して、磁化反転電流が減少している。
ここで、サンプル２は、下層の第１の磁化固定層３１が２層の強磁性層１３，１５の積層フェリ構造であり、上層の第２の磁化固定層３２が１相の強磁性層１９から構成されている。これにより、下層の第１の磁化固定層３１では、記憶素子に加工された磁性層端面からの漏れ磁界が２層の積層フェリ結合された磁性層１３，１５で互いに打ち消されるが、上層の第２の磁化固定層３２では１層の磁性層１９のみであるため、磁性層端面からの漏れ磁界は打ち消されない。
そして、外部磁場によるＲＨループは、漏洩磁界が大きいほど、また記憶素子の大きさが小さいほど、シフト量が大きくなる。
前述したように、漏洩磁界によるシフトは、磁化反転電流のシフトも引き起こすので、ＲＨループのシフト量が少ないほど好適である。
【０１３６】
ここで、サンプル２の記憶素子のＲＨループを測定した結果を図７に示す。なお、図７の縦軸はＴＭＲ比としている。
図７より、ＲＨループが、磁界のプラス側にシフトしていることがわかる。
【０１３７】
ここで、上述の各実施例のサンプル２，９，１０，１１について、ＲＨループのシフト磁界を測定した。測定結果を、表３に示す。
【０１３８】
【表３】
2006165265.tif 000007
【０１３９】
表３より、サンプル２と比較して、他の３つのサンプル９，１０，１１は、シフト磁界が小さくなっていることがわかる。
また、一般的に、単層の強磁性層及び反強磁性層による反強磁性結合と、積層フェリ構造による反強磁性結合とを比較すると、積層フェリ構造による反強磁性結合の方が、磁化の向きの固定強度を大きくすることができる。
【０１４０】
これらの点から、サンプル９〜１１のように、記憶層の上下の磁化固定層にいずれも積層フェリ構造を用いた構成とすることにより、ＲＨループのシフトを低減することができると共に、より大きな磁化固定強度を得られる点で有利である。
【０１４１】
次に、これら３つのサンプル９，１０，１１では、上部の磁化固定層３２を３層の強磁性層２２，２４，２６の積層フェリ構造としていて、３層の強磁性層２２，２４，２６のうち、他の磁性層２２，２６の磁化Ｍ２２，Ｍ２６の向き（右向き）とは、磁化Ｍ２４の向き（左向き）が逆向きとなる磁性層（ＣｏＦｅ膜）２４について、その膜厚をそれぞれ、５ｎｍ，４ｎｍ，３ｎｍに変化させて、漏洩磁界を打ち消す度合いを変化させている。
前述したのように記憶素子の大きさによっても、ループのシフトの大きさは異なるが、表３に示した結果では、サンプル９が最もループのシフトが少なくなっている。
【０１４２】
このような結果から、記憶素子として、漏洩磁界ができる限り少ない構成が、より好ましいことがわかる。
このように漏洩磁界が少ない記憶素子の構成としては、実施例のサンプル９等に限定されるものではなく、その他の構成も可能である。
そして、漏洩磁界が少ない記憶素子の構成の条件は、記憶層の上下に設けられた２つの磁化固定層の、それぞれの磁化固定層において、非磁性層を隔てて複数の強磁性層が積層された構成を有し、各強磁性層の (膜厚)×(単位体積飽和磁化)で示される面積磁化量について、磁化の向きが一方に固定された強磁性層の面積磁化量の総和Σ（Ｍｓｔｐ）と、磁化の向きが他方に固定された強磁性層の面積磁化量の総和Σ（Ｍｓｔｍ）とが、ほぼ等しいことである。そして、これらの総和Σ（Ｍｓｔｐ），Σ（Ｍｓｔｍ）について、
Σ（Ｍｓｔｐ）＝ｘΣ（Ｍｓｔｍ），０．８＜ｘ＜１．２
を満たすことが好ましい。
通常、積層フェリ構造の磁化固定層では、各磁性層の磁化の向きが互い違いに逆向きになるため、これら面積磁化量の和Σ（Ｍｓｔｐ），Σ（Ｍｓｔｍ）は、それぞれ奇数番目の磁性層の面積磁化量の和と偶数番目の磁性層の面積磁化量の和とに対応する。
【０１４３】
次に、実施例のサンプル１２の結果を用いて、本発明の記憶素子のトンネルバリアに用いる好適な材料について説明する。
サンプル１２では、下層の第１の絶縁層１６に酸化アルミニウム膜を用い、上層の第２の絶縁層１８にＭｇＯ膜を用いている。これらの材料は、ＭＴＪ素子のトンネル絶縁層として一般的に用いられている。
サンプル１２では、３７．２％の抵抗変化率が得られており、反転電流密度は３．４×１０６（Ａ／ｃｍ２）であり、比較例であるサンプル１３の６．５×１０６（Ａ／ｃｍ２）と比較して、反転電流を低減する効果が得られている。
従って、サンプル１２のように、ＭｇＯを本発明のトンネルバリアの材料として用いることが可能であることがわかる。
【０１４４】
また、前述したように、２つのバリアがそれぞれ充分な磁気抵抗変化率を示し、そのトンネル接合の抵抗値に差がある限りにおいては、２つのトンネルバリアのうちいずれか一方もしくはその両方に、ＡｌＯｘに代えてＭｇＯを用いることが可能である。
【０１４５】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【０１４６】
【図１】本発明の一実施の形態のメモリの概略構成図（斜視図）である。
【図２】図１の記憶素子の断面図である。
【図３】本発明の他の実施の形態の記憶素子の断面図である。
【図４】２つの磁気トンネル接合素子を有する記憶素子の概略構成を説明する図である。
【図５】各磁気トンネル接合素子の抵抗値の割合と、記憶素子の抵抗変化率との関係を示す図である。
【図６】記憶素子の電流−抵抗特性の一例を示す図である。
【図７】サンプル２の記憶素子のＲＨループを示す図である。
【図８】スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。
【図９】図８のメモリの断面図である。
【図１０】従来のＭＲＡＭの構成を模式的に示した斜視図である。
【符号の説明】
【０１４７】
３，３０  記憶素子、１１  下地層、１２，２０  反強磁性層、１３，１５，１９，２２，２４，２６  強磁性層、１４，２３，２５  非磁性層、１６  第１の絶縁層、１８  第２の絶縁層、１７  記憶層、２１  キャップ層、３１  第１の磁化固定層、３２  第２の磁化固定層、ＭＴＪ１，ＭＴＪ２  ＭＴＪ素子
【図１】
2006165265.tif 000008
【図２】
2006165265.tif 000009
【図３】
2006165265.tif 000010
【図４】
2006165265.tif 000011
【図５】
2006165265.tif 000012
【図６】
2006165265.tif 000013
【図７】
2006165265.tif 000014
【図８】
2006165265.tif 000015
【図９】
2006165265.tif 000016
【図１０】
2006165265.tif 000017