(57)【要約】【課題】  高耐圧横型半導体デバイスの電流能力を低下させずに、オン時の耐圧特性および安全動作領域（ＳＯＡ）を向上できる製造が容易なデバイス構造を提供する。【解決手段】  半導体層１４内に第１の半導体領域１５と隣接もしくは離れて形成される第２導電型の第２の半導体領域１６と、第２導電型のソース領域６と、第２導電型のドレイン領域４と、半導体層１４表面のソース領域６端から第２の半導体領域１６端の間に形成されるゲート絶縁膜８上に形成されるゲート電極９とを備え、第１の半導体領域１５は、ソース領域６下方からゲート電極９下方の一部まで延在されて、更に、第１導電型不純物の濃度分布は、半導体層１４表面から埋め込み絶縁膜２に向かって増加してソース領域６の下方に頂上を有して、第１の半導体領域１５直下から埋め込み絶縁膜２までの間の半導体層１４は、第１の半導体領域１５の表面濃度よりも低い不純物濃度になっている。【選択図】  図１
2006165145.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第１導電型の半導体層と、前記半導体層表面に形成される第１導電型の第１の半導体領域と、前記半導体層内に前記第１の半導体領域と隣接もしくは離れて形成される第２導電型の第２の半導体領域と、前記第１の半導体領域内の表面に形成される第２導電型のソース領域と、前記第２の半導体領域内の表面に形成された第２導電型のドレイン領域と、前記半導体層表面の前記ソース領域端から前記第２の半導体領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、
前記第１の半導体領域は、前記ソース領域下方から前記ゲート電極下方の一部まで延在されて、更に、第１導電型不純物の濃度分布は、前記半導体層表面から前記埋め込み絶縁膜に向かって増加して前記ソース領域の下方に頂上を有して、前記第１の半導体領域直下から前記埋め込み絶縁膜までの間の前記半導体層は、前記第１の半導体領域の表面濃度よりも低い不純物濃度になっていることを特徴とする横型半導体デバイス。
【請求項２】
支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第２導電型の半導体層と、前記半導体層の表面から前記埋め込み絶縁膜に到達するよう形成される第１導電型のウェル領域と、前記ウェル領域内の表面に形成される第１導電型の第１の半導体領域と、前記第１の半導体領域内の表面に形成される第２導電型のソース領域と、前記半導体層表面に前記ウェル領域から離れて形成された第２導電型のドレイン領域と、前記半導体層表面の前記ソース領域端から前記ウェル領域に隣接する前記半導体層の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、
前記第１の半導体領域は、前記ソース領域下方から前記ゲート電極下方の一部まで延在されて、更に、第１導電型不純物の濃度分布は、前記半導体層表面から前記埋め込み絶縁膜に向かって増加して前記ソース領域の下方に頂上を有して、前記第１の半導体領域直下から前記埋め込み絶縁膜までの間の前記ウェル領域は、前記第１の半導体領域の表面濃度よりも低い不純物濃度になっていることを特徴とする横型半導体デバイス。
【請求項３】
前記第１の半導体領域端と前記第２半導体領域端の間に間隔を設ける請求項１または２記載の横型半導体デバイス。
【請求項４】
前記第１の半導体領域において、第１導電型不純物の濃度分布の頂上は、前記半導体層表面から深さ０．５μｍ以内に位置する請求項１，２または３記載の横型半導体デバイス。
【請求項５】
前記第１の半導体領域において、第１導電型不純物の表面濃度は、前記頂上の濃度の５〜２０％の範囲である請求項１，２，３または４記載の横型半導体デバイス。
【請求項６】
前記第１の半導体領域下の前記半導体層に、前記半導体層よりも高濃度の第１導電型の埋め込み領域が備わっている請求項１，２，３，４または５記載の横型半導体デバイス。
【請求項７】
前記第１の半導体領域と前記ゲート電極の重なりの長さが、第１導電型不純物の濃度分布の頂上の前記半導体層表面からの深さと、ほぼ同じである請求項１，２，３，４，５または６記載の横型半導体デバイス。
【請求項８】
支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第１導電型の半導体層と、前記半導体層内の表面に形成される第２導電型のウェル領域と、前記半導体層内に前記ウェル領域と隣接もしくは離れて形成される第１導電型の第２の半導体領域と、前記ウェル領域内の表面に形成される第１導電型のソース領域と、前記第２の半導体領域内の表面に形成された第１導電型のドレイン領域と、前記ソース領域端から前記ウェル領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、
前記ソース領域の下方の半導体層には、第２導電型の埋め込み領域が備えられて、前記埋め込み領域の第２導電型不純物の拡散定数は、前記ウェル領域の第２導電型不純物の拡散定数よりも小さいことを特徴とする横型半導体デバイス。
【請求項９】
支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第２導電型の半導体層と、前記半導体層内の表面に形成される第２導電型のウェル領域と、前記半導体層内に前記ウェル領域と隣接もしくは離れて形成される第１導電型の第２の半導体領域と、前記ウェル領域内の表面に形成される第１導電型のソース領域と、前記第２の半導体領域内の表面に形成された第１導電型のドレイン領域と、前記ソース領域端から前記第２の半導体領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、
前記ソース領域の下方の半導体層には、第２導電型の埋め込み領域が備えられて、前記埋め込み領域の第２導電型不純物の拡散定数は、前記ウェル領域の第２導電型不純物の拡散定数よりも小さいことを特徴とする横型半導体デバイス。
【請求項１０】
前記埋め込み領域が、前記ソース領域下方からドレイン側に向かって延在している請求項８または９記載の横型半導体デバイス。
【請求項１１】
前記埋め込み領域の不純物がアンチモン又は砒素で、前記ウェル領域の不純物が燐である請求項８，９または１０記載の横型半導体デバイス。
【請求項１２】
支持基板上に埋め込み絶縁膜を介して形成した第１または第２の導電型の半導体層に、マスク層を形成する工程と、前記マスク層をマスクとして第２の導電型の第１の不純物のイオン注入を用いて前記半導体層に埋め込み領域を形成する工程と、前記マスク層をマスクとして前記第１の不純物よりも拡散定数が大きい第２の不純物のイオン注入を行う工程と、前記マスク層を除去して前記半導体層表面にエピタキシャル成長を行う工程と、熱処理により前記第２の不純物を半導体層表面まで到達してウェル領域を形成する工程とを含む横型半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＳＯＩ基板上に形成された横型半導体デバイスに関するものである。
【背景技術】
【０００２】
近年、カラーＰＤＰや自動車用途に、シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された高耐圧横型半導体デバイスと低耐圧回路を１チップに集積した製品が開発されている。
【０００３】
高耐圧横型ＭＯＳトランジスタの素子面積を縮小するためには、目標とする耐圧を維持しつつ、電流能力（オン抵抗、ドレイン飽和電流）を向上する必要がある。
【０００４】
更に、デバイスがオン状態で破壊する電圧（以下、オン時の耐圧と記載）の向上、すなわち安全動作領域（ＳＯＡ）や、ＥＳＤ耐量の改善が重要となってきており、デバイス構造の検討も行われている。例えば、特許文献１に記載されているソース領域と埋め込み絶縁膜間の高濃度化も１つの手法である。図１１は、その構造断面図を示している。
【０００５】
支持基板１上に埋め込み絶縁膜２を介してＮ型半導体層３が張り合わせされている。Ｎ型半導体層３内には、Ｐウェル領域５、Ｎ＋ソース領域６、Ｎ＋ドレイン領域４およびＰ＋コンタクト拡散領域７が拡散されている。Ｐウェル領域５の上方には、ゲート絶縁膜８を介してゲート電極９が形成されて、フィールド酸化膜１３の上方まで延びている。Ｎ＋ソース領域６から埋め込み絶縁膜２までの間に低抵抗のＰ型埋め込み領域１２が挿入されている。Ｎ＋ソース領域６、Ｐ＋コンタクト拡散領域７上には、ソース電極１０が形成され、Ｎ＋ドレイン領域４上には、ドレイン電極１１が形成されている。
【０００６】
デバイスがオン状態で、ドレイン電圧が上昇していくと、ドレイン電流が一定になる飽和領域に至るが、更に、ドレイン電圧を上昇するとカーク効果などに起因してドレイン側でアバランシェ降伏が起きる。発生したホール電流がＮ＋ソース領域６直下のＰ型埋め込み領域１２に流れる。これによって、Ｎ＋ソース領域６直下に電圧降下が発生し、Ｐ型埋め込み領域１２の電圧が上昇、ソース電圧よりもビルトインポテンシャル以上になるとＮ＋ソース領域６、Ｐ型埋め込み領域１２、Ｎ＋ドレイン領域４から構成される寄生バイポーラＴｒはターン・オンする。寄生バイポーラＴｒがターン・オンするとスナップバック現象が起きて大電流が流れ破壊に至る。従って、破壊する電圧を向上してＳＯＡを拡大するには、寄生バイポーラＴｒのターン・オンとカーク効果の抑制が重要である。
【０００７】
Ｎ＋ソース領域６から埋め込み絶縁膜２までの間に高濃度のＰ型埋め込み領域１２を挿入することで、Ｎ＋ソース領域６下の寄生抵抗が低減されて、電圧降下も低下する。これによって、寄生バイポーラＴｒのターン・オンする電圧を上昇できてＳＯＡを向上することができる。
【特許文献１】特開２０００−２１６３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来技術である特許文献１のデバイス構造は、以下に示す２つの課題を有する。
【０００９】
第１の課題は、特にＮＭＯＳトランジスタを１００Ｖ以上に高耐圧化する際、オン時の耐圧特性、乃ち、ＳＯＡについて不十分であるということである。
【００１０】
Ｐウェル領域の不純物濃度が低い場合、ドレイン電圧を上昇させると、Ｐウェル領域側への空乏領域の拡がりは大きくなる。このため、Ｎ＋ソース領域とＮ型半導体層（ドリフト領域）の間隔が狭いと、空乏領域がＮ＋ソース領域まで達してパンチスルーが起きオフ時の耐圧が低下する。また、オン時の耐圧特性も、Ｐウェル領域に空乏領域が拡がるため、短チャネル効果などによってＶｔｈが低下しやすくなり、その結果、ドレイン飽和電流が増加して、オン時の耐圧が低下する
一方、Ｐウェル領域の不純物濃度が高い場合、Ｖｔｈの上昇を招き、オン抵抗の増加、ドレイン飽和電流の低下を招く。これにより、オン時の耐圧は向上するが、電流能力を低下させているので、素子面積が増加してしまう。
【００１１】
第２の課題は、特に、ＰＭＯＳトランジスタの場合に生じる。
【００１２】
オン時の耐圧を向上するため、寄生バイポーラＴｒのターン・オンを抑制するには、埋め込み層を高濃度化して寄生抵抗を低減することが効果ある。
【００１３】
高濃度の埋め込み層を形成する実用的な製造方法として、高エネルギーイオン注入と、エピタキシャル成長を用いた埋め込み拡散層の２通りある。
【００１４】
しかし、ＰＭＯＳトランジスタの埋め込み領域はＮ型になるため、不純物は、燐、砒素、アンチモンの３種類となる。ＮＭＯＳトランジスタの硼素の場合と比較すると、飛程Ｒｐが小さく高ドーズの条件でイオン注入すると、ウェハ毎あたりのイオン注入時間が長くなり生産性を低下させる。実際上、高ドーズのイオン注入をすることが難しくなってくることが多い。
【００１５】
このため、ＰＭＯＳトランジスタの場合に高濃度埋め込み層を形成する製造上容易な手段は、エピタキシャル成長を用いた拡散層の埋め込みである。
【００１６】
しかし、埋め込み拡散層は、拡散工程を最初に形成するため、他の拡散層と比較すると最も熱処理が長くなる。従って、ソース―ドレイン間のパンチスルーを防止するため、ゲート電極下方に高濃度埋め込み層を形成すると、他の拡散層、例えばウェル領域に必要な熱処理を施した場合、チャネル領域にまでＮ型不純物が拡散してしまい、ＰＭＯＳトランジスタのＶｔｈが高くなり、ドレイン飽和電流が低下することが懸念される。結局、オン時の耐圧は向上するが、ドレイン飽和電流が低下することになってしまうという課題があった。
【００１７】
したがって、この発明の目的は、高耐圧横型半導体デバイスの電流能力を低下させずに、オン時の耐圧特性および安全動作領域を向上できる横型半導体デバイスおよびその製造方法を提供することである。
【課題を解決するための手段】
【００１８】
本発明は、上記２つの課題を解決できる横型半導体デバイス構造を提供する。まず、上記第１の課題を解決するデバイス構造について説明する。
【００１９】
請求項１記載の横型半導体デバイスは、支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第１導電型の半導体層と、前記半導体層表面に形成される第１導電型の第１の半導体領域と、前記半導体層内に前記第１の半導体領域と隣接もしくは離れて形成される第２導電型の第２の半導体領域と、前記第１の半導体領域内の表面に形成される第２導電型のソース領域と、前記第２の半導体領域内の表面に形成された第２導電型のドレイン領域と、前記半導体層表面の前記ソース領域端から前記第２の半導体領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、前記第１の半導体領域は、前記ソース領域下方から前記ゲート電極下方の一部まで延在されて、更に、第１導電型不純物の濃度分布は、前記半導体層表面から前記埋め込み絶縁膜に向かって増加して前記ソース領域の下方に頂上を有して、前記第１の半導体領域直下から前記埋め込み絶縁膜までの間の前記半導体層は、前記第１の半導体領域の表面濃度よりも低い不純物濃度になっている。
【００２０】
請求項２記載の横型半導体デバイスは、支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第２導電型の半導体層と、前記半導体層の表面から前記埋め込み絶縁膜に到達するよう形成される第１導電型のウェル領域と、前記ウェル領域内の表面に形成される第１導電型の第１の半導体領域と、前記第１の半導体領域内の表面に形成される第２導電型のソース領域と、前記半導体層表面に前記ウェル領域から離れて形成された第２導電型のドレイン領域と、前記半導体層表面の前記ソース領域端から前記ウェル領域に隣接する前記半導体層の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、前記第１の半導体領域は、前記ソース領域下方から前記ゲート電極下方の一部まで延在されて、更に、第１導電型不純物の濃度分布は、前記半導体層表面から前記埋め込み絶縁膜に向かって増加して前記ソース領域の下方に頂上を有して、前記第１の半導体領域直下から前記埋め込み絶縁膜までの間の前記ウェル領域は、前記第１の半導体領域の表面濃度よりも低い不純物濃度になっている。
【００２１】
請求項３記載の横型半導体デバイスは、請求項１または２記載の横型半導体デバイスにおいて、前記第１の半導体領域端と前記第２半導体領域端との間に間隔を設けている。
【００２２】
請求項４記載の横型半導体デバイスは、請求項１，２または３記載の横型半導体デバイスにおいて、前記第１の半導体領域の第１導電型不純物の濃度分布の頂上は、前記半導体層表面から深さ０．５μｍ以内に位置する。
【００２３】
請求項５記載の横型半導体デバイスは、請求項１，２，３または４記載の横型半導体デバイスにおいて、前記第１の半導体領域の第１導電型不純物の表面濃度は、前記頂上の濃度の５〜２０％の範囲である。
【００２４】
請求項６記載の横型半導体デバイスは、請求項１，２，３，４または５記載の横型半導体デバイスにおいて、前記第１の半導体領域下の前記半導体層に、前記半導体層よりも高濃度の第１導電型の埋め込み領域が備わっている。
【００２５】
請求項７記載の横型半導体デバイスは、請求項１，２，３，４，５または６記載の横型半導体デバイスにおいて、前記第１の半導体領域と前記ゲート電極の重なりの長さが、第１導電型不純物の濃度分布の頂上の前記半導体層表面からの深さと、ほぼ同じである。
【００２６】
次に、第２の課題を解決するデバイス構造について説明する。
【００２７】
請求項８記載の横型半導体デバイスは、支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第１導電型の半導体層と、前記半導体層内の表面に形成される第２導電型のウェル領域と、前記半導体層内に前記ウェル領域と隣接もしくは離れて形成される第１導電型の第２の半導体領域と、前記ウェル領域内の表面に形成される第１導電型のソース領域と、前記第２の半導体領域内の表面に形成された第１導電型のドレイン領域と、前記ソース領域端から前記ウェル領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、前記ソース領域の下方の半導体層には、第２導電型の埋め込み領域が備えられて、前記埋め込み領域の第２導電型不純物の拡散定数は、前記ウェル領域の第２導電型不純物の拡散定数よりも小さい。
【００２８】
請求項９記載の横型半導体デバイスは、支持基板と、前記支持基板上に形成される埋め込み絶縁膜と、前記埋め込み絶縁膜上に形成される第２導電型の半導体層と、前記半導体層内の表面に形成される第２導電型のウェル領域と、前記半導体層内に前記ウェル領域と隣接もしくは離れて形成される第１導電型の第２の半導体領域と、前記ウェル領域内の表面に形成される第１導電型のソース領域と、前記第２の半導体領域内の表面に形成された第１導電型のドレイン領域と、前記ソース領域端から前記第２の半導体領域端の間に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極とを備え、前記ソース領域の下方の半導体層には、第２導電型の埋め込み領域が備えられて、前記埋め込み領域の第２導電型不純物の拡散定数は、前記ウェル領域の第２導電型不純物の拡散定数よりも小さい。
【００２９】
請求項１０記載の横型半導体デバイスは、請求項８または９記載の横型半導体デバイスにおいて、前記埋め込み領域が、前記ソース領域下方からドレイン側に向かって延在している。
【００３０】
請求項１１記載の横型半導体デバイスは、請求項８，９または１０記載の横型半導体デバイスにおいて、前記埋め込み領域の不純物がアンチモン又は砒素で、前記ウェル領域の不純物が燐である。
【００３１】
請求項１２記載の横型半導体デバイスの製造方法は、支持基板上に埋め込み絶縁膜を介して形成した第１または第２の導電型の半導体層に、マスク層を形成する工程と、前記マスク層をマスクとして第２の導電型の第１の不純物のイオン注入を用いて前記半導体層に埋め込み領域を形成する工程と、前記マスク層をマスクとして前記第１の不純物よりも拡散定数が大きい第２の不純物のイオン注入を行う工程と、前記マスク層を除去して前記半導体層表面にエピタキシャル成長を行う工程と、熱処理により前記第２の不純物を半導体層表面まで到達してウェル領域を形成する工程とを含む。
【発明の効果】
【００３２】
この発明の請求項１記載の横型半導体デバイスによれば、第１の半導体領域は、まず、第１導電型不純物の縦方向の濃度分布が、半導体層表面から前記埋め込み絶縁膜に向かって増加して前記ソース領域の下方に頂上を有するレトログレード・プロファイルである。これにより、ソース領域下の半導体層の寄生抵抗を低減できるため寄生バイポーラＴｒのターン・オンを抑制して、オン時の耐圧特性を向上することができる。
【００３３】
更に、第１の半導体領域は、ソース領域下方からドレイン側に向かってゲート電極下方の一部まで延在している。これにより、ドレイン電圧が上昇した場合に、ソース方向にも空乏領域が延びても、ソースードレイン間のパンチスルー、および短チャネル効果によるＶｔｈの低下を抑制する効果がある。
【００３４】
また、表面までドーパント不純物が到達しているため、Ｖｔの制御層としての役割も兼用することが可能で、チャネル領域の不純物濃度を比較的低くして、更にゲート電極と第１の半導体領域の重なりの長さを短縮することで、チャネル抵抗を低減してドレイン飽和電流の低下を抑制できる。
【００３５】
また、第１の半導体領域は半導体層の上方に形成されることが多い。第１の半導体領域と埋め込み絶縁膜の間の半導体層の導電型は、Ｎ型、Ｐ型を任意に選択することができるが、本発明では、第１の半導体領域と同じする。
【００３６】
このようにすることで、オフ時の耐圧を向上することができる。オフ時の耐圧が向上する理由を、以下、説明する。
【００３７】
第１の半導体領域から埋め込み絶縁膜までの半導体層が、本発明と異なり第１の半導体領域と逆の導電型である場合について考える。第１の半導体領域と第２半導体領域との間に逆バイアスが印加された時、第１の半導体領域下の半導体層にも空乏領域が拡がる。空乏領域が埋め込み絶縁膜まで到達するまでは、埋め込み絶縁膜から第２の半導体領域への空乏領域の拡がりが抑制される。このことは、表面電界の低減（ＲＥＳＵＲＦ）効果を低下させて、オフ時の耐圧を低下させることにつながる。
【００３８】
半導体層の不純物濃度は、第１の半導体領域の表面濃度よりは低く設定すべきである。表面濃度よりも高くなると、チャネル抵抗に影響を及ぼしてドレイン飽和電流が低下してしまうからである。
【００３９】
この発明の請求項２記載の横型半導体デバイスによれば、支持基板上に請求項１とは逆導電型の半導体層を用いる場合においては、埋め込み絶縁膜まで到達するｐウェル領域を追加することで、同様の効果が得られる。
【００４０】
請求項３では、第１の半導体領域端と前記第２半導体領域端の間に間隔を設ける。第１の半導体領域は半導体層の上方に比較的浅く形成されるため、拡散層端部の曲率半径は小さい。このため、空乏領域が拡がってきて到達すると電界集中しやすい。第１の半導体領域と第２の半導体領域の間に低濃度の第１導電型半導体層が介在することで、電界集中を緩和できるため、オフ耐圧の向上につながる。
【００４１】
また、ドリフト領域である第２の半導体領域に拡がる空乏領域が少なくなるため、ドレイン飽和電流の低下も少なくできる効果も有する。
請求項４では、第１導電型不純物の濃度分布の頂上は、半導体層表面から深さ０．５μｍ以内にあるので、不純物が硼素の場合、加速エネルギーを１８０ＫｅＶまで小さくできて、数百〜１ＭｅＶの高エネルギーイオン注入を用いる必要がない。従って、イオンの突き抜けを防止するためにレジストマスクを厚くする必要はない。また、比較的高いドーズ量を注入しても、ウェハの処理時間は短くなり生産性を低下させない。
【００４２】
請求項５では、第１の半導体領域において、第１導電型不純物の表面濃度は、頂上の濃度の５〜２０％の範囲であるので、表面近傍の濃度プロファイルを緩やかにして、Ｖｔｈの変動を少なくするデバイス構造を提供する。
【００４３】
表面近傍の不純物濃度分布が急峻になると、レトログレード・プロファイルのばらつきの影響が大きくなる。一方、表面近傍の不純物濃度分布が緩やかになり過ぎると、レトログレード・プロファイルを用いる意味がなくなる。表面濃度を、頂上の濃度のほぼ１桁低くなる５〜２０％に設定することで、表面近傍を比較的緩やかにできて、Ｖｔｈのばらつきを小さくできる。
【００４４】
請求項６では、第１の半導体領域下の半導体層に、第１導電型の埋め込み領域が備わっているので、オン時の耐圧特性、ＳＯＡを更に向上するデバイス構造を提供する。
【００４５】
高濃度の埋め込み領域を形成することは、エピタキシャル成長を用いることで比較的容易に得られる。ソース領域下のウェル領域の寄生抵抗を低減できるため、寄生バイポーラＴｒのターン・オンを抑制できる効果を高くする。
【００４６】
請求項７では、第１の半導体領域とゲート電極の重なりの長さが、第１導電型不純物の濃度分布の頂上の表面からの深さとほぼ同じにする。
【００４７】
第１の半導体領域の表面濃度が半導体層よりも高いため、第１の半導体領域とゲート電極の重なりの長さでチャネル抵抗がほぼ決まるため、この長さを極力縮小することで、第１の半導体領域の不純物濃度を高くしてもチャネル抵抗の増加を少なくでき、ドレイン飽和電流の低下を抑制できる。第１の半導体領域の不純物濃度が高い程、寄生バイポーラＴｒのターン・オンを抑制できるため、ドレイン飽和電流とオン時の耐圧向上の両立が可能となる。
【００４８】
しかし、第１の半導体領域とゲート電極の重なりの長さを縮小し過ぎると、ソースードレイン間のパンチスルーによる耐圧低下や、短チャネル効果などチャネル抵抗変調で、ドレイン飽和電流が増加、オン時の耐圧が逆に低下する現象が起きる。上記課題を防止する最小の第１の半導体領域とゲート電極の重なりの長さは、ほぼ、第１導電型不純物の濃度分布の頂上のＳｉ表面からの深さであると考える。
【００４９】
第１の半導体領域は、少なくとも表面までドーパントが拡散されるが、横方向においても同程度の拡散が行われる。従って、最小の重なりの長さは、拡散の横拡がり程度、すなはち、不純物濃度分布の頂上の半導体層表面からの深さとなり、これは、ほぼイオン注入時の飛程Ｒｐになる。
【００５０】
この発明の請求項８記載の横型半導体デバイスによれば、ソース領域の下方の半導体層には、第２導電型の埋め込み領域が備えられて、埋め込み領域の第２導電型不純物の拡散定数は、ウェル領域の第２導電型不純物の拡散定数よりも小さいので、ウェル領域内のソース領域下方に形成された埋め込み拡散領域を、表面濃度を上昇させずに容易に高濃度にすることができる。このため、ドレイン飽和電流を低下させずに、ウェル領域の寄生抵抗を低減して寄生バイポーラＴｒのターン・オンが抑制できて、良好なオン時の耐圧特性を得ることができる。また、エピタキシャル成長前の埋め込み拡散領域であっても、不純物の拡散定数が小さいため、他の拡散層の熱処理を施しても、表面のチャネル領域まで不純物が拡散することはなく十分高濃度化できる。
【００５１】
この発明の請求項９記載の横型半導体デバイスによれば、支持基板上に請求項８とは逆導電型の半導体層を用いる場合において、同様の効果が得られる。
【００５２】
請求項１０では、埋め込み領域が、ソース領域下方からドレイン側に向かって延在しているので、ソース、ドレイン間のパンチスルーを完全に抑制できる。
【００５３】
請求項１１では、請求項８，９または１０記載の横型半導体デバイスにおいて、埋め込み領域の不純物がアンチモン又は砒素で、ウェル領域の不純物が燐であることが好ましい。
【００５４】
この発明の請求項１２記載の横型半導体デバイスの製造方法によれば、マスク層をマスクとして第２の導電型の第１の不純物のイオン注入を用いて半導体層に埋め込み領域を形成する工程と、マスク層をマスクとして第１の不純物よりも拡散定数が大きい第２の不純物のイオン注入を行う工程と、マスク層を除去して半導体層表面にエピタキシャル成長を行う工程と、熱処理により第２の不純物を半導体層表面まで到達してウェル領域を形成する工程とを含むので、ウェル領域と埋め込み領域の製造方法において、拡散定数の異なる２種類の不純物を用いて、同じマスクに対して拡散してマスク枚数の増加を抑制する方法について提供する。
【００５５】
以上のように、ウェル領域内に拡散定数の小さな不純物を有する埋め込み拡散領域を形成することで、埋め込み領域を容易に高濃度にすることができる。このことは、ソース領域下方の半導体層の寄生抵抗を低減できるため、寄生バイポーラＴｒのターン・オンを抑制することができる。また、本発明では、高濃度埋め込み領域とウェル領域を、拡散定数の異なる２種類の不純物を同じマスクに対して拡散するセルフアラインで形成することも可能である。このようにすることで、ウェル領域と埋め込み絶縁膜のマスクを共用できるため、マスク枚数の増加によるコスト増加を抑制できる。
【００５６】
本発明のデバイス構造は何れも、ドレイン電流を低下させずに、オン時およびオフ時の耐圧特性を向上して、ＳＯＡを改善できる効果を有する。また、製造上容易な工程条件を用いており、生産の効率を低下させない点で優れている。
【発明を実施するための最良の形態】
【００５７】
本発明の第１の実施形態を図１〜図３に基づいて説明する。
【００５８】
図１は、本発明の第１の実施形態の高耐圧ＮＭＯＳトランジスタの断面図を示す。
【００５９】
図１に示すように、支持基板１上には１．５μｍ厚の埋め込み絶縁膜２を介して３．５μｍ厚のＰ−半導体層１４が形成されている。半導体層１４表面には、Ｐ型の第１の半導体領域１５とＰウェル領域５、およびＰ型第１の半導体領域１５と離れてＮ型の第２の半導体領域１６が形成されている。この、Ｐウェル領域５は、同じチップに集積化される低耐圧ＮＭＯＳトランジスタのＰウェル領域又は高耐圧ＰＭＯＳトランジスタのＰオフセット領域と共用されることが多く、表面濃度は１×１０１６ｃｍ−３前後であり比較的濃度は薄い。更に、第１の半導体領域１５内の表面にはＮ＋ソース領域６、第２の半導体領域１６内の表面にはＮ＋ドレイン領域４が形成される。Ｐ−半導体層１４表面のＮ＋ソース領域６端から第２の半導体領域１６端間の上方には、ゲート絶縁膜８を介してゲート電極９が形成される。第１の半導体領域１５は、Ｎ＋ソース領域６下方からゲート電極９下方の一部まで１μｍ程度延在されている。更に、Ｐ型不純物の濃度分布は、Ｐ−半導体層１４表面から埋め込み絶縁膜２に向かって増加してＮ＋ソース領域６の下方に頂上を有する。第１の半導体領域１５直下から埋め込み絶縁膜２までの間のＰ−半導体層１４は、第１の半導体領域１５の表面濃度よりも低い不純物濃度になっている。
【００６０】
図２は、図１のＡ−Ａ’断面の不純物濃度分布を示す。
【００６１】
Ｎ＋ソース領域６とＰ型の第１の半導体領域１５のＰＮ接合深さは、０．２〜０．３μｍの範囲である。Ｐ型不純物濃度分布の頂上は、約１×１０１８ｃｍ−３で表面からの深さ０．５μｍに位置してＮ＋ソース領域６のほぼ直下に位置する。Ｎ＋ソース領域６から表面に向かって硼素濃度は比較的緩やかに低下して表面まで到達、表面濃度は、約２×１０１７ｃｍ−３となっている。このようなレトログレード・プロファイルは、硼素ドーズ量６×１０１３ｉｏｎｓ／ｃｍ２、加速エネルギーは１８０ＫｅＶ程度のイオン注入と適切なドライブインで容易に形成できる。レトログレード・プロファイルの頂上は、表面からの深さを０．５μｍ以内にすれば、加速エネルギーは比較的低くすることができて、比較的高いドーズ量を注入しても、ウェハの処理時間は短くなり生産性を低下させない。
【００６２】
Ｐ型の第１の半導体領域１５から埋め込み絶縁膜２までのＰ−半導体層１４の硼素濃度は、１×１０１６ｃｍ−３以下であり、表面濃度よりも１桁以下になっている。
第１の半導体領域１５の端部とＮ＋ドレイン領域４との間隔１μｍの領域は、Ｐウェル領域５やＰ―半導体層１４が存在して、逆バイアスが印加された際に端部での電界集中を緩和する効果をもたせている。
【００６３】
第１の半導体領域１５とゲート電極９の重なりの長さを、０．５μｍ以内に縮小すれば、硼素ドーズ量を９×１０１３ｉｏｎｓ／ｃｍ２まで高くしても、ドレイン飽和電流の低下は少ない。ドーズ量を高くできるため、Ｎ＋ソース領域６下の寄生抵抗を低減でき、寄生バイポーラＴｒのターン・オンを更に抑制できる。すなはち、この重なりの長さを短縮することで、硼素のドーズ量を高くしてもチャネル抵抗が高くならないので飽和電流の低下を少なくできる。重なりの長さは、不純物濃度分布の頂上の半導体層１４表面からの深さ０．５μｍ程度に設定する。
【００６４】
図３は本実施形態のように、第１の半導体領域１５のようなレトログレード・プロファイルを有する構造と、レトログレード・プロファイルのない構造のオン時の耐圧特性を示す。レトログレード・プロファイルがない場合は、約１３０Ｖで破壊する。レトログレード・プロファイルを用いることで、ドレイン飽和電流をほとんど低下させずに、破壊する電圧が約２００Ｖまで増加しており、オン時の耐圧特性が改善されている。これは、寄生バイポーラＴｒのターン・オンに起因したスナップバックが起きる電圧が上昇するからであり、本発明がオン時の耐圧特性の向上、ＳＯＡの改善に極めて有効であることを示している。
【００６５】
以上のように本実施形態によれば、第１の半導体領域は、縦方向の不純物濃度分布が表面側から深くなるにつれて増加するレトログレード・プロファイルを有して、更に、ソース領域下方からドレイン側に向かってゲート電極下方の一部まで延在することによって、ドレイン飽和電流の低下を抑制して、オン時の耐圧を向上してＳＯＡを改善する。
【００６６】
また、レトログレード・プロファイルの表面濃度が、頂上の濃度の５〜２０％にすることによって、表面近傍の濃度プロファイルを緩やかにして、Ｖｔｈの変動を少なくする。
【００６７】
本発明の第２の実施形態を図４に基づいて説明する。
【００６８】
図４は、本発明の第２の実施形態の高耐圧ＮＭＯＳトランジスタの断面図を示す。
【００６９】
図４に示すように、Ｎ型半導体層３が形成されたＳＯＩ基板を用いる場合のデバイス構造であり、Ｐウェル領域５が埋め込み絶縁膜２まで到達している点以外は、図１のデバイス構造と同様の構成である。
【００７０】
本発明の第３の実施形態を図５に基づいて説明する。
【００７１】
図５は、本発明の第３の実施形態の高耐圧ＮＭＯＳトランジスタの断面図を示す。
【００７２】
図５に示すように、第１の半導体領域１５下にＰ＋埋め込み領域１７を形成するデバイス構造である。Ｎ＋ソース領域６下方のウェル領域の寄生抵抗を更に低減できるため、寄生バイポーラＴｒがターン・オンを更に抑制できる。
【００７３】
本発明の第４の実施形態を図６〜図８に基づいて説明する。
【００７４】
図６は、本発明の第４の実施形態を説明するための高耐圧ＰＭＯＳトランジスタの断面図を示している。
【００７５】
図６に示すように、支持基板１と、支持基板１上に埋め込み絶縁膜２を介してＰ−半導体層１４が形成されている。Ｐ−半導体層１４内の表面に燐を不純物とするＮウェル領域１９と、Ｎウェル領域１９と離れてＰ型ドリフト領域１８が形成されている。Ｎウェル領域１９内の表面にはＰ＋ソース領域２１、Ｐ型ドリフト領域１８内の表面にはＰ＋ドレイン領域２３が形成される。Ｐ−半導体層１４表面のＰ＋ソース領域２１端からＮウェル領域１９端間の上方には、ゲート絶縁膜８を介してゲート電極９が形成される。
【００７６】
Ｎウェル領域１９内のＰ＋ソース領域２１直下には、アンチモン又は砒素を不純物とするＮ＋埋め込み領域２０が配置されて、ドレイン側に向かって延在している。これは、ソース−ドレイン間のパンチスルーを抑制するのに効果がある。
【００７７】
図７はＢ−Ｂ’断面の不純物濃度プロファイルを示す。アンチモンは、深さ約１．５μｍに約１×１０１８ｃｍ−３の頂上濃度を有するが、表面濃度は１×１０１６ｃｍ−３以下になっており、チャネル領域への影響を与えないレベルである。これは、埋め込み領域２０のアンチモンは、Ｎウェル領域１９の燐に比べ拡散定数が小さいため、高濃度に添加してもチャネル領域まで到達することができないためである。
【００７８】
図８はアンチモンを添加したＮ＋埋め込み層有無でのオン時の耐圧特性を示す。Ｎ＋埋め込み層有があっても、ドレイン飽和電流はほとんど低下せず、オン時の耐圧は改善される。
【００７９】
以上のように本実施形態によれば、ウェル領域内のソース領域下方に形成された埋め込み拡散領域を、表面濃度を上昇させずに容易に高濃度にすることができるため、ドレイン飽和電流を低下させずに、ウェル領域の寄生抵抗を低減して寄生バイポーラＴｒのターン・オンが抑制できて、良好なオン時の耐圧特性を得ることができる。
【００８０】
本発明の第５の実施形態を図９に基づいて説明する。
【００８１】
図９は、本発明の第５の実施形態の高耐圧ＰＭＯＳトランジスタの断面図を示す。
【００８２】
図９に示すように、Ｎ型半導体層が形成されたＳＯＩ基板を用いる場合のデバイス構造である。Ｐ型ドリフト領域１８が、ゲート電極下まで延在している点以外は、図６のデバイス構造と同様の構成である。
【００８３】
図１０は、本発明の実施形態４および実施形態５のＮウェル領域１９とＮ＋埋め込み領域２０の製造方法を示す。同図は実施形態４に相当するが実施形態５でも同様である。
【００８４】
図１０（ａ）では、２．０μｍ厚の半導体層のＳＯＩ基板表面に、マスク層２６を形成後、燐ドーズ量３×１０１３ｉｏｎｓ／ｃｍ２のイオン注入によりＮウェル領域１９を形成後、同じマスク層２６を用いてアンチモンの高ドーズ量イオン注入後、ドライブインを行う。更に図１０（ｂ）のようにＰ型エピタキシャル層２７を１．５μｍ成長して半導体層の膜厚を３．５μｍにする。これによりＮ＋埋め込み領域２０が作製される。図１０（ｃ）は、最終のデバイス断面構造を示している。Ｎウェル領域１９は、半導体層表面まで到達し、チャネル領域を形成している。
【００８５】
以上のように、アンチモンと燐を同じマスクに対してそれぞれイオン注入することで、マスクの共用を行うことが可能である。また、エピタキシャル成長前の埋め込み拡散領域であっても、不純物の拡散定数が小さいため、他の拡散層の熱処理を施しても、表面のチャネル領域まで不純物が拡散することはなく十分高濃度化できる。
【００８６】
なお、本発明は、上記、実施形態に記載されるような横型ＭＯＳトランジスタのみ限定されるだけでなく、横型ＩＧＢＴのようにＭＯＳゲートを有する複合素子にも適用できる。また、本発明は、特に１００Ｖ以上の高耐圧横型ＭＯＳトランジスタで有効であるが、１００Ｖ以下の比較的耐圧が低いデバイスにも適用しても構わない。
【産業上の利用可能性】
【００８７】
本発明に係る横型半導体デバイスおよびその製造方法は、高耐圧横型半導体デバイスの電流能力を低下させずに、オン時の耐圧特性および安全動作領域（ＳＯＡ）を向上でき、カラーＰＤＰや自動車用途に、シリコン・オン・インシュレータ（ＳＯＩ）基板上に形成された高耐圧横型半導体デバイスと低耐圧回路を１チップに集積した製品に有用である。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施形態である高耐圧ＮＭＯＳトランジスタの断面図である。
【図２】本発明の第１の実施形態のソース領域での縦方向の不純物プロファイルである。
【図３】本発明の第１の実施形態のオン時の耐圧特性図である。
【図４】本発明の第２の実施形態である高耐圧ＮＭＯＳトランジスタの断面図である。
【図５】本発明の第３の実施形態である高耐圧ＮＭＯＳトランジスタの断面図である。
【図６】本発明の第４の実施形態である高耐圧ＰＭＯＳトランジスタの断面図である。
【図７】本発明の第４の実施形態のソース領域での縦方向の不純物プロファイルである。
【図８】本発明の第４の実施形態のオン時の耐圧特性図である。
【図９】本発明の第５の実施形態である高耐圧ＰＭＯＳトランジスタの断面図である。
【図１０】本発明の第４または５の実施形態のＮウェル領域とＮ＋埋め込み層の製造方法の断面図である。
【図１１】従来技術の横型ＮＭＯＳトランジスタの断面図である。
【符号の説明】
【００８９】
１  支持基板
２  埋め込み絶縁層
３  Ｎ型半導体層
４  ドレイン領域
５  ウェル領域
６  ソース領域
７  コンタクト拡散領域
８  ゲート絶縁膜
９  ゲート電極
１０  ソース電極
１１  ドレイン電極
１２  埋め込み領域
１３  フィールド酸化膜
１４  半導体層
１５  第１の半導体領域
１６  第２の半導体領域
１７  埋め込み領域
１８  ドリフト領域
１９  ウェル領域
２０  埋め込み領域
２１  ソース領域
２２  コンタクト拡散領域
２３  ドレイン領域
２４  ソース電極
２５  ドレイン電極
２６  マスク層
２７  エピタキシャル層
【図１】
2006165145.tif 000003
【図２】
2006165145.tif 000004
【図３】
2006165145.tif 000005
【図４】
2006165145.tif 000006
【図５】
2006165145.tif 000007
【図６】
2006165145.tif 000008
【図７】
2006165145.tif 000009
【図８】
2006165145.tif 000010
【図９】
2006165145.tif 000011
【図１０】
2006165145.tif 000012
【図１１】
2006165145.tif 000013