(57)【要約】【課題】相変化ナノ粒子を含む相変化物質層を備える相変化メモリ素子及びその製造方法を提供する。【解決手段】相互に対向配置される第１電極40及び第２電極48と、第１電極と第２電極との間に介在されるものであって、相変化ナノ粒子を含む相変化物質層46と、第１電極に電気的に連結されるスイッチング素子30と、を備える相変化メモリ素子である。【選択図】図３
2006165553.tif 000002
【特許請求の範囲】
【請求項１】
相互に対向配置される第１電極及び第２電極と、
前記第１電極と第２電極との間に介在されるものであって、相変化ナノ粒子を含む相変化物質層と、
前記第１電極に電気的に連結されるスイッチング素子と、を備えることを特徴とする相変化メモリ素子。
【請求項２】
前記相変化ナノ粒子は、Ｓ、Ｓｅ、Ｔｅ、Ａｓ、Ｓｂ、Ｇｅ、Ｓｎ、Ｇａ、Ｉｎ及びＡｇからなる群から選択される一つ以上の物質を含む化合物であることを特徴とする請求項１に記載の相変化メモリ素子。
【請求項３】
前記相変化ナノ粒径は、１ないし１００ｎｍの範囲にあることを特徴とする請求項１に記載の相変化メモリ素子。
【請求項４】
前記相変化ナノ粒子間の隙間には所定物質が更に充填されたことを特徴とする請求項１に記載の相変化メモリ素子。
【請求項５】
前記所定物質は、絶縁物質であることを特徴とする請求項４に記載の相変化メモリ素子。
【請求項６】
前記絶縁物質は、ＳｉＯ２またはＳｉ３Ｎ４であることを特徴とする請求項５に記載の相変化メモリ素子。
【請求項７】
前記相変化物質層の相変化ナノ物質は、ドーピング物質でドーピングされたことを特徴とする請求項１または請求項２に記載の相変化メモリ素子。
【請求項８】
前記ドーピング物質は、窒素及びシリコンのうち、少なくとも何れか一つであることを特徴とする請求項７に記載の相変化メモリ素子。
【請求項９】
スイッチング素子を準備するステップと、
前記スイッチング素子に電気的に連結される第１電極を準備するステップと、
前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップと、
前記相変化物質層上に第２電極を準備するステップと、を含むことを特徴とする相変化メモリ素子の製造方法。
【請求項１０】
前記相変化物質は、Ｓ、Ｓｅ、Ｔｅ、Ａｓ、Ｓｂ、Ｇｅ、Ｓｎ、Ｇａ、Ｉｎ及びＡｇからなる群から選択される一つ以上の物質を含む化合物であることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１１】
前記相変化ナノ粒径は、１ないし１００ｎｍの範囲にあることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１２】
前記相変化ナノ粒子は、レーザーアブレーション、スパッタリング、化学気相蒸着、沈殿及びエレクトロスプレーなどの製造方法のうちいずれかが選択されて製造されることを特徴とする請求項９に記載の相変化メモリ素子の製造方法。
【請求項１３】
前記相変化ナノ粒子は、レーザーアブレーション方法により製造されることを特徴とする請求項１２に記載の相変化メモリ素子の製造方法。
【請求項１４】
前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップは、
相変化ナノ粒子を準備するステップと、
前記第１電極上に前記相変化ナノ粒子を含む相変化物質層を形成するステップと、を含むことを特徴とする請求項９または請求項１０に記載の相変化メモリ素子の製造方法。
【請求項１５】
前記相変化ナノ粒子は、レーザーアブレーション、スパッタリング、化学気相蒸着、沈殿及びエレクトロスプレーなどの製造方法のうちいずれかが選択されて製造されることを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
【請求項１６】
前記相変化ナノ粒子は、レーザーアブレーション方法により製造されることを特徴とする請求項１５に記載の相変化メモリ素子の製造方法。
【請求項１７】
前記相変化ナノ粒子を準備するステップ後に、熱処理工程を追加することを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
【請求項１８】
前記熱処理工程は、１００〜６５０℃の温度で行われることを特徴とする請求項１７に記載の相変化メモリ素子の製造方法。
【請求項１９】
前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップで、前記ナノ粒子間の隙間を充填する所定物質を供給することを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
【請求項２０】
前記所定物質は、絶縁物質であることを特徴とする請求項１９に記載の相変化メモリ素子の製造方法。
【請求項２１】
前記絶縁物質は、ＳｉＯ２またはＳｉ３Ｎ４であることを特徴とする請求項２０に記載の相変化メモリ素子の製造方法。
【請求項２２】
前記相変化ナノ粒子を準備するステップ以後に、前記ナノ粒子に所定元素を追加的にドーピング処理することを特徴とする請求項１４に記載の相変化メモリ素子の製造方法。
【請求項２３】
前記所定元素は、窒素及びシリコンのうち、少なくとも何れか一つであることを特徴とする請求項２２に記載の相変化メモリ素子の製造方法。
【請求項２４】
相変化ナノ粒子を準備するステップと、
基板上に前記相変化ナノ粒子を含む相変化物質層を形成するステップと、を含むことを特徴とする相変化物質層の製造方法。
【請求項２５】
請求項２４に記載の方法を含む相変化メモリー素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化メモリ素子及びその製造方法に係り、より詳細には、電力消耗が少なく、電流−電圧特性が向上した相変化メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、電源供給が中断された時、データの保有有無により、大きく揮発性メモリ素子と不揮発性メモリ素子とに分けることができる。揮発性メモリ素子の代表的なものは、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子及びＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子であり、不揮発性メモリ素子の代表的なものは、フラッシュメモリ素子である。このような典型的なメモリ素子は、保存された電荷の有無によって論理“０”または論理“１”を示す。揮発性メモリ素子であるＤＲＡＭは、周期的なリフレッシュ動作が必要であるため、高い電荷保存能力が要求され、これにより、キャパシタ電極の表面積を拡大させるために多くの努力が試みられている。しかし、キャパシタ電極の表面積の拡大は、ＤＲＡＭ素子の集積度向上を難しくする。一方、通常的なフラッシュメモリセルは、半導体基板に順に積層されたゲート絶縁膜、浮遊ゲート、誘電体膜及び制御ゲートから構成されたゲートパターンを有する。フラッシュメモリセルにデータを記録または消去する原理は、前記ゲート絶縁膜を介して電荷をトンネリングさせる方法を使用する。この時、電源電圧に比べて高い動作電圧が要求される。これにより、前記フラッシュメモリ素子は、記録動作及び消去動作に必要な電圧を形成するために昇圧回路が要求される。
【０００３】
したがって、不揮発性特性及びランダムアクセスが可能であり、素子の集積度も向上させ、かつ構造の簡単な新たなメモリ素子を開発するための多くの努力があり、これにより開発された代表的なものが相変化メモリ素子である。相変化メモリ素子は、相変化物質を利用する。相変化物質に提供される電流のサイズ（すなわち、ジュール熱）により、相変化物質は、非晶質状態または結晶質状態にあり、それぞれの状態で電気伝導度の差を有する。
【０００４】
図１は、相変化メモリ素子の動作方法を示すグラフである。前記グラフで、相変化メモリセルにデータを記憶及び消去させる方法が説明されうる。ここで、横軸は、時間Ｔを示し、縦軸は、相変化物質膜に加えられる温度（単位は℃である）を示す。
【０００５】
図１に示すように、相変化物質膜を溶融温度Ｔｍより高温で短い時間Ｔ１加熱した後に高速冷却させれば、相変化物質膜は、非晶質状態に変わる（第１曲線）。これに対し、相変化物質膜を溶融温度Ｔｍより低温、結晶化温度Ｔｃより高温でＴ１時間より長いＴ２時間加熱した後に徐々に冷却させれば、相変化物質膜は、結晶状態に変わる（第２曲線）。非晶質状態を有する相変化物質膜の比抵抗は、結晶質状態を有する相変化物質膜の比抵抗より高い。したがって、読み取りモードで、前記相変化物質膜を介して流れる電流を感知することにより、前記相変化メモリセルに保存された情報が論理“１”であるか、または論理“０”であるかを判別できる。前記相変化物質膜としては、カルコゲニド物質が広く使用される。カルコゲニド物質のうち、相変化メモリで広く使用する物質は、ゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）及びテルル（Ｔｅ）を含む化合物膜（以下、‘ＧＳＴ膜’と言う）である。
【０００６】
図２は、従来の相変化メモリ素子の構造を示す概略的な断面図である。
【０００７】
図２に示すように、従来の相変化メモリ素子は、下部導電膜１０と上部導電膜１８、前記二つの導電膜１０、１８の間に介在される薄膜形態の相変化物質膜１６、及び前記下部導電膜１０と相変化物質膜１６とを電気的に連結するコンタクト部１４と、を備える。前記下部導電膜１０及びコンタクト部１４の側面は、絶縁膜１２内に埋め込まれており、前記コンタクト部１４の接触面２０と前記相変化物質膜１６とが電気的に連結される。また、前記下部導電膜１０には、トランジスタ５が電気的に連結されており、前記トランジスタ５により、前記上下部導電膜１０、１８及びその間に介在される相変化物質膜１６に電流が流入されるか、上部導電膜１８により流入された電流が相変化物質膜１６、コンタクト部１４、下部導電膜１０、及びトランジスタ５を経て流れうる。
【０００８】
このような相変化メモリ素子で、前記下部導電膜１０と上部導電膜１８との間に電流が流れれば、前記コンタクト部１４と接触面２０とを介して前記相変化物質膜１６に電流が流入され、電流によるジュール熱により、前記接触面２０の周りの相変化物質の結晶状態が変わる。相変化物質の結晶状態を変化させるために必要な電流の強度は、前記接触面２０の面積が小さいほど小さくなる。しかし、従来の薄膜形態の相変化物質膜１６を備える相変化メモリ素子で、前記接触面２０の面積を減らす相変化メモリ素子の構造には限界があり、より低い電流密度で前記相変化物質の結晶状態を変化させるために、改善された相変化メモリ素子の構造の開発が要求された。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が達成しようとする技術的課題は、前記の従来技術の問題点を改善するためのものであって、電力消耗が少なく、電流−電圧特性が向上した相変化メモリ素子及びその製造方法を提供するところにある。
【課題を解決するための手段】
【００１０】
本発明に係る相変化メモリ素子は、相互に対向配置される第１電極及び第２電極と、前記第１電極と第２電極との間に介在されるものであって、相変化ナノ粒子を含む相変化物質層と、前記第１電極に電気的に連結されるスイッチング素子と、を備える。
【００１１】
また、本発明に係る相変化メモリ素子の製造方法は、スイッチング素子を準備するステップと、前記スイッチング素子に電気的に連結される第１電極を準備するステップと、前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップと、前記相変化物質層上に第２電極を準備するステップと、を含む。
【００１２】
また、本発明に係る相変化物質層の製造方法は、相変化ナノ粒子を準備するステップと、基板上に前記相変化ナノ粒子を含む相変化物質層を形成するステップと、を含む。
【００１３】
本発明によれば、相互に対向して配置される第１電極及び第２電極と、前記第１電極と第２電極との間に介在されるものであって、相変化ナノ粒子を含む相変化物質層と、前記第１電極に電気的に連結されるスイッチング素子と、を備える相変化メモリ素子が提供される。前記スイッチング素子は、トランジスタまたはダイオードを備える。
【００１４】
本発明の実施例で、前記相変化物質は、カルコゲニドを含み得る。例えば、前記相変化物質は、Ｇｅ−Ｓｂ−Ｔｅ、Ａｓ−Ｓｂ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｓｎ−Ｉｎ−Ｓｂ−ＴｅまたはＡｓ−Ｇｅ−Ｓｂ−Ｔｅのようなカルコゲニド合金を含み得る。さらに他の例として、前記相変化物質は、Ｔａ−Ｓｂ−Ｔｅ、Ｎｂ−Ｓｂ−ＴｅまたはＶ−Ｓｂ−Ｔｅのような５Ａ族元素−Ｓｂ−Ｔｅを含むか、またはＴａ−Ｓｂ−Ｓｅ、Ｎｂ−Ｓｂ−ＳｅまたはＶ−Ｓｂ−Ｓｅのような５Ａ族元素−Ｓｂ−Ｓｅを含み得る。さらに他の例として、前記相変化物質は、Ｗ−Ｓｂ−Ｔｅ、Ｍｏ−Ｓｂ−Ｔｅ、またはＣｒ−Ｓｂ−Ｔｅのような６Ａ族元素−Ｓｂ−Ｔｅを含むか、またはＷ−Ｓｂ−Ｓｅ、Ｍｏ−Ｓｂ−ＳｅまたはＣｒ−Ｓｂ−Ｓｅのような６Ａ族元素−Ｓｂ−Ｔｅを含み得る。
【００１５】
以上では、優先的に、前記相変化物質が三元系の相変化カルコゲニド合金から形成されることが記述されたが、前記相変化物質は、二元系の相変化カルコゲニド合金または四元系の相変化カルコゲニド合金から形成されてもよい。例として、前記ニ元系の相変化カルコゲニド合金は、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｅ、Ｓｂ２−Ｔｅ３またはＧｅ−Ｔｅ合金のうち、何れか一つまたはそれ以上を含み得る。また、前記四元系の相変化カルコゲニド合金は、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、（Ｇｅ−Ｓｎ）−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−（Ｓｅ−Ｔｅ）またはＴｅ８１−Ｇｅ１５−Ｓｂ２−Ｓ２合金のうち、何れか一つまたはそれ以上を含み得る。
【００１６】
以上のように記述された本発明の実施例で、前記相変化物質は、複数の抵抗状態を有する転移金属酸化物から形成されてもよい。例えば、前記相変化物質は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、Ｎｂ２Ｏ５、ＺｎＯ、ＷＯ３及びＣｏＯ、またはＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）、またはＰＣＭＯ（ＰｒｘＣａ１−ｘＭｎＯ３）からなる群から選択された少なくとも何れか一つの物質から形成されてもよい。
【００１７】
そして、前記相変化ナノ粒子は、Ｓ、Ｓｅ、Ｔｅ、Ａｓ、Ｓｂ、Ｇｅ、Ｓｎ、Ｇａ、Ｉｎ及びＡｇからなる群から選択される一つ以上の物質を含む化合物であり、前記相変化ナノ粒径は、１ないし１００ｎｍの範囲にある。好ましくは、前記相変化メモリ素子は、前記相変化ナノ粒子間の隙間に所定物質が更に充填された構造を有する。前記所定物質は、絶縁物質、例えば、ＳｉＯ２またはＳｉ３Ｎ４である。
【００１８】
また、本発明によれば、スイッチング素子を準備するステップと、前記スイッチング素子に電気的に連結される第１電極を準備するステップと、前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップと、前記相変化物質層上に第２電極を準備するステップと、を含む相変化メモリ素子の製造方法が提供される。
【００１９】
前記スイッチング素子は、トランジスタまたはダイオードを備える。
【００２０】
ここで、前記相変化ナノ粒子は、Ｓ、Ｓｅ、Ｔｅ、Ａｓ、Ｓｂ、Ｇｅ、Ｓｎ、Ｇａ、Ｉｎ及びＡｇからなる群から選択される一つ以上の物質を含む化合物であり、前記相変化ナノ粒径は、１ないし１００ｎｍの範囲にある。
【００２１】
好ましくは、前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップは、相変化ナノ粒子を準備するステップと、前記第１電極上に前記相変化ナノ粒子を含む相変化物質層を形成するステップと、を含む。
【００２２】
前記相変化ナノ粒子は、レーザーアブレーション、スパッタリング、化学気相蒸着、沈殿及びエレクトロスプレーなどの方法のうち、一つの方法で製造されてもよく、好ましくは、レーザーアブレーション方法により製造することが良い。
【００２３】
前記相変化ナノ粒子を準備するステップ後に、相変化ナノ粒子のサイズを大きく、かつ均一に製造するために、準備された相変化ナノ粒子に熱処理を追加的に行える。好ましい熱処理温度は、約１００〜６５０℃である。１００℃以下では、熱処理の効果がなく、６５０℃以上の温度では、形成された相変化ナノパーチクルが溶けるため好ましくない。また、更に好ましい熱処理温度は、２００〜３００℃である。
【００２４】
このように準備された相変化ナノ粒子は、熱泳動法あるいは電気泳動法などにより前記第１電極上に蒸着され、前記相変化ナノ粒子は、一つ以上の層に蒸着されうる。
【００２５】
好ましくは、前記第１電極上に相変化ナノ粒子を含む相変化物質層を形成するステップで、前記相変化ナノ粒子間の隙間を満たす所定物質を供給でき、前記所定物質として絶縁物質を使用できる。絶縁物質として使用される材料は、特別に制限されずに、ＳｉＯ２またはＳｉ３Ｎ４などが使用されうる。
【００２６】
また、前記相変化物質層の相変化ナノ粒子の物性を調節するために準備されたナノ粒子に、窒素、シリコンなどをドーピング処理できる。
【発明の効果】
【００２７】
本発明によれば、二つの電極の間に相変化ナノ粒子を含む相変化物質層が備えられた相変化メモリ素子及びその製造方法が提供される。相変化ナノ粒子が積層されて形成された相変化物質層が、結晶状から非晶質状への相変化に必要な電流Ｉｒｅｓｅｔの大きさは、従来の薄膜形態の相変化物質の相変化に必要な電流Ｉｒｅｓｅｔの大きさより小さい。したがって、本発明に係る相変化メモリ素子では、素子の動作電流及び電力消耗が従来の薄膜形態の相変化物質膜を備える相変化メモリ素子でより大きく減少する。
【００２８】
また、前記相変化物質層をなす相変化ナノ粒子のサイズ及び組成制御が容易であり、前記相変化物質層の特性を容易に制御でき、前記ナノ粒子の表面処理によって前記相変化物質層の新たな特性を期待できる。
【００２９】
また、前記相変化メモリ素子の相変化物質層を相変化ナノ粒子から形成することにより、動作電流が減少して、更に小さなサイズのトランジスタの採用が可能である。したがって、体積を減らして素子の高集積化を期待でき、再現性の改善にも寄与できる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態に係る相変化メモリ素子の製造方法を、添付された図面を参照して詳細に説明する。
【００３１】
以上のように製造された本発明の相変化メモリ素子は、図３に示す通りである。図３に示すように、本発明に係る相変化メモリ素子は、相互に対向配置される第１電極４０及び第２電極４８、前記二つの電極４０、４８の間に介在される相変化物質層４６、及び前記第１電極４０に電気的に連結されるトランジスタ３０を備える。ここで、前記第１電極４０及び第２電極４８は、導電体材料から形成されたものである。ここで、前記第１電極４０は、その上に小さなコンタクトサイズの抵抗性ヒーター（図示せず）を更に備えてもよく、このような相変化メモリ素子の電極構造は公知の技術であるため、これについての詳細な説明は省略する。
【００３２】
本発明に係る相変化メモリ素子で、前記トランジスタ３０または第１電極４０を介して前記相変化メモリ素子に電流が流入されて、前記第１電極４０と第２電極４８との間に電流が流れれば、電流の強度差（すなわち、ジュール熱）により、前記第１電極４０と第２電極４８との間に介在された相変化物質層４６の結晶状態が変わる。具体的に説明すれば、相変化物質層４６に提供される電流のサイズ程度と電流を流す時間とにより、相変化物質層４６は、非晶質状態または結晶質状態にあり、それぞれの状態で電気伝導度の差が発生する。非晶質状態を有する相変化物質層４６の比抵抗は、結晶質状態を有する相変化物質層４６の比抵抗より高い。したがって、読み取りモードで、前記相変化物質層４６を介して流れる電流を感知することにより、前記相変化メモリ素子に保存された情報が論理“１”であるか、または論理“０”であるかを判別できる。
【００３３】
本発明で、前記相変化物質層４６は、相変化ナノ粒子を含んで形成され、このような本発明の特徴は、従来の相変化メモリ素子で薄膜形態の相変化物質膜が採択されたことと比較されうる。相変化物質層４６が相変化ナノ粒子を含んで形成される場合、結晶状から非晶質状への相変化に必要な電流Ｉｒｅｓｅｔの大きさは、従来薄膜形態の相変化物質の相変化に必要な電流Ｉｒｅｓｅｔの大きさに比べて小さく、これを図４に示す。
【００３４】
図４は、本発明に係る相変化メモリ素子でのリセット電流の予測値を示すグラフである。ここで、従来薄膜形態の相変化物質膜を備えた相変化メモリ素子のリセット電流が共に比較された。ここで、前記相変化物質層のサイズ、すなわち、幅及び厚さはそれぞれ０．５μｍ及び０．１μｍであり、下部電極及び上部電極の幅は、それぞれ５０ｎｍ及び０．５μｍであった。前記グラフから分かるように、本発明に係る相変化メモリ素子で、相変化ナノ粒子を含む相変化物質層の相変化に必要なリセット電流Ｉｒｅｓｅｔは、数μＡであり、従来の薄膜形態の相変化物質膜を備える相変化メモリ素子の相変化に必要なリセット電流Ｉｒｅｓｅｔの０．５〜２ｍＡより顕著に減少したことが分かる。
【００３５】
本発明に係る相変化メモリ素子で、素子の動作電流及び電力消耗が、従来の薄膜形態の相変化物質膜を備える相変化メモリ素子でより大きく減少する。また、相変化物質層４６が相変化ナノ粒子を含んで形成されることにより、動作電流が減少して、更に小さなサイズのスイッチング素子の採用が可能である。ここで、前記スイッチング素子は、トランジスタまたはダイオードを備える。したがって、相変化メモリ素子の体積が減り、相変化メモリ素子の高集積化が期待されうる。また、前記相変化物質層４６をなすナノ粒子のサイズ及び組成制御が容易であり、前記相変化物質層４６の特性を容易に制御でき、前記ナノ粒子の表面処理により前記相変化物質層４６の新たな特性を期待できる。
【実施例】
【００３６】
実施例１：相変化ナノ粒子の製造
相変化物質層４６の相変化ナノ粒子は、レーザーアブレーション方法を利用して製造した。より具体的には、１９３ｎｍの波長を有するＡｒＦエキシマーレーザーを使用し、レーザーパルスの周波数は、５Ｈｚであり、パルスの幅は、３０ナノ秒である。Ｇｅ２ＳＢ２Ｔｅ５物質をレーザーアブレーションのターゲットとして使用した。レーザーアブレーションは、アルゴン雰囲気で０．１〜５Ｔｏｒｒの圧力で行われ、レーザーのエネルギー密度は、平方センチメートル当り２〜５Ｊを使用して、平均サイズ１０〜３０ｎｍの相変化ナノ粒子を製造した。
【００３７】
ここで、前記相変化ナノ粒子は、ＣＶＤ（化学気相蒸着）、ＰＶＤ（物理気相蒸着）のような他の方法を利用して製造されうる。
【００３８】
実施例２：熱処理による相変化ナノ粒子の物性変化
実施例１の方法で製造された相変化ナノ粒子を１００〜６５０℃の温度範囲で熱処理し、その結果を図５Ａないし図５Ｅに表した。
【００３９】
それぞれの熱処理温度により、ナノ粒子の物理的または化学的特性が変化し、このようなナノ粒子の特性は、相変化物質層４６の特性に影響を及ぼしうる。
【００４０】
図６Ａ及び図６Ｂは、それぞれＥＤＸ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ）分析用のＧｅ２ＳＢ２Ｔｅ５ナノ粒子のＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真を示す図と前記ナノ粒子のＥＤＸ分析結果グラフである。ここで、図６Ａの１領域は、ＥＤＸ分析領域である。
【００４１】
図７は、熱処理温度によるＧｅ２ＳＢ２Ｔｅ５ナノ粒子の化学組成比の変化を示すグラフである。前記図７に示すように、ナノ粒子の熱処理温度は、それぞれ１００℃、２００℃、及び３００℃であった。ここで、それぞれの熱処理温度による化学組成の依存性が観察された。例えば、１００℃でＧｅ原子及びＳｂ原子の組成が相対的に足りなかったが、より高い熱処理温度でナノ粒子の化学組成が化学量論化された。特に、２００℃でナノ粒子が最も化学量論的なＧｅ２ＳＢ２Ｔｅ５相を有すると観察された。したがって、２００℃の熱処理温度で最も優れた化学量論及び結晶状結晶状のＧｅ２ＳＢ２Ｔｅ５ナノ粒子が得られるということがわかる。
【００４２】
実施例３：本発明の相変化メモリ素子の製造
図８Ａないし図８Ｃは、本発明に係る相変化メモリ素子の製造方法を示す工程フローチャートである。ここで、同じ部材に対しては同じ参照番号をそのまま使用して説明する。
【００４３】
図８Ａないし図８Ｃに示すように、まず、トランジスタ３０及び前記トランジスタ３０に電気的に連結される第１電極４０を準備する。ここで、前記第１電極４０は、その上に小さなコンタクトサイズを有する抵抗性ヒーター（図示せず）を更に備え、このような相変化メモリ素子の電極構造は公知の技術であるため、これについての詳細な説明は省略する。次いで、前記実施例１あるいは実施例２の方法で相変化ナノ粒子を準備する。次いで、熱泳動法（基板と熱泳動装置の上部との間の温度差は２００℃である）を利用して、前記相変化ナノ粒子を第１電極４０上に蒸着させて相変化物質層４６を形成する。その後、前記相変化物質層４６上に第２電極４８を形成する。ここで、前記第１電極４０及び第２電極４８は、導電体材料から形成されたものである。このような工程により、本発明に係る相変化メモリ素子が得られる。
【００４４】
実験例１：本発明の相変化メモリ素子と従来相変化メモリ素子との効果比較
図９は、Ｉ−Ｖ（ｃｕｒｒｅｎｔ−ｖｏｌｔａｇｅ）特性の測定のために、実験例１で製造された本発明に係る相変化メモリ素子の概略的な断面図である。
【００４５】
まず、実施例１のレーザーアブレーション方法で相変化ナノ粒子を製造するが、圧力条件を２Ｔｏｒｒとし、レーザーのエネルギー密度は、平方センチメートル当り２．５Ｊを使用して、平均サイズ１０ｎｍの相変化ナノ粒子を製造し、前記製造されたナノ粒子を２００℃で熱処理した。次いで、実施例３の方法で本発明の相変化メモリ素子を製造した。具体的に説明すれば、Ｓｉ基板上に相変化物質（Ｇｅ２ＳＢ２Ｔｅ５）のナノ粒子を約５０ｎｍの厚さに蒸着し、その上に３００μｍの直径を有するＡｌ電極を形成した。前記Ａｌ電極とＳｉ基板との間に電流を流しつつ、相変化によるＩ−Ｖ特性を観察した。
【００４６】
図１０は、図９の相変化メモリ素子をリセットさせるために、実際に利用した電圧及び電流パルスの形状を示すグラフである。ここでリセットは、相変化物質を結晶状態（抵抗が低い状態）から非晶質状態（抵抗が高い状態）に変えることを言う。図１０は、５０ｎｓの間に１Ｖの電圧パルスを加えた時、流れる電流の形状を測定した図面である。ここで、流れる電流のサイズは、平均０．３ｍＡであり、最大０．８ｍＡ程度であることが分かる。従来の下部電極のサイズが約５０ｎｍである６４Ｍｂ  ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）でリセットに必要な電流が約０．５〜１．５ｍＡであることを鑑みれば、本発明に係る相変化メモリ素子による場合、非常に広い面積の電極でむしろ少ない電流にリセットが可能であるということが分かる。
【００４７】
図１１は、図９の相変化メモリ素子のＩ−Ｖ特性を測定した結果のグラフである。図９の相変化メモリ素子に、図１０のグラフに示すパルスを加えてリセットされれば、相変化物質層は、抵抗が高い状態となる（グラフでＲＥＳＥＴ  ｓｔａｔｅと表示される）。抵抗が高い状態で電流を次第に多く流せば、温度が高まりつつ非晶質状態から結晶状態に相変化が行われる（Ｓｅｔ）。Ｓｅｔとなった状態で電流のサイズを減らせば、低い抵抗を有しつつ電流が減少する（グラフでＳＥＴ  ｓｔａｔｅと表示される）。電流を０に減らした後、再びリセットパルスを加えて非晶質状態にし、Ｉ−Ｖ特性を反復的に測定した。前記グラフで反復的にリセット−セット（Ｒｅｓｅｔ−Ｓｅｔ）が安定的に行われることを示す。
【００４８】
本発明に係る相変化メモリ素子及びその製造方法は、次世代の半導体メモリ素子の製造に適用されうる。
【００４９】
このような本発明の理解を容易にするために、いくつかの模範的な実施例が説明され、添付された図面に示されたが、このような実施例は、単に広い発明を例示し、これを制限しないという点が理解されねばならず、本発明は、図示されて説明された構造及び配列に限定されないということが理解されねばならないが、これは、多様な他の修正が当業者に起こり得るためである。
【産業上の利用可能性】
【００５０】
本発明に係る相変化メモリ素子及びその製造方法は、次世代の半導体メモリ素子の製造に適用されうる。
【図面の簡単な説明】
【００５１】
【図１】相変化メモリ素子の動作方法を示すグラフである。
【図２】従来の相変化メモリ素子の構造を示す概略的な断面図である。
【図３】本発明に係る相変化メモリ素子の構造を示す概略的な断面図である。
【図４】本発明に係る相変化メモリ素子でのリセット電流の予測値を示すグラフである。
【図５Ａ】実施例２で１００℃の温度で熱処理された相変化ナノ粒子を示すＳＥＭ写真を示す図である。
【図５Ｂ】実施例２で２００℃の温度で熱処理された相変化ナノ粒子を示すＳＥＭ写真を示す図である。
【図５Ｃ】実施例２で３００℃の温度で熱処理された相変化ナノ粒子を示すＳＥＭ写真を示す図である。
【図５Ｄ】実施例２で４００℃の温度で熱処理された相変化ナノ粒子を示すＳＥＭ写真を示す図である。
【図５Ｅ】実施例２で５００℃の温度で熱処理された相変化ナノ粒子を示すＳＥＭ写真を示す図である。
【図６Ａ】ＥＤＸ分析用Ｇｅ２ＳＢ２Ｔｅ５ナノ粒子を示すＳＥＭ写真を示す図である。
【図６Ｂ】ＥＤＸ分析用Ｇｅ２ＳＢ２Ｔｅ５ナノ粒子のＥＤＸ分析結果のグラフである。
【図７】熱処理温度によるＧｅ２ＳＢ２Ｔｅ５ナノ粒子の化学組成比の変化を示すグラフである。
【図８Ａ】本発明に係る相変化メモリ素子の製造方法を示す工程フローチャートである。
【図８Ｂ】本発明に係る相変化メモリ素子の製造方法を示す工程フローチャートである。
【図８Ｃ】本発明に係る相変化メモリ素子の製造方法を示す工程フローチャートである。
【図９】Ｉ−Ｖ特性の測定のために、実験例１で製造された本発明に係る相変化メモリ素子の概略的な断面図である。
【図１０】図９の相変化メモリ素子をリセットさせるために、実際に利用した電圧及び電流パルスの形状を示すグラフである。
【図１１】図９の相変化メモリ素子のＩ−Ｖ特性を測定した結果を示すグラフである。
【符号の説明】
【００５２】
３０    トランジスタ、
４０    第１電極、
４６    相変化物質層、
４８    第２電極。
【図１】
2006165553.tif 000003
【図２】
2006165553.tif 000004
【図３】
2006165553.tif 000005
【図４】
2006165553.tif 000006
【図７】
2006165553.tif 000007
【図８Ａ】
2006165553.tif 000008
【図８Ｂ】
2006165553.tif 000009
【図８Ｃ】
2006165553.tif 000010
【図９】
2006165553.tif 000011
【図１０】
2006165553.tif 000012
【図１１】
2006165553.tif 000013
【図５Ａ】
2006165553.tif 000014
【図５Ｂ】
2006165553.tif 000015
【図５Ｃ】
2006165553.tif 000016
【図５Ｄ】
2006165553.tif 000017
【図５Ｅ】
2006165553.tif 000018
【図６Ａ】
2006165553.tif 000019
【図６Ｂ】
2006165553.tif 000020