(57)【要約】      （修正有）【課題】折り曲げ加工をする配線板において、折り曲げ領域の外側に設けた導体パターンにクラックが入りにくくする。【解決手段】絶縁基板１の第１主面１Ａ及び第２主面１Ｂに導体パターン２Ａ，２Ｂが設けられてなり、複数個の半導体チップを実装した後、折り曲げて前記半導体チップが積層された半導体装置の製造に用いる配線板であって、前記各主面の導体パターンのうち、折り曲げたときに外側を向く面の導体パターンが、圧延銅箔または高屈曲性の電解銅箔でなる。【選択図】図１
2006040995.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の第１主面及び第２主面に導体パターンが設けられてなり、複数個の半導体チップを実装した後、折り曲げて前記半導体チップが積層された半導体装置の製造に用いる配線板であって、
前記各主面の導体パターンのうち、折り曲げたときに外側を向く面の導体パターンが、圧延銅箔または高屈曲性の電解銅箔でなることを特徴とする配線板。
【請求項２】
前記圧延銅箔または前記高屈曲性の電解銅箔は、ＪＩＳ  Ｃ５０１６規格に準拠した耐折試験による耐折値が、５０回以上であることを特徴とする請求項１に記載の配線板。
【請求項３】
絶縁基板の第１主面及び第２主面に導体パターンが設けられた配線板と、前記配線板上に実装された複数個のチップ状の電子部品とを備え、前記配線板を折り曲げて前記複数個のチップ状の電子部品を積層した半導体装置であって、
前記配線板の各主面の導体パターンのうち、折り曲げた領域で外側を向く面の導体パターンが、圧延銅箔または高屈曲性の電解銅箔でなることを特徴とする半導体装置。
【請求項４】
前記配線板は、複数箇所の前記チップ状の電子部品を実装する領域、及び折り曲げる領域を有し、少なくとも１箇所の前記チップ状の電子部品を実装する領域は、前記絶縁基板の第１主面側及び第２主面側の両面に、前記チップ状の電子部品が実装されていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記圧延銅箔または前記高屈曲性の電解銅箔は、ＪＩＳ  Ｃ５０１６規格に準拠した耐折試験による耐折値が、５０回以上であることを特徴とする請求項３又は４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板及びその製造方法、ならびに半導体装置に関し、特に、配線板を折り曲げて前記配線板上に実装した半導体チップを積層する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、絶縁基板に導体パターンを設けた配線板（インターポーザ）に半導体チップを実装した半導体装置には、前記半導体チップを積層した半導体装置（以下、積層型半導体装置と称する。）がある。また、前記積層型装置には、例えば、１枚のインターポーザ上の複数の領域に半導体チップ等のチップ状部品を実装しておき、前記インターポーザを折り曲げて前記チップ状部品を積層した装置がある（例えば、特許文献１，特許文献２を参照。）。
【０００３】
前記積層型半導体装置は、積層する半導体チップの数の増加や、各半導体チップの高機能化，多ピン化が進んでいる。そのため、前記インターポーザ上の配線の数（密度）も増加する傾向にある。そこで、近年では、前記絶縁基板の第１主面及び第２主面の両面に導体パターンを設けたインターポーザを用いることが検討されている。
【０００４】
前記絶縁基板の両面に導体パターンを設けたインターポーザは、例えば、ＬＧＡ（Land Grid Array）と呼ばれる形態の半導体装置のインターポーザ等に用いられる両面配線板を製造するときと同様の手順で製造することができる。すなわち、前記絶縁基板の両主面に導体膜を貼り合わせ、あらかじめ定められた位置に、各主面の導体膜を電気的に接続するビアやスルーホール等の層間接続導体を形成した後、前記各主面の導体膜をパターニングすればよい。
【０００５】
前記両面配線板（インターポーザ）を用いて、例えば、２個の半導体チップを積層した半導体装置を製造するときには、まず、例えば、図８（ａ）に示すように、第１チップ実装領域に第１半導体チップ３Ａを実装し、第２チップ実装領域に第２半導体チップ３Ｂを実装する。このとき、前記第１半導体チップ３Ａ及び第２半導体チップ３Ｂは、例えば、前記絶縁基板１の第１主面１Ａ側に実装する。また、前記各半導体チップ３Ａ，３Ｂの外部電極（図示しない）と前記第１主面１Ａ上の導体パターン（配線）２Ａは、金，はんだ接合材等のバンプ４で電気的に接続する。
【０００６】
次に、図８（ｂ）に示すように、前記第１チップ実装領域と前記第２チップ実装領域の間に設けられた折り曲げ領域を折り曲げて、前記第１半導体チップ３Ａと第２半導体チップ３Ｂを重ね合わせ、例えば、エポキシ樹脂等の接着材５で接着する。その後、図示は省略するが、前記各半導体チップ３Ａ，３Ｂの周囲を、封止材で封止する。
【０００７】
このように、両面配線板を用いて前記積層型半導体装置を製造した場合、前記配線板の折り曲げ領域で外側を向く導体パターン、すなわち、前記絶縁基板１の第２主面１Ｂ側に設けられた導体パターン２Ｄには、折り曲げによる引っ張り応力が加わる。
【０００８】
前記両面配線板を製造するとき、前記絶縁基板１の各主面の導体パターン２Ａ，２Ｄは、一般に、電解銅箔を用いて形成している。前記電解銅箔は、その製造工程において、厚み方向に結晶組織が成長するので、厚み方向と垂直な方向への引っ張りに対する強度が低い。そのため、折り曲げ領域の外側を向く面、すなわち前記絶縁基板１の第２主面１Ｂ側に導体パターン２Ｄが設けられていると、図９に示すように、前記外側を向く導体パターン２Ｄにクラック６が入りやすいという問題がある。
【特許文献１】特開２０００−３０７０３７号公報
【特許文献２】特開２００１−７７２９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする問題点は、前記背景技術で説明したように、従来の折り曲げて用いる配線板では、折り曲げたときに、絶縁基板の折り曲げ領域の外側を向く面に導体パターンが設けられていると、前記外側の導体パターンにクラックが入りやすく、断線しやすいという点である。
【００１０】
本発明の目的は、折り曲げ加工をする配線板において、折り曲げ領域の外側に設けた導体パターンにクラックが入りにくくすることが可能な技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１２】
本発明は、絶縁基板の第１主面及びその裏面（以下、第２主面と称する）に導体パターンが設けられてなり、前記絶縁基板のあらかじめ定められた領域を折り曲げて用いる配線板であって、前記各主面の導体パターンのうち、前記絶縁基板を折り曲げたときに外側を向く主面の導体パターンは、圧延銅箔又は高屈曲性の電解銅箔でなることを最も主要な特徴とする。このとき、内側を向く主面の導体パターンは、電解銅箔でなる導体パターンであってもよいし、他の導体箔あるいはめっきでなる導体パターンであってもよい。
【発明の効果】
【００１３】
本発明の配線板は、前記絶縁基板を折り曲げたときに、外側を向く主面の導体パターンは、圧延銅箔又は高屈曲性の電解銅箔を用いて形成している。前記圧延銅箔は、一般的な電解銅箔よりも展延性に富む。そこで、折り曲げたときに外側を向く面の導体パターンを前記圧延銅箔で形成すれば、折り曲げ加工により、折り曲げる領域の導体パターンに厚み方向と直交する方向の引っ張り応力が加わってもクラックが入りにくい。そのため、前記絶縁基板の外側を向く主面の折り曲げ領域にも導体パターンを設けることができ、導体パターンの数の増加に対応しやすくなる。前記導体パターンの数の増加に対応しやすくなれば、実装する半導体チップの高機能化（多ピン化）に対応しやすくなる。また、その他にも、例えば、実装する半導体チップの数の増加にも対応しやすくなるので、半導体チップの多層化に対応しやすい。これらのことから、積層型半導体装置の高機能化、小型化が容易になる。
【００１４】
また、前記積層型半導体装置の高機能化、小型化とは別に、前記外側を向く主面の導体パターンを、グラウンド電位あるいは電源電位のベタパターンにすれば、折り曲げた領域も含めたマイクロストリップになる。そのため、実装する半導体装置が高周波動作をする場合でも、高周波特性が劣化することを防げる。このことから、前記積層型半導体装置の動作の高速化（高周波化）が容易になる。
【００１５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００１６】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【発明を実施するための最良の形態】
【００１７】
本発明の配線板は、半導体チップ等のチップ状の部品を実装したあと、折り曲げて、前記チップ状の部品を積層する半導体装置を製造するときに用いる配線板である。このとき、絶縁基板の、折り曲げたときに外側を向く主面の導体パターンを圧延銅箔又は高屈曲性の電解銅箔で設けることで、外側を向く主面の折り曲げ領域に設けた導体パターンにクラックが入りにくくする。
【実施例１】
【００１８】
図１は、本発明による実施例１の配線板の概略構成を示す模式図である。
【００１９】
図１において、１は絶縁基板、１Ａは絶縁基板の第１主面、１Ｂは絶縁基板の第２主面、２Ａは第１導体パターン（電解銅）、２Ｂは第２導体パターン（圧延銅）、２Ｃは層間接続導体である。
【００２０】
本実施例１の配線板は、図１に示すように、絶縁基板１の第１主面１Ａに第１導体パターン２Ａが設けられ、前記第１主面１Ａの裏面（以下、第２主面と称する）１Ｂに第２導体パターン２Ｂが設けられている。このとき、前記第１導体パターン２Ａと前記第２導体パターン２Ｂは、図１に示したように、あらかじめ定められた位置で、ビアやスルーホール等の層間接続導体２Ｃにより電気的に接続されている。
【００２１】
また、本実施例１の配線板は、複数個の半導体チップを積層させた積層型の半導体装置を製造するときに用いられる配線板であり、例えば、図１に示すように、第１チップ実装領域，第２チップ実装領域，折り曲げ領域の３つの領域に分けられている。このとき、前記第１チップ実装領域及び前記第２チップ実装領域は、半導体チップ、あるいは容量素子や抵抗素子等のチップ状の電子部品を実装する領域である。また、前記第１チップ実装領域の導体パターンと、前記第２チップ実装領域の導体パターンとは、前記折り曲げ領域を通して電気的に接続されている。
【００２２】
また、本実施例１の配線板は、前記第１導体パターン２Ａが電解銅箔でなり、前記第２導体パターン２Ｂが圧延銅でなる。
【００２３】
本実施例１の配線板は、従来の、ＬＧＡと呼ばれる形態の半導体装置等で用いられる両面配線板と同様の手順で製造することができる。そのため、詳細な説明は省略し、手順のみを簡単に説明する。
【００２４】
本実施例１の配線板を製造するときには、例えば、まず、前記絶縁基板１の第１主面１Ａに電解銅箔を貼り合わせ、第２主面１Ｂに圧延銅箔を貼り合わせる。次に、前記絶縁基板のあらかじめ定められた位置に開口部を形成し、前記電解銅箔と圧延銅箔を電気的に接続するビアやスルーホール等の層間接続導体２Ｃを形成する。その後、前記電解銅箔及び圧延銅箔の不要な部分を除去して第１導体パターン２Ａ及び第２導体パターン２Ｂを形成する。そして、必要に応じて、前記第１導体パターン２Ａ及び第２導体パターン２Ｂの表面に、金めっき，すずめっき等の機能めっきや、はんだ保護膜等の保護膜を形成する。
【００２５】
図２及び図３は、本実施例１の配線板を用いた半導体装置の製造方法の一例を説明するための模式図であり、図２（ａ）は半導体チップを実装する工程の図、図２（ｂ）は半導体チップを積層する工程の図である。
【００２６】
図２（ａ）及び図２（ｂ）において、３Ａは第１半導体チップ、３０１Ａは第１半導体チップの非回路形成面、３Ｂは第２半導体チップ、３０１Ｂは第２半導体チップの非回路形成面、４はバンプ、５は接着材である。
【００２７】
本実施例１の配線板を用いて半導体装置を製造するときには、例えば、図２（ａ）に示すように、前記配線板の第１チップ実装領域及び第２チップ実装領域のそれぞれに、第１半導体チップ３Ａ及び第２半導体チップ３Ｂを実装する。このとき、前記第１半導体チップ３Ａ及び第２半導体チップ３Ｂは、前記絶縁基板１の第１主面１Ａ側、すなわち、電解銅でなる前記第１導体パターン２Ａが設けられた面に実装する。またこのとき、前記第１半導体チップ３Ａ及び前記第２半導体チップ３Ｂの外部電極（図示しない）には、金，はんだ接合材等でなるバンプ４を形成しておく。
【００２８】
次に、図２（ｂ）に示すように、前記配線板の折り曲げ領域を、前記絶縁基板１の第１主面１Ａが向かい合うように折り曲げて、前記第１半導体チップ３Ａの非回路形成面３０１Ａと前記第２半導体チップ３０１の非回路形成面３０１Ｂを向かい合わせる。このとき、前記第１半導体チップ３Ａと前記第２半導体チップ３Ｂは、例えば、図２（ｂ）に示したように、エポキシ樹脂等の接着材５で接着する。その後、図示は省略するが、前記半導体チップの周囲をエポキシ樹脂等の封止材で封止すると、積層型の半導体装置が得られる。
【００２９】
なお、前記第１半導体チップ３Ａと前記第２半導体チップ３Ｂは、前記接着材５で接着せずに、前記封止材で接着固定してもよい。また、必要に応じて、例えば、前記第１チップ実装領域の第２導体パターン２Ｂ上に、はんだ接合材でなるボール状の外部端子を形成してもよい。
【００３０】
図３は、本実施例１の配線板の作用効果を説明するための模式図である。
【００３１】
本実施例１の配線板を用いて、図２（ｂ）に示したような積層型の半導体装置を製造した場合、前記折り曲げ領域で、絶縁基板１の外側を向く面、すなわち前記第２主面１Ｂに設けられた第２導体パターン２Ｂには、折り曲げによる引っ張り応力が加わる。そのため、電解銅箔のように、厚み方向に結晶組織が成長する導体箔を用いて前記第２導体パターン２Ｂを形成すると、クラックが入りやすい。
【００３２】
一方、前記圧延銅箔は、圧延直後の厚み方向に層状に積層した結晶組織であるが、その後の加熱処理（アニール）により、図３に示すように、等方的な結晶組織を呈する。本実施例１の配線板のように、圧延銅箔を用いて前記第２導体パターン２Ｂを形成することで、前記第２導体パターン２Ｂにクラックが入りにくくなる。
【００３３】
以上説明したように、本実施例１の配線板によれば、折り曲げたときに、折り曲げ領域で、絶縁基板１の外側を向く面に設けられた導体パターンにクラックが入りにくくすることができる。
【００３４】
また、折り曲げ領域で外側を向く導体パターンにクラックが入りにくくなるので、前記折り曲げ領域の外側を向く面にも導体パターンを設けることができ、導体パターンの数の増加に対応しやすくなる。そのため、実装する半導体チップの高機能化（多ピン化）に対応しやすくなり、前記積層型半導体装置の高機能化が容易になる。
【００３５】
図４及び図５は、前記実施例１の配線板を用いた半導体装置の製造方法の応用例を説明するための模式図であり、図４（ａ）は半導体チップを実装する工程の図、図４（ｂ）は第１折り曲げ工程の図、図５は第２折り曲げ工程の図である。
【００３６】
前記実施例１では、図１に示したように、折り曲げ領域が１箇所の配線板及びその配線板を用いた半導体装置の製造方法を例に挙げたが、これに限らず、折り曲げ領域が複数箇所に設けられている配線板であってもよい。
【００３７】
ここでは、例えば、図４（ａ）に示すように、第１チップ実装領域，第２チップ実装領域，第３チップ実装領域，第１折り曲げ領域，第２折り曲げ領域の５つの領域に分けられる配線板を用いて、前記積層型半導体装置を製造する方法について説明する。
【００３８】
前記５つの領域からなる配線板を用いて、積層型の半導体装置を製造するときには、まず、図４（ａ）に示すように、前記第１チップ実装領域，第２チップ実装領域，第３チップ実装領域のそれぞれに第１半導体チップ３Ａ，第２半導体チップ３Ｂ，第３半導体チップ３Ｃを実装する。このとき、前記各半導体チップ３Ａ，３Ｂ，３Ｃは、前記実施例１で説明したように、電解銅箔で形成された第１導体パターン２Ａが形成された面、すなわち前記絶縁基板１の第１主面１Ａ側に実装する。
【００３９】
次に、例えば、図４（ｂ）に示すように、前記第２折り曲げ領域を折り曲げて、前記第２半導体チップ３Ｂと前記第３半導体チップ３Ｃを積層する。このとき、前記第２折り曲げ領域は、前記絶縁基板１の第１主面１Ａが向かい合うように、すなわち前記第２導体パターン２Ｂが外側を向くように折り曲げる。
【００４０】
その後、図５に示すように、前記第１折り曲げ領域を折り曲げて、すでに積層された前記第２半導体チップ３Ｂ及び第３半導体チップ３Ｃと、前記第１半導体チップ３Ａを積層する。このとき、前記第１折り曲げ領域も、図５に示したように、前記第２導体パターン２Ｂが外側を向くように折り曲げれば、前記第１折り曲げ領域及び前記第２折り曲げ領域ともに、圧延銅でなる第２導体パターン２Ｂが外側を向く。そのため、折り曲げによる引っ張り応力が加わってもクラックが入りにくい。
【００４１】
このように、前記実施例１の配線板は、半導体チップを３層に積層するときにも適用することができる。また、詳細な説明は省略するが、４層以上に積層する場合も、同様の手法で積層することができる。
【００４２】
また、図２（ａ）及び図４（ａ）では、１つのチップ実装領域に１個の半導体チップを実装する例を挙げているが、これに限らず、１つのチップ実装領域に、２個以上の半導体チップ，あるいは容量素子や抵抗素子等のチップ状の電子部品を実装してもよいことは言うまでもない。
【００４３】
図６は、前記実施例１の配線板の応用例を説明するための模式図である。
【００４４】
前記実施例１では、例えば、前記絶縁基板の第２主面側にも信号配線を設けることで、半導体チップの高機能化に伴う導体パターンの増加に対応しやすくする例について説明している。
【００４５】
しかしながら、前記積層型の半導体装置では、高機能化とは別に、例えば、動作の高速化（高周波化）の要請も高まっている。そこで、例えば、図６に示すように、第１導体パターン２Ａは信号導体とし、第２導体パターン２Ｂの一部をグラウンド電位あるいは電源電位等のベタパターンにすれば、マイクロストリップになり、高周波特性の劣化を低減することができる。この場合も、折り曲げ領域で外側を向く第２導体パターン（ベタパターン）に圧延銅箔を用いていれば、折り曲げたときにクラックが入ってマイクロストリップの効果が低減することを防げる。
【実施例２】
【００４６】
図７は、本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、図７（ａ）は半導体チップを実装する工程の図、図７（ｂ）は半導体チップを積層する工程の図である。
【００４７】
前記実施例１では、前記配線板を用いて積層型の半導体装置を製造するときに、図４（ａ）に示したように、前記第１チップ実装領域及び第２チップ実装領域ともに、前記絶縁基板１の第１主面１Ａ側のみに半導体チップ３Ａ，３Ｂを実装する例を挙げて説明した。しかしながら、本発明の配線板のように、前記絶縁基板１の両主面１Ａ，１Ｂに導体パターン２Ａ，２Ｂが設けられている場合、前記第１主面１Ａ側だけでなく、前記第２主面１Ｂ側にも半導体チップ３Ｃを実装することができる。
【００４８】
つまり、前記配線板を製造するときに、例えば、前記第２チップ実装領域の第２主面１Ｂ側に、半導体チップの外部電極と接続するためのパッドを形成しておけば、図７（ａ）に示すように、前記第１チップ実装領域の第１主面１Ａ側に第１半導体チップ３Ａ、前記第２チップ実装領域の第１主面１Ａ側に第２半導体チップ３Ｂ、前記第２チップ実装領域の第２主面１Ｂ側に第３半導体チップ３Ｃを実装することができる。
【００４９】
このように、前記第１半導体チップ３Ａ，前記第２半導体チップ３Ｂ，前記第３半導体チップ３Ｃを実装した後、前記実施例１で説明したように、前記配線板（絶縁基板１）の第１主面１Ａが向かい合うように折り曲げれば、図７（ｂ）に示すように、３つの半導体チップ３Ａ，３Ｂ，３Ｃが３層に積層された半導体装置を得ることができる。このとき、前記配線板の折り曲げ領域で外側を向く第２導体パターン２Ｂが圧延銅であれば、折り曲げによる引っ張り応力が加わっても、クラックが入りにくい。
【００５０】
従来、１枚の配線板を折り曲げて３個の半導体チップを３層に積層するときには、例えば、図４（ａ）及び図４（ｂ）に示したように、前記配線板の第１主面１Ａ側に３個の半導体チップ３Ａ，３Ｂ，３Ｃを実装し、２カ所を折り曲げて積層することが多かった。この場合、前記配線板には、３カ所のチップ実装領域と２カ所の折り曲げ領域が必要であり、配線板の面積が大型化してしまう。
【００５１】
一方、本実施例２の半導体装置の製造方法では、チップ実装領域が２カ所で折り曲げ領域が１カ所の配線板で、３個の半導体チップ３Ａ，３Ｂ，３Ｃを３層に積層することができる。そのため、前記積層型半導体装置に用いる配線板の製造コストの低コスト化、前記積層型半導体装置の薄型化が容易になる。
【００５２】
以上説明したように、本実施例２の配線板によれば、折り曲げたときに絶縁基板の外側を向く面の導体パターンを圧延銅箔で設けることにより、外側の導体パターンにクラックが入りにくくすることができる。
【００５３】
また、前記配線板の両主面に導体パターンを設けることができるので、導体パターンの数の増加に対応しやすくなり、前記配線板を用いた半導体装置の高機能化が容易になる。
【００５４】
また、前記配線板の両主面に半導体チップを実装することが可能になるので、前記配線板を用いた半導体装置の薄型化が容易になる。
【００５５】
また、図７では、３個の半導体チップを３層に積層する場合の例を示したが、これに限らず、４個以上の半導体チップを３層以上に積層するときにも、同様の手法を適用することができることは言うまでもない。
【００５６】
また、本実施例２のような半導体装置を製造するときにも、前記各チップ実装領域の各実装面には、１つの実装面に１個の半導体チップを実装する場合に限らず、１つの実装面に複数個の半導体チップやチップ状の受動部品を実装してもよいことは言うまでもない。
【００５７】
また、実施例１および２で適用した圧延銅箔を、高屈曲性を加味して開発された電解銅箔に置き換えてもよい。一般に電解銅箔は厚み方向に結晶が成長するので、銅の結晶組織が柱状になりやすい。そのため、折り曲げた際に結晶粒界が機械的に破断しやすく、屈曲性の悪さが指摘されている。そこで、銅めっき液の添加剤や電析条件を変更し、柱状組織とならないようにコントロールした高屈曲性の電解銅箔が開発されている。一例を挙げると、グールドエレクトロニクス社（米国）のＪＴＣＤＦ箔である。この銅箔は、柱状晶の生成が少なく、また折り曲げ試験において、従来の電解銅箔よりもクラック発生までの時間が長く、屈曲性に優れている。
【００５８】
表１は、ＪＩＳ  Ｃ５０１６におけるの規格に準拠したＭＩＴ耐折試験の結果を表したものである。より具体的には、ＪＩＳ  Ｃ５０１６−１９９４の「８．７．１  装置」の欄の図１４に示すような耐折性試験機を使用して測定した。図１４に示されている導線は試材の断線を検知するためのものであり、予め試材に通電しておき、曲げ部にクラックが入り電気的導通が遮断されると、耐折性試験機の振り子運動が停止する。表１に示された数値は、その振り子運動が停止するまでの往復回数を破断回数として表示している。測定条件は、先端半径Ｒ＝０．３８mm、開きＴ＝０．２５mm、左右への折り曲げ角度が夫々１３５°（全体で２７０°）、折り曲げ速度が１７５ｃｐｍである。この表１の結果によると、厚さ１２μｍの高耐折性圧延銅箔を用いた本実施形態に係る試材Ｎｏ.１の場合、および厚さ１２μｍの高耐折性電解銅箔を用いた本実施形態に係る試材Ｎｏ.２の場合については、夫々８１回目、７０回目に耐折性試験機によって破断に至ったことから、良好な耐屈曲性があることがわかる。これに対し、厚さ１２μｍの従来の圧延銅箔を用いた従来例に係る試材Ｎｏ.３の場合、および厚さ１２μｍの従来の電解銅箔を用いた従来例に係る試材Ｎｏ.４の場合については、夫々４４回目、３８回目に耐折性試験機によって破断に至ったことから、所望の耐屈曲性を得ることができないことがわかる。
【表１】
2006040995.tif 000003
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【図面の簡単な説明】
【００５９】
【図１】本発明による実施例１の配線板の概略構成を示す模式図である。
【図２】本実施例１の配線板を用いた半導体装置の製造方法の一例を説明するための模式図であり、図２（ａ）は半導体チップを実装する工程の図、図２（ｂ）は半導体チップを積層する工程の図である。
【図３】本実施例１の配線板の作用効果を説明するための図である。
【図４】前記実施例１の配線板を用いた半導体装置の製造方法の応用例を説明するための模式図であり、図４（ａ）は半導体チップを実装する工程の図、図４（ｂ）は第１折り曲げ工程の図である。
【図５】前記実施例１の配線板を用いた半導体装置の製造方法の応用例を説明するための模式図であり、第２折り曲げ工程の図である。
【図６】前記実施例１の配線板の応用例を説明するための模式図である。
【図７】本発明による実施例２の半導体装置の製造方法を説明するための模式図であり、図７（ａ）は半導体チップを実装する工程の図、図７（ｂ）は半導体チップを積層する工程の図である。
【図８】従来の積層型半導体装置の製造方法を説明するための模式図であり、図８（ａ）は半導体チップを実装する工程の図、図８（ｂ）は半導体チップを積層する工程の図である。
【図９】従来の積層型半導体装置の問題点を説明するための模式図である。
【符号の説明】
【００６０】
１  絶縁基板
１Ａ  絶縁基板の第１主面
１Ｂ  絶縁基板の第２主面
２Ａ  第１導体パターン（電解銅）
２Ｂ  第２導体パターン（圧延銅）
２Ｃ  層間接続導体
２Ｄ  導体パターン（電解銅）
３Ａ  第１半導体チップ
３Ｂ  第２半導体チップ
３Ｃ  第３半導体チップ
４  バンプ
５  接着材
６  クラック
【図１】
2006040995.tif 000004
【図２】
2006040995.tif 000005
【図３】
2006040995.tif 000006
【図４】
2006040995.tif 000007
【図５】
2006040995.tif 000008
【図６】
2006040995.tif 000009
【図７】
2006040995.tif 000010
【図８】
2006040995.tif 000011
【図９】
2006040995.tif 000012