(57)【要約】     【課題】  素子分離特性を低下させることなく、トランジスタの耐圧を向上できる半導体装置およびその製造方法を提供する。    【解決手段】  この半導体装置によれば、」Ｐ型埋め込み領域１０４Ａのイオン注入エネルギーをＰ＋埋め込み領域１０４Ｂのイオン注入エネルギーよりも高くしたから、Ｐ＋埋め込み領域１０４Ｂの注入ピークの深さに対し、Ｐ型埋め込み領域１０４Ａの注入ピークの深さの位置を深くできる。これにより、トランジスタ形成後の分離領域Ｆを構成するＰ＋埋め込み領域１０４Ｂの這い上がり量(熱拡散による上方への拡散)に比べて、縦型ＰＮＰトランジスタＴｒ１のコレクタ領域をなすＰ型埋め込み領域１０４Ａの這い上がり量を小さくできる。素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上でき、トランジスタサイズの縮小を図れる。【選択図】  図１Ｈ
2006108552.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、上記第１導電型の半導体基板上に形成された第２導電型のエピタキシャル成長層と、この第２導電型のエピタキシャル成長層上に形成された第１の第１導電型の表面拡散部とを有する縦型バイポーラトランジスタを備え、
上記第１導電型の半導体基板上に形成されると共に上記縦型バイポーラトランジスタのコレクタを構成する第１の第１導電型埋め込み拡散部と、
上記コレクタに形成されるコレクタ取り出しのための第２の第１導電型埋め込み拡散部と、
上記第２の第１導電型埋め込み拡散部と接続するように形成された第２の第１導電型の表面拡散部とを有することを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第２の第１導電型埋め込み拡散部の不純物濃度が上記第１の第１導電型埋め込み拡散部の不純物濃度よりも高いことを特徴とする半導体装置。
【請求項３】
第１導電型の半導体基板と、上記第１導電型の半導体基板上に形成される第２導電型のエピタキシャル成長層と、この第２導電型のエピタキシャル成長層上に形成された表面拡散部とを有する縦型バイポーラトランジスタを備え、
上記第１導電型の半導体基板上に形成されると共に上記縦型バイポーラトランジスタのコレクタを構成する第１導電型の埋め込み拡散部と、
上記コレクタに形成されるコレクタ取り出し部とを備え、
上記コレクタ取り出し部は、上記第２導電型のエピタキシャル成長層に形成された凹部に形成されていることを特徴とする半導体装置。
【請求項４】
第１導電型の半導体基板のうちの縦型バイポーラトランジスタを形成する領域に、この縦型バイポーラトランジスタを上記第１導電型の半導体基板と分離する第２導電型の埋め込み拡散部を形成する工程と、
上記第２導電型の埋め込み拡散部上に、上記縦型バイポーラトランジスタのコレクタとなる第１の第１導電型埋め込み拡散部を形成する工程と、
コレクタ取り出しのための第２の第１導電型埋め込み拡散部を形成する工程と、
上記縦型バイポーラトランジスタのベースとなる第２導電型のエピタキシャル成長層を上記第１導電型の半導体基板上に成長させる工程と、
上記第２導電型のエピタキシャル成長層の表面への不純物導入により、上記第２の第１導電型埋め込み拡散部上に、第１導電型の表面拡散部を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
上記第２導電型の埋め込み拡散部を形成する工程と、上記第１の第１導電型埋め込み拡散部を形成する工程とを、同一のフォト工程で行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項４または５に記載の半導体装置の製造方法おいて、
第１の第１導電型埋め込み拡散部の不純物濃度よりも、第２の第１導電型埋め込み拡散部の不純物濃度が１０倍以上高いことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４乃至６のいずれか１つに記載の半導体装置の製造方法において、
第１の第１導電型埋め込み拡散部の不純物濃度のピークの深さが第２の第１導電型埋め込み拡散部の不純物濃度のピークの深さより深いことを特徴とする半導体装置の製造方法。
【請求項８】
請求項４乃至７のいずれか１つに記載の半導体装置の製造方法において、
第１の第１導電型埋め込み拡散部をボロンのイオン注入で形成し、
第２の第１導電型埋め込み拡散部をＢＦ２のイオン注入で形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、例えば、高耐圧バイポーラ型トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
図４Ａ〜図４Ｇは、従来技術を用いてＮＰＮトランジスタと縦型ＰＮＰトランジスタを同一基板上に形成するときの工程を順に示す断面図である。
【０００３】
まず、図４Ａに示すように、Ｐ型基板５０１に熱酸化により表面に酸化膜層を形成し、フォト・エッチング工程により縦型ＰＮＰトランジスタ形成領域上の酸化膜５１０を除去した後、イオン注入によりＮ型の不純物５１１を導入する。
【０００４】
さらに、図４Ｂに示すように、熱拡散工程により、Ｎ−領域５０２を形成する。さらに、図４Ｂに示すように、フォト・エッチング工程によりＮＰＮトランジスタ形成領域上の酸化膜５１０を除去した後、イオン注入によりＮ型不純物５１２を導入し、さらに、熱拡散工程を行うことにより、図４Ｃに示すＮ＋領域５０３を形成する。
【０００５】
次に、図４Ｃに示すように、エッチングにより基板５０１上の酸化膜層を除去した後、イオン注入によりＰ型不純物５１３を導入し、図４Ｄに示すように、Ｎ−型エピタキシャル層５０５を成長させる。これにより、下部のＰ＋型分離領域５０４を形成する。
【０００６】
さらに、図４Ｄに示すように、イオン注入によりＰ型不純物５１４を導入し、図４Ｅに示すように、熱拡散工程を行うことにより上部のＰ＋型分離領域５０６を形成する。分離領域５０４と５０６が素子分離領域Ｆを構成している。
【０００７】
さらに、図４Ｅに示すように、イオン注入によるＰ型不純物５１５の導入を行い、熱拡散工程を行うことによりＮＰＮトランジスタＴｒ１のベースとなるＰ型領域５０７を形成する。
【０００８】
さらに、図４Ｆに示すように、イオン注入によるＮ型不純物５１６の導入を行い、図４Ｇに示すように、熱拡散工程によりＮＰＮトランジスタＴｒ１のエミッタとなるＮ＋型領域５０８を形成する。
【０００９】
図４Ｇにおいて、Ｎ＋型領域５０８がエミッタ、Ｐ型領域５０７がベース、Ｎ−型エピタキシャル層５０５がコレクタとして働くことでＮＰＮトランジスタＴｒ１が形成される。また、Ｐ型領域５０７がエミッタ、Ｎ−型エピタキシャル層５０５がベース、Ｐ＋型領域５０４がコレクタとして働くことで縦型ＰＮＰトランジスタＴｒ２が形成されている。
【００１０】
ところで、図４Ｆに示すＮＰＮトランジスタＴｒ１，縦型ＰＮＰトランジスタＴｒ２において、高耐圧化を図るためには、Ｎ−型エピタキシャル層５０５の層厚を厚くする必要がある。これにより、ＮＰＮトランジスタＴｒ１においては、コレクタのＮ−領域が広くなるので、コレクタ領域に十分に空乏層が広がることで耐圧が向上する。また、ＰＮＰトランジスタＴｒ２においては、ベース幅が広くなるので、空乏層がベース領域に十分広がることで耐圧が向上する。
【００１１】
しかしながら、Ｎ−型エピタキシャル層５０５の層厚を厚くすると、Ｐ＋型分離領域５０６を形成するために符号５１４で示されるＰ型不純物注入をした後に十分な熱拡散工程を行う必要がある。これは、Ｐ＋型分離領域５０４とＰ＋型分離領域５０６が接続することで素子分離領域Ｆを形成しているため、Ｐ＋型分離領域５０４とＰ＋型分離領域５０６を十分な濃度で接続していないと、分離耐圧の低下等の問題が生じるからである。
【００１２】
上部の分離拡散領域であるＰ＋型分離領域５０６の形成時に必要な十分の熱拡散を行うと、下部の分離拡散領域であるＰ＋型分離領域５０４も上方に拡散してくるため、ＰＮＰトランジスタＴｒ２のベース幅が狭くなる。
【００１３】
よって、ＮＰＮトランジスタＴｒ１に比べて縦型ＰＮＰトランジスタＴｒ２の耐圧の向上量が小さく、ＮＰＮトランジスタＴｒ１に比べ縦型ＰＮＰトランジスタＴｒ２の耐圧が低くなるので、半導体装置全体としての耐圧も縦型ＰＮＰトランジスタＴｒ２の耐圧によって制限されることになる。
【特許文献１】特開平１１−３４５８１１号公報
【特許文献２】特開２０００−２９４５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、この発明の課題は、素子分離特性を低下させることなく、トランジスタの耐圧を向上できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明の半導体装置は、第１導電型の半導体基板と、上記第１導電型の半導体基板上に形成される第２導電型のエピタキシャル成長層と、この第２導電型のエピタキシャル成長層上に形成された第１の第１導電型の表面拡散部とを有する縦型バイポーラトランジスタを備え、
上記第１導電型の半導体基板上に形成されると共に上記縦型バイポーラトランジスタのコレクタを構成する第１の第１導電型埋め込み拡散部と、
上記コレクタに形成されるコレクタ取り出しのための第２の第１導電型埋め込み拡散部と、
上記第２の第１導電型埋め込み拡散部と接続するように形成された第２の第１導電型の表面拡散部とを有することを特徴としている。
【００１６】
この発明の半導体装置によれば、第１の第１導電型埋め込み拡散部は、表面側への這い上がり量(熱拡散による上方への拡散)が小さくなる一方、第２の第１導電型埋め込み拡散部は表面側への這い上がり量が大きくなる構造にすることで、素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００１７】
また、一実施形態の半導体装置は、上記第２の第１導電型埋め込み拡散部の不純物濃度が上記第１の第１導電型埋め込み拡散部の不純物濃度よりも高い。
【００１８】
この実施形態の半導体装置によれば、第１の第１導電型埋め込み拡散部は、表面側への這い上がり量(熱拡散による上方への拡散)が小さくなる一方、第２の第１導電型埋め込み拡散部は表面側への這い上がり量が大きくなる構造となる。したがって、素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００１９】
また、一実施形態の半導体装置は、第１導電型の半導体基板と、上記第１導電型の半導体基板上に形成される第２導電型のエピタキシャル成長層と、この第２導電型のエピタキシャル成長層上に形成された表面拡散部とを有する縦型バイポーラトランジスタを備え、
上記第１導電型の半導体基板上に形成されると共に上記縦型バイポーラトランジスタのコレクタを構成する第１導電型の埋め込み拡散部と、
上記コレクタに形成されるコレクタ取り出し部とを備え、
上記コレクタ取り出し部は、上記第２導電型のエピタキシャル成長層に形成された凹部に形成されている。
【００２０】
この実施形態の半導体装置では、上記コレクタ取り出し部が上記凹部に形成されている。したがって、上記コレクタ取り出し部を形成する領域での上記第２導電型のエピタキシャル成長層の厚さを、上記縦型バイポーラトランジスタのエミッタ、ベースを形成する領域での上記第２導電型のエピタキシャル成長層の厚さに比べて、薄くできる。この構造においては、分離領域やコレクタ取り出し部のエピタキシャル厚を薄くできるから、コレクタをなす第１導電型の埋め込み拡散部からの這い上がりが小さい構造にできる。したがって、分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００２１】
また、一実施形態の半導体装置の製造方法は、第１導電型の半導体基板のうちの縦型バイポーラトランジスタ(Ｔｒ１)を形成する領域に、この縦型バイポーラトランジスタを上記第１導電型の半導体基板と分離する第２導電型の埋め込み拡散部を形成する工程と、
上記第２導電型の埋め込み拡散部上に、上記縦型バイポーラトランジスタのコレクタとなる第１の第１導電型埋め込み拡散部を形成する工程と、
コレクタ取り出しのための第２の第１導電型埋め込み拡散部を形成する工程と、
上記縦型バイポーラトランジスタのベースとなる第２導電型のエピタキシャル成長層を上記第１導電型の半導体基板上に成長させる工程と、
上記第２導電型のエピタキシャル成長層の表面への不純物導入により、上記第２の第１導電型埋め込み拡散部上に、第１導電型の表面拡散部を形成する工程とを備えた。
【００２２】
この実施形態の半導体装置の製造方法では、第１の第１導電型埋め込み拡散部は表面側への這い上がり量(熱拡散による上方への拡散)が小さくなる一方、第２の第１導電型埋め込み拡散部は表面側への這い上がり量が大きくなる構造にすることで、素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００２３】
また、一実施形態の半導体装置の製造方法は、上記第２導電型の埋め込み拡散部を形成する工程と、上記第１の第１導電型埋め込み拡散部を形成する工程とを、同一のフォト工程で行う。
【００２４】
この実施形態の半導体装置の製造方法では、上記第２導電型の埋め込み拡散部を形成する工程と上記第１の第１導電型の埋め込み拡散部を形成する工程とを同一のフォト工程で行うことで、工程の削減およびアライメントマージンの削減による素子の縮小が可能である。
【００２５】
また、一実施形態の半導体装置の製造方法は、第１の第１導電型埋め込み拡散部の不純物濃度よりも、第２の第１導電型埋め込み拡散部の不純物濃度が１０倍以上高い。
【００２６】
この実施形態の半導体装置の製造方法では、第１の第１導電型埋め込み拡散部は、表面側への這い上がり量(熱拡散による上方への拡散)が小さくなる一方、第２の第１導電型埋め込み拡散部は表面側への這い上がり量が大きくなる構造となる。したがって、素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００２７】
また、一実施形態の半導体装置の製造方法は、第１の第１導電型埋め込み拡散部の不純物濃度のピークの深さが第２の第１導電型埋め込み拡散部の不純物濃度のピークの深さより深い。
【００２８】
この実施形態の半導体装置の製造方法では、コレクタをなす第１の第１導電型埋め込み拡散部の這い上がり量を抑える構造とすることができ、縦型ＰＮＰトランジスタの耐圧を向上できる。
【００２９】
また、一実施形態の半導体装置の製造方法は、第１の第１導電型埋め込み拡散部をボロンのイオン注入で形成し、
第２の第１導電型埋め込み拡散部をＢＦ２(フッ化硼素)のイオン注入で形成する。
【００３０】
この実施形態の半導体装置の製造方法によれば、コレクタとなる第１の第１導電型埋め込み拡散部とコレクタ取り出しのための第２の第１導電型埋め込み拡散部とで、イオン注入時の注入深さを替えて、コレクタとなる第１の第１導電型埋め込み拡散部とコレクタ取り出しのための第２の第１導電型埋め込み拡散部の這い上がり量を調整することが可能となる。
【発明の効果】
【００３１】
この発明の半導体装置によれば、第１の第１導電型埋め込み拡散部は、表面側への這い上がり量(熱拡散による上方への拡散)が小さくなる一方、第２の第１導電型埋め込み拡散部は表面側への這い上がり量が大きくなる構造にすることで、素子分離特性の低下を防いで、縦型ＰＮＰトランジスタの耐圧を向上でき、トランジスタサイズの縮小を図れる。
【発明を実施するための最良の形態】
【００３２】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
（第１の実施の形態）
図１Ａ〜図１Ｈの工程断面図を参照して、本発明の半導体装置の製造方向の第１実施形態を説明する。
【００３４】
まず、図１Ａに示すように、第１導電型の半導体基板としてのＰ型基板１０１に熱酸化により表面に酸化膜層１１０を形成し、フォト・エッチング工程により縦型ＰＮＰトランジスタＴｒ１を形成する領域上の酸化膜を除去した後、イオン注入によりＮ型の不純物１００を導入する。さらに、図１Ｂに示すように、熱拡散工程により、Ｎ−領域１０２を形成する。さらに、図１Ｂに示すように、フォト・エッチング工程によりＮＰＮトランジスタＴｒ１が形成される領域上の酸化膜を除去した後、イオン注入により基板１０１にＮ型不純物１１１を導入し、熱拡散工程を行うことにより、図１Ｃに示すように、Ｎ＋領域１０３を形成する。
【００３５】
さらに、図１Ｃに示すように、エッチングにより基板１０１上の酸化膜層１１０を除去した後、縦型ＰＮＰトランジスタＴｒ２のコレクタ領域をなすＰ型埋め込み領域１０４Ａ(第１の第１導電型埋め込み拡散部)となる領域に、フォト・イオン注入によりＰ型不純物１１２を導入する。さらに、図１Ｄに示すように、分離領域Ｆおよび縦型ＰＮＰトランジスタＴｒ１のコレクタ取り出しのためのＰ＋埋め込み領域１０４Ｂ(第２の第１導電型埋め込み拡散部)にフォト・イオン注入により、Ｐ型不純物１１３を導入する。
【００３６】
さらに、図１Ｅに示すように、Ｎ−型エピタキシャル層１０５を成長させる。これにより、Ｐ＋型埋め込み分離領域１０４Ｂを形成する。
さらに、このＰ＋型埋め込み分離領域１０４Ｂの上方にイオン注入によりＰ型不純物１１４を導入し、図１Ｆに示すように、熱拡散工程を行うことで、上部のＰ＋型分離領域１０６を形成する。
【００３７】
次に、 図１Ｆに示すように、フォト・イオン注入により、Ｎ−型エピタキシャル層１０５にＰ型不純物１１５を導入する。さらに、図１Ｇに示すように、熱拡散工程により、ＮＰＮトランジスタＴｒ１のＰ型ベース領域１０７Ａと、ＰＮＰトランジスタＴｒ２のＰ型エミッタ領域１０７Ｂを形成する。
【００３８】
次に、フォト・イオン注入により、Ｎ型不純物１１６を導入し、さらに、図１Ｈに示すように、熱拡散により、ＮＰＮトランジスタＴｒ１のＮ＋型エミッタ領域１０８Ａと、コレクタコンタクト領域１０８Ｂ、および、ＰＮＰトランジスタＴｒ２のベースコンタクト領域１０８Ｃを形成する。
【００３９】
図１Ｈにおいて、Ｎ型領域１０８Ａがエミッタ、Ｐ型領域１０７Ａがベース、Ｎ−型エピタキシャル層１０５がコレクタとして働くことで縦型ＮＰＮトランジスタＴｒ１が形成される。また、Ｐ型領域１０７Ｂがエミッタ、Ｎ−型エピタキシャル層１０５がベース、Ｐ型埋め込み領域１０４Ａがコレクタとして働くことで縦型ＰＮＰトランジスタが形成されている。
【００４０】
ここで、Ｐ型埋め込み領域１０４ＡとＰ＋埋め込み領域１０４Ｂへの不純物導入のためのイオン注入エネルギーを、Ｐ＋埋め込み領域１０４Ｂでは６０ｋｅＶとしたのに対して、Ｐ型埋め込み領域１０４Ａでは２００ｋｅＶと高くした。これにより、Ｐ＋埋め込み領域１０４Ｂの注入ピークの深さに対し、Ｐ型埋め込み領域１０４Ａの注入ピークの深さの位置を深くできる。
【００４１】
これにより、トランジスタ形成後の分離領域Ｆを構成するＰ＋埋め込み領域１０４Ｂの這い上がり量(熱拡散による上方への拡散)に比べて、縦型ＰＮＰトランジスタＴｒ１のコレクタ領域をなすＰ型埋め込み領域１０４Ａの這い上がり量を小さくできる。したがって、分離領域Ｆの確実な構築と、縦型ＰＮＰトランジスタＴｒ１のベース幅の確保とを両立できる。
【００４２】
よって、分離特性を低下させずに、縦型ＰＮＰトランジスタＴｒ１のベース幅を広くし、耐圧を向上することができる。
【００４３】
また、Ｐ＋埋め込み領域１０４Ｂのイオン注入量に対して、Ｐ型埋め込み領域１０４Ａのイオン注入量を少なくすることでも、コレクタ領域(Ｐ型埋め込み領域１０４Ａ)の這い上がり量を低減して、縦型ＰＮＰトランジスタＴｒ１の耐圧を向上できる。
【００４４】
また、Ｐ型埋め込み領域１０４Ａのイオン注入後に熱処理を加えることで、Ｐ型埋め込み領域１０４Ａの不純物濃度のピークを深くしてやることでも、同様の耐圧向上効果を得ることができる。
【００４５】
また、上述のイオン注入エネルギー差、上述のイオン注入量差、上述のＰ型埋め込み領域１０４Ａへのイオン注入後の熱処理のうちの複数を組み合わせることは耐圧向上に関し、さらに効果的である。
【００４６】
（第２の実施の形態）
次に、図２Ａ〜図２Ｈの工程断面図を順に参照して、この発明の半導体装置の製造方法の第２実施形態を説明する。
【００４７】
まず、図２Ａに示すように、Ｐ型基板２０１に熱酸化により表面に酸化膜層２１０を形成し、フォト・エッチング工程により縦型ＰＮＰトランジスタＴｒ２を形成する領域上の酸化膜を除去した後、イオン注入によりＮ型の不純物２１１を基板２０１に導入する。次に、図２Ｂに示すように、熱拡散工程によりＮ−領域２０２を形成する。
【００４８】
さらに、フォト・エッチング工程によりＮＰＮトランジスタＴｒ１を形成する領域上の酸化膜層２１０を除去した後、イオン注入により、Ｎ型不純物２１２を基板２０１に導入すると共に、熱拡散工程を行うことにより、図２Ｃに示すように、Ｎ＋領域２０３を形成する。そして、エッチングにより基板２０１上の酸化膜２１０を除去した後、フォト・イオン注入によりＰ型不純物２１３を導入し、図２Ｄに示すように、Ｎ−型エピタキシャル層２０５を成長させることで、下部のＰ＋型分離領域２０４Ｂ、および領域２０４Ａを形成する。
【００４９】
さらに、図２Ｄに示すように、プラズマエッチングにより、分離領域Ｆおよび縦型ＰＮＰトランジスタＴｒ２のコレクタ取り出し領域上のＳｉ(Ｎ−エピタキシャル層２０５の一部)をエッチングして、図２Ｅに示す凹部２２２を形成する。さらに、気相デポジションによるＰ型不純物の導入と熱拡散工程により、図２Ｆに示すように、上記凹部２２２にコレクタ取り出し部となる上部のＰ＋型分離領域２０６を形成する。
【００５０】
さらに、フォト・イオン注入によるＰ型不純物２１６の導入と熱拡散工程により、 図２Ｇに示すように、ＮＰＮトランジスタＴｒ１のＰ型ベース領域２０７Ａと、ＰＮＰトランジスタＴｒ２のエミッタ２０７Ｂを形成する。さらに、フォト・イオン注入によるＮ型不純物の導入と熱拡散工程により、図２Ｈに示すように、ＮＰＮトランジスタＴｒ１のＮ＋型エミッタ領域２０８Ａと、ＮＰＮトランジスタＴｒ１のコレクタコンタクト２０８Ｂ、およびＰＮＰトランジスタＴｒ２のベースコンタクト２０８Ｃを形成する。
【００５１】
図２Ｈにおいて、Ｎ型領域２０８Ａがエミッタ、Ｐ型領域２０７Ａがベース、Ｎ−型エピタキシャル層２０５がコレクタとして働くことで縦型ＮＰＮトランジスタＴｒ１が形成される。また、Ｐ型領域２０７Ｂがエミッタ、Ｎ−型エピタキシャル層２０５がベース、Ｐ型領域２０４Ａがコレクタとして働くことで縦型ＰＮＰトランジスタＴｒ２が形成されている。
【００５２】
この第２実施形態においては、プラズマエッチングで、図２Ｅに示すように、Ｎ−型エピタキシャル層２０５に凹部２２２を形成したから、分離領域Ｆおよび縦型ＰＮＰトランジスタＴｒ２のコレクタ取り出し領域上のＮ−型エピタキシャル層２０５が薄くなっている。このため、上部のＰ＋型分離領域２０６を形成する時の熱処理が従来に比べ短かくできる。よって、縦型ＰＮＰトランジスタＴｒ１のコレクタ領域２０４Ａと共用している下部のＰ＋型分離領域２０４Ａの這い上がり量も低減できる。したがって、縦型ＰＮＰトランジスタＴｒ１の耐圧を向上できる。
【００５３】
（第３の実施の形態）
次に、図３Ａ〜図３Ｈの工程断面図を順に参照して、この発明の第３実施形態を説明する。
【００５４】
まず、図３Ａに示すように、Ｐ型基板３０１に、熱酸化により表面に酸化膜層３１０を形成し、フォト・エッチング工程により縦型ＰＮＰトランジスタＴｒ２を形成する領域上の酸化膜３１０を除去した後、イオン注入によりＮ型の不純物３１１を基板３０１に導入する。
【００５５】
次に、図３Ｂに示すように、熱拡散工程によりＮ−領域３０２を形成する。
さらに、イオン注入３１１を導入したときと同一の酸化膜マスクにより、Ｐ型不純物イオン３１２を注入し、図３Ｃに示すように、熱拡散工程により縦型ＰＮＰトランジスタＴｒ２のコレクタ領域３０４Ａを形成する。このイオン注入前に、必要に応じて、コレクタ領域３０４Ａ上の酸化膜を取り除くための酸化膜エッチングを行う。
【００５６】
次に、図３Ｃに示すように、フォト・エッチング工程により、ＮＰＮトランジスタＴｒ２を形成する領域上の酸化膜３１０を除去した後、イオン注入によるＮ型不純物３１３の導入と熱拡散工程により、図３Ｄに示すように、Ｎ＋領域３０３を形成する。図３Ｄに示すように、エッチングにより基板３０１上の酸化膜層３１０を除去した後、フォト・イオン注入により分離領域Ｆおよび縦型ＰＮＰトランジスタＴｒ２のコレクタ取り出し領域３０４ＢにＰ型不純物３１４を導入し、図３Ｅに示すように、Ｎ−型エピタキシャル層３０５を成長させる。これにより、素子分離ＦのＰ＋領域３０４Ｂおよびコレクタ取り出しのためのＰ＋領域３０４Ｂとを形成する。
【００５７】
次に、図３Ｅに示すように、さらに、フォト・イオン注入によるＰ型不純物３１５をＮ−型エピタキシャル層３０５へ導入し、熱拡散工程を行うことにより、図３Ｆに示すように、上部のＰ＋型分離領域３０６を形成する。さらに、フォト・イオン注入によるＰ型不純物３１６の導入と熱拡散工程により、図３Ｇに示すように、ＮＰＮトランジスタＴｒ１のＰ型ベース領域３０７Ａと、ＰＮＰトランジスタＴｒ２のＰ型エミッタ領域３０７Ｂを形成する。さらに、図３Ｇに示すように、フォト・イオン注入によるＮ型不純物３１７の導入と熱拡散工程により、図３Ｈに示すように、ＮＰＮトランジスタＴｒ１のＮ＋型エミッタ領域３０８Ａと、コレクタコンタクト領域３０８Ｂ、およびＰＮＰトランジスタＴｒ２のベークコンタクト領域３０８Ｃを形成する。
【００５８】
図３Ｈにおいて、Ｎ型領域３０８Ａがエミッタ、Ｐ型領域３０７Ａがベース、Ｎ−型エピタキシャル層３０５がコレクタとして働くことでＮＰＮトランジスタＴｒ１が形成される。また、Ｐ型領域３０７Ｂがエミッタ、Ｎ−型エピタキシャル層３０５がベース、Ｐ型領域３０４Ａがコレクタとして働くことで縦型ＰＮＰトランジスタＴｒ２が形成されている。
【００５９】
この第３実施形態においては、縦型ＰＮＰトランジスタＴｒ２のコレクタ領域３０４Ａの形成がＮＰＮトランジスタＴｒ１のコレクタ領域をなすＮ−型エピタキシャル層３０５の下のＮ＋領域３０３の形成よりも前の工程になっている。これにより、コレクタ領域３０４Ａに十分な熱拡散処理が加わり、縦型ＰＮＰトランジスタＴｒ２のコレクタ３０４Ａの不純物濃度のピークが深くなる。よって、上部のＰ＋型分離領域３０６を形成する時の熱処理において、縦型ＰＮＰトランジスタＴｒ１のコレクタ領域３０４Ａが表面側へ這い上がること(熱拡散による上方への拡散)を抑制できる。したがって、縦型ＰＮＰトランジスタＴｒ１の耐圧を向上できる。
【００６０】
また、図３Ｂに示すように、Ｎ−領域３０２と縦型ＰＮＰトランジスタＴｒ２のコレクタ領域３０４Ａを同一の酸化膜マスクにて形成するセルフアライン構造となっているので、フォトエッチング回数を低減でき、かつ、Ｎ−領域３０２と縦型ＰＮＰトランジスタＴｒ２のコレクタ領域３０４Ａのアライメントマージンを削減でき、素子(トランジスタ)サイズを縮小できる。
【図面の簡単な説明】
【００６１】
【図１Ａ】この発明の半導体装置の製造方法の第１実施形態の工程を示す断面図である。
【図１Ｂ】上記第１実施形態の工程を示す断面図である。
【図１Ｃ】上記第１実施形態の工程を示す断面図である。
【図１Ｄ】上記第１実施形態の工程を示す断面図である。
【図１Ｅ】上記第１実施形態の工程を示す断面図である。
【図１Ｆ】上記第１実施形態の工程を示す断面図である。
【図１Ｇ】上記第１実施形態の工程を示す断面図である。
【図１Ｈ】上記第１実施形態の工程を示す断面図である。
【図２Ａ】この発明の半導体装置の製造方法の第２実施形態の工程を示す断面図である。
【図２Ｂ】上記第２実施形態の工程を示す断面図である。
【図２Ｃ】上記第２実施形態の工程を示す断面図である。
【図２Ｄ】上記第２実施形態の工程を示す断面図である。
【図２Ｅ】上記第２実施形態の工程を示す断面図である。
【図２Ｆ】上記第２実施形態の工程を示す断面図である。
【図２Ｇ】上記第２実施形態の工程を示す断面図である。
【図２Ｈ】上記第２実施形態の工程を示す断面図である。
【図３Ａ】この発明の半導体装置の製造方法の第３実施形態の工程を示す断面図である。
【図３Ｂ】上記第３実施形態の工程を示す断面図である。
【図３Ｃ】上記第３実施形態の工程を示す断面図である。
【図３Ｄ】上記第３実施形態の工程を示す断面図である。
【図３Ｅ】上記第３実施形態の工程を示す断面図である。
【図３Ｆ】上記第３実施形態の工程を示す断面図である。
【図３Ｇ】上記第３実施形態の工程を示す断面図である。
【図３Ｈ】上記第３実施形態の工程を示す断面図である。
【図４Ａ】従来例の半導体装置の製造方法の工程を示す断面図である。
【図４Ｂ】上記従来例の工程を示す断面図である。
【図４Ｃ】上記従来例の工程を示す断面図である。
【図４Ｄ】上記従来例の工程を示す断面図である。
【図４Ｅ】上記従来例の工程を示す断面図である。
【図４Ｆ】上記従来例の工程を示す断面図である。
【図４Ｇ】上記従来例の工程を示す断面図である。
【符号の説明】
【００６２】
１０１、２０１、３０１  Ｐ型基板
１０２、２０２、３０２  Ｎ−領域
１０３、２０３、３０３  Ｎ＋領域
１０５、２０５、３０５  Ｎ−型エピタキシャル層
１０６、２０６、３０６  Ｐ＋型分離領域
１０７Ａ、２０７Ａ、３０７Ａ  Ｐ型ベース領域
１０７Ｂ、２０７Ｂ、３０７Ｂ  Ｐ型エミッタ領域
１０８Ｂ、２０８Ｂ、３０８Ｂ  コレクタコンタクト領域
１０８Ｃ、２０８Ｃ、３０８Ｃ  ベースコンタクト領域
１１０、２１０、３１０  酸化膜層
Ｔｒ１  縦型ＮＰＮトランジスタ
Ｔｒ２  縦型ＰＮＰトランジスタ
Ｆ  分離領域
【図１Ａ】
2006108552.tif 000003
【図１Ｂ】
2006108552.tif 000004
【図１Ｃ】
2006108552.tif 000005
【図１Ｄ】
2006108552.tif 000006
【図１Ｅ】
2006108552.tif 000007
【図１Ｆ】
2006108552.tif 000008
【図１Ｇ】
2006108552.tif 000009
【図１Ｈ】
2006108552.tif 000010
【図２Ａ】
2006108552.tif 000011
【図２Ｂ】
2006108552.tif 000012
【図２Ｃ】
2006108552.tif 000013
【図２Ｄ】
2006108552.tif 000014
【図２Ｅ】
2006108552.tif 000015
【図２Ｆ】
2006108552.tif 000016
【図２Ｇ】
2006108552.tif 000017
【図２Ｈ】
2006108552.tif 000018
【図３Ａ】
2006108552.tif 000019
【図３Ｂ】
2006108552.tif 000020
【図３Ｃ】
2006108552.tif 000021
【図３Ｄ】
2006108552.tif 000022
【図３Ｅ】
2006108552.tif 000023
【図３Ｆ】
2006108552.tif 000024
【図３Ｇ】
2006108552.tif 000025
【図３Ｈ】
2006108552.tif 000026
【図４Ａ】
2006108552.tif 000027
【図４Ｂ】
2006108552.tif 000028
【図４Ｃ】
2006108552.tif 000029
【図４Ｄ】
2006108552.tif 000030
【図４Ｅ】
2006108552.tif 000031
【図４Ｆ】
2006108552.tif 000032
【図４Ｇ】
2006108552.tif 000033