(57)【要約】【課題】  信号配線を削減する。【解決手段】  単位制御回路Ｕｂ２は、ラッチ回路２４０とその記憶内容を制御するトランジスタシフト２３１〜２３３を備え、許可モードにおいてＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢを単位シフト回路Ｕａ２に供給する。トランジスタ２３３は入力信号ＩＮ２を検知してラッチ回路２４０の記憶内容を書き換える。トランジスタ２３２及び２３１は、Ｘクロック信号ＸＣＫを用いてラッチ回路２４０の記憶内容を書き換える。これによって、出力信号ＯＵＴ２を単位制御回路Ｕｂ２に供給する信号配線を削減することができる。【選択図】            図３
2006065965.tif 000002
【特許請求の範囲】
【請求項１】
転送信号に同期して開始パルスを順次シフトして出力信号を出力する複数の単位シフト回路を縦続接続したシフト手段と、
前記各単位シフト回路に各々対応して設けられ、前記転送信号を前記単位シフト回路に供給する許可モード、並びに前記転送信号を前記単位シフト回路に供給しない禁止モードのうち一方のモードで動作する複数の単位制御回路を備えたクロック信号制御手段とを備え、
前記単位制御回路は、
前記転送信号を前記単位シフト回路へ供給する供給手段と、
対応する単位シフト回路の入力信号がアクティブになったことを検知して、前記禁止モードから前記許可モードへ移行させて前記転送信号の供給を開始するように前記供給手段を制御し、前記許可モードにおいて前記単位シフト回路へ供給した前記転送信号のパルス数が所定数に達したことを検知して、前記許可モードから前記禁止モードへ移行させて前記転送信号の供給を停止するように前記供給手段を制御する制御手段と、
を備えることを特徴とするシフトレジスタ。
【請求項２】
前記供給手段は制御信号によって制御され、
前記制御手段は、
前記許可モードと前記禁止モードの別を２値の論理レベルとして記憶する記憶手段と、
前記入力信号がアクティブになったことを検知すると、前記記憶手段に記憶している論理レベルを反転させ、前記転送信号のパルス数が所定数に達したことを検知すると、前記記憶手段に記憶している論理レベルを反転させる記憶管理手段と、
前記記憶手段に記憶している論理レベルに基づいて前記制御信号を生成する生成手段とを備える、
ことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記供給手段は、前記制御信号が前記許可モードを示す場合に前記転送信号を前記単位シフト回路と前記記憶管理手段に出力し、
前記記憶管理手段は、
前記禁止モードを指示する論理レベルを供給する第１電源と、
前記入力信号によってオン・オフが制御され、前記入力信号がアクティブの状態でオフ状態となり、前記入力信号が非アクティブの状態でオン状態となる第１スイッチング手段と、
前記許可モードにおいて前記供給手段から供給される前記転送信号によってオン・オフが制御され、前記転送信号の論理レベルが一方の場合にオン状態となり、前記転送信号の論理レベルが他方の場合にオフ状態となり、前記禁止モードにおいてオフ状態となる第２スイッチング手段とを備え、
前記第１スイッチング手段及び前記第２スイッチング手段は縦属接続され、前記第１電源と前記記憶手段との間に設けられる、
ことを特徴とする請求項２に記載のシフトレジスタ。
【請求項４】
前記入力信号を遅延させて遅延入力信号を出力する遅延手段を備え、前記入力信号の替わりに前記遅延入力信号を用いることを特徴とする請求項３に記載のシフトレジスタ。
【請求項５】
前記記憶管理手段は、更に、
前記許可モードを指示する論理レベルを供給する第２電源と、
前記第２電源と前記記憶手段との間に設けられ、前記入力信号によってオン・オフが制御され、前記入力信号がアクティブの状態でオン状態となり、前記入力信号が非アクティブの状態でオフ状態となる第３スイッチング手段とを備える、
ことを特徴とする請求項３又は４に記載のシフトレジスタ。
【請求項６】
前記転送信号は、第１クロック信号とこれを反転した第２クロック信号から構成され、
前記供給手段は、
前記許可モードにおいて前記転送信号として、前記第１クロック信号及び前記第２クロック信号のうちいずれか一方を前記単位シフト回路と前記第２スイッチング手段に供給し、前記禁止モードにおいて前記第２スイッチング手段をオフ状態にさせる論理レベルの信号を前記第２スイッチング手段に供給する第１供給手段と、
前記許可モードにおいて前記転送信号として、前記第１クロック信号及び前記第２クロック信号のうちいずれか他方を前記単位シフト回路に供給する第２供給手段と、
を備えることを特徴とする請求項５に記載のシフトレジスタ。
【請求項７】
前記第２スイッチング手段はトランジスタで構成され、
前記トランジスタのゲートと、前記第１供給手段及び前記単位シフト回路は第１配線で接続され、
前記第２供給手段と前記単位シフト回路は第２配線で接続され、
前記第２配線に接続される容量を設けた、
ことを特徴とする請求項６に記載のシフトレジスタ。
【請求項８】
前記容量の値は、前記第１供給手段から前記第１配線を見たときの負荷と、前記第２供給手段から前記第２配線を見たときの負荷が近づくように設定されることを特徴とする請求項７に記載のシフトレジスタ。
【請求項９】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、
前記複数のデータ線を順次選択して画像信号を供給するデータ線駆動回路と、
前記複数の走査線を駆動する走査線駆動回路とを備え、
前記データ線駆動回路は、請求項１乃至８のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記複数のデータ線を選択する、
ことを特徴とする電気光学装置。
【請求項１０】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、
前記複数のデータ線を駆動するデータ線駆動回路と、
前記複数の走査線を順次選択する走査線駆動回路とを備え、
前記走査線駆動回路は、請求項１乃至８のうちいずれか１項に記載のシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記走査線を選択する、
ことを特徴とする電気光学装置。
【請求項１１】
請求項９または１１に記載の電気光学装置を備えた電子機器。
【請求項１２】
転送信号に同期して開始パルスを順次シフトして出力信号を出力する複数の単位シフト回路を縦続接続したシフト手段を備えたシフトレジスタの制御方法であって、
前記各単位シフト回路に各々に対して、前記転送信号を供給するか否かを制御し、
前記各単位シフト回路の入力信号がアクティブになったことを検知して、前記転送信号の供給を開始し、
前記各単位シフト回路へ供給した前記転送信号のパルス数が所定数に達したことを検知して、前記転送信号の供給を終了する、
ことを特徴とするシフトレジスタの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シフトレジスタ、その制御方法、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
液晶装置のパネルには、複数の走査線と複数データ線が形成される。そして、液晶装置は、複数の走査線を駆動する垂直駆動回路と複数のデータ線を駆動する水平駆動回路とを備える。また、これらの駆動回路は、開始パルスをクロック信号に従って順次シフトするシフトレジスタを備える。
【０００３】
駆動回路に用いられるシフトレジスタとして、特許文献１には、図１８に示す回路が開示されている。このシフトレジスタは、基本ユニットが多段接続され、各基本ユニットはクロック信号ＨＣＫとこれを反転した反転クロック信号ＨＣＫＸによって駆動される。ここで、第ｎ段目の基本ユニットＵｎは、インバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３、ノア回路ＮＯＲ、及び制御電圧がローレベルでオン状態となりハイレベルでオフ状態となるスイッチＳＷａ，ＳＷｂから構成されている。インバータＩＮＶ１，ＩＮＶ２は、制御電圧がハイレベルのときに各入力信号を反転して出力し、制御電圧がローレベルのときに出力端子をハイインピーダンス状態にする。
【０００４】
このような回路において、インバータＩＮＶ１，ＩＮＶ２は常に動作する必要はなく、信号Ｄｎがアクティブとなっている期間又は信号Ｄｎ＋１がアクティブとなっている期間のみ動作すれば足りる。このため、ノア回路ＮＯＲは、信号Ｄｎと信号Ｄｎ＋１の反転論理和を算出し、算出結果に基づいてスイッチＳＷａ，ＳＷｂを制御している。この結果、クロック信号ＨＣＫ及び反転クロック信号ＨＣＫＸは、所定期間においてのみインバータＩＮＶ１，ＩＮＶ２に供給される。
【０００５】
したがって、シフトレジスタを構成する各基本ユニットにクロック信号ＨＣＫ及び反転クロック信号ＨＣＫＸを供給する期間を制限することができる。この結果、シフトレジスタの消費電力を低減させることが可能となる。
【特許文献１】特開平１０−１９９２８４号公報（段落０００３及び第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来のシフトレジスタでは、基本ユニットＵｎの入力端子及び出力端子とで論理和を演算し、この演算結果に基づいてクロック信号の供給を制御するものであった。この場合、基本ユニットの入力側と出力側から信号配線を引き回す必要があった。
しかしながら、従来のシフトレジスタにあっては、引き回された信号配線に浮遊容量が付随するため、駆動能力の大きなトランジスタを用いる必要があり、また、消費電力が増大するといった問題があった。さらに、信号配線のスペース及びトランジスタサイズの増大によってレイアウトに支障を来たすこともあった。特に、高精細度の液晶表示装置においては、画素ピッチの狭ピッチ化が顕著であり、画素ピッチこれに合わせて基本ユニットをレイアウトすることが大きな問題となっていた。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、信号配線を削減したシフトレジスタ、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
この課題を解決するために、本発明に係わるシフトレジスタは、転送信号に同期して開始パルスを順次シフトして出力信号を出力する複数の単位シフト回路を縦続接続したシフト手段と、前記各単位シフト回路に各々対応して設けられ、前記転送信号を前記単位シフト回路に供給する許可モード、並びに前記転送信号を前記単位シフト回路に供給しない禁止モードのうち一方のモードで動作する複数の単位制御回路を備えたクロック信号制御手段とを備え、前記単位制御回路は、前記転送信号を前記単位シフト回路へ供給する供給手段と、対応する単位シフト回路の入力信号がアクティブになったことを検知して、前記禁止モードから前記許可モードへ移行させて前記転送信号の供給を開始するように前記供給手段を制御し、前記許可モードにおいて前記単位シフト回路へ供給した前記転送信号のパルス数が所定数に達したことを検知して、前記許可モードから前記禁止モードへ移行させて前記転送信号の供給を停止するように前記供給手段を制御する制御手段と、を備える。
【０００９】
この発明によれば、単位制御回路は、転送信号を単位シフト回路へ供給するか否か制御するが、制御対象となる転送信号そのものを用いて、転送信号の供給停止を制御する。このため、単位シフト回路から単位制御回路へ出力する信号は、入力信号のみとなり、出力信号を供給する必要がなくなる。従って、単位シフト回路の出力信号を単位制御回路へ供給する信号配線を削減することができる。この結果、シフトレジスタの占有面積を削減すると共に、単位制御回路及び単位シフト回路のピッチを狭くすることができる。更に、信号配線に付随する寄生容量が無くなるので、単位シフト回路の出力段の駆動能力を低くすることができ、しかも、消費電力を削減することができる。
【００１０】
上述したシフトレジスタにおいて、前記供給手段は制御信号によって制御され、前記制御手段は、前記許可モードと前記禁止モードの別を２値の論理レベルとして記憶する記憶手段と、前記入力信号がアクティブになったことを検知すると、前記記憶手段に記憶している論理レベルを反転させ、前記転送信号のパルス数が所定数に達したことを検知すると、前記記憶手段に記憶している論理レベルを反転させる記憶管理手段と、前記記憶手段に記憶している論理レベルに基づいて前記制御信号を生成する生成手段とを備える、ことが好ましい。この発明によれば、許可モードと禁止モードの別を記憶手段に記憶しその記憶内容に従って、供給手段を制御する。このため、許可モードから禁止モードへの遷移、禁止モードから許可モードへの遷移を管理すればよく、記憶管理手段は、入力信号がアクティブになったことを検知すると、記憶手段の記憶内容を許可モードに対応する論理レベルに更新し、前記転送信号のパルス数が所定数に達したことを検知すると、記憶手段の記憶内容を禁止モードに対応する論理レベルに更新する機能を有する。ここで、記憶手段は、ラッチ回路等によって構成することができる。
【００１１】
より具体的には、前記供給手段は、前記制御信号が前記許可モードを示す場合に前記転送信号を前記単位シフト回路と前記記憶管理手段に出力し、前記記憶管理手段は、前記禁止モードを指示する論理レベルを供給する第１電源と、前記入力信号によってオン・オフが制御され、前記入力信号がアクティブの状態でオフ状態となり、前記入力信号が非アクティブの状態でオン状態となる第１スイッチング手段と、前記許可モードにおいて前記供給手段から供給される前記転送信号によってオン・オフが制御され、前記転送信号の論理レベルが一方の場合にオン状態となり、前記転送信号の論理レベルが他方の場合にオフ状態となり、前記禁止モードにおいてオフ状態となる第２スイッチング手段とを備え、前記第１スイッチング手段及び前記第２スイッチング手段は縦属接続され、前記第１電源と前記記憶手段との間に設けられる、ことが好ましい。
【００１２】
この発明によれば、第１スイッチング手段と第２スイッチング手段が共にオン状態になると、禁止モードに対応する論理レベルが記憶手段に供給され、その記憶内容が更新される。そして、第１スイッチング手段と第２スイッチング手段が共にオン状態になるのは、入力信号が非アクティブの状態であり、かつ、転送信号の論理レベルが一方のレベルである場合である。複数の単位シフト回路は縦属接続されており、ある単位シフト回路の入力信号は前段の単位シフト回路の出力信号となる。出力信号は転送信号によって転送されるので、入力信号がアクティブとなる期間は、転送信号の周期と同期する。そして、入力信号がアクティブになると許可モードに移行するので、許可モードに移行してから入力信号が非アクティブになるまでの期間は、転送信号の周期の自然数倍となる。そして、入力信号が非アクティブになってから転送信号の論理レベルが一方のレベルになるまでの期間も転送信号の周期に応じた時間となる。従って、第１スイッチング手段と第２スイッチング手段が共にオン状態になることを記憶手段の記憶内容の更新条件とすることによって、許可モードにおいて単位シフト回路へ供給した転送信号のパルス数が所定数に達したことを検知して、許可モードから禁止モードへ移行させることが可能となる。
【００１３】
また、上述したシフトレジスタにおいて、前記入力信号を遅延させて遅延入力信号を出力する遅延手段を備え、前記入力信号の替わりに前記遅延入力信号を用いることが好ましい。許可モードにおいて第２スイッチング手段のオン・オフは転送信号によって制御され、第１スイッチング手段は入力信号によって制御される。従って、転送信号の遅延があると入力信号が非アクティブなった瞬間に第２スイッチング手段のオン状態となり誤動作する可能性がある。この発明によれば、遅延入力信号を用いることによって、転送信号をマスクすることができるので、誤動作を回避してシフトレジスタの信頼性を向上させることができる。
【００１４】
また、前記記憶管理手段は、更に、前記許可モードを指示する論理レベルを供給する第２電源と、前記第２電源と前記記憶手段との間に設けられ、前記入力信号によってオン・オフが制御され、前記入力信号がアクティブの状態でオン状態となり、前記入力信号が非アクティブの状態でオフ状態となる第３スイッチング手段とを備える、ことが好ましい。この場合には、第３スイッチング手段がオン状態になると、許可モードに対応する論理レベルが記憶手段に供給され、その記憶内容が更新される。そして、第３スイッチング手段は、入力信号がアクティブの状態でオン状態となるから、入力信号がアクティブになったことを検知して、禁止モードから許可モードへ移行させることができる。
【００１５】
また、前記転送信号が、第１クロック信号とこれを反転した第２クロック信号から構成されるのであれば、前記供給手段は、前記許可モードにおいて前記転送信号として、前記第１クロック信号及び前記第２クロック信号のうちいずれか一方を前記単位シフト回路と前記第２スイッチング手段に供給し、前記禁止モードにおいて前記第２スイッチング手段をオフ状態にさせる論理レベルの信号を前記第２スイッチング手段に供給する第１供給手段と、前記許可モードにおいて前記転送信号として、前記第１クロック信号及び前記第２クロック信号のうちいずれか他方を前記単位シフト回路に供給する第２供給手段と、を備えることが好ましい。なお、複数の単位制御回路のうち、隣接する単位制御回路においては、第１供給手段及び第２供給手段によって供給するクロック信号を入れ替えることが好ましい。例えば、ある単位制御回路において第１供給手段が第１クロック信号を供給すると共に第２供給手段が第２クロック信号を供給するのであれば、その前段の単位制御回路においては第１供給手段が第２クロック信号を供給すると共に第２供給手段が第１クロック信号を供給することが好ましい。
【００１６】
また、上述したシフトレジスタにおいて、前記第２スイッチング手段はトランジスタで構成され、前記トランジスタのゲートと、前記第１供給手段及び前記単位シフト回路は第１配線で接続され、前記第２供給手段と前記単位シフト回路は第２配線で接続され、前記第２配線に接続される容量を設けることが好ましい。更に、前記容量の値は、前記第１供給手段から前記第１配線を見たときの負荷と、前記第２供給手段から前記第２配線を見たときの負荷が近づくように設定することが好ましい。この場合、単位シフト回路へ供給する第１クロック信号及び第２クロック信号の容量性負荷を近づけることができるので、両者の遅延時間を近づけることができる。この結果、単位シフト回路の動作マージンを拡大することができ、シフトレジスタの信頼性を向上させることができる。
【００１７】
本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、前記複数のデータ線を順次選択して画像信号を供給するデータ線駆動回路と、前記複数の走査線を駆動する走査線駆動回路とを備え、前記データ線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記複数のデータ線を選択することを特徴とする。
【００１８】
この発明によれば、上述したシフトレジスタを用いるので、単位シフト回路の出力信号を単位制御回路へ供給する信号配線を省略できる。このため、画素回路間のピッチが狭い高精細な電気光学装置であっても、狭ピッチに対応してデータ線駆動回路をレイアウトすることができる。さらに、更に、信号配線に付随する寄生容量が無くなるので、駆動能力を低いトランジスタを用いてデータ線駆動回路を構成することができ、しかも、消費電力を削減できる。なお、電気光学装置とは、電気光学素子の作用によって画像を表示する装置を意味する。電気光学素子とは、電気的な作用によって光学的な特性が変化する素子であり、例えば、液晶や有機発光ダイオード素子などを含む概念である。
【００１９】
また、本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置された複数の画素回路と、前記複数のデータ線を駆動するデータ線駆動回路と、前記複数の走査線を順次選択する走査線駆動回路とを備え、前記走査線駆動回路は、上述したシフトレジスタを備え、当該シフトレジスタの出力信号に基づいて前記走査線を選択することを特徴とする。この発明によれば、走査線駆動回路に上述したシフトレジスタを用いるので、画素回路間のピッチが狭い高精細な電気光学装置であっても、狭ピッチに対応して走査線駆動回路をレイアウトすることができる。さらに、更に、信号配線に付随する寄生容量が無くなるので、駆動能力を低いトランジスタを用いて走査線駆動回路を構成することができ、しかも、消費電力を削減できる。
【００２０】
次に、本発明に係る電子機器は、上述した電気光学装置を備える。このような電子機器としては、例えば、パーソナルコンピュータや携帯電話機、携帯型情報端末等がある。
次に、本発明に係るシフトレジスタの制御方法は、転送信号に同期して開始パルスを順次シフトして出力信号を出力する複数の単位シフト回路を縦続接続したシフト手段を備えたシフトレジスタを制御する方法であって、前記各単位シフト回路に各々に対して、前記転送信号を供給するか否かを制御し、前記各単位シフト回路の入力信号がアクティブになったことを検知して、前記転送信号の供給を開始し、前記各単位シフト回路へ供給した前記転送信号のパルス数が所定数に達したことを検知して、前記転送信号の供給を終了することを特徴とする。この発明によれば、単位シフト回路の出力信号を用いることなく、転送信号の供給を制御することが可能となる。
【発明を実施するための最良の形態】
【００２１】
＜１．第１実施形態＞
＜１−１：全体構成＞
まず、本発明に係る電気光学装置１として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置は、主要部として液晶パネルＡＡを備える。液晶パネルＡＡは、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
【００２２】
図１は実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡ、タイミング発生回路３００及び画像処理回路４００を備える。液晶パネルＡＡは、その素子基板上に画像表示領域Ａ、走査線駆動回路１００、データ線駆動回路２００、サンプリング回路ＳＰ及び画像信号供給線Ｌ１〜Ｌ３を備える。
この液晶装置に供給される入力画像データＤは、例えば、３ビットパラレルの形式である。タイミング発生回路３００は、入力画像データＤに同期してＹクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、Ｙ転送開始パルスＤＹ、及びＸ転送開始パルスＤＸを生成して、走査線駆動回路１００及びデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。
【００２３】
ここで、Ｙクロック信号ＹＣＫは、走査線２を選択する期間を特定し、反転Ｙクロック信号ＹＣＫＢはＹクロック信号ＹＣＫの論理レベルを反転したものである。Ｘクロック信号ＸＣＫは、データ線３を選択する期間を特定し、反転Ｘクロック信号ＸＣＫＢはＸクロック信号ＸＣＫの論理レベルを反転したものである。また、Ｙ転送開始パルスＤＹは走査線２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線３の選択開始を指示するパルスである。
画像処理回路４００は、入力画像データＤに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号４０Ｒ、４０Ｇ、４０Ｂを生成して液晶パネルＡＡに供給する。
【００２４】
＜１−２：画像表示領域＞
次に、画像表示領域Ａには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そして、各画素回路は、画素電極６と、対向基板に形成される対向電極（後述する）と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応して、画素回路はマトリクス状に配列されることとなる。
【００２５】
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素回路に順番に書き込まれた後、所定の期間保持されることとなる。
【００２６】
各画素回路に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となる。また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極６と対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極６の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００２７】
＜１−３：データ線駆動回路及びサンプリング回路＞
次に、データ線駆動回路２００は、Ｘ転送開始パルスＤＸが入力されるとＸクロック信号ＸＣＫに同期して順次アクティブとなるサンプリング信号ＳＲ１〜ＳＲｎを生成する。サンプリング回路ＳＰは、ｎ個のスイッチＳＷ１〜ＳＷｎを備える。各スイッチＳＷ１〜ＳＷｎは、ＴＦＴによって構成されている。そして、ゲートに供給される各サンプリング信号ＳＲ１〜ＳＲｎが順次アクティブになると、各スイッチＳＷ１〜ＳＷｎが順次オン状態となる。すると、画像信号供給線Ｌ１〜Ｌ３を介して供給される画像信号４０Ｒ、４０Ｇ、４０Ｂがサンプリングされ、各データ線３に順次供給される。なお、サンプリング回路ＳＰをデータ線駆動回路２００に含めてもよいことは勿論である。
【００２８】
次に、図２はデータ線駆動回路２００の詳細な構成を示すブロック図である。図に示すようにデータ線駆動回路２００は、転送部２１０とクロック信号制御部２２０とを含んでいる。転送部２１０は、縦続接続された単位シフト回路Ｕａ１、Ｕａ２、…Ｕａｎを備え、サンプリング信号ＳＲ１〜ＳＲｎを生成する。クロック信号制御部２２０は、単位制御回路Ｕｂ１、Ｕｂ２、…Ｕｂｎを備える。ｊ（ｊは１からｎまでの自然数）番目の単位制御回路Ｕｂｊには、単位シフト回路Ｕａｊの入力信号が信号配線を介して供給されるが、その出力信号は供給されない。そして、入力信号がアクティブになると、単位制御回路Ｕｂｊは単位シフト回路ＵａｊへＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢの供給を開始し、所定のタイミングでＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢの供給を停止する。
【００２９】
図３に単位シフト回路Ｕａ２及び単位制御回路Ｕｂ２の回路図を示す。単位シフト回路Ｕａ２は、クロックドインバータ２１１及び２１２、インバータ２１３、並びにＮＡＮＤ回路２１４を備える。クロックドインバータ２１１は、単位制御回路Ｕｂ２から供給される反転Ｘクロック信号ＸＣＫＢがＨレベルのときインバータとして動作し、反転Ｘクロック信号ＸＣＫＢがＬレベルのとき出力端子をハイインピーダンス状態にする。一方、クロックドインバータ２１２は、単位制御回路Ｕｂ２から供給されるＸクロック信号ＸＣＫがＨレベルのときインバータとして動作し、Ｘクロック信号ＸＣＫがＬレベルのとき出力端子をハイインピーダンス状態にする。クロックドインバータ２１２とインバータ２１３とは、ラッチ回路を構成する。ＮＡＮＤ回路２１４は、入力信号ＩＮ２と出力信号ＯＵＴ２との論理積の反転を演算して、サンプリング信号ＳＲ２として出力する。
【００３０】
単位制御回路Ｕｂ２は、トランジスタ２３１〜２３３、インバータ２４１〜２４３、及びトランスファーゲート２５１〜２５４を備える。インバータ２４１及び２４２はラッチ回路２４０を構成し、このラッチ回路に記憶される論理レベルによって、トランスファーゲート２５１〜２５４の状態が制御される。ノードＰの論理レベルがＬレベルであれば、トランスファーゲート２５１及び２５３がオン状態となる一方、トランスファーゲート２５２及び２５４がオフ状態となる。ノードＰの論理レベルがＨレベルであれば、トランスファーゲート２５２及び２５４がオン状態となる一方、トランスファーゲート２５１及び２５３がオフ状態となる。即ち、ノードＰの論理レベルがＬレベルになると、Ｘクロック信号ＣＫＸ及び反転Ｘクロック信号ＣＫＸＢが単位シフト回路Ｕａ２に供給される。以下の説明では、単位制御回路Ｕｂ１〜ＵｂｎがＸクロック信号ＣＫＸ及び反転Ｘクロック信号ＣＫＸＢを出力する状態を許可モードと称し、Ｘクロック信号ＣＫＸ及び反転Ｘクロック信号ＣＫＸＢを出力しない状態を禁止モードと称する。ラッチ回路２４０は、許可モードと禁止モードとの別を２値の論理レベルとして記憶する記憶手段として機能を備え、単位制御回路Ｕｂ１〜Ｕｂｎは、ノードＰの論理レベルをトランジスタ２３１〜２３３によって選択することにより、モードを制御する。ここで、記憶手段の記憶内容であるノードＰの論理レベルは、Ｌレベルが許可モードに対応し、Ｈレベルが禁止モードに対応する。
【００３１】
図４に、データ線駆動回路２００のタイミングチャートを示す。時刻ｔ１から時刻ｔ２までの期間において、入力信号ＩＮ２はＬレベルであるので、トランジスタ２３１はオン状態となり、トランジスタ２３３はオフ状態となる。このとき、ノードＰの論理レベルは初期状態（Ｈレベル）となっているので、トランスファーゲート２５４を介して高電位ＶＤＤ（Ｈレベル）がトランジスタ２３３に供給される。従って、トランジスタ２３２はオフ状態となる。よって、時刻ｔ１から時刻ｔ２までの期間では、ラッチ回路２４０の論理レベルが維持される。
【００３２】
次に、時刻ｔ２において、入力信号ＩＮ２がＬレベルからＨレベルに立ち上がると、トランジスタ２３３（第３スイッチング手段）がオフ状態からオン状態に切り替わる。すると、低電位ＶＳＳ（許可モードに対応する論理レベル）がラッチ回路２４０に供給される。このとき、ノードＰの論理レベルがＨレベルからＬレベルへ変化するので、ラッチ回路２４０の記憶状態が反転し、単位制御回路Ｕｂ２は許可モードとなって、Ｘクロック信号ＣＫＸ及び反転Ｘクロック信号ＣＫＸＢが単位シフト回路Ｕａ２に供給される。許可モードになるとトランジスタ２３２のゲートにはＸクロック信号ＸＣＫが供給されるから、時刻ｔ２から時刻ｔ３までの期間において、トランジスタ２３２はオフ状態となる一方、時刻ｔ３から時刻ｔ４までの期間において、トランジスタ２３２はオン状態となる。但し、トランジスタ２３２がオン状態になってもトランジスタ２３１はオフ状態を維持するので、ノードＰの論理レベルに変化はない。
【００３３】
次に、時刻ｔ４において入力信号ＩＮ２がＨレベルからＬレベルに遷移すると、トランジスタ２３３がオン状態からオフ状態に切り替わると共にトランジスタ２３１がオフ状態からオン状態に切り替わる。このとき、トランジスタ２３２には、ＨレベルのＸクロック信号ＸＣＫが供給されるので、トランジスタ２３２はオフ状態となる。従って、時刻ｔ３から時刻ｔ４までの期間において、ノードＰの論理レベルに変化はないので、単位制御回路Ｕｂ２は許可モードを維持する。
【００３４】
次に、時刻ｔ５において、Ｘクロック信号ＸＣＫがＨレベルからＬレベルに変化すると、トランジスタ２３２（第２スイッチング手段）がオン状態になる。このとき、トランジスタ２３１（第１スイッチング手段）はオン状態となっている。従って、高電位ＶＤＤ（禁止モードに対応する論理レベル）がラッチ回路２４０に供給される。すると、ノードＰの論理レベルがＬレベルからＨレベルに遷移して、単位制御回路Ｕｂ２は禁止モードに移行する。時刻ｔ６において、トランスファーゲート２５３がオフ状態となり、Ｘクロック信号ＸＣＫの供給が停止する一方、トランスファーゲート２５４がオン状態となって高電位ＶＤＤ（Ｈレベル）がトランジスタ２３３に供給される。従って、トランジスタ２３２はオフ状態となる。また、入力信号ＩＮ２はＬレベルとなっているので、トランジスタ２３３はオフ状態となる。即ち、時刻ｔ６以降はラッチ回路２４０の記憶状態が維持される。
このように、トランジスタ２３１と２３２が共にオン状態になると、禁止モードに対応する論理レベル（Ｈレベル）がラッチ回路２４０に供給され、その記憶内容が更新される。そして、トランジスタ２３１と２３２が共にオン状態になるのは、入力信号ＩＮ２が非アクティブの状態であり、かつ、Ｘクロック信号ＸＣＫの論理レベルがＬレベルである場合である。
【００３５】
ところで、複数の単位シフト回路Ｕａ１〜Ｕａｎは縦属接続されており、ある単位シフト回路の入力信号は前段の単位シフト回路の出力信号となる。出力信号はＸクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢによって転送されるので、入力信号ＩＮ２がアクティブとなる期間は、Ｘクロック信号ＸＣＫの周期と同期する。そして、入力信号ＩＮ２がアクティブになると許可モードに移行するので、許可モードに移行してから入力信号ＩＮ２が非アクティブになるまでの期間は、Ｘクロック信号ＸＣＫの周期の自然数倍となる。また、入力信号ＩＮ２が非アクティブになってからＸクロック信号ＸＣＫの論理レベルがＬレベルになるまでの期間もＸクロック信号ＸＣＫの周期に応じた時間となる。従って、トランジスタ２３１と２３２が共にオン状態になることをラッチ回路２４０の記憶内容の更新条件とすることによって、許可モードにおいて単位シフト回路Ｕａ２へ供給したＸクロック信号ＸＣＫのパルス数が所定数に達したことを検知して、許可モードから禁止モードへ移行させることが可能となる。
即ち、トランジスタ２３１〜２３３は、入力信号ＩＮ２がアクティブになったことを検知すると、ラッチ回路２４０に記憶している論理レベルを反転させ、Ｘクロック信号ＸＣＫのパルス数が所定数に達したことを検知すると、ラッチ回路２４０に記憶している論理レベルを反転させる記憶管理手段として機能する。
【００３６】
次に、単位シフト回路Ｕａ２の動作について説明する。まず、時刻ｔ１から時刻ｔ２までの期間には、単位制御回路Ｕｂ２が禁止モードで動作するため、クロックドインバータ２１１が非アクティブとなる一方、クロックドインバータ２１２はアクティブとなる。このため、単位制御回路Ｕｂ２の等価回路は、図５（Ａ）に示すように、クロックドインバータ２１２とインバータ２１３によってラッチ回路を構成する。時刻ｔ１における出力信号ＯＵＴ２はＬレベルであるので、時刻ｔ１から時刻ｔ２までの期間における出力信号ＯＵＴ２はＬレベルとなる。
【００３７】
時刻ｔ２から時刻ｔ６までの期間において、単位制御回路Ｕｂ２は許可モードで動作する。このため、Ｘクロック信号ＸＣＫがＨレベルとなる時刻ｔ２から時刻ｔ３までの期間、及び時刻ｔ４から時刻ｔ５までの期間において、単位制御回路Ｕｂ２の等価回路は図５（Ａ）に示すものとなる。一方、Ｘクロック信号ＸＣＫがＬレベルとなる時刻ｔ３から時刻ｔ４までの期間、及び時刻ｔ５から時刻ｔ６までの期間において、単位制御回路Ｕｂ２の等価回路は図５（Ｂ）に示すようにバッファとして機能する。この結果、出力信号ＯＵＴ２は、図４に示すように時刻ｔ３から時刻ｔ５までの期間においてＨレベルとなり、時刻ｔ５から時刻ｔ６までの期間においてＬレベルとなる。
また、時刻ｔ６以降は再び禁止モードとなり、クロックドインバータ２１２とインバータ２１３によって構成されるラッチ回路によって、出力信号ＯＵＴ２の論理レベルはＬレベルに維持される。
【００３８】
このように単位制御回路Ｕｂ２は、入力信号ＩＮ２が非アクティブからアクティブに遷移したことを検知して（トランジスタ２３３）、禁止モードから許可モードへの移行させる。また、許可モードから禁止モードへの移行については、入力信号ＩＮ２がアクティブから非アクティブになったことを検知し（トランジスタ２３１）、その後、Ｘクロック信号ＸＣＫのレベルが遷移したことを検知して（トランジスタ２３２）、モードを移行させている。即ち、出力信号ＯＵＴ２を用いることなく許可モードから禁止モードへ移行させる。このため、出力信号ＯＵＴ２を単位シフト回路Ｕａ２から単位制御回路Ｕｂ２へ引き回す信号配線を省略することができ、信号配線のスペースや浮遊容量を削減できる。この結果、狭ピッチ化に対応してデータ線駆動回路２００をレイアウトすることができ、インバータ２１３を構成するトランジスタサイズを縮小でき、さらに、データ線駆動回路２００の消費電力を削減することができる。
【００３９】
＜１−４：走査線駆動回路＞
次に、走査線駆動回路１００について説明する。図６は、走査線駆動回路１００の構成を示すブロック図である。この図に示すように走査線駆動回路１００は、クロック信号制御部１０１、Ｙシフトレジスタ１０２、レベルシフタ１０３及びバッファ１０４を備えている。
クロック信号制御部１０１は、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢの替わりにＹクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢが供給される点及びｍ本の走査線に対応するｍ個の単位制御回路を備える点を除いて、上述したデータ線駆動回路２００と同様である。また、転送部１０２は、Ｘ転送開始パルスＤＸの替わりにＹ転送開始パルスＤＹが供給される点及びｍ個の単位シフト回路を備える点を除いて、上述したデータ線駆動回路２００の転送部２１０と同様である。
【００４０】
レベルシフタ１０３は、Ｙシフトレジスタ１０２の各出力信号のレベルをシフトして走査線２を駆動するのに適したレベルに変換している。また、バッファ１０４は、レベルシフタ１０３の各出力信号をローインピーダンスに変換し、走査線駆動信号Ｙ１、Ｙ２、…Ｙｍとして各走査線２に出力する。この走査線駆動回路１００は、上述したデータ線駆動回路２００と同様に、狭ピッチ化に対応して走査線駆動回路１００をレイアウトすることができ、インバータ２１３を構成するトランジスタサイズを縮小でき、さらに、走査線駆動回路１００の消費電力を削減することができる。
【００４１】
＜１−８：液晶パネルの構成例＞
次に、上述した電気的構成に係る液晶パネルの全体構成について図７及び図８を参照して説明する。ここで、図７は、液晶パネルＡＡの構成を示す斜視図であり、図８は、図７におけるＺ−Ｚ’線断面図である。これらの図に示されるように、液晶パネルＡＡは、画素電極６等が形成されたガラスや半導体等の素子基板１５１と、共通電極１５８等が形成されたガラス等の透明な対向基板１５２とを、スペーサ１５３が混入されたシール材１５４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１５５を封入した構造となっている。なお、シール材１５４は、対向基板１５２の基板周辺に沿って形成されるが、液晶１５５を封入するために一部が開口している。このため、液晶１５５の封入後に、その開口部分が封止材１５６によって封止されている。
【００４２】
ここで、素子基板１５１の対向面であって、シール材１５４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線３を駆動する構成となっている。さらに、この一辺には複数の接続電極１５７が形成されて、タイミング発生回路３００からの各種信号や画像信号４０Ｒ、４０Ｇ、４０Ｂを入力する構成となっている。また、この一辺に隣接する一辺には、走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線２をそれぞれ両側から駆動する構成となっている。一方、対向基板１５２の共通電極１５８は、素子基板１５１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１５１との電気的導通が図られている。ほかに、対向基板１５２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネルＡＡに光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１５２に設けられる。
【００４３】
くわえて、素子基板１５１及び対向基板１５２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１５５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。なお、データ線駆動回路２００、走査線駆動回路１００等の周辺回路の一部又は全部を、素子基板１５１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１５１の所定位置に設けられる異方性導電フィルムを介して電気的及び機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip  On  Grass）技術を用いて、素子基板１５１の所定位置に異方性導電フィルムを介して電気的及び機械的に接続する構成としても良い。
【００４４】
＜２．第２実施形態＞
第２実施形態に係る電気光学装置は、データ線駆動回路２００のクロック信号制御部２２０、及び走査線駆動回路１００のクロック信号制御部１０１の詳細な構成を除いて、第１実施形態の電気光学装置と同様に構成されている。第２実施形態におけるデータ線駆動回路２００のクロック信号制御部２２０では、図９に示す単位制御回路Ｕｃ２を用いる。この単位制御回路Ｕｃ２は、容量素子２６０を備える点で、図３に示す第１実施形態の単位制御回路Ｕｂ２と相違する。
【００４５】
容量素子２６０を設けたのは、トランスファーゲート２５３及び２５４から見たノードＱの負荷と、トランスファーゲート２５１及び２５２から見たノードＲの負荷とのバランスを保つためである。即ち、第１実施形態においては、ノードＱに容量素子２６０が接続されていなかったので、反転Ｘクロック信号ＸＣＫＢの立ち上がり波形及び立ち下がり波形が、Ｘクロック信号ＸＣＫの立ち上がり波形及び立ち下がり波形と比較して急峻となる。このため、単位シフト回路Ｕａ２に供給されるＸクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢとの間に遅延が発生し、動作マージンが減少していた。そこで、第２実施形態においては、容量素子２６０を設けることによってノードＱとノードＲの負荷（容量性）をバランスさせて、Ｘクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫＢとの間の遅延を解消したのである。
【００４６】
ここで、容量素子２６０の容量値は、ノードＱとノードＲの負荷が等しくなるように設定される。具体的には、トランジスタ２３２のゲート容量値と等しくなるように容量素子２６０の容量値を設定することが好ましい。また、容量素子２６０の替わりにトランジスタ２３２と同じトランジスタサイズのダミートランジスタを設けてもよい。
なお、他の単位制御回路Ｕｃ１、Ｕｃ３〜Ｕｃｍについても上述した単位制御回路Ｕｃ２と同様に構成すればよい。また、走査線駆動回路１００のクロック信号制御部１０１についても、上述した単位制御回路Ｕｃ２を用いて構成すればよい。
【００４７】
＜３．第３実施形態＞
第３実施形態に係る電気光学装置は、データ線駆動回路２００のクロック信号制御部２２０、及び走査線駆動回路１００のクロック信号制御部１０１の詳細な構成を除いて、第１実施形態の電気光学装置と同様に構成されている。第３実施形態におけるデータ線駆動回路２００のクロック信号制御部２２０では、図１０に示す単位制御回路Ｕｄ２を用いる。この単位制御回路Ｕｄ２は、インバータ２７１及び２７２が接続された遅延回路２７０を備える点で、図３に示す第１実施形態の単位制御回路Ｕｂ２と相違する。遅延回路２７０の遅延時間はΔｔである。遅延回路２７０の出力信号を遅延入力信号ＩＮ２’と称する。なお、遅延回路２７０は、遅延時間Δｔだけ信号を遅延させるのであれば、どのように構成されてもよい。
【００４８】
図１１は、第３実施形態のデータ線駆動回路２００のタイミングチャートである。この図に示すように遅延入力信号ＩＮ２’は、入力信号ＩＮ２に対してΔｔだけ遅延している。従って、トランジスタ２３１は、時刻ｔ４から時間Δｔだけ経過した時刻ｔ４’においてオフ状態からオン状態に切り替わる。この点は、ノードＰの論理レベルを管理する上で重要である。実際の回路では、寄生容量の影響を受けてノードＱの波形は、図１２に示すように緩やかなものとなる。このため、入力信号ＩＮ２の立ち下がりに対して、ノードＱの立ち上がり波形が遅れることもあり得る。
【００４９】
トランジスタ２３２のオン・オフは、ノードＱの論理レベルによって制御されるので、図１２に示すようなタイミング関係にある場合、時刻ｔ４から時刻ｔ４’までの一部の期間では、ノードＱのレベルがトランジスタ２３２の閾値レベルを超えず、トランジスタ２３２がオン状態となる。入力信号ＩＮ２を用いてトランジスタ２３１を制御すると、時刻ｔ４以降でトランジスタ２３１はオン状態となる。このため、トランジスタ２３１と２３２が同時にオン状態となり、ラッチ回路２４０に記憶する論理レベルが反転してしまう。本実施形態においては、遅延入力信号ＩＮ２’を用いてトランジスタ２３１のオン・オフを制御するので、ノードＱの波形が鈍っていても、これを確実にマスクして誤動作を防止することが可能となる。
【００５０】
なお、他の単位制御回路Ｕｄ１、Ｕｄ３〜Ｕｄｍについても上述した単位制御回路Ｕｄ２と同様に構成すればよい。また、走査線駆動回路１００のクロック信号制御部１０１についても、上述した単位制御回路Ｕｄ２を用いて構成すればよい。また、第３実施形態においても第２実施形態と同様にノードＲに容量素子２７０を接続してもよい。
【００５１】
図１３は、第３実施形態の変形例に係る単位制御回路Ｕｅ２と単位シフト回路Ｕａ２の回路図であり、図１４はそのタイミングチャートである。単位制御回路Ｕｅ２は、遅延回路２７０として１個のインバータ２７１を用いる点、トランジスタ２３２の替わりにトランジスタ２３４を用いる点、及びトランスファーゲート２５１〜２５４の論理を反転させた点が、上述した単位制御回路Ｕｄ２と相違する。この単位制御回路Ｕｅ２においては、遅延入力信号ＩＮ２’は入力信号ＩＮ２の論理を反転したものとなっている。このため、禁止モードから許可モードへの遷移はトランジスタ２３１によって制御され、許可モードから禁止モードへの遷移はトランジスタ２３４によって制御される。この場合は、ノードＲの波形に対して遅延入力信号ＩＮ２’を遅延させることができるので、ノードＲの波形が鈍っていても、これを確実にマスクして誤動作を防止することが可能となる。
【００５２】
＜４．応用例＞
（１）上述した実施の形態にあっては、画素回路のスイッチング素子を、ＴＦＴで代表される３端子素子として説明したが、ダイオード等の２端子素子で構成しても良い。ただし、画素回路のスイッチング素子として２端子素子を用いる場合には、走査線２を一方の基板に形成し、データ線３を他方の基板に形成するとともに、２端子素子を、走査線２又はデータ線３のいずれか一方と、画素電極との間に形成する必要がある。この場合、画素回路は、走査線２とデータ線３との間に直列接続された二端子素子と、液晶とから構成されることとなる。
【００５３】
（２）また、上述した実施形態では、電気光学装置の一例として、アクティブマトリクス型の液晶表示装置を取り上げて説明したが、これに限られず、ＳＴＮ（Super Twisted Nematic）液晶などを用いたパッシィブ型にも適用可能である。また、電気光学物質として、有機ＥＬ（ElectroLuminescent）を用いた有機発光ダイオード素子を発光行素子として有する電気光学装置に上述した実施形態を適用してもよい。また、有機ＥＬ以外の電気光学物質を用いた電気光学パネルにも本発明は適用される。電気光学物質とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する物質である。例えば、液晶や発光ポリマーなどを電気光学物質として用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学物質として用いたプラズマディスプレイパネルなど各種の電気光学パネルに対しても上述した各実施形態と同様に本発明が適用され得る。
【００５４】
（３）次に、上述した実施形態及び応用例に係る電気光学装置１を適用した電子機器について説明する。図１５に、電気光学装置１を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。
図１６に、電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
図１７に、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。
なお、電気光学装置１が適用される電子機器としては、図１５〜１７に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態に係る電気光学装置１の全体構成を示すブロック図である。
【図２】同実施形態に係るデータ線駆動回路２００の詳細な構成を示すブロック図である。
【図３】単位シフト回路Ｕａ２及び単位制御回路Ｕｂ２の構成を示す回路図である。
【図４】同実施形態に係るデータ線駆動回路２００のタイミングチャートである。
【図５】単位シフト回路Ｕａ２の等価回路を示す回路図である。
【図６】同実施形態に係る走査線駆動回路１００の詳細な構成を示すブロック図である。
【図７】同液晶パネルの構造を説明するための斜視図である。
【図８】同液晶パネルの構造を説明するための一部断面図である。
【図９】本発明の第２実施形態に係るデータ線駆動回路２００に用いられる単位シフト回路Ｕａ２及び単位制御回路Ｕｃ２の構成を示す回路図である。
【図１０】本発明の第３実施形態に係るデータ線駆動回路２００に用いられる単位シフト回路Ｕａ２及び単位制御回路Ｕｄ２の構成を示す回路図である。
【図１１】同実施形態に係るデータ線駆動回路２００のタイミングチャートである。
【図１２】ノードＱの波形と遅延入力信号ＩＮ２’の関係を説明するためのタイミングチャートである。
【図１３】同実施形態の変形例に係るデータ線駆動回路２００に用いられる単位シフト回路Ｕａ２及び単位制御回路Ｕｅ２の構成を示す回路図である。
【図１４】同変形例に係るデータ線駆動回路２００のタイミングチャートである。
【図１５】同装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図１６】同電気光学装置を適用した携帯電話機の構成を示す斜視図である。
【図１７】同電気光学装置を適用した携帯情報端末の構成を示す斜視図である。
【図１８】従来のシフトレジスタの構成を示す回路図である。
【符号の説明】
【００５６】
１…電気光学装置、１００…走査線駆動回路、２００…データ線駆動回路、Ｕａ１〜Ｕａｎ…単位シフト回路、Ｕｂ１〜Ｕｂｎ，Ｕｃ１〜Ｕｃｎ，Ｕｄ１〜Ｕｄｎ，Ｕｅ１〜Ｕｅｎ…単位制御回路、ＸＣＫ…Ｘクロック信号、ＸＣＫＢ…反転Ｘクロック信号、２３１〜２３４…トランジスタ。
【図１】
2006065965.tif 000003
【図２】
2006065965.tif 000004
【図３】
2006065965.tif 000005
【図４】
2006065965.tif 000006
【図５】
2006065965.tif 000007
【図６】
2006065965.tif 000008
【図７】
2006065965.tif 000009
【図８】
2006065965.tif 000010
【図９】
2006065965.tif 000011
【図１０】
2006065965.tif 000012
【図１１】
2006065965.tif 000013
【図１２】
2006065965.tif 000014
【図１３】
2006065965.tif 000015
【図１４】
2006065965.tif 000016
【図１５】
2006065965.tif 000017
【図１６】
2006065965.tif 000018
【図１７】
2006065965.tif 000019
【図１８】
2006065965.tif 000020