(57)【要約】【課題】  複数の抵抗状態の間で可逆的に切り替えることができるメモリ素子を含むデバイスのような超小型電子デバイスを提供する。【解決手段】  メモリ素子は、第１の数の電極と、２電極のサブグループ間の第２の数の導電性チャネルとを含み、チャネルは、異なる状態間で可逆的に切り替え可能な電気抵抗を呈し、前記第１の数は２より大きく、前記第２の数は前記第１の数を２で割った数より多い。導電性チャネルは、遷移金属酸化物材料において与えられ、それは、電極と遷移金属酸化物材料との間の界面における切り替え現象に起因する可逆的に切り替え可能な抵抗を呈する。【選択図】      図１
2006108670.tif 000002
【特許請求の範囲】
【請求項１】
第１の数の電極と第２の数の導電性チャネルとを有し、前記チャネルのそれぞれが前記電極の１つを前記電極の別の１つに接続し、前記チャネルが異なる状態間で可逆的に切り替え可能な電気抵抗を呈する、メモリ素子であって、前記第１の数が２より大きく、前記第２の数が前記第１の数を２で割った数より多い、メモリ素子。
【請求項２】
前記電極が、遷移金属酸化物材料に隣接して設けられ、前記遷移金属酸化物材料が、前記導電性チャネルの一部を生成する、請求項１に記載のメモリ素子。
【請求項３】
前記遷移金属酸化物材料が、遷移金属及び異なる遷移金属の組み合わせの１つの遷移金属ドーパントを含む、請求項２に記載のメモリ素子。
【請求項４】
前記遷移金属酸化物材料がペロブスカイト材料である、請求項２に記載のメモリ素子。
【請求項５】
前記遷移金属ドーパントが、クロム、バナジウム及びマンガンからなる群から選択される、請求項４に記載のメモリ素子。
【請求項６】
前記遷移金属酸化物材料が層として与えられ、前記電極の対がキャパシタ状の形に配置されるように、前記電極が前記層の異なる側に配置される、請求項２に記載のメモリ素子。
【請求項７】
前記導電性チャネルが、生成時間の間に電圧を印加することを含む生成プロセスによって生成されたコンジットである、請求項２に記載のメモリ素子。
【請求項８】
前記第１の数は少なくとも４であり、前記チャネルの第１チャネルが前記電極の第１電極を前記電極の第２電極に接続し、前記チャネルの第２チャネルが前記電極の第２電極を前記電極の第３電極に接続し、前記チャネルの第３チャネルが前記電極の第３電極を前記電極の第４電極に接続する、請求項１に記載のメモリ素子。
【請求項９】
前記少なくとも４つの電極は、前記導電性チャネルを生成する遷移金属酸化物材料層に隣接して設けられ、前記第２及び前記第３の電極は、前記層の第１の側に設けられており、前記第１及び前記第４の電極は、前記層の第２の側に設けられている、請求項８に記載のメモリ素子。
【請求項１０】
前記導電性チャネルがカルコゲナイド材料を含む、請求項１に記載のメモリ素子。
【請求項１１】
第１の数の電極と、前記電極の対の間に電圧を印加するための電気接触部と、前記電極の対の間における第２の数の導電性チャネルとを有し、前記チャネルが異なる状態間で可逆的に切り替え可能な電気抵抗を呈する、超小型電子デバイスであって、前記第２の数が前記第１の数を２で割った数より多い、超小型電子デバイス。
【請求項１２】
前記電極が、前記導電性チャネルの少なくとも一部を生成する遷移金属酸化物材料に隣接して設けられる、請求項１１に記載の超小型電子デバイス。
【請求項１３】
フィルム材料と、前記フィルムの両側に対をなすように配置された電極とを含む超小型電子デバイスであって、前記デバイスは、前記電極の対の間にチャネルを含み、前記チャネルは、可逆的に切り替え可能な電気抵抗を有し、前記デバイスはさらに、前記フィルムの同じ側に配置された電極間に可逆的に切り替え可能な電気抵抗を有するチャネルを含み、前記デバイスはさらに、前記電極のうちの２つからなるサブグループ間に電圧パルスを印加するための手段を備える、超小型電子デバイス。
【請求項１４】
超小型電子デバイスを製造する方法であって、
第１の数の電極を含む遷移金属酸化物材料層を与えるステップと、
生成時間の間に電圧を印加することによって、前記第１の数の電極のうちの２つからなる少なくとも１つのサブグループ間に導電性チャネルを生成するステップと、
生成された導電性チャネルの数が電極の数を２で割った数を超えるまで、前記電極のうちの２つからなる少なくとも１つの他のサブグループについて導電性チャネルを生成する前記ステップを繰り返すステップと、
を含む方法。
【請求項１５】
情報を保存する方法であって、
複数の電極対の間の層に遷移金属酸化物材料を与えるステップであって、前記遷移金属酸化物材料は、前記電極対の間に導電性チャネルを含み、かつ前記層の同じ側に配置された電極間に導電性チャネルをさらに含み、前記チャネルは、異なる状態間で可逆的に切り替え可能な電気抵抗を呈する、前記遷移金属酸化物材料を与えるステップと、
前記導電性チャネルの１つが存在する２電極間に、選択された極性を有する電圧パルスを印加するステップと、
を含む方法。
【請求項１６】
前記電圧パルスがさらに、選択されたパルス幅、選択されたパルス波形、及び選択された最大電圧値の少なくとも１つを有する、請求項１５に記載の方法。
【請求項１７】
２電極の少なくとも１つの対と、各電極対の２電極間の材料に設けられた導電性チャネルとを含むメモリ素子であって、前記各電極の対の２電極間の電気抵抗は、前記２電極の第１電極と前記材料との間の第１界面の状態と、前記２電極の第２電極と前記材料との間の第１界面の状態に依存し、前記第１及び第２界面状態は、少なくとも２つの状態間で可逆的に切り替え可能である、メモリ素子。
【請求項１８】
前記材料が遷移金属酸化物材料を含む、請求項１７に記載のメモリ素子。
【請求項１９】
前記遷移金属酸化物材料が、遷移金属及び異なる遷移金属の組み合わせの１つのドーパントを含む、請求項１８に記載のメモリ素子。
【請求項２０】
前記遷移金属が、クロム、バナジウム及びマンガンからなる群から選択される、請求項１９に記載のメモリ素子。
【請求項２１】
前記材料が層として与えられ、前記電極対がキャパシタ状の形に配置されるように、前記電極が前記層の異なる側に配置される、請求項１７に記載のメモリ素子。
【請求項２２】
前記導電性チャネルが、生成時間の間に電圧を印加することを含む生成プロセスによって生成されたコンジットである、請求項１８に記載のメモリ素子。
【請求項２３】
材料と前記材料に隣接する電極とを含むメモリ素子であって、前記材料が、少なくとも幾つかのサブグループ間に少なくとも部分的に電気を伝導し、前記サブグループの各々は２つの前記電極を含み、前記サブグループの少なくとも幾つかの２電極間の電気抵抗は、電極と導電性材料との間の界面状態に依存し、前記界面状態は、少なくとも２つの状態間で可逆的に切り替え可能である、メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス及び超小型電子デバイス並びにメモリ素子に関する。
【背景技術】
【０００２】
従来のＲＡＭ（ランダム・アクセス・メモリ）セルは、トランジスタと、主として二酸化ケイ素（ＳｉＯ２）から形成されたキャパシタからなる。トランジスタは、情報を保存するために利用可能な物理量としてキャパシタに貯蔵された電荷の流入及び流出を制御するのに用いられる。上述のトランジスタはまた、キャパシタを互いに分離する。ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）及びスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）とも呼ばれる、こうしたＲＡＭセルは、そこに保存された情報は揮発性であり、そのため各電力供給に障害が起きたときに失われるという欠点を有する。さらに、従来のＲＡＭセルに格納された情報をリフレッシュするのに必要とされる時間は、こうしたセルの読み取り及び書き込み性能を制限し、恒常的な電力の需要を生じさせる。したがって、従来の揮発性ＤＲＡＭ及びＳＲＡＭを超えたコンピュータＲＡＭ技術における変化が望まれるであろう。
【０００３】
従来のＲＡＭの代わりとするために、デバイスから電力源を取り外した後でもそれらのメモリ状態を保つ代替的なメモリデバイス、すなわち不揮発性メモリが提案されている。磁気トンネル接合に基づくマグネチック・ランダム・アクセス・メモリ（ＭＲＡＭ）においては、ディジタル情報を保存するために、２つの強磁性層の相対的な向きが利用される。強誘電体不揮発性ＲＡＭ（ＦＥＲＡＭ）セルにおいては、２つの異なる論理値に関連させることができる２つの異なる状態を定めるために、ビット保存層の強誘電性分極が用いられる。別の例は、いわゆる相変化ＲＡＭ（ＰＣＲＡＭ）である。この手法においては、媒体、典型的にはカルコゲナイド化合物を、電流パルスによって、高抵抗アモルファス状態と低抵抗多結晶状態との間で切り替えることができる。
【０００４】
不揮発性メモリデバイスのさらに別の例は、２つ（又はそれ以上）の可逆的に切り替え可能な永続的抵抗状態を有する抵抗である。特許文献１は、薄膜抵抗に用いられる遷移金属酸化物材料の特性を切り替えるための方法を説明する。特性、特に抵抗は、短い電気パルスによって可逆的に切り替えられる。不揮発性メモリセルのための方法の適用が提案される。例えば、高抵抗状態を論理「０」に、及び低抵抗状態を論理「１」に関連付けることによって、ディジタル情報が保存される。
【０００５】
非特許文献１、非特許文献２、及び非特許文献３の文献及び特許文献２は、可逆的に切り替え可能な抵抗をもつ材料及び材料の種類、並びに、これらの材料から形成された簡単な抵抗デバイスを説明している。抵抗状態は、永続的である、すなわち不揮発性である。また、多段階切り替えも実現される。
【０００６】
【特許文献１】米国特許第６，２０４，１３９号
【特許文献２】国際出願公開ＷＯ００／４９６５９Ａ１
【非特許文献１】Ａ．Ｂｅｃｋ他、「Ｒｅｐｒｏｄｕｃｉｂｌｅ  ｓｗｉｔｃｈｉｎｇ  ｅｆｆｅｃｔ  ｉｎ  ｔｈｉｎ  ｏｘｉｄｅ  ｆｉｌｍｓ  ｆｏｒ  ｍｅｍｏｒｙ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｌｅｔｔｅｒｓ、Ｖｏｌ．７７、Ｎｏ．１、２０００年７月
【非特許文献２】Ｙ．Ｗａｔａｎａｂｅ他、「Ｃｕｒｒｅｎｔ−ｄｒｉｖｅｎ  ｉｎｓｕｌａｔｏｒ−ｃｏｎｄｕｃｔｏｒ  ｔｒａｎｓｉｔｉｏｎ  ａｎｄ  ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ  ｉｎ  ｃｈｒｏｍｉｕｍ−ｄｏｐｅｄ  ＳｒＴｉＯ３  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｌｅｔｔｅｒｓ、Ｖｏｌ．７８、Ｎｏ．２３、２００１年６月
【非特許文献３】Ｃ．Ｒｏｓｓｅｌ他、「Ｅｌｅｃｔｒｉｃａｌ  ｃｕｒｒｅｎｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ａｃｒｏｓｓ  ａ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｓｔｒｕｃｔｕｒｅ  ｄｕｒｉｎｇ  ｂｉｓｔａｂｌｅ  ｓｗｉｔｃｈｉｎｇ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、Ｖｏｌ．９０、Ｎｏ．６、Ｓｅｐｔｅｍｂｅｒ２００１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の抵抗切り替えデバイスは、多くの用途においては依然として不満足な記録密度及び製造コストを与える。
【課題を解決するための手段】
【０００８】
本発明の目的は、増加した記録密度を有するメモリ素子を提供することである。本発明のさらに別の目的は、複数の抵抗状態の間で可逆的に切り替えることができるメモリ素子を含むデバイスのような超小型電子デバイスを提供することである。本発明のさらに別の目的は、複数の異なる不揮発性抵抗状態の間で可逆的に切り替えることができる超小型電子デバイスを製造する方法を提供することである。本発明のさらに別の目的は、増加した記録密度を有する情報を保存する方法を提供することである。
【０００９】
本発明の第１の態様によれば、メモリ素子が提供され、該メモリ素子は、第１の数の電極と、電極間の第２の数の導電性チャネルとを含み、第２の数は、第１の数を２で割った数より多い。チャネルの抵抗特性は、低抵抗状態と高抵抗状態との間で可逆的に切り替え可能となるようにされ、この抵抗状態は、永続的、すなわち不揮発性である。
【００１０】
したがって、従来技術とは対照的に、少なくとも幾つかの電極は、１つだけではなく少なくとも２つのチャネルを終端させる。各チャネルは、可逆的に切り替え可能な抵抗を含むので、電極あたりに保存可能な情報の密度は、従来技術に比べて増加する。この増加は、提供可能なチャネルの数と、チャネルあたりに達成可能な状態の数に依存する。例えば、４つの電極とそれらの間の３つのチャネルとを含むメモリ素子においては、各チャネルは２つの可能な状態を有し、記録密度は、一対の電極間に１つのチャネルが用いられる従来技術に比べて、１．５倍増加させることができる。
【００１１】
第２の態様によれば、第１の数の電極と、該電極の対の間に電圧を印加し、該電極の対の間の抵抗を測定するための電気接触部と、該電極の対の間の第２の数の導電性チャネルとを含む超小型電子デバイスが提供され、このチャネルは、異なる状態間で可逆的に切り替え可能な電気抵抗を呈し、この第２の数は、第１の数を２で割った数より多い。
【００１２】
本発明のさらに別の態様によれば、フィルム材料とフィルムの両側に対をなすように配置された電極とを含む超小型電子デバイスが提供され、このデバイスは、電極の対の間にチャネルを含み、該チャネルは、可逆的に切り替え可能な電気抵抗を有し、このデバイスはさらに、フィルムの同じ側に配置された電極間の可逆的に切り替え可能な電気抵抗を有するチャネルを含み、このデバイスはさらに、電極のうちの２つからなるサブグループ間に電圧パルスを印加し、２電極からなるサブグループ間の電気抵抗を求めるための手段を備える。
【００１３】
本発明のさらに別の態様によれば、超小型電子デバイスを製造する方法が提供され、この方法は、第１の数の電極を含む遷移金属酸化物材料層を与えるステップと、生成時間の間に電圧を印加することによって第１の数の電極のうちの２つからなる少なくとも１つのサブグループ間に導電性チャネルを生成するステップと、生成された導電性チャネルの数が電極の数を２で割った数を超えるまで、電極のうちの２つからなる少なくとも１つの他のサブグループについて導電性チャネルを生成するステップを繰り返すステップとを含む。
【００１４】
さらに別の態様によれば、本発明はまた、複数の電極対の間の層に遷移金属酸化物材料を与えるステップを含み、遷移金属酸化物材料は、電極対の間の導電性チャネルを含み、さらに層の同じ側に配置された電極間の導電性チャネルを含み、チャネルは、異なる状態間で可逆的に切り替え可能な電気抵抗を呈し、そして、導電性チャネルの１つが存在する２電極間に、選択された極性を有する電圧パルスを印加するステップを含む。
【００１５】
さらに別の態様によれば、２つの電極の少なくとも１つの対と、各電極対の２電極間の材料に設けられた導電性チャネルとを含むメモリ素子が提供され、各電極対の２電極間の電気抵抗は、該２電極の第１電極と該材料との間の第１境界面の状態と、該２電極の第２電極と該材料との間の第２境界面の状態とに依存し、該第１及び該第２境界の状態は、少なくとも２つの状態間で可逆的に切り替え可能である。
【００１６】
上記の態様のいずれかの好ましい実施形態においては、遷移金属酸化物材料中にチャネルが設けられる。現在の知識によれば、チャネルの電気抵抗が各電極及び導電性パス（又はフィラメント）の間の界面抵抗と導電性パス抵抗とからなるシステムが得られることが見出され、可逆的な切り替えは、本質的に界面抵抗に関係する。したがって、各チャネルは２つの界面を含むので、各チャネルの抵抗は、２つの異なる抵抗値だけでなく、少なくとも４つの値までを採用することができる。例えば、４つの電極とそれらの間の３つのチャネルを含むメモリ素子においては、２つの可能な状態を有する各チャネルの記録密度は、一対の電極間に１つのチャネルが用いられる従来技術に比べて、ほぼ２倍増加させることができる。
【００１７】
特に、ＳｒＺｒＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｔａ２Ｏ５、Ｃａ２Ｎｂ２Ｏ７、（Ｐｒ，Ｃａ）ＭｎＯ３、及びペロブスカイト又はペロブスカイト状の結晶構造を有する他の遷移金属酸化物を用いて良好な結果が達成され、各材料には、Ｃｒ、Ｖ又はＭｎが選択的にドープされる。さらに、上述の特許文献２、非特許文献１、非特許文献２の刊行物、又は、非特許文献３の刊行物において説明される材料は、本発明に係るメモリデバイスに用いることができるという利点を有する。上記のプログラム可能な抵抗メモリ材料においては、一般に、新たに作成された材料における電極間に導電性チャネルは存在しない。むしろ、デバイスの作成後に、デバイスを２つ又はそれ以上の抵抗状態の間で切り替えることができる前の生成プロセスにおいて、選択された電極間に導電性チャネル（本質的にはフィラメント）が生成される。
【００１８】
本発明のさらに別の態様によれば、材料とそれに隣接する電極とを含むメモリ素子が提供される。メモリ素子は、以下の特性を有する。
・材料は、各々が２つの電極を含む少なくとも幾つかのサブグループ間で導電性である。
・２電極間の電気抵抗は、電極と導電性材料との間の界面状態に依存する。
・界面状態は、少なくとも２つの状態間で可逆的に切り替えることができる。
【００１９】
好ましくは、電極は、材料の薄層の２つの側において互いに反対向きとなるようにキャパシタに配置された電極対として存在し、この材料は、例えば、遷移金属酸化物材料である。本発明のこの態様に係るメモリ素子は、２つのみの電極を含むメモリセルとすることができる。
【００２０】
増加した記録密度は、各導電性チャネルが２つの界面を含み、それにより電極対あたり少なくとも４つの状態を達成することができるという事実によってもたらされる。この増加した記録密度からの恩恵を受けるためには、電極対の各界面は、他の界面が必ずしも同時に切り替わらないように切り替え可能にされる。
【００２１】
これを達成するための１つの方法は、本発明の第１の態様によれば、同じ電極対には属さない電極間にも伝導チャネルを設け、結果として、電極の数を２で割った数より多いチャネルをもたらすことである。例えば、全部で４つの電極を含む２つの電極対は、グループから選択された電極対の間に少なくとも３つの導電性チャネルを含むように調整することができる。
【００２２】
界面を選択的に切り替える他の方法を用いることもできる。例えば、材料に隣接する電極の対を含むシステムを提供することができ、第１電極に属する第１界面は、より長い、より弱いパルスによって切り替え可能であり、一方、他方の界面は、より短い、より強いパルスによって切り替え可能である。この手段により、記録密度は、約２倍増加させることができる。
【００２３】
さらに、メモリデバイスにおいては、チャネルに電圧パルスを印加し、２電極間の電気抵抗を求めるための手段が与えられる。
【００２４】
チャネルに沿った電気抵抗が、例えば、書き込みパルスの高さ及びエネルギーの少なくとも１つを変化させることによって複数の値の１つに設定される場合には、記録密度の付加的な増加を達成することができる。
【００２５】
本発明の実施形態は、全て概略的である添付の図面と組み合わされた以下の説明において明らかとなる。
【発明を実施するための最良の形態】
【００２６】
図１は、基本メモリ素子８を示す。それは、遷移金属酸化物材料のフィルム１に隣接する４つの電極２．１−２．４を含む。有利に用いることができる遷移金属酸化物材料及び電極材料の例は、特許文献１の、特にｐ５−９、図面、及びそれらの詳細な説明において開示される。特許文献１は、引用によりその全体がここに組み入れられる。適切な材料のさらに別の例は、特許文献１において見出すことができる。特に、ＳｒＺｒＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３、Ｔａ２Ｏ５、Ｃａ２Ｎｂ２Ｏ７、（Ｐｒ，Ｃａ）ＭｎＯ３、及びペロブスカイト又はペロブスカイト状の結晶構造を有する他の材料を用いて良好な結果が達成され、各材料には、Ｃｒ、Ｖ又はＭｎが選択的にドープされる。
【００２７】
従来技術によれば、キャパシタ状の配置における４つの電極は、２つの情報ビットを構成し、各情報ビットは、２電極キャパシタ状のメモリセルによって与えられる。しかしながら、本発明によれば、２つの情報ビットによって与えられる４つの異なる状態の代わりに、より多くの状態を与えることができ、大きく増加した記録密度をもたらす。
【００２８】
図１に示された実施形態においては、以下の洞察が用いられる。デバイスを２つ又はそれ以上の抵抗状態の間で切り替える前に、生成プロセスにおいて電極間の遷移金属酸化物に導電性チャネル（又はフィラメント）が生成される。生成プロセスの間のチャネル又はフィラメントの生成は、例えば、一定時間にわたる一定の電気バイアスの電気的ストレスを用いる。この生成プロセスの持続時間は、電界の大きさ、絶縁体又は誘電材料（化学量論、ドーピング又は厚さのような）の幾つかのパラメータ、電極、温度のような周囲の状態に依存する。例えば、ＣｒドープＳｒＴｉＯ３に関する形成プロセスは、典型的には１から６０分の間の形成時間の間に０．１Ｖ／ｎｍの適度に高い電界を印加することを含む。この形成プロセスはまた、物理システムに存在する非対称性のために与えられ、形成電圧と同じ極性の電気的電圧パルスは、導電性がより低い（又は抵抗がより高い）状態をもたらし、一方、反対の極性の電気的電圧パルスは、導電性がより高い（又は抵抗がより低い）状態をもたらし、切り替えは十分に可逆的であり、状態は不揮発性である。
・形成プロセスにより、電極間に導電性チャネル（又はフィラメント）が生成される。
・抵抗の切り替えは、主に界面の現象である。より具体的には、切り替えは、電極付近の遷移金属ドーパントの電気状態の変化に起因する。これは、抵抗の切り替えを起こさせるキャリアを与えることになる。例えば、ＣｒドープＳｒＴｉＯ３においては、生成の間に、Ｃｒドーパントの酸化状態が著しく増加し、それによりＣｒ原子あたり少なくとも１つの電子を与えたことが見出された。
【００２９】
本発明の図示された実施形態によれば、３つの導電性チャネル（又はフィラメント）が生成され、電極対２．１，２．３及び２．２，２．４間の導電性チャネルは、キャパシタのように互いに対向しており、２電極２．１、２．２間の導電性チャネルは、隣り合わせに配置される。チャネルは、図面には破線５で示されている。
【００３０】
４つの電極は全て、例えば交差点アーキテクチュアに個別に接触することができる。図２は、電極２．１−２．４の接触線３．１−３．８を示す。図面においては、説明する目的のために、メモリ素子マトリックスの４つの４電極メモリ素子８が示されている。４つの電極２．１−２．４の全てを示すために、１つのメモリ素子は部分的に透明に描かれている。図面はまた、ｚ方向が層構造に垂直な方向に対応するデカルト座標系を示し、同一（上又は下）平面内に配置された１つのメモリ素子の２電極は、ｙ方向に離間されている。
【００３１】
上部電極の全ての接触線及び下部電極の全ての接触線がそれぞれｘ方向及びｙ方向に平行に延びる、従来の交差点アーキテクチュアとは対照的に、本発明の構造においては、上部平面と下部平面との両方は、両方とも水平方向に電極を備える。交差点９において、接触線は、電気絶縁材料（図示せず）によって分離され、それにより交差接触線の１つのみがそれぞれの電極に接触する。これは、同一平面（上部又は下部）内に配置された２つの電極、及び同じメモリ素子に所属する電極が、互いに垂直な接触線によって接触されることを可能にする。したがって、こうした２つの電極のサブグループに同様に電圧を印加することができる。
【００３２】
図面においては、接触線３．７、３．３、３．４、３．８は、電極２．１、２．２、２．３、２．４にそれぞれ接触する。この実施形態においては、隣接するメモリ素子８の電極間に結合はないので、２電極の各サブグループは、電圧によって選択的に給電される。
【００３３】
同一平面（上部又は下部）内に交差接触線を有する代替的な構造が可能である。図２に示された修正された交差点アーキテクチュアは、異なる電極数を有するメモリ素子の他のマトリックスの大きさにすることができる。
【００３４】
多数の電極を有するより複雑な構成においてもキャパシタ状構造の電極を個別に接触させる方法が、当該技術分野においては公知であり、ここではさらに説明しない。これらはまた、各導電性チャネルに関して、メモリ素子を作動させるためにトランジスタが与えられる体系を含む。これは、以下に説明される全ての実施形態において、特に指定のない限り、電極が個別に接触されることを理解されたい。
【００３５】
遷移金属酸化物の層１及びそれによる図１及び図２に示されたメモリ素子は、基板（図面には示されていない半導体ウェハーなど）の上に設けることができ、及び／又は、多層構造の一部とすることができる。
【００３６】
図３は、図１の代替的な実施形態を示す。メモリ素子はまた、４つの電極１２．１−１２．４を有するが、４つの電極の全ては、基板１４上に与えられた遷移金属酸化物材料１１の層の同じ側に隣り合わせに配置される。生成された導電性チャネルが破線１５によって再び示される。
【００３７】
図４−図８を参照すると、図１又は図３に係るメモリ素子によって採用される異なる状態が示されている。図示する目的のために、これらの図４−図６においては、図１に示された導電性チャネルを有するメモリ素子の状態が示される。図面の矢印は、形成プロセスにおいて印加された電圧の極性を図示することによって、生成プロセスによって生成された３つの導電性チャネルの非対称性を示す。書き込みプロセスにおいて２電極間に電圧パルスを印加することによって、それぞれの電極と遷移金属酸化物材料との間の界面は、それぞれ第１界面状態Ｈ（例えばカソードの）及び第２界面状態Ｔ（アノードの）とみなされると想定される。
【００３８】
図４においては、２つの電圧パルスを含む第１の「垂直」書き込みステップによって得られる４つの状態Ｓ１−Ｓ４が示されている。この実施形態においては、「垂直」書き込みステップは、２つの相対する電極間に１つの電圧パルス又は２つの電圧パルスを印加することによって引き起こされた書き込みステップであり、一方、「水平」書き込みステップは、隣り合わせに配置された２電極２．１、２．２間に電圧パルスを印加することによって引き起こされた書き込みステップである。
【００３９】
例として、Ｓ１は、電極の第１の対２．１、２．３間に正極性のパルスを、電極の第２の対２．２、２．４間に負極性のパルスを印加することによって得られる。４つの状態Ｓ１−Ｓ４は、２つの個別の１ビットメモリセルの状態「１−０」、「１−１」、「０−０」、及び「０−１」に対応する。従来の超小型電子デバイスにおいては、４電極デバイスの最大記録密度は、これらの４つの達成可能な状態によって制限される。
【００４０】
図５においては、２電極２．１、２．２間に「水平」電圧パルスを印加することによって得られる６つの付加的な状態が示されている。Ｓ１ＡはＳ１から始まって得られる付加的な状態であり、Ｓ２Ａ１及びＳ２Ａ２はＳ２から始まって得られ、Ｓ３Ａ１及びＳ３Ａ２はＳ３から、Ｓ４ＡはＳ４から始まって得られる。
【００４１】
図６に示された第３の再び垂直書き込みステップによって、さらに４つの状態、すなわちＳ１Ｂ１及びＳ１Ｂ２（それぞれ実線によって示される電極間に電圧パルスを印加することによってＳ１Ａから）、並びに、Ｓ４Ｂ１及びＳ４Ｂ２（それぞれ実線によって示される電極間に電圧パルスを印加することによってＳ４Ａから）が得られる。
【００４２】
合計では、図４−図６において、全ての界面状態が同一であるという２つの達成可能でない組み合わせを除く、界面状態の全ての可能な組み合わせに対応する１４の状態が示されている。
【００４３】
図７は、相対する電極対又は隣り合わせに配置された電極間の４つの異なる基本抵抗値を示す。Ｒｍ及びＲｌは、それぞれ、生成プロセスにおけるように反対の及び同じ極性をもつ電圧パルスを印加した後に得られる抵抗値に対応する。２つの付加的な抵抗値Ｒｋ及びＲｉは、それぞれ同じ界面状態Ｔ及びＨを有する電極間のチャネルに対応する。
【００４４】
特定の構成においては、例えば、読み出し速度が重要である場合には、読み出し動作に用いられる測定の数を減らすことが望ましい。図８を参照すると、２電極２．３、２．４間の抵抗を求めるための抵抗測定手段を含む２端読み出し構成が示されている。これらの２電極２．３、２．４間に直接的な導電性チャネルは存在しないので、測定された抵抗は、３つのチャネル抵抗の和に対応する。その値が表１にまとめられている。
【００４５】
【表１】
2006108670.tif 000003
【００４６】
その結果として、Ｓ１Ｂ１とＳ４Ｂ２、及び、Ｓ１Ｂ２とＳ４Ｂ１のみが、同じ抵抗値を有する。他の全ての状態は、単一の１段階−２端読み取りプロセスによって区別される。言い換えれば、全部で１２の異なる値を区別することができる。したがって、この実施形態においては、記録密度は、従来技術（電極対あたり４つの状態）に比べてかなり増加し、それと同時に、読み出し動作の数が減少する。
【００４７】
読み出しのための測定数が問題にならない場合には、他の２電極、例えば２．２及び２．４間の抵抗を付加的に測定することによって、残りの劣化状態（Ｓ１Ｂ１、Ｓ４Ｂ２及びＳ１Ｂ２、Ｓ４Ｂ１）との間の区別を達成することができ、それにより３又は４つの端に関係する２段階の読み出し動作は、全ての可能性のある状態を区別することができる。別の方法として、２つのコンデンサ状の電極対２．１、２．３及び２．２、２．４の両方の抵抗値は、同時に、又は全ての可能性のある状態を区別するために次々に測定することができる。
【００４８】
さらに別の方法として、生成プロセスは、電極間の導電性チャネルの抵抗レベルが、少なくとも２つのチャネル間で、例えば「垂直」チャネルと「水平」チャネルとの間で異なるものとなるように行われる。次いで、例えば、Ｒｉ（電極２．１、２．２）とＲｉ（電極２．１、２．３又は２．２、２．４）は異なり、状態Ｓ１Ｂ１及びＳ４Ｂ２とＳ１Ｂ２及びＳ４Ｂ１は、図８に示された２端構造によって区別される。
【００４９】
図示された実施形態は４電極メモリ素子に関するものであるが、本発明の概念は、２を超える、好ましくは少なくとも４である、あらゆる数の電極に用いることができる。例えば、図１又は図３の種類の２つの４電極メモリ素子を用い、それらの間に少なくとも１つの導体パスを与えることによって、８電極メモリ素子を製造することができる。全体的な記録密度は、この手段によって再び僅かに高めることができ、読み出しのための端の数をさらに減らすことができる。例えば、導体パスは、８つの電極２．１−２．８の全ての間の７つの導体パスが、図９に示されるような単一の直列接続を与えるようにされる。情報は、この実施形態においては、直列接続の最初の２．３電極と最後の２．８電極との間で読み出される。左及び右パネルに示されたメモリ素子２８の電極は、実際は、例えば、図面の平面に垂直なｘ方向に間隔を置いて互いに隣接して配置することができる。
【００５０】
図９のメモリ素子の区別可能な状態の数は、表１と同じ方法で求めることができる。劣化状態（すなわち、同じ合計の直列抵抗を有する状態）の存在を、減少させるか、又はさらには、異なる生成状態のために少なくとも幾つかの導体パスの抵抗レベルが異なる場合に無くすことができる。
【００５１】
例：１０分間に１０Ｖのバイアス電圧を印加することによって、第１の４電極２．１−２．４間に、矢印によって示された方向に分極した３つの導体パスが生成される。同じ１０Ｖの電圧を５分間だけ印加することによって、残りの第２電極群２．５−２．８間の３つの導体パスと、第１及び第２群（２．４−２．７）間の導体パスが生成される。第２電極群の電極間の全ての抵抗は、同じ切り替え状態にあるときに、第１電極群の抵抗より高い。回避できる一致によってそうならない場合には、第１群の抵抗値Ｒｋ、Ｒｉ、Ｒｍ又はＲｌは、第２群の値Ｒ’ｋ、Ｒ’ｉ、Ｒ’ｍ又はＲ’ｌの値、或いはその整数の倍数又は整数の分数に対応し、抵抗状態は区別できる。合計で、２端読み出しにより、少なくとも１２*１２＝１４４の状態を区別することができる。
【００５２】
特許文献２（例えば図４ａから４ｃ及びそれらの説明）に開示されたようにパルスの高さによって、又は他の手段によって、チャネルあたりの抵抗を変化させることにより、記録密度をさらに高める可能性が残っている。
【００５３】
図１０は、切り替え可能な抵抗が、「バルク」効果、すなわち材料の表面又は界面だけではなく内部に関係する効果に起因する実施形態を示す。４電極メモリ素子３８の電極２２．１−２２．４間に、電極間の導電性チャネルとして機能する抵抗素子２５．１−２５．３が配置される。抵抗素子は、異なる抵抗値をもつ少なくとも２つの状態間で切り替え可能である。例えば、抵抗素子は、相変化材料からなり、それらは、高抵抗アモルファス状態と低抵抗結晶状態との間で切り替え可能である。
【００５４】
いわゆる相変化材料（ＰＣＭ）と呼ばれるカルコゲナイド化合物、及びこれらの材料の高抵抗アモルファス状態と低抵抗多結晶状態との間で切り替える方法は、当該技術分野では公知であり、ここではさらに詳しく説明しない。ＰＣＭに関する文献を参照されたい。ＰＣＭの書き込み及び読み取りプロセスは、普通は、加熱によってもたらされる。本発明においては、加熱は、放射線照射、オーム加熱又はその他の適切な加熱方法のいずれかによってもたらされる。
【００５５】
もちろん、「バルク効果」切り替え可能な抵抗を含むメモリ素子はまた、図１のようなキャパシタ状の幾何学的形状において与えられ、又はその他の適切な幾何学的形状において与えられる。本発明の全ての実施形態においては、抵抗の数は、電極の数を２で割った数より多い。これにより、メモリ密度を増加させることができる。
【００５６】
本発明は、切り替え現象の特定の物理的説明に依存しないことを理解されたい。特に、切り替えの発見が界面現象であるか、又は遷移金属酸化物の全体から電極界面に関係する現象（電極と特定のフィラメントとの間の遷移に局所的にのみ関係するのとは対照的に）である場合には、後で結局適用可能とならないことが分かり、本発明の基本的な考慮すべき点は依然として有効である。同数の可逆的に切り替え可能な異なる抵抗状態をもたない遷移金属酸化物、相変化材料又は他の材料に基づく物理的システムにおいてさえも、本発明は、デバイスが電極の数を２で割った数より多くの導電性チャネルを含む、すなわち少なくとも幾つかの電極が１より多い導電性チャネルを終端するような形で電極間の抵抗パスを用いることによって、増加した記録密度を与える。
【００５７】
記載した材料群は、それらを本発明の異なる態様に係るデバイスに適したものにする特性を呈するが、本発明は、決してこれらの材料に限定されるものではない。むしろ、可逆的に切り替え可能な抵抗を有するあらゆる材料、並びに、可逆的に切り替え可能な界面抵抗を有するあらゆる材料の組み合わせが、本発明に適している。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る４つの電極メモリ素子の基本構成を示す図である。
【図２】可能な配線の図示を伴う図１のメモリ素子を示す図である。
【図３】４つの電極メモリ素子の別の実施形態を示す図である。
【図４】図１又は図３の実施形態のための、相対する電極に関する第１の書き込みステップの後の４つの異なる可能な状態を示す図である。
【図５】横方向に隣接する電極に関する第２の書き込みステップによってさらに得られる６つの状態を示す図である。
【図６】相対する電極に関する付加的な第３の書き込みステップによって得られる４つの状態を示す図である。
【図７】４つの異なる基本抵抗値を示す図である。
【図８】１２の異なる状態間を区別することができる２端読み取り構造を象徴する図である。
【図９】２端読み取りを有する８つの電極構造を示す。
【図１０】「バルク」効果である切り替え可能な電気抵抗を有する材料に基づく４つの電極メモリ素子のさらに別の実施形態を示す。
【符号の説明】
【００５９】
１：フィルム
２．１、２．２、２．３、２．４  電極
５：チャネル
８：基本メモリ素子
【図１】
2006108670.tif 000004
【図２】
2006108670.tif 000005
【図３】
2006108670.tif 000006
【図４】
2006108670.tif 000007
【図５】
2006108670.tif 000008
【図６】
2006108670.tif 000009
【図７】
2006108670.tif 000010
【図８】
2006108670.tif 000011
【図９】
2006108670.tif 000012
【図１０】
2006108670.tif 000013