(57)【要約】  【課題】  トレードオフの関係にある出力の安定性確保と遅延時間短縮とを両立することのできる光電流・電圧変換回路を提供する。  【解決手段】  フォトダイオード３の一端を、出力電圧を帰還抵抗５を介して入力端に帰還させた増幅器４の入力端に逆バイアス接続し、フォトダイオード３の光電流出力を電圧変換する回路において、  増幅器４の出力に負荷としてのダイオード接続のＮｃｈ型ＭＯＳトランジスタ８を接続し、ゲートがコンパレータ６の出力に接続されたスイッチとしてのＮｃｈ型ＭＯＳトランジスタ９により、増幅器４の出力立下がり時にコンパレータ６の出力がＬｏｗからｈｉｇｈに反転直後、ＭＯＳトランジスタ８を付加することで、増幅器４の出力のアンダーシュートを抑制する。【選択図】図１
2006074086.tif 000002
【特許請求の範囲】
【請求項１】
光入力により光電流を発生するフォトダイオードと、
前記光電流を電圧に変換する増幅器と、
前記増幅器の出力電圧を基準電圧と比較し２値信号を出力するコンパレータとを具備した光電流・電圧変換回路において、
前記増幅器の出力に前記２値信号によりオン・オフ制御されるスイッチ手段を介して負荷回路が接続されたことを特徴とする光電流・電圧変換回路。
【請求項２】
光入力により光電流を発生するフォトダイオードと、
入出力間に帰還抵抗が接続され、前記光電流を電圧に変換する増幅器と、
前記増幅器の出力電圧を基準電圧と比較し２値信号を出力するコンパレータとを具備した光電流・電圧変換回路において、
前記帰還抵抗が第１の帰還抵抗と第２の帰還抵抗とで直列接続されたものであり、その直列接続点に前記２値信号によりオン・オフ制御されるスイッチ手段を介して負荷回路が接続されたことを特徴とする光電流・電圧変換回路。
【請求項３】
前記スイッチ手段が、前記光入力の波形の前縁に呼応した前記２値信号の前縁でオフ制御され、前記光入力の波形の後縁に呼応した前記２値信号の後縁でオン制御されることを特徴とする請求項１又は２記載の光電流・電圧変換回路。
【請求項４】
前記スイッチ手段がＭＯＳトランジスタであり、ＭＯＳトランジスタのゲートに前記コンパレータの出力が接続されたことを特徴とする請求項３記載の光電流・電圧変換回路。
【請求項５】
前記負荷回路が、ダイオード接続のＭＯＳトランジスタであることを特徴とする請求項３記載の光電流・電圧変換回路。
【請求項６】
前記負荷回路が、キャパシタと抵抗との直列回路であることを特徴とする請求項３記載の光電流・電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に関する。
【背景技術】
【０００２】
入出力間を電気的に絶縁することを目的として、図６に基本構成を示すように、入力側の発光素子１に電気信号を供給すると、発光素子１から出力側の受光素子２へ光で信号が伝わり、受光素子２から電気信号が出力されるフォトカプラが従来から用いられている。最近では、受光素子２の具体的構成として、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路をＩＣ化した受光ＩＣを設けたフォトカプラ（以下、ＩＣカプラと記す）がＦＡ関連やホームエレクトロニクス関連等多くの分野で使用されてきている。
【０００３】
以下にＩＣカプラに設けられる受光ＩＣの光電流・電圧変換回路の一例２００について、本出願人が特許文献１で開示し説明している例を図７を参照して説明する。図において、３は受光素子としてのフォトダイオード、４は入出力位相が反転する増幅器である。フォトダイオード３は、アノード端子が接地（接地端子をＧndとする）され、カソード端子が増幅器４の入力端に接続されている。増幅器４は、入出力間に帰還抵抗５が接続され、出力端がコンパレータ６の反転入力に接続されている。コンパレータ６の他方の入力端は、コンパレータ６の閾値電圧となる基準電圧Ｖrefを生成する基準電圧回路７の出力端に接続されている。
【０００４】
次に、増幅器４として用いられる従来の増幅器２０４について図８に示す光電流・電圧変換回路２１０を参照して説明する。増幅器２０４は、Ｎｃｈ型ＭＯＳトランジスタ１１のソースが接地（接地端子をＧndとする）され、ドレインと電源電圧端子ＶＤＤとの間に定電流源１２が接続され、ドレインと定電流源１２との接続点が次段への出力端となり、Ｎｃｈ型ＭＯＳトランジスタ１１のゲートが入力端となって初段の増幅段が構成されている。以下、Ｎｃｈ型ＭＯＳトランジスタ１３、定電流源１４、Ｎｃｈ型ＭＯＳトランジスタ１５、定電流源１６により同様の構成で複数の増幅段が直流結合され、初段の入力端が増幅器２０４の入力端１７となり、最終段の出力端が増幅器２０４の出力端１８となっている。フォトダイオード３は入力端１７に接続され、帰還抵抗５の一端は入力端１７に、他端は出力端１８に接続されている。尚、Ｎｃｈ型ＭＯＳトランジスタ１１、１３、１５及び定電流源１２、１４、１６はそれぞれ同一形状、同一サイズの素子で構成される。
【０００５】
上記構成の光電流・電圧変換回路２００の動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず、初段のＮｃｈ型ＭＯＳトランジスタ１１のゲートには定電流源１２から供給される電流に応じた電圧が発生する。さらに次段のＮｃｈ型ＭＯＳトランジスタ１３のゲートにも定電流源１４から供給される電流に応じた電圧が発生する。さらに次段も同様であり、それぞれのＮｃｈ型ＭＯＳトランジスタ１１、１３、１５及び定電流源１２、１４、１６は同一形状、同一サイズの素子となっているため、各ゲートに発生する電圧は同じである。すなわち、増幅器２０４の入力端１７と出力端１８は同一電圧Ｖｏとなる。この電圧Ｖｏが増幅器２０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電圧Ｖref（>Ｖｏ）と比較され、基準電圧Ｖrefより低いので、信号が入っていないものとみなし、論理に応じたＬｏｗまたはｈｉｇｈのレベルの２値信号を出力する。
【０００６】
フォトダイオード３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗５に増幅器２０４の出力端１８から入力端１７の方向に流れ、帰還抵抗５の両端にＶｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗５の抵抗値）の電圧が発生することにより電圧変換され、出力端１８の電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。この電圧Ｖａが増幅器２０４の出力端１８からコンパレータ６に出力されると、コンパレータ６において、基準電圧回路７からの基準電圧Ｖrefと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ>Ｖrefとなり、信号が入ったものとみなし、前述の光入力が無い場合とは逆のレベルを出力する。また、フォトダイオード３への光入力が、ある一定レベル以下であれば、Ｖａ<Ｖrefとなり、信号が入っていないものとみなし、前述の光入力が無い場合と同じレベルを出力する。
【０００７】
図７に示す光電流・電圧変換回路２００に増幅器２０４を用いてフォトカプラを構成した場合、例えば、ＩＣ論理素子から２値信号としてｈｉｇｈのレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたＬｏｗまたはｈｉｇｈのレベルの信号が出力される。また、Ｌｏｗのレベルの信号が発光素子に供給されると、発光素子から光が出力されず、受光ＩＣは光入力が無いので、受光ＩＣからはｈｉｇｈのレベルの信号が発光素子に供給される場合と逆のレベルを出力する。このようにして、ＩＣ論理素子からの２値信号が入出力間を電気的に絶縁して伝達される（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１３９６０８号公報  （第２、３頁、第３図、第４図、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年このＩＣカプラの特性として、信号伝達の安定性を確保しつつ高速化、低電力化、低電圧化などの特性がより求められるようになってきている。図８の増幅器２０４の利得を上げることで時定数を小さくし高速化の要求に対応しようとすると、出力電圧Ｖａにオーバーシュートやアンダーシュートが発生する。特に、アンダーシュートに跳ね返りがあり基準電圧Ｖrefを横切る場合には、図７のコンパレータ６の出力に光入力と対応しない誤動作出力が発生するという問題があった。
【０００９】
一方、この誤動作出力を回避するために、図９に示すような光電流・電圧変換回路２２０を検討してみた。増幅器２１４は、増幅器２０４の周波数特性を変更する負荷を接続したもので、増幅器２０４のＮｃｈ型ＭＯＳトランジスタ１１、１３、１５の各ドレインと接地端子Ｇnd間にダイオード接続のＮｃｈ型ＭＯＳトランジスタ１９、２０、２１をそれぞれ付加したものである。しかし、この光電流・電圧変換回路２２０では光入力と出力電圧Ｖａ間の遅延時間が増大するという問題があった。
【００１０】
上記内容を図１０（ａ）、（ｂ）、（ｃ）、（ｄ）の波形図を用いて説明する。まず、図１０（ａ）に示す波形は、フォトダイオード３への光入力の強弱であり、これに応じた光電流Ｉpdが電圧変換されて図１０（ｂ）に示す出力波形となる。図１０（ｂ）の実線はダイオード接続負荷のＮｃｈ型ＭＯＳトランジスタ１９、２０、２１がない場合の、破線は各ダイオード接続負荷がある場合のそれぞれ出力Ｖａ波形であり、同じく図１０（ｃ）の実線及び図１０（ｄ）破線は図７のコンパレータ６の出力Ｖout波形である。図１０（ｃ）の実線では上記の誤動作出力が現れ、図１０（ｂ）の破線と実線を比較すると、１点鎖線で示された基準電圧Ｖrefと交差するまでの応答時間の差ΔｔｐLH、ΔｔｐHLがみられ、実線よりも破線の方が遅延時間が増大していることがわかる。すなわち、誤動作を防ごうとすれば応答が遅くなる。
【００１１】
本発明は上記問題点に鑑み、トレードオフの関係にある出力の安定性確保と遅延時間短縮とを両立することのできる光電流・電圧変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
請求項１記載の発明は、光入力により光電流を発生するフォトダイオードと、光電流を電圧に変換する増幅器と、増幅器の出力電圧を基準電圧と比較し２値信号を出力するコンパレータとを具備した光電流・電圧変換回路において、
増幅器の出力に２値信号によりオン・オフ制御されるスイッチ手段を介して負荷回路が接続されたことを特徴とする光電流・電圧変換回路である。
【００１３】
請求項２記載の発明は、光入力により光電流を発生するフォトダイオードと、入出力間に帰還抵抗が接続され、光電流を電圧に変換する増幅器と、増幅器の出力電圧を基準電圧と比較し２値信号を出力するコンパレータとを具備した光電流・電圧変換回路において、
帰還抵抗が第１の帰還抵抗と第２の帰還抵抗とで直列接続されたものであり、その直列接続点に２値信号によりオン・オフ制御されるスイッチ手段を介して負荷回路が接続されたことを特徴とする光電流・電圧変換回路である。
【００１４】
請求項３記載の発明は、スイッチ手段が、光入力の波形の前縁に呼応した２値信号の前縁でオフ制御され、光入力の波形の後縁に呼応した２値信号の後縁でオン制御されることを特徴とする請求項１又は２記載の光電流・電圧変換回路である。
【００１５】
請求項４記載の発明は、スイッチ手段がＭＯＳトランジスタであり、ＭＯＳトランジスタのゲートにコンパレータの出力が接続されたことを特徴とする請求項３記載の光電流・電圧変換回路である。
【００１６】
請求項５記載の発明は、負荷回路が、ダイオード接続のＭＯＳトランジスタであることを特徴とする請求項３記載の光電流・電圧変換回路である。
【００１７】
請求項６記載の発明は、負荷回路が、キャパシタと抵抗との直列回路であることを特徴とする請求項３記載の光電流・電圧変換回路である。
【発明の効果】
【００１８】
請求項１〜６記載の光電流・電圧変換回路によれば、増幅器に接続された負荷をコンパレータの出力により制御しその周波数特性を変更する構成としたので、増幅器出力の立下り時に跳ね返りを抑制したアンダーシュートを発生させ又は増幅器出力の立上り時に跳ね返りを抑制したオーバーシュートを発生させ、出力の誤動作を防止すると共に遅延時間を小さくすることができる。
【発明を実施するための最良の形態】
【００１９】
光電流・電圧変換回路の出力の安定性と遅延時間を両立させるという目的を、増幅器に接続された負荷回路をコンパレータの出力により制御することで実現した。
【実施例１】
【００２０】
以下、本発明の第１実施例の光電流・電圧変換回路１００を図１を参照して説明する。尚、図７に示す光電流・電圧変換回路２００と同一のものについては同一符号を付してその説明を省略する。図７と同一構成に加え、２個のＭＯＳトランジスタが追加されている。図において、８はダイオード接続のＮｃｈ型ＭＯＳトランジスタで、ドレインが増幅器４の出力に接続されている。９はスイッチとしてのＮｃｈ型ＭＯＳトランジスタで、ソースが接地端子Ｇndに、ドレインがＭＯＳトランジスタ８のソースに、ゲートがコンパレータ６の出力に接続されている。
【００２１】
上記構成の光電流・電圧変換回路１００の動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず増幅器４の入力と出力は帰還抵抗５で接続されているため同一電圧Ｖｏとなる。この電圧Ｖｏがコンパレータ６の反転入力となり、コンパレータ６の非反転入力である基準電圧回路７からの基準電圧Ｖref（>Ｖｏ）と比較され、基準電圧Ｖrefより低いので、ｈｉｇｈのレベルの２値信号を出力する。なお、基準電圧Ｖrefは、光入力と増幅器４の出力の遅延時間、光入力に対するフォトダイオード３の感度、ノイズなどを考慮して好適に設定されている。
【００２２】
このコンパレータ６の出力がｈｉｇｈレベルの時、スイッチとしてのＭＯＳトランジスタ９はオンし、ＭＯＳトランジスタ８は増幅器４の負荷として機能している。
【００２３】
次に、フォトダイオード３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗５に増幅器４の出力から入力の方向に流れ、帰還抵抗５の両端にＶｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗５の抵抗値）の電圧が発生することにより電圧変換され、出力の電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。この電圧Ｖａがコンパレータ６の反転入力となり、コンパレータ６の非反転入力である基準電圧回路７からの基準電圧Ｖrefと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ>Ｖrefとなり、前述の光入力が無い場合とは逆のＬｏｗレベルを出力する。なお、フォトダイオード３への光入力レベルは、出力電圧Ｖａの波形立ち上がり側のリンギングによる影響を受けない程度のレベルである。
【００２４】
上記図１の構成の光電流・電圧変換回路１００の動作を図５（ａ）、（ｂ）、（ｃ）の波形図を用いて説明する。まず図５（ａ）に示す波形は、フォトダイオード３への光入力の強弱であり、これに応じた光電流Ｉpdが電圧変換されて図５（ｂ）に示す出力波形となる。図５（ｃ）に示す波形は、コンパレータ６の出力波形である。
【００２５】
図５（ｂ）の電圧Ｖａ立上がり時において、Ｖａ<Ｖrefまではコンパレータ６の出力がｈｉｇｈレベルであるため、スイッチとしてのＭＯＳトランジスタ９がオンし、ＭＯＳトランジスタ８が増幅器４の負荷として機能している。そして、Ｖａ>Ｖrefとなるとコンパレータ６の出力がＬｏｗに転じるため、スイッチとしてのＭＯＳトランジスタ９がオフし、増幅器４の負荷としてのＭＯＳトランジスタ８が増幅器４から切り放される。従って、ＭＯＳトランジスタ８が増幅器４から切り放された直後の出力電圧Ｖａ波形にはオーバーシュートが発生することになる。しかし、このオーバーシュートによりコンパレータ６が誤動作することはない。
【００２６】
逆に、電圧Ｖａ立下り時において、Ｖａ>Ｖrefまではコンパレータ６の出力がＬｏｗのレベルであるため、スイッチとしてのＭＯＳトランジスタ９がオフし、増幅器４の負荷としてのＭＯＳトランジスタ８が増幅器４から切り放される。そして、Ｖａ<Ｖrefとなるとコンパレータ６の出力がｈｉｇｈに転じるため、スイッチとしてのＭＯＳトランジスタ９がオンし、ＭＯＳトランジスタ８が増幅器４の負荷として機能する。従って、ＭＯＳトランジスタ８が負荷として増幅器４に接続された直後から増幅器４の高域遮断周波数が低下するため、出力電圧Ｖａはアンダーシュートが基準電圧Ｖrefを越えないように抑制された跳ね返りの小さい波形となる。
【００２７】
このように従来の光電流・電圧変換回路２００、２１０、２２０での波形図である図１０と比較すると、図５（ｂ）では電圧Ｖａ立下り時のアンダーシュートの跳ね返り（リンギング）が抑制されるため、図１０（ｃ）に出現したような誤動作波形が無くなると共に、図１０（ｂ）にみられたような基準電圧Ｖrefと交差するまでの応答時間の遅延ΔｔｐHLも図５（ｂ）では解消することができる。
【実施例２】
【００２８】
本発明の第２実施例の光電流・電圧変換回路１１０を図２を参照して説明する。図１に示す光電流・電圧変換回路１００と異なる点は、帰還抵抗５を２つに分け、そこにＭＯＳトランジスタ８に替わる抵抗とキャパシタの直列回路を接続し、スイッチとしてのＭＯＳトランジスタを介して接地している点である。これは、増幅器の周波数特性を変えるためである。
【００２９】
図２において、図１の構成要素と同一のものについては同一符号を付してその説明を省略する。図において、５ａは第１帰還抵抗、５ｂは第２帰還抵抗、８ａは第１抵抗、８ｂはキャパシタ、８ｃは第１抵抗８ａとキャパシタ８ｂの直列回路、９ａはスイッチとしてのＮｃｈ型ＭＯＳトランジスタである。第１帰還抵抗５ａと第２帰還抵抗５ｂが直列接続されて増幅器４の入出力間に接続されると共に、その直列接続点に直列回路８ｃの第１抵抗８ａ側の一端が接続され、直列回路８ｃのキャパシタ８ｂ側の他端がＭＯＳトランジスタ９ａのドレインに接続されている。そして、ＭＯＳトランジスタ９ａのゲートがコンパレータ６の出力に接続され、ＭＯＳトランジスタ９ａのソースが接地されている。
【００３０】
上記構成の光電流・電圧変換回路１１０の動作を説明する。フォトダイオード３に光入力が無い場合は、光電流Ｉpdは流れず増幅器４の入力と出力は第１、第２帰還抵抗５ａ、５ｂで接続されているため同一電圧Ｖｏとなる。この電圧Ｖｏがコンパレータ６の反転入力となり、コンパレータ６の非反転入力である基準電圧回路７からの基準電圧Ｖref（>Ｖｏ）と比較され、基準電圧Ｖrefより低いので、ｈｉｇｈのレベルの２値信号を出力する。
【００３１】
このコンパレータ６の出力がｈｉｇｈレベルの時、スイッチとしてのＭＯＳトランジスタ９ａはオンし、直列回路８ｃは増幅器４の周波数特性を変える負荷として機能している。
【００３２】
次に、フォトダイオード３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが第１、第２帰還抵抗５ａ、５ｂに増幅器４の出力から入力の方向に流れ、出力と入力の両端間にＶｒ＝Ｉpd×（Ｒｆａ+Ｒｆｂ）（Ｒｆａ、Ｒｆｂは第１、第２帰還抵抗５ａ、５ｂの各抵抗値）の電圧が発生することにより電圧変換され、出力の電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。この電圧Ｖａがコンパレータ６の反転入力となり、コンパレータ６の非反転入力である基準電圧回路７からの基準電圧Ｖrefと比較され、フォトダイオード３への光入力が、ある一定レベル以上であれば、Ｖａ>Ｖrefとなり、前述の光入力が無い場合とは逆のＬｏｗレベルを出力する。
【００３３】
上記図２の構成の光電流・電圧変換回路１１０の動作も図５（ａ）、（ｂ）、（ｃ）の波形図を用いて実施例１と同様に説明できる。まず図５（ａ）に示す波形は、フォトダイオード３への光入力の強弱であり、これに応じた光電流Ｉpdが電圧変換されて図５（ｂ）に示す出力波形となる。図５（ｃ）に示す波形は、コンパレータ６の出力波形である。
【００３４】
図５（ｂ）の電圧Ｖａ立上がり時において、Ｖａ<Ｖrefまではコンパレータ６の出力がｈｉｇｈのレベルであるため、スイッチとしてのＭＯＳトランジスタ９ａがオンし、直列回路８ｃは増幅器４の周波数特性を変える負荷として機能している。そして、Ｖａ>Ｖrefとなるとコンパレータ６の出力がＬｏｗに転じるため、スイッチとしてのＭＯＳトランジスタ９ａがオフし、増幅器４の周波数特性を変える負荷としての直列回路８ｃが増幅器４から切り放される。従って、直列回路８ｃが増幅器４から切り放された直後の出力電圧Ｖａ波形にはオーバーシュートが発生することになる。しかし、このオーバーシュートによりコンパレータ６が誤動作することはない。
【００３５】
逆に、電圧Ｖａ立下り時において、Ｖａ>Ｖrefまではコンパレータ６の出力がＬｏｗのレベルであるため、スイッチとしてのＭＯＳトランジスタ９ａがオフし、増幅器４の負荷としての直列回路８ｃが増幅器４から切り放される。そして、Ｖａ<Ｖrefとなるとコンパレータ６の出力がｈｉｇｈに転じるため、スイッチとしてのＭＯＳトランジスタ９ａがオンし、直列回路８ｃが増幅器４の負荷として機能する。従って、直列回路８ｃが負荷として増幅器４に接続された直後から出力電圧Ｖａはアンダーシュートが基準電圧Ｖrefを越えないように抑制された跳ね返りの小さい波形となる。
【００３６】
このように第２実施例においても直列回路８ｃの第１抵抗８ａとキャパシタ８ｂを好適に選定することで、第１実施例の図５（ｂ）に示す波形と同様の波形が得られ、電圧Ｖａ立下り時のアンダーシュートの跳ね返りを抑制でき、図１０（ｃ）に出現したような誤動作を解消できると共に、図１０（ｂ）にみられたような基準電圧Ｖrefと交差するまでの応答時間の遅延ΔｔｐHLも解消することができる。
【００３７】
尚、増幅器４の周波数特性を変える負荷として、実施例１ではＭＯＳトランジスタ８を、実施例２では直列回路８ｃを用いているが、これらに代えて抵抗単体であるとかダイオードの逆バイアス接続であってもよい。また、増幅器４が増幅器２１４のような複数段直流結合増幅回路であれば各増幅段の出力に接続された各ＭＯＳトランジスタ１９、２０、２１をコンパレータ６の出力により開閉制御する構成であってもよい。
【実施例３】
【００３８】
本発明の第３実施例の光電流・電圧変換回路１２０を図３を参照して説明する。図１に示す光電流・電圧変換回路１００と異なる点は、フォトダイオードの逆バイアスのかけ方を変え、実施例１ではフォトダイオード３のアノード端子が接地されているが、実施例３ではカソード端子を電源電圧端子ＶＤＤに接続し、増幅器の負荷としてのダイオード接続のＭＯＳトランジスタ及びスイッチとしてのＭＯＳトランジスタをそれぞれＰｃｈ型に変更した点である。
【００３９】
図３において、図１の構成要素に相当するものについては相当符号の数字に２０を加算した符号を付している。２３は受光素子としてのフォトダイオード、２４は入出力位相が反転する増幅器である。フォトダイオード２３は、カソード端子が電源電圧端子ＶＤＤに接続され、アノード端子が増幅器２４の入力端に接続されている。増幅器２４は、入出力間に帰還抵抗２５が接続され、出力端がコンパレータ２６の反転入力に接続されている。コンパレータ２６の他方の入力端は、コンパレータ２６の閾値電圧となる基準電圧Ｖrefを生成する基準電圧回路２７の出力端に接続されている。
【００４０】
２８はダイオード接続のＰｃｈ型ＭＯＳトランジスタで、ドレインが増幅器２４の出力に接続されている。２９はスイッチとしてのＰｃｈ型ＭＯＳトランジスタで、ソースが電源電圧端子ＶＤＤに、ドレインがＭＯＳトランジスタ２８のソースに、ゲートがコンパレータ２６の出力に接続されている。
【００４１】
上記構成の光電流・電圧変換回路１２０の動作を説明する。フォトダイオード２３に光入力が無い場合は、光電流Ｉpdは流れず増幅器２４の入力と出力は帰還抵抗２５で接続されているため同一電圧Ｖｏとなる。この電圧Ｖｏがコンパレータ２６の反転入力となり、コンパレータ２６の非反転入力である基準電圧回路２７からの基準電圧Ｖref（<Ｖｏ）と比較され、基準電圧Ｖrefより高いので、Ｌｏｗのレベルの２値信号を出力する。
【００４２】
このコンパレータ２６の出力がＬｏｗレベルの時、スイッチとしてのＭＯＳトランジスタ２９はオンし、ＭＯＳトランジスタ２８は増幅器２４の負荷として機能している。
【００４３】
次に、フォトダイオード２３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗２５に増幅器２４の入力から出力の方向に流れ、帰還抵抗２５の両端にＶｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗２５の抵抗値）の電圧が発生することにより電圧変換され、出力の電圧ＶａはＶａ＝Ｖｏ−Ｖｒとなる。この電圧Ｖａがコンパレータ２６の反転入力となり、コンパレータ２６の非反転入力である基準電圧回路２７からの基準電圧Ｖrefと比較され、フォトダイオード２３への光入力が、ある一定レベル以上であれば、Ｖａ<Ｖrefとなり、前述の光入力が無い場合とは逆のｈｉｇｈレベルを出力する。
【００４４】
上記図３の構成の光電流・電圧変換回路１２０の動作を図５（ａ）、（ｄ）、（ｅ）の波形図を用いて説明する。まず図５（ａ）に示す波形は、フォトダイオード２３への光入力の強弱であり、これに応じた光電流Ｉpdが電圧変換されて図５（ｄ）に示す出力波形となる。図５（ｅ）に示す波形は、コンパレータ２６の出力波形である。
【００４５】
図５（ｄ）の電圧Ｖａ立下がり時において、Ｖａ>Ｖrefまではコンパレータ２６の出力がＬｏｗレベルであるため、スイッチとしてのＭＯＳトランジスタ２９がオンし、ＭＯＳトランジスタ２８が増幅器２４の負荷として機能している。そして、Ｖａ<Ｖrefとなるとコンパレータ２６の出力がｈｉｇｈに転じるため、スイッチとしてのＭＯＳトランジスタ２９がオフし、増幅器２４の負荷としてのＭＯＳトランジスタ２８が増幅器２４から切り放される。従って、ＭＯＳトランジスタ２８が増幅器２４から切り放された直後の出力電圧Ｖａ波形にはアンダーシュートが発生することになる。しかし、このアンダーシュートによりコンパレータ２６が誤動作することはない。
【００４６】
逆に、電圧Ｖａ立上がり時において、Ｖａ<Ｖrefまではコンパレータ２６の出力がｈｉｇｈのレベルであるため、スイッチとしてのＭＯＳトランジスタ２９がオフし、増幅器２４の負荷としてのＭＯＳトランジスタ２８が増幅器２４から切り放される。そして、Ｖａ>Ｖrefとなるとコンパレータ２６の出力がＬｏｗに転じるため、スイッチとしてのＭＯＳトランジスタ２９がオンし、ＭＯＳトランジスタ２８が増幅器２４の負荷として機能する。従って、ＭＯＳトランジスタ２８が負荷として増幅器２４に接続された直後から出力電圧Ｖａはオーバーシュートが基準電圧Ｖrefに達しない抑制された跳ね返りの小さい波形となる。
【００４７】
このように第３実施例においても、図５（ｄ）では電圧Ｖａ立上がり時のオーバーシュートの跳ね返りが抑制されるため、誤動作波形が無くなると共に、基準電圧Ｖrefと交差するまでの応答時間の遅延を解消することができる。
【実施例４】
【００４８】
本発明の第４実施例の光電流・電圧変換回路１３０を図４を参照して説明する。図３に示す光電流・電圧変換回路１２０と異なる点は、帰還抵抗２５を２つに分け、そこにＭＯＳトランジスタ２８に替わる抵抗とキャパシタの直列回路を接続し、スイッチとしてのＭＯＳトランジスタを介して電源電圧端子ＶＤＤに接続している点である。
【００４９】
図４において、図３の構成要素と同一のものについては同一符号を付してその説明を省略する。図において、２５ａは第３帰還抵抗、２５ｂは第４帰還抵抗、２８ａは第２抵抗、２８ｂはキャパシタ、２８ｃは第２抵抗２８ａとキャパシタ２８ｂの直列回路、２９ａはスイッチとしてのＰｃｈ型ＭＯＳトランジスタである。第３帰還抵抗２５ａと第４帰還抵抗２５ｂが直列接続されて増幅器２４の入出力間に接続されると共に、その直列接続点に直列回路２８ｃの第２抵抗２８ａ側の一端が接続され、直列回路２８ｃのキャパシタ２８ｂ側の他端がＭＯＳトランジスタ２９ａのドレインに接続されている。そして、ＭＯＳトランジスタ２９ａのゲートがコンパレータ２６の出力に接続され、ＭＯＳトランジスタ２９ａのソースが電源電圧端子ＶＤＤに接続されている。
【００５０】
上記構成の光電流・電圧変換回路１３０の動作を説明する。フォトダイオード２３に光入力が無い場合は、光電流Ｉpdは流れず増幅器２４の入力と出力は第３、第４帰還抵抗２５ａ、２５ｂで接続されているため同一電圧Ｖｏとなる。この電圧Ｖｏがコンパレータ２６の反転入力となり、コンパレータ２６の非反転入力である基準電圧回路２７からの基準電圧Ｖref（<Ｖｏ）と比較され、基準電圧Ｖrefより高いので、Ｌｏｗのレベルの２値信号を出力する。
【００５１】
このコンパレータ２６の出力がＬｏｗレベルの時、スイッチとしてのＭＯＳトランジスタ２９ａはオンし、直列回路２８ｃは増幅器２４の周波数特性を変える負荷として機能している。
【００５２】
次に、フォトダイオード２３が光入力されると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが第３、第４帰還抵抗２５ａ、２５ｂに増幅器２４の入力から出力の方向に流れ、入出力間にＶｒ＝Ｉpd×（Ｒｆａ+Ｒｆｂ）（Ｒｆａ、Ｒｆｂは第３、第４帰還抵抗２５ａ、２５ｂの各抵抗値）の電圧が発生することにより電圧変換され、出力の電圧ＶａはＶａ＝Ｖｏ−Ｖｒとなる。この電圧Ｖａがコンパレータ２６の反転入力となり、コンパレータ２６の非反転入力である基準電圧回路２７からの基準電圧Ｖrefと比較され、フォトダイオード２３への光入力が、ある一定レベル以上であれば、Ｖａ<Ｖrefとなり、前述の光入力が無い場合とは逆のｈｉｇｈレベルを出力する。
【００５３】
上記図４の構成の光電流・電圧変換回路１３０の動作も図５（ａ）、（ｄ）、（ｅ）の波形図を用いて実施例１と同様に説明できる。まず図５（ａ）に示す波形は、フォトダイオード２３への光入力の強弱であり、これに応じた光電流Ｉpdが電圧変換されて図５（ｄ）に示す出力波形となる。図５（ｅ）に示す波形は、コンパレータ２６の出力波形である。
【００５４】
図５（ｄ）の電圧Ｖａ立下がり時において、Ｖａ>Ｖrefまではコンパレータ２６の出力がＬｏｗのレベルであるため、スイッチとしてのＭＯＳトランジスタ２９ａがオンし、直列回路２８ｃは増幅器２４の周波数特性を変える負荷として機能している。そして、Ｖａ<Ｖrefとなるとコンパレータ２６の出力がｈｉｇｈに転じるため、スイッチとしてのＭＯＳトランジスタ２９ａがオフし、増幅器２４の周波数特性を変える負荷としての直列回路２８ｃが増幅器２４から切り放される。従って、直列回路２８ｃが増幅器２４から切り放された直後の出力電圧Ｖａ波形にはアンダーシュートが発生することになる。しかし、このアンダーシュートによりコンパレータ２６が誤動作することはない。
【００５５】
逆に、電圧Ｖａ立上がり時において、Ｖａ<Ｖrefまではコンパレータ２６の出力がｈｉｇｈのレベルであるため、スイッチとしてのＭＯＳトランジスタ２９ａがオフし、増幅器２４の負荷としての直列回路２８ｃが増幅器２４から切り放される。そして、Ｖａ>Ｖrefとなるとコンパレータ２６の出力がＬｏｗに転じるため、スイッチとしてのＭＯＳトランジスタ２９ａがオンし、直列回路２８ｃが増幅器２４の負荷として機能する。従って、直列回路２８ｃが負荷として増幅器２４に接続された直後から出力電圧Ｖａはオーバーシュートが基準電圧Ｖrefに達しない抑制された跳ね返りの小さい波形となる。
【００５６】
このように第４実施例においても、図５（ｄ）では電圧Ｖａ立上がり時のオーバーシュートの跳ね返りが抑制されるため、誤動作波形が無くなると共に、基準電圧Ｖrefと交差するまでの応答時間の遅延を解消することができる。
【００５７】
尚、増幅器４、２４の周波数特性を変える負荷として、実施例１、３ではそれぞれＭＯＳトランジスタ８、２８を、実施例２、４ではそれぞれ直列回路８ｃ、２８ｃを用いているが、これらに代えて単に抵抗単体であるとかダイオードの逆バイアス接続であってもよい。また、増幅器４が増幅器２１４のような複数段直流結合増幅回路であれば各増幅段の出力に接続された各ＭＯＳトランジスタ１９、２０、２１をコンパレータ６の出力により開閉制御する構成であってもよい。
【産業上の利用可能性】
【００５８】
本発明の光電流・電圧変換回路は、高速応答性、高信頼性が求められるシーケンサやプログラマブル・ロジック・コントローラ(PLC)など入出力信号を扱うデータ・バス・インタフェースの絶縁に最適なフォトカプラの光受信回路に広く適用できる。さらに、制御信号により負荷をオン・オフする本回路の主要部分は、一般回路としてのアンプのオーバーシュート、アンダーシュートやリンギングを抑制する回路としても応用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施例の光電流・電圧変換回路１００を示す回路図。
【図２】本発明の第２実施例の光電流・電圧変換回路１１０を示す回路図。
【図３】本発明の第３実施例の光電流・電圧変換回路１２０を示す回路図。
【図４】本発明の第４実施例の光電流・電圧変換回路１３０を示す回路図。
【図５】図１〜４に示す本発明の光電流・電圧変換回路の動作を説明する波形図。
【図６】フォトカプラの基本構成を示す図。
【図７】従来の一実施例の光電流・電圧変換回路２００を示す回路図。
【図８】光電流・電圧変換回路に用いられる増幅器の一例２１０を示す回路図。
【図９】光電流・電圧変換回路に用いられる増幅器の他の例２２０を示す回路図。
【図１０】図７〜図９に示す従来の光電流・電圧変換回路の動作を説明する波形図。
【符号の説明】
【００６０】
１    発光素子
２    受光素子
３、２３    フォトダイオード
４、２４、２０４、２１４    増幅器
５、５ａ、５ｂ    帰還抵抗
２５、２５ａ、２５ｂ    帰還抵抗
６、２６    コンパレータ
７、２７    基準電圧回路
８、２８    ＭＯＳトランジスタ
８ａ、２８ａ    抵抗
８ｂ、２８ｂ    キャパシタ
８ｃ、２８ｃ    直列回路
９、９ａ、２９、２９ａ    ＭＯＳトランジスタ
１１、１３、１５    Ｎｃｈ型ＭＯＳトランジスタ
１２、１４、１６    定電流源
１７    入力端
１８    出力端
１９、２０、２１    Ｎｃｈ型ＭＯＳトランジスタ
ＶＤＤ    電源電圧端子
１００、１１０、１２０、１３０    本発明の光電流・電圧変換回路
２００、２１０、２２０    従来の光電流・電圧変換回路
【図１】
2006074086.tif 000003
【図２】
2006074086.tif 000004
【図３】
2006074086.tif 000005
【図４】
2006074086.tif 000006
【図５】
2006074086.tif 000007
【図６】
2006074086.tif 000008
【図７】
2006074086.tif 000009
【図８】
2006074086.tif 000010
【図９】
2006074086.tif 000011
【図１０】
2006074086.tif 000012