(57)【要約】      （修正有）【課題】スクライブ領域にモニタリング用の電極パッドを設けた半導体チップにおいて、ダイシングにともなって電極パッドを構成している金属材料からなる切削屑の発生を防止して、切削屑の飛散による不良の生起を抑止可能とする。【解決手段】半導体基板１１におけるチップ領域１０ａの上面には、電極パッド１３を用いた測定処理前に形成した第１の表面保護膜１４を設け、半導体基板１１におけるスクライブ領域１０ｂの上面には、電極パッド１３を用いた測定処理後に形成した第２の表面保護膜１６を設けてダイシングを行う。第２の表面保護膜１６は第１の表面保護膜１４に接合させる。さらに、第２の表面保護膜１６と第１の表面保護膜１４との接合強度を、第２の表面保護膜１６と半導体基板１１との接合強度よりも小さくする。【選択図】図４
2006108593.tif 000002
【特許請求の範囲】
【請求項１】
チップ領域と、このチップ領域の周囲にスクライブ領域を設けた半導体基板を、前記スクライブ領域で分割して形成した半導体チップであって、前記スクライブ領域にモニタリング用の電極パッドを設けた半導体チップにおいて、
前記チップ領域の上面には、前記電極パッドを用いた測定処理よりも前に形成した第１の表面保護膜を設け、前記スクライブ領域の上面のうち少なくとも前記電極パッド上には、前記電極パッドを用いた測定処理よりも後に形成した第２の表面保護膜を設けたことを特徴とする半導体チップ。
【請求項２】
前記第２の表面保護膜の側面は、前記第１の表面保護膜の側面と接合したことを特徴とする請求項１記載の半導体チップ。
【請求項３】
前記第２の表面保護膜は、前記第１の表面保護膜との接合強度を、前記半導体基板上のフィールド酸化膜との接合強度よりも小さくしたことを特徴とする請求項２記載の半導体チップ。
【請求項４】
半導体基板のチップ領域に半導体回路を形成するとともに、このチップ領域の周囲のスクライブ領域にモニタリング用の電極パッドを設け、前記スクライブ領域で分割して形成する半導体チップの製造方法において、
前記電極パッドを用いた測定処理よりも前に前記チップ領域の上面のうち少なくとも前記電極パッド上に第１の表面保護膜を形成し、前記電極パッドを用いた測定処理よりも後に前記スクライブ領域の上面に第２の表面保護膜を形成することを特徴とする半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板をスクライブラインに沿って分割して形成した半導体チップ及びその製造方法に関するものであり、特に、スクライブラインが設けられるスクライブ領域に半導体基板の製造工程を管理するためのモニタリング用の素子とその特性を測定するための電極パッドを設けている半導体チップ及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、所要の機能を有する半導体チップを製造する場合には、ウエハと呼ばれる半導体基板に所要の半導体回路を形成し、その後、半導体基板を矩形形状にダイシングして半導体チップとしている。
【０００３】
この半導体基板には、半導体回路が形成されるチップ領域と、このチップ領域の周囲に沿ってダイシングするためのスクライブラインが形成されるスクライブ領域とを設けており、特に、スクライブ領域は半導体基板が格子状にダイシングされるために格子状としている。
【０００４】
このスクライブ領域はダイシングに対するマージンを確保するために十分に広幅の帯状となっており、比較的大面積となっているので、このスクライブ領域に、チップ領域に形成した所要の素子と同じ素子及び電極パッドを設け、この電極パッドを利用して素子の電気的特性をモニタリングすることによってチップ領域に形成した半導体回路の電気的特性の検証を可能としている。
【０００５】
そして、半導体基板のチップ領域に形成された半導体回路は、回路形成の最終工程においてＰＳＧ(PhosphoSilicate Glass)膜や窒化シリコン(SiN)膜等のパッシベーション膜からなる表面保護膜によって被覆されている。
【０００６】
通常、このパッシベーション膜の形成時にはスクライブ領域もパッシベーション膜で被覆されるため、パッシベーション膜の形成後にはスクライブ領域の電極パッド部分、及びチップ領域の外部接続用パッド部分のパッシベーション膜をエッチングによって除去し、スクライブ領域の電極パッド、及びチップ領域の外部接続用パッドをパッシベーション膜から露出させている。
【０００７】
その後、スクライブ領域のスクライブラインに沿って半導体基板をダイシングすることにより半導体チップを形成しているが、単にダイシングを行った場合には、パッシベーション膜の密着性が十分ではないために、ダイシングにともなってダイシングブレードによりパッシベーション膜が引っ張られることにより、半導体基板からパッシベーション膜が剥離する場合があった。
【０００８】
そこで、パッシベーション膜には、スクライブ領域とチップ領域との間にスクライブラインと略平行としたスリットを設けることによりチップ領域部分のパッシベーション膜を独立させ、スクライブ領域におけるパッシベーション膜の剥離がチップ領域のパッシベーション膜にまで及ばないようにすることが提案されている（例えば、特許文献１参照。）。
【０００９】
しかしながら、昨今、半導体チップの小型化要求にともなってスリットの形成領域を確保することが困難となっており、しかも、スリットをより細幅に形成しなければならず、所要のスリットの形成が困難となってきているために、最近ではスリットを形成するのではなく、スクライブ領域におけるパッシベーション膜を全てエッチング除去することが行われている。
【特許文献１】特許第２７７７４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、スクライブ領域におけるパッシベーション膜を全てエッチング除去した場合には、スクライブラインに沿って半導体基板をダイシングした際に、電極パッド部分のダイシングにともなって電極パッドを構成している金属材料からなる切削屑が飛散しやすいという問題があった。
【００１１】
特に、電極パッドを構成している金属材料は金属特有の延性を有していることによって、ダイシングにともなって切削屑がヒゲ状に伸延し、このヒゲ状金属がチップ領域の外部接続用パッド等に付着することによって不良の原因となるおそれがあった。
【課題を解決するための手段】
【００１２】
そこで、本発明の半導体チップでは、チップ領域と、このチップ領域の周囲にスクライブ領域を設けた半導体基板を、スクライブ領域で分割して形成した半導体チップであって、スクライブ領域にモニタリング用の電極パッドを設けた半導体チップにおいて、チップ領域の上面には、電極パッドを用いた測定処理よりも前に形成した第１の表面保護膜を設け、スクライブ領域の上面のうち少なくとも前記電極パッド上には、電極パッドを用いた測定処理よりも後に形成した第２の表面保護膜を設けた。
【００１３】
さらに、第２の表面保護膜の側面は第１の表面保護膜の側面と接合したことにも特徴を有し、第２の表面保護膜は、第１の表面保護膜との接合強度を半導体基板上のフィールド酸化膜との接合強度よりも小さくしたことにも特徴を有するものである。
【００１４】
また、本発明の半導体チップの製造方法では、半導体基板のチップ領域に半導体回路を形成するとともに、このチップ領域の周囲のスクライブ領域にモニタリング用の電極パッドを設け、スクライブ領域で分割して形成する半導体チップの製造方法において、電極パッドを用いた測定処理よりも前にチップ領域の上面のうち少なくとも前記電極パッド上に第１の表面保護膜を形成し、電極パッドを用いた測定処理よりも後にスクライブ領域の上面に第２の表面保護膜を形成することとした。
【発明の効果】
【００１５】
請求項１記載の発明によれば、チップ領域と、このチップ領域の周囲にスクライブ領域を設けた半導体基板を、スクライブ領域で分割して形成した半導体チップであって、スクライブ領域にモニタリング用の電極パッドを設けた半導体チップにおいて、チップ領域の上面には、電極パッドを用いた測定処理よりも前に形成した第１の表面保護膜を設け、スクライブ領域の上面のうち少なくとも前記電極パッド上には、電極パッドを用いた測定処理よりも後に形成した第２の表面保護膜を設けたことによって、スクライブ領域のスクライブラインに沿って半導体基板をダイシングして分割する場合に、電極パッドを構成している金属材料によって形成される金属製の切削屑の飛散を第２の表面保護膜によって防止できるので、切削屑の飛散にともなう不良が抑制された半導体チップを提供できる。
【００１６】
請求項２記載の発明によれば、第２の表面保護膜の側面は第１の表面保護膜の側面と接合したことによって、第２の表面保護膜と半導体基板との接触面積を大きくすることができるので、半導体基板のダイシングにともなう第２の表面保護膜の半導体基板からの剥離を抑止できる。
【００１７】
請求項３記載の発明によれば、第２の表面保護膜は、第１の表面保護膜との接合強度を半導体基板上のフィールド酸化膜との接合強度よりも小さくしたことによって、半導体基板のダイシングにともなって第２の表面保護膜が半導体基板から剥離した場合には第２の表面保護膜は第１の表面保護膜からも剥離することによって、第１の表面保護膜が半導体基板から剥離することを防止できる。
【００１８】
請求項４記載の発明によれば、半導体基板のチップ領域に半導体回路を形成するとともに、このチップ領域の周囲のスクライブ領域にモニタリング用の電極パッドを設け、スクライブ領域で分割して形成する半導体チップの製造方法において、電極パッドを用いた測定処理よりも前にチップ領域の上面のうち少なくとも前記電極パッド上に第１の表面保護膜を形成し、電極パッドを用いた測定処理よりも後にスクライブ領域の上面に第２の表面保護膜を形成することによって、スクライブ領域のスクライブラインに沿って半導体基板をダイシングして分割する場合には、電極パッドを構成している金属材料によって形成される金属製の切削屑の飛散を第２の表面保護膜によって防止できるので、切削屑の飛散にともなう不良の生起を防止できる。
【発明を実施するための最良の形態】
【００１９】
本発明の半導体チップ及び同半導体チップの製造方法では、半導体基板上に形成した所要の素子の電気的特性を検証するモニタリング用の素子とその素子に接続した測定用の電極パッドをスクライブ領域に形成した半導体基板であって、この半導体基板の上面にパッシベーション膜からなる第１の表面保護膜を形成し、この第１の表面保護膜からモニタリング用の素子の電極パッドを露出させる際にスクライブ領域上の第１の表面保護膜を除去し、半導体基板のチップ領域に第１の表面保護膜を残存させているものである。
【００２０】
そして、第１の表面保護膜からモニタリング用の素子の電極パッドを露出させた後に、この電極パッドを用いて半導体基板に形成した素子の電気的特性を測定し、その後、スクライブ領域に第２の表面保護膜を設けて電極パッドを被覆し、スクライブラインに沿ったダイシングを行って半導体チップを形成しているものである。
【００２１】
このように、電極パッドを後述する第２の表面保護膜で後述する方法により被覆してダイシングを行うことによって、電極パッド部分のダイシングにともなって金属材料からなる切削屑が飛散することを抑制できるので、切削屑の飛散にともなう半導体チップの不良発生を抑止することができる。
【００２２】
特に、第２の表面保護膜を形成する際に、第１の表面保護膜の側面に接合させながら第２の表面保護膜を形成した場合には、第２の表面保護膜と半導体基板との接触面積を可及的に大きくすることができるので、半導体基板のダイシングにともなって第２の表面保護膜に作用した力によって第２の表面保護膜が半導体基板から剥離することを抑止できる。
【００２３】
さらに、第２の表面保護膜と第１の表面保護膜との接合強度を、第２の表面保護膜と半導体基板上のフィールド酸化膜との接合強度よりも小さくした場合には、半導体基板のダイシングにともなって第２の表面保護膜の半導体基板からの剥離が生じる前に、第２の表面保護膜は第１の表面保護膜から剥離することになるので、第１の表面保護膜に余計な力が作用することを防止して、第１の表面保護膜が半導体基板から剥離することを防止できる。
【００２４】
以下において、図面に基づいて本発明の実施形態を説明する。図１〜４は、本実施形態の半導体チップの製造工程を説明するために用いる半導体基板10の断面模式図である。
【００２５】
半導体基板10には、既知の半導体回路の製造方法を用いて所要の半導体回路を形成したチップ領域10aと、このチップ領域10aの周囲を取り囲むようにスクライブラインを設けるためのスクライブ領域10bとを設けており、スクライブ領域10bによってチップ領域10aを個々に区分している。
【００２６】
本実施形態では、図１に示すように、スクライブ領域10bには、シリコンウエハ等の基板11の上面に形成したフィールド絶縁膜12の上面に、半導体基板10に形成した所要の素子の電気的特性を検証するためのモニタリング用の素子、及びこの素子に接続した電極パッド13を設けている。
【００２７】
電極パッド13は、銅あるいはアルミニウム−銅等の金属を半導体基板10の上面にスパッタリングした後に所定形状にパターンニングして形成している。なお、スクライブ領域10bには電極パッド13を用いたパターンのみを形成し、チップ領域10aに形成した素子の電気的特性をモニタリングできるようにしてもよい。そして、半導体基板の製造工程の途中及び／または終了後には、電極パッド13を用いて所要の素子の電気的特性を測定して、測定結果に基づいて半導体基板10の良否判定を行うことができるようにしている。
【００２８】
次いで、半導体基板10の上面には、チップ領域10aに形成した半導体回路を被覆する第１表面保護膜14を形成している。第１表面保護膜14はパッシベーション膜であって、本実施形態ではポリイミド系樹脂をスピンオン塗布法によって塗布して形成している。
【００２９】
第１表面保護膜14の形成後、第１表面保護膜14の上面にレジスト膜を形成し、このレジスト膜を既知のフォトリソグラフィ技術を用いてパターンニングすることによりチップ領域10aの部分にのみレジスト膜を残存させたレジストパターン15を形成し、このレジストパターン15を用いて第１表面保護膜14をドライエッチングすることによって、図２に示すように、スクライブ領域10bの部分における第１表面保護膜14を除去している。
【００３０】
さらに、チップ領域10aでは、図２に示すように、チップ領域10aに形成した半導体回路の外部接続用パッド13'の部分の第１表面保護膜14も除去するようにレジストパターン15を形成し、レジストパターン15によるスクライブ領域10bにおける第１表面保護膜14の除去と同時に、外部接続用パッド13'の部分の第１表面保護膜14も除去している。
【００３１】
その後、アッシング及び洗浄等によってレジストパターン15を除去し、電極パッド13を用いてスクライブ領域10bに形成した所要の素子の電気的特性等を測定し、測定結果に基づいて半導体基板10の良否判定を行って、不良の半導体基板10を除去している。
【００３２】
その後、良品の半導体基板10に対して、図３に示すように、スクライブ領域10bに第２表面保護膜16を形成している。本実施形態では、第２表面保護膜16はポリイミド系樹脂等の熱硬化性樹脂材料あるいは紫外線硬化性樹脂材料を、プランジャあるいはスクリーン印刷等の充填手段を用いてスクライブ領域10bに充填し、硬化させて形成している。なお、第２表面保護膜16を形成するためにポリイミド系樹脂等をスピンオン塗布法によって塗布すると、チップ領域10aにおける外部接続用パッドの部分にもポリイミド系樹脂が充填されるために好ましくない。
【００３３】
第２表面保護膜16を形成した後、図４に示すように、スクライブ領域10bのスクライブラインに沿ってダイシングを行うことにより半導体基板10を分割して半導体チップ20を形成している。図４中、17はダイシング溝である。
【００３４】
このように、ダイシングを行う場合には、電極パッド13を第２表面保護膜16で被覆しておくことにより、電極パッド13の部分のダイシングの際に金属製の切削屑が飛散することを抑制でき、この切削屑に起因した不良が生起されることを抑止できる。
【００３５】
しかも、図３及び図４に示すように、第２表面保護膜16の側面と第１表面保護膜14の側面とを接合することにより、従来のようにスクライブ領域10bとチップ領域10aとの間にスクライブラインと略平行のスリットを設ける場合と比較して、第２表面保護膜16と半導体基板10上のフィールド酸化膜12との接触面積を大きくすることができるので、半導体基板10のダイシングにともなって第２表面保護膜16に作用した力によって第２表面保護膜16がフィールド酸化膜12から剥離して電極パッド13の金属が露出することを抑止できる。
【００３６】
本実施形態では、上記したように第２表面保護膜16はポリイミド系樹脂によって形成しているが、ポリイミド系樹脂に限定するものではなく、ポリエステル系樹脂やポリウレタン系樹脂等のような熱硬化性樹脂材料や、紫外線等の光によって硬化する光硬化性樹脂材料等の適宜の樹脂材料を用いることができる。
【００３７】
ただし、第２表面保護膜16は、第２表面保護膜16と第１表面保護膜14との接合強度が、第２表面保護膜16と半導体基板10上のフィールド酸化膜12との接合強度よりも小さくなるものを使用することが望ましい。
【００３８】
すなわち、第２表面保護膜16と第１表面保護膜14との接合強度を、第２表面保護膜16とフィールド酸化膜12との接合強度よりも小さくしておくことにより、半導体基板10及び第２表面保護膜16のダイシング時に第２表面保護膜16がフィールド酸化膜12から剥離した場合に、第２表面保護膜16は第１表面保護膜14からも剥離することになるので、第１表面保護膜14には余計な力が作用することがなく、第１表面保護膜14が半導体基板10上のフィールド酸化膜12から剥離することを防止できる。
【００３９】
なお、第２表面保護膜16と第１表面保護膜14との接合強度の調整は、第２表面保護膜16及び第１表面保護膜14の材料の選択によって行うだけでなく、スクライブ領域10bに充填する第２表面保護膜16の材料の充填量を調節して、図５に示すように、第２表面保護膜16と第１表面保護膜14との接合面積を調整することによって行うこともできる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る半導体チップとなる半導体基板の断面模式図である。
【図２】本発明に係る半導体チップとなる半導体基板の断面模式図である。
【図３】本発明に係る半導体チップとなる半導体基板の断面模式図である。
【図４】本発明に係る半導体チップの断面模式図である。
【図５】変容例の半導体チップとなる半導体基板の断面模式図である。
【符号の説明】
【００４１】
10  半導体基板
10a チップ領域
10b スクライブ領域
11  基板
12  フィールド絶縁膜
13  電極パッド
13' 外部接続用パッド
14  第１表面保護膜
15  レジストパターン
16  第２表面保護膜
17  ダイシング溝
20  半導体チップ
【図１】
2006108593.tif 000003
【図２】
2006108593.tif 000004
【図３】
2006108593.tif 000005
【図４】
2006108593.tif 000006
【図５】
2006108593.tif 000007