(57)【要約】【課題】  消費電力の小さなものを得る。【解決手段】  前記画素領域の集合である表示領域をｘ方向に沿った仮想の線を境にして一方の表示領域と他方の表示領域とに区分けられ、一方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路と他方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路とが別個に形成され、かつ、一方の表示領域側の各ドレイン信号線と他方の表示領域側の各ドレイン信号線とが分離されているとともに、一方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路と他方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路とが別個に形成されている。【選択図】        図１
2006065323.tif 000002
【特許請求の範囲】
【請求項１】
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
該他の複数の薄膜トランジスタのうち少なくとも一つは絶縁膜を介して固定された電位を有する導電膜で覆われていることを特徴とする液晶表示装置。
【請求項２】
前記導電膜は画素電極と同一の材料で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとから構成され、
前記液晶表示パネルは、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
前記バックライトと対向する側の基板に該バックライトからの光が前記ダイナミックメモリへ照射するのを回避する遮光膜が形成されていることを特徴とする液晶表示装置。
【請求項４】
ダイナミックメモリが形成されている基板はバックライトと対向する側の基板であり、前記遮光膜は前記基板を介してダイナミックメモリと対向する部分に形成されていることを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に液晶表示駆動回路が形成されているアクティブ・マトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各透明基板のうち一方の透明基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線とｙ方向に延在されｘ方向に並設されるドレイン信号線とで囲まれた各領域を画素領域としている。
そして、この画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トランジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とが備えられている。
この画素電極は他方の透明基板の液晶側の面に形成された対向電極との間に該映像信号に対応した強さの電界を発生せしめ、液晶の光透過率を制御するようになっている。
また、このような構成の液晶表示装置において、各ゲート信号線および各ドレイン信号線にそれぞれ信号を供給するための走査信号駆動回路および映像信号駆動回路をも一方の透明基板の液晶側の面に形成したものが知られている。これら各回路は、画素領域内の前記薄膜トランジスタと同様の構成からなる多数のＭＩＳ（Metal-insulator-semiconductor）型のトラジスタからなっており、画素の構成と同時に各回路を形成できるからである。
この場合、薄膜トランジスタおよびＭＩＳ型トランジスタのそれぞれの半導体層として多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような構成からなる液晶表示装置は、たとえば携帯電話の表示装置として用いた場合には、その消費電力が比較的大きいという不都合が指摘されるに到った。
また、映像信号駆動回路にダイナミックメモリを用いており、このダイナミックメモリを構成する薄膜トランジスタにリーク電流が流れるという不都合が指摘されるに到った。
さらに、該ダイナミックメモリは外来光によってその半導体層にフォトンが発生した場合、これによる不都合がたとえば画素領域内に形成される薄膜トランジスタよりも悪影響を及ぼすことが指摘されるに到った。
本発明は、このような事情に基づいてなされたものであり、その目的は、消費電力の小さな液晶表示装置を提供することにある。
また、本発明の他の目的は、映像信号駆動回路内のダイナミックメモリを構成する薄膜トランジスタに発生するリーク電流を抑制できた液晶表示装置を提供することにある。
さらに、本発明の他の目的は、映像信号駆動回路内のダイナミックメモリを正常に動作させる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００５】
手段１．
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備え、
前記画素領域の集合である表示領域をｘ方向に沿った仮想の線を境にして一方の表示領域と他方の表示領域とに区分けられ、
一方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路と他方の表示領域側の各ゲート信号線に走査信号を供給する走査信号駆動回路とが別個に形成され、
かつ、一方の表示領域側の各ドレイン信号線と他方の表示領域側の各ドレイン信号線とが分離されているとともに、
一方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路と他方の表示領域側の各ドレイン信号線に映像信号を供給する映像信号駆動回路とが別個に形成されていることを特徴とするものである。
このように構成された液晶表示装置は、一方の表示領域と他方の表示領域を一つの表示領域として用いることもできるが、いずれか一の表示領域のみを表示させることができるようになる。
このため、表示しない表示領域に走査信号を供給しなくても済むことから消費電力の低減が図れるようになる。
【０００６】
手段２．
液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
該他の複数の薄膜トランジスタのうち少なくとも一つは絶縁膜を介して固定された電位を有する導電膜で覆われていることを特徴とするものである。
このように構成された液晶表示装置は、そのダイナミックメモリを構成する薄膜トランジスタにおいて、その容量を大きくすることができることから、リーク電流の発生を抑制することができる。
【０００７】
手段３．
液晶表示パネルと、この液晶表示パネルの背面に配置されるバックライトとから構成され、
前記液晶表示パネルは、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線とこれら各ゲート信号線に走査信号を供給する走査信号駆動回路と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とこれら各ドレイン信号線に映像信号を供給する映像信号駆動回路と、
前記各信号線によって囲まれる画素領域に、片側のゲート信号線からの走査信号によって駆動される薄膜トラジスタと、この薄膜トランジスタを介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えるとともに、
前記映像信号駆動回路は前記薄膜トランジスタと並行して形成される他の複数の薄膜トランジスタからなるダイナミックメモリを備え、
前記バックライトと対向する側の基板に該バックライトからの光が前記ダイナミックメモリへ照射するのを回避する遮光膜が形成されていることを特徴とするものである。
このように構成された液晶表示装置は、ダイナミックメモリを構成する薄膜トランジスタへの外来光の照射を遮蔽できることから、該ダイナミックメモリを正常に動作させる
【発明の効果】
【０００８】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、消費電力の小さなものを得ることができる。
また、映像信号駆動回路内のダイナミックメモリを構成する薄膜トランジスタに発生するリーク電流を抑制できる。
さらに、映像信号駆動回路内のダイナミックメモリを正常に動作させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
《全体の構成》
図１は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は回路図であるが、実際の幾何学的配置と対応づけて描いている。
同図において、まず、透明基板ＳＵＢ１がある。この透明基板ＳＵＢ１は透明基板ＳＵＢ２（図示せず）と液晶を介して対向配置され、この透明基板ＳＵＢ２は少なくとも液晶表示部ＡＲを被ってその周辺に形成されるシール剤ＳＬ（図９参照）によって透明基板ＳＵＢ１に固定されている。
【００１０】
透明基板ＳＵＢ１の液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、これらゲート信号線ＧＬと絶縁されてｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
各ゲート信号線ＧＬと各ドレイン信号線ＤＬとで囲まれた矩形上の各領域は画素領域を構成するようになり、これによりマトリクス状に配置された各画素領域の集合によって液晶表示部ＡＲが形成されるようになっている。
【００１１】
ここで、この実施例では、各ドレイン信号線ＤＬは液晶表示部ＡＲの中央において分割されて形成されている。すなわち、最上段である１段からｉ段までの各ゲート信号線ＧＬとで形成される各画素領域（以下、前段表示部ＡＲｆと称する場合がある）と、（ｉ−１）段から最下段であるｎ段までの各ゲート信号線ＧＬとで形成される各画素領域（以下、前段表示部ＡＲｂと称する場合がある）とが観念上分割され、前段表示部ＡＲｆを担当するドレイン信号線ＤＬと後段表示部ＡＲｂを担当するドレイン信号線ＤＬとが電気的に分離して形成されている。
この場合、ｉの値は液晶表示装置の用途によって異なり、液晶表示部ＡＲの中央（図中ｙ方向の中央）に対して上段側であってもよく、また、下段側であってもよい。
【００１２】
そして、前段表示部ＡＲｆにおける各ゲート信号線ＧＬの一端側（図中右側）は、走査信号駆動回路である画素駆動用シフトレジスタ１ｆに接続され、この画素駆動用シフトレジスタ１ｆはこの液晶表示装置の外部から供給されるスタートパルスクロック信号によって駆動されるようになっている。
また、後段表示部ＡＲｂにおける各ゲート信号線ＧＬの一端側（図中右側）は、前記画素駆動用シフトレジスタ１ｆと別個の画素駆動用シフトレジスタ１ｂに接続され、この画素駆動用シフトレジスタ１ｂも前記スタートパルスクロック信号によって駆動されるようになっている。
【００１３】
さらに、前段表示部ＡＲｆにおける各ドレイン信号線ＤＬの一端側（図中上側）は、映像信号駆動回路に接続され、この映像信号駆動回路は、ドレイン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｆ、メモリ３ｆ、入力データ取り込み（出力）回路４ｆ、Ｈ側アドレスデコーダ５ｆと、前記メモリ３ｆに接続されるＶ側アドレスデコーダ６ｆ、メモリ駆動用シフトレジスタ７ｆとで構成されている。
【００１４】
Ｈ側アドレスデコーダ５ｆ、入力データ取り込み（出力）回路４ｆ、およびＶ側アドレスデコーダ６ｆには、それぞれこの液晶表示装置の外部から供給される画素アドレス（Ｈ）、画素データ、および画素アドレス（Ｖ）が入力されるようになっている。
さらに、メモリ駆動用シフトレジスタ７ｆは前記スタートパルスクロック信号の入力によって駆動されるようになっている。
なお、このような映像信号駆動回路のさらなる詳細な回路は図２に示されている。
【００１５】
また、後段表示部ＡＲｂにおける各ドレイン信号線ＤＬの一端側（図中下側）は、前記映像信号駆動回路と別個の映像信号駆動回路に接続され、この映像信号駆動回路は、前記映像信号駆動回路と同様に、ドレイン信号線ＤＬ側から順次並設されるＤ−Ａ変換回路２ｂ、メモリ３ｂ、入力データ取り込み（出力）回路４ｂ、Ｈ側アドレスデコーダ５ｂと、前記メモリ３ｂに接続されるＶ側アドレスデコーダ６ｂ、メモリ駆動用シフトレジスタ７ｂとから構成されている。
【００１６】
Ｈ側アドレスデコーダ５ｂ、入力データ取り込み（出力）回路４ｂ、Ｖ側アドレスデコーダ６ｂには、それぞれこの液晶表示装置の外部から供給される前記画素アドレス（Ｈ）、画素データ、画素アドレス（Ｖ）が入力されるようになっている。
さらに、メモリ駆動用シフトレジスタ７ｂは前記スタートパルスクロック信号の入力によって駆動されるようになっている。
【００１７】
そして、走査信号駆動回路および映像信号駆動回路のそれぞれには、この液晶表示装置の外部から電源供給制御回路９を介して電源が供給され、前段表示部ＡＲｆ側の走査信号駆動回路および映像信号駆動回路には電力供給スイッチ１０ｆを介して電源が供給され、後段表示部ＡＲｂ側の走査信号駆動回路および映像信号駆動回路には電力供給スイッチ１０ｂを介して電源が供給されるようになっている。
【００１８】
このように構成された液晶表示装置は、液晶表示部ＡＲにおいて、その全域にわたって表示できることはもちろんのこと、前段表示部ＡＲｆのみに表示したり、また、後段表示部ＡＲｂのみに表示したりできるようになっている。
【００１９】
このことから、たとえば携帯電話における液晶表示装置として利用する場合に、前段表示部ＡＲｆに日時、時刻、アンテナ感度等の情報（パネル一部表示で充分な情報）を映像させ、後段表示部ＡＲｂを駆動させないようにすることができる。
このため、後段表示部ＡＲｂの各ゲート信号線ＧＬに電力を供給しない構成とでき、低消費電力化の向上に有効となる。
【００２０】
《画素の構成》
図３は、画素の一実施例を示す平面図である。同図は特にドレイン信号線ＤＬの分離個所における画素を示し、該ドレイン信号線ＤＬと交差するゲート信号線ＧＬに対して上側の画素の一部と下側の画素の一部を示している。なお、図３のIV−IV線における断面図を図４に示している。
【００２１】
図３において、まず、透明基板ＳＵＢ１の上面に薄膜トランジスタＴＦＴの形成領域にｐｏｌｙ−Ｓｉからなる半導体層ＡＳが形成されている。
そして、この半導体層ＡＳをも被って透明基板ＳＵＢ１の表面にたとえばＳｉＯ2からなる第１の絶縁膜ＧＩが形成されている。
【００２２】
この第１の絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域にあってはそのゲート絶縁膜として、また、後述の容量素子Ｃｓｔｇの形成領域にあってはその誘電体膜として機能する。
絶縁膜ＧＩの表面には図中ｘ方向に延在するようにしてゲート信号線ＧＬが形成されている。このゲート信号線ＧＬはその一部が画素領域内に延在されて前記半導体層ＡＳを股がるようにして形成され、これにより薄膜トランジスタＴＦＴのゲート電極ＧＴが形成されている。
【００２３】
また、ゲート信号線ＧＬの形成の際に同時にストレージ線ＳＬが形成され、このストレージ線ＳＬは該ゲート信号線ＧＬとほぼ平行に配置されるとともに、該ゲート信号線ＧＬとの間に比較的面積の大きな延在部が形成されている。
ストレージ線ＳＬの前記延在部は容量素子Ｃｓｔｇの電極の一つを構成するようなっている。
そして、ゲート信号線ＧＬおよびストレージ線ＳＬをも被って透明基板ＳＵＢ１の表面には、たとえばＳｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
【００２４】
この第２の絶縁膜ＩＮはゲート信号線ＧＬに対する後述のドレイン信号線ＤＬの層間絶縁膜としての機能を、また、容量素子Ｃｓｔｇの形成領域にあってはその誘電体膜として機能する。
また、この第２の絶縁膜ＩＮはその下層の第１の絶縁膜ＧＩにまで貫通するコンタクト孔ＣＨ１、ＣＨ２が形成され、それぞれ薄膜トランジスタＴＦＴのドレイン領域、ソース領域の一部が露出されるようになっている。
そして、この第２の絶縁膜ＩＮの上面は、図中ｙ方向に延在するドレイン信号線ＤＬが形成され、また、このドレイン信号線ＤＬと同時に形成されるソース電極ＳＤ２とが形成されている。
【００２５】
ドレイン信号線ＤＬは前記コンタクト孔ＣＨ１上を走行するようにして形成され、これにより、このコンタクト孔ＣＨ１部のドレイン信号線ＤＬは薄膜トランジスタＴＦＴのドレイン電極ＳＤ１を兼ねた構成となっている。
また、このドレイン信号線ＤＬは、ゲート信号線ＧＬ上で分離され、一方の側のドレイン信号線ＤＬの分離端部と他方の側のドレイン信号線ＤＬの分離端部はいずれも該ゲート信号線ＧＬに重畳されている。
このようにした理由は、外来光（バックライト等の）による光漏れをゲート信号線ＧＬによって防止した構成となっている。換言すれば、ドレイン信号線ＤＬの切断部をゲート信号線ＧＬで遮光した構成となっている。
【００２６】
さらに、ソース電極ＳＤ２は前記コンタクト孔ＣＨ２を被うようにして形成されているとともに、一部のストレージ線ＳＬおよびその延在部と重ね合わされるようにして形成される延在部を備えている。
このソース電極ＳＤ２の延在部は容量素子Ｃｓｔｇの一つの電極をするようになっている。
【００２７】
そして、ドレイン信号線ＤＬおよびソース電極ＳＤ２をも被って透明基板ＳＵＢの表面にはたとえばＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されている。この第３の絶縁膜ＰＳＶは薄膜トランジスタＴＦＴへの液晶の直接の接触を回避する保護膜としての機能を有する。
また、この第３の絶縁膜ＰＳＶには、ソース電極ＳＤ２の延在部の一部を露出させるためのコンタクト孔ＣＨ３が形成されている。
そして、この第３の絶縁膜ＰＳＶの上面には、コンタクト孔ＣＨ３をも被ってたとえばＩＴＯ（Indium-Tin-Oxide）からなる画素電極ＰＸが形成されている。
【００２８】
《メモリの構成》
図５は、図１に示す前記メモリの１ｂｉｔに相当する部分の平面図である。また、図６は図５のVI−VI線における断面図である。
また、この部分におけるメモリはいわゆるダイナミックメモリと称されるもので、その等価回路は図７に示している。図５に示す構成はその幾何学的配置において図７とほぼ対応している。
図５に示すメモリの形成は前記画素の形成と並行してなされるようになっている。
【００２９】
図５に示すように、まず、透明基板ＳＵＢ１の表面には、ｐｏｌｙ−Ｓｉからなる半導体層ＡＳ1と半導体層ＡＳ2が形成されている。このうち半導体層ＡＳ1は薄膜トランジスタＴＦＴ1を構成するための半導体層となり、半導体層ＡＳ2は薄膜トランジスタＴＦＴ2および薄膜トランジスタＴＦＴ3を構成するための半導体層となる。これら半導体層ＡＳ1、ＡＳ2は液晶表示部ＡＲにおける薄膜トランジスタＴＦＴの半導体層ＡＳの形成と同時に形成されるようになっている。
【００３０】
そして、この半導体層ＡＳ1、ＡＳ2をも被って透明基板ＳＵＢの上面にはＳｉＯ2からなる第１の絶縁膜ＧＩが形成されている。この第１の絶縁膜ＧＩは薄膜トランジスタＴＦＴ1ないしＴＦＴ3のゲート絶縁膜としての機能を有する。
【００３１】
この第１の絶縁膜ＧＩの上面には、図中ｘ方向に延在するゲート配線層Ｇｌとリフレッシュ配線層Ｒｌとが形成されている。これらゲート配線層Ｇｌ、リフレッシュ配線層Ｒｌは液晶表示部ＡＲにおけるゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【００３２】
この場合、ゲート配線層Ｇｌは前記半導体層ＡＳ1の一部を横切るようにして形成されて薄膜トランジスタＴＦＴ1のゲート電極を構成し、リフレッシュ配線層Ｒｌは前記半導体層ＡＳ2の一部を横切るようにして形成されて薄膜トランジタＴＦＴ3のゲート電極を構成するようになっている。
これらゲート配線層Ｇｌおよびリフレッシュ配線層Ｒｌをも被って透明基板ＳＵＢの上面にはＳｉＯ2からなる第２の絶縁膜ＩＮが形成されている。
【００３３】
この第２の絶縁膜ＩＮはゲート配線層Ｇｌおよびリフレッシュ配線層Ｒｌの後述のドレイン配線層Ｄｌに対する層間絶縁膜としての機能を有する。
また、第２の絶縁膜ＩＮは薄膜トランジスタＴＦＴ1のドレイン領域およびソース領域、薄膜トランジスタＴＦＴ2のソース領域、薄膜トランジスタＴＦＴ3のドレイン領域およびソース領域、リフレッシュ配線層Ｒｌの一部さらにゲート電極ＧＴ３の一部を露出させるコンタクト孔ＣＨ４、ＣＨ５、ＣＨ６、ＣＨ７、ＣＨ８、ＣＨ９が形成されている。
【００３４】
第２の絶縁膜ＩＮの上面には、図中ｙ方向に延在するドレイン配線層Ｄｌが形成され、このドレイン配線層Ｄｌは薄膜トラジスタＴＦＴ1のドレイン領域、薄膜トランジスタＴＦＴ3のドレイン領域と接続されている。このドレイン配線層Ｄｌは液晶表示部ＡＲにおけるドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００３５】
また、この際に、ゲート配線層Ｇｌと同時に形成されるゲート電極ＧＴ３が薄膜トランジスタＴＦＴ2の半導体層ＡＳ2を横切るようにして形成され、このゲート電極ＧＴ３は薄膜トランジスタＴＦＴ1のソース領域と接続されている。また、やはり、ドレイン配線層Ｄｌと同時に形成される導電層Ｃｌが薄膜トランジスタＴＦＴ2のソース領域とリフレッシュ配線層Ｒｌとの接続を図るようにして形成されている。
【００３６】
ドレイン配線層Ｄｌ、ゲート電極ＧＴ３、導電層Ｃｌをも被って透明基板ＳＵＢの上面はＳｉＯ2からなる第３の絶縁膜ＰＳＶが形成されている。この第３の絶縁膜は薄膜トランジスタＴＦＴ1ないしＴＦＴ3を保護するための保護膜としての機能を有する。
【００３７】
そして、この第３の絶縁膜ＰＳＶの上面には、ＩＴＯ（Indium-Tin-Oxide）膜からなる導電層ＣＬが形成されている。この導電層ＣＬは液晶表示部ＡＲにおける画素電極ＰＸの形成の際に同時に形成されるようになっている。
【００３８】
この導電層ＣＬは、この実施例では薄膜トランジスタＴＦＴ2のゲート領域を被うようにして形成されている。しかし、これに限定されることはなく、他の薄膜トランジスタＴＦＴ１1、ＴＦＴ3の各ゲート領域を被うようにして形成されていてもよい。
なお、この導電層ＣＬはグランド（ground）あるいは電源等のように固定された電位に保持されるようになっている。
【００３９】
このように、構成されたメモリは、その蓄積容量を増大させることができ、各薄膜トランジスタＴＦＴ1ないしＴＦＴ3に生じるリーク電流に対し、メモリ保持の時間マージンがとれる効果を奏するようになる。
【００４０】
《メモリの動作説明》
図８（ａ）は、上記ダイナミックメモリの動作を示す図で、（１）データ線（ドレイン配線層）をグランド（ＧＮＤ）にリセット、（２）データのリード動作、（３）データの再書込み、（４）新しいデータの書込みをそれぞれ電流の流れ等によって示している。
また、図８（ｂ）は、各信号のタイミングチャートを示している。
【００４１】
《液晶表示パネル》
図９は、透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２を外囲器とする液晶表示パネルＰＮＬと、この液晶表示パネルの背面（観察者に対して）に配置されるバックライトＢＬとの配置関係を示した図である。
透明基板ＳＵＢ１の液晶側と反対側の面には偏光膜ＰＯＬ２が形成され、透明基板ＳＵＢ２の液晶側と反対側の面には偏光膜ＰＯＬ１が形成され、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定は液晶を封止する機能を兼ね備えるシール剤ＳＬによってなされている。
【００４２】
バックライトＢＬからの光は、液晶表示パネルＰＮＬの液晶表示部ＡＲにおける各画素の光透過率が制御された液晶ＬＣを通して観察者へ照射されるようになっている。
そして、この場合、透明基板ＳＵＢ１のバックライトＢＬ側の面において遮光膜ＢＴが形成され、この遮光膜ＢＴは少なくとも図１に示したＨ側アドレスデコーダ、入力データ取り込み（出力）回路、メモリのそれぞれにバックライトＢＬからの光が照射されるのを防止している。
しかし、この遮光膜ＢＴは液晶表示部ＡＲ（画素の集合からなる領域）のみを開口させるようにして、その周辺の全域に形成するようにしてもよいことはいうまでもない。
【００４３】
このように構成した液晶表示パネルＰＮＬは、ダイナミックメモリを構成する各薄膜トランジスタＴＦＴ1ないしＴＦＴ3にバックライトＢＬからの光の照射が防止されることから、その誤動作の発生を回避できる効果を奏するようになる。ダイナミックメモリの場合、光の照射による半導体中に発生するフォトンに起因する悪影響は極めて大きいからである。
【００４４】
なお、この実施例では、バックライトＢＬと対向する透明基板ＳＵＢ１の液晶側の面においてダイナミックメモリ等の回路が形成されたものである。しかし、これらの回路は他方の透明基板ＳＵＢ２側に形成されたものであってもよいことはいうまでもない。
この場合にあっても、該ダイナミックメモリへの外来光の照射を防止できるからである。
なお、遮光膜ＢＴとしては、たとえば黒色のビニール等であってもよい。
《液晶表示パネルの駆動方法》
図１０は、液晶表示パネルＰＮＬの駆動方法、特に、画素駆動用シフトレジスタ１ｆ、１ｂの駆動方法およびそれにともなう映像信号駆動回路からの映像信号の送出の方法を示した図である。
上述したように、本実施例による液晶表示装置は、その液晶表示部ＡＲが前段表示部ＡＲｆと後段表示部ＡＲｂに区分けされ、それぞれ別個の画素駆動用シフトレジスタ１ｆ、１ｂによってゲート信号線ＧＬに走査信号を供給している。
そして、その駆動の一実施例として、前段表示部ＡＲｆと後段表示部ＡＲｂの境界側に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれそれから遠ざかる方向へ沿って各ゲート信号線ＧＬに走査信号を供給している。
【００４５】
また、他の実施例として、これとは逆に、前段表示部ＡＲｆと後段表示部ＡＲｂの境界に遠のく側に存在する前段表示部ＡＲｆ側のゲート信号線ＧＬと後段表示部ＡＲｂ側のゲート信号線ＧＬとから、それぞれそれから前記境界の近づく方向へ沿って各ゲート信号線ＧＬに走査信号を供給するようにしてもよい。
このように構成した場合、前段表示部ＡＲｆと後段表示部ＡＲｂの境界における表示を極めて自然にすることができる効果を奏する。すなわち、前段表示部ＡＲｆの前記境界側の画素と後段表示部ＡＲｂの該境界側の画素とにおいて、それらの駆動の時間差が少なく、たとえば一方の画素においてリークが大きくなっているというような不都合が生じることがなくなるからである。
【図面の簡単な説明】
【００４６】
【図１】本発明による液晶表示装置の一実施例を示す全体等価回路図である。
【図２】本発明による液晶表示装置の映像信号駆動回路の一実施例を示す等価回路図である。
【図３】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】本発明による液晶表示装置のダイナミックメモリ（１ｂｉｔ）の一実施例を示す平面図である。
【図６】図５のVI−VI線における断面図である。
【図７】本発明による液晶表示装置のダイナミックメモリの一実施例を示す等価回路図である。
【図８】本発明による液晶表示装置のダイナミックメモリの動作説明図である。
【図９】本発明による液晶表示パネルの一実施例を示す断面図である。
【図１０】本発明による液晶表示駆動方法の一実施例を示す説明図である。
【符号の説明】
【００４７】
ＳＵＢ…基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＰＸ…画素電極、ＡＲ…液晶表示部、ＡＲｆ…前段表示部、ＡＲｂ…後段表示部、ＣＬ…導電膜、ＢＴ…遮光膜。
【図１】
2006065323.tif 000003
【図２】
2006065323.tif 000004
【図３】
2006065323.tif 000005
【図４】
2006065323.tif 000006
【図５】
2006065323.tif 000007
【図６】
2006065323.tif 000008
【図７】
2006065323.tif 000009
【図８】
2006065323.tif 000010
【図９】
2006065323.tif 000011
【図１０】
2006065323.tif 000012