(57)【要約】【課題】  ｐｎ接合部を有する半導体装置の製造工程途中段階において、ｐｎ接合部のリーク特性分布を評価することを可能にして、製造プロセス条件決定に迅速にフィードバック可能とする技術を提供することにある。【解決手段】  製造工程途中のウエハに対して、ｐｎ接合が逆バイアスになる条件で、所定の間隔でプラグが露出したウエハ表面に複数回電子ビームを照射し、プラグ表面の帯電電位をモニタしながら電子ビーム照射条件を変え、帯電が所望の範囲内となる照射条件で回路パターンの二次電子信号を取得しリーク特性を評価する。ｐｎ接合は間欠時間内にリーク電流の大小に応じ帯電電位が緩和するので、電位コントラスト像の輝度信号からリーク特性を評価する。帯電電位を測定して所望の範囲内とすることにより、評価結果が実動作時の状態を反映したものになり精度が向上する。【選択図】  図１５
2006040991.tif 000002
【特許請求の範囲】
【請求項１】
ｐｎ接合を有する半導体装置の製造途中のウエハ表面に一次荷電粒子ビームを照射し、
前記一次荷電粒子ビームの照射により前記ウエハに形成されたｐｎ接合に接続された導電体から二次的に発生する電子信号を検出し、
検出された前記電子信号を画像化して、前記導電体の帯電電位を測定し、
前記導電体の帯電電位が所望の範囲になる前記一次荷電粒子ビームの照射条件を決定し、
前記一次荷電粒子ビームの照射条件において前記画像を取得して、電位コントラスト信号を抽出し、
前記電位コントラスト信号から前記半導体装置を構成するｐｎ接合の電気的特性を取得することを特徴とする半導体装置の評価方法。
【請求項２】
電極引き出しプラグと前記プラグ下部にｐｎ接合が形成された半導体装置の製造途中のウエハ表面に一次荷電粒子ビームを照射する工程と、
前記一次荷電粒子ビームの照射により前記ウエハ表面から二次的に発生する電子信号を検出する工程と、
検出された前記電子信号を画像化して、前記プラグ表面の帯電電位を測定する工程と、
前記測定した帯電電位が所望の範囲内であるか否かを判定する工程と、
前記一次荷電粒子ビームの照射条件を変えて前記帯電電位を変化させる工程と、
前記帯電電位が所望の範囲内となる前記一次荷電粒子ビームの照射条件において前記画像を取得する工程と、
前記画像の情報から電位コントラスト信号を抽出する工程と、
前記電位コントラスト信号から半導体装置を構成するｐｎ接合等の電気的特性を取得する工程とを有することを特徴とする半導体装置の評価方法。
【請求項３】
前記半導体装置の製造途中のウエハ表面に一次荷電粒子ビームを所定の間隔で複数回照射することを特徴とする請求項１または２に記載の半導体装置の評価方法。
【請求項４】
前記一次荷電粒子ビームが、電子ビームまたはＦＩＢ(Focused Ion Beam)であることを特徴とする請求項１乃至請求項３のいずれかの請求項に記載の半導体装置の評価方法。
【請求項５】
前記ｐｎ接合に接続された導電体が、下層にｐｎ接合を有する電極引き出しプラグであることを特徴とする請求項１に記載の半導体装置の評価方法。
【請求項６】
前記導電体表面の帯電電位における前記所望の範囲は、前記半導体装置を構成するｐｎ接合等の電気的特性が、前記半導体装置の実動作状態の前記電気的特性と比較してほぼ同一、あるいは前記帯電電位に対して線形性を有するような前記帯電電位の前記所望の範囲であることを特徴とする請求項１に記載の半導体装置の評価方法。
【請求項７】
前記画像取得工程において、前記ウエハの前記電極引き出しプラグ部のみでなく、２種類の校正用サンプルに前記一次荷電粒子ビームを照射して前記画像を取得し、前記電極引き出しプラグ部における画像信号の数値を校正する工程を含んで構成したことを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項８】
前記画像取得工程において、前記ウエハの前記電極引き出しプラグ部のみでなく、前記ウエハの基板と導通の取れた箇所、および基板と非導通な箇所においても前記一次荷電粒子ビームを照射して前記画像を取得し、前記電極引き出しプラグ部における画像信号の数値を校正する工程を含んで構成したことを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項９】
前記評価を行うウエハにおいて、前記評価を行う電極引き出しプラグの他に、プラグが半導体基板とオーミックに導通がとれた箇所と、および半導体基板に非導通になっている部分にプラグが形成されている箇所を有してあらかじめ作りこまれた前記半導体装置に、前記一次荷電粒子ビームを照射して前記画像を取得し、前記評価を行う電極引き出しプラグにおける画像信号の数値を校正する工程を含んで構成したことを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項１０】
下層にｐｎ接合を有する電極引き出しプラグの他に、プラグが半導体基板とオーミックに導通がとれた箇所と、およびプラグが半導体基板に非導通になっている部分に形成されている箇所を有してあらかじめ作りこまれたことを特徴とする半導体装置。
【請求項１１】
前記電位コントラスト信号と前記帯電電位から、前記半導体装置を構成するｐｎ接合等のリーク電流を取得する工程を含むことを特徴とする請求項１または請求項２に記載の半導体装置の評価方法。
【請求項１２】
前記電位コントラスト信号を抽出する工程において、複数の前記電極引き出しプラグ部から前記電位コントラスト信号を抽出し、前記抽出結果のヒストグラムを算出することを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項１３】
前記プラグの下に形成したｐｎ接合に対し、前記一次荷電粒子ビームが前記半導体装置に照射して前記接合部分に逆バイアス電位状態を形成することを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項１４】
前記電子信号を画像化する工程が、前記一次荷電粒子ビームを前記ウエハ表面に複数回照射して発生させる前記電子信号のうち、所望の回数における電子信号に所望の重み付けを行って加算する工程であることを特徴とする請求項２に記載の半導体装置の評価方法。
【請求項１５】
電極引き出しプラグと前記プラグ下部にｐｎ接合が形成された半導体装置の製造途中のウエハ表面に一次荷電粒子ビームを所定の間隔で複数回照射する工程と、
前記一次荷電粒子ビームの照射により前記ウエハ表面から二次的に発生する電子信号を検出する工程と、
検出された前記電子信号を画像化して、前記プラグ表面の帯電電位を測定する工程と、
前記測定した帯電電位が所望の範囲内であるか否かを判定する工程と、
前記一次荷電粒子ビームの照射条件を変えて前記帯電電位を変化させる工程と、
前記帯電電位が所望の範囲内となる前記一次荷電粒子ビームの照射条件において前記画像を取得する工程と、
前記画像の情報から前記プラグ表面の電位コントラスト信号を抽出する工程と、
前記電位コントラスト信号から前記ｐｎ接合の電気的特性を取得する工程と、
前記電気的特性の結果に基き、半導体装置の製造条件を変更する工程を有してなることを特徴とする半導体装置の製造方法。
【請求項１６】
第１導電型の半導体基板に、第２導電型不純物をイオン打ち込みして第２導電型ディープウエル領域を形成し、
前記第２導電型ディープウエル領域内へ、第１導電型不純物をイオン打ち込みして第１導電型ウエルを形成し、
前記第１導電型ウエル領域上に、ゲート絶縁膜、及びゲート電極を形成し、
前記ゲート電極の両側の前記第１導電型ウエル領域に第２導電型不純物をイオン打ち込みして第２導電型半導体領域を形成して、ｐｎ接合を構成し、
前記第２導電型半導体領域上に接続プラグを形成し、
前記接続プラグ表面に、一次荷電粒子ビームを照射して、前記接続プラグに電荷を蓄積し、
前記接続プラグ表面から二次的に発生する電子信号を検出して、画像化し、
前記画像上の電位コントラスト信号から、前記ｐｎ接合の電気的特性を取得し、及び前記電気的特性の結果に基き、半導体装置の製造条件を変更することを特徴とする半導体装置の製造方法。
【請求項１７】
前記半導体基板の複数の位置で、複数のｐｎ接合の電気的特性分布を評価して、電気的特性分布の面内ばらつきを取得し、プロセス装置の調節条件を変更することを特徴とする請求項１６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐｎ接合部を有する半導体装置の電気的特性評価技術に係り、特に、半導体装置の製造工程途中段階において、半導体ウエハに形成されたｐｎ接合部などの電気的特性を、非破壊、非接触に評価する技術に関する。
【背景技術】
【０００２】
従来の半導体装置には、ｐｎ接合が作りこまれている。通常、ｐｎ接合は接合リークの少ない条件で製造されているが、ごく稀に製造工程中に導入された欠陥によりリークの多いｐｎ接合が作りこまれてしまう。このようなリークの多いｐｎ接合が製造されると、例えば、メモリ製品の場合には書き込んだデータが消えてしまう。このようなリークの多いｐｎ接合をリーク不良またはリフレッシュ不良、リテンション不良等と呼んでいる。
【０００３】
このような接合リーク不良を評価する方法として、完成した製品に電気テストを施し、電気特性をプローブにより直接評価する方法が知られている（以下、この手法を単に電気テストと呼ぶ）。しかし、この手法では、製造初期の段階、すなわち接合形成のためのイオン打ち込みや熱処理の段階でリーク不良が発生していても、完成して電気テストを実施するまでリーク不良の有無を検知することができない。
【０００４】
一方、工程途中の段階で電子ビームを用いてウエハの電気特性を評価する方法も知られている。たとえば特許文献１には、基板吸収電流を計測することによりリーク不良の有無を評価する方法について記載されている。しかし、基板電流は微弱であるため、電子ビームの走査速度を遅くしてスキャンして信号を蓄積する必要があり、高速に広範囲の領域について評価することはできない。また、接合リーク不良を検出する方法については記載がない。
【０００５】
また、たとえば特許文献２、特許文献３および特許文献４においても、電位コントラスト像を利用して半導体回路の電気的欠陥を検査する方法が記載されている。電位コントラスト像とは、電子ビームを照射してウエハを帯電させた状態で、ウエハから発生する二次電子等を検出して画像化したものであり、パターンの帯電状態を反映した画像である。特許文献２および特許文献３には、電位コントラスト像からｐｎ接合の接続状態のオープン／ショート欠陥を検出する技術が開示されている。また、たとえば特許文献５には、ｐ拡散層、ｎ拡散層上部に形成されたコンタクトホールの電気的接続性を電位コントラスト像から求められることが開示されている。しかし、これらの従来技術においても、接合部におけるリーク不良を検出する方法については記載がない。
【０００６】
これに対して、高速に広範囲の領域で接合部のリーク特性を測定する技術として、たとえば特許文献６および特許文献７が知られている。これらはウエハ表面に電子ビームを複数回照射してｐｎ接合部に逆バイアス状態を形成し、リーク電流の違いによって発生する帯電状態の違いを顕在化し、電位コントラスト像を取得してリーク特性のばらつきを評価する技術である。
【特許文献１】特開平６−３２６１６５号公報
【特許文献２】特開平４−１５１８４６号公報
【特許文献３】特開平１１−１２１５６１号公報
【特許文献４】特開平１１−８２７８号公報
【特許文献５】特開２０００−２０８５７９号公報
【特許文献６】特開２００２−９１２１号公報
【特許文献７】特開２００３−１２４２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来技術に記載したように、半導体装置で発生したリーク不良、特に接合リークについては、前工程で完成したチップを電気的に検査する方法（電気テスト）が一般的であるが、接合形成のためのイオン打ち込みや熱処理の工程は、製造工程の初期の段階であるため、この段階で不良が発生しても該ウエハが完成して電気テストを実施するまで検知することができず、不良発生から対策実施まで時間を要していた。また、半導体の開発段階では、各プロセスで微細パターン形成上の不良が発生しやすい。このような不良が発生すると、リーク不良は電気テストにおいても検知することが不可能となる。すなわち、従来は微細パターン形成プロセスの開発を終了し、この加工プロセスで不良が発生しなくなってから、完成後のウエハを用いて製造初期の段階の不良が検知されるため、対策に数ヶ月レベルの膨大な時間を費やし、半導体開発期間を遅らせる要因となっていた。
【０００８】
また、電子ビームをトランジスタに照射し、吸収電流によりリーク量を計測する検査方法では、吸収電流量が微弱であるために、１箇所測定するのに膨大な時間を要してしまい、ウエハの中の広い領域に対して実用的な時間でリーク特性を評価するには不適切であるという問題があった。
【０００９】
また、電子ビームを工程途中のウエハに照射して、電位コントラストから半導体デバイスの電気特性を検査する技術においても、接合リークの不良検査はできないという問題があった。
【００１０】
さらにまた、ウエハに電子ビームを複数回間欠的に照射してｐｎ接合に逆バイアス電位を印加した状態にして接合部のリーク特性のばらつきを顕在化させ、リーク特性を反映させた二次電子画像を取得するリーク特性評価技術においては、電子ビームを照射したときにｐｎ接合部に発生する帯電状態が未知であった。そのため、たとえば半導体製品の実動作条件と比較して印加電圧が大きくなる場合には、リーク特性評価が実動作時の状態を反映しなくなるという問題があった。また、工程途中において完成後の電気テストと同等の評価を行うには、電子ビームによる評価結果を接合のリーク電流の絶対値に精度よく換算することが必要である。しかし、このリーク電流への変換手法についても、従来技術では精度を確保するための技術が開示されていなかった。また、機差のある複数の装置で様々なサンプルを測定した場合に、数値結果の定量性を確保して相互比較するための技術は開示されていない。
【００１１】
したがって、従来技術では、電気テストで得られる接合のリーク特性のばらつきや変動を半導体製造ラインにおいて工程途中で正確に実用的な速さで測定することは不可能であった。
【００１２】
本発明の目的は、前記問題点を解決し、半導体装置製造の前工程途中段階のウエハにおいて半導体を形成するｐｎ接合などのリーク特性を早期に正確に実用的な速さで非接触に測定することを可能にし、リーク電流の大きさや分布、リーク電流とリーク発生箇所の関係等を明らかにし、問題点を工程途中で把握し、製造プロセスにいち早く対策処理を講ずることを可能にする半導体装置のリーク特性評価技術を提供することにある。また、非接触で高速に工程途中のウエハを検査する方法を提供することにより、製造初期の段階でリーク不良の分布やリーク電流を把握し、該試料および製造プロセスの歩留まり予測を立てる技術を提供することにある。
【００１３】
さらに、これらの技術を早期に多種・多工程の半導体装置その他の微細パターンに適用することにより、接合形成プロセスの最適化およびプロセス管理を実施でき、その結果を製造条件に反映し、半導体装置の信頼性を高めるとともに不良率を低減するのに寄与するリーク特性の評価方法および装置、半導体の製造方法を供与することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
すなわち、本発明は、前記課題を解決するために、半導体デバイス中のｐｎ接合に実動作時に印加される逆バイアス電圧と同程度、あるいは実動作時と比較してリーク特性が線形性を保持して予測可能となる範囲の印加電圧、すなわち加速試験が成立する範囲を設定し、ウエハのプラグ表面の帯電電位を測定して設定範囲内の電圧になっているか否かをモニタし、その結果をもとにして所望の電圧範囲になるように荷電粒子ビームの照射条件を変化させるようフィードバックをかけ、所望の電圧範囲になることを確認してウエハの接合リーク特性評価を行い、結果を取得するものである。特性評価においては、ｐｎ接合形成後のウエハから得られる電位コントラスト信号の信号強度がｐｎ接合の逆バイアス電流に基因して変化することに着目し、電位コントラスト信号から逆バイアス電流を特定する手法を用いる。すなわち、工程途中段階においてｐｎ接合が形成されたウエハ表面に対して、接合が逆バイアスになる条件で、所定の時間間隔で複数回荷電粒子ビームを照射し、発生した二次電子信号を検出して画像化しモニタすることによりｐｎ接合の逆バイアス帯電電位の緩和時間特性を評価する。その結果、ｐｎ接合は間欠時間内に逆バイアス電流の大小に応じ帯電電位が緩和するので、画像情報から二次電子信号量に相関のある輝度信号、即ち電位コントラスト信号から逆バイアス電流を特定できる。また、評価データの校正用に、評価と同一の電子ビーム照射条件で、ウエハを載せたホルダ部と完全に導通の取れたサンプルと完全に非導通なサンプルの二次電子画像を取得し、参照データとして保持する。
【００１７】
さらに、本発明は、デバイス製造プロセスにおける製造条件をパラメータとして変更し、プロセス条件の最適化を工程途中において行うものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
すなわち、上記手段による代表的な発明の効果は、ｐｎ接合部を有する半導体装置の製造工程途中段階において、ウエハ上に形成されたｐｎ接合部の電気的特性を、実動作時と同等の条件下で評価することが可能となることである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
【００２１】
（実施の形態１）
本実施の形態は、製造工程途中の半導体デバイスが作り込まれたウエハにおいて、デバイスに接続されたプラグの表面の帯電状態をモニタしながら逆バイアス電流特性（リーク特性）を評価するリーク特性評価手法および評価装置である。
【００２２】
まず、本実施の形態における半導体装置のリーク特性評価手法の流れを概略説明する。手法の流れを図１に示す。ウエハを半導体製造装置へインプットして工程１からプロセスを開始し、ｐｎ接合を形成する工程が完了し、プラグが露出した状態のウエハを抜き取り、本評価２００を開始する。まず、ステップ１（２０１）として、このｐｎ接合形成後のウエハを評価装置へロード（搬入）し、ステップ２（２０２）としてプラグ部の表面の所望の帯電電位範囲を設定する。この所望の値の決め方については後述する。次に、ステップ３（２０３）として評価装置内部の電子ビームの照射条件を第一の照射条件に設定し、ステップ４（２０４）としてウエハへ電子ビームを照射してプラグ表面において発生する帯電状態をモニタする。モニタした結果が所望の帯電状態の範囲内か否かをステップ５（２０５）として判定する。範囲内であれば、ステップ７（２０７）として電子ビームの照射条件をそのまま固定し、ステップ８（２０８）のリーク特性評価を開始する。所望の範囲に入っていない場合は、ステップ６（２０６）として電子ビームの照射条件を変化させてステップ４（２０４）へ戻り、再度帯電状態をモニタする。このステップ４〜６のモニタ処理とフィードバック処理を繰り返して行い、帯電状態が所望の範囲内になることを確認したあと、ステップ７（２０７）で電子ビーム照射条件を固定してステップ８（２０８）のリーク特性評価に進む。リーク特性評価では、評価したい場所に対して電子ビームを複数回照射して二次電子を発生させ、画像を形成する。画像の濃淡を示すコントラスト信号を抽出して、ウエハの電子ビーム照射場所におけるリーク特性としてデータを取得する。さらに、ステップ９（２０９）として、特性評価のときと同一の条件で、２種類のコントラスト校正用サンプルへビームを当てて二次電子信号を取得する。２つの校正用サンプルは、たとえば、ウエハを載せる試料台に対して導通の取れたサンプル、および非導通なサンプルとする。そして、ステップ１０（２１０）で、参照信号を用いてリーク特性評価結果を校正する。さらに、ステップ１１（２１１）として、ステップ４（２０４）で取得したプラグ表面の帯電電位の結果を用い、評価結果を、半導体装置の通常動作する電圧状態におけるリーク特性に換算する。そして、ステップ１２（２１２）として半導体装置の通常動作時におけるリーク特性の絶対値を取得する。この一連の動作により、半導体装置の接合リーク特性を工程途中で評価することを可能にした。
【００２３】
本実施の形態における半導体装置の評価装置の構成を図２に示す。半導体装置の評価装置（検査装置）１は、電子ビーム照射系（電子光学系）２、ステージ機構系（ステージ系）３、ウエハ搬送系４、真空排気系５、光学顕微鏡６、制御系７、操作部８より構成している。
【００２４】
電子ビーム照射系２は、電子銃９、コンデンサレンズ１０、対物レンズ１１、検出系（検出器）１２、ブランキング制御電極１３、偏向器１４、ウエハ高さ検出器（高さセンサ）１５、帯電制御用電極１１１等により構成している。
【００２５】
ステージ機構系３は、ＸＹステージ１６およびウエハを載置するためのホルダ１７（試料台）、ホルダ１７およびウエハ１８に負の電圧を印加するためのリターディング電源１９より構成している。ＸＹステージ１６には、レーザ測長による位置検出器を取り付けている。なお、ホルダの端部には校正用の標準試料片、およびＳｉベアウエハ片を貼り付けてある。
【００２６】
ウエハ搬送系４は、カセット載置部２０とウエハローダ２１より構成しており、ウエハホルダ１７はウエハ１８を載置した状態でローダ２１とＸＹステージ１６を行き来するようになっている。
【００２７】
制御系７は、信号検出系制御部２２、ブランキング制御部２３、ビーム偏向補正制御部（ビーム偏向制御部）２４、電子光学系制御部２５、ウエハ高さセンサ検出系（高さ検出系）２６、機構・ステージ制御部（ステージ制御部）２７より構成している。
【００２８】
操作部８は、信号処理手段として、操作画面および操作部２８、画像処理部２９、画像・検査データ保存部（データ保持部）３０、外部サーバ３１からのデータ授受を行うデータ入力部３２、データ変換部３３より構成している。
【００２９】
電子ビーム照射系２の拡大図を図３に示す。一次電子ビーム３４は、ブランキング制御電極１３によって、ウエハ１８に照射するタイミングを制御し、かつウエハ１８に照射する際には偏向器１４によって走査スピードおよび走査領域３５を制御し、走査のスピードに応じて検出器１２において信号を検出する。
【００３０】
図４に試料であるウエハ近傍および検出系周辺の電極の配置を示す。試料となるウエハ１８の上方には、帯電制御電極１１１と接地状態の電極（グランド電極）１１２とが設置してあり、試料ウエハ１８と対向している。試料となるウエハ１８は、試料ホルダ（試料台）１７に載置されていて、両者は導通の取れた状態にしてある。ウエハ１８とホルダ１７には前述のようにリターディング電源１９が接続してあり、帯電制御電極１１１にも任意の電位を印加可能な電源１１３を接続している。これにより、電子ビームを照射するウエハ１８、およびウエハ１８を載せたホルダ１７と帯電制御電極１１１、グランド電極１１２とでウエハ上に所望の電位分布を発生させ、一次電子ビームのエネルギーとウエハ近傍の電位勾配を所定の条件に調節することが可能な構成となっている。
【００３１】
検出系１２は、検出器１０１、検出器１０１の前面に設置したエネルギーフィルタ１０２で構成しており、フィルタ１０２はさらにフィルタ電極１０３、フィルタ電源制御器１０４、グランド電位の電極１０５ａ，ｂで構成している。フィルタ電源制御器１０４によって所望の電位を印加し、ウエハから発生した二次電子のうち一部の低エネルギー成分が通過するのを阻止するように動作させる構成としている。
【００３２】
以上の構成の装置を用い、半導体装置、特にＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）の逆バイアス電流（リーク電流）を評価する方法について説明する。
【００３３】
ＤＲＡＭは、１つのメモリセルが１つのＭＯＳＦＥＴと呼ばれるトランジスタと１つの電荷蓄積容量部（キャパシタ）から構成されており、キャパシタに電荷を蓄積させることで情報を記憶させる。キャパシタ部において、逆バイアス電位を印加することによって電荷を流出しない状態を保持して記憶を保存するために、キャパシタへのコンタクト用プラグの下層にｐｎ接合部を設けている。しかし、このｐｎ接合部には、逆バイアス時にも微小な電流（逆バイアス電流、リーク電流）が流れるので、一定の時間の後には電荷が減少する。そのため、ＤＲＡＭでは、電荷の減少が問題とならない程度の時間間隔において随時記憶保持動作を行っている。正常なプラグ部では、この記憶保持動作の時間間隔における電荷の減少量は許容範囲内であり、記憶した情報を保持し続けることが可能である。一方、著しく短い時間で電荷がリークしてしまう異常なｐｎ接合が存在すると、そのビットにおける情報は保持されない。したがって、各ビットにおいてｐｎ接合での逆バイアス電流（リーク電流）により電荷蓄積容量部の帯電が消失する時間、すなわち、データ保持時間はＤＲＡＭの性能を示す重要なデータとなる。そこで、ＤＲＡＭの品質管理のための一般的な手順として、ウエハ完成後に電気テストを行ってデータ保持時間を調べている。
【００３４】
データ保持時間の検査結果の一例として、あるテストサンプルにおいて測定したデータ保持時間の累積度数分布を図５に示す。図５は、横軸をデータ保持時間とし、縦軸を累積度数とした対数正規確率分布である。データ保持時間の分布には、平均的なリーク特性をもつ大多数のビットからなる主分布４３と、リーク電流が大きい少数の異常ビットすなわちリーク不良ビットからなる裾分布４２の２つの成分がある。この両者を正確に早期に把握することがＤＲＡＭの品質管理、および開発の短期間化に必要である。特に、裾分布４２の発生頻度とリーク量を早期に正確に把握し、プロセス条件にフィードバックして早期に対策することは短期間で良質の半導体製品を開発する上で非常に重要である。そこで、最終工程が完了するのを待たずに、工程途中で非破壊、非接触にリーク特性を評価する技術が本発明である。そのために、工程途中で電子ビームをウエハに当て、ｐｎ接合部に逆バイアス電位状態を形成し、得られる二次電子信号でリーク特性を取得する。以下、リーク特性の評価手法を詳述する。
【００３５】
図６に、ＤＲＡＭのｐｎ接合形成、プラグ埋め込み工程後のウエハに一次電子ビーム３４を照射した場合の作用の概念図を示す。試料の構造は、基板３６上に素子分離層３７が形成されており、この素子分離層３７により各トランジスタは分離されている。トランジスタ部には、プラグ３８を埋め込まれた穴パターンが存在し、プラグ３８は層間絶縁膜３９で囲われている構造となっている。そして、プラグ３８の下に、ｐｎ接合４０が形成されている。本実施の形態では、基板はｐ型基板を用い、プラグ埋め込み材料としてはｎ型イオンをドープしたポリシリコン膜を用いた。
【００３６】
このようなウエハに対し、前述のように、電子ビームを照射してｐｎ接合に逆バイアス電圧を印加する必要がある。そのため、例えば図６に示すように上部にｎ層、下部にｐ層の配置されたｐｎ接合部では、ウエハ表面に正の電位を印加する必要がある。そこで、まず、ウエハに一次電子ビーム３４を照射したときに発生する二次電子４１の放出効率δがδ＞１となるように一次電子ビーム３４の照射条件を設定した。二次電子放出効率とは、照射した電子ビームの電子数に対する二次電子数の比率である。二次電子放出効率δは一次電子ビームの照射エネルギーに依存するので、一例として本実施の形態ではδが１．１〜１．２程度になる５００ｅＶでビームを照射した。その結果、一次電子ビームを照射するとδ＞１なので照射電子数より多数の二次電子が放出され、プラグ３８の表面は正の電荷が過剰な状態になる。プラグ３８と基板３６の間にはｐｎ接合４０が存在し、ｐｎ接合４０に対して逆バイアス状態になるため、基板３６からプラグ３８への電子の供給は極めて少なく、プラグ３８は正に帯電する。
【００３７】
本実施の形態では、一次電子ビーム３４の照射エネルギーは次のような手法で調節する。まず、電子源出射直後に一次電子ビーム３４を数ｋｅＶ程度まで加速し、電子銃から対物レンズ上部まで高加速状態のままビームを引き出す。ウエハ近傍には図４に示すようにウエハ１８に対向させて接地状態の電極（グランド電極）１１２を設置してあり、ウエハ１８に接しているホルダには負の電位（リターディング電位）Ｖｒを印加してある。それにより、一次電子ビーム３４をウエハ近傍で急激に減速する電界を形成し、ビーム３４を減速させる。照射エネルギーを５００ｅＶにする場合には、一次電子ビーム３４の初期加速電位と試料１８のリターディング電位Ｖｒとの差が５００ｅＶになるようにＶｒを設定すればよい。
【００３８】
また、一次電子ビーム３４の照射エネルギーの他に、プラグ表面の帯電状態を所望の状態に調節するためのパラメータとして、ウエハ上の電位勾配を変化させる手法がある。ウエハ１８上には、図４のように、ウエハ１８とグランド電極１１２の間に帯電制御電極１１１が設置してあり、ウエハ１８、制御電極帯電、およびグランド電極１１２によってウエハ１８の近傍にある電位勾配の電界が形成されている。本実施の形態では、ウエハ１８と帯電制御電極１１１の間に帯電制御電極１１１が相対的に正電位になるように電位Ｖｃｃ（Ｖｃｃ＞Ｖｒ）を電源１９から印加し、ウエハ１８からの二次電子４１を加速して引き出す電界を形成する。このとき、加速電界の電位勾配を変化させると、ウエハ上の電位障壁の高さや電位状態が変化し、その結果、ウエハ表面の帯電電位が変化することが知られている。この帯電制御電極１１１の電位Ｖｃｃを変えて、試料１８の帯電電位を調節する。さらに、一次電子ビーム３４の電流量によっても、帯電が変化する。これらの条件を変えることによって、プラグ表面の帯電電位を所望の範囲に調整する。
【００３９】
このようにして形成した逆バイアス電位状態において、逆バイアス電流を評価するために、本実施の形態では電子ビームをサンプルに対し間欠的に複数回照射した。図７に、電子ビームを同一プラグに複数回照射した場合の帯電電位の緩和する様子を示す。縦軸はプラグ表面の帯電電位、横軸は時間を表している。図中に示すＡ，Ｂ，Ｃ，Ｄは逆バイアス電流（リーク電流）がＡ＞Ｂ＞Ｃ＞Ｄの関係にある。図中のＡに示すように、逆バイアス電流が大きい接合の場合には、間欠時間内に帯電は完全に緩和する。一方、図中のＢ，Ｃ，Ｄに示すように、逆バイアス電流が小さくなるに従い、帯電緩和時間は長くなり、完全に緩和しない状態で次の電子線照射が始まるので、複数回電子線を照射することで電位は上昇する。この結果、複数回電子ビームを照射する過程で、プラグ表面の帯電電位はＤ＞Ｃ＞Ｂ＞Ａの順で高くなる。
【００４０】
この帯電状態において、Ａ，Ｂ，Ｃ，Ｄから放出される二次電子信号量の変化を図８に示す。一般に、二次電子信号量と帯電状態、電位コントラストには次のような関係がある。ウエハ表面にビームを照射し、正に帯電させた箇所と帯電していない周囲との間に電位差が生じると、その電位差により、帯電箇所の上方に電位的鞍点が形成される。この鞍点が障壁となって、帯電箇所からの二次電子が一部ウエハ上に引き戻される現象が生じる。その結果、帯電量が大きい場所ほど二次電子が多く引き戻され、画像が暗くなる。このように、ウエハの帯電状態は二次電子信号に反映され、電位コントラストとして像が形成される。したがって、Ａのように逆バイアス電流が大きい場合には、帯電電位が低いため二次電子信号量は大きく、画像は明るくなる。Ｂ，Ｃ，Ｄと逆バイアス電流が小さくなるに従い、帯電電位が高くなり、二次電子信号量は小さく、画像は暗くなる。そこで、一個一個のプラグの二次電子信号量を抽出すると、各プラグのリーク特性を把握することが出来る。多数のプラグから同じ手法で二次電子信号量を取得して頻度分布をとれば、評価対象のＤＲＡＭのリーク特性の主分布や裾分布を把握することが容易に出来る。
【００４１】
さらに、ウエハに照射する入射ビーム電流量と接合部でのリーク電流、二次電子信号量の間には図９に示すような関係がある。入射電子ビーム電流は図中でＡ＞Ｂ＞Ｃの関係にある。ハッチングで示すように、リーク電流の特定の領域において、二次電子信号が大きく変化する領域、すなわち評価が可能な感度領域が存在する。この感度領域は、電子ビーム電流がＡ→Ｂ→Ｃと小さくなるとリーク電流の小さい領域にシフトする。この関係を利用し、所望のリーク電流レベルに感度領域を持つ電子ビーム電流を選択することにより、所望のレベルのリーク特性評価が可能になる。
【００４２】
ただし、この手法で得られるリーク特性には次のような技術課題がある。ＤＲＡＭは、製品となって稼動する際にはｐｎ接合部に対してある一定の逆バイアス電位Ｖ１を印加した状態となる。この実動作時の正常ビットにおける微小なリーク電流（逆バイアス電流）をＩＬ１とする。これに対し、本評価手法で電子ビームを照射して逆バイアス状態を作る場合、接合部には実動作時の印加電圧Ｖ１と異なる電位Ｖ２がかかる可能性がある。評価中に接合にかかる電圧Ｖ２がＶ１に比べて著しく大きい（Ｖ２＞＞Ｖ１）場合、本来は正常なビットにおいても新たなリークパスが発生してリーク電流ＩＬ２が異常に大きくなることがある。すなわち、正常ビットが異常ビットのように振舞う。したがって、評価中の接合への印加電圧が大きくなり過ぎると、評価結果から得られるＤＲＡＭのリーク特性の主分布と裾分布が実動作時の分布を正しく反映しなくなる可能性がある。すなわち、接合部への印加電圧が不明であると、リーク特性分布の評価結果が正確か否か不明となる。さらに、印加電圧が不明であると、得られたリーク特性分布を実動作時のリーク特性分布に換算することは原理的に困難である。
【００４３】
これに対し、デバイスのＩ−Ｖ特性を調べることや、その結果を理論計算と比較することにより、図１０に示すように、ある限界電圧Ｖａ（Ｖａ＞Ｖ１）までは、リーク電流が接合への印加電圧Ｖと比例関係にあり、実動作時のリーク電流と同一の直線に乗ることが分かってきた。すなわち、ある電圧Ｖａまではいわゆる加速試験が成立可能であることを見出した。Ｖａを越えた電圧が印加されると、リーク電流は予想値を越えて、ｐｎ接合の正常部においても大きなリーク電流が発生する可能性が生じる。本発明では、この点に初めて注目し、接合にかかる電圧が所定の範囲を超えないように測定してモニタし、所定の範囲内に電圧がかかるように電子ビーム照射条件を変化させるフィードバック工程をもつ評価手法を実施した。
【００４４】
接合にかかる電圧を非接触で直接測定することは困難であるため、直接測定できるプラグの表面と下面の間に発生する電位差、すなわち、プラグ表面の帯電電位Ｖｗに着目し、ｐｎ接合にかかる電圧ＶｐｎとＶｗの関係を検討した。その結果、帯電の生成をｐｎ接合部とそれよりも下部の構造に分けてモデル化し、デバイスの接合容量等の物性データを計算することにより、図１１に一例を示すようにプラグ表面の電位Ｖｗと、接合にかかる電位Ｖｐｎの関係を取得することが可能であることが分かった。すなわち、プラグ表面の帯電電位が分かれば、接合にかかる電圧Ｖｐｎを算出することが可能になった。そこで、本実施の形態では、プラグ表面の帯電電位Ｖｗを測定し、帯電電位から接合にかかる電圧Ｖｐｎを算出して所望の範囲内であるかどうかを評価することにした。
【００４５】
なお、デバイスの物性データの情報が不足している場合は、プラグ表面の帯電電位Ｖｗと接合への印加電位Ｖｐｎの関係を把握するのは困難である。そのような場合には、プラグ表面の帯電電位Ｖｗが接合への印加電圧の上限値Ｖａと同程度となるような照射条件を選択すれば、接合にかかる電位ＶｐｎはＶｐｎ＜Ｖｗの関係があるから、Ｖｐｎは確実にＶａより小さくなり、所望の条件を満たすことになる。このようにして、デバイスの構造が分からない場合にも所望の電位範囲であることを確認することが可能である。
【００４６】
さらにまた、図１０に示すようなＩ−Ｖ特性が不明なデバイスにおいては、接合に印加する電圧の上限値Ｖａを、実動作時の電圧Ｖ１に等しいかまたは可能な限り近い値に設定し、評価を行う。
【００４７】
次に、プラグ表面の帯電電位Ｖｗを測定する手法について説明する。プラグ表面から発生する二次電子は、図４に示すように、ウエハ１８と帯電制御電極１１１、およびグランド電極１１２が生成する電界により加速されて上方へ引き出される。加速されて引き出された二次電子４１は、検出器手前でエネルギーフィルタ１０２により減速される。このエネルギーフィルタ１０２の電位ＶＥＦを変化させることにより、二次電子４１のうち一部の低エネルギー成分がフィルタ電極１０３を通過できなくなる。
【００４８】
二次電子４１は、図１２に示すように、試料であるウエハ１８から０〜５０ｅＶの範囲のエネルギーを持って発生する。図１２の縦軸は、二次電子の発生量を示す。試料上には加速電界を形成しているので、加速電界を通過した後は、二次電子のエネルギーはｅ・（０−Ｖｒ）(ｅ:素電荷)[ｅＶ]だけ増大する。すなわち、図１３（ａ）に示すように、二次電子のエネルギーはｅ・（０−Ｖｒ）[ｅＶ]からｅ・（５０−Ｖｒ）[ｅＶ] の範囲に分布する。Ｖｒは試料への印加電圧で負の電位である。さらに、試料がＶｒに対して部分的に正の電位Ｖｗ（Ｖｗ＞０Ｖ）に帯電していると、図１３（ｂ）に示すように、帯電領域から発生する二次電子の加速電界を通過後のエネルギー増加量はｅ・（０−（Ｖｒ＋Ｖｗ））と変化して、低エネルギー側にシフトする。二次電子を検出する際は、検出器前面のフィルタ電極に電位（Ｖｒ＋ＶＥＦ）を印加し、二次電子の低エネルギー成分が通過するのを阻止するので、図中に示すハッチング部分の電子のみが検出される。図中に破線で示したのは、エネルギーフィルタの二次電子阻止率を示す特性曲線の一例である。理想的なエネルギーフィルタであれば、この特性曲線は０から１００％へ垂直に立ち上がるステップ関数になる。エネルギーフィルタのＶＥＦを変化させて、通過させる二次電子の量を変化させると、図１４に示すようなＳ字型曲線が取得できる。そして、二次電子の発生位置の帯電電位によって、二次電子のエネルギー分布がシフトするので、このＳ字型曲線もシフトする。Ｓ字型曲線のシフト量を測定することにより、シフト量を試料の帯電電位として取得できる。本実施の形態では、この原理に基づき、エネルギーフィルタの電位ＶＥＦを変化させてパターン部と導通部の画像を取ってＳ字型曲線を取得して比較することにより、帯電電位Ｖｗを測定した。
【００４９】
測定した帯電電位が所望の範囲になるか否かを判定し、所望の範囲内であることが確認できたら、電子ビームの照射条件を固定し、リーク特性評価へ進む。リーク特性評価中は、検出器に向かってくる二次電子をすべて検出するようにエネルギーフィルタを無効（ＯＦＦ）にし、二次電子信号を取得する。
【００５０】
ここで取得する二次電子信号量は、デジタル化した画像の明るさを示すグレイレベルの数値となる。本実施の形態では、検出系で検出した二次電子のアナログ信号を２５６階調のグレイレベルにＡ／Ｄ変換している。したがって、取得した信号は絶対的な電圧や電流等の数値ではなく、相対的な数値であり、データ取得時の装置の諸条件によって数値の尺度が変動するという性質がある。諸条件とは、たとえば、電子光学系で発生する日々の微妙な調整状態の違いやコントラスト調整条件、装置間の機差等である。本技術では、この相対的なデータを、装置や実験日、調整状態等の諸条件が異なっても、同じ尺度で直接比較可能なデータに換算すること、すなわち、データの校正手法を確立することが非常に重要になる。
【００５１】
本発明におけるデータの校正のための基本的な考え方を説明する。図９にプラグ下のｐｎ接合のリーク電流とプラグ表面から得られる二次電子信号の関係を示しているが、リーク電流が評価の感度領域よりも十分大きい場合と小さい場合には、二次電子信号量はそれぞれ最大値、最小値に落ち着くことが分かる。本技術はこの現象に着目し、注目するプラグの下のｐｎ接合の逆バイアス時の抵抗値と比較して抵抗が十分に小さいサンプルと大きいサンプルを用意し、両者において二次電子信号を取得して参照信号とする。例として、抵抗の小さいサンプルは基板に何も加工を施していない状態のＳｉ（Ｓｉベアウエハ）のかけら等、抵抗の大きいサンプルとしては、プラグ間に存在する酸化膜（ＳｉＯ２膜）などが考えられる。この両者からの信号をそれぞれ二次電子信号の最大値Ｓｍａｘ，最小値Ｓｍｉｎとし、注目するプラグからの信号Ｓを次式のように校正して校正信号量Ｓｒとする。
【００５２】
Ｓｒ＝（Ｓ−Ｓｍｉｎ）／（Ｓｍａｘ−Ｓｍｉｎ）
さらに、評価中のデバイスにおいて発生する温度と印加電圧は実動作時と異なるため、得られたリーク特性分布を実動作条件下のリーク特性分布に変換する必要がある。この変換のためには、デバイスのＩ−Ｖ特性やリテンション特性の温度依存性を調べておいて変換テーブルを持っていても良いし、理論計算を行っても良い。評価中のｐｎ接合への印加電圧が既知であるから、実動作時への変換を正確に行うことが可能である。
【００５３】
以上が、本実施の形態の基本的な構成と原理である。
【００５４】
以下、リーク特性評価の手順について具体的に説明する。評価全体の流れは図１、被検査ウエハ１８の画像取得からウエハの接合リーク特性を評価するまでの流れは図１５、装置の構成は図２のようになる。
【００５５】
ｐｎ接合形成、プラグ埋め込み、平坦化研磨処理終了直後の半導体製品のウエハを引き出し、本実施の形態の評価装置へ搬入する。ウエハをウエハカセットの任意の棚へ載せ、カセットを図２のウエハ搬送系４におけるカセット載置部２０に置く。次に、操作画面２８より、評価すべきウエハを指定したカセット内棚番号を指定し、設定されたウエハ１８を評価装置１内に搬送する。該被検査ウエハ１８は、カセット載置部２０からアーム、予備真空室等を含むウエハローダ２１によりホルダ１７上に載置され、保持固定されてホルダとともにウエハローダ２１内で真空排気され、既に真空排気系５で真空になっている試料室に搬送される。
【００５６】
ウエハ１８がロードされたら、ウエハ１８に対する一次電子ビーム３４の照射条件、評価条件を操作画面より入力する。まず、ウエハに形成したｐｎ接合に対して、評価時に印加可能な電圧範囲を入力する。この電圧範囲の最大値は、実動作時の接合への印加電圧Ｖ１より大きく、また、リーク電流と印加電圧の関係が実動作状態の特性と同じ比例関係を保持していて、加速試験が成り立つ範囲の上限となる電圧値Ｖa０である。すなわち、｜Ｖａ０｜＞｜Ｖ１｜である。このＶa０は、あらかじめ被評価ウエハの物理データから計算する、あるいはＩ−Ｖ特性を評価して推定する等の手順を踏んで数値を把握しておく。また、プラグ表面の帯電電位Ｖｗが分かったときに、下部のｐｎ接合部に印加される電圧Ｖｐｎを計算、あるいは推定するために、ｐｎ接合と接合下部の物理データをあらかじめ持つか、その場で入力する。あるいは、簡易な計算式を持つか、または数値テーブルを持つことによって計算または推定する。このようにして、表面の帯電電位として許容できる最大値Ｖa（｜Ｖａ｜＞｜Ｖａ０｜＞｜Ｖ０｜）を決定する。また、前述したように、デバイスの物性データの情報が不十分なときには、プラグ表面の帯電電位ＶｗがＶａ０以内であるように帯電させればよく、その場合接合部には自動的にＶａ０未満の電圧がかかっていることになり、所望の帯電の範囲内に収まり、所定の条件を満たす。本実施の形態で試したＤＲＡＭは、実動作時のｐｎ接合への印加電圧が３Ｖであり、加速試験が可能となる上限が５Ｖであると推定した。
【００５７】
次に、電子ビーム照射条件の初期値を設定する。このとき、まず、評価したい所望のリーク電流のレベルをあらかじめ想定し、このリーク電流の範囲に対して図９に示すように感度を有するビーム電流を設定する。今回は、まず１×１０-15〜１×１０-9［Ａ］のリークを見ることを想定し、また、二次電子増倍率が約１．１となるように、ビームの照射エネルギーを５００eＶ、ビーム電流を５０ｐＡに設定した。帯電制御電極には、初期値として、ウエハに対して正であり、かつ設定可能な最小の電圧値を設定する。これにより、帯電をある程度抑制した状態を形成する。
【００５８】
また、画像フレームの加算回数、加算の際の重み付け、画像の倍率を所望の数値に設定する。画像フレーム加算と重み付けの一例として、フレーム加算回数ｎmaxを３２回、加算の重みｗ(n)をｗ＝０（ｎ＝1）、ｗ＝１（２≦ｎ≦３２）とした。すなわち、照射ｎ回目の画像フレームの信号をＳｎとして、加算結果Ｓ_sum を次の式で表わされるように演算処理した。
【００５９】
【数１】
2006040991.tif 000003
【００６０】
１回目のフレーム信号に０を乗じて加算に加えていない理由は次のとおりである。図８に示すように、リーク電流が異なるｐｎ接合の上部のプラグから発生する二次電子数は、原理的に照射一回目にはほとんど差がなく、照射回数ｎ≧２において差が発生する。そこで、本実施の形態では１回目の信号を無視し、差が顕著となる２回目以降の画像信号のみを使用することにした。しかし、この実施の形態に限らず、簡単化のために重みをすべて１にして、１回目からｎmax 回目までの全てのフレーム信号を採用してもよい。この場合、照射１回目の画像フレームも加算するので本実施の形態よりリークの違いが見えにくくなるが、照射２〜３２回目の画像フレームの信号によってリークの違いはある程度加算結果に反映される。また、重み付けを変えて、照射回数ｎが大きい場合ほど重みを大きくするように設定してもよい。この場合は、リークの違いによる二次電子信号の差をより顕著に加算結果に反映させることができる。
【００６１】
照射条件を決定したら、次に被評価ウエハのうちの評価場所を設定する。ウエハ上で評価したい所望のチップを設定し、また、画像取得ピッチ、画像枚数等を設定する。
【００６２】
以上の入力条件は、電子光学系制御部２５より各部に伝達され、設定される。照射条件等の入力が終了すると、電子光学系による電子ビームの照射が開始される。まず、ウエハ以外のサンプル、たとえば標準試料片上に電子ビームが当たるようにステージを移動し、ビームの軸合わせ、焦点・非点調整等のビーム校正を行う。ビーム校正と同時にウエハ１８の高さを高さ検出器１５より求め、ウエハ高さ検出系２６により高さ情報と電子ビームの合焦点条件の相関を求め、この後の電子線画像取得時には毎回焦点合わせを実行することなく、ウエハ高さ検出の結果より合焦点条件に自動的に調整する。これにより、高速・連続的に二次電子画像を取得することが可能になった。
【００６３】
次に、被検査ウエハ１８上の所定の箇所に電子ビームが当たるようにステージを移動し、ウエハ１８の電子線画像を取得し、コントラスト等を調整する。画像のコントラスト、明るさ（ブライトネス）の調整は、「コントラスト・ブライトネス自動調整」モードを選択して、コントラストが最大になるように自動的に調整するように構成した。「自動調整」モードが動作して所望のコントラストになったと判断した後は、「コントラスト、ブライトネス固定」モードを選択し、コントラスト、ブライトネスのパラメータを固定できるように構成した。これにより、同一のコントラスト、ブライトネスの条件で多数の画像を取得可能になった。
【００６４】
次に、エネルギーフィルタを動作させて、被評価ウエハのプラグ表面の帯電電位を測定する。電位測定の手順は前述したとおりである。すなわち、フィルタ電位ＶＥＦを変えて場所を変えながら二次電子画像を取得して格納する。比較用に、ステージを移動してホルダ端部に載置したＳｉベアウエハのかけらに電子ビームを照射して、同様にＶＥＦを変えながら二次電子信号を取得する。被評価ウエハからの二次電子信号は、評価したい一個一個のプラグ部における信号量を抽出して平均化する。Ｓｉベアウエハからの信号は適切な大きさの画素サイズ、たとえば２００×２００画素程度の信号の平均を取得する。両者のサンプルから取得したデータを縦軸にし、横軸をＶＥＦにとってグラフ化して、両者から得られるＳ字型曲線を比較して帯電電位Ｖｗを取得する。そして、帯電電位Ｖｗが許容量Ｖａより大きいか否かを比較演算により判断する。
【００６５】
比較の結果、帯電電位Ｖｗが許容量Ｖａより大きかった場合、電子ビームの照射エネルギーや帯電制御電極電圧等の電子線照射条件を変更してさらに帯電を抑制し、再度ビーム校正、高さ補正、エネルギーフィルタによる帯電電位測定を実施する。これを繰り返して行い、所望の帯電範囲に下がるまで電子ビームの照射条件を変える。このとき、ウエハ表面の帯電が大きくなったり残存したりして、次の条件で当てる前に帯電を消去する必要がある場合には、図示していないが紫外線を照射したり、照射条件の異なる電子ビームを照射したりするなどして帯電の緩和を図ることも可能な構成にしている。
【００６６】
このように帯電を抑制して許容範囲の上限より低い電位になるか否かを判定する一方、画像のコントラスト、ノイズ等の画質が十分良好か否かも確認する必要がある。帯電が小さすぎる場合には、プラグ部の電位コントラストが低くなり、プラグの良好な画像が得られないことがある。また、コントラストが低いために、画像のノイズが相対的に大きく検出され、画質が劣化することがある。本技術は、多数の画像を解析し、統計処理をして多数のパターンのリーク特性分布を評価することが特徴であるから、画質を良好に保つことは必須の条件となる。画質が良好でない場合、画像加算回数を増加するか、あるいは電流量を増加させる、試料上の電位勾配を大きくする等の電位コントラストが向上するための条件変更を実施し、再度ビーム校正を行い、コントラスト、ブライトネスの自動調整を行う。こうして、表面の帯電電位を許容量Ｖａより小さく抑制する一方、画質が良好に保たれる帯電電位になるようにビームの照射条件を変えて、条件を最適化する。
【００６７】
電子線照射条件の最適設定、および焦点・非点調整、高さ補正が完了したら、ウエハ１８上でアライメントを実施する。アライメントは、通常のレビューＳＥＭ（Scanning Electron Microscope）、あるいは検査ＳＥＭで行われている手法をそのまま用いればよいのでここでは省略する。
【００６８】
アライメントが完了したら、評価を実施する。はじめに設定した被評価チップにおいて、設定した画像取得ピッチの分だけ移動してはその位置における画像を取得し、所望の枚数の画像を取得したら終了する。画像の取得においては、はじめに設定した加算枚数と加算の重み付けのパラメータに従い、フレームを加算して形成する。画像は装置に接続したパソコンなどの記憶装置に格納する。
【００６９】
次に、取得画像信号の校正用のデータを取得する。照射条件・画像加算のパラメータ等、全ての条件を評価プラグ部で画像を取得したときと同一の条件にしたまま、ステージを移動してウエハホルダの端部へ電子光学系の中心を移動させ、ホルダ端部に貼り付けたＳｉベアウエハの試料片に電子ビームを照射する。そして、プラグ部で行ったのと同様に、画像を取得して信号値を算出する。Ｓｉベアウエハで取得した信号は、ほぼ帯電しない、すなわち抵抗が十分小さいサンプルからの二次電子信号であり、図９の二次電子信号とリーク電流の関係のグラフにおいて、二次電子信号の最大値に相当する信号である。このＳｉベアウエハからの信号をＳmaxと表記する。さらに、抵抗が十分大きいサンプルとして、ウエハの基板に対してほとんど導通がない酸化膜部からの信号を取得し、図９における二次電子信号の最小値に相当する信号Ｓminとして格納する。酸化膜部の画像は、プラグ部の画像取得時に併せて取得することも可能である。このように、Ｓmax，Ｓminを取得したことにより、評価プラグ部で取得した二次電子信号Ｓの数値を前述の式１のように校正することが可能になった。このようにして、二次電子信号Ｓから校正後の二次電子信号Ｓｒ、さらに校正信号量Ｓｒからリーク電流の数値へと変換を行うことが可能になった。
【００７０】
次に、評価プラグ部において取得・格納した多数の画像から、一個一個のプラグの二次電子画像信号を抽出し、それぞれのプラグ部の画像信号を算出した。この画像信号は、一例としてプラグ内部の画素の信号を平均化して算出した。この動作を繰り返して、一連の画像からたとえば１０万個以上のプラグにおける画像信号を抽出・計算し、画像信号の累積度数分布を表示させた。このときの横軸はまだ二次電子信号の相対値、すなわち校正前の画像のグレイレベルであるが、式１により、二次電子信号の校正を行った。そして、図９に示すリーク電流と二次電子信号量との関係から、校正後の二次電子信号をリーク電流に変換した。
【００７１】
さらに、プラグ表面の帯電電位Ｖｗと接合部への印加電圧Ｖｐｎの関係が図１１のように算出あるいは推定されているので、評価時の接合への印加電圧Ｖｐｎがわかる。この電圧Ｖｐｎと実動作時の接合への印加電圧条件Ｖ１との差を算出し、図１０に示すリーク電流とＶｐｎとの関係を用いて、累積度数分布の横軸を実動作時のリーク電流値へ変換した。また、評価時の温度の推定値から、実動作時の温度の条件でのリーク電流の数値へと変換し、デバイスが製品として実際に動作するときに発生するリーク電流分布を正確に算出した。さらに、デバイスのデータ線容量、ＳＮ容量、センスアンプのマージン等のデバイスの諸条件を用いて、データの保持時間ｔREFを算出した。
【００７２】
その結果、データ保持時間ｔREFに対する累積度数分布を取得することが出来た。これにより、ＤＲＡＭのデータ保持時間の主分布と裾分布を容易に取得することが出来た。画像取得枚数を増やしてプラグの個数を増加させることにより、より頻度の低い異常ビットを検出し、評価の精度を上げることも可能である。
【００７３】
（実施の形態２）
次に、第２の実施の形態として、第１の実施の形態に示した評価方法を半導体装置の製造過程に適用し、早期に半導体製造条件にフィードバックした半導体装置の製造方法の実施の形態について説明する。工程途中で本評価手法を適用することにより、ＤＲＡＭのリーク電流分布、特に主分布を形成する正常ビットと裾分布を形成する異常ビットのリーク電流量、および異常ビットの個数比率を早期に把握可能となった。これにより、接合形成工程において、リーク電流と異常ビットの個数比率を低減させるプロセス条件を従来方法より短期間で決定することが可能になった。
【００７４】
ＤＲＡＭの開発において、ｐｎ接合部での逆バイアス電流を早期段階で評価することは開発期間を短縮する意味で非常に効果がある。現状のプロセスの開発は、例えばｐｎ接合の不純物プロファイルの最適条件を決定する方法としては、例えばアニールの条件を温度、時間をパラメータにし、複数のプロセス条件によって製作されたウエハを完成させて電気的テストによって評価し、データ保持特性の最良、即ち逆バイアス電流の最も少ないプロセスを選択する。しかし、かかる方法であると逆バイアス電流評価、プロセスへのフィードバックまでに２、３ヶ月を要し、開発期間の短縮化の障害になっている。
【００７５】
本検査方法を用いて半導体製造工程途中でｐｎ接合のリーク特性を測定することによりフィードバックする期間が短縮でき開発の短縮化に貢献する。ＤＲＡＭ開発時期のｐｎ接合形成においてアニール条件を決定した例を示す。不純物打ち込み後のアニール条件をＴ１[℃]、ｔ１[秒]とした場合（条件Ａ）と、Ｔ２[℃]、ｔ２[秒]とした場合（条件Ｂ）、Ｔ３[℃]、ｔ３[秒]とした場合（条件Ｃ）の比較を行うことために、各条件で接合形成、アニール後のプロセスラインからウエハを抜き取り、同一照射条件によって本評価方法を実施し、得られた結果を図１６に示す。
【００７６】
この結果より、条件Ａ，Ｂ，Ｃの順に主分布のデータ保持時間が長くなる傾向があることが分かった。また、裾分布に注目すると、条件Ａでは主分布から裾分布への切り替わり部分の累積度数が高く、異常ビットの比率が高いことが分かった。それに比べ、条件Ｂ，Ｃの順に裾分布への切り替わり部分の累積度数が低くなり、異常ビットの頻度が減っていることが分かる。また、裾分布の傾きも、条件ＣのときにはＡ，Ｂよりも傾きが大きく、データ保持時間の最小値がＡ，Ｂより大きいことが分かった。これらの状況から、条件Ｃでアニールしたウエハが最もデータ保持時間が長く、異常ビットが少なく、異常ビットのデータ保持時間も長くなることが分かった。そこで、最適なプロセスとして条件Ｃを選択した。
【００７７】
上記で示した事例のようにプロセス条件をｐｎ接合が形成された直後に評価することが可能となった。本発明の検査方法を導入することで、従来半年以上かかっていたｐｎ接合の形成プロセスの最適条件決定の期間を短縮することが可能となった。
【００７８】
（実施の形態３）
本発明をスタック型ＤＲＡＭの製造工程において、図１７乃至図２０に示す工程まで形成したウエハに対してインラインで実施して、プロセス装置の調節条件へフィードバックをかける例を以下に示す。
【００７９】
図１７に示すように、ｐ型で比抵抗が１０Ωｃｍ程度の基板５１を用意し、この基板５１の主面に浅溝５２を形成する。その後、基板５１に熱酸化を施し、酸化シリコン膜５３を形成する。さらに、酸化シリコン膜を堆積してこれをＣＭＰ（Chemical Mechanical Polishing）法により研磨して浅溝５２内にのみ酸化シリコン膜を残し、分離領域５４を形成する。次に、メモリセルを形成する領域（Ａ領域：メモリアレイ）の基板５１にｎ型不純物、たとえばリン（Ｐ）をイオン打ち込みしてディープｎ型ウェル５５を形成し、メモリアレイと周辺回路（Ｂ領域）の一部（ｎチャネルＭＩＳＦＥＴを形成する領域）にｐ型不純物、たとえばボロン（Ｂ）をイオン打ち込みしてｐ型ウェル５６を形成し、周辺回路の他の一部（ｐチャネルＭＩＳＦＥＴを形成する領域）にｎ型不純物、たとえばリンをイオン打ち込みしてｎ型ウェル５７を形成する。また、このイオン打ち込みに続いて、ＭＩＳＦＥＴのしきい値電圧を調整するための不純物、たとえばフッ化ボロン（ＢＦ2）をｐ型ウェル５６およびｎ型ウェル５７にイオン打ち込みする。
【００８０】
次に、図１８に示すように、基板５１を８５０℃程度でウェット酸化してｐ型ウェル５６およびｎ型ウェル５７の各表面に膜厚６〜７ｎｍ程度の酸化シリコンからなる清浄なゲート絶縁膜５８を形成する。次に、ゲート絶縁膜５８の上部にゲート電極５９Ａ，５９Ｂ，５９Ｃを形成する。ゲート電極５９Ａは、メモリセル選択用ＭＩＳＦＥＴの一部を構成し、活性領域以外の領域ではワード線ＷＬとして機能する。ゲート電極５９Ｂおよびゲート電極５９Ｃは、周辺回路のｎチャネルＭＩＳＦＥＴおよびｐチャネルＭＩＳＦＥＴの各一部を構成する。ゲート電極５９Ａ（ワード線ＷＬ）およびゲート電極５９Ｂ，５９Ｃは、たとえば以下の方法で形成される。
【００８１】
まず、たとえばＭＢＥ（molecular beam epitaxy）法またはＣＶＤ法によって、全面にバンドギャップがシリコン（Ｓｉ）よりも小さい材料、たとえばシリコンゲルマニウム層を、５０〜１００ｎｍ程度エピタキシャル成長させる。この後、メモリアレイと周辺回路のｐチャネルＭＩＳＦＥＴが形成される領域にｐ型不純物、たとえばボロンをイオン打ち込みしてシリコンゲルマニウム層をｐ型の導電型とし、ｐ+型のシリコンゲルマニウム層（以下、ｐ+ポリＳｉＧｅ膜と記す）５９ｐを形成する。さらに周辺回路のｎチャネルＭＩＳＦＥＴが形成される領域にｎ型不純物、たとえばリンをイオン打ち込みして、ｎ+型のシリコンゲルマニウム層（以下、ｎ+ポリＳｉＧｅ膜と記す）５９ｎを形成する。シリコンゲルマニウムに代えて、ゲルマニウム（Ｇｅ）またはシリコンゲルマニウムカーボン（ＳｉＧｅＣ）などを堆積することもある。
【００８２】
次いで、ｐ+ポリＳｉＧｅ膜５９ｐおよびｎ+ポリＳｉＧｅ膜５９ｎ上に、たとえば窒化タングステンからなるバリア層と、たとえばタングステンからなる高融点金属膜とをスパッタリング法で順次堆積し、さらにその上層に窒化シリコン膜６０をＣＶＤ法で堆積した後、レジスト膜をマスクにしてこれらの膜をパターニングする。これにより、メモリアレイに下層からｐ+ポリＳｉＧｅ膜５９ｐ、バリア層および高融点金属膜が積層されたゲート電極５９Ａ（ワード線ＷＬ）、周辺回路のｎチャネルＭＩＳＦＥＴが形成される領域に下層からｎ+ポリＳｉＧｅ膜５９ｎ、バリア層および高融点金属膜が積層されたゲート電極５９Ｂ、周辺回路のｐチャネルＭＩＳＦＥＴが形成される領域に下層からｐ+ポリＳｉＧｅ膜５９ｐ、バリア層および高融点金属膜が積層されたゲート電極５９Ｃが形成される。なお、バリア層の厚さは、たとえば１０ｎｍ程度、高融点金属膜の厚さは、たとえば１００ｎｍ程度、窒化シリコン膜６０の厚さは、たとえば１５０ｎｍ程度である。
【００８３】
次に、図１９に示すように、周辺回路のｎ型ウェル５７にｐ型不純物、たとえばボロンをイオン打ち込みしてゲート電極５９Ｃの両側のｎ型ウェル５７にｐ-型半導体領域６１を形成する。また、周辺回路のｐ型ウェル５６にｎ型不純物、たとえばリンをイオン打ち込みしてゲート電極５９Ｂの両側のｐ型ウェル５６にｎ-型半導体領域６２を形成し、さらにメモリアレイのｐ型ウェル５６にｎ型不純物、たとえばリンをイオン打ち込みしてゲート電極５９Ａの両側のｐ型ウェル５６にｎ型半導体領域６３を形成し、これにより、メモリアレイにメモリセル選択用ＭＩＳＦＥＴが略完成する。
【００８４】
次に、基板５１上にプラズマＣＶＤ法で膜厚５０ｎｍ程度の窒化シリコン膜６４を堆積した後、メモリアレイの窒化シリコン膜６４をレジスト膜で覆い、周辺回路の窒化シリコン膜６４を異方性エッチングすることにより、ゲート電極５９Ｂ，５９Ｃの側壁にサイドウォールスペーサ６５を形成する。次に、上記レジスト膜を除去した後、周辺回路のｎ型ウェル５７にｐ型不純物、たとえばボロンをイオン打ち込みしてｐチャネルＭＩＳＦＥＴのｐ+型半導体領域６６（ソース、ドレイン）を形成し、周辺回路のｐ型ウェル５６にｎ型不純物、たとえばヒ素（Ａｓ）をイオン打ち込みしてｎチャネルＭＩＳＦＥＴのｎ+型半導体領域６７（ソース、ドレイン）を形成する。これにより、周辺回路にｐチャネルＭＩＳＦＥＴおよびｎチャネルＭＩＳＦＥＴが略完成する。
【００８５】
次に 図２０に示すように、基板５１上に膜厚３００ｎｍ程度のＳＯＧ（Spin On Glass）膜６８をスピン塗布した後、基板５１を８００℃、６０秒程度熱処理してＳＯＧ膜６８をシンタリング（焼き締め）する。
【００８６】
次に、ＳＯＧ膜６８の上層に膜厚６００ｎｍ程度の酸化シリコン膜６９を堆積した後、この酸化シリコン膜６９をＣＭＰ法で研磨してその表面を平坦化する。酸化シリコン膜６９は、たとえばＴＥＯＳ(Tetra Ethyl Ortho Silicate：Ｓi(ＯＣ2Ｈ5)4)とオゾン（Ｏ3）とをソースガスに用いたプラズマＣＶＤ法で堆積する。
【００８７】
次に、酸化シリコン膜６９の上層に膜厚１００ｎｍ程度の酸化シリコン膜７０を堆積する。この酸化シリコン膜７０は、ＣＭＰ法で研磨されたときに生じた前記酸化シリコン膜６９の表面の微細な傷を修復するために堆積する。酸化シリコン膜７０は、たとえばＴＥＯＳとオゾンとをソースガスに用いたプラズマＣＶＤ法で堆積する。酸化シリコン膜６９の上層には、酸化シリコン膜７０に代えてＰＳＧ（Phospho Silicate Glass）膜を堆積してもよい。
【００８８】
次に、酸化シリコン膜７０の上層にレジスト膜を形成し、このレジスト膜をマスクにしたドライエッチングでメモリセル選択用ＭＩＳＦＥＴのｎ型半導体領域６３（ソース、ドレイン）の上部の酸化シリコン膜７０，６９およびＳＯＧ膜６８を除去する。続いて、上記レジスト膜をマスクにしたドライエッチングでメモリセル選択用ＭＩＳＦＥＴのｎ型半導体領域６３（ソース、ドレイン）の上部の窒化シリコン膜６４とゲート絶縁膜５８とを除去することにより、ｎ型半導体領域６３（ソース、ドレイン）の一方の上部にコンタクトホール７１を形成し、他方の上部にコンタクトホール７２を形成する。
【００８９】
次に、上記レジスト膜を除去した後、コンタクトホール７１，７２の内部にプラグ７３を形成する。プラグ７３は、酸化シリコン膜７０の上層にｎ型不純物（たとえばリン）を導入したポリシリコン膜をＣＶＤ法で堆積した後、このポリシリコン膜をＣＭＰ法で研磨してコンタクトホール７１，７２の内部に残すことにより形成する。
【００９０】
以上のように形成したプラグ７３の埋め込み表面が露出したウエハに対して、図６の概念図で説明した通り、電子ビームを照射してｐｎ接合のリーク特性を評価する。実施の形態１に記載した本発明の評価手順を用いて、例えばウエハの複数の位置で同じ評価条件でｐｎ接合のリーク特性分布を評価し、特性分布の面内ばらつきを取得する。それにより、同一条件で動作しているプロセス装置における性能の場所依存性が明らかになり、プロセス装置の調節条件へフィードバックをかけることが可能になる。
【００９１】
また、同一の条件で製造するウエハを定期的に抜き取って本評価手法でリーク特性分布を評価し、同一の条件下でのプロセス装置の性能の経時変化を把握することが可能になる。これにより、プロセス条件を変えて、リーク特性の評価結果が同一に保たれるようにプロセス管理をすることが可能になる。すなわち、インラインでウエハの出来をリアルタイムに評価してプロセス条件（例えば、アニールの温度条件、アニール時間、イオン打ち込み条件、エッチングプロセス条件、各種成膜条件、等）にフィードバックをかける、インラインモニタリングが実現する。これにより、従来はウエハが完成してから電気テストを行うことで初めて把握できたようなプロセスの変動をインサイチュウで修正することが可能になり、歩留まりの飛躍的な向上が実現する。
【００９２】
以上、本発明の代表的な装置の構成および評価方法について説明してきたが、本発明の基本的な概念を逸脱しない範囲で部分的に異なる手法、装置構成であってももちろん実現可能である。今回はウエハから取得するデータを校正することで絶対値化したが、これを行わず、結果が既知であるような参照用ウエハを保有して、被評価ウエハを評価する際に必ず参照用ウエハでも同様の評価を行って、相対比較を行うことにより結果を取得するという手法でも構わない。また、本実施の形態では二次電子の検出器を一個とした例を説明したが、もちろんこれも、検出器が複数でも構わない。エネルギーフィルタがＯＮのとき、すなわち電位測定する時に使用する検出器と、フィルタがＯＦＦのとき、すなわちリーク特性を評価するときの検出器が別の検出器であっても良い。また、検出器へ二次電子を導くために、二次電子の光路上のある位置に二次電子のみを偏向させる偏向器があっても良い。プラグの画像信号の抽出手法においても、今回は一個一個のプラグ部分の信号を全て平均化して抽出する例を説明したが、これも、内部の信号全てを使わなくても良く、プラグの中心近傍の信号を捨てたり、プラグの輪郭部の信号を採用したりして、必要な情報を強調した形で引き出す手法を実施しても良い。また、以上の実施の形態において掲げた数値等もほんの一例に過ぎない。
【００９３】
またさらに、上記実施の形態中の校正手法において、評価結果の校正用に参照信号を取得するために参照用サンプルをホルダの端部に貼り付けて実施していたが、これももちろんこの方法に限るものではない。評価を行うウエハ内に、Ｓｉ基板の露出部分があればそれを参照用サンプルとして使用してもよい。また、ウエハ内に素子分離絶縁膜上に形成されたプラグと、Ｎ−well上のＮ拡散層上に形成されたプラグを設けておき、これらの場所から得られる信号をそれぞれ第１の実施の形態におけるＳ_min、Ｓ_maxとして校正を行う手法も実施した。これにより、たとえばホルダ端部やウエハ端部では、評価プラグ部で評価を行ったときの電子光学条件と比較して焦点、非点の調整条件等を変える必要があったが、ウエハ内部に作りこんだ参照用サンプルがあれば、電子光学条件を評価時から全く変えることなく同一の条件で校正が可能になり、校正の精度がさらに向上した。さらにまた、上記実施の形態においてはホルダからの完全な導通箇所と、非導通箇所から校正信号を取得していたが、これに限定することなく、２種類のサンプルから明るさの異なる信号が安定して取得できればデータの校正は可能になる。そこで、元素の異なる２種類の金属からなる校正用サンプルをホルダに貼り付けるか、またはウエハに作りこんでおいても良い。
【００９４】
さらに、上記実施の形態ではＤＲＡＭを一例として詳述したが、本発明はかかる実施の形態に限定されない。例えば、フラッシュメモリやＣＭＯＳなど、ｐｎ接合を有する全ての半導体装置に適応可能である。また、本発明は、電子ビームのほかに、ＦＩＢ（Focused Ion Beam）等のような荷電粒子ビームを用いても適応可能である。
【産業上の利用可能性】
【００９５】
本発明は、半導体装置の製造業に適用できる。
【図面の簡単な説明】
【００９６】
【図１】本発明による半導体装置のリーク特性評価方法のフローを示す図である。
【図２】本発明による半導体装置の特性評価装置の構成を示す図である。
【図３】電子ビーム照射系を拡大した概念図である。
【図４】ウエハから二次電子検出系までの電極構成を示す図である。
【図５】ＤＲＡＭのデータ保持特性を累積度数で表した図である。
【図６】検査対象を示す図である。
【図７】検査時の電位変化を示す図である。
【図８】検査時の二次電子信号量の変化を示す図である。
【図９】電位コントラスト信号とリーク電流の関係を示す図である。
【図１０】接合への印加電圧とリーク電流の関係を示す図である。
【図１１】接合部への印加電圧とプラグ表面の帯電電位の関係を示す図である。
【図１２】二次電子のエネルギー分布を示す図である。
【図１３】帯電電位測定の説明図である。
【図１４】帯電電位測定時の信号量とフィルタ電圧の関係を示す図である。
【図１５】電位コントラスト像から帯電電位の測定、リーク特性評価を行うフローを示す図である。
【図１６】異なる製造プロセス条件で作成した３種類のサンプルのデータ保持時間分布を比較する図である。
【図１７】スタック型ＤＲＡＭの製造工程を示す図(１)である。
【図１８】スタック型ＤＲＡＭの製造工程を示す図(２)である。
【図１９】スタック型ＤＲＡＭの製造工程を示す図(３)である。
【図２０】スタック型ＤＲＡＭの製造工程を示す図(４)である。
【符号の説明】
【００９７】
１  評価装置（検査装置）
２  電子ビーム照射系（電子光学系）
３  ステージ機構系（ステージ系）
４  ウエハ搬送系
５  真空排気系
６  光学顕微鏡
７  制御系
８  操作部
９  電子銃
１０  コンデンサレンズ
１１  対物レンズ
１２  検出器
１３  ブランキング制御電極
１４  偏向器
１５  ウエハ高さ検出器（高さセンサ）
１６  ＸＹステージ
１７  ウエハホルダ
１８  ウエハ
１９  リターディング電源
２０  カセット載置部
２１  ウエハローダ
２２  信号検出系制御部
２３  ブランキング制御部
２４  ビーム偏向制御部
２５  電子光学系制御部
２６  高さ検出系
２７  ステージ制御部
２８  操作画面・操作部
２９  画像処理部
３０  データ保持部
３１  外部サーバ
３２  データ入力部
３３  データ変換部
３４  一次電子ビーム
３５  走査領域
３６  基板
３７  素子分離層
３８  プラグ
３９  層間絶縁膜
４０  ｐｎ接合
４１  二次電子
４２  裾分布
４３  主分布
５１  基板
５２  浅溝
５３  酸化シリコン膜
５４  分離領域
５５  ディープｎ型ウェル
５６  ｐ型ウェル
５７  ｎ型ウェル
５８  ゲート絶縁膜
５９Ａ  ゲート電極
５９Ｂ  ゲート電極
５９Ｃ  ゲート電極
５９ｐ  ｐ+ポリＳｉＧｅ膜
５９ｎ  ｎ+ポリＳｉＧｅ膜
６０  窒化シリコン膜
６１  ｐ-型半導体領域
６２  ｎ-型半導体領域
６３  ｎ型半導体領域
６４  窒化シリコン膜
６５  サイドウォールスペーサ
６６  ｐ+型半導体領域
６７  ｎ+型半導体領域
６８  ＳＯＧ膜
６９  酸化シリコン膜
７０  酸化シリコン膜
７１  コンタクトホール
７２  コンタクトホール
７３  プラグ
１０１  検出器
１０２  エネルギーフィルタ
１０３  フィルタ電極
１０４  フィルタ電源制御器
１０５ａ,１０５ｂ  グランド電極
２００  リーク特性評価
２０１  ステップ１
２０２  ステップ２
２０３  ステップ３
２０４  ステップ４
２０５  ステップ５
２０６  ステップ６
２０７  ステップ７
２０８  ステップ８
２０９  ステップ９
２１０  ステップ１０
２１１  ステップ１１
２１２  ステップ１２
【図１】
2006040991.tif 000004
【図２】
2006040991.tif 000005
【図４】
2006040991.tif 000006
【図５】
2006040991.tif 000007
【図６】
2006040991.tif 000008
【図７】
2006040991.tif 000009
【図８】
2006040991.tif 000010
【図９】
2006040991.tif 000011
【図１０】
2006040991.tif 000012
【図１１】
2006040991.tif 000013
【図１２】
2006040991.tif 000014
【図１４】
2006040991.tif 000015
【図１６】
2006040991.tif 000016
【図１７】
2006040991.tif 000017
【図１８】
2006040991.tif 000018
【図１９】
2006040991.tif 000019
【図２０】
2006040991.tif 000020
【図３】
2006040991.tif 000021
【図１３】
2006040991.tif 000022
【図１５】
2006040991.tif 000023