(57)【要約】【課題】  逆方向電圧を印加する駆動方法では、導電体、絶縁体、導電体とが積層することによって形成される容量やＴＦＴの構造による容量が生じてしまう。この容量により、正確な駆動が妨げられている。【解決手段】  本発明は、少なくとも発光素子を駆動するための駆動用トランジスタと、駆動用トランジスタを制御するスイッチングトランジスタと、を有する画素構成において、逆方向電圧を印加後、順方向電圧を印加するとき、スイッチングトランジスタをオンとすることを特徴とし、駆動用トランジスタのゲート電極の電位が変化してしまうことを防ぐことができる。【選択図】図５
2006065308.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、
逆方向電圧を印加した後順方向電圧を印加するときに、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段と、
前記第１のトランジスタのゲート電極を、前記発光素子が非発光となる電位とする手段と、を有する
ことを特徴とする発光装置。
【請求項２】
発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、
前記発光素子が有する陽極の電位と、陰極の電位とが反転した後もとに戻るときに、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段と、
前記第１のトランジスタのゲート電極を、前記発光素子が非発光となる電位とする手段と、を有する
ことを特徴とする発光装置。
【請求項３】
複数の画素を有し、
前記画素はそれぞれ発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、
逆方向電圧を印加した後順方向電圧を印加するときに、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段と、
前記第１のトランジスタのゲート電極を、前記発光素子が非発光となる電位とする手段と、を有する
ことを特徴とする発光装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１のトランジスタのゲートと、一方の電極との間に容量素子を有し、
前記容量素子の電荷を放電するための第３のトランジスタを有する
ことを特徴とする発光装置。
【請求項５】
請求項１乃至３のいずれか一において、
前記第１のトランジスタのゲートと、一方の電極との間に容量素子を有し、
前記容量素子の電荷を放電するための第３のトランジスタを有し、
前記第２のトランジスタと、前記発光素子との間に第４のトランジスタを有し、
前記第４のトランジスタのゲート電極は固定電位を有する
ことを特徴とする発光装置。
【請求項６】
請求項１乃至５のいずれか一において、
前記第１のトランジスタの一方の電極上に設けられた絶縁膜と、
前記絶縁膜に設けられたコンタクトホールを介して、接続された前記発光素子の一方の電極とを有する
ことを特徴とする発光装置。
【請求項７】
請求項１乃至６のいずれか一において、
前記第１のトランジスタの一方の電極上に設けられた前記発光素子の一方の電極を有する
ことを特徴とする発光装置。
【請求項８】
請求項１乃至７のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタは、結晶性半導体膜を有する
ことを特徴とする発光装置。
【請求項９】
請求項１乃至８のいずれか一において、
前記第１のトランジスタ及び前記第２のトランジスタは、非晶質半導体膜を有する
ことを特徴とする発光装置。
【請求項１０】
請求項１乃至９のいずれか一において、
前記第１のトランジスタはゲート電極を有し、且つ前記ゲート電極と重なる低濃度不純物領域を有する
ことを特徴とする発光装置。
【請求項１１】
発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、を有し、
前記発光素子へ逆方向電圧を印加後、順方向電圧を印加するとき、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とし、
且つ前記第１のトランジスタのゲート電極を、前記発光素子が非点灯となる電位とする
ことを特徴とする発光装置の駆動方法。
【請求項１２】
発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、を有し、
前記発光素子へ順方向電圧を印加し、
前記発光素子へ逆方向電圧を印加し、
前記逆方向電圧を印加後、再び順方向電圧を印加するとき、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とし、
且つ前記第１のトランジスタのゲート電極を、前記発光素子が非点灯となる電位とする
ことを特徴とする発光装置の駆動方法。
【請求項１３】
発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、を有し、
前記発光素子が有する陽極の電位を、前記発光素子が有する陰極の電位より高くし、
前記発光素子が有する陽極の電位を、前記発光素子が有する陰極の電位より低くし、
再び前記発光素子が有する陽極の電位を、前記発光素子が有する陰極の電位より高くするとき、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とし、
且つ前記第１のトランジスタのゲート電極を、前記発光素子が非点灯となる電位とする
ことを特徴とする発光装置の駆動方法。
【請求項１４】
複数の画素を有し、
前記複数の画素はそれぞれ発光素子と、前記発光素子を駆動するための第１のトランジスタと、前記第１のトランジスタを制御する第２のトランジスタと、を有し、
前記発光素子へ順方向電圧を印加し、
前記発光素子へ逆方向電圧を印加し、
前記逆方向電圧を印加後、再び順方向電圧を印加するとき、前記第１のトランジスタのゲート電極を電気的に非浮遊状態とし、
且つ前記第１のトランジスタのゲート電極を、前記発光素子が非点灯となる電位とする
ことを特徴とする発光装置の駆動方法。
【請求項１５】
請求項１１乃至１４のいずれか一において、
前記逆方向電圧を印加する期間は、逆方向電圧を印加する前に全走査線をオンとする期間を有する
ことを特徴とする発光装置の駆動方法。
【請求項１６】
請求項１１乃至１４のいずれか一において、
前記全走査線をオンとする期間の前に、消去期間がある
ことを特徴とする発光装置の駆動方法。
【請求項１７】
請求項１１乃至１４のいずれか一において、
前記発光素子へ逆方向電圧を印加後、前記前走査線をオフとする期間を設けたことを特徴とする発光装置の駆動方法。
【請求項１８】
請求項１１乃至１７のいずれか一において、
前記逆方向電圧を印加する期間は、１フレーム期間内に設けられ、
前記１フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍとを有し、
前記ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、…ＳＦｍは、それぞれ書き込み動作期間Ｔａ１、Ｔａ２、…、Ｔａｍと表示期間Ｔｓ１、Ｔｓ２、…、Ｔｓｍとを有する
ことを特徴とする発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を有する発光装置、及びその駆動方法に関する。
【背景技術】
【０００２】
発光素子に対し、発光に関与しない逆方向電圧を印加すると、素子の寿命が延びることが知られている。この現象を利用して、入力映像データの同期タイミングに応じて、非点灯期間に逆方向電圧を印加するアクティブマトリクス駆動方式の発光装置が提案されている（特許文献１参照）。
【０００３】
また逆方向電圧を印加し、欠陥部分の修復を行うこともできる。例えば、発光素子にＴＦＴを介さずに逆方向電圧を印加して欠陥部分の修復を完全に行う方法が提案されている（特許文献２参照）。
【特許文献１】特開２００１−１０９４３２号公報
【特許文献２】特開２００４−３１３３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、逆方向電圧を印加する駆動方法では、導電体、絶縁体、導電体が積層することによって形成される容量やＴＦＴの構造による容量が生じてしまう。この容量により、発光装置の正確な駆動が妨げられている。本来非点灯であるべき期間で、発光素子が微点灯してしまう現象（以下、これを黒浮きと表記する）が現れてしまう。
【０００５】
そこで本発明は、正確に逆方向電圧を印加する駆動方法、及び当該駆動方法を達成する構成を有する発光装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を鑑み本発明は、少なくとも発光素子を駆動するための第１のトランジスタ（駆動用トランジスタとも表記する）と、第１のトランジスタを制御する第２のトランジスタ（スイッチング用トランジスタとも表記する）と、を有する画素構成において、逆方向電圧を印加するとき、スイッチング用トランジスタをオンとすることを特徴とする。その結果、駆動用トランジスタのゲート電極を電気的に非浮遊状態にすることができる。すなわち、第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段とは、オンになったスイッチング用トランジスタ、及びオンとするための制御回路が挙げられる。またさらに逆方向電圧を印加するとき、該逆方向電圧を発光素子へ印加するため、駆動用トランジスタもオンとなるように制御する。そして、順方向電圧を印加する際、オンとなっているスイッチング用トランジスタには、発光素子が非点灯となる信号、つまり駆動用トランジスタがオフとなる信号（非点灯信号）を入力する。その結果、発光素子が不要に点灯する黒浮きを防止することができる。
【０００７】
具体的な本発明の構成を示す。
【０００８】
本発明の一形態は、発光素子と、発光素子を駆動するための第１のトランジスタと、第１のトランジスタを制御する第２のトランジスタと、逆方向電圧を印加した後順方向電圧を印加するときに、第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段と、第１のトランジスタのゲート電極を、発光素子が非発光となる電位とする手段と、を有することを特徴とする発光装置である。
【０００９】
逆方向電圧を印加した後順方向電圧を印加するときに、第１のトランジスタのゲート電極を電気的に非浮遊状態とする手段は、オンとなっている状態の第２のトランジスタに相当し、駆動回路にはオンとするための制御回路を有する。
【００１０】
また第１のトランジスタのゲート電極を、発光素子が非発光となる電位とする手段は、第２のトランジスタがオンとなっているとき、発光素子が非点灯となる信号を入力された信号線に相当し、駆動回路には当該信号を生成するための回路を有する。
【００１１】
また具体的な本発明の駆動方法を示す。
【００１２】
本発明の一形態は、発光素子と、発光素子を駆動するための第１のトランジスタと、第１のトランジスタを制御する第２のトランジスタと、を有し、発光素子へ逆方向電圧を印加後、順方向電圧を印加するとき、第１のトランジスタのゲート電極を電気的に非浮遊状態とし、且つ第１のトランジスタのゲート電極を、発光素子が非点灯となる電位とすることを特徴とする発光装置の駆動方法である。順方向電圧とは、発光素子の陽極の電位が陰極の電位より高い状態の電圧であり、逆方向電圧とは、発光素子の陽極の電位が陰極の電位より低い状態の電圧である。
【発明の効果】
【００１３】
本発明により、駆動用トランジスタのゲート電極を電気的に非浮遊状態にすることができるため、正確な駆動を行うことができる。その結果、発光素子へ逆方向電圧を印加することができ、発光素子の寿命を長くすることができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
本実施の形態では、画素構成及び駆動方法について説明する。
【００１６】
図１には、信号線１０、スイッチング用トランジスタ１１、駆動用トランジスタ１２、走査線１３、電源線１４、容量素子１５、発光素子１６を有する画素構成を示す。複数のこれらの画素が、画素領域を形成している。
【００１７】
当該画素における接続関係を説明する。スイッチング用トランジスタ１１は、信号線１０と、走査線１３との交点に設けられ、スイッチング用トランジスタの一方の電極は信号線１０と、スイッチング用トランジスタのゲート電極は走査線１３と接続されている。駆動用トランジスタ１２は、一方の電極が電源線１４に接続され、ゲート電極はスイッチング用トランジスタの他方の電極と接続されている。容量素子１５は、駆動用トランジスタのゲート・ソース間電圧を保持するように設けられている。本実施の形態では、容量素子１５の一方の電極は電源線１４に、他方の電極は駆動用トランジスタのゲート電極に接続されている。なお、容量素子１５は、駆動用トランジスタのゲート容量が大きく、リーク電流が少ない場合等は設ける必要がない。発光素子１６は、駆動用トランジスタ１２の他方の電極に接続されている。
【００１８】
このような画素の駆動方法について説明する。
【００１９】
まず、スイッチング用トランジスタ１１がオンとなると、信号線１０からビデオ信号が入力される。ビデオ信号に基づき、容量素子１５に電荷が蓄積される。容量素子１５に蓄積された電荷が、駆動用トランジスタ１２のゲート・ソース間電圧（Ｖｇｓ）を越えると、駆動用トランジスタ１２がオンとなる。すると、発光素子１６に電流が供給され、点灯する。このとき、駆動用トランジスタ１２は、線形領域又は飽和領域で動作させることができる。飽和領域で動作させると、一定の電流を供給することができる。また線形領域で動作させると、低電圧で動作させることができ、低消費電力化を図ることができる。
【００２０】
以下に、タイミングチャートを用いて、画素の駆動方法について説明する。
【００２１】
図４（Ａ）（Ｂ）には、１秒間に６０フレームの画像の書き換えが行われる、１フレーム期間のタイミングチャートであって、縦軸は走査線Ｇ（１行目から最終行目）、横軸は時間を示している。
【００２２】
１フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍを有し、ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍは、それぞれ書き込み動作期間Ｔａ１、Ｔａ２、…、Ｔａｍを有し、１フレーム期間は表示期間（点灯期間）Ｔｓ１、Ｔｓ２、…、Ｔｓｍと、逆方向電圧印加期間を有する。本実施の形態では、図４（Ｂ）に示すように、１フレーム期間は、サブフレーム期間ＳＦ１、ＳＦ２、及びＳＦ３と、逆方向電圧印加期間（ＦＲＢ）とが設けられている。そして、各サブフレーム期間は、書き込み動作期間Ｔａ１〜Ｔａ３が順に行われ、それぞれ表示期間Ｔｓ１〜Ｔｓ３となる。
【００２３】
図４（Ｃ）に記載のタイミングチャートには、ある行（ｉ行目）に着目したときの、書き込み動作期間、表示期間、及び逆方向電圧印加期間について示す。書き込み動作期間、表示期間が交互に現れた後、逆方向電圧印加期間が現れる。また書き込み動作期間及び表示期間を有する期間を、順方向電圧印加期間とする。
【００２４】
順方向電圧印加期間は、図５（Ａ）に示すように、スイッチング用トランジスタをオンとし、発光素子が点灯する信号（点灯信号）を信号線１０から入力する。これに基づき、駆動用トランジスタがオンとなり、電源線１４から電流が供給され、発光素子が点灯する。
【００２５】
また、逆方向電圧印加期間は、全画素のスイッチング用トランジスタを同時にオンとする期間、つまり全走査線をオンとする期間（オン期間）、逆方向電圧を印加する期間（印加期間）を有している。なお逆方向電圧印加期間は、ＷＥ信号が入力されており、発光素子が非点灯となっている期間である。
【００２６】
逆方向電圧印加期間後、全画素のスイッチング用トランジスタを同時にオフとする期間、つまり全走査線をオフとする期間（オフ期間）となる。本実施の形態では、順方向電圧印加期間が、オフ期間を有している。
【００２７】
そして本発明は逆方向電圧印加期間が有するオン期間において、スイッチング用トランジスタがオンとなるように制御することを特徴とする。そのため、図５（Ｂ）に示すように駆動用トランジスタのゲート電極が電気的に非浮遊状態とすることができる。具体的には、スイッチング用トランジスタがオンとなると、点Ａが電気的に非浮遊状態となるため、逆方向電圧期間から順方向電圧期間となるときに、主にＡＢ間の不要な容量結合によって、点Ａの電位が変化してしまうことを防ぐ。その結果、オフ期間において不要な容量結合による、発光素子の点灯を防止することができる。
【００２８】
従来技術では、逆方向電圧が印加される前後において、スイッチングトランジスタをオフとしていたため、点Ａが浮遊状態となり、点Ａと点Ｂとの間の不要な容量結合による、点Ａの電位変動により、発光素子が点灯することがあった。
【００２９】
なお図５（Ｂ）に示すように、逆方向電圧を印加する印加期間の前後において、発光素子は非点灯状態とする必要がある。そのため、スイッチング用トランジスタが接続されている信号線１０へ、発光素子が非点灯となる信号（非点灯信号と示す）を、信号線１０から入力する。例えば、駆動用トランジスタ１２の極性がｐチャネル型の場合、Ｈｉｇｈ信号を入力する。一方、駆動用トランジスタの極性がｎチャネル型の場合、Ｌｏｗ信号を入力すればよい。これら信号は、信号線駆動回路から供給される。すると、逆方向電圧が引加される前後において、主にＡＢ間の不要な容量結合による電位の変化を防ぐことができる。そのため、順方向電圧印加期間、より具体的には逆方向電圧印加期間から順方向電圧印加期間となるときにおいて、黒浮きを防止することができる。
【００３０】
次いで、オフ期間において、スイッチング用トランジスタをオフとする。その後、次のフレーム期間が開始する。
【００３１】
このような駆動方法により、発光素子が点灯することなく、逆方向電圧を印加することができる。その結果、正確な映像表示を行うことができる。さらに発光素子の寿命を長くすることができる。
【００３２】
また、逆方向電圧印加期間の直前には、消去期間（ＳＥ）が設けられている。消去期間は、消去期間直前のサブフレーム期間、本実施の形態ではＳＦ３で書き込まれたデータを、順に消去する動作が順次行われる。なぜなら、オン期間では、最終行目の画素の表示期間が終了後、一斉にスイッチング用トランジスタをオンとするため、１行目等の画素は、その分、不要な表示期間を有することになるからである。正確な映像表示を行うために、消去期間が設けられている。
【００３３】
図４（Ｄ）には、走査線１３へ入力される信号波形を示す。ＷＥ信号がＬ（Ｌｏｗ）レベルのときを期間Ｔ１、Ｈ（Ｈｉｇｈ）レベルのときを期間Ｔ２とする。なお、Ｈレベル又はＬレベルとは、相対的に高低差を有する電位を指す。期間Ｔ１、Ｔ２は１ゲート選択期間（１水平期間）の半分の期間に相当し、期間Ｔ１を第１のサブゲート期間、期間Ｔ２を第２のサブゲート期間とも表記する。
【００３４】
そして第１のサブゲート期間において、ＷＥ信号に同期して、第２の走査線駆動回路からｉ行目の走査線へ信号（ＧＤｂ）が入力される。また第２のサブゲート期間において、ＷＥ信号に同期して、第１の走査線駆動回路からｉ行目の走査線へ信号（ＧＤａ）が入力される。このように１ゲート選択期間に、複数のサブゲート期間を設けることにより、各書き込み動作期間において、信号線より表示用ビデオ信号と、消去用ビデオ信号とをそれぞれ書き込むことができる。そのため、消去用トランジスタを設ける必要がなく、高開口率化を達成することができる。
【００３５】
また図４（Ｅ）には、逆方向電圧印加期間（ＦＲＢ）における、ＷＥ信号、逆方向電圧印加用制御信号（ＧＬ）、陽極（ＡＮＯＤＥ）の電位、及び陰極（ＣＡＴＨＯＤＥ）の電位を示す。逆方向印加期間では、まずＷＥ信号及びＧＬがＨレベルとなる。このときがオン期間（ＯＮ）である。その後、印加期間（ＲＢ）となり、まず陽極の電位が反転する。すなわち、陽極の電位がＨレベルであった場合、Ｌレベルとなる。次いで、陰極の電位が反転する。すなわち、陽極の電位がＬレベルであった場合、Ｈレベルとなる。その後、陽極の電位が戻り、次いで陰極の電位が戻る。このように、陽極と、陰極の電位を順次反転することにより、正確な逆方向電圧を印加することができる。このような印加期間では、発光素子に対して逆方向電圧が印加されている。その後、ＧＬはＬレベルとなり、このときがオフ期間（ＯＦＦ）となる。
【００３６】
このような制御は、走査線駆動回路や信号線駆動回路等の駆動回路によって行われる。具体的には走査線駆動回路や信号線駆動回路に設けられたスイッチ回路によって行われる。
【００３７】
なお、発光素子１６に逆方向電圧の電圧を印加するタイミング、つまり逆方向電圧印加期間は、図４に限定されない。すなわち、フレーム毎に逆方向電圧印加期間を設ける必要はない。また１フレームの後半に逆方向電圧印加期間を設ける必要もない。またオン期間は、少なくとも印加期間（ＲＢ）の直前にあればよく、オフ期間は少なくとも印加期間（ＲＢ）直後にあればよい。また発光素子の陽極の電位と、陰極の電位とを逆にする順序も図４に限定されない。すなわち、陰極の電位を上げた後、陽極の電位を下げてもよい。
【００３８】
逆方向電圧を発光素子へ印加する結果、発光素子の劣化状態を改善し、信頼性を向上させることができる。また、発光素子は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極が短絡する初期不良が生じることがある。このような初期不良が発生すると、信号に応じた点灯及び非点灯が行われず、電流のほとんどが短絡部を流れてしまい、画素が消光する現象が生じることがある。その結果、画像の表示が良好に行われないという問題が発生する。また、この短絡は任意の画素に生じる恐れがある。そこで本実施の形態のように、発光素子に逆方向電圧を印加する。すると、短絡部のみに局所的な電流が流れ、該短絡部が発熱し、短絡部を酸化又は炭化させることができる。その結果、短絡部を絶縁化させることができ、短絡部外の領域に電流が流れ、信号に応じた輝度を得ることができる。このように逆方向電圧を印加することにより、初期不良が生じても、その不良を解消し、画像の表示を良好に行うことができる。なお、このような短絡部の絶縁化は、出荷前に行うとよい。
【００３９】
また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極の短絡が発生することがある。このような不良は、進行性不良とも呼ばれる。そこで、定期的に発光素子に逆方向電圧を印加することができるので、進行性不良が生じても、その不良を解消し、映像表示を良好に行うことができる。
【００４０】
また逆方向電圧を印加することによって、画像の焼き付きを防止することができる。画像の焼き付きとは、発光素子１６の劣化状態により生じるが、逆方向電圧を印加することにより、劣化状態を低減することができる。その結果、画像の焼き付きが防止できる。
【００４１】
また一般に発光素子の劣化は、初期に大きく進み、時間と共に劣化の進行度合いが少なくなってくる。すなわち画素において、一度劣化した発光素子は、さらなる劣化が生じにくくなる。そのため、出荷前、又は画像を表示しないとき等に、全画素を点灯し、劣化していない画素に劣化を生じさせることによって、全画素の劣化状態を平均化することができる。このように、表示しないときに全画素を点灯する構成を設けてもよい。
【００４２】
以上のように、正確な逆方向電圧を印加することにより、発光素子の寿命を延ばすことができる。また本発明の駆動方法により、逆方向電圧印加期間に不要な容量結合による電位変動を防ぐことができるため、発光素子の点灯を防止でき、正確な発光装置の駆動方法を提供することができる。
【００４３】
（実施の形態２）
本実施の形態では、上記画素を有するパネル全体について説明する。
【００４４】
図１１に示すように、本発明の発光装置は、上述した画素がマトリクス状に複数配置された画素領域４０と、第１の走査線駆動回路４１と、第２の走査線駆動回路４２と、信号線駆動回路４３とを有する。第１の走査線駆動回路４１と第２の走査線駆動回路４２は、画素領域４０を挟んで対向するように配置するか、画素領域４０の上下左右の四方のうち一方に配置するとよい。
【００４５】
信号線駆動回路４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、スイッチング手段としてトランジスタ４９（以下ＴＦＴ４９と表記）と、アナログスイッチ５０とを有する。ＴＦＴ４９とアナログスイッチ５０は、信号線に対応して、各列に設けられる。加えて、本実施の形態では、ＷＥ信号の反転信号を生成するために、インバータ５１が各列に設けられている。なおインバータ５１は、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。ＴＦＴ４９のゲート電極は選択信号線５２に接続し、一方の電極は信号線に接続し、他方の電極は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８と各信号線の間に設けられる。すなわち、アナログスイッチ５０の入力ノードは第２のラッチ４８に接続し、出力ノードは信号線に接続する。アナログスイッチ５０の２つの制御ノードは、一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素が有する駆動用トランジスタ１２をオフにする電位であり、駆動用トランジスタ１２の極性がｎチャネル型の場合は電源５３の電位をＬレベルとし、駆動用トランジスタ１２がｐチャネル型の場合は電源５３の電位をＨレベルとする。但し、電源５３の電位は、逆方向電圧印加期間では、駆動用トランジスタ１２がオンとなるような電位とする。逆方向電圧を発光素子へ印加するためである。
【００４６】
第１の走査線駆動回路４１はパルス出力回路５４と選択回路５５を有し、パルス出力回路５４と、選択回路５５との間にはＯＲ回路３９を有する。第２の走査線駆動回路４２はパルス出力回路５６と選択回路５７を有する。なお第２の走査線駆動回路において、パルス出力回路５６と選択回路５７との間にＯＲ回路を設け、制御信号（ＧＬ）を入力しても構わない。パルス出力回路５４、５６には、それぞれスタートパルス（Ｇ１ＳＰ、Ｇ２ＳＰ）が入力される。またパルス出力回路５４、５６にはそれぞれクロックパルス（Ｇ１ＣＫ、Ｇ２ＣＫ）と、それの反転クロックパルス（Ｇ１ＣＫＢ、Ｇ２ＣＫＢ）が入力される。
【００４７】
選択回路５５、５７は、選択信号線５２に接続する。但し、第２の走査線駆動回路４２が含む選択回路５７は、インバータ５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係にある。
【００４８】
選択回路５５、５７の各々はトライステートバッファ回路を有する。トライステートバッファ回路の入力ノードは、それぞれパルス出力回路５４又はパルス出力回路５６に接続する。またトライステートバッファ回路の制御ノードは、一方は選択信号線５２に接続し、他方はＯＲ回路３９の出力ノードに接続する。トライステートバッファ回路の出力ノードは、それぞれ走査線に接続する。トライステートバッファ回路は、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときにハイインピーダンス状態となる。
【００４９】
ＯＲ回路３９の入力ノードは、一方は制御信号（ＧＬ）が入力される端子と接続し、他方は、それぞれのパルス出力回路５４に接続する。ＯＲ回路３９と、制御信号（ＧＬ）により、つまり第１の走査線駆動回路４１により、逆方向電圧印加期間に、スイッチング用トランジスタ１１及び駆動用トランジスタ１２を選択する（オンとなる）ことができる。なお本実施の形態において、ＯＲ回路に換えて、インバータとＡＮＤ回路を用いてもよい。
【００５０】
信号線駆動回路４３が含むパルス出力回路４４、第１の走査線駆動回路４１が含むパルス出力回路５４、第２の走査線駆動回路４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路を有する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、信号線又は走査線をランダムに選択することができる。信号線又は走査線をランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。
【００５１】
また信号線駆動回路４３により、逆方向電圧印加期間に、非点灯信号を、信号線Ｓｍへ入力することができる。
【００５２】
なお信号線駆動回路４３の構成は上記の記載に制約されず、レベルシフタやバッファ回路を設けてもよい。また、第１の走査線駆動回路４１と第２の走査線駆動回路４２の構成も上記の記載に制約されず、レベルシフタやバッファ回路を設けてもよい。また、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２は、それぞれ保護回路を有してもよい。
【００５３】
図１２には、保護回路の構成例を示す。保護回路は、複数の抵抗素子を有している。本実施の形態では、複数の抵抗素子として、ｐチャネル型のトランジスタを用いる。保護回路は、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２に設けることができ、好ましくは、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２と画素領域４０との間に設けるとよい。例えば、信号線駆動回路と、画素領域との間に設ける場合、保護回路の入力ノードを信号線駆動回路へ接続し、出力ノードを信号線へ接続する。このような保護回路により、静電気に起因した素子の劣化や破壊を抑制することができる。
【００５４】
本実施の形態において、発光装置は電源制御回路６３を有する。電源制御回路６３は、発光素子１６に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、電源１７を有し、第１の電源１７は駆動用トランジスタ１２と電源線Ｙｍを介して発光素子１６の画素電極に接続する。また、電源回路６１は、電源１８を有し、第２の電源１８は対向電極に接続される電源線を介して、発光素子１６に接続する。
【００５５】
発光素子１６に順方向電圧を印加して、発光素子１６に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように設定する。一方、発光素子１６に逆方向電圧を印加する際は、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行うことができる。このような電源制御回路６３を用いて、発光素子１６に逆方向電圧を印加することができ、発光素子１６の経時劣化を抑制し、信頼性を向上させることができる。具体的には、発光素子１６に生じる、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因とした、陽極と陰極が短絡する初期不良を低減することができる。また、時間の経過に伴い、新たに陽極と陰極の短絡が発生した進行性不良を解消し、画像の表示を良好に行うことができる。なお、発光素子１６に逆方向電圧を印加するタイミングには特に制約はない。
【００５６】
本実施の形態において、発光装置は、モニター回路６４と制御回路６５を有することを特徴とする。モニター回路６４は、周囲の温度（以下環境温度と表記）に基づき動作する。制御回路６５は定電流源とバッファ回路を有する。図示する構成では、モニター回路６４は、モニター用発光素子（以下モニター素子と表記する）を有する。
【００５７】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を変更する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素領域４０に供給する電源電位を変更する。上記構成を有する本発明は、環境温度の変化に起因した電流値の変動を抑制して、信頼性を向上させることができる。なおモニター回路６４と制御回路６５の詳しい構成については、以下の実施の形態において後述する。
【００５８】
（実施の形態３）
本実施の形態では、第１又は第２の走査線駆動回路の構成について説明する。なお第２の走査線駆動回路４２の構成は、第１の走査線駆動回路４１と同様であるため、その説明を省略する。
【００５９】
図１３に示すように、第１の走査線駆動回路４１は、パルス出力回路５４、レベルシフタ（ＧＬＳ）８６、選択回路５５を有する。
【００６０】
パルス出力回路５４には、クロック信号（ＧＣＫ、ＧＣＫＢ）、スタートパルス（ＧＳＰ）が入力される。これらパルス信号から生成された信号が、ＮＡＮＤ回路７９を介して選択回路５５へ入力される。
【００６１】
選択回路５５は、バッファ回路８０、トライステートバッファ回路、保護回路を有するように形成することができる。
【００６２】
図１４には、バッファ回路８０の構成を示す。バッファ回路８０は、複数のインバータ、ＮＡＮＤ回路、トランジスタを有する。制御信号（ＧＬ）や、ＷＥ信号の入力に基づき、それぞれの走査線（Ｇｎ）へ図４に示したような信号が入力される。また、バッファ回路８０には、接続されているＯＲ回路３９を介して制御信号が入力され、加えてＷＥ信号が入力されている。そして逆方向電圧印加期間において、制御信号（ＧＬ）により、スイッチング用トランジスタ１１がオンとなるため、駆動用トランジスタ１２のゲート電極を電気的に非浮遊状態にすることができる。
【００６３】
トライステートバッファ回路は、第１の走査線駆動回路４１及び第２の走査線駆動回路４２の一方が、走査線の充放電を行う際に、他方のドライバの出力がそれを阻害しないようにする機能を奏する。従って、選択回路５５としては、上記のような機能を有するものであれば、トライステートバッファ回路だけでなく、アナログスイッチやクロックドインバータ等を用いてもよい。
【００６４】
また第１の走査線駆動回路４１に保護回路を設けると、入力ノードに入力されるクロック信号やデータ信号には雑音が含まれている場合であっても、素子の誤作動、素子の劣化や破壊を抑制することができる。
【００６５】
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００６６】
（実施の形態４）
本実施の形態では、温度補償機能について説明する。
【００６７】
図１７に示すように、温度補償機能は、周囲の温度に基づき動作するモニター回路６４、制御回路６５及び電源制御回路６３により実行される。モニター回路６４は、図示する構成でモニター素子６６を有する。モニター素子の一方の電極は一定の電位の保たれた電源に接続し（図示する構成では接地している）、他方の電極は制御回路６５に接続する。制御回路６５は、定電流源９１とアンプ９２を有する。電源制御回路６３は電源回路６１とコントローラ６２とを有する。なお、電源回路６１は、供給する電源電位を変えることができる可変電源であることが好ましい。
【００６８】
モニター素子が環境温度を検出する仕組みについて説明する。モニター素子の両電極間には、定電流源９１から一定の電流が供給される。つまりモニター素子の電流値は常に一定である。この状態で環境温度が変化すると、モニター素子自体の抵抗値が変化する。モニター素子の抵抗値が変化すると、当該モニター素子の電流値は常に一定であることから、モニター素子の両電極間の電位差が変化する。この温度変化によるモニター素子の電位差の変化を検出することで、環境温度の変化を検出する。より詳しくは、モニター素子の一定の電位に保たれている側の電極の電位は変わらないので、定電流源９１に接続する側の電極の電位の変化を検出する。このような発光素子の電位の変化の情報を含む信号は、アンプ９２に供給され、当該アンプ９２で増幅された後、電源制御回路６３に出力される。電源制御回路６３は、アンプ９２を介して、モニター回路６４の出力に基づき、画素領域４０に供給する電源の電位を変える。そうすると、温度変化に合わせて、電源電位を補正することができる。つまり、温度変化に起因した電流値の変動を抑制することができる。
【００６９】
なお図示する構成では、モニター素子を複数有するが、本発明はこれに制約されない。モニター回路６４に設けるモニター素子の個数は制約されない。このような温度補償機能は、ユーザによる操作を必要としないため、エンドユーザに表示装置が渡った後も、継続して補正することができるため、製品として、長寿命化を図ることができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００７０】
（実施の形態５）
本実施の形態では、トランジスタに薄膜トランジスタ（ＴＦＴ）を用いる場合の画素構成のレイアウト例、断面図例を説明する。
【００７１】
図２には、図１に示した画素構成のレイアウト例を示す。スイッチング用トランジスタ１１、駆動用トランジスタ１２を構成する半導体膜を形成する。その後、ゲート絶縁膜として機能する絶縁膜を介して、第１の導電膜を形成する。該導電膜は、スイッチング用トランジスタ１１、駆動用トランジスタ１２のゲート電極として用い、また走査線１３として用いることができる。このとき、スイッチング用トランジスタ１１は、ダブルゲート構造とするとよい。
【００７２】
その後、層間絶縁膜として機能する絶縁膜を介して、第２の導電膜を形成する。該導電膜は、スイッチング用トランジスタ１１、駆動用トランジスタ１２のドレイン配線、及びソース配線として用い、また信号線１０、電源線１４としてもちいることができる。このとき、容量素子１５は、第１の導電膜、層間絶縁膜として機能する絶縁膜、第２の導電膜の積層構造により形成することができる。駆動用トランジスタのゲート電極と、スイッチング用トランジスタの他方の電極とは、コンタクトホールを介して接続される。
【００７３】
そして、画素に設けられた開口部には、画素電極１９を形成する。該画素電極は、駆動用トランジスタの他方の電極に接続されている。このとき、第２の導電膜と画素電極との間に絶縁膜等が設けられている場合、画素電極１９はコンタクトホールを介して、駆動用トランジスタ１２の他方の電極と接続する必要がある。絶縁膜等が設けられていない場合、駆動用トランジスタ１２の他方の電極に、画素電極が直接接続することができる。
【００７４】
図２に示すようなレイアウトにおいて、高開口率を確保するため、領域４３０のように、第１の導電膜と、画素電極とが重なってしまうことがある。そのような領域４３０には、不要な結合容量が生じてしまうことがある。この結合容量は不要な容量である。本発明の駆動方法は、このような不要な容量による電位変化を防ぐことができる。
【００７５】
図３には、図２に示したＡ−Ｂ、Ｃ−Ｄの断面図例を示す。
【００７６】
絶縁基板２０上には、下地膜を介して、パターニングされた半導体膜が形成されている。絶縁基板２０には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。
【００７７】
下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【００７８】
次に、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好ましい。
【００７９】
このように形成された結晶性半導体膜を、所定の形状にパターニングする。所定の形状とは、図２で示したように、スイッチング用トランジスタ１１、駆動用トランジスタ１２となる形状である。
【００８０】
次いで、ゲート絶縁膜として機能する絶縁膜を形成する。該絶縁膜は、半導体膜を覆うように、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。
【００８１】
そしてゲート絶縁膜を介して、ゲート電極として機能する第１の導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、本実施の形態では導電膜２２ａ、２２ｂの積層構造をもちいる。各導電膜２２ａ、２２ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。本実施の形態では、導電膜２２ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、導電膜２２ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。
【００８２】
ゲート電極をマスクとして不純物元素を添加する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。これをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造という。特に低濃度不純物領域がゲート電極と重なった構造をＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造という。特に、ｎチャネル型トランジスタは、低濃度不純物領域を有する構成とするとよい。
【００８３】
この低濃度不純物領域に起因して、不要な容量が形成されてしまうこともある。そのため、ＬＤＤ構造やＧＯＬＤ構造を有するＴＦＴを用いて画素を形成する場合、本発明の駆動方法を用いると好適である。
【００８４】
その後、層間絶縁膜３０として機能する絶縁膜２８、２９を形成する。絶縁膜２８は、窒素を有する絶縁膜であればよく、本実施の形態では、プラズマＣＶＤ法により１００ｎｍの窒化珪素膜を用いて形成する。また絶縁膜２９は、有機材料又は無機材料を用いて形成することができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜２９として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができ、好ましい。絶縁膜２９に、有機材料を用いると平坦性を高めることができ、好ましい。
【００８５】
層間絶縁膜３０にコンタクトホールを形成する。そして、スイッチング用トランジスタ１１、駆動用トランジスタ１２のソース配線及びドレイン配線２４、信号線１０、電源線１４として機能する第２の導電膜を形成する。第２の導電膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施の形態では、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、シリコンとアルミニウム合金（Ａｌ−Ｓｉ）膜、チタン（Ｔｉ）膜の積層膜が、それぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍと積層し第２の導電膜を形成する。
【００８６】
その後、第２の導電膜を覆うように絶縁膜３１を形成する。絶縁膜３１は、層間絶縁膜３０で示した材料を用いることができる。このように絶縁膜３１を設けることにより、開口率を高めることができる。
【００８７】
そして、絶縁膜３１に設けられた開口部に画素電極（第１の電極ともいう）１９を形成する。該開口部において、画素電極の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。画素電極１９には、透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＯ−ＳｉＯｘ（以下、ＩＴＳＯと表記する）、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。このとき、有機材料を用いて絶縁膜３１を形成し、平坦性を高めると、画素電極形成面の平坦性が向上するため、均一な電圧を印加でき、さらには短絡を防止することができる。
【００８８】
第１の導電膜と、画素電極とが重なってしまう領域４３０には、結合容量が生じてしまうことがある。この結合容量は不要な容量となる。本発明の駆動方法により、このような不要な容量による電位変化を防ぐことができる。
【００８９】
その後、蒸着法、またはインクジェット法により電界発光層３３を形成する。電界発光層３３は、有機材料、又は無機材料を有し、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）、正孔注入層（ＨＩＬ）等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。また、電界発光層は上記積層構造に限定されない。
【００９０】
そして、スパッタリング法、又は蒸着法により第２の電極３５を形成する。電界発光層（発光素子）の第１の電極（画素電極）１９、及び第２の電極３５は、画素構成により陽極又は陰極となる。
【００９１】
陽極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯの他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【００９２】
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。
【００９３】
その後、第２の電極３５を覆って、保護膜を形成してもよい。保護膜としては、窒化珪素膜やＤＬＣ膜を用いることができる。
【００９４】
このようにして、発光装置の画素を形成することができる。
【００９５】
（実施の形態６）
本実施の形態では、上記実施の形態で示した断面図と異なる断面図を例示する。なお、図３で示した構成と重複する説明は省略する。
【００９６】
図９に示す断面図では、図３と同様に層間絶縁膜３０まで形成する。そして層間絶縁膜３０にコンタクトホールを形成し、信号線１０、ソース配線、ドレイン配線２４を形成する。その後、絶縁膜３１を設けることなく画素電極１９を形成する。
【００９７】
また図１０に示す断面図では、図３と同様に層間絶縁膜３０まで形成する。そして層間絶縁膜３０にコンタクトホールを形成し、画素電極１９を形成する。その後、信号線１０、ソース配線、ドレイン配線２４を形成する。図１０においても、絶縁膜３１を設けることがない。
【００９８】
図９及び図１０に示す断面図では、その後図３と同様に絶縁膜３２、電界発光層３３、第２の電極３５等を形成し、発光装置の画素を形成することができる。
【００９９】
このような、絶縁膜３１を形成しない場合であっても、結合容量が形成されてしまう場合がある。そのとき、本発明の駆動方法を適用することができ、不要な容量による電位変化を防ぐことができ、黒浮きを防止できる。
【０１００】
（実施の形態７）
本実施の形態では、本発明の駆動方法を適用できる画素構成を例示する。なお、図１で示した構成と重複する説明は省略する。
【０１０１】
図６には、図１に示した画素構成に加え、容量素子１５の両端に第３のトランジスタ２１が設けられていることを特徴とした画素構成を示す。第３のトランジスタは、所定の期間で、容量素子１５に蓄積された電荷を放電する機能を有する。この第３のトランジスタを消去用トランジスタとも表記する。所定の期間は、第３のトランジスタ２１のゲート電極が接続されている走査線２３によって制御される。
【０１０２】
例えば、複数のサブフレーム期間を設ける場合、短いサブフレーム期間において、第３のトランジスタにより容量素子１５の電荷を放電する。その結果、デューティ比を向上させることができる。
【０１０３】
このような画素構成においても、逆方向電圧を印加するとき、スイッチング用トランジスタ１１をオンとする。その結果、駆動用トランジスタのゲート電極が電気的に非浮遊状態となり、不要な容量結合による電位変動を防止することができる。またスイッチング用トランジスタがオンとなっているため、信号線１０より非点灯信号を入力する。すると、発光素子は非点灯状態となる。このような駆動により、図６に示す画素構成であっても、正確な逆方向電圧を印加することができ、且つ黒浮きを防止することができる。
【０１０４】
図７（Ａ）には、図１に示した画素構成に加え、駆動用トランジスタ１２と発光素子１６との間に、第４のトランジスタ３６が設けられていることを特徴とした画素構成を示す。第４のトランジスタのゲート電極には、固定電位となっている第２の電源線３４が接続されている。そのため、発光素子１６へ供給される電流は、駆動用トランジスタ１２や第４のトランジスタ３６のゲート・ソース間電圧によらず、一定とすることができる。この第４のトランジスタを、電流制御用トランジスタとも表記する。
【０１０５】
図７（Ｂ）には、図７（Ａ）と異なり、固定電位となっている第２の電源線３４が、走査線と並行に設けられていることを特徴とした画素構成を示す。
【０１０６】
また図７（Ｃ）には、図７（Ａ）（Ｂ）と異なり、固定電位となっている、第４のトランジスタのゲート電極が、駆動用トランジスタ１２のゲート電極に接続されていることを特徴とした画素構成である。図７（Ｃ）のように、新たに電源線を設けることがない画素構成では、開口率を維持することができる。
【０１０７】
このような画素構成においても、逆方向電圧を印加するとき、スイッチング用トランジスタ１１をオンとする。その結果、駆動用トランジスタのゲート電極が電気的に非浮遊状態となり、不要な容量結合による電位変動を防止することができる。またスイッチング用トランジスタがオンとなっているため、信号線１０より非点灯信号を入力する。すると、発光素子は非点灯状態となる。このような駆動により、図７に示す画素構成であっても、正確な逆方向電圧を印加することができ、且つ黒浮きを防止することができる。
【０１０８】
図８には、図７（Ａ）に示した画素構成に加え、図６に示した消去用トランジスタを設けた画素構成を示す。消去用トランジスタにより、容量素子１５の電荷を放電することができる。勿論、図７（Ｂ）又は図７（Ｃ）に示した画素構成に加えて、消去用トランジスタを設けることも可能である。
【０１０９】
このような画素構成においても、逆方向電圧を印加するとき、スイッチング用トランジスタ１１をオンとする。その結果、駆動用トランジスタのゲート電極が電気的に非浮遊状態となり、不要な容量結合による電位変動を防止することができる。またスイッチング用トランジスタがオンとなっているため、信号線１０より非点灯信号を入力する。すると、発光素子は非点灯状態となる。このような駆動により、図８に示す画素構成であっても、正確な逆方向電圧を印加することができ、黒浮きを防止することができる。
【０１１０】
すなわち、本発明の逆電圧印加方法は、画素構成に限定されることなく適用することが可能である。
【０１１１】
（実施の形態８）
本実施の形態では、一つの極性のみを有する構成、つまり単チャネルのみで構成する画素を説明する。
【０１１２】
図１５（Ａ）には、スイッチング用トランジスタ１１及び駆動用トランジスタ１２の極性をｎチャネル型とし、画素電極１９が陽極、第２の電極（対向電極）が陰極となる画素構成を示す。この場合、発光素子１６の電流が流れる順方向に従って、発光素子１６に順方向電圧を印加する際は、電源線１４は高電位電源となり、画素電極から対向電極へ電流が流れる。発光素子１６に逆方向電圧を印加する際は、電源線１４は低電位電源となり、対向電極から画素電極へ電流が流れる。また、容量素子１５は、駆動用トランジスタ１２のゲート・ソース間電圧を保持するため、発光素子１６の画素電極と駆動用トランジスタ１２のゲート電極との間に設けられる。
【０１１３】
図１５（Ｂ）には、図１５（Ａ）と発光素子へ流れる電流の向きが異なる画素構成、つまり画素電極１９が陰極、第２の電極（対向電極）が陽極となる画素構成を示す。この場合、発光素子１６の電流の流れる方向に従って、発光素子１６に順方向電圧を印加する際は、電源線１４は低電位電源となり、対向電極から画素電極へ電流が流れる。発光素子１６に逆方向電圧を印加する際は、電源線１４は高電位電源となり、画素電極から対向電極へ電流が流れる。また容量素子１５は、駆動用トランジスタ１２のゲート・ソース間電圧を保持するため、電源線１４と駆動用トランジスタ１２のゲート電極との間に設けられる。
【０１１４】
図１５（Ａ）（Ｂ）の画素構成に対応する断面図は、図３と同様な構成とすることができる。但し、図１５（Ａ）に示す画素構成の場合、容量素子１５を発光素子１６の画素電極と駆動用トランジスタ１２のゲート電極との間に形成する必要がある。また、図１５（Ｂ）に示す画素構成の場合、陽極と陰極を反転させる必要がある。そのため、電界発光層３３上に設けられる陽極は、画素ごとにパターニングすると、信号入力を制御しやすく、好ましい。
【０１１５】
本実施の形態では、スイッチング用トランジスタ１１、駆動用トランジスタ１２共にｎチャネル型であるため、トランジスタを作り分ける必要がない。そのため、薄膜トランジスタ等の作製歩留まりを向上させることができる。その結果として、発光装置の低コスト化を図ることができる。
【０１１６】
このような単チャネル型の画素構成は、各トランジスタを構成する半導体膜が非晶質であるときに好適である。すなわち、非晶質ではｎチャネル型のトランジスタの形成が簡便であるため、単チャネル型の画素構成が適する。図１５（Ｃ）には、非晶質半導体膜を用いて形成された駆動用トランジスタ１２の拡大図を示す。絶縁基板２０上に形成された、下地膜として機能する絶縁膜上に、ゲート電極として機能する導電膜３００が設けられている。これを覆うように、ゲート絶縁膜として機能する絶縁膜３０１が設けられ、それを介して非晶質半導体膜３０２が設けられている。非晶質半導体膜上には、チャネル保護膜３０３が設けられており、これをマスクとしてｎチャネル型を有する不純物層（ｎ＋領域）を形成することができる。その後、保護膜として機能する絶縁膜３０８を形成する。
【０１１７】
この不純物領域に接続するようにソース配線、ドレイン配線３０７を形成する。本実施の形態では、平坦性を高めるため、絶縁膜３０９を形成する。絶縁膜３０９は、有機材料で形成すると平坦性が高まり、好ましい。ソース配線、ドレイン配線３０７は、絶縁膜３０８、又は絶縁膜３０９上に形成することができる。
【０１１８】
このように形成される非晶質半導体膜を有するトランジスタは、電流供給能力を高めるため、広い面積でパターニングされ、且つ広い面積のゲート電極が形成される。そのため、結合容量が大きくなり、本発明の駆動方法を適用すると、より好ましい。
【０１１９】
また非晶質半導体膜を用いる場合、結晶化工程がないため、発光装置等のコストを削減することができる。
【０１２０】
このような画素構成においても、逆方向電圧を印加するとき、スイッチング用トランジスタ１１をオンとする。その結果、駆動用トランジスタのゲート電極が電気的に非浮遊状態となり、不要な容量結合による電位変動を防止することができる。またスイッチング用トランジスタがオンとなっているため、信号線１０より非点灯信号を入力する。すると、発光素子は非点灯状態となる。このような駆動により、図１５に示す画素構成であっても、正確な逆方向電圧を印加することができ、且つ黒浮きを防止することができる。
【０１２１】
なお本実施の形態では、ｎチャネル型の場合について説明したが、単チャネルを有する画素構成にｐチャネル型のトランジスタのみを用いてもよいことは言うまでもない。
【０１２２】
（実施の形態９）
発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１６を参照して説明する。
【０１２３】
図１６（Ａ）に示す本発明の発光装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
図１６(Ｂ)に示す本発明の発光装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
図１６（Ｃ）に示す本発明の発光装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
図１６（Ｄ）に示す本発明の発光装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
図１６（Ｅ）に示す本発明の発光装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
図１６（Ｆ）に示す本発明の発光装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含む。本発明により、正確に逆方向電圧を印加することができるため、発光素子の寿命を延ばすことができる。また本発明により、黒浮きを防止することができるため、きれいな映像表示を行うことができる。
上記に挙げた電子機器において、バッテリーを用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、バッテリーを充電する手間を省くことができる。
【０１２４】
（実施の形態１０）
本実施の形態では、本発明の駆動方法を適用することができる走査線駆動回路の構成について説明する。
【０１２５】
図１８（Ａ）には、走査線駆動回路のシフトレジスタが有する、フリップフロップ回路の一形態を示す。フリップフロップ回路は、クロックドインバータ２１２と、インバータ２１０と、クロックドインバータ２２１とを有する。そしてクロックドインバータ２１２は、トランジスタ２０１及びトランジスタ２０２を有するインバータ２０７と、トランジスタ２０３及びトランジスタ２０４を有する第１の補償回路２０８と、トランジスタ２０５及びトランスミッションゲート２０６を有する第２の補償回路２０９とを有する。
【０１２６】
インバータ２０７において、トランジスタ２０１及びトランジスタ２０２の各ドレインは、クロックドインバータ２１２の出力端子（ＯＵＴ１）に接続される。トランジスタ２０１のソースは第１の電源に接続され、電源電圧ＶＤＤが供給される。トランジスタ２０２のソースは第２の電源に接続され、電源電圧ＶＳＳが供給される。そしてトランジスタ２０１のゲート電極が第２の補償回路２０９に、トランジスタ２０２のゲート電極が第１の補償回路２０８に、それぞれ接続される。
【０１２７】
第１の補償回路２０８において、トランジスタ２０３及びトランジスタ２０４の各ゲート電極には、前段のフリップフロップ回路において用いられるクロックドインバータ２１２からの信号Ａが入力される。またトランジスタ２０３のソースは、前々段の出力端子ＯＵＴ１からの信号Ａ２が入力される。そして、トランジスタ２０４のソースが第２の電源に接続され、電源電圧ＶＳＳが供給される。また、トランジスタ２０３及びトランジスタ２０４の各ドレインが、トランジスタ２０２のゲート電極に接続される。
【０１２８】
第２の補償回路２０９において、トランジスタ２０５のゲート電極及びトランスミッションゲート２０６の第２の制御端子には、後段のフリップフロップ回路の出力端子ＯＵＴ２からの信号Ｂが入力される。そして、トランジスタ２０５のソースが第２の電源に接続されており、電源電圧ＶＤＤが供給される。また、トランスミッションゲート２０６の第１の制御端子に、後段の出力端子ＯＵＴ２からの信号Ｂを反転させた信号Ｂｂが入力される。トランスミッションゲート２０６の入力端子には、クロック信号ＣＫが入力される。なおトランスミッションゲート２０６の入力端子には、フリップフロップの段によってクロック信号ＣＫの反転信号ＣＫｂが入力される場合もある。そしてトランジスタ２０５のドレイン及びトランスミッションゲート２０６の出力端子が、トランジスタ２０１のゲート電極に接続される。
【０１２９】
クロックドインバータ２１２の出力端子ＯＵＴ１は、インバータ２１０の入力端子及びクロックドインバータ２２１の出力端子に接続される。またインバータ２１０の出力端子は、フリップフロップ回路の出力端子ＯＵＴ２に接続される。
【０１３０】
なお、第２の補償回路２０９においてトランスミッションゲート２０６を用いているが、本発明は必ずしもこの構成に限定されない。トランスミッションゲートの代わりに、ＴＦＴなどの他のスイッチング素子を用いていても良い。ただし該スイッチング素子は、信号Ｂに同期してそのスイッチングが制御されるものとする。
【０１３１】
またトランジスタ２０３及びトランジスタ２０４の各ゲート電極に入力される信号Ａは、必ずしも前段のＯＵＴ１から出力されているとは限らず、前段のいずれかの端子から出力されていれば良い。トランジスタ２０３のソースに入力される信号Ａ２は、必ずしも前々段のＯＵＴ１から出力されているとは限らず、前々段のいずれかの端子から出力されていれば良い。トランジスタ２０５のゲート電極及びトランスミッションゲート２０６の第２の制御端子に入力される信号Ｂは、必ずしも後段のＯＵＴ２から出力されているとは限らず、後段のいずれかの端子から出力されていれば良い。
【０１３２】
また、トランジスタ２０１、トランジスタ２０３及びトランジスタ２０５はｐ型であり、トランジスタ２０２、トランジスタ２０４はｎ型である。トランジスタには、薄膜トランジスタ（ＴＦＴ）を適用することができる。
【０１３３】
クロックドインバータ２２１は、トランジスタ２２４及びトランスミッションゲート２２５を有する第３の補償回路２２２と、トランジスタ２２６及びトランジスタ２２７を有するインバータ２２３とを有している。
【０１３４】
クロックドインバータ２２１において、トランジスタ２２４のゲート電極及びトランスミッションゲート２２５の第１の制御端子は、クロックドインバータ２１２の出力端子ＯＵＴ１に接続されている。またトランジスタ２２６のソースは第１の電源に接続されており、電源電圧ＶＤＤが供給される。トランジスタ２２４及びトランジスタ２２７の各ソースは第２の電源に接続されており、それぞれ電源電圧ＶＳＳが供給される。トランスミッションゲート２２５の入力端子には、クロック信号を反転させた信号ＣＫｂが供給される。トランスミッションゲート２２５の出力端子及びトランジスタ２２４のドレインは、トランジスタ２２６のゲート電極に接続される。トランジスタ２２７は、ゲート電極がフリップフロップ回路の出力端子ＯＵＴ２に接続される。トランジスタ２２６及びトランジスタ２２７の各ドレインは、クロックドインバータ２１２の出力端子ＯＵＴ１に接続される。
【０１３５】
また、トランジスタ２２６はｐ型であり、トランジスタ２０２、トランジスタ２２４、トランジスタ２２７はｎ型である。
【０１３６】
また図１８（Ｂ）に、図１８（Ａ）における信号Ａ、信号Ｂ、信号Ａ２、信号Ｂｂ、クロック信号ＣＫ、出力端子ＯＵＴ１から出力される信号、出力端子ＯＵＴ２から出力される信号の、タイミングチャートを示す。
【０１３７】
図１８（Ｂ）に示すタイミングチャートから分かるように、図１８（Ａ）に示すフリップフロップ回路では、出力端子ＯＵＴ１において信号が電源電圧ＶＤＤから電源電圧ＶＳＳに変化する、所謂立ち下がりのタイミングを、クロック信号ＣＫではなく、前々段の出力端子ＯＵＴ１からの信号Ａ２により決めることができる。よって、前々段の出力端子ＯＵＴ１からの信号Ａ２に同期するようにトランジスタ１０２をオンとすることで、期間Ｔ１においてトランジスタ１０２を完全にオフさせることができる。したがって、破線２１３で示すように信号が早めに立ち下がることを、防ぐことができる。
【０１３８】
なおクロックドインバータ２２１が有する、出力端子ＯＵＴ１への電源電圧ＶＳＳの供給を制御するｎ型のトランジスタと、クロックドインバータ２１２が有する、出力端子ＯＵＴ１への電源電圧ＶＤＤの供給を制御するｐ型のトランジスタ２０１とで、前者のトランジスタのチャネル幅Ｗがより大きくなるように設計を行なうと良い。上記構成により、期間Ｔ３において、クロックドインバータ２１２よりもクロックドインバータ２２１の出力端子ＯＵＴ１への電流供給能力をより高くすることができるからである。よって、期間Ｔ３において出力端子ＯＵＴ１を、より確実に電源電圧ＶＳＳに保つことができる。
【０１３９】
また図１８（Ａ）に示すフリップフロップ回路では、クロック信号ＣＫの入力を、信号Ｂに同期して動作するスイッチング素子（トランスミッションゲート２０６）で制御している。従って、クロック信号ＣＫをフリップフロップ回路に供給するための配線の負荷を低減することができる。
【０１４０】
なお通常クロックドインバータは、直列に接続された２つのｎ型のトランジスタと、直列に接続された２つのｐ型のトランジスタとを有している。しかしトランジスタを２つ直列に接続するとオン電流が低くなる傾向がある。そこで、オン電流を稼ぐために、直列に接続された２つのトランジスタを、そのチャネル幅Ｗが大きくなるよう設計していた。そのため、該２つのトランジスタのゲート（ゲート容量）を負荷とするトランジスタも、そのチャネル幅Ｗが大きくするよう設計する必要が生じるため、結果的にクロックドインバータ全体の負荷が大きくなり、そのことが高周波動作の妨げとなっていた。しかしながら本発明において、クロックドインバータの出力端子への電圧の供給を制御するために、ダブルゲートのトランジスタ（直列に接続された２つのトランジスタ）を用いる必要はなく、シングルゲートのトランジスタを用いることができる。その結果、本発明ではそのチャネル幅Ｗが大きくなるようトランジスタを設計する必要はなく、トランジスタのサイズを小さくすることができるため、高集積化が可能となる。また該トランジスタのゲートを負荷とする素子の負担を軽減することができるので、クロックドインバータ全体の負荷を小さくし、高周波動作を可能にする。さらに、チャネル幅Ｗを抑えつつ、出力端子への電流の供給能力を高めることができる。よって、後段の回路の負荷により、フリップフロップ回路から出力される信号の波形が鈍るのを防ぐことができる。
【０１４１】
（実施の形態１１）
本実施の形態では、陽極（ＡＮＯＤＥ）の電位、及び陰極（ＣＡＴＨＯＤＥ）の電位を反転させるためのスイッチの回路図を示す。
【０１４２】
図１９（A）に示すスイッチは、信号変換部（FPGA：Field Programmable Logic Device）８０１、これに接続された複数のレベルシフタ８０２、８０３を有する。レベルシフタ８０２にはインバータを構成するトランジスタ８０４、８０５、レベルシフタ８０３にはインバータを構成するトランジスタ８０６、８０７が、それぞれ接続されている。トランジスタ８０５、トランジスタ８０７はｐ型であり、トランジスタ８０４、トランジスタ８０６はｎ型である。トランジスタ８０５の一方の電極はアノード電源に接続され、トランジスタ８０４の一方の電極は接地され、これらを有するインバータの出力端子は、アノード端子に接続されている。またトランジスタ８０７の一方の電極はアノード電源に接続され、トランジスタ８０６の一方の電極はカソードに接続され、これらを有するインバータの出力端子は、カソード端子に接続されている。
【０１４３】
図１９（B）には、レベルシフタ８０２、８０３から出力される信号の波形を示す。レベルシフタ８０３より出力された信号の電位が反転した後、レベルシフタ８０２より出力された信号の電位が反転する。次にレベルシフタ８０２より出力された信号の電位が元に戻り、その後、レベルシフタ８０３より出力された信号の電位が戻る。このような信号によって、陽極と、陰極の電位を順次反転することにより、正確な逆方向電圧を印加することができる。
【０１４４】
本発明はこのようなスイッチ回路を有することによって、正確な逆方向電圧を印加することができる駆動方法を提供することができる。
【図面の簡単な説明】
【０１４５】
【図１】本発明の画素回路を示した図である
【図２】本発明の画素領域の上面を示した図である
【図３】本発明の画素領域の断面を示した図である
【図４】本発明の駆動方法を示した図である
【図５】本発明の画素回路を示した図である
【図６】本発明の画素回路を示した図である
【図７】本発明の画素回路を示した図である
【図８】本発明の画素回路を示した図である
【図９】本発明の画素領域の断面を示した図である
【図１０】本発明の画素領域の断面を示した図である
【図１１】本発明のパネルを示した図である
【図１２】本発明の保護回路を示した図である
【図１３】本発明の駆動回路を示した図である
【図１４】本発明の駆動回路を示した図である
【図１５】本発明の画素回路及び断面図を示した図である
【図１６】本発明の電子機器を示した図である
【図１７】本発明の温度補償機能を示した図である
【図１８】本発明の駆動回路を示した図である
【図１９】本発明の駆動回路を示した図である
【図１】
2006065308.tif 000003
【図２】
2006065308.tif 000004
【図３】
2006065308.tif 000005
【図４】
2006065308.tif 000006
【図５】
2006065308.tif 000007
【図６】
2006065308.tif 000008
【図７】
2006065308.tif 000009
【図８】
2006065308.tif 000010
【図９】
2006065308.tif 000011
【図１０】
2006065308.tif 000012
【図１１】
2006065308.tif 000013
【図１２】
2006065308.tif 000014
【図１３】
2006065308.tif 000015
【図１４】
2006065308.tif 000016
【図１５】
2006065308.tif 000017
【図１６】
2006065308.tif 000018
【図１７】
2006065308.tif 000019
【図１８】
2006065308.tif 000020
【図１９】
2006065308.tif 000021