(57)【要約】【課題】ボンディングパッド用の外部電極の面積を低減し、小型化が可能な半導体装置を提供する。【解決手段】本発明の半導体装置は、パッシベーション膜６に直接ベースコンタクト窓７およびエミッタコンタクト窓８が形成されており、各窓に埋め込まれたアルミ配線によってｐ型ベース拡散層３、ｎ++エミッタ拡散層４とそれぞれ接続されたベース電極９およびエミッタ電極１０を有している。ベース電極９およびエミッタ電極１０はそれぞれパッシベーション膜６の上に直接形成されている。【選択図】図１
2006093392.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ以上の半導体素子を形成した半導体基板と、少なくとも前記半導体基板の表面を全て覆うように形成されたパッシベーション膜と、前記パッシベーション膜を貫通し、前記半導体素子と電気的に接続されたスルーホールと、前記スルーホールと電気的に接続された外部電極と、を備え、
前記外部電極は前記パッシベーション膜の上に延びるように形成されていることを特徴とする半導体装置。
【請求項２】
前記外部電極はボンディングパッドを兼ねることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にボンディングパッドの構造に関する。
【背景技術】
【０００２】
通信機器、ＡＶ機器の小型軽量化に伴い、使用部品においても、小型化の要求が厳しさを増してきており、トランジスタ、ダイオード、ＩＣ等の半導体装置においては、外形寸法の小型化を図るため、パッケージの寸法が小さくなってきている。この結果小型化されたパッケージ内に内蔵できる半導体チップの大きさが限定されてしまう。
【０００３】
図３に従来のバイポーラトランジスタの製造方法の説明図を示す（例えば特許文献１参照）。
【０００４】
ｎ型高濃度基板２３上にｎ型エピタキシャル層２４を形成する。次にｎ型エピタキシャル層２４表面にｐ型ベース拡散層２５を形成する。さらに、ｐ型ベース拡散層２５表面にｎ++エミッタ拡散層２６を形成し、トランジスタ真性部２７を形成する（図３（ａ））。
【０００５】
次に、トランジスタ真性部２７表面に全て覆うように、例えば酸化シリコン膜からなる第１の絶縁膜２８を形成する。さらに、公知のリソグラフィーとドライエッチングにより、ベース拡散層２５上にベースコンタクト窓２９とｎ++エミッタ拡散層２６上にエミッタコンタクト窓３０をそれぞれ開口する（図３（ｂ））。
【０００６】
ベースコンタクト窓２９とエミッタコンタクト窓３０のそれぞれに、アルミニウム等の低抵抗の金属を埋め込み、ベース電極３１とエミッタ電極３２を形成する（図３（ｃ））。ベース電極３１とエミッタ電極３２は第１の絶縁膜２８上に引き出されている。
【０００７】
次に、ベース電極３１とエミッタ電極３２とを含むｎ型高濃度基板２３の上に、例えば窒化シリコン膜からなるパッシベーション膜３３を形成し、さらに、公知のリソグラフィーとドライエッチングにより、ベース電極３１上とエミッタ電極３２上のパッシベーション膜３３を開口して電極表面を露出させる。次に、ｎ型高濃度基板２３の裏面にコレクタ電極３４を形成してバイポーラトランジスタ３５を得る（図３（ｄ））。トランジスタ３５では、ベース電極３１とエミッタ電極３２の一部がパッシベーション膜３３に覆われた構造となっており、それぞれ外部端子との接続のためのボンディングパッドを兼ねている。
【特許文献１】特開平１０−１２５７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述したトランジスタでは、ベース電極３１とエミッタ電極３２の一部がパッシベーション膜３３に覆われた構造を採っているため、絶縁膜に覆われている面積だけボンディングパッドとしてワイヤボンドと接続する寸法の実効面積が小さくなってしまい、面積を稼ぐためには各電極面積を大きくしなければならないが、このことは半導体装置の面積の増大につながってしまう。
【０００９】
そこで、本発明は、上記課題を解決するため、ボンディングパッド構造を簡素化した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の半導体装置は、少なくとも１つ以上の半導体素子を形成した半導体基板と、少なくとも前記半導体基板の表面を全て覆うように形成されたパッシベーション膜と、前記パッシベーション膜を貫通し、前記半導体素子と電気的に接続されたスルーホールと、前記スルーホールと電気的に接続された外部電極と、を備え、前記外部電極は前記パッシベーション膜の上に延びるように形成されていることを特徴とする。
【００１１】
前記外部電極はボンディングパッドを兼ねることが好ましい。
【発明の効果】
【００１２】
本発明の半導体装置は、パッシベーション膜上に外部電極を形成することにより、半導体装置の面積の縮小が図れる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の一実施の形態について図面を参照しながら説明する。
【００１４】
図１は、本発明の実施形態における半導体装置の製造方法の説明図を示したものである。
【００１５】
ｎ型高濃度基板１上にｎ型エピタキシャル層２を形成する。次にｎ型エピタキシャル層２の表面にｐ型ベース拡散層３を形成する。さらにｐ型ベース拡散層３の表面にｎ++エミッタ拡散層４を形成し、トランジスタ真性部５を形成する（図１（ａ））。
【００１６】
次に、トランジスタ真性部５表面を全て覆うように、たとえば窒化シリコン膜からなるパッシベーション膜６を形成する。さらに、公知のリソグラフィーとドライエッチングにより、ベース拡散層３上にベースコンタクト窓７とｎ++エミッタ拡散層４上にエミッタコンタクト窓８をそれぞれ開口する（図１（ｂ））。
【００１７】
ベースコンタクト窓７とエミッタコンタクト窓８のそれぞれに、アルミニウム等の低抵抗の金属を埋め込み、ベース電極９とエミッタ電極１０を形成する。次に、ｎ型高濃度基板１の裏面にコレクタ電極１１を形成してバイポーラトランジスタ１２を得る（図１（ｃ））。
【００１８】
このとき、ベース電極９とエミッタ電極１０はパッシベーション膜６上に引き出されており、さらに、それぞれの電極がボンディングパッドを兼ねる。
【００１９】
以上のように本実施形態によれば、半導体素子を機械的損傷や可動イオン等の不純物汚染から保護するパッシベーション膜の上に直接電極を引き出してボンディングパッドとするため、汚染等の影響を受けず、さらに電極面積を縮小して半導体装置の小型化が図れる。
【００２０】
なお、本実施の形態ではバイポーラトランジスタについて示したが、その他の半導体装置、例えばＭＯＳトランジスタ等にも適用できる。
【００２１】
図２は本発明の実施の形態におけるトランジスタの変形例を示した図である。
【００２２】
図２に示されるように、配線構造が２層、あるいはそれ以上であってもよく、このような構成とすることにより、ワイヤボンドが容易になるとともに、配線に起因する寄生容量を低減することも可能であり、高周波用途の半導体装置に対して有効である。
【００２３】
なお、パッシベーション膜６の厚みを増やしても寄生容量を減らすことができるのは言うまでもない。
【産業上の利用可能性】
【００２４】
本発明に係る半導体装置は、簡便な構成で小型化が図れ、特にディスクリート半導体に対して有用である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態における半導体装置の製造方法の説明図
【図２】本発明の実施形態における半導体装置の変形例を示す図
【図３】従来のバイポーラトランジスタの製造方法の説明図
【符号の説明】
【００２６】
１、２３  ｎ型高濃度基板
２、２４  ｎ型エピタキシャル層
３、２５  ｐ型ベース拡散層
４、２６  ｎ++エミッタ拡散層
５、１３、２７  トランジスタ真性部
６、２１、３３  パッシベーション膜
７、２９  ベースコンタクト窓
８、３０  エミッタコンタクト窓
９、１６、３１  ベース電極
１０、１７、３２  エミッタ電極
１１、１５、３４  コレクタ電極
１２、１４、３５  バイポーラトランジスタ
２０  一層目配線
【図１】
2006093392.tif 000003
【図２】
2006093392.tif 000004
【図３】
2006093392.tif 000005