(57)【要約】  【課題】  複数のトランジスタの特性ばらつきを解析することができるトランジスタの特性評価回路及び評価方法を提供する。  【解決手段】  トランジスタの特性評価装置は、ゲートが２入力ＮＡＮＤ回路２の出力端子とインバータ３を介して接続され、ドレインがカラム電源線１１と接続され、ソースがロウ電源線１２と接続された測定対象のトランジスタ１を含む複数のユニット回路１０を有している。さらに、カラムドライバ回路２２は、ロウ電源線１２と接続され、ロウドライバ回路２１はカラム電源線１１と接続され、カラム電源線１１と接続された電圧検知器としてのインバータ２３と、各インバータ２３の出力信号ＯＵＴＣを受ける出力端子２４を有している。【選択図】      図５
2006118910.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタの特性評価装置であって、
ゲートが信号線と接続され、ソース及びドレインのうち、一方が第１の配線と接続され且つ他方が第２の配線と接続された測定対象であるトランジスタと、
前記第１の配線を電源端子又は接地端子と接続するための第１の回路と、
前記第２の配線を電源端子又は接地端子と接続するための第２の回路とを備え、
前記第１の配線は、電圧検知器を介して出力端子と接続されていることを特徴とするトランジスタの特性評価装置。
【請求項２】
前記第１の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが前記第１の配線と接続され導電型が互いに異なる１対のトランジスタからなり、
前記第２の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが前記第２の配線と接続され導電型が互いに異なる１対のトランジスタからなることを特徴とする請求項１に記載のトランジスタの特性評価装置。
【請求項３】
測定対象である前記トランジスタのゲートに所定の電圧を印加する電圧印加手段をさらに備えていることを特徴とする請求項１又は２に記載のトランジスタの特性評価装置。
【請求項４】
所定の電圧を印加する電圧印加端子と接地端子との間に直列に接続されると共にその接続ノードが測定対象である前記トランジスタのゲートと接続され、導電型が互いに異なる１対のトランジスタからなる回路をさらに備えることを特徴とする請求項１又は２に記載のトランジスタの特性評価装置。                                                
【請求項５】
トランジスタの特性評価装置であって、
それぞれがマトリックス状に配置されており、ゲートがＮＡＮＤ回路の出力端子と接続され、ソース及びドレインのうち、一方が第１の配線と接続され且つ他方が第２の配線と接続された測定対象であるトランジスタを含む複数のユニット回路を備え、
前記複数のユニット回路のうち同一の行に属するユニット回路に含まれる前記トランジスタと接続された前記第２の配線は１本の行方向配線であり、
前記同一の行に属するユニット回路に含まれる前記ＮＡＮＤ回路の一の入力端子は行アドレス制御部と接続され、
前記複数のユニット回路のうち同一の列に属するユニット回路に含まれる前記トランジスタと接続された前記第１の配線は列方向配線であり、
前記同一の列に属するユニット回路に含まれる前記ＮＡＮＤ回路の他の入力端子は列アドレス制御部と接続されていることを特徴とするトランジスタの特性評価装置。
【請求項６】
トランジスタの特性評価装置であって、それぞれがマトリックス状に配置されており、ゲートがＮＡＮＤ回路の出力端子と接続され、ソース及びドレインの一方が第１の配線と接続され他方が第２の配線と接続された複数の被測定トランジスタを含む複数のユニット回路を備え、
前記複数のユニット回路のうち同一の行に属するユニット回路に含まれる前記複数の被測定トランジスタと接続された前記第２の配線は１本の行方向配線であり、
前記同一の行に属するユニット回路に含まれる前記ＮＡＮＤ回路のーの入力端子は行アドレス制御部と接続され、
前記複数のユニット回路のうち同一の列に属するユニット回路に含まれる前記複数のトランジスタと接続された前記各第１の配線は列方向配線であり、
前記同一の列に属するユニット回路に含まれる前記ＮＡＮＤ回路の他の入力端子は列アドレス制御部と接続されていることを特徴とするトランジスタの特性評価装置。
【請求項７】
前記第１の配線を電源端子又は接地端子と接続するための複数の第１の回路と、
前記第２の配線を電源端子又は接地端子と接続するための複数の第２の回路と、
前記第１の回路に含まれる１対のトランジスタの各ゲートに制御信号を出力する列ドライバ制御部と、
前記第２の回路に含まれる１対のトランジスタの各ゲートに制御信号を出力する行ドライバ制御部とをさらに備え、
前記各列方向配線は、それぞれ電圧検知器を介して出力端子と接続されていることを特徴とする請求項５又は６に記載のトランジスタの特性評価装置。
【請求項８】
前記第１の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが前記各列方向配線と接続され導電型が互いに異なる１対のトランジスタからなり、
前記第２の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが前記各行方向配線と接続され導電型が互いに異なる１対のトランジスタからなることを特徴とする請求項７に記載のトランジスタの特性評価装置。
【請求項９】
前記第２の回路は、前記各行方向配線の一の端子及び他の端子に接続されていることを特徴とする請求項７又は８に記載のトランジスタの特性評価装置。
【請求項１０】
測定対象である前記トランジスタのゲートに所定の電圧を印加する電圧印加手段をさらに備えていることを特徴とする請求項７〜９のいずれか１項に記載のトランジスタの特性評価装置。
【請求項１１】
所定の電圧を印加する電圧印加端子と接地端子との間に直列に接続されると共にその接続ノードが測定対象の前記トランジスタのゲートと接続され、導電型が互いに異なる１対のトランジスタからなる回路をさらに備えていることを特徴とする請求項７〜９のいずれか１項に記載のトランジスタの特性評価装置。
【請求項１２】
前記行アドレス制御部、列アドレス制御部、行ドライバ制御部及び列ドライバ制御部に制御信号をそれぞれ出力する自動発振回路をさらに備えていることを特徴とする請求項７〜１１のいずれか１項に記載のトランジスタの特性評価装置。
【請求項１３】
前記複数のユニット回路のうち、特定のユニット回路を選択して駆動可能とする少なくとも１つのヒューズ素子をさらに備えていることを特徴とする請求項５〜１１のいずれか１項に記載のトランジスタの特性評価装置。
【請求項１４】
前記電圧検知器は、インバータ又は差動増幅器であることを特徴とする請求項１又は２に記載のトランジスタの特性評価装置。
【請求項１５】
前記電圧検知器は、インバータ又は差動増幅器であることを特徴とする請求項７に記載のトランジスタの特性評価装置。
【請求項１６】
請求項１又は２に記載のトランジスタの特性評価装置を用いたトランジスタの評価方法であって、
前記第１の配線を前記第１の回路によって電源端子に接続することにより、前記第１の配線に電荷を充電する工程と、
測定対象である前記トランジスタのゲートを所定の電圧に変化させた後に、前記第２の配線を前記第２の回路によって接地端子に接続した状態で、前記第１の配線に蓄積された電荷を測定対象である前記トランジスタ及び前記第２の配線を経由して放電させる工程と、
前記第１の配線に蓄積された電荷が放電されることによる前記第１の配線の電位の変化によって前記電圧検知器の出力が反転するまでの時間に基づいて、測定対象である前記トランジスタの電流特性を評価する工程とを備えていることを特徴とするトランジスタの評価方法。
【請求項１７】
請求項３又は４に記載のトランジスタの特性評価装置を用いたトランジスタの評価方法であって、
前記第１の配線を前記第１の回路によって電源端子に接続することにより、前記第１の配線に電荷を充電する第１の工程と、
測定対象である前記トランジスタのゲートを所定の電圧に変化させた後に、前記第２の配線を前記第２の回路によって接地端子に接続した状態で、前記第１の配線に蓄積された電荷を測定対象である前記トランジスタ及び前記第２の配線を経由して放電させる第２の工程と、
前記第１の配線に蓄積された電荷が放電されることによる前記第１の配線の電位の変化によって前記電圧検知器の出力が反転するまでの時間を求める第３の工程と、
測定対象である前記トランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら前記第１の工程から前記第３の工程までを順次繰り返した後、前記電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、前記ゲート電圧と前記電圧検知器の出力が反転するまでの時間との関係から測定対象である前記トランジスタの閾値電圧値を求める工程とを備えていることを特徴とするトランジスタの評価方法。
【請求項１８】
請求項５〜９のいずれか１項に記載のトランジスタの特性評価装置を用いたトランジスタの評価方法であって、マトリックス状に配置された測定対象である前記トランジスタを含む複数のユニット回路を個別に選択し、
前記第１の配線を前記第１の回路によって電源端子に接続することにより、前記第１の配線に電荷を充電する工程と、
測定対象である前記トランジスタのゲートを所定の電圧に変化させた後に、前記第２の配線を前記第２の回路によって接地端子に接続した状態で、前記第１の配線に蓄積された電荷を測定対象である前記トランジスタ及び前記第２の配線を経由して放電させる工程と、
前記第１の配線に蓄積された電荷が放電されることによる前記第１の配線の電位の変化によって前記電圧検知器の出力が反転するまでの時間を求める工程を前記複数のユニット回路にそれぞれ含まれる前記トランジスタについて行なうことにより、前記複数のトランジスタの電流特性のばらつきを評価することを特徴とするトランジスタの評価方法。
【請求項１９】
請求項１０又は１１に記載のトランジスタの特性評価装置を用いたトランジスタの評価方法であって、マトリックス状に配置された測定対象である前記トランジスタを含む複数の前記ユニット回路を個別に選択し、
前記第１の配線を前記第１の回路によって電源端子に接続することにより、前記第１の配線に電荷を充電する第１の工程と、
測定対象である前記トランジスタのゲートを所定の電圧に変化させた後に、前記第２の配線を前記第２の回路によって接地端子に接続した状態で、前記第１の配線に蓄積された電荷を測定対象である前記トランジスタ及び前記第２の配線を経由して放電させる第２の工程と、
前記第１の配線に蓄積された電荷が放電されることによる前記第１の配線の電位の変化によって前記電圧検知器の出力が反転するまでの時間を求める第３の工程と、
測定対象である前記トランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら前記第１の工程から前記第３の工程までを順次繰り返した後、前記電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、前記ゲート電圧と電圧検知器の出力が反転するまでの時間との関係から測定対象である前記トランジスタの閾値電圧値を求める工程を、前記複数のユニット回路にそれぞれ含まれる前記トランジスタについて行なうことにより、前記複数のトランジスタの閾値電圧値のばらつきを評価することを特徴とするトランジスタの評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造工程終了後におけるトランジスタの特性評価に用いるトランジスタの評価装置及びそれを用いたトランジスタの評価方法に関する。
【背景技術】
【０００２】
半導体装置に用いられるトランジスタは、重要な構成部品の１つであり、半導体プロセスの開発時はもちろん、半導体装置の量産時においても重要な評価項目である。製造されたトランジスタの特性は、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）、すなわちマトリックス状に配置された測定対象である複数のトランジスタを各トランジスタのアドレスを特定するためのデコーダを用いて、複数のトランジスタのうちの１つを選択し、選択した特定のトランジスタの電流等を個別に測定している。
【０００３】
以下、従来のトランジスタの特性評価装置について図面を参照しながら説明する（例えば、特許文献１を参照。）。
【０００４】
図１２は従来のトランジスタの特性評価装置の回路構成を示している。図１２に示すように、半導体ウェハ上には測定対象である複数の被測定トランジスタ５９（ＮＭＯＳトランジスタ）がマトリックス状に配置されている。各被測定トランジスタ５９のゲート及びドレインは、それぞれ選択トランジスタ５５及び５６を介してトランジスタ測定用のＤＣ電源ユニット５３及び５４と接続されている。また、各被測定トランジスタ５９のソースはＧＮＤ端子６０とそれぞれ接続されている。
【０００５】
半導体ウェハ上には、被測定トランジスタ５９の周辺部にデコーダ回路であるＸデコーダ５１及びＹデコーダ５２が配置されて、Ｘデコーダ５１及びＹデコーダ５２には、パルスを入力するためのパルス源（不図示）が接続されている。
【０００６】
以下、前記のように構成されたトランジスタの特性評価装置の動作について説明する。Ｘデコーダ５１及びＹデコーダ５２により、測定するトランジスタが選択された場合には、選択されたトランジスタと接続されているラインの選択トランジスタ５５及び５６がそれぞれ１つずつ選択される。これにより、選択された被測定トランジスタ５９にのみ、ＤＣ電源ユニット５３及び５４からの電圧が印加されて、選択された被測定トランジスタ５９の電流測定が行なわれる。
【特許文献１】特許第３４８３８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来のトランジスタの評価装置は、第１に、Ｘデコーダ５１により、特定の列に含まれるトランジスタ５９のゲートに所定の電位を与えた場合は、その特定の列のすべてのトランジスタのゲートに所定の電位が与えられるため、測定したいトランジスタ以外の不良要因が測定結果に影響を及ぼす恐れがある。この問題は被測定トランジスタの数が多くなると無視できなくなる。
【０００８】
また、第２に、半導体集積回路装置の素子数の増加に伴って、トランジスタのサイズが微細化されると共にトランジスタの数も増加しており、トランジスタの数は１チップ当たり１０億個にも達している。トランジスタの特性ばらつきや、チップ内、ウェハ内及びロット間での特性分布を検討するには、１ウェハ当たり１００万個もの被測定トランジスタを測定する必要が生じる。この場合、従来例のようにマトリックス状に配置された非被測定トランジスタに対して、特定のトランジスタの電流値を個別に測定する方法では、１ウェハ当たり被測定トランジスタが１００万個にもなること、さらには、１トランジスタの測定（電圧の印加及び電流の測定）には３０ｍｓを要することから、１ウェハの測定時間は８時間以上にもなる。
【０００９】
このように、従来例に係るトランジスタの特性評価装置は、比較的に小規模の被測定トランジスタを評価するには適してはいるものの、大規模に集積化された被測定トランジスタに対する評価は現実的ではない。
【００１０】
本発明は、前記第１の問題及び第２の問題を解決し、大規模に集積化された被測定トランジスタの特性評価を確実に行なえるようにすると共に、大規模に集積化された被測定トランジスタの特性を短時間で評価できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明に係る第１のトランジスタの特性評価装置は、ゲートが信号線と接続され、ソース及びドレインのうち、一方が第１の配線と接続され且つ他方が第２の配線と接続された測定対象であるトランジスタと、第１の配線を電源端子又は接地端子と接続するための第１の回路と、第２の配線を電源端子又は接地端子と接続するための第２の回路とを備え、第１の配線は、電圧検知器を介して出力端子と接続されていることを特徴とする。
【００１２】
第１のトランジスタの特性評価装置によると、第１の回路により第１の配線を電源端子に接続して該第１の配線に電荷を充電し、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の回路により第２の配線を接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタと第２の配線を経由して放電させ、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって、電圧検知器の出力が反転するまでの時間に基づいて測定対象であるトランジスタの電流特性を判断して評価する。これにより、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの特性を短時間で評価することができる。
【００１３】
第１のトランジスタの特性評価装置において、第１の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが第１の配線と接続され導電型が互いに異なる１対のトランジスタからなり、第２の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが第２の配線と接続され導電型が互いに異なる１対のトランジスタからなることが好ましい。このようにすると、第１の回路と第２の回路とを容易に且つ確実に構成することができる。
【００１４】
第１のトランジスタの特性評価装置は、測定対象であるトランジスタのゲートに所定の電圧を印加する電圧印加手段をさらに備えていることが好ましい。
【００１５】
また、第１のトランジスタの特性評価装置は、所定の電圧を印加する電圧印加端子と接地端子との間に直列に接続されると共にその接続ノードが測定対象であるトランジスタのゲートと接続され、導電型が互いに異なる１対のトランジスタからなる回路をさらに備えていることが好ましい。
【００１６】
このようにすると、第１の回路により第１の配線を電源端子に接続して該第１の配線に電荷を充電する第１の工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の回路により第２の配線を接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタと第２の配線を経由して放電させる第２の工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める第３の工程と、測定対象であるトランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら第１から第３の工程を繰り返し、電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、ゲート電圧と電圧検知器の出力が反転するまでの時間の関係から測定対象であるトランジスタの閾値電圧値を求めることができる。その結果、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの閾値電圧特性を短時間で評価することができる。
【００１７】
本発明に係る第２のトランジスタの特性評価装置は、それぞれがマトリックス状に配置されており、ゲートがＮＡＮＤ回路の出力端子と接続され、ソース及びドレインのうち、一方が第１の配線と接続され且つ他方が第２の配線と接続された測定対象であるトランジスタを含む複数のユニット回路を備え、複数のユニット回路のうち同一の行に属するユニット回路に含まれるトランジスタと接続された第２の配線は１本の行方向配線であり、同一の行に属するユニット回路に含まれるＮＡＮＤ回路の一の入力端子は行アドレス制御部と接続され、複数のユニット回路のうち同一の列に属するユニット回路に含まれるトランジスタと接続された第１の配線は列方向配線であり、同一の列に属するユニット回路に含まれるＮＡＮＤ回路の他の入力端子は列アドレス制御部と接続されていることを特徴とする。
【００１８】
第２のトランジスタの特性評価装置によると、行アドレス制御部と列アドレス制御部とによって選択されたＮＡＮＤ回路を有するユニット回路に含まれるトランジスタのゲートのみに電位を与えることが可能となるため、他のユニット回路に含まれるトランジスタのゲートには電位が与えられなくなるので、測定対象のトランジスタ以外の不良要因が測定結果に影響を及ぼすことを防止できる。
【００１９】
本発明に係る第３のトランジスタの特性評価装置は、トランジスタの特性評価装置であって、それぞれがマトリックス状に配置されており、ゲートがＮＡＮＤ回路の出力端子と接続され、ソース及びドレインの一方が第１の配線と接続され他方が第２の配線と接続された複数の被測定トランジスタを含む複数のユニット回路を備え、前記複数のユニット回路のうち同一の行に属するユニット回路に含まれる前記複数のトランジスタと接続された前記第２の配線は１本の行方向配線であり、前記同一の行に属するユニット回路に含まれる前記ＮＡＮＤ回路のーの入力端子は行アドレス制御部と接続され、前記複数のユニット回路のうち同一の列に属するユニット回路に含まれる前記複数のトランジスタと接続された前記各第１の配線は列方向配線であり、前記同一の列に属するユニット回路に含まれる前記ＮＡＮＤ回路の他の入力端子は列アドレス制御部と接続されていることを特徴とする。
【００２０】
第３のトランジスタの特性評価装置によると、行アドレス制御部と列アドレス制御部とによって選択されたＮＡＮＤ回路を有するユニット回路に含まれるトランジスタのゲートのみに電位を与えることが可能となり、他のユニット回路に含まれるとトランジスタのゲートには電位が与えられないため、測定対象のトランジスタ以外の不良要因が測定結果に影響を及ぼすことを防止できる。また、各ユニット回路に含まれる複数のトランジスタの特性を同時に行なうことが可能となり、測定時間をさらに短縮することができる。
【００２１】
第２又は第３のトランジスタの特性評価装置は、第１の配線を電源端子又は接地端子に接続するための複数の第１の回路と、第２の配線を電源端子又は接地端子に接続するための複数の第２の回路と、第１の回路における１対のトランジスタの各ゲートに制御信号を出力する列ドライバ制御部と、第２の回路における１対のトランジスタの各ゲートに制御信号を出力する行ドライバ制御部とをさらに備え、各列方向配線は、それぞれ電圧検知器を介して出力端子と接続されていることが好ましい。
【００２２】
このようにすると、マトリックス状に配置された測定対象であるトランジスタを含む複数のユニット回路を個別に選択し、第１の回路により第１の配線を電源端子に接続して該第１の配線に電荷を充電し、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の回路により第２の配線を接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタと第２の配線とを経由して放電させ、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める工程を、複数のユニット回路にそれぞれ含まれるトランジスタについて行なうことにより、複数のトランジスタの電流特性のばらつきを判定することができるため、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの特性のばらつきを短時間で評価することができる。
【００２３】
第２又は第３のトランジスタの特性評価装置において、第１の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが各列方向配線と接続され導電型が互いに異なる１対のトランジスタからなり、第２の回路は、電源端子と接地端子との間に直列に接続されると共にその接続ノードが各行方向配線と接続され導電型が互いに異なる１対のトランジスタからなることが好ましい。このようにすると、第１の回路と第２の回路とを容易に且つ確実に構成することができる。
【００２４】
第２又は第３のトランジスタの特性評価装置において、第２の回路は、各行方向配線の一の端子及び他の端子に接続されていることが好ましい。
【００２５】
第２又は第３のトランジスタの特性評価装置は、測定対象であるトランジスタのゲートに所定の電圧を印加する電圧印加手段をさらに備えていることが好ましい。
【００２６】
また、第２又は第３のトランジスタの特性評価装置は、所定の電圧を印加する電圧印加端子と接地端子との間に直列に接続されると共にその接続ノードが測定対象であるトランジスタのゲートと接続され、導電型が互いに異なる１対のトランジスタからなる回路をさらに備えていることが好ましい。
【００２７】
このようにすると、マトリックス状に配置された測定対象であるトランジスタを含む複数のユニット回路を個別に選択し、第１の回路により第１の配線を電源端子に接続して該第１の配線に電荷を充電する第１の工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の回路により第２の配線を接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタと第２の配線とを経由して放電させる第２の工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める第３の工程と、測定対象であるトランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら第１から第３の工程を繰り返し、電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、ゲート電圧と電圧検知器の出力とが反転するまでの時間の関係からトランジスタの閾値電圧値を求める工程を複数のユニット回路にそれぞれ含まれるトランジスタについて行なうことにより、複数のトランジスタの閾値電圧値のばらつきを判断することができる。その結果、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの閾値電圧特性のばらつきを短時間で評価することができる。
【００２８】
第２又は第３のトランジスタの特性評価装置は、行アドレス制御部、列アドレス制御部、行ドライバ制御部及び列ドライバ制御部に制御信号をそれぞれ出力する自動発振回路をさらに備えていることが好ましい。このようにすると、例えばウェハ状態でのバーンイン試験において、外部から制御信号を入力することなく、トランジスタ特性の劣化を加速して発生させるためのストレス電流を印加することが可能になる。
【００２９】
第２又は第３のトランジスタの特性評価装置は、複数のユニット回路のうち、特定のユニット回路を選択して駆動可能とする少なくとも１つのヒューズ素子をさらに備えていることが好ましい。このようにすると、高集積されたトランジスタのなかから不良トランジスタの位置を確実に特定することができる。
【００３０】
第１、第２又は第３のトランジスタの特性評価装置において、前記電圧検知器は、インバータ又は差動増幅器であることが好ましい。このようにすると、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化に対して、電圧検知器の出力の反転を確実にさせることができる。
【００３１】
前記の目的を達成するため、本発明に係る第１のトランジスタの特性評価方法は、本発明の第１のトランジスタの特性評価装置を用いたトランジスタの評価方法を対象とし、第１の配線を第１の回路によって電源端子に接続することにより、第１の配線に電荷を充電する工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の配線を第２の回路によって接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタ及び第２の配線を経由して放電させる工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間に基づいて、測定対象であるトランジスタの電流特性を評価する工程とを備えていることを特徴とする。
【００３２】
第１のトランジスタの特性評価方法によると、１つのトランジスタ当たりの測定時間は第１の配線に電荷が蓄積される時間と、測定対象であるトランジスタ及び第２の配線を経由して放電させる時間とによって決まるため、測定時間を大幅に短縮することが可能となるので、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの特性を短時間で評価することができる。
【００３３】
本発明に係る第２のトランジスタの特性評価方法は、第１のトランジスタの特性評価装置を用いたトランジスタの評価方法を対象とし、第１の配線を第１の回路によって電源端子に接続することにより、第１の配線に電荷を充電する第１の工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の配線を第２の回路によって接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタ及び第２の配線を経由して放電させる第２の工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める第３の工程と、測定対象であるトランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら第１の工程から第３の工程までを順次繰り返した後、電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、ゲート電圧と電圧検知器の出力が反転するまでの時間との関係から測定対象であるトランジスタの閾値電圧値を求める工程とを備えていることを特徴とする。
【００３４】
第２のトランジスタの特性評価方法によると、１つのトランジスタ当たりの閾値電圧値の測定時間は、第１の配線に電荷が蓄積される時間と、測定対象であるトランジスタ及び第２の配線を経由して放電させる時間とによって決まるため、測定時間を大幅に短縮することが可能となるので、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの閾値電圧特性を短時間で評価することができる。
【００３５】
前記の目的を達成するため、本発明に係る第３のトランジスタの特性評価方法は、第２又は第３のトランジスタの特性評価装置を用いたトランジスタの評価方法を対象とし、マトリックス状に配置された測定対象であるトランジスタを含む複数のユニット回路を個別に選択し、第１の配線を第１の回路によって電源端子に接続することにより、第１の配線に電荷を充電する工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の配線を第２の回路によって接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタ及び第２の配線を経由して放電させる工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める工程を複数のユニット回路にそれぞれ含まれるトランジスタについて行なうことにより、複数のトランジスタの電流特性のばらつきを評価することを特徴とする。
【００３６】
第３のトランジスタの特性評価方法によると、各ユニット回路に含まれるトランジスタの測定時間は、第１の配線に電荷が蓄積される時間と、測定対象であるトランジスタ及び第２の配線を経由して放電させる時間とによって決まるため、測定時間を大幅に短縮することが可能となるので、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの特性を短時間で評価することができる。
【００３７】
前記の目的を達成するため、本発明に係る第４のトランジスタの特性評価方法は、第２又は第３のトランジスタの特性評価装置を用いたトランジスタの評価方法を対象とし、マトリックス状に配置された測定対象であるトランジスタを含む複数のユニット回路を個別に選択し、第１の配線を第１の回路によって電源端子に接続することにより、第１の配線に電荷を充電する第１の工程と、測定対象であるトランジスタのゲートを所定の電圧に変化させた後に、第２の配線を第２の回路によって接地端子に接続した状態で、第１の配線に蓄積された電荷を測定対象であるトランジスタ及び第２の配線を経由して放電させる第２の工程と、第１の配線に蓄積された電荷が放電されることによる第１の配線の電位の変化によって電圧検知器の出力が反転するまでの時間を求める第３の工程と、測定対象であるトランジスタのゲートに所定の電圧範囲内で互いに異なる複数の電圧を入力しながら第１の工程から第３の工程までを順次繰り返した後、電圧検知器の出力が反転するまでの時間を繰り返すごとに求め、ゲート電圧と電圧検知器の出力が反転するまでの時間との関係から測定対象であるトランジスタの閾値電圧値を求める工程を、複数のユニット回路にそれぞれ含まれるトランジスタについて行なうことにより、複数のトランジスタの閾値電圧値のばらつきを評価することを特徴とする。
【００３８】
第４のトランジスタの特性評価方法によると、各ユニット回路に含まれるトランジスタの閾値電圧値の測定時間は、第１の配線に電荷が蓄積される時間と、測定対象であるトランジスタ及び第２の配線を経由して放電させる時間とによって決まるため、測定時間を大幅に短縮することが可能となるので、トランジスタを微細化し且つ大規模に集積化したとしても、測定対象であるトランジスタの閾値電圧特性を短時間で評価することができる。
【発明の効果】
【００３９】
本発明に係るトランジスタの特性評価装置及びトランジスタの特性評価方法によると、トランジスタを微細化し且つ大規模に集積化したとしても、被測定トランジスタの特性を確実に評価可能とすることが可能となる。その上、大規模に集積化された被測定トランジスタの特性を短時間で評価することが可能となる。
【発明を実施するための最良の形態】
【００４０】
（第１の実施形態）
本発明の第１の実施形態に係るトランジスタの特性評価装置について、図面を参照しながら説明する。
【００４１】
図１は本発明の第１の実施形態に係るトランジスタの特性評価装置の回路構成を示している。図１に示すように、第１の実施形態に係るトランジスタの特性評価装置は、例えばシリコン（Ｓｉ）からなる半導体ウェハの一部に形成された、いわゆるＴＥＧであって、ソースがカラム電源線１１と接続され、ドレインがロウ電源線１２と接続されたＮ型ＭＯＳＦＥＴからなる測定対象であるトランジスタ１を含む複数のユニット回路１０がマトリックス状に配置されて形成されている。
【００４２】
各ユニット回路１０において、測定対象であるトランジスタ１のゲートは、２入力ＮＡＮＤ回路２の出力端子とインバータ３を介して接続されている。２入力ＮＡＮＤ回路２の一方の入力端子はカラムアドレス信号線１３と接続され、その他方の入力端子はロウアドレス信号線１４と接続されている。
【００４３】
各カラム電源線１１はカラムパッド１５１、１５２、・・・、１５ｎ（但し、ｎは１以上の整数。）とそれぞれ接続され、各ロウパッド１６１、１６２、・・・１６ｍ（但し、ｍは１以上の整数。）とそれぞれ接続されている。
【００４４】
また、各カラムアドレス信号線１３は列アドレス制御部であるカラムアドレスコントローラ１７と接続され、各ロウアドレス信号線１４は行アドレス制御部であるロウアドレスコントローラ１８と接続されている。
【００４５】
以下、前記のように構成されたトランジスタの特性評価装置に組み込まれたトランジスタの評価方法を図面に基づいて説明する。
【００４６】
図２（ａ）は図１における領域２０を拡大して示し、図２（ｂ）は評価装置の動作タイミングを示している。ここでは、図２（ａ）に示すように、複数のユニット回路１０のうち１つ、たとえば１行１列目に位置するユニット回路１０に対してトランジスタ特性の評価方法を説明する。
【００４７】
まず、図２（ｂ）に示すように、測定対象のトランジスタ１のゲートにハイ電位（図中の“Ｈ”）の制御信号ＳＷＴを印加し、且つロウパッド１６１を接地した状態で、カラムパッド１５１に０Ｖから１．２Ｖの電圧を印加する。これにより、トランジスタ１のドレインからソースに電流Ｉが流れる。ここで、制御信号ＳＷＴは、カラムアドレスコントローラ１７及びロウアドレスコントローラ１８からのアドレス信号により生成される。
【００４８】
さらに、第１の実施形態においては、カラムアドレスコントローラ１７とロウアドレスコントローラ１８とを設けることにより、マトリックス状に配置された複数のユニット回路１０のうち任意の１つを選択できるため、複数のトランジスタばらつきの分布からはずれたトランジスタの１つを特定することができる。
【００４９】
すなわち、ロウアドレスコントローラ１８とカラムアドレスコントローラ１７とによって選択された２入力ＮＡＮＤ回路２を有するユニット回路１０に含まれるトランジスタ１のゲートのみに電位を選択的に与えることが可能となり、他のユニット回路１０に含まれるトランジスタ１のゲートには電位が印加されないため、測定対象のトランジスタ１以外の不良要因が測定結果に影響を及ぼすことを防止することができる。
【００５０】
以上のように、第１の実施形態によると、一群の測定対象のトランジスタ１に対し、マトリックス状に配置されたメモリのように、複数のユニット回路１０を選択的に非Ｉｄｓ特性と飽和電流値とを評価することができる。これにより、微細化され且つ大規模に集積化されたトランジスタを現実的な処理時間で評価できるため、トランジスタ特性のばらつきや、チップ内、ウェハ内又はロット間での特性分布を確実に評価することが可能となる。
【００５１】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５２】
図３は本発明の第２の実施形態に係るトランジスタの特性評価装置のユニット回路の回路構成を示している。図３において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００５３】
第２の実施形態に係るトランジスタの特性評価装置は、第１の実施形態の構成に、トランジスタの特性を短時間で評価可能とする構成を付加している。
【００５４】
図３に示すように、第２の実施形態に係るトランジスタの特性評価装置は、カラムパッド１５ｎ（ｎ＝１〜ｎ）及びロウパッド１６ｍ（ｍ＝１〜ｍ）に代えて、出力端子がカラム電源線１１に接続された第１の回路としてのカラムドライバ回路２１と、出力端子がロウ電源線１２に接続された第２の回路としてのロウドライバ回路２２と、カラム電源線１１に接続された電圧検知器としてのインバータ２３と、該インバータ２３の出力信号ＯＵＴＣを受ける出力端子２４とを有している。ここで、制御信号ＳＷＴは、ユニット回路１０に含まれるインバータ３からの出力信号である。
【００５５】
カラムドライバ回路２１は、電源端子と接地端子との間に直列に接続され、ゲートが第１のカラムドライブ信号ＣＤＰを受ける第１のＰＭＯＳＦＥＴ２１ａと、ゲートが第２のカラムドライブ信号ＣＤＮを受ける第１のＮＭＯＳＦＥＴ２１ｂとから構成されている。
【００５６】
カラムドライバ回路２２は、電源端子と接地端子との間に直列に接続され、ゲートが第１のロウドライブ信号ＲＤＰを受ける第２のＰＭＯＳＦＥＴ２２ａと、ゲートが第２のロウドライブ信号ＲＤＮを受ける第２のＮＭＯＳＦＥＴ２２ｂとから構成されている。
【００５７】
なお、第１の回路及び第２の回路は、カラム電源線１１及びロウ電源線１２を電源端子又は接地端子に切り替えて接続できる回路であればよく、本実施形態に示した回路には限定されない。
【００５８】
以下、前記のように構成されたトランジスタの特性評価装置に組み込まれたトランジスタの評価方法を図面に基づいて説明する。
【００５９】
まず、図４（ａ）に示すように、ソースとドレイン間電流の測定方法について説明する。
【００６０】
第２のカラムドライブ信号ＣＤＮの信号をロウレベル（図中の“Ｌ”）とし、第１のロウドライブ信号ＲＤＰ及び第２のロウドライブ信号ＲＤＮの信号電位を共にハイレベル（図中の“Ｈ”）とし、制御信号ＳＷＴの信号電位をハイレベルとする。この状態で、第１のカラムドライブ信号ＣＤＰの電圧を０Ｖから１．２Ｖに遷移すると、図３に示すように、トランジスタ１のソースとドレインとの間に、電流Ｉｓがカラムドライバ回路２１の第１のＰＭＯＳＦＥＴ２２ａ、測定対象のトランジスタ１及びロウドライブ用回路２２の第２のＮＭＯＳＦＥＴ２２ｂの経路で流れる。
【００６１】
以上のことから、第２の実施形態においても、測定対象であるトランジスタ１の電流特性と飽和電流値とを評価可能である。
【００６２】
次に、トランジスタに対する電流特性を極めて短時間で評価する方法について説明する。
【００６３】
図４（ｂ）に示すように、制御信号ＳＷＴがロウレベル（図中の“Ｌ”）の状態で、第１のカラムドライブ信号ＣＤＰ及び第２のカラムドライブ信号ＣＤＮの電位を共にロウレベルとし、第１のロウドライブ信号ＲＤＰ及び第２のロウドライブ信号ＲＤＮの電位を共にハイレベル（図中の“Ｈ”）とすると、カラムドライバ回路２１の電源端子から第１のＰＭＯＳＦＥＴ２１ａを通って、カラムドライバ回路２１の出力端子であるノードＮＣ１と接続されたカラム電源線１１に電荷がチャージされ、その結果、ノードＮＣ１の電位はハイレベルとなる。
【００６４】
続いて、ノードＮＣ１の電位がハイレベルになった後に、第１のカラムドライブ信号ＣＤＰの電位をハイレベルに遷移することにより、ノードＮＣ１は高インピーダンス状態となる。この高インピーダンス状態では、出力端子２４における出力信号ＯＵＴＣの電位はロウレベルである。
【００６５】
次に、制御信号ＳＷＴの電位をハイレベルに遷移することにより、カラム電源線１１に蓄えられていた電荷がトランジスタ１、ロウドライバ回路２２の第２のＮＭＯＳＦＥＴ２２ｂを通って接地端子に流れる。このときのノードＮＣ１における電位の降下速度は、電荷の流出の程度、すなわちトランジスタ１の電流駆動能力によって変わる。より具体的には、トランジスタ１の閾値電圧値（Ｖｔ）が相対的に高い、すなわち飽和電流値が相対的に低い場合等には電位の降下速度は小さく、逆に、トランジスタ１の閾値電圧値が相対的に低い、すなわち飽和電流値が相対的に高い場合等には、電位の降下速度は大きい。例えば図３に示すように、トランジスタの閾値電圧値が低いＴｒ.０と閾値電圧値が高いＴｒ.１を本方法で評価した場合には、図４（ｂ）に示すように、閾値電圧値が高いＴｒ.１はノードＮＣ１における電位の降下速度が、閾値電圧値が低いＴｒ.0よりも小さくなる。その後、ノードＮＣ１の電位がハイレベル電位の２分の１（図中の一点鎖線のレベル）にまで降下した時点で、出力信号ＯＵＴＣの電位はインバータ２３の反転動作によりハイレベルとなる。続いて、制御信号ＳＷＴの電位をハイレベルに遷移した時点から、出力信ＯＵＴＣの電位がハイレベルに変化する時間までの遅延時間ｔ0 、ｔ1 を飽和電流値に換算する。図中では、Ｔｒ．０に対する遅延時間はｔ0に対応し、Ｔｒ.１に対する遅延時間はｔ1 に対応する。本願発明者は、電源電圧を１．２Ｖとして、トランジスタ１の飽和電流値と遅延時間との関係を求めたところ、以下の関係式（１）に相当するという知見を得ている。
【００６６】
飽和電流値（ｍＡ）×｛１００×遅延時間（ｎｓ）−約２０００｝≒１  ……（１）
従って、トランジスタ１の飽和電流値が１ｍＡの場合は、測定時間は約２０ｎｓに相当する。このことから、図４（ｂ）に示すようなタイミングチャートで測定を行なった場合に１個のトランジスタ１の測定時間は多くとも１μｓ以下で可能となる。ここで、電圧検知器であるインバータ２３は、ハイレベル電位の２分の１の電位を基準電位とする差動増幅器に代えてもよい。
【００６７】
図５は本発明の第２の実施形態に係るトランジスタの特性評価装置の構成をマトリックス状に配置して大規模に集積化した例を示している。図５において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００６８】
図５に示すように、各カラムドライバ回路２１の入力端子は、カラムドライバコントローラ２５と接続されている。すなわち、第１のＰＭＯＳＦＥＴ２１ａのゲートは、カラムドライバコントローラ２５から第１のカラムドライブ信号ＣＤＰを受け、第１のＮＭＯＳＦＥＴ２１ｂのゲートは、カラムドライバコントローラ２５から第２のカラムドライブ信号ＣＤＮを受ける。
【００６９】
各ロウドライバ回路２２の入力端子は、ロウドライバコントローラ２６と接続されている。すなわち、第２のＰＭＯＳＦＥＴ２２ａのゲートは、ロウドライバコントローラ２６から第１のロウドライブ信号ＲＤＰを受け、第２のＮＭＯＳＦＥＴ２２ｂのゲートは、ロウドライバコントローラ２６から第２のロウドライブ信号ＲＤＮを受ける。
【００７０】
各トランジスタ１のゲートは、２入力ＮＡＮＤ回路２の出力端子とインバータ３を介して接続されている。２入力ＮＡＮＤ回路２の一方の入力端子はカラムアドレス信号線１３と接続され、その他方の入力端子はロウアドレス信号線１４と接続されている。また、各カラムアドレス信号線１３はカラムアドレスコントローラ１７と接続され、各ロウアドレス信号線１４はロウアドレスコントローラ１８と接続されている。ここでは、各トランジスタ１のゲート電位の制御を、図３の制御信号ＳＷＴに対応するカラムアドレスコントローラ１７とロウアドレスコントローラ１８とにより行なう。
【００７１】
各ユニット回路１０の動作及び評価方法は前述した通りであり、カラムアドレスコントローラ１７、カラムドライバコントローラ２５、ロウアドレスコントローラ１８及びロウドライバコントローラ２６からの各制御信号によって、各カラム電源線１１及び各ロウ電源線１２を選択的に制御する。これにより、複数のユニット回路１０に対して任意に電流Ｉｓを印加することができるため、各ユニット回路１０におけるトランジスタの特性を遅延時間として測定できるようになる。
【００７２】
以上のような構成により、従来は１個のトランジスタの測定時間は電流計を用いて電流値を測定する時間に約３０ｍｓも掛かるため、１００万個のトランジスタの特性を測定するには８時間を要している。本発明によれば、１個のトランジスタを１μｓで測定できるため、１００万個のトランジスタの特性を１ｓで測定可能である。
【００７３】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
図６は本発明の第３の実施形態に係るトランジスタの特性評価装置のユニット回路の回路構成を示している。図６において、図３に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００７４】
第３の実施形態に係るトランジスタの特性評価装置は、第２の実施形態の構成に、閾値電圧値のばらつきを短時間で評価可能とする構成を付加している。
【００７５】
図６（ａ）に示すように、制御信号ＳＷＴに代えて、ユニット回路１０に含まれるトランジスタ１のゲートに任意の電圧を印加することが可能な制御信号パッド１９１を有している。また、図６（ｂ）は第３の実施形態に係るトランジスタの特性評価装置の構成の他の例を示している。例えば、図６（ｂ）においては、出力端子がトランジスタ１のゲートと接続されたゲート電圧制御用回路２７が図６（ａ）の制御信号パッド１９１に対応する。ゲート電圧制御用回路２７は、任意の電圧を印加可能な電源端子と接地端子との間に直列に接続され、ゲートがユニット回路１０に含まれる２入力ＮＡＮＤ回路２の出力信号を受けるＰＭＯＳＦＥＴ２７ａとＮＭＯＳＦＥＴ２７ｂとから構成されている。従って、ゲート電圧制御用回路２７は、その電源端子の電位を変えることにより出力端子の電位を変えることができる。
【００７６】
以下、前記のように構成されたトランジスタの特性評価装置に組み込まれたトランジスタの評価方法を図面に基づいて説明する。
【００７７】
図７に示すように、ゲート電圧制御用回路２７の出力端子の電位がロウレベル（図中の“Ｌ”）の状態で、第１のカラムドライブ信号ＣＤＰ及び第２のカラムドライブ信号ＣＤＮの電位を共にロウレベルとし、第１のロウドライブ信号ＲＤＰ及び第２のロウドライブ信号ＲＤＮの電位を共にハイレベル（図中の“Ｈ”）とすると、カラムドライバ回路２１の電源端子から第１のＰＭＯＳＦＥＴ２１ａを通って、カラムドライバ回路２１の出力端子であるノードＮＣ１と接続されたカラム電源線１１に電荷がチャージされ、その結果、第２の実施形態と同様に、ノードＮＣ１の電位はハイレベルとなる。続いて、第２の実施形態と同様に、ノードＮＣ１の電位がハイレベルになった後に、第１のカラムドライブ信号ＣＤＰの電位をハイレベルに遷移することにより、ノードＮＣ１が高インピーダンス状態となる。
【００７８】
次に、ゲート電圧制御用回路２の出力端子の電位レベルを任意の出力端子の電位レベルＶ１に遷移することにより、カラム電源線１１に蓄えられていた電荷がトランジスタ１及びロウドライバ回路２２の第２のＮＭＯＳＦＥＴ２２ｂを通って接地端子に流れる。このとき、ノードＮＣ１における電位の降下速度は、ゲート電圧制御用回路２７の出力電位レベルによって変わる。より具体的には、ゲート電圧制御用回路２７の出力端子の電位が相対的に高い場合には電位の降下速度は大きく、逆に、ゲート電圧制御用回路２７の出力端子の電位が相対的に低い場合には電位の降下速度は小さくなる。その後、ノードＮＣ１の電位がハイレベル電位の２分の１（図中の一点鎖線のレベル）にまで降下した時点で、出力信号ＯＵＴＣの電位はインバータ２３の反転動作によりハイレベルとなる。さらに、ゲート電圧制御用回路２７の出力端子の電位が測定対象のトランジスタ１の閾値電位以下になると降下速度は著しく小さくなる。例えば図６（ｂ）に示すように、トランジスタ１の閾値電圧値をＶx-1 として、ゲート電圧制御用回路２７の電源端子の電位をＶ1 からＶx （但し、Ｖ1 ＞Ｖ2 ＞・・・＞Ｖx-1 ＞Ｖx である。）に変化した場合には、トランジスタ１の閾値電圧値がＶx-1 とＶx の間の電圧であるとすると、図７に示すように、ノードＮＣ１における電位の降下速度はＶx-1 からＶx に変化したときに著しく小さくなる。
【００７９】
従って、ゲート電圧制御用回路２７の電源端子の各電位（Ｖ1 、Ｖ2 、・・・、Ｖx-1 、Ｖx ）に対して、制御信号ＳＷＴの電位をハイレベルに遷移した時点から、出力信ＯＵＴＣの電位がハイレベルに変化する時間までの各遅延時間（ｔ1 、ｔ2 、・・・、ｔx-1 、ｔx ）を測定することにより、トランジスタ１の閾値電圧値を見積もることが可能となる。
【００８０】
このように、第３の実施形態に係るトランジスタの特性評価装置を図５のようにマトリックス状に配置して大規模に集積化する場合には、トランジスタ１のゲートとインバータ３との間にゲートに所定の電圧を印加する電圧印加手段として例えばゲート電圧制御用回路２７を設けると良い。
【００８１】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００８２】
図８は本発明の第４の実施形態に係るトランジスタの特性評価装置の回路構成を示している。図８において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００８３】
第４の実施形態に係るトランジスタの特性評価装置は、第２実施形態に係るトランジスタの特性評価装置に、各ユニット回路１０に含まれる測定対象であるトランジスタ１の特性評価をそれぞれ同一のロウ電源線１２における抵抗値で行なうことができる構成を付加する。
【００８４】
具体的には、図８に示すように、第４の実施形態に係るトランジスタの特性評価装置は、各ロウ電源線１２の両端に接続された複数のロウドライバ回路２２を有している。各ロウドライバ回路２２の入力端子は、それぞれロウドライバコントローラ２６と接続されている。
【００８５】
このような構成により、マトリックス状に配置されたいずれのユニット回路１０が選択された場合であっても、ロウ電源線１２の配線長が同一であるため、各ロウ電源線１２の抵抗値も同一となるので、測定対象のトランジスタ１からの電流経路の抵抗値を同一の値に揃えることが可能となり、測定対象のトランジスタ１以外の回路による特性ばらつきの要因を除去することができる。
【００８６】
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
【００８７】
図９は本発明の第５の実施形態に係るトランジスタの特性評価装置の回路構成を示している。図９において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００８８】
第５の実施形態に係るトランジスタの特性評価装置は、第２の実施形態の構成に、装置内部で生成した内部信号により、ストレス電流を印加できる構成を付加する。
【００８９】
具体的には、図９に示すように第５の実施形態に係るトランジスタの特性評価装置は、カラムアドレスコントローラ１７、ロウアドレスコントローラ１８、カラムドライバコントローラ２５及びロウドライバコントローラ２６とそれぞれ接続された自励発振回路２８を有している。
【００９０】
このような構成により、例えばウェハ状態で行なうバーンイン試験において、外部から制御信号を入力することなく、トランジスタ特性の劣化を加速して発生させるためのストレス電流を印加することが可能となる。
【００９１】
（第６の実施形態）
以下、本発明の第６の実施形態について図面を参照しながら説明する。
【００９２】
図１０は本発明の第６の実施形態に係るトランジスタの特性評価装置の回路構成を示している。図１０において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９３】
第６の実施形態に係るトランジスタの特性評価装置は、第２の実施形態の構成に、ヒューズ素子を設けることにより物理解析を容易にする構成を付加する。
【００９４】
具体的には図１０に示すように、第６の実施形態に係るトランジスタの特性評価装置は、カラムアドレスコントローラ１７、ロウアドレスコントローラ１８、カラムドライバコントローラ２５及びロウドライバコントローラ２６と、各ユニット回路１０との接続を一意的に決定する複数のヒューズ素子２９ａを有している。ここで、ヒューズ素子２９ａの個数は、例えばユニット回路１０が２m行２n列の場合にはｍ＋ｎ個である。但し、ｍ及びｎはｍ＝ｎの整数である。
【００９５】
複数のヒューズ素子２９ａの切断箇所の組み合わせにより、固定された制御信号パターンが各コントローラ１７、１８、２５、２６に入力される。これにより、電圧端子と接地端子との２端子に電位を与えるだけで、特定のユニット回路１０にのみ評価用電流が流れるようになる。その結果、特定のトランジスタの評価を少ない端子で測定ができるため、半導体パラメータアナライザ等による評価が可能となる。
【００９６】
このように、第６の実施形態によると、１ウェハ当たり数億個も設けられたトランジスタのなかから不良トランジスタの位置を確実に特定することができる。
【００９７】
（第７の実施形態）
以下、本発明の第７の実施形態について図面を参照しながら説明する。
【００９８】
図１１は本発明の第７の実施形態に係るトランジスタの特性評価装置の回路構成を示している。図１１において、図５に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００９９】
第７の実施形態に係るトランジスタの特性評価装置は、測定対象のトランジスタを多重選択可能な構成とする。
【０１００】
図１１に示すように、例えば、１行１列目のユニット回路１０Ａ（図中の左下端部）は、２本のカラム電源線１１（１）、１１（２）と１本のロウ電源線１２（１）とに接続されている。同様に、ｉ行ｊ列目（ｉは１からｍまでの整数であり、ｊは１からｎまでの整数である。）のユニット回路１０Ａは、２本のカラム電源線１１（２ｉ−１）、１１（２ｉ）と１本のロウ電源線１２（ｊ）とに接続されている。
【０１０１】
例えば、１行１列目のユニット回路１０Ａ（図中の左下端部）については、カラム電源線１１（１）には、２つのトランジスタ１ａ、１ｃのソースがそれぞれ並列に接続され、各ドレインはロウ電源線１２（１）と並列に接続されている。また、カラム電源線１１（２）には、２つのトランジスタ１ｂ、１ｄのソースがそれぞれ並列に接続され、各ドレインはロウ電源線１２（１）と並列に接続されている。ロウ電源線１２（１）に沿って隣接するトランジスタ１ａ、１ｂのゲートは、インバータ３ａを介して２入力ＮＡＮＤ回路２ａと接続されている。また、ロウ電源線１２（１）に沿って隣接するトランジスタ１ｃ、１ｄのゲートは、インバータ３ｂを介して２入力ＮＡＮＤ回路２ｂと接続されている。２入力ＮＡＮＤ回路２ａの一方の入力端子はカラムアドレス信号線１３（１）と接続され、その他方の入力端子はロウアドレス信号線１４（１）と接続されている。また、２入力ＮＡＮＤ回路２ｂの一方の入力端子はカラムアドレス信号線１３（１）と接続され、その他方の入力端子はロウアドレス信号線１４（２）と接続されている。
【０１０２】
従って、１つのユニット回路１０Ａには、４つのトランジスタ１ａ、１ｂ、１ｃ、１ｄと２つの２入力ＮＡＮＤ回路２ａ、２ｂとインバータ３ａ、３ｂとが含まれる。また、ユニット回路１０Ａは、ｍ行ｎ列に配置される。
【０１０３】
以下、前記のように構成されたトランジスタの特性評価装置に組み込まれたトランジスタの評価方法を図面に基づいて説明する。
【０１０４】
ここでは、１行１列目のユニット回路１０Ａに対して、電流特性の測定方法について説明する。
【０１０５】
まず、１行１列目のユニット回路１０Ａに含まれるトランジスタ１ａ、１ｂ、１ｃ、１ｄのゲートの電位をロウレベルとした状態で、ロウドライバコントローラ２６により、１行目に配置されたユニット回路１０Ａと接続されたカラムドライバ回路２２における第１のロウドライブ信号ＲＤＰの電位と第２のロウドライブ信号ＲＤＮの電位とを共にハイレベルとして、第２のＰＭＯＳＦＥＴ２２ａをオフ状態とし、第２のＮＭＯＳＦＥＴ２２ｂをオン状態とする。
【０１０６】
次に、カラムドライバコントローラ２５により、１列目に配置されたユニット回路１０Ａと接続された２つのカラムドライバ回路２１Ａ、２１Ｂにおける第１のカラムドライバ信号ＣＤＰ（Ａ）、ＣＤＰ（Ｂ）の電位と第２のロウドライブ信号ＣＤＮ（Ａ）、ＣＤＮ（Ｂ）をそれぞれロウレベルとして、第１のＰＭＯＳＦＥＴ２１ａ（Ａ）、ＰＭＯＳＦＥＴ２１ａ（Ｂ）を共にオン状態とし、第１のＮＭＯＳＦＥＴ２１ｂ（Ａ）、ＮＭＯＳＦＥＴ２１ｂ（Ｂ）を共にオフ状態とする。これにより、カラム電源線１１（１）、１１（２）がハイレベル電位にチャージされる。
【０１０７】
次に、オン状態とされた第１の第１のＰＭＯＳＦＥＴ２１ａ（Ａ）、ＰＭＯＳＦＥＴ２１ａ（Ｂ）を共にオフ状態に戻すことにより、カラム電源線１１（１）、１１（２）は、ハイレベル電位にチャージした状態で電気的にフローティング状態となる。
【０１０８】
次に、カラム電源線１１（１）、１１（２）及びロウ電源線１２（１）と接続されている２つの測定対象のトランジスタ１ａ、１ｂのみを選択的にオン状態とする。これは、ロウアドレスコントローラ１８によりロウアドレス信号線１４（１）をハイレベルとし、カラムアドレスコントローラ１７によりカラムアドレス信号線１３（１）をハイレベルとすることで実現される。その結果、カラム電源線１１（１）、１１（２）にチャージされていた電荷は、それぞれトランジスタ１ａ、１ｂ、ロウ電源線１２（１）及び第２のＮＭＯＳＦＥＴ２２ｂを通って接地端子に流れる。その後、カラム電源線１１（１）、１１（２）の各電位が電源電位の２分の１にまで低下した時点で、カラム電源線１１（１）、１１（２）とそれぞれ接続されたインバータ２３Ａ、２３Ｂによって、各出力信号ＯＵＴＣの電位がロウレベルからハイレベルに反転し、それぞれ出力端子２４Ａ、２４Ｂから出力される。
【０１０９】
そこで、測定対象であるトランジスタ１ａ、１ｂがオン状態になってからインバータ２３Ａ、２３Ｂが反転するまでの時間をモニタすることにより、測定対象である２つのトランジスタ１ａ、１ｂの電流特性を同時に測定することができる。
【０１１０】
同様に、１行１列目のユニット回路１０Ａに含まれるトランジスタ１ｃ、１ｄについては、ロウアドレスコントローラ１８によりロウアドレス信号線１４（２）をハイレベルとし、カラムアドレスコントローラ１７によりカラムアドレス信号線１３（１）をハイレベルとして、トランジスタ１ｃ、１ｄのみを選択的にオン状態とすることにより評価することができる。
【０１１１】
以上説明したように、第６の実施形態によると、１つのユニット回路１０Ｂをアクセスすることにより、２つのトランジスタ１ａ、１ｂ又はトランジスタ１ｃ、１ｄに対してそれらの電流特性を同時に測定することができるため、評価時間を半分に削減することができる。
【０１１２】
なお、ここでは、トランジスタのゲートを制御する制御信号線に２つのトランジスタ１ａ、１ｂ又はトランジスタ１ｃ、１ｄを接続したが、３つ以上でも良く、その個数は問われない。
【産業上の利用可能性】
【０１１３】
本発明は、トランジスタが微細化され且つ大規模に集積化された集積回路における被測定トランジスタの特性を確実に且つ短時間で評価とすることが可能となるという効果を有し、製造工程終了後におけるトランジスタの特性評価に用いるトランジスタの評価装置及びその評価方法等として有効である。
【図面の簡単な説明】
【０１１４】
【図１】本発明の第１の実施形態に係るトランジスタの特性評価装置を示す回路図である。
【図２】（ａ）は本発明の第１の実施形態に係るトランジスタの特性評価装置を構成するユニット回路と該ユニット回路に流れる電流を模式的に示す回路図である。（ｂ）は（ａ）のユニット回路に含まれるトランジスタの特性を評価するタイミング図である。
【図３】本発明の第２の実施形態に係るトランジスタの特性評価装置を構成するユニット回路と該ユニット回路に流れる電流を模式的に示す回路図である。
【図４】（ａ）本発明の第２の実施形態に係るトランジスタの特性評価装置を構成するユニット回路に含まれるトランジスタの特性を評価するタイミング図である。（ｂ）は（ａ）のユニット回路に含まれるトランジスタの特性を個別に選択して電圧電流の特性から評価するタイミング図である。
【図５】本発明の第２の実施形態に係るマトリックス状に配置されたトランジスタの特性評価装置を示す回路図である。
【図６】（ａ）及び（ｂ）は本発明の第３の実施形態に係るトランジスタの特性評価装置のユニット回路を示す模式的な回路である。
【図７】本発明の第３の実施形態に係るトランジスタの特性評価装置を構成するユニット回路に含まれるトランジスタの閾値電圧特性を評価するタイミング図である。
【図８】本発明の第４の実施形態に係るトランジスタの特性評価装置を示す回路図である。
【図９】本発明の第５の実施形態に係るトランジスタの特性評価装置を示す回路図である。
【図１０】本発明の第６の実施形態に係るトランジスタの特性評価装置を示す回路図である。
【図１１】本発明の第７の実施形態に係るトランジスタの特性評価装置を示す回路図である。
【図１２】従来例に係るトランジスタの特性評価装置を示す模式的な回路図である。
【符号の説明】
【０１１５】
１、１ａ、１ｂ、１ｃ、１ｄ        測定対象のトランジスタ
２、２ａ、２ｂ          ２入力ＮＡＮＤ回路
３、３ａ、３ｂ          インバータ
１０      ユニット回路
１０Ａ    ユニット回路
１１      カラム電源線（列方向配線）
１１（１）〜１１（２ｎ）    カラム電源線
１２      ロウ電源線（行方向配線）
１２（１）〜１２（ｍ）    ロウ電源線
１３      カラムアドレス信号線
１３（１）〜１３（ｎ）    カラムアドレス信号線
１４      ロウアドレス信号線
１４（１）〜１４（２ｍ）    ロウアドレス信号線
１５      カラムパッド
１５１    カラムパッド
１５ｍ    カラムパッド
１６      ロウパッド
１６１    ロウパッド
１６ｍ    ロウパッド
１７      カラムアドレスコントローラ（列アドレス制御部）
１８      ロウアドレスコントローラ（行アドレス制御部）
１９１    ゲート入力端子パッド
２１、２１Ａ、２１Ｂ      カラムドライバ回路（第１の回路）
２１ａ、２１ａ（Ａ）、２１ａ（Ｂ）    第１のＰＭＯＳＦＥＴ
２１ｂ、２１ｂ（Ａ）、２１ｂ（Ｂ）    第１のＮＭＯＳＦＥＴ
２２      ロウドライバ回路（第２の回路）
２２ａ    第２のＰＭＯＳＦＥＴ
２２ｂ    第２のＮＭＯＳＦＥＴ
２３、２３Ａ、２３Ｂ      （第１の）インバータ（第１の電圧検出器）
２４、２４Ａ、２４Ｂ      （第１の）出力端子
２５      カラムドライバコントローラ（カラムドライバ制御部）
２６      ロウドライバコントローラ（ロウドライバ制御部）
２７      ゲート電圧制御用回路
２７ａ    ＰＭＯＳＦＥＴ
２７ｂ    ＮＭＯＳＦＥＴ
２８      自励発振回路
２９      ヒューズ回路
２９ａ    ヒューズ素子
【図１】
2006118910.tif 000003
【図２】
2006118910.tif 000004
【図３】
2006118910.tif 000005
【図４】
2006118910.tif 000006
【図５】
2006118910.tif 000007
【図６】
2006118910.tif 000008
【図７】
2006118910.tif 000009
【図８】
2006118910.tif 000010
【図９】
2006118910.tif 000011
【図１０】
2006118910.tif 000012
【図１１】
2006118910.tif 000013
【図１２】
2006118910.tif 000014