(57)【要約】【課題】表面実装時のクラックを防止できる表面実装型多連コンデンサを提供する。【解決手段】多数の誘電体層２を積層してなる積層体１の内部に、複数個の内部電極３、４を隣接する誘電体層２間に１個ずつ介在させてなるｎ個（ｎは３以上の自然数）のコンデンサ素子Ｎを前記誘電体層２の積層方向に一列状に配設するとともに、前記積層体１の表面に各コンデンサ素子Ｎの内部電極３、４の外周部を露出させ、該露出部に、この露出部を起点として析出させた金属メッキ膜から成る外部端子電極５、６を各コンデンサ素子Ｎと対応させて被着させたものにおいて、前記外部端子電極５、６の端部を、前記露出部のエッジより外側に向かって延出させた上、前記誘電体層２の表面に被着させるとともに、前記ｎ個のコンデンサ素子Ｎのうち、両端に位置するコンデンサ素子Ｎの外部端子電極５、６の前記延出量を、その内側に位置するコンデンサ素子Ｎの外部端子電極５、６の延出量に比し大となした表面実装型多連コンデンサ１０とする。【選択図】図１
2006041319.tif 000002
【特許請求の範囲】
【請求項１】
多数の誘電体層を積層してなる積層体の内部に、複数個の内部電極を隣接する誘電体層間に１個ずつ介在させてなるｎ個（ｎは３以上の自然数）のコンデンサ素子を前記誘電体層の積層方向に一列状に配設するとともに、前記積層体の表面に各コンデンサ素子の内部電極の外周部を露出させ、該露出部に、この露出部を起点として析出させた金属メッキ膜から成る外部端子電極を各コンデンサ素子と対応させて被着させた表面実装型多連コンデンサにおいて、
前記外部端子電極の端部を、前記露出部のエッジより外側に向かって延出させた上、前記誘電体層の表面に被着させるとともに、前記ｎ個のコンデンサ素子のうち、両端に位置するコンデンサ素子の外部端子電極の前記延出量を、その内側に位置するコンデンサ素子の外部端子電極の延出量に比し大となしたことを特徴とする表面実装型多連コンデンサ。
【請求項２】
前記延出部が前記積層体の実装面に配置されていることを特徴とする請求項１に記載の表面実装型多連コンデンサ。
【請求項３】
前記延出部の延出方向が前記コンデンサ素子の配列方向と直交する方向に設定されていることを特徴とする請求項１または請求項２に記載の表面実装型多連コンデンサ。
【請求項４】
請求項１乃至請求項３のいずれかに記載の表面実装型多連コンデンサを配線基板上に搭載するとともに、該配線基板の配線パターンと前記表面実装型多連コンデンサの外部端子電極とが、前記延出部を前記誘電体層より剥離させた状態で半田接合されていることを特徴とする表面実装型多連コンンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型表面実装型多連コンデンサ及びその実装構造に関するものである。
【背景技術】
【０００２】
従来の表面実装型多連コンデンサとしては、例えば図５に示されるものが知られている。図５は従来の表面実装型多連コンデンサの外観斜視図である。同図によれば、従来の表面実装型多連コンデンサ３０は、ＢａＴｉＯ３等から成る多数の誘電体層（セラミック層）３２を積層してなる積層体３１の内部に、複数個のコンデンサ素子（機能素子）Ｎを配設するとともに、積層体３１の側面に各コンデンサ素子Ｎと対応する一対の外部端子電極３５、３６を被着させた構造を有している。
【０００３】
コンデンサ素子Ｎは、複数個の誘電体層３２とこれら誘電体層間３２−３２間に介在されている内部電極（内部導体）３３、３４とで構成されており、これら全ての内部電極３３、３４を積層体３１の端面及び両主面において、コンデンサ素子Ｎ毎に、対応する一対の外部端子電極３５、３６に夫々接続させている。（特許文献１参照）。
【０００４】
かかる従来の表面実装型多連コンデンサ３０は、一対の外部端子電極３５、３６を介して各コンデンサ素子Ｎの内部電極３３、３４間に所定の電圧を印加し、各コンデンサ素子Ｎの内部電極３３、３４間に配されている誘電体層３２に所定の静電容量を形成することによって表面実装型多連コンデンサ３０として機能する。
【０００５】
なお、上述した従来の表面実装型多連コンデンサ３０は、マザーボード等の配線基板上に従来周知の半田付け等によって表面実装されるようになっている。具体的には、上述した表面実装型多連コンデンサ３０を、外部端子電極３５、３６と配線基板１１の対応する接続パターン１２との間にクリーム半田等（接合部材）１３が介在されるようにして配線基板１１上に載置させた後、クリーム半田１３を高温で加熱・溶融させて表面実装型多連コンデンサ３０の外部端子電極３５、３６を配線基板１１の接続パターン１２に半田接合させることによって表面実装型多連コンデンサ３０の実装が行われる。また、実装の際には、実装面とは反対側の積層体１主面に被着している外部端子電極３５、３６を画像認識し、位置合わせを行っている。
【特許文献１】特開２００４−９５６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記表面実装型多連コンデンサ３０を配線基板上に載置させた後、クリーム半田を高温で加熱・溶融する際に、積層体３１と配線基板１１との熱膨張係数の差により応力が生じ、図６に示すように、表面実装型多連コンデンサ３０にクラック３７が発生し、異なる内部電極３３、３４が導通するなど、電気的特性が低下するという問題点があった。
【０００７】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、表面実装時のクラックを防止できる表面実装型多連コンデンサ及びその実装構造を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の表面実装型多連コンデンサは、多数の誘電体層を積層してなる積層体の内部に、複数個の内部電極を隣接する誘電体層間に１個ずつ介在させてなるｎ個（ｎは３以上の自然数）のコンデンサ素子を前記誘電体層の積層方向に一列状に配設するとともに、前記積層体の表面に各コンデンサ素子の内部電極の外周部を露出させ、該露出部に、この露出部を起点として析出させた金属メッキ膜から成る外部端子電極を各コンデンサ素子と対応させて被着させたものにおいて、前記外部端子電極の端部を、前記露出部のエッジより外側に向かって延出させた上、前記誘電体層の表面に被着させるとともに、前記ｎ個のコンデンサ素子のうち、両端に位置するコンデンサ素子の外部端子電極の前記延出量を、その内側に位置するコンデンサ素子の外部端子電極の延出量に比し大となしたことを特徴とするものである。
【０００９】
また、前記延出部が前記積層体の実装面に配置されていることを特徴とする。
【００１０】
さらに、前記延出部の延出方向が前記コンデンサ素子の配列方向と直交する方向に設定されていることを特徴とする。
【００１１】
また本発明の表面実装型多連コンンデンサの実装構造は、請求項１乃至請求項３のいずれかに記載の表面実装型多連コンデンサを配線基板上に搭載するとともに、該配線基板の配線パターンと前記表面実装型多連コンデンサの外部端子電極とが、前記延出部を前記誘電体層より剥離させた状態で半田接合されていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、多数の誘電体層を積層してなる積層体の内部に、複数個の内部電極を隣接する誘電体層間に１個ずつ介在させてなるｎ個（ｎは３以上の自然数）のコンデンサ素子を前記誘電体層の積層方向に一列状に配設するとともに、前記積層体の表面に各コンデンサ素子の内部電極の外周部を露出させ、該露出部に、この露出部を起点として析出させた金属メッキ膜から成る外部端子電極を各コンデンサ素子と対応させて被着させたものにおいて、前記外部端子電極の端部を、前記露出部のエッジより外側に向かって延出させた上、前記誘電体層の表面に被着させたことから、両端に位置するコンデンサ素子の外部端子電極の延出部は、誘電体層の表面との接合強度が弱く比較的剥離しやすく、半田などの接合部材を用いて配線基板上に表面実装する際に、配線基板との熱膨張係数の差により応力が生じた場合も、外部端子電極の延出部に剥離が生じて応力を緩和するため、表面実装型多連コンデンサがクラックに至ることを防止できる。
【００１３】
また、前記ｎ個のコンデンサ素子のうち、両端に位置するコンデンサ素子の外部端子電極の前記延出量を、その内側に位置するコンデンサ素子の外部端子電極の延出量に比し大となすようにしたことから、上記応力が積層体の内側よりも両端側で大きい場合に当該応力を効果的に緩和することが可能となる。
【００１４】
特に、前記延出部を前記積層体の実装面に配置すること、及び、前記延出部の延出方向を前記コンデンサ素子の配列方向と直交する方向に設定することが好ましい。この場合、実装基板である配線基板との間に生じる応力を、所定位置に存在する延出部の剥離によって効果的に緩和することが可能となる。
【００１５】
また本発明によれば、請求項１乃至請求項３のいずれかに記載の表面実装型多連コンデンサを配線基板上に搭載するとともに、該配線基板の配線パターンと前記表面実装型多連コンデンサの外部端子電極とが、前記延出部を前記誘電体層より剥離させた状態で半田接合されるように表面実装型多連コンンデンサを実装したことから、表面実装型多連コンデンサがクラックに至ることを防止しつつ、配線基板との接合を維持することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を添付図面に基づいて詳細に説明する。
【００１７】
図１は、本発明の一実施形態に係る表面実装型多連コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は(ａ)のＢ−Ｂ線断面図である。図２は、図１の表面実装型多連コンデンサの平面図である。
【００１８】
同図に示す表面実装型多連コンデンサ１０は、内部にｎ個（ｎは２以上の自然数）のコンデンサ素子（機能素子）Ｎを有したものであって、積層体１の端面から両主面にかけて、一対の外部端子電極５、６を、コンデンサ素子Ｎと対応させて被着・形成した構造を有している。尚、本実施形態においてはコンデンサ素子Ｎの個数ｎを「４」に設定した例について説明するものとする。
【００１９】
積層体１は、多数の誘電体層２を積層することにより形成されており、４個のコンデンサ素子Ｎａ、Ｎｂ、Ｎｂ、Ｎａは誘電体層２の積層方向に一列状に配され、これらコンデンサ素子Ｎａ、Ｎｂ、Ｎｂ、Ｎａの形成領域には隣接する誘電体層２間に内部電極３、４が介在されている。以後、コンデンサ素子Ｎａ、Ｎｂに共通する部分については、符号の区別をしないことにする。
【００２０】
誘電体層２は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３等を主成分とする誘電体材料によって１層あたり１μm〜３μmの厚みに形成されており、かかる誘電体層２を、表面実装型多連コンデンサ１０の実装面に垂直な方向に、例えば２０層〜２０００層だけ積層することによって積層体１が形成される。
【００２１】
内部電極３、４は、積層体１内部の各コンデンサ素子Ｎの形成領域で、隣接する誘電体層２間に、対となる内部電極３、４の一部が対向するように配置させてあるため、内部電極３、４間に電圧が印加されると、両者の対向領域で所定の静電容量が発生するようになっている。内部電極３、４は、Ｎｉ、Ｃｕ、Ｃｕ−Ｎｉ、Ａｇ−Ｐｄ等の金属を主成分とする導体材料によって、例えば０．５μm〜２．０μmの厚みに形成されている。
【００２２】
また、内部電極３、４の外周部は積層体１の表面（端面及び両主面）へ露出しており、その露出領域のうち積層体１の主面への露出寸法Ｙａ、Ｙｂは、両端Ｙａ＜内側Ｙｂに設定されている。Ｙａ、Ｙｂは、例えば、１２０μｍ〜１５０μｍの範囲にある。ここで露出領域とは、積層体１の表面において、各コンデンサ素子Ｎにおける全ての内部電極３、４の露出部の最も外側を結んだ部分をいう。
【００２３】
外部端子電極５、６は、表面実装型多連コンデンサ１０をマザーボード等の配線基板上に実装する際、配線基板の接続パターンに半田等を介して電気的に接続される外部接続用の端子として機能するものであり、積層体１の端面から隣接する両主面にかけて露出している各内部電極３、４の露出部を起点として析出されたメッキ膜から成っている。なお、外部端子電極５、６としては、例えば厚みが５〜１０μｍのＣｕメッキ層の表面に、厚みが２〜３μｍのＮｉメッキ層、厚みが４〜５μｍのＳｎメッキ層が順次形成される。また、積層体１の両主面に渡って形成することにより、上下の方向性を考慮することなく実装作業を行うことができる。
【００２４】
ここで、外部端子電極５、６の端部は、露出領域のエッジより外側に向かって延出しており、そのうち積層体１主面における延出距離Ｘａ、Ｘｂは、内側Ｘｂ＜両端Ｘａとなっている。例えば、１μｍ≦Ｘｂ≦２０μｍの範囲にある場合、２０μｍ＜Ｘａ≦４０μｍの範囲とする。
【００２５】
このようにして表面実装型多連コンデンサ１０を形成することにより、両端に位置するコンデンサ素子Ｎａの外部端子電極５、６の延出部は、誘電体層２の表面との接合強度が弱く比較的剥離しやすく、図３に示すように、半田などの接合部材１３を用いて配線基板１１上に表面実装する際に、配線基板１１との熱膨張係数の差により応力が生じた場合も、外部端子電極５、６の延出部に剥離が生じて応力を緩和するため、表面実装型多連コンデンサ１０がクラックに至ることを防止できる。
【００２６】
また、両端に位置するコンデンサ素子Ｎａの外部端子電極５、６の延出量を、その内側に位置するコンデンサ素子Ｎｂの外部端子電極５、６の延出量に比し大となすようにしたことから、上記応力が積層体１の内側よりも両端側で大きい場合に当該応力を効果的に緩和することが可能となる。
【００２７】
さらに、上述のように、外部端子電極５、６の延出部を積層体１の実装面（両主面）に配置すること、及び、延出部の延出方向をコンデンサ素子Ｎの配列方向と直交する方向に設定することにより、実装基板である配線基板１１との間に生じる応力を、所定位置に存在する延出部の剥離によって効果的に緩和することが可能となる。
【００２８】
なお、外部端子電極５、６を積層体１主面のみならず端面にも被着させ、両者に渡って内部電極３、４と接続してなるため、図３に示すように、積層体１主面において上記剥離８が生じた場合においても、積層体１端面における電気的接続を通じて、内部電極３、４と外部回路との接続は確保することができる。すなわち、表面実装型多連コンデンサ１０がクラックに至ることを防止しつつ、配線基板１１との接合を維持することが可能となる。
【００２９】
また、上述のように、積層体１の主面への露出寸法Ｙａ、Ｙｂを、両端Ｙａ＜内側Ｙｂに設定する場合に、外部端子電極５、６の積層体１主面における延出距離Ｘａ、Ｘｂを、内側Ｘｂ＜両端Ｘａにすることにして、図１に示すように、全ての積層体１主面に被着している外部端子電極５、６の寸法Ｐａ、Ｐｂを同一にすることが好ましい。これにより、実装時に、積層体１主面に被着している外部端子電極５、６を画像認識する際の精度が向上し、実装精度が向上する。
【００３０】
以下、上述の表面実装型多連コンデンサ１０の製造方法について説明する。なお、図中各符号は焼成の前後で区別しないこととする。
【００３１】
まず、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３等を主成分とする誘電体材料の粉末に適当な有機溶剤、ガラスフリット、有機バインダ等を添加・混合して泥漿状のセラミックスラリを作製するとともに、得られたセラミックスラリを従来周知のドクターブレード法等による、所定形状、所定厚みの誘電体層となるセラミックグリーンシート２を形成する。
【００３２】
次に、セラミックグリーンシート２上に、Ｎｉ、Ｃｕ、Ｃｕ−Ｎｉ、Ａｇ−Ｐｄ等の金属材料の粉末に適当な有機溶剤、有機バインダ等を添加・混合して得た導体ペーストを従来周知のスクリーン印刷等によって所定パターンに塗布し、内部電極となる導体パターン３ａ〜４ｂを形成する。なお、上記導体パターン３ａ〜４ｂは、所定パターンのメッキ膜を被着・転写させておくことにより形成するようにしても良い。
【００３３】
次に、導体パターン３ａ〜４ｂが形成されたセラミックグリーンシート２を所定の枚数だけ積層する。
【００３４】
次に、積層された導体パターン３ａ〜４ｂ及びセラミックグリーンシート２を加圧加熱することにより、大型積層体が得られる。次に、大型積層体を所定の寸法で切断することにより、未焼成状態の積層体１が得られる。
【００３５】
次に、得られた未焼成状態の積層体１を例えば１１００℃〜１４００℃の温度で焼成することにより、積層体１が得られる。
【００３６】
次に、積層体１の一対の端面に、無電解メッキ法により、外部端子電極５、６を形成する。具体的には、積層体１の表面に内部電極３、４の露出部を起点として金属メッキ膜を析出させるとともに、これらの析出物同士を相互に連結させることによって一体的に形成される。この場合、積層体１を無電解メッキ用のメッキ液に所定時間浸漬しておくだけの簡単な加工によって外部端子電極５、６を所望するパターンに形成することができ、表面実装型多連コンデンサ１０の生産性向上に供することが可能である。
【００３７】
このとき、外部端子電極５、６の端部を、露出領域のエッジより外側に向かって延出させ、そのうち積層体１主面における延出距離Ｘａ、Ｘｂを、内側Ｘｂ＜両端Ｘａとするためには、例えば、メッキ膜を析出させる際に用いる導電性メディアの直径を積層体１の寸法に比べて十分大きくすることにより、メディアと接触する確率が内側Ｎｂ＜両端Ｎａとなることを利用することができる。あるいは、内側のコンデンサ素子Ｎｂ、両端のコンデンサ素子Ｎａにメッキ膜を形成した後、内側のコンデンサ素子Ｎｂをマスクして、再度メッキ液に浸漬し、両端のコンデンサ素子Ｎａに対応して積層体１主面に被着している外部端子電極５ａ、６ａのみが寸法が大きくなるようにしても良い。
【００３８】
このようにして、図１に示すような表面実装型多連コンデンサ１０が得られる。
【００３９】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４０】
図４は、本発明の他の実施形態に係る表面実装型多連コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は(ａ)のＢ−Ｂ線断面図である。
【００４１】
同図によれば、内部電極３、４の外周部は積層体１の表面（端面及び両主面）へ露出しており、その露出領域のうち積層体１の主面への露出寸法Ｙａ、Ｙｂは、概略両端Ｙｂ＝内側Ｙａであり、且つ、外部端子電極５、６の端部は、露出領域のエッジより外側に向かって延出しており、そのうち積層体１主面における延出距離Ｘａ、Ｘｂは、内側Ｘｂ＜両端Ｘａとなっている。その結果、積層体１主面に被着している外部端子電極５、６の寸法は、内側Ｐｂ＜両端Ｐａとなっている。
【００４２】
このような場合においても、上記実施形態と同様の効果を有するとともに、配線基板１１に接合部材１３により表面実装した際に、積層体１主面の４隅に被着した外側の外部端子電極５ａ、６ａが、配線基板１１上の配線パターン１２と強固に接合され、接合強度を増大することもできる。なお、内側の外部端子電極５ｂ、６ｂは、それに対応した内部電極３ｂ、４ｂが配線基板１１上の配線パターン１２と電気的接続を保つ程度の強度を確保できれば良い。
【００４３】
また、両端の寸法Ｐａを大きくできるため、表面実装型多連コンデンサ１０のセルフアライメント効果を大きくできる。さらに、外部端子電極５、６の寸法の内、Ｌ方向の寸法を大きくする必要がないため、隣接する外部端子電極（５ａ−５ｂ、５ｂ−５ｂ、６ａ−６ｂ、６ｂ−６ｂ）間の不必要な導通を防ぐことができる。
【００４４】
なお実装時に、積層体１主面に被着している外部端子電極５、６を画像認識する際には、上記実施形態とは異なり、両端の外部端子電極５ｂ、６ｂのみを認識する方法や、積層体１全体の寸法を認識する方法などが望ましい。
【００４５】
また本発明は、上述の実施形態に代えて、外部端子電極５、６を、積層体１の主面のみに被着形成させた場合や、積層体１の端面からそれに隣接する一主面にのみまたがるように被着形成された場合にも適用できる。
【００４６】
さらに本発明は、誘電体層２の積層方向とコンデンサ素子Ｎの配列方向が垂直である（誘電体層２の積層方向がＴ方向となる）表面実装型多連コンデンサ１０にも適用できる。すなわち、図１に示す表面実装型多連コンデンサ１０は、誘電体層２の積層方向がＬ方向となるため、誘電体層２の積層数が大きい場合、大型積層体を所定の寸法で切断することにより、未焼成状態の積層体１を得る工程において、未焼成状態の積層体１の型崩れが生じてしまう問題点があり、誘電体層２の積層方向がＴ方向となる表面実装型多連コンデンサ１０の方が歩留まり良く生産できる。ここで、積層体１の実装面に、外部端子電極５、６と金属−金属結合を形成し、外部端子電極５、６の剥離を防止するためのダミー導体を配置することが望ましい。
【００４７】
さらにまた本発明は、コンデンサ素子Ｎの数ｎが５以上である場合において、外部端子電極５、６の端部を、露出領域のエッジより外側に向かって延出させ、そのうち積層体１主面における延出距離Ｘを、内側にいく程小さくなるように設定しても良い。
【００４８】
さらに、外部端子電極５、６として、上述のような無電解メッキ法によるメッキ膜に代えて、導電性ペーストを塗布後焼き付けることにより形成しても良い。
【００４９】
またさらに、接合部材１３として、上述の半田に代えて、熱硬化性導電性接着剤を用いても良い。
【００５０】
さらに、本発明は、多連型抵抗部品などの他の多連型電子部品１０にも応用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係る表面実装型多連コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は(ａ)のＢ−Ｂ線断面図である。
【図２】図１の表面実装型多連コンデンサの平面図である。
【図３】図１の表面実装型多連コンデンサを配線基板上に表面実装した状態を示す断面図である。
【図４】本発明の他の実施形態に係る表面実装型多連コンデンサを示す図であり、（ａ）は外観斜視図、（ｂ）は（ａ）のＡ−Ａ線断面図、（ｃ）は(ａ)のＢ−Ｂ線断面図である。
【図５】従来の表面実装型多連コンデンサを示す外観斜視図である。
【図６】図５の表面実装型多連コンデンサを配線基板上に表面実装した状態を示す断面図である。
【符号の説明】
【００５２】
１０・・表面実装型多連コンデンサ
１・・・積層体
２・・・誘電体層（セラミック層）
３、４・内部電極
５、６・外部端子電極
Ｎ・・・コンデンサ素子（機能素子）
１１・・配線基板
１２・・接続パターン
１３・・半田（接合部材）
【図１】
2006041319.tif 000003
【図２】
2006041319.tif 000004
【図３】
2006041319.tif 000005
【図４】
2006041319.tif 000006
【図５】
2006041319.tif 000007
【図６】
2006041319.tif 000008