(57)【要約】【課題】  材料接続界面の剥離を防止することができる、金属酸化物誘電体を用いたキャパシタ構造を提供する。【解決手段】  半導体基板上に形成されたキャパシタ構造を備える半導体装置であって、半導体基板と、キャパシタと、金属配線とを備えている。キャパシタは、半導体基板上に形成される第１の方向の残留応力を有する下部電極と、下部電極上に接して形成される第１の方向の残留応力を有する容量絶縁膜と、容量絶縁膜上に接して形成される第１の方向の残留応力を有する上部電極とで構成される。金属配線は、キャパシタと上部電極上面の一部に接して形成され、第１の方向の残留応力を有する層を少なくとも一層有している。【選択図】      図１
2006041182.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたキャパシタ構造を備える半導体装置であって、
半導体基板と、
前記半導体基板上に形成される第１の方向の残留応力を有する下部電極と、前記下部電極上に接して形成される前記第１の方向の残留応力を有する容量絶縁膜と、前記容量絶縁膜上に接して形成される前記第１の方向の残留応力を有する上部電極と、で構成されるキャパシタと、
前記上部電極上面の一部に接して形成され、前記第１の方向の残留応力を有する層を少なくとも一層有する金属配線と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の方向の残留応力は、前記半導体基板に対して引っ張り方向の残留応力であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記容量絶縁膜は、金属酸化物誘電体であることを特徴とする、請求項２に記載の半導体装置。
【請求項４】
前記容量絶縁膜は、タンタル酸ストロンチウムビスマス（ＳＢＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）またはチタン酸ビスマスランタン（ＢＬＴ）のいずれかであることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記下部電極及び前記上部電極は、貴金属層を有することを特徴とする、請求項３に記載の半導体装置。
【請求項６】
前記金属配線は、貴金属層を有することを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記下部電極及び前記上部電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ２）のいずれかの貴金属層を有し、前記金属配線は、白金（Ｐｔ）、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ２）のいずれかの貴金属層を有することを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記金属配線は、前記貴金属層の単層配線であることを特徴とする、請求項７に記載の半導体装置。
【請求項９】
前記金属配線は、下層に前記貴金属層を備え、上層に窒化チタン（ＴｉＮ）の金属層を備えた二層の積層配線であることを特徴とする、請求項７に記載の半導体装置。
【請求項１０】
前記貴金属層の膜厚をａとし、前記金属層の膜厚をｂとすれば、ａ／ｂ＝０．５〜６であることを特徴とする、請求項９に記載の半導体装置。
【請求項１１】
前記金属配線は、下層に窒化チタン（ＴｉＮ）の第１金属層を備え、中層に前記貴金属層を備え、上層に窒化チタン（ＴｉＮ）の第２金属層を備えた三層の積層配線であることを特徴とする、請求項７に記載の半導体装置。
【請求項１２】
前記第１金属層の膜厚をａとし、前記貴金属層の膜厚をｂとし、前記第２金属層の膜厚をｃとすれば、ｂ／（ａ＋ｃ）＝０．５〜６であることを特徴とする、請求項１１に記載の半導体装置。
【請求項１３】
半導体基板上に第１の方向の残留応力を有する下部電極を形成し、前記下部電極上に前記第１の方向の残留応力を有する容量絶縁膜を形成し、前記容量絶縁膜上に前記第１の方向の残留応力を有する上部電極を形成してキャパシタを形成するステップと、
前記キャパシタ上を覆うように第１絶縁膜を形成するステップと、
前記キャパシタの前記上部電極上面の一部を露出するように前記第１絶縁膜に開口部を形成するステップと、
前記第１絶縁膜上及び前記開口部内に前記第１の方向の残留応力を有する層を少なくとも一層有する金属配線を形成するステップと、
前記第１絶縁膜上及び前記金属配線上を第２絶縁膜で覆うステップと、
を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
前記第１の方向の残留応力は、前記半導体基板に対して引っ張り方向の残留応力であることを特徴とする、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記容量絶縁膜は、金属酸化物誘電体であることを特徴とする、請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記容量絶縁膜は、タンタル酸ストロンチウムビスマス（ＳＢＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）またはチタン酸ビスマスランタン（ＢＬＴ）のいずれかであることを特徴とする、請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記下部電極及び前記上部電極は、貴金属層を有することを特徴とする、請求項１５に記載の半導体装置の製造方法。
【請求項１８】
前記金属配線は、貴金属層を有することを特徴とする、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記下部電極及び前記上部電極は、白金（Ｐｔ）、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ２）のいずれかの貴金属層を有し、前記金属配線は、白金（Ｐｔ）、イリジウム（Ｉｒ）または酸化イリジウム（ＩｒＯ２）のいずれかの貴金属層を有することを特徴とする、請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記金属配線は、前記貴金属層の単層配線であることを特徴とする、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記金属配線は、下層に前記貴金属層を備え、上層に窒化チタン（ＴｉＮ）の金属層を備えた二層の積層配線であることを特徴とする、請求項１９に記載の半導体装置の製造方法。
【請求項２２】
前記貴金属層の膜厚をａとし、前記金属層の膜厚をｂとすれば、ａ／ｂ＝０．５〜６となることを特徴とする、請求項２１に記載の半導体装置の製造方法。
【請求項２３】
前記金属配線は、下層に窒化チタン（ＴｉＮ）の第１金属層を備え、中層に前記貴金属層を備え、上層に窒化チタン（ＴｉＮ）の第２金属層を備えた三層の積層配線であることを特徴とする、請求項１９に記載の半導体装置の製造方法。
【請求項２４】
前記第１金属層の膜厚をａとし、前記貴金属層の膜厚をｂとし、前記第２金属層の膜厚をｃとすれば、ｂ／（ａ＋ｃ）＝０．５〜６であることを特徴とする、請求項２３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に金属酸化物誘電体を用いたキャパシタ構造、及びその製造方法に関する。
【背景技術】
【０００２】
金属酸化物誘電体、特に金属酸化物強誘電体（以下、強誘電体）を容量絶縁膜に用いるキャパシタは、強誘電体メモリを構成する重要な要素となっている。強誘電体の材料としては、Ｂｉ（ビスマス）層状化合物であるＳＢＴ（タンタル酸ストロンチウムビスマス：ＳｒＢｉ２Ｔａ２Ｏ９）やＰＺＴ（チタン酸ジルコン酸鉛：Ｐｂ（Ｔｉ，Ｚｒ）Ｏ３）などが実用化され、また、ＢＬＴ（チタン酸ビスマスランタン：（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２）なども研究が進められている。酸化物材料である強誘電体を用いてキャパシタを形成する場合、強誘電体の焼結やエッチング後の特性回復のため、高温（６００〜８００℃）かつ酸素雰囲気中でのアニールが必要となる。そのため、強誘電体に接する両電極には、耐酸化性に優れたＰｔ（白金）やＩｒ（イリジウム）などの貴金属が用いられる。特にＰｔは、プロセス安定性、加工性などの面から最もよく使用されている。また、キャパシタに接続する金属配線に関しては、Ｐｔ電極との反応性などを考慮して、複数の金属材料からなる積層配線構造を使用する場合が多い。
【０００３】
半導体装置の積層配線構造が、例えば、特許文献１に記載されている。特許文献１に記載の積層配線構造は、高融点導電膜であるＴｉＮ膜と、配線膜であるＡｌ−Ｓｉ系合金膜と、反射防止膜であるＴｉＮ膜との３層構造で配線を形成している。
【特許文献１】特許第３１５７０１２号公報（第２−３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般に、Ｐｔを始めとする貴金属材料は他の物質との反応性が低いため、応力などによって材料接続界面、例えば、強誘電体膜との界面や絶縁膜との界面などで剥離を生じやすい。特に、貴金属電極に接続される金属配線の残留応力は界面剥離の最大要因となる。
ところで、代表的な貴金属材料であるＰｔと一般的な配線材料であるＡｌ（アルミニウム）は、熱処理によって過剰に反応し、Ａｌ配線の膜質を劣化させることが知られている。そのため、Ｐｔ電極とＡｌ配線の間には、ＴｉＮ（窒化チタン）などのバリアメタルが形成されることが一般的である。また、ＴｉＮ単層の金属配線とする場合もある。しかしながら、ＴｉＮ膜の残留応力と、Ｐｔ電極の残留応力とは作用方向が異なっている。具体的には、半導体基板に対してＴｉＮ膜は圧縮残留応力を有し、Ｐｔ電極は引っ張り残留応力を有する。従って、上述した剥離が生じやすい条件にある。
【０００５】
特許文献１に記載の積層配線構造では、圧縮残留応力を有する下層のＴｉＮ膜と、引っ張り残留応力を有する中層のＡｌ−Ｓｉ系合金膜と、圧縮残留応力を有する上層のＴｉＮ膜との３層構造で応力を制御し、基板全体の反りを低減している。この発明では、金属配線の構成のみで全体の応力を打ち消しており、他のパターンに存在する残留応力、例えば、キャパシタ電極に存在する残留応力をも含めた系で応力を制御するものではない。また、金属配線の応力が他のパターンに及ぼす影響、例えば、材料接続界面での剥離の問題等については記載されていない。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、半導体基板上に形成されたキャパシタ構造を備える半導体装置であって、半導体基板と、キャパシタと、金属配線とを備えている。
キャパシタは、半導体基板上に形成される第１の方向の残留応力を有する下部電極と、下部電極上に接して形成される第１の方向の残留応力を有する容量絶縁膜と、容量絶縁膜上に接して形成される第１の方向の残留応力を有する上部電極とで構成される。金属配線は、キャパシタと
上部電極上面の一部に接して形成され、第１の方向の残留応力を有する層を少なくとも一層有している。
【発明の効果】
【０００７】
本発明によれば、第１の方向の残留応力を有する金属材料、例えばＰｔなどの貴金属を主成分とする下部電極及び上部電極と、同第１の方向の残留応力を有する容量絶縁膜、例えばＳＢＴなどの強誘電体膜と、で構成されるキャパシタに接続する金属配線に対し、同第１の方向の残留応力を有する金属材料、例えばＰｔなどの貴金属を主成分とする配線層を少なくとも一層備えることで、キャパシタ構造に加わる金属配線からの応力を緩和することができるようになる。これにより、材料接続界面、特に電極−金属配線界面、電極−容量絶縁膜界面での剥離の発生を防止することができる。
【発明を実施するための最良の形態】
【０００８】
（１）第１実施形態
〔キャパシタ構造〕
図１は、本発明の第１実施形態に係るキャパシタ構造１００の概略図である。キャパシタ構造１００は、半導体基板１上に、第１絶縁膜２と、下部電極３と、容量絶縁膜４と、上部電極５と、第２絶縁膜６と、金属配線７と、第３絶縁膜８とを備えている。なお、説明の便宜上、半導体基板１に形成される半導体素子、例えばトランジスタや、下部電極３への配線構造などは描かれていない。
【０００９】
第１絶縁膜２、第２絶縁膜６及び第３絶縁膜８は、通常はシリコン酸化膜であるが、シリコン酸化膜にＰ（リン）を添加したＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜や、さらにＢ（ボロン）を添加したＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜であってもよい。
下部電極３は、ＰｔやＩｒなどの貴金属材料や、酸化状態で導電性を示す導電性酸化物を用いるのが一般的である。その理由としては、上述したように、強誘電体の焼結やエッチング後には酸素雰囲気中でのアニールが行われるため、耐酸化性の優れた電極材料が必要となるからである。なお、図１においては、下部電極３の詳細構造は描かれていないが、実際には積層構造となっている。例えば、下層より、ＴｉＡｌＮ（窒化チタンアルミ）、Ｉｒ、ＩｒＯ２（酸化イリジウム）、Ｐｔが積層されている。なお、ＴｉＡｌＮは下層の金属配線、例えばＷ（タングステン）プラグ（図示せず）に対するバリア膜であり、Ｉｒは酸素透過防止膜であり、ＩｒＯ２はＰｔとＩｒとの反応防止膜である。
【００１０】
容量絶縁膜４は強誘電体材料であって、一般にはＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９：以下、この化合物の組成を変えたもの、及び添加物を加えた一連の化合物群をＳＢＴと称す）や、ＰＺＴ（Ｐｂ（Ｔｉ，Ｚｒ）Ｏ３：以下、この化合物の組成を変えたもの、及び添加物を加えた一連の化合物群をＰＺＴと称す）、さらにはＢＬＴ（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２：以下、この化合物の組成を変えたもの、及び添加物を加えた一連の化合物群をＢＬＴと称す）などが使用されるが、もちろんこれらに限定されるものではない。また、強誘電体材料以外にも、金属酸化物常誘電体（高誘電体）を使用することも可能である。
【００１１】
上部電極５は、下部電極３と同じ理由から、ＰｔやＩｒなどの貴金属材料や導電性酸化物が用いられる。一般には、プロセス安定性、加工性に優れるＰｔが用いられるが、ＰｔやＩｒなどから構成される積層構造であってもよい。
金属配線７は、Ｐｔ、Ｉｒ、またはＩｒＯ２の単層貴金属配線である。また、これらの積層金属配線であってもよい。金属配線７に貴金属材料を使用するのは、金属配線７の残留応力の方向と、下部電極３、上部電極５及び容量絶縁膜４の残留応力の方向とを一致させるためである。残留応力と剥離の関係については後に説明する。
〔製造方法〕
本発明の第１実施形態に係るキャパシタ構造１００の製造は、基本的に公知の半導体製造プロセスが使用できる。以下、図１を基に簡単に流れを説明する。
【００１２】
まず、半導体基板１上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などにより第１絶縁膜２を形成する。次に、第１絶縁膜２上に下部電極３を構成するＴｉＡｌＮ／Ｉｒ／ＩｒＯ２／Ｐｔの積層膜をスパッタ法などで堆積する。次に、下部電極３上に強誘電体膜、例えばＳＢＴからなる容量絶縁膜４を形成する。容量絶縁膜４の形成は、ＳＢＴの前駆体溶液をスピンコートした後に焼成することでなされる。次に、容量絶縁膜４上に上部電極５となるＰｔ膜、またはＰｔ、Ｉｒ及びＩｒＯ２などから構成される積層膜をスパッタ法などで堆積する。次に、ホトリソエッチングにより、上部電極５、容量絶縁膜４、下部電極３を順次パターン加工する。次に、全面に第２絶縁膜６を堆積し、ホトリソエッチングにより上部電極５の一部を露出するようにコンタクト孔９を形成する。次に、全面に金属配線７となるＰｔをスパッタ法などで堆積した後、ホトリソエッチングによりパターン加工する。金属配線７は、Ｐｔ以外にもＩｒやＩｒＯ２、また、それらの積層膜であってもよい。最後に、全面に第３絶縁膜８を堆積してキャパシタ構造１００が完成する。なお、上述したプロセスは一例であり、必ずしもこのプロセスに限定されるものではない。
〔残留応力と剥離〕
第１実施形態に係るキャパシタ構造１００に関する残留応力を説明する前に、従来のキャパシタ構造内に存在する残留応力について説明する。
【００１３】
図４は、従来のキャパシタ構造１０３の概略図である。キャパシタ構造１０３は、第１実施形態に係るキャパシタ構造１００（図１）の金属配線７（Ｐｔ）が金属配線１０（ＴｉＮ）に置き換わっているだけで、その他の構造はキャパシタ構造１００と同一である。従って、図４においては、キャパシタ構造１００と同一の構造については、図１と同一符号を付してその説明を省略する。
【００１４】
図４において、キャパシタ構造内に作用する残留応力の方向を矢印で示してある。下部電極３、容量絶縁膜４及び上部電極５の残留応力の方向は同一で、半導体基板１に対して引っ張り残留応力である。一方、ＴｉＮによる金属電極１０の残留応力は、半導体基板１に対して圧縮残留応力となっており、下部電極３、容量絶縁膜４及び上部電極５とは異なっている。この残留応力の作用方向の違いが、材料接続界面、例えば図４のＡ〜Ｄで示すような界面で剥離を生じる原因となる。具体的に説明すれば、金属配線１０と第２絶縁膜６との密着性が、上部電極５と第２絶縁膜６との密着性に勝り、かつコンタクト孔９の側壁において金属配線１０が第２絶縁膜６を上方に引っ張るために剥離が生じるのである。また、コンタクト孔９の底部における剪断応力も剥離を助長する。
【００１５】
一方、図１に示す第１実施形態に係るキャパシタ構造１００では、Ｐｔによる金属電極７の残留応力は、半導体基板１に対して引っ張り残留応力となっている。つまり、下部電極３、容量絶縁膜４及び上部電極５の残留応力と方向が揃っている。これにより、コンタクト孔９の側壁において上方への力が抑制され、また、コンタクト孔９の底部においても剪断応力が発生しないため、剥離の発生を防止することができる。さらに、上部電極５にＰｔを用いた場合は、金属配線７との密着性も向上する効果がある。なお、ＩｒやＩｒＯ２なども半導体基板１に対して引っ張り残留応力を有する。従って、金属配線７にＰｔを使用する代わりに、ＩｒやＩｒＯ２、さらにはこれらの積層構造を使用しても同様の効果が得られる。
〔作用効果〕
第１実施形態に係るキャパシタ構造によれば、金属電極７に引っ張り残留応力を有するＰｔ、Ｉｒ、ＩｒＯ２、またはこれらの積層構造を使用することで、下部電極３、容量絶縁膜４及び上部電極５の引っ張り残留応力と作用方向が一致し、材料接続界面、特に電極−金属配線界面、電極−容量絶縁膜界面（図４のＡ〜Ｄ）での剥離の発生を防止することができる。また、上部電極５と金属電極７とで共通の材料を使用することで密着性も向上する。
（２）第２実施形態
〔キャパシタ構造〕
図２は、本発明の第２実施形態に係るキャパシタ構造１０１の概略図である。キャパシタ構造１０１は、第１実施形態に係るキャパシタ構造１００（図１）の金属配線７（Ｐｔ）が金属配線１１に置き換わっており、金属配線１１は、下層のＰｔからなる金属配線１１ａと上層のＴｉＮからなる金属配線１１ｂとの二層構造となっている。その他の構造はキャパシタ構造１００と同一である。従って、図２においては、キャパシタ構造１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔製造方法〕
本発明の第２実施形態に係るキャパシタ構造１０１の製造は、第１実施形態に係るキャパシタ構造１００と同様に、公知の半導体製造プロセスが使用できる。
【００１６】
第１実施形態と同様に、上部電極５の一部を露出するようにコンタクト孔９を形成した後、全面に金属配線１１ａとなるＰｔ、金属配線１１ｂとなるＴｉＮを順次スパッタ法などで堆積する。その後、ホトリソエッチングによりパターン加工して金属配線１１を形成する。最後に、全面に第３絶縁膜８を堆積してキャパシタ構造１０１が完成する。なお、上述したプロセスは一例であり、必ずしもこのプロセスに限定されるものではない。
〔残留応力と剥離〕
図２において、キャパシタ構造内に作用する残留応力の方向を矢印で示してある。第２実施形態に係るキャパシタ構造１０１では、Ｐｔによる金属電極１１ａの残留応力の方向は半導体基板１に対して引っ張り残留応力である。一方、ＴｉＮによる金属電極１１ｂの残留応力の方向は半導体基板１に対して圧縮残留応力である。引っ張り残留応力の金属電極１１ａと、圧縮残留応力の金属電極１１ｂとを積層することで、その残留応力を打ち消している。これにより、コンタクト孔９の側壁において上方への力が抑制され、また、コンタクト孔９の底部においても剪断応力も小さくなるため、剥離の発生を防止することができる。なお、金属配線１１ａにＰｔを使用する代わりに、ＩｒやＩｒＯ２、さらにはこれらの積層構造を使用しても同様の効果が得られる。
【００１７】
ここで、ＴｉＮを積層する目的は、金属配線１１と周辺の絶縁膜、例えば第３絶縁膜８との密着性を確保するためである。上述したように、Ｐｔを始めとする貴金属材料は他の物質との反応性が低いため、第１実施形態のように単独配線とした場合、広範囲に渡って配線パターンを形成すると周辺絶縁膜との間で剥離が生じる可能性がある。つまり、貴金属材料の単独配線はレイアウトに一部制約を課す虞がある。そこで、絶縁膜との密着性に優れたＴｉＮ膜を積層して、レイアウト上の制約を軽減しようとするものである。また、ＴｉＮは半導体プロセスにおける汎用材料であるため、エッチング装置等の金属汚染の懸念がない。
【００１８】
引っ張り残留応力を有する金属電極１１ａの膜厚と、圧縮残留応力を有する金属電極１１ｂの膜厚は、配線全体の応力バランスを考慮して設定される。具体的には、金属電極１１ａの材料であるＰｔと、金属電極１１ｂの材料であるＴｉＮとの室温及び４００℃（配線形成以降に行われる熱処理温度に相当）における応力関係を基に、以下のように算出される。ここで、ＴｉＮの応力に関しては、窒化度によりその応力が異なるため、低窒化度、すなわち、応力が小さくなる成膜条件で形成されるＴｉＮ１と、高窒化度、すなわち、応力が大きくなる成膜条件で形成されるＴｉＮ２との２種類を考慮している。
室温時の応力
Ｐｔ＝１×１０１０（ｄｙｎｅ／ｃｍ２）                       ・・・（１）
ＴｉＮ１＝５×１０９（ｄｙｎｅ／ｃｍ２）                    ・・・（２）
ＴｉＮ２＝３×１０１０（ｄｙｎｅ／ｃｍ２）                   ・・・（３）
（応力比）
ＴｉＮ１／Ｐｔ＝０．５                                      ・・・（４）
ＴｉＮ２／Ｐｔ＝３                                          ・・・（５）
４００℃時の応力
Ｐｔ＝６×１０９（ｄｙｎｅ／ｃｍ２）                         ・・・（６）
ＴｉＮ１＝１×１０１０（ｄｙｎｅ／ｃｍ２）                   ・・・（７）
ＴｉＮ２＝３．５×１０１０（ｄｙｎｅ／ｃｍ２）               ・・・（８）
（応力比）
ＴｉＮ１／Ｐｔ≒２                                          ・・・（９）
ＴｉＮ２／Ｐｔ≒６                                          ・・・（１０）
式（４）及び（９）の応力関係式より、ＴｉＮ１とＰｔとの膜厚比の条件は、
Ｐｔ膜厚＝０．５〜２×ＴｉＮ１膜厚                         ・・・（１１）
となる。また、式（５）及び（１０）の応力関係式より、ＴｉＮ２とＰｔとの膜厚比の条件は、
Ｐｔ膜厚＝３〜６×ＴｉＮ２膜厚                              ・・・（１２）
となる。さらに、式（１１）及び（１２）より、ＴｉＮ１及びＴｉＮ２の両者を包含するＴｉＮと、Ｐｔとの膜厚比の条件は、
Ｐｔ膜厚＝０．５〜６×ＴｉＮ膜厚                             ・・・（１３）
となる。以上より、金属電極１１ａ（Ｐｔ）の膜厚をａ、金属電極１１ｂ（ＴｉＮ）の膜厚をｂとすれば、ａ／ｂ＝０．５〜６の範囲が好適となる。
〔作用効果〕
第２実施形態に係るキャパシタ構造によれば、金属配線１１を金属電極１１ａと１１ｂの二層構造とし、金属電極１１ａに引っ張り残留応力を有するＰｔ、Ｉｒ、ＩｒＯ２、またはこれらの積層構造を使用し、金属電極１１ｂに圧縮残留応力を有するＴｉＮを使用することで、その残留応力を打ち消すことができるため、材料接続界面、特に電極−金属配線界面、電極−容量絶縁膜界面（図４のＡ〜Ｄ）での剥離の発生を防止することができる。また、上部電極５と金属電極１１ａとで共通の材料を使用することで密着性も向上する。さらに、ＴｉＮの金属電極１１ｂを備えることで、周辺絶縁膜との密着性も確保でき、レイアウト上の制約も軽減することができる。さらに、ＴｉＮは半導体プロセスにおける汎用材料であるため、エッチング装置等の金属汚染の懸念がなくなる。
（３）第３実施形態
〔キャパシタ構造〕
図３は、本発明の第３実施形態に係るキャパシタ構造１０２の概略図である。キャパシタ構造１０２は、第１実施形態に係るキャパシタ構造１００（図１）の金属配線７（Ｐｔ）が金属配線１２に置き換わっており、金属配線１２は、下層のＴｉＮからなる金属配線１２ａと、中層のＰｔからなる金属配線１２ｂと、上層のＴｉＮからなる金属配線１２ｃとの三層構造となっている。その他の構造はキャパシタ構造１００と同一である。従って、図３においては、キャパシタ構造１００と同一の構造については、図１と同一符号を付してその説明を省略する。
〔製造方法〕
本発明の第３実施形態に係るキャパシタ構造１０２の製造は、第１実施形態に係るキャパシタ構造１００と同様に、公知の半導体製造プロセスが使用できる。
【００１９】
第１実施形態と同様に、上部電極５の一部を露出するようにコンタクト孔９を形成した後、全面に金属配線１２ａとなるＴｉＮ、金属配線１２ｂとなるＰｔ、金属配線１２ｃとなるＴｉＮを、順次スパッタ法などで堆積する。その後、ホトリソエッチングによりパターン加工して金属配線１２を形成する。最後に、全面に第３絶縁膜８を堆積してキャパシタ構造１０２が完成する。なお、上述したプロセスは一例であり、必ずしもこのプロセスに限定されるものではない。
〔残留応力と剥離〕
図３において、キャパシタ構造内に作用する残留応力の方向を矢印で示してある。第３実施形態に係るキャパシタ構造１０２においては、Ｐｔによる金属電極１２ｂの残留応力の方向は半導体基板１に対して引っ張り残留応力である。一方、ＴｉＮによる金属電極１２ａ及び１２ｃの残留応力の方向は半導体基板１に対して圧縮残留応力である。引っ張り残留応力の金属電極１２ｂと、圧縮残留応力の金属電極１２ａ及び１２ｃとを積層することで、その残留応力を打ち消している。これにより、コンタクト孔９の側壁において上方への力が抑制され、また、コンタクト孔９の底部においても剪断応力も小さくなるため、剥離の発生を防止することができる。なお、金属配線１２ｂにＰｔを使用する代わりに、ＩｒやＩｒＯ２、さらにはこれらの積層構造を使用しても同様の効果が得られる。
【００２０】
ここで、ＴｉＮを積層する目的は、第２実施形態でも述べたように、ＴｉＮを積層する目的は、金属配線１２と周辺の絶縁膜、例えば、第２絶縁膜６や第３絶縁膜８との密着性を確保することでレイアウト上の制約を軽減しようとするものである。第３実施形態では、第２実施形態よりもレイアウト上の制約を軽減できる効果がある。一方、貴金属、例えばＰｔを材料とする上部電極５と、ＴｉＮを材料とする金属電極１２ａが境界を接するため、その密着性が若干低下するという反作用はあるが、より広範囲に渡る配線パターンが必要な場合には好適となる。また、ＴｉＮは半導体プロセスにおける汎用材料であるため、エッチング装置等の金属汚染の懸念がなくなるとともに、公知の成膜手法、例えばロングスロースパッタ法などを使用することができる。
【００２１】
引っ張り残留応力を有する金属電極１２ｂの膜厚と、圧縮残留応力を有する金属電極１２ａ及び１２ｃの膜厚は、第２実施形態と同様に、配線全体の応力バランスを考慮して設定される。金属電極１２ａ（ＴｉＮ）の膜厚をａ、金属電極１２ｂ（Ｐｔ）の膜厚をｂ、金属電極１２ｃ（ＴｉＮ）の膜厚をｃとすれば、ｂ／（ａ＋ｃ）＝０．５〜６の範囲が好適となる。
〔作用効果〕
第３実施形態に係るキャパシタ構造によれば、金属配線１２を金属電極１２ａ、１２ｂ、１２ｃの三層構造とし、金属電極１２ｂに引っ張り残留応力を有するＰｔ、Ｉｒ、ＩｒＯ２、またはこれらの積層構造を使用し、金属電極１２ａ及び１２ｃに圧縮残留応力を有するＴｉＮを使用することで、その残留応力を打ち消すことができるため、材料接続界面、特に電極−金属配線界面、電極−容量絶縁膜界面（図４のＡ〜Ｄ）での剥離の発生を防止することができる。また、ＴｉＮの金属電極１２ａ及び１２ｃを上下に備えることで、周辺絶縁膜との密着性もさらに確保でき、レイアウト上の制約も軽減することができる。さらに、ＴｉＮは半導体プロセスにおける汎用材料であるため、エッチング装置等の金属汚染の懸念がなくなるとともに、公知の成膜手法、例えばロングスロースパッタ法などを使用することができる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態に係るキャパシタ構造の概略図。
【図２】第２実施形態に係るキャパシタ構造の概略図。
【図３】第３実施形態に係るキャパシタ構造の概略図。
【図４】従来のキャパシタ構造の概略図。  １    半導体基板  ２    第１絶縁膜  ３    下部電極  ４    容量絶縁膜  ５    上部電極  ６    第２絶縁膜  ７、１０、１１、１２    金属配線  ８    第３絶縁膜  ９    コンタクト孔  １００、１０１、１０２    キャパシタ構造
【図１】
2006041182.tif 000003
【図２】
2006041182.tif 000004
【図３】
2006041182.tif 000005
【図４】
2006041182.tif 000006