(57)【要約】【課題】消費電流を抑えて変換速度を高める。【解決手段】レベル変換回路は、定電流源ＩＳと、定電流源ＩＳに共通に接続され０〜５Ｖの電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタＱ１，Ｑ２と、一対の差動トランジスタＱ１，Ｑ２に接続されるアクティブ負荷Ｍ１〜Ｍ６と、このアクティブ負荷Ｍ１〜Ｍ６の出力状態に対応して０〜２０Ｖの電源電圧範囲において遷移する出力電圧を生成する出力部Ｍ７〜Ｍ１０とを備える。特に、このレベル変換回路は、入力信号の遷移開始から所定期間だけ一対の差動トランジスタＱ１，Ｑ２に流れる差動電流を増大させる補助電流路を生成する電流路生成回路Ｒ１，ＣＭ１，ＤＬをさらに備える。【選択図】      図２
2006119364.tif 000002
【特許請求の範囲】
【請求項１】
定電流源と、定電流源に共通に接続され第１電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタと、一対の差動トランジスタに接続されるアクティブ負荷と、このアクティブ負荷の出力状態に対応して第２の電源電圧範囲において遷移する出力電圧を生成する出力部と、入力信号の遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する電流路生成回路とを備えることを特徴とするレベル変換回路。
【請求項２】
前記第２電源電圧範囲は前記第１電源電圧範囲よりも大きなレベル差にあることを特徴とする請求項１に記載のレベル変換回路。
【請求項３】
前記差動トランジスタは一対のバイポーラトランジスタにより構成されることを特徴とする請求項２に記載のレベル変換回路。
【請求項４】
前記補助電流路は前記定電流源に並列に接続されるスイッチ素子と抵抗との直列回路であることを特徴とする請求項３に記載のレベル変換回路。
【請求項５】
前記電流路生成回路は前記入力信号の遷移に応答して前記スイッチ素子を前記所定期間だけ導通させるワンショットパルスを発生するワンショットディレイラインを含むことを特徴とする請求項４に記載のレベル変換回路。
【請求項６】
前記差動トランジスタは一対のＭＯＳトランジスタにより構成されることを特徴とする請求項２に記載のレベル変換回路。
【請求項７】
前記補助電流路は前記定電流源および一方のＭＯＳトランジスタに並列に接続される第１スイッチ素子と第１抵抗との直列回路および前記定電流源および他方のＭＯＳトランジスタに並列に接続される第２スイッチ素子と第２抵抗との直列回路であることを特徴とする請求項６に記載のレベル変換回路。
【請求項８】
前記電流路生成回路は前記入力信号の遷移に応答して前記第１および第２スイッチ素子の一方を前記所定期間だけ導通させるワンショットパルスを発生するワンショットディレイラインを含むことを特徴とする請求項７に記載のレベル変換回路。
【請求項９】
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に映像信号に基づいて前記複数の信号線を駆動する信号線ドライバとを備え、前記走査線ドライバは定電流源、定電流源に共通に接続され第１電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタ、一対の差動トランジスタに接続されるアクティブ負荷、このアクティブ負荷の出力状態に対応して第２の電源電圧範囲において遷移する出力電圧を生成する出力部、および入力信号の遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する電流路生成回路を含むレベル変換回路を各走査線毎に有することを特徴とする平面表示装置。
【請求項１０】
前記表示画素は電子ビームを放出する表面伝導型電子放出素子を含むことを特徴とする請求項９に記載の平面表示装置。
【請求項１１】
前記第２電源電圧範囲は前記第１電源電圧範囲よりも大きなレベル差にあることを特徴とする請求項９に記載の平面表示装置。
【請求項１２】
前記差動トランジスタは一対のバイポーラトランジスタにより構成されることを特徴とする請求項１１に記載の平面表示装置。
【請求項１３】
前記補助電流路は前記定電流源に並列に接続されるスイッチ素子と抵抗との直列回路であることを特徴とする請求項１２に記載の平面表示装置。
【請求項１４】
前記電流路生成回路は前記入力信号の遷移に応答して前記スイッチ素子を前記所定期間だけ導通させるワンショットパルスを発生するワンショットディレイラインを含むことを特徴とする請求項１３に記載の平面表示装置。
【請求項１５】
前記差動トランジスタは一対のＭＯＳトランジスタにより構成されることを特徴とする請求項１１に記載の平面表示装置。
【請求項１６】
前記補助電流路は前記定電流源および一方のＭＯＳトランジスタに並列に接続される第１スイッチ素子と第１抵抗との直列回路および前記定電流源および他方のＭＯＳトランジスタに並列に接続される第２スイッチ素子と第２抵抗との直列回路であることを特徴とする請求項１５に記載の平面表示装置。
【請求項１７】
前記電流路生成回路は前記入力信号の遷移に応答して前記第１および第２スイッチ素子の一方を前記所定期間だけ導通させるワンショットパルスを発生するワンショットディレイラインを含むことを特徴とする請求項１６に記載の平面表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えばモータや表示パネル等を駆動するために入力信号とは異なる電源電圧範囲の出力信号を発生するレベル変換回路に関し、特にこの出力信号を得るために入力信号の電圧−電流変換を行うレベル変換回路およびこのレベル変換回路を備えた平面表示装置に関する。
【背景技術】
【０００２】
例えばフィールド・エミッション・ディスプレイ（ＦＥＤ）パネルは、横（水平）方向に伸びる複数の走査線、これら走査線に交差して縦（垂直）方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置近傍に配置される複数の表示画素を備える（例えば、特許文献１参照）。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）または青（Ｂ）の蛍光体で構成される。このＦＥＤパネルの周囲には、ＹドライバおよびＸドライバが配置される。Ｙドライバは、複数の走査線の一端に接続され、走査信号により複数の走査線を順次駆動する。Ｘドライバは複数の信号線の一端に接続され、各走査線が駆動される間に映像信号の階調レベルに対応したパルス幅の駆動信号により複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【０００３】
Ｙドライバには、例えばシフトレジスタがタイミングパルスをシフトし、このタイミングパルスの保持位置に対応した走査線に対して選択信号を出力するために設けられる。このシフトレジスタはＣＭＯＳトランジスタを用いた論理回路であり、選択信号を０〜５Ｖ程度の第１電源電圧範囲において遷移させる。これに対して、走査信号は０〜２０Ｖ程度の第２電源電圧範囲において遷移する必要がある。このため、選択信号は例えば図７に示すようなレベル変換回路により走査信号に変換される。このレベル変換回路は、第１電源電圧範囲において遷移する入力信号の電圧をバイポーラ（またはＭＯＳ）トランジスタＱ１，Ｑ２を用いた差動対により一旦電流にそれぞれ変換し、ＬＤ(Lateral Double-diffused)ＭＯＳトランジスタＭ１〜Ｍ６を用いたアクティブ負荷によりこれら電流をミラーしさらに折り返して合成するようにして出力端電圧ＶＯを制御し、ＬＤＭＯＳトランジスタＭ７〜Ｍ１０を用いた出力部によりこの出力端電圧ＶＯに対応して第２電源電圧範囲において遷移する出力信号を生成する。
【特許文献１】特開２００２−２２１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図８は図７に示すレベル変換回路の動作波形を示す。入力信号φ１およびφバー入力端子ＩＮからインバータを介して差動対に供給される信号である。これら信号φ１およびφバーが遷移すると、差動電流(例えばＰＤ１電流)が差動対の一方に流れ、アクティブ負荷となるカレントミラー回路がゲートソース間電圧（ＰＤ１ＶＧＳ）の変化に伴って差動電流に対応したミラー電流を出力する。出力端電圧Ｖ０はアクティブ負荷の出力状態に基づいて決定される。レベル変換回路の変換速度を高めて図８に示す応答時間Ｔｐｄを短くするには、差動変換ゲインＡｖと折り返しのカレントミラー比を大きくとることが必要である。差動変換ゲインＡｖは差動対の相互コンダクタンスｇｍおよび各段の出力抵抗ｒｏに対してＡｖ＝ｇｍ×ｒｏの関係にあるため、相互コンダクタンスｇｍおよび出力抵抗ｒｏのいずれかを大きくすればよい。しかしながら、素子サイズを一定にしたときにゲインを大きくできる要素は相互コンダクタンスｇｍのみであることから、差動対がＭＯＳおよびバイポーラのいずれの素子であっても差動電流を増大させる必要がある。レベル変換回路で差動電流を増大させると、これが定常状態での電流消費を増大させる結果となる。
【０００５】
このような電流消費の増大を伴わずに差動変換ゲインＡｖを大きくする方策として、例えば図９に示すようなレベル変換回路が考えられる。このレベル変換回路では、正帰還回路ＰＦＢが図７に示すレベル変換回路に対して付加されている。この場合、正帰還回路ＰＦＢがダイナミックな差動変換動作領域で正帰還を行うことから、差動電流を増大させずに差動変換ゲインＡｖをある程度増大することが可能である。しかしながら、この方策は比較的ゆっくりと遷移するアナログ信号のような低スルーレートの入力信号の変換に対して有効であるが、急峻に遷移するデジタル信号のような高スルーレートの入力信号の変換に対しては意味がなく、この回路方式では性能を活かせない事と、正帰還回路ＰＦＢ内は所詮基準電流のミラー比倍の変換ゲインでしか動作が高速化されないためアクティブ負荷の回路自身の負荷や次段ドライブ素子の寄生容量が大きい場合などではやはり高速化に限界がある。高スルーレートの入力信号の変換速度を純粋に高速化するには、カレントミラー回路の寄生容量を極めて十分短い時間で充放電するような差動電流を流す必要がある。
【０００６】
一般に、ＦＥＤパネルのＹドライバは、図１０に示すように各々極めて膨大な数のレベル変換回路を内蔵するＩＣ群からなる。従来においては、レベル変換回路の変換速度とＩＣ全体の消費電流とがトレードオフの関係にあったため、消費電流を抑えて変換速度を高めることが困難であった。
【０００７】
本発明の目的は、消費電流を抑えて変換速度を高めることができるレベル変換回路およびこのレベル変換回路を備えた平面表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、定電流源と、定電流源に共通に接続され第１電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタと、一対の差動トランジスタに接続されるアクティブ負荷と、このアクティブ負荷の出力状態に対応して第２の電源電圧範囲において遷移する出力電圧を生成する出力部と、入力信号の遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する電流路生成回路とを備えるレベル変換回路が提供される。
【０００９】
また、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号に基づいて複数の信号線を駆動する信号線ドライバとを備え、走査線ドライバは定電流源、定電流源に共通に接続され第１電源電圧範囲において相補的な関係で急峻に遷移する入力信号に対して電圧−電流変換を行う一対の差動トランジスタ、一対の差動トランジスタに接続されるアクティブ負荷、このアクティブ負荷の出力状態に対応して第２の電源電圧範囲において遷移する出力電圧を生成する出力部、および入力信号の遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する電流路生成回路を含むレベル変換回路を各走査線毎に有する平面表示装置が提供される。
【発明の効果】
【００１０】
これらレベル変換回路および平面表示装置では、電流路生成回路が入力信号の遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成するアクティブ負荷の状態遷移は入力信号の遷移開始から増大する差動電流によってより短い時間で完了し、レベル変換速度を高速化できる。また、差動電流の増大は所定時間だけに制限されるため、この所定時間をアクティブ負荷の状態遷移に必要な時間に基づいて決定することにより、状態遷移の完了後に流れる差動電流を低減し、全体の消費電流を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態に係るフィールド・エミッション・ディスプレイ（ＦＥＤ）装置について図面を参照して説明する。このＦＥＤ装置は例えばカラー表示画素数が横：縦＝１２８０：７２０という７２０ＰハイビジョンＸＧＡ解像度を持つ平面表示装置である。
【００１２】
図１はこのＦＥＤ装置の回路構成を概略的に示す。ＦＥＤ装置はＦＥＤパネル１、Ｘドライバ２、Ｙドライバ３、および映像処理回路４を備える。ＦＥＤパネル１は横（水平）方向に伸びるｍ（＝７２０）本の走査線Ｙ（Ｙ１〜Ｙｍ）、これら走査線Ｙ１〜Ｙｍに交差して縦（垂直）方向に伸びるｎ（＝１２８０×３）本の信号線Ｘ（Ｘ１〜Ｘｎ）、並びにこれら走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置近傍に配置されるｍ×ｎ（＝約２７６万）個の表示画素ＰＸを含む。各カラー表示画素は水平方向において隣接する３個の表示画素ＰＸにより構成される。このカラー表示画素では、３個表示画素ＰＸがそれぞれ表面伝導型電子放出素子１１およびこれら電子放出素子１１から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の蛍光体１２により構成される。各走査線Ｙは対応水平ラインの表示画素ＰＸの電子放出素子１１に接続される走査電極として用いられ、各信号線Ｘは対応列の表示画素ＰＸの電子放出素子１１に接続される信号電極として用いられる。
【００１３】
Ｘドライバ２、Ｙドライバ３、および映像処理回路４は表示用駆動回路としてＦＥＤパネル１の周囲に配置される。Ｘドライバ２は信号線Ｘ１〜Ｘｎの一端に接続される信号線ドライバであり、Ｙドライバ３は走査線Ｙ１〜Ｙｍの一端に接続される走査線ドライバである。映像処理回路４は外部の信号源から供給されるＲＧＢ映像信号をデジタル形式で処理する。Ｙドライバ３は走査信号を用いて走査線Ｙ１〜Ｙｍを順次駆動し、Ｘドライバ２は走査線Ｙ１〜Ｙｍの各々がＹドライバ３によって駆動される間に信号線Ｘ１〜Ｘｎを駆動する。
【００１４】
Ｘドライバ２は映像処理回路４から供給される１水平ライン分の映像信号を水平同期信号ＨＤに同期してサンプリングし保持するラインメモリ２０、およびこのラインメモリ２０から並列的に出力される１水平ライン分の映像信号にそれぞれ対応するｎ個のＰＷＭ駆動信号を発生する駆動信号発生部２１を含む。駆動信号発生部２１は各々対応画素の映像信号の階調レベルに比例するパルス幅のパルス信号を発生するｎ個のパルス幅変調回路２２、および各々対応パルス幅変調回路２２からのパルス信号のパルス幅に等しい期間だけ駆動用基準電圧端子からの基準電圧Ｖrefを信号線Ｘ１〜ＸｎにＰＷＭ駆動信号として出力するｎ個の出力バッファ２３を含む。パルス幅変調回路２２および出力バッファ２３は１信号線Ｘに対する駆動信号出力部を構成する。
【００１５】
各水平ラインの表示画素ＰＸが信号線Ｘ１〜Ｘｎを介して駆動されると、これら表示画素ＰＸのうちで黒表示のものを除いた表示画素ＰＸの電子放出素子１１にそれぞれ発光電流が流れ、さらにこれら発光電流の全てが１走査線Ｙを介してＹドライバ３に流れる。
【００１６】
Ｙドライバ３は垂直同期信号ＶＤを１水平走査期間毎にシフトしてｍ個の出力端の１つから出力するシフトレジスタ３１、およびこれらｍ個の出力端から走査信号として出力される選択パルスにそれぞれ応答して走査信号を１水平走査期間づつ走査線Ｙ１〜Ｙｍに出力するｍ個の出力バッファ３２を含む。各電子放出素子１１では、信号電極の電圧Ｖx(＝Ｖref+ΔＶ)と走査電極の電圧Ｖyとの和がスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体１２を励起する。
【００１７】
Ｙドライバ３では、ｍ個の出力バッファ３２が図１０を参照して説明したＩＣ群により構成され、各出力バッファ３２が１走査線Ｙに対して走査信号の電圧Ｖｙを発生するレベル変換回路を含む。
【００１８】
図２はこのレベル変換回路の基本構成を説明するためのものである。レベル変換回路はＣＭＯＳインバータＩＶ１，ＩＶ２、定電流源ＩＳ、バイポーラトランジスタＱ１，Ｑ２、ＬＤＭＯＳトランジスタＭ１〜Ｍ１０、ＭＯＳトランジスタＣＭ１、抵抗Ｒ１、およびワンショットディレイラインＤＬを有する。インバータＩＶ１，ＩＶ２は電源端子ＧＮＤ１（＝０Ｖ）およびＶＤＤ１（＝５Ｖ）間の電源電圧で動作する。インバータＩＶ１はシフトレジスタ３１の出力端からの選択信号を反転し、インバータＩＶ２はインバータＩＶ１によって反転された選択信号をさらに反転する。バイポーラトランジスタＱ１，Ｑ２はそれぞれこれらインバータＩＶ１，ＩＶ２からの入力信号φ１，φ１バーの電圧を電流に変換する差動対として定電流源ＩＳに接続される。これら差動対はＬＤＭＯＳトランジスタＭ１〜Ｍ６からなるアクティブ負荷に接続される。トランジスタＭ１，Ｍ２はトランジスタＱ１に対するカレントミラー回路を構成し、トランジスタＭ３，Ｍ５はトランジスタＱ２に対するカレントミラー回路を構成する。トランジスタＭ４，Ｍ６はトランジスタＭ１，Ｍ２により得られるミラー電流を折り返すカレントミラー回路である。トランジスタＭ５は電源端子ＧＮＤ２（＝１５Ｖ）およびＶＤＤ２（＝２０Ｖ）間においてトランジスタＭ６と直列に接続され、これらの接続点から出力電圧ＶＯを出力する。トランジスタＭ７，Ｍ８は出力電圧を反転しトランジスタＭ９をスイッチングするインバータを構成する。トランジスタＭ９は電源端子ＧＮＤ１およびＶＤＤ２間においてトランジスタＭ１０に直列に接続され、トランジスタＭ１０はインバータＩＶ１の出力によりスイッチングされる。走査信号の電圧ＶｙはこれらトランジスタＭ９，Ｍ１０の接続点ＯＵＴから出力される。抵抗Ｒ１およびＭＯＳトランジスタＣＭ１は差動対および電源端子ＧＮＤ１間において定電流源ＩＳと並列に接続される。ワンショットディレイラインＤＬは電源端子ＧＮＤ，ＶＤＤ１間に接続され、インバータＩＶ１，ＩＶ２から出力される信号φ１，φ１バーの遷移開始から所定時間だけＭＯＳトランジスタＣＭ１を導通させるように動作する。
【００１９】
すなわち、このレベル変換回路は図７に示すレベル変換回路において抵抗Ｒ１，ＭＯＳトランジスタＣＭ１およびワンショットディレイラインＤＬを追加した構造を有する。抵抗Ｒ１およびＭＯＳトランジスタＣＭ１は、トランジスタＣＭ１がワンショットディレイラインＤＬの制御により導通したときに定電流源ＩＳに並列的に電流路を形成し、差動対に流れる差動電流を増大させる。トランジスタＣＭ１の導通期間はワンショットディレイラインＤＬにより所定期間に制限され、この所定期間は信号φ１，φ１バーの遷移に伴ってアクティブ負荷の出力電圧ＶＯが反転するために要する時間にほぼ一致するように予め設定される。
【００２０】
すなわち、抵抗Ｒ１およびＭＯＳトランジスタＣＭ１は、入力信号φ１，φ１バーの遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する電流路生成回路として機能するため、アクティブ負荷の状態遷移が入力信号φ１，φ１バーの遷移開始から増大する差動電流によってより短い時間で完了し、レベル変換速度を高速化する。また、差動電流の増大は所定時間だけに制限され、状態遷移の完了後に流れる差動電流を低減し、全体の消費電流を抑えることになる。
【００２１】
図２では、レベル変換回路の基本構成を説明するために差動対がバイポーラトランジスタＱ１，Ｑ２で構成されたが、実際には図３に示す構造の方が安定な動作を期待できる。
【００２２】
図３では、差動対がＭＯＳトランジスタＤＭ１，ＤＭ２により構成され、さらに電源端子ＶＤＤ１によってバイアスされるバイポーラトランジスタＱ３，Ｑ４を介してアクティブ負荷に接続される。この場合、抵抗Ｒ１およびＭＯＳトランジスタＣＭ１の直列回路がトランジスタＤＭ２およびＱ４の接続点と電源端子ＧＮＤ１間に接続され、さらに抵抗Ｒ２およびＭＯＳトランジスタＣＭ２の直列回路がトランジスタＤＭ１およびＱ３の接続点と電源端子ＧＮＤ１間に接続される。ＭＯＳトランジスタＣＭ１，ＣＭ２はそれぞれワンショットディレイラインＤＬからの制御信号φ２，φ２バーによってスイッチングされる。これら制御信号φ２，φ２バーは信号φ１，φ１バーの遷移開始から所定時間だけＭＯＳトランジスタＣＭ２，ＣＭ１をそれぞれ導通させるものである。
【００２３】
図４はこのレベル変換回路の動作を示す。入力信号φ１，φ１バーが各々反転すると、差動対に流れる電流が切り替わる。制御信号φ２，φ２バーは入力信号φ１，φ１バーと同じ位相で反転する。ここで、入力信号φ１が高レベルとなり、入力信号φ１バーが低レベルとなると、制御信号φ２が高レベルとなり、制御信号φ２バーも低レベルとなる。このとき、トランジスタＤＭ１およびトランジスタＣＭ２がオンし、トランジスタＤＭ２およびトランジスタＣＭ１がオフする。この動作時には、トランジスタＣＭ２を流れる電流が差動電流（ＰＤ１電流）に加算される。具体的には、（Ｖ１−Ｖｂｅ）／Ｒの電流が加算される。ここで、Ｖ１は電源端子ＧＮＤ１に対する電源端子ＶＤＤ１の電圧であり、ＶｂｅはトランジスタＱ３のベース・エミッタ間電圧であり、Ｒは抵抗Ｒ２の抵抗値である。この加算電流は負荷であるカレントミラー回路を十分高速に動作させる値に設定される必要がある。アクティブ負荷の出力電圧ＶＯが十分反転すると、ワンショットディレイラインＤＬは制御信号を高レベルから低レベルに変化させ、トランジスタＣＭ２をオフさせる。これにより、差動電流のみが定常状態の保持電流としてアクティブ負荷に流れる。この保持電流は出力論理を維持するに足る十分小さな値であればよい。
【００２４】
逆に、入力信号φが低レベルとなり、入力信号φ１バーが高レベルとなる場合には、トランジスタＤＭ２およびトランジスタＣＭ１がオンし、トランジスタＤＭ１およびトランジスタＣＭ２がオフする。この場合には、上述した動作と同様にしてトランジスタＣＭ１を流れる電流が差動電流に加算される。
【００２５】
上述のワンショットディレイラインＤＬは、例えば入力信号φ１，φ１バーの遷移に応答するＲＳフリップフロップと所定時間に等しい遅延時間を持つ遅延回路とを組み合わせたオーバーラップ回路で構成でき、これにより簡単に制御信号φ２，φ２バーを得ることができる。制御信号φ２，φ２バーとなるワンショットパルスの生成は基本的にデジタル制御動作であるが、遅延回路は図５に示すように遅延時間を時定数によって得る抵抗とコンデンサのようなアナログ部品で構成することもでき、また図６に示すように論理回路を縦列接続して得ることもできる。
【００２６】
本実施形態では、電流路生成回路ＤＬ，Ｒ１，ＣＭ１，Ｒ２，ＣＭ２が入力信号φ１，φ１バーの遷移開始から所定期間だけ一対の差動トランジスタに流れる差動電流を増大させる補助電流路を生成する。アクティブ負荷Ｍ１〜Ｍ６の状態遷移は入力信号φ１，φ１バーの遷移開始から増大する差動電流によってより短い時間で完了し、レベル変換速度を高速化できる。また、差動電流の増大は所定時間だけに制限されるため、この所定時間をアクティブ負荷Ｍ１〜Ｍ６の状態遷移必要な時間に基づいて決定することにより、状態遷移の完了後に流れる差動電流を低減し、全体の消費電流を抑えることができる。
【００２７】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２８】
上述の実施形態では、入力信号φ１，φ１バーが相補的な関係で急峻に遷移するデジタル信号であったが、相補的な関係で急峻に遷移するだけでなく緩やかに遷移することもある信号である場合には、図９に示すような正帰還回路ＰＦＢを差動対に接続することも可能である。
【００２９】
また、上述の電流路生成回路は第２電源電圧範囲が第１電源電圧範囲よりも小さなレベル差に設定される場合であっても適用かのうであり、レベル変換速度を高速化させる一方で消費電流を低減するために有効に機能する。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係るＦＥＤ装置の回路構成を概略的に示す図である。
【図２】図１に示す出力バッファに設けられるレベル変換回路の基本構成を説明するための図である。
【図３】図２に示す基本構成よりも安定に動作するレベル変換回路の構成を示す図である。
【図４】図３に示すレベル変換回路の動作を示す波形図である。
【図５】図４に示すワンショットディレイラインの第１構成例を示す図である。
【図６】図４に示すワンショットディレイラインの第２構成例を示す図である。
【図７】従来のレベル変換回路の構成を示す図である。
【図８】図７に示すレベル変換回路の動作を示す波形図である。
【図９】図７に示すレベル変換回路に正帰還回路を付加した構成例を示す図である。
【図１０】ＦＥＤパネルのＹドライバが極めて多数のレベル変換回路を必要とすることを説明するための図である。
【符号の説明】
【００３１】
１…ＦＥＤパネル、２…Ｘドライバ、３…Ｙドライバ、４…映像処理回路、１１…表面伝導型電子放出素子、１２…蛍光体、Ｙ…走査線、ＰＸ…表示画素、ＩＳ…定電流源、ＩＶ１，ＩＶ２…ＣＭＯＳインバータ、ＤＬ…ワンショットディレイライン、Ｑ１，Ｑ２…バイポーラトランジスタ、Ｑ３，Ｑ４…バイポーラトランジスタ、Ｍ１〜Ｍ１０…ＬＤＭＯＳトランジスタ、ＣＭ１，ＣＭ２…ＭＯＳトランジスタ、Ｒ１，Ｒ２…抵抗。
【図１】
2006119364.tif 000003
【図２】
2006119364.tif 000004
【図３】
2006119364.tif 000005
【図４】
2006119364.tif 000006
【図５】
2006119364.tif 000007
【図６】
2006119364.tif 000008
【図７】
2006119364.tif 000009
【図８】
2006119364.tif 000010
【図９】
2006119364.tif 000011
【図１０】
2006119364.tif 000012