(57)【要約】【課題】  正確な利得制御が可能な信号処理装置を提供する。【解決手段】  オーディオ信号処理装置１００において、可変利得増幅器１０は、アナログのオーディオ信号ＳＩＧ１２を増幅する。Ａ／Ｄ変換器１２は、可変利得増幅器１０により増幅されたオーディオ信号ＳＩＧ１４をアナログデジタル変換する。利得制御部１４はデジタル回路により構成され、Ａ／Ｄ変換器１２から出力されるデジタルのオーディオ信号ＳＩＧ１６にもとづき、可変利得増幅器１０の利得を制御する。【選択図】  図２
2006165912.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号を増幅する可変利得増幅器と、
前記可変利得増幅器により増幅されたアナログ入力信号をデジタル出力信号にアナログデジタル変換するアナログデジタル変換器と、
前記アナログデジタル変換器から出力される前記デジタル出力信号にもとづき、前記アナログ入力信号の信号レベルを検出し、前記可変利得増幅器の利得を制御する利得制御部と、
を備えることを特徴とする信号処理装置。
【請求項２】
前記アナログデジタル変換器は、ΔΣ変調器とデジタルフィルタを含むΔΣ変調型のアナログデジタル変換器であることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記アナログデジタル変換器は、前記ΔΣ変調器の後段に多段接続された複数のデジタルフィルタを含み、
前記利得制御部は、前記ΔΣ変調器または前記多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、前記可変利得増幅器の利得を制御することを特徴とする請求項２に記載の信号処理装置。
【請求項４】
前記利得制御部は、前記アナログ入力信号が前記信号処理装置に入力されてから前記アナログ入力信号の信号レベルを検出するまでの遅延時間が前記アナログ入力信号のサンプリング周期時間以下となるように、前記ΔΣ変調器または前記多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、前記可変利得増幅器の利得を制御することを特徴とする請求項３に記載の信号処理装置。
【請求項５】
前記アナログ入力信号は、オーディオ信号であることを特徴とする請求項１から４のいずれかに記載の信号処理装置。
【請求項６】
複数チャンネルのアナログオーディオ信号をアナログデジタル変換する信号処理装置であって、
各チャンネルごとに入力されたアナログオーディオ信号を増幅する複数の可変利得増幅器と、
前記複数の可変利得増幅器により増幅されたアナログオーディオ信号をアナログデジタル変換する複数のアナログデジタル変換器と、
前記複数のアナログデジタル変換器から出力される複数のデジタル信号にもとづき、前記複数の可変利得増幅器の利得を制御する利得制御部と、を備え、
前記利得制御部は、前記複数のデジタル信号のいずれかの信号レベルが所定のしきい値に達したとき、前記複数の可変利得増幅器の利得をともに低下させることを特徴とする信号処理装置。
【請求項７】
撮像部と、
マイクと、
前記マイクから出力されるオーディオ信号をアナログデジタル変換して出力する請求項５に記載の信号処理装置と、
前記撮像部から出力される画像データおよび前記信号処理装置から出力されるオーディオ信号を処理するデジタル信号処理部と、
を備えることを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力信号の信号レベルを調節し、デジタル出力信号に変換する信号処理装置に関する。
【背景技術】
【０００２】
オーディオ信号などの信号処理を行う信号処理装置は、入力されるアナログ信号を増幅する増幅部と、増幅部により増幅されたアナログ信号をデジタル信号に変換するアナログデジタル変換器（以下、Ａ／Ｄ変換器という）を含んでおり、Ａ／Ｄ変換器によりデジタル信号に変換された信号をさまざまな信号処理を行うデジタル信号処理部（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、以下ＤＳＰという）に出力する。
【０００３】
ここで、オーディオのように、広いダイナミックレンジを有する信号を扱う場合には、入力アナログ信号を増幅する増幅器の利得を、入力アナログ信号の振幅に応じて変化させる手法がとられている。
たとえば特許文献１には、Ａ／Ｄ変換器に入力されるアナログ信号の信号レベル、すなわち振幅を検出回路によって検出し、検出された信号レベルが所定の信号レベルに達したときに、そのアナログ信号を増幅する増幅器の利得を低下させることにより、Ａ／Ｄ変換器に入力されるアナログ信号の信号レベルが所定の値以上とならないように制御する技術が開示されている。
【０００４】
【特許文献１】特開平７−８６９４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の図１あるいは図６に記載の技術によれば、信号処理装置に入力されるアナログ入力信号、あるいは増幅器による増幅後のアナログ信号の信号レベルを検出している。ここで、アナログ信号の信号レベルを検出するためには、検出回路をアナログ回路で構成する必要がある。したがって、検出回路を構成する抵抗などの素子特性がばらついた場合には、検出される信号レベルがばらつくことになるため、増幅器の利得制御の精度が悪化する場合がある。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、正確な利得制御が可能な信号処理装置の提供にある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の信号処理装置は、アナログ入力信号を増幅する可変利得増幅器と、可変利得増幅器により増幅されたアナログ入力信号をデジタル出力信号にアナログデジタル変換するアナログデジタル変換器と、アナログデジタル変換器から出力されるデジタル出力信号にもとづき、アナログ入力信号の信号レベルを検出し、可変利得増幅器の利得を制御する利得制御部と、を備える。
【０００８】
この態様によると、利得制御部において、デジタル変換された後のデジタル出力信号に対して信号レベルの検出を行う。そのため、アナログ信号の信号レベル検出を行う場合に比べて、回路素子特性などのばらつきが生じても、可変利得増幅器の利得を正確に制御することができる。
【０００９】
アナログデジタル変換器は、ΔΣ変調器とデジタルフィルタを含むΔΣ変調型のアナログデジタル変換器であってもよい。
【００１０】
アナログデジタル変換器は、ΔΣ変調器の後段に多段接続された複数のデジタルフィルタを含み、利得制御部は、ΔΣ変調器または多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、可変利得増幅器の利得を制御してもよい。
【００１１】
利得制御部は、アナログ入力信号が信号処理装置に入力されてからアナログ入力信号の信号レベルを検出するまでの遅延時間がアナログ入力信号のサンプリング周期時間以下となるように、ΔΣ変調器または多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、可変利得増幅器の利得を制御してもよい。
【００１２】
この態様によれば、ΔΣ変調器およびデジタルフィルタにより生ずる遅延によって可変利得増幅器の利得制御のタイミングが遅れないように、多段接続される複数のデジタルフィルタの途中から出力されるデジタル信号の信号レベルを検出することによって、信号処理装置の応答性を高めることができる。
【００１３】
信号処理装置に入力されるアナログ入力信号は、オーディオ信号であってもよい。
【００１４】
本発明の別の態様もまた、信号処理装置である。この装置は、複数チャンネルのアナログオーディオ信号をアナログデジタル変換する信号処理装置であって、各チャンネルごとに入力されたアナログオーディオ信号を増幅する複数の可変利得増幅器と、複数の可変利得増幅器により増幅されたアナログオーディオ信号をアナログデジタル変換する複数のアナログデジタル変換器と、複数のアナログデジタル変換器から出力される複数のデジタル信号にもとづき、複数の可変利得増幅器の利得を制御する利得制御部と、を備える。利得制御部は、複数のデジタル信号のいずれかの信号レベルが所定のしきい値に達したとき、複数の可変利得増幅器の利得をともに低下させる。
【００１５】
この態様によると、複数のチャンネルに入力されたオーディオ信号のうち、もっとも信号レベルの高いオーディオ信号にもとづいて可変利得増幅器の利得制御が行いつつ、すべてのチャンネルの利得をそろえることができる。
【００１６】
本発明のさらに別の態様は、撮像装置である。この装置は、撮像部と、マイクと、マイクから出力されるオーディオ信号をアナログデジタル変換して出力する上記信号処理装置と、撮像部から出力される画像データおよび信号処理装置から出力されるオーディオ信号を処理するデジタル信号処理部と、を備える。
【００１７】
音声信号を録音できるデジタルスチルカメラやデジタルビデオカメラなどの撮像装置に上述の信号処理装置を搭載することにより、入力される音声信号のレベル信号に応じた利得制御を正確に行い、信号処理を行うことができる。
【００１８】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明に係る信号処理装置によれば、入力されるアナログ入力信号の信号レベルに応じて正確な利得制御を行うことができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置２０００の構成を示すブロック図である。撮像装置２０００は、マイク２００、オーディオ信号処理装置１００、ＤＳＰ３００、撮像部３１０を含む。
【００２１】
撮像部３１０は、レンズ、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などを含み、映像データを電気信号に変換し、アナログデジタル変換してＤＳＰ３００に出力する。
【００２２】
マイク２００にはオーディオ信号ＡＵＤが入力され、アナログの電気信号であるオーディオ信号ＳＩＧ１０に変換される。マイク２００により電気信号に変換されたオーディオ信号ＳＩＧ１０は、オーディオ信号処理装置１００へと出力される。
【００２３】
オーディオ信号処理装置１００は、アナログのオーディオ信号ＳＩＧ１０をデジタル変換し、ＤＳＰ３００に対しデジタル出力信号ＳＩＧ２０を出力する。
【００２４】
ＤＳＰ３００は、撮像部３１０から出力される画像データを記録し、オーディオ信号処理装置１００から出力されるデジタル出力信号ＳＩＧ２０を録音するために、フォーマット変換や圧縮などさまざまな信号処理を行い、あるいは図示しないメモリに対してデータの書き込み処理を行う。
【００２５】
図２は、図１のオーディオ信号処理装置１００および周辺回路を含む録音装置１０００のブロック図である。録音装置１０００は、マイク２００、オーディオ信号処理装置１００、ＤＳＰ３００を含む。
【００２６】
オーディオ信号処理装置１００は、入出力端子としてアナログ入力端子１０２、デジタル出力端子１０４を備え、アナログ入力端子１０２に入力されるアナログのオーディオ信号ＳＩＧ１０をデジタル変換し、デジタル出力端子１０４からデジタル出力信号ＳＩＧ２０を出力する。
【００２７】
本実施の形態に係るオーディオ信号処理装置１００は、可変利得増幅器１０、Ａ／Ｄ変換器１２、利得制御部１４、プリアンプ１６、インターフェース部１８を含む。
アナログ入力端子１０２から入力されるアナログのオーディオ信号ＳＩＧ１０は、プリアンプ１６によって増幅され、後段の可変利得増幅器１０へと出力される。
【００２８】
可変利得増幅器１０は、プリアンプ１６により増幅されたオーディオ信号ＳＩＧ１２をさらに増幅し、あるいは減衰させて、後段のＡ／Ｄ変換器１２へと出力する。この可変利得増幅器１０は、マイク２００から入力されるオーディオ信号の信号レベルに応じて利得が制御される。
【００２９】
Ａ／Ｄ変換器１２は、可変利得増幅器１０から出力されたアナログのオーディオ信号ＳＩＧ１４をアナログデジタル変換し、デジタルのオーディオ信号ＳＩＧ１６を出力する。たとえば、Ａ／Ｄ変換器１２は１６ビット、サンプリング周波数ｆｓは４８ｋＨｚでアナログデジタル変換を行う。
Ａ／Ｄ変換器１２から出力されるオーディオ信号ＳＩＧ１６は、利得制御部１４およびインターフェース部１８に入力される。
【００３０】
インターフェース部１８は、Ａ／Ｄ変換器１２から出力されるデジタルのオーディオ信号ＳＩＧ１６の信号形式などの変換を行い、デジタル出力信号ＳＩＧ２０としてＤＳＰ３００へと出力する。
【００３１】
利得制御部１４は、Ａ／Ｄ変換器１２から出力されるアナログデジタル変換されたデジタルのオーディオ信号ＳＩＧ１６にもとづき、Ａ／Ｄ変換器１２に入力されるアナログのオーディオ信号ＳＩＧ１４の信号レベルを検出し、可変利得増幅器１０の利得を制御する。この利得制御部１４は、デジタル回路として構成されている。利得制御部１４は、オーディオ信号ＳＩＧ１６にもとづいて利得制御信号ＳＩＧ２２を生成し、可変利得増幅器１０へ出力する。すなわち、利得制御部１４は、可変利得増幅器１０から出力されるアナログデジタル変換前のオーディオ信号ＳＩＧ１４の信号レベルを検出するのと同等の機能を、Ａ／Ｄ変換器１２の出力であるデジタルのオーディオ信号ＳＩＧ１６を検出することにより行っている。
【００３２】
利得制御部１４は、オーディオ信号ＳＩＧ１４の信号レベルの検出を、オーディオ信号ＳＩＧ１６にもとづいて毎サンプリングごとに行う。利得制御部１４は、デジタルのオーディオ信号ＳＩＧ１６が、所定の値を超えると可変利得増幅器１０の利得を下げる。たとえば、利得制御部１４は、オーディオ信号ＳＩＧ１６がフルスケールの１／２のレベルに達したとき、可変利得増幅器１０の利得を０．５ｄＢ低下させる。以下、オーディオ信号ＳＩＧ１６が所定のレベルに達したときに可変利得増幅器１０の利得を低下させる動作をアタック動作という。
【００３３】
また、利得制御部１４は、アタック動作により可変利得増幅器１０の利得を低下させるタイミングを制御する。本実施の形態において、利得制御部１４は、サンプリング周波数ｆｓの逆数で与えられるサンプリング周期時間Ｔｓ＝１／ｆｓ程度の時間内に可変利得増幅器１０の利得を０．５ｄＢ低下させる。
【００３４】
利得制御部１４によるアタック動作が連続すると、可変利得増幅器１０の利得が低下し続ける。そこで、利得制御部１４は、可変利得増幅器１０の利得をサンプリング周期時間Ｔｓよりも十分に長い時間スケールで、徐々に上昇させていくリカバリー動作を行う。
たとえば、利得制御部１４は、サンプリング周期時間Ｔｓ＝１／ｆｓの１０００倍程度の時間で可変利得増幅器１０を０．５ｄＢ増加させる。このように、利得制御部１４によって可変利得増幅器１０の利得を緩やかに上昇させることによって、アタック動作により利得が低く設定された後に、オーディオ信号ＡＵＤの音量が小さくなった場合に、適切な利得に戻すことができる。
【００３５】
以上のように構成された録音装置１０００の動作について説明する。
図３は、利得制御部１４における利得制御の様子を示すタイムチャートである。図３において、１段目にはマイク２００から出力されるオーディオ信号ＳＩＧ１０の信号レベルが示されている。図３の２段目には可変利得増幅器１０から出力されるオーディオ信号ＳＩＧ１４の信号レベルが示されている。図３の３段目には、可変利得増幅器１０の利得αが示されている。
【００３６】
時刻Ｔ０〜Ｔ１において、マイク２００に入力されるオーディオ信号ＡＵＤの音量が増加し、オーディオ信号ＳＩＧ１０の信号レベルが徐々に上昇している。この時刻Ｔ０〜Ｔ１においては、可変利得増幅器１０の利得はα１に設定されている。したがって、オーディオ信号ＳＩＧ１４の信号レベルは、オーディオ信号ＳＩＧ１０にともない上昇する。
時刻Ｔ１に、オーディオ信号ＳＩＧ１４の信号レベルがしきい値ＳＩＧｍａｘに達すると、利得制御部１４は、利得制御信号ＳＩＧ２２により可変利得増幅器１０の利得を０．５ｄＢ下げ、α２に設定する。
【００３７】
時刻Ｔ１に可変利得増幅器１０の利得が下げられた結果、オーディオ信号ＳＩＧ１４の信号レベルは低下する。時刻Ｔ１以降、しばらくの間、オーディオ信号ＳＩＧ１０の信号レベルは上昇を続けるため、このオーディオ信号ＳＩＧ１０の信号レベルの上昇にともない、オーディオ信号ＳＩＧ１４の信号レベルも上昇し、その後ほぼ一定値をとる。
【００３８】
このように、利得制御部１４においてＡ／Ｄ変換器１２の出力であるデジタルのオーディオ信号ＳＩＧ１６を監視し、オーディオ信号ＳＩＧ１４が所定の信号レベルＳＩＧｍａｘに達すると、可変利得増幅器１０の利得を低下させることにより、オーディオ信号ＳＩＧ１４、すなわちＡ／Ｄ変換器１２の入力信号が一定値以上となるのを防止することができる。可変利得増幅器１０から出力されるアナログデジタル変換前のアナログのオーディオ信号ＳＩＧ１４の信号レベルが一定値以上となるのを防止することにより、Ａ／Ｄ変換器１２に所定の信号レベル以上の信号が入力されなくなるため、Ａ／Ｄ変換器１２に要求されるダイナミックレンジを狭めることができる。
【００３９】
図４は、図２のＡ／Ｄ変換器１２の構成を示すブロック図である。Ａ／Ｄ変換器１２は、ΔΣ変調型のＡＤ変換器であって、ΔΣ変調器２０とデジタルフィルタ２２を含む。
ΔΣ変調器２０は、入力されるアナログのオーディオ信号ＳＩＧ１４を６４倍でオーバーサンプリングしてデジタル変換したパルス信号を出力する。
デジタルフィルタ２２は高周波成分を除去するためのデシメーションフィルタであって、６４倍でオーバーサンプリングされた信号をダウンサンプリングし、オーディオ信号帯域を透過させる。このデジタルフィルタ２２は、６つのデジタルフィルタ２２ａ〜２２ｆが直列に多段接続されており、１段ごとに１／２倍にダウンサンプリングされて出力される。
【００４０】
以上のように構成されるＡ／Ｄ変換器１２では、ΔΣ変調器２０およびデジタルフィルタ２２において遅延が発生する。ΔΣ変調器２０における遅延時間をτ１、デジタルフィルタ２２ａ〜２２ｆにおける遅延時間をそれぞれτ２ａ〜τ２ｆとすると、最終段のデジタルフィルタ２２ｆから出力されるオーディオ信号ＳＩＧ１６は、オーディオ信号ＳＩＧ１４に対して遅延時間τ＝τ１＋τ２ａ＋τ２ｂ＋τ２ｃ＋τ２ｄ＋τ２ｅ＋τ２ｆ遅れることになる。
【００４１】
この遅延時間τは、ΔΣ変調器２０に入力されたオーディオ信号ＳＩＧ１４が、アナログデジタル変換されてオーディオ信号ＳＩＧ１６ａとして出力されるまでに要する時間である。この遅延時間τが長いと、利得制御部１４によりオーディオ信号ＳＩＧ１６ａの信号レベルを検出して可変利得増幅器１０の利得を設定するまでに要する時間が長くなるため、正確な利得設定が困難となる。
【００４２】
そこで、図４に示すように、本実施の形態に係るオーディオ信号処理装置１００においては、多段接続されるデジタルフィルタ２２ａ〜２２ｆのうち、中段のデジタルフィルタ２２ｄから出力されるオーディオ信号ＳＩＧ１６ｂを利得制御部１４へと出力し、オーディオ信号ＳＩＧ１６ｂの信号レベルを検出して利得制御を行っている。
多段接続されるデジタルフィルタ２２のうち、何段目から出力されるオーディオ信号を利得制御部１４へ出力するかは、ΔΣ変調器２０および各デジタルフィルタ２２ａ〜２２ｆの遅延時間と、利得制御部１４に要求される応答速度にもとづいて決めればよい。
たとえば、遅延時間τ＝τ１＋Στ２が、サンプリング周期時間Ｔｓ以下となるように設定しても良い。
【００４３】
このように、デジタルフィルタが複数、多段接続される場合には、利得制御部１４は、途中のデジタルフィルタの出力信号を監視することにより遅延時間を短くし、オーディオ信号の信号レベルが急激に変動した場合にも、可変利得増幅器１０の利得制御を追従させることができる。
【００４４】
以上のように、本実施の形態に係るオーディオ信号処理装置１００によれば、可変利得増幅器１０の利得を制御する利得制御部１４をＡ／Ｄ変換器１２の後段に配置し、デジタル変換されたオーディオ信号ＳＩＧ１６にもとづいて、可変利得増幅器１０から出力されるオーディオ信号ＳＩＧ１４の信号レベルの検出を行う。そのため、利得制御部１４における信号処理をデジタル化することができ、デジタル回路として構成することができる。その結果、利得制御部１４をアナログ回路で構成した場合に比べて、回路を構成するトランジスタや抵抗などの特性がばらついた場合にも、信号レベルの検出に影響をおよぼさないため、マイク２００に入力されるオーディオ信号ＡＵＤの音量に応じて、可変利得増幅器１０の利得を適切に設定することができる。
【００４５】
また、利得制御部１４をデジタル回路にて構成することにより、可変利得増幅器１０の利得制御のパラメータの設定およびその変更が容易となる。たとえば一回のアタック動作による可変利得増幅器１０の利得の低下量、アタック動作およびリカバリー動作に要する時間などをデジタル回路では自由に変更することができる。
【００４６】
また、増幅および減衰を行う可変利得増幅器１０をアナログ回路で構成するため、高性能なＡ／Ｄ変換器を必要としないため、回路規模および消費電流を抑えることができる。
【００４７】
（第２の実施形態）
図５は、第２の実施形態に係る２チャンネルのオーディオ信号処理装置１１０および周辺回路を含む録音装置１０１０の構成を示すブロック図である。図５において図２と同一の構成要素には同一の符号を付し、重複した説明を省略する。
録音装置１０１０は、ステレオ入力に対応しており、２つのマイク２００Ｒ、２００Ｌから出力されるオーディオ信号ＳＩＧ１０Ｒ、ＳＩＧ１０Ｌをアナログデジタル変換し、ＤＳＰ３００へと出力する。
録音装置１０１０は、２つのマイク２００Ｒ、２００Ｌ、オーディオ信号処理装置１１０、ＤＳＰ３００を含む。
【００４８】
オーディオ信号処理装置１１０は、ＲチャンネルとＬチャンネルごとに、オーディオ入力信号を増幅する可変利得増幅器１０、Ａ／Ｄ変換器１２を備える。各チャンネルは添え字Ｒ、Ｌによって区別される。
利得制御部１４は、各チャネルのＡ／Ｄ変換器１２Ｒ、１２Ｌから出力されるオーディオ信号ＳＩＧ１６Ｒ、ＳＩＧ１６Ｌにもとづいて、Ａ／Ｄ変換器１２Ｒ、１２Ｌに入力されるオーディオ信号ＳＩＧ１４Ｒ、ＳＩＧ１４Ｌの信号レベルを検出する。その結果、オーディオ信号ＳＩＧ１４Ｒ、ＳＩＧ１４Ｌのいずれかがしきい値ＳＩＧｍａｘに達すると、利得制御信号ＳＩＧ２２により可変利得増幅器１０Ｒ、１０Ｌの利得を０．５ｄＢ低下させる。すなわち、本実施の形態に係るオーディオ信号処理装置１１０において、チャンネルごとに設けられた可変利得増幅器１０Ｒ、１０Ｌの利得αは同時に制御される。
【００４９】
本実施の形態に係るオーディオ信号処理装置１１０によれば、ステレオなどの複数のチャンネルを有するオーディオ信号処理装置においても、第１の実施の形態と同様に、利得制御部１４をデジタル回路で構成することができる。その結果、利得制御部１４をアナログ回路で構成した場合に比べて、回路を構成するトランジスタや抵抗などの特性がばらついた場合にも、正確な振幅検出を行うことができるため、マイク２００に入力されるオーディオ信号ＡＵＤの音量に応じて、可変利得増幅器１０Ｒ、１０Ｌの利得を適切に設定することができる。
さらに、利得制御部１４をデジタル回路にて構成することにより、可変利得増幅器１０Ｒ、１０Ｌの利得制御のパラメータの設定およびその変更が容易となる。
【００５０】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５１】
本実施の形態において、Ａ／Ｄ変換器１２はΔΣ変調型のＡ／Ｄ変換器の場合について説明したが、これには限定されず、ステップフラッシュ型、２ステップフラッシュ型などのＡ／Ｄ変換器を用いても良い。ステップフラッシュ型などのＡ／Ｄ変換器では、遅延はほとんど発生しないため、Ａ／Ｄ変換器１２から出力されるオーディオ信号ＳＩＧ１６を利得制御部１４に入力することができる。
【００５２】
本実施の形態において、信号処理装置に入力される信号がオーディオ信号である場合について説明したが、これには限定されず、本発明は、アナログ信号をアナログデジタル変換して出力する信号処理装置に広く適用することができる。
【００５３】
本実施の形態において、オーディオ信号処理装置１００は、すべて一体集積化されていてもよく、あるいはアナログ信号処理を行うブロックとデジタル信号処理を行うブロックが分けて集積化されてもよい。どの部分を集積化するかは、コストや占有面積などによって決めればよい。
【図面の簡単な説明】
【００５４】
【図１】第１の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】図１のオーディオ信号処理装置および周辺回路を含む録音装置のブロック図である。
【図３】図２の利得制御部における利得制御の様子を示すタイムチャートである。
【図４】図２のＡ／Ｄ変換器の構成を示すブロック図である。
【図５】第２の実施形態に係るオーディオ信号処理装置および周辺回路を含む録音装置の構成を示すブロック図である。
【符号の説明】
【００５５】
１０  可変利得増幅器、  １２  Ａ／Ｄ変換器、  １４  利得制御部、  １６  プリアンプ、  １８  インターフェース部、  ２０  ΔΣ変調器、  ２２  デジタルフィルタ、  １００  オーディオ信号処理装置、  １１０  オーディオ信号処理装置、  １０２  アナログ入力端子、  １０４  デジタル出力端子、  ２００  マイク、  ３００  ＤＳＰ、  ３１０  撮像部、  １０００  録音装置、  １０１０  録音装置。
【図１】
2006165912.tif 000003
【図２】
2006165912.tif 000004
【図３】
2006165912.tif 000005
【図４】
2006165912.tif 000006
【図５】
2006165912.tif 000007