(57)【要約】【課題】  固体撮像装置用の半導体基板において、ＰＢＳによる表面欠陥の残存を生じさせず、効果的に撮像装置の白点傷を低減させることを目的とする。【解決手段】  光電変換を行う画素が表面に複数配置された画素部と信号走査回路とを形成するための、固体撮像装置に用いる半導体基板であって、画素部形成面の裏面にポリシリコンが０．５から２．０μｍの厚さで備わっており、かつ、前記半導体基板中の酸素濃度が、１．３から１．５Ｅ＋１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)である。また、半導体基板上に形成する金属配線工程前の最終熱処理で、４５０℃以上で７５０℃以下の熱処理が１時間以上施されるとさらによい。【選択図】  図１
2006165462.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板であって、
前記画素部形成面の裏面にポリシリコン膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さで備わっており、かつ、前記半導体基板中の酸素濃度Ｄが、１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)であることを特徴とする半導体基板。
【請求項２】
光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板において、
前記画素部形成面の裏面にポリシリコン膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さで備わっており、前記半導体基板の一部に無欠陥領域が形成され、前記半導体基板中のバルクマイクロディフェクト密度が１Ｅ５／ｃｍ２以上であることを特徴とする半導体基板。
【請求項３】
請求項１又は２に記載の半導体基板を含むことを特徴とする固体撮像装置。
【請求項４】
光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板を用いた固体撮像装置の製造方法であって、
前記半導体基板の画素部形成面の裏面に、膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さのポリシリコンを形成する工程と、
熱処理によって、前記半導体基板中の酸素濃度を、１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)とする工程と、を有し、
前記半導体基板上に形成する金属配線工程前の熱処理で、４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行なう工程を含むことを特徴とする固体撮像装置の製造方法。
【請求項５】
光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板を用いた固体撮像装置の製造方法において、
前記半導体基板の画素部形成面の裏面に、膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さのポリシリコンを形成する工程と、
前記半導体基板の一部に無欠陥領域を形成する工程と、
熱処理により、前記半導体基板中のバルクマイクロディフェクト密度を１Ｅ５／ｃｍ２以上とする工程と、を有し、
前記半導体基板上に形成する金属配線工程前の熱処理で、４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行なう工程を含むことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ型撮像装置をはじめとする固体撮像装置における、重金属不純物により発生する画素欠陥を低減するためのゲッタリング基板と固体撮像装置用の半導体基板とその製造方法に関する。
【背景技術】
【０００２】
従来、半導体製造工程において、半導体基板内に存在するＦｅ、Ｎｉ、Ｃｒ等に代表される重金属汚染により生じる結晶欠陥が、デバイスが作られる半導体基板表面に形成されると、デバイス特性が劣化することが知られている。
【０００３】
特に、ＣＭＯＳ型撮像装置においては、光電変換素子部に結晶欠陥が生じると、暗時に微小な電流を発生させ、これが撮像装置において白点傷として表れる。
【０００４】
これら、重金属汚染による白点傷を低減させるため、ＩＧ法（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）やＰＢＳ法(Ｐｏｌｙ  Ｓｉｌｉｃｏｎ  Ｂａｃｋ  Ｓｅａｌ)等のゲッタリング技術が用いられている。
【０００５】
ＩＧ法については、例えば、特許文献１に記載されており、ＰＢＳ法については、例えば、特許文献２に記載されている。
【０００６】
また、ＰＢＳ技術により過度にＢＭＤ（Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔ）が発生する不具合を解消するために、裏面にポリシリコンを成膜する前の温度を規定することに関して特許文献３に記載があり、不純物導入により固体撮像装置の暗電流や白点傷欠陥が発生することに関しては特許文献４及び５に記載されている。
【特許文献１】特開平１１−０２１２００号公報
【特許文献２】特開平０７−０２２４２９号公報
【特許文献３】特開平０８−０４５９４４号公報
【特許文献４】特開平０８−１０４５９２号公報
【特許文献５】特開平１１−１０３０４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
撮像装置における白点傷の出力値は、その原因となる重金属の種類に依存することが知られている。
【０００８】
このさまざまな重金属をゲッタリングするために、ＩＧ法やＰＢＳ法は有効である。
【０００９】
しかし、単一のゲッタリング技術のみを用いた場合には、複数の重金属に対してゲッタリング効率をあげるためには、不十分である。
【００１０】
それは、各々の重金属に適したゲッタリング技術が存在するからである。例えば、その例を図５に簡単に示す。
【００１１】
このように、ある出力においては、ＩＧ法よりもＰＢＳ法の効果が大きく、それ以外の出力では、ＩＧ法の効果が大きいことがいえる。
【００１２】
このように、白点傷の個数を低減させ、撮像装置の画像を向上させるために、その原因となるさまざまな重金属に対して効果が大きくなるゲッタリング技術が望まれる。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明は、光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板であって、前記画素部形成面の裏面にポリシリコン膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さで備わっており、かつ、前記半導体基板中の酸素濃度Ｄが、１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)であることを特徴とする。
【００１４】
また、本発明は、光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板において、前記画素部形成面の裏面にポリシリコン膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さで備わっており、前記半導体基板の一部に無欠陥領域が形成され、前記半導体基板中のバルクマイクロディフェクト密度が１Ｅ５／ｃｍ２以上であることを特徴とする。
【００１５】
さらにまた、本発明は、光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板を用いた固体撮像装置の製造方法であって、前記半導体基板の画素部形成面の裏面に、膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さのポリシリコンを形成する工程と、熱処理によって、前記半導体基板中の酸素濃度を、１．３Ｅ１８≦Ｄ≦１．５Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)とする工程と、を有し、前記半導体基板上に形成する金属配線工程前の熱処理で、４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行なう工程を含むことを特徴とする。
【００１６】
また、本発明は、光電変換を行う画素が表面に複数配置された画素部を形成するための半導体基板を用いた固体撮像装置の製造方法において、前記半導体基板の画素部形成面の裏面に、膜厚Ｔが０．５≦Ｔ≦２．０μｍの厚さのポリシリコンを形成する工程と、前記半導体基板の一部に無欠陥領域を形成する工程と、熱処理により、前記半導体基板中のバルクマイクロディフェクト密度を１Ｅ５／ｃｍ２以上とする工程と、を有し、前記半導体基板上に形成する金属配線工程前の熱処理で、４５０℃≦Ｈ≦７５０℃の熱処理を１時間以上行なう工程を含むことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、固体撮像装置に用いる固体撮像装置用半導体基板において、白点傷が発生する複数の重金属に対して白点傷発生を抑制することが可能となる固体撮像装置用の半導体基板及び半導体基板を用いた固体撮像装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明者らは、固体撮像装置において白点傷を起こす重金属の種類とそれぞれの重金属低減のための最適なゲッタリング技術の関係に着目し、具体的には半導体基板の受光部が形成される面の裏面にＰＢＳを有する構成において、実質的に撮像装置の特性として問題にならない程度に白点傷が低減されるように、基板中の酸素濃度、ＢＭＤの少なくとも一方の範囲を規定するものである。
【００１９】
基板酸素濃度においては、ＰＢＳが形成された半導体基板において、下限値として、熱処理工程において自然にＢＭＤが形成されるのに充分な濃度を規定し、上限値として残留する欠陥を防止するための濃度を規定している。
【００２０】
これらを規定することにより白点傷を固体撮像装置として問題にならない範囲とすることが可能となる。
【００２１】
また、ＢＭＤ密度においては、ＰＢＳが形成された半導体基板において、下限値を設定することにより、好適に重金属を捕獲可能となるようにしているものとしている。
【００２２】
この二つのゲッタリング層が備わった基板製造方法は次のように実現される。
【００２３】
ＣＺ法で育成された半導体基板上にＰＢＳを形成すると、ＢＭＤが成長しやすい５５０℃から６５０℃程度の熱処理が施されることになる。
【００２４】
これにより、デバイスが形成される基板表面にＢＭＤが残存し、白点傷等の問題を引き起こす。
【００２５】
この問題を回避するため、ＢＭＤの発生源である基板中の酸素濃度を低くしたり、また、ＰＢＳを形成する前に適切な熱処理を行い、ＰＢＳ基板でも基板中のＢＭＤを１Ｅ＋５／ｃｍ２より小さく設定することが一般的に行われている。
【００２６】
これに対して発明者らは、この低温処理が行われる、ＰＢＳを形成する前に、ＩＧ法により、基板表面に無欠陥領域（Ｄｅｎｕｄｅｄ  Ｚｏｎｅ）を設け、かつ、基板中には積極的にＢＭＤを形成し、その後にＰＢＳを形成することに着目した。
【００２７】
これにより、ＰＢＳによる表面欠陥の残存を生じさせず、効果的に撮像装置の白点傷を低減させる半導体基板の製造が実現できた。
【００２８】
また、上記したようにこの基板に対して、金属配線工程前の最終熱処理を４５０度以上で７５０℃以下の低温熱処理を１時間以上施すことも、さらに有効である。
【００２９】
以下、実施の形態を挙げて本発明を更に詳細に説明する。
【００３０】
［第１の実施の形態］
図１は、本実施の形態の固体撮像装置の等価回路図を示す。
【００３１】
本実施の形態においては、受光部に増幅素子を有するいわゆるＣＭＯＳ撮像装置にて説明する。
【００３２】
３０１はフォトダイオード、３０２はフォトダイオードで発生した信号電荷を転送する転送ＭＯＳトランジスタ、３０３は転送された信号電荷を一時的に蓄えておく浮遊拡散領域（フローティングディフュージョン）、３０４はフローティングディフュージョン３０３をリセットするためのリセットＭＯＳトランジスタ、３０５はアレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ、３０６はフローティングディフュージョン３の信号電荷を電圧に変換して増幅するソースフォロワーＭＯＳトランジスタ、３０７は一つの列で共通化され画素電圧信号を読み出す読み出し線、３０８は定電流源である。
【００３３】
ここで画素の構成はこれに限られるものではなく、転送ＭＯＳトランジスタを省略した構成、選択ＭＯＳトランジスタを省略した構成又は画素ごとに特定のＭＯＳトランジスタを共有する構成としてもよい。
【００３４】
図２は、本実施の形態の画素部の断面図を用いて示す。図２はフォトダイオード部１と転送ＭＯＳトランジスタ部２を示したものである。
【００３５】
３はｎ型シリコン基板、４は複数層からなるＰ型ウエルであり、本実施形態では、４Ａ〜４Ｄの４層構造としてある。
【００３６】
また、ウエル層４Ａ〜４Ｄの各層間には、Ｎ型半導体層４Ｅ〜４Ｇが挟まれている。
【００３７】
７は転送ＭＯＳトランジスタのゲート電極、８はフォトダイオードのＮ型電荷蓄積領域、９はフォトダイオードを埋め込み構造とするための表面Ｐ型領域（表面電荷再結合領域となる）、５は素子分離のためのフィールド酸化膜、１０はＮ型電荷蓄積領域８からの電荷が転送されるフローティングディフュージョンとなるＮ型高濃度領域である。
【００３８】
１１はゲート電極とメタル第一層を絶縁するシリコン酸化膜、１２はコンタクトプラグ、１３はメタル第一層、１４はメタル第一層とメタル第二層を絶縁する層間絶縁膜、１５はメタル第二層、１６はメタル第二層とメタル第三層を絶縁する層間絶縁膜、１７はメタル第三層、１８はパッシベーション膜である。
【００３９】
さらに、パッシベーション膜１８の上層に不図示のカラーフィルター層、感度向上のためのマイクロレンズを形成する。
【００４０】
本実施形態では配線層は３層形成したが、センサの仕様によっては、光学特性を確保する上で、配線層を１層又は２層とすることも本発明の主旨と矛盾はない。
【００４１】
この固体撮像装置の白点傷を低減するためには、ゲッタリングサイトに金属をゲッタリングさせ、それによる金属不純物の深さ方向の再分布を起こさせ、空乏化されているフォトダイオードのＮ型電荷蓄積領域８から金属を取り除くことで達成される。
【００４２】
次に、図２の断面図を元に製造工程を説明する。
【００４３】
まず、ｎ型（１００）基板を用意する。
【００４４】
基板裏面にＰＢＳとなるポリシリコン２０を成膜し、基板中酸素濃度Ｄは、プロセス中の熱処理によりＢＭＤが自然に形成されるために、１．３Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)以上で、かつ残留欠陥を防止するため１．５Ｅ１８ａｔｏｍｓａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)以下とする。
【００４５】
より望ましくは、１．４Ｅ１８ａｔｏｍ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)以上であれば、ＢＭＤ密度を更に好適な範囲とすることができる。
【００４６】
熱処理の条件は、酸素濃度が上記のようになるように設定すればよい。
【００４７】
ポリシリコン２０の膜厚Ｔは、ゲッタリング効果をもたせるため、０．５μｍ以上、かつ生産性を考慮して２．０μｍ以下が望ましい。
【００４８】
ここで、ｏｌｄ  ＡＳＴＭとは、ＡＳＴＭ（ｏｌｄ  Ａｍｅｒｉｃａｎ  Ｓｏｃｉｅｔｙ  ｆｏｒ  Ｔｅｓｔｉｎｇ  ａｎｄ  Ｍａｔｅｒｉａｌｓ）規格である。
【００４９】
シリコンからなる基板３上に通常のＬＯＣＯＳ分離法又はリセスＬＯＣＯＳ法などによりフィールド酸化膜５を形成する。
【００５０】
そして、フィールド酸化膜５下にチャネルストップ層６を形成後、複数層からなるＰ型ウエル層４は、高エネルギーイオン注入装置を用いて、本実施形態では４回のＰ型不純物（ボロン等）を深い層より順次注入し、その後ドライブインのような高温の熱処理を行わないことによって形成する。
【００５１】
この後の熱処理は最高でも９５０℃程度である。
【００５２】
そして、ポリシリコン電極７を形成した後、イオン注入により、フォトダイオードＮ型電荷蓄積領域８、Ｐ型表面層９及びＮ型高濃度層１０を形成する。
【００５３】
コンタクト開口工程以降の製造方法は従来のＣＭＯＳエリアセンサと同様であるので、省略する。
【００５４】
このように、基板の画素が形成される面の裏面にＰＢＳを形成し、かつ基板中の酸素濃度を本実施の形態のように規定することにより、そのようなゲッタリング処理が行なわれていない基板に比べて白点傷発生を低減させることが可能となる。
【００５５】
［第２の実施の形態］
本実施の形態において、第１の実施の形態と違う点は、プロセス中の熱処理によりＢＭＤをさらに増大させるため、金属配線工程前に、温度Ｈを４５０度以上で７５０℃以下の低温熱処理を１時間以上追加することである。
【００５６】
その他の条件に関しては、第１の実施の形態と同じである。
【００５７】
［第３の実施の形態］
本実施の形態において、第１の実施の形態と違う点は、ＰＢＳ基板にＩＧ処理を施し、積極的に基板中にＢＭＤを形成することである。本発明の基板作成のプロセスを図３を用いて説明する。
【００５８】
まず、ＣＺ(Ｃｚｏｃｈｒａｌｋｉ)法で形成したｎ型（１００）シリコン基板５０１を用意する（図３（ａ））。
【００５９】
基板中酸素濃度は、ＢＭＤ密度を高めるために、１．４Ｅ１８ａｔｏｍｓ／ｃｍ３(ｏｌｄ  ＡＳＴＭ)以上が望ましい。
【００６０】
この基板５０１を表面、又は表面と裏面をミラー研磨した後、１１００℃以上の高温熱処理を行い、基板表面の酸素を外方拡散させ、デバイスを形成する基板表面に無欠陥領域となるＤｅｎｕｄｅｄ  Ｚｏｎｅ（ＤＺ）５０２を形成する（図３（ｂ））。
【００６１】
この後、５５０℃から６５０℃程度の低温熱処理により、基板中に酸素析出核を形成し、さらに９００℃以上の熱処理を行うことにより、酸素析出核によりＢＭＤを形成する（図３（ｃ））。
【００６２】
この後、エピタキシャル層を形成してもしなくても得られるゲッタリング効果は同じである。
【００６３】
次に、酸素雰囲気により基板表面を数百Å酸化する（図３（ｄ））。
【００６４】
この後、裏面のシリコン酸化膜５０４をエッチングし、ポリシリコン５０５を成膜する（図３（ｅ））。
【００６５】
これは、ＰＢＳとなるポリシリコンであり、その膜厚は、ゲッタリング効果をもたせるため、０．５μｍ以上、かつ生産性を考慮して２．０μｍ以下が望ましい。
【００６６】
次に、表面のポリシリコン５０５とシリコン酸化膜５０４をエッチングして、ＩＧとＰＢＳの二つのゲッタリング層が作成される（図３（ｆ））。
【００６７】
この後の製造条件は、第１の実施の形態又は第２の実施の形態と同じである。
【００６８】
第２の実施の形態で述べたように金属配線工程前に、４５０度以上で７５０℃以下の低温熱処理を１時間以上追加することによってさらに白点傷の発生を低減させることが可能となる。
【００６９】
図４は、上記の実施の形態と比較例の白点傷の実験結果を示すグラフである。
【００７０】
図４のグラフにおいて、ＤＺ−ＩＧとはＩＧ法によって単にＤＺを形成したのみの例であり、ＰＢＳ（低酸素）とは画素が形成された面の裏面にＰＢＳを形成し、かつ第１の実施の形態で規定した基板酸素濃度よりも低酸素濃度の基板の例である。
【００７１】
これら二つの例が比較例である。
【００７２】
これらに対し、本発明によれば、ＰＢＳを有しかつ基板酸素濃度を第１の実施の形態の範囲に規定したもの（ＰＢＳ（高酸素））、更に第２の実施の形態にて示したように配線等の形成工程において低温処理にて行なったもの、（ＰＢＳ（高酸素と低温処理））、第３の実施の形態にて示したように、ＰＢＳを有し、更にＩＧ法により基板表面側の領域にＤＺを形成したもの（ＰＢＳとＤＺ−ＩＧ）、さらに低温熱処理を追加したもの（ＰＢＳとＤＺ−ＩＧ（低温熱処理））によれば、白点傷の発生を低減させることが可能となる。
【００７３】
具体的には、ＰＢＳ（高酸素）の場合は、ＤＺ−ＩＧの場合に比べて１割程度少なく、ＰＢＳ（高酸素＆低温処理）の場合はＤＺ−ＩＧの場合に比べて２割程度少なく、ＰＢＳ＆ＤＺ−ＩＧの場合はＤＺ−ＩＧの場合に比べて４割程度少なく、ＰＢＳ＆ＤＺ−ＩＧ（低温熱処理）の場合はＤＺ−ＩＧの場合に比べて５割程度少なくなっている。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施形態の固体撮像装置の等価回路図である。
【図２】本発明の第１の実施の形態の画素部の断面図である。
【図３】本発明の第３の実施の形態の基板作成プロセスを示す断面図である。
【図４】本発明の各実施の形態と比較例の白点傷の実験結果を示すグラフである。
【図５】ゲッタリング技術の効果を示すグラフである。
【符号の説明】
【００７５】
３０１  フォトダイオード
３０２  転送ＭＯＳトランジスタ
３０３  浮遊拡散領域
３０４  リセットＭＯＳトランジスタ
３０５  アレイ中の任意の１行を選択するための選択ＭＯＳトランジスタ
３０６  ソースフォロワーＭＯＳトランジスタ
３０７  信号読み出し線
３０８  定電流源
１  フォトダイオード
２  電荷転送用ＭＯＳトランジスタ
３  ｎ型半導体基板
４  Ｐ型ウエル
４Ａ〜４Ｄ  ウエル層
４Ｅ〜４Ｇ  Ｎ型領域
５  フィールド酸化膜
６  チャネルストップ層
７  転送用ＭＯＳゲート電極
８  フォトダイオードＮ型電荷蓄積領域
９  表面Ｐ型領域
１０  ドレインｎ型高濃度領域
１１  シリコン酸化膜
１２  コンタクトプラグ
１３  メタル第一層
１４  メタル第一層とメタル第二層層間絶縁膜
１５  メタル第二層
１６  メタル第二層とメタル第三層層間絶縁膜
１７  メタル第三層
１８  パッシベーション膜
２０  ポリシリコン膜
５０１、５０１  ｎ型半導体基板
５０２、５０２  Ｄｅｎｕｄｅｄ  Ｚｏｎｅ
５０３、５０３  ＩＧゲッタリング層
５０４  シリコン酸化膜
５０５、５０５  ＰｏｌｙＳｉｌｉｃｏｎ
【図１】
2006165462.tif 000003
【図２】
2006165462.tif 000004
【図３】
2006165462.tif 000005
【図４】
2006165462.tif 000006
【図５】
2006165462.tif 000007