(57)【要約】【課題】絶縁ゲート型電界効果トランジスタのチャネル長変調効果を低減するための半導体装置及び半導体装置の製造方法を提供する。【解決手段】第１導電型の半導体基板１中に第２導電型のソース層及びドレイン層８を有する絶縁ゲート型電界効果トランジスタからなる半導体装置であって、ゲート電極３端部の半導体基板１表面付近に、ソース層及びドレイン層８よりも深さが浅い第２導電型の低濃度拡散層４と、少なくとも２つの濃度ピークを有する第１導電型の高濃度拡散層５，６とを備え、ゲート電極端部直下の半導体基板中の第１導電型の不純物濃度分布において、第１の濃度ピーク位置ＰＫ１が低濃度拡散層４中にあり、第２の濃度ピーク位置ＰＫ２が第１の濃度ピーク位置ＰＫ１よりも深くなっている。【選択図】図２
2006041431.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板中に第２導電型のソース層及びドレイン層を有する絶縁ゲート型電界効果トランジスタからなる半導体装置であって、
前記電界効果トランジスタのゲート電極端部の前記半導体基板表面付近に、前記ソース層及びドレイン層よりも深さが浅い第２導電型の低濃度拡散層と、少なくとも２つの濃度ピークを有する第１導電型の高濃度拡散層とを備え、
前記ゲート電極端部直下の前記半導体基板中の第１導電型の不純物濃度分布において、第１の濃度ピーク位置が前記低濃度拡散層中にあり、第２の濃度ピーク位置が前記第１の濃度ピーク位置よりも深いことを特徴とする半導体装置。
【請求項２】
前記ソース層及びドレイン層は前記半導体基板表面から０．３μｍ以上の深さを持つ請求項１に記載の半導体装置。
【請求項３】
前記第１の濃度ピーク位置の深さは前記半導体基板表面から０．０５〜０．１μｍであり、
前記第２の濃度ピーク位置の深さは前記半導体基板表面から０．１５〜０．２５μｍである請求項１または請求項２に記載の半導体装置。
【請求項４】
第１導電型の半導体基板中に第２導電型のソース層及びドレイン層を有する絶縁ゲート型電界効果トランジスタからなる半導体装置の製造方法であって、
前記半導体基板表面に形成されたゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に第２導電型の不純物を注入し、第２導電型の低濃度拡散層を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に第１導電型の不純物を異なる注入エネルギーで２回注入し、少なくとも２つの濃度ピークを有する第１導電型の高濃度拡散層を形成する工程と、
前記ゲート電極の両端部においてゲート側壁絶縁膜を形成する工程と、
前記ゲート電極と前記ゲート側壁絶縁膜とをマスクとして前記半導体基板に第２導電型の不純物を注入し、前記低濃度拡散層よりも深い前記ソース層及びドレイン層を形成する工程と
を含み、
前記ゲート電極端部直下の前記半導体基板中の第１導電型の不純物濃度分布において、第１の濃度ピーク位置が前記低濃度拡散層中にあり、第２の濃度ピーク位置が前記第１の濃度ピーク位置よりも深いことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型電界効果トランジスタの半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路に用いられる絶縁ゲート型電界効果トランジスタは、微細化に伴って、しきい値電圧の低下、パンチスルー、サブスレショルド特性の劣化等の短チャネル効果が生じ、問題となっている。短チャネル効果を避けるために、図６に示すように、チャネル領域を非均一にドーピングする技術が提案されている（例えば、特許文献１参照）。
【０００３】
図６において、１０１はＰ型シリコン基板、１０２はゲート絶縁膜、１０３はゲート電極、１０４はＮ型の低濃度拡散層（ソース・ドレイン領域の一部）、１０５はＰ型の高濃度拡散層（ポケット注入領域）、１０６はゲート側壁絶縁膜（サイドウォールスペーサ）、１０７はＮ型の高濃度拡散層（ソース・ドレイン領域の一部）である。
【０００４】
Ｐ型シリコン基板１０１の主面上にゲート絶縁膜１０２を形成し、ゲート絶縁膜１０２の上にポリシリコンからなるゲート電極１０３を形成する。そして、ゲート電極１０３をマスクとした基板主面へのＮ型不純物の大傾角イオン注入によって、Ｎ型の低濃度拡散層１０４を形成する。このとき、ゲート絶縁膜１０２を介してゲート電極１０３の両端部にオーバーラップするように、低濃度拡散層１０４を形成する。低濃度拡散層１０４は、ソース・ドレイン領域の一部を構成する。続いて、ゲート電極１０３をマスクとした基板主面へのＰ型不純物の大傾角イオン注入によって、Ｐ型の高濃度拡散層１０５を形成する。このとき、ゲート絶縁膜１０２を介してゲート電極１０３の両端部にオーバーラップするように高濃度拡散層１０５を形成する。高濃度拡散層１０５は、低濃度拡散層１０４よりも深くなっている。高濃度拡散層１０５は、ポケット注入領域の一部を構成する。
【０００５】
図７はドレイン領域近傍の断面図である。低濃度拡散層１０４のサイズは０．１５μｍとなっている。
【０００６】
このようにして作製された絶縁ゲート型電界効果トランジスタは、ゲート電極端でかつ直下の基板中に基板導電型の高濃度拡散領域(ポケット注入領域)を備える。そして、高濃度拡散層の部分で空乏層の広がりを抑え、短チャネル効果を抑制する。
【特許文献１】特開平５−１９８８０４号公報（第５−６頁、第１−４図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術の構造では、アナログ回路特性に大きな影響があるチャネル長変調効果については考慮されていない。チャネル長変調効果とは、図８に示すように、ドレイン‐ソース間電圧ＶDSの増加に伴ってドレイン‐ソース間電流ＩDSが増加していく現象をいう。すなわち、トランジスタの飽和領域（ＶDS≧ＶGS−Ｖth）（ただし、Ｖthはしきい値電圧）では、ドレイン‐ソース間電流ＩDSがチャネル長変調効果によりドレイン‐ソース間電圧ＶDSに依存した傾きを持つ（図では、パラメータのゲート‐ソース間電圧がＶGS1とＶGS2 の２つの場合の特性を示す）。このチャネル長変調効果が大きくなると、絶縁ゲート型電界効果トランジスタで構成された集積回路に内蔵の定電圧回路の出力電圧に変動が生じるという問題がある。
【０００８】
本発明は上記従来の問題点を解決するもので、チャネル長変調効果を抑制した半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この目的を達成するために、本発明の半導体装置は、ポケット注入を２段階注入とすることにより、ポケット注入領域を広げてドレイン領域のＰＮ接合のカーバチャー（curvature：湾曲）をきつくし、ゲート電極部へ延びる低濃度ドレイン層の幅を従来の１回のポケット注入による構造よりも大きくするものである。
【００１０】
具体的には、本発明による半導体装置は、
第１導電型の半導体基板中に第２導電型のソース層及びドレイン層を有する絶縁ゲート型電界効果トランジスタからなる半導体装置であって、
前記電界効果トランジスタのゲート電極端部の前記半導体基板表面付近に、前記ソース層及びドレイン層よりも深さが浅い第２導電型の低濃度拡散層と、少なくとも２つの濃度ピークを有する第１導電型の高濃度拡散層とを備え、
前記ゲート電極端部直下の前記半導体基板中の第１導電型の不純物濃度分布において、第１の濃度ピーク位置が前記低濃度拡散層中にあり、第２の濃度ピーク位置が前記第１の濃度ピーク位置よりも深いことを特徴とする。
【００１１】
上記において、第１導電型、第２導電型は、半導体のＰ型、Ｎ型のいずれか一方を指す。第１導電型がＰ型のとき、第２導電型はＮ型であり、逆に、第１導電型がＮ型のとき、第２導電型はＰ型である。したがって、半導体基板がＰ型であれば、浅い方の低濃度拡散層はＮ型であり、深い方の２つ以上の濃度ピークを有する高濃度拡散層はＰ型である。また、半導体基板がＮ型であれば、浅い方の低濃度拡散層はＰ型であり、深い方の２つ以上の濃度ピークを有する高濃度拡散層はＮ型である。
【００１２】
上記構成によれば、２つ以上の濃度ピークを有する高濃度拡散層の第１の濃度ピーク位置を低濃度拡散層中相当とし、第２の濃度ピーク位置を第１の濃度ピーク位置よりも深くしている。その結果、ポケット注入領域が広がり、ドレイン領域のＰＮ接合のカーバチャー（湾曲）がきつくなる。つまり、ゲート電極部へ延びる低濃度ドレイン層の幅が拡大し、電界効果トランジスタの動作時にドレイン領域深部からのチャネル領域への空乏層の広がりが抑えられ、ドレイン深部から遊離するキャリアが低減する。その結果、チャネル長変調効果も低減される。
【００１３】
ところで、ポケット注入１回の場合でも注入量を増やせば低濃度ドレイン層の幅を広げることは可能と考えられる。しかし、ポケット注入１回であると、ポケット注入領域部のチャネル領域への影響が大きくなって、電流駆動能力が低下してしまう。これに対して本発明の上記構成によると、ポケット注入２段階であるので、そのうちの浅い方の注入量を調整して電流駆動能力の低下を抑えることができる。
【００１４】
上記の半導体装置において、ソース層及びドレイン層は、半導体基板表面から０．３μｍ以上の深さを持つことが好ましい。０．３μｍ未満であると、２段階注入の２つの濃度ピークを有する高濃度拡散層の形成が困難になるからである。
【００１５】
また、上記の半導体装置において、第１の濃度ピーク位置の深さは半導体基板表面から０．０５〜０．１μｍであり、第２の濃度ピーク位置の深さは半導体基板表面から０．１５〜０．２５μｍであることが好ましい。第１の濃度ピーク位置の深さが０．０５μｍ未満であると、短チャネル効果の抑制が不充分となり、０．１μｍを超えると、チャネル長変調効果の抑制を実効あるものにする２つ以上の濃度ピークを有する高濃度拡散層の形成が困難になるからである。また、第２の濃度ピーク位置の深さが０．１５μｍ未満であると、短チャネル効果の抑制が不充分となり、０．２５μｍを超えると、チャネル長変調効果の抑制を実効あるものにする２つ以上の濃度ピークを有する高濃度拡散層の形成が困難になるからである。
【００１６】
また、本発明による半導体装置の製造方法は、第１導電型の半導体基板中に第２導電型のソース層及びドレイン層を有する絶縁ゲート型電界効果トランジスタからなる半導体装置の製造方法であって、
前記半導体基板表面に形成されたゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に第２導電型の不純物を注入し、第２導電型の低濃度拡散層を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板に第１導電型の不純物を異なる注入エネルギーで２回注入し、少なくとも２つの濃度ピークを有する第１導電型の高濃度拡散層を形成する工程と、
前記ゲート電極の両端部においてゲート側壁絶縁膜を形成する工程と、
前記ゲート電極と前記ゲート側壁絶縁膜とをマスクとして前記半導体基板に第２導電型の不純物を注入し、前記低濃度拡散層よりも深い前記ソース層及びドレイン層を形成する工程と
を含み、前記ゲート電極端部直下の前記半導体基板中の第１導電型の不純物濃度分布において、第１の濃度ピーク位置が前記低濃度拡散層中にあり、第２の濃度ピーク位置が前記第１の濃度ピーク位置よりも深いことを特徴とする。
【００１７】
この製造方法によれば、ゲート電極部へ延びる低濃度ドレイン層の幅が大きくて動作時に空乏層の広がりが抑えられチャネル長変調効果が小さく、しかも電流駆動能力が十分な絶縁ゲート型電界効果トランジスタの製造を有利に進めることができる。
【発明の効果】
【００１８】
本発明によれば、ゲート電極部へ延びる低濃度ドレイン層の幅を大きくして、トランジスタの動作時の空乏層の広がりを抑え、チャネル長変調効果の低減を実現するとともに、２段階注入の基板表面から浅い方の注入量の調整を通じて電流駆動能力の低下も抑えることができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明にかかわる半導体装置及びその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００２０】
図１は、本発明による半導体装置の製造方法の一例を工程順に示している。ここでは、絶縁ゲート型電界効果トランジスタにつきＮチャネル型のものを説明する。
【００２１】
まず、図１（ａ）に示すように、Ｐ型シリコン基板１の主面上に厚さ７〜９ｎｍのゲート絶縁膜２を形成し、ゲート絶縁膜２の上にポリシリコンからなるゲート電極３を形成する。そして、ゲート電極３をマスクとした基板主面へのＮ型不純物の大傾角イオン注入（斜めの太い矢印参照）によって、ゲート絶縁膜２を介してゲート電極３の両端部に十分にオーバーラップするように、ソース・ドレイン領域の一部を構成するＮ型の低濃度拡散層４を形成する。例えば、イオン種を燐（Ｐ）とし注入エネルギーを５０ｋｅＶとし、Ｐ型シリコン基板１の主面の法線方向に対する注入傾角を２５°とし、注入ドーズ量を１×１０13ｃｍ-2（４方向）とする。このような燐（Ｐ）の大傾角イオン注入により、熱拡散工程なしに、ゲート電極３の両端部にゲート絶縁膜２を介して低濃度拡散層４を十分にオーバーラップさせる。このとき低濃度拡散層４の濃度ピーク位置の基板表面からの深さは、例えば５０ｎｍ程度である。
【００２２】
続いて、図１（ｂ）に示すように、ゲート電極３をマスクとした基板主面へのＰ型不純物の大傾角（例えば２５°）イオン注入によって、ゲート絶縁膜２を介してゲート電極３の両端部に十分にオーバーラップするように、第１のＰ型の高濃度拡散層５を形成する。この第１の高濃度拡散層５の濃度ピーク位置は低濃度拡散層４の濃度ピーク位置と同程度とする。第１の高濃度拡散層５はポケット注入領域の一部を構成する。
【００２３】
例えば、イオン種をボロン（Ｂ）とし、注入エネルギーを２０ｋｅＶとし、第１の高濃度拡散層５の不純物ピーク濃度が１×１０18ｃｍ-3程度になるようにする。
【００２４】
さらに、ゲート電極３をマスクとした基板主面へのＰ型不純物の大傾角（例えば２５°）イオン注入によって、ゲート絶縁膜２を介してゲート電極３の両端部に十分にオーバーラップするように、Ｐ型の第２の高濃度拡散層６を形成する。この第２の高濃度拡散層６の濃度ピーク位置は低濃度拡散層４よりも深くする。第２の高濃度拡散層６もポケット注入領域の一部を構成する。
【００２５】
例えば、イオン種をボロン（Ｂ）とし、注入エネルギーを６０ｋｅＶとし、第２の高濃度拡散層６の不純物ピーク濃度が１×１０18ｃｍ-3程度になるようにする。
【００２６】
このように形成されたポケット注入領域について、図４に上記半導体装置のゲート電極端部でかつ直下の不純物濃度の一次元プロファイルを、従来技術と合わせて示す。ゲート電極端部でかつ直下の半導体基板中の不純物濃度分布において、ポケット注入領域は２つの濃度ピークを有しており、第１の濃度ピーク（ＰＫ１）は低濃度拡散層４の濃度ピーク（ＰＫ０）付近で、かつ低濃度拡散層４中にある。また、第２の濃度ピーク（ＰＫ２）は第１の濃度ピーク（ＰＫ１）よりも深く、かつ後工程で形成されるソース・ドレイン領域のテール付近にある。
【００２７】
製造工程の説明に戻って、次に、図１（ｃ）に示すように、ゲート電極３の両側部において基板主面の上に幅１５０ｎｍ程度のゲート側壁絶縁膜（サイドウォールスペーサ）７を形成した上、ゲート電極３とゲート側壁絶縁膜７とをマスクとした基板主面へのＮ型不純物の小傾角（例えば１０°以下）イオン注入によって、低濃度拡散層４よりも深いソース・ドレイン領域の主要部分を構成するＮ型の高濃度拡散層８を形成する。ゲート側壁絶縁膜７の形成にあたっては、低温形成の絶縁膜でウエハ全体を覆ったうえ、その絶縁膜に異方性ドライエッチングを施す。この際、低温形成の絶縁膜として、例えばＴＥＯＳ（tetra ethyl ortho silicate ［Ｓｉ（ＯＣ2Ｈ5）4 ］）を用いたＳｉＯ2膜を採用できる。ソース・ドレイン領域の主要部分を構成する高濃度拡散層８の形成の際のイオン種は、例えばヒ素（Ａｓ）である。高濃度拡散層８の深さは、例えば３００ｎｍ程度である。
【００２８】
以上の工程により、図２に示すような構造を持つＮチャネル型の絶縁ゲート型電界効果トランジスタが得られる。
【００２９】
上記の実施形態では、低濃度拡散層４のＮ型不純物注入のイオン種はリン（Ｐ）であり、ソース・ドレイン領域の主要部分を構成する高濃度拡散層８のＮ型不純物注入のイオン種はヒ素（Ａｓ）であり、これらは相互拡散がないので好ましい。これ以外の相互拡散がない複数のイオン種の組み合わせでもよい。なお、低濃度拡散層４と高濃度拡散層８のＮ型不純物注入のイオン種のいずれもヒ素（Ａｓ）としてもよい。
【００３０】
また、第１の高濃度拡散層５と第２の高濃度拡散層６のＰ型不純物注入のイオン種はいずれもボロン（Ｂ）であるが、ボロン（Ｂ）と二フッ化ボロン（ＢＦ2）のような相互拡散がない複数のイオン種を用いてもよい。
【００３１】
なお、上記の実施形態では、Ｎチャネル型の絶縁ゲート型電界効果トランジスタはＰ型シリコン基板１の主面上に形成しているが、Ｐウェル上に形成するのでもよい。
【００３２】
また、Ｎチャネル型に代えて、Ｐチャネル型の絶縁ゲート型電界効果トランジスタをＮ型シリコン基板の主面上又はＮウェル上に形成する場合にも、上記と同様のプロセスを採用できる。Ｎチャネル型の場合に不純物として導入されるヒ素（Ａｓ）と、Ｐチャネル型の場合に不純物として導入されるホウ素（Ｂ）との間には拡散速度の差があるが、上記プロセスによれば、ヒ素（Ａｓ）とホウ素（Ｂ）との拡散速度の差が問題を生じることはない。
【００３３】
以上のように、本発明による半導体装置は、図３に示すように、ポケット注入領域を広げてドレイン領域のＰＮ接合のカーバチャーをきつくし、ゲート電極部へ延びる低濃度ドレイン層の幅を例えば０．２０μｍのように、従来構造（図７）の０．１５μｍに比べて、より大きくすることができる。その結果、絶縁ゲート型電界効果トランジスタの動作時にドレイン領域深部からのチャネル領域への空乏層の広がりを抑え、ドレイン深部から遊離するキャリアを低減できる。これにより、図５のドレイン電流−ドレイン電圧特性図に示すように、本発明による絶縁ゲート型電界効果トランジスタは、チャネル長変調効果を従来技術よりも低減でき、定電圧回路特性の向上を図ることができる。
【産業上の利用可能性】
【００３４】
以上説明したように、本発明による技術は、チャネル長変調効果の低減に優れた絶縁ゲート型電界効果トランジスタの半導体装置及びその製造方法として有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態における絶縁ゲート型電界効果トランジスタの製造方法の一例を示すプロセス工程図
【図２】本発明の実施の形態における絶縁ゲート型電界効果トランジスタの構成例を示す断面図
【図３】本発明の実施の形態における絶縁ゲート型電界効果トランジスタのドレイン領域近傍の断面図
【図４】本発明の実施の形態および従来技術の絶縁ゲート型電界効果トランジスタのゲート電極部直下の不純物濃度の一次元プロファイル
【図５】本発明の実施の形態および従来技術の絶縁ゲート型電界効果トランジスタのドレイン電流−ドレイン電圧特性図
【図６】従来の絶縁ゲート型電界効果トランジスタの構成例を示す断面図
【図７】従来の絶縁ゲート型電界効果トランジスタのドレイン領域近傍の断面図
【図８】絶縁ゲート型電界効果トランジスタのチャネル長変調効果を示す特性図
【符号の説明】
【００３６】
１  Ｐ型シリコン基板
２  ゲート絶縁膜
３  ゲート電極
４  Ｎ型の低濃度拡散層（ソース・ドレイン領域の一部）
５  Ｐ型の第１の高濃度拡散層（ポケット注入領域の一部）
６  Ｐ型の第２の高濃度拡散層（ポケット注入領域の一部）
７  ゲート側壁絶縁膜（サイドウォールスペーサ）
８  Ｎ型の高濃度拡散層（ソース・ドレイン領域の一部）
１０１  Ｐ型シリコン基板
１０２  ゲート絶縁膜
１０３  ゲート電極
１０４  Ｎ型の低濃度拡散層（ソース・ドレイン領域の一部）
１０５  Ｐ型の高濃度拡散層（ポケット注入領域）
１０６  ゲート側壁絶縁膜（サイドウォールスペーサ）
１０７  Ｎ型の高濃度拡散層（ソース・ドレイン領域の一部）
ＰＫ０  低濃度拡散層の濃度ピーク位置
ＰＫ１  高濃度拡散層の第１の濃度ピーク位置
ＰＫ２  高濃度拡散層の第２の濃度ピーク位置
【図１】
2006041431.tif 000003
【図２】
2006041431.tif 000004
【図３】
2006041431.tif 000005
【図４】
2006041431.tif 000006
【図５】
2006041431.tif 000007
【図６】
2006041431.tif 000008
【図７】
2006041431.tif 000009
【図８】
2006041431.tif 000010