(57)【要約】【課題】  映像信号の超高速化と不要輻射の軽減を実現する。【解決手段】  固体撮像装置の出力段を差動出力構成とし、また、次段のＩＣの入力段を差動アンプ構成とする。出力バッファ部２８は、水平バスライン２６からのデジタル信号をバッファして出力するが、このときに通常の映像信号に加えて、その反転出力をも生成する。これらは、それぞれ映像信号出力端子２８Ａと反転映像信号出力端子２８Ｂからチップ１０の外部に出力される。また、出力バッファ部２８へのクロックはタイミングジェネレータ１８から供給されるが、これもバッファリングされ、反転クロックとともに外部に出力される。また、次段ＩＣの入力段に差動アンプを使い、よりなまった波形でも信号を認識することができる。このため、システムの高速化、または信号経路への容量付加、または固体撮像装置の出力バッファ部の小型化が可能である。【選択図】図１
2006262512.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を出力する出力バッファ部とを有する固体撮像装置において、
前記出力バッファ部は、前記映像信号と前記映像信号を反転した反転映像信号とを出力することを特徴とする固体撮像装置。
【請求項２】
前記出力バッファ部は、前記映像信号を出力する出力端子と前記反転映像信号を出力する出力端子とを有していることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記出力バッファ部の前段で映像信号をデジタル信号に変換するＡ／Ｄ変換部を有し、前記出力バッファ部から出力される映像信号および反転映像信号がデジタル信号であることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
タイミング信号を生成するタイミング信号生成部を有し、前記タイミング信号によって前記映像信号の出力と同期したクロックとその反転クロックとを出力することを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記映像信号の全ｂｉｔデータを１つの出力端子から時分割で出力し、前記反転映像信号の全ｂｉｔデータを１つの反転出力端子から時分割で出力することを特徴とする請求項３記載の固体撮像装置。
【請求項６】
前記映像信号出力または反転映像信号出力と排他的論理和をとることでクロックを再現できるストローブ信号を生成して出力するストローブ信号生成手段を有することを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記ストローブ信号生成手段は、前記ストローブ信号を映像信号および反転映像信号の出力端子とは別の端子から出力することを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記ストローブ信号とそれを反転した反転ストローブ信号を生成し、前記ストローブ信号と前記反転ストローブ信号をそれぞれ独立の出力端子から出力することを特徴とする請求項６記載の固体撮像装置。
【請求項９】
前記出力バッファ部から出力される映像信号および反転映像信号がアナログ信号であることを特徴とする請求項１記載の固体撮像装置。
【請求項１０】
前記撮像画素部の各画素が２次元マトリクス状に配列されていることを特徴とする請求項１記載の固体撮像装置。
【請求項１１】
前記撮像画素部の各画素が、光電変換素子と、前記光電変換素子が変換して蓄積した信号電荷をフローティングディフュージョン部に転送する転送手段と、前記フローティングディフュージョン部の電位をリセットするリセット手段と、前記フローティングディフュージョン部の電位に対応する出力信号を出力する増幅手段とを備えていることを特徴とする請求項１０記載の固体撮像装置。
【請求項１２】
前記撮像画素部の水平方向の各画素行を垂直方向に選択する垂直選択手段と、前記垂直選択手段によって選択された画素行の各画素を画素駆動配線を介して駆動する画素駆動手段とを備えていることを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
前記撮像画素部の各画素が光電変換素子で形成され、各光電変換素子が変換して蓄積した信号電荷を画素列毎に転送するＣＣＤ垂直転送レジスタと、前記ＣＣＤ垂直転送レジスタによって転送された信号電荷を画素行毎にフローティングディフュージョン部に順次転送するＣＣＤ水平転送レジスタと、前記フローティングディフュージョン部の電位をリセットするリセット手段と、前記フローティングディフュージョン部の電位に対応する出力信号を出力する増幅手段とを備えていることを特徴とする請求項１０記載の固体撮像装置。
【請求項１４】
複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を出力する出力バッファ部とを有する固体撮像装置の出力方法において、
前記出力バッファ部から前記映像信号と前記映像信号を反転した反転映像信号とを出力することを特徴とする固体撮像装置の出力方法。
【請求項１５】
前記映像信号と前記反転映像信号がデジタル信号であることを特徴とする請求項１４記載の固体撮像装置の出力方法。
【請求項１６】
タイミング信号によって前記映像信号の出力と同期したクロックとその反転クロックとを出力することを特徴とする請求項１４記載の固体撮像装置の出力方法。
【請求項１７】
前記映像信号の全ｂｉｔデータを１つの出力端子から時分割で出力し、前記反転映像信号の全ｂｉｔデータを１つの反転出力端子から時分割で出力することを特徴とする請求項１５記載の固体撮像装置の出力方法。
【請求項１８】
前記映像信号または前記反転映像信号のデータと排他的論理和をとることでクロックを再現できるストローブ信号を生成して出力することを特徴とする請求項１７記載の固体撮像装置の出力方法。
【請求項１９】
前記ストローブ信号を映像信号および反転映像信号の出力端子とは別の端子から出力することを特徴とする請求項１８記載の固体撮像装置の出力方法。
【請求項２０】
前記ストローブ信号とそれを反転した反転ストローブ信号を生成し、前記ストローブ信号と前記反転ストローブ信号をそれぞれ独立の出力端子から出力することを特徴とする請求項１８記載の固体撮像装置の出力方法。
【請求項２１】
前記映像信号および前記反転映像信号がアナログ信号であることを特徴とする請求項１４記載の固体撮像装置の出力方法。
【請求項２２】
複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を出力する出力バッファ部とを有する固体撮像装置において、前記出力バッファ部の前段で映像信号をデジタル信号に変換するＡ／Ｄ変換部を有し、映像信号出力の全ビットを１個の出力端子から時分割で出力することを特徴とする固体撮像装置。
【請求項２３】
前記出力バッファ部の前段に、映像信号の全ｂｉｔが並列に入力され、これらを順番に選択して出力するマルチプレクサを備えることを特徴とする請求項２２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体を撮影して映像信号を出力する各種のイメージセンサやカメラシステムに用いられる固体撮像装置およびその出力方法に関する。
【背景技術】
【０００２】
従来より、この種の固体撮像装置においては、例えば１０ｂｉｔデジタル出力の場合には、そのｂｉｔ幅に合わせた１０個の出力端子を有するものとなっていた。
すなわち、この固体撮像装置において、撮像画素部から読み出された光信号は１画素ごとに１０ｂｉｔにサンプリングされ、１０個の出力端子がクロックに同期して High か Lowになり、１クロックで１画素の信号を出力していた。なお、出力信号と同期したクロックを別に出すものもあった。
【０００３】
ところで、近年では、読出し速度の高速化が重要になっている。例えば、画素数が約３０万のＶＧＡフォーマットでは、出力レートが１２ＭＨｚで、人間の目に滑らかな動画に見える、１秒当り３０枚の画像を出力できる。
しかし、３００万画素、３０００万画素の固体撮像装置から３０枚／秒の画像を出力するには、１２０ＭＨｚ、１．２ＧＨｚといった高速動作になる。
また、このような超多画素でない場合でも、例えば自動車の衝突実験や、野球の打者のボールインパクトの瞬間など、時間解像度が要求されるカメラシステムを構成する場合には、１秒当り１００枚〜１０００枚の画像を出力する必要があり、高速出力が要求される。
このため、従来は出力端子を増やし、何百個という出力端子を用意して、映像信号を並列に出力していた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このように単に並列に出力端子を設ける構成では、出力端子の数が多いために、固体撮像装置の面積が大きくなり、コストがアップすることになる。
また、次段のＩＣも入力端子が増えて大きくなり、この結果、実装が難しい、カメラの小型化が難しい、たくさんの出力信号の同期を取るのが難しい、同期の問題から高いクロックで出力するのが難しいといった種々の問題が生じる。
【０００５】
一方、出力端子数を削減するにはクロックの高速化が必要となるが、クロックを高めて行くと、次段のＩＣまでのパスの容量を充放電する時間が無視できなくなり、波形がなまってくる。そして、最悪の場合には、次段のＩＣの High ／ Lowレベルに届かなくなり、次段のＩＣで信号が認識できなくなるという問題が生じる。
なお、このような問題は、高速化以外でも、内視鏡のように次段ＩＣまでのパスを長くしたい場合など、何らかの理由で信号経路中の容量が増える場合にも同様に生じるものである。
また、高いクロックで出力すると、固体撮像装置と次段のＩＣとの間の信号経路から不要輻射を放出してしまい、他の電子機器や固体撮像装置自体の動作に影響を与えてしまう。例えば音響／画像機器では音質／画質劣化を引き起こすという問題が生じる。
【０００６】
そこで本発明の目的は、映像信号の超高速化を実現でき、不要輻射を軽減できる固体撮像装置およびその出力方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は前記目的を達成するため、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を出力する出力バッファ部とを有する固体撮像装置において、前記出力バッファ部は、前記映像信号と前記映像信号を反転した反転映像信号とを出力することを特徴とする。
また本発明は、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された映像信号を出力する出力バッファ部とを有する固体撮像装置の出力方法において、前記出力バッファ部から前記映像信号と前記映像信号を反転した反転映像信号とを出力することを特徴とする。
【発明の効果】
【０００８】
本発明の固体撮像装置おいては、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明の出力方法においても、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明による固体撮像装置およびその出力方法の実施の形態例について説明する。
本実施の形態による固体撮像装置は、その出力方法を差動出力構成とし、また、次段のＩＣの入力を差動アンプ構成とすることにより、クロックの高速化を抑制しつつ、映像信号の超高速化を実現するものである。これにより、不要輻射の問題も軽減され、シリアル出力で出力端子数の節約も可能となる。また、後述するようにストローブ信号出力を採用すると、さらに好ましいものとなる。
以下、本発明の具体例について説明する。
【００１０】
図１は、本発明の第１の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、具体的にはＣＭＯＳ型イメージセンサであり、半導体チップ１０上に形成された撮像画素部１２、Ｖ選択手段１４、Ｈ選択手段１６、タイミングジェネレータ（ＴＧ）１８、ＣＤＳ・ＰＧＡ部２０、Ａ／Ｄ部２２、定電流部２４、水平バスライン２６、出力バッファ部２８、通信部３０等を含んでいる。
【００１１】
撮像画素部１２には、多数の画素が２次元マトリクス状に配列されており、各画素には、受光量に応じた信号電荷を生成し蓄積する光電変換素子であるフォトダイオードと、このフォトダイオードが変換して蓄積した信号電荷をフローティングディフュージョン部（ＦＤ部）に転送する転送トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、ＦＤ部の電位に対応する出力信号を出力する増幅トランジスタ等の各ＭＯＳトランジスタが設けられている。
また、撮像画素部１２には各ＭＯＳトランジスタを駆動制御するための各種駆動配線（図示せず）が水平方向に配線されており、撮像画素部１２の各画素は、Ｖ選択手段１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素の信号が垂直信号線（図示せず）を通して画素列毎にＣＤＳ・ＰＧＡ部２０に読み出される。
【００１２】
ＣＤＳ・ＰＧＡ部２０は、撮像画素部１２の画素列毎にＣＤＳ・ＰＧＡ回路を設けたものであり、撮像画素部１２の各画素列から読み出された画素信号に対し、ＣＤＳ（相関二重サンプリング）やＰＧＡ（プログラマブルゲインコントロール）等の信号処理を行い、その画素信号をＡ／Ｄ部２２に出力する。
Ａ／Ｄ部２２は、撮像画素部１２の各画素列に対応してＡ／Ｄ変換回路を設けたものであり、ＣＤＳ・ＰＧＡ部２０からの各画素列毎の画素信号をアナログ信号からデジタル信号に変換して出力する。
また、Ｈ選択手段１６は、Ａ／Ｄ部２２からのデジタル信号出力を水平方向に選択して、これを水平バスライン２６に出力するものである。なお、本例では、１０ｂｉｔ出力とし、水平バスライン２６も１０本あるものとする。
【００１３】
また、定電流部２４は、上述のような撮像画素部１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１８は、上述した撮像画素部１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力バッファ部２８は、水平バスライン２６から送られてきたデジタル信号を半導体チップ１０の外部端子に出力するものである。
また、通信部３０は、半導体チップ１０の外部との通信を行い、例えばタイミングジェネレータ１８による動作モードを制御したり、半導体チップ１０の状態を表すパラメータを外部に出力するような動作を行う。
【００１４】
以上の構成は、基本的には従来の固体撮像装置と同様のものであるが、本例では、出力バッファ部２８による映像信号の出力方法とタイミングジェネレータ１８によるクロックが従来と異なる特徴部分である。
まず、本例の出力バッファ部２８は、水平バスライン２６からのデジタル信号をバッファして出力するが、このときに通常の映像信号に加えて、その反転出力をも生成する。
これらは、それぞれ映像信号出力端子２８Ａと反転映像信号出力端子２８Ｂからチップ１０の外部に出力される。
なお、図１では省略しているが、１０ｂｉｔの映像信号に対して反転映像信号も１０ｂｉｔであり、各出力端子２８Ａ、２８Ｂは合わせて２０個（２０ｂｉｔ）となっている。
【００１５】
次に、出力バッファ部２８へのクロック（出力クロック）はタイミングジェネレータ１８から供給されるが、これも別の出力バッファ部３２によってバッファリングされ、やはり反転されたものとともに、出力端子３２Ａ、３２Ｂより外部に出力される。
図２は、本例における信号波形を示すタイミングチャートであり、図２（Ａ）は出力クロック、図２（Ｂ）は反転出力クロック、図２（Ｃ）はある１つの映像信号、図２（Ｄ）は図２（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、出力クロックの立ち上がり、立ち下りの両エッジに信号を切替えており、出力クロックの半クロックで１画素１０ｂｉｔの出力を行う。
【００１６】
図３は、固体撮像装置（半導体チップ１０）と次段ＩＣ６０の接続例を示すブロック図である。
次段ＩＣ６０は、映像信号と反転映像信号を受け取って各種の信号処理を行う信号処理回路やＤＳＰ（デジタルシグナルプロセッサ）等を搭載したものである。そして、この次段ＩＣ６０では、入力段に差動アンプを有することにより、従来の許容範囲以上になまった波形でも、入力信号を認識することができる。これにより、システムの超高速化、または信号経路への容量付加、または、固体撮像装置の出力バッファの小型化が可能である。
また、出力信号が High とLow に切り替わるときに、パスの充放電電流が例えば図示の矢印ａ、ｂの方向に流れるが、出力と反転出力とで反対方向に電流が流れるので、各経路を近接させておけば、互いに打ち消しあって不要輻射を減らすことができる。なお、ここでは映像信号で説明したが、出力クロックでも同じことが言える。
なお、図１に示す例は、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、デジタルの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００１７】
次に、本発明の第２の実施の形態例について説明する。
上述した第２の実施の形態例では、映像信号および反転映像信号の出力端子を合計で２０個のパラレル端子としたが、本発明の第２の実施の形態例では、映像信号の出力端子と反転映像信号の出力端子を１個ずつ設け、時分割で出力するような構成とする。なお、水平バスラインは上述した第１の例と同様に１０本あるものとする。
【００１８】
図４は、本例における出力バッファ部の構成を示すブロック図である。
図示のように、本例では、水平バスライン２６と出力バッファ部２８との間にマルチプレクサ４０が設けられている。
このマルチプレクサ４０は、適切なタイミングで水平バスライン２６を選択するものである。出力バッファ部２８には、選択された水平バスライン２６の信号が入力され、バッファリングされて映像信号出力端子２８Ａおよび反転信号出力端子２８Ｂに導かれる。
このようにして、１０ｂｉｔの映像信号を１０またはそれ以上のクロックでチップ外に読み出すことで、上述した第１の例より出力端子数を減らすことができる。したがって、出力端子数が減ることにより、固体撮像装置やそれを用いたカメラ等の小型化を実現できる。また、出力端子が合計で２個であるので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
【００１９】
また、このような構成では、上述したクロック信号の代わりにストローブ信号を出力することが好ましい。
ここでストローブ信号とは、映像信号が反転しないタイミングで反転する信号である。
図５は、本例における信号波形を示すタイミングチャートであり、図５（Ａ）はストローブ信号、図５（Ｂ）は反転ストローブ信号、図５（Ｃ）はある１つの映像信号、図５（Ｄ）は図５（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、映像信号とストローブ信号のいずれか一方が反転するので、各クロックタイミングでのデバイス出力にかかる負荷が片方分で済み、しかも一定である。ストローブ信号と映像信号の排他的論理和を取ることによって、次段ＩＣでクロックを再現することができる。
【００２０】
次に、本発明の第３の実施の形態例について説明する。
図６は、本発明の第３の実施の形態例による固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、図１に示すＡ／Ｄ部２２を削除し、また、ＣＤＳ・ＰＧＡ部２０の代わりにＰＧＡ部を削除したＣＤＳ部５０を用い、さらに出力バッファ部２８の代わりにアナログの差動出力アンプ５２を用いることにより、アナログ出力を行うようにしたものである。
なお、ＣＤＳ部５０は、ＣＤＳ・ＰＧＡ部２０のＣＤＳ部と同様のものである。また、その他は図１に示す例と同様であるので、同一符号を付して説明は省略する。
【００２１】
このような構成において、水平バスライン２６（水平信号線）からの信号は、差動出力アンプ５２によってチップ外へ出力されるが、この際、アナログ映像信号と反転アナログ映像信号の差動信号の形態で出力する。
図７は、差動出力アンプ５２の構成例を示すブロック図である。
図示のように、この差動出力アンプ５２は、駆動電源Ｖｄと定電流源５６との間に抵抗Ｒ１、Ｒ２およびＭＯＳトランジスタＱ１、Ｑ２による差動回路を設けたものであり、上述したアナログ映像信号と反転アナログ映像信号は、抵抗Ｒ１、Ｒ２とＭＯＳトランジスタＱ１、Ｑ２の接続点よりアナログ出力１、アナログ出力２として出力される。
【００２２】
また、ＭＯＳトランジスタＱ１、Ｑ２による入力段も差動形となっており、一方のＭＯＳトランジスタＱ１のゲートには、水平バスライン２６（水平信号線）が接続され、もう一方のＭＯＳトランジスタＱ２のゲートには、クランプ電圧Ｖclp が入っている。
また、水平信号線２６とクランプ電圧Ｖclp の間には、クランプスイッチ５４が挿入されている。水平信号線２６は、このクランプスイッチ５４を通してクランプ電圧Ｖclp にリセットされる。
クランプスイッチ５４を開いてから水平信号線２６にＣＤＳ部５０からの信号が載せられ、クランプ電圧Ｖclp との差が増幅されて、アナログ出力１およびアナログ出力２に出力される。
なお、負荷の設定によっては、この後段に駆動能力のさらに大きい差動増幅器を配置する２段構成としても良いし、ボルテージフォロアを通して出力する構成としてもよい。
【００２３】
このようなアナログ出力は、もともと映像出力端子が１つであるので装置の小型化には有利である。
また、この例では２つの出力になるが、小型化の点で大きな問題になるほどではない。そして、２つのアナログ出力は一方が高電位になったときに、もう一方は低電位になるので、図３の例で説明したのと同じ理由で次段ＩＣまでの配線に流れる電流が互いに逆方向になり、不要輻射が軽減されるという効果がある。また、次段ＩＣまでの経路にノイズが乗っても、その影響を受けにくい。
これにより、高速クロック出力に伴う問題や次段ＩＣまでの距離が遠いことに伴う問題、あるいは近くに輻射に弱い装置があるといった問題を軽減することができる。
なお、図５に示す例においても、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、アナログの映像信号を出力する固体撮像装置一般について同様に適用し得るものである。
【００２４】
本発明による固体撮像装置によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
また、本発明による固体撮像装置の出力方法によれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【００２５】
また、特に上述した第１の実施の形態例では、次段ＩＣの入力段に差動アンプを使い、よりなまった波形でも信号を認識することができるので、システムの高速化、または信号経路への容量付加、または固体撮像装置の出力バッファ部の小型化が可能である。また、出力信号が切り替わるときに、パスの充放電電流が例えば図の方向に流れるが、出力と反転出力で反対方向に流れるので、経路を近接させておけば打ち消しあって不要輻射を減らすことができる。
また、上述した第２の実施の形態例では、第１の実施の形態例に加えて出力端子を減らすことができる。出力端子が減るので、固体撮像装置やそれを用いたカメラの小型化ができる。また、信号出力端子が反転含めて２個なので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
また、上述した第３の実施の形態例では、不要輻射の問題を軽減でき、次段ＩＣへの経路で乗るノイズの影響を受けにくいという効果がある。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態例の固体撮像装置の概要を示す平面図である。
【図２】図１に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図３】図１に示す固体撮像装置と次段ＩＣの接続例を示すブロック図である。
【図４】本発明の第２の実施の形態例の固体撮像装置における出力バッファ部の構成を示すブロック図である。
【図５】図４に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図６】本発明の第３の実施の形態例の固体撮像装置の概要を示す平面図である。
【図７】図６に示す固体撮像装置に設けられる差動出力アンプの構成例を示すブロック図である。
【符号の説明】
【００２７】
１０……半導体チップ、１２……撮像画素部、１４……Ｖ選択手段、１６……Ｈ選択手段、１８……タイミングジェネレータ（ＴＧ）、２０……ＣＤＳ・ＰＧＡ部、２２……Ａ／Ｄ部、２４……定電流部、２６……水平バスライン、２８、３２……出力バッファ部、３０……通信部、４０……マルチプレクサ、５０……ＣＤＳ部、５２……差動出力アンプ、５４……クランプスイッチ、５６……定電流源、６０……次段ＩＣ。
【図１】
2006262512.tif 000003
【図２】
2006262512.tif 000004
【図３】
2006262512.tif 000005
【図４】
2006262512.tif 000006
【図５】
2006262512.tif 000007
【図６】
2006262512.tif 000008
【図７】
2006262512.tif 000009
【手続補正書】
【提出日】平成18年5月31日(2006.5.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された前記映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部とを具備した固体撮像装置と、
前記固体撮像装置から出力された前記映像信号を次段で受け取る信号処理ＩＣとを有し、
前記信号処理部は前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含むと共に、前記Ａ／Ｄ変換部は前記撮像画素部から画素行単位で読み出され前記映像信号をデジタル信号に変換し、
前記選択手段は前記Ａ／Ｄ変換部から前記デジタル信号を選択して前記出力バッファ部に導き、
前記出力バッファ部は前記デジタル信号と前記デジタル信号を反転した反転デジタル信号とを出力し、
前記信号処理ＩＣは入力段の差動アンプで前記デジタル信号と反転デジタル信号とを受け取ることを特徴とするカメラシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体を撮影して映像信号を出力する各種のカメラシステムに関する。
【背景技術】
【０００２】
従来より、この種のカメラシステムにおいては、例えば１０ｂｉｔデジタル出力の場合には、そのｂｉｔ幅に合わせた１０個の出力端子を有するものとなっていた。
すなわち、この固体撮像装置において、撮像画素部から読み出された光信号は１画素ごとに１０ｂｉｔにサンプリングされ、１０個の出力端子がクロックに同期して High か Lowになり、１クロックで１画素の信号を出力していた。なお、出力信号と同期したクロックを別に出すものもあった。
【０００３】
ところで、近年では、読出し速度の高速化が重要になっている。例えば、画素数が約３０万のＶＧＡフォーマットでは、出力レートが１２ＭＨｚで、人間の目に滑らかな動画に見える、１秒当り３０枚の画像を出力できる。
しかし、３００万画素、３０００万画素の固体撮像装置から３０枚／秒の画像を出力するには、１２０ＭＨｚ、１．２ＧＨｚといった高速動作になる。
また、このような超多画素でない場合でも、例えば自動車の衝突実験や、野球の打者のボールインパクトの瞬間など、時間解像度が要求されるカメラシステムを構成する場合には、１秒当り１００枚〜１０００枚の画像を出力する必要があり、高速出力が要求される。
このため、従来は出力端子を増やし、何百個という出力端子を用意して、映像信号を並列に出力していた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このように単に並列に出力端子を設ける構成では、出力端子の数が多いために、固体撮像装置の面積が大きくなり、コストがアップすることになる。
また、次段のＩＣも入力端子が増えて大きくなり、この結果、実装が難しい、カメラの小型化が難しい、たくさんの出力信号の同期を取るのが難しい、同期の問題から高いクロックで出力するのが難しいといった種々の問題が生じる。
【０００５】
一方、出力端子数を削減するにはクロックの高速化が必要となるが、クロックを高めて行くと、次段のＩＣまでのパスの容量を充放電する時間が無視できなくなり、波形がなまってくる。そして、最悪の場合には、次段のＩＣの High ／ Lowレベルに届かなくなり、次段のＩＣで信号が認識できなくなるという問題が生じる。
なお、このような問題は、高速化以外でも、内視鏡のように次段ＩＣまでのパスを長くしたい場合など、何らかの理由で信号経路中の容量が増える場合にも同様に生じるものである。
また、高いクロックで出力すると、固体撮像装置と次段のＩＣとの間の信号経路から不要輻射を放出してしまい、他の電子機器や固体撮像装置自体の動作に影響を与えてしまう。例えば音響／画像機器では音質／画質劣化を引き起こすという問題が生じる。
【０００６】
そこで本発明の目的は、映像信号の超高速化を実現でき、不要輻射を軽減できるカメラシステムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明は前記目的を達成するため、複数の画素から構成された撮像画素部と、前記撮像画素部から出力される映像信号に所定の信号処理を施す信号処理部と、前記信号処理部によって処理された前記映像信号を水平方向に選択する選択手段と、前記映像信号を出力する出力バッファ部とを具備した固体撮像装置と、前記固体撮像装置から出力された前記映像信号を次段で受け取る信号処理ＩＣとを有し、前記信号処理部は前記撮像画素部の各画素列に対応して設けられたＡ／Ｄ変換部を含むと共に、前記Ａ／Ｄ変換部は前記撮像画素部から画素行単位で読み出され前記映像信号をデジタル信号に変換し、前記選択手段は前記Ａ／Ｄ変換部から前記デジタル信号を選択して前記出力バッファ部に導き、前記出力バッファ部は前記デジタル信号と前記デジタル信号を反転した反転デジタル信号とを出力し、前記信号処理ＩＣは入力段の差動アンプで前記デジタル信号と反転デジタル信号とを受け取ることを特徴とする。
【発明の効果】
【０００８】
本発明のカメラシステムにおいては、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明によるカメラシステムの実施の形態例について説明する。
本実施の形態によるカメラシステムでは、固体撮像装置の出力方法を差動出力構成とし、また、次段のＩＣの入力を差動アンプ構成とすることにより、クロックの高速化を抑制しつつ、映像信号の超高速化を実現するものである。これにより、不要輻射の問題も軽減され、シリアル出力で出力端子数の節約も可能となる。また、後述するようにストローブ信号出力を採用すると、さらに好ましいものとなる。
以下、本発明の具体例について説明する。
【００１０】
図１は、本発明の第１の実施の形態例によるカメラシステムの固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、具体的にはＣＭＯＳ型イメージセンサであり、半導体チップ１０上に形成された撮像画素部１２、Ｖ選択手段１４、Ｈ選択手段１６、タイミングジェネレータ（ＴＧ）１８、ＣＤＳ・ＰＧＡ部２０、Ａ／Ｄ部２２、定電流部２４、水平バスライン２６、出力バッファ部２８、通信部３０等を含んでいる。
【００１１】
撮像画素部１２には、多数の画素が２次元マトリクス状に配列されており、各画素には、受光量に応じた信号電荷を生成し蓄積する光電変換素子であるフォトダイオードと、このフォトダイオードが変換して蓄積した信号電荷をフローティングディフュージョン部（ＦＤ部）に転送する転送トランジスタと、ＦＤ部の電位をリセットするリセットトランジスタと、ＦＤ部の電位に対応する出力信号を出力する増幅トランジスタ等の各ＭＯＳトランジスタが設けられている。
また、撮像画素部１２には各ＭＯＳトランジスタを駆動制御するための各種駆動配線（図示せず）が水平方向に配線されており、撮像画素部１２の各画素は、Ｖ選択手段１４によって垂直方向に水平ライン（画素行）単位で順次選択され、タイミングジェネレータ１８からの各種パルス信号によって各画素のＭＯＳトランジスタが制御されることにより、各画素の信号が垂直信号線（図示せず）を通して画素列毎にＣＤＳ・ＰＧＡ部２０に読み出される。
【００１２】
ＣＤＳ・ＰＧＡ部２０は、撮像画素部１２の画素列毎にＣＤＳ・ＰＧＡ回路を設けたものであり、撮像画素部１２の各画素列から読み出された画素信号に対し、ＣＤＳ（相関二重サンプリング）やＰＧＡ（プログラマブルゲインコントロール）等の信号処理を行い、その画素信号をＡ／Ｄ部２２に出力する。
Ａ／Ｄ部２２は、撮像画素部１２の各画素列に対応してＡ／Ｄ変換回路を設けたものであり、ＣＤＳ・ＰＧＡ部２０からの各画素列毎の画素信号をアナログ信号からデジタル信号に変換して出力する。
また、Ｈ選択手段１６は、Ａ／Ｄ部２２からのデジタル信号出力を水平方向に選択して、これを水平バスライン２６に出力するものである。なお、本例では、１０ｂｉｔ出力とし、水平バスライン２６も１０本あるものとする。
【００１３】
また、定電流部２４は、上述のような撮像画素部１２に対し、各画素列毎に定電流源を供給するものである。
また、タイミングジェネレータ１８は、上述した撮像画素部１２の各画素以外の各部にも各種のタイミング信号を供給している。
また、出力バッファ部２８は、水平バスライン２６から送られてきたデジタル信号を半導体チップ１０の外部端子に出力するものである。
また、通信部３０は、半導体チップ１０の外部との通信を行い、例えばタイミングジェネレータ１８による動作モードを制御したり、半導体チップ１０の状態を表すパラメータを外部に出力するような動作を行う。
【００１４】
以上の構成は、基本的には従来のカメラシステムの固体撮像装置と同様のものであるが、本例では、出力バッファ部２８による映像信号の出力方法とタイミングジェネレータ１８によるクロックが従来と異なる特徴部分である。
まず、本例の出力バッファ部２８は、水平バスライン２６からのデジタル信号をバッファして出力するが、このときに通常の映像信号に加えて、その反転出力をも生成する。
これらは、それぞれ映像信号出力端子２８Ａと反転映像信号出力端子２８Ｂからチップ１０の外部に出力される。
なお、図１では省略しているが、１０ｂｉｔの映像信号に対して反転映像信号も１０ｂｉｔであり、各出力端子２８Ａ、２８Ｂは合わせて２０個（２０ｂｉｔ）となっている。
【００１５】
次に、出力バッファ部２８へのクロック（出力クロック）はタイミングジェネレータ１８から供給されるが、これも別の出力バッファ部３２によってバッファリングされ、やはり反転されたものとともに、出力端子３２Ａ、３２Ｂより外部に出力される。
図２は、本例における信号波形を示すタイミングチャートであり、図２（Ａ）は出力クロック、図２（Ｂ）は反転出力クロック、図２（Ｃ）はある１つの映像信号、図２（Ｄ）は図２（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、出力クロックの立ち上がり、立ち下りの両エッジに信号を切替えており、出力クロックの半クロックで１画素１０ｂｉｔの出力を行う。
【００１６】
図３は、固体撮像装置（半導体チップ１０）と次段ＩＣ６０の接続例を示すブロック図である。
次段ＩＣ６０は、映像信号と反転映像信号を受け取って各種の信号処理を行う信号処理回路やＤＳＰ（デジタルシグナルプロセッサ）等を搭載したものである。そして、この次段ＩＣ６０では、入力段に差動アンプを有することにより、従来の許容範囲以上になまった波形でも、入力信号を認識することができる。これにより、カメラシステムの超高速化、または信号経路への容量付加、または、固体撮像装置の出力バッファの小型化が可能である。
また、出力信号が High とLow に切り替わるときに、パスの充放電電流が例えば図示の矢印ａ、ｂの方向に流れるが、出力と反転出力とで反対方向に電流が流れるので、各経路を近接させておけば、互いに打ち消しあって不要輻射を減らすことができる。なお、ここでは映像信号で説明したが、出力クロックでも同じことが言える。
なお、図１に示す例は、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、デジタルの映像信号を出力する固体撮像装置を用いたカメラシステム一般について同様に適用し得るものである。
【００１７】
次に、本発明の第２の実施の形態例について説明する。
上述した第１の実施の形態例では、映像信号および反転映像信号の出力端子を合計で２０個のパラレル端子としたが、本発明の第２の実施の形態例では、映像信号の出力端子と反転映像信号の出力端子を１個ずつ設け、時分割で出力するような構成とする。なお、水平バスラインは上述した第１の例と同様に１０本あるものとする。
【００１８】
図４は、本例における出力バッファ部の構成を示すブロック図である。
図示のように、本例では、水平バスライン２６と出力バッファ部２８との間にマルチプレクサ４０が設けられている。
このマルチプレクサ４０は、適切なタイミングで水平バスライン２６を選択するものである。出力バッファ部２８には、選択された水平バスライン２６の信号が入力され、バッファリングされて映像信号出力端子２８Ａおよび反転信号出力端子２８Ｂに導かれる。
このようにして、１０ｂｉｔの映像信号を１０またはそれ以上のクロックでチップ外に読み出すことで、上述した第１の例より出力端子数を減らすことができる。したがって、出力端子数が減ることにより、カメラシステムの小型化を実現できる。また、出力端子が合計で２個であるので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
【００１９】
また、このような構成では、上述したクロック信号の代わりにストローブ信号を出力することが好ましい。
ここでストローブ信号とは、映像信号が反転しないタイミングで反転する信号である。
図５は、本例における信号波形を示すタイミングチャートであり、図５（Ａ）はストローブ信号、図５（Ｂ）は反転ストローブ信号、図５（Ｃ）はある１つの映像信号、図５（Ｄ）は図５（Ｃ）に示す映像信号に対応する反転映像信号を示している。
ここでは、映像信号とストローブ信号のいずれか一方が反転するので、各クロックタイミングでのデバイス出力にかかる負荷が片方分で済み、しかも一定である。ストローブ信号と映像信号の排他的論理和を取ることによって、次段ＩＣでクロックを再現することができる。
【００２０】
次に、本発明の第３の実施の形態例について説明する。
図６は、本発明の第３の実施の形態例によるカメラシステムの固体撮像装置の概要を示す平面図であり、本例の固体撮像装置の全体を説明をするのに必要な主な構成要素を示している。
本例による固体撮像装置は、図１に示すＡ／Ｄ部２２を削除し、また、ＣＤＳ・ＰＧＡ部２０の代わりにＰＧＡ部を削除したＣＤＳ部５０を用い、さらに出力バッファ部２８の代わりにアナログの差動出力アンプ５２を用いることにより、アナログ出力を行うようにしたものである。
なお、ＣＤＳ部５０は、ＣＤＳ・ＰＧＡ部２０のＣＤＳ部と同様のものである。また、その他は図１に示す例と同様であるので、同一符号を付して説明は省略する。
【００２１】
このような構成において、水平バスライン２６（水平信号線）からの信号は、差動出力アンプ５２によってチップ外へ出力されるが、この際、アナログ映像信号と反転アナログ映像信号の差動信号の形態で出力する。
図７は、差動出力アンプ５２の構成例を示すブロック図である。
図示のように、この差動出力アンプ５２は、駆動電源Ｖｄと定電流源５６との間に抵抗Ｒ１、Ｒ２およびＭＯＳトランジスタＱ１、Ｑ２による差動回路を設けたものであり、上述したアナログ映像信号と反転アナログ映像信号は、抵抗Ｒ１、Ｒ２とＭＯＳトランジスタＱ１、Ｑ２の接続点よりアナログ出力１、アナログ出力２として出力される。
【００２２】
また、ＭＯＳトランジスタＱ１、Ｑ２による入力段も差動形となっており、一方のＭＯＳトランジスタＱ１のゲートには、水平バスライン２６（水平信号線）が接続され、もう一方のＭＯＳトランジスタＱ２のゲートには、クランプ電圧Ｖclp が入っている。
また、水平信号線２６とクランプ電圧Ｖclp の間には、クランプスイッチ５４が挿入されている。水平信号線２６は、このクランプスイッチ５４を通してクランプ電圧Ｖclp にリセットされる。
クランプスイッチ５４を開いてから水平信号線２６にＣＤＳ部５０からの信号が載せられ、クランプ電圧Ｖclp との差が増幅されて、アナログ出力１およびアナログ出力２に出力される。
なお、負荷の設定によっては、この後段に駆動能力のさらに大きい差動増幅器を配置する２段構成としても良いし、ボルテージフォロアを通して出力する構成としてもよい。
【００２３】
このようなアナログ出力は、もともと映像出力端子が１つであるので装置の小型化には有利である。
また、この例では２つの出力になるが、小型化の点で大きな問題になるほどではない。そして、２つのアナログ出力は一方が高電位になったときに、もう一方は低電位になるので、図３の例で説明したのと同じ理由で次段ＩＣまでの配線に流れる電流が互いに逆方向になり、不要輻射が軽減されるという効果がある。また、次段ＩＣまでの経路にノイズが乗っても、その影響を受けにくい。
これにより、高速クロック出力に伴う問題や次段ＩＣまでの距離が遠いことに伴う問題、あるいは近くに輻射に弱い装置があるといった問題を軽減することができる。
なお、図５に示す例においても、固体撮像装置の１つの構成例としてＣＭＯＳ型イメージセンサを例としているが、本発明は上述のような構成に限らず、アナログの映像信号を出力する固体撮像装置を用いたカメラシステム一般について同様に適用し得るものである。
【００２４】
本発明によるカメラシステムによれば、出力バッファ部から映像信号とその反転映像信号を出力するようにしたことから、次段の回路の入力段において差動回路を用いることにより、ある程度のなまりのある信号でも確実に検出できるような構成を実現でき、映像信号の超高速化を実現できる。
【００２５】
また、特に上述した第１の実施の形態例では、次段ＩＣの入力段に差動アンプを使い、よりなまった波形でも信号を認識することができるので、システムの高速化、または信号経路への容量付加、または固体撮像装置の出力バッファ部の小型化が可能である。また、出力信号が切り替わるときに、パスの充放電電流が例えば図の方向に流れるが、出力と反転出力で反対方向に流れるので、経路を近接させておけば打ち消しあって不要輻射を減らすことができる。
また、上述した第２の実施の形態例では、第１の実施の形態例に加えて出力端子を減らすことができる。出力端子が減るので、固体撮像装置やそれを用いたカメラの小型化ができる。また、信号出力端子が反転含めて２個なので、出力信号間の位相差を問題無い範囲に収めることが容易であり、クロックの高速化がさらに容易である。
また、上述した第３の実施の形態例では、不要輻射の問題を軽減でき、次段ＩＣへの経路で乗るノイズの影響を受けにくいという効果がある。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態例のカメラシステムの固体撮像装置の概要を示す平面図である。
【図２】図１に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図３】図１に示す固体撮像装置と次段ＩＣの接続例を示すブロック図である。
【図４】本発明の第２の実施の形態例のカメラシステムの固体撮像装置における出力バッファ部の構成を示すブロック図である。
【図５】図４に示す固体撮像装置における出力段の信号波形を示すタイミングチャートである。
【図６】本発明の第３の実施の形態例のカメラシステムの固体撮像装置の概要を示す平面図である。
【図７】図６に示す固体撮像装置に設けられる差動出力アンプの構成例を示すブロック図である。
【符号の説明】
【００２７】
１０……半導体チップ、１２……撮像画素部、１４……Ｖ選択手段、１６……Ｈ選択手段、１８……タイミングジェネレータ（ＴＧ）、２０……ＣＤＳ・ＰＧＡ部、２２……Ａ／Ｄ部、２４……定電流部、２６……水平バスライン、２８、３２……出力バッファ部、３０……通信部、４０……マルチプレクサ、５０……ＣＤＳ部、５２……差動出力アンプ、５４……クランプスイッチ、５６……定電流源、６０……次段ＩＣ。