(57)【要約】【課題】  素子の微細化が進んでも、素子の周辺部の絶縁膜を充分に絶縁性を有する厚さに形成して、素子の周囲の絶縁性を充分に確保することが可能な構造を有するメモリを提供する。【解決手段】  記憶素子２０によりメモリセルが構成され、記憶素子２０の厚さ方向に電流を流して、情報の記録又は情報の読み出しが行われ、メモリセルの記憶素子２０の周囲に、電流経路を記憶素子２０内に制限する絶縁層２２が設けられ、この絶縁層２２が塗布膜を加熱処理して形成された絶縁層２２であるメモリを構成する。【選択図】        図１
2006165264.tif 000002
【特許請求の範囲】
【請求項１】
記憶素子によりメモリセルが構成され、
前記記憶素子の厚さ方向に電流を流して、情報の記録又は情報の読み出しが行われ、
前記メモリセルの前記記憶素子の周囲に、電流経路を前記記憶素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とするメモリ。
【請求項２】
前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項１に記載のメモリ。
【請求項３】
前記記憶素子が、磁性体の磁化状態により情報を保持する記憶層と、磁化の向きが固定された磁性層から成る磁化固定層と、前記記憶層及び前記磁化固定層の間のトンネル絶縁層とを有して成り、前記記憶素子の厚さ方向に電流を流すことにより情報の記録が行われる構成であることを特徴とする請求項１に記載のメモリ。
【請求項４】
前記絶縁層は、前記記憶素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項１に記載のメモリ。
【請求項５】
磁気抵抗効果素子を有して成り、
前記磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、
前記磁気抵抗効果素子の周囲に、電流経路を前記磁気抵抗効果素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とする磁気ヘッド。
【請求項６】
前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項５に記載の磁気ヘッド。
【請求項７】
前記磁気抵抗効果素子が、トンネル磁気抵抗効果素子であることを特徴とする請求項５に記載の磁気ヘッド。
【請求項８】
前記絶縁層は、前記磁気抵抗効果素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項５に記載の磁気ヘッド。
【請求項９】
磁気抵抗効果素子を有して成り、
前記磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、
前記磁気抵抗効果素子の周囲に、電流経路を前記磁気抵抗効果素子内に制限する絶縁層が設けられ、
前記絶縁層が、塗布膜を加熱処理して形成された絶縁層である
ことを特徴とする磁気センサー。
【請求項１０】
前記塗布膜が、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料から成ることを特徴とする請求項９に記載の磁気センサー。
【請求項１１】
前記磁気抵抗効果素子が、トンネル磁気抵抗効果素子であることを特徴とする請求項９に記載の磁気センサー。
【請求項１２】
前記絶縁層は、前記磁気抵抗効果素子に接する部分が、他の部分よりも厚く形成されていることを特徴とする請求項９に記載の磁気センサー。
【請求項１３】
メモリのメモリセルを構成する記憶素子となる積層膜を形成して、
前記積層膜をパターニングして前記記憶素子を形成した後に、
前記記憶素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記記憶素子の周囲に絶縁層を形成する
ことを特徴とするメモリの製造方法。
【請求項１４】
前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項１３に記載のメモリの製造方法。
【請求項１５】
磁気ヘッドを構成する磁気抵抗効果素子となる積層膜を形成して、
前記積層膜をパターニングして前記磁気抵抗効果素子を形成した後に、
前記磁気抵抗効果素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記磁気抵抗効果素子の周囲に絶縁層を形成する
ことを特徴とする磁気ヘッドの製造方法。
【請求項１６】
前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項１５に記載の磁気ヘッドの製造方法。
【請求項１７】
磁気センサーを構成する磁気抵抗効果素子となる積層膜を形成して、
前記積層膜をパターニングして前記磁気抵抗効果素子を形成した後に、
前記磁気抵抗効果素子の周囲に塗布膜を形成し、
前記塗布膜を加熱処理して、前記磁気抵抗効果素子の周囲に絶縁層を形成する
ことを特徴とする磁気センサーの製造方法。
【請求項１８】
前記塗布膜に、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させた材料を用いることを特徴とする請求項１７に記載の磁気センサーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子の厚さ方向に電流を流して、情報の記録又は読み出しが行われるメモリ及びその製造方法に係わる。例えば、磁性体の磁化状態により情報を保持する記憶素子から成り、記憶素子の積層方向に電流を流してスピン注入により情報を記録するメモリが挙げられる。
また本発明は、磁気抵抗効果素子の積層方向に電流を流す、磁気ヘッド及び磁気センサー、並びにこれらの製造方法に係わる。
【背景技術】
【０００２】
情報通信機器、特に携帯端末等の個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジック等の素子に対して、高集積化、高速化、低電力化等、一層の高性能化が要請されている。
特に、不揮発性メモリは、機器の高機能化に必要不可欠な部品と考えられている。
例えば、電源の消耗やトラブル、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリはシステムや個人の重要な情報を保護することができる。
また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリを兼ねることができる不揮発性メモリを実現することができれば、消費電力とメモリの無駄を無くすことができる。
さらに、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００３】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferro electric Random Access Memory ）等が挙げられる。
しかしながら、フラッシュメモリは、書き込み速度がμ秒のオーダーと遅いため、高速なアクセスに向かないという欠点がある。
一方、ＦＲＡＭにおいては、書き換え可能回数が１０１２〜１０１４と有限であるため、完全にＳＲＡＭやＤＲＡＭを置き換えるには耐久性が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００４】
これらの欠点がない不揮発性メモリとして注目されているのが、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ；Magnetic Random Access Memory ）である（例えば、非特許文献１参照）。
【０００５】
初期のＭＲＡＭは、ＡＭＲ（anisotropic magnetoresistive）効果や、ＧＭＲ（Giant magnetoresistance ）効果等を利用した、スピンバルブをベースにした構成であった（非特許文献２及び非特許文献３参照）。
しかし、これらの構成では、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビット当たりの消費電力が大きく大容量化が難しいという欠点があった。
【０００６】
そこで、ＴＭＲ(Tunnel Magnetoresistance)効果を利用した構成のＭＲＡＭが提案されている。
当初は、室温における抵抗変化率が１〜２％しかなかったが（非特許文献４参照）、近年では２０％近くの抵抗変化率が得られるようになり（非特許文献５参照）、ＴＭＲ効果を利用したＭＲＡＭに注目が集まるようになってきている。
【０００７】
ＭＲＡＭでは、マトリクス状に配列されたＴＭＲ効果型の記憶素子を有するとともに、その素子群のうち特定の素子に情報を記録するために、素子群を縦横に横切るワード書き込み線とビット書き込み線を有しており、その交差領域に位置する記憶素子のみに、選択的に情報の記録（書き込み）を行うように構成されている。
【０００８】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
【０００９】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【００１０】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【００１１】
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
【００１２】
一方、このスピン注入による磁化反転を利用したメモリを実現するためには、記憶層の単磁区化すると共に、膜面に垂直な方向に流れる電流による誘導磁界の影響を抑制する必要がある。
そのためには、記憶層の平面寸法を１００ｎｍ以下にする必要がある。
【００１３】
【非特許文献１】Wang et al.,IEEETrans.Magn.,1997,Vol.33,p.4498
【非特許文献２】J.M.Daughton,Thin Solid Films,1992,vol.216,p.162-168
【非特許文献３】D.D.Tang et al.,IEDM Technical Digest,1997,p.995-997
【非特許文献４】R.Meservey et al.,PysicsReports,1994,vol.238,p.214-217
【非特許文献５】T.Miyazaki et al.,J.Magnetism & Magnetic Material,1995,vol.139,L231
【特許文献１】特開２００３−１７７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
記憶層の平面寸法を１００ｎｍ程度とした記憶素子を製造する方法としては、従来、レジストマスク方式とハードマスク方式が提案されている。
このうち、レジストマスク方式は、ハードディスクドライブ用磁気ヘッド等を製造する際にも用いられている。
【００１５】
レジストマスク方式の概略を図６Ａ〜図６Ｇに示す。
まず、図６Ａに示すように、記憶素子を構成する磁性膜や非磁性膜等から成る積層膜５１を形成する。
次に、この積層膜５１の上に、図６Ｂに示すように、ネガレジスト５２を堆積形成する。
そして、ｉ線や電子線によるフォトリソグラフィ技術により、図６Ｃに示すように、ネガレジスト５２から成る微細なパターンを形成する。
次に、図６Ｄに示すように、ネガレジスト５２の微細パターンをマスクとして用いて、イオンミリング５３等により、積層膜５１を加工する。これにより、積層膜５１は、中央部は記憶素子を構成する各層が積層された状態で残り、端部では下部電極層等一部の層のみが残る。
次に、図６Ｅに示すように、スパッタ法やＣＶＤ法により、Ａｌ２Ｏ３やＳｉＯ２に代表される絶縁膜５４を形成する。
次に、リフトオフを行うことにより、図６Ｆに示すように、積層膜５１の上部電極との接触面を露出させる。このとき、積層膜５１の中央部の両側に絶縁膜５４が残る。この残った絶縁膜５４は、電流経路を記憶素子部分にのみ流す役割を果たす必要があることから、後に絶縁膜５４の上に形成される上部電極とエッチングされた積層膜５１の端部との間隔、即ち残った絶縁膜５４の厚さｄ１が、充分な絶縁性を有する程度である必要がある。
その後、図示しないが、積層膜５１の上部に接続するように、上部電極を形成する。
このようにして、記憶素子を製造することができる。
【００１６】
レジストマスク方式においては、ネガレジスト５２の膜厚を薄くすることにより、１００ｎｍ以下のレジストパターンの形成が可能である。
しかしながら、ネガレジスト５２の膜厚を薄くした場合、リフトオフによって積層膜５１の上部電極との接触面を露出させるためには、絶縁膜５４の膜厚ｄ１も薄くする必要があることから、上部電極とエッチングされた積層膜５１の端部との充分な絶縁性を確保できなくなる。
【００１７】
次に、ハードマスク方式の概略を図７Ａ〜図７Ｉに示す。
ハードマスク方式では、エッチング工程に主としてＲＩＥ（反応性イオンエッチング）法が利用され、ＲＩＥ法における各種金属膜のエッチング選択比が非常に大きいことを利用する。
まず、図７Ａに示すように、記憶素子を構成する磁性膜や非磁性膜等から成る積層膜５１を形成する。
次に、この積層膜５１の上に、図７Ｂに示すように、ハードマスク５５を形成する。ハードマスク５５の材料としては、積層膜５１の最上部の磁性膜に対して、エッチング選択比の大きい金属や金属化合物（例えばＴａＮ等）を用いる。
次に、図７Ｃに示すように、ハードマスク５５の上に、ネガレジスト５２を堆積形成する。
そして、ｉ線や電子線によるフォトリソグラフィ技術により、図７Ｄに示すように、ネガレジスト５２から成る微細なパターンを形成する。
次に、図７Ｅに示すように、ネガレジスト５２の微細パターンをマスクとして用いて、ＲＩＥ５６により、ハードマスク５５を加工する。このとき、エッチングガスは、ハードマスク５５の材料のみがエッチングされるものを使用する。これにより、積層膜５１は、ほとんど加工されることなく、そのまま残る。
次に、図７Ｆに示すように、ネガレジスト５２を除去する。
次に、図７Ｇに示すように、ハードマスク５５の微細パターンをマスクとして、ＲＩＥ５６により、積層膜５１を加工する。このとき、積層膜５１のみがエッチングされるものを使用する。これにより、積層膜５１は、中央部は記憶素子を構成する各層が積層された状態で残り、端部では下部電極層等一部の層のみが残る。
次に、図７Ｈに示すように、スパッタ法やＣＶＤ法により、Ａｌ２Ｏ３やＳｉＯ２に代表される絶縁膜５４を形成する。
次に、ＣＭＰ（化学的機械的研磨）法により研磨を行うことにより、図７Ｉに示すように、積層膜５１の上部電極との接触面を露出させる。このとき、積層膜５１の中央部の両側に絶縁膜５４が残る。
その後、図示しないが、積層膜５１の上部に接続するように、上部電極を形成する。
このようにして、記憶素子を製造することができる。
【００１８】
しかしながら、ＣＭＰ法では、研磨膜厚ｄ２を精度よく制御することが困難である。
また、記憶素子の微細化が進むにつれて、記憶素子の部分と周辺部（絶縁膜５４）との研磨レートの差が少なくなることから、周辺部の絶縁膜５４も記憶素子の部分と同様に厚く研摩されて、研磨後に残る絶縁膜５４が薄くなってしまう。このように絶縁膜５４が薄くなると、記憶素子の周囲の上部電極と積層膜の端部との絶縁性を充分に確保することができなくなる。
【００１９】
上述した問題の解決のために、本発明においては、素子の微細化が進んでも、素子の周辺部の絶縁膜を充分に絶縁性を有する厚さに形成して、素子の周囲の絶縁性を充分に確保することが可能な構造を有するメモリ、磁気ヘッド、磁気センサー、並びにこれらの製造方法を提供するものである。
【課題を解決するための手段】
【００２０】
本発明のメモリは、記憶素子によりメモリセルが構成され、記憶素子の厚さ方向に電流を流して、情報の記録又は情報の読み出しが行われ、メモリセルの記憶素子の周囲に、電流経路を記憶素子内に制限する絶縁層が設けられ、この絶縁層が塗布膜を加熱処理して形成された絶縁層であるものである。
【００２１】
本発明の磁気ヘッドは、磁気抵抗効果素子を有して成り、磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、磁気抵抗効果素子の周囲に、電流経路を磁気抵抗効果素子内に制限する絶縁層が設けられ、この絶縁層が、塗布膜を加熱処理して形成された絶縁層であるものである。
【００２２】
本発明の磁気センサーは、磁気抵抗効果素子を有して成り、磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、磁気抵抗効果素子の周囲に、電流経路を磁気抵抗効果素子内に制限する絶縁層が設けられ、この絶縁層が、塗布膜を加熱処理して形成された絶縁層であるものである。
【００２３】
本発明のメモリの製造方法は、メモリのメモリセルを構成する記憶素子となる積層膜を形成して、この積層膜をパターニングして記憶素子を形成した後に、この記憶素子の周囲に塗布膜を形成し、この塗布膜を加熱処理して記憶素子の周囲に絶縁層を形成するものである。
【００２４】
本発明の磁気ヘッドの製造方法は、磁気ヘッドを構成する磁気抵抗効果素子となる積層膜を形成して、この積層膜をパターニングして磁気抵抗効果素子を形成した後に、この磁気抵抗効果素子の周囲に塗布膜を形成し、この塗布膜を加熱処理して磁気抵抗効果素子の周囲に絶縁層を形成するものである。
【００２５】
本発明の磁気センサーの製造方法は、磁気センサーを構成する磁気抵抗効果素子となる積層膜を形成して、この積層膜をパターニングして磁気抵抗効果素子を形成した後に、この磁気抵抗効果素子の周囲に塗布膜を形成し、この塗布膜を加熱処理して磁気抵抗効果素子の周囲に絶縁層を形成するものである。
【００２６】
上述の本発明のメモリによれば、メモリセルの記憶素子の周囲に、電流経路を記憶素子内に制限する絶縁層が設けられ、この絶縁層が塗布膜を加熱処理して形成された絶縁層であることにより、記憶素子を（例えば１００ｎｍ以下の）微細なパターンとした場合でも、塗布膜を充分な厚さに塗布形成することが可能であるため、充分な絶縁性を有する厚さに絶縁層を形成することが可能になる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を記憶素子部に制限することができ、記憶素子に電流を流して、記憶層の磁化の向きの反転や、記憶層の磁化の向きの検出等を良好に行うことができる。
【００２７】
上述の本発明の磁気ヘッド及び本発明の磁気センサーによれば、磁気抵抗効果素子を有して成り、磁気抵抗効果素子の厚さ方向に電流を流して、磁界の検出が行われ、磁気抵抗効果素子の周囲に、電流経路を磁気抵抗効果素子内に制限する絶縁層が設けられ、この絶縁層が、塗布膜を加熱処理して形成された絶縁層であることにより、磁気抵抗効果素子を（例えば１００ｎｍ以下の）微細なパターンとした場合でも、塗布膜を充分な厚さに塗布形成することが可能であるため、充分な絶縁性を有する厚さに絶縁層を形成することが可能になる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を磁気抵抗効果素子部に制限することができ、磁気抵抗効果素子に電流を流して、磁界の検出を良好に行うことができる。
【００２８】
上述の本発明のメモリの製造方法によれば、メモリのメモリセルを構成する記憶素子となる積層膜を形成して、この積層膜をパターニングして記憶素子を形成した後に、この記憶素子の周囲に塗布膜を形成し、この塗布膜を加熱処理して記憶素子の周囲に絶縁層を形成することにより、記憶素子を（例えば１００ｎｍ以下の）微細なパターンとした場合でも、塗布膜を充分な厚さに塗布形成することができ、絶縁層を充分な絶縁性を有する厚さに形成することができる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を記憶素子部に制限することができ、記憶素子に電流を流して、記憶層の磁化の向きの反転や、記憶層の磁化の向きの検出等を良好に行うことができるメモリを製造することができる。
【００２９】
上述の本発明の磁気ヘッドの製造方法及び本発明の磁気センサーの製造方法によれば、磁気抵抗効果素子となる積層膜を形成して、この積層膜をパターニングして磁気抵抗効果素子を形成した後に、この磁気抵抗効果素子の周囲に塗布膜を形成し、この塗布膜を加熱処理して磁気抵抗効果素子の周囲に絶縁層を形成することにより、磁気抵抗効果素子を（例えば１００ｎｍ以下の）微細なパターンとした場合でも、塗布膜を充分な厚さに塗布形成することができ、絶縁層を充分な絶縁性を有する厚さに形成することができる。
これにより、充分な絶縁性を有する絶縁層によって電流経路を磁気抵抗効果素子部に制限することができ、磁気抵抗効果素子に電流を流して、磁界の検出を良好に行うことができる磁気ヘッドや磁気センサーを製造することができる。
【００３０】
また、上述の本発明のメモリにおいて、記憶素子を、磁性体の磁化状態により情報を保持する記憶層と、磁化の向きが固定された磁性層から成る磁化固定層と、前記記憶層及び前記磁化固定層の間のトンネル絶縁層とを有して成り、前記記憶素子の厚さ方向に電流を流すことにより情報の記録が行われる構成とすることも可能である。
このような構成としたときには、記憶層とトンネル絶縁層と磁化固定層とによりトンネル磁気接合素子（ＭＴＪ素子）が構成される。
そして、記憶素子を微細化することにより、トンネル絶縁層内のピンホール数を低減して、トンネル磁気接合素子における磁気抵抗変化率を向上することが可能になる。
【００３１】
また、上述の本発明のメモリにおいて、記憶素子に接する部分の絶縁層が他の部分よりも厚く形成されている構成とすることも可能である。
同様に、上述の本発明の磁気ヘッド及び本発明の磁気センサーにおいて、磁気抵抗効果素子に接する部分の絶縁層が他の部分よりも厚く形成されている構成とすることも可能である。
このような構成としたときには、記憶素子や磁気抵抗効果素子の側面と、上部の電極層との電流リークの発生を抑制することができる。
【００３２】
また、上述の本発明の磁気ヘッド及び本発明の磁気センサーにおいて、磁気抵抗効果素子がトンネル磁気抵抗効果素子である構成とすることも可能である。
このような構成としたときには、磁気抵抗効果素子を微細化することにより、トンネル磁気抵抗効果素子を構成するトンネル絶縁層内のピンホール数を低減して、トンネル磁気抵抗効果素子における磁気抵抗変化率を向上することが可能になる。
【発明の効果】
【００３３】
上述の本発明のメモリ及びその製造方法によれば、メモリのメモリセルを構成する記憶素子を微細化しても、充分な絶縁性を有する絶縁層によって電流経路を記憶素子部に制限することができ、記憶素子に電流を流して、記憶層の磁化の向きの反転や、記憶層の磁化の向きの検出等を良好に行うことができるため、信頼性の高いメモリを実現することができる。
そして、記憶素子を微細化することにより、メモリの小型化や大容量化を図ることができる。
【００３４】
また、本発明の磁気ヘッド及びその製造方法、本発明の磁気センサー及びその製造方法によれば、磁気ヘッドや磁気センサーを構成する磁気抵抗効果素子を微細化しても、充分な絶縁性を有する絶縁層によって電流経路を磁気抵抗効果素子部に制限することができ、磁気抵抗記憶素子に電流を流して、磁界の検出を良好に行うことができるため、信頼性の高い磁気ヘッドや磁気センサーを実現ことができる。
そして、磁気抵抗効果素子を微細化することにより、磁気ヘッドや磁気センサーの小型化を図ることができる。
【００３５】
また、絶縁膜の成膜には、スパッタ法やＣＶＤ法が用いられているため、従来は大規模真空装置を使用していた。
これに対して、本発明では、スピンコーター等で塗布することにより、絶縁層となる塗布膜を形成することができるため、大気中での成膜が可能であり、製造設備を大幅に簡素化することが可能になる。
【００３６】
さらに、塗布膜を加熱処理して絶縁層を形成する工程を、記憶素子や磁気抵抗効果素子等、メモリや磁気ヘッドや磁気センサーの他の部分に対する加熱処理と同時に行うことが可能である。これらの加熱処理を同時に行うことにより、熱処理工程が１回のみとなることから、熱が加わることによる磁性膜の磁気特性低下を抑制することができる。
【発明を実施するための最良の形態】
【００３７】
本発明の一実施の形態として、スピン注入により情報の記録が行われる記憶素子及びこの記憶素子を用いたメモリの概略構成図を図１Ａ及び図１Ｂに示す。図１Ａは、記憶素子を構成する積層膜の断面図を示している。また、図１Ｂは、記憶素子及びその周辺の断面図を示している。
【００３８】
まず、本実施の形態の記憶素子２０は、図１Ａに示すように、下地膜１０、反強磁性層１１、磁性層１２、非磁性層１３、磁性層１４、トンネル絶縁層１５、記憶層１６、キャップ層１７が積層された積層膜１により構成されている。
記憶層１６は、磁化Ｍ１の向きを反転させることが可能な強磁性層からなり、磁化Ｍ１の向き（磁化状態）により情報を保持するものである。
磁性層１２は、反強磁性層１１と接して配置されていることにより、磁化Ｍ１１の向きが左向きに固定されている。また、磁性層１２及び磁性層１４は、非磁性層１３を介して配置されていることにより、反強磁性結合しており、磁性層１２の磁化Ｍ１１の向き（左向き）と磁性層１４の磁化Ｍ１２の向き（右向き）とが反対向きになっている。そして、これら４層１１，１２，１３，１４により、磁化固定層１８が構成される。
【００３９】
磁化固定層１８と、記憶層１６との間には、トンネル絶縁層１５が形成されている。
このトンネル絶縁層１５は、上下の磁性層１４，１６の磁気的結合を切るとともに、トンネル電流を流す役割を担う。
これにより、磁化固定層１８と、トンネル絶縁層１５と、記憶層１６とにより、前述したＭＴＪ素子（ＴＭＲ素子（トンネル磁気抵抗効果素子）ともいう）が構成されている。
【００４０】
このようにＭＴＪ素子が構成されているため、記憶層１６の磁化Ｍ１の向きと、磁化固定層１８のトンネル絶縁層１５側の磁性層１４の磁化Ｍ１２の向きとの関係により、ＭＴＪ素子に流れるトンネル電流に対する抵抗値が変化する。即ち、記憶層１６の磁化Ｍ１の向きが磁性層１４の磁化Ｍ１２の向きに対して、平行である場合には抵抗値が低くなり、反平行である場合には抵抗値が高くなる。
そして、抵抗値が低い状態を情報「１」として、抵抗値が高い状態を情報「０」とすることにより、記憶層１６の磁化Ｍ１の向きによって、２ビットの情報を保持することができる。
【００４１】
また、記憶素子２０が上述した構成となっているため、記憶素子２０の積層膜１の積層方向に電流を流すことによって、スピン注入により記憶層１６の磁化Ｍ１の向きを反転させて、記憶素子２０に情報の記録（書き込み）を行うことができる。
【００４２】
そして、図１Ｂに示すように、積層膜１が中央部を残してパターニングされて記憶素子２０が形成されており、積層膜１の周辺部は下層の一部の層（例えば、下地膜１０と反強磁性層１１）を残して除去されている。
この積層膜１の周辺部の残った部分２４がワード線ＷＬとなっている。
また、記憶素子２０の上には、ビット線ＢＬを兼ねる上部電極層２３が接続されている。なお、上部電極層２３とビット線ＢＬとは別々であっても構わない。
さらに、記憶素子２０の積層膜１の周辺部に接して、絶縁層２２が設けられており、この絶縁層２２により、ワード線ＷＬとビット線ＢＬとが直接導通しないように絶縁されている。これにより、ワード線ＷＬとビット線ＢＬとを通じて、記憶素子２０に積層膜１の積層方向の電流を流すことができる。
【００４３】
そして、図１Ｂに断面図を示すようにメモリセルを構成して、メモリセルを多数配置することにより、メモリ（記憶装置）を構成する。
【００４４】
本実施の形態においては、特に、記憶素子２０の積層膜１の周囲に接している絶縁層２２を、塗布膜を加熱処理して形成した絶縁層により構成する。
これにより、後述するように、記憶素子２０を微細化することが可能になる。
【００４５】
加熱処理により絶縁層２２となる塗布膜の材料としては、例えば、シリコン酸化物、チタン酸化物、アルミニウム酸化物の少なくともいずれかを有機溶剤に含有させたものが挙げられる。
具体的には、有機ＳＯＧ（Spin On Glass）が知られているが、公知の有機ＳＯＧに限らず、スピンコート等による塗布が可能であり、１００℃以上で加熱処理した後に記憶素子２０部分の抵抗値よりも高い抵抗値を示すものであればよい。
【００４６】
本実施の形態の記憶素子２０から成るメモリセルは、次のようにして作製することができる。
【００４７】
まず、図１Ａに示した下地膜１０からキャップ層１７までの各層を順次成膜して、図２Ａに示すように、積層膜１を形成する。
次に、図２Ｂに示すように、積層膜１の上に、ネガレジスト２を堆積形成する。
その後、図２Ｃに示すように、電子線によるフォトリソグラフィにより、ネガレジスト２から成る微細なパターンを形成する。
次に、図２Ｄに示すように、微細なパターンのネガレジスト２をマスクとして、エッチング２５により、積層膜１の記憶素子２０部分以外の周辺部を除去する。ここまでは、図６Ａ〜図６Ｄに示した各工程と同様である。
【００４８】
次に、図２Ｅに示すように、例えばスピンコートにより、有機ＳＯＧ等の塗布膜２６を塗布形成する。このとき、塗布膜２６がある程度の流動性を有しているため、塗布膜２６の上面は、記憶素子部分と周辺部との段差が小さくなる。
次に、ネガレジスト２よりも塗布膜２６が速くエッチングされる条件でエッチング２５を行うことにより、図２Ｆに示すように、ネガレジスト２の上部を露出させる。
【００４９】
次に、ＲＩＥ法等によりエッチング２７を行い、図２Ｇに示すように、残ったネガレジスト２を除去する。これにより、記憶素子２０の積層膜１の上面が露出すると共に、記憶素子２０部分（図中中央部）の積層膜１の周囲に塗布膜２６が残る。
このとき、素子部分に接する部分の塗布膜２６がその他の部分よりも凸になっているため、記憶素子２０の側面と上部電極層２３（図１Ｂ参照）とがリークしにくい形状となっている。
その後、積層膜１の上部に接続するように、上部電極層２３を形成する。
次に、加熱処理により、塗布膜２６から溶剤を除去して、絶縁層２２を形成する。
このようにして、記憶素子２０から成るメモリセルを作製することができる。
【００５０】
上述した作製方法によれば、記憶素子２０のサイズが１００ｎｍ以下に微細化して、微細パターンのレジストマスク２の厚さｈ１（図２Ｃ参照）が薄くなった場合においても、塗布膜２６の厚さｈ２（図２Ｅ参照）を厚くすることが可能であるため、絶縁層２２によって充分な絶縁性を確保して、電流経路を記憶素子２０部に制限することが可能になる。
【００５１】
ところで、通常、絶縁膜としてＳＯＧを使用する場合には、ＳＯＧを塗布した直後に、高温熱処理により絶縁性を確保している。
本実施の形態の構成では、記憶素子２０の反強磁性層１１の規則化熱処理と同時に、ＳＯＧ等の塗布膜２６を加熱処理して、絶縁性耐圧を確保する絶縁層２２を形成することが可能である。このようにすれば熱処理工程が１回のみですむため、磁化固定層１８の磁性膜１２，１４や記憶層１６の、熱による磁気特性の低下を抑制することができる。
【００５２】
なお、レジスト２の微細パターンに限らず、図７Ａ〜図７Ｇに示したと同様にして、微細パターンのハードマスクをマスクとして用いて、記憶素子２０を構成する積層膜１をパターニングすることも可能である。
【００５３】
上述の本実施の形態によれば、記憶素子２０の積層膜１の周囲に接している絶縁層２２を、塗布膜２６を加熱処理して形成した絶縁層２２により構成していることにより、記憶素子２０を１００ｎｍ以下の微細なパターンとした場合でも、塗布膜２６を充分な厚さに塗布形成することができるため、絶縁層２２を充分な絶縁性耐圧を有する厚さに形成することが可能になる。
これにより、電流経路を記憶素子２０部に制限して、スピン注入による記憶層１６の磁化Ｍ１の向きの反転や、記憶層１６の磁化Ｍ１の向きの検出を、良好に行うことができる。
従って、記憶素子２０への情報の記録（書き込み）や記録された情報の読み出しの動作を安定して行うことができ、信頼性の高いメモリを構成することができる。
【００５４】
さらに、記憶素子２０を微細化することにより、後述するように、トンネル絶縁層１５の面積を小さくして、トンネル絶縁層１５内のピンホール数を低減することにより、高い磁気抵抗変化率を得ることも可能になる。
【００５５】
そして、記憶素子２０を微細化することにより、記憶素子２０から成るメモリセルのサイズを縮小化して、メモリの小型化や大容量化を図ることができる。
【００５６】
また、従来、絶縁膜の成膜には、スパッタ法やＣＶＤ法といった大規模真空装置を使用する方法を採用していた。
これに対して、本実施の形態では、スピンコーターで塗布膜２６を成膜して絶縁層２２を形成することが可能になるため、製造工程や製造設備を飛躍的に簡便化することが可能になる。
【００５７】
（実施例）
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
なお、本実験では、メモリを作製する代わりに、図３Ａに平面図、図３Ｂに図３ＡのＡ−Ａ´断面図をそれぞれ示す特性評価用素子ＴＥＧ（Test Element Group）４０を作製して、特性の測定・評価を行った。この特性評価用素子ＴＥＧは、基板２１上にワード線ＷＬとビット線ＢＬとが直交して配置され、これらワード線ＷＬとビット線ＢＬとの交差する部分に積層膜１から成る記憶素子２０が形成された構成である。なお、ワード線ＷＬは、積層膜１のうちの下層の一部の層によって構成されている。また、ワード線ＷＬの両端に端子パッド４１，４２が形成され、ビット線ＢＬの両端に端子パッド４３，４４が形成されている。
【００５８】
具体的には、次のようにして、図３Ａ及び図３Ｂに示すＴＥＧを作製した。
まず、表面に膜厚０．５２５ｍｍの熱酸化膜が形成された、厚さ２μｍのシリコン基板２１を用意した。
続いて、この基板２１上に、下記の層構成（Ａ）からなる記憶素子２０用の積層膜１を作製した。層構成（Ａ）は、／の左側が基板側となっており、（）内は膜厚を示し、組成式中の添え字は元素の重量％を示す。なお、この層構成（Ａ）は、図１Ａに示した記憶素子２０の各層１０〜１９に対応している。
Ｔａ（３ｎｍ）／ＰｔＭｎ（３０ｎｍ）／Ｃｏ９０Ｆｅ１０（１．８ｎｍ）／Ｒｕ（０．８ｎｍ）／（Ｃｏ６０Ｆｅ４０）７０Ｂ３０（２．０ｎｍ）／Ａｌ（１．０ｎｍ）−Ｏｘ／（Ｃｏ９０Ｆｅ１０）７０Ｂ３０（３ｎｍ）／Ｔａ（５ｎｎ）    （Ａ）
【００５９】
Ａｌ酸化物の絶縁層（図１Ａのトンネル絶縁層１５）以外の膜は、ＤＣマグネトロンスパッタ法を用いて成膜した。
Ａｌ酸化物の絶縁層は、まず金属Ａｌ膜をＤＣスパッタ法により１ｎｍ堆積させて、その後に酸素／アルゴンの流量比を１：１とし、チャンバーガス圧を１０Ｔｏｒｒとして、ＩＣＰ（誘導結合プラズマ）により金属Ａｌ膜をプラズマ酸化させることにより形成した。酸化時間はＩＣＰプラズマ出力に依存するが、ここでは６００秒とした。
【００６０】
次に、フォトリソグラフィによって、ワード線ＷＬとなる部分にマスクを形成した後に、ワード線ＷＬ以外の部分をＡｒプラズマにより選択エッチングした。このとき、ワード線ＷＬ以外の部分では、積層膜１が除去され、かつ基板２１の深さ５ｎｍまでエッチングされた。
次に、ワード線ＷＬとなる部分に残った積層膜１の上に、電子線によるフォトリソグラフィにより、図２Ｂ及び図２Ｃに示したように、平面寸法が８０ｎｍ×１６０ｎｍであり、高さｈ１が約１５０ｎｍである、ネガレジスト２の微細パターンから成るマスクを形成した。
続いて、このネガレジスト２のマスクを用いて、図２Ｄに示したように、記憶素子２０部分以外の積層膜１を、ＰｔＭｎ膜（反強磁性層１１）が１０ｎｍの厚さとなるまで、エッチングした。これにより、中央部に積層膜１から成る記憶素子２０が微細なパターンで形成された。
【００６１】
次に、ＳＯＧをスピンコートにより塗布することにより、図２Ｅに示したように、約２００ｎｍの厚さの塗布膜２６を成膜した。このとき、ＳＯＧの粘度を２ｃｐ程度としたことにより、周辺部の塗布膜２６の厚さｈ２は、レジストマスク２と記憶素子２０のエッチング深さの合計とほぼ同程度になった。
さらに、Ａｒプラズマによりエッチングを行うことにより、図２Ｆに示したように、レジストパターン２の上部を露出させた。
次に、Ｏ２ガスを用いたＲＩＥを行うことにより、図２Ｇに示したように、レジスト２を完全に除去して、積層膜１の上面を露出させた。
【００６２】
ここで、図２Ｇに示したレジスト２の除去工程の後に、図３ＡのＡ−Ａ´断面におけるプロファイルを、ＡＦＭ（原子間力顕微鏡）にて観察した。観察結果を図４に示す。
図４より、塗布膜２６のＳＯＧが、記憶素子２０との接触面に向けて厚くなっていることが観察できる。
【００６３】
その後に、フォトリソグラフィを用いて、端子パッド４１，４２，４３，４４を形成した。
続いて、磁場中熱処理炉で、１０ｋＯｅの磁場中で、３４０℃・２時間の熱処理を行い、磁化固定層１８の反強磁性層１１のＰｔＭｎを規則化熱処理すると共に、塗布膜２６のＳＯＧ中の有機溶媒を蒸発させて絶縁層２２を形成した。
このようにして、記憶素子２０を有する特性評価用素子ＴＥＧ４０を作製して、実施例の試料とした。
【００６４】
（比較例）
ＳＯＧをスピンコートにより塗布して塗布膜２６を形成する代わりに、図６Ｅ〜図６Ｆに示したように、リフトオフ法により絶縁膜５４を形成して、その他は実施例の試料と同様にして、特性評価用素子ＴＥＧを作製して、比較例の試料とした。比較例の試料は、記憶素子のサイズを８００ｎｍ×１６００ｎｍとした。
【００６５】
（Ｒ−Ｈ曲線の測定）
スピン注入により情報を記録する記憶素子では、記憶素子の積層方向に電流を流して、記憶層の磁化を反転させて情報を記録するが、本実験では、外部磁界によって記憶層１６の磁化Ｍ１を反転させることにより、抵抗値の測定を行った。
記憶層１６の磁化反転のための磁界は、記憶層の磁化容易軸に対して平行に印加した。
測定のための磁界の大きさは、５００［Ｏｅ］とした。
次に、記憶層１６の磁化容易軸の一方側から見て−５００［Ｏｅ］から＋５００［Ｏｅ］まで掃引すると同時に、ワード線ＷＬの端子パッド４１とビット線ＢＬの端子パッド４３とにかかるバイアス電圧が１００ｍＶとなるように調節して、電流を記憶素子２０部に通じて、各外部磁界値に対する抵抗値を測定した。このときの各外部磁界に対する抵抗値を測定してＲ−Ｈ曲線を得た。
【００６６】
（ＴＭＲ比）
磁化固定層と磁化自由層の磁化が反平行の状態にあって抵抗が高い状態の抵抗値と、磁化固定層と磁化自由層の磁化が平行の状態にあって抵抗が低い状態の抵抗値を測定し、これらからＴＭＲ比（磁気抵抗変化率）を求めた。
【００６７】
実施例の試料と、比較例の試料とを、それぞれ多数作製した。
実施例及び比較例の各試料について、記憶素子の規格化抵抗（比抵抗と膜厚との積）ＲＳに対するＴＭＲ比の関係をグラフにプロットして、図５に示す。
【００６８】
図５より、実施例の試料の方が、リフトオフ法により絶縁膜５４を形成した比較例の試料と比較して、磁気抵抗変化率が高いことがわかる。
これは、記憶素子２０の面積の減少に伴い、Ａｌ酸化物から成るトンネル絶縁層１５内のピンホール数が減少したためである。
【００６９】
上述した実施の形態では、記憶素子２０を１００ｎｍ以下の微細なパターンで形成すると共に、記憶素子２０の周囲の絶縁性を充分に確保することができるため、以上の結果より、高い磁気抵抗変化率が得られ、特性の良好な記憶素子２０を作製することができることがわかる。
そして、磁気抵抗変化率が高いことにより、トンネル磁気抵抗効果を利用して、記憶素子２０の記憶層１６に記録された情報を読み出す際に大きい出力が得られ、安定して読み出しを行うことができる。
【００７０】
上述の実施の形態では、本発明を、スピン注入により情報の記録が行われるメモリ及びその記憶素子に適用したが、本発明は、その他の構成にも適用することができる。
【００７１】
例えば、磁気ヘッドや磁気センサーに用いられる磁気抵抗効果素子（ＭＴＪ・ＴＭＲ素子やＧＭＲ素子）において、磁性層等の各層の積層方向（膜面に垂直な方向）に電流を流して磁界を検出する構成（例えば、いわゆるＣＰＰ−ＧＭＲ素子等）にも適用することができる。
そして、本発明を適用して、磁気抵抗効果素子の周囲に形成され、電流経路を磁気抵抗効果素子内に制限する絶縁層を、塗布膜を加熱処理して形成された構成とすることにより、素子が微細化されても、素子の周辺部の絶縁層による絶縁性を充分確保することができる。
これにより、磁気抵抗効果素子を微細化して、磁気抵抗効果素子を備えた磁気ヘッドや磁気センサーを、小型化することが可能になる。このとき、磁気ヘッドや磁気センサーの磁気記憶素子を作製する工程は、前述した実施の形態のメモリを作製する工程に準じて行うことができる。
また、磁気抵抗効果素子として、ＭＴＪ・ＴＭＲ素子を用いた場合には、磁気抵抗効果素子を微細化することにより、図５に示したように磁気抵抗効果を高めることができるため、磁気ヘッドや磁気センサーの感度を向上することが可能になる。
【００７２】
このように磁気ヘッドや磁気センサーの磁気抵抗効果素子に本発明を適用した場合にも、磁気抵抗効果素子に接する部分の絶縁層を他の部分より厚く（凸形状に）形成することが絶縁性を高めるために有効である。
【００７３】
また、スピン注入以外の方法により情報の記録が行われる記憶素子においても、情報の記録又は読み出しのために、記憶素子の膜さ方向（積層膜の積層方向）に電流を流す構成であれば、本発明を適用して、記憶素子が微細化されても絶縁性を充分に確保する効果が得られる。
【００７４】
本発明は、その他にも様々な変形が可能である。
磁気抵抗効果素子を有するメモリ・磁気ヘッド・磁気センサーでは、磁気抵抗効果素子として、ＧＭＲ（巨大磁気抵抗効果）素子又はＭＴＪ素子・ＴＭＲ素子のいずれにも、本発明を適用することが可能である。
また、磁気抵抗効果素子において、記憶層（メモリの場合）又は磁化自由層（磁気ヘッド及び磁気センサーの場合）と、磁化固定層との積層順序は、どちらが下層側でも構わない。
また、記憶層又は磁化自由層を挟んで、上下に２つの磁化固定層を設けて、２重の磁気抵抗効果素子を構成してもよい。
また、記憶層又は磁化自由層、磁化固定層を、複数層の磁性層から構成してもよい。複数層の磁性層は、直接積層されていても、非磁性層を介して積層されていてもよい。
【００７５】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００７６】
【図１】Ａ、Ｂ  本発明の一実施の形態の記憶素子及びメモリの概略構成図である。
【図２】Ａ〜Ｇ  図１Ｂに示すメモリセルを作製する方法を説明する図である。
【図３】Ａ  特性評価用素子ＴＥＧの平面図である。  Ｂ  図３ＡのＡ−Ａ´における断面図である。
【図４】実施例の試料における図３ＡのＡ−Ａ´断面におけるプロファイルをＡＦＭにて観察した結果を示す図である。
【図５】実施例及び比較例の各試料における記憶素子の規格化抵抗に対するＴＭＲ比の関係を示す図である。
【図６】Ａ〜Ｆ  レジストマスク方式の概略を示す工程図である。
【図７】Ａ〜Ｉ  ハードマスク方式の概略を示す工程図である。
【符号の説明】
【００７７】
１  積層膜、２  ネガレジスト、１５  トンネル絶縁層、１６  記憶層、１８  磁化固定層、２０  記憶素子、２２  絶縁層、２３  上部電極層、２６  塗布膜、ＷＬ  ワード線、ＢＬ  ビット線
【図１】
2006165264.tif 000003
【図２】
2006165264.tif 000004
【図３】
2006165264.tif 000005
【図４】
2006165264.tif 000006
【図５】
2006165264.tif 000007
【図６】
2006165264.tif 000008
【図７】
2006165264.tif 000009