(57)【要約】【課題】  従来はテスト用に用いられていた、放電過電流状態および充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時および充電時の保護機能に利用する。【解決手段】  従来の充電過電流検出回路２２、放電過電流検出回路２３、遅延手段（２７，２８）、放電経路遮断手段（２９ａ、放電制御用ＦＥＴ）、充電経路遮断手段（２０，２９ｂ、充電制御用ＦＥＴ）と共に、遅延手段における遅延時間を短縮する短縮回路２５と、充電器マイナス端子の電位（Ｖ−）が、放電時に予め異常放電状態検出用に定められた閾値Ｖｔ（Ｖｔ＞＞Ｖｈ）よりも高くなること、あるいは、充電時に予め異常充電状態検出用に定められた閾値Ｖｅ（Ｖｅ＜＜Ｖｊ）よりも低くなることを検出する異常検出回路２５ａを設け、この異常検出回路で異常放電状態および異常充電状態を検出すると短縮回路を起動して放電電流経路および充電電流経路の遮断を早める。【選択図】        図１
2006262574.tif 000002
【特許請求の範囲】
【請求項１】
２次電池を放電時の過電流から保護する２次電池保護回路であって、
上記２次電池の放電時に該２次電池の充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）より予め放電過電流状態検出用に定められた閾値Ｖｈよりも高くなることを検出する放電過電流検出手段と、
該放電過電流検出手段による上記放電過電流状態の検出結果信号を予め定められた時間Ｔｈ遅延させて出力する遅延手段と、
該遅延手段から上記検出結果信号が出力されると放電電流経路を遮断する放電経路遮断手段と、
上記遅延手段における遅延時間Ｔｈを予め定められた時間短縮する短縮手段と
上記２次電池の放電時に上記充電器マイナス端子の電位（Ｖ−）が予め異常放電状態検出用に定められた閾値Ｖｔ（Ｖｔ＞＞Ｖｈ）よりも高くなることを検出する異常放電状態検出手段と、
該異常放電状態検出手段で異常放電状態を検出すると上記短縮手段を起動して上記放電経路遮断手段による放電電流経路の遮断を早める異常放電制御手段と
を有することを特徴とする２次電池保護回路。
【請求項２】
２次電池を充電時の過電流から保護する２次電池保護回路であって、
上記２次電池の充電時に該２次電池の充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）より予め充電過電流状態検出用に定められた閾値Ｖｊよりも低くなることを検出する充電過電流検出手段と、
該充電過電流検出手段による上記充電過電流状態の検出結果信号を予め定められた時間Ｔｊ遅延させて出力する遅延手段と、
該遅延手段から上記検出結果信号が出力されると充電電流経路を遮断する充電経路遮断手段と、
上記遅延手段における遅延時間Ｔｊを予め定められた時間短縮する短縮手段と
上記２次電池の充電時に上記充電器マイナス端子の電位（Ｖ−）が予め異常充電状態検出用に定められた閾値Ｖｅ（Ｖｅ＜＜Ｖｊ）よりも低くなることを検出する異常充電状態検出手段と、
該異常充電状態検出手段で異常充電状態を検出すると上記短縮手段を起動して上記充電経路遮断手段による充電電流経路の遮断を早める異常充電制御手段と
を有することを特徴とする２次電池保護回路。
【請求項３】
２次電池を充電時および放電時の過電流から保護する２次電池保護回路であって、
上記２次電池の放電時に該２次電池の充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）より予め放電過電流状態検出用に定められた閾値Ｖｈよりも高くなることを検出する放電過電流検出手段と、
上記２次電池の充電時に該２次電池の充電器マイナス端子の電位（Ｖ−）が上記グランド電位（Ｖｓｓ）より予め充電過電流状態検出用に定められた閾値Ｖｊよりも低くなることを検出する充電過電流検出手段と、
上記放電過電流検出手段による放電過電流状態の検出結果信号および上記充電過電流検出手段による充電過電流状態の検出結果信号を各々に対応して予め定められた時間遅延させて出力する遅延手段と、
該遅延手段から上記放電過電流状態の検出結果信号が出力されると放電電流経路を遮断する放電経路遮断手段と、
上記遅延手段から上記充電過電流状態の検出結果信号が出力されると充電電流経路を遮断する充電経路遮断手段と、
上記遅延手段における遅延時間を予め定められた時間短縮する短縮手段と、
上記２次電池の放電時に上記充電器マイナス端子の電位（Ｖ−）が予め異常放電状態検出用に定められた閾値Ｖｔ（Ｖｔ＞＞Ｖｈ）よりも高くなることを検出する異常放電状態検出手段と、
該異常放電状態検出手段で異常放電状態を検出すると上記短縮手段を起動して上記放電経路遮断手段による放電電流経路の遮断を早める異常放電制御手段と、
上記２次電池の充電時に上記充電器マイナス端子の電位（Ｖ−）が予め異常充電状態検出用に定められた閾値Ｖｅ（Ｖｅ＜＜Ｖｊ）よりも低くなることを検出する異常充電状態検出手段と、
該異常充電状態検出手段で異常充電状態を検出すると上記短縮手段を起動して上記充電経路遮断手段による充電電流経路の遮断を早める異常充電制御手段と
を有することを特徴とする２次電池保護回路。
【請求項４】
請求項１もしくは請求項３のいずれかに記載の２次電池保護回路であって、
上記異常放電状態検出手段は、
上記充電器マイナス端子の電位（Ｖ−）を基板電圧として該充電器マイナス端子の電位（Ｖ−）が閾値Ｖｔよりも高くなるとハイレベルの検出結果信号を出力するインバータを有することを特徴とする２次電池保護回路。
【請求項５】
請求項２もしくは請求項３のいずれかに記載の２次電池保護回路であって、
上記異常充電状態検出手段は、
上記充電器マイナス端子の電位（Ｖ−）を基板電圧としてグランド電位（Ｖｓｓ）を入力とし、上記充電器マイナス端子の電位（Ｖ−）が上記グランド電位（Ｖｓｓ）よりも低くかつ上記閾値Ｖｅよりも低くなるとローレベルの検出結果信号を出力するインバータを有することを特徴とする２次電池保護回路。
【請求項６】
請求項３に記載の２次電池保護回路であって、
上記異常充電状態検出手段は、
上記充電器マイナス端子の電位（Ｖ−）を基板電圧として上記グランド電位（Ｖｓｓ）を入力し、上記充電器マイナス端子の電位（Ｖ−）が上記グランド電位（Ｖｓｓ）よりも低くかつ上記閾値Ｖｅよりも低くなるとローレベルの検出結果信号を出力する第１のインバータを有し、
上記異常放電状態検出手段は、
上記第１のインバータを入力、上記充電器マイナス端子の電位（Ｖ−）を基板電圧とし、該充電器マイナス端子の電位（Ｖ−）が閾値Ｖｔよりも高くなるとハイレベルの検出結果信号を出力する第２のインバータを有することを特徴とする２次電池保護回路。
【請求項７】
請求項１から請求項６のいずれかに記載の２次電池保護回路であって、
上記２次電池の放電時に放電分圧電位（Ｖｃ）が予め過放電検出用に定められた閾値よりも低くなることを検出して検出結果信号を上記遅延手段に出力する過放電検出手段と、
上記２次電池の充電時に充電分圧電位（Ｖｄ）が予め過充電検出用に定められた閾値よりも高くなることを検出して検出結果信号を上記遅延手段に出力する過充電検出手段と
を有し、
上記過放電検出手段からの検出結果信号が上記遅延手段で予め定められた時間Ｔｃ遅延されて出力されると上記放電経路遮断手段が起動し、
上記過充電検出手段からの検出結果信号が上記遅延手段で予め定められた時間Ｔｄ遅延されて出力されると上記充電経路遮断手段が起動することを特徴とする２次電池保護回路。
【請求項８】
請求項１から請求項７のいずれかに記載の２次電池保護回路であって、
テストモード信号を入力する手段と、
該手段を介してテストモード信号が入力されると上記短縮手段を起動するテストモード制御手段と
を有することを特徴とする２次電池保護回路。
【請求項９】
請求項７に記載の２次電池保護回路であって、
上記充電器マイナス端子の電位（Ｖ−）を基板電圧として上記グランド電位（Ｖｓｓ）を入力し、上記充電器マイナス端子の電位（Ｖ−）が上記グランド電位（Ｖｓｓ）よりも低くければローレベルを出力する第１のインバータと、該第１のインバータの出力を反転した出力結果を出力する第２のインバータと、上記充電経路遮断手段が上記充電電流経路を遮断している場合にローレベルを、遮断してない場合にハイレベルを出力する出力手段と、該出力手段からの出力と上記第２のインバータの出力との否論理積演算を行うＮＡＮＤ手段とを具備し、上記出力手段の出力がハイレベルで、上記充電器マイナス端子の電位（Ｖ−）が上記グランド電位（Ｖｓｓ）よりも低く上記第１のインバータの出力がローレベルで上記第２のインバータの出力がハイレベル、上記ＮＡＮＤ手段の出力がローベルトとなれば、テスト設定状態として上記短縮手段を起動するテスト制御手段を有し、
上記異常放電状態検出手段は、
上記第１のインバータの出力を入力して反転出力すると共に、上記充電器マイナス端子の電位（Ｖ−）を基板電圧として該充電器マイナス端子の電位（Ｖ−）が閾値Ｖｔよりも高くなるとハイレベルを出力する第３のインバータと、
該第３のインバータの出力を入力して反転し上記第２のインバータの入力端に出力する第４のインバータとからなり、
上記充電器マイナス端子の電位（Ｖ−）が閾値Ｖｔよりも高くなり上記第３のインバータの出力がハイレベルとなれば上記第４のインバータの出力がローレベル、上記第２のインバータの出力がハイレベル、上記ＮＡＮＤ手段の出力がローベルトとなり、該ローレベルを検出結果信号として出力して上記短縮手段を起動すると共に、上記テスト制御手段により上記短縮手段が起動した際、上記第３のインバータのローレベル信号を、上記充電過電流検出手段による充電過電流状態の検出動作を停止させて上記過充電検出手段の動作テストを行うためのテストモード設定用に出力することを特徴とする２次電池保護回路。
【請求項１０】
請求項１から請求項９のいずれかに記載の２次電池保護回路であって、
上記遅延手段は、予め定められた時間間隔でカウントを行うカウンタ手段と、該カウンタ手段によるカウント数が予め定められた閾値に達すると上記検出結果信号を出力する手段とを有し、
上記短縮手段は、上記カウンタ手段のカウント時間間隔を予め定められた値短縮して上記遅延手段における遅延時間を短縮することを特徴とする２次電池保護回路。
【請求項１１】
請求項１から請求項１０のいずれかに記載の２次電池保護回路を具備したことを特徴とするバッテリパック。
【請求項１２】
請求項１１に記載のバッテリパックを用いたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話やノートパソコン、ＰＤＡ（Ｐｅｒｓｏｎａｌ ＤｉｇｉｔａｌＡｓｓｉｓｔａｎｃｅ）等の各種電子機器に用いる、リチュウム（Ｌｉ）イオン／リチュウム（Ｌｉ）ポリマ２次電池等の２次電池を過充電、過放電、過電流、および短絡等から保護する技術に係わり、特に、部品点数を削減して小型化、低コスト化を図るのに好適な２次電池保護技術に関するものである。
【背景技術】
【０００２】
携帯電話やノートパソコン、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）等の各種電子機器に用いる２次電池としてリチウムイオン電池やリチウムポリ間電池等があり、これらの２次電池は、過充電を行うと、金属リチウムが析出して事故につながる。また、過放電を繰り返し行うと、充放電使用回数が極端に悪くなる。
【０００３】
このような問題に対処するために、過充電や過放電を検出すると、２次電池の充放電機器本体との接続を切り離すためのパワーＭＯＳＦＥＴ等からなる保護回路（２次電池保護回路）が設けられている。
【０００４】
図３は、従来の次電池保護回路とそれを用いたバッテリパックの構成例を示すブロック図であり、３１は２次電池保護回路（図中「保護装置」と記載）、３２は過充電検出回路、３３は過放電検出回路、３４は過電流検出回路、３５は短絡検出回路、３６は異常充電器検出回路、３６ａはＮチャネルＦＥＴ、３７は発振回路、３８はカウンタ回路、３９ａ，３９ｂはロジック回路、３０はレベルシフト、３１１はバッテリパック、３１２はプラス側端子、３１３はマイナス側端子、３１４は充電器、３１５はリチュウム（Ｌｉ）イオン／リチュウム（Ｌｉ）ポリマ２次電池等の２次電池セルを示し、Ｃ（１）はコンデンサ、Ｒ（１〜５）は抵抗、Ｖｄｄは２次電池保護回路１の基板電位端子、Ｖｓｓは２次電池保護回路１のグランド端子、Ｄｏｕｔは過放電検出出力端子、Ｃｏｕｔは過充電検出出力端子、Ｖ−は充電器マイナス電位入力端子である。
【０００５】
このような２次電池保護回路３１を用いたバッテリパック３１１は、例えば、携帯電話やノートパソコン、ＰＤＡ等の各種電子機器に用いられるものであり、このバッテリパック３１１に設けられた２次電池保護回路３１は、おおまかには過充電検出回路３２と過放電検出回路３３と充電過電流検出回路３４ａと放電過電流検出回路３４ｂと短絡検出回路３５ａと異常充電器検出回路３６等から構成され、２次電池セル３１５の過充電、過放電および過電流、短絡等を検出して、２次電池セル３１５を過充電、過放電および過電流、短絡等から保護する。
【０００６】
しかし、例えば過放電検出回路３３による過放電の検出にあたっては、電池電圧Ｖｄｄの分圧電位が放電動作を停止させるべき終止電圧に近くなると、その電圧マージンが小さくなり、急激な負荷変動により負荷に対する過電流が流れると、電池の持つインピーダンスにより一時的に電池電圧ＶＣＣが終止電圧以下となり、放電電圧そのものが終止電圧以下になったと誤って判定され、実質的に放電能力が実力以下に低くされてしまう。
【０００７】
また、充電過電流回路３４ａにおいては、充電時に過電流が流れて、端子Ｖ−の電圧がＶｓｓ（０Ｖ）になる値まで下がった時に、充電過電流を検出して、Ｃｏｕｔをローレベルにし、充電制御用 ＦＥＴをＯＦＦにして、それ以上の充電電流が流れないようにするが、この場合にも、誤ってＶ−電圧がＶｓｓ（０Ｖ）になる値まで下がったと判定される場合がある。
【０００８】
このような問題に対処するために、図３の例においては、発振回路３７とカウンタ回路３８からなる遅延機能が設けられている。以下、この遅延機能について、図８を用いて説明する。
【０００９】
図８に示す回路は、特許文献１に記載のもので、２次電池の保護回路における放電時の誤検出を防止するためのものであり、この回路においては、検出器（ＣＯＭＰ８０４）の出力が終止電圧以下になっても直ちに保護スイッチ（８０７）をオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチ（８０７）をオフにするものであり、ここでは、内部発振器８０１と分周カウンタ８０２からなるタイマを利用している。
【００１０】
図８において、電圧比較回路ＣＯＭＰ８０４により基準電圧（Ｖ４）と分圧電圧ＶＣＣ／Ｎを比較し、電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベルの信号を出力して分周カウンタ８０２のリセットを解除して計数を開始する。この計数値がデコーダ８０５により予め設定した値になるとラッチ回路８０５ａをセットしてＭＯＳトランジスタで構成される保護スイッチ８０７をオフにする。
【００１１】
しかし、分周カウンタ８０２が予め設定した値に達する前に電池電圧ＶＣＣがもとの終止電圧以上の電圧に復帰すると、リセット信号が発生されて分周カウンタ８０２を計数途中でリセットする。これにより、デコーダ回路８０５による設定を負荷変動を考慮して比較的長い時間に設定しておけば、負荷変動に対して電池電圧ＶＣＣが一時的に終止電圧以下に低下した場合でも、保護スイッチ８０７がオフしてしまうことはなく、誤動作を回避できる。
【００１２】
また、このような過放電の場合と同様に、過充電や過電流、さらに短絡の検出時の遅延時間も、すべて内部発振回路とカウンタで決定することが可能である。この技術では、遅延時間を決定するための外付けコンデンサーを設ける必要がなくなり、保護回路基板の部品点数を少なくすることができる。
【００１３】
このようにして、図３の回路において、例えば、過充電検出回路３２、過放電検出回路３３、充電過電流検出回路３４ａ、放電過電流検出回路３４ｂ、短絡検出回路３５ａにより過充電や過放電、過電流、短絡を検出すると、発振回路３７が動作しはじめ、カウンタ回路３８が動き出す。
【００１４】
そして、それぞれの検出時に設定されている遅延時間をカウントすると、ロジック回路３９ａ、３９ｂおよびレベルシフト３０を通して、過充電の場合はＣｏｕｔ端子の出力がローレベルになり、充電制御用ＦＥＴがオフ、過放電、短絡の場合はＤｏｕｔ端子の出力がローレベルになり、放電制御用ＦＥＴがオフとなる。
【００１５】
尚、異常充電器検出回路３６は、異常な充電器３１４等が端子３１２，３１３に接続されて大電圧がバッテリパック３１１に印加された時に、過電流検出回路３４と短絡検出回路３５の入力に、Ｖ−端子の電位がかからないようにＦＥＴスイッチ３６ａを切ることによって、トランジスタのＶｔｈの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路である。
【００１６】
このような構成の２次電池保護回路３１において、通常、過放電検出回路３３による過放電検出時のカウンター回路３８による遅延時間は２０ｍＳ（ミリ秒）程度、充電過電流検出回路３４ａおよび放電過電流検出回路３４ｂによる過電流検出時の遅延時間は１０ｍＳ程度、短絡検出回路３５ａによる短絡検出時の遅延時間は１ｍＳ程度、過充電検出回路３２による過充電検出時の遅延時間は１Ｓ（秒）以上である。
【００１７】
このような検出時における遅延時間は、バッテリーパック３１１の生産時における２次電池保護回路３１の機能テストにおいて問題となる。すなわち、このような内部発振回路とカウンタを設けた保護回路基板のテストを行う際、過放電と過電流の検出時の遅延時間は、一般的に２０ｍＳ（ミリ秒）程度なので、テスト時間にはそれほど大きな影響はないが、過充電の検出時の遅延時間は通常数秒程度（１秒以上）に設定されている。従って、過充電の検出動作のテストを行う場合、必ず数秒以上の時間が必要となる。
【００１８】
特に、正確な過充電検出電圧値を測定（テスト）する場合は、電圧をステップさせるたびに、数秒以上の待ち時間が必要となるため、仮に２５ステップで検出電圧を測定できたとして、待ち時間を２秒とすると、過充電検出電圧値の測定に要する時間は５０秒となり、これは量産を行うには時間がかかりすぎて実用化できるレベルではない。
【００１９】
このような問題に対処するために、図３における２次電池保護回路３１には、テスト用の端子（図中「ＴＥＳＴ」と記載）と短縮回路３５を設けている。このテスト用端子により、過充電、過放電、放電過電流、充電過電流、短絡の検出時の遅延時間を決定する遅延回路の遅延時間を、発振周波数を高くすることによって短縮し、テスト時間を短縮して検査工程のコスト削減を実現するものであり、このような技術は、例えば特許文献２〜４に記載されている。
【００２０】
さらに、特許文献５には、図９に示すように、発振回路内にテスト用制御回路９２０を設け、テスト用短縮機能を充電器マイナス電圧入力端子（Ｖ−）にマージすることにより、単独でのテスト用端子を削減して回路規模を小さくし、チップ面積を削減してコストダウンを図った技術が記載されている。
【００２１】
この図９に示す回路は、定電流インバータとコンデンサを使ったリングオシレータであり、発振周波数は、定電流９２６、９２８の定電流値とコンデンサ９２９、９３０の値、および、インバータ９３１、９３２のスレッショルドで決まる。例えば、「Ｃｏｕｔ」状態信号には通常ハイレベルが入力されていて、ヒステリシスインバータ９３３の入力には通常ローレベルが入力されると、Ｐｃｈトランジスタ９２３、９２４のゲート電圧がハイレベルであるため、Ｐｃｈトランジスタ９２３、９２４はＯＦＦしている。したがって発振周波数は、定電流９２６、９２８とコンデンサ９２９、９３０の値で決定される。
【００２２】
しかし、Ｃｏｕｔ状態信号がハイレベルのまま、Ｖ−をＶｓｓより低いレベルに下げると、ヒステリシスインバータ９３３にハイレベルが入力され、Ｐｃｈトランジスタ９２３、９２４のゲート電圧がローレベルとなり、Ｐｃｈトランジスタ９２３、９２４がＯＮするので、発振周波数を決めている定電流の値は、「定電流９２６＋定電流９２５」、「定電流９２８＋定電流９２７」となり、発振周波数が高くなり、過充電検出時の遅延時間を短くすることができる。
【００２３】
例えば、定電流９２６と定電流９２５、および、定電流９２８と定電流９２７の比を「１：９」にすると、発振周波数は１／１０になり、遅延時間も１／１０にすることができる。この場合は、半導体装置または半導体装置を実装した保護回路基板のテスト時間を、１／１０に短縮することができる。
【００２４】
しかし、例えば特許文献３〜５のそれぞれに示される２次電池保護回路においては、放電過電流検出（主に過負荷による数Ａ程度で検出し検出状態を数ｍＳ〜数十ｍＳ程度保持して放電禁止状態になる）機能と、短絡検出（主に出力短絡による数十Ａ以上で検出し検出状態を数百μＳ保持して放電禁止状態になる）機能を、個別に設けており、それぞれが個別に、検出回路および遅延回路（クロック回路とカウンタ回路で構成される場合はクロック回路とカウンタ回路を共通にしてデコーダ回路やフリップフロップ回路を個別に持つ場合もある）を持っており、それなりの部品点数が必要であり、小型化の妨げとなっている。
【００２５】
また、充電過電流検出機能に関しても、単に、充電時に過電流が流れて、端子Ｖ−の電圧がＶｓｓ（０Ｖ）になる値まで下がった時に、充電制御用 ＦＥＴをＯＦＦにして、それ以上の充電電流が流れないようにする機能を実現しているだけである。
【００２６】
【特許文献１】特開平９−１８２２８３号公報
【特許文献２】特開２００１−２６８８１０号公報
【特許文献３】特開２００２−１８６１７３号公報
【特許文献４】特開２００２−１７６７３０号公報
【特許文献５】特開２００５−０１２８５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
解決しようとする問題点は、従来の技術では、テスト時における遅延時間の短縮技術を通常の２次電池保護に有効に利用していない点である。
【００２８】
本発明の目的は、これら従来技術の課題を解決し、２次電池保護回路の回路規模を小さくでき、製品チップ面積を減少させて原価を抑えることを可能とすると共に、充電時における２次電池の保護を、より効率的に行うことを可能とすることである。
【課題を解決するための手段】
【００２９】
上記目的を達成するため、本発明の２次電池保護回路（例えば図２に示す２次電池保護回路２１）は、（１）２次電池（電池セル２１５）の放電時の保護を行う機能として、２次電池の放電時に、この２次電池の充電器マイナス端子の電位（Ｖ−）が予め放電過電流状態検出用に定められた閾値Ｖｈより高いことを検出する放電過電流検出手段（放電過電流検出回路２４ｂ）と、この放電過電流検出手段による放電過電流状態の検出結果信号を予め定められた時間Ｔｈ遅延させて出力する遅延手段（発振回路２７、カウンター回路２８）と、この遅延手段から検出結果信号が出力されると放電電流経路を遮断する放電経路遮断手段（ロジック回路２９ａ、放電制御用ＦＥＴ）と共に、新たに、２次電池の放電時に充電器マイナス端子の電位（Ｖ−）が予め異常放電状態検出用に定められた閾値Ｖｔ（Ｖｔ＞＞Ｖｈ）より高いことを検出すると、遅延手段における遅延時間を短縮して、放電経路遮断手段による放電電流経路の遮断を早める手段（異常検出回路２５ａ、短縮回路２５）を設けたことを特徴とする。また、（２）２次電池の充電時における保護機能として、２次電池の充電時にこの２次電池の充電器マイナス端子の電位（Ｖ−）が予め充電過電流状態検出用に定められた閾値Ｖｊより低いことを検出する充電過電流検出手段（充電過電流検出回路２４ａ）と、この充電過電流検出手段による充電過電流状態の検出結果信号が遅延手段により予め定められた時間Ｔｊ遅延して出力されると充電電流経路を遮断する充電経路遮断手段（ロジック回路２９ｂ、レベルシフト２０、充電制御用ＦＥＴ）と共に、新たに、２次電池の充電時に、充電器マイナス端子の電位（Ｖ−）が予め異常充電状態検出用に定められた閾値Ｖｅ（Ｖｅ＜＜Ｖｊ）より低いことを検出すると、短縮手段を起動して遅延手段における遅延時間を短縮し、充電経路遮断手段による充電電流経路の遮断を早める手段を設けたことを特徴とする。
【発明の効果】
【００３０】
本発明によれば、従来はテスト用に用いられていた、放電過電流状態および充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時および充電時の保護機能に利用することで、例えば、従来の短絡検出保護機能を容易に実現でき、また、充電過電流保護制御を２段階に分けて行うこと等ができるので、回路の削減およびチップ面積の縮小によるコスト削減を実現できると共に、２次電池保護回路の機能の向上を図ることができる。
【発明を実施するための最良の形態】
【００３１】
以下、図を用いて本発明を実施するための最良の形態例を説明する。図１は、本発明に係わる２次電池保護回路における特徴的な第１の構成部分例を示す回路であり、図２は、本発明に関わる２次電池保護回路を設けたバッテリパックの構成例を示す回路図である。
【００３２】
図２において、２１は本発明に係わる２次電池保護回路（図中「保護装置」と記載）、２２は過充電検出回路、２３は過放電検出回路、２４は過電流検出回路、２５および２５ａは本発明に特徴的な短縮回路と異常検出回路、２６は異常充電器検出回路、２６ａはＮチャネルＦＥＴ、２７は発振回路、２８はカウンタ回路、２９ａ，２９ｂはロジック回路、２０はレベルシフト、２１１はバッテリパック、２１２はプラス側端子、２１３はマイナス側端子、２１４は充電器、２１５はリチュウム（Ｌｉ）イオン／リチュウム（Ｌｉ）ポリマ２次電池等の２次電池セルを示し、Ｃ（１）はコンデンサ、Ｒ（１〜５）は抵抗、Ｖｄｄは２次電池保護回路２１の基板電位端子、Ｖｓｓは２次電池保護回路２１のグランド端子、Ｄｏｕｔは過放電検出出力端子、Ｃｏｕｔは過充電検出出力端子、Ｖ−は充電器マイナス電位入力端子である。
【００３３】
このような２次電池保護回路２１を用いたバッテリパック２１１は、例えば、携帯電話やノートパソコン、ＰＤＡ等の各種電子機器に用いられるものであり、このバッテリパック２１１に設けられた２次電池保護回路２１は、おおまかには過充電検出回路２２と過放電検出回路２３と充電過電流検出回路２４ａと放電過電流検出回路２４ｂと異常充電器検出回路２６および異常検出回路２５ａとから構成され、２次電池セル１５の過充電、過放電および過電流等を検出して、２次電池セル１５を過充電、過放電および過電流から保護する。
【００３４】
例えば、過充電検出回路２２、過放電検出回路２３、充電過電流検出回路２４ａ、または放電過電流検出回路２４ｂにより、過充電、過放電、充電過電流、または放電過電流を検出すると、発振回路２７が動作しはじめ、カウンタ回路２８が動き出す。そして、それぞれの検出時に設定されている遅延時間をカウントすると、ロジック回路２９ａ、２９ｂおよびレベルシフト２０を通して、過充電、充電過電流の場合はＣｏｕｔ端子の出力がローレベルになり、充電制御用ＦＥＴがオフとなり、また、過放電、放電過電流の場合はＤｏｕｔ端子の出力がローレベルになり、放電制御用ＦＥＴがオフとなる。
【００３５】
尚、異常充電器検出回路２６は、異常な充電器２１４等が接続されて大電圧がバッテリパック２１１に印加された時に、充電過電流検出回路２４ａと放電過電流検出回路２４ｂの入力に大電圧（Ｖ−電位）が直接かからないようにＦＥＴスイッチ２６ａをオフにすると同時に、ＦＥＴスイッチ２４ｃをオンにすることによって、充電過電流検出回路２４ａと放電過電流検出回路２４ｂの入力にグランド電位（Ｖｓｓ）を印加し、充電過電流検出回路２４ａと放電過電流検出回路２４ｂを構成する入力トランジスタのＶｔｈの経時変化による充電過電流検出電圧値および放電過電流検出電圧値のシフトが起こらないようにするための回路である。
【００３６】
このように、本例では、電池セル２１５の放電時の保護を行う機能として、過放電検出回路２３と放電過電流検出回路２４ｂが設けられており、過放電検出回路２３は、電池セル２１５の放電時に、抵抗Ｒ３，４で電源電位Ｖｄｄが分圧された電位が予め過放電検出用に定められた閾値より低くなることを検出し、また、放電過電流検出回路２４ｂは、電池セル２１５の放電時に、例えば数Ａ（アンペア）の放電電流が流れることにより、充電器マイナス端子の電位（Ｖ−）が予め放電過電流状態検出用に定められた閾値Ｖｈ、例えば、５０ｍＶ〜３００ｍＶ程度より高くなることを検出する。
【００３７】
これらの検出結果信号は、発振回路２７とカウンター回路２８からなる遅延回路に入力され、それぞれに対応した時間だけ遅延されてロジック回路２９ａに入力され、ロジック回路２９ａによりＤｏｕｔがローレベルに設定され、放電制御用ＦＥＴがオンとなり、放電電流経路を遮断する。
【００３８】
本例では、従来の「短絡検出回路」は設けられていないが、その代わりに「異常検出回路２５ａ」が設けられており、この異常検出回路２５ａにより短絡を検出して、短縮回路２５により放電電流経路を早期に遮断することにより、２次電池セル２１５を短絡から保護することができる。
【００３９】
すなわち、異常検出回路２５ａは、電池セル２１５の放電時に、例えば放電過電流で想定される電流の数倍から数十倍の短絡電流が流れることにより、充電器マイナス端子の電位（Ｖ−）が予め異常放電状態検出用に定められた閾値Ｖｔ（Ｖｔ＞＞Ｖｈ）、例えば、０．８Ｖ〜２．０Ｖより高くなることを検出すると、その検出結果信号を短縮回路２５に出力し、短縮回路２５は、発振回路２７における発振周波数を高くしてカウンター回路２８によるカウント速度を高速化することにより、発振回路２７とカウンター回路２８からなる遅延回路による遅延時間を短縮して、短絡発生時には、放電過電流検出回路２４ｂによる保護より早く、放電電流経路を遮断する。
【００４０】
このように、本例では、異常検出回路２５ａと短縮回路２５により、従来の短絡保護機能を実現することができる。
【００４１】
また、本例では、電池セル２１５の充電時の保護を行う機能として、過充電検出回路２２と充電過電流検出回路２４ａが設けられており、過充電検出回路２２は、電池セル２１５の充電時に、抵抗Ｒ１，２で電源電位Ｖｄｄが分圧された電位が予め過充電検出用に定められた閾値より高くなることを検出し、また、充電過電流検出回路２４ａは、電池セル２１５の充電時に、例えば数Ａ（アンペア）の充電電流が流れることにより、充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）と比較して、予め充電過電流状態検出用に定められた閾値Ｖｈ、例えば、−５０ｍＶ〜−３００ｍＶ程度よりも低くなることを検出する。
【００４２】
これらの検出結果信号は、放電時の動作と同様に、発振回路２７とカウンター回路２８からなる遅延回路に入力され、それぞれに対応した時間だけ遅延されてロジック回路２９ｂ、レベルシフト２０に入力され、レベルシフト２０よりＣｏｕｔがローレベルに設定され、充電制御用ＦＥＴがオンとなり、充電電流経路を遮断する。
【００４３】
さらに、本例では、異常検出回路２５ａと短縮回路２５により、充電過電流検出回路２４ａとは異なるレベルでの充電過電流保護機能を実現している。すなわち、異常検出回路２５ａは、電池セル２１５の充電時に、例えば充電過電流で想定される電流の数倍から数十倍の数十Ａの異常な充電電流が流れることにより、充電器マイナス端子の電位（Ｖ−）が予め異常充電状態検出用に定められた閾値Ｖｅ（Ｖｅ＜＜Ｖｊ）、例えば、−０．８Ｖ〜−２．０Ｖ程度よりも低くなることを検出すると、その検出結果信号を短縮回路２５に出力し、短縮回路２５は、発振回路２７における発振周波数を高くしてカウンター回路２８によるカウント速度を高速化することにより、発振回路２７とカウンター回路２８からなる遅延回路による遅延時間を短縮して、異常充電状態の発生時には、充電過電流検出回路２４ａによる保護より早く、充電電流経路を遮断する。
【００４４】
このようにして、異常検出回路２５ａの検出レベルを適宜に設定することで、充電過電流検出回路２４ａで検出するレベルよりも高い危険な充電過電流が流れた場合には、より短時間で保護機能を働かせることができる。
【００４５】
以下、このような異常検出回路２５ａと短縮回路２５、および、発振回路２７とカウンター回路２８からなる遅延回路の詳細構成と、異常検出回路２５ａと短縮回路２５による発振回路２７とカウンター回路２８からなる遅延回路における遅延時間の短縮動作を、図１を用いて説明する。
【００４６】
図１において、ヒステリシスインバータ１３は、本発明に係わる異常充電状態検出手段を構成し、インバータ１６，１７は本発明に係わる異常放電状態検出手段を構成し、Ｐチャネル（Ｐｃｈ）トランジスタ３，４と定電流５，７は本発明に係わる短縮手段を構成し、定電流６，８とコンデンサ９，１０およびインバータ１１，１２は発振回路２７を構成するものである。
【００４７】
この発振回路２７の構成は、図９に示した従来のものと同様で、定電流インバータとコンデンサを使ったリングオシレータであり、発振周波数は、定電流５〜８の定電流値とコンデンサ９，１０の値、および、インバータ１１，１２のスレッショルドで決まる。
【００４８】
本例では、異常検出回路２５ａを構成するヒステリシスインバータ１３において、充電器マイナス端子の電位（Ｖ−）を基板電圧としてグランド電位（Ｖｓｓ）を入力としており、充電器マイナス端子の電位（Ｖ−）が閾値Ｖｅより低く、例えば−０．８Ｖ〜−２．０Ｖ程度になるとローレベルの検出結果信号を出力する。
【００４９】
例えば、充電時に、通常の充電過電流で想定される充電電流が流れている場合には、充電器マイナス端子の電位（Ｖ−）は−５０ｍＶ〜−３００ｍＶ程度であり、ヒステリシスインバータ１３の出力はハイレベルとなり、インバータ１６の出力がローレベル、インバータ１７の出力がハイレベルとなる。
【００５０】
この場合、Ｐｃｈトランジスタ３，４のゲート電圧がハイレベルであり、Ｐｃｈトランジスタ３，４はＯＦＦとなり、発振周波数は、定電流６，８とコンデンサ９，１０の値で決定され、過充電検出回路２２や過放電検出回路２３、充電過電流検出回路２４ａ、放電過電流検出回路２４ｂのそれぞれの検出中、カウンター回路２８は通常の速度で計数を行う。
【００５１】
これに対して、充電時に、充電過電流で想定される電流の数倍から数十倍の数十Ａの異常な充電電流がながれることにより、充電器マイナス端子の電位（Ｖ−）が、通常の充電過電流検出電圧（−５０ｍＶ〜−３００ｍＶ））より低い電圧閾値Ｖｅ、例えば−０．８Ｖ〜−２．０Ｖ程度になると、ヒステリシスインバータ１３はローレベルの検出結果信号を出力し、このヒステリシスインバータ１３のローレベル出力はインバータ１６とインバータ１７で２度反転され、短縮回路２５を構成するＰチャネル（Ｐｃｈ）トランジスタ３，４のゲートに入力される。
【００５２】
このようにして、Ｐｃｈトランジスタ３，４のゲート電圧がローレベルとなると、Ｐｃｈトランジスタ３，４がＯＮ（オン）となり、これにより、発振周波数を決めている定電流の値は、「定電流６＋定電流５」、「定電流８＋定電流７」となり、発振周波数が高くなり、カウンター回路２８のカウント動作が高速化され、遅延手段としての遅延時間が短縮される。
【００５３】
例えば、定電流６と定電流５、および、定電流８と定電流７の比を「１：９」にすると、発振周波数は１／１０になり、遅延時間も１／１０にすることができる。
【００５４】
このように、通常の充電過電流で想定される数倍から数十倍の数十Ａお異常な充電電流が流れて危険な場合には、充電過電流検出回路２４ａの検出結果に基づく充電過電流保護動作では時間がかかり対応できないが、ヒステリシスインバータ１３において、異常な充電電流が流れたことを検出することにより、短時間で充電電流経路を遮断することができ、対応が可能となる。
【００５５】
また、異常検出回路２５ａを構成するインバータ１６は、ヒステリシスインバータ１３の出力を入力として、上述の充電時の反転動作を行っているが、充電器マイナス端子の電位（Ｖ−）を基板電圧としており、放電時において、例えば、放電過電流で想定される電流の数倍から数十倍の数十Ａの短絡電流が流れて、充電器マイナス端子の電位（Ｖ−）が、放電過電流検出回路２４ｂで検出する電圧（５０ｍＶ〜３００ｍＶ）より高い閾値Ｖｈ（例えば０．８Ｖ〜２．０Ｖ）より高くなると、このインバータ１６を構成するＮチャネルトランジスタの基板電圧がＶ−であり、当該Ｎチャネルトランジスタのドレイン電圧すなわちインバータ１６の出力がつられてほぼＶ−電圧（０．８Ｖ〜２．０Ｖ）、すなわちハイレベルになる。
【００５６】
このインバータ１６のハイレベル出力はインバータ１７で反転され、短縮回路２５を構成するＰｃｈトランジスタ３，４のゲートに入力され、Ｐｃｈトランジスタ３，４のゲート電圧がローレベルとなり、Ｐｃｈトランジスタ３，４がＯＮし、発振周波数を決めている定電流の値が「定電流６＋定電流５」、「定電流８＋定電流７」となり、発振周波数が高くなり、カウンター回路２８のカウント動作が高速化され、遅延手段としての遅延時間が短くなる。
【００５７】
短絡状態の場合、インバータ１７の反転電圧の電源電圧の約１／２を超えるので、異常放電過電流状態を検出して遅延時間を短縮する。例えば、放電過電流検出回路２４ｂによる検出結果に基づき遅延時間を１２ｍｓで設定して、遅延時間の短縮率を１／３０にすると、異常検出回路２５ａによる放電時の短絡検出時の遅延時間は４００μｓとなり、標準的な短絡検索保護動作となる。
【００５８】
尚、このような異常検出回路２５ａを設けた２次電池保護回路に関しても、生産工程におけるテストを行う場合には、テスト時における遅延時間の短縮を行うことが要求される。以下、図４から図７を用いて、テスト機能を有する本発明に係わる２次電池保護回路に関して説明を行う。
【００５９】
図４は、本発明に係わる２次電池保護回路における特徴的な第２の構成部分例を示す回路であり、図５は、本発明に係わる２次電池保護回路における特徴的な第３の構成部分例を示す回路、図６は、本発明に係わる２次電池保護回路における特徴的な第４の構成部分例を示す回路、図７は、本発明に係わる２次電池保護回路における特徴的な第５の構成部分例を示す回路である。
【００６０】
図４に示す回路では、本発明に係わる異常検出回路２５ａを、図９に示した従来のテスト用制御回路９２０に組み込んで構成したものであり、図４におけるインバータ４１６，４１７が新たに組み込まれ、異常検出回路２５ａを構成している。
【００６１】
図２における過放電検出回路２３による過放電検出時の遅延時間は２０ｍＳ程度であり、放電過電流検出回路２４ｂおよび充電過電流検出回路２４ａによる過電流検出時の遅延時間は１０ｍＳ程度、また、異常検出回路２６ａによる短絡検出時の遅延時間は１ｍＳ程度であるが、過充電検出回路２２による過充電検出時の遅延時間は１Ｓ以上である。
【００６２】
そこで、図４および図９に示す回路においては、２次電池保護回路のテストを行うときに、「Ｃｏｕｔ」端子をハイレベル（過充電を検出していない状態）、Ｖ−をＶｓｓより低いレベルに固定することによって、発振回路の周波数を高くし、遅延時間を短くすることでテスト時間を短縮している。
【００６３】
図４において、符号４３〜４９，４１０〜４１２の各構成要素は、図１における符号符号３〜９，１０〜１２の各構成要素に実質的に相当し、発振回路２７と短縮回路２５を構成しており、ここでは、その説明はしない。
【００６４】
また、図４において、符号４１３が図９におけるヒステリシスインバータ９３３に相当し、符号４１４が図９におけるインバータ９３４に、符号４１５が図９におけるＮＡＮＤ回路９３５に相当する。
【００６５】
そして、図４における符号４１６が図１におけるインバータ１６に相当し、符号４１７が図１におけるインバータ１７に相当する。尚、ヒステリシスインバータ４１３は、図９におけるヒステリシスインバータ９３３に相当すると共に、図１におけるヒステリシスインバータ１３にも相当する。
【００６６】
このような構成において、例えばＣｏｕｔ状態信号にハイレベルが入力されている状態で、ヒステリシスインバータ４１３の入力にローレベルが入力されると、ヒステリシスインバータ４１３はハイレベルを出力し、インバータ４１６，４１７，４１４を介して、ＮＡＮＤ回路４１５にローレベルが入力され、ＮＡＮＤ回路４１５の出力はハイレベルとなり、Ｐｃｈトランジスタ３，４のゲート電圧はハイレベルであり、Ｐｃｈトランジスタ３，４はＯＦＦとなり、したがって発振周波数は、定電流４６，４８とコンデンサ１９，４１０の値で決定され、その結果、通常の遅延時間となる。
【００６７】
しかし、テスト時において、Ｃｏｕｔ状態信号がハイレベルのまま、充電器マイナス端子電位Ｖ−をグランド電子Ｖｓｓより低いレベルに下げると、ヒステリシスインバータ４１３にハイレベルが入力され、ヒステリシスインバータ４１３はローレベルを出力し、インバータ４１６，４１７，４１４を介して、ＮＡＮＤ回路４１５にハイレベルが入力され、ＮＡＮＤ回路４１５の出力はローレベルとなり、Ｐｃｈトランジスタ３，４のゲート電圧はローレベルであり、Ｐｃｈトランジスタ３，４はＯＮとなり、したがって発振周波数を決めている定電流の値は、「定電流４６＋定電流４５」、「定電流４８＋定電流４７」となり、発振周波数が高くなり、その結果、例えば、過充電検出時の遅延時間を短くすることができる。
【００６８】
また、テスト時ではなく通常の充電・放電動作においても、図１で説明したようにして、異常検出回路２６ａを構成するヒステリシスインバータ４１３とインバータ４１６により、充電・放電動作時における異常過電流が流れる状態を検出した際には、Ｐｃｈトランジスタ３，４がＯＮとなり、発振回路２７の発振周波数が高くなり、遅延時間を短くすることができ、充電電流経路および放電電流経路の遮断を高速化することができる。
【００６９】
例えば、定電流４６と定電流４５、および、定電流４８と定電流４７の比を「１：９」にすると、過充電検出時等の発振周波数は１／１０になり、遅延時間も１／１０にすることができる。この場合は、テスト時間を、１／１０に短縮することができる。
【００７０】
但し、充電過電流検出機能がある場合（充電過電流検出回路２４ａが設けられ、動作している場合）、充電過電流検出遅延時間の設定が１０ｍＳ程度なので、過充電検出回路２２による過充電検出時の遅延時間の１Ｓ程度と比較して十分短く、テスト時において短縮された場合でも必ず充電過電流保護が過充電保護より先に働くので過充電検出の短縮をテスト出来ない。
【００７１】
その対策として、本例では、インバータ４１７からの出力がローレベルのとき、このローレベル信号を充電過電流検出禁止モード信号として出力し、充電過電流検出回路２４ａによる充電過電流検出を禁止する。この場合は、充電過電流検出遅延時間の短縮は出来なくなる。
【００７２】
尚、充電過電流検出機能が無い場合、このような充電過電流検出禁止モードを設定する必要が無く、また、過充電検出のテスト時間短縮を必要としない場合も充電過電流検出禁止モードを設定する必要が無い。
【００７３】
さらに、図５に示すように、従来のテスト端子を設けてテスト信号を入力することでテストモードを設定する構成の場合には、短縮モードと充電過電流検出が独立の干渉しない状態であり、充電過電流検出禁止モードを設定する必要が無い。
【００７４】
図５においても、図４の構成と同様に、符号５３〜５９，５１０〜５１２の各構成要素は、図１における符号符号３〜９，１０〜１２の各構成要素に実質的に相当し、発振回路２７と短縮回路２５を構成しており、ここでは、その説明はしない。
【００７５】
また、図５において、符号５１３が図９におけるヒステリシスインバータ９３３に相当し、符号５１４が図９におけるインバータ９３４に相当する。しかし、本例では、ＮＯＲ回路５１５が、図９におけるＮＡＮＤ回路９３５の代わりに設けられている。
【００７６】
そして、図５における符号５１６が図１におけるインバータ１６に相当し、符号５１７が図１におけるインバータ１７に相当する。尚、ヒステリシスインバータ５１３は、図９におけるヒステリシスインバータ９３３に相当すると共に、図１におけるヒステリシスインバータ１３にも相当する。
【００７７】
このような構成において、ハイレベルのテスト信号がＮＯＲ回路５１５に入力されていない状態で、かつ、ヒステリシスインバータ５１３の入力にローレベルが入力されると、ヒステリシスインバータ５１３はハイレベルを出力し、インバータ５１６，５１７，５１４を介して、ＮＯＲ回路５１５にローレベルが入力され、ＮＯＲ回路５１５の出力はハイレベルとなり、Ｐｃｈトランジスタ３，４のゲート電圧はハイレベルであり、Ｐｃｈトランジスタ３，４はＯＦＦとなり、したがって発振周波数は、定電流５６，５８とコンデンサ５９，５１０の値で決定され、その結果、通常の遅延時間となる。
【００７８】
しかし、テスト時において、ＮＯＲ回路５１５にハイレベルのテスト信号が入力されると、ＮＡＮＤ回路４１５の出力はローレベルとなり、Ｐｃｈトランジスタ５３，５４のゲート電圧はローレベルであり、Ｐｃｈトランジスタ５３，５４はＯＮとなり、したがって発振周波数を決めている定電流の値は、「定電流４６＋定電流４５」、「定電流４８＋定電流４７」となり、発振周波数が高くなり、その結果、テスト時における、過充電検出、過放電検出、充電過電流検出、放電過電流検出時の遅延時間を短くすることができる。
【００７９】
また、テスト時ではなく通常の充電・放電動作においても、図１で説明したようにして、異常検出回路２６ａを構成するヒステリシスインバータ５１３とインバータ５１６により、充電・放電動作時における異常過電流が流れる状態を検出した際には、Ｐｃｈトランジスタ５３，５４がＯＮとなり、発振回路２７の発振周波数が高くなり、遅延時間を短くすることができ、充電電流経路および放電電流経路の遮断を高速化することができる。
【００８０】
例えば、定電流５６と定電流５５、および、定電流５８と定電流５７の比を「１：９」にすると、過充電検出時等の発振周波数は１／１０になり、遅延時間も１／１０にすることができる。この場合は、テスト時間および異常状態検出時の保護に要する時間を、１／１０に短縮することができる。
【００８１】
図６においては、図２における発振回路２７とカウンタ回路２８を使用しない場合の放電過電流検出結果を遅延させる回路の例を示しており、通常状態では、Ｐｃｈトランジスタ６３がＯＦＦであり、図２における放電過電流検出回路２４ｂの検出結果信号が入力された場合、定電流７６とコンデンサ７９とインバータ７１１のスレッショルドで、放電側ＦＥＴ制御信号６０の出力を遅延させる時間が決まる。
【００８２】
尚、通常状態とは、充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）よりも低い場合が通常状態で、かつ、テスト信号もローレベルの場合であり、図２における放電過電流検出回路２４ｂによる放電過電流検出電圧（５０ｍＶ〜３００ｍＶ）の検出結果に対する保護動作が行われる。
【００８３】
図６において、符号６１４および符号６１５は図５におけるインバータ５１４とＮＯＲ回路５１５に相当し、そして、符号６１６と符号６１７が図１におけるインバータ１６とインバータ１７に相当し、異常検出回路２６ａを構成する。本例では、充電過電流検出機能は無く、図１，４，５におけるヒステリシスインバータ１３，４１３，５１３は設けられていない。
【００８４】
このような構成において、インバータ６１６がローレベルを出力する電圧まで、充電器マイナス端子の電位Ｖ−が高くなった場合（０．８Ｖ〜２．０Ｖ）には、インバータ６１７の出力がローレベル、インバータ６１４の出力がハイレベルとなり、図２の異常検出回路２６ａによる異常充電状態の検出状態となり、あるいは、テスト信号をハイレベルにした場合は、いずれもＮＯＲ回路６１５の出力がローレベルとなり、Ｐｃｈトランジスタ６３がＯＮして、定電流６５と定電流６６の電流の和、および、コンデンサ６９とインバータ６１１のスレッショルドで短絡検出遅延時間が決まる。
【００８５】
ここで、定電流６６と定電流６５の比を１：９にすると、遅延時間も１／１０にすることができる。尚、コンデンサ６９はＩＣ内蔵でも外付け部品でも構わない。また、テストモードが不要な場合は、ＮＯＲ回路６１５は、インバータ６１４と直列のインバータと置き換えても構わない。
【００８６】
図７においては、図２における発振回路２７とカウンタ回路２８を使用しない場合の充電過電流検出結果を遅延させる回路の例を示しており、通常状態では、Ｐｃｈトランジスタ７３がＯＦＦであり、図２における充電過電流検出回路２４ａの検出結果信号が入力された場合、定電流７６とコンデンサ７９とインバータ７１１のスレッショルドで、充電側ＦＥＴ制御信号７０の出力を遅延させる時間が決まる。
【００８７】
尚、通常状態とは、充電器マイナス端子の電位（Ｖ−）がグランド電位（Ｖｓｓ）とほぼ同じ場合が通常状態で、かつ、テスト信号もローレベルの場合であり、図２における充電過電流検出回路２４ａによる充電過電流検出電圧（−５０ｍＶ〜−３００ｍＶ）の検出結果に対する保護動作が行われる。
【００８８】
図７において、符号７１４および符号７１５は図５におけるインバータ５１４とＮＯＲ回路５１５に相当し、そして、符号７１３が図１，４，５におけるヒステリシスインバータ１３，４１３，５１３に相当し、異常検出回路２６ａを構成する。本例では、放電過電流検出機能は無く、図１，４，５におけるインバータ１６，１７，４１６，４１７，５１６，５１７は設けられていない。
【００８９】
このような構成において、ヒステリシスインバータ６１３がローレベルを出力する電圧まで、充電器マイナス端子の電位Ｖ−がグラウンド電位Ｖｓｓよりも低くなった場合（−０．８Ｖ〜−２．０Ｖ）には、インバータ６１４の出力がハイレベルとなり、図２の異常検出回路２６ａによる異常放電状態の検出状態となり、あるいは、テスト信号をハイレベルにしてテストモードとした場合は、いずれも、ＮＯＲ回路７１５の出力がローレベルとなり、Ｐｃｈトランジスタ７３がＯＮして、定電流７５と定電流７６の電流の和、および、コンデンサ７９とインバータ７１１のスレッショルドで短絡検出遅延時間が決まる。
【００９０】
ここで、定電流７６と定電流７５の比を１：９にすると、遅延時間も１／１０にすることができる。尚、コンデンサ７９はＩＣ内蔵でも外付け部品でも構わない。また、テストモードが不要な場合は、ＮＯＲ回路７１５は、インバータ７１４と直列のインバータと置き換えても構わない。
【００９１】
以上、図１〜図７用いて説明したように、本例の２次電池保護回路では、例えば図２に示すように、従来の充電過電流検出回路２２、放電過電流検出回路２３、遅延手段（発振回路２７、カウンター回路２８）、放電経路遮断手段（ロジック回路２９ａ、放電制御用ＦＥＴ）、充電経路遮断手段（レベルシフト２０、ロジック回路２９ｂ、充電制御用ＦＥＴ）と共に、遅延手段を構成する発振回路２７における遅延時間を短縮する短縮回路２５と、充電器マイナス端子の電位（Ｖ−）が、放電時に予め異常放電状態検出用に定められた閾値Ｖｔ（例えば０．８Ｖ〜２．０Ｖ）よりも高くなること、あるいは、充電時に予め異常充電状態検出用に定められた閾値Ｖｅ（例えば−０．８Ｖ〜２．０Ｖ）よりも低くなることを検出する異常検出回路２５ａを設け、この異常検出回路２５ａで異常放電状態および異常充電状態を検出すると短縮回路２５を起動して放電電流経路および充電電流経路の遮断を早める。
【００９２】
すなわち、放電時においては、２次電池の放電過電流（短絡よりも低い数Ａの放電電流が流れた場合）を検出して、放電電流経路をスイッチで遮断して２次電池を放電過電流による発熱から保護する機能に加えて、例えば短絡により、放電過電流で想定される電流の数倍から数十倍の数十Ａの短絡電流が流れることにより充電器マイナス端子の電位Ｖ−がグラウンド電位Ｖｓｓよりも、予め定められた、通常の過電流検出電圧Ｖｈ（５０ｍＶ〜３００ｍＶ程度）より高い電圧Ｖｔ（０.８Ｖ〜２.０Ｖ程度）以上になった場合に、発振回路とカウンタ回路からなる遅延回路における発振周波数を高くすることで、遅延時間を短くし、放電過電流検出より早く放電電流経路を遮断して保護を行う。
【００９３】
また、充電時においては、２次電池の充電過電流（数Ａの充電電流が流れた場合）を検出して、充電電流経路をスイッチで遮断して２次電池を充電過電流による発熱から保護する機能に加えて、例えば、充電過電流で想定される電流の数倍から数十倍の数十Ａの異常な充電電流が流れることにより充電器マイナス端子の電位Ｖ−がグランド電子ＶＳＳよりも、予め定められた、通常の過電流検出電圧Ｖｊ（−５０ｍＶ〜−３００ｍＶ程度）よりも低い電圧Ｖｅ（−０.８Ｖ〜−２.０Ｖ程度）以下になった場合に発振回路の発振周波数を高くすることで、遅延時間を短くし、充電過電流検出より早く充電電流経路を遮断して保護を行う。
【００９４】
このように、本例では、短絡検出に相当するレベル（０．８Ｖ〜２．０Ｖ程度）を検出した際には、過電流検出回路の遅延時間を短縮し、従来の短絡保護機能と同様の、数百マイクロ秒の遅延時間で、放電制御用ＦＥＴをオフにして、放電電流経路を遮断することができるので、少ない部品で短絡回路を実現でき、回路の削減およびチップ面積の縮小によるコスト削減を実現することができる。
【００９５】
また、充電過電流の検出に関しても、通常の数Ａ程度の充電電流で検出して、検出状態を数ｍＳ〜数十ｍＳ程度保持して充電禁止状態とする第１の充電過電流検出機能と、より危険な数十Ａ程度の充電電流で検出して、検出状態を数百μＳ程度のみ保持して充電禁止状態とする第２の充電過電流検出機能との、２段階で分けることができ、充電時における安全性をより高めることができる。
【００９６】
また、本例によれば、従来はテスト用に用いられていた、放電過電流状態および充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時および充電時の保護機能に利用することで、例えば、従来の短絡検出保護機能を容易に実現でき、また、充電過電流保護制御を２段階に分けて行うこと等ができ、回路の削減およびチップ面積の縮小によるコスト削減を実現できると共に、２次電池保護回路の機能の向上を図ることができる。
【００９７】
尚、本発明は、図１から図７を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、図１における定電流５，７を増加接続するためのスイッチ手段として、Ｐチャネルトランジスタ３，４を設けて定電流５，７を増加接続しているが、Ｎチャネルトランジスタ等、他のスイッチング素子を用いることでも良い。
【図面の簡単な説明】
【００９８】
【図１】本発明に係わる２次電池保護回路における特徴的な第１の構成部分例を示す回路である。
【図２】本発明に関わる２次電池保護回路を設けたバッテリパックの構成例を示す回路図である。
【図３】従来の次電池保護回路とそれを用いたバッテリパックの構成例を示すブロック図である。
【図４】本発明に係わる２次電池保護回路における特徴的な第２の構成部分例を示す回路である。
【図５】本発明に係わる２次電池保護回路における特徴的な第３の構成部分例を示す回路である。
【図６】本発明に係わる２次電池保護回路における特徴的な第４の構成部分例を示す回路である。
【図７】本発明に係わる２次電池保護回路における特徴的な第５の構成部分例を示す回路である。
【図８】従来の２次電池の保護回路における放電時の誤検出を防止するための回路の構成を示すブロック図である。
【図９】従来のテスト時における遅延短縮機能を実現した回路構成を示す回路図である。
【符号の説明】
【００９９】
３，４，４３，４４，５３，５４，６３，９２３，９２４：Ｐチャネル（Ｐｃｈ）トランジスタ、５〜８，４５〜４８，５５〜５８，６５，６６，７５，７６，９２５〜９２８：定電流、９，１０，４９，４１０，５９，６９，７９，５１０，９２９，９３０：コンデンサ、１１，１２，１６，１７，４１１，４１２，４１４，４１５，４１７，５１１，５１２，５１４，５１６，５１７，６１１，６１４，６１６，６１７，７１１，７１４，９３１，９３２，９３４：インバータ、１３，４１３，５１３，７１３，９３３：ヒステリシスインバータ、２０，３０：レベルシフト、２１，３１：２次電池保護回路（「保護装置」）、２２，３２：過充電検出回路、２３，３３：過放電検出回路、２４ａ，３４ａ：充電過電流検出回路、２４ｂ，３４ｂ：放電過電流検出回路、２５，３５：短縮回路、２５ａ：異常検出回路、２６，３６：異常充電器検出回路、２４ｃ，２６ａ，３４ｃ，３６ａ：ＮチャネルＦＥＴ、２７，３７：発振回路、２８，３８，４０，５０，９８０：カウンタ回路、２９ａ，２９ｂ，３９ａ，３９ｂ：ロジック回路、３５：短絡検出回路、６０：放電側ＦＥＴ制御信号、２１１，３１１：バッテリパック、２１２，３１２：プラス側端子、２１３，３１３：マイナス側端子、２１４，３１４：充電器、２１５，３１５：２次電池セル、４１５，９３５：ＮＡＮＤ回路、５１５，６１５，７１５，８０３：ＮＯＲ回路、８０１：内部発振器、８０２：分周カウンタ、８０４：比較器、８０５ａ：ラッチ、８０６：インバータ、８０７：ＦＥＴ、９２０：テスト用制御回路、９７０：発振回路、Ｃ：コンデンサ、Ｒ：抵抗、Ｖｄｄ：基板電位端子、Ｖｓｓ：グランド端子、Ｄｏｕｔ：過放電検出出力端子、Ｃｏｕｔ：過充電検出出力端子、Ｖ−：充電器マイナス電位入力端子、ＴＥＳＴ：テスト端子。
【図１】
2006262574.tif 000003
【図２】
2006262574.tif 000004
【図３】
2006262574.tif 000005
【図４】
2006262574.tif 000006
【図５】
2006262574.tif 000007
【図６】
2006262574.tif 000008
【図７】
2006262574.tif 000009
【図８】
2006262574.tif 000010
【図９】
2006262574.tif 000011