(57)【要約】【課題】消費電流を低減しながら、複数のゲート電極下の領域で発生する暗電流のばらつきを低減することが可能な固体撮像装置を提供する。【解決手段】この固体撮像装置は、ｎ型シリコン基板８と、ｎ型シリコン基板８上に、画素５ごとにそれぞれ複数設けられたゲート電極６とを備えている。そして、撮像期間中に、同一の画素５内の各々のゲート電極６をそれぞれ１回ずつオン状態にすることにより、同一の画素５内の所定のゲート電極６下の領域に電子を蓄積するとともに、蓄積された電子を同一の画素５内の所定のゲート電極６以外のゲート電極６下の領域に転送する。【選択図】図３
2006074080.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、画素ごとにそれぞれ複数設けられたゲート電極とを備え、
撮像期間中に、同一の前記画素内の複数のゲート電極の少なくとも２つをそれぞれ１回ずつオン状態にすることにより、前記同一の画素内の所定のゲート電極下の領域に電荷を蓄積するとともに、前記蓄積された電荷を前記同一の画素内の前記所定のゲート電極以外の前記ゲート電極下の領域に転送する、固体撮像装置。
【請求項２】
前記同一の画素内のすべてのゲート電極が１回ずつオン状態にされることにより、前記同一の画素内の所定のゲート電極下の領域に蓄積した電荷が、前記同一の画素内の前記所定のゲート電極以外の前記ゲート電極下の領域に順次転送される、請求項１に記載の固体撮像装置。
【請求項３】
各々の前記ゲート電極をオン状態に保持する期間は、前記撮像期間を前記同一の画素内のゲート電極の本数で除した期間以下の期間である、請求項１または２に記載の固体撮像装置。
【請求項４】
前記基板および前記ゲート電極を含むとともに、前記撮像期間中に撮像することにより前記電荷を生成する撮像部と、
転送期間に、前記撮像部から前記電荷が転送されるとともに、前記電荷を蓄積する蓄積部とをさらに備えた、請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
オフ状態の前記ゲート電極下の領域で発生する暗電流を、前記基板側に抜く、請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記基板は、第１導電型を有し、
前記第１導電型の基板上に形成された第２導電型の第１半導体層と、前記第１半導体層上に形成された第１導電型の第２半導体層とをさらに備え、
前記オフ状態のゲート電極に所定の電圧が印加されることによって、前記オフ状態のゲート電極下の領域で発生する暗電流が前記第２半導体層および前記第１半導体層を介して前記基板側に抜かれる、請求項５に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像装置においては、光を遮断した状態でも、熱的に励起された電子に起因して暗電流が発生することが知られている。この暗電流を低減する方法として、従来種々の方法が提案されている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、撮像期間（蓄積期間）中に、同一画素内で電荷を蓄積するゲート電極を複数回（たとえば、１０００回）入れ換えることによって、電荷を蓄積するゲート電極下のＳｉ−ＳｉＯ２界面が一定期間反転状態（界面準位が正孔で満たされる状態）になるようにして、界面準位が熱励起による電子により満たされることにより発生する暗電流を減少させた固体撮像装置が開示されている。この特許文献１では、５０ｍｓｅｃの撮像期間（蓄積期間）のうち、５０μｓｅｃ毎に蓄積するゲート電極を合計１０００回入れ換えることによって、暗電流が１／１５に減少したことが開示されている。つまり、特許文献１では、Ｓｉ−ＳｉＯ２界面を一定期間反転状態にすることにより正孔により満たされた界面準位が、再び熱励起による電子により満たされる期間よりも短い期間（５０μｓｅｃ）毎に、高速で多数回（１０００回）電荷を蓄積するゲート電極を入れ換えることにより、暗電流を低減している。なお、この特許文献１では、撮像期間（蓄積期間）中に、同一画素内で電荷を蓄積するゲート電極が入れ換えられるので、同一画素内の複数のゲート電極下で発生する暗電流のばらつきが低減されると考えられる。
【特許文献１】特許第２５９９８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示された従来の固体撮像装置では、撮像期間を通じて、同一画素内の隣接するゲート電極下の領域で交互に電子を蓄積する動作を複数回（１０００回）繰り返すため、ゲート電極を複数回（１０００回）オン状態およびオフ状態に切り替える必要がある。このため、固体撮像装置の消費電流が増大するという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、消費電流を低減しながら、複数のゲート電極下の領域で発生する暗電流のばらつきを低減することが可能な固体撮像装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の一の局面における固体撮像装置は、基板と、基板上に、画素ごとにそれぞれ複数設けられたゲート電極とを備え、撮像期間中に、同一の画素内の複数のゲート電極の少なくとも２つをそれぞれ１回ずつオン状態にすることにより、同一の画素内の所定のゲート電極下の領域に電荷を蓄積するとともに、蓄積された電荷を同一の画素内の所定のゲート電極以外のゲート電極下の領域に転送する。
【０００７】
この一の局面による固体撮像装置では、上記のように、撮像期間中に、同一の画素内の所定のゲート電極下の領域に蓄積した電荷を同一の画素内の所定のゲート電極以外のゲート電極下の領域に転送することにより、同一の画素内の複数のゲート電極下の領域で発生する暗電流を平均化処理することによって、同一の画素内の複数のゲート電極下の領域で発生する暗電流のばらつきを低減することができる。また、撮像期間中に、同一の画素内の複数のゲート電極の少なくとも２つをそれぞれ１回ずつオン状態にすることにより、撮像期間中に、同一の画素内の複数のゲート電極を繰り返し複数回オン状態にする場合に比べて、複数のゲート電極をオン状態およびオフ状態に切り替える動作数を減少させることができる。これにより、ゲート電極をオン状態およびオフ状態に切り替える動作に伴う消費電流を低減することができるので、固体撮像装置の消費電流を低減することができる。
【０００８】
上記一の局面による固体撮像装置において、好ましくは、同一の画素内のすべてのゲート電極が１回ずつオン状態にされることにより、同一の画素内の所定のゲート電極下の領域に蓄積した電荷が、同一の画素内の所定のゲート電極以外のゲート電極下の領域に順次転送される。このように構成すれば、同一の画素内の一部のゲート電極を１回ずつオン状態にすることにより、同一の画素内の一部のゲート電極下の領域で電荷を転送する場合に比べて、同一の画素内の複数のゲート電極下の領域で発生する暗電流のばらつきをより低減することができる。
【０００９】
上記一の局面による固体撮像装置において、好ましくは、各々のゲート電極をオン状態に保持する期間は、撮像期間を同一の画素内のゲート電極の本数で除した期間以下の期間である。このように構成すれば、容易に、撮像期間において、同一の画素内の全てのゲート電極を１回ずつオン状態にすることができる。
【００１０】
この場合において、好ましくは、１つの画素内には、それぞれ、３本または４本のゲート電極が設けられており、３本または４本の各々のゲート電極は、それぞれ、撮像期間の１／３以下または１／４以下の期間、オン状態に保持される。このように構成すれば、１つの画素内に、それぞれ、３本または４本のゲート電極が設けられた固体撮像装置において、容易に、同一の画素内の全てのゲート電極を１回ずつオン状態にすることができる。
【００１１】
上記一の局面による固体撮像装置において、好ましくは、基板およびゲート電極を含むとともに、撮像期間中に撮像することにより電荷を生成する撮像部と、転送期間に、撮像部から電荷が転送されるとともに、電荷を蓄積する蓄積部とをさらに備える。このように構成すれば、撮像部および蓄積部を備えたいわゆるフレームトランスファ型の固体撮像装置において、消費電流を低減しながら、同一の画素内の複数のゲート電極下の領域で発生する暗電流のばらつきを低減することができる。
【００１２】
上記一の局面による固体撮像装置において、好ましくは、オフ状態のゲート電極下の領域で発生する暗電流を、基板側に抜く。このように構成すれば、オフ状態のゲート電極下の領域で発生する暗電流を減少させることができるので、暗電流を減少させるとともに、消費電流を低減しながら、同一の画素内の複数のゲート電極下の領域で発生する暗電流のばらつきを低減することができる。
【００１３】
この場合において、好ましくは、基板は、第１導電型を有し、第１導電型の基板上に形成された第２導電型の第１半導体層と、第１半導体層上に形成された第１導電型の第２半導体層とをさらに備え、オフ状態のゲート電極に所定の電圧が印加されることによって、オフ状態のゲート電極下の領域で発生する暗電流が第２半導体層および第１半導体層を介して基板側に抜かれる。このように構成すれば、固体撮像装置をいわゆる縦型オーバーフロードレイン構造に形成することができるとともに、オフ状態のゲート電極に、そのゲート電極下で発生する暗電流を基板側に抜くことが可能な所定の電圧を印加すれば、容易に、オフ状態のゲート電極下の領域で発生する暗電流を減少させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。
【００１５】
図１は、本発明の一実施形態による固体撮像装置の全体構成を示した概略図である。図２は、図１に示した一実施形態による固体撮像装置の撮像部および蓄積部の構造を説明するための平面図である。図３は、図２に示した固体撮像装置の撮像部の５０−５０線に沿った断面図である。図１〜図３を参照して、本実施形態では、フレームトランスファ型の固体撮像装置に本発明を適用した例について説明する。
【００１６】
本実施形態によるフレームトランスファ型の固体撮像装置は、図１に示すように、撮像部１と、蓄積部２と、水平転送部３と、出力部４とを備えている。撮像部１は、図２に示すように、光の入射により光電変換を行う複数の画素５がマトリクス状に配置された構成を有する。また、撮像部１は、生成した電子（電荷）を蓄積するとともに、蓄積部２に転送する機能を有する。蓄積部２は、撮像部１から転送された電子を蓄積するとともに、水平転送部３（図１参照）に転送する機能を有する。水平転送部３は、蓄積部２から転送された電子を順次出力部４に転送する機能を有する。出力部４は、水平転送部３から転送された電子を電気信号として出力する機能を有する。
【００１７】
また、撮像部１および蓄積部２では、図２に示すように、約０．７μｍの幅を有する複数のゲート電極６が約０．９μｍの間隔を隔てて設けられている。本実施形態では、１つの画素５内に、それぞれ、３本のゲート電極６が設けられている。また、撮像部１の３本のゲート電極６には、それぞれ、電子を転送するための３相のクロック信号ＣＬＫ１〜ＣＬＫ３が入力されるとともに、蓄積部２の３本のゲート電極６には、それぞれ、電子を転送するための３相のクロック信号ＣＬＫ４〜ＣＬＫ６が入力される。撮像部１では、この３相のクロック信号ＣＬＫ１〜ＣＬＫ３により、同一の画素５内の３本のゲート電極６が１回ずつオン状態にされることによって、同一の画素５内の所定のゲート電極６下の領域に蓄積した電子を、同一の画素５内の所定のゲート電極６以外のゲート電極６下の領域に順次転送するように構成されている。また、３相のクロック信号ＣＬＫ１〜ＣＬＫ３によって、同一の画素５内の３本のゲート電極は、それぞれ、撮像期間（約６０ｍｓｅｃ）の約１／３の期間（約２０ｍｓｅｃ）ずつオン状態に保持されるように構成されている。また、ゲート電極６の延びる方向に沿って配置された隣接する２つの画素５間には、ｐ型の画素分離領域７がゲート電極６の延びる方向と直交する方向に延びるように設けられている。
【００１８】
また、撮像部１では、図３に示すように、ｎ型シリコン基板８上に、ｐ型シリコン層９が形成されている。また、ｐ型シリコン層９上に、ｎ型シリコン層１０が形成されている。なお、このｎ型シリコン基板８は、本発明の「基板」の一例であり、ｐ型シリコン層９は、本発明の「第１半導体層」の一例であり、ｎ型シリコン層１０は、本発明の「第２半導体層」の一例である。本実施形態では、ｎ型シリコン基板８、ｐ型シリコン層９およびｎ型シリコン層１０によって、オフ状態のゲート電極６下の領域で発生した暗電流となる電子がｎ型シリコン基板８側に抜かれる縦型オーバーフロードレイン構造が形成されている。また、ｎ型シリコン層１０上には、ＳｉＯ２からなる絶縁膜１１を介してゲート電極６が所定の間隔を隔てて形成されている。
【００１９】
図４〜図８は、本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。次に、図３〜図８を参照して、本発明の一実施形態によるフレームトランスファ型の固体撮像装置の撮像期間における動作について説明する。なお、以下の動作説明は、撮像期間が約６０ｍｓｅｃである場合について説明する。
【００２０】
本実施形態によるフレームトランスファ型の固体撮像装置では、図４に示すように、まず、約２０ｍｓｅｃの間、第１および第２画素５ａおよび５ｂの第１ゲート電極６ａおよび６ｄにＨレベルのクロック信号ＣＬＫ１をそれぞれ印加するとともに、第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆにＬレベルのクロック信号ＣＬＫ２およびＣＬＫ３をそれぞれ印加する。これにより、約２０ｍｓｅｃの間、第１ゲート電極６ａおよび６ｄは、オン状態に保持されるとともに、第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆは、オフ状態に保持される。このため、第１ゲート電極６ａおよび６ｄ下の領域にポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に電子（電荷）が蓄積される。この際、第１ゲート電極６ａおよび６ｄ下のポテンシャル井戸には、第１ゲート電極６ａおよび６ｄ下の領域において、上記の約２０ｍｓｅｃの間に光電変換（撮像）により生成される電子と、熱励起などにより発生する、暗電流となる電子とが蓄積される。
【００２１】
また、本実施形態によるフレームトランスファ型の固体撮像装置は、ｎ型シリコン基板８（図３参照）上にｐ型シリコン層９およびｎ型シリコン層１０が順次形成された縦型オーバーフロードレイン構造を有するとともに、第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆにＬレベルのクロック信号ＣＬＫ２およびＣＬＫ３が印加されることにより、オフ状態の第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆ下の領域で発生した暗電流となる電子は、ｎ型シリコン基板８側に引き抜かれる。したがって、この期間において、第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆ下の領域で発生した暗電流となる電子は蓄積されない。
【００２２】
次に、図５に示すように、第１および第２画素５ａおよび５ｂの第２ゲート電極６ｂおよび６ｅにＨレベルのクロック信号ＣＬＫ２をそれぞれ印加する。この際、第１および第２画素５ａおよび５ｂの第１ゲート電極６ａおよび６ｄには、それぞれ、Ｈレベルのクロック信号ＣＬＫ１を継続して印加するとともに、第３ゲート電極６ｃおよび６ｆには、それぞれ、Ｌレベルのクロック信号ＣＬＫ３を継続して印加する。これにより、第２ゲート電極６ｂおよび６ｅは、オン状態になる。また、第１ゲート電極６ａおよび６ｄは、オン状態に保持されるとともに、第３ゲート電極６ｃおよび６ｆは、オフ状態に保持される。これにより、第１および第２ゲート電極６ａおよび６ｂ（６ｄおよび６ｅ）下の領域に連続したポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に、図４の状態において第１ゲート電極６ａ（６ｄ）下のポテンシャル井戸に蓄積されていた電子が保持される。なお、この第１および第２ゲート電極６ａおよび６ｂ（６ｄおよび６ｅ）の両方にＨレベルのクロック信号を印加する期間は、約数１００ｎｓｅｃの期間に設定する。
【００２３】
次に、図６に示すように、第１および第２画素５ａおよび５ｂの第１ゲート電極６ａおよび６ｄにＬレベルのクロック信号ＣＬＫ１をそれぞれ印加する。この際、第１および第２画素５ａおよび５ｂの第２ゲート電極６ｂおよび６ｅには、それぞれ、Ｈレベルのクロック信号ＣＬＫ２を継続して印加するとともに、第３ゲート電極６ｃおよび６ｆには、それぞれ、Ｌレベルのクロック信号ＣＬＫ３を継続して印加する。なお、第２ゲート電極６ｂおよび６ｅにＨレベルのクロック信号を印加する期間は、約２０ｍｓｅｃに設定する。これにより、第２ゲート電極６ｂおよび６ｅは、約２０ｍｓｅｃの間オン状態に保持される。また、第１ゲート電極６ａおよび６ｄと、第３ゲート電極６ｃおよび６ｆとは、オフ状態に保持される。これにより、第２ゲート電極６ｂおよび６ｅ下の領域のみにポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に電子が蓄積される。この際、第２ゲート電極６ｂおよび６ｅ下のポテンシャル井戸には、図５の状態において第１および第２ゲート電極６ａ、６ｂ、６ｄおよび６ｅ下のポテンシャル井戸に蓄積されていた電子と、第２ゲート電極６ｂおよび６ｅ下の領域で発生した光電変換（撮像）による電子および熱励起などによる電子（暗電流となる電子）とが蓄積される。
【００２４】
上記のようにして、図４の状態において、第１ゲート電極６ａおよび６ｄ下のポテンシャル井戸に蓄積されていた電子は、第２ゲート電極６ｂおよび６ｅ下のポテンシャル井戸（図６参照）に転送される。また、図６の状態において、オフ状態の第１および第３ゲート電極６ａ、６ｃ、６ｄおよび６ｆ下の領域で発生した暗電流となる電子は、上記した図４の場合と同様、ｎ型シリコン基板８（図３参照）側に引き抜かれる。したがって、この期間において、オフ状態の第１および第３ゲート電極６ａ、６ｃ、６ｄおよび６ｆ下の領域で発生した暗電流となる電子は蓄積されない。
【００２５】
次に、図７に示すように、第１および第２画素５ａおよび５ｂの第３ゲート電極６ｃおよび６ｆにＨレベルのクロック信号ＣＬＫ３をそれぞれ印加する。この際、第１および第２画素５ａおよび５ｂの第１ゲート電極６ａおよび６ｄには、それぞれ、Ｌレベルのクロック信号ＣＬＫ１を継続して印加するとともに、第２ゲート電極６ｂおよび６ｅには、それぞれ、Ｈレベルのクロック信号ＣＬＫ２を継続して印加する。これにより、第３ゲート電極６ｃおよび６ｆは、オン状態になる。また、第１ゲート電極６ａおよび６ｄは、オフ状態に保持されるとともに、第２ゲート電極６ｂおよび６ｅは、オン状態に保持される。これにより、第２および第３ゲート電極６ｂおよび６ｃ（６ｅおよび６ｆ）下の領域に連続したポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に、図６の状態において第２ゲート電極６ｂ（６ｅ）下のポテンシャル井戸に蓄積されていた電子が保持される。なお、この第２および第３ゲート電極６ｂおよび６ｃ（６ｅおよび６ｆ）の両方にＨレベルのクロック信号を印加する期間は、約数１００ｎｓｅｃの期間に設定する。
【００２６】
次に、図８に示すように、第１および第２画素５ａおよび５ｂの第２ゲート電極６ｂおよび６ｅにＬレベルのクロック信号ＣＬＫ２をそれぞれ印加する。この際、第１および第２画素５ａおよび５ｂの第１ゲート電極６ａおよび６ｄには、それぞれ、Ｌレベルのクロック信号ＣＬＫ１を継続して印加するとともに、第３ゲート電極６ｃおよび６ｆには、それぞれ、Ｈレベルのクロック信号ＣＬＫ３を継続して印加する。なお、第３ゲート電極６ｃおよび６ｆにＨレベルのクロック信号を印加する期間は、約２０ｍｓｅｃに設定する。これにより、第３ゲート電極６ｃおよび６ｆは、約２０ｍｓｅｃの間オン状態に保持される。また、第１ゲート電極６ａおよび６ｄと、第２ゲート電極６ｂおよび６ｅとは、オフ状態に保持される。これにより、第３ゲート電極６ｃおよび６ｆ下の領域のみにポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に電子が蓄積される。この際、第３ゲート電極６ｃおよび６ｆ下のポテンシャル井戸には、図７の状態において第２および第３ゲート電極６ｂ、６ｃ、６ｅおよび６ｆ下のポテンシャル井戸に蓄積されていた電子と、第３ゲート電極６ｃおよび６ｆ下の領域で発生した光電変換（撮像）による電子および熱励起などによる電子（暗電流となる電子）とが蓄積される。
【００２７】
上記のようにして、図６の状態において、第２ゲート電極６ｂおよび６ｅ下のポテンシャル井戸に蓄積されていた電子は、第３ゲート電極６ｃおよび６ｆ下のポテンシャル井戸（図８参照）に転送される。また、図８に示した状態において、オフ状態の第１および第２ゲート電極６ａ、６ｂ、６ｄおよび６ｅ下の領域で発生した暗電流となる電子は、上記した図４の場合と同様、ｎ型シリコン基板８（図３参照）側に引き抜かれる。したがって、この期間において、オフ状態の第１および第２ゲート電極６ａ、６ｂ、６ｄおよび６ｅ下の領域で発生した暗電流となる電子は蓄積されない。
【００２８】
上記のようにして、第１〜第３ゲート電極６ａ〜６ｃ（６ｄ〜６ｆ）が、それぞれ、１回ずつ、撮像期間（約６０ｍｓｅｃ）の約１／３の期間（約２０ｍｓｅｃ）オン状態に保持されることにより、撮像期間を通じて、各ゲート電極６（図３参照）下の領域で発生する暗電流となる電子の約１／３分ずつが各ゲート電極６下のポテンシャル井戸に蓄積される。これにより、撮像期間を通じて各ゲート電極６下に電子が順次転送されるとともに、撮像期間中に各ゲート電極６下の領域で発生する暗電流となる電子の約１／３分ずつが加算されることによって、撮像期間に同一の画素５内の各ゲート電極６下の領域で発生する暗電流が平均化される。
【００２９】
本実施形態では、上記のように、撮像期間中に、同一の画素５内の所定のゲート電極６下の領域に蓄積した電子を同一の画素５内の所定のゲート電極６以外のゲート電極６下の領域に転送することにより、同一の画素５内の３本のゲート電極６下の領域で発生する暗電流を平均化処理することによって、同一の画素５内の３本のゲート電極６下の領域で発生する暗電流のばらつきを低減することができる。
【００３０】
また、本実施形態では、撮像期間中に、同一の画素５内の３本のゲート電極６をそれぞれ１回ずつオン状態にすることにより、撮像期間中に、同一の画素５内の３本のゲート電極６を繰り返し複数回オン状態にする場合に比べて、３本のゲート電極６をオン状態およびオフ状態に切り替える動作数を減少させることができる。これにより、ゲート電極６をオン状態およびオフ状態に切り替える動作に伴う消費電流を低減することができるので、固体撮像装置の消費電流を低減することができる。
【００３１】
また、本実施形態では、固体撮像装置を縦型オーバーフロードレイン構造に形成するとともに、オフ状態のゲート電極６下の領域で発生する暗電流をｎ型シリコン基板８側に引き抜くように構成することによって、オフ状態のゲート電極６下の領域で発生する暗電流を減少させることができる。
【００３２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３３】
たとえば、上記実施形態では、１つの画素内に３本のゲート電極を設けた例について示したが、本発明はこれに限らず、１つの画素内に３本以外の数のゲート電極を設けてもよい。たとえば、１つの画素内に４本のゲート電極を設けてもよい。この場合、４本のゲート電極は、撮像期間の約１／４ずつオン状態に保持するようにすればよい。
【００３４】
また、上記実施形態では、１つの画素内に設けた３本のゲート電極をすべて用いて、各ゲート電極下の領域に電子を１回ずつ転送する例について説明したが、本発明はこれに限らず、１つの画素内に設けた複数のゲート電極の内、一部のゲート電極のみを用いて、その一部のゲート電極下の領域に電子を転送するようにしてもよい。たとえば、１つの画素内に設けた３本のゲート電極の内、２本のゲート電極のみを用いて、その２本のゲート電極下の領域に電子を１回転送するようにしてもよい。この場合にも、２本のゲート電極が、それぞれ、１回ずつ、撮像期間の約１／２の期間オン状態に保持されるようにすれば、撮像期間に２本のゲート電極下の領域で発生する暗電流となる電子の約１／２ずつが２本のゲート電極下のポテンシャル井戸に蓄積されるとともに、一方のゲート電極下の領域で発生する暗電流となる電子の約１／２が他方のゲート電極下に転送されて加算される。これにより、撮像期間に同一の画素内の２本のゲート電極下の領域で発生する暗電流が平均化される。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態による固体撮像装置の全体構成を示した概略図である。
【図２】図１に示した一実施形態による固体撮像装置の撮像部および蓄積部の構造を説明するための平面図である。
【図３】図２に示した固体撮像装置の撮像部の５０−５０線に沿った断面図である。
【図４】本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。
【図５】本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。
【図６】本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。
【図７】本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。
【図８】本発明の一実施形態による固体撮像装置の撮像期間における動作を説明するためのポテンシャル図である。
【符号の説明】
【００３６】
１  撮像部
２  蓄積部
５  画素
６  ゲート電極
８  ｎ型シリコン基板（基板）
９  ｐ型シリコン層（第１半導体層）
１０  ｎ型シリコン層（第２半導体層）
【図１】
2006074080.tif 000003
【図２】
2006074080.tif 000004
【図３】
2006074080.tif 000005
【図４】
2006074080.tif 000006
【図５】
2006074080.tif 000007
【図６】
2006074080.tif 000008
【図７】
2006074080.tif 000009
【図８】
2006074080.tif 000010