(57)【要約】【課題】  シリアルＲＯＭインターフェースしか有しない機能デバイスでパラレルデータを扱うメモリにアクセス可能とするシリアル・パラレル双方向変換装置を提供すること。【解決手段】  シリアルインターフェースを備えた機能デバイスと，パラレル信号で動作するメモリとの間に配置されるリアル・パラレル双方向変換装置を，シリアルデータ信号をパラレルデータ信号に変換するシリアル・パラレル変換回路と，データ信号とアドレス信号とを分離すると共にデータ信号を出力するデータ・アドレス分離回路と，出力されたデータ信号をメモリへのデータ信号としてアドレス信号と関連して出力し，メモリからのパラレルデータ信号を出力すると共に機能デバイスからの制御信号をメモリの制御信号に変換して出力するデータ制御回路と，前記データ制御回路からのパラレルデータをシリアルデータに変換するパラレル・シリアル変換回路とを備えて構成する。【選択図】  図１
2006119978.tif 000002
【特許請求の範囲】
【請求項１】
シリアルＲＯＭインターフェース（ＳＰＩバス方式）を備えた機能デバイスと，パラレル信号で動作する記憶手段との間に配置され，
入力されたデータ信号とアドレス信号とを含むシリアルデータ信号をパラレルデータ信号に変換するシリアル・パラレル変換回路と，
前記変換されたパラレルデータ信号からデータ信号とアドレス信号とを分離してデータ信号を前記記憶手段に入力すると共に，前記データ信号を出力するデータ・アドレス分離回路と，
前記出力されたデータ信号を前記記憶手段へのデータ信号として前記アドレス信号と関連して出力し，前記記憶手段からのパラレルデータ信号を出力すると共に，前記機能デバイスからの制御信号を前記記憶手段の制御信号に変換して出力するデータ制御回路と，
前記データ制御回路からのパラレルデータをシリアルデータに変換するパラレル・シリアル変換回路とを備え，
前記記憶手段と前記機能デバイスとの間でデータの入出力を行うことを特徴とするリアル・パラレル双方向変換装置。
【請求項２】
前記シリアル・パラレル双方向変換装置には，装置内部の状態を取得し，前記データ制御回路に入力する状態変更手段を備えたことを特徴とする請求項１に記載のシリアル・パラレル双方向変換装置。
【請求項３】
前記記憶手段は，ＥＰＲＯＭまたはＦｌａｓｈメモリを含むものであることを特徴とする請求項１または請求項２のいずれかに記載のシリアル・パラレル双方向変換装置。
【請求項４】
シリアル・パラレル双方向変換装置は機能デバイスに取り付けられる入出力制御装置に設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載のシリアル・パラレル双方向変換装置。
【請求項５】
前記機能デバイスと入出力制御装置とは同一のプリント基板内に設けられ，前記シリアル・パラレル双方向変換装置の入出力端子はプリント基板に配置される記憶手段に接続されていることを特徴とする請求項４に記載のシリアル・パラレル双方向変換装置。
【請求項６】
機能デバイス及び請求項１乃至請求項５のいずれかに記載のシリアル・パラレル双方向変換装置を備えたことを特徴とするプリント基板。
【請求項７】
記憶手段を備えたことを特徴とする請求項６に記載のプリント基板。
【請求項８】
機能デバイスと，請求項１乃至請求項４のいずれかに記載のシリアル・パラレル双方向変換装置とを備えたことを特徴とする情報処理装置。
【請求項９】
請求項５または請求項６に記載のプリント基板を備えたことを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，シリアル・パラレル双方向変換装置，プリント基板及び情報処理装置に係り，特に記憶手段と，記憶制御手段との間に配置され，前記記憶手段と前記記憶制御手段との間でのデータの入出力を行うシリアル・パラレル双方向変換装置に関する。
【背景技術】
【０００２】
一般に電子機器システムでは，電源オフ状態でもデータを記憶しておくことができるＲＯＭといわれる不揮発性メモリが多用されている。また，データアクセス方式としては，データバス（線），アドレスバス（線），制御線がそれぞれ独立（パラレル）に存在するＥＰＲＯＭ，Ｆｌａｓｈメモリと，データ線とアドレス線が一本の専用線を共有し時分割でデータを転送するシリアルＲＯＭの２種類がある。
【０００３】
このため，シリアルのデータ線から入力されたシリアルデータをパラレルデータとして使用するためシリアル・パラレル変換を行う必要がある。従来特許文献１には，マスタ装置，スレーブ装置間に受信データ線及び送信データ線を設け，受信データ線を介して入力される一定長のシリアルデータをパラレルデータに変換するシリアル／パラレル変換回路と，一定長のパラレルデータをシリアルデータに変換し送信データ線から出力するパラレル／シリアル変換回路と，受信データのアドレスデータと自装置のアドレスデータの一致を検出するアドレス一致検出回路と，両アドレスデータが一致したときアドレス一致検出回路により同時に起動される受信コントロール回路及び送信コントロール回路と，シリアル／パラレル変換回路で変換されたパラレルデータが受信コントロール回路により入力され，入力された順序にしたがって出力する受信データFIFO回路及び送信データが入力され，入力された順序にしたがって送信コントロール回路によりパラレル／シリアル変換回路へ出力する送信データFIFO回路と，受信データFIFO回路から出力された受信データをデータバスを介してアドレスデータを持つスレーブ装置のメモリに送出し，このスレーブ装置のメモリからの送信データを送信データFIFO回路に送出するデータバスインターフェース回路とを設けたものが記載されている。
【０００４】
【特許文献１】特開平１−２４６９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで，通常大量データの保存にはＥＰＲＯＭまたはＦｌａｓｈメモリといったバスパラレルデータを取り扱うＲＯＭを用いるのが常であるが，シリアルＲＯＭの制御回路しか持たない装置があり，上述したパラレルデータを取り扱うＲＯＭを使用することができない。
【０００６】
近年実用化されている機能デバイスを使用した装置では，基板としてシリアルＲＯＭインターフェースだけを備えるものがあり，このような基板を用いて大量のパラレルデータを高速に取り扱う上記ＤＰＲＯＭやＦｌａｓｈメモリをそのまま使用したいという要望がある。一般の通信装置などで使用されるシリアル・パラレル変換に関しては，上述したようにシリアルデータをパラレルデータに変換するものがある。
【０００７】
しかし，上述したシリアル・パラレル変換装置は，シリアルデータをパラレルデータに変換あるいはその逆方向の変換をするだけのものであり，シリアルＲＯＭインターフェースを備えた機能デバイスにパラレルデータを取り扱うＥＰＲＯＭやＦｌａｓｈメモリを直接接続することができるように構成した装置はなかった。
【０００８】
本発明は，上述した従来の問題点に鑑みなされたものであり，シリアルＲＯＭインターフェースしか有しない装置でＥＰＲＯＭやＦｌａｓｈメモリを使用することができるシリアル・パラレル双方向変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は，シリアルＲＯＭインターフェース（ＳＰＩバス方式）を備えた機能デバイスと，パラレル信号で動作する記憶手段との間に配置され，入力されたデータ信号とアドレス信号とを含むシリアルデータ信号をパラレルデータ信号に変換するシリアル・パラレル変換回路と，前記変換されたパラレルデータ信号からデータ信号とアドレス信号とを分離してデータ信号を前記記憶手段に入力すると共に，前記データ信号を出力するデータ・アドレス分離回路と，前記出力されたデータ信号を前記記憶手段へのデータ信号として前記アドレス信号と関連して出力し，前記記憶手段からのパラレルデータ信号を出力すると共に，前記機能デバイスからの制御信号を前記記憶手段の制御信号に変換して出力するデータ制御回路と，前記データ制御回路からのパラレルデータをシリアルデータに変換するパラレル・シリアル変換回路とを備え，前記記憶手段と前記機能デバイスとの間でデータの入出力を行うことを特徴とするリアル・パラレル双方向変換装置である。
【００１０】
請求項２の発明は，請求項１に記載のシリアル・パラレル双方向変換装置において，前記シリアル・パラレル双方向変換装置には，装置内部の状態を取得し，前記データ制御回路に入力する状態変更手段を備えたことを特徴とする。
【００１１】
請求項３の発明は，請求項１または請求項２のいずれかに記載のシリアル・パラレル双方向変換装置において，前記記憶手段は，ＥＰＲＯＭまたはＦｌａｓｈメモリを含むものであることを特徴とする。
【００１２】
請求項４の発明は，請求項１乃至請求項３のいずれかに記載のシリアル・パラレル双方向変換装置において，シリアル・パラレル双方向変換装置は機能デバイスに取り付けられる入出力制御装置に設けられていることを特徴とする。
【００１３】
請求項５に記載の発明は，請求項４に記載のシリアル・パラレル双方向変換装置において，前記機能デバイスと入出力制御装置とは同一のプリント基板内に設けられ，前記シリアル・パラレル双方向変換装置の入出力端子はプリント基板に配置される記憶手段に接続されていることを特徴とする。
【００１４】
請求項６の発明は，機能デバイス及び請求項１乃至請求項５のいずれかに記載のシリアル・パラレル双方向変換装置を備えたことを特徴とするプリント基板である。ここでプリント基板は，画像処理，信号変換処理，電子機器システム評価等の情報処理を行うものを含む。
【００１５】
請求項７に記載の発明は，請求項６に記載のプリント基板において，記憶手段を備えたことを特徴とする。
【００１６】
請求項８に記載の発明は，機能デバイスと，請求項１乃至請求項４のいずれかに記載のシリアル・パラレル双方向変換装置を備えた情報処理装置である。ここで情報処理装置は，画像処理，信号変換処理，電子機器システム評価等の情報処理を行うものを含む。
【００１７】
請求項９に記載の発明は，請求項５または請求項６のいずれかに記載のプリント基板を備えた情報処理装置である。
【発明の効果】
【００１８】
請求項１に記載の発明によれば，シリアルＲＯＭインターフェースだけを備えた機能デバイスにシリアル・パラレル双方向変換装置を接続することによりＥＰＲＯＭやＦｌａｓｈメモリのようなパラレルデータを取り扱う記憶手段へ直接のアクセスすることができる。
【００１９】
請求項２に記載の発明によれば，シリアル・パラレル双方向変換装置の状態を状態変更手段で変更することができ，常に適切なシリアル・パラレル双方向変換を行うことができる。
【００２０】
請求項３に記載の発明によれば，リアルインターフェースだけを備えた機能デバイスに備えられた記憶制御手段でＥＰＲＯＭ，Ｆｌａｓｈメモリをそのまま使用することができる。
【００２１】
請求項４に記載の発明によれば，シリアル・パラレル双方向変換装置は機能デバイスに取り付けられる入出力制御装置に設けられているから，機能デバイスと入出力制御装置を組み合わせるだけで，機能デバイスからパラレルデータを取り扱う記憶手段にアクセスすることができる。
【００２２】
請求項５に記載の発明によれば，機能デバイスと入出力制御装置とは同一のプリント基板内に設けられ，前記シリアル・パラレル双方向変換装置の入出力端子はプリント基板に配置される記憶手段に接続されているから，一枚のプリント基板上に機能デバイス，入出力制御装置，及び記憶手段を配置することができる
【００２３】
請求項６に記載の発明によれば，機能デバイスを含むプリント基板にパラレルデータを取り扱う記憶手段を取り付けるだけで，機能デバイスは，前記記憶手段にアクセスすることができる。
【００２４】
請求項７に記載の発明によれば，機能デバイスを備えたプリント基板だけでパラレルデータを取り扱う記憶手段を含む情報処理を行うことができる。
【００２５】
請求項８に記載の発明によれば，情報処理装置は，パラレルデータを取り扱う記憶手段を接続することにより機能デバイスによる情報処理をおこなうことができる。
【００２６】
請求項９に記載の発明によれば，情報処理装置は，それ自体で機能デバイスとパラレルデータを取り扱う記憶手段による情報処理を行うことができる。
【発明を実施するための最良の形態】
【００２７】
以下，本発明を実施するための最良の形態を，図に基づいて説明する。
【実施例１】
【００２８】
図１は実施の形態例に係るシリアル・パラレル双方向変換装置の構成を示すブロック図，図２は実施の形態例に係るシリアル・パラレル双方向変換装置を備えたプリント基板の構成を示すブロック図である。
【００２９】
本実施例１では，シリアル・パラレル双方向変換装置２００は，図２に示すように機能デバイス２０を備えた情報処理装置１０のプリント基板に設けられた入出力制御装置３０内に設けられる。機能デバイスは公知のＣＰＵその他の装置が使用される。
【００３０】
本実施例１に係る情報処理装置１０は，図２に示すように，シリアルＲＯＭインターフェース２１を備えた機能デバイス２０と，入出力制御装置３０と，入出力制御装置３０に接続されたＦｌａｓｈＲＯＭ４２とを備えている。機能デバイス２０と入出力制御装置３０とは，シリアル信号線２２，２３及び制御線２４で接続され，ＦｌａｓｈＲＯＭ４１は入出力制御装置３０とパラレル信号線４２で接続されている。
【００３１】
本実施例１において，パラレル双方向変換装置２００は，図１に示すように，入力されたデータ信号とアドレス信号とを含むシリアルデータ信号をパラレルデータ信号に変換するシリアル・パラレル変換回路２０１と，前記変換されたパラレルデータ信号からデータ信号とアドレス信号とを分離してデータ信号を前記記憶手段に入力すると共に，前記データ信号を出力するデータ・アドレス分離回路２０２と，前記出力されたデータ信号を前記記憶手段へのデータ信号として前記アドレス信号と関連して出力し，前記記憶手段からのパラレルデータ信号を出力すると共に，前記制御手段からの制御信号を前記記憶手段の制御信号に変換して出力するデータ制御回路２０４と，前記データ制御回路からのパラレルデータをシリアルデータに変換するパラレル・シリアル変換回路２０５と，パラレル双方向変換装置２００内部の状態を取得し，前記データ制御回路に入力する状態変更手段状態変更手段である内部レジスタ２０６とを備える。
【００３２】
本実施例１では，シリアル・パラレル変換回路２０１は，１ラインから経時的に伝送されるシリアル信号をパラレル信号に変更する。アドレス分離回路２０２は前記パラレル信号中のアドレス信号（８−１２）とデータ信号を分離し，アドレス信号をアドレス線からメモリ２０３に出力する。また，アドレス分離回路２０２から出力されたデータ信号はデータ制御回路２０４からデータ線（８−３２）を介してメモリ２０３に出力される。このとき，データ信号と，アドレス信号とはメモリ２０３が駆動可能なタイミングで出力される。
【００３３】
メモリ２０３は，上記メモリへのデータ出力を行うほか，メモリ２０３からのデータ信号を受信し，パラレル・シリアル変換回路２０５へ出力する。パラレル・シリアル変換回路２０５では受け取ったパラレルデータをシリアルデータとして機能デバイス２０に出力する。即ち，本実施例１では，シリアル・パラレル双方向変換装置２００はシリアルＲＯＭインターフェース規約によるアドレス，データ，制御信号変換ロジック（シリアル−パラレル）を実装し，機能デバイス２０から，直接メモリ２０３へのアクセスを実現する。
【００３４】
また，内部レジスタ２０６はデバイス内部情報を取得してデータ制御回路２０４にその状態を送出する。
【００３５】
次に本実施例１に係るパラレル双方向変換装置２００の動作について説明する。本実施例１では，機能デバイス２０がメモリ２０３（図２中ＦｌａｓｈＲＯＭ４２に相当）に書き込む際には，アドレスと，データとを含むシリアルデータがパラレル変換回路２０１に入力される。パラレル変換回路２０１は１ラインから経時的に伝送されるシリアル信号をパラレル信号に変更し，アドレス分離回路２０２に送出する。アドレス分離回路２０２は前記パラレル信号中のアドレス信号（８−１２）とデータ信号を分離し，アドレス信号をアドレス線からメモリ２０３に出力する。また，アドレス分離回路２０２から出力されたデータ信号はデータ制御回路２０４からデータ線（８−３２）を介してメモリ２０３に出力される。これによりメモリ２０３の所定アドレスに送出されたデータが書き込まれる。
【００３６】
一方，機能デバイス２０が２０３のデータを読み出すときには，アドレスを含むシリアルデータがパラレル変換回路２０１に入力される。パラレル変換回路２０１は１ラインから経時的に伝送されるシリアル信号をパラレル信号に変更し，アドレス分離回路２０２に送出する。アドレス分離回路２０２は前記パラレル信号中のアドレス信号（８−１２をアドレス線からメモリ２０３に出力する。これによりメモリ２０３の所定アドレスに送出されたデータが送出される。このデータは，パラレル・シリアル変換回路２０５でシリアル信号に変換され，機能デバイス２０に出力される。
【００３７】
以上説明したように，本実施例１によれば，シリアルＲＯＭインターフェースしか有しない機能デバイスを使用する装置であっても，係るシリアル・パラレル双方向変換装置を内蔵した入出力制御装置３０を使用することで容易にＥＰＲＯＭやＦｌａｓｈメモリを利用することができる。
【図面の簡単な説明】
【００３８】
【図１】実施例１に係るシリアル・パラレル双方向変換装置の構成を示すブロック図である。
【図２】実施例１に係るシリアル・パラレル双方向変換装置を備えた情報処理装置の構成を示すブロック図である。
【符号の説明】
【００３９】
１０  データ処理装置
２０  機能デバイス
２１  シリアルＲＯＭインターフェース
３０  入出力制御装置（コンパニオンデバイス）
４１  ＦｌａｓｈＲＯＭ
４２  パラレル信号線
２０３  メモリ（記憶手段）
２０４  データ制御回路
２０５  パラレル・シリアル変換回路
２０６  内部レジスタ
【図１】
2006119978.tif 000003
【図２】
2006119978.tif 000004