(57)【要約】【課題】従来の双方向スイッチング素子は、同一サイズの２つのスイッチング素子を用意することによって実現しているため、コストの低減、サイズの小型化ができないといった問題があった。【解決手段】双方向に電流経路を形成する主となる第１スイッチング素子と、第１スイッチング素子がオフ時に、寄生ダイオードを遮断する第２スイッチング素子を備えたスイッチング素子とする。第２スイッチング素子は、第１スイッチング素子の補助的動作を行うため小さいチップサイズでよく、スイッチング素子の小型化または低オン抵抗化に寄与する。またスイッチング素子を保護回路に用いることで、保護回路のサイズの小型化が実現する。【選択図】    図１
2006108567.tif 000002
【特許請求の範囲】
【請求項１】
制御端子と２つの端子をそれぞれ有する第１、第２スイッチング素子を具備し、
前記第２スイッチング素子は、一方の端子を前記第１スイッチング素子の一方の端子に接続し、他方の端子を該第２スイッチング素子および前記第１スイッチング素子のそれぞれのバックゲートに接続したことを特徴とするスイッチング素子。
【請求項２】
前記第１スイッチング素子のオン時に前記第２スイッチング素子をオンし、
前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフすることを特徴とする請求項１に記載のスイッチング素子。
【請求項３】
前記第１スイッチング素子は２つの寄生ダイオードを有し、前記第２スイッチング素子はそれぞれ１つの寄生ダイオードを有し、
前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフし、
前記第１スイッチング素子の１つの寄生ダイオードの接続を遮断することを特徴とする請求項１に記載のスイッチング素子。
【請求項４】
前記第２スイッチング素子は、前記第１スイッチング素子のチップサイズの１／２以下のサイズであることを特徴とする請求項１に記載のスイッチング素子。
【請求項５】
制御端子と２つの端子をそれぞれ有する第１、第２スイッチング素子を備え、前記第２スイッチング素子は、一方の端子を前記第１スイッチング素子の一方の端子に接続し、他方の端子を該第２スイッチング素子および前記第１スイッチング素子のそれぞれのバックゲートに接続したスイッチング素子と、
前記スイッチング素子の制御を行う制御手段とを具備し、
前記スイッチング素子を二次電池に直列に接続し、該二次電池の充電方向および放電方向の電流経路の切り替えを行うことを特徴とする保護回路。
【請求項６】
前記制御手段は、前記二次電池の電圧が最高設定電圧よりも高い場合または最低設定電圧よりも低い場合は、前記第１スイッチング素子および前記第２スイッチング素子をオフし、電流経路を遮断することを特徴とする請求項５に記載の保護回路。
【請求項７】
前記第１スイッチング素子は２つの寄生ダイオードを有し、前記第２スイッチング素子は１つの寄生ダイオードを有し、
前記制御手段は、前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフし、
前記第１スイッチング素子の１つの寄生ダイオードの接続を遮断することを特徴とする請求項５に記載の保護回路。
【請求項８】
前記第２スイッチング素子は、前記第１スイッチング素子のチップサイズの１／２以下のサイズであることを特徴とする請求項５に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子およびそれを用いた保護回路に係り、双方向の電流経路の切り替えが可能で且つ占有面積を低減したスイッチング素子およびそれを用いた保護回路に関する。
【背景技術】
【０００２】
スイッチング素子として、オンオフの切り替えを行うのみでなく、例えば二次電池の保護回路に採用されるスイッチング素子の如く、電流経路の方向（電流が流れる方向）を切り替える素子についても開発が進んでいる。
【０００３】
図４に従来の双方向スイッチング素子の例として二次電池用保護回路の回路図を示す。
【０００４】
双方向スイッチング素子８６は、過放電阻止スイッチング素子８２と過充電阻止スイッチング素子８３を直列に接続したものであり、制御回路８４によってオンオフ制御を行う。
【０００５】
制御回路８４は、電池電圧を検出し、検出した電圧が最高設定電圧よりも高いときに過充電阻止スイッチング素子８３をオフに切り替え、二次電池１の過充電を阻止する。また、検出した電圧が最低設定電圧よりも低いときに過放電阻止スイッチング素子８２をオフに切り替え、二次電池１の過放電を阻止する。
【０００６】
過放電阻止スイッチング素子８２と過充電阻止スイッチング素子８３は、オン状態における内部抵抗が小さく、電力損失と電圧降下を小さくできるＭＯＳＦＥＴで構成されている。ＭＯＳＦＥＴは寄生ダイオードを有するため、ＭＯＳＦＥＴを逆向きに流れる電流をオン状態に保持する。
【０００７】
そのため、例えば電池電圧が最高設定電圧より高くなり、過充電阻止スイッチング素子８３のＭＯＳＦＥＴがオフになった場合でも、二次電池１の放電は可能である。
【０００８】
反対に、電池電圧が最低設定電圧よりも低くなり、過放電阻止スイッチング素子８２のＭＯＳＦＥＴがオフになった場合でも、二次電池１の充電は可能である。
【０００９】
図４に示す二次電池１の保護回路８５は上記の動作をして二次電池１の過充電および過放電を阻止する（例えば特許文献１参照）。
【特許文献１】特開平１０−１２２８２号公報（第７項、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のごとく従来の技術では、一方を過充電を阻止するための過充電阻止スイッチング素子８３とし、他方を過放電を阻止するための過放電阻止スイッチング素子８２として双方向スイッチング素子８６を実現している。そしてこれらは同サイズの２つのスイッチング素子（ＭＯＳＦＥＴ）を直列接続したものであり、サイズの小型化を阻み、また製造コストの低減が進まないなどの問題があった。
【課題を解決するための手段】
【００１１】
本発明はかかる課題に鑑みて成されたものであり、第１に、制御端子と２つの端子をそれぞれ有する第１、第２スイッチング素子を具備し、前記第２スイッチング素子は、一方の端子を前記第１スイッチング素子の一方の端子に接続し、他方の端子を該第２スイッチング素子および前記第１スイッチング素子のそれぞれのバックゲートに接続したことにより解決するものである。
【００１２】
また、前記第１スイッチング素子のオン時に前記第２スイッチング素子をオンし、前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフすることを特徴とするものである。
【００１３】
また、前記第１スイッチング素子は２つの寄生ダイオードを有し、前記第２スイッチング素子はそれぞれ１つの寄生ダイオードを有し、前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフし、前記第１スイッチング素子の１つの寄生ダイオードの接続を遮断することを特徴とするものである。
【００１４】
また、前記第２スイッチング素子は、前記第１スイッチング素子のチップサイズの１／２以下のサイズであることを特徴とするものである。
【００１５】
第２に、制御端子と２つの端子をそれぞれ有する第１、第２スイッチング素子を備え、前記第２スイッチング素子は、一方の端子を前記第１スイッチング素子の一方の端子に接続し、他方の端子を該第２スイッチング素子および前記第１スイッチング素子のそれぞれのバックゲートに接続したスイッチング素子と、前記スイッチング素子の制御を行う制御手段とを具備し、前記スイッチング素子を二次電池に直列に接続し、該二次電池の充電方向および放電方向の電流経路の切り替えを行うことにより解決するものである。
【００１６】
また、前記制御手段は、前記二次電池の電圧が最高設定電圧よりも高い場合または最低設定電圧よりも低い場合は、前記第１スイッチング素子および前記第２スイッチング素子をオフし、電流経路を遮断することを特徴とするものである。
【００１７】
また、前記第１スイッチング素子は２つの寄生ダイオードを有し、前記第２スイッチング素子は１つの寄生ダイオードを有し、前記制御手段は、前記第１スイッチング素子のオフ時に前記第２スイッチング素子をオフし、前記第１スイッチング素子の１つの寄生ダイオードの接続を遮断することを特徴とするものである。
【００１８】
また、前記第２スイッチング素子は、前記第１スイッチング素子のチップサイズの１／２以下のサイズであることを特徴とするものである。
【発明の効果】
【００１９】
本発明によれば、スイッチング素子のオフ時に、第２スイッチング素子により第１スイッチング素子の２つの寄生ダイオードの内の一方を遮断することができる。すなわち、オフ時に動作する寄生ダイオードを遮断できるので、電流の導通および遮断を行うＭＯＳＦＥＴを１つにすることができる。従って、コストを低減し、占有面積を低減したスイッチング素子を提供できる。また、スイッチング素子の占有面積を維持する場合にはオン抵抗の低減に寄与できる。
【００２０】
また、第２スイッチング素子は、第１スイッチング素子がオン状態の時、第１スイッチング素子のバックゲートに所定の電位を印加できるので、動作時のスレッショルド電圧を安定させることができる。
【００２１】
更に、上記のスイッチング素子を二次電池などの保護回路に採用することにより、過充電、過放電の切り替えのスイッチング素子のサイズを大幅に低減できる。また、これにより製造コストの低減を図ることができる。
【００２２】
保護回路では、充電側および放電側の双方向に電流を流す必要があり、従来は２つのＭＯＳＦＥＴを用いた双方向スイッチング素子を実現していた。しかし、本実施形態によれば、電流を流すＭＯＳＦＥＴのオフ時に寄生ダイオードを遮断できるため、１つのＭＯＳＦＥＴで双方向スイッチが可能となる。
【００２３】
更に、双方向のスイッチング素子は、１つの制御端子で制御可能であり、従来の保護回路と比較して制御端子数を低減することができる。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態を、図１から図３を参照して詳細に説明する。
【００２５】
図１には、本発明の第１の実施形態を示す。図１（Ａ）はスイッチング素子の回路図であり、図１（Ｂ）はスイッチング素子の断面模式図である。
【００２６】
本実施形態のスイッチング素子３は、第１ＭＯＳＦＥＴ５、第２ＭＯＳＦＥＴ６から構成される。
【００２７】
第２ＭＯＳＦＥＴ６は、ドレイン（またはソース）を第１ＭＯＳＦＥＴ５のドレイン（またはソース）に接続する。また、第２ＭＯＳＦＥＴ６のソース（またはドレイン）を第２ＭＯＳＦＥＴ６のバックゲート６８および第１ＭＯＳＦＥＴ５のバックゲート５８にそれぞれ接続する。
【００２８】
図１（Ｂ）を参照し、スイッチング素子３の構造について説明する。尚、本実施形態において、ソースおよびドレインは等価であり、以下の説明においてソースおよびドレインを入れ替えても同様である。
【００２９】
第１、第２ＭＯＳＦＥＴ５、６は例えばｎチャネル型ＭＯＳＦＥＴである。第１ＭＯＳＦＥＴ５は、バックゲート５８となるｐ−型基板にｎ＋型のソース５２およびドレイン５１を設ける。更にバックゲート５８のコンタクト抵抗を低減するために、ｐ＋型のバックゲートコンタクト５３を設ける。
【００３０】
第２ＭＯＳＦＥＴ６も第１ＭＯＳＦＥＴ５と同様であり、バックゲート６８となるｐ−型基板にｎ＋型のソース６２およびドレイン６１を設ける。更にｐ＋型のバックゲートコンタクト６３を設ける。そしてソース６２とバックゲート６８（バックゲートコンタクト６３）をショートさせ、第１ＭＯＳＦＥＴ５のバックゲート５８（バックゲートコンタクト５３）に接続する。また、第２ＭＯＳＦＥＴ６のドレイン６１は、第１ＭＯＳＦＥＴ５のドレイン５１と接続する。
【００３１】
第１ＭＯＳＥＦＴ５の動作時には基板に寄生ダイオード５５、寄生ダイオード５６が形成される。一方第２ＭＯＳＦＥＴ６は、バックゲート６８がソース６２と短絡することにより同電位となり、一つの寄生ダイオード６５のみ形成される。
【００３２】
第１、第２ＭＯＳＦＥＴ５、６のゲート５４、６４は接続しており、すなわち同じ制御信号が印加される。また、第２ＭＯＳＦＥＴ６のドレイン６１（第１ＭＯＳＦＥＴ５のドレイン５１）および第１ＭＯＳＦＥＴのソース５２には異なる電位が印加される。その印加される電位差と第１、第２ＭＯＳＦＥＴ５、６のゲート５４、６４に印加される信号に応じて、第１ＭＯＳＦＥＴのドレイン５１および第１ＭＯＳＦＥＴのソース５２間に形成される電流経路の双方向の切り替えを行う。
【００３３】
次に、上記のスイッチング素子３の動作について図を参照して具体的に説明する。
【００３４】
まず、第１ＭＯＳＦＥＴ５のゲート５４がオンの時は通常のオン状態であり、第２ＭＯＳＦＥＴ６のゲート６４もオンとなり、第１ＭＯＳＦＥＴ５（および第２ＭＯＳＦＥＴ６）に電流が流れる。例えば第１ＭＯＳＦＥＴのドレイン５１（第２ＭＯＳＦＥＴ６のドレイン６１）が高電位で第１ＭＯＳＦＥＴのソース５２が低電位の場合、図１（Ｂ）の矢印ａの如く電流が流れる。一方、電位関係が逆になった場合、矢印ｂの如く電流が流れる。このように、第１ＭＯＳＦＥＴ５がオンすることで、第１ＭＯＳＦＥＴ５のソース５２および第１ＭＯＳＦＥＴ５のドレイン５１（第２ＭＯＳＦＥＴ６のドレイン６１）間の電位差により、双方向に電流が流れる。何れの場合も、第２ＭＯＳＦＥＴ６により、第１ＭＯＳＦＥＴ５のバックゲート５８に所定の電位が印加されるので、第１ＭＯＳＦＥＴ５のスレッショルド電圧を安定させることができる。
【００３５】
次に、第１ＭＯＳＦＥＴ５がオフの場合を説明する。第１ＭＯＳＥＦＴ５は前述の如く２つの寄生ダイオード５５、５６を有する。つまりこの状態でバックゲート５８に電位が印加されると、そのとき順方向となる寄生ダイオードにより第１ＭＯＳＦＥＴ５に電流が流れることになる。しかし、本実施形態では、その場合第２ＭＯＳＦＥＴ６をオフすることにより、第１ＭＯＳＦＥＴ５のバックゲート５８をフローティング電位にする。これにより、順方向となる寄生ダイオードを遮断し、第１ＭＯＳＦＥＴ５を完全にオフ状態にすることができる。
【００３６】
すなわち、第１ＭＯＳＦＥＴ５がオフ状態では、第１ＭＯＳＦＥＴ５のソース５２および第１ＭＯＳＦＥＴ５のドレイン５１（第２ＭＯＳＦＥＴ６のドレイン６１）の電位関係がどの様な状態であっても、電流経路が形成されない。
【００３７】
ここで、本実施形態の主となるスイッチは第１ＭＯＳＦＥＴ５である。つまり、通常は第１ＭＯＳＦＥＴ５をオン状態として、第１ＭＯＳＦＥＴ５の両端子（つまり第１ＭＯＳＦＥＴ５のソース５２とドレイン５１）に印加する電圧を切り替え、双方向の電流経路を形成する。つまり第２ＭＯＳＦＥＴ６は、第１ＭＯＳＦＥＴ５のバックゲート５８の電位を安定化させるため、または第１ＭＯＳＦＥＴ５を完全なオフ状態にするためのスイッチである。従って、第２ＭＯＳＦＥＴ６のオン抵抗の低減についてはそれほど考慮しなくてよい。
【００３８】
従って、第２ＭＯＳＦＥＴ６のチップサイズは、第１ＭＯＳＦＥＴ５に比べて十分小さくすることができる。例えば、従来の同一チップサイズの２つのＭＯＳＦＥＴを直列接続した双方向スイッチング素子８６と比較して、スイッチング素子３の小型化が実現できる。
【００３９】
あるいは、従来の双方向スイッチング素子８６の占有面積を維持するのであれば、第１ＭＯＳＦＥＴ５のチップサイズを拡大できるので、スイッチング素子３のオン抵抗を低減することができる。
【００４０】
図２および図３は、本発明の第２の実施形態であり、上記のスイッチング素子を保護回路に用いた場合を示す。
【００４１】
図２は、保護回路を示す回路図であり、二次電池の保護回路を例に説明する。
【００４２】
保護回路２は、二次電池１と直列に接続され、スイッチング素子３と、制御回路４とを備える。
【００４３】
スイッチング素子３は、第１ＭＯＳＦＥＴ５と、第２ＭＯＳＦＥＴ６とから構成される。尚、これらの詳細については第１の実施形態と同様であるので説明は省略する。
【００４４】
第１ＭＯＳＦＥＴ５は、二次電池１と直列に接続され、二次電池１の過充電および過放電を阻止する。つまり、第１ＭＯＳＦＥＴ５には、双方向の電流経路が形成される。一方第２ＭＯＳＦＥＴ６は第１ＭＯＳＦＥＴ５のドレイン５１およびバックゲート５８と接続し、第１ＭＯＳＦＥＴ５のオフ時に、第１ＭＯＳＦＥＴ５に内蔵される２つの寄生ダイオード５５、５６のうち、順方向となる寄生ダイオードの動作を阻止する。
【００４５】
制御回路４は、第１ＭＯＳＦＥＴ５のゲート５４および第２ＭＯＳＦＥＴ６のゲート６４のオンオフを制御する充放電制御端子９を備える。
【００４６】
制御回路４は、充放電動作の場合は、ＭＯＳＦＥＴ５をオンに切り替え、二次電池１の充電方向および二次電池１の放電方向に電流が流れるようにする。
【００４７】
また、例えば、第１ＭＯＳＦＥＴ５のソース５２側をマイナス端子、ドレイン５１側をプラス端子とし、過充電状態でプラス端子、マイナス端子間にＡＣアダプタなどの電源が接続している状態を判定する。そして、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオフして電流経路を遮断する。
【００４８】
更に、過放電状態でプラス端子、マイナス端子間に負荷が接続している状態を判定する。そして、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオフして電流経路を遮断する。
【００４９】
このような過充電および過放電状態は、制御回路４によって、例えばマイナス端子の電位を判定することにより制御できる（これについては後述する）。
【００５０】
図３は、保護回路の構造を示す断面概要図である。
【００５１】
第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６のゲート５４、６４は充放電制御端子９の出力によって制御される。
【００５２】
第１ＭＯＳＦＥＴ５、第２ＭＯＳＦＥＴ６のオンによりプラス端子、マイナス端子の電位差によって矢印の方向に充電又は放電を行う。また、第１ＭＯＳＦＥＴ５に内蔵される寄生ダイオード５５、５６は第２ＭＯＳＦＥＴ６のオフによって遮断され、電流経路を遮断する。
【００５３】
図２および図３を参照し、保護回路２の動作を説明する。
【００５４】
正常な放電時にはプラス端子およびマイナス端子に、負荷が接続し、所定の電圧まで放電（例えば携帯端末の操作など）を行う。
【００５５】
そして、この状態で過放電となった場合には、電流経路を遮断する必要がある。この場合例えば、電池１の電位が１Ｖであるとする。ここで、電池の負極電位を０Ｖとする。
【００５６】
制御回路４はマイナス端子の電位を判定し、正電位の場合、過放電状態で負荷が接続している状態と判断する。そして制御回路４は、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオフ状態とする。第２ＭＯＳＦＥＴ６のオフにより第１ＭＯＳＦＥＴ５のバックゲート５８がフローティング電位となるので、寄生ダイオード５５、５６は動作せず、すなわちスイッチング素子３がオフ状態となり、電流経路は遮断される。
【００５７】
一方、この状態（過放電状態）から充電を行う場合、ＡＣアダプタなどの電源をプラス端子およびマイナス端子間に接続し、充電方向に電流を流せばよい。この場合例えば、プラス端子の電位が３Ｖ、マイナス端子の電位が−１Ｖになるとする。
【００５８】
制御回路４はマイナス端子の電位を判定し、負電位の場合、過放電状態でＡＣアダプタが接続している状態と判断する。そして制御回路４は、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオン状態とする。これによりスイッチング素子３はオン状態となり、矢印のごとく充電方向に電流が流れる。
【００５９】
正常な充電時にはプラス端子、マイナス端子にＡＣアダプタなどの電源が接続し、矢印の方向に充電電流が供給され二次電池の充電を行う。
【００６０】
そして、この状態で過充電となった場合には、電流経路を遮断する必要がある。この場合例えば、プラス端子が４Ｖ、マイナス端子が−１Ｖであるとする。
【００６１】
制御回路４はマイナス端子の電位を判定し、負電位の場合、過充電状態でＡＣアダプタが接続している状態と判断する。そして制御回路４は、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオフ状態とする。これにより第１ＭＯＳＦＥＴ５のバックゲート５８がフローティング電位となるので、寄生ダイオード５５、５６は動作せず、すなわちスイッチング素子３はオフ状態となり、電流経路が遮断される。
【００６２】
一方この状態（過充電状態）から放電を行う場合、負荷を両端子に接続し、放電方向に電流を流せばよい。この場合例えばプラス端子が４Ｖ、マイナス端子１Ｖになるとする。
【００６３】
制御回路４はマイナス端子の電位を判定し、正電位の場合、過充電状態で負荷が接続していると判断する。そして制御回路４は、第１ＭＯＳＦＥＴ５および第２ＭＯＳＦＥＴ６をオン状態とする。これにより矢印の放電方向に電流が流れる。
【００６４】
第２ＭＯＳＦＥＴ６は、第１ＭＯＳＦＥＴ５に電流が流れる際にバックゲート５８の電位を安定化させ、また第１ＭＯＳＦＥＴ５のオフ時に寄生ダイオード５５、５６の動作を阻止する。従って、第１ＭＯＳＦＥＴ５に比べて第２ＭＯＳＦＥＴ６はオン抵抗の低減をそれほど考慮しなくてよい。
【００６５】
よって、第２ＭＯＳＦＥＴ６のサイズは、第１ＭＯＳＦＥＴ５のサイズと比較して十分に小さくすることが可能となり、従来の双方向スイッチング素子８６のチップサイズより小さくすることができる。
【００６６】
保護回路では、スイッチング素子３の抵抗値（オン抵抗）を検出して制御を行っている場合があり、スイッチング素子３に所定のオン抵抗値を維持するような設計が望まれる場合がある。つまり、従来のオン抵抗を維持する場合、本実施形態によればチップサイズを約１／４に低減することができる。
【００６７】
以下具体的に説明する。例えば従来のＭＯＳＦＥＴ８２、８３のオン抵抗をそれぞれ２０ｍΩ、サイズを２ｍｍ２とする。つまり従来の双方向スイッチング素子８６のオン抵抗は４０ｍΩであり、チップサイズ（占有面積）は４ｍｍ２となる。
【００６８】
一方、本実施形態で、従来のオン抵抗（４０ｍΩ）を維持し、なおかつ第２ＭＯＳＦＥＴ６のチップサイズを十分小さくすると、スイッチング素子３のチップサイズを１ｍｍ２まで低減可能である。つまり、スイッチング素子３としてのチップサイズを約１／４にすることができる。
【００６９】
更に、上記のスイッチング素子３は、制御回路４の一つの制御端子９で動作可能であり、従来のスイッチング素子８６に比べて制御端子数を低減できる。
【００７０】
なお、上記のスイッチング素子３および保護回路２に備わる各ＭＯＳＦＥＴ５、６ではｎチャネルの横型ＭＯＳＦＥＴを用いたが、これに限らず、ｐチャネルのＭＯＳＦＥＴを用いてもよく、また縦型ＭＯＳＦＥＴを用いても同様な効果を得ることができる。
【００７１】
また、スイッチング素子３を二次電池の保護回路に用いた例を説明したが、双方向スイッチングを要するラインスイッチとして用いることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明のスイッチング素子を説明する（Ａ）回路図、（Ｂ）断面模式図である。
【図２】本発明の保護回路の回路図である。
【図３】本発明の保護回路の断面模式図である。
【図４】従来の保護回路の回路図である。
【符号の説明】
【００７３】
１      二次電池
２      保護回路
３      スイッチング素子
４      制御回路
５      第１ＭＯＳＦＥＴ
６      第２ＭＯＳＦＥＴ
９      充放電制御端子
５１、６１      ドレイン
５２、６２      ソース
５４、６４      ゲート
５５、５６、６５      寄生ダイオード
５３、６３、    バックゲートコンタクト
５８、６８、    バックゲート
８２      過放電阻止スイッチング素子
８３      過充電阻止スイッチング素子
８４      制御回路
８５      保護回路
８６      双方向スイッチング素子
【図１】
2006108567.tif 000003
【図２】
2006108567.tif 000004
【図３】
2006108567.tif 000005
【図４】
2006108567.tif 000006