(57)【要約】【課題】  高解像度表示に使用される１画面を複数の分割画像に画面分割して転送される画像を用いて、低コストなピクセルシフト方式により高解像度表示を行わせる。【解決手段】  １つのフレーム画像を画面分割した分割画像１〜４の各画像情報を分解し各々対応するサブフレーム１〜４の画素位置上に配置させてサブフレーム画像１〜４を作成し、このサブフレーム画像１〜４を用いて光変調素子に時分割表示させることで、高解像度表示に使用される画面分割方式をピクセルシフト方式に整合させることができ、よって、高解像度表示に使用される１画面を複数の分割画像に分割して転送される画像を用いて、低コストなピクセルシフト方式により高解像度表示を行わせることができるようにした。【選択図】    図１０
2006038996.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し照明光を画素毎の画像情報に基づいて空間光変調して画像光として出射する光変調素子と、この光変調素子の各画素から入射されてくる画像光の光路を当該光変調素子の空間光変調と同期して偏向する光偏向素子とを備え、前記光偏向素子により偏向される位置に対応するサブフレーム画像を時分割で前記光変調素子に表示させることで当該光変調素子の画素数以上のフレーム画像を表示させる画像表示装置であって、
入力画像として１つのフレーム画像を画面分割した複数の分割画像を受付ける画像入力部と、
この画像入力部が受付けた前記分割画像の各画像情報を分解し各々対応するサブフレームの画素位置上に配置させて前記サブフレーム画像を作成するサブフレーム画像作成手段と、
を備えることを特徴とする画像表示装置。
【請求項２】
前記画像入力部は、分割されて並列に入力される複数の分割画像を個別に記憶する第１の記憶素子を有し、
前記サブフレーム画像作成手段は、前記第１の記憶素子に記憶された前記各分割画像の各画像情報を元のフレーム画像上の画素位置に応じた順序で分解して読出し各々対応するサブフレームの画素位置上に配置させることにより前記サブフレーム画像を作成する読出し手段を有する、
ことを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記読出し手段により作成された前記サブフレーム画像を記憶する第２の記憶素子を有する、ことを特徴とする請求項２記載の画像表示装置。
【請求項４】
前記サブフレーム画像作成手段は、前記分割画像毎に各画像情報を分解して各々対応するサブフレーム割当て用の複数の分割サブフレーム画像を作成する分割サブフレーム画像作成手段と、生成された複数の前記分割サブフレーム画像を同一サブフレーム割当て用同士で合成して前記サブフレーム画像を作成する合成手段と、を備えることを特徴とする請求項１記載の画像表示装置。
【請求項５】
前記合成手段は、前記分割サブフレーム画像作成手段により作成された複数の前記割サブフレーム画像を記憶する第３の記憶素子と、この第３の記憶素子に記憶された同一サブフレーム割当て用の複数の前記分割サブフレーム画像を元のフレーム画像上の前記分割画像の位置に応じた順序で読出し合成すことにより前記サブフレーム画像を作成する読出し手段と、を有することを特徴とする請求項４記載の画像表示装置。
【請求項６】
前記第３の記憶素子は、複数のＦＩＦＯ（First In First Out）メモリである、ことを特徴とする請求項５記載の画像表示装置。
【請求項７】
前記分割画像の各々に対して画像処理を施す画像処理手段を前記サブフレーム画像作成手段よりも前段に備える、ことを特徴とする請求項１ないし６の何れか一記載の画像表示装置。
【請求項８】
前記画像処理手段は、分割されて並列に入力される複数の前記分割画像の各々に対して並行して個別に画像処理を行う、ことを特徴とする請求項７記載の画像表示装置。
【請求項９】
前記画像処理は、解像度変換処理である、ことを特徴とする請求項７又は８記載の画像表示装置。
【請求項１０】
前記光偏向素子は、ホメオトロピック配向をなすキラルスメクチックＣ相よりなる液晶を透光性基板で挟持した液晶パネルを備え、前記液晶に印加する電圧調整により光の偏向を行う素子である、ことを特徴とする請求項１ないし９の何れか一記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光変調素子で変調した光の照射方向を光偏向素子により偏向させることにより、光変調素子の画素数以上のフレーム画像の表示が可能な画像表示装置に関する。
【背景技術】
【０００２】
特許文献１によれば、偶数と奇数の走査線を交互に切り替えて表示を行うインターレース表示に関して、画像をシフトすることで高解像度化する方法が開示されている。インターレースは、隣接する走査線を交互に表示することから、各々対応するインターレース用の画像をシフトさせて表示することで、高解像度化が可能となる。
【０００３】
特許文献２，３等によれば、照明光を画像情報に基づいて空間光変調して画像光として出射する光変調素子（画像表示素子）と、この光変調素子と同期し、当該光変調素子の各画素から入射されてくる画像光の光路を偏向して光変調素子の見掛け上の画素数を増倍させて表示させる光偏向素子とを備える画像表示装置が提案されている（以下、適宜「ピクセルシフト方式」という）。
【０００４】
【特許文献１】特許第２９３９８２６号公報
【特許文献２】特開２００３−２４１１６３公報
【特許文献３】特開２００４−５３９９４公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、画像表示装置の表示容量は増加の傾向にある。例えば、液晶では、ＱＵＸＧＡ−Ｗ（解像度３８４０×２４００）の液晶表示装置が市販されている。このように高解像度化している画像表示装置では、信号の周波数が高いため、画面（フレーム画像）は分割されて分割画像として並列に転送させるのが一般的である。現に、ＱＸＧＡ（解像度２０４８×１５３６）の液晶表示装置では、画面を４分割して転送させるようにしている。この場合の画面分割方法としては、例えば田の字に４分割する方法や、縦長に短冊状に４分割する方法などがある。
【０００６】
ここで、ＱＵＸＧＡ−Ｗのような高解像度表示を前述の特許文献方式等で実現する場合を考察する。例えば、ＱＵＸＧＡ−Ｗ（解像度３８４０×２４００）について特許文献１のようなインターレースにより表示を行うためには、光変調素子として、３８４０×２４００の画素数の素子を使用する必要がある。これは、市販されているＱＵＸＧＡ−Ｗの液晶表示装置と同等の素子数である。これに対して、特許文献２，３等のピクセルシフト方式によれば、サブフレーム画像の時分割表示により光変調素子の解像度（画素数）以上の表示を、より低い周波数駆動で実現しているものである。よって、例えば、時分割の４サブフレームで表示を行わせるものとすると、ＱＵＸＧＡ−Ｗ（解像度３８４０×２４００）について特許文献２，３等のピクセルシフト方式の光変調素子としては１９２０×１２００なる１／４の画素数の素子で実現できることとなる。一般に、歩留まりは、画素数が多いほど低くなり、製造コストは画素数が多く製品が大きくなるほど高くなることから、同じ画素ピッチで作成する場合であれば、特許文献２，３等のようなピクセルシフト方式の光変調素子を用いて高解像度化を図る方がコスト的に極めて有利であることが判る。
【０００７】
ところが、高解像度化している画像表示装置では、前述したように画面を分割して分割画像として画像情報を転送させることが一般的となっている。画面分割方式は元々ピクセルシフト方式への適用は一切考慮しておらず、各分割画像中に各サブフレーム画像用の画像情報が分散かつ混在しているため、ピクセルシフト方式の光変調素子と整合しない。よって、単純には、高解像度表示に使用される１画面を複数の分割画像に分割して転送される画像を用いて、低コストなピクセルシフト方式の画像表示装置で高解像度表示を行わせることができないという課題がある。
【０００８】
本発明の目的は、高解像度表示に使用される１画面を複数の分割画像に画面分割して転送される画像を用いて、低コストなピクセルシフト方式により高解像度表示を行わせることである。
【課題を解決するための手段】
【０００９】
請求項１記載の発明は、複数の画素を有し照明光を画素毎の画像情報に基づいて空間光変調して画像光として出射する光変調素子と、この光変調素子の各画素から入射されてくる画像光の光路を当該光変調素子の空間光変調と同期して偏向する光偏向素子とを備え、前記光偏向素子により偏向される位置に対応するサブフレーム画像を時分割で前記光変調素子に表示させることで当該光変調素子の画素数以上のフレーム画像を表示させる画像表示装置であって、入力画像として１つのフレーム画像を画面分割した複数の分割画像を受付ける画像入力部と、この画像入力部が受付けた前記分割画像の各画像情報を分解し各々対応するサブフレームの画素位置上に配置させて前記サブフレーム画像を作成するサブフレーム画像作成手段と、を備える。
【００１０】
請求項２記載の発明は、請求項１記載の画像表示装置において、前記画像入力部は、分割されて並列に入力される複数の分割画像を個別に記憶する第１の記憶素子を有し、前記サブフレーム画像作成手段は、前記第１の記憶素子に記憶された前記各分割画像の各画像情報を元のフレーム画像上の画素位置に応じた順序で分解して読出し各々対応するサブフレームの画素位置上に配置させることにより前記サブフレーム画像を作成する読出し手段を有する。
【００１１】
請求項３記載の発明は、請求項２記載の画像表示装置において、前記読出し手段により作成された前記サブフレーム画像を記憶する第２の記憶素子を有する。
【００１２】
請求項４記載の発明は、請求項１記載の画像表示装置において、前記サブフレーム画像作成手段は、前記分割画像毎に各画像情報を分解して各々対応するサブフレーム割当て用の複数の分割サブフレーム画像を作成する分割サブフレーム画像作成手段と、生成された複数の前記分割サブフレーム画像を同一サブフレーム割当て用同士で合成して前記サブフレーム画像を作成する合成手段と、を備える。
【００１３】
請求項５記載の発明は、請求項４記載の画像表示装置において、前記合成手段は、前記分割サブフレーム画像作成手段により作成された複数の前記割サブフレーム画像を記憶する第３の記憶素子と、この第３の記憶素子に記憶された同一サブフレーム割当て用の複数の前記分割サブフレーム画像を元のフレーム画像上の前記分割画像の位置に応じた順序で読出し合成すことにより前記サブフレーム画像を作成する読出し手段と、を有する。
【００１４】
請求項６記載の発明は、請求項５記載の画像表示装置において、前記第３の記憶素子は、複数のＦＩＦＯ（First In First Out）メモリである。
【００１５】
請求項７記載の発明は、請求項１ないし６の何れか一記載の画像表示装置において、前記分割画像の各々に対して画像処理を施す画像処理手段を前記サブフレーム画像作成手段よりも前段に備える。
【００１６】
請求項８記載の発明は、請求項７記載の画像表示装置において、前記画像処理手段は、分割されて並列に入力される複数の前記分割画像の各々に対して並行して個別に画像処理を行う。
【００１７】
請求項９記載の発明は、請求項７又は８記載の画像表示装置において、前記画像処理は、解像度変換処理である。
【００１８】
請求項１０記載の発明は、請求項１ないし９の何れか一記載の画像表示装置において、前記光偏向素子は、ホメオトロピック配向をなすキラルスメクチックＣ相よりなる液晶を透光性基板で挟持した液晶パネルを備え、前記液晶に印加する電圧調整により光の偏向を行う素子である。
【発明の効果】
【００１９】
請求項１記載の発明によれば、１つのフレーム画像を画面分割した分割画像の各画像情報を分解し各々対応するサブフレームの画素位置上に配置させてサブフレーム画像を作成し、このサブフレーム画像を用いて光変調素子に時分割表示させるので、高解像度表示に使用される画面分割方式をピクセルシフト方式に整合させることができ、よって、高解像度表示に使用される１画面を複数の分割画像に分割して転送される画像を用いて、低コストなピクセルシフト方式により高解像度表示を行わせることができる。
【００２０】
請求項２記載の発明によれば、分割画像を一旦第１の記憶素子に記憶させ、各サブフレームが必要な画像情報を第１の記憶素子から必要な順序で読出すように読出し動作を制御するだけで分割画像から簡単にサブフレーム画像を作成することができる。
【００２１】
請求項３記載の発明によれば、作成されたサブフレーム画像を第２の記憶素子に記憶させているので、サブフレーム画像を作成するための配置処理と当該サブフレーム画像の時分割表示とを非同期で行わせることができ、配置処理を表示に必要なタイミングで行う必要がなく、作成手段における配置処理のための回路規模を縮小させることができ、低コストにて実現することができる。
【００２２】
請求項４記載の発明によれば、分割画像を分解してサブフレーム画像を作成する上で、一旦分割画像単位で分割サブフレーム画像を作成し、これらの分割サブフレーム画像を合成することで実現するようにしたので、分割されて並列に入力される分割画像に対して並列処理を行ってサブフレーム画像を作成することができ、これらの処理に要する回路の動作速度を低下させることができる。
【００２３】
請求項５記載の発明によれば、作成された分割サブフレーム画像を第３の記憶素子に一旦記憶させているので、各サブフレームが必要な分割サブフレーム画像を第３の記憶素子から分割画像の位置に応じた順序で読出すように読出し動作を制御するだけで分割画像から簡単にサブフレーム画像を作成することができる。
【００２４】
請求項６記載の発明によれば、第３の記憶素子として書込み・出力を非同期で行えるＦＩＦＯメモリを使用しているので、制御信号が少なくて済み、より一層の低コスト化を実現できる。
【００２５】
請求項７，９記載の発明によれば、分割画像について画像処理を行った後、サブフレーム画像を作成するための分解・配置処理を行わせるので、特に相互に隣接画素の情報を利用して画像処理を行う解像度変換等の画像処理を容易かつ適正に行うことができ、画像処理手段の回路規模の縮小を図ることができ、より一層の低コスト化を実現できる。
【００２６】
請求項８記載の発明によれば、分割画像毎に個別かつ並列に画像処理を行うので、画像処理専用の回路、ＩＣ等を使用して画像処理を行わせることができ、画像表示装置の画像処理部分に専用に設計する必要がなくなる。
【００２７】
請求項１０記載の発明によれば、光偏向素子の構成要素に、ホメオトロピック配向をなすキラルスメクチックＣ相よりなる液晶を用いているので、電圧の印加量により偏向量を制御可能な光偏向素子となり、偏向量の制御が容易となり、制御に必要な周辺回路を大幅に削減することができる。
【発明を実施するための最良の形態】
【００２８】
本発明を実施するための最良の形態について説明する。
【００２９】
［第一の実施の形態］
図１は、本実施の形態の画像表示装置１の全体構成を示す概念図である。図１に示すように、光源２は、白色あるいは任意の色の光を高速にＯＮ／ＯＦＦする様々な照明を用いることができる。例えば、ＬＥＤランプやレーザ光源、白色のランプ光源にシャッタを組合せた装置などである。照明装置３は光源２から出射した光を均一に光変調素子４に照射する装置であり、拡散板５、コンデンサレンズ６などから構成される。
【００３０】
光変調素子４は、複数の画素からなり、表示駆動回路１３で駆動されて画像情報に基づいて画像を表示し、入射した照明装置３の均一な照明光を空間光変調して画像光として出射する装置で、透過型液晶ライトバルブ、反射型液晶ライトバルブ、ＤＭＤ素子などを用いることができる。
【００３１】
光源駆動回路７で制御されて光源２から放出された光は、拡散板５により均一化された照明光となり、コンデンサレンズ６により光変調素子４をクリティカル照明する。ここでは、光変調素子４の一例として透過型液晶ライトバルブを用いている。この光変調素子４で空間光変調された照明光は、画像光として投射レンズ８で拡大されスクリーン９に投射される。
【００３２】
縮小光学素子１０は光変調素子４の表示画素を縮小するもので、マイクロレンズ、コリメートレンズなどから構成される。その縮小量は画素ピッチの整数分の１であることが望ましい。
【００３３】
ここで、光変調素子４と縮小光学素子１０の後方に配置された光偏向素子１１に対して光偏向電圧制御回路１２により印加電圧を制御することで、画像光が画素の配列方向に任意の距離だけシフトされる。この画素シフトの方向は、図１に示すように、紙面の上下方向及び紙面の垂直方向である。光偏向素子１１の配置位置は光変調素子４で表示される画素のデフォーカス位置に配置し、表示画像の解像度を劣化させない構成とする。光偏向素子１１による画素のシフト量は縮小光学素子１０による縮小量と同様に画素ピッチの整数分の１であることが望ましく、シフト量と縮小量が等しい場合、シフトした画素が重なることはない。そのため、画素シフトの効果により解像度を低下させることもない。また、このシフト量と縮小量が異なる場合にはシフトした画素は重なる、或いは画素間が広がる等により解像度を低下させる原因となるが、表示画像に問題がない程度であれば、シフト量と縮小量は等しくなくてもよい。画素の配列方向に対して２倍の画像増倍を行う場合は画素ピッチの１／２にし、３倍の画素増倍を行う場合は画素ピッチの１／３にする。また、光偏向電圧制御回路１２の構成によってシフト量が大きくなる場合には、シフト量、画素縮小量を画素ピッチの“整数倍＋整数分の１”の距離に設定しても良い。何れの場合も、画素のシフト位置に対応したサブフレームの画像信号で光変調素子４を駆動し、図２に示すように見掛け上の画素増倍効果が得られ、使用した光変調素子４の解像度以上の高精細でコントラストの良い画像を表示することができる。図２において、シフト量、画素ピッチについては矢印で示している。また、符号２１は光変調素子４で表示する１画素であり、符号２２は光偏向素子１１に入射する１画素、符号２３は光偏向素子１１により見掛け上画素増倍された画素である。
【００３４】
なお、画像表示制御回路１４は光源駆動回路７、表示駆動回路（光変調素子制御回路）１３、光偏向電圧制御回路１２を制御し、光変調素子４と光偏向素子１１との同期もとる。
【００３５】
また、このような動作を実現するための光偏向素子の構成例は、前述の特許文献２，３等により公知であり、また、後述の実施の形態で例示するので、ここでは詳細説明は省略する。
【００３６】
従って、本実施の形態の画像表示装置１によれば、基本的に、ピクセルシフト方式により１画面を複数のサブフレーム画像の時分割表示により光変調素子４の解像度以上の高精細でコントラストの良い画像を表示するものである。この時分割による表示方法を、図３及び図４に示す模式図を参照して説明する。ここでは、光変調素子４の４倍の画素数なる解像度で表示させる例とする。従って、縦横に隣接する４つの画素は、例えば図３に示すように、画素１→画素２→画素３→画素４→画素１…の如く、時計回りで時分割で光変調素子４に表示させることとなる（サブフレームに関しても同様である）。この結果、１フレーム（１画面）全体の画素を各々画素１の時間に同時に表示させるものを１、画素２の時間に同時に表示させるものを２、画素３の時間に同時に表示させるものを３、画素４の時間に同時に表示させるものを４として示すと、図４に示すように、走査線（水平方向）内では１画素毎に分離され、垂直方向では1走査線飛ばしで同じ分離方法が繰り返されることとなる。サブフレーム画像で考えると、１で示した画素情報を集めたものがサブフレーム１の画像情報を構成し、２で示した画素情報を集めたものがサブフレーム２の画像情報を構成し、３で示した画素情報を集めたものがサブフレーム３の画像情報を構成し、４で示した画素情報を集めたものがサブフレーム４の画像情報を構成し、これらのサブフレーム１〜４を時分割で光変調素子４に表示させることにより、実質的にフレーム画像全体が高精細に表示されるものである。
【００３７】
このような原理によれば、例えば、ＱＵＸＧＡ−Ｗ（解像度３８４０×２４００）について本実施の形態のピクセルシフト方式の光変調素子４を利用するとすれば、前述した通り、当該光変調素子４としては１９２０×１２００なる１／４の画素数の素子で実現できることが判る。
【００３８】
このような状況の下、本実施の形態では、１つのフレーム画像（１画面）が複数の分割画像、例えば図５に示すように田の字状に４分割された分割画像１〜４として入力される場合に対処できるようにしたものである。本例では、上述の通り、ＱＵＸＧＡ−Ｗを画素数１９２０×１２００の光変調素子４からなる画像表示装置１で実現することを想定しており、田の字状４分割の場合、光変調素子４の画素数は１つの分割画像の画素数に一致することとなる。
【００３９】
本実施の形態では、基本的には、入力画像として１つのフレーム画像（１画面）を画面分割した複数の分割画像を受付け、受付けた分割画像の各画像情報を分解し各々対応するサブフレームの画素位置上に配置させてサブフレーム画像を作成し、作成されたサブフレーム画像を順次光変調素子に時分割表示させるものである。このような分割画像の分解からサブフレーム上への配置に関する処理を行う原理的な構成例を図６に示す概略ブロック図を参照して説明する。この部分は、例えば画像表示制御回路１４中に含まれる。
【００４０】
まず、外部ホスト機等から入力画像として１つのフレーム画像（１画面）を画面分割した複数の分割画像を受付ける画像入力部３１が設けられている。この画像入力部３１は受付けた分割画像に関する情報について、画像信号と画像を構成する画素の画面上の位置（フレーム画像上の位置）を示す制御信号（垂直同期信号、水平同期信号、クロック信号等）に分離する。画像信号は、制御信号に基づくＦＩＦＯ制御部３２による制御の下に、当該画像入力部３１中に含まれるメモリとしてのＦＩＦＯ（First In First Out）３３中に記憶される（図６中では、ＦＩＦＯ３３に対する信号を説明するため、便宜上、当該ＦＩＦＯ３３を画像入力部３１の外に図示している）。ＦＩＦＯは入力された順序で画像信号を出力する機能を持ち、書込み・出力を互いに非同期で行うものである。このＦＩＦＯ３３に１枚の画像として記憶された画像情報をデマルチプレクサ３４において配置制御部３５による制御の下に所定の規則に従い画素毎に分解し、各々対応する４つのサブフレーム１〜４（３６ａ〜３６ｄ）の画素位置上に配置させ、サブフレーム画像１〜４を作成させる。ここでは、サブフレーム１〜４（３６ａ〜３６ｄ）毎に４つのＦＩＦＯ１〜４（３７ａ〜３７ｄ）が用意されており、ＦＩＦＯ制御部３８による制御の下、作成されたサブフレーム画像１〜４は４つのＦＩＦＯ１〜４（３７ａ〜３７ｄ）に記憶される。これらのＦＩＦＯ１〜４（３７ａ〜３７ｄ）に記憶された４つのサブフレーム画像１〜４は光変調素子４に対する制御信号と同期させてマルチプレクサ３９により時分割で順次読出されて光変調素子４に出力されることで、サブフレーム画像１〜４が光変調素子４に時分割表示される。ここに、デマルチプレクサ３４と配置制御部３５とによりサブフレーム画像作成手段４０が構成されている。
【００４１】
ここで、画素毎の画像情報を所定の規則に従い分解し、かつ、サブフレーム上に配置させるためのデマルチプレクサ３４の構成例及び用いる制御信号等のタイミング例を各々図７に示す回路図、図８及び図９に示すタイミングチャートを参照して説明する。まず、制御信号１は、図８及び図９に示すようにクロック信号の立上りでＨ／Ｌが切替る画素単位の信号（画像データ１つ毎にＨレベルとＬレベルとが切替る）、制御信号２は水平同期信号（図示せず）の立上りでＨ／Ｌが切替る走査線毎の信号（走査線毎にＨレベルとＬレベルとが切替る）である。即ち、制御信号１は同一走査線上の画素１と画素２、又は、画素３と画素４とを分解させるための信号であり、かつ、画素３と画素４とは走査線方向には画素４、画素３の順に分解するようにＨ／Ｌ切替えが設定されている。また、制御信号２は垂直方向に画素１，画素２と、画素３，画素４とを分解させるための信号である。デマルチプレクサ３４では、これらの制御信号１，２によりＦＩＦＯ３３から入力される画像データを画素単位で出力１〜４として分離出力させる複数の論理ゲート素子４１の組合せにより構成されている。この場合、出力１〜４は各々サブフレーム１〜４用であり、各々のサブフレーム１〜４は出力順にその画像データを対応する画素位置上に配置させることによりサブフレーム画像１〜４が作成される。
【００４２】
図６において、記憶素子としては、ＤＲＡＭ、ＳＤＡＭを使用した書込み・読出しを非同期で行うためのメモリコントローラを使用した組合せや、マルチポートＲＡＭと称される画像処理用のメモリなどを用い得るが、本実施の形態では、ＦＩＦＯを用いている。このようにＦＩＦＯを用いることにより、画素単位の分解・配置及びサブフレーム１〜４を順に使用する表示の非同期動作を制御する制御信号が少なくて済むため、配線に使用する基板上の領域を小さくすることができ、また、制御に使用する周辺回路の回路規模・部品点数の削減により小型化と低コスト化とを実現することができる。
【００４３】
ここで、ここで用いられる各種制御信号等について詳細に説明する。まず、画像入力部３１中に設けられているＦＩＦＯ３３は書込み・読出しを各々非同期で行うことができることから、画像入力部３１からＦＩＦＯ制御部３２に与える制御信号としては、ＦＩＦＯ３３への書込みを制御するために画素に対応したクロック、１フレーム毎に書込むためのポインタをリセットして書込みを開始させるためのリセット信号、書込み／停止を制御するためのライトイネーブル信号等であり、入力された画像信号のＦＩＦＯ３３への書込み動作を制御する。配置制御部３５では、ＦＩＦＯ３３に対して１画素分の画像データを出力するようにＦＩＦＯ制御部３２に対して指示を出す。この指示に従い、ＦＩＦＯ３３からは１画素分の画像データが出力され、当該画像データが入力されたフレーム画像（１画面）内での画素位置（走査線位置及び当該走査線上での画素位置）から、当該画像データがどのサブフレームに含ませるデータであるかを配置制御部３５が決定する。配置制御部３５からはデマルチプレクサ３４に対して各サブフレーム１〜４に対応したＦＩＦＯ１〜４（３７ａ〜３７ｄ）へ入力させるかを切替えるための制御信号１，２を出力する。これと並行して、対応するＦＩＦＯ１〜４（３７ａ〜３７ｄ）に書込みを行うためのクロック、ライトイネーブル信号をＦＩＦＯ制御部３８を介してＦＩＦＯ１〜４（３７ａ〜３７ｄ）に出力する。
【００４４】
一方、光変調素子４は、基本的にサブフレーム毎に画像データの入力により、入力されたデータに従って順次、対応する画素の反射率又は透過率を変調する。この場合、光変調素子４が１フレームの表示を行うための１つのサブフレーム画像を光変調素子４へ出力／停止を制御するための信号が光変調素子４に対する制御部１４からＦＩＦＯ制御部３８に出力される。同じく、どのＦＩＦＯ１〜４（３７ａ〜３７ｄ）からの信号（サブフレーム画像）を光変調素子４に表示させるかをマルチプレクサ３９で切替えを行うための制御信号が光変調素子４に対する制御部１４からマルチプレクサ３９に与えられる。このマルチプレクサ３９の切替え動作は、１つのサブフレーム画像を表示する度に行われる。
【００４５】
従って、基本的には、分割画像１〜４の各々についてこのような原理に基づいて各画像情報をデマルチプレクサ３４で分解し各々対応するサブフレーム１〜４の画素位置上に配置させることにより、各サブフレーム画像１〜４を作成することができ、分割画像１〜４入力に対してサブフレーム画像１〜４を時分割表示させるピクセルシフト方式での画像表示が可能となる。この点について、図１０に示す模式図を参照して説明する。まず、入力される分割画像は、分割されていてもそれ自身は１枚の画像として表示される順序で画素毎の画像データが配列されている。いま、図１０中では、これらの画素中、時分割で表示されるサブフレーム１に属するものを丸付き数字１、同様に、時分割で表示されるサブフレーム２に属するものを丸付き数字２、時分割で表示されるサブフレーム３に属するものを丸付き数字３、時分割で表示されるサブフレーム４に属するものを丸付き数字４として示すものとする。時分割で表示を行う時には、サブフレーム１→サブフレーム２→サブフレーム３→サブフレーム４→サブフレーム１…の順に表示を行わせ、これと同期させて光偏向素子１１の偏向を利用して表示位置をずらして表示させる。
【００４６】
そこで、図１０中に示す分割画像１〜４を見れば、同一サブフレーム画像上で表示すべき画素が各分割画像１〜４に分散かつ混在して存在していることがわかる。そこで、これらの分割画像１〜４から、順次サブフレーム１に属する画素１の画像データをデマルチプレクサ３４によりサブフレーム１上に集めることによりサブフレーム画像１を作成する。同様に、分割画像１〜４から、順次サブフレーム２に属する画素２の画像データをデマルチプレクサ３４によりサブフレーム２上に集めることによりサブフレーム画像２を作成し、分割画像１〜４から、順次サブフレーム３に属する画素３の画像データをデマルチプレクサ３４によりサブフレーム３上に集めることによりサブフレーム画像３を作成し、分割画像１〜４から、順次サブフレーム４に属する画素４の画像データをデマルチプレクサ３４によりサブフレーム４上に集めることによりサブフレーム画像４を作成するものである。
【００４７】
このような原理に基づく本実施の形態のより実際的な構成例を図１１を参照して説明する。まず、本実施の形態は、１フレーム画像が分割されて並列に入力される４つの分割画像１〜４を個別に記憶する第１の記憶素子として各々個別のＦＩＦＯ３３ａ〜３３ｄを有する４つの画像入力部３１ａ〜３１ｄにより画像入力部３１が構成されている。これらの画像入力部３１ａ〜３１ｄ中の各ＦＩＦＯ３３ａ〜３３ｄに対しては、記憶された各分割画像１〜４の各画像情報を分割前の元のフレーム画像上の画素位置に応じた順序で分解して読出し各々対応するサブフレーム１〜４の画素位置上に配置させることによりフレーム画像１〜４を作成する読出し手段を構成する４つの切替え回路１〜４（５１ａ〜５１ｄ）が個別に設けられている。各切替え回路１〜４（５１ａ〜５１ｄ）は前述のデマルチプレクサ３４等を含むサブフレーム画像作成手段４０に準ずる構成のものであり、図９で説明したような所定の規則に従い、各ＦＩＦＯ３３ａ〜３３ｄ中の各分割画像１〜４の各画像情報を分割前の元のフレーム画像上の画素位置に応じた順序で分解して読出し各々対応するサブフレーム１〜４の画素位置上に配置させる。
【００４８】
従って、このような構成例によれば、分割画像１〜４を一旦、各ＦＩＦＯ３３ａ〜３３ｄ中に個別に記憶させ、各サブフレーム１〜４が必要な画像情報を、各ＦＩＦＯ３３ａ〜３３ｄから必要な順序で読出すように各切替え回路１〜４（５１ａ〜５１ｄ）で読出し動作を制御するだけで分割画像１〜４から簡単にサブフレーム画像１〜４を作成することができる。また、分割画像１〜４からサブフレーム１〜４に分解・配置させる処理を各分割画像１〜４毎に並列動作させることができ、動作速度を低下させることもできる。
【００４９】
この場合、図１２に示すように、サブフレーム画像１〜４を各々第２の記憶素子であるＦＩＦＯ１〜４（３７ａ〜３７ｄ）に記憶させ、マルチプレクサ３９により各サブフレーム画像１〜４をＦＩＦＯ１〜４（３７ａ〜３７ｄ）中から時分割で読出し出力させるようにすれば、分割画像１〜４からサブフレーム画像１〜４を作成するための配置処理と当該サブフレーム画像１〜４の時分割表示とを非同期で行わせることができ、配置処理を表示に必要なタイミングで行う必要がなく、サブフレーム画像作成手段における配置処理のための回路規模を縮小させることができ、低コストにて実現することができる。
【００５０】
［第二の実施の形態］
本実施の形態は、基本的には前述の第一の実施の形態に準ずるが、画素分解・配置処理に分割サブフレームの概念を導入したものである。分割サブフレームは、分割画像からサブフレームを作成するためのものであり、例えば、図１３（ａ）に示すような分割画像１〜４から作成されるサブフレーム１は、図１３（ｂ）に示すように、このサブフレーム１を構成する画素データ中で、分割画像１中に含まれているものを分割サブフレーム１１、分割画像２中に含まれているものを分割サブフレーム１２、分割画像３中に含まれているものを分割サブフレーム１４、分割画像４中に含まれているものを分割サブフレーム１３とすると、これらの分割サブフレーム１１〜１４の集合からなる。他のサブフレーム２
〜４も同様である。
【００５１】
そこで、本実施の形態では、図１４に示すように、画像入力部３１ａ〜３１ｄ中の各ＦＩＦＯ３３ａ〜３３ｄに対して、記憶された各分割画像１〜４の各画像情報を分割前の元のフレーム画像上の画素位置に応じた順序で分解して各々対応するサブフレーム１〜４割当て用の複数の分割サブフレーム１１〜１４，２１〜２４，３１〜３４，４１〜４４（６１ａ〜６１ｐ）上に配置して分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を作成する分割サブフレーム画像作成手段を構成する４つの切替え回路１〜４（６２ａ〜６２ｄ）が個別に設けられている。各切替え回路１〜４（６２ａ〜６２ｄ）は前述のデマルチプレクサ３４等を含むサブフレーム画像作成手段４０に準ずる構成のものである。作成されたこれらの分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４の後段には、これらの分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を同一サブフレーム割当て用同士で所定の順序で合成してサブフレーム画像１〜４（６３ａ〜６３ｄ）を作成する合成手段６４ａ〜６４ｄが設けられている。
【００５２】
この場合の分割前のフレーム画像、分割画像１〜４、分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４、サブフレーム画像１〜４の対応関係を図１５ないし図１８の模式図に示す。なお、ここでは簡便のため、１フレームの画素数を８×８、光変調素子４の画素数を４×４とする。
【００５３】
本実施の形態によれば、分割画像１〜４を分解してサブフレーム画像１〜４を作成する上で、一旦分割画像１〜４単位で分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を作成し、これらの分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を合成することで実現するようにしたので、分割されて並列に入力される分割画像１〜４に対して並列処理を行ってサブフレーム画像１〜４を作成することができ、これらの処理に要する回路の動作速度を低下させることができる。
【００５４】
［第三の実施の形態］
本実施の形態は、基本的には前述の第二の実施の形態に準ずるが、本実施の形態では、図１９に示すように、切替え回路１〜４（６２ａ〜６２ｄ）により作成された分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を各々記憶する第３の記憶素子としてＦＩＦＯ６５ａ〜６５ｐを設け、サブフレーム画像１〜４を使用する場合にはマルチプレクサ６６によりこれらのＦＩＦＯ６５ａ〜６５ｐに記憶されている分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４の読出し順序を制御することにより、各々必要とするサブフレーム画像１〜４を作成するようにしたものである。
【００５５】
本実施の形態によれば、第３の記憶素子として書込み・出力を非同期で行えるＦＩＦＯメモリ６５ａ〜６５ｏを使用しているので、制御信号が少なくて済み、より一層の低コスト化を実現できる。また、分割画像１〜４から分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４を作成するための配置処理とこれらの分割サブフレーム画像１１〜１４，２１〜２４，３１〜３４，４１〜４４に基づくサブフレーム画像１〜４の時分割表示とを非同期で行わせることができ、配置処理を表示に必要なタイミングで行う必要がなく、サブフレーム画像作成手段における配置処理のための回路規模を縮小させることができ、低コストにて実現することができる。
【００５６】
［第四の実施の形態］
本実施の形態は、例えば、前述した図１１の構成において、図２０に示すように、分割画像１〜４の各々に対して画像処理手段としての画像処理回路１〜４（７１ａ〜７１ｄ）を切り替え回路１〜４（５１ａ〜５１ｄ）よりも前段に設けたものである。これらの画像処理回路１〜４（７１ａ〜７１ｄ）は、分割画像１〜４毎に専用の画像処理回路が用いられ、分割されて並列に入力される分割画像１〜４の各々に対して個別に画像処理を行うように構成されている。また、本実施の形態では、画像処理として入力画像の解像度を検出して補間を行う解像度変換処理を行うものとしている。より実際的には、画像処理回路１〜４（７１ａ〜７１ｄ）として解像度変換用のＩＣが用いられている。
【００５７】
本実施の形態によれば、分割画像１〜４について画像処理回路１〜４（７１ａ〜７１ｄ）により画像処理を行った後、サブフレーム画像１〜４を作成するための分解・配置処理を行わせるので、特に相互に隣接画素の情報を利用して画像処理を行う解像度変換等の画像処理を容易かつ適正に行うことができ、画像処理回路１〜４（７１ａ〜７１ｄ）の回路規模の縮小を図ることができ、より一層の低コスト化を実現できる。また、分割画像１〜４毎に個別かつ並列に画像処理を行うので、１画面全体を処理する場合に比べて、処理に必要な速度を低下させることができ、また、処理する画素数を低減することができ、画像処理専用の回路、ＩＣ（特定機能を持つ専用ＩＣ）等を使用して画像処理を行わせることができ、画像表示装置の画像処理部分に専用に設計する必要がなくなる。
【００５８】
［第五の実施の形態］
本実施の形態は、前述したような入力画像処理が適用されるピクセルシフト方式の画像表示装置１としてカラー画像表示用への適用例を示す。図２１は、このような画像表示装置１０１の構成を説明する説明図である。まず、ＲＧＢ各色用の光変調素子４Ｒ，４Ｇ，４Ｂに反射型のLiquid Crystal on Silicon(以下、ＬＣＯＳ）が使用されている。光源１０２として超高圧水銀灯を放物面リフレクタに組み合わせたランプを使用した。光を均一化する機能を持つインテグレータ１０３と、偏光を一方向に揃える機能を持つ偏光変換素子１０４を使用して、光変調素子４Ｒ，４Ｇ，４Ｂの光変調を行う部分を略均一に照明するように構成されている。色分解を行う光学系として、インテグレータ１０３、偏光変換素子１０４を通過した光はミラー１０５の反射光を青反射ダイクロイックミラー１０６、緑反射ダイクロイックミラー１０７で複数色、ここではＲ，Ｇ，Ｂの３色の光に分解し、所定の光学系、ここでは３つのＰＢＳ１０８Ｒ，１０８Ｇ，１０８Ｂ、ミラー１０９、光路長調整用のリレーレンズ１１０を介して、各々の色の光を３枚の光変調素子４Ｒ，４Ｇ，４Ｂに入力する。３枚の光変調素子４Ｒ，４Ｇ，４Ｂには、各々カラー画像である元画像を構成するＲ，Ｇ，Ｂの画像情報に基づいて光変調素子制御回路１３により駆動され、サブフレーム画像毎に照明光を画像情報に基づいて空間光変調（変調を加えた光は９０度偏光が回転している）して画像光として出射する。そして、出射された３つの色の画像光は所定の光学系、ここでは３つのＰＢＳ１０８Ｒ，１０８Ｇ，１０８Ｂ、合成用のダイクロイックプリズム１１１を介して１つのカラー画像の画像光に重ね合わされ、光偏向素子１１に入射され、投射レンズ１１２を介してスクリーンへ投射することで表示を行う。
【００５９】
ここで、強誘電性液晶を使用して垂直配向させた光偏向素子１１の構成例を図２２を参照して説明する。本実施の形態の光偏向素子１１は、紙面水平方向の光軸を偏向する。即ち、電極１５４に電圧を印加することで、ガラス基板１５３に液晶層１５１が挟持されてなるパネルの液晶層１５１の液晶分子の状態が遷移して、基板１５３に対して垂直方向（紙面水平方向）の入射光が、液晶分子の状態に応じて偏向する。出射光は入射光に平行である。
【００６０】
この光偏向素子１１は強誘電性液晶、具体的には、ホメオトロピック配向をなすキラルスメクチックＣ相よりなる液晶を使用しているため、応答速度が速い。また、基板１５３に対して垂直に配向した液晶の状態で偏向するため、偏向量の制御性が良好で、必要な位置に偏向させることが可能となる。もちろん、液晶を使用することで可動部品がないため、静粛性を実現することができる。なお、図２２中の符号１５４は電圧を印加するための電極、１５２は配向膜である。入射光は液晶の状態により第１、第２の射出光にシフトされる。
【００６１】
図２３は液晶の配向状態を示している。この配向状態に応じて図２２に示す２方向のシフトを実現する。図２１に示すように、１素子で水平又は垂直の１方向のシフトを実現する。また、前述のように画素１〜４の４方向に偏向するには、シフト方向が互いに直交する２つの光偏向素子１１を使用する。
【００６２】
ここで、光変調素子４Ｒ，４Ｇ，４Ｂに対して入力する画像信号として、１画面（フレーム画像）を田の字状に４つに分割したＤＶＩ信号を使用した。入力される４本のＤＶＩ信号は、各々レシーバ（画像入力部３１）で画像信号と制御信号（水平・垂直同期信号とクロック信号を出力する。レシーバ（画像入力部３１）の出力は、一旦、ＦＩＦＯ３３に書込み、出力順に分配回路に使用した１入力４出力を持つデマルチプレクサ３４でサブフレームに分解・配置した。デマルチプレクサ３４の出力（サブフレーム画像１〜４）も、ＦＩＦＯ１〜ＦＩＦＯ４に順次記憶した。表示に使用したＬＣＯＳに表示を行うための制御回路は、ＦＩＦＯ１〜４を使用したことで、非同期でピクセルシフトに必要なサブフレーム画像１〜４を必要なタイミングで表示を行うことができた。
【００６３】
本実施の形態によれば、光偏向素子１１の構成要素に、ホメオトロピック配向をなすキラルスメクチックＣ相よりなる液晶を用いているので、電圧の印加量により偏向量を制御可能な光偏向素子となり、偏向量の制御が容易となり、制御に必要な周辺回路を大幅に削減することができる。
【００６４】
なお、これらの実施の形態では、分割画像として、田の字状に分割された分割画像１〜４への適用例で説明したが、短冊状に分割された分割画像の場合や、さらには分割数の異なる場合であっても同様に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の第一の実施の形態の画像表示装置の全体構成を示す概念図である。
【図２】画像表示装置の光偏向素子による画素シフトについて説明する説明図である。
【図３】ピクセルシフト方式による時分割表示順の原理を示す模式図である。
【図４】画面全体についてのピクセルシフト方式による時分割表示順の原理を示す模式図である。
【図５】分割画像の分割の形態を示す説明図である。
【図６】本実施の形態の原理的な構成例を示す概略ブロック図である。
【図７】デマルチプレクサの構成例を示す論理回路図である。
【図８】制御信号２がＨレベル時の制御信号等のタイミング例を示すタイミングチャートである。
【図９】制御信号２がＬレベル時の制御信号等のタイミング例を示すタイミングチャートである。
【図１０】分割画像とサブフレーム画像との対応関係を示す模式図である。
【図１１】本実施の形態のより実際的な構成例を示す概略ブロック図である。
【図１２】その変形例を示す概略ブロック図である。
【図１３】本発明の第二の実施の形態に関して分割サブフレームの概念を説明するための説明図である。
【図１４】本実施の形態の構成例を示す概略ブロック図である。
【図１５】分割前のフレーム画像例を示す模式図である。
【図１６】その分割画像１〜４の態様を示す模式図である。
【図１７】その分割サブフレーム画像１１〜４４の態様を示す模式図である。
【図１８】サブフレーム画像１〜４の態様を示す模式図である。
【図１９】本発明の第三の実施の形態の構成例を示す概略ブロック図である。
【図２０】本発明の第四の実施の形態の構成例を示す概略ブロック図である。
【図２１】本発明の第五の実施の形態の画像表示装置の全体構成を示す概念図である。
【図２２】液晶を用いた光偏向素子を示す原理的構成図である。
【図２３】液晶の配向状態を示す説明図である。
【符号の説明】
【００６６】
４      光変調素子
１１      光偏向素子
３１      画像入力部
３３      第１の記憶素子
３７      第２の記憶素子
４０      サブフレーム画像作成手段
５１      読出し手段
６２      分割サブフレーム画像作成手段
６４      合成手段
６５      第３の記憶素子、ＦＩＦＯメモリ
６６      読出し手段
７１      画像処理手段
【図１】
2006038996.tif 000003
【図２】
2006038996.tif 000004
【図３】
2006038996.tif 000005
【図４】
2006038996.tif 000006
【図５】
2006038996.tif 000007
【図６】
2006038996.tif 000008
【図７】
2006038996.tif 000009
【図８】
2006038996.tif 000010
【図９】
2006038996.tif 000011
【図１０】
2006038996.tif 000012
【図１１】
2006038996.tif 000013
【図１２】
2006038996.tif 000014
【図１３】
2006038996.tif 000015
【図１４】
2006038996.tif 000016
【図１５】
2006038996.tif 000017
【図１６】
2006038996.tif 000018
【図１７】
2006038996.tif 000019
【図１８】
2006038996.tif 000020
【図１９】
2006038996.tif 000021
【図２０】
2006038996.tif 000022
【図２１】
2006038996.tif 000023
【図２２】
2006038996.tif 000024
【図２３】
2006038996.tif 000025