(57)【要約】【課題】本発明は、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを得ることを課題とする。【解決手段】３個以上のトランジスタのペレット１２を１つの外囲器１１内に有する複合トランジスタモジュールにおいて、前記ペレット１２はフレーム１３上に搭載され、前記ペレット１２と外部リード端子１４とがＣｕ製コネクター１５を介して接合されていることを特徴とする複合トランジスタモジュール。【選択図】    図１
2006041116.tif 000002
【特許請求の範囲】
【請求項１】
３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールにおいて、  
前記ペレットはフレーム上に搭載され、前記ペレットと外部リード端子とが金属製コネクターを介して接合されていることを特徴とする複合トランジスタモジュール。
【請求項２】
前記ペレットの裏面にドレイン用パッドが位置するとともに、前記ペレットの表面にソース用パッド、ゲート用パッドが位置し、前記ソース用パッドと前記外部リード端子、前記ゲート用パッドと前記外部リード端子とが金属製コネクターを介して接合されていることを特徴とする請求項１記載の複合トランジスタモジュール。
【請求項３】
前記ペレットの裏面にドレイン用パッドが位置するとともに、前記ペレットの表面にソース用パッド、ゲート用パッドが位置し、前記ソース用パッドと前記外部リード端子とが金属製コネクターを介して接合されていることを特徴とする請求項１記載の複合トランジスタモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールに関する。
【背景技術】
【０００２】
周知の如く、半導体を構成する外囲器として、その集積率を上げるために複数のトランジスタペレットを１つの外囲器内に搭載した複合トランジスタモジュールが作られている。図２は、一般的な三相インバータの回路図を示す。このインバータはＰＷ−ＭＯＳ  ＦＥＴ  ６素子で構成され、これらの素子を搭載した複合トランジスタモジュールは図３に示すような外観を有している。なお、図中の符番１は外囲器、符番２はリード端子を示す。
【０００３】
前記ＰＷ−ＭＯＳ  ＦＥＴ  ６素子のペレットは、通常、図４に示すように表面にソースボンディングパッド３及びゲートボンディングパッド４が位置し、裏面にドレインボンディングパッド（図示せず）が位置している。
【０００４】
図５（Ａ），（Ｂ）は従来の複合トランジスタモジュールの説明図であり、図５(Ａ)は同モジュールの内部構造を示す平面図、図５（Ｂ）は図５（Ａ）の部分拡大図を示す。  
外囲器１内には、６個のペレット５がフレーム６に搭載されている。ソースボンディングパッド３と外部リード端子２、ゲートボンディングパッド４と外部リード端子２とは、夫々Ａｌ又はＡｕ製のボンディングワイヤー７により電気的に接続されている。従来、絶縁基板上に形成された回路パターン上の短絡片と回路パターン上の半導体チップをボンディングワイヤーにより接続する技術としては、下記特許文献１が知られている。
【特許文献１】特開２００３−３１７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の複合トランジスタモジュールによれば、ソースボンディングパッド３と外部リード端子２、ゲートボンディングパッド４と外部リード端子２とを、ペレット毎にボンディングワイヤー７で結線するために、製造インデックスが遅く、生産性を上げることができない。また、高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり、無視できないという問題があった。
【０００６】
本発明はこうした事情を考慮してなされたもので、ペレットと外部リード端子とを金属製コネクターを介して接合された構成にすることにより、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、３個以上のトランジスタのペレットを１つの外囲器内に有する複合トランジスタモジュールにおいて、前記ペレットはフレーム上に搭載され、前記ペレットと外部リード端子とが金属製コネクターを介して接合されていることを特徴とする複合トランジスタモジュールである。
【発明の効果】
【０００８】
本発明によれば、生産性の向上を図るとともに、低オン抵抗でかつコネクターからの放熱が得られる複合トランジスタモジュールを提供できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明についてさらに詳しく説明する。  
本発明において、前記ペレットの裏面にはドレイン用パッドが位置し、前記ペレットの表面にはソース用パッド、ゲート用パッドが夫々位置している。こうした場合、前記ソース用パッドと前記外部リード端子、前記ゲート用パッドと前記外部リード端子とが金属製コネクターを介して接合することが好ましい。こうした接合状態にすれば、複数のペレットと外部リード端子との接続を１回のリフロー工程で接続することができるので、従来のボンディングワイヤ−による結線方式に比べて、飛躍的に生産性を向上することができる。  
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本発明の場合、コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ  ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
【００１０】
また、本発明において、前記ペレットの裏面にドレイン用パッドが位置し、前記ペレットの表面にソース用パッド、ゲート用パッドが夫々位置する場合、前記ソース用パッドと前記外部リード端子のみを金属製コネクターを介して接合させてもよい。この場合、オン抵抗の低減については、ソース用パッドと外部リード端子、ゲート用パッドと外部リード端子とを金属製コネクターを介して接合した場合と同様な効果が得られる。
【００１１】
本発明において、例えば、コネクターはペレット及び外部リード端子とはんだ付けで接続される。ここで、リフロー工程で熱を加えられるまではフレーム上のペレットとコネクターは夫々固定はされてなく載せただけの状態であるが、リフロー工程で熱を加えることによりはんだ付けされて固定される。その際、夫々の位置関係は、はんだの表面張力によるセルフアライメント効果でソース／ゲートパッドの最適な位置で安定する。
【００１２】
（実施例１）  
本実施例１に係る複合トランジスタモジュールを図１（Ａ），（Ｂ）を参照して説明する。ここで、図１(Ａ)は同モジュールの内部構造を示す平面図であり、図１（Ｂ）は図１（Ａ）の部分拡大図を示す。  
図中の符番１１は、外囲器を示す。この外囲器１１内には、ＰＷ−ＭＯＳ  ＦＥＴ  ６素子の６個のペレット１２が夫々フレーム１３に搭載されている。各ペレット１２においては、図示しないが、表面にソース用パッドとゲート用パッドとが形成され、裏面にドレイン用パッドが夫々形成されている。前記ソース用パッドと外部リード端子１４とはＣｕ製のコネクター１５により電気的に接続されている。前記ゲート用パッドと外部リード端子１４もＣｕ製のコネクター１５により電気的に接続されている。ここで、前記コネクター１５は、前記ペレット１２及び外部リード端子１４とはんだ付けにより接続されている。
【００１３】
このように、実施例１の複合トランジスタモジュールは、ソース用パッドと外部リード端子１４、ゲート用パッドと外部リード端子１４を夫々Ｃｕ製のコネクター１５により電気的に接続した構成となっている。従って、複数のペレット１２と外部リード端子１４との接続を１回のリフロー工程で接続することができるので、従来のボンディングワイヤ−による結線方式に比べて、飛躍的に生産性を向上することができる。  
また、従来のモジュールの場合、特に高電流を流した時のワイヤー自体の電圧ドロップ分が大きくなり無視できないが、本実施例１の場合コネクターによる接続の為その電気抵抗の違いからこの電圧ドロップを小さくすることができる。従って、ＰＷ−ＭＯＳ  ＦＥＴの重要な特性であるオン抵抗を低減することができ、なおかつコネクターを通してペレット上部からの放熱も可能になるので、熱的に有利な製品とすることができる。
【００１４】
（実施例２）  
図６を参照する。本実施例２は、実施例１のモジュールと比べ、ソース用パッドと外部リード端子１４のみをＣｕ製のコネクター１５により電気的に接続した構成としたことが異なる。但し、ゲート用パッド１６と外部リード端子１４とは、ボンディングワイヤー１７により結線されている。  
実施例２のモジュールにおいても、オン抵抗の低減については実施例１と同様な効果が得られる。
【００１５】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例１に係る複合トランジスタモジュールの説明図。
【図２】三相インバータの回路図。
【図３】複合トランジスタモジュールの外観図。
【図４】ＰＷ−ＭＯＳ  ＦＥＴ用ペレットの平面図。
【図５】従来の複合トランジスタモジュールの説明図。
【図６】本発明の実施例２に係る複合トランジスタモジュールの説明図。
【符号の説明】
【００１７】
１１…外囲器、１２…ペレット、１３…フレーム、１４…外部リード端子、１５…コネクター、１６…ゲート用パッド、１７…ボンディングワイヤー。
【図１】
2006041116.tif 000003
【図２】
2006041116.tif 000004
【図３】
2006041116.tif 000005
【図４】
2006041116.tif 000006
【図５】
2006041116.tif 000007
【図６】
2006041116.tif 000008