(57)【要約】【課題】  インターフェースの簡略化に寄与し、低消費電力化が図られたレベルシフタ、及びそれを用いた電圧変換装置を提供する。【解決手段】  電圧０Ｖを有する入力データＤin及びクロック信号ＣＬＫを受け取り、入力データＤinの電圧０Ｖを５Ｖにシフトするレベルシフタ１であって、このレベルシフタ１は、ノードＮ１に電圧Ｖdd（＝５Ｖ）を供給するための第１の手段、及びノードＮ１にＶss（＝０Ｖ）を供給するための第２の手段を有し、第１の手段が電圧ＶddをノードＮ１に供給する場合、第２の手段は電圧ＶssのノードＮ１への供給を阻止するように動作する。【選択図】  図２
2006074631.tif 000002
【特許請求の範囲】
【請求項１】
第１の電圧を有するデータ及び第１のクロック信号を受け取り、前記第１の電圧を第２の電圧にシフトするレベルシフタであって、前記レベルシフタが、
所定位置に前記第２の電圧を供給するための第１の電圧供給手段、及び
前記所定位置に第３の電圧を供給するための第２の電圧供給手段、
を有し、
前記第１の電圧供給手段が前記第２の電圧を前記所定位置に供給する場合、前記第２の電圧供給手段は前記第３の電圧の前記所定位置への供給を阻止するように動作するレベルシフタ。
【請求項２】
第１の期間に、前記第１の電圧供給手段は前記所定位置に前記第２の電圧を供給し、一方、前記第２の電圧供給手段は前記所定位置への前記第３の電圧の供給を阻止し、
前記第１の期間に後続する第２の期間に、前記第１の電圧供給手段は前記所定位置への前記第２の電圧の供給を阻止し、一方、前記第２の電圧供給手段は前記所定位置への前記第３の電圧の供給を阻止し続ける、
請求項１に記載のレベルシフタ。
【請求項３】
前記第１の期間に、前記第１の電圧供給手段は、前記第１のクロック信号に応答して前記所定位置に前記第２の電圧を供給し、一方、前記第２の電圧供給手段は、前記第１のクロック信号及び前記データに応答して前記所定位置への前記第３の電圧の供給を阻止し、
前記第２の期間に、前記第１の電圧供給手段は、前記第１のクロック信号に応答して前記所定位置への前記第２の電圧の供給を阻止し、一方、前記第２の電圧供給手段は、前記第１のクロック信号及び前記データに応答して前記所定位置への前記第３の電圧の供給を阻止し続ける、
請求項２に記載のレベルシフタ。
【請求項４】
第１の期間に、前記第１の電圧供給手段は前記所定位置への前記第２の電圧の供給を阻止し、一方、前記第２の電圧供給手段は前記所定位置に前記第３の電圧を供給し、
前記第１の期間に後続する第２の期間に、前記第１の電圧供給手段は前記所定位置に前記第２の電圧を供給し、一方、前記第２の電圧供給手段は前記所定位置への前記第３の電圧の供給を阻止する、
請求項１に記載のレベルシフタ。
【請求項５】
前記第１の期間に、前記第１の電圧供給手段は、前記第１のクロック信号に応答して前記所定位置への前記第２の電圧の供給を阻止し、一方、前記第２の電圧供給手段は、前記第１のクロック信号及び前記データに応答して前記所定位置に前記第３の電圧を供給し、
前記第１の期間に後続する第２の期間に、前記第１の電圧供給手段は、前記第１のクロック信号に応答して前記所定位置に前記第２の電圧を供給し、一方、前記第２の電圧供給手段は、前記第１のクロック信号及び前記データに応答して前記所定位置への前記第３の電圧の供給を阻止する、
請求項４に記載のレベルシフタ。
【請求項６】
前記第１の電圧供給手段が、前記第１のクロック信号に応答してオン状態及びオフ状態になる第１のスイッチ手段を有し、
前記第２の電圧供給手段が、前記第１のクロック信号に応答してオン状態及びオフ状態になる第２のスイッチ手段を有し、
前記第１のスイッチ手段がオン状態のとき前記第２のスイッチ手段がオフ状態であり、前記第１のスイッチ手段がオフ状態のとき前記第２のスイッチ手段がオン状態である請求項２乃至５のうちのいずれか１項に記載のレベルシフタ。
【請求項７】
前記レベルシフタが、前記所定位置と前記第２のスイッチ手段との間に、前記データに応答してオン状態及びオフ状態になる第３のスイッチ手段を有する請求項６に記載のレベルシフタ。
【請求項８】
前記第１の電圧供給手段が、前記第１のクロック信号に応答してオン状態及びオフ状態になる第４のスイッチ手段を有し、
前記第２の電圧供給手段が、前記データを処理するデータ処理手段、及び前記処理されたデータに応答してオン状態及びオフ状態になる第５のスイッチ手段を有し、
前記第４のスイッチ手段がオン状態のとき前記第５のスイッチ手段がオフ状態であり、前記第４のスイッチ手段がオフ状態のとき前記第５のスイッチ手段がオン状態である請求項２又は４に記載のレベルシフタ。
【請求項９】
前記データが、データ有効期間とデータ無効期間とを有し、
前記データ処理手段が、前記データの前記データ無効期間における電圧を、前記第５のスイッチ手段をオン状態又はオフ状態にするための電圧に変更する請求項８に記載のレベルシフタ。
【請求項１０】
前記データ処理手段が、
前記第１のクロック信号に対して電圧レベルが反転された第２のクロック信号を用いて、前記データの前記データ無効期間における電圧を、前記第５のスイッチ手段をオン状態又はオフ状態にするための電圧に変更する請求項９に記載のレベルシフタ。
【請求項１１】
請求項１乃至１０のうちのいずれか１項に記載のレベルシフタを有する電圧変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の電圧を第２の電圧にシフトするレベルシフタ、及びそのレベルシフタを用いた電圧変換装置に関する。
【背景技術】
【０００２】
携帯電話等の表示装置では、例えば、画像データを出力するＩＣチップと、ガラス基板上に画素毎に形成されたトランジスタ（例えばＴＦＴ）を有している。各画素は、ＩＣチップから出力された画像データに基づいて、対応するトランジスタを通じて電圧が供給される。通常、ＩＣチップで必要な電源電圧は、ガラス基板上で必要な電源電圧と異なるので、この場合、ＩＣ又はガラス基板上には、レベルシフタが備えられている。
【０００３】
図１は、従来より知られているレベルシフタを用いた電圧変換装置１００の一例である。
【０００４】
この電圧変換装置１００は、レベルシフタ１０１と、ラッチ１０２とを有している。レベルシフタ１０１は、入力データＤinの電圧レベルをシフトする。このレベルシフタは、入力データＤinの電圧レベルをシフトするために、入力データＤinの他に、この入力データＤinに対して電圧レベルが反転した反転入力データＤin_invを必要とする。従って、例えば、ＩＣチップからレベルシフタ１０１に入力データＤin及び反転入力データＤin_invを供給する場合、ＩＣチップは、入力データＤinの出力端子の他に、反転入力データＤin_invの出力端子が必要となる。表示装置がレベルシフタ１０１を１つだけ必要としているのであれば、ＩＣチップに必要な入力データＤinの出力端子及び反転入力データＤin_invの出力端子のペアは１組ですむ。しかしながら、表示装置が例えば複数ビットのデータを並列処理する場合、レベルシフタ１０１も複数必要となるので、ＩＣチップに必要な入力データＤinの出力端子及び反転入力データＤin_invの出力端子のペアも複数組必要となる。従って、ＩＣチップとレベルシフタとを接続するためのインターフェースが複雑化するという問題がある。
【０００５】
一方、図１に示すレベルシフタの他に、例えば、ＵＳ２００２／０１１８０４０Ａ１号や、ＵＳ６６５０１６７Ｂ１号のレベルシフタが知られている。
【０００６】
これらのレベルシフタは、図１に示すレベルシフタ１０１とは異なり、反転入力データを用いずに、入力電圧レベルをシフトすることができるので、反転入力データラインを設けなくてもよいという利点がある。しかし、これらのレベルシフタは、電圧レベルをシフトする動作中に、電圧Ｖddの供給部から電圧Ｖssの供給部に直流電流が流れ、この結果、消費電力が増大するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の事情に鑑み、インターフェースの簡略化に寄与し、低消費電力化が図られたレベルシフタ、及びそれを用いた電圧変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明のレベルシフタは、第１の電圧を有するデータ及び第１のクロック信号を受け取り、上記第１の電圧を第２の電圧にシフトするレベルシフタであって、上記レベルシフタが、所定位置に上記第２の電圧を供給するための第１の電圧供給手段、及び上記所定位置に第３の電圧を供給するための第２の電圧供給手段を有し、上記第１の電圧供給手段が上記第２の電圧を上記所定位置に供給する場合、上記第２の電圧供給手段は上記第３の電圧の上記所定位置への供給を阻止するように動作する。
【０００９】
本発明のレベルシフタでは、第１の電圧供給手段が第２の電圧を所定位置に供給するとき、第２の電圧供給手段は第３の電圧の所定位置への供給を阻止するように動作する。従って、第１の電圧供給手段が第２の電圧を所定位置に供給するとき、第１の電圧供給手段と第２の電圧供給手段との間に電流が流れることを防止でき、低消費電力化を図ることができる。
【００１０】
また、本発明のレベルシフタは、第１のクロック信号を用いることで、第１の電圧を第２の電圧にシフトしている。この第１のクロック信号は、本発明のレベルシフタが複数必要な状況では、個々のレベルシフタに共通に使用することができる。従って、個々のレベルシフタに対応した複数の反転データが必要となるような従来のレベルシフタと比較すると、インターフェースの複雑化が緩和できる。
【００１１】
ここで、本発明のレベルシフタは、第１の期間に、上記第１の電圧供給手段は上記所定位置に上記第２の電圧を供給し、一方、上記第２の電圧供給手段は上記所定位置への上記第３の電圧の供給を阻止し、上記第１の期間に後続する第２の期間に、上記第１の電圧供給手段は上記所定位置への上記第２の電圧の供給を阻止し、一方、上記第２の電圧供給手段は上記所定位置への上記第３の電圧の供給を阻止し続けるように構成することができる。この場合、第１の電圧供給手段は上記第１のクロック信号に応答して、一方、第２の電圧供給手段は上記第１のクロック信号及びデータに応答して、上記の電圧供給及び電圧供給阻止をするように構成することができる。
【００１２】
上記の構成では、第１の期間に所定位置に供給された第２の電圧を、第２の期間も保持しておくことができ、これによって、データの第１の電圧を第２の期間において第２の電圧にレベルシフトすることができる。
【００１３】
また、本発明のレベルシフタは、第１の期間に、上記第１の電圧供給手段は上記所定位置への上記第２の電圧の供給を阻止し、一方、上記第２の電圧供給手段は上記所定位置に上記第３の電圧を供給し、上記第１の期間に後続する第２の期間に、上記第１の電圧供給手段は上記所定位置に上記第２の電圧を供給し、一方、上記第２の電圧供給手段は上記所定位置への上記第３の電圧の供給を阻止するように構成することもできる。この場合、第１の電圧供給手段は上記第１のクロック信号に応答して、一方、第２の電圧供給手段は上記第１のクロック信号及びデータに応答して、上記の電圧供給及び電圧供給阻止をするように構成することができる。
【００１４】
上記の構成では、第１の期間に所定位置に第３の電圧の供給した後、第２の期間に所定位置に第３の電圧に代えて第２の電圧が供給される。これによって、データの第１の電圧を第２の期間において第２の電圧にレベルシフトすることができる。
【００１５】
ここで、本発明のレベルシフタは、上記第１の電圧供給手段が、上記第１のクロック信号に応答してオン状態及びオフ状態になる第１のスイッチ手段を有し、上記第２の電圧供給手段が、上記第１のクロック信号に応答してオン状態及びオフ状態になる第２のスイッチ手段を有し、上記第１のスイッチ手段がオン状態のとき上記第２のスイッチ手段がオフ状態であり、上記第１のスイッチ手段がオフ状態のとき上記第２のスイッチ手段がオン状態であるように構成することができる。
【００１６】
上記第１のスイッチ手段がオン状態のとき上記第２のスイッチ手段がオフ状態であり、上記第１のスイッチ手段がオフ状態のとき上記第２のスイッチ手段がオン状態である場合、第１の電圧供給手段と第２の電圧供給手段との間に電流が流れることが防止され、低消費電力化が図られる。
【００１７】
ここで、本発明のレベルシフタは、上記レベルシフタが、上記所定位置と上記第２のスイッチ手段との間に、上記データに応答してオン状態及びオフ状態になる第３のスイッチ手段を有するように構成することができる。
【００１８】
斯かる第３のスイッチ手段を備えることによって、第２の期間における所定位置の電圧を第２の電圧にすることができ、従って、データの第１の電圧を第２の期間において第２の電圧にレベルシフトすることができる。
【００１９】
また、本発明のレベルシフタは、上記第１の電圧供給手段が、上記第１のクロック信号に応答してオン状態及びオフ状態になる第４のスイッチ手段を有し、上記第２の電圧供給手段が、上記データを処理するデータ処理手段、及び上記処理されたデータに応答してオン状態及びオフ状態になる第５のスイッチ手段を有し、上記第４のスイッチ手段がオン状態のとき上記第５のスイッチ手段がオフ状態であり、上記第４のスイッチ手段がオフ状態のとき上記第５のスイッチ手段がオン状態であるように構成することもできる。この場合、上記データが、データ有効期間とデータ無効期間とを有し、上記データ処理手段が、上記データの上記データ無効期間における電圧を、上記第５のスイッチ手段をオン状態又はオフ状態にするための電圧に変更するように構成することができる。
【００２０】
ここで、上記データ処理手段は、上記第１のクロック信号に対して電圧レベルが反転された第２のクロック信号を用いて、上記データの上記データ無効期間における電圧を、上記第５のスイッチ手段をオン状態又はオフ状態にするための電圧に変更するように構成することができる。第２のクロック信号は、本発明のレベルシフタが複数必要な状況では、個々のレベルシフタに共通に使用することができる。従って、個々のレベルシフタに対応した複数の反転データが必要となる従来のレベルシフタと比較すると、インターフェースの複雑化が緩和できる。
【発明を実施するための最良の形態】
【００２１】
図２は、本発明の第１実施例のレベルシフタ１を示す図である。
【００２２】
レベルシフタ１は、例えば０Ｖ及び2.5Ｖの電圧レベルにより表される１ビットのデジタル信号を入力データＤinとして受け取る。このレベルシフタ１は、入力データＤinの電圧レベル０Ｖを５Ｖにシフトし、入力データＤinの電圧レベル2.5Ｖを０Ｖにシフトし、この電圧レベルがシフトされた入力データＤinをレベルシフトデータＤshiftとして出力する。このように電圧レベルをシフトするために、このレベルシフタ１は、１つのｐ型トランジスタ２と、２つのｎ型トランジスタ３及び４とを有する。ｐ型トランジスタ２のしきい値電圧Ｖthは−１Ｖ〜−２Ｖであり、ｎ型トランジスタ３及び４のしきい値電圧Ｖthは＋１Ｖ〜＋２Ｖである。これらトランジスタ２、３及び４は、直列接続されている。トランジスタ２のソースＳは電源Ｖddに接続され、トランジスタ４のソースＳは電源Ｖssに接続されている。ここでは、電源Ｖdd及びＶssは、それぞれ５Ｖ及び０Ｖの電圧を供給するが、必要に応じて、異なる値の電圧を供給してもよい。また、トランジスタ２と３との間のノードＮ１は、レベルシフトデータＤshiftを受け取る任意の回路（図示せず）の入力容量を仮想的に表した負荷容量Ｃloadに接続されている。
上記のように構成されたレベルシフタ１では、トランジスタ３のオン、オフの制御は、入力データＤinを用いて行われるが、他のトランジスタ２及び４のオン、オフの制御は、入力データＤinではなくクロック信号ＣＬＫを用いて行われることに注意されたい。
【００２３】
このレベルシフタ１は、主に２つの特徴がある。
【００２４】
１つ目の特徴は、レベルシフトを行うためにクロック信号ＣＬＫを用いている点である。２つ目の特徴は、トランジスタ２がｐ型であるのに対してトランジスタ４はｎ型であり、これらトランジスタ２及び４をクロック信号ＣＬＫで制御するので、トランジスタ２及び４のうちの一方のトランジスタンがオンのとき、他方のトランジスタはオフであるという点である。
【００２５】
以下に、レベルシフタ１の作動を説明し、次に、このレベルシフタ１が上記の特徴を有することによって得られる利点について説明する。
【００２６】
図３は、図２に示すレベルシフタ１のタイミングチャートである。
【００２７】
レベルシフタ１が受け取る入力データＤinは、データ有効期間Ｐｖ１，Ｐｖ２，Ｐｖ３，・・・と、データ無効期間Ｐｉ１，Ｐｉ２，Ｐｉ３，・・・とを有している。データ有効期間とデータ無効期間は交互に現れる。データ有効期間は、レベルシフトされるべき電圧が現れる期間であるので、このデータ有効期間における電圧は、レベルシフトの対象となる電圧である。一方、データ無効期間は、データ有効期間の電圧レベルを次のデータ有効期間の電圧レベルに遷移させるための期間であり、このデータ無効期間における電圧は、レベルシフトの対象にはならない電圧である。また、レベルシフタ１が受け取るクロック信号ＣＬＫは、データ有効期間Ｐｖ１，Ｐｖ２，Ｐｖ３，・・・においてハイレベル電圧（５Ｖ）を有し、データ無効期間Ｐｉ１，Ｐｉ２，Ｐｉ３においてローレベル電圧（０Ｖ）を有する。尚、図３では、クロック信号ＣＬＫのデューティ比は５０：５０であり、それに応じてデータ有効期間の長さとデータ有効期間の長さとの比は５０：５０に規定されているが、これらの比は５０：５０に限定されるものではない。クロック信号ＣＬＫのデューティ比が５０：５０ではなく、例えば６０：４０の場合であれば、データ有効期間の長さとデータ無効期間の長さとの比は６０：４０に規定される。
【００２８】
このレベルシフタ１の基本的な動作は以下の通りである。即ち、レベルシフタ１は、データ無効期間にノードＮ１を電圧Ｖdd（＝５Ｖ）にプリチャージしておき、次のデータ有効期間に、入力データＤinの電圧レベルに応じて、プリチャージされたノードＮ１上の電圧Ｖddをそのままホールドするか、又はノードＮ１を電圧Ｖdd（＝５Ｖ）からＶss（＝０Ｖ）にディスチャージするように動作する。例えば、図３に示すように、レベルシフタ１は、データ無効期間Ｐｉ１にノードＮ１を電圧Ｖdd（＝５Ｖ）にプリチャージし、次のデータ有効期間Ｐｖ１に、ノードＮ１を電圧Ｖdd（＝５Ｖ）からＶss（＝０Ｖ）にディスチャージしている。また、レベルシフタ１は、データ無効期間Ｐｉ２にノードＮ１を電圧Ｖdd（＝５Ｖ）にプリチャージし、次のデータ有効期間Ｐｖ２において、ノードＮ１上の電圧Ｖdd（＝５Ｖ）をそのままホールドしている。このように、レベルシフタ１は、入力データＤinの電圧０Ｖ及び５Ｖを、それぞれ５Ｖ及び０Ｖにシフトし、レベルシフトデータＤshiftを出力している。
【００２９】
以下に、レベルシフタ１がレベルシフトデータＤshiftを出力する動作について、図２及び図３を参照しながら詳細に説明する。
【００３０】
時刻ｔ１乃至ｔ２の期間において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ２及びｎ型トランジスタ４のゲートＧには、０Ｖの電圧が印加される。従って、ｐ型トランジスタ２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００３１】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝０Ｖ−Ｖdd
＝−５Ｖ
この場合、電圧ＶＧＳ（＝−５Ｖ）は、ｐ型トランジスタ２のしきい値電圧Ｖth（＝−１Ｖ〜−２Ｖ）よりも小さいので、ｐ型トランジスタ２はオン状態となる。
【００３２】
一方、ｎ型トランジスタ４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００３３】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝０Ｖ−Ｖss
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｎ型トランジスタ４のしきい値電圧Ｖth（＋１Ｖ〜＋２Ｖ）よりも小さいので、ｎ型トランジスタ４はオフ状態となる。
【００３４】
従って、時刻ｔ１乃至ｔ２（データ無効期間Ｐｉ１）の間、トランジスタ２及び４は、それぞれオン状態及びオフ状態である。トランジスタ２がオンであるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されるが、一方、トランジスタ４はオフであるのでトランジスタ３がオンであるかオフであるかに関わらずノードＮ１は電源Ｖss（＝０Ｖ）に接続されない。従って、時刻ｔ１乃至ｔ２（データ無効期間Ｐｉ１）の間、ノードＮ１は電圧Ｖdd（＝５Ｖ）にプリチャージされ、その結果、レベルシフトデータＤshiftの電圧は５Ｖに設定される。
【００３５】
このように、データ無効期間Ｐｉ１にノードＮ１が５Ｖにプリチャージされ、次に、データ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）に移行する。
【００３６】
時刻ｔ２乃至ｔ３の期間において、クロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）を有しているので、ｐ型トランジスタ２及びｎ型トランジスタ４のゲートＧには、５Ｖの電圧が印加される。従って、ｐ型トランジスタ２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００３７】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝５Ｖ−Ｖdd
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｐ型トランジスタ２のしきい値電圧Ｖth（＝−１Ｖ〜−２Ｖ）よりも大きいので、ｐ型トランジスタ２はオフ状態となる。
【００３８】
一方、ｎ型トランジスタ４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００３９】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝５Ｖ−Ｖss
＝５Ｖ
この場合、電圧ＶＧＳ（＝５Ｖ）は、ｎ型トランジスタ４のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも大きいので、ｎ型トランジスタ４はオン状態となる。
【００４０】
また、時刻ｔ２乃至ｔ３の期間（データ有効期間Ｐｖ１）において、入力データＤinは2.5Ｖであるので、ｎ型トランジスタ３のゲートＧには、2.5Ｖの電圧が印加される。また、ｎ型トランジスタ３のソースＳの電圧Ｖsは、ｎ型トランジスタ４がオン状態であることから、０Ｖである。従って、ｎ型トランジスタ３では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００４１】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝2.5Ｖ−Ｖss
＝2.5Ｖ
この場合、電圧ＶＧＳ（＝2.5Ｖ）は、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも大きいので、ｎ型トランジスタ３はオン状態となる。
【００４２】
従って、時刻ｔ２乃至ｔ３の期間においては、トランジスタ２はオフ状態であるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されないが、トランジスタ３及び４はオン状態であるので電源Ｖss（＝０Ｖ）に接続される。この結果、ノードＮ１は時刻ｔ２において５Ｖから０Ｖにディスチャージされ、レベルシフトデータＤshiftの電圧は０Ｖとなる（時刻ｔ２乃至ｔ３）。
【００４３】
このようにして、データ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）における入力データＤinの電圧レベルが2.5Ｖから０Ｖにシフトされる。
【００４４】
次に、時刻ｔ３乃至ｔ４の期間（データ無効期間Ｐｉ２）において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ２及びｎ型トランジスタ４のゲートＧには、０Ｖの電圧が印加される。従って、ｐ型トランジスタ２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００４５】
ＶＧＳ＝ＶＧ−Ｖs
＝０Ｖ−Ｖdd
＝−５Ｖ
この場合、電圧ＶＧＳ（＝−５Ｖ）は、ｐ型トランジスタ２のしきい値電圧Ｖth（−１Ｖ〜−２Ｖ）よりも小さいので、ｐ型トランジスタ２はオン状態となる。
【００４６】
一方、ｎ型トランジスタ４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００４７】
ＶＧＳ＝ＶＧ−Ｖs
＝０Ｖ−Ｖss
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｎ型トランジスタ４のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも小さいので、ｎ型トランジスタ４はオフ状態となる。
【００４８】
従って、時刻ｔ３乃至ｔ４の期間において、トランジスタ２及び４は、それぞれオン状態及びオフ状態である。トランジスタ２がオンであるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されるが、一方、トランジスタ４はオフであるのでトランジスタ３がオンであるかオフであるかに関わらずノードＮ１は電源Ｖss（＝０Ｖ）に接続されない。従って、時刻ｔ３乃至ｔ４（データ無効期間Ｐｉ２）の間、ノードＮ１は電圧Ｖdd（＝５Ｖ）にプリチャージされ、その結果、レベルシフトデータＤshiftの電圧は５Ｖに設定される。
【００４９】
このように、データ無効期間Ｐｉ２にノードＮ１が５Ｖにプリチャージされ、次に、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）に移行する。
【００５０】
時刻ｔ４乃至ｔ５の期間において、クロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）を有しているので、トランジスタ２及び４は、それぞれオフ状態及びオン状態となる。一方、入力データＤinは０Ｖであるので、ｎ型トランジスタ３のゲートＧには、０Ｖの電圧が印加される。また、ｎ型トランジスタ３のソースＳの電圧は、ｎ型トランジスタ４がオン状態であることから、０Ｖである。従って、ｎ型トランジスタ３では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００５１】
ＶＧＳ＝ＶＧ−Ｖs
＝０Ｖ−Ｖss
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも小さいので、ｎ型トランジスタ３はオフ状態となる。従って、ノードＮ１は電源Ｖssに接続されない。また、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）において、トランジスタ２はオフ状態であるのでノードＮ１は電源Ｖdd（＝５Ｖ）にも接続されない。この結果、ノードＮ１は、データ無効期間Ｐｉ２（時刻ｔ３乃至ｔ４）の電圧５Ｖを、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）においてもそのままホールドし、レベルシフトデータＤshiftの電圧は５Ｖのままとなる。
【００５２】
従って、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）における入力データＤinの電圧０Ｖは、５Ｖにシフトされる。
【００５３】
尚、上記のように、時刻ｔ４乃至ｔ５の間は、ノードＮ１は電源Ｖdd及びＶssに接続されていない。従って、リーク電流の発生や負荷容量Ｃloadの変動によってノードＮ１上の電圧が変動し、その結果実質的に５Ｖの電圧がホールドされない場合がある。図３の中の領域Ａには、ノードＮ１上の電圧が変動し、その結果、時刻ｔ５における電圧が、時刻ｔ４における電圧よりもＶvaだけ変動した時の様子が破線で示されている。斯かる電圧変動量Ｖvaが無視できるのであれば問題ないが、無視できない場合は、電圧変動量Ｖvaの原因が主に、（１）リーク電流の発生、（２）負荷容量Ｃloadの変動、のいずれであるのかによって、次のような対策（１）又は（２）をとることができる。
【００５４】
（１）電圧変動量Ｖvaの原因が主にリーク電流の発生の場合
この場合、例えば、クロック信号ＣＬＫ及び入力データＤinの周波数を高くすることが考えられる。これによって、データ有効期間が短くなるので、データ有効期間に生じる電圧変動量Ｖvaを無視できる程度に小さくすることが可能となる。また、トランジスタ２、３又は４の寸法を小さくすれば、それに応じてトランジスタ２、３又は４の抵抗が高くなるので、リーク電流を小さくすることができる。従って、クロック信号の周波数を高くできないような状況では、トランジスタの寸法を小さくすることも一策である。
【００５５】
（２）電圧変動量Ｖvaの原因が主に負荷容量Ｃloadの変動の場合
この場合、例えば、ノードＮ１と負荷容量Ｃloadとの間にインバータを備えることが考えられる。これによって、レベルシフタ１は、負荷容量Ｃloadの変動の影響を実質的に受けずに、レベルシフトデータＤshiftを出力することができる。
【００５６】
尚、電圧変動量Ｖvaの原因がリーク電流の発生及び負荷容量Ｃloadの変動の両方である場合は、上記（１）及び（２）の両方の対策を併用することができる。
【００５７】
次に、時刻ｔ５乃至ｔ６の期間（データ無効期間Ｐｉ３）において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、トランジスタ２及び４は、それぞれオン状態及びオフ状態である。トランジスタ２がオンであるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されるが、一方、トランジスタ４はオフであるのでトランジスタ３がオンであるかオフであるかに関わらずノードＮ１は電源Ｖss（＝０Ｖ）に接続されない。従って、時刻ｔ５乃至ｔ６（データ無効期間Ｐｉ３）の間、ノードＮ１は電圧Ｖdd（＝５Ｖ）にプリチャージされ、その結果、レベルシフトデータＤshiftの電圧は５Ｖに設定される。
【００５８】
次に、データ有効期間Ｐｖ３（時刻ｔ６乃至ｔ７）に移行する。
【００５９】
時刻ｔ６乃至ｔ７の期間において、クロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）であるので、トランジスタ２及び４は、それぞれオフ状態及びオン状態となる。また、時刻ｔ６乃至ｔ７の期間において、入力データＤinは2.5Ｖであるので、ｎ型トランジスタ３のゲートＧには、2.5Ｖの電圧が印加される。また、ｎ型トランジスタ３のソースＳ上の電圧は、ｎ型トランジスタ４がオン状態であることから、０Ｖである。従って、ｎ型トランジスタ３の電圧ＶＧＳは2.5Ｖとなり、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋２Ｖ）よりも大きくなる。この結果、ｎ型トランジスタ３はオン状態となる。
【００６０】
従って、時刻ｔ６乃至ｔ７の期間においては、トランジスタ２はオフ状態であるが、トランジスタ３及び４はオン状態であるので、ノードＮ１は電源Ｖss（＝０Ｖ）に接続される。この結果、ノードＮ１は時刻ｔ６において５Ｖから０Ｖにディスチャージされ、レベルシフトデータＤshiftの電圧は０Ｖとなる（時刻ｔ６乃至ｔ７）。このようにして、データ有効期間Ｐｖ３（時刻ｔ６乃至ｔ７）における入力データＤinの電圧2.5Ｖは、０Ｖにシフトされる。
【００６１】
以上説明したように、図２に示すレベルシフタ１は、入力データＤinの電圧０Ｖ及び2.5Ｖを、それぞれ５Ｖ及び０Ｖにシフトし、レベルがシフトされた入力データＤinをレベルシフトデータＤshiftとして出力する。
【００６２】
図２に示すレベルシフタ１は、入力データＤinをレベルシフトするための反転入力データＤin_invが無くても、レベルシフトデータＤshiftを出力することができる。また、レベルシフタ１では、ノードＮ１に対して電圧Ｖdd側のｐ型トランジスタ２と電圧Ｖss側のｎ型トランジスタ４をクロック信号ＣＬＫで制御しているので、一方のトランジスタがオン状態のとき、他方のトランジスタはオフ状態である（図３参照）。従って、レベルシフタ１の作動中に、電源Ｖddと電源Ｖssとが短絡することが回避される。この結果、電源ＶddからＶssに直流電流が流れることが防止され、低消費電力化が図られる。
【００６３】
尚、第１実施例では、クロック信号ＣＬＫは０Ｖ及び５Ｖの電圧レベルを有し、入力データＤinは０Ｖ及び2.5Ｖの電圧レベルを有しているが、図２に示すレベルシフタ１がレベルシフト動作をするのであれば、クロック信号ＣＬＫ及び入力データＤinの電圧レベルは上記の値には限定されないことに注意されたい。また、第１実施例では、電源Ｖdd及びＶssはそれぞれ電圧５Ｖ及び０Ｖを供給するが、図２に示すレベルシフタ１がレベルシフト動作をするのであれば、電源Ｖdd及びＶssはそれぞれ５Ｖ及び０Ｖには限定されないことに注意されたい。
【００６４】
図４は、本発明の第２実施例のレベルシフタ１１を示す図である。
【００６５】
レベルシフタ１１は、例えば０Ｖ及び1.5Ｖの電圧レベルにより表される１ビットのデジタル信号を入力データＤinとして受け取る。このレベルシフタ１１は、入力データＤinの電圧レベル０Ｖを2.5Ｖにシフトし、入力データＤinの電圧レベル1.5Ｖを０Ｖにシフトし、この電圧レベルがシフトされた入力データＤinをレベルシフトデータＤshiftとして出力する。このように電圧レベルをシフトするために、このレベルシフタ１１は、２つのｐ型トランジスタ１２及び１３と、１つのｎ型トランジスタ１４とを有する。トランジスタ１２及び１３のしきい値電圧Ｖthは実質的に−1.5Ｖであり、トランジスタ１４のしきい値電圧Ｖthは実質的に＋1.5Ｖである。これらトランジスタ１２、１３及び１４は、直列接続されている。トランジスタ１２のソースＳは電源Ｖdd（＝2.5Ｖ）に接続され、トランジスタ１４のソースＳは電源Ｖss（＝０Ｖ）に接続されている。また、トランジスタ１３と１４との間のノードＮ２は、負荷容量Ｃloadに接続されている。
【００６６】
上記のように構成されたレベルシフタ１１では、トランジスタ１３のオン、オフの制御は、入力データＤinを用いて行われるが、他のトランジスタ１２及び１４のオン、オフの制御は、入力データＤinではなくクロック信号ＣＬＫを用いて行われることに注意されたい。
【００６７】
以下に、レベルシフタ１１の作動を説明する。
【００６８】
図５は、図４に示すレベルシフタ１１のタイミングチャートである。
【００６９】
レベルシフタ１１が受け取る入力データＤinは、データ有効期間Ｐｖ１，Ｐｖ２，Ｐｖ３，・・・と、データ無効期間Ｐｉ１，Ｐｉ２，Ｐｉ３，・・・とを有している。データ有効期間とデータ無効期間は交互に現れる。データ有効期間は、レベルシフトされるべき電圧が現れる期間であるので、このデータ有効期間における電圧は、レベルシフトの対象となる電圧である。一方、データ無効期間は、データ有効期間の電圧レベルを次のデータ有効期間の電圧レベルに遷移させるための期間であり、このデータ無効期間における電圧は、レベルシフトの対象にはならない電圧である。また、レベルシフタ１１が受け取るクロック信号ＣＬＫは、データ有効期間Ｐｖ１，Ｐｖ２，Ｐｖ３，・・・においてローレベル電圧（０Ｖ）を有し、データ無効期間Ｐｉ１，Ｐｉ２，Ｐｉ３においてハイレベル電圧（2.5Ｖ）を有する。
【００７０】
このレベルシフタ１１の基本的な動作は以下の通りである。即ち、レベルシフタ１１は、データ無効期間にノードＮ２を電圧Ｖss（＝０Ｖ）にディスチャージしておき、次のデータ有効期間に、入力データＤinの電圧レベルに応じて、ディスチャージされたノードＮ２上の電圧Ｖssをそのままホールドするか、又はノードＮ２を電圧Ｖss（＝０Ｖ）からＶdd（＝５Ｖ）にチャージするように動作する。例えば、図５に示すように、レベルシフタ１１は、データ無効期間Ｐｉ１にノードＮ２を電圧Ｖss（＝０Ｖ）にディスチャージし、次のデータ有効期間Ｐｖ１に、ノードＮ２を電圧Ｖss（＝０Ｖ）からＶdd（＝2.5Ｖ）にチャージしている。また、レベルシフタ１１は、データ無効期間Ｐｉ２にノードＮ２を電圧Ｖss（＝０Ｖ）にディスチャージし、次のデータ有効期間Ｐｖ２において、ノードＮ２上の電圧Ｖss（＝０Ｖ）をそのままホールドしている。このように、レベルシフタ１１は、入力データＤinの電圧０Ｖ及び1.5Ｖを、それぞれ2.5Ｖ及び０Ｖにシフトし、レベルシフトデータＤshiftを出力している。
【００７１】
以下に、レベルシフタ１１がレベルシフトデータＤshiftを出力する動作について、図４及び図５を参照しながら詳細に説明する。
【００７２】
時刻ｔ１乃至ｔ２の期間において、クロック信号ＣＬＫはハイレベル電圧（＝2.5Ｖ）を有しているので、ｐ型トランジスタ１２及びｎ型トランジスタ１４のゲートＧには、2.5Ｖの電圧が印加される。従って、ｐ型トランジスタ１２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００７３】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝2.5Ｖ−Ｖdd
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｐ型トランジスタ１２のしきい値電圧Ｖth（≒−1.5Ｖ）よりも大きいので、ｐ型トランジスタ１２はオフ状態となる。
【００７４】
一方、ｎ型トランジスタ１４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００７５】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝2.5Ｖ−Ｖss
＝2.5Ｖ
この場合、電圧ＶＧＳ（＝2.5Ｖ）は、ｎ型トランジスタ１４のしきい値電圧Ｖth（≒＋1.5Ｖ）よりも大きいので、ｎ型トランジスタ１４はオン状態となる。
【００７６】
従って、時刻ｔ１乃至ｔ２（データ無効期間Ｐｉ１）の間、トランジスタ１２及び１４は、それぞれオフ状態及びオン状態である。トランジスタ１４がオンであるのでノードＮ２は電源Ｖss（＝０Ｖ）に接続されるが、一方、トランジスタ１２はオフであるのでトランジスタ１３がオンであるかオフであるかに関わらずノードＮ２は電源Ｖdd（＝2.5Ｖ）に接続されない。従って、時刻ｔ１乃至ｔ２（データ無効期間Ｐｉ１）の間、ノードＮ２は電圧Ｖss（＝０Ｖ）にディスチャージされ、その結果、レベルシフトデータＤshiftの電圧は０Ｖに設定される。
【００７７】
このように、データ無効期間Ｐｉ１にノードＮ２が０Ｖにディスチャージされ、次に、データ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）に移行する。
【００７８】
時刻ｔ２乃至ｔ３の期間において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ１２及びｎ型トランジスタ１４のゲートＧには、０Ｖの電圧が印加される。従って、ｐ型トランジスタ１２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００７９】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝０Ｖ−Ｖdd
＝−2.5Ｖ
この場合、電圧ＶＧＳ（＝−2.5Ｖ）は、ｐ型トランジスタ１２のしきい値電圧Ｖth（≒−1.5V）よりも小さいので、ｐ型トランジスタ１２はオン状態となる。
【００８０】
一方、ｎ型トランジスタ１４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００８１】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝０Ｖ−Ｖss
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｎ型トランジスタ１４のしきい値電圧Ｖth（≒＋1.5V）よりも小さいので、ｎ型トランジスタ１４はオフ状態となる。
【００８２】
また、時刻ｔ２乃至ｔ３の期間（データ有効期間Ｐｖ１）において、入力データＤinは０Ｖであるので、ｐ型トランジスタ１３のゲートＧには、０Ｖの電圧が印加される。また、ｐ型トランジスタ１３のソースＳの電圧Ｖsは、ｎ型トランジスタ１２がオン状態であることから、Ｖdd（＝2.5Ｖ）である。従って、ｐ型トランジスタ１３では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００８３】
ＶＧＳ＝ＶＧ（＝ゲートＧ上の電圧）−Ｖs（＝ソースＳ上の電圧）
＝０Ｖ−Ｖdd
＝−2.5Ｖ
この場合、電圧ＶＧＳ（＝−2.5Ｖ）は、ｐ型トランジスタ１３のしきい値電圧Ｖth（≒−1.5V）よりも小さいので、ｐ型トランジスタ１３はオン状態となる。
【００８４】
従って、時刻ｔ２乃至ｔ３の期間においては、トランジスタ１４はオフ状態であるのでノードＮ２は電源Ｖss（＝０Ｖ）に接続されないが、トランジスタ１２及び１３はオン状態であるので電源Ｖdd（＝2.5Ｖ）に接続される。この結果、ノードＮ２は時刻ｔ２において０Ｖから2.5Ｖにチャージされ、レベルシフトデータＤshiftの電圧は2.5Ｖとなる（時刻ｔ２乃至ｔ３）。
【００８５】
このようにして、入力データＤinのデータ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）における電圧レベルが０Ｖから2.5Ｖにシフトされる。
【００８６】
次に、時刻ｔ３乃至ｔ４の期間（データ無効期間Ｐｉ２）において、クロック信号ＣＬＫはハイレベル電圧（＝2.5Ｖ）を有しているので、ｐ型トランジスタ１２及びｎ型トランジスタ１４のゲートＧには、2.5Ｖの電圧が印加される。従って、ｐ型トランジスタ１２では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００８７】
ＶＧＳ＝ＶＧ−Ｖs
＝2.5Ｖ−Ｖdd
＝０Ｖ
この場合、電圧ＶＧＳ（＝０Ｖ）は、ｐ型トランジスタ１２のしきい値電圧Ｖth（≒−1.5V）よりも大きいので、ｐ型トランジスタ１２はオフ状態となる。
【００８８】
一方、ｎ型トランジスタ１４では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００８９】
ＶＧＳ＝ＶＧ−Ｖs
＝2.5Ｖ−Ｖss
＝2.5Ｖ
この場合、電圧ＶＧＳ（＝2.5Ｖ）は、ｎ型トランジスタ１４のしきい値電圧Ｖth（≒＋1.5V）よりも大きいので、ｎ型トランジスタ１４はオン状態となる。
【００９０】
従って、時刻ｔ３乃至ｔ４の期間において、トランジスタ１２及び１４は、それぞれオフ状態及びオン状態である。トランジスタ１４がオンであるのでノードＮ２は電源Ｖss（＝０Ｖ）に接続されるが、一方、トランジスタ１２はオフであるのでトランジスタ１３がオンであるかオフであるかに関わらずノードＮ２は電源Ｖdd（＝2.5Ｖ）に接続されない。従って、時刻ｔ３乃至ｔ４（データ無効期間Ｐｉ２）の間、ノードＮ２は電圧Ｖss（＝０Ｖ）にディスチャージされ、その結果、レベルシフトデータＤshiftの電圧は０Ｖに設定される。
【００９１】
このように、データ無効期間Ｐｉ２にノードＮ２が０Ｖにディスチャージされ、次に、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）に移行する。
【００９２】
時刻ｔ４乃至ｔ５の期間において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、トランジスタ１２及び１４は、それぞれオン状態及びオフ状態となる。一方、入力データＤinは1.5Ｖであるので、ｐ型トランジスタ１３のゲートＧには、1.5Ｖの電圧が印加される。また、ｐ型トランジスタ１３のソースＳの電圧は、ｐ型トランジスタ１２がオン状態であることから、Ｖdd（＝2.5Ｖ）である。従って、ｐ型トランジスタ１３では、ソースＳから見たソースＳ−ゲートＧ間の電圧ＶＧＳは以下のようになる。
【００９３】
ＶＧＳ＝ＶＧ−Ｖs
＝1.5Ｖ−Ｖdd
＝−１Ｖ
この場合、電圧ＶＧＳ（＝−１Ｖ）は、ｐ型トランジスタ１３のしきい値電圧Ｖth（≒−1.5V）よりも大きいので、ｐ型トランジスタ１３はオフ状態となる。従って、ノードＮ２は電源Ｖdd（＝2.5Ｖ）に接続されない。また、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）において、トランジスタ１４はオフ状態であるのでノードＮ２は電源Ｖss（＝０Ｖ）にも接続されない。この結果、ノードＮ２は、データ無効期間Ｐｉ２（時刻ｔ３乃至ｔ４）の電圧０Ｖを、データ有効期間Ｐｖ２においてもそのままホールドする。この結果、レベルシフトデータＤshiftの電圧は０Ｖとなる（時刻ｔ４乃至ｔ５）。
【００９４】
尚、上記のように、時刻ｔ４乃至ｔ５の間は、ノードＮ２は電源Ｖdd及びＶssに接続されていない。従って、リーク電流の発生や負荷容量Ｃloadの変動によってノードＮ２上の電圧が変動し、その結果実質的に０Ｖの電圧がホールドされない場合がある。この場合は、図３を参照しながら説明した（１）及び／又は（２）と同様の対策を取ることができる。
【００９５】
次に、時刻ｔ５乃至ｔ６の期間（データ無効期間Ｐｉ３）において、クロック信号ＣＬＫはハイレベル電圧（＝2.5Ｖ）を有しているので、トランジスタ１２及び１４は、それぞれオフ状態及びオン状態である。トランジスタ１４がオンであるのでノードＮ２は電源Ｖss（＝０Ｖ）に接続されるが、一方、トランジスタ１２はオフであるのでトランジスタ１３がオンであるかオフであるかに関わらずノードＮ２は電源Ｖdd（＝2.5Ｖ）に接続されない。従って、時刻ｔ５乃至ｔ６（データ無効期間Ｐｉ３）の間、ノードＮ２は電圧Ｖss（＝０Ｖ）にディスチャージされ、その結果、レベルシフトデータＤshiftの電圧は０Ｖに設定される。
【００９６】
次に、データ有効期間Ｐｖ３（時刻ｔ６乃至ｔ７）に移行する。
【００９７】
時刻ｔ６乃至ｔ７の期間において、クロック信号ＣＬＫはローレベル電圧（＝０Ｖ）であるので、トランジスタ１２及び１４は、それぞれオン状態及びオフ状態となる。また、時刻ｔ６乃至ｔ７の期間において、入力データＤinは０Ｖであるので、ｐ型トランジスタ１３のゲートＧには、０Ｖの電圧が印加される。また、ｐ型トランジスタ１３のソースＳ上の電圧は、ｎ型トランジスタ１２がオン状態であることから、2.5Ｖである。従って、ｐ型トランジスタ１３の電圧ＶＧＳは−2.5Ｖとなり、ｐ型トランジスタ１３のしきい値電圧Ｖth（≒−1.5Ｖ）よりも小さくなる。この結果、ｐ型トランジスタ１３はオン状態となる。
【００９８】
従って、時刻ｔ６乃至ｔ７の期間においては、トランジスタ１４はオフ状態であるが、トランジスタ１２及び１３はオン状態であるので、ノードＮ２は電源Ｖdd（＝2.5Ｖ）に接続される。この結果、ノードＮ２は時刻ｔ６において０Ｖから2.5Ｖにチャージされ、レベルシフトデータＤshiftの電圧は2.5Ｖとなる（時刻ｔ６乃至ｔ７）。
【００９９】
このようにして、図４に示すレベルシフタ１１は、入力データＤinの電圧レベル０Ｖを2.5Ｖに、入力データＤinの電圧レベル1.5Ｖを０Ｖにシフトし、レベルがシフトされた入力データＤinをレベルシフトデータＤshiftとして出力する。
【０１００】
図４に示すレベルシフタ１１は、入力データＤinをレベルシフトするための反転入力データＤin_invが無くても、レベルシフトデータＤshiftを出力することができる。また、レベルシフタ１１では、ノードＮ２に対して電圧Ｖdd側のｐ型トランジスタ１２と電圧Ｖss側のｎ型トランジスタ１４をクロック信号ＣＬＫで制御しているので、一方のトランジスタがオン状態のとき、他方のトランジスタはオフ状態である（図５参照）。従って、レベルシフタ１１の作動中に、電源Ｖddと電源Ｖssとが短絡することが回避される。この結果、電源ＶddからＶssに直流電流が流れることが防止され、消費電力の低減化が図られる。
【０１０１】
尚、図４に示すレベルシフタ１１と、図２に示すレベルシフタ１とを組み合わせることによって、1.5Ｖ及び０Ｖの電圧を有する入力データＤinを、５Ｖ及び０Ｖの電圧を有するレベルシフトデータＤshiftにレベルシフトすることも可能である。
【０１０２】
図６は、本発明の第３実施例のレベルシフタ１０を示す図、図７は、図６に示すレベルシフタ１０のタイミングチャートである。
【０１０３】
図６に示すレベルシフタ１０は、図２に示すトランジスタ４は備えていないが、その代わりに、ＡＮＤ回路５を備えていることに注意されたい。このＡＮＤ回路５は、入力データＤinとクロック信号ＣＬＫ’を受け取り、入力データＤinとクロック信号ＣＬＫ’との論理和を表す入力データＤin’をトランジスタ３のゲートＧに出力する。
【０１０４】
以下に、レベルシフタ１０のタイミングチャート（図７参照）を参考にしながら、レベルシフタ１０の動作を説明する。
【０１０５】
このレベルシフタ１０の基本的な動作は、図２に示すレベルシフタ１と同様である。即ち、レベルシフタ１０は、データ無効期間にノードＮ１を電圧Ｖdd（＝５Ｖ）にプリチャージしておく。次に、データ有効期間における入力データＤinの電圧が０Ｖであれば、プリチャージされたノードＮ１上の電圧Ｖddをそのままホールドし、一方、入力データＤinの電圧が５Ｖであれば、ノードＮ１を電圧Ｖdd（＝５Ｖ）からＶss（＝０Ｖ）にディスチャージする。従って、図６に示すレベルシフタ１０が出力するＤshiftは、図２に示すレベルシフタ１が出力するＤshiftと同じである（図７及び図３に示すタイミングチャート参照）。しかしながら、図６に示すレベルシフタ１０は、第１のクロック信号ＣＬＫの他に、第２のクロック信号ＣＬＫ’も利用して入力データＤinをレベルシフトしている。クロック信号ＣＬＫとＣＬＫ’との異なる点は、第１のクロック信号ＣＬＫのハイレベル電圧が５Ｖであるのに対して、第２のクロック信号ＣＬＫ’のハイレベル電圧が2.5Ｖである点である。この第２のクロック信号ＣＬＫ’と入力データＤinがＡＮＤ回路５に入力される。
【０１０６】
ＡＮＤ回路５は、第２のクロック信号ＣＬＫ’に基づいて入力データＤinを入力データＤin’に変形して出力する（以下、入力データＤin’を「変形入力データＤin’」と呼ぶ）。具体的には、ＡＮＤ回路５は、第２のクロック信号ＣＬＫ’がハイレベル電圧（＝2.5Ｖ）のとき、入力データＤinの電圧レベルをそのまま出力し、一方、第２のクロック信号ＣＬＫ’と入力データＤinとのうちのいずれか一方がローレベル電圧（＝０Ｖ）のとき、変形入力データＤin’としてローレベル電圧（＝０Ｖ）を出力する。従って、図７のタイミングチャートに示すように、データ有効期間Ｐｖ１、Ｐｖ２、...の間、第２のクロック信号ＣＬＫ’の電圧はハイレベル（＝2.5Ｖ）であるので、ＡＮＤ回路５は、データ有効期間Ｐｖ１、Ｐｖ２、...における入力データＤinの電圧を変形入力データＤin’の電圧として出力する。一方、データ無効期間Ｐｉ１、Ｐｉ２、...の間、第２のクロック信号ＣＬＫ’はローレベル電圧（＝０Ｖ）であるので、ＡＮＤ回路５は、データ無効期間Ｐｉ１、Ｐｉ２、...における入力データＤinの電圧レベルに関わらず、０Ｖの電圧を変形入力データＤin’として出力する。
【０１０７】
斯かる変形入力データＤin’がトランジスタ３を制御することによって、レベルシフタ１０は以下のように動作する。
【０１０８】
時刻ｔ１乃至ｔ２の期間において、第１のクロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ２のゲートＧには、０Ｖの電圧が印加される。従って、ｐ型トランジスタ２の電圧ＶＧＳは−５Ｖとなり、ｐ型トランジスタ２のしきい値電圧Ｖth（＝−１Ｖ〜−２Ｖ）よりも小さくなる。この結果、ｐ型トランジスタ２はオン状態となる。
【０１０９】
ここで、時刻ｔ１乃至ｔ２の期間において、第２のクロック信号ＣＬＫ’は０Ｖであるので、ＡＮＤ回路５は、変形入力データＤin’として０Ｖの電圧を出力することに注意されたい。従って、ｎ型トランジスタ３の電圧ＶＧＳは０Ｖとなり、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも小さいので、ｎ型トランジスタ３はオフ状態となる。
【０１１０】
従って、ｐ型トランジスタ２はオン状態であり、ｎ型トランジスタ３はオフ状態であるので、ノードＮ１は電源Ｖdd（＝５Ｖ）に接続される。その結果、時刻ｔ１乃至ｔ２（データ無効期間Ｐｉ１）の間、ノードＮ１は電圧Ｖdd（＝５Ｖ）にプリチャージされ、その結果、レベルシフトデータＤshiftの電圧は５Ｖに設定される。
【０１１１】
このように、データ無効期間Ｐｉ１にノードＮ１が５Ｖにプリチャージされ、次に、データ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）に移行する。
【０１１２】
時刻ｔ２乃至ｔ３の期間において、第1のクロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）であるので、ｐ型トランジスタ２のゲートＧには、５Ｖの電圧が印加される。従って、ｐ型トランジスタ２の電圧ＶＧＳは０Ｖとなり、ｐ型トランジスタ２のしきい値電圧Ｖth（＝−１Ｖ〜−２Ｖ）よりも大きくなる。この結果、ｐ型トランジスタ２はオフ状態となる。
【０１１３】
また、時刻ｔ２乃至ｔ３の期間において、第２のクロック信号ＣＬＫ’は2.5Ｖであり、入力データＤinも2.5Ｖであるので、ＡＮＤ回路５は、変形入力データＤin’として2.5Ｖの電圧を出力し、この結果、ｎ型トランジスタ３のゲートＧには、2.5Ｖの電圧が印加される。従って、ｎ型トランジスタ３の電圧ＶＧＳは2.5Ｖとなり、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも大きいので、ｎ型トランジスタ３はオン状態となる。
【０１１４】
従って、時刻ｔ２乃至ｔ３の期間においては、トランジスタ２はオフ状態であるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されないが、トランジスタ３はオン状態であるので電源Ｖss（＝０Ｖ）に接続される。この結果、ノードＮ１は時刻ｔ２において５Ｖから０Ｖにディスチャージされ、レベルシフトデータＤshiftの電圧は０Ｖとなる（時刻ｔ２乃至ｔ３）。
【０１１５】
このようにして、データ有効期間Ｐｖ１（時刻ｔ２乃至ｔ３）における入力データＤinの電圧レベルが2.5Ｖから０Ｖにシフトされる。
【０１１６】
次に、時刻ｔ３乃至ｔ４の期間において、第1のクロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ２のゲートＧには、０Ｖの電圧が印加される。従って、ｐ型トランジスタ２の電圧ＶＧＳは−５Ｖとなり、ｐ型トランジスタ２のしきい値電圧Ｖth（＝−１Ｖ〜−２Ｖ）よりも小さくなる。この結果、ｐ型トランジスタ２はオン状態となる。
【０１１７】
ここで、時刻ｔ３乃至ｔ４の期間において、第２のクロック信号ＣＬＫ’は０Ｖであるので、ＡＮＤ回路５は、変形入力データＤin’として０Ｖの電圧を出力することに注意されたい。従って、ｎ型トランジスタ３の電圧ＶＧＳは０Ｖとなり、ｎ型トランジスタ３のしきい値電圧Ｖth（＝＋１Ｖ〜＋２Ｖ）よりも小さくなるので、ｎ型トランジスタ３はオフ状態となる。
【０１１８】
従って、時刻ｔ３乃至ｔ４の期間において、トランジスタ２及び３は、それぞれオン状態及びオフ状態である。トランジスタ２がオンであるのでノードＮ１は電源Ｖdd（＝５Ｖ）に接続されるが、一方、トランジスタ３はオフであるのでノードＮ１は電源Ｖss（＝０Ｖ）に接続されない。従って、時刻ｔ３乃至ｔ４（データ無効期間Ｐｉ２）の間、ノードＮ１は電圧Ｖdd（＝５Ｖ）にプリチャージされ、その結果、レベルシフトデータＤshiftの電圧は５Ｖに設定される。
【０１１９】
このように、データ無効期間Ｐｉ２にノードＮ１が５Ｖにプリチャージされ、次に、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）に移行する。
【０１２０】
時刻ｔ４乃至ｔ５の期間において、第２のクロック信号ＣＬＫ’は2.5Ｖであり、入力データＤinは０Ｖであるので、ＡＮＤ回路５は、変形入力データＤin’として０Ｖの電圧を出力し、この結果、ｎ型トランジスタ３のゲートＧには、０Ｖの電圧が印加される。従って、ｎ型トランジスタ３はオフ状態となる。
【０１２１】
また、時刻ｔ４乃至ｔ５の期間において、第1のクロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）であるので、ｐ型トランジスタ２のゲートＧには、５Ｖの電圧が印加される。従って、ｐ型トランジスタ２はオフ状態となる。
【０１２２】
このように、トランジスタ２及び３がいずれもオフ状態であるので、ノードＮ１は電源Ｖdd及びＶssのいずれにも接続されない。この結果、ノードＮ１は、データ無効期間Ｐｉ２（時刻ｔ３乃至ｔ４）の電圧５Ｖを、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）においてもそのままホールドし、レベルシフトデータＤshiftの電圧は５Ｖのままとなる。このようにして、データ有効期間Ｐｖ２（時刻ｔ４乃至ｔ５）における入力データＤinの電圧０Ｖは、５Ｖにシフトされる。
【０１２３】
尚、ノードＮ１上の５Ｖの電圧がリーク電流の発生や負荷容量Ｃloadの変動によって変動し、その結果、データ有効期間Ｐｖ２における電圧変動量が無視できない場合は、図３を参照しながら説明した対策（１）及び／又は（２）を取ることができる。
【０１２４】
次に、時刻ｔ５乃至ｔ６の期間において、第1のクロック信号ＣＬＫはローレベル電圧（＝０Ｖ）を有しているので、ｐ型トランジスタ２のゲートＧには、０Ｖの電圧が印加され、その結果、ｐ型トランジスタ２はオン状態となる。
【０１２５】
また、時刻ｔ５乃至ｔ６の期間において、第２のクロック信号ＣＬＫ’は０Ｖであるので、ＡＮＤ回路５は、変形入力データＤin’として０Ｖの電圧を出力し、その結果、ｎ型トランジスタ３はオフ状態となる。
【０１２６】
従って、ｐ型トランジスタ２はオン状態であり、ｎ型トランジスタ３はオフ状態であるので、ノードＮ１は電源Ｖdd（＝５Ｖ）に接続され、その結果、レベルシフトデータＤshiftの電圧は５Ｖを維持する（時刻ｔ５乃至ｔ６）。
【０１２７】
次に、時刻ｔ６乃至ｔ７の期間において、第1のクロック信号ＣＬＫはハイレベル電圧（＝５Ｖ）であるので、トランジスタ２はオフ状態となる。また、時刻ｔ６乃至ｔ７の期間において、入力データＤinは2.5Ｖであるので、ＡＮＤ回路５は2.5Ｖの電圧を変形入力データＤin’として出力し、この結果、ｎ型トランジスタ３はオン状態となる。
【０１２８】
従って、時刻ｔ６乃至ｔ７の期間においては、トランジスタ２はオフ状態であるが、トランジスタ３はオン状態であるので、ノードＮ１は電源Ｖss（＝０Ｖ）に接続される。この結果、ノードＮ１は時刻ｔ６において５Ｖから０Ｖにディスチャージされ、レベルシフトデータＤshiftの電圧は０Ｖとなる（時刻ｔ６乃至ｔ７）。このようにして、データ有効期間Ｐｖ３（時刻ｔ６乃至ｔ７）における入力データＤinの電圧2.5Ｖは、０Ｖにシフトされる。
【０１２９】
以上説明したように、図２に示すレベルシフタ１は、入力データＤinの電圧０Ｖ及び2.5Ｖを、それぞれ５Ｖ及び０Ｖにシフトし、レベルがシフトされた入力データＤinをレベルシフトデータＤshiftとして出力する。従って、図６に示すレベルシフタ１０が出力するＤshiftは、図２に示すレベルシフタ１が出力するＤshiftと同じになることがわかる（図７及び図３に示すタイミングチャート参照）。
【０１３０】
図６に示すレベルシフタ１０は、入力データＤinをレベルシフトするための反転入力データＤin_invが無くても、レベルシフトデータＤshiftを出力することができる。また、レベルシフタ１０は、２つのトランジスタ２及び３を有している。トランジスタ２は、クロック信号ＣＬＫにより制御されているので、データ無効期間においてオン状態である。一方、トランジスタ３はＡＮＤ回路５から出力された変形入力データＤin’により制御されていることに注意されたい。ＡＮＤ回路５は、データ無効期間における入力データＤinの電圧を０Ｖに変化させることによって、入力データＤinを変形入力データＤin’として出力するので、トランジスタ３は、データ無効期間において必ずオフ状態となる。従って、トランジスタ２がオン状態のとき、トランジスタ３はオフ状態であるので、レベルシフタ１０の動作中に、電源Ｖddと電源Ｖssとが短絡することが回避され、低消費電力化が図られる。
【０１３１】
尚、第３実施例では、入力データＤin（2.5Ｖ／０Ｖ）を変形する手段（ＡＮＤ回路５）を備えることによって、図２に示すレベルシフタ１では必要であったトランジスタ４が省略されたレベルシフタ１０（図６参照）が実現されている。この考え方は、図４に示すレベルシフタ１１にも適用することができ、図４に示すレベルシフタ１１に対して、入力データＤin（1.5Ｖ／０Ｖ）を変形する手段を備えることによって、レベルシフタ１１には必要であったトランジスタ１２が省略された別のレベルシフタを実現することができる。
【０１３２】
図８は、図２に示すレベルシフタ１を用いた電圧変換装置５０を示す概略図、図９は、電圧変換装置５０のタイミングチャートを示す。
【０１３３】
電圧変換装置５０は、図２に示すレベルシフタ１と、ラッチ１０２を有する。図８に示すラッチ１０２は、図１に示すラッチ１０２と同一構造を有している。
【０１３４】
レベルシフタ１から出力されたレベルシフトデータＤshiftは、ラッチ１０２で処理され、出力データＤoutとして出力される。ラッチ１０２自体は既知のものであるので、ラッチ１０２の具体的な動作の説明は省略する。入力データＤinの電圧が2.5Ｖの場合、この2.5Ｖの電圧は、図２及び図３を参照しながら説明したように、レベルシフタ１によって０Ｖの電圧にシフトされるので、レベルシフトデータＤshiftの電圧は０Ｖとなる。このレベルシフトデータＤshiftの０Ｖの電圧は、ラッチ１０２によって５Ｖの電圧に変換されるので、出力データＤoutは５Ｖである。一方、入力データＤinが０Ｖの場合、この０Ｖの電圧はレベルシフタ１によって５Ｖの電圧にシフトされるので、レベルシフトデータＤshiftの電圧は５Ｖとなる。このレベルシフトデータＤshiftの５Ｖの電圧は、ラッチ１０２によって０Ｖの電圧に変換されるので、出力データＤoutは０Ｖである。従って、電圧変換装置５０は、入力データＤinが2.5Ｖの場合、５Ｖの電圧を出力するが、入力データＤinが０Ｖの場合、０Ｖの電圧をそのまま出力するように構成されている。
【０１３５】
尚、図８に示す電圧変換装置５０では、時刻ｔ４乃至ｔ５の間、レベルシフタ１のトランジスタ２及び３が両方ともオフ状態であるので（図３参照）、ノードＮ１は両方の電源Ｖdd及びＶssに接続されていないことに注意されたい。従って、クロック信号ＣＬＫ又はＣＬＫ_invの立上り動作又は立下り動作によってラッチ１０２の入力容量が変動すると、その変動に伴なって、時刻ｔ４乃至ｔ５におけるノードＮ１上の電圧（レベルシフトデータＤshift）が変動する場合がある。この場合、電圧変動量が無視できる程度の量であれば問題ないが、もし、ラッチ１０２がノードＮ１上の電圧を５Ｖではなく０Ｖであると誤認してしまう程度にノードＮ１上の電圧が変動しまうと、電圧変換装置５０は正しい出力データＤoutを出力することはできない。そこで、ノードＮ１上の電圧の変動量が無視できないおそれがある場合、図８に示す電圧変換装置５０を、例えば、図１０に示すように構成することができる。
【０１３６】
図１０は、図８に示す電圧変換装置５０とは別の例の電圧変換装置６０を示す概略図、図１１は、電圧変換装置６０のタイミングチャートを示す。
【０１３７】
電圧変換装置６０は、レベルシフタ２０とラッチ１０３とを有している。レベルシフタ２０は、第１の部分２１を有している。第１の部分２１は図８に示すレベルシフタ１と同一構造である。従って、第１の部分２１のノードＮ１上の中間シフトデータＤimmは、図９に示すレベルシフトデータＤshiftの波形と同一である。ここで、図１０に示すレベルシフタ２０は、第１の部分２１の後段に第２の部分２２を有していることに注意されたい。従って、第１の部分２１から出力された中間シフトデータＤimmは、ラッチ１０３に供給されるのではなく、第２の部分２２に供給される。第２の部分２２はインバータを構成しているので、中間シフトデータＤimmは、第２の部分２２によって反転され、この反転された中間シフトデータＤimmが、レベルシフトデータＤshiftとして第２の部分２２のノードＮ２上に現れる。
【０１３８】
ここで、中間シフトデータＤimmの電圧が０Ｖ及び５Ｖのとき、ノードＮ２はそれぞれ電源Ｖdd及び電源Ｖssに接続されるので、ノードＮ２は、実質的に電源Ｖdd又はVssに常に接続されている状態であることに注意されたい。従って、ラッチ１０３の入力容量の変動に起因してノードＮ２上の電圧が変動しても、変動したノードＮ２上の電圧を本来の電圧に瞬時に戻すことができる。この結果、レベルシフタ２０から出力されたレベルシフトデータＤshiftは、ラッチ１０３の入力容量の変動の影響を実質的に受けずに、そのままラッチ１０３に入力される。
【０１３９】
ここで、図１０に示すラッチ１０３に入力されるレベルシフトデータＤshiftは、図８に示すラッチ１０２に入力されるレベルシフトデータＤshiftとは反転関係にあることに注意されたい（図９及び図１１のタイミングチャート参照）。従って、図１０に示すラッチ１０３から出力データＤoutを取り出す場合、図８に示すラッチ１０２と同様に、ノードＸ上の電圧を出力データＤoutとして取り出してしまうと、図１０に示す電圧変換装置６０の出力データＤoutは、図８に示す電圧変換装置５０の出力データＤoutが反転されたものになってしまう。そこで、図１０に示す電圧変換装置６０では、図８に示す電圧変換装置５０と実質的に同一の出力データＤoutを出力できるようにするため、ラッチ１０３のノードＸではなくノードＹ上の電圧を出力データＤoutとして出力している。これによって、レベルシフタ２０が第２の部分２２（インバータ）を有していても、図１０に示す電圧変換装置６０は、図８に示す電圧変換装置５０と実質的に同一の出力データＤoutを出力することができる。
【０１４０】
図８乃至図１１では、図２に示すレベルシフタ１を電圧変換装置に適用した例について説明したが、レベルシフタ１の代わりに図６に示すレベルシフタ１０を用いても、図９及び図１１に示す出力データＤoutと同じデータが出力される。
【０１４１】
尚、図４に示すレベルシフタ１１とラッチとを組み合わせることによっても電圧変換装置を構成することができる。
【０１４２】
図１２は、図８に示す電圧変換装置５０を携帯電話２００に適用した例を示す。
【０１４３】
図１２には、液晶セルのガラス基板８０側の一部と、異方性導電膜（図示せず）によりこのガラス基板８０に貼り付けられたＴＣＰ７０の一部が概略的に示されている。ガラス基板８０上には、図８に示す電圧変換装置５０が備えられ、ＴＣＰ７０上にはＩＣチップ７１が搭載されている。ＩＣチップ７１は、クロック信号ＣＬＫ’（以下、「ＩＣクロック信号」と呼ぶ）、反転クロック信号（以下、「反転ＩＣクロック信号」と呼ぶ）、及び１ビットのデジタルデータDataを出力する。電圧変換装置５０は、ＩＣチップ７１から出力されたデータDataを入力データＤinとして受け取り、出力データＤoutを出力する。ここで、電圧変換装置５０は、トランジスタ２を制御するために、ＩＣクロック信号ＣＬＫ’ではなく、ＩＣクロック信号ＣＬＫ’をレベルシフタ８１でレベルシフトすることによって得られたクロック信号ＣＬＫを受け取っていることに注意されたい。以下に、この理由について説明する。
【０１４４】
ＩＣチップ７１の中に用いられているトランジスタは、通常はシリコン基板上に形成されるものであるが、電圧変換装置５０を構成するトランジスタ２、３及び４は、ガラス基板８０上に形成されるものである。従って、ガラス基板８０上に形成されるトランジスタ２、３及び４のしきい値電圧は、通常、ＩＣチップ７１の中に用いられているトランジスタのしきい値電圧とは異なっている。一例として、ＩＣチップ７１の中に用いられているｐ型及びｎ型トランジスタのしきい値電圧は、それぞれ約−1Ｖ及び＋１Ｖであるのに対して、ガラス基板８０上に形成されるｐ型トランジスタ２並びにｎ型トランジスタ３及び４のしきい値電圧は、それぞれ−１Ｖ〜−２Ｖ及び＋１Ｖ〜＋２Ｖである。このような理由から、電圧変換装置５０に必要な電源電圧Ｖss及びＶddは、ＩＣチップ７１に必要な電源電圧Ｖss及びＶddとは異なり、例えば、電圧変換装置５０に必要な電圧Ｖddは、ＩＣチップ７１に必要な電圧Ｖddよりも高いものを使用しなければならない。一例を挙げると、ＩＣチップ７１に必要な電源電圧Ｖss及びＶddが、Ｖss＝０Ｖ、Ｖdd＝2.5Ｖであるのに対して、電圧変換装置５０に必要な電源電圧Ｖss及びＶddは、Ｖss＝０Ｖ、Ｖdd＝５Ｖとする必要がある。ＩＣチップ７１の電源電圧がＶss＝０Ｖ、Ｖdd＝2.5Ｖである場合、ＩＣクロック信号ＣＬＫ’は０Ｖ及び2.5Ｖの電圧を有し、一方、電圧変換装置５０の電源電圧がＶss＝０Ｖ、Ｖdd＝５Ｖである場合、トランジスタ２のソースＳは電源Ｖdd（＝５Ｖ）に接続されていることになる。斯かる状況下では、このＩＣクロック信号ＣＬＫ’をそのままレベルシフタ１が有するトランジスタ２のゲートＧに印加すると、トランジスタ２のＶＧＳは−2.5Ｖ又は−５Ｖとなる。従って、トランジスタ２のしきい値電圧Ｖthが−１Ｖ〜−２Ｖである場合、トランジスタ２のＶＧＳはしきい値電圧Ｖthを超えることはないので、トランジスタ２をオンにすることはできるが、オフにすることはできない。そこで、トランジスタ２のオン、オフの動作を保証するためには、例えば、このトランジスタ２のゲートＧに、ＩＣクロック信号ＣＬＫ’とは異なる別のクロック信号を印加すればよい。この別のクロック信号は、例えば、０Ｖのローレベル電圧及び５Ｖのハイレベル電圧を有するクロック信号を使用することができる。０Ｖ及び５Ｖの電圧を有するクロック信号をトランジスタ２のゲートＧに印加すると、トランジスタ２のＶＧＳは０Ｖ又は−５Ｖとなるので、トランジスタ２のしきい値電圧Ｖthが−１Ｖ〜−２Ｖであっても、トランジスタ２を確実にオン、オフすることができる。斯かる別のクロック信号を生成するために、図１２では、ＩＣクロック信号ＣＬＫ’の電圧レベルをシフトするためのレベルシフタ８１を備えている。このレベルシフタ８１は、例えば図１に示すレベルシフタ１０１を用いることができる。図１に示すレベルシフタ１０１に、入力データＤin及び反転入力データＤin_invの代わりに、それぞれＩＣクロック信号ＣＬＫ’及び反転ＩＣクロック信号ＣＬＫ’_invを供給することによって、レベルシフタ１０１は、０Ｖ及び５Ｖの電圧を有するクロック信号ＣＬＫを出力する。従って、このクロック信号ＣＬＫをレベルシフタ１のトランジスタ２に供給することによって、トランジスタ２を確実にオン及びオフにすることができる。
【０１４５】
このようにして、電圧変換装置５０は、図９のタイミングチャートに示すように、ＩＣチップ７１から受け取った入力データＤinを所望の出力データＤoutに変換することができる。
【０１４６】
尚、図１２では、ＩＣチップ７１が出力する１ビットのデジタルデータDataの電圧レベルをシフトすることができるようにするため、図８に示す電圧変換装置５０を１つ備えている。しかしながら、ＩＣチップ７１が複数ビットのデジタルデータを出力し、これら複数のデジタルデータの電圧レベルをシフトする必要がある場合は、それに応じて図８に示す電圧変換装置５０を複数備えることができる。以下に、図８に示す電圧変換装置５０を複数備える場合の一例を説明する。
【０１４７】
図１３は、携帯電話２０１が図８に示す電圧変換装置５０を複数備えた場合の一例を示す。
【０１４８】
ＴＣＰ７０上に搭載されているＩＣチップ７１は、Ｍ個のデジタルデータData１、Data２、...、DataMを出力する。これらＭ個のデジタルデータData１、Data２、...、DataMの電圧レベルをシフトするために、ガラス基板８０上には、図８に示す電圧変換装置５０がＭ個形成されている。ＩＣチップ７１から出力されたＭ個のデジタルデータData１、Data２、...、DataMは、それぞれ入力データＤin１、Ｄin２、...、ＤinＭとして対応する電圧変換装置５０に供給される。電圧変換装置５０の各々には、対応するレベルシフタ１のトランジスタ２を確実に制御できるようにするため、ＩＣチップ７１から出力されるＩＣクロック信号ＣＬＫ’（2.5Ｖ／０Ｖ）ではなく、レベルシフタ８１から出力されるクロック信号ＣＬＫ（５Ｖ／０Ｖ）が供給される。
【０１４９】
図１３では、ＩＣチップ７１から出力されるＭ個のデータＭ個のデジタルデータData１、Data２、...、DataMは、対応する電圧変換装置５０に入力され、電圧レベルがシフトされて出力データＤouｔ２、Ｄouｔ３、...、ＤoutＭとして出力される。
【０１５０】
図１３では、各電圧変換装置５０は、本発明に係るレベルシフタ１を備えているので、レベルシフタ１の動作中に、電源Ｖddと電源Ｖssとの間が短絡することが防止され、携帯電話２０１の低消費電力化が図られる。
【０１５１】
尚、図１３において、レベルシフタ１の代わりに、図１に示す従来のレベルシフタ１０１が用いられたと仮定する。この場合、レベルシフタ１０１は、デジタルデータData１、Data２、...、DataMの電圧レベルをシフトするために、それぞれ反転デジタルデータData１_inv、Data２_inv、...、DataM_invも更に受け取る必要があることに注意されたい。従って、レベルシフタ１の代わりに、図１に示す従来のレベルシフタ１０１を用いた場合、ＩＣチップ７１は、Ｍ個のデジタルデータData１、Data２、...、DataMの出力部の他に、反転デジタルデータData１_inv、Data２_inv、...、DataM_invの出力部も備えなければならない。これに対して、図１３に示す携帯電話２０１では、シフトレジスタ８１から出力されたクロック信号ＣＬＫが本発明によるＭ個のレベルシフタ１に共通に使用されているので、個々のレベルシフタに対応したＭ個の反転入力データを用いずに、１個のクロック信号ＣＬＫを用いて、Ｍ個の入力データＤin１乃至ＤinＭの電圧レベルをシフトすることができる。従って、ＩＣチップ７１は、Ｍ個のデジタルデータData１、Data２、...、DataMに対応してＭ個の反転デジタルデータData１_inv、Data２_inv、...、DataM_invの出力部を備える必要はなく、ＩＣチップ７１とレベルシフタ１とを接続するためのインターフェースの簡略化が図られる。
【０１５２】
図１４は、図６に示すレベルシフタ１０を携帯電話３００に適用した例を示す。
【０１５３】
図１４には、液晶セルのガラス基板８０側の一部と、異方性導電膜（図示せず）によりこのガラス基板８０に貼り付けられたＴＣＰ７０の一部が概略的に示されている。ガラス基板８０上には、図６に示すレベルシフタ１０及び図１に示すラッチ１０２が備えられている。レベルシフタ１０及びラッチ１０２によって電圧変換装置８２が構成される。ＴＣＰ７０上にはＩＣチップ７２が搭載されている。この携帯電話３００には、レベルシフタ１０のトランジスタ２を確実に制御するために、図１２に示す携帯電話２００と同様に、レベルシフタ８１を備えている。
【０１５４】
また、レベルシフタ１０のトランジスタ３は、ＡＮＤ回路５から出力された変形入力データＤin’により制御される。この変形入力データＤin’の電圧レベルは０Ｖ及び2.5Ｖであるので（図６参照）、この変形入力データＤin’は、2.5Ｖの電源で駆動されるＩＣチップ７２内で作られる。従って、ＡＮＤ回路５はＩＣチップ７１内に形成されている。ＡＮＤ回路５は、入力データＤin及びＩＣクロック信号ＣＬＫ’を受け取り、０Ｖと2.5Ｖの電圧レベルを有する変形入力データＤin’を出力する（図７のタイミングチャート参照）。
【０１５５】
このようにして、ｐ型トランジスタ２は、０Ｖ及び５Ｖの電圧レベルを有するクロック信号ＣＬＫで制御され、ｎ型トランジスタ３は、０Ｖ及び2.5Ｖの電圧レベルを有する変形入力データＤin’で制御される。従って、レベルシフタ１０は、図７のタイミングチャートに示すように、入力データＤinを所望の出力データＤoutに変換することができる。
【０１５６】
図１５は、携帯電話３０１が図１４に示す電圧変換装置８２を複数備えた場合の一例を示す。
【０１５７】
ＴＣＰ７０上に搭載されているＩＣチップ７２は、Ｍ個のデジタルデータＤin１、Ｄin２、...、ＤinMを変換するために、図１４に示す電圧変換装置８２をＭ個有している。電圧変換装置８２の各々には、対応するレベルシフタ１０のトランジスタ２を確実に制御できるようにするため、０Ｖ及び５Ｖの電圧レベルを有するクロック信号ＣＬＫがレベルシフタ８１から供給される。各電圧変換装置８２のＡＮＤ回路５から出力される入力データＤin１’、Ｄin２’、...、ＤinM’の電圧レベルは０Ｖ及び2.5Ｖであるので、各電圧変換装置８２のＡＮＤ回路５はＩＣチップ７２内に形成されている。
【０１５８】
携帯電話３０１は、本発明に係るレベルシフタ１０を備えているので、レベルシフタ１０の動作中に、電源Ｖddと電源Ｖssとの間が短絡することが防止され、携帯電話３０１の低消費電力化が図られる。
【０１５９】
また、図１５に示す携帯電話３０１では、Ｍ個のレベルシフタ１０に２つのクロック信号ＣＬＫ’及びＣＬＫが入力されており、この２つのクロック信号ＣＬＫ’及びＣＬＫは、Ｍ個のレベルシフタ１０に共通に使用されている。従って、個々のレベルシフタに対応したＭ個の反転入力データを用いずに、２つのクロック信号ＣＬＫ’及びＣＬＫを用いて、Ｍ個の入力データＤin１乃至ＤinＭの電圧レベルをシフトすることができる。この結果、ＩＣチップ７２は、Ｍ個の入力データＤin１、Ｄin２、...、ＤinMに対応してＭ個の反転デジタルデータDin１_inv、Din２_inv、...、DinM_invの出力部を備える必要はなく、ＩＣチップ７２とレベルシフタ１０とを接続するためのインターフェースの簡略化が図られる。
【０１６０】
尚、上記の携帯電話２００、２０１、３００及び３０１では、図２及び図６に示すレベルシフタ１及び１０を用いているが、図４に示すレベルシフタ１１も、携帯電話に適用することができる。また、これまでは、これらレベルシフタが携帯電話に適用される例について説明したが、本発明に係るレベルシフタは、電圧レベルをシフトすることが要求される他の装置にも適用することができる。
【０１６１】
また、上記のレベルシフタは、２つの電圧レベル（０Ｖ及び５Ｖ）を有する入力データを受け取り、これら２つの電圧レベルをシフトしているが、本発明では、１つ又は３つ以上の電圧レベルを有する入力データを受け取り、受け取った１つ又は３つ以上の電圧レベルをシフトするレベルシフタを構成することも可能である。
【図面の簡単な説明】
【０１６２】
【図１】従来より知られているレベルシフタを用いた電圧変換装置１０の一例である。
【図２】本発明の第１実施例のレベルシフタ１を示す図である。
【図３】図２に示すレベルシフタ１のタイミングチャートである。
【図４】本発明の第２実施例のレベルシフタ１１を示す図である。
【図５】図４に示すレベルシフタ１１のタイミングチャートである。
【図６】本発明の第３実施例のレベルシフタ１０を示す図ある。
【図７】図６に示すレベルシフタ１０のタイミングチャートである。
【図８】図２に示すレベルシフタ１を用いた電圧変換装置５０を示す概略図である。
【図９】電圧変換装置５０のタイミングチャートを示す。
【図１０】図８に示す電圧変換装置５０とは別の例の電圧変換装置６０を示す概略図である。
【図１１】電圧変換装置６０のタイミングチャートを示す。
【図１２】図８に示す電圧変換装置５０を携帯電話２００に適用した例を示す。
【図１３】携帯電話２０１が図８に示す電圧変換装置５０を複数備えた場合の一例を示す。
【図１４】図６に示すレベルシフタ１０を携帯電話３００に適用した例を示す。
【図１５】携帯電話３０１が図１４に示す電圧変換装置８２を複数備えた場合の一例を示す。
【図１】
2006074631.tif 000003
【図２】
2006074631.tif 000004
【図３】
2006074631.tif 000005
【図４】
2006074631.tif 000006
【図５】
2006074631.tif 000007
【図６】
2006074631.tif 000008
【図７】
2006074631.tif 000009
【図８】
2006074631.tif 000010
【図９】
2006074631.tif 000011
【図１０】
2006074631.tif 000012
【図１１】
2006074631.tif 000013
【図１２】
2006074631.tif 000014
【図１３】
2006074631.tif 000015
【図１４】
2006074631.tif 000016
【図１５】
2006074631.tif 000017