(57)【要約】      （修正有）【課題】一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することによって、ウェーハ当たりチップの個数が減少しないようにするウェーハレベルチップスケールパッケージの製造方法を提供する。【解決手段】再配線基板は、透明絶縁基板１１０に絶縁層をパターニングして形成されたパターン突起１１６と、その上に形成された再配線１１８とを含む。再配線基板は、ウェーハと別体に製造された後、ウェーハと接合される。パターン突起は、対をなし、一方は、ウェーハの活性面のチップパッド２１４に接触し、他方は、ウェーハのチップ領域に形成された貫通孔に対応する。貫通孔を介してウェーハの非活性面までに導電性配線２２３が形成され、導電性配線の一部に外部接続端子２３０が形成されている。すなわち、チップパッドは、再配線基板のパターン突起及び貫通孔内部の導電性配線により外部接続端子に電気的に連結されている。【選択図】図４ｉ
2006108690.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）透明絶縁基板及び前記透明絶縁基板に形成された再配線を有する再配線基板を作製する工程と、
（ｂ）活性面及び少なくとも一つの非活性面を有する半導体基板を有し、前記活性面にチップパッドが形成されたウェーハを用意する工程と、
（ｃ）前記再配線の第１部分が前記チップパッドと接触するように、前記再配線基板を前記ウェーハに接合する工程と、
（ｄ）前記活性面から前記非活性面に延びる貫通孔を前記ウェーハに、前記再配線の第２部分が前記貫通孔に露出するように形成する工程と、
（ｅ）前記貫通孔及び前記非活性面に導電性配線を形成する工程と、
（ｆ）前記非活性面に形成される前記導電性配線に外部接続端子を形成する工程と、
（ｇ）前記再配線基板及び前記ウェーハをスクライブ線にそって分離する工程と、
を備えることを特徴とするウェーハレベルチップスケールパッケージの製造方法。
【請求項２】
前記（ａ）工程は、
（ａ−１）前記透明絶縁基板を用意する工程と、
（ａ−２）前記透明絶縁基板に絶縁層を塗布する工程と、
（ａ−３）前記絶縁層をパターニングしてパターン突起を形成する工程と、
（ａ−４）前記パターン突起に前記再配線を形成する工程と、
を備えることを特徴とする請求項１に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項３】
前記透明絶縁基板は、ガラス、石英、アクリル樹脂のうちいずれか１つからなることを特徴とする請求項１又は２に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項４】
前記（ａ−３）工程は、前記絶縁層をパターニングしてダムを形成する工程をさらに備えることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項５】
前記（ａ−３）工程は、前記チップパッドに接続する第１パターン突起と、前記貫通孔に露出する第２パターン突起とが対をなすように、前記パターン突起を形成する工程であることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項６】
前記絶縁層は、ポリマーからなることを特徴とする請求項２、４及び５のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項７】
前記再配線は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項１から６のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項８】
前記（ａ−４）工程は、スパッタリング、電解メッキ、蒸着、無電解メッキ、スクリーンプリント、インクプリントのうちいずれか１つを用いて行われることを特徴とする請求項２に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項９】
前記ウェーハは、前記活性面に形成された受光部をさらに備えることを特徴とする請求項１から８のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１０】
前記ウェーハは、前記チップパッドに形成されたパッド金属層をさらに備えることを特徴とする請求項１から９のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１１】
前記パッド金属層は、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項１０に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１２】
前記（ｃ）工程における前記再配線基板と前記ウェーハの間の接合は、感光性接着剤を用いて行われることを特徴とする請求項１から１１のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１３】
前記（ｃ）工程で、前記再配線と前記チップパッドとは、インジウム（Ｉｎ）材質の接着剤を用いて接触されることを特徴とする請求項１から１２のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１４】
前記（ｃ）工程における前記再配線基板と前記ウェーハの間の接合は、異方性導電材またはナノ接続ペーストを用いて行われることを特徴とする請求項１から１１のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１５】
前記（ｃ）工程の後に、前記ウェーハの厚みを減少させるために、前記ウェーハの裏面を機械的に研磨する工程をさらに備えることを特徴とする請求項１から１４のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１６】
前記研磨工程によって前記ウェーハの厚みを、５０μｍ乃至１５０μｍにすることを特徴とする請求項１５に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１７】
前記（ｄ）工程は、レーザドリル、機械的ドリル、プラズマドライエッチング、反応性イオンエッチングのうちいずれか１つを用いて行われることを特徴とする請求項１から１０のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１８】
前記（ｅ）工程は、前記貫通孔及び前記非活性面に少なくとも一つの導電層を形成する工程と、前記導電層を選択的に除去して、前記導電性配線を形成する工程とを備えることを特徴とする請求項１から１７のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項１９】
前記（ｅ）工程は、前記非活性面に、前記導電性配線と対応して感光剤パターンを形成する工程と、前記感光剤パターンを介して選択的に電解メッキを実施して、前記導電性配線を形成する工程とを備えることを特徴とする請求項１から１８のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項２０】
前記導電性配線は、第１導電性配線と、前記第１導電性配線上に形成される第２導電性配線とを備えることを特徴とする請求項１から１９のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項２１】
前記第１導電性配線は、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項２０に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項２２】
前記第２導電性配線は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）及びそれらの組み合わせのうちいずれか１つからなることを特徴とする請求項２０又は２１に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項２３】
前記（ｅ）工程の後に、前記導電性配線を保護し端子位置を定義するように前記導電性配線上に絶縁保護膜を形成する工程をさらに備えることを特徴とする請求項１から２２のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【請求項２４】
前記（ｆ）工程の前記外部接続端子は、前記半導体基板の裏面、又は前記半導体基板の少なくとも一つの側面に形成されることを特徴とする請求項１から２３のいずれか１項に記載のウェーハレベルチップスケールパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ技術に関し、より詳細には、ウェーハレベルチップスケールパッケージ（ＷＬ−ＣＬＰ）の製造方法に関する。
【背景技術】
【０００２】
ウェーハ（wafer）上に設けられた半導体素子を実際電子製品に使用するためには、半導体素子を個別チップ（chip）の単位に切断し、ウェーハから分離した後、パッケージ（package）形態で製造しなければならない。パッケージは、半導体チップを機械的に支持、固定し、外部環境から保護するだけでなく、半導体チップに電気的接続経路と熱放出経路を提供する。
【０００３】
近年、マルチメディア及び情報通信産業が急激に発展することに伴って、小型、高集積、高性能の半導体製品に対する市場の要求が増大しつつある。これにより、チップサイズの縮小、電気的連結端子の増加などの傾向が続きながら、半導体チップよりはパッケージの物理的、電気的特性による制約がますます問題になっている。このように、現在のパッケージ技術は、半導体製品の価格、性能、信頼性などを左右するので、その重要性がだんだん大きくなっている。
【０００４】
パッケージ技術の主要発展状況を簡略に説明すれば、リードフレーム(lead frame)を用いた初期のパッケージ形態から、印刷回路基板及びソルダーボール(solder ball)を採用したボールグリッドアレイ（ball grid array；ＢＧＡ）パッケージが開発され、パッケージのサイズがチップサイズに近接したチップスケールパッケージ（chip scale package；ＣＳＰ）に発展した。さらに、最近、ウェーハ状態でパッケージ製造工程が進行されるウェーハレベルパッケージ（wafer level package；ＷＬＰ）技術が開発されるに至った。
【０００５】
図１ａ乃至図１ｋは、従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。図示のウェーハレベルパッケージは、イスラエルのシェルケース（Shellcase）社で開発した“ＳｈｅｌｌＢＧＡ”としてよく知られている。
【０００６】
図１ａは、シリコンウェーハ１にパッド拡張層（pad extension layer）１４を形成する段階を示している。シリコンウェーハ１には、多数の集積回路チップ１０ａ、１０ｂが形成されていて、各々のチップ１０ａ、１０ｂは、スクライブ領域（scribe region）１３によって区分される。各チップ１０ａ、１０ｂの活性面１１には、多数のチップパッド（chip pad）１２が形成されていて、活性面１１は、保護膜（passivation layer）１６で覆われている。チップパッド１２は、保護膜１６の外部に露出され、露出されたチップパッド１２に連結されるように、パッド拡張層１４が形成される。
【０００７】
図１ｂは、第１ガラス基板（first glass substrate）２０の取付段階を示している。第１ガラス基板２０は、保護膜１６及びパッド拡張層１４上に塗布されるエポキシ(epoxy)１８を介してシリコンウェーハ１に取り付けられる。
【０００８】
図１ｃは、ボールパッド（ball pad）２２の形成段階を示している。ボールパッド２２は、パッケージの外部接続端子として使われるソルダーボールが形成されるべき部位であり、第１ガラス基板２０上に所定の配列をなすように形成される。
【０００９】
図１ｄは、ノッチ(notch)２４の形成段階を示している。スクライブ領域１３に沿って第１ガラス基板２０からチップ１０ａ、１０ｂの縁部の上端まで除去してノッチ２４を形成すれば、パッド拡張層１４の側面が外部に露出される。
【００１０】
図１ｅは、リード層（lead layer）２６の形成段階を示している。リード層２６は、ノッチ２４の表面からボールパッド２２までに形成され、ノッチ２４に露出されたパッド拡張層１４に連結される。
【００１１】
図１ｆは、ソルダーマスク層（solder mask layer）３０の形成段階を示している。ソルダーマスク層３０は、ボールパッド２２上のリード層２６を除いた残りの領域を全て覆うように形成される。
【００１２】
図１ｇは、ソルダーボール（solder ball）３２の形成段階を示している。ソルダーボール３２は、格子型で配列されたソルダーパッド２２上に各々形成され、リード層２６に電気的に連結される。
【００１３】
図１ｈは、ウェーハ裏面研磨（wafer back grinding）段階を示している。この段階は、ウェーハ１の裏面を機械的に研磨して、各々のチップ１０ａ、１０ｂの厚みを薄く形成させる。
【００１４】
図１ｉは、スクライブ領域１３のエッチング（etching）段階を示している。ノッチ２４に対応してウェーハ１の裏面からスクライブ領域１３をエッチングする。
【００１５】
図１ｊは、第２ガラス基板３４（second glass substrate）の取付段階を示している。第２ガラス基板３４は、エポキシ３６を介してシリコンウェーハ１の裏面に取り付けられる。
【００１６】
図１ｋは、個別チップの分離（dicing）段階を示している。スクライブ領域１３に沿ってウェーハ１を切断することによって、各々のチップ１０ａ、１０ｂ単位で完成されたウェーハレベルパッケージを分離する。図面において、参照番号３８は、切断領域（dicing region）を示す。
【００１７】
以上説明したように、従来技術に係るウェーハレベルパッケージの製造方法は、チップパッドとソルダーボールを電気的に連結するために、スクライブ領域に沿ってノッチを形成し、ノッチ上にリード層を形成する。したがって、切断領域より幅がさらに広いスクライブ領域を必要とするため、一般的なウェーハに比べて１つのウェーハ当たり製作できるチップの個数が減少するという問題が発生する。
【００１８】
また、チップパッドとソルダーボールを電気的に連結するリード層がチップの外部に形成されるので、チップスケールパッケージを具現するにあたって、パッケージサイズの縮小に限界がある。しかも、リード層がチップ側面で直接チップパッドとソルダーボールを連結するので、リード層のパターン設計自由度（pattern design flexibility）に制約がある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、前述のような従来技術の問題点を解決するためになされたもので、本発明の目的は、一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することによって、ウェーハ当たりチップの個数が減少しないようにするウェーハレベルチップスケールパッケージの製造方法を提供することにある。
【００２０】
また、本発明の他の目的は、チップスケールパッケージの具現に有利であり、且つパターン設計自由度に優れているウェーハレベルチップスケールパッケージの製造方法を提供することにある。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明は、チップパッドと外部接続端子を電気的に連結するために、別体の再配線基板を利用するウェーハレベルチップスケールパッケージの製造方法を提供する。
【００２２】
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ａ）透明絶縁基板及び透明絶縁基板に形成された再配線を有する再配線基板を作製する工程と、（ｂ）活性面及び少なくとも一つの非活性面を有する半導体基板を有し、活性面にチップパッドが形成されたウェーハを用意する工程と、（ｃ）再配線の第１部分がチップパッドと接触するように、再配線基板をウェーハに接合する工程と、（ｄ）活性面から非活性面に延びる貫通孔をウェーハに、再配線の第２部分が貫通孔に露出するように形成する工程と、（ｅ）貫通孔及び非活性面に導電性配線を形成する工程と、（ｆ）非活性面に形成される導電性配線に外部接続端子を形成する工程と、（ｇ）再配線基板及びウェーハをスクライブ線にそって分離する工程と、を備えることを特徴とする。
【００２３】
本発明に係るウェーハレベルチップスケールパッケージの製造方法において、（ａ）工程は、（ａ−１）透明絶縁基板を用意する工程と、（ａ−２）透明絶縁基板に絶縁層を塗布する工程と、（ａ−３）絶縁層をパターニングしてパターン突起を形成する工程と、（ａ−４）パターン突起に再配線を形成する工程と、を備えることができる。
【００２４】
透明絶縁基板は、ガラス、石英、アクリル樹脂のうちいずれか１つからなることができる。（ａ−３）工程は、絶縁層をパターニングしてダムを形成する工程をさらに備えることができる。また、（ａ−３）工程は、チップパッドに接続する第１パターン突起と、貫通孔に露出する第２パターン突起とが対をなすように、パターン突起を形成することが好ましい。絶縁層は、ポリマーからなることができる。
【００２５】
再配線は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）及びそれらの組み合わせのうちいずれか１つからなることができる。また、（ａ−４）工程は、スパッタリング、電解メッキ、蒸着、無電解メッキ、スクリーンプリント、インクプリントのうちいずれか１つを用いて行われることができる。
【００２６】
ウェーハは、活性面に形成された受光部をさらに備えることができ、チップパッドに形成されたパッド金属層をさらに備えることができる。パッド金属層は、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、錫（Ｓｎ）及びそれらの組み合わせのうちいずれか１つからなることができる。
【００２７】
（ｃ）工程における再配線基板とウェーハの間の接合は、感光性接着剤を用いて行われることができ、（ｃ）工程で、再配線とチップパッドとは、インジウム（Ｉｎ）材質の接着剤を用いて接触されることができる。また、（ｃ）工程における再配線基板とウェーハの間の接合は、異方性導電材またはナノ接続ペーストを用いて行われることができる。
【００２８】
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ｃ）工程の後に、ウェーハの厚みを減少させるために、ウェーハの裏面を機械的に研磨する工程をさらに備えることができる。研磨工程によってウェーハの厚みを、５０μｍ乃至１５０μｍにすることが好ましい。
【００２９】
（ｄ）工程は、レーザドリル、機械的ドリル、プラズマドライエッチング、反応性イオンエッチングのうちいずれか１つを用いて行われることができる。
【００３０】
（ｅ）工程は、貫通孔及び非活性面に少なくとも一つの導電層を形成する工程と、導電層を選択的に除去して、導電性配線を形成する工程とを備えることができる。又は、（ｅ）工程は、非活性面に、導電性配線と対応して感光剤パターンを形成する工程と、感光剤パターンを介して選択的に電解メッキを実施して、導電性配線を形成する工程とを備えることができる。
【００３１】
導電性配線は、第１導電性配線と、この第１導電性配線上に形成される第２導電性配線とを備えることができる。第１導電性配線は、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）及びそれらの組み合わせのうちいずれか１つからなることができ、第２導電性配線は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）及びそれらの組み合わせのうちいずれか１つからなることができる。
【００３２】
本発明に係るウェーハレベルチップスケールパッケージの製造方法は、（ｅ）工程の後に、導電性配線を保護し端子位置を定義するように導電性配線上に絶縁保護膜を形成する工程をさらに備えることができる。
【００３３】
また、（ｆ）工程の外部接続端子は、半導体基板の裏面、又は半導体基板の少なくとも一つの側面に形成されることができる。
【発明の効果】
【００３４】
本発明は、ウェーハの活性面のチップパッドと非活性面の外部接続端子とを電気的に連結するために、再配線基板を利用する。再配線基板は、ウェーハと別体に製作することができ、ウェーハと接合して、ウェーハレベルチップスケールパッケージの製造に使われるので、製造工程が簡単になり、生産性が向上するという効果がある。
【００３５】
また、本発明は、スクライブ領域でないチップ領域に位置する再配線基板と貫通孔により電気的連結を具現するので、幅が広いスクライブ領域を必要としない。したがって、一般的なウェーハと同じ幅のスクライブ領域を有するウェーハを利用することができ、ウェーハ当たりチップの個数が減少しない。
【００３６】
また、本発明は、チップの内部に位置する貫通孔を利用するので、チップスケールパッケージを具現するにあたって、パッケージサイズを縮小できるという長所がある。
【００３７】
さらに、本発明は、チップパッドと貫通孔内部の導電性配線とが再配線基板のパターン突起を用いて電気的に連結されるので、チップパッドや貫通孔の位置に大きく制約を受けなく、パターン突起を設計できる。したがって、パターン設計自由度が非常に優れたウェーハレベルチップスケールパッケージを具現できる。
【発明を実施するための最良の形態】
【００３８】
以下、添付の図面を参照して、本発明に係る実施例を詳細に説明する。しかしながら、下記の実施例は、本発明の属する技術分野における当業者が本発明を十分に実施できるように例示されたもので、本発明の範囲を限定するものではない。実施例を説明するにあたって、構造の一部や製造工程の一部については、説明を省略したり、図面の図示を省略する。これは、本発明の特徴的な構成をより明確に示すためである。なお、図面に示された構成要素の一部は、説明の便宜上、誇張して、又は概略的に表現されている。各構成要素の大きさが実際大きさを反映するものではない。
【００３９】
（再配線基板の製造方法）
図２ａ乃至図２ｄは、本発明の実施例に係る再配線基板１００の製造方法を示す断面図である。
【００４０】
図２ａは、透明絶縁基板１１０が用意される段階を示している。透明絶縁基板１１０は、再配線基板を製作するための母材であって、厚みは、例えば３００μｍ乃至５００μｍである。透明絶縁基板１１０は、例えば、ガラス（glass）材質からなる。しかし、透明絶縁基板１１０の材質が必ずこれに限定されるものではなく、光透過率に優れたその他の物質、例えば、石英（quartz）、アクリル樹脂（acrylic acid resin）なども使用可能である。また、必要に応じて、透明絶縁基板１１０にインジウム錫酸化物（indium tin oxide；ＩＴＯ）をコートしてもよい。
【００４１】
図２ｂは、透明絶縁基板１１０の一方の面に絶縁層１１２を塗布する段階を示している。絶縁層１１２は、次の段階でパターン突起（pattern bump）とダム（dam）を形成するためのもので、厚みは、１０μｍ乃至１００μｍである。絶縁層１１２は、例えば、ポリイミド（polyimide）のようなポリマー（polymer）材質からなる。しかし、絶縁層１１２の材質が必ずこれらに限定されるものではなく、パターン突起とダムを形成できるものなら、その他の物質も使用可能である。
【００４２】
図２ｃは、パターン突起１１６とダム１１４を形成する段階を示している。パターン突起１１６とダム１１４は、透明絶縁基板１１０に塗布された絶縁層１１２を、通常のフォトエッチング（photo etching）技術でパターニング（patterning）して形成する。後述するが、パターン突起１１６は、再配線基板とウェーハとを接合した時、ウェーハのチップパッドと導電性配線に接触して電気的経路を提供するためのものである。したがって、パターン突起１１６は、チップパッドと導電性配線に各々接触するように、対をなして形成することが好ましい。
【００４３】
本発明に係るウェーハレベルチップスケールパッケージは、イメージセンサチップ（image sensor chip）のような光電子素子（photo-electronic device）に適用できる。この場合、チップの活性面には、ピクセルアレイ（pixel array）とマイクロレンズ（micro lens）とから構成される受光部が形成される。ダム１１４は、受光部を取り囲むように形成され、受光部に異物が侵入するのを防止する役目をする。
【００４４】
図２ｄは、再配線（redistribution line）１１８を形成する段階を示している。再配線１１８は、１対のパターン突起１１６を互いに連結する形態で形成され、場合によっては、ダム１１４上にも形成されることができる。再配線１１８は、銅（Ｃｕ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）などの金属及びそれらの組み合わせからなる。例えば、クロム／銅／チタニウム（Ｃｒ／Ｃｕ／Ｔｉ）、チタニウム／銅／ニッケル（Ｔｉ／Ｃｕ／Ｎｉ）、クロム／銅／ニッケル（Ｃｒ／Ｃｕ／Ｎｉ）、チタニウム／タングステン／ニッケル（Ｔｉ／Ｗ／Ｎｉ）などの組み合わせが使用可能である。各々の金属層は、必要に応じて、５０Å乃至２５μｍの厚みで形成される。
【００４５】
再配線１１８を構成する金属層の形成方法は、例えば、スパッタリング（sputtering）又は電解メッキ（electroplating）を利用することができ、パターニングのために、感光剤マスク（photoresist mask）を利用することができる。しかし、再配線金属層の形成方法が必ずこれらに限定されるものではなく、蒸着（deposition）、無電解メッキ（electroless plating）、スクリーンプリント（screen printing）、又はインクプリント（ink printing）なども使用可能である。
【００４６】
以上説明した方法で製造された再配線基板１００は、後述するように、ウェーハと接合され、ウェーハレベルチップスケールパッケージの製造に用いられる。
【００４７】
（ウェーハ）
図３は、本発明の実施例に係るウェーハレベルチップスケールパッケージの製造方法に使われるウェーハ２００の断面図である。
【００４８】
ウェーハ２００は、単結晶シリコンのような半導体物質からなる厚み７００μｍ乃至８００μｍの薄い基板（以下、「半導体基板」という）２０１を母材にして製作される。半導体基板２０１は、活性面（active surface）２０２と非活性面２０４とを備えた基板であることができる。ここで、非活性面２０４は、半導体基板２０１の活性面の反対面または側面を指す意味として使われる。
【００４９】
半導体基板２０１の活性面２０２には、電気的連結端子として使われる多数のチップパッド（chip pad）２１４が形成される。また、チップパッド２１４を除いた活性面２０２の全体には、保護膜（passivation layer）２１６が形成される。チップパッド２１４は、例えば、アルミニウム（Ａｌ）からなる。しかし、チップパッド２１４の材質が必ずこれに限定されるものではなく、他の材質、例えば、アルミニウム（Ａｌ）と銅（Ｃｕ）の合金からなることができる。保護膜２１６は、例えば、酸化シリコン（silicon oxide）または窒化シリコン（silicon nitride）材質からなる。
【００５０】
チップパッド２１４には、所定の金属層（以下、「パッド金属層」という）２１８がさらに形成されることが好ましい。パッド金属層２１８は、前述した再配線（図２ｄの１１８）と同じ金属または異なる金属からなることができる。好ましくは、金（Ａｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）または銅（Ｃｕ）が、１μｍ乃至３μｍの厚みで蒸着されることができ、その上に金（Ａｕ）のような酸化抵抗力の強い金属、または錫（Ｓｎ）のような導電性酸化膜を形成する金属が１００Å乃至５μｍの厚みでさらに形成されることができる。パッド金属層２１８の形成方法は、例えば、気化蒸着（evaporation）またはスパッタリフト−オフ（sputter lift-off）を利用できるが、必ずこれらに限定されるものではない。
【００５１】
イメージセンサチップのような光電子素子を含むウェーハである場合、半導体基板２０１の活性面２０２には、ピクセルアレイとマイクロレンズとから構成される受光部２１２がさらに形成されることができる。
【００５２】
以上説明したウェーハ２００は、前述した再配線基板（図２ｄの１００）と接合され、ウェーハレベルチップスケールパッケージが製造される。
【００５３】
（ウェーハレベルチップスケールパッケージの製造方法）
図４ａ乃至図４ｉは、本発明の実施例に係る再配線基板１００を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【００５４】
図４ａは、ウェーハ２００と再配線基板１００との接合段階を示している。再配線基板１００は、ウェーハ２００と整列された後、感光性接着剤（photosensitive adhesive）１２０を介して接合される。感光性接着剤１２０は、例えば、エポキシ（epoxy）であり、ウェーハ２００の受光部２１２を覆わないように、再配線基板１００またはウェーハ２００に選択的に塗布される。一方、ウェーハ２００のチップパッド２１４とそれに対応する再配線基板１００のパターン突起１１６とは、インジウム（Ｉｎ）材質の接着剤１２２を用いて接合される。インジウム接着剤１２２を利用する場合の接合は、レーザ溶接方法により行われる。
【００５５】
また、ウェーハ２００と再配線基板１００の接合段階は、異方性導電材（anisotropic conductive material）、ナノ接続ペースト（nano interconnection paste）のような公知のいろいろな接合手段を用いて行われることができる。
【００５６】
図４ｂは、ウェーハ裏面研磨段階を示している。ウェーハ２００に再配線基板１００を接合した後、必要に応じて、半導体基板２０１の裏面２０４を機械的に研磨して、ウェーハ２００の厚みを減少させることができる。ウェーハ裏面研磨により、ウェーハ２００の厚みは、５０μｍ乃至１５０μｍに減少することができる。
【００５７】
図４ｃは、ウェーハ２００に貫通孔２２０を形成する段階を示している。上述したように、再配線基板１００のパターン突起１１６はペアで形成される。さらに、ペアのパターン突起１１６のうち一方はウェーハ２００のチップパッド２１４に接触するようになる。貫通孔２２０は、再配線基板１００に形成されたパターン突起１１６のうち、チップパッド２１４と接触しないパターン突起１１６の位置に対応して形成する。貫通孔２２０の形成方法は、レーザドリル（laser drill）または機械的ドリル（mechanical drill）のようなドリル方法、プラズマを用いたドライエッチング（plasma dry etching）または反応性イオンエッチング（reactive ion etching）のようなエッチング方法、その他に当技術分野でよく知られた貫通孔形成技術を利用することができる。
【００５８】
エッチング方法を用いて貫通孔２２０を形成する場合の例が図５ａ乃至図５ｅに示されている。
【００５９】
図５ａ乃至図５ｅを参照すれば、まず、半導体基板２０１の裏面２０４に感光剤（photoresist）２４０を塗布する（図５ａ）。次いで、露光及び現像を進行して、感光剤パターン２４１を形成する（図５ｂ）。次いで、感光剤パターン２４１を介してプラズマエッチング工程を進行することによって、半導体基板２０１を選択的にエッチングする（図５ｃ）。この際、プラズマエッチング工程は、例えば、六フッ化硫黄（sulfur hexafluoride；ＳＦ６）ガスを用いて進行する。次いで、感光剤パターンを除去し、半導体基板２０１の裏面２０４に、エポキシのような熱硬化性樹脂２４２を塗布する（図５ｄ）。この時、熱硬化性樹脂２４２の塗布方法は、例えば、スピン−オン（spin-on）またはスプレイ（spray）方法を利用する。次いで、熱硬化性樹脂２４２を選択的にエッチングして、半導体基板２０１ではなく熱硬化性樹脂２４２に貫通孔２２０を形成する（図５ｅ）。
【００６０】
ウェーハ２００に貫通孔２２０を形成した後、導電層（conductive layer）２２２を形成する。図４ｄは、導電層２２２の形成段階を示している。導電層２２２は、貫通孔２２０の内部と半導体基板２０１の裏面２０４に形成される。導電層２２２の材質は、金属または導電性の高い非金属物質であることができる。例えば、タングステン（Ｗ）、チタニウム（Ｔｉ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、ニッケル（Ｎｉ）、インジウム錫化合物（ＩＴＯ）の中から選択された物質又はそれらの組み合わせであることができる。好ましくは、クロム（Ｃｒ）、銅（Ｃｕ）、ニッケル（Ｎｉ）の順にメッキを行って導電層２２２を形成される。
【００６１】
導電層（以下、「第１導電層」という）２２２を形成した後、必要に応じて、第２導電層２２４をさらに形成することができる。図４ｅは、第２導電層２２４の形成段階を示している。第２導電層２２４は、接着層（adhesive layer）、シード層（seed layer）、拡散防止層（diffusion barrier）、ソルダーウェット層（solder wetting layer）としての役目をする。第２導電層２２４の材質は、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、チタニウムタングステン（ＴｉＷ）の中から選択された物質又はそれらの組み合わせからなることができる。例えば、チタニウム／銅／ニッケル／金（Ｔｉ／Ｃｕ／Ｎｉ／Ａｕ）、クロム／銅／ニッケル／金（Ｃｒ／Ｃｕ／Ｎｉ／Ａｕ）、チタニウムタングステン／ニッケル（ＴｉＷ／Ｎｉ）などの組み合わせが使用可能である。なお、これらの第１及び第２導電層２２２及び２２４のリストは例示にすぎず、本発明を限定するものではない。
【００６２】
図４ｆは、第１導電性配線２２３と第２導電性配線２２５の形成段階を示している。第１導電性配線２２３と第２導電性配線２２５は、第２導電層２２４上に感光剤マスク２２６を形成し、第１導電層２２２と第２導電層２２４を選択的に除去することによって形成することができる。導電層２２２、２２４の選択的除去方法は、公知のエッチング方法またはレーザトリミング（laser trimming）方法を利用できる。
【００６３】
導電層２２２、２２４を形成した後、選択的にエッチングする方法の代りに、パターンメッキ（pattern plating）を用いて導電性配線２２３、２２５を形成することもできる。パターンメッキは、導電性配線と同じパターンを有する感光剤パターンを予め形成した後、選択的に電解メッキを実施する方法である。
【００６４】
次いで、図４ｇは、絶縁保護膜（dielectric protective layer）２２８の形成段階を示している。絶縁保護膜２２８は、例えば、公知のフォトソルダーレジスト（photo solder resist；ＰＳＲ）物質で形成することができる。絶縁保護膜２２８は、導電性配線２２３、２２５を保護し、その一部を露出させて外部接続端子が形成されるべき領域を形成する。
【００６５】
図４ｈは、外部接続端子（external connection terminal）２３０の形成段階を示している。外部接続端子２３０は、例えば、ソルダー（solder）または金（Ａｕ）からなるバンプ（bump）またはボール（ball）の形態を有する。外部接続端子２３０は、半導体基板２０１の非活性面に形成する。すなわち、図示のように、半導体基板２０１の裏面２０４に形成することができるが、半導体基板２０１の側面に形成してもよい。
【００６６】
最後に、図４ｉは、個別チップの分離（dicing）段階を示している。スクライブ領域２３２に沿って再配線基板１００とウェーハ２００を切断することによって、各々のチップ単位で完成されたウェーハレベルパッケージを分離する。この段階は、例えば、ダイアモンドホイール（wheel）またはレーザを用いて行うことができる。
【００６７】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００６８】
【図１ａ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｂ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｃ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｄ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｅ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｆ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｇ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｈ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｉ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｊ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図１ｋ】従来技術の一例に係るウェーハレベルパッケージの製造方法を示す断面図である。
【図２ａ】本発明の実施例に係る再配線基板の製造方法を示す断面図である。
【図２ｂ】本発明の実施例に係る再配線基板の製造方法を示す断面図である。
【図２ｃ】本発明の実施例に係る再配線基板の製造方法を示す断面図である。
【図２ｄ】本発明の実施例に係る再配線基板の製造方法を示す断面図である。
【図３】本発明の実施例に係るウェーハレベルチップスケールパッケージの製造方法に使われるウェーハの断面図である。
【図４ａ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｂ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｃ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｄ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｅ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｆ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｇ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｈ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図４ｉ】本発明の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法を示す断面図である。
【図５ａ】本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
【図５ｂ】本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
【図５ｃ】本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
【図５ｄ】本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
【図５ｅ】本発明の他の実施例に係る再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法の一部を示す断面図である。
【符号の説明】
【００６９】
１００  再配線基板
１１０  透明絶縁基板
１１２  絶縁層
１１４  ダム
１１６  パターン突起
１１８  再配線
１２０  感光性接着剤
１２２  接着剤
２００  ウェーハ
２０１  半導体基板
２０２  活性面
２０４  非活性面
２１４  チップパッド
２１６  保護膜
２１８  金属層
２２０  貫通孔
２２２  第１導電層
２２４  第２導電層
２２３  第１導電性配線
２２５  第２導電性配線  
２２６  感光剤マスク
２２８  絶縁保護膜
２３０  外部接続端子
２３２  スクライブライン
２４０  感光剤
２４１  感光剤パターン
２４２  熱硬化性樹脂
【図１ａ】
2006108690.tif 000003
【図１ｂ】
2006108690.tif 000004
【図１ｃ】
2006108690.tif 000005
【図１ｄ】
2006108690.tif 000006
【図１ｅ】
2006108690.tif 000007
【図１ｆ】
2006108690.tif 000008
【図１ｇ】
2006108690.tif 000009
【図１ｈ】
2006108690.tif 000010
【図１ｉ】
2006108690.tif 000011
【図１ｊ】
2006108690.tif 000012
【図１ｋ】
2006108690.tif 000013
【図２ａ】
2006108690.tif 000014
【図２ｂ】
2006108690.tif 000015
【図２ｃ】
2006108690.tif 000016
【図２ｄ】
2006108690.tif 000017
【図３】
2006108690.tif 000018
【図４ａ】
2006108690.tif 000019
【図４ｂ】
2006108690.tif 000020
【図４ｃ】
2006108690.tif 000021
【図４ｄ】
2006108690.tif 000022
【図４ｅ】
2006108690.tif 000023
【図４ｆ】
2006108690.tif 000024
【図４ｇ】
2006108690.tif 000025
【図４ｈ】
2006108690.tif 000026
【図４ｉ】
2006108690.tif 000027
【図５ａ】
2006108690.tif 000028
【図５ｂ】
2006108690.tif 000029
【図５ｃ】
2006108690.tif 000030
【図５ｄ】
2006108690.tif 000031
【図５ｅ】
2006108690.tif 000032