(57)【要約】      （修正有）【課題】絶縁膜の表面における欠陥発生を最小化し、その上部に形成されるパターンが薄くなり或いは切れる不良などを抑制し、工程の信頼性及び素子の電気的特性を向上させることが可能な、半導体素子の絶縁膜形成方法を提供する。【解決手段】半導体基板上４０１に層間絶縁膜４０２を形成する段階と、層間絶縁膜４０２に含まれたアウトガッシングソースを除去するために熱処理を施す段階とを含む。【選択図】図３
2006108607.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜に含まれたアウトガッシングソースを除去するために熱処理を施す段階とを含む半導体素子の絶縁膜形成方法。
【請求項２】
前記層間絶縁膜はＬＰ−ＴＥＯＳ、ＢＰＳＧ及びＳＯＤのいずれか一つで形成されることを特徴とする請求項１記載の半導体素子の絶縁膜形成方法。
【請求項３】
前記熱処理が、Ｏ２雰囲気、Ｎ２Ｏ雰囲気及び真空状態の中から選択された一つの雰囲気で急速熱処理方式によって施されることを特徴とする請求項１記載の半導体素子の絶縁膜形成方法。
【請求項４】
前記急速熱処理が７００℃以上１０００℃以下の温度で２０秒以上１００秒間以下施されることを特徴とする請求項３記載の半導体素子の絶縁膜形成方法。
【請求項５】
前記熱処理が、Ｏ２雰囲気、Ｎ２Ｏ雰囲気及び真空状態の中から選択された一つの雰囲気のファーネスでアニーリング方式によって施されることを特徴とする請求項１記載の半導体素子の絶縁膜形成方法。
【請求項６】
前記アニーリングが７００℃以上１０００℃以下の温度で３０分以上１時間以下施されることを特徴とする請求項５記載の半導体素子の絶縁膜形成方法。
【請求項７】
前記熱処理を施した後、
前記層間絶縁膜の表面に吸着されたアウトガッシングソースまたは副産物を除去し、前記層間絶縁膜の表面に形成されたスポット欠陥を除去するために、層間絶縁膜を表面処理する段階をさらに含むことを特徴とする請求項１記載の半導体素子の絶縁膜形成方法。
【請求項８】
前記表面処理が、酸素プラズマ処理、プラズマエッチバック、ウェットエッチング及び化学的機械的研磨方式の中のいずれか一つで施されることを特徴とする請求項７記載の半導体素子の絶縁膜形成方法。
【請求項９】
前記酸素プラズマ処理方式の表面処理は２００Ｗ以上１０００Ｗ以下のプラズマパワーを印加し、３００ｓｃｃｍ以上７００ｓｃｃｍ以下のＯ２を供給しながら１０秒以上６０秒間以下施されることを特徴とする請求項８記載の半導体素子の絶縁膜形成方法。
【請求項１０】
前記プラズマエッチバック方式の表面処理は、ＣｘＦｙ系またはＮＦ系のようなフッ素含有ガスを使用し、１０ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下の圧力で３００Ｗ以上５００Ｗ以下のバイアスを印加しながら１０秒以上５０秒間以下施されることを特徴とする請求項８記載の半導体素子の絶縁膜形成方法。
【請求項１１】
前記フッ素含有ガスとして、ＣＨＦ３、ＣＦ４、Ｃ３Ｆ８の中から選択された一つまたは２つ以上の混合ガスが使用されることを特徴とする請求項１０記載の半導体素子の絶縁膜形成方法。
【請求項１２】
前記フッ素含有ガスの供給流量が１０ｓｃｃｍ以上２００ｓｃｃｍ以下であることを特徴とする請求項１１記載の半導体素子の絶縁膜形成方法。
【請求項１３】
前記ウェットエッチング方式の表面処理は、ＮＨ４Ｆ系またはＮＦ系のようなフッ素含有液をエッチング剤として用い、常温以上７０℃以下で１分以上１０分間以下施されることを特徴とする請求項８記載の半導体素子の絶縁膜形成方法。。
【請求項１４】
前記フッ素含有液として、Ｈ２ＯとＨＦが５０：１以上２００：１以下で混合されたＤＨＦ溶液、またはＮＨ４ＦとＤＨＦが１００：１以上３００：１以下で混合されたＢＯＥ溶液が使用されることを特徴とする請求項１３記載の半導体素子の絶縁膜形成方法。
【請求項１５】
化学的機械的研磨方式の表面処理は、研磨目標厚さを１００Å以下に設定し、スラリーとしてシリカ系スラリーを使用することを特徴とする請求項８記載の半導体素子の絶縁膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の絶縁膜形成方法に係り、特に、絶縁膜に発生する欠陥を最小化することが可能な半導体素子の絶縁膜形成方法に関する。
【背景技術】
【０００２】
半導体素子の製造工程では、層間絶縁または配線間の絶縁のために絶縁膜が用いられている。このような絶縁膜としてＴＥＯＳ、ＢＰＳＧ、ＳＯＤなどが使用されている。
【０００３】
この中でも、ＬＰ−ＴＥＯＳ膜は、ステップカバレージ、厚さの均一性及び生産性などに優れてギャップフィル(gap fill)が不要な絶縁膜またはスペーサ用として広く用いられている。しかし、ＬＰ−ＴＥＯＳ膜は、膜質が不安定(unstable)であるため、後続の熱工程でアウトガッシング(outgassing)が激しく発生する。
【０００４】
特に、ＬＰ−ＴＥＯＳ膜の上部に別の膜（例えば、配線）を蒸着した後、熱工程を施すと、図１（ａ）に示すように、アウトガッシングによりスポット状の欠陥が多量発生する。
【０００５】
図１（ａ）はＴＥＯＳ膜上に発生したスポット状の欠陥を示す断面ＳＥＭ写真である。図面符号１０１はＴＥＯＳ膜、１０２は窒化膜、１０３はスポットを示す。
【０００６】
このようなスポット欠陥は、パターンを形成する過程で断線のようなパターンの不良を誘発する。
【０００７】
図１（ｂ）はスポット発生によるパターン不良を示す写真である。図１（ｂ）を参照すると、ＴＥＯＳ膜を形成し、その上部にＴｉ／ＴｉＮを蒸着した後、熱処理を施しパターニングを施す場合、凸部＆オープンまたはシニング(Thinning)のような欠陥を発生する。このような欠陥は、ウェーハ全体で４０００ｅａ以上発生し、約３１７個のダイから発生することが分かる。
【０００８】
このような不良は、ＴＥＯＳ固有の膜質に起因する。すなわち、ＬＰ−ＴＥＯＳ膜はＳｉ（ＯＣ２Ｈ５）４形態の分子構造を有する膜であって、多量の炭化水素（hydro-carbon；ＣｘＨｙ−）基を有する膜である。このようなＬＰ−ＴＥＯＳ膜は、後続の熱工程を経ると、揮発して除去される特性をもっている。実際、ＬＰ−ＴＥＯＳ膜はＮ２雰囲気で８００℃の温度で１時間程度アニーリングを行うと、厚さが約７．５％程度減少する。このような値は相当大きい値に該当する。ところが、このようなアウトガッシングが円滑に行われないか或いは副産物を形成すると、表面にスポット状の欠陥が存在する。
【０００９】
図２はＴＥＯＳの表面に存在する不純物の測定結果を示す特性グラフである。図２を参照すると、ＳＩＭＳ分析結果、ＴＥＯＳの表面には、一般絶縁膜とは異なり、相当量のＨ、Ｃ成分が膜厚の全体に存在することが分かる。
【００１０】
このようなＴＥＯＳ膜の高レベルのガス成分は、後続の熱工程で無限アウトガッシングソースとして作用し、持続的な問題を引き起こす。特に、パターニング工程の場合、ＴＥＯＳ表面のスポットまたはカーボン成分がフォトレジストと反応し、凸な部分でラインが切れるか薄くなるという不良などが発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明の目的は、絶縁膜を形成し、アニーリングを施して、絶縁膜に含まれたアウトガッシングソースを除去した後、アニーリングによって絶縁膜の表面に形成されたスポットまたは副産物、ＣＨ−基を表面処理で除去することにより、絶縁膜の表面における欠陥発生を最小化し、その上部に形成されるパターンが薄くなり或いは切れる不良などを抑制し、工程の信頼性及び素子の電気的特性を向上させることができる、半導体素子の絶縁膜形成方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係る半導体素子の絶縁膜形成方法は、半導体基板上に層間絶縁膜を形成する段階と、層間絶縁膜に含まれたアウトガッシングソースを除去するために熱処理を施す段階とを含む。
【００１３】
前記において、層間絶縁膜はＬＰ−ＴＥＯＳ、ＢＰＳＧ及びＳＯＤのいずれか一つで形成される。
【００１４】
熱処理は、Ｏ２雰囲気、Ｎ２Ｏ雰囲気及び真空状態の中から選択された一つの雰囲気で急速熱処理方式によって施すことができる。この際、急速熱処理は７００℃以上１０００℃以下の温度で２０秒以上１００秒間以下行うことが好ましい。
【００１５】
一方、熱処理は、Ｏ２雰囲気、Ｎ２Ｏ雰囲気及び真空状態の中から選択された一つの雰囲気のファーネスでアニーリング方式によって施すこともできる。この際、アニーリングは７００℃以上１０００℃以下の温度で３０分以上１時間以下行うことが好ましい。
【００１６】
熱処理を施した後、層間絶縁膜の表面に吸着されたアウトガッシングソースまたは副産物を除去し、層間絶縁膜の表面に形成されたスポット欠陥を除去するために、層間絶縁膜を表面処理する段階をさらに含むことができる。
【００１７】
ここで、表面処理は酸素プラズマ処理、プラズマエッチバック、ウェットエッチング、及び化学的機械的研磨方式の中のいずれか一つで施すことができる。
【００１８】
この際、酸素プラズマ処理方式の表面処理は、２００Ｗ以上１０００Ｗ以下のプラズマパワーを印加し、３００ｓｃｃｍ以上７００ｓｃｃｍ以下のＯ２を供給しながら１０秒以上６０秒間以下施すことができる。
【００１９】
プラズマエッチバック方式の表面処理は、ＣｘＦｙ系またはＮＦ系のようなフッ素含有ガスを使用し、１０ｍＴｏｒｒ以上５０ｍＴｏｒｒ以下の圧力で３００Ｗ以上５００Ｗ以下のバイアスを印加しながら１０秒以上５０秒間以下施すことができる。この際、フッ素含有ガスとしてＣＨＦ３、ＣＦ４、Ｃ３Ｆ８の中から選択された一つまたは２つ以上の混合ガスを使用することができ、供給流量は１０ｓｃｃｍ以上２００ｓｃｃｍ以下に設定することができる。
【００２０】
ウェットエッチング方式の表面処理は、ＮＨ４Ｆ系またはＮＦ系のようなフッ素含有液をエッチング剤として用い、常温以上７０℃以下で１分以上１０分間以下施すことができる。この際、フッ素含有液として、Ｈ２ＯとＨＦが５０：１以上２００：１以下で混合されたＤＨＦ溶液、またはＮＨ４ＦとＤＨＦが１００：１以上３００：１以下で混合されたＢＯＥ溶液を使用することが好ましい。
【００２１】
化学的機械的研磨方式の表面処理は、研磨目標厚さを１００Å以下に設定し、スラリーとしてシリカ系スラリーを使用することが好ましい。
【発明の効果】
【００２２】
本発明は、絶縁膜を形成し、アニーリングを施して、絶縁膜に含まれたアウトガッシングソースを除去した後、アニーリングによって絶縁膜の表面に形成されたスポットまたは副産物、ＣＨ−基を表面処理で除去することにより、絶縁膜の表面における欠陥発生を最小化し、その上部に形成されるパターンが薄くなり或いは切れる不良などを抑制し、工程の信頼性及び素子の電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照しながら、本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるもので、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
【００２４】
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。また、図面における各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において、同一の符号は同一の要素を意味する。
【００２５】
図３（ａ）、（ｂ）〜図４（ａ）、（ｂ）は、本発明の実施例に係る半導体素子の絶縁膜形成方法を説明するための素子の断面図である。
【００２６】
図３（ａ）を参照すると、トランジスタ、キャパシタ、フラッシュメモリセルまたは金属配線のように半導体素子を形成するためのいろいろの要素（図示せず）が形成された半導体基板４０１上に層間絶縁膜４０２を形成する。
【００２７】
ここで、層間絶縁膜４０２は、ＬＰ＿ＴＥＯＳ(Low Pressure Tetra Ethyl Orthorhombic Silicated)（ＬＰ−ＴＥＯＳ）、ＢＰＳＧ(BoronPhosphorous Silicate Glass)またはＳＯＤ(Spin On Dielectric)で形成することができる。次に、層間絶縁膜４０２をＬＰ＿ＴＥＯＳ（ＬＰ−ＴＥＯＳ）で形成する場合を例として説明する。
【００２８】
図３（ｂ）を参照すると、層間絶縁膜４０２を形成した後、層間絶縁膜４０２に含まれたアウトガッシングソースを除去するために熱処理を施す。
【００２９】
層間絶縁膜４０２には、炭素成分、水素成分またはＣｘＨｙ−基のような成分が多量含まれており、これらは全てアウトガッシングソースとなる。このようなアウトガッシングソースが層間絶縁膜４０２に多量含まれた状態でこれらのアウトガッシングが円滑に行われなければ、層間絶縁膜４０２の表面に副産物が形成されて表面にスポット状の欠陥が多量発生する。
【００３０】
これを防止するために、層間絶縁膜４０２を形成した後、熱処理を施す。このような熱処理は、層間絶縁膜４０２を蒸着した温度より高い温度で急速熱処理方式、またはファーネスにおけるアニーリング方式によって行うことができる。
【００３１】
具体的に説明すると、熱処理を急速熱処理で施す場合、Ｏ２またはＮ２Ｏ雰囲気または真空状態で７００℃〜１０００℃の温度にて２０秒〜１００秒間施すことができる。
【００３２】
熱処理をファーネスで行う場合、Ｏ２またはＮ２Ｏ雰囲気または真空状態で７００℃〜１０００℃の温度で３０分〜１時間行うことができる。
【００３３】
図４（ａ）を参照すると、急速熱処理により、層間絶縁膜４０２に含まれたアウトガッシングソースを放出させると、層間絶縁膜４０２に含まれたアウトガッシングソースの量は大幅減少するが、層間絶縁膜４０２の表面にアウトガッシングソースまたは副産物が残留でき、スポット４０３のような欠陥が発生できる。
【００３４】
図５（ａ）は、熱処理を施した後、層間絶縁膜の表面の欠陥状態を示す写真である。
【００３５】
図５（ａ）に示すように、層間絶縁膜４０２を形成した後、熱処理を施しても、凸部＆オープンまたはシニングのような欠陥が発生する。しかし、ウェーハにおける全体欠陥数は３７７個に著しく減少し、欠陥が発生したダイの数も１５５個に半分近く減少することが分かる。
【００３６】
図４（ｂ）を参照すると、図４（ａ）で説明したアウトガッシングソース、副産物またはスポット欠陥を除去するために、層間絶縁膜４０２の表面処理を施すことができる。
【００３７】
このような表面処理は、酸素プラズマ処理（O２ Plasma Treatment)、プラズマエッチバック(Plasma Etch Back)、ウエットエッチング(WetEtch Back)または化学的機械的研磨方式で行うことができる。
【００３８】
この中でも、表面処理を酸素プラズマ処理で施す場合、２００Ｗ〜１０００Ｗのプラズマパワーを印加し、３００ｓｃｃｍ〜７００ｓｃｃｍのＯ２を供給しながら１０秒〜６０秒間酸素プラズマ処理を施すことができる。
【００３９】
表面処理をプラズマエッチバックで施す場合、ＣｘＦｙ系またはＮＦ系のようなフッ素含有ガスを使用し、１０ｍＴｏｒｒ〜５０ｍＴｏｒｒの圧力で３００Ｗ〜５００Ｗのバイアスを印加して１０秒〜５０秒間施すことができる。この際、フッ素含有ガスとしてＣＨＦ３、ＣＦ４、Ｃ３Ｆ８の中から選択された一つまたは２つ以上の混合ガスを使用することができ、供給流量は１０ｓｃｃｍ〜２００ｓｃｃｍに設定することができる。
【００４０】
表面処理をウェットエッチング方式で施す場合、エッチング剤(Etchant)としてＮＨ４Ｆ系またはＮＦ系のようなフッ素(Fluorine)含有液を使用することが好ましく、常温〜７０℃で１分〜１０分間行うことができる。この際、フッ素含有液としてＨ２ＯとＨＦが５０：１〜２００：１で混合されたＤＨＦ溶液、またはＮＨ４ＦとＤＨＦが１００：１〜３００：１で混合されたＢＯＥ溶液を使用することができる。
【００４１】
表面処理を化学的機械的研磨方式で施す場合、平坦化目的ではない表面改質または欠陥除去を目的として化学的機械的研磨工程を行うので、研磨目標厚さを１００Å以下と設定することが好ましい。この際、スラリーとしては、研磨対象膜がＴＥＯＳ系酸化膜の場合、シリカ系（ＳｉＯ２）スラリーを使用することが好ましい。
【００４２】
図５（ｂ）は、表面処理を施した後、層間絶縁膜の表面の欠陥状態を示す写真である。
【００４３】
図５（ｂ）に示すように、層間絶縁膜４０２を形成し熱処理を施した後、表面処理を施しても、凸部＆オープンまたはシニングのような欠陥が発生する。しかし、熱処理のみを施す場合よりウェーハにおける全体欠陥数は１４４個であってよりさらに著しく減少し、同様に欠陥が発生したダイの数も１３７個であってよりさらに減少することが分かる。
【産業上の利用可能性】
【００４４】
本発明に係る半導体素子の絶縁膜形成方法は、絶縁膜に発生する欠陥を最小化することが可能であり、絶縁膜を形成する際に利用して有利である。
【図面の簡単な説明】
【００４５】
【図１】（ａ）はＴＥＯＳ膜上に発生したスポット状の欠陥を示す断面ＳＥＭ写真である。（ｂ）はスポットの発生によるパターン不良を示す写真である。
【図２】ＴＥＯＳの表面に存在する不純物の測定結果を示す特性グラフである。
【図３】本発明の実施例に係る半導体素子の絶縁膜形成方法を説明するための断面図である。
【図４】本発明の実施例に係る半導体素子の絶縁膜形成方法を説明するための断面図である。
【図５】（ａ）は熱処理を施した後、層間絶縁膜の表面の欠陥状態を示す写真である。（ｂ）は表面処理を施した後、層間絶縁膜の表面の欠陥状態を示す写真である。
【符号の説明】
【００４６】
１０１    ＴＥＯＳ膜
１０２    窒化膜
１０３    スポット
４０１    半導体基板
４０２    絶縁膜
４０３    スポット
【図１】
2006108607.tif 000003
【図２】
2006108607.tif 000004
【図３】
2006108607.tif 000005
【図４】
2006108607.tif 000006
【図５】
2006108607.tif 000007