(57)【要約】【課題】  パターン情報生成後のタイミング情報変動を抑制できるような平坦化パターン自動生成方法に関する。【解決手段】  配線層における配線領域内の配線パターン情報とグリッド情報とから既配線グリッドと未配線グリッドとの識別を行う工程と、前記未配線グリッドの全てを含む領域を最大形状として抽出し、この最大形状に対応する最大形状情報を得る工程と、前記最大形状情報において、前記最大形状に対して配線への負荷容量を軽減する形状変更を行い、形状変更後の形状情報を得る工程と、前記形状変更後の形状情報に基づいて平坦化パターン情報を生成する工程とを含む。【選択図】  図１
2006074057.tif 000002
【特許請求の範囲】
【請求項１】
配線層における配線領域内の配線パターン情報とグリッド情報とから既配線グリッドと未配線グリッドとの識別を行う工程と、
前記未配線グリッドの全てを含む領域を最大形状として抽出し、この最大形状に対応する最大形状情報を得る工程と、
前記最大形状情報において、前記最大形状に対して配線への負荷容量を軽減する形状変更を行い、形状変更後の形状情報を得る工程と、
前記形状変更後の形状情報に基づいて平坦化パターン情報を生成する工程とを含むことを特徴とする平坦化パターン自動生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体集積回路内に形成される配線層を多層化するに際し、配線層を平坦化するための平坦化パターンを簡易に生成させる方法に関する。
【背景技術】
【０００２】
近年、超ＬＳＩの高集積化のために配線層の多層化が行われている。
【０００３】
しかしながら、配線層を多層化すると、下層の配線パターンの凹凸部が、上の層間絶縁膜、すなわち前記下層の配線パターンが形成される配線層の上に形成される層間絶縁膜にも影響を及ぼすので層間絶縁膜にも凹凸部が現れる。層間絶縁膜における凹凸部は、上層の配線層の形成時にステップカバレージ不良（マスクを用いるパターン露光時に、ウエハ上に焦点深度以上の段差が生じることに起因する焼付けミス）を発生させ、これにより、配線層に断線や不良などの不具合が生じてしまう。このため、層間絶縁膜の表面の平坦化は、信頼性の高い多層配線構造を実現する上で必要な技術となっている。
【０００４】
従来の層間絶縁膜の平坦化の代表的な技術として、樹脂塗布法等が用いられてきたが、この方法は、十分な平坦化が得られないという課題がある。そこで、配線どうしの隙間部にＣＡＤ技術を用いて平坦化パターン（補助パターン）を生成することにより、層間絶縁膜の平坦化を行う方法が提案されている。
【０００５】
ＣＡＤ技術を用いる平坦化パターンの生成方法としては、例えば、特許文献１に示されるものが知られている。
【０００６】
以下、図面を参照しながら、従来の平坦化パターンの生成方法について説明する。
【０００７】
図４（ａ）〜（ｄ）および図５（ａ）〜（ｃ）は、信号を伝搬させる配線パターンの近傍に平坦化パターンを生成させる従来の平坦化パターンの生成方法を示す工程図である。
【０００８】
まず、図４（ａ）に示すダミー元パターン１１０１を生成する。次に、図４（ｂ）に示す配線パターン１１０２を拡大処理して、図４（ｃ）に示す拡大配線パターン１１０３を生成する。次いで、ダミー元パターン１１０１から拡大配線パターン１１０３と重なる部分を削除して、図４（ｄ）に示すダミーパターン１１０４を生成する。
【０００９】
次に、ダミーパターン１１０４を所定量だけ縮小して小さなダミーパターンを除去し、図５（ａ）に示す縮小ダミーパターン１２０５を生成する。そして、残った縮小ダミーパターン１２０５を所定量だけ拡大処理して、図５（ｂ）に示す平坦化パターン１２０６を生成する。最後に、配線パターン１１０２と平坦化パターン１２０６を合成して、図５（ｃ）に示す最終パターン１２０７を生成する。
【００１０】
また、図４（ａ）のダミー元パターン１１０１を上下左右に少しずつずらしたダミー元パターンからそれぞれダミーパターンを生成し、最後にそれら複数のダミーパターンを合成することによって平坦化パターンの面積を増やす手法も提案されている。
【特許文献１】特開平９-３０６９９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記の従来技術による平坦化パターン自動生成方法によると、配線処理終了後に複雑なマスク処理を施して平坦化パターンを生成しているが、パターン生成後のタイミング計算については、これを行っていない。
【００１２】
タイミング計算を行おうとすると、平坦化パターンによる配線容量の増加を考慮するにはフィードバックの時間がかかる。さらに、タイミング計算を行った後にタイミングエラーが検出された場合の対応も難しい。
【００１３】
また、単純図形を繰り返したダミー元パターン１１０１の形状間隔が必要なことから、面積率を満たすパターンを作れない可能性もある。
【００１４】
本発明は上記した課題の解決を図るべく創作したものであって、自動配置配線ツール内で容易に平坦化パターン情報を生成させ、平坦化パターン情報の生成処理時間を短縮し、タイミング計算前に平坦化パターン情報生成を行うことにより、パターン情報生成後のタイミング情報変動を抑制できるような平坦化パターン自動生成方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の平坦化パターン自動生成方法は、
配線層における配線領域内の配線パターン情報とグリッド情報とから既配線グリッドと未配線グリッドとの識別を行う工程と、
前記未配線グリッドの全てを含む領域を最大形状として抽出し、この最大形状に対応する最大形状情報を得る工程と、
前記最大形状情報において、前記最大形状に対して配線への負荷容量を軽減する形状変更を行い、形状変更後の形状情報を得る工程と、
前記形状変更後の形状情報に基づいて平坦化パターン情報を生成する工程とを含むことを特徴とする。
【００１６】
上記において、配線への負荷容量を軽減するための形状変更とは、一般的には形状の一部を削減することであり、代表的にはスリットを形成することがあげられる。
【００１７】
この発明による作用は次のとおりである。すなわち、平坦化パターン情報を生成する工程において、マスク処理ツール特有の特殊なマスク演算処理を使用しておらず、配置配線ツールを用いての配線処理の終了直後に、同じ配置配線ツールのデータベース上において平坦化パターン情報を生成するので、平坦化パターン情報を容易に生成することができ、引き続いてのタイミング計算時には平坦化パターンを含めた配線容量を用いて計算・検証をすることができる。その結果、ＬＳＩ製造後の動作不良率を低減することができる。また、単純図形を繰り返したダミーパターンの分割を行っていないため、平坦化パターンの数やデータ量を削減することができる。
【００１８】
さらに、最大形状をそのまま用いるのではなく、例えばスリットを設けるなど形状変更することにより配線との間の負荷容量を軽減しているので、信号遅延への影響をさらに低く抑えることができる。
【００１９】
なお、この発明においては、その平坦化パターン情報の生成工程で、ダミーパターンを含む面積率を求めて面積率ルールと照合する工程や、面積率が所定値を超過している場合にダミーパターンを所定量だけ縮小したダミーパターンを生成した上で前記の照合の工程へ進む工程を含むことが好ましい。
【発明の効果】
【００２０】
本発明の平坦化パターン自動生成方法によると、タイミング検証前のデータに対してデザインルールを満たす大きさ、間隔で平坦化パターン情報を生成することができ、タイミング検証時には平坦化パターンによる容量増加も考慮した検証が可能となる。また、取得可能な領域に対して最大図形の変形で平坦化パターンを生成するため、平坦化パターンの数およびデータ量を削減できる。
【００２１】
加えて、タイミング検証前にデザインルールを満たす平坦化パターン情報を生成できるためタイミング検証の精度を向上させることができる。さらに、最大図形を変形して、配線全体への容量増加を軽減することにより、タイミング制約の比較的厳しいＬＳＩに対しても適用可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明にかかわる平坦化パターン自動生成方法の実施の形態について、図面を参照しながら説明する。ＬＳＩの製造のためには複数のマスクレイヤが存在するが、以下の各実施の形態においてはそれらのマスクレイヤに対して行う処理である。
【００２３】
以下、本発明の実施の形態にかかわる平坦化パターン自動生成方法について、図１（ａ）〜（ｄ）、図２および図３のフロー図を参照しながら説明する。
【００２４】
まず、ステップ４０１においてグリッド情報を入力したあと、図１（ａ）に示すようにグリッド情報１０１の初期化を行う。この初期化は未配線グリッド情報１０３（フラグ"１"）を付加することで行う。このときに使用しているグリッド情報１０１のグリッド間隔は、グリッドベース配線ツールの場合、配線トラック情報を用いると、通常、［最小間隔＋最小線幅］が設定されているため、セパレーションルールを考慮する必要がない。しかし、グリッドベース配線ツール以外では、次処理でセパレーションルールを考慮する必要が生じるため、最小線間隔やマスク処理上の最小グリッドをグリッド間隔に設定する。
【００２５】
次に、初期化済みのグリッド情報と図１（ｂ）に示す配線パターン１０２の情報をステップ４０２に入力し、図１（ｃ）に示すような未配線グリッド情報１０３と既配線グリッド情報１０４を生成する。このとき、配線パターン１０２とグリッドの間隔がセパレーションルールを満たさない場合には、満たすために必要な数のグリッドに対して既配線グリッド情報１０４を付加することによって、平坦化パターン生成時にデザインルールエラーを起こさないようにする。
【００２６】
次に、ステップ４０３にグリッド情報を入力して、図１（ｄ）に示すような未配線グリッド情報１０３の領域を結ぶ最大形状の抽出を行い、その最大形状に対して最大形状情報１０５を付加する。このとき、設定した未配線グリッド情報１０３は既に配線パターン１０２とのセパレーションルールを考慮して付加されているため、未配線グリッド情報１０３の領域の最外郭を結ぶようにすればデザインルールエラーを起こすことはない。
【００２７】
次に、ステップ８０１において、最大形状情報（ダミーパターン）１０５の領域と配線パターン１０２との間の容量を減らすために、図２に示すように、配線パターン１０２に対して垂直方向にスリット７０１を入れたパターン７０２の生成を行う。このパターンの生成は、配線パターンの長さ方向と同一方向において最大形状情報（ダミーパターン）１０５の領域が複数グリッドにわたって存在しているか否かを判別し、存在している場合には、１グリッド間隔あるいは複数グリッド間隔で配線パターン方法に対する垂直方向において、その最大形状情報１０５の領域を分割する処理を行い、スリット７０１を生成する。
【００２８】
次に、ステップ４０４において、図２に示すような配線形状とダミーパターン形状を含めた配線層中の面積率を計算する。
【００２９】
そして、ステップ４０５で面積率ルールを満たすか否かの判別処理を行い、満たす場合には抽出されたダミーパターンをそのまま平坦化パターンとし、満たさない場合は、ステップ４０６において、超過している面積分が削減されるようにダミーパターンの縮小処理を行う。
【００３０】
次に、ステップ４０７で平坦化パターンを含めたＬＰＥ処理（抵抗・容量抽出処理）を行い、抽出された配線の抵抗・容量情報を基にステップ４０８でタイミング計算を行う。
【００３１】
以上のように、本実施の形態によると、平坦化パターン情報を生成する工程において、マスク処理ツール特有の特殊なマスク演算処理を使用していないため、配置配線ツールのデータベース上で平坦化パターン情報を生成するので、平坦化パターン情報を容易に生成することができ、平坦化パターンを含めた容量情報を基にタイミング計算・検証を行えるため、ＬＳＩ製造後の動作不良率を低減することができる。また、従来技術の場合のような単純図形を繰り返したダミーパターンの分割を行っていないため、平坦化パターンの数やデータ量を従来よりもさらに削減することができる。
【００３２】
さらに、最大形状においてスリットを設けたことにより、平坦化パターンと配線間の容量を軽減でき、信号遅延への影響をさらに低く抑えることができる。
【図面の簡単な説明】
【００３３】
【図１】（ａ）〜（ｄ）は本発明の実施の形態にかかわる平坦化パターン自動生成方法の各工程を示す工程説明図である。
【図２】本発明の実施の形態にかかわる平坦化パターン自動生成方法の工程を示す工程説明図である（図１（ｄ）のつづき）。
【図３】本発明の実施の形態にかかわる平坦化パターン自動生成方法のフロー図である。
【図４】（ａ）〜（ｄ）は従来の平坦化パターン自動生成方法の各工程を示す工程説明図である。
【図５】（ａ）〜（ｃ）は従来の平坦化パターンの生成方法の各工程を示す工程説明図である。
【符号の説明】
【００３４】
１０１  グリッド情報
１０２  配線パターン
１０３  未配線グリッド情報（グリッド情報初期化値）
１０４  既配線グリッド情報
１０５  最大形状情報（ダミーパターン）
４０１  グリッド情報初期化処理
４０２  グリッド情報書き換え処理
４０３  ダミーパターン抽出処理
４０４  面積率算出処理
４０５  面積率判別処理
４０６  ダミーパターン縮小処理
４０７  抵抗・容量抽出処理
４０８  タイミング計算処理
７０１  ダミーパターンスリット
７０２  ダミーパターン
８０１  ダミーパターン分割処理
【図１】
2006074057.tif 000003
【図２】
2006074057.tif 000004
【図３】
2006074057.tif 000005
【図４】
2006074057.tif 000006
【図５】
2006074057.tif 000007