(57)【要約】【課題】  電子ビームを照射することによってアモルファスシリコン膜を結晶化する際に蓄積される電荷を逃がす。【解決手段】  導電性遮光膜２０４は、電子ビームが照射されるアモルファスシリコン膜及びポリシリコン層に蓄積される電荷を外部に逃がすことが可能である。より具体的には、導電性遮光膜２０４は、配線Ｌ１及びＬ２を介して電荷を装置外部に逃がすことが可能である。したがって、アモルファスシリコン膜或いはポリシリコン層におけるチャージアップを低減できる。これにより、アモルファスシリコン膜或いはポリシリコン層に蓄積した電荷による電界の発生を抑制でき、電子ビームをアモルファスシリコン膜等に到達させることができる。【選択図】  図８
2006165033.tif 000002
【特許請求の範囲】
【請求項１】
基板上の画像表示領域及び該画像表示領域の周辺に位置する周辺領域の少なくとも一方の領域に、導電性を有する遮光膜を形成する第１成膜工程と、
前記一方の領域のうち少なくとも前記遮光膜の上側に非晶質膜を形成する第２成膜工程と、
真空中で前記非晶質層の上側から電子ビームを照射することによって前記非晶質膜から多結晶半導体層を形成しつつ、該多結晶半導体層に蓄積された電荷を前記遮光膜を介して逃がす結晶化工程と
を備えたことを特徴とする半導体の結晶化方法。
【請求項２】
前記遮光膜は、前記少なくとも一方の領域に配設された導電部に電気的に接続されており、
前記結晶化工程において、該導電部を介して前記電荷を逃がすこと
を特徴とする請求項１に記載に半導体の結晶化方法。
【請求項３】
前記第１成膜工程及び前記第２成膜工程を真空中で行うこと
を特徴とする請求項１又は２に記載の半導体の結晶化方法。
【請求項４】
前記多結晶半導体の表面を安定化させるように該表面を再構成する表面再構成工程を更に備えたこと
を特徴とする請求項１から３の何れか一項に記載の半導体の結晶化方法。
【請求項５】
前記多結晶半導体層は半導体素子の一部を構成すること
を特徴とする請求項１から４の何れか一項に記載の半導体の結晶化方法。
【請求項６】
前記非晶質膜はアモルファスシリコン膜であり、前記多結晶半導体層はポリシリコン層であること
を特徴とする請求項１から５の何れか一項に記載の半導体の結晶化方法。
【請求項７】
基板上の画像表示領域及び該画像表示領域の周辺に位置する周辺領域の少なくとも一方の領域に、導電性を有する遮光膜を形成する第１成膜工程と、
前記一方の領域のうち少なくとも前記遮光膜の上側に非晶質膜を形成する第２成膜工程と、
真空中で前記非晶質層の上側から電子ビームを照射することによって前記非晶質膜からチャネル領域を含む多結晶半導体層を形成しつつ、該多結晶半導体層に蓄積された電荷を前記遮光膜を介して逃がす結晶化工程と
を備えたことを特徴とする半導体素子の製造方法。
【請求項８】
請求項７に記載の半導体素子の製造方法によって製造された半導体素子と、
前記遮光膜から前記電荷を逃がすように前記少なくとも一方の領域に設けられた導電路と
を備えたこと
を特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、薄膜トランジスタのチャネル領域を含む良質のポリシリコン層をアモルファスシリコン膜から簡便に形成できる半導体の結晶化方法、及びこれを応用した半導体素子の製造方法、並びにこの方法によって製造された半導体素子が搭載された電気光学装置及び電子機器の技術分野に関する。
【背景技術】
【０００２】
例えばアクティブマトリクス方式で駆動される液晶装置等の電気光学装置においては、各画素部を駆動するための薄膜トランジスタ等の半導体素子を構成する半導体層として、通常素子の高速動作を可能にするポリシリコン層が採用される。ポリシリコン層は、通常アモルファスシリコン膜を結晶化させることによって形成される。ポリシリコン層の形成方法として、例えば、アモルファスシリコン膜を比較的低温で結晶化させてポリシリコン層を形成するＥＬＡ（Excimer Ｌaser Annealing：エキシマ・レーザ・アニーリング、以下適時“ＥＬＡ”と称す。）法がある。
【０００３】
また、アモルファスシリコン膜に電子ビームを照射することによってポリシリコン層を形成する方法も存在する。このような方法によれば、アモルファスシリコン膜に電子ビームを照射することによりアモルファスシリコン膜がチャージアップしてしまい、即ち電子ビーム照射により発生した電荷が行き場所が無くアモルファスシリコン膜内に過度に蓄積してしまい、アモルファスシリコン膜を結晶化することが困難になる問題がある。特許文献１乃至特許文献５はこの問題点を回避するための各種技術を開示している。
【０００４】
特許文献１は、真空中でアモルファスシリコン表面近傍に電離プラズマを含む電子雲を発生させ、不活性ガス、ヘリウム、水素、クリプトン、キセノン、酸素、窒素、或いはシラン等の導入ガス雰囲気中を透過する電子ビームによってアモルファスシリコンを結晶化する方法が開示されている。この方法によれば、電子ビームの加速エネルギーは処理対象であるアモルファスシリコンに電子ビームが浸透するレベルに調整され、アモルファスシリコン表面の電子雲によってアモルファスシリコンのチャージアップを抑制している。特許文献２は、希ガスイオンを薄膜材料蒸着中に照射し、薄膜中に残留した希ガス原子によって結晶粒径が大きい結晶質薄膜を形成する方法を開示している。この方法によれば、希ガス原子が薄膜再結晶化処理時に薄膜格子の再配列を妨げ、薄膜中の結晶核発生密度を低く抑えることによって、結晶粒径の大きい結晶質薄膜を形成できる。特許文献３は、基板上の非晶質薄膜に電子ビームを照射して空孔・格子間原子型欠陥を誘起し、その後所定の処理を行うことによって非晶質薄膜を結晶化する電子線励起固相成長方法を開示している。特許文献４は、所定パターンのマスクを介して電子線照射することで被照射膜の改質を行う技術を開示している。特許文献５は、成膜された物品にイオンビームを照射することによって、比較的低温下で良好な結晶性を有するシリコン膜を形成する方法を開示している。この方法によれば、イオン種、イオン照射エネルギー等を便宜選択又は調整することにより、表面励起、結晶性向上、結晶配向制御等の効果を得ることが可能である。
【０００５】
【特許文献１】特開２００１−２０３１６８号公報
【特許文献２】特開平８−２０３８２４号公報
【特許文献３】特開平１０−１１６７８７号公報
【特許文献４】特開平１１−３０７００号公報
【特許文献５】特開平１１−２１４３０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＥＬＡ法によれば、比較的低温でポリシリコン層を形成できるものの、アモルファスシリコン膜を結晶化させるためのＥＬＡ装置のメンテナンスに手間がかかる問題点がある。より具体的には、レーザチューブ及びガスの管理に手間がかかる。また、特許文献１乃至５に開示された技術のように、電子ビーム或いはイオンビームを照射する方法を用いた場合、アモルファスシリコン膜等の非晶質膜のチャージアップを低減するためには非晶質膜を結晶化するための装置構成が煩雑になるうえ、チャージアップを十分に抑制することが難しい問題点がある。加えて、装置のメンテナンスに要するコストも大きくなる問題があった。
【０００７】
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、簡便な装置構成によって効果的、且つ安価にチャージアップを抑制し、良質の半導体結晶層を形成できる半導体の結晶化方法、及びこれを応用した半導体素子の製造方法、並びに電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体の結晶化方法は上記課題を解決するために、基板上の画像表示領域及び該画像表示領域の周辺に位置する周辺領域の少なくとも一方の領域に、導電性を有する遮光膜を形成する第１成膜工程と、前記一方の領域のうち少なくとも前記遮光膜の上側に非晶質膜を形成する第２成膜工程と、真空中で前記非晶質層の上側から電子ビームを照射することによって前記非晶質膜から多結晶半導体層を形成しつつ、該多結晶半導体層に蓄積された電荷を前記遮光膜を介して逃がす結晶化工程とを備える。
【０００９】
本発明に係る半導体の結晶化方法によれば、基板上の画像表示領域及び該画像表示領域の周辺に位置する周辺領域の少なくとも一方の領域に形成された遮光膜を利用してチャージアップを抑制することが可能であり、煩雑な工程を経ることなく非晶質膜を結晶化できる。ここで、本発明の「画像表示領域」とは、複数の画素を含む領域全体、及び複数の画素のうちの一の画素領域の両方の意味を含む。これに応じて、本発明の「周辺領域」も、複数の画素を含む画像表示領域全体の周辺に位置する領域、及び複数の画素の周辺に位置する領域の両方を含む。本発明の「遮光膜」は、例えば、プロジェクタにおける強力な投射光に基づく迷光や裏面等からの戻り光、液晶装置等のバックライトからの外部照射光、外光などの各種光に対する遮光機能を有しており、結晶化工程で形成される多結晶半導体層の光リーク電流、例えばＴＦＴにおける光リークによるオフ電流を低減する機能を有している。ここで、「戻り光」とは、基板の裏面による反射光だけでなく、プロジェクタのように強力な光が基板を突き抜けて半導体層に到達する場合も含む。このような光を遮光する目的で形成される遮光膜が導電性を有していることにより、別途新たに電荷を逃がす手段を設けることなく、少なくとも遮光膜の上側の多結晶半導体層に蓄積される電荷を遮光膜を介して逃がすことが可能である。これにより、電子ビームが非晶質膜に到達することを阻害する電界の発生を抑制できる。したがって、非晶質膜から多結晶半導体層を形成する際に継続的に電子ビームを照射することが可能であり、良質の多結晶半導体層を形成できる。尚、非晶質膜は、遮光膜上に直接形成されている場合或いは他の層を介し非晶質膜が間接的に形成されている場合の両方の場合を含む。
【００１０】
以上により、本発明に係る半導体の結晶化方法によれば、別途新たな工程及び装置構成を要することなく簡便な方法及び装置構成によって蓄積された電荷を逃がすことが可能であり、非晶質膜から良質の多結晶半導体層を安価で形成できる。
【００１１】
本発明に係る半導体の結晶化方法の一の態様においては、前記遮光膜は、前記少なくとも一方の領域に配設された導電部に電気的に接続されており、前記結晶化工程において、該導電部を介して前記電荷を逃がしてもよい。
【００１２】
この態様によれば、導電部は、例えば画像表示領域の周辺に形成された、グランド配線ら定電位配線或いは画素領域に沿って複数形成された配線等の各種配線であり、これら配線を介して非晶質膜に蓄積される電荷を外部に逃がすことが可能になる。したがって、蓄積された電荷によって発生する電界を低減でき、非晶質膜に電子ビームを継続的に照射することが可能になる。
【００１３】
本発明に係る半導体の結晶化方法の他の態様においては、前記第１成膜工程及び前記第２成膜工程を真空中で行ってもよい。
【００１４】
この態様によれば、非晶質膜の形成から多結晶半導体層の形成までの工程を真空中で行うことにより、好ましくは真空状態を維持したままでこれらの工程を行うことで、製造工程における非晶質膜及び多結晶半導体層の特性の劣化を抑制できる。より具体的には、非晶質膜及び多結晶半導体層の特性を劣化させる不純物等が結晶化プロセス中に非晶質膜及び多結晶半導体層の表面に付着することを低減できる。
【００１５】
本発明に係る半導体の結晶化方法の他の態様においては、前記多結晶半導体の表面を安定化させるように該表面を再構成する表面再構成工程を更に備えていてもよい。
【００１６】
この態様によれば、例えば、多結晶半導体層の表面におけるダングリングボンドを低減でき、多結晶半導体層を安定化させることが可能である。ここで、本発明の「表面再構成」とは、半導体層の表面が有する不安定な構造を改質し、半導体層の表面を化学的に安定化させるための処理を意味し、例えば、半導体の表面においてダングリングボンドの如き半導体を構成する原子同士の結合が切れた状態を低減するように、半導体の表面に水素或いは酸素を結合させる処理を意味する。
【００１７】
本発明に係る半導体の結晶化方法の他の態様においては、前記多結晶半導体層は半導体素子の一部を構成してもよい。
【００１８】
この態様においては、例えば基液晶装置等の如き電気光学装置を製造する際に基板上に良質の薄膜トランジスタを形成できる。より具体的には、例えばこれら薄膜トランジスタのチャネル領域を含むポリシリコン層を簡便な工程及び装置によって形成できることに加え、電子ビームを照射する際の諸条件も任意に調整可能であり、良質のポリシリコン層を形成できる。
【００１９】
本発明に係る半導体の結晶化方法の他の態様においては、前記非晶質膜はアモルファスシリコン膜であり、前記多結晶半導体層はポリシリコン層であってもよい。
【００２０】
この態様によれば、アモルファスシリコン膜に比べて素子の高速動作を可能にする良質のポリシリコン層を簡便に形成できる。
【００２１】
本発明に係る半導体素子の製造方法は上記課題を解決するために、基板上の画像表示領域及び該画像表示領域の周辺に位置する周辺領域の少なくとも一方の領域に、導電性を有する遮光膜を形成する第１成膜工程と、前記一方の領域のうち少なくとも前記遮光膜の上側に非晶質膜を形成する第２成膜工程と、真空中で前記非晶質層の上側から電子ビームを照射することによって前記非晶質膜からチャネル領域を含む多結晶半導体層を形成しつつ、該多結晶半導体層に蓄積された電荷を前記遮光膜を介して逃がす結晶化工程とを備える。
【００２２】
本発明に係る半導体素子の製造方法によれば、上述の本発明の半導体の結晶化方法と同様に、遮光膜を利用してチャージアップを抑制することが可能であり、煩雑な工程を経ることなく非晶質膜を結晶化できる。これにより、例えば、アモルファスシリコン膜を含む半導体素子に比べて高速動作が可能である半導体素子を簡便に製造することが可能である。このような半導体素子としては、例えば、アクティブマトリクス駆動される電気光学装置に作りこまれる薄膜トランジスタ等を挙げることができる。
【００２３】
本発明に係る電気光学装置は上記課題を解決するために上述の本発明の半導体素子の製造方法によって製造された半導体素子と、前記遮光膜から前記電荷を逃がすように前記少なくとも一方の領域に設けられた導電路とを備える。
【００２４】
本発明に係る電気光学装置によれば、本発明の半導体素子の製造方法によって製造された半導体素子を具備してなるので、高速動作が可能な半導体素子を備えた電気光学装置を提供できる。このような半導体素子を備えた電気光学装置は、例えば高解像度に伴って薄膜トランジスタ等の高速動作が必要とされる装置に好適である。したがって、本発明に係る電気光学装置によれば、製造工程及び製造装置の煩雑化を伴うことなく、優れた表示性能を有する電気光学装置を提供できる。
【００２５】
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
【００２６】
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。更には電気光学装置を露光用ヘッドとして用いたプリンタ、コピー、ファクシミリ等の画像形成装置などの各種電子機器を実現できる。
【００２７】
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照しながら本発明に係る半導体の結晶化方法、半導体素子の製造方法、電気光学装置及び電子機器の各態様について説明する。
【００２９】
先ず図１乃至図３を参照しながら、本発明に係る電気光学装置の一態様である液晶装置８０の構成を説明する。図１は本実施形態に係る液晶装置８０の全体構成を示す平面図であり、図２は図１のＨ−Ｈ´断面図である。図３は、液晶装置８０の電気的な構成を示す回路図である。尚、本明細書中において、“ＴＦＴ”とは薄膜トランジスタを意味する。
【００３０】
図１及び図２において、液晶装置８０では、ＴＦＴアレイ基板１０及び対向基板２０が対向配置されることにより構成されている。ＴＦＴアレイ基板１０及び対向基板２０の間に液晶層５０が封入されており、ＴＦＴアレイ基板１０及び対向基板２０は、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００３１】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。本実施形態においては、画像表示領域１０ａの周辺を規定する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、額縁遮光膜５３より以遠の領域が、本発明に係る「周辺領域」の一例に該当する。この周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われる領域には、走査線駆動回路１０４が設けられている。更に、画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するために、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。平面的に見て対向基板２０の４つのコーナー部には、ＴＦＴアレイ基板１０に共通電位供給用の上下導通端子が設けられると共に、この上下導通端子と対向電極２１との間の上下導通をとる上下導通材１０６が配置されている。これらにより、ＴＦＴアレイ基板１０及び対向基板２０の間で電気的な導通をとることができる。
【００３２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３３】
図３において、液晶装置８０は、本発明に係る「導電路」の一例を夫々構成する配線Ｌ１及びＬ２、マトリクス状に形成された複数の画素部１５を備えている。画素部１５は、画素電極９ａ、画素電極９ａをスイッチング制御するＴＦＴ３０、及び蓄積容量７０を備えている。
【００３４】
ＴＦＴ３０のソースには、画像信号が供給されるデータ線６ａが電気的に接続されている。データ線６ａに書き込まれる画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給されてもよい。走査線３ａはＴＦＴ３０のゲートに電気的に接続されており、走査信号Ｇ１、Ｇ２、・・・、Ｇｍが所定のタイミングで走査線３ａに線順次で印加される。
【００３５】
画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０は一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎを画素電極９ａに所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板２０に形成された対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、画素部１５を夫々含む各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで保持された画像信号がリークするのを防ぐために、画素電極９ａ及び対向電極の間に形成される液晶容量と並列に蓄積容量７０が付加される。蓄積容量７０は走査線３ａに並んで設けられ、定電位に固定された固定電位側容量電極としての容量線３００に電気的に接続されている。
【００３６】
配線Ｌ１及びＬ２は、本発明に係る「導電路」の一例に夫々該当し、ＴＦＴ３０を形成する際にＴＦＴ３０のチャネル領域を含むポリシリコン層に蓄積される電荷を逃がす経路として機能する。より具体的には、後述するようにＴＦＴ３０に含まれるポリシリコン層を結晶化する際にポリシリコン層に蓄積される電荷を装置外部に逃がす経路である。配線Ｌ１は、データ線６ａに沿って設けられており、画素部１５に電気的に接続されている。より具体的には、配線Ｌ１は、後に詳細に説明する導電性遮光膜２０４ａ及び２０４ｂに電気的に接続されており、アモルファスシリコン膜に電子ビームを照射することによりＴＦＴ３０のチャネル領域を含むポリシリコン層を形成する際に、ポリシリコン層に蓄積される電荷を導電性遮光膜２０４ａ又は２０４ｂを介して装置外部に逃がす。
【００３７】
配線Ｌ２は、配線Ｌ１に夫々電気的に接続されており、走査線３ａに沿って延在するように画像表示領域の周辺に位置する周辺領域に設けられている。本実施形態では、図中上側及び下側の周辺領域に夫々一本ずつ配線Ｌ２が設けられているが、図中上側及び下側の少なくとも一方に設けられていてもよい。即ち、配線Ｌ２は、配線Ｌ１に電気的に接続され、ＴＦＴ３０に含まれるポリシリコン層に蓄積される電荷を装置外部に逃がすことができるように設けられていれば、本実施形態の本数或いは配置に限定されるものではない。同様に配線Ｌ１も、ＴＦＴ３０に含まれるポリシリコン層に蓄積される電荷を配線Ｌ２に逃がすことができるように設けられていれば本実施形態の本数及び配置に限定されるものではない。配線Ｌ１は、例えば各画素部１５に電気的に接続されるように走査線３ａに沿って設けられていてもよいし、これに伴い配線Ｌ２はデータ線６ａに沿って延在するように周辺領域に設けられていてもよい。更に、配線Ｌ１及びＬ２を図中縦方向に及び横方向に格子状に配設し、互いに電気的に接続しておいてもよい。
【００３８】
図１及び図２に示したＴＦＴアレイ基板１０上には、データ線駆動回路１０１及び走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質或いは欠陥等を検査するための検査回路等が形成されていてもよい。
【００３９】
次に、図４から図７を参照しながら、液晶装置８０に含まれる周辺回路部２５及び画素部１５の構成を説明する。図４は画像表示領域の周辺に位置する周辺回路部２５の構成を示す平面図であり、図５は図４のａ−ａ´線断面図である。図６は画素部１５の平面図であり、図７は図６のｂ−ｂ´線断面図である。尚、図４及び図５において、周辺回路部２５に含まれるＴＦＴとして、チャネル領域をなす半導体層としてのポリシリコン層を有し、Ｎチャネル型ＴＦＴ部とＰチャネル型ＴＦＴ部とを夫々１つずつ含んでなる相補型ＴＦＴを例示する。この相補型ＴＦＴはインバータとして機能する。図６及び図７において、画素部の画素スイッチング用のＴＦＴとして、チャネル領域を含む半導体層としてポリシリコン層を有するＴＦＴを例示する。画素スイッチング用のＴＦＴは、高駆動周波数にも対応可能なように、キャリア移動度に優れたＮチャネル型ＴＦＴであることが好ましい。
【００４０】
図４及び図５において、周辺回路部２５は、ＴＦＴ３０ａ及びＴＦＴ３１ａの２つのＴＦＴを備える。ＴＦＴ３０ａは、Ｐチャネル型ＴＦＴからなり、ＴＦＴ３１ａは、Ｎチャネル型ＴＦＴからなる。ＴＦＴ３０ａ及びＴＦＴ３１ａの夫々は、本実施形態に係る半導体素子の製造方法において同時に形成されるポリシリコン層からなる半導体層１ａを備える。ＴＦＴ３０ａ及びＴＦＴ３１ａの夫々において、半導体層１ａの一端側（図４及び図５における左端側）は、コンタクトホール２１４ａを介してソース電極２１６ａに電気的に接続されており、他の一端側（図４及び図５における右端側）は、コンタクトホール２２０ａを介して、周辺回路部２５における各種信号の出力端子であるドレイン電極２２２ａに電気的に接続されている。ソース電極２１６ａは、周辺回路部２５の高電位側の定電圧電源ＶＤＤに電気的に接続されており、ドレイン電極２２２ａは、周辺回路部２５の低電位側の低電圧電源ＶＳＳに電気的に接続されている。ＴＦＴ３０ａ及び３１ａの夫々は、共通のゲート電極２１０ａを備えている。ゲート電極２１０ａは、周辺回路部２５における各種信号の入力端子となっている。半導体層１ａは、その一部として、ゲート絶縁膜を含む絶縁膜２０８ａを挟んでゲート電極２１０ａの下部に位置する領域に、チャネル領域２５０ａを含んで構成されている。周辺回路部２５のＴＦＴ３０ａ及びＴＦＴ３１ａは、夫々のチャネル領域２５０ａを囲むように、本発明に係る「遮光膜」の一例である導電性遮光膜２０４ａを備えて構成されている。チャネル領域２５０ａを含む半導体層１ａは、少なくとも導電性遮光膜２０４ａを設けない場合に比べて光リーク電流が抑制される。
【００４１】
図６及び図７において、画素部１５は、画素スイッチング用のＴＦＴ３０ｂ及び画素電極９ａを備える。ＴＦＴ３０ｂは、後述する半導体素子の製造方法において、周辺回路部２５の半導体層１ａと同時に形成されるポリシリコン層からなる半導体層１ｂを備える。ＴＦＴ３０ｂにおいて、半導体層１ｂの一端側は、コンタクトホール２１４ｂを介して、データ線の一部であるソース電極２１６ｂに電気的に接続されており、他の一端側は、コンタクトホール２２０ｂを介して画素電極９ａに電気的に接続されている。図６に示すように、透明な画素電極９ａの背後には、液晶容量に並列な蓄積容量７０が構築されている。蓄積容量７０は、半導体層１ｂの一端側から延設されており、不純物ドープにより低抵抗化された画素電位側容量電極３０１を有する。蓄積容量７０は、画素電位側容量電極３０１に誘電体膜を介して対向配置されると共に容量線３００の一部からなる固定電位側容量電極を更に有する。尚、容量線３００は、ゲート電極２１０ｂと同一の導電膜から形成されている。ＴＦＴ３０ｂは、ゲート電極２１０ｂを備える。ソース電極２１６ｂからは、例えば画像信号が供給される。そして、画像信号は、例えば走査信号等に基づいてサンプリングされ、画素電極９ａに供給されることになる。半導体層１ｂは、その一部として、ゲート絶縁膜を含む絶縁膜２０８ｂを挟んでゲート電極２１０ｂの下部に位置する領域に、チャネル領域２５０ｂを含んで構成されている。
【００４２】
ここで特に、画素部１５のＴＦＴ３０ｂは、チャネル領域２５０ｂの全面を下側から覆うように、本発明に係る「遮光膜」の一例である導電性遮光膜２０４ｂを備えて構成されている。上述の周辺回路部２５における導電性遮光膜２０４ａは、後で詳述する半導体素子の製造方法において、画素部１５の導電性遮光膜２０４ｂと同時に形成される同一膜からなる。導電性遮光膜２０４ｂは、画素スイッチング用のＴＦＴ３０ｂのチャネル領域２０４ｂに、例えば、バックライトからの外部照射光や、裏面反射光等の戻り光が照射され、光による励起で光リーク電流が発生してＴＦＴ３０ｂの特性が変化することを未然に防止する。
【００４３】
図４から図７を参照しながら説明したように、液晶装置８０が備えるポリシリコン型のＴＦＴは、アモルファスシリコン膜を備えるＴＦＴに比べて高速動作が可能であり、トランジスタ特性に優れる。ＴＦＴ３０ａ、３０ｂ、及び３１ａの夫々は導電性遮光膜２０４ａ及び２０４ｂによって遮光されること並びに、これに加えて又は代えて、後述する半導体素子の製造方法によってポリシリコン層の結晶性を向上させることが可能であり、オフ電流特性の向上が顕著に図られている。従って、本実施形態に係る液晶装置８０は、高品位の画像表示が可能である。上述のいずれの回路を構成するＴＦＴについても、結晶性に優れたポリシリコン膜を利用してＴＦＴを構築することにより、トランジスタ特性を顕著に向上させることが可能である。尚、本実施形態に係る液晶装置８０は、次に説明する半導体素子の製造方法を含む製造プロセスによって製造される。
【００４４】
図８を参照しながら本発明に係る半導体の結晶化方法を応用した半導体素子の製造方法の一態様を説明する。図８の左側に示す一連の工程断面図は、図４及び図５に示した周辺回路部２５に含まれる半導体素子を製造する際の工程断面図であり、図８の右側に示す一連の工程断面図は、図６及び図７に示した画素部１５に含まれる半導体素子を製造する際の工程断面図である。より具体的には、図８の左半面は、図４のａ―ａ´断面図に対応する個所における、周辺回路部２５のＴＦＴ３０ａ及び３１ａの製造工程を示したものであり、図８の右半面は、図６のｂ―ｂ´断面図に対応する個所における、画素スイッチング用ＴＦＴ３０ｂの製造方法を示したものである。尚、図８においては、図４乃至図７と共通する部分に同一の参照符号を付して説明する。
【００４５】
図８において、工程（１）では、例えばガラス等からなる基板２００が用意される。
【００４６】
次に、工程(２)では、基板２００上の全面に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、例えば、減圧ＣＶＤ（Chemical Vapor Deposition）法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜２０２を形成する。ここで、絶縁膜２０２は、この上に積層される導電性遮光膜２０４にエッチングを施す際に、例えば、エッチングガス、エッチング液或いはガラスからの不純物が反応することを防止する。続いて、基板２００の全面に、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体や金属シリサイド等の金属合金膜からなる導電性遮光膜２０４を成膜する。導電瀬遮光膜２０４は、スパッタリング法によって１００〜５００ｎｍ程度の膜厚、好ましくは２００ｎｍの膜厚になるように形成される。尚、導電性遮光膜２０４は、Ａｌ（アルミニウム）、Ａｇ（銀）等の他の金属から形成してもよいし、例えば導電性のポリシリコン層等からなる第１膜と高融点金属等を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を有していてもよい。
【００４７】
次に、工程（３）では、周辺回路部２５及び画素部１５の両方において同時に、フォトリソグラフィ及びエッチングを施すことにより、図４及び図６に示す周辺回路部２５及び画素部１５が備える導電性遮光膜２０４を所定の形状にパターニングし、導電性遮光膜２０４ａ及び２０４ｂを形成する。
【００４８】
次に、工程（４）では、周辺回路部２５及び画素部１５の両方において同時に、上述の工程（２）における絶縁膜２０２の形成方法と同様の方法で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜２０６、即ち周辺回路部２５の下地絶縁膜２０６ａ及び画素部１５の下地絶縁膜２０６ｂを形成する。下地絶縁膜２０６の膜厚は、例えば約１００〜２０００ｎｍ程度とする。続いて、周辺回路部２５及び画素部１５の両方において同時に、下地絶縁膜２０６上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）法等により、アモルファスシリコン膜を形成する。その後、アモルファスシリコン膜の上側からアモルファスシリコン膜の全面に電子ビームを照射する。これにより、アモルファスシリコン膜をアニールし、その結果ポリシリコン層からなる半導体層１を形成する。尚、電子ビームの照射は真空中、或いは真空に準ずる程度に減圧された環境下で行われる。
【００４９】
ここで、導電性遮光膜２０４は、電子ビームの照射中にアモルファスシリコン膜及びポリシリコン層に蓄積される電荷を外部に逃がすことが可能である。より具体的には、導電性遮光膜２０４は、図１に示した配線Ｌ１及びＬ２を介して電荷を装置外部に逃がすことが可能である。したがって、アモルファスシリコン膜或いはポリシリコン層におけるチャージアップを低減できる。これにより、アモルファスシリコン膜或いはポリシリコン層に蓄積した電荷による電界の発生を抑制でき、電子ビームをアモルファスシリコン膜等に到達させることができる。また、配線Ｌ１及びＬ２を介在させることなく、電子ビームを照射する際に、導電性遮光膜２０４をプロービングすることによって、アモルファスシリコン膜及びポリシリコン層に蓄積された電荷を適時装置外部に逃がしてもよい。ここで、プロービングとは、導電性を有する針状の部材を導電性遮光膜２０４、或いは配線Ｌ１及びＬ２に接触させることによって電荷を逃がす操作を意味する。
【００５０】
尚、アモルファスシリコン膜に電子ビームを照射する工程、即ちアモルファスシリコン膜からポリシリコン層を形成する結晶化工程は、その内部が真空状態に維持されたチャンバー内で行われる。また、導電性遮光膜２０４を形成する工程及びアモルファスシリコン膜を形成する工程を結晶化工程と同様に真空中で行うことにより、導電性遮光膜、アモルファスシリコン膜、及びポリシリコン層の表面に不純物が付着することを低減でき、製造プロセスにおけるＴＦＴの特性の劣化を抑制することが可能である。ここで、ポリシリコン層からなる半導体層１の表面は、不安定なダングリングボンドを有しているため、アモルファスシリコン膜からポリシリコン層を結晶化する工程に続いて、同一チャンバー内で水素或いは酸素を半導体層１の表面に供給し、半導体層１の表面のダングリングボンドに水素或いは酸素を結合させてもよい。これにより、半導体層１の表面を再構成できる。このような表面再構成工程により、半導体層１の表面が化学的に安定し、表面を再構成しない場合に比べて良質の半導体層１を形成することも可能である。
【００５１】
また、ポリシリコン層の結晶化の後、リン（Ｐ）やボロン（Ｂ）等のドーパント（不純物）をイオン打ち込み法或いはイオンドーピング法等により導入してもよい。好ましくは、イオンドーピング法を用いることにより、約３００℃の比較的低温環境中でドーパントの活性化が行われる。
【００５２】
工程（１）から工程（４）に示した導電性遮光膜及びアモルファスシリコン膜の成膜工程、アモルファスシリコン膜からポリシリコン層を形成する結晶化工程、及び半導体層１の表面を安定化させる表面再構成工程を真空中で連続して行うことにより、成膜工程から表面再構成工程までを真空中で一貫したプロセスで行うことができ、簡便なプロセスによってＴＦＴ３０を製造できる。したがって、ＴＦＴ３０を備える液晶装置８０の製造コストを増大させることなく、液晶装置８０の品質を向上させることが可能である。
【００５３】
次に、工程（５）では、ポリシリコン層から構成される半導体層１に、周辺回路部２５及び画素部１５の両方において同時にフォトリソグラフィ及びエッチングを施すことにより、ＴＦＴのソース領域、チャネル領域及びドレイン領域を含む所定パターンの半導体層１、即ち周辺回路部２５の半導体層１ａ及び画素部１５の半導体層１ｂが形成される。このように、周辺回路部２５の半導体層１ａ及び画素部１５の半導体層１ｂを同時に且つ同一工程によって形成できる。
【００５４】
次に、周辺回路部２５及び画素部１５の両方において同時に、減圧ＣＶＤ等により、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、シリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる絶縁膜２０８（ゲート絶縁膜を含む）を形成する。即ち、周辺回路部２５における絶縁膜２０８ａ及び画素部１５における絶縁膜２０８ｂを形成する。
【００５５】
続いて、周辺回路部２５及び画素部１５の両方において同時に、絶縁膜２０８の上に、導電性のゲート電極２１０を形成する。即ち、周辺回路部２５におけるゲート電極２１０ａ及び画素部１５におけるゲート電極２１０ｂを形成する。このゲート電極２１０は、上述の減圧ＣＶＤ法等により、導電性のポリシリコン膜を堆積した後、フォトリソグラフィ及びエッチング施すことにより、周辺回路部２５及び画素部１５の夫々において所定のパターンを有するようにパターニングされて形成される。尚、比較的低温環境下で行われる半導体素子の製造工程においては、例えば、Ｃｒ、Ｔａ、Ａｌ等の低抵抗金属からなるゲート電極２１０を、スパッタリング等により形成することも可能である。
【００５６】
この工程（５）では、画素部１５において、ゲート電極２１０ｂをマスクとして、半導体層１ｂに不純物を注入してもよい。この場合、約３００℃の比較的低温環境中におけるイオンドーピング法を用いることが好ましい。これにより、半導体層１ｂ中におけるソース領域、チャネル領域及びドレイン領域を形成することが可能である。ここで、注入されるドーパント（不純物）がボロン（Ｂ）等のＶ族元素のイオンである場合には、最終的に形成されるＴＦＴはＰチャネル型のＴＦＴになり、ドーパント（不純物）がリン（Ｐ）等のＩＩＩ族元素のイオンである場合にはＮチャネル型のＴＦＴになる。ここで好ましくは、画素部１５のＴＦＴ３０ｂは、ＩＩＩ族元素のイオン注入により、Ｎチャネル型ＴＦＴとして形成される。一方、周辺回路部２５においては、先ず、画素部１５と同時に、Ｖ族元素のイオン注入により半導体層１ａ中にソース領域、チャネル領域及びドレイン領域を形成する。これにより、ＴＦＴ３１ａは、Ｎチャネル型ＴＦＴになる。続いてＮチャネルＴＦＴのみをフォトレジスト等で被覆してＩＩＩ族元素のイオン注入によりＰチャネル型ＴＦＴであるＴＦＴ３０ａの半導体層１ａ中におけるソース領域、チャネル領域及びドレイン領域を形成するようにするとよい。このように、ゲート電極２０６をマスクとして不純物の導入を行えば、いわゆる自己整合的にソース領域、チャネル領域及びドレイン領域を形成することが可能である。
【００５７】
次に、工程（６）では、周辺回路部及び画素部の両方において同時に、例えば、シリコン酸化膜等からなる第１層間絶縁膜２１２を形成した後、第１層間絶縁膜２１２にドライエッチング等を施すことで、半導体層１ａのソース領域に通ずるコンタクトホール２１４及び半導体層１ａのドレイン領域に通ずるコンタクトホール２２０を穿設し、第１層間絶縁膜２１２上及びコンタクトホール２１４及びコンタクトホール２２０の内部を含めて、例えばアルミニウム等からなるソース電極２１６及びドレイン電極２２２を形成する。ソース電極２１６の形成の後、第２層間絶縁膜２１８を形成する。
【００５８】
以上説明したように図８に示した工程（１）〜（６）により、基板２００上における画素部１５及び周辺回路部２５にＴＦＴが夫々構築される。ここで特に、上述の本実施形態の半導体素子の製造方法は、例えば４００℃といった約６００℃以下である比較的低温環境下で行われる低温ポリシリコンプロセスからなるため、例えば９００℃或いはそれ以上といった約１０００℃以上である高温ポリシリコンプロセスにおいて適用が困難な、比較的安価な例えばガラス基板等を利用することが可能となっており、本実施形態に係る半導体素子の製造方法によって製造された半導体素子を備える電気光学装置の低コスト化及び大画面化が比較的容易に可能である。加えて、電子ビームを照射するための装置のメンテナンスも容易になることから、半導体素子の製造装置及び電気光学装置の製造装置に要するコストも低減することが可能である。
【００５９】
次に、図９を参照しながら本実施形態に係る半導体素子の製造方法を行うことができる電子ビーム処理装置４００を説明する。図９は、電子ビーム処理装置４００の概略構成を示す図である。
【００６０】
図９において、電子ビーム処理装置４００は、電子ビーム源４１０、ハウジング４１２、加速電圧調整器４１４、ガス調整器４１６、ホルダ位置調整器４１８などを備えており、電子ビーム源４１０の底部側がハウジング４１２の上部側に固定されている。ハウジング４１２は、隔壁４２０を境として、減圧室４２２と処理室４２４とに分割されている。
【００６１】
電子ビーム源４１０は、箱型の容器４２６を備えており、容器４２６の側面外周および上部外周にはマグネット４２８が配置され、上部壁面中央部にはガス導入口４３０が設けられている。箱型の容器４２６の上部壁面には絶縁物を介して複数のフィラメント４３２が固定されている。各フィラメント４３２はビーム電流調整器４３４に接続されている。容器４２６内にガス導入口４３０から処理ガスが導入され、フィラメント４３２から電子が発生すると、ガスと電子との衝突に伴ってプラズマが生成され、且つプラズマの生成とともに電子ビームが発生する。電子ビーム電流は、ビーム電流調整手段であるビーム電流調整器４３４の調整によって時間的に制御される。例えば、電子ビームの照射開始、照射終了、照射時間、照射時間内におけるビーム電流の時間変化波形が制御される。
【００６２】
電子ビーム源４１０に隣接して設けられた減圧室４２２には、加速電極４３６及び引出電極４３８が一定の間隔を保って配置されており、加速電極４３６、及び引出電極４３８には開口４４０及び４４２が複数個設けられている。加速電極４３６は加速電圧調整器４１４に接続されており、加速電圧調整器４１４は加速電圧４３６と引出電極４３８とに加速電圧を印加し、電子ビーム源４１０で発生した電子ビーム４４４を加速しながら引き出すようになっている。即ち、加速電極４３６、引出電極４３８、加速電圧調整器４１４は電子ビーム源４１０から電子ビーム４４４を加速しながら引き出す電子ビーム加速手段を構成する。引き出された電子ビーム４４４は、加速電極４３６、及び引出電極４３８の静電レンズ作用によってビーム径が絞られた状態で、電子ビーム伝送路を形成する減圧室４２２内を伝播する。電子ビーム４４４は、引出電極４３８よりも隔壁４２０側に配置されたソレノイドコイル４４６の磁界レンズ作用によってビーム径が更に絞られて隔壁４２０側に伝播し、隔壁４２０に設けられた複数の微小開口４４８を通過する。このとき電子ビーム４４４のビーム径は、加速電極４３６、引出電極４３８の静電レンズ作用およびソレノイドコイル４４６の磁界レンズ作用によって微小開口４４８の直径、例えば、１ｍｍの大きさになるように収束・調整されている。このため、複数の微小開口４４８を電子ビーム４４４が通過する際、各電子ビーム４４４は隔壁４２０を無損失で通過することになる。尚、アモルファスシリコン膜の膜厚を考慮し、アモルファスシリコン膜の結晶化に支障が生じない程度の照射エネルギーで電子ビームをアモルファスシリコン膜に照射する。より具体的には、電子ビーム４４４を加速するときの加速エネルギー、１０ｋｅＶ以下に調整される。減圧室４２２は、排気口４５０が真空ポンプを有する排気装置に接続されており、真空ポンプの作動により、減圧室４２２内が一定の真空度に調整されている。
【００６３】
処理室４２４の側壁にはガス導入口４５２と排気口４５４とが相対向して設けられている。ガス導入口４５２にはガス調整器４１６が接続され、ガス調整器４１６にはガス源４５６、４５８が接続されている。排気口４５４には不図示の排気装置が接続されている。ガス調整器４１６は、ガス源４５６から導入されるガスの圧力を調整するガス調整手段として機能する。ガス調整器４１６は、例えば、処理ガスとしてアルゴンガスを導入し、導入したアルゴンガスの圧力を１００Ｔｏｒｒ以下、例えば、１０Ｔｏｒｒに調整する。ガス調整器４１６は、処理室４２４に処理ガスを供給するだけでなく、処理室４２４内を所定の真空度に調整することも可能である。したがって、所定の真空度に維持された処理室４２４内で、基板ホルダ４６２に保持された基板に電子ビームを照射できる。即ち、電子ビーム処理装置４００によって、図８を参照しながら説明した工程を行うことが可能である。より具体的には、所定の真空度に維持された処理室４２４内の基板ホルダ４６２に、導電性遮光膜４０２及びその上側に形成されたアモルファスシリコン膜を有する基板４６０を保持し、アモルファスシリコン膜の上側から電子ビームを照射することにより、アモルファスシリコン膜及びポリシリコン層に蓄積される電荷を逃がしながらポリシリコン層を形成できる。尚、処理室４２４に接続されたチャンバー内、或いは処理室４２４内で導電性遮光膜及びアモルファスシリコン膜の各成膜工程を連続して行うことも可能である。また、本実施形態に係る半導体素子の製造方法を行う電子ビーム処理装置は、ＥＬＡ法によって半導体を結晶化する装置に比べて装置を維持するためのランニングコストを低減できる。より具体的には、電子ビーム処理装置４００では、電子ビームを発生させるためのフィラメント等の交換のみで済むため、ＥＬＡ法を行う装置よりランニングコストが小さくなる。
【００６４】
また、電子ビームの照射エネルギー等の照射条件を調整すれば、電子ビーム処理装置４００として電子ビーム照射可能な既存の各種装置を転用することが可能であり、製造装置に要するコストの増大を低減しながら簡便な工程で良質のポリシリコン層を有する半導体素子を製造することが可能である。このような半導体素子の一例である薄膜トランジスタを液晶装置等の電気光学装置の基板に一括して形成することにより、高性能を有する電気光学装置を製造することも可能である。
【００６５】
（電子機器）
次に図１０及び図１１を参照しながら、上述した液晶装置を備えた各種電子機器について説明する。
【００６６】
＜Ａ：モバイル型コンピュータ＞
図１０を参照しながらモバイル型のパーソナルコンピュータに上述した液晶装置８０を適用した例について説明する。図１０は、コンピュータ１２００の構成を示す斜視図である。
【００６７】
図１０において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、図示しない液晶装置８０を用いて構成された表示部１００５を有する表示ユニット１２０６とを備えている。表示部１００５は、ポリシリコン層を備えたＴＦＴによって駆動されるため、高画質の画像を表示できる。特に、大量の画像データを高速で送受信可能とする技術の発達に伴い、画像表示を行うために要求される各種素子の動作速度も大きくなっているが、本例に係るモバイル型コンピュータによれば、高品質の画像を表示できる。更に、コンピュータ１２００は、簡便な駆動回路で高品質の画像を表示できるため、携帯性を損なうことない。また、表示部１００５を、赤、緑、青の光の三原色の光を出射可能なように形成しておくことにより、表示部１００５はフルカラー表示で画像を表示できる。
【００６８】
＜Ｂ：携帯型電話機＞
更に、上述した液晶装置８０を携帯型電話機に適用した例について、図１１を参照して説明する。図１１は、携帯型電話機１３００の構成を示す斜視図である。
【００６９】
図１１において、携帯型電話機１３００は、複数の操作ボタン１３０２と共に、本発明の一実施形態である液晶装置８０を有する表示部１３０５を備えるものである。
【００７０】
表示部１３０５は、上述の表示部１００５と同様の構成を有しているため、高品質の動画像を表示できることに加え、携帯型電話機として重要な携帯性が損なわれることもない。また、表示部１３０５が備える複数の画素部から夫々赤、緑、青の光の三原色の光を出射することにより、表示部１３０５はフルカラー表示で画像を表示できる。
【００７１】
尚、本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体の結晶化方法、及びこれを応用した半導体の製造方法、並びに電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００７２】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図２は図１のＨ−Ｈ´断面図である。
【図３】本実施形態に係る液晶装置の電気的な構成を示す回路図である。
【図４】本実施形態に係る液晶装置に含まれる周辺回路部の構成を示す平面図である。
【図５】図４のａ−ａ´線断面図である。
【図６】本実施形態に係る液晶装置に含まれる画素部の平面図である。
【図７】図６のｂ−ｂ´線断面図である。
【図８】本実施形態に係る半導体素子の製造方法の工程断面図である。
【図９】本実施形態の電子ビーム処理装置の概略構成を示す図である。
【図１０】本実施形態に係る電子機器の一例を示す斜視図である。
【図１１】本実施形態に係る電子機器の他の例を示す斜視図である。
【符号の説明】
【００７３】
半導体層・・・１，１ａ，１ｂ、走査線・・・３ａ、データ線・・・６ａ、ＴＦＴ・・・３０，３０ａ，３０ｂ，３１ａ、液晶装置・・・８０、導電性社遮光膜・・・２０４、光電子ビーム処理装置・・・４００
【図１】
2006165033.tif 000003
【図２】
2006165033.tif 000004
【図３】
2006165033.tif 000005
【図４】
2006165033.tif 000006
【図５】
2006165033.tif 000007
【図６】
2006165033.tif 000008
【図７】
2006165033.tif 000009
【図８】
2006165033.tif 000010
【図９】
2006165033.tif 000011
【図１０】
2006165033.tif 000012
【図１１】
2006165033.tif 000013