(57)【要約】  【課題】  ダイシングにおけるチップのカットをあまり難しくすること無く、従来よりも端子の数を増加させることができる半導体装置を提供する。  【解決手段】  この半導体装置は、複数の回路素子が形成され、少なくとも、第１の辺１０ａと、第１の辺に直交する第２の辺１０ｂと、第１及び第２の辺に対して平行でない第３の辺１０ｃとを、第１の面上において有する半導体基板１０と、半導体基板上に絶縁膜を介して形成され、複数の回路素子のいずれかに各々が接続された複数のパッド１１とを具備する。【選択図】  図１
2006093516.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路素子が形成され、少なくとも、第１の辺と、前記第１の辺に直交する第２の辺と、前記第１及び第２の辺に対して平行でない第３の辺とを、第１の面上において有する半導体基板と、
前記半導体基板上に絶縁膜を介して形成され、前記複数の回路素子のいずれかに各々が接続された複数のパッドと、
を具備する半導体装置。
【請求項２】
前記複数のパッドが、前記第１〜第３の辺に沿って形成されている、請求項１記載の半導体装置。
【請求項３】
前記半導体基板が実装されたパッケージと、
前記パッケージに固定され、前記複数のパッドの内の対応するパッドに電気的に接続された複数のリードと、
をさらに具備する、請求項１又は２記載の半導体装置。
【請求項４】
前記半導体基板の第１の面が直角三角形の形状を有する、請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
前記半導体基板が、前記第１の辺に直交する第４の辺を第１の面上においてさらに有することにより、前記半導体基板の第１の面が台形の形状を有する、請求項１〜３のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、シリコン等の半導体基板（チップ）に複数の回路素子が集積された半導体装置に関し、特に、多数の端子を有する半導体装置のチップ形状に関する。
【背景技術】
【０００２】
一般に、半導体装置においては、チップの周辺部に配置された複数のボンディングパッドとパッケージに固定された複数のリードとの間を、複数のボンディングワイアを用いてそれぞれ接続することにより、チップに形成された回路と外部回路との接続を行うための複数の端子が構成される。これらのボンディングワイアが互いにショートしないようにするためには、チップのサイズ及び形状に応じて、チップ上に配置可能なボンディングパッドの数に限界があり、これによって半導体装置の端子数が制限される。
【０００３】
従来の半導体装置におけるチップの形状は長方形又は正方形であるので、ボンディングパッドをチップの４辺に配置することが可能であり、チップに配置可能なボンディングパッドの数は、４辺の長さに比例していた。一方、近年における半導体装置の集積度の向上により、同じサイズのチップに、より多くの回路素子を集積することが可能となってきている。その結果、チップのサイズは、回路素子の数ではなく、ボンディングパッドの数によって決定されることも多くなりつつある。
【０００４】
また、図６に示すように、チップ４０の各辺に沿ってボンディングパッド４１を２列に配置することも考えられるが、その場合には、ボンディングパッドとリードとの間を接続するために、高度な実装技術が必要となってしまう。
【０００５】
関連する技術として、下記の特許文献１には、小さな面積で多くのボンディングパッドを持つことのできるチップを用いた半導体集積回路装置が開示されている。この半導体集積回路装置においては、図７に示すように、チップ５０が、少なくとも６個の辺を有し、それらの辺の内の隣接する２辺の交わる内角度が９０度の箇所（θ１）と２７０度の箇所（θ２）とを持つ形状とされる。このような形状を有するチップを用いることにより、チップの周辺長と面積との比が、従来の長方形又は正方形のチップよりも大きくなる。しかしながら、チップのダイシングにおいて、このような凹部を有する６角形の形状を切り出すことは、かなり難しい。
【特許文献１】特開平５−２５９３８０号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、ダイシングにおけるチップのカットをあまり難しくすること無く、従来よりも端子の数を増加させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明に係る半導体装置は、複数の回路素子が形成され、少なくとも、第１の辺と、第１の辺に直交する第２の辺と、第１及び第２の辺に対して平行でない第３の辺とを、第１の面上において有する半導体基板と、半導体基板上に絶縁膜を介して形成され、複数の回路素子のいずれかに各々が接続された複数のパッドとを具備する。
【０００８】
ここで、複数のパッドが、第１〜第３の辺に沿って形成されていても良い。また、半導体装置が、半導体基板が実装されたパッケージと、パッケージに固定され、複数のパッドの内の対応するパッドに電気的に接続された複数のリードとをさらに具備するようにしても良い。以上において、半導体基板の第１の面が直角三角形の形状を有しても良い。あるいは、半導体基板が、第１の辺に直交する第４の辺を第１の面上においてさらに有することにより、半導体基板の第１の面が台形の形状を有しても良い。
【発明の効果】
【０００９】
本発明によれば、直交する第１及び第２の辺に対して平行でない第３の辺を有する半導体基板を用いることにより、ダイシングにおけるチップのカットをあまり難しくすること無く、チップの周辺長と面積との比を大きくして、従来よりも端子の数を増加させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体装置を模式的に示す裏面図であり、図２は、この半導体装置の外観を示す斜視図である。図１に示すように、この半導体装置は、複数の回路素子が形成された半導体基板（チップ）１０と、チップ１０上に絶縁膜を介して形成され、複数の回路素子のいずれかに各々が接続された複数のパッド１１とを有している。本実施形態においては、チップ１０の主面が直角三角形の形状を有しており、この直角三角形は、第１の辺１０ａと、第１の辺１０ａに直交する第２の辺１０ｂと、第１の辺１０ａ及び第２の辺１０ｂに対して平行でない第３の辺１０ｃとを有している。また、複数のパッド１１が、第１〜第３の辺１０ａ〜１０ｃに沿って形成されている。
【００１１】
さらに、この半導体装置は、チップ１０が実装されたパッケージ２０と、パッケージ２０に固定され、複数のパッド１１の内の対応するパッドにボンディングワイアによって電気的に接続された複数のリード２１とを有している。なお、最終的にはパッケージ２０の内側はモールドされるので、チップやボンディングワイアを外側から見ることはできなくなる。
【００１２】
図２に示すように、パッケージ２０は、表面実装型のパッケージの中でも代表的な周辺端子型タイプであり、ＱＦＰ（クォードフラットパッケージ）と呼ばれるものである。本実施形態においては、この他に、ＴＣＰ（テープキャリアパッケージ）、ＢＧＡ（ボールグリッドアレイ）、ＣＯＦ（チップオンフレキシブルテープ）等の様々なパッケージを用いることができる。
【００１３】
図３に、本発明の第１の実施形態におけるチップ形状と従来のチップ形状との比較を示す。図３の（Ａ）は、主面が直角三角形である本発明の第１の実施形態におけるチップ１０を示しており、直交する２つの辺１０ａ及び１０ｂの長さをａ及びｂとすると、斜辺１０ｃの長さは√（ａ２＋ｂ２）となる。従って、チップの周辺長Ｌと面積Ｓは、以下のように表される。
Ｌ＝ａ＋ｂ＋√（ａ２＋ｂ２）
Ｓ＝ａｂ／２
【００１４】
一方、図３の（Ｂ）は、主面が長方形である従来のチップ形状を示しており、直交する２つの辺の長さをａ及びｂ／２とすると、チップの周辺長Ｌと面積Ｓは、以下のように表される。
Ｌ＝２ａ＋ｂ
Ｓ＝ａｂ／２
これを図３の（Ａ）に示すチップ形状と比較すると、チップの面積は同じであり、チップの周辺長は、図３の（Ａ）に示すチップ形状の方が、（√（ａ２＋ｂ２）−ａ）だけ大きい。
【００１５】
さらに、図３の（Ｃ）は、主面が正方形である従来のチップ形状を示している。ここで、比較を容易にするために、図３の（Ａ）及び（Ｂ）においてａ＝ｂとし、図３の（Ｃ）において直交する２つの辺の長さを各々（√２／２）ａとすると、チップの面積Ｓは、図３の（Ａ）〜（Ｃ）のいずれにおいてもａ２／２となる。一方、チップの周辺長Ｌは、図３の（Ａ）において約３．４１ａであり、図３の（Ｂ）において３ａであり、図３の（Ｃ）において約２．８２ａである。
【００１６】
このように、図３に示す３種類のチップ形状においては、チップの面積Ｓはどれも同じであるが、チップの周辺長Ｌにはかなりの差が生じる。図３の（Ａ）に示すようにチップの主面を直角三角形の形状とすることにより、同じチップ面積Ｓでもチップの周辺長Ｌを大きくして、チップの周辺長と面積との比Ｌ／Ｓを大きくすることが可能である。従って、同じチップ面積でも、従来よりもパッドの数を増加させて、半導体装置の端子数を増加させることができる。あるいは、同じチップ面積でも、従来よりもパッドピッチを大きくして、高度な実装技術を用いないようにすることができる。なお、主面が直角三角形の形状を有するチップは、長方形又は正方形のチップを対角線に沿って半分にダイシングすることにより、比較的簡単に作成することができる。
【００１７】
次に、本発明の第２の実施形態について、図４を参照しながら説明する。図４は、本発明の第２の実施形態におけるチップ形状と従来のチップ形状との比較を示す図である。本実施形態においては、図４の（Ａ）に示すように、チップの主面が台形の形状を有しており、この台形は、第１の辺３０ａと、第１の辺３０ａに直交する第２の辺３０ｂと、第１の辺３０ａ及び第２の辺３０ｂに対して平行でない第３の辺３０ｃと、第１の辺３０ａに直交する第４の辺３０ｄとを有している。また、複数のパッドが、第１〜第４の辺３０ａ〜３０ｄに沿って形成される。
【００１８】
図４の（Ａ）において、辺３０ａ、３０ｂ、３０ｄの長さをａ、ｂ、ｄとすると、斜辺３０ｃの長さは√｛ａ２＋（ｂ−ｄ）２｝となる。従って、チップの周辺長Ｌと面積Ｓは、以下のように表される。
Ｌ＝ａ＋ｂ＋ｄ＋√｛ａ２＋（ｂ−ｄ）２｝
Ｓ＝ａ（ｂ＋ｄ）／２
【００１９】
一方、図４の（Ｂ）は、主面が長方形である従来のチップ形状を示しており、直交する２つの辺の長さをａ及び（ｂ＋ｄ）／２とすると、チップの周辺長Ｌと面積Ｓは、以下のように表される。
Ｌ＝２ａ＋ｂ＋ｄ
Ｓ＝ａ（ｂ＋ｄ）／２
これを図３の（Ａ）に示すチップ形状と比較すると、チップの面積は同じであり、チップの周辺長は、図３の（Ａ）に示すチップ形状の方が、（√｛ａ２＋（ｂ−ｄ）２｝−ａ）だけ大きい。
【００２０】
このように、図４に示す２種類のチップ形状においては、チップの面積Ｓはどちらも同じであるが、チップの周辺長Ｌにはかなりの差が生じる。図４の（Ａ）に示すようにチップの主面を台形の形状とすることにより、同じチップ面積Ｓでもチップの周辺長Ｌを大きくして、チップの周辺長と面積との比Ｌ／Ｓを大きくすることが可能である。従って、同じチップ面積でも、従来よりもパッドの数を増加させて、半導体装置の端子数を増加させることができる。あるいは、同じチップ面積でも、従来よりもパッドピッチを大きくして、高度な実装技術を用いないようにすることができる。なお、主面が台形の形状を有するチップは、図５に示すように、長方形又は正方形のチップを線Ａ−Ａ’に沿って半分にダイシングすることにより、比較的簡単に作成することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る半導体装置を模式的に示す裏面図。
【図２】本発明の第１の実施形態に係る半導体装置の外観を示す斜視図。
【図３】本発明の第１の実施形態と従来のチップ形状の比較を示す図。
【図４】本発明の第２の実施形態と従来のチップ形状の比較を示す図。
【図５】本発明の第２の実施形態におけるチップの作成方法を示す図。
【図６】ボンディングパッドを２列に配置した従来のチップを示す図。
【図７】特許文献１に開示されている従来のチップを示す図。
【符号の説明】
【００２２】
１０、３０  半導体基板（チップ）、  １０ａ〜１０ｃ、３０ａ〜３０ｄ  チップの辺、  １１  パッド、  ２０  パッケージ、  ２１  リード
【図１】
2006093516.tif 000003
【図２】
2006093516.tif 000004
【図３】
2006093516.tif 000005
【図４】
2006093516.tif 000006
【図５】
2006093516.tif 000007
【図６】
2006093516.tif 000008
【図７】
2006093516.tif 000009