(57)【要約】【課題】ディジタル増幅回路は電源電圧等の変動で歪が発生する。【解決手段】ＰＷＭ変調器と電力スイッチからなるディジタル増幅回路に、ＰＷＭ出力を積分する第１の積分回路と、電力スイッチの出力を積分する第２の積分回路を持ち、２つの積分回路の誤差を検出する手段を持ち、この誤差信号をＰＷＭ入力へ帰還する補正信号とする。これにより電源電圧変動や電力スイッチの非理想動作による歪を減少させることが出来る。積分で誤差を増幅して、差分を検出することでＡ／Ｄのダイナミックレンジを圧縮し、高速高精度のＡ／Ｄ変換器を不要としたディジタル音声増幅装置。【選択図】図１
2006093766.tif 000002
【特許請求の範囲】
【請求項１】
入力データの再量子化ノイズを帯域外へ移動させるノイズシェーパーと、前記ノイズシェーパーの出力をパルス幅の異なった１ビットの信号に変換するＰＷＭ変調器と、１ビット信号を電力増幅する電力スイッチと、前記電力スイッチの出力を入力とする第１の積分回路と、前記ノイズシェーパーの出力を積分する第２の積分回路と、前記２つの積分回路の出力を比較して補正信号を生成する誤差検出部とを持ち、前記誤差検出部の出力を前記ノイズシェーパーの入力へ加算する事を特徴とするディジタル音声再生装置。
【請求項２】
入力データの再量子化ノイズを帯域外へ移動させるノイズシェーパーと、前記ノイズシェーパーの出力をパルス幅の異なった１ビットの信号に変換するＰＷＭ変調器と、１ビット信号を電力増幅する電力スイッチと、前記電力スイッチの出力を入力とする第１の積分回路と、前記ＰＷＭ変調器の出力を積分する第２の積分回路と、前記２つの積分回路の出力を比較して補正信号を生成する誤差検出部とを持ち、前記誤差検出部の出力を前記ノイズシェーパーの入力へ加算する事を特徴とするディジタル音声再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧が変動する場合でも高音質で再生を行うことが出来るディジタル音声再生装置に関する。
【背景技術】
【０００２】
現在、ポータブル機器を中心として電池で駆動されるオーディオ機器が使用されている。こうした機器の中で、電池寿命を長くするために、効率の良いＰＷＭ（パルス幅変調）信号を出力するディジタル増幅回路（一般にＤ級増幅回路とも呼ばれている）を使用するものが増えてきている。ＰＷＭ信号は、ＬＰＦ（低域通過フィルタ）を通すと信号の電圧とパルスの幅に比例したアナログ電圧が出力される。従って、電源電圧が低下すると信号振幅が下がり、再生信号の振幅の変動（振幅歪）を発生させるので、歪を少なくするためには安定な電源が必要となるという欠点も持っている。この点を改善するために、例えば、特許文献１のように出力から帰還をかける構成が考えられている。
【０００３】
図３に従来のデルタシグマ変調を用いたＤ級増幅器のブロック図を示す。図３において、１はディジタル音声信号入力端子、２は誤差信号を減算する加算器、３は積分回路、４は量子化器、５はデジタルデータを１ビットの信号に変換するＰＷＭ変調器、６は電力増幅を行う電力スイッチ、７は帯域外の信号を除去するローパスフィルタ（ＬＰＦ）、８はスピーカー、１１は第２の積分回路、１２はアナログ信号をディジタル化するＡ／Ｄコンバータである。
【０００４】
こうして構成されたＤ級増幅器の動作について説明する。特許文献１によれば、積分回路１１とＡ／Ｄコンバータ１２の動作は、ＰＷＭ周期の１周期分の遅延と同等になり、この遅延された信号と入力信号の差を加算器２で検出して第１の積分回路３でその誤差を積分するという処理でデルタシグマ変調処理が実現される。このデルタシグマ変調処理により、第１の積分回路３の出力を量子化器４で適当なビット数に制限しても音声信号の帯域内のノイズレベルを十分に小さくすることが出来、さらにＰＷＭ変調器５以降の動作周波数を実現可能な程度に低く抑えることが出来る。この量子化された信号をＰＷＭ変調器５でパルス幅を変えた信号に変換して、それを電力スイッチ６で増幅し、ＬＰＦ７を通すことで、アナログ信号が再生されて、この信号でスピーカー８を駆動して音楽を再生することができる。
【特許文献１】特開２００３−２４９８２５号公報
【非特許文献１】ＣＱ出版社  トランジスタ技術  ２００３．７  ｐ２０５−２２２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、従来の構成では、積分回路１１とＡ／Ｄコンバータ１２の動作として、ＰＷＭ周期の１周期分の遅延と同等になるように動作させる必要があり、この周期はかなり高速になるため、非常に高速なＡ／Ｄコンバータが必要になってしまい、このために回路規模や消費電力が大きくなってしまうという問題点がある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のディジタル音声再生装置は、入力データの再量子化ノイズを帯域外へ移動させるノイズシェーパーと、前記ノイズシェーパーの出力をパルス幅の異なった１ビットの信号に変換するＰＷＭ変調器と、１ビット信号を電力増幅する電力スイッチと電力スイッチの出力を入力とする第１の積分回路と、ノイズシェーパーの出力を積分する第２の積分回路を持ち、前記２つの積分回路の出力を比較して補正信号を生成する誤差検出部を持ち、前記誤差検出部の出力を前記ノイズシェーパーの入力へ加算する構成としている。
【発明の効果】
【０００７】
電源電圧が変動したとしても、歪率の悪化が少ないディジタル音声再生装置を高速のＡ／Ｄコンバータを使わずに実現することが出来る。
【発明を実施するための最良の形態】
【０００８】
図１に本発明のディジタル音声再生装置の実施形態のブロック図である。図１において、２１はディジタル音声信号入力端子、２２はフィードバック信号を加算する加算器、２３はディジタル音声信号に含まれるノイズを音声帯域外へシフトさせるノイズシェーパー、２５はデジタルデータを１ビットの信号に変換するＰＷＭ変調器、２６は電力増幅を行う電力スイッチ、２７は帯域外の信号を除去するローパスフィルタ（ＬＰＦ）、２８はスピーカー、３０は減衰器、３１は第１の積分回路、３２は第２の積分回路、３３は２つの積分回路の出力を比較して補正信号を生成する誤差検出部である。ノイズシェーパー２３により高次のデルタシグマ変調器と同等の動作を行なわせることが出来るので、従来例以上の量子化ノイズ低減効果をもたせることが出来る。なお、ノイズシェーパーの処理内容については、非特許文献１などの一般誌に記載されている。
【０００９】
また、図２は図１の動作を説明するための説明図で、図２において、４０はノイズシェーパー２３の出力データ、４１はＰＷＭ変調器２５の出力信号、４２は第１の積分回路３１の入力パルス波形、４３は第２の積分回路３２の出力波形、４４は第１の積分回路３１の出力波形である。以下、図面を参照しながらその動作について説明する。
【００１０】
入力されるディジタル信号は、４８ｋＨｚ／１６ビットの信号だったすると、ノイズシェーパーが動作しやすいように、例えば４８ｋＨｚの３２倍の１．５３６ＭＨｚへオーバーサンプリングされてから入力端子２１へ与えられる。この信号を元にして、ノイズシェーパー２３で帯域内のノイズレベルを低下させる処理を行い、出力ビット数を５ビット（３２値）程度まで減らしてＰＷＭ変調回路２５へ出力する。
【００１１】
ＰＷＭ変調回路２５では、与えられた５ビット（３２値）の信号を、あらかじめ決められている表のデータ等を用いて、３２ビットのパルス列に変換する。たとえば図２の波形４１のように入力データの値が２０の場合には２０個が１で残りの１２個が０となるようなパルス列に変換される。
【００１２】
このように変換されたパルス列は、電力スイッチ２６へ出力され、電力スイッチでは、通常の信号処理部分よりも高い電源電圧を用いて、１が入力された時には電源と出力の間のスイッチ（実際にはＦＥＴ等の半導体スイッチが使用される）を導通させＧＮＤと出力の間のスイッチは非導通にして、０が入力された時にはＧＮＤと出力の間のスイッチを導通させ、逆の電源との間のスイッチは非導通にするように制御する。これにより、電力スイッチ２６の出力には、振幅が増幅された高い電源電圧とＧＮＤのレベルのパルス信号が出力される。
【００１３】
この電力スイッチ２６の出力をＬＰＦ２７に通すと、不要な高域成分が除去されてオーディオ信号が取り出される。このオーディオ信号は十分に増幅されているので、スピーカー２８に接続することで、音声信号が再生される。
【００１４】
基本的な再生処理は以上のとおりで、ここから補正系の処理を説明する。まず、電力スイッチ２６の出力は、スイッチの応答時間や負荷となるスピーカー２８のインピーダンス特性などの影響を受けて、振幅が変動したり、立ち上がり時間、立下り時間が変動したりする場合がある。また、この出力信号電圧は通常の信号処理回路の耐圧を越えている場合があるので、一旦減衰器３０で適当な電圧まで変換したパルス列がＰＷＭ波形４３に相当し、通常の動作が行われている場合の振幅がＰＷＭ波形４４と同等となるように設定しておくものとする。
【００１５】
第１の積分回路の入力が、ＰＷＭ信号波形４３のようにＰＷＭ変調回路２５の出力波形４２と異なった波形になっている場合には、このＰＷＭ信号波形４３を積分した出力波形は積分波形４４のようになり、ＰＷＭ波形４２を第２の積分回路で積分した積分出力波形４３と誤差を発生する。この誤差を誤差検出部３３で、適当なタイミング、この場合にはＰＷＭ波形の４個分、でサンプリングして誤差信号を生成して加算器２２へ出力する。
【００１６】
このようにして検出された誤差信号が、加算器２２で入力信号と加算されることで、２つの積分回路３１と３２の出力が近くなるように帰還動作を行うことが出来、これにより電力スイッチ２６の電源電圧が変動したような場合でも、出力される音楽信号の振幅が変動しないようにすることが出来る。
【００１７】
この動作からわかるように、誤差検出部３３は、第１の積分回路３１の出力をディジタル化するためのＡ／Ｄコンバータと、第２の積分回路３２の出力との差を検出する加算回路とで構成することが出来、Ａ／Ｄコンバータの動作周波数はＰＷＭ波形の数個分から数十個分のサンプル間隔で良く、従来例のようにＰＷＭ波形１個分で動作する必要があるという制限を持たないので、高速の動作は必要とされない事がわかる。また、積分時間に比例して誤差が累積されるのでＡ／Ｄコンバータの精度も比較的少ないビット数で誤差信号を検出することが出来る。さらに検出される誤差信号は一般に通常の信号より小さなレベルになるので、Ａ／Ｄコンバータのダイナミックレンジをこの誤差信号レベルまで下げることで、相対的に分解能を高めて高精度の誤差検出を行うことが可能となる。なお、この場合の電源電圧変動への応答は、前記サンプル間隔により比較的低い周波数までの範囲に制限されるが、一般に、増幅回路の電源電圧は電源回路内や、出力回路付近のコンデンサーにより平滑化されているので、高い周波数の変動はこれらの外部回路で吸収することができ、特性に大きな影響を及ぼすことは無いように構成できるので、比較的低い周波数の電源電圧変動に応答できれば実用上の問題は無い。
【００１８】
また、第２の積分回路３２は、ＰＷＭ変調回路２５の入力を積分する構成としているが、これはＰＷＭ変調回路２５の出力を積分する構成でも同様の効果を得ることが出来、この場合には第１の積分回路３１と同等のアナログの積分回路として、誤差検出の加算器もアナログにして、誤差成分をＡ／Ｄ変換して出力する構成をとることも出来る。
【００１９】
このように、２つの積分回路を用いて誤差を検出することにより、高速のＡ／Ｄ変換器を用いることなく、補正に必要な誤差情報を取得することが出来る。こうして検出された誤差情報を入力信号に加算することにより、電源電圧変動等の影響を除去して、高品質な音声出力を得ることが出来る。
【産業上の利用可能性】
【００２０】
本発明にかかるディジタル音声再生装置は、電源電圧が変動したとしても、歪率の悪化が少ないディジタル音声再生装置を高速のＡ／Ｄコンバータを使わずに実現することが出来るので、集積回路に内蔵してしまうことが可能となり、小型高性能な音声増幅装置を実現することが出来る。
【図面の簡単な説明】
【００２１】
【図１】本発明にかかわるディジタル音声再生装置のブロック図
【図２】本発明にかかわるディジタル音声再生装置の動作を説明するためのタイミング図
【図３】従来のＤ級増幅器のブロック図
【符号の説明】
【００２２】
１，２１    入力端子
２，２２    加算器
３，１１，３１，３２    積分回路
４    量子化器
５，２５    ＰＷＭ変調回路
６，２６    電力スイッチ
７，２７    低域通過フィルター
８，２８    スピーカー
１２    Ａ／Ｄ変換器
２３    ノイズシェーパー
３０    減衰器
３３    誤差検出部
４０    ＰＷＭ入力データ
４１    ＰＷＭ変調回路２５の出力波形
４２    積分回路３１の入力波形
４３    積分回路３２の出力波形
４４    積分回路３１の出力波形
【図１】
2006093766.tif 000003
【図２】
2006093766.tif 000004
【図３】
2006093766.tif 000005