(57)【要約】【課題】  電流阻止効果及び光の取り出し効率が大きく、高出力で、かつ、製造コストを低くできる発光ダイオード及びその製造方法を提供する【解決手段】  基板１と、基板と同一伝導型であり光を反射する反射層１９と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層２と、基板と同一伝導型の第一のクラッド層５と活性層６と基板の伝導型と逆伝導型の第二のクラッド層７とで構成された発光部１７とを備えた発光ダイオード２０において、電流阻止層２のキャリア密度が基板１のキャリア密度以上及び／又は電流阻止層２の厚みが１．５〜３μｍである。反射層１９及び電流阻止層２のみをＭＯＣＶＤで成長させ、他の層をＬＰＥ法で成長させることにより製造することができる。【選択図】  図１
2006108187.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板と同一伝導型であり光を反射する反射層と、
上記基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、
上記基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた電流阻止型発光ダイオードにおいて、  上記電流阻止層のキャリア密度が上記基板のキャリア密度以上及び／又は上記電流阻止層の厚みが１．５〜３μｍであることを特徴とする、発光ダイオード。
【請求項２】
前記反射層は、高屈折率を有するλ／４膜と低屈折率を有するλ／４膜の積層構造を一対として、この対を複数対で積層した多層膜であるか、又は、ブラッグ反射層であることを特徴とする、請求項１に記載の発光ダイオードの製造方法。
【請求項３】
前記発光ダイオードの各発光部が、前記反射層上の電流阻止層により所定の領域に限定された素子であることを特徴とする、請求項１又は２に記載の発光ダイオード。
【請求項４】
前記電流阻止層のキャリア密度が、３×１０18ｃｍ-3以上であることを特徴とする、請求項１〜３の何れかに記載の発光ダイオード。
【請求項５】
前記電流阻止層の厚さから前記形成される反転層の厚さを引いた実質的な電流阻止層の厚みが、１μｍ以上であることを特徴とする、請求項１〜４の何れかに記載の発光ダイオード。
【請求項６】
前記形成される反転層の厚さが、０．５μｍ以下であることを特徴とする、請求項１〜５の何れかに記載の発光ダイオード。
【請求項７】
前記電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることを特徴とする、請求項１〜６の何れかに記載の発光ダイオード。
【請求項８】
前記基板がＧａＡｓ基板であり、前記反射層がＡｌＡｓ及びＡｌr Ｇａ1-r Ａｓ（ここで、０≦ｒ＜１）からなる多層膜であるか、又はＡｌr Ｇａ1-r Ａｓ及びＡｌＧａ1-s Ａｓ（ここで、０≦ｓ＜１であり、ｓ＞ｒ）からなる多層膜であり、前記電流阻止層がＡｌa Ｇａ1-a Ａｓ層（ここで、０≦ａ≦１）であり、前記第一のクラッド層、前記活性層及び前記第二のクラッド層がそれぞれＡｌx Ｇａ1-x Ａｓ層、Ａｌy Ｇａ1-y Ａｓ層、Ａｌz Ｇａ1-z Ａｓ層（ここで、０≦ｘ，ｙ，ｚ≦１で、且つｙ＜ｘ，ｚ）であることを特徴とする、請求項１〜７の何れかに記載の発光ダイオード。
【請求項９】
請求項１〜８の何れかに記載の発光ダイオードの素子を１つのチップに複数個備えたことを特徴とする、発光ダイオード。
【請求項１０】
請求項１〜９の何れかに記載の発光ダイオードにおいて、前記反射層及び前記電流阻止層がＭＯＣＶＤ法で成長させた層であり、前記発光部がＬＰＥ法で成長させた層であることを特徴とする、発光ダイオード。
【請求項１１】
基板と、該基板と同一伝導型であり光を反射する反射層と、上記基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、上記基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた発光ダイオードの製造方法において、
基板上にＭＯＣＶＤ法により、所定の反射層と、所定のキャリア密度及び／又は所定の厚みを有するように電流阻止層と、を成長させ、
所定の箇所の反射層及び電流阻止層を除去し、
次に、上記発光部をＬＰＥ法により成長させることを特徴とする、発光ダイオードの製造方法。
【請求項１２】
前記電流阻止層の所定のキャリア密度が、前記基板のキャリア密度以上であることを特徴とする、請求項１１に記載の発光ダイオードの製造方法。
【請求項１３】
前記電流阻止層の所定の厚みが、１．５〜３μｍであることを特徴とする、請求項１１又は１２に記載の発光ダイオードの作製方法。
【請求項１４】
前記電流阻止層の厚さから、前記電流阻止層内に形成される反転層の厚さを引いた実質的な電流阻止層の厚みが、１μｍ以上であることを特徴とする、請求項１１〜１３の何れかに記載の発光ダイオードの製造方法。
【請求項１５】
前記電流阻止層内に形成される反転層の厚さが、０．５μｍ以下であることを特徴とする、請求項１１〜１４の何れかに記載の発光ダイオードの製造方法。
【請求項１６】
前記電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることを特徴とする、請求項１１〜１５の何れかに記載の発光ダイオードの製造方法。
【請求項１７】
前記基板がＧａＡｓ基板であり、
前記反射層がＡｌＡｓ及びＡｌr Ｇａ1-r Ａｓ（ここで、０≦ｒ＜１）からなる多層膜であるか、又は、Ａｌr Ｇａ1-r Ａｓ及びＡｌＧａ1-s Ａｓ（ここで、０≦ｓ＜１であり、ｓ＞ｒ）からなる多層膜であり、
前記電流阻止層が、Ａｌa Ｇａ1-a Ａｓ層（ここで、０≦ａ≦１）であり、
前記ＬＥＤ構造が、Ａｌx Ｇａ1-x Ａｓ層の第一のクラッド層と、Ａｌy Ｇａ1-y Ａｓ層の活性層と、Ａｌz Ｇａ1-z Ａｓ層（０≦ｘ，ｙ，ｚ≦１で、且つｙ＜ｘ，ｚ）の第二のクラッド層と、のサンドイッチ構造であることを特徴とする、請求項１１〜１６の何れかに記載の発光ダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種センサ、各種工学情報処理装置、各種光ポインタなどに使用される発光ダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｇ  Ｄｉｏｄｅ）を製造する過程においては、ＬＰＥ（Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ；液相エピタキシャル）法やＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｓｉｔｉｏｎ；有機金属化学気相成長）などが主に利用されている。
ＬＰＥ法は、成長層厚みの制御性はあまり良くないが、低コストで高品質の結晶が得られるという特徴がある。その一方、ＭＯＣＶＤ法は、層の厚みの制御性においてはＬＰＥと比べて良いが、同じ厚みの層を成長させるには、ＬＰＥ法に比べてコスト高である。
また、ＬＥＤにおいては、電流を特定の領域に集中させて点光源を得たり、発光効率を高めたりする電流阻止型の発光ダイオード、およびそれらを並べて配置した点光源アレイ型の発光ダイオードが知られている（例えば、特許文献１、非特許文献１及び２参照）。また、素子構造としては、例えばＡｌＧａＡｓ系の場合、ｐ型ＧａＡｓ基板上に、ｐ型Ａｌx Ｇａ1-x Ａｓ（ここで、０．１５≦ｘ≦０．４５）からなる第一のクラッド層と、ｐ型Ａｌy Ｇａ1-y Ａｓ（ここで、0 ≦ｙ≦１) からなる活性層と、ｎ型Ａｌz Ｇａ1-z Ａｓ( ここで、0 ≦ｚ≦１) からなる第二のクラッド層の少なくとも３層から構成されるダブルヘテロ構造が一般的である。
【０００３】
また、発光素子下部にブラッグ反射層（ＤＢＲ：Ｄｉｓｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）を配置することで、ＧａＡｓ基板に吸収される光を反射させ、光の取り出し効率を高めることができ、ＤＢＲ層を用いない場合に比べて、高い光出力を得ることができる。
【０００４】
図１３〜１６は、従来のＬＰＥ法で１次元の点光源アレイ型ＬＥＤを製造する場合の一般的な製造工程の要部を示したものであり、図１７（Ａ）〜（Ｃ），図１８（Ａ），（Ｂ）は、それぞれ、図１３（Ｄ），図１４（Ｂ），図１５（Ａ），（Ｂ），図１６（Ａ）の平面図である。即ち、例えば図１７（Ａ）のＸ１―Ｘ１線に沿う断面図が図１３（Ｄ）である。
第１の工程として、図１３（Ａ）に示すように、基板３０の上に例えばｐ型のＧａＡｓ基板の上に、基板の伝導型と逆伝導型の電流阻止層３１、例えばｎ型のＧａＡｓ層をＬＰＥ法により厚さｔ1 程成長させる。この成長した電流阻止層３１の上面には、成長のために用いた成長溶媒３２、例えばＧａ（ガリウム）などが残存している。
第２の工程として、電流阻止層３１上に残存した成長溶媒３２を、図１３（Ｂ）に示すように除去する。
第３の工程として、図１３（Ｃ）に示すように、厚さｔ1 の電流阻止層３１を厚さｔ2 となるまで研磨する。具体的には、ｎ型のＧａＡｓを、所望の厚さｔ2 となるように研磨する。この研磨は、研磨プレートにワックスを塗布して、第２の工程を経た基板３０を貼り付ける。そして、エピタキシャル層を研磨して所望の厚さｔ2 とし、その後、基板３０を研磨プレートから剥ぎ取って基板裏面のワックスを除去する。
【０００５】
第４の工程では、図１３（Ｄ），図１７（Ａ）に示すように、電流阻止層３３及び基板３０に発光部となる部分３５とＰコンタクト部となる部分３５’のパターンを形成する。即ち、フォトリソグラフィー法により電流阻止層３３にレジスト３４を形成した後に、表面にレジスト３４の無い箇所をエッチングして、発光部となる部分３５とＰコンタクト部となる部分３５’のパターンを形成する。
第５の工程では、図１４（Ａ）に示すように、ＬＰＥ法によりＬＥＤ構造を作製する。即ち、レジスト３４を除去した後に、パターンを形成したエピタキシャル層上にＬＥＤ構造をＬＰＥ法により作製する。例えば、順に、ｐクラッド層３６（ｐ型Ａｌx Ｇａ1-x Ａｓ層（ここで、０≦ｘ≦１）、活性層３７（ｐ型Ａｌy Ｇａ1-y Ａｓ層（ここで、０≦ｙ≦１）、ｎクラッド層３８（ｎ型Ａｌz Ｇａ1-z Ａｓ層（ここで、０≦ｚ≦１）の各層をＬＰＥ法により成長させ、ダブルヘテロ型のＬＥＤ構造を形成する。ここで、ｐクラッド層３６の組成ｘとｎクラッド層３８の組成ｚは同じでもよいが、それらの禁制帯幅は、活性層３７の禁制帯幅よりも大きくなるように組成ｘ、ｚを適宜選定することができる。
第６の工程として、図１４（Ｂ），図１７（Ｂ）に示すように、エピタキシャル層に基板３０に達する深さの電極及び素子分離用のエッチング溝３９を形成する。
第７の工程として、酸化膜（ＳｉＯ2 ）の層４０をスパッタ法やＣＶＤ法などによりエピタキシャル層上に形成し、その後、Ｐコンタクト部となる部分４１の酸化膜（ＳｉＯ2 ）などの層をエッチングにより除去する（図１４（Ｃ）参照）。
第８の工程として、第７の工程を経た基板３０を亜鉛（Ｚｎ）雰囲気中で熱処理することにより、第７の工程でエッチングで除去した部分４１から亜鉛（Ｚｎ）を拡散させることでＰ型の領域を形成し、Ｐコンタクト部４２とする（図１５（Ａ），図１７（Ｃ）参照）。この場合、酸化膜（ＳｉＯ2 ）の層４０は拡散の領域を制限するマスクの役割を果たす。
第９の工程として、図１５（Ｂ），図１８（Ａ）に示すように、Ｎコンタクト部となる部分４３をエッチングにより形成する。
第１０の工程として、フォトリソグラフィー法により図１５（Ｃ）に示すようなレジスト４４のパターンを形成し電極材料４５を蒸着後（図１６（Ａ））、リフトオフによりレジスト４４を剥離し、図１６（Ｂ），図１８（Ｂ）に示すような電極のパターンを形成し、それぞれＮ電極４６、Ｐ電極４７とする。
第１１の工程として、第１０の工程を経た基板３０に、例えば図１６（Ｃ）に示すような配線４８を、例えばアルミニウム（Ａｌ）などにより形成してフリップチップタイプの１次元のアレイ型ＬＥＤチップを製造する。
【０００６】
【特許文献１】特開平６−６９５４０号（段落［００４４］、図６及び図８）
【非特許文献１】今本  浩史、柳ケ瀬  雅司、高岡  元章著、「ＡｌＧａＩｎＰ点光源ＬＥＤの信頼性評価」、社団法人電子情報通信学会  信学技報、Ｒ９６−２１（１９９６―１１）ｐ．１１〜１６
【非特許文献２】加藤  俊宏、坂  貴、廣谷  真澄、曽根  豪紀著、「ブラック反射鏡を用いた赤外点光源ＬＥＤの開発」、大同工業大学紀要、第３４巻（１９９８）ｐ．１０９〜１１１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、前述のように、ＬＰＥ法による電流阻止型ＬＥＤの製造においては、電流阻止型でない通常のＬＥＤの製造方法に比べ、特に第２の工程と第３の工程という煩雑な工程が余分に必要となる、という課題がある。
また、第２、第３の工程での基板が割れることなどにより基板が損傷し、歩留まりが低下することに加えて工程数の増加により、コスト高となる、生産性が低下する、という課題がある。
【０００８】
また、電流阻止層は、基板の伝導型と逆伝導型にする必要があるところ、図１９に示すように、基板１中のドーパントが、前記第５及び第８の工程中に図１９の矢印で示す方向に基板１から電流阻止層２に拡散することにより、成長させた電流阻止層２の中の一部が、逆の伝導型に反転した反転層２ａが形成されてしまう。これにより、電流阻止効果として作用する実質的な電流阻止層は、成長させた電流阻止層２よりも薄くなる。よって、電流阻止効果を効率良く発揮させるためには、形成される反転層２ａをできるだけ薄く抑えたい。
このために基板１のドーピング量を下げることも考えられるが、ドーピング量を下げることによりキャリア密度が下がり基板１の抵抗が高くなるため、各素子を所望の出力で発光させるのに必要な印加電圧が高くなるといった不具合があり、また発光中のＬＥＤチップの発熱による劣化も懸念されるため、反転層２ａを薄くするには、電流阻止層中のキャリア密度を高くすることが有効である。ところが、ＬＰＥ法において例えばｎ型ＧａＡｓ層の電流阻止層を成長させる場合には、キャリア密度は通常１〜２×１０18ｃｍ-3以下であり、これ以上のキャリア密度を得ることは困難であった。従って、電流阻止層において反転層を薄くすることが困難である、という課題がある。
【０００９】
電流阻止型の発光ダイオードにおいては、高い光出力を得るためには、反射層を用いてＧａＡｓ基板に吸収される光を反射させて、光の取り出し効率を上げる方法がある。反射層として、発光波長以下の精度の多層構造が必要となる。ＬＰＥ法の膜厚制御性では、このような反射層を成長させることができないという課題がある。したがって、反射層を成長させるには、膜厚制御性に優れたＭＯＣＶＤ法やＭＢＥ法が必要となるが、発光部もＭＯＣＶＤ法などで作製するとコスト高になるという課題がある。
【００１０】
本発明は、以上の点に鑑み、電流阻止効果及び光の取り出し効率が大きく高出力であり、かつ、製造コストを低くできる発光ダイオード及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明による発光ダイオードは、基板と、基板と同一伝導型であり光を反射する反射層と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、基板と同一伝導型の第一のクラッド層と活性層と上記基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた電流阻止型発光ダイオードにおいて、電流阻止層のキャリア密度が基板のキャリア密度以上及び／又は電流阻止層の厚みが１．５〜３μｍであることを特徴とする。
上記構成において、好ましくは、反射層は、高屈折率を有するλ／４膜と低屈折率を有するλ／４膜の積層構造を一対として、この対を複数対で積層した多層膜であるか、又は、ブラッグ反射層である。
発光ダイオードの各発光部は、反射層上の電流阻止層により所定の領域に限定された素子であることが好ましい。ここで、電流阻止層のキャリア密度が、３×１０18ｃｍ-3以上であればよい。
好ましくは、電流阻止層の厚さから形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、１μｍ以上である。この形成される反転層の厚さは、好ましくは、０．５μｍ以下である。電流阻止層のドーパントとしては、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板がＧａＡｓ基板であり、反射層がＡｌＡｓ及びＡｌr Ｇａ1-r Ａｓ（ここで、０≦ｒ＜１）からなる多層膜であるか、又はＡｌr Ｇａ1-r Ａｓ及びＡｌＧａ1-s Ａｓ（ここで、０≦ｓ＜１であり、ｓ＞ｒ）からなる多層膜であり、電流阻止層がＡｌa Ｇａ1-a Ａｓ層（ここで、０≦ａ≦１）であり、第一のクラッド層、活性層及び第二のクラッド層がそれぞれＡｌx Ｇａ1-x Ａｓ層、Ａｌy Ｇａ1-y Ａｓ層、Ａｌz Ｇａ1-z Ａｓ層（ここで、０≦ｘ，ｙ，ｚ≦１で、且つ、ｙ＜ｘ，ｚ）である。
上記構成の何れかの発光ダイオードを１つのチップに複数個備えていてもよい。
また、上記構成の何れかの発光ダイオードにおいて、反射層及び電流阻止層はＭＯＣＶＤ法で成長させた層であり、発光部がＬＰＥ法で成長させた層であることが好ましい。
【００１２】
前記構成において、本発明の発光ダイオードは、発光部から基板への発光を反射させる反射層と、所定のキャリア密度／又は所定の厚さを有する電流阻止層とを備えるので、発光パターンの指向性が良く、発光強度が強くその電流阻止の効果を十分に発揮できる。
【００１３】
一方、本発明の別の態様によれば、基板と同一伝導型であり光を反射する反射層と、基板の伝導型と逆伝導型であり電流を阻止する役目を持つ電流阻止層と、基板と同一伝導型の第一のクラッド層と活性層と基板の伝導型と逆伝導型の第二のクラッド層とで構成された発光部と、を備えた発光ダイオードの製造方法において、基板上にＭＯＣＶＤ法により、所定の反射層と、所定のキャリア密度及び／又は所定の厚みを有するように電流阻止層と、を成長させ、所定の箇所の反射層及び電流阻止層を除去し、次に、発光部をＬＰＥ法により成長させることを特徴とする。
ここで、電流阻止層の所定のキャリア密度は、好ましくは、基板のキャリア密度以上である。また、電流阻止層の所定の厚みは、好ましくは、１．５〜３μｍである。また、電流阻止層の厚さから、電流阻止層内に形成される反転層の厚さを引いた実質的な電流阻止層の厚みは、１μｍ以上であればよい。電流阻止層内に形成される反転層の厚さは、好ましくは、０．５μｍ以下である。また、電流阻止層のドーパントとして、硫黄、セレン、テルル、シリコン、錫の何れかが用いられることが好ましい。
また、好ましくは、基板はＧａＡｓ基板であり、反射層はＡｌＡｓ及びＡｌr Ｇａ1-r Ａｓ（ここで、０≦ｒ＜１）からなる多層膜であるか、又は、Ａｌr Ｇａ1-r Ａｓ及びＡｌＧａ1-s Ａｓ（ここで、０≦ｓ＜１であり、ｓ＞ｒ）からなる多層膜であり、電流阻止層が、Ａｌa Ｇａ1-a Ａｓ層（ここで、０≦ａ≦１）であり、ＬＥＤ構造が、Ａｌx Ｇａ1-x Ａｓ層の第一のクラッド層と、Ａｌy Ｇａ1-y Ａｓ層の活性層と、Ａｌz Ｇａ1-z Ａｓ層（０≦ｘ，ｙ，ｚ≦１で、且つｙ＜ｘ，ｚ）の第二のクラッド層と、のサンドイッチ構造である。
【００１４】
本発明の発光ダイオードの製造方法によれば、従来の第１の工程に代えて、ＭＯＣＶＤ法により基板上に、基板と同伝導型の反射層と、基板の伝導型と逆伝導型の電流阻止層と、を成長させる。
これにより、反射層上に所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このため、本発明の第１及び第２工程においては、ＭＯＣＶＤ法を用いており、ＬＰＥ法のように成長溶媒を使用しないことから、従来の第２の工程を削除することができる。さらに、本発明の第１及び第２工程ではＭＯＣＶＤ法を用いたので、エピタキシャル膜を、ウェハ内でも成長バッチ内でも、ほとんど厚みのバラツキなく成長させることが可能となる。よって、従来の第３の工程を削除することができる。
また、ＭＯＣＶＤ法で電流阻止層を成長させることによりキャリア密度を１×１０19ｃｍ-3程度まで高めることが可能となり、反転層の厚さを薄く抑えることができ、効率よく電流阻止を生じさせることができる。
上記の構成によれば、低コストで生産性よく、高出力で、かつ、指向性の良い発光ダイオードを製造することができる。
【発明の効果】
【００１５】
本発明によれば、反射層を有するので光の取り出し効率が良く、さらに、所定の厚さの電流阻止層か、所定のキャリア密度を有する電流阻止層か、所定の厚さでかつ所定のキャリア密度を有する電流阻止層かの何れかの電流阻止層を有するので、反射層及び電流阻止の効果を十分に発揮することができ、高出力で、かつ、発光パターンの指向性が良い発光ダイオードを提供することができる。
また、本発明によれば、反射層及び電流阻止層を、厚さの制御性に優れたＭＯＣＶＤ法で作製し、発光部をＬＰＥ法で成長させることにより、発光ダイオードのコスト上昇を最低限におさえることができる。
即ち、本発明は、点光源アレイ型などのＬＥＤにおける各層の特徴に応じて、厚みは薄くてもよいが、少ない厚みのバラつきと高いキャリア密度が要求される反射層及び電流阻止層にはＭＯＣＶＤ法を、厚みのバラツキはある程度許容されるが、低コストで高品質な結晶が望まれる発光部にはＬＰＥ法を用いて成長させることにより、各成長法の特長を活かしてコスト上昇を最低限に抑えつつ、特性、歩留まり、生産性を総合的に向上させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面により詳細に説明する。
図１（Ａ）は本発明に係る発光ダイオードの断面構造を示し、図１（Ｂ）はその平面図である。即ち、図１（Ｂ）のＹ―Ｙ線に沿った断面図が、図１（Ａ）である。発光ダイオードは、点光源アレイ型発光ダイオード２０を例にとって説明する。
点光源アレイ型発光ダイオードの各素子２０ａ，２０ｂ，２０ｃは、図１に示すように、電流の通路となる凹部４を有する基板１と、基板１と同じ伝導型からなる反射層１９と、基板１の伝導型とは逆伝導型で電流を阻止する役目を持つ電流阻止層２と、基板１と同一伝導型のクラッド層５、活性層６、基板１と逆伝導型のクラッド層７のダブルヘテロ接合のＬＥＤ構造と、を有している。
点光源アレイ型発光ダイオード２０の各素子２０ａ，２０ｂ，２０ｃは、後述するように、基板に達する深さまで分離溝８により分離され、各素子のリーク電流を減少させる構造となっている。これにより、各素子２０ａ，２０ｂ，２０ｃにおいて、基板上の電流阻止層２のない所定のＬＥＤ構造領域からの発光が、所定の大きさ（Ｌ）の発光部１７から外部へ出射される（図１の↑参照）。
【００１７】
この際、反射層１９は、発光部１７側に出射しないで、基板側に吸収される発光を基板表面側に反射させ、光の取り出し効率を向上させる作用を有している。反射層１９は、多層からなる層で形成でき、ブラッグ反射層を用いることができる。
また、高屈折率を有するλ／４膜と低屈折率を有するλ／４膜の積層構造（交互層）を一対として、この交互層を複数対で積層した、多層膜からなる反射層１９でもよい。ここで、λは、点光源アレイ型発光ダイオード２０の発光波長である。高屈折率及び低屈折率な層としては、ＧａＡｓ基板上には、例えば、Ｇａr Ａｌ1-r Ａｓ（ここで、ｒはＡｌ組成であり、０≦ｒ＜１である）と、ＡｌＡｓと、からなる交互層が使用できる。
また、高屈折率及び低屈折率な層の組み合わせとしては、高屈折率層のＡｌＡｓの代わりにＡｌs Ｇａ1-s Ａｓ（ここで、ｓはＡｌ組成であり、０≦ｓ＜１であり、ｓ＞ｒ）とし、低屈折率な層としてはＧａr Ａｌ1-r Ａｓとしてもよい。この場合には、Ａｌs Ｇａ1-s Ａｓの屈折率がＧａr Ａｌ1-r Ａｓのそれよりも高くなるように、組成ｓを組成ｒよりも高くすればよい。
【００１８】
また、この分離溝８は電極１５，１６間の分離も兼ねており、これによりＮ電極１５、Ｐ電極１６の両電極を同一面内に形成することができるため、アレイ型発光ダイオードを回路基板にフリップチップ実装することが可能となる。なお、９は酸化膜の層であり、１１はＰコンタクト部である。そして、電流阻止層２は、所定のキャリア密度と所定の厚さｔ3 となる必要がある。この点については後述する。
【００１９】
例えば、基板１としてｐ型ＧａＡｓ基板を用いた場合には、発光ダイオードは、その反射層１９の上面に、所定の厚みｔ3 、所定のキャリア密度を有するｎ型のＡｌa Ｇａ1-a Ａｓ層（０≦ａ≦１）の電流を阻止する役目を持つ電流阻止層２を有している。そして、反射層１９及び電流阻止層２を基板１に達するまでエッチングして一部円筒状に形成された凹部４に、ｐ型Ａｌx Ｇａ1-x Ａｓ層（０≦ｘ≦１）のクラッド層５、ｐ型Ａｌy Ｇａ1-y Ａｓ層（０≦ｙ≦１）の活性層６、ｎ型Ａｌz Ｇａ1-z Ａｓ層（０≦ｚ≦１）のクラッド層７のダブルヘテロ接合のＬＥＤ構造を結晶成長させ、Ｎ電極１２を形成して発光部１７が形成されている。このような素子が１次元あるいは２次元に配置されたものがアレイ型ＬＥＤである。
【００２０】
ここで、本発明による点光源アレイ型ＬＥＤの製造工程を図２〜図６を参照して説明する。図５（Ａ）〜（Ｃ），図６（Ａ），（Ｂ）は、それぞれ、図２（Ｂ），（Ｄ），図３（Ｂ），（Ｃ），図４（Ｃ）の平面図である。例えば、図５（Ａ）のＺ１−Ｚ１線に沿う断面図が図２（Ｂ）である。
以下の説明においては、ｐ型基板を使用した場合の製造方法を例にとって説明する。
第１工程として、図２（Ａ）に示すように、ｐ型ＧａＡｓの基板１上にＭＯＣＶＤ法で、ｐ型の反射層１９を成長させる。
第２工程として、図２（Ａ）に示すように、反射層１９上に、ＭＯＣＶＤ法で、ｎ型Ａｌa Ｇａ1-a Ａｓ層（ここで、０≦ａ≦１）からなる電流阻止層２を厚さｔ3 程度成長させる。この厚さｔ3 については後述する。
第１工程のｐ型の反射層１９及び第２工程のｎ型Ａｌa Ｇａ1-a Ａｓ層は、ＭＯＣＶＤ法により連続成長させてもよい。
【００２１】
第３工程として、図２（Ｂ），図５（Ａ）に示すように、フォトリソグラフィー法により、エピタキシャル成長面上に発光部となる部分である凹部４とＰコンタクト部となる部分４’のパターンを形成する。即ち、フォトリソグラフィー法により電流阻止層２上にレジスト３を形成した後に、表面にレジスト３の無い箇所をエッチングして、発光部となる部分である凹部４とＰコンタクト部となる部分４’とを形成する。これにより、反射層１９及び電流阻止層２のない部分、即ち、領域が存在することになる。ここで、発光部は直径Ｌ３の円形、Ｐコンタクト部は幅Ｌ４のストライプ状とすることができる。なお、レジスト３は後で除去する。
第４工程として、図２（Ｃ）に示すように、このパターンを形成したエピタキシャル成長面上にＬＥＤ構造、例えば、順にｐクラッド層５（ｐ型Ａｌx Ｇａ1-x Ａｓ層）、活性層６（ｐ型Ａｌy Ｇａ1-y Ａｓ層）、ｎクラッド層７（ｎ型Ａｌz Ｇａ1- zＡｓ層）のサンドイッチ構造を、ＬＰＥ法によりそれぞれ成長させる。ただし、０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１、また、ｙ＜ｘ，ｚである。
第５工程として、図２（Ｄ），図５（Ｂ）に示すように、エピタキシャル層に基板１に達する深さの電極及び素子分離用のエッチング溝８を形成する。
第６工程として、酸化膜ＳｉＯ2 の層９をスパッタ法やＣＶＤ法などによりエピタキシャル層上に形成し、その後、図３（Ａ）に示すように、Ｐコンタクト部となる部分の酸化膜１０（ＳｉＯ2 ）の層をエッチングにより除去する。
第７工程として、第６工程を経た基板１を亜鉛（Ｚｎ）雰囲気中で熱処理することにより、図３（Ｂ），図５（Ｃ）に示すように、第５工程でエッチングにより除去した部分１０から亜鉛（Ｚｎ）を拡散させることで、ｐ型の領域（Ｚｎ拡散領域）を形成し、Ｐコンタクト部１１とする。この場合、酸化膜（ＳｉＯ2 ）の層９は亜鉛（Ｚｎ）の拡散の領域を制限するマスクの役割を果たす。
第８工程として、図３（Ｃ），図６（Ａ）に示すように、Ｎコンタクト部となる部分１２をエッチングにより形成する。
第９工程として、フォトリソグラフィー法により図４（Ａ）に示すようなレジスト１３のパターンを形成し電極材料１４を蒸着後（図４（Ｂ））、リフトオフによりレジストを剥離し、図４（Ｃ），図６（Ｂ）に示すような電極のパターンを形成し、それぞれＮ電極１５、Ｐ電極１６とする。
第１０工程として、例えば図４（Ｄ）に示すような配線１８を、例えばＡｌなどにより形成してフリップチップタイプの１次元点光源のアレイ型ＬＥＤチップ２１を製造する。図４（Ｄ）では、３個の発光部１７を有する１次元点光源アレイ型ＬＥＤチップ２１を示している。なお、本発明において、チップとは、複数個の素子を１次元、または２次元に配列したものである。
【００２２】
ここで、第１工程における電流阻止層２の厚みｔ3 及びキャリア密度を所定の量に制御して電流阻止効果を高めることについて説明する。
基板１上に、基板の伝導型とは逆伝導型の電流阻止層２を成長させ、この上にＬＰＥ法によりＬＥＤ構造を成長させると、その電流阻止層２の中には、基板中のドーパントが拡散して、その伝導型が反転した反転層２ａが形成される。よって、電流阻止層２による電流阻止効果を高めるためには、反転層２ａを極力薄くする必要がある。反転層を薄くするには、電流阻止層２のキャリア密度を高くする必要があり、できれば電流阻止層２のキャリア密度を基板１のキャリア密度よりも高くすることが望ましい。
しかしながら、キャリア密度を高めるため、あまりドーピング量を多くすると逆に結晶性が低下して好ましくないことから、具体的には電流阻止層２のキャリア密度を基板と同程度以上として、実質的に電流阻止層の反転層の厚さが薄くなるようにしておけばよい。ここで、ｐ型基板のキャリア密度が１〜３×１０18ｃｍ-3程度の場合には、電流阻止層２のキャリア密度を３×１０18ｃｍ-3程度以上とすることが望ましい。さらに、好ましくは、１×１０19ｃｍ-3前後である。
【００２３】
また、別の観点から、電流阻止層２が厚すぎると、原料コスト、製造工数の点で不都合であるし、発光部を形成する際にエッチングを深く行う必要が生ずるためウェハ内での発光部の大きさ、深さのばらつきが大きくなり、各素子における特性のばらつきの原因となる。そのため、電流阻止層２の厚さは３μｍ以下が望ましい。
【００２４】
逆に、電流阻止層２が薄すぎると、実際に成長させた電流阻止層２に対して反転層の占める割合が大きくなり、電流阻止効果が減少する。後述する実施例の検討結果（図１１）により、実質的な電流阻止層２ｂの厚さは約１μｍ以上が望ましい。
ｐ型基板のキャリア密度を２×１０18ｃｍ-3、電流阻止層２のキャリア密度を３×１０18ｃｍ-3とした場合、後述する電流阻止層のキャリア密度と反転層２ａの厚みとの関係（図１０）から、反転層２ａの厚さは約０．５μｍとなるため、電流阻止層２の厚さは約１．５μｍとなる。
さらに、電流阻止層２のキャリア密度が１×１０19ｃｍ-3前後の場合には、反転層２ａの厚さが０．１〜０．４μｍの範囲内にあり、ばらつきを考慮しても、０．５μｍ以下である。このため、電流阻止層２の厚さは、１．５μｍ以上が好ましい。
【００２５】
これらの検討結果から、電流阻止効果が最も発揮され、しかも特性のばらつき、製造工数、コスト面にも配慮した結果から、電流阻止層２のキャリア密度は１×１０19ｃｍ-3程度とするのが好ましい。電流阻止層２の厚さは、１．５〜３μｍ程度が良く、更に好ましくは、２μｍ程度が良い。
【００２６】
以上説明したように、本発明の発光ダイオードにおいては、所定のキャリア密度及び／又は所定の厚さを有する電流阻止層を備えているので、その電流阻止の効果を十分に発揮できる。そして、基板と電流阻止層との間には、反射層が挿入されているので、ＤＨ構造からなる発光部からの光が基板に吸収されずに、基板上方へ出射するようになる。このため、反射層１９を設けないない場合に比べると、発光強度が約２倍に増大する。これにより、本発明の発光ダイオードによれば、発光強度が強く、指向性の良い発光パターンが再現良く得られる。
また、本発明の発光ダイオードの製造方法においては、従来の第１の工程に代えて、ＭＯＣＶＤ法により基板上に、基板の伝導型と逆伝電型の電流阻止層を成長させる。これにより、所定のキャリア密度を有する電流阻止層か、所定の厚さの電流阻止層か、所定のキャリア密度を有しかつ所定の厚さの電流阻止層の何れかを成長させることができる。
このように、本発明の第２の工程でＭＯＣＶＤ法を用いたことにより、従来の第２及び第３の工程を削除することができる。また、ＭＯＣＶＤ法で電流阻止層を成長させたことにより、電流阻止層のキャリア密度を基板のキャリア密度と同程度に高めることが可能となり、反転層の厚さを薄く抑えることができ、電流阻止の効果を十分に生じさせることができる。なお、キャリア密度の制御は結晶中の不純物密度を制御することによって行うが、通常、その不純物密度はキャリア密度とほぼ同程度となる。
【実施例】
【００２７】
以下、本発明の発光ダイオード実施例について、詳細に説明する。
図７は実施例における点光源アレイ型発光ダイオードの各組成およびドーパントの種類を示す表である。なお、後述する比較例１及び２におけるそれらも併せて示してある。
製造の第１工程として、キャリア密度２×１０18ｃｍ-3のｐ型ＧａＡｓ基板１上に、何れもｐ型の膜厚６０ｎｍのＡｌ0.2 Ｇａ0.8 Ａｓと膜厚７５ｎｍのＡｌＡｓとを一対とし、この対を２０対積層した多層膜からなる反射層１９をＭＯＣＶＤ法により、成長させた（図２（Ａ）参照）。ＭＯＣＶＤ法のキャリアガスは水素を用い、このときの成長温度は７００℃、成長圧力は７５Ｔｏｒｒとした。Ａｌ、Ｇａ及びＡｓの原料はそれぞれトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）及びアルシン（ＡｓＨ3 ）を用いた。ｐ型のドーパントにはＺｎを用い、その供給源にはジエチル亜鉛（ＺＥＺｎ）を用いた。なお、ｐ型のドーパントとしては、ジメチル亜鉛（ＺＭＺｎ）を使用することもできた。
製造の第２工程として、第１工程で成長した反射層１９上にＭＯＣＶＤ法でｎ型ＧａＡｓ層からなる電流阻止層２を成長させた（図２（Ａ）参照）。
ここで、ＭＯＣＶＤ法のキャリアガス、成長温度は７００℃、成長圧力は第１工程と同じである。ＴＭＧ及びＡｓＨ3 を用い、それぞれの流量を０．１３ｍｍｏｌ（ミリモル）／分、１．３ｍｍｏｌ／分とした。ｎ型のドーパントには硫黄（Ｓ）を用い、その供給源を硫化水素（Ｈ2 Ｓ）とし、成長中このＨ2 Ｓガスを１００００ｐｐｍの濃度で流した。このようにしてキャリア密度１×１０19ｃｍ-3、厚さ２μｍのｎ型ＧａＡｓ層よりなる電流阻止層２を成長させた（図２（Ａ）参照）。
なお、ｎ型のドーパントにはセレンを用い、その供給源としてセレン化水素（Ｈ2 Ｓｅ）を用いることや、ｎ型のドーパントにテルル（Ｔｅ）を用い、その供給源としてジエチルテルル（ＤＥＴｅ）を用いることや、ｎ型のドーパントにシリコン（Ｓｉ）を用い、その供給源としてシラン（ＳｉＨ4 ）やジシラン（Ｓｉ2 Ｈ6 ）を用いることや、ｎ型のドーパントに錫を用い、その供給源としてトリエチル錫（ＴＥＳｎ）やトリメチル錫（ＴＭＳｎ）を用いることも可能である。
【００２８】
製造の第３工程として、第２工程で得られた電流阻止層２の上にフォトリソグラフィー法により直径Ｌ３＝１５μｍの円形のパターンと幅Ｌ４＝１００μｍのストライプ状のパターンを形成し、この部分をエッチングすることにより電流阻止層２の一部に穴を空けて凹部を形成して、後の製造の第４工程でＬＥＤ構造を成長させた際の電流通路となる部分を設けた（図２（Ｂ），図５（Ａ）参照）。ここでは、リン酸（Ｈ3 ＰＯ4 ）―Ｈ2 Ｏ2 ―Ｈ2 Ｏ系のエッチング液によりエッチングした。
製造の第４工程として、第３工程にて得られた電流阻止層２付きの基板１の上にＬＰＥ法により、順に、ｐクラッド層５としてのｐ型Ａｌ0.3 Ｇａ0.7 Ａｓ層を約２μｍ成長させ、活性層６としてのｐ型Ａｌ0.03Ｇａ0.97Ａｓ層を約１μｍ成長させ、ｎクラッド層７としてのｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層を約２μｍ成長させて、ダブルヘテロ型のＬＥＤ構造を形成した（図２（Ｃ）参照）。
製造の第５工程として、製造の第４工程で成長させたエピタキシャル層に、電極および素子分離用のエッチング溝８を幅５０μｍで形成した（図２（Ｄ），図５（Ｂ）参照）。  製造の第６工程として、ＲＦプラズマＣＶＤ法を用い、原料ガスとしてシランＳｉＨ4 ガスと一酸化二窒素Ｎ2 Ｏガスとを流し、基板温度３５０℃、圧力０．５Ｔｏｒｒで高周波電力５００Ｗで厚み０．３μｍの酸化膜ＳｉＯ2 をエピタキシャル層上に堆積させた。その後、Ｐコンタクト部となる部分１０の酸化膜ＳｉＯ2 層をフッ素系のエッチング液によりエッチングして除去した（図３（Ａ）参照）。
製造の第７工程として、石英製容器中にウェハとＺｎＡｓ2 （二砒化亜鉛）とをセットし、水素雰囲気中温度６００℃で２時間熱処理して、製造の第６工程でエッチングにより除去した部分１０から亜鉛（Ｚｎ）を拡散させて、Ｐコンタクト部１１としてｐ型の領域を形成した（図３（Ｂ），図５（Ｃ）参照）。
製造の第８工程として、Ｎコンタクト部となる部分１２をエッチングにより形成した（図３（Ｃ），図６（Ａ）参照）。
製造の第９工程として、フォトリソグラフィー法によりレジスト１３のパターンを形成し（図４（Ａ）参照）、電極材料１４を蒸着後（図４（Ｂ）参照）、アセトン中で煮沸することでレジストを剥離する、所謂リフトオフ法により、Ｎ電極１５とＰ電極１６を形成した（図４（Ｃ），図６（Ｂ）参照）。
製造の第１０工程として、Ａｌで配線１８を形成してフリップチップタイプの１次元のアレイ型ＬＥＤチップを製造した（図４（Ｄ）参照）。
【００２９】
実施例の点光源アレイ型ＬＥＤチップの発光特性として、各素子の発光出力強度及び発光パターンを測定した。
図８は、実施例の点光源アレイ型ＬＥＤチップの発光出力強度を示したテーブルであり、後述する比較例１及び２のそれと併せて示してある。各素子の発光出力の平均値は、図８に示すように、１６ｍＡ通電時において１ｍＷであった。
図９は、実施例の点光源アレイ型ＬＥＤチップの各素子において発光ダイオードの前面に照射される光強度のファーフィールドパターンを示す図である。図９から分かるように、電流阻止効果による指向性の良好なファーフィールドパターンが観察された。
【００３０】
図１０は、上記の方法で点光源アレイ型発光ダイオードを製造した場合の電流阻止層のキャリア密度と反転層の厚みの関係を示す図である。電流阻止層をＭＯＣＶＤ法で成長させた実施例と、後述するＬＰＥ法で成長させた比較例１とを併せて示している。ＭＯＣＶＤ法による実施例においては、電流阻止層２のキャリア密度が１×１０19ｃｍ-3前後で、反転層の厚みは、０．１μｍ〜０．４μｍの範囲内にあることが分かる。
一方、比較例１のＬＰＥ法による電流阻止層の場合には、キャリア密度を１．４×１０18ｃｍ-3と高くしても反転層厚みは０．５μｍ〜０．８μｍの範囲内にあることから、本発明の電流阻止層２においては、反転層厚みを薄くできることは明らかである。
【００３１】
さらに、電流阻止層２の厚みを変化させて、点光源アレイ型ＬＥＤチップを作製して各素子の発光特性を測定した。図１１は、成長させた電流阻止層の厚みから反転層の厚みを引いた実質的な電流阻止層の厚さと、各素子の発光状態との関係を調べた結果を示す表である。この結果から、実質的な電流阻止層２ｂの厚みが１μｍ以上あれば、正常な発光が得られることが判明し、これよりも薄い場合、例えば、０．６μｍでは、発光広がりが生じるので好ましくない。これにより、実質的な電流阻止層２ｂの厚みは約１μｍ以上、特に１．１μｍ以上が好ましいことが分かる。
【００３２】
次に、比較例を示す。
（比較例１）
本発明による点光源アレイ型ＬＥＤチップと比較するために、前述の従来の技術で説明した製造工程により点光源アレイ型ＬＥＤチップを以下のように製造して、同じように各素子の発光強度及び発光パターンを測定した。なお、図７には、前述の実施例と対比させて、比較例での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
ここで、用いた従来の製造工程を先ず説明する。
従来の製造の第１の工程として、キャリア密度２×１０19ｃｍ-3のｐ型ＧａＡｓの基板３０上にＬＰＥ法でｎ型ＧａＡｓからなる電流阻止層３１を成長させた。なお、成長溶媒にはＧａを用い、徐冷法により、成長開始温度８０６℃、成長終了温度８００℃、冷却速度は、成長温度が８０６℃から８０４℃の間は０．２４℃／分、成長温度が８０４℃から８００℃の間は０．０５℃／分の条件で成長を行った。また、ＧａＡｓ原料には、ＧａＡｓ多結晶体を用い、ｎ型のドーパントにはＴｅ（テルル）を用いた。これにより、キャリア密度１×１０18ｃｍ-3、厚さ約７μｍのｎ型ＧａＡｓよりなる電流阻止層３１を成長させた（図１３（Ａ）参照）。
【００３３】
従来の製造の第２の工程として、成長後、このウェハを炉から取り出した後、表面に残っているＧａ溶媒３２をふき取るなどして除去した（図１３（Ｂ）参照）。なお、この工程ではウェハに機械的な力が加わるため、ウェハを割ってしまうことがあったことは、前述した通りである。
従来の製造の第３の工程として、ＬＰＥ法によるエピタキシャル成長表面は平坦性が悪いことから、これを改善するため加熱したワックスを用いてウェハ裏面を研磨プレートに貼りつけ、砥粒を用いて表面の研磨を約５μｍ程度行った。即ち、電流阻止層３１の厚さを計算上２μｍ程度となる電流阻止層３３となるようにした（図１３（Ｃ）参照）。その後、再度加熱し、ワックスを溶かすことにより、ウェハを研磨プレートから剥ぎ取った。なお、前述した通り、この工程においてもウェハに機械的な力が加わるため、ウェハを割ってしまうことがあった。その後、ウェハ裏面のワックスをアセトンにより除去した。
【００３４】
従来の製造の第４の工程として、第３の工程により得られた電流阻止層３３の上にフォトリソグラフィー法により直径Ｌ１＝１５μｍの円形のパターンと幅Ｌ２＝１００μｍのストライプ状のパターンを形成し、このパターンを基板面までエッチングして形成した。このエッチングにより電流阻止層３３の一部に穴を空けることで、この後ＬＥＤ構造を成長させたときの電流の通路となる部分を設けた（図１３（Ｄ），図１７（Ａ）参照）。
従来の製造の第５の工程として、本発明の実施例の第３の工程と同様に電流阻止層付き基板の上にＬＰＥ法により順に、ｐクラッド層３６としてｐ型Ａｌ0.3 Ｇａ0.7 Ａｓを約２μｍ、活性層３７としてｐ型Ａｌ0.03Ｇａ0.97Ａｓ層を約１μｍ、ｎクラッド層３８としてｎ型Ａｌ0.3 Ｇａ0.7 Ａｓ層を約２μｍを成長させ、ダブルヘテロ型のＬＥＤ構造を形成した（図１４（Ａ）参照）。
【００３５】
従来の製造の第６〜第１１の工程として、本発明の実施例の第４〜第９の工程を順に行って、フリップチップタイプの１次元のアレイ型ＬＥＤチップを作製した。
【００３６】
この比較例１における、電流阻止層のキャリア密度と反転層の厚みの関係は、図１０に示したように、キャリア密度を１．４×１０18ｃｍ-3と高くしても反転層の厚みは０．５μｍ〜０．８μｍの範囲内であった。
次に、この点光源アレイ型ＬＥＤチップの発光特性として、各素子の発光出力強度及び発光パターンを測定した。各素子の発光出力の平均値は、図８に示すように、１６ｍＡ通電時において０．１４ｍＷであった。この値を本発明の値と比較すると、実施例による点光源アレイ型発光ダイオードの発光出力の方が、比較例１と比べて約７倍も高くなることが分かる。これにより、本発明による点光源アレイ型発光ダイオードにおいては、電流阻止の効果が十分に生じている素子が多いことが分かる。
【００３７】
図１２は、比較例１の点光源アレイ型ＬＥＤチップの各素子の前面に照射される光強度のファーフィールドパターンを示す図である。図１２から分かるように、素子によっては電流阻止の効果が弱く、図９と比較すると分かるように指向性が悪かった。チップを代えて測定しても同様に発光出力が低い又は指向性の悪い素子を含むものが多く、一つのウェハから得られるチップの歩留まりが悪かった。このような指向性の悪い素子をへき開して内部を調べたところ、実質的な電流阻止層の厚さが１μｍ未満であったり、実質的な電流阻止層が全く見られないものがあった。これらの不良の原因としては、ＬＰＥ法で成長させた電流阻止層３３の厚みが同一ウェハ内でばらついていることや、従来の製造の第３の工程における研磨量にバラツキがあることによると考えられる。
【００３８】
この点は、電流阻止層３３の平均的な厚みを厚くすることで改善することも可能ではあるが、その分従来の製造工程の第４の工程で説明した発光部となる部分を形成するためのエッチングを深く行う必要が生ずるため、ウェハ内でのエッチングされる部分の大きさ、深さのばらつきが大きくなり、これらのばらつきが各素子の特性のばらつきの原因となるため、得策ではない。また、従来の第２及び第３の工程において、基板が割れることもあるので、実際に本発明による製造方法で作製したチップより、ＬＥＤ製品の歩留まりが悪い。
【００３９】
（比較例２）
比較例２として、反射層を挿入しない以外は、実施例と同じ発光ダイオードを製造した。製造工程は、実施例の第１工程を行わない以外は、実施例と同じである。なお、図７には前述の実施例と対比させて、比較例２での点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示してある。
【００４０】
この比較例２における点光源アレイ型ＬＥＤチップの発光出力の平均値は、図８に示すように０．５ｍＷであった。実施例による点光源アレイ型発光ダイオードの方が、比較例２と比べて２倍高出力であることが分かる。これにより、実施例による点光源アレイ型発光ダイオードにおいては、ＧａＡｓ基板への光の吸収が抑えられ、高い発光出力を得ることができた。
【００４１】
本発明は、上記実施例に記載の１次元の点光源アレイ型ＬＥＤチップに限定されることなく、２次元の点光源アレイ型ＬＥＤチップや単一素子のＬＥＤチップなど、また実施形態もフリップチップ型に限らず、ダイボンド型など、特許請求の範囲に記載した発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る発光ダイオードの構造を示す図である。
【図２】本発明に係る点光源アレイ型発光ダイオードの製造工程のうち、第１〜第５工程を示した図である。
【図３】本発明に係る点光源アレイ型発光ダイオードの製造工程のうち、第６〜第８工程を示した図である。
【図４】本発明に係る点光源アレイ型発光ダイオードの製造工程のうち、第９〜第１０工程を示した図である。
【図５】（Ａ）〜（Ｃ）は図２（Ｂ），（Ｄ），図３（Ｂ）の各平面図である。
【図６】（Ａ），（Ｂ）は、図３（Ｃ），図４（Ｃ）の各平面図である。
【図７】実施例と比較例１及び２における点光源アレイ型発光ダイオードの各組成及びドーパントの種類を示したテーブルである。
【図８】実施例と比較例１及び２における点光源アレイ型ＬＥＤチップの発光出力強度を示したテーブルである。
【図９】実施例の点光源アレイ型ＬＥＤチップの各素子において発光ダイオードの前面に照射される光強度のファーフィールドパターンを示す図である。
【図１０】電流阻止層の中に生じる反転層の厚みと電流阻止層のキャリア密度との関係を示した図である。
【図１１】成長させた電流阻止層の厚みから反転層の厚みを引いた実質的な電流阻止層の厚さと、素子の発光状態との関係を調べた結果を示す表である。
【図１２】比較例１の従来の製造方法により作製した点光源アレイ型発光ダイオードの前面に照射される光強度のファーフィールドパターンを示す図である。
【図１３】従来のＬＰＥ法で１次元の点光源アレイ型ＬＥＤを製造する場合の一般的な製造工程のうち、第１〜第４の工程を示した図である。
【図１４】従来のＬＰＥ法で１次元の点光源アレイ型ＬＥＤを製造する場合の一般的な製造工程のうち、第５〜第７の工程を示した図である。
【図１５】従来のＬＰＥ法で１次元の点光源アレイ型ＬＥＤを製造する場合の一般的な製造工程のうち、第８の工程〜第１０の工程前段を示した図である。
【図１６】従来のＬＰＥ法で１次元の点光源アレイ型ＬＥＤを製造する場合の一般的な製造工程のうち、第１０の工程後段と第１１の工程を示した図である。
【図１７】（Ａ）〜（Ｃ）は、図１３（Ｄ），図１４（Ｂ），図１５（Ａ）の各平面図である。
【図１８】（Ａ），（Ｂ）は、図１５（Ｂ），図１６（Ａ）の各平面図である。
【図１９】電流阻止層に反転層が形成される現象を説明する説明図である。
【符号の説明】
【００４３】
１：基板
２：電流阻止層
２ａ：反転層
２ｂ：実質的な電流阻止層
３：レジスト
４：凹部
４’：Ｐコンタクト部となる部分
５：ｐクラッド層
６：活性層
７：ｎクラッド層
８：分離溝
９：酸化膜
１０：Ｐコンタクト部となる部分の酸化膜
１１：Ｐコンタクト部（Ｚｎ拡散領域）
１４：分離溝
１５：Ｎ電極
１６：Ｐ電極
１７：発光部
１９：反射層
２０：点光源アレイ型発光ダイオード
２０ａ〜２０ｃ：点光源アレイ型発光ダイオードの素子
２１：１次元点光源アレイ型ＬＥＤチップ
【図１】
2006108187.tif 000003
【図２】
2006108187.tif 000004
【図３】
2006108187.tif 000005
【図４】
2006108187.tif 000006
【図５】
2006108187.tif 000007
【図６】
2006108187.tif 000008
【図７】
2006108187.tif 000009
【図８】
2006108187.tif 000010
【図９】
2006108187.tif 000011
【図１０】
2006108187.tif 000012
【図１１】
2006108187.tif 000013
【図１２】
2006108187.tif 000014
【図１３】
2006108187.tif 000015
【図１４】
2006108187.tif 000016
【図１５】
2006108187.tif 000017
【図１６】
2006108187.tif 000018
【図１７】
2006108187.tif 000019
【図１８】
2006108187.tif 000020
【図１９】
2006108187.tif 000021