(57)【要約】【課題】ＩＣパッケージの電気接続の品質検査に関する課題を解決する新規な配線構造、検査方法を提案する。【解決手段】半導体素子３・３をインターポーザ２に実装したＩＣパッケージ（ＢＧＡパッケージ１）を、導電性部材（半田ボール７・７）を介して基板１０に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の配線構造であって、前記インターポーザ２に複数配置されたランド６・６・・・間は、配線５・５・・・により接続され、前記基板に複数配置されたランド１６・１６・・・間は、配線５・５・・・により接続され、前記ＢＧＡパッケージ１が基板１０に実装された状態で、前記インターポーザ２側の配線５・５・・・と、前記基板１０側の配線１５・１５・・・と、前記導電性部材（半田ボール７・７）とから、一連の直列回路であるテストパターン５５Ａ・５５Ｂを構成する。【選択図】図３
2006165325.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の配線構造であって、
前記インターポーザに複数配置されたランド間は、配線により接続され、
前記基板に複数配置されたランド間は、配線により接続され、
前記ＩＣパッケージが基板に実装された状態で、
前記インターポーザ側の配線と、前記基板側の配線と、前記導電性部材とから、一連の直列回路であるテストパターンが構成される、ＩＣパッケージを実装した基板の配線構造。
【請求項２】
前記基板には、該基板に複数配置されたランドと個別に配線接続され、
前記ＩＣパッケージを基板に実装した状態で、前記インターポーザよりも外側に配置される、
検査用ランドが複数設けられる、ことを特徴とする請求項１に記載のＩＣパッケージを実装した基板の配線構造。
【請求項３】
半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の電気接続不良検査方法であって、
前記インターポーザに複数配置されたランド間は、配線により接続され、
前記基板に複数配置されたランド間は、配線により接続され、
前記ＩＣパッケージを基板に実装した状態で、
前記インターポーザ側の配線と、前記基板側の配線と、前記導電性部材とから、一連の直列回路であるテストパターンが構成される配線構造とし、
前記基板には、該基板に複数配置されたランドと個別に配線接続され、
前記ＩＣパッケージを基板に実装した状態で、前記インターポーザよりも外側に配置される、検査用ランドが複数設けられる構成とし、
前記複数の検査用ランドの内の２点間の導通検査により、電気接続不良を検出する、
ＩＣパッケージを実装した基板の電気接続不良検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の配線構造に関するものであり、より詳しくは、インターポーザと基板との間の電気接続の品質検査に関するものである。
【背景技術】
【０００２】
従来、半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とするものの部品検査においては、インサーキット試験装置等を用いたハンダ付け不良等の検査が行なわれており、検査方法に関して開示する文献も存在する（例えば、特許文献１・２参照。）。
そして、近年、半導体装置の高集積化、高性能化に伴う端子数の増大に対応すべく、端子の高密度実装を実現可能とするＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージが実用化されてきている。
このＢＧＡパッケージでは、インターポーザを介して半導体素子（半導体装置）と基板を電気的に接続する構成としている。前記インターポーザには、エッチング加工により配線とランドが形成されている。また、前記ランドには半田ボールにて突起電極が形成され、該半田ボールを基板側に形成されたランドに当着させた状態でリフロー炉にて加熱することにより、インターポーザと基板とを半田接合する構成としている。
また、ＩＣパッケージ全般においては、このように半田を用いる接合の他、Ａｕボールを使った超音波接合、導電性接着材を使った圧着接合などが行われており、これらの導電性部材について導通検査が行われている。
【特許文献１】特開平１０−１９９５８号公報
【特許文献２】特開平１１−６４４２８号公報
【特許文献３】特開２０００−１００９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述のＩＣパッケージにおいて、例えば、前記ＢＧＡパッケージの場合では、半田接合部が外部から視認できないため、目視や画像認識といった通常の方法による半田接合の品質確認を行なうことができないものとなっている。
また、Ｘ線検査によれば、半田ブリッジについては検出可能であるが、基板側のランドと半田ボールとの間の半田接合不良を検出することはできない。
また、基板にランドが存在しない箇所に配置され、接続端子として使用されない半田ボール（空きピン）の半田不良（半田ボールの脱落等）については、実装後の半導体装置の機能検査によっても判定することはできない。
このように、前記ＢＧＡパッケージの場合は、半田接合の品質検査に関して解決すべき多くの課題が残されている。
そこで、本発明は、上記のようなＩＣパッケージにおいて、導電性部材の電気接続の品質検査を行うために好適な技術を提案するものである。
【課題を解決するための手段】
【０００４】
本発明の解決しようとする課題は以上のごとくであり、次にこの課題を解決するための手段を説明する。
【０００５】
即ち、請求項１に記載のごとく、半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の配線構造であって、前記インターポーザに複数配置されたランド間は、配線により接続され、前記基板に複数配置されたランド間は、配線により接続され、前記ＩＣパッケージが基板に実装された状態で、前記インターポーザ側の配線と、前記基板側の配線と、前記導電性部材とから、一連の直列回路であるテストパターンが構成されることとする。
【０００６】
また、請求項２に記載のごとく、前記基板には、該基板に複数配置されたランドと個別に配線接続され、前記ＩＣパッケージを基板に実装した状態で、前記インターポーザよりも外側に配置される、検査用ランドが複数設けられることとする。
【０００７】
また、請求項３に記載のごとく、半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の電気接続不良検査方法であって、前記インターポーザに複数配置されたランド間は、配線により接続され、前記基板に複数配置されたランド間は、配線により接続され、前記ＩＣパッケージを基板に実装した状態で、前記インターポーザ側の配線と、前記基板側の配線と、前記導電性部材とから、一連の直列回路であるテストパターンが構成される配線構造とし、前記基板には、該基板に複数配置されたランドと個別に配線接続され、前記ＩＣパッケージを基板に実装した状態で、前記インターポーザよりも外側に配置される、検査用ランドが複数設けられる構成とし、前記複数の検査用ランドの内の２点間の導通検査により、電気接続不良を検出することとする。
【発明の効果】
【０００８】
以上の請求項１、３に記載の発明では、仮に、一箇所でも電気接続不良があった場合には、検査用パッドの区間が導通不良（抵抗値無限大）となるため、このことにより、検査用パッドの区間における電気接続不良の存在を確認できる。
また、前記テストパターンを形成する配線の配線材料について、規定の抵抗値を設定しておけば、仮に、導電性部材のブリッジによるショートＮＧが発生していた場合には、計測される抵抗値が規定の抵抗値よりも低くなるので、このショートＮＧを検出できる。
また、電気接続不良を検出できるので、実装後の半導体装置の機能検査によっても検出できない電気接続不良、つまりは、接続端子として使用されない半田ボール（空きピン）の電気接続不良（半田ボールの欠落等）についても検出することができる。
【０００９】
また、請求項２に記載の発明では、テスターの検査端子を、他の導電体に接触させることなく、検査用パッドに接触させることができる。
【発明を実施するための最良の形態】
【００１０】
本発明は、半導体素子をインターポーザに実装したＩＣパッケージを、導電性部材を介して基板に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の電気接続不良検査方法に関するものであり、以下では、ＩＣパッケージの一つであるＢＧＡパッケージの例を用いて説明する。
尚、本実施例のＢＧＡパッケージにおいては、導電性部材として半田ボールを用いている。この導電性部材については、Ａｕボールや、導電性接着材等も用いる形態も考えられ、本発明は、これら導電性部材全般の電気接続不良の検査に適用可能である。
【００１１】
図１（ａ）（ｂ）に示すごとく、ＢＧＡパッケージ１は、板状のインターポーザ２に半導体素子３・３（半導体装置）を実装し、該半導体素子３・３をモールド樹脂４にて覆う構成としている。
また、インターポーザ２の裏側面には、後述するテストパターン５５Ａ・５５Ｂ（図３（ｂ）参照）を形成する配線５・５・・・が、格子状に配置されたランド６・６・・・間を接続するように配置されている。
前記ランド６・６・・・は、図示せぬ配線を介して前記半導体素子３・３と接続されている。また、インターポーザ２には、前記配線５・５・・・以外にも配線が形成されており、これら図示せぬ配線によってもランド６・６・・・間が接続されている。
また、各ランド６・６・・・には、それぞれ半田ボール７・７・・・が溶着されている。
【００１２】
図２（ａ）（ｂ）に示すごとく、前記ＢＧＡパッケージ１が実装される基板１０は、格子状に配置されたランド１６・１６・・・を配線１５・１５・・・にて接続したプリント基板であり、図に示す配線１５・１５・・・は、後述するテストパターン５５Ａ・５５Ｂ（図３（ｂ）参照）を形成する。
また、基板１０には、前記配線１５・１５・・・以外にも配線が形成されており、これら図示せぬ配線によってもランド１６・１６・・・間が接続されている。
【００１３】
また、図１（ｂ）及び図２（ｂ）から解るように、ＢＧＡパッケージ１に形成された各ランド６・６・・・と、基板１０に形成された各ランド１６・１６・・・は、一対となるように配置されている。
【００１４】
そして、図３に示すごとく、ＢＧＡパッケージ１を基板１０上にセットした状態でリフロー炉にて加熱し、半田ボール７・７・・・を溶融させることにより、半導体素子３・３がインターポーザ２、及び半田ボール７・７・・・を介して基板１０と電気的に接続することで、ＢＧＡパッケージ１を実装した基板１０が構成される。
【００１５】
また、図２及び図３に示すごとく、基板１０において、格子状に配置されるランド１６・１６・・・の内、四隅に配置されるランド１６ａ・１６ｂ・１６ｃ・１６ｄにおいては、これらランド１６ａ・１６ｂ・１６ｃ・１６ｄから基板１０の外縁に向かって配線１５ａ・１５ｂ・１５ｃ・１５ｄが延設されており、該配線１５ａ・１５ｂ・１５ｃ・１５ｄの先端には、検査用パッド２６ａ・２６ｂ・２６ｃ・２６ｄが形成されている。
この検査用パッド２６ａ・２６ｂ・２６ｃ・２６ｄは、基板１０にＢＧＡパッケージ１を実装した状態において、平面視においてＢＧＡパッケージ１の外側に配置される。
【００１６】
また、図１（ｂ）に示すごとく、ＢＧＡパッケージ１側の配線５・５・・・においては、各ランド６・６・・・には一つの配線５のみが接続され、かつ、隣り合うランド６・６同士が前記配線５によって接続されるように構成される。
また、図２（ｂ）に示すごとく、基板１０側の配線１５・１５・・・においては、各ランド１６・１６・・・には一つの配線１５のみが接続され、かつ、隣り合うランド１６・１６同士が前記配線１５によって接続されるように構成され、さらに、基板１０側の配線１５は、ＢＧＡパッケージ１側の配線５によって接続されていないランド６・６間に対向するランド１６・１６間を接続するように構成されている。
また、図３（ｂ）に示すごとく、ＢＧＡパッケージ１、基板１０の各配線５・１５においては、ＢＧＡパッケージ１を基板１０に実装した状態において、一又は複数の一連の直列回路であるテストパターン５５Ａ・５５Ｂが構成されるようになっている。
本実施例では、ＢＧＡパッケージ１を基板１０に実装した状態で、底面視において透過的に配線５・１５を見た場合に、各半田ボール７・７・・・の区間において、ＢＧＡパッケージ１側の配線５・５・・・が存在しない区間に、基板１０側の配線１５・１５・・・を存在させることにより、２つの一連の直列回路であるテストパターン５５Ａ・５５Ｂを構成するようにしている。また、この例では、右側半分に配置されるランド１６・１６・・・にて直列回路を形成することとし、右上に配置されるランド１６ａと、右下に配置されるランド１６ｂを、各ランド１６・１６・・・を通過させつつ一本の線で結んだ場合に、ＢＧＡパッケージ１側の配線５と、基板１０側の配線１５を交互に配置するようにして、一連の直列回路が形成するようにしている。左側半分に配置されるランド１６・１６・・・についても同様である。
【００１７】
また、前記テストパターン５５Ａについては、前記検査用パッド２６ａ・２６ｂを直列回路の端部とすることで、インターポーザ２の外部において、テスター６０Ａ（抵抗計）の検査端子６０ａ・６０ｂを接触できるようにしている。
また、前記テストパターン５５Ｂについては、前記検査用パッド２６ｃ・２６ｄを直列回路の端部とすることで、インターポーザ２の外部において、テスター６０Ｂ（抵抗計）の検査端子６０ｃ・６０ｄを接触できるようにしている。
また、前記検査用パッド２６ａ〜２６ｄは、前記ＢＧＡパッケージ１を基板１０に実装した状態で、平面視において前記インターポーザ２よりも外側に配置されるため、テスター６０Ａ・６０Ｂの検査端子６０ａ〜６０ｄを、他の導電体に接触させることなく、検査用パッド２６ａ〜２６ｄに接触させることができる。
【００１８】
以上が本発明に係る配線構造である。
即ち、図３に示すごとく、半導体素子３・３をインターポーザ２に実装したＩＣパッケージ（ＢＧＡパッケージ１）を、導電性部材（半田ボール７・７）を介して基板１０に対し電気的に接続する構成とする、ＩＣパッケージを実装した基板の配線構造であって、前記インターポーザ２に複数配置されたランド６・６・・・間は、配線５・５・・・により接続され、前記基板に複数配置されたランド１６・１６・・・間は、配線５・５・・・により接続され、前記ＢＧＡパッケージ１が基板１０に実装された状態で、前記インターポーザ２側の配線５・５・・・と、前記基板１０側の配線１５・１５・・・と、前記導電性部材（半田ボール７・７）とから、一連の直列回路であるテストパターン５５Ａ・５５Ｂを構成することとするものである。
【００１９】
そして、以上のように構成し、各テスター６０Ａ・６０Ｂにて、各テストパターン５５Ａ・５５Ｂの導通検査を行う。図４（ａ）（ｂ）に示すごとく、仮に、一箇所でも半田未接合や半田ボール７６の欠落があった場合には、検査用パッド２６ａ〜２６ｂの区間が導通不良（抵抗値無限大）となるため、このことにより、検査用パッド２６ａ〜２６ｂの区間における半田不良（半田の未接合）の存在を確認できる。
また、前記テストパターン５５Ａ・５５Ｂを形成する配線５・１５の配線材料については、抵抗体の使用や、配線幅の設定により、任意の抵抗値を設定することができる。そして、規定の抵抗値を設定しておけば、図５（ａ）（ｂ）に示すごとく、仮に、半田ブリッジ７７によるショートＮＧが発生していた場合には、計測される抵抗値が規定の抵抗値よりも低くなるので、このショートＮＧを検出できる。
また、以上のようにして、半田不良を検出できるので、実装後の半導体装置の機能検査によっても検出できない半田不良、つまりは、接続端子として使用されない半田ボール（空きピン）の半田不良（半田ボールの欠落等）についても検出することができる。
【００２０】
また、図６に示すごとく、基板１０において、より多くの検査用パッド２６ｍ・２６ｎを設け、より多くのランド１６・１６・・・に対する接続端子をインターポーザ２の外部に構成すれば、一連のテストパターン５５Ａにおいて、半田不良の部位を特定することが可能となる。即ち、検査用パッドの取り出し箇所を増やすことで、不良箇所の絞込みが可能となるのである。
仮に、接合箇所７８ｂにおいて半田ボールの欠落があった場合、検査用パッド２６ａ・２６ｍにテスター６０Ａの検査端子６０ａ・６０ｂを接触させて検査した場合には、抵抗値無限大となるので、接合箇所７８ａ〜７８ｇの区間内に不良箇所があることを特定できるのである。
【００２１】
また、上記の構成により検査を行なうことによれば、半田結合の信頼性の評価を行なうに際し、評価試験用ワーク（試験サンプル）をカットせずに半田結合の評価を行なうことができ、半田結合の信頼性評価においても、作業効率の向上を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は本発明に係るＢＧＡパッケージについて示す図。（ｂ）は同じく底面図。
【図２】（ａ）は本発明に係る基板について示す図。（ｂ）は同じく底面図。
【図３】（ａ）はＢＧＡパッケージを基板に実装した状態について示す図。（ｂ）は同じく底面図。
【図４】（ａ）は半田不良の発生したＢＧＡパッケージの実装状態について示す図。（ｂ）は同じく底面図。
【図５】（ａ）は半田ブリッジの発生したＢＧＡパッケージの実装状態について示す図。（ｂ）は同じく底面図。
【図６】検査用パッドの数を増やした基板の構成について示す図。
【符号の説明】
【００２３】
１      ＢＧＡパッケージ
２      インターポーザ
３      半導体素子
５      配線
６    ランド
１０    基板
１５    配線
１６    ランド
２６ａ  検査用パッド
５５Ａ  テストパターン
６０Ａ  テスター
【図１】
2006165325.tif 000003
【図２】
2006165325.tif 000004
【図３】
2006165325.tif 000005
【図４】
2006165325.tif 000006
【図５】
2006165325.tif 000007
【図６】
2006165325.tif 000008