(57)【要約】【課題】  活性層に注入される電流量を低減し電流密度を上昇させ、低電圧駆動することが可能で、半導体の寿命、耐久性を低下させず、単一モードのレーザ光の放出率が高い面発光型半導体レーザ及びその製造方法を提供する。【解決手段】  面発光型半導体レーザの第一反射鏡１２内に電流ブロック層１３を設ける。電流ブロック層１３は、電流の流れる電流経路を制限する層であり、電流ブロック層１３により電流経路を制限することで、オーミック電極２０、２１にバイアス電圧が印加された際に活性層１５に注入される総電流量を低減させ、電流密度を上昇させるので、半導体レーザの低電力駆動が実現できる。電流ブロック層１３と第一反射鏡１２との屈折率の差を利用して高出力の単一モードのレーザ光を取り出すことが可能となる。【選択図】  図１
2006165403.tif 000002
【特許請求の範囲】
【請求項１】
上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備える面発光型半導体レーザであって、
前記上部反射鏡は、
屈折率の異なる半導体材料を積層した多層膜層と、
前記上部クラッド層と格子整合し、前記多層膜層より電気抵抗の高い電流ブロック層とからなり、
前記電流ブロック層は、前記上部反射鏡と前記上部クラッド層との界面上に位置することを特徴とする面発光型半導体レーザ。
【請求項２】
前記電流ブロック層は、前記上部反射鏡の前記多層膜層を構成する前記半導体材料の屈折率よりも低い屈折率を有する半導体材料から構成されることを特徴とする請求項１記載の面発光型半導体レーザ。
【請求項３】
前記上部反射鏡の前記多層膜層は、屈折率の異なる二種類の半導体材料を交互に積層した層であることを特徴とする請求項１または２記載の面発光型半導体レーザ。
【請求項４】
前記上部反射鏡と前記上部クラッド層の間に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする請求項１から３のいずれか１項記載の面発光型半導体レーザ。
【請求項５】
上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備える面発光型半導体レーザであって、
前記下部反射鏡は、
屈折率の異なる半導体材料を積層した多層膜層と、
前記多層膜層より電気抵抗の高い電流ブロック層とからなることを特徴とする面発光型半導体レーザ。
【請求項６】
前記電流ブロック層は、前記下部反射鏡の前記多層膜層を構成する前記半導体材料の屈折率よりも低い屈折率を有する半導体材料から構成されることを特徴とする請求項５記載の面発光型半導体レーザ。
【請求項７】
前記下部反射鏡の前記多層膜層は、屈折率の異なる二種類の半導体材料を交互に積層した層であることを特徴とする請求項５または６記載の面発光型半導体レーザ。
【請求項８】
前記下部反射鏡の内部に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする請求項５から７のいずれか１項記載の面発光型半導体レーザ。
【請求項９】
前記下部反射鏡と前記基板の間に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする請求項５から８のいずれか１項記載の面発光型半導体レーザ。
【請求項１０】
前記電流ブロック層は、前記下部クラッド層と格子整合し、前記下部クラッド層と前記下部反射鏡との界面上に位置することを特徴とする請求項５から９のいずれか１項記載の面発光型半導体レーザ。
【請求項１１】
上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備え、前記上部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記上部クラッド層と格子整合し、前記多層膜層より電気抵抗の高い電流ブロック層とからなり、前記電流ブロック層は、前記上部反射鏡と前記上部クラッド層との界面上に位置する面発光型半導体レーザの製造方法であって、
前記基板上に、前記下部反射鏡と、前記下部クラッド層と、前記活性層と、前記上部クラッド層と、前記多層膜層とを順次積層する第１の工程と、
前記多層膜層の上面の一部を、フォトレジストにより被覆する第２の工程と、
前記多層膜層をエッチング処理により除去する第３の工程と、
前記エッチング処理により前記多層膜層が除去された領域に、前記電流ブロック層を積層する第４の工程と、
前記フォトレジストを除去する第５の工程と、
前記電流ブロック層及び前記多層膜層上に、さらに前記多層膜層を積層し、前記上部反射鏡を形成する第６の工程と、
前記上部反射鏡上に、前記コンタクト層を積層する第７の工程と、
前記コンタクト層の上面の一部を、フォトレジストで被覆する第８の工程と、
積層された半導体層をエッチング処理により前記下部クラッド層まで除去する第９の工程と、
前記フォトレジストを除去する第１０の工程と、
前記コンタクト層に前記上部電極を付加し、前記基板に前記下部電極を付加する第１１の工程とを備えることを特徴とする面発光型半導体レーザの製造方法。
【請求項１２】
前記第１の工程において、前記上部クラッド層と、前記多層膜層との間に、ウェットエッチングによって侵食されないエッチストップ層を積層し、
前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする請求項１１記載の面発光型半導体レーザの製造方法。
【請求項１３】
上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備え、前記下部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記多層膜層より電気抵抗の高い電流ブロック層とからなる面発光型半導体レーザの製造方法であって、
前記基板上に、前記多層膜層と積層する第１の工程と、
前記多層膜層の上面の一部を、フォトレジストにより被覆する第２の工程と、
前記多層膜層をエッチング処理により除去する第３の工程と、
前記エッチング処理により前記多層膜層が除去された領域に、前記電流ブロック層を積層し、前記下部反射鏡を形成する第４の工程と、
前記フォトレジストを除去する第５の工程と、
前記下部反射鏡上に、前記下部クラッド層と、前記活性層と、前記上部クラッド層と、前記上部反射鏡と、前記コンタクト層とを順次積層する第６の工程と、
前記コンタクト層の上面の一部を、フォトレジストで被覆する第７の工程と、
積層された半導体層をエッチング処理により前記下部クラッド層まで除去する第８の工程と、
前記フォトレジストを除去する第９の工程と、
前記コンタクト層に前記上部電極を付加し、前記基板に前記下部電極を付加する第１０の工程とを備えることを特徴とする面発光型半導体レーザの製造方法。
【請求項１４】
前記第１の工程において、前記多層膜層の内部に、ウェットエッチングによって侵食されないエッチストップ層を積層し、前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする請求項１３記載の面発光型半導体レーザの製造方法。
【請求項１５】
前記第１の工程において、前記基板と、前記多層膜層との間に、ウェットエッチングによって侵食されないエッチストップ層を積層し、前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする請求項１３記載の面発光型半導体レーザの製造方法。
【請求項１６】
前記第４の工程において、前記下部反射鏡上に、さらに多層膜層を積層することを特徴とする請求項１３から１５のいずれか１項記載の面発光型半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光型半導体レーザ及びその製造方法に関し、特に垂直共振器面発光型半導体レーザ及びその製造方法に関する。
【背景技術】
【０００２】
一般的な垂直共振器面発光型半導体レーザ（ＶＣＳＥＬ）は、半導体基板に対して垂直にレーザ光を出射する半導体レーザである。従来のＶＣＳＥＬは、図１０に示すような構造を有する。図１０の（ｂ）は、図１０の（ａ）のＡにおける断面図を示す。
【０００３】
ＶＣＳＥＬは、半導体基板３９上に、第二反射鏡３８と、第二クラッド層３６と、活性層３５と、第一クラッド層３４と、電流狭窄層３３と、第一反射鏡３２と、コンタクト層３１と、が順次積層される形で形成される。なお、コンタクト層３１と、第一反射鏡３２と、電流狭窄層３３と、第一クラッド層３４と、活性層３５と、第二クラッド層３６とは、ＶＣＳＥＬメサ４３としてメサ状に形成される。また、第二反射鏡３８と、ＶＣＳＥＬメサ４３の側面を覆う形で絶縁層４０が積層される。また、コンタクト層３１の外周を覆う形で第一オーミック電極４１が設けられ、第二オーミック電極４２が半導体基板３９の下部に設けられている。
【０００４】
活性層３５は、レーザを放出する層である。活性層３５に電流を流すと、活性層３５の中に電子や電子の抜けた孔（ホール）が入り込み、これらの働きにより光が増幅されレーザ光が放出される。また、活性層３５を挟み込む形で、第一クラッド層３４と第二クラッド層３６が設けられている。クラッド層３４、３６は、活性層３５の中に光を増幅するのに必要な電子やホールをためる役割をする。また、クラッド層３４、３６を設けることで、活性層３５は導波路として働く。
【０００５】
また、活性層３５及びクラッド層３４、３６を挟み込む形で、第一反射鏡３２、第二反射鏡３８が設けられており、これらは光共振器としての働きを行う。第一反射鏡３２を構成する半導体材料としては、所望の波長に対して吸収量が少なく、屈折率の異なる二種類の材料が積層される、ＧａＡｓ／ＡｌＧａＡｓやＡｌＡｓ／ＧａＡｓ等が挙げられる。なお、第一反射鏡３２を構成する各層は、材料、波長に応じた厚さを有し、積層数については所望の波長に対して９９％以上の反射率を有するよう決定されている。
【０００６】
第一反射鏡３２の上部に積層されるコンタクト層３１は、出力されるレーザ光の焦点調整等の光学的調整を行う。
【０００７】
第一オーミック電極４１と、第二オーミック電極４２の間にバイアス電圧を印加すると、活性層３５に電流が流れ、光が増幅され、コンタクト層３１からレーザ光が放出される。なお、ＶＣＳＥＬからは複数のモードのレーザ光を放出でき、高次モード光は基板に垂直に、高次モード光は単一モード光に対し、やや傾斜して放出される。
【０００８】
電流狭窄層３３は、第一反射鏡３２内部あるいは第一反射鏡３２と第一クラッド層３４との間の所望の位置に設けられ、電流の流れる電流経路を制限する層である。電流経路を制限することで、バイアス電圧が印加されたときに活性層３５に注入される総電流量が低減し、電流密度が上昇するので、半導体レーザの低電力駆動を実現できる。また、活性層３５の温度上昇を抑制し、高出力のレーザ光を取り出すことが可能となる。
【０００９】
このようなＶＣＳＥＬ技術において、本願より先に提案されている技術としては、第一反射鏡内部にＡｌＡｓよりなる層を設け、メサ状に加工し、このＡｌＡｓ層の中心以外を水蒸気中で高温酸化することでＡｌＡｓを非導電性であるＡｌＯｘへ変質させることで電流狭窄層を設ける技術がある（例えば、特許文献１参照）。
【００１０】
また、他のＶＣＳＥＬ技術として、半導体構造をいわゆるエアポスト型と呼ばれる構造にする技術がある（例えば、特許文献２参照）。これは、あらかじめ積層された半導体層をメサ状に加工した後、電流経路以外の領域をウェットエッチング等により除去することで、半導体構造をエアポスト型にし、この構造により電流経路の制限を行うものである。
【００１１】
また、他のＶＣＳＥＬ技術として、加工するメサ径をあらかじめ小さくし、側面の表面再結合を防止するため他の材料を充填する技術が、特許文献３や特許文献４において提案されている。
【００１２】
また、他のＶＣＳＥＬ技術として、メサ上部周辺部のみにコンタクト層を形成し、オーミック電極を介して電流注入を行う技術が、特許文献５や特許文献６において提案されている。
【特許文献１】米国特許第５４９３５７７号明細書
【特許文献２】特開２００３−２５８３７８号公報
【特許文献３】特開平０５−０２１８９８号公報
【特許文献４】特開２００１−０１５３９４号公報
【特許文献５】特開平０９−２３７９４２号公報
【特許文献６】特開平１０−１４５００３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、上記の技術は、以下の問題点を有している。
【００１４】
特許文献１記載の技術において、ＡｌＡｓをＡｌＯｘへと変質させる際には体積変化を伴うので、電流狭窄層周辺には応力場が形成されてしまう。その結果、長時間の通電後においては、応力場が起因となって活性層内部に転移が発生し、レーザ出力の低下やレーザ発振の停止、半導体の状態劣化が発生してしまう。また、活性層より放出されるレーザ光について、一般に、縦モードの波長は共振器長により制御し、横モードの波長については酸化狭窄径（電流狭窄層径）により制御しているが、高次横モードの出力は注入電流の増加とともに増加する傾向があり、長距離・高速光通信や高精彩な画像記録を実現するための単一横モード発振が困難となる。
【００１５】
また、特許文献２記載の技術は、エアポスト型ＶＣＳＥＬについての技術であるが、電流狭窄層の直径は通常１０μｍ以下であり、電流狭窄層より上部にある第一反射鏡は電流狭窄層と比較して巨大な体積を有しているので、微小な電流狭窄層で上部にある第一反射鏡を支持することは困難であり、第一反射鏡が欠落する可能性が極めて高い。それゆえ、特許文献２記載の面発光半導体レーザの作製は事実上不可能である。
【００１６】
また、特許文献３記載の技術は、発振波長１.０μｍの面発光半導体レーザに関し、半導体基板（ＧａＡｓ基板）上に発光素子を形成し、半導体基板側よりレーザ光を取り出す構造になっている。ここで、ＧａＡｓは波長帯に対して透明であるとされているが、実際には若干の吸収損失が存在し、基板の厚さによっては光出力の低下が顕著になる。また、これを回避するために基板を薄膜化することは発光素子の取り扱いを困難にしてしまう。
【００１７】
また、特許文献４記載の技術は、コンタクト層を介して基板に平行な方向で電流注入を行っているためメサ上部からのレーザ光の取り出しが可能となっている。しかし、コンタクト層は数十ｎｍ程度の厚さであるため、基板に平行方向の電気抵抗の増大やジュール熱の発生を促進してしまい、素子寿命の低下等を引き起こす。また、コンタクト層へのドーピング量を増やすことで電気抵抗を低減させる方法が考えられるが、ドーパントはレーザ光を吸収する性質を有しているため光出力の低下を引き起こしてしまう。
【００１８】
また、特許文献５、特許文献６に記載されている技術では、メサ径が小さい場合、必然的にコンタクト層の面積も小さくなるので、電気抵抗が増加し、発生するジュール熱により素子寿命の低下等の問題が発生する。逆にメサ径が大きい場合には、電流注入される活性層の面積が増大してしまうので、閾値電流の増加等の問題が発生する。
【００１９】
本発明は、上記の問題点に鑑みて提案されたものであり、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、半導体の寿命、耐久性を低下させない面発光型半導体レーザ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
請求項１記載の発明は、上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備える面発光型半導体レーザであって、前記上部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記上部クラッド層と格子整合し、前記多層膜層より電気抵抗の高い電流ブロック層とからなり、前記電流ブロック層は、前記上部反射鏡と前記上部クラッド層との界面上に位置することを特徴とする面発光型半導体レーザである。
【００２１】
請求項２記載の発明は、請求項１記載の発明において、前記電流ブロック層は、前記上部反射鏡の前記多層膜層を構成する前記半導体材料の屈折率よりも低い屈折率を有する半導体材料から構成されることを特徴とする。
【００２２】
請求項３記載の発明は、請求項１または２記載の発明において、前記上部反射鏡の前記多層膜層は、屈折率の異なる二種類の半導体材料を交互に積層した層であることを特徴とする。
【００２３】
請求項４記載の発明は、請求項１から３のいずれか１項記載の発明において、前記上部反射鏡と前記上部クラッド層の間に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする。
【００２４】
請求項５記載の発明は、上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備える面発光型半導体レーザであって、前記下部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記多層膜層より電気抵抗の高い電流ブロック層とからなることを特徴とする面発光型半導体レーザである。
【００２５】
請求項６記載の発明は、請求項５記載の発明において、前記電流ブロック層は、前記下部反射鏡の前記多層膜層を構成する前記半導体材料の屈折率よりも低い屈折率を有する半導体材料から構成されることを特徴とする。
【００２６】
請求項７記載の発明は、請求項５または６記載の発明において、前記下部反射鏡の前記多層膜層は、屈折率の異なる二種類の半導体材料を交互に積層した層であることを特徴とする。
【００２７】
請求項８記載の発明は、請求項５から７のいずれか１項記載の発明において、前記下部反射鏡の内部に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする。
【００２８】
請求項９記載の発明は、請求項５から８のいずれか１項記載の発明において、前記下部反射鏡と前記基板の間に、ウェットエッチングによって侵食されないエッチストップ層を備えることを特徴とする。
【００２９】
請求項１０記載の発明は、請求項５から９のいずれか１項記載の発明において、前記電流ブロック層は、前記下部クラッド層と格子整合し、前記下部クラッド層と前記下部反射鏡との界面上に位置することを特徴とする。
【００３０】
請求項１１記載の発明は、上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備え、前記上部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記上部クラッド層と格子整合し、前記多層膜層より電気抵抗の高い電流ブロック層とからなり、前記電流ブロック層は、前記上部反射鏡と前記上部クラッド層との界面上に位置する面発光型半導体レーザの製造方法であって、前記基板上に、前記下部反射鏡と、前記下部クラッド層と、前記活性層と、前記上部クラッド層と、前記多層膜層とを順次積層する第１の工程と、前記多層膜層の上面の一部を、フォトレジストにより被覆する第２の工程と、前記多層膜層をエッチング処理により除去する第３の工程と、前記エッチング処理により前記多層膜層が除去された領域に、前記電流ブロック層を積層する第４の工程と、前記フォトレジストを除去する第５の工程と、前記電流ブロック層及び前記多層膜層上に、さらに前記多層膜層を積層し、前記上部反射鏡を形成する第６の工程と、前記上部反射鏡上に、前記コンタクト層を積層する第７の工程と、前記コンタクト層の上面の一部を、フォトレジストで被覆する第８の工程と、積層された半導体層をエッチング処理により前記下部クラッド層まで除去する第９の工程と、前記フォトレジストを除去する第１０の工程と、前記コンタクト層に前記上部電極を付加し、前記基板に前記下部電極を付加する第１１の工程とを備えることを特徴とする面発光型半導体レーザの製造方法である。
【００３１】
請求項１２記載の発明は、請求項１１記載の発明において、前記第１の工程において、前記上部クラッド層と、前記多層膜層との間に、ウェットエッチングによって侵食されないエッチストップ層を積層し、前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする。
【００３２】
請求項１３記載の発明は、上部電極と、下部電極と、前記下部電極に積層された基板と、前記基板上に積層された半導体層よりなる下部反射鏡と、前記下部反射鏡の上に積層された下部クラッド層と、前記下部クラッド層の上に積層され、電流の注入により発光する活性層と、前記活性層の上に積層された上部クラッド層と、前記上部クラッド層の上に積層された半導体層よりなる上部反射鏡と、前記上部反射鏡の上に積層され前記上部電極と接続されるコンタクト層とを備え、前記下部反射鏡は、屈折率の異なる半導体材料を積層した多層膜層と、前記多層膜層より電気抵抗の高い電流ブロック層とからなる面発光型半導体レーザの製造方法であって、前記基板上に、前記多層膜層と積層する第１の工程と、前記多層膜層の上面の一部を、フォトレジストにより被覆する第２の工程と、前記多層膜層をエッチング処理により除去する第３の工程と、前記エッチング処理により前記多層膜層が除去された領域に、前記電流ブロック層を積層し、前記下部反射鏡を形成する第４の工程と、前記フォトレジストを除去する第５の工程と、前記下部反射鏡上に、前記下部クラッド層と、前記活性層と、前記上部クラッド層と、前記上部反射鏡と、前記コンタクト層とを順次積層する第６の工程と、前記コンタクト層の上面の一部を、フォトレジストで被覆する第７の工程と、積層された半導体層をエッチング処理により前記下部クラッド層まで除去する第８の工程と、前記フォトレジストを除去する第９の工程と、前記コンタクト層に前記上部電極を付加し、前記基板に前記下部電極を付加する第１０の工程とを備えることを特徴とする面発光型半導体レーザの製造方法である。
【００３３】
請求項１４記載の発明は、請求項１３記載の発明において、前記第１の工程において、前記多層膜層の内部に、ウェットエッチングによって侵食されないエッチストップ層を積層し、前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする。
【００３４】
請求項１５記載の発明は、請求項１３記載の発明において、前記第１の工程において、前記基板と、前記多層膜層との間に、ウェットエッチングによって侵食されないエッチストップ層を積層し、前記第３の工程の前記エッチング処理において、ウェットエッチングを行うことを特徴とする。
【００３５】
請求項１６記載の発明は、請求項１３から１５のいずれか１項記載の発明において、前記第４の工程において、前記下部反射鏡上に、さらに多層膜層を積層することを特徴とする。
【発明の効果】
【００３６】
本発明により、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、半導体の寿命、耐久性を低下させず、さらには、単一モードのレーザ光の放出率が高い面発光型半導体レーザを実現することが可能となる。
【発明を実施するための最良の形態】
【００３７】
第１の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）を、図１を参照して説明する。
【００３８】
本実施形態のＶＣＳＥＬは、半導体基板１８上に、第二反射鏡１７と、第二クラッド層１６と、活性層１５と、第一クラッド層１４と、電流ブロック層１３と、第一反射鏡１２と、コンタクト層１１と、が順次積層される形で形成される。なお、コンタクト層１１と、第一反射鏡１２と、電流ブロック層１３と、第一クラッド層１４と、活性層１５と、第二クラッド層１６とは、ＶＣＳＥＬメサ２４としてメサ上に形成される。なお、場合によっては、第二反射鏡１７の一部もＶＣＳＥＬメサ２４として形成される。また、エッチングされ露出した第二反射鏡１７と、ＶＣＳＥＬメサ２４の周囲とを覆う形で絶縁層１９が積層される。また、コンタクト層１１上部の外周を覆う形で第一オーミック電極２０が設けられ、半導体基板１８の下部に第二オーミック電極２１が設けられている。
【００３９】
活性層１５は、レーザを放出する層である。活性層１５に電流を流すと、活性層１５の中に電子や電子の抜けた孔（ホール）が入り込み、これらの働きにより光が増幅されレーザ光が放出される。また、活性層１５を挟み込む形で、第一クラッド層１４と第二クラッド層１６が設けられている。クラッド層１４、１６は、活性層１５の中に光を増幅するのに必要な電子やホールをためる役割をする。また、クラッド層１４、１６を設けることで、活性層１５は導波路として働く。
【００４０】
また、活性層１５及びクラッド層１４、１６を挟み込む形で、第一反射鏡１２、第二反射鏡１７が設けられており、これらは光共振器としての働きを行う。反射鏡１２、１７を構成する半導体材料としては、所望の波長に対して吸収量が少なく、十分な屈折率差が得られる二種類の材料が積層される、ＡｌＡｓ／ＧａＡｓや、ＡｌＧａＡｓ／ＧａＡｓ等が挙げられる。なお、反射鏡１２、１７を構成する各層の厚さは、所望の波長の１／４とし、積層数については、所望の波長に対して９９％以上の反射率を有するよう決定されている。また、素子抵抗を下げるため、必要があればｐ型またはｎ型がドーピングされる。
【００４１】
第一反射鏡１２の上部に積層されるコンタクト層１１は、出力されるレーザ光の焦点調整等の光学的調整を行う。
【００４２】
第一オーミック電極２０と、第二オーミック電極２１の間にバイアス電圧を印加すると、活性層１５に電流が流れ、光が増幅され、コンタクト層１１からレーザ光が放出される。
【００４３】
電流ブロック層１３は、電流の流れる電流経路を制限する層であり、第一反射鏡１２の内部で第一クラッド層１４と接するように設けられている。また、電流ブロック層１３の中央部は電流経路として開いており、この電流経路の部分は第一反射鏡１２で占められている。電流ブロック層１３により電流経路を制限することで、バイアス電圧が印加されたときに活性層１５に注入される総電流量が低減し、電流密度が上昇するので、半導体レーザの低電力駆動が実現できる。また、活性層１５の温度上昇を抑制し、高出力のレーザ光を取り出すことが可能となる。
【００４４】
電流ブロック層１３を構成する半導体材料としては、ＡｌＡｓ、ＡｌＧａＡｓ、ＧａＩｎＰ、ＡｌＧａＡｓＰ等、第一クラッド層１４を構成する半導体材料と格子整合し、かつ第一反射鏡１２を構成する半導体材料に対し十分に高い電気抵抗を有しているものが挙げられる。なお、光閉じ込めの観点からは第一反射鏡１２を構成する材料の屈折率以下の材料であることが望ましい。また、電流ブロック層１３の厚さは、所望の波長の１／４以上である必要がある。
【００４５】
なお、電流経路となる領域が第一反射鏡１２で構成されるので、図１の領域ａについては、ＡｌＡｓ／ＧａＡｓやＡｌＧａＡｓ／ＧａＡｓ等の半導体材料が複数積層され、９９％以上の高い反射率を有する。他方、電流ブロック層１３の上部に該当する領域ｂについては、電流ブロック層１３が一層構造であるため、領域ａと比較して積層される層数が少なく、その反射率は９９％以下となる。そのため、本実施形態のＶＣＳＥＬでは、高次モードのレーザ光は十分に増幅されず、基本モードのレーザ光のみが増幅、抽出されることになる。
【００４６】
本実施形態のＶＣＳＥＬは、コンタクト層１１としてｐ−ＧａＡｓを、第一反射鏡１２としてｐ−ＡｌＡｓ／ＧａＡｓを、電流ブロック層１３としてＧａＩｎＰを、第一クラッド層１４としてＩｎxＧａ1-xＡｓyＰ1-yを、活性層１５としてＩｎxＧａ1-xＡｓを、第二クラッド層１６としてＩｎxＧａ1-xＡｓyＰ1-yを、第二反射鏡１７としてｎ−ＡｌＡｓ／ＧａＡｓを、半導体基板１８としてｎ−ＧａＡｓを、用いて構成される。具体的には、コンタクト層１１としてｐ−ＧａＡｓを、第一反射鏡１２としてｐ−ＡｌＡｓ／ＧａＡｓを２６ｐａｉｒ、電流ブロック層１３としてＧａＩｎＰを、第一クラッド層１４としてＩｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4を、活性層１５としてＩｎ0.2Ｇａ0.8Ａｓを、第二クラッド層１６としてＩｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4を、第二反射鏡１７としてｎ−ＧａＡｓ／ＡｌＡｓを３５ｐａｉｒ、半導体基板１８としてｎ−ＧａＡｓを、用いて構成される。また、第一反射鏡１２及び第二反射鏡１７に対しては５Ｅ１７、コンタクト層１１に対しては５Ｅ１８のドーパントが注入される。ドーパントとしては、第一反射鏡１２及びコンタクト層１１に対してはＢｅ、Ｍｇ、Ｚｎ等が用いられ、第二反射鏡１７に対してはＳｉ、Ｓｅ等が用いられる。また、絶縁層１９としてＳｉＯ2が、オーミック電極２０、２１としてＡｕ、Ｐｔ、Ｚｎ、Ｎｉ、Ｃｒ、Ａｌや、これらの合金が用いられる。なお、面発光半導体レーザとしての機能を損なわないのであれば、ここで列挙した半導体材料に限らず、いかなる材料を用いてもよい。
【００４７】
次に、第１の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）の製造方法を、図５を参照して説明する。図５は、本実施形態のＶＣＳＥＬの製造工程を示す。
【００４８】
まず、半導体基板１８上に、第二反射鏡１７、第二クラッド層１６、活性層１５、第一クラッド層１４、第一反射鏡１２、が層状に順次結晶成長される（ａ）。具体的には、半導体基板１８であるｎ−ＧａＡｓ基板上に第一次結晶成長として、第二反射鏡１７（ｎ−ＧａＡｓ／ＡｌＡｓ−３５ｐａｉｒ、Ｓｅドープ）と、第二クラッド層１６（Ｉｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4）と、活性層１５（Ｉｎ0.2Ｇａ0.8Ａｓ）と、第一クラッド層１４（Ｉｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4）とが順次積層され、さらに、第一反射鏡１２（ｐ−ＧａＡｓ／ＡｌＡｓ、Ｚｎドープ）が５ｐａｉｒ積層された時点で結晶成長が中断される。なお、結晶成長方法としては、分子線エピタキシー法（ＭＢＥ）、誘起金属帰相成長法（ＭＯＶＰＥ）が用いられる。
【００４９】
次に、各半導体材料を結晶成長させた半導体基板１８上にフォトレジスト２３を用いて電流経路となる領域がパターニングされ、ドライエッチングまたはウェットエッチングにより第一反射鏡１２の一部が除去される（ｂ）。なお、このエッチング工程では、フォトレジスト２３で覆われなかった第一反射鏡１２が除去され、フォトレジスト２３で覆われた部分の第一反射鏡１２はＶＣＳＥＬの電流経路となる。
【００５０】
次に、電流ブロック層１３が、第一反射鏡１２が除去された領域に、エッチングされずに残留した第一反射鏡１２の高さまで積層される（ｃ）。具体的には、第二次結晶成長として、第一反射鏡１２を除去した領域に、エッチングされずに残留した第一反射鏡１２の高さまで電流ブロック層１３（ＧａＩｎＰ、アンドープ）が結晶成長される。
【００５１】
次に、フォトレジスト２３の除去が行なわれる。フォトレジスト２３が完全に除去されると、第一反射鏡１２、コンタクト層１１が基板上に順次積層される（ｄ）。具体的には、第三次結晶成長として、第一反射鏡１２（ｐ−ＧａＡｓ／ＡｌＡｓ−２１ｐａｉｒ、Ｚｎドープ）と、コンタクト層１１（ｐ−ＧａＡｓ、Ｚｎドープ）とが結晶成長される。
【００５２】
次に、コンタクト層１１まで積層した半導体基板１８上にフォトレジスト２３を用いてパターニングが施される。そして、ドライエッチングまたはウェットエッチングにより、少なくとも第二クラッド層１６まで各半導体層は除去され、ＶＣＳＥＬメサ２４が形成される（ｅ）。なお、必要に応じては、第二反射鏡１７までエッチングが及ぶこともある。エッチングされ露出した第二反射鏡１７上とＶＣＳＥＬメサ２４の周囲に、ＳｉＯ2やポリイミド等からなる絶縁層１９（ＳｉＯ2）が形成される。また、コンタクト層１１上に第一オーミック電極２０が、半導体基板１８裏面に第二オーミック電極２１が形成される（ｆ）。
【００５３】
本実施形態により、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、半導体の寿命、耐久性を低下させず、さらには、単一モードのレーザ光の放出率が高い面発光型半導体レーザを実現することが可能となる。また、そのような面発光型半導体レーザを製造することが可能となる。
【００５４】
次に、第２の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）を、図２を参照して説明する。本実施形態のＶＣＳＥＬは、第１の実施形態のＶＣＳＥＬにおいて、第一反射鏡１２と第一クラッド層１４との間にエッチストップ層２２を設けた構成となっている。
【００５５】
第１の実施形態のＶＣＳＥＬにおいて、第一反射鏡１２の内部で第一クラッド層１４と接するように電流ブロック層１３を設ける際には、図５の（ｂ）で示すように、各半導体材料を結晶成長させた半導体基板１８上にフォトレジスト２３を用いてパターニングが施され、ドライエッチングまたはウェットエッチングにより第一反射鏡１２の一部が除去される。このときに、エッチングレートの面内分布によってはエッチング量がばらつくことがある。エッチング量にばらつきがある場合、電流ブロック層１３を非エッチング領域の第一反射鏡１２と同等の高さまで成長させることが困難となる。そして、電流ブロック層１３と非エッチング領域の第一反射鏡１２との高さが不均等だと、この層の上に結晶成長される第一反射鏡１２及びコンタクト層１１の結晶品質が低下し、素子抵抗の増加や反射鏡としての光学特性の低下を引き起こす恐れがある。
【００５６】
そこで、本実施形態のＶＣＳＥＬにおいては、第一反射鏡１２と第一クラッド層１４の間にエッチストップ層２２を設けている。これにより、ＶＣＳＥＬ製造工程において電流ブロック層１３を設けるためにウェットエッチングを行った際のエッチング量を均一にすることが可能となる。これにより、素子特性が均一で精度の高いＶＣＳＥＬを実現することが可能となる。なお、第一反射鏡１２がＡｌＡｓ／ＧａＡｓ、またはＡｌＧａＡｓ／ＧａＡｓ等により構成されている場合、エッチストップ層２２としてＧａＩｎＰを用いることができる。また、エッチストップ層としてＧａＩｎＰを用いる場合には、ウェットエッチング時に用いるエッチャントとしては硫酸系のものが望ましい。
【００５７】
次に、第２の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）の製造方法を、図６を参照して説明する。図６は、本実施形態のＶＣＳＥＬの製造工程を示す。
【００５８】
まず、半導体基板１８上に、第二反射鏡１７と、第二クラッド層１６と、活性層１５と、第一クラッド層１４と、エッチストップ層２２と、第一反射鏡１２と、が層状に順次結晶成長される（ａ）。次に、各半導体材料を結晶成長させた半導体基板１８上にフォトレジスト２３を用いてパターニングが施され、ウェットエッチングにより第一反射鏡１２の一部が除去される（ｂ）。ここで、第一反射鏡１２を侵食しエッチストップ層２２を侵食しないエッチャントを用いることで、エッチングされる第一反射鏡１２の厚さを均一にすることができる。具体的には、エッチストップ層としてＧａＩｎＰを用いる場合、エッチャントとしては硫酸と過酸化水素水の混合液を用いる。なお、このエッチング工程では、フォトレジスト２３で覆われなかった第一反射鏡１２が除去される。
【００５９】
次に、電流ブロック層１３が、第一反射鏡１２が除去された領域に、エッチングされずに残留した第一反射鏡１２の高さまで積層される（ｃ）。そして、フォトレジスト２３の除去が行なわれ、フォトレジスト２３が完全に除去された後に、第一反射鏡１２、コンタクト層１１が半導体基板１８上に積層される（ｄ）。
【００６０】
次に、コンタクト層１１まで積層した半導体基板１８上にフォトレジスト２３を用いてパターニングが施され、ドライエッチングまたはウェットエッチングにより少なくとも第二クラッド層１６まで各層は除去され、ＶＣＳＥＬメサ２４が形成される（ｅ）。なお、必要に応じては、第二反射鏡１７までエッチングが及ぶこともある。また、エッチングされ露出した第二反射鏡１７上とＶＣＳＥＬメサ２４の周囲に、ＳｉＯ2やポリイミド等からなる絶縁膜１９が形成される。また、コンタクト層１１上に電気的に接続された第一オーミック電極２０が、半導体基板１８裏面に第二オーミック電極２１が形成される（ｆ）。
【００６１】
本実施形態により、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、半導体の寿命、耐久性を低下させず、さらには、単一モードのレーザ光の放出率が高く、素子特性が均一で高精度な面発光型半導体レーザを実現することが可能となる。また、そのような面発光型半導体レーザを製造することが可能となる。
【００６２】
第３の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）を、図３を参照して説明する。本実施形態のＶＣＳＥＬは、第二クラッド層に接する第二反射鏡の一部に電流ブロック層を設けた構成をしている。
【００６３】
第１の実施形態及び第２の実施形態のＶＣＳＥＬは、第一クラッド層１４に接する第一反射鏡１２の内部で、第一クラッド層と接するように電流ブロック層１３を設けた構成であるが、第一反射鏡１２の厚さは通常数μｍ以下である。そのため、電流ブロック層１３と第一オーミック電極２０の間隔が不十分となり、基板に平行方向の電気抵抗を無視することができなくなる場合がある。この場合、素子全体の電気抵抗が高くなり、発生したジュール熱により発振閾値電流の増加や素子寿命の低下等の特性低下を誘発する可能性がある。
【００６４】
そこで、本実施形態においては、第二クラッド層１６に接する第二反射鏡１７に電流ブロック層１３を設ける。これにより、電流ブロック層１３と第二オーミック電極２１との間に通常数十μｍ以上の厚さを有する半導体基板１８を介するので、電流ブロック層１３と第二オーミック電極２１との間隔を十分に確保することができる。よって、基板に平行方向の電気抵抗を無視することが可能となり、素子抵抗を低減することが可能となる。
【００６５】
本実施形態のＶＣＳＥＬは、半導体基板１８上に、第二反射鏡１７と、電流ブロック層１３と、第二クラッド層１６と、活性層１５と、第一クラッド層１４と、第一反射鏡１２と、コンタクト層１１と、が積層される形で形成される。なお、コンタクト層１１と、第一反射鏡１２と、第一クラッド層１４と、活性層１５と、第二クラッド層１６とは、ＶＣＳＥＬメサ２４としてメサ上に形成される。なお、場合によっては、第二反射鏡１７の一部もＶＣＳＥＬメサ２４として形成される。また、エッチングされ露出した第二反射鏡１７と、ＶＣＳＥＬメサ２４の周囲とを覆う形で絶縁層１９が積層される。また、コンタクト層１１の外周を覆う形で第一オーミック電極２０が設けられ、半導体基板１８の下部に第二オーミック電極２１が設けられている。
【００６６】
なお、本実施形態のＶＣＳＥＬにおいては、電流経路となる領域が第二反射鏡１７で構成されるので、図３の領域ａについては、ＡｌＡｓ／ＧａＡｓやＡｌＧａＡｓ／ＧａＡｓ等の半導体材料が複数積層され、９９％以上の高い反射率を有する。他方、電流ブロック層１３の上部に該当する領域ｂについては、電流ブロック層１３が一層構造であるため、領域ａと比較して積層される層数が少なく、その反射率は９９％以下となる。そのため、本実施形態のＶＣＳＥＬでは、高次モードのレーザ光は十分に増幅されず、単一モードのレーザ光のみが増幅、抽出されることになる。
【００６７】
本実施形態のＶＣＳＥＬは、コンタクト層１１としてｎ−ＧａＡｓを、第一反射鏡１２としてｎ−ＡｌＡｓ／ＧａＡｓを、第一クラッド層１４としてＩｎxＧａ1-xＡｓyＰ1-yを、活性層１５としてＩｎxＧａ1-xＡｓを、第二クラッド層１６としてＩｎxＧａ1-xＡｓyＰ1-yを、電流ブロック層１３としてＧａＩｎＰを、第二反射鏡１７としてｐ−ＡｌＡｓ／ＧａＡｓを、半導体基板１８としてｐ−ＧａＡｓを、用いて構成される。具体的には、コンタクト層１１としてｎ−ＧａＡｓを、第一反射鏡１２としてｎ−ＡｌＡｓ／ＧａＡｓを２６ｐａｉｒ、第一クラッド層１４としてＩｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4を、活性層１５としてＩｎ0.2Ｇａ0.8Ａｓを、第二クラッド層１６としてＩｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4を、電流ブロック層１３としてＧａＩｎＰを、第二反射鏡１７としてｐ−ＧａＡｓ／ＡｌＡｓを３５ｐａｉｒ、半導体基板１８としてｐ−ＧａＡｓを、用いて構成される。また、第一反射鏡１２及び第二反射鏡１７に対しては５Ｅ１７、コンタクト層１１に対しては５Ｅ１８のドーパントが注入される。ドーパントとしては、第一反射鏡１２及びコンタクト層１１に対してはＳｉ、Ｓｅ等が用いられ、第二反射鏡１７に対してはＢｅ、Ｍｇ、Ｚｎ等が用いられる。また、絶縁層１９としてＳｉＯ2が、オーミック電極２０、２１としてＡｕ、Ｐｔ、Ｚｎ、Ｎｉ、Ｃｒ、Ａｌや、これらの合金が用いられる。なお、面発光半導体レーザとしての機能を損なわないのであれば、ここで列挙した半導体材料に限らず、いかなる材料を用いてもよい。
【００６８】
次に、第３の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）の製造方法を、図７を参照して説明する。図７は、本実施形態のＶＣＳＥＬの製造工程を示す。
【００６９】
まず、半導体基板１８上に、第二反射鏡１７が結晶成長される（ａ）。具体的には、半導体基板１８であるｐ−ＧａＡｓ基板上に第一次結晶成長として第二反射鏡１７（ｐ−ＧａＡｓ／ＡｌＡｓ−３５ｐａｉｒ、Ｚｎドープ）が積層される。なお、結晶成長方法としては、分子線エピタキシー法（ＭＢＥ）、誘起金属帰相成長法（ＭＯＶＰＥ）が用いられる。
【００７０】
次に、結晶成長させた第二反射鏡１７上にフォトレジスト２３を用いて電流経路となる領域がパターニングされ、ドライエッチングまたはウェットエッチングにより第二反射鏡１７の一部が除去される（ｂ）。なお、このエッチング工程では、フォトレジスト２３で覆われなかった第二反射鏡１７が除去され、フォトレジスト２３で覆われた部分の第二反射鏡１７はＶＣＳＥＬの電流経路となる。
【００７１】
次に、電流ブロック層１３が、第二反射鏡１７が除去された領域に、エッチングされずに残留した第二反射鏡１７の高さまで積層される（ｃ）。具体的には、第二次結晶成長として、第二反射鏡１７を除去した領域に、エッチングされずに残留した第二反射鏡１７の高さまで電流ブロック層１３（ＧａＩｎＰ、アンドープ）が結晶成長される。
【００７２】
次に、フォトレジスト２３の除去が行なわれる。フォトレジスト２３が完全に除去されると、第二クラッド層１６、活性層１５、第一クラッド層１４、第一反射鏡１２、コンタクト層１１が基板上に順次積層される（ｄ）。具体的には、第三次結晶成長として、第二クラッド層１６（Ｉｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4）と、活性層１５（Ｉｎ0.2Ｇａ0.8Ａｓ）と、第一クラッド層１４（Ｉｎ0.15Ｇａ0.85Ａｓ0.6Ｐ0.4）と、第一反射鏡１２（ｎ−ＡｌＡｓ／ＧａＡｓ−２６ｐａｉｒ、Ｓｅドープ）と、コンタクト層１１（ｎ−ＧａＡｓ、Ｓｅドープ）とが結晶成長される。
【００７３】
次に、コンタクト層１１まで積層した半導体基板１８上にフォトレジスト２３を用いてパターニングが施され、ドライエッチングまたはウェットエッチングにより第二クラッド層１６まで各層は除去され、ＶＣＳＥＬメサ２４が形成される（ｅ）。また、エッチングされ露出した電流ブロック層１３上とＶＣＳＥＬメサ２４の周囲に、ＳｉＯ2やポリイミド等からなる絶縁層１９が形成される。また、コンタクト層１１上に第一オーミック電極２０が、半導体基板１８裏面に第二オーミック電極２１が形成される（ｆ）。
【００７４】
本実施形態により、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、素子抵抗が小さく、半導体の寿命、耐久性を低下させず、さらには、単一モードのレーザ光の放出率が高い面発光型半導体レーザを実現することが可能となる。また、そのような面発光型半導体レーザを製造することが可能となる。
【００７５】
第４の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）を、図４を参照して説明する。本実施形態のＶＣＳＥＬは、第３の実施形態のＶＣＳＥＬにおいて、第二反射鏡１２の内部にエッチストップ層２２を設けた構成となっている。
【００７６】
第３の実施形態のＶＣＳＥＬにおいて、電流ブロック層１３を設ける際には、図７の（ｂ）で示すように、第二反射鏡１７上にフォトレジスト２３を用いてパターニングが施され、ドライエッチングまたはウェットエッチングにより第二反射鏡１７の一部が除去される。この際に、エッチングレートの面内分布によりエッチング量がばらつく恐れがある。エッチング量にばらつきがある場合、電流ブロック層１３を非エッチング領域の第二反射鏡１７と同等の高さまで成長させることが困難となる。そして、電流ブロック層１３と非エッチング領域の第二反射鏡１７との高さが不均等だと、この層の上に結晶成長させる第二クラッド層１６、活性層１５、第一クラッド層１４、第一反射鏡１２、コンタクト層１１の結晶品質が低下し、素子抵抗の増加や反射鏡としての光学特性の低下を引き起こす恐れがある。
【００７７】
そこで、本実施形態のＶＣＳＥＬにおいては、第二反射鏡１７内部に、エッチストップ層２２を設け、ＶＣＳＥＬ製造工程においてウェットエッチングを行った際のエッチング量を均一にする。なお、第二反射鏡１７がＡｌＡｓ／ＧａＡｓ、またはＡｌＧａＡｓ／ＧａＡｓ等により構成されている場合、エッチストップ層２２としてＧａＩｎＰを用いることができる。このような場合には、ウェットエッチング時に用いるエッチャントとしては硫酸系のものが好ましい。
【００７８】
次に、第４の実施形態に係る垂直共振器面発光半導体レーザ（ＶＣＳＥＬ）の製造方法を、図８を参照して説明する。図８は、本実施形態のＶＣＳＥＬの製造工程を示す。
【００７９】
まず、半導体基板１８上に、第二反射鏡１７とエッチストップ層２２が結晶成長される（ａ）。なお、この際に、エッチスチップ層２２は、第二反射鏡１７、１７′に挟み込まれる形で形成される。次に結晶成長させた第二反射鏡１７′上にフォトレジスト２３を用いてパターニングが施され、ウェットエッチングにより第二反射鏡１７′の一部が除去される（ｂ）。なお、このエッチング工程では、フォトレジスト２３で覆われなかった第二反射鏡１７′が除去される。
【００８０】
次に、電流ブロック層１３が、第二反射鏡１７′が除去された領域に、エッチングされずに残留した第二反射鏡１７′の高さまで積層される（ｃ）。そして、フォトレジスト２３の除去が行なわれ、フォトレジスト２３が完全に除去された後に、第二クラッド層１６、活性層１５、第一クラッド層１４、第一反射鏡１２、コンタクト層１１が半導体基板１８上に積層される（ｄ）。
【００８１】
次に、コンタクト層１１まで積層した半導体基板１８上にフォトレジスト２３を用いてパターニングが施され、ドライエッチングまたはウェットエッチングにより第二クラッド層まで各層は除去され、ＶＣＳＥＬメサ２４が形成される（ｅ）。また、エッチングされ露出した第二反射鏡１７上とＶＣＳＥＬメサ２４の周囲に、ＳｉＯ2やポリイミド等からなる絶縁膜１９が形成される。また、コンタクト層１１上に第一オーミック電極２０が、半導体基板１８裏面に第二オーミック電極２１が形成される（ｆ）。
【００８２】
なお、本実施形態においては、エッチストップ層２２と第二クラッド層１６との間の第二反射鏡１７のペア数が少ない場合、電流ブロック層１３が存在する領域の反射率が相対的に十分に低下せず、高次横モードのレーザ光の放出率を抑制することが困難となるので、エッチストップ層２２を設ける際には注意をする必要があるが、この点にさえ注意すれば、エッチストップ層２２を設ける箇所については、上記のペア数の第二反射鏡１７内に限らず、第二反射鏡１７と半導体基板１８との間であってもかまわない。
【００８３】
本実施形態により、活性層に注入される電流量を低減させ電流密度を上昇させる、言い換えれば、低電圧駆動することが可能で、且つ、素子抵抗が小さく、半導体の寿命、耐久性を低下させず、さらには、単一モードのレーザ光の放出率が高く、素子特性が均一で高精度な面発光型半導体レーザを実現することが可能となる。また、そのような面発光型半導体レーザを製造することが可能となる。
【００８４】
なお、上記の第３の実施形態、第４の実施形態のＶＣＳＥＬにおいては、電流ブロック層１３は、第二クラッド層１６に格子接続される形で設けられるが、図９に示すように、電流ブロック層１３を、第二反射鏡１７内に設けることも可能である。このように電流ブロック層１３を設けることにより、電流ブロック層１３が第二クラッド層１６に格子接合しない半導体材料である場合にも対応することができる。このようなＶＣＳＥＬは、第３、第４の実施形態のＶＣＳＥＬの製造工程において、第二次結晶成長として電流ブロック層１３を積層後に、さらに第二反射鏡を積層することで製造することが可能となる。
【図面の簡単な説明】
【００８５】
【図１】第１の実施形態に係るＶＣＳＥＬの構造を示すブロック図である。
【図２】第２の実施形態に係るＶＣＳＥＬの構造を示すブロック図である。
【図３】第３の実施形態に係るＶＣＳＥＬの構造を示すブロック図である。
【図４】第４の実施形態に係るＶＣＳＥＬの構造を示すブロック図である。
【図５】第１の実施形態に係るＶＣＳＥＬの製造工程を示す図である。
【図６】第２の実施形態に係るＶＣＳＥＬの製造工程を示す図である。
【図７】第３の実施形態に係るＶＣＳＥＬの製造工程を示す図である。
【図８】第４の実施形態に係るＶＣＳＥＬの製造工程を示す図である。
【図９】第３、第４の実施形態に係るＶＣＳＥＬを示すブロック図である。
【図１０】従来のＶＣＳＥＬの構造を示すブロック図である。
【符号の説明】
【００８６】
１１    コンタクト層
１２    第一反射鏡
１３    電流ブロック層
１４    第一クラッド層
１５    活性層
１６    第二クラッド層
１７    第二反射鏡
１８    半導体基板
２２    エッチストップ層
【図１】
2006165403.tif 000003
【図２】
2006165403.tif 000004
【図３】
2006165403.tif 000005
【図４】
2006165403.tif 000006
【図５】
2006165403.tif 000007
【図６】
2006165403.tif 000008
【図７】
2006165403.tif 000009
【図８】
2006165403.tif 000010
【図９】
2006165403.tif 000011
【図１０】
2006165403.tif 000012