(57)【要約】【課題】  受信信号に対して、受信周波数近傍のノイズを除去すること。【解決手段】  長波標準電波を受信する電波受信装置が備える検波回路５０は、入力された信号ｐからキャリア信号（信号ａ）を生成するキャリア抽出回路６０と、信号ａに基づいて信号ｐを検波する信号再生回路７０とを備えている。検波回路５０では、信号ａを９０度移相した信号ｂと信号ｐとを乗算した信号ｄ、及び、信号ｐと信号ａとを乗算した信号ｆが生成される。そして、信号ｆを微分した信号ｇを信号ｄで除算し、得られた信号ｈに信号ｄを微分した信号ｉを乗算した信号ｊが生成された後、信号ｆと信号ｊとを加算した信号ｋが検波信号として出力される。【選択図】図３
2006074471.tif 000002
【特許請求の範囲】
【請求項１】
受信された受信信号の搬送波と同一の周波数及び同一の位相であるキャリア信号を生成するキャリア生成手段と、
このキャリア生成手段により生成された前記キャリア信号を９０度移相し前記受信信号と乗算してキャリア移相乗算信号として出力するキャリア移相乗算手段と、
前記受信信号と前記キャリア信号とを乗算して乗算信号として出力する第１の乗算手段と、
この第１の乗算手段によって出力された前記乗算信号を９０度移相させて第１の移相信号として出力する第１の移相手段と、
前記キャリア移相乗算手段によって出力された前記キャリア移相乗算信号を９０度移相させて第２の移相信号として出力する第２の移相手段と、
前記キャリア移相乗算手段によって出力された前記キャリア移相乗算信号に前記第１の移相信号を乗算して被除数信号を生成して出力する被除数信号生成手段と、
前記第１の移相手段によって出力された前記第１の移相信号に当該第１の移相信号を乗算して除数信号を生成して出力する除数信号生成手段と、
前記被除数信号生成手段により生成された前記被除数信号を前記除数信号生成手段により生成された前記除数信号で除算して除算信号として出力する除算手段と、
この除算手段により出力された前記除算信号と前記第２の移相手段により出力された前記第２の移相信号とを乗算して被加算信号として出力する第２の乗算手段と、
前記第１の乗算手段により出力された前記乗算信号に前記第２の乗算手段により出力された前記被加算信号を加算して検波信号として出力する出力手段と、
を有することを特徴とする電波受信装置。
【請求項２】
所定のバイアス電圧を印加することで前記被除数信号を正電位の信号にバイアスするバイアス手段と、
前記バイアス電圧を前記除数信号で除算し、前記除算信号から減算することで前記除算信号に含まれる前記バイアス手段によるバイアス分を相殺する除算信号補正手段と、
を更に有することを特徴とする請求項１に記載の電波受信装置。
【請求項３】
前記キャリア信号の周波数の２倍の周波数を有する成分を前記第１の移相信号から除去する第１の倍周波除去手段と、
前記キャリア信号の周波数の２倍の周波数を有する成分を前記第２の移相信号から除去する第２の倍周波除去手段と、
を更に有することを特徴とする請求項１に記載の電波受信装置。
【請求項４】
前記第１の移相手段は、前記乗算信号を微分することにより９０度移相させることを特徴とする請求項１〜３の何れか一項に記載の電波受信装置。
【請求項５】
前記第２の移相手段は、前記キャリア移相乗算信号を微分することにより９０度移相させることを特徴とする請求項１〜４の何れか一項に記載の電波受信装置。
【請求項６】
時刻データを含む標準電波を受信する請求項１〜５の何れか一項に記載の電波受信装置と、
この電波受信装置から出力される検波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
現在時刻を計時する計時手段と、
前記タイムコード生成手段により生成された標準タイムコードに基づいて、前記計時手段により計時された現在時刻データを修正する時刻修正手段と、
を備えた電波時計。
【請求項７】
時刻データを含む標準電波を受信する請求項１〜５の何れか一項に記載の電波受信装置と、
この電波受信装置から出力される検波信号に基づいて標準タイムコードを生成するタイムコード生成手段と、
このタイムコード生成手段により生成された標準タイムコードを送信する送信手段と、
を備えた中継器。
【請求項８】
受信された受信信号の搬送波と同一の周波数及び同一の位相であるキャリア信号を生成するキャリア生成回路と、
このキャリア生成回路により生成された前記キャリア信号を９０度移相し前記受信信号と乗算してキャリア移相乗算信号として出力するキャリア移相乗算回路と、
前記受信信号と前記キャリア信号とを乗算して乗算信号として出力する第１の乗算回路と、
この第１の乗算回路によって出力された前記乗算信号を９０度移相させて第１の移相信号として出力する第１の移相回路と、
前記キャリア移相乗算回路によって出力された前記キャリア移相乗算信号を９０度移相させて第２の移相信号として出力する第２の移相回路と、
前記キャリア移相乗算回路によって出力された前記キャリア移相乗算信号に前記第１の移相信号を乗算して被除数信号を生成して出力する被除数信号生成回路と、
前記第１の移相回路によって出力された前記第１の移相信号に当該第１の移相信号を乗算して除数信号を生成して出力する除数信号生成回路と、
前記被除数信号生成回路により生成された前記被除数信号を前記除数信号生成回路により生成された前記除数信号で除算して除算信号として出力する除算回路と、
この除算回路により出力された前記除算信号と前記第２の移相回路により出力された前記第２の移相信号とを乗算して被加算信号として出力する第２の乗算回路と、
前記第１の乗算回路により出力された前記乗算信号に前記第２の乗算回路により出力された前記被加算信号を加算して検波信号として出力する出力回路と、
を有することを特徴とする半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波受信装置、電波時計、中継器及び半導体回路に関する。
【背景技術】
【０００２】
現在、各国（例えば、ドイツ、イギリス、スイス、日本等）において、時刻データ即ちタイムコード入りの標準電波が送出されている。我が国（日本）では、２つの送信所（福島県及び佐賀県）より、図１１に示すようなフォーマットのタイムコードで振幅変調した４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。同図に示すように、タイムコードは、正確な時刻の分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００３】
近年では、このようなタイムコード入り標準電波を受信して、これにより現在時刻データを修正する、いわゆる電波時計が実用化されている。電波時計は、所定時間毎に、内蔵しているアンテナを介して標準電波を受信し、増幅変調してタイムコードを解読することにより現在時刻を修正している。
【０００４】
ところで、電波時計が実際に受信する受信信号は、送信所から送出される標準電波に、送信所から電波時計までの伝送過程において種々の信号（ノイズ）が混入・重畳された信号となる。このため、受信信号に含まれるノイズによって時刻データの誤判別が発生するおそれがある。そこで、ノイズによる時刻データの誤判別を防ぐため、例えば次の技術が知られている。
【０００５】
特許文献１には、受信信号を復調したパルス信号に対し所定のフィルタリング処理を行ってノイズパルスを除去するフィルタ回路と、所定の入力しきい値を有し、フィルタ回路の出力信号を入力する制御回路とを備えた自動修正時計が開示されている。
【特許文献１】特開２００２−１６２４８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１に開示されている技術のように、受信信号に含まれるノイズをただフィルタ回路を使用して除去する方法の場合、受信したい標準電波の周波数（受信周波数）近傍のノイズ成分が充分除去されないという問題がある。
【０００７】
上記事情に鑑み、本発明は、受信信号に対して、ノイズ成分を確実に除去することを目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載の電波受信装置（例えば、図２の電波受信装置１６２）は、
受信された受信信号の搬送波と同一の周波数及び同一の位相であるキャリア信号を生成するキャリア生成手段（例えば、図２、図３、図８、図９のキャリア抽出回路６０）と、
このキャリア生成手段により生成された前記キャリア信号を９０度移相し前記受信信号と乗算してキャリア移相乗算信号として出力するキャリア移相乗算手段（例えば、図３、図８の位相シフト器６２及び乗算器６３）と、
前記受信信号と前記キャリア信号とを乗算して乗算信号として出力する第１の乗算手段（例えば、図３、図８の乗算器７１）と、
この第１の乗算手段によって出力された前記乗算信号を９０度移相させて第１の移相信号として出力する第１の移相手段（例えば、図３、図８の微分器７３）と、
前記キャリア移相乗算手段によって出力された前記キャリア移相乗算信号を９０度移相させて第２の移相信号として出力する第２の移相手段（例えば、図３、図８の微分器７４）と、
前記キャリア移相乗算手段によって出力された前記キャリア移相乗算信号に前記第１の移相信号を乗算して被除数信号を生成して出力する被除数信号生成手段（例えば、図４、図６の乗算器７５１）と、
前記第１の移相手段によって出力された前記第１の移相信号に当該第１の移相信号を乗算して除数信号を生成して出力する除数信号生成手段（例えば、図４、図６の乗算器７５２）と、
前記被除数信号生成手段により生成された前記被除数信号を前記除数信号生成手段により生成された前記除数信号で除算して除算信号として出力する除算手段（例えば、図４の割算器７５３、図６の割算器７５７）と、
この除算手段により出力された前記除算信号と前記第２の移相手段により出力された前記第２の移相信号とを乗算して被加算信号として出力する第２の乗算手段（例えば、図３、図８の乗算器７６）と、
前記第１の乗算手段により出力された前記乗算信号に前記第２の乗算手段により出力された前記被加算信号を加算して検波信号として出力する出力手段（例えば、図３、図８の加算器７７）と、
を有することを特徴とする。
【０００９】
また、請求項２に記載の発明は、請求項１に記載の電波受信装置において、所定のバイアス電圧を印加することで前記被除数信号を正電位の信号にバイアスするバイアス手段（例えば、図６の加算バイアス器７５４）と、前記バイアス電圧を前記除数信号で除算し、前記除算信号から減算することで前記除算信号に含まれる前記バイアス手段によるバイアス分を相殺する除算信号補正手段（図６の減算バイアス器７５５及び割算器７５６）とを更に有することを特徴とする。
【００１０】
また、請求項３に記載の発明は、請求項１に記載の電波受信装置において、前記キャリア信号の周波数の２倍の周波数を有する成分を前記第１の移相信号から除去する第１の倍周波除去手段（例えば、図８のフィルタ回路部９１）と、前記キャリア信号の周波数の２倍の周波数を有する成分を前記第２の移相信号から除去する第２の倍周波除去手段（例えば、図８のフィルタ回路部９２）とを更に有することを特徴とする。
【００１１】
また、請求項４に記載の発明は、請求項１〜３の何れか一項に記載の電波受信装置において、前記乗算信号を微分することにより前記第１の移相手段を９０度移相させることを特徴とする。
【００１２】
また、請求項５に記載の発明は、請求項１〜４の何れか一項に記載の電波受信装置において、前記キャリア移相乗算信号を微分することにより前記第２の移相手段を９０度移相させることを特徴とする。
【００１３】
また、請求項６に記載の電波時計（例えば、図１の電波時計１００）は、
時刻データを含む標準電波を受信する請求項１〜５の何れか一項に記載の電波受信装置（例えば、図２の電波受信装置１６２）と、
この電波受信装置から出力される検波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図１のタイムコード生成部１７０）と、
現在時刻を計時する計時手段（例えば、図１の計時回路部１８０）と、
前記タイムコード生成手段により生成された標準タイムコードに基づいて、前記計時手段により計時された現在時刻データを修正する時刻修正手段（例えば、図１のＣＰＵ１１０）とを備えたことを特徴とする。
【００１４】
また、請求項７に記載の中計器（例えば、図１０の中継器２００）は、
時刻データを含む標準電波を受信する請求項１〜５の何れか一項に記載の電波受信装置（例えば、図１０の電波受信装置１６２）と、
この電波受信装置から出力される検波信号に基づいて標準タイムコードを生成するタイムコード生成手段（例えば、図１０のタイムコード生成部１７０）と、
このタイムコード生成手段により生成された標準タイムコードを送信する送信手段（例えば、図１０の送信部２１０）とを備えたことを特徴とする。
【００１５】
更に、請求項８に記載の半導体回路は、
受信された受信信号の搬送波と同一の周波数及び同一の位相であるキャリア信号を生成するキャリア生成回路（例えば、図２、図３、図８、図９のキャリア抽出回路６０）と、
このキャリア生成回路により生成された前記キャリア信号を９０度移相し前記受信信号と乗算してキャリア移相乗算信号として出力するキャリア移相乗算回路（例えば、図３、図８の位相シフト器６２及び乗算器６３）と、
前記受信信号と前記キャリア信号とを乗算して乗算信号として出力する第１の乗算回路（例えば、図３、図８の乗算器７１）と、
この第１の乗算回路によって出力された前記乗算信号を９０度移相させて第１の移相信号として出力する第１の移相回路（例えば、図３、図８の微分器７３）と、
前記キャリア移相乗算回路によって出力された前記キャリア移相乗算信号を９０度移相させて第２の移相信号として出力する第２の移相回路（例えば、図３、図８の微分器７４）と、
前記キャリア移相乗算回路によって出力された前記キャリア移相乗算信号に前記第１の移相信号を乗算して被除数信号を生成して出力する被除数信号生成回路（例えば、図４、図６の乗算器７５１）と、
前記第１の移相回路によって出力された前記第１の移相信号に当該第１の移相信号を乗算して除数信号を生成して出力する除数信号生成回路（例えば、図４、図６の乗算器７５２）と、
前記被除数信号生成回路により生成された前記被除数信号を前記除数信号生成回路により生成された前記除数信号で除算して除算信号として出力する除算回路（例えば、図４の割算器７５３、図６の割算器７５７）と、
この除算回路により出力された前記除算信号と前記第２の移相回路により出力された前記第２の移相信号とを乗算して被加算信号として出力する第２の乗算回路（例えば、図３、図８の乗算器７６）と、
前記第１の乗算回路により出力された前記乗算回路に前記第２の乗算回路により出力された前記被加算信号を加算して検波信号として出力する出力回路（例えば、図３、図８の加算器７７）と、を有することを特徴とする。
【発明の効果】
【００１６】
請求項１及び請求項８に記載の発明によれば、受信信号と、この受信信号の搬送波と同一の周波数及び同一の位相であるキャリア信号と、このキャリア信号の位相を９０度移相された信号とに基づいて受信信号を検波処理することにより、ノイズ成分を含んだ受信信号から全てのノイズ成分がキャンセルされる。これにより、従来のようにフィルタでは除去しきれなかったノイズ成分を確実に除去することが可能となる。
また、このとき、除算における除数側の信号となる除数信号が０を跨ぐことが回避され、除算信号の発散が回避されるから、より安定した検波信号が得られ、検波精度の一層高い電波受信装置を実現できる。
【００１７】
請求項２に記載の発明によれば、被除数信号が正電位の信号にバイアスされ、次いで、被除数信号に印加されるバイアス電圧が除数信号で除算され除算信号から減算されることで、除算信号に含まれる前記バイアス電圧によるバイアス分が相殺される。
従って、請求項１に記載の発明と同様の効果を奏するとともに、被除数信号の電位が確実に正に保たれるから、例えば正の電圧レンジのみといった狭い電圧レンジにおいて動作させる用途に有効となる。
【００１８】
請求項３に記載の発明によれば、キャリア信号の周波数の２倍の周波数を有する成分が第１の移相信号及び第２の移相信号から除去される。
従って、請求項１に記載の発明と同様の効果を奏するとともに、被除数信号と除数信号との間に位相のずれを生じることがなく、また、乗算信号と被加算信号との間に位相のずれを生じることがないから、除算の精度の低下が未然に防止され、検波の精度の低下が未然に防止される。
【００１９】
請求項４に記載の発明によれば、請求項１〜３の何れか一項に記載の発明と同様の効果を奏するとともに、乗算信号を微分することにより、この乗算信号を９０度移相させた第１の移相信号を生成することができる。
【００２０】
請求項５に記載の発明によれば、請求項１〜４の何れか一項に記載の発明と同様の効果を奏するとともに、キャリア移相乗算信号を微分することにより、このキャリア移相乗算信号を９０度移相させた第２の移相信号を生成することができる。
【００２１】
また、請求項６に記載の発明によれば、請求項１〜５の何れか一項に記載の発明と同様な効果を有する電波時計を実現できる。
更に、請求項７に記載の発明によれば、請求項１〜５の何れか一項に記載の発明と同様な効果を奏する中継器を実現できる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明を実施するための最良の形態を説明する。尚、以下では、本発明を長波標準電波を受信して時刻修正を行う電波時計に適用した場合について説明するが、本発明の適用がこれに限定されるものではない。
【００２３】
［第１実施形態］
先ず、第１実施形態を説明する。
図１は、本実施形態における電波時計１００の内部構成を示すブロック図である。同図に示すように、電波時計１００は、ＣＰＵ（Central Processing Unit ）１１０、入力部１２０、表示部１３０、ＲＯＭ（Read Only Memory）１４０、ＲＡＭ（Random Access Memory）１５０、受信制御部１６０、タイムコード生成部１７０、計時回路部１８０及び発振回路部１８２を備えて構成される。また、発振回路部１８２を除く各部はバスＢによって接続され、発振回路部１８２は計時回路部１８０に接続されている。
【００２４】
ＣＰＵ１１０は、所定のタイミング或いは入力部１２０から入力された操作信号に応じてＲＯＭ１４０に格納されたプログラムを読み出してＲＡＭ１５０に展開し、該プログラムに基づいて電波時計１００を構成する各部への指示やデータの転送等を行う。具体的には、例えば所定時間毎に受信制御部１６０を制御して標準電波の受信処理を実行し、タイムコード生成部１７０から入力された標準タイムコードに基づいて計時回路部１８０で計数される現在時刻データを修正する。
【００２５】
入力部１２０は、電波時計１００の各種機能を実行させるためのスイッチ等で構成され、これらのスイッチが操作された場合には対応する操作信号をＣＰＵ１１０に出力する。
表示部１３０は、小型液晶ディスプレイ等で構成され、ＣＰＵ１１０から入力される表示信号に基づいて現在時刻をデジタル表示等する。
【００２６】
ＲＯＭ１４０は、電波時計１００にかかるシステムプログラムやアプリケーションプログラム、本実施形態を実現するためのプログラムやデータ等を記憶する。
ＲＡＭ１５０は、ＣＰＵ１１０の作業領域として用いられ、ＲＯＭ１４０から読み出されたプログラムや、ＣＰＵ１１０で処理されたデータ等を一時的に記憶する。
【００２７】
受信制御部１６０は、電波受信装置１６２を備える。電波受信装置１６２は、受信アンテナＡＮＴ１で受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、この周波数信号を対応する電気信号に変換してタイムコード生成部１７０へ出力する。
【００２８】
タイムコード生成部１７０は、電波受信装置１６２から入力された信号をデジタル信号に変換し、標準時刻コードや積算コード、曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成してＣＰＵ１１０に出力する。
【００２９】
計時回路部１８０は、発振回路部１８２から入力される信号を計数して現在時刻を計時し、現在時刻データをＣＰＵ１１０に出力する。発振回路部１８２は、常時一定周波数のクロック信号を出力する回路である。
【００３０】
図２は、本実施形態におけるスーパーヘテロダイン方式の電波受信装置１６２の回路構成を示すブロック図である。同図に示すように、電波受信装置１６２は、受信アンテナＡＮＴ１と、ＲＦ増幅回路１０と、フィルタ回路２１、２２及び２３と、周波数変換回路３０と、局部発振回路３２と、ＩＦ増幅回路４０と、ＡＧＣ（Auto Gain Control ）回路８０と、検波回路５０とを備えて構成される。
【００３１】
受信アンテナＡＮＴ１は、時刻コードを含む所定の周波数の長波標準電波を受信することができ、例えばバーアンテナによって構成される。受信アンテナＡＮＴ１で受信された長波標準電波は、電気信号に変換されて出力される。
【００３２】
ＲＦ増幅回路１０は、受信アンテナＡＮＴ１から入力された信号を、ＡＧＣ回路８０から入力される制御信号に応じた増幅度で増幅して出力する。
【００３３】
フィルタ回路２１は、バンドパスフィルタ等で構成され、ＲＦ増幅回路１０から入力された信号に対して所定範囲の周波数を通過させ、範囲外の周波数成分を遮断して出力する。
【００３４】
周波数変換回路３０は、フィルタ回路２１から入力された信号と局部発振回路３２から入力された局部発振信号とを合成し、中間周波数の信号（中間周波信号）に変換して出力する。
【００３５】
フィルタ回路２２は、バンドパスフィルタ等で構成され、周波数変換回路３０から入力された信号に対して中間周波数を中心とした所定範囲の周波数を通過させ、範囲外の周波数成分を遮断して出力する。
【００３６】
ＩＦ増幅回路４０は、フィルタ回路２２から入力された信号を、ＡＧＣ回路８０から入力された制御信号に応じて増幅して出力する。
【００３７】
フィルタ回路２３は、バンドパスフィルタ等で構成され、ＩＦ増幅回路４０から入力された信号に対して所定範囲の周波数を通過させ、範囲外の周波数成分を遮断して出力する。
【００３８】
検波回路５０は、キャリア抽出回路６０及び信号再生回路７０を備えて構成され、フィルタ回路２３から入力された信号ｐを検波して検波信号を出力する。検波回路５０から出力された検波信号はタイムコード生成部１７０に出力され、標準タイムコードが生成される。生成された標準タイムコードはＣＰＵ１１０に入力され、現在時刻データの修正等の各種処理に利用される。
【００３９】
ＡＧＣ回路８０は、フィルタ回路２３から入力された信号ｐの強弱に従って、ＲＦ増幅回路１０及びＩＦ増幅回路４０の増幅度を調整する制御信号を出力する。
【００４０】
次に、本実施形態における検波回路５０について説明する。
図３に検波回路５０の回路構成を示す。
【００４１】
同図に示すように、検波回路５０は、キャリア抽出回路６０及び信号再生回路７０を備えている。キャリア抽出回路６０は、キャリア生成回路部６１と、位相シフト器６２と、乗算器６３と、ＬＰＦ６４及び６５とを有する。また、信号再生回路７０は、乗算器７１及び７６と、ＬＰＦ７２と、微分器７３及び７４と、割算回路部７５と、加算器７７とを有する。
【００４２】
キャリア生成回路部６１は、ＰＬＬ回路等によって構成され、受信信号のキャリア（搬送波）と同一周波数且つ同一位相のキャリア信号を生成し、信号ａとして出力する。
位相シフト器６２は、キャリア生成回路部６１から入力された信号ａの位相を９０度進ませて（移相して）、信号ｂとして出力する。
乗算器６３は、フィルタ回路２３から入力された信号ｐと、位相シフト器６２から入力された信号ｂとを乗算し、信号ｃとして出力する。
【００４３】
ＬＰＦ６４は、乗算器６３から入力された信号ｃに対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ｄ（信号ｄ０）として出力する。
ＬＰＦ６５は、ＬＰＦ６４から入力された信号ｄ０に対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ｄ１としてキャリア生成回路部６１へ出力する。
【００４４】
乗算器７１は、フィルタ回路２３から入力された信号ｐと、キャリア生成回路部６１から入力された信号ａとを乗算し、信号ｅとして出力する。
ＬＰＦ７２は、乗算器７１から入力された信号ｅに対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ｆとして出力する。
微分器７３は、ＬＰＦ７２から入力された信号ｆを時間について微分し、信号ｇとして出力する。
【００４５】
微分器７４は、ＬＰＦ６４から入力された信号ｄを時間について微分し、信号ｉとして出力する。
割算回路部７５は、後述するように、ＬＰＦ６４から入力された信号ｄを微分器７３から入力された信号ｇで除算し、信号ｈとして出力するよう構成された回路部である。
乗算器７６は、微分器７４から入力された信号ｉと、割算回路部７５から入力された信号ｈとを乗算し、信号ｊとして出力する。
【００４６】
加算器７７は、ＬＰＦ７２から入力された信号ｆと、乗算器７６から入力された信号ｊとを加算し、信号ｋとして出力する。この信号ｋが、検波回路５０の出力信号である検波信号となる。
【００４７】
次に、検波回路５０を構成する各回路の動作を、各信号の論理式を用いて説明する。
フィルタ回路２３から入力された信号ｐには、受信希望信号（本来、受信したい周波数を持つ信号）とノイズとが含まれる。受信希望信号の周波数をωとして、その信号波を「Ａｓｉｎωｔ」とする。ここで、振幅Ａは時間関数であるが、受信希望信号は長波標準電波であるため、極めて長い周期（１／数秒）で変化する。また、変調度は１０％又は１００％である。このため、振幅Ａをほぼ定数とみなすことができる。従って、信号ｐは、次式（１）に示すように、受信希望信号の振幅成分Ａとノイズの振幅成分Ｂとの合成によって表すことができる。
【数１】
2006074471.tif 000003
ここで、Δωは受信希望信号の周波数との差であり、φは受信希望信号との位相差である。
【００４８】
先ず、キャリア抽出回路６０におけるキャリア信号の抽出について説明する。
キャリア抽出回路６０において、キャリア生成回路部６１から出力される信号ａ（キャリア信号）を「ｓｉｎ（ωｔ＋δ）」とすると、位相シフト器６２は、信号ａの位相を９０度進ませた信号ｂを出力するので、信号ｂは「ｃｏｓ（ωｔ＋δ）」となる。尚、ここでは、説明の簡明のためノイズ成分は除いている。乗算器６３は、この信号ｂと信号ｐとを乗算し、信号ｃとして出力する。従って、信号ｃは次式（２）で与えられる。
【数２】
2006074471.tif 000004
【００４９】
そして、信号ｃは、ＬＰＦ６４を通過することで高周波成分が遮断され、次式（３）で示す成分のみが信号ｄ０として出力される。
【数３】
2006074471.tif 000005
【００５０】
この信号ｄ０は、一般にゆっくりとした変化をしているので、ＬＰＦ６５を通過することで、ノイズ成分が充分除去された信号ｄ１となる。そして、信号ｄ１がキャリア生成回路部６１にフィードバック（帰還）され位相補正が行われることで、信号ａにおけるδ分の位相ずれが補正され、信号ａは「ｓｉｎωｔ」に収束し、受信信号と同一周波数且つ同一位相のキャリア信号となる。そして、信号ｂは「ｃｏｓωｔ」となる。
【００５１】
続いて、検波回路５０における検波信号の生成について説明する。
キャリア抽出回路６０において、乗算器６３は、信号ｐと信号ｂとを乗算し、信号ｃとして出力する。従って、信号ｃは次式（４）で与えられる。
【数４】
2006074471.tif 000006
【００５２】
そして、信号ｃは、ＬＰＦ６４を通過することで高周波成分が遮断され、次式（５）で示す成分のみが信号ｄとして出力される。
【数５】
2006074471.tif 000007
【００５３】
そして、信号再生回路において、乗算器７１は、信号ｐと信号ａとを乗算し、信号ｅとして出力する。従って、信号ｅは次式（６）で与えられる。
【数６】
2006074471.tif 000008
【００５４】
信号ｅは、ＬＰＦ７２を通過することで高周波成分が遮断され、次式（７）で示す成分のみが信号ｆとして出力される。
【数７】
2006074471.tif 000009
【００５５】
そして、微分器７３は、信号ｆを微分し、信号ｇとして出力する。従って、信号ｇは次式（８）で与えられる。このように、微分器７３は、信号ｆを微分することにより位相を９０度進ませ、信号ｇとして出力する。
【数８】
2006074471.tif 000010
【００５６】
一方、微分器７４は、信号ｄを微分し、信号ｉとして出力する。従って、信号ｉは次式（９）で与えられる。このように、微分器７４は、信号ｄを微分することにより位相を９０度進ませ、信号ｉとして出力する。
【数９】
2006074471.tif 000011
【００５７】
また、割算回路部７５は、信号ｄを信号ｇで除算し、信号ｈとして出力する。従って、信号ｈは次式（１０）で与えられる。
【数１０】
2006074471.tif 000012
【００５８】
そして、乗算器７６は、信号ｈと信号ｉとを乗算し、信号ｊとして出力する。従って、信号ｊは次式（１１）で与えられる。
【数１１】
2006074471.tif 000013
【００５９】
その後、加算器７７は、信号ｆと信号ｊとを加算し、信号ｋとして出力する。従って、検波信号である信号ｋは次式（１２）で与えられる。
【数１２】
2006074471.tif 000014
【００６０】
即ち、検波回路５０からは、受信希望信号のみの振幅を持つ信号が出力される。ここで、図１１に示したように、長波標準電波は２種類の振幅と２種類のパルス幅とによって電波に含まれるデータが判別されるため、信号ｋは受信希望信号の振幅Ａの１／２となっていても１／２の振幅として検知すれば良いため、特に問題はない。
【００６１】
かくして、検波回路５０の検波方法をまとめると次のようになる。
先ず、キャリア生成回路部６１にて生成されたキャリア信号（信号ａ）の位相を９０度進めた信号ｂと、検波回路５０に入力された信号ｐとを乗算した信号が、ＬＰＦ６４を介して信号ｄとして出力される。また、信号ｐと信号ａとを乗算した信号ｅがＬＰＦ７２を介して信号ｆとして出力される。そして、信号ｆを微分した信号ｇで信号ｄを除算し、得られた信号ｈと信号ｄを微分した信号ｉとを乗算した信号ｊが出力される。その後、信号ｆと信号ｊとを加算した信号ｋが検波信号として出力される。即ち、キャリア信号（信号ａ）の位相を９０度進め、同期検波及び適切な処理を行うことでノイズ成分をキャンセルしている。このため、従来のようにフィルタでは除去しきれなかった受信周波数近傍のノイズを確実に除去することができる。
【００６２】
ところで、割算回路部７５は、図４に示す回路構成である。同図に示すように、割算回路部７５は、乗算器７５１及び７５２と、割算器７５３とを備えて構成される。
【００６３】
乗算器７５１は信号ｄ及び信号ｇを入力としてそれらを乗算し、これを信号ｍとして割算器７５３へ出力する。
乗算器７５２は２つの信号ｇを入力としてそれらを乗算（即ち、信号ｇを２乗）し、これを信号ｎとして割算器７５３へ出力する。
割算器７５３は、乗算器７５１から入力された信号ｍを乗算器７５２から入力された信号ｎで除算し、信号ｈとして出力する。
【００６４】
従って割算回路部７５は、次式（１３）で与えられる信号ｈを出力することとなる。
【数１３】
2006074471.tif 000015
【００６５】
ところで、割算回路部７５においては、割算器７５３が、信号ｄと信号ｇを乗算して得られる信号ｍを、信号ｇを２乗して得られる信号ｎで除算するように構成されている。この信号ｎは次式（１４）で与えられ、図５（ａ）に示すように、０を跨いで正負に振れることがない。
【数１４】
2006074471.tif 000016
【００６６】
このように、割算回路部７５においては、図５（ｂ）に示すような、０を跨いで正負に振れる信号ｇでの除算を行うことなく式（１３）で与えられる信号ｈを出力するようになされている。これにより、割算器７５３による除算の出力値が発散することなく割算回路部７５から信号ｈが出力されることとなる。因みに、信号ｎが０を通過することが問題となる場合には、信号ｎに若干の正バイアスを加えるように適宜構成すればよい。
【００６７】
＜効果＞
以上のように、本実施形態では、信号ｄに信号ｇを乗算して信号ｍとして出力し、信号ｇに信号ｇを乗算して信号ｎとして出力し、信号ｍを信号ｎで除算して得られる信号ｈを出力するようにしたことにより、除算における除数となる信号が０を跨いで正負に振れることがなくなり、出力信号の発散が回避される。
【００６８】
従って、かかる割算回路部７５を備えて構成される検波回路５０は、従来、フィルタでは除去できなかった受信周波数と周波数がほぼ等しいノイズを確実に除去する構成において、より安定した検波信号を出力することができる。即ち、より検波精度の高い検波回路を実現することができる。
【００６９】
また、かかる構成の検波回路５０を備えて構成される本実施形態の電波受信装置１６２及び当該電波受信装置１６２を備えて構成される電波時計１００によれば、より精度の高い電波時計を実現することができる。
【００７０】
［第２実施形態］
次に、第２実施形態を説明する。
本実施形態では、上述した第１実施形態の割算回路部７５に代えて、図６に示す割算回路部７５ｂを用いて検波回路を構成する。
【００７１】
同図に示すように、割算回路部７５ｂは、第１実施形態における割算回路部７５と同様に乗算器７５１及び７５２を備え、その他に割算器７５３と同様の割算器７５７と、更にその前段の加算バイアス器７５４及び後段の減算バイアス器７５５と、当該減算バイアス器７５５に供給するバイアス電圧を生成する割算器７５６とを備えて構成される。
【００７２】
乗算器７５１は信号ｄ及び信号ｇを入力としてそれらを乗算し、これを信号ｍとして加算バイアス器７５４へ出力する。
加算バイアス器７５４は、乗算器７５１から入力された信号ｍに＋ΔＶのバイアス電圧Ｖａを印加し、これを信号ｒとして割算器７５７へ出力する。ここに、ΔＶは次の関係式（１５）を満たすようになされている。尚、このバイアス電圧Ｖａは、例えば電源電圧を適宜分圧して生成し、供給されるようになされている。
【数１５】
2006074471.tif 000017
【００７３】
乗算器７５２は２つの信号ｇを入力としてそれらを乗算（即ち信号ｇを２乗）し、これを信号ｎとして割算器７５７及び割算器７５６へ出力する。
割算器７５７は、加算バイアス器７５４から入力された信号ｒを乗算器７５２から入力された信号ｎで除算し、これを信号ｓとして減算バイアス器７５５へ出力する。
【００７４】
割算器７５６は、バイアス電圧Ｖａを乗算器７５２から入力された信号ｎで除算することにより−ΔＶ／ｇ2のバイアス電圧Ｖｂを生成し、これを減算バイアス器７５５に供給する。
減算バイアス器７５５は、割算器７５７から入力された信号ｓに、割算器７５６から供給されるバイアス電圧Ｖｂを印加し、かくして得られる信号ｈ２を第１実施形態の信号ｈに代えて出力する。
【００７５】
この場合、信号ｒ、信号ｓ及び信号ｈ２は次式（１６）、（１７）及び（１８）で与えられる。
【数１６】
2006074471.tif 000018
【数１７】
2006074471.tif 000019
【数１８】
2006074471.tif 000020
【００７６】
このように割算回路部７５ｂは、信号ｄを信号ｇで除算して得られる信号ｈ２を出力するよう構成されている。理論的には、この信号ｈ２は、式（１３）に示した通り第１実施形態の信号ｈと同じ信号である。
【００７７】
ところで、割算回路部７５ｂにおいては、割算器７５７が、式（１６）で与えられる信号ｒを信号ｎで除算するように構成されている。この信号ｎは関係式（１５）を満たすから、確実に正の値に保たれ、従って信号ｓも確実に正の値に保たれることとなる。
【００７８】
即ち、本実施形態における割算回路部７５ｂは、信号ｍに所定（＋ΔＶ）のバイアス電圧Ｖａを印加したものを割算器７５７の被除数側の入力とし、割算器７５７における除算の出力信号に所定（−ΔＶ／ｇ2）のバイアス電圧Ｖｂを印加して出力するようにしたことにより、回路全体として負の電位が生じないようになされ、これにより、電源電圧のうち正側のみによって動作させ得るようになされている。
【００７９】
＜効果＞
以上のように、本実施形態では、割算回路部７５ｂにおいて、加算バイアス器７５４が所定のバイアス電圧（＋ΔＶ）を印加することで信号ｍを正電位の信号にバイアスし、減算バイアス器７５５及び割算器７５６が信号ｓに含まれるバイアス分を相殺して得られる信号ｈ２を信号ｈとして出力するようにしたことにより、回路全体として負の電位が生じないようになされている。
【００８０】
従って、本実施形態の割算回路部７５ｂは、電源電圧のうち正側のみによって動作させ得る。これにより、より狭い電圧レンジにおいて動作する割算回路部７５ｂを実現し得るから、より安価に回路を構成し得る。
【００８１】
［第３実施形態］
ところで、上述した第１及び第２実施形態の検波回路５０においては、乗算器６３にて発生する比較的周波数の高い成分、特に周波数がキャリア信号の周波数ωの２倍（２ω）である周波数成分（以下、２ω成分と呼ぶ。）が、充分に除去されぬままキャリア抽出回路６０から信号再生回路７０へ出力され、割算回路部７５による信号ｈの出力に悪影響を及ぼす場合がある。
【００８２】
即ち、割算器７５３（図４）や割算器７５７（図６）への除数側の信号として入力される信号ｎの波形は図７（ａ）に示す通りであり、理想的には、出力値が極小となる区間Ｔ１においても、当該区間Ｔ１を拡大して表した図７（ｂ）に示すように０を跨がないが、乗算器６３における乗算により発生する２ω成分を後段のＬＰＦにおいて充分除去しきれない等の場合には、例えば図７（ｃ）に示すように、局所的に０を跨いで正負に振れることとなる。
【００８３】
そして、そのように割算器７５３や割算器７５７への除数側の信号が０近傍で、或いは０を跨いで正負に振れた場合、これら割算器からの出力信号が発散し、割算回路部７５が出力する信号ｈの精度が悪化することとなる。
【００８４】
そこで本実施形態では、上述した第１実施形態の検波回路５０に代えて、図８に示す検波回路５０３を用いて電波受信装置１６２を構成する。
第１実施形態における検波回路５０と同様に、この検波回路５０３もまた、フィルタ回路２３から入力された信号ｐを、受信周波数近傍のノイズを確実に除去して検波し、検波信号としてタイムコード生成部１７０へ出力するようになされている。
【００８５】
以下、かかる検波回路５０３の特徴的な構成について詳述する。その際、上述した第１実施形態と同一の構成要素については同一の符号を付し、詳細な説明を省略する。
【００８６】
図８に示すように、検波回路５０３は、第１実施形態の検波回路５０におけるものと同様のキャリア抽出回路６０と、本実施形態に特徴的な信号再生回路７０３とを備えて構成されている。
【００８７】
信号再生回路７０３は、信号再生回路７０と同様に、乗算器７１及び７６と、ＬＰＦ７２と、微分器７３及び７４と、割算回路部７５と、加算器７７とを備える。また、これらに加えて更に、微分器７３及び７４のそれぞれ後段にフィルタ回路部９１及び９２を備え、割算回路部７５及び加算器７７のそれぞれ後段にＬＰＦ９３及び９４を備えて構成されている。
【００８８】
フィルタ回路部９１は、入力された信号から２ω成分を除去して出力するように構成されている。即ち、例えば、同図に示すように、ＬＰＦ９１１及びノッチフィルタ９１２を備え、微分器７３より入力された信号ｇから２ω成分を除去し、信号ｇ３として出力するように構成されている。
【００８９】
この場合、ノッチフィルタ９１２は、周波数が２ω近傍である周波数成分を阻止域とするように設定されている。また、ＬＰＦ９１１の時定数は、入力される信号のうち周波数が２ωより大きい周波数成分を除去し得る程度の大きさに設定され、信号ｇ３の位相が遅れることがないようになされている。
【００９０】
フィルタ回路部９２は、フィルタ回路部９１と同様に構成される。即ち、例えば、ＬＰＦ９１１と同一特性を有するＬＰＦ９２１と、ノッチフィルタ９１２と同一特性を有するノッチフィルタ９２２とを備え、微分器７４から入力された信号ｉから２ω成分を除去し、信号ｉ３として出力するように構成されている。この場合も、信号ｉ３の位相は、このフィルタ回路部９２によって遅れることがない。
【００９１】
ＬＰＦ９３は、割算回路部７５から入力された信号ｈに対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ｈ３として出力する。
同様にＬＰＦ９４は、加算器７７から入力された信号ｋに対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断して、信号ｋ３として出力する。
このＬＰＦ９３及び９４は、実装時における諸調整のために設けられるフィルタであり、その特性は適宜設定される。
【００９２】
次に、かかる検波回路５０３の動作について説明する。尚、信号ａ〜ｇについては第１実施形態と同様に与えられるため、ここでの説明は省略する。
【００９３】
信号再生回路７０３のフィルタ回路部９１においては、微分器７３から入力される信号ｇの所定の低域範囲外の周波数成分をＬＰＦ９１１が遮断し、周波数が２ω近傍である周波数成分をノッチフィルタ９１２が除去することにより、２ω成分を充分に除去して信号ｇ３として出力する。この場合、信号ｇ３の位相は、ＬＰＦ６４が出力する信号ｄに対して遅れることがない。
【００９４】
割算回路部７５は、ＬＰＦ６４から入力された信号ｄをフィルタ回路部９１から入力された信号ｇ３で除算し、信号ｈとしてＬＰＦ９３へ出力し、ＬＰＦ９３はこの信号ｈに対して所定の低域範囲外の周波数成分を遮断し信号ｈ３として乗算器７６へ出力する。
【００９５】
この場合、除算における除数となる信号ｇ３は、信号ｇから２ω成分が充分に除去された信号であるから、その信号レベルが０を跨いで正負に振れることがない。従って、割算回路部７５における除算の精度の低下が未然に防止される。
更には、位相のずれが生じていない信号ｄと信号ｇ３との間における除算となるから、この点でも、除算の精度の低下が一層防止されることとなる。
【００９６】
一方、フィルタ回路部９２もフィルタ回路部９１と同様に、微分器７４から入力された信号ｉから２ω成分を充分に除去して信号ｉ３として乗算器７６へ出力する。この場合、信号ｉ３の位相は、信号ｆや信号ｈに対して遅れることがない。或いは、このフィルタ回路部９２において信号ｉ３の位相が遅れる場合であっても、信号ｉ３の位相は、フィルタ回路部９２と同一な構成のフィルタ回路部９１から出力される信号ｇ３の位相と一致し、少なくとも信号ｈの位相との間にずれを生じることがない。
【００９７】
乗算器７６は信号ｈ３と信号ｉ３とを乗算し、これを信号ｊとして加算器７７へ出力する。そして加算器７７は、信号ｆと信号ｊとを加算し、ＬＰＦ９３を介して信号ｋ３としてタイムコード生成部１７０（図１）へ出力する。即ち、この信号ｋ３が検波回路５０３の出力信号である検波信号として出力される。
【００９８】
この場合、乗算器７６は、位相のずれが生じていない信号ｈ３と信号ｉ３との間の乗算により信号ｊを出力し、加算器７７においては、位相のずれが生じていない信号ｆと信号ｊとの間の加算がなされるから、出力される信号ｋ３の精度の低下が未然に防止される。
【００９９】
このように、本実施形態の検波回路５０３は、割算回路部７５における除算の際の除数となる信号ｇ３の信号レベルが０を跨いで正負に振れないように、また、除数となる信号ｇ３と被除数となる信号ｄとの間に位相のずれが生じないように構成され、これにより、割算回路部７５における除算による信号ｈの精度の低下が未然に防止される。
【０１００】
そして、本実施形態の検波回路５０３においては、その割算回路部７５に係る構成に加え、加算器７７へ入力される信号ｆと信号ｊとの間に位相のずれが生じないように構成されることにより、出力される信号ｋ３の精度の低下が未然に防止されることとなる。
【０１０１】
＜効果＞
かくして、本実施形態の検波回路５０３によれば、第１実施形態の検波回路５０において、入力された信号から、周波数がキャリア信号の周波数ωの２倍である周波数成分（２ω成分）を除去するフィルタ回路部９１及び９２をそれぞれ微分器７３及び７４の後段に備えるようにしたことにより、割算器７５３における除算の際の被除数となる信号ｍと除数となる信号ｎとの間に位相のずれを生じることがなく、また、加算器７７へ入力される信号ｆと信号ｊとの間に位相のずれを生じることがない。
従って、割算器７５３における除算の精度の低下が未然に防止され、検波の精度の低下が未然に防止される。
【０１０２】
従って、かかる検波回路５０３は、受信周波数近傍のノイズを確実に除去するのに加え、第１及び第２実施形態の検波回路５０と比しても、より安定した検波信号を出力することができ、より高い検波精度を実現することができる。
【０１０３】
また、かかる構成の検波回路５０３を備えて構成される本実施形態の電波受信装置１６２、及び当該電波受信装置１６２を備えて構成される電波時計１００によれば、第１及び第２実施形態の割算回路部を備えた構成と比しても、より精度の高い電波時計を実現することができる。
【０１０４】
尚、本実施の形態においては、微分器７３や微分器７４の後段にＬＰＦ及びノッチフィルタによるフィルタ回路部を用いるようにしたが、本発明はこれに限らず、単にノッチフィルタのみによるフィルタ回路部や、ノッチフィルタを有さず複数のＬＰＦを適宜有することにより信号から２ω成分を除去するフィルタ回路部を構成するようにしても良い。
【０１０５】
また、本実施の形態においては、ノッチフィルタ９１２及びノッチフィルタ９２２をＬＰＦ９１１及びＬＰＦ９２１の後段に用いて構成するようにしたが、本発明はこれに限らず、ノッチフィルタ９１２をＬＰＦ７２の後段に、また、ノッチフィルタ９２２をＬＰＦ６４の後段に、それぞれ用いて構成するようにしてもよい。
【０１０６】
また、割算回路部７５を第２実施形態の割算回路部７５ｂと置き換えても良いことは勿論である。
【０１０７】
［変形例］
尚、本発明の適用は上述した３つの実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【０１０８】
（３）電波受信装置１６２をストレート方式とする
上述した各実施形態では、電波受信装置１６２としてスーパーヘテロダイン方式を用いることとしたが、これを、ストレート方式としても良い。
【０１０９】
図９は、ストレート方式の電波受信装置１６２ｂの回路構成を示す図である。尚、同図において、上述したスーパーヘテロダイン方式の電波受信装置１６２（図２）と同一要素については同符合を付してある。図９に示すように、電波受信装置１６２ｂは、受信アンテナＡＮＴ１、ＲＦ増幅回路１０、フィルタ回路２４及び検波回路５０を備えて構成される。この場合、検波回路５０には、フィルタ回路２４から出力された信号ｐ２が入力される。
【０１１０】
（４）中継器に適用
また、上述した各実施形態では、本発明を電波時計に適用した場合について説明したが、中継器に適用しても良い。中継器とは、例えば内部に電波が届き難い鉄骨住宅等の建物の窓際に設置され、長波標準電波を受信して正確な時刻情報を得て、この時刻情報を中継電波で送信する装置である。そして、室内に設置された電波時計は、中継器から送信された時刻情報を受信して時刻修正を行う。
【０１１１】
図１０は、本発明を適用した中継器２００の内部構成を示すブロック図である。尚、同図において、上述した電波時計１００（図１参照）と同一の要素については同符合を付してある。図１０に示すように、中継器２００は、入力部１２０、表示部１３０、ＲＯＭ１４０、ＲＡＭ１５０、受信制御部１６０、タイムコード生成部１７０、計時回路部１８０、発振回路部１８２及び送信部２１０を備えて構成される。
【０１１２】
送信部２１０は、計時回路部１８０によって計時された現在時刻データに基づいて中継タイムコードを生成し、該中継タイムコードに搬送波を付加して中継電波とし、送信アンテナＡＮＴ２を介して送信する。この時の搬送波は、受信する長波標準電波と同一であっても良いし、中継電波として専用の電波であっても良い。長波標準電波と同一である場合には、室内等に設置される電波時計は通常の電波時計であって良い。また、中継電波として専用の電波である場合には、電波時計には当該電波を受信する手段が必要となる。
【図面の簡単な説明】
【０１１３】
【図１】本発明を適用した電波時計の内部構成を示すブロック図。
【図２】電波受信装置の回路構成を示すブロック図。
【図３】第１実施形態における検波回路の回路構成を示すブロック図。
【図４】第１実施形態における割算回路部の回路構成を示すブロック図。
【図５】信号ｎ及び信号ｇの時間変化を示すグラフ。
【図６】第２実施形態における割算回路部の回路構成を示すブロック図。
【図７】信号ｎの時間変化の詳細を示すグラフ。
【図８】第３実施形態における検波回路の回路構成を示すブロック図。
【図９】ストレート方式の電波受信装置の回路構成を示すブロック図。
【図１０】本発明を適用した中継器の内部構成を示すブロック図。
【図１１】タイムコードのフォーマット。
【符号の説明】
【０１１４】
１００  電波時計
１１０  ＣＰＵ
１６２  電波受信装置
ＡＮＴ１  受信アンテナ
６０  キャリア抽出回路
６２  移相シフト器
６３  乗算器
７０、７０３  信号再生回路
７１、７５１、７５２、７６  乗算器
７３、７４  微分器
７５３、７５７  割算器
７５４  加算バイアス器
７５５  減算バイアス器
７７  加算器
９１、９２  フィルタ回路部
１７０  タイムコード生成部
１８０  計時回路部
２００  中継器
２１０  送信部
【図１】
2006074471.tif 000021
【図２】
2006074471.tif 000022
【図３】
2006074471.tif 000023
【図４】
2006074471.tif 000024
【図５】
2006074471.tif 000025
【図６】
2006074471.tif 000026
【図７】
2006074471.tif 000027
【図８】
2006074471.tif 000028
【図９】
2006074471.tif 000029
【図１０】
2006074471.tif 000030
【図１１】
2006074471.tif 000031