(57)【要約】【課題】  高歩留まりで製造できる構造の半導体装置を提供する。【解決手段】  半導体装置１は、半導体基板１０上に設けられたローカル配線層１４（第１の配線層）、およびローカル配線層１４上に設けられたグローバル配線層１８（第２の配線層）を備えている。ローカル配線層１４およびグローバル配線層１８には、それぞれローカル配線２４（第１の配線）およびグローバル配線２８（第２の配線）が形成されており、グローバル配線２８の厚みはローカル配線２４の厚みよりも大きい。また、ローカル配線層１４およびグローバル配線層１８には、それぞれダミー配線３４（第１のダミー配線）およびダミー配線３８（第２のダミー配線）が形成されている。ここで、ダミー配線３４の幅は、ダミー配線３８の幅よりも小さい。【選択図】  図１
2006041114.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられ、第１の配線および第１のダミー配線を含む第１の配線層と、
前記第１の配線層上に設けられ、第２の配線および第２のダミー配線を含む第２の配線層と、を備え、
前記第１の配線の厚みは、前記第２の配線の厚みよりも小さく、
前記第１のダミー配線の最大幅は、前記第２のダミー配線の最小幅よりも小さいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１のダミー配線の幅は、前記第１の配線の最小幅以上最大幅以下であり、
前記第２のダミー配線の幅は、前記第２の配線の最小幅以上最大幅以下である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記第２のダミー配線の最大アスペクト比を１としたとき、
前記第１のダミー配線の最小アスペクト比は０．５以上１０以下である半導体装置。
【請求項４】
請求項１乃至３の何れかに記載の半導体装置において、
前記第２のダミー配線の最小幅は、前記第２の配線の最小配線間隔よりも大きい半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
従来の半導体装置としては、例えば特許文献１，２に記載されたものがある。これらの文献に記載された半導体装置においては、配線層に、通常の配線と共にダミー配線が形成されている。ダミー配線は、局所的なデータ率を配線層中で均一化するために形成されるものである。ここで、データ率とは、配線層において配線の占める面積割合をいう。データ率を均一化することにより、配線形成時に埋め込むＣｕの膜厚の均一性を高めることができるとともに、その後のＣＭＰ（化学的機械的研磨）においても平坦度の高いＣｕ配線を得ることができる。
【０００３】
ところで、多層配線構造をもつ半導体装置においても、各配線層にダミー配線が形成されたものがある。かかる半導体装置においては、マスク描画用のＥＢデータ（Electron Beam Exposure Data）のデータ量を小さくするため、グローバル配線の配線ルールに則った幅をもつダミー配線を全ての配線層で共通に用いることが技術常識であった。すなわち、全ての配線層で同等のサイズのダミー配線を用いるとともに、その幅を比較的大きなものとすることにより、ＥＢデータのデータ量の増大を抑制していたのである。
【特許文献１】特開２００２−２３１８１５号公報
【特許文献２】特開２００４−３９９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記構成の従来の半導体装置においては、歩留まりの面で向上の余地があった。本発明者らは、鋭意検討の結果、従来の半導体装置において歩留まりを低下させている要因を突き止めた。すなわち、ローカル配線はグローバル配線に比べて一般に幅も厚みも小さいにも関わらず、従来の半導体装置においては、グローバル配線の配線ルールに則ったサイズのダミー配線がローカル配線の近傍に配置された構造となっている。
【０００５】
そのため、この半導体装置の製造工程では、ローカル配線用の溝をエッチングする際に、ローカル配線のうち近傍にダミー配線が配される部分とそうでない部分とで溝の幅および厚みにばらつきが生じてしまう。なぜなら、近傍にダミー配線が配される部分では、そのダミー配線用の溝にエッチャントが多量に消費されてしまうからである。
【０００６】
近年、ローカル配線の厚みが薄化してきていることに伴って、上述のばらつきの影響は無視できないものとなり、半導体装置の歩留まり低下という形で顕在化したものと考えられる。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明による半導体装置は、半導体基板上に設けられ、第１の配線および第１のダミー配線を含む第１の配線層と、第１の配線層上に設けられ、第２の配線および第２のダミー配線を含む第２の配線層と、を備え、第１の配線の厚みは、第２の配線の厚みよりも小さく、第１のダミー配線の最大幅は、第２のダミー配線の最小幅よりも小さいことを特徴とする。
【０００８】
この半導体装置においては、各配線層中の配線の厚みに応じて配線層毎にダミー配線の幅を適宜設定している。つまり、比較的厚みの小さい第１の配線を含む第１の配線層においては第１のダミー配線の幅を比較的小さくし、比較的厚みの大きい第２の配線を含む第２の配線層においては第２のダミー配線の幅を比較的大きくしている。これにより、この半導体装置の製造工程においては、エッチングの際に、第１の配線用の溝の幅および深さのばらつきを小さく抑えることができる。したがって、高歩留まりで製造できる構造の半導体装置が実現される。
【０００９】
なお、配線には、配線層中のダミー配線を除く全ての配線が含まれるが、パッドは含まれない。また、ダミー配線の幅は、ダミー配線の平面形状が矩形の場合にはその短辺の長さ（特に正方形の場合にはその１辺の長さ）として定義され、楕円形の場合にはその短軸の長さ（特に円形の場合にはその直径）として定義される。ダミー配線の最大幅および最小幅とあるのは、各配線層においてダミー配線の幅が一様でない場合、それぞれ最大部分および最小部分の幅として定義するという趣旨である。
【００１０】
第１のダミー配線の幅は、第１の配線の最小幅以上最大幅以下であり、第２のダミー配線の幅は、第２の配線の最小幅以上最大幅以下であってもよい。この場合、ダミー配線の幅が各配線層中の配線幅に応じて特に適当な値に設定されることとなり、上記ばらつきを一層確実に小さく抑えることができる。
【００１１】
第２のダミー配線の最大アスペクト比を１としたとき、第１のダミー配線の最小アスペクト比は、０．５以上１０以下であってもよい。ここで、上記アスペクト比は、ダミー配線の厚さを幅で除した値として定義される。このように配線層間でダミー配線のアスペクト比の差が小さいことにより、何れの配線層においても所望の幅および厚みをもつダミー配線を容易に製造することができる。
【００１２】
第２のダミー配線の最小幅は、第２の配線の最小配線間隔よりも大きくてもよい。ここで、第２の配線の最小配線間隔は、第２の配線層における第２の配線同士の間隔の最小値として定義される。この場合、最小配線間隔を置いて近接する第２の配線間に第２のダミー配線が入り込むのを防ぐことができ、第２の配線層における浮遊容量の増大を抑えることができる。
【発明の効果】
【００１３】
本発明によれば、高歩留まりで製造できる構造の半導体装置が実現される。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、半導体基板１０、回路形成層１２、ローカル配線層１４（第１の配線層）、セミグローバル配線層１６、およびグローバル配線層１８（第２の配線層）を備えている。半導体基板１０としては、例えばシリコン基板または化合物半導体基板等を用いることができる。半導体基板１０上には、回路形成層１２が設けられている。回路形成層１２には、トランジスタ（図示せず）のゲート電極等が形成されている。
【００１６】
回路形成層１２上には、ローカル配線層１４、セミグローバル配線層１６およびグローバル配線層１８が順に積層されている。ローカル配線層１４は、詳細には５層のローカル配線層１４ａ〜１４ｅにより構成されている。これら各層１４ａ〜１４ｅには、ローカル配線２４（第１の配線）が形成されている。なお、ローカル配線層１４ａ中の配線２４は、特に第１メタルとも呼ばれる。
【００１７】
セミグローバル配線層１６は２層のセミグローバル配線層１６ａ，１６ｂにより構成されており、各層１６ａ，１６ｂには、セミグローバル配線２６が形成されている。ここで、セミグローバル配線２６の厚みは、ローカル配線２４の厚みよりも大きい。また、グローバル配線層１８は２層のグローバル配線層１８ａ，１８ｂにより構成されており、各層１８ａ，１８ｂには、グローバル配線２８（第２の配線）が形成されている。ここで、グローバル配線２８の厚みは、セミグローバル配線２６の厚みよりも大きく、それゆえローカル配線２４の厚みよりも大きい。なお、ローカル配線２４の厚みは、例えば２００ｎｍ程度とされる。セミグローバル配線２６の厚みは、例えば３００ｎｍ程度とされる。また、グローバル配線２８の厚みは、例えば１．２０μｍ程度とされる。
【００１８】
なお、図１においては、上記各配線間あるいは配線−素子間を電気的に接続するコンタクトの図示を省略している。
【００１９】
図２（ａ）はローカル配線層１４を示す平面図であり、図２（ｂ）はグローバル配線層１８を示す平面図である。これらの図は、それぞれローカル配線層１４とグローバル配線層１８とを互いに等しいスケールで表している。両図の比較からわかるように、ローカル配線２４の幅は、グローバル配線２８の幅よりも小さい。
【００２０】
また、図２（ａ）中の間隔ｄ１は、ローカル配線層１４中におけるローカル配線２４同士の間隔の最小値、すなわちローカル配線２４の最小配線間隔を示している。同様に、図２（ｂ）中の間隔ｄ２は、グローバル配線２８の最小配線間隔を示している。ローカル配線２４の最小配線間隔ｄ１は、グローバル配線２８の最小配線間隔ｄ２よりも小さい。なお、間隔ｄ１は、例えば１００ｎｍ程度とされる。また、間隔ｄ２は、例えば１．０μｍ程度とされる。
【００２１】
ローカル配線層１４およびグローバル配線層１８には、それぞれダミー配線３４（第１のダミー配線）およびダミー配線３８（第２のダミー配線）が形成されている。これらのダミー配線３４，３８は、ローカル配線２４およびグローバル配線２８とは異なり、信号電圧や電源電圧等が印加される配線として実際に機能するものではなく、それぞれローカル配線層１４およびグローバル配線層１８内での局所的なデータ率を調整するために設けられた導体パターンである。また、ダミー配線３４，３８は、回路素子および外部配線の何れにも接続されていない。ダミー配線３４は、ローカル配線２４と同一工程で形成することができ、その厚みはローカル配線２４の厚みと略同一になるように設計される。同様に、ダミー配線３８は、グローバル配線２８と同一工程で形成することができ、その厚みはグローバル配線２８の厚みと略同一になるように設計される。
【００２２】
なお、これらの配線の形成は、例えば、エッチングにより溝を形成し、その溝にスパッタによりシードを成膜した後メッキによりＣｕ等の金属を溝に埋め込み、さらにその金属をＣＭＰ法により研磨することにより行うことができる。この場合において金属の埋め込みはＣＶＤを用いて行ってもよい。また、シードをＣＶＤにより成膜した後、埋め込みをメッキによって行ってもよい。
【００２３】
図２（ａ）と図２（ｂ）との比較からわかるように、ダミー配線３４の幅は、ダミー配線３８の幅よりも小さい。本実施形態においてダミー配線３４，３８は共に平面形状が正方形をしており、これらの幅は正方形の１辺の長さとして定義される。ダミー配線３４の具体的な幅は、ローカル配線ルールの世代に応じて適宜設定すればよい。すなわち、世代が進むに連れて、ダミー配線３４の幅をシュリンク（小さく）させて設計すればよい。なお、ダミー配線３４の幅は、例えば０．３μｍ程度とされる。また、ダミー配線３８の幅は、例えば３．０μｍ程度とされる。
【００２４】
ダミー配線３４の幅は、ローカル配線２４の最小幅以上、且つローカル配線２４の最大幅以下となっている。同様に、ダミー配線３８の幅は、グローバル配線２８の最小幅以上、且つグローバル配線２８の最大幅以下となっている。なお、図２（ａ）および図２（ｂ）においては、それぞれローカル配線２４およびグローバル配線２８のうち幅が最小のもののみが図示されている。実際には、ローカル配線層１４内においてローカル配線２４の幅は一様ではなく、ローカル配線２４のうち幅が最大のものは、ダミー配線３４の幅よりも大きな配線幅を有している。同様に、グローバル配線層１８内においてグローバル配線２８の幅は一様ではなく、グローバル配線２８のうち幅が最大のものは、ダミー配線３８の幅よりも大きな配線幅を有している。また、ダミー配線３８の幅は、上述したグローバル配線２８の最小配線間隔ｄ２よりも大きい。
【００２５】
本実施形態においては、ダミー配線３８のアスペクト比（ダミー配線３８の厚さを幅で除した値）を１とすると、ダミー配線３４のアスペクト比は０．５以上１０以下となっている。
【００２６】
ところで、セミグローバル配線層１６（図１参照）にも、図示しないダミー配線（以下、便宜的にダミー配線３６とする）が形成されている。ダミー配線３６の幅は、ダミー配線３４の幅よりも大きく、且つダミー配線３８の幅よりも小さい。さらに、ダミー配線３６の幅は、セミグローバル配線２６の最小幅以上最大幅以下となっている。ダミー配線３６のアスペクト比も、ダミー配線３８のアスペクト比を１としたときに、０．５以上１０以下となっている。また、セミグローバル配線層１６においても、上記ダミー配線３６の幅は、セミグローバル配線２６の最小配線間隔よりも大きい。
【００２７】
続いて、半導体装置１の効果を説明する。半導体装置１においては、各配線層１４，１６，１８中の配線２４，２６，２８の厚みに応じて配線層１４，１６，１８毎にダミー配線３４，３６，３８の幅を適宜設定している。例えば、ローカル配線層１４においてはダミー配線３４の幅を比較的小さくし、グローバル配線層１８においてはダミー配線３８の幅を比較的大きくしている。これにより、半導体装置１の製造工程においては、エッチングの際に、ローカル配線層１４用の溝の幅および深さのばらつきを小さく抑えることができる。したがって、高歩留まりで製造できる構造の半導体装置１が実現されている。
【００２８】
さらに、本実施形態においてはセミグローバル配線層１６が設けられており、セミグローバル配線層１６中のダミー配線３６の幅はダミー配線３８の幅よりも小さくなっている。したがって、セミグローバル配線２６用の溝をエッチングする際にも、その幅および深さのばらつきを小さく抑えることができる。ただし、半導体装置１にセミグローバル配線層１６を設けることは必須ではない。また、本実施形態においては５層からなるローカル配線層１４を例示したが、ローカル配線層１４は１層の場合を含めて何層からなっていてもよい。同様に、グローバル配線層１８も１層の場合を含めて何層からなっていてもよい。
【００２９】
なお、ダミー配線３４の幅はローカル配線層１４内で一様である必要はない。ダミー配線３６，３８についても同様である。ダミー配線３４，３８の幅がそれぞれ一様でない場合には、ダミー配線３４の最大幅がダミー配線３８の最小幅よりも小さければよい。
【００３０】
ところで、特許文献１，２は、同一の配線層内に複数種類の相異なるサイズのダミー配線を設けた半導体装置を開示している。中でも、特許文献１の半導体装置は、多層配線構造を有するものである。しかしながら、これらの文献には、グローバル配線の配線ルールに則ったサイズのダミー配線がローカル配線層に設けられることによって、ローカル配線用の溝形成時にエッチングばらつきが生じるという課題については、開示されていない。それゆえ、配線層毎にそれぞれ適当なサイズのダミー配線を配するという半導体装置１の構成についても、記載も示唆もされていない。この点、従来の技術常識に鑑みると、全ての配線層に同サイズの、具体的にはグローバル配線の配線ルールに則ったサイズのダミー配線を形成していたものと考えられる。
【００３１】
かかる構成のため、同文献に記載の半導体装置においては、上述の通り、ローカル配線層において配線用の溝形成時のエッチングばらつきが大きく、それゆえ当該半導体装置の製造歩留まりは充分に高いものとは言えなかった。しかも、かかる構成では、やはりローカル配線の近傍にサイズの大きなダミー配線が配されることに起因して、配線を形成するためのメッキ時に膜厚の制御が困難となってしまう。そればかりか、ＣＭＰ時にも、その大サイズのダミー配線におけるディッシングの影響により、配線の厚みを所望に制御することが困難となってしまう。これらも、従来の半導体装置において歩留まりを低下させている要因であると考えられる。
【００３２】
これに対して、半導体装置１においては、近年のローカル配線の薄化に伴って顕在化してきた新規な課題、すなわち半導体装置の歩留まりに影響を与える上述のエッチングばらつき等の課題に着目した本発明者らの知見に基づき、配線層毎にそれぞれ適当なサイズのダミー配線を配するという構成をとっている。これにより、かかる課題が解決され、製造歩留まりの高い半導体装置１が実現されている。
【００３３】
また、ダミー配線３４の幅は、ローカル配線２４の最小幅以上最大幅以下であり、ダミー配線３８の幅は、グローバル配線２８の最小幅以上最大幅以下である。これにより、ダミー配線３４，３８の幅が各配線層１４，１８中の配線幅に応じて特に適当な値に設定されることとなり、上述のエッチングばらつきを一層確実に小さく抑えることができる。ただし、ダミー配線３４，３８の幅がそれぞれ配線２４，２８の最小幅以上最大幅以下であることは必須ではない。
【００３４】
ダミー配線３８のアスペクト比を１としたとき、ダミー配線３４のアスペクト比が０．５以上１０以下となっている。このように配線層１４，１８間でダミー配線３４，３８のアスペクト比の差が小さいことにより、何れの配線層１４，１８においても所望の幅および厚みをもつダミー配線３４，３８を容易に製造することができる。なお、上述の通りダミー配線３４，３８の幅は一定とは限らないため、これらのアスペクト比も一定とは限らない。これらのアスペクト比が一定でない場合には、ダミー配線３８の最大アスペクト比を１としたときにダミー配線３４の最小アスペクト比が０．５以上１０以下であればよい。ただし、両ダミー配線３４，３８のアスペクト比間の関係がこのようになっていることは必須ではない。上記アスペクト比は、より好ましくは０．５以上７以下である。
【００３５】
ダミー配線３８の幅は、グローバル配線２８の最小配線間隔ｄ２よりも大きい。これにより、最小配線間隔ｄ２を置いて近接するグローバル配線２８間にダミー配線３８が入り込むのを防ぐことができ、グローバル配線２８−ダミー配線３８間の浮遊容量の増大を抑えることができる。なお、ダミー配線３８の幅が一様でない場合には、ダミー配線３８の最小幅が上記間隔ｄ２よりも大きければよい。
【００３６】
また、ダミー配線３４の幅を世代に応じてシュリンクさせることにより、ローカル配線層１４における局所的なデータ率の均一性を高めることができる。これにより、配線溝のエッチング深さのばらつきを一層低減することができるとともに、ＣＭＰ時の研磨の均一性を向上させることができる。さらに、ダミー配線３４の幅を世代に応じてシュリンクさせることにより、上記データ率の値を大きく設定することができる。これにより、配線層における絶縁膜の比率が相対的に減るため、半導体装置１の機械的強度を向上させることができる。かかる効果は、膜強度の弱い低誘電率膜を配線層の絶縁膜として用いる場合に特に顕著となる。
【００３７】
上述のように、従来技術に係る多層配線構造の半導体装置は、グローバル配線ルールに則ったサイズのダミー配線を全ての配線層で用いるものであった。これに関して、ローカル配線ルールに則ったサイズのダミー配線を全ての配線層で用いるという構成も考えられる。
【００３８】
図３（ａ）および図３（ｂ）を参照しつつ、本発明の比較例として、かかる構成の半導体装置について説明する。図３（ａ）は、比較例に係る半導体装置のローカル配線層６４を示し、図３（ｂ）は、同半導体装置のグローバル配線層６８を示している。ローカル配線層６４については、半導体装置１のローカル配線層１４と同様の構成である。一方で、グローバル配線層６８については、ダミー配線８８として、ローカル配線層６４のダミー配線３４と同等のサイズのものが設けられている。
【００３９】
かかる構成の半導体装置においては、図３（ｂ）に示すように、最小配線間隔ｄ２を置いて近接するグローバル配線２８間にダミー配線８８が入り込むことにより、グローバル配線２８−ダミー配線８８間の浮遊容量が増大してしまう。また、ローカル配線層６４において適当な幅をもつダミー配線８８をグローバル配線層６８に形成するということになると、そのアスペクト比が高いため、形成が困難になるという問題もある。したがって、何れかの配線層において適したサイズのダミー配線を全ての配線層で共通に用いるのではなく、半導体装置１におけるように、配線層毎にそれぞれ適当なサイズのダミー配線を用いることが好ましい。
【００４０】
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては平面形状が正方形のダミー配線を示したが、ダミー配線の平面形状は正方形を除く矩形であってもよい。この場合、ダミー配線の幅は、その短辺の長さとして定義される。また、上記形状は楕円形（円形を含む）であってもよく、この場合、ダミー配線の幅はその短軸の長さとして定義される。特に円形の場合には、ダミー配線の幅は、その直径として定義される。
【図面の簡単な説明】
【００４１】
【図１】本発明による半導体装置の一実施形態を示す断面図である。
【図２】（ａ）は、第１の配線層を示す平面図である。（ｂ）は、第２の配線層を示す平面図である。
【図３】（ａ）および（ｂ）は、本発明の比較例に係る半導体装置の構成を説明するための図である。
【符号の説明】
【００４２】
１    半導体装置
１０    半導体基板
１２    回路形成層
１４    ローカル配線層（第１の配線層）
１６    セミグローバル配線層
１８    グローバル配線層（第２の配線層）
２４    ローカル配線（第１の配線）
２６    セミグローバル配線
２８    グローバル配線（第２の配線）
３４    ダミー配線（第１のダミー配線）
３８    ダミー配線（第２のダミー配線）
【図１】
2006041114.tif 000003
【図２】
2006041114.tif 000004
【図３】
2006041114.tif 000005