(57)【要約】【課題】固体撮像装置において、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現でき、セルピッチの微細化をセルピッチを小さくしてセンサの微細化を実現できる。【解決手段】本発明の固体撮像装置は、フローティングディフュージョン領域に保持された光発生電荷に応じた画素信号を出力する複数の変調トランジスタＴｍを有する。さらに２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１組設けられた複数の転送制御素子Ｔｒと、２次元マトリックスの他の方向に並んだ複数の転送制御素子Ｔｒのそれぞれに接続された複数の転送ゲート線とを有する。複数の転送制御素子Ｔｒのそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲート２２と、基板内であって転送ゲートの下に光発生電荷を保持する電荷保持領域２４を有する。【選択図】図１
2006093266.tif 000002
【特許請求の範囲】
【請求項１】
入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、
前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、
前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、
前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、
前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、
前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられていることを特徴とする固体撮像装置。
【請求項２】
前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によってチャネルの閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタであることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記フローティングディフュージョン領域と前記電荷保持領域との間の転送経路となる拡散層は、前記基板の他の拡散層の下に設けられていることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
さらに、前記蓄積ウェルにおいて過剰となった前記電荷を排出する排出手段を有することを特徴とする請求項１から請求項３のいずれかに記載の固体撮像装置。
【請求項５】
入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する、画素毎に設けられた蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている固体撮像装置の駆動方法であって、
前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、
前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、前記トランジスタからノイズ成分の読み出しを行う第１の読み出し手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応する２つの前記転送制御素子の２つの前記電荷保持領域の一方から前記フローティングディフュージョン領域へ前記光発生電荷を転送させる第２の転送手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、転送された前記光発生電荷に基づいて前記トランジスタから信号成分の読み出しを行う第２の読み出し手順と、
を含む固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
携帯電話、デジタルカメラ等に搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサ（以下、ＣＣＤセンサという）と、ＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）と、がある。
【０００３】
さらに、近年、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置（以下、基板変調型センサという）が提案されている。基板変調型センサについては、例えば、特許文献１に開示されている。
【０００４】
ＣＣＤセンサは、駆動電圧が高いため、消費電力が大きいが、ノイズ除去のための相関二重サンプリング（ＣＤＳ）機能と、高速に動く被写体の像に歪みがないように撮像するためのいわゆる一括電子シャッター機能とを実現している。この一括電子シャッター機能は、２次元的に配列された多数の受光素子について、同時に光発生電荷を蓄積することによって、被写体の像の歪みをなくすものである。よって、ＣＣＤセンサは、一般に、画質に優れているという利点がある。
【０００５】
一方、ＣＭＯＳセンサの中でも、４トランジスタ構成のＣＭＯＳ−ＡＰＳ（Active Pixel Sensor）タイプのものは、一括電子シャッター機能は実現できていないが、ＣＤＳ機能を実現している。また、ＣＭＯＳセンサは、一般に、駆動電圧が低いため、消費電力が少なく、プロセスコストが低いという利点がある。一般的なＣＭＯＳ−ＡＰＳタイプのセンサにおいて、一括電子シャッターができないのは、読み出しライン毎に、電荷保持領域であるフローティングディフュージョン（以下、ＦＤという）をリセットし、まずノイズ成分を読み出し、その後信号成分を読み出すというＣＤＳ機能を実現するために動作させているからである。
【０００６】
具体的には、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて、ＣＤＳ機能実現のために、電荷の転送用のトランジスタが画素信号を読み出す選択ライン毎に順次リセットされてノイズ成分が読み出され、その後信号成分が読み出される。信号成分の読み出しは、選択ライン毎に順次リセットされながら行われていく。よって、高速の被写体を撮像したときに、初めのラインと最後の読み出しラインの間では、読み出しタイミングが徐々にずれていくので、得られる被写体の像に歪みが生じる。
【０００７】
なお、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現することも可能であるが、一括電子シャッター機能のために上述した転送用のトランジスタが使用されてしまう。よって、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現すると、ＣＤＳ機能は実現できず、画質が低下するという問題が生じてしまう。
【０００８】
また、上述した特許文献１に開示の基板変調型センサでは、まず信号成分が読み出され、リセット後、ノイズ成分が読み出され、その２つの信号成分の差をとることによって、その差が画素信号として出力される。
【０００９】
基板変調型センサの場合、読み出された信号成分には、前回リセットされた後に残ったノイズ成分を含み、その後に読み出されるノイズ成分は、リセットされた後に残されたノイズ成分である。信号成分に含まれる前回リセットされた後に残ったノイズ成分の量と、今回リセットされた後に残されたノイズ成分の量が同じである保証はない。すなわち、出力される画素信号には、前回のノイズ成分が含まれるのであって、そのときのノイズ成分が含まれるわけではない。よって、基板変調型センサの場合、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという欠点がある。これは、画質低下に繋がるものである。
【００１０】
また、基板変調型センサにおいても、一括電子シャッターを実現する技術が提案されている（例えば、特許文献２参照）。その提案に係る技術の場合、全画素一括リセットして、その後画素信号の読み出しが、ライン毎に順次行われる。
【００１１】
さらに、それらの提案に係る基板変調型センサの場合、変調トランジスタにおいてリングゲートが用いられている。基板上に２次元マトリックスに配置された複数のセンサセルのそれぞれは、１つのフォトダイオードに対して１つのリングゲートを有している。
【特許文献１】特開２００２−１３４７２９号公報
【特許文献２】特開２００４−８７９６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、上述した特許文献２に記載の技術の場合、画素信号の読み出しにおいて、信号成分が先に読み出され、リセット後ノイズ成分の読み出しが行われるので、信号成分とノイズ成分が相関しておらず、ノイズ除去が正確にされないという問題は依然として残る。
【００１３】
さらに、上述した特許文献１及び特許文献２に記載の基板変調型センサの場合、変調の効率を維持するために、変調トランジスタのリングゲートとドレイン間の距離を、ある程度以上保つ必要がある。従って、基板変調型センサにおいて、リングゲートの幅はある程度以上必要となるので、基板変調型センサの微細化が図れないという問題があった。
【００１４】
本発明は、上述した点に鑑みてなされたもので、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現でき、さらにセルピッチを小さくして微細化できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像装置は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている。
【００１６】
このような構成によれば、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現でき、セルピッチを小さくして微細化でき、さらにライン毎に転送ゲート線を独立に転送制御することができる固体撮像装置を実現することができる。
【００１７】
本発明の固体撮像装置において、前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によってチャネルの閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタであることが望ましい。
【００１８】
このような構成によれば、基板変調型センサにおいて、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現でき、さらにセルピッチを小さくして微細化できる。
【００１９】
本発明の固体撮像装置において、前記フローティングディフュージョン領域と前記電荷保持領域との間の転送経路となる拡散層は、前記基板の他の拡散層の下に設けられていることが望ましい。
【００２０】
このような構成によれば、暗電流の発生を抑えることができる。
【００２１】
また、本発明の固体撮像装置において、前記蓄積ウェルにおいて不要な前記電荷を排出する排出手段を有することが望ましい。  
このような構成によれば、確実に不要な電荷を排出できる。
【００２２】
本発明の固体撮像装置の駆動方法は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する、画素毎に設けられた蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている固体撮像装置の駆動方法であって、前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた２つの前記ゲートの電圧を制御して、前記トランジスタからノイズ成分の読み出しを行う第１の読み出し手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応する２つの前記転送制御素子の２つの前記電荷保持領域の一方から前記フローティングディフュージョン領域へ前記光発生電荷を転送させる第２の転送手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、転送された前記光発生電荷に基づいて前記トランジスタから信号成分の読み出しを行う第２の読み出し手順と、を含む。
【００２３】
このような構成によれば、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現でき、セルピッチを小さくして微細化でき、さらにライン毎に転送ゲート線を独立に転送制御することができる固体撮像装置の駆動方法を実現することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して本発明の実施の形態を説明する。  
まず、本発明の実施の形態に係わる固体撮像素子装置の構成について説明する。図１は、本実施の形態に係わる固体撮像装置の平面形状を示す平面図である。図２は、図１のＡ−Ａ'線に沿った断面図である。
【００２５】
図１に示すように、本実施の形態の固体撮像装置は、複数のセンサセルが基板平面上に２次元マトリックス状に配置されたセンサセルアレイである。各センサセルは、入射光に応じて発生させた光発生電荷を蓄積し、蓄積した光発生電荷に基づくレベルの画素信号を出力する。センサセルをマトリクス状に配列することで１画面の画素信号が得られる。図１において、点線で示した範囲が、単位画素である１つのセンサセルＣである。各センサセルは、光電変換領域であるフォトダイオード形成領域ＰＤを有する。本実施の形態に係る固体撮像装置は、基板変調型センサである。図１では、その中で８つのセンサセルが示されている。その８つセンサセルうち４つのセンサセルが、それぞれフォトダイオード形成領域ＰＤ１〜ＰＤ４（以下、個々のフォトダイオード形成領域をＰＤという）として示してある。各センサセルの構造は同じであるので、以下の説明では、フォトダイオード形成領域ＰＤ１の部分について説明する。なお、本実施の形態は光発生電荷として正孔を用いる例を示している。光発生電荷として電子を用いる場合でも同様に構成可能である。
【００２６】
図２に示すように、フォトダイオード形成領域ＰＤに対応して変調トランジスタ形成領域ＴＭが設けられている。なお、図１に示すように、１つの変調トランジスタ形成領域ＴＭに対して２つのフォトダイオード形成領域ＰＤが設けられている。各フォトダイオード形成領域ＰＤから１つの変調トランジスタ形成領域ＴＭへ電荷を転送するための２つの転送トランジスタ形成領域ＴＴが、それぞれのフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭ間に設けられている。
【００２７】
本実施の形態では、転送トランジスタ形成領域ＴＴに形成される転送トランジスタＴｍが、選択ライン毎に駆動されて、各フォトダイオード形成領域ＰＤに蓄積された電荷（光発生電荷）を、変調トランジスタ形成領域ＴＭへ転送する。
【００２８】
図１と図２を用いて、本実施の形態に係る固体撮像装置の構成を、より詳細に説明する。図１に示すように、マトリックス状に配置された複数のフォトダイオード形成領域ＰＤは、それぞれ略矩形形状をしている。
【００２９】
フォトダイオード形成領域ＰＤは、２次元マトリックスの縦方向に沿って設けられたソース線Ｓ及びドレイン線Ｄと、横方向に沿って設けられた転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・及びゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・との間に形成されている。ゲート線Ｇは、横方向に直線状に設けられるが、略リング状のゲート５（後述する）の部分では、ゲート５の形状に沿って曲がって形成されている。
【００３０】
図２に示すように、各センサセルは、Ｐ型基板１ａ上に形成される。フォトダイオード形成領域ＰＤのＰ型基板１ａ上には、基板の深い位置にＮ-のＮ型ウェル２が形成されている。一方、変調トランジスタＴＭ形成領域のＰ型基板１ａ上には、基板の比較的浅い位置にＮ-のＮ型ウェル３が形成されている。なお、図２及びその説明中、Ｎ，Ｐの添え字の−，＋はその数によって不純物濃度のより薄い部分（添え字−−）からより濃い部分（添え字＋＋）の状態を示している。
【００３１】
フォトダイオード形成領域ＰＤのＮ型ウェル２上には、略フォトダイオード形成領域ＰＤの略全面に渡ってＰ型不純物層が形成され、そのＰ型不純物層は蓄積ウェル４として機能する。フォトダイオード形成領域ＰＤの基板表面側には略全面に渡って、ピニング層として機能するＮ+拡散層８が形成されている。フォトダイオード形成領域ＰＤにおいては、基板１の表面に開口領域が形成され、その開口領域よりも広い領域のＰ型のウェルである蓄積ウェル４が形成されている。
【００３２】
光電変換素子の機能を有するフォトダイオード形成領域ＰＤの下方の基板１上に形成されたＮ型ウェル２とＰ型の蓄積ウェル４との境界領域には空乏領域が形成され、この空乏領域において、フォトダイオード形成領域の光を受ける開口領域を介して入射した光による光発生電荷が生じる。その発生した光発生電荷は蓄積ウェル４に蓄積される。
【００３３】
変調トランジスタ形成領域ＴＭに形成される増幅手段としての変調トランジスタＴｍとしては、例えば、ＮチャネルディプレッションＭＯＳトランジスタが用いられる。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、基板１表面にゲート絶縁膜１０を介して略リング状（図１と図３では８角形）のゲート（以下、リングゲート又は単にゲートともいう）５が形成されている（図１ではゲート５（１）として示されている）。リングゲート５下の基板表面にはチャネルを構成するＮ+拡散層１１が形成される。リングゲート５の開口部分の中央の基板表面にはＮ++拡散層が形成されてソース領域（以下、単にソースともいう）１２が形成されている。変調トランジスタ形成領域ＴＭのＮ型ウェル３上には、変調トランジスタを構成するリングゲート５の略外径形状に合わせてＰ型不純物層が形成され、そのＰ型不純物層が変調用ウェル６として機能する。この変調用ウェル６内には、リングゲート５のリング形状に沿って形成されたリング状の、Ｐ+拡散によるフローティングディフュージョン領域であるＰ型の高濃度不純物領域のキャリアポケット７が形成されている。
【００３４】
また、リングゲート５の周囲の基板表面にはＮ+拡散層が形成されてドレイン領域（以下、単にドレインともいう）１３を構成する。チャネルを構成するＮ+拡散層１１はソース領域１２とドレイン領域１３とに接続される。
【００３５】
変調用ウェル６は変調トランジスタＴｍのチャネルの閾値電圧を制御するものである。変調トランジスタＴｍは、変調用ウェル６、リングゲート５、ソース領域１２及びドレイン領域１３によって構成されて、キャリアポケット７に蓄積された電荷に応じてチャネルの閾値電圧が変化するようになっている。
【００３６】
また、図１に示すように、リングゲート５の所定位置には、基板１表面近傍にＮ+層のゲートコンタクト領域５ａが形成される。ソース領域１２の所定位置には、基板１表面近傍にＮ+層のソースコンタクト領域１２ａが形成される。ドレイン領域１３の所定位置には、基板１表面近傍にＮ+層のドレインコンタクト領域１３ａが形成される。
【００３７】
蓄積ウェル４に蓄積された電荷は、次に説明する転送トランジスタ形成領域ＴＴを介して変調用ウェル６に転送されてキャリアポケット７に保持される。変調トランジスタとして機能する変調トランジスタ形成領域ＴＭのソース電位は、変調用ウェル６に転送された電荷の量、即ち、フォトダイオードとして機能するフォトダイオード形成領域ＰＤへの入射光に応じたものとなる。
【００３８】
蓄積ウェル４近傍の基板１表面には、高濃度Ｐ++型拡散層によってオーバーフロー電荷を含む不要電荷排出用の拡散領域（以下、ＯＦＤ領域という）１４が形成されている。ＯＦＤ領域１４は、蓄積ウェル４に蓄積されずに該蓄積ウェル４からオーバーフローし、かつ、画素信号に寄与しない不要な電荷（以下、不要電荷という）を、基板へ排出するための領域である。
【００３９】
転送トランジスタ形成領域ＴＴについて説明する。転送トランジスタ形成領域ＴＴは、図２に示すように、電荷を一時保持するためのキャリアポケット領域ＴＣＰを、基板内に有する。
【００４０】
具体的には、１つのセンサセル内のフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間に、基板表面側において、転送トランジスタ領域ＴＴが形成される。転送トランジスタ領域ＴＴは、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜２１を介して転送ゲート２２を有する。この転送トランジスタ領域ＴＴのチャネル、すなわち転送経路は、転送ゲート２２の印加電圧及びＮ+拡散層２５に与えられる電圧によって制御される。
【００４１】
転送ゲート２２の下には、キャリアポケット領域ＴＣＰが設けられる。キャリアポケット領域ＴＣＰは、変調トランジスタ形成領域ＴＭのＮ型ウェル３上に、Ｐ型不純物層が形成され、そのＰ型不純物層は、転送用蓄積ウェル２３として機能する。この転送用蓄積ウェル２３内には、Ｐ+拡散による転送用キャリアポケット２４が形成されている。
【００４２】
また、転送ゲート２２は、基板の表面側において形成され、基板を、基板の表面に対して直交する方向からみたときに一部が蓄積ウェル４の上を覆うように（図２の４ａで示す）、表面にゲート絶縁膜２１を介して設けられている。
【００４３】
さらに、転送用蓄積ウェル２３と変調トランジスタ形成領域ＴＭの間において、基板表面側には略全面に渡って、Ｎ+拡散層２５が形成されている。そのＮ+拡散層２５の下には、Ｐ型の拡散層２６が形成されている。このＮ+拡散層２５により、転送ゲート２２下のキャリアポケット２４と変調トランジスタ下のキャリアポケット７間でできる転送経路２６の電位障壁を効果的に制御できるようになる。同時に拡散層２６をＮ+拡散層２５下に埋め込むことができるので、Ｎ+拡散層２５は、ピニング層としての機能を発揮し、暗電流の発生を抑えることができる。
【００４４】
図１に示すように、転送トランジスタ領域ＴＴの転送ゲート２２は、矩形のフォトダイオード形成領域ＰＤの一辺に沿った略矩形形状を有する。なお、本実施の形態では、図１に示すように、フォトダイオード形成領域ＰＤの１つの角の近傍にリングゲート５が設けられているので、転送トランジスタ領域ＴＴの転送ゲート２２の、リングゲート５側の部分は、一部がリングゲートの形状に沿って切り取られた形状となっている。
【００４５】
また、基板表面に対して直交する方向から見たときに、図１の転送ゲート２２の内側に、キャリアポケット２４（図１では図示せず）が形成されている。  
さらに、図１に示すように、転送ゲート２２の所定位置には、基板１表面近傍にＮ+層のゲートコンタクト領域２２ａが形成される。  
次に、図１を参照しながら、より詳細に、複数のセンサセルの配置について説明する。  
上述したように、転送トランジスタ形成領域ＴＴは、フォトダイオード形成領域ＰＤと対応する変調トランジスタ形成領域ＴＭの間に設けられている。転送トランジスタ形成領域ＴＴの転送トランジスタＴｒの転送ゲート２２は、フォトダイオード形成領域ＰＤの一辺に沿った部分と、リングゲート５の外周形状（図１では８角形）に沿って切り取られた部分とを有する略矩形形状を有する。そして、転送ゲート２２は、基板１の表面にゲート絶縁膜２１を介して設けられている。
【００４６】
また、図１に示すように、それぞれが略矩形のフォトダイオード形成領域ＰＤと転送トランジスタ形成領域ＴＴは、各センサセル内に配置されている。そして、２次元マトリックスの１つの方向である縦方向において隣り合う１組の転送トランジスタ形成領域ＴＴフのそれぞれ一つの角部が切り取られた形状を有する。
【００４７】
このとき、隣り合う２つの転送トランジスタ形成領域ＴＴにおいて、それぞれの切り取られた形状部分は、隣り合うように配置される。
【００４８】
図３は、その隣り合う２つの転送トランジスタ形成領域ＴＴの転送ゲート２２とリングゲート５の位置関係を説明するための平面図である。図３に示すように、２次元マトリックスの縦方向において隣り合う１組の転送トランジスタ形成領域ＴＴの転送ゲート２２毎に、隣り合う略矩形形状の一部である角部において、その角部が切り取られて無くなっている部分２２ａ，２２ｂによって挟まれるような位置に、１つのリングゲート５は設けられている。
【００４９】
言い換えれば、リングゲート５は、基板１を基板表面に対して直交する方向から見たときに、２つの転送トランジスタ形成領域ＴＴの略矩形形状の一つの角部が切り取られて無くなっている部分２２ａ，２２ｂに、その一部５ａ，５ｂが重なるように設けられる。また、リングゲート５は、変調トランジスタ形成領域ＴＭに形成された変調トランジスタＴｍに含まれる。よって、その変調トランジスタＴｍは、２次元マトリックスの一方向において隣り合う１組の転送トランジスタ形成領域ＴＴ毎に１つずつ設けられる。
【００５０】
すなわち、転送トランジスタ形成領域ＴＴに形成される転送トランジスタＴｒは、フォトダイオード形成領域ＰＤ毎に設けられる。１組の転送トランジスタＴｒは、対応する１組のフォトダイオード形成領域ＰＤのそれぞれの蓄積ウェル４と、対応する１つの変調用ウェル６との間のそれぞれの光発生電荷転送経路の電位障壁を変化させ、光発生電荷の転送を制御する転送制御素子として機能する。
【００５１】
従って、２次元マトリックスの１方向（図１において縦方向）において、２つのセンサセル、すなわち１組のセンサセルに対して、１つのリングゲートが設けられているため、図１に示すように、２つのフォトダイオード形成領域ＰＤ１とＰＤ２で、１つのリングゲート５（１）を共有する。その隣の２つのフォトダイオード形成領域ＰＤ３とＰＤ４で、１つのリングゲート５（２）を共有する。１つのリングゲートを共有する２つのセンサセルを、以下、１組のセンサセルという。よって、リングゲートは、２次元のある方向に、例えば図１において縦方向にｎ行（ｎは整数）のラインがあれば、その方向には、（ｎ／２）個設けられることになる。また、センサセルアレイが、ｎ×ｍのマトリックス状の画素を有する場合（ｍは整数）、リングゲート５の数は、（（ｎ／２）×ｍ）個となる。
【００５２】
フォトダイオード形成領域ＰＤは、２次元マトリックスの縦方向に沿って設けられたソース線Ｓ及びドレイン線Ｄと、横方向に沿って設けられた転送ゲート線ＴＸ（１）、ＴＸ（２），ＴＸ（３），・・（なお、以下、個々の転送ゲートをＴＸということもある）及びゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・・（なお、以下、個々のゲート線をＧということもある）との間に形成されている。より具体的には、各組のセンサセルＣは、ソース線Ｓと、ドレイン線Ｄと、転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・の間に設けられている。一方、複数のゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、各組のセンサセルＣの２つのフォトダイオード形成領域ＰＤの間を通るように設けられている。従って、本実施の形態では、縦方向において、縦方向の両端には、それぞれ１つの転送ゲート線ＴＸ（１）とＴＸ（ｎ）が設けられ、両端の転送ゲート線間では、１組の転送ゲート線とゲート線Ｇとが交互に配置される。
【００５３】
また、ゲート線Ｇ（１）は、フォトダイオード形成領域ＰＤ１とＰＤ２を含むマトリックスの第１及び第２行目に対応して設けられ、ゲート線Ｇ（２）は、フォトダイオード形成領域ＰＤ３とＰＤ４を含むマトリックスの第３及び第４行目に対応して設けられている。すなわち、ゲート線Ｇ（ｋ）は、フォトダイオード形成領域ＰＤ（２Ｋ）とＰＤ（２ｋ−１）を含むマトリックスの第２ｋ行目と第（２ｋ−１）行目に対応して設けられている。のあ、ｋは１から（ｎ／２）の整数である。なお、ゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、略リング状のゲート５（後述する）の部分では、ゲート５の形状に沿って曲がって形成されている。
【００５４】
また、基板表面には図示しない層間絶縁膜を介して、上述した転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・、ソース線Ｓ等の配線層が形成される。転送ゲート２２、ソースコンタクト領域１２ａ等は、層間絶縁膜に開孔したコンタクトホールによって配線層の各配線に電気的に接続される。各配線は例えばアルミニウム等の金属材料で構成される。
【００５５】
図４は、本実施の形態に係る固体撮像装置のセンサセルの等価回路である。センサセルＣは、フォトダイオード形成領域ＰＤにおいて実現されるフォトダイオードＰｄと、変調トランジスタ形成領域ＴＭにおいて実現される変調トランジスタＴｍと、転送トランジスタ形成領域ＴＴにおいて実現される転送制御素子としてのトランジスタＴｒとからなる。
【００５６】
光電変換を行うフォトダイオードＰｄで発生した電荷（光発生電荷）は、トランジスタＴｒの転送ゲート２２を所定の電圧になるように制御することで、変調トランジスタＴｍのキャリアポケット７に転送される。
【００５７】
変調トランジスタＴｍは、キャリアポケット７に電荷が保持されることでバックゲートバイアスが変化したことと等価となり、キャリアポケット７内の電荷量に応じてチャネルの閾値電圧が変化する。これにより、変調トランジスタＴｍの出力電圧ＶＯは、キャリアポケット７内の電荷に応じたもの、即ち、フォトダイオードＰｄへの入射光の明るさに対応したものとなる。
【００５８】
さらに、図４においては、フォトダイオードＰｄの一端に接続された可変抵抗ＯＦＤが示されている。ＯＦＤ領域１４は、与えられる電位に対応してポテンシャルを変化させるために、可変抵抗ＯＦＤにより示されている。
【００５９】
図５は、固体撮像装置の各モードにおけるポテンシャルの状態を示すポテンシャル図である。図５は、上から、蓄積モード（Ｍ１）、一括転送モード（Ｍ２）、保持・ノイズ出力モード（Ｍ３）、転送モード（Ｍ４）、及び信号出力モード（Ｍ５）におけるポテンシャルを示す。なお、図５においては、各モードにおけるポテンシャルの関係を正孔のポテンシャルが高くなる向きを正側にとって示す。
【００６０】
図５は、横軸に図２と同様に、図１のＡ−Ａ'線に沿った位置をとり、縦軸にホールを基準にしたポテンシャルをとって、各位置のポテンシャルの関係を示している。図５の左側から右側に向かって、リングゲート５の一端側、ソース領域１２、リングゲート５の他端側、転送トランジスタＴｒの転送ゲート２２、蓄積ウェル４、及びＯＦＤ領域１４の位置の基板内のポテンシャルを示している。
【００６１】
蓄積モード（Ｍ１）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４とキャリアポケット２４との間に、高い電位障壁が形成されるように電圧が印加される。ＯＦＤ領域１４のポテンシャルは、転送ゲート２２の領域のポテンシャルよりも低い。これは、蓄積ウェル４から溢れた電荷がＯＦＤ領域１４へ排出するようにするためである。すなわち、蓄積手順として、全画素について同時に、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して、光電変換素子による光発生電荷を少なくとも転送経路を介してキャリアポケット２４には流さないようにしながら蓄積ウェル４に蓄積させる手順が行われる。
【００６２】
一括転送モード（Ｍ２）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４とキャリアポケット２４との間に、電位障壁が形成されないように低い、所定の第１の電圧が印加される。このとき、キャリアポケット２４のポテンシャルは蓄積ウェル４よりも低いので、蓄積ウェル４に蓄積された電荷は、キャリアポケット２４へ流れ込む。すなわち、一括転送手順として、全画素について同時に、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して、蓄積ウェル４に蓄積された光発生電荷をキャリアポケット２４に転送させる手順が行われる。
【００６３】
保持・ノイズ出力モード（Ｍ３）のときは、転送トランジスタＴｒの転送ゲート２２には、蓄積ウェル４とキャリアポケット２４との間に、高い電位障壁が形成されるように電圧が印加される。これにより、キャリアポケット２４へ流れ込んだ電荷は、キャリアポケット２４に保持される。さらに、この状態で、後述するように、リセットとノイズ成分の読み出しが行われる。すなわち、ノイズ成分変調手順として、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して光発生電荷をキャリアポケット７に流さない状態でキャリアポケット７の雑音成分を読み出す手順が行われる。
【００６４】
ライン毎に行われる転送モード（Ｍ４）のときは、転送トランジスタＴｒの転送ゲート２２には、キャリアポケット２４と変調用ウェル６との間に、電位障壁が形成されないように高い、所定の第２の電圧が印加される。このとき、キャリアポケット２４よりも変調用ウェル６のポテンシャルは低いので、キャリアポケット２４に蓄積された電荷は、変調用ウェル６へ流れ込む。すなわち、ライン毎の転送手順として、転送トランジスタＴｒのゲート電圧によって転送経路の電位障壁を制御して、キャリアポケット２４に蓄積された光発生電荷をキャリアポケット７に転送させる手順が行われる。
【００６５】
信号出力モード（Ｍ５）のときは、転送トランジスタＴｒの転送ゲート２２には、キャリアポケット２４と変調用ウェル６との間に、高い電位障壁が形成されるように電圧が印加される。これにより、変調用ウェル６へ流れ込んだ電荷は、変調用ウェル６に保持される。さらに、この状態で、後述するように、信号成分の読み出しが行われる。すなわち、信号成分変調手順として、転送トランジスタＴｒのゲート電圧とドレイン電圧によって転送経路の電位障壁を制御して光発生電荷を変調用ウェル６に保持させた状態でキャリアポケット７から光発生電荷に応じた画素信号を出力させる手順が行われる。
【００６６】
次に、以上の構成に係る固体撮像装置の駆動方法を、図６と図７を用いて動作シーケンスに従って説明する。  
図６は、本実施の形態の固体撮像装置の駆動シーケンスを示すタイミングチャートである。図６に示すように、１フレーム期間Ｆは、リセット期間（Ｒ１）、蓄積期間（Ａ）、一括転送期間（Ｔ）及び画素信号読み出し期間（Ｓ）の４つの期間を含む。
【００６７】
リセット期間（Ｒ１）は、１フレームの開始時に全画素一括して、すなわち全センサセルについて同時にリセットするための全セル同時リセット期間である。また、このリセット期間（Ｒ１）において行われるリセット動作は、全画素について、蓄積ウェル４、転送用蓄積ウェル２３及び変調用ウェル６から、残存する電荷を排出させるための動作である。リセット動作後、各センサセルの蓄積ウェル４に対する電荷の蓄積が開始される。
【００６８】
リセット期間（Ｒ１）に続く蓄積期間（Ａ）は、各センサセルが蓄積モード（Ｍ１）となり、光を受けてフォトダイオード形成領域ＰＤにおいて発生した光発生電荷を蓄積ウェル４に蓄積するための期間である。
【００６９】
蓄積期間（Ａ）に続く一括転送期間（Ｔ）は、各センサセルが一括転送モード（Ｍ２）となり、全画素一括して、すなわち全センサセルについて同時に、各フォトダイオード形成領域ＰＤに蓄積された電荷を、各センサセルのキャリアポケット領域ＴＣＰに転送する一括転送が行われる期間である。この一括転送期間（Ｔ）における一括転送動作は、上述した転送トランジスタＴｒの転送ゲート２２に所定の第１の電圧を同時に印加することによって行われる。
【００７０】
一括転送モード（Ｍ２）の後には、キャリアポケット領域ＴＣＰに電荷を保持する状態、すなわち上述した保持・ノイズ出力モード（Ｍ３）となる。
【００７１】
図６に示すように、一括転送期間（Ｔ）後の画素信号読み出し期間（Ｓ）は、キャリアポケット領域ＴＣＰに保持された電荷を、選択ライン毎に変調トランジスタ形成領域ＴＭへ転送する水平ブランキング期間（Ｈ）を有する。すなわち、図６に示すように、画素信号読み出し期間（Ｓ）においては、第１行目Ｌ１から最終行目Ｌｎまでのｎラインについて、水平ブランキング期間（Ｈ）が順次すなわち時間的にずれて連続的に発生する。
【００７２】
図７は、一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）を説明するためのタイミングチャートである。水平ブランキング期間（Ｈ）は、選択ライン毎に発生する。図７は、一括転送期間（Ｔ）と水平ブランキング期間（Ｈ）における、トランジスタＴｒの転送ゲート２２と、変調トランジスタＴｍのゲート５、ソース１２及びドレイン１３に印加される電圧波形を示す。
【００７３】
図１に示す転送ゲート線ＴＸ（１）は、第１行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。転送ゲートＴＸ（２）は、第２行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。同様に、転送ゲートＴＸ（ｎ）は、第ｎ行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。
【００７４】
また、ゲート線Ｇ（１）は、第１行目と第２行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。ゲート線Ｇ（２）は、第３行目と第４行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。同様に、ゲート線Ｇ（ｋ）は、第（２ｋ）行目と第（２ｋ−１）行目の各セルの変調トランジスタＴｍのリングゲート５に接続されている。
【００７５】
一括転送のとき、各画素について同時に、転送トランジスタＴｍが制御されて蓄積ウェル４に蓄積された電荷をキャリアポケット２４に転送する。  
一括転送期間（Ｔ）においては、各転送ゲート２２は、１．５Ｖから０Ｖになり、ゲート５は１．０Ｖで、ドレイン１３は１．０Ｖから３．３Ｖになり、ソース１２は１．０Ｖである。
【００７６】
次に、１行目のラインの画素信号を読み出す場合、まず、リセット動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、１行目に対応する各変調トランジスタＴｍのキャリアポケット７内の全ての電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（１）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。
【００７７】
次に、１行目の画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、１行目に対応する各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。
【００７８】
次に、転送トランジスタ形成領域ＴＴのキャリアポケット２４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（１）及びドレイン線Ｄの各電圧を制御して、１行目の各蓄積ウェル４に蓄積された電荷を、対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（１）は１．５Ｖから３．３Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。
【００７９】
そして、１行目の画素信号の信号成分読み出し動作として、ゲート線Ｇ（１）とソース線Ｓの各電圧を制御して、１行目に対応する各変調トランジスタＴｍのキャリアポケット７に保持されている電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。  
このようにして、第１行目の画素信号の読み出しが行われる。
【００８０】
次に、第２行目以下のラインの画素信号の読み出し動作について説明する。第２行目と第３行目の２本のラインは、２本のゲート線Ｇ（１）、Ｇ（２）の間に位置し、２本のラインの間に２本の転送ゲート線ＴＸ（２）、ＴＸ（３）が位置している。
【００８１】
転送ゲート線ＴＸ（２）は、第２行目の各フォトダイオード形成領域ＰＤの電荷を、対応する変調トランジスタＴｍのキャリアポケット７へ転送するために用いられる。転送ゲート線ＴＸ（３）は、第３行目の各フォトダイオード形成領域ＰＤの電荷を、対応する変調トランジスタＴｍのキャリアポケット７へ転送するために用いられる。
【００８２】
また、ゲート線Ｇ（１）は、第２行目の各フォトダイオード形成領域ＰＤからの電荷に応じた画素信号を出力するために用いられる。ゲート線Ｇ（２）は、第３行目のラインの各フォトダイオード形成領域ＰＤからの電荷に応じた画素信号を出力するために用いられる。
【００８３】
よって、まず、リセット動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第２行目に対応する各変調トランジスタＴｍのキャリアポケット７内の全ての電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（１）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。
【００８４】
次に、第２行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（１）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第２行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。
【００８５】
続いて、転送トランジスタ形成領域ＴＴのキャリアポケット２４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（２）及びドレイン線Ｄの各電圧を制御して、第２行目のキャリアポケット２４に蓄積された電荷をそれぞれ対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（２）は１．５Ｖから３．３Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。
【００８６】
そして、第２行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（１）とソース線Ｓの各電圧を制御して、２行目の各変調トランジスタＴｍのキャリアポケット７に保持されていた電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（１）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。
【００８７】
次に、第３行目のラインのフォトダイオード形成領域ＰＤの光電発生電荷を読み出す場合のリセット動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第３行目の各変調トランジスタＴｍのキャリアポケット７の電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（２）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。
【００８８】
次に、第３行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第３行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。
【００８９】
続いて、転送トランジスタ形成領域ＴＴのキャリアポケット２４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（３）及びドレイン線Ｄの各電圧を制御して、第３行目のキャリアポケット２４に蓄積された電荷をそれぞれ対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（３）は１．５Ｖから３．３Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。
【００９０】
続いて、同様に、第３行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（２）とソース線Ｓの各電圧を制御して、３行目の各変調トランジスタＴｍのキャリアポケット７に保持されていた電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。  
このようにして、第２行目と第３行目の画素信号の読み出しが行われる。
【００９１】
次に、同様に、第４行目のラインのフォトダイオード形成領域ＰＤの光電発生電荷を読み出す場合のリセット動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第４行目の各変調トランジスタＴｍのキャリアポケット７の電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（２）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。
【００９２】
次に、第４行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（２）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第４行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。
【００９３】
続いて、転送トランジスタ形成領域ＴＴのキャリアポケット２４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（４）及びドレイン線Ｄの各電圧を制御して、第４行目のキャリアポケット２４に蓄積された電荷をそれぞれ対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（４）は１．５Ｖから３．３Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。
【００９４】
続いて、同様に、第４行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（２）とソース線Ｓの各電圧を制御して、４行目の各変調トランジスタＴｍのキャリアポケット７に保持されていた電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（２）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。  
次に、第５行目のラインのフォトダイオード形成領域ＰＤの光電発生電荷を読み出す場合のリセット動作として、ゲート線Ｇ（３）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第５行目の各変調トランジスタＴｍのキャリアポケット７の電荷を排出する。具体的には、このリセット時、ゲート線Ｇ（３）は１．０Ｖからに８Ｖになり、ドレイン線Ｄは３．３Ｖから６．０Ｖになり、ソース線Ｓは１．０Ｖから６．０Ｖになる。
【００９５】
次に、第５行目のラインの画素信号のノイズ成分読み出し動作として、ゲート線Ｇ（３）、ドレイン線Ｄ及びソース線Ｓの各電圧を制御して、第５行目の各変調トランジスタＴｍのキャリアポケット７に残留する電荷量に基づいてノイズ成分の読み出しが行われる。具体的には、このノイズ成分の読み出し時、ゲート線Ｇ（３）は１．０Ｖからに２．８Ｖになり、ドレイン線Ｄは３．３Ｖで、ソース線Ｓにはノイズ成分の電圧が出力される。
【００９６】
続いて、転送トランジスタ形成領域ＴＴのキャリアポケット２４に蓄積された電荷をキャリアポケット７に転送する転送動作として、転送ゲート線ＴＸ（５）及びドレイン線Ｄの各電圧を制御して、第５行目のキャリアポケット２４に蓄積された電荷をそれぞれ対応するキャリアポケット７に転送する。具体的には、この転送動作時、転送ゲート線ＴＸ（５）は１．５Ｖから３．３Ｖになり、ドレイン線Ｄは３．３Ｖから１．０Ｖになり、ソース線Ｓは１．０Ｖである。
【００９７】
続いて、同様に、第５行目のラインの画素信号の信号成分読み出し動作として、ゲート線Ｇ（３）とソース線Ｓの各電圧を制御して、５行目の各変調トランジスタＴｍのキャリアポケット７に保持されていた電荷量に基づいて信号成分の読み出しが行われる。具体的には、この信号成分の読み出し時、ゲート線Ｇ（３）は１．０Ｖからに２．８Ｖになり、ソース線Ｓには信号成分の電圧が出力される。  
このようにして、第４行目と第５行目の画素信号の読み出しが行われる。
【００９８】
以下、最終行である第（ｎ）行目まで同様にして信号成分の読み出し等が行われる。
【００９９】
従って、以上のように、ノイズ成分を先行して読み出し、信号成分をその後読み出すことによって、ＣＤＳ機能が実現される。
【０１００】
以上のように、本実施の形態の固体撮像装置によれば、マトリックスの一方向において隣り合う１組の転送トランジスタ形成領域ＴＴに対応して設けられたリングゲート５の電圧を制御して、変調トランジスタＴｍからノイズ成分と、転送された光発生電荷に基づく信号成分の読み出しが行われる。また、マトリックスの一方向において隣り合う１組の転送トランジスタの２つのキャリアポケット２４の一方からキャリアポケット７へ光発生電荷を転送させる。
【０１０１】
このように、本実施の形態の固体撮像装置によれば、ＣＤＳ機能を実現しながら、一括電子シャッター機能も実現できる。さらに、本実施の形態の固体撮像装置によれば、２つのフォトダイオード形成領域ＰＤに対して、１つのリングゲートを設けるようにしたので、基板変調型センサにおいて、セルピッチの微細化を実現できる。
【０１０２】
さらに、ライン毎に転送ゲート線が設けられているので、２つのフォトダイオード形成領域ＰＤに対して、それぞれ独立に転送制御することができる。
【０１０３】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施の形態に係わる固体撮像装置の平面形状を示す平面図。
【図２】図１のＡ−Ａ'線に沿った断面図。
【図３】本発明の実施の形態に係るリングゲートの位置関係を説明するための平面図。
【図４】本発明の実施の形態に係る固体撮像装置のセンサセルの等価回路。
【図５】本発明の実施の形態に係わる固体撮像装置の各モードにおけるポテンシャル図。
【図６】本発明の実施の形態の駆動シーケンスを示すタイミングチャート。
【図７】本発明の実施の形態の水平ブランキング期間のタイミングチャート。
【符号の説明】
【０１０５】
１  基板、１ａ  Ｐ型基板、２  Ｎ型ウェル、４  蓄積ウェル、５  リングゲート、６  変調用ウェル、７  キャリアポケット、２２  転送ゲート
【図１】
2006093266.tif 000003
【図２】
2006093266.tif 000004
【図３】
2006093266.tif 000005
【図４】
2006093266.tif 000006
【図５】
2006093266.tif 000007
【図６】
2006093266.tif 000008
【図７】
2006093266.tif 000009
【手続補正書】
【提出日】平成17年9月1日(2005.9.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、
前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、
前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、
前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、
前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、
前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記転送ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられていることを特徴とする固体撮像装置。
【請求項２】
前記増幅手段は、前記フローティングディフュージョン領域に保持された前記電荷によってチャネルの閾値電圧が制御され、前記電荷に応じた前記画素信号を出力する変調トランジスタであることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記フローティングディフュージョン領域と前記電荷保持領域との間の転送経路となる拡散層は、前記基板の他の拡散層の下に設けられていることを特徴とする請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
さらに、前記蓄積ウェルにおいて過剰となった前記電荷を排出する排出手段を有することを特徴とする請求項１から請求項３のいずれかに記載の固体撮像装置。
【請求項５】
入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する、画素毎に設けられた蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記転送ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている固体撮像装置の駆動方法であって、
前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、
前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、前記トランジスタからノイズ成分の読み出しを行う第１の読み出し手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応する２つの前記転送制御素子の２つの前記電荷保持領域の一方から前記フローティングディフュージョン領域へ前記光発生電荷を転送させる第２の転送手順と、
前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、転送された前記光発生電荷に基づいて前記トランジスタから信号成分の読み出しを行う第２の読み出し手順と、
を含む固体撮像装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
なお、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現することも可能であるが、一括電子シャッター機能のために上述した電荷転送用のトランジスタが使用されてしまう。よって、ＣＭＯＳ−ＡＰＳタイプのセンサにおいて一括電子シャッター機能を実現すると、ＣＤＳ機能は実現できず、画質が低下するという問題が生じてしまう。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の固体撮像装置は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記転送ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の固体撮像装置の駆動方法は、入射した光に応じて光電変換領域において発生した光発生電荷を蓄積する、画素毎に設けられた蓄積ウェルを基板内に複数有し、前記複数の光電変換領域が前記基板上に２次元マトリックスに配列された固体撮像装置であって、前記２次元マトリックスの一方向において隣り合う１組の光電変換領域毎に１つずつ設けられ、フローティングディフュージョン領域に保持された前記光発生電荷に応じた画素信号を出力する複数の増幅手段と、前記１組の光電変換領域毎に１組設けられ、前記１組の光電変換領域のそれぞれの前記蓄積ウェルと、対応する前記フローティングディフュージョン領域との間の光発生電荷転送経路の電位障壁を変化させ、前記光発生電荷の転送を制御する複数の転送制御素子と、前記２次元マトリックスの他の方向に並んだ複数の前記光電変換領域の前記転送制御素子のそれぞれに接続された複数の転送ゲート線とを有し、前記複数の転送制御素子のそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲートと、前記基板内であって前記転送ゲートの下に前記光発生電荷を保持する電荷保持領域を有し、前記複数の増幅手段は、それぞれトランジスタであり、該トランジスタのゲートの形状は、それぞれ略リング形状であり、前記ゲートのそれぞれは、前記２次元マトリックスの一方向において隣り合う１組の前記転送ゲート毎に一部が切り取られて無くなっている部分に、少なくとも一部を挟まれるように設けられている固体撮像装置の駆動方法であって、前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記光発生電荷を少なくとも前記転送経路を介して前記電荷保持領域には流さないようにしながら前記蓄積ウェルに蓄積させる蓄積手順と、前記全画素について同時に、前記転送制御素子によって前記転送経路の電位障壁を制御して、前記蓄積ウェルに蓄積された前記光発生電荷を前記電荷保持領域に転送させる第１の転送手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた２つの前記ゲートの電圧を制御して、前記トランジスタからノイズ成分の読み出しを行う第１の読み出し手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応する２つの前記転送制御素子の２つの前記電荷保持領域の一方から前記フローティングディフュージョン領域へ前記光発生電荷を転送させる第２の転送手順と、前記マトリックスの一方向において、前記１組の光電変換領域に対応して設けられた前記ゲートの電圧を制御して、転送された前記光発生電荷に基づいて前記トランジスタから信号成分の読み出しを行う第２の読み出し手順と、を含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本実施の形態では、転送トランジスタ形成領域ＴＴに形成される転送トランジスタＴｒが、選択ライン毎に駆動されて、各フォトダイオード形成領域ＰＤに蓄積された電荷（光発生電荷）を、変調トランジスタ形成領域ＴＭへ転送する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
具体的には、１つのセンサセル内のフォトダイオード形成領域ＰＤと変調トランジスタ形成領域ＴＭとの間に、基板表面側において、転送トランジスタ形成領域ＴＴが形成される。転送トランジスタ形成領域ＴＴは、基板表面にチャネルが形成されるように、基板表面にゲート絶縁膜２１を介して転送ゲート２２を有する。この転送トランジスタ形成領域ＴＴのチャネル、すなわち転送経路は、転送ゲート２２の印加電圧及びＮ+拡散層２５に与えられる電圧によって制御される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図１に示すように、転送トランジスタ形成領域ＴＴの転送ゲート２２は、矩形のフォトダイオード形成領域ＰＤの一辺に沿った略矩形形状を有する。なお、本実施の形態では、図１に示すように、フォトダイオード形成領域ＰＤの１つの角の近傍にリングゲート５が設けられているので、転送トランジスタ形成領域ＴＴの転送ゲート２２の、リングゲート５側の部分は、一部がリングゲートの形状に沿って切り取られた形状となっている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
フォトダイオード形成領域ＰＤは、２次元マトリックスの縦方向に沿って設けられたソース線Ｓ及びドレイン線Ｄと、横方向に沿って設けられた転送ゲート線ＴＸ（１）、ＴＸ（２），ＴＸ（３），・・（なお、以下、個々の転送ゲート線をＴＸということもある）及びゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・・（なお、以下、個々のゲート線をＧということもある）との間に形成されている。より具体的には、各組のセンサセルＣは、ソース線Ｓと、ドレイン線Ｄと、転送ゲート線ＴＸ（１），ＴＸ（２），ＴＸ（３），・・の間に設けられている。一方、複数のゲート線Ｇ（１），Ｇ（２），Ｇ（３），・・は、各組のセンサセルＣの２つのフォトダイオード形成領域ＰＤの間を通るように設けられている。従って、本実施の形態では、縦方向において、縦方向の両端には、それぞれ１つの転送ゲート線ＴＸ（１）とＴＸ（ｎ）が設けられ、両端の転送ゲート線間では、１組の転送ゲート線とゲート線Ｇとが交互に配置される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
図１に示す転送ゲート線ＴＸ（１）は、第１行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。転送ゲート線ＴＸ（２）は、第２行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。同様に、転送ゲート線ＴＸ（ｎ）は、第ｎ行目の各セルの転送トランジスタＴｒの転送ゲート２２に接続されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
一括転送のとき、各画素について同時に、転送トランジスタＴｒが制御されて蓄積ウェル４に蓄積された電荷をキャリアポケット２４に転送する。  
一括転送期間（Ｔ）においては、各転送ゲート２２は、１．５Ｖから０Ｖになり、ゲート５は１．０Ｖで、ドレイン１３は１．０Ｖから３．３Ｖになり、ソース１２は１．０Ｖである。