(57)【要約】    【課題】  信号遅延による表示品質の低下を回避する電気光学装置を提供する。    【解決手段】  駆動電流の供給を受けて発光する電気光学素子(21)と、一定値の上記駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして上記電気光学素子を駆動する駆動回路(20)と、上記駆動回路に対して外部から信号を供給するための複数の信号線(Yn1,Yn2,Xm)と、を含み、上記信号線のそれぞれは、当該信号線を介して供給する上記信号の遅延が１０％以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数が設定される、電気光学装置。【選択図】    図３
2006119590.tif 000002
【特許請求の範囲】
【請求項１】
１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の１０％以内となる時定数が設定されている、電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の厚さ及び／又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項３】
請求項１に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項４】
請求項１に記載の電気光学装置であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項５】
請求項１に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項６】
請求項１に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項７】
１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続するデータ線を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する第１の走査線と、
を備え、
前記プログラム期間は、前記第１の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記第１の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記第１の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記第１の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記第１の走査線は、前記開閉信号の信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、
前記選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項８】
請求項７に記載の電気光学装置であって、
前記駆動トランジスタから前記電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、
前記再生時選択トランジスタをオンオフ制御する開閉信号する出力する第２の走査線を更に備え、
前記第２の走査線は、前記開閉信号の信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、
前記再生時選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項９】
請求項７又は請求項８に記載の電気光学装置であって、
前記データ線は、信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、
前記駆動トランジスタの電流出力端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項１０】
請求項７乃至請求項９のうち何れか１項に記載の電気光学装置であって、
前記配線層の時定数は、前記第１の走査線、前記第２の走査線、又は前記データ線の厚さ及び／又は線幅をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項１１】
請求項７乃至請求項１０のうち何れか１項に記載の電気光学装置であって、
前記配線層の時定数は、前記第１の走査線、前記第２の走査線、又は前記データ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項１２】
請求項１乃至請求項１１のうち何れか１項に記載の電気光学装置であって、
前記配線層の時定数は、前記第１の走査線、前記第２の走査線、又は前記データ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項１３】
請求項１乃至請求項１２のうち何れか１項に記載の電気光学装置であって、
前記配線層の時定数は、前記第１の走査線、前記第２の走査線、又は前記データ線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項１４】
請求項１乃至請求項１３のうち何れか１項に記載の電気光学装置であって、
前記配線層の時定数は、前記第１の走査線、前記第２の走査線、又は前記データ線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項１５】
請求項１乃至請求項１４のうち何れか１項に記載の電気光学装置であって、
前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置。
【請求項１６】
請求項１乃至請求項１５のうち何れか１項に記載の電気光学装置を備える電子機器。
【請求項１７】
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整するように構成され、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の１０％以内となる時定数を備えている電気光学装置の製造方法であって、
前記駆動トランジスタを仮基板上に形成する工程と、
前記電気光学素子と前記駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、
前記駆動トランジスタを前記配線基板に貼り合わせることによって前記駆動トランジスタを前記信号線に接続する工程と、
を備える、電気光学装置の製造方法。
【請求項１８】
請求項１７に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の厚さ及び／又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項１９】
請求項１７に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項２０】
請求項１７に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項２１】
請求項１７に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項２２】
請求項１７に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項２３】
請求項１７乃至請求項２２のうち何れか１項に記載の電気光学装置の製造方法であって、前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置の製造方法。
【請求項２４】
請求項１７乃至請求項２３のうち何れか１項に記載の製造方法によって製造された電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
近年、電気光学装置の一つとして、有機エレクトロルミネセンス表示装置の研究開発が盛んにし進められている（例えば、特開２００４−２３３５２２号公報参照）。有機エレクトロルミネセンス素子は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を持つことから、駆動素子としてポリシリコンＴＦＴ（薄膜トランジスタ）と組み合わせることにより、大画面、薄型、高精細なディスプレイへの応用が期待されている。
【０００３】
ところで、ディスプレイの大型化により、各画素に供給されるべき各種の制御信号の信号遅延の影響が顕著となる。かかる不都合は、制御信号を伝搬する信号線の配線長が長くなることや、高精細化による配線数の増加及び高密度化に伴って寄生容量が増加すること等による信号線の時定数の増大に起因するものである。このような信号遅延はディスプレイの表示品質を低下させるため、有効な対策が望まれている。
【０００４】
【特許文献１】特開２００４−２３３５２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで本発明は、信号遅延による表示品質の低下を回避することを可能とする電気光学装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記の課第を解決するため、本発明の電気光学装置は、１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は前記電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の１０％以内となる時定数が設定されている。
【０００７】
ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、ＥＬ（エレクトロルミネッセンス）素子、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【０００８】
かかる構成では、信号遅延として許容可能な範囲が１０％程度であるという知見に基づき、各信号線の時定数（抵抗成分と容量成分との積：τ＝ＣＲ）に着目してこれを適切に設定することにより信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【０００９】
好ましくは、走査線の時定数は、走査線の厚さ及び／又は線幅をパラメータとして、抵抗成分を増減させることによって設定される。また、走査線の時定数は、走査線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて抵抗成分を加減することにより、走査線の時定数の設定が容易となる。
【００１０】
好ましくは、走査線の時定数は、隣接する走査線の相互間距離をパラメータとして、容量成分を増減させることによって設定される。また、走査線の時定数は、走査線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定されることも好ましい。また、走査線の時定数は、走査線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて容量成分を加減することにより、走査線の時定数の設定が容易となる。
【００１１】
本発明の電気光学装置は、１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接するデータ線を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する第１の走査線と、を備え、プログラム期間は、第１の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、第１の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、第１の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、第１の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、第１の走査線は、開閉信号の信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、選択トランジスタの電流制御端子は、一又は複数の配線層に接続されている。
【００１２】
本発明の電気光学装置において、駆動トランジスタから電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、再生時選択トランジスタをオンオフ制御する開閉信号する出力する第２の走査線を更に備え、第２の走査線は、開閉信号の信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、再生時選択トランジスタの電流制御端子は、一又は複数の配線層に接続する構成としてもよい。第２の走査線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【００１３】
本発明の電気光学装置において、データ線は、信号遅延が理論値の１０％以内となる時定数を備える一又は複数の配線層によって形成され、駆動トランジスタの電流出力端子は、一又は複数の配線層に接続する構成としてもよい。データ線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【００１４】
配線層の時定数は、第１の走査線、第２の走査線、又はデータ線の厚さ及び／又は線幅をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【００１５】
また、配線層の時定数は、第１の走査線、第２の走査線、又はデータ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【００１６】
また、配線層の時定数は、第１の走査線、第２の走査線、又はデータ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定してもよい。
【００１７】
また、配線層の時定数は、第１の走査線、第２の走査線、又はデータ線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定してもよい。
【００１８】
また、配線層の時定数は、第１の走査線、第２の走査線、又はデータ線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定してもよい。
【００１９】
本発明の電気光学装置の製造方法は、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、１フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整するように構成され、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の１０％以内となる時定数を備えている電気光学装置の製造方法であって、駆動トランジスタを仮基板上に形成する工程と、電気光学素子と駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、駆動トランジスタを配線基板に貼り合わせることによって駆動トランジスタを前記信号線に接続する工程と、を備える。
【００２０】
好ましくは、電気光学素子は、有機エレクトロルミネッセンス（ＥＬ）素子である。これにより、有機ＥＬ素子の駆動を高品位に行うことが可能となる。
【００２１】
本発明の電子機器は、本発明の電子光学装置又は本発明の製造方法によって製造された電気光学装置を備える。ここで、「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、ＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＰＤＡ、電子手帳等が含まれる。これにより、画像表示品質の高い電子機器が得られる。
【発明を実施するための最良の形態】
【００２２】
本発明を適用した一実施例の電気光学装置について説明する。以下では、電気光学装置の一例として有機ＥＬ表示装置を採り上げて説明を行う。
【実施例１】
【００２３】
図１は、有機ＥＬ表示装置の電気的構成を示すブロック回路図である。図１に示す有機ＥＬ表示装置１０は、表示パネル部１１、制御回路１２、走査ドライバ１３及びデータドライバ１４を含んで構成されている。
【００２４】
制御回路１２、走査ドライバ１３及びデータドライバ１４は、それぞれ独立した電子部品によって溝成されていてもよい。例えば、制御回路１２、走査ドライバ１３及びデータドライバ１４が、１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１２、走査ドライバ１３及びデータドライバ１４は、全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、制御回路１２、走査ドライバ１３及びデータドライバ１４が一体的に構成されていてもよい。制御回路１２、走査ドライバ１３及びデータドライバ１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２５】
表示パネル部１１は、図２に示すように、列方向に延在する複数のデータ線Ｘ１〜Ｘｍ（ｍは自然数）と、行方向に延在する複数の走査線Ｙ１〜Ｙｎ（ｎは自然数）が配線されている。また、表示パネル部１１は、複数のデータ線Ｘ１〜Ｘｍと複数の走査線Ｙ１〜Ｙｎとの交差部に対応する位置に配列された複数の画素２０を備えている。つまり、各画素２０は、列方向に延在する複数のデータ線Ｘ１〜Ｘｍと行方向に延在する複数の走査線Ｙ１〜Ｙｎとの間にそれぞれマトリクス状に配置され、しかも電気的に接続されている。各画素２０は、有機材料から成る発光層を具備する有機ＥＬ素子２１（図３参照）を有している。
【００２６】
図３は、画素２０の電気的構成を示す回路図である。図３に示すように、画素２０は、駆動トランジスタＴｄｒ、プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ、再生時選択トランジスタＴｒｅｐ及び保持キャパシタＣｓｉｇを備えている。駆動トランジスタＴｄｒはＰチャネルＴＦＴより構成されている。プログラム用トランジスタＴｐｒｇ、プログラム時選択トランジスタＴｓｉｇ及び再生時選択トランジスタＴｒｅｐはＮチャネルＴＦＴより構成されている。
【００２７】
駆動トランジスタＴｄｒは、ドレインが再生時選択トランジスタＴｒｅｐを介して有機ＥＬ素子２１の陽極に接続されている。有機ＥＬ素子２１の陰極は接地されている。また、駆動トランジスタＴｄｒのドレインは、プログラム時選択トランジスタＴｓｉｇを介してデータ線Ｘｍに接続されている。さらに、駆動トランジスタＴｄｒは、ソースが電源線Ｌ１に接続され、その電源線Ｌ１には有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されている。さらに、駆動トランジスタＴｄｒは、ゲートが保持キャパシタＣｓｉｇの第１電極に凄続され、その保持キャパシタＣｓｉｇの第２の電極は電源線Ｌ１に接続されている。プログラム用トランジスタＴｐｒｇは、駆動トランジスタＴｄｒのゲート・ドレイン間に接続されている。
【００２８】
プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇのゲートは、走査線Ｙｎを構成する第１の走査線Ｙｎ１に接続されている。そして、プログラム時選択トランジスタＴｓｉｇ及びプログラム用トランジスタＴｐｒｇは、第１の走査線Ｙｎ１からのＨレベルの第１走査信号ＳＣｎ１に応答してオン状態になり、Ｌレベルの第１走査信号ＳＣｎ１に応答してオフ状態になる。再生時選択トランジスタＴｒｅｐのゲートは、走査線Ｙｎを構成する第２の走査線Ｙｎ２に接続されている。そして、再生時選択トランジスタＴｒｅｐは、第２の走査線Ｙｎ２からのＨレベルの第２走査信号ＳＣｎ２に応答してオン状態になり、Ｌレベルの第２走査信号ＳＣｎ２に応答してオフ状態になる。
【００２９】
有機ＥＬ素子２１は、駆動トランジスタＴｄｒを介して供給される駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）の大きさに応じた輝度で発光する。
【００３０】
次に、画素２０の動作を簡単に説明する。
図４は、画素２０のプログラム期間、発光期間、消去期間及び消灯の一連の動作を説明するためのタイムチャートである。
【００３１】
（プログラム期間）
いま、Ｈレベルの第１走査信号ＳＣｎ１が出力されると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇはオン状態に設定される。このとき、Ｌレベルの第２走査信号ＳＣｎ２が出力されていて、再生時選択トランジスタＴｒｅｐはオフ状態に設定されている。このとき、データ線Ｘｍにデータ電流Ｉｄｍが供給される。そして、プログラム用トランジスタＴｐｒｇがオン状態になることによって駆動トランジスタＴｄｒはダイオード接続となる。その結果、そのデータ電流Ｉｄｍが、駆動トランジスタＴｄｒ→プログラム時選択トランジスタＴｓｉｇ→データ線Ｘｍという経路で流れる。このとき、駆動トランジスタＴｄｒのゲートの電位に対応した電荷が保持キャパシタＣｓｉｇに蓄積される。
【００３２】
（発光期間）
この状態から、第１走査信号ＳＣｎ１がＬレベルとなり、第２走査信号ＳＣｎ２がＨレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオフ状態に設定され、再生時選択トランジスタＴｒｅｐはオン状態に設定される。このとき、保持キャパシタＣｓｉｇの電荷の蓄積状態は変化していないので、駆動トランジスタＴｄｒのゲート電位は、データ電流Ｉｄｍが流れたときの電圧に保持されている。従って、駆動トランジスタＴｄｒのソース・ドレイン間には、そのゲート電圧に応じた大ききの駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）が流れる。詳しくは、供給電流Ｉｏｌｅｄは、駆動トランジスタＴｄｒ→再生時選択トランジスタＴｒｅｐ→有機ＥＬ素子２１という経路で流れる。これによって、有機ＥＬ素子２１は、供給電流Ｉｏｌｅｄ（データ電流Ｉｄｍ）に応じた輝度で発光する。なお、このとき、プログラム期間と発光期間の電流が流れる経路が相違し、それに伴う駆動トランジスタＴｄｒの負荷特性が変わって動作点が変更するため、上述したようにデータ電流Ｉｄｍの値毎に供給電流Ｉｏｌｅｄの変動する割合が相違する。
【００３３】
（消去期間）
有機ＥＬ素子２１が発光し予め定めた時間経過すると、第２走査信号ＳＣｎ２がＬレベルとなり、再生時選択トランジスタＴｒｅｐはオフ状態に設定される。従って、有機ＥＬ素子２１は、この時点で供給電流Ｉｏｌｅｄが供給されなくなり、消灯する。続いて、第１走査信号ＳＣｎ１がＨレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオン状態に設定される。このとき、データ線Ｘｍに駆動停止信号としての消灯信号Ｖｓｉｇ（＝電源電圧Ｖｄｄ）が供給される。このとき、保持キャパシタＣｓｉｇの第１電極に消灯信号Ｖｓｉｇ（＝Ｖｄｄ）が供給される。駆動トランジスタＴｄｒは、そのゲートがソースと同じ電位となってオフ状態になる。
【００３４】
（消灯期間）
この状態から、第１走査信号ＳＣｎ１がＬレベルとなり、第２走査信号ＳＣｎ２がＨレベルとなると、プログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇがオフ状態に設定され、再生時選択トランジスタＴｒｅｐはオン状態に設定される。このとき、保持キャパシタＣｓｉｇの第１電極の電位は駆動トランジスタＴｄｒのソースの電位と同じ電位に保持されているので、駆動トランジスタＴｄｒはオフ状態に保持される。従って、上述した供給電流Ｉｏｌｅｄは流れないことから、有機ＥＬ素子２１は、次のプログラム期間まで消灯し続ける。
【００３５】
従って、データ電流Ｉｄｍを常に一定に保ち、発光期間を変更（消灯期間を変更）すれば、一定のデータ電流Ｉｄｍで有機ＥＬ素子２１の輝度を制御することができる。つまり、駆動トランジスタＴｄｒの負荷特性が変わって動作点が変更することに伴う、データ電流Ｉｄｍの値毎に供給電流Ｉｏｌｅｄの変動割合を考慮することなく階調制御することができる。
【００３６】
そこで本実施例では、後述するデータドライバ１４から階調データに関係なく一定のデータ電流Ｉｄｍを出力させるとともに、消灯信号Ｖｓｉｇ（＝Ｖｄｄ）を出力させるようにしている。また、後述する走査ドライバ１３も階調データに基づいて消去期間及び消灯期間を設定するための弟１走査信号ＳＣｎｌ及び弟２走査信号ＳＣｎ２を生成する。
【００３７】
（制御回路）
制御回路１２は、図示しない外部装置から表示パネル部１１に画像を表示するための画像信号（階調データ）Ｄ及びクロックパルスＣＰが入力される。本実施例では、制御回路１２は、データドライバ１４に出力する各画素２０の画像信号（階調データ）Ｄを最も大きな値の階調データに補正しその補正した最も大きな値の階調データを基準階調データＤＳとしてそれぞれに出力する。ここで、階調データが「０」〜「８３」階調とした場合、基準階調データは、「８３」階調の階調データＤとなる。従って、外部装置からの階調データＤに関係なくデータドライバ１４は基準階調データＤｓ（６３階調の階調データ）に基づくデータ電流Ｉｍａｘをデータ線Ｘ１〜Ｘｍに出力させて各画素２０の有機ＥＬ素子２１を最も明るく発光させることになる。そこで、制御回路１２は、基準階調データＤｓに基づいて有機ＥＬ素子２１を発光させても、画像信号（階調データ）Ｄに応じた輝度になるように発光期間を調整する。
【００３８】
詳述すると、制御回路１２は、１フレームを複数のサブフレームに分けて、各画素２０に対して画像信号Ｄに基づいて各サブフレームでの発光または消灯かの制御データを生成する。本実施例では、図５に示すように、中間調を６４階調で表現するために１フレームを６つの第１〜第６サブフレームＳＦ１〜ＳＦ６に区分している。そして、第１〜第６サブフレームＳＦ１〜ＳＦ６の期間ＴＬ１〜ＴＬ６は、第１サブフレームＳＦ１から順に「１」、「２」、「４」、「８」、「１６」、「３２」としている。つまり、期間ＴＬ１〜ＴＬ６は、下記のような比に設定されている。
ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４：ＴＬ５：ＴＬ６＝１：２：４：８：１６：３２
【００３９】
そして、階調データＤが「６３」階調の場合、第１〜第６サブフレームＳＦ１〜ＳＦ６の全てを選択し、発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５十ＴＬ６）でだけ発光させて、「６３」階調の階調データＤの輝度の発光が得られるようにする。そして、階調データＤが「３１」階調の場合、第１〜第５サブフレームＳＦ１〜ＳＦ５を選択して、その発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５）だけ発光させることによって、見かけ上、画素２０を「３１」階調の輝度の発光をさせる。因みに、階調データＤが「１２」階調の場合、第３サブフレームＳＦ３、第４サブフレームＳＦ４を選択して、その発光期間Ｔ（＝ＴＬ３＋ＴＬ４）だけ発光させることによって、画素２０を「１２」階調の輝度で発光をさせる。つまり、データ線Ｘ１〜Ｘｍに対して「６３」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、その階調データＤに応じて発光期間Ｔを変更することによって、画素２０をその階調データＤに対応する輝度で発光させる。
【００４０】
このため、制御回路１２は、画素２０毎にその画素２０の階調データＤに基づいて１フレームにおける発光させるサブフレームと発光させない（消灯させる）サブフレームの制御データを生成する。そして、制御回路１２は、画素２０に対して求めた制御データに基づいて、各サブフレームＳＦ１〜ＳＦ６毎にそれぞれ走査線Ｙ１〜Ｙｎを走査するとき、該サブフレームを発光させる期間なのか消灯させる期間なのかを決定する制御信号ＳＧ１を、データドライバ１４に出力する。そして、制御回路１２は、各サブフレームＳＦ１〜ＳＦ６において該サブフレームが発光させる期間の場合にはＨレベルの制御信号ＳＧ１を、サブフレームを消灯させる期間の場合にはＬレベルの制御信号ＳＧ１を出力する。
【００４１】
制御回路１２は、クロックパルスＣＰに基づいて１フレームの第１〜第６サブフレームＳＦ１〜ＳＦ６毎に各走査線Ｙ１〜Ｙｎを順次選択するタイミングを決めるための垂直同期倍号ＶＳＹＮＣを生成し、走査ドライバ１３に出力する。また、制御回路１２は、クロックパルスＣＰに基づいて各データ線Ｘ１〜Ｘｍに対応する基準階調データ及び制御信号ＳＧ１を出力するタイミングを決めるための水平同期信号ＨＳＹＮＣを生成し、データドライバ１４に出力する。
【００４２】
（走査ドライバ）
走査ドライバ１３は各走査線Ｙ１〜Ｙｎと接続されている。走査ドライバ１３は、１フレームの各サブフレームＳＦ１〜ＳＦ６において、垂直同期信号ＶＳＹＮＣに基づいて各走査線Ｙ１〜Ｙｎの中の１本を適宜選択して１行分の画素２０群を選択する。各走査線Ｙ１〜Ｙｎは、それぞれ第１の走査線Ｙ１１〜Ｙｎ１と第２の走査線Ｙ１２〜Ｙｎ２とから構成されている。そして、走査ドライバ１３は、各サブフレームＳＦ１〜ＳＦ６において、第１の走査線Ｙ１１〜Ｙｎ１を介して画素２０のプログラム用トランジスタＴｐｒｇ及びプログラム時選択トランジスタＴｓｉｇに第１走査信号ＳＣ１１〜ＳＣｎ１をそれぞれ供給する。また、走査ドライバ１３は、各サブフレームＳＦ１〜ＳＦ６において、第２の走査線Ｙ１２〜Ｙｎ２を介して画素２０の再生時選択トランジスタＴｒｅｐに第２走査信号ＳＣ１２〜ＳＣｎ２をそれぞれ供給する。
【００４３】
（データドライバ）
データドライバ１４は、制御回路１２からの水平同期信号ＨＳＹＮＣ、基準階調データＤｓ及び制御信号ＳＧ１が入力される。データドライバ１４は、各データ線Ｘ１〜Ｘｍに対して単一ライン駆動回路２５を備え、各単一ライン２５に水平同期信号ＨＳＹＮＣに同期して対応する基準階調データＤｓが順番に入力される。各単一ライン騒動回路２５は、図３に示すように、データ電流生成回路２５ａ、消灯信号生成回路（駆動停止信号生成回路）２５ｂ、切替回路２５ｃを備えている。データ電流生成回路２５ａは、制御回路１２から出力される基準階調データＤｓに基づいてデータ電流を生成する。各データ電流生成回路２５ａはデジタル／アナログ変換回路を有し、例えば８ビットの階調データをデジタル／アナログ変換して０〜６３階調のアナログ電流をデータ電流Ｉｄ１〜Ｉｄｍとしてそれぞれ生成する。なお、本実施例では、各単一ライン駆動回路２５は、制御回路１２から全て同じ値の基準階調データＤｓが供給されるようになっている。詳述すると、制御回路１２から各単一ライン駆動回路２５のデータ電流生成回路２５ａに出力される基準階調データＤｓは、最も大きな値（最も大きな階調データＤ）がそれぞれに出力される。従って、各単一ライン駆動回路２５は、全て同じ値の最も大きな電流値のデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）を生成する。
【００４４】
消灯信号生成回路２５ｂは、本実施例では電源線Ｌ１に供給される駆動電圧Ｖｄｄが印加され、その駆動電圧Ｖｄｄを消灯信号Ｖｓｉｇとして出力する。
【００４５】
切替回路２５ｃは、第１スイッチＱ１及び第２スイッチＱ２を有している。第１スイッチＱ１は、データ線ｘｍとデータ電流生成回路２５ａとの間に接続されている。第１スイッチＱ１は、本実施例ではＮチャネルＦＥＴで構成され、そのゲートに制御回路１２から制御信号ＳＧ１が入力される。そして、Ｈレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第１スイッチＱ１はオン状態になりデータ電流生成回路２５ａからのデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）をそれぞれ対応するデータ線Ｘ１〜Ｘｍに出力する。反対に、Ｌレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第１スイッチＱ１はオフ状態になりそれぞれ対応するデータ線Ｘ１〜Ｘｍへのデータ電流Ｉｄ１〜Ｉｄｍ（＝Ｉｍａｘ）の供給を遮断する。
【００４６】
第２スイッチＱ２は、データ線Ｘｍと消灯信号生成回路２５ｂとの間に接続されている。第２スイッチＱ２は、本実施例ではＰチャネルＦＥＴで構成され、そのゲートに制御回路１２から制御信号ＳＧ１が入力される。そして、Ｌレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第２スイッチＱ２はオン状態になり消灯信号生成回路２５ｂからの消灯信号Ｖｓｉｇをそれぞれ対応するデータ線Ｘ１〜Ｘｍに出力する。反対に、Ｈレベルの制御信号ＳＧ１が入力された時、各単一ライン駆動回路２５の第２スイッチＱ２はオフ状態となりそれぞれ対応するデータ線Ｘ１〜Ｘｍへの消灯信号Ｖｓｉｇの供給を遮断する。
【００４７】
次に、上記のように構成した有機ＥＬ表示装置１０の作用について説明する。
制御回路１２は、１フレームの画像信号Ｄを入力する。制御回路１２は、１フレームの画像信号Ｄに基づいて各画素２０について第１〜第６サブフレームＳＦ１〜ＳＦ６の中で、発光させるサブフレームと発光させないサブフレームの制御データを作成する。
【００４８】
次に、制御回路１２は、垂直同期信号ＶＳＹＮＣを走査ドライバ１３に、水平同期信号ＨＳＹＮＣをデータドライバ１４に出力する。走査ドライバ１３は、垂直同期信号ＶＳＹＮＣに基づいて第１サブフレームＳＦ１のための第１走査信号ＳＣ１１〜ＳＣｎ１及び第２走査信号ＳＣ１２〜ＳＣｎ２を順次生成し各走査線Ｙ１〜Ｙｎを順番に選択していく。
【００４９】
一方、データドライバ１４は、各走査線Ｙ１〜Ｙｎが選択される毎に、その選択された走査線上の各画素２０についてこの第１サブフレームＳＦ１の期間ＴＬ１において発光させるかどうかの制御信号ＳＧ１と基準階調データＤｓを制御回路１２から入力する。各単一ライン駆動回路２５のデータ電流生成回路２５ａは、基準階調データＤｓに基づいて同じ電流値のデータ電流Ｉｍａｘを生成する。また、各単一ライン駆動回路２５の切替回路２５ｃには、画素２０を発光させるＨレベルの制御信号ＳＧ１、または、画素２０を発光させないＬレベルの制御信号ＳＧ１のいずれかが入力される。そして、発光させる画素２０のデータ線にはデータ電流Ｉｍａｘが、発光させない画素２０のデータ線には消灯信号Ｖｓｉｇが、それぞれ供給される。
【００５０】
そして、発光させる画素２０にデータ電流Ｉｍａｘが供給され、発光させない画素２０に消灯信号Ｖｓｉｇが供給されると、走査ドライバ１３は、第２走査信号に基づいて再生時選択トランジスタＴｒｅｐをオン状態にさせる。再生時選択トランジスタＴｒｅｐのオン状態に基づいて、データ電流Ｉｍａｘが供給された画素２０の有機ＥＬ素子２１は、駆動電流Ｉｄｒ（供給電流Ｉｏｌｅｄ）が供給されて発光する。また、消灯信号Ｖｓｉｇが供給された画素２０の有機ＥＬ素子２１は、駆動トランジスタＴｄｒがオフ状態になるので電流Ｉｏｌｅｄが供給されず発光しない。なお、この状態は、次の第２サブフレームＳＦ２における選択まで保持される。
【００５１】
走査ドライバ１３が次の走査線の選択に移ると、新たに選択された走査線上の各画素２０について上記と同様な動作を行い、各画素２０は、それぞれの制御信号ＳＧ１に基づいてデータドライバ１４からデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇのいずれかが供給される。そして、各画素２０は、供給されてデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇに基づいて発光または消灯する。
【００５２】
第１サブフレームＢＦ１の最後の走査線上の各画素２０へのデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇの供給が終了すると、走査ドライバ１３は、第２サブフレームのための第１走査信号ＳＣ１１〜ＳＣｎ１及び第２走査信号ＳＣ１２〜ＳＣｎ２を順次生成し各走査線Ｙ１〜Ｙｎを順番に選択していく。一方、制御回路１２は上記と同様に、選択される走査線上の各画素２０の第２サブフレームＳＦ２における制御信号ＳＧ１及び基準階調データＤｓをそれぞれ出力する。そして、データドライバ１４は、走査線が選択される毎に、その選択された走査線上の各画素２０に対して各画素２０に対する制御信号ＳＧ１に基づいてデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇを供給する。そして、選択された走査線上の各画素２０は、上記と同様に、供給されたデータ電流Ｉｍａｘまたは消灯信号Ｖｓｉｇに基ついて発光または消灯する。
【００５３】
以後、第３サブフレームＳＦ３〜第６サブフレームＳＦ６のそれぞれについても、同様な動作が繰り返されて１フレームの画像が表示パネル部１１の各画素２０によって表現される。そして、１フレームの画像表示動作が終了すると、次の１フレームのための画像表示動作が同様に行われる。
【００５４】
従って、例えば、階調データＤが「６３」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１〜第６サブフレームＳＦ１〜ＳＦ６の全てのフレームで発光し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２＋ＴＬ３＋ＴＬ４＋ＴＬ５＋ＴＬ６となる。また、階調データＤが「１５」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１〜第４サブフレームＳＦ１〜ＳＦ４で発光し、第５及び第６サブフレームＳＦ５、ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２十ＴＬ３＋ＴＬ４となる。さらに、階調データＤが「３」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第１及び第２サブフレームＳＦ１、ＳＦ２で発光し、第３〜第６サブフレームＳＦ３〜ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬｌ＋ＴＬ２となる。さらに、階調データＤが「６」階調の画素２０の場合、供給されたデータ電流Ｉｍａｘに基づいて第２及び第３サブフレームＳＦ２、ＳＦ３で発光し、第１、第４〜第６サブフレームＳＦ１、ＳＦ４〜ＳＦ６で消灯し、その発光期間ＴはＴ＝ＴＬ２＋ＴＬ３となる。つまり、データ線Ｘ１〜Ｘｍに「６３」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、その階調データＤに応じて発光期間Ｔを変更することによって、画素２０をその階調データＤに対応する輝度で見かけ上、発光させる。
【００５５】
すなわち、本実施例の有機ＥＬ表示装置１０は、一定値の駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして有機ＥＬ素子（電気光学素子）を駆動している。なお、上述した画素２０に含まれる各素子（有機ＥＬ素子２１を除く）によって構成される駆動回路は上記の駆動を実現する回路の一例であり、これのみに限定されるものではない。また、この駆動回路へ外部から信号を供給する各信号線には、第１走査線Ｙｎ１、第２走査線Ｙｎ２、及びデータ線Ｘｍが該当する。
【００５６】
本実施例の有機ＥＬ表示装置１０はこのような構成を有しており、次に、信号遅延の内容と、これを回避するための構成に関して説明する。
【００５７】
図６及び図７は、信号遅延の内容について説明する図である。図６は上記した図４と対応する内容となっており、図４において示した理想的な状態の各信号の波形が点線により示されている。また、信号線の時定数が増大することによって信号遅延が発生した場合の信号波形が実線によって示されている。図示の例のように、表示パネル部１１が大型化すればするほど、信号線の時定数の増加による信号遅延が顕著となる。このような信号遅延が生じると表示品質が低下することになる。
【００５８】
そこで本実施例では、各信号線（第１走査線Ｙｎ１、第２走査線Ｙｎ２、データ線Ｘｍ）を介して供給する信号の遅延が１０％以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数を設定する。本実施例では、図７に示すように、理想的な状態の信号波形（点線）の立ち上がり期間をｔとすると、信号遅延による信号波形の立ち上がりの遅延時間が０．１ｔとなるように、当該信号を伝搬すべき信号線の時定数を設定している。
【００５９】
時定数の設定は、例えば、各信号線の厚さ及び／又は線幅をパラメータとして抵抗成分を増減させ、或いは各信号線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定することができる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の厚さや線幅を大きくし、又は比抵抗のより小さい材料（例えば、Ａｌ、ＡｌＺｒなど）を選択するとよい。
【００６０】
また、時定数の設定は、隣接する信号線の相互間距離をパラメータとして容量成分を増減させ、又は各信号線の下層及び／又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして容量成分を増減させ、或いは各信号線の下層及び／又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定することもできる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の相互間距離をより大きくし、又は各信号線の面積を小さくし、或いはより比誘電率の低い材料によって絶縁膜を構成し、当該絶縁膜の厚みを小さくするとよい。
【００６１】
次に、各信号線の形成方法について特に着目しながら、有機ＥＬ表示装置１０の製造方法を説明する。
【００６２】
図８及び図９は、有機ＥＬ表示装置１０の製造方法について説明する工程図である。
【００６３】
まず、図８（ａ）に示すように、第１基板５１上に下地絶縁膜５２を形成する。下地絶縁膜５２としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜５２上に、材料ガスとしてＳｉＨ4を用いたＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）、或いは材料ガスとしてＳｉ2Ｈ6を用いたＬＰＣＶＤ法（減圧ＣＶＤ法）などの方法により半導体膜５３を成膜する。半導体膜１３としては、例えば非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。その後、レーザー光５４の照射により半導体膜５３の結晶化を行う。本例では、結晶化によって多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜を得る。その後、半導体膜５３を所望形状にバターニングして活性層５５を得る。
【００６４】
次に、図８（ｂ）に示すように、ＴＥＯＳ（テトラエトキシシテン）を材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法（電子サイクロトロン共鳴ＣＶＤ法）などの方法によりゲート絶縁膜５６を成膜する。次に、ゲート絶縁膜５６上に低抵抗な導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極５７及び図示しないゲート配線を形成する。本発明では、低抵抗な導電膜として、例えば、ＡｌやＡｌＺｒのような比抵抗１０μΩ・ｍ以下の材料を用いることが好適である。その後、イオンインプラやイオンドーピング５８などにより、レジストマスク５７を用いてＰ（リン）イオンとＢ（ポロン）イオンを選択的に注入し、ソース・ドレイン領域５５ｂを形成する。
【００６５】
次に、図８（ｃ）に示すように、第１層間絶縁膜５９ｃを成膜し、コンタクトホールを開口する。次に、第１層間絶縁膜５９ｃ上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極５９ｅ及び図示しない配線を形成する。
【００６６】
上述したソース・ドレイン電極５９ｅと接続される配線、或いは上記のゲート配線などが各信号線、すなわち第１走査線、第２走査線或いはデータ線として機能することになる。よって、これらの信号線の形成時において、上記のような各パラメータを設定して抵抗成分、容量成分を増減させることにより、信号線の時定数が適切な値となるようにする。
【００６７】
次に、図９（ａ）に示すように、第２層間絶縁膜６１を成膜し、コンタクトホールを開口する。次に、第２層間絶縁膜６１上およびコンタクトホール内に透明導電膜（ＩＴＯ膜）を成膜し、陽極６２を得る。親液性材料を成膜し、開口して親液性バンク６３を得る。撥液性材料を成膜し、開口して撥液性バンク６４を得る。次に、図９（ｂ）に示すように、インクジェット法（液滴吐出法）などの方法によりＰＥＤＯＴ（ポリエチレンジオキシチオフェン）を塗布して正孔輸送層６５を形成し、さらに発光材料を塗布して発光層６６を形成する。次に、図９（ｃ）に示すように、マスク蒸着などの方法によって低仕事関数の金属を成膜し、陰極６７を得る。
【実施例２】
【００６８】
次に、図１０乃至図１１を参照して、本実施例の有機ＥＬ表示装置の製造方法について説明する。
【００６９】
図１０は第１機能素子の製造工程断面図である。ここでは、第１機能素子は薄膜トランジスタである。まず、同図（ａ）に示すように、第１基板１１０上に下地絶縁膜１２０を形成する。下地絶縁膜１２０としては、例えば、酸化シリコン膜等が好適である。次に、材料ガスとしてＳｉＨ4を用いたＰＥＣＶＤ法（プラズマ励起ＣＶＤ法）、或いは材料ガスとしてＳｉ2Ｈ6を用いたＬＰＣＶＤ法（減圧ＣＶＤ法）等の方法により、下地絶縁膜１２０上に半導体膜１３０を成膜する。半導体膜１３０としては、例えば、非晶質シリコン（ａ−Ｓｉ）膜が好適に用いられる。次に、レーザー光１４０の照射により半導体膜１３０の結晶化を行う。本例では、結晶化により多結晶シリコン（ｐｏｌｙ−Ｓｉ）膜を形成する。その後、半導体膜１３０を所望形状にパターニングして活性層１５０を得る。
【００７０】
次に、同図（ｂ）に示すように、ＴＥＯＳ（テトラエトキシシラン）を材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法（電子サイクロトロン共鳴ＣＶＤ法）等の方法によりゲート絶縁膜１６０を成膜する。次に、ゲート絶縁膜１６０上に導電体膜を成膜し、当該導電体膜をパターニングして、ゲート電極１７０を形成する。イオンインプラやイオンドーピング１８０等により、レジストマスク１ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域１ｂを形成する。
【００７１】
次に、同図（ｃ）に示すように、第１層間絶縁膜１ｃを成膜し、コンタクトホールを開孔する。次に、第１層間絶縁膜１ｃ上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極１ｅ及び図示しない配線を形成する。この低抵抗な材料から成るソース・ドレイン電極層に、第１の走査線Ｙｎ１と、再生時選択トランジスタＴｒｅｐのゲートに接続する第２の走査線Ｔｎ２と、消去信号Ｖｓｉｇを供給するデータ線Ｘｍとを形成する。これにより、ｎ型薄膜トランジスタ１ｆとｐ型薄膜トランジスタ１ｇとを含んで成るＣＭＯＳ回路が形成される。尚、同図では一つずつの素子しか図示されていないが、実際には多数の素子が配列して存在している。
【００７２】
図１１は第２の機能素子の製造工程断面図である。ここで、第２の機能素子は有機ＥＬ素子である。まず、同図（ａ）に示すように、第２層間絶縁膜２１０を成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜２１０上及びコンタクトホール内に第２基板２１０上に、透明導電膜（ＩＴＯ）を成膜し、陽極２２０を得る。親液性材料を成膜し、開孔して親液性バンク２３０を形成する。撥液性材料を成膜し、開孔して撥液性バンク２４０を得る。次に、同図（ｂ）に示すように、インクジェット法（液滴吐出法）等の方法によりＰＥＤＯＴ（ポリエチレンジオキシチオフェン）を塗布して正孔輸送層２５０を形成し、さらに発光材料を塗布して発光層２６０を形成する。次に、同図（ｃ）に示すように、低仕事関数の金属のマスク蒸着等の方法によって陰極２７０を形成する。
【００７３】
図１２は１層構造の配線層を含む線基板の断面図、図１３は同配線基板の配線レイアウト図である。図１０に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第１層間絶縁膜１ｃ上には第１配線層３００が形成されている。第１配線層３００は、同一方向に延在する複数の配線から成る。ゲート電極１７０と配線層３００はコンタクトホールｈ１を通じて接続している。また、ゲート電極１７０と同一レイヤに存在する配線１９０はコンタクトホールｈ２を通じて接続している。上述した第１の走査線Ｙｎ１、第２の走査線Ｙｎ２、及びデータ線Ｘｍは第１配線層３００によって形成されている。第１配線層３００の時定数は信号遅延が１０％以内になるように回路定数が定められている。
【００７４】
図１４は２層構造の配線層を含む配線基板の断面図、図１５は同配線基板の配線レイアウト図である。図１０に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第１層間絶縁膜１ｃ上には第１配線層３００が形成されている。第１配線層３００上には、更に、第２層間絶縁膜１ｄを介して第２層間絶縁膜４００が形成されている。第２配線層４００は、同一方向に延在する複数の配線から成る。第１配線層３００と第２配線層４００の配線方向は略直交する向きに形成されている。ゲート電極１７０と第１配線層３００はコンタクトホールｈ３を通じて接続している。ソース・ドレイン領域１ｂと第２層間絶縁膜４００はコンタクトホールｈ４を通じて接続している。ゲート電極１７０と第２配線層４００はコンタクトホールｈ５を通じて接続している。上述した第１の走査線Ｙｎ１、第２の走査線Ｙｎ２、及びデータ線Ｘｍは第１配線層３００又は第２配線層４００によって形成されている。第２配線層４００の時定数は信号遅延が１０％以内になるように回路定数が定められている。
【実施例３】
【００７５】
次に、図１６乃至図１９を参照して、本実施例の有機ＥＬ表示装置の製造方法について説明する。
【００７６】
ここで、図１６は第１機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは第１機能素子として薄膜トランジスタを用いている。同図（ａ）に示すように、仮基板１１００上に剥離層１２００を形成し、その上に下地絶縁膜１３００を形成する。ここで、剥離層とは、エネルギーの付与（例えばレーザ照射）によって変化を生じて、仮基板１１００及び／又は下地絶縁膜１３００との固着度合が弱まる性質を有するものをいい、例えば、非晶質シリコン等が好適に用いられる。次に、材料ガスとしてＳｉＨ4を用いたＰＥＣＶＤ法、或いは材料ガスとしてＳｉＨ6を用いたＬＰＣＶＤ法により、下地絶縁膜１３００上に半導体膜１４００を成膜する。半導体膜１４００としては、例えば、非晶質シリコンが好適に用いられる。次に、レーザー光１５００の照射により半導体膜１４００の結晶化を行う。本例では、結晶化により多結晶シリコンを得る。その後、半導体膜１４００を所望形状にパターニングして活性層１６００を得る。
【００７７】
次に、同図（ｂ）に示すように、ＴＥＯＳを材料ガスとして用いたＰＥＣＶＤ法やＥＣＲ−ＣＶＤ法等の方法によりゲート絶縁膜１７００を成膜する。次に、ゲート絶縁膜１７００上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極１８００を形成する。イオンインプラやイオンドーピング１９００などにより、レジスタマスク１０ａを用いてＰ（リン）イオンとＢ（ボロン）イオンを選択的に注入し、ソース・ドレイン領域１０ｂを形成する。
【００７８】
次に、同図（ｃ）に示すように、第１層間絶縁膜１０ｃを成膜し、第１コンタクトホールを開孔する。次に、第１層間絶縁膜１０ｃ上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極１０ｅ及び配線（図示せず）を形成する。これにより、ｎ型薄膜トランジスタ１０ｆとｐ型薄膜トランジスタ１０ｇとを含んで成るＣＭＯＳ回路が形成される。更に、第２層間絶縁膜１０ｈを成膜し、コンタクトホールを開孔する。次に、第２層間絶縁膜１０ｈ上及びコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド１０ｊを得る。最後に、素子チップを分離するセパレーション１０ｋを形成する。同図では１個の素子チップしか図示してないが、実際には多数の素子チップが配列して存在する。
【００７９】
図１７は第２機能素子の製造方法の工程図である。ここでは第２機能素子として、有機ＥＬ素子を用いている。まず、同図（ａ）に示すように、第２基板２１００上に透明導電膜（ＩＴＯ膜）を成膜し、陽極２２００を得る。親液性材料を成膜し、開孔して親液性バンク２３００を得る。撥液性材料を成膜し、開孔して撥液性バンク２４００を得る。次に、同図（ｂ）に示すように、インクジェット法（液滴吐出法）等の方法によりＰＥＤＴ（ポリエチレンジオキシチオフェン）を塗布して正孔輸送層２５００を形成し、さらに、発光材料を塗布して発光層２６００を形成する。次に、同図（ｃ）に示すように、低仕事関数の金属のマスク蒸着等の方法で陰極２７００を形成する。
【００８０】
図１８は、第１機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。同図（ａ）に示すように、仮基板１１００上に剥離層１２００を形成し、その上に第１機能素子３１００や接続パッド３２００を形成し、素子チップ３３００を形成する。次に、同図（ｂ）に示すように、第３基板３４００上に低抵抗な導電体膜から成る第１配線３５００を形成し、第１配線３５００上に層間絶縁膜３６００を成膜し、第１コンタクトホール３７００を開孔する。次に、低抵抗な導電体膜から成る第２配線３８００を形成する。この第２配線３８００は素子チップ３３００と接続するための接続パッド３９００を含む。次に、接続パッド３９００上に接着剤３０ａを塗布する。次に、同図（ｃ）に示すように、仮基板３１００の上面と第３基板３４００の上面とを当接させて両者を貼り合わせ、これらの仮基板３１００と第３基板３４００を圧着し、接着剤３０ａを用いて、素子チップ３３００の接続パッド３２００と第３基板３４００の接続パッド３９００を電気的に接続する。その後、仮基板３１００の裏面側から剥離層３２００に対してレーザー光３０ｂの照射を行うことにより、当該剥離層３２００にレーザーアビュレーションによる剥離を生じさせて、第３の機能素子３１００を一つ以上含む素子チップ３３００を仮基板３１００から剥離させる。これにより、同図（ｄ）に示すように、素子チップ３３００は薄膜トランジスタ３１００を一つ以上含む素子チップ３３００の接続パッド３２００と、第１配線３５００及び第２配線３８００が形成された第３基板３４００の接続パッド３９００とが電気的に接続している。
【００８１】
図１９は素子チップ３３００を接続した第３基板４１００と、上述の第２基板４３００とを貼り合わせた状態を示している。第３基板４１００に形成した接続パッド４２００と、第２基板４３００の第２機能素子（有機ＥＬ素子）に形成した陰極４４００を、スクリーン印刷により接続パッド４２００上に形成した導電ペースト４５００により接着し、第３基板の接続パッド４２００と、第２機能素子に形成した陰極４４００とを接続する。また、スクリーン印刷により第２機能素子に形成した陰極４４００上に導電ペースト４５００を形成し、第３基板の接続パッド４２００と接続してもよい。
【００８２】
本実施例の有機ＥＬ装置１０では、信号遅延として許容可能な範囲が１０％程度であるという知見に基づき、各信号線の時定数に着目してこれを適切に設定することにより、信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【実施例４】
【００８３】
次に、図２０乃至図２４を参照しながら、電気光学装置１００を備える電子機器の具体例について説明する。図２０はテレビジョンへの適用例を示す。テレビジョン５５０は、本発明の電気光学装置１００を備えている。図２１はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン５６０は、本発明の電気光学装置１００を備えている。図２２は携帯電話への適用例を示す。携帯電話５３０は、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４、及び本発明の電気光学装置１００を備えている。図２３はビデオカメラへの適用例である。ビデオカメラ５４０は、受像部５４１、操作部５４２、音声入力部５４３、及び本発明の電気光学装置１００を備えている。図２４は、モバイル型パーソナルコンピュータ１００を示す。モバイル型パーソナルコンピュータ１００は、キーボード１０１を備えた本体部１０２と、有機ＥＬ表示装置１０を用いた表示ユニット１０３とを備えている。
【００８４】
尚、電子機器は、これらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。また、本発明は、上述した実施例の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施例では、電気光学素子として、有機ＥＬ素子を例示していたが、本発明の適用範囲はこれに限定されるものではなく、例えば、無機ＥＬ素子、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＦＥＤ（Field Emission Display）、ＳＥＤ（Surface-Conduction Electron-Emitter Display）等、各種の電気光学装置（表示装置）に適用することが可能である。
【図面の簡単な説明】
【００８５】
【図１】有機ＥＬ表示装置の電気的構成を示すブロック回路図である。
【図２】表示パネル部の回路構成を示すブロック回路図である。
【図３】画素の回路図である。
【図４】画素のプログラム期間、発光期間、消去期間及び消灯期間の一連の動作を説明するためのタイムチャートである。
【図５】１フレームの構成（サブフレーム）を説明する図である。
【図６】信号遅延の内容について説明する図である。
【図７】信号遅延の内容について説明する図である。
【図８】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図９】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図１０】有機ＥＬ表示装置の製造工程断面図である。
【図１１】有機ＥＬ表示装置の製造工程断面図である。
【図１２】１層構造の配線層の断面図である。
【図１３】１層構造の配線レイアウト図である。
【図１４】２層構造の配線層の断面図である。
【図１５】２層構造の配線レイアウト図である。
【図１６】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図１７】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図１８】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図１９】有機ＥＬ表示装置の製造方法について説明する工程図である。
【図２０】電気光学装置を備えたテレビジョンの斜視図である。
【図２１】電気光学装置を備えたロールアップ式テレにジョンの斜視図である。
【図２２】電気光学装置を備えた携帯電話の斜視図である。
【図２３】電気光学装置を備えたビデオカメラの斜視図である。
【図２４】電気光学装置を備えたパーソナルコンピュータの斜視図である。
【符号の説明】
【００８６】
１０…有機エレクトロルミネッセンス表示装置（電気光学装置）、１１…表示パネル部、１２…制御回路、１３…走査ドライバ、１４…データドライバ、２０…画素、２１…有機エレクトロルミネッセンス素子（電気光学素子）、２５…単一ライン駆動回路、２５ａ…データ電流生成回路、２５ｂ…消灯信号生成回路、２５ｃ…切替回路、１００…モバイル型パーソナルコンピュータ、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、Ｔｄｒ＝駆動トランジスタ、Ｔｐｒｇ…プログラム用トランジスタ、Ｔｓｉｇ…プログラム時選択トランジスタ、Ｔｒｅｐ…再生時選択トランジスタ、Ｃｓｉｇ…保持キャパシタ、Ｑ１…第１スイッチ、Ｑ２…第２スイッチ、Ｉｍａｘ…データ電流、Ｄ…階調データ、Ｖｓｉｇ…駆動停止信号、Ｉｄｒ…駆動電流、Ｉｏｌｅｄ…供給電流
【図１】
2006119590.tif 000003
【図２】
2006119590.tif 000004
【図３】
2006119590.tif 000005
【図４】
2006119590.tif 000006
【図５】
2006119590.tif 000007
【図６】
2006119590.tif 000008
【図７】
2006119590.tif 000009
【図８】
2006119590.tif 000010
【図９】
2006119590.tif 000011
【図１０】
2006119590.tif 000012
【図１１】
2006119590.tif 000013
【図１２】
2006119590.tif 000014
【図１３】
2006119590.tif 000015
【図１４】
2006119590.tif 000016
【図１５】
2006119590.tif 000017
【図１６】
2006119590.tif 000018
【図１７】
2006119590.tif 000019
【図１８】
2006119590.tif 000020
【図１９】
2006119590.tif 000021
【図２０】
2006119590.tif 000022
【図２１】
2006119590.tif 000023
【図２２】
2006119590.tif 000024
【図２３】
2006119590.tif 000025
【図２４】
2006119590.tif 000026