(57)【要約】【課題】  セルサーチ手順を大幅に簡素化し、セルサーチ性能を改善すること。【解決手段】  改善されたセルサーチのシステムおよび方法は、そのシステムのすべてのノードＢに対するコメントであり、一組の二次同期コードの位置を示すために使用される一次同期コード（２２）を有するサブフレーム（図２）を含む。これは、セルサーチ手順を大幅に簡素化し、セルサーチ性能を改善する。一実施形態では、一次同期コード（２２）はＰＣＣＰＣＨ（１２）で送信され、二次同期コードはＤｗＰＴＳ（１４）タイムスロットで送信される。【選択図】        図１
2006136023.tif 000002
【特許請求の範囲】
【請求項１】
複数のノードＢを有するＴＤＤシステムでセルサーチする方法であって、
前記複数のノードＢのすべてに共通した一次同期コード（ＰＳＣ）をサーチし、これと同期するステップと、
特定のノードＢに一意の二次同期コード（ＳＳＣ）を位置付けるためにＰＳＣを使用するステップと、
前記ＳＳＣに同期するステップと
を具えたことを特徴とする方法。
【請求項２】
データは、プライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）およびダウンリンクパイロットタイムスロット（ＤｗＰＴＳ）を含むサブフレーム内で送信され、
ＰＳＣは、Ｐ−ＣＣＰＣＨで送信され、
ＳＳＣは、ＤｗＰＴＳで送信されることを特徴とする請求項１記載の方法。
【請求項３】
前記ＰＳＣは、前記ＳＳＣの位置を示すことを特徴とする請求項２記載の方法。
【請求項４】
複数のノードＢを有するＴＤＤシステムでセルサーチする方法であって、
ＴＤＤシステムのすべてのノードＢに共通した一次同期コード（ＰＳＣ）をサーチするステップと、
前記ＰＳＣが検出された際に前記ＰＳＣと同期するステップと、
特定のノードＢに一意の二次同期コード（ＳＳＣ）に関してサーチパラメータの範囲を絞るために前記ＰＳＣを使用するステップと、
前記ＳＳＣを検出するステップと、
前記検出されたＳＳＣと同期するステップと
を具えたことを特徴とする方法。
【請求項５】
前記ＰＳＣが第１のタイムスロットに位置付けられ、前記ＳＳＣが第２のタイムスロットに位置付けられることを特徴とする請求項４記載の方法。
【請求項６】
前記ＰＳＣおよび前記ＳＳＣが同じタイムスロット内に位置付けられることを特徴とする請求項５記載の方法。
【請求項７】
データは、プライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）およびダウンリンクパイロットタイムスロット（ＤｗＰＴＳ）を含むサブフレーム内で送信され、
前記ＰＳＣは、前記Ｐ−ＣＣＰＣＨで送信され、
前記ＳＳＣは、前記ＤｗＰＴＳで送信されることを特徴とする請求項４記載の方法。
【請求項８】
前記ＰＳＣは、前記ＳＳＣの位置を示すことを特徴とする請求項７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信の分野に関し、詳細には、時分割複信（ＴＤＤ）システムのノードＢでのセルサーチに関する。
【背景技術】
【０００２】
ＴＤＤシステムのノードＢでの現在のセルサーチは、ダウンリンク同期（ｓｙｎｃ（同期））タイムスロットの使用に基づいている。１０ミリ秒のフレームは、それぞれが５ミリ秒の持続時間を有する２つのサブフレームを含んでいる。１つのフレーム内のどちらのサブフレームも同じ全体構造を有する。サブフレームはＬＣＲ  ＴＤＤシステムにおける基本的な反復するアップリンク（ＵＬ）とダウンリンク（ＤＬ）の時間構造なので、「フレーム」の意味は原則的として低チップレート（ＬＣＲ）ＴＤＤでは関連性が低い。
【０００３】
図１は、サブフレームの構造を示す。
サブフレームは、プライマリ共通制御物理チャネル（Ｐ−ＣＣＰＣＨ）、ダウンリンクパイロットタイムスロット（ＤｗＰＴＳ）、ガード期間（ＧＰ）、およびアップリンクパイロットタイムスロット（ＵｐＰＴＳ）を含む。このサブフレーム内の第１のタイムスロットは、報知チャネル（ＢＣＨ）を搬送する（ＤＬ）Ｐ−ＣＣＰＣＨ用に常に使用されている。ＤｗＰＴＳフィールドは同期信号として使用され、後に６４チップのＤＬ同期コードの続く３２チップのガード期間を含む。
【０００４】
ＴＤＤ同期オペレーティングシステムではスクランブリングコードとミッドアンブル（ｍｉｄａｍｂｌｅ）コードの間に１対１の対応関係があるので、ユーザ信号はＮ個のスクランブリングコードのうちの１個によってスクランブルされ、Ｎ個のベーシックミッドアンブルコードのうちの１個はバーストでのチャネル推定用に使用される。通常、Ｎは１２８に等しい。さらに、Ｌ個のスクランブリングコードベーシックミッドアンブルはＭ個のコードグループのうちの１個に属する。Ｍは通常３２であり、Ｌ＝Ｎ／Ｍなので、この例ではＬ＝４である。Ｍ個のコードグループのそれぞれはＤｗＰＴＳフィールドの特定ＤＬ同期シーケンスによって示される。複数の隣接ノードＢは異なるＤＬ同期シーケンスをそれぞれのＤｗＰＴＳフィールドで送る。
【０００５】
セルサーチのタスクは、モバイルまたは固定ユーザ機器（ＵＥ）がノードＢとの通信を確立するためにノードＢによって送信されたＤＬ同期コードを識別することである。例えば、典型的なセルサーチは、５ミリ秒のサブフレームの６４００チップの位置のそれぞれをシステムの３２個の実現可能なＤＬ同期シーケンスのそれぞれと相関させることによって３２ＤＬ同期シーケンスのうちの１個を識別する必要がある。一度、特定のＤＬ同期シーケンスが識別されると（また、Ｐ−ＣＣＰＣＨは、それぞれが特定のベーシックミッドアンブルコードに関連する４個のスクランブリングコードのうちの１個を使用していることが知られているので）、４個の可能性のうちのそれぞれはＰ−ＣＣＰＣＨを復調し、その内容の閾値および／またはＣＲＣと照合することによってテストされる。
【０００６】
サブフレームのＤｗＰＴＳフィールドに先行するＤＬタイムスロットおよびＢＣＨインターリービング期間の開始においてＰ−ＣＣＰＣＨがあることは、ＤｗＰＴＳフィールドの４相位相偏移変調（ＱＰＳＫ）位相変調パターンによって示される。ＤＬ同期シーケンスは第１のタイムスロット（ＴＳ０）のミッドアンブル（ｍ（１））に関して変調される。ＤＬ同期シーケンスの４個の連続した位相（４相位相として知られている）は、後続の４個のサブフレームにＰ−ＣＣＰＣＨがあることを示すために使用される。Ｐ−ＣＣＰＣＨがあることが示された場合は、さらに次の後続サブフレームがインターリービング期間の第１のサブフレームである。ＤＬ同期シーケンスの変調のためにＱＰＳＫが使用されるので、位相４５°、１３５°、２２５°、および３１５°が使用される。異なる位相４重の合計数は、Ｐ−ＣＣＰＣＨごとに１個ずつの２個である（Ｓ１およびＳ２）。ＬＣＲ  ＴＤＤで、ＢＣＨは、通常、ＢＣＨデータ用に使用される同じタイムスロット（ＴＳ）の２個の拡散コードに対応する２個の物理チャネルにマップされている（すなわち、ＤｗＰＴＳフィールドに先行するＤＬタイムスロットのＳ１として知られているＰ−ＣＣＰＣＨ１とＳ２として知られているＰ−ＣＣＰＣＨ２）。ＬＣＲ  ＴＤＤの場合にこれらは実際には同じＴＳにある２個の物理チャネルを含むことができることが良く知られているとしても、これらは一般に「Ｐ−ＣＣＰＣＨ」と総称される。４相は常に偶数のシステムフレーム番号（（ＳＦＮ  ｍｏｄ  ２）＝０）から開始される。
表１は、位相４重とそれらの意味を示す。
【０００７】
【表１】
2006136023.tif 000003
【０００８】
すべての６４チップのＤＬ同期シーケンスはＱＰＳＫシンボルを構成する。Ｐ−ＣＣＰＣＨのＢＣＨは２個のフレーム（２０ミリ秒）にわたってインターリーブされる。これら２個のフレームの４個の連続するサブフレームは、チェックすることのできるＣＲＣで保護された１個のＢＣＨセグメントを含んでいる。２個のフレーム内の４個のＤＬ同期シーケンスは４個のＱＰＳＫシンボルを構成し、個々のＱＰＳＫシンボルはＰＣＣＰＣＨのミッドアンブルのようなある種の簡単に測定可能な参照と比較して個々に異なる位相オフセットを取る。完全なＢＣＨセグメント（２０ミリ秒のデータ）は、偶数のシステムフレーム番号（ＳＦＮ）を有するフレームで開始することしかできない。フレーム番号ｎと番号ｎ＋１に含まれるＤＬ同期シーケンス上のＱＰＳＫ変調シーケンスＳ１がＰ−ＣＣＰＣＨの存在を示す場合、Ｐ−ＣＣＰＣＨはフレーム番号ｎ＋２とｎ＋３に見つけることができる。さらに、このセグメントはフレーム番号ｎ＋２の第１のサブフレームで開始する。ＱＰＳＫ変調シーケンスは、ＵＥがフレーム番号ｎとｎ＋１のどのサブフレーム内に位置付けられるかを明白に決定することのできる方法で作成される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
現在、ＤＬ同期シーケンスは、多くの拡散利得は提供しない６４チップだけの長さを有する。ＵＥはセルボーダーで確実に同期することができない場合がしばしばあり、その結果、セルサーチ性能は比較的低品質になる。また、ＵＥは、複数の隣接ノードＢから時間的にオーバラップする比較的短いＤＬ同期シーケンスを受信するが、これは複数の異なるノードＢからのＤＬ同期シーケンス間に重大な相互相関を生じ、さらに検出性能を劣化させる。
【００１０】
現在のセルサーチシステムの複雑性は非常に大きい。例えば、現在の３２ＤＬ同期シーケンスは、相互相関が最適化される無作為に選んだシーケンスであると言われている。これらのそれぞれは完全な相関を必要とする（すなわち、６４チップ長）。したがって、相関する６４００チップの位置は、セルサーチのために５ミリ秒のサブフレームあたり６４００×３２×６４＝１３，１０７，２００動作を必要とする。これは面倒な処理要件である。
【課題を解決するための手段】
【００１１】
改善されたＬＣＲ  ＴＤＤセルサーチのシステムおよび方法は、そのシステムのすべてのノードＢに共通で、一組の二次同期コードの位置を示すために使用される一次同期コードを有するサブフレームを含む。これは、セルサーチ手順を大幅に簡素化し、セルサーチ性能を改善する。一実施形態では、一次同期コードはＰ−ＣＣＰＣＨで送信され、二次同期コードはＤｗＰＴＳタイムスロットで送信される。
【発明を実施するための最良の形態】
【００１２】
本発明を、全図面を通して類似の番号が類似の要素を示す各図面を参照して説明する。以下で詳細に説明するように、セルサーチプロセスの検出性能は、本システムのすべてのノードＢに対して同じ一次同期コード（ＰＳＣ）の導入によって改善される。
ＰＳＣは、各ノードＢに一意の一組の二次同期コード（ＳＳＣ）の位置を示す。ＳＳＣはＤｗＰＴＳタイムスロットで送信されることが好ましく、現在の３２ＤＬ同期コードと同一であってよい。
【００１３】
ＰＳＣがノードＢに導入されると、検出の複雑性は低減される。好ましい実施形態では、このＰＳＣは、相関の複雑性がＯ（Ｌ）ではなくＯ（２*ｌｏｇ（Ｌ））の階層的Ｇｏｌａｙコードのような相関の複雑性が低減されたコードであってよい。
【００１４】
図２を参照すると、本発明によるサブフレーム１０が示されている。サブフレーム１０は、Ｐ−ＣＣＰＣＨ１２、ＤｗＰＴＳ１４、ＧＰ１６、ＵｐＰＴＳ１８、および複数のデータタイムスロット２０ａ〜２０ｎを含む。本発明のこの実施形態によれば、Ｐ−ＣＣＰＣＨ  １２はＰＳＣ２２を含む。これは図３にさらに詳細に示されている。ＰＳＣ  ２２はＳＳＣの位置を示すが、ＰＳＣ相関ピークはＳＳＣのある単一の正確な時刻を示さず、ＰＳＣ  ２２に対するコードオフセットが幾つ存在するかに応じて可能性の数（１６または３２など）を示す。
【００１５】
図に示すように、Ｐ−ＣＣＰＣＨ  １２はガード期間を除く８３２チップ長のタイムスロットを含んでいる。ＰＳＣチップシーケンス｛Ｃ０，Ｃ１，Ｃ２，Ｃ３．．．．Ｃ８３１｝は各Ｐ−ＣＣＰＣＨと同時に送信される。図４のトランスミッタ６９に示すように、Ｐ−ＣＣＰＣＨの第１のタイムスロット（Ｔ０）に対応する時間間隔で、Ｐ−ＣＣＰＣＨ１および２に対する拡散シーケンス７０、７２がＰＳＣチップシーケンス６４と共に送信される。これらのシーケンス７０、７２、７４は、複合チップシーケンス７８を生成するために加算器７６によってチップ方向に追加される。コントローラ８０は、適切なタイムスロット（Ｔ０）に複合シーケンス７８を入れ、他のタイムスロットに適切な情報を入れる。トランスミッタ８２は、すべてのタイムスロットにこの情報を含むデータストリームを送信する。
【００１６】
図５を参照すると、レシーバ９０は、データストリーム検出器９１とデータ回復装置９２とを含む。データストリーム検出器９１は、送信されたデータストリームを受信する。データ回復装置９２は、さらなる処理のために転送される３個のチップシーケンス７０、７１、７２の分離を含めてデータを回復する。
【００１７】
確実に送信信号を受信することができるために、レシーバは信号の特定量のエネルギーを検出する必要がある。エネルギーは電力と時刻期間の関数なので、レシーバに同量のエネルギーを送信するには、１）短期間に高電力の信号を送信する、または２）長期間に低電力の信号を送信する、という２つの基本的な選択肢がある。使用する拡散コードが長いほど拡散利得は高まるが、これはチャネルバリエーションに対する抵抗が大きいほどより有利であり、また使用する拡散信号が長いほどシステムの複数の他のノードＢまたはＵＥに対して発生する干渉は減少する。本発明の好ましい実施形態により使用される８３２個のチップ長シーケンスは低電力、高拡散利得のシーケンスである。
【００１８】
衝突が発生した場合、ＰＳＣの相関ピークは場合によっては互いに相殺し合い、フェージングを生じるので、複数の隣接ノードＢから送信されるＰＳＣの衝突は回避されるべきである。ＰＳＣの長さが長いので（８３２チップ）、異なる複数のノードＢからのＰＳＣはその時間領域で識別することができる。
【００１９】
図６を参照すると、異なるセルの複数のノードＢはベーシックＰＳＣシーケンスを位相偏移することにより区別される。例えば、ノードＢ１に対してベースＰＳＣ  ２６シーケンスは｛Ｃ０，Ｃ１，Ｃ２．．．Ｃ８３１｝である。ノードＢ２に対するＰＳＣ  ２８は｛Ｃ２６．．．Ｃ８３１，Ｃ０，Ｃ１，Ｃ２．．．Ｃ２５｝であるが、これは２６チップだけオフセットされていることを除いて、ノードＢ１に対するＰＳＣ  ２６と同じである。
【００２０】
本発明では８３２というＰＳＣ長を選んだが、これは上記の例に関する説明を簡略化するために選ばれたものであるということに留意されたい。アプリケーションおよびノードＢの数に応じて、オフセットを増大または縮小させてより長いかまたはより短いＰＳＣ長を使用することができる。さらに、オフセットのサイズは決定的な重要性を有するものではなく、各ノードＢに対して同じである必要もない。
【００２１】
一般にＣＤＭＡレシーバはチップクロック追跡用オーバーサンプリングとして知られる機能を実施するので、半チップのオフセットも可能である。２というオーバーサンプリングは、それらがチップ追跡のためにチップｎ、ｎ＋１／２、ｎ＋１、ｎ＋３／２、ｎ＋２、…で相関することを意味している。この関係は、システム内の異なるオフセット数を生じるためにＰＳＣシーケンスの長さ全体がオフセット長により分割されるというものである。ＰＳＣ長がオフセット長により均等に分割可能でない場合、そのオフセットのうちの１つを延長しても、短縮してもよい。したがって、ノードＢ２のＰＳＣ  ２８に対するシーケンスは｛Ｃ２６．．．Ｃ８３１，Ｃ０，Ｃ１，Ｃ２．．．Ｃ２５｝である。すなわち、複数の異なるノードＢからのＰＳＣシーケンスは、それらの相関ピークが時間的に連続して見えるので容易に区別される。等式１に示すように３２セル（Ｎ＝３２）に対する分離のために十分な時間（またはチップ）が存在する。
【００２２】
チップ分離＝（ＰＳＣチップ長）／Ｎ                  …（１）
【００２３】
この実施例では、ＰＳＣが８３２チップ長でありセル数が３２である場合、２６チップの分離となる。ＵＥは、８３２チップのセグメントをスライドする際に定期的な相関を実行することによってＰＳＣの検出を試みる。ＰＳＣは５ミリ秒ごとに見つけることができ、ＤｗＰＴＳのある場所の不確実性をＮ＝３２の可能性まで低減する。本発明のこの実施形態を使用することにより、従来技術のシステムで現在規定されているＤｗＰＴＳは存続し、ＤｗＰＴＳの現在のＮ＝３２  ＤＬ同期シーケンスは二次同期コード（ＳＳＣ）として動作する。
【００２４】
図７を参照すると、ノードＢ１に対する相関が実行され、８３２チップのスライディングウィンドウを使用してノードＢ２に対する相関が実行される。図５のこの実施例では、複数のノードＢが１個の「タイムオフセット」により分離され、相関は２６チップ間隔で発生する。当然ながら、複数の追加ノードは、図５の複数のノードＢ１および２に関して示した方法と同じ方法で時間領域で分離される。ＰＳＣは、簡素なＤＬ同期シーケンスよりも１０×ｌｏｇ（８３２／６４）＝１１．１ｄＢだけ高い拡散利得を有する。その長さのため、現在の短期ＤＬ同期シーケンスの場合よりも相互相関問題の可能性は遥かに低くなる。
【００２５】
ＰＳＣに対する定期（すなわち、ラップアラウンド）相関を実行する必要があるので、ＰＳＣは確実に定期的に相関するよう設計することが好ましい。
【００２６】
当業者に理解されたいことは、本明細書ではパラメータＮおよびＭを具体的に特定の値で示しているが、これらは特定のアプリケーションに対して所望の通りに変更することができる。例えば、Ｎ＝１６は複数の隣接ノードＢを分離するために十分であるべきだが、この値は所望の通りに上下させることができる。
【００２７】
本発明を使用すると、ＰＳＣに対する完全な相関は５ミリ秒期間あたり６４００×８３２＋３２×３２×６４＝５，３２４，８００＋６５，５３５＝５，３９０，３３５の動作となるが、これは現在実行されている５ミリ秒期間あたり１３，１０７，２００の動作よりも２．５分の１少ない。１６〜３２分の１だけ複雑性をさらに低減することのできる階層ベースのコードのような複雑性を低減したＰＳＣを可能にして、本発明によるセルサーチ方法およびシステムに対する全体的な複雑性は５ミリ秒期間あたり１７１，０００〜３５０，０００の動作に低減することができる。
【００２８】
図８を参照すると、本発明の第２の実施形態のサブフレーム５０が示されている。このサブフレーム５０は、Ｐ−ＣＣＰＣＨ  ５２、ＤｗＰＴＳ  ５４、ＧＰ  ５６、ＵｐＤＴＳ  ５８、および複数のデータタイムスロット６０ａ〜６０ｎを含む。この実施形態のサブフレーム５０は、ＰＳＣ  ６２を含むよう修正済みのＤｗＰＴＳ  ５４を含む。ＰＳＣ  ６２は、この場合のＰＳＣの方が短くなる（すなわち、６４チップだけ）ことを除いて図４に示す方法と同様の方法でＤｗＰＴＳ  ５４に含まれる。次いでＵＥは、ＤｗＰＴＳ  ５４でＰＳＣ  ６２とＤＬ同期シーケンス（ＳＳＣとして）とを受信する。この実施形態のＤｗＰＴ  Ｓ５４ではＰＳＣ  ６２に対して６４チップしか使用可能ではないので、この実施形態は多少非効率的である。
【００２９】
以上、本発明を好ましい実施形態に関して説明したが、首記の特許請求の範囲にその概要を記載した本発明の範囲に含まれる他の変更形態は、当業者に明らかになろう。
【図面の簡単な説明】
【００３０】
【図１】サブフレームの構造を示す図である。
【図２】本発明の第１の実施形態によるサブフレームの構造を示す図である。
【図３】ＰＳＣチップシーケンスを含む長さ８３２チップのＤＬ  Ｐ−ＣＣＰＣＨタイムスロットを示す図である。
【図４】送信前にＰＳＣシーケンスをＰ−ＣＣＰＣＨと結合するトランスミッタを示すブロック図である。
【図５】レシーバを示すブロック図である。
【図６】ＰＳＣ検出のための２個のノードＢを時間領域内で区別することを示す図である。
【図７】２個のノードＢによって送信されるベーシックＰＳＣシーケンスのＵＥによる相関を示す図である。
【図８】本発明の第２の実施形態によるサブフレームの構造を示す図である。
【図１】
2006136023.tif 000004
【図２】
2006136023.tif 000005
【図３】
2006136023.tif 000006
【図４】
2006136023.tif 000007
【図５】
2006136023.tif 000008
【図６】
2006136023.tif 000009
【図７】
2006136023.tif 000010
【図８】
2006136023.tif 000011