(57)【要約】【課題】  イメージセンサを形成するための配線を可及的に簡素化し、イメージセンサの特性を可及的に向上させる。【解決手段】  制御回路部３１１、３１２、３１３内にカウンタ３１１ａ、３１２ａ、３１３ａを搭載し、制御回路部３１１、３１２、３１３が、カウンタ３１１ａ、３１２ａ、３１３ａの計数値に基づいて、光電変換素子７１１ａ〜７１１ｎ、７１２ａ〜７１２ｎ、７１３ａ〜７１３ｎにおける光信号の読み出し動作を管理することにより、シフトレジスタ７５１、７５２、７５３から信号を出力しなくても、イメージセンサチップの制御を開始させることができるようにし、シフトレジスタ７５１、７５２、７５３から、制御回路部３１１、３１２、３１３への長い配線を不要にする。これにより、従来よりもチップサイズを縮小しつつ、外乱ノイズに対する影響を可及的に低減させることができる。【選択図】  図３
2006074503.tif 000002
【特許請求の範囲】
【請求項１】
画像情報に基づく光信号を読み出して電気信号に光電変換する複数の光電変換手段と、
前記複数の光電変換手段を順次走査する走査手段と、
前記走査手段により走査された光電変換手段で光電変換された電気信号を増幅して出力する増幅出力手段と、
前記複数の光電変換手段における光信号の読み出し動作と前記増幅出力手段の動作とを制御する制御手段とを有するイメージセンサチップを複数備えて構成されたマルチチップ型のイメージセンサであって、
前記制御手段は、クロック信号を計数し、そのクロック信号の計数値に基づいて、前記光電変換手段における光信号の読み出し動作を制御することを特徴とするイメージセンサ。
【請求項２】
前記複数の光電変換手段は、１次元的に配置され、
前記複数のイメージセンサチップは、前記複数の光電変換手段の配列方向と同じ方向に配置されていることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記制御手段は、前記クロック信号の計数値に基づいて、前記光信号を読み出すイメージセンサチップを動作状態にするとともに、それ以外のイメージセンサチップを、前記動作状態よりも消費電流の小さい待機状態にすることを特徴とする請求項１又は２に記載のイメージセンサ。
【請求項４】
前記複数のイメージセンサチップは、前記複数の光電変換手段における光信号の読み出し動作を開始させるために前記制御手段で生成された走査信号を遅延させて前記走査手段に出力する遅延手段を有することを特徴とする請求項１〜３の何れか１項に記載のイメージセンサ。
【請求項５】
前記制御手段は、前記クロック信号の計数値に基づいて、前記複数の光電変換手段における光信号の読み出し動作が終了したか否かを判断し、前記光電変換手段における光信号の読み出し動作が終了した場合には、次段に配置されているイメージセンサチップに起動指示を行うことを特徴とする請求項１〜４の何れか１項に記載のイメージセンサ。
【請求項６】
前記複数のイメージセンサチップは、２以上の解像度モードを有し、それら解像度モードに応じて、次段に配置されているイメージセンサチップに起動指示を行うタイミングを切り替える切り替え手段を有することを特徴とする請求項１〜５の何れか１項に記載のイメージセンサ。
【請求項７】
前記請求項１〜６の何れか１項に記載のイメージセンサと、
前記イメージセンサに設けられた前記増幅出力手段からの出力に基づいて、前記画像情報を読み取る画像読取手段とを有することを特徴とする画像読取装置。
【請求項８】
画像情報に基づく光信号を読み出して電気信号に光電変換する複数の光電変換手段と、
前記複数の光電変換手段を順次走査する走査手段と、
前記走査手段により走査された光電変換手段で光電変換された電気信号を増幅する増幅出力手段とを有するイメージセンサチップを複数備えて構成されたイメージセンサの制御方法であって、
前記光電変換手段における光信号の読み出し動作を、クロック信号の計数値に基づいて制御する制御ステップを有することを特徴とするイメージセンサの制御方法。
【請求項９】
前記制御ステップは、前記クロック信号の計数値に基づいて、前記光信号を読み出すイメージセンサチップを動作状態にするとともに、それ以外のイメージセンサチップを、前記動作状態よりも消費電流の小さい待機状態にすることを特徴とする請求項８に記載のイメージセンサの制御方法。
【請求項１０】
前記複数の光電変換手段における光信号の読み出し動作を開始させるための走査信号を生成する走査信号生成ステップと、
前記走査信号生成ステップにより生成された走査信号を遅延させて前記走査手段に出力する走査信号出力ステップとを有し、
前記制御ステップは、前記走査信号出力ステップにより走査信号が出力された走査手段により走査された光電変換手段における光信号の読み出し動作を、クロック信号の計数値に基づいて制御することを特徴とする請求項８又は９に記載のイメージセンサの制御方法。
【請求項１１】
前記制御ステップは、前記クロック信号の計数値に基づいて、前記複数の光電変換手段における光信号の読み出し動作が終了したか否かを判断し、前記光電変換手段における光信号の読み出し動作が終了した場合には、次段に配置されているイメージセンサチップに起動指示を行うことを特徴とする請求項８〜１０の何れか１項に記載のイメージセンサの制御方法。
【請求項１２】
前記複数のイメージセンサチップにおける解像度モードを選択する解像度モード選択ステップを有し、
前記制御ステップは、前記解像度モード選択ステップにより選択された解像度モードに応じて、次段に配置されているイメージセンサチップに起動指示を行うタイミングを切り替えることを特徴とする請求項８〜１０の何れか１項に記載のイメージセンサの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ、画像読取装置、及びイメージセンサの制御方法に関し、特に、複数のイメージセンサチップが配列されたマルチチップ型のイメージセンサに用いて好適なものである。
【背景技術】
【０００２】
従来から、リニアイメージセンサはファクシミリ、スキャナ等の画像読取装置として利用されている。かかるリニアイメージセンサに用いられるイメージセンサチップは、シリコンウェハ上に作成されるため、そのセンサ長はウェハサイズにより制限を受け、短いものしか得られないことが多い。このため、一つのイメージセンサチップで画像読取装置を構成する場合には原稿からの反射光を、光学系を用いて縮小し、イメージセンサチップ上に投影して画像を読み取っている。このような縮小光学系のイメージセンサを使用する場合、光学系の部分のスペースを大きく取る必要があり、小型化の妨げとなっていた。そこで、この問題を解決するものとして、複数のイメージセンサチップを直線状に配置したマルチチップ型のイメージセンサを用いた画像読取装置がある。
【０００３】
（第１の従来技術）
このようなマルチチップ型のイメージセンサに関する第１の従来技術としては、特開平２−２１０９５０号公報（特許文献１）や、特開平６−１８９０６５号公報（特許文献２）に開示されているものがあった。
図７は、第１の従来技術を示し、イメージセンサチップを用いたマルチチップ型イメージセンサの構成を示した図である。図８は、従来のマルチチップ型イメージセンサの動作を説明するタイミングチャートである。
【０００４】
図７において、７００ａ〜７００ｎはそれぞれイメージセンサチップであり、各々のイメージセンサチップ７００ａ〜７００ｎは相互に接続されてマルチチップ型イメージセンサチップを構成している。イメージセンサチップ７００ａ〜７００ｎにおいて、７１１〜７１３は光電変換部であり、入力される光信号を電気信号に変換する。
【０００５】
マルチチップ型イメージセンサは、光電変換部７１１〜７１３において、複数の光電変換素子７１１ａ〜７１１ｎ、７１２ａ〜７１２ｎ、７１３ａ〜７１３ｎを一直線に配列して相互に接続することにより、センサ長を大きくとり、大きなサイズの原稿の読み取りにも対応することが可能になっている。
【０００６】
マルチチップ型イメージセンサは、クロック端子ＣＴからのクロック信号ＣＬＫによって同期をとり、スタート端子ＳＴからスタート信号ＳＳが入力されることにより、動作を開始する。このスタート信号ＳＳを受けて制御回路部７２１は、出力回路部７３１を動作状態にする信号と、出力スイッチ７４１をオン（ＯＮ）する信号と、シフトレジスタ７５１ａ〜７５１ｎを動作状態にする走査信号とを送出する。
【０００７】
制御回路部７２１から走査信号が送出されると、シフトレジスタ７５１ａ〜７５１ｎは、クロック信号ＣＬＫに同期して、ＣＭＯＳトランジスタからなるＭＯＳスイッチ７６１ａ〜７６１ｎを順次オン（ＯＮ）し、各ＭＯＳスイッチ７６１ａ〜７６１ｎに接続されている光電変換素子７１１ａ〜７１１ｎを作動させて光信号を読み出す。この光信号は、出力回路部７３１によって増幅され、出力スイッチ７４１を介して出力端子ＯＴに光出力信号ＯＳとして出力される。
【０００８】
イメージセンサチップ７００ａにおける最終段のシフトレジスタ７５１ｎは、ＭＯＳスイッチ７６１ｎをオン（ＯＮ）するとともに、制御回路部７２１に信号を送出する。この信号を受けた制御回路部７２１は、出力回路部７３１を非動作状態にする信号と、出力スイッチ７４１をオフ（ＯＦＦ）する信号と、シフトレジスタ７５１ａ〜７５１ｎを非動作状態にする信号とを送出する。またこの動作と同時に、最終段のシフトレジスタ７５１ｎは、ネクスト端子７７１を介してイメージセンサチップ７００ｂにネクスト信号ＮＳを出力し、次のイメージセンサチップ７００ｂは、このネクスト信号ＮＳをスタート信号として入力する。
【０００９】
イメージセンサチップ７００ｂでも前述したイメージセンサチップ７００ａと同様の動作が行われ、さらに次のイメージセンサチップへスタート信号としてのネクスト信号を送る。このようにして、イメージセンサチップ７００ａ〜７００ｎが動作を行うことで、光信号の読み取り動作が行われる。
以上のように、マルチチップ型イメージセンサは、消費電流を抑えるために、光信号の読み取りを行っているイメージセンサチップ７００ａ〜７００ｎのみを動作状態にし、その他のイメージセンサチップ７００ａ〜７００ｎを待機状態にする。また、イメージセンサチップ７００ａ〜７００ｎを構成する場合には、光電変換部７１１〜７１３をセンサ長の分だけ並べる必要がある。そうすると、イメージセンサチップ７００ａ〜７００ｎの長辺は、８［ｍｍ］〜３０［ｍｍ］程度の長さになる。また、イメージセンサチップ７００ａ〜７００ｎの短辺は、コストを下げるために１［ｍｍ］以下の範囲内で極力小さくすることが望ましい。このように、イメージセンサチップ７００ａ〜７００ｎは、細長いチップであるため、回路のサイズを小さくすることや配線の本数を減らすことが重要となる。
【００１０】
（第２の従来技術）
また、第２の従来技術として、特開平１１−２３４４７３号公報（特許文献３）には、解像度の切り替え機能を有する密着型イメージセンサが提案されている。
図９は、第２の従来技術を示し、解像度の切り替え機能を有するイメージセンサチップを用いたマルチチップ型イメージセンサの構成を示した図である。なお、図９において、図７と同一の構成部材には図７に付した符号と同一の符号を付している。
【００１１】
前記特許文献３に記載の第２の従来技術では、切り替え可能な解像度モードを２つ以上持ち、解像度選択端子ＫＴに所定の電圧を与えて解像度モードを選択することで、シフトレジスタ７５１、７５２、７５３の走査信号の経路を変更するとともに、光信号を読み出すＭＯＳスイッチ７６１、７６２、７６３へ出力される信号の経路を変更して、解像度の切り替えを実現している。
【００１２】
この場合、次のイメージセンサチップ９００ｂ、９００ｃへスタート信号を供給するシフトレジスタ７５１ｎ、７５２ｎは、解像度モードによって異なる。このため、解像度モードごとにそれぞれのシフトレジスタ７５１、７５２、７５３から信号線を配し、ネクスト信号切り替え部９１１、９１２、９１３によって、次のイメージセンサチップ９００ｂ、９００ｎへ出力されるスタート信号（ネクスト信号ＮＳ）を解像度ごとに切り替え、光信号ＯＳがイメージセンサチップ９００ａ〜９００ｎのつなぎ目においても連続して出力されるようにしている。
【００１３】
（第３の従来技術）
また、特開平３−１９２８６８号公報（特許文献４）に記載されている第３の技術では、光信号の読み出しを走査するためのシフトレジスタの数を減らすために、シフトレジスタとバイナリカウンタとを組み合わせた密着型イメージセンサが提案されている。かかる密着型イメージセンサでは、素子数を減らすことが可能であるが、配線が増えるために必ずしもチップサイズの縮小にはならないことがある。
【００１４】
【特許文献１】特開平２−２１０９５０号公報
【特許文献２】特開平６−１８９０６５号公報
【特許文献３】特開平１１−２３４４７３号公報
【特許文献４】特開平３−１９２８６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
以上説明したように従来の技術では、シフトレジスタからの信号を利用してイメージセンサチップの制御を行っている。制御回路部はシフトレジスタの先頭へ信号を送るとともに、最終段のシフトレジスタから信号を受けて、イメージセンサチップの制御信号を生成する。したがって、シフトレジスタから制御回路部への配線が非常に長くなっていた。このため、この配線は、イメージセンサチップの短辺の長さに影響を与え、また配線の寄生成分による信号の遅延や、外乱ノイズなどの影響を受けやすくなるという問題点があった。
【００１６】
本発明は、前述の問題点に鑑みてなされたものであり、イメージセンサを形成するための配線を可及的に簡素化し、イメージセンサの特性を可及的に向上させることを目的とする。
【課題を解決するための手段】
【００１７】
本発明のイメージセンサは、画像情報に基づく光信号を読み出して電気信号に光電変換する複数の光電変換手段と、前記複数の光電変換手段を順次走査する走査手段と、前記走査手段により走査された光電変換手段で光電変換された電気信号を増幅して出力する増幅出力手段と、前記複数の光電変換手段における光信号の読み出し動作と前記増幅出力手段の動作とを制御する制御手段とを有するイメージセンサチップを複数備えて構成されたマルチチップ型のイメージセンサであって、前記制御手段は、クロック信号を計数し、そのクロック信号の計数値に基づいて、前記光電変換手段における光信号の読み出し動作を制御することを特徴とする。
本発明の画像読取装置は、前記記載のイメージセンサと、前記イメージセンサに設けられた前記増幅出力手段からの出力に基づいて、前記画像情報を読み取る画像読取手段とを有することを特徴とする。
【００１８】
本発明のイメージセンサの制御方法は、画像情報に基づく光信号を読み出して電気信号に光電変換する複数の光電変換手段と、前記複数の光電変換手段を順次走査する走査手段と、前記走査手段により走査された光電変換手段で光電変換された電気信号を増幅する増幅出力手段とを有するイメージセンサチップを複数備えて構成されたイメージセンサの制御方法であって、前記光電変換手段における光信号の読み出し動作を、クロック信号の計数値に基づいて制御する制御ステップを有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、順次走査される複数の光電変換手段における光信号の読み出し動作と、前記複数の光電変換手段で光電変換された電気信号を増幅する増幅出力手段の動作とを制御する制御手段が、クロック信号の計数値に基づいて、前記光電変換手段における光信号の読み出し動作を制御するようにしたので、前記制御手段は、前記複数の光電変換手段を順次走査する走査手段から信号を得なくてもイメージセンサチップを制御することができる。このため、前記走査手段から、前記制御手段への長い配線が不要となる。これにより、イメージセンサチップのサイズを可及的に縮小しつつ、外乱ノイズの影響を低減させることができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
次に、図面を参照しながら、本発明の第１の実施形態について説明する。
（原稿画像読取装置）
図１は、本発明の第１の実施形態を示し、原稿画像を読み取る原稿画像読取装置の構成の一例を示した図である。
イメージセンサ１は、フォトダイオード（固体撮像素子）２、セルフォックレンズ３、ＬＥＤアレイ４及びコンタクトガラス５を備えて構成されている。イメージセンサ１の具体的な内容については後述する。
【００２１】
搬送ローラ６は、イメージセンサ１の前後に配置されており、原稿を配置させるために使用される。コンタクトシート７は、原稿をイメージセンサ１に接触させるために使用される。制御回路１０は、イメージセンサ１から出力された信号の処理を行う。
【００２２】
原稿検知レバー８は、原稿が差し込まれたことを検知するためのレバーである。具体的に、原稿検知レバー８は、原稿が差し込まれたことを検知すると傾く。これにより、原稿検知センサ９の出力が変化する。そうすると、その変化した原稿検知センサ９の出力が制御回路１０内のＣＰＵ２１５（図２を参照）に伝達され、ＣＰＵ２１５は、原稿が差し込まれたと判断して、原稿搬送ローラ６に配設されている駆動用モータ（図示せず）を駆動させて、原稿搬送を開始させ、読み取り動作を行う。
【００２３】
図２は、図１に示した原稿画像読取装置に配設されている制御回路１０の構成を詳細に示したブロック図である。
図２において、図１に示したイメージセンサ１には、光源である各色Ｒ（赤），Ｇ（緑），Ｂ（青）のＬＥＤ２０２が一体化されて配設されている。そして、イメージセンサ１のコンタクトガラス５上に原稿を搬送させながら、ＬＥＤ制御（ドライブ）回路２０３にて１ライン毎に各色Ｒ，Ｇ，ＢのＬＥＤ２０２を切り替えて点灯させる。このようにすることにより、Ｒ，Ｇ，Ｂの線順次のカラー画像信号を読み取ることが可能になる。
【００２４】
アンプ（ＡＭＰ）２０４は、イメージセンサ１より出力されたカラー画像信号を増幅させる増幅器である。Ａ／Ｄ変換器２０５は、アンプ２０４で増幅されたカラー画像信号に対してＡ／Ｄ変換を行って、例えば８ビットのディジタルの画像信号を出力する。シェーディングＲＡＭ２０６には、キャリブレーション用のシートから予め読み取られたシェーディング補正用のデータが記憶されている。
【００２５】
シェーディング補正回路２０７は、シェーディングＲＡＭ２０６に記憶されているシェーディング補正用のデータに基づいて、Ａ／Ｄ変換器２０５から出力された画像信号に対してシェーディング補正を行う。ピーク検知回路２０８は、シェーディング補正回路２０７でシェーディング補正が施された画像データにおけるピーク値を、ライン毎に検知する回路であり、原稿の先端を検知するために使用される。
【００２６】
ガンマ変換回路２０９は、ホストコンピュータより予め設定されたガンマーカーブに従って、シェーディング補正回路２０７でシェーディング補正が施された画像データに対してガンマ変換を行う。
バッファＲＡＭ２１０は、実際の読み取り動作とホストコンピュータとの通信におけるタイミングを合わせるために、画像データを１次的に記憶させるためのＲＡＭである。パッキング／バッファＲＡＭ制御回路２１１は、ホストコンピュータより予め設定された画像出力モード（２値、４ビット多値、８ビット多値、２４ビット多値）に従ったパッキング処理を、ガンマ変換回路２０９でガンマ変換が施された画像データに対して行う。その後、パッキング／バッファＲＡＭ制御回路２１１は、そのパッキング処理が施された画像データをバッファＲＡＭ２１０に書き込む。そして、インターフェース回路２１２にバッファＲＡＭ２１０から画像データを読み出して出力する。
【００２７】
インターフェース回路２１２は、本実施形態の原稿画像読み取り装置のホスト装置となるパーソナルコンピュータなどの外部装置２１３との間でコントロール信号の受容や画像信号の出力を行う。
【００２８】
例えばマイクロコンピュータを構成するＣＰＵ２１５は、原稿画像読取装置における処理手順を格納したＲＯＭ２１５Ａ及び作業用のＲＡＭ２１５Ｂを有し、ＲＯＭ２１５Ａに格納された処理手順に従って、各部の制御を行う。
タイミング信号発生２１４は、ＣＰＵ２１５の設定に応じて、水晶発振器などの発振器（Ｏ．Ｓ．Ｃ）２１６からの出力を分周して、動作の基準となる各種タイミング信号を発生する。外部装置２１３は、インターフェース回路２１２を介して制御回路１０と接続される。前述したように、外部装置２１３の一例としては、パーソナルコンピュータ等が挙げられる。
【００２９】
（イメージセンサ）
以上のようにして構成される原稿画像読取装置に配設されるイメージセンサ１について説明する。図３は、本発明の第１の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。なお、図３において、図７と同一の構成部材には図７に付した符号と同一の符号を付すなどして詳細な説明を省略する。
図３において、イメージセンサチップ３００ａ〜３００ｎは、実装基板上で相互に接続されてマルチチップ型のイメージセンサチップを構成している。イメージセンサチップ３００ａにおいて、光電変換素子７１１ａ〜７１１ｎは、入力された光信号を電気信号に変換する。
本実施形態のイメージセンサ１は、マルチチップ型であり、クロック端子ＣＴからのクロック信号ＣＬＫによって同期をとり、スタート端子ＳＴからスタート信号ＳＳが入力されることにより、動作を開始する。
【００３０】
このスタート信号ＳＳを受けて制御回路部３１１は、制御回路部３１１内に搭載されたカウンタ３１１ａでクロック信号ＣＬＫの計数を始める。このクロック信号ＣＬＫの計数を開始するのと同時に、制御回路部３１１は、出力回路部７３１を動作状態にする信号と、出力スイッチ７４１をオン（ＯＮ）する信号と、シフトレジスタ７５１ａ〜７５１ｎを動作状態にする走査信号とを送出する。
【００３１】
制御回路部３１１から走査信号が送出されると、シフトレジスタ７５１ａ〜７５１ｎは、クロック信号ＣＬＫに同期して、ＭＯＳスイッチ７６１ａ〜７６１ｎを順次オン（ＯＮ（走査））し、各ＭＯＳスイッチ７６１ａ〜７６１ｎに接続されている光電変換素子７１１ａ〜７１１ｎを作動させて光信号を読み出す。この光信号は、出力回路部７３１によって増幅され、出力スイッチ７４１を介して出力端子ＯＴに光出力信号ＯＳとして出力される。
また、カウンタ３１１ａは、クロック信号ＣＬＫに同期してクロック数を計数し、何ビット目の光電変換素子７１１ａ〜７１１ｎから光信号が読み出されているのかをカウントする。
【００３２】
カウンタ３１１ａが、イメージセンサチップ３００ａに配設されている光電変換素子７１１ａ〜７１１ｎの数だけカウントしたとき、つまり、イメージセンサチップ３００ａの最終ビットの読み出しが終わったときに、カウンタ３１１ａから光信号読み出し終了信号を送出する。これを受けて制御回路部３１１は、出力回路部７３１を非動作状態にする信号と、出力スイッチ７４１をオフ（ＯＦＦ）する信号と、シフトレジスタ７５１ａ〜７５１ｎを非動作状態にする信号とを送出する。なお、前記において、非動作状態とは、光信号の読み出し動作などを行う動作状態よりも消費電力の小さい待機状態をいう。
またこの動作と同時に、制御回路部３１１は、ネクスト端子７７１を介してイメージセンサチップ３００ｂにネクスト信号ＮＳを出力し、次のイメージセンサチップ３００ｂは、このネクスト信号ＮＳをスタート信号として入力する。
【００３３】
イメージセンサチップ３００ｂでも前述したイメージセンサチップ３００ａと同様の動作が行われ、さらに次のイメージセンサチップへスタート信号としてのネクスト信号を送る。このようにして、イメージセンサチップ３００ａ〜３００ｎが動作を行うことで、光信号の読み取り動作が行われる。
【００３４】
以上のように本実施形態では、制御回路部３１１、３１２、３１３内にカウンタ３１１ａ、３１２ａ、３１３ａを搭載し、制御回路部３１１、３１２、３１３が、カウンタ３１１ａ、３１２ａ、３１３ａの計数値に基づいて、光電変換素子７１１ａ〜７１１ｎ、７１２ａ〜７１２ｎ、７１３ａ〜７１３ｎにおける光信号の読み出し動作を制御するようにしたので、シフトレジスタ７５１、７５２、７５３から信号を出力しなくても、イメージセンサチップ３００の制御を開始させることができる。これにより、シフトレジスタ７５１、７５２、７５３から、制御回路部３１１、３１２、３１３への長い配線が不要となる。したがって、従来よりもチップサイズを縮小しつつ、外乱ノイズの影響を可及的に低減させることができる。
【００３５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、本実施形態と、前述した第１の実施形態とは、イメージセンサの構成の一部が異なる。したがって、以下の説明において、前述した第１の実施形態や、従来技術と同一の構成部材については、図１〜図３、図７に付した符号と同一の符号を付すなどして詳細な説明を省略する。
【００３６】
図４は、本発明の第２の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。図５は、本実施形態のマルチチップ型イメージセンサの動作の一例を説明するタイミングチャートである。
図４において、イメージセンサチップ４００ａ〜４００ｎは、相互に接続されてマルチチップ型のイメージセンサチップを構成している。プレシフトレジスタ４１１、４１２、４１３は、ＭＯＳスイッチ７６１、７６２、７６３を走査するシフトレジスタ７５１、７５２、７５３に入力される走査信号を遅延させるためのシフトレジスタである。
【００３７】
本実施形態のマルチチップ型イメージセンサは、クロック端子ＣＴからのクロック信号ＣＬＫによって同期をとり、スタート端子ＳＴからスタート信号ＳＳが入力されることにより、動作を開始する。
このスタート信号ＳＳを受けて制御回路部３１１は、制御回路部３１１内に搭載されたカウンタ３１１ａでクロック信号ＣＬＫの計数を始める。このクロック信号ＣＬＫの計数を開始するのと同時に、制御回路部３１１は、出力回路部７３１を動作状態にする信号と、シフトレジスタ７５１ａ〜７５１ｎを動作状態にする走査信号とを送出する。
【００３８】
制御回路部３１１から走査信号が送出されると、プレシフトレジスタ４１１が動作し、プレシフトレジスタ４１１の段数分だけ遅延させてからシフトレジスタ７５１ａに走査信号が入力される。シフトレジスタ７５１ａに走査信号が入力されるのと同時に、制御回路部３１１から出力スイッチ７４１をオン（ＯＮ）する信号が送出される。これにより、イメージセンサチップ４００ａが出力可能な状態になる。シフトレジスタ７５１ａ〜７５１ｎは、クロック信号ＣＬＫに同期して、ＭＯＳスイッチ７６１ａ〜７６１ｎを順次オン（ＯＮ）し、各ＭＯＳスイッチ７６１ａ〜７６１ｎに接続されている光電変換素子７１１ａ〜７１１ｎを作動させて光信号を読み出す。この光信号は、出力回路部７３１によって増幅され、出力スイッチ７４１を介して出力端子ＯＴに光出力信号ＯＳとして出力される。
また、カウンタ３１１ａはクロック信号ＣＬＫに同期してクロック数を計数し、何ビット目の光電変換素子７１１ａ〜７１１ｎから光信号が読み出されているのかをカウントする。
【００３９】
仮にプレシフトレジスタ４１１の段数が６であった場合、最終段の光電変換素子７１１ｎから７個前の光電変換素子の出力と同時に、次のイメージセンサチップ４００ｂにスタート信号としてのネクスト信号ＮＳが入力されるようにすれば、イメージセンサチップのつなぎ目においても光出力信号ＯＳが連続して得られる。
【００４０】
カウンタ３１１ａが、イメージセンサチップ４００ａに配設されている光電変換素子７１１ａ〜７１１ｎの数だけカウントしたとき、つまり、イメージセンサチップ４００ａの最終ビットの読み出しが終わったときに、カウンタ１１ａから光信号読み出し終了信号を送出する。これを受けて制御回路部３１１は、出力回路部７３１を非動作状態にする信号と、出力スイッチ７４１をオフ（ＯＦＦ）する信号と、シフトレジスタ７５１ａ〜７５１ｎを非動作状態にする信号とを送出する。
【００４１】
イメージセンサチップ４００ｂでも前述したイメージセンサチップ４００ａと同様の動作が行われ、さらに次のイメージセンサチップへスタート信号としてのネクスト信号を送る。このようにして、イメージセンサチップ４００ａから４００ｎが動作を行うことで、光信号の読み取り動作が行われる。
【００４２】
以上のように本実施形態では、プレシフトレジスタ４１１、４１２、４１３により、ＭＯＳスイッチ７６１、７６２、７６３を走査するシフトレジスタ７５１、７５２、７５３に入力される走査信号を遅延させるようにしたので、出力回路部７３１、７３２、７３３を動作状態にするために必要な時間を、光出力信号ＯＳを出力する前に取ることができる。これにより、イメージセンサチップ４００ａ〜４００ｎのつなぎ目において、より正確な光出力信号ＯＳを連続して高速に得ることができる。
【００４３】
また、前述した第１の実施形態と同様に、制御回路部３１１、３１２、３１３内にカウンタ３１１ａ、３１２ａ、３１３ａを搭載するようにしたので、チップサイズを縮小しつつ、外乱ノイズに対する影響を可及的に低減させることができる。
【００４４】
なお、本実施形態では、プレシフトレジスタ４１１、４１２、４１３を設けて、光出力信号ＯＳを出力する前に出力回路部７３１、７３２、７３３を動作状態にするために必要な時間を確保するようにしたが、必ずしもこのようにする必要はない。例えば、光電変換素子７１１、７１２、７１３の数と、プレシフトレジスタ４１１、４１２、４１３の段数とを足し合わせた数をカウンタ３１１ａ、３１２ａ、３１３ａで計数することにより、プレシフトレジスタ４１１、４１２、４１３の機能をカウンタ３１１ａ、３１２ａ、３１３ａで兼用することもできる。このようにすれば、回路サイズをより小さくすることができる。
【００４５】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。なお、本実施形態と、前述した第１及び第２の実施形態とは、イメージセンサの構成の一部が異なる。したがって、以下の説明において、前述した第１及び第２の実施形態や、従来技術と同一の構成部材については、図１〜図５、図７に付した符号と同一の符号を付すなどして詳細な説明を省略する。
【００４６】
図６は、本発明の第３の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。なお、図５と同一構成部材には同一符号を付している。
図６において、イメージセンサチップ６００ａ〜６００ｎは、相互に接続されてマルチチップ型のイメージセンサチップを構成している。プレシフトレジスタ４１１、４１２、４１３は、ＭＯＳスイッチ７６１、７６２、７６３を走査するシフトレジスタ７５１、７５２、７５３に入力される走査信号を遅延させるためのシフトレジスタである。
【００４７】
また、本実施形態では、解像度選択端子ＫＴに所定の電圧を与えて解像度モードを選択することで、シフトレジスタ７５１、７５２、７５３の走査信号の経路を変更するとともに、光信号を読み出すＭＯＳスイッチ７６１、７６２、７６３へ出力される信号の経路を変更して、解像度の切り替えを実現している。
【００４８】
この場合、次のイメージセンサチップ６００ｂ、６００ｎへスタート信号としてのネクスト信号ＮＳを供給するタイミングは、解像度モードによって異なる。このため、制御回路部６０１、６０２、６０３内のネクスト信号切り替え部６１１、６１２、６１３によって、次のイメージセンサチップ６００ｂ、６００ｎへ出力されるスタート信号（ネクスト信号ＮＳ）を解像度ごとに切り替え、光出力信号ＯＳがイメージセンサチップ６００ａ〜６００ｎのつなぎ目においても連続して出力されるようにしている。
【００４９】
仮にイメージセンサチップ６００ａ、６００ｂ、６００ｎのそれぞれに４６８個の光電変換素子７１１、７１２、７１３が設けられており、且つ最終段の光電変換素子７１１ｎ、７１２ｎ、７１３ｎから７個前の光電変換素子７１１の出力と同時に、次のイメージセンサチップ６００ｂ、６００ｎへネクスト信号ＮＳを送出するとした場合、通常の光信号の読み出し動作を行う場合には、４６２個目の光電変換素子７１１における光信号の出力と同時にネクスト信号ＮＳを送出する。一方、半分の解像度で光信号を読み出す場合には２２８個目の光電変換素子７１１からの光信号の出力と同時にネクスト信号ＮＳを送出するようにネクスト信号切り替え部６１１、６１２、６１３を構成する。
【００５０】
以上のように本実施形態では、切り替え可能な複数の解像度モードを有するイメージセンサチップ６００ａ、６００ｂ、６００ｎについて、プレシフトレジスタ４１１、４１２、４１３により、ＭＯＳスイッチ７６１、７６２、７６３を走査するシフトレジスタ７５１、７５２、７５３に入力される走査信号を遅延させるようにしたので、光出力信号ＯＳを出力する前に出力回路部７３１、７３２、７３３を動作状態にするために必要な時間を取ることができる。これにより、切り替え可能な複数の解像度モードを有するイメージセンサチップ６００ａ〜６００ｎのつなぎ目においても、より正確な光信号出力ＯＳを連続して高速に得ることができる。
【００５１】
また、前述した第１及び第２の実施形態と同様に、制御回路部３１１、３１２、３１３内にカウンタ３１１ａ、３１２ａ、３１３ａを搭載するようにしたので、チップサイズを縮小しつつ、外乱ノイズに対する影響を可及的に低減させることができる。
さらに、前述した第２の実施形態で説明したように、光電変換素子７１１、７１２、７１３の数と、プレシフトレジスタ４１１、４１２、４１３の段数とを足し合わせた数をカウンタ３１１ａ、３１２ａ、３１３ａで計数することにより、プレシフトレジスタ４１１、４１２、４１３の機能をカウンタ３１１ａ、３１２ａ、３１３ａで兼用するようにして回路サイズをより小さくすることもできる。
【００５２】
（本発明の他の実施形態）
上述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、前記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って前記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【００５３】
また、この場合、前記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体、及びそのプログラムコードをコンピュータに供給するための手段、例えば、かかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００５４】
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【００５５】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態を示し、原稿画像読取装置の構成の一例を示した図である。
【図２】本発明の第１の実施形態を示し、原稿画像読取装置に配設されている制御回路の構成を詳細に示したブロック図である。
【図３】本発明の第１の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。
【図４】本発明の第２の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。
【図５】本発明の第２の実施形態を示し、マルチチップ型イメージセンサの動作の一例を説明するタイミングチャートである。
【図６】本発明の第３の実施形態を示し、マルチチップ型イメージセンサの構成の一例を示した図である。
【図７】第１の従来技術を示し、イメージセンサチップを用いたマルチチップ型イメージセンサの構成を示した図である。
【図８】第１の従来技術を示し、マルチチップ型イメージセンサの動作を説明するタイミングチャートである。
【図９】第２の従来技術を示し、解像度の切り替え機能を有するイメージセンサチップを用いたマルチチップ型イメージセンサの構成を示した図である。
【符号の説明】
【００５７】
１  イメージセンサ
１０  制御回路
３００、４００、６００  イメージセンサチップ
３１１〜３１３、６０１〜６０３  制御回路部
３１１ａ〜３１３ａ  カウンタ
４１１〜４１３  プレシフトレジスタ
６１１〜６１３  ネクスト信号切り替え部
７１１〜７１３  光電変換部
７３１〜７３３  出力回路部
７４１〜７４３  出力スイッチ
７５１〜７５３  シフトレジスタ
７６１〜７６３  ＭＯＳスイッチ
７７１〜７７３  ネクスト端子
ＣＴ  クロック信号入力端子
ＫＴ  解像度選択端子
ＯＴ  光信号出力端子
ＳＴ  スタート信号入力端子
【図１】
2006074503.tif 000003
【図２】
2006074503.tif 000004
【図３】
2006074503.tif 000005
【図４】
2006074503.tif 000006
【図５】
2006074503.tif 000007
【図６】
2006074503.tif 000008
【図７】
2006074503.tif 000009
【図８】
2006074503.tif 000010
【図９】
2006074503.tif 000011