(57)【要約】【課題】１つの半導体チップ内に搭載された複数の回路の、動作時に発生する熱の伝導方向を制御し、相互に熱の影響を抑制することにより、半導体チップの回路設計を容易にし、また、半導体装置を正常かつ安定に動作させる。【解決手段】半導体チップ１１の回路形成面に形成された熱発生源となる第１の回路形成領域１３と、第１の回路形成領域１３に隣り合う第２の回路形成領域１４と、第１の回路形成領域１３と第２の回路形成領域１４との間の金属シリコンを加工して、熱抵抗を高くした状態で形成された高熱抵抗領域ＨＲとを備える。高熱抵抗領域ＨＲの存在によって熱伝導方向を制御する。【選択図】図１
2006108505.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの回路形成面に形成された熱発生源となる第１の回路形成領域と、
前記第１の回路形成領域に隣り合う第２の回路形成領域と、
前記第１の回路形成領域と前記第２の回路形成領域との間に熱抵抗を高くした状態で形成された高熱抵抗領域とを備えた半導体装置。
【請求項２】
前記高熱抵抗領域は、前記半導体チップの裏面を部分的に薄くした凹部の形成によって構成されている請求項１に記載の半導体装置。
【請求項３】
前記高熱抵抗領域は、前記半導体チップの前記回路形成面で回路の存在しない空白領域を部分的に薄くした凹部の形成、または穴の開口によって構成されている請求項１に記載の半導体装置。
【請求項４】
前記高熱抵抗領域は、前記第１の回路形成領域と前記第２の回路形成領域との間に特性の異なる金属を配することによって構成されている請求項１に記載の半導体装置。
【請求項５】
前記第１の回路形成領域と前記第２の回路形成領域には、その形状に合わせて熱伝導率の高い樹脂を配し、前記高熱抵抗領域には、その形状に合わせて熱伝導率の低い樹脂を配している請求項１に記載の半導体装置。
【請求項６】
前記半導体チップの裏面に形成された前記凹部が、回路素子の存在しない非回路形成領域の下に限定して形成されている請求項２に記載の半導体装置。
【請求項７】
前記半導体チップの裏面に形成された前記凹部が、直線ではなく波線を描くように切り込まれている請求項２に記載の半導体装置。
【請求項８】
前記半導体チップの裏面に形成された前記凹部が、直線ではなく点線を描くように断片的に切り込まれている請求項２に記載の半導体装置。
【請求項９】
前記半導体チップの裏面に形成された前記凹部が、半円もしくは四半円を描くように切り込まれている請求項２に記載の半導体装置。
【請求項１０】
前記半導体チップの前記回路形成面またはその裏面に形成された前記凹部または穴が、金属シリコンと同等な熱膨張率を持ち、前記金属シリコンよりも熱伝導率の低い断熱材を充填されている請求項２または請求項３に記載の半導体装置。
【請求項１１】
前記凹部が形成されている前記半導体チップの前記回路形成面またはその裏面が、金属シリコンと同等な熱膨張率を持ち、前記金属シリコンよりも熱伝導率の低いコーティング剤で保護されている請求項２または請求項３に記載の半導体装置。
【請求項１２】
半導体チップの回路形成面に形成される熱発生源となる第１の回路形成領域と前記第１の回路形成領域に隣り合う第２の回路形成領域との間に高熱抵抗領域が形成されてなる半導体装置の製造方法であって、
前記半導体チップが形成された半導体ウェハを準備する工程と、
前記第１の回路形成領域と前記第２の回路形成領域を含む全回路形成面をコーティング剤で保護する工程と、
前記半導体ウェハの裏面をバックグラインドする工程と、
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程と、
前記半導体ウェハをダイシングし前記半導体チップに分離する工程と、
前記半導体チップを配線基板に配置し、チップ固定用樹脂で固定するとともに、前記半導体チップと前記配線基板との間の隙間をチップ固定用樹脂で封止する工程と、
前記半導体チップと前記配線基板とを電気接続する工程と、
前記配線基板の半導体チップ配置面を前記半導体チップとともに封止用樹脂で封止する工程とを含む半導体装置の製造方法。
【請求項１３】
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程は、前記半導体チップの裏面を部分的に薄くすることで前記凹部を形成するとともに、少なくとも前記半導体チップの裏面を選択的に化学的にエッチングする工程を含む請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程は、前記半導体チップの裏面を部分的に薄くすることで前記凹部を形成するとともに、少なくとも前記半導体チップの裏面を直に切削する工程を含む請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程は、前記半導体チップの前記回路形成面を部分的に薄くし前記凹部を形成する、または穴を開けるとともに、少なくとも前記半導体チップの前記回路形成面を選択的に化学的にエッチングする工程を含む請求項１２に記載の半導体装置の製造方法。
【請求項１６】
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程は、前記金属シリコンの特性を変更する工程を含む請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に半導体チップが動作時に発生する熱の伝導方向を制御する技術に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化、高機能化および高速化に伴って、１つの半導体チップ内に様々な機能を持った回路を複数搭載する技術が開発されてきた。
【０００３】
しかし、半導体チップに様々な機能を持った回路を複数搭載した場合、半導体チップ全体の発熱量が多くなる傾向が強い。そこで、信頼性確保のために、半導体チップに発生する熱を効率良くパッケージの外部に放散させる構成が提案されている。
【特許文献１】特開２００４−１３４４８０号公報（第５−６頁、第１−４図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体チップの生成熱を半導体装置の外部へ効率良く逃がすことができるとしても、半導体チップを形成する金属シリコンの熱伝導率が高いため、半導体チップ内では一部の回路で発生した熱が隣接する回路に伝導してしまう。そのため、同一半導体チップ上に、熱の発生源となる回路（例えば高速動作する大消費電力の回路）と、温度上昇により特性が著しく変化してしまう受熱側の回路（例えばアナログ回路）とを搭載するような場合において、受熱側回路は、大きな温度変化に対処できるよう十分に余裕のある温度設計を行う必要がある。ところが、そのことが原因で受熱側回路の設計が困難なものになり、機能向上の妨げとなっている。
【０００５】
また、半導体チップ上に搭載されている回路は、自らが動作する際に発生した熱に加えて他の発熱量の多い回路が発生する熱の影響をも受けることから、回路の温度が正常動作可能な温度を超え、誤動作あるいは機能破壊を引き起こす場合がある。
【０００６】
本発明は、このような事情を鑑みて創作したものであり、様々な機能を持った回路を複数搭載した半導体チップにおいて、受熱側回路の回路設計を容易にし、長期間にわたり正常かつ安定に動作させることができる小型・高信頼性の半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明による半導体装置は、半導体チップの回路形成面に形成された熱発生源となる第１の回路形成領域と、前記第１の回路形成領域に隣り合う第２の回路形成領域と、前記第１の回路形成領域と前記第２の回路形成領域との間に熱抵抗を高くした状態で形成された高熱抵抗領域とを備えた構成とされている。
【０００８】
上記の構成において、前記第１の回路形成領域は、例えば、高速で動作する消費電力の大きな回路である。第２の回路形成領域は、例えば、温度上昇により特性が著しく変化してしまう回路（アナログ回路など）である。第１の回路形成領域と第２の回路形成領域との間の領域（金属シリコン）を加工し、高熱抵抗領域を構成することで、半導体チップが動作時に発生する熱の伝導方向が制御される。高熱抵抗領域の存在により、第２の回路形成領域が過剰に温度上昇するのを抑制する。すなわち、第２の回路形成領域にある受熱側回路は、熱源側回路からの熱の影響を受けにくいものとなる。その結果、受熱側回路は、自らが動作する際に発生した熱の影響のみ考慮すればよくなる。したがって、半導体チップの回路設計を容易にし、また、長期間にわたり正常かつ安定に動作させることができる小型・高信頼性の半導体装置を提供できる。
【０００９】
上記の構成において、前記高熱抵抗領域については、その１つの態様として、前記半導体チップの裏面を部分的に薄くした凹部の形成によって構成されているものが好ましい。これによれば、凹部形成によって、第１の回路形成領域と第２の回路形成領域との間の金属シリコンの断面積を小さくし、第１の回路形成領域からの熱伝導経路を変えることにより、高熱抵抗領域を簡単に構成することができる。
【００１０】
また、上記の構成において、前記高熱抵抗領域については、その別の態様として、前記半導体チップの前記回路形成面で回路の存在しない空白領域を部分的に薄くした凹部の形成、または穴の開口によって構成されているものが好ましい。これによれば、回路の存在しない空白領域を選んで凹部形成または穴開口をすることにより高熱抵抗領域を構成しているので、その加工が容易であるとともに、加工に起因する電気的な特性変化の影響を充分に抑制することができる。
【００１１】
また、上記の構成において、前記高熱抵抗領域については、その別の態様として、前記第１の回路形成領域と前記第２の回路形成領域との間に特性の異なる金属を配することによって構成されているものが好ましい。これによれば、熱抵抗を高くした金属を配することにより、第１の回路形成領域からの熱伝導経路を変え、第２の回路形成領域の温度上昇を抑制する。
【００１２】
また、上記の構成において、前記第１の回路形成領域と前記第２の回路形成領域には、その形状に合わせて熱伝導率の高い樹脂を配し、前記高熱抵抗領域には、その形状に合わせて熱伝導率の低い樹脂を配した構成も好ましい。これによれば、第１の回路形成領域と第２の回路形成領域の熱伝導経路を分けることができ、半導体装置全体として第２の回路形成領域の温度上昇を抑制することができる。
【００１３】
また、上記の構成において、前記半導体チップの裏面に形成された前記凹部が、回路素子の存在しない非回路形成領域の下に限定して形成されている態様もある。この場合、凹部の上部周辺に位置する回路素子を少なくでき、金属シリコンが薄くなることに起因する電気的な特性変化の影響を少なくできる。
【００１４】
また、上記の構成において、前記半導体チップの裏面に形成された前記凹部が、直線ではなく波線を描くように切り込まれている態様もある。この場合、直線を描いた場合と同等な熱抵抗を保持しつつ、直線を描いた場合よりも凹部の曲げ強度を上げることができる。
【００１５】
また、上記の構成において、前記半導体チップの裏面に形成された前記凹部が、直線ではなく点線を描くように断片的に切り込まれている態様もある。この場合、金属シリコンが薄くなることに起因する電気的な特性変化の影響の少ない領域を効果的に選択できるとともに、凹部の曲げ強度をさらに向上することができる。
【００１６】
また、上記の構成において、前記半導体チップの裏面に形成された前記凹部が、半円もしくは四半円を描くように切り込まれている態様もある。この場合、裏面を直に切削する加工において凹部の形成を容易にするとともに、凹部の曲げ強度をさらに向上することができる。
【００１７】
また、上記の構成において、前記半導体チップの前記回路形成面またはその裏面に形成された前記凹部または穴が、金属シリコンと同等な熱膨張率を持ち、前記金属シリコンよりも熱伝導率の低い断熱材を充填されている態様もある。この場合、第１の回路形成領域と第２の回路形成領域との間の高熱抵抗領域の熱抵抗が増加するとともに、凹部の曲げ強度をさらに向上することができる。
【００１８】
また、上記の構成において、前記凹部が形成されている前記半導体チップの前記回路形成面またはその裏面が、金属シリコンと同等な熱膨張率を持ち、前記金属シリコンよりも熱伝導率の低いコーティング剤で保護されている態様もある。この場合、第１の回路形成領域と第２の回路形成領域との間の高熱抵抗領域の熱抵抗の増加や、凹部の曲げ強度の向上において、断熱材を充填する等の工程を設ける必要性が緩和される。
【００１９】
上記は半導体装置の発明についてであったが、以下では半導体装置の製造方法の発明について説明する。
【００２０】
対象となる半導体装置は、上記のように、半導体チップの回路形成面に形成される熱発生源となる第１の回路形成領域と前記第１の回路形成領域に隣り合う第２の回路形成領域との間に高熱抵抗領域が形成されてなる半導体装置である。
【００２１】
すなわち、本発明による半導体装置の製造方法は、
前記半導体チップが形成された半導体ウェハを準備する工程と、
前記第１の回路形成領域と前記第２の回路形成領域を含む全回路形成面をコーティング剤で保護する工程と、
前記半導体ウェハの裏面をバックグラインドする工程と、
前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程と、
前記半導体ウェハをダイシングし前記半導体チップに分離する工程と、
前記半導体チップを配線基板に配置し、チップ固定用樹脂で固定するとともに、前記半導体チップと前記配線基板との間の隙間をチップ固定用樹脂で封止する工程と、
前記半導体チップと前記配線基板とを電気接続する工程と、
前記配線基板の半導体チップ配置面を前記半導体チップとともに封止用樹脂で封止する工程とを含むものである。
【００２２】
このような手順により、第１の回路形成領域と第２の回路形成領域との間に高熱抵抗領域を有し、受熱側回路が熱源側回路からの熱の影響を受けにくいゆえに、回路設計が容易で、長期間にわたり安定に動作する半導体装置の製造を合理的に進めることができる。
【００２３】
また、上記の構成の製造方法において、前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程については、前記半導体チップの裏面を部分的に薄くすることで前記凹部を形成するとともに、少なくとも前記半導体チップの裏面を選択的に化学的にエッチングする工程を含む態様がある。
【００２４】
また、上記の構成の製造方法において、前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程については、前記半導体チップの裏面を部分的に薄くすることで前記凹部を形成するとともに、少なくとも前記半導体チップの裏面を直に切削する工程を含む態様もある。
【００２５】
また、上記の構成の製造方法において、前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程については、前記半導体チップの前記回路形成面を部分的に薄くし前記凹部を形成する、または穴を開けるとともに、少なくとも前記半導体チップの前記回路形成面を選択的に化学的にエッチングする工程を含む態様もある。
【００２６】
また、上記の構成の製造方法において、前記第１の回路形成領域と前記第２の回路形成領域との間に前記高熱抵抗領域を形成する工程は、前記金属シリコンの特性を変更する工程を含む態様もある。
【発明の効果】
【００２７】
本発明によれば、半導体チップが動作時に発生する熱の伝導方向を制御する構造を有するので、受熱側回路は、自らが動作する際に発生した熱の影響のみ考慮すればよく、半導体チップの回路設計を容易にし、また、半導体チップを長期間にわたり正常かつ安定に動作させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明にかかわる半導体装置およびその製造方法の実施の形態を図面に基づいて詳細に説明する。
【００２９】
（実施の形態１）
図１および図３は本発明の実施の形態１における半導体装置を上から見たときの模式図、図２、図４、図５、図６、図７および図８は下から見たときの模式図、図９は上から見て一部を破断して示す模式図である。これらの図において、１１は金属シリコンが主体となっている半導体チップ、１２は半導体チップ１１の裏面に形成された凹部、１３は熱発生源となる第１の回路形成領域、１４は第１の回路形成領域１３に隣り合う第２の回路形成領域、１３ａは第１の回路形成領域１３の裏面、１４ａは第２の回路形成領域１４の裏面である。
【００３０】
具体的には、図１と図２に示すように、半導体チップ１１の回路形成面に形成された第１の回路形成領域１３と第２の回路形成領域１４との間の裏面に、金属シリコンを部分的に薄くした凹部１２を形成している。これにより、第１の回路形成領域１３と第２の回路形成領域１４との間の金属シリコンの断面積を小さくし、熱抵抗を高くした高熱抵抗領域ＨＲが形成されている。従来、凹部１２がないものにおいては、金属シリコンの熱伝導率が高いことから、第１の回路形成領域１３で発生した熱の大部分が第２の回路形成領域１４に伝わっていた。その場合の熱伝導経路を凹部１２の形成による高熱抵抗領域ＨＲの存在で変えていることになる。高熱抵抗領域ＨＲの存在により、第２の回路形成領域１４が過剰に温度上昇するのを抑制することができる。
【００３１】
本実施の形態において、半導体チップ１１の裏面を加工して形成する凹部１２については、その平面的形状として様々な形状をとることができ、形状に応じた追加機能を得ることができる。また、凹部１２の断面形状も任意で、例えば、Ｕ字状の窪みであってもよい。
【００３２】
凹部１２の上部の金属シリコンの厚みは薄いことが望ましく、一例としては１００μｍ程度を好適例として挙げることができる。また、凹部１２の幅は広いことが望ましく、好適例としては２００μｍ程度を挙げることができる。
【００３３】
変形の態様として図３に示す半導体装置は、非回路形成領域１５の下に限定して凹部１２を形成したものである。この場合、凹部１２の上部周辺に位置する回路素子を少なくでき、金属シリコンが薄くなることに起因する電気的な特性変化の影響を少なくできる。この場合、非回路形成領域１５には、回路素子が存在しないことが要求される。好適には、具体的に例えば、デジタル回路形成領域とアナログ回路形成領域との間に形成されている電源配線、ガードバンドで構成される領域を挙げることができる。
【００３４】
また、変形の態様として図４に示す半導体装置は、半導体チップ１１の裏面に形成する凹部１２を、直線ではなく、波線を描くように切り込んだものである。この場合、直線を描いた場合と同等な熱抵抗を保持しつつ、直線を描いた場合よりも凹部１２の曲げ強度を上げることができる。
【００３５】
また、変形の態様として図５に示す半導体装置は、半導体チップ１１の裏面に形成する凹部１２を、直線ではなく、点線を描くように断片的に切り込んだものである。この場合、金属シリコンが薄くなることに起因する電気的な特性変化の影響の少ない領域を効果的に選択できるとともに、凹部１２の曲げ強度をさらに向上することができる。
【００３６】
この場合、断片的に形成されて隣接する凹部１２ａと凹部１２ｂの間隔は狭いことが望ましく、好適例としては、凹部１２の上部の金属シリコンの厚みと凹部１２の幅を考慮し、１００μｍ〜２００μｍ程度を挙げることができる。
【００３７】
また、変形の態様として図６に示す半導体装置は、半導体チップ１１の裏面に形成する凹部１２を、直線ではなく、２つの半導体チップ１１の第２の回路形成領域１４を対称に配置して製造した半導体ウェハを、円を描くように切り込み、ダイシングし、２つの半導体チップ１１に分離したものである。この場合、裏面を直に切削する加工において凹部１２の形成を容易にするとともに、凹部１２の曲げ強度をさらに向上することができる。また、半導体ウェハは４つの半導体チップ１１の第２の回路形成領域１４を対称に配置して製造したものであってもよい。
【００３８】
また、変形の態様として図７に示す半導体装置は、半導体チップ１１の裏面に形成した凹部１２に、金属シリコンと同等な熱膨張率を持ち、金属シリコンよりも熱伝導率の低い断熱材１６を充填したものである。この場合、第１の回路形成領域１３と第２の回路形成領域１４との間の高熱抵抗領域ＨＲの熱抵抗が増加するとともに、凹部１２の曲げ強度をさらに向上することができる。
【００３９】
この場合、断熱材１６には、金属シリコンと同等な熱膨張率を持ち、金属シリコンよりも熱伝導率の低い素材が要求される。好適例として具体的には、低融点ガラスや断熱ペーストを挙げることができる。
【００４０】
また、変形の態様として図８に示す半導体装置は、凹部１２が形成されている面をコーティングする必要がある場合に、そのコーティング剤として、金属シリコンと同等な熱膨張率を持ち、金属シリコンよりも熱伝導率の低いコーティング剤１７で保護したものである。この場合、裏面１３ｂ，１４ｂに塗布されたコーティング剤１７の厚さは、０．１μｍ〜１０μｍ程度と薄く、熱伝導の妨げにはならない。余剰なコーティング剤１７が凹部１２に堆積することから、第１の回路形成領域１３と第２の回路形成領域１４との間の高熱抵抗領域ＨＲの熱抵抗の増加や、凹部１２の曲げ強度の向上において、断熱材を充填する等の工程を設ける必要性が緩和される。
【００４１】
この場合、コーティング剤１７には、金属シリコンと同等な熱膨張率を持ち、金属シリコンよりも熱伝導率の低いものが要求される。好適例として具体的には、ポリイミドコーティング剤に熱伝導率の低い物質を添加したものを挙げることができる。
【００４２】
また、変形の態様として図９に示す半導体装置は、第１の回路形成領域１３と第２の回路形成領域１４に、その領域の形状に合わせて熱伝導率の高い樹脂１８を配し、その間に形成される凹部１２の上下には、その領域の形状に合わせて熱伝導率の低い樹脂１９を配し、封止または配線基板へ接着したものである。この場合、第１の回路形成領域１３と第２の回路形成領域１４の熱伝導経路を分けることができ、半導体装置全体として第２の回路形成領域１４の温度上昇を抑制することができる。
【００４３】
この場合、熱伝導率の高い樹脂１８は、好適例として具体的に、エポキシ樹脂に熱伝導率の高い物質を添加したものを挙げることができる。また、熱伝導率の低い樹脂１９は、好適例として具体的に、エポキシ樹脂に熱伝導率の低い物質を添加したものを挙げることができる。
【００４４】
（実施の形態２）
図１０は、本発明の実施の形態２における半導体装置を上から見たときの模式図である。本実施の形態の半導体装置の構成は基本的に実施の形態１の構造と同様の構成を備えている。そのため、同一ないし同様の構成には同一の符号を付し、それらについての説明は省略する。
【００４５】
本実施の形態が、実施の形態１と異なるのは、半導体チップ１１の回路形成面に形成された、熱発生源となる第１の回路形成領域１３と、隣り合う第２の回路形成領域１４との間の回路形成面を部分的に薄くし、凹部１２を形成する、または穴２０を開けることである。熱発生源となる第１の回路形成領域１３と、隣り合う第２の回路形成領域１４との間の金属シリコンの断面積を小さくし、熱抵抗を高くする。これにより、金属シリコンの熱伝導率が高いために第１の回路形成領域１３で発生した熱の大部分が隣り合う第２の回路形成領域１４に伝わっていた熱伝導経路を変え、第２の回路形成領域１４の温度上昇を抑制する。
【００４６】
さらに、第１の回路形成領域１３と第２の回路形成領域１４との間の高熱抵抗領域ＨＲは、回路の存在しない空白領域を選んで加工するか、もしくは、半導体チップに回路を形成する際、あらかじめ空白領域を作り込んでおき、そこを加工することにより、半導体チップに対して、金属シリコンが薄くなる、または穴が開くことにより発生する電気的な特性変化の影響を少なくできる。
【００４７】
空白領域を選んで凹部形成または穴開口をすることにより高熱抵抗領域を構成しているので、その加工が容易であるとともに、加工に起因する電気的な特性変化の影響を充分に抑制することができる。
【００４８】
（実施の形態３）
図１１は、本発明の実施の形態３における半導体装置を下から見たときの模式図である。
【００４９】
本実施の形態の半導体装置の構成は基本的に実施の形態１の構造と同様の構成を備えている。そのため、同一ないし同様の構成には同一の符号を付し、それらについての説明は省略する。
【００５０】
本実施の形態が、実施の形態１と異なるのは、半導体チップ１１の回路形成面に形成された、熱発生源となる第１の回路形成領域１３と、隣り合う第２の回路形成領域１４との間の金属シリコンの特性を変更し、熱抵抗を高くした金属２１を形成することで、金属シリコンの熱伝導率が高いために第１の回路形成領域１３で発生した熱の大部分が隣り合う第２の回路形成領域１４に伝わっていた熱伝導経路を変え、第２の回路形成領域１４の温度上昇を抑制する。
【００５１】
さらに、半導体チップ１１を構成する金属シリコンの特性を変更し、金属２１を形成することから、異なる材質を貼り合わせたことにより発生する不具合、例えば、剥離の発生を少なくできる。
【００５２】
このときの、熱抵抗を高くした金属２１は、金属シリコンの特性を変更し生成でき、金属シリコンよりも熱伝導率が低いことが要求される。好適には、具体的に例えば、ＳｉＯ2(酸化シリコン)を挙げることができる。
【００５３】
また、熱抵抗を高くした金属２１の生成方法としては、一例として、金属シリコンに酸素イオンを注入した後、高温度で熱処理することによりＳｉＯ2(酸化シリコン)を生成する方法を挙げることができる。
【００５４】
（実施の形態１の半導体装置の製造方法１）
図１２は、本発明の実施の形態１における半導体装置の製造工程について示すフローチャートである。
【００５５】
ステップＳ１０において、半導体チップが形成された半導体ウェハを準備する。
【００５６】
次いで、ステップＳ２０において、第１の回路形成領域１３と第２の回路形成領域１４を含む全回路形成面をコーティング剤で保護する。
【００５７】
次いで、ステップＳ３０において、半導体ウェハの裏面をバックグラインドする。
【００５８】
次いで、ステップＳ４０において、凹部１２の形状に合わせた露光マスクを準備し、ステップＳ５０において、半導体ウェハの裏面にレジストを塗布し、ステップＳ６０において、露光現像し、レジストパターンを形成し、ステップＳ７０において、エッチングを行い、高熱抵抗領域ＨＲである凹部１２を形成する。
【００５９】
次いで、ステップＳ８０において、半導体ウェハをダイシングし、半導体チップ１１に分離する。
【００６０】
次いで、ステップＳ９０において、配線基板に半導体チップ１１を配置し、ステップＳ１００において、半導体チップ１１と配線基板の間に樹脂１８，１９を充填して固定する。
【００６１】
次いで、ステップＳ１１０において、半導体チップ１１と配線基板をボンディングワイヤで接続する。
【００６２】
次いで、ステップＳ１２０において、封止用樹脂１８，１９で封止し、ステップＳ１３０で半導体装置を完成させる。
【００６３】
（実施の形態１の半導体装置の製造方法２）
図１３は、本発明の実施の形態１における半導体装置の製造工程について示すフローチャートである。この製造方法は、図１２で説明した半導体装置の製造方法１の変形であり、同一ないし同一の工程には、同一のステップ番号を付している。図１２の場合のステップＳ４０，Ｓ５０，Ｓ６０，Ｓ７０に代えて、ステップＳ３３，Ｓ３６が特徴である。
【００６４】
ステップＳ１０において、半導体チップが形成された半導体ウェハを準備する。
【００６５】
次いで、ステップＳ２０において、第１の回路形成領域１３と第２の回路形成領域１４を含む全回路形成面をコーティング剤で保護する。
【００６６】
次いで、ステップＳ３０において、半導体ウェハの裏面をバックグラインドする。
【００６７】
次いで、ステップＳ３３において、凹部１２の形状を加工装置に登録する。
【００６８】
次いで、ステップＳ３６において、加工装置で、裏面を切削し、凹部１２を形成する。このときの加工装置については、例えばレーザー加工装置を好適例として挙げることができる。
【００６９】
なお、ステップＳ３３，Ｓ３６は図１２の場合のステップＳ４０，Ｓ５０，Ｓ６０，Ｓ７０に代わるものである。
【００７０】
次いで、ステップＳ８０において、半導体ウェハをダイシングし、半導体チップ１１に分離する。
【００７１】
次いで、ステップＳ９０において、配線基板に半導体チップ１１を配置し、ステップＳ１００において、半導体チップ１１と配線基板の間に樹脂１８，１９を充填して固定する。
【００７２】
次いで、ステップＳ１１０において、半導体チップ１１と配線基板をボンディングワイヤで接続する。
【００７３】
次いで、ステップＳ１２０において、封止用樹脂１８，１９で封止し、ステップＳ１３０で半導体装置を完成させる。
【００７４】
（実施の形態２の半導体装置の製造方法）
図１４は、本発明の実施の形態２における半導体装置の製造工程について示すフローチャートである。この製造方法は、図１２で説明した製造方法１と同様であり、同一ないし同一の工程には、同一のステップ番号を付している。図１２の場合のステップＳ１０とステップＳ２０との間にステップＳ４０，Ｓ５５，Ｓ６０，Ｓ７０を入れているのが特徴である。
【００７５】
ステップＳ１０において、半導体チップが形成された半導体ウェハを準備する。
【００７６】
次いで、ステップＳ４０において、凹部１２の形状に合わせた露光マスクを準備し、ステップＳ５５において、半導体ウェハの回路形成面にレジストを塗布し、ステップＳ６０において、露光現像し、レジストパターンを形成し、ステップＳ７０において、エッチングを行い、高熱抵抗領域ＨＲである凹部１２を形成する。図１２の場合には、ステップＳ５０では半導体ウェハの裏面にレジストを塗布するが、ここでは、ステップＳ５５で半導体ウェハの回路形成面にレジストを塗布する。
【００７７】
次いで、ステップＳ２０において、第１の回路形成領域１３と第２の回路形成領域１４を含む全回路形成面をコーティング剤で保護する。
【００７８】
次いで、ステップＳ３０において、半導体ウェハの裏面をバックグラインドする。
【００７９】
次いで、ステップＳ８０において、半導体ウェハをダイシングし、半導体チップ１１に分離する。
【００８０】
次いで、ステップＳ９０において、配線基板に半導体チップ１１を配置し、ステップＳ１００において、半導体チップ１１と配線基板の間に樹脂１８，１９を充填して固定する。
【００８１】
次いで、ステップＳ１１０において、半導体チップ１１と配線基板をボンディングワイヤで接続する。
【００８２】
次いで、ステップＳ１２０において、封止用樹脂１８，１９で封止し、ステップＳ１３０で半導体装置を完成させる。
【００８３】
（実施の形態３の半導体装置の製造方法）
図１５は、本発明の実施の形態１における半導体装置の製造工程について示すフローチャートである。この製造方法は、図１２で説明した半導体装置の製造方法１と同様であり、同一ないし同一の工程には、同一のステップ番号を付している。図１２の場合のステップＳ４０に代えてステップＳ４５が、また、ステップＳ７０に代えてステップＳ７５が特徴である。
【００８４】
ステップＳ１０において、半導体チップが形成された半導体ウェハを準備する。
【００８５】
次いで、ステップＳ２０において、第１の回路形成領域１３と第２の回路形成領域１４を含む全回路形成面をコーティング剤で保護する。
【００８６】
次いで、ステップＳ３０において、半導体ウェハの裏面をバックグラインドする。
【００８７】
次いで、ステップＳ４５において、イオン注入を行う形状に合わせた露光マスクを準備し、ステップＳ５０において、半導体ウェハの裏面にレジストを塗布し、ステップＳ６０において、露光現像し、レジストパターンを形成し、ステップＳ７５において、イオン注入を行い、金属シリコンの特性を変更し、高熱抵抗領域ＨＲとする。図１２の場合には、ステップＳ４０では凹部１２の形状に合わせた露光マスクを準備するが、ここでは、ステップＳ４５でイオン注入を行う形状に合わせた露光マスクを準備する。また、図１２の場合は、ステップＳ７０では、エッチングを行い、高熱抵抗領域ＨＲである凹部１２を形成するが、ここでは、ステップＳ７５で、イオン注入を行い、金属シリコンの特性を変更し、高熱抵抗領域ＨＲとする。このとき好適には、金属シリコンに酸素イオンを注入した後、高温度で熱処理することによりＳｉＯ2(酸化シリコン)を生成するものとする。
【００８８】
次いで、ステップＳ８０において、半導体ウェハをダイシングし、半導体チップ１１に分離する。
【００８９】
次いで、ステップＳ９０において、配線基板に半導体チップ１１を配置し、ステップＳ１００において、半導体チップ１１と配線基板の間に樹脂１８，１９を充填して固定する。
【００９０】
次いで、ステップＳ１１０において、半導体チップ１１と配線基板をボンディングワイヤで接続する。
【００９１】
次いで、ステップＳ１２０において、封止用樹脂１８，１９で封止し、ステップＳ１３０で半導体装置を完成させる。
【産業上の利用可能性】
【００９２】
以上説明したように、本発明は、１つの半導体チップ内に様々な機能を持った回路を複数搭載した半導体装置おいて、半導体チップが動作時に発生する熱の伝導方向を制御する技術等として有用である。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１における半導体装置を上から見たときの模式図
【図２】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図３】本発明の実施の形態１における半導体装置を上から見たときの模式図
【図４】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図５】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図６】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図７】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図８】本発明の実施の形態１における半導体装置を下から見たときの模式図
【図９】本発明の実施の形態１における半導体装置を上から見て、一部断面、透過にして示す模式図
【図１０】本発明の実施の形態２における半導体装置を上から見たときの模式図
【図１１】本発明の実施の形態３における半導体装置を下から見たときの模式図
【図１２】本発明の実施の形態１における半導体装置の製造方法１について示すフローチャート
【図１３】本発明の実施の形態１における半導体装置の製造方法２について示すフローチャート
【図１４】本発明の実施の形態２における半導体装置の製造方法について示すフローチャート
【図１５】本発明の実施の形態３における半導体装置の製造方法について示すフローチャート
【符号の説明】
【００９４】
１１  半導体チップ
１２  凹部
１２ａ  断片的に形成された第１の凹部
１２ｂ  断片的に形成された第２の凹部
１３  第１の回路形成領域
１３ａ  第１の回路形成領域の裏面
１３ｂ  コーティングされた第１の回路形成領域の裏面
１４  第２の回路形成領域
１４ａ  第２の回路形成領域の裏面
１４ｂ  コーティングされた第２の回路形成領域の裏面
１５  非回路形成領域
１６  断熱材
１７  コーティング剤
１８  熱伝導率の高い樹脂
１９  熱伝導率の低い樹脂
２０  穴
２１  熱抵抗を高くした金属
ＨＲ  高熱抵抗領域
【図１】
2006108505.tif 000003
【図２】
2006108505.tif 000004
【図３】
2006108505.tif 000005
【図４】
2006108505.tif 000006
【図５】
2006108505.tif 000007
【図６】
2006108505.tif 000008
【図７】
2006108505.tif 000009
【図８】
2006108505.tif 000010
【図９】
2006108505.tif 000011
【図１０】
2006108505.tif 000012
【図１１】
2006108505.tif 000013
【図１２】
2006108505.tif 000014
【図１３】
2006108505.tif 000015
【図１４】
2006108505.tif 000016
【図１５】
2006108505.tif 000017