(57)【要約】      （修正有）【課題】チップサイズパッケージ型の半導体装置の製造方法において、その信頼性の向上を図る。【解決手段】半導体基板１０の表面に第１の絶縁膜１１上に樹脂層１３を介して支持体１４を形成する。次に、半導体基板１０の一部を当該裏面から選択的にエッチングして開口部１０ｗを形成した後、当該裏面に第２の絶縁膜１６を形成する。次に、開口部１０ｗの底部の第１の絶縁膜１１及び第２の絶縁膜１６を選択的にエッチングして、当該開口部１０ｗの底部のパッド電極１２を露出する。次に、半導体基板１０の裏面から開口部１０ｗの側壁と底部との境界に位置する第２の絶縁膜上に、第３のレジスト層１８を選択的に形成する。さらに、所定のパターンに応じて、開口部１０ｗの底部のパッド電極１２と電気的に接続されて半導体基板１０の裏面上に延びる配線層１９を選択的に形成する。【選択図】図１２
2006093367.tif 000002
【特許請求の範囲】
【請求項１】
ダイシングラインによって区分され、第１の絶縁膜を介して、当該ダイシングラインに沿ってパッド電極が形成された半導体基板の表面に、樹脂層を介して支持体を接着する工程と、
前記半導体基板の一部を当該裏面から選択的にエッチングして、前記ダイシングラインの一部に沿って開口する開口部を形成する工程と、
前記開口部内を含む前記半導体基板の裏面上に第２の絶縁膜を形成する工程と、
前記開口部の底部の前記第１及び第２の絶縁膜の一部を選択的にエッチングして除去し、前記パッド電極の一部を露出する工程と、
前記開口部の側壁と底部の境界に位置する第２の絶縁膜を覆うようにして、当該開口部内を含む前記第２の絶縁膜上に、第１の保護層を選択的に形成する工程と、
前記開口部の底部で露出するパッド電極の一部と電気的に接続されて前記半導体基板の裏面の前記第１の保護層上及び前記第２の絶縁膜上に延びる配線層を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記配線層上を含む半導体基板の裏面上に、当該配線層の一部を露出する第２の保護層を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記配線層上を含む半導体基板の裏面上に、当該配線層の一部を露出する第２の保護層を形成する工程と、
前記配線層の一部上に導電端子を形成する工程と、
前記ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
第１の保護層はレジスト層から成ることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置の製造方法に関し、特に、チップサイズパッケージ型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、チップサイズパッケージ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。チップサイズパッケージとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージを意味する。従来より、チップサイズパッケージ型の半導体装置の一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半導体チップのパッド電極と電気的に接続したボール状の導電端子をパッケージの一主面上に格子状に複数配列したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
上述した従来例に係るＢＧＡ型の半導体装置は、例えば次に示すような工程を経た製造方法により製造される。
【０００５】
最初に、ダイシングラインによって区分された半導体基板を準備する。ここで、半導体基板の表面には、電子デバイスが形成されている。次に、半導体基板の表面に、電子デバイスと接続されたパッド電極を形成する。さらに、半導体基板の表面に支持体を接着する。次に、ダイシングラインに沿って、半導体基板の一部を当該裏面から選択的にエッチングして、開口部を形成する。次に、開口部内で露出するパッド電極と電気的に接続されて当該開口部内から半導体基板の裏面上に延びる配線層を形成する。さらに、配線層が所定の配線パターンとなるように、当該配線層を選択的にエッチングしてパターニングする。次に、配線層上を含む半導体基板の裏面上に、配線層の一部を露出する保護層を形成し、当該配線層の一部上に導電端子を形成する。最後に、ダイシングラインに沿ったダイシングにより、前記半導体基板を複数の半導体チップに分離する。
【０００６】
なお、上述した技術に関連する技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１４は上述の半導体装置の製造方法の途中工程を示す断面図である。図１４に示すように、半導体基板５０の表面に、第１の絶縁膜５１を介してパッド電極５２が形成されている。さらに、パッド電極５２上を含む半導体基板５０の表面上に、樹脂層５３を介して支持体５４が形成されている。そして、ダイシングラインＤＬに沿って、開口部５０ｗが形成されている。
【０００８】
しかしながら、上述した半導体基板５０の裏面に形成された開口部５０ｗにおいて、当該裏面上の第２の絶縁膜５６に、クラック６０等の損傷が生じるといった問題が生じていた。このクラック６０等の損傷は、半導体基板５０をハンドリングする際に当該半導体基板５０が撓んで当該開口部５０ｗに応力が加わることにより生じていた。
【０００９】
上記クラック６０等の損傷が第２の絶縁膜５６に生じると、後の工程において用いるエッチング溶剤等の薬液が侵入していた。そのため、第２の絶縁膜５６と隣接して形成されているパッド電極５２やその他の半導体基板５０の部位が腐食するという問題が生じていた。結果として、半導体装置の信頼性が低下していた。
【００１０】
そこで本発明は、チップサイズパッケージ型の半導体装置の製造方法において、その信頼性の向上を図る。
【課題を解決するための手段】
【００１１】
本発明の半導体装置の製造方法は、上記課題に鑑みて為されたものであり、ダイシングラインによって区分され、第１の絶縁膜を介して、当該ダイシングラインに沿ってパッド電極が形成された半導体基板の表面に、樹脂層を介して支持体を形成する工程と、半導体基板の一部を当該裏面から選択的にエッチングして、ダイシングラインの一部に沿って開口する開口部を形成する工程と、開口部内を含む半導体基板の裏面上に第２の絶縁膜を形成する工程と、開口部の底部の第１及び第２の絶縁膜の一部を選択的にエッチングして除去し、パッド電極の一部を露出する工程と、開口部の側壁と底部の境界に位置する第２の絶縁膜を覆うようにして、当該開口部内を含む第２の絶縁膜上に、レジスト層を選択的に形成する工程と、開口部の底部で露出するパッド電極の一部と電気的に接続されて半導体基板の裏面のレジスト層上及び第２の絶縁膜上に延びる配線層を形成する工程と、を有することを特徴とする。
【００１２】
また、本発明の半導体装置の製造方法は、上記構成に加えて、配線層上を含む半導体基板の裏面上に、当該配線層の一部を露出する保護層を形成する工程と、ダイシングラインに沿ったダイシングにより、半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする。
【００１３】
また、本発明の半導体装置の製造方法は、上記構成に加えて、配線層上を含む半導体基板の裏面上に、当該配線層の一部を露出する保護層を形成する工程と、配線層の一部上に導電端子を形成する工程と、ダイシングラインに沿ったダイシングにより、半導体基板を複数の半導体チップに分離する工程と、を有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、開口部の側壁と底部の境界に位置する第２の絶縁膜を覆うようにして、当該開口部内を含む第２の絶縁膜上に、レジスト層を形成した。これにより、後に続く配線層や保護層等の形成工程において、上記レジスト層により半導体基板が機械的に保護されるため、半導体基板の裏面上に形成された絶縁膜にクラック等の損傷が生じることを極力抑止することができる。
【００１５】
そのため、上記絶縁膜と隣接して形成されているパッド電極や半導体基板のその他の部位が、配線層や保護層等を形成する工程で用いるエッチング溶液等の薬液の当該箇所への侵入によって腐食することを極力回避することができる。即ち、上記レジスト層の形成により、半導体装置の信頼性の低下を極力抑止することができる。
【００１６】
また、上記レジスト層は、従来より半導体装置の製造工程において用いられている有機材料により、通常の工程を経て形成することができる。そのため、新たに特殊な製造工程を増やす必要がなく、製造コストの増加を極力抑止することができる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１、図４、図９及び図１１は、本実施形態に係る半導体装置の製造方法を示す平面図である。また、図２及び図３、図５乃至図８、図１０、図１２及び図１３は、本実施形態に係る半導体装置の製造方法を示す断面図である。
【００１８】
なお、図１乃至図１３では、半導体基板のうち、後述するダイシングラインＤＬ１及びそれに直交するダイシングラインＤＬ２の近傍を示している。
【００１９】
また、図１は、半導体基板１０の表面からみた平面図である。図４及び図９、図１１は、半導体基板１０の裏面からみた平面図である。
【００２０】
最初に、図１に示すように、ダイシングラインＤＬ１及びそれに直交するダイシングラインＤＬ２によって区分された半導体基板１０を準備する。半導体基板１０の表面には、不図示の電子デバイスが形成されている。ここで、不図示の電子デバイスは、例えば、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）や赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。また、半導体基板１０は、例えばシリコン基板から成るものとするが、その他の材質の基板であってもよい。
【００２１】
また、半導体基板１０の表面には、ダイシングラインＤＬ１を挟んで対向するように、層間絶縁膜である第１の絶縁膜１１を介して、不図示の電子デバイスに接続されたパッド電極１２が形成されている。第１の絶縁膜１１は、例えばＰ−ＴＥＯＳ膜やＢＰＳＧ膜等から成る。また、パッド電極１２は、スパッタ法により形成されたアルミニウム（Ａｌ）から成る電極であることが好ましいが、その他の金属から成る電極であってもよい。
【００２２】
次に、パッド電極１２上を含む半導体基板１０の表面上に、樹脂層１３を介して基板状もしくはテープ状の支持体１４を接着する。ここで、不図示の電子デバイスが受光素子や発光素子である場合、支持体１４は、例えばガラスのような透明もしくは半透明の性状を有した材料により形成される。不図示の電子デバイスが受光素子や発光素子ではない場合、支持体１４は、透明もしくは半透明の性状を有さない材料により形成されるものであってもよい。
【００２３】
このときの半導体基板１０及びそれに積層される各層の断面図を、図２（Ａ）及び図２（Ｂ）に示す。図２（Ａ）は、図１のＸ−Ｘ線に沿った断面図である。また、図２（Ｂ）は、図１のＹ−Ｙ線に沿った断面図である。以降、図３（Ａ）、図５（Ａ）乃至図８（Ａ）、図１０（Ａ）、及び図１２（Ａ）乃至図１５（Ａ）は、図１のＸ−Ｘ線に沿った断面図を示すものとする。また、図３、図５（Ｂ）乃至図８（Ｂ）、図１０（Ｂ）、及び図１２（Ｂ）乃至図１５（Ｂ）は、図１のＹ−Ｙ線に沿った断面図を示すものとする。
【００２４】
次に、図３（Ａ）及び図３（Ｂ）に示すように、ダイシングラインＤＬ１の一部に沿って開口する第１のレジスト層１５を、半導体基板１０の裏面上に形成する。そして、第１のレジスト層１５をマスクとして、好ましくは等方性エッチングにより、半導体基板１０の一部を当該裏面から選択的にエッチングする。このエッチングにより、ダイシングラインＤＬ１の一部に沿って半導体基板を開口する開口部１０ｗが形成される。開口部１０ｗは、半導体基板１０を貫通するようにして形成される。ここで、開口部１０ｗの底部では第１の絶縁膜１１が露出される。このエッチングの終了後、第１のレジスト層１５を除去する。なお、このエッチングは、異方性エッチングにより行われてもよい。
【００２５】
実際には、開口部１０ｗは半導体基板１０上に複数形成されるが、それらの複数の開口部１０ｗを半導体基板１０の裏面からみた場合、その平面図は、図４の様になる。なお、図４では、パッド電極１２を透過して示しているものとする。
【００２６】
図４に示すように、複数の開口部１０ｗは、半導体基板の主面のうちパッド電極１２が存在する領域を、ダイシングラインＤＬ１に沿って局所的に開口する。また、開口部１０ｗ以外の領域では、ダイシングラインＤＬ１に対してダイシングラインＤＬ２が直交している。
【００２７】
次に、図５（Ａ）及び図５（Ｂ）に示すように、開口部１０ｗ内を含む半導体基板１０の裏面上に、裏面絶縁膜として第２の絶縁膜１６を形成する。第２の絶縁膜１６は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成される。
【００２８】
次に、図６（Ａ）及び図６（Ｂ）に示すように、開口部１０ｗの底部において、パッド電極１２の一部上からダイシングラインＤＬ１に至る領域にかけて開口する第２のレジスト層１７を、第２の絶縁膜１６上に形成する。
【００２９】
そして、第２のレジスト層１７をマスクとして、半導体基板１０の裏面側から、好ましくは異方性のドライエッチングにより、第２の絶縁膜１６及び第1の絶縁膜１１のエッチングを行う。このエッチングの終了後、第２のレジスト層１７を除去する。このエッチングにより、パッド電極１２の一部上からダイシングラインＤＬに至る領域にかけて形成された第１の絶縁膜１１及び第２の絶縁膜１６が除去される。即ち、開口部１０ｗの底部においてパッド電極１２の一部及び樹脂層１３の一部が露出される。
【００３０】
次に、図７（Ａ）及び図７（Ｂ）に示すように、開口部１０ｗ内を含む半導体基板１０の裏面の全面に、保護層としての第３のレジスト層１８を形成する。この第３のレジスト層１８は、フォトリソグラフィのマスクとして用いられる感光性の有機材料から成ることが好ましい。第３のレジスト層１８は、例えば１０μｍ〜３０μｍ程度の厚さを以って形成されることが好ましい。
【００３１】
さらにいえば、上記有機材料は、所定の弾性を有して固化するような有機材料であることが好ましい。例えば、上記有機材料は、半導体基板１０の裏面上に形成される緩衝層の形成工程（いわゆるＣＳＭ工程）において用いられるような有機材料であることが好ましい。
【００３２】
従来より、上記緩衝層の形成工程では、当該有機材料を半導体基板１０の裏面の一部上のみに形成するが、これは、その有機材料から成る緩衝層上に配線層を介して形成される導電端子に加わる応力を緩和するためのものである。これに対して、本発明の有機材料から成る第３のレジスト層は、保護層の機能を有するものであって、半導体基板１０のハンドリング時に開口部１０ｗに加わる応力に対処するためのものである。
【００３３】
次に、図８（Ａ）及び図８（Ｂ）に示すように、不図示のマスクを用いた露光及び現像により、第３のレジスト層１８を所定のパターンにパターニングする。ここで、第３のレジスト層１８の所定のパターンとは、半導体基板１０の裏面の第２の絶縁膜１６の一部上から、ダイシングラインＤＬ１と対向する開口部１０ｗの側壁と底部との境界に位置する第２の絶縁膜１６上を覆うパターンである（図８（Ｂ）参照）。このときの第３のレジスト層１８のパターンを、図９の平面図に示す。なお、図９では、パッド電極１２を透過して示しているものとする。
【００３４】
この第３のレジスト層１８により、開口部１０ｗの近傍及び当該開口部１０ｗの側壁と当該底部との境界において、第２の絶縁膜１６が保護されて、その機械的強度が高められる。これにより、従来例のように、半導体基板１０のハンドリング時に加わる応力により開口部１０ｗの底部の第２の絶縁膜１６にクラック等の損傷が生じることを、極力抑止することができる。
【００３５】
また、開口部１０ｗの側壁と底部の境界に位置する第２の絶縁膜１６にクラック等の損傷が生じたとしても、当該損傷部位がレジスト層１８に覆われるため、後の工程で用いるエッチング溶液や現像液等の薬液が当該損傷部位から半導体基板１０、パッド電極１２、もしくは不図示の電子デバイスへ侵入することを極力抑止することができる。
【００３６】
また、上記レジスト層は、従来より半導体装置の製造工程において用いられている有機材料（例えば緩衝層の形成工程で用いられる）により、通常の工程を経て形成することができる。そのため、新たに特殊な製造工程を増やす必要がなく、製造コストの増加を極力抑止することができる。
【００３７】
次に、図１０（Ａ）及び図１０（Ｂ）に示すように、開口部１０ｗ内で露出されたパッド電極１２の一部上及び樹脂層１３の一部上、開口部１０ｗ内を含む半導体基板１０の裏面の第２の絶縁膜１６の一部上、及び第３のレジスト層１８の一部上を覆うようにして、ダイシングラインＤＬ１に沿って配線層１９を形成する。
【００３８】
配線層１９は、例えばアルミニウム（Ａｌ）から成り、例えばスパッタ法により形成される。その際、半導体基板１０の裏面の第２の絶縁膜１６上に、所定のパターンに応じて不図示のレジスト層が選択的に形成され、当該レジスト層をマスクとして配線層１９の形成が行われる。このときの配線層１９のパターンを、図１１の平面図に示す。なお、図１１では、パッド電極１２を透過して示しているものとする。
【００３９】
なお、配線層１９は、アルミニウム（Ａｌ）以外の金属から成り、スパッタ法以外の方法によって形成されてもよい。また、配線層１９は、樹脂層１３の一部上を必ずしも覆う必要はない。
【００４０】
次に、図１２（Ａ）及び図１２（Ｂ）に示すように、レジスト層１８上及び配線層１９上を含む半導体基板１０の裏面上に、配線層１９の一部を露出する保護層２０を形成する。さらに、保護層２０で露出する配線層１９の一部上に、例えばハンダから成る導電端子２１を形成する。
【００４１】
最後に、図１３（Ａ）及び図１３（Ｂ）に示すように、ダイシングラインＤＬに沿ったダイシングにより、半導体基板１０及びそれに積層される各層を、複数の半導体チップ１０Ａ及びそれに積層される各層から成る半導体装置に分離する。
【００４２】
なお、上述した実施形態では、第３のレジスト層１８を所定のパターンにパターニングする際、第３のレジスト層１８が、半導体基板１０の裏面の第２の絶縁膜１６の一部上から、ダイシングラインＤＬ１と対向する開口部１０ｗの側壁と底部との境界に位置する第２の絶縁膜１６上を覆うパターンを以って形成されたが、本発明はこれに限定されない。
【００４３】
即ち、第３のレジスト層１８は、半導体基板１０の裏面の第２の絶縁膜１６の全面を覆い、かつ開口部１０ｗの側壁及び底部の第２の絶縁膜１６上を覆うパターンを以って形成されてもよい。この場合、開口部１０ｗの底部では、パッド電極１２の一部及び樹脂層１３の一部のみが露出される。また、このときの配線層は、開口部１０ｗの底部で露出するパッド電極１２と接続され、かつ半導体基板１０の裏面の上記レジスト層上に延びるようにして形成される。この場合、開口部１０ｗの底部における全ての辺上に位置する第２の絶縁膜１６を保護することができる。
【００４４】
また、上述した実施形態では、配線層１９上に導電端子２１を形成したが、本発明はこれに限定されない。即ち、本発明は、導電端子が形成されない半導体装置、例えばＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置に適用されるものであってもよい。
【００４５】
また、上述した実施形態では、半導体基板１０の裏面上にパッド電極１２と接続された配線層１９が形成されるものとしたが、本発明はこれに限定されない。即ち、配線層１９は、少なくとも開口部１０ｗのような立体的な構造を有した半導体基板上に形成されるものであれば、パッド電極１２と接続されないものであってもよい。
【００４６】
また、上述した実施形態では、開口部１０ｗは半導体基板１０を貫通するようにして形成されたが、本発明はこれに限定されない。即ち、開口部１０ｗは、半導体基板１０の裏面から当該半導体基板１０を貫通せずに形成された凹部であってもよい。この場合、半導体基板１０の表面に形成された支持体１４は、上記いずれかの工程において除去されてもよい。もしくは、支持体１４は、除去されずに残されてもよい。もしくは、支持体１４の形成は省略されても構わない。
【００４７】
また、上述した実施形態では、開口部１０ｗは半導体基板１０の裏面を開口するようにして形成され、当該開口部１０ｗを含む当該裏面上に配線層１９を形成したが、本発明はこれに限定されない。即ち、支持体１４が形成されなければ、開口部１０ｗは半導体基板１０の表面を開口するものであってもよく、当該表面に配線層１９が形成されるものであってもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図１０】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図１２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１４】従来例に係る半導体装置の製造方法を示す断面図である。
【図１】
2006093367.tif 000003
【図２】
2006093367.tif 000004
【図３】
2006093367.tif 000005
【図４】
2006093367.tif 000006
【図５】
2006093367.tif 000007
【図６】
2006093367.tif 000008
【図７】
2006093367.tif 000009
【図８】
2006093367.tif 000010
【図９】
2006093367.tif 000011
【図１０】
2006093367.tif 000012
【図１１】
2006093367.tif 000013
【図１２】
2006093367.tif 000014
【図１３】
2006093367.tif 000015
【図１４】
2006093367.tif 000016