(57)【要約】【課題】電源電圧毎に対応可能であり、デバイスのバラツキや動作環境の変化に関わらず内部回路を所定の速度にて動作させえるＤＣ−ＤＣコンバータを提供すること。【解決手段】出力電圧制御回路３３は、半導体回路１１に設けられたリングオシレータ２１から出力される発振信号ＯＳＣ１と、ＤＣ−ＤＣコンバータ１２に設けられた発振器３２から出力される三角波信号ＯＳＣ２とを比較し、該比較結果に基づいて出力電圧Ｖｏと比較する比較電圧Ｖｒを変更し、出力電圧Ｖｏを変更するようにした。その結果、リングオシレータ２１の発振信号ＯＳＣ１を基準信号である三角波信号ＯＳＣ２に一致させることで、半導体回路１１をその三角波信号ＯＳＣ２応じた速度で動作させる。【選択図】      図１
2006187153.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路と、該半導体回路に動作電圧を供給する電源回路と、を備えた半導体集積回路装置において、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路と、
前記電源回路に設けられ基準信号を生成する信号生成回路と、
前記電源回路に設けられ前記動作電圧を生成する出力部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を変更するよう前記出力部を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部と、
を備えたことを特徴とする半導体集積回路装置。
【請求項２】
半導体回路と、該半導体回路に動作電圧を供給する電源回路と、を備えた半導体集積回路装置において、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路と、
前記電源回路に設けられ基準信号を生成する信号生成回路と、
前記電源回路に設けられ前記動作電圧を生成する出力部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を変更するよう前記出力部を制御する第１の制御部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路を間欠的に動作させるための制御信号を出力する第２の制御部と、
を備えたことを特徴とする半導体集積回路装置。
【請求項３】
ＤＣ−ＤＣコンバータから供給される動作電圧により動作する半導体回路であって、
制御信号に基づいて動作／停止し、特性に応じた信号を出力するモニタ回路と、
前記ＤＣ−ＤＣコンバータに設けられた信号生成回路から入力される基準信号と前記モニタ回路の出力信号との比較結果に基づいて前記動作電圧を変更するよう前記ＤＣ−ＤＣコンバータに設けられた出力部を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部と、
を備えたことを特徴とする半導体回路。
【請求項４】
ＤＣ−ＤＣコンバータから供給される動作電圧により動作する半導体回路であって、
制御信号に基づいて動作／停止し、特性に応じた信号を出力するモニタ回路と、
前記ＤＣ−ＤＣコンバータに設けられた信号生成回路から入力される基準信号と前記モニタ回路の出力信号との比較結果に基づいて前記動作電圧を変更するよう前記ＤＣ−ＤＣコンバータに設けられた出力部を制御する第１の制御部と
前記モニタ回路の動作／停止を制御するための制御信号を出力する第２の制御部と、
を備えたことを特徴とする半導体回路。
【請求項５】
入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータであって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータであって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御する第１の制御部と、
前記モニタ回路の動作／停止を制御するための制御信号を間欠的に出力する第２の制御部と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
前記モニタ回路はリング発振器であり、
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記制御部は、前記リング発振器の発振信号と前記基準信号の位相差を検出し、該検出結果に基づいて前記比較電圧を制御することを特徴とする請求項６記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する、ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項９】
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御した後、制御信号を出力して前記モニタ回路の動作を停止させる、ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１０】
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路に対して該モニタ回路の動作／停止を制御するための制御信号を間欠的に出力し、前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御する、ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置、半導体回路、ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法に関するものである。
半導体装置（ＬＳＩ）は、高速化・高集積化が進められている。また、半導体装置は、低消費電力化の要求に伴い動作電源電圧の低電圧化が進められている。電子機器は各種半導体装置を組み合わせて構成され、それらの半導体装置には、それぞれの装置の構成に応じた電圧の電源が要求されている。半導体回路は、製造時のプロセスばらつきや動作環境に依存して回路の動作速度が変わる。このため、半導体回路に対して最適な電源電圧を供給する電源回路が望まれている。
【背景技術】
【０００２】
従来、半導体装置（ＬＳＩ）は、高速化・高集積化が進められている。また、半導体装置は、低消費電力化の要求に伴い動作電源電圧の低電圧化が進められている。半導体回路は、製造時のプロセスばらつきで、回路のスレッショルド電圧(threshold voltage )や抵抗値がばらつくため、それに依存して回路の動作速度が変わる。更に、スレッショルド電圧や抵抗値は温度や電源電圧によっても変化する。このため、半導体装置に含まれる論理回路の動作状態（例えば遅延時間）に応じて該論理回路に供給する電源電圧を制御する技術が各種提案されている（例えば、特許文献１，特許文献２，特許文献３，特許文献４参照）。
【特許文献１】特開平１０−３１５２２号公報
【特許文献２】特開平１１−１３５７２８号公報
【特許文献３】特開平９−２８５１０９号公報
【特許文献４】特開平８−２２３０１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、電子機器は各種半導体装置を組み合わせて構成され、それらの半導体装置には、それぞれの装置の構成に応じた電圧の電源が要求されている。従って、半導体装置に供給する電源毎に電源回路を設けることが望まれている。
【０００４】
本発明は上記問題点を解決するためになされたものであって、その目的は、電源電圧毎に対応可能であり、デバイスのバラツキや動作環境の変化に関わらず内部回路を所定の速度にて動作させえる半導体集積回路装置、半導体回路、ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１に記載の発明によれば、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいて出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【０００６】
請求項２に記載の発明によれば、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいて出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。更に、モニタ回路を間欠的に動作させることで、動作中に環境の変化等により半導体回路の動作速度が変化した場合にも動作電圧を制御して特性を補償することができる。
【０００７】
請求項３に記載の発明によれば、半導体回路の制御部は、モニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して自身に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御部は、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【０００８】
請求項４に記載の発明によれば、第１の制御部は、モニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して自身に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。第２の制御部は、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【０００９】
請求項５に記載の発明によれば、ＤＣ−ＤＣコンバータの制御部は、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御部は、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【００１０】
請求項６に記載の発明によれば、第１の制御部は、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいて出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。第２の制御部は、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。また、第２の制御部は、モニタ回路を間欠的に動作させることで、動作中に環境の変化等により半導体回路の動作速度が変化した場合にも動作電圧を制御して特性を補償することができる。
【００１１】
請求項７に記載の発明によれば、前記モニタ回路はリング発振器であるため、少ない面積で半導体回路の特性に対応する発振信号を出力するため、回路規模の増大を抑えるとともに、特性を容易に検出することができるようになる。また、発振信号であるため基準信号との差（位相差）が検出しやすく、比較電圧を容易に制御することができる。
【００１２】
請求項８に記載の発明によれば、ＤＣ−ＤＣコンバータの制御回路は、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御回路は、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【００１３】
請求項９に記載の発明によれば、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）ことができるとともに安定させることができる。また、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。
【００１４】
請求項１０に記載の発明によれば、半導体回路に設けられたモニタ回路の出力信号と基準信号とを比較し、該比較結果に基づいてＤＣ−ＤＣコンバータに設けられた出力部を制御して半導体回路に供給する動作電圧を変更するようにしたため、半導体回路を基準信号に応じた速度で動作させる（特性に補償する）特性に補償することができるとともに安定させることができる。また、制御信号を出力してモニタ回路の動作／停止を制御するため、必要なときにのみモニタ回路を動作させて半導体回路の特性をモニタすることができるとともに、不要なときにモニタ回路を停止させることで消費電力の増加を抑えることができる。更に、モニタ回路を間欠的に動作させることで、動作中に環境の変化等により半導体回路の動作速度が変化した場合にも動作電圧を制御して特性を補償することができる。
【発明の効果】
【００１５】
以上記述したように、本発明によれば、電源電圧毎に対応可能であり、デバイスのバラツキや動作環境の変化に関わらず内部回路を所定の速度にて動作させえるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御方法、半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を具体化した一実施の形態を図面に従って説明する。
図１は、半導体集積回路装置（以下、単に半導体装置という）１０の概略ブロック図である。
【００１７】
半導体装置１０は、半導体回路１１と、該半導体回路１１に動作電源を供給する電源回路（ＤＣ−ＤＣコンバータ）１２とを備え、これら回路１１，１２は１つのチップ上に形成されている。半導体回路１１は、供給される電源電圧にて動作する論理回路（図示略）及びリングオシレータ（リング発振器）２１を備えている。このリングオシレータ２１は、半導体回路１１の製造時のプロセスばらつきや温度変化によるスレッショルド電圧や抵抗値の変化を検知する手段として設けられている。尚、半導体回路は、リングオシレータ２１の発振信号ＯＳＣ１をクロック信号として動作する論理回路を備える、又は半導体回路全体がクロック信号に基づいて動作する構成としてもよい。
【００１８】
図２に示すように、リングオシレータ２１は、奇数個の反転素子から構成されている。本実施形態では、リングオシレータ２１は、反転素子としてのナンド回路２２及び２つのインバータ回路２３，２４から構成されている。ナンド回路２２は、制御信号ＳＣが入力される端子と、後述する発振信号ＯＳＣ１が入力される端子とを有し、出力端子は第１インバータ回路２３に接続されている。第１及び第２インバータ回路２３，２４は直列接続され、第２インバータ回路２４の出力端子はナンド回路２２に接続されている。ナンド回路２２、第１及び第２インバータ回路２３，２４は、図示しない高電位側電源端子及び低電位側電源端子を有し、高電位側電源端子には電圧Ｖｏが供給され、低電位側電源端子はグランドＧＮＤに接続されている。上記のように構成されたリングオシレータ２１は、Ｈレベルの制御信号ＳＣに応答して発振動作し、Ｌレベルの制御信号ＳＣに応答して発振を停止する。
【００１９】
図１に示すように、ＤＣ−ＤＣコンバータ１２は、本実施形態では入力電圧Ｖｉからその電圧Ｖｉよりも低い電圧Ｖｏを生成する降圧型ＤＣ−ＤＣコンバータである。また、このＤＣ−ＤＣコンバータ１２は、半導体回路１１に備えられたリングオシレータ２１の発振を制御する制御信号ＳＣを出力するように構成されている。更に、ＤＣ−ＤＣコンバータ１２は、リングオシレータ２１の発振信号ＯＳＣ１に基づいて、リングオシレータ２１の発振周波数を所望の周波数となるように出力電圧Ｖｏの値を調整するように構成されている。
【００２０】
ＤＣ−ＤＣコンバータ１２は、制御回路３１と、該制御回路３１に接続されるコイルＬ１及びコンデンサＣ１から構成されている。
制御回路３１は、発振器３２、出力電圧制御回路３３、誤差増幅回路３４、ＰＷＭ制御回路３５、第１トランジスタＴ１、第２トランジスタＴ２、可変電源ＶＶを含む。
【００２１】
発振器３２は三角波発振器であり、所定の周波数を持つ三角波信号ＯＳＣ２を生成する。この三角波信号ＯＳＣ２は、出力電圧制御回路３３とＰＷＭ制御回路３５に入力される。
【００２２】
出力電圧制御回路３３は、所定の期間にＨレベルの制御信号ＳＣを出力し、その後Ｌレベルの制御信号ＳＣを出力する。所定の期間は例えば電源投入などに伴う初期設定の期間であり、出力電圧制御回路３３はこの期間にＨレベルの制御信号ＳＣを出力し、その後はＬレベルの制御信号を出力する。上記したように、半導体回路１１のリングオシレータ２１は、Ｈレベルの制御信号ＳＣに応答して発振動作し、Ｌレベルの制御信号ＳＣに応答して発振を停止する。従って、リングオシレータ２１は、所定の期間に発振動作し、その後は発振を停止するため、半導体回路１１にリングオシレータ２１を設けても、これに伴う消費電力の増加は所定の期間内のみであり、その後の消費電力は増加しない。
【００２３】
ちなみに、リングオシレータ２１の消費電力ＰＷは、インバータとして動作するナンド回路２２及びインバータ回路２３，２４を構成するＣＭＯＳ回路の全ゲート容量をＣ、発振周波数をＦ、リングオシレータ２１の電源電圧をＶとすると、
ＰＷ＝（１／２）×Ｆ×Ｃ×Ｖ×Ｖ
で表されるので、リングオシレータ２１を常時発振させておくと上記の電力を消費する。しかし、制御信号ＳＣによりリングオシレータ２１の発振・停止を制御することにより、半導体回路１１の動作状態をモニタしたいときだけ発振させれば、消費電力の削減が可能となる。
【００２４】
出力電圧制御回路３３は、三角波信号ＯＳＣ２とリングオシレータ２１の発振信号ＯＳＣ１とが入力される。出力電圧制御回路３３は、三角波信号ＯＳＣ２と発振信号ＯＳＣ１の周波数差又は位相差を検出し、その検出結果に応じて可変電源ＶＶを制御する。この可変電源ＶＶは比較電圧Ｖｒを誤差増幅回路３４に供給する。従って、出力電圧制御回路３３は、比較電圧Ｖｒを制御する。
【００２５】
誤差増幅回路３４は、非反転入力端子に比較電圧Ｖｒが入力され、反転入力端子に出力電圧Ｖｏが入力されている。誤差増幅回路３４は、比較電圧Ｖｒと出力電圧Ｖｏとの差電圧を増幅した信号Ｓ１を出力する。ＰＷＭ制御回路３５は、誤差増幅回路３４の出力信号Ｓ１と三角波信号ＯＳＣ２の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号ＳＧ１と第２制御信号ＳＧ２を生成する。
【００２６】
第１トランジスタＴ１は本実施形態ではＰチャネルＭＯＳトランジスタであり、ソースには入力電圧Ｖｉが印加され、ドレインは第２トランジスタＴ２に接続され、ゲートに第１制御信号ＳＧ１が印加されている。第２トランジスタＴ２は本実施形態ではＮチャネルＭＯＳトランジスタであり、ソースは低電位電源（本実施形態ではグランドＧＮＤ）に接続され、ドレインは第１トランジスタＴ１に接続され、ゲートに第２制御信号ＳＧ２が印加されている。第１トランジスタＴ１と第２トランジスタＴ２とが接続されたノードにはチョークコイルＬ１の第１端子が接続され、コイルＬ１の第２端子は半導体回路１１に接続されている。また、コイルＬ１の第２端子は、平滑用コンデンサＣ１を介してグランドＧＮＤに接続されている。
【００２７】
第１トランジスタＴ１と第２トランジスタＴ２は、第１制御信号ＳＧ１と第２制御信号ＳＧ２によりほぼ相補的にオンオフする。これらトランジスタＴ１，Ｔ２のオンオフにより、入力電圧Ｖｉを降圧した出力電圧Ｖｏを半導体回路１１に供給する。そして、出力電圧Ｖｏは、信号Ｓ１（出力電圧Ｖｏと比較電圧Ｖｒの差電圧の増幅信号）と三角波信号ＯＳＣ２の比較結果に応じたトランジスタＴ１，Ｔ２のオン／オフ比により決定される。つまり、ＤＣ−ＤＣコンバータ１２は、出力電圧Ｖｏの検出結果をフィードバックしてＰＷＭ制御回路３５が出力する第１制御信号ＳＧ１，第２制御信号ＳＧ２のパルス幅を制御（ＰＷＭ制御）し、これにより、トランジスタＴ１のオン時間とオフ時間の比（オン／オフ比）を制御することで、出力電圧Ｖｏを制御する。
【００２８】
そして、出力電圧制御回路３３は、比較電圧Ｖｒをリングオシレータ２１の発振信号ＯＳＣ１の周波数と発振器３２の三角波信号ＯＳＣ２の周波数との差に基づいて制御する。従って、出力電圧制御回路３３は、比較電圧Ｖｒを制御することで出力電圧Ｖｏを制御し、発振信号ＯＳＣ１の周波数を三角波信号ＯＳＣ２の周波数と一致させる。つまり、半導体回路１１の動作速度が一定値になる。
【００２９】
図２に示すように、出力電圧制御回路３３は、位相検出器（Phase Detector：Ｐ／Ｄ）４１、カウンタ４２、レジスタ４３、加算器４４、Ｄ−Ａ変換器（ＤＡＣ）４５、制御部４６を含む。
【００３０】
位相検出器４１は、三角波信号ＯＳＣ２と発振信号ＯＳＣ１の位相差を検出し、その検出結果を出力する。本実施形態では、位相と対応関係にある周波数の差を検出するように構成されている。即ち、位相検出器４１は、三角波信号ＯＳＣ２と発振信号ＯＳＣ１の周波数（パルス数）をカウントし、そのカウント値の大小に応じた信号Ｓ１を出力するように構成されている。詳述すると、位相検出器４１は、第１カウンタ５１、第２カウンタ５２、比較器５３から構成されている。第１カウンタ５１は、発振信号ＯＳＣ１の周波数（パルス数をカウントし、そのカウント値を出力する。第２カウンタ５２は、三角波信号ＯＳＣ２の周波数をカウントし、そのカウント値を出力する。比較器５３は、第１及び第２カウンタ５１，５２のカウント値を比較し、それらの大小関係に応じた信号Ｓ１を出力する。
【００３１】
カウンタ４２は、アップ・ダウンカウンタであり、信号Ｓ１に応じてカウント値をカウントアップ又はカウントダウンし、そのカウント値を出力する。このカウンタ４２は、初期値が零（０）である。そして、このカウンタ４２のカウント値は、発振信号ＯＳＣ１と三角波信号ＯＳＣ２の位相差（周波数差）により変化する。例えば発振信号ＯＳＣ１の周波数が三角波信号ＯＳＣ２の周波数よりも多いとき、カウンタ４２のカウント値は負の値であり、逆の場合には正の値である。
【００３２】
基準電圧レジスタ４３には、出力電圧Ｖｏの基準電圧値が記憶されている。この基準電圧値は、例えば、出力電圧Ｖｏを３Ｖ（ボルト）とした場合、その３Ｖに対応するデジタル値である。
【００３３】
加算器４４は、レジスタ４３から読み出された基準値に、カウンタ４２の出力値を加算し、その加算結果をＤＡＣ４５に出力する。
ＤＡＣ４５は、加算器４４から入力される値（デジタル値）に応じた比較電圧Ｖｒを出力する。
【００３４】
制御部４６は、出力電圧制御回路３３を構成する各回路４１〜４５の動作を制御する。また、制御部４６は、制御信号ＳＣを出力する。詳しくは、制御部４６は、半導体回路１１の状態を検出する時（例えば初期値設定期間）にＨレベルの制御信号ＳＣを出力するとともに、各回路４１〜４５を動作させる。従って、リングオシレータ２１は発振動作し、出力電圧制御部４６は、リングオシレータ２１の発振信号ＯＳＣ１の周波数を三角波信号ＯＳＣ２の周波数に近づけるように比較電圧Ｖｒを制御して出力電圧Ｖｏを生成する。検出が終了した後、制御部４６はＬレベルの制御信号ＳＣを出力し、リングオシレータ２１はその制御信号ＳＣに応答して発振を停止する。更に、制御部４６は、位相検出器４１の動作を停止させる。すると、カウンタ４２は、カウント値を変化させない、即ち最後の値を保持するため、ＤＡＣはその値に応じた比較電圧Ｖｒを継続的に出力する。
【００３５】
この動作について詳述する。
上記のように構成されたＤＣ−ＤＣコンバータ１２において、カウンタ４２のカウント値は起動時に０にセットされる。加算器は、レジスタ４３に記憶された基準電圧値にそのカウント値を加算して出力する。従って、ＤＡＣ４５は、基準電圧値に対応する電圧を持つ比較電圧Ｖｒを出力する。その結果、ＤＣ−ＤＣコンバータ１２は、基準電圧値で決定される出力電圧Ｖｏを出力する。
【００３６】
次ぎに、制御部４６は、Ｈレベルの制御信号ＳＣを出力してリングオシレータ２１を動作させ、半導体回路１１の特性をモニタする。制御部４６は、リングオシレータ２１が動作した後、位相検出器４１及びカウンタ４２を動作させ、発振器３２の三角波信号ＯＳＣ２の周波数とリングオシレータ２１の周波数をカウントさせ、適当なところ、例えばカウンタ５２のカウント値が所定値ｎを示したところで位相検出器の両カウンタ５１，５２を停止させ、それらのカウント値を比較器５３で比較する。
【００３７】
例えば、リングオシレータ２１の周波数を示すカウンタ５１のカウント値ｍが、三角波信号ＯＳＣ２の周波数を示すカウンタ５２のカウント値ｎより小さいとき、半導体回路１１の動作速度が期待値より遅い事を示すので、ＤＣ−ＤＣコンバータ１２の出力電圧Ｖｏを増加させるために、カウンタ４２のカウント値を増加させる。加算器４４は基準電圧値にカウンタ４２のカウント値を加算してＤＡＣ４５に出力するので、誤差増幅回路３４に入力される比較電圧Ｖｒは初期の電圧値よりもカウンタ４２のカウント値に応じた値αだけ高くなる。その結果、ＤＣ−ＤＣコンバータ１２の出力電圧Ｖｏもαだけ上昇する。半導体回路１１の電源電圧Ｖｏがαだけ上昇したことでリングオシレータ２１の周波数が上昇する。制御部４６は、再度位相検出器４１のカウンタ５１，５２を動作させ、三角波信号ＯＳＣ２の周波数と発振信号ＯＳＣ１の周波数をカウントさせ、両方の周波数の大小を比較する。
【００３８】
別の例として、リングオシレータ２１の周波数を示すカウンタ５１のカウント値ｍが、三角波信号ＯＳＣ２の周波数を示すカウンタ５２のカウント値ｎより大きいとき、半導体回路１１の動作速度が期待値より速い事を示すので、ＤＣ−ＤＣコンバータ１２の出力電圧Ｖｏを減少させるために、カウンタ４２のカウント値を減少させる。加算器４４は基準電圧値にカウンタ４２のカウント値を加算してＤＡＣ４５に出力するので、誤差増幅回路３４に入力される比較電圧Ｖｒは初期の電圧値よりもカウンタ４２のカウント値に応じた値αだけ低くなる。その結果、ＤＣ−ＤＣコンバータ１２の出力電圧Ｖｏもαだけ低下する。半導体回路１１の電源電圧Ｖｏがαだけ降下したことでリングオシレータ２１の周波数が低下する。制御部４６は、再度位相検出器４１のカウンタ５１，５２を動作させ、三角波信号ＯＳＣ２の周波数と発振信号ＯＳＣ１の周波数をカウントさせ、両方の周波数の大小を比較する。
【００３９】
制御部４６は、上記動作を繰り返し、リングオシレータ２１の発振信号ＯＳＣ１と発振器３２の三角波信号ＯＳＣ２の周波数が近差（周波数差が０）になったら、Ｌレベルの制御信号を出力してリングオシレータ２１を停止させる。又、制御部４６は、位相比較器５３の動作を停止させる。ＤＣ−ＤＣコンバータ１２は、カウンタ４２が最後の値を保持しているので、その値に応じた比較電圧Ｖｒを出力するように動作を続ける。
【００４０】
位相比較器５３の動作を停止させることで、電力消費が少なくなる。また、カウンタ４２と比較器５３は動作状態が変化しない（値を保持する）ため、消費電力が動作状態が変化する場合に比べて少なくなる。結果、消費電力が半導体回路１１の状態を検出する時と比べて少なくなる。つまり、半導体集積回路装置１０全体の消費電力は、リングオシレータ２１や出力電圧制御回路３３を設けていない装置に比べてほとんど増加しない。半導体回路１１の動作を検出して出力電圧Ｖｏを制御するために、リングオシレータ２１と出力電圧制御回路３３を設けたが、これらの占有面積は従来例の構成に比べて少ない。従って、半導体集積回路装置１０の大きさの増加量が抑えられる。
【００４１】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
（１）出力電圧制御回路３３は、半導体回路１１に設けられたリングオシレータ２１から出力される発振信号ＯＳＣ１と、ＤＣ−ＤＣコンバータ１２に設けられた発振器３２から出力される三角波信号ＯＳＣ２とを比較し、該比較結果に基づいて出力電圧Ｖｏと比較する比較電圧Ｖｒを変更し、出力電圧Ｖｏを変更するようにした。その結果、リングオシレータ２１の発振信号ＯＳＣ１を基準信号である三角波信号ＯＳＣ２に一致させることで、半導体回路１１をその三角波信号ＯＳＣ２応じた速度で動作させる（特性に補償する）ことができるとともにその速度で安定させることができる。
【００４２】
（２）出力電圧制御回路３３は、制御信号ＳＣを出力してリングオシレータ２１を作動又は停止するようにした。その結果、必要なときにのみリングオシレータ２１を動作させて半導体回路１１の特性をモニタすることができるとともに、不要なときにリングオシレータ２１を停止させることで消費電力の増加を抑えることができる。
【００４３】
（３）半導体回路１１の特性をリングオシレータ２１によりモニタすることで、半導体回路１１の動作速度を容易にモニタすることができる。また、リングオシレータ２１を用いることで、発振／停止を容易に制御することができる。
【００４４】
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施の形態では、半導体回路１１にその状態を検出するためのリングオシレータ２１を設け、半導体回路１１に動作電圧を供給する電源回路としてのＤＣ−ＤＣコンバータ１２に、半導体回路１１の状態を検出して出力電圧Ｖｏを制御する出力電圧制御回路３３を備えた。これらの構成を適宜変更してもよい。図３〜図１０は、変形例を示す概略ブロック図である。
【００４５】
図３に示すように、半導体集積回路装置６０は、半導体回路（ＬＳＩ）６１とＤＣ−ＤＣコンバータ６２とを備えている。半導体回路６１は、モニタ回路（装置Ａ）６３を含み、ＤＣ−ＤＣコンバータ６２は、信号生成回路（装置Ｂ）６４、出力部６５、制御装置６６を含む。
【００４６】
モニタ回路６３は半導体回路６１の特性をモニタする手段であり、上記実施の形態では図１に示すリングオシレータ２１が該当する。信号生成回路６４は基準信号を生成する手段であり、図１に示す発振器３２が該当する。出力部６５は半導体回路６１の動作電圧Ｖｏを出力する手段であり、図１に示すトランジスタＴ１，Ｔ２、誤差増幅回路３４、ＰＷＭ制御回路３５等がこれに該当する。制御装置６６は、モニタ回路６３の出力信号Ｓａと信号生成回路６４の基準信号Ｓｂに基づいてモニタ回路６３の動作を制御する制御信号ＳＣを出力するとともに出力部６５を制御する手段であり、出力電圧制御回路３３がこれに該当する。モニタ信号Ｓａはリングオシレータ２１の発振信号ＯＳＣ１が該当し、基準信号Ｓｂは発振器３２の三角波信号ＯＳＣ２が該当する。このように機能的なブロックによって構成されていてもよい。
【００４７】
図４に示すように、半導体集積回路装置６０ａは、半導体回路（ＬＳＩ）６１とＤＣ−ＤＣコンバータ６２ａとを備えている。ＤＣ−ＤＣコンバータ６２ａは、信号生成回路（装置Ｂ）６４ａ、出力部６５ａ、制御装置６６を含む。この信号生成回路６４ａは、制御信号ＳＣに応答して作動・停止する。つまり、制御装置６６は、信号生成回路６４ａを制御する。この構成により、モニタする期間以外のときには信号生成回路６４ａを停止させることで、ＤＣ−ＤＣコンバータ６２ａの消費電力を低減することができる。尚、このように構成する場合、図１に示す発振器３２は出力部６５ａに含まれ、新たに信号生成回路６４ａとして機能する発振器を必要とする。
【００４８】
図５に示すように、半導体集積回路装置６０ｂは、半導体回路（ＬＳＩ）６１ｂとＤＣ−ＤＣコンバータ６２ｂとを備えている。半導体回路６１ｂは、モニタ回路（装置Ａ）６３及び制御装置６６を含み、ＤＣ−ＤＣコンバータ６２ｂは、信号生成回路（装置Ｂ）６４、出力部６５を含む。つまり、制御装置６６を形成する回路は、ＤＣ−ＤＣコンバータに限定されない。
【００４９】
図６に示すように、半導体集積回路装置６０ｃは、半導体回路（ＬＳＩ）６１ｂとＤＣ−ＤＣコンバータ６２ｃとを備えている。ＤＣ−ＤＣコンバータ６２ｃは、信号生成回路（装置Ｂ）６４ａを含む。つまり、図４に示す構成と同様に、信号生成回路６４ａは、制御信号ＳＣに応答して作動・停止し、制御装置６６は、信号生成回路６４ａを制御する。この構成により、モニタする期間以外のときには信号生成回路６４ａを停止させることで、ＤＣ−ＤＣコンバータ６２ａの消費電力を低減することができる。
【００５０】
図７に示すように、半導体集積回路装置６０ｄは、半導体回路（ＬＳＩ）６１とＤＣ−ＤＣコンバータ６２ｄとを備えている。ＤＣ−ＤＣコンバータ６２ｄは、信号生成回路（装置Ｂ）６４、出力部６５、制御装置６６ｄ、第２の制御部としてのタイマ回路６７を含む。タイマ回路６７は、間欠的にＨレベルの制御信号ＳＣを出力する。この構成により、定期的に半導体回路６１の状態をモニタして出力電圧Ｖｏを制御することにより、半導体回路６１の状態の経時変化に対応することができるようになる。
【００５１】
図８に示す半導体集積回路装置６０ｅは、タイマ回路６７から出力される制御信号ＳＣにより信号生成回路（装置Ｂ）６４ａを制御する。この構成によれば、図４に示す半導体集積回路装置６０ａと同様に、モニタする期間以外のときには信号生成回路６４ａを停止させることで、ＤＣ−ＤＣコンバータ６２ａの消費電力を低減することができる。
【００５２】
図９に示すように、半導体集積回路装置６０ｆは、半導体回路（ＬＳＩ）６１ｆとＤＣ−ＤＣコンバータ６２ｂとを備えている。半導体回路６１ｆは、モニタ回路（装置Ａ）６３、制御装置６６、タイマ回路６７を含み、ＤＣ−ＤＣコンバータ６２は、信号生成回路（装置Ｂ）６４、出力部６５を含む。この構成によれば、半導体回路６１ｆの状態に応じて出力電圧Ｖｏを制御して該半導体回路６１ｆの動作速度を一定に保つことができるとともに、半導体回路６１の状態の経時変化に対応することができるようになる。
【００５３】
図１０に示すように、半導体集積回路装置６０ｇは、半導体回路（ＬＳＩ）６１ｆとＤＣ−ＤＣコンバータ６２ｃとを備えている。半導体回路６１ｆは、モニタ回路（装置Ａ）６３、制御装置６６、タイマ回路６７を含み、ＤＣ−ＤＣコンバータ６２は、信号生成回路（装置Ｂ）６４ａ、出力部６５を含む。この構成によれば、半導体回路６１ｆの状態に応じて出力電圧Ｖｏを制御して該半導体回路６１ｆの動作速度を一定に保つこと、半導体回路６１の状態の経時変化に対応すること、モニタする期間以外のときには信号生成回路６４ａを停止させることで、ＤＣ−ＤＣコンバータ６２ａの消費電力を低減することができる。
【００５４】
尚、図７〜図１０において、制御装置６６とタイマ回路６７とを別々に設けてもよい。つまり、図７，図８においてタイマ回路６７を半導体回路６１に備える、図９，図１０においてタイマ回路６７をＤＣ−ＤＣコンバータに備えるようにしてもよい。
【００５５】
・上記各実施の形態では、半導体集積回路装置を１つのチップにて形成したが、複数のチップにて形成してもよい。その場合、ＤＣ−ＤＣコンバータ１２を形成するチップにおいて、レジスタ４３を書き換え可能に構成すると、基準電圧値を変更することで出力電圧Ｖｏの値を変更することができ、異なる電源電圧にて動作する半導体回路に容易に対応することができるようになる。
【００５６】
・上記各実施の形態では、入力電圧Ｖｉを降圧した電圧Ｖｏ出力する降圧型のＤＣ−ＤＣコンバータ１２に具体化したが、電圧Ｖｏを適宜変更してもよい。
例えば、図１１に示す半導体集積回路装置１０ａに具体化してもよい。この半導体集積回路装置１０ａを構成するＤＣ−ＤＣコンバータ１２ａは、入力電圧Ｖｉが一端に印加されるコイルＬ１の他端をトランジスタＴ１，Ｔ２間のノードに接続し、第１トランジスタＴ１のソースから入力電圧Ｖｉを昇圧した電圧Ｖｏを出力する。このように構成された半導体集積回路装置１０ａにおいても、上記実施の形態と同様に、半導体回路１１に設けられたリングオシレータ２１の出力信号に基づいて供給する電圧Ｖｏを調整することで、半導体回路１１を所定の速度にて動作させることができる。尚、ＤＣ−ＤＣコンバータは、降圧型、昇圧型に限らず、半導体回路１１の構成に応じて負電圧を生成するＤＣ−ＤＣコンバータや異なる複数の電圧を生成するＤＣ−ＤＣコンバータを備える構成としてもよい。
【００５７】
上記各実施の形態から把握できる技術的思想を以下に記載する。
（付記１）
半導体回路と、該半導体回路に動作電圧を供給する電源回路と、を備えた半導体集積回路装置において、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路と、
前記電源回路に設けられ基準信号を生成する信号生成回路と、
前記電源回路に設けられ前記動作電圧を生成する出力部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を変更するよう前記出力部を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部と、
を備えたことを特徴とする半導体集積回路装置。
（付記２）
半導体回路と、該半導体回路に動作電圧を供給する電源回路と、を備えた半導体集積回路装置において、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路と、
前記電源回路に設けられ基準信号を生成する信号生成回路と、
前記電源回路に設けられ前記動作電圧を生成する出力部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を変更するよう前記出力部を制御する第１の制御部と、
前記半導体回路又は前記電源回路に設けられ前記モニタ回路を間欠的に動作させるための制御信号を出力する第２の制御部と、
を備えたことを特徴とする半導体集積回路装置。
（付記３）
前記信号生成回路は、前記制御信号に応答して動作又は停止することを特徴とする付記１又は付記２に記載の半導体集積回路装置。
（付記４）
ＤＣ−ＤＣコンバータから供給される動作電圧により動作する半導体回路であって、
制御信号に基づいて動作／停止し、特性に応じた信号を出力するモニタ回路と、
前記ＤＣ−ＤＣコンバータに設けられた信号生成回路から入力される基準信号と前記モニタ回路の出力信号との比較結果に基づいて前記動作電圧を変更するよう前記ＤＣ−ＤＣコンバータに設けられた出力部を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部と、
を備えたことを特徴とする半導体回路。
（付記５）
ＤＣ−ＤＣコンバータから供給される動作電圧により動作する半導体回路であって、
制御信号に基づいて動作／停止し、特性に応じた信号を出力するモニタ回路と、
前記ＤＣ−ＤＣコンバータに設けられた信号生成回路から入力される基準信号と前記モニタ回路の出力信号との比較結果に基づいて前記動作電圧を変更するよう前記ＤＣ−ＤＣコンバータに設けられた出力部を制御する第１の制御部と
前記モニタ回路の動作／停止を制御するための制御信号を出力する第２の制御部と、
を備えたことを特徴とする半導体回路。
（付記６）
入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータであって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する制御部を備えたことを特徴とするＤＣ−ＤＣコンバータ。
（付記７）
入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータであって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御する第１の制御部と、
前記モニタ回路の動作／停止を制御するための制御信号を間欠的に出力する第２の制御部と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
（付記８）
前記モニタ回路はリング発振器であり、
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記制御部は、前記リング発振器の発振信号と前記基準信号の位相差を検出し、該検出結果に基づいて前記比較電圧を制御することを特徴とする付記７記載のＤＣ−ＤＣコンバータ。
（付記９）
前記制御部は、前記リング発振器の発振信号と前記基準信号の位相差を検出する位相検出器と、
前記位相差に応じてカウントアップ又はカウントダウンするカウンタと、
基準電圧に対応する基準電圧値を記憶するレジスタと、
前記基準電圧値に前記カウンタのカウント値を加算する加算器と、
前記加算器の出力信号に応じた電圧を出力するＤ−Ａ変換器とを備え、
前記Ｄ−Ａ変換器の出力電圧を前記比較電圧として前記誤差増幅回路に供給することを特徴とする付記８記載のＤＣ−ＤＣコンバータ。
（付記１０）
前記位相検出器は、
前記発振信号の周波数をカウントする第１カウンタと、
前記基準信号の周波数をカウントする第２カウンタと、
前記第１カウンタのカウント値と前記第２カウンタのカウント値とを比較し、その比較結果に応じた信号を前記位相差として出力する比較器と、
を備えたことを特徴とする付記９記載のＤＣ−ＤＣコンバータ。
（付記１１）
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御回路であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御し、前記モニタ回路の動作／停止を制御するための制御信号を出力する、ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記モニタ回路はリング発振器であり、
前記リング発振器の発振信号と前記基準信号の位相差を検出し、該検出結果に基づいて前記比較電圧を制御することを特徴とする付記１１記載のＤＣ−ＤＣコンバータの制御回路。
（付記１３）
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御した後、制御信号を出力して前記モニタ回路の動作を停止させる、ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１４）
前記動作電圧と比較電圧との差電圧を増幅する誤差増幅回路と、
前記誤差増幅回路の出力信号と三角波信号の電圧を比較し、該比較結果に応じたパルス幅を持つ第１制御信号と第２制御信号を生成するＰＷＭ制御回路と、
直列接続され、前記第１制御信号がゲートに印加された第１のトランジスタ及び前記第２制御信号がゲートに印加された第２のトランジスタと、
を備え、
前記第１トランジスタ及び第２トランジスタのオンオフ動作に従って入力電圧を直流変換して半導体回路に供給する動作電圧を生成するＤＣ−ＤＣコンバータの制御方法であって、
前記半導体回路に設けられ該半導体回路の特性を検出するためのモニタ回路に対して該モニタ回路の動作／停止を制御するための制御信号を間欠的に出力し、前記モニタ回路の出力信号と基準信号とを比較し、その比較結果に基づいて前記動作電圧を制御する、ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
（付記１５）
前記モニタ回路はリング発振器であり、
前記リング発振器の発振信号と前記基準信号の位相差を検出し、該検出結果に基づいて前記比較電圧を制御することを特徴とする付記１３又は付記１４に記載のＤＣ−ＤＣコンバータの制御方法。
【図面の簡単な説明】
【００５８】
【図１】一実施形態の半導体集積回路装置の構成を示すブロック図である。
【図２】出力電圧制御回路の構成を示すブロック図である。
【図３】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図４】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図５】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図６】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図７】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図８】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図９】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図１０】別の半導体集積回路装置の構成を示す概略ブロック図である。
【図１１】別の半導体集積回路装置の構成を示すブロック図である。
【符号の説明】
【００５９】
１２  ＤＣ−ＤＣコンバータ
１１  半導体回路
２１  リングオシレータ
３１  制御回路
３５  ＰＷＭ制御回路
４６  制御部
６３  モニタ回路
６５  出力部
６４  信号生成回路
ＯＳＣ１  発振信号
ＯＳＣ２  三角波信号（基準信号）
ＳＣ  制御信号
ＳＧ１  第１制御信号
ＳＧ２  第２制御信号
Ｔ１  第１トランジスタ
Ｔ２  第２トランジスタ
Ｖｉ  入力電圧
Ｖｏ  動作電圧（出力電圧）
Ｖｒ  比較電圧
【図１】
2006187153.tif 000003
【図２】
2006187153.tif 000004
【図３】
2006187153.tif 000005
【図４】
2006187153.tif 000006
【図５】
2006187153.tif 000007
【図６】
2006187153.tif 000008
【図７】
2006187153.tif 000009
【図８】
2006187153.tif 000010
【図９】
2006187153.tif 000011
【図１０】
2006187153.tif 000012
【図１１】
2006187153.tif 000013