(57)【要約】【課題】比較的簡単な構成の回路でアタック時間の短縮を実現する。【解決手段】ゼロクロス検出部５０は、アナログ信号のゼロクロスを検出し、検出タイミングを示すゼロクロス信号を出力する。またレベル検出部３１は、Ａ／Ｄ変換されたデジタル信号のレベルを検出し、検出レベルと過大信号検出レベルとを比較し、当該デジタル信号が過大信号検出レベルに達している場合に過大信号レベル検出信号を出力する。前記ゼロクロス信号と過大信号レベル検出信号がＯＲ回路６０に入力され、双方のタイミングを有するゲイン変更タイミング信号がラッチ回路７０に出力され、ラッチ回路７０は、前記ゼロクロス信号と過大信号レベル検出信号の入力タイミングでゲインコントロール部４１からのアタック動作制御信号を前記プログラマブルゲインアンプ１０に出力する。【選択図】図１
2006041732.tif 000002
【特許請求の範囲】
【請求項１】
可変利得アンプにて増幅されたアナログ信号のゼロクロスを検出し、検出タイミングを示すゼロクロス信号を出力するゼロクロス検出回路と、
前記可変利得アンプの出力信号のレベル検出を行い、検出レベルと過大信号検出レベルとを比較し、当該出力信号が過大信号検出レベルに達している場合に過大信号レベル検出信号を出力するレベル検出回路と、
前記可変利得アンプの出力信号が所定レベルとなるよう前記可変利得アンプのゲインを調整するためのアタック動作制御信号を、前記ゼロクロス信号あるいは過大信号レベル検出信号の入力タイミングで前記可変利得アンプに出力するゲイン調整制御回路と、
を含むことを特徴とする自動レベル調整回路。
【請求項２】
可変利得アンプにて増幅されたアナログ信号をデジタル変換するＡ／Ｄコンバータと、
前記増幅されたアナログ信号のゼロクロスを検出し、検出タイミングを示すゼロクロス信号を出力するゼロクロス検出回路と、
前記Ａ／Ｄコンバータにて変換されたデジタル信号のレベルを検出し、検出レベルと過大信号検出レベルとを比較し、当該デジタル信号が過大信号検出レベルに達している場合に過大信号レベル検出信号を出力するレベル検出回路と、
前記可変利得アンプの出力信号が所定レベルとなるよう前記可変利得アンプのゲインを調整するためのアタック動作制御信号を、前記ゼロクロス信号あるいは過大信号レベル検出信号の入力タイミングで前記可変利得アンプに出力するゲイン調整制御回路と、
を含むことを特徴とする自動レベル調整回路。
【請求項３】
請求項１又は２に記載の自動レベル調整回路において、
前記ゲイン調整制御回路は、
前記ゼロクロス信号と過大信号レベル検出信号との論理和をとり、ゲイン変更タイミング信号を出力する論理回路と、
前記ゲイン変更タイミング信号の入力タイミングで、前記アタック動作制御信号を前記可変利得アンプに出力するラッチ回路と、
を含むことを特徴とする自動レベル調整回路。
【請求項４】
請求項３に記載の自動レベル調整回路において、
前記ゲイン調整制御回路は、前記レベル検出回路にて得られた比較結果に基づき、前記アタック動作制御信号を前記ラッチ回路に出力するゲインコントロール回路を含むことを特徴とする自動レベル調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンプからの出力信号レベルが所定のレベルになるようにアンプゲインを自動調整する自動レベル調整（ＡＬＣ：Automatic Level Control）回路に係り、特に、プログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路におけるアタック動作特性の改善に関する。
【背景技術】
【０００２】
デジタルカメラやデジタルビデオカメラ等の電子式カメラの多くは、動画像を録画する録画機能と共に、マイクロフォンより入力した音声を録音する録音機能を備えている。そして、録音機能を備えるこれらの電子式カメラには、一般的に、入力音声を所定の音声信号レベルで録音可能とするために、音声録音に際し記録段の前段に備えられたアンプのゲインを入力音声信号のレベルに応じて自動調整する回路が備えられている。このような回路として、例えば図８のような構成を有する、プログラマブルゲインアンプ１０を用いたデジタル検波方式の自動レベル調整回路（以下、ＡＬＣ回路という）がある。
【０００３】
図８のＡＬＣ回路によれば、まずプログラマブルゲインアンプ１０の後段のアナログ／デジタルコンバータ（Ａ／Ｄコンバータ）２０にて、プログラマブルゲインアンプ１０で増幅された入力音声信号がアナログ信号からデジタル信号に変換される。次に、レベル検出部３０にてこのデジタル信号のレベルが検出され、且つこの検出レベルと所定の基準レベルとが比較される。そして、ここで得られた比較結果に基づき、ゲインコントロール部４０からプログラマブルゲインアンプ１０に出力された制御信号によって、プログラマブルゲインアンプ１０からの出力音声信号（プログラマブルゲインアンプ１０にて増幅された入力音声信号）が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインが調整される。
【０００４】
具体的には、レベル検出部３０にて検出されたデジタル信号のレベルが所定の基準レベルより大きい場合、プログラマブルゲインアンプ１０のアンプゲインを１ステップずつ段階的に下げる動作（アタック動作）を行い、デジタル出力信号レベルが所定の基準レベルより小さい場合、プログラマブルゲインアンプ１０のアンプゲインを１ステップずつ段階的に上げる動作（リカバリー動作）を行う。そして、このようなアタック動作及びリカバリー動作によるゲインの調整を、デジタル信号レベルが所定の基準レベルとなるまで連続して行うことにより、アンプのゲインを入力音声信号のレベルに応じて所定の基準レベルへ自動調整でき、入力音声を所定の音声信号レベルで録音できるようになる。尚、以上のような構成のＡＬＣ回路は、例えば下記特許文献１に開示されている。
【０００５】
【特許文献１】特開平１１−３２８８５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
通常、ＡＬＣ回路で行われるアタック動作は、ダイナミックレンジを超えた過大信号による音声波形の崩れを最小限に抑えるため短時間で行われる。また、上述のようなＡＬＣ回路においてデジタルによる離散的なアンプゲイン制御を行う場合、ゲインを変更する際に波形に段差が生じるとこれがノイズの原因となるため、この段差の発生を回避すべくゼロクロス時にのみアタック動作によるゲインの変更を行うのが一般的である。
【０００７】
しかしながら、このようにゼロクロス時にのみアタック動作によるゲイン変更を行うとなると、信号周波数によってアタック時間が変動し、特に信号周波数が低くゼロクロスの間隔が長い場合には、ゲイン変更のタイミングの間隔が長くなるため、なかなかアタック動作が収束せず、その結果アタック時間が長くなってしまうといった問題があった。
【０００８】
また、特に音声信号が急激な振幅変化を有する過大信号である場合、基準レベルを超えているためにアタック動作を早急に行うべきところであるが、ゼロクロスの間隔が長いと、次のゼロクロスまでアタック動作によるゲイン変更が行えないため、このような長いアタック時間の間において、ダイナミックレンジをオーバーして波形がクリップした状態が長く続いてしまう。
【０００９】
本発明の目的は、Ａ／Ｄコンバータにてアナログ信号から変換されたデジタル信号が過大信号レベルに達した場合には、ゼロクロス時でなくとも、過大信号レベルに達した際にアタック動作によるゲイン変更を即時行うことにより、アタック時間を短縮することができるＡＬＣ回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記問題点を解消するため、本発明の自動レベル調整回路は、可変利得アンプにて増幅されたアナログ信号のゼロクロスを検出し、検出タイミングを示すゼロクロス信号を出力するゼロクロス検出回路と、前記可変利得アンプの出力信号のレベル検出を行い、検出レベルと過大信号検出レベルとを比較し、当該出力信号が過大信号検出レベルに達している場合に過大信号レベル検出信号を出力するレベル検出回路と、前記可変利得アンプの出力信号が所定レベルとなるよう前記可変利得アンプのゲインを調整するためのアタック動作制御信号を、前記ゼロクロス信号あるいは過大信号レベル検出信号の入力タイミングで前記可変利得アンプに出力するゲイン調整制御回路と、を含むことを特徴とする。
【００１１】
また、本発明の自動レベル調整回路は、可変利得アンプにて増幅されたアナログ信号をデジタル変換するＡ／Ｄコンバータと、前記増幅されたアナログ信号のゼロクロスを検出し、検出タイミングを示すゼロクロス信号を出力するゼロクロス検出回路と、前記Ａ／Ｄコンバータにて変換されたデジタル信号のレベルを検出し、検出レベルと過大信号検出レベルとを比較し、当該デジタル信号が過大信号検出レベルに達している場合に過大信号レベル検出信号を出力するレベル検出回路と、前記可変利得アンプの出力信号が所定レベルとなるよう前記可変利得アンプのゲインを調整するためのアタック動作制御信号を、前記ゼロクロス信号あるいは過大信号レベル検出信号の入力タイミングで前記可変利得アンプに出力するゲイン調整制御回路と、を含むことを特徴とする。
【００１２】
また、上記構成の自動レベル調整回路において、前記ゲイン調整制御回路は、前記ゼロクロス信号と過大信号レベル検出信号との論理和をとり、ゲイン変更タイミング信号を出力する論理回路と、前記ゲイン変更タイミング信号の入力タイミングで、前記アタック動作制御信号を前記可変利得アンプに出力するラッチ回路と、を含むことを特徴とする。
【００１３】
また、上記構成の自動レベル調整回路において、前記ゲイン調整制御回路は、前記レベル検出回路にて得られた比較結果に基づき、前記アタック動作制御信号を前記ラッチ回路に出力するゲインコントロール回路を含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、音声信号が急激な振幅変化を有する過大信号である場合には、次のゼロクロス時を待たずとも、過大信号検出レベル（例えば、フルスケール）到達時にアタック動作によるゲイン変更を即時行うため、アタック時間を短縮することができ、しかも比較的簡単な構成の回路でアタック時間の短縮を実現することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１６】
図１は、本実施形態に係るＡＬＣ回路の回路図である。また図２は、図１のＡＬＣ回路におけるレベル検出部の回路構成の一例を示す図であり、図３は、図２のレベル検出部におけるフルスケール検出部の回路構成の一例を示す図である。また図４は、本実施形態に係るＡＬＣ回路を用いた場合のアタック動作時における各種信号と入力音声信号との関係を示す図である。尚、図１において、図８のＡＬＣ回路と同様の構成要素については、図８と同じ符号を付す。
【００１７】
図１のＡＬＣ回路では、可変利得アンプ（例えば、プログラマブルゲインアンプ）１０の後段に、ゼロクロス検出部５０とＡ／Ｄコンバータ２０とが接続されている。ゼロクロス検出部５０では、図４のように、プログラマブルゲインアンプ１０にて増幅された入力音声信号（アナログ信号）のゼロクロスが検出され、検出結果のゼロクロス信号がＨレベル信号としてＯＲ回路６０に出力される。また、Ａ／Ｄコンバータ２０では、プログラマブルゲインアンプ１０にて増幅された入力音声信号（アナログ信号）がデジタル信号に変換され、このデジタル信号がレベル検出部３１に出力される。
【００１８】
レベル検出部３１では、このデジタル信号のレベルが検出され、この検出レベルと所定の基準レベルとが比較される。レベル検出部３１には、例えば図２のように、第一比較器３２と第二比較器３３とフルスケール検出部３４とが備えられている。第一比較器３２は、デジタル信号のレベルと所定の基準レベル（アタック検出レベル）とを比較し、デジタル信号のレベルがアタック検出レベルより大きい場合には、後段のゲインコントロール部にその比較結果の信号を出力するものである。また、第二比較器３３は、デジタル信号のレベルと所定の基準レベル（リカバリー検出レベル）とを比較し、デジタル信号のレベルがリカバリー検出レベルより小さい場合には、後段のゲインコントロール部にその比較結果の信号を出力するものである。そして、得られた比較結果に基づき、プログラマブルゲインアンプ１０からの出力音声信号が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインを調整するための制御信号が、ゲインコントロール部４１から出力されることとなる。例えば、レベル検出部３１にて検出されたデジタル信号のレベルが所定の基準レベルより大きい場合には、プログラマブルゲインアンプ１０のアンプゲインを１ステップ下げる（アタック動作を行う）旨の制御信号が出力される。
【００１９】
さらに、本実施形態に係るＡＬＣ回路のレベル検出部３１では、Ａ／Ｄコンバータ２０からのデジタル信号が過大信号検出レベルであるフルスケールレベルに達している場合、図４のようにフルスケール検出がなされ、検出結果のフルスケール検出信号がＨレベル信号としてＯＲ回路６０に出力される。例えば、一定間隔のタイミング（例えばクロック信号のタイミング）でＡ／Ｄコンバータ２０からの出力レベルを検出した場合、Ａ／Ｄコンバータ２０の出力レベルが上限値または下限値において所定の検出回数一定ならば、図４のようなフルスケールに達している状態であることから、このように所定の検出回数連続してＡ／Ｄコンバータ２０からの出力レベルが一定であるときには、その都度フルスケール検出がなされ、フルスケール検出信号がＨレベル信号としてＯＲ回路６０に出力される。
【００２０】
具体的には、レベル検出部３１のフルスケール検出部３４は、２の補数形式データの場合、例えば図３のように構成されており、Ａ／Ｄコンバータ２０からのデジタル出力において（２ｎ−１）に等しい状態がカウンタ３４ａにて所定の検出回数連続してカウントされた場合には、プラスのフルスケール（上限値）に達したと判断する。また、Ａ／Ｄコンバータ２０からのデジタル出力において−（２ｎ−１）に等しい状態がカウンタ３４ｂにて所定の検出回数連続してカウントされた場合には、マイナスのフルスケール（下限値）に達したと判断する。そして、ＯＲ回路３４ｃにて各カウンタ３４ａ，３４ｂからの出力のＯＲをとり、フルスケール検出信号がＨレベル信号として出力されることとなる。尚、各カウンタ３４ａ，３４ｂでは、上記のような検出回数の連続状態が終了するとリセットされる。
【００２１】
また、このようなフルスケール検出が行われると、このフルスケール検出結果に基づき、プログラマブルゲインアンプ１０のアンプゲインを１ステップ下げる（アタック動作を行う）旨の制御信号が、ゲインコントロール部４１から出力される。
【００２２】
そして、ＯＲ回路６０では、ゼロクロス信号とフルスケール検出信号とのＯＲをとり、何れか一方のＨレベル信号がＯＲ回路６０に入力した場合には、そのタイミングで、ゲイン変更タイミング信号が図４のようなＨレベル信号としてラッチ回路７０に出力される。こうしてラッチ回路７０にゲイン変更タイミング信号（Ｈレベル信号）が入力されると、ゲインコントロール部４１からラッチ回路７０に入力された、アタック動作によって減算されたアンプゲイン設定の制御信号が、プログラマブルゲインアンプ１０に出力され、プログラマブルゲインアンプ１０のアンプゲインを下げるアタック動作が行われる。
【００２３】
また、ゼロクロス信号あるいはフルスケール検出信号の何れもがラッチ回路７０に入力されない状態では、直近にラッチ回路７０に入力された制御信号の状態が、このラッチ回路７０にて一時保持される。
【００２４】
そして、再度、ゼロクロス信号あるいはフルスケール検出信号の何れかのタイミングでゲイン変更タイミング信号がラッチ回路７０に入力されると、そのタイミングでゲインコントロール部４１からラッチ回路７０に入力された、アタック動作によって減算されたアンプゲイン設定の制御信号が、ラッチ回路７０を介してプログラマブルゲインアンプ１０に出力され、プログラマブルゲインアンプ１０のアンプゲインを下げるアタック動作が行われる。
【００２５】
以上説明したように、本実施形態に係るＡＬＣ回路によれば、ゼロクロス時のみならず、例えば音声信号が急激な振幅変化を有する過大信号である場合におけるフルスケール検出時においても、プログラマブルゲインアンプ１０のアンプゲインを下げるアタック動作を行うことができ、アタック時間の短縮を実現できる。従って、特に信号周波数が低くゼロクロスの間隔が長い場合であっても、ゼロクロスのタイミングを待つことなくゲイン変更ができ、アタック時間の短縮を実現できるようになる。
【００２６】
尚、本発明の好適な実施形態について説明したが、上記実施形態で説明したのはあくまでその一例に過ぎず、ゼロクロス時とフルスケール検出時の双方のタイミングで、プログラマブルアンプに対してアンプゲインを下げるアタック動作制御を行うという本発明の技術思想を実現可能なものであれば、いかなる回路構成であっても良い。例えば、ラッチ回路７０にゲイン変更タイミング信号を出力する回路としては、上記実施形態のＯＲ回路６０と等価な回路であっても良い。
【００２７】
また、上記実施形態では、出力レベルが上限値または下限値に達した状態についてフルスケール検出しているが、例えば、過大信号検出レベルとしてフルスケールレベル以外の任意のレベルを予め設定しておき、Ａ／Ｄコンバータ２０の出力レベルがこの過大信号検出レベルにおいて所定の検出回数一定ならば、上述のフルスケール検出と同様に、レベル検出部３１から過大信号レベル検出信号（フルスケール検出信号と同様）がＨレベル信号としてＯＲ回路６０に出力されるようにしても良い。尚、この場合、過大信号検出レベルをフルスケール近傍（例えば、０．５〜１．０ｄＢ程度）とすると好ましい。このようにフルスケール近傍に設定された任意の過大信号検出レベルを用いることにより、より迅速なアタック動作を完了することが可能となる。
【００２８】
また、上記実施形態のＡＬＣ回路は、図１のように、レベル検出のためにプログラマブルゲインアンプ１０からのアナログ出力をデジタル変換しており、プログラマブルゲインアンプ１０から後段にはアナログ出力する構成となっているが、ＡＬＣ回路の回路構成としてはこれに限定されるものではない。例えば、プログラマブルゲインアンプ１０からＡ／Ｄコンバータ２０にのみアナログ出力し、ここでデジタル変換されたデジタル信号を、Ａ／Ｄコンバータ２０からレベル検出部３１に出力すると共に、Ａ／Ｄコンバータ２０から後段にデジタル出力するようにしても良い。
【００２９】
また、例えば図５のように、ＡＬＣ回路が、レベル検出部１３１にはプログラマブルゲインアンプ１０からのアナログ信号が入力されるような構成であっても、以下のようにして、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。
【００３０】
図５のＡＬＣ回路において、レベル検出部１３１では、入力されるアナログ信号のアナログ電圧のレベルと所定の基準電圧レベルとが比較される。レベル検出部１３１には、例えば図６のように、第一電圧比較器１３２と第二電圧比較器１３３とフルスケール検出部１３４とが備えられている。第一電圧比較器１３２は、入力アナログ電圧のレベルと所定の基準電圧レベル（アタック検出レベル）とを比較し、入力信号のレベルがアタック検出レベルより大きい場合には、後段のゲインコントロール部にその比較結果の信号を出力するものである。また、第二電圧比較器１３３は、入力信号のレベルと所定の基準電圧レベル（リカバリー検出レベル）とを比較し、入力信号のレベルがリカバリー検出レベルより小さい場合には、後段のゲインコントロール部にその比較結果の信号を出力するものである。そして上記実施形態と同様に、得られた比較結果に基づき、プログラマブルゲインアンプ１０からの出力音声信号が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインを調整するための制御信号が、ゲインコントロール部４１から出力されることとなる。
【００３１】
また、レベル検出部１３１のフルスケール検出部１３４は、例えば図７のように構成されており、プログラマブルゲインアンプ１０からのアナログ信号が第三電圧比較器１３４ｄと第四電圧比較器１３４ｅとに入力される。第三電圧比較器１３４ｄは、入力アナログ電圧のレベルとプラス側のフルスケール電圧レベル（プラス側フルスケール検出レベル）とを比較し、入力信号のレベルがプラス側フルスケール検出レベルより大きい場合には、後段のゲインコントロール部にその比較結果の信号（Ｈレベル）を出力するものである。また、第四電圧比較器１３４ｅは、入力信号のレベルとマイナス側のフルスケール電圧レベル（マイナス側フルスケール検出レベル）とを比較し、入力信号のレベルがマイナス側フルスケール検出レベルより小さい場合には、後段のゲインコントロール部にその比較結果の信号（Ｈレベル）を出力するものである。
【００３２】
そして、例えば、一定間隔のタイミング（例えばクロック信号のタイミング）で第三電圧比較器１３４ｄからの信号（Ｈレベル）を検出した場合、この信号検出がカウンタ１３４ａにて所定の検出回数連続してカウントされると、入力信号がフルスケール（上限値）に達したと判断する。また、同様に第四電圧比較器１３４ｅからの信号（Ｈレベル）を検出した場合、この信号検出がカウンタ１３４ｂにて所定の検出回数連続してカウントされると、入力信号がフルスケール（下限値）に達したと判断する。そして、ＯＲ回路１３４ｃにて各カウンタ１３４ａ，１３４ｂからの出力のＯＲをとり、フルスケール検出信号がＨレベル信号として出力されることとなる。尚、各カウンタ１３４ａ，１３４ｂでは、上記実施形態と同様に、上記のような検出回数の連続状態が終了するとリセットされる。
【００３３】
以上のように、レベル検出部１３１及びフルスケール検出部１３４を上記のような構成とすることで、プログラマブルゲインアンプ１０からのアナログ信号がレベル検出部１３１に入力されるような構成であっても、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。
【図２】図１のＡＬＣ回路におけるレベル検出部の回路構成の一例を示す図である。
【図３】図２のレベル検出部におけるフルスケール検出部の回路構成の一例を示す図である。
【図４】図１の自動レベル調整回路を用いた場合のアタック動作時における各種信号と入力音声信号との関係を示す図である。
【図５】本発明の他の実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。
【図６】図５のＡＬＣ回路におけるレベル検出部の回路構成の一例を示す図である。
【図７】図６のレベル検出部におけるフルスケール検出部の回路構成の一例を示す図である。
【図８】従来のプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。
【符号の説明】
【００３５】
１０  プログラマブルゲインアンプ、２０  Ａ／Ｄコンバータ、３０，３１  レベル検出部、３２  第一比較器、３３  第二比較器、３４  フルスケール検出部、３４ａ，３４ｂ  カウンタ、３４ｃ  ＯＲ回路、４０，４１  ゲインコントロール部、５０  ゼロクロス検出部、６０  ＯＲ回路、７０  ラッチ回路。
【図１】
2006041732.tif 000003
【図２】
2006041732.tif 000004
【図３】
2006041732.tif 000005
【図４】
2006041732.tif 000006
【図５】
2006041732.tif 000007
【図６】
2006041732.tif 000008
【図７】
2006041732.tif 000009
【図８】
2006041732.tif 000010