(57)【要約】【課題】ＭＥＭＳ部品の性能の向上と製造コストの低下とを実現する。【解決手段】本発明の例に関わるＭＥＭＳ技術を使用した半導体装置は、空洞と、空洞の下部に位置する下部電極１３と、空洞の上部に位置するアクチュエータ１７，１８，１９と、アクチュエータ１７，１８，１９に結合される上部電極２２と、空洞の外部で、底面が空洞内の下部電極１３の上面よりも上に位置するコンタクトホールを介して、下部電極１３に接触する導電層２４とを備える。【選択図】図５
2006289520.tif 000002
【特許請求の範囲】
【請求項１】
空洞と、
前記空洞の下部に位置する下部電極と、
前記空洞の上部又は内部に位置するアクチュエータと、
前記アクチュエータに結合される上部電極と、
前記空洞の外部で、底面が前記空洞内の前記下部電極の上面よりも上に位置するコンタクトホールを介して、前記下部電極に接触する導電層と
を具備することを特徴とするＭＥＭＳ技術を使用した半導体装置。
【請求項２】
前記アクチュエータは、第１電極と、前記第１電極上の圧電層と、前記圧電層上の第２電極とから構成され、
前記第１及び第２電極の間に電圧が発生していない状態において、前記第１電極と前記下部電極との距離は、前記上部電極に近くなるほど大きくなる
ことを特徴とする請求項１に記載のＭＥＭＳ技術を使用した半導体装置。
【請求項３】
前記空洞は、絶縁層に設けられた溝により構成され、前記下部電極は、前記絶縁層上から前記溝内に跨がっていることを特徴とする請求項１又は２に記載のＭＥＭＳ技術を使用した半導体装置。
【請求項４】
絶縁層に溝を形成する工程と、
前記絶縁層上から前記溝内に跨がる下部電極を形成する工程と、
前記溝をダミー層により満たす工程と、
前記ダミー層上に、入力端子としての電極を有するアクチュエータ及び前記アクチュエータに結合される上部電極を形成する工程と、
前記ダミー層を空洞に変換する工程と
を具備することを特徴とするＭＥＭＳ技術を使用した半導体装置の製造方法。
【請求項５】
前記下部電極に対するコンタクトホール及び前記アクチュエータの電極に対するコンタクトホールを同時に形成する工程を具備することを特徴とする請求項４に記載のＭＥＭＳ技術を使用した半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（micro electro mechanical systems）技術を使用した半導体装置（以下、ＭＥＭＳ部品）に関する。
【背景技術】
【０００２】
ＭＥＭＳ技術とは、半導体加工技術を応用して可動な３次元構造体（アクチュエータ）を微細に作り込む技術のことである。
【０００３】
ＭＥＭＳ技術によれば、既存の部品とは比べものにならないほど小型で高性能な部品を開発できる可能性がある。例えば、ＬＳＩと個別部品との融合を実現することで、実装寸法を飛躍的に小さくし、消費電力を大幅に削減することも夢ではない。
【０００４】
現在、ＭＥＭＳ部品としては、主に、可変容量、スイッチ、加速度センサ、圧力センサ、ＲＦ(radio frequency)フィルタ、ジャイロスコープ、ミラーデバイスなどが研究、開発されている（例えば、特許文献１〜３参照）。
【０００５】
しかし、これらの部品を実用化するに当たっては、性能面や製造コストの面などから解決しなければならない課題も多く残っている。
【０００６】
性能面では、例えば、アクチュエータの可動範囲が問題となる。アクチュエータを圧電素子により構成する場合、圧電力のみでアクチュエータを可動にしようとすると、可動範囲が狭くなるという問題がある。一方、可動範囲を十分に確保するには、圧電素子に高電圧を与えなければならず、低電圧化が困難になる。
【０００７】
製造コストの面では、工程数を削減しつつも、高信頼性、高歩留りを実現できるプロセス技術の開発がキーワードとなる。しかし、ＭＥＭＳ部品では、アクチュエータが形成される可動部に空洞を形成しなければならない。
【０００８】
このため、半導体基板上には残渣の原因となる段差が生じ易く、さらに、空洞の底部の電極に対するコンタクトホールの深さがその他のコンタクトホールの深さに比べて極端に大きくなり易い。
【０００９】
その結果、段差をなくすためのＣＭＰ(chemical mechanical polishing)プロセスや、全てのコンタクトホールを形成するための複数のＰＥＰ(photo engraving process)などが必要となり、これらが、工程を複雑化かつ増加させ、製造コストの増加を招く原因となる。
【００１０】
また、ＣＭＰプロセスを採用する場合には、常に、研磨される材料の表面が皿状になるディッシングの問題を考慮しなければならない。
【特許文献１】米国特許第６，３５５，４９８号明細書
【特許文献２】米国特許第６，３５９，３７４号明細書
【特許文献３】特開２００３−１１７８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の例では、ＭＥＭＳ部品の性能の向上と製造コストの低下とを同時に実現する技術について提案する。
【課題を解決するための手段】
【００１２】
本発明の例に関わるＭＥＭＳ技術を使用した半導体装置は、空洞と、前記空洞の下部に位置する下部電極と、前記空洞の上部又は内部に位置するアクチュエータと、前記アクチュエータに結合される上部電極と、前記空洞の外部で、底面が前記空洞内の前記下部電極の上面よりも上に位置するコンタクトホールを介して、前記下部電極に接触する導電層とを備える。
【００１３】
本発明の例に関わるＭＥＭＳ技術を使用した半導体装置の製造方法は、絶縁層に溝を形成する工程と、前記絶縁層上から前記溝内に跨がる下部電極を形成する工程と、前記溝をダミー層により満たす工程と、前記ダミー層上に、入力端子としての電極を有するアクチュエータ及び前記アクチュエータに結合される上部電極を形成する工程と、前記ダミー層を空洞に変換する工程とを備える。
【発明の効果】
【００１４】
本発明の例によれば、ＭＥＭＳ部品の性能の向上と製造コストの低下とを同時に実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１６】
１．  概要  
本発明の例は、ＭＥＭＳ部品全般、例えば、可変容量、スイッチ、加速度センサ、圧力センサ、ＲＦ(radio frequency)フィルタ、ジャイロスコープ、ミラーデバイスなどに適用される。
【００１７】
まず、本発明の例では、工程数の削減による製造コストの低下を図るため、下部電極に対するコンタクトホールとアクチュエータの電極に対するコンタクトホールとを同時に形成する技術を提案する。
【００１８】
そのために、構造面からは、下部電極に対するコンタクトホールの底面が空洞内の下部電極の上面よりも上に位置する構造を提案する。また、プロセス面からは、絶縁層に溝を形成した後にその絶縁層上及び溝内に下部電極を形成することで、下部電極に対するコンタクトホールの深さが大きくならないようなプロセスを提案する。
【００１９】
尚、アクチュエータのタイプには制限されない。例えば、圧電力を利用する圧電タイプ、静電力を利用する静電タイプ、熱による変形を利用する熱タイプ、電磁力を利用する電磁タイプなどのアクチュエータを使用できる。
【００２０】
また、本発明の例では、アクチュエータの可動範囲を広くしてＭＥＭＳ部品の高性能化を図ると共に、低電圧化をも同時に実現するために、圧電力と静電力の２つの力を利用してアクチュエータを可動させる技術を提案する。
【００２１】
そのために、構造面から、アクチュエータを圧電素子で構成すると共に、圧電素子の第１及び第２電極の間に電圧が発生していない状態において、第１電極と下部電極との距離が上部電極に近くなるほど大きくなる構造を採用する。この場合、アクチュエータの可動時には、圧電素子による圧電力と、導電層及び下部電極間に発生する静電力とが同時に発生する。
【００２２】
２．  参考例  
図１は、参考例としてのＭＥＭＳ部品を示している。  
このＭＥＭＳ部品は、アクチュエータが圧電素子により構成される。
【００２３】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、下部電極１３が形成される。下部電極１３は、絶縁層１４に覆われる。絶縁層１４上には、下部電極１３の上部に溝を有する絶縁層１５が形成される。絶縁層１５上には、溝の上部を覆い、この溝を空洞とする絶縁層１６が形成される。
【００２４】
空洞上の絶縁層１６上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第１及び第２電極１７，１９と、これらの間に配置される圧電層（例えば、ＰＺＴ）１８とから構成される。
【００２５】
絶縁層１６上には、圧電素子を覆う絶縁層２０が形成される。
【００２６】
絶縁層２０には、第１及び第２電極１７，１９に達するコンタクトホールが設けられ、絶縁層２０上には、これらコンタクトホールを介して第１及び第２電極１７，１９に接続される導電層２１，２３が形成される。
【００２７】
また、絶縁層２０には、絶縁層１６に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを満たす上部電極２２が形成される。
【００２８】
さらに、絶縁層１４，１５，１６，２０には、下部電極１３に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを介して下部電極１３に接続される導電層２４が形成される。
【００２９】
ここで、例えば、導電層２３，２４を接地電位に固定し、導電層２１に入力信号Ｖｉｎを与えると、入力信号Ｖｉｎに応じて圧電素子が変形し、下部電極１３と上部電極２２との間の距離が変わる。つまり、下部電極１３と上部電極２２との間の容量Ｃが入力信号Ｖｉｎに応じて変わることになるため、例えば、このＭＥＭＳ部品を可変容量として用いることができる。
【００３０】
しかし、このＭＥＭＳ部品は、図面からも明らかなように、下部電極１３に対するコンタクトホールの深さｄ１がその他のコンタクトホールの深さに比べて極端に大きくなる。従って、下部電極１３に対するコンタクトホールをその他のコンタクトホールと同時に形成することが難しい。
【００３１】
また、アクチュエータは、基本的に圧電素子による圧電力のみで変形するために、高電圧を使用することなく、その可動範囲を広くすることが困難である。
【００３２】
３．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。
【００３３】
以下に説明する各実施の形態では、参考例との相違点を明確にするため、参考例と同様のタイプのＭＥＭＳ部品について説明するが、これは、本発明の例の全てがそのタイプのＭＥＭＳ部品に限定されることを意味するものではない。
【００３４】
(1)   第１実施の形態  
a.  構造  
図２は、第１実施の形態に関わるＭＥＭＳ部品を示している。図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図である。  
このＭＥＭＳ部品は、参考例と同様に、アクチュエータが圧電素子により構成される圧電タイプ可変容量である。
【００３５】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、溝を有する絶縁層１５が形成される。絶縁層１５上及び絶縁層１５に形成された溝内には、下部電極１３が形成される。下部電極１３は、絶縁層１４に覆われる。
【００３６】
絶縁層１５上には、溝の上部を覆い、この溝を空洞とする絶縁層１６が形成される。空洞上の絶縁層１６上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第１電極１７と、第１電極１７上の圧電層１８と、圧電層１８上の第２電極１９とから構成される。第１電極１７及び第２電極１９は、例えば、ＭＥＭＳ部品の入力端子として機能する。
【００３７】
絶縁層１６上には、圧電素子を覆う絶縁層２０が形成される。絶縁層２０には、第１及び第２電極１７，１９に達するコンタクトホールが設けられ、絶縁層２０上には、これらコンタクトホールを介して第１及び第２電極１７，１９に接続される導電層２１，２３が形成される。
【００３８】
また、絶縁層２０には、絶縁層１６に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを満たす上部電極２２が形成される。上部電極２２は、例えば、ＭＥＭＳ部品の出力端子として機能する。
【００３９】
さらに、絶縁層１４，１５，１６，２０には、下部電極１３に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを介して下部電極１３に接続される導電層２４が形成される。
【００４０】
ここで、例えば、導電層２３，２４を接地電位に固定し、導電層２１に入力信号Ｖｉｎを与えると、入力信号Ｖｉｎに応じて圧電素子が変形し、下部電極１３と上部電極２２との間の距離が変わる。つまり、下部電極１３と上部電極２２との間の容量Ｃが入力信号Ｖｉｎに応じて変わることになるため、例えば、このＭＥＭＳ部品を可変容量として用いることができる。
【００４１】
本例では、下部電極１３は、絶縁層１５上から溝内に跨って配置される。つまり、参考例のように下部電極１３上に厚い絶縁層１５が形成されるのではなく、その厚い絶縁層１５上に下部電極１３が形成される。
【００４２】
従って、下部電極１３に達するコンタクトホールの底面は、空洞内の下部電極１３の上面よりも上に位置する。
【００４３】
その結果、図面からも明らかなように、下部電極１３に対するコンタクトホールの深さｄ２は、その他のコンタクトホールの深さとほぼ同じになる。これにより、下部電極１３に対するコンタクトホールをその他のコンタクトホールと同時に形成することができる。
【００４４】
b.  材料、サイズなど  
次に、図２及び図３のＭＥＭＳ部品に使用する材料、サイズなどの例について説明する。
【００４５】
半導体基板１１としては、例えば、例えば、Si, Geなどの真性半導体、GaAs, ZnSeなどの化合物半導体、及び、これら半導体に不純物をドーピングした高導電性半導体から選択できる。半導体基板１１は、ＳＯＩ(silicon on insulator)基板であってもよい。
【００４６】
絶縁層１２としては、例えば、酸化シリコンから構成される。絶縁層１２の厚さは、３ｎｍ以上、好ましくは、４００ｎｍ以上にする。
【００４７】
下部電極１３及び上部電極２２としては、例えば、W, Al, Cu, Au, Ti, Pt などの金属、これら金属の少なくとも１つを含む合金、不純物を含んだ導電性ポリシリコンなどから選択できる。下部電極１３及び上部電極２２は、単層構造を有していても、また、積層構造を有していてもよい。
【００４８】
下部電極１３及び上部電極２２として、不純物を含んだ導電性ポリシリコンを用いる場合には、低抵抗化のために、導電性ポリシリコン上にシリサイドを形成することが好ましい。また、下部電極１３及び上部電極２２は、Co, Ni, Si, N などの元素を含んでいてもよい。
【００４９】
下部電極１３及び上部電極２２は、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。
【００５０】
下部電極１３及び上部電極２２の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。
【００５１】
アクチュエータを構成する圧電素子の圧電層１８としては、例えば、PZT (Pb(Zr,Ti)O3), AlN, ZnO, PbTiO, BTO(BaTiO3)などのセラミックや、PVDF (ポリフッ化ビニリデン)などの高分子材料などから選択できる。
【００５２】
アクチュエータを構成する圧電素子の第１及び第２電極１７，１９としては、例えば、以下の材料から構成できる。  
・  Pt, Sr, Ru, Cr, Mo, W, Ti, Ta, Al, Cu, Ni などの金属、又は、これら金属のうちの少なくとも１つを含む合金  
・  上記a. の窒化物、酸化物(ex. SrRuO)、又は、化合物  
・  上記a.及びb.から選択された複数の材料の積層
第１及び第２電極１７，１９は、互いに同じ構造又は同じ材料から構成されていてもよいし、また、互いに異なる構造又は異なる材料から構成されていてもよい。
【００５３】
アクチュエータとしての圧電素子の厚さは、できるだけ薄く、例えば、０．２ｎｍ以下に設定される。圧電素子の平面形状については、特に制限されない。例えば、正方形、長方形、円形、多角形などを採用することができる。
【００５４】
絶縁層１４，１６としては、例えば、窒化シリコンから構成される。絶縁層１５，２０としては、例えば、酸化シリコンから構成される。
【００５５】
絶縁層１５の厚さは、空洞の大きさ、即ち、アクチュエータの可動範囲を決定する。絶縁層１５の厚さは、例えば、６００ｎｍ以上に設定される。
【００５６】
導電層２１，２３，２４としては、例えば、上部電極２２と同じ構造及び同じ材料から構成される。
【００５７】
第１実施の形態のＭＥＭＳ部品は、ウェハ上に複数個形成され、ダイシングにより互いに分離される。１つのチップの大きさは、例えば、チップ内にＭＥＭＳ部品のみが形成されるディスクリート製品の場合には、２ｃｍ×２ｃｍ程度又はそれ以下のサイズの四角形となる。
【００５８】
ここで、ダイシング時の水圧による素子破壊を防ぐために空洞は密閉されていることが好ましい。
【００５９】
空洞の気圧及びその空洞内に満たされているガスについては制限されない。例えば、空洞の気圧は大気圧でもよいし、真空に近い状態であってもよい。また、空洞内に満たされるガスは、炭素ガスが主であってもよいし、大気と同じ成分であってもよい。
【００６０】
空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。
【００６１】
c.  動作  
次に、図２及び図３のＭＥＭＳ部品の動作について説明する。
【００６２】
このＭＥＭＳ部品を動作させるに当たっては、半導体基板１１は、例えば、接地電位に固定しておくことが好ましい。
【００６３】
アクチュエータとしての圧電素子に電圧が加わっていない初期状態、即ち、入力信号Ｖｉｎが０Ｖのときは、圧電素子に電圧が印加されないため、下部電極１３と上部電極２２との距離は最も離れた状態にある。このときの容量Ｃを、Ｃｍｉｎとする。
【００６４】
入力信号Ｖｉｎを、例えば、０Ｖ以上の値に上げると、その値に応じて圧電素子の変形量が増え、下部電極１３と上部電極２２との距離が次第に近づく。下部電極１３及び上部電極２２間の容量Ｃは、両者の距離に反比例するため、入力信号Ｖｉｎの増加に応じて容量Ｃも次第に増加する。
【００６５】
例えば、入力信号Ｖｉｎが０Ｖのときの容量Ｃｍｉｎを０．０８ｐＦ程度とすると、入力信号Ｖｉｎを３Ｖ（最大値）にしたときの容量Ｃｍａｘは１３ｐＦ程度になる。但し、上部電極２２は、直径１００μｍの円形とし、初期状態における下部電極１３と上部電極２２との距離を１μｍとする。
【００６６】
尚、低電圧化を図るため、入力信号Ｖｉｎの最大値は、３Ｖ以下にすることが好ましく、また、このときの容量比（Ｃｍａｘ／Ｃｍｉｎ）は、−４５℃〜１２５℃の動作条件において２０以上あることが好ましい。
【００６７】
d.  まとめ  
以上、説明したように、第１実施の形態のＭＥＭＳ部品においては、下部電極が厚い絶縁層上から溝内に跨って形成され、その結果、下部電極に対するコンタクトホールの底面は、空洞内の下部電極の上面よりも上に位置することになる。従って、下部電極に対するコンタクトホールをその他のコンタクトホールと同時に形成することができ、工程数（ＰＥＰ数）の削減による製造コストの低下を実現できる。
【００６８】
(2)   第２実施の形態  
a.  構造  
図４は、第２実施の形態に関わるＭＥＭＳ部品を示している。図５は、図４のＶ−Ｖ線に沿う断面図である。  
このＭＥＭＳ部品も、参考例と同様に、アクチュエータが圧電素子により構成される圧電タイプ可変容量である。
【００６９】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、溝を有する絶縁層１５が形成される。絶縁層１５上及び絶縁層１５に形成された溝内には、下部電極１３が形成される。下部電極１３は、絶縁層１４に覆われる。
【００７０】
絶縁層１５上には、溝の上部を覆い、この溝を空洞とする絶縁層１６が形成される。空洞上の絶縁層１６上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第１電極１７と、第１電極１７上の圧電層１８と、圧電層１８上の第２電極１９とから構成される。第１電極１７及び第２電極は、例えば、ＭＥＭＳ部品の入力端子として機能する。
【００７１】
絶縁層１６上には、圧電素子を覆う絶縁層２０が形成される。絶縁層２０には、第１及び第２電極１７，１９に達するコンタクトホールが設けられ、絶縁層２０上には、これらコンタクトホールを介して第１及び第２電極１７，１９に接続される導電層２１，２３が形成される。
【００７２】
また、絶縁層２０には、絶縁層１６に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを満たす上部電極２２が形成される。上部電極２２は、例えば、ＭＥＭＳ部品の出力端子として機能する。
【００７３】
さらに、絶縁層１４，１５，１６，２０には、下部電極１３に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを介して下部電極１３に接続される導電層２４が形成される。
【００７４】
ここで、例えば、導電層２３，２４を接地電位に固定し、導電層２１に入力信号Ｖｉｎを与えると、入力信号Ｖｉｎに応じて圧電素子が変形し、下部電極１３と上部電極２２との間の距離が変わる。つまり、下部電極１３と上部電極２２との間の容量Ｃが入力信号Ｖｉｎに応じて変わることになるため、例えば、このＭＥＭＳ部品を可変容量として用いることができる。
【００７５】
本例のＭＥＭＳ部品では、アクチュエータとしての圧電素子に電圧が与えられていない初期状態、即ち、入力信号Ｖｉｎが０Ｖのときに、入力信号Ｖｉｎが印加される圧電素子の第１電極１７と下部電極１３との距離が、上部電極２２に近くなるほど大きくなる構造を有する。
【００７６】
例えば、図５に示すように、絶縁層１５に形成される溝の側面の一部又は全部にテーパを付ける。テーパは、アクチュエータとしての圧電素子の直下に形成することが好ましい。
【００７７】
これにより、圧電素子による圧電力と、第１電極１７と下部電極１３との間に生じる静電力とを利用してアクチュエータを可動させることができるため、高電圧化することなく、アクチュエータの可動範囲を広げて、ＭＥＭＳ部品の高性能化を実現できる。
【００７８】
尚、静電力は、例えば、圧電素子の伸縮により上部電極２２が下部電極１３に近づき、圧電素子の第１電極１７と下部電極１３との距離が縮まると、その距離の２乗に反比例して大きくなる。
【００７９】
また、テーパは、例えば、溝を形成するときの絶縁層１５のエッチング条件を調節することにより容易に形成できる。これについては、製造方法の説明で詳しく述べる。
【００８０】
b.  材料、サイズなど  
第２実施の形態のＭＥＭＳ部品に使用する材料、サイズなどについては、第１実施の形態で説明した材料、サイズなどの例をそのまま適用できる。
【００８１】
第２実施の形態のＭＥＭＳ部品も、第１実施の形態と同様に、ウェハ上に複数個形成され、ダイシングにより互いに分離される。
【００８２】
従って、空洞は密閉されていることが好ましい。空洞の気圧及びその空洞内に満たされているガスについては、第１実施の形態と同じことが言える。また、空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。
【００８３】
c.  動作  
第２実施の形態のＭＥＭＳ部品の動作についても、第１実施の形態で説明した動作と同じである。
【００８４】
但し、第２実施の形態では、圧電力と静電力を用いてアクチュエータを可動させるため、第１実施の形態よりも低い電圧での動作が可能である。
【００８５】
d.  まとめ  
以上、説明したように、第２実施の形態のＭＥＭＳ部品では、初期状態において、入力信号Ｖｉｎが印加される圧電素子の第１電極と下部電極との距離が、上部電極に近くなるほど大きくなる。従って、圧電素子による圧電力と、導電層と下部電極との間に生じる静電力とを利用してアクチュエータを可動させることができ、高電圧化することなく、アクチュエータの可動範囲を広げて、ＭＥＭＳ部品の高性能化を実現できる。
【００８６】
e.  その他  
第２実施の形態では、下部電極１３に対するコンタクトホールの底面は、空洞内の下部電極１３の上面よりも上に位置する。つまり、第２実施の形態のＭＥＭＳ部品は、第１実施の形態の特徴の全てを含んでおり、第１実施の形態と同様の効果を得ることができる。
【００８７】
尚、第２実施の形態では、テーパがアクチュエータの可動範囲を制限しないように、テーパの位置や半導体基板の表面に対する角度などを調整することが必要である。
【００８８】
(3)   第３実施の形態  
第３実施の形態は、第２実施の形態の変形例である。その特徴は、溝の側面がテーパではなく、階段状となっている点にある。
【００８９】
a.  構造  
図６は、第３実施の形態に関わるＭＥＭＳ部品を示している。図７は、図６のＶＩＩ−ＶＩＩ線に沿う断面図である。
【００９０】
第３実施の形態に関わるＭＥＭＳ部品の構造は、溝の側面を除き、第２実施の形態に関わるＭＥＭＳ部品の構造と同じである。
【００９１】
アクチュエータとしての圧電素子に電圧が与えられていない初期状態、即ち、入力信号Ｖｉｎが０Ｖのときに、入力信号Ｖｉｎが印加される圧電素子の第１電極１７と下部電極１３との距離は上部電極２２に近くなるほど大きくなる。
【００９２】
本例では、図６及び図７に示すように、絶縁層１５に形成される溝の側面の一部又は全部を階段状にする。この場合、図８に示すように、アクチュエータとしての圧電素子に電圧が与えられていない初期状態、即ち、入力信号Ｖｉｎが０Ｖにおいて、第１電極１７と下部電極１３との距離が上部電極２２に近くなるほど大きくなる。
【００９３】
尚、階段状の部分は、アクチュエータとしての圧電素子の直下に形成することが好ましい。
【００９４】
これにより、圧電素子による圧電力と、第１電極１７と下部電極１３との間に生じる静電力とを利用してアクチュエータを可動させることができるため、高電圧化することなく、アクチュエータの可動範囲を広げて、ＭＥＭＳ部品の高性能化を実現できる。
【００９５】
b.  材料、サイズなど  
第３実施の形態のＭＥＭＳ部品に使用する材料、サイズなどについては、第１実施の形態で説明した材料、サイズなどの例をそのまま適用できる。
【００９６】
第３実施の形態のＭＥＭＳ部品も、第１実施の形態と同様に、ウェハ上に複数個形成され、ダイシングにより互いに分離される。
【００９７】
従って、空洞は密閉されていることが好ましい。空洞の気圧及びその空洞内に満たされているガスについては、第１実施の形態と同じことが言える。また、空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。
【００９８】
c.  動作  
第３実施の形態のＭＥＭＳ部品の動作についても、第１実施の形態で説明した動作と同じであるため、ここでは、その説明については省略する。
【００９９】
但し、第３実施の形態でも、圧電力と静電力を用いてアクチュエータを可動させるため、第１実施の形態よりも低い電圧での動作が可能である。
【０１００】
d.  まとめ  
以上、説明したように、第３実施の形態においても、第２実施の形態と同様の効果を得ることができる。
【０１０１】
e.  その他  
第３実施の形態のＭＥＭＳ部品も第１実施の形態の特徴の全てを含んでおり、第１実施の形態と同様の効果を得ることができる。尚、第３実施の形態では、階段状の部分がアクチュエータの可動範囲を制限しないように、階段状の部分の位置などを調整することが必要である。
【０１０２】
(4)   第４実施の形態  
第４実施の形態は、第１乃至第３実施の形態の変形例である。その特徴は、アクチュエータが、空洞の上部ではなく、空洞の内部に存在する点にある。
【０１０３】
a.  構造  
図９乃至図１４は、第４実施の形態に関わるＭＥＭＳ部品を示している。
【０１０４】
図９及び図１０は、第１実施の形態の変形例に相当し、図１１及び図１２は、第２実施の形態の変形例に相当し、図１３及び図１４は、第３実施の形態の変形例に相当する。
【０１０５】
半導体基板１１上には、絶縁層１２が形成される。絶縁層１２上には、溝を有する絶縁層１５が形成される。絶縁層１５上及び絶縁層１５に形成された溝内には、下部電極１３が形成される。下部電極１３は、絶縁層１４に覆われる。
【０１０６】
絶縁層１５上には、溝の上部を覆う絶縁層１６が形成される。絶縁層１６上には、アクチュエータとしての圧電素子が形成される。圧電素子は、例えば、第１電極１７と、第１電極１７上の圧電層１８と、圧電層１８上の第２電極１９とから構成される。第１電極１７及び第２電極は、例えば、ＭＥＭＳ部品の入力端子として機能する。
【０１０７】
絶縁層１６上には、圧電素子を覆う絶縁層２０が形成される。絶縁層２０には、第１及び第２電極１７，１９に達するコンタクトホールが設けられ、絶縁層２０上には、これらコンタクトホールを介して第１及び第２電極１７，１９に接続される導電層２１，２３が形成される。
【０１０８】
また、絶縁層２０には、絶縁層１６に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを満たす上部電極２２が形成される。上部電極２２は、例えば、ＭＥＭＳ部品の出力端子として機能する。
【０１０９】
さらに、絶縁層１４，１５，１６，２０には、下部電極１３に達するコンタクトホールが設けられ、絶縁層２０上には、このコンタクトホールを介して下部電極１３に接続される導電層２４が形成される。
【０１１０】
絶縁層２０上には、アクチュエータを取り囲む絶縁層３１，３２が形成され、その結果、アクチュエータの周辺が空洞となる。
【０１１１】
尚、絶縁層３１，３２に代えて、別のウェハを使用して、ウェハレベルパッケージにより空洞を形成してもよい。
【０１１２】
ここで、例えば、導電層２３，２４を接地電位に固定し、導電層２１に入力信号Ｖｉｎを与えると、入力信号Ｖｉｎに応じて圧電素子が変形し、下部電極１３と上部電極２２との間の距離が変わる。つまり、下部電極１３と上部電極２２との間の容量Ｃが入力信号Ｖｉｎに応じて変わることになるため、例えば、このＭＥＭＳ部品を可変容量として用いることができる。
【０１１３】
b.  材料、サイズなど  
第４実施の形態のＭＥＭＳ部品に使用する材料、サイズなどについては、第１実施の形態で説明した材料、サイズなどの例をそのまま適用できる。
【０１１４】
第４実施の形態のＭＥＭＳ部品も、第１実施の形態と同様に、ウェハ上に複数個形成され、ダイシングにより互いに分離される。
【０１１５】
従って、空洞は密閉されていることが好ましい。空洞の気圧及びその空洞内に満たされているガスについては、第１実施の形態と同じことが言える。また、空洞の平面形状としては、例えば、正方形、長方形、円形、多角形などを採用することができる。
【０１１６】
c.  動作  
第４実施の形態のＭＥＭＳ部品の動作についても、第１実施の形態で説明した動作と同じであるため、ここでは、その説明については省略する。
【０１１７】
d.  まとめ  
以上、説明したように、第４実施の形態においても、第１乃至３実施の形態と同様の効果を得ることができる。
【０１１８】
(5)   その他  
第１乃至第４実施の形態では、圧電素子の第１電極に入力信号Ｖｉｎを与え、第２電極を接地電位に固定している。この場合、入力信号Ｖｉｎとして、例えば、正の電圧を与えると、アクチュエータは、一方向（下部電極に近づく方向）に移動する。
【０１１９】
これに代えて、アクチュエータは、初期状態から、一方向（下部電極に近づく方向）又は他方向（下部電極から遠ざかる方向）に移動させ、その可動範囲を広げることもできる。
【０１２０】
例えば、入力信号Ｖｉｎを、負の電圧（例えば、−３Ｖ）から正の電圧（例えば、３Ｖ）の範囲内で変化させれば、アクチュエータを初期状態から一方向又は他方向に移動させることができる。また、入力信号Ｖｉｎとしては、正の電圧のみを用い、圧電素子の第１及び第２電極の双方に異なる入力信号Ｖｉｎを与えて、アクチュエータの可動範囲を広げることもできる。
【０１２１】
また、第１乃至第４実施の形態のＭＥＭＳ部品に関し、例えば、これをスイッチとして使用する場合には、下部電極及び上部電極は、空洞に剥き出しになっていなければならないため、この場合には、絶縁層に開口部を設けるなどの変形を施す必要がある。
【０１２２】
４．  製造方法  
次に、本発明の例に関わるＭＥＭＳ部品の製造方法について説明する。  
ここでは、第２実施の形態のＭＥＭＳ部品を例にとる。
【０１２３】
まず、図１５及び図１６に示すように、熱酸化法を用いて、半導体基板１１上に厚さ約１．３μｍの絶縁層（例えば、酸化シリコン）１２を形成する。また、ＣＶＤ(chemical vapor deposition)法を用いて、絶縁層１２上に厚さ約１μｍの絶縁層（例えば、酸化シリコン）１５を形成する。
【０１２４】
次に、ＰＥＰ(photo engraving process)により、絶縁層１５に溝を形成する。即ち、絶縁層１５上にレジストパターンを形成し、このレジストパターンをマスクにＣＤＥ(chemical dry etching)により絶縁層１５をエッチングする。ＣＤＥは、等方性エッチングの一種であるため、溝の側面にはテーパが形成される。この後、レジストパターンは除去される。
【０１２５】
尚、第１実施の形態のように、溝の側面が半導体基板１１の表面に対して垂直でよい場合には、絶縁層１５のエッチング方法としては、ＲＩＥ(reactive ion etching)などの異方性エッチングを用いる。
【０１２６】
また、第３実施の形態のように、溝の側面が階段状である場合には、レジストパターンの形成／除去とＲＩＥとを複数回繰り返せばよい。
【０１２７】
次に、絶縁層１５上及び溝内に導電層１３を形成し、かつ、ＰＥＰにより、導電層１３をパターニングし、これを下部電極１３とする。また、ＣＶＤ法を用いて、下部電極１３を覆う厚さ約５０ｎｍの絶縁層（例えば、窒化シリコン）１４を形成する。
【０１２８】
また、ＣＶＤ法を用いて、絶縁層１４上に溝を完全に満たすダミー層（例えば、ポリシリコン）２５を形成する。この後、ＣＭＰ(chemical mechanical polishing)によりダミー層２５を研磨し、ダミー層２５を溝内のみに残存させると共に、その表面を平坦化する。
【０１２９】
次に、図１７及び図１８に示すように、ＣＶＤ法を用いて、絶縁層１４上及びダミー層２５上に厚さ約５０ｎｍの絶縁層（例えば、窒化シリコン）１６を形成する。ここで、ダミー層２５の表面が平坦化されているため、絶縁層１６の表面も平坦である。
【０１３０】
そして、この平坦な絶縁層１６上にアクチュエータとしての圧電素子を形成する。圧電素子は、例えば、第１電極１７、圧電層１８及び第２電極１９を順次堆積した後、これらをパターニングすることにより形成される。
【０１３１】
尚、圧電素子は、平坦な絶縁層１６上に形成されることで、その特性のばらつきを少なくすることができるため、ＭＥＭＳ部品の信頼性の向上に貢献できる。
【０１３２】
次に、ＣＶＤ法を用いて、絶縁層１６上に、圧電素子を完全に覆う厚さ約１００ｎｍの絶縁層（例えば、酸化シリコン）２０を形成する。
【０１３３】
また、ＰＥＰにより、絶縁層２０にコンタクトホール２６，２７，２８を形成すると共に、絶縁層１４，１６，２０にコンタクトホール２９を形成する。
【０１３４】
コンタクトホール２６は、圧電素子の第１電極１７に達し、コンタクトホール２８は、圧電素子の第２電極１９に達し、コンタクトホール２７は、絶縁層１６に達する。また、コンタクトホール２９は、絶縁層１５上に存在する下部電極１３に達する。
【０１３５】
ここで、これらコンタクトホール２６，２７，２８，２９は、１回のＰＥＰとＲＩＥにより同時に形成される。
【０１３６】
また、ダミー層２５を除去して空洞(CAVITY)を形成するためのホール３０を絶縁層１６に形成する。このホール３０も、コンタクトホール２６，２７，２８，２９と同時に形成することが可能である。
【０１３７】
ダミー層２５を除去するためのホール３０は、例えば、溝の端部に数箇所設けられる。ホール３０の形状は、特に制限されず、円、楕円、四角形、多角形などを採用することができる。
【０１３８】
この後、薬液や反応ガスなどを用いて、ダミー層２５を除去し、アクチュエータを可動とするための空洞を形成する。
【０１３９】
尚、ダミー層２５がレジストから構成される場合には、ダミー層２５の除去をアッシングという気化法により除去することができる。
【０１４０】
次に、図１９及び図２０に示すように、ＣＶＤ法により、絶縁層２０上にコンタクトホール２６，２７，２８，２９を満たす導電層を形成した後、ＰＥＰによりこの導電層をパターニングし、電極としての導電層２１，２３，２４及び上部電極２２を形成する。
【０１４１】
また、この時、ダミー層２５を除去するためのホール３０を導電層３３で塞ぎ、空洞を密閉することも可能である。
【０１４２】
尚、空洞は、導電層３３に代えて、Si, SiGe などの半導体により塞ぐこともできる。
【０１４３】
以上の工程により第２実施の形態に関わるＭＥＭＳ部品が完成する。
【０１４４】
このような製造方法によれば、厚い絶縁層１５に溝を形成した後に、絶縁層１５上から溝内に跨がる下部電極としての導電層１３が形成される。
【０１４５】
従って、下部電極１３に対するコンタクトホール２９を絶縁層１５の上部に設ければ、そのコンタクトホール２９の深さｄ２を小さくすることができ、コンタクトホール２６，２７，２８，２９を同時に形成することができる。
【０１４６】
また、ＣＤＥなどの等方性エッチングにより溝の側面にテーパを形成することで、圧電素子による圧電力に加えて静電力によりアクチュエータを可動にする構造を容易に得ることができる。
【０１４７】
以上より、性能の向上と製造コストの低下とを同時に実現できるＭＥＭＳ部品を実際に製造できる。
【０１４８】
尚、上述の製造方法において、空洞の形成に使用するダミー層２５を構成する材料としては、ポリシリコンの他、アモルファスシリコンなどのシリコン材料や、レジストなどの有機材料などを使用することができる。
【０１４９】
５．  適用例  
本発明の例は、ＭＥＭＳ部品全般、例えば、可変容量、スイッチ、加速度センサ、圧力センサ、ＲＦフィルタ、ジャイロスコープ、ミラーデバイスなどに適用することにより、これらＭＥＭＳ部品の性能の向上と製造コストの低下とを同時に実現することができる。
【０１５０】
また、本発明の例は、１チップ内にＭＥＭＳ部品のみが形成されるディスクリート製品に適用できる他、例えば、１チップ内にＭＥＭＳ部品とＬＳＩ（ロジック回路、メモリ回路など）とを混載したシステムＬＳＩに適用し、システムＬＳＩの高性能化と実装寸法の縮小とを実現することもできる。
【０１５１】
例えば、携帯電話などの携帯機器、及び、無線ＬＡＮなどの通信機器に使用される図２１に示すようなＶＣＯ(voltage controlled oscillator)の可変容量Ｃとして本発明の例を適用できる。
【０１５２】
また、図２２及び図２３に示すように、送受信器の整合回路内の可変容量Ｃに本発明の例を適用できる。そして、例えば、破線で囲んだ部分を１チップ化すれば、システムＬＳＩの高性能化と実装寸法の縮小とを実現できる。
【０１５３】
さらに、図２４に示すように、本発明の例は、フィルタ内の可変容量Ｃに適用することもできる。
【０１５４】
６．  その他  
上述の各実施の形態において、空洞は、ダイシング時の水圧による素子破壊を防ぐために密閉されていることが好ましいことを述べた。空洞の密閉の仕方については、一般的には、ＭＥＭＳ素子が形成されるウェハとそれとは異なるウェハとを互いに張り合わせるウェハレベルパッケージが用いられるが、他の構造や方法を用いてもよい。これについては別提案する。
【０１５５】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１５６】
【図１】参考例のＭＥＭＳ部品を示す断面図。
【図２】第１実施の形態のＭＥＭＳ部品を示す平面図。
【図３】図２のＩＩＩ−ＩＩＩ線に沿う断面図。
【図４】第２実施の形態のＭＥＭＳ部品を示す平面図。
【図５】図４のＶ−Ｖ線に沿う断面図。
【図６】第３実施の形態のＭＥＭＳ部品を示す平面図。
【図７】図６のＶＩＩ−ＶＩＩ線に沿う断面図。
【図８】図６のＭＥＭＳ部品の空洞部を示す断面図。
【図９】第４実施の形態のＭＥＭＳ部品を示す平面図。
【図１０】図９のＸ−Ｘ線に沿う断面図。
【図１１】第４実施の形態のＭＥＭＳ部品を示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】第４実施の形態のＭＥＭＳ部品を示す平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】本発明の例に関わる製造方法の一工程を示す平面図。
【図１６】図１５のＸＶＩ−ＸＶＩ線に沿う断面図。
【図１７】本発明の例に関わる製造方法の一工程を示す平面図。
【図１８】図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図。
【図１９】本発明の例に関わる製造方法の一工程を示す平面図。
【図２０】図１９のＸＸ−ＸＸ線に沿う断面図。
【図２１】ＶＣＯの例を示す回路図。
【図２２】送受信器の例を示すブロック図。
【図２３】整合回路の例を示す回路図。
【図２４】フィルタの例を示す回路図。
【符号の説明】
【０１５７】
１１：  半導体基板、  １２，１４，１５，１６，２０，３１，３２：  絶縁層、  １３：  下部電極、  １７：  圧電素子の第１電極、  １８：  圧電層、  １９：  圧電素子の第２電極、  ２１，２３，２４，３３：  導電層、  ２２：  上部電極、  ２５：  ダミー層、  ２６，２７，２８，２９：  コンタクトホール、  ３０：  ホール。
【図１】
2006289520.tif 000003
【図２】
2006289520.tif 000004
【図３】
2006289520.tif 000005
【図４】
2006289520.tif 000006
【図５】
2006289520.tif 000007
【図６】
2006289520.tif 000008
【図７】
2006289520.tif 000009
【図８】
2006289520.tif 000010
【図９】
2006289520.tif 000011
【図１０】
2006289520.tif 000012
【図１１】
2006289520.tif 000013
【図１２】
2006289520.tif 000014
【図１３】
2006289520.tif 000015
【図１４】
2006289520.tif 000016
【図１５】
2006289520.tif 000017
【図１６】
2006289520.tif 000018
【図１７】
2006289520.tif 000019
【図１８】
2006289520.tif 000020
【図１９】
2006289520.tif 000021
【図２０】
2006289520.tif 000022
【図２１】
2006289520.tif 000023
【図２２】
2006289520.tif 000024
【図２３】
2006289520.tif 000025
【図２４】
2006289520.tif 000026