(57)【要約】【課題】  セルフアラインによってＨＡＤ構造のセンサ領域を形成する場合に、サイドウォール下にも有効に電界を付け、ピニング強化やバリア防止等の特性向上を図る。【解決手段】  シリコン基板にｎ型イオン注入でセンサ領域を形成後、センサ領域の表面にｐ型イオンを注入してＨＡＤ化を行う際に、ｐ型のイオン注入の工程を複数回に分け、転送ゲート電極のサイドウォール形成前後に、それぞれ約半分程度の濃度でｐ型イオンをゲート電極にセルフアラインで注入する。これにより、転送ゲート脇やサイドウォール下にも適切にイオン注入を行うことができ、これらの部分におけるピニングを強化でき、暗電流などの発生源を抑え、センサに混入するノイズを低減することができる。【選択図】図１
2006165366.tif 000002
【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換するセンサ領域と前記センサ領域に蓄積された信号電荷を読み出すゲート部とを設けた半導体基板と、
前記半導体基板のゲート部上にゲート絶縁膜を介して形成されたゲート電極と、
前記半導体基板のゲート絶縁膜及びゲート電極の側部に形成されたサイドウォールとを有し、
前記センサ領域は、半導体基板内に形成されたｎ型層と、前記ｎ型層の表面に形成されたｐ型層とを含み、
前記ｐ型層が前記サイドウォール形成前に形成された第１のｐ型層と前記サイドウォール形成後に形成された第２のｐ型層とを含む、
ことを特徴とする光電変換素子。
【請求項２】
前記第１のｐ型層及び第２のｐ型層がイオン注入によって形成されることを特徴とする請求項１記載の光電変換素子。
【請求項３】
前記第１のｐ型層及び第２のｐ型層の少なくとも一方が複数回のイオン注入によって形成されることを特徴とする請求項１記載の光電変換素子。
【請求項４】
半導体基板上に形成したゲート絶縁膜及びゲート電極膜の上にセンサ領域に対応する開口を有するレジストをパターニングする工程と、
前記レジストを用いてゲート絶縁膜及びゲート電極膜にセンサ領域に対応する開口を形成する工程と、
前記開口を通してｎ型イオン注入を行いｎ型層を形成する工程と、
前記開口を通してｐ型イオン注入を行い第１のｐ型層を形成する工程と、
前記ゲート絶縁膜及びゲート電極膜の側部にサイドウォールを形成する工程と、
前記サイドウォールのセルフアラインによってｐ型イオン注入を行い第２のｐ型層を形成する工程と、
を有することを特徴とする光電変換素子の製造方法。
【請求項５】
前記第１のｐ型層を形成する工程及び第２のｐ型層を形成する工程の少なくとも一方が、複数回のイオン注入工程を含むことを特徴とする請求項２記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等に用いられる光電変換素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置は、各種の携帯端末機器、デジタルスチルカメラ、デジタルビデオカメラなどの画像入力装置として広く利用されており、その固体撮像装置に用いられる光電変換素子としては一般にフォトダイオードが用いられている。
このフォトダイオードは様々なプロセスを用いて形成されるものであり、例えば、Ｓｉ基板表面に形成したレジストによるパターンを通して不純物イオンを注入することで、センサ領域を形成して行く。また、最近では、微細な加工工程でマスクの合わせズレ等の問題を起こすことなどの懸念から、既に基板上に形成されている膜のパターンを用いてマスク代わりとする自己整合（セルフアライン）でイオン注入を行う方法も採用されている。
（特許文献１参照）。
【特許文献１】特開２００４−１７９６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、このようなフォトダイオードのイオン注入工程において、例えばインプランタ自体の持つエネルギーが高いときなど、状況次第では注入できるイオン種が制限されることがある。例えばゲート部のポリシリコン電極にセルフアラインでｎ型のイオン注入を行う場合、インプランタの持つエネルギーが高いと、電極を突き抜けて電極下にイオンが注入されてしまうことがある。
そこで、このような場合を避けるために、新たにレジストを再塗布してイオン注入を行う必要が生じ、その結果、工程の煩雑化を招く上に、細かい制御が必要な場所などでは、新たなパターニングによってマスクの合わせズレ等による不良が生じる可能性も高まる。
【０００４】
特にフォトダイオードのセンサ領域などは、読み出しの際に起こる転送不良などを防止するために、センサ領域内に意図的に電界を付けることが要求されることもあり、このとき電界の調節のために、センサの読み出しゲート近傍にｎ型のイオンを注入して電界を付けたりする場合がある。
しかし、ｎ型で電界の調節を行う場合、ゲート電極のポリシリコン膜などをマスク代わりに、セルフアラインでのイオン注入を行うと、ｎ型イオンの注入位置が深いこともありエネルギーが高く、ポリシリコン膜を突き抜けてゲート下にイオンが注入されてしまうことが懸念される。
【０００５】
また、ｎ型イオンの注入はそのエネルギーが高いため、例えば同じパターンで再度イオン注入を行おうとした場合、最初のイオン注入によるダメージがレジストに残っているため、イオンが打ち込まれると、レジストやその下のポリシリコン膜も突き抜けてしまい、役割を果たさない問題が生じてくる。
つまり、一度ｎ型イオンを打ったレジストを何らかの形でもう一度利用するのは難しく、一度除去して再び付け直すか、その上にレジストを再塗布することなどが必要とされる。
【０００６】
次に、フォトダイオードにおいて、Ｓｉ界面では暗電流成分が発生しやすく、ノイズの原因になる。そこで、センサ領域のＳｉ表面にｐ型イオンを注入して、いわゆるＨＡＤ（Hole Accumulated Diode）構造を採用することにより、表面のｐ型層にホールを蓄積させ、埋め込み型のフォトダイオードにすることで、界面付近に発生した電荷が直にフォトダイオードに混入するのを押さえることで、暗電流成分の低減を図ることが行われている。そして、通常は、フォトダイオードでは電荷読み出し用のゲート電極及びゲート電極脇を絶縁するサイドウォールを形成し、その後、サイドウォール越しにｐ型イオンの注入を行うことで界面のＨＡＤ構造を形成するようにしている。
【０００７】
しかし、この場合、サイドウォールの下にはp型イオンが注入されにくいため、表面付近が十分にピニングされず、そこから発生した暗電流成分等が抑えられず、欠陥の原因となることが起こり得る。
図５は、この場合の原理を説明するための図であり、フォトダイオードの周辺領域の構造を示している。
図中、シリコン基板１０のｐ型ウェル領域１２には、フォトダイオードの電子蓄積領域となるｎ−型層１４及びｎ＋型層１６が形成され、その表面に正孔蓄積領域となるｐ＋型層１８が形成されている。また、シリコン基板１０上には、フォトダイオードの一方の側部に沿ってチャネルストップ２０が形成されている。また、フォトダイオードの他方の側部には、シリコン酸化膜よりなるゲート絶縁膜２４の上に、転送ゲートのポリシリコン電極２６が形成され、この側部にシリコン酸化膜よりなるサイドウォール２８が形成されている。また、図５では、チャネルストップ２０及びポリシリコン電極２６の上にレジスト２２が積層された状態を示している。
【０００８】
このような構造において、上述したＨＡＤ構造を形成するためのｐ型イオンの注入をサイドウォール越しに一度で行った場合、サイドウォール下にｐ型イオンが注入されにくく、表面付近でピニングが弱く、欠陥が生じやすい。
また、サイドウォール越しに一度にイオン注入を行う場合、角度を付けてｐ型イオンを打ち込むなどの工夫は行われている。しかし、実際の転送時には電子はゲート下の表面を通るため、図５中の破線で囲んだ領域から矢印Ａのように移動する。したがって、埋め込みの位置的に深い場所では、電界がかかりにくく、バリアができることもあり、読み出しの妨げとなる。
【０００９】
そこで本発明は、セルフアラインによってＨＡＤ構造のセンサ領域を形成する場合に、サイドウォール下にも有効に電界を付けることができ、ピニング強化やバリア防止等の特性向上を図ることが可能な光電変換素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の目的を達成するため、本発明の光電変換素子は、入射光を信号電荷に変換するセンサ領域と前記センサ領域に蓄積された信号電荷を読み出すゲート部とを設けた半導体基板と、前記半導体基板のゲート部上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体基板のゲート絶縁膜及びゲート電極の側部に形成されたサイドウォールとを有し、前記センサ領域は、半導体基板内に形成されたｎ型層と、前記ｎ型層の表面に形成されたｐ型層とを含み、前記ｐ型層が前記サイドウォール形成前に形成された第１のｐ型層と前記サイドウォール形成後に形成された第２のｐ型層とを含むことを特徴とする。
また本発明の製造方法は、半導体基板上に形成したゲート絶縁膜及びゲート電極膜の上にセンサ領域に対応する開口を有するレジストをパターニングする工程と、前記レジストを用いてゲート絶縁膜及びゲート電極膜にセンサ領域に対応する開口を形成する工程と、前記開口を通してｎ型イオン注入を行いｎ型層を形成する工程と、前記開口を通してｐ型イオン注入を行い第１のｐ型層を形成する工程と、前記ゲート絶縁膜及びゲート電極膜の側部にサイドウォールを形成する工程と、前記サイドウォールのセルフアラインによってｐ型イオン注入を行い第２のｐ型層を形成する工程とを有することを特徴とする。
【発明の効果】
【００１１】
本発明の光電変換素子によれば、センサ領域のｐ型層がサイドウォール形成前に形成された第１のｐ型層とサイドウォール形成後に形成された第２のｐ型層とを含むことから、ｎ型イオン注入よりエネルギーの小さいｐ型イオン注入によってセンサ領域に電界を付けることができ、かつ、ゲート電極脇やサイドウォール下に適正にｐ型イオンを注入できる。したがって、セルフアラインによってＨＡＤ構造のセンサ領域を高精度に作製でき、かつ、有効な電界の付与によってピニング強化やバリア防止等に優れた光電変換素子を提供できる効果がある。
また本発明の製造方法では、センサ領域のｐ型層を形成するイオン注入工程を、サイドウォール形成前の第１のｐ型層を形成する工程と、サイドウォール形成後の第２のｐ型層を形成する工程とを設けたことから、ｎ型イオン注入よりエネルギーの小さいｐ型イオン注入によってセンサ領域に電界を付けることができ、かつ、ゲート電極脇やサイドウォール下に適正にｐ型イオンを注入できる。したがって、セルフアラインによってＨＡＤ構造のセンサ領域を高精度に作製でき、かつ、有効な電界の付与によってピニング強化やバリア防止等に優れた光電変換素子を提供できる効果がある。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態は、例えばイメージセンサ等に用いられるフォトダイオード等の光電変換素子において、蓄積した電荷を完全に読み出すための補助としてセンサ領域内部に電界を付けるとともに、この際、インプランタの持つエネルギーが高いｎ型のイオンではなく、エネルギーが低く、読み出しゲートのポリシリコン電極にセルフアラインさせてイオン注入のできるｐ型イオンを用いることで、センサ内部の電界を微細に調節して読み出しを容易にするものである。
具体的には、シリコン基板にｎ型イオン注入でセンサ領域を形成後、センサ領域の表面にｐ型イオンを注入してＨＡＤ（Hole Accumulated Diode）化を行う際に、ｐ型のイオン注入の工程を複数回に分け、転送ゲート電極のサイドウォール形成前後に、それぞれ約半分程度の濃度でｐ型イオンをゲート電極にセルフアラインで注入する。これにより、転送ゲート脇やサイドウォール下にも適切にイオン注入を行うことができ、これらの部分におけるピニングを強化でき、暗電流などの発生源を抑え、センサに混入するノイズを低減することができる。
この結果、例えば固体撮像装置などに用いられるフォトダイオード等のセンサ領域に電界をｐ型のイオン注入を用いて調節することができ、電極等にセルフアラインでイオン注入が可能なため、電極近傍でのレジストの再塗布等によるズレ等の影響が軽減され、電極近傍での微細な加工が可能となる。
【実施例１】
【００１３】
図１は本発明の実施例による光電変換素子の素子配置を示す概略平面図であり、ＣＭＯＳイメージセンサの画素部に形成されるフォトダイオードの例を示している。
また、図２〜図４は図１に示す光電変換素子のイオン注入工程を示す断面図であり、図１のＡ−Ａ´線断面図である。
図１に示すように、本実施例の光電変換素子は、半導体基板１００のチャネルストップ１１０で囲まれたセンサ領域１２０にフォトダイオードを形成したものであり、センサ領域１２０の側部には、チャネルストップ１１０の一部を分断する状態で電荷読み出し用のゲート部１３０が設けられ、ポリシリコン膜によるゲート電極１３０Ａが形成されている。
そして、本実施例では、図１に破線で示すような電界をセンサ領域１２０内に付与することにより、電荷の転送不良を防止し、完全読み出しを行うための補助としており、そのためにゲート電極のセルフアラインでイオン注入を行う。この際、従来はｎ型イオンを注入していた工程を、エネルギーの低いｐ型イオン注入に変えることにより、ポリシリコン製のゲート電極を貫通することなく、ポリシリコン電極をマスクとしたセルフアラインで適正なイオン注入を行うことが可能となる。
【００１４】
以下、具体的な製造工程の例を図２〜図４に基づき説明する。
まず、図２において、シリコン基板２１０のｐ型ウェル領域２１２には、フォトダイオードの電子蓄積領域となるｎ−型層２１４及びｎ＋型層２１６が形成され、階層構造による深い電子蓄積領域が形成されている。また、シリコン基板２１０上には、フォトダイオードの一方の側部に沿ってチャネルストップ２２０が形成されている。また、フォトダイオードの他方の側部には、シリコン酸化膜よりなるゲート絶縁膜２２４の上に、転送ゲートのポリシリコン電極２２６が形成され、チャネルストップ２２０及びポリシリコン電極２２６の上にレジスト２２２が積層されている。
すなわち、この図２に示す状態は、図５に示した正孔蓄積領域となるｐ＋型層やサイドウォールを形成する前の状態であり、フォトダイオードの開口形状に対応してレジスト２２２をパターニングし、ゲート絶縁膜及びポリシリコン電極膜をエッチングによって除去し、センサ領域を開口し、レジスト２２２を用いてｎ型イオンの注入を行って電子蓄積用の空乏層を形成している状態である。
【００１５】
次に、図３においては、ｎ型イオン注入で用いたレジスト２２２のパターンをそのまま用いて、ｐ型イオンの注入を行い、ゲート部脇までに至るｐ＋型層２１８Ａを形成する。なお、この場合の注入回数は、１回に限らず、複数界行うことで、さらに細かい電界をセンサ領域内に付けることが可能である。また、この場合のイオン濃度は、ＨＡＤ構造を得るために本来必要となる濃度よりも小さいものとし、ｐ型イオンの合計の注入回数に応じて決定する。
このようなサイドウォール形成前のｐ型イオン注入により、ゲート電極脇や後工程で形成されるサイドウォールの下にも適正にｐ型イオンを注入できる。また、ｐ型イオン注入はｎ型イオン注入よりもエネルギーが小さいことから、ポリシリコン電極やダメージの残ったレジストでも貫通せずに適正なイオン注入を行うことが可能である。
これにより、ゲート電極脇やサイドウォール下のピニングも強化することが可能である。特に、転送ゲート脇のイオン濃度が従来に比べ薄くすることができるため、転送の際の読み出しバリアができる可能性も軽減できる。
次に、図４において、ゲート絶縁膜２２４及びゲート電極２２６の側部にシリコン酸化膜等によるサイドウォール２２８を形成し、そのセルフアラインによってｐ型イオン注入を行い、先に注入したｐ型イオンとともにＨＡＤ構想に必要な濃度のｐ＋型層２１８を形成する。
【００１６】
以上のような本実施例によれば、以下のような効果を得ることができる。
（１）ｎ型のイオン注入ではなくｐ型のイオン注入によってセンサ領域に電界を付けることから、既成の膜を傷つけずにセルフアラインでの加工が可能になり、微細な構造に対して有利である。なお、本来はｎ型で電界を付けることも可能であるが、ｐ型でこれを行うことにより、ｐ型イオンを複数回注入したり、もしくはｎ型のイオン注入を行ってレジストにダメージが残った後にｐ型イオン注入を行うといった加工も可能となる。
（２）センサ領域表面にｐ型イオンをサイドウォールの形成前と形成後の２段階もしくはそれ以上の段階に分けてセルフアラインで注入することから、通常のサイドウォール形成後に１度にｐ型を注入する場合に比べ、ゲート電極脇、及びサイドウォール下が有効にピニングできる（図４中に矢印Ｂで示す）。これにより、サイドウォール下の界面付近で発生していた暗電流がセンサ内に混入するのを抑えることができるため、ノイズの低減につながることが期待でき、同時に、電荷転送経路に読み出しバリアができるのも防止することができる。
なお、以上の説明では、光電変換素子を主にイメージセンサとして構成した例で説明したが、本発明はこれに限定されず、種々の形態による装置に広く適用できるものである。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例による光電変換素子の素子配置を示す概略平面図である。
【図２】図１に示す光電変換素子のイオン注入工程を示す断面図である。
【図３】図１に示す光電変換素子のイオン注入工程を示す断面図である。
【図４】図１に示す光電変換素子のイオン注入工程を示す断面図である。
【図５】従来の光電変換素子のイオン注入工程を示す断面図である。
【符号の説明】
【００１８】
１００……半導体基板、１１０……チャネルストップ、１２０……センサ領域、１３０……ゲート部、２１０……シリコン基板、２１２……ｐ型ウェル領域、２１４……ｎ−型層、２１６……ｎ＋型層、２１８……ｐ＋型層、２２０……チャネルストップ、２２２……レジスト、２２４……ゲート絶縁膜、２２６……ポリシリコン電極、２２８……サイドウォール。
【図１】
2006165366.tif 000003
【図２】
2006165366.tif 000004
【図３】
2006165366.tif 000005
【図４】
2006165366.tif 000006
【図５】
2006165366.tif 000007