(57)【要約】【課題】温度の変化に従い適切なリフレッシュ周期を調節して消費電流を減少させ、信頼性を改善させることができるセルフリフレッシュ周期の制御回路を提供する。【解決手段】温度センサにより所定の半導体メモリ装置のリフレッシュ周期を制御するセルフリフレッシュ周期制御回路において、セルフリフレッシュ開始信号またはセルフリフレッシュ終了信号に応答して第１周期制御信号を発生させ、セルフリフレッシュ開始信号により発生されるクロック信号に応答して前記半導体メモリ装置の温度をセンシングし、これに対応する第２周期制御信号を発生させる温度センサ部と、第１周期制御信号及び第２周期制御信号に応答してセルフリフレッシュ周期を制御する周期倍率制御部と、を備える。【選択図】図１
2006040527.tif 000002
【特許請求の範囲】
【請求項１】
温度センサにより所定の半導体メモリ装置のリフレッシュ周期を制御するセルフリフレッシュ周期制御回路において、
セルフリフレッシュ開始信号またはセルフリフレッシュ終了信号に応答して第１周期制御信号を発生させ、前記セルフリフレッシュ開始信号により発生されるクロック信号に応答して前記半導体メモリ装置の温度をセンシングし、これに対応する第２周期制御信号を発生させる温度センサ部と、
前記第１周期制御信号及び第２周期制御信号に応答してセルフリフレッシュ周期を制御する周期倍率制御部と、を備えることを特徴とするセルフリフレッシュ周期制御回路。
【請求項２】
前記周期倍率制御部で選択されたセルフリフレッシュ周期によりセルフリフレッシュ動作を行うリフレッシュ制御部をさらに備えることを特徴とする請求項１に記載のセルフリフレッシュ周期制御回路。
【請求項３】
前記温度センサ部は、前記セルフリフレッシュ開始信号により発生されるクロック信号に応答して一定周期のサンプリングクロック信号を発生させるサンプリングクロック発生器と、
前記サンプリングクロック信号に応答して前記半導体メモリ装置の温度をセンシングして温度信号を発生させる温度センサと、
前記温度信号を増幅する増幅器と、
前記セルフリフレッシュ開始信号またはセルフリフレッシュ終了信号に応答して単一パルスを発生させるオートパルス発生器と、
前記オートパルス発生器の単一パルスに応答して前記第１周期制御信号を発生させ、前記増幅器の出力信号をラッチして第２周期制御信号を発生させるラッチ部と、を備えることを特徴とする請求項２に記載のセルフリフレッシュ周期制御回路。
【請求項４】
前記周期倍率制御部は前記第１周期制御信号に応じて、予め設定された周期のうち一番短いセルフリフレッシュ周期を持つ信号を選択することを特徴とする請求項３に記載のセルフリフレッシュ周期制御回路。
【請求項５】
前記サンプリングクロック信号は前記セルフリフレッシュ開始信号に応答して発生されるクロック信号と同一の周期を持ち、ローレベル区間がハイレベル区間に比べ短いクロック信号であることを特徴とする請求項４に記載のセルフリフレッシュ周期制御回路。
【請求項６】
前記温度センサは前記サンプリングクロック信号のローレベル区間の間にのみ動作することを特徴とする請求項５に記載のセルフリフレッシュ周期制御回路。
【請求項７】
前記増幅器及びラッチ部は前記サンプリングクロック信号により動作することを特徴とする請求項６に記載のセルフリフレッシュ周期制御回路。
【請求項８】
前記ラッチ部は前記オートパルス発生器のオートパルスにより初期化されることを特徴とする請求項７に記載のセルフリフレッシュ周期制御回路。
【請求項９】
前記セルフリフレッシュ開始信号及び前記セルフリフレッシュ終了信号は前記セルフリフレッシュ開始信号の時にローレベルを有し、前記セルフリフレッシュ終了信号の時にハイレベルを有する1つのパルス信号であることを特徴とする請求項８に記載のセルフリフレッシュ周期制御回路。
【請求項１０】
前記オートパルス発生器は、前記セルフリフレッシュ終了信号を反転して一定時間だけ遅延された信号を出力する少なくとも1つのインバータと、
前記セルフリフレッシュ終了信号と前記少なくとも1つのインバータとにより遅延された信号を入力にしてＮＡＮＤ演算を行うＮＡＮＤ回路と、
前記ＮＡＮＤ回路の出力を反転して単一パルスを発生させるインバータと、を備えることを特徴とする請求項９に記載のセルフリフレッシュ周期制御回路。
【請求項１１】
前記オートパルス発生器は、前記セルフリフレッシュ開始信号を反転して一定時間だけ遅延された信号を出力する少なくとも1つのインバータと、
前記セルフリフレッシュ開始信号と前記少なくとも1つのインバータにより遅延された信号とを入力にしてＮＯＲ演算を行って単一パルスを発生させるＮＯＲ回路と、を備えることを特徴とする請求項９に記載のセルフリフレッシュ周期制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置に係り、特に温度の変化に従い適切なリフレッシュ周期に調節して消費電流を減少させ、信頼性を改善させることができるセルフリフレッシュ周期制御回路に関する。
【背景技術】
【０００２】
一般に、半導体メモリ装置は、大きく、外部電源の遮断の際にデータの保存の可否に従い、揮発性メモリと非揮発性メモリとに区分される。揮発性メモリとしてはＤＲＡＭまたはＳＲＡＭなどがあり、非揮発性メモリとしてはフラッシュメモリまたはＲＯＭなどがある。揮発性メモリはデータの再充電の可否に従い再度区分され、ＳＲＡＭセルはフリップフロップ回路と2個のスイッチとからなり、電源が印加されている限りフリップフロップのフィードバック効果により静的なデータ保存が可能である。一方、ＤＲＡＭセルはスイッチの役割をするトランジスタとデータを貯蔵する役割をするキャパシタとから構成される。データの貯蔵はキャパシタに電荷が蓄積されているだけであるから、原理的には電力の消費はない。しかし、ＭＯＳトランジスタのＰＮ結合などに漏洩電流があって貯蔵された初期の電荷量が消滅されるため、データが消失するおそれがある。これを防止するため、データの消失前にメモリセル内のデータを読み取り、読み取られた情報に合わせて再び初期の電荷量を再充電する。この動作を周期的に反復することでデータはその記憶が維持される。このようなセル電荷の再充電過程を「リフレッシュ動作」という。
【０００３】
リフレッシュは動作方法に従い2つに分類され、ＤＲＡＭ制御器でリフレッシュ命令を提供する外部リフレッシュ方法と、ＤＲＡＭ制御器でリフレッシュ開始信号だけを提供し、リフレッシュ終了信号が来るまで装置自身にリフレッシュを行わせるセルフリフレッシュ方法とがある。
【０００４】
セルフリフレッシュは内部で定めた周期に従い周期的にリフレッシュを行うようになる。このとき、再充電する周期をリフレッシュ周期といい、セルの蓄電容量と消滅時間とにより決定される。
【０００５】
コンピュータシステムがスリープモード（sleep mode）にある場合、たいていの内部装置はターンオフされるが、ＤＲＡＭのような半導体メモリ装置ではデータを継続して維持するためにリフレッシュされており、このため、ＤＲＡＭのような半導体メモリ装置ではセルフリフレッシュ電流が流れるようになる。
【０００６】
最近の技術開発傾向の1つにリフレッシュ周期を温度に従い変化させながら消耗電流を減らすものがある。即ち、低電力ＤＲＡＭにおいてセルフリフレッシュ周期をチップ内部温度に従いそれぞれ異なって設定することにより、温度によるリフレッシュ特性を保障するとともに、電力消耗を減らすようにしている。温度を幾つかの領域に分け、低い温度ではリフレッシュクロックの周期を相対的に長くして電流消耗を減らすのである。これはＤＲＡＭのような半導体メモリ装置のデータ保有時間が、温度が低くなるほど長くなり、相対的に高温では低温よりもデータ保有時間が短いため、低温で一層頻繁にリフレッシュを行う必要があるとの事実に基づいている。このためには温度センサが必要であり、温度センサを制御する回路が必要とされる。
【０００７】
図６は従来の温度センサを用いたセルフリフレッシュ周期制御回路のブロック図である。
【０００８】
図６に示したように、従来のセルフリフレッシュ周期の制御回路は、温度センサ部１０、周期倍率制御部２０、クロック発生部３０、及びリフレッシュ制御部４０を備える。
【０００９】
温度センサ部１０では、クロック発生部３０のクロック信号ＭＳＢに応答して動作の活性または非活性が制御され、所定の半導体メモリ装置の動作温度をセンシングしてセルフリフレッシュ周期を選択するための周期制御信号（ＴＳ）を発生させる。
【００１０】
周期倍率制御部２０では周期制御信号ＴＳに応じてクロック発生部３０から印加される周期クロック信号ＴＣＬＫの倍率を決定してリフレッシュクロック信号ＲＳとして出力する。
【００１１】
クロック発生部３０ではセルフリフレッシュ開始信号ＳＲＳに応じてそれぞれ異なった周期を持つ複数個のクロック信号ＣＬＫのうち最上位ビット（ＭＳＢ：Most Significant Bit）の一番長い周期を持つクロック信号ＭＳＢを温度センサ部１０に印加し、一定周期のクロック信号を選択し、選択された周期クロック信号ＴＣＬＫを周期倍率制御部２０に印加する。
【００１２】
リフレッシュ制御部４０ではリフレッシュクロック信号ＲＳに従い一定周期でリフレッシュが行われるように制御する。
【００１３】
図７は図６の温度センサ部１０のブロック図である。
【００１４】
図７に示すように、温度センサ部１０は、温度センサ１２、増幅器１４、ラッチ部１６、及びサンプリングクロック発生器１８を備える。
【００１５】
サンプリングクロック発生器１８はクロック信号ＭＳＢに応答してクロック信号ＭＳＢと同一の周期を持ち、ローレベル区間がハイレベル区間に比べ短いサンプリングクロック信号ＳＣＬＫを発生させる。
温度センサ１２はサンプリングクロック信号ＳＣＬＫに応答して動作の活性または非活性が制御され、所定の半導体メモリ装置の動作温度を表示する温度信号Ｔｉを発生する。温度センサ１２はサンプリングクロック信号ＳＣＬＫのローレベル区間の間にのみ動作する。
【００１６】
増幅器１４は温度センサ１２の温度信号Ｔｉを増幅して、増幅された温度信号ＴＡをラッチ部１６に出力する。
【００１７】
ラッチ部１６は増幅器１４から増幅された温度信号ＴＡを受信し、サンプリングクロック信号ＳＣＬＫに応答してセルフリフレッシュ周期を選択するための周期制御信号ＴＳを発生させる。
【００１８】
図８は図７の温度センサ部１０の動作タイミング図である。
【００１９】
以下、図６ないし図８を用いて従来のセルフリフレッシュ周期制御回路の動作を説明する。
【００２０】
図６ないし図８に示したように、セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒに応答してクロック発生部３０はリフレッシュの周期を調節するクロックとして用いられる多数ビットのクロック信号ＭＳＢ、ＴＣＬＫを発生する。サンプリングクロック発生器１８は多数ビットのクロック信号ＭＳＢ、ＴＣＬＫのうち一番長い周期のクロック信号ＭＳＢに応答して所定のサンプリングクロック信号ＳＣＬＫを発生する。サンプリングクロック信号ＳＣＬＫはクロック信号ＭＳＢと同一の周期を持つが、ローレベル区間がハイレベル区間に比べ短いパルス信号である。
【００２１】
温度センサ１２はサンプリングクロック信号ＳＣＬＫのローレベル区間でのみ動作し、ハイレベル区間では動作しない。温度センサ１２は動作期間に所定の半導体メモリ装置の動作温度を表示する温度信号Ｔｉを発生させる。ここで、半導体メモリ装置はセルフリフレッシュ周期制御が行なわれる半導体メモリ装置である。
【００２２】
リフレッシュ動作の開始以後、温度センサ１２では半導体メモリ装置の動作温度をセンシングして、基準温度よりも高いと、温度信号Ｔｉをハイレベルに発生させ、基準温度よりも低いと、ローレベルの温度信号Ｔｉを発生させる。温度信号Ｔｉは増幅器１４により増幅される。
【００２３】
ラッチ部１６は上述のようにレベルが変化する温度信号ＴＡをラッチする。即ち、ラッチ部１６はサンプリングクロック信号ＳＣＬＫに応答して温度信号ＴＡがハイレベルである場合、温度信号ＴＡを受信して周期制御信号ＴＳをハイレベルにラッチし、その間に温度信号ＴＡがローレベルに落ちると、周期制御信号ＴＳもローレベルに落ちるようになる。即ち、ラッチ部１６は温度センサ１２が動作しなくても温度センサ１２の出力を保持する。周期制御信号ＴＳは周期倍率制御部２０に印加される。ラッチ部は最初電力供給があるときにその初期値がハイレベルに設定されるように構成される。
【００２４】
周期倍率制御部２０ではクロック発生部３０から印加されるクロック信号ＴＣＬＫの周期倍率を決定し、これを選択してリフレッシュ周期信号ＲＳを発生させる。周期制御信号ＴＳがハイレベルである場合、リフレッシュ周期は一番低い倍率に決定され、周期制御信号ＴＳがローレベルである場合、リフレッシュ周期は半導体メモリ装置のリフレッシュ特性が保障される範囲で一番高い倍率に決定される。
【００２５】
リフレッシュ周期信号ＲＳに応答してリフレッシュ制御部４０でリフレッシュ動作が行われる。セルフリフレッシュ動作はセルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔにより終了される。
【００２６】
このような従来のセルフリフレッシュ周期制御回路では、周期制御信号ＴＳがローレベルを持つ状態でセルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔにより終了され、再度セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒによりセルフリフレッシュが開始される場合、温度センサ１２が動作される前まではローレベルをもつ時のリフレッシュ周期を基準にしてセルフリフレッシュ動作が行われる。即ち、図８に示したように、周期制御信号ＴＳがローレベルの区間（区間II）では低温のときのリフレッシュ周期を基準にしてセルフリフレッシュ動作が行われ、周期制御信号ＴＳがハイレベルの区間（区間III）では高温のときのリフレッシュ周期を基準にしてセルフリフレッシュ動作が行われる。そこで、セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒの発生後に温度センサ１２により温度がセンシングされ周期制御信号ＴＳが発生する前までの区間（区間Ｉ）では、以前に発生された周期制御信号ＴＳによるリフレッシュ周期によりセルフリフレッシュが行われることになり、温度によるリフレッシュ特性に合致する動作が行われないという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
そこで、本発明の目的は、上述の問題点を克服できるセルフリフレッシュ周期制御回路を提供することにある。
【００２８】
本発明の他の目的は、温度によるリフレッシュ特性に合致するリフレッシュ周期を持つセルフリフレッシュ周期制御回路を提供することにある。
【００２９】
本発明のまた他の目的は、セルフリフレッシュ開始後に温度センサが動作する前までのセルフリフレッシュ特性を補完することができるセルフリフレッシュ周期制御回路を提供することにある。
【課題を解決するための手段】
【００３０】
このような目的を達成するため本発明による温度センサにより所定の半導体メモリ装置のリフレッシュ周期を制御するセルフリフレッシュ周期制御回路は、セルフリフレッシュ開始信号またはセルフリフレッシュ終了信号に応答して第１周期制御信号を発生させ、前記セルフリフレッシュ開始信号により発生されるクロック信号に応答して前記半導体メモリ装置の温度をセンシングし、これに対応する第２周期制御信号を発生させる温度センサ部と、前記第１周期制御信号及び第２周期制御信号に応答してセルフリフレッシュ周期を制御する周期倍率制御部と、を備えることを特徴とする。
【００３１】
前記温度センサ部は、前記セルフリフレッシュ開始信号により発生されるクロック信号に応答して一定周期のサンプリングクロック信号を発生させるサンプリングクロック発生器と、前記サンプリングクロック信号に応答して前記半導体メモリ装置の温度をセンシングして温度信号を発生させる温度センサと、前記温度信号を増幅する増幅器と、前記セルフリフレッシュ開始信号またはセルフリフレッシュ終了信号に応答して単一パルスを発生させるオートパルス発生器と、前記オートパルス発生器の単一パルスに応答して前記第１周期制御信号を発生させ、前記増幅器の出力信号をラッチして第２周期制御信号を発生させるラッチ部と、を備える。
【００３２】
前記周期倍率制御部は、前記第１周期制御信号に応じて、予め設定された周期のうち一番短いセルフリフレッシュ周期をもつ信号を選択することができる。前記サンプリングクロック信号は前記セルフリフレッシュ開始信号に応答して発生されるクロック信号と同一な周期の持ち、ローレベル区間がハイレベル区間に比べ短いクロック信号とすることができる。また、前記温度センサは前記サンプリングクロック信号のローレベル区間の間にのみ動作され、前記セルフリフレッシュ開始信号及び前記セルフリフレッシュ終了信号は前記セルフリフレッシュ開始信号のときにローレベルを持ち、前記セルフリフレッシュ終了信号のときにはハイレベルを持つ一つのパルス信号とすることができる。
【００３３】
前記オートパルス発生器は、前記セルフリフレッシュ終了信号を反転して一定時間だけ遅延された信号を出力する少なくとも1つのインバータと、前記セルフリフレッシュ終了信号と前記少なくとも1つのインバータにより遅延された信号を入力にしてＮＡＮＤ演算を行うＮＡＮＤ回路と、前記ＮＡＮＤ回路の出力を反転して単一パルスを発生させるインバータと、を備え、前記オートパルス発生器は、前記セルフリフレッシュ開始信号を反転して一定時間だけ遅延された信号を出力する少なくとも1つのインバータと、前記セルフリフレッシュ開始信号と前記少なくとも1つのインバータにより遅延された信号とを入力にしてＮＯＲ演算を行って単一パルスを発生させるＮＯＲ回路と、を備える。
【発明の効果】
【００３４】
本発明は、セルフリフレッシュ開始信号または終了信号に応答するオートパルスを発生させることにより、ラッチ部を初期化させて第１周期制御信号を発生して、温度によるリフレッシュ特性に合致するリフレッシュ周期を持つことができる。従って、セルフリフレッシュ開始後に温度センサが動作する前までのセルフリフレッシュ特性を補完することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明が属する技術分野で通常の知識を有した者に本発明の徹底した理解を提供する意図のほかには他の意図なしに、添付図を参照して詳しく本発明の好ましい実施例を説明する。
【００３６】
図１は、本発明の一実施例によるセルフリフレッシュ周期制御回路のブロック図である。
【００３７】
図１に示すように、本発明の一実施例によるセルフリフレッシュ周期制御回路は温度センサ部１１０、周期倍率制御部１２０、クロック発生部１３０、及びリフレッシュ制御部１４０を備える。
【００３８】
温度センサ部１１０はセルフリフレッシュ開始信号ＳＲＳまたはセルフリフレッシュ終了信号ＳＲＳに応答して第１周期制御信号ＴＳを発生させ、セルフリフレッシュ開始信号ＳＲＳにより発生されるクロック信号ＭＳＢに応答して温度センサが装着された半導体メモリ装置の温度をセンシングし、これに対応する信号の第２周期制御信号ＴＳを発生させる。
【００３９】
周期倍率制御部１２０は第１周期制御信号ＴＳ及び第２周期制御信号ＴＳに応じてセルフリフレッシュ周期を制御する。即ち、周期制御信号ＴＳに応じてクロック発生部１３０から印加される周期クロック信号ＴＣＬＫの倍率を決定してリフレッシュ周期信号ＲＳとして出力する。
【００４０】
周期倍率制御部１２０は第１周期制御信号ＴＳ及び第２周期制御信号ＴＳに応じてリフレッシュ信号の周期倍率を決定する周期制御部１２２と、周期制御部１２２で決定されたリフレッシュ周期倍率に合致するリフレッシュ周期信号ＲＳを発生させる周期倍率選択部１２４と、を備える。周期倍率制御部１２０は第１周期制御信号ＴＳに応じて一番短いセルフリフレッシュ周期を持つ信号を選択し、第２周期制御信号ＴＳに応じて適正な周期を持つリフレッシュ周期信号ＲＳを発生させる。
【００４１】
クロック発生部１３０ではセルフリフレッシュ開始信号ＳＲＳに応じてそれぞれ異なった周期を持つ複数個のクロック信号ＣＬＫのうち最上位ビット（ＭＳＢ：Most Significant Bit）の一番長い周期をもつクロック信号ＭＳＢを温度センサ部１１０に印加し、一定周期のクロック信号を選択し、選択された周期クロック信号ＴＣＬＫを周期倍率制御部１２０に印加する。
【００４２】
クロック発生部１３０はセルフリフレッシュ開始信号ＳＲＳに応答して一定周期のクロック信号を選択する周期自動発生部１３２と、周期自動発生部１３２で選択された周期のクロック信号ＴＣＬＫと一番長い周期を持つクロック信号ＭＳＢとを発生させるカウンタ発生部１３４と、を備える。
【００４３】
リフレッシュ制御部１４０ではリフレッシュ周期信号ＲＳに従い一定周期にセルフリフレッシュ動作が行われるように制御する。
【００４４】
図２は図１の温度センサ部１１０のブロック図である。
【００４５】
図２に示すように、温度センサ部１１０はサンプリングクロック発生器１１８、温度センサ１１２、増幅器１１４、オートパルス発生器１１７、及びラッチ部１１６を備える。
【００４６】
サンプリングクロック発生器１１８はセルフリフレッシュ開始信号ＳＲＳにより発生されるクロック信号ＭＳＢに応答して一定周期のサンプリングクロック信号ＳＣＬＫを発生させる。サンプリングクロック信号ＳＣＬＫは、例えば、クロック信号ＭＳＢと同一の周期を持ち、ローレベル区間がハイレベル区間に比べ短いクロック信号ＳＣＬＫとすることができる。
【００４７】
温度センサ１１２はサンプリングクロック信号ＳＣＬＫに応答して温度センサの装着された半導体メモリ装置の温度をセンシングして温度信号Ｔｉを発生させる。温度センサ１１２はサンプリングクロック信号ＳＣＬＫのローレベル区間の間にのみ動作する。
【００４８】
増幅器１１４はサンプリングクロック信号ＳＣＬＫにより動作され、温度信号Ｔｉを増幅し増幅された温度信号ＴＡを発生させる。
【００４９】
セルフリフレッシュ開始信号ＳＲＳのときにはローレベルを持ち、セルフリフレッシュ終了信号ＳＲＳのときにはハイレベルをもつ1つのパルス信号とすることができる。
【００５０】
オートパルス発生器１１７はセルフリフレッシュ開始信号ＳＲＳまたはセルフリフレッシュ終了信号ＳＲＳに応答して単一パルスＳＡＰを発生させる。
【００５１】
ラッチ部１１６はオートパルス発生器１１７の単一パルスＳＡＰに応答して第１周期制御信号ＴＳを発生させ、増幅器１１４の出力信号ＴＡをラッチして第２周期制御信号ＴＳを発生させる。
【００５２】
図３は図２のラッチ部１１６の適用例の具体回路図である。
【００５３】
ラッチ部１１６は伝送ゲートＧ１０１、Ｇ１０２、複数個のインバータＩ１０２、Ｉ１０３、Ｉ１０４、Ｉ１０５、パワーアップ信号ＶＣＣＨＢとオートパルスＳＡＰとをＮＯＲ演算するＮＯＲ回路ＮＯ１０１、インバータＩ１０６、及びＮＭＯＳトランジスタＮ１０１を備え、図３に示したような結線構造を有する回路を備える。
【００５４】
図３に示すように、ラッチ部１１６は増幅器１１４で増幅された温度信号ＴＡが、サンプリングクロック信号ＳＣＬＫにより動作される伝送ゲートＧ１０１、Ｇ１０２と複数個のインバータＩ１０２、Ｉ１０３、Ｉ１０４、Ｉ１０５とによりラッチされるように構成される。
【００５５】
また、パワーアップ信号ＶＣＣＨＢとオートパルスＳＡＰとをＮＯＲ演算し反転してＮＭＯＳトランジスタＮ１０１を動作させることによりラッチ部１１６を初期化する。ラッチ部は初期化の際に第１、第２周期制御信号ＴＳがハイレベルを有するように設定することができる。
【００５６】
パワーアップ信号ＶＣＣＨＢは最初電力供給の際にハイレベルを持ち、それ以後はローレベルをもつパルス信号とることができる。また、オートパルス信号ＳＡＰはセルフリフレッシュ開始信号ＳＲＳまたはセルフリフレッシュ終了信号ＳＲＳに応じたハイレベルをもつ区間が非常に短いパルス信号とすることができる。
【００５７】
図４は図１のオートパルス発生器１１７の1つの適用例の具体回路図である。
【００５８】
図４に示すように、オートパルス発生器１１７は、セルフリフレッシュ終了信号ＳＲＳを反転して一定時間だけ遅延された信号を出力する少なくとも1つの奇数個のインバータＩ１０８、Ｉ１０９、Ｉ１１０と、セルフリフレッシュ終了信号ＳＲＳと遅延された信号とを入力してＮＡＮＤ演算を行うＮＡＮＤ回路ＮＡ１０１と、ＮＡＮＤ回路ＮＡ出力を反転してオートパルスＳＡＰを出力するインバータＩ１１１と、を備える。オートパルスはセルフリフレッシュ終了信号ＳＲＳの発生と同時にＮＡＮＤ回路ＮＡ１０１及びインバータＩ１１１の出力によりハイレベルを持ち、インバータＩ１０８、Ｉ１０９、Ｉ１１０により遅延されたセルフリフレッシュ終了信号ＳＲＳがＮＡＮＤ回路ＮＡ１０１及びインバータＩ１１１に到達すると、再度ローレベルを持つ。即ち、オートパルスはインバータＩ１０８、Ｉ１０９、Ｉ１１０の遅延時間だけハイレベル区間を維持する単一パルス信号とすることができる。
【００５９】
また、オートパルス発生器１１７はセルフリフレッシュ開始信号ＳＲＳに応答して単一パルスを発生させる場合、セルフリフレッシュ開始信号ＳＲＳを反転して一定時間だけ遅延された信号を出力する少なくとも1つのインバータと、セルフリフレッシュ開始信号ＳＲＳと遅延された信号とを入力してＮＯＲ演算を行ってオートパルス信号ＳＡＰを出力するＮＯＲ回路と、を備えて構成される。
【００６０】
図５は図２の温度センサ部１１０の動作タイミング図である。
【００６１】
以下、図１ないし図５を参照して本発明の一実施例によるセルフリフレッシュ周期制御回路の動作を説明する。この実施例に対する説明は第１周期制御回路がセルフリフレッシュ終了信号に応答して発生する場合だけを説明する。セルフリフレッシュ開始信号に応答して第１周期制御信号が発生する場合について、本発明の技術分野で通常の知識を有した者であれば若干の変化はあるものの容易に理解されるであろう。
【００６２】
図１ないし図５に示すように、セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒに応答してクロック発生部１３０はリフレッシュの周期を調節するクロックとして用いられる多数ビットのクロック信号ＭＳＢ、ＴＣＫＬを発生する。サンプリングクロック発生器１８は多数ビットのクロック信号ＭＳＢ、ＴＣＫＬのうち一番長い周期のクロック信号ＭＳＢに応答して所定のサンプリングクロック信号ＳＣＬＫを発生する。サンプリングクロック信号ＳＣＬＫはクロック信号ＭＳＢと同一の周期を持つが、ローレベル区間がハイレベル区間に比べ短いパルス信号である。一番長い周期のクロック信号ＭＳＢ及びサンプリングクロック信号ＳＣＬＫは図５に1つの例が図示されている。
【００６３】
温度センサ１１２はサンプリングクロック信号ＳＣＬＫのローレベル区間でのみ動作し、ハイレベル区間では動作しない。温度センサ１１２は動作期間に所定の半導体メモリ装置の動作温度を表示する温度信号Ｔｉを発生させる。ここで、半導体メモリ装置は本発明の一実施例によるセルフリフレッシュ周期制御回路が装着される半導体メモリ装置である。
【００６４】
リフレッシュ動作の開始以後、温度センサ１１２は半導体メモリ装置の動作温度をセンシングし、基準温度よりも高い場合には温度信号Ｔｉをハイレベルに発生させ、基準温度よりも低い場合にはローレベルの温度信号Ｔｉを発生させる。基準温度は４５℃程度に設定することができる。温度センサ１１２では基準温度を多数個設定し、これに従って多数ビットの区間別温度信号Ｔｉを発生させることができる。
【００６５】
温度信号Ｔｉは増幅器１１４により増幅され、増幅された温度信号ＴＡを発生させる。
【００６６】
ラッチ部１１６は上記のようにレベルが変化される温度信号ＴＡをラッチして第２周期制御信号ＴＳを発生させる。即ち、ラッチ部１６はサンプリングクロック信号ＳＣＬＫに応じて、温度信号ＴＡがハイレベルである場合に温度信号ＴＡを受信して第２周期制御信号ＴＳをハイレベルにラッチしており、その途中にローレベルに落ちると、第２周期制御信号ＴＳもローレベルに落ちるようになる。即ち、ラッチ部１１６は温度センサ１１２が動作しなくても温度センサ１１２の出力を保持する。周期制御信号ＴＳは周期倍率制御部１２０に印加される。ラッチ部１１６は最小電力供給があるときにその初期値はハイレベルに設定されるように構成される。
【００６７】
また、ラッチ部１１６はセルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔに応答するオートパルス発生器１１７により発生される単一パルスＳＡＰにより初期化される。従って、ラッチ部１１６ではハイレベルの第１周期制御信号ＴＳを発生させる。
【００６８】
図５では第２周期制御信号ＴＳの発生区間（区間II）と第１周期制御信号（ＴＳ）の発生区間（区間IV）とが現れ、低温区間（区間II）と高温区間（区間III）とが現れる。セルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔの以後に再度セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒの発生により再度リフレッシュ動作が開始された後、温度センサ１１２が動作される前までの区間（区間Ｉ）の間は高温基準にして一番短い周期にリフレッシュを行うようになる。従って、セルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔの以後に再度セルフリフレッシュ開始信号ＳＲＳ，ｅｎｔｅｒの発生時までの区間での温度変化に従い発生されるセルフリフレッシュ動作の問題点を解決することができる。
【００６９】
周期倍率制御部１２０ではクロック発生部１３０で印加されるクロック信号ＴＣＬＫの周期倍率を決定し、これを選択してリフレッシュ周期信号ＲＳを発生させる。第１、第２周期制御信号ＴＳがハイレベルである場合にリフレッシュ周期は一番低い倍率に決定され、第１、第２周期制御信号ＴＳがローレベルである場合にリフレッシュ周期は半導体メモリ装置のリフレッシュ特性が保障される範囲で一番高い倍率に決定される。
【００７０】
上述のリフレッシュ周期信号ＲＳに応答してリフレッシュ制御部１４０でリフレッシュ動作が行われる。セルフリフレッシュ動作はセルフリフレッシュ終了信号ＳＲＳ，ｅｘｉｔにより終了される。
【００７１】
このような実施例の説明は本発明のより徹底した理解のために図面を参照として例を挙げたに過ぎないのであって、本発明を限定する意味で解釈してはならない。また、本発明が属する技術分野で通常の知識を有した者にとって、本発明の基本的原理を外れない範囲内で多様な変化と変更が可能なのは当然のことである。例えば、回路の内部構成を変更するか、または回路の内部構成素子を別の等価的素子に置換することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の一実施例によるセルフリフレッシュ制御回路のブロック図である。
【図２】図１の温度センサ部のブロック図である。
【図３】図２のラッチ部の適用例の具体回路図である。
【図４】図２のオートパルス発生器の適用例の具体回路図である。
【図５】図２の動作タイミング図である。
【図６】従来のセルフリフレッシュ制御回路のブロック図である。
【図７】図６の温度センサ部のブロック図である。
【図８】図７の動作タイミング図である。
【符号の説明】
【００７３】
１１０  温度センサ部
１２０  周期倍率制御部
１２２  周期制御部
１２４  周期倍率選択部
１３０  クロック発生部
１３２  周期自動発生部
１３４  カウンタ発生部
１４０  リフレッシュ制御部
【図１】
2006040527.tif 000003
【図２】
2006040527.tif 000004
【図３】
2006040527.tif 000005
【図４】
2006040527.tif 000006
【図５】
2006040527.tif 000007
【図６】
2006040527.tif 000008
【図７】
2006040527.tif 000009
【図８】
2006040527.tif 000010