(57)【要約】【課題】  放熱特性の劣化を招くことなく、半導体チップ上の回路間での高いアイソレーションを可能とする構造を有する半導体装置及び半導体モジュールを提供する。【解決手段】  半導体チップと、抵抗率が０．２Ωｃｍ以上、かつ、１０Ωｃｍ以下である抵抗体基板とを有し、前記半導体チップには、前記半導体チップ内部を伝播可能である電磁波の伝播モードが存在し、前記抵抗体基板は、前記半導体チップの回路が形成されていない面に接して配置される構造を有する。【選択図】  図１
2006108556.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、抵抗率が０．２Ωｃｍ以上、かつ、１０Ωｃｍ以下である抵抗体基板とを有し、
前記半導体チップには、前記半導体チップ内部を伝播可能である電磁波の伝播モードが存在し、
前記抵抗体基板は、前記半導体チップの回路が形成されていない面に接して配置される構造を有することを特徴とする半導体装置。
【請求項２】
前記抵抗体基板は、単結晶Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板のいずれかであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップ内部を伝播可能である電磁波は、３０ＧＨｚ以上であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体チップは、コプレーナ線路を有することを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
半導体チップと、抵抗率が０．２Ωｃｍ以上、かつ、１０Ωｃｍ以下である抵抗体基板とを有し、
前記半導体チップには、前記半導体チップ内部を伝播可能である電磁波の伝播モードが存在し、
前記抵抗体基板は、前記半導体チップの回路が形成されていない面に接して配置される構造を有することを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイソレーション構造を有する半導体装置及び半導体モジュールに関する。特に、ミリ波帯で動作する高周波半導体集積回路チップにおける高周波信号のアイソレーション構造に関する。
【背景技術】
【０００２】
半導体チップにおいて、チップ上のある回路から半導体チップ内部に漏洩した高周波信号が、半導体チップ内部を長距離に渡り、あまり減衰せずに伝播し、同じチップ上の他の回路へ干渉し、半導体チップ本来の機能が損なわれるという問題がある。前記問題は、３０ＧＨｚ以上のミリ波帯で動作する半導体チップにおいて、特に顕著となる。
【０００３】
また、ビア形成及びウェハ裏面への導体層形成を行い、半導体チップ内部を伝播する高周波信号を遮断する対策が行われていない半導体チップにおいても、前記問題は顕著となる。ここで、ビア形成とは、半導体チップの表裏を貫通する穴をあけ、前記穴の中に導電性を有する材質を埋め込む、又は、前記穴の内壁に導電性の膜を形成することをいう。
【０００４】
３０ＧＨｚより、十分低い周波数においても、前記問題に類似する干渉問題があるが、その原因は、ミリ波帯での問題とは異なり、容量性結合によるものが主である。従って、ミリ波帯において特に効果があるアイソレーション技術、即ち、半導体チップを通しての高周波信号の干渉を防ぐ技術が必要とされている。
【０００５】
ここで、ミリ波帯における半導体チップを通した干渉について、詳しく説明する。半導体チップは一般的には誘電体であり、半導体チップに使用される材料は、比誘電率として、Ｓｉ：１１．７、ＧａＡｓ：１２．０、ＩｎＰ：１２．１等、比較的大きな値を持つものが多い。一方、半導体チップを誘電体でできた、１本の方形導波管とみなせば、導波管内部を伝播する最も低い遮断周波数を有するＴＥ１０モード（基本モード）の遮断周波数は、
ｆｃ＝ｃ／２ａ  ・・・・・・・（１）
とあらわされる。ここで、ｃ＝（εμ）−０．５であり、εは半導体の誘電率、μは半導体の透磁率、ａは方形導波管の長い方の辺の長さである。ｆｃをあらわす式に典型的な半導体チップの値を代入すると、およそ２０ＧＨｚ〜４０ＧＨｚが遮断周波数となる。
【０００６】
次に、３０ＧＨｚ以上で動作する半導体チップには、ＧａＡｓやＩｎＰ等の、化合物半導体が多く用いられる。これら半導体チップでは、半絶縁性基板が用いられることから、高周波信号の半導体チップ内部での損失を表すｔａｎδは、通常０．０１より十分小さい。つまり、化合物半導体により製造された半導体チップにおいては、数十ＧＨｚ以上の高周波信号は、基板内部を容易に伝播可能であり、かつ、損失が少ないため長距離を減衰することなく伝わる。
【０００７】
半導体チップ内部を高周波信号が伝播可能であるため、半導体チップ上の回路から、高周波信号が半導体内部に漏洩した場合に、干渉問題が顕在化する。通常、半導体集積回路で用いられるコプレーナ線路（ＣＰＷ）を伝播する高周波信号は、擬似ＴＥＭモードで伝播しており、半導体チップ内部を伝播可能なＴＥ１０モードを直接励振する効率は低い。しかし、コプレーナ線路の曲がる部分においては、ＴＥＭモードに乱れが生じるため、半導体チップ内部のＴＥ１０モードを励振することが可能となる。また、ＴＥＭモードの乱れは、コプレーナ線路の幅が広い程、顕著となる。実際の回路においては、伝送損失を抑制するために、幅の広いコプレーナ線路が随所に用いられており、かつ、コプレーナ線路は、曲がる部分を非常に多く有している。更に、半導体チップを実装した場合、高周波信号が伝送される外部回路と半導体チップ間の接続点において、組立て時の不完全さ、構造そのものが持つ線路の対象性の乱れ、または、特性インピーダンスの乱れ等により不要な電磁波の放射が起こり易くなる。複数の高周波信号用のポートを持つ半導体チップでは、ポート間の高いアイソレーションが必要となるため、しばしば半導体チップ内部の伝播によるポート間干渉の問題が生じる。
【０００８】
上記干渉問題を防ぐための、従来技術として電波吸収体を用いる方法があり、各種の電波吸収体が市販されている（例えば、非特許文献１参照）。前記方法は、目的とする周波数帯の電磁波を吸収する電波吸収体を、半導体チップの表面、裏面又は側面に接近する形で配置し、半導体チップから漏れてくる電磁波を吸収し、ジュール熱に変換することで干渉を抑制するものである。
【０００９】
【非特許文献１】“ソリッド型電波シールド吸収体  μｔｅｃｔ  ＰＰ３１００  Ｔｅｃｈｎｉｃａｌ  Ｉｎｆｏｒｍａｔｉｏｎ“、京セラ株式会社
【発明の開示】
【発明が解決しようとする課題】
【００１０】
電波吸収体を用いる方法において、漏洩した電磁波を効率的に吸収するためには、可能な限り半導体チップの近くに電波吸収体を配置することが必要である。しかし、回路が形成されている半導体チップの表面に接するように配置すると回路特性が劣化するため、あまり接近させることは困難である。尚、前記配置は、半導体チップのアイソレーションを改善するのではなく、半導体チップが実装されているモジュール内部の空間（キャビティー）による電磁波の共振を防ぐ目的で用いられることが多い。
【００１１】
また、半導体チップの裏面に電波吸収体を接するように配置する場合は、半導体チップと電波吸収体の接触面積を十分大きくとることができ、電磁波を効率的に吸収することが可能であるが。電波吸収体の熱抵抗により半導体チップの放熱特性が劣化する問題が生じる。市販されている電波吸収体の材質は正確には明らかにされていないが、ゴム状若しくは樹脂状の材質に、必要な添加物を加えて電波吸収作用を持たせたもの、または、セラミックスに、必要な添加物を加え電波吸収作用を持たせたもの等があり、いずれの材質も熱抵抗が高く、半導体チップの放熱効果が劣化する。このため、パワーアンプ等の低熱抵抗を必要とする半導体チップには、電波吸収体による方法を用いることは困難である。また、前記材質による電波吸収体は、厚みや平坦さを制御することが困難であり、半導体チップの裏面に電波吸収体を接するように配置した場合は、半導体チップの正確な位置合わせが困難となり、ワイヤーボンディング等の工程に問題が生じやすくなる。
【００１２】
更に、半導体チップの側面に電波吸収体を接するように配置した場合は、接触面積が小さいため、良好なアイソレーションが得られない。本方法は、補助的手段として、他のアイソレーション技術との組合せで用いられる。
【００１３】
電波吸収体を用いる方法の他の問題点は、使用条件に応じた電波吸収体の最適化が困難なことである。与えられた外部条件により、電波吸収体が電磁波を最も効率的に吸収する誘電率、透磁率、抵抗率、誘電損失等が存在するが、実際に入手可能な電波吸収体の種類は限られている。ミリ波帯において特に効果があり、半導体チップのアイソレーションを改善する目的に最適化した電波吸収体の入手は特に困難であり、また、前記電波吸収体のコストは高く、高周波モジュールの製造コストを増大させる原因となっている。
【００１４】
従って、本発明は、半導体チップに対し、放熱特性の劣化を招くことなく、半導体チップ上の回路及び／又は線路間での干渉を強く抑制する、即ち、高いアイソレーションを可能とする構造を有する半導体装置及び半導体モジュールを提供することを目的とする。
【００１５】
更に、高いアイソレーションを可能としつつ、使用条件に応じた調整が容易であり、また、低コストで製造可能な構造を有する半導体装置及び半導体モジュールを提供することも目的とする。
【課題を解決するための手段】
【００１６】
本発明における半導体装置及び半導体モジュールによれば、
半導体チップと、抵抗率が０．２Ωｃｍ以上、かつ、１０Ωｃｍ以下である抵抗体基板とを有し、前記半導体チップには、前記半導体チップ内部を伝播可能である電磁波の伝播モードが存在し、前記抵抗体基板は、前記半導体チップの回路が形成されていない面に接して配置される構造を有することを特徴とする。
【００１７】
本発明の他の実施形態によれば、
前記抵抗体基板は、単結晶Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板のいずれかであることも好ましい。
【００１８】
また、本発明の他の実施形態によれば、
前記半導体チップ内部を伝播可能である電磁波は、３０ＧＨｚ以上であることも好ましい。
【００１９】
更に、本発明の他の実施形態によれば、
前記半導体チップは、コプレーナ線路を有することも好ましい。
【発明の効果】
【００２０】
本発明による構造を用いることにより、良好な放熱特性、高周波特性、熱的安定性を維持したまま、半導体チップの高いアイソレーションが可能となる。また、使用条件に応じて容易に調整可能であり、かつ、実装も容易であるため、本発明によるアイソレーション構造を用いた半導体装置又はモジュールの性能の向上と低コスト化が達成できる。
【発明を実施するための最良の形態】
【００２１】
本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。
【００２２】
図１は、本発明による半導体装置及び半導体モジュールで用いるアイソレーション構造の実施形態を示す図であり、(ａ)は、上面図、（ｂ）は、側面図である。図１によると、半導体チップ１の裏面に、単結晶Ｓｉ基板２が接して配置されており、単結晶Ｓｉ基板２の、半導体チップ１と接着されている面とは逆の面に、モジュール筐体３が接着されている。ここで、半導体チップの回路が形成されている面を表面、回路が形成されている面とは反対の面を裏面と呼ぶものとする。
【００２３】
半導体チップ１は、コプレーナ線路を配線手段として含み、また、高周波電磁波が、その内部を伝播することが可能である。既に述べたように、半導体チップ１を誘電体でできた１本の方形導波管とみなせば、式（１）で表される遮断周波数以上の電磁波が、半導体チップ１の内部を伝播するモードが存在する。
【００２４】
図２は、半導体チップ１上に形成される回路の例を示す図である。増幅回路６にコプレーナ線路７が接続されている。図２の例では、半導体チップ１は、外部との接続点８を２箇所有している。
【００２５】
本発明によるアイソレーションのための構造は、ゴム状、樹脂状又はセラッミクス状の電波吸収体に代えて、図１に示すように、単結晶Ｓｉ基板２を用いることを特徴としている。
【００２６】
Ｓｉの熱伝導率は、１４８Ｗ／ｍ℃であり、従来の電波吸収体の熱伝導率０．1〜４０Ｗ／ｍ℃と比較し、極めて高い値を持つ。従って、半導体チップ１の放熱効率をほとんど劣化させず、発熱量の大きいパワーアンプ等へ適用するのに相応しい特性をもつ。また、従来の電波吸収体の比誘電率は様々な値を持つが、単結晶Ｓｉ基板２の比誘電率は１１．７であり、この値は、ＧａＡｓの比誘電率１２．０、ＩｎＰの比誘電率１２．１とほぼ同じであり、半導体チップ１がＳｉ基板、ＧａＡｓ基板、ＩｎＰ基板により作成されている場合には、半導体チップ上に形成されたコプレーナ線路の特性インピーダンスを変化させること無く、アイソレーションが可能となる。
【００２７】
更に、単結晶Ｓｉの熱膨張率は、２．６×１０６／Ｋであり、ＧａＡｓやＩｎＰの熱膨張率４〜６×１０６／Ｋに近い値であり、モジュール筐体３の熱履歴による半導体チップの剥がれや、ひび割れが生じにくくなるという利点もある。また、従来の電波吸収体の多くは、熱的に不安定な材質であるのに対して、単結晶Ｓｉは、５００℃以上の高温でも安定な材質であり、熱履歴により生じる電波吸収体の特性変化や、電波吸収体からのアウトガスによる半導体チップの故障も問題とはならない。
【００２８】
更に、単結晶Ｓｉ基板２は、Ｓｉデバイス製造用のウェハをそのまま用いることができる。よって、厚さ、平坦性、電気特性等が均一な単結晶Ｓｉ基板２を容易に、かつ、安価に得ることができる。よって、従来の電波吸収体を用いた場合に生じ得る、半導体チップの正確な位置あわせが難しいといった問題も解消される。
【００２９】
次に、単結晶Ｓｉ基板の抵抗率と、アイソレーション効果との関係について述べる。ドープされていない単結晶Ｓｉ基板２は、高周波損失が少なく、また、高濃度にドープされた単結晶Ｓｉ基板２は、導体基板と類似した作用をもつようになるため、ドープ量、即ち、単結晶Ｓｉ基板の抵抗率によりアイソレーション効果も変動する。
【００３０】
図３は、単結晶Ｓｉ基板の抵抗率と、アイソレーション効果の関係を示す図である。図３の減衰量は、図１の半導体チップの相対する側面４−５間に、３０ＧＨｚ以上の電磁波を伝播させた場合の、電磁波の減衰量を示す。図３において、電磁波の波長をλ（＝ｃ／ｆ）とし、半導体チップ１及び単結晶Ｓｉ基板２の各辺の長さＬ１、Ｌ２，Ｌ３，及びＬ４は、総て２λとし、半導体チップ１の厚さｄはλ／１０、単結晶Ｓｉ基板２の厚さｅは０．６λとした。従って、以下の説明は、３０ＧＨｚ以上においては、周波数に依存せずに成り立つ。尚、具体例として、１００ＧＨｚにおいて、半導体の誘電率εが１２の場合には、λは約１．２ｍｍであり、半導体チップ１及び単結晶Ｓｉ基板２の各辺の長さは約２．４ｍｍであり、半導体チップ１の厚さｄは約０．１２ｍｍである。
【００３１】
図３より、抵抗率１Ωｃｍ付近で非常に大きな減衰量を示すことがわかる。また、好ましい減衰量である２０ｄＢを閾値とした場合には、抵抗率が０．２Ωｃｍ〜１０Ωｃｍの間にある単結晶Ｓｉ基板２を使用可能である。従来の電波吸収体と異なり、単結晶Ｓｉ基板２では、Ｓｉ基板のドープ量を変えることで、容易にアイソレーション効果の最適化を行うことができる。また、半導体チップ１に含まれるコプレーナ線路から、高周波信号が半導体チップ内部へ漏洩しても、半導体チップ内部を伝播する過程で減衰を受け、同じ半導体チップ上にある他の回路への干渉が効果的に抑制される。
【００３２】
図４は、単結晶Ｓｉ基板の厚さと、アイソレーション効果の関係を示す図である。図１の構造における単結晶Ｓｉ基板２の厚さｅと、半導体チップの相対する側面４−５間での３０ＧＨｚ以上の電磁波の減衰量との関係を示したものである。図４において、単結晶Ｓｉ基板２の抵抗率は、１Ωｃｍとし、その他の条件は、図３と同じである。半導体チップ１から単結晶Ｓｉ基板２へ放射された電磁波が、総て単結晶Ｓｉ基板２に吸収され、反射等により戻ってこない場合に、アイソレーション効果が最良であることを考慮すると、単結晶Ｓｉ基板２は、可能な限り厚いほうが好ましい。抵抗率１Ωｃｍの最適条件において、減衰量２０ｄＢ以上を確保するためには、厚さｅは、０，３λ以上必要である。また、厚さｅが、λ以上では、減衰量の変化が少なくなっていることを考慮すると、厚さｅの好ましい範囲としては、０．３λ〜λが考えられる。
【００３３】
図５は、単結晶Ｓｉ基板の辺の長さと、アイソレーション効果の関係を示す図である。図１の構造における単結晶Ｓｉ基板２の各辺Ｌ３及びＬ４を同じとし、各辺の長さと、半導体チップの相対する側面４−５間での３０ＧＨｚ以上の電磁波の減衰量との関係を示したものである。図５において、単結晶Ｓｉ基板２の抵抗率は１Ωｃｍとし、その他の条件は図３と同じである。図５より、長さＬ３、Ｌ４は、半導体チップの長さＬ１、Ｌ２以上であれば良好なアイソレーション特性が得られる。
【００３４】
尚、単結晶Ｓｉ基板を用いる例で説明を行ってきたが、上記単結晶Ｓｉの代わりに、ＧａＡｓ、ＩｎＰ等に不純物をドープして、Ｓｉと同程度の抵抗率を持たせた抵抗体基板を用いることで、Ｓｉほどの低熱抵抗や、低コスト化は期待できないにしても、アイソレーション効果を得ることは可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明による半導体装置及び半導体モジュールが有するアイソレーション構造の実施形態を示す図である。
【図２】半導体チップ上に形成される回路の例を示す図である。
【図３】単結晶Ｓｉ基板の抵抗率と、アイソレーション効果の関係を示す図である。
【図４】単結晶Ｓｉ基板の厚さと、アイソレーション効果の関係を示す図である。
【図５】単結晶Ｓｉ基板の辺の長さと、アイソレーション効果の関係を示す図である。
【符号の説明】
【００３６】
１  半導体チップ
２  単結晶Ｓｉ基板
３  モジュール筐体
４、５  半導体チップの側面
６  増幅回路
７  コプレーナ線路
８  接続点
【図１】
2006108556.tif 000003
【図２】
2006108556.tif 000004
【図３】
2006108556.tif 000005
【図４】
2006108556.tif 000006
【図５】
2006108556.tif 000007