(57)【要約】【課題】  ダイナミックレンジを拡大させることと、画素のサイズを可及的に小さくさせることとを同時に実現する。【解決手段】  Ｐウェル３１、第１の拡散層３８、第１の誘電体膜３４、第１のポリシリコン層３５、第２の誘電体膜３５、及び第２のポリシリコン層３７を積層して、第１及び２の拡散層３８、３９とＰウェル３１により形成される第１の静電容量と、第２の拡散層３８、第１のポリシリコン層３５、及び第１の誘電体膜３４により形成される第２の静電容量と、第１のポリシリコン層３５、第２のポリシリコン層３７、及び第２の誘電体膜３５により形成される第３の静電容量とを用いて付加容量ＣＳを構成する。これにより、フォトダイオードＰＤから溢れた電荷を蓄積する付加容量ＣＳのサイズを可及的に小さくしつつ、付加容量ＣＳに必要な容量値を確保させることができる。【選択図】  図３
2006262358.tif 000002
【特許請求の範囲】
【請求項１】
入射した光によって発生した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送するための第１の転送スイッチと、
前記光電変換部に蓄積された電荷が前記第１の転送スイッチを介して流入するフローティングディフュージョン領域と、
前記光電変換部から溢れた電荷の少なくとも一部を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を前記フローティングディフュージョン領域に転送するための第２の転送スイッチとを有する画素を複数含み、
前記電荷蓄積部は、前記光電変換部から溢れた電荷を蓄積するための容量が形成された部分を複数有し、それら複数の部分が積み重なっていることを特徴とする固体撮像装置。
【請求項２】
入射した光によって発生した電荷を蓄積する光電変換部と、
前記光電変換部に蓄積された電荷を転送するための第１の転送スイッチと、
前記光電変換部に蓄積された電荷が前記第１の転送スイッチを介して流入するフローティングディフュージョン領域と、
前記光電変換部から溢れた電荷の少なくとも一部を蓄積する電荷蓄積部と、
前記電荷蓄積部に蓄積された電荷を前記フローティングディフュージョン領域に転送するための第２の転送スイッチとを有する画素を複数含み、
前記電荷蓄積部は、第１の導電型の半導体基板の一部と、
前記半導体基板の一部の上に形成された第１の誘電体膜と、
前記第１の誘電体膜の上に形成された第１の電極層と、
前記第１の半導体膜の上に形成された第２の誘電体膜と、
前記第２の誘電体膜の上に形成された第２の電極層とを有することを特徴とする固体撮像装置。
【請求項３】
前記第１の誘電体膜と上下方向で隣接するように前記半導体基板内に形成され、前記第１の導電型と反対の第２の導電型の不純物を含む第１の不純物拡散層と、
前記第１の不純物拡散層と横方向で隣接するように前記半導体基板内に形成され、前記第２の導電型の不純物を含む第２の不純物拡散層とを有することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１の電極層は、電源電位又はグランド電位に接続され、
前記第２の不純物拡散層と、前記第２の電極層と、前記第２の転送スイッチとが相互に接続されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第２の転送スイッチは、前記半導体基板の一部と、
前記半導体基板の表面に形成される絶縁膜と、
前記第２の不純物拡散層と、
前記絶縁膜の下方の領域を介して前記第２の不純物拡散層と対向する位置に形成され、前記第２の導電型の不純物を含む第３の不純物拡散層と、
前記絶縁膜上に形成される電極層とを有することを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記第１の誘電体膜の下方の領域と隣接するように、前記半導体基板内に形成され、前記第１の導電型と反対の第２の導電型の不純物を含む不純物拡散層を有することを特徴とする請求項２に記載の固体撮像装置。
【請求項７】
前記第２の転送スイッチは、前記半導体基板の一部と、
前記半導体基板の表面に形成される絶縁膜と、
前記不純物拡散層と、
前記絶縁膜の下方の領域を介して前記不純物拡散層と対向する位置に形成され、前記第２の導電型の不純物を含む第２の不純物拡散層と、
前記絶縁膜上に形成される電極層とを有することを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記拡散層と、前記第２の電極層と、前記第２の転送スイッチとが相互に接続され、
前記第１の電極層は、電源電位又はグランド電位に接続されていることを特徴とする請求項６又は７に記載の固体撮像装置。
【請求項９】
前記第１の電極層に、電源電位をハイレベル、グランド電位をロウレベルとしたパルス信号を供給するパルス信号供給手段を有し、
前記拡散層と、前記第２の電極層と、前記第２の転送スイッチとが相互に接続され、に接続されていることを特徴とする請求項６又は７に記載の固体撮像装置。
【請求項１０】
前記光電変換部とその他の素子と間に形成されるポテンシャル障壁のうち、前記光電変換部と前記電荷蓄積部との間のポテンシャル障壁が最も低いことを特徴とする請求項１〜９の何れか１項に記載の固体撮像装置。
【請求項１１】
前記第２の電極層は、電源電位又はグランド電位に接続され、
前記第１の電極層と、前記第２の転送スイッチとが相互に接続され、
前記第２の拡散層は、グランド電位に接続されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項１２】
前記請求項１〜１１の何れか１項に記載の固体撮像装置と、
前記固体撮像装置に光学像を結像させるためのレンズと、
前記レンズを通る光量を可変するための絞りとを有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラに関し、特に、ＣＭＯＳエリアセンサに用いて好適なものである。
【背景技術】
【０００２】
近年、フォトダイオードとＭＯＳトランジスタとを１チップ化したＣＭＯＳエリアセンサが固体撮像素子として用いられている。ＣＭＯＳエリアセンサは、ＣＣＤと比較して、消費電力が小さくなる、駆動電力が低くなる、高速化が可能になるなどの利点を有している。したがって、今後は、ＣＯＭＳエリアセンサの需要が拡大することが予想される。
【０００３】
そして、このようなＣＭＯＳエリアセンサを利用して、固体撮像素子のダイナミックレンジを拡大するという提案がなされている。
例えば、フォトダイオードと、フローティングディフュージョン（floating diffusion；浮遊拡散）領域と、前記フォトダイオードから前記フローティングディフュージョン領域に電荷を転送するための第１の転送トランジスタと、前記フォトダイオードから溢れた電荷を蓄積する付加容量と、前記付加容量から前記フローティングディフュージョン領域に電荷を転送するための第２の転送トランジスタと、前記フローティングディフュージョン領域及び前記付加容量を所定の電位にリセットするためのリセットトランジスタとを有する複数の画素をマトリックス（行列）状に形成して構成されたＣＭＯＳエリアセンサを有する固体撮像装置がある（非特許文献１を参照）。
【０００４】
この非特許文献１に記載されている技術では、前記付加容量を用いて、前記フォトダイオードから溢れた電荷を蓄積し、蓄積した電荷を、前記第２の転送トランジスタを用いて前記フローティングディフュージョン領域へ転送している。これにより、前記付加容量に蓄積された電荷と、前記フォトダイオードに蓄積された電荷とを用いて画素信号を形成する事ができ、ＣＭＯＳエリアセンサのダイナミックレンジを拡大させることができる。この場合、前記付加容量の容量値を大きくすれば、より多くの電荷を蓄積することができ、ＣＭＯＳエリアセンサのダイナミックレンジをより一層拡大させることができる。
【０００５】
【非特許文献１】Shigetoshi Sugawa,他５名,"A 100db Dynamic Range CMOS Image Sensor Using a lateral Overflow Integration Capacitor", ISSCC 2005/SESSION19/IMAGES/19.4,DIGEST OF TECHNICAL PAPERS,2005 IEEE International Solid-State Circuit Conference, February 8,2005,P352-353,603
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来の技術では、前記付加容量についての具体的な考察がなされていない。したがって、前記付加容量の容量値を大きくすると、前記付加容量のサイズが大きくなる虞がある。前記付加容量は、画素内に形成されるので、前記付加容量のサイズが大きくなると画素のサイズが大きくなる虞がある。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、ダイナミックレンジを拡大させることと、画素のサイズを可及的に小さくさせることとを実現した固体撮像装置及びその固体撮像装置を用いたカメラを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置は、入射した光によって発生した電荷を蓄積する光電変換部と、前記光電変換部に蓄積された電荷を転送するための第１の転送スイッチと、前記光電変換部に蓄積された電荷が前記第１の転送スイッチを介して流入するフローティングディフュージョン領域と、前記光電変換部から溢れた電荷の少なくとも一部を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を前記フローティングディフュージョン領域に転送するための第２の転送スイッチとを有する画素を複数含み、前記電荷蓄積部は、前記光電変換部から溢れた電荷を蓄積するための容量が形成された部分を複数有し、それら複数の部分が積み重なっていることを特徴とする。
また、本発明の他の特徴とするところは、入射した光によって発生した電荷を蓄積する光電変換部と、前記光電変換部に蓄積された電荷を転送するための第１の転送スイッチと、前記光電変換部に蓄積された電荷が前記第１の転送スイッチを介して流入するフローティングディフュージョン領域と、前記光電変換部から溢れた電荷の少なくとも一部を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷を前記フローティングディフュージョン領域に転送するための第２の転送スイッチとを有する画素を複数含み、前記電荷蓄積部は、第１の導電型の半導体基板の一部と、前記半導体基板の一部の上に形成された第１の誘電体膜と、前記第１の誘電体膜の上に形成された第１の電極層と、前記第１の半導体膜の上に形成された第２の誘電体膜と、前記第２の誘電体膜の上に形成された第２の電極層とを有することを特徴とする。
【０００９】
本発明のカメラは、前記固体撮像装置と、前記固体撮像装置に光学像を結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、光電変換部から溢れた電荷を蓄積するための容量を積み重ねるようにしたので、横方向の面積を可及的に小さくしつつ、可及的に大きな容量値を確保できる電荷蓄積部を実現できる。これにより、固体撮像装置のダイナミックレンジを拡大することと、画素のサイズを小さくすることとを同時に実現できる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
次に、図面を参照しながら、本発明の第１の実施形態について説明する。
図１は、本実施形態の固体撮像装置に設けられる画素の概略構成の一例を示す図である。
図１において、本実施形態の固体撮像装置は、フォトダイオードＰＤと、第１の転送ＭＯＳトランジスタＭ１と、リセットＭＯＳトランジスタＭ２と、第２の転送ＭＯＳトランジスタＭ３と、ソースフォロアＭＯＳトランジスタＭ４と、選択ＭＯＳトランジスタＭ５とを備える複数の画素を、ｎ行×ｍ列（ｎ、ｍは自然数）の２次元マトリックス状に配置して構成されている。
【００１２】
フォトダイオードＰＤは、第１の転送ＭＯＳトランジスタＭ１を介して、フローティングディフュージョン領域ＦＤに接続されている。このフローティングディフュージョン領域ＦＤには、リセットＭＯＳトランジスタＭ２、ソースフォロアＭＯＳトランジスタＭ４、及び第２の転送ＭＯＳトランジスタＭ３も接続されている。また、第２の転送ＭＯＳトランジスタＭ３には、フォトダイオードＰＤから溢れた電荷を蓄積する付加容量ＣＳが接続されている。
ソースフォロアＭＯＳトランジスタＭ４は、選択ＭＯＳトランジスタＭ５と相互に接続されており、フローティングディフュージョン領域ＦＤに転送された電荷に基づく信号を増幅する。
【００１３】
第１の転送ＭＯＳトランジスタＭ１、リセットＭＯＳトランジスタＭ２、第２の転送ＭＯＳトランジスタＭ３、及び選択ＭＯＳトランジスタＭ５は、それぞれゲートに供給される制御信号（ゲート信号）によりオン、オフ制御される。なお、第１の転送ＭＯＳトランジスタＭ１、リセットＭＯＳトランジスタＭ２、第２の転送ＭＯＳトランジスタＭ３、及び選択ＭＯＳトランジスタＭ５は、ハイレベルのゲート信号がゲートに供給されるとオン（導通）状態となり、ロウレベルのゲート信号がゲートに供給されるとオフ（遮断）状態となるものとする。
【００１４】
具体的に、第１の転送ＭＯＳトランジスタＭ１のゲートには、制御信号φＴＸが供給され、第２の転送ＭＯＳトランジスタＭ３には、制御信号φＳが供給され、選択ＭＯＳトランジスタＭ５のゲートには、制御信号φＸが供給され、リセットＭＯＳトランジスタＭ２のゲートには、制御信号φＲＥＳが供給される。
【００１５】
ここで、制御信号φＴＸは、フォトダイオードＰＤに蓄積された電荷をフローティングディフュージョン領域ＦＤに転送するための制御信号である。制御信号φＳは、フォトダイオードＰＤから溢れて付加容量ＣＳに蓄積された電荷をフローティングディフュージョン領域ＦＤに転送するための制御信号である。制御信号φＸは、画素を選択するための制御信号である。制御信号φＲＥＳは、フローティングディフュージョン領域ＦＤの電位を電源電位ＶCC（例えば＋５Ｖ）にリセットするための制御信号である。
【００１６】
本実施形態の固体撮像装置では、図１のような画素が形成される画素領域の外部に、フローティングディフュージョン領域ＦＤに転送された信号レベル（Ｓ）と、リセットレベル（Ｎ）とを加算したレベルの信号を保持する信号レベル保持容量と、リセットレベル（Ｎ）の信号を保持するリセットレベル保持容量とを有するメモリ回路が設けられている。
【００１７】
そして、前記信号レベル保持容量Ｃｓに保持された信号レベル（Ｓ）と、リセットレベル（Ｎ）とが加算された信号と、前記リセットレベル保持容量に保持されたリセットレベル（Ｎ）の信号との差分信号（信号レベル（Ｓ）の信号）を増幅する差動アンプが設けられている。固体撮像装置は、この差動アンプで得られた信号を出力する。
【００１８】
ここで、図２のタイミングチャートを参照しながら、本実施形態の固体撮像装置の画素の読み出し動作の一例について説明する。
まず、時刻ｔ１において、ハイレベルの制御信号φＳが第２の転送ＭＯＳトランジスタＭ３に供給されており、且つハイレベルの制御信号φＸが選択ＭＯＳトランジスタＭ５に供給されている状態で、ハイレベルの制御信号φＲＥＳを、リセットＭＯＳトランジスタＭ２のゲートに供給する。そうすると、リセットＭＯＳトランジスタＭ２、第２の転送ＭＯＳトランジスタＭ３、及び選択ＭＯＳトランジスタＭ５がオンする。すなわち、選択ＭＯＳトランジスタＭ５がオンすることにより、その選択ＭＯＳトランジスタＭ５が属する画素が選択された状態で、フローティングディフュージョン領域ＦＤと、付加容量ＣＳとが電源電圧ＶCCにリセットされる。
【００１９】
時刻ｔ２において、ロウレベルの制御信号φＲＥＳを、リセットＭＯＳトランジスタＭ２に供給して、リセットＭＯＳトランジスタＭ２をオフし、フローティングディフュージョン領域ＦＤと、付加容量ＣＳのリセット動作を終了する。このリセット動作が行われると、フローティングディフュージョン領域ＦＤ及び付加容量ＣＳにおけるリセットレベル（Ｎ２）が読み出される。
時刻ｔ３において、ロウレベルの制御信号φＸを選択ＭＯＳトランジスタＭ５に供給する。これにより、選択ＭＯＳトランジスタＭ５がオフし、フォトダイオードＰＤで発生した電荷の蓄積が開始する。そして、時刻ｔ３〜ｔ４において、フォトダイオードＰＤに電荷が蓄積されると共に、フォトダイオードＰＤから溢れた電荷が、図３に示すオーバーフロードレイン領域３１と、付加容量ＣＳが形成されている領域とに流入する。オーバーフロードレイン領域３１に流入した電荷は、フローティングディフュージョンＦＤに蓄積される。一方、付加容量ＣＳが形成されている領域に流入した電荷は、その領域（付加容量ＣＳ）に蓄積される。
【００２０】
時刻ｔ４において、ハイレベルの制御信号φＸを選択ＭＯＳトランジスタＭ５に供給すると共に、ロウレベルの制御信号φＳを第２の転送ＭＯＳトランジスタＭ３に供給する。これにより、選択ＭＯＳトランジスタＭ５がオンすると共に、第２の転送ＭＯＳトランジスタＭ３がオフし、フォトダイオードＰＤで発生した電荷の蓄積動作が終了する。
時刻ｔ５において、制御信号φＲＥＳをリセットＭＯＳトランジスタＭ２に供給する。これにより、リセットＭＯＳトランジスタＭ２がオンし、フローティングディフュージョン領域ＦＤが電源電圧ＶCCにリセットされる。
【００２１】
時刻ｔ６において、ロウレベルの制御信号φＲＥＳを、リセットＭＯＳトランジスタＭ２に供給して、リセットＭＯＳトランジスタＭ２をオフし、フローティングディフュージョン領域ＦＤのリセット動作を終了する。このリセット動作により、フローティングディフュージョン領域ＦＤにおけるリセットレベル（Ｎ１）が読み出される。
時刻ｔ７において、ハイレベルの制御信号φＴＸを第１の転送ＭＯＳトランジスタＭ１に供給する。これにより、第１の転送ＭＯＳトランジスタＭ１がオンし、フォトダイオードＰＤに蓄積された電荷がフローティングディフュージョン領域ＦＤに転送される。なお、後述するように本実施形態では、ハイレベルの制御信号φＴＸとして５［Ｖ］の信号を用いている。
【００２２】
時刻ｔ８において、ロウレベルの制御信号φＴＸを第１の転送ＭＯＳトランジスタＭ１に供給する。これにより、第１の転送ＭＯＳトランジスタＭ１がオフし、フォトダイオードＰＤに蓄積された電荷の転送動作が終了する。この転送動作が行われると、フローティングディフュージョン領域ＦＤにおけるリセットレベル（Ｎ１）と、フローティングディフュージョン領域ＦＤに蓄積された電荷に基づく信号レベル（Ｓ１）とが加算された状態で読み出される。なお、後述するように本実施形態では、ロウレベルの制御信号φＴＸとして−１［Ｖ］の信号を用いている。
【００２３】
時刻ｔ９において、ハイレベルの制御信号φＴＸを第１の転送ＭＯＳトランジスタＭ１に供給すると共に、ハイレベルの制御信号φＳを第２の転送ＭＯＳトランジスタＭ３に供給する。これにより、第１の転送ＭＯＳトランジスタＭ１と第２の転送ＭＯＳトランジスタＭ３とがオンする。この動作により、フローティングディフュージョン領域ＦＤに蓄積された電荷に基づく信号レベル（Ｓ１）と、付加容量ＣＳに蓄積された電荷に基づく信号レベル（Ｓ２）と、フローティングディフュージョン領域ＦＤにおけるリセットレベル（Ｎ１）と、フローティングディフュージョン領域ＦＤ及び付加容量ＣＳにおけるリセットレベルと略同量のリセットレベル（Ｎ２´）とが加算されて読み出される。
最後に、時刻ｔ１０において、ロウレベルの制御信号φＴＸを第１の転送ＭＯＳトランジスタＭ１に供給して、第１の転送ＭＯＳトランジスタＭ１をオフして１周期の動作を終える。
【００２４】
本実施形態では、以上のような構成と動作を行う画素に配設された付加容量ＣＳを以下のように構成している。以下、図３を用いて本実施形態の付加容量ＣＳについて説明する。
図３は、本実施形態の付加容量ＣＳの構成の一例を示す側断面図である。なお、図３では、図１に示した画素における付加容量ＣＳの接続状態も示している。
図３において、付加容量ＣＳは、ｐ型のウェル（Ｐウェル）３１と、チャネルストッパー層３２と、選択酸化膜３３と、第１の誘電体膜３４と、第１のポリシリコン層３５と、第２の誘電体膜３６と、第２のポリシリコン層３７と、第１の拡散層３８と、第２の拡散層３９とを有している。
【００２５】
第１及び第２の拡散層３８、３９は、Ｐウェル３１の表面領域に、ｎ型不純物をドープ（添加）することにより形成される。
フォトダイオードＰＤから溢れた電荷は、ｎ型領域（ｎ型不純物を含む領域）である第１および２の拡散層３８、３９と、ｐ型領域（ｐ型不純物を含む領域）であるＰウェル３１との間の容量（キャパシタンス）を有する領域に蓄積される。そして、この領域に蓄積された電荷が、第１及び第２の拡散層３８、３９を介して、第２の転送ＭＯＳトランジスタＭ３に移動する。このように、第１及び第２の拡散層３８、３９は、電荷が移動する領域であるので、第１及び第２の拡散層３８、３９内のｎ型不純物の濃度や厚さを調節する（濃度を大きくしたり、厚さを薄くしたりする）等して、第１及び第２の拡散層３８、３９の抵抗値が可及的に小さくなるようにするのが好ましい。
【００２６】
また、第１の拡散層３８は、第２の転送ＭＯＳトランジスタＭ３とアルミ配線を用いて接続されるので、本実施形態では、第１の拡散層３８におけるｎ型不純物の濃度を、第２の拡散層３９におけるｎ型不純物の濃度よりも大きくしている。
ただし、第１の拡散層３８におけるｎ型不純物の濃度を、第２の拡散層３９におけるｎ型不純物の濃度と同じにしてもよいし、第１の拡散層３９におけるｎ型不純物の濃度を、第２の拡散層３８におけるｎ型不純物の濃度よりも小さくしてもよい。
【００２７】
チャネルストッパー３２ａ、３２ｂは、それぞれ第２及び第１の拡散層３９、３８に横方向で隣接する位置に形成される。チャネルストッパー３２ａ、３２ｂは、他の素子との間でチャネル（Ｎチャネル）が形成されるのを防止するためのものであり、SiO2膜等の絶縁膜である。
【００２８】
選択酸化膜３３ａ、３３ｂは、それぞれチャネルストッパー３２ａ、３２ｂの上に形成される。選択酸化膜３３ａ、３３ｂは、付加容量ＣＳと他の素子とを分離するためのものであり、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されたSiO2膜等の絶縁膜である。
【００２９】
第１の誘電体膜３４は、第２の拡散層３９及び選択酸化膜３３ａの上に形成される。第１の誘電体膜３４は、SiO2膜とSiN2膜とが積層されたものである。第１の誘電体膜３４は、その厚さが薄いほど、キャパシタンス（容量）が大きくなる。したがって、第１の誘電体膜３４の上に形成される第１のポリシリコン層３５と、第２の拡散層３９との間に印加される電圧により第１の誘電体膜３４の絶縁が破壊又は劣化しない限度において、第１の誘電体膜３４の厚さを薄くするのが好ましい。なお、本実施形態のようにSiO2膜とSiN2膜とを積層して第１の誘電体膜３４を形成すれば、第１の誘電体膜３４からリークする電流を可及的に低減させることができ好ましいが、必ずしもSiO2膜とSiN2膜とを積層して第１の誘電体膜３４を形成する必要はない。例えば、SiO2膜及びSiN2膜の何れかを単独で用いて第１の誘電体膜３４を形成してもよい。
【００３０】
第１のポリシリコン層３５は、第１の誘電体膜３４の上に形成される。この第１のポリシリコン層３５は、電源電位ＶCC又はグランド電位ＧＮＤに接続される。
フォトダイオードＰＤから溢れた電荷は、第１のポリシリコン層３５と第２の拡散層３９との間に形成される第１の誘電体膜３４に蓄積される。そして、この第１の誘電体膜３４に蓄積された電荷も、第１及び第２の拡散層３８、３９を介して、第２の転送ＭＯＳトランジスタＭ３に移動する。
【００３１】
第２の誘電体膜３６は、第１のポリシリコン層３５の上に形成される。第２の誘電体膜３６も、第１の誘電体膜３４と同様に、SiO2膜とSiN2膜とが積層されたものである。また、厚さが薄いほど、キャパシタンス（容量）が大きくなることも第１の誘電体膜３４と同様である。したがって、第２の誘電体膜３５の上に形成される第２のポリシリコン層３７と、第１のポリシリコン層３５との間に印加される電圧により第２の誘電体膜３５の絶縁が破壊又は劣化しない限度において、第２の誘電体膜３５の厚さを薄くするのが好ましい。さらに、第２の誘電体膜３５を、例えば、SiO2膜及びSiN2膜の何れかを単独で用いて形成してもよいことも第１の誘電体膜３４と同様である。
【００３２】
第２のポリシリコン層３７は、第２の誘電体膜３７の上に形成される。第２のポリシリコン層３７は、第２の転送ＭＯＳトランジスタＭ３及び第１の拡散層３９とアルミ配線等の金属配線を用いて接続される。
フォトダイオードＰＤから溢れた電荷は、第１のポリシリコン層３５と第２のポリシリコン層３７との間に形成される第２の誘電体膜３６に蓄積される。そして、この第２の誘電体膜３６に蓄積された電荷は、第２のポリシリコン層３７を介して、第２の転送ＭＯＳトランジスタＭ３に移動する。
なお、第１のポリシリコン層３５及び第２のポリシリコン層３６は、不純物がドープ（添加）されること等によって導電性を有する。また、第１のポリシリコン層３５及び第２のポリシリコン層３６は、導電性を有する材料であれば、必ずしもポリシリコンを用いる必要はない。
【００３３】
以上のように本実施形態では、ｎ型領域である第１および２の拡散層３８、３９と、ｐ型領域であるＰウェル３１とにより第１の静電容量が形成される。また、第２の拡散層３９と、第１のポリシリコン層３５と、第１の誘電体膜３４とにより第２の静電容量が形成される。さらに、第１のポリシリコン層３５と、第２のポリシリコン層３７と、第２の誘電体膜３５とにより第３の静電容量が形成される。そして、これら第１〜第３の静電容量を形成するために、Ｐウェル３１、第２の拡散層３９、第１の誘電体膜３４、第１のポリシリコン層３５、第２の誘電体膜３５、及び第２のポリシリコン層３７を積層させるようにしたので、横方向の面積を可及的に小さくして付加容量ＣＳを形成することができる。これにより、付加容量ＣＳのサイズを可及的に小さくしつつ、付加容量ＣＳに可及的に大きな容量値を持たせることができる。したがって、固体撮像装置のダイナミックレンジを拡大することと、画素のサイズを小さくすることを同時に実現することができる。
【００３４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。なお、本実施形態と第１の実施形態とは、付加容量ＣＳの接続方法が異なるだけである。よって、第１の実施形態と同一の部分については、図１〜図３に付した符号と同一の符号を付して詳細な説明を省略する。
【００３５】
図４は、本実施形態の付加容量ＣＳの構成の一例を示す側断面図である。なお、図４では、図１に示した画素における付加容量ＣＳの接続状態も示している。
図４に示すように、本実施形態では、第２の拡散層３８をグランド電位ＧＮＤに接続し、第２のポリシリコン層３７を電源電位ＶCC又はグランド電位ＧＮＤに接続し、第１のポリシリコン層３５を第２の転送ＭＯＳトランジスタＭ３に接続するようにしている。このように、Ｐウェル３１と第２の拡散層３８とをグランド電位ＧＮＤ（同電位）としているので、前述した第１の実施形態のように、ｎ型領域である第１及び第２の拡散層３８、３９と、ｐ型領域であるＰウェル３１との間に、前述した第１の静電容量が形成されなくなる。よって、本実施形態では、第２の拡散層３９、第１のポリシリコン層３５、及び第１の誘電体膜３４により形成される第２の静電容量と、第１のポリシリコン層３５、第２のポリシリコン層３７、及び第２の誘電体膜３５により形成される第３の静電容量とを用いて、付加容量ＣＳが構成される。
【００３６】
すなわち、フォトダイオードＰＤから溢れた電荷は、第１の誘電体膜３４と第２の誘電体膜３５に蓄積される。そして、これら第１の誘電体膜３４と第２の誘電体膜３５に蓄積された電荷は、第１のポリシリコン層３５を介して、第２の転送ＭＯＳトランジスタＭ３に移動する。
【００３７】
このように、本実施形態では、前述した第１の静電容量が形成されないので、本実施形態の付加容量ＣＳの容量値は、第１の実施形態の付加容量ＣＳよりも小さくなる。しかしながら、本実施形態では、ｎ型領域である第１及び第２の拡散層３８、３９と、ｐ型領域であるＰウェル３１との間に生じるリーク電流に基づく電荷がグランド電位ＧＮＤに吸収される。したがって、このリーク電流に基づく電荷が第２の転送ＭＯＳトランジスタＭ３に流れ込むことを可及的に防止できる。よって、このリーク電流に基づく電荷によるノイズが、画素信号に含まれることを可及的に防止することができるという効果がある。
【００３８】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。なお、本実施形態と第１の実施形態とは、付加容量ＣＳの構造と接続方法の一部が異なるだけである。よって、第１の実施形態と同一の部分については、図１〜図３に付した符号と同一の符号を付して詳細な説明を省略する。
【００３９】
図５は、本実施形態の付加容量ＣＳの構成の一例を示す側断面図である。なお、図５では、図１に示した画素における付加容量ＣＳの接続状態も示している。
図５に示すように、本実施形態の付加容量ＣＳは、第１の実施形態の静電容量ＣＳから第２の拡散層３９を除いた構造を有している。また、第１の実施形態の静電容量ＣＳでは、第１のポリシリコン層３５を電源電位ＶCC又はグランド電位ＧＮＤに接続するようにしたが、本実施形態の静電容量ＣＳでは、電源電位ＶCCに接続するようにする。
【００４０】
このようにして、第１のポリシリコン層３５に電源電位ＶCCを与えると、第１の誘電体膜３４と接するＰウェル５１の表面領域に、実質的にｎ型の反転層５２が形成される。この反転層５２が、第１の実施形態における第２の拡散層３９と同様の役割を果たす。よって、この反転層５２と、Ｐウェル５１とにより、容量値は異なるが、前述した第１の静電容量と同様の静電容量が形成される。
【００４１】
また、この反転層５２と、第１のポリシリコン層３５と、第１の誘電体層３４とにより、容量値は異なるが、前述した第２の静電容量と同様の静電容量が形成される。また、第１のポリシリコン層３５と、第２のポリシリコン層３７と、第２の誘電体層３６とにより、前述した第３の静電容量が形成される。
なお、付加容量ＣＳに蓄積された電荷が、第２の転送ＭＯＳトランジスタＭ３に移動する経路は、第１の実施形態と同じである。
【００４２】
以上のように、本実施形態では、第１の誘電体膜３４と接するＰウェル５１の表面領域に、反転層５２を形成するようにしたので、第１の実施形態のように、第１の誘電体膜３４が、第２の拡散層３９内のｎ型不純物により酸化（増速酸化）してしまうことを可及的に防止することができる。これにより、この反転層５２と、第１のポリシリコン層３５と、第１の誘電体層３４とにより形成される静電容量が減少することを可及的に防止することができる。したがって、反転層５２と、第１のポリシリコン層３５と、第１の誘電体層３４とにより形成される静電容量の容量値を、前述した第２の静電容量の容量値よりも大きくすることができる。
【００４３】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。なお、本実施形態と第３の実施形態とは、付加容量ＣＳの接続方法の一部が異なるだけである。よって、第３の実施形態と同一の部分については、図１〜図３、及び図５に付した符号と同一の符号を付して詳細な説明を省略する。
【００４４】
図６は、本実施形態の付加容量ＣＳの構成の一例を示す側断面図である。なお、図６では、図１に示した画素における付加容量ＣＳの接続状態も示している。
図６に示すように、本実施形態では、第１のポリシリコン層３５には、一定の電圧ではなく、パルス信号６１を与えるようにしている。このパルス信号６１は、図２に示したタイミングチャートにおいて、制御信号φＲＥＳがハイレベルであるときにロウレベル（グランド電位ＧＮＤ）となり、制御信号φＲＥＳがロウレベルであるときにハイレベル（電源電位ＶCC）となる。
【００４５】
このようにすると、リセット動作を行っているときには、パルス信号６１がロウレベル（グランド電位ＧＮＤ）になり、第１の誘電体膜３４と接するＰウェル５１の表面領域に、反転層５２が形成されない。よって、付加容量ＣＳには、第１のポリシリコン層３５と、第２のポリシリコン層３７と、第２の誘電体層３６とに基づく、前述した第３の静電容量だけが形成される。
【００４６】
ところで、ある容量値Ｃ［Ｆ］を有する容量をリセットしたときに発生するノイズ電荷ＱN［Ｃ］は、ボルツマン定数をｋ、絶対温度をＴとすると、以下の（１）式により表される。
ＱN＝（ｋＴＣ）1/2  ・・・（１）
また、このノイズ電荷ＱNに基づいて発生するノイズ電圧ＶNは、以下の（２）式により表される。
ＶN＝（（ｋＴＣ）1/2／Ｃ）  ・・・（２）
【００４７】
そうすると、本実施形態の付加容量ＣＳをリセットしたときに発生するノイズ電荷ＱN［Ｃ］は、前述した第３の静電容量の容量値をＣ3とすると、以下の（３）式により表される。
ＱN＝（ｋＴＣ3）1/2  ・・・（３）
【００４８】
前述したように、リセット動作を行っているときの本実施形態の付加容量ＣＳの容量値は、第３の静電容量の容量値Ｃ3である。よって、リセット動作を行っているときのノイズ電圧ＶNは、以下の（４）式により表される。
ＶN＝（（ｋＴＣ3）1/2／Ｃ3）＝（ｋＴ／Ｃ3）1/2  ・・・（４）
【００４９】
一方、リセット動作を行っていないときには、パルス信号６１がハイレベル（電源電位ＶCC）になり、第１の誘電体膜３４と接するＰウェル５１の表面領域に、反転層５２が形成される。よって、第３の実施形態と同様に、付加容量ＣＳは、反転層５２及びＰウェル５１により形成される静電容量（容量値をＣ1とする）と、反転層５２、第１のポリシリコン層３５、及び第１の誘電体層３４により形成される静電容量（容量値をＣ2とする）と、前述した第３の静電容量とが並列接続される。
【００５０】
そうすると、リセット動作を行っていないときの本実施形態の付加容量ＣＳの容量値は、容量値Ｃ1、Ｃ2、Ｃ3を加算したものになる。よって、リセット動作を行っていないときのノイズ電圧ＶNは、以下の（５）式により表される。
ＶN＝（（ｋＴＣ3）1/2／Ｃ1＋Ｃ2＋Ｃ3）  ・・・（５）
よって、前記（５式）の右辺の分子の値は、リセット動作を行っているときにもハイレベル（電源電位ＶCC）の信号を与えた場合の値（＝（ｋＴ（Ｃ1＋Ｃ2＋Ｃ3）1/2）よりも小さくなる。よって、第１のポリシリコン層３５にハイレベル（電源電位ＶCC）の信号を与え続けた場合よりも、パルス信号６１を与えた場合の方が、ノイズ電圧ＶNを低減させることができる。
【００５１】
以上のように本実施形態では、リセット動作を行っているときには、第１のポリシリコン層３５にロウレベルのパルス信号６１を与えて、第１の誘電体膜３４と接するＰウェル５１の表面領域に、反転層５２が形成されないようにする一方、リセット動作を行っていないときには、第１のポリシリコン層３５にハイレベルのパルス信号６１を与えて、第１の誘電体膜３４と接するＰウェル５１の表面領域に、反転層５２が形成されるようにした。これにより、リセット動作を行っているときの付加容量ＣＳの容量値を第３の静電容量の容量値Ｃ3のみにすることができ、リセットノイズを低減することができる。
【００５２】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。なお、本実施形態と第４の実施形態とは、付加容量ＣＳとフォトダイオードＰＤとの位置が異なるだけである。よって、第４の実施形態と同一の部分については、図１〜図３、及び図６に付した符号と同一の符号を付して詳細な説明を省略する。
【００５３】
図７は、本実施形態の付加容量ＣＳの構成の一例を示す側断面図である。なお、図７では、図１に示した画素における付加容量ＣＳの接続状態も示している。
図７において、ｎ型不純物を含むｎ型半導体膜７２が、Ｐウェル５１の表面側に形成されている。このｎ型半導体膜７２の上には、フォトダイオードＰＤを埋め込み構造とするためのシールド層となるｐ型半導体層７１が形成されている。以上のように、本実施形態では、ｎ型半導体膜７２とＰウェル５１とにより構成されるフォトダイオードＰＤを埋め込み構造にしている。また、選択酸化膜３３ｃにより、フォトダイオードＰＤと、付加容量ＣＳ以外の他の素子とが分離されるようにし、チャネルストッパー３２ｃにより、フォトダイオードＰＤと、付加容量ＣＳ以外の他の素子との間にチャネルが形成されるのを防止するようにしている。
【００５４】
本実施形態では、このような構成のフォトダイオードＰＤと、第１の拡散層３８とが、選択酸化膜３３ｂ及びチャネルストッパー層３２ｂを介して対向するように、付加容量ＣＳとフォトダイオードＰＤとを形成している（すなわち、フォトダイオードＰＤとその周囲の素子とのうち、フォトダイオードＰＤと付加容量ＣＳとの間の距離が最も短くなるようにしている）。
【００５５】
以上のように本実施形態では、フォトダイオードＰＤと、第１の拡散層３８とが、選択酸化膜３３ｂ及びチャネルストッパー層３２ｂを介して対向するようにして、フォトダイオードＰＤとその周囲の素子との間のポテンシャル障壁のうち、フォトダイオードＰＤと付加容量ＣＳとの間のポテンシャル障壁が最も小さくなるようにした。これにより、フォトダイオードＰＤから溢れた電荷を可及的に高い効率で付加容量ＣＳに蓄積させることができる。これにより、固体撮像装置のダイナミックレンジをより一層拡大させることができる。
【００５６】
なお、本実施形態では、フォトダイオードＰＤと、第１の拡散層３８とが、選択酸化膜３３ｂ及びチャネルストッパー層３２ｂを介して対向するようにしたが、フォトダイオードＰＤとその周囲の素子との間のポテンシャル障壁のうち、フォトダイオードＰＤと付加容量ＣＳとの間のポテンシャル障壁が最も小さくなるようにしていれば必ずしもこのようにする必要はない。
【００５７】
すなわち、フォトダイオードＰＤと付加容量ＣＳとの間のポテンシャル障壁が最も小さくなるようにしていれば、フォトダイオードＰＤと付加容量ＣＳとの間の距離を最も短くする必要はない。例えば、チャネルストッパー３２ｂ及び選択酸化膜３３ｂの少なくとも何れか一方を形成しないようにして、フォトダイオードＰＤと付加容量ＣＳとの間のポテンシャル障壁が最も小さくなるようにしてもよい。このようにした場合には、フォトダイオードＰＤと付加容量ＣＳとの間の距離は、フォトダイオードＰＤとその他の素子との間の距離より長くなってもよい。
【００５８】
また、本実施形態では、第４の実施形態に示した蓄積電荷ＣＳを例に挙げて示したが、第１の実施形態又は第３の実施形態に示した蓄積電荷ＣＳを用いてもよいということは言うまでもない。
【００５９】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。なお、本実施形態と第１の実施形態とは、付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との配線方法が異なるだけである。よって、第１の実施形態と同一の部分については、図１〜図３に付した符号と同一の符号を付して詳細な説明を省略する。
【００６０】
図８は、本実施形態の付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との構成の一例を示す図である。図８（ａ）は、付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との概略構成の一例を示す側断面図である。図８（ｂ）は、付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との概略構成の一例を示す平面図である。
図８において、第２の転送ＭＯＳトランジスタＭ３は、Ｐウェル３１と、ゲート絶縁膜８３と、ゲート電極８２と、第１の拡散層３８と、第３の拡散層８１とを有している。
【００６１】
第３の拡散層８１は、Ｐウェル３１の表面領域にｎ型不純物をドープ（添加）することにより形成される。
ゲート絶縁膜８３は、第１の拡散層３８と第３の拡散層８１とにより挟まれたＰウェル３１の領域の上に形成される。ゲート絶縁膜８２は、SiO2膜とSiN2膜とが積層されたものである。ただし、絶縁膜であれば必ずしもSiO2膜とSiN2膜とを積層してゲート絶縁膜８２を形成する必要はなく、例えば、SiO2膜及びSiN2膜の何れかを単独で用いて形成してもよい。
ゲート電極８２は、ゲート酸化膜８３の上に形成される金属層またはポリシリコン層であり、制御信号φＳを入力する。
【００６２】
以上のように、本実施形態の第２のＭＯＳトランジスタＭ３では、第１の拡散層３８及び第３の拡散層８１によりソース及びドレインが形成される。よって、付加容量ＣＳと第２のＭＯＳトランジスタＭ３とで第１の拡散層３８を共有している。
【００６３】
チャネルストッパー３２ｄは、第３の拡散層８１に隣接する位置に形成され、第２のＭＯＳトランジスタＭ３と、付加容量ＣＳ以外の他の素子との間にチャネルが形成されるのを防止するためのものである。選択酸化膜３３ｄは、チャネルストッパー３２ｄの上に形成され、第２のＭＯＳトランジスタＭ３と、付加容量ＣＳ以外の他の素子とを分離するためのものである。
【００６４】
図９は、前述した第１の実施形態の付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との構成の一例を示す図である。図９（ａ）は、前述した第１の実施形態の付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との概略構成の一例を示す側断面図である。図９（ｂ）は、前述した第１の実施形態の付加容量ＣＳと第２の転送ＭＯＳトランジスタＭ３との概略構成の一例を示す平面図である。なお、図９において、図３及び図８と同一の部分については、図８と同一の符号を付している。
【００６５】
図９において、第２の転送ＭＯＳトランジスタＭ３は、Ｐウェル３１と、ゲート絶縁膜８３と、ゲート電極８２と、第３の拡散層８１と、第４の拡散層９１とを有している。
【００６６】
第４の拡散層９１は、Ｐウェル３１の表面領域にｎ型不純物をドープ（添加）することにより形成される。
ゲート絶縁膜８３は、第３の拡散層８１と第４の拡散層９１とにより挟まれたＰウェル３１の領域の上に形成される。
ゲート電極８２は、ゲート酸化膜８３の上に形成される金属層またはポリシリコン層であり、制御信号φＳを入力する。
【００６７】
なお、第１の実施形態で説明したように、チャネルストッパー３２ｂにより、付加容量ＣＳと第２のＭＯＳトランジスタＭ３との間にチャネルが形成されるのを防止し、選択酸化膜３３ｄにより、付加容量ＣＳと第２のＭＯＳトランジスタＭ３とを分離している。
また、前述したように、チャネルストッパー３２ｄにより、第２のＭＯＳトランジスタＭ３と、付加容量ＣＳ以外の他の素子との間にチャネルが形成されるのを防止する。選択酸化膜３３ｄにより、第２のＭＯＳトランジスタＭ３と、付加容量ＣＳ以外の他の素子とを分離する。
【００６８】
図９に示すように、第１の実施形態では、第１の拡散層３８と、第２のポリシリコン層３７と、第４の拡散層９１とをアルミ配線等の金属配線を用いて相互に接続するようにしている。
これに対し本実施形態では、図８に示すように、付加容量ＣＳと第２のＭＯＳトランジスタＭ３とで第１の拡散層３８を共有するようにし、付加容量ＣＳの電極の１つと、第２のＭＯＳトランジスタＭ３の電極の１つとを、Ｐウェル３１の活性領域（Active領域、すなわち素子が形成される領域）で接続するようにした。これにより、選択酸化膜３３ｂ及びチャネルストッパー３２ｂを含む素子分離領域を形成する必要がなくなると共に、配線数を少なくすることができる。したがって、画素のサイズをより一層小さくすることができる。
【００６９】
なお、本実施形態では、第１の実施形態に示した蓄積電荷ＣＳを例に挙げて示したが、第３の実施形態又は第４の実施形態に示した蓄積電荷ＣＳを用いてもよいということは言うまでもない。
【００７０】
（他の実施形態）
図１０に基づいて、前述した各実施形態の固体撮像装置をスチルカメラに適用した場合の一実施形態について詳述する。
図１０は、前述した各実施形態の固体撮像装置を「スチルビデオカメラ」に適用した場合を示すブロック図である。
図１０において、１３０１は、レンズのプロテクトとメインスイッチを兼ねるバリアであり、１３０２は、被写体の光学像を固体撮像素子１３０４に結像させるレンズであり、１３０３は、レンズ１３０２を通った光量を可変するための絞りであり、１３０４は、レンズ１３０２で結像された被写体を画像信号として取り込むための固体撮像素子であり、１３０６は、固体撮像素子１３０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器である。
【００７１】
１３０７は、Ａ／Ｄ変換器１３０６より出力された画像データに各種の補正を行ったりデータを圧縮したりする信号処理部であり、１３０８は、固体撮像素子１３０４、撮像信号処理回路１３０５、Ａ／Ｄ変換器１３０６、及び信号処理部１３０７に、各種タイミング信号を出力するタイミング発生部であり、１３０９は、各種演算とスチルビデオカメラ全体を制御する全体制御・演算部であり、１３１０は、画像データを一時的に記憶する為のメモリ部であり、１３１１は、記録媒体に記録または読み出しを行うためのインターフェース部であり、１３１２は、画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体であり、１３１３は、外部コンピュータ等と通信する為のインターフェース部である。
【００７２】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア１３０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１３０６などの撮像系回路の電源がオンされる。
それから、露光量を制御する為に、全体制御・演算部１３０９は絞り１３０３を開放にし、固体撮像素子１３０４から出力された信号はＡ／Ｄ変換器１３０６で変換された後、信号処理部１３０７に入力される。
そのデータを基に露出の演算を全体制御・演算部１３０９で行う。
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１３０９は絞りを制御する。
【００７３】
固体撮像素子１３０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１３０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
そして、合焦が確認された後に本露光が始まる。
露光が終了すると、固体撮像素子１３０４から出力された画像信号はＡ／Ｄ変換器１３０６でＡ／Ｄ変換され、信号処理部１３０７を通り全体制御・演算部１３０９によりメモリ部に書き込まれる。
【００７４】
その後、メモリ部１３１０に蓄積されたデータは、全体制御・演算部１３０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１３１２に記録される。また、外部Ｉ／Ｆ部１３１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００７５】
次に、図１１に基づいて、前述した各実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。
図１１は、前述した各実施形態の固体撮像装置を「ビデオカメラ」に適用した場合を示すブロック図である。図６において、１４０１は撮影レンズであり、焦点調節を行うためのフォーカスレンズ１４０１Ａ、ズーム動作を行うズームレンズ１４０１Ｂ、及び結像用のレンズ１４０１Ｃを備えている。
１４０２は絞りであり、１４０３は、撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子であり、１４０４は、固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
【００７６】
１４０５は、サンプルホールド回路１４０４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路であり、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路１４０５から出力されたクロマ信号Ｃは、色信号補正回路１４２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
【００７７】
また、プロセス回路１４０５から出力された輝度信号Ｙと、色信号補正回路１４２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙとは、エンコーダ回路（ＥＮＣ回路）１４２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタＥＶＦ（Electric View Finder）等の電子ビューファインダへと供給される。
１４０６はアイリス制御回路であり、サンプルホールド回路１４０４から供給される映像信号に基づいてアイリス駆動回路１４０７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り１４０２の開口量を制御すべくｉｇメータを自動制御するものである。
【００７８】
１４１３、１４１４は、サンプルホールド回路１４０４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第一のバンドパスフィルタ１４１３（ＢＰＦ１）、及び第２のバンドパスフィルタ１４１４（ＢＰＦ２）から出力された信号は、ゲート回路１４１５及びフォーカスゲート枠信号で各々ゲートされ、ピーク検出回路１４１６でピーク値が検出されてホールドされると共に、論理制御回路１４１７に入力される。
この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
【００７９】
また、１４１８はフォーカスレンズ１４０１Ａの移動位置を検出するフォーカスエンコーダであり、１４１９はズームレンズ１４０１Ｂの焦点距離を検出するズームエンコーダであり、１４２０は絞り１４０２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１４１７へと供給される。
論理制御回路１４１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い、焦点調節を行う。即ち、各々のバンドパスフィルタ１４１３、１４１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１４０１Ａを駆動すべくフォーカス駆動回路１４０９にフォーカスモータ１４１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。
【００８０】
なお、前述した各実施形態は、何れも本発明を実現するにあがっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されていはならない。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施形態を示し、固体撮像装置に設けられる画素の概略構成の一例を示す図である。
【図２】本発明の第１の実施形態を示し、固体撮像装置の画素の読み出し動作の一例について説明するタイミングチャートである。
【図３】本発明の第１の実施形態を示し、付加容量の構成の一例を示す側断面図である。
【図４】本発明の第２の実施形態を示し、付加容量の構成の一例を示す側断面図である。
【図５】本発明の第３の実施形態を示し、付加容量の構成の一例を示す側断面図である。
【図６】本発明の第４の実施形態を示し、付加容量の構成の一例を示す側断面図である。
【図７】本発明の第５の実施形態を示し、付加容量の構成の一例を示す側断面図である。
【図８】本発明の第６の実施形態を示し、付加容量と第２の転送ＭＯＳトランジスタとの構成の一例を示す図である。
【図９】本発明の第１の実施形態を示し、付加容量と第２の転送ＭＯＳトランジスタとの構成の一例を示す図である。
【図１０】本発明の他の実施形態を示し、スチルビデオカメラの構成の一例を示すブロック図である。
【図１１】本発明の他の実施形態を示し、ビデオカメラの構成の一例を示すブロック図である。
【符号の説明】
【００８２】
ＣＳ  付加容量
Ｍ１  第１の転送ＭＯＳトランジスタ
Ｍ２  リセットＭＯＳトランジスタ
Ｍ３  第２の転送ＭＯＳトランジスタ
Ｍ４  ソースフォロアＭＯＳトランジスタ
Ｍ５  選択ＭＯＳトランジスタ
ＰＤ  フォトダイオード
ＦＤ  フローティングディフュージョン領域
３１、５１  Ｐウェル
３２  チャネルストッパー
３３  選択酸化膜
３４  第１の誘電体層
３５  第１のポリシリコン層
３６  第２の誘電体層
３７  第２のポリシリコン層
３８  第１の拡散層
３９  第２の拡散層
５２  反転層
【図１】
2006262358.tif 000003
【図２】
2006262358.tif 000004
【図３】
2006262358.tif 000005
【図４】
2006262358.tif 000006
【図５】
2006262358.tif 000007
【図６】
2006262358.tif 000008
【図７】
2006262358.tif 000009
【図８】
2006262358.tif 000010
【図９】
2006262358.tif 000011
【図１０】
2006262358.tif 000012
【図１１】
2006262358.tif 000013