(57)【要約】      （修正有）【課題】容量性負荷駆動時に効率良く電荷を回収し、高発光効率を維持しつつ容量性負荷への高電位印加を防止し、ディスプレイ利用時に表示機能を無効にしない容量性負荷駆動装置を提供する。【解決手段】２つの電極を有する容量性負荷に交互に電圧印加する容量性負荷駆動装置であり、２つの電源と、第１電源一端と基準電位間を接続する第１インダクタと、第２電源一端と基準電位間を接続する第２インダクタと、各電源と容量性負荷を選択的に接続する制御手段とを備え、容量性負荷駆動サイクルが、第１電源電圧で容量性負荷を第１極性充電するフェーズと、第２電源電圧で容量性負荷を第２極性充電するフェーズと、何れかの充電フェーズで容量性負荷の蓄積電荷を２つのインダクタで回収するフェーズとで組合わされ、電荷回収フェーズでは容量性負荷、第１電源、第１インダクタ、第２インダクタ、第２電源が同順もしくは逆順に直列接続され制御されている。【選択図】図４
2006119237.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極を有する容量性負荷に交互に電圧を印加する容量性負荷の駆動装置であって、
２つの電源と、
第１の電源の一端と基準電位の間を接続する第１のインダクタと、
第２の電源の一端と基準電位の間を接続する第２のインダクタと、
前記各電源と容量性負荷とを選択的に接続する制御手段と、
を備え、
前記容量性負荷の駆動サイクルが、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズと、第２の電源電圧で容量性負荷を第２の極性に充電するフェーズと、いずれかの充電フェーズで容量性負荷に蓄積された電荷を前記２つのインダクタに回収するフェーズとの組み合わせで規定され、
前記電荷を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記制御手段による制御がなされている
ことを特徴とする容量性負荷の駆動装置。
【請求項２】
前記制御手段は、第１の電源の一方の端部と容量性負荷の第１の電極、第１の電源の他方の端部と第２の電極との間に挿入された２つの半導体スイッチと、第２の電源の一方の端部と容量性負荷の第１の電極、第２の電源の他方の端部と第２の電極との間に挿入された２つの半導体スイッチと、これら４個のスイッチを、第１の電源による充電フェーズ、第２の電源による充電フェーズ、電荷の回収フェーズに同期して入り切り制御する制御部  を備える
ことを特徴とする請求項１記載の容量性負荷の駆動装置。
【請求項３】
２つの電極を有する容量性負荷に交互に電圧を印加する容量性負荷の駆動装置であって、
２つの直流電源と、
第１の電源の一端と基準電位の間を接続する第１のインダクタと、
第２の電源の一端と基準電位の間を接続する第２のインダクタと、
前記各電源と容量性負荷とを接続する半導体スイッチ群と
を備え、
前記容量性負荷の駆動サイクルが、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズと、第２の電源電圧で容量性負荷を第２の極性に充電するフェーズと、これらいずれかの充電フェーズで容量性負荷に蓄積された電荷を前記２つのインダクタに回収するフェーズとの組み合わせで規定され、
前記電荷を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記スイッチ群の接続が選択されている
ことを特徴とする容量性負荷の駆動装置。
【請求項４】
前記第１の電源電圧で容量性負荷を充電するフェーズにおいては、第１の電源に容量性負荷が接続されるようスイッチ群の接続が選択され、
前記第２の電源電圧で容量性負荷を充電するフェーズにおいては、第２の電源に容量性負荷が接続されるようスイッチ群の接続が選択されていることを特徴とする請求項３記載の容量性負荷の駆動装置。
【請求項５】
前記第１及び第２のインダクタは、第１及び第２の電源の低電位側とそれぞれ接続され、第１、第２の電源の高電位側は、半導体スイッチを介して容量性負荷に接続されていることを特徴とする請求項３、４記載の容量性負荷の駆動装置。
【請求項６】
前記第１の電源の高電位側は容量性負荷の第１の電極と半導体スイッチを介して接続され、第２の電源の高電位側は容量性負荷の第２の電極と半導体スイッチを介して接続されている、
ことを特徴とする請求項５記載の容量性負荷の駆動装置。
【請求項７】
容量性負荷の駆動サイクルは、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズに続いてそのフェーズで容量性負荷に蓄積された電荷を回収するフェーズとを含む第１サイクルと、第２の電源電圧で容量性負荷を第２の極性に充電するフェーズに続いてそのフェーズで容量性負荷に蓄積された電荷を回収するフェーズと含む第２サイクルとを交互に繰り返して実行され、
前記電荷回収フェーズにおいて、基準電位に対する容量性負荷の各電極の電位Vｃ１、Vｃ２は、次式で与えられることを特徴とする請求項６記載の容量性負荷の駆動装置。
Vc１＝Vs１±Vl１
Vc２＝Vs２±Vl２
ただし、Vs1：第１の電源の電圧、Vs２：第２の電源の電圧、Vl１：第１のインダクタの誘起電圧、Vl２：第２のインダクタの誘起電圧。
【請求項８】
第１の電源と第２の電源とは、発生する電圧が実質的に同一であり、第１のインダクタと第２のインダクタとは、インダクタンス値が実質的に同一である
ことを特徴とする請求項３〜７記載の容量性負荷の駆動装置。
【請求項９】
半導体スイッチ群は、第１の電源の両端を容量性負荷に対して入切り接続する２個と、第２の電源の両端を容量性負荷に対して入切り接続する２個との計４個の半導体スイッチを備え、
電荷回収フェーズにおいて、第１の電源と容量性負荷の一方の電極とを接続する半導体スイッチと、容量性負荷の他方の電極と第２の電源とを接続する半導体スイッチとは、互いに逆の極性となる向きで使用されていることを特徴とする請求項３〜８記載の容量性負荷の駆動装置。
【請求項１０】
電荷回収フェーズにおいて、電荷回収経路上に無い残りの２個の半導体スイッチは、電荷の回収に起因してスイッチ両端間に印加される電圧の方向に対して、逆極性となる方向で配線されていることを特徴とする請求項９記載の容量性負荷の駆動装置。
【請求項１１】
前記各半導体スイッチは、ワイドバンドギャップ半導体素子またはIGBTが用いられていることを特徴とする請求項３〜１０記載の容量性負荷の駆動装置。
【請求項１２】
前記容量性負荷が、放電表示デバイス中の各放電セルであり、第１の電極がサスティン電極、第２の電極がスキャン電極であり、
前記基準電位は、放電セル内に配されたデータ電極の電位である
ことを特徴とする請求項３〜１１記載の容量性負荷の駆動装置。
【請求項１３】
前記第１、第２の直流電源が、それぞれキャパシタ素子であり、各キャパシタ素子に常時給電する親電源が、両キャパシタ素子に対してローパスフィルタを介して接続されていることを特徴とする請求項３〜１２記載の容量性負荷の駆動装置。
【請求項１４】
前記親電源の低電位側は基準電位点に接続され、高電位側は、両キャパシタ素子の高電位側にローパスフィルタを介して接続されていることを特徴とする請求項３〜１２記載の容量性負荷の駆動装置。
【請求項１５】
前記ローパスフィルタは、インダクタであり、そのインダクタンス値は、第１、第２のインダクタと実質的に等しいことを特徴とする請求項１４に記載の容量性負荷の駆動装置。
【請求項１６】
前記親電源とローパスフィルタとの間にはダイオードが、親電源からキャパシタ素子への電流供給を阻害しない極性で挿入されていることを特徴とする請求項１３に記載の容量性負荷の駆動装置。
【請求項１７】
２つの電極を有する容量性負荷を駆動する装置であって、
２つの駆動電源と、４個の半導体スイッチと、２個のインダクタとを備え、
第１の駆動電源の高電位側と第２の駆動電源の低電位側との間に、第１と第２の半導体スイッチの直列回路が挿入され、
第１の駆動電源の低電位側と第２の駆動電源の高電位側との間に、第３と第４の半導体スイッチの直列回路が挿入され、
前記第１と第２の半導体スイッチの中点と第３と第４の半導体スイッチの中点との間に、前記容量性負荷が接続され、
前記第１の駆動電源の低電位側が基準電位に対して第１のインダクタを介して接続され、
第２の駆動電源の低電位側が基準電位に対して第２のインダクタを介して接続されており、
更に、第１、第２の半導体スイッチは、それらが開状態にあるときに、第１の駆動電源の高電位側から第２の駆動電源の低電位側に向けて電流が流れるのを阻止する極性で配線され、
第３、第４の半導体スイッチは、それらが開状態にあるときに、第２の駆動電源の高電位側から第１の駆動電源の低電位側に向けて電流が流れるのを阻止する極性で配線されていることを特徴とする容量性負荷の駆動装置。
【請求項１８】
容量性負荷の駆動は、第１の駆動電源による容量性負荷の充電フェーズとそのフェーズを経て容量性負荷に蓄積された電荷の回収フェーズとを含む第１のサイクルと、
第２の駆動電源による容量性負荷の充電フェーズとそのフェーズを経て容量性負荷に蓄積された電荷の回収フェーズとを含む第２のサイクルと
の２サイクルを交互に繰り返して実行され、
前記電荷の回収フェーズにおいては、容量性負荷から、第１の半導体スイッチ、第１の駆動電源、第１のインダクタ、第２のインダクタ、第４の半導体スイッチを経由するルートを経て電荷の回収が行われる
ことを特徴とする請求項１７記載の容量性負荷の駆動装置。
【請求項１９】
第１の駆動電源による充電フェーズでは、第１の半導体スイッチと第３の半導体スイッチとが投入状態にあり、残りの半導体スイッチは切り状態にあり、
第２の駆動電源による充電フェーズでは、第２の半導体スイッチと第４の半導体スイッチとが投入状態にあり、残りの半導体スイッチは切り状態にあり、
更に、電荷回収フェーズでは、第１の半導体スイッチと第４の半導体スイッチとが投入状態にあり、残りの半導体スイッチは切り状態にある
ことを特徴とする請求項１８記載の容量性負荷の駆動装置。
【請求項２０】
前記各半導体スイッチは、ワイドバンドギャップ半導体素子またはIGBTが用いられていることを特徴とする請求項１７〜１９記載の容量性負荷の駆動装置。
【請求項２１】
前記第１、第２の直流電源が、それぞれキャパシタ素子であり、各キャパシタ素子に常時給電する親電源が、両キャパシタ素子に対してローパスフィルタを介して接続されていることを特徴とする請求項１７〜２０記載の容量性負荷の駆動装置。
【請求項２２】
前記親電源の低電位側は基準電位点に接続され、高電位側は、両キャパシタ素子の高電位側にローパスフィルタを介して接続されていることを特徴とする請求項２１に記載の容量性負荷の駆動装置。
【請求項２３】
前記親電源とローパスフィルタとの間にはダイオードが、親電源からキャパシタ素子への電流供給を阻害しない極性で挿入されていることを特徴とする請求項２２に記載の容量性負荷の駆動装置。
【請求項２４】
プラズマディスプレイデバイス中に配設された複数の電極対に、選択的に維持パルスを供給して、データの書き込まれた放電セルにおける電極対間で放電を生じさせ画像表示する一方、維持パルス印加時に前記電極対間の容量性負荷に蓄積される電荷を回収し、当該電荷を次の維持パルス印加時に容量性負荷の充電に利用するようにしてプラズマディスプレイデバイスを駆動する駆動装置であって、
２つの電源と、
第１の電源の一端と基準電位の間を接続する第１のインダクタと、
第２の電源の一端と基準電位の間を接続する第２のインダクタと、
前記各電源と容量性負荷とを選択的に接続する制御手段と、
を備え、
前記容量性負荷の駆動サイクルが、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズとそのフェーズで容量性負荷に蓄積された電荷を前記２つのインダクタに回収するフェーズとを含む第１サイクルと、
第２の電源電圧で容量性負荷を第２の極性に充電するフェーズとそのフェーズで容量性負荷に蓄積された電荷を前記２つのインダクタに回収するフェーズとを含む第２サイクルと、
の２サイクルの繰り返しで規定され、
前記各サイクルの電荷を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記制御手段による制御がなされている
ことを特徴とするプラズマディスプレイデバイスの駆動装置。
【請求項２５】
前記制御手段は、第１の電源の一方の端部と容量性負荷の第１の電極、第１の電源の他方の端部と第２の電極との間に挿入された２つの半導体スイッチと、第２の電源の一方の端部と容量性負荷の第１の電極、第２の電源の他方の端部と第２の電極との間に挿入された２つの半導体スイッチと、これら４個のスイッチを、第１の電源による充電フェーズ、第２の電源による充電フェーズ、電荷の回収フェーズに同期して入り切り制御する制御部とを備えた
ことを特徴とする請求項２４記載のプラズマディスプレイデバイスの駆動装置。
【請求項２６】
プラズマディスプレイパネルと、当該パネルを輝度重み付け分割方式で表示駆動する駆動装置とを備えるプラズマディスプレイパネル表示装置であって、
駆動装置は、プラズマディスプレイパネルの内部に配された電極対に放電維持のために維持パルスを交互の極性で印加する回路部分を含み、
当該回路部分が、
２つの電源と、
第１の電源の一端と基準電位の間を接続する第１のインダクタと、
第２の電源の一端と基準電位の間を接続する第２のインダクタと、
前記各電源とプラズマディスプレイパネル側の電極対とを選択的に接続する制御手段と、
を備え、
前記電極対への維持パルス印加サイクルが、第１の電源電圧で前記電極対間に存在する静電容量を第１の極性に充電するフェーズと、第２の電源電圧で前記電極対間の静電容量を第２の極性に充電するフェーズと、いずれかの充電フェーズで前記静電容量に蓄積された電荷を前記２つのインダクタに回収するフェーズとの組み合わせで規定され、
前記電荷を回収するフェーズにおいては、電極対、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記制御手段による制御がなされている
ことを特徴とするプラズマディスプレイ表示装置。
【請求項２７】
前記制御手段は、第１の電源の両端と前記電極対との間に挿入された２つの半導体スイッチと、第２の電源の両端と前記電極対との間に挿入された２つの半導体スイッチと、これら４個のスイッチを、第１の電源による充電フェーズ、第２の電源による充電フェーズ、電荷の回収フェーズに同期して入り切り制御する制御部とを備えた
ことを特徴とする請求項２６に記載のプラズマディスプレイ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプラズマディスプレイパネル等の容量性負荷の駆動装置、並びに表示装置に関する。
【背景技術】
【０００２】
近年、大型且つ薄型軽量の実現可能なディスプレイデバイスとして普及しているプラズマディスプレイパネル（以下、「ＰＤＰ」という。）には、交流型（ＡＣ型）と直流型（ＤＣ型）があるが、信頼性、画質等の面からＡＣ型ＰＤＰ、その中でも特に３電極面放電型ＰＤＰが主流となっている。
３電極面放電型ＰＤＰは、前面基板及び背面基板が放電空間を挟んで並設され、前面基板にはスキャン電極及びサステイン電極からなる表示電極対が形成されており、背面基板には表示電極対と交差する方向に伸びたデータ電極が形成される構成を有している。駆動時には各サブフレーム毎に、駆動回路から先ずスキャン電極とデータ電極にデータパルスを印加し、発光させるセルに壁電荷を蓄積させる（データの書き込み）。次に、全てのセルに対してスキャン電極とサステイン電極に交互に維持パルスを印加する。こうして壁電荷が蓄積されているセルで選択的に維持放電が起こることによって１つのサブフレームでの画像が表示される。
【０００３】
上記ＰＤＰは、スキャン電極とサステイン電極との間に誘電体層が配されているので、前記電極間に容量性負荷を有することになる。容量性負荷は、交流信号に対しては進相性素子として振舞うので、駆動回路からスキャン電極とサステイン電極に交流信号を印加すると、その一部は容量性負荷を充電するために消費され、いわゆる無効電力となってしまう。無効電力が大きいと、放電に寄与する有効電力が相対的に低くなってしまい、発光効率の低下を招く。そこで、容量性負荷に蓄積された電荷を回収し、次に容量性負荷に電力を供給するサイクルにおいて利用することで、トータルとして無効電力の低減を図ることが出来るようにした技術がある（特許文献１、２）。
【０００４】
例えば、特許文献１の技術は、図１０に示す駆動装置を使用する。図中、Ｖｓ１は駆動用電源、Ｃｐはスキャン電極とサスティン電極とで挟まれた間に形成される容量性負荷である。この容量性負荷Ｃｐに対して、スイッチ群Ｓ１〜Ｓ８を所定の順序でＯＮ、ＯＦＦすることで、電源電圧の極性を交互に変えて印加し、維持放電を行わせる。そして、維持放電と維持放電との間に、容量性負荷Ｃｐに蓄積した電荷を、キャパシタＣ１、Ｃ２に回収し、次の維持放電の際に、容量性負荷の駆動に有効利用している。
【０００５】
この動作を、もう少し説明する。初期状態において、キャパシタＣ１、Ｃ２に電荷が蓄積され、電圧値は１／２Ｖｓを示しており、この状態で、スイッチＳ２、Ｓ３がＯＮ状態にあり、容量性負荷Ｃｐに電源Ｖｓ１から充電電流が流れ、−Ｖｓで充電されているとする。なお、Ｖｓは、電源Ｖｓ１の電圧値である。また、容量性負荷Ｃｐの極性は図面中左側電極が＋、右側電極が−としている。従って、−Ｖｓに充電というと、右側電極が＋電位、左側電極が−となっている。なお、Ｃ１、Ｃ２はＣｐに対して非常に容量が大きい。
【０００６】
上記の状態で、スイッチＳ３をＯＦＦし、スイッチＳ８をＯＮすると、Ｃｐ、Ｌ２、Ｓ８、Ｃ２、Ｓ２を経由する閉回路が形成される。この回路は、ＬＣ直列共振回路であり、Ｃｐに蓄積された電荷によって共振電流が流れ、その結果、Ｃ２に電荷が回収される。
続いて、スイッチＳ２、Ｓ８をＯＦＦし、スイッチＳ４、Ｓ５をＯＮすると、Ｃｐ、Ｌ１、Ｓ５、Ｃ１、Ｓ４を経由する直列共振回路が形成され、キャパシタＣ１に蓄積されている電荷がＬ１を通じて急速に放電し、Ｃｐを充電する。回路損失がなければ、Ｃｐは＋Ｖｓまで充電される。
【０００７】
次いで、スイッチＳ５をＯＦＦし、スイッチＳ１をＯＮして、電源電圧Ｖｓを容量性負荷Ｃｐに印加して、維持放電を行う。このとき、既に、Ｃｐは＋Ｖｓに充電されているので、維持放電時に電源Ｖｓ１から供給される電力は、不足分を補う量で足りる。つまり、前々回の維持放電の直後に回収された電荷が、今回の維持放電時に有効利用されるのである。
【０００８】
これ以降の各維持放電時においても、それ以前にＣ１またはＣ２に回収した電荷が、直前にＣｐに転送され、維持放電に使用される。この結果、容量性負荷ゆえに必然的に蓄積される電荷を維持放電に有効に利用できることとなり、効率の改善が図れるのである。
ところで、上記従来技術は、このように利点が多い一方で、スイッチ素子が８個と多く、特にＦＥＴ等の半導体スイッチで構成した場合は、導通損失が存在するためにロスが多く、それが発光効率の改善を抑える要因となっている。
【０００９】
特許文献２の技術はこれを改善するものとして提案されている。
この技術は、図１１に示すように、スイッチ素子数が４個と少なくすることで、発光効率の改善が図られている。図１１の駆動装置の概略動作を、図１２（a）〜（d）を参照して説明する。
初期状態において、図１２(a)に示すように、スイッチＳ２とＳ３がＯＮ状態にあり、容量性負荷Ｃｐに電源Ｖｓ１から充電電流が流れ、−Ｖｓで充電されているとする。
【００１０】
上記の状態で、図１２(b)に示すように、スイッチＳ２とＳ３をＯＦＦし、スイッチＳ１をＯＮすると、Ｃｐ、Ｌ１、Ｓ１を経由する閉回路が形成される。この回路は、ＬＣ共振回路であり、Ｃｐに蓄積されていた電荷によって共振電流が流れ、Ｃｐを逆極性に充電する。回路損失がなければ、Ｃｐは＋Ｖｓまで充電される。
続いて、図12(c)に示すように、スイッチＳ４をＯＮして、電源電圧Ｖｓを容量性負荷Ｃｐに印加して、維持放電を行う。このとき、既に、Ｃｐは＋Ｖｓに充電されているので、維持放電時に電源Ｖｓ１から供給される電力は、不足分を補う量で足りる。つまり、前回の維持放電で蓄積された電荷が、今回の維持放電時に有効利用されるのである。
【００１１】
次いで、図１３(d)に示すように、スイッチＳ１とＳ４をＯＦＦし、スイッチＳ３をＯＮすると、Ｃｐ、Ｌ２、Ｓ３を経由する閉回路が形成される。この回路は、ＬＣ共振回路であり、Ｃｐに蓄積されていた電荷によって共振電流が流れ、Ｃｐを逆極性に充電する。回路損失がなければ、Ｃｐは−Ｖｓまで充電される。
この後、初期状態の図１２(a)に示すように、スイッチＳ２をＯＮして、電源電圧Ｖｓを容量性負荷Ｃｐに印加して、維持放電を行う。このとき、既に、Ｃｐは−Ｖｓに充電されているので、維持放電時に電源Ｖｓ１から供給される電力は、不足分を補う量で足りる。つまり、前回の維持放電で蓄積された電荷が、今回の維持放電時に有効利用されるのである。
【００１２】
以後、図１２(a)〜(d)を繰り返す。この結果、スイッチ素子数が４つと少なくした構成で、容量性負荷に蓄積される電荷を維持放電に有効に利用できることとなり、効率の改善が図れるのである。
【特許文献１】特開昭６３−１０１８９７号公報
【特許文献２】特表２００３−５３３７２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、上記図１１の駆動装置によれば、スイッチ素子が４個と少なく、その分ロスが少なくなり、図１０の回路より改良されたと言えるのであるが、反面、素子数が少なくなった分、各素子の負担が増え、特に、容量性負荷Ｃｐを形成するスキャン電極とサステイン電極とに印加される電圧が高いという問題がある。
図１３は、図１２（a）〜（d）を繰り返す間のスキャン電極、サステイン電極に現れる電圧変化を示している。
【００１４】
時刻t１は、容量性負荷Ｃｐに蓄積された電荷が回収に入った瞬間であるが、このときのスキャン電極或いはサステイン電極の電圧が図から明らかなように、瞬間２Ｖｓに上昇している。電源電圧は、Ｖｓであるので、時刻t１には、電源電圧の２倍の電圧がスキャン電極或いはサステイン電極に発生しているのである。このように高電圧が発生するのは、Ｃｐに蓄積された電荷の回収時に電源電圧とＣｐに蓄積された電荷の電圧の和が電極電圧として発生するからである。つまり、回収直前には、電源電圧が200ｖ、例えばスキャン電極に＋２００ｖの電圧があったとすると（図１２（ａ））、回収時は、電源とＣｐがグランドラインに対して直列接続されるので＋４００Ｖが発生する（図１２（ｂ））。そして、結果として電源電圧の２倍の電圧が瞬間的に発生するのである。
【００１５】
このような高電圧がスキャン電極、サステイン電極に発生すると、セル内で放電が生じ、本来発光する必要の無いセルまで発光してしまい、画像表示機能がほとんど果たせなくなるという問題がある。
更には、スイッチＳ１〜Ｓ４として、バイポーラトランジスタあるいはＦＥＴといった無接点スイッチが用いられることが多いが、その場合、半導体特有のボディダイオードDs1〜Ds4を内有することになり（図１４（ａ）参照）、次のような問題を生じる。
【００１６】
すなわち、Ｓ１をＯＦＦし、Ｓ３をＯＮすることでＣｐ、Ｌ２、Ｄ２、Ｓ３で直列共振回路を形成させて、容量性負荷に蓄えられた電力の回収を図る状態であっても、スイッチＳ１に付設されているボディーダイオードDs1が容量性負荷Ｃｐの電荷の放電方向に対して順方向であるので、Ｌ２、Ｄ２を通じる放電ルートよりも優先的にボディーダイオードDs1に放電電流が流れることになり、インダクタＬ２に容量性負荷の無効電力を回収することが出来なくなるか、出来たとしても十分な量ではなくなる。この結果、容量性負荷を駆動する際の有効電力として利用することが出来ない若しくは困難となる。
【００１７】
このような無効電力の回収の阻害を回避するためには、図１４（ｂ）に示されるように、スイッチＳ１及びＳ３と同様の機能を有するスイッチＳ５及びＳ６を、スイッチＳ１とスイッチＳ３に対して逆極性の関係で接続する構成とする必要がある。
しかし、この回路では、当初の簡易な構成と比較して、スイッチ数が増えることとなり、それによりオン抵抗による電力利用効率の低下とスイッチ増加によるコスト増加の問題が発生する。
【００１８】
なお、上記説明では、ＰＤＰにおける課題として説明したが、容量性負荷にパルス電圧を交互の極性で印加する構成一般における無効電力を回収する点で、で共通したものである。
従って、本発明は、容量性負荷の駆動時において、無効電力の回収を効率よく行えて、高い発光効率を維持するものでありながら、容量性負荷に一時的にせよ過度な高電位が印加されるのを防止し、ディスプレイに利用した場合には表示機能を無効にするといったことの無い、容量性負荷の駆動装置を提供することを目的とする。
【００１９】
本発明の他の目的は、前記容量性負荷の駆動装置を主要構成としたプラズマディスプレイパネル駆動装置、並びにプラズマディスプレイパネル表示装置を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明は、２つの電極を有する容量性負荷に交互に電圧を印加する容量性負荷の駆動装置であって、２つの電源と、第１の電源の一端と基準電位の間を接続する第１のインダクタと、第２の電源の一端と基準電位の間を接続する第２のインダクタと、前記各電源と容量性負荷とを選択的に接続する制御手段とを備え、前記容量性負荷の駆動サイクルが、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズと、第２の電源電圧で容量性負荷を第２の極性に充電するフェーズと、いずれかの充電フェーズで容量性負荷に蓄積された無効電力を前記２つのインダクタに回収するフェーズとの組み合わせで規定され、前記無効電力を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記制御手段による制御がなされていることを特徴としている。
【発明の効果】
【００２１】
上記構成によれば、無効電力を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されることなるが、このように直列に接続されると、第1の電源と第2の電源が容量性負荷を充電する極性が逆であることを鑑みれば、両電源の電圧は相殺し合うことになる。特に、両電源電圧が同一であると、両者の和の電圧はゼロとなる。この結果、前記直列回路は、等価的に容量性負荷と2つのインダクタとのLC直列共振回路となる。すると、容量性負荷に蓄積された電荷が、この共振回路を放電し、２つのインダクタに誘導エネルギーとして一旦、回収されることになる。回収後、直ちに容量性負荷に供給され、前とは逆極性で容量性負荷を充電することになる。このように放電前とは逆極性に容量性負荷を充電すると、次のサイクルにおいて、容量性負荷に印加される電圧の極性と同じとなるので、容量性負荷は、前のサイクルで回収された無効電力で予備充電されることとなり、その分、現サイクルにおいて、容量性負荷を充電するために電源から供給を受ける電力が少なくて済み、エネルギーの効率的な使用が可能となる。
【００２２】
加えて、無効電力回収時において、容量性負荷が有している2つの電極の基準電位からの電位差を考えると、この場合、一方の電極電位は、第1の直流電源の電圧と第1のインダクタの両端に誘起されている電圧との和又は差になる。同様に他方の電極電位は、第２の直流電源の電圧と第２のインダクタの両端に誘起されている電圧との差又は和になる。容量性負荷の無効電力は、2つのインダクタに分けて回収されているので、1つのインダクタの誘起電圧は、容量性負荷の充電電圧より低く、両インダクタが同一のインダクタンス値であれば、充電電圧の半分の電圧となる。このため、無効電力回収の結果、容量性負荷の電極に現れる電圧Vは、
V＝電源電圧±１／２充電電圧
となる。充電電圧は、回路の損失が少ない場合、電源電圧と等しいので、結局、容量性負荷の電極には、１／２電源電圧または３／２電源電圧が現れることになる。
【００２３】
従来においては、スイッチ素子数の少ない駆動回路は、電源電圧の2倍の電圧が容量性負荷の電極に現れていたので、本発明発明では電源電圧の半分の電圧値も低く抑えることが出来る。特に、容量性負荷が、プラズマディスプレイパネルのスキャン電極、サステイン電極の間の静電容量である場合には、電極電位が低くなることによって、画像データの書き込まれていないセルが発光するといった、ディスプレイとしての性能を無効にするといった課題は生じない。
【００２４】
ここで、前記制御手段は、第１の電源の両端と容量性負荷の第１の電極、第２の電極との間に挿入された２つの半導体スイッチと、第２の電源の両端と容量性負荷の第１の電極、第２の電極との間に挿入された２つの半導体スイッチと、これら４個のスイッチを、第１の電源による充電フェーズ、第２の電源による充電フェーズ、無効電力の回収フェーズに同期して入り切り制御する制御部とからなる構成とすることができる。
【００２５】
この構成によれば、スイッチ素子群は４個のスイッチで足りるため、回路が簡単化されると共に、回路ロスも低減できるという効果がある。
また、本発明は、２つの電極を有する容量性負荷に交互に電圧を印加する容量性負荷の駆動装置であって、２つの直流電源と、第１の電源の一端と基準電位の間を接続する第１のインダクタと、第２の電源の一端と基準電位の間を接続する第２のインダクタと、前記各電源と容量性負荷とを接続する半導体スイッチ群とを備え、前記容量性負荷の駆動サイクルが、第１の電源電圧で容量性負荷を第１の極性に充電するフェーズと、第２の電源電圧で容量性負荷を第２の極性に充電するフェーズと、これらいずれかの充電フェーズで容量性負荷に蓄積された無効電力を前記２つのインダクタに回収するフェーズとの組み合わせで規定され、前記無効電力を回収するフェーズにおいては、容量性負荷、第１の電源、第１のインダクタ、第２のインダクタ、第２の電源がこの順もしくは、逆順に直列に接続されるよう前記スイッチ群の接続が選択されていることを特徴とする。
【００２６】
この構成によっても、上記と同様、無効電力回収時に容量性負荷の各電極の電位を最大でも電源電圧の２倍に達することの無い様、例えば３／２電源電圧程度に低く抑えることが出来るとともに、回路損失を低減できるという効果がある。
ここで、前記第１の電源電圧で容量性負荷を充電するフェーズにおいては、第１の電源の両端に容量性負荷が接続されるようスイッチ群の接続が選択され、前記第２の電源電圧で容量性負荷を充電するフェーズにおいては、第２の電源の両端に容量性負荷が接続されるようスイッチ群の接続が選択される。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係る最良の実施の形態について図面を参照しながら説明する。なお、以下で説明する容量性負荷駆動装置としてはＰＤＰを例として説明するが、これは本発明の構成及び作用における特徴を説明するための一例であって、本発明はこれに限定されるものではない。
［実施の形態１］
（ＰＤＰの全体構成）
図１は、本実施の形態におけるＰＤＰの主要部斜視図である。図１に示されるＰＤＰ１００は、前面パネル２００と背面パネル３００が対向して接着密閉されてなる。このＰＤＰ１００に後述の駆動回路が加わることにより、画像表示可能な形態、即ち、プラズマディスプレイ表示装置となる。
（１）前面パネル２００
前面パネル２００は、前面基板２１０の上に表示電極対２２０が配設され、これらを覆うようにして誘電体層２４０、保護層２５０が形成されてなる。
【００２８】
前面基板２１０は、高歪点ガラスあるいはソーダライムガラスからなり、前面基板２１０の上に複数対の透明なＩＴＯの透明電極２２ａ、２３ａがストライプ状に形成され、各透明電極２２ａ、２３ａ上にバス電極２２ｂ、２３ｂが積層されている。透明電極２２ａ、２３ａは、バス電極２２ｂ、２３ｂによって、抵抗値が低減された状態でスキャン電極２２とサステイン電極２３を形成し、さらに表示電極対２２０を形成している。なお、バス電極２２ｂ、２３ｂはＡｇ膜であるが、アルミニウムなどの金属からなる膜、またはクロム／銅／クロムの積層膜なども適用可能である。また、透明電極２２ａ、２３ａの材料は、酸化スズあるいは酸化亜鉛などでも構わない。
【００２９】
上記電極群を覆うようにして誘電体層２４０がＰｂ−B系の低融点ガラスペーストをマスクスクリーン印刷し、その後焼成することにより形成され、その上に酸化マグネシウムを主成分とする保護層２５０が電子ビーム蒸着法によって順次形成されている。
（２）背面パネル３００
背面パネル３００は、背面基板３１０の上にデータ電極３２０が配設され、それらを覆うように誘電体層３４０が形成され、その上に隔壁３５０および蛍光体３６０が形成されている。
【００３０】
背面基板３１０は、高歪点ガラスあるいはソーダライムガラスからなり、背面基板３１０の上にデータを書き込む複数のデータ電極３２０がＹ方向に並設されている。データ電極３２０はＡｇからなり、その形成方法は、スクリーン印刷法やフォトエッチング法などである。これらの電極を覆うようにＰｂ−B系の低融点ガラスからなる誘電体層３４０がスクリーン印刷法によって形成される。
【００３１】
さらに、隔壁３５０がＸ方向に伸びて誘電体層３４０上でストライプ状に形成されている。隔壁３５０間の内側、及び隔壁に挟まれる誘電体層３４０の表面上には赤色（R）、緑色（G）、青色（ｂ）からなる蛍光体が塗布されている。
（３）放電空間４００
上記の前面パネル２００と背面パネル３００が、表示電極対２２０とデータ電極３２０とが直交するように対向配置状態で封着され、隣接する隔壁３５０で区分けされてなる放電空間４００が複数形成される。真空状態の当該放電空間４００に、ＮｅとＸｅからなる放電用の混合ガスが封入されてＰＤＰが完成される。
（表示駆動部の構成）
ＰＤＰ１００の各電極２２、２３、３２０に接続される駆動回路について図２を用いて説明する。図２はＰＤＰ表示装置の表示駆動部の構成図である。
【００３２】
表示駆動部７０は、データ検出部５１、サブフィールド変換部５２、維持パルス発生回路を有する表示制御部５３、スキャンドライバ５４、サステインドライバ５５、データドライバ５６から構成されている。
データ検出部５１は、外部から入力される映像データから１画面づつ検出し分離する。１画面ごとの検出は映像データに含まれる垂直同期信号を基準として実施できる。
【００３３】
サブフィールド変換部５２は、データ検出部５１から転送される１画面ごとの画像データをサブフィールドデータに変換してサブフィールドメモリ５２ａに格納する。サブフィールドデータは、ＰＤＰ１００に階調表示させるための各サブフィールドにおけるセルの点灯／消灯を示す２値のデータの集合であり、これにより、後述するように書き込みパルスにおいてスキャン電極２２への電圧印加が選択的に行われる。サブフィールド変換部５２は表示制御部５３からトリガ信号を受信し、このトリガ信号の受信に同期させて、サブフィールドデータを各サブフィールド単位でサステインドライバ５５及びスキャンドライバ５４に出力する。
【００３４】
表示制御部５３は、スキャン電極２２…、サステイン電極２３…、データ電極３２０…のそれぞれに電圧パルスを印加するためのタイミング信号を生成する。具体的には、表示制御部５３は、上記映像データの同期信号（水平同期信号、垂直同期信号）を受信し、その同期信号を基準として、各スキャンドライバ５４、サステインドライバ５５、データドライバ５６へトリガ信号を出力する。トリガ信号は、図３に示した各サブフィールドの初期化期間T1、書込み期間T2、維持期間T3に、各電極２２…、２３…、３２０…に印加すべきパルスのタイミングをコントロールする。なお、表示制御部５３は、維持期間においてスキャン電極２２…の電圧パルスに同期して、データ電極３２０…への電圧印加を指示するトリガ信号をデータドライバ５６に出力しても良い。サステインドライバ５５は公知のドライバＩＣ回路が用いられ、複数のサステイン電極２３…に接続されている。
【００３５】
スキャンドライバ５４は、各サブフィールドの初期化期間、維持期間において所定の電圧値で初期化パルス、書き込みパルス、維持パルスをスキャン電極２２…に印加してサステイン電極２３…との間で差動電圧を確保できるようにする。このうち、書き込みパルスにおいては、サブフィールド変換部５２からのサブフィールドデータに基づいて、スキャン電極２２への電圧の印加が実施される。
【００３６】
データドライバ５６は、公知のドライバＩＣが用いられており、複数のデータ電極３２０…に接続され、入力されたトリガ信号に基づいて、各サブフィールドの書き込み期間に複数のデータ電極３２０…に対し、０Vを初期電圧として書き込みパルスを印加する。
（ＰＤＰ１００の駆動方法）
次に、ＰＤＰ１００の駆動方法について図３を用いて説明する。図３は、フィールド内時分割階調表示方式をもって、例えば、２５６階調を表現するために１フィールドを８つのサブフィールドＳＦ１〜ＳＦ８に分割する方法を示すもので、横軸が時間を示し、斜線部が書き込み期間を示している。
【００３７】
各サブフィールドＳＦ１〜ＳＦ８の輝度相対比率は、１:２:４:８:１６:３２:６４:１２８となるように維持パルス数が設定されている。各サブフィールドＳＦ１〜ＳＦ８の点灯／非点灯を表示輝度のデータに従って制御することにより、８つのサブフィールドの組み合わせをもって２５６階調が表示可能となっている。
図3の下半分の拡大図は、サブフィールドS6を詳細に示している。サブフィールドＳ６は、初期化期間Ｔ１と、書き込み期間Ｔ２と、輝度の相対比率に応じた長さの時間で設定された維持期間Ｔ３とから構成されている。他のサブフィールドも、維持期間T3の印加パルス数が輝度重みによって異なるだけであり、サブフィールドS6と同様に３つの期間T1〜T3からなる。
【００３８】
ＰＤＰ１００の表示駆動を行う際には、まず初期化期間Ｔ１において、ＰＤＰ１００の全放電セルで初期化放電を発生させ、当該サブフレームよりも前のサブフレームに行われた放電による影響の除去や放電特性のバラツキを吸収する初期化が実施される。
書き込み期間Ｔ２において、サブフィールドデータに基づいて、スキャン電極２２…を１ラインごとに順にスキャンし、当該サブフィールドで維持放電させる放電セルに対して、必要なデータ電極に電圧パルス１００３が印加され、スキャン電極２２…とデータ電極３２０…との間で微小な放電（アドレス放電）を発生させる。この放電セルでは、前面パネル２００の保護層２５０の表面に壁電荷が蓄えられる。
【００３９】
その後、維持期間Ｔ３において、全放電セルのサステイン電極２３…及びスキャン電極２２…に対し、電圧パルス１００１、１００２が印加されることで、書き込み期間Ｔ２で書き込みが行われた放電セルで維持放電が発生する。ここで、維持期間Ｔ３における電圧パルス１００１、１００２は互いに同一の周期を有し、且つ、その位相が半周期ごとにずれた状態となっている。
【００４０】
スキャン電極２２…とサステイン電極２３…の各々には、このようにして各期間Ｔ１〜Ｔ３ごとに波形が設定された各電圧パルス１００１、１００２が印加される。
（容量性負荷の駆動回路）
図４は、１本のスキャン電極２２とサステイン電極２３を、各サブフィールドの維持期間T3において駆動するスキャンドライバー５４a、サステインドライバー５５aを示している。初期化期間T１、書込み期間T2の駆動に関しては、従来と同じであるので詳細な回路は示さない。
【００４１】
図４中、Cpは、スキャン電極２２とサステイン電極２３との間に存在する静電容量であり、以下、容量性負荷と称呼する。図から理解されるようにスキャンドライバー５４aと、サステインドライバー５５aは、それぞれ、１の直流電源Vs1、Vs2、４個の半導体スイッチS１、S２、S３、S４、２つのインダクタL１、L２を備えており、容量性負荷Cpに対して点対称な関係で配置されている。スキャンドライバー５４aと、サステインドライバー５５aを区別せずに、図４を１つの回路としてみれば、２つの直流電源Vｓ１、Vｓ２が、容量性負荷Cpに対して半導体スイッチS１、S３を介して、或いはS２、S４を介して接続されている。容量性負荷Cpに対する電圧の印加方向は２つの直流電源Vｓ１、Vｓ２で逆方向となっている。各直流電源Vｓ１、Vｓ２の−側は、インダクタL１、L２を介してグランド電位に落とされている。前記直流電源Vｓ１、Vｓ２の発生電圧は等しく、例えば、２００Vとしている。また、インダクタL１、L２もインダクタンス値が等しいものを用いている。インダクタンスの値は、容量性負荷Cpの値に応じて適宜に定められる。一般的には、維持放電時のパルスの主周波数において、容量性負荷Cpと共振する値に定められる。なお、インダクタの一端は、グランド電位でなくても、例えば１０V、２０Vといった電位でも構わないので、以下、それらを含める意味で基準電位と呼ぶ。また、図中、D１〜D４は、ボディダイオードである。スイッチとして半導体スイッチを用いている関係上、必然的に具有する。半導体スイッチとしては、バイポーラトランジスタ、FET等各種あるが、本実施例では、SiC半導体を用いている。そのような素子を用いると更なる利点があるからである。素子の詳細な説明、並びに利点については、動作説明をした後に説明する。
【００４２】
半導体スイッチS１、S２、S３、S４は、図２の表示制御部５３からのトリガー信号によってオンオフされる。維持期間T3においては、各サブフィールドに割り当てられた輝度重みに相当する回数、放電セルが発光するよう当該セルに維持パルスが印加される。この維持パルスを生成するのが半導体スイッチS１、S２、S３、S４であるが、本実施例では、パルスの生成と併せて、容量性負荷Cpに蓄積する無効電力の回収、利用を図るよう、半導体スイッチS１、S２、S３、S４のオンオフが工夫されている。
【００４３】
図５は、容量性負荷Cpに、２パルスが印加される間の各半導体スイッチS１、S２、S３、S４のオンオフ動作に伴う回路電流の流れを示している。
次に、図５（a）〜（d）を順を追って説明する。
先ず、初期状態（時刻ｔ＝０）としてＳ２とＳ４をＯＮ、Ｓ１とＳ３はＯＦＦにする。（図５（ａ））。すると、同図に太い破線で示す閉回路が形成され、直流電源Vs2から容量性負荷Cpに対してパルス電流が流れる。このパルス電流によって、サステイン電極２３、スキャン電極２２間で維持放電が発生すると共に、容量性負荷Cpが急速に充電される。充電方向は図示するようにサステイン電極２３が＋、スキャン電極２２が−であり、充電電圧はVsである。容量性負荷Cpの充電に要した電力が無効電力であることは上述したとおりである。
【００４４】
次に時刻ｔ１で、スイッチＳ２、Ｓ４をＯＦＦにし、スイッチＳ１をＯＮにする（図５（ｂ））。すると、図中、太い破線で示すように基準電位、ボディダイオードD4を経由して閉回路が形成され、容量性負荷Cpの充電電荷が前記閉回路を通じて放電する。このとき、容量性負荷Cpは、２つのインダクタL１、L２と直列共振するので、容量性負荷Cpに蓄積されていたエネルギーがインダクタL1、L２に転送され、更に、インダクタL１、L２から容量性負荷Cpへと転送される。この結果、容量性負荷Cpは、先ほどの充電時とは逆極性の電位に転じる（図（ｃ）参照）。このとき、容量性負荷Cpに蓄積されていた無効電力は、２つのインダクタL1、L２に分散して一端回収され、続いて容量性負荷Cpに転送されるのである。ただし、転送後は、転送前に比較して極性が逆になっている。
【００４５】
続いて、時刻ｔ２時に達すると、スイッチＳ３がＯＮされる（図５（ｃ））。すると、図中の太い破線で示す閉回路が形成され、今度は、直流電源Vs1から容量性負荷Cpにパルス電流が供給され、放電セルの発光が行われる。
ところで、このとき、容量性負荷Cpは、直前の放電サイクル（図（ｂ））の終了時点で、無効電力の回収によって、スキャン電極２２が＋、サステイン電極２３が−の極性に充電されているので、直流電源Vs1から供給される直流電流は、容量性負荷Cpの充電に使用されることが無く、或いはされても非常にわずかであり、大半が放電セルの発光に使用されることとなる。この結果、発光効率は大変に高くなる。
【００４６】
このサイクルにおいて、容量性負荷Cpに蓄積されている充電電荷は、時刻t４に達して、S１、S３をOFFし、S４をONして、図（ｄ）に太い破線で示す閉回路を形成することにより、放電され、再び、容量性負荷Cpに転送される。この転送の結果、容量性負荷Cpは、図（a）に示す極性に転じる。以後、図（a）〜図（ｄ）を繰り返し、維持放電が続行する。
図６（a）（b）は、図５（ｂ）（ｄ）に示す充電電荷の放電時における等価回路であって、スキャン電極、サステイン電極の電位がどの程度まで上昇するかを説明する図である。（a）図は、図５（ｄ）に対応し、（ｂ）図は、図５（ｂ）に対応している。いずれの図も半導体スイッチは省略している。図（a）では、容量性負荷Cpの充電電圧は、スキャン電極側が高電位であったので、放電の瞬間、インダクタL1、L2は、図示の極性で、１／２Vsの電位を誘起する。従って、スキャン電極２２側は、基準電位に対してインダクタL２の誘起電圧（１／２Vs）と、直流電源Vs1の電圧Vsとの和の電位（３／２Vs）になっており、サステイン電極２３側は、インダクタL１の誘起電圧（１／２Vs）と直流電源Vs2の電圧Vsとの差の電圧１／２Vsになっている。
【００４７】
同様に（ｂ）図では、スキャン電極２２側は、１／２Vsの電位に、サステイン電極側は、３／２Vsの電位になっている。
注目すべき点は、いずれの場合においても、最大電位は、直流電源電圧の３／２倍までしか達していないことである。従来の特許文献２で示した使用スイッチ数の少ない回路では、２倍に達していたのが、本実施例回路では、３／２倍止まりなのである。このように最大の電極電位が低くなったことにより、回路設計の自由度が高まる上、従来においては、本来発光すべきでないセルまで発光するといった問題があったが、それが、この実施例においては解消できるのである。放電は壁電荷の蓄積による電圧と電極電圧との和が、放電開始電圧を超えることで起きる。よって特許文献２では、データの書き込み（壁電荷が蓄積）されていないセルについても放電していた。しかし、本実施例回路では特許文献２より最大の電極電位が低いのでデータが書き込みされていないセルまで発光するといった問題が解消できる。少なくとも、電極電位が低くなることは、放電を惹起する電離状態が生じにくくなると考えられる。
【００４８】
図７は、図５の各サイクルにおける電極電位の変化、容量性負荷Cpの電圧変化を示している。横軸にふったｔ１、ｔ２、ｔ３、ｔ４は、図５の説明で使用した時刻と同じである。この図からも、電極電位（Vscan、Vsus）は、最大で３／２Vs以上にはなっていないことが理解できる。
次に、本実施の形態において半導体スイッチとして利用しているＳｉＣ半導体素子にも大きな優位性がある。一般的にＳｉＣ半導体素子は、シリコン半導体素子よりも電圧値の増大に伴うオン抵抗の増大が小さい。本実施の形態のような容量性負荷駆動回路では、スイッチ素子数が少ないことに加えて維持放電期間では特に、容量性負荷に蓄積された電荷も有効利用されるため、半導体スイッチにも大電流が流れる。その大電流による導通損失を十分に抑制するために、半導体スイッチには十分に低いオン抵抗が要求される。従って、ＳｉＣを含む素子の利用は、高耐圧と低いオン抵抗という点で極めて有効となる。
【００４９】
そこで本発明者らは、容量性負荷の駆動回路において、半導体スイッチにシリコン半導体素子を用いた場合とＳｉＣ半導体素子を用いた場合とで比較検討を行った。その結果を表１に示す。表１（ａ）には、半導体スイッチに同じシリコン半導体素子部を用いる条件で特許文献1に記載の駆動回路（以下、「従来回路」と記す。）（図１１参照）と本実施例の駆動回路（実施例１回路）の消費電力を対比表示している。表１（ｂ）には、実施例１回路の場合と半導体スイッチとしてＳｉＣ半導体を用いた実施例２回路との消費電力を対比表示している。ここで、非発光時とは容量性負荷に蓄積された電荷を回収する期間のことを指し、発光時とは容量性負荷に蓄積された電荷を有効に利用して維持放電を発生させて画面表示させる期間を指す。
【００５０】
【表１】
2006119237.tif 000003
【００５１】
表1（ａ）に示されるように、実施例１回路では、非発光時に従来回路と比較して大きく消費電力が低減されていることが分かる。これは、従来回路では回収の際に２つのスイッチを経由するのに対して、実施例１回路では１つのスイッチを経由するのみということが影響していると考えられる。
ただし、発光時には、半導体スイッチに大きな電圧がかかるため、従来回路（図１１）と比較して実施例１回路（図４）のスイッチはオン抵抗が上昇し、導通状態でのロスの増大により、大きな消費電力の低下はみられない。しかしながら、表１（ｂ）に示されるように、ＳｉＣ半導体素子を用いた実施例２回路では、ＳｉＣ半導体素子の特徴から実施例１回路と比較して消費電力が大きく抑制される。
【００５２】
つまり、ＳｉＣ半導体素子を半導体スイッチとして利用することにより、非発光時だけでなく発光時にも消費電力を大きく抑制することが可能となる。
なお、半導体スイッチに関しては、ＳｉＣ半導体だけでなく、例えばダイヤモンド、窒化ガリウム（ＧａＮ）、酸化亜鉛を材料として含む半導体スイッチを用いることも出来る。このような半導体スイッチは、バンドギャップが広い物性を持つのでワイドバンドギャップ半導体素子とも呼ばれている。また、ワイドバンドギャップ半導体素子以外にも、ＩＧＢＴと称されるトランジスタも用いることが出来る。
［実施の形態２］
この実施の形態は、容量性負荷駆動装置の構成及びその制御動作の一部のみが実施の形態１と異なるため、その相違点に関して説明する。
（容量性負荷の駆動回路について）
図７は、実施の形態１における図４に対応した駆動回路である。図４の構成と異なるのは、電源部としてキャパシタＣ１、Ｃ２を用いていることと、当該キャパシタＣ１、Ｃ２に電力を供給するために、維持電流供給用の電源（以下、「電源」と記す。）Ｖｓ３及びローパスフィルタＬ３、Ｌ４が配設されていることである。なお、ローパスフィルタＬ３、Ｌ４のインダクタンスはＬ１、Ｌ２と同等であり、２つのキャパシタＣ１、Ｃ２はＣｐよりも十分大きな容量とし、Ｖｓの大きさの電圧が常時蓄積された状態を保つ。
【００５３】
ローパスフィルタＬ３、Ｌ４は、キャパシタＣ１、Ｃ２、Ｃｐに流れる過度電流（高周波電流）が電源Ｖｓ３に流入するのを阻止するために、キャパシタＣ１、Ｃ２と電源Ｖｓ３との間に挿入されている。このローパスフィルタＬ３、Ｌ４は、直流抵抗分は極めて少ないので、電源Ｖｓ３からキャパシタＣ１、Ｃ２に向かう充電電流に対しては何らの制限もしない。
（容量性負荷駆動装置の駆動方法について）
この容量性負荷駆動装置の駆動方法も前の実施の形態と基本的に同じであり、図５で示した動作モード順序に従う。ただし、本実施例では、キャパシタＣ１から容量性負荷Cpに電流を供給した場合に、キャパシタＣ１が放電に伴ってその電圧がＶｓ電圧以下となるため、電源Ｖｓ３からローパスフィルタＬ３とインダクタＬ２を介して電力が供給される。キャパシタＣ２から容量性負荷Cpに電流を供給した場合も、同様にしてローパスフィルタＬ４とインダクタＬ１を介して電力が供給される。
［実施の形態３］
図８は、実施の形態３の構成を示す。図７と比較すれば明らかなように、基本的な構成は同じである。異なるのは、直流電源Vs3に直列にダイオードD5が挿入されている点である。
【００５４】
このダイオードD5は、その極性から理解されるように、直流電源Vs3からキャパシタC１、C２への充電電流の供給に対しては、何らの障害にはならないが、C１、C２又はCｐに流れている直列共振電流が直流電源Vs3に逆流するのは阻止する（少なくとも共振電圧が直流電源Vs3より高電圧となる正の半サイクルは阻止する）。前の実施の形態では、この逆流をローパスフィルタL３、L４によって制限していたが、この実施の形態では、ダイオードD5によって行っているのである。このため、L３、L４にローパスフィルタの機能を臨む必要が無いので、そのインダクタンス値は、L１、L２と等しくする必要が無く、適宜に設定すればよい。
（その他の事項）
本発明にかかる容量性負荷の駆動装置及び表示装置は、上述した実施の形態に限定されるものではない。例えば、容量性負荷駆動装置の制御動作順序に関して、実施の形態１では、スイッチＳ１をＯＮして他のスイッチはＯＦＦすることで共振回路を形成したが、スイッチＳ１、Ｓ４をＯＮすることで、ダイオードＤ４ではなくスイッチＳ４を電流が通過することとしても構わない。他のスイッチとダイオードについても同様である。
【産業上の利用可能性】
【００５５】
本発明に係る放電表示デバイスの容量性負荷駆動装置は、簡易な回路形成によって消費電力を抑制することが可能であるため有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態に係るＰＤＰの主要部斜視図である。
【図２】書き込み期間及び維持期間でのスキャン電極、サステイン電極、データ電極の電圧印加のタイミングチャートである。
【図３】ＰＤＰの表示駆動回路の構成図である。
【図４】本発明の実施例１の容量性負荷の駆動回路図である。
【図５】本発明の実施例１の容量性負荷の駆動回路における制御動作モード図である。
【図６】本発明の容量性負荷駆動回路の共振時における等価回路図である。
【図７】本発明の実施例１の容量性負荷駆動装置における制御信号タイミングチャートである。
【図８】本発明の実施例２の容量性負荷の駆動回路図である。
【図９】本発明の実施例３の容量性負荷の駆動回路図である。
【図１０】特許文献１の容量性負荷の駆動回路図である。
【図１１】特許文献２の容量性負荷の駆動回路図である。
【図１２】特許文献２の容量性負荷の駆動回路における制御動作モード図である。
【図１３】特許文献２の容量性負荷駆動装置における制御信号タイミングチャートである。
【図１４】特許文献２において無接点スイッチ使用時の容量性負荷の駆動回路図である。
【符号の説明】
【００５７】
２２  スキャン電極
２３  サステイン電極
５４  スキャンドライバ
５５  サステインドライバ
５６  データドライバ
１００  プラズマディスプレイパネル
２００  前面パネル
３００  背面パネル
３２０  データ電極
【図１】
2006119237.tif 000004
【図２】
2006119237.tif 000005
【図３】
2006119237.tif 000006
【図４】
2006119237.tif 000007
【図５】
2006119237.tif 000008
【図６】
2006119237.tif 000009
【図７】
2006119237.tif 000010
【図８】
2006119237.tif 000011
【図９】
2006119237.tif 000012
【図１０】
2006119237.tif 000013
【図１１】
2006119237.tif 000014
【図１２】
2006119237.tif 000015
【図１３】
2006119237.tif 000016
【図１４】
2006119237.tif 000017