(57)【要約】  【課題】  放射線に対する不感領域の小さい、大面積の放射線検出器を低コストで提供する。  【解決手段】  放射線を電気信号に変換する光導電体基板３と、光導電体基板３上に形成された複数の画素電極と、前記複数の画素電極の中から前記電気信号を読み出す画素を選択するスイッチを有するスイッチ基板２と、スイッチ基板２にて選択された画素電極を通して出力される前記電気信号を読み出す信号読み出し回路６とを有し、スイッチ基板２は、複数の分割基板から構成され、光導電体基板３は、前記複数の分割基板のうち少なくとも２つ以上の分割基板の前面に共通に配置されており、光導電体基板３上に形成された接続電極によって前記複数の分割基板間が電気的に接続されていることを特徴とする。【選択図】  図１
2006108525.tif 000002
【特許請求の範囲】
【請求項１】
放射線を電気信号に変換する光導電体基板と、前記光導電体基板上に形成された複数の画素電極と、前記複数の画素電極の中から前記電気信号を読み出す画素を選択するスイッチを有するスイッチ基板と、前記スイッチ基板にて選択された画素電極を通して出力される前記電気信号を読み出す信号読み出し回路とを有し、前記スイッチ基板は、複数の分割基板から構成され、前記光導電体基板は、前記複数の分割基板のうち少なくとも２つ以上の分割基板の前面に共通に配置されており、前記光導電体基板上に形成された接続電極によって前記複数の分割基板間が電気的に接続されていることを特徴とする放射線検出器。
【請求項２】
前記接続電極と前記光導電体基板との間に絶縁層を有することを特徴とする請求項１に記載の放射線検出器。
【請求項３】
前記接続電極の一部または全部が、前記絶縁層を挟んで前記画素電極上に形成されていることを特徴とする請求項２に記載の放射線検出器。
【請求項４】
前記複数の分割基板が、前記画素電極の位置を選択するための画素選択用ラインと、前記選択された画素電極を通して前記電気信号を読み出すための信号読出し用ラインとを有し、前記接続電極が、前記複数の分割基板間にまたがる画素選択用ライン間を電気的に接続する画素選択用ライン接続電極と、前記複数の分割基板間にまたがる前記信号読み出し用ライン間を電気的に接続する信号読み出し用ライン接続電極とを有していることを特徴とする請求項１乃至３のいずれか一請求項に記載の放射線検出器。
【請求項５】
前記スイッチ基板が、前記電気信号を蓄積するためのコンデンサと、前記コンデンサにバイアス電圧を印加するためのバイアス電極とを有し、前記接続電極が、前記複数の分割基板間にまたがる前記バイアス電極間を電気的に接続するバイアス電極接続電極を有することを特徴とする請求項１乃至４のいずれか一請求項に記載の放射線検出器。
【請求項６】
前記光導電体基板が、複数の基板で構成されることを特徴とする請求項１乃至５のいずれか一請求項に記載の放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出技術に関し、特に、大面積の２次元検出面を有する放射線検出器に関する。
【背景技術】
【０００２】
Ｘ線ＣＴやＸ線ＦＰＤ（Flat Panel Detector）等の放射線検出器は、Ｘ線を光に変換するシンチレータとフォトダイオード等の光センサの組み合わせで構成される間接検出型センサが一般的である。Ｘ線ＣＴ用の固体検出器では、通常、フォトダイオードアレイは、結晶シリコンの基板上に作製される。また、Ｘ線ＦＰＤでは、フォトダイオードアレイは、大面積化を図るためポリシリコンやアモルファスシリコン等を用いて作製される。これらのフォトダイオード基板は、通常、基板材料自体や製造装置による制限から、作製できるサイズに限界がある。このため、大面積の放射線検出器を作成するためには、複数のフォトダイオード基板を並べて（以下、タイリングとする）大面積化する方法が考案されている。
【０００３】
Ｘ線ＣＴ検出器における大面積化の従来例としては、特開平１１−３１１６７３号公報に提案されているように、複数のフォトダイオード基板をタイリングして検出器の多層化を図っている。なお、かかる従来例では、各フォトダイオード基板間はワイヤボンディングにて電気的に接続される。
【０００４】
Ｘ線ＦＰＤにおける大面積化の従来例としては、特開２０００−２７８６０５号公報に提案されているように、複数の撮像センサをタイリングすることでセンサの大面積化を図っている。各撮像センサ間は、導電性物質にて電気的に接続されている。
【０００５】
放射線検出器の別の例としては、光導電体によってＸ線を直接電気信号に変換して検出する直接検出型センサがある。
【０００６】
【特許文献１】特開平１１−３１１６７３号公報
【特許文献２】特開２０００−２７８６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
間接検出型センサでは、光センサアレイの各素子（画素に相当）に対してＣＭＯＳスイッチまたはＴＦＴスイッチ等が設けられている。また、上記スイッチにて画素位置を選択するためのアドレスラインや、各画素で検出された信号電荷を読み出すためのデータラインが設けられている。先述した従来例では、複数ブロックの撮像センサをタイリングしてセンサ面積を拡大しているが、上記アドレスラインやデータラインを各撮像センサ間で多数接続する必要がある。このため、従来のワイヤボンディングにて上記接続を行うと、接続のための作業工数が増加し、製作コストが増大する問題があった。また、ワイヤボンディングで接続できる最小距離は、通常５０［μｍ］程度であり、各センサブロック間の距離をこれ以上縮小するのは困難である。従って、各センサブロック間にセンシング不能な隙間（以下、不感領域とする）ができてしまうという問題があった。
【０００８】
本発明の目的は、上記不感領域が小さく、大面積で、かつ低コストの放射線検出器を提供することにある。 
本発明の目的および新規な特徴の詳細は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の放射線検出器は、下記のような特徴を有する。
【００１０】
（１）放射線を電気信号に変換する光導電体基板と、前記光導電体基板上に形成された複数の画素電極と、前記複数の画素電極の中から前記電気信号を読み出す画素を選択するスイッチを有するスイッチ基板と、前記スイッチ基板にて選択された画素電極を通して出力される前記電気信号を読み出す信号読み出し回路とを有し、前記スイッチ基板は、複数の分割基板から構成され、前記光導電体基板は、前記複数の分割基板のうち少なくとも２つ以上の分割基板の前面に共通に配置されており、前記光導電体基板上に形成された接続電極によって前記複数の分割基板間が電気的に接続されていることを特徴とする。
【００１１】
これにより分割基板間を容易に接続できるため、検出器製作時における作業工数を大幅に削減して低コスト化を図ることができる。また、ワイヤボンディングを必要としないため、分割基板間の距離を縮小して、不感領域の小さい直接検出型センサを提供できる。
【００１２】
（２）前記（１）の放射線検出器において、前記接続電極と前記光導電体基板との間に絶縁層を有することを特徴とする。
【００１３】
これにより、光導電体基板中で発生した信号電荷が接続電極に流入するのを防止できる。
【００１４】
（３）前記（２）の放射線検出器において、前記接続電極の一部または全部が、前記絶縁層を挟んで前記画素電極上に形成されていることを特徴とする。
【００１５】
これにより、画素電極のサイズを縮小することなく接続電極を形成できる。
【００１６】
（４）前記構成の放射線検出器において、前記複数の分割基板が、前記画素電極の位置を選択するための画素選択用ラインと、前記選択された画素電極を通して前記電気信号を読み出すための信号読出し用ラインとを有し、前記接続電極が、前記複数の分割基板間にまたがる画素選択用ライン間を電気的に接続する画素選択用ライン接続電極と、前記複数の分割基板間にまたがる前記信号読み出し用ライン間を電気的に接続する信号読み出し用ライン接続電極とを有していることを特徴とする。
【００１７】
これにより、分割基板間において画素選択用ラインと信号読出し用ラインを同時に接続できる。
【００１８】
（５）前記構成の放射線検出器において、前記スイッチ基板が、前記電気信号を蓄積するためのコンデンサと、前記コンデンサにバイアス電圧を印加するためのバイアス電極とを有し、前記接続電極が、前記複数の分割基板間にまたがる前記バイアス電極間を電気的に接続するバイアス電極接続電極を有することを特徴とする。
【００１９】
これにより、分割基板間においてバイアス電極を共通化できるため、分割基板間におけるバイアス電圧のずれを縮小できる。
【００２０】
（６）前記構成の放射線検出器において、前記光導電体基板が、複数の基板で構成されることを特徴とする。
【００２１】
これにより、大面積の光導電体基板の作製が困難である場合も、検出器の大面積化が可能である。
【発明の効果】
【００２２】
本発明によれば、放射線に対する不感領域の小さい、大面積の放射線検出器を低コストで提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施例を図面に基づいて詳細に説明する。
【００２４】
図１は、本発明の一実施例に係る放射線検出器の概略構成図である。本実施例に係る放射線検出器は、実装基板１、スイッチアレイ基板２、光導電体基板３、ゲートドライバ４、共通電極５、信号読出し回路６、フレームメモリ１０、撮影制御手段１１、撮影条件設定手段１２、画像表示手段１３等から構成される。また、図２は、説明のため、図１において共通電極５を除いた部分を表したものである。
【００２５】
図１において、実装基板１の上面には３×３個のスイッチアレイ基板２が互いに隣接した状態で配置されている。また、３個のゲートドライバ４は、スイッチアレイ基板２の一辺をなす３つの基板に対向して略平行に配置されている。３個の信号読出し回路６は、スイッチアレイ基板２の他の一辺をなす３つの基板に対向して略平行に配置されている。後述するように、ゲートドライバ４とスイッチアレイ基板２との間、および信号読出し回路６とスイッチアレイ基板２との間はボンディングワイヤー７（後述する図４参照）によって電気的に接続されている。スイッチアレイ基板２の上面には、８×８個の光導電体基板３が互いに隣接した状態で配置されている。
【００２６】
スイッチアレイ基板２は、結晶シリコンで構成されており、後述する図４に示すように、基板上には読み出し電極４０およびＣＭＯＳのスイッチ４２等がマトリクス状に形成されている。ただし、スイッチアレイ基板２の構成は上記例のみに限定されるものではなく、例えば、ガラス基板上に形成されたＴＦＴスイッチのアレイ等で、これを代用しても良い。ゲートドライバ４は、上記スイッチのゲートに電圧を印加するための公知の回路であり、スイッチアレイの行方向の読み出し位置を制御する。また、信号読出し回路６は、ＣＭＯＳスイッチ４２を通して読み出された信号を読み出してデジタル信号に変換するための公知の回路である。光導電体基板３の材料には、結晶ＣｄＴｅ材料が用いられるがこれに限定されるものではなく、例えば、ＳｅやＨｇＩ２、ＰｂＩ２等の公知の光導電体材料で代用してもよい。また、共通電極５の材料にはＰｔが用いられるが、他の金属でこれを代用してもよい。共通電極５には、図示してない高電圧源を用いて直流電圧が印加される。このとき印加される電圧の代表例は、２５０［Ｖ］である。
【００２７】
個々のスイッチアレイ基板２上にマトリクス状に形成されるＣＭＯＳスイッチ４２のピッチ間隔およびマトリクスサイズの代表例は、それぞれ１７０［μｍ］および９００×９００画素である。従って、スイッチアレイ基板２全体の一辺は４５.９［ｃｍ］であり、２７００×２７００画素のマトリクスを形成する。一方、光導電体基板３の一辺のサイズは５.１［ｃｍ］であり、３００画素分のサイズに相当する。従って、光導電体基板３全体の一辺は４０.８［ｃｍ］であり、２４００×２４００画素分のマトリクスの範囲内で放射線を検出できる。なお光導電体基板３の厚さの代表例は５００［μｍ］である。
【００２８】
次に、本実施例に係る放射線検出器の動作を説明する。光導電帯基板３に放射線が入力してそのエネルギーが吸収されると、光導電体基板３の内部で電子と正孔の対（以下キャリアとする）が発生する。これらのキャリアは共通電極５に印加された電圧で形成される電界によって、後述する図５に示す画素電極５２を通して読み出され、画素容量４１に電荷が蓄積される。上記蓄積電荷は、ＣＭＯＳスイッチ４２がＯＮになった時点で信号読出し回路６によって読み出され、デジタル信号に変換された後にフレームメモリ１０に記録される。画像表示手段１３は、フレームメモリ１０に記録された画像情報を表示する。なお、上記ＣＭＯＳスイッチ４２のＯＮおよびＯＦＦはゲートドライバ４によって制御される。撮影制御手段１１はゲートドライバ４、信号読出し回路６およびフレームメモリ１０への記録のタイミングを制御する。使用者は、撮影条件設定手段１２を介して、上記記録タイミングを種々設定できる。
【００２９】
図３は、本実施例に係る放射線検出器の上面図である。このように、光導電体基板３は隣接するスイッチアレイ基板２の境界線上をまたいで共通に配置される。共通電極５は、全ての光導電体基板３上に共通して配置される。以下では、図３中に示される領域３００および領域３０１内部の構成について説明する。
【００３０】
図４は、図３中に示される領域３００の構成を説明するための図である。図４ではゲートドライバ４、スイッチアレイ基板２、および信号読出し回路６の詳細構成が示してある。スイッチアレイ基板２は、読み出し電極４０、画素容量４１、ＣＭＯＳスイッチ４２、ゲートライン４５、データライン４３およびバイアスライン４４等から構成される。ゲートライン４５およびデータライン４３の一端は、それぞれ電極４７および電極４６に接続されている。ゲートドライバ４はスイッチ４００を有しており、スイッチ４００の一端は電極４０１に接続されている。電極４０１および電極４７は、公知のボンディングワイヤー７によって接続されている。信号読出し回路６は、アンプ４０３およびマルチプレクサ４０５を構成するスイッチアレイ４０４を介してＡ／Ｄ変換機４０６に入力している。また、アンプ４０３の入力端は電極４０２に接続されている。電極４０２および電極４６は、公知のボンディングワイヤー７によって接続されている。
【００３１】
光導電体基板３で検出された電荷は読み出し電極４０を介して画素容量４１に蓄積される。ゲートドライバ４は、スイッチ４００をＯＮにする位置を行方向（縦方向）に順次切り替えながら該等する列位置におけるＣＭＯＳスイッチ４２をＯＮにする。このときが画素容量４１に蓄積された電荷はデータライン４３を介してアンプ４０３に入力される。上記アンプ４０３への電荷の入力は、全ての列方向（横方向）位置において同時に行われるため、マルチプレクサ４０５は、スイッチ４０４を順次列方向に切り替えてＡ／Ｄ変換機４０６へ入力する信号の位置を切り替える。
【００３２】
図５は、本実施例に係る放射線検出器の断面図であり、特に、図４におけるデータライン４３と平行な方向の断層面を表している。なお、図５において、ゲートライン４５は紙面と垂直な方向に配置されている。光導電体基板３の背面には、画素電極５２が形成されており、公知の導電性樹脂５１を介して読み出し電極４０と接続されている。このような画素電極５２と読み出し電極４０との接続は、公知のフリップチップボンディング技術等を用いて実現できる。光導電体基板中で発生したキャリアは画素電極５２を介して収集され、画素容量４１に蓄積される。画素電極５２の材料としては、Inが用いられるがこれに限定されるものではない。画素電極５２は、光導電体基板３の表面上に公知の蒸着技術やスパッタリング技術等を用いて形成される。
【００３３】
図６は、図３中に示される領域３０１の構成を説明するための図である。領域３０１では４つのスイッチアレイ基板２Ａ〜２Ｄが隣接している。各基板において、データライン４３Ａ〜４３Ｄの末端部は、それぞれ電極６１Ａ〜６１Ｄに接続している。また、各基板において、ゲートライン４５Ａ〜４５Ｄの末端部は、それぞれ電極６２Ａ〜６２Ｄに接続している。更に、各基板において、バイアスライン４４Ａ〜４４Ｄの末端部は、それぞれ電極６０Ａ〜６０Ｄに接続している。後述する図７に示すように、末端部におけるそれぞれの電極は、各スイッチアレイ基板２Ａ〜２Ｄの上面側に露出している。スイッチアレイ基板２Ａ−２Ｂ間、２Ａ−２Ｃ間、２Ｃ−２Ｄ間、および２Ｂ−２Ｄ間の境界付近に隣接する各末端部の電極は、以下に示す光導電体基板３の背面側に形成された接続電極７０〜７２によって互いに接続される。
【００３４】
図７は、光導電体基板３の背面側に形成された電極の位置を説明するための図である。ただし、図７は、共通電極５側から見た電極位置を示しており、図６に示されるスイッチアレイ基板２Ａ〜２Ｄの上面に重ね合わせるように配置される。光導電体基板３の背面側には、画素電極５２に加えて接続電極７０〜７２が形成されている。これらは、図６に示した隣接する末端部の電極６０〜６２の上面に配置され、各電極間を接続する。なお、接続電極７０〜７２に隣接する画素電極５２では、接続電極７０〜７２を形成するためのスペースを確保するために、接続電極７０〜７２に隣接しない周辺の画素電極５２に比べて小さなサイズで形成されている。接続電極７０〜７２と光導電体基板３の間には、後述する図８に示すように絶縁膜８００が形成されており、光導電体基板３中で発生したキャリアが接続電極７０〜７２に到達しないようにしてある。
【００３５】
図８は、本実施例に係る放射線検出器の断面図であり、特に、図７中に示した位置７００における断層面を表している。スイッチアレイ基板２Ａおよび２Ｂ中のデータライン４３Ａおよび４３Ｂは、それぞれ末端部において基板上面に露出された電極６１Ａおよび６２Ｂに接続されている。一方、光導電体基板３の背面上には絶縁層（絶縁膜）８００を介して接続電極７１が形成されている。電極６１Ａと接続電極７１および電極６１Ｂと接続電極７１は、それぞれ導電性樹脂８１Ａおよび８１Ｂを介して接続されている。従って、データライン４３Ａおよび４３Ｂが電気的に接続されるため、これらを通して信号を出力することができる。また、図面による説明を省略したが、同様の方法で隣接するスイッチアレイ基板間のゲートライン４５およびバイアスライン４４も接続できる。
【００３６】
図９は、光導電体基板３の背面側に形成された電極位置の別の例を説明するための図である。ただし、図９は、共通電極５側から見た電極位置を示しており、図６に示されるスイッチアレイ基板２Ａ〜２Ｄの上面に重ね合わせるように配置される。光導電体基板３の背面側には等しい大きさの画素電極５２が等間隔で形成される。また、接続電極９０〜９２のは、後述する図１０に示すように、絶縁層（絶縁膜）１０００を挟んで光導電体基板３の上面および画素電極５２の上面に形成されている。これらは、図６に示した隣接する末端部の電極６０〜６２の上面に配置され、各電極間を接続する。本例のように、画素電極５２のサイズを大きくとることで、光導電体基板３中で発生したキャリアを効率良く読み出すことができる。
【００３７】
図１０は、本実施例に係る放射線検出器の断面図であり、特に、図９中に示した位置９００における断層面を表している。スイッチアレイ基板２Ａおよび２Ｂ中のデータライン４３Ａおよび４３Ｂは、それぞれ末端部において基板上面に露出された電極６１Ａおよび６２Ｂに接続されている。一方、光導電体基板３および画素電極５２の背面上には絶縁膜１０００を介して接続電極９１が形成されている。電極６１Ａと接続電極９１および電極６１Ｂと接続電極９１は、それぞれ導電性樹脂１０１Ａおよび１０１Ｂを介して接続されている。従って、データライン４３Ａおよび４３Ｂが電気的に接続されるため、これらを通して信号を出力することができる。また、図面による説明を省略したが、同様の方法で隣接するスイッチアレイ基板間のゲートライン４５およびバイアスライン４４も接続できる。
【００３８】
以上、本発明に係る放射線検出器の一例を示したが、本発明は、上記実施例のみに限定されるものではなく、その要旨を逸脱しない範囲において種々変更しうることはいうまでもない。例えば、マルチスライスＸ線ＣＴ用のセンサに本発明を適用することで、Ｘ線ＣＴセンサの多層化が実現できる。また、上記実施例では、光導電体基板３の大面積化を複数基板のタイリングによって実現したが、一枚の光導電体基板でこれを代用しても良い。例えば、大面積化が困難な結晶材料の代わりにアモルファス材料等を用いることで、大面積の光導電体基板を作製することも可能である。
【００３９】
以上詳述したように、本発明によれば、放射線に対する不感領域の小さい、大面積の放射線検出器を低コストで提供することができる。また、複数の小検出器を並べて大面積の放射線検出器を作製する際に、ワイヤボンディング行わずに小検出器間の電気的な接続を行うことができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例に係る放射線検出器の概略構成を示す図。
【図２】図１において共通電極５を除いた部分を表した図。
【図３】本発明の一実施例に係る放射線検出器の上面図。
【図４】図３中に示される領域３００の構成を説明するための図。
【図５】本発明の一実施例に係る放射線検出器の断面図。
【図６】図３中に示される領域３０１の構成を説明するための図。
【図７】光導電体基板の背面側に形成された電極の位置を説明するための図。
【図８】図７中に示される位置７００における断層面を表した図。
【図９】光導電体基板の背面側に形成された電極位置の別の例を説明するための図。
【図１０】図９中に示される位置９００における断層面を表した図。
【符号の説明】
【００４１】
１…実装基板、２、２Ａ〜２Ｄ…スイッチアレイ基板、３…光導電体基板、４…ゲートドライバ、５…共通電極、６…信号読み出し回路、７…ボンディングワイヤー、１０…フレームメモリ、１１…撮影制御手段、１２…撮影条件設定手段、１３…画像表示手段、４０…読み出し電極、４１…画素容量、４２…ＣＭＯＳスイッチ、４３、４３Ａ〜４３Ｄ…データライン、４４、４４Ａ〜４４Ｄ…バイアスライン、４５、４５Ａ〜４５Ｄ…ゲートライン、４６、４７…電極、５１…導電性樹脂、５２…画素電極、６０Ａ〜６０Ｄ、６１Ａ〜６１Ｄ、６２Ａ〜６２Ｄ…電極、７０〜７２…接続電極、４００、４０４…スイッチ、４０１、４０２…電極、４０３…アンプ、４０５…マルチプレクサ、４０６…Ａ／Ｄ変換器、８１Ａ、８１Ｂ…導電性樹脂、９０〜９２…接続電極、１０１Ａ、１０１Ｂ…導電性樹脂、７００…（図７中）位置、８００…絶縁膜、９００…（図９中）位置、１０００…絶縁膜。
【図１】
2006108525.tif 000003
【図２】
2006108525.tif 000004
【図３】
2006108525.tif 000005
【図４】
2006108525.tif 000006
【図５】
2006108525.tif 000007
【図６】
2006108525.tif 000008
【図７】
2006108525.tif 000009
【図８】
2006108525.tif 000010
【図９】
2006108525.tif 000011
【図１０】
2006108525.tif 000012