(57)【要約】【課題】  アナログ処理回路とデジタル処理回路とが混在する信号処理装置において、出力バッファにて発生するノイズを低減する。【解決手段】    信号処理装置（102）は、入力されるアナログ信号に対して増幅処理を含む所定の信号処理を施すアナログ信号処理回路（103）と、所定の信号処理が施されたアナログ信号を一定の周期でサンプリングし且つバイナリコードによる所定ビット数のデジタル信号に変換するＡ／Ｄ変換回路（104）と、前記デジタル信号を１ビット間隔にて反転することにより該デジタル信号を擬似バイナリコードに変換する擬似バイナリコード変換手段（105）と、擬似バイナリコードのデジタル信号を出力する出力バッファ（106）とを備える。【選択図】      図１
2006074467.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ信号に対して増幅処理を含む所定の信号処理を施すアナログ信号処理回路と、前記所定の信号処理が施されたアナログ信号を一定の周期でサンプリングし且つバイナリコードによる所定ビット数のデジタル信号に変換するＡ／Ｄ変換回路と、前記デジタル信号を１ビット間隔にて反転することにより該デジタル信号を擬似バイナリコードに変換する擬似バイナリコード変換手段と、前記擬似バイナリコードのデジタル信号を出力する出力バッファとを備えることを特徴とする信号処理装置。
【請求項２】
請求項１記載の信号処理装置と、撮像により取得したアナログ信号を前記信号処理装置へ入力する固体撮像素子と、前記信号処理装置から出力された擬似バイナリコードのデジタル信号を所定のデジタル画像信号に形成するための補正処理を施すデジタル信号処理回路とを備えることを特徴とするスチルビデオカメラ。
【請求項３】
アナログ信号をデジタル信号に変換する装置が、
入力されるアナログ信号に対して増幅処理を含む所定の信号処理を施し、該所定の信号処理が施されたアナログ信号を一定の周期でサンプリングし且つバイナリコードによる所定ビット数のデジタル信号に変換し、該デジタル信号を、１ビット間隔にて反転することにより擬似バイナリコードに変換し、該擬似バイナリコードのデジタル信号を出力することを特徴とする信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号処理回路とデジタル信号処理回路とを含む信号処理装置およびその信号処理方法に関する。
【背景技術】
【０００２】
図６は、固体撮像素子を用いた従来例のデジタルスチルカメラにおける撮像信号処理系の構成を示すブロック図である。デジタルスチルカメラは、ＣＣＤやＣＭＯＳなどのエリアセンサである固体撮像素子５０１、Ａ／Ｄ変換ブロック５０２、及び、デジタル信号処理回路５０６の３つの半導体集積回路を有する。図において、固体撮像素子５０１が、撮像した被写体の光の像を光電変換により電気的なアナログ信号として取り出し、このアナログ信号をＡ／Ｄ変換ブロック５０２がデジタル信号に変換する。
【０００３】
Ａ／Ｄ変換ブロック５０２は、図６に示すように、相関二重サンプリングによりノイズを軽減するＣＤＳ回路や、ＣＤＳ回路の出力を増幅するＡＧＣ回路等を含むアナログ信号処理回路５０３と、アナログ信号を一定の周期でサンプリングし所望のビット数のバイナリコードで現されるデジタル信号に変換するＡ／Ｄ変換回路５０４と、後段のデジタル信号処理回路５０６を駆動するための出力バッファ５０５とにより構成される。Ａ／Ｄ変換ブロック５０２から出力されたデジタル信号は、デジタル信号処理回路５０６により補正処理等を施され、これにより、所望のデジタル画像が得られる。
【０００４】
図６に示す構成のように、取り扱う信号にアナログ信号およびデジタル信号が混在するシステムにおいては、デジタル信号処理の際に発生するノイズがアナログ信号処理のための周辺回路に影響を与えないようにする必要がある。出力バッファ５０２により出力されるデジタル信号値は、バイナリコードで表現されているが、その値は、時系列的に隣り合う信号値がほぼリニアに増減をする。
【０００５】
図７に、バイナリコードで表現された６ビットのデジタル信号を示す。図７において「１の変化量」とは、６ビットの内、論理値０から論理値１へ変化するビットの数と、論理値１から論理値０へ変化するビットの数の差を示す。例えば、１０進数の「３１」及び「３２」を表すバイナリコード「０１１１１１」及び「１０００００」の場合、前者の「１」の数は５個であり、後者の「１」の数は１個であることから、両者間における「１の変化量」として、差分の「４」が設定されている。また、最大の変化量は、それぞれのビットが全て論理値１または論理値０であるときの遷移、すなわちバイナリコード「００００００」と「１１１１１１」との間の遷移時に発生し、このとき、その変化量は最大の「６」となる。よって、ｎビットのバイナリコードであれば、最大変化量はｎとなる。
【０００６】
論理値０から論理値１への変化するビットの数と、論理値１から論理値０へ変化するビットの数との変化量が大きい場合、出力バッファ５０５を構成するトランジスタ素子において充電動作と放電動作との比が変動することにより電源レベルの変動が起こり、その結果、出力バッファ５０５からの映像信号に周期的なノイズが現われることがあった。また、上記の変動は、アナログ処理回路５０３の電源にも影響を与え、回路の誤動作を引き起こす要因となっていた。
【０００７】
上述したようなノイズを軽減させる方法として、例えば、後述の特許文献１及び２に記載のものがある。特許文献１に記載の方法は、出力バッファ部を補完する新たな出力バッファを設けることにより、消費電流の総和を一定に保ち、電流変動を防止するというものである。また、特許文献２に記載の方法は、バイナリコードの変わりにグレイコードを用いる方法であり、時系列的に隣り合う同一色の出力値の差分値を、グレイコードのような、切り替わるビット数の少ないコードに置き換えるというものである。
【特許文献１】特開２０００−０５０１０６号公報
【特許文献２】特開２００２−３００５９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した特許文献１の方法においては、出力バッファ部が倍の数必要となり、また、特許文献２の方法ではバイナリ−グレイコード変換器及びその逆変換の回路が新たに必要となることから、いずれもシステムの回路規模が増大するという問題がある。
【０００９】
本発明は、この様な状況のもとでなされたもので、回路の増加の少ない簡素な回路構成により、出力バッファにて発生するノイズを低減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る信号処理装置は、入力されるアナログ信号に対して増幅処理を含む所定の信号処理を施すアナログ信号処理回路と、前記所定の信号処理が施されたアナログ信号を一定の周期でサンプリングし且つバイナリコードによる所定ビット数のデジタル信号に変換するＡ／Ｄ変換回路と、前記デジタル信号における前記所定ビット数より少ない個数の特定ビットを反転することにより前記デジタル信号を擬似バイナリコードに変換する擬似バイナリコード変換手段と、前記擬似バイナリコードのデジタル信号を出力する出力バッファとを備える。
【００１１】
本発明に係るスチルビデオカメラは、上記の信号処理装置と、撮像により取得したアナログ信号を前記信号処理装置へ入力する固体撮像素子と、前記信号処理装置から出力された擬似バイナリコードのデジタル信号を所定のデジタル画像信号に形成するための補正処理を施すデジタル信号処理回路とを備える。
【００１２】
本発明に係る信号処理方法は、アナログ信号をデジタル信号に変換する装置が、入力されるアナログ信号に対して増幅処理を含む所定の信号処理を施し、該所定の信号処理が施されたアナログ信号を一定の周期でサンプリングし且つバイナリコードによる所定ビット数のデジタル信号に変換し、該デジタル信号における前記所定ビット数より少ない個数の特定ビットを反転することにより前記デジタル信号を擬似バイナリコードに変換し、該擬似バイナリコードのデジタル信号を出力するという方法である。
【発明の効果】
【００１３】
本発明によれば、従来に比べ回路の増加が少なく簡素な回路構成により、連続的な値を持つデジタル信号の間でのビット値の変動を抑制することができ、結果として、電源レベルの変動を抑えノイズを低減することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を用いて詳細に説明する。図１は、本発明の実施の形態を示すブロック図である。図示の構成は、固体撮像素子を用いたデジタルスチルカメラの撮像信号処理系の構成であり、そのＡ／Ｄ変換ブロック１０２は、本発明に係る信号処理装置に対応する。なお、図示の擬似バイナリコード変換回路１０５以外の構成要素は、従来例である図６にて示したものと同様であり、それぞれの機能について詳細な説明は省略する。図１における符号１０１、１０３、１０４、１０６、１０７は、それぞれ図６の符号５０１、５０３、５０４、５０５、５０６に対応する。
【００１５】
図２に、擬似バイナリコード変換回路１０５にて６ビットのデジタル値を扱う場合の構成例を示す。図２において、バイナリコード入力部２０１は、６個の入力端子２０２〜２０７を有し、そのうちの入力端子２０７が最下位ビット（ＬＳＢ）、入力端子２０２が最上位ビット（ＭＳＢ）にそれぞれ対応する。また、擬似バイナリコード出力部２１４は、６個の出力端子２１５〜２２０を有し、そのうちの出力端子２２０が最下位ビット（ＬＳＢ）、出力端子２１５が最上位ビット（ＭＳＢ）にそれぞれ対応する。
【００１６】
バイナリコード入力部２０１及び擬似バイナリコード出力部２１４は、それぞれの最下位ビットから数えて偶数ビット、すなわち入力端子２０３、２０５、２０７と出力端子２１６、２１８、２２０とが、配線２１１、２１２、２１３により直結されており、これにより、偶数ビットの各入力端子からの入力データが各出力端子からそのまま出力される。
【００１７】
また、奇数ビットについては、図２に示すように、入力端子２０２、２０４、２０６より入力されたデータが、インバータ２０８、２０９、２１０により論理値を反転され、出力端子２１５、２１７、２１９より出力される構成となっている。すなわち、Ａ／Ｄ変換回路１０４から出力されたバイナリコードは、擬似バイナリコード変換回路１０５にて奇数ビットを反転されることにより擬似バイナリコードに変換されたうえで、出力バッファ１０６へ供給される。
【００１８】
図３は、図２に示した６ビットの擬似バイナリコード変換回路１０５に対し、６ビットバイナリデータを入力した場合の出力値を示した図である。図３において、「１の変化量」とは、図７に示したものと同様に、６ビット中、論理値が「１」であるビット数の合計値の変化量を示す。図３に示すように、例えば、１０進数の「３１」を表すバイナリコード「０１１１１１」（図７参照）は、擬似バイナリコード変換回路１０５にて擬似バイナリコード「１１０１０１」に変換され、また、１０進数の「３２」を表すバイナリコード「１０００００」（図７参照）は、擬似バイナリコード「００１０１０」に変換される。
【００１９】
ここで、１０進数の「３１」から「３２」への変化について、バイナリコードでは「０１１１１１」から「１０００００」への変化であり、その「１の変化量」は「４」である。これに対し、擬似バイナリコードの場合、図３に示すように、「１１０１０１」から「００１０１０」への変化であり、その「１の変化量」は「２」である。すなわち、バイナリコードを擬似バイナリコードに変換したことにより、連続する１０進数の「３１」から「３２」への変化においては、コード変換しない場合よりも「１の変化量」が２個分少なくなることが分かる。
【００２０】
また、６ビットコード全体に渡って、「１の変化量」は、バイナリコードでは「０」から「４」の範囲の値をとるのに対し（図７参照）、図３の擬似バイナリコードにおいては、「０」から「２」の範囲内に納まっている。このことから、バイナリコードを擬似バイナリコードに変換したことにより「１の変化量」の変動幅が縮小されたことが分かる。
【００２１】
図４は、奇数ビットにインバータを設けた図２の擬似バイナリコード変換回路１０５を１０ビット構成に拡張した場合における、１０進数の「５１１」及び「５１２」に関するバイナリコード、擬似バイナリコード、及び、各々の「１の変化量」を示すものである。図４において、「１の変化量」は、バイナリコードでは「８」であるのに対し、擬似バイナリコードでは、それよりも少ない「２」であることが分かる。
【００２２】
なお、Ａ／Ｄ変換ブロック１０２からの出力を受ける側である、デジタル信号処理回路１０７にも、擬似バイナリコード変換回路１０５と同等なものが必要であるが、追加すべき回路は従来と比べ簡素であることから、回路規模の増大も生じ難い。また、システムによっては、デジタル信号処理回路１０７を変更することなく、基板上で擬似バイナリコード変換回路１０５に対応した処理を行うことも可能となる。
【００２３】
以上説明したように、本発明に係る信号処理装置に対応するＡ／Ｄ変換ブロック１０２によれば、バイナリコードを擬似バイナリコードに変換する擬似バイナリコード変換回路１０５を設けたことにより、電源レベルの変動を少なくすることができる。これにより、従来と比較して簡素な回路構成にて、出力バッファ１０７からの映像信号に生じ得る周期的なノイズを減少させ、かつ、アナログ処理回路の誤動作も軽減させることが可能となる。
【００２４】
本発明に係る擬似バイナリコードを形成するにあたっては、バイナリコードのデジタル信号を１ビット間隔で反転すればよく、よって、上記説明した実施形態のような奇数ビットの反転に代えて、偶数ビットを反転する構成であってもよい。
【００２５】
次に、図５に基づいて、本発明の信号処理装置をスチルビデオカメラに適用した場合の一実施例について詳述する。図５は、本発明の信号処理装置をスチルビデオカメラに適用した場合を示すブロック図である。
【００２６】
図５に示すスチルビデオカメラ１０において、１１はレンズのプロテクトとメインスイッチを兼ねるバリア、１２は被写体の光学像を固体撮像素子１４に結像させるレンズ、１３はレンズ１２を通った光量を可変するための絞り、１４はレンズ１２で結像された被写体を画像信号として取り込むための固体撮像素子、１６は固体撮像素子１４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、１７はＡ／Ｄ変換器１６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部である。
【００２７】
ここで、固体撮像素子１４は、図１に示す固体撮像素子１０１に対応し、撮像信号処理回路１５は、図１のアナログ信号処理回路１０３に対応し、Ａ／Ｄ変換器１６は、図１のＡ／Ｄ変換回路１０４、擬似バイナリコード変換回路１０５及び出力バッファ１０６に対応し、信号処理部１７は、図１のデジタル信号処理回路１０７に対応する構成要素である。
【００２８】
また、図５に示すスチルビデオカメラ１０において、１８は固体撮像素子１４、撮像信号処理回路１５、Ａ／Ｄ変換器１６、信号処理部１７に、各種タイミング信号を出力するタイミング発生部、１９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、２０は画像データを一時的に記憶する為のメモリ部、２１は記録媒体に記録または読み出しを行うためのインターフェース部、２２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、２３は外部コンピュータ等と通信する為のインターフェース部である。
【００２９】
前述の構成のスチルビデオカメラ１０における撮影時の動作について説明する。バリア１１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１６などの撮像系回路の電源がオンされる。次いで、露光量を制御する為に、全体制御・演算部１９が絞り１３を開放すると、固体撮像素子１４から出力されたアナログ信号がＡ／Ｄ変換器１６でバイナリコードのデジタル信号に変換された後、このデジタル信号が上述の擬似バイナリデータに変換され、信号処理部１７に入力される。そして、そのデータを基に全体制御・演算部１９が露出の演算を行う。この測光を行った結果に基づき画像の明るさを判断し、その判断結果に応じて、全体制御・演算部１９が絞りを制御する。
【００３０】
また、固体撮像素子１４から出力された信号をもとに高周波成分を取り出し、全体制御・演算部１９で被写体までの距離の演算を行う。その後、レンズ１２を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ１２を駆動し測距を行う。そして、合焦が確認された後に本露光が始まる。
【００３１】
露光が終了すると、固体撮像素子１４から出力された画像信号が、Ａ／Ｄ変換器１６によるＡ／Ｄ変換により上述の擬似バイナリデータのデジタル信号に変換され、このデジタル信号が信号処理部１７を経て全体制御・演算部１９によりメモリ部２０に書き込まれる。その後、メモリ部２０に蓄積されたデータは、全体制御・演算部１９の制御により、記録媒体制御Ｉ／Ｆ部２３を経て、半導体メモリ等の着脱可能な記録媒体２２に記録される。また、メモリ部２０に蓄積されたデータを、外部Ｉ／Ｆ部２３を経て直接コンピュータ等に入力して画像の加工を行ってもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る信号処理装置の実施形態の構成を示すブロック図である。
【図２】実施例の６ビット構成の擬似バイナリコード変換回路を示す回路図である。
【図３】実施例の擬似バイナリコード変換回路による変換結果を説明するための説明図である。
【図４】実施例の１０ビット構成の擬似バイナリコード変換回路による変換結果を説明するための説明図である。
【図５】本発明に係る信号処理装置をスチルビデオカメラに適用した場合の構成を示すブロック図である。
【図６】従来例における信号処理装置の撮像信号処理系の構成を示すブロック図である。
【図７】従来例における信号処理装置が出力するバイナリコードを説明するための説明図である。
【符号の説明】
【００３３】
１０１  固体撮像素子
１０２  Ａ／Ｄ変換ブロック
１０３  アナログ信号処理回路
１０４  Ａ／Ｄ変換回路
１０５  擬似バイナリコード変換回路
１０７  デジタル信号処理回路
【図１】
2006074467.tif 000003
【図２】
2006074467.tif 000004
【図３】
2006074467.tif 000005
【図４】
2006074467.tif 000006
【図５】
2006074467.tif 000007
【図６】
2006074467.tif 000008
【図７】
2006074467.tif 000009