(57)【要約】【課題】  アルミを含んだ上層と下層金属層との積層から加工されるドレイン電極は反射電極を兼ねており、しかも、ドレイン電極と画素電極とのコンタクト抵抗が低い薄膜トランジスタを備えた薄膜トランジスタアレイ基板をマスク枚数を追加することなく提供する。【解決手段】  下層の金属膜と上層のアルミ膜の積層構造をなすドレイン電極の露光時に一部領域のみ露光量を変えることによりレジスト厚が他よりも薄い領域を形成した後に、通常どおりのパターニングを行う。その後、該領域のレジストを完全に除去し、露出したアルミ膜のみ選択エッチング除去する。ドレイン電極上の層間絶縁膜に形成するコンタクトホールを該領域に設け、該コンタクトホールを介して画素電極と電気的に接続させる。【選択図】          図５
2006041161.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタのドレイン電極に接続された画素電極を有する表示画素が絶縁性基板上に形成され、かつ各前記薄膜トランジスタを走査するゲート配線と前記画素電極に供給される信号電位を与えるソース配線とが絶縁膜を介して直交形成されてなる薄膜トランジスタアレイ基板の製造方法であって、
（Ａ）前記絶縁性基板上に、上層にアルミニウムを含む多層からなる第１の金属薄膜を成膜した後、前記第１の金属薄膜上にレジストを塗布する工程と、
（Ｂ）前記第１の金属薄膜上のレジストにおいて、透明導電膜からなる第２の金属薄膜と接続される領域のレジスト厚を、前記第２の金属薄膜と接続されない領域のレジスト厚よりも薄く形成する工程と、
（Ｃ）前記レジストにより、前記第１の金属薄膜をパターニングする工程と、
（Ｄ）前記レジストのレジスト厚を減じ、前記第１の金属薄膜上における前記第２の金属薄膜と接続される領域のレジストを除去する工程と、
（Ｅ）前記第１の金属薄膜上における前記第２の金属薄膜と接続される領域のレジストを除去することにより露出される、前記第１金属薄膜の上層金属薄膜を除去し、下層金属膜を露出させる工程と、
（Ｆ）前記第１の金属薄膜上に層間絶縁膜を成膜し、前記第１の金属薄膜における前記第２の金属薄膜と接続される領域において、前記第１の金属薄膜の下層金属膜を露出させるように前記層間絶縁膜をパターニングする工程と、
（Ｇ）前記第１の金属薄膜における前記第２の金属薄膜と接続される領域を含むように、前記第２の金属薄膜を成膜後パターニングすることで、前記第１の金属薄膜の下層金属膜と前記第２の金属薄膜とが接続される工程と、
を含むことを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項２】
前記ソース配線および前記ドレイン電極は前記第１の金属薄膜からなり、前記画素電極は前記第２の金属薄膜からなることを特徴とする請求項１記載の薄膜トランジスタアレイ基板の製造方法。
【請求項３】
前記第１の金属薄膜がクロム、チタン、タンタル、タングステンのいずれかからなり、前記第２の金属薄膜は、酸化錫を添加した酸化インジウム、または、酸化インジウム、酸化スズ、酸化亜鉛のうち、少なくとも一つ以上を含む透明導電膜であることを特徴とする請求項１または２に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項４】
前記絶縁性基板上に形成された、上層にアルミニウムを含む多層からなる第１の金属薄膜と、前記第１の金属薄膜上に層間絶縁膜を介して形成された透明導電膜からなる第２の金属薄膜と、を具備する薄膜トランジスタアレイ基板であって、
前記層間絶縁膜は開口部を有し、該開口部において、前記第１の金属薄膜の下層金属膜と前記第２の金属薄膜とが接続されており、
前記層間絶縁膜の側壁は、前記第１の金属薄膜または前記下層金属膜と接していることを特徴とする薄膜トランジスタアレイ基板。
【請求項５】
前記第１の金属薄膜が画素部の反射電極の機能を有することを特徴とする請求項４に記載の薄膜トランジスタアレイ基板。
【請求項６】
前記反射電極において、前記層間絶縁膜で被覆されずに露出する領域を有することを特徴とする請求項５に記載の薄膜トランジスタアレイ基板。
【請求項７】
前記下層金属膜がクロム、チタン、タンタル、タングステンのいずれかであり、前記画素電極は透明導電性材料で形成されていることを特徴とする請求項４から６のいずれかに記載の薄膜トランジスタアレイ基板。
【請求項８】
前記透明導電性材料は、酸化錫を添加した酸化インジウム、または、酸化インジウム、酸化スズ、酸化亜鉛のうち、少なくとも一つ以上を含む透明導電性材料であることを特徴とする請求項７に記載の薄膜トランジスタアレイ基板。
【請求項９】
前記アルミまたはアルミ合金膜からなる上層のパターンエッヂ部が前記下層金属層のパターンエッヂ部よりも内側に後退している量が、前記アルミまたはアルミ合金膜の膜厚以下である箇所を含むことを特徴とする請求項４に記載の薄膜トランジスタアレイ基板。
【請求項１０】
前記第１の金属薄膜からなるソース配線と、前記第２の金属薄膜からなるソース端子部のパッドとを有することを特徴とする請求項４に記載の薄膜トランジスタアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置のスイッチング素子として用いる薄膜トランジスタ（Thin Film Transistor、以下、単にＴＦＴという）を備えた薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板という）及びその製法に関する。
【背景技術】
【０００２】
液晶やエレクトロルミネセンス等を用いたディスプレイ用電気光学素子はＣＲＴに代わるフラットパネルディスプレイの一つとして、低消費電力や薄型であるという特徴を活かした製品への応用が盛んになされている。例えば、液晶表示装置には通常、ＴＦＴアレイ基板とカラーフィルタを有する対向基板との間に液晶層が挟持されてなる液晶パネルと、液晶パネルの外に設けられる偏光板、さらに一方の基板の外側にはバックライトと光源が設けられている。光源から出た光はバックライトユニットにより偏光板と液晶パネルとを照射し、通過することにより、カラー表示の画像をえることができる。また、エレクトロルミネセンス表示装置では上記ＴＦＴアレイ基板上にエレクトロルミネセンスによる発光膜と対向電極とを形成し、発光膜に電流を流すことにより表示光をえることができる。
【０００３】
前記ＴＦＴアレイ基板上にはＴＦＴと画素電極とがマトリクス状に配置されており、画素電極はおのおの対応するＴＦＴのドレイン電極と接続されている。ＴＦＴのドレイン電極と画素電極との間には層間絶縁膜が形成されており、ＴＦＴのドレイン電極と画素電極とは層間絶縁膜に形成されたコンタクトホールを介して接続されている。通常、画素電極には、酸化インジウムや酸化亜鉛等の透明導電材料を使用するが、ドレイン電極の材料としてアルミまたはアルミ合金を使用すると前記透明導電材料との界面に酸化層を生成するため、コンタクト抵抗が増大してしまう。そのため、透明導電材料とコンタクト部を有するドレイン電極の材料としては、クロムやチタンのように還元力を有する高融点金属を用いることが多かった。
【０００４】
しかし、液晶やエレクトロルミネセンス等を用いた表示装置が他の表示装置と置換し、その適用範囲が拡大するにつれ、画面の大型化や高精細化・高輝度化が求められるようになってきている。大面積画面においても良好な画質を維持するためには、画面大型化に伴う配線長の配線抵抗の増大を抑制する必要があるが、配線幅を広げることは光の透過領域、すなわち開口率を減少させ輝度の低下を引きおこすため、アルミ等またはアルミ合金のように比抵抗の低い配線材料を用いる必要がある。
【０００５】
さらに、ドレイン電極にアルミまたはアルミ合金を使用する場合、画素電極とのコンタクト抵抗が増大する問題があるため、ドレイン電極の最表面にアルミ以外の導電層を形成しておく手法が考えられた（例えば、特許文献１参照）。しかし、そのためには成膜もしくはパターニングを追加する必要があり、コスト増大につながるという問題があった。
【０００６】
また、ドレイン電極上の層間絶縁膜にコンタクトホールを形成した時に露出するドレイン電極最上層のアルミまたはアルミ合金膜をエッチング除去する方法も考えられた（例えば、特許文献２参照）。しかし、このようにＷＥＴエッチング等の等方性エッチング法を用いると、アルミまたはアルミ合金膜の水平方向のサイドエッチングが進行するため、コンタクトホール内部において層間絶縁膜の側壁がドレイン電極と接することなく浮いた形状、すなわち庇構造が形成され、画素電極となる透明導電膜が十分被覆できずに下地金属層との導通不良をひきおこしてしまうおそれがある。
【０００７】
一方、消費電力の節約や、明るい場所での視認性向上のために、液晶表示装置の光源としてバックライトからの光だけでなく外光をも使用する例が見られている。これは、光を透過する透明な画素電極と共に、アルミや銀のように可視光領域での光反射率が高い材料からなる反射電極をもＴＦＴの上部に形成することにより、外部から液晶パネルに入射する外光を反射させ、表示光として利用する方式である（例えば、特許文献３参照）。
その構造からわかるように、反射電極は通常、透明電極の前後いずれかで形成されるため、１工程の追加が必要であり、これもコスト増大につながるという問題があった。
【０００８】
ドレイン電極の最上層をアルミまたはアルミ合金により形成し、反射電極として兼用すると上記の工程追加は不要となるが、透過型の画素電極とドレイン電極とを接続する際には上記と同様のコンタクトに関する問題があった。さらに、透過型の画素電極がなく反射型画素電極しか無い表示装置においても、配線端子露出部を酸化インジウム等の酸化物導電膜で被覆して実装する場合には、上記と同様のコンタクトに関する問題があった。
【特許文献１】特開平４−２５３３４２号公報（３頁右欄４行〜３１行、図１）
【特許文献２】特開平９−２４４０６２号公報（５頁右欄１２行〜７頁左欄４行、図５および図６）
【特許文献３】特開平１１−１０９４１７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、最上層がアルミ等の膜からなる配線や電極を備えた表示装置におけるこれらの問題を解決するために、マスク枚数や工程数を増大させることなく反射電極を形成することができ、さらにコンタクト抵抗の増大を抑制することが可能なＴＦＴを提供するためのものである。
【課題を解決するための手段】
【００１０】
本発明による薄膜トランジスタアレイ基板は、絶縁性基板上に形成された、上層にアルミニウムを含む多層からなる第１の金属薄膜と、前記第１の金属薄膜上に層間絶縁膜を介して形成された透明導電膜からなる第２の金属薄膜と、を具備する薄膜トランジスタアレイ基板であって、前記層間絶縁膜は開口部を有し、該開口部において、前記第１の金属薄膜の下層金属膜と前記第２の金属薄膜とが接続されており、前記層間絶縁膜の側壁は、前記第１の金属薄膜または前記下層金属膜と接していることを特徴とする薄膜トランジスタアレイ基板である。
【発明の効果】
【００１１】
本発明による薄膜トランジスタアレイ基板の製造方法によれば、マスク枚数や成膜工程を追加することなく、低抵抗のアルミまたはアルミ合金材料からなる最上層と下層との積層を加工してなるドレイン電極と画素電極とのコンタクト抵抗を低減できるため、配線長が長い大画面の表示装置に適用することにより良好な画質をえることができる。
【００１２】
また、本発明による薄膜トランジスタアレイ基板の製造方法によれば、上記アルミからなる最上層を反射電極としても兼用することにより、マスク枚数を追加することなく、反射電極を有する薄膜トランジスタを得ることができるので、コストの増大を抑制できる。
【００１３】
以下に、本発明の実施の形態にかかわる表示装置用ＴＦＴアレイ基板を図面を用いて説明する。
【発明を実施するための最良の形態】
【００１４】
実施の形態１
図１は本発明の実施の形態１にかかわる表示装置のＴＦＴアレイ基板を示す平面図であり、図２（ａ）は図１のＸ−Ｘ線断面図であり、図２（ｂ）は図２（ａ）の×で示した箇所を拡大した断面図である。図１、図２（ａ）において、１０１はガラス基板などの透明絶縁性基板、１は透明導電性基板１０１上に形成されたゲート電極、２１は該ゲート電極につながるゲート配線、２は同じく透明絶縁性基板１０１上に形成された補助容量電極、３はゲート電極１、ゲート配線２１および補助容量電極２０上に形成されたゲート絶縁膜、４はゲート絶縁膜を介してゲート電極１上に形成されたアモルファスシリコン膜からなる半導体能動層、５は半導体能動層４上に形成されたｎ＋アモルファスシリコン膜からなるオーミックコンタクト層、７は、図４で示すように、第１の金属薄膜６を加工してなるソース電極であり、７ａで示すソース下層と７ｂで示すソース上層とからなり、８は、図４で示すように、第１の金属薄膜６を加工してなるドレイン電極であり、８ａで示すドレイン下層と８ｂで示すドレイン上層とからなり、９はパッシベーション膜からなる層間絶縁膜であり、１０はドレイン電極表面にまで貫通する画素コンタクトホール、１１は透明導電性膜からなり、層間絶縁膜９に形成された画素コンタクトホール１０を介して、ドレイン電極８のドレイン下層６ａと電気的にコンタクトする画素電極である。図９（ａ）は、本発明の実施の形態１にかかわる液晶表示装置のＴＦＴアレイ基板上に形成されるソース配線２２の末端にあるソース端子２７を示す平面図であり、図９（ｂ）は図９（ａ）のＸ−Ｘ線断面図である。ソース端子２７においては、ソース配線２２の末端と画素電極１１と同時に成膜されて形成されるソース端子パッド２６とが、層間絶縁膜９に形成された第２のコンタクトホール２８を介して電気的にコンタクトしている。
【００１５】
次に本発明の実施の形態１にかかわる表示装置用ＴＦＴアレイ基板の製法の手順を図に基づいて説明する。図３に示される工程Ａにおいて、まずガラス基板などの透明絶縁性基板１０１を純水を用いて洗浄し、該透明絶縁性基板１０１上に金属薄膜を成膜したのちに、第１回目の写真製版およびエッチングで前記金属薄膜をパターニングしてゲート電極１、ゲート配線２１および補助容量電極２を形成する。前記金属薄膜としては、電気的比抵抗の低いＡｌ、Ｍｏやこれらを主成分とする合金を用いることが好ましい。
【００１６】
好適な実施例として、ここではまず、公知のＡｒガスを用いたスパッタリング法でＡｌ膜を２００ｎｍの厚さで成膜する。スパッタリング条件はＤＣマグネトロンスパッタリング方式で、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍとした。ついで公知のＡｒガスにＮ２ガスを混合したガスを用いた反応性スパッタリング法により窒素（Ｎ）を添加したＡｌＮ合金を５０ｎｍの厚さで成膜した。スパッタリング条件は、成膜パワー密度３Ｗ／ｃｍ２、Ａｒガス流量４０ｓｃｃｍ、Ｎ２ガス流量２０ｓｃｃｍとした。以上により、２００ｎｍ厚のＡｌ膜とその上層に５０ｎｍ厚のＡｌＮ膜を有する２層膜を形成した。なお、上層ＡｌＮ膜および下層ＡｌのＮ元素組成は約１８重量％であった。そののち、公知のリン酸＋硝酸を含む溶液を用いて２層膜を一括エッチングしたのち、レジストパターンを除去してゲート電極１、ゲート配線２１および補助容量電極２を形成した。
【００１７】
ついで、図３に示される工程Ｂにおいて、まず窒化シリコン（ＳｉＮ）からなるゲート絶縁膜３とアモルファスシリコンからなる半導体能動膜４と不純物を添加したｎ＋アモルファスシリコンからなるオーミックコンタクト膜５とを順次成膜したのちに、第２回目の写真製版およびエッチングで前記半導体能動膜４と前記オーミックコンタクト膜５と、薄膜トランジスタを形成する部分と、このあとのプロセスで形成されるソース電極７、ソース配線２２およびドレイン電極８のパターンよりも大きくかつ連続した形状にパターニング形成する。
【００１８】
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用いてゲート絶縁膜としてＳｉＮ膜を４００ｎｍ、半導体能動膜としてアモルファスシリコン膜を１５０ｎｍ、オーミックコンタクト膜としてリン（Ｐ）を不純物として添加したｎ＋アモルファスシリコン膜３０ｎｍの厚さで順次成膜したのちに、公知のフッ素系ガスを用いたドライエッチング法を用いて前記アモルファスシリコン膜とオーミックコンタクト膜とをエッチングし、そののちレジストパターンを除去して半導体パターン４，５を形成した。
【００１９】
ついで、図３に示される工程Ｃにおいて、まず、ドレイン下層８ａやソース下層７ａとなる第１の金属薄膜下層６ａと、ドレイン上層８ｂやソース上層７ｂとなりアルミニウムを含む第１の金属薄膜の上層６ｂとを連続的に成膜することにより、上層にアルミニウムを含む多層からなる第１の金属薄膜６を形成する。その後、感光性レジスト２４を塗布し、第３回目の写真製版により、ドレイン下層露出部２３のみ感光性レジスト厚が薄くなるようにして、ソース電極７、ソース配線２２およびドレイン電極８に該当する領域に感光性レジスト２４をパターニングする。好適な実施例として、第１の金属薄膜下層６ａとしては、オーミックコンタクト膜との良好なコンタクト特性を示すこと、および後に形成する画素電極との電気的コンタクト抵抗に優れること、アルミニウムを含む金属材料からなる第１の金属薄膜の上層６ｂと互いに選択エッチングを行うことができることなどの利点を有するＣｒを用いることがのぞましい。Ｃｒ以外にもＴｉ、Ｔａ、Ｗは同等の利点を有しているので使用することが可能である。
【００２０】
好適な実施例として、ここでは、Ｃｒを公知のＡｒガスを用いたスパッタリング法で２００ｎｍの厚さで成膜し、続いて、Ａｌを同様にスパッタリング法で成膜する。ドレイン電極に高い反射率が要求されない場合は、Ａｌの代わりにＮｄを０．１〜５重量％添加したＡｌＮｄ合金を用いるとヒロックを抑制できるので良い。Ｃｒの成膜とＡｌの成膜との間には、大気にさらさずに真空排気状態に保つと導電性に悪影響を及ぼすＣｒ表面酸化層形成が抑制されるので良い。
【００２１】
感光性レジスト塗布の好適な実施例として、ここでは、まず図４（ａ）に示すように、ノボラック樹脂系のポジ型レジスト２４をスピンコータにより約１．６μｍの厚さで塗布し１２０℃で約９０秒のプリベークをおこなった。第３回目の写真製版の好適な実施例として、まずＴＦＴ部ソース電極７、ドレイン電極８、ソース配線２２パターンを形成するための第１の露光を行い、つぎにＴＦＴのドレイン下層露出部２３を形成するためのレジストパターン２４ｂを形成するための第２の露光を行った。レジストパターン２４ｂはレジストを完全に除去するのではなく、薄い膜厚で残存させるようにするために、第２の露光の露光量は、第１の露光量の約４０％としたハーフ露光を行った。
【００２２】
この二段階露光を行い、有機アルカリ系の現像液で現像を行ったのちに１２０℃で約１８０秒のポストベークを行い、図４（ｂ）に示すようにＴＦＴのドレイン下層露出部２３に対応する第１部分２４ｂと、この第１部分よりも厚く前記ゲート電極パターン１の上部に位置する第２部分２４ａ、さらにこの第２部分よりも厚い部分２４ｃの少なくとも３つ以上の異なる膜厚を有するレジストパターンが形成される。本実施例では、第１部分２４ｂの膜厚が約０．４μｍ、第２部分２４ａの膜厚が約ｌ．２μｍ、第３部分２４ｃの膜厚が約１．６μｍとなるようなレジストパターンを形成した。
【００２３】
なお、本実施の形態では、前記のように二段階露光としたが、例えば、２４ｂに位置するパターン部の透過量が約４０％になるようなハーフトーンとしたフォトマスクを用いた一括露光によって２４ａ、２４ｂ、２４ｃを有するレジストパターンを形成しても良い。ハーフトーンパターンマスクは、露光に用いる波長領域（通常３５０ｎｍ〜４５０ｎｍ）の光の透過量を約４０％程度に減じるフィルター膜をフォトマスク２４ｂに位置するパターン部に形成するか、またはスリット形状のパターンとして光回折現象を利用して形成することができる。このハーフトーンマスクを用いた場合は、１回の露光で図４（ｂ）に示すレジストパターン２４ａ、２４ｂ、２４ｃが一括形成できるのでプロセスを簡略化することができる。
【００２４】
次にまず図４（ｂ）に示すレジストパターン２４ａ、２４ｂ、２４ｃで公知のリン酸＋硝酸を含む溶液を用いてＡｌからなる第１の金属薄膜の上層である６ｂの第１回目のエッチングを行う。純水で洗浄し乾燥した後、硝酸セリウムアンモニウムと硝酸とを含む溶液を用いて、Ｃｒからなる第１の金属薄膜の下層６ａのエッチング除去を行うことにより、ソース電極７とドレイン電極８とを形成した。その後、公知の酸素プラズマを用いたレジストアッシングにより、前記第１部分のレジスト２４ｂを除去するとともに第２部分２４ａ、第３部分２４ｃを残存させるようにレジストパターン２４をエッチングすることにより、ドレイン下層露出部２３に位置するレジスト２４ｂの部分が開口した図４（ｃ）に示すようなレジストパターン２４ａ、２４ｃを形成する。
【００２５】
次に、公知のリン酸＋硝酸を含む溶液を用いて第１部分２４ｂの部分で露出している箇所のアルミまたはアルミ合金からなる第１の金属薄膜の上層であるドレイン上層８ｂのエッチング除去を行い、第１の金属薄膜の下層であるドレイン下層８ａを露出することによりドレイン露出部２３を形成したのちに、公知のフッ素系ガスを用いたドライエッチング法を用いて、アモルファスシリコンからなるオーミックコンタクト膜５をエッチング除去し、図４（ｄ）に示す構造とした後、さらにレジストパターン２４ａ、２４ｃを除去して、ソース電極７、ドレイン電極８、ドレイン下層露出部２３を形成した。ここで、図９（ａ）に示すようにソース端子２７においても同様に、ソース端子部におけるソース下層露出部２５を形成してもよい。
【００２６】
ここで、第１部分２４ｂのレジストを除去後に露出しているアルミまたはアルミ合金からなる第１の金属薄膜の上層であるドレイン上層８ｂのエッチング除去をウエットエッチング等の等方性エッチングで行った場合、第１の金属薄膜の上層であるドレイン上層８ｂのパターンエッヂ部は、エッチング前には図４（ｃ）のチャネル部に示すように第１の金属薄膜の下層であるドレイン下層８ａのパターンエッヂよりも外側にあるが、エッチング後には図４（ｄ）に示すように内側へ後退する。このとき、等方性エッチングの時間を最適化することにより内側への後退量は、おおむね第１の金属薄膜の上層であるドレイン上層８ｂの膜厚以下とすることができる。このように、第１の金属薄膜の上層であるドレイン上層８ｂのパターンエッヂを第１の金属薄膜の下層であるドレイン下層８ａのパターンエッヂに接近させて、かつ、内側に後退させることは、通常のエッチングでは困難であり、この構造により後述する絶縁膜の被覆性改善に加えて、第１の金属薄膜の上層６ｂの縮小を最小限に抑制できるので、配線抵抗の増大を抑制することができるという効果を奏する。
【００２７】
また、本実施の形態においては、オーミックコンタクト膜５のエッチング除去を行うのはレジストパターン除去の直前であったが、前記レジストアッシングの前か後に行うと、ドライエッチングで連続して行え、生産能力を向上できるのでよい。
【００２８】
ついで、図３に示される工程Ｅにおいて、まず層間絶縁膜９を成膜したのちに、第４回目の写真製版およびエッチングでパターニングして、少なくとも前記第１の金属薄膜のうち、ドレイン下層露出部２３の表面にまで貫通する画素コンタクトホール１０と、前記ゲート配線端にある端子部表面にまで貫通する第１のコンタクトホール（図示せず）と、前記第１の金属薄膜で形成されたソース配線２２の端部にある端子表面にまで貫通する第２のコンタクトホール２８とを同時に形成する。
【００２９】
好適な実施例として、ここでは化学的気相成膜（ＣＶＤ）法を用いて層間絶縁膜としてＳｉＯ２膜やＳｉＮ膜を１００〜３００ｎｍの厚さで成膜し、レジストパターンを形成後に公知のフッ素系ガスを用いたドライエッチング法を用いて層間絶縁膜９をエッチングし、そののちレジストパターンを除去して画素ドレイン電極コンタクトホール１０、ゲート端子部コンタクトホール（図示せず）およびソース端子部の第２のコンタクトホール２８を形成した。ゲート端子部コンタクトホールについては、層間絶縁膜９とゲート絶縁膜３とを両方エッチングする必要があるが、ゲート絶縁膜３については半導体パターン４，５を形成後にあらかじめ除去しておいてもよい。
【００３０】
また、層間絶縁膜としては、ＳｉＮ膜やＳｉＯ２膜に代えて有機樹脂膜を塗布して露光、現像によりパターニングを行ってもよいし、ＳｉＮ膜の上部に有機樹脂膜を塗布して露光、現像後に、ドライエッチング等の方法でＳｉＮ膜に開口部を形成してもよい。この場合、層間絶縁膜下部の素子の凹凸を平坦化できる効果を奏する。
【００３１】
ここで、画素ドレイン電極コンタクトホール１０はドレイン下層露出部２３の表面にまで貫通しているが、コンタクトホール１０内にドレイン下層露出部２３の少なくとも一部が含まれていればよく、例えば、ドレイン下層露出部２３以外の領域を含んでいてもよいし、ドレイン下層露出部２３の一部のみを露出させてもよいので、開口部の位置合せは容易である。なお、図１や図２（ａ）や図２（ｂ）に示すように、コンタクトホール１０内においてドレイン上層８ｂも露出している場合、ドレイン上層８ｂは後に形成される画素電極とも直接接触することもあるが、実用範囲における電気的な導通はほとんど無いため、電気的には接続しているとはいいがたい。ドレイン電極８において第２の金属薄膜からなる画素電極と電気的に接続される領域３０とは、レジスト２４ｂを用いて形成されたドレイン下層露出部２３の領域であり、その中でも特にコンタクトホール１０により露出された領域を指すことになる。
【００３２】
また、本実施の形態においては、前述した通り第１の金属薄膜上層６ｂのエッチングを２回行うことにより、第１の金属薄膜上層６ｂのパターンエッヂを下層である第１の金属薄膜下層６ａのパターン内に内包させているため、層間絶縁膜厚が薄い場合でも、ソース電極、ソース配線、ドレイン電極の段差部における層間絶縁膜の被覆性は良好であり、液晶への漏電防止やＥＬ材の被覆性向上、さらに、ドレイン電極段差部での画素電極の被覆性向上という効果を奏する。
【００３３】
最後に、図３に示される工程Ｆにおいて、第２の金属薄膜として透明導電性膜を成膜したのちに、第５回目の写真製版およびエッチングでパターニングして、前記画素電極コンタクトホール１０を介してドレイン下層露出部２３と電気的に接続するように画素電極１１とを形成し、下層ゲート端子部と第１のコンタクトホールを介して電気的に接続される端子パッドを有するゲート端子（図示せず）を形成し、さらに図９に示すようにソース端子部におけるソース下層露出部２５と第２のコンタクトホール２８を介して電気的に接続されるソース端子パッド２６を有するソース端子２７を形成し、本発明の実施の形態１にかかわる表示装置用ＴＦＴアレイ基板が完成する。好適な実施例として、ここでは透明導電性膜として酸化インジウム（Ｉｎ２Ｏ３）と酸化スズ（ＳｎＯ２）とを混合したＩＴＯ膜を公知のＡｒガスを用いたスパッタリング法で１００ｎｍの厚さで成膜し、公知の塩酸＋硝酸を含む溶液を用いてエッチングしたのちにレジストパターンを除去して画素電極１１、ゲート端子（図示せず）およびソース端子２７を形成した。
【００３４】
なお、実施の形態においては、透明導電性膜としてＩＴＯ（酸化インジウム＋酸化スズ）膜を用いたが、本発明はこれに限定されるものではなく、酸化インジウム、酸化スズ、酸化亜鉛のうち、少なくとも一つ以上を含む透明導電膜を用いても良い。たとえば、酸化インジウムに酸化亜鉛を混合させたＩＺＯ膜を用いた場合には、前記実施例で用いた塩酸＋硝酸系のような強酸ではなく、シュウ酸系のような弱酸をエッチングとして用いることができるので本発明のようにゲート電極材料や第１の金属薄膜上層として耐酸性に乏しいＡｌ合金を用いる場合には、薬液のしみこみによるＡｌ合金膜の断線腐食を防止することができるので好ましい。また、酸化インジウム、酸化スズ、酸化亜鉛それぞれのスパッタ膜の酸素組成が化学理論組成よりも少なく、透過率や比抵抗などの特性が不良の場合は、スパッタリングガスとしてＡｒガスだけでなく酸素ガスやＨ２Ｏガスを混合させたガスを用いて成膜するのが好ましい。
【００３５】
本実施の形態１においては、マスク枚数を追加することなく、アルミまたはアルミ合金材料からなるドレイン上層とドレイン下層との積層を加工してなるドレイン電極と画素電極とのコンタクト抵抗を低減できるため、配線抵抗やコンタクト抵抗の増大を抑制した大画面の薄膜トランジスタアレイ基板を安価に製造できる効果を奏する。
【００３６】
さらに、本実施の形態においては、コンタクトホール１０を開口した後に第１の金属薄膜６ｂをエッチング除去するという方法を用いていないため、上記コンタクトホール１０内においては、上記層間絶縁膜の側壁は庇状に突き出した形状にならず、上記ドレイン電極８と接している。この点について図１０、図１１を用いて簡単に説明をする。図１１（ａ）は従来の例で層間絶縁膜９にコンタクトホール１０を開口した状況を示しており、その後、露出したドレイン上層８ｂをエッチング除去した状況を図１１（ｂ）に示した。この状況で、画素電極１１を形成すると、図１１（ｃ）に示すようにコンタクトホール周縁部での層間絶縁膜９の側壁が庇状に突き出た箇所で、画素電極１１の被覆性が悪化し、下地であるドレイン下層８ａとのコンタクトも不十分なものとなる。一方、本実施の形態においては、図１０（ａ）に示すようにコンタクトホール１０を開口した時点で層間絶縁膜の側壁が庇状にならずにドレイン電極８と接しており、図１０（ｂ）に示すように画素電極１１を形成するので、上記のような不具合は生じないことがわかる。このように本実施の形態においては、画素電極が良好な被覆性を有することにより、画素電極とドレイン下層との間の良好な電気的コンタクトを担保するという効果を有している。
【００３７】
実施の形態２．
前記実施の形態１においては、画素電極材料として透明導電材料を用いており、透過型の画素電極を有する液晶表示用ＴＦＴアレイ基板とその製法について記載したが、透過型の画素電極と反射型の画素電極とを兼ね備えたいわゆる半透過型の液晶表示用ＴＦＴアレイ基板にも本発明を適用することが可能である。図５は本発明の実施の形態２にかかわる液晶表示装置のＴＦＴアレイ基板を示す平面図であり、図６は図５のＸ−Ｘ線断面図である。図５、図６において、１０１はガラス基板などの透明絶縁性基板、１は透明導電性基板１０１上に形成されたゲート電極、２１は該ゲート電極につながるゲート配線、２は同じく透明絶縁性基板１０１上に形成された補助容量電極、３はゲート電極１、ゲート配線２１および補助容量電極２０上に形成されたゲート絶縁膜、４はゲート絶縁膜を介してゲート電極１上に形成されたアモルファスシリコン膜からなる半導体能動層、５は半導体能動層４上に形成されたｎ＋アモルファスシリコン膜からなるオーミックコンタクト層、６は、オーミックコンタクト層５やゲート絶縁膜３上に形成された第１の金属薄膜であり、第１の金属薄膜６は６ａで示す第１の金属薄膜下層と６ｂで示す第１の金属薄膜上層とからなり、７は第１の金属薄膜６からなるソース電極であり、７ａで示すソース下層と７ｂで示すソース上層とからなり、８は第１の金属薄膜６からなるドレイン電極であり、８ａで示すドレイン下層と８ｂで示すドレイン上層とからなり、９はパッシベーション膜からなる層間絶縁膜であり、１０はドレイン電極表面にまで貫通する画素コンタクトホール、１１は透明導電性膜からなり、層間絶縁膜９に形成された画素コンタクトホール１０を介して、ドレイン電極８のドレイン下層８ａと電気的にコンタクトする画素電極である。ソース端子２７については、実施の形態１において図９を用いて説明した内容と同一である。
【００３８】
実施の形態２においては、ドレイン電極８が画素領域まで広がっており、反射電極として入射光を反射する作用を有する点のみ、実施の形態１と異なっている。その他の構造については、実施の形態１と同一であり、製法においても工程Ｃにおいて写真製版のマスクを変更する以外に追加する工程は無い。したがって、通常は反射電極を形成するために、金属膜の成膜とそのパターニングとを少なくとも１回追加する必要があるが、本実施の形態２によればそのような追加は不要であるので、製造期間の短縮やコスト削減に寄与することができる。
【００３９】
また、図４（ｃ）において示したようにドレイン上層８ｂのパターンエッヂ部がドレイン下層８ｂのパターンエッヂ部よりも内側に後退しているため、ドレイン電極８段差部の層間絶縁膜９および画素電極１１の被覆性も良好であるという効果を奏する。さらに、本実施の形態においては、コンタクトホールを開口した後に第１の金属薄膜の上層であるドレイン上層８ｂをエッチング除去する工程が無いため、ドレイン上層８ｂのサイドエッチングも生じず、上記コンタクトホール内においては上記層間絶縁膜の側壁は庇状に突き出した形状にならずに上記ドレイン電極表面と接しているので、画素電極が段切れ無く良好にコンタクトホール側面〜底面を被覆することができるという効果を奏する。
【００４０】
実施の形態３．
実施の形態２では、本発明を半透過型の液晶表示装置用ＴＦＴアレイ基板に適用した場合について記載したが、図６に示したように反射電極を兼ねているドレイン電極８が層間絶縁膜９の下層に位置している。このような構造においては、層間絶縁膜９の上層と下層の界面反射による干渉や多重反射に起因する表示特性の劣化が発生することがある。実施の形態３では、ドレイン電極８を最上層に位置させるために画素部のドレイン電極８を被覆する層間絶縁膜９を除去することを特徴としており、その構造を示したのが図７の上面図、図８の断面図である。
【００４１】
図７は、実施の形態２で示した図５とほとんど同一構造なので共通する各部の説明を省略するが、画素部のドレイン電極８上の層間絶縁膜９を除去した画素電極上開口部２９を形成している点が異なっている。画素電極上開口部２９を形成するには、例えば、工程Ｅにおいて、画素コンタクトホール１０や第２のコンタクトホール２８を形成する時の写真製版のマスクを変更して同時に形成するとよい。実施の形態２と同様に新たな成膜やパターニング工程を追加することなく、最上層に反射電極となるドレイン電極を形成した半透過型液晶表示用ＴＦＴアレイ基板を形成することができるため、製造期間やコストを増大させることなく画素電極の反射効率を高める効果を奏する。
【００４２】
実施の形態４．
実施の形態１から３においては、上層にアルミを含んだドレイン電極８と、透明導電材料で形成された画素電極１１とを電気的に接続する構造について記載したが、本発明は画素電極に透明導電材料を使用しない場合においても有用である。例えば、ＴＦＴアレイ基板を液晶表示装置等の表示装置に組み込む際には、ソース配線に映像信号を伝えるためにソース配線の端部に配置されたソース端子に駆動ＩＣを接続する必要があり、具体的には図９に示すようなソース端子２７のソース端子パッド２６上にＩＣやテープを貼り付けて実装するが、ソース端子パッド２６として金属膜を用いた場合、該金属膜表面に生じる酸化膜による接続不良の懸念があるので、酸化物導電材料を用いることがある。好適な材料の例としては、酸化インジウム、酸化スズ、酸化亜鉛のうち、少なくとも一つ以上を含む透明導電材料があげられる。大面積の表示装置の配線抵抗を低減するために配線材料としてアルミニウムを使用し、さらに上記のようにソース端子パッドとして透明導電材料を使用する場合において、本実施の形態によれば図９（ａ）、図９（ｂ）に示すように実施の形態１と同様の手法により、コンタクト抵抗の増大を抑制したソース端子を形成することが可能である。
【００４３】
本実施の形態においては、例えば、反射型表示装置を駆動するためのアレイ基板のように画素電極として透明導電材料を用いない場合であっても、配線抵抗の低減や反射電極として兼用するためにソース配線として比抵抗の低いアルミニウムを用い、かつ、ソース端子パッドとして酸化物導電材料を用いる必要がある場合には、配線のアルミニウム膜上を他の金属で被覆するといった工程の追加をすることなく端子実装部で良好な導通が得られるという効果を奏する。
【００４４】
また、実施の形態においては、アモルファスシリコン膜を半導体膜に用い、ゲート電極が最下層に配置されるいわゆる逆スタガ型薄膜トランジスタについて記載したが、結晶化させたシリコン膜であってもよく、コプラナー型であっても適用が可能である。
【００４５】
さらに、本発明は、高い光反射性かつ低抵抗を有する金属材料を最上層としたソース配線と画素電極またはソース端子パッドとの間のコンタクト抵抗が低く、表示特性が良好な薄膜トランジスタアレイ基板及びその製法に関するものであるが、液晶表示装置やエレクトロルミネセンス表示装置等のアクティブマトリクス型表示装置とそれらの製法にも適用することが可能な発明であるのはいうまでもない。本発明で得られた薄膜トランジスタアレイ基板とカラーフィルタとが張り合わされて、内部に液晶が封入されることにより液晶表示装置が完成する。また、本発明で得られた薄膜トランジスタアレイ基板上に有機ＥＬ材料を含む膜と対向電極を形成し、大気中に曝露しないように封入されることによりエレクトロルミネセンス表示装置が完成する。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１にかかわるＴＦＴアレイ基板の上面図である。
【図２】（ａ）（ｂ）本発明の実施の形態１にかかわるＴＦＴアレイ基板の断面図である。
【図３】本発明の実施の形態１にかかわるＴＦＴアレイ基板の工程図である。
【図４】（ａ）、（ｂ）、（ｃ）、（ｄ）本発明の実施の形態１にかかわるＴＦＴアレイ基板の製造プロセス断面図である。
【図５】本発明の実施の形態２にかかわるＴＦＴアレイ基板の上面図である。
【図６】本発明の実施の形態２にかかわるＴＦＴアレイ基板の断面図である。
【図７】本発明の実施の形態３にかかわるＴＦＴアレイ基板の上面図である。
【図８】本発明の実施の形態３にかかわるＴＦＴアレイ基板の断面図である。
【図９】（ａ）（ｂ）本発明にかかわるソース端子の上面図および断面図である。
【図１０】（ａ）（ｂ）本発明にかかる工程を表した断面図である。
【図１１】（ａ）（ｂ）（ｃ）従来の工程を表した断面図である。
【符号の説明】
【００４７】
１  ゲート電極
２  補助容量電極
３  ゲート絶縁膜
４  半導体能動膜
５  オーミックコンタクト膜
６  第１の金属薄膜
６ａ  第１の金属薄膜下層
６ｂ  第１の金属薄膜上層
７  ソース電極
７ａ  ソース下層
７ｂ  ソース上層
８  ドレイン電極
８ａ  ドレイン下層
８ｂ  ドレイン上層
９  層間絶縁膜
１０  画素コンタクトホール
１１  第２の金属薄膜で形成された画素電極
２０  補助容量配線
２１  ゲート配線
２２  ソース配線
２３  ドレイン下層露出部
２４  レジスト
２４ａ、２４ｂ、２４ｃ  ハーフ露光部を有するレジスト
２５  ソース端子部におけるソース下層露出部
２６  ソース端子パッド
２７  ソース端子
２８  第２のコンタクトホール
２９  画素電極上開口部
３０  第２の金属薄膜と接続される領域
１０１  透明絶縁性基板
【図１】
2006041161.tif 000003
【図２】
2006041161.tif 000004
【図３】
2006041161.tif 000005
【図４】
2006041161.tif 000006
【図５】
2006041161.tif 000007
【図６】
2006041161.tif 000008
【図７】
2006041161.tif 000009
【図８】
2006041161.tif 000010
【図９】
2006041161.tif 000011
【図１０】
2006041161.tif 000012
【図１１】
2006041161.tif 000013