(57)【要約】【課題】高耐圧化と低オン抵抗化との両立を図るとともに，耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置を提供すること。【解決手段】半導体装置１００は，Ｎ+ ソース領域３１，Ｐ+ 拡散領域３２，Ｎ+ ドレイン領域１１，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２を備えている。また，半導体装置１００の上面側の一部を掘り込むことで形成されたゲートトレンチ２１が設けられている。そして，ゲートトレンチ２１の下方にはＰフローティング領域５２が設けられている。また，上面側であってゲートトレンチ２１，２１間の中間点上に，Ｐ- ボディ領域４１よりも高濃度に形成されたＰ+ 拡散領域３２が設けられている。さらに，Ｐ+ 拡散領域３２の深さは，Ｐ- ボディ領域４１の深さの７０〜１００％の範囲内である。【選択図】            図１
2006093457.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面側に位置し第１導電型半導体であるドリフト領域と，前記ドリフト領域の上面側に位置し前記ドリフト領域と接するとともに第２導電型半導体であるボディ領域とを備えた絶縁ゲート型半導体装置において，
前記ドリフト領域に囲まれるとともに第２導電型半導体であるフローティング領域と，
不純物濃度が前記ボディ領域よりも高濃度であり，前記ボディ領域に囲まれるとともに第２導電型半導体である高濃度拡散領域とを有し，
前記高濃度拡散領域は，半導体基板の厚さ方向から見て，隣り合うフローティング領域に挟まれた領域内に位置し，
前記高濃度拡散領域の下端は，前記ボディ領域の深さの７０％から１００％の範囲内に位置することを特徴とする絶縁ゲート型半導体装置。
【請求項２】
請求項１に記載する絶縁ゲート型半導体装置において，
半導体基板の上面から前記ボディ領域を貫通し，その底部が前記フローティング領域に位置するトレンチ部を有し，
前記高濃度拡散領域の少なくとも一部は，隣り合うトレンチ部間に挟まれた領域内に位置することを特徴とする絶縁ゲート型半導体装置。
【請求項３】
請求項２に記載する絶縁ゲート型半導体装置において，
前記トレンチ部内には，
絶縁物を堆積してなる堆積絶縁層と，
前記堆積絶縁層上に位置し，前記ボディ領域と対面するゲート電極とが形成されており，
前記ゲート電極の下端は，前記フローティング領域の上端よりも上方に位置することを特徴とする絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，トレンチゲート構造を有する絶縁ゲート型半導体装置に関する。さらに詳細には，半導体層にかかる電界集中を緩和することにより，高耐圧化と低オン抵抗化との両立を図った絶縁ゲート型半導体装置に関するものである。
【背景技術】
【０００２】
従来から，パワーデバイス用の半導体装置として，トレンチゲート構造を有する絶縁ゲート型半導体装置が提案されている。この半導体装置では，一般的に高耐圧化と低オン抵抗化とがトレードオフの関係にある。
【０００３】
この問題を解決する絶縁ゲート型半導体装置として，図２０に示すような絶縁ゲート型半導体装置９００が提案されている（例えば，特許文献１）。この絶縁ゲート型半導体装置９００は，Ｎ+ ソース領域３１と，コンタクトＰ+ 領域３３と，Ｎ+ ドレイン領域１１と，Ｐ- ボディ領域４１と，Ｎ- ドリフト領域１２とを有している。また，半導体基板の上面側の一部を掘り込むことによりＮ+ ソース領域３１およびＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成されている。また，ゲートトレンチ２１内には，ゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ ソース領域３１およびＰ- ボディ領域４１と対面している。さらに，Ｎ- ドリフト領域１２内には，Ｐフローティング領域５１が形成されている。
【０００４】
この絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内にＰフローティング領域５１が設けられていることにより，それを有しない絶縁ゲート型半導体装置と比較して，次のような特性を有する。すなわち，ゲート電圧のスイッチオフ時には，ドレイン−ソース間（以下，「ＤＳ間」とする）の電圧によって，Ｎ- ドリフト領域１２内ではＰ- ボディ領域４１との間のＰＮ接合箇所から空乏層が形成される。そして，そのＰＮ接合箇所の近傍が電界強度のピークとなる。空乏層の先端がＰフローティング領域５１に到達すると，Ｐフローティング領域５１がパンチスルー状態となってその電位が固定される。さらに，ＤＳ間の印加電圧が高い場合には，Ｐフローティング領域５１の下端部からも空乏層が形成される。そして，Ｐ- ボディ領域４１との間のＰＮ接合箇所とは別に，Ｐフローティング領域５１の下端部の近傍も電界強度のピークとなる。すなわち，電界のピークを２箇所に形成でき，最大ピーク値を低減することで高耐圧化を図ることができる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
【０００５】
この他，ゲートトレンチの底部がフローティング領域にまで達し，ゲート電極がゲート絶縁膜を介してフローティング領域と対向している絶縁ゲート型半導体装置が提案されている（例えば，特許文献２）。
【特許文献１】特開平９−１９１１０９号公報
【特許文献２】特表２００３−５２０４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図２０に示した絶縁ゲート型半導体装置９００にてさらなる低オン抵抗化を図るためには，空乏層が繋がった状態を維持しつつＰフローティング領域５１のサイズを小さく（Ｎ- ドリフト領域１２を広く）することがポイントとなる。
【０００７】
しかしながら，Ｐフローティング領域５１のサイズが小さいと，次のような問題が生じる。図２１は，Ｎ- ドリフト領域１２内に広がる空乏層のシミュレーション結果の概要を示している。すなわち，Ｐフローティング領域５１，５１間の空乏層の繋ぎ目部分には，空乏層のくぼみ（図２１中の点線枠Ｘ）が生じる。この空乏層のくぼみ部分では，そのくぼみの大きさが大きいほど耐圧が低下する。つまり，Ｐフローティング領域のサイズが小さいと，空乏層のくぼみが顕著になり，結果として耐圧が低下してしまう。一方，この問題を解決するため，Ｐフローティング領域５１のサイズを大きくすると，Ｎ- ドリフト領域１２が狭くなって低オン抵抗化の妨げになる。
【０００８】
また，この問題を解決するために，Ｐフローティング領域５１の位置をＰ- ボディ領域４１に近づけることも考えられる。この場合，確かに縦方向に広がる空乏層を繋げることが容易となるが，Ｐフローティング領域５１とＰ- ボディ領域４１との間隔を狭くした分だけ空乏層全体の厚さが薄くなる。そのため，結果として高耐圧化が困難になってしまう。
【０００９】
また，絶縁ゲート型半導体装置９００にてチャネル抵抗の低抵抗化を図るためには，Ｐ- ボディ領域４１の厚さを薄くすることがポイントとなる。しかしながら，Ｐ- ボディ領域４１の厚さが薄いと，Ｐ- ボディ領域４１とＰフローティング領域５１との間隔が広くなる。その結果，Ｐ- ボディ領域４１から広がる空乏層がＰフローティング領域５１から広がる空乏層と繋がらないおそれがある。
【００１０】
本発明は，前記した絶縁ゲート型半導体装置９００が有する問題点を解決するためになされたものである。すなわちその課題とするところは，高耐圧化と低オン抵抗化との両立を図るとともに，耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
この課題の解決を目的としてなされた絶縁ゲート型半導体装置は，半導体基板の主表面側に位置し第１導電型半導体であるドリフト領域と，ドリフト領域の上面側に位置しドリフト領域と接するとともに第２導電型半導体であるボディ領域とを備え，トレンチゲート構造を有する絶縁ゲート型半導体装置であって，ドリフト領域に囲まれるとともに第２導電型半導体であるフローティング領域と，不純物濃度がボディ領域よりも高濃度であり，ボディ領域に囲まれるとともに第２導電型半導体である高濃度拡散領域とを有し，高濃度拡散領域は，半導体基板の厚さ方向から見て，隣り合うフローティング領域に挟まれた領域内に位置し，高濃度拡散領域の下端は，ボディ領域の深さの７０％から１００％の範囲内に位置することことを特徴とするものである。
【００１２】
なお，ここでいう「ドリフト領域に囲まれる」あるいは「ボディ領域に囲まれる」とは，全体が完全に囲まれている状態に限定するものではない。すなわち，一部に他の領域と接する部位があってもよい。
【００１３】
すなわち，本発明の半導体装置は，ボディ領域（第２導電型半導体）の下方にドリフト領域（第１導電型半導体）に囲まれたフローティング領域（第２導電型半導体）を有している。そのため，ゲート電圧のスイッチオフ時には，ボディ領域とドリフト領域との境界から広がる空乏層に加え，フローティング領域とドリフト領域との境界からも空乏層が広がる。また，ボディ領域中であってドリフト領域と近接する部分に，ボディ領域やドリフト領域よりも不純物濃度が高い高濃度拡散領域（第２導電型半導体）が設けられている。このことから，ドリフト領域中の空乏層が広がり易い。すなわち，この高濃度拡散領域が設けられていない半導体装置と比べて，ボディ領域との境界から伸びる空乏層の厚さがより厚くなる。よって，フローティング領域との境界から伸びる空乏層が小さくてもドリフト領域内の空乏化を図ることができる。
【００１４】
例えば，図２１に示したような空乏層のくぼみが生じているような場合であっても，ボディ領域との境界から縦方向に広がる空乏層によってそのくぼみを充填することができる。そのため，フローティング領域の小型化，すなわち低オン抵抗化と，ドリフト領域の空乏化，すなわち高耐圧化とを両立させることができる。なお，空乏層のくぼみを確実に充填するためには，高濃度拡散領域は，半導体基板の厚さ方向から見て，隣り合うフローティング領域に挟まれた領域内であって，空乏層のくぼみの上方に位置することが好ましい。
【００１５】
具体的に，この高濃度拡散領域の下端は，ボディ領域の深さの７０％から１００％の範囲内に位置する。高濃度拡散領域の下端がボディ領域の深さの７０％よりも浅い位置にある，つまりドリフト領域から離れた位置にあると，ドリフト領域との間隔が広くなり過ぎるため，空乏層の伸びを促進する効果が期待できない。一方，１００％よりも深い位置にある，つまりボディ領域から突き出た位置にあると，オン抵抗が高くなる。そのため，高濃度拡散領域の下端の位置が上記の範囲内でなければ，高耐圧化と低オン抵抗化との両立を図ることができない。
【００１６】
また，本発明の半導体装置は，半導体基板の上面からボディ領域を貫通し，その底部がフローティング領域に位置するトレンチ部を有し，拡散領域の少なくとも一部は，隣り合うトレンチ部間に挟まれた領域内に位置することとするとよりよい。このようなトレンチ部を設けることにより，フローティング領域を容易に作製することができる。
【００１７】
すなわち，トレンチ部の底部から不純物を打ち込むことによりフローティング領域を形成することができる。そのため，エピタキシャル成長工程や熱処理工程の数が少なくてすむ。よって，作製工程が簡素である。さらには，熱負荷が小さいため，フローティング領域のサイズの制御性が良く，微細加工が容易となる。
【００１８】
さらに，このトレンチ部に沿って空乏層が広がるため，空乏層の伸びを促進できる。さらに，トレンチ部に挟まれた領域内に高濃度拡散領域を設ける。これにより，トレンチ部に挟まれた領域について，空乏層の広がりがさらに促進され，ドリフト領域内の空乏化を確実に図ることができる。
【００１９】
また，本発明の半導体装置のトレンチ部内には，絶縁物を堆積してなる堆積絶縁層と，堆積絶縁層上に位置し，ボディ領域と対面するゲート電極とが形成されており，ゲート電極の下端は，フローティング領域の上端よりも上方に位置することとするとよりよい。すなわち，フローティング領域の形成用のトレンチ部とゲート電極を内蔵するトレンチ部とを兼用することにより，パターンの微細化を図ることができる。また，ゲート電極の下方に堆積絶縁層が形成されているため，ゲート−ドレイン間の帰還容量が小さい。よって，発振の防止や駆動損失の低減を図ることができる。
【００２０】
なお，トレンチ部がゲート電極を内蔵している場合，トレンチ部と高濃度拡散領域とは接していない。つまり，トレンチ部と高濃度拡散領域との間には低濃度のボディ領域が介在している。これは，高濃度拡散領域中にチャネル領域が形成されると，チャネル抵抗が大きくなってしまうためである。
【００２１】
また，高濃度拡散領域は，その上端が半導体基板の上面に位置していてもよい。半導体基板の上面に位置することにより，半導体基板の上面上に位置する金属電極層との接合が可能となる。そのため，この高濃度拡散領域が，その金属電極とのコンタクト抵抗を下げる機能を兼ね備えることが可能となる。
【発明の効果】
【００２２】
本発明によれば，ボディ領域中に高濃度な拡散領域を設けることにより，ドリフト領域内の空乏化を促進することができる。それに伴って，フローティング領域の小型化を図ることができる。従って，高耐圧化と低オン抵抗化との両立を図るとともに，耐圧およびオン抵抗のさらなる向上を図る絶縁ゲート型半導体装置が実現されている。
【発明を実施するための最良の形態】
【００２３】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，トレンチゲート電極への電圧印加により，ドレイン−ソース間（ＤＳ間）の導通をコントロールするパワーＭＯＳに本発明を適用したものである。また，本明細書においては，出発基板と，出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
【００２４】
［第１の形態］
第１の形態に係る半導体装置１００は，図１の正面断面図に示す構造を有している。半導体装置１００では，半導体基板内における上面側に，Ｎ+ ソース領域３１およびＰ+ 拡散領域３２が，下面側にＮ+ ドレイン領域１１がそれぞれ設けられている。それらの間には上面側から，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２が設けられている。なお，Ｐ- ボディ領域４１の不純物濃度は，およそ１．０×１０17ｃｍ-3である。また，Ｎ- ドリフト領域１２の不純物濃度は，およそ２．０×１０16ｃｍ-3である。また，Ｐ+ 拡散領域３２の不純物濃度は，およそ１．０×１０19ｃｍ-3である。Ｐ+ 拡散領域３２の詳細については後述する。
【００２５】
また，半導体基板の上面側の一部を掘り込むことにより，Ｐ- ボディ領域４１を貫通してなるゲートトレンチ２１が形成されている。ゲートトレンチ２１の底部には，絶縁物（例えば，酸化シリコン）の堆積による堆積絶縁層２３が形成されている。さらに，堆積絶縁層２３上には，導体（例えば，ポリシリコン）の堆積によるゲート電極２２が形成されている。ゲート電極２２の下端は，Ｐ- ボディ領域４１の下面より下方に位置している。そして，ゲート電極２２は，トレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２２は，ゲート絶縁膜２４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。
【００２６】
このような構造を持つ半導体装置１００では，ゲート電極２２への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ- ドリフト領域１２との間の導通をコントロールしている。
【００２７】
さらに，半導体基板には，Ｎ- ドリフト領域１２に囲まれたＰフローティング領域５１が形成されている。Ｐフローティング領域５１の不純物濃度は，いずれもおよそ２．０×１０17ｃｍ-3である。Ｐフローティング領域５１の断面は，図１の断面図に示したように，ゲートトレンチ２１の底部を中心とする略円形形状となっている。なお，隣り合うＰフローティング領域５１，５１間には十分なスペースがあり，オン状態においてＰフローティング領域５１の存在がドレイン電流に対する妨げとなることはない。また，Ｐフローティング領域５１の半径は，堆積絶縁層２３の厚さの１／２以下である。従って，堆積絶縁層２３の上端は，Ｐフローティング領域５１の上端よりも上方に位置する。よって，堆積絶縁層２３上に堆積するゲート電極２２とＰフローティング領域５１とは対面していない。
【００２８】
このように半導体基板中にＰフローティング領域５１が設けられている半導体装置１００では，電界のピークがＮ- ドリフト領域１２とＰ- ボディ領域４１とのＰＮ接合箇所近傍と，Ｎ- ドリフト領域１２とＰフローティング領域５１とのＰＮ接合箇所近傍との２箇所に形成される。つまり，Ｐフローティング領域５１によっても耐圧を支えることができるため，高耐圧化が図られる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
【００２９】
また，図１中の上面側であってゲートトレンチ２１，２１間に挟まれた領域内であって，ゲートトレンチ２１，２１間の中間点上に，Ｐ- ボディ領域４１よりも高濃度であるＰ+ 拡散領域３２が設けられている。また，Ｐ+ 拡散領域３２の下端は，Ｐ- ボディ領域４１の底面と接している。このＰ+ 拡散領域３２は，高濃度の領域であることから，Ｐ- ボディ領域４１とＮ- ドリフト領域１２とのＰＮ接合箇所からＮ- ドリフト領域１２側に広がる空乏層の伸びを促進させる機能を有している。さらに，Ｐ+ 拡散領域３２は，高濃度の領域であることから，コンタクト抵抗を下げる機能も兼ねている。
【００３０】
なお，本形態のＰ+ 拡散領域３２の深さはＰ- ボディ領域４１の深さと同等であるが，必ずしも同等に限るものではない。すなわち，Ｐ+ 拡散領域３２の深さは，Ｐ- ボディ領域４１の深さの７０〜１００％の範囲内であればよい。つまり，Ｐ+ 拡散領域３２の深さがボディ領域の深さの７０％よりも浅い，つまりＰ+ 拡散領域３２がＮ- ドリフト領域１２から離れた位置にあると，Ｎ- ドリフト領域１２との間隔が広くなり過ぎるため，空乏層の伸びを促進する効果が期待できない。一方，１００％よりも深い，つまりＰ- ボディ領域４１から突き出た位置にあると，オン抵抗が高くなる。つまり，上記の範囲内であれば，前述した空乏層の伸びを促進する効果がある。そして，Ｐ+ 拡散領域３２の深さがＰ- ボディ領域４１の深さよりも浅いもしくは同等であるため，Ｎ- ドリフト領域１２とＰ- ボディ領域４１とのＰＮ接合面は平坦である。
【００３１】
さらに，本形態のＰ+ 拡散領域３２の最大幅は，ゲートトレンチ２１，２１間のおよそ１／３である。Ｐ+ 拡散領域３２は，その幅が広いほど空乏層の伸びを促進する効果が向上する。しかしながら，その幅が広すぎると，Ｐ+ 拡散領域３２がチャネル領域に近づき過ぎてしまい，結果としてチャネル抵抗が高くなる。そのため，Ｐ+ 拡散領域３２の幅はチャネル抵抗とのトレードオフを考慮した大きさとする。
【００３２】
このように低濃度のＰ- ボディ領域４１中に高濃度のＰ+ 拡散領域３２が設けられている半導体装置１００では，Ｐ- ボディ領域４１と低濃度のＮ- ドリフト領域１２とのＰＮ接合箇所からＮ- ドリフト領域１２側に向かって形成される空乏層が広がりやすくなる。そのため，Ｐ- ボディ領域４１とＰフローティング領域５１との間隔を従来の形態と比較して広い場合，あるいはＰフローティング領域５１のサイズが小さい場合であっても，Ｎ- ドリフト領域１２内に広がる空乏層を縦方向に確実に繋げることが可能となる。さらに，空乏層の繋ぎ目にくぼみ（図２１）が生じる場合であっても，図２に示すようにそのくぼみについての空乏化を補填することが可能となる。
【００３３】
また，Ｐ+ 拡散領域３２は，ゲートトレンチ２１，２１間の中間点上に位置する。すなわち，空乏層のくぼみが形成される箇所の上方に設けられている。これにより，より確実にＮ- ドリフト領域１２全体を空乏化することができる。
【００３４】
なお，Ｐ+ 拡散領域３２の位置は，必ずしもゲートトレンチ２１，２１間の中間点上に限るものではない。ただし，Ｐ+ 拡散領域３２をゲートトレンチ２１近傍に形成するとチャネル抵抗が増大してしまうおそれがある。そのため，ゲートトレンチ２１から離れた位置に形成する。
【００３５】
また，半導体装置１００内に形成されるトレンチは，必ずしもゲート電極を内蔵しているとは限らない。例えば，図３や図４に示すように，絶縁物で充填されたトレンチ２６を設けることも考えられる。この場合，トレンチ２６に隣接する部位に高濃度のＰ+ 拡散領域３２を設けたとしてもデバイス特性には影響しない。
【００３６】
また，半導体装置１００中の終端領域にも，図５に示すように高濃度のＰ+ 拡散領域３２およびＰフローティング領域５３を設けてもよい。終端領域では，チャネル領域が形成されないため，チャネル抵抗の増大の心配はない。そのため，終端トレンチ６１，６１のピッチが狭くても，高濃度のＰ+ 拡散領域３２を設けることにより，終端領域についても高耐圧化を図ることができる。
【００３７】
続いて，図１に示した半導体装置１００のデバイス特性のシミュレーション結果について述べる。本シミュレーションでは，オン抵抗の大きさとＰ+ 拡散領域３２の深さとの依存性，および，ＤＳ間の耐圧とＰ+ 拡散領域３２の深さとの依存性について調べた。なお，本シミュレーションの対象となる半導体装置１００は，ゲートトレンチ２１，２１のピッチが２．５μｍであり，Ｐ- ボディ領域４１の厚さが１．０μｍである。
【００３８】
図６は，オン抵抗の大きさとＰ+ 拡散領域３２の深さとの依存性についてのシミュレーション結果を示している。オン抵抗は，図６に示すように，Ｐ+ 拡散領域３２の深さがＰ- ボディ領域４１の深さ（１．０μｍ）以上になると高くなることがわかった。そのため，Ｐ+ 拡散領域３２の深さをＰ- ボディ領域４１の深さよりも浅くする必要がある。この理由は，ボディ層としてのＰ型半導体領域が深くなり，チャネル抵抗が増大するためと考えられる。また，チャネル領域近傍の濃度が高くなることも影響すると考えられる。
【００３９】
図７は，ＤＳ間の耐圧とＰ+ 拡散領域３２の深さとの依存性についてのシミュレーション結果を示している。ＤＳ間の耐圧は，図７に示すように，Ｐ+ 拡散領域３２の深さがＰ- ボディ領域４１の深さのおよそ６０％の深さ（０．６μｍ）から上昇し，Ｐ- ボディ領域４１の１００％の深さ（１．０μｍ）をピークに再び低下することがわかった。この理由は，Ｐ- ボディ領域４１の深さの６０％以下であると，空乏層の厚さの増加分が小さく，耐圧の向上の効果が小さいためと考えられる。一方，Ｐ- ボディ領域４１の深さの１００％以上であると，ボディ層としてのＰ型半導体領域の底面に凹凸が生じ，その凹凸形状が影響して耐圧が低下すると考えられる。
【００４０】
図８は，ＤＳ間の耐圧とＰ+ 拡散領域３２の濃度との依存性についてのシミュレーション結果を示している。図８に示すように，不純物濃度がＰ- ボディ領域４１の１０〜１００倍の範囲内では，Ｐ+ 拡散領域３２の濃度の違いによってＤＳ間耐圧に顕著な違いが生じることはなかった。
【００４１】
すなわち，図６および図７に示したシミュレーション結果から，Ｐフローティング領域５１，５１間であって，Ｐ- ボディ領域４１の深さの７０％〜１００％の範囲内の深さのＰ+ 拡散領域３２を設けることによって，高耐圧化と低オン抵抗化との両立を図ることができることがわかった。また，図８に示したシミュレーション結果から，Ｐ+ 拡散領域３２の濃度はＰ- ボディ領域４１よりも高濃度であればよく，Ｐ+ 拡散領域３２の濃度の違いはＤＳ間の耐圧に影響しないことがわかった。
【００４２】
［第２の形態］
第２の形態に係る半導体装置２００は，図９の正面断面図に示す構造を有している。本形態の半導体装置２００の特徴は，半導体装置２００がいわゆるスーパージャンクション構造を有している点である。すなわち，本形態の半導体装置２００では，Ｐ- ボディ領域４１の下方にＰ- ボディ領域４１と繋がっているＰ型拡散領域が設けられ，そのＰ型拡散領域とＮ- ドリフト領域１２とが半導体基板の幅方向に交互に繰り返される構造となっている。この点，Ｐ- ボディ領域４１の下方に位置するＰ型拡散領域がフローティング領域である第１の形態と異なる。
【００４３】
半導体装置２００では，第１の形態の半導体装置１００と同様に，Ｎ+ ソース領域３１，Ｎ+ ドレイン領域１１，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２が設けられている。また，半導体装置２００の上面側には，Ｐ- ボディ領域４１を貫通する上段トレンチ２１と，上段トレンチ２１の底部に開口部を有する下段トレンチ２５とが設けられている。すなわち，幅が広い上段トレンチ２１と，幅が狭い下段トレンチ２５とが一体となって段差状のゲートトレンチが構成されている。また，上段トレンチ２１および下段トレンチ２５内には，堆積絶縁層２３が設けられている。さらに，上段トレンチ２１にはゲート電極２２が内蔵されている。
【００４４】
さらに，半導体装置２００には，Ｎ- ドリフト領域１２に挟まれたＰ拡散領域５４およびＰ拡散領域５５が形成されている。また，Ｐ拡散領域５４は，Ｐ拡散領域５５の下方に位置している。そして，下段トレンチ２５の底部がＰ拡散領域５１内に，上段トレンチ２１の底部（段差状のトレンチの段差部）がＰ拡散領域５５内に，それぞれ位置している。Ｐ拡散領域５４およびＰ拡散領域５５の断面は，それぞれ略円形形状となっているとともにＰ拡散領域５４の上部とＰ拡散領域５５の下部とが繋がった状態となっている。すなわち，Ｐ拡散領域５４とＰ拡散領域５５とは一体のＰ型拡散領域となっている。そして，Ｐ拡散領域５４とＰ拡散領域５５とによって下段トレンチ２５を囲んだ状態となっている。
【００４５】
また，Ｐ拡散領域５４およびＰ拡散領域５５は，Ｐ- ボディ領域４１とも繋がった状態となっている。図１０は，図９のＡ−Ａ断面を示す図，すなわち半導体装置２００を上面から見たときの状態を示す断面図である。また，図１１は，図９のＢ−Ｂ断面を示す図，すなわち半導体装置２００を側面から見たときの状態を示す断面図である。なお，図９は，半導体装置２００を正面から見たときの状態を示す断面図である。図１０に示すように，半導体装置２００には，上段トレンチ２１の長手方向の端部の周辺に，Ｐ- ボディ領域４１と繋がっているＰ- 拡散層５０が設けられている。また，Ｐ- 拡散層５０は，図１１に示すようにＰ拡散領域５５と繋がっている。すなわち，Ｐ- ボディ領域４１，Ｐ拡散領域５４，およびＰ拡散領域５５は，Ｐ- 拡散層５０を介して一体のＰ型拡散領域となっている。
【００４６】
Ｐ拡散領域５４，５５のサイズおよび濃度は，チャージバランスを考慮して設計する必要がある。具体的には，次の条件式（１）を満たすように設計する。
ｄ１・ｎ１＝ｄ２・ｎ２        （１）
条件式（１）中，ｄ１はＰ拡散領域に挟まれたＮ- ドリフト領域１２の幅（図９の寸法ｄ１）を，ｎ１はＮ- ドリフト領域１２の不純物濃度を，ｄ２はＰ拡散領域の幅（図９の寸法ｄ２）を，ｎ２はＰ拡散領域の不純物濃度をそれぞれ意味している。
【００４７】
半導体装置２００は，Ｎ- ドリフト領域１２内にｐｎｐｎ・・・の順に幅方向に不純物領域をサンドイッチ状に形成したものである。このような構造は，スーパージャンクション構造と呼ばれ，Ｐ拡散領域５４，５５から伸びる空乏層が繋がり易い構造となっている。つまり，Ｎ- ドリフト領域１２内の横方向の空乏化を容易なものとしている。さらに，このスーパージャンクション構造を有する半導体装置２００に，高濃度なＰ+ 拡散領域３２を設けることにより，縦方向の空乏化を容易なものとしている。従って，半導体装置２００全体としてＮ- ドリフト領域１２内の空乏化をより確実に図ることができる。
【００４８】
以上詳細に説明したように第１の形態の半導体装置１００では，Ｐ- ボディ領域４１中に，Ｐ- ボディ領域４１よりも高濃度なＰ+ 拡散領域３２を設けることとしている。さらに，このＰ+ 拡散領域３２の深さは，Ｐ- ボディ領域４１の深さの７０〜１００％の範囲内としている。このようにＮ- ドリフト領域１２の近傍に高濃度のＰ+ 拡散領域３２を設けることにより，空乏層が縦方向に広がり易くなる。よって，Ｎ- ドリフト領域１２とＰ- ボディ領域４１とのＰＮ接合面から縦方向に伸びる空乏層をＰフローティング領域５１から広がる空乏層まで確実に繋げることができる。さらに，Ｐフローティング領域５１，５１間の間隔が広くても，その間の領域の空乏化を補填することができる。
【００４９】
また，空乏層が深い位置まで広がることから，Ｐフローティング領域をより深い位置に形成することができる。あるいは，Ｐフローティング領域５１のサイズを小さくすることができる。さらには，Ｐ- ボディ領域４１の厚さを薄くしても，空乏層の伸びが大きいことから，確実に空乏層を繋げることができる。従って，高耐圧化と低オン抵抗化との両立を図るとともに，耐圧およびオン抵抗のさらなる向上が図られた絶縁ゲート型半導体装置が実現している。
【００５０】
また，Ｐ+ 拡散領域３２がコンタクト領域を兼ねているため，寄生トランジスタのベース抵抗を下げることが可能である。そのため，ラッチアップし難くなる。従って，本実施の形態の半導体装置は，アバランシェ耐量が強い。
【００５１】
また，半導体装置１００は，その底部がＰフローティング領域に囲まれたトレンチを有することにより，作製工程の簡素化が図られている。すなわち，従来の形態のように，Ｎ- ドリフト領域１２に完全に囲まれたＰフローティング領域５１を形成する際には，少なくとも２回のＮ- 型シリコン層の形成工程（エピタキシャル成長工程）が必要であり，作製するのに非常に手間がかかる。さらに，Ｐフローティング領域５１を多段とするには，Ｎ- 型シリコン層の形成工程の他，イオン注入工程，熱拡散工程等を繰り返し行う必要があり，工程数の増加が顕著になる。また，工程数が増加するに伴って熱負荷が高くなる。一方，本形態の半導体装置１００では，Ｎ- 型シリコン層の形成後にトレンチを形成し，そのトレンチの底部からイオンを打ち込むことでＰフローティング領域５１を形成することができる。これにより，１回のＮ- 型シリコン層の形成工程によって形成可能であり，作製手順が従来の形態と比較して簡素である。さらに，熱負荷が小さく，微細加工が可能となる。
【００５２】
また，ゲート電極２２を内蔵するゲートトレンチ２１では，その底部に堆積絶縁層２３が設けられている。すなわち，堆積絶縁層２３上に堆積するゲート電極２２とＰフローティング領域５１とは対面していない。そのため，Ｐー ボディ領域４１内のオン抵抗を低減することができる。また，ゲート電極２２の下方に堆積絶縁層２３が形成されているため，ゲート−ドレイン間の帰還容量（Ｃｇｄ）が小さい。よって，発振の防止や駆動損失の低減を図ることができる。
【００５３】
また，第２の形態の半導体装置２００は，スーパージャンクション構造を有し，さらにＰー ボディ領域４１中にＰ+ 拡散領域３２を設けている。このＰ+ 拡散領域３２によりＮ- ドリフト領域１２中の縦方向に広がる空乏層の伸びを促進し，Ｎ- ドリフト領域１２の空乏化を容易なものとしている。そのため，高耐圧化を容易に図ることができ，高耐圧であることから，不純物濃度を高くすることができ，結果として低オン抵抗化を図ることができる。
【００５４】
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，ゲート絶縁膜２４については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。
【００５５】
また，実施の形態では，Ｐ+ 拡散領域３２が上面のソース電極と接合しているが，必ずしもその必要はない。また，実施の形態では，Ｐ+ 拡散領域３２が下端がＰー ボディ領域４１の下面と接しているが，必ずしもその必要はない。すなわち，Ｐ+ 拡散領域３２がＰー ボディ領域４１に完全に囲まれた状態となっていてもよい。その場合であっても，Ｐ+ 拡散領域３２の下端は，Ｐ- ボディ領域４１の深さの７０〜１００％の範囲内に位置しているものとする。
【００５６】
また，半導体基板の裏面からトレンチを形成し，そのトレンチの底部から不純物を打ち込むことによりＰフローティング領域を形成した半導体装置についても適用可能である。例えば，図１２に示す半導体装置の場合，上方に位置するＰフローティング領域５１と，下方に位置するＰフローティング領域５２とは，半導体基板の横方向の位置が同じである。そのため，空乏層の厚さをより厚くすることができ，より高耐圧化を図ることができる。
【００５７】
また，図１３に示す半導体装置の場合，上方に位置するＰフローティング領域５１と，下方に位置するＰフローティング領域５２とは，半導体基板の横方向の位置が異なる。すなわち，横方向の位置にずれがある。このＰフローティング領域５２から伸びる空乏層により，Ｐフローティング領域５１，５１間の空乏層のくぼみを埋める空乏層を形成することができる。そのため，Ｎ- ドリフト領域１２内の空乏化をより確実に図ることができる。
【００５８】
また，Ｐフローティング領域の形成方法は，本実施の形態に限るものではない。例えば，図１４に示すように，２回以上のエピタキシャル成長によって形成されたＰフローティング領域５６や，高加速度イオン注入で形成したフローティング領域に対しても効果を発揮することが可能である。
【００５９】
また，実施の形態の半導体装置は，図１５に示すような伝導度変調型パワーＭＯＳ（ＩＧＢＴ）に対しても適用可能である。ＩＧＢＴでは，一般的にボディ層の厚さが厚いためにＰフローティング領域５１の位置を深くする必要があるが，本発明を適用することによりトレンチを浅くすることが可能となる。そして，トレンチが浅いことにより，Ｐフローティング領域５１を形成する際の不純物の打ち込みが容易となる。
【００６０】
また，実施の形態の半導体装置は，伝導度変調型パワーＭＯＳとすることにより，これまでに述べた特性に加え，次のような特性を有している。すなわち，各Ｐフローティング領域にホールが蓄積するため，各Ｐフローティング領域がホールの供給源となる。その結果，Ｎ- ドリフト領域１２の表面領域，具体的にはＰフローティング領域５１よりも上方に位置する領域のホールの濃度を上げることができる。従って，低損失化が図られる。
【００６１】
また，各Ｐフローティング領域からも空乏層が形成されるため，負荷短絡時の耐圧が向上する。すなわち，Ｐフローティング領域を有しない従来の半導体装置では，負荷短絡時に図１６に示すようにＰ- ボディ領域４１とＮ- ドリフト領域１２との間のＰＮ接合箇所からドレイン側に空乏層１５が形成され，トレンチ２１の下方の領域で電流が流れる。一方，本形態の半導体装置１００では，ゲート電極２２の下に堆積絶縁層２３が形成されており，図１７に示すようにトレンチ２１に沿って電流が流れる。また，各Ｐフローティング領域からも空乏層１５が形成される。従って，負荷短絡時の電流経路が非常に狭い。その結果，短絡電流が低減し，負荷短絡時の耐圧が向上する。
【００６２】
また，図１８あるいは図１９に示すようにＰ- ボディ領域４１とＮ- ドリフト領域１２との間にホールのバリアとして作用するＮホールバリア領域１８が形成されたパワーＭＯＳに対しても適用可能である。このＮホールバリア領域１８が形成されたパワーＭＯＳの場合，Ｎホールバリア領域１８内で空乏層の広がりが狭い。そのため，耐圧が低下してしまうおそれがある。しかしながら，本形態のようにＰフローティング領域を備えたパワーＭＯＳでは，Ｐ- ボディ領域４１とＮ- ドリフト領域１２との間のＰＮ接合箇所から形成される空乏層に加え，Ｐフローティング領域からも空乏層が形成されるため，耐圧の低下が抑制される。
【図面の簡単な説明】
【００６３】
【図１】第１の形態に係る絶縁ゲート型半導体装置の構造を示す正面断面図である。
【図２】第１の形態に係る絶縁ゲート型半導体装置の空乏層の広がりについてのシミュレーション結果の概要を示す図である。
【図３】ゲート電極を内蔵しないトレンチを有する半導体装置の一例を示す図（その１）である。
【図４】ゲート電極を内蔵しないトレンチを有する半導体装置の一例を示す図（その２）である。
【図５】半導体装置の終端部の一例を示す図である。
【図６】オン抵抗の大きさのシミュレーション結果を示すグラフである。
【図７】ＤＳ間の耐圧のシミュレーション結果を示すグラフである。
【図８】Ｐ+ 拡散領域濃度のシミュレーション結果を示すグラフである。
【図９】第２の形態に係る絶縁ゲート型半導体装置の構造を示す正面断面図である。
【図１０】第２の形態に係る絶縁ゲート型半導体装置の構造を示す上面断面図である。
【図１１】第２の形態に係る絶縁ゲート型半導体装置の構造を示す側面断面図である。
【図１２】多段フローティング構造を有する半導体装置のを示す図（その１）である。
【図１３】多段フローティング構造を有する半導体装置のを示す図（その２）である。
【図１４】多段フローティング構造を有する半導体装置のを示す図（その３）である。
【図１５】本発明を伝導度変調型の半導体装置に適用した例を示す図である。
【図１６】従来の形態の半導体装置における負荷短絡時の電流経路を示す図である。
【図１７】実施の形態の半導体装置における負荷短絡時の電流経路を示す図である。
【図１８】ホールバリア層が形成された半導体装置の構造（その１）を示す断面図である。
【図１９】ホールバリア層が形成された半導体装置の構造（その２）を示す断面図である。
【図２０】従来の絶縁ゲート型半導体装置の構造を示す断面図である。
【図２１】従来の絶縁ゲート型半導体装置の空乏層の広がりについてのシミュレーション結果の概要を示す図である。
【符号の説明】
【００６４】
１１    Ｎ+ ドレイン領域
１２    Ｎ- ドリフト領域（ドリフト領域）
２１    ゲートトレンチ（トレンチ部）
２２    ゲート電極（ゲート電極）
２３    堆積絶縁層（堆積絶縁層）
２４    ゲート絶縁膜
３１    Ｎ+ ソース領域
３２    Ｐ+ 拡散領域（高濃度拡散領域）
４１    Ｐ- ボディ領域（ボディ領域）
５１    Ｐフローティング領域（フローティング領域）
１００  半導体装置（絶縁ゲート型半導体装置）
【図１】
2006093457.tif 000003
【図２】
2006093457.tif 000004
【図３】
2006093457.tif 000005
【図４】
2006093457.tif 000006
【図５】
2006093457.tif 000007
【図６】
2006093457.tif 000008
【図７】
2006093457.tif 000009
【図８】
2006093457.tif 000010
【図９】
2006093457.tif 000011
【図１０】
2006093457.tif 000012
【図１１】
2006093457.tif 000013
【図１２】
2006093457.tif 000014
【図１３】
2006093457.tif 000015
【図１４】
2006093457.tif 000016
【図１５】
2006093457.tif 000017
【図１６】
2006093457.tif 000018
【図１７】
2006093457.tif 000019
【図１８】
2006093457.tif 000020
【図１９】
2006093457.tif 000021
【図２０】
2006093457.tif 000022
【図２１】
2006093457.tif 000023