(57)【要約】【課題】  十分な熱処理を必要とするセンサ領域の形成工程と、熱処理を抑制したいその他の領域の形成工程とを両立し、素子の小型化とセンサ部の高機能化の双方を達成する。【解決手段】  センサ部の不純物領域に対するイオン注入と熱処理の少なくとも一部を他のイオン注入や熱処理と分離して先に行う。例えば、シリコン基板１のウェル領域５に、センサ部の電子蓄積領域となるｎ型不純物領域３を形成する場合、先にセンサ部へのｎ型イオン注入を行い、その熱処理後に、その他の工程を行う。また、ｎ型不純物領域３の上にｐ型不純物領域４を形成する場合、ｎ型不純物領域３だけを先に形成したり、あるいは、ｎ型不純物領域３とｐ型不純物領域４の両方を先に形成することが可能である。【選択図】        図１
2006041237.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に光電変換を行うセンサ部の不純物領域と、その他の素子の不純物領域とを形成するための複数の不純物注入工程と、
前記不純物注入工程によって不純物が注入された領域に熱処理を行う複数の熱処理工程とを有し、
前記センサ部の不純物領域に対する不純物注入工程の少なくとも一部の不純物注入と、前記センサ部の不純物領域に対する熱処理工程の少なくとも一部の熱処理を先行して行い、その後、残りの不純物注入及び熱処理を行う、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記センサ部の不純物領域は、光電子を蓄積するためのｎ型不純物領域と、前記ｎ型不純物領域の上層に形成されて正孔を蓄積するためのｐ型不純物領域とを有し、前記ｎ型不純物領域及びｐ型不純物領域の不純物注入と熱処理を先行して行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記センサ部の不純物領域は、光電子を蓄積するためのｎ型不純物領域と、前記ｎ型不純物領域の上層に形成されて正孔を蓄積するためのｐ型不純物領域とを有し、前記ｎ型不純物領域の不純物注入と熱処理を先行して行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項４】
前記センサ部の不純物領域は、光電子を蓄積するためのｎ型不純物領域と、前記ｎ型不純物領域の上層に形成されて正孔を蓄積するためのｐ型不純物領域とを有し、前記ｐ型不純物領域の不純物注入と熱処理を先行して行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項５】
前記センサ部の不純物領域は、光電子を蓄積するための複数のｎ型不純物領域が半導体基板の深さ方向に階層的に形成され、前記複数のｎ型不純物領域の少なくとも一部のｎ型不純物領域の不純物注入と熱処理を先行して行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項６】
前記複数のｎ型不純物領域の深層側のｎ型不純物領域の不純物注入と熱処理を先行して行うことを特徴とする請求項５記載の固体撮像装置の製造方法。
【請求項７】
前記半導体基板の内部にウェル領域の不純物注入を行う工程を有し、前記センサ部の不純物領域に対する不純物注入工程の少なくとも一部の不純物注入と、前記センサ部の不純物領域に対する熱処理工程の少なくとも一部の熱処理を先行して行い、その後の工程で前記ウェル領域の不純物注入を行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【請求項８】
前記半導体基板の表面に素子分離領域とチャネリング防止用の熱酸化膜を形成する工程を有し、前記素子分離領域及び熱酸化膜を形成した後に、前記センサ部の不純物領域に対する不純物注入工程の少なくとも一部の不純物注入と、前記センサ部の不純物領域に対する熱処理工程の少なくとも一部の熱処理を行うことを特徴とする請求項１記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に光電変換を行うセンサ部とその駆動回路等を構成するトランジスタ等の回路素子を形成した固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、この種の固体撮像装置として、光電変換を行うフォトダイオード等のセンサ部によって画像の撮影を行う多数の画素を２次元アレイ状に配置した画素領域と、この画素領域の駆動や読み出した画素信号の信号処理を行う周辺回路領域とを同一半導体基板上に搭載したＣＭＯＳ型イメージセンサが知られている。
このＣＭＯＳ型イメージセンサでは、各画素内にセンサ部と各種の画素トランジスタを設けたものであり、センサ部で生成した信号電荷を画素内で電気信号に変換し、所定のタイミングで外部に出力する構成となっている。
一方、ＣＣＤ型イメージセンサにおいても、２次元アレイ状の画素（センサ部）やＣＣＤ転送レジスタを含む画素領域と、この画素領域から読み出した画素信号に信号処理を施す信号処理回路やＣＣＤ転送レジスタの駆動回路等が同一半導体基板上に設けられている。
したがって、いずれのイメージセンサにおいても、同一基板上にセンサ部のフォトダイオードとトランジスタ等の素子を形成することが必要となる。
【０００３】
そして、特にＣＭＯＳ型イメージセンサの場合、画素領域と周辺回路領域とを共通のＣＭＯＳプロセスで作成することが可能であり、従来は、それぞれの素子をほぼ同時期に形成するようにしていた。
例えば代表的な製造工程の例としては、画素領域及び周辺回路領域の素子分離形成→画素領域及び周辺回路領域のウェル形成→ＭＯＳトランジスタの所望の閾値を得るための不純物注入→画素領域及び周辺回路領域のゲート電極形成→センサ部の形成→配線形成といった順序となる。
しかし、最近では、両者の特性にあった工程を用いて機能の高度化を図る目的で、画素領域と周辺回路領域の処理工程を分離することも提案されている（例えば特許文献１参照）。
【特許文献１】特開２００３−１３２６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、画素領域と周辺回路領域の形成工程について、不純物注入と熱拡散処理という点で考えた場合、画素領域のフォトダイオードについては、取り扱い電荷量の増大や受光感度の向上等の高機能化の要請からｐｎ接合の各不純物領域に高エネルギーあるいは高濃度のイオン注入を適宜に行う必要があり、また、このようなイオン注入によって生じる領域内のダメージや結晶間の歪等を緩和するために、十分な時間と温度による熱拡散処理を行うことが好ましい。なお、熱拡散が不十分な場合、暗電流や白点傷の増大が観測されている。
これに対し、ＭＯＳトランジスタの不純物領域については、各素子の微細化が進んでおり、注入したイオンをできるだけ拡散させず、他の領域との干渉を抑制し、閾値等の微妙な特性の制御を可能とすることが求められている。
したがって、このような正反対の要求を共通の熱処理によって実現することは極めて困難な状況となりつつある。
一方、上述した画素領域と周辺回路領域の処理工程を分離する方法では、実質的には同一の工程を重複して行う回数が多くなり、製造工程の増大や煩雑化を招き、製造コストの増大や製造時間の長期化を招いてしまうことになる。
【０００５】
そこで本発明は、十分な熱処理を必要とするセンサ領域の形成工程と、熱処理を抑制したいその他の領域の形成工程とを有効に両立でき、素子の小型化とセンサ部の高機能化の双方を満足することが可能な固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の固体撮像装置の製造方法は、半導体基板上に光電変換を行うセンサ部の不純物領域と、その他の素子の不純物領域とを形成するための複数の不純物注入工程と、前記不純物注入工程によって不純物が注入された領域に熱処理を行う複数の熱処理工程とを有し、前記センサ部の不純物領域に対する不純物注入工程の少なくとも一部の不純物注入と、前記センサ部の不純物領域に対する熱処理工程の少なくとも一部の熱処理を先行して行い、その後、残りの不純物注入及び熱処理を行うことを特徴とする。
【発明の効果】
【０００７】
本発明の固体撮像装置の製造方法によれば、センサ部の不純物領域に対する不純物注入工程の少なくとも一部の不純物注入と、センサ部の不純物領域に対する熱処理工程の少なくとも一部の熱処理を先行して行い、その後、残りの不純物注入及び熱処理を行うようにしたことから、大幅な工程の増加を招くことなく、長時間で高温の熱処理を必要とするセンサ部の領域については十分な熱処理によって不純物注入時のダメージや歪を除去することができ、その他の領域については必要十分な熱処理によって不要な拡散を防止できる。
この結果、トランジスタ等の各素子の小型化とセンサ部の高機能化の双方を満足した固体撮像装置を提供できる効果がある。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態は、センサ部の不純物領域に対するイオン注入と熱処理の少なくとも一部を他のイオン注入や熱処理と分離して先に行うものである。
例えば、シリコン基板のウェル領域に、センサ部の電子蓄積領域となるｎ型不純物領域を形成する場合、先にセンサ部へのｎ型イオン注入を行い、その熱処理後に、その他の工程を行う。これにより、センサ部に対する十分な熱処理を行うことができ、暗電流や白傷ノイズの防止に貢献できるとともに、他の領域に対する過剰な熱処理を抑制し、微妙な特性の制御や素子の微細化等に貢献できる。
また、電荷蓄積容量を増大するために、濃度の異なるｎ型不純物領域を基板の深さ方向に階層的に形成する場合、例えば深層側のｎ型不純物領域だけについて先にイオン注入及び熱処理を行い、その後、表層側のｎ型不純物領域を他の素子のイオン注入及び熱処理とともに行うことができる。これにより、特にイオン注入時のダメージが大きく、かつ熱が加わり難い深層側のｎ型不純物領域に対しては十分な熱処理によってダメージの緩和を図り、表層側のｎ型不純物領域については熱処理を抑制して不純物の拡散を防止し、領域の形状を精度よく形成できるようにすることも可能である。
【０００９】
また、上述したｎ型不純物領域の上に正孔蓄積領域となるｐ型不純物領域を形成する場合、ｎ型不純物領域だけを先にｎ型イオン注入及び熱処理によって形成し、ｐ型不純物領域については他の不純物領域とともに、後工程で行うことが可能である。これにより、ｎ型不純物領域に対しては十分な熱処理によってダメージの緩和を図り、表層側のｐ型不純物領域については熱処理を抑制して不純物の拡散を防止し、領域の形状を精度よく形成できるようにすることができる。
あるいは、高濃度のｐ型不純物領域を形成する場合には、高濃度イオンによって分子結晶に生じる歪が大きくなるため、この歪を修正すべく、十分な熱処理を行うために、このｐ型不純物領域を先にｐ型イオン注入及び熱処理によって形成し、その後に他の工程を行うようにしてもよい。これにより、高濃度のｐ型不純物領域（正孔蓄積領域）によって高機能化したセンサ部を形成することが可能となる。
なお、高濃度化したｐ型不純物領域と階層化したｎ型不純物領域のイオン注入と熱処理を全て先に行うことももちろん可能である。
また、通常は先に基板中に形成されるｐ型ウェル領域を、上述したセンサ部のイオン注入及び熱処理後に、その他の工程とともに行うことにより、ウェル領域の形状を精度よく形成できるようにすることも可能である。
【実施例１】
【００１０】
図１及び図２は本発明の実施例１によるＣＭＯＳイメージセンサの製造工程の第１の例を示す断面図であり、図１は画素領域のセンサ部及び読み出しトランジスタの製造工程を示し、図２は周辺回路領域の製造工程を示している。なお、図１及び図２に示した（Ａ）から（Ｆ）の断面が互いに共通する時点での状態を示しているものとする。
図１及び図２に示す例は、シリコン基板に信号電子の蓄積領域となるｎ型不純物領域と正孔の蓄積領域となるｐ＋型不純物領域を設けてフォトダイオードを形成する場合に、ｎ型不純物領域とｐ＋型不純物領域のイオン注入及び熱処理を他の領域に先立って行うようにしたものである。
【００１１】
まず、図１（Ａ）及び図２（Ａ）は、ｎ型シリコン基板１の表面に例えばＬＯＣＯＳ(local oxidation of silicon)層による素子分離領域２ａを形成し、その後に行う不純物注入時のチャネリング防止のための熱酸化膜２を形成した状態である。この素子分離領域２ａ及び熱酸化膜２は画素領域と周辺領域の区別なく形成する。
次に、図１（Ｂ）及び図２（Ｂ）では、センサ部を除いてフォトレジスト層１１のマスクを形成し、図１（Ｂ）に示すように、センサ部にｎ型不純物領域３となるリン等のｎ型イオン注入を行う。このｎ型イオン注入は高エネルギで行い、所定の深さ位置にｎ型不純物領域が形成されるようにする。
次に、図１（Ｃ）に示すように、センサ部の表面にｐ＋型不純物領域４となるボロン等のｐ型イオン注入を行う。このｐ型イオン注入では、高濃度イオンの注入を行い、高い正孔蓄積作用を得る。なお、これらのイオン注入工程では、図２（Ｂ）及び図２（Ｃ）に示すように、周辺領域側はフォトレジスト層１１で覆ったままである。
次に、図１（Ｄ）及び図２（Ｄ）では、フォトレジスト層１１を除去し、例えば９００°Ｃの高温で熱処理を行い、先に注入したｎ型イオンとｐ型イオンの熱拡散を行い、イオン注入によるダメージや歪を緩和する。以上が本例で特徴となる工程である。
【００１２】
この後、図１（Ｅ）では、シリコン基板１に画素領域の第１ｐ型ウェル領域５、及び第２ｐ型ウェル領域６となるイオン注入を行い、図２（Ｅ）では、周辺回路領域のＭＯＳトランジスタの所望の閾値を得るための不純物層７や周辺回路領域のｐ型ウェル領域８となるイオン注入を行う。
さらに、図１（Ｆ）及び図２（Ｆ）では、ゲート電極９を形成し、さらに画素領域及び周辺回路領域のＭＯＳトランジスタのソース及びドレイン領域１０を形成する。この後は、従来の製造工程と同様の工程で、図示しない上層膜の形成や熱処理等を行うが、本発明には直接関係しないので説明は省略する。
【００１３】
図３及び図４は本発明の実施例１によるＣＭＯＳイメージセンサの製造工程の第２の例を示す断面図であり、図３は画素領域のセンサ部及び読み出しトランジスタの製造工程を示し、図４は周辺回路領域の製造工程を示している。なお、図３及び図４に示した（Ａ）から（Ｅ）の断面が互いに共通する時点での状態を示しているものとし、図１及び図２と同様の構成要素については同一符号を付している。
図３及び図４に示す例は、シリコン基板に信号電子の蓄積領域となるｎ型不純物領域と正孔の蓄積領域となるｐ＋型不純物領域を設けてフォトダイオードを形成する場合に、ｎ型不純物領域のイオン注入及び熱処理は他の領域に先立って行い、ｐ＋型不純物領域のイオン注入及び熱処理は他の領域とともに後工程で行うようにしたものである。
【００１４】
まず、図３（Ａ）及び図４（Ａ）では、上記第１の例と同様に、ｎ型シリコン基板１の表面に例えばＬＯＣＯＳ層による素子分離領域２ａを形成し、その後に行う不純物注入時のチャネリング防止のための熱酸化膜２を形成した状態である。この素子分離領域２ａ及び熱酸化膜２は画素領域と周辺領域の区別なく形成する。
次に、図３（Ｂ）及び図４（Ｂ）では、センサ部を除いてフォトレジスト層１１のマスクを形成し、図３（Ｂ）に示すように、センサ部にｎ型不純物領域３となるリン等のｎ型イオン注入を行う。このｎ型イオン注入は高エネルギで行い、所定の深さ位置にｎ型不純物領域が形成されるようにする。
次に、図３（Ｃ）及び図４（Ｃ）では、フォトレジスト層１１を除去し、例えば９００°Ｃの高温で熱処理を行い、先に注入したｎ型イオンの熱拡散を行い、イオン注入によるダメージや歪を緩和する。以上が本例で特徴となる工程である。
【００１５】
この後、図３（Ｄ）では、シリコン基板１に画素領域の第１ｐ型ウェル領域５、及び第２ｐ型ウェル領域６となるイオン注入を行い、図４（Ｄ）では、周辺回路領域のＭＯＳトランジスタの所望の閾値を得るための不純物層７や周辺回路領域のｐ型ウェル領域８となるイオン注入を行う。
さらに、図３（Ｅ）及び図４（Ｅ）では、センサ部の表面にｐ＋型不純物領域４となるボロン等のｐ型イオン注入を行うとともに、ゲート電極９を形成し、さらに画素領域及び周辺回路領域のＭＯＳトランジスタのソース及びドレイン領域１０を形成する。この後は、従来の製造工程と同様の工程で、図示しない上層膜の形成や熱処理等を行うが、本発明には直接関係しないので説明は省略する。
このような本例では、センサ部のｎ型不純物領域３のイオン注入と熱処理だけを先に行い、ｐ＋型不純物領域４は従来と同様に後の工程で行うようにしたことから、ｎ型不純物領域３の高エネルギによるイオン注入によって生じたダメージについては、十分な熱処理によって緩和でき、かつ、ｐ＋型不純物領域４については熱拡散を抑制して高精度の加工を行うことが可能となる。
【００１６】
図５は本例の製造方法によるｎチャネルＭＯＳトランジスタの特性変動の一例を示す説明図であり、縦軸に閾値、横軸にゲート長をとり、従来の製造方法で作成したトランジスタの特性βと、本例（図１及び図２）の製造方法で作成したトランジスタの特性αとを対比したものである。
図示のように、本例の製造方法を用いることにより、ＭＯＳトランジスタの各不純物領域を適正な熱処理によって高精度に制御でき、主に閾値の低下、短チャネル効果の増大を実現できる。
【００１７】
図６は本例の製造方法を適用するＣＭＯＳ型イメージセンサの画素回路の構成例を示す回路図である。なお、図中の楕円部分Ａが図１または図３に示す箇所である。図示のように、この回路は、単位画素１０１内にフォトダイオード１０２、読み出しトランジスタ１０３、増幅トランジスタ１０４、リセットトランジスタ１０５、垂直選択トランジスタ１０６等を有し、読み出しトランジスタ１０３の動作は垂直読み出し線１０７によって制御され、リセットトランジスタ１０５の動作は水平リセット線１１０によって制御され、垂直選択トランジスタ１０６の動作は垂直選択線１０９によって制御される。
そして、フォトダイオード１０２で生成した信号電荷を読み出しトランジスタ１０３によってフローティングデフュージョンＦＤに読み出し、その電位変動を増幅トランジスタ１０４によって電気信号に変換し、これを垂直選択トランジスタ１０６を通して垂直信号線１０８に出力する。また、ＦＤの電位は、リセットトランジスタ１０５によって電源電位に定期的にリセットされる。
【００１８】
なお、本実施例は、図６に示すような画素回路を有する固体撮像装置に限らず、他のＣＭＯＳイメージセンサやＣＣＤイメージセンサ等にも同様に適用できるものである。
また、本発明の製造方法は、図１〜図４に示した工程に限らず、その他にも種々の変形が可能である。
例えば、上述のように、ｎ型不純物領域を基板の深さ方向に階層的に形成する場合、その全部の階層または一部の階層を先にｎ型イオン注入して熱処理を行うようにしてもよい。
また、上述した正孔蓄積領域となるｐ型不純物領域を形成しない素子構造のフォトダイオードを設けるものについても同様に適用できるものである。
さらに、イオン注入と熱処理を先に行う領域の組み合わせについては、種々の形態を採用できるものであり、本発明は特許請求の範囲の記載の趣旨を逸脱しない範囲で、それらを全て含むものとする。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例による固体撮像装置の製造工程の第１の例を示す断面図である。
【図２】本発明の実施例による固体撮像装置の製造工程の第１の例を示す断面図である。
【図３】本発明の実施例による固体撮像装置の製造工程の第２の例を示す断面図である。
【図４】本発明の実施例による固体撮像装置の製造工程の第２の例を示す断面図である。
【図５】本発明の実施例による製造工程によって生じるＭＯＳトランジスタの特性改善状況を示す説明図である。
【図６】本発明の実施例による固体撮像装置の画素回路の一例を示す回路図である。
【符号の説明】
【００２０】
１……ｎ型シリコン基板、２……熱酸化膜、２ａ……素子分離領域、３……ｎ型不純物領域、４……ｐ＋型不純物領域、５、６、８……ｐ型ウェル領域、７……不純物層、９……ゲート電極、１０……ソース及びドレイン領域。
【図１】
2006041237.tif 000003
【図２】
2006041237.tif 000004
【図３】
2006041237.tif 000005
【図４】
2006041237.tif 000006
【図５】
2006041237.tif 000007
【図６】
2006041237.tif 000008