(57)【要約】【課題】  アナログ電圧信号に関するサンプリング回路において、電圧をサンプリングするコンデンサの充電を、複数のサンプリング期間にて間欠的に行うと、合間のリーク電流による放電により、コンデンサの充電が平衡状態に達しない。【解決手段】  サンプリング期間では充放電回路１０が入力電圧Ｖinと出力電圧Ｖoutとの差に応じた電流でコンデンサＣを充放電する。電圧ストア回路１８は、サンプリング期間の終了時のＶoutをＡ／Ｄ変換した基準電圧値を保持する。次のサンプリング期間の開始に先立って、リチャージ回路１２は電圧ストア回路１８から基準電圧値をＤ／Ａ変換した電圧とＶoutとの差に応じた電流でコンデンサＣを充電し、コンデンサＣのサンプリング期間の合間での放電量を補い、前回のサンプリング期間の終了時の充電量を回復する。これにより、Ｖoutが速やかに目的サンプリング電圧に近づく。【選択図】        図１
2006074230.tif 000002
【特許請求の範囲】
【請求項１】
充電量に応じた出力電圧を出力端子に与えるコンデンサと、
周期的にサンプリング期間を設定し、入力信号のうち当該各サンプリング期間におけるサンプリング対象信号の電圧に応じて前記コンデンサを充放電する充放電回路と、
前記サンプリング期間の終了時の前記出力電圧である終止電圧に基づいて基準電圧値を定め、保持する基準電圧保持回路と、
前記基準電圧値に基づいてリストア目標電圧を生成する目標電圧生成回路と、
前記サンプリング期間の少なくとも一部分に先行するリストア期間を設定し、当該リストア期間において前記リストア目標電圧に応じて前記コンデンサを充放電し、１周期前の前記サンプリング期間での前記終止電圧に応じた前記出力電圧を設定する出力電圧リストア回路と、
を有することを特徴とするサンプリング回路。
【請求項２】
請求項１に記載のサンプリング回路において、
前記出力電圧リストア回路は、前記充放電回路より充放電能力が大きいことを特徴とするサンプリング回路。
【請求項３】
請求項１又は請求項２に記載のサンプリング回路において、
前記リストア期間は、前記サンプリング期間より長いことを特徴とするサンプリング回路。
【請求項４】
請求項１から請求項３のいずれか１つに記載のサンプリング回路において、
前記入力信号は、テレビジョン信号に基づく信号であり、前記テレビジョン信号の垂直帰線期間に対応して現れる特徴信号を前記サンプリング対象信号として含み、
前記充放電回路は、前記各垂直帰線期間それぞれに対応して前記サンプリング期間を設定すること、
を特徴とするサンプリング回路。
【請求項５】
請求項４に記載のサンプリング回路において、
前記出力電圧リストア回路は、前記テレビジョン信号の垂直走査期間に対応して前記リストア期間を設定すること、
を特徴とするサンプリング回路。
【請求項６】
充電量に応じた出力電圧を出力端子に与えるコンデンサと、
入力信号に現れるｎ種類（ｎは２以上の自然数）のサンプリング対象信号Ｕi（ｉは１≦ｉ≦ｎである自然数）それぞれに対応してｎ種類のサンプリング期間Ｓiを周期的に設定し、当該各サンプリング期間において、前記入力信号の電圧に応じて前記コンデンサを充放電する充放電回路と、
前記各サンプリング期間Ｓiの終了時の前記出力電圧である終止電圧に基づいて前記各サンプリング対象信号Ｕiに対応する基準電圧値Ｖiをそれぞれ定め、保持する基準電圧保持回路と、
前記各基準電圧値Ｖiそれぞれに基づいてリストア目標電圧Ｗiを生成する目標電圧生成回路と、
前記各サンプリング期間Ｓiに対し、先行する前記サンプリング期間後に始まり当該サンプリング期間Ｓiの少なくとも一部期間を残して終了するリストア期間Ｒiを設定し、当該リストア期間Ｒiにおいて前記リストア目標電圧Ｗiに応じて前記コンデンサを充放電し、１周期前の前記サンプリング期間Ｓiでの前記終止電圧に応じた前記出力電圧を設定する出力電圧リストア回路と、
を有することを特徴とするサンプリング回路。
【請求項７】
請求項１から請求項６のいずれか１つに記載のサンプリング回路において、
前記基準電圧保持回路は、
前記終止電圧をデジタル値にＡ／Ｄ変換するＡ／Ｄ変換回路と、
前記デジタル値を前記基準電圧値として記憶する記憶回路と、
を有し、
前記目標電圧生成回路は、前記記憶回路に記憶された前記デジタル値をアナログ電圧にＤ／Ａ変換して前記リストア目標電圧を生成するＤ／Ａ変換回路を有すること、
を特徴とするサンプリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力されたアナログ信号を抜き出して標本化するサンプリング回路に関し、特に入力信号に間欠的に現れるサンプリング対象信号をそれに含まれるノイズ成分の影響を回避して精度良く取り出すことに関する。
【背景技術】
【０００２】
アナログ信号に対するサンプリング動作を行う回路として、サンプルホールド回路が知られている。このサンプルホールド回路は、入力信号の電圧をサンプリングし、サンプリングした電圧をホールドして出力するという２つの動作を行う。このサンプリングおよびホールドには、コンデンサが使用されている。なお、そのサンプルホールド回路を集積化する場合、コンデンサを集積回路内に内蔵する内蔵型と、集積回路の外部に設ける外付け型のサンプルホールド回路が存在する。
【０００３】
図６は、従来のサンプルホールド回路の原理を示す回路図である。充放電回路２は、サンプルホールド回路の入力端子ＩＮとコンデンサＣの一方端との間に設けられ、制御信号ＰＳによりオン／オフを制御され、オン状態では充放電回路２の入力端子Ｎinと出力端子Ｎoutとの電圧差に応じた電流を出力してコンデンサＣを充放電する。充放電回路２は出力インピーダンスを低く構成される一方、入力端子ＩＮに印加される入力信号Ｖinへの影響を避けるために入力インピーダンスは高く構成される。またコンデンサＣはサンプリングした電圧をホールドするために、サンプルホールド回路の出力端子ＯＵＴに対して電圧フォロワを介して接続される。電圧フォロワはコンデンサＣに対して高入力インピーダンスを実現し、出力端子ＯＵＴに対しては低出力インピーダンスを実現し、コンデンサＣにサンプリングされた電圧を出力端子ＯＵＴから出力電圧Ｖoutとして出力する。
【０００４】
図６では、ダーリントン接続されたトランジスタＱ０１，Ｑ０２が電圧フォロワに相当する。トランジスタＱ０１，Ｑ０２で構成されたダーリントン回路は、トランジスタ単体のエミッタ接地回路よりも高い入力インピーダンスを実現することができ、出力端子ＯＵＴを介したコンデンサＣの放電を抑制するのに適してしている。例えば、トランジスタＱ０１はｎｐｎ型であり、ベースにコンデンサＣ及び充放電回路２の出力端子Ｎoutが接続され、コレクタがＱ０２のベース、エミッタが出力端子ＯＵＴにそれぞれ接続される。トランジスタＱ０２はｐｎｐ型であり、エミッタを電源Ｖcc、コレクタを出力端子ＯＵＴにそれぞれ接続される。トランジスタＱ０２のコレクタと接地電位Ｖssとの間には電流源Ｉ0が接続され、Ｑ０２にコレクタ−エミッタ間電流Ｉceを供給する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電圧信号のサンプリングにおいては、充放電回路２の充放電電流を大きくすれば、コンデンサＣの充電完了までの時間が短くなり、サンプリングの応答性を高めることができる一方で、入力信号Ｖinに含まれ得る比較的短い時定数で変動するノイズ成分の影響を受けやすくなり、サンプリングされた電圧の精度、信頼性に問題を生じることがある。この問題に対しては、充放電回路２の充放電電流を小さくして、ノイズ成分の時定数に比べて長い時間をかけて入力信号をサンプリングすることが対策として挙げられる。
【０００６】
しかし、サンプリング対象となる信号が入力信号に断続的にしか現れないような場合には、１回に十分なサンプリング期間を設定することができず、充電電流を下げて耐ノイズ性能を向上させ、安定したサンプリングを実現することが難しいという問題があった。この問題への対応として、サンプリング対象信号が現れるタイミングに合わせてサンプリング期間を間欠的に複数設定することが考えられる。これは、サンプリング期間にて、充放電回路によりコンデンサをサンプリング対象信号に応じて充放電する動作と、サンプリング期間の合間の期間（ホールド期間）にて、コンデンサに充電された電圧をホールドする動作とを交互に繰り返すことによって、サンプリング期間を累積加算的に長くし、その過程にて漸次、目的とするサンプリング電圧への収束を図るものである。
【０００７】
ここで、上述したようにコンデンサＣと出力端子ＯＵＴとの間に流れる電流は抑制されるように工夫されているが、実際にはこれを完全に０とすることは難しい。例えば、上述のダーリントン接続では、Ｑ０１，Ｑ０２それぞれの電流増幅率をｈFE1，ｈFE2とすると、Ｑ０１のベース電流として、Ｑ０２のコレクタ−エミッタ間電流Ｉceの（１／ｈFE1×１／ｈFE2）に相当する電流が流れる。このような電流により、コンデンサＣは時間の経過と共に放電して、出力電圧Ｖoutが変化するという問題がある。特に、コンデンサＣを含めた回路全体を集積回路として実現する場合、チップ面積を抑制するために、コンデンサＣの容量を大きくすることが難しく、比較的小さい放電電流であってもＶoutが大きく変化する。
【０００８】
上述の間欠的な複数のサンプリング期間にて漸次、目的サンプリング電圧への到達を図る方法において、ホールド期間におけるコンデンサの放電の影響が大きい場合、例えば、ホールド期間が長い場合には、サンプリング期間における充電速度が追いつかず、目的サンプリング電圧に到達できない、又は到達まで長い時間を要するといった問題を生じる。
【０００９】
本発明は上述の問題を解決するためになされたものであり、サンプリング動作を間欠的に設定される複数の期間に分けて行う場合に、目的サンプリング電圧への速やかな到達を可能とするサンプリング回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るサンプリング回路は、充電量に応じた出力電圧を出力端子に与えるコンデンサと、周期的にサンプリング期間を設定し、入力信号のうち当該各サンプリング期間におけるサンプリング対象信号の電圧に応じて前記コンデンサを充放電する充放電回路と、前記サンプリング期間の終了時の前記出力電圧である終止電圧に基づいて基準電圧値を定め、保持する基準電圧保持回路と、前記基準電圧値に基づいてリストア目標電圧を生成する目標電圧生成回路と、前記サンプリング期間の少なくとも一部分に先行するリストア期間を設定し、当該リストア期間において前記リストア目標電圧に応じて前記コンデンサを充放電し、１周期前の前記サンプリング期間での前記終止電圧に応じた前記出力電圧を設定する出力電圧リストア回路と、を有する。
【００１１】
本発明によれば、サンプリング期間の終了時の出力電圧が基準電圧値というデータとして保持される。出力電圧リストア回路は、次のサンプリング期間に基本的に先行するリストア期間にて基準電圧値に基づいてコンデンサを充放電し、サンプリング期間相互間の間隔期間にて充放電回路による充放電を停止したことによるコンデンサの放電量が補われる（リストア動作）。すなわち、これにより、コンデンサの充電量が前回のサンプリング期間の終了時の状態に復元される。その上で、次のサンプリング期間での充放電回路によるコンデンサの充放電（サンプリング動作）を行うことにより、間欠的に設定される複数のサンプリング期間に分けて行われるサンプリング動作にて、サンプリング対象信号の電圧を速やかにサンプリングすることが可能となる。なお、リストア期間の設定に際しては、リストア動作が各サンプリング期間の終了前に完了することが１つの要件となる。この要件が満たされれば、リストア期間はサンプリング期間にオーバーラップしても構わない。但し、その場合、実効的なサンプリング期間は、リストア期間の終了以降の期間となる。そのため、各サンプリング期間でのサンプリング動作を効果的に行う上では、リストア期間がサンプリング期間にオーバーラップする量を少なくすることが望ましく、特に、サンプリング期間の開始直前にリストア期間が終了するように設定することが望ましい。
【００１２】
他の本発明に係るサンプリング回路においては、前記出力電圧リストア回路が、前記充放電回路より充放電能力が大きい。
【００１３】
本発明によれば、リストア動作を短時間で完了させることが可能となり、リストア期間を短くすることができる。ここで、充放電回路に関しては、サンプリング動作において入力信号に含まれるノイズの影響を回避するために、その充放電能力を大きくすることに対して制限があるが、出力電圧リストア回路に関しては、目標電圧は基準電圧値に基づいて生成される一定電圧であり、基本的にノイズの影響等により変動しないため、その充放電能力を大きくすることが可能である。
【００１４】
さらに他の本発明に係るサンプリング回路においては、前記リストア期間が、前記サンプリング期間より長い。
【００１５】
本発明によれば、入力信号とは独立して目標電圧を生成することができることに対応して、リストア期間の長さはサンプリング期間とは独立して設定可能である。リストア期間を長く設定することにより、出力電圧リストア回路の充放電能力を上げずに十分なリストア動作が実現される。
【００１６】
本発明の好適な態様は、前記入力信号が、テレビジョン信号に基づく信号であり、前記テレビジョン信号の垂直帰線期間に対応して現れる特徴信号を前記サンプリング対象信号として含み、前記充放電回路が、前記各垂直帰線期間それぞれに対応して前記サンプリング期間を設定するサンプリング回路である。
【００１７】
本発明の他の好適な態様は、前記出力電圧リストア回路が、前記テレビジョン信号の垂直走査期間に対応して前記リストア期間を設定するサンプリング回路である。
【００１８】
他の本発明に係るサンプリング回路は、充電量に応じた出力電圧を出力端子に与えるコンデンサと、入力信号に現れるｎ種類（ｎは２以上の自然数）のサンプリング対象信号Ｕi（ｉは１≦ｉ≦ｎである自然数）それぞれに対応してｎ種類のサンプリング期間Ｓiを周期的に設定し、当該各サンプリング期間において、前記入力信号の電圧に応じて前記コンデンサを充放電する充放電回路と、前記各サンプリング期間Ｓiの終了時の前記出力電圧である終止電圧に基づいて前記各サンプリング対象信号Ｕiに対応する基準電圧値Ｖiをそれぞれ定め、保持する基準電圧保持回路と、前記各基準電圧値Ｖiそれぞれに基づいてリストア目標電圧Ｗiを生成する目標電圧生成回路と、前記各サンプリング期間Ｓiに対し、先行する前記サンプリング期間後に始まり当該サンプリング期間Ｓiの少なくとも一部期間を残して終了するリストア期間Ｒiを設定し、当該リストア期間Ｒiにおいて前記リストア目標電圧Ｗiに応じて前記コンデンサを充放電し、１周期前の前記サンプリング期間Ｓiでの前記終止電圧に応じた前記出力電圧を設定する出力電圧リストア回路と、を有する。
【００１９】
本発明によれば、入力信号にそれぞれ周期的に、例えば互い違いに現れる複数のサンプリング対象信号に対し、それぞれ複数のサンプリング期間に亘るサンプリング動作を行って、耐ノイズ性能が向上し安定したサンプリングを実現することができる。
【００２０】
上記本発明の好適な態様は、前記基準電圧保持回路が、前記終止電圧をデジタル値にＡ／Ｄ変換するＡ／Ｄ変換回路と、前記デジタル値を前記基準電圧値として記憶する記憶回路と、を有し、前記目標電圧生成回路が、前記記憶回路に記憶された前記デジタル値をアナログ電圧にＤ／Ａ変換して前記リストア目標電圧を生成するＤ／Ａ変換回路を有するサンプリング回路である。
【発明の効果】
【００２１】
本発明によれば、前回のサンプリング期間の終了から次のサンプリング期間までのホールド期間でのコンデンサの放電量を、出力電圧リストア回路による再充電により補った上で、次のサンプリング期間でのサンプリング動作が行われるので、目的サンプリング電圧への速やかな到達が可能となる。
【発明を実施するための最良の形態】
【００２２】
［実施形態１］
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００２３】
本実施形態は、本発明に係るサンプリング回路を利用したサンプルホールド回路であり、図１は当該サンプルホールド回路（又はサンプリング回路）の原理を説明するための模式的な回路構成図である。この回路を概観すると、充放電回路１０、リチャージ回路１２、コンデンサ１４、電圧フォロワ回路１６、電圧ストア回路１８及び制御回路２０を含んで構成される。
【００２４】
充放電回路１０は、サンプルホールド回路の入力端子ＩＮとコンデンサＣの一方端との間に設けられ、制御回路２０からの制御信号ＰＳによりオン／オフを制御され、オン状態では充放電回路１０の入力端子Ｎinと出力端子Ｎoutとの電圧差に応じた電流を出力してコンデンサＣ（コンデンサ１４）を充放電する。充放電回路１０は出力インピーダンスを低く構成される一方、入力端子ＩＮに印加される入力信号Ｖinへの影響を避けるために入力インピーダンスは高く構成される。
【００２５】
リチャージ回路１２は、充放電回路１０に並列にコンデンサＣに接続され、その入力端子Ｎin'は電圧ストア回路１８の出力電圧を印加される。リチャージ回路１２は制御回路２０からの制御信号ＰＲによりオン／オフを制御され、オン状態ではリチャージ回路１２の入力端子Ｎin'と出力端子Ｎout'との電圧差に応じた電流を出力してコンデンサＣを充放電する。
【００２６】
コンデンサＣは一方端を充放電回路１０及びリチャージ回路１２それぞれの出力端子とトランジスタＱ０１のベースとに接続され、他方端を接地電位Ｖssに接続される。コンデンサＣは充電量に応じた電圧を生じ、この電圧はトランジスタＱ０１のベースに入力される。
【００２７】
電圧フォロワ回路１６は、コンデンサＣとサンプルホールド回路の出力端子ＯＵＴとの間に接続されインピーダンス変換を行う。すなわち、コンデンサＣから見た入力インピーダンスは高く、一方、出力インピーダンスを低く構成される。これにより、出力端子ＯＵＴからの放電によるコンデンサＣの電圧の低下を抑制しつつ、コンデンサＣの電圧を出力端子ＯＵＴから出力電圧Ｖoutとして取り出すことができる。インピーダンス変換は、例えば、ダーリントン接続されたトランジスタＱ０１，Ｑ０２により実現される。例えば、トランジスタＱ０１はｎｐｎ型であり、ベースにコンデンサＣが接続され、コレクタがＱ０２のベース、エミッタが出力端子ＯＵＴにそれぞれ接続される。トランジスタＱ０２はｐｎｐ型であり、エミッタを電源Ｖcc、コレクタを出力端子ＯＵＴにそれぞれ接続される。トランジスタＱ０２のコレクタと接地電位Ｖssとの間には電流源Ｉ0が接続され、Ｑ０２にコレクタ−エミッタ間電流Ｉceを供給する。
【００２８】
電圧ストア回路１８は、アナログ電圧信号の出力電圧Ｖoutをデジタル値（基準電圧値）に変換するＡ／Ｄ変換回路、基準電圧値を保持するレジスタ、及び基準電圧値をアナログ電圧信号（リストア目標電圧）に変換するＤ／Ａ変換回路を含んで構成される。電圧ストア回路１８のＡ／Ｄ変換、Ｄ／Ａ変換はそれぞれ制御回路２０からの制御信号ＰＳ，ＰＲに基づいて行われる。このように、電圧ストア回路１８は基準電圧保持回路及び出力電圧リストア回路として機能する。
【００２９】
制御回路２０は、制御信号ＰＳ，ＰＲを生成して、充放電回路１０、リチャージ回路１２、電圧ストア回路１８の動作を制御する。図２は、本サンプルホールド回路の動作を説明する模式的なタイミング図である。制御信号ＰＳ，ＰＲがＬ（Low）レベルのとき、充放電回路１０、リチャージ回路１２はそれぞれコンデンサＣに対する充放電動作を行い、Ｈ（High）レベルのとき、充放電動作を停止する。具体的には、ＰＳがＬレベルとなることによりサンプリング期間が始まり、充放電回路１０による充放電動作が開始され、ＶoutがＶinに向けて変化し始める（時刻ｔ0）。
【００３０】
サンプリング期間が終了すると、ＰＳがＨレベルとされ、充放電回路１０の充放電動作が停止される（時刻ｔ1）。また、この制御信号ＰＳの立ち上がりに連動して電圧ストア回路１８がＶoutをＡ／Ｄ変換してその値を保持する。さらに電圧ストア回路１８は、その値をＤ／Ａ変換した電圧信号Ｖstを出力する。なお、図２は、サンプリング期間の終了時ｔ1において、ＶoutはＶinに到達していないことを示している。
【００３１】
電圧ストア回路１８が出力する電圧信号Ｖstは一定に維持されるが、ＶoutはコンデンサＣがＱ０１のベース電流により放電されることに伴って緩やかに低下する（期間ｔ1〜ｔ2）。その結果、ＶstとＶoutとの間には差が生じる。
【００３２】
次のサンプリング期間（期間ｔ3〜ｔ4）に先行して、リチャージ期間（リストア期間）が設定される。リチャージ期間はＰＲがＬレベルとなることにより始まり、リチャージ回路１２による充放電動作が開始され、ＶoutがＶstに向けて変化し始める（時刻ｔ2）。ここでは、リチャージ回路１２の充放電能力が充放電回路１０よりも大きく設定される例を示しており、リチャージ期間ではサンプリング期間よりも速やかにＶoutが変化する様子が図示されている。リチャージ回路１２の充放電動作により、期間ｔ1〜ｔ2でのコンデンサＣの放電量が補われ、リチャージ期間の終了時であり次のサンプリング期間の開始時でもある時刻ｔ3において、Ｖoutは前回のサンプリング期間の終了時ｔ1でのレベル又はそれに近いレベルに復元される。
【００３３】
次のサンプリング期間（ｔ3〜ｔ4）は、この復元されたＶoutを起点として充放電回路１０によるコンデンサＣの充放電動作が開始されるため、その終了時ｔ4では、前回のサンプリング期間の終了時ｔ1よりＶinに近づいたＶoutを得ることができる。なお、図２は、このサンプリング期間にてＶoutがＶinに到達したことを示しているが、今回、到達できなくても、さらにリチャージ回路１２によるリチャージ動作及び充放電回路１０によるサンプリング動作を繰り返すことで、ＶoutをＶinに漸近させることができる。
【００３４】
上述のようにリチャージ回路１２によるリチャージ動作により、前回のサンプリング期間終了後のコンデンサＣの放電量が補われるので、間欠的に設定される複数のサンプリング期間でのサンプリング動作によってもＶoutをＶinに収束させることが可能となる。これにより、サンプリング期間の合間におけるコンデンサＣの放電を考慮せずに、充放電回路１０の充放電能力を下げることが可能となり、サンプリングの耐ノイズ性能の向上、安定化が図られる。
【００３５】
図３は、本サンプルホールド回路の電圧ストア回路１８及び制御回路２０を除く部分の概略の回路構成図である。この回路は、ｐｎｐ型バイポーラトランジスタＱ１〜Ｑ５と、ｎｐｎ型バイポーラトランジスタＱ６〜Ｑ１９と、電流源Ｉ１〜Ｉ５と、抵抗Ｒ１〜Ｒ８と、コンデンサＣと、電源Ｂとを含んで構成される。
【００３６】
この回路において、回路ブロック３０は充放電回路１０の差動増幅回路の一部、回路ブロック３２はリチャージ回路１２の差動増幅回路の一部をそれぞれ構成する。回路ブロック３４は、これら両差動増幅回路の負荷側に共通に接続され、差動増幅回路の２つの入力電圧の差に応じた電流を発生し、コンデンサＣを充放電する。コンデンサＣの充電量に応じた電圧は電圧フォロワ回路１６を介して出力端子からＶoutとして取り出される。
【００３７】
充放電回路１０の差動増幅回路は、トランジスタＱ６とＱ７とを差動対として構成され、これらトランジスタのエミッタに共通の定電流回路が接続される。この定電流回路はトランジスタＱ９，Ｑ１０及び抵抗Ｒ５により構成される。トランジスタＱ９はコレクタをトランジスタＱ６，Ｑ７に接続され、またエミッタが抵抗Ｒ５を介して接地電位Ｖssに接続される。トランジスタＱ９のベース電位を、ダイオード接続されたトランジスタＱ１０のベース−エミッタ間電圧Ｖbeで規定することにより、トランジスタＱ９は定電流を流す。トランジスタＱ９のベースと接地電位との間に接続されたトランジスタＱ８は制御信号ＰＳに応じて定電流回路をオン／オフ制御するスイッチとして機能する。トランジスタＱ８のベースに印加される信号ＰＳがＨレベルのとき、ｎｐｎトランジスタＱ８はオン状態であり、トランジスタＱ９のベースはトランジスタＱ８により接地電位に短絡され、オフ状態となり定電流回路は停止状態となる。一方、信号ＰＳがＬレベルのときは、ｎｐｎトランジスタＱ８はオフ状態であり、トランジスタＱ９はベースにトランジスタＱ１０のＶbeを印加され、オン状態となり定電流回路が動作する。
【００３８】
トランジスタＱ６，Ｑ７のコレクタにはそれぞれ、トランジスタＱ１，Ｑ２のコレクタが接続される。トランジスタＱ１，Ｑ２はそれぞれダイオード接続されると共に、トランジスタＱ３，Ｑ４とそれぞれ電流ミラー接続される。トランジスタＱ１〜Ｑ４それぞれのエミッタは、抵抗Ｒ１〜４をそれぞれ介して電源電圧Ｖccに接続されている。ここではＶccは所定の正電圧であり、電源Ｂにより供給される。
【００３９】
トランジスタＱ３のコレクタはダイオード接続されたトランジスタＱ１３を介してコンデンサＣに接続される。トランジスタＱ３には、電流ミラー回路によりトランジスタＱ１と同じコレクタ−エミッタ間電流Ｊ１が流れる。
【００４０】
トランジスタＱ４のコレクタにはダイオード接続されたトランジスタＱ１１が接続される。トランジスタＱ１１とＱ１２とは電流ミラー回路を構成し、トランジスタＱ１２のコレクタはコンデンサＣに接続される。なお、トランジスタＱ１１，Ｑ１２それぞれのエミッタは抵抗Ｒ６，Ｒ７を介して接地される。トランジスタＱ１２には、２段の電流ミラー回路を介して、トランジスタＱ２と同じコレクタ−エミッタ間電流Ｊ２が流れる。
【００４１】
コンデンサＣはトランジスタＱ１３が供給する電流Ｊ１とトランジスタＱ１２が吸い込む電流Ｊ２との合成電流Ｊ（≡Ｊ１−Ｊ２）により充放電される。コンデンサＣの一方端はトランジスタＱ１４のベースに接続される。一方、他方端は接地される。
【００４２】
トランジスタＱ１４，Ｑ５はそれぞれ図１のトランジスタＱ０１，Ｑ０２に対応し、ダーリントン回路を構成する。具体的には、トランジスタＱ１４は、ベースにコンデンサＣを接続され、コレクタをトランジスタＱ５のベース、エミッタを出力端子ＯＵＴにそれぞれ接続される。トランジスタＱ５は、エミッタを電源Ｖcc、コレクタを出力端子ＯＵＴにそれぞれ接続される。また、トランジスタＱ５のコレクタと接地電位Ｖssとの間には電流源Ｉ３が接続され、Ｑ５にコレクタ−エミッタ間電流Ｉceを供給する。
【００４３】
リチャージ回路１２の差動増幅回路は、上述した充放電回路１０の差動増幅回路と同様の回路構成を有する。すなわち、リチャージ回路１２の差動増幅回路は、トランジスタＱ１５とＱ１６とを差動対として構成され、これらトランジスタのエミッタに共通の定電流回路が接続される。この定電流回路はトランジスタＱ１８，Ｑ１９及び抵抗Ｒ８により構成される。トランジスタＱ１８はコレクタをトランジスタＱ１５，Ｑ１６に接続され、またエミッタが抵抗Ｒ８を介して接地電位Ｖssに接続される。トランジスタＱ１８のベース電位を、ダイオード接続されたトランジスタＱ１９のベース−エミッタ間電圧Ｖbeで規定することにより、トランジスタＱ１８は定電流を流す。トランジスタＱ１８のベースと接地電位との間に接続されたトランジスタＱ１７は制御信号ＰＲに応じて定電流回路をオン／オフ制御するスイッチとして機能する。トランジスタＱ１７のベースに印加される信号ＰＲがＨレベルのとき、ｎｐｎトランジスタＱ１７はオン状態であり、トランジスタＱ１８のベースはトランジスタＱ１７により接地電位に短絡され、オフ状態となり定電流回路は停止状態となる。一方、信号ＰＲがＬレベルのときは、ｎｐｎトランジスタＱ１７はオフ状態であり、トランジスタＱ１８はベースにトランジスタＱ１９のＶbeを印加され、オン状態となり定電流回路が動作する。
【００４４】
トランジスタＱ１５，Ｑ１６のコレクタにはそれぞれ、トランジスタＱ１，Ｑ２のコレクタが接続される。すなわち、上述したように、リチャージ回路１２の差動増幅回路は、負荷側の回路ブロック３４を充放電回路１０の差動増幅回路と共有している。
【００４５】
充放電回路１０の差動対の一方のトランジスタＱ６はベースを入力端子ＩＮに接続され、他方のトランジスタＱ７はベースを出力端子ＯＵＴに接続される。これにより、制御信号ＰＳがＬとなり定電流回路が動作する場合には、ＶinとＶoutとの差に応じた合成電流Ｊが生じ、当該電流ＪによりコンデンサＣが充放電され、上述のサンプリング動作が行われる。
【００４６】
また、リチャージ回路１２の差動対の一方のトランジスタＱ１５はベースに電圧ストア回路１８の出力Ｖstを印加され、他方のトランジスタＱ１６はベースを出力端子ＯＵＴに接続される。これにより、制御信号ＰＲがＬとなり定電流回路が動作する場合には、ＶstとＶoutとの差に応じた合成電流Ｊが生じ、当該電流ＪによりコンデンサＣが充放電され、上述のリチャージ動作が行われる。
【００４７】
具体的には、Ｖin（又はＶst）＞Ｖoutの場合には、コンデンサＣは充電され、Ｖin（又はＶst）＜Ｖoutの場合には、放電される。この動作により、出力電圧Ｖoutはサンプリング期間においては時間の経過と共にＶinに近づき、リチャージ期間においてはＶstに近づく。
【００４８】
既に述べたが、図２にはリチャージ回路１２の充放電能力が充放電回路１０よりも大きく設定される例を示している。この充放電能力は例えば、充放電回路１０、リチャージ回路１２それぞれの差動増幅回路に設けられた定電流回路が供給する電流量の合計に応じて定まる。すなわち、各定電流回路はトランジスタＱ１，Ｑ２それぞれに流れる電流Ｊ１，Ｊ２の合計を供給する。そこで、充放電回路１０の定電流回路の電流量を小さく設定することにより、Ｊ１，Ｊ２は共に小さくなり、コンデンサＣの充放電電流Ｊを小さくすることができ、耐ノイズ性能を向上させることができる。一方、リチャージ回路１２の定電流回路の電流量を大きく設定することにより、前回のサンプリング期間終了時のＶoutを速やかに復元することができる。
【００４９】
なお、リチャージ回路１２の充放電能力を大きくする代わりに、リチャージ期間を長くしてもよい。
【００５０】
［実施形態２］
上述の第１の実施形態のサンプルホールド回路は入力信号Ｖinから１種類の電圧値をサンプリングする構成であったが、同様の原理に基づいて、Ｖinの互いに異なるタイミングに現れる複数の電圧値をそれぞれサンプリングする回路も実現可能である。本発明の第２の実施形態として、この複数の電圧値をサンプリングする回路を説明する。本回路では、電圧ストア回路１８が複数の基準電圧値を保持できるように構成される。以下の説明において、上記第１の実施形態と同様の構成要素には同じ符号を付して説明を省略する。
【００５１】
この実施形態に係る回路は、ＳＥＣＡＭ方式のカラーテレビジョン信号をデコードする回路であり、図４はその概略のブロック図である。この回路は、色復調回路４０、色差信号弁別回路４２、サンプルホールド回路４４、スイッチ４６、電圧分割回路４８を含んで構成される。
【００５２】
ここで、ＳＥＣＡＭ方式とは、フランスなどのカラーテレビジョン受信機の標準規格であり、２つの色差信号（Ｒ−Ｙ，Ｂ−Ｙ）が周波数変調され、線順次に多重化される。色副搬送波周波数ｆscは、Ｒ−Ｙに対して４．４０６ＭＨｚ、Ｂ−Ｙに対して４．２５０ＭＨｚである。各走査線がいずれの色差信号に対応するものであるかを判別するために、走査線毎に重畳されるカラーバースト信号をＦＭ検波し、色副搬送波周波数に応じた電圧信号Ｖscが取り出される。
【００５３】
ここで４．４０６ＭＨｚに対応するＦＭ検波結果の電圧をＶsc1、４．２５０ＭＨｚに対応するＦＭ検波結果の電圧をＶsc2と表す。色差信号弁別回路４２は、取り出したＶscがＶsc1とＶsc2のいずれであるかを、それらの中間レベルＶrefとの比較により判別する。Ｖrefとして、両色副搬送波周波数の中央の周波数である４．３２８ＭＨｚに対応するＦＭ検波レベルが用いるのが確実な判別を行う上で好適である。しかし、この４．３２８ＭＨｚを確実に検波できる信号は、元々のＳＥＣＡＭ方式の映像信号には存在しない。そこで、垂直帰線期間に、ＰＡＬ方式の色副搬送波周波数ｆsc（４．４３ＭＨｚ）を有する信号と、水平同期周波数ｆh（１５．６２５ｋＨｚ）を２５６倍して得られる４ＭＨｚの信号とを挿入し、それらの検波レベルＶref1，Ｖref2に基づいて、４．３２８ＭＨｚに対応する電圧信号Ｖrefを定めることが行われる。
【００５４】
スイッチ４６は、切り換え信号ＳＥＬに基づいて動作し、ＳＥＣＡＭ方式の映像信号（ＳＥＣＡＭビデオ信号）と、ＰＡＬ方式のｆscを有したクロック（ｆscクロック）と、例えばＣＣＤディレイラインの駆動回路等にて生成される駆動のための４ＭＨｚのクロック（ＣＣＤクロック）とを切り換えて色復調回路４０に入力する。ここで、ｆscクロック、ＣＣＤクロックは１．３ｍＳの時間幅を有する垂直帰線期間内の所定位置にそれぞれ挿入される。一方、走査期間にはＳＥＣＡＭビデオ信号が色復調回路４０に入力される。
【００５５】
色復調回路４０は入力された信号を検波して、色差信号弁別回路４２及びサンプルホールド回路４４へ出力する。
【００５６】
サンプルホールド回路４４は、垂直帰線期間に挿入されたｆscクロック及びＣＣＤクロックに対応して色復調回路４０の出力信号に現れる検波レベルＶref1，Ｖref2をそれぞれ複数の垂直帰線期間に亘ってサンプリングする。２つの検波レベルを同時並列的にサンプリングするために、電圧ストア回路５０は２つのレジスタ５２，５４を備えて、２つの基準電圧値を保持可能に構成される。
【００５７】
制御回路５６は、制御信号ＰＳ，ＰＲを生成して、充放電回路１０、リチャージ回路１２、電圧ストア回路１８の動作を制御する。ここで、制御回路５６は、切り換え信号ＳＥＬを取り込み、色復調回路４０の出力に検波レベルＶref1，Ｖref2それぞれが現れる期間に同期するように制御信号ＰＳ，ＰＲを生成することができる。
【００５８】
また制御回路５６は切り換え信号ＳＥＬを、レジスタ５２，５４の選択に利用することができる。
【００５９】
電圧分割回路４８は、電圧ストア回路５０がレジスタ５２，５４に保持された基準電圧値をＤ／Ａ変換して出力する電圧Ｖst1，Ｖst2を継続して入力される。ここでＶst1，Ｖst2はそれぞれＶref1，Ｖref2のサンプリング値に応じた電圧である。電圧分割回路４８はこれらＶst1，Ｖst2を抵抗５８，６０で比例分割して、４．３２８ＭＨｚに対応するＶrefを生成し、色差信号弁別回路４２へ出力する。
【００６０】
色差信号弁別回路４２は、各水平走査期間に現れるカラーバースト信号に対応した検波レベルを、電圧分割回路４８から得たＶrefと比較して、当該水平走査期間の映像信号が２つの色差信号のいずれに対応するかを判別して、水平走査線毎にＲ−Ｙ出力とＢ−Ｙ出力とに振り分けて出力する。
【００６１】
図５は、サンプルホールド回路の動作を説明する模式的なタイミング図である。サンプルホールド回路４４への入力信号Ｖinには、各垂直帰線期間（Ｖ−ＢＬＫ）に、Ｖref2の電圧レベルを有する波形７０と、Ｖref1の電圧レベルを有する波形７２とが現れる。波形７０は切り換え信号ＳＥＬが色復調回路４０への入力としてＣＣＤクロックを選択している期間に現れ、波形７２は切り換え信号ＳＥＬがｆscクロックを選択している期間に現れる。制御回路５６は信号ＳＥＬがＣＣＤクロック又はｆscクロックを選択する状態となると、所定の期間だけ信号ＰＳをＬレベルに遷移させる（期間ｔ0〜ｔ1，ｔ2〜ｔ3，ｔ5〜ｔ6，ｔ8〜ｔ9）。
【００６２】
初めの垂直帰線期間にてＶref2をサンプリングする期間が来ると、充放電回路１０による充放電動作が開始され、ＶoutがＶref2に向けて変化し始める（時刻ｔ0）。当該サンプリング期間が終了すると、ＰＳがＨレベルとされ、充放電回路１０の充放電動作が停止される（時刻ｔ1）。また、この制御信号ＰＳの立ち上がりに連動して電圧ストア回路５０がＶoutをＡ／Ｄ変換してその値をレジスタ５４に保持する。ここでレジスタは信号ＳＥＬに基づいて選択される。さらに電圧ストア回路５０は、その値をＤ／Ａ変換した電圧信号Ｖst2を電圧分割回路４８へ出力する。
【００６３】
次に同じ垂直帰線期間にてＶref1をサンプリングする期間が来ると、充放電回路１０による充放電動作が開始され、ＶoutがＶref1に向けて変化し始める（時刻ｔ2）。当該サンプリング期間が終了すると、ＰＳがＨレベルとされ、充放電回路１０の充放電動作が停止される（時刻ｔ3）。また、この制御信号ＰＳの立ち上がりに連動して電圧ストア回路５０がＶoutをＡ／Ｄ変換してその値をレジスタ５２に保持する。さらに電圧ストア回路５０は、その値をＤ／Ａ変換した電圧信号Ｖst1を電圧分割回路４８へ出力する。
【００６４】
なお、図５は、サンプリング期間の終了時ｔ1，ｔ3において、ＶoutはそれぞれＶref2，Ｖref1に到達していないことを示している。
【００６５】
次の垂直帰線期間にてＶref2をサンプリングする期間が到来したとき（時刻ｔ5）、一般にレジスタ５４に保持されたＶst2とＶoutとは相違する。そこで、サンプリング期間（期間ｔ5〜ｔ6）に先行して、リチャージ期間（期間ｔ4〜ｔ5）が設定される。リチャージ期間はＰＲがＬレベルとなることにより始まり、これに連動して電圧ストア回路５０が信号ＳＥＬに基づいてＶst2を選択してリチャージ回路１２に入力する。そして、リチャージ回路１２による充放電動作により、ＶoutがＶst2に向けて変化し始める（時刻ｔ4）。ここでは、リチャージ回路１２の充放電能力が充放電回路１０よりも大きく、リチャージ期間ではサンプリング期間よりも速やかにＶoutが変化する。リチャージ回路１２の充放電動作により、期間ｔ1〜ｔ4にてコンデンサＣに生じた電圧変化（電圧フォロワ回路１６等による放電やＶref1のサンプリング動作に起因する電圧変動）が補償され、リチャージ期間の終了時でありＶref2に関するサンプリング期間の開始時でもある時刻ｔ5において、Ｖoutは前回のＶref2に関するサンプリング期間の終了時ｔ1でのレベル又はそれに近いレベルに復元される。
【００６６】
サンプリング期間（ｔ5〜ｔ6）では、この復元されたＶoutを起点として充放電回路１０によるコンデンサＣの充放電動作が開始されるため、その終了時ｔ6では、前回のサンプリング期間の終了時ｔ1よりＶref2に近づいたＶoutが得られ、これに応じた値にレジスタ５４の内容が更新される。なお、図５は、このサンプリング期間にてＶoutがＶref2に到達したことを示しているが、今回、到達できなくても、さらにリチャージ回路１２によるリチャージ動作及び充放電回路１０によるサンプリング動作を垂直帰線期間毎に繰り返すことで、ＶoutをＶref2に漸近させることができる。
【００６７】
Ｖref2に関するサンプリング期間の後に、同じ垂直帰線期間にて、Ｖref1に関するサンプリング期間が到来する（時刻ｔ8）。このとき、一般にレジスタ５２に保持されたＶst1とＶoutとは相違する。そこで、サンプリング期間（期間ｔ8〜ｔ9）に先行して、リチャージ期間（期間ｔ7〜ｔ8）が設定される。リチャージ期間の開始に連動して電圧ストア回路５０が信号ＳＥＬに基づいてＶst1を選択してリチャージ回路１２に入力する。そして、リチャージ回路１２による充放電動作により、ＶoutがＶst1に向けて変化し始める（時刻ｔ7）。リチャージ回路１２の充放電動作により、期間ｔ3〜ｔ7にてコンデンサＣに生じた電圧変化（電圧フォロワ回路１６等による放電やＶref2のサンプリング動作に起因する電圧変動）が補償され、リチャージ期間の終了時でありＶref1に関するサンプリング期間の開始時でもある時刻ｔ8において、Ｖoutは前回のＶref1に関するサンプリング期間の終了時ｔ3でのレベル又はそれに近いレベルに復元される。
【００６８】
サンプリング期間（ｔ8〜ｔ9）は、この復元されたＶoutを起点として充放電回路１０によるコンデンサＣの充放電動作が開始されるため、その終了時ｔ9では、前回のサンプリング期間の終了時ｔ3よりＶref1に近づいたＶoutが得られ、これに応じた値にレジスタ５２の内容が更新される。なお、図５は、このサンプリング期間にてＶoutがＶref1に到達したことを示しているが、今回、到達できなくても、さらにリチャージ回路１２によるリチャージ動作及び充放電回路１０によるサンプリング動作を垂直帰線期間毎に繰り返すことで、ＶoutをＶref1に漸近させることができる。
【００６９】
なお、リチャージ回路１２の充放電能力を大きくする代わりに、リチャージ期間を長くしてもよい。例えば、Ｖref2のサンプリング動作に先行するリチャージ期間の開始時刻ｔ4は、時刻ｔ3以降のタイミングであればいつでもよく、当該リチャージ期間ｔ4〜ｔ5を垂直走査期間に対応した長さとすることができる。一方、Ｖref1のサンプリング動作に先行するリチャージ期間の開始時刻ｔ7は、同じ垂直帰線期間内の時刻ｔ6までしか早めることができない。しかし、Ｖref2とＶref1とのレベル差は比較的小さいので、Ｖref1に関するリチャージ期間ｔ7〜ｔ8は、Ｖref2に関するリチャージ期間ｔ4〜ｔ5ほど拡大しなくても十分なリチャージが行われ得る。
【図面の簡単な説明】
【００７０】
【図１】本発明に係るサンプリング回路の原理を説明するための模式的な回路構成図である。
【図２】第１の実施形態に係るサンプルホールド回路の動作を説明する模式的なタイミング図である。
【図３】本発明の実施形態に係るサンプルホールド回路の電圧ストア回路及び制御回路を除く部分の概略の回路構成図である。
【図４】第２の実施形態に係るＳＥＣＡＭ方式カラーテレビジョン信号をデコードする回路の概略のブロック図である。
【図５】第２の実施形態に係るサンプルホールド回路の動作を説明する模式的なタイミング図である。
【図６】従来のサンプルホールド回路の原理を示す回路図である。
【符号の説明】
【００７１】
１０  充放電回路、１２  リチャージ回路、１４  コンデンサ、１６  電圧フォロワ回路、１８，５０  電圧ストア回路、２０，５６  制御回路、４０  色復調回路、４２  色差信号弁別回路、４４  サンプルホールド回路、４６  スイッチ、４８  電圧分割回路、５２，５４  レジスタ、５８，６０  抵抗。
【図１】
2006074230.tif 000003
【図２】
2006074230.tif 000004
【図３】
2006074230.tif 000005
【図４】
2006074230.tif 000006
【図５】
2006074230.tif 000007
【図６】
2006074230.tif 000008