(57)【要約】【課題】製造工程が容易で且つ充分な耐圧特性を得ることが可能なＪＴＥ構造を得る。【解決手段】半導体装置は、ＳｉＣ基板１に形成されたｎ型のドリフト層２にショットキ接続するアノード電極３とその外周部に形成されたＪＴＥ領域６を有する。ＪＴＥ領域６は、ドリフト層２の上部におけるアノード電極３のエッジの下を含む領域に形成された第１のｐ型領域６ａと、その外側に形成され第１のｐ型領域６ａよりも不純物面濃度が低い第２のｐ型領域６ｂとから成る。第２のｐ型領域６ｂは、アノード電極３のエッジから１５μｍ以上外側に配設される。第１のｐ型領域６ａの不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、第２のｐ型領域６ｂの不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である。【選択図】図１
2006165225.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたｎ型ドリフト層と、
前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、
前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ（Junction Termination Extension）領域とを備える半導体装置であって、
前記ＪＴＥ領域は、
前記エッジに接続する第１のｐ型領域と、
前記第１のｐ型領域の外側に形成され、当該第１のｐ型領域よりも不純物面濃度が低い第２のｐ型領域とから成り、
前記第２のｐ型領域は、前記エッジから１５μｍ以上外側に配設されており、
前記第１のｐ型領域の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、
前記第２のｐ型領域の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記第１のｐ型領域と前記第２のｐ型領域とは、厚さは互いに等しく、単位体積あたりの不純物濃度は第２のｐ型領域の方が低い
ことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記第１のｐ型領域と前記第２のｐ型領域とは、単位体積あたりの不純物濃度は互いに等しく、厚さは前記第２のｐ型領域の方が小さい
ことを特徴とする半導体装置。
【請求項４】
半導体基板と、
前記半導体基板に形成されたｎ型ドリフト層と、
前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、
前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ（Junction Termination Extension）領域とを備える半導体装置であって、
前記ＪＴＥ領域の不純物面濃度は、前記エッジから外側に向けて連続的に低くなっており、
前記ＪＴＥ領域において、
前記エッジ下の部分の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、
前記エッジから１５μｍ外側の部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2である
ことを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記ＪＴＥ領域は、厚さが一定であり、単位体積あたりの不純物濃度が前記エッジから外側に向けて連続的に低くなっている
ことを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置であって、
前記ＪＴＥ領域は、単位体積あたりの不純物濃度が一定であり、厚さが前記エッジから外側に向けて連続的に小さくなっている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置構造に関するものであり、特に、ショットキ電極を有する半導体素子の終端構造に関するものである。
【背景技術】
【０００２】
ＳｉＣ（炭化シリコン）を用いた半導体装置は、温度特性および耐圧特性に優れたデバイスとして知られている。しかし、炭化シリコンを使用した半導体装置の製造技術には、多くの解決すべき課題が残されており、特に高電圧用の装置に関しては課題が多い。例えば、ＳｉＣを用いたショットキ障壁ダイオードでは、素子の周囲に適切な終端構造を設けることが課題とされている。ショットキ電極の外縁部（エッジ）近傍には、電界のピーク（電界集中）が発生するのが通常であるため、その部分の電界集中を低減すること可能な終端構造が望まれている。
【０００３】
ＳｉＣ基板に形成したショットキ障壁ダイオード素子の終端構造としては、ＳｉＣ基板におけるショットキ電極の外周にｐ型領域を設け、該ｐ型領域のチャージレベルを素子の外側に向けて段階的に小さくしたJunction Termination Extension（ＪＴＥ）構造が知られている（例えば特許文献１）。
【０００４】
【特許文献１】特表平２００１−５０８９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＪＴＥ構造では、上記ｐ型領域（以下「ＪＴＥ領域」と称する）のチャージレベルが素子の外側に向けて徐々に小さくなるように、不純物濃度ないしは厚さの異なる複数の領域を形成する必要がある。即ち、ＪＴＥ領域は、チャージレベルの異なる複数個のｐ型領域により形成される。そのためＪＴＥ領域を形成するためには多くの工程数が必要とされ、製造コスト低減を妨げる要因となる。
【０００６】
先に述べたように、電界集中はショットキ電極のエッジ近傍で発生しやすい。そのため、ＪＴＥ領域におけるショットキ電極と接する部分の濃度および厚さを適切に設定する必要がある。そうでなければ、ショットキ電極端の電界集中を十分には緩和することができず、当該ショットキ電極端でのトンネル電流が増大し、理想耐圧に近い降伏電圧を得ることができない。また電界集中は、ＪＴＥ領域を構成する複数のｐ型領域の境界部分、つまりチャージレベルが急激に変化する部分でも生じ、ＪＴＥ領域の耐圧特性を劣化させる要因になっている。
【０００７】
本発明は以上のような課題を解決するためになされたものであり、製造工程が容易で且つ充分な耐圧特性を得ることが可能なＪＴＥ構造を有する半導体装置、および、内部での電界集中の発生を抑制可能なＪＴＥ構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の局面に係る半導体装置は、半導体基板と、前記半導体基板に形成されたｎ型ドリフト層と、前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ領域とを備える半導体装置であって、前記ＪＴＥ領域は、前記エッジに接続する第１のｐ型領域と、前記第１のｐ型領域の外側に形成され、当該第１のｐ型領域よりも不純物面濃度が低い第２のｐ型領域とから成り、前記第２のｐ型領域は、前記エッジから１５μｍ以上外側に配設されており、前記第１のｐ型領域の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、前記第２のｐ型領域の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2であるものである。
【０００９】
本発明の第２の局面に係る半導体装置は、半導体基板と、前記半導体基板に形成されたｎ型ドリフト層と、前記半導体基板上に形成され、前記ｎ型ドリフト層にショットキ接続する電極と、前記ｎ型ドリフト層上部に形成され、前記電極の前記半導体基板に接する部分のエッジの下を含む領域に配設されたｐ型のＪＴＥ領域とを備える半導体装置であって、前記ＪＴＥ領域の不純物面濃度は、前記エッジから外側に向けて連続的に低くなっており、前記ＪＴＥ領域において、前記エッジ下の部分の不純物面濃度は、１．８×１０13〜４×１０13ｃｍ-2であり、前記エッジから１５μｍ外側の部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2であるものである。
【発明の効果】
【００１０】
本発明の第１の局面によれば、ＪＴＥ領域は、第１のｐ型領域と第２のｐ型領域という２つのｐ型領域により構成されており、構造が簡単である。よって、従来のＪＴＥ構造よりも少ない工程数で形成可能である。従って、製造工程の簡略化および製造コストの低減に寄与できる。且つ、第１のｐ型領域の不純物面濃度は１．８×１０13〜４×１０13ｃｍ-2であり、第２のｐ型領域の不純物面濃度は１×１０13〜２．５×１０13ｃｍ-2であるので、ＪＴＥ領域内での電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。
【００１１】
本発明の第２の局面によれば、ＪＴＥ領域内における不純物面濃度は、電極のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2であり、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2であるので、ＪＴＥ領域内での電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。また、ＪＴＥ領域内の不純物面濃度は、電極のエッジ下の部分から外側に向けて連続的に低くなるので、ＪＴＥ領域内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域の耐圧特性はさらに向上する。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態１＞
図１は本発明の実施の形態１に係る半導体装置の構造を示す断面図である。当該半導体装置は、ＳｉＣ基板１に形成されたショットキ障壁ダイオードを備えている。即ち、ｎ型のＳｉＣ基板１に同じくｎ型のＳｉＣドリフト層２が形成され、その上面には、当該ドリフト層２とショットキ接続するアノード電極３（ショットキ電極）が形成される。ドリフト層２は、当該ダイオードが１０００Ｖ程度の耐圧を実現できるよう、不純物濃度（ドーピング濃度）は２×１０15〜１２×１０15ｃｍ-3に、厚さは５〜１５μｍに設定されている。ドリフト層２の上面の、アノード電極３が接しない領域には絶縁膜４が形成される。また、ＳｉＣ基板の底面には当該ダイオードのカソード電極５が設けられる。
【００１３】
ドリフト層２の上部におけるアノード電極３の外周部には、終端構造としてのＪＴＥ領域６が形成される。より具体的には、ＪＴＥ領域６は、アノード電極３のＳｉＣ基板１に接する部分のエッジの下を含む領域に形成される。なお、以下の説明において「アノード電極３のエッジ」とは、「アノード電極３におけるＳｉＣ基板１に接する部分のエッジ」（即ち図１に示す点Ａ）を指すものとする。
【００１４】
本実施の形態では、当該ＪＴＥ領域６は図１の如く、第１のｐ型領域６ａおよび第２のｐ型領域６ｂという２つのｐ型領域により構成される。第１のｐ型領域６ａは、ドリフト層２の上部に形成され、アノード電極３のエッジに接するように形成される。この第１のｐ型領域６ａは、アノード電極３のエッジから内側に５μｍ以上、外側に１５μｍ以上の幅で形成されていればよい。
【００１５】
第２のｐ型領域６ｂは、第１のｐ型領域６ａよりもチャージレベルが低いものであり、ドリフト層２の上部における第１のｐ型領域６ａの外側に形成される。第２のｐ型領域６ｂは、第１のｐ型領域６ａとの境界から外側に１５μｍ以上の幅で形成されていればよい。
【００１６】
ここで、不純物領域のチャージレベルを示す概念として、「不純物面濃度（ｃｍ-2）」を導入する。不純物面濃度は、不純物領域の単位体積あたりの不純物濃度（ｃｍ-3）に、その不純物領域の厚さを乗じて得られる。面濃度が高いほどチャージレベルが高いと言える。なお、以下の説明で「不純物濃度」という場合は、単位体積あたりの濃度を示すものとする。
【００１７】
本発明者は、図１に示した構造のダイオードについて、第１のｐ型領域６ａおよび第２のｐ型領域６ｂのチャージレベル（面濃度）を変化させたときの電界分布の変化をシミュレーションし、第１のｐ型領域６ａおよび第２のｐ型領域６ｂそれぞれの適切な不純物面濃度を検討した。図２および図３にその結果を示す。
【００１８】
図２は、図１に示した構造のダイオードに１０００Ｖの逆方向電圧を印加させた場合の、ＪＴＥ領域６におけるアノード電極３のエッジ下の不純物面濃度（即ち、第１のｐ型領域６ａの不純物面濃度）と、その部分の電界強度との関係を示している。通常、アノード電極３のエッジ下では電界のピークが発生する。シミュレーションの結果、図２に示すように、第１のｐ型領域６ａの不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2の範囲のときはそのピークが１ＭＶ／ｃｍ以下に抑制されることが分かる。
【００１９】
一方図３は、図１に示した構造のダイオードに１０００Ｖの逆方向電圧を印加させた場合の、第２のｐ型領域６ｂの不純物面濃度と、当該第２のｐ型領域６ｂの内側端（即ち第１のｐ型領域６ａとの境界）（図１の点Ｘ）および外側端（図１の点Ｙ）の電界強度との関係を示している。図１のＪＴＥ領域６では、通常その２つの部分（第２のｐ型領域６ｂの内側端および外側端）で電界のピークが発生する。図３のように、第２のｐ型領域６ｂの不純物面濃度が低くなると第２のｐ型領域６ｂの内側端のピークが大きくなり、高くなると外側端のピークが大きくなる。シミュレーションの結果、第２のｐ型領域６ｂの不純物面濃度が１×１０13〜２．５×１０13ｃｍ-2の範囲のときは、その２つのピークが共に３．５ＭＶ／ｃｍ以下に抑制されることが分かる。
【００２０】
そこで本実施の形態では、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に設定し、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定する。但し、第２のｐ型領域６ｂの不純物面濃度は第１のｐ型領域６ａのそれよりも低くする。
【００２１】
例えば、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの厚さを共に０．７μｍに設定し、第１のｐ型領域６ａの不純物濃度を５×１０17ｃｍ-3、第２のｐ型領域６ｂの不純物濃度を２×１０17ｃｍ-3に設定すればよい。このとき、第１のｐ型領域６ａの不純物面濃度は３．５×１０13ｃｍ-2であり、第２のｐ型領域６ｂの不純物面濃度は１．４×１０13ｃｍ-2になる。
【００２２】
図２および図３に示したシミュレーション結果から分かるように、不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2の第１のｐ型領域６ａと、１×１０13〜２．５×１０13ｃｍ-2の第２のｐ型領域６ｂとから成るＪＴＥ領域６を用いることにより、例えば１０００Ｖ程度の電圧がダイオードに印加されてもアノード電極３のエッジ下の電界ピークは１ＭＶ／ｃｍ以下に抑えられる。従って、アノード電極３のエッジ下の電界集中に伴うトンネル電流の増大が抑制され、降伏現象の発生を防止できる。それと共に、第２のｐ型領域６ｂの内側端および外側端の電界ピークは、共に３．５ＭＶ／ｃｍ以下に抑えられ、ＪＴＥ領域６内の電界分布が平坦化される。即ち、ＪＴＥ領域６の特定の部分に高電界が生じることが抑制される。従って、電界集中に起因してなだれ現象が生じる降伏点が、アノード電極３に近くなり、降伏現象は安定に且つ可逆的に生じることになる。その結果、本実施の形態に係るダイオードは、理想耐圧に近い降伏電圧を得ることができる。
【００２３】
以上説明したように、本実施の形態のＪＴＥ領域６は、第１のｐ型領域６ａと第２のｐ型領域６ｂという２つのｐ型領域により構成されており、構造が簡単である。よって、従来のＪＴＥ構造よりも少ない工程数で形成可能である。従って、製造工程の簡略化および製造コストの低減に寄与できる。且つ、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に設定し、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定しているので、電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。
【００２４】
なお、図１においては、アノード電極３はその一部が絶縁膜４の上面に乗り上げた形状であるが、本発明の適用はそのような形状のアノード電極３に限られるものではない。即ち、アノード電極３が絶縁膜４の上面に形成されない（アノード電極３の下側全面がＳｉＣ基板１に接する）構造であってもよい。
【００２５】
＜実施の形態２＞
実施の形態１では、図１に示したように第１のｐ型領域６ａと第２のｐ型領域６ｂとを、同じ厚さに形成した。そしてそれら各々の不純物濃度を調整することにより、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定した。
【００２６】
しかし上記したように、不純物面濃度は、不純物領域の不純物濃度に、当該不純物領域の厚さを乗じて得られるので、その厚さを調整することによって面濃度を調整することもできる。
【００２７】
図４は、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。同図において、図１に示したものと同様の要素には、同一符号を付してあるので、それらの詳細な説明は省略する。
【００２８】
本実施の形態では、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの不純物濃度を等しくし、厚さに差をつけることによって、第１のｐ型領域６ａの不純物面濃度を１．８×１０13〜４×１０13ｃｍ-2に、第２のｐ型領域６ｂの不純物面濃度を１×１０13〜２．５×１０13ｃｍ-2に設定する。
【００２９】
例えば、第１のｐ型領域６ａおよび第２のｐ型領域６ｂの不純物濃度を共に５×１０17ｃｍ-3にする。そして図４のように、第１のｐ型領域６ａと第２のｐ型領域６ｂとで厚さに差をつける。例えば、第１のｐ型領域６ａの厚さを０．７μｍにし、第２のｐ型領域６ｂの厚さを０．３μｍにする。それにより、第１のｐ型領域６ａの不純物面濃度は３．５×１０13ｃｍ-2になり、第２のｐ型領域６ｂの不純物面濃度は１．５×１０13ｃｍ-2になる。
【００３０】
本実施の形態においても、第１のｐ型領域６ａの不純物面濃度は１．８×１０13〜４×１０13ｃｍ-2になり、第２のｐ型領域６ｂの不純物面濃度は１×１０13〜２．５×１０13ｃｍ-2になるので、実施の形態１と同様に電界集中の発生を抑制でき、半導体装置の耐圧特性を向上させることができる。また本実施の形態でも、ＪＴＥ領域６は２つのｐ型領域により構成されるので、実施の形態１と同様に少ない工程数で形成可能である。
【００３１】
＜実施の形態３＞
先に述べたように、従来のＪＴＥ構造では、ＪＴＥ領域を構成する複数のｐ型領域の境界、即ち、ＪＴＥ領域内でチャージレベルが急激に変化する部分で電界集中が生じていた。本実施の形態では、ＪＴＥ領域内部での電界集中の発生を抑制できるＪＴＥ構造を示す。
【００３２】
図５は、実施の形態３に係る半導体装置の構造を示す断面図である。同図においても、図１に示したものと同様の要素には、同一符号を付してある。
【００３３】
ＪＴＥ領域６を構成するｐ型領域は、アノード電極３のエッジ下を含む領域に形成されており、当該エッジから外側に２０μｍ以上の長さを有している。本実施の形態では、図５の如くＪＴＥ領域６の厚さは一定である。そして、ＪＴＥ領域６内における不純物濃度を、アノード電極３のエッジから外側に向けて連続的に低くなるようにする。このときアノード電極３のエッジ下の部分の不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2になり、アノード電極３のエッジから１５μｍの部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2になるように設定する。
【００３４】
例えば、ＪＴＥ領域６の厚さを０．７μｍにし、アノード電極３のエッジ下の部分の不純物濃度が５×１０17ｃｍ-3、当該エッジから１５μｍの部分の不純物濃度が２×１０17ｃｍ-3になるように、ＪＴＥ領域６内の不純物濃度を連続的に変化させればよい。即ち、ＪＴＥ領域６内の不純物濃度分布を図６のグラフのようにする。それにより、ＪＴＥ領域６におけるアノード電極３のエッジ下の部分の不純物面濃度は３．５×１０13ｃｍ-2になり、当該エッジから１５μｍの部分の不純物面濃度は１．４×１０13ｃｍ-2になる。
【００３５】
ＪＴＥ領域６内における不純物面濃度を、アノード電極３のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2にし、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2になるように設定することにより、当該ＪＴＥ領域６の不純物面濃度分布は実施の形態１に類似したものとなる。従って、実施の形態１と同様に、電界集中の発生が抑制され、半導体装置の耐圧特性を向上させることができる。
【００３６】
また本実施の形態では、ＪＴＥ領域６の厚さを一定にし、不純物濃度をアノード電極３のエッジ下の部分から外側に向けて連続的に低くしているので、当該ＪＴＥ領域６内の不純物面濃度は、アノード電極３のエッジ下の部分から外側に向けて連続的に低くなる。つまり、ＪＴＥ領域６内には不純物面濃度が急激に（不連続的に）変化する部分がない。従って、ＪＴＥ領域６内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域６の耐圧特性はさらに向上する。
【００３７】
＜実施の形態４＞
図７は、実施の形態４に係る半導体装置の構造を示す断面図である。同図においても、図１に示したものと同様の要素には、同一符号を付してある。
【００３８】
ＪＴＥ領域６を構成するｐ型領域は、アノード電極３のエッジ下を含む領域に形成されており、当該エッジから外側に２０μｍ以上の長さを有している。本実施の形態では、ＪＴＥ領域６内の不純物濃度は一定である。そして図７の如く、ＪＴＥ領域６の厚さを、アノード電極３のエッジから外側に向けて連続的に小さくする。このときアノード電極３のエッジ下の部分の不純物面濃度が１．８×１０13〜４×１０13ｃｍ-2になり、アノード電極３のエッジから１５μｍの部分の不純物面濃度は、１×１０13〜２．５×１０13ｃｍ-2になるように設定する。
【００３９】
例えば、ＪＴＥ領域６の不純物濃度を５×１０17ｃｍ-3にし、アノード電極３のエッジ下の部分の厚さが０．７μｍ、当該エッジから１５μｍの部分の厚さが０．３μｍになるように、ＪＴＥ領域６内の厚さを連続的に変化させればよい。即ち、ＪＴＥ領域６の厚さ分布を図８のグラフのようにする。それにより、ＪＴＥ領域６におけるアノード電極３のエッジ下の部分の不純物面濃度は３．５×１０13ｃｍ-2になり、当該エッジから１５μｍの部分の不純物面濃度は１．５×１０13ｃｍ-2になる。
【００４０】
ＪＴＥ領域６内における不純物面濃度を、アノード電極３のエッジ下の部分で１．８×１０13〜４×１０13ｃｍ-2にし、当該エッジから１５μｍの部分で１×１０13〜２．５×１０13ｃｍ-2になるように設定することにより、当該ＪＴＥ領域６の不純物面濃度分布は実施の形態１に類似したものとなる。従って、実施の形態１と同様に、電界集中の発生が抑制され、半導体装置の耐圧特性を向上させることができる。
【００４１】
また本実施の形態では、ＪＴＥ領域６の不純物濃度を一定にし、厚さをアノード電極３のエッジ下の部分から外側に向けて連続的に小さくしているので、ＪＴＥ領域６内の不純物面濃度は、アノード電極３のエッジ下の部分から外側に向けて連続的に低くなる。つまり、ＪＴＥ領域６内には不純物面濃度が急激に（不連続的に）変化する部分がない。従って、ＪＴＥ領域６内での電界集中の発生が抑制され、電界分布が均一化される。よって、ＪＴＥ領域６の耐圧特性はさらに向上する。
【図面の簡単な説明】
【００４２】
【図１】実施の形態１に係る半導体装置の構造を示す断面図である。
【図２】実施の形態１の効果を説明するためのシミュレーション結果を示すグラフである。
【図３】実施の形態１の効果を説明するためのシミュレーション結果を示すグラフである。
【図４】実施の形態２に係る半導体装置の構造を示す断面図である。
【図５】実施の形態３に係る半導体装置の構造を示す断面図である。
【図６】実施の形態３のＪＴＥ領域内の不純物濃度分布を示す図である。
【図７】実施の形態４に係る半導体装置の構造を示す断面図である。
【図８】実施の形態４のＪＴＥ領域内の厚さ分布を示す図である。
【符号の説明】
【００４３】
１  ＳｉＣ基板、２  ドリフト層、３  アノード電極、４  絶縁膜、５  カソード電極、６  ＪＴＥ領域、６ａ  第１のｐ型領域、６ｂ  第２のｐ型領域。
【図１】
2006165225.tif 000003
【図２】
2006165225.tif 000004
【図３】
2006165225.tif 000005
【図４】
2006165225.tif 000006
【図５】
2006165225.tif 000007
【図６】
2006165225.tif 000008
【図７】
2006165225.tif 000009
【図８】
2006165225.tif 000010