(57)【要約】【課題】  ＤＱＰＳＫ変調方式を用い、かつ広帯域通信に対応可能な受信装置を提供する。【解決手段】  受信信号又はそれを基に得られる中間周波信号に、同一周波数で位相が（π／４）ずつ異なる５相のローカル信号を乗じて５つのベースバンド信号を生成し、５相のローカル信号の中心に対応するローカル信号とそれに対して位相が（±２π／４）異なるローカル信号とによりそれぞれ得られるベースバンド信号を１シンボル時間だけ遅延した後、５つのベースバンド信号を用いて所定の演算を行うようにして、アナログ信号処理で準同期復調とＤＱＰＳＫ検波とに係る処理を同時かつ高速に行いＤＱＰＳＫ検波出力を得ることができるようにする。【選択図】  図１
2006262142.tif 000002
【特許請求の範囲】
【請求項１】
受信信号又は当該受信信号を基に得られる中間周波信号に、発振周波数が同一で且つ位相が（π／４）ずつ異なる５相のローカル信号を乗じ、５つのベースバンド信号を生成し、
上記５つのベースバンド信号のうち、上記５相のローカル信号の中心に対応するローカル信号と、上記中心に対応するローカル信号に対して位相が（±２π／４）異なるローカル信号とにより得られる上記ベースバンド信号を１シンボル時間だけ遅延した後、上記５つのベースバンド信号を用いた所定の演算を行いＤＱＰＳＫ検波出力を得るようにしたことを特徴とする受信装置。
【請求項２】
受信信号又は当該受信信号を周波数変換した中間周波信号に、発振周波数が同一で且つ位相が（π／４）ずつ異なる５相のローカル信号を乗じて、５つのベースバンド信号を出力する乗算部と、
上記乗算部より出力される、上記５相のローカル信号の中心に対応する第３のローカル信号を用いて得られる第３の上記ベースバンド信号と、上記第３のローカル信号に対して位相が（±２π／４）異なる第１及び第５のローカル信号を用いて得られる第１及び第５の上記ベースバンド信号とを、１シンボル時間だけそれぞれ遅延させる遅延部と、
上記乗算部より出力される、上記第３のローカル信号に対して位相が（±π／４）異なる第２及び第４のローカル信号を用いて得られる第２及び第４の上記ベースバンド信号と、上記遅延部より出力される上記第１、第３及び第５のベースバンド信号とを用いた所定の演算を行ってＤＱＰＳＫ検波出力を得る演算部とを備えることを特徴とする受信装置。
【請求項３】
上記５相のローカル信号を多相発振器より供給することを特徴とする請求項１又は２記載の受信装置。
【請求項４】
発振信号を複数の遅延回路により順次位相遅延して上記５相のローカル信号を供給することを特徴とする請求項１又は２記載の受信装置。
【請求項５】
上記５相のローカル信号の周波数は、上記受信信号又は上記中間周波信号の周波数の偶数分の１であり、
高調波ミキサ回路を用いて、上記受信信号又は上記中間周波信号に上記５相のローカル信号を乗じることを特徴とする請求項１〜４の何れか１項に記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域無線通信に用いて好適な受信装置に関し、詳しくはＤＱＰＳＫ（differential quadrature phase shift keying）検波を行う受信装置に関する。
【背景技術】
【０００２】
近年、ディジタル変調方式を用いた無線通信の高速化は著しく、新しい用途の開拓を可能にしている。無線通信に適用されるディジタル変調方式の１つにＤＱＰＳＫ変調がある（例えば、特許文献１参照。）。ＤＱＰＳＫ変調方式を用いる従来の送信機及び受信機について図６〜図８を参照して説明する。
【０００３】
図６は、従来のＤＱＰＳＫ送信機の一般的な構成を示すブロック図である。図６において、６０１は和分変換回路、６０２、６０３はフィルタ（half-Nyquist filter）、６０４、６０５は乗算器、６０６は加算器、６０７はアンテナ、６０８は遅延器である。
【０００４】
図６に示すように、従来のＤＱＰＳＫ送信機は、送信データに和分変換を施した後、ＱＰＳＫ変調を行いアンテナより送信する。詳細には、ＤＱＰＳＫ送信機は、送信データとして入力される直交信号（Ｉチャネル信号及びＱチャネル信号）を和分変換回路６０１にて和分変換し、さらにフィルタ６０２、６０３にてフィルタ処理を施す。そして、フィルタ６０２、６０３の出力にローカル信号を乗算器６０４、６０５にてそれぞれ乗じた後、それらを加算器６０６にて加算してアンテナ６０７より送信する。
【０００５】
ここで、図６に示したＤＱＰＳＫ送信機においては、ローカル信号として、周波数ｆｃの発振信号が乗算器６０５に供給されるとともに、この周波数ｆｃの発振信号を遅延器６０８にて（π／２）位相遅延させた信号が乗算器６０４に供給されている。なお、遅延器６０８は、いわゆる（π／２）位相シフト回路（位相シフタ）として機能し、入力された信号を（π／２）遅延し出力する。
【０００６】
図７は、従来のＤＱＰＳＫ受信機の一般的な構成を示すブロック図である。図７において、７０１はアンテナ、７０２、７０５及び７０６はバッファ、７０３、７０４、７１１、７１２、７１３、及び７１４は乗算器、７０７、７０８はシフトレジスタ、７０９、７１０、及び７１９は遅延器、７１５、７１６は加算器、７１７、７１８はフィルタである。
【０００７】
図７に示すように、従来のＤＱＰＳＫ受信機は、キャリアに位相同期はしていないが概略周波数の一致した直交ローカル信号を用いて準同期復調を行った後、ＤＱＰＳＫ検波を行い出力を得ている。従来、このＤＱＰＳＫ検波は、一般的には準同期復調された信号をＡＤ変換（アナログ−ディジタル変換）によりディジタル信号に変換した後、ＤＳＰ（digital signal processor）等を用いたディジタル信号処理により行われている。
【０００８】
詳細には、ＤＱＰＳＫ受信機では、アンテナ７０１で受信された受信信号がバッファ７０２を介して乗算器７０３、７０４に供給される。また、周波数ｆｃのローカル信号が乗算器７０４に供給され、その信号を遅延器７１９にて（π／２）位相遅延させたローカル信号が乗算器７０３に供給される。ここで、遅延器７１９は、いわゆる（π／２）位相シフト回路として機能する。
【０００９】
すなわち、乗算器７０３、７０４には、受信信号及び直交ローカル信号が供給されており、この直交ローカル信号を受信信号に乗ずることで準同期復調が行われる。準同期復調により得られた直交検波出力及び同相検波出力は、バッファ７０５、７０６にて波形整形され、さらに図示しないＡＤ変換器によりディジタル信号に変換される。
【００１０】
ディジタル信号に変換された直交検波出力及び同相検波出力は、シフトレジスタ７０７、７０８で１周期保持された後、遅延器７０９、７１０にて所定量だけ位相遅延され出力される。ここで、遅延器７０９は、いわゆる（−π／４）位相シフト回路として機能し、入力された信号を（−π／４）位相遅延し出力する。また、遅延器７１０は、いわゆる（＋π／４）位相シフト回路として機能し、入力された信号を（＋π／４）位相遅延し出力する。
【００１１】
このようにしてシフトレジスタ７０７、７０８で１周期の期間遅延しさらに遅延器７０９、７１０により（±π／４）位相遅延した直交検波出力及び同相検波出力を、ディジタル信号に変換された直交検波出力及び同相検波出力に乗算器７１１〜７１４にて乗じた後、それらの出力を所定の組み合わせで加算器７１５、７１６にて加算する。そして、加算器７１５及び７１６の出力をフィルタ７１７、７１８にてフィルタ処理を施し出力することで、受信データを得ている。
【００１２】
図８は、図７に示した（±π／４）位相遅延に係る遅延器の構成を示す図であり、図８においては、（−π／４）位相シフト回路として機能する遅延器７０９の構成を一例として示している。図８に示すように遅延器は４つの乗算器８０１〜８０４及び２つの加算器８０５、８０６を有する。
【００１３】
乗算器８０１は同相出力Ｉ’と信号ｃｏｓ（φ）が入力され、乗算器８０２は同相出力Ｉ’と信号ｓｉｎ（φ）が入力される。同様に、乗算器８０３は直交出力Ｑ’と信号ｃｏｓ（φ）が入力され、乗算器８０４は直交出力Ｑ’と信号ｓｉｎ（φ）が入力される。加算器８０５は、乗算器８０１の出力と乗算器８０４の出力が入力され、それらを加算し出力信号ＯＵＴ１として出力する。また、加算器８０６は、乗算器８０２の出力と乗算器８０３の出力が入力され、それらを加算し出力信号ＯＵＴ２として出力する。
【００１４】
【特許文献１】特開平６−２１９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、上述した従来のＤＱＰＳＫ受信機において、広帯域通信を行うために高速直交変調を用いる場合について考える。例えば、中心周波数６２．５ＧＨｚにおいて、７ＧＨｚの帯域幅を用いロールオフ（roll-off）率を４０％と仮定して、ＤＱＰＳＫ変調方式を適用した場合には、変調周波数は５ＧＨｚとなる。これは、狭帯域通信において一般的に使用されるＡＤ変換処理もＤＳＰ等によるディジタル信号処理も非常に困難な速度であり、アナログ信号処理が重要な手段となる。
【００１６】
一方、ディジタル信号処理であれば、図７に示した遅延器７０９、７１０にて施す直交ベースバンド信号を（±π／４）位相遅延する操作、言い換えれば直交ベースバンド信号の位相を（±π／４）回転する操作は高精度で行うことが可能であるが、アナログ信号処理では非常に困難である。
【００１７】
本発明は、このような事情に鑑みてなされたものであり、ＤＱＰＳＫ変調方式を用い、かつ広帯域通信に対応可能な受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の受信装置は、受信信号又はそれを基に得られる中間周波信号に、発振周波数が同一で且つ位相が（π／４）ずつ異なる５相のローカル信号を乗じて、５つのベースバンド信号を生成し、上記５相のローカル信号の中心に対応するローカル信号とそれに対して位相が（±２π／４）異なるローカル信号とによりそれぞれ得られるベースバンド信号を１シンボル時間だけ遅延した後、５つのベースバンド信号を用いて所定の演算を行いＤＱＰＳＫ検波出力を得る。
【発明の効果】
【００１９】
本発明の受信装置によれば、位相が（π／４）ずつ異なる５相のローカル信号を、受信したアナログ受信信号又はそれを基に得られる中間周波信号に乗じ、さらに得られた信号に遅延並びに演算の処理を施すことで、アナログ信号処理により準同期復調とＤＱＰＳＫ検波とに係る処理を同時かつ高速に行うことができ、ＤＱＰＳＫ変調方式を用い広帯域無線通信に対応することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
以下に説明する本発明の実施形態による受信装置は、ＤＱＰＳＫ（differential quadrature phase shift keying）変調方式に対応した（変調方式としてＤＱＰＳＫ変調を用いた）ＤＱＰＳＫ受信装置であって、受信した高周波アナログ受信信号を用いて準同期復調とＤＱＰＳＫ検波とに係る処理を同時かつ高速に行うことにより広帯域通信を可能とするものである。
【００２１】
図１は、本発明の実施形態によるＤＱＰＳＫ受信装置１の原理を示す構成図である。ＤＱＰＳＫ受信装置１は、アンテナ１０１、バッファ１０２、５つの乗算器（ミキサ回路）１０３〜１０７、３つの遅延線路１０８〜１１０、４つの乗算器１１１〜１１４、２つの加算器１１５、１１６、及び２つのフィルタ（half-Nyquist filter）１１７、１１８を有する。
【００２２】
アンテナ１０１で受信された受信信号は、バッファ１０２を介して乗算器１０３〜１０７にそれぞれ供給される。また、乗算器１０３〜１０７には、ローカル信号（発振信号）Ｌｏ１〜Ｌｏ５が供給される。より詳細には、第１のローカル信号Ｌｏ１が乗算器１０３に、第２のローカル信号Ｌｏ２が乗算器１０４に、第３のローカル信号Ｌｏ３が乗算器１０５に、第４のローカル信号Ｌｏ４が乗算器１０６に、第５のローカル信号Ｌｏ５が乗算器１０７に供給されている。
【００２３】
ここで、ローカル信号Ｌｏ１〜Ｌｏ５は、同一周波数（周波数ｆｃ）の発振信号ではあるが、それらの位相が（π／４）ずつ互いに異なっている５相のローカル信号である。ｉを１〜４の自然数とすると、第ｉのローカル信号Ｌｏｉは、第（ｉ＋１）ローカル信号Ｌｏ（ｉ＋１）に対して位相（＋π／４）だけ遅延されている。すなわち、ローカル信号Ｌｏ３を基準とすると、ローカル信号Ｌｏ１、Ｌｏ２、Ｌｏ４、Ｌｏ５の各位相は、（＋２π／４）、（＋π／４）、（−π／４）、（−２π／４）だけそれぞれ異なっている。
【００２４】
乗算器１１１には、遅延線路１０８を介して乗算器１０３の出力ＢＢ１が供給されるとともに、乗算器１０４の出力ＢＢ２が供給される。乗算器１１２には、乗算器１０４の出力ＢＢ２が供給されるとともに、遅延線路１０９を介して乗算器１０５の出力ＢＢ３が供給される。乗算器１１３には、遅延線路１０９を介して乗算器１０５の出力ＢＢ３が供給されるとともに、乗算器１０６の出力ＢＢ４が供給される。乗算器１１４には、乗算器１０６の出力ＢＢ４が供給されるとともに、遅延線路１１０を介して乗算器１０７の出力ＢＢ５が供給される。
【００２５】
ここで、遅延線路１０８〜１１０のそれぞれは、１波長の伝送線路であり、入力された信号をサンプリング時間の１周期分遅延して出力する。すなわち、遅延線路１０８〜１１０は、入力信号を１変調周期分（１シンボル時間）遅延するものであり、図７に示した従来のＤＱＰＳＫ受信装置のシフトレジスタ７０７、７０８による１Ｔシフトに相当する操作を実現する。
【００２６】
加算器１１５には、乗算器１１１の出力及び乗算器１１３の出力が供給され、この加算器１１５の出力がフィルタ１１７を介して受信出力（出力２）として出力される。同様に、加算器１１６には、乗算器１１２の出力及び乗算器１１４の出力が供給され、この加算器１１６の出力がフィルタ１１８を介して受信出力（出力１）として出力される。
【００２７】
上述のようにＤＱＰＳＫ受信装置を構成することで、アンテナ１０１で受信された受信信号が、バッファ１０２を介して乗算器１０３〜１０７にそれぞれ供給される。そして、乗算器１０３〜１０７にて、同一周波数でそれらの位相が（π／４）ずつ互いに異なる５相のローカル信号Ｌｏ１〜Ｌｏ５を、供給される受信信号にそれぞれ乗じることにより、５種類のベースバンド信号ＢＢ１〜ＢＢ５が得られる。
【００２８】
得られた５種類のベースバンド信号の内、両端に対応する位相の第１及び第５のローカル信号Ｌｏ１、Ｌｏ５と中心に対応する位相の第３のローカル信号Ｌｏ３を用いて得られた３つのベースバンド信号ＢＢ１、ＢＢ３、ＢＢ５が遅延線路１０８〜１１０により１シンボル時間遅延される。さらに、第２及び第４のローカル信号Ｌｏ２、Ｌｏ４を用いて得られたベースバンド信号ＢＢ２、ＢＢ４と、遅延線路１０８〜１１０で１シンボル時間遅延されたベースバンド信号ＢＢ１、ＢＢ３、ＢＢ５とを用いて、乗算器１１１〜１１４及び加算器１１５、１１６にて所定の演算を行うことで検波出力が得られる。
【００２９】
以上のように、受信信号から得られたベースバンド信号に位相を（±π／４）回転する操作を行うのではなく、それに対応する操作（処理）を受信信号に対して施すことで、受信した高周波アナログ受信信号を用いたアナログ信号処理で、準同期復調やＤＱＰＳＫ検波に係る処理を同時かつ高速に行うことができる。したがって、ＤＱＰＳＫ変調方式を用いても、広帯域無線通信に対応することが可能となる。
【００３０】
なお、上述した説明では、アンテナ１０１で受信した受信信号（受信ＲＦ（高周波）信号）をバッファ１０２を介して乗算器１０３〜１０７に供給するようにしているが、この受信信号（受信ＲＦ信号）をダウンコンバートして得られたＩＦ信号（中間周波信号）を乗算器１０３〜１０７に供給するようにしても良い。
【００３１】
（第１の実施形態）
以下、本発明の第１の実施形態について説明する。
図２は、第１の実施形態によるＤＱＰＳＫ受信装置２の構成例を示す図である。この図２において、図１に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。図２に示す第１の実施形態によるＤＱＰＳＫ受信装置２は、上述したＤＱＰＳＫ受信装置１が有する構成に加え、バッファ２０１〜２０５、遅延器２０６〜２０９、及びバッファ２１１〜２１７をさらに有する。
【００３２】
バッファ２０１〜２０５は、乗算器１０３〜１０７に対応して設けられ、バッファ１０２と乗算器１０３〜１０７との間に直列に接続される。また、バッファ２１１〜２１５も同様に乗算器１０３〜１０７に対応して設けられ、乗算器１０３〜１０７の出力端に対してそれぞれ接続される。また、バッファ２１６は、加算器１１５とフィルタ１１７との間に直列に接続され、バッファ２１７は、加算器１１６とフィルタ１１８との間に直列に接続される。
【００３３】
遅延器２０６〜２０９は、入力された信号を（＋π／４）位相遅延し出力する遅延器であり、いわゆる（＋π／４）位相シフト回路として機能する。遅延器２０６〜２０９は、図２に示したようにカスケード接続されている。なお、遅延器２０６〜２０９としては、任意の遅延回路が適用可能であり、例えば遅延線路であっても良い。
【００３４】
遅延器２０６は、乗算器１０７に供給される第５のローカル信号Ｌｏ５が入力され、その出力が第４のローカル信号Ｌｏ４として乗算器１０６に供給されるとともに、遅延器２０７に入力される。以下、同様に遅延器２０７の出力が第３のローカル信号Ｌｏ３として乗算器１０５に供給されるとともに、遅延器２０８に入力される。遅延器２０８の出力が第２のローカル信号Ｌｏ２として乗算器１０４に供給されるとともに、遅延器２０９に入力され、遅延器２０９の出力が第１のローカル信号Ｌｏ１として乗算器１０３に供給される。
【００３５】
なお、第１の実施形態によるＤＱＰＳＫ受信装置２での受信信号処理に係る動作は、図１に示したＤＱＰＳＫ受信装置１での動作と同様であるので説明は省略する。
【００３６】
以上、第１の実施形態によれば、受信した高周波アナログ信号を用いたアナログ信号処理で、準同期復調やＤＱＰＳＫ検波に係る処理を同時かつ高速に行うことができ、ＤＱＰＳＫ変調方式を用いても、広帯域無線通信に対応することが可能となる。
【００３７】
さらに、図２に示したように、バッファ２０１〜２０５、２１１〜２１７を各信号の伝送経路に適宜設けることで、信号の伝送経路に方向性を持たせることができ、信号の反射（ミキサ回路１０３〜１０７等による信号の戻りを含む。）や回り込みなどを防止することができる。また、バッファ２０１〜２０５、２１１〜２１７を介することで、信号の利得（ゲイン）調整を行って信号レベルを揃えることができる。
【００３８】
例えば、バッファ１０２と乗算器１０３〜１０７との間にバッファ２０１〜２０５をそれぞれ設けることで、アイソレーションを改善するとともに、受信信号の利得を揃えることができる。また、例えば、乗算器１０３〜１０７の出力側にバッファ２１１〜２１５をそれぞれ設けることで、乗算器１０３〜１０７での処理により得られたベースバンド信号に関して利得の補正を行うことができる。なお、以下に説明する各実施形態によるＤＱＰＳＫ受信装置においては、バッファ２０１〜２０５、２１１〜２１７を示さないが、必要に応じて適宜設けるようにしても良い。
【００３９】
図３は、第１の実施形態によるＤＱＰＳＫ受信装置３の他の構成例を示す図である。この図３において、図１に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００４０】
図２に示したＤＱＰＳＫ受信装置２においては、カスケード接続された遅延器２０６〜２０９を用いて、位相が（π／４）ずつ異なる５相のローカル信号Ｌｏ１〜Ｌｏ５を乗算器１０３〜１０７に供給している。以下に説明する図３に示すＤＱＰＳＫ受信装置３は、多相発振器３００を用いて、５相のローカル信号Ｌｏ１〜Ｌｏ５を生成し乗算器１０３〜１０７に供給するものである。
【００４１】
図３において、３００はキャリア周波数で発振する多相発振器（図３に示す例では８相コルピッツ発振器）であり、図４に示すようにそれぞれが構成される複数の発振回路セル３０１−０〜３０１−７を有する。図４は、発振回路セル３０１の構成例を示す図である。発振回路セル３０１は、トランジスタＺ４１、帰還容量Ｃｆ、共振容量Ｃｐ、抵抗Ｒｓ、インダクタＬ４１、及びインダクタＬＬと容量ＣＬとが並列接続され構成された負荷回路を有する。
【００４２】
トランジスタＺ４１は、ドレインが第３の端子Ｔ４３に接続され、ソースが抵抗Ｒｓを介して接地され、ゲートにはインダクタＬ４１を介して電圧Ｖｂが供給される。トランジスタＺ４１のソースとゲートとの間に帰還容量Ｃｆが直列に接続される。共振容量Ｃｐが第１の端子Ｔ４１と第２の端子Ｔ４２との間に直列に接続され、共振容量Ｃｐと第１の端子Ｔ４１との相互接続点がトランジスタＺ４１のソースと抵抗Ｒｓとの相互接続点に接続される。負荷回路の一端が電源線Ｖｄｄに接続され、他端がトランジスタＺ４１と第３の端子Ｔ４３との相互接続点に接続される。
【００４３】
図３に戻り、多相発振器３００は、発振回路セル３０１−０〜３０１−７の第１の端子Ｔ４１と、それに隣接する発振回路セル３０１−０〜３０１−７の第２の端子Ｔ４２とが接続されることで、発振回路セル３０１−０〜３０１−７がループ状（リング状）に接続され構成されている。言い換えれば、発振回路セル３０１−０〜３０１−７内のコルピッツ発振回路が、共振容量Ｃｐを介してループ状（リング状）に接続され構成されている。上記構成により、多相発振器３００は、互いに位相が異なり（２π／８）ずつ位相がずれた８相の発振出力を各発振回路セル３０１−０〜３０１−７の第３の端子Ｔ４３より出力する。なお、多相発振器３００の動作は、従来公知の多相発振器と同様であるので説明は省略する。
【００４４】
ＤＱＰＳＫ受信装置３においては、多相発振器３００における発振回路セル３０１−０の第３の端子４３を乗算器１０３、１０７に対して接続し、発振回路セル３０１−２の第３の端子４３を乗算器１０４に対して接続する。同様に、発振回路セル３０１−４の第３の端子４３を乗算器１０５に対して接続し、発振回路セル３０１−６の第３の端子４３を乗算器１０６に対して接続する。このように接続することで、多相発振器３００の発振回路セル３０１−０、３０１−２、３０１−４、３０１−６による位相が（π／４）ずつ異なる発振出力を、５相のローカル信号Ｌｏ１〜Ｌｏ５として乗算器１０３〜１０７に供給する。
【００４５】
図３に示したＤＱＰＳＫ受信装置３によれば、図２に示したＤＱＰＳＫ受信装置２と同様に、受信した高周波アナログ信号を用いたアナログ信号処理で、準同期復調やＤＱＰＳＫ検波に係る処理を同時かつ高速に行うことができ、ＤＱＰＳＫ変調方式を用いても、広帯域無線通信に対応することが可能となる。また、多相発振器３００の複数相の発振出力を適宜選択し、選択した発振出力そのものを５相のローカル信号Ｌｏ１〜Ｌｏ５として乗算器１０３〜１０７に供給することで、乗算器１０３〜１０７の後段（出力）側に利得（ゲイン）調整を行うための回路等を設ける必要がなくなり、回路規模の低減を図ることができる。
【００４６】
なお、上述した説明では、乗算器１０３〜１０７に供給する５相のローカル信号Ｌｏ１〜Ｌｏ５として、多相発振器３００における１つおきの発振出力（発振回路セル３０１−０、３０１−２、３０１−４、３０１−６、３０１−０の第３の端子４３からの出力）を供給するようにしているが、差分信号として発振回路セル３０１−０と３０１−４、３０１−１と３０１−５、３０１−２と３０１−６、３０１−３と３０１−７、３０１−４と３０１−０をそれぞれ１組として、各組の出力を供給するようにしても良い。
【００４７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図５は、第２の実施形態によるＤＱＰＳＫ受信装置５の構成例を示す図である。この図５において、図１に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
【００４８】
図５において、５００は多相コルピッツ発振器などの多相発振器であり、複数の発振回路セル５０１−０〜５０１−７がループ状（リング状）に接続され構成される。この多相発振器５００及びそれが有する発振回路セル５０１−０〜５０１−７の構成は、図３に示した多相発振器３００及び発振回路セル３０１−０〜３０１−７と同様であるので詳細な説明は省略する。ただし、多相発振器５００は、多相発振器３００とは異なり、（キャリア周波数／２）の周波数で発振する。
【００４９】
５０２〜５０６は高調波ミキサ回路であり、第１の実施形態によるＤＱＰＳＫ受信回路での乗算器１０３〜１０７にそれぞれ対応する。高調波ミキサ回路５０２〜５０６は、例えばＡＰＤＰ（anti-parallel diode pair）等による偶数次ミキサ回路（サブハーモニックポンピングミキサ）であり、キャリア周波数の偶数分の１（例えば１／２）の周波数のローカル信号で動作する。
【００５０】
第２の実施形態によるＤＱＰＳＫ受信装置５においては、多相発振器５００における発振回路セル５０１−０の出力を第１のローカル信号Ｌｏ１’として高調波ミキサ回路５０２に供給し、発振回路セル５０１−１の出力を第２のローカル信号Ｌｏ２’として高調波ミキサ回路５０３に供給する。同様に、発振回路セル５０１−２、５０１−３、５０１−４の出力を、第１〜第３のローカル信号Ｌｏ３’〜Ｌｏ５’として高調波ミキサ回路５０４〜５０６にそれぞれ供給する。このようにして、多相発振器５００の発振出力を、５相のローカル信号Ｌｏ１’〜Ｌｏ５’として高調波ミキサ回路５０２〜５０６に供給する。
【００５１】
第２の実施形態によれば、第１の実施形態と同様に、受信した高周波アナログ信号を用いたアナログ信号処理で、準同期復調やＤＱＰＳＫ検波に係る処理を同時かつ高速に行うことができ、ＤＱＰＳＫ変調方式を用いても、広帯域無線通信に対応することが可能となる。また、ミキサ回路として高調波ミキサ回路５０２〜５０６を用いることで、直接検波が可能であるとともに、ＤＣオフセットが発生することを防止することができる。
【００５２】
なお、上述した説明では、高調波ミキサ回路５０２〜５０６に供給する５相のローカル信号Ｌｏ１’〜Ｌｏ５’として、多相発振器５００における発振回路セル５０１−０、５０１−１、５０１−２、５０１−３、５０１−４の発振出力を供給するようにしているが、差分信号として発振回路セル５０１−０と５０１−４、５０１−１と５０１−５、５０１−２と５０１−６、５０１−３と５０１−７、５０１−４と５０１−０をそれぞれ１組として、各組の出力を供給するようにしても良い。
【００５３】
なお、上述した第１及び第２の実施形態においては、ローカル信号Ｌｏ１〜Ｌｏ５（Ｌｏ１’〜Ｌｏ５’）を供給するための多相発振器として、コルピッツ発振回路をループ状に接続した多相コルピッツ発振器を一例として示しているが、これに限定されるものではなく、任意の多相発振器を適用することができ、同様の効果が得られる。例えば、リングオシレータを用いた多相発振器を適用しても良い。また、多相発振器の発振出力の相数も８相に限定されるものではなく、第１〜第５のローカル信号Ｌｏ１〜Ｌｏ５（Ｌｏ１’〜Ｌｏ５’）として用いる発振出力が得られれば良く、相数は任意である。
【００５４】
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５５】
（付記１）受信信号又は当該受信信号を基に得られる中間周波信号に、発振周波数が同一で且つ位相が（π／４）ずつ異なる５相のローカル信号を乗じ、５つのベースバンド信号を生成し、
上記５つのベースバンド信号のうち、上記５相のローカル信号の中心に対応するローカル信号と、上記中心に対応するローカル信号に対して位相が（±２π／４）異なるローカル信号とにより得られる上記ベースバンド信号を１シンボル時間だけ遅延した後、上記５つのベースバンド信号を用いた所定の演算を行いＤＱＰＳＫ検波出力を得るようにしたことを特徴とする受信装置。
（付記２）受信信号又は当該受信信号を周波数変換した中間周波信号に、発振周波数が同一で且つ位相が（π／４）ずつ異なる５相のローカル信号を乗じて、５つのベースバンド信号を出力する乗算部と、
上記乗算部より出力される、上記５相のローカル信号の中心に対応する第３のローカル信号を用いて得られる第３の上記ベースバンド信号と、上記第３のローカル信号に対して位相が（±２π／４）異なる第１及び第５のローカル信号を用いて得られる第１及び第５の上記ベースバンド信号とを、１シンボル時間だけそれぞれ遅延させる遅延部と、
上記乗算部より出力される、上記第３のローカル信号に対して位相が（±π／４）異なる第２及び第４のローカル信号を用いて得られる第２及び第４の上記ベースバンド信号と、上記遅延部より出力される上記第１、第３及び第５のベースバンド信号とを用いた所定の演算を行ってＤＱＰＳＫ検波出力を得る演算部とを備えることを特徴とする受信装置。
（付記３）上記演算部は、
上記遅延部より出力される上記第１のベースバンド信号と上記第２のベースバンド信号とを乗算処理する第１の乗算器と、
上記第２のベースバンド信号と上記遅延部より出力される上記第３のベースバンド信号とを乗算処理する第２の乗算器と、
上記遅延部より出力される上記第３のベースバンド信号と上記第４のベースバンド信号とを乗算処理する第３の乗算器と、
上記第４のベースバンド信号と上記遅延部より出力される上記第５のベースバンド信号とを乗算処理する第４の乗算器と、
上記第１及び第３の乗算器の出力を加算処理する第１の加算器と、
上記第２及び第４の乗算器の出力を加算処理する第２の加算器とを有することを特徴とする付記２記載の受信装置。
（付記４）上記５相のローカル信号を多相発振器より供給することを特徴とする付記１〜３の何れか１項に記載の受信装置。
（付記５）上記多相発振器は、複数のコルピッツ型発振回路をループ状に接続して構成される多相コルピッツ発振器であることを特徴とする付記４記載の受信装置。
（付記６）発振信号を複数の遅延回路により順次位相遅延して上記５相のローカル信号を供給することを特徴とする付記１〜３の何れか１項に記載の受信装置。
（付記７）上記５相のローカル信号に対応して５つのバッファを有し、上記バッファを介して供給される上記受信信号又は上記中間周波信号に、上記５相のローカル信号を乗ずることを特徴とする付記１〜６の何れか１項に記載の受信装置。
（付記８）上記５つのベースバンド信号に対して利得補正を行うことを特徴とする付記１〜７の何れか１項に記載の受信装置。
（付記９）上記５相のローカル信号の周波数は、上記受信信号又は上記中間周波信号の周波数の偶数分の１であり、
高調波ミキサ回路を用いて、上記受信信号又は上記中間周波信号に上記５相のローカル信号を乗じることを特徴とする付記１〜８の何れか１項に記載の受信装置。
（付記１０）上記所定の演算を行った後に、受信フィルタを用いることを特徴とする付記１〜９の何れか１項に記載の受信装置。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態におけるＤＱＰＳＫ受信装置の原理を示す構成図である。
【図２】第１の実施形態におけるＤＱＰＳＫ受信装置の構成例を示す図である。
【図３】第１の実施形態におけるＤＱＰＳＫ受信装置の他の構成例を示す図である。
【図４】図３に示した多相発振器を構成する発振回路セルの構成例を示す回路図である。
【図５】第２の実施形態におけるＤＱＰＳＫ受信装置の構成例を示す図である。
【図６】従来のＤＱＰＳＫ送信機の一般的な構成を示すブロック図である。
【図７】従来のＤＱＰＳＫ受信機の一般的な構成を示すブロック図である。
【図８】図７に示した（±π／４）位相遅延に係る遅延器の構成を示す図である。
【符号の説明】
【００５７】
１０１  アンテナ
１０２  バッファ
１０３〜１０７  乗算器（ミキサ回路）
１０８〜１１０  遅延線路
１１１〜１１４  乗算器
１１５、１１６  加算器
１１７、１１８  フィルタ
２０６〜２０９  遅延器
３００、５００  多相発振器
５０２〜５０６  高調波ミキサ回路
Ｌｏ１〜Ｌｏ５  ローカル信号
【図１】
2006262142.tif 000003
【図２】
2006262142.tif 000004
【図３】
2006262142.tif 000005
【図４】
2006262142.tif 000006
【図５】
2006262142.tif 000007
【図６】
2006262142.tif 000008
【図７】
2006262142.tif 000009
【図８】
2006262142.tif 000010