(57)【要約】【課題】  低雑音特性と高速応答性とを向上させることができ、かつ感度を高くできるアバランシェフォトダイオードを提供する。【解決手段】  第１導電型半導体層と第２導電型半導体層の間に半導体増倍層を含み、半導体増倍層と第２導電型半導体層の間に半導体光吸収層を含んでなるアバランシェフォトダイオードにおいて、半導体光吸収層と第２導電型半導体層の間にさらに半導体光吸収層の増倍を抑える増倍抑制層を０．６μｍ以下の厚さに形成し、半導体光吸収層の厚さが０．５μｍ以上に設定した。【選択図】図１
2006040919.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体層と第２導電型半導体層の間に半導体増倍層を含み、該半導体増倍層と上記第２導電型半導体層の間に半導体光吸収層を含んでなるアバランシェフォトダイオードにおいて、
上記半導体光吸収層と上記第２導電型半導体層の間にさらに上記半導体光吸収層の増倍を抑える増倍抑制層が０．６μｍ以下の厚さに形成され、
上記半導体光吸収層の厚さが０．５μｍ以上に設定されたアバランシェフォトダイオード。
【請求項２】
上記半導体光吸収層と上記増倍抑制層が、ＩｎＧａＡｓ又はＩｎＧａＡｓＰからなる請求項１記載のアバランシェフォトダイオード。
【請求項３】
上記増倍抑制層が０．４５μｍ以下の厚さに形成された請求項１又は２記載のアバランシェフォトダイオード。
【請求項４】
上記半導体光吸収層の膜厚と上記増倍抑制層の膜厚の合計が、０．７μｍ〜２．０μｍの範囲に設定された請求項１〜３のうちのいずれか１つに記載のアバランシェフォトダイオード。
【請求項５】
上記半導体光吸収層の膜厚と上記増倍抑制層の膜厚の合計が、１μｍ〜１．５μｍの範囲に設定された請求項１〜３のうちのいずれか１つに記載のアバランシェフォトダイオード。
【請求項６】
上記増倍抑制層の不純物濃度が、５×１０１６ｃｍ−３以上に設定された請求項１〜５のうちのいずれか１つに記載のアバランシェフォトダイオード。
【請求項７】
上記増倍抑制層は、上記半導体光吸収層側の不純物濃度が低くなるように不純物濃度勾配を有する請求項１〜６のうちのいずれか１つに記載のアバランシェフォトダイオード。
【請求項８】
上記増倍抑制層は、ｐ型ＩｎＧａＡｓ層からなり、そのｐ型ＩｎＧａＡｓ層の不純物濃度は、内部電界が４０００Ｖ／ｃｍ近傍になるように調整されている請求項７に記載のアバランシェフォトダイオード。
【請求項９】
上記増倍層は、Ａｌを含む半導体層若しくはＡｌを含む半導体超格子層又はＳｉからなる半導体層からなる請求項１〜８のうちのいずれか１つに記載のアバランシェフォトダイオード。
【請求項１０】
上記増倍抑制層に、Ｂｅ、Ｃ、Ｍｇ、Ｓｉ、Ｓからなる群から選択された少なくとも１種類の不純物が添加されている請求項１〜９のうちのいずれか１つに記載のアバランシェフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシェフォトダイオード、特に光通信用のアバランシェフォトダイオードに関する。
【背景技術】
【０００２】
アバランシェ増倍型光通信用半導体受光素子として、吸収層にＩｎＰと格子整合するＩｎＧａＡｓが用いられたものが、広く使用されている(例えば、非特許文献１)。このアバランシェフォトダイオード（ＡＰＤ）では、光吸収層で発生した電子正孔対のうち、どちらか一方が電界により加速され、増倍層に注入される。増倍層には、高電界が印加されており、注入された電子または正孔がさらに加速され、イオン化に至る。ＡＰＤの特性上、重要な雑音特性は、この増倍過程でのキャリアのイオン化プロセスにより決定される。
【０００３】
具体的には、この増倍層でイオン化される電子と正孔の比(イオン化率比)が大きくなると雑音特性の向上が期待される。ここで、電子のイオン化率(α)と正孔のイオン化率(β)はどちらが大きくても良いが、イオン化率比(α/βまたはβ/α)は大きい方が好ましい。また、雑音特性と同様に重要な特性である高速応答性についても、イオン化率比が大きな影響を与えており、高速応答性は、素子抵抗と素子容量から決まる時定数と、キャリアが吸収層及び増倍層を走行する時間、イオン化率比によって決定される。イオン化率比との関係では、イオン化率比が大きいほど高速応答性に優れる。
【０００４】
ところが、イオン化率比は、材料に依存して決まる値であり、増倍層にＩｎＰを用いた場合では、ホールのイオン化率が大きいが、そのイオン化率比(β／α)は高々、２程度である。そこでさらにイオン化率比の高いＡｌＩｎＡｓを増倍層に用いたＡＰＤの開発が進められている。
【０００５】
このＡｌＩｎＡｓを増倍層に用いると、電子のイオン化率を大きくでき(α>β)、４程度の値が得られる。それ以外にも、非特許文献２の「プレーナ型超格子ＡＰＤ」と題する論文で報告されているように、増倍層をＡｌＩｎＡｓ超格子構造にすることでイオン化率を大きくする等の研究・開発が盛んに行われている。
【０００６】
しかし、増倍層のイオン化率比が向上しても、増倍層以外の層で増倍が生じると、イオン化率比が低下して、雑音特性の劣化、高速応答性の劣化が生じる。特に、バンドギャップの狭い半導体では、より低い電界で容易に増倍がおこる。従って、光通信用ＡＰＤで光吸収層として使われているＩｎＧａＡｓでは、非常に増倍がおこりやすい。イオン化率比(α/β)が２程度であるＩｎＧａＡｓで増倍がおこると、ホールを増倍する(β>α)ＩｎＰを増倍層に使用したＡＰＤでは、イオン化率比を悪化させる。
【０００７】
また、ＩｎＧａＡｓと同じ電子を増倍させる(α>β)ＡｌＩｎＡｓを増倍層に用いたＡＰＤの場合でも、ＡｌＩｎＡｓのイオン化率比が４程度であるため、イオン化率比を悪化させる。このため、通常のＡＰＤではＩｎＧａＡｓ吸収層に高電界がかかった状態で使用するため、雑音特性を悪化させるといった問題があった。さらに、ＩｎＧａＡｓ吸収層にかかる電界が一定と仮定すると、ＩｎＧａＡｓ吸収層を厚くすることで、増倍されるキヤリアが増加し、イオン化率比はさらに悪化する。従って、従来の通信用ＡＰＤでは、感度特性と雑音特性の間にトレードオフの関係があり、感度特性と雑音特性の両立が困難であった。
【０００８】
また、高速応答用のＡＰＤでは、空乏層で発生したキャリアの走行時間や非空乏化領域で発生したキャリアの拡散時間が、高速応答性に大きく影饗する。そのための対策として、非特許文献３で報告されているように、非空乏化する吸収層のキャリア濃度を変化させることで、内部電界を制御し、電子のオーバーシユート速度を利用して、キャリアの拡散時間を短くする方法などがある。
【０００９】
しかし、上記構造では、ＩｎＧａＡｓ吸収層領域に不純物を添加し、非空乏化領城としているため、吸収層領域全城で電子のオーバーシュートを発生させる電界を得るためには、吸収層厚を薄くすることが必要である。吸収層を薄くすると、透過する光が増加するため、ＡＰＤとして重要な特性である感度の悪化が生じるといった問題がある。
【００１０】
また、特許文献１には、半導体光吸収層が半導体電界緩和層に隣接する厚さ１０ｎｍ以上０．３μｍ以下の空乏化領域と、さらに隣接する厚さ２μｍ以下の非空乏化領域の２層から構成されるアバランシェフォトダイオードが開示されている。
【００１１】
しかしながら、通常の素子上面から光を入射する場合、空乏化する光吸収層が薄いため、入射光のほとんどを非空乏化する半導体吸収層で吸収してしまう。この場合、吸収層で発生した電子・正孔対のほとんどが拡散電流となるため、信号として取り出されるまでに非常に時間がかかり、高速応答性が劣化する。また、拡散電流が信号として取り出される前に、非空乏化領域で再結合してしまい、信号として取り出されずに、受信感度の劣化が生じる等の問題が生じる。
【特許文献１】特開２０００−２２１９７号公報
【非特許文献１】米津宏雄著，「光通信素子工学」工学図書(株)
【非特許文献２】渡邊功，他５名，「プレーナ型超格子ＡＰＤ」信学技報，ＬＱＥ９７−７９，１９９７−１０，ｐ６９−７４，
【非特許文献３】Ning Li, et.al.「InGaAs/InAlAs avalanche photo diode with undepleted absorber」 Appl. Phys. １ett:31, March, 2003)
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上のように、アバランシェフォトダイオードは、高い電庄で使う必要があり、高感度、低雑音特性、高速応答性が求められているが、感度を良くするためには、吸収層を厚くすると、吸収層内で増倍されるキャリアが増大し、雑音特性、高速応答性が劣化するという問題があった。
また、低雑音特性、高速応答性を向上させるためには、吸収層を薄くしなければならず、感度特性が犠牲になるという問題があった。
【００１３】
そこで、本発明は、低雑音特性と高速応答性とを向上させることができ、かつ感度を高くできるアバランシェフォトダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１４】
以上の目的を達成するために、第１導電型半導体層と第２導電型半導体層の間に半導体増倍層を含み、該半導体増倍層と上記第２導電型半導体層の間に半導体光吸収層を含んでなるアバランシェフォトダイオードにおいて、上記半導体光吸収層と上記第２導電型半導体層の間にさらに上記半導体光吸収層の増倍を抑える増倍抑制層が０．６μｍ以下の厚さに形成され、上記半導体光吸収層の厚さが０．５μｍ以上に設定されたことを特徴とする。
【発明の効果】
【００１５】
本発明は、光吸収層の一部に高濃度に不純物を添加した非空乏化領域を形成する事(増倍抑制層を挿入すること)により、動作電圧の低減も可能で、かつ低い電圧で、高感度、低雑音、高速応答可能なアバランシェフォトダイオードが実現できる。
【発明を実施するための最良の形態】
【００１６】
実施の形態１．
まず、本発明に係る実施の形態１のアバランシェフォトダイオードの製造方法を簡単に説明することにより、実施の形態１のアバランシェフォトダイオードの具体的な構造を明らかにする。
尚、実施の形態１のアバランシェフォトダイオードは、面受光型の吸収増倍分離アバランシェフォトダイオード（ＳＡＭ−ＡＰＤ(Separated absorption and Multiplication-Avalanche Photo Diode)）である。
【００１７】
まず、Ｆｅを不純物として添加した半絶縁性ＩｎＰ(Ｆｅ・ＩｎＰ)基板１上にｐ型ＩｎＰバッファ層２(Ｂｅ:５×１０１８ｃｍ−３)、ｐ型ＩｎＧａＡｓ増倍抑制層３(Ｂｅ:５×１０１７ｃｍ−３)、ｉ型ＩｎＧａＡｓ光吸収層４、ｐ型ＩｎＰ電界緩和層５(Ｂｅ:４.５×１０１７ｃｍ−３)、ｉ型ＡｌＩｎＡｓ増倍層６、ｉ型ＩｎＰエッチングストッパー層（図示せず。）、ｎ型ＡｌＩｎＡｓキャップ層７(Ｓｉ:５×１０１８ｃｍ−３)、ｎ型ＩｎＧａＡｓコンタクト層８(Ｓｉ:５×１０１８ｃｍ−３)の各層を順次エピタキシャル成長する。結晶成長法は、固体ソースあるいは、ガスソースＭＢＥ、有機金属気相成長(ＭＯＣＶＤ)法等が適している。
尚、上述の例では、増倍抑制層に添加される不純物として、拡散の少ないＢｅを添加しているが、本発明では、Ｂｅ以外に、同じく拡散の少ない、Ｃ、Ｍｇ、Ｓｉ、Ｓ等を添加してもよい。
【００１８】
次に、受光領域となる部位周辺のｎ型ＩｎＧａＡｓコンタクト層８およびｎ型ＡｌＩｎＡｓキャップ層７をクエン酸等の有機酸、過酸化水素水、水の混合溶液を用いて、ｉ型ＩｎＰエッチングトッパー層に達するまで選択的にエッチング除去する。この結果、受光領域を取り囲んだ環状溝が形成される。なお、エッチングマスクとしては、公知のリソグラフイ技術によってパターン形成したレジストを用いる。
【００１９】
続いて、環状溝領域に、ｐ型ＩｎＰ緩和層近傍に達する深さまでｐ型をうち消すためのチタン(Ｔｉ）等をイオン注入した後、６００℃以上の熱処理を行い活性化することによって、受光領域周辺でのｐ型ＩｎＰ電界緩和層のキャリア濃度を実効的に低下させる。かかるＴｉイオン注入領域９は、ガードリングとして機能する。なお、イオン注入種として、上述のＴｉ以外にＨ、Ｈｅ、Ｎｅ、Ｃ、Ｏ、Ａｒ、Ｂ、Ｆｅ、Ｃｒ等の元素を用いても同様な効果が得られる。
【００２０】
次に、Ｚｎを不純物源として熱拡散法により環状溝の外側の外部領域へ選択的にＺｎを拡散させ、ｎ型ＡｌＩｎＡｓ及び、ｎ型ＩｎＧｓＡｓコンタクト層をそれぞれｐ型ＡｌＩｎＡｓ層、ｐ型ＩｎＧａＡｓコンタクト層１１にかえる。次に、所望の形状とすべくｎ型ＩｎＧａＡｓコンタクト層８、ｐ型ＩｎＧａＡｓコンタクト層１１の一部を選択的にエッチング除去した後、ＳｉＮＸ等の反射防止膜兼パシベーション膜１２をウェハ表面に成膜する。
【００２１】
所望の形状に形成されたｎ型ＩｎＧａＡｓコンタクト層８、ｐ型ＩｎＧａＡｓコンタクト層１１上部で表面パシベーション膜を選択的に除去した領域に対して、ＡｕＺｎ、ＡｕＴｉ、ＡｕＴｉＰｔ、ＡｕＧｅＮｉなどの合金により受光領域のｎ型ＩｎＧａＡｓコンタクト層８上に第１電極２１を、受光領域外部のｐ型ＩｎＧａＡｓコンタクト層１１上で環状溝を取り囲むような位置に第２電極２２をそれぞれ形成する。
【００２２】
外部回路との接続のために、第１電極２１及び第２電極２２に金線をボンディングするための第１電極ボンディングパッド２１ａ及び第２電極ボンディングパッド２２ａをそれぞれ設け、第１電極２１と第１電極用ボンディングパッド２１ａ間、第２電極２２と第２電極用ボンディングパッド２２ａ間に両者を電気的に接続する第１電極用引き出し配線及び第２電極用引き出し配線をそれぞれ設ける。以上のような工程を経て、図１に示すようなＡＰＤの主要部が完成する。
【００２３】
以上のように構成される実施の形態１のアバランシェフォトダイオードは、ｐ型ＩｎＰバッファ層２とｉ型ＩｎＧａＡｓ光吸収層４の間に、ｐ型ＩｎＧａＡｓ増倍抑制層３を形成したことを特徴としており、これにより、イオン化率比が改善でき、キャリアの走行時間が短縮できる。
【００２４】
以下、ｐ型ＩｎＧａＡｓ増倍抑制層３を有する実施の形態１のアバランシェフォトダイオードとｐ型ＩｎＧａＡｓ増倍抑制層３がない比較例のアバランシェフォトダイオード（図２）とを適宜比較しながら本実施の形態１のアバランシェフォトダイオードの特性について説明する。
【００２５】
まず、実施の形態１と比較例のアバランシェフォトダイオードのそれぞれについて、具体的な構造を仮定して増倍層６の近傍の電界分布及び電界強度を評価した。
実施の形態１のアバランシェフォトダイオードについては、表１に示す膜厚とキャリア濃度に基づいてシミユレーションをし、比較例のアバランシェフォトダイオードについては、表２に示す膜厚とキャリア濃度に基づいてシミユレーションをした。
【００２６】
表１
2006040919.tif 000003
【００２７】
表２
2006040919.tif 000004
【００２８】
シミュレーションの結果を図３（実施の形態１）及び図４（比較例）に示す。
尚、本シミュレーションは、ＡｌＩｎＡｓ増倍層６で１０倍程度の増倍がおこる電界としたときの計算結果である。
【００２９】
表１及び図３に示すように、本実施の形態１では、ＩｎＧａＡｓ増倍抑制層３を挿入することで、ｉ型ＩｎＧａＡｓ光吸収層４とｐ型ＩｎＧａＡｓ増倍抑制層とを併せた合計の厚さを一定以上の厚さにしつつ、高電界がかかるｉ型ＩｎＧａＡｓ光吸収層４の厚さを従来に比較して薄くしている。
【００３０】
すなわち、本実施の形態１のアバランシェフォトダイオードでは、電界緩和層５側に空乏化するｉ型ＩｎＧａＡｓ光吸収層４を一定の厚さ以上形成し、その反対側に空乏化しない非空乏化半導体光吸収層であるｐ型ＩｎＧａＡｓ増倍抑制層３を形成し、空乏化するｉ型ＩｎＧａＡｓ光吸収層４と空乏化しないｐ型ＩｎＧａＡｓ増倍抑制層３とによって光吸収層を形成している。
これにより、光吸収層全体としての厚さを一定以上確保しつつ電界のかかるＩｎＧａＡｓ光吸収層４を薄くすることができるため、ＩｎＧａＡｓ光吸収層４での増倍を抑えることが可能となる。
【００３１】
以上のように構成された実施の形態１のアバランシェフォトダイオードにおいて、ｉ型ＩｎＧａＡｓ光吸収層４とｐ型ＩｎＧａＡｓ増倍抑制層とを併せた合計の厚さは、光の吸収率を劣化させないように、０．７μｍ〜２．０μｍの範囲に設定されることが好ましく、より好ましくは、１μｍ〜１．５μｍの範囲に設定される。
また、ｐ型ＩｎＧａＡｓ増倍抑制層３の不純物濃度は、その層３を空乏化させないために、好ましくは、５×１０１６ｃｍ−３以上に設定し、より好ましくは、５×１０１７ｃｍ−３以上に設定する。
【００３２】
次に、これら実施の形態１及び比較例の構造における、ｉ型ＡｌＩｎＡｓ増倍層６での増倍率とｉ型ＩｎＧａＡｓ光吸収層４での増倍率の関係を図５に示す。図５に示すように、ＩｎＧａＡｓ増倍抑制層３を挿入した実施の形態１のアバランシェフォトダイオードでは、ＡｌＩｎＡｓ増倍層６における増倍率が高い領域まで、ｉ型ＩｎＧａＡｓ光吸収層４の増倍率が抑えられていることがわかる。また、図６に示すように増倍率とイオン化率比の関係を見ても、ＩｎＧａＡｓ増倍抑制層３を挿入することでイオン化率比が改善されていることがわかる。
【００３３】
次に、ＩｎＧａＡｓ増倍抑制層３の厚さとキャリアの走行時間の関係を計算したものを図７に示す。この図からもわかるように、ＩｎＧａＡｓ吸収層４とＩｎＧａＡｓ増倍抑制層３のトータルの厚みを１．３μｍとした場合では、ＩｎＧａＡｓ増倍抑制層３の厚みを好ましくは、０.６μｍ以下、より好ましくは０.４５μｍ以下にする事で、キャリアの走行時間が短縮されることがわかる。言い換えれば、キャリアの走行時間で決まる帯域は向上する。すなわち、増倍抑制層３で発生したキャリアが拡散で空乏層まで達し、信号として取り出されるが、増倍抑制層の厚さが０.６０μｍ以下の場合、電子が信号として取り出される時間が、ドリフトのみの場合と比べて、短くなり、高速応答性がより向上し、周波数特性が向上、ＧＢ積が向上する。
尚、ＩｎＧａＡｓ増倍抑制層３の厚さの下限値は、増倍抑制効果を考慮して設定され、例えば、０.１μｍ以上に設定される。
【００３４】
以上の事から、ＩｎＧａＡｓ光吸収層に不純物を添加したＩｎＧａＡｓ増倍抑制層３を挿入することで、イオン化率比が改善でき、キャリアの走行時間が短縮できることがわかる。これによって、素子の広帯域化、ＧＢ積（利得帯域幅積）の向上が可能であり、高速応答性の向上が可能であることがわかる。
【００３５】
次に、実施の形態１のアバランシェフォトダイオードと比較例のアバランシェフォトダイオードを試作して評価した結果を示す。
尚、実施の形態１のアバランシェフォトダイオードでは、ＩｎＧａＡｓ吸収層４とＩｎＧａＡｓ増倍抑制層３のトータルの厚みを１．３μｍとし、比較例のＩｎＧａＡｓ増倍抑制層を挿入していないアバランシェフォトダイオードでは、トータルのＩｎＧａＡｓ吸収層の厚さを同じにするために、ｉ型のＩｎＧａＡｓ吸収層厚を１．３μｍとした。
【００３６】
試作された実施の形態１と比較例のアバランシェフォトダイオードの周波数特性を図８に示す。図８から明らかなように、ＩｎＧａＡｓ増倍抑制層３を挿入することで、ほぼ全ての領域でより高い遮断周波数が得られており、高いＧＢ積が得られていることがわかる。
【００３７】
一般に、ＩｎＧａＡｓ増倍抑制層３を入れることで空乏化領域が狭くなるため、素子の静電容量が増加する事になり、静電容量が増加すると、遮断周波数を決定する要因のうち、素子容量と素子抵抗で決まる遮断周波数が悪化する。それにもかかわらず実施の形態１のアバランシェフォトダイオードにおいて高速応答性が向上しているのは、キャリアの走行時間の短縮及びイオン化率比の向上によるものと考えられる。
【００３８】
また、実施の形態１のアバランシェフォトダイオードの感度特性についても不純物添加領域を形成した事による感度の劣化は見られず、０.８５Ａ/Ｗと非常に高効率が得られた。これにより、ＩｎＧａＡｓ増倍抑制層３でのキャリアの再結合が起きておらず、発生したキャリアはほぼ全て、信号として取り出されていることが示された。
【００３９】
以上の実施の形態１のアバランシェフォトダイオードにおいて、ＩｎＧａＡｓ増倍抑制層３の不純物濃度は、ＩｎＧａＡｓ吸収層４側の不純物濃度が低くなるように不純物濃度勾配を有していることが好ましい。
このように、ＩｎＧａＡｓ増倍抑制層３を不純物濃度勾配を有するｐ型グレーデッドＩｎＧａＡｓ層により構成すると、その増倍抑制層３で発生した電子は、内部電界により加速され、非常に高速で移動することができるため、信号として取り出される時間が短くなり、高速応答性が向上し、周波数特性がより向上する。
尚、増倍抑制層３の不純物濃度勾配は、内部電界が４０００Ｖ／ｃｍ近傍になるように調整されていることがより好ましい。
【００４０】
また、増倍層６は、種々の半導体で構成することができるが、好ましくは、Ａｌを含む半導体層若しくはＳｉからなる半導体層で構成すると、イオン化率比を大きくできる。また、Ａｌを含む半導体を用いて、超格子構造の増倍層を構成することができ、超格子構造の増倍層を用いても、大きなイオン化率比が得られる。
【００４１】
実施の形態２．
図９は、ｉ型ＩｎＰからなる増倍層を持つアバランシェフォトダイオードの素子構造を示す断面図である。
実施の形態２のアバランシェフォトダイオードの構造を明らかにするために、実施の形態２のアバランシェフォトダイオードの製造方法を簡単に説明する。
【００４２】
本方法では、まず、ｎ型ＩｎＰ基板１０１上に、ｎ型ＩｎＧａＡｓ増倍抑制層１０３(Ｓｉ:１×１０１８ｃｍ−３)、ｉ型ＩｎＧａＡｓ光吸収層１０４、ｉ型ＩｎＧａＡｓＰ層１０５、ｉ型ＩｎＰ増倍層１０６、ｉ型ＩｎＧａＡｓコンタクト層１０７の各層を順次エピタキシャル成長する(上記の括弧内は、結晶中に添加する不純物とその不純物濃度を示す)。結晶成長法は、固体ソースあるいは、ガスソースＭＢＥ、有機金属気相成畏(ＭＯＣＶＤ)法等が適している。
【００４３】
次に、環状溝領域に、Ｂｅをイオン注入した後、熱処理を行い活性化して、受光領域周辺の低濃度ｐ型領域１０９を形成する事によって、ガードリングとして機能させる。なお、イオン注入種として、上述のＢｅ以外にＭｇ、Ｃ等の元素を用いても同様な効果が得られる。
【００４４】
次に、Ｚｎを不純物源として熱拡散法により受光部へ選択的に拡散し、ｐ型ＩｎＰ層１０６ａ、ｐ型ＩｎＧａＡｓコンタクト層１１１にかえる。ここでは、ｐ型ＩｎＰ層１０６ａとｉ型ＩｎＧａＡｓＰ層１０５の間にｉ型ＩｎＰ層が残るようにＺｎの拡散深さを調整する。この拡散されていない、ｉ型ＩｎＰ層が増倍層１０６として機能する。
【００４５】
次に、所望の形状とすべくｐ型ＩｎＧａＡｓコンタクト層１１１の一部を選択的にエッチング除去した後、ＳｉＮＸ等の反射防止膜兼パシベーション膜１１２をウエハ表面に成膜する。
【００４６】
続いて、所望の形状に形成されたｐ型ＩｎＧａＡｓコンタクト層１１１上部で表面パシペーション膜１１２を選択的に除去した領城に対して、ＡｕＺｎ、ＡｕＴｉ、ＡｕＴｉＰｔ、などの合金により受光領域のｐ型ＩｎＧａＡｓコンタクト層１１１上に電極１２２をそれぞれ形成する。
以上のような工程を経て、図９に示すような実施の形態２のアバランシェフォトダイオードが完成する。
【００４７】
以上のように構成された実施の形態２のアバランシェフォトダイオードでは、実施の形態１と同様に、ｉ型ＩｎＧａＡｓ吸収層１０４にＩｎＰ増倍層で増倍されるキャリア(この場合はホール)が小数キャリアとなる不純物であるＳｉが添加されている。図９に示したように、本実施の形態２でも、ｎ型ＩｎＧａＡｓ増倍抑制層１０３を挿入することによって、ｉ型ＩｎＧａＡｓ吸収層１０４で増倍されるキャリアは減少する。これによりイオン化率比の向上が期待でき、かつキャリアの走行時間が短縮される効果も期待できる。これらによって、雑音特性の向上、高速応答性の向上が図れる。
尚、本実施の形態２における、ｎ型ＩｎＧａＡｓ増倍抑制層１０３とｉ型ＩｎＧａＡｓ吸収層１０４の各膜厚、ｎ型ＩｎＧａＡｓ増倍抑制層１０３とｉ型ＩｎＧａＡｓ吸収層１０４の合計の膜厚の好ましい範囲は、実施の形態１と同様である。
また、実施の形態２のアバランシェフォトダイオードにおいても、ｎ型ＩｎＧａＡｓ増倍抑制層１０３の不純物濃度は、ＩｎＧａＡｓ吸収層１０４側の不純物濃度が低くなるように不純物濃度勾配を有していることが好ましく、これにより、その増倍抑制層１０３で発生した電子が内部電界により加速され、高速で移動することができる。
【００４８】
実施の形態３．
以上、実施の形態１、２では素子上面から光を入射させる構造について、素子の作成方法について述べてきたが、図１０に示すような、素子側方(劈開面側)から光を入射させる、通常、導波路型アバランシェフォトダイオードとよばれる半導体受光素子についても同様に、ＩｎＧａＡｓ増倍抑制層２０３を挿入することでイオン化率比の向上が期待できる。
【００４９】
実施の形態３のアバランシェフォトダイオードは、以下のように作製される。
まず、Ｆｅを不純物としで添加した半絶縁性ＩｎＰ基板１上に、ｐ型ＩｎＧａＡｓ導電層２０１、ｐ型ＩｎＰ層２０２、ｐ型ＩｎＧａＡｓＰ光閉じ込め層２１１、ｐ型ＩｎＧａＡｓ増倍抑制層２０３、ｉ型ＩｎＧａＡｓ光吸収層２０４、ｐ型ＩｎＧａＡｓＰ電界緩和層２０５、ｉ型ＡｌＩｎＡｓ増倍層２０６、ｎ型ＩｎＰ層２０７、ｎ型ＩｎＧａＡｓコンタクト層２０８の各層を順次エピタキシャル成長する。結晶成長法は、固体ソースあるいは、ガスソースＭＢＥ、有機金属気相成長(ＭＯＣＶＤ)法等が適している。
【００５０】
各層を成長させた後、受光部を構成する積層部を残して、その積層部の外側をｐ型ＩｎＧａＡｓ導電層２０１が露出されるまでエッチングする。
そして、露出されたｐ型ＩｎＧａＡｓ導電層２０１上に、アノード電極を形成し、ｎ型ＩｎＧａＡｓコンタクト層２０８上にカソード電極２２１を形成し、積層部全体をＳｉＮＸ等のパシベーション膜２１２で覆う。
【００５１】
以上のように構成された実施の形態３のアバランシェフォトダイオード（図１０）は、ＩｎＧａＡｓ増倍抑制層２０３を備えているので、実施の形態１及び２のアバランシェフォトダイオードと同様に、イオン化率比を向上させることができ、また、キャリアの定行時間が短縮されるので、雑音特性の向上、高速応答性の向上が可能となる。
尚、本実施の形態３における、増倍抑制層２０３と光吸収層２０４の各膜厚、増倍抑制層２０３と光吸収層２０４の合計の膜厚の好ましい範囲は、実施の形態１と同様である。
また、実施の形態３のアバランシェフォトダイオードにおいても、ｐ型ＩｎＧａＡｓ増倍抑制層２０３の不純物濃度は、光吸収層２０４側の不純物濃度が低くなるように不純物濃度勾配を有していることが好ましく、これにより、増倍抑制層２０３で発生した電子が内部電界により加速され、高速で移動することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る実施の形態１のアバランシェフォトダイオードの断面図である。
【図２】比較例のアバランシェフォトダイオードの断面図である。
【図３】実施の形態１のアバランシェフォトダイオードの断面における電界分布を示すグラフである。
【図４】比較例のアバランシェフォトダイオードの断面における電界分布を示すグラフである。
【図５】実施の形態１のアバランシェフォトダイオードにおける増倍層６の増倍率と光吸収層４の増倍率の関係を、比較例と対比して示すグラフである。
【図６】実施の形態１のアバランシェフォトダイオードにおける増倍層６の増倍率とイオン化率比の関係を、比較例と対比して示すグラフである。
【図７】実施の形態１のアバランシェフォトダイオードにおける増倍抑制層の厚さに対するキャリア走行時間を示すグラフである。
【図８】実施の形態１のアバランシェフォトダイオードの周波数特性を、比較例と対比して示すグラフである。
【図９】本発明に係る実施の形態２のアバランシェフォトダイオードの断面図である。
【図１０】本発明に係る実施の形態３のアバランシェフォトダイオードの断面図である。
【符号の説明】
【００５３】
１  半絶縁性ＩｎＰ基板、２  ｐ型ＩｎＰバッファ層、３，２０３  ｐ型ＩｎＧａＡｓ増倍抑制層、４，１０４，２０４  ｉ型ＩｎＧａＡｓ光吸収層、５  ｐ型ＩｎＰ電界緩和層、６  ｉ型ＡｌＩｎＡｓ増倍層、７  ｎ型ＡｌＩｎＡｓキャップ層、８  ｎ型ＩｎＧａＡｓコンタクト層、９  Ｔｉイオン注入領域、１１  ｐ型ＩｎＧａＡｓコンタクト層、１２，１１２，２１２  パシベーション膜、１０１  ｎ型ＩｎＰ基板、１０３  ｎ型ＩｎＧａＡｓ増倍抑制層、１０５  ｉ型ＩｎＧａＡｓＰ層、１０６  増倍層、１０６ａ  ｐ型ＩｎＰ層、１０７  ｉ型ＩｎＧａＡｓコンタクト層、１１１  ｐ型ＩｎＧａＡｓコンタクト層、２０１  ｐ型ＩｎＧａＡｓ導電層、２０２  ｐ型ＩｎＰ層、２０５  ｐ型ＩｎＧａＡｓＰ電界緩和層、２０６  ｉ型ＡｌＩｎＡｓ増倍層、２０７  ｎ型ＩｎＰ層、２０８  ｎ型ＩｎＧａＡｓコンタクト層、２１１  ｐ型ＩｎＧａＡｓＰ光閉じ込め層。
【図１】
2006040919.tif 000005
【図２】
2006040919.tif 000006
【図３】
2006040919.tif 000007
【図４】
2006040919.tif 000008
【図５】
2006040919.tif 000009
【図６】
2006040919.tif 000010
【図７】
2006040919.tif 000011
【図８】
2006040919.tif 000012
【図９】
2006040919.tif 000013
【図１０】
2006040919.tif 000014