(57)【要約】【課題】半導体素子測定のための時間と費用を減らし、また、半導体素子モデリング過程での時間と費用を減らし、超高周波単一チップ集積回路設計時間の短縮と正確な設計を実現する。【解決手段】半導体素子で測定用パッドの形成とデ・エンベディング過程を省略し、デ・エンベディングされた高周波半導体素子における入出力端の測定パッドの代わりに拡張電極を代置することにより、電極と測定パッド部分で発生する不連続特性を除去して超高周波単一チップ集積回路の設計時に必要なデ・エンベディング過程を省略する。【選択図】図２
2006093698.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ドレイン電極およびソース電極を備えた超高周波単一チップ集積回路の能動素子として用いられる超高周波半導体素子であって、
前記ゲート電極の代わりにゲート拡張電極と、前記ドレイン電極の代わりにドレイン拡張電極と、前記ソース電極の代わりに測定用ソースパッドを備えてなる
ことを特徴とする超高周波半導体素子。
【請求項２】
前記能動素子のゲート拡張電極およびドレイン拡張電極の平面的形状と段差形状が、超高周波単一チップ集積回路を構成する複数の能動素子を電気的に連結した場合、各能動素子間において使用周波数帯域の伝送線路インピーダンス整合が取れるように設定されたことを特徴とする請求項１記載の超高周波半導体素子。
【請求項３】
前記測定用ソースパッドに入力および出力基準点を示す測定浮標が設けられることを特徴とする請求項１記載の超高周波半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は超高周波半導体素子に関する。
【背景技術】
【０００２】
超高周波単一チップ集積回路に用いられる超高周波半導体素子は、電界効果トランジスター（field effect transistor：ＦＥＴ）が主に用いられる。このような電界効果トランジスターの種類にはシリコン（Ｓｉ）を半導体基板として用いる金属−酸化物−半導体電界効果トランジスター（metal-oxide-semiconductor FET：ＭＯＳＦＥＴ）および相補的金属−酸化物−半導体電界効果トランジスター（complementary MOSFET：ＣＯＭＯＳ）などがあり、ガリウム−砒素（ＧａＡＳ）、ガリウム窒素（ＧａＮ）などの化合物半導体基板を用いる金属−半導体電界効果トランジスター（metal-semiconductor FET：ＭＥＳＦＥＴ）および高電子移動度トランジスター（high electron mobility transistor）などがある。
【０００３】
これら超高周波半導体素子の構成はゲート、ドレインおよびソース以外に半導体素子の特性を測定するための測定用ゲートパッド、測定用ドレインパッドおよび測定用ソースパッドで構成される。これら素子は測定と素子の内部および外部的パラメーターを抽出するモデリング過程により特性を分析した後、超高周波単一チップ集積回路の能動素子として用いられて回路を設計する。
【０００４】
従来の超高周波半導体素子は、ソースと測定用ソースパッドは信号接地面と連結されるため、素子の特性には多くの影響を及ぼさない。しかし、ゲートとドレインは素子の入出力に該当する部分では素子の特性に大きな影響を及ぼす。特に、測定用パッドは半導体素子で占める領域が大きいため、パッドによる寄生成分（parasitic element）を無視することができない。素子の使用周波数が高くなるほど周波数による寄生成分は回路設計時に大きな誤差を提供し得る問題点があり、また、従来の超高周波半導体素子はゲートおよびドレインと夫々の測定用パッドで線幅が変わる不連続区間が現われた。この部分での寄生成分により信号の反射が発生して周波数特性が変化するようになって回路設計に大きな誤謬を提供するようになるため、モデリング過程で必ずデ・エンベディング（de-embedding）過程を経なければならなかった。このようなデ・エンベディング過程は測定用パッド部分のみを更に製作しなければならなく、素子特性分析のためのモデリング過程で多くの時間を消耗するという問題点があった。
【０００５】
敷衍すると、図１の従来の超高周波半導体素子を集積回路の設計に用いる場合、ゲート電極およびドレイン電極と伝送線路を連結するためには夫々の電極と伝送線路の連結部についての再解釈が要求される。即ち、デ・エンベディング過程を経て測定用パッドおよび連結部に対する特性抽出がなされているとしても、集積回路の信号伝送線路と更に連結すると、また別の不連続性が発生する連結部が現われるようになって、これに対する新たな特性分析がなされなければならなかった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の超高周波半導体素子は、ゲートとドレインは素子の入出力に該当する測定用パッドは半導体素子で占める領域が大きいため、パッドによる寄生成分を無視することができない。素子の使用周波数が高くなるほど周波数による寄生成分は回路設計時に大きな誤差を提供し得る問題点があり、また、従来の超高周波半導体素子はゲートおよびドレインと夫々の測定用パッドで線幅が変わる不連続区間が現われた。この部分での寄生成分により信号の反射が発生して周波数特性が変化するようになって回路設計に大きな誤謬を提供するようになるため、モデリング過程で必ずデ・エンベディング過程を経なければならなかった。このようなデ・エンベディング過程は測定用パッド部分のみを更に製作しなければならなく、素子特性分析のためのモデリング過程で多くの時間を消耗するという問題点があった。
【０００７】
本発明は従来の超高周波半導体素子における問題点を解消するために、ゲート電極、ドレイン電極およびソース電極と半導体素子の特性測定用ゲートパッド、測定用ドレインパッドおよび測定用ソースパッドで構成された超高周波半導体において、前記測定用ゲートパッドと測定用ドレインパッドの代わりに拡張電極が夫々構成されるようにして、超高周波単一チップ集積回路設計のために超高周波半導体素子の特性分析のためのモデリング過程でゲートとドレイン測定用パッドによる寄生成分を除去する超高周波半導体素子を提供するものである。
【課題を解決するための手段】
【０００８】
ゲート電極、ドレイン電極およびソース電極と測定用ゲートパッド、測定用ドレインパッドおよび測定用ソースパッドで構成された超高周波半導体において、前記測定用ゲートパッドと測定用ドレインパッドの代わりに拡張電極が夫々構成されて、超高周波単一チップ集積回路設計のための能動素子のモデリング過程で、パッドの寄生成分を除去するためのデ・エンベディング過程を省略することができるので、モデリング過程に所要される費用と時間を最少化し得る。
【０００９】
前記ゲートおよびドレイン拡張電極の大きさは、超高周波単一チップ集積回路の設計時に回路構造と使用周波数帯域の伝送線路インピーダンス整合に合う大きさに製作されて、信号の伝送損失を最小化することをその特徴とする。
【００１０】
また、前記測定用ソースパッドに入力および出力測定基準点を示す測定浮標を含み、回路に用いられる能動素子の全体の大きさが決定され、デ・エンベディング過程が不要な半導体素子の正確なモデリングがなされて、超高周波単一チップ集積回路の設計時に能動素子部分の正確な設計基準になることを特徴とする。
【発明の効果】
【００１１】
本発明は半導体素子で測定用パッドの形成とデ・エンベディング過程を省略することにより、費用と時間を効果的に減らすことができる。即ち、本発明の超高周波半導体素子は入出力端の測定パッドの代わりに拡張電極を代置することにより、電極と測定パッド部分で発生する不連続特性を除去して超高周波単一チップ集積回路の設計時に必要なデ・エンベディング過程を省略することができるため、モデリング過程での時間と費用の節減が可能であり、超高周波単一チップ集積回路の設計において能動素子の正確な特性と大きさを提供することができるため、設計時間短縮と望む仕様への正確な設計が可能になる効果がある。
【発明を実施するための最良の形態】
【００１２】
本発明による超高周波半導体素子と従来の超高周波半導体素子の構成を比較して示した添付図面を参照して詳細に説明する。
【００１３】
超高周波半導体素子の構成と本発明による超高周波半導体素子の構成を夫々図１と図２に示した。
【００１４】
図１は従来の超高周波半導体素子の構成図であって、その構成はゲート電極１１、ドレイン電極１２およびソース電極１３の外に測定のための夫々のパッド、即ち、測定用ゲートパッド１４、測定用ドレインパッド１５および測定用ソースパッド１６で構成されている。
【００１５】
図２は本発明による超高周波半導体素子の構成図であって、ゲート電極２１、ドレイン電極２２、ソース電極２３および測定用ソースパッド２６とゲート拡張電極２４とドレイン拡張電極２５から成っている。
【００１６】
前記図１と図２において、ゲート電極、ドレイン電極、ソース電極および測定用ソースパッドは、本発明による超高周波半導体素子と従来の超高周波半導体素子が同一の構成を有するが、本発明による超高周波半導体素子が従来の超高周波半導体素子で測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極およびドレイン拡張電極が代置された構造を有している構造上の差異点を有する。
【００１７】
図１の従来の超高周波半導体素子の構成において、ゲート電極と測定用ゲートパッドの連結部分およびドレイン電極と測定用ドレインパッドとの連結部分で線幅が変わる不連続区間で現われる信号伝送の不連続性と、測定用パッドによる寄生成分を除去する過程をデ・エンベディングと言う。
【００１８】
超高周波半導体素子の特性を測定した後、超高周波単一チップ集積回路設計のために超高周波半導体素子の特性を夫々の必要に合うよう抽出する過程を経るようになるが、このような過程全体をモデリングと言い、モデリング過程には電極とパッドの連結部で現われる信号伝送の不連続性とパッドによる寄生成分を除去するデ・エンベディング過程が含まれている。このようなデ・エンベディング過程を遂行するためには超高周波半導体素子の製作時に用いられた半導体基板と同一の基板上に測定用パッドのみを別途に製作してその特性を測定した後、超高周波半導体素子の特性から測定用パッド成分を除くようになる。従って、デ・エンベディング過程を遂行するには超高周波半導体素子の製作工程と同一の方法で測定用パッドのみを製作しなければならなく、同一の方法で測定をしなければならないため、これにより測定用パッド製作と測定のために費用と時間の投資を必要とする短点がある。
【００１９】
本発明による超高周波半導体素子は、構成における若干の変化のみで前記の短点を解消することができる。即ち、測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極およびドレイン拡張電極を代置することにより、素子のモデリング過程でデ・エンベディング過程を排除することができる。
【００２０】
測定用ゲートパッドと測定用ドレインパッドの代わりにゲート拡張電極とドレイン拡張電極が代置された理由は次の通りである。
【００２１】
図１の従来の超高周波半導体素子の構成において、一点鎖線で表示されたゲート電極１１と測定用ゲートパッド１４の連結部分１７およびドレイン電極１２と測定用ドレインパッド１５との連結部分１８で線幅が急激に変わって信号伝送で不連続特性が現われるようになり、損失が増加するようになる。このような不連続部分は超高周波単一チップ集積回路の設計で誤謬を犯すようになる。
【００２２】
また、図１における各測定用パッド１４，１５，１６は、超高周波単一チップ集積回路の設計において適用されなかった部分で回路設計のための能動素子特性抽出過程で測定用パッドによる寄生成分に対する特性を除去するようになる。測定用パッドは超高周波半導体素子で占める領域が大きく、集積回路の使用周波数が増加するほど測定用パッドによる寄生成分も共に増加するため、能動素子の特性抽出過程ではこのような測定用パッドの寄生成分を必ず除去しなければならない。特に、測定用ゲートと測定用ドレインパッドの寄生成分は一層注意を要するようになる。測定用ソースパッドは信号接地面部分と連結されるため、測定用ソースパッドによる寄生成分が超高周波半導体素子の特性には多くの影響を及ぼさないが、測定用ゲートパッドと測定用ドレインパッドは素子の入出力に該当する部分であるため、それらの寄生成分は素子の特性に至大な影響を及ぼす。このような測定用パッドによる寄生成分は回路の設計時に大きな誤差を与える問題点がある。
【００２３】
図２に図示された通り、本発明による超高周波半導体素子のゲート電極２１およびドレイン電極２２の各拡張電極２４，２５は、夫々その一端の線幅が徐々に減るように形成されて該当ゲート電極２１およびドレイン電極２２に直ちに連結されるので、従来の高周波半導体素子の連結部で発生する不連続性を無くすことができる。
【００２４】
図１におけるような従来の超高周波半導体素子の場合、測定用パッド１４，１５，１６の大きさは超高周波単一チップ集積回路の信号伝送線路３１，４１の大きさとは関係が無く一定の大きさに構成されるため、夫々の電極１１，１２，１３と夫々の測定用パッド１４，１５，１６との連結部で線幅が急激に変わるようになるが、本発明による超高周波半導体素子におけるゲート拡張電極２４とドレイン拡張電極２５は超高周波単一チップ集積回路の信号伝送線路３１，４１と直ちに連結されることができるため、ゲート電極２１およびドレイン電極２２と夫々の拡張電極２４，２５間の線幅変化が急でなく、集積回路の信号伝送線路３１，４１に連続的に連結されるように設計が可能であるため、前記の問題点を解決することができる。
【００２５】
また、本発明による超高周波半導体素子を超高周波単一チップ集積回路の能動素子として用いる場合、回路の使用周波数によりゲートおよびドレイン拡張電極２４，２５の幅が決定される。
【００２６】
超高周波単一チップ集積回路は、信号の伝送線路を図３のマイクロストリップライン（microstrip line）または図４の同一平面上導波管（coplanar waveguide：ＣＰＷ）のうちいずれを用いるかによって構造を異に用いる。
【００２７】
図３はマイクロストリップラインの構造を示したもので、半導体基板３３の上面には信号の伝送線路３１を形成し、基板の下面には信号接地面３２を形成したものである。信号伝送線路３１の幅は半導体基板の誘電率と厚さおよび集積回路の使用周波数により決定される。
【００２８】
図４は図３とは異に半導体基板４３の上面に信号の伝送線路４１と信号接地面４２が同一平面上導波管の構造を示している。同一平面上導波管は使用周波数によって信号伝送線路４１の幅と信号伝送線路と信号接地面４２との間隔が決定される。
【００２９】
マイクロストリップラインまたは同一平面上導波管の信号伝送線路３１，４１の線幅は、特性インピーダンスが５０Ωになるように用いるが、その理由は信号伝送での伝送損失を最小化するからである。従って、使用周波数によって夫々の信号伝送線路３１，４１の幅は５０Ωを有するように設計する。
【００３０】
このような線路の伝送線路と超高周波半導体素子を集積回路の設計に用いる場合、信号の伝送線路はゲート電極とドレイン電極に連結される。
【００３１】
以上のごとき構造の本発明による超高周波半導体素子を用いる場合には、ゲート電極２１およびドレイン電極２２が集積回路の信号伝送線路と同一の線幅を有する夫々の拡張電極２４，２５と連結されており、集積回路の設計時に拡張電極が信号の伝送線路と連結されるため、電極と拡張電極の連結部に対し付加的に特性分析が必要でない。
【００３２】
この理由により本発明による超高周波半導体素子のゲート拡張電極およびドレイン拡張電極の幅は、回路の使用周波数によって信号伝送線路の幅と同一の大きさに決定される。
【００３３】
また、半導体素子の特性に影響を及ぼさないソース測定用パッド２６に入力および出力測定基準を示す測定浮標２７，２８を構成して、素子測定時に測定プローブ（probe）が測定浮標までのみ接触されるようにする。そうすると、回路に用いられる能動素子の全体大きさが決定され、デ・エンベディング過程が不要な半導体素子の正確なモデリングがなされ、超高周波単一チップ集積回路の設計時に能動素子の入出力部分に対する正確な設計基準になる。
【図面の簡単な説明】
【００３４】
【図１】従来の超高周波半導体素子の平面図である。
【図２】本発明による超高周波半導体素子の平面図である。
【図３】超高周波単一チップ集積回路におけるマイクロストリップラインの構造図である。
【図４】超高周波単一チップ集積回路における同一平面上導波管の構造図である。
【符号の説明】
【００３５】
１１、２１  ゲート電極
１２、２２  ドレイン電極
１３、２３  ソース電極
１４  測定用ゲートパッド
１５  測定用ドレインパッド
１６、２６  測定用ソースパッド
１７  ゲート電極と測定用ゲートパッドとの連結部
１８  ドレイン電極と測定用ドレインパッドとの連結部
２４  ゲート拡張電極
２５  ドレイン拡張電極
２７  入力（ゲート）端測定浮標
２８  出力（ドレイン）端測定浮標
３１、４１  信号の伝送線路
３２、４２  信号接地面
３３、４３  半導体基板
【図１】
2006093698.tif 000003
【図２】
2006093698.tif 000004
【図３】
2006093698.tif 000005
【図４】
2006093698.tif 000006