(57)【要約】【課題】  III−V族化合物の半導体層に作成された半導体装置から発生する熱を効率よく半導体層外に排出させることができる構造物を提供する。【解決手段】  窒化ガリウム（ＧａＮ）の半導体層４０と、その半導体層４０に接している下層６０を備えており、下層６０は、下層６０の表面から裏面まで伸びている金属領域５０を備え、下層６０の表面と裏面を結ぶ方向に直交する面内において、金属領域５０が間隔をおいて繰返して形成されていることを特徴とする構造物。【選択図】  図５
2006165191.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面から裏面側へ向けて伸びる溝を形成する工程と、
基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成する工程と、
基板の裏面から前記溝が露出するまで基板を除去する工程と、
露出している溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を備えていることを特徴とする構造物の製造方法。
【請求項２】
空気の熱伝導係数より大きな熱伝導係数を有する材料に金属が選択されていることを特徴とする請求項１の構造物の製造方法。
【請求項３】
基板は半導体であることを特徴とする請求項１又は２の構造物の製造方法。
【請求項４】
基板はシリコン（Si）であることを特徴とする請求項３の構造物の製造方法。
【請求項５】
基板の表面の面方位に（１１１）が選択されていることを特徴とする請求項３又は４の構造物の製造方法。
【請求項６】
前記溝を形成する工程は、基板の表面から裏面側に向けて伸びる複数の溝群をストライプ状に形成するとともに、その溝群の長手方向が基板の（１１１）面の＜１１−２＞方向又はこれに等価な方向に選択されていることを特徴とする請求項５の構造物の製造方法。
【請求項７】
III−V族化合物半導体の上層と、
その上層に接している下層を備えており、
下層は、下層の表面から裏面まで伸びているとともに空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域を備え、
下層の表面と裏面を結ぶ方向に直交する面内において、前記部分領域が間隔をおいて繰返し形成されていることを特徴とする構造物。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶欠陥が低密度なIII−V族化合物の半導体層を備えている構造物とその製造方法に関する。より詳細には、III−V族化合物の半導体層に半導体装置を作成した場合に、半導体装置から発生する熱を半導体層外に効率よく伝熱することができる構造物とその製造方法に関する。
【背景技術】
【０００２】
本出願人は、例えば窒化ガリウム等のIII−V族化合物の半導体層を、結晶欠陥が低密度な状態で得ることができる技術を特許文献１と特許文献２で開示している。これらの技術は、表面から裏面側に向けて伸びている溝が形成されている基板（例えばシリコン等）を用意し、その基板の表面から窒化ガリウムをエピタキシャル成長して、溝の上方に架橋する窒化ガリウムの半導体層を作成する技術である。作成された窒化ガリウムの半導体層は、結晶欠陥が低密度な状態で得られる。溝を形成することで、シリコンの基板と窒化ガリウムの半導体層の接触する面積が小さくなり、格子不整合や熱膨張係数の差異等に基づく応力の発生が緩和されるので、結晶欠陥が低密度な窒化ガリウムの半導体層を得ることができるのである。
なお、特許文献１と特許文献２では、基板の表面に複数の突起群を形成するとしているが、突起群の表面を基板の表面と評価すれば、突起群の残部は基板の表面から裏面側に向けて伸びている溝と評価することができる。突起群と溝は表現の違いであって、同様の技術として解釈される。
【特許文献１】特開２００２−２４１１９２号公報
【特許文献２】特開２００２−２９３６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１と特許文献２の技術によって作成した窒化ガリウムの半導体層を利用して、その半導体層内に例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、IGBT（Insulated Gate Bipolar Transistor）、ダイオード等の半導体装置が作成される。半導体装置を作成するのに必要な半導体層の厚みは数十μmあれば十分である。しかしながら、数十μmの厚みの半導体層は物理的強度が弱い。したがって、半導体層の物理的強度を確保するために、基板と半導体層を一体のまま利用することがある。すなわち、半導体層をエピタキシャル成長した後に、基板をわざわざ除去しないで、基板と半導体層を一体のまま利用することがある。なお、半導体層を数百μmの厚みで作成すれば物理的強度は確保できる。しかしながらこの場合、半導体層をエピタキシャル成長するのに要する時間が極めて長くなり、製造コストが増大するという問題がある。したがって、窒化ガリウムの半導体層は、半導体装置を作成するのに必要な数十μmの厚みで作成したいという要望は存在する。
ところが、この半導体層に作成された半導体装置を動作させると、半導体装置から発生する熱は、溝によって画定されている中空空間によって半導体層外に効率よく伝熱できないという問題がある。このため、半導体装置を安定して動作させることが困難という問題がある。
本発明は、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱することができる構造物を簡単に製造する方法を提供することを一つの目的としている。さらには、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく排出させることができる構造物自体を提供することを他の一つの目的としている。
【課題を解決するための手段】
【０００４】
本発明の構造物の製造方法は、少なくとも次の各工程を実施するのが好ましい。まず、基板の表面から裏面側へ向けて伸びる溝を形成する工程を実施する。次に、基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成する工程を実施する。次に、基板の裏面から前記溝が露出するまで基板を除去する工程を実施する。そして、露出している溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を実施する。これらの各工程を経て、構造物を得ることができる。
基板の表面からIII−V族化合物半導体を結晶成長するのに先立って、III−V族化合物半導体より融点が高い材料（例えば、炭化シリコン（SiC）、窒化アルミニウム（AlN）、あるいはスピネル（MaAl2O4）を好適に利用することができる）を基板の表面に成膜し、その成膜された層からIII−V族化合物半導体を結晶成長させてもよい。この層が存在することによって、基板とIII−V族化合物半導体が反応して多結晶のIII−V族化合物半導体の結晶が形成されることを抑制することができる。
基板の表面から裏面側へ向けて伸びる溝を形成する工程では、溝が基板を貫通して裏面から露出してもよい。この場合、形成された溝が基板の裏面から露出しているので、溝が露出するまで基板の裏面を除去する工程が同時に実施されたと評価することができる。また、形成する溝の形状等に関して特に制限はなく、例えば基板の表面にストライプ状や格子状に溝を形成してもよく、基板の表面にドット状に分散配置された溝を形成してもよく、あるいは突起が基板の表面に分散配置され、その残部が溝として形成されていてもよく、またそれらが組合わされて形成されていてもよい。
基板の裏面から溝が露出するまで基板を除去する工程は、基板の裏面を研磨して除去する手法や、基板の裏面をエッチングによって除去する手法等を好適に利用することができる。
【０００５】
上記の製造方法では、基板の表面側に溝を形成することで、基板とIII−V族化合物半導体の半導体層の接触する面積が小さくなるので、格子不整合や熱膨張係数の差異等に基づく応力の発生が緩和され、結晶欠陥が低密度な半導体層を得ることができる。この半導体層を備えている構造物を利用して、半導体層内に半導体装置を作成することができる。半導体層内に作成された半導体装置を動作させると熱が発生するが、その熱は基板側に効率よく伝熱することができる。溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料が充填されているので、溝が中空空間である場合に比して、半導体装置から発生する熱が基板側に効率よく伝熱するのである。溝が露出するまで基板の裏面を除去して、露出する溝内に空気の熱伝導係数より大きな熱伝導係数を有する材料を充填する工程を実施するだけで、半導体装置の動作の安定性が格段に向上させることができる構造物を得ることができるのである。
【０００６】
空気の熱伝導係数より大きな熱伝導係数を有する材料に金属が選択されていることが好ましい。金属は熱伝導係数が大きいとともに、抵抗値が小さい材料である。例えば、III−V族化合物半導体の半導体層と基板の両者を利用して、一対の主電極（ドレイン電極とソース電極、アノード電極とカソード電極、あるいはコレクタ電極とエミッタ電極等）のうち一方の主電極を半導体層の表面に形成し、他方の主電極を基板の裏面に形成する縦型の半導体装置を作製した場合、金属の存在によって縦方向に流れる電流の抵抗を小さくすることができる。この製造方法によって製造される構造物を利用することによって、オン抵抗が小さい縦型の半導体装置を得ることができる。
【０００７】
基板は半導体であることが好ましい。
半導体材料の基板を利用すると、基板の表面からIII−V族化合物半導体の半導体層を結晶成長させ、結晶欠陥が低密度な半導体層を得ることができる。
【０００８】
基板はシリコン（Si）であることが好ましい。
本発明の製造方法は、安価なシリコン基板を用いた場合でも結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。高価なIII−V族化合物の基板を用いないで、極めて安価に構造物を得ることができる。
【０００９】
基板の表面の面方位に（１１１）が選択されていることが好ましい。
（１１１）面からIII−V族化合物半導体を結晶成長すると、結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。
【００１０】
前記溝を形成する工程は、基板の表面から裏面側に向けて伸びる複数の溝群をストライプ状に形成するのが好ましい。さらに、その溝群の長手方向が基板の（１１１）面の＜１１−２＞方向又はこれと等価な方向に選択されていることが好ましい。
＜１１−２＞方向に溝群の長手方向が形成されていると、基板の表面からIII−V族化合物半導体を結晶成長した場合に、III−V族化合物半導体は溝の上方に架橋するように、基板の表面から横方向に綺麗に成長することができる。結晶欠陥が低密度なIII−V族化合物半導体の半導体層を得ることができる。なお、基板の（１１１）面では、任意の方向に対して、成す角が６０°に傾斜した方向は前記任意方向と等価な方向と評価できる。したがって、溝群の長手方向が、そのような＜１１−２＞方向と等価な方向に選択されていても、上記と同様な作用効果を得ることできる。
【００１１】
本発明の構造物は、III−V族化合物半導体の上層と、その上層に接している下層を備えている。下層は、下層の表面から裏面まで伸びているとともに空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域を備えている。下層の表面と裏面を結ぶ方向に直交する面内において、前記部分領域が間隔をおいて繰返し形成されている。ここでいう繰返しとは、例えば部分領域がストライプ状や格子状に形成されている場合や、部分領域又は下層がドット状に分散配置して形成されている場合や、またそれらを組合わせて形成されている場合等を含めて解釈される。
【００１２】
III−V族化合物半導体は絶縁破壊電界および飽和電子密度等が大きいので、上記の構造物のIII−V族化合物半導体の上層に半導体装置を作成すると、高耐圧で大電流を制御できる半導体装置を得ることができる。なお、作成される半導体装置は、一対の主電極が上層の表面側に形成されている横型であってもよく、あるいは上層の表面側と下層の裏面側に分かれて形成されている縦型であってもよい。
上層に作成された半導体装置を動作させたときに発生する熱は、空気の熱伝導係数より大きな熱伝導係数を有する材料の部分領域の存在によって下層側に効率よく伝熱される。したがって、本発明の構造物を利用して半導体装置を作成すると、半導体装置の動作の安定性を格段に向上させることができる。
【発明の効果】
【００１３】
本発明によると、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱させることができる構造物を簡単に製造することができる。また、III−V族化合物の半導体層に作成された半導体装置から発生する熱を半導体層外に効率よく伝熱させることができる構造物自体を提供することができる。
【発明を実施するための最良の形態】
【００１４】
実施例の主要な特徴を列記する。
（第１形態）  基板の表面から裏面側へ向けて伸びる溝の幅は、５μm以下であるのが好ましい。
（第２形態）  基板の表面から裏面側へ向けて伸びる溝の深さは、溝の幅の半分以上であるのが好ましい。
（第３形態）  基板の表面から裏面側へ向けて伸びる溝の幅（図２の３２Ｗ１）と、残部として形成される突起の幅（図２の３２Ｗ２）の比（３２Ｗ１／３２Ｗ２）は、１以上であるのが好ましい。
（第４形態）  横選択成長法（ELO：Epitaxial Lateral Overgrowth）を用いて、基板の表面からIII−V族化合物半導体を結晶成長して前記溝の上方に架橋する半導体層を形成するのが好ましい。
【実施例】
【００１５】
本実施例では、図１〜図５を用いて、結晶欠陥が低密度な窒化ガリウム（ＧａＮ）の半導体層を備えている構造物を製造する方法を説明する。なお、図１〜５示す構造物は要部の繰返し構造のみを図示しており、実際はその繰返し構造がさらに連続していることに留意されたい。
まず、図１に示すように、例えばシリコン単結晶の半導体基板３０を用意する。半導体基板３０の表面の面方位は（１１１）面が選択されている。次に、例えばＲＩＥ（Reactive Ion Etching）法を用いたドライエッチングによって、半導体基板３０の表面から裏面側に向けて伸びる複数のトレンチ３２群をストライプ状に形成する。このトレンチ３２群の長手方向は、半導体基板３０の（１１１）面の＜１１−２＞方向に選択されている。なお、シリコンからなる半導体基板３０の（１１１）面では、＜１１−２＞方向に対して６０°で傾斜した方向は、＜１１−２＞方向と等価な方向と評価できる。したがって、トレンチ３２群の長手方向が、そのような等価な方向に選択されていてもよい。
図２に、図１の要部斜視図のII-II線に対応する要部断面図を示す。
トレンチ３２の深さ３０Ｈは、トレンチ３２の幅３２Ｗ１の半分以上の深さを持って形成されるのが好ましい。トレンチ３２の深さ３０Ｈがこの値より浅く形成されていると、後の工程で説明するように、横選択成長法（ELO：Epitaxial Lateral Overgrowth）によってトレンチ３２の上方に上層を架橋させようとしたときに、トレンチ３２内が充填されてしまい、横選択成長法が実施できない。結晶欠陥が低密度な上層を得ることが困難になってしまう。
トレンチ３２の幅３２Ｗ１は５μm以下であるのが好ましい。トレンチ３２の幅３２Ｗ１が５μm以上であると、横選択成長法によってトレンチ３２の上方に上層を架橋させることが困難となってしまう。したがって、トレンチ３２の幅３２Ｗ１は５μm以下であるのが好ましい。
トレンチ３２の幅３２Ｗ１と、残部として形成される突起の幅３２Ｗ２の比（３２Ｗ１／３２Ｗ２）は、１以上であるのが好ましい。両者の比が１より小さいと、横選択成長法によって形成する上層に結晶欠陥が高密度に存在する領域が増加してしまう。したがって、上記の比（３２Ｗ１／３２Ｗ２）は、１以上であるのが好ましい。
【００１６】
次に、図３に示すように、例えば有機金属気相成長法（MOCVD：Metal Organic Chemical Vapor Deposition）を利用する横選択成長法（ELO：Epitaxial Lateral Overgrowth）によって、半導体基板３０の表面からエピタキシャル成長して、層厚４０Ｈが数十μmとなるように窒化ガリウムの半導体層４０（上層の一例）を形成する。半導体層４０は、半導体基板３０の表面からトレンチ３２の上方に向けて横方向にエピタキシャル成長する。半導体基板３０の表面の面方位に（１１１）面が選択されているので、半導体層４０は半導体基板３０の表面から綺麗にエピタキシャル成長することができる。さらに、トレンチ３２群の長手方向が半導体基板３０の結晶方位の＜１１−２＞に選択されているので、半導体層４０は、半導体基板３０の表面からトレンチ３２の上方に向けて横方向に綺麗にエピタキシャル成長することができる。これにより、図３に示すように、半導体層４０は、トレンチ３２の上方に架橋して形成される。このとき、ガリウム原料としてトリメチルガリウム(ＴＭＧａ)、窒素原料としてアンモニアガス(ＮＨ３)を好適に利用することができる。
なお、必要に応じて、ドーパント材料としてモノシラン(ＳｉＨ４)、モノメチルシラン（ＳｉＨ３（ＣＨ３））等を利用して半導体層４０をｎ型化してもよく、またドーパント材料としてシクロペンタジエニルマグネシウム（ＣＰ２−Ｍｇ）等を利用してｐ型化してもよい。原料ガスの濃度や反応温度等を調整することで、半導体層４０の表面を平坦化することができる。この工程を経て、結晶欠陥が低密度な窒化ガリウムの半導体層４０を得ることができる。
なお、有機金属気相成長法に代えて、例えば分子線気相成長法（MBE：Molecular Beam Epitaxy）、ハイドライド気相成長法（HVPE：Hydride Vapor Phase Epitaxy）、あるいは液相成長法（LPE：Liquid Phase Epitaxy）を利用してもよく、またこれらを組み合わせて利用してもよい。
【００１７】
次に、半導体基板３０の裏面からトレンチ３２が露出するまで研磨する。これにより、図４に示すように、板状の半導体領域３０ａ（半導体基板３０の研磨後に残存した部分である）は平行に並んだ状態として存在することになる。
次に、図５に示すように、例えばＣＶＤ法（Chemical Vapor Deposition）によって、露出するトレンチ３２内にアルミニウムを埋め込み成長して金属領域５０（部分領域の一例）を形成する。これにより、半導体領域３０ａと金属領域５０によって下層６０が構成される。半導体領域３０ａと金属領域５０はいずれも板状である。したがって、下層６０の表面と裏面を結ぶ方向に直交する面内において、半導体領域３０ａは金属領域５０の幅に相当する間隔をおいて一方方向に繰返して形成されている。
また、下層６０の厚み３０Ｈを十分に大きく形成することによって、半導体層４０の物理的強度を確保することができる。なお、下層６０の厚み３０Ｈは、トレンチ３２の深さ３０Ｈにほぼ対応している（実際には半導体基板３０を研磨する量にもよる。しかし、トレンチ３２が露出したときに研磨を終了すれば、下層６０の厚み３０Ｈは、トレンチ３２の深さ３０Ｈにほぼ対応ことになる）。換言すると、半導体層４０の物理的強度を確保することができるように、予めトレンチ３２の深さ３０Ｈを設定して形成しておくのが好ましい。
なお、ＣＶＤ法に代えて、例えばスパッタ法、蒸着法、あるいはめっき法によってトレンチ内にアルミニウム等の金属を充填することもできる。
これらの工程を経て結晶欠陥が低密度な窒化ガリウム（ＧａＮ）の半導体層４０を備えている構造物を得ることができる。
【００１８】
次に、例えばＭＯＳＦＥＴ、ＩＧＢＴ、ダイオオード等の半導体装置を半導体層４０内に作成することができる。作成される半導体装置は、一対の主電極が半導体層４０の表面に形成されている横型であってもよい。あるいは、一対の主電極のうち一方が半導体層４０の表面に形成されており、他方の主電極が下層６０の裏面に形成されている縦型であってもよい。縦型の半導体装置を形成した場合、低抵抗な金属領域５０の存在によって、オン抵抗の小さい半導体装置を得ることができる。なお、この場合、下層６０の半導体領域３０ａは不純物を含有しているのが好ましい。半導体領域３０ａも電流の経路として利用することができ、オン抵抗の小さい半導体装置を得ることができる。なお、予め不純物を含有する半導体基板３０を利用することで、不純物を含有する半導体領域３０ａを簡単に得ることができる。
半導体層４０内に作成された半導体装置を動作させると、半導体装置から熱が発生する。この発生した熱は、熱伝導係数が大きいアルミニウムの金属領域５０ａを介して下層６０側に伝熱されるので、半導体層４０が過剰な高温状態になる事態が抑制される。したがって、半導体装置が安定して動作することができる。
【００１９】
本実施例は次の変形例であってもよい。
本実施例のシリコンの半導体基板３０に代えて、例えば、ガリウムナイトライド（ＧａＮ）等の半導体基板を利用することができる。また、半導体基板に代えてサファイア等の基板を利用することもできる。とくに、半導体層に横型の半導体装置を作成する場合は、基板あるいは下層は電流の経路とならないことから、絶縁性の材料を利用しても構わない。
トレンチ３２内に充填する材料は、アルミニウムに代えて、例えば銅、ニッケル等の金属を利用することができる。これら金属は既存の製造技術を用いて容易にトレンチ内に充填させることができる。また、金属に代えて、例えばシリコン等の半導体材料であってもよい。要は、空気の熱伝導係数より大きな熱伝導係数を有する材料であればよい。
本実施例では、有機金属気相成長法を利用する横選択成長法によって、半導体基板３０の表面から窒化ガリウムの半導体層４０を直接に結晶成長している。この手法に代えて、半導体基板の表面から窒化ガリウム等のIII−V族化合物半導体を結晶成長するのに先立って、III−V族化合物半導体より融点が高い材料（例えば、炭化シリコン（SiC）、窒化アルミニウム（AlN）、あるいはスピネル（MaAl2O4）を好適に利用することができる）を基板の表面に成膜し、その成膜された層からIII−V族化合物半導体を結晶成長させてもよい。この層が存在することによって、半導体（典型的にはシリコン）とIII−V族化合物半導体が反応して多結晶のIII−V族化合物半導体の結晶が形成されることを抑制することができる。
【００２０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２１】
【図１】半導体基板の表面にトレンチ群を形成した状態を示す斜視図である。
【図２】図１の要部断面図を示す。
【図３】半導体層を形成した状態を示す要部断面図である。
【図４】半導体基板を裏面から研磨した状態を示す要部断面図である。
【図５】トレンチ内に金属を充填した状態を示す要部断面図である。
【符号の説明】
【００２２】
３０：半導体基板
３０ａ：半導体領域
３２：トレンチ
４０：半導体層
５０：金属領域
６０：下層
【図１】
2006165191.tif 000003
【図２】
2006165191.tif 000004
【図３】
2006165191.tif 000005
【図４】
2006165191.tif 000006
【図５】
2006165191.tif 000007