(57)【要約】【課題】  メモリ製品の品種展開の簡略化とコストの低減を可能にする半導体装置を提供する。【解決手段】  レギュレータ１０とメモリチップ１１を組み合わせて、例えば１つのパッケージ内に実装し、レギュレータ１０には、メモリチップ１１を品種展開した際に採り得る複数の電源電圧値の内、いずれの電源電圧値が入力された場合でも、予め前記複数の電源電圧値の中から特定した１つの電源電圧値をメモリチップ１１に対して出力する機能を備える。これによって、前記特定した１つの電源電圧値で動作するメモリチップ１１のみを開発および製造することで、複数の電源電圧仕様を含む品種展開品に対応することが可能になる。【選択図】  図１
2006065916.tif 000002
【特許請求の範囲】
【請求項１】
電源端子を備え、予め定めた特定の電源電圧値で動作するメモリチップと、
前記メモリチップを品種展開した際に採り得る複数の電源電圧値の内、いずれの電源電圧値が入力された場合でも、前記特定の電源電圧値を前記メモリチップの電源端子に対して出力する電源電圧変換手段とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記特定の電源電圧値は、前記品種展開した際に採り得る複数の電源電圧値の内の最も低い値であることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記メモリチップと前記電源電圧変換手段は、それぞれ独立したチップであることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記メモリチップは、
第１の電源端子によって前記特定の電源電圧値が供給され、外部との間で信号の入出力を行うインターフェース部と、
第２の電源端子によって前記特定の電源電圧値が供給され、メモリ素子および前記メモリ素子の駆動回路を含み、前記インターフェース部との間で信号の入出力を行うメモリ部とを備え、
前記電源電圧変換手段は、
前記第１の電源端子に対して出力を行う第１の電源電圧変換手段と、
前記第２の電源端子に対して出力を行う第２の電源電圧変換手段とを有することを特徴とする半導体装置。
【請求項５】
請求項３記載の半導体装置において、
前記メモリチップと前記電源電圧変換手段は、一つのパッケージ内に実装されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の品種展開が行われるメモリ製品を含む半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
本発明者が検討したところによれば、メモリ製品の品種展開の技術に関しては、以下のようなものが考えられる。
【０００３】
例えば、メモリ製品の品種展開を行う際は、通常、あるメモリチップ（ベース品と呼ばれる）を基準にそのビット構成や電源電圧仕様を変更したメモリチップ（展開品と呼ばれる）が開発される。これによって、ある一つのメモリ製品の中には、例えば、３通りのビット構成（４ビット／８ビット／１６ビット等）と、３通りの電源電圧仕様（２．５Ｖ／１．８Ｖ／１．５Ｖ等）を組み合わせた数のメモリチップが存在することになる。
【０００４】
ビット構成の品種展開は、通常、メモリチップの上層の配線層パターンを切り換えることで実現され、電源電圧仕様の品種展開は、例えば回路やプロセスのパラメータ変更などによって実現される。なお、このような品種展開は、市場での様々の要求および用途に対応するために必須の技術となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前記のようなメモリ製品の品種展開の技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００６】
例えば、メモリ製品の品種展開を行う際は、前述したように多くの展開品が存在することによって、各展開品に対応するメモリチップを個々に開発し、そして個々に製造する必要がある。そうすると、各展開品の設計開発およびプロセス開発に要するコストや各種製造コストが増大する。製造コストの中には、例えば、フォトマスクの製造に要するコスト、多品種の製造に伴う時間的コスト（製造条件の切り換え時間や工程内の待ち時間等）並びに過剰生産による損失などが含まれる。
【０００７】
そこで、本発明の目的は、メモリ製品の品種展開の簡略化とコストの低減を可能にする半導体装置を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明による半導体装置は、電源端子を備え、予め定めた特定の電源電圧値で動作するメモリチップと、メモリチップを品種展開した際に採り得る複数の電源電圧値の内、いずれの電源電圧値が入力された場合でも、前記特定の電源電圧値をメモリチップの電源端子に対して出力する電源電圧変換手段とを有するものである。
【００１１】
すなわち、外部からの電源電圧を単一の電源電圧に変換する手段と、この単一の電源電圧で動作するメモリチップとを組み合わせて用いることで、単一の電源電圧で動作するメモリチップのみを開発および製造することによって電源電圧仕様の品種展開を容易に行うことが可能になる。そして、品種展開に伴う開発コストおよび多品種の製造に伴う製造コストを削減することが可能になる。
【００１２】
ここで、前記特定の電源電圧値は、前記品種展開した際に採り得る複数の電源電圧値の内の最も低い値であることが望ましい。すなわち、前記電源電圧変換手段として、例えば入力電圧を降圧して出力するシリーズレギュレータやＤＣ−ＤＣコンバータ等を用いた場合、メモリチップの電源電圧値を品種展開に伴う電源電圧値の中から最も低い値に設定する必要がある。
【００１３】
また、前記メモリチップと前記電源電圧変換手段は、それぞれ独立したチップにすることができる。これによって、メモリチップと電源電圧変換手段を柔軟に組み合わせることができ、また、メモリチップ自体の面積を増加させる必要がない。
【００１４】
また、本発明による半導体装置は、前記メモリチップが、第１の電源端子によって前記特定の電源電圧値が供給され、外部との間で信号の入出力を行うインターフェース部と、第２の電源端子によって前記特定の電源電圧値が供給され、メモリ素子および前記メモリ素子の駆動回路を含み、インターフェース部との間で信号の入出力を行うメモリ部とを備え、前記電源電圧変換手段が、第１の電源端子に対して出力を行う第１の電源電圧変換手段と、第２の電源端子に対して出力を行う第２の電源電圧変換手段とを有するものとなっている。
【００１５】
これによって、各電源電圧変換手段の電流負荷を低減でき、また、インターフェース部とメモリ部のそれぞれで発生したノイズを分離できるため、電源電圧の品質および安定性を向上させることが可能になる。
【００１６】
また、本発明による半導体装置は、前記メモリチップと前記電源電圧変換手段が、一つのパッケージ内に実装されるものとなっている。これによって、パッケージングされたメモリ製品として、複数の電源電圧仕様を含む品種を設けることが可能になる。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
外部からの電源電圧を単一の電源電圧に変換する手段と、この単一の電源電圧で動作するメモリチップとを組み合わせて用いることで、メモリ製品の品種展開の簡略化とコストの低減を実現できる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は、本発明の一実施の形態による半導体装置において、その構成の一例を示す概念図である。図１に示す半導体装置は、レギュレータ１０とメモリチップ１１によって構成される。レギュレータ１０は、例えばＤＣ−ＤＣコンバータ等であり、メモリチップ１１を品種展開した際に採り得る複数の電源電圧値の内、いずれの電源電圧値が入力された場合でも、予め前記複数の電源電圧値の中から特定した１つの電源電圧値をメモリチップ１１に対して出力する機能を備えている。
【００２１】
メモリチップ１１は、この特定した１つの電源電圧値で動作し、品種展開に伴い複数のビット構成を採り得るが、電源電圧値は単一の仕様となる。つまり、品種展開を行う際、この特定した１つの電源電圧値で動作するメモリチップ１１をベース品として、ビット構成を展開したメモリチップ１１は開発するが、電源電圧仕様を展開したメモリチップ１１は開発しない。なお、メモリチップ１１としては、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を代表とするＲＡＭや、フラッシュメモリや、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のＲＯＭを含め様々なものが挙げられる。
【００２２】
図１においては、例えば１６ビットのビット構成で１．５Ｖの電源電圧仕様となるメモリチップ１１を開発し、更に、これに対してビット構成を展開した４ビット構成および８ビット構成のメモリチップ１１を開発する。そして、電源電圧仕様の展開品として、レギュレータ１０を用いることで、例えば１．５Ｖ／１．８Ｖ／２．５Ｖの３つの仕様を設ける。
【００２３】
これによって、従来技術においては、３種類のビット構成と３種類の電源電圧仕様により９種類のメモリチップを開発する必要があったが、図１の構成を用いることでビット構成が異なる３種類のメモリチップのみを開発すればよい。したがって、品種展開の簡略化が図れ、各展開品の設計開発およびプロセス開発のコストを低減することが可能になる。また、製造する品種が少なくなるため、製造効率が向上する等により製造コスト低減が可能になる。
【００２４】
図２は、本発明の一実施の形態による半導体装置において、図１とは異なる構成の一例を示す概念図である。図２においては、例えば、メモリチップ２１が、外部電源ＶＤＤによって動作するメモリ部２１ａと、外部電源ＶＤＤＱによって動作する入出力部２１ｂとから構成され、メモリ部２１ａの外部電源と入出力部２１ｂの外部電源のそれぞれに対してレギュレータ（１）２０ａ，（２）２０ｂが設けられている。
【００２５】
メモリ部２１ａは、情報を記憶する多数のメモリ素子やそれらの駆動回路等から構成される。入出力部２１ｂは、いわゆる入出力インターフェースであり、外部からの信号を受けてメモリ部２１ａに入力を行い、またメモリ部２１ａからの信号を受けて外部に出力を行う。
【００２６】
レギュレータ（１）２０ａ，（２）２０ｂの機能は、図１で前述したのと同様である。その一例として、図２に示すように、レギュレータ（１）２０ａは、外部より２．５Ｖの電源電圧が入力され、１．５Ｖの電源電圧をメモリ部２１ａに供給し、レギュレータ（２）２０ｂも同様に、外部より２．５Ｖの電源電圧が入力され１．５Ｖの電源電圧を入出力部２１ｂに供給している。
【００２７】
このように、メモリ部２１ａと入出力部２１ｂのそれぞれに対してレギュレータを設けることで、各レギュレータの電流負荷を分散させることができ、電圧ドロップ等によるノイズの発生を低減させることが可能になる。また、メモリ部２１ａで発生したノイズと、入出力部２１ｂで発生したノイズを分離させることができるため、電源ノイズに伴う誤動作の発生等を抑制することが可能になる。
【００２８】
ところで、前述したレギュレータには、例えば、図３に示すような構成のものを用いることができる。図３は、本発明の一実施の形態による半導体装置において、レギュレータの構成の一例を示す構成概略図であり、（ａ）はシリーズレギュレータの構成例、（ｂ）はスイッチングレギュレータの構成例である。
【００２９】
図３（ａ）に示すレギュレータは、一般的にシリーズレギュレータと呼ばれ、例えば、基準電圧発生回路３０ａと、誤差増幅回路３１と、制御トランジスタ３２と、抵抗素子Ｒ３０ａ，Ｒ３０ｂなどから構成される。基準電圧発生回路３０ａは、例えばバイポーラトランジスタのバンドギャップやＭＯＳトランジスタのしきい値電圧などを利用することで、入力電圧によらず一定の基準電圧Ｖｒｅｆ（１）を発生する。誤差増幅回路３１は、出力電圧Ｖｏｕｔを２つの抵抗素子Ｒ３０ａ、Ｒ３０ｂによって分割したフィードバック電圧Ｖｆｂ（１）と、基準電圧Ｖｒｅｆ（１）とを比較し、これらの差電圧に応じた出力を発生して制御トランジスタ３２を駆動する。制御トランジスタ３２は、誤差増幅回路３１の出力に応じて、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する。
【００３０】
一方、図３（ｂ）に示すレギュレータは、一般的にスイッチングレギュレータまたはＤＣ−ＤＣコンバータなどと呼ばれ、例えば、基準電圧発生回路３０ｂと、誤差増幅回路３３と、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）コントローラ３４と、スイッチングトランジスタ３５と、平滑回路３６と、抵抗素子Ｒ３１ａ，Ｒ３１ｂなどから構成される。基準電圧発生回路３０ｂおよび誤差増幅回路３３は、前述した機能と同様である。ＰＷＭコントローラ３４は、例えば三角波発生回路やコンパレータ等を備え、誤差増幅回路３３の出力に応じてパルス幅を変更したスイッチング信号を発生し、このスイッチング信号でスイッチングトランジスタ３５を駆動する。スイッチングトランジスタ３５は、スイッチング信号に応じて、入力電圧Ｖｉｎを平滑回路３６に供給する。平滑回路３６は、スイッチングトランジスタ３５によって供給された電圧をチョークコイルＬ１、コンデンサＣ１およびフライホイールダイオードＤ１によって平滑化し、コンデンサＣ１の蓄積電圧より出力電圧Ｖｏｕｔを生成する。
【００３１】
これらいずれのレギュレータも、小型化が可能であり、出力電圧Ｖｏｕｔを分割する２つの抵抗素子（Ｒ３０ａとＲ３０ｂ、又はＲ３１ａとＲ３１ｂ）の比率によって一定の出力電圧Ｖｏｕｔを生成する機能を備えている。つまり、これら２つの抵抗比率を定めることで、前述したような品種展開に伴う複数の電源電圧仕様に対応する。
【００３２】
そこで、抵抗素子Ｒ３０ａ，Ｒ３０ｂ，Ｒ３１ａ，Ｒ３１ｂの抵抗値を、例えばフューズなどを用いて可変調整可能なようにするよい。これによって、一種類のレギュレータで電源電圧の品種展開に対応することが可能になる。また、レギュレータとしては、図３（ａ），（ｂ）のように入力電圧を降下して出力電圧を生成する方式のものが望ましい。従って、ベース品として開発するメモリチップは、最も電源電圧仕様が低いものとした方がよい。
【００３３】
ところで、前述したようなシリーズレギュレータを用いる場合は、出力電圧Ｖｏｕｔの安定化が図れるが、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差や出力電流が大きくなると電力損失が大きくなる。一方、スイッチングレギュレータを用いる場合は、シリーズレギュレータに比べて出力電圧Ｖｏｕｔの品質は劣るが、電力損失を小さくすることができる。そこで、外形が若干大きくなるが、前述したようなスイッチングレギュレータの後段にシリーズレギュレータを接続した構成を用い、出力電圧の安定性および電力損失の改善を図ることも可能である。
【００３４】
なお、ここで述べたもの以外にも、レギュレータには様々な構成のものが知られており、それぞれに適した用途があるため、メモリチップの仕様（電気的特性、面積など）に応じて、最適なものを選択するとよい。
【００３５】
次に、図１〜図３で説明したようなメモリチップおよびレギュレータの実装形態について説明する。
【００３６】
図４は、本発明の一実施の形態による半導体装置において、そのパッケージ形態の一例を示す斜視図であり、（ａ），（ｂ）は、それぞれ、レギュレータの実装形態が異なる場合を示すものである。図４（ａ），（ｂ）では、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）およびＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）などのパッケージである場合を例としている。
【００３７】
図４（ａ）においては、下部に半田ボール４３ａを備えた基板４２ａ上の個別の領域に、それぞれ、メモリチップ４１ａとレギュレータ４０ａが搭載されている。メモリチップ４１ａ上の信号用の電極パッドは、ボンディングワイヤ４４ａによって基板４２ａに接続され、基板４２ａ内の配線を介して半田ボール４３ａに接続される。レギュレータ４０ａには、半田ボール４３ａから基板４２ａ内の配線およびボンディングワイヤ４７ａを介して外部電源電圧が入力され、メモリチップ４１ａ上の電源用の電極パッド（電源端子）には、レギュレータ４０ａの出力電圧がボンディングワイヤ４６ａを介して供給される。そして、メモリチップ４１ａ、レギュレータ４０ａおよびボンディングワイヤ４４ａ，４６ａ，４７ａ等は、樹脂４５ａで被われることによって保護される。
【００３８】
一方、図４（ｂ）においては、下部に半田ボール４３ｂを備えた基板４２ｂ上に、メモリチップ４１ｂが搭載されている。メモリチップ４１ｂ上の信号用の電極パッドは、ボンディングワイヤ４４ｂによって基板４２ｂに接続され、基板４２ｂ内の配線を介して半田ボール４３ｂに接続される。また、メモリチップ４１ｂ上にはレギュレータ４０ｂが実装される。レギュレータ４０ｂには、半田ボール４３ｂから基板４２ｂ内の配線およびボンディングワイヤ４７ｂを介して外部電源電圧が入力され、メモリチップ４１ｂ上の電源用の電極パッドには、レギュレータ４０ｂの出力電圧がボンディングワイヤ４６ｂを介して供給される。そして、メモリチップ４１ｂ、レギュレータ４０ｂおよびボンディングワイヤ４４ｂ，４６ｂ，４７ｂ等は、樹脂４５ｂで被われることによって保護される。
【００３９】
以上のように、基板上のスペースに余裕がある場合または基板スペースの拡大が可能な場合は、図４（ａ）のような実装を行い、スペースに余裕がなく拡大も不可能な場合は、図４（ｂ）に示すような実装を行う。また、ここでは、メモリチップ上およびレギュレータ上の電極パッドと基板とをボンディングワイヤによって接続したが、メモリチップおよびレギュレータに突起電極（バンプ）を形成後、フリップチップ接続によって基板と接続し、レギュレータの出力電圧を基板の配線によってメモリチップに供給することも可能である。
【００４０】
図５は、本発明の一実施の形態による半導体装置において、図４とは異なるパッケージ形態の一例を示す斜視図であり、（ａ），（ｂ）は、それぞれ、レギュレータの実装形態が異なる場合を示すものである。図５（ａ），（ｂ）では、ＴＳＯＰ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）である場合を例としている。
【００４１】
図５（ａ）においては、タブ５２ａ上の個別の領域に、それぞれ、メモリチップ５１ａとレギュレータ５０ａが搭載されている。メモリチップ５１ａ上の信号用の電極パッドは、ボンディングワイヤ５４ａによってリード５３ａに接続される。レギュレータ５０ａには、リード５３ａからボンディングワイヤ５７ａを介して外部電源電圧が入力され、メモリチップ５１ａ上の電源用の電極パッドには、レギュレータ５０ａの出力電圧がボンディングワイヤ５６ａを介して供給される。そして、メモリチップ５１ａ、レギュレータ５０ａおよびボンディングワイヤ５４ａ，５６ａ，５７ａ等は、樹脂５５ａで被われることによって保護される。
【００４２】
一方、図５（ｂ）においては、タブ５２ｂ上にメモリチップ５１ｂが搭載されている。メモリチップ５１ｂ上の信号用の電極パッドは、ボンディングワイヤ５４ｂによってリード５３ｂに接続される。また、メモリチップ５１ｂ上にはレギュレータ５０ｂが実装される。レギュレータ５０ｂには、リード５３ｂからボンディングワイヤ５７ｂを介して外部電源電圧が入力され、メモリチップ５１ｂ上の電源用の電極パッドには、レギュレータ５０ｂの出力電圧がボンディングワイヤ５６ｂを介して供給される。そして、メモリチップ５１ｂ、レギュレータ５０ｂおよびボンディングワイヤ５４ｂ，５６ｂ，５７ｂ等は、樹脂５５ｂで被われることによって保護される。
【００４３】
以上のように、タブ上のスペースに余裕がある場合またはタブスペースの拡大が可能な場合は、図５（ａ）のような実装を行い、スペースに余裕がなく拡大も不可能な場合は、図５（ｂ）に示すような実装を行う。なお、ＳＯＪ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｊ−ｌｅａｄｅｄ）等の場合も同様な実装形態となる。
【００４４】
図６は、本発明の一実施の形態による半導体装置において、その実装形態の一例を示す平面図である。図６に示す半導体装置は、例えばメモリモジュールとなっている。そして、モジュール基板６２上に、複数のメモリチップ６１と、レギュレータ６０が実装されている。モジュール基板６２に供給される外部電源電圧は、レギュレータ６０に入力され、レギュレータ６０の出力電圧は、モジュール基板６２上の配線によって分配され、複数のメモリチップ６１の電源端子に入力される。
【００４５】
以上、図４〜図６で述べたような実装形態を用いることで、メモリチップの電源電圧仕様を単一とした場合においても、製品外部（メモリ製品外部およびメモリモジュール製品外部）の電源電圧仕様として複数の種類を設けることが可能になる。すなわち、品種展開が容易となり、前述したようなコストの低減などが実現できる。また、例えば顧客からの急な電源電圧仕様の要求があった場合などでも、メモリチップとレギュレータを組み合わせることで容易かつ迅速に対応することが可能になる。
【００４６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４７】
例えば、これまでの説明においては、メモリチップとレギュレータを別チップとして扱ったが、メモリチップ内の一部の回路として前述したような用途のレギュレータを組み込むことも可能である。
【産業上の利用可能性】
【００４８】
本発明の半導体装置は、品種展開が行われる単体のメモリ製品に適用して特に有益なものであり、さらに、これに限らず、複数のメモリチップからなるメモリモジュール製品なども含め、メモリ製品全般に広く適用可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施の形態による半導体装置において、その構成の一例を示す概念図である。
【図２】本発明の一実施の形態による半導体装置において、図１とは異なる構成の一例を示す概念図である。
【図３】本発明の一実施の形態による半導体装置において、レギュレータの構成の一例を示す構成概略図であり、（ａ）はシリーズレギュレータの構成例、（ｂ）はスイッチングレギュレータの構成例である。
【図４】本発明の一実施の形態による半導体装置において、そのパッケージ形態の一例を示す斜視図であり、（ａ），（ｂ）は、それぞれ、レギュレータの実装形態が異なる場合を示すものである。
【図５】本発明の一実施の形態による半導体装置において、図４とは異なるパッケージ形態の一例を示す斜視図であり、（ａ），（ｂ）は、それぞれ、レギュレータの実装形態が異なる場合を示すものである。
【図６】本発明の一実施の形態による半導体装置において、その実装形態の一例を示す平面図である。
【符号の説明】
【００５０】
１０，２０ａ，２０ｂ，４０ａ，４０ｂ，５０ａ，５０ｂ，６０  レギュレータ
１１，２１，４１ａ，４１ｂ，５１ａ，５１ｂ，６１  メモリチップ
２１ａ  メモリ部
２１ｂ  入出力部
３０ａ，３０ｂ  基準電圧発生回路
３１，３３  誤差増幅回路
３２  制御トランジスタ
３４  ＰＷＭコントローラ
３５  スイッチングトランジスタ
３６  平滑回路
４２ａ，４２ｂ  基板
４３ａ，４３ｂ  半田ボール
４４ａ，４４ｂ，４６ａ，４６ｂ，４７ａ，４７ｂ，５４ａ，５４ｂ，５６ａ，５６ｂ，５７ａ，５７ｂ  ボンディングワイヤ
４５ａ，４５ｂ，５５ａ，５５ｂ  樹脂
５２ａ，５２ｂ  タブ
５３ａ，５３ｂ  リード
６２  モジュール基板
Ｒ３０ａ，Ｒ３０ｂ，Ｒ３１ａ，Ｒ３１ｂ  抵抗素子
Ｌ１  チョークコイル
Ｄ１  フライホイールダイオード
Ｃ１  コンデンサ
【図１】
2006065916.tif 000003
【図２】
2006065916.tif 000004
【図３】
2006065916.tif 000005
【図４】
2006065916.tif 000006
【図５】
2006065916.tif 000007
【図６】
2006065916.tif 000008