(57)【要約】【課題】半導体装置の性能の均一性を向上させることが可能な半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、ガラス基板１上に非晶質シリコン膜４を形成する工程と、非晶質シリコン膜４上に吸収膜６を形成する工程と、吸収膜６の所定領域上に反射抑制膜７を形成する工程と、反射抑制膜７および吸収膜６にレーザーを照射することにより吸収膜６を発熱させ、その熱を利用して非晶質シリコン膜４を結晶化することによって、複数の柱状結晶が会合することにより形成される連続した結晶粒界帯８の位置が制御された結晶シリコン膜４ａを形成する工程とを備えている。【選択図】図１
2006165463.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する工程と、
前記半導体膜上に吸収膜を形成する工程と、
前記吸収膜の所定領域上に反射抑制膜を形成する工程と、
前記反射抑制膜および前記吸収膜にレーザーを照射することにより前記吸収膜を発熱させ、その熱を利用して前記半導体膜を結晶化することによって、複数の結晶が会合することにより形成される連続した結晶粒界部の位置が制御された結晶膜を形成する工程とを備えた、半導体装置の製造方法。
【請求項２】
前記結晶粒界部の位置が制御された結晶膜を形成する工程は、前記結晶粒界部の位置を前記反射抑制膜の中央部近傍に対応する位置に制御する工程を含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レーザーを照射することにより前記吸収膜を発熱させ、その熱を利用して前記半導体膜を結晶化する工程は、前記半導体膜の前記反射抑制膜に対応する領域のみならず、前記反射抑制膜の端部近傍の外側の領域も前記レーザーの照射により前記半導体膜の融点よりも高い温度まで加熱する工程を含む、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記基板上に前記半導体膜を形成する工程は、前記半導体膜を島状に形成する工程を含み、
前記吸収膜を形成する工程は、前記島状の半導体膜の上方を覆うように前記吸収膜を形成する工程を含む、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記吸収膜の前記結晶粒界部の位置に対応する領域を除去することにより、前記結晶膜の上側に所定の間隔を隔てて一対のゲート電極を形成する工程をさらに備え、
前記一対のゲート電極を形成した後、前記結晶膜の前記結晶粒界部を含む領域を、前記一対のゲート電極を有するトランジスタの前記一対のゲート電極間に位置する中間のソース／ドレイン領域として用いる、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記吸収膜の前記結晶粒界部の位置に対応する領域を除去することにより、前記結晶膜の上側に所定の間隔を隔てて２つのゲート電極を形成する工程と、
その後、前記結晶膜の前記２つのゲート電極間に対応する所定の領域を除去する工程とをさらに備える、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などの画素駆動用トランジスタとして、結晶シリコン膜を能動層として用いたＴＦＴが採用されている。そして、従来では、連続発振レーザー（ＣＷレーザー）を吸収膜に照射することにより、吸収膜から発生する熱を利用して非晶質シリコン膜を結晶化させることによって、ＴＦＴの能動層としての結晶シリコン膜を形成する半導体装置の製造方法が知られている（たとえば、特許文献１参照）。この特許文献１に開示された半導体装置の製造方法では、非晶質シリコン膜の全面を覆うように吸収膜を形成するとともに、その吸収膜から発生する熱により非晶質シリコン膜を加熱して溶融させた後、冷却することにより結晶化する。
【０００３】
【特許文献１】特開２００３−１６８６４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示された従来の半導体装置の製造方法では、非晶質シリコン膜の全面を覆うように形成した吸収膜からの熱により非晶質シリコン膜を加熱しているので、基板上の全面または非晶質シリコン膜の全面で、ほぼ同じ温度勾配が生じる。これにより、その後、冷却に伴って非晶質シリコン膜の溶融した領域が結晶化する際に、結晶粒界が結晶シリコン膜中の種々の位置に形成されるという不都合がある。このため、液晶表示装置や有機ＥＬ表示装置などの画素駆動用トランジスタとして多数のＴＦＴを基板上に形成する場合に、そのＴＦＴの能動層としての結晶シリコン膜において、結晶粒界の位置がばらつくという不都合がある。これにより、能動層としての結晶シリコン膜中の結晶粒界の位置のばらつき（たとえば、チャネル領域における結晶粒界の有無）に起因して、ＴＦＴの性能の均一性が低下するという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、半導体装置の性能の均一性を向上させることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の一の局面における半導体装置の製造方法は、基板上に半導体膜を形成する工程と、半導体膜上に吸収膜を形成する工程と、吸収膜の所定領域上に反射抑制膜を形成する工程と、反射抑制膜および吸収膜にレーザーを照射することにより吸収膜を発熱させ、その熱を利用して半導体膜を結晶化することによって、複数の結晶が会合することにより形成される連続した結晶粒界部の位置が制御された結晶膜を形成する工程とを備えている。
【０００７】
この一の局面による半導体装置の製造方法では、上記のように、吸収膜の所定領域上に反射抑制膜を形成するとともに、吸収膜の反射抑制膜の形成された領域、および、吸収膜の反射抑制膜の形成されていない領域にレーザーを照射することにより吸収膜を発熱させることによって、吸収膜の反射抑制膜を形成した所定領域では、レーザーの吸収率が向上するので発熱量が増加する。これにより、半導体膜の吸収膜および反射抑制膜が形成された所定領域に対応する領域を、半導体膜の吸収膜のみが形成された領域に対応する領域よりもより高い温度に加熱することができる。このため、半導体膜の吸収膜のみが形成された領域に対応する領域から、吸収膜および反射抑制膜が形成された所定領域に対応する領域に向かって温度が上昇する温度勾配を形成することができる。これにより、半導体膜の溶融後に結晶化する場合に、半導体膜の吸収膜および反射抑制膜が形成された領域の端部側から中央部に向かって結晶を成長させることができるので、複数の結晶が会合することにより形成される結晶粒界部の位置を反射抑制膜の中央部近傍に対応する位置に制御することができる。このため、結晶膜中の結晶粒界部の位置のばらつきを抑制することができるので、結晶膜を能動層として用いた半導体装置を形成する場合に、半導体装置の性能の均一性を向上させることができる。
【０００８】
また、半導体膜の反射抑制膜の端部近傍の外側の所定の位置において半導体膜の融点よりも高い温度になるようにレーザー照射により半導体膜を加熱すれば、反射抑制膜が形成された所定領域側は、半導体膜の融点よりも高い温度になる。これにより、半導体膜の反射抑制膜に対応する領域のみならず、反射抑制膜の端部近傍の外側の領域も溶融させることができる。このため、その後、冷却に伴って溶融した半導体膜が結晶化する場合に、半導体膜の反射抑制膜の端部近傍の外側の領域から反射抑制膜に対応する領域に向かって結晶を成長させることができる。これにより、結晶膜の反射抑制膜の端部近傍の外側の領域から反射抑制膜に対応する領域に向かって成長した大きなサイズの結晶を形成することができる。このため、結晶膜の反射抑制膜の端部に対応する領域に微結晶が形成されるのを抑制することができる。これにより、吸収膜の反射抑制膜に対応する領域を用いてゲート電極を形成した後、結晶膜のゲート電極下の領域にチャネル領域を形成するとともに、そのチャネル領域を挟むように一対のソース／ドレイン領域を結晶膜に形成してトランジスタを形成する場合に、ゲート電極の端部に対応するチャネル領域とソース／ドレイン領域との接合界面近傍に微結晶が配置されるのを抑制することができる。このため、微結晶の存在により生じるキャリアトラップ準位がトランジスタのチャネル領域とソース／ドレイン領域との接合界面近傍に形成されるのを抑制することができる。これにより、キャリアトラップ準位がトランジスタのチャネル領域とソース／ドレイン領域との接合界面近傍に形成されることによって生じるトランジスタの動作不良を抑制することができる。
【０００９】
上記一の局面による半導体装置の製造方法において、好ましくは、結晶粒界部の位置が制御された結晶膜を形成する工程は、結晶粒界部の位置を反射抑制膜の中央部近傍に対応する位置に制御する工程を含む。このように構成すれば、容易に、結晶粒界部の位置を反射抑制膜の中央部近傍に対応する位置に制御することができるので、容易に、結晶膜中の結晶粒界部の位置のばらつきを抑制することができる。
【００１０】
上記一の局面による半導体装置の製造方法において、好ましくは、レーザーを照射することにより吸収膜を発熱させ、その熱を利用して半導体膜を結晶化する工程は、半導体膜の反射抑制膜に対応する領域のみならず、反射抑制膜の端部近傍の外側の領域もレーザーの照射により半導体膜の融点よりも高い温度まで加熱する工程を含む。このように構成すれば、容易に、半導体膜の反射抑制膜に対応する領域のみならず、反射抑制膜の端部近傍の外側の領域も溶融させることができる。これにより、容易に、結晶膜の反射抑制膜の端部近傍の外側の領域から反射抑制膜に対応する領域に向かって成長した大きなサイズの結晶を形成することができるので、容易に、結晶膜の反射抑制膜の端部に対応する領域に微結晶が形成されるのを抑制することができる。
【００１１】
上記一の局面による半導体装置の製造方法において、好ましくは、基板上に半導体膜を形成する工程は、半導体膜を島状に形成する工程を含み、吸収膜を形成する工程は、島状の半導体膜の上方を覆うように吸収膜を形成する工程を含む。このように構成すれば、島状の半導体膜の上方を覆うように吸収膜を形成することによって、反射抑制膜および吸収膜にレーザーを照射することにより吸収膜を発熱させ、その熱を利用して吸収膜に覆われた半導体膜の全体を加熱することができる。これにより、半導体膜の一部の領域の上方のみに吸収膜を形成する場合と異なり、容易に、半導体膜の全領域を結晶化することができる。
【００１２】
上記一の局面による半導体装置の製造方法において、好ましくは、吸収膜の結晶粒界部の位置に対応する領域を除去することにより、結晶膜の上側に所定の間隔を隔てて一対のゲート電極を形成する工程をさらに備える。そして、一対のゲート電極を形成した後、結晶膜の結晶粒界部を含む領域を、一対のゲート電極を有するトランジスタの一対のゲート電極間に位置する中間のソース／ドレイン領域として用いる。このように構成すれば、結晶膜の上側に所定の間隔を隔てて形成された一対のゲート電極を有するトランジスタを形成することができるとともに、そのトランジスタの中間のソース／ドレイン領域に結晶粒界部を配置することができる。これにより、トランジスタのチャネル領域に結晶粒界部が配置されるのを抑制することができるので、トランジスタの駆動時にキャリアがチャネル領域に配置された結晶粒界部を横切って移動するのを抑制することができる。このため、結晶粒界部を横切ってキャリアが移動することに起因したキャリアの移動度の低下を抑制することができる。その結果、結晶膜の上側に所定の間隔を隔てて形成された一対のゲート電極を有するとともに、優れた性能を有するトランジスタを形成することができる。
【００１３】
上記一の局面による半導体装置の製造方法において、好ましくは、吸収膜の結晶粒界部の位置に対応する領域を除去することにより、結晶膜の上側に所定の間隔を隔てて２つのゲート電極を形成する工程と、その後、結晶膜の２つのゲート電極間に対応する所定の領域を除去する工程とをさらに備える。このように構成すれば、２つの結晶膜と、その２つの結晶膜にそれぞれ対応するゲート電極とを有する２つのトランジスタをそれぞれ形成することができる。また、吸収膜の結晶粒界部に対応する領域を除去して、２つのゲート電極を形成することにより、２つのトランジスタのそれぞれのゲート電極に対応するチャネル領域およびその近傍領域に結晶粒界部が含まれないようにすることができる。これにより、２つのトランジスタにおいて、結晶粒界部による影響をなくすことができるので、優れた性能を有する２つのトランジスタを形成することができる。なお、上記の結晶膜の２つのゲート電極間に対応する所定の領域を除去する工程において、結晶膜の結晶粒界部を含む領域を除去すれば、容易に、２つのトランジスタにおいて、結晶粒界部による影響をなくすことができる。
【００１４】
なお、本発明では、以下のような構成も考えられる。すなわち、上記一の局面による半導体装置の製造方法において、レーザーは、連続発振レーザーを含んでいてもよい。このように構成すれば、連続発振レーザーは、パルスレーザーと異なり、レーザービームの高速走査を行うことができるので、大きな面積を均一で、かつ、短時間で照射して加熱することができる。これにより、生産性（スループット）を向上させることができる。また、連続発振レーザーは、パルスレーザーのようにビーム強度がばらつくことがないので、加熱を均一に行うことができる。さらに、連続発振レーザーは、パルスレーザーと異なり、連続して照射することができるので、パルスレーザーに比べて加熱時間を増加させることができる。これにより、パルスレーザーを用いる場合に比べて、欠陥の少ない高品質の結晶をより大きなサイズに成長させることができるので、結晶膜の結晶性を向上させることができる。なお、この場合において、連続発振レーザーは、基本波ＹＡＧレーザーなどの赤外レーザーを含んでいてもよい。
【００１５】
また、上記一の局面による半導体装置の製造方法において、結晶膜は、トランジスタの能動層であり、半導体膜の結晶化後に、反射抑制膜をマスクとして吸収膜をエッチングすることにより、トランジスタのゲート電極を形成する工程をさらに備えていてもよい。このように構成すれば、吸収膜をエッチングしてトランジスタのゲート電極を形成する場合に、別途エッチングマスクを形成する必要がないので、製造プロセスを簡略化することができる。
【００１６】
また、上記トランジスタのゲート電極を形成する工程を含む構成において、反射抑制膜を形成する工程は、ゲート電極の形状に対応する形状に反射抑制膜を形成する工程を含んでいてもよい。このように構成すれば、容易に、反射抑制膜をマスクとして吸収膜をエッチングすることにより、ゲート電極を形成することができる。
【００１７】
また、上記トランジスタのゲート電極を形成する工程を含む構成において、反射抑制膜をマスクとして吸収膜をエッチングすることによりトランジスタのゲート電極を形成する工程に先立って、半導体膜の結晶化後に、反射抑制膜をマスクとして結晶膜に不純物を導入した後、レーザーを反射抑制膜および吸収膜に再度照射することにより不純物を電気的に活性化することによって、結晶膜にソース／ドレイン領域を形成する工程をさらに備えていてもよい。このように構成すれば、非晶質シリコン膜を結晶化させる際に用いたレーザー照射装置を用いて、結晶膜に導入した不純物を電気的に活性化させることができる。これにより、結晶膜に導入した不純物を電気的に活性化させるために、結晶化に用いたレーザー照射装置と異なる加熱装置を別途用いて、結晶膜を加熱する必要がないので、製造プロセスが煩雑になるのを抑制することができる。また、反射抑制膜をマスクとして吸収膜をエッチングすることによりトランジスタのゲート電極を形成する工程に先立って、レーザーを反射抑制膜および吸収膜に再度照射することにより不純物を電気的に活性化させることによって、結晶膜の不純物が導入された領域を吸収膜で覆った状態で加熱することができる。これにより、結晶膜の不純物が導入された領域を均一かつ効率的に加熱することができるので、結晶膜に導入された不純物を良好に電気的に活性化することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
図１〜図９は、本発明の第１実施形態による半導体装置の製造方法を説明するための図である。以下、図１〜図９を参照して、第１実施形態による半導体装置の製造方法について説明する。なお、この第１実施形態では、第１実施形態による半導体装置の一例としてのＴＦＴ（薄膜トランジスタ）を形成する半導体装置の製造方法について説明する。
【００２０】
まず、図１に示すように、プラズマＣＶＤ法を用いて、ガラス基板１上に約３００ｎｍの厚みを有するＳｉＯ２膜２を形成する。なお、ガラス基板１は、本発明の「基板」の一例である。その後、プラズマＣＶＤ法を用いて、ＳｉＯ２膜２上に約２０ｎｍの厚みを有するＳｉＮｘ膜３を形成する。このように形成したＳｉＯ２膜２およびＳｉＮｘ膜３は、ガラス基板１への熱の伝達を緩和するためのバッファ層として機能する。その後、約５００℃の窒素（Ｎ２）雰囲気中において、約２時間の脱水素アニール処理を行う。
【００２１】
そして、減圧ＣＶＤ法を用いて、ＳｉＮｘ膜３上に約５０ｎｍの厚みを有する非晶質シリコン膜（図示せず）を形成した後、フォトリソグラフィ技術およびエッチング技術を用いて、その非晶質シリコン膜（図示せず）をパターニングすることにより複数の島状化された非晶質シリコン膜４を形成する。なお、この非晶質シリコン膜４を島状化する際のエッチングには、ＳＦ６をエッチングガスとして用いたＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いる。なお、図１では、島状化された非晶質シリコン膜４を１つのみ示しているが、実際には、島状化された非晶質シリコン膜４が所定の間隔を隔てて配置されている。この島状化された非晶質シリコン膜４は、後にＴＦＴの能動層（活性層）として用いられる。なお、この非晶質シリコン膜４は、本発明の「半導体膜」の一例である。
【００２２】
この後、プラズマＣＶＤ法を用いて、非晶質シリコン膜４およびＳｉＮｘ膜３上に約１００ｎｍの厚みを有するＳｉＯ２膜からなるゲート絶縁膜５を形成する。この際、ゲート絶縁膜５は、島状化された非晶質シリコン膜４を覆うように形成する。そして、スパッタ法を用いて、ゲート絶縁膜５上に約２００ｎｍの厚みを有するＭｏ膜からなる吸収膜６を形成する。
【００２３】
この際、第１実施形態では、吸収膜６を、島状化された非晶質シリコン膜４の上方の全体を覆うように形成する。この後、第１実施形態では、プラズマＣＶＤ法を用いて、吸収膜６上に約１６０ｎｍの厚みを有するＳｉＯ２膜（図示せず）を形成した後、そのＳｉＯ２膜をフォトリソグラフィ技術およびＨＦ水溶液によるエッチング技術を用いて後述するゲート電極６ａの形状に対応する形状にパターニングすることにより、吸収膜６の所定領域上にＳｉＯ２膜からなる反射抑制膜７を形成する。この際、反射抑制膜７は、非晶質シリコン膜４のチャネル領域となる領域上に形成される。
【００２４】
次に、第１実施形態では、非晶質シリコン膜４の結晶化を行う。具体的には、図２に示すように、ＡｒまたはＮ２などの不活性ガス雰囲気中において、約２００℃に加熱しながら、連続発振型の基本波ＹＡＧレーザーを上方から反射抑制膜７および吸収膜６に照射する。この場合のレーザーの照射条件は、レーザーパワー：約１７０Ｗ、走査速度：約７００ｍｍ／ｓ（基板相対速度）である。また、このレーザー照射には、約０．１ｍｍ（ビーム長：走査方向に平行な方向の長さ）×約３ｍｍ（ビーム幅：走査方向に直交する方向の長さ）の照射範囲を有するレーザービームを用いる。このレーザー照射により、吸収膜６が発熱するので、その熱を利用して、非晶質シリコン膜４を溶融させる。
【００２５】
この際、吸収膜６の反射抑制膜７が設けられていない領域のレーザーの吸収率は、約３０％であるのに対して、吸収膜６の反射抑制膜７が設けられた領域では、レーザーの反射率が低減されることによりレーザーの吸収率が約６０％に向上する。これにより、吸収膜６の反射抑制膜７が設けられた領域では、反射抑制膜７が設けられていない領域に比べて、発熱量が増加する。このため、非晶質シリコン膜４の吸収膜６および反射抑制膜７によって覆われた領域は、非晶質シリコン膜４の吸収膜６のみによって覆われた領域よりもより高温に加熱される。これにより、図３に示すように、非晶質シリコン膜４の両端部側の吸収膜６のみによって覆われた領域から、内側の吸収膜６および反射抑制膜７によって覆われた領域に向かって温度が上昇する温度勾配が形成される。この際、非晶質シリコン膜４の反射抑制膜７に対応する領域は、約１５００℃〜約１８００℃に加熱される。また、非晶質シリコン膜４の反射抑制膜７の端部近傍の外側の領域は、約１４００℃〜約１５００℃に加熱されるとともに、さらに外側の領域は、約１０００℃〜約１４００℃に加熱される。
【００２６】
すなわち、第１実施形態では、非晶質シリコン膜４の反射抑制膜７に対応する領域のみならず、反射抑制膜７の端部近傍の外側の領域も非晶質シリコン膜４の融点（約１４１４℃）よりも高い温度まで加熱される。これにより、非晶質シリコン膜４の反射抑制膜７に対応する領域のみならず、反射抑制膜７の端部近傍の外側の領域も溶融する。なお、非晶質シリコン膜４の溶融した領域のさらに外側の領域は、非晶質シリコン膜４の融点（約１４１４℃）よりも低い温度（約１０００℃〜約１４００℃）になるので、溶融しない。そして、この非晶質シリコン膜４の溶融しない領域では、図３および図４に示すように、固相成長により微結晶シリコン（μｃ−Ｓｉ）が形成される。
【００２７】
そして、レーザービームが反射抑制膜７および吸収膜６上を通過した後、冷却が行われる。この冷却に伴って、非晶質シリコン膜４の溶融した領域において横方向の結晶成長が行われる。この横方向の結晶成長は、図３に示した温度勾配が形成されることによって行われる。すなわち、結晶は、温度の低い方から高い方へ向かって成長するので、温度が低下する方向（熱流の方向）に逆らって成長する。これにより、第１実施形態では、非晶質シリコン膜４の外側から内側に向かって横方向に結晶が成長する。具体的には、図５および図６に示すように、まず、非晶質シリコン膜４の溶融した領域の非溶融領域との境界部近傍に急冷による微結晶シリコン（μｃ−Ｓｉ）が形成される。なお、この急冷による微結晶シリコンは、非晶質シリコン膜４の反射抑制膜７の端部近傍（ソース／ドレイン領域とチャネル領域との界面になる領域）よりも外側の領域に形成される。
【００２８】
そして、急冷による微結晶シリコンを種結晶として、内側に向かって両側からシリコンの柱状結晶が成長する。なお、図６〜図９では、シリコンの柱状結晶が非晶質シリコン膜４（結晶シリコン膜４ａ）の厚み方向に積み重なって形成されるように図示しているが、これは柱状結晶であることをわかりやすく表すためであり、実際には、非晶質シリコン膜４（結晶シリコン膜４ａ）の厚みは非常に小さいので、非晶質シリコン膜４（結晶シリコン膜４ａ）の厚み方向には１つの柱状結晶が形成される。したがって、非晶質シリコン膜４（結晶シリコン膜４ａ）の厚み方向の中間領域に柱状結晶の非晶質シリコン膜４と平行に延びる粒界は形成されない。そして、非晶質シリコン膜４の反射抑制膜７の端部に対応する領域には、柱状結晶が形成されるとともに、微結晶は形成されない。そして、両側から内側に向かって成長したシリコンの柱状結晶は、図７に示すように、最終的に、反射抑制膜７の中央部近傍に対応する位置で会合する。これにより、反射抑制膜７の中央部近傍に対応する位置に、シリコンの複数の柱状結晶の粒界が連続した結晶粒界帯８が形成されるとともに、結晶成長が終了する。なお、この結晶粒界帯８は、本発明の「結晶粒界部」の一例である。また、結晶粒界帯８は、柱状結晶の成長方向に対してほぼ直交する方向に延びるように形成される。上記のようにして、非晶質シリコン膜４が結晶化されることにより、柱状結晶の結晶粒界帯８の位置が反射抑制膜７の中央部近傍に対応する位置に制御された結晶シリコン膜４ａが形成される。なお、この結晶シリコン膜４ａは、本発明の「結晶膜」の一例である。
【００２９】
また、第１実施形態では、反射抑制膜７からの熱に起因する温度勾配とは別に、レーザービームの走査により、レーザービームの走査方向またはビーム形状に応じた温度勾配が形成される。この温度勾配の形成される領域の大きさは、大体レーザービームのビームサイズ程度になる。レーザービームのビーム長（走査方向に平行な方向の長さ、短辺）は、約０．１ｍｍ（約１００μｍ）であり、温度勾配の領域の大きさは、約０．１ｍｍである。一方、反射抑制膜７を用いて形成される温度勾配の領域の大きさは、数μｍ〜数１０μｍである。すなわち、レーザービームの走査により形成される温度勾配は、反射抑制膜７により形成される温度勾配の１／１０程度以下になる。このため、レーザービームの走査により生じる温度勾配によって、シリコン膜に柱状結晶を成長させるための温度勾配に影響を与えるとしても、その影響は１／１０程度以下になる。したがって、レーザービームの走査により生じる温度勾配が柱状結晶の成長に与える影響は非常に小さく、無視することが可能である。
【００３０】
また、第１実施形態では、非晶質シリコン膜４の結晶化に用いる連続発振型の基本波ＹＡＧレーザーは、エキシマレーザーなどのパルスレーザーと異なり、連続して照射されるので、エキシマレーザーなどのパルスレーザーに比べて加熱時間が増加する。具体的には、上記の連続発振型の基本波ＹＡＧレーザーを用いた方法では、所定の照射領域をレーザービームが通過する時間は、１０−４ｓｅｃ程度になる。一方、一般的なエキシマレーザーなどのパルスレーザーを用いた方法では、所定の照射領域に対する１回のパルス照射毎の照射時間は１０−８ｓｅｃ程度になる。これにより、上記の連続発振型の基本波ＹＡＧレーザーを用いた方法では、一般的なエキシマレーザーなどのパルスレーザーを用いた方法に比べて、加熱時間が１０４倍程度になる。また、レーザー照射による平均熱拡散距離ｘは、一般に、ｘ＝（２ατ）１／２（α：温度伝達率、τ：加熱時間≒レーザービームの通過時間）の式で表される。したがって、連続発振型の基本波ＹＡＧレーザーを用いた場合には、エキシマレーザーなどのパルスレーザーを用いた場合に比べて、加熱時間（τ）が１０４倍程度になるので、上記式から、平均熱拡散距離ｘが１０２倍程度になることがわかる。これにより、連続発振型の基本波ＹＡＧレーザーを用いた第１実施形態による製造方法では、エキシマレーザーなどのパルスレーザーを用いた場合に比べて、結晶を横方向に成長させるための温度勾配が発生する領域を１０２倍程度広げることができるので、より大きな結晶を形成することができることがわかる。
【００３１】
以下の表１にガラス基板１および石英基板の熱的物理定数を示す。また、以下の表２に上記の式と、表１に示した温度伝達率αとを用いて計算した平均熱拡散距離ｘの計算値を示す。
【００３２】
【表１】
2006165463.tif 000003
次に、第１実施形態では、図８に示すように、反射抑制膜７をマスクとして吸収膜６をエッチングすることにより、ＴＦＴのゲート電極６ａを形成する。この際、反射抑制膜７は、予めゲート電極６ａの形状と同じ所定の形状にパターニングされているので、ゲート電極６ａは、その所定の形状にパターニングされる。そして、ゲート電極６ａは、反射抑制膜７と同じ形状に形成されるので、結晶シリコン膜４ａ中の柱状結晶の結晶粒界帯８は、ゲート電極６ａの中央部近傍に対応する位置に配置される。また、結晶シリコン膜４ａの急冷による微結晶シリコン（μｃ−Ｓｉ）と、固相成長による微結晶シリコン（μｃ−Ｓｉ）とは、ゲート電極６ａの端部近傍よりも外側の領域に配置される。
【００３３】
次に、図９に示すように、反射抑制膜７およびゲート電極６ａをマスクとして、結晶シリコン膜４ａに不純物をイオン注入する。この際、ｎチャネルトランジスタ（ＴＦＴ）を形成する場合には、Ｐ＋（リンイオン）を注入エネルギ：約１００ｋｅＶ、ドーズ量：約２×１０１５ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。なお、ｎチャネルトランジスタ（ＴＦＴ）にＬＤＤ構造を形成する場合には、フォトマスクにより結晶シリコン膜４ａのＬＤＤ形成領域（ゲート電極６ａ近傍）をマスクした上で上記のイオン注入を行い、その後改めて、結晶シリコン膜４ａのＬＤＤ形成領域にＰ＋（リンイオン）を注入エネルギ：約１００ｋｅＶ、ドーズ量：約３×１０１３ｃｍ−２の条件でイオン注入する。ソース／ドレイン領域９をＬＤＤ構造にするために、別途、結晶シリコン膜４ａにＰ＋（リンイオン）を注入エネルギ：約１００ｋｅＶ、ドーズ量：約３×１０１３ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。一方、ｐチャネルトランジスタ（ＴＦＴ）を形成する場合には、Ｂ＋（ホウ素イオン）を注入エネルギ：約３５ｋｅＶ、ドーズ量：約１．５×１０１５ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。
【００３４】
この後、図示しない層間絶縁膜を形成した後、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）法により結晶シリコン膜４ａを加熱することによって、結晶シリコン膜４ａに導入した不純物を電気的に活性化させる。これにより、結晶シリコン膜４ａに一対のソース／ドレイン領域９を形成する。この際、ゲート電極６ａ下の一対のソース／ドレイン領域９に挟まれた領域にチャネル領域１０が形成される。なお、Ｍｏからなるゲート電極６ａと、ＳｉＯ２からなるゲート絶縁膜５と、一対のソース／ドレイン領域９およびチャネル領域１０が形成された結晶シリコン膜４ａとによって、ＴＦＴが形成される。そして、チャネル領域１０は、シリコンの柱状結晶によって構成される。また、ソース／ドレイン領域９は、固相成長による微結晶シリコン（μｃ−Ｓｉ）と、急冷による微結晶シリコン（μｃ−Ｓｉ）と、シリコンの柱状結晶の端部の一部とによって構成される。また、ソース／ドレイン領域９とチャネル領域１０との接合界面１１は、結晶シリコン膜４ａのシリコンの柱状結晶が形成された領域に配置される。この後、結晶シリコン膜４ａのソース／ドレイン領域９に接続する配線（図示せず）などを形成する。
【００３５】
第１実施形態では、上記のように、非晶質シリコン膜４を覆うように形成された吸収膜６の所定領域上に反射抑制膜７を形成するとともに、吸収膜６の反射抑制膜７が形成された領域および吸収膜６の反射抑制膜７が形成されていない領域に基本波ＹＡＧレーザーを照射することにより吸収膜６を発熱させることによって、吸収膜６の反射抑制膜７を形成した所定領域では、基本波ＹＡＧレーザーの吸収率が向上するのに伴って発熱量が増加する。これにより、非晶質シリコン膜４の吸収膜６および反射抑制膜７により覆われた領域を、非晶質シリコン膜４の吸収膜６のみにより覆われた領域よりもより高い温度に加熱することができる。このため、非晶質シリコン膜４の吸収膜６のみにより覆われた外側の領域から、吸収膜６および反射抑制膜７により覆われた内側の領域に向かって温度が上昇する温度勾配を形成することができる。これにより、非晶質シリコン膜４の外側から内側に向かって柱状結晶が成長するとともに、両側から成長した柱状結晶が非晶質シリコン膜４の反射抑制膜７の中央部近傍に対応する位置で会合する。このため、結晶シリコン膜４ａ中の柱状結晶の結晶粒界帯８の位置を反射抑制膜７の中央部近傍の位置に制御することができる。これにより、反射抑制膜７をマスクとして吸収膜６をエッチングすることによりゲート電極６ａを形成するとともに、反射抑制膜７およびゲート電極６ａをマスクとして不純物を結晶シリコン膜４ａにイオン注入することにより一対のソース／ドレイン領域９とチャネル領域１０とを形成することによって、チャネル領域１０が柱状結晶で構成され、チャネル領域１０内のキャリアの移動方向を横切る粒界は、チャネル領域１０の中央部近傍の位置に制御された結晶粒界帯８のみである結晶シリコン膜４ａを得ることができる。このため、結晶シリコン膜４ａ中の柱状結晶の結晶粒界帯８の位置のばらつきを抑制することができる。その結果、ゲート電極６ａと、ゲート絶縁膜５と、一対のソース／ドレイン領域９およびチャネル領域１０を含む結晶シリコン膜４ａとによって形成されたＴＦＴの性能の均一性を向上させることができる。
【００３６】
また、第１実施形態では、非晶質シリコン膜４の吸収膜６のみにより覆われた外側の領域から、吸収膜６および反射抑制膜７により覆われた内側の領域に向かって温度が上昇する温度勾配を形成することができるので、非晶質シリコン膜４の反射抑制膜７の端部近傍の外側の所定の位置において非晶質シリコン膜４の融点（約１４１４℃）よりも高い温度になるように非晶質シリコン膜４を加熱することによって、その所定の位置よりも内側の領域を非晶質シリコン膜７の融点（約１４１４℃）よりも高い温度にすることができる。これにより、非晶質シリコン膜４の反射抑制膜７に対応する領域のみならず、反射抑制膜７の端部近傍の外側の領域も溶融することができる。このため、その後、冷却に伴って溶融した非晶質シリコン膜４が結晶化する際に、非晶質シリコン膜４の反射抑制膜７の端部近傍の外側の領域から内側に向かって大きなサイズの柱状結晶を成長させることができる。これにより、結晶シリコン膜４ａの反射抑制膜７の端部に対応する領域に微結晶が形成されるのを抑制することができる。このため、反射抑制膜７をマスクとして吸収膜６をエッチングすることによりゲート電極６ａを形成するとともに、反射抑制膜７およびゲート電極６ａをマスクとして不純物を結晶シリコン膜４ａにイオン注入することにより一対のソース／ドレイン領域９とチャネル領域１０とを形成することによって、ゲート電極６ａの端部に対応するチャネル領域１０とソース／ドレイン領域９との接合界面１１に微結晶シリコンが配置されるのを抑制することができる。これにより、微結晶シリコンの存在により生じるキャリアトラップ準位がＴＦＴのチャネル領域１０とソース／ドレイン領域９との接合界面近傍に形成されるのを抑制することができる。このため、キャリアトラップ準位がＴＦＴのチャネル領域１０とソース／ドレイン領域９との接合界面近傍に形成されることにより生じるＴＦＴの動作不良を抑制することができる。
【００３７】
また、第１実施形態では、連続発振型の基本波ＹＡＧレーザーを用いることによって、連続発振レーザーは、エキシマレーザーなどのパルスレーザーと異なり、レーザービームの高速走査を行うことができるので、大きな面積を均一で、かつ、短時間で照射して加熱することができる。これにより、生産性（スループット）を向上させることができる。また、連続発振型の基本波ＹＡＧレーザーは、エキシマレーザーなどのパルスレーザーのようにビーム強度がばらつくことがないので、加熱を均一に行うことができる。また、連続発振型の基本波ＹＡＧレーザーは、エキシマレーザーなどのパルスレーザーと異なり、連続して照射することができるので、基板内の任意の点における加熱時間を増加させることができる。これにより、エキシマレーザーなどのパルスレーザーを用いる場合に比べて、欠陥の少ない高品質の結晶をより大きなサイズに成長させることができるので、結晶シリコン膜４ａの結晶性を向上させることができる。
【００３８】
また、第１実施形態では、予め、反射抑制膜７をゲート電極６ａの形状に対応する形状に形成するとともに、非晶質シリコン膜４の結晶化後に、反射抑制膜７をマスクとして吸収膜６をエッチングすることによりＴＦＴのゲート電極６ａを形成することによって、吸収膜６をエッチングしてＴＦＴのゲート電極６ａを形成する際に、別途マスクを形成する必要がないので、製造プロセスを簡略化することができる。
【００３９】
なお、図１０および図１１には、第１実施形態による半導体装置の製造プロセスの効果を説明するための比較例が示されている。結晶シリコン膜中の柱状結晶の結晶粒界帯の位置をチャネル領域の中央部近傍の位置に制御するには、以下のような製造プロセスも考えられる。すなわち、図１０に示すように、ゲート絶縁膜５上にパターニングされたゲート電極６ａを形成するとともに、図３に示した第１実施形態による反射抑制膜７を形成することなく、ゲート電極６ａおよびゲート絶縁膜５上に連続発振型の基本波ＹＡＧレーザーを照射する。なお、この際のレーザーの照射条件は、レーザーパワーが約３４０Ｗであること以外は、上記第１実施形態によるレーザーの照射条件と同様である。これにより、ゲート電極６ａ（吸収膜）が発熱するので、その熱を利用して、非晶質シリコン膜１４を溶融させる。
【００４０】
この際、図１０に示すように、非晶質シリコン膜１４の両端部側のゲート電極６ａによって覆われていない領域から、内側のゲート電極６ａによって覆われた領域に向かって温度が上昇する温度勾配が形成される。これにより、非晶質シリコン膜１４のゲート電極６ａに対応する領域は、約１０００℃〜約１８００℃に加熱される。また、非晶質シリコン膜１４のゲート電極６ａの端部よりも外側に対応する領域は、約２００℃〜約１０００℃に加熱される。
【００４１】
これにより、この比較例では、非晶質シリコン膜１４のゲート電極６ａの端部よりも内側の領域において、非晶質シリコン膜１４の融点よりも高い温度（約１４００℃〜約１８００℃）に加熱された領域が溶融する。一方、非晶質シリコン膜１４の溶融された領域の外側の領域は、非晶質シリコン膜１４の融点（約１４１４℃）よりも低い温度（約２００℃〜約１４００℃）になるので、溶融しない。そして、この非晶質シリコン膜１４の溶融しない領域中の約９００℃〜約１４００℃の温度になる領域では、固相成長により微結晶シリコン（μｃ−Ｓｉ）が形成される。そして、非晶質シリコン膜１４のゲート電極６ａの端部に対応する領域は、約１０００℃になるので、この領域には、固相成長による微結晶シリコンが形成される。また、固相成長により微結晶シリコンが形成された領域の外側の約２００℃〜約９００℃になる領域は結晶化されない。これにより、この領域では、非晶質が維持される。
【００４２】
そして、レーザービームが通過した後、冷却が行われる。この冷却に伴って、図１１に示すように、上記第１実施形態と同様、急冷による微結晶シリコンを種結晶として内側に向かって両側からシリコンの柱状結晶が成長する。そして、両側から内側に向かって成長したシリコンの柱状結晶は、最終的に、ゲート電極６ａの中央部近傍に対応する位置で会合する。これにより、結晶シリコン膜１４ａのゲート電極６ａの中央部近傍に対応する位置にシリコンの柱状結晶の結晶粒界帯８が形成される。この後、上記第１実施形態と同様、ゲート電極６ａをマスクとして不純物をイオン注入することにより、結晶シリコン膜１４ａに一対のソース／ドレイン領域９と、チャネル領域１０とを形成する。これにより、結晶シリコン膜１４ａのチャネル領域１０の中央部近傍にシリコンの柱状結晶の結晶粒界帯８が形成される。
【００４３】
上記のように、図１０および図１１に示した比較例による製造方法でも、上記第１実施形態による製造方法と同様、結晶シリコン膜１４ａ中のシリコンの柱状結晶の結晶粒界帯８の位置をチャネル領域１０の中央部近傍の位置に制御することは可能である。しかしながら、この比較例による製造方法では、図１１に示すように、チャネル領域１０とソース／ドレイン領域９との接合界面１１に微結晶シリコンが形成されるので、その接合界面１１にキャリアトラップ準位が形成される。これにより、ＴＦＴの性能が低下したり、ＴＦＴの動作不良が発生するという不都合が生じる。しかしながら、図９に示した第１実施形態による結晶シリコン膜４ａでは、チャネル領域１０とソース／ドレイン領域９との接合界面１１に微結晶シリコンは形成されないので、上記の比較例による不都合は生じない。これにより、第１実施形態による半導体装置の製造方法は、結晶シリコン膜４ａ中の柱状結晶の結晶粒界帯８の位置をチャネル領域１０の中央部近傍に制御してＴＦＴの性能の均一性を向上しながら、チャネル領域１０とソース／ドレイン領域９との接合界面１１に微結晶シリコンが形成されるのを抑制してＴＦＴの動作不良の発生を抑制するのに有効であることが判明した。
【００４４】
なお、上記の比較例による構成を用いて、チャネル領域１０とソース／ドレイン領域９との接合界面１１に微結晶シリコンが形成されるのを抑制するために、照射するレーザービームのパワーを増大させて、より加熱するか、または、基板自体を何らかの方法で別途加熱することにより、非晶質シリコン膜１４のゲート電極６ａの端部近傍の外側の領域まで溶融させることも考えられる。しかしながら、レーザービームのパワーを増大させて、より加熱することにより、非晶質シリコン膜１４のゲート電極６ａの端部近傍よりも外側の領域まで溶融させようとすると、非晶質シリコン膜１４の中央部近傍の最も温度が高くなる領域が非晶質シリコン膜１４の沸点（約２６４２℃）付近まで加熱される。この場合には、非晶質シリコン膜１４の中央部近傍の領域が蒸発して消失する（アブレーション）という不都合が生じる場合がある。一方、基板自体を何らかの方法で別途加熱することにより、非晶質シリコン膜１４のゲート電極６ａの端部近傍の外側の領域までを溶融させる場合には、基板自体を約１０００℃付近の温度まで加熱する必要があるため、基板をそのような高温（約１０００℃）に加熱するのは実質上困難である。
【００４５】
（第２実施形態）
図１２〜図１４は、本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。次に、図１２〜図１４を参照して、第２実施形態による半導体装置の製造方法について説明する。なお、図１２〜図１４では、シリコンの柱状結晶が結晶シリコン膜４ａの厚み方向に積み重なって形成されるように図示しているが、これは柱状結晶であることをわかりやすく表すためであり、実際には、結晶シリコン膜４ａの厚みは非常に小さいので、結晶シリコン膜４ａの厚み方向には１つの柱状結晶が形成される。したがって、結晶シリコン膜４ａの厚み方向の中間領域に柱状結晶の結晶シリコン膜４ａの表面と平行に延びる粒界は形成されない。
【００４６】
この第２実施形態では、上記第１実施形態と異なり、結晶シリコン膜４ａ上の同じ側に所定の間隔を隔てて形成した一対のゲート電極６ｂを有するデュアルゲートトランジスタ（ＴＦＴ）を形成する。この第２実施形態による半導体装置の製造方法では、図１〜図７に示した上記第１実施形態による半導体装置の製造方法と同様のプロセスを行う。その後、この第２実施形態では、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、反射抑制膜７の柱状結晶の結晶粒界帯８に対応する中央部近傍の所定領域を除去することにより、一対の反射抑制膜７ａが所定の間隔を隔てて形成される。
【００４７】
そして、第２実施形態では、図１３に示すように、反射抑制膜７ａをマスクとして、Ｍｏからなる吸収膜６をエッチングすることにより、一対の反射抑制膜７ａに対応する一対のゲート電極６ｂを形成する。これにより、一対のゲート電極６ｂは、結晶シリコン膜４ａ上の同じ側に所定の間隔を隔てて形成される。また、一対のゲート電極６ｂは、結晶シリコン膜４ａの柱状結晶の結晶粒界帯８上には形成されない。
【００４８】
次に、図１４に示すように、一対の反射抑制膜７ａおよび一対のゲート電極６ｂをマスクとして、結晶シリコン膜４ａに不純物をイオン注入する。この際の注入条件は、上記第１実施形態による注入条件と同様である。そして、上記第１実施形態と同様、ＲＴＡ法により結晶シリコン膜４ａに導入した不純物を電気的に活性化させることにより、外側の一対のソース／ドレイン領域９ａと、中間のソース／ドレイン領域９ｂとが形成される。そして、この中間のソース／ドレイン領域９ｂに柱状結晶の結晶粒界帯８が含まれる。また、一対のゲート電極６ｂ下には、それぞれ、外側のソース／ドレイン領域９ａと、中間のソース／ドレイン領域９ｂとに挟まれたチャネル領域１０ａが形成される。そして、Ｍｏからなる一対のゲート電極６ｂと、ＳｉＯ２からなる層間絶縁膜（ゲート絶縁膜）５と、一対のソース／ドレイン領域９ａ、中間のソース／ドレイン領域９ｂおよび一対のチャネル領域１０ａを含む結晶シリコン膜４ａとによって、デュアルゲートトランジスタ（ＴＦＴ）が形成される。第２実施形態による上記以外の製造プロセスは、上記第１実施形態による製造プロセスと同様である。
【００４９】
第２実施形態では、上記のように、吸収膜６の柱状結晶の結晶粒界帯８の位置に対応する領域を除去することにより、結晶シリコン膜４ａ上の同じ側に所定の間隔を隔てて一対のゲート電極６ｂを形成した後、結晶シリコン膜４ａの柱状結晶の結晶粒界帯８を含む領域を、一対のゲート電極６ｂを有するデュアルゲートトランジスタ（ＴＦＴ）の中間のソース／ドレイン領域９ｂとして用いることによって、一対のゲート電極６ｂを有するＴＦＴのチャネル領域１０ａに柱状結晶の結晶粒界帯８が配置されるのを抑制することができる。これにより、そのＴＦＴの駆動時にキャリアがチャネル領域１０ａに配置された柱状結晶の結晶粒界帯８を介して移動するのを抑制することができる。このため、柱状結晶の結晶粒界帯８を介してキャリアが移動することに起因してキャリアの移動度が低下するのを抑制することができる。これにより、結晶シリコン膜４ａ上の同じ側に所定の間隔を隔てて形成された一対のゲート電極６ｂを有するデュアルゲートトランジスタ（ＴＦＴ）の性能が低下するのを抑制することができる。
【００５０】
また、第２実施形態では、柱状結晶の結晶粒界帯８の位置を結晶シリコン膜４ａに形成された中間のソース／ドレイン領域９ｂ内の所定の位置に制御することができるので、結晶シリコン膜４ａ中の柱状結晶の結晶粒界帯８の位置のばらつきを抑制することができる。その結果、一対のゲート電極６ｂと、ゲート絶縁膜５と、一対のソース／ドレイン領域９ａ、中間のソース／ドレイン領域９ｂおよび一対のチャネル領域１０ａを含む結晶シリコン膜４ａとによって形成されたデュアルゲートトランジスタ（ＴＦＴ）の性能の均一性を向上させることができる。
【００５１】
また、第２実施形態では、フォトリソグラフィ技術とエッチング技術とを用いて、反射抑制膜７の中央部近傍の所定領域を除去する際のフォトマスクの位置ずれなどに起因して、一対の反射抑制膜７ａのサイズが異なって形成された場合にも、一対の反射抑制膜７ａの合計のサイズは一定になる。これにより、このサイズの異なる一対の反射抑制膜７ａをマスクとして吸収膜６をエッチングすることによって、一対のゲート電極６ｂのゲート長が異なって形成された場合にも、一対のゲート電極６ｂのゲート長の合計は一定になる。このため、このような場合にも、一対のゲート電極６ｂを有するデュアルゲートトランジスタ（ＴＦＴ）の性能の均一性は保持される。
【００５２】
第２実施形態による上記以外の効果は、上記第１実施形態による効果と同様である。
【００５３】
図１５は、第２実施形態の変形例による半導体装置の製造方法を説明するための断面図である。この第２実施形態の変形例では、上記第２実施形態と異なり、吸収膜６から形成した２つのゲート電極６ｂを用いて、２つのＴＦＴを個別に形成する。この第２実施形態の変形例では、図１４に示した第２実施形態による製造プロセスによって、結晶シリコン膜４ａにイオン注入を行った後、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、図１４に示した第２実施形態による結晶シリコン膜４ａの柱状結晶の結晶粒界帯８を含む領域と、ゲート絶縁膜５のその結晶粒界帯８を含む領域に対応する領域とを除去する。これにより、ゲート絶縁膜５が２つのゲート絶縁膜５ａに分割される。また、能動層（活性層）としての結晶シリコン膜４ａが２つの結晶シリコン膜４ｂに分割される。これに伴って、中間のソース／ドレイン領域９ｂも２つのソース／ドレイン領域９ｃに分割される。上記のようにして、ゲート電極６ｂと、ゲート絶縁膜５ａと、ソース／ドレイン領域９ａ、９ｃおよびチャネル領域１０ａを含む結晶シリコン膜４ｂとをそれぞれ備えた２つのＴＦＴが形成される。なお、この２つのＴＦＴを構成する結晶シリコン膜４ｂのチャネル領域１０ａは、柱状結晶の結晶粒界帯８を含むことなく形成される。
【００５４】
この第２実施形態の変形例では、上記のように、吸収膜６の柱状結晶の結晶粒界帯８の位置に対応する領域を除去することにより、結晶シリコン膜４ａの上側に所定の間隔を隔てて２つのゲート電極６ｂを形成した後、結晶シリコン膜４ａの柱状結晶の結晶粒界帯８を含む領域を除去することにより２つの結晶シリコン膜４ｂを形成することによって、結晶粒界帯８を含まない２つの結晶シリコン膜４ａと、その２つの結晶シリコン膜４ａにそれぞれ対応する２つのゲート電極６ｂとを有する２つのＴＦＴを形成することができる。これにより、この２つのＴＦＴでは、柱状結晶の結晶粒界部８による影響がなくなるので、優れた性能を有する２つのＴＦＴを形成することができる。
【００５５】
（第３実施形態）
図１６〜図１８は、本発明の第３実施形態による半導体装置の製造方法を説明するための断面図である。次に、図１６〜図１８を参照して、第３実施形態による半導体装置の製造方法について説明する。なお、図１６〜図１８では、シリコンの柱状結晶が結晶シリコン膜４ａの厚み方向に積み重なって形成されるように図示しているが、これは柱状結晶であることをわかりやすく表すためであり、実際には、結晶シリコン膜４ａの厚みは非常に小さいので、結晶シリコン膜４ａの厚み方向には１つの柱状結晶が形成される。したがって、結晶シリコン膜４ａの厚み方向の中間領域に柱状結晶の結晶シリコン膜４ａの表面と平行に延びる粒界は形成されない。
【００５６】
この第３実施形態では、上記第１実施形態と異なり、吸収膜６をエッチングすることによりゲート電極６ａを形成するのに先立って、結晶シリコン膜４ａに不純物を導入するとともに、その導入した不純物をレーザーを用いて電気的に活性化させる。具体的には、この第３実施形態では、図１〜図７に示した上記第１実施形態と同様のプロセスにより、吸収膜６および反射抑制膜７を形成する。その後、図１６に示すように、反射抑制膜７をマスクとして結晶シリコン膜４ａに不純物をイオン注入する。この際、ｎチャネルトランジスタ（ＴＦＴ）を形成する場合には、Ｐ＋（リンイオン）を注入エネルギ：約２５０ｋｅＶ、ドーズ量：約３×１０１５ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。なお、ｎチャネルトランジスタ（ＴＦＴ）を形成する場合には、ソース／ドレイン領域９をＬＤＤ構造にするために、別途、結晶シリコン膜４ａにＰ＋（リンイオン）を注入エネルギ：約２５０ｋｅＶ、ドーズ量：約５×１０１３ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。一方、ｐチャネルトランジスタ（ＴＦＴ）を形成する場合には、Ｂ＋（ホウ素イオン）を注入エネルギ：約８５ｋｅＶ、ドーズ量：約２．５×１０１５ｉｏｎｓ／ｃｍ２の条件下でイオン注入する。なお、この第３実施形態における不純物のイオン注入工程では、上記第１および第２実施形態と異なり、吸収膜６を突き抜けて不純物を結晶シリコン膜４ａまで到達させる必要があるので、第１および第２実施形態のイオン注入工程に比べて、注入エネルギを大きくするとともに、ドーズ量を多く設定している。また、この第３実施形態によるイオン注入の際、同時に、液晶表示装置や有機ＥＬ表示装置の各画素に配置される補助容量の電極（図示せず）などに不純物を導入することも可能である。
【００５７】
この後、第３実施形態では、図１６に示すように、上方から反射抑制膜７および吸収膜６に連続発振型の基本波ＹＡＧレーザーを照射する。この際のレーザーの照射条件は、レーザーパワーが約１８０Ｗであること以外は、上記第１実施形態による非晶質シリコン膜４の結晶化の際に用いたレーザーの照射条件と同様である。このレーザー照射により、吸収膜６が発熱するので、その熱を利用して、結晶シリコン膜４ａに導入した不純物を電気的に活性化させる。この際、吸収膜６の反射抑制膜７が設けられた領域では、反射抑制膜７が設けられていない領域に比べて、レーザーの吸収率が向上するので、吸収膜６の反射抑制膜７が設けられた領域では、反射抑制膜７が設けられていない領域に比べて発熱量が増加する。これにより、結晶シリコン膜４の反射抑制膜７に対応する領域は、最高で約１３５０℃まで加熱される一方、反射抑制膜７によって覆われていない領域は、約１１００℃以上の温度に加熱される。
【００５８】
このため、結晶シリコン膜４ａに導入された不純物が電気的に活性化されることによって、結晶シリコン膜４ａに一対のソース／ドレイン領域９が形成される。また、結晶シリコン膜４ａに、一対のソース／ドレイン領域９に挟まれたチャネル領域１０が形成される。なお、結晶シリコン膜４ａが加熱される際に、結晶シリコン膜４ａの反射抑制膜７に対応する領域（チャネル領域１０）は、最高で約１３５０℃まで加熱されるが、結晶シリコン膜４ａの融点（約１４１４℃）以上の温度まで加熱されないので溶融することはない。また、結晶シリコン膜４ａの反射抑制膜７に対応する領域（チャネル領域１０）が最高で約１３５０℃まで加熱されることによって、結晶シリコン膜４ａの結晶性が向上する。また、この際、ゲート絶縁膜５の反射抑制膜７に対応する領域も同様に加熱されることにより、ＳｉＯ２膜からなるゲート絶縁膜５を緻密化することができる。
【００５９】
次に、図１８に示すように、反射抑制膜７をマスクとして吸収膜６をエッチングすることによってゲート電極６ａを形成する。上記のようにして、ゲート電極６ａと、ゲート絶縁膜５と、一対のソース／ドレイン領域９およびチャネル領域１０を含む結晶シリコン膜４ａとによって、ＴＦＴが形成される。
【００６０】
第３実施形態の上記以外の製造プロセスは、上記第１実施形態による製造プロセスと同様である。
【００６１】
第３実施形態では、上記のように、結晶シリコン膜４ａに不純物を導入した後、レーザーを反射抑制膜７および吸収膜６に再度照射することにより不純物を電気的に活性化することによって、非晶質シリコン膜４を結晶化させる際に用いたレーザー照射装置を用いて、結晶シリコン膜４ａに導入した不純物を電気的に活性化させることができる。これにより、結晶シリコン膜４ａに導入した不純物を電気的に活性化させるために、レーザー照射装置と異なる加熱装置を別途用いて、結晶シリコン膜４ａを加熱する必要がないので、製造プロセスを簡略化することができる。
【００６２】
また、第３実施形態では、反射抑制膜７をマスクとして吸収膜６をエッチングすることによりＴＦＴのゲート電極６ａを形成するのに先立って、レーザーを反射抑制膜７および吸収膜６に再度照射することにより不純物を電気的に活性化させることによって、結晶シリコン膜４ａの不純物が導入された領域を吸収膜６で覆った状態で加熱することができる。これにより、結晶シリコン膜４ａの不純物が導入された領域を均一かつ効率的に加熱することができるので、結晶シリコン膜４ａに導入された不純物を良好に電気的に活性化することができる。また、結晶シリコン膜４ａ中の不純物を活性化させる際に、レーザー照射により加熱することによって、ＲＴＡ法を用いて加熱する場合に比べて、短時間で高温まで加熱することができる。これにより、ＲＴＡ法を用いる場合に比べて、不純物の活性化率をより向上させることができるとともに、結晶シリコン膜４ａの結晶性およびゲート絶縁膜５の緻密さをより向上させることができる。
【００６３】
第３実施形態による上記以外の効果は、上記第１実施形態による効果と同様である。
【００６４】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００６５】
たとえば、上記実施形態では、結晶シリコン膜にソース／ドレイン領域を形成する際に、イオン注入により結晶シリコン膜に不純物を導入したが、本発明はこれに限らず、イオン注入以外の方法により結晶シリコン膜に不純物を導入してよい。たとえば、イオンドーピング法などにより結晶シリコン膜中に不純物を導入してもよい。
【００６６】
また、上記第２実施形態では、反射抑制膜の中央部のみをエッチングしたが、本発明はこれに限らず、反射抑制膜の中央部をエッチングする際に、同時に、反射抑制膜の両外側部をエッチングしてもよい。このようにすれば、この後、反射抑制膜をマスクとして吸収膜をエッチングすることにより形成した一対のゲート電極の外側の端部を、結晶シリコン膜中の微結晶シリコンの形成領域に対して、より内側に配置することができるので、確実に、チャネル領域およびその近傍領域に微結晶シリコンが含まれないようにすることができる。また、反射抑制膜の両外側部もエッチングすることにより、反射抑制膜をマスクとして吸収膜をエッチングして形成する一対のゲート電極のサイズをより一定にすることができる。
【００６７】
また、上記第２実施形態では、吸収膜のエッチング後に結晶化シリコン膜に導入した不純物をＲＴＡ法を用いて電気的に活性化したが、本発明はこれに限らず、第２実施形態において、上記第３実施形態と同様のプロセスにより、吸収膜をエッチングするのに先立って結晶シリコン膜に導入した不純物をレーザー照射により電気的に活性化させてもよい。このように構成すれば、上記第２実施形態による半導体装置の製造方法においても、上記第３実施形態による効果と同様の効果を得ることができる。
【００６８】
また、上記第３実施形態では、レーザーを反射抑制膜および吸収膜に照射することにより吸収膜を発熱させ、その熱を利用して結晶シリコン膜中に導入した不純物を電気的に活性化させたが、本発明はこれに限らず、上記以外の方法を用いて、結晶シリコン膜中に導入した不純物を電気的に活性化させてもよい。たとえば、ＲＴＡ法を用いて結晶シリコン膜を加熱することにより、結晶シリコン膜中に導入した不純物を電気的に活性化させてもよい。
【００６９】
また、上記第２実施形態では、２つのゲート電極間に位置する結晶シリコン膜の結晶粒界帯を含む領域を除去することにより、２つの結晶シリコン膜を形成したが、本発明はこれに限らず、２つのゲート電極間に位置する結晶シリコン膜の結晶粒界帯を含まない領域を除去することにより、２つの結晶シリコン膜を形成してもよい。
【００７０】
また、上記第２実施形態では、一対のゲート電極を有するデュアルゲートトランジスタを形成したが、本発明はこれに限らず、上記第２実施形態によるプロセスによって形成された２つのＴＦＴをそれぞれ別個のＴＦＴとして用いてもよい。この場合、２つのＴＦＴをそれぞれ異なる導電型に形成してもよい。また、２つのＴＦＴの各々のゲート電極に異なる信号を入力するように構成してもよい。また、上記第２実施形態によるプロセスによって形成した２つのＴＦＴでは、中間のソース／ドレイン領域を共用しているので、２つのＴＦＴを個別に形成する場合と異なり、２つのＴＦＴに個別にソース／ドレイン領域を形成するためのエッチング工程や、２つのＴＦＴの電位が等しくなるソース／ドレイン領域を接続するための配線を省略または共通化することができるため、歩留まりの向上と集積度の向上が期待できる。なお、このような２つのＴＦＴは、ｎチャネルトランジスタおよびｐチャネルトランジスタからなるＣＭＯＳ回路や、２つのＴＦＴのそれぞれのソース／ドレイン領域の一方が同電位となる種々の回路において有効に適用することができる。
【００７１】
また、上記実施形態では、レーザー照射により加熱して結晶化させる半導体膜として非晶質膜を用いているが、本発明はこれに限らず、結晶化させる前の半導体膜の状態は非晶質でなくてもよい。すなわち、どのような結晶性を有する半導体膜に対しても、本発明のプロセスによるレーザー照射を行えば、上記実施形態と同様の効果を得ることができる。なお、本発明を適用する半導体膜として、微結晶膜、等方性結晶膜および異方性結晶膜などの種々の結晶性を有する半導体膜を用いることができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図２】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図３】本発明の第１実施形態による半導体装置の非晶質シリコン膜の所定領域を溶融させるプロセスを説明するための図である。
【図４】図３に対応する第１実施形態による半導体装置の非晶質シリコン膜の所定領域を溶融させた状態を示した平面図である。
【図５】図４に対応する第１実施形態による半導体装置の非晶質シリコン膜の所定領域を溶融させた後、冷却することにより結晶が成長するプロセスを示した平面図である。
【図６】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図７】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図８】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図９】本発明の第１実施形態による半導体装置の製造方法を説明するための断面図である。
【図１０】本発明の第１実施形態による半導体装置の製造方法の効果を説明するための比較例による非晶質シリコン膜を溶融させるプロセスを説明するための図である。
【図１１】本発明の第１実施形態による半導体装置の製造方法の効果を説明するための比較例を説明するための断面図である。
【図１２】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１３】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１４】本発明の第２実施形態による半導体装置の製造方法を説明するための断面図である。
【図１５】本発明の第２実施形態の変形例による半導体装置の製造方法を説明するための断面図である。
【図１６】本発明の第３実施形態による半導体装置の製造方法を説明するための断面図である。
【図１７】本発明の第３実施形態による半導体装置の製造方法を説明するための断面図である。
【図１８】本発明の第３実施形態による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００７３】
１  ガラス基板（基板）
４  非晶質シリコン膜（半導体膜）
４ａ  結晶シリコン膜（結晶膜）
６  吸収膜
６ａ、６ｂ  ゲート電極
７、７ａ  反射抑制膜
８  結晶粒界帯
９、９ａ、９ｂ、９ｃ  ソース／ドレイン領域
１０  チャネル領域
【図１】
2006165463.tif 000004
【図２】
2006165463.tif 000005
【図３】
2006165463.tif 000006
【図４】
2006165463.tif 000007
【図５】
2006165463.tif 000008
【図６】
2006165463.tif 000009
【図７】
2006165463.tif 000010
【図８】
2006165463.tif 000011
【図９】
2006165463.tif 000012
【図１０】
2006165463.tif 000013
【図１１】
2006165463.tif 000014
【図１２】
2006165463.tif 000015
【図１３】
2006165463.tif 000016
【図１４】
2006165463.tif 000017
【図１５】
2006165463.tif 000018
【図１６】
2006165463.tif 000019
【図１７】
2006165463.tif 000020
【図１８】
2006165463.tif 000021