(57)【要約】【課題】映像信号のペデスタルレベルを調整する作業を不要にさせることを課題とする。【解決手段】水平同期信号の水平同期期間Ｔ１におけるR-Y,B-Y信号（色差信号）のペデスタルレベルを検出し、検出したペデスタルレベルに基づいて水平同期期間Ｔ１内におけるR-Y,B-Y信号のペデスタルレベルと水平同期信号の水平走査期間Ｔ２内におけるR-Y,B-Y信号のペデスタルレベルとの差異を少なくさせるようにR-Y,B-Y信号のペデスタルレベルを調整するためのペデスタルレベル調整値を決定し、決定したペデスタルレベル調整値を映像増幅・クロマ回路１３０の半導体メモリ１３１ｂに記憶させる。すると、映像増幅・クロマ回路１３０は、水平同期信号の水平同期期間Ｔ１におけるR-Y,B-Y信号のペデスタルレベルを半導体メモリ１３１ｂに記憶されているペデスタルレベル調整値に応じた調整量で調整する。【選択図】図１
2006165841.tif 000002
【特許請求の範囲】
【請求項１】
垂直同期信号および水平同期信号が重畳された輝度信号と、赤の色差信号と、青の色差信号と、からなるコンポーネント映像信号を入力してのこぎり波状のドライブ信号と三原色別の色信号とを生成する映像増幅クロマ回路と、この映像増幅クロマ回路の処理を制御するマイコンと、同三原色別の色信号を増幅する映像出力回路と、高電圧を入力して内部で電子ビームを放出させるとともに同増幅された三原色別の色信号を入力して同コンポーネント映像信号に対応する映像を表示する受像管と、同ドライブ信号を入力して高周波信号とドライブ電流を生成する偏向回路と、フライバックトランスを有して同高周波信号を入力して同高電圧を同受像管に供給する高圧回路と、同ドライブ電流を入力して同受像管内で放出された電子ビームをドライブさせる偏向コイルとを備え、
上記映像増幅クロマ回路は、
上記コンポーネント映像信号から上記垂直同期信号および上記水平同期信号を分離する分離回路と、
上記赤の色差信号のペデスタルレベルを調整するための複数段階の値のみとりうるＶ用ペデスタルレベル調整値と、上記青の色差信号のペデスタルレベルを調整するための複数段階の値のみとりうるＵ用ペデスタルレベル調整値と、を記憶した半導体メモリと、
上記分離回路にて分離された水平同期信号の水平同期期間において、上記赤の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＶ用ペデスタルレベル調整値に応じた調整量で調整するとともに上記青の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＵ用ペデスタルレベル調整値に応じた調整量で調整する処理を行うペデスタルレベル調整回路とを有し、
上記調整後のコンポーネント映像信号に基づいて上記受像管から映像を表示させるテレビジョンにおいて、
グランド電位を基準として上記赤および青の色差信号をそれぞれ増幅してＶ用増幅信号およびＵ用増幅信号を生成する増幅回路と、生成されたＶ用増幅信号およびＵ用増幅信号をそれぞれ平滑化する平滑化回路とを備え、
上記マイコンは、上記平滑化回路にて平滑化されたＶ用増幅信号およびＵ用増幅信号のそれぞれから対応するデジタルのＶ用増幅信号値およびＵ用増幅信号値を生成するアナログ−デジタル変換回路を有し、上記映像増幅クロマ回路に対して上記赤および青の色差信号が入力されていない状態における同Ｖ用増幅信号値およびＵ用増幅信号値を生成して、生成したＶ用増幅信号値に基づいて同アナログ−デジタル変換回路にて生成されるＶ用増幅信号値を最も０に近づけるように上記Ｖ用ペデスタルレベル調整値を上記複数段階の値の中から決定するとともに、生成したＵ用増幅信号値に基づいて同アナログ−デジタル変換回路にて生成されるＵ用増幅信号値を最も０に近づけるように上記Ｕ用ペデスタルレベル調整値を上記複数段階の値の中から決定し、決定したＶ用ペデスタルレベル調整値およびＵ用ペデスタルレベル調整値を上記映像増幅クロマ回路に対して出力し、
上記映像増幅クロマ回路は、上記マイコンから上記Ｖ用ペデスタルレベル調整値および上記Ｕ用ペデスタルレベル調整値を入力して上記半導体メモリに記憶することにより、上記水平同期期間に上記フライバックトランスから上記赤および青の色差信号に電気ノイズが飛び込むことによる同水平同期期間における同赤および青の色差信号のペデスタルレベルのずれを少なくさせることを特徴とするテレビジョン。
【請求項２】
映像信号のペデスタルレベルを調整するためのペデスタルレベル調整値を記憶したメモリと、
上記映像信号に同期した同期信号の同期期間における上記映像信号のペデスタルレベルを上記メモリに記憶されているペデスタルレベル調整値に応じた調整量で調整する処理を行う調整手段と、
上記調整後の映像信号に基づいて映像を表示する映像表示手段とを備えるテレビジョンにおいて、
上記同期期間における映像信号のペデスタルレベルを検出する検出手段と、
検出された上記ペデスタルレベルに基づいて上記同期期間内における映像信号のペデスタルレベルと上記同期信号の走査期間内における映像信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定手段と、
決定された上記ペデスタルレベル調整値を上記メモリに記憶させる調整値記憶手段とを具備することを特徴とするテレビジョン。
【請求項３】
同期信号が重畳されるとともに輝度信号および色差信号からなる映像信号を入力する映像入力手段と、
入力された上記映像信号から上記同期信号を分離する分離回路と、
上記色差信号のペデスタルレベルを調整するためのペデスタルレベル調整値を記憶した半導体メモリと、
上記分離回路にて分離された同期信号の水平同期期間における上記色差信号のペデスタルレベルを上記半導体メモリに記憶されているペデスタルレベル調整値に応じた調整量で調整する処理を行う調整手段と、
高電圧を生成する高圧回路と、同高電圧を入力して内部で電子ビームを放出させて映像を表示する受像管とを有し、上記調整後の映像信号に基づいて同受像管から映像を表示する映像表示手段とを備えるテレビジョンにおいて、
上記水平同期期間における色差信号のペデスタルレベルを検出する検出手段と、
検出された上記ペデスタルレベルに基づいて上記水平同期期間内における色差信号のペデスタルレベルと上記同期信号の水平走査期間内における色差信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定手段と、
決定された上記ペデスタルレベル調整値を上記半導体メモリに記憶させる調整値記憶手段とを具備することを特徴とするテレビジョン。
【請求項４】
上記検出手段は、グランド電位を基準として上記色差信号を増幅した増幅信号を生成する増幅回路と、生成された増幅信号を平滑化する平滑化回路と、平滑化された増幅信号から対応するデジタルの増幅信号値を生成するアナログ−デジタル変換回路とを有し、上記映像入力手段に対して上記色差信号が入力されていない状態における同増幅信号値を生成することにより上記水平同期期間における色差信号のペデスタルレベルを検出する手段とされ、
上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値に基づいて上記水平同期期間内および上記水平走査期間内における色差信号のペデスタルレベルの差異を少なくさせるように上記ペデスタルレベル調整値を決定することを特徴とする請求項３に記載のテレビジョン。
【請求項５】
上記ペデスタルレベル調整値は、複数段階の値のみとりうる階調値とされ、
上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値に基づいて同アナログ−デジタル変換回路にて生成される増幅信号値を最も０に近づけるように上記ペデスタルレベル調整値を上記複数段階の値の中から決定することを特徴とする請求項４に記載のテレビジョン。
【請求項６】
上記検出手段は、グランド電位を基準として上記色差信号を増幅した増幅信号を生成する増幅回路と、生成された増幅信号から対応するデジタルの増幅信号値を生成するアナログ−デジタル変換回路と、上記水平同期期間内における増幅信号値と上記水平走査期間内における増幅信号値との差を求める差演算手段とを有し、上記映像入力手段に対して上記色差信号が入力されていない状態における同増幅信号値の差を求めることにより上記水平同期期間における色差信号のペデスタルレベルを検出する手段とされ、
上記調整値決定手段は、上記差演算手段にて求められた上記色差信号が入力されていない状態における増幅信号値の差に基づいて上記水平同期期間内および上記水平走査期間内における色差信号のペデスタルレベルの差異を少なくさせるように上記ペデスタルレベル調整値を決定することを特徴とする請求項３に記載のテレビジョン。
【請求項７】
上記ペデスタルレベル調整値は、複数段階の値のみとりうる階調値とされ、
上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値の差に基づいて同アナログ−デジタル変換回路にて生成される増幅信号値の差を最も０に近づけるように上記ペデスタルレベル調整値を上記複数段階の値の中から決定することを特徴とする請求項６に記載のテレビジョン。
【請求項８】
上記同期信号は、垂直同期信号および水平同期信号からなり、
上記映像信号は、上記同期信号が重畳された輝度信号と、赤の色差信号と、青の色差信号と、からなるコンポーネント映像信号とされ、
上記ペデスタルレベル調整値は、複数段階の値のみとりうる階調値とされるとともに、上記赤の色差信号のペデスタルレベルを調整するためのＶ用ペデスタルレベル調整値と、上記青の色差信号のペデスタルレベルを調整するためのＵ用ペデスタルレベル調整値と、からなり、
上記分離回路は、上記映像信号から上記垂直同期信号と上記水平同期信号とを分離し、
上記調整手段は、上記分離回路にて分離された水平同期信号の水平同期期間において、上記赤の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＶ用ペデスタルレベル調整値に応じた調整量で調整するとともに上記青の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＵ用ペデスタルレベル調整値に応じた調整量で調整する処理を行い、
上記検出手段は、上記水平同期期間における赤および青の色差信号の各ペデスタルレベルを検出し、
上記調整値決定手段は、上記検出手段にて検出された上記各ペデスタルレベルに基づいて上記水平同期期間内および上記水平走査期間内における赤の色差信号のペデスタルレベルの差を最小とするように上記Ｖ用ペデスタルレベル調整値を決定するとともに上記水平同期期間内および上記水平走査期間内における青の色差信号のペデスタルレベルの差を最小とするように上記Ｕ用ペデスタルレベル調整値を決定することを特徴とする請求項３〜請求項７のいずれかに記載のテレビジョン。
【請求項９】
映像信号のペデスタルレベルを調整するためのペデスタルレベル調整値を記憶したメモリと、
上記映像信号に同期した同期信号の同期期間における上記映像信号のペデスタルレベルを上記メモリに記憶されているペデスタルレベル調整値に応じた調整量で調整する処理を行う調整手段と、
上記調整後の映像信号に基づいて映像を表示する映像表示手段とを備えるテレビジョンの調整方法において、
上記同期期間における映像信号のペデスタルレベルを検出する検出工程と、
検出された上記ペデスタルレベルに基づいて上記同期期間内における映像信号のペデスタルレベルと上記同期信号の走査期間内における映像信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定工程と、
決定された上記ペデスタルレベル調整値を上記メモリに記憶させる調整値記憶工程とを備えることを特徴とするテレビジョンの調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号の同期期間における映像信号のペデスタルレベル（黒レベル）をペデスタルレベル調整値に応じた調整量で調整して映像を表示するテレビジョンおよびテレビジョンの調整方法に関する。
【背景技術】
【０００２】
従来、テレビジョンには、クロマＩＣを中心とする映像増幅クロマ回路、マイコンＩＣ、ＲＧＢ信号（Ｒ信号とＧ信号とＢ信号）等の三原色別の色信号を生成する映像出力回路、受像管、高周波信号とドライブ電流を生成する偏向回路、偏向コイル、フライバックトランス（ＦＢＴ）を有して高電圧を受像管に供給する高圧回路、等が設けられている。映像増幅クロマ回路は、同期信号が重畳された輝度信号（Ｙ）と、赤の色差信号（Ｖ、またはＣｒ等）と、青の色差信号（Ｕ、またはＣｂ等）と、からなるコンポーネント映像信号を入力し、のこぎり波状のドライブ信号とＲＧＢ色信号とを生成している。Ｖ信号とＵ信号についてはペデスタルレベルを調整するためのペデスタルレベル調整値がそれぞれ設けられて半導体メモリに記憶されており、映像増幅クロマ回路は、水平同期信号の水平同期期間においてＶ，Ｕ信号のペデスタルレベルをこれらの調整値に応じた調整量で調整している。これは、水平同期期間にＦＢＴからＶ，Ｕ信号に電気ノイズが飛び込み、Ｖ，Ｕ信号のペデスタルレベルにずれが生じるためである。具体的には、テレビジョン生産工場でテレビジョンにコンピュータを接続し、水平同期期間におけるペデスタルレベルのずれをできるだけ無くすように工場の作業者がコンピュータに対して試行錯誤しながらペデスタルレベル調整値を操作入力し、テレビジョンのＩＩＣバスを介してコンピュータからクロマＩＣにペデスタルレベル調整値を書き込んでいる。
【０００３】
【特許文献１】特開２０００−１３８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
試行錯誤を行いながらクロマＩＣにペデスタルレベル調整値を書き込む作業が面倒であり、時間がかかっていた。
なお、特許文献１記載の技術は複数の入力映像信号について共通の操作で映像の色度を調整可能とする技術であるため、上記課題を解決することはできない。同技術では、わざわざ入力映像信号を復調、変調する必要があり、回路が複雑となっている。
【０００５】
本発明は、上記課題にかんがみてなされたもので、映像信号のペデスタルレベルを調整する作業を不要にさせることを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１にかかる発明は、映像増幅クロマ回路と、マイコンと、映像出力回路と、受像管と、偏向回路と、フライバックトランスを有する高圧回路と、偏向コイルとを備え、上記映像増幅クロマ回路は、上記コンポーネント映像信号から上記垂直同期信号および上記水平同期信号を分離する分離回路と、上記赤の色差信号のペデスタルレベルを調整するための複数段階の値のみとりうるＶ用ペデスタルレベル調整値と、上記青の色差信号のペデスタルレベルを調整するための複数段階の値のみとりうるＵ用ペデスタルレベル調整値と、を記憶した半導体メモリと、上記分離回路にて分離された水平同期信号の水平同期期間において、上記赤の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＶ用ペデスタルレベル調整値に応じた調整量で調整するとともに上記青の色差信号のペデスタルレベルを上記半導体メモリに記憶されているＵ用ペデスタルレベル調整値に応じた調整量で調整する処理を行うペデスタルレベル調整回路とを有し、上記調整後のコンポーネント映像信号に基づいて上記受像管から映像を表示させるテレビジョンにおいて、グランド電位を基準として上記赤および青の色差信号をそれぞれ増幅してＶ用増幅信号およびＵ用増幅信号を生成する増幅回路と、生成されたＶ用増幅信号およびＵ用増幅信号をそれぞれ平滑化する平滑化回路とを備え、上記マイコンは、上記平滑化回路にて平滑化されたＶ用増幅信号およびＵ用増幅信号のそれぞれから対応するデジタルのＶ用増幅信号値およびＵ用増幅信号値を生成するアナログ−デジタル変換回路を有し、上記映像増幅クロマ回路に対して上記赤および青の色差信号が入力されていない状態における同Ｖ用増幅信号値およびＵ用増幅信号値を生成して、生成したＶ用増幅信号値に基づいて同アナログ−デジタル変換回路にて生成されるＶ用増幅信号値を最も０に近づけるように上記Ｖ用ペデスタルレベル調整値を上記複数段階の値の中から決定するとともに、生成したＵ用増幅信号値に基づいて同アナログ−デジタル変換回路にて生成されるＵ用増幅信号値を最も０に近づけるように上記Ｕ用ペデスタルレベル調整値を上記複数段階の値の中から決定し、決定したＶ用ペデスタルレベル調整値およびＵ用ペデスタルレベル調整値を上記映像増幅クロマ回路に対して出力し、上記映像増幅クロマ回路は、上記マイコンから上記Ｖ用ペデスタルレベル調整値および上記Ｕ用ペデスタルレベル調整値を入力して上記半導体メモリに記憶することにより、上記水平同期期間に上記フライバックトランスから上記赤および青の色差信号に電気ノイズが飛び込むことによる同水平同期期間における同赤および青の色差信号のペデスタルレベルのずれを少なくさせることを特徴とする。
【０００７】
また、請求項２にかかる発明は、映像信号のペデスタルレベルを調整するためのペデスタルレベル調整値を記憶したメモリと、上記映像信号に同期した同期信号の同期期間における上記映像信号のペデスタルレベルを上記メモリに記憶されているペデスタルレベル調整値に応じた調整量で調整する処理を行う調整手段と、上記調整後の映像信号に基づいて映像を表示する映像表示手段とを備えるテレビジョンにおいて、上記同期期間における映像信号のペデスタルレベルを検出する検出手段と、検出された上記ペデスタルレベルに基づいて上記同期期間内における映像信号のペデスタルレベルと上記同期信号の走査期間内における映像信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定手段と、決定された上記ペデスタルレベル調整値を上記メモリに記憶させる調整値記憶手段とを具備することを特徴とする。
【０００８】
すなわち、検出手段にて同期期間における映像信号のペデスタルレベルが検出されると、検出されたペデスタルレベルに基づいて同期期間内における映像信号のペデスタルレベルと同期信号の走査期間内における映像信号のペデスタルレベルとの差異が少なくなるようにペデスタルレベル調整値が決定される。決定されたペデスタルレベル調整値は、調整値記憶手段にてメモリに記憶される。すると、同期期間における映像信号のペデスタルレベルがメモリに記憶されているペデスタルレベル調整値に応じた調整量で調整され、調整後の映像信号に基づく映像が表示される。
これにより、同期期間に映像信号に電気ノイズが飛び込むことによる映像信号のペデスタルレベルのずれを少なくさせるように自動的に調整されるので、映像信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【０００９】
さらに、請求項３にかかる発明は、同期信号が重畳されるとともに輝度信号および色差信号からなる映像信号を入力する映像入力手段と、入力された上記映像信号から上記同期信号を分離する分離回路と、上記色差信号のペデスタルレベルを調整するためのペデスタルレベル調整値を記憶した半導体メモリと、上記分離回路にて分離された同期信号の水平同期期間における上記色差信号のペデスタルレベルを上記半導体メモリに記憶されているペデスタルレベル調整値に応じた調整量で調整する処理を行う調整手段と、高電圧を生成する高圧回路と、同高電圧を入力して内部で電子ビームを放出させて映像を表示する受像管とを有し、上記調整後の映像信号に基づいて同受像管から映像を表示する映像表示手段とを備えるテレビジョンにおいて、上記水平同期期間における色差信号のペデスタルレベルを検出する検出手段と、検出された上記ペデスタルレベルに基づいて上記水平同期期間内における色差信号のペデスタルレベルと上記同期信号の水平走査期間内における色差信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定手段と、決定された上記ペデスタルレベル調整値を上記半導体メモリに記憶させる調整値記憶手段とを具備することを特徴とする。
【００１０】
これにより、水平同期期間に高圧回路から色差信号に電気ノイズが飛び込むことによる色差信号のペデスタルレベルのずれを少なくさせるように自動的に調整されるので、色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【００１１】
上記検出手段は、グランド電位を基準として上記色差信号を増幅した増幅信号を生成する増幅回路と、生成された増幅信号を平滑化する平滑化回路と、平滑化された増幅信号から対応するデジタルの増幅信号値を生成するアナログ−デジタル変換回路とを有し、上記映像入力手段に対して上記色差信号が入力されていない状態における同増幅信号値を生成することにより上記水平同期期間における色差信号のペデスタルレベルを検出する手段とされ、上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値に基づいて上記水平同期期間内および上記水平走査期間内における色差信号のペデスタルレベルの差異を少なくさせるように上記ペデスタルレベル調整値を決定する構成としてもよい。
色差信号が入力されていない状態では、水平同期期間外の色差信号はペデスタルレベルとなっている。この状態でグランド電位を基準として色差信号を増幅して平滑化すると、水平同期期間に高圧回路から色差信号に電気ノイズが飛び込むことによりずれる水平同期期間のペデスタルレベルを検出することができる。従って、簡易な構成で色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【００１２】
上記ペデスタルレベル調整値は、複数段階の値のみとりうる階調値とされ、上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値に基づいて同アナログ−デジタル変換回路にて生成される増幅信号値を最も０に近づけるように上記ペデスタルレベル調整値を上記複数段階の値の中から決定する構成としてもよい。水平同期期間のペデスタルレベルのずれが最も小さくなるようにペデスタルレベルが調整されるので、確実に色差信号のペデスタルレベルを調整することができる。
【００１３】
上記検出手段は、上記水平同期期間内における増幅信号値と上記水平走査期間内における増幅信号値との差を求める差演算手段を有し、上記映像入力手段に対して上記色差信号が入力されていない状態における同増幅信号値の差を求めることにより上記水平同期期間における色差信号のペデスタルレベルを検出する手段とされ、上記調整値決定手段は、上記差演算手段にて求められた上記色差信号が入力されていない状態における増幅信号値の差に基づいて上記水平同期期間内および上記水平走査期間内における色差信号のペデスタルレベルの差異を少なくさせるように上記ペデスタルレベル調整値を決定してもよい。
【００１４】
その際、上記調整値決定手段は、上記アナログ−デジタル変換回路にて生成された上記色差信号が入力されていない状態における増幅信号値の差に基づいて同アナログ−デジタル変換回路にて生成される増幅信号値の差を最も０に近づけるように上記ペデスタルレベル調整値を上記複数段階の値の中から決定してもよい。
【００１５】
ところで、上記メモリと、上記調整手段と、上記映像表示手段とを備えるテレビジョンの調整方法において、上記同期期間における映像信号のペデスタルレベルを検出する検出工程と、検出された上記ペデスタルレベルに基づいて上記同期期間内における映像信号のペデスタルレベルと上記同期信号の走査期間内における映像信号のペデスタルレベルとの差異を少なくさせるように上記ペデスタルレベル調整値を決定する調整値決定工程と、決定された上記ペデスタルレベル調整値を上記メモリに記憶させる調整値記憶工程とを備えるテレビジョンの調整方法も、同様の作用、効果を奏する。
【発明の効果】
【００１６】
請求項１にかかる発明によれば、テレビジョンに対して面倒な調整作業を行う必要がなく、コンポジット映像信号のみならずコンポーネント映像信号に基づく映像の白バランスも十分に調整することができ、両映像信号を入力して比較したときの映像の白バランスの差異を確実に少なくさせることが可能となる。
請求項２、請求項９にかかる発明では、映像信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
請求項３にかかる発明では、色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【００１７】
請求項４、請求項６にかかる発明では、簡易な構成で色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
請求項５、請求項７にかかる発明では、確実に色差信号のペデスタルレベルを調整することができる。
請求項８にかかる発明では、赤の色差信号のペデスタルレベルと青の色差信号のペデスタルレベルをを調整する作業を不要にさせることが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、下記の順序に従って本発明の実施の形態について説明する。
（１）テレビジョンの構成：
（２）ペデスタルレベル調整処理：
（３）変形例：
【００１９】
（１）テレビジョンの構成：
図１は、本発明にかかるテレビジョン（ＴＶ）１００の構成を示すブロック図である。ＴＶ１００は、図に示す各部１０１，１０２，１１０，１１９，１２０，１２１，１３０，１５０，１６１〜１６７，１７１，１７２，１８１〜１８４，Ｃ１，Ｃ２，Ｏ１，Ｏ２，Ｒ１，Ｒ２、等から構成されている。ＩＩＣバス１０１には、マイコン１１０、公知のチューナＩＣを中心としたチューナ回路１２０、クロマＩＣを中心とした映像増幅・クロマ回路１３０、ＥＥＰＲＯＭ（記憶するデータを書き換え可能な不揮発性メモリ）１５０、ＩＩＣバスデータポート１０２、等が接続されている。これらの回路は互いにバス１０１を介してシリアルデータを送受信する。チューナ回路１２０と映像増幅・クロマ回路１３０は、別の信号線を介して直接マイコン１１０に接続されており、マイコン１１０から同信号線を介して入力される信号に基づく制御により動作するようになっている。
マイコン１１０は、操作パネル１１９や図示しないリモコン信号受光部が直接接続されており、操作パネル１１９等への操作入力に対応するデータを同操作パネル１１９等から入力可能とされている。また、マイコン１１０は、内部のバスに接続されたＣＰＵ１１１、ＲＯＭ１１２、ＲＡＭ１１３、複数のＩ／Ｏポート１１４，１１５、複数のＡ／Ｄ変換回路（アナログ−デジタル変換回路）１１６，１１７、図示しないタイマ回路、等を備えている。そして、ＣＰＵ１１１がＲＯＭ１１２やＥＥＰＲＯＭ１５０に書き込まれた内部回路制御用のプログラムに従ってＴＶ１００全体を制御することにより、ＴＶとしての機能を実現している。
【００２０】
映像増幅・クロマ回路１３０には、チューナ回路１２０からの中間周波信号（ＩＦ）、コンポジット映像入力端子１８１からのコンポジット映像信号（輝度信号と色差信号とが合成された映像信号、ＶＩＤＥＯ信号と呼ばれる）、三つのコンポーネント映像入力端子１８２〜１８４からのコンポーネント映像信号（ＹＵＶ信号と呼ばれる）、のいずれかが入力されるようになっている。これらの端子１８１〜１８４は映像信号を入力する映像入力手段と言えるが、映像増幅・クロマ回路の映像信号入力機能も映像入力手段と言うことができる。ここで、コンポーネント映像信号は、同期信号（垂直同期信号および水平同期信号）が重畳されたＹ信号（輝度信号）と、R-Y信号（赤の色差信号）と、B-Y信号（青の色差信号）と、からなる信号とされている。また、コンポジット映像信号は、同期信号およびＹ，R-Y，B-Y信号が合成された信号とされている。両映像信号は、複数の種類の信号で明るさおよび色を表す映像信号である。なお、ＴＶは、輝度信号Ｙと青の色差信号Ｃｂと赤の色差信号Ｃｒからなるコンポーネント映像信号等を入力して映像を表示するものでもよい。
同映像増幅・クロマ回路１３０は、映像出力回路１６１に対してＲ（赤）、Ｇ（緑）、Ｂ（青）別のＲＧＢ信号（三原色別の色信号）を出力し、垂直偏向回路１６３に対して垂直ドライブ信号（ドライブ信号の一種）を出力し、水平偏向回路１６４に対して水平ドライブ信号（ドライブ信号の一種）を出力し、公知の音声アンプＩＣを中心とした低周波出力回路１７１に対して音声信号を出力するようになっている。映像出力回路１６１は、偏向コイル１６５，１６６が装着された受像管（ＣＲＴ）１６２が接続され、ＲＧＢ信号を増幅して受像管に対して出力する。受像管１６２は、高圧回路１６７からの高電圧を入力して内部で電子ビームを放出させるとともに、増幅されたＲＧＢ信号を入力して映像信号に対応する映像を表示する。垂直偏向回路１６３は、垂直偏向コイル１６５が接続され、垂直ドライブ信号を入力して垂直ドライブ電流（ドライブ電流の一種）を生成する。水平偏向回路１６４は、水平偏向コイル１６６と、公知のフライバックトランス（ＦＢＴ）を中心とした高圧回路１６７とが接続され、水平ドライブ信号を入力して高周波信号と水平ドライブ電流（ドライブ電流の一種）を生成する。高圧回路１６７は、受像管１６２が接続され、水平偏向回路から高周波信号を入力して高電圧を生成し、受像管に供給する。垂直偏向コイル１６５は、垂直偏向回路から垂直ドライブ電流を入力し、受像管内で放出された電子ビームを垂直方向にドライブさせる。水平偏向コイル１６６は、水平偏向回路から水平ドライブ電流を入力し、受像管内で放出された電子ビームを水平方向にドライブさせる。低周波出力回路１７１には、スピーカ１７２が接続されている。
【００２１】
チューナ回路１２０は、公知の回路であり、アンテナ１２１から所定の放送方式によるＴＶ信号（テレビジョン信号）を入力して中間周波信号を作成して出力することが可能である。所定の放送方式にはＰＡＬ方式、ＳＥＣＡＭ方式、ＮＴＳＣ方式等があり、チューナ回路は複数の種類の放送方式のＴＶ信号を入力して中間周波信号を生成する回路であってもよい。本回路１２０はいわゆる周波数シンセサイザ方式のチューナを内蔵しており、図示しない高周波増幅回路、局部発振回路、混合回路等を備えている。むろん、電圧シンセサイザ方式等であってもよい。
【００２２】
映像増幅・クロマ回路１３０は、図２に示す各部１３１〜１４６等から構成されている。本明細書では、１３４〜１３７が映像増幅回路であり、１３９〜１４６がクロマ回路である。同回路１３０は、外付けの抵抗回路やコンデンサ等を除いてクロマＩＣと呼ばれる１チップＩＣとされている。
制御回路１３１は、内部のバスに接続されたＣＰＵ１３１ａ、半導体メモリ１３１ｂ、複数のＩ／Ｏポート１３１ｃ、複数のラッチ回路、等を備えたマイコンである。メモリ１３１ｂは、ＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ等のデータの書き換え可能不揮発性メモリ、等のいずれかまたは組み合わせとすることができる。ＲＡＭは、電源オフ時でもバッテリ等により記憶データがバックアップされていてもよい。そして、ＣＰＵ１３１ａがメモリ１３１ｂに書き込まれた内部回路制御用のプログラムに従って、回路１３０全体を制御している。なお、外部のマイコン１１０からバス１０１を介してペデスタルレベル調整値（Ｐ値）やカットオフ調整値やドライブ調整値を入力して、メモリに１３１ｂに保持することが可能となっている。
【００２３】
中間周波増幅回路（ＶＩＦ）１３２は、チューナ回路１２０からの中間周波信号を入力し、同中間周波信号を中間周波増幅し、検波回路１３３に出力する公知の回路である。検波回路１３３は、図示しないＶＣＯ（Voltage Controlled Oscillator）回路からの発振信号を入力しながら中間周波増幅された中間周波信号から映像検波を行い、合成映像信号を生成して第１映像増幅回路１３４に出力する公知の回路である。また、音声の信号については、中間周波増幅された中間周波信号のうち音声成分と発振信号とを混合して例えば４．５ＭＨｚの第二音声中間周波信号を生成する。第二音声中間周波信号は、図示しないＦＭ検波回路に入力されてＦＭ検波され、音声信号とされて外部の低周波出力回路１７１に対して出力される。
【００２４】
第１映像増幅回路（分離回路）１３４は、入力される合成映像信号を、輝度信号（Ｙ）、搬送色・バースト信号、同期信号に分離し、それぞれ、第２映像増幅回路１３５、帯域増幅回路１３９、同期回路１３８に対して出力する。なお、搬送色・バースト信号は、搬送色信号とバースト信号（カラーバースト信号とも呼ばれる）とが合成された信号である。また、同回路１３４は、コンポーネント映像信号を構成するとともに同期信号が重畳された輝度信号[Ｙ]を入力し、輝度信号（Ｙ）と同期信号（垂直同期信号および水平同期信号）とに分離し、回路１３５，１３８に対して出力することも可能である。さらに、同回路１３４は、コンポジット映像信号を入力して輝度信号と搬送色・バースト信号と同期信号に分離し、回路１３５，１３９，１３８に対して出力することも可能である。
分離された輝度信号は、第２映像増幅回路１３５、遅延回路１３６、第３映像増幅回路１３７を経て増幅され、マトリックス回路１４３に入力される。
同期回路１３８は、入力される同期信号からのこぎり波状の垂直ドライブ信号と、のこぎり波状の水平ドライブ信号を生成し、それぞれ、外部の垂直偏向回路１６３、外部の水平偏向回路１６４に対して出力する公知の回路である。
【００２５】
帯域増幅回路１３９は、入力される搬送色・バースト信号を、搬送色信号と、バースト信号とに分離し、それぞれ、復調回路１４１、色同期回路１４０に対して出力する公知の回路である。色同期回路１４０は、入力されるバースト信号から副搬送波を復元し、復調回路１４１に対して出力する公知の回路である。復調回路１４１は、入力される副搬送波を基準としながら、入力される搬送色信号から、二種類の色差信号R-Y,B-Yを取り出し、ペデスタル・ドライブ調整回路１４２に対して出力する。また、復調回路１４１は、コンポーネント映像信号を構成する二種類の色差信号[Ｖ]，[Ｕ]を入力し、色差信号R-Y,B-Yとしてペデスタル・ドライブ調整回路１４２に対して出力することも可能である。
【００２６】
図３に示すように、ペデスタル・ドライブ調整回路１４２は、ペデスタルレベル調整回路（調整手段）を構成する各部１４２ａ〜ｄ、ドライブ調整回路１４２ｅ，ｆ、増幅回路１４５ａ，ｂ、Ｄ／Ａ変換回路１４５ｃ，ｄを備える。増幅回路１４５ａ，ｂは、例えばオペアンプを用いた公知の差動増幅回路（差動アンプ）とすることができ、入力側にR-Y,B-Y信号とグランドとが接続され、出力側に増幅回路Ｏ１，Ｏ２の入力側が接続されている。同回路１４５ａ，ｂは、グランド電位を基準としてR-Y,B-Y信号をそれぞれ増幅してPV,PU信号を生成し、増幅回路Ｏ１，Ｏ２に対して出力する。
修正信号生成回路１４２ａ，ｂは、例えば図４に示すようにゲート回路Ｇ１〜Ｇ５とＤ／Ａ変換回路１４２ａ１とから構成することができ、制御回路１３１のラッチ回路１３１ｄ，ｅからの４ビットのデジタル出力をＤ／Ａ変換回路（１４２ａ１）でアナログ電圧（例えば−５０ｍＶ〜＋５０ｍＶの範囲内）に変換して加算回路１４２ｃに対して出力する。ここで、ラッチ回路１３１ｄ，ｅからの４ビット出力はそれぞれＡＮＤゲートＧ２〜Ｇ５の入力側に入力され、水平同期信号（負論理とする）を反転器Ｇ１でバッファしながら反転させた信号も各ＡＮＤゲートＧ２〜Ｇ５の入力側に入力されるようにしてある。そして、反転器Ｇ１の出力は、水平同期信号の水平同期期間に”１”となり、水平同期期間外の期間に”０”となるようにしてある。その結果、水平同期期間のみ、ラッチ回路１３１ｄ，ｅからのデジタル出力に対応するアナログ電圧が加算回路１４２ｃにてR-Y,B-Y信号に加算されるようになっている。
なお、水平同期信号が正論理であれば、インバータゲートＧ１の代わりにバッファゲートを使用すればよい。
【００２７】
ドライブ調整回路１４２ｅ，ｆは、例えば利得制御増幅器を中心とした回路で構成され、入力される色差信号R-Y,B-Yのそれぞれに対して設けられている。各ドライブ調整回路１４２ｅ，ｆには、それぞれ別とされたＤ／Ａ変換回路１４５ｃ，ｄが接続されている。各Ｄ／Ａ変換回路１４５ｃ，ｄは、制御回路１３１のラッチ回路１３１ｆ，ｇに接続されている。各ドライブ調整回路１４２ｅ，ｆは、各Ｄ／Ａ変換回路１４５ｃ，ｄの出力電圧に応じて各色差信号R-Y,B-Yのドライブを調整し、マトリックス回路１４３に対して出力する。
【００２８】
マトリックス回路１４３は、入力される輝度信号Ｙと色差信号R-Y,B-Yとを組み合わせて三原色別の三種類の色信号であるＲ信号、Ｇ信号、Ｂ信号（色信号Ｒ，Ｇ，Ｂとも記載）を生成し、カットオフ調整回路１４４に対して出力する。ＰＡＬ方式やＳＥＣＡＭ方式のＴＶ信号に基づいて映像を表示する場合、マトリックス回路１４３には規格化されたＹＵＶ信号が入力され、例えば以下の変換式に合うように信号を変換する。
Ｒ ＝ Ｙ＋１．１４０Ｖ
Ｇ ＝ Ｙ−０．３９６Ｕ−０．５８１Ｖ
Ｂ ＝ Ｙ＋２．０２９Ｕ
ここで、Ｙ成分(輝度)は、CIE1931XYZに従う値としている。
むろん、ＮＴＳＣ方式等のＴＶ信号に基づいて映像を表示する場合、マトリックス回路には規格化されたＹＣｂＣｒ信号を色信号Ｒ，Ｇ，Ｂに変換する回路を用いればよい。
【００２９】
カットオフ調整回路１４４は、例えば信号に正はたは負の直流電圧を加えるクランプ回路を中心とした回路で構成され、入力される色信号Ｒ，Ｇ，Ｂのそれぞれに対して設けられている。各カットオフ調整回路１４４には、それぞれ別とされたＤ／Ａ変換回路１４６（図ではまとめて示している）が接続されている。各Ｄ／Ａ変換回路１４６は、制御回路１３１に接続されている。各カットオフ調整回路１４４は、各Ｄ／Ａ変換回路１４６の出力電圧に応じて各色信号Ｒ，Ｇ，Ｂのカットオフを調整し、外部の映像出力回路１６１に対して出力する。より具体的には、Ｄ／Ａ変換回路１４６の出力電圧にほぼ比例した直流電圧を加えている。
【００３０】
図１において、映像出力回路１６１は、映像増幅・クロマ回路からのＲＧＢ信号を増幅して受像管に供給する。偏向回路１６３，１６４は、それぞれ入力される垂直、水平ドライブ信号に対応する垂直、水平ドライブ電流を生成し、偏向コイル１６５，１６６に供給する。すると、同コイル１６５，１６６は受像管１６２内に磁界を発生させ、カソードから受像管１６２の管面に向かう熱電子をそれぞれ垂直、水平方向にドライブさせる。また、水平偏向回路１６４は、生成した高周波信号を高圧回路１６７に対して出力する。高圧回路１６７は、入力される高周波信号を用いて高電圧を生成し、受像管１６２のアノードに供給する。その結果、受像管１６２では、増幅された色信号Ｒ，Ｇ，Ｂに応じた電子ビームがドライブされながら放出され、管面に映像が表示される。
音声信号については、低周波出力回路１７１に入力されて増幅され、スピーカ１７２に入力されて、対応する音声が出力される。
【００３１】
制御回路１３１は、ＥＥＰＲＯＭ１５０に記憶されたペデスタルレベル調整値やカットオフ調整値やドライブ調整値を外部のマイコン１１０から入力して保持する。ペデスタルレベル調整値は、デジタルの値であり、例えば４ビットで表現される０〜１５（複数段階）の１６階調の階調値で表現される。ペデスタルレベル調整値には、R-Y信号のペデスタルレベルを調整するための複数段階の値のみとりうるＶ用ペデスタルレベル調整値と、B-Y信号のペデスタルレベルを調整するための複数段階の値のみとりうるＵ用ペデスタルレベル調整値とがある。カットオフ調整値やドライブ調整値も、複数段階の階調値で表現される。そして、修正信号生成回路１４２ａ，ｂやＤ／Ａ変換回路１４５ｃ，ｄ，１４６に対してそれぞれデジタルのペデスタルレベル調整値、ドライブ調整値、カットオフ調整値を出力することにより、調整回路１４２，１４４に対してペデスタルレベル、ドライブ、カットオフを調整するアナログの電圧を出力する。従って、マイコン１１０からの指示によって、制御回路１３１が調整値に応じた調整量の調整処理を行い、映像の黒レベルや白バランスを調整することができる。
【００３２】
以上の構成により、ペデスタルレベル調整回路１４２ａ〜ｄは、映像信号から分離された水平同期信号の水平同期期間において、R-Y信号のペデスタルレベルを半導体メモリ１３１ｂに記憶されているＶ用ペデスタルレベル調整値に応じた調整量で調整するとともにB-Y信号のペデスタルレベルを半導体メモリ１３１ｂに記憶されているＵ用ペデスタルレベル調整値に応じた調整量で調整する処理を行う。そして、映像表示手段１６１〜１６７にて、調整後の映像信号に基づいて受像管から映像を表示する。
【００３３】
ところで、図５に示すように、水平同期期間Ｔ１にＦＢＴからR-Y,B-Y信号に電気ノイズが飛び込み、水平走査期間Ｔ２のペデスタルレベルに対して水平同期期間Ｔ１のペデスタルレベルにずれが生じることがある。このずれは、ＴＶの回路や部品に応じて、同図の上段に示すようにＦＢＴに由来する正電位の電気ノイズが水平同期期間Ｔ１に発生してR-Y,B-Y信号に混入してペデスタルレベルが正電位方向にずれる場合もあれば、同図の下段に示すようにＦＢＴに由来する負電位の電気ノイズが水平同期期間Ｔ１に発生してR-Y,B-Y信号に混入してペデスタルレベルが負電位方向にずれる場合もある。電気ノイズにより黒レベルが高くなると図６の上段に示すようにR-Y,B-Y信号は最適な波形（破線部）よりも高電位側にずれた波形（実線部）となり、電気ノイズにより黒レベルが低くなると図６の下段に示すようにR-Y,B-Y信号は最適な波形（破線部）よりも低電位側にずれた波形（実線部）となる。従来は、ＴＶの製造工場でＴＶにコンピュータを接続し、水平同期期間Ｔ１におけるペデスタルレベルのずれをできるだけ無くすように工場の作業者がコンピュータに対して試行錯誤しながらペデスタルレベル調整値を操作入力し、ＴＶのＩＩＣバスを介してコンピュータからクロマＩＣにペデスタルレベル調整値を書き込んでいた。しかし、この面倒であり、時間がかかっていた。
本実施形態では、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２と平滑化回路Ｒ１，Ｒ２，Ｃ１，Ｃ２とを設け、水平同期期間Ｔ１における映像信号のペデスタルレベルを検出し、検出したペデスタルレベルに基づいて水平同期期間Ｔ１内における映像信号のペデスタルレベルと水平同期信号の水平走査期間Ｔ２内における映像信号のペデスタルレベルとの差異を少なくさせるようにペデスタルレベル調整値を決定し、決定したペデスタルレベル調整値を映像増幅クロマ回路のメモリ１３１ｂに記憶させるようにしている。これにより、映像信号のペデスタルレベルを調整する作業を不要にさせることが可能となっている。
【００３４】
なお、図７に示すように、映像信号ＳＩ１は、例えば、水平帰線期間外の水平走査期間を映像信号部ＳＩ２とし、水平同期信号ＳＩ３の水平同期期間が水平帰線期間内とされた信号とすることができる。
【００３５】
増幅回路Ｏ１，Ｏ２は、例えばオペアンプを用いた公知の差動増幅回路とすることができ、入力側に増幅回路１４５ａ，ｂからのPV,PU信号とグランドとが接続され、出力側に抵抗器Ｒ１，Ｒ２の一端が接続されている。同回路Ｏ１，Ｏ２は、グランド電位を基準としてPV,PU信号をそれぞれ増幅してＶ用増幅信号とＵ用増幅信号とを生成し、抵抗器Ｒ１，Ｒ２に対して出力する。ここで、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２は、グランド電位を基準として赤および青の色差信号をそれぞれ増幅してＶ用増幅信号およびＵ用増幅信号を生成する増幅回路とされている。
抵抗器Ｒ１，Ｒ２は、それぞれ増幅回路Ｏ１，Ｏ２とマイコンのＡ／Ｄ変換回路１１６，１１７との間に接続されている。コンデンサＣ１，Ｃ２は、それぞれ抵抗器Ｒ１，Ｒ２とＡ／Ｄ変換回路１１６，１１７との接続部と、グランドと、の間に接続されている。抵抗器Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２は、増幅回路Ｏ１，Ｏ２にて生成されたＶ用増幅信号およびＵ用増幅信号をそれぞれ平滑化する平滑化回路を構成する。
マイコンのＡ／Ｄ変換回路１１６，１１７は、それぞれ、平滑化されたＶ用増幅信号およびＵ用増幅信号から、対応するデジタルのＶ用増幅信号値およびＵ用増幅信号値を生成する。
【００３６】
（２）ペデスタルレベル調整処理：
図８と図９は、マイコン１１０が行うペデスタルレベル調整処理をフローチャートにより示している。図１０は、映像増幅・クロマ回路１３０を構成するクロマＩＣが行う処理をフローチャートにより示している。なお、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２と平滑化回路Ｒ１，Ｒ２，Ｃ１，Ｃ２とＡ／Ｄ変換回路１１６，１１７とが検出手段を構成し、ステップＳ１０２〜Ｓ１１０，Ｓ１１４〜Ｓ１２２，Ｓ１２６，Ｓ１３０〜Ｓ１３８，Ｓ２０８〜Ｓ２１０，Ｓ２１４〜Ｓ２２２，Ｓ２２６，Ｓ２３０〜Ｓ２３８（以下、「ステップ」の記載を省略）の処理を行うマイコン１１０が調整値決定手段を構成し、Ｓ１１２，Ｓ１２４，Ｓ１２８，Ｓ１４０，Ｓ２１２，Ｓ２２４，Ｓ２２８，Ｓ２４０の処理を行うマイコン１１０とＳ３０２〜Ｓ３０８の処理を行うクロマＩＣとが調整値記憶手段を構成する。なお、ＴＶを製造する工場での最終調整工程において、水平同期期間における色差信号のペデスタルレベルの調整を行うものとする。
【００３７】
まず、Ｖ用ペデスタルレベル調整値を表す変数Ｂｖと、Ｕ用ペデスタルレベル調整値を表す変数Ｂｕと、を初期化する（Ｓ１０２）。変数Ｂｖ，Ｂｕは、水平走査期間のペデスタルレベルに対して−５０ｍＶ〜＋５０ｍＶの範囲内で加算される１６段階に対応した０〜１５の整数値をとりうる変数としてある。初期化時点では、例えば０ｍＶに相当する略中間値（８あるいは７）をＢｖ，Ｂｕに代入する。次に、映像増幅・クロマ回路に対してR-Y,B-Y信号が入力されていない状態であるか否かを判断する処理を行い、条件成立となるまで当該処理を繰り返す（Ｓ１０４）。例えば、工場の作業者がＵＶのコンポーネント映像入力端子１８３，１８４を無入力にしたうえで操作パネル１１９に対してペデスタルレベル調整モードを表す所定の操作入力を行う仕様としている場合、操作パネル１１９に対して所定の操作入力が行われたか否かを検出すればよい。また、マイコンのＩ／Ｏ１１４，１１５からスイッチ回路Ｓ１，Ｓ２を無入力側に切り替える信号を同スイッチ回路Ｓ１，Ｓ２に対して出力してＳ１０４を終了し、端子１８３，１８４にＵＶ信号が入力させないようにしてR-Y,B-Y信号を無入力状態としてもよい。
【００３８】
すると、Ａ／Ｄ変換回路１１６，１１７では、映像増幅・クロマ回路に対してR-Y,B-Y信号が入力されていない状態におけるＶ用増幅信号値ＤｖとＵ用増幅信号値Ｄｕとを生成する。これにより、Ｕ，Ｖ映像入力端子１８３，１８４からＵ，Ｖ信号が入力されていない状態（映像入力手段に対して色差信号が入力されていない状態）における増幅信号値を生成することにより水平同期期間におけるR-Y,B-Y信号のペデスタルレベルを検出する。Ｓ１０６では、Ａ／Ｄ変換回路１１６からＶ用増幅信号値Ｄｖを読み込む。これにより、水平同期期間におけるR-Y信号のペデスタルレベルが検出される。そして、Ｖ用増幅信号値Ｄｖが０より大きいか否かを判断する（Ｓ１０８）。
Ｄｖ＞０の場合、変数Ｂｖを１減らし（Ｓ１１０）、ＩＩＣバス１０１を介して変更後のＢｖ値をクロマＩＣに書き込む（Ｓ１１２）。クロマＩＣでは、マイコン１１０からＶ用ペデスタルレベル調整値の書き込み要求が入力されているか否かを判断し（Ｓ３０２）、条件成立時には制御回路のメモリ１３１ｂに対してＢｖ値を書き込む（Ｓ３０４）。すると、映像増幅・クロマ回路１３０では、メモリ１３１ｂに記憶されているＢｖ値をラッチ回路１３１ｄでラッチし、修正信号生成回路１４２ａにて水平同期期間においてデジタルのＢｖ値をアナログの電圧に変換し、加算回路１４２ｃにて水平同期期間においてR-Y信号に修正信号生成回路１４２ａからのアナログの電圧を加算する。これにより、水平同期期間において、R-Y信号のペデスタルレベルがＢｖ値に応じた調整量（−５０ｍＶ〜＋５０ｍＶの範囲内）で調整される。その後、Ａ／Ｄ変換回路１１６からＶ用増幅信号値Ｄｖを読み込む（Ｓ１１４）。そして、Ｖ用増幅信号値Ｄｖが０より大きいか否かを判断する（Ｓ１１６）。
【００３９】
Ｄｖ＞０の場合、Ｂｖ値をさらに小さくした方がよいかもしれないが、Ｂｖ値が最小値となっているとこれ以上Ｂｖ値を小さくすることができないので、Ｂｖ値が最小値であるか否かを判断する（Ｓ１１８）。条件不成立時にはＳ１１０に戻り、条件成立時にはＳ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は最小値に決定されたことになる。
Ｓ１１６でＤｖ≦０の場合、今回読み出したＤｖ値の絶対値が前回読み出したＤｖ値の絶対値より大きいか否かを判断する（Ｓ１２０）。条件不成立時には今回のＤｖ値の方が前回のＤｖ値よりも０に近いか、または、今回のＤｖ値と０との差異が前回のＤｖ値と０との差異と等しいことになるので、そのままＳ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は今回のＢｖ値に決定されたことになる。Ｓ１２０で条件成立時には前回のＤｖ値の方が今回のＤｖ値よりも０に近いことになるので、変数Ｂｖを１増やし（Ｓ１２２）、ＩＩＣバス１０１を介して変更後のＢｖ値をクロマＩＣに書き込み（Ｓ１２４）、Ｓ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は前回のＢｖ値に決定されたことになる。
【００４０】
Ｓ１０８で条件不成立時には、変数Ｂｖを１増やし（Ｓ１２６）、ＩＩＣバス１０１を介して変更後のＢｖ値をクロマＩＣに書き込む（Ｓ１２８）。すると、制御回路のメモリ１３１ｂに対してＢｖ値が書き込まれ、水平同期期間において、R-Y信号のペデスタルレベルがＢｖ値に応じた調整量（−５０ｍＶ〜＋５０ｍＶの範囲内）で調整される。その後、Ａ／Ｄ変換回路１１６からＶ用増幅信号値Ｄｖを読み込み（Ｓ１３０）、Ｖ用増幅信号値Ｄｖが０より小さいか否かを判断する（Ｓ１３２）。
Ｄｖ＜０の場合、Ｂｖ値をさらに大きくした方がよいかもしれないが、Ｂｖ値が最大値となっているとこれ以上Ｂｖ値を大きくすることができないので、Ｂｖ値が最大値であるか否かを判断する（Ｓ１３４）。条件不成立時にはＳ１２６に戻り、条件成立時にはＳ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は最大値に決定されたことになる。
Ｓ１３２でＤｖ≧０の場合、今回読み出したＤｖ値の絶対値が前回読み出したＤｖ値の絶対値より大きいか否かを判断する（Ｓ１３６）。条件不成立時には今回のＤｖ値の方が前回のＤｖ値よりも０に近いか、または、今回のＤｖ値と０との差異が前回のＤｖ値と０との差異と等しいことになるので、そのままＳ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は今回のＢｖ値に決定されたことになる。Ｓ１３６で条件成立時には前回のＤｖ値の方が今回のＤｖ値よりも０に近いことになるので、変数Ｂｖを１減らし（Ｓ１３８）、ＩＩＣバス１０１を介して変更後のＢｖ値をクロマＩＣに書き込み（Ｓ１４０）、Ｓ２０６に進む。この場合、Ｖ用ペデスタルレベル調整値は前回のＢｖ値に決定されたことになる。
【００４１】
以上の処理にて、マイコン１１０では、映像増幅・クロマ回路に対してR-Y信号が入力されていない状態において生成されるＶ用増幅信号値に基づいてＡ／Ｄ変換回路１１６にて生成されるＶ用増幅信号値を最も０に近づけるように（R-Y信号のペデスタルレベルの差異を少なくさせるように）Ｖ用ペデスタルレベル調整値を１６段階の値の中から決定し、映像増幅・クロマ回路に対して出力することができる。映像増幅・クロマ回路１３０では、決定されたＶ用ペデスタルレベル調整値を制御回路のメモリ１３１ｂに記憶する。
【００４２】
図９のＳ２０６〜Ｓ２４０に示すように、Ｕ用ペデスタルレベル調整値を決定して書き込む処理についても、Ｖ用ペデスタルレベル調整値を決定して書き込む処理と同様である。クロマＩＣでは、マイコン１１０からＵ用ペデスタルレベル調整値の書き込み要求が入力されているか否かを判断し（Ｓ３０６）、条件成立時には制御回路のメモリ１３１ｂに対してＢｕ値を書き込む（Ｓ３０８）。すると、映像増幅・クロマ回路１３０では、メモリ１３１ｂに記憶されているＢｕ値をラッチ回路１３１ｅでラッチし、修正信号生成回路１４２ｂにて水平同期期間においてデジタルのＢｕ値をアナログの電圧に変換し、加算回路１４２ｄにて水平同期期間においてB-Y信号に修正信号生成回路１４２ｂからのアナログの電圧を加算する。これにより、水平同期期間において、B-Y信号のペデスタルレベルがＢｕ値に応じた調整量（−５０ｍＶ〜＋５０ｍＶの範囲内）で調整される。
【００４３】
以上の処理にて、マイコン１１０では、映像増幅・クロマ回路に対してB-Y信号が入力されていない状態において生成されるＵ用増幅信号値に基づいてＡ／Ｄ変換回路１１７にて生成されるＵ用増幅信号値を最も０に近づけるように（B-Y信号のペデスタルレベルの差異を少なくさせるように）Ｕ用ペデスタルレベル調整値を１６段階の値の中から決定し、映像増幅・クロマ回路に対して出力することができる。映像増幅・クロマ回路１３０では、決定されたＵ用ペデスタルレベル調整値を制御回路のメモリ１３１ｂに記憶する。
【００４４】
以上の構成により、図１１に示すように、水平同期期間Ｔ１にＦＢＴからR-Y,B-Y信号に電気ノイズが飛び込んでR-Y,B-Y信号のペデスタルレベルにずれが生じても、修正信号生成回路１４２ａ，ｂにてR-Y,B-Y信号に対して水平同期期間に加算する修正信号が生成される。ここで、図の上段に示すようにR-Y,B-Y信号のペデスタルレベルが負電位方向にずれた場合にはペデスタルレベル調整値が大きくされることによって正電位の修正信号が生成され、図の下段に示すようにR-Y,B-Y信号のペデスタルレベルが正電位方向にずれた場合にはペデスタルレベル調整値が小さくされることによって負電位の修正信号が生成される。これにより、色差信号のペデスタルレベルのずれが少なくなるように、具体的には、水平同期期間Ｔ１におけるペデスタルレベルを水平走査期間Ｔ２におけるペデスタルレベルに合わせるように自動的に調整されるので、色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【００４５】
また、映像増幅・クロマ回路にＵ，Ｖの色差信号が入力されていない状態では、水平同期期間外のR-Y,B-Y信号はペデスタルレベルとなっている。この状態でグランド電位を基準としてR-Y,B-Y信号を平滑化回路Ｒ１，Ｒ２，Ｃ１，Ｃ２にて平滑化すると、水平同期期間にＦＢＴからR-Y,B-Y信号に電気ノイズが飛び込むことによりずれる水平同期期間のペデスタルレベルを検出することができる。従って、水平同期期間内のペデスタルレベルと水平走査期間内のペデスタルレベルとの双方を検出する必要がなく、簡易な構成で色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。その際、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２にてR-Y,B-Y信号を増幅しているので、より確実にR-Y,B-Y信号のペデスタルレベルを検出して調整することができる。
さらに、Ｕ，Ｖの色差信号が入力されていない状態においてＡ／Ｄ変換回路１１６，１１７にて生成される増幅信号値が最も０に近づくようにペデスタルレベル調整値が決定されるので、水平同期期間のペデスタルレベルのずれが最も小さくなるようにペデスタルレベルが調整され、確実に色差信号のペデスタルレベルを調整することができる。
【００４６】
（３）変形例：
本発明は、様々な変形例が考えられる。
本発明が適用されるテレビジョンは、受像管を有するテレビジョン、液晶テレビジョン、プラズマテレビジョン、等が考えられる。また、単独の装置であってもよいし、ビデオデッキやＤＶＤデッキとテレビジョンとが一体となった装置等、他の機器に付属した装置や他の機器と一体となった装置であってもよい。
ペデスタルレベルを調整する映像信号は、上記R-Y,B-Y信号以外に、Ｃｒ，Ｃｂ信号でもよいし、色差信号以外にも、Ｒ信号とＧ信号とＢ信号といった三原色別の色信号でもよい。
色差信号を増幅する増幅回路は、上記増幅回路Ｏ１，Ｏ２のみでもよいし、上記増幅回路１４５ａ，ｂのみでもよいし、上記増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２に別の部品を追加した回路でもよい。
増幅信号を平滑化する平滑化回路は、上記コンデンサＣ１，Ｃ２のみでもよいし、上記各素子Ｒ１，Ｒ２，Ｃ１，Ｃ２に別の部品を追加した回路でもよい。
【００４７】
また、図１２に示すように、平滑化回路を設けないで色差信号のペデスタルレベルを検出する構成とすることもできる。すなわち、増幅回路Ｏ１，Ｏ２の出力がＡ／Ｄ変換回路１１６，１１７に直接入力されるようになっている。また、マイコン１１０にＩ／Ｏポート１１８が設けられ、第１映像増幅回路１３４からの水平同期信号がバッファゲートＧ６を介してＩ／Ｏ１１８に入力されるようになっている。本変形例において、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２がグランド電位を基準としてR-Y,B-Y信号を増幅したＶ用増幅信号とＵ用増幅信号とを生成し、Ａ／Ｄ変換回路１１６，１１７がＶ用増幅信号とＵ用増幅信号とから対応するデジタルのＶ用増幅信号値とＵ用増幅信号値とを生成する。
図１３は、本変形例においてマイコン１１０が行うペデスタルレベル調整処理をフローチャートにより示している。ここで、Ｓ４０６の処理を行うマイコン１１０とバッファゲートＧ１とが差演算手段を構成する。なお、図８と図９のフローにおける増幅信号値Ｄｖ，Ｄｕを増幅信号値の差に置き換えるとＳ１０６，Ｓ２０６の箇所で増幅信号値の差を求めるだけで残りは同じフローとすることができる。そこで、Ｓ４０６の処理の詳細を説明することにする。
【００４８】
図１４は、上記Ｓ４０６にてＶ用増幅信号値の差Ｄｖを算出する処理をフローチャートにより示している。まず、Ｉ／Ｏポート１１８を読み込んで水平同期信号が水平同期期間の状態であるか否かを判断する（Ｓ５０２）。水平同期期間でなければＳ５０２の判断処理を繰り返し、水平同期期間である場合には、Ａ／Ｄ変換回路１１６からＶ用増幅信号値Ｄｖ１を読み込む（Ｓ５０４）。増幅信号値Ｄｖ１は、水平同期期間におけるR-Y信号のペデスタルレベルに対応するデジタル値である。
また、映像信号が水平走査期間であるか否かを判断する（Ｓ５０６）。例えば、マイコン１１０のタイマ回路を利用し、Ｓ５０２で水平同期信号が水平走査期間の状態であると判断した時点から所定期間経過したか否かを判断することにより、Ｓ５０６の判断処理を行うことができる。なお、Ｉ／Ｏポート１１８を読み込んで水平同期信号が水平同期期間外の状態であるか否かを判断するようにしてもよい。水平走査期間でなければＳ５０６の判断処理を繰り返し、水平走査期間である場合には、Ａ／Ｄ変換回路１１６からＶ用増幅信号値Ｄｖ２を読み込む（Ｓ５０８）。増幅信号値Ｄｖ２は、水平走査期間におけるR-Y信号のペデスタルレベルに対応するデジタル値である。
【００４９】
そして、水平同期期間の増幅信号値Ｄｖ１から水平走査期間の増幅信号値Ｄｖ２を差し引くことによりＶ用増幅信号値の差Ｄｖを求め（Ｓ５１０）、フローを終了する。以上の処理により、Ｖ映像入力端子１８４からＶ信号が入力されていない状態において、水平同期期間内のＶ用増幅信号値と水平走査期間内のＶ用増幅信号値との差を求めることができ、水平同期期間におけるR-Y信号のペデスタルレベルを検出することができる。
その後は、Ｓ１０８〜Ｓ１４０の処理を行うことによって、R-Y信号が入力されていない状態における増幅信号値の差Ｄｖに基づいてＡ／Ｄ変換回路１１６にて生成される増幅信号値の差Ｄｖ（増幅信号値の差異）が最も０に近づくように（少なくなるように）Ｖ用ペデスタルレベル調整値が複数段階の値の中から決定され、クロマＩＣに書き込まれる。
図示を省略したが、Ｕ用ペデスタルレベル調整値についても、図９のフローのうちＳ２０６の処理を図１４と同様の処理に置き換えた処理を行えばよい。すると、B-Y信号が入力されていない状態における増幅信号値の差Ｄｕに基づいてＡ／Ｄ変換回路１１７にて生成される増幅信号値の差Ｄｕ（増幅信号値の差異）が最も０に近づくように（少なくなるように）Ｕ用ペデスタルレベル調整値が複数段階の値の中から決定され、クロマＩＣに書き込まれる。
【００５０】
以上の構成によっても、図１１で示したように、水平同期期間Ｔ１に高圧回路１６７から色差信号に電気ノイズが飛び込んで色差信号のペデスタルレベルにずれが生じても、修正信号生成回路１４２ａ，ｂにてR-Y,B-Y信号に対して水平同期期間に加算する修正信号が生成される。これにより、色差信号のペデスタルレベルのずれが少なくなるように、具体的には、水平同期期間Ｔ１におけるペデスタルレベルを水平走査期間Ｔ２におけるペデスタルレベルに合わせるように自動的に調整されるので、色差信号のペデスタルレベルを調整する作業を不要にさせることが可能となる。
【００５１】
また、水平同期期間の色差信号のペデスタルレベルと水平走査期間の色差信号のペデスタルレベルとの双方を検出してこれらの差異が小さくなるように色差信号のペデスタルレベルを調整しているので、より確実に色差信号のペデスタルレベルを良好に調整することが可能となる。その際、増幅回路１４５ａ，ｂ，Ｏ１，Ｏ２にてR-Y,B-Y信号を増幅しているので、より確実にR-Y,B-Y信号のペデスタルレベルを検出して調整することができる。
さらに、Ｕ，Ｖの色差信号が入力されていない状態においてＡ／Ｄ変換回路１１６，１１７にて生成される増幅信号値の差が最も０に近づくようにペデスタルレベル調整値が決定されるので、水平同期期間のペデスタルレベルのずれが最も小さくなるようにペデスタルレベルが調整され、確実に色差信号のペデスタルレベルを調整することができる。
【００５２】
以上説明したように、本発明では、種々の態様により、同期信号の水平同期期間Ｔ１におけるR-Y,B-Y信号（色差信号）のペデスタルレベルを検出し、検出したペデスタルレベルに基づいて同期期間Ｔ１内におけるR-Y,B-Y信号のペデスタルレベルと同期信号の水平走査期間Ｔ２内におけるR-Y,B-Y信号のペデスタルレベルとの差異を少なくさせるようにペデスタルレベル調整値を決定し、決定したペデスタルレベル調整値を映像増幅・クロマ回路のメモリ１３１ｂに記憶させる。すると、映像増幅・クロマ回路１３０は、水平同期期間Ｔ１におけるR-Y,B-Y信号のペデスタルレベルをメモリ１３１ｂに記憶されているペデスタルレベル調整値に応じた調整量で調整する。これにより、映像信号のペデスタルレベルを調整する作業が不要になる。
【図面の簡単な説明】
【００５３】
【図１】テレビジョンの構成を示すブロック図である。
【図２】映像増幅・クロマ回路の構成を示すブロック図である。
【図３】ペデスタル・ドライブ調整回路を増幅回路と制御回路のラッチ回路とともに示す回路図である。
【図４】修正信号生成回路を加算回路とラッチ回路とともに示す回路図である。
【図５】水平同期期間における色差信号のペデスタルレベルがずれる様子を示す図である。
【図６】電気ノイズにより色差信号の波形がずれる様子を示す図である。
【図７】映像信号を模式的に示す図である。
【図８】マイコンが行うペデスタルレベル調整処理を示すフローチャートである。
【図９】マイコンが行うペデスタルレベル調整処理を示すフローチャートである。
【図１０】クロマＩＣが行う処理を示すフローチャートである。
【図１１】水平同期期間のペデスタルレベルが調整される様子を模式的に示す図である。
【図１２】テレビジョンの変形例を示すブロック図である。
【図１３】変形例においてマイコンが行うペデスタルレベル調整処理を示すフローチャートである。
【図１４】増幅信号値の差を求める処理を示すフローチャートである。
【符号の説明】
【００５４】
１００…テレビジョン
１１０…マイコン
１１６，１１７…Ａ／Ｄ変換回路（アナログ−デジタル変換回路）
１２０…チューナ回路
１３０…映像増幅・クロマ回路（映像増幅クロマ回路）
１３１…制御回路
１３１ａ…ＣＰＵ
１３１ｂ…半導体メモリ（メモリ）
１３１ｄ〜ｇ…ラッチ回路
１３４…第１映像増幅回路（分離回路）
１３９…帯域増幅回路
１４０…色同期回路
１４１…復調回路
１４２…ペデスタル・ドライブ調整回路
１４２ａ〜ｄ…ペデスタルレベル調整回路（調整手段）
１４２ｅ，ｆ…ドライブ調整回路
１４３…マトリックス回路
１４４…カットオフ調整回路
１４５ａ，ｂ…増幅回路
１４５ｃ，ｄ，１４６…Ｄ／Ａ変換回路
１５０…ＥＥＰＲＯＭ（不揮発性メモリ）
１６１…映像出力回路
１６２…受像管
１６３…垂直偏向回路（偏向回路の一種）
１６４…水平偏向回路（偏向回路の一種）
１６５…垂直偏向コイル（偏向コイルの一種）
１６６…水平偏向コイル（偏向コイルの一種）
１６７…フライバックトランスを有する高圧回路
１８１…コンポジット映像入力端子
１８２〜１８４…コンポーネント映像入力端子
Ｃ１，Ｃ２…コンデンサ
Ｏ１，Ｏ２…増幅回路
Ｒ１，Ｒ２…抵抗器
Ｓ１，Ｓ２…スイッチ回路
【図１】
2006165841.tif 000003
【図２】
2006165841.tif 000004
【図３】
2006165841.tif 000005
【図４】
2006165841.tif 000006
【図５】
2006165841.tif 000007
【図６】
2006165841.tif 000008
【図７】
2006165841.tif 000009
【図８】
2006165841.tif 000010
【図９】
2006165841.tif 000011
【図１０】
2006165841.tif 000012
【図１１】
2006165841.tif 000013
【図１２】
2006165841.tif 000014
【図１３】
2006165841.tif 000015
【図１４】
2006165841.tif 000016