(57)【要約】      （修正有）【課題】短チャネル化の限界に関する指針を明確とし、高いオン／オフ比と高速動作の両方を満たすことができる構成の電界効果トランジスタを提供することである。【解決手段】電界効果トランジスタは、チャネル長を隔て活性層４に接して形成されたソース電極２とドレイン電極３、及びソース電極２とドレイン電極３の間に形成されたゲート電極１を有し、チャネル長がＬμｍで、かつ活性層４のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さがｄnmである。所望のオン／オフ比をｘとするとき、Ｌとｄは下記の条件を満たす。2006165294.tif 000005【選択図】なし【特許請求の範囲】
【請求項１】
チャネル長を隔て活性層に接して形成されたソース電極とドレイン電極、及びソース電極とドレイン電極の間に形成されたゲート電極を有し、チャネル長がＬμｍで、かつ活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さがｄnmである電界効果トランジスタであって、所望のオン／オフ比をｘとするとき、Ｌとｄは下記の条件を満たすことを特徴とする電界効果トランジスタ。
2006165294.tif 000004
【請求項２】
活性層は均一の厚さで形成され、前記厚さｄは活性層の厚みと等しい請求項１記載の電界効果トランジスタ。
【請求項３】
前記ソース電極とドレイン電極は、前記活性層の凸部を挟んで、等しい厚さで形成され、前記厚さｄはこれらの電極の厚みと等しい請求項１記載の電界効果トランジスタ。
【請求項４】
前記ソース電極とドレイン電極は、前記活性層中に形成された拡散領域あるいはイオン注入領域上に形成され、前記厚さｄは拡散領域あるいはイオン注入領域の深さと等しい請求項１記載の電界効果トランジスタ。
【請求項５】
オン／オフ比は106程度以上である請求項１乃至４のいずれかに記載の電界効果トランジスタ。
【請求項６】
Ｌ≧0.8μｍかつｄ≦20nm、あるいはＬ≧0.7μｍかつｄ≦2nmである請求項５記載の電界効果トランジスタ。
【請求項７】
Ｌの上限が、なるべく遮断周波数が大きくなるように選択されている請求項５または６記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に液晶駆動などに好適な電界効果トランジスタに関するものである。
【背景技術】
【０００２】
液晶などの表示デバイスを駆動するための電界効果トランジスタには、高速動作が求められている。このため、チャネル長が1 mｍ程度まで短くなっている（特許文献１参照）。
【特許文献１】特開平５−０１３４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、液晶などの表示デバイスを駆動するには、高速動作だけでなく、106以上のオン／オフ比を満たす必要があり、これまで短チャネル化の限界に関する指針は明確ではなかった。
【課題を解決するための手段】
【０００４】
上記課題に鑑み、本発明の電界効果トランジスタは、チャネル長を隔て活性層に接して形成されたソース電極とドレイン電極、及びソース電極とドレイン電極の間に形成されたゲート電極を有し、チャネル長がＬμｍで、かつ活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さがｄnmである電界効果トランジスタであって、所望のオン／オフ比をｘとするとき、Ｌとｄは下記の条件を満たすことを特徴とする。
【０００５】
【数１】
2006165294.tif 000002
【発明の効果】
【０００６】
上記本発明の電界効果トランジスタによれば、短チャネル化の限界に関する指針が明確となり、高い（例えば、106程度以上）のオン／オフ比と高速動作（例えば、6.78MHz程度以上）の両方を満たす構成の電界効果トランジスタを実現することが可能となる。
【発明を実施するための最良の形態】
【０００７】
本発明の電界効果トランジスタの実施形態の構造と特性について、図１、図２、図５、図７を参照しながら説明する。図１（ａ）は、オン／オフ比のチャネル長Ｌに対する依存性を示す図である。なお、図１（ａ）はドレイン電圧VDが10Vのときの結果で、オン／オフ比はゲート電圧VGが10Vと０Vのときのドレイン電流の比として定義する。また、図１（ｂ）は、VD=VG=10Vにおける、遮断周波数のチャネル長Ｌに対する依存性を示す図である。なお、図１（ａ）、（ｂ）において、パラメータは活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さｄである。図２、図５、図７は本発明の電界効果トランジスタの実施形態の構造を模式的に示す断面図であり、同図において、１はゲート電極、２はソース電極、３はドレイン電極、４は活性層、５は絶縁層、６は基板、７は拡散領域である。
【０００８】
まず、図１を用いて、構造に関する指針について説明する。電界効果トランジスタにおいて高速動作を実現するためには、チャネル長Ｌが短いほうが望ましい。しかし、チャネル長Ｌが短くなると、ゲート電圧で制御できないリーク電流が大きくなり、オン／オフ比が小さくなる。この現象を短チャネル効果という。短チャネル効果が生じる理由は、次のとおりである。ゲート電圧を制御することにより、伝導チャネルが形成されるが、この領域は活性層のうちでゲート絶縁層に接する界面のみに存在する。すなわち、それ以外の領域の活性層は、ゲート電圧によって制御できない。したがって、チャネル長Ｌが短くなると、活性層の中でゲート電圧で制御できない領域の電気抵抗が下がり、リーク電流が大きくなるのである。このような短チャネル効果を回避するために、スケーリング則を使って、チャネル長Ｌ、活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さｄ、駆動電圧を一定の比で小さくするという試みがある。しかし、この方法では、駆動電圧まで小さくなるため、ドレイン電流が小さくなるという問題があった。これに対して、図１（ａ）に示すように、Ｌの減少に対して、スケーリング則から決まる値よりもさらにｄを小さくすれば、駆動電圧を小さくすることなく、大きなオン／オフ比を得ることができる。
【０００９】
図1（ａ）のグラフは２次元解析によって得られたものであるが、このグラフは次のような漸近式で表すことができる。ここで、オン／オフ比をｙとすると、チャネル長Ｌμｍと活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さｄnmを用いて、次のように表される。
【００１０】
【数２】
2006165294.tif 000003
【００１１】
所望のオン／オフ比がｘならば、ｙ≧ｘを満たすように、Ｌとｄを決めればよい。液晶などの表示デバイスを駆動するために必要な106以上のオン／オフ比を満たすためには、図１（ａ）から分かる様に（ここでは、上の曲線ほどｄが小さくなっている）、たとえば、Ｌ≧0.8μｍかつｄ≦20nmとかＬ≧0.7μｍかつｄ≦2nmとすればよい。ここで、Ｌとｄの比が一定でない、すなわちスケーリング則を満たしていないことが特徴的である。また、図１（ｂ）から（ここでも、上の曲線ほどｄが小さくなっている）、スケーリング則から決まる値よりも、ｄをさらに小さくすることで、遮断周波数も改善される（遮断周波数が大きくなる）ことがわかる。遮断周波数に関しては、最大となるチャネル長が存在し、Ｌがその値よりも大きくなると遮断周波数は小さくなる。したがって、Ｌの上限については、106以上のオン／オフ比を満たした上で、なるべく遮断周波数が大きくなるように選べばよい。ここで、重要なことは、図１（ａ）から分かる様に、必要なオン／オフ比を実現しようとすれば、Ｌには下限が存在し、ｄには上限が存在するということである。
【００１２】
つぎに、図２、図５、図７を参照しながら、電界効果トランジスタの実施形態における、活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さｄについて説明する。
図２のように、活性層４に凹凸がない場合、ｄは活性層４の厚みと等しい。一方、図５のように活性層４に凸部があってソース電極２とドレイン電極３がこの凸部を挟んで等しい厚さで形成されている場合、ｄはこれらの電極の厚みとなる。図７のように、ソース電極２とドレイン電極３の下に拡散領域７がある場合、ｄは拡散領域７の深さになる。なお、拡散領域７の代わりに、イオン注入領域を用いてもよいことは、言うまでもない。
【実施例】
【００１３】
以下に、本発明の具体的な実施例を説明する。
（第１の実施例）
図２は、本発明における第１の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図において、１はゲート電極、２はソース電極、３はドレイン電極、４は活性層、５は絶縁層、６は基板である。
【００１４】
図２を参照しながら、本実施例の電界効果トランジスタの構造を説明する。ガラス基板６上に、Alからなるソース電極２（厚さ0.3μｍ）とAlからなるドレイン電極３（厚さ0.3μｍ）が、チャネル長Ｌ離れて、形成され、ガラス基板６とソース電極２とドレイン電極３上に、アモルファスシリコン活性層４(厚さｄ＝10ｎｍ)が均一の厚さで形成されている。そして、活性層４上に窒化シリコン絶縁層５（厚さ0.3μｍ）が形成され、絶縁層５上に、Alからなるゲート電極１（厚さ0.3μｍ）が、チャネル長Ｌに対応して、形成されている。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。なお、材料系は上記のものにとらわれるわけではなく、活性層４として、ポリシリコンやGaAsなどの半導体、あるいは有機層を用いてもよい。電極１、２、３についても、活性層４に応じて選択すればよい。さらに絶縁層５も窒化シリコンに限定されるわけではなく、仕様を満たすものであれば、何でもよい。
【００１５】
上記構成において、ドレイン電圧VDが10Vの場合、ゲート電圧が10Vと０Vのときのドレイン電流の比、すなわちオン／オフ比は2.80×10８＞106であり、仕様を満たしている。また、遮断周波数として6.78MHzが得られており、本実施例の有効性が示された。
【００１６】
（第２の実施例）
図３は、本発明における第２の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図において、図２と同一部材については、同一符号を付してある。
【００１７】
図３を参照しながら、本実施例の電界効果トランジスタの構造を説明する。ガラス基板６上に、Alからなるゲート電極１（厚さ0.3μｍ）がチャネル長Ｌ伸びて形成され、ガラス基板６とゲート電極１上に、窒化シリコン絶縁層５（厚さ0.3μｍ）が形成されている。そして、絶縁層５上に、アモルファスシリコン活性層４(厚さｄ＝10ｎｍ)が均一の厚さで形成され、活性層４上に、Alからなるソース電極２（厚さ0.3μｍ）とAlからなるドレイン電極３（厚さ0.3μｍ）が、チャネル長Ｌ離れて、形成されている。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。本実施例でも、材料系は上記にとらわれるわけではなく、第１の実施例のところで述べたとおりである。
【００１８】
図３の構造も、図２の構造と同じ特性を示し、本実施例の有効性が示された。
【００１９】
（第３の実施例）
図４は、本発明における第３の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図においても、図２と同一部材については、同一符号を付してある。
【００２０】
図４を参照しながら、本実施例の電界効果トランジスタの構造を説明する。ガラス基板６上に、アモルファスシリコン活性層４(厚さｄ＝10ｎｍ) が均一の厚さで形成され、活性層４上に、Alからなるソース電極２（厚さ0.3μｍ）とAlからなるドレイン電極３（厚さ0.3μｍ）が、チャネル長Ｌ離れて、形成され、チャネル部に窒化シリコン絶縁層５（厚さ0.3μｍ）とAlからなるゲート電極１（厚さ0.3μｍ）が積層されている。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。本実施例でも、材料系は上記にとらわれるわけではなく、第１の実施例のところで述べたとおりである。
【００２１】
図４の構造も、図２の構造と同じ特性を示し、本実施例の有効性が示された。
【００２２】
（第４の実施例）
図５は、本発明における第４の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図においても、図２と同一部材については、同一符号を付してある。
【００２３】
図５を参照しながら、本実施例の電界効果トランジスタの構造を説明する。アモルファスシリコン活性層４上に、Alからなるソース電極２（厚さ10ｎｍ）とAlからなるドレイン電極３（厚さ10ｎｍ）が、チャネル長Ｌ離れて、形成され、その上に窒化シリコン絶縁層５（厚さ0.3μｍ）が形成され、チャネル長Ｌに対応する絶縁層５の部分上に、Alからなるゲート電極１（厚さ0.3μｍ）が積層されている。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。図５の構造では、ソース電極２とドレイン電極３の厚みが、凸部を持つ活性層４のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さとなる。本実施例でも、材料系は上記にとらわれるわけではなく、第１の実施例のところで述べたとおりである。
【００２４】
図５の構造でも、図２の構造と同じ特性を示し、本実施例の有効性が示された。
【００２５】
（第５の実施例）
図６は、本発明における第５の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図においても、図２と同一部材については、同一符号を付してある。
【００２６】
図６を参照しながら、本実施例の電界効果トランジスタの構造を説明する。ガラス基板６上に、Alからなるゲート電極１（厚さ0.3μｍ）がチャネル長Ｌ伸びて形成され、その上に窒化シリコン絶縁層５（厚さ0.3μｍ）が形成され、その上にAlからなるソース電極２（厚さ10ｎｍ）とAlからなるドレイン電極３（厚さ10ｎｍ）が、チャネル長Ｌ離れて、形成されている。そして、アモルファスシリコン活性層４がソース電極２、ドレイン電極３、窒化シリコン絶縁層５を被覆している。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。図６の構造では、ソース電極２とドレイン電極３の厚みが、凸部を持つ活性層４のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さとなる。本実施例でも、材料系は上記にとらわれるわけではなく、第１の実施例のところで述べたとおりである。
【００２７】
図６の構造でも、図２の構造と同じ特性を示し、本実施例の有効性が示された。
【００２８】
（第６の実施例）
図７は、本発明における第６の実施例の特徴をもっともよく表す図であり、電界効果トランジスタの断面図を示している。同図において、７はｎ型拡散領域であり、図２と同一部材については、同一符号を付してある。
【００２９】
図７を参照しながら、本実施例の電界効果トランジスタの構造を説明する。ｐ型アモルファスシリコン活性層４上に選択的にｎ型拡散領域７（拡散深さ10ｎｍ）が形成され、その上にAlからなるソース電極２（厚さ0.3μｍ）とAlからなるドレイン電極３（厚さ0.3μｍ）が、チャネル長Ｌ離れて、形成され、チャネル部に窒化シリコン絶縁層５（厚さ0.3μｍ）とAlからなるゲート電極１（厚さ0.3μｍ）が積層されている。ゲート長はチャネル長に等しく、チャネル長Ｌは1μｍである。図７の構造では、拡散領域７の深さ（厚み）が、活性層４のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さとなる。なお、本実施例でも、材料系は上記にとらわれるわけではなく、第１の実施例のところで述べたとおりである。また、拡散領域の代わりにイオン注入領域を用いてもよいことは言うまでもない。
【００３０】
図７の構造でも、図２の構造と同じ特性を示し、本実施例の有効性が示された。
【図面の簡単な説明】
【００３１】
【図１】本発明に係る電界効果トランジスタの（ａ）オン／オフ比と（ｂ）遮断周波数が、チャネル長Ｌと活性層のうちでソース−ドレイン間の距離が最短となるように電流の流れる領域の厚さｄとどのように関係するかを示す図である。
【図２】本発明の第１の実施例に係る電界効果トランジスタの構造を示す断面図である。
【図３】本発明の第２の実施例に係る電界効果トランジスタの構造を示す断面図である。
【図４】本発明の第３の実施例に係る電界効果トランジスタの構造を示す断面図である。
【図５】本発明の第４の実施例に係る電界効果トランジスタの構造を示す断面図である。
【図６】本発明の第５の実施例に係る電界効果トランジスタの構造を示す断面図である。
【図７】本発明の第６の実施例に係る電界効果トランジスタの構造を示す断面図である。
【符号の説明】
【００３２】
１  ゲート電極
２  ソース電極
３  ドレイン電極
４  活性層
５  絶縁層
６  基板
７  拡散領域
【図２】
2006165294.tif 000006
【図３】
2006165294.tif 000007
【図４】
2006165294.tif 000008
【図５】
2006165294.tif 000009
【図６】
2006165294.tif 000010
【図７】
2006165294.tif 000011
【図１】
2006165294.tif 000012