(57)【要約】【課題】  信号線３からの漏れ電界に対する遮蔽効果を高め、遮光領域を減らすことにより開口部５０の広い、高品質な液晶表示装置を提供する。【解決手段】  走査線、信号線３、前記走査線と前記信号線３が交差してなる画素、前記画素に設けられた薄膜トランジスタ、この薄膜トランジスタと接続された駆動電極５、この駆動電極と対向して設けられた対向電極６、前記対向電極６と他の画素の対向電極とを接続する共通配線を備えたＴＦＴアレイ基板２０と、このＴＦＴアレイ基板に対向するように設けられた対向基板３０と、前記ＴＦＴアレイ基板２０と前記対向基板３０との間に封入され、前記駆動電極５および対向電極６が基板面に平行な電界を発生させて駆動する液晶１１とを備えた面内スイッチング型液晶表示装置において、前記ＴＦＴアレイ基板２０は、前記駆動電極５および対向電極６を前記信号線３の形成される層とは異なる前記液晶１１に近い層に形成されたものである。【選択図】        図１
2006201814.tif 000002
【特許請求の範囲】
【請求項１】
走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線が交差してなる格子状の画素、前記画素に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタ、この薄膜トランジスタと接続された駆動電極、この駆動電極と対向するように配置された対向電極、この対向電極と他の画素の対向電極とを相互に接続する共通配線を備えたＴＦＴアレイ基板と、このＴＦＴアレイ基板に対向するように設けられた対向基板と、前記ＴＦＴアレイ基板と前記対向基板との間に封入され、前記駆動電極および対向電極が基板面に平行な電界を発生させて駆動する液晶とを備えた面内スイッチング型液晶表示装置において、前記ＴＦＴアレイ基板は、前記駆動電極および対向電極を前記信号線の形成される層とは異なる前記液晶に近い層に形成されたことを特徴とする面内スイッチング型液晶表示装置。
【請求項２】
ＴＦＴアレイ基板は、ＴＦＴアレイ基板面に平行な電界を発生させて液晶を駆動する駆動電極と対向電極とを備えたものであって、少なくとも前記対向電極は、前記信号線の形成されている層とは異なる液晶に近い層に形成されていることを特徴とする請求項１に記載の面内スイッチング型液晶表示装置。
【請求項３】
ＴＦＴアレイ基板は、信号線の一部または全部を覆うように形成した対向電極を有することを特徴とする請求項２に記載の面内スイッチング型液晶表示装置。
【請求項４】
ＴＦＴアレイ基板は、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成した対向電極を有することを特徴とする請求項３に記載の面内スイッチング型液晶表示装置。
【請求項５】
ＴＦＴアレイ基板は、共通配線と走査線とを同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたことを特徴とする請求項１に記載の面内スイッチング型液晶表示装置。
【請求項６】
ＴＦＴアレイ基板は、このＴＦＴアレイ基板と液晶とが接する表面がほぼ平坦形状に形成された保護膜を備えたことを特徴とする請求項１に記載の面内スイッチング型液晶表示装置。
【請求項７】
ＴＦＴアレイ基板は、信号線および対向電極と重ね合わさるように形成された遮光手段を有することを特徴とする請求項１に記載の面内スイッチング型液晶表示装置。
【請求項８】
ＴＦＴアレイ基板は、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタと、この薄膜トランジスタのスイッチがオンの時に書き込まれた電荷を前記薄膜トランジスタのスイッチがオフの間蓄電する駆動電極と、前記駆動電極の蓄電力を補強する保持容量増加電極とを、層を異にして重畳するように形成したことを特徴とする請求項１に記載の面内スイッチング型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アレイ基板に対して平行な電界を発生して液晶を駆動する面内スイッチング型（In Plain Switching型：以後、ＩＰＳ型と略す）液晶表示装置に係わり、更に詳し
くは信号線からの漏れ電界の影響を軽減し、遮光領域を減らすことにより開口率を高めた高輝度な液晶表示装置の構造に関する。
【背景技術】
【０００２】
アクティブマトリックス型の液晶表示装置において、液晶に印加する電界の方向をアレイ基板に対して平行な方向とする面内スイッチング方式（すなわちＩＰＳ方式）が主に広視野角を得る手法として用いられている（例えば、特開平 8-254712号公報参照）。この
方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかにされている(例えば、M.Oh-e,他,AsiaDisplay,95,pp.57
7-580参照）。
【０００３】
図１８は、従来のＩＰＳ型液晶表示装置の一画素の構造を模式的に示したものであり、図１８（ａ）はその平面図、図１８（ｂ）は図１８（ａ）のＡ−Ａ′での断面図である。図１９は、ＩＰＳ型液晶表示装置の画素電極を構成する一画素の等価回路であり、図２０はＩＰＳ型液晶表示装置の回路を説明する回路構成図である。図１８において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブラックマトリックス（ＢＭ）、１４はコンタクトホール、１５はソース電極、１６はドレイン電極である。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された対向基板、４０は信号線３と対向電極６の間の隙間であるスリット、５０は開口部である。図１９、図２０において図１８と同一符号は図１８と同一あるいは相当のものを表す。
【０００４】
図１８、図１９、図２０に基づいて従来のＩＰＳ型液晶表示装置の概略の構成と動作について説明する。図２０において、走査線駆動回路と接続された走査線２と信号線駆動回路と接続された信号線３がほぼ直角に交差することにより、走査線２と信号線３とにより囲まれる複数の格子状の画素ができる。この格子状の画素を形成する走査線と信号線との各交点に薄膜トランジスタ（ＴＦＴ  Thin-Film-Transistor）が設けられている。
【０００５】
この状態を等価回路で示したのが図１９である。薄膜トランジスタ（ＴＦＴ）４は、ゲート電極、ソース電極１５、ドレイン電極１６の３つの電極を持つ半導体素子で、ゲート電極は走査線駆動回路から伸びる走査線２と接続され、ソース電極１５は信号線駆動回路と接続された信号線３と接続される。残るドレイン電極１６は駆動電極５と接続され、対向電極６との間に生じる電界により液晶を駆動する。１３は駆動電極５、対向電極６の間で電荷を保持する保持容量である。次に図１８（ａ）と図１８（ｂ）に基づいて一画素の構造について説明する。走査線２と信号線３とが交差して形成される画素には、液晶層を駆動する駆動電極５および対向電極６と、薄膜トランジスタ（ＴＦＴ）４が設けられる。薄膜トランジスタ（ＴＦＴ）４には３つ電極があり、図２０に示した走査線駆動回路と接続された走査線２は、前記薄膜トランジスタ（ＴＦＴ）４のゲート電極と接続され、走査線駆動回路が出力する走査信号を薄膜トランジスタ（ＴＦＴ）４のゲート電極に印加する。
【０００６】
信号線駆動回路と接続された信号線３は、前記薄膜トランジスタ４（ＴＦＴ）のソース電極１５と接続されて、信号線駆動回路が出力する映像信号を伝達する。前記薄膜トランジスタ（ＴＦＴ）４のドレイン電極１６は、図１８（ａ）に表示されるように、コンタクトホール１４を介して駆動電極５と接続されている。同じ画素において、駆動電極５と向かいあって噛み合わさるように設けられているのが対向電極６である。この対向電極６は共通配線８と接続されている。共通配線８はＴＦＴアレイ基板２０上の各画素に設けられた対向電極６をそれぞれ接続している。
【０００７】
次に図１８（ｂ）に基づいて画素断面の構造を説明する。１はガラス基板であり、このガラス基板１上に駆動電極５と対向電極６がそれぞれ形成されている、なお、図１８（ｂ）においては図示しないが、駆動電極５、対向電極６と同じ層に走査線２、共通配線８も形成されている。次にゲート絶縁膜９を積層し、このゲート絶縁膜９の上に信号線３が形成されている。図１８（ｂ）には図示されないが、信号線３と同じ層に保持容量形成用電極７も形成されている。この信号線３の上にさらに保護膜１０が積層され、ＴＦＴアレイ基板２０が形成される。このＴＦＴアレイ基板２０と対向基板３０が重ね合わされ、ＴＦＴアレイ基板２０と対向基板３０の間に液晶１１が封入されてＩＰＳ型液晶表示装置が製造される。
【０００８】
ＩＰＳ型液晶表示装置は、ＴＦＴアレイ基板２０に設けられた駆動電極５と対向電極６の間において、ＴＦＴアレイ基板２０の表面に沿って電界を発生し液晶を駆動する方式であるので、対向基板３０は電極を備えない無電極基板である。対向基板３０は遮光膜であるブラックマトリックス（ＢＭ）１２を設け、図示はしないが、図１８（ｂ）においてＴＦＴアレイ基板の下側に設けられているバックライトを光源として、図１８（ａ）のスリット４０より漏れる漏れ光を遮光するようにしている。
【０００９】
５０が示す破線で囲まれた領域は、一画素あたりの開口部を表すものであり、バックライトを光源とする光が透過する窓の役割を果たしている。しかし、前記バックライトからの光は駆動電極５、対向電極６、ブラックマトリクス１２等により遮られ、その結果液晶ディスプレイの画質に大きく影響する。従って、開口部５０の面積に占める前記駆動電極５、対向電極６、ブラックマトリクス１２等の面積の割合を減少させることが課題になっている。
【００１０】
以上、図１８、図１９、図２０について従来のＩＰＳ型液晶表示装置の画素の構成について説明した。次にＩＰＳ型液晶表示装置の動作について説明する。各画素に設けられてゲート電極を走査線２に、ソース電極１５を信号線３に、ドレイン電極１６を駆動電極５に接続された薄膜トランジスタ（ＴＦＴ）４は半導体スイッチング素子であり、各画素の液晶の駆動を制御するものである。この薄膜トランジスタ（ＴＦＴ）４のゲート電極に走査線駆動回路から走査線２を介して走査信号が印加されるとその行の薄膜トランジスタ（ＴＦＴ）４がすべてオンに切り換えられる。
【００１１】
ゲート電極がオンに切り換えられると信号線駆動回路から伝達される映像信号がソース電極１５を経由してドレイン電極１６に流れ、ドレイン電極１６と接続された駆動電極５に書き込まれる。駆動電極５に書き込まれた電荷は対向電極６との間で保持され、再びゲート電極がオンになり新たな映像信号電荷が書き込まれるまで現状の電荷を保持する。つまり、駆動電極５と対向電極６は、ゲート電極がオンになっている間に電荷が書き込まれ、ゲート電極がオフになると書き込まれた電荷はそのまま蓄えられるという点で、一種のコンデンサの役割を果たしている。このコンデンサの蓄電力を高めるのが図１９に示す保持容量１３で、この保持容量１３は、ゲート絶縁膜９を介して保持容量形成用電極７と共通配線８が上下に積層されて形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、図１８に示した従来のＩＰＳ型液晶表示装置において、一画素の側端部に設けられている信号線３と、この信号線３と平行して形成されている対向電極６との間には、信号線３と対向電極６の電位差により電界が発生する。図２１は、信号線３よりも下層に駆動電極５および対向電極６が形成されているＴＦＴアレイ基板を有する、従来のＩＰＳ型液晶表示装置の信号線３と対向電極６の間に発生する電界が駆動電極５と対向電極６の間に発生する電界に及ぼす影響を示す図であり、駆動電極５と対向電極６の間に発生する電位の変化をシミュレートして得たものである。なお、図２１は、相対透過率５０％の中間調に白ウインドウを表示したとき、ウインドウ部上部または下部における電位を計算したものである。
【００１３】
駆動電極５は２つの対向電極６の間に形成され、この駆動電極５を中心に電位分布が対称となるのが、液晶を正確に駆動する上で望ましい。図２１を見ると、開口部５０の信号線３に近い領域の電位分布は、信号線３と対向電極６の間に発生した電界からの漏れ電界の影響を強く受けており、その電位分布は非対称となっているのが分かる。この電界はガラス基板１の表面に沿って発生するものであり、クロストークのような問題を引き起こす。例えば、図２２に示すような黒表示の中に白ウインドウを表示した場合に、ウインドウ部上下の輝度が他の黒表示部に対し変化する「縦方向クロストーク」と呼ばれる表示上の問題が発生する。
【００１４】
以下、ノーマリーブラックモード（電圧を印加しない状態で黒表示となるモード）の場合の例を図１９を用いて説明する。図２２に示したようなウインドウパターンを表示した場合、画面中のウインドウ部とその上下の部分の画素の信号線３には、対向電極６に対して黒表示部分の選択期間中には対向電極６と同じ電圧が加わっており、白表示部分の選択期間中には白表示に必要な電圧が加わっている。
【００１５】
液晶１１には電極間の電位差の絶対値を時間平均した値の電圧が実効的に加わると考えられる。従って、例えば、黒表示の選択期間と白表示の選択期間が等しい場合、これらの画素には、信号線３と対向電極６の間に、中間調表示と等しい実効電位が加わることになる。このとき、信号線３と対向電極６の間に発生するガラス基板１に水平な方向の電界によって信号線３と対向電極６の間のスリット４０の上にある液晶は透過モードとなる。さらに、信号線３と対向電極６の電位差により発生する電界が、駆動電極５と対向電極６間の電界にも影響を及ぼし、黒表示部の液晶を透過モードに変える。その結果クロストークが発生する。
【００１６】
このような縦方向クロストークの発生を防ぐためには、信号線３と対向電極６の間のスリット４０を透過する漏れ光を、対向基板３０に形成したブラックマトリックス１２（以下、ＢＭと略す）で遮光すると共に、駆動電極５と対向電極６を開口部５０側端部の対向電極６および信号線３から離して、信号線３と対向電極６間に発生した電界が駆動電極５と対向電極６の間の電界に干渉するのを防ぐ必要がある。しかし、駆動電極５と対向電極６を信号線３から離し、信号線３に隣接した対向電極６の幅を太くすると、開口部５０の開口率、すなわち図１９（ａ）において破線で囲まれた開口部５０の面積に対して、駆動電極５と対向電極６等の面積を開口部５０の面積から差し引いた面積の占める割合、が小さくなり画質を悪化させる。従って、高画質な液晶表示装置を開発するためには、信号線３と信号線３に隣接した対向電極６の間に発生する電界を、開口率を下げずに遮蔽することが課題となっていた。
【００１７】
また、図１８（ｂ）より明らかなように、アレイ基板２０の上層膜である保護膜１０の表面は段差を有しており、対向基板３０との間の距離（ギャップ）は一定ではない。従って、輝度むらが発生しやすく、画質を悪化させる原因となっていた。さらに、段差部を有しているため製造時にアレイ基板のクラック等による不良が発生するだけでなく、アレイ基板上の配線が段差部において断線する恐れもあり、製品の歩留まり率、信頼性を改善する上で問題があった。
【００１８】
また、バックライトを光源とする光がスリット４０より漏れ光として透過して画質を悪化させる。この漏れ光を遮光するため、対向基板３０にブラックマトリックス１２が設けられている。しかし、ＴＦＴアレイ基板２０と対向基板３０を重ね合わせる際、誤差が生じることがあり、この誤差を考慮してブラックマトリックス１２は若干余裕を持って大きく形成されていた。しかし、ブラックマトリックス１２を大きくして遮光効果を高めると、開口率は低下するという問題があった。
【００１９】
本発明は以上のような問題点を解消するためになされたもので、ガラス基板に対して平行な方向の電界を用いるＩＰＳ型液晶表示装置において、信号線からの漏れ電界に対する遮蔽効果を高め、遮光領域を減らすことにより開口部の広い（即ち、開口率の高い）、高品質な液晶表示装置を提供することを第１の目的とするものである。また、アレイ基板のクラック、配線の断線等の不良の発生を抑制することで歩留り率を改善して生産コストを下げ、かつ高品質の液晶表示装置を提供することを第２の目的とするものである。
【課題を解決するための手段】
【００２０】
この発明にかかるＩＰＳ型液晶表示装置は、走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線が交差してなる格子状の画素、前記画素に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて、映像信号のスイッチングを行う薄膜トランジスタ、この薄膜トランジスタと接続された駆動電極、この駆動電極に対向して配された対向電極、この対向電極と他の画素の対向電極とを相互に接続する共通配線を備えたＴＦＴアレイ基板と、このＴＦＴアレイ基板に対向するように設けられた対向基板と、前記ＴＦＴアレイ基板と前記対向基板との間に封入され、前記駆動電極および対向電極が基板面に平行な電界を発生させて駆動する液晶とを備え、前記ＴＦＴアレイ基板は、前記駆動電極および対向電極を前記信号線の形成される層とは異なる前記液晶に近い層に形成されたものである。
【００２１】
また、この発明にかかるＩＰＳ型液晶表示装置は、薄膜トランジスタと接続され、ＴＦＴアレイ基板面に平行な電界を発生させて液晶層を駆動する駆動電極と、共通配線と接続された対向電極とを備えたものであって、少なくとも前記対向電極は、前記信号線の形成されている層とは別の、より液晶に近い層に形成されたＴＦＴアレイ基板を備えたものである。
【００２２】
また、この発明にかかるＩＰＳ型液晶表示装置は、信号線の一部または全部を覆うように形成した対向電極を有するＴＦＴアレイ基板を備えたものである。
【００２３】
また、この発明にかかるＩＰＳ型液晶表示装置は、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成した対向電極を有するＴＦＴアレイ基板を備えたものである。
【００２４】
また、この発明にかかるＩＰＳ型液晶表示装置は、共通配線と走査線とを同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたＴＦＴアレイ基板を備えたものである。
【００２５】
また、この発明にかかるＩＰＳ型液晶表示装置は、保護膜の表面をほぼ平坦状に形成したＴＦＴアレイ基板を有するものである。
【００２６】
また、この発明にかかるＩＰＳ型液晶表示装置は、信号線および対向電極と重ね合わさるように形成された遮光手段を備えたものである。
【００２７】
また、この発明にかかるＩＰＳ型液晶表示装置は、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタと、この薄膜トランジスタと接続され、薄膜トランジスタのスイッチがオンの時に書き込まれた電荷を、前記薄膜トランジスタのスイッチがオフの間蓄電する駆動電極と、前記駆動電極の蓄電力を補強する保持容量増加電極とを、層を異にして重畳するように形成したＴＦＴアレイ基板を備えたものである。
【発明の効果】
【００２８】
この発明にかかる面内スイッチング型液晶表示装置によれば、駆動電極および対向電極を信号線とは異なる液晶に近い層に形成したので、駆動電極および対向電極は液晶に近い層に形成され、より効率的に液晶を駆動できる。従って駆動電極および対向電極間の間隔を広げることが可能になり、開口率が改善された。
【００２９】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、駆動電極と対向電極のうち、少なくとも対向電極は信号線の形成されている層とは異なる液晶に近い層に形成したので、信号線と対向電極の電位差より発生する電界の及ぼす影響も抑制できる。
【００３０】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、対向電極を信号線の一部または全部を覆うように形成したので、信号線と対向電極の電位差より発生する電界が、開口部の駆動電極と対向電極の間に発生する電界に影響し、画質を悪化させる表示上の問題が発生するのを抑制できる。従って、高画質な液晶表示が可能となるとともに、バックライトを光源とする信号線と対向電極の間からの漏れ光も確実に遮光できるので、ブラックマトリックスをなくすことができ、開口率が改善される。
【００３１】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成したので、この対向電極を用いて他の画素の対向電極と接続することができるようになり、開口部の面積を減少させずに対向電極の幅を太くできる。従って対向電極の抵抗を下げ、配線の負荷を軽減することができる。また、共通配線に断線が生じても走査線上の対向電極から電位が供給されるので、表示上の不良の発生を抑制して信頼性を高めることができる。
【００３２】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、共通配線と走査線を同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたので、段差部において発生する不良を抑制できる。
【００３３】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、ＴＦＴアレイ基板と液晶とが接する表面がほぼ平坦形状に形成された保護膜を備えたので、表示画面全体にわたってアレイ基板の表面と対向基板との間のギャップを精度よく均一に構成することや、液晶の配向に必要なラビング処理が均一にかかり配向乱れを少なくすることが可能となり、画面全体にわたって輝度むらの少ない液晶表示装置を実現することが出来る。また、保護膜の段差部におけるクラック等による不良発生率も小さくなり歩留まりが改善されるという効果がある。
【００３４】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、信号線および対向電極と重ね合わさるように形成された遮光手段を有するＴＦＴアレイ基板を設けたので、スリットを透過する漏れ光を遮光することが可能になり、対向基板に設けられていたブラックマトリックスは不要になった。また、遮光手段のサイズを決める際、ＴＦＴアレイ基板と対向基板を重ね合わせる際の重ね合わせ誤差を考慮せずに済むようになったので、遮光手段のサイズを必要最小限の大きさにすることができ、開口率を改善できた。
【００３５】
また、この発明にかかる面内スイッチング型液晶表示装置によれば、薄膜トランジスタと、駆動電極と、保持容量増加増加電極とを層を異にして重畳するように形成したＴＦＴアレイ基板を有するので、保持容量を形成するための電極の面積を小さくすることが可能となり、その分画素の開口部を広くすることができ、高輝度な液晶表示装置を実現できるという効果がある。
【発明を実施するための最良の形態】
【００３６】
実施の形態１．
以下、本発明の一実施の形態を図面に基づいて説明する。尚、図において従来と同一符号は従来のものと同一あるいは相当のものを表す。図１はこの発明の実施の形態１によるＩＰＳ型液晶表示装置の一画素の構造を模式的に示す断面図であり、図２はその平面図である。なお、図１は図２に示すＡ−Ａにおける断面図を示したものである。図において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブラックマトリックス（ＢＭ）、１４はコンタクトホール、１５はトランジスタのソース電極、１６はトランジスタのドレイン電極である。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された表示画面となる対向基板、４０は信号線３と対向電極６の間の隙間であるスリット、５０は画素の開口部である。なお、図３は、図２に示すＩＰＳ型液晶表示装置において用いられる薄膜トランジスタ４（ＴＦＴ）として、薄膜トランジスタ４（ＴＦＴ）の一種であるチャネル保護膜型薄膜トランジスタ２１を設けた場合のＩＰＳ型液晶表示装置の一画素の構造を模式的に示す図であり、図３（ａ）は平面図、図３（ｂ）は断面図である。
【００３７】
次に、図１、図２に基づいて、ＩＰＳ型液晶表示装置の画素の構造について説明する。図において、１はガラス基板であり、このガラス基板１上に走査線２が形成されている。この走査線２を覆うようにゲート絶縁膜９が積層され、このゲート絶縁膜９上に信号線３が設けられている。この信号線３の上に保護膜１０が積層され、保護膜１０の上に駆動電極５、対向電極６が設けられている。ＴＦＴアレイ基板２０は以上説明したような構造となっている。前記ＴＦＴアレイ基板２０と対面するように設けられている基板３０は、前記ＴＦＴアレイ基板２０との間に液晶１１を挟持する対向基板である。本発明にかかるＩＰＳ型液晶表示装置は、前記ＴＦＴアレイ基板の表面に沿って電界を発生させ、この電界の方向を制御することにより液晶１１を駆動する。
【００３８】
図２は、図１に示したＩＰＳ型液晶表示装置を平面図で示すものである。図２において、２は走査線、３は信号線であり、この走査線２、信号線３により囲まれた領域が一つの画素となる。４は、走査線２と信号線３の交点に設けられた薄膜トランジスタ（ＴＦＴ）であり、薄膜トランジスタ４の有する３つの電極のうちゲート電極は走査線２と、ソース電極１５は信号線３と接続されている。薄膜トランジスタ４の有する３つの電極のうち、ドレイン電極１６は保護膜１０（図示せず）を介した上の層にコンタクトホール１４により駆動電極５と接続されている。この駆動電極５と噛み合わさるように対向して設けられているのが対向電極６であって、対向電極６は共通配線８と同じ層に形成されて相互に接続されている。図示しないが共通配線８は隣接する他の画素の対向電極６を接続している。なお、駆動電極５と対向電極６、共通配線８は、信号線３より上の層に同時に形成されている。
【００３９】
７は駆動電極５の電位を保持するための保持容量であって、対向電極６とドレイン電極１６を上下に積層して形成したものである。４０は信号線３と対向電極６との間のスリットであって、図１に示す対向基板３０に設けられたブラックマトリックス１２は、バックライトを光源として前記スリット４０を透過する漏れ光を遮光するものである。５０は開口部であり、開口部の面積が大きくなれば高画質な液晶ディスプレイを得ることができる。なお、ＩＰＳ型液晶表示装置は、ＴＦＴアレイ基板２０上に設けられた駆動電極５と対向電極６の間で、薄膜トランジスタ４のドレイン電極１６と接続された駆動電極５に書き込まれる電荷を保持し、ガラス基板１表面に沿って電界を発生させて液晶１１を駆動するので、対向基板３０は電極を備えない無電極基板である。以下、実施の形態１にかかるＩＰＳ型液晶表示装置の画素を構成するＴＦＴアレイ基板のプロセスフローの一例について説明する。
【００４０】
図４、図５、図６はＴＦＴアレイ基板のプロセスフローを示す図である。なお、図４〜図６の左側の図はＴＦＴアレイ基板を、右側の図は走査線２を走査線駆動回路に実装する端子部を示す図である。図４において、工程１は、ガラス基板１の上に走査線２をＣｒ、Ａｌ、Ｍｏ、Ｔａ、Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｔｉ、Ｗ等の単体あるいはこれらの合金、あるいはＩＴＯ（Indium Tin Oxide インジウム錫酸化物）等の透明材料、
あるいはこれらを積層した構造で、膜厚を５０ｎｍから８００ｎｍ程度の厚さで形成するものである。この走査線２は薄膜トランジスタ４のゲート電極としても機能する。走査線２を形成する際のエッチング方法として、図４では断面が台形状になるテーパーエッチングを例に示したが、断面が長方形となるようなエッチング方法を用いてもよい。
【００４１】
工程２は、走査線２を覆うようにゲート絶縁膜９、アモルファスシリコン、リンなどの不純物をドープしたアモルファスシリコンを連続堆積した後、アモルファスシリコンをパターニングし薄膜トランジスタ４をチャネルエッチ型で形成するものである。ゲート絶縁膜９は窒化シリコン、酸化シリコン等の透明絶縁膜またはゲート電極材料（即ち、走査線２の材料）の酸化膜、またはそれらの積層膜を用い、厚さは200nm〜600nm程度とするのが
適当である。また、前記リンなどの不純物をドープしたアモルファスシリコンの代わりの材料としてリンなどの不純物をドープしたマイクロクリスタルシリコン等を用いてもよい。
【００４２】
工程３は、信号線３を薄膜トランジスタ４のソース電極１５・ドレイン電極１６と同時に形成するものである。信号線３はソース電極１５としても機能する。この信号線３は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれらを主成分とする合金
、あるいはＩＴＯ等の透明材料、あるいはこれらを積層した構造で形成する。工程４は、保護膜１０を窒化シリコン、酸化シリコン等の透明絶縁膜により形成し、さらに駆動電極５とドレイン電極１６を電気的に接続するため薄膜トランジスタ４のドレイン電極１６上の一部の保護膜を取り除いて、コンタクトホール１４を形成するものである。このとき同時に走査線２の端子部からゲート絶縁膜9と保護膜１０及び信号線３の端子部から保護膜１０を取り除き、外部回路と走査線２及び信号線３を電気的に接続出来るようにする。
【００４３】
工程５は、基板面に対し水平方向に電界を形成するための電極として、駆動電極５と対向電極６を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれらの合金
、あるいはＩＴＯ等の透明材料、あるいはこれらを積層した構造、あるいはこれらを含む積層構造で形成するものである。駆動電極５はコンタクトホール１４を介してドレイン電極１６と接続する。対向電極６は共通配線８に接続されている。対向電極６はドレイン電極１６と保護膜１０を介して重ね、駆動電極の電位を保持するための蓄積容量７を形成する。以上の５工程により、信号線３よりも上層（即ち、対向基板３０側）に駆動電極５と対向電極６を有し、基板面に対し水平方向の電界を印加できるＴＦＴアレイ基板２０を５回の写真製版工程でチャネルエッチ型薄膜トランジスタを用い製作することができる。
【００４４】
以上説明したＴＦＴアレイ基板のプロセスフローにおいては、端子は走査線２と同一層の金属を用いて形成していたが、ＩＴＯを用いて端子を形成してもよい。 ＩＴＯは走査線または信号線３または共通配線８と同一層に形成すればよい。また、信号配線をストレートエッチングしたがテーパーエッチングすることが望ましい。また、信号線をＣｒの上にＡｌを積層した構造で形成した場合、Ａｌをパターニングした後、 ＣｒをパターニングするとＣｒにオーバーエッチングがはいるので庇構造となり断切れの原因となる。これを防ぐためにＣｒのパターニング後に再度Ａｌのエッチングを行いＣｒ端面よりＡｌを後退させれば庇構造となるのを防ぐことが出来る。このＡｌのエッチングはテーパーエッチングを用いてもよい。この手法は信号線をCr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W
単体、あるいはこれらを主成分とする合金、あるいはＩＴＯ等の透明材料から異なる２種以上の金属の積層構造で形成した場合に適応できる。
【００４５】
図４において、駆動電極５と対向電極６は同層に形成されているが、図５に示すように、駆動電極５を信号線３と同時に形成し、ついで窒化シリコン等を用い保護膜１０を形成後に対向電極６を形成してもよい。この場合駆動電極５と対向電極６は別層にて形成される。また、図４に示すＴＦＴアレイ基板に用いられている薄膜トランジスタ４（ＴＦＴ）のかわりに、薄膜トランジスタ４の一種であるチャネル保護膜型トランジスタ２１を用いてもよい。図６はチャネル保護膜型トランジスタ２１を用いて形成したＴＦＴアレイ基板のプロセスフローを示す図である。
【００４６】
図６に示すＴＦＴアレイ基板は図３に示すＩＰＳ型液晶表示装置の画素を構成するものであり、図５に示すＴＦＴアレイ基板よりも一層分層が多く形成されている。これは、走査線２を形成した後、走査線２を覆うようにゲート絶縁膜９、アモルファスシリコン、チャネル保護膜を連続堆積した後、チャネル保護膜２１形成し、前記チャネル保護膜２１をマスクとしてアモルファスシリコンにＰ等の不純物をイオン注入しｎ層を形成しチャネル保護膜型トランジスタを形成する（図６工程２）工程の違いによる。
【００４７】
実施の形態１にかかるＩＰＳ型液晶表示装置のＴＦＴアレイ基板２０の特徴的な構造は、アレイ基板２０上において駆動電極５と対向電極６が信号線３よりも上層（即ち、対向基板３０側）に配置されていることである。この配置にすることによりコンタクトホール１４の形成及び信号線３の端子部から保護膜１０を除去する工程と走査線２の端子部から絶縁膜９及び保護膜１０を除去する工程を一度に実施することが出来る。よってマスク枚数が一枚減り製造コストを低減することが出来る。
【００４８】
また、駆動電極５と対向電極６を信号線３と層を異にして対向基板３０側の層に形成したことで、実施の形態５において後述する説明より推測できるように、図２に示す開口部５０の端部に信号線３と隣接して設けられた対向電極６と前記信号線３との電位差により発生する電界の影響を軽減できることがわかった。従って開口部５０側端部の対向電極を信号線３に近づけることができ、開口部５０の面積を大きくできる。
【００４９】
また、図１において、駆動電極５と対向電極６は、ＴＦＴアレイ基板２０と対向基板３０に挟持される液晶と直接接しているため、液晶を効率的に駆動することができ、駆動電極５および対向電極６間の間隔を広くすることができる。従って、さらに、開口率が改善されるという効果が得られる。
【００５０】
実施の形態２．
図７は、本発明の実施の形態２にかかる液晶表示装置の画素電極の構造を模式的に示したもので、図７（ａ）はその平面図、図７（ｂ）は図７（ａ）のＡ−Ａでの断面図、図８はアレイ基板のプロセスフローを示す図である。図において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブラックマトリックス、１４はコンタクトホール、１５はトランジスタのソース電極、１６はトランジスタのドレイン電極、  １８はスルーホールである。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された表示画面となる対向基板、４０は信号線３と対向電極６間の隙間であるスリット、５０は画素の開口部である。
【００５１】
実施の形態１においては、共通配線８を対向電極６と同じ層に形成していたが、実施の形態２では、図８に示すように走査線２と同じ層、つまりガラス基板１の上に共通配線８を形成したものである。ソース電極１５は信号線３と接続され、この信号線３はゲート絶縁膜９を介して前記走査線２および共通配線８上に積層して形成され、さらに保護膜１０を介して駆動電極５、対向電極６が形成されている。なお、駆動電極５はコンタクトホール１４を介してドレイン電極１６と、対向電極６はスルーホール１８を介して共通配線８と接続されている。薄膜トランジスタ（ＴＦＴ）４については、チャネル保護膜型薄膜トランジスタを用いてもよい。
【００５２】
実施の形態２にかかるＩＰＳ型液晶表示装置は、実施の形態１と同様、駆動電極５と対向電極６は信号線３と異なる液晶に近い層に形成されるので、液晶をより効率的に駆動できるので、駆動電極５、対向電極６間の間隔を広くするなど開口率を改善できる。さらに、共通配線８と走査線２とを同じ層に形成したので、共通配線８は走査線２とともに平坦なガラス基板１上に形成されることになり、共通配線８が段差部で断線する問題が発生するのを抑制でき、不良率の発生を軽減できる。従って製品の信頼性も向上する。また、実施の形態１では共通配線８の抵抗を下げるため対向電極６を薄膜化出来なかったが、実施の形態２では対向電極６の薄膜化が可能となる。対向電極６の薄膜化により電極間隔のばらつきが小さくなり画面全体にわたって輝度むらの少ない液晶表示装置を実現することが出来る。
【００５３】
実施の形態３．
図９は、本発明の実施の形態３にかかる液晶表示装置の一画素の構造を模式的に示したもので、図９（ａ）はその平面図、図９（ｂ）は図９（ａ）のＡ−Ａ′での断面図、図１０はアレイ基板のプロセスフローである。図において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブラックマトリックス、１４はコンタクトホール、１５はトランジスタのソース電極、１６はトランジスタのドレイン電極である。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された表示画面となる対向基板、４０は信号線３と対向電極６の間り隙間であるスリット、５０は画素の開口部である。
【００５４】
ＴＦＴアレイ基板２０を形成する際、保護膜１０は窒化シリコン、酸化シリコン等の透明絶縁膜で形成され、保護膜１０の表面は段差を有していた。しかし、実施の形態３では保護膜１０を、形成される層の表面を平坦化する機能を有したアクリル−メラミン系またはアクリル−エポキシ系などの材料を用いて形成することによって、図９（ｂ）、図１０に示すように保護膜１０の表面の段差を無くし、平坦化したものである。
【００５５】
実施の形態３にかかるＩＰＳ型液晶表示装置は、保護膜１０の表面を平坦化することにより、表示画面全体にわたってアレイ基板の表面と対向基板３０との間の距離（ギャップ）を精度よく均一に構成することが可能となり、画面全体にわたって輝度むらの少ない液晶表示装置を製作することが出来る。また、保護膜１０の段差部におけるクラック等による不良発生率も小さくなり歩留まりが改善される。また、平坦化により液晶の配向に必要なラビング処理が均一にかかり配向乱れが少ない高品位の液晶表示装置を実現することが出来る。
【００５６】
また、実施の形態１と同様に、駆動電極５と対向電極６を信号線３の形成されている層よりも液晶に近い層に設けたので、効率的に液晶を駆動でき、駆動電極５、対向電極６間の間隔を広げることができるので、開口率も改善されるという効果もある。
【００５７】
実施の形態４．
図１１は、本発明の実施の形態４にかかるＩＰＳ型液晶表示装置の一画素の構造を模式的に示したもので、図１１（ａ）はその平面図、図１１（ｂ）は図１１（ａ）のＡ−Ａ′での断面図である。図において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１４はコンタクトホール、１５は薄膜トランジスタ（ＴＦＴ）４のソース電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン電極である。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された表示画面となる対向基板、６０はガラス基板１に設けられた遮光膜である。
【００５８】
実施の形態４は、実施の形態１から実施の形態３の液晶表示装置の画素構造において、信号線３と対向電極６の間のスリット４０（図１８（ａ）参照）からの漏れ光を遮光する遮光膜６０をガラス基板１の上に形成したことを特徴とするものである。以下、図１１（ａ）、図１１（ｂ）に基づいて実施の形態４にかかる液晶表示装置の構造を説明する。
【００５９】
図１１（ｂ）において、ガラス基板１上に遮光膜６０を形成する。図１１（ｂ）に図示しないが走査線２も遮光膜６０と同じ層に形成されている。前記走査線２は薄膜トランジスタ（ＴＦＴ）４のゲート電極としても機能する。この走査線２、遮光膜６０上にゲート絶縁膜９を積層する。このゲート絶縁膜９上に信号線３を、遮光膜６０と重なる位置に形成する。また、薄膜トランジスタ（ＴＦＴ）４もゲート絶縁膜９上に形成される。前記薄膜トランジスタ（ＴＦＴ）４はチャネルエッチ型ＴＦＴ、チャネル保護膜型ＴＦＴのどちらを用いてもよい。薄膜トランジスタ（ＴＦＴ）４のソース電極１５、ドレイン電極１６も信号線３と同じ層に形成して、さらに保護膜１０を積層する。続いて保護膜１０にコンタクトホール１４を形成し、保護膜１０上に設けられた駆動電極５と、ゲート絶縁膜９上に設けられた薄膜トランジスタ（ＴＦＴ）４のドレイン電極とをコンタクトホール１４を介して接続する。
【００６０】
駆動電極５と同様に保護膜１０上に対向電極６も形成される。対向電極６は遮光膜６０と重なるような位置において、ドレイン電極１６と保護膜１０を介して重ねて設けられて、駆動電極５の電位を保持する蓄積容量７を形成する。また、対向電極６は同じ層に設けられた共通配線８と接続される。図１１（ａ）の画素の両端部に破線が示されている。この破線は図１１（ｂ）に示すガラス基板１上に設けられた遮光膜６０の図１１（ａ）における位置を示している。この破線が示すように両端の対向電極６は遮光膜６０に重なるように形成されることにより、信号線３と対向電極６の間のスリット４０（図１８（ａ）参照）を覆っていることが分かる。
【００６１】
実施の形態４では、駆動電極５と対向電極６を保護膜１０上に形成したが、駆動電極５と信号線３とをゲート絶縁膜９上に同時に形成し、窒化シリコン等を用い保護膜を形成した後、対向電極６を形成してもよい。この場合駆動電極５と対向電極６は別層にて形成される。実施の形態４においては、遮光膜６０をガラス基板１上に形成したことにより信号線３と対向電極６との間のスリット４０（図示せず）からの光漏れが生じないので、対向基板３０のブラックマトリックス（ＢＭ）１２の幅が細くできたり、ＢＭ１２で信号線３方向の遮光を行わなくてもよくなる。従って、ブラックマトリックス１２を省くことができ、開口部を大きく取ることができるようになった。
【００６２】
また、液晶表示装置はＴＦＴアレイ基板とカラーフィルタ付きの対向基板とを重ねて組み合わせ、これらの基板間に液晶１１を封入し、駆動回路を接続して製造される。しかし、ＴＦＴアレイ基板と対向基板とを重ね合わせる工程で重ね合わせ誤差が生じることがあり、ブラックマトリックスはＴＦＴアレイ基板２０のスリット４０からの漏れ光を確実に遮光できるように、前記重ね合わせ誤差を考慮して遮光領域を大きく取らねばならなかった（図１８（ａ）参照）。そこで、遮光膜６０をＴＦＴアレイ基板２０に設けることで、スリット等漏れ光の透過部を確実に遮光することができ、ＴＦＴアレイ基板と対向基板との重ね合わせ誤差を考慮する必要がなくなった。従って、ブラックマトリックス１２を必要最小限のサイズにまとめることができ、開口部を大きくすることができる。
【００６３】
また、実施の形態４にかかるＩＰＳ型液晶表示装置は、実施の形態１にかかるＩＰＳ型液晶表示装置と同様、駆動電極５と対向電極６を液晶に近い層に設けたので、効率的に液晶を駆動でき、電極間の間隔を広げたりすることができるので、開口率を改善できるという効果がある。
【００６４】
実施の形態５．
図１２は、実施の形態５にかかるＩＰＳ型液晶表示装置の一画素の構造を模式的に示したもので、図１２（ａ）はその平面図、図１２（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。図において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、７は保持容量形成用電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１１は液晶、１２はブラックマトリックス、１４はコンタクトホール、１５はトランジスタのソース電極、１６はトランジスタのドレイン電極である。また、２０はアレイ基板（ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている）、３０はアレイ基板２０に対向して配置された表示画面となる対向基板である。
【００６５】
実施の形態５は、実施の形態１と同様に駆動電極５および対向電極６を信号線３よりも上層に形成し、さらに信号線３を覆うように対向電極６を形成することにより、信号線３からの漏れ電界の影響を受けにくくすると共に信号線３と対向電極６の間のスリット４０（図１８（ａ）参照）からの漏れ光が生じないように構成したことを特徴とするものである。また、図１３は、信号線３を覆うように形成した駆動電極５と、この駆動電極５と同じ層に形成された対向電極６との間に発生する電位の変化をシミュレートした結果を示す図である。なお、図１３は、相対透過率５０％の中間調に白ウインドウを表示したとき、ウインドウ部上部または下部における電位を計算したものである。
【００６６】
信号線３よりも下層に駆動電極５と対向電極６を有する従来のＩＰＳ型液晶表示装置のＴＦＴアレイ基板における電位分布を示す図２１と図１３とを比較すると、図１３では、信号線３と対向電極６との電位差より発生する電界が、信号線３を覆うように上部に配置されている対向電極６により遮蔽されているので、開口部５０の信号線３に近い領域と信号線３より離れた領域の電位分布はほぼ対称であることがわかる。
【００６７】
このように、実施の形態５にかかるＩＰＳ型液晶表示装置のＴＦＴアレイ基板２０は、駆動電極５および対向電極６を信号線３よりも上層に設け、かつ信号線３を覆うように対向電極６を形成したことにより、信号線３と対向電極６との間に発生する電界の、駆動電極５と対向電極６との間に発生する電界に対する影響を大幅に軽減できるので、開口部５０端部の対向電極６を信号線３にさらに近づけることができ、開口部５０の総面積を広くすることが可能になる。
【００６８】
また、対向電極６は信号線３を覆うように形成されているので、漏れ光の遮光も確実にでき、ブラックマトリックス１２をなくすことも可能になる。従って、開口部５０の面積を広げることができるので、高輝度な液晶表示装置を提供することが可能になり、また、ブラックマトリックス１２を設ける工程も削減できるので生産性が改善され、かつ低コストで液晶表示装置が製造できるようになった。さらに、実施の形態１と同様、駆動電極５と対向電極６は液晶に近い層に形成されるので、液晶を効率的に駆動でき、電極間の間隔を広げることができ、開口率も改善される。
【００６９】
実施の形態６．
図１４は、実施の形態６にかかるＩＰＳ型液晶表示装置の一画素の構造を模式的に示したもので、図１４（ａ）はその平面図、図１４（ｂ）は図１４（ａ）のＡ−Ａでの断面図である。なお、図１４に示す実施の形態６にかかるＩＰＳ型液晶表示装置の画素の構成は、基本的には図１２に示す実施の形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同様であるので説明は省略する。実施の形態５では、信号線３を完全に覆う構造の対向電極６を設けた場合を示したが、図１４に示す実施の形態６にかかるＩＰＳ型液晶表示装置の画素の対向電極６のように、信号線３の一部を覆う構造の対向電極６を用いてもよい。
【００７０】
実施の形態６によれば、対向電極６を信号線３の一部を覆うように形成しているので、信号線３と対向電極６との電位差により発生する電界が駆動電極５と対向電極６の間の電界に及ぼす影響を軽減することができるとともに、信号線３と対向電極６との間のスリット４０を透過する漏れ光の遮光も行うことができるので、ブラックマトリックス１２の幅を細くしたり、ブラックマトリックス１２をなくすことも可能になり、開口部の広い高輝度な液晶表示装置を実現できる。また、ブラックマトリックス１２をなくすことで、ブラックマトリックス１２を設ける工程を減らすことができるので生産性も向上する。また、信号線３と対向電極６の重なる面積が小さくなるので信号線３と対向電極６の間の短絡欠陥の発生を少なくすることがわかる。さらに、信号線３と対向電極６の重なる面積が小さくなるので、信号線３と対向電極６との間の容量を小さくでき、配線の負荷が減少し駆動が容易となる。
【００７１】
実施の形態７．
図１５は、実施の形態７にかかるＩＰＳ型液晶表示装置の一画素の構造を模式的に示したもので、図１２（ａ）はその平面図、図１２（ｂ）は図１２（ａ）のＡ−Ａ′での断面図である。なお、図１５に示す実施の形態７にかかるＩＰＳ型液晶表示装置の画素の構成は、図１４に示す実施の形態５にかかるＩＰＳ型液晶表示装置の画素の構成と同様であるので、説明は省略する。実施の形態７は、図１４に示すように例えば実施の形態６による液晶表示装置の画素構造において、走査線２の上まで対向電極６を拡大して形成し、前記対向電極６を用いて、この画素と隣接する他の画素の対向電極６を接続したことを特徴とするものである。
【００７２】
このような構造を用いることにより対向電極６の幅を太くなり、対向電極６の抵抗が下がり負荷が低減されるので駆動が容易となる。また、共通配線８に断線が生じても走査線２上の対向電極６から電位が供給されるので、表示上の不良とならない。従って製品の信頼性が高められる。なお、実施の形態７による対向電極６の構造は、実施の形態７のみならず他の実施の形態にも適用することは可能であり、同様の効果を奏することはいうまでもない。
【００７３】
実施の形態８．
図１６は、本発明の実施の形態８にかかる液晶表示装置の一画素中の保持容量部の断面構造を模式的に示したものである。図において、１７はガラス基板１の上に形成された保持容量増加のための電極、１６は薄膜トランジスタ（ＴＦＴ）のドレイン電極であり、図に示すように実施の形態８にかかる液晶表示装置の保持容量部は、保持容量増加のための電極１７がゲート絶縁膜９を介して薄膜トランジスタ（ＴＦＴ）のドレイン電極１６とは別層（例えば、走査線２の層）に重ねて積層して形成されている。このように、保持容量部の電極を積層構造とすることにより、保持容量を形成するための電極の面積を小さくすることが可能となるので、その結果画素の開口部５０（図示せず）を広くすることができる。
【００７４】
実施の形態９．
図１７は、実施の形態９にかかるＴＦＴアレイ基板のプロセスフローを示す図である。図１７において、１はガラス基板、２は走査線、３は信号線、４は薄膜トランジスタ（ＴＦＴ）、５は駆動電極、６は対向電極、８は共通配線、９はゲート絶縁膜、１０は保護膜、１４はコンタクトホール、１５はトランジスタのソース電極、１６はトランジスタのドレイン電極、１９は第二の保護膜である。また、アレイ基板２０は、ガラス基板１、信号線３、駆動電極５、対向電極６等で構成されている。
【００７５】
実施の形態９では、図４から図６に示すＴＦＴアレイ基板に第二の保護膜１９を形成したものである。従って、実施の形態９にかかる液晶表示装置の一画素の構造は実施の形態１と同様である。以下、実施の形態９にかかる液晶表示装置の製造方法について説明する。実施の形態９におけるＴＦＴアレイ基板のプロセスフローは、対向電極６の形成工程まで実施の形態１と同様である。実施の形態９では対向電極６の上層に第二の保護膜１９を形成するところに特徴がある。
【００７６】
駆動電極５と対向電極６の間に第二の保護膜１９が形成されることにより、異物による上記駆動電極５と対向電極６の短絡を防ぐことができ歩留まりが向上する。また駆動電極５及び対向電極６による段差を平坦にすることが出来るので、液晶の配向に必要なラビング処理が均一にかかり配向乱れが少ない高品位の液晶表示装置を実現することが出来る。
【図面の簡単な説明】
【００７７】
【図１】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置の一画素の構造を示す断面図である。
【図２】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図である。
【図３】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図４】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す図である。
【図５】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す図である。
【図６】この発明の実施の形態１にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す図である。
【図７】この発明の実施の形態２にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図８】この発明の実施の形態２にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す図である。
【図９】この発明の実施の形態３にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１０】この発明の実施の形態３にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す断面図である。
【図１１】この発明の実施の形態４にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１２】この発明の実施の形態５にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１３】駆動電極および対向電極が信号線より上層にあるときの電位分布を示す図である。
【図１４】この発明の実施の形態６にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１５】この発明の実施の形態７にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１６】この発明の実施の形態８にかかる面内スイッチング型液晶表示装置の一画素の構造を示す断面図である。
【図１７】この発明の実施の形態９にかかる面内スイッチング型液晶表示装置のＴＦＴアレイ基板のプロセスフローを示す図である。
【図１８】従来の面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。
【図１９】従来の面内スイッチング型液晶表示装置の一画素の等価回路を示す図である。
【図２０】従来の面内スイッチング型液晶表示装置の構成を示す構成図である。
【図２１】駆動電極および対向電極が信号線より下層にあるときの電位分布を示す図である。
【図２２】クロストークを示す図である。
【符号の説明】
【００７８】
１  ガラス基板    ２  走査線 ３  信号線
４  薄膜トランジスタ（ＴＦＴ） ５  駆動電極 ６  対向電極
７  保持容量形成用電極 ８  共通配線 ９  ゲート絶縁膜
１０  保護膜   １１  液晶    １２  ブラックマトリックス（ＢＭ）
１３  保持容量    １４  コンタクトホール
１５  ソース電極    １６  ドレイン電極 
１７保持容量増加のための電極    １８  スルーホール
１９  第二の保護膜    ２０  アレイ基板    ２１  チャネル保護膜           ３０  対向基板   ４０  スリット    ５０  開口部    ６０  遮光膜
【図１】
2006201814.tif 000003
【図２】
2006201814.tif 000004
【図３】
2006201814.tif 000005
【図４】
2006201814.tif 000006
【図５】
2006201814.tif 000007
【図６】
2006201814.tif 000008
【図７】
2006201814.tif 000009
【図８】
2006201814.tif 000010
【図９】
2006201814.tif 000011
【図１０】
2006201814.tif 000012
【図１１】
2006201814.tif 000013
【図１２】
2006201814.tif 000014
【図１３】
2006201814.tif 000015
【図１４】
2006201814.tif 000016
【図１５】
2006201814.tif 000017
【図１６】
2006201814.tif 000018
【図１７】
2006201814.tif 000019
【図１８】
2006201814.tif 000020
【図１９】
2006201814.tif 000021
【図２０】
2006201814.tif 000022
【図２１】
2006201814.tif 000023
【図２２】
2006201814.tif 000024