(57)【要約】【課題】自己整列コンタクトの形成方法を提供する。【解決手段】所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供する。複数の構造物の上部及びこれらの間に所定の耐熱性を有する材料からなる犠牲層を蒸着する。基板で前記複数の構造物に隣接した部分を露出させるように犠牲層をパターニングする。前記犠牲層及び基板の露出部分上に絶縁膜を形成する。絶縁膜形成時、犠牲層材料の耐熱温度より低温での熱処理を含む。犠牲層を露出させるように絶縁膜を平坦化する。複数の構造物間の各領域を露出させるように犠牲層を除去する。複数の構造物間の各領域を導電物質で充填する。【選択図】図３Ｉ
2006196895.tif 000002
【特許請求の範囲】
【請求項１】
所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供するステップと、
前記複数の構造物の上部及びこれらの間に所定の耐熱性を有する材料からなる犠牲層を蒸着するステップと、
前記基板で前記複数の構造物に隣接した部分を露出させるように前記犠牲層をパターニングするステップと、
前記犠牲層及び基板の露出部分上に絶縁膜を形成するが、前記絶縁膜形成時に前記犠牲層材料の耐熱温度より低温での熱処理を含んで前記絶縁膜を形成するステップと、
前記犠牲層を露出させるように前記絶縁膜を平坦化するステップと、
前記複数の構造物間の各領域を露出させるように前記犠牲層を除去するステップと、
前記複数の構造物間の各領域を導電物質で充填するステップと、を含むことを特徴とする自己整列コンタクトの形成方法。
【請求項２】
前記耐熱温度は、少なくとも４２５℃であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項３】
前記耐熱温度は、少なくとも４５０℃であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項４】
前記耐熱温度は、少なくとも４２５℃であり、前記熱処理温度は、４２５℃未満であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項５】
前記耐熱温度は、少なくとも４５０℃であり、前記熱処理温度は、４５０℃未満であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項６】
前記犠牲層材料は、ポリアリーレンエーテルからなることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項７】
前記犠牲層は、非晶質炭素からなることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項８】
前記構造物は、ゲート構造であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項９】
前記ゲート構造は、各々少なくとも１つの導電層上に積層された窒化膜を含むことを特徴とする請求項８に記載の自己整列コンタクトの形成方法。
【請求項１０】
前記犠牲層は、アッシングにより除去されることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項１１】
前記構造物は、ビットライン構造であることを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項１２】
前記複数の構造物間の各領域を充填するステップは、前記導電物質をＣＭＰして前記複数の構造物の上面を露出させるステップを含むことを特徴とする請求項１に記載の自己整列コンタクトの形成方法。
【請求項１３】
所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供するステップと、
前記複数の構造物の上部及びこれらの間に非感光性の材料からなる犠牲層を蒸着するステップと、
前記基板で前記複数の構造物に隣接した部分を露出させるように前記犠牲層をパターニングするステップと、
前記犠牲層及び基板の露出部分上に絶縁膜を形成するステップと、
前記犠牲層を露出させるように前記絶縁膜を平坦化するステップと、
前記複数の構造物間の各領域を露出させるように前記犠牲層を除去するステップと、
前記複数の構造物間の各領域を導電物質で充填するステップと、を含むことを特徴とする自己整列コンタクトの形成方法。
【請求項１４】
前記犠牲層材料は、ポリアリーレンエーテルからなることを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項１５】
前記犠牲層は、非晶質炭素からなることを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項１６】
前記構造物は、ゲート構造であることを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項１７】
前記ゲート構造は、各々少なくとも１つの導電層上に積層された窒化膜を含むことを特徴とする請求項１６に記載の自己整列コンタクトの形成方法。
【請求項１８】
前記犠牲層は、アッシングにより除去されることを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項１９】
前記絶縁膜を形成するステップは、熱処理を含み、前記熱処理時の温度は、前記犠牲層の耐熱温度より低いことを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項２０】
前記犠牲層の耐熱温度は、少なくとも４２５℃であることを特徴とする請求項１９に記載の自己整列コンタクトの形成方法。
【請求項２１】
前記犠牲層の耐熱温度は、少なくとも４５０℃であることを特徴とする請求項１９に記載の自己整列コンタクトの形成方法。
【請求項２２】
前記複数の構造物間の各領域を充填するステップは、前記導電物質をＣＭＰして前記複数の構造物の上面を露出させるステップを含むことを特徴とする請求項１３に記載の自己整列コンタクトの形成方法。
【請求項２３】
所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供するステップと、
前記基板の上部及び前記複数の構造物の間に犠牲層を蒸着するステップと、
前記犠牲層上に前記複数の構造物上にアラインされるマスクパターンを形成するステップと、
前記マスクパターンをエッチングマスクとして前記犠牲層を乾式エッチングして前記基板で前記複数の構造物に隣接した部分を露出させるステップと、
前記犠牲層及び基板の露出部分上に絶縁膜を形成するステップと、
前記犠牲層を露出させるように前記絶縁膜を平坦化するステップと、
前記複数の構造物間の各領域を露出させるように前記犠牲層を除去するステップと、
前記複数の構造物間の各領域を導電物質で充填するステップと、を含むことを特徴とする自己整列コンタクトの形成方法。
【請求項２４】
前記犠牲層材料は、ポリアリーレンエーテルからなることを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項２５】
前記犠牲層は、非晶質炭素からなることを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項２６】
前記構造物は、ゲート構造であることを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項２７】
前記ゲート構造は、各々少なくとも１つの導電層上に積層された窒化膜を含むことを特徴とする請求項２６に記載の自己整列コンタクトの形成方法。
【請求項２８】
前記犠牲層は、アッシングにより除去されることを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項２９】
前記絶縁膜を形成するステップは、熱処理を含み、前記熱処理時の温度は、前記犠牲層の耐熱温度より低いことを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項３０】
前記犠牲層の耐熱温度は、少なくとも４２５℃であることを特徴とする請求項２９に記載の自己整列コンタクトの形成方法。
【請求項３１】
前記犠牲層の耐熱温度は、少なくとも４５０℃であることを特徴とする請求項２９に記載の自己整列コンタクトの形成方法。
【請求項３２】
前記複数の構造物間の各領域を充填するステップは、前記導電物質をＣＭＰして前記複数の構造物の上面を露出させるステップを含むことを特徴とする請求項２３に記載の自己整列コンタクトの形成方法。
【請求項３３】
所定間隔をおいて離隔されている第１及び第２素子分離領域と、前記第１素子分離領域上に位置された第１構造物と、前記第２素子分離領域上に位置された第２構造物と、前記基板の表面上にで前記第１及び第２構造物間に位置された少なくとも１つの第３構造物と、が表面上に形成されている基板を提供するステップと、
前記基板の上部と、前記第１、第２及び第３構造物間に犠牲層を蒸着するステップと、
前記第１構造物上にアラインされる第１エッジと、前記第１エッジの反対側で前記第２構造物上にアラインされる第２エッジと、を有するエッチングマスクを前記犠牲層上に形成するステップと、
前記エッチングマスクをマスクとして前記犠牲層を乾式エッチングして前記基板で前記第１構造物に隣接した第１表面部分と、前記基板で前記第２構造物に隣接した第２表面部分とを露出させるステップと、
前記犠牲層の上部と前記基板の露出された第１表面部分及び第２表面部分上に絶縁膜を形成するステップと、
前記犠牲層を露出させるように前記絶縁膜を平坦化するステップと、
前記第１、第２及び第３構造物間に位置する各コンタクト領域を露出させるように前記犠牲層を除去するステップと、
前記第１、第２及び第３構造物間の各コンタクト領域を導電物質で充填するステップと、を含むことを特徴とする自己整列コンタクトの形成方法。
【請求項３４】
前記犠牲層材料は、ポリアリーレンエーテルからなることを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【請求項３５】
前記犠牲層は、非晶質炭素からなることを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【請求項３６】
前記第１、第２及び第３構造物は、ゲート構造であることを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【請求項３７】
前記ゲート構造は、各々少なくとも１つの導電層上に積層された窒化膜を含むことを特徴とする請求項３６に記載の自己整列コンタクトの形成方法。
【請求項３８】
前記犠牲層は、アッシングにより除去されることを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【請求項３９】
前記絶縁膜を形成するステップは、熱処理を含み、前記熱処理時の温度は、前記犠牲層の耐熱温度より低いことを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【請求項４０】
前記犠牲層の耐熱温度は、少なくとも４２５℃であることを特徴とする請求項３９に記載の自己整列コンタクトの形成方法。
【請求項４１】
前記犠牲層の耐熱温度は、少なくとも４５０℃であることを特徴とする請求項３９に記載の自己整列コンタクトの形成方法。
【請求項４２】
前記第１、第２及び第３構造物間の各領域を充填するステップは、前記導電物質をＣＭＰして前記複数の構造物の上面を露出させるステップを含むことを特徴とする請求項３３に記載の自己整列コンタクトの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、特に半導体素子の製造に用いられる自己整列コンタクトの形成方法に関する。
【背景技術】
【０００２】
高密度半導体素子を製造するに当って、マスク整列による問題を解決するために自己整列方法が採用された。自己整列方法では、構造物により取り囲まれるコンタクト領域を露出させる大径の開口が形成されたマスクを使用する。これら領域に形成されるコンタクトは、前記マスクの開口ではない、前記構造物により限定されるという意味で“自己整列”されると称する
【０００３】
図１Ａないし図１Ｇは、従来の自己整列コンタクトの形成方法の一例を説明する概略的な断面図である。
【０００４】
図１Ａを参照すれば、半導体基板１００で素子分離領域１０１間に活性領域１０２が画定されている。前記基板１００の表面上には、複数のゲート構造１１０が所定間隔離隔されて形成されている。この実施形態において、素子分離領域１０１上に２個のゲート構造１１０が位置されており、残りの２個のゲート構造は、活性領域１０２上に位置されている。また、この実施形態では、各ゲート構造１１０がポリシリコン層１０４、タングステン層１０５及びシリコン窒化膜１０６のスタック構造で形成されている。
【０００５】
前記活性領域１０２上で前記基板１００の表面とゲート構造１１０との間には、ゲート酸化膜１０３が介在されている。また、前記ゲート構造１１０の側壁には側壁スペーサ１０７が形成されており、エッチング停止膜１０８がゲート構造１１０、側壁スペーサ１０７、及び基板１００の露出された表面を覆っている。
【０００６】
図１Ｂを参照すれば、前記ゲート構造１１０を覆うと同時に前記ゲート構造１１０間のギャップを充填する層間絶縁膜１１１が形成される。
【０００７】
次いで、図１Ｃに示されたように、層間絶縁膜１１１の上部をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により除去して、エッチング停止膜１０８の上面を露出させる。
【０００８】
図１Ｄを参照すれば、２個の外側ゲート構造１１０の間で延びる開口Ａを有するフォトレジストパターン１１２を形成する。すなわち、前記フォトレジストパターン１１２の一側エッジは、外側ゲート構造１１０のうち、１つの上にアラインされ、前記フォトレジストパターン１１２の反対側エッジは、外側ゲート構造１１０のうち、他の１つの上にアラインされる。このように、前記ゲート構造１１０間のコンタクト領域に位置する前記層間絶縁膜１１１の上面部分が露出される。
【０００９】
図１Ｅを参照すれば、前記フォトレジストパターン１１２をエッチングマスクとしてエッチング工程を行なう。その結果、前記層間絶縁膜１１１が前記ゲート構造１１０の間から除去されて、互いに隣接したゲート構造１１０の間に自己整列コンタクトホールが形成される。また、シリコン窒化物と前記層間絶縁膜１１１を構成する酸化物との間の低いエッチング選択比によって、前記エッチング停止膜１０８の一部と各ゲート構造１１０のシリコン窒化膜１０６の一部とが除去される。
【００１０】
図１Ｆを参照すれば、前記自己整列コンタクトホールを充填する導電層１１３が素子全面を覆うように形成する。
【００１１】
最後に、図１Ｇを参照すれば、導電層１１３（図１Ｆ）の上部をＣＭＰにより除去して、前記ゲート構造１１０それぞれの上面を露出させる。その結果、前記活性領域１０２上に隣接した１対のゲート構造１１０間に形成される自己整列コンタクトプラグ１１４が複数個形成される。
【００１２】
前記説明した自己整列コンタクト工程では、いくつかの問題がある。例えば、図１Ｅに示したように、一般的に層間絶縁膜１１１を乾式エッチングする間にゲート電極が露出される。したがって、前記側壁スペーサ１０７まで乾式エッチングされることによって、ゲート漏れ電流が発生しうる。
【００１３】
また、図１Ｅに示したように、前記層間絶縁膜１１１の除去後、前記素子分離領域１０１上に位置するゲート構造１１０は、前記活性領域１０２上に位置するゲート構造１１０より高い垂直プロファイルを有する。その結果、ウェーハ全体にわたってゲート構造１１０の高い部分を除去するために導電層１１３のＣＭＰ時間が比較的長くなる。これによって、活性領域１０２上に位置するゲート構造１１０のシリコン窒化膜１０６が薄くなり、これは前記自己整列コンタクトプラグ１１４とゲート構造１１０の導電層との間の短絡発生の原因となっている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、前記問題点を解消するために提案されたものであって、本発明の目的は、導電層を覆っているエッチング停止膜の消耗量を減らし、自己整列コンタクトホールを形成する領域と形成しない領域との間に、前記導電層上面の高さの差が発生することを抑制することによって、ＣＭＰ工程マージンを向上させ、導電層間の短絡の発生を防止することによって、信頼性を向上させうる自己整列コンタクトの形成方法を提供することである。
【課題を解決するための手段】
【００１５】
本発明の一様態による自己整列コンタクトの形成方法では、所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供する。前記複数の構造物の上部及びこれらの間に所定の耐熱性を有する材料からなる犠牲層を蒸着する。前記基板で前記複数の構造物に隣接した部分を露出させるように前記犠牲層をパターニングする。前記犠牲層及び基板の露出部分上に絶縁膜を形成するが、前記絶縁膜の形成時、前記犠牲層材料の耐熱温度より低温での熱処理を含んで前記絶縁膜を形成する。前記犠牲層を露出させるように前記絶縁膜を平坦化する。前記複数の構造物間の各領域を露出させるように前記犠牲層を除去する。前記複数の構造物間の各領域を導電物質で充填する。
【００１６】
本発明の他の様態による自己整列コンタクトの形成方法では、所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供する。前記複数の構造物の上部及びこれらの間に非感光性の材料からなる犠牲層を蒸着する。前記基板で前記複数の構造物に隣接した部分を露出させるように前記犠牲層をパターニングする。前記犠牲層及び基板の露出部分上に絶縁膜を形成する。前記犠牲層を露出させるように前記絶縁膜を平坦化する。前記複数の構造物間の各領域を露出させるように前記犠牲層を除去する。前記複数の構造物間の各領域を導電物質で充填する。
【００１７】
本発明のさらに他の様態による自己整列コンタクトの形成方法では、所定間隔をおいて離隔されている複数の構造物が表面上に形成されている基板を提供する。前記基板の上部及び前記複数の構造物の間に犠牲層を蒸着する。前記犠牲層上に前記複数の構造物上にアラインされるマスクパターンを形成する。前記マスクパターンをエッチングマスクとして前記犠牲層を乾式エッチングして、前記基板で前記複数の構造物に隣接した部分を露出させる。前記犠牲層及び基板の露出部分上に絶縁膜を形成する。前記犠牲層を露出させるように前記絶縁膜を平坦化する。前記複数の構造物間の各領域を露出させるように前記犠牲層を除去する。前記複数の構造物間の各領域を導電物質で充填する。
【００１８】
本発明のさらに他の様態による自己整列コンタクトの形成方法では、所定間隔をおいて離隔されている第１及び第２素子分離領域と、前記第１素子分離領域上に位置された第１構造物と、前記第２素子分離領域上に位置された第２構造物と、前記基板の表面上で前記第１及び第２構造物間に位置された少なくとも１つの第３構造物が表面上に形成されている基板を提供する。前記基板の上部と、前記第１、第２及び第３構造物との間に犠牲層を蒸着する。前記第１構造物上にアラインされる第１エッジと、前記第１エッジの反対側から前記第２構造物上にアラインされる第２エッジとを有するエッチングマスクを前記犠牲層上に形成する。前記エッチングマスクをマスクとして前記犠牲層を乾式エッチングして前記基板で前記第１構造物に隣接した第１表面部分と、前記基板で前記第２構造物に隣接した第２表面部分とを露出させる。前記犠牲層上部と前記基板の露出された第１表面部分及び第２表面部分上とに絶縁膜を形成する。前記犠牲層を露出させるように前記絶縁膜を平坦化する。前記第１、第２及び第３構造物間に位置する各コンタクト領域を露出させるように前記犠牲層を除去する。前記第１、第２及び第３構造物間の各コンタクト領域を導電物質で充填する。
【発明の効果】
【００１９】
本発明によれば、導電層を覆っているエッチング停止膜の消耗量を減らし、自己整列コンタクトホールを形成する領域と形成しない領域との間に、前記導電層上面の高さの差が発生することを抑制することによって、ＣＭＰ工程マージンを向上させ、導電層間の短絡の発生を防止することによって、信頼性を向上させうる。
【発明を実施するための最良の形態】
【００２０】
以下、添付した図面に基づいて本発明を詳細に説明する。
【００２１】
図２は、本発明の一実施形態による自己整列コンタクトの形成方法を説明するためのフローチャートである。
【００２２】
まず、ステップＳ２０１で、犠牲層をパターニングして基板表面上に互いに離隔されている導電性構造物間に画定されたコンタクト領域を充填する。前記導電性構造物は、例えば、半導体素子のゲート構造またはビットライン構造でありうる。
【００２３】
次いで、ステップＳ２０２で、前記犠牲層及び基板の露出部分上に絶縁膜を蒸着する。
【００２４】
次いで、ステップＳ２０３で、前記絶縁膜を平坦化して前記犠牲層を露出させ、ステップＳ２０４で、露出された犠牲層を除去して基板表面上で互いに離隔された導電性構造物間に複数の自己整列コンタクト領域を画定する。
【００２５】
最後に、ステップＳ２０５で、自己整列コンタクト領域を導電性物質で充填して複数の自己整列コンタクトを形成する。
【００２６】
次いで、図３Ａないし図３Ｉを参照して本発明の特定の例による自己整列コンタクトの形成方法を説明する。
【００２７】
図３Ａないし図３Ｉは、本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【００２８】
図３Ａを参照すれば、半導体基板３００で素子分離領域３０１間に活性領域３０２を画定する。前記基板３００上には、複数の導電性構造物３１０が所定間隔離隔されており、隣接した１対の導電性構造物３１０間で複数のコンタクト領域３０９が画定される。この実施形態では、素子分離領域３０１上に２個の導電性構造物３１０が位置されており、残りの２個の導電性構造物３１０は活性領域３０２上に位置している。
【００２９】
この実施形態で、各導電性構造物３１０は、ポリシリコン層３０４、タングステン層３０５及びシリコン窒化膜３０６のスタック構造で形成されたゲート構造である。例えば、前記ポリシリコン層３０４は約７７０Å、前記タングステン層３０５は、約３５０Å、そして、前記シリコン窒化膜３０６は、約１８００Åの厚さを有することができる。このように、この実施形態で各ゲート構造を構成する導電性構造物３１０は、約２９００Åの厚さを有する。
【００３０】
前記基板３００の表面と前記活性領域３０２上に位置したゲート構造３１０との間には、ゲート酸化膜３０３が介在されている。また、前記ゲート構造３１０の両側壁には、側壁スペーサ３０が形成されており、前記ゲート構造３１０と、側壁スペーサ３０７と、前記基板３００の露出された表面部分はエッチング停止膜３０８により覆われている。
【００３１】
図３Ｂを参照すれば、前記ゲート構造３１０間で前記コンタクト領域３０９（図３Ａを参照）が充填されるように前記ゲート構造３１０が犠牲層３２０で覆われる。後述するように、前記犠牲層の望ましい特性は優れた埋込み特性、優れた耐熱性、そしてＣＭＰ及びアッシングによる優れた除去特性である。この実施形態では、前記犠牲層３２０は、優れた耐熱性を有する非感光性材料、例えば、ポリアリーレンエーテル（Ｐｏｌｙ  Ａｒｙｌｅｎｅ  Ｅｔｈｅｒ：ＰＡＥ）層またはＡＣＬ（Ａｍｏｒｐｈｏｕｓ  Ｃａｒｂｏｎ  Ｌａｙｅｒ）からなる。ここで、“耐熱”は、材料が変形されるか、焼けるか、または所望の目的に不適合に変質する温度として定義される。望ましくは、前記犠牲層３２０は、少なくとも４２５℃の温度に耐えねばならず、さらに望ましくは、前記犠牲層３２０は少なくとも４５０℃の温度に耐えねばならない。ＰＡＥは、約４５０℃の温度に耐え、ＡＣＬは、約６００℃の温度に耐える。
【００３２】
前記犠牲層３２０の厚さは、前記ゲート構造３１０の厚さに依存する。前記例示された例では、ゲート構造３１０の厚さが約２９００Åであり、前記犠牲層３２０が約２９００Åより厚いことが望ましい。例えば、前記犠牲層３２０は、約４０００Åの厚さに蒸着されうる。
【００３３】
図３Ｃに示されたように、前記犠牲層３２０上にフォトレジストパターン３２１を形成して下部にあるコンタクト領域３０９（図３Ａを参照）を覆う。この実施形態では、前記フォトレジストパターン３２１の一側エッジが、前記ゲート構造３１０の最左側上にアラインされ、前記フォトレジストパターン３２１の反対側エッジが前記ゲート構造３１０の最右側上にアラインされることが望ましい。
【００３４】
次いで、図３Ｄに示されたように、フォトレジストパターン３２１をエッチングマスクとして乾式エッチング工程を行なって、前記コンタクト領域３０９（図３Ａを参照）の外側に位置する前記犠牲層３２０（図３Ｃを参照）の一部を除去する。その結果、前記コンタクト領域３０９（図３Ａを参照）内には犠牲モールド層３２０ａが画定される。
【００３５】
図３Ｅを参照すれば、フォトレジストパターン３２１を除去した後、前記犠牲モールド層３２０ａ、最外側のゲート構造３１０、及び前記基板３０１の表面上に層間絶縁膜（ＩｎｔｅｒＬａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）３２２を形成する。前記ＩＬＤ３２２を構成する材料の例を挙げれば、ＨＤＰ、ＰＥ−ＴＥＯＳ、ＢＰＳＧ、ＵＳＧ、ＴＯＳＺ、ＳＯＧ、及び低ｋ材料などがある。前記ＩＬＤ３２２は、望ましくは、少なくとも前記ゲート構造３１０よりさらに厚く形成される。前記例において、前記ゲート構造３１０は、約２９００Åの厚さを有し、前記ＩＬＤ３２２は、約２９００Åを超える厚さに形成される。この実施形態において、前記ＩＬＤ３２２は、前記犠牲モールド層３２０ａの上面を十分に覆う程度の厚さに形成される。例えば、前記犠牲モールド層３２０ａの厚さは、約４０００Åであり、前記ＩＬＤ３２２の厚さは約６０００Åである。
【００３６】
本技術分野に当業者ならば、よく分かるように、前記ＩＬＤ３２２の形成ステップは、通常蒸着された絶縁材料をアニールするための熱処理工程を含む。典型的に、例えば、酸化物蒸着は、約４００℃の温度で行なわれる。これは望ましくも、前記犠牲モールド層３２０ａの耐熱温度より低いので、前記ＩＬＤ３２２を形成する間に、前記犠牲モールド層３２０ａが損傷されることを避けられうる。
【００３７】
図３Ｆを参照すれば、前記ＩＬＤ３２２を化学機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）して前記犠牲モールド層３２０ａの上面を露出させる。特に、図３Ｆは、前記ＣＭＰが前記ゲート構造３１０の頂点に位置するエッチング停止層３０８の露出前に停止した場合を示す図面である。しかし、前記ＣＭＰ工程は、前記ゲート構造３１０が露出されて、事実上前記シリコン窒化膜３０６の一部が除去されるまで続けられることもある。本技術分野の当業者ならば、よく分かるように、添付図面に示した構造はウェーハ表面に同時に形成される多くの類似した構造のうち１つに過ぎない。ＣＭＰ工程は、ウェーハ上の各素子で前記犠牲モールド層３２０ａが露出されるまで続けられねばならない。しかし、ＣＭＰ工程時、ウェーハの全面にわたった厚さ偏差及び不完全な状態によって前記ＩＬＤ３２２の除去量が変わりうる。すなわち、ＣＭＰ工程の結果としてウェーハ上の１つの素子のゲート構造のシリコン窒化膜３０６は、部分的に除去されが、一方、同じウェーハ上で他の素子のゲート構造では、シリコン窒化膜３０６が除去されないこともある。
【００３８】
図３Ｇを参照すれば、アッシング工程を行なって前記犠牲モールド層３２０ａ（図３Ｆを参照）を除去する。その結果、導電性構造物３１０の間に自己整列コンタクト領域３２３が限定される。
【００３９】
本実施形態において、前記犠牲モールド層３２０ａの除去のためにアッシング工程が用いられる。これは、図１Ｅを参照して説明したような層間絶縁膜の除去のための乾式エッチング工程とは異なるものであって、前記導電性構造物３１０が乾式エッチングにより潜在的に損傷される環境に露出されない。
【００４０】
図３Ｈを参照すれば、前記自己整列コンタクト領域３２３（図３Ｇを参照）を導電層３２４で充填する。本実施形態で、前記導電層３２４は、ポリシリコン材料である。
【００４１】
最後に、図３Ｉを参照すれば、前記導電層３２３（図３Ｈを参照）を平坦化して前記導電性構造物３１０の上面を露出させる。本実施形態では、前記平坦化のためにＣＭＰ工程を行なう。その結果、前記導電性構造物３１０の間に前記自己整列コンタクトプラグ３２４ａが形成される。
【００４２】
本実施形態によれば、あらゆる導電性構造物３１０がほぼ同じ垂直高さを有する条件下でＣＭＰ工程が行なわれる。これは、図１Ｆを参照して説明した従来の技術による方法とは対照的である。したがって、前記活性領域３０２上に位置する導電性構造物３１０がＣＭＰ工程に過度に露出されることを避けうる。したがって、シリコン窒化膜の除去量が減少し、それにより、前記ゲート構造の導電層部分と後続工程で形成される導電性プラグとの間に短絡が発生する可能性が減少する。
【００４３】
以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって多様な変形及び変更が可能である。
【産業上の利用可能性】
【００４４】
本発明による自己整列コンタクトの形成方法は、高集積半導体素子の製造時、基板上に大規模、高集積半導体回路素子を製造するときに有用に適用されうる。
【図面の簡単な説明】
【００４５】
【図１Ａ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｂ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｃ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｄ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｅ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｆ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図１Ｇ】従来の技術による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図２】本発明の一実施形態による自己整列コンタクトの形成方法を説明するためのフローチャートである。
【図３Ａ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｂ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｃ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｄ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｅ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｆ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｇ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｈ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【図３Ｉ】本発明の一実施形態による自己整列コンタクトの形成方法を説明するための概略的な断面図である。
【符号の説明】
【００４６】
３００    半導体基板
３０１    素子分離領域
３０２    活性領域
３０３    ゲート酸化膜
３０４    ポリシリコン層
３０５    タングステン層
３０６    シリコン窒化膜
３０７    側壁スペーサ
３０８    エッチング停止膜
３０９    コンタクト領域
３１０    ゲート構造
３２２    層間絶縁膜
３２４ａ    自己整列コンタクトプラグ
【図１Ａ】
2006196895.tif 000003
【図１Ｂ】
2006196895.tif 000004
【図１Ｃ】
2006196895.tif 000005
【図１Ｄ】
2006196895.tif 000006
【図１Ｅ】
2006196895.tif 000007
【図１Ｆ】
2006196895.tif 000008
【図１Ｇ】
2006196895.tif 000009
【図２】
2006196895.tif 000010
【図３Ａ】
2006196895.tif 000011
【図３Ｂ】
2006196895.tif 000012
【図３Ｃ】
2006196895.tif 000013
【図３Ｄ】
2006196895.tif 000014
【図３Ｅ】
2006196895.tif 000015
【図３Ｆ】
2006196895.tif 000016
【図３Ｇ】
2006196895.tif 000017
【図３Ｈ】
2006196895.tif 000018
【図３Ｉ】
2006196895.tif 000019