(57)【要約】【課題】  セラミック誘電体層と高分子材料誘電体層とが複合積層された構造を有する配線基板の高信頼化。【解決手段】  配線基板１は、スルーホール導体３０が内部に形成された基板コア部２を備える。基板コア部２の第一側と第二側とのそれぞれには、高分子材料誘電体層と導体層とが積層された配線積層部６６，７が形成されてなる。第一側に位置する第一側配線積層部６６にのみセラミック誘電体層５を含むコンデンサが形成されてなる。第二側に位置する第二側配線積層部７は、第一側配線積層部６６よりも導体層の層数が小であるとともに、基板コア部２から数えて第一側の複合積層部６に相当する層レベルにおいて、該複合積層部６に含まれる高分子材料誘電体層３Ａよりも厚みが増加された高分子材料誘電体層３３を有する。【選択図】  図１
2006261658.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向の上下に延びる導体が内部に形成された支持基体を有し、該支持基体の第一側と第二側とのそれぞれに高分子材料誘電体層と導体層とが積層された配線積層部が形成され、前記第一側に位置する第一側配線積層部にのみセラミック誘電体層を含むコンデンサが形成されてなるコンデンサ内蔵型の配線基板の製造方法であって、
前記支持基体側から高分子材料誘電体層とコンデンサの一方の電極をなす導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を前記第一側配線積層部の一部として前記支持基体上に形成する工程と、
前記第二側に位置する第二側配線積層部を構成するべき前記高分子材料誘電体層を前記支持基体上に又は該支持基体に含まれる形で形成する工程と、
前記第二側に前記高分子材料誘電体層が露出した状態で前記第一側の前記複合積層部に層間接続用のビア導体を形成するためのビア孔を穿つ工程と、
前記第二側に前記高分子材料誘電体層が露出した状態で前記第一側に形成した前記ビア孔内を高分子材料に対して腐蝕力を有する薬液で洗浄する工程と、
前記ビア孔の内面に導体を形成して前記ビア導体となし、さらに、前記複合積層部に含まれる前記導体層を第一導体層として、前記セラミック誘電体層に対して前記第一導体層とは反対側から第二導体層を積層し、それら第一導体層、セラミック誘電体層及び第二導体層でコンデンサを形成する工程と、
前記薬液で面粗しされた前記第二側の前記高分子材料誘電体層を別の高分子材料誘電体層で被覆してそれら新旧の高分子材料誘電体層を合体させる工程と、
を含むことを特徴とする配線基板の製造方法。
【請求項２】
前記高分子材料誘電体層を別の高分子材料誘電体層で被覆する工程は、高分子材料からなるフィルムをラミネートする工程又は液状の前記高分子材料を塗布する工程である請求項１記載の配線基板の製造方法。
【請求項３】
第二側の前記高分子材料誘電体層を別の高分子材料誘電体層で被覆する工程と、第一側に新たな高分子材料誘電体層を形成する工程とを同時期に行ない、
ビア形成工程及びパターンメッキ工程によって他の導体層を作りこんでいくビルドアップ法により前記第一側配線積層部及び前記第二側配線積層部の形成を進める請求項１又は２記載の配線基板の製造方法。
【請求項４】
前記複合積層部を形成する工程は、
転写元基板の一方の主表面上に前記セラミック誘電体層と前記導体層とをこの順序で形成して第一積層体を製造する第一積層体製造工程と、
前記支持基体の主表面上に前記高分子材料誘電体層を形成して第二積層体を製造する第二積層体製造工程と、
前記第一積層体の前記導体層と前記第二積層体の前記高分子材料誘電体層とを貼り合わせる貼り合わせ工程と、
前記転写元基板を前記セラミック誘電体層から除去する転写元基板除去工程と、をこの順序で実施する工程である請求項１ないし請求項３のいずれか１項に記載の配線基板の製造方法。
【請求項５】
前記第一積層体製造工程は、転写元基板の一方の主表面上に形成された前記セラミック誘電体層に、面内方向に層の一部が切り欠かれたセラミック側切欠部をパターニング形成するセラミック側切欠部パターニング工程と、該パターニング後のセラミック誘電体層上に前記導体層を形成する導体層形成工程と、該導体層に対し面内方向に層の一部が切り欠かれた導体側切欠部を前記セラミック側切欠部に連通するようにパターニング形成する導体側切欠部パターニング工程とを含み、
前記貼り合せ工程において、前記セラミック側切欠部と、これに連通する前記導体側切欠部とからなる連通切欠部が形成された前記第一積層体に対し、当該連通切欠部の開口側の主表面に、前記高分子材料誘電体層が未硬化又は半硬化の状態の前記第二積層体を、当該高分子材料誘電体層の主表面を重ね合わせ、その状態でそれら第一積層体及び第二積層体を積層方向に加圧して、前記高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を前記連通切欠部に圧入充填し、その後該高分子材料を硬化させる請求項４記載の配線基板の製造方法。
【請求項６】
前記貼り合せ工程において前記連通切欠部に前記高分子材料を圧入し硬化させることにより、前記セラミック側切欠部を充填するセラミック側高分子材料充填部を、前記転写元基板の主表面により前記セラミック誘電体層と面一化した形で形成し、その後前記転写元基板除去工程を実施し、
前記ビア孔を穿つ工程は、前記セラミック側高分子材料充填部に対し、前記転写元基板を除去することにより露出した主表面側から前記ビア孔をレーザー加工により形成する工程とされる請求項５記載の配線基板の製造方法。
【請求項７】
前記ビア孔を穿つ工程は、前記導体側切欠部を充填する高分子材料が前記第一導体層との間に残る大きさを持ち、前記セラミック誘電体層、前記第一導体層及び前記高分子材料誘電体層をこの順序で貫くように前記ビア孔を形成する工程である請求項６記載の配線基板の製造方法。
【請求項８】
電子部品を実装するための配線基板であって、
厚さ方向の上下に延びる導体が内部に形成された支持基体を備え、
前記支持基体の第一側と第二側とのそれぞれに高分子材料誘電体層と導体層とが積層された配線積層部が形成されてなり、
前記第一側に位置する第一側配線積層部にのみセラミック誘電体層を含むコンデンサが形成されてなり、
前記第一側配線積層部は、前記支持基体側から高分子材料誘電体層とコンデンサの一方の電極をなす導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有し、コンデンサの他方の電極をなす導体層が前記セラミック誘電体層を被覆する形で形成されてなり、
前記第二側に位置する第二側配線積層部は、前記支持基体から数えて前記第一側の前記複合積層部に相当する層レベルにおいて、該複合積層部に含まれる前記高分子材料誘電体層よりも厚みが増加された高分子材料誘電体層を有することを特徴とする配線基板。
【請求項９】
前記第一側配線積層部と前記第二配線積層部との厚みを同等とする請求項８記載の配線基板。
【請求項１０】
前記第二配線積層部において、前記厚みが増加された高分子材料誘電体層を導体層を介して複数層形成する請求項８又は９に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は配線基板の製造方法及び配線基板に関する。
【背景技術】
【０００２】
【特許文献１】特開２００３−１４２６２４号公報
【０００３】
ＣＰＵやその他のＬＳＩなどの高速動作する集積回路デバイスにおいては、集積回路内の複数の回路ブロックに対し、共通の電源から分岐する形で電源線が割り振られているが、回路ブロック内の多数の素子が同時に高速でスイッチングすると、電源から一度に大きな電流が引き出され、電源電圧の変動が一種のノイズとなり、電源線を介して各回路ブロックに伝播してしまう問題がある。そこで、各回路ブロック毎に電源インピーダンスを下げるためのデカップリングコンデンサを設けることが、電源電圧変動によるブロック間ノイズ伝播を抑制する上で有効である。
【０００４】
ところで、ＣＰＵなどの大規模な集積回路の場合、作りこまれる回路ブロックの数も多く、電源端子やグランド端子の数も増加する傾向にあり、端子間距離もどんどん縮小しつつある。デカップリングコンデンサは各回路ブロックに向かう電源線毎に接続する必要があり、多数の端子が密集した集積回路にコンデンサを個別接続するのが実装技術的に困難であるばかりでなく、小型化等の流れにも逆行する。
【０００５】
そこで、特許文献１には、強誘電体膜と金属膜とを積層し、密集した集積回路側端子に個別に接続される多数のコンデンサ端子を作りこんだデカップリングコンデンサが開示されている。高速スイッチング時の電源電圧変動によるノイズ問題が特に表面化しやすい高周波領域（特に１００ＭＨｚ以上）においては、電源インピーダンスに占める誘導性リアクタンス項の比重が大きくなるため、デカップリングコンデンサに導通する電源端子とグランド端子との距離をなるべく接近させることが、電源インピーダンス低減に効果的である。また、端子部分のインダクタンスが増加すると、デカップリングコンデンサの容量成分と結合して共振点が生じ、十分なインピーダンス低減効果が得られる帯域幅が縮小する問題もある。従って、上記のように端子間距離の小さいコンデンサを作製することは、単に素子の小型化だけでなく、本来の目的である電源インピーダンス低減とその広帯域化にも寄与する利点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前述の特許文献１においては、電子部品と配線基板との間に設けられる中間基板にコンデンサを組み込んだ構成となっており、中間基板が介在する分だけ電子部品の配線基板への組み付け工数が増える上、配線基板と電子部品とのアセンブリを低背化しにくくなる問題がある。本発明者らは、誘電体層として高分子材料からなるビルドアップ樹脂絶縁層を用いた例えばオーガニック配線基板において、高誘電体セラミック層を用いたコンデンサを上記のビルドアップ樹脂絶縁層の一部を置き換える形で組み込むことを検討した。これによれば、中間基板を用いる構成と比較して、アセンブリの低背化を実現することができる。
【０００７】
コンデンサは、基板コア部の第一側（表側）と第二側（裏側）の両方に形成することも考えられるが、一方のみで容量が十分ということになれば、コスト増を抑制するために、電子部品を実装する第一側にのみコンデンサを形成するべきである。このような構造を採用する場合、次のような問題が浮上してくる。
【０００８】
一つの問題は、第一側のコンデンサを形成するときに用いる処理液が、第二側の要素に影響を及ぼすことである。特に、ビア孔の残渣を除去するときに用いるデスミア液は高分子材料を腐蝕するので問題となる。通常のオーガニック配線基板の製造過程では、基板コア部の両側同時にビルドアッププロセスを進めていくので、片側だけ余分に腐蝕されるといった問題が生じない。しかしながら、基板コア部の片側にのみセラミック誘電体層を含むコンデンサを作りこむときにはその理屈が通用しない。コンデンサの上側の電極をなす導体層を形成する際、該導体層を基板コア部側の同一極性の導体層に接続するためのビアを形成する。このビアとなるべきビア孔を形成し、ビア孔の内面にビア導体を形成するわけであるが、ビア孔は導体形成前に必ず洗浄する。ビア孔を洗浄する際、第二側に露出した高分子材料誘電体層が洗浄液によって不要な腐蝕作用を受ける。そのため、コンデンサ形成後に第一側に新たに形成する高分子材料誘電体層と、第二側の高分子材料誘電体層との表面状態の不均一が生じる。この事実は、均一な厚さ、均一な性質のメッキ層を第一側と第二側とに形成していくことが困難になることを意味する。
【０００９】
他の一つの問題は、コンデンサの有無に基づいて、第一側と第二側との機械的特性が不均衡になることである。この事実は、熱履歴が加わったときに反りや剥がれ等の不具合が起こりやすくなることを意味する。
【００１０】
本発明の課題は、セラミック誘電体層と高分子材料誘電体層とが複合積層された構造を有する配線基板を容易に製造できる配線基板の製造方法を提供することにある。また、それによって製造可能な配線基板であって、層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくい配線基板を提供することにある。
【発明を解決するための手段及び発明の効果】
【００１１】
上記の課題を解決するために、本発明の配線基板の製造方法は、厚さ方向の上下に延びる導体が内部に形成された支持基体を有し、該支持基体の第一側と第二側とのそれぞれに高分子材料誘電体層と導体層とが積層された配線積層部が形成され、第一側に位置する第一側配線積層部にのみセラミック誘電体層を含むコンデンサが形成されてなるコンデンサ内蔵型の配線基板の製造方法であって、支持基体側から高分子材料誘電体層とコンデンサの一方の電極をなす導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を第一側配線積層部の一部として支持基体上に又は該支持基体に含まれる形で形成する工程と、第二側に位置する第二側配線積層部を構成するべき高分子材料誘電体層を支持基体上に形成する工程と、第二側に高分子材料誘電体層が露出した状態で第一側の複合積層部に層間接続用のビア導体を形成するためのビア孔を穿つ工程と、第二側に高分子材料誘電体層が露出した状態で第一側に形成したビア孔を高分子材料に対して腐蝕力を有する薬液で洗浄する工程と、上記ビア孔の内面に導体を形成してビア導体となし、さらに、複合積層部に含まれる導体層を第一導体層として、セラミック誘電体層に対して第一導体層とは反対側から第二導体層を積層し、それら第一導体層、セラミック誘電体層及び第二導体層でコンデンサを形成する工程と、薬液で面粗しされた第二側の高分子材料誘電体層を別の高分子材料誘電体層で被覆してそれら新旧の高分子材料誘電体層を合体させる工程と、を含むことを主要な特徴とする。
【００１２】
層間の導通接続をビア導体で取る構造は、コンデンサ内蔵型の配線基板でも変わらない。すなわち、コンデンサの電極をなす第二導体層と支持基体上の導体層との導通は、ビア導体で取る。ビア導体用のビア孔は、レーザー照射技術またはフォトリソグラフィー技術によって形成することができるが、いずれにせよビア孔を洗浄する洗浄工程が、導通不良の発生を防ぐために必須である。その洗浄工程は、第一側のみを対象とすることが理想的であるが、生産性を重視するバッチ処理においては、薬液を収容した洗浄槽にワークの全部を浸漬する方法が採られる。その薬液は高分子材料を腐蝕するため、第二側の高分子材料誘電体層の面粗れが不可避となる。上記本発明では、第二側のその高分子材料誘電体層を別の高分子材料誘電体層で被覆する。これにより、新旧の高分子材料誘電体層が合体した厚い高分子材料誘電体層を形成する。すなわち、第一側に新たに形成する高分子材料誘電体層と、第二側の高分子材料誘電体層との表面状態を均一化することができる。この結果、均一な厚さ、均一な性質のメッキ層を第一側と第二側とに形成していくことが可能となる。
【００１３】
第二側の高分子材料誘電体層の面粗れを防止するために、第一側のビア孔の洗浄時にテープマスキングを施したりすることも考えられるが、テープは後から除去するので第一側配線積層部と第二側配線積層部との機械的特性の不均衡の是正にはつながらない。本発明によれば、コンデンサが無い分を厚い高分子材料誘電体層で補う形になるから、第二側配線積層部の強度を向上でき、ひいては第二側配線積層部と第一側配線積層部との強度バランスに優れ、反りや剥がれに対して強い構造を得ることが可能となる。
【００１４】
上記した本発明において、具体的に、高分子材料誘電体層を別の高分子材料誘電体層で被覆する工程は、高分子材料からなるフィルムをラミネートする工程又は液状の高分子材料を塗布する工程とすることができる。特に、同一の厚さ及び同一の特性を持つビルドアップ用樹脂フィルム（例えば味の素社より入手可能）をラミネートする方法が好適である。この方法によれば、通常のビルドアップ法で使用する装置をそのまま使用できるから、製造コストの抑制に資する。同様の理由から、第二側の高分子材料誘電体層を別の高分子材料誘電体層で被覆する工程と、第一側に新たな高分子材料誘電体層を形成する工程とを同時期に行ない、ビア形成工程及びパターンメッキ工程によって他の導体層を作りこんでいくビルドアップ法により第一側配線積層部及び第二側配線積層部の形成を進めることができる。
【００１５】
また、本発明者らは、コンデンサを構成する複合積層部を形成するときに、下記（１）（２）のような技術的課題を克服する必要があることにも気付いている。
（１）ビルドアップ樹脂絶縁層及び導体層と、コンデンサ部分との密着強度が低下しやすく、特に電子部品をフリップチップ接続するリフロー処理などの熱サイクルが加わると、ビルドアップ樹脂絶縁層と高誘電体セラミック層との線膨張係数差による層間の剪断熱応力レベルが高くなり、剥がれ等の問題も生じやすくなる。
（２）高誘電体セラミックの薄層を用いるコンデンサは、配線用のビルドアップ樹脂絶縁層に接合する際のハンドリングが難しく、製造能率が悪い問題がある。
【００１６】
こうした問題には、以下のような手順を採ることで対処できる。すなわち、複合積層部を形成する工程は、転写元基板の一方の主表面上にセラミック誘電体層と導体層とをこの順序で形成して第一積層体を製造する第一積層体製造工程と、支持基体の主表面上に高分子材料誘電体層を形成して第二積層体を製造する第二積層体製造工程と、第一積層体の導体層と第二積層体の高分子材料誘電体層とを貼り合わせる貼り合わせ工程と、転写元基板をセラミック誘電体層から除去する転写元基板除去工程と、をこの順序で実施する工程とすることができる。このようにすれば、薄くて脆いセラミック誘電体層は、転写元基板で補強した形で貼り合せ工程に供すればよく、これを単独でハンドリングする必要がなくなるので、上記のごとく高分子材料誘電体層と導体層とセラミック誘電体層とが積層された複合積層部を有した配線基板の製造能率及び歩留まりを劇的に向上することができる。
【００１７】
また、課題を解決するために本発明は、電子部品を実装するための配線基板であって、厚さ方向の上下に延びるスルーホール導体が内部に形成された支持基体を備え、支持基体の第一側と第二側とのそれぞれに高分子材料誘電体層と導体層とが積層された配線積層部が形成されてなり、第一側に位置する第一側配線積層部にのみセラミック誘電体層を含むコンデンサが形成されてなり、第一側配線積層部は、支持基体側から高分子材料誘電体層とコンデンサの一方の電極をなす導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有し、コンデンサの他方の電極をなす導体層がセラミック誘電体層を被覆する形で形成されてなり、第二側に位置する第二側配線積層部は、支持基体から数えて第一側の複合積層部に相当する層レベルにおいて、該複合積層部に含まれる高分子材料誘電体層よりも厚みが増加された高分子材料誘電体層を有することを主要な特徴とする。
【００１８】
上記本発明によれば、第二側配線積層部はコンデンサを有さない代わりに、厚い高分子材料誘電体層を有することになる。すなわち、第一側配線積層部の機械特性と第二側配線積層部の機械特性とを近接させて、両者の強度バランスを均一化することができる。したがって、第一側配線積層部のみがコンデンサを有する構造であっても、反りや剥がれ等の不具合を起こりにくくすることができる。
【００１９】
また、上記配線基板においては、第二側に位置する第二側配線積層部の導体層の層数が、第一側配線積層部の導体層の層数よりも小とするのがよい。このようにすれば、第二側配線積層部の構造を簡略化することができる。
【００２０】
他の局面において、本発明の配線基板は、支持基体の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には支持基体側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部が含まれてなり、該複合積層部において、導体層は面内方向に層の一部が切り欠かれた導体層側切欠部を有し、また、セラミック誘電体層は面内方向に層の一部が切り欠かれたセラミック側切欠部を有し、該セラミック側切欠部と導体側切欠部とが互いに連通した連通切欠部が形成され、高分子材料誘電体層を構成する高分子材料が、連通切欠部において、導体側切欠部を経てセラミック側切欠部に至る形で充填されてなることを特徴とする。
【００２１】
上記本発明の配線基板の構成によると、支持基体側から高分子材料誘電体層と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部において、高分子材料誘電体層を構成する高分子材料が、導体層及びセラミック誘電体層側に形成された連通切欠部側に充填されるので、そのアンカー効果によって層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくすることができる。
【００２２】
上記配線基板は、本発明の製造方法を利用する形で、以下のようにして製造することができる。すなわち、前述の第一積層体製造工程を、転写元基板の一方の主表面上に形成されたセラミック誘電体層に、セラミック側切欠部をパターニング形成するセラミック側切欠部パターニング工程と、該パターニング後のセラミック誘電体層上に導体層を形成する導体層形成工程と、該導体層に対し導体側切欠部をセラミック側切欠部に連通するようにパターニング形成する導体側切欠部パターニング工程とを含むものとして実施する。そして、貼り合せ工程において、セラミック側切欠部と、これに連通する導体側切欠部とからなる連通切欠部が形成された第一積層体に対し、当該連通切欠部の開口側の主表面に、高分子材料誘電体層が未硬化又は半硬化の状態の第二積層体を、当該高分子材料誘電体層の主表面を重ね合わせ、その状態でそれら第一積層体及び第二積層体を積層方向に加圧して、高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を連通切欠部に圧入充填し、その後該高分子材料を硬化させる。この方法によると、高分子材料誘電体層を構成する未硬化又は半硬化の状態の高分子材料を、加圧貼り合せにより連通切欠部に確実に充填でき、上記配線基板の構造を簡単に得ることができる。
【００２３】
次に、本発明の配線基板は、複合積層部に含まれる導体層を第一導体層として、セラミック誘電体層に対して第一導体層とは反対側から積層される第二導体層を有し、それら第一導体層、セラミック誘電体層及び第二導体層がコンデンサを形成することができる。この構成によると、高分子材料誘電体層（ビルドアップ樹脂絶縁層）を含んだ配線積層部に、デカップリング用等のコンデンサを組み込むことができ、配線基板とこれに搭載される電子部品（図示せず）との間にコンデンサを組み込んだ中間基板を外付けする必要がなくなり、アセンブリの低背化に寄与する。この場合、転写元基板除去工程の終了後に、セラミック誘電体層の該転写元基板が除去された主表面側に第二導体層を形成するとよい。
【００２４】
また、本発明の適用対象となる配線基板は、例えば支持基体としての基板コア部の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部が形成され、該配線積層部には基板コア部側から高分子材料誘電体層（いわゆるビルドアップ樹脂絶縁層）と導体層とセラミック誘電体層とがこの順序で互いに接して積層された複合積層部を有するものとして構成できるが、コアを有さない、いわゆるコアレス基板等に本発明を適用することももちろん可能である。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は本発明の一実施形態に係る配線基板１の断面構造を模式的に示すものである。該配線基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状コア２Ｃの両表面に、所定のパターンに配線金属層をなすコア導体層４Ｙ，４ｙがそれぞれ形成される。これらコア導体層４Ｙ，４ｙは板状コア２Ｃの表面の大部分を被覆する面導体パターンとして形成され、電源層（図中符号４１）又はグランド層（図中符号４０）として用いられるものである。他方、板状コア２には、ドリル等により穿設されたスルーホール１１２が形成され、その内壁面にはコア導体層４Ｙ，４ｙを互いに導通させるスルーホール導体３０が形成されている。また、スルーホール１１２は、エポキシ樹脂等の樹脂製穴埋め材３１により充填されている。
【００２６】
また、コア導体層４Ｙ，４ｙの上層には、エポキシ樹脂等の高分子材料（及び誘電率や絶縁耐圧調整用のシリカ粉末等からなる無機フィラー：他の高分子材料誘電体層についても同様）からなる第一ビア層（ビルドアップ樹脂絶縁層：誘電体層）３Ｙ，３ｙがそれぞれ形成されている。さらに、その表面にはベース導体層４Ａ，４ａがＣｕメッキにより形成されている。なお、コア導体層４Ｙ，４ｙとベース導体層４Ａ，４ａとは、それぞれビア導体３４により層間接続がなされている。同様に、ベース導体層４Ａ，４ａの上層には、第二ビア層３Ａ，３ａがそれぞれ形成されている。基板コア部２は、板状コア２Ｃ、コア導体層４Ｙ，４ｙ及び第一ビア層３Ｙ，３ｙよりなる。
【００２７】
基板コア部２の第一主表面側（図中、上側に表れている主表面）においては、ベース導体層４Ａ上に、第一高分子材料誘電体層３Ａ、Ｃｕメッキ層からなる第一導体層４Ｂ、セラミック誘電体層５、Ｃｕメッキ層からなる第二導体層４Ｃ、第二高分子材料誘電体層３Ｂ及び電子部品接続用の端子パッド１０が複数形成される第三導体層４Ｄがこの順序で積層され、第一側配線積層部６６を形成している。第一導体層４Ｂ、第二導体層４Ｃ及び第三導体層４Ｄは、それぞれ中間パッド１２を介して、Ｃｕのフィルドメッキ部として形成されたビア導体３４にて積層方向に導通接続されている。また、基板コア部２の第二主表面側（図中、下側に表れている主表面）においては、第一ビア層３ｙ上に、高分子材料誘電体層３ａ、裏面側金属端子パッド１０’を含む裏面第二導体層４ｂがこの順序で積層され、第二側配線積層部７を形成している。裏面側金属端子パッド１０’は、配線基板１自体をマザーボード等にピングリッドアレイ（ＰＧＡ）あるいはボールグリッドアレイ（ＢＧＡ）により接続するための裏面パッドとして利用されるものである。
【００２８】
端子パッド１０と裏面側端子パッド１０’とをつなぐ、ビア導体３４、中間パッド１２及びスルーホール導体３０からなる導通経路は、信号用導通経路ＳＬ、電源用導通経路ＰＬ及びグランド用導通経路ＧＬの３種類がある。なお、信号用導通経路ＳＬに含まれるスルーホール導体３０は、絶縁用空隙部４０ｉ，４１ｉにより電源層４１あるいはグランド層４０と絶縁されている。また、電源用導通経路ＰＬに含まれるスルーホール導体３０は、絶縁用空隙部４０ｉによりグランド層４０と、グランド用導通経路ＧＬに含まれるスルーホール導体３０は、絶縁用空隙部４１ｉにより電源層４１と、それぞれ絶縁されている。
【００２９】
上記のごとく配線基板１は、基板コア部２の少なくとも一方の主表面に誘電体層と導体層とが積層された配線積層部６６が形成され、該配線積層部６６には基板コア部２側から高分子材料誘電体層３Ａと導体層４Ｂとセラミック誘電体層５（切欠部１６を含む概念とする：ただし、切欠部１６を除いたセラミック層は、以降、符号１５により表す：さらに、未焼成のものは符号に「ｇ」を付与して表す）とがこの順序で互いに接して積層された複合積層部６を有する。
【００３０】
これを製造するための本発明の方法の要旨は、以下の通りである。
（１）転写元基板５０の一方の主表面上にセラミック誘電体層５と導体層４Ｂとをこの順序で形成して第一積層体６０を製造する（第一積層体製造工程：図４〜図５、工程１〜９）。
（２）基板コア部２の主表面上に高分子材料誘電体層３Ａを形成して第二積層体７０を製造する（第二積層体製造工程：図６、工程１０〜１１）。
（３）第一積層体６０の導体層４Ｂと第二積層体７０の高分子材料誘電体層３Ａとを貼り合わせる（貼り合わせ工程：図７〜図９、工程１２〜１３）。
（４）転写元基板５０をセラミック誘電体層５から除去する（転写元基板除去工程：図１０、工程１４，１５）。
【００３１】
上記本発明の配線基板の製造方法によると、転写元基板５０の一方の主表面上にセラミック誘電体層５と導体層４Ｂとをこの順序で形成して第一積層体６０を製造し、これを基板コア部２の主表面上に高分子材料誘電体層３Ａを形成した第二積層体７０に重ね合わせて貼り合わせた後、転写元基板５０を除去する。すなわち、薄くて脆いセラミック誘電体層５は、転写元基板５０で補強した形で貼り合せ工程に供すればよく、これを単独でハンドリングする必要がなくなるので、上記のごとく高分子材料誘電体層３Ａと導体層４Ｂとセラミック誘電体層５とが積層された複合積層部６を有した配線基板１の製造能率及び歩留まりを劇的に向上することができる。
【００３２】
貼り合せ工程においては、図７〜図９に示すごとく、第一積層体６０及び第二積層体７０に各々形成されたガイド貫通孔５０ｈ，７０ｈに位置決め用のピン９０を挿通することにより、第一積層体６０及び第二積層体７０を互いに位置決めしつつ貼り合わせることができる。これにより、第一積層体６０側のセラミック誘電体層５及びこれに接して積層される導体層４Ｂと、第二積層体７０側の高分子材料誘電体層３Ａとのパターンずれ等を効果的に防止することができる。本実施形態では、転写元基板５０は、図２に示すごとく、ガイド貫通孔５０ｈをドリル穿孔等により形成したものを使用する。
【００３３】
転写元基板５０としては、セラミック誘電体層５を構成するセラミックの焼成温度よりも高融点の金属基板５０を使用することができる。この場合、上記の第一積層体製造工程は、転写元基板５０の主表面上に、セラミック誘電体層５の焼成前素材からなる未焼成セラミック素材層１５ｇを形成する未焼成セラミック素材層形成工程（図４：工程１〜工程３）と、未焼成セラミック素材層１５ｇを金属基板５０とともに焼成する焼成工程（図５：工程４）とを有するものとして実施できる。
【００３４】
セラミック誘電体層５は結晶質層として構成することが、誘電率の向上（特に強誘電性セラミックの場合）において重要であり、焼成セラミックの採用が効果的である。セラミック誘電体層５を構成するセラミックの焼成温度よりも高融点の金属基板５０を転写元基板５０として使用すれば、未焼成セラミック素材層１５ｇの焼成に際しても転写元基板５０をハンドリングに活用でき、かつ、セラミック誘電体層５とともに転写元基板５０を焼成の熱履歴にさらしても何ら問題はないので、取り扱いが極めて簡単である。
【００３５】
なお、セラミック誘電体層５は、スパッタ法などの気相成膜法やゾルゲル法などの化学溶液成膜法によっても形成できる。ただし、気相成膜法を採用する場合は、板状基体を加熱しながら成膜することにより結晶化を促進することが重要であり、化学溶液成膜法を採用する場合は、乾燥後の焼成処理にて膜の結晶化を進行させる必要がある。
【００３６】
例えばコンデンサに使用するセラミック誘電体層５は、静電容量向上のため、ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の１種又は２種以上にて構成されたものが特に高誘電率であり、また、製造も比較的容易であるため本発明に好適に採用できる。この場合、上記の金属基板５０は、Ｆｅ系あるいはＮｉ系の金属板や、さらに高融点のものとしてＭｏ系、Ｗ系、Ｔａ系などの金属板を採用することも可能である。
【００３７】
本実施形態では、周知のごとく、最終製品となる配線基板を複数枚面内方向に一体化した集合基板として製造し、その集合基板を切断・分離することにより個別の配線基板を得るようにしている。従って、以下に説明する工程にて生ずる第一積層体６０あるいは第二積層体７０も、これに対応した集合形態の中間製品として製造される。なお、以下の説明において、該集合形態の中間製品において、分離後の配線基板に個別に組み込まれる部分のことを「単位」と称する。未焼成セラミック素材層１５ｇは、セラミック原料粉末を結合用高分子材料（いわゆるバインダ）と混練してシート状に成形したセラミックグリーンシート１５ｇとすることができる。セラミックグリーンシート１５ｇの薄層は、ドクターブレード法等により簡単に製造でき、また、可撓性が大きいのでハンドリングも容易である。その焼成により得られるセラミック誘電体層５の厚さは、例えば５μｍ以上２０μｍ以下である。
【００３８】
セラミック誘電体層５は、後述のビア形成や、コンデンサの容量調整等のために適当な形状にパターニングする必要がある。しかし、セラミック誘電体は化学的にも安定なので、ケミカルエッチングによるパターニングは容易ではなく、また、高融点のため焼成により緻密化した状態ではレーザー等によるパターニングも困難となる。しかし、次のような方法を講ずれば、上記のパターニングを非常に容易に実施できる。すなわち、セラミックグリーンシート１５ｇを金属基板５０上に貼り合せ（図４：工程１）、次いで該セラミックグリーンシート１５ｇを得るべきセラミック誘電体層１５の形状にパターニングした後（工程２）、焼成工程（図５：工程４）を実施する。セラミックグリーンシート１５ｇの状態であれば、結合用高分子材料によりセラミック粉末が結合されているだけの状態なので、レーザー光照射によりシートの不要部分を簡単に焼き飛ばすことができる。なお、同様の手法は、ゾルゲル法により得られる未焼成のセラミック乾燥塗付層の焼成によりセラミック誘電体層５を形成するにおいても、同様の効果を達成できる。
【００３９】
図３に示すごとく、セラミックグリーンシート１５ｇは、高分子材料からなるキャリアシート５１（例えばポリエチレンテレフタレート樹脂シート）上に形成することができる。この方法では、周知のドクターブレード法等によりセラミックグリーンシート１５ｇを高能率で製造できる。キャリアシート５１とセラミックグリーンシート１５ｇとの積層体５２にもガイド貫通孔５２ｈを形成しておく。また、図２に示すように、金属基板５０にも、対応する位置にガイド貫通孔５０ｈを形成しておく。
【００４０】
この場合、図４の工程１のごとく、貼り合せ面と反対側にキャリアシート５１が一体化された状態の該セラミックグリーンシート１５ｇを金属基板５０上に貼り合せ、工程２のように、その状態でキャリアシート５１ともに該セラミックグリーンシート１５ｇをレーザーパターニングし、その後工程３に示すように、キャリアシート５１を除去して焼成工程を実施することができる。キャリアシート５１ともにセラミックグリーンシート１５ｇをレーザーパターニングすると、被パターニング領域の周囲がキャリアシート５１で保護されているので、焼き飛ばされたセラミックグリーンシート１５ｇの飛沫もキャリアシート５１ともに除去でき、また、パターニング後のセラミックグリーンシート１５ｇ上に該飛沫によるコンタミを生じにくい利点がある。
【００４１】
未焼成セラミック素材層１５ｇを金属基板５０とともに焼成する工程を採用する場合、図６（工程１１）に示すごとく、基板コア部２を含む第二積層体７０は製造すべき配線基板の単位７０ｕが複数個面内に一体化されたものである。図６の工程１０に示すように、第二積層体７０は、予め用意した基板コア部２の両主表面に高分子材料誘電体層３Ａ，３ａを形成し、さらに工程１１に示すごとく、ドリリングによりガイド貫通孔７０ｈを形成する。ガイド貫通孔７０ｈは、各単位７０ｕのそれぞれ四隅に形成する。
【００４２】
貼り合せ工程においては、図７に示すように、第一積層体６０のうち、前述の単位７０ｕが該第二積層体７０よりも少なく形成されたものを複数個、第二積層体７０上に組み合わせて配置する工程を採用することが有効である。未焼成セラミック素材層１５ｇは焼成により収縮を起こし、大面積の金属基板５０を用いると、その収縮の影響により得られる第一積層体６０の反りが大きくなる可能性がある。しかし、第二積層体７０に対して複数個の第一積層体６０を分割配置することで、第一積層体６０の全体を一体に形成する場合と比較して、焼成時の反りの影響を少なく留めることができる。この場合、図８に示すように、第一積層体６０のそれぞれの四隅に形成されたガイド貫通孔６０ｈと、これに対応する第二積層体７０側のガイド貫通孔７０ｈに位置決め用のピン９０を挿通することにより、各第一積層体６０を第二積層体７０に位置決めしつつ貼り合せを行なうようにすれば、個々の第一積層体６０の第二積層体７０に対する位置決め精度を向上することができる。
【００４３】
転写元基板除去工程において、金属基板５０は化学エッチングすることにより除去することができる。この方法によれば、薄層のセラミック誘電体層５への機械的なダメージを最小限に留めつつ、金属基板５０を除去することができる。Ｆｅ系ないしＮｉ系の金属基板５０を用いる場合のエッチャントは、例えば塩酸などの酸系エッチャントを採用できる。なお、金属基板５０は全体を化学エッチングしてもよいし、例えばＦｅ系ないしＮｉ系の金属基板５０を用いる場合、該金属基板５０を、本体層と、該本体層よりもＦｅ含有量の高い分離層とを含むものとして構成し、その分離層をエッチングして基板本体部を剥離することにより全体の基板エッチング量を減ずることも可能である。
【００４４】
図１に戻り、配線基板１は、複合積層部６において、導体層４Ｂは面内方向に層の一部が切り欠かれた導体側切欠部１８を有し、また、セラミック誘電体層５は面内方向に層の一部が切り欠かれたセラミック側切欠部１６を有し、該セラミック側切欠部１６と導体側切欠部１８とが互いに連通した連通切欠部２１が形成され、高分子材料誘電体層３Ａを構成する高分子材料が、連通切欠部２１において、導体側切欠部１８を経てセラミック側切欠部１６に至る形で充填されてなる。
【００４５】
上記本発明の配線基板１の構成によると、基板コア部２側から高分子材料誘電体層３Ａと導体層４Ｂとセラミック誘電体層５とがこの順序で互いに接して積層された複合積層部６において、高分子材料誘電体層３Ａを構成する高分子材料が、導体層４Ｂ及びセラミック誘電体層５側に形成された連通切欠部２１側に充填されるので、そのアンカー効果によって層間の密着強度を高めることができ、ひいてはリフロー処理時等における剥がれ等の問題も生じにくくすることができる。
【００４６】
上記構造は、第一積層体製造工程を、以下のように実行することで得ることができる。
（５）転写元基板５０の一方の主表面上に形成されたセラミック誘電体層１５ｇ（セラミックグリーンシート１５ｇ）に、セラミック側切欠部１６をパターニング形成する（セラミック側切欠部パターニング工程：図４、工程３）
（６）該パターニング後のセラミック誘電体層５上に導体層５４（後に４Ｂとなる）を形成する（導体層形成工程：図５、工程５）
（７）該導体層４Ｂに対し導体側切欠部１８をセラミック側切欠部１６に連通するようにパターニング形成する（導体側切欠部パターニング工程：工程６〜９）。
【００４７】
図５において、工程５に示すように、導体層５４は転写元基板５０とパターニング及び焼成が施されたセラミック誘電体層１５との全体をくるむＣｕメッキ層として形成される。工程６では感光性のエッチングレジスト層５５を形成し、工程７でこれを露光及び現像することにより、エッチングウィンドウ５５ｐをパターニングする。工程８に示すごとく、このエッチングレジスト層５５を用いて導体層５４をエッチング後、工程９に示すように、エッチングレジスト層５５を除去する。
【００４８】
そして、図７及び図８に示すように、貼り合せ工程において、セラミック側切欠部１６と、これに連通する導体側切欠部１８とからなる連通切欠部２１が形成された第一積層体６０に対し、当該連通切欠部２１の開口側の主表面に、高分子材料誘電体層３Ａが未硬化又は半硬化の状態の第二積層体７０を、当該高分子材料誘電体層３Ａの主表面にて重ね合わせる。ここでは、上側から上ベース８０（ガイド挿通孔８０ｈを有する）、ステンレス鋼等からなる補助プレート８１（ガイド挿通孔８１ｈを有する）、離型フィルム８２（ガイド挿通孔８２ｈを有する）、各第一積層体６０の収容部８３ｗ形成されたスペーサ８３、第一積層体６０、第二積層体７０、離型フィルム８４（ガイド挿通孔８４ｈを有する）、ステンレス鋼等からなる補助プレート８５（ガイド挿通孔８５ｈを有する）、下ベース８６（位置決め用のピン９０の基端部を保持するピン保持孔８６ｈを有する）、クッションシート８７及びキャリアプレート８８がこの順序で積層されている。
【００４９】
そして、図９に示すように、図示しない周知の油圧プレス装置等を用いて上記の積層体を加圧する。第一積層体６０及び第二積層体７０を積層方向に加圧すれば、高分子材料誘電体層３Ａを構成する未硬化又は半硬化の状態の高分子材料が連通切欠部２１に圧入充填される。その後該高分子材料を、加熱等により硬化させる。高分子材料誘電体層３Ａを構成する未硬化又は半硬化の状態の高分子材料は、加圧貼り合せにより連通切欠部２１に確実に充填でき、上記配線基板１の構造を簡単に得ることができる。
【００５０】
図１に戻り、配線基板１は、複合積層部６に含まれる導体層４Ｂを第一導体層４Ｂとして、セラミック誘電体層５に対して第一導体層４Ｂとは反対側から積層される第二導体層４Ｃを有し、それら第一導体層４Ｂ、セラミック誘電体層５及び第二導体層４Ｃがコンデンサを形成することができる。第一導体層４Ｂにコンデンサの第一電極２０が、第二導体層４Ｃに第二電極１１が形成される。第一電極２０及び第二電極１１の一方が電源用導通経路ＰＬに、他方がグランド用導通経路ＰＬに接続される。なお、ビア導体３４等を通すための切欠部の形成により、第一電極２０及び第二電極１１は面内方向に分断され、面内の投影重なり領域も少なく現れているが、実際は切欠部以外の部分では面内方向に連続薄膜を形成しており、投影重なり面積も、断面に表れているよりははるかに大きい。また、セラミック誘電体層５についても同様である。この構成によると、高分子材料誘電体層（ビルドアップ樹脂絶縁層）を含んだ配線積層部６６に、デカップリング用等のコンデンサを組み込むことができ、配線基板とこれに搭載される電子部品（図示せず）との間にコンデンサを組み込んだ中間基板を外付けする必要がなくなり、アセンブリの低背化に寄与する。この場合、転写元基板除去工程の終了後に、セラミック誘電体層５の該転写元基板５０が除去された主表面側に第二導体層４Ｃを形成するとよい。
【００５１】
第一導体層４Ｂ、セラミック誘電体層５及び第二導体層４Ｃがコンデンサを形成する構成では、連通切欠部２１の少なくとも一つのものにおいて、セラミック側切欠部１６を充填するセラミック側高分子材料充填部１７に対し、導体側切欠部１８に連通しているのと反対側において第二導体層４Ｃの一部をなす導体パターン（第二電極）１１が接して配置されている。該導体パターン１１とセラミック側高分子材料充填部１７との境界面は、セラミック誘電体層５の第二導体層４Ｃ側の主表面と面一に形成されている。これにより、セラミック誘電体層５の第二導体層４Ｃ側主表面の平坦度が向上し、配線積層部６６の表面の平坦度にもこれが引き継がれることで、例えば配線積層部６６の最表層部に形成された電子部品接続用のパッド１２のコプラナリティが良好になる。
【００５２】
このような構造は、上記のごとく、貼り合せ工程において連通切欠部２１に高分子材料を圧入し硬化させることにより、セラミック側高分子材料充填部１７を、転写元基板５０の主表面によりセラミック誘電体層５と面一化される形で形成し（図１０：工程１４）、その後転写元基板除去工程を実施することで簡単に形成できる（工程１５）。
【００５３】
図１に戻り、配線基板１は、高分子材料誘電体層３Ａに対し第一導体層４Ｂとは反対側からこれと接するベース導体層４Ａが形成され、第二導体層４Ｃをなす導体パターン１１とベース導体層４Ａとが、セラミック誘電体層５、第一導体層４Ｂ及び高分子材料誘電体層３Ａをこの順序で貫くビア導体３４によって導通接続され、かつ、第一導体層４Ｂと該ビア導体３４との間が導体側切欠部１８を充填する高分子材料により互いに絶縁されるとともに、セラミック側切欠部１６においてビア導体を形成するための貫通孔３４ｈ（図１１参照）が該セラミック側切欠部１６を充填するセラミック側高分子材料充填部１７に形成された構成とされている。この構成では、本来的には絶縁機能を有するセラミック誘電体層５にビア用の貫通孔を直接穿孔するのではなく、その内側のセラミック側高分子材料充填部１７に該貫通孔を形成するようにしたので、貫通孔３４ｈの形成が容易である利点がある。具体的には、図１０の工程１５及び工程１６に示すごとくセラミック側高分子材料充填部１７に対し、転写元基板５０の除去により露出した主表面側から、ビア導体を形成するための貫通孔（ビア孔３４ｈ）をレーザーＬＢ（レーザー加工）により、簡単に形成することができる。
【００５４】
また、配線基板１においては、第二導体層４Ｃに、面内方向に層の一部が切り欠かれた第二導体側切欠部１８が、連通切欠部２１の一部のものと連通する形で形成されている。該第二導体側切欠部１８を充填する第二導体側高分子材料充填部１９Ｓは、連通切欠部２１との連通領域においてセラミック側切欠部１６を充填するセラミック側高分子材料充填部１７と接合されるとともに、該連通切欠部２１の周縁からセラミック誘電体層５の主表面側に一部が回りこむ形で形成されている。これによると、連通切欠部２１の内部及び表裏が高分子材料により一体的につながった構造が得られ、また連通切欠部２１の周縁からセラミック誘電体層５の主表面側に第二導体側高分子材料充填部１９Ｓが回り込むことで、セラミック誘電体層５の、連通切欠部２１の側面を含む縁部が高分子材料中に埋設される形となる。その結果、セラミック誘電体層５の主表面を境界とした剥離等が極めて生じにくくなる。この効果は、連通切欠部２１と第二導体側切欠部１８とが、セラミック誘電体層５の外周縁に沿って形成されている場合に特に著しい。
【００５５】
上記のような構造は、転写元基板除去工程の終了後に第二導体層４Ｃを形成し、また、第二導体側切欠部１８を、連通切欠部２１の一部のものと連通する形で形成し（図１１：工程１７〜図１２：工程２１）、さらに、電界Ｃｕメッキが形成されず露出した無電界Ｃｕメッキ層をクイックエッチングにより除去することにより、第二導体側切欠部１８の形成された第二導体層４Ｃを形成する。次いで別の高分子材料誘電体層３Ｂを、該第二導体側切欠部１８の形成された第二導体層４Ｃの主表面上に積層形成し（工程２２）、当該高分子材料誘電体層３Ｂを構成する高分子材料を第二導体側切欠部１８に充填してセラミック側高分子材料充填部１７と接合する方法により、簡単に得ることができる。
【００５６】
工程１７では、セラミック側高分子材料充填部１７の露出表面部及びビア孔３４ｈ内面を、メッキ導通用の無電解Ｃｕメッキ層９１で覆い、工程１８でさらにメッキレジスト層９２を形成する。そして、工程１９では、メッキレジスト層９２に露光及び現像を施し、メッキ付与したい部分に対応するメッキウィンドウ９２ｐを形成する。図１２の工程２０では、電解Ｃｕメッキによりビア孔３４ｈ内部を充填メッキし、ビア導体３４及び中間パッド１２を形成する。工程２１でメッキレジスト層９２を除去し、さらに、電界Ｃｕメッキが形成されず露出した無電界Ｃｕメッキ層をクイックエッチングにより除去することにより、第二導体側切欠部１８の形成された第二導体層４Ｃを形成する。その後、工程２２で高分子材料誘電体層３Ｂを形成する。なお、その後、図１３の工程２３で高分子材料誘電体層３Ｂにビア孔３４ｈを形成し、さらに工程２４で該ビア孔３４ｈを埋めるビア導体３４と端子パッド１０，１０’とをメッキ形成している。
【００５７】
さて、図１等から明らかなように、本発明にかかる配線基板１は、第一側配線積層部６６にのみコンデンサを形成し、第二側配線積層部７にはコンデンサを形成していない。セラミック誘電体層５の材料等にもよるが、必要な静電容量（例えば１μＦ以上）は第一側配線積層部６６だけで確保できる。そうだとすれば、第二側配線積層部７にコンデンサは不要である。ところがこの構成においては、コンデンサを有さない分だけ第二側配線積層部７の導体層の層数が第一側配線積層部６６の導体層の層数よりも少なくなる。また、第二側配線積層部７の層厚が第一側配線積層部６６の層厚よりも小となる。この結果、基板コア部２の上下で強度バランスの不均衡が生じ、反りや剥がれに対する信頼性の低下が懸念される。コンデンサの電極に相当する層レベルに、電源又はグランドの面導体を形成する構造も考えられるが、その構造は無駄が多い。
【００５８】
そこで本発明では、図１４（ａ）（ｂ）に対比して示すごとく、基板コア部２から数えて第一側の複合積層部６に相当する層レベルにおいて、該複合積層部６に含まれる高分子材料誘電体層３Ａよりも厚みが増加された高分子材料誘電体層３３を第二側配線積層部７が備える構造としている。第一側配線積層部６６の複合積層部６に含まれる高分子材料誘電体層３Ａの厚さをＤ１とし、第二側配線積層部７の高分子材料誘電体層３３の厚さをＤ２とすると、Ｄ２≒２Ｄ１である。なお、高分子材料誘電体層の厚さは、基本的に上下の導体層に挟まれた部分の厚さで定義する。
【００５９】
上記のような厚さＤ２を持つ高分子材料誘電体層３３は、二回のフィルムラミネートによって得ることとしている。高分子材料誘電体層は、第一側か第二側かを問わず、全て同一厚さ及び同一材料からなるビルドアップ用樹脂フィルムを用いるようにしているので、Ｄ２≒２Ｄ１となる。複数回に分けて高分子材料誘電体層３３を形成するのには理由がある。以下、転写元基板工程の終了後から、詳細に説明していく。なお、図４の工程１から始まって図１０の工程１５（転写元基板除去工程）までは、基板コア部２上に複合積層部６を第一側配線積層部６６の一部として形成する工程である。
【００６０】
図１０の工程１５に示す転写元基板除去工程が終了したら、コンデンサの上側の電極をなす第二導体層４Ｃを形成する段階に入る。このとき、第二側は基板コア部２上にベース導体層４ａ及び高分子材料誘電体層３ａを設けた段階まで進んでいる。すなわち、第二側配線積層部７の形成は、先に説明した第二積層体形成工程（図６の工程１１）の段階で止まっている。
【００６１】
コンデンサの電極をなす第二導体層４Ｃを形成するために、図１０の工程１６に示すごとく、複合積層部６に層間接続用のビア導体３４を形成するためのビア孔３４ｈを穿つ工程を行なう。この工程は、セラミック側高分子材料充填部１６に対し、転写元基板５０を除去することにより露出した主表面側からビア孔３４ｈをレーザー加工により形成する工程とされる。レーザーＬＢは、ＣＯ２レーザー、ＹＡＧレーザー又はエキシマレーザーである。レーザー加工によりビア孔３４ｈを形成する方法の他、フォトリソグラフィー技術によってビア孔３４ｈを形成する方法も採用できる。ビア孔を穿つ工程を行なう間も、第二側は高分子材料誘電体層３ａが露出したままである。したがって、フォトリソグラフィー技術を採用する場合には、第二側の高分子材料誘電体層３ａがエッチングされないようにテープ等の保護材でマスキングを行なうとよい。レーザーＬＢによる方法だと、こうした手間が不要なので工程数が少なく済む。
【００６２】
工程１６に示すごとく、ビア孔３４ｈは、面内方向において導体側切欠部１８を充填する高分子材料が第一導体層４Ｂをなす導体パターンとの間に残る大きさ（直径）を持つとともに、複合積層部６をなすセラミック誘電体層５、第一導体層４Ｂ及び高分子材料誘電体層３Ａを表面側からこの順序で貫いて底部にベース導体層４Ａをなす導体が露出する形態をなす。直径を制限してビア孔３４ｈを形成することで、第一導体層４Ａとは直流的に分離されるように第二導体層４Ｃ（ベース導体層４Ａにビア導体３４で接続される）を容易に形成することが可能である。ビア孔３４ｈの直径は、適宜調整されるレーザーＬＢのスポット径に対応したものとなる。
【００６３】
次に、図１１の工程１７に示すごとく無電解メッキ層９１を形成する工程に移るが、その前に、ビア孔３４ｈ内を高分子材料に対して腐蝕力を有する薬液（デスミア液）で洗浄する。ビア孔３４ｈの底部には、レーザー加工に由来するスミア（樹脂残渣）が付着しているからである。デスミア液としては、たとえばアルカリ性過マンガン酸カリ溶液を使用することができる。なお、ビア孔３４ｈの底部のスミアを除去する工程には、デスミア液を用いる湿式を採用できる。また、生産性を考慮して、デスミア液にワーク（製造中の配線基板）の全部を浸漬する方法が好適である。
【００６４】
ビア孔３４ｈ内のスミアを除去する工程が終了したら、水洗・中和等の各洗浄工程を行ない、さらに、ワーク（製造中の配線基板）の表面を活性化した後、工程１７の無電解Ｃｕメッキ工程に移る。無電解Ｃｕメッキ工程では、ワークの表面全体に無電解メッキ層９１が形成される。ワークの表面を活性化する活性化工程や無電解Ｃｕメッキ工程では、活性化処理液や無電解Ｃｕメッキ液にワークをそのまま浸漬するので、第二側の高分子材料誘電体層３ａの表面にも無電解Ｃｕメッキ層９１が形成されることになるが、これは後述のクイックエッチングにより簡単に除去できる。
【００６５】
無電解Ｃｕメッキ層９１は、工程２０の電解Ｃｕメッキ工程を行なうための通電用の下地導体である。電解Ｃｕメッキ工程は、ビア孔３４ｈの内面にビア導体３４を形成するとともに、このビア導体３４と一体に第二導体層４Ｃを形成する工程である。電解Ｃｕメッキ工程は、導体パターンを形成するべき部分だけが露出するようにメッキレジスト９２を形成した状態で行なう。メッキレジスト９２は、工程１８に示すごとく、フィルム状に成形したドライフィルムレジスト９２を貼着した後に、工程１９に示すごとく、該ドライフィルムレジスト９２をフォトリソグラフィー技術によりパターニングすることによって形成される。メッキレジスト９２は、第二側の高分子材料誘電体層３ａ上にも全面を被覆するように形成する。該高分子材料誘電体層３ａが電解Ｃｕメッキ液に接触することを防ぐためである。メッキレジスト９２のパターニング終了後、図１２の電解Ｃｕメッキ工程を行ない、セラミック誘電体層５に対して第一導体層４Ｂとは反対側から第二導体層４Ｃを積層する。こうして、第一導体層４Ｂ、セラミック誘電体層５及び第二導体層４Ｃによるコンデンサ構造が完成する。
【００６６】
なお、ビア導体３４はビア孔３４ｈ内の全部にメッキ導体を充填したフィルドビアとしているが、ビア孔３４ｈの内壁面にのみメッキ導体を形成するコンフォーマルビアも採用可能である。また、本実施形態では無電解Ｃｕメッキ工程により通電用の下地導体を形成したのち、電解Ｃｕメッキ工程を行なうセミアディティブ法を採用しているが、無電解メッキ法のみで必要な厚さの第二導体層４Ｃを形成することも可能である。
【００６７】
上記のようにしてコンデンサ構造を完成させたら、次に工程２１に示すごとく、第一側と第二側のメッキレジスト９２を除去し、無電解メッキ層９２をクイックエッチングにより除去する。その後、ビア形成及びメッキ技術を用いたビルドアップ法によって第一側の外部接続端子（端子パッド１０）及び第二側の外部接続端子（端子パッド１０’）まで形成する。具体的には、第一側の第二導体層４Ｃ上に高分子材料誘電体層３Ｂを形成するとともに、第二側の高分子材料誘電体層３ａをその高分子材料誘電体層３ａとは別の高分子材料誘電体層３ｂで被覆する。第二側の高分子材料誘電体層３ａは、図１２のビア孔３４ｈ形成時のデスミア工程で面粗しされているので、上記のように新たに高分子材料誘電体層３ｂを形成する。このようにすれば、それら高分子材料誘電体層３ａ及び高分子材料誘電体層３ｂが合体し、面粗しされていない表面を持つ厚い高分子材料誘電体層３３を得ることができる。
【００６８】
仮に、面粗しされたままの第二側の高分子材料誘電体層３ａに、工程２３に示すごとくビア孔３４ｈを形成し、工程２４に示すごとく端子パッド１０’を形成するとする。その場合、該高分子材料誘電体層３ａはデスミア処理を２度受けることになり、過度に面粗しされてしまう。このことは、第一側と第二側とでメッキ条件が相違することを意味し、均一な厚さ及び均一な特性のメッキ層を形成することが困難になる問題を引き起こす。ところが、本発明によれば、図１２の工程２２に示すように、第二側にも新たに高分子材料誘電体層３ｂを形成するので、そうした問題が一切ない。ただし、第一側の高分子材料誘電体層３Ｂと第二側の高分子材料誘電体層３３の厚さが相違するので、ビア孔形成時に照射するレーザーの条件を適宜調整することが必要である。
【００６９】
また、第二側に厚い高分子材料誘電体層３３を設けることにより、第二側配線積層部７の強度が向上するという効果も期待できる。表面状態の改善目的だけなら、そもそも面粗れが起きないように第二側の高分子材料誘電体層３ａを保護してデスミア工程を行なったり、デスミア液を第一側にのみスプレーする方法でデスミア工程を行なったり、デスミア工程を乾式にて行なったりすれば足りる。ところが、それだけでは第二側配線積層部７の強度向上という効果を望めない。したがって、本実施形態の手順を採用することが好適である。もちろん、第二側の高分子材料誘電体層３ａを保護してデスミア工程を行なったり、デスミア液を第一側にのみスプレーする方法でデスミア工程を行なったり、デスミア工程を乾式にて行なったりする方法は、生産性の点で本実施形態よりも劣るという理由もある。
【００７０】
また、第一側及び第二側の高分子材料誘電体層３Ｂ，３ｂは、予めフィルム状に成形した高分子材料をラミネートする方法の他、液状の高分子材料を塗布及び乾燥することによっても形成することができるが、前者の方法が好適である。図１等から分かるように、本発明にかかる配線基板１は、複合積層部６を基板コア部２上に形成するときに使ったガイド貫通孔７０ｈが残存するが、両端が高分子材料誘電体層３Ｂ，３ｂで塞がれているのでガイド貫通孔７０ｈは外観に現れない。ガイド貫通孔７０ｈをきれいに塞ぐように高分子材料誘電体層３Ｂ，３ｂを形成するには、フィルム状に成形した高分子材料をラミネートする方法が好適である。もちろん、ガイド貫通孔７０ｈが最終製品に残らないように、製品部分を取り囲む捨て代部分にガイド貫通孔７０ｈを形成する設計とすれば、上記の事項を一切考慮する必要がないので好ましいといえる。
【００７１】
なお、図１に示す構成では、第二側配線積層部７が第一側配線積層部６６よりも厚みが小さく形成されていたが、図１５に示すように、第二配線積層部７の厚みをさらに増して第一側配線積層部とその厚みを同等にすることが可能である。このようにすると、配線基板製造時に基板に生ずる反りを軽減することができる。図１５において第二側配線積層部７は、厚みが増加された高分子材料誘電体層３３，３３’が、導体層４ａ’を介して複数層形成されている（ここでは２層であるが、複数の導体層を介して３層以上形成してもよい）。第二側配線積層部７の厚み増加に伴い、裏面側金属端子パッド１０’から該第二側配線積層部７内の配線層４ｙまでのビア深さが非常に大きくなる場合には、厚みが増加された高分子材料誘電体層を、上記３３，３３’のごとく導体層４ａ’を介して複数層に分けて形成することで、個々の高分子材料誘電体層ないのビアの深さを縮小でき、ビア形成時の欠陥発生（例えば充填不良など）等を効果的に抑制することができる。この場合、第二側配線積層部７内にて、配線層４ｙと裏面側金属端子パッド１０’との間に形成される、個々の厚みが増加された高分子材料誘電体層３３，３３’に随伴する導体層４ａ，４ａのパターン（ビアパッドのパターン）を同一のパターンに形成しておくとよい。
【図面の簡単な説明】
【００７２】
【図１】本発明の配線基板の一実施形態を示す断面図。
【図２】図１の配線基板の製造工程を示す第１図。
【図３】同じく第２図。
【図４】同じく第３図。
【図５】同じく第４図。
【図６】同じく第５図。
【図７】同じく第６図。
【図８】同じく第７図。
【図９】同じく第８図。
【図１０】同じく第９図。
【図１１】同じく第１０図。
【図１２】同じく第１１図。
【図１３】同じく第１２図。
【図１４】配線積層部の拡大断面図。
【図１５】第二側配線積層部の変形例を示す拡大断面図。
【符号の説明】
【００７３】
１  配線基板
２  基板コア部
３Ａ，３ａ，３Ｂ，３ｂ，３３  高分子材料誘電体層
４Ａ  ベース導体層
４Ｂ  第一導体層
４Ｃ  第二導体層
４Ｄ  第三導体層
５  セラミック誘電体層
６  複合積層部
６６  第一側配線積層部
７  第二側配線積層部
１６  セラミック側切欠部
１７  セラミック側高分子材料充填部
１８  導体側切欠部
１９Ｓ  第二導体側高分子材料充填部
２１  連通切欠部
３４  ビア導体
３４ｈ  ビア孔
５０  転写元基板
６０  第一積層体
７０  第二積層体
【図１】
2006261658.tif 000003
【図２】
2006261658.tif 000004
【図３】
2006261658.tif 000005
【図４】
2006261658.tif 000006
【図５】
2006261658.tif 000007
【図６】
2006261658.tif 000008
【図７】
2006261658.tif 000009
【図８】
2006261658.tif 000010
【図９】
2006261658.tif 000011
【図１０】
2006261658.tif 000012
【図１１】
2006261658.tif 000013
【図１２】
2006261658.tif 000014
【図１３】
2006261658.tif 000015
【図１４】
2006261658.tif 000016
【図１５】
2006261658.tif 000017