(57)【要約】【課題】  プラスチック基板の熱膨張によるミスアラインメントを防ぐことができる薄膜トランジスタ表示板の製造方法を提供する。【解決手段】  本発明は、基板上にゲート電極を有するゲート線を形成する工程と、前記ゲート線上部にゲート絶縁膜及び半導体層を形成する工程と、前記半導体層を１次パターニングする工程と、前記半導体層を２次パターニングする工程と、前記半導体層及び前記ゲート絶縁膜上にソース電極を有するデータ線及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程と、前記ドレイン電極と接続されている画素電極を形成する工程を含む薄膜トランジスタ表示板の製造方法を提供する。【選択図】      図２
2006190967.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極を有するゲート線を形成する工程と、
前記ゲート線上部にゲート絶縁膜及び半導体層を形成する工程と、
前記半導体層を１次パターニングする工程と、
前記半導体層を２次パターニングする工程と、
前記半導体層及び前記ゲート絶縁膜上にソース電極を有するデータ線及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程と、
前記ドレイン電極に接続する画素電極を形成する工程とを含む薄膜トランジスタ表示板の製造方法。
【請求項２】
１次パターニング工程において、前記ゲート絶縁膜及び半導体層を形成する工程の前後双方でのゲート電極を完全に覆う幅と長さに半導体層をパターニングする請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記ゲート絶縁膜及び半導体層を形成する工程において、前記基板は熱膨張する基板である請求項１又は２に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記半導体層の１次パターニング工程後に、前記熱膨張した基板を元の大きさに回復させる請求項３に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
２次パターニング工程において、元の大きさに回復した基板上のゲート電極を完全に覆う幅と大きさに半導体層をパターニングする請求項４に記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記半導体層を１次パターニングする工程及び前記半導体層を２次パターニングする工程において、島状にパターニングする請求項１〜５のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
前記画素電極を形成する工程の前に絶縁物質からなる保護膜を形成する工程を含む請求項１〜６のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記保護膜を形成する工程は、無機物質からなる第１保護膜を形成する工程及び有機物質からなる上部保護膜を形成する工程を含む請求項７に記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
前記ゲート絶縁膜及び半導体層を形成する工程の後、不純物がドープされている非晶質ケイ素からなるオーミック接触層を形成する工程を連続して行う請求項１〜８のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記基板はプラスチック基板からなる請求項１〜９のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記プラスチック基板は、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミドから選択される１種または２種以上で形成する請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記基板の上部及び下部の少なくとも一方に基板保護膜を形成する工程をさらに含む請求項１〜１１のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記画素電極を形成する工程の前にカラーフィルタを形成する工程をさらに含む請求項１〜１２のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
前記半導体層を２次パターニングする工程及び前記ソース電極を有するデータ線及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程は、第１部分と、前記第１部分より厚さが厚い第２部分と、前記第１部分の厚さより厚さが薄い第３部分を有する感光膜パターンを用いてパターニングする請求項１〜１３のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記第１部分は前記ソース電極と前記ドレイン電極の間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成する請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板の製造方法に関し、特に、プラスチック基板のような可撓性基板を備える薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
現在広く使用されている平板表示装置の代表的なものが液晶表示装置及び有機発光表示素子である。
液晶表示装置は、一般に電界生成電極と偏光板を有する一対の表示板の間に位置した液晶層を備える。電界生成電極は、液晶層に電界を生成し、このような電界の強さが変化するにより、液晶分子の配列が変化する。例えば、電界が印加された状態で、液晶層の液晶分子がその配列を変化させて液晶層を通る光を偏光させる。ここに偏光フィルターを適切に配置すれば、偏光フィルターが偏光した光を遮断し、暗領域を形成することにより、所望の映像を表示する。
【０００３】
有機発光表示装置は、正孔注入電極（アノード）と、電子注入電極（カソード）と、これらの間に形成されている有機発光層とを備え、アノードから注入される正孔とカソードから注入される電子とが、有機発光層で再結合し、消滅しながら発光する自発光型表示装置である。
ところが、このような液晶表示装置または有機発光表示装置は、重くて破損し易いガラス基板を使用しており、携帯性及び大画面表示に限界がある。
【０００４】
そのため、近年、軽量で衝撃に強く、かつプラスチックなどの可撓性基板を用いる表示装置が開発されている。
従来のガラス基板の代わりに柔軟性を有するプラスチック基板を用いることで、携帯性、安全性及び軽量性等の面で従来のガラス基板に比較して多くの利点がある。また、製造工程においても、プラスチック基板は、蒸着または印刷によって製作可能であるので、製造コストを低減することができ、従来のシート単位の工程と異なって、ロール・ツー・ロール工程で表示装置を作製することができるので、大量生産による安価な表示装置を製造することができる。
【０００５】
しかし、プラスチック基板は、熱に弱く、高温工程で膨張し易いという問題点がある。その結果、プラスチック基板の製造工程において、膨張によるパターン間のミスアラインメントが生ずることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、前記問題点を解決するためになされたものであり、プラスチック基板の熱膨張によるミスアラインメントを防ぐことができる薄膜トランジスタ表示板の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート電極を有するゲート線を形成する工程と、前記ゲート線上部にゲート絶縁膜及び半導体層を形成する工程と、前記半導体層を１次パターニングする工程と、前記半導体層を２次パターニングする工程と、前記半導体層及び前記ゲート絶縁膜上にソース電極を有するデータ線、及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程と、前記ドレイン電極と接続されている画素電極を形成する工程とを含む。
【０００８】
この製造方法では、１次パターニング工程において、前記半導体層を、前記ゲート絶縁膜及び半導体層を形成する工程の前後双方でのゲート電極を完全に覆う幅と長さに半導体層をパターニングすることが好ましい。これにより、ゲート絶縁膜、半導体層等の形成工程によって熱が発生し、それに起因して基板が熱膨張又は変形した場合においても、薄膜トランジスタの各構成部材の適切な配置を実現することができる。
【０００９】
ゲート絶縁膜及び半導体層を形成する工程において、前記基板は、熱膨張する基板であることが好ましい。これにより、薄膜トランジスタの各構成部材をより適切な位置に配置する制御を行うことが容易となる。
前記半導体層の１次パターニング工程の後に、前記熱膨張した基板を元の大きさに回復させることが好ましい。ここで、熱膨張した基板を元の大きさに回復されるとは、熱膨張を取り除くこと、つまり、基板に負荷された熱を、好ましくは、常温程度まで低下させることを意味する。これにより、２次パターニングの前に、基板本来の形状、さらに基板とゲート電極と半導体層との設計した配置関係に戻すことができる。
【００１０】
２次パターニング工程において、元の大きさに回復した基板上のゲート電極を完全に覆う幅と大きさに半導体層をパターニングすることが好ましい。これにより、基板とゲート電極と半導体層との間のミスアライメントを最小限に止めることができ、設計どおりの薄膜トランジスタを精密に形成することが可能となる。
また、前記半導体層を１次パターニングする工程及び前記半導体層を２次パターニングする工程において、島状にパターニングすることが好ましい。
【００１１】
さらに、前記画素電極を形成する工程の前に絶縁物質からなる保護膜を形成する工程を含むことが好ましい。これにより、半導体層、ソース電極、データ電極、さらには画素電極等とのミスアライメント又は短絡を確実に防止することができる。
特に、前記保護膜を形成する工程は、無機物質からなる第１保護膜を形成する工程及び有機物質からなる上部保護膜を形成する工程を含むことが好ましい。これにより、所望の保護特性を得ることができるとともに、有機物質からなる上部保護膜によって、データ線、ドレイン電極等の導電性部材と上部膜とのミスアラインメントを相殺することができ、有効にクロストークの発生を防止することができる。
【００１２】
また、前記ゲート絶縁膜及び半導体層を形成する工程の後、不純物がドープされている非晶質ケイ素からなるオーミック接触層を形成する工程を連続して行うことが好ましい。これにより、半導体層上に形成されるソース電極及びドレイン電極等との接触を良好にし、接触抵抗を低減することができる。
さらに、前記基板はプラスチック基板からなることが好ましい。これにより、軽量で衝撃に対する強度を得ることができ、携帯性及び大画面表示に対応することが可能になる。
【００１３】
また、プラスチック基板は、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミドから選択される１種または２種以上で形成することが好ましい。これらの材料は、汎用性があって安価であるとともに、透光性及び強度に優れるからである。
【００１４】
前記基板の上部及び下部の少なくとも一方に基板保護膜を形成する工程をさらに含むことが好ましい。これにより、外部からの酸素又は水分などが流入するのを防ぐとともに、上層又は下層からの不純物などの拡散を防止することができる。
前記画素電極を形成する工程の前にカラーフィルタを形成する工程をさらに含むことが好ましい。これにより、簡便にカラー表示の対応が可能となる。
【００１５】
前記半導体層を２次パターニングする工程及び前記ソース電極を有するデータ線及び前記ソース電極と所定間隔で対向するドレイン電極を形成する工程は、第１部分と、前記第１部分より厚さが厚い第２部分と、前記第１部分の厚さより厚さが薄い第３部分を有する感光膜パターンを用いてパターニングすることが好ましい。これにより、光の透過性をその膜厚で制御することができるために、簡便な方法によって、選択的なエッチングが可能となる。
【００１６】
前記第１部分は前記ソース電極と前記ドレイン電極の間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成することが好ましい。このような配置により、ソース電極と前記ドレイン電極の間及びデータ線上部における被パターニング対象の選択的なエッチン又は膜厚等の制御を簡便に行うことができる。
【発明の効果】
【００１７】
半導体層を形成した後にこの半導体層を１次パターニングした際、製造工程に起因して基板及び／又は半導体層もしくはそれらの間に介在する層等に、膨張、変形等が生じていたとしても、その１次パターニング後に、再度この半導体層を２次パターニングすることにより、膨張、変形等が回復した場合に生じるゲート電極と半導体層との間のミスアライメントを最小限に止めることができる。これによって、精密に薄膜トランジスタを形成することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００１９】
実施例１
まず、図１及び図２を参照して、本発明の一実施形態による薄膜トランジスタ表示板について詳細に説明する。
本実施形態による薄膜トランジスタ表示板は、基板１１０の下部及び上部に酸化ケイ素（ＳｉＯ2）または窒化ケイ素（ＳｉＮx）のような無機物質または有機物質などからなる基板保護膜１１１ａ、１１１ｂが形成されている。
【００２０】
基板１１０は、一連の製造工程において、その形状及び／又は大きさ等が変化する材料、好ましくは、熱によって、膨張及び／又は変形する材料、例えば、プラスチック素材からなる基板が適当である。具体的には、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミド等から選択された１種または２種以上で構成することができ、２以上の層を積層してもよい。
【００２１】
基板保護膜１１１ａ、１１１ｂは、外部から酸素または水分などが流入するのを防ぐ役割を果たすものとして、プラスチック基板１１０の下部及び上部の両方に形成することが好ましいが、下部及び上部のいずれか一方にのみ形成したり、場合によって省略することもできる。
基板保護膜１１１ｂ上には、ゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、横方向に延びており、各ゲート線１２１の一部は、複数のゲート電極１２４、拡張部１２７及び外部回路連結のために拡張された幅を有するゲート線の端部１２９を含む。
【００２２】
ゲート線１２１は、物理的性質が異なる二つの膜、つまり下部膜１２１ｐとその上の上部膜１２１ｑを有する。下部膜１２１ｐは、ゲート信号の遅延や電圧降下を低減することができるように低い比抵抗の金属、例えばアルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系の金属からなる。一方、上部膜１２１ｑは、他の物質、特にＩＺＯ（indium zinc oxide）との物理的、化学的、電気的な接触特性が優れた物質、例えばモリブデン（Ｍｏ）、モリブデン合金（例：モリブデン-タングステン（ＭｏＷ）合金）、クロム（Ｃｒ）などからなる。下部膜１２１ｐと上部膜１２１ｑの組み合わせの例には、アルミニウム（アルミニウム合金）／モリブデン（モリブデン合金）がある。図２で、ゲート電極１２４の下部膜と上部膜とは、それぞれ図面符号１２４ｐと１２４ｑとで、拡張部１２７の下部膜と上部膜とは、それぞれ図面符号１２７ｐと１２７ｑとで、ゲート線の端部１２９の下部膜と上部膜とは、１２９ｐと１２９ｑとで表示した。
【００２３】
ゲート線１２４の側面は傾斜しており、その傾斜角は基板１１０の表面に対して約３０から８０度である。
ゲート線１２１上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には、水素化非晶質シリコンなどからなる島状半導体層１５４が形成されている。
【００２４】
島状半導体層１５４の上部にはシリサイドまたはｎ型不純物が高濃度にドープされているｎ+水素化非晶質ケイ素などの物質からなる島状オーミック接触部材１６３、１６５が形成されている。島状オーミック接触部材１６３、１６５は対をなして島状半導体層１５４上に位置している。島状半導体層１５４と島状オーミック接触部材１６３、１６５との側面も傾斜し、傾斜角は基板１１０に対して３０から８０度である。
【００２５】
オーミック接触部材１６３、１６５及びゲート絶縁膜１４０上には、それぞれ複数のデータ線１７１、複数のドレイン電極１７５及び複数のストレージキャパシタ用導電体１７７が形成されている。
データ線１７１は、縦方向に延びてゲート線１２１と交差し、データ電圧を伝達する。各データ線１７１は、外部回路連結のために拡張された幅を有するゲート線の端部１７９及びドレイン電極１７５に向けて延びた複数の枝がソース電極１７３を有する。一対のソース電極１７３とドレイン電極１７５は互いに分離されて、ゲート電極１２４に対し互いに反対側に位置している。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、島状半導体層１５４と共に薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５の間の島状半導体層１５４に形成される。
【００２６】
ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重なっている。
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５は、クロム（Ｃｒ）、アルミニウム（Ａｌ）またはモリブデン（Ｍｏ）などからなる単一層、二層または三層として形成できる。三層に形成する場合、第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐは、下部層との接着性が優れて、半導体層をなすケイ素への拡散を防ぐ金属で形成し、第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒは、ＩＴＯまたはＩＺＯとの接着性が優れた金属で形成される。好ましくは、モリブデン（Ｍｏ）を含む第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、アルミニウム（Ａｌ）を含む第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ及びモリブデン（Ｍｏ）を含む第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒが順に形成される。
【００２７】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７もゲート線１２１と同様に、その側面が基板１１０に対して約３０から８０度それぞれ傾斜している。
島状オーミック接触部材１６３、１６５は、島状半導体層１５４と、その上部のソース電極１７３及びドレイン電極１７５の間に存在し、接触抵抗を低くする役割を果たす。
【００２８】
データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７上には、保護膜１８０ｐ、１８０ｑが形成されている。
保護膜１８０ｐ、１８０ｑは、窒化ケイ素（ＳｉＮｘ）などからなる下部保護膜１８０ｐと有機物質からなる上部保護膜１８０ｑとにより形成されている。下部保護膜１８０ｐは、約５００から２０００Åの厚さに形成されており、上部保護膜１８０ｑは２から３．５μｍの厚さに形成されている。有機物質からなる上部保護膜１８０ｑは、データ線１７１、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と上部膜とのミスアラインメントを相殺し、クロストークが発生するのを防ぐ。
【００２９】
保護膜１８０ｐ、１８０ｑには、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、ゲート線の端部１２９及びデータ線の端部１７９をそれぞれ露出するコンタクトホール１８５、１８７、１８１、１８２が形成されている。
保護膜１８０ｐ、１８０ｑ上にはＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
【００３０】
画素電極１９０は、コンタクトホール１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７とそれぞれ物理的・電気的に接続されて、ドレイン電極１７５からデータ電圧の印加を受け、ストレージキャパシタ用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することにより、液晶層の液晶分子を再配列する。
【００３１】
接触補助部材８１、８２は、コンタクトホール１８１、１８２を通じてゲート線の端部１２９とデータ線の端部１７９とにそれぞれ接続されている。接触補助部材８１、８２は、ゲート線の端部１２９またはデータ線の端部１７９と駆動集積回路のような外部装置との接着性を補完し、それらを保護する。
以下、図３から図９Ｂを参照して、本発明の一実施形態による薄膜トランジスタ表示板の製造方法について説明する。
【００３２】
まず、プラスチック素材からなる基板１１０を用意する。基板１１０は、ポリアクリレート、ポリエチレンエーテルフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホンまたはポリイミド等から選択された１種または２種以上からなり、２以上の層を積層して形成することもできる。
次に、図３のように、プラスチック基板１１０の下部及び上部に基板保護膜１１１ａ、１１１ｂを形成する。基板保護膜１１１ａ、１１１ｂは、酸化ケイ素ＳｉＯ2または窒化ケイ素ＳｉＮxを化学気相蒸着法で形成する。基板保護膜１１１ａ、１１１ｂは、プラスチック基板１１０下部及び上部の両方に形成することが好ましいが、下部及び上部のいずれか一方にのみ形成することもでき、場合によって省略することもできる。基板保護膜２１１ａ、２１１ｂは、外部から酸素または水分等の通過を防ぐ役割を果たす。
【００３３】
次に、図４Ａ及び図４Ｂのように、基板保護膜２１１ｂ上にゲート電極１２４、拡張部１２７及び外部回路部であるゲート線の端部１２９を含むゲート線１２１を形成する。
ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１は、単一層または二層に形成できるが、本実施形態では、アルミニウム（Ａｌ）またはアルミニウムにネオジム（Ｎｄ）が所定量添加されたアルミニウム合金（Ａｌ-Ｎｄ）を含む第１金属層１２１ｐ及びモリブデン（Ｍｏ）を含む第２金属層１２１ｑからなる二層に形成する。
【００３４】
第１金属層１２１ｐ及び第２金属層１２１ｑは、共スパッタリングで形成する。共スパッタリングのターゲットとしては、アルミニウムまたはアルミニウム（Ａｌ）にネオジム（Ｎｄ）が所定量添加されたアルミニウム合金（Ａｌ-Ｎｄ）とモリブデン（Ｍｏ）とを使用する。
初期にモリブデン合金ターゲットにはパワーを印加せず、アルミニウムまたはアルミニウム合金ターゲットにのみパワーを印加して、基板上にアルミニウムまたはアルミニウム合金からなる第１金属層１２１ｐを形成する。この場合、約２５００Å程度の厚さを有することが好ましい。
【００３５】
次に、アルミニウムターゲットに印加されるパワーをオフした後、モリブデン合金ターゲットにパワーを印加して、第２金属層１２１ｑを形成する。
次に、前記第１金属層１２４ｐ、１２７ｐ、１２９ｐ及び第２金属層１２４ｑ、１２７ｑ、１２９ｑを一度にエッチング工程でパターニングする。
その後、図５のように、ゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１を覆うように、窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ2）を蒸着してゲート絶縁膜１４０を形成する。
【００３６】
次いで、ゲート絶縁膜１４０上に真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０を連続して積層する。
ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０は、約１３０から１８０℃、好ましくは約１５０℃で、各々約２０００から５０００Å、１０００から３５００Å及び２００から１０００Åの厚さに形成する。
【００３７】
この工程で、プラスチック素材からなる基板１１０は熱膨張する。素材によって異なるが、一般に、約５０ｐｐｍ/Ｋから６０ｐｐｍ/Ｋの熱膨張係数を有するプラスチック素材からなる基板１１０は、前記ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０の形成工程で膨脹する。
このような基板１１０の膨脹により、基板１１０上部に形成されているゲート電極１２４、複数の拡張部１２７及びゲート線の端部１２９を含むゲート線１２１が元の位置からずれる。
【００３８】
ここで、元のゲート電極１２４の位置を基準に真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０をエッチングすれば、ゲート電極１２４とのミスアラインメントが大きくなるため、正確な位置に薄膜トランジスタチャンネルを形成することができない。
そのため、本発明では、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を２回パターニングすることにより、ゲート電極１２４とのミスアラインメントを最少化することができる。
【００３９】
より詳細には、まず、図６Ａ及び図６Ｂのように、不純物がドープされた非晶質シリコン層１６０と真性非晶質シリコン層１５０とを任意の幅と長さを有する大きさに１次パターニングして、第１半導体層１５２及び第１オーミック接触部材１６２を形成する。
つまり、１次パターニングは、それ以前のプロセス、例えば、ゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０等の形成工程に起因して膨張した後の基板に対して行う。
【００４０】
この１次パターニングは、第１半導体層１５２及び第１オーミック接触部材１６２は、基板１１０が膨脹する前、つまりゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を形成する工程前の元のゲート電極１２４の位置と、基板１１０が膨脹した後、つまりゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を形成する工程の後のゲート電極１２４が変更した位置を完全に覆う幅と長さの充分な大きさを有する島状にパターニングする。
【００４１】
島状の第１半導体層１５２及び第１オーミック接触部材１６２が形成される場合、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０のように基板１１０全面を覆う上部層によって基板１１０を固定する応力が弱くなり、基板１１０は常温で元の形状（位置）に回復する。
基板１１０が元の形状に戻ることにより、基板１１０上に形成されているゲート電極１２４も元の位置に復元する。
【００４２】
次に、図７Ａ及び図７Ｂのように、復元した一つのゲート電極１２４を基準に島状の第１半導体層１５２及び第１オーミック接触部材１６２を２次パターニングして、島状の第２半導体層１５４及び第２オーミック接触部材１６４を形成する。
つまり、２次パターニングは、１次パターニングでの膨張した後の基板に対して行ったパターニングの後であって、さらに基板が元の形状及び／又は大きさに回復した後に行う。
【００４３】
第２次パターニングは、ゲート電極１２４の上部に薄膜トランジスタチャンネルが形成される位置に合せて行う。
このように、基板の膨脹を考慮した１次パターニングで任意の大きさの島状の第１半導体層１５２及び第１オーミック接触部材１６２を形成し、常温で基板１１０が元の位置に復元した後、正確な配置となるように２次パターニングして島状の第２半導体層１５４及び第２オーミック接触部材１６４を形成することにより、ゲート電極１２４と半導体層１５４の間におけるミスアラインメントを最少化することができる。
【００４４】
次に、図８Ａ及び図８Ｂに示すように、第２オーミック接触部材１６４及びゲート絶縁膜１４０上にスパッタリング法などで金属層を形成する。金属層は、単一層または二層もしくは三層に形成できるが、本実施形態では、モリブデン（Ｍｏ）を含む第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、１７９ｐ、アルミニウム（Ａｌ）を含む第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ及びモリブデン（Ｍｏ）を含む第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒ、１７９ｒを順次に形成する。第１金属層１７１ｐ、１７３ｐ、１７５ｐ、１７７ｐ、１７９ｐ、第２金属層１７１ｑ、１７３ｑ、１７５ｑ、１７７ｑ、１７９ｑ及び第３金属層１７１ｒ、１７３ｒ、１７５ｒ、１７７ｒ、１７９ｒを計約３０００Å程度の厚さに形成する。
【００４５】
その後、前記積層膜をエッチング液で一度にフォトエッチングして、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を形成する。
次いで、ソース電極１７３及びドレイン電極１７５の間の第２オーミック接触部材１６４をドライエッチングして、島状オーミック接触部材１６３、１６５で形成する。
【００４６】
次に、図９Ａ及び図９Ｂに示すように、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７及びデータ線の端部１７９を覆う保護膜１８０ｐ、１８０ｑを形成する。
保護膜１８０ｐ、１８０ｑは、窒化ケイ素（ＳｉＮｘ）などからなる下部保護膜１８０ｐと、ポリイミドなどの有機物質からなる上部保護膜１８０ｑを有する二層に形成する。この場合、下部保護膜１８０ｐは、約５００から２０００Åの厚さに形成し、上部保護膜１８０ｑは約２から３．５μｍの厚さに形成する。
【００４７】
その後、下部保護膜１８０ｐと上部保護膜１８０ｑ内に、マスクを用いたフォトエッチング工程により、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、ゲート線の端部１２９及びデータ線の端部１７９をそれぞれ露出させるコンタクトホール１８５、１８７、１８１、１８２を形成する。
最後に、図１及び図２のように、ドレイン電極１７５とコンタクトホール１８５を通じて接続される画素電極１９０と接触補助部材８１、８２などを保護膜１８０上に形成する。
【００４８】
前記のように、下部保護膜１８０ｐと有機物質からなる上部保護膜１８０ｑを含む２層の保護膜を形成することにより、ソース電極１７３、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と、その後形成される画素電極１９０とのミスアラインメントを相殺して、クロストークを防止することができる。
実施例２
まず、図１０Ａ及び図１０Ｂを参照して、本発明の他の実施形態による薄膜トランジスタ表示板について詳細に説明する。
【００４９】
図１０Ａ及び１０Ｂに示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同様である。
即ち、プラスチック基板１１０上に複数のゲート電極１２４、複数の拡張部１２７及び複数の端部１２９をそれぞれ有する複数のゲート線１２１が形成され、その上にゲート絶縁膜１４０、複数の島状半導体１５４、複数の島状オーミック接触部材１６３、１６５が順次に形成されている。島状オーミック接触部材１６３、１６５及びゲート絶縁膜１４０上には、複数のソース電極１７３を有する複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７が形成され、その上に下部及び上部保護膜１８０ｐ、１８０ｑが形成されている。次に、下部及び上部保護膜１８０ｐ、１８０ｑ及び／またはゲート絶縁膜１４０には、複数のコンタクトホール１８１、１８２、１８５、１８７が形成され、上部保護膜１８０ｑ上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
【００５０】
一方、下部保護膜１８０ｐ上には、カラーフィルタ２３０が形成されている。カラーフィルタ２３０は、データ線１７１によって区画される画素列に沿ってデータ線１７１と並ぶ方向に長く延びている。カラーフィルタ２３０は、赤色、緑色及び青色のいずれか一色を表わすことができる。下部保護膜１８０ｐは、カラーフィルタ２３０の顔料が半導体層１５４に流入することを防ぐ。
【００５１】
ここで、カラーフィルタ２３０は、外部回路と接合するゲート線の端部１２９及びデータ線の端部１７９には形成されない。そして、これらカラーフィルタ２３０の縁は、データ線１７１上部で重なっている。このようにカラーフィルタ２３０の縁を重ねて形成することで、画素領域の間から漏洩する光を遮断する機能を有し、データ線１７１上部で互いに隣接するカラーフィルタ２３０を共に重ねて配置することもでき、互いに重なる縁部は、液晶分子の配列が歪曲するのを防ぐための平坦化のためにデータ線１７１の間に位置する中央部より薄い厚さを有することが好ましい。
【００５２】
上部保護膜１８０ｑは、カラーフィルタ２３０の顔料が画素電極１９０に流入するのを防ぐ。
以下、図３から図８Ｂ及び図１１Ａから図１２Ｂを参照して、図１０Ａ及び図１０Ｂに示した本発明の他の一実施形態による薄膜トランジスタ表示板の製造方法について説明する。
【００５３】
まず、図３から図８Ｂのように、プラスチック素材からなるプラスチック基板１１０上に複数のゲート電極１２４、複数の拡張部１２７及び複数の端部１２９をそれぞれ有する複数のゲート線１２１を形成し、その上にゲート絶縁膜１４０を形成する。次に、前記の実施形態と同様に、複数の島状半導体１５４及び複数の島状オーミック接触部材１６３、１６５を形成し、その上に複数のソース電極１７３を有する複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７を形成する。
【００５４】
次に、図１１Ａ及び図１１Ｂに示すように、ソース電極１７３、ドレイン電極１７５、ストレージキャパシタ用導電体１７７、データ線の端部１７９及びゲート絶縁膜１４０を覆う下部保護膜１８０ｐを形成する。
その後、下部保護膜１８０ｐ上に赤色、緑色及び青色顔料を含有する感光性有機物質をそれぞれ順次に塗布し、それぞれのフォト工程によってカラーフィルタ２３０を順次に形成する。
【００５５】
カラーフィルタ２３０を形成する際、ドレイン電極１７５及びストレージキャパシタ用導電体１７７と対応する部分に開口部２３５、２３７を形成する。
カラーフィルタ２３０上にポリイミドなどの有機物質からなる上部保護膜１８０ｑを形成する。
その後、図１２Ａ及び図１２Ｂに示すように、下部及び上部保護膜１８０ｐ、１８０ｑをゲート絶縁膜１４０と共にマスクを用いたフォトエッチング工程でパターニングしてコンタクトホール１８１、１８２、１８５、１８７を形成する。
【００５６】
最後に、図１０Ａ及び図１０Ｂに示すように、上部保護膜８０２上にドレイン電極１７５とコンタクトホール１８５を通じて接続される画素電極１９０と接触補助部材８１、８２などを形成する。
実施例３
図１３Ａは、本発明の他の一実施形態による薄膜トランジスタ表示板の配置図であり、図１３Ｂは、図１３ＡのXIIIB-XIIIB'線に沿って切断した断面図である。
【００５７】
図１３Ａ及び１３Ｂに示すように、本実施形態による液晶表示装置用薄膜トランジスタ表示板の層状構造は、図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほぼ同様である。
即ち、プラスチック基板１１０上に複数のゲート電極１２４、複数の拡張部１２７及び複数の端部１２９をそれぞれ有する複数のゲート線１２１が形成され、その上にゲート絶縁膜１４０、複数の島状半導体１５４、複数の島状オーミック接触部材１６３、１６５が順次に形成されている。島状オーミック接触部材１６３、１６５及びゲート絶縁膜１４０上には、複数のソース電極１７３を有する複数のデータ線１７１、複数のドレイン電極１７５及びストレージキャパシタ用導電体１７７が形成され、その上に、下部及び上部保護膜１８０ｐ、１８０ｑが形成されている。次に、下部及び上部保護膜１８０ｐ、１８０ｑ及び／またはゲート絶縁膜１４０には、複数のコンタクトホール１８１、１８２、１８５、１８７が形成され、上部保護膜１８０ｑ上には、複数の画素電極１９０と複数の接触補助部材８１、８２が形成されている。
【００５８】
一方、図１及び図２に示した薄膜トランジスタ表示板と異なって、本実施形態による薄膜トランジスタ表示板は、ゲート線１２１に拡張部を設ける代わりにゲート線１２１と同一層にゲート線１２１と電気的に分離された複数の維持電極線１３１を設け、ドレイン電極１７５に重ねてストレージキャパシタを形成する。維持電極線１３１は、共通電圧などの予め定められた電圧の印加を外部から受け、画素電極１９０とゲート線１２１との重なりで発生する保持容量が充分である場合には維持電極線１３１を省略可能であり、画素の開口率を極大化するために画素領域の縁に配置することもできる。
【００５９】
島状半導体１５４は、薄膜トランジスタのチャンネルが位置する一部を除けば、データ線１７１、ドレイン電極１７５及びその下部のオーミック接触部材１６３、１６５と実質的に同一な平面形状を有する。具体的には、島状半導体１５４は、データ線１７１及びドレイン電極１７５とその下部のオーミック接触部材１６３、１６５の一部の下に存在する部分以外にも、ソース電極１７３とドレイン電極１７５の間にそれらで覆われず露出する部分を有する。
【００６０】
以下、図１４Ａから図２２Ｂを参照して、図１３Ａ及び図１３Ｂに示した薄膜トランジスタ表示板の本発明の一実施形態による製造方法について詳細に説明する。
まず、図１４Ａ及び図１４Ｂに示すように、プラスチック素材からなる基板１１０上に、アルミニウム（Ａｌ）またはアルミニウム合金からなる第１金属層、及びモリブデン（Ｍｏ）またはモリブデン合金からなる第２金属層を順次に積層した後、フォトエッチングしてゲート電極１２４を有するゲート線１２１及び前記ゲート線１２１と電気的に分離された複数の維持電極線１３１を形成する。
【００６１】
次に、図１５に示すように、ゲート電極１２４を有するゲート線１２１及び維持電極線１３１を覆うように窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯ2）などの絶縁物質を蒸着してゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０から５００℃で、厚さは２０００から５０００Å程度であることが好ましい。
引き続き、ゲート絶縁膜１４０上に不純物がドープされていない真性非晶質シリコン（ａ-Ｓｉ）層１５０及び不純物がドープされた非晶質シリコン（ｎ+ａ-Ｓｉ）層１６０を積層する。
【００６２】
この工程で、プラスチック素材からなる基板１１０は熱膨張する。素材によって異なるが、一般に約５０ｐｐｍ/Ｋから６０ｐｐｍ/Ｋの熱膨張係数（ＣＴＥ）を有するプラスチック素材からなる基板１１０は、前記ゲート絶縁膜１４０、真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０を形成する工程で膨脹する。
このような基板１１０の膨脹により、基板１１０上部に形成されているゲート電極１２４を有するゲート線１２１及び維持電極１３１も元の位置からずれる。
【００６３】
ここで、元のゲート電極１２４の位置を基準に真性非晶質シリコン層１５０、不純物がドープされた非晶質シリコン層１６０をパターニングすれば、ゲート電極１２４とのミスアラインメントが大きくなったため、正確な位置に薄膜トランジスタチャンネルを形成することができない。
従って本発明では、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を２回パターニングすることにより、ゲート電極１２４とのミスアラインメント最少化することができる。
【００６４】
より詳細には、まず、図１６Ａ及び図１６Ｂに示すように、不純物がドープされた非晶質シリコン層１６０と真性非晶質シリコン層１５０を任意の幅と長さを有する大きさに１次パターニングして、島状の第１半導体層１５２及び第１オーミック接触部材１６２を形成する。この時、島状の第１半導体層１５２及び第１オーミック接触部材１６２は、基板１１０が膨脹する前、つまりゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を形成する工程の前の元のゲート電極１２４の位置と、基板１１０が膨脹した後、つまりゲート絶縁膜１４０、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０を形成する工程の後のゲート電極１２４の変更された位置を完全に覆う幅と長さの充分な大きさを有する島状にパターニングする。
【００６５】
島状の第１半導体層１５２及び第１オーミック接触部材１６２が形成される場合、真性非晶質シリコン層１５０及び不純物がドープされた非晶質シリコン層１６０のように基板１１０全面を覆う上部層により基板１１０を固定する応力が弱くなり、基板１１０は常温で元の位置に復元する。
基板１１０が元の形状に回復することにより、基板１１０上に形成されているゲート電極１２４も元の位置に復元する。
【００６６】
その後、図１７に示すように、島状の第１半導体層１５２、第１オーミック接触部材１６２及びゲート絶縁膜１４０上にスパッタリング法などでモリブデン（Ｍｏ）を含む第１金属層１７０ｐ、アルミニウム（Ａｌ）を含む第２金属層１７０ｑ及びモリブデン（Ｍｏ）を含む第３金属層１７０ｒを順次に蒸着する。
次に、図１８に示すように、第３金属層１７０ｒ上に感光膜を形成した後、露光及び現像して、互いに異なる厚さを有する感光膜パターン５２、５４を形成する。
【００６７】
感光膜パターン５２、５４の内に薄膜トランジスタのチャンネル部に位置した第１部分５４は、配線が形成される部分である第２部分より薄い厚さに形成する。この時、チャンネル部に残っている感光膜５４の厚さとデータ線が形成される部分に位置した感光膜５２の厚さの比は、後述するエッチング工程での工程条件に応じて異なるようにし、第１部分５４の厚さが第２部分５２の厚さの１／２以下であることが好ましい。
【００６８】
このように、位置に応じて感光膜の厚さを異ならせる方法は様々であり、その一例として露光マスクに透明領域と遮光領域のみならず、半透光領域を設ける方法が挙げられる。半透光領域にはスリットパターン、格子パターン、または透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを用いる際には、スリットの幅やスリット間の間隔がフォト工程に用いられる露光器の分解能より小さいことが好ましい。他の例としては、リフローが可能な感光膜を用いる方法がある。即ち、透明領域と遮光領域のみを有する通常のマスクにリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流れるようにして薄い部分を形成する。
【００６９】
適切な工程条件を与えることにより、感光膜パターン５２、５４の厚さの差により、下部層を選択的にエッチングすることができる。
まず、図１９に示すように、感光膜パターン５２で下部の第１金属層１７０ｐ、第２金属層１７０ｑ及び第３金属層１７０ｒを一括エッチングした後、同一パターンで下部の島状の第１半導体層１５２及び第１オーミック接触部材１６２を乾式エッチング法で除去し、島状の第２半導体層１５４及び第２オーミック接触部材１６４を形成する。
【００７０】
その後、図２０に示すように、チャンネル部分の感光膜パターン５４を除去し、下部の金属層１７４を露出させる。チャンネル領域に残っている感光膜パターン５４の残留物は、アッシングで除去する。
次いで、チャンネル部分に位置した金属層１７４及び不純物がドープされた非晶質シリコン層１６４をエッチングして除去する。この時、チャンネル部分に位置した真性非晶質シリコン層１５４の上部が一部除去されて厚さが薄くなることもあり、配線部分の感光膜パターン５２もこの時ある程度の厚さがエッチングされることがある。
【００７１】
そして、残っている感光膜パターン５２も除去する。
これにより、図２１Ａ及び図２１Ｂに示すように、ソース電極１７３を有するデータ線１７１及びドレイン電極１７５に分離され、第２オーミック接触部材１６４も島状オーミック接触部材１６３、１６５に分けて完成される。
このように、基板の膨脹を考慮した１次パターニングで任意の大きさの島型の第１半導体層１５２及び第１オーミック接触部材１６２を形成し、常温で基板１１０が元の位置に復元した後、正確な位置に２次パターニングして、島状の第２半導体層１５４及び第２オーミック接触部材１６４を形成することにより、ゲート電極１２４と半導体層１５４との間にミスアラインメントを最少化することができる。
【００７２】
次に、図２２Ａ及び図２２Ｂに示すように、ソース電極１７３、ドレイン電極１７５及びデータ線の端部１７９を覆う保護膜１８０ｐ、１８０ｑを形成する。この場合、好ましくは、下部保護膜１８０ｐを５００から２０００Åの厚さに形成し、上部保護膜１８０ｑを２から３．５μｍの厚さに形成する。
その後、下部保護膜１８０ｐと上部保護膜１８０ｑ内に、マスクを用いたフォトエッチング工程でドレイン電極１７５及びデータ線の端部１７９をそれぞれ露出させるコンタクトホール１８５、１８２を形成する。
【００７３】
最後に、図１３Ａ及び図１３Ｂのように、ドレイン電極１７５とコンタクトホール１８５とを通じて接続される画素電極１９０と、データ線の端部１８２とコンタクトホール１８２とを通じて接続される接触補助部材８２を上部保護膜１８０ｑ上に形成する。
前記のように、下部保護膜１８０ｐと有機物質からなる上部保護膜１８０ｑとを有する２層の保護膜を形成することにより、ソース電極１７３、ドレイン電極１７５及びデータ線の端部１７９と、後に形成されるＩＴＯまたはＩＺＯからなる画素電極１９０及び接触補助部材８２とのミスアラインメントを相殺し、クロストークを防止することができる。
【００７４】
前記のように、半導体層を２回パターニングすることにより、高温工程で熱膨張されたプラスチック基板を復元させることができ、復元したプラスチック基板においてゲート電極と半導体層の間にミスアラインメントを最少化することができ、正確な薄膜トランジスタチャンネル部を形成することができる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７５】
【図１】本発明の一実施形態による薄膜トランジスタ表示板の構造を示す配置図である。
【図２】図１に示す薄膜トランジスタ表示板をII-II'線に沿って切断した断面図である。
【図３】本発明の実施形態による薄膜トランジスタ表示板の製造方法の第１工程を示す断面図である。
【図４Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図４Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図５】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図６Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図６Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図７Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図７Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図８Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図８Ｂ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図９Ａ】図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図９Ｂ】各々図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１０Ａ】本発明の他の一実施形態による薄膜トランジスタ表示板の構造を示す配置図である。
【図１０Ｂ】図１０ＡのXb-Xb'線に沿って切断した断面図である。
【図１１Ａ】図１０Ａ及び図１０Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図１１Ｂ】図１１Ａに示すXIb-XIb'線に沿って切断した断面図である。
【図１２Ａ】図１０Ａ及び図１０Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図１２Ｂ】図１２Ａに示すXIIb-XIIb'線に沿って切断した断面図である。
【図１３Ａ】本発明の他の一実施形態による薄膜トランジスタ表示板の配置図である。
【図１３Ｂ】図１３Ａに示すXIII-XIII'線に沿って切断した断面図である。
【図１４Ａ】図１３Ａ及び図１３Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図１４Ｂ】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１５】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１６Ａ】図１３Ａ及び図１３Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図１６Ｂ】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１７】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１８】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図１９】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図２０】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図２１Ａ】図１３Ａ及び図１３Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図２１Ｂ】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【図２２Ａ】図１３Ａ及び図１３Ｂに示した薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の配置図である。
【図２２Ｂ】薄膜トランジスタ表示板を本発明の他の一実施形態によって製造する方法を順次に示した薄膜トランジスタ表示板の断面図である。
【符号の説明】
【００７６】
１１０  プラスチック基板
１１１ａ、１１１ｂ  基板保護膜
１２１  ゲート線
１２４  ゲート電極
１２７  拡張部
１２９  ゲート線の端部
１４０  ゲート絶縁膜
１５０  真性非晶質シリコン層
１６０  不純物非晶質シリコン層
１５４  島状半導体層
１６４  島状オーミック接触部材
１７１、１７９  データ線
１７３  ソース電極
１７５  ドレイン電極
１７７  ストレージキャパシタ用導電体
１８０ｐ、１８０ｑ  保護膜
１８１、１８２、１８５  コンタクトホール
１９０  画素電極
８１、８２  接触補助部材
【図１】
2006190967.tif 000003
【図２】
2006190967.tif 000004
【図３】
2006190967.tif 000005
【図４Ａ】
2006190967.tif 000006
【図４Ｂ】
2006190967.tif 000007
【図５】
2006190967.tif 000008
【図６Ａ】
2006190967.tif 000009
【図６Ｂ】
2006190967.tif 000010
【図７Ａ】
2006190967.tif 000011
【図７Ｂ】
2006190967.tif 000012
【図８Ａ】
2006190967.tif 000013
【図８Ｂ】
2006190967.tif 000014
【図９Ａ】
2006190967.tif 000015
【図９Ｂ】
2006190967.tif 000016
【図１０Ａ】
2006190967.tif 000017
【図１０Ｂ】
2006190967.tif 000018
【図１１Ａ】
2006190967.tif 000019
【図１１Ｂ】
2006190967.tif 000020
【図１２Ａ】
2006190967.tif 000021
【図１２Ｂ】
2006190967.tif 000022
【図１３Ａ】
2006190967.tif 000023
【図１３Ｂ】
2006190967.tif 000024
【図１４Ａ】
2006190967.tif 000025
【図１４Ｂ】
2006190967.tif 000026
【図１５】
2006190967.tif 000027
【図１６Ａ】
2006190967.tif 000028
【図１６Ｂ】
2006190967.tif 000029
【図１７】
2006190967.tif 000030
【図１８】
2006190967.tif 000031
【図１９】
2006190967.tif 000032
【図２０】
2006190967.tif 000033
【図２１Ａ】
2006190967.tif 000034
【図２１Ｂ】
2006190967.tif 000035
【図２２Ａ】
2006190967.tif 000036
【図２２Ｂ】
2006190967.tif 000037