(57)【要約】【課題】  メモリー効果を起こさないことで、ＨＢＴにおける各エピタキシャル層を所望通りの特性で、特に低キャリア濃度（〜１×１０16ｃｍ-3）であるコレクタ層をターゲット通りのキャリア濃度でエピタキシャル成長し、またＳｅ又はＴｅのエピタキシャル層内への混入による耐圧低下を防いだ、高品質なヘテロ接合バイポーラトランジスタを提供することにある。【解決手段】  サブコレクタ層９、コレクタ層８、ベース層７、エミッタ層６、エミッタコンタクト層５、ノンアロイ層４をエピタキシャル成長した構造のヘテロ接合バイポーラトランジスタにおいて、最上層のノンアロイ層４を、高濃度にＳｅもしくはＴｅを添加してエピタキシャル成長した後に、引き続いて不純物を添加しない高純度ＧａＡｓ層２０をエピタキシャル成長した構造とする。【選択図】        図１
2006190895.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性ＧａＡｓ基板上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層をエピタキシャル成長した構造を有し、上記サブコレクタ層、ベース層、エミッタ層に各々コレクタ電極、ベース電極、エミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、
上記ノンアロイ層を高濃度にＳｅもしくはＴｅを添加してエピタキシャル成長した後に、引き続いて不純物を添加しない高純度ＧａＡｓ層をエピタキシャル成長した構造を有することを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層は、その層厚が１ｎｍ以上、好ましくは１０ｎｍ以上であることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１又は２に記載のヘテロ接合バイポーラトランジスタにおいて、
上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層は、そのキャリア濃度がｐ型で５×１０16ｃｍ-3以下であることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、
上記半絶縁性ＧａＡｓ基板上にエピタキシャル成長したサブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層が、III−Ｖ族化合物半導体から成ることを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル成長されたヘテロ接合バイポーラトランジスタ、特にそのノンアロイ層上部の構造に関するものである。
【背景技術】
【０００２】
幅広い周波数帯における、発振・高出力増幅用のトランジスタとして、ヘテロ接合バイポーラトランジスタ（以下ＨＢＴと呼ぶ）が用いられている。
【０００３】
図３にＨＢＴの構造を示す。ＨＢＴは、半絶縁性ＧａＡｓ基板１０上に、ｎ型ＩｎＧａＰ又はｎ型ＡｌＧａＡｓより成るエミッタ層６、ｐ+型ＧａＡｓより成るベース層７、ｎ型ＧａＡｓより成るコレクタ層８を基本構造とし、その他にエミッタ電極１のコンタクト層としてｎ+型ＩｎＧａＡｓよりなるノンアロイ層４及びｎ+型ＧａＡｓよりなるエミッタコンタクト層５、コレクタ電極３のコンタクト層としてｎ+型ＧａＡｓ層より成るサブコレクタ層９によって全体のエピタキシャル構造が形成される。
【０００４】
図３のＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ又はＩｎＧａＰ／ＧａＡｓ系ＨＢＴの場合、半絶縁性ＧａＡｓ基板１０上に、ＭＯＶＰＥやＭＢＥ法といった気相エピタキシャル成長法により結晶成長した、ｎ+型ＧａＡｓサブコレクタ層９、ｎ型ＧａＡｓコレクタ層８、ｐ+型ＧａＡｓベース層７、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層６、ｎ+型ＧａＡｓエミッタコンタクト層５及びｎ+型ＩｎＧａＡｓノンアロイ層４が、この順序で積層されている。
【０００５】
ＨＢＴおいては、ｎ+型ＩｎＧａＡｓノンアロイ層４の上にエミッタ電極１が、ｐ+型ＧａＡｓベース層７の上にベース電極２が、そしてｎ+型ＧａＡｓサブコレクタ層９の上にコレクタ電極３が形成される。エミッタ接地の場合は、コレクタ電極３に正の電圧を印加し、ベース電極２よりベース電流Ｉｂを信号入力として流し、出力となるコレクタ電流Ｉｃを制御する。
【０００６】
測定回路は、このＨＢＴのエミッタ電極１とベース電極２との間にエミッタ電極１がアース側になるように可変電源Ｖｂを接続し、可変電源Ｖｂの陽極とベース電極との間に電流計１１を挿入し、可変電源Ｖｂの陽極とコレクタ電極３との間に電流計１２を挿入したものである。可変電源Ｖｂによりエミッタ−ベース間の電圧を増加させれば、コレクタ電流Ｉｃはベース電流Ｉｂで増幅される。この増幅率がＨＢＴの基本的特性であるβであり、コレクタ電流とベース電流の比（Ｉｃ／Ｉｂ）で表される。
【０００７】
上記ＨＢＴにおいて、エミッタ電極１の接触抵抗はこれをできるだけ小さくすることが好ましく、この為、最上層のｎ+型ＩｎＧａＡｓノンアロイ層４は、ＳｅもしくはＴｅを添加することで、高濃度（＞１×１０19ｃｍ-3以上）のキャリア濃度に設定されている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＳｅやＴｅは一度反応炉内に流すと炉内に残留し易く、次に連続して成長したＨＢＴの特性に影響を与える（以下、この現象をメモリー効果と呼ぶ）。具体的にはキャリア濃度が低いｎ型ＧａＡｓコレクタ層に混入し、そのキャリア濃度が設定とずれてしまう現象が起きる。その結果として、デバイス特性としてのコレクタ耐圧・コレクタ容量がずれてしまう。
【０００９】
そこで、本発明の目的は、上記課題を解決し、メモリー効果を起こさないことで、ＨＢＴにおける各エピタキシャル層を所望通りの特性で、特に低キャリア濃度（〜１×１０16ｃｍ-3）であるコレクタ層をターゲット通りのキャリア濃度でエピタキシャル成長し、またＳｅ又はＴｅのエピタキシャル層内への混入による耐圧低下を防いだ、高品質なヘテロ接合バイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１１】
請求項１の発明に係るヘテロ接合バイポーラトランジスタは、半絶縁性ＧａＡｓ基板上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層をエピタキシャル成長した構造を有し、上記サブコレクタ層、ベース層、エミッタ層に各々コレクタ電極、ベース電極、エミッタ電極が形成されたヘテロ接合バイポーラトランジスタにおいて、上記ノンアロイ層を高濃度にＳｅもしくはＴｅを添加してエピタキシャル成長した後に、引き続いて不純物を添加しない高純度ＧａＡｓ層をエピタキシャル成長した構造を有することを特徴とする。
【００１２】
請求項２の発明は、請求項１記載のヘテロ接合バイポーラトランジスタにおいて、上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層は、その層厚が１ｎｍ以上、好ましくは１０ｎｍ以上であることを特徴とする。
【００１３】
請求項３の発明は、請求項１又は２に記載のヘテロ接合バイポーラトランジスタにおいて、上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層は、そのキャリア濃度がｐ型で５×１０16ｃｍ-3以下であることを特徴とする。
【００１４】
請求項４の発明は、請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、上記半絶縁性ＧａＡｓ基板上にエピタキシャル成長したサブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層が、III−Ｖ族化合物半導体から成ることを特徴とする。
＜発明の要点＞
本発明者は、最上層のノンアロイ層を高濃度にＳｅもしくはＴｅを添加してエピタキシャル成長した後に、引き続いて不純物を添加しない高純度のＧａＡｓ層を成長した構造とすることで、メモリー効果を抑止することを試みた。その結果、ノンアロイ層上に高純度ＧａＡｓ層を設けることにより、当該高純度ＧａＡｓ層に、ノンアロイ層を高濃度化させる為に用いたＳｅやＴｅを吸着させる役割を持たせることができ、次に成長するＨＢＴのエピタキシャル特性に影響を及ぼさなくすることができることが判った。
【発明の効果】
【００１５】
本発明によれば、次のような優れた効果が得られる。
【００１６】
請求項１に記載の発明によれば、最上層にノンアロイ層をエピタキシャル成長した構造のヘテロ接合バイポーラトランジスタにおいて、高濃度にＳｅもしくはＴｅを添加してエピタキシャル成長したノンアロイ層上に、引き続いて、不純物を添加しない高純度ＧａＡｓ層をエピタキシャル成長しているので、この不純物を添加しない高純度ＧａＡｓ層に、ノンアロイ層を高濃度化させる為に用いたＳｅやＴｅを吸着する機能を持たせることができるため、次に成長するＨＢＴのエピタキシャル特性に影響を及ぼさなくすることができる。よって、次のヘテロ接合バイポーラトランジスタの成長において、低キャリア濃度（〜１×１０16ｃｍ-3）であるコレクタ層をターゲット通りのキャリア濃度でエピタキシャル成長し、またＳｅ又はＴｅのエピタキシャル層内への混入による耐圧低下を防止することができる。
【００１７】
請求項２の発明によれば、上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層の層厚が１ｎｍ以上、好ましくは１０ｎｍ以上としたので、ＳｅやＴｅのメモリー効果の抑止を図ることができる。特に、高純度ＧａＡｓ層の層厚を１０ｎｍ以上とした場合には、Ｓｅ又はＴｅの混入濃度（残留濃度）をデバイス特性上問題ないとされる値、例えば１×１０15ｃｍ-3以下に抑え込むことができる。
【００１８】
請求項３の発明によれば、上記ノンアロイ層の上部に成長した高純度ＧａＡｓ層のキャリア濃度をｐ型で５×１０16ｃｍ-3以下としたので、次のヘテロ接合バイポーラトランジスタの成長において、低キャリア濃度（〜１×１０16ｃｍ-3）であるコレクタ層への影響をなくし、当該コレクタ層をターゲット通りのキャリア濃度でエピタキシャル成長することができる。またＳｅ又はＴｅのエピタキシャル層内への混入による耐圧低下を防止することができる。
【００１９】
上記請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタは、そのサブコレクタ層、コレクタ層、ベース層、エミッタ層、エミッタコンタクト層、ノンアロイ層を、III−Ｖ族化合物半導体で形成することができる（請求項４）。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を図示の実施の形態に基づいて説明する。
【００２１】
図１に本発明の実施形態に係るＩｎＧａＰ／ＧａＡｓ系ＨＢＴ用又はＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの構造を示す。これは、半絶縁性ＧａＡｓ基板１０上に、有機金属気相成長法（ＭＯＶＰＥ）により、ｎ+型ＧａＡｓサブコレクタ層９、ｎ型ＧａＡｓコレクタ層８、ｐ+型ＧａＡｓベース層７、ｎ型ＡｌＧａＡｓまたはｎ型ＩｎＧａＰより成るエミッタ層６、ｎ+型ＧａＡｓエミッタコンタクト層５及びｎ+型ＩｎＧａＡｓノンアロイ層４を、順に成長して積層したＨＢＴ構造を有する。
【００２２】
ｎ+型ＩｎＧａＡｓノンアロイ層４は、高濃度にＳｅもしくはＴｅが添加されて成長される。本実施形態に係るＨＢＴは、このｎ+型ＩｎＧａＡｓノンアロイ層４のエピタキシャル成長後に、引き続いて、不純物を添加しない（例えばキャリア濃度がｐ型で５×１０16ｃｍ-3以下である）高純度ＧａＡｓ層２０を、層厚１ｎｍ以上、好ましくは１０ｎｍ以上の層厚でエピタキシャル成長した構造となっている。
【００２３】
このようにｎ+型ＩｎＧａＡｓノンアロイ層４上に不純物を添加しない高純度ＧａＡｓ層２０を設けると、ｎ+型ＩｎＧａＡｓノンアロイ層４を高濃度化させる為に用いたＳｅやＴｅが、当該高純度ＧａＡｓ層２０に吸着される。このため、次に成長するＨＢＴのエピタキシャル特性に影響を及ぼさなくなる。よって、次のＨＢＴ用エピタキシャルウェハの成長において、低キャリア濃度（〜１×１０16ｃｍ-3）とするｎ型ＧａＡｓコレクタ層８をターゲット通りのキャリア濃度でエピタキシャル成長し、またＳｅ又はＴｅのエピタキシャル層内への混入による耐圧低下を防止することができる。
【００２４】
また、上記メモリー効果抑止の効果を得るため、高純度ＧａＡｓ層２０の層厚は１ｎｍ以上とする。特に、この層厚を１０ｎｍ以上とすることにより、高純度ＧａＡｓ層２０によるＳｅやＴｅの吸着作用を高め、例えば混入Ｓｅ濃度（残留Ｓｅ濃度）をデバイス特性上問題ないとされる１×１０15ｃｍ-3以下に抑え込むことができる。
【実施例】
【００２５】
本発明の効果を確認する為に行った実施例を以下に記す。
【００２６】
図１に示す構造のＨＢＴ用エピタキシャルウェハを成長した。ｎ+型ＩｎＧａＡｓノンアロイ層４に添加する不純物にはＳｅを用い、水素化合物Ｈ2Ｓｅ（セレン化水素、Ｓｅ濃度１００ｐｐＭ）として、１００ｃｃＭ（２７３Ｋ、１ａｔｍ基準）×３分間、反応炉内に流している。その後、連続してエピタキシャル成長した各ＨＢＴ用エピタキシャルウェハについて、そのＳＩＭＳ（２次イオン質量分析）を行い、低キャリア濃度であるｎ型ＧａＡｓコレクタ層８における混入Ｓｅ濃度（残留Ｓｅ濃度）を、成長直前に、高純度ＧａＡｓ層２０の層厚を３ｎｍ、５ｎｍ、１０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍと振って確認した。
【００２７】
その結果である高純度ＧａＡｓ層２０の層厚とｎ型ＧａＡｓコレクタ層の混入Ｓｅ濃度（残留Ｓｅ濃度（ｃｍ-3））との関係を図２に示す。図２から判るように、ｎ+型ＩｎＧａＡｓノンアロイ層４の上部に高純度ＧａＡｓ層２０が存在することで、残留Ｓｅ濃度（ｃｍ-3）が低下する。従って、ｎ+型ＩｎＧａＡｓノンアロイ層４の上部に高純度ＧａＡｓ層２０を成長することで、次に成長するＨＢＴ用エピタキシャルウェハのｎ型ＧａＡｓコレクタ層８へのＳｅの混入を抑止することができる。
【００２８】
また図２から判るように、特に、高純度ＧａＡｓ層２０の層厚が１０ｎｍ以上であれば、混入Ｓｅ濃度（残留Ｓｅ濃度）がデバイス特性上問題無いとされる１×１０15ｃｍ-3以下に抑え込むことが可能である。従って、高純度ＧａＡｓ層２０の層厚は１０ｎｍ以上であることが望ましい。
【００２９】
上記実施例においては、不純物としてＳｅを添加した高濃度ノンアロイ層を最上層に有するＨＢＴ用エピタキシャルウェハを例にして説明したが、高濃度ノンアロイコンタクト層を最上層に有するＦＥＴ（電界効果型トランジスタ）やＨＥＭＴ（高電子移動度型トランジスタ）についても、その高濃度ノンアロイ層上に高純度ＧａＡｓ層を設けることで、同様にＳｅのメモリー効果を抑止する作用を発揮させることが出来る。また、不純物としてＳｅではなくＴｅを用いた場合についても同様の効果を得ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明を適用したＨＢＴ用エピタキシャルウェハの構造を示す図である。
【図２】本発明により高濃度ノンアロイ層の上に形成する高純度ＧａＡｓ層の厚さと残留Ｓｅ濃度の関係を示す図である。
【図３】従来技術によるＨＢＴ用エピタキシャルウェハの構造とトランジスタ特性の測定回路を示す図である。
【符号の説明】
【００３１】
１  エミッタ電極
２  ベース電極
３  コレクタ電極
４  ｎ+型ＩｎＧａＡｓノンアロイ層
５  ｎ+型ＧａＡｓエミッタコンタクト層
６  エミッタ層
７  ｐ+型ＧａＡｓベース層
８  ｎ型ＧａＡｓコレクタ層
９  ｎ+型ＧａＡｓサブコレクタ層
１０  半絶縁性ＧａＡｓ基板
２０  高純度ＧａＡｓ層
【図１】
2006190895.tif 000003
【図２】
2006190895.tif 000004
【図３】
2006190895.tif 000005