(57)【要約】【課題】  半導体チップの内部への水分の侵入を防止し、チップの信頼性向上に寄与する耐湿リング構成を提供する。【解決手段】  半導体装置（１０）は、半導体基板（１１）と、前記半導体基板上の回路形成領域（Ａ）と、配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リング（１２）と、前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜（１９）とを備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆される。回路形成領域は、透水性の保護膜（１５）を介して、非透水性の保護膜で覆われ、透水性の保護膜は、前記耐湿リングの最表面を露出する開口部（２９）を有し、耐湿リングの最表面は、前記開口部において、非透水性の保護膜で直接被覆される。【選択図】  図２
2006261613.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上の回路形成領域と、
配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と
を備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆されることを特徴とする半導体装置。
【請求項２】
前記耐湿リングは、
前記半導体基板上に積層される層間絶縁膜の各層で膜厚方向に延びる導体リングと、
前記各層の導体リングを相互接続するように、前記各層間絶縁膜上に配置されるリング配線パターンと
を含み、最上層に位置する前記リング配線パターンは、前記非透水性の保護膜により直接被覆されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記回路形成領域は、透水性の保護膜を介して、前記非透水性の保護膜で覆われ、
前記透水性の保護膜は、前記耐湿リングの最表面を露出する開口部を有し、
前記耐湿リングの最表面は、前記開口部において、前記非透水性の保護膜で直接被覆されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記最上層に位置するリング配線パターンは、前記耐湿リングの外側に位置するスクライブ領域の端部まで延びることを特徴とする請求項２に記載の半導体装置。
【請求項５】
半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体装置に関し、特に、チップ内部への水分の浸入を防止する耐湿リング構造を備えた半導体装置に関する。
【背景技術】
【０００２】
一般に、半導体集積回路は、ウェハ上に繰り返しパターンから成るデバイスが多数形成された後、個々のチップにダイシングされ、パッケージに組み立てられて製品となる。
【０００３】
外部環境による特性変動を防止するため、配線層の上部に水分やイオンの侵入を防ぐ保護膜を形成し、さらに樹脂封止してパッケージに組み立てられる。
【０００４】
ところが、チップがパッケージ内に封止されていても、樹脂自体を通して、あるいは樹脂と配線との界面を通して水分が浸入することがあり得る。また、半導体チップのダイシング時には、チップの上面は水を通さないシリコン窒化膜（ＳｉＮ）やポリイミド膜で覆われているものの、ダイシングにより露出した層間絶縁膜の側断面から水が侵入し、デバイス特性を劣化させる。
【０００５】
これを防止するために、ウェハに形成されたＩＣ回路形成領域とダイシング部との間に、回路形成領域を取り囲むようにしてシールリングを形成することが提案されている（たとえば、特許文献１参照。）。具体的には、回路形成領域の外周に溝を掘り込み、溝の側壁をプラグ材料で被覆し、さらに溝側壁のプラグ材料に接続する金属配線を、チップ上面にリング状に形成することで、回路形成領域全体を取り囲むリング状の耐湿シールが形成される。
【０００６】
この文献ではさらに、ダイシングに先立って、シールリングの外側の層間膜を基板まで掘り込んで断面を露出させ、あらかじめ保護膜で覆っておくことで、二重、三重のシールを構成している。
【０００７】
半導体装置の中でも、特に強誘電体メモリにおいて、デバイス内への水分拡散の防止は重要である。強誘電体メモリは、強誘電体キャパシタを記憶素子とするランダムアクセスメモリであり、不揮発性、低消費電力という特長から、携帯機器等への利用が拡大しつつある。ただし、強誘電体材料に金属酸化物を用いるため、水分の浸入によって引き起こされる還元雰囲気下で、特性劣化を起こしやすい。デバイス中に水分が浸入すると、配線金属が酸化し、その際に発生する水素によって、強誘電体のヒステリシス特性が劣化するのである。
【０００８】
そこで、水や水素の浸入を防ぐために、アルミナなどのバリア膜によってキャパシタを保護するという対策が採られている（たとえば、特許文献２参照。）。
【特許文献１】特開２０００−２７７７１３号公報
【特許文献２】特開２００２−９４０２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１に、従来技術で提案されている耐湿リングの構成を示す。半導体チップ１０の回路形成部Ａの外側に、基板１０１に達する耐湿リング１０２が設けられている。しかし、従来の構成では、ダイシングしたチップ端面で、層間絶縁膜１０４．１０７、１０８の断面が露出する。また、耐湿リング１０２の上面において、シリコン窒化膜１０６との間に、水分を通すシリコン酸化膜１０５が介在するため、チップ端面から、シリコン酸化膜１０５を介して、耐湿リング１０２の内部へ水分が侵入するおそれがある。
【００１０】
上記の特許文献１では、これを防ぐために、耐湿リング１０２の外側のダイシング部分に、さらに溝を掘り下げて、その側面を保護膜で覆うという工程を追加している。
【００１１】
一方、特許文献２で提案されるように、回路素子をアルミナで保護する方法では、アルミナを堆積する工程が新たに必要になることに加え、エッチングの制御が難しく、歩留まりが低下するという問題がある。
【００１２】
そこで、本発明は、半導体チップの内部への水分の侵入を防止し、チップの信頼性向上に寄与する耐湿リング構成を提供することを課題とする。
【００１３】
また、このような耐湿リング構成を簡便な方法で形成することのできる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、チップ周囲に配置した耐湿リングの上面を覆う透水性の保護膜にコンタクト開口（溝部）を設け、耐湿リングの上面を、シリコン窒化膜、アルミナ、ポリイミドなどの非透水性の膜で直接被覆する構成とする。
【００１５】
本発明の第１の側面において提供される半導体装置は、
（ａ）半導体基板と、
（ｂ）前記半導体基板上の回路形成領域と、
（ｃ）配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
（ｄ）前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と
を備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆されることを特徴とする。
【００１６】
このような構成により、半導体装置の回路形成領域への水分の侵入を、実効的に防止できる。
【００１７】
良好な構成例では、耐湿リングは、半導体基板上に積層される層間絶縁膜の各層で膜厚方向に延びる導体リングと、前記各層の導体リングを相互接続するように、各層間絶縁膜上に配置されるリング配線パターンとを含み、最上層に位置するリング配線パターンは、非透水性の保護膜により直接被覆される。
【００１８】
また、保護膜構成の一例として、回路形成領域は、透水性の保護膜を介して、非透水性の保護膜で覆われ、透水性の保護膜は、耐湿リングの最表面を露出する開口部を有し、耐湿リングの最表面は、前記開口部において、非透水性の保護膜で直接被覆される。
【００１９】
本発明の第２の側面において提供される半導体装置の製造方法は、
（ａ）  半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
（ｂ）  前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
（ｃ）  前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
（ｄ）  前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む。
【００２０】
このような方法により、簡単な工程で、チップ内への水分侵入を防止できる構成を実現することができる。
【発明の効果】
【００２１】
簡便な手法で、半導体チップ内への水分の浸入を防止することができる。
【００２２】
チップ（デバイス）の動作の信頼性を確保することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
【００２４】
図２は、本発明の一実施形態に係る半導体装置の耐湿リング構成を示す図である。図２（ａ）に示すように、ウェハから切り出された半導体チップ１０は、その外周に沿って耐湿リング１２が形成され、耐湿リング１２の内側に回路形成領域Ａが配置されている。回路形成領域Ａには、図示はしないが、ＲＯＭ，ＲＡＭ、ロジック、入出力回路（Ｉ／Ｏ）などのブロックが形成されている。
【００２５】
図２（ｂ）は、図２（ａ）のＢ−Ｂ’断面図である。図２（ｂ）に示すように、耐湿リング１２は、半導体チップ１０の表面領域から、回路素子が形成されている基板に達する深さまで、膜厚方向に延びている。
【００２６】
耐湿リング１２の内側に位置する回路形成領域Ａでは、半導体基板（シリコン基板など）１１上に、複数の層間絶縁膜１４、１７、１８が積層され、各層において、能動素子、コンタクトプラグ、金属配線などが形成されている。図２（ｂ）では、図示の都合上、簡略化して三層に描いているが、さらに多層にわたって積層され得る。
【００２７】
シリコン基板１１上で、素子分離領域（ＬＯＣＯＳ）１３で区画される領域に、能動素子としてのトランジスタ２０が形成され、シリコン基板１１に、ソース・ドレイン不純物拡散領域２１が形成されている。
【００２８】
シリコン基板１１上に、トランジスタ２０を覆って第１の層間絶縁膜１４が位置する。第１の層間絶縁膜１４を貫通して、第１層コンタクトプラグ２２が膜厚方向に延び、トランジスタ２０のソース・ドレイン不純物拡散領域２１に接続する。
【００２９】
第１の層間絶縁膜１４上には、第１金属配線２３が形成されている。第１金属配線２３の一部は、第１層コンタクトプラグ２２に接続する。この第１金属配線２３を覆って、第２の層間絶縁膜１７が位置し、第２の層間絶縁膜１７上に、第２金属配線２５が形成されている。
【００３０】
第２の層間絶縁膜１７を貫通して、第２層コンタクトプラグ２４が膜厚方向に延び、第２金属配線２５と、下層の第１金属配線２３とを接続する。
【００３１】
第２金属配線２５を覆って、第３の層間絶縁膜１８が位置する。第３の層間絶縁膜１８上には、最上層のメタル電極２７が形成されている。メタル電極２７は、第３の層間絶縁膜１８を貫通する第３層コンタクトプラグ（不図示）により、下層の第２金属配線２５に接続されている。
【００３２】
このような回路形成領域Ａと、チップ外周に沿ったスクライブ領域（ダイシング領域）Ｃの間に、耐湿リング１２が張り巡らされている。耐湿リング１２は、積層された層間絶縁膜１４、１７、１８の各層で、それぞれ膜厚方向に延びる第１導体リング１２ａ、第２導体リング１２ｃ、第３導体リング１２ｅを含む。第１導体リング１２ａと第２導体リング１２ｃを接続する第１リング配線パターン１２ｂが、第１の層間絶縁膜１４上に位置する。第２導体リング１２ｃと第３導体リング１２ｅを接続する第２リング配線パターン１２ｄが、第２の層間絶縁膜１７上に位置する。
【００３３】
第１導体リング１２ａは、シリコン基板１１から第１の層間絶縁膜１４の膜厚に対応する高さで、回路形成領域Ａを取り囲む。第１導体リング１２ａは、回路形成領域Ａの第１層コンタクトプラグ２２と同じ工程で形成される。
【００３４】
第１導体リング１２ａと第２導体リング１２ｃを接続する第１リング配線パターン１２ｂは、回路形成領域Ａの第１金属配線２３と同じ工程で形成される。
【００３５】
第２導体リング１２ｃは、第２層コンタクトプラグ２４と同じ工程で形成され、第２の層間絶縁膜１７の膜厚に対応する高さで、回路形成領域Ａを取り囲む。第３導体リング１２ｅは、第３の層間絶縁膜１８の膜厚に対応する高さで回路形成領域Ａを取り囲み、回路形成領域Ａの図示しない第３層コンタクトプラグと同じ工程で形成される。
【００３６】
第２導体リング１２ｃと第３導体リング１２ｅを接続する第２リング配線パターン１２ｄは、回路形成領域Ａの第２金属配線２５と同じ工程で形成される。
【００３７】
最上層に位置する第３リング配線パターン１２ｆは、第３導体リング１２ｅに接続し、回路形成領域Ａのメタル電極２７と同じ工程で形成される。
【００３８】
本実施形態では、耐湿リングの最上層に位置する第３リング配線パターン１２ｆの表面領域と、ボンディングパッド（図２では不図示）の表面以外の領域を覆って、保護膜としてのシリコン酸化膜１５とシリコン窒化膜１６が位置する。すなわち、第３リング配線パターン１２ｆの表面領域から、シリコン酸化膜１５とシリコン窒化膜１６が除去され、第３リング配線パターン１２ｆ上に開口（溝）２９が形成されている。この開口２９により、シリコン酸化膜１５とシリコン窒化膜１６で保護された回路形成領域Ａと、耐湿リング２９の間で、シリコン酸化膜１５を介した水分の通路が遮断される。
【００３９】
最後に、耐湿リング１２と回路形成領域Ａを覆って、ポリイミド膜１９が位置する。耐湿リング１２の第３リング配線パターン１２ｆの表面は、開口２９において、直接、非透水性のポリイミド膜１９によって被覆される。この構成により、図２（ｂ）に矢印で示すように、耐湿リング１２の内側と外側をつなぐ水分の通路を遮断して、耐湿リング１２の内部への水分の侵入を防止することができる。
【００４０】
なお、ポリイミドに代えて、窒化シリコン、アルミナなどを非透水性の保護膜１９として用いてもよい。
【００４１】
上記の保護膜構成を作製する場合は、まず全面にシリコン酸化膜１５と、シリコン窒化膜１６を順次堆積し、耐湿リング１２の第３リング配線パターン１２ｆ上、およびボンディングパッド（図２では不図示）上のシリコン窒化膜１６、シリコン酸化膜１５を、エッチング除去する。これにより、耐水リング１２上に開口２９が形成される。
【００４２】
次に、ポリイミドを塗布し、スクライブ領域Ｃとボンディングパッド（不図示）部分から除去して、図２（ｂ）のようなポリイミド膜１９を形成する。ポリイミド膜１９は、開口部２９内で、直接耐水リング１２を覆う。
【００４３】
図３は、回路形成領域Ａのボンディングパッド部分の概略断面図である。第３の層間絶縁膜１８上に、下層の金属配線（不図示）と接続されるボンディングパッド３１が形成されている。耐水リング１２の第３リング配線パターン１２ｆの表面と同様に、ボンディングパッド３１上からも、シリコン窒化膜１６とシリコン酸化膜１５が除去されている。また、ポリイミド膜１９も、ボンディングパッド３１上から除去され、開口３３でボンディングパッ３１が露出する。
【００４４】
このとき、図３に示すように、ボンディングパッド３１の開口部３３で露出するシリコン酸化膜１５の断面も、ポリイミド膜１９によって被覆されるのが望ましい。この構成により、シリコン酸化膜１５の露出面からの水分の侵入を防止する。
【００４５】
上述した耐湿リング構成および保護膜構成により、透水性のシリコン酸化膜を介して回路形成領域Ａに水分が侵入するのを、防止することができる。回路形成領域Ａ内に、強誘電体メモリブロックを有する場合でも、メモリの還元劣化を防止して、動作の信頼性を維持することができる。
【００４６】
図４は、図２の耐水リング構成の変形例１を示す図である。図４の変形例１では、耐湿リング１２の最上面からシリコン酸化膜１５のみを除去し、シリコン窒化膜１６で全体を被覆する。したがって、耐湿リング１２の上面の開口内で、最上層の第３リング配線パターン１２ｆの表面が、直接シリコン窒化膜１６で覆われることになる。
【００４７】
なお、ボンディングパッド上では、図３と同様に、シリコン酸化膜１５とシリコン窒化膜１６の双方が除去されている。シリコン窒化膜１６に代えて、アルミナ膜を配置してもよい。その後、スクライブ領域Ｃとボンディングパッド表面領域を除いて、全面をポリイミド膜１９で覆う。
【００４８】
このような保護膜構成でも、耐湿リングの最上面が、非透水性の保護膜（ＳｉＮ）で直接覆われるので、図２と同様に、水分の侵入を防止する効果を達成できる。
【００４９】
図５は、図２の耐水リング構成の変形例２を示す図であり、図５（ａ）は平面図、図５（ｂ）は図５（ａ）のＤ−Ｄ’断面図である。変形例２では、耐湿リング１２の最上層の第３リング配線パターン１２ｆのパターンを、チップ切断面まで伸ばしたものである。この構成は、スクライブ領域Ｃに、窒化シリコンやアルミナなどの非透水性の膜を適用できない場合に有効である。すなわち、耐水リング１２の金属膜を。非透水性の保護膜として兼用することによって、チップ断面からの水分の浸入を防止する。
【００５０】
耐湿リング１２の内側の回路形成領域Ａでは、全体がシリコン酸化膜１５で覆われている。最後に、スクライブ領域Ｃを除く耐水リング１２の上面と、回路形成領域Ａ全体をポリイミド膜１９で覆う。なお、ボンディングパッド上では、シリコン酸化膜１５、ポリイミド膜１９が除去されている。図３と同様に、シリコン酸化膜１５の断面は、ポリイミド膜１９で完全に被覆されている。
【００５１】
このような保護膜構成でも、耐湿リングの最上面が、非透水性の保護膜（ポリイミド）で直接覆われるので、図２と同様に、水分の侵入を防止する効果を達成できる。
【００５２】
以上述べたように、簡便な構成で、半導体チップ内への水分の浸入を防止できる。結果として、デバイスの歩留まりや信頼性の向上を図ることができる。
【００５３】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  半導体基板と、
前記半導体基板上の回路形成領域と、
配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と
を備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆されることを特徴とする半導体装置。
（付記２）  前記耐湿リングは、
前記半導体基板上に積層される層間絶縁膜の各層で膜厚方向に延びる導体リングと、
前記各層の導体リングを相互接続するように、前記各層間絶縁膜上に配置されるリング配線パターンと
を含み、最上層に位置する前記リング配線パターンは、前記非透水性の保護膜により直接被覆されることを特徴とする付記１に記載の半導体装置。
（付記３）  前記回路形成領域は、透水性の保護膜を介して、前記非透水性の保護膜で覆われ、
前記透水性の保護膜は、前記耐湿リングの最表面を露出する開口部を有し、
前記耐湿リングの最表面は、前記開口部において、前記非透水性の保護膜で直接被覆されることを特徴とする付記１に記載の半導体装置。
（付記４）  前記回路形成領域に形成されるボンディングパッドをさらに備え、
前記透水性の保護膜および非透水性の保護膜は、前記ボンディングパッドの表面を露出する第２の開口部を有し、
前記第２の開口部において、前記透水性の保護膜の断面は、前記非透水性の保護膜で被覆されていることを特徴とする付記３に記載の半導体装置。
（付記５）  前記最上層に位置するリング配線パターンは、前記耐湿リングの外側に位置するスクライブ領域の端部まで延びることを特徴とする付記２に記載の半導体装置。
（付記６）  前記非透水性の保護膜は、ポリイミド膜、アルミナ膜、およびシリコン窒化膜を含むことを特徴とする付記１〜５のいずれかに記載の半導体装置。
（付記７）  前記透水性の保護膜は、シリコン酸化膜を含むことを特徴とする付記１〜６のいずれかに記載の半導体装置。
（付記８）  前記回路形成領域は、強誘電体メモリ領域を含むことを特徴とする付記１〜７のいずれかに記載の半導体装置。
（付記９）  半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む半導体装置の製造方法。
（付記１０）  前記導体パターンの形成は、前記層間絶縁膜の各層の膜厚方向に延びる導体リングと、前記各層間絶縁膜上に位置するリング配線パターンとを、前記回路形成領域の配線形成と同時に形成することを特徴とする付記９に記載の半導体装置の製造方法。
【図面の簡単な説明】
【００５４】
【図１】従来の耐湿リングの構成を示す概略断面図である。
【図２】本発明の一実施形態に係る耐水リングと保護膜の構成を示す図である。
【図３】図２の半導体チップ上のボンディングパッドと保護膜の構成を示す概略断面図である。
【図４】図２の耐水リングと保護膜構成の変形例１を示す図である。
【図５】図２の耐水リングと保護膜構成の変形例２を示す図である。
【符号の説明】
【００５５】
１０  半導体チップ（半導体装置）
１１  シリコン基板
１２  耐水リング
１２ａ、１２ｃ、１２ｅ  第１〜第３導体リング
１２ｂ、１２ｄ、１２ｆ  第１〜第３リング配線パターン
１３  第１の層間絶縁膜
１５  シリコン酸化膜（保護膜）
１６  シリコン窒化膜（非透水性保護膜）
１７  第２の層間絶縁膜
１８  第３の層間絶縁膜
１９  ポリイミド膜（非透水性保護膜）
２０  トランジスタ
３１  ボンディングパッド
２９、３３  開口部
【図１】
2006261613.tif 000003
【図２】
2006261613.tif 000004
【図３】
2006261613.tif 000005
【図４】
2006261613.tif 000006
【図５】
2006261613.tif 000007