(57)【要約】【課題】  Ｌ／Ｓ＝２０μｍ／２０μｍ以下、すなわち最大配線幅Ｍが２０μｍ以下になる場合でも、耐電食性が良好な配線板（マザーボード、半導体チップ搭載基板）及びそれらの製造方法を提供する。【解決手段】  配線の最大配線幅をＭ、配線のボトム幅をｂ、配線のボトムから最大配線幅までの高さをｙ、配線のボトムからトップまでの配線高さをｔとした配線と、配線が形成された絶縁層とを有する配線板において、０．１≦ｂ／Ｍ＜１で、かつ０．１≦ｙ／ｔ≦０．９となる配線を有する配線板。【選択図】  図３
2006196656.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、その上に配線を有する配線板において、配線の最大配線幅をＭ、配線のボトム幅をｂ、配線のボトムから最大配線幅までの高さをｙ、配線のボトムからトップまでの配線高さをｔとしたときに、０．１≦ｂ／Ｍ＜１で、かつ０．１≦ｙ／ｔ≦０．９となる配線を有することを特徴とする配線板。
【請求項２】
前記Ｍが、Ｍ≦２０μｍである請求項１に記載の配線板。
【請求項３】
前記配線のトップ部分の形状が円弧状である請求項１又は２に記載の配線板。
【請求項４】
絶縁層を形成する工程と、その上に配線を形成する配線板の製造方法において、配線の最大配線幅をＭ、配線のボトム幅をｂ、配線のボトムから最大配線幅までの高さをｙ、配線のボトムからトップまでの配線高さをｔとしたときに、０．１≦ｂ／Ｍ＜１で、かつ０．１≦ｙ／ｔ≦０．９となる配線を形成することを特徴とする配線板の製造方法。
【請求項５】
前記Ｍが、Ｍ≦２０μｍである請求項４に記載の配線板の製造方法。
【請求項６】
前記配線のトップ部分の形状が円弧状である請求項４又は５に記載の配線板の製造方法。
【請求項７】
前記配線を形成する工程が、ポジ型レジストを用いて配線を形成する工程である請求項４〜６いずれかに記載の配線板の製造方法。
【請求項８】
前記配線を形成する工程が、めっきにより配線を形成する工程である請求項４〜７いずれかに記載の配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板及び配線板の製造方法に関する。
【背景技術】
【０００２】
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。実装関係についてみると、ＬＳＩを中心に高機能化が進み、ＣＰＵ、ＤＳＰや各種のメモリなど、あるいは機器に対応したシステムオンチップ（ＳｏＣ）、システムインパッケージ（ＳｉＰ）などの開発が盛んに行われており、半導体チップの機能は年々向上し、微細化、高集積化が進んでいる。このために、配線板（半導体チップ搭載基板、マザーボード）も、高周波化、高密度配線化、高機能化に対応してきている。
【０００３】
従来の配線板の配線の断面形状を図１に示すが、最小角をα、最大配線幅をＭ、最小配線幅をｍ、トップ幅をａ、ボトム幅をｂ、ボトムから最大配線幅までの高さをｙ、ボトムからトップまでの配線高さをｔとしたときに、ｂ／Ｍ＝１、ｙ／ｔ＝０のような台形（図１（ａ））、ａ／Ｍ＝１、ｙ／ｔ＝１のような逆台形（図１（ｂ））、ｍ／Ｍ＝１のような矩形（図１（ｃ））に分類できる。台形はサブトラクティブ法によって、逆台形または矩形はアディティブ法によって形成されることが多い。中でも配線の断面形状を矩形にする特許出願は多く、例えば特許文献１、特許文献２、特許文献３などを挙げることができる。
【０００４】
【特許文献１】特開平５−２４３２１７号公報
【特許文献２】特開２０００−１９６２２４号公報
【特許文献３】特開２０００−３０７２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの配線形状（台形、逆台形、矩形）にはいずれも図１に示すように必ず最小角αが直角または鋭角になる箇所が存在する。高密度配線化に伴い、特にＬ／Ｓ＝２０μｍ／２０μｍ以下、すなわちＭが２０μｍ以下になる場合には、配線の直角または鋭角の部分に電界が集中して、耐電食性が低下する問題があることがわかってきた。本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、その目的は、高密度配線化に伴い、Ｌ／Ｓ＝２０μｍ／２０μｍ以下、すなわちＭが２０μｍ以下になる場合でも、耐電食性が良好な配線板（マザーボード、半導体チップ搭載基板）及びそれらの製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は次のように構成される。
（１）絶縁層と、その上に配線を有する配線板において、配線の最大配線幅をＭ、配線のボトム幅をｂ、配線のボトムから最大配線幅までの高さをｙ、配線のボトムからトップまでの配線高さをｔとしたときに、０．１≦ｂ／Ｍ＜１で、かつ０．１≦ｙ／ｔ≦０．９となる配線を有することを特徴とする配線板。
（２）前記Ｍが、Ｍ≦２０μｍである項（１）に記載の配線板。
（３）前記配線のトップ部分の形状が円弧状である項（１）又は（２）に記載の配線板。
（４）絶縁層を形成する工程と、その上に配線を形成する配線板の製造方法において、配線の最大配線幅をＭ、配線のボトム幅をｂ、配線のボトムから最大配線幅までの高さをｙ、配線のボトムからトップまでの配線高さをｔとしたときに、０．１≦ｂ／Ｍ＜１で、かつ０．１≦ｙ／ｔ≦０．９となる配線を形成することを特徴とする配線板の製造方法。
（５）前記Ｍが、Ｍ≦２０μｍである項（４）に記載の配線板の製造方法。
（６）前記配線のトップ部分の形状が円弧状である項（４）又は（５）に記載の配線板の製造方法。
（７）前記配線を形成する工程が、ポジ型レジストを用いて配線を形成する工程である項（４）〜（６）いずれかに記載の配線板の製造方法。
（８）前記配線を形成する工程が、めっきにより配線を形成する工程である項（４）〜（７）いずれかに記載の配線板の製造方法。
【発明の効果】
【０００７】
本発明により、特にＬ／Ｓ＝２０μｍ／２０μｍ以下、すなわちＭが２０μｍ以下になる場合でも、耐電食性が良好な配線板（マザーボード、半導体チップ搭載基板）及びそれらの製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を用いて本発明の実施の形態を説明する。なお、配線板として、半導体チップ搭載基板を一例として説明するが、特に限定されるものではない。
【０００９】
（配線の断面形状）
本発明の配線板の配線断面形状は、最大配線幅をＭ、ボトム幅をｂ、ボトムから最大配線幅までの高さをｙ、ボトムからトップまでの配線高さをｔとしたときに、０．１≦ｂ／Ｍ＜１であり、かつ０．１≦ｙ／ｔ≦０．９であることが好ましい。さらに０．５≦ｂ／Ｍ＜１がより好ましく、また０．２≦ｙ／ｔ≦０．８となることがさらに好ましい。ｂ／Ｍが０．１未満では配線形状が逆三角形状に近くなり、配線が剥離しやすくなる傾向がある。また、ｙ／ｔが、０．０５である図２（ａ）に示したように、ｙ／ｔが０．１未満では、配線形状が台形に近くなり、ｙ／ｔが、０．９５である図２（ｂ）に示したように、ｙ／ｔが０．９より大きくなると配線形状が逆台形に近くなる。これらの場合も、図２（ａ）及び（ｂ）に示すように厳密的には最小角αを鈍角にすることは可能であるが、実質的な角βは鋭角とみなせる。従ってこのような実質的な鋭角の部分に電界が集中して耐電食性が低下するため、好ましくない。また、図３（ａ）に示したようにｙよりも上のｔまでの部分を配線のトップ部分１１９と定義すると、トップ部分は円弧状であることが好ましい。また、Ｌ／Ｓ＝２０μｍ／２０μｍレベルの高密度配線化を行ううえで、最大配線幅のＭは、Ｍ≦２０μｍであることが好ましく、経済性、効率性の点から、配線は、銅配線であることが好ましい。
【００１０】
（半導体チップ搭載基板）
図４に、本発明の半導体チップ搭載基板の一実施例（片面ビルドアップ層２層）の断面模式図を示す。ここでは、絶縁層１０４を片面にのみ形成した実施形態で説明するが、必要に応じて図５に示すように絶縁層１０４は両面に形成しても良い。本発明の半導体チップ搭載基板は、図４に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子（不図示）及び第１の層間接続端子１０１を含む第１の配線１０６ａが形成される。コア基板１００の反対側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板１００の第１の層間接続用バイアホール（以下、第１のバイアホールという。）１０２を介して電気的に接続される。コア基板１００の第２の配線を形成した側には、絶縁層１０４が形成され、絶縁層１０４上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ブラインドバイアホール（以下、第２のバイアホールという。）１０８を介して電気的に接続される。
【００１１】
絶縁層１０４が複数形成される場合は、同様の構造を積層し、例えば、第３の配線１０６ｃ中、第３の層間接続端子は次の絶縁層１０４の層間接続端子と、第３の層間接続用ブラインドバイアホール（以下、第３のバイアホールという。）１０５を介して電気的に接続される。最外層の絶縁層１０４上には、マザーボードと接続される外部接続端子１０７が形成される。基板の構成や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。更に、最外層の絶縁層１０４上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
【００１２】
（コア基板）
絶縁材であるコア基板１００の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。有機基材としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。また、これらの樹脂をガラスクロスやガラス不織布などと一体になるように成型したものでもよい。
【００１３】
熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ２ ６５〜７５％、Ａｌ２Ｏ３ ０．５〜４％、ＣａＯ ５〜１５％、ＭｇＯ ０．５〜４％、Ｎａ２Ｏ １０〜２０％）、ホウ珪酸ガラス（成分例：ＳｉＯ２ ６５〜８０％、Ｂ２Ｏ３ ５〜２５％、Ａｌ２Ｏ３ １〜５％、ＣａＯ ５〜８％、ＭｇＯ ０．５〜２％、Ｎａ２Ｏ ６〜１４％、Ｋ２Ｏ １〜６％）等が挙げられる。また、感光性ガラスとしてはＬｉ２Ｏ−ＳｉＯ２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。コア基板１００の厚さは１００〜８００μｍの範囲であるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍの範囲であるのがより好ましい。
【００１４】
（絶縁層）
絶縁層１０４は、絶縁材料からなるのが好ましい。絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。さらに熱硬化性の有機絶縁材料が主成分であることがより好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
【００１５】
絶縁層１０４の形成方法としては、ワニス状の絶縁材料をスピンコータ、コンマコータ、印刷等で形成した後、乾燥、硬化して形成することができる。また、フィルム状に予め形成し、プレスやラミネートでコア基板１００に接着することもできる。絶縁材料によってはガラスクロスや不織布に材料を含浸させ、プリプレグ状にしてから接着して形成することもできる。さらに、金属箔にワニスを塗布し、乾燥後コア基板１００に接着することもできる。
【００１６】
（熱膨張係数）
半導体チップの熱膨張係数とコア基板１００の熱膨張係数とが近似していて、かつコア基板１００の熱膨張係数と絶縁層１０４の熱膨張係数とが近似していることが好ましい。さらに、半導体チップ、コア基板１００、絶縁層１０４の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。具体的には、コア基板１００の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。絶縁層１０４の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃である。
【００１７】
（ヤング率）
絶縁層１０４のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。絶縁層１０４中の充填材は、絶縁層１０４の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。
【００１８】
（表面の平均粗さ）
コア基板１００及び絶縁層１０４等の絶縁材の表面の平均粗さ（Ｒａ）は、Ｒａ≦１．０μｍであることが好ましく、特に０．０１μｍ≦Ｒａ≦１．０μｍが高速電気信号の伝達特性の面からより好ましく、更に０．０１μｍ≦Ｒａ≦０．４μｍであることが特に好ましい。Ｒａ＞１．０μｍでは形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる傾向がある。Ｒａ＜０．０１μｍでは、ピール強度が十分に得られなくなるという傾向がある。同様に配線表面の平均粗さ（Ｒａ）も、Ｒａ≦１．０μｍであることが好ましく、更に０．０１μｍ≦Ｒａ≦０．４μｍであることがより好ましい。すなわち、前記コア基板１００と前記第１の配線１０６ａとの界面、前記コア基板１００と前記第２の配線１０６ｂとの界面、前記第２の配線１０６ｂと前記絶縁層１０４の界面、前記絶縁層１０４と前記第３の配線１０６ｃとの界面は、少なくともいずれか１つの界面の凹凸が、Ｒａ≦１．０μｍであるのが好ましい。特に０．０１μｍ≦Ｒａ≦１．０μｍが好ましく、更に０．０１μｍ≦Ｒａ≦０．４μｍであることがより好ましい。また、絶縁層の表面の平均粗さ（Ｒａ）と配線表面の平均粗さ（Ｒａ）は、ともにＲａ≦１．０μｍであるのが特に好ましい。
【００１９】
（半導体チップ搭載基板の製造方法）
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
【００２０】
（配線形成方法）
配線の形成方法としては、コア基板１００表面または絶縁層１０４上に金属箔を形成し、更にエッチングレジストを形成し、金属箔の不要な箇所をエッチングで除去する方法（サブトラクト法）、めっきレジストを形成し、コア基板１００表面または絶縁層１０４上の必要な箇所にのみめっきにより配線を形成する方法（アディティブ法）、コア基板１００表面または絶縁層１０４上に薄い金属層（シード層）を形成し、更にめっきレジストを形成し、その後、電気めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法（セミアディティブ法）がある。配線の形成方法はいずれの方法を用いても良いが、Ｍ≦２０μｍの微細配線を本発明の配線形状に形成するためには、セミアディティブ法がより好ましい。また、配線形成に用いるエッチングレジスト又はめっきレジストは、ポジ型、ネガ型いずれでも可能であるが、ポジ型レジストのほうが本発明の配線形状形成が容易であり、好ましい。
【００２１】
（セミアディティブ法におけるシード層の形成）
セミアディティブ法による配線形成の場合、コア基板１００表面または絶縁層１０４上にシード層を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。
【００２２】
(蒸着またはめっきによるシード層の形成)
コア基板１００表面または絶縁層１０４上に蒸着またはめっきによってシード層を形成することができる。例えば、シード層として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばＣｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を下地金属として用い、５〜５０ｎｍスパッタリングする。その後、銅をターゲットにして２００〜５００ｎｍスパッタリングしてシード層を形成できる。また、コア基板１００表面または絶縁層１０４上にめっき銅を、０．５〜３μｍ無電解銅めっきを行い形成することもできる。
【００２３】
(金属箔を貼り合わせる方法)
コア基板１００または絶縁層１０４に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることによりシード層を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を除去する方法などがある。例えば前者としてはキャリア銅／ニッケル／薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去し、後者としてはアルミ、銅、絶縁樹脂などをキャリアとしたピーラブル銅箔などが使用でき、５μｍ以下のシード層を形成できる。また、厚み９〜１８μｍの銅箔を貼り付け、５μｍ以下になるように、エッチングにより均一に薄くし、シード層を形成してもかまわない。
【００２４】
（セミアディティブ法による配線形成）
前述の方法で形成されたシード層上に、めっきレジストを必要なパターンに形成し、シード層を介して電気めっきにより配線を形成する。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、配線が形成できる。
【００２５】
（めっきレジストの断面形状）
セミアディティブ法におけるめっきレジスト１１８は、現像後の断面形状が台形または三角形になることが好ましい（図６では絶縁層１０４上のシード層は不図示）。めっきレジスト１１８の断面形状が、矩形の場合は図６（ａ）に示すように配線の断面形状も矩形となり、また、めっきレジスト１１８の断面形状が、逆台形の場合は図６（ｂ）に示すように配線の断面形状がｂ／Ｍ＝１、ｙ／ｔ＝０のような台形となり、いずれも本発明の趣旨に反して好ましくない。めっきレジスト１１８の断面形状を台形または三角形にすることで、配線の断面形状を０．１≦ｂ／Ｍ＜１かつ０．１≦ｙ／ｔ≦１にすることができ、更に０．１≦ｂ／Ｍ＜１かつ０．１≦ｙ／ｔ≦０．９にすることが可能となる。このような断面形状を有するめっきレジスト１１８ならばポジ型、ネガ型いずれも問わないが、ポジ型レジストのほうがネガ型よりも形成が容易であり、好ましい。
【００２６】
（配線の電気めっき）
めっきレジスト１１８の断面形状を台形または三角形にするだけでは、図６（ｃ）に示すようにその後のめっきによっては配線の断面形状が０．１≦ｂ／Ｍ＜１かつｙ／ｔ＝１のような逆台形の配線形状も形成できるが、これでは最小角αが鋭角となってしまい、好ましくない。しかし、セミアディティブ法の場合、配線を電気めっきで形成するので、光沢剤と平滑剤を適宜に添加して、電流密度を調整することにより、配線のトップ部分を円弧状にすることができ、図６（ｄ）に示すように０．１≦ｂ／Ｍ＜１かつ０．１≦ｙ／ｔ≦０．９にすることが可能となる。また、配線形成後にソフトエッチング等を行い、配線のトップ部分を図３（ａ）に示すような円弧状にしてもよい。いずれの場合も、最小角αのいずれも鈍角にすることが可能であり、好ましい。電気めっきの種類については一般的に使用されるものを使用すればよく、特に限定しないが、配線を形成するためには、めっき金属として銅を使用するのが好ましい。よって本発明の配線板においては、配線のトップ部分が円弧状であることが好ましく、また本発明の配線板の製造方法においては、配線のトップ部分を円弧状に形成する配線形成工程を含むことが好ましい。
【００２７】
（アディティブ法による配線形成）
アディティブ法による配線形成の場合もセミアディティブ法と同様、コア基板１００または絶縁層１０４上の必要な箇所にのみ、めっきを行うことで形成されるが、アディティブ法で使用されるめっきは通常、無電解めっきが使用される。例えば、コア基板１００に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジスト１１８を形成して、無電解めっき液に浸漬し、めっきレジスト１１８に覆われていない箇所にのみ、無電解めっきを行い配線を形成する。無電解めっきの場合は平坦性が大きく、配線のトップを円弧状にすることが、電気めっきと比べやや困難である。従ってめっきレジスト１１８の断面形状を台形または三角形にすると、配線の断面形状が０．１≦ｂ／Ｍ＜１かつ０．９＜ｙ／ｔ≦１のような逆台形の配線形状が形成され易い。従って、配線の断面形状を、０．１≦ｂ／Ｍ＜１かつ０．１≦ｙ／ｔ≦０．９にするために、配線形成後、ソフトエッチング等を行い、配線のトップ部分を円弧状にしてもよい。
【００２８】
（配線の配置）
配線の配置は特に問わないが、図７に示したように（内層配線、層間接続端子等は省略）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図８に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図９に、ファン−インタイプ半導体チップ搭載基板の平面図を、図１０にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子１６の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１(図１０参照)を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、ボイドが発生しにくくなり、信頼性を向上できる。
【００２９】
（基板の構成）
基板の構成も特に問わないが、図７または図８に示すように少なくとも半導体チップが搭載される側には半導体チップ接続端子（ワイヤボンド端子等）、その反対面にはマザーボードと電気的に接続される外部接続続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。
【００３０】
(バイアホール)
本発明の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板１００または絶縁層１０４に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
【００３１】
（デスミア）
前述の方法により形成されたバイアホールのスミア除去としては、ドライ処理またはウェット処理を用いることができる。ドライ処理としては、プラズマ処理、逆スパッタリング処理、イオンガン処理が使用できる。さらに、プラズマ処理には大気圧プラズマ処理、真空プラズマ処理、ＲＩＥ処理があり、必要に応じて選択できる。これらの処理に使用するガスとしては、窒素、酸素、アルゴン、フレオン(ＣＦ４)、またはこれらの混合ガスが好ましい。ウェット処理にはクロム酸塩、過マンガン酸塩等の酸化剤を用いることができる。
【００３２】
（層間接続）
層間接続の方法としては、前述のバイアホールによる方法以外に、予め絶縁層１０４に導電性ペーストやめっきなどで導電層を形成し、この絶縁層をコア基板１００にプレスやラミネート等で積層する方法などもある。
【００３３】
（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
【００３４】
このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。さらに、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは、反りが発生しないように調整することがより好ましい。その場合、予備検討を行い、両面の絶縁被覆の厚みを決定することが好ましい。また、薄型の半導体パッケージとするには、絶縁被覆の厚みが５０μｍ以下であることが好ましく、３０μｍ以下がより好ましい。
【００３５】
（配線のめっき）
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電気めっきのどちらを用いてもよい。
【００３６】
（半導体チップ搭載基板の製造方法）
このような半導体チップ搭載基板は、以下のような工程で製造することができる。図１１の（ａ）〜（ｇ）に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示した。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に限定しない。
【００３７】
（工程ａ）
（工程ａ）は、図１１（ａ）に示したようにコア基板１００上に第１の配線１０６ａを作製する工程である。例えば片面に銅層が形成されたコア基板１００に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて配線を作製することができる。基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後、電気銅めっきで膜厚を所望の厚みまでめっきすることにより、銅層を得ることができる。
【００３８】
なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分）を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
【００３９】
（工程ｂ）
（工程ｂ）は、図１１（ｂ）に示したように、前記第１の層間接続端子１０１と、後述する第２の配線とを接続するための第1の層間接続用ＩＶＨ１０２（バイアホール）を形成する工程である。
【００４０】
バイアホールの形成は、コア基板１００が非感光性基材の場合、レーザ光を用いることができる。非感光性基材としては、前述した非感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、使用するレーザ光は限定されるものではなく、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。また、コア基板１００が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。なお感光性基材としては、前述した感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、紫外光を照射後、熱処理とエッチングによりバイアホールを形成する。また、コア基板１００が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールを形成することもできる。形成されたバイアホールは層間を電気的に接続するために、導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
【００４１】
（工程ｃ）
（工程ｃ）は、図１１（ｃ）に示したように、コア基板１００の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板１００の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第２の配線１０６ｂを形成する。銅層の形成方法としては、（工程ａ）と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
【００４２】
（工程ｄ）
（工程ｄ）は、図１１（ｄ）に示すように前記第２の配線を形成した面に絶縁層１０４（ビルドアップ層）を形成する工程である。まず、第２の配線１０６ｂ表面を、脱脂処理または硫酸洗浄を行う。酸性あるいはアルカリ性あるいは酸化剤を含む水溶液に浸漬し、銅配線表面のＲａ（平均粗さ）が、０．０１〜１．０μｍとなるように処理を行う。酸化剤を含む水溶液に浸漬した場合は、さらに、還元剤を含む水溶液に浸漬し、前記酸化銅皮膜を還元処理することによって、銅配線表面のＲａ（平均粗さ）が、０．０１〜１．０μｍとなるように処理を行う。さらに、銅、スズ、クロム、ニッケル、亜鉛、アルミニウム、コバルト、金、白金、銀、パラジウムから選択される金属または前記金属を含む合金を無電解めっき、電気めっき、置換反応、スプレー噴霧、塗布する等の方法によって、配線表面のＲａが０．０１〜１．０μｍとなるように処理を行う。その表面上にＳｉ−Ｏ−Ｓｉ結合を有する化合物を形成し、続いてカップリング剤もしくは密着性改良剤を少なくとも一種以上含む溶液による処理を行い第２の配線表面に極薄の絶縁膜を形成する。
【００４３】
次に、コア基板１００表面及び第２の配線１０６ｂ表面に、絶縁層１０４を形成する。絶縁層１０４の絶縁材料としては、前記したように熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性材料を主成分とするのが好ましい。ワニス状の材料の場合、印刷やスピンコートで、またはフィルム状の絶縁材料の場合、ラミネートやプレスなどの手法を用いて絶縁層１０４を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させることが望ましい。
【００４４】
（工程ｅ）
（工程ｅ）は、図１１（ｅ）に示したように、前記絶縁層１０４に第２の層間接続用のＩＶＨ（バイアホール）１０８を形成する工程であり、バイアホールの形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができるが、ＣＯ2レーザが生産性及び穴品質の点で好ましい。また、ＩＶＨ径が３０μｍ未満の場合は、レーザ光を絞ることが可能なＹＡＧレーザが適している。また、絶縁層１０４が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。
【００４５】
（工程ｆ）
（工程ｆ）は、図１１（ｆ）に示したように、前記第２のバイアホールが形成された絶縁層１０４上に、第３の配線１０６ｃを形成する工程である。またＬ／Ｓ＝２０μｍ／２０μｍ以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。絶縁層１０４上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより、シード層を形成する。次に、前述の方法で形成されたシード層上にめっきレジストを形成する。めっきレジストの形成方法としては、ワニス状のレジスト材料をスピンコータ、ディップコータ、コンマコータ、印刷等で形成した後、乾燥、硬化して形成することができる。また、フィルム状のレジスト材料をプレスやラミネートで接着することもできる。次に、露光波長を調整して露光し、現像することによって、断面形状が台形または三角形になるめっきレジスト像を形成する。次に、シード層を介して電気銅めっきにより配線を形成する。電気銅めっきにおいて、光沢剤と平滑剤を適宜に添加して、電流密度を調整することにより、配線のトップ部分を円弧状にすることができ、図６（ｄ）に示すように０．１≦ｂ／Ｍ＜１かつ０．１≦ｙ／ｔ≦０．９にすることが可能となる。その後、めっきレジストを剥離し、最後にシード層をエッチング等により除去し、微細な配線が形成できる。配線のトップ部分を円弧状にするのは前述した電気銅めっきのみでなく、前述したシード層のエッチング時または配線形成後にソフトエッチング等を行うことでも可能である。
【００４６】
（工程ｄ）から（工程ｆ）までを繰り返して、図１１（ｇ）に示すように絶縁層１０４を２層以上作製してもよい。この場合、最外の絶縁層１０４に形成された層間接続端子が、外部接続端子１０７となる。
【００４７】
（工程ｇ）
（工程ｇ）は、図１１（ｇ）に示したように、外部接続端子以外の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストが一般的に用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。
【００４８】
（半導体チップ搭載基板の形状）
半導体チップ搭載基板２２の形状は、特に問わないが、図１２に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
【００４９】
図１２に示したように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図１２では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
【００５０】
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク等１１を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
【００５１】
さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきが施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電気めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。
【００５２】
（半導体パッケージ）
図７に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図７に示したように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。
【００５３】
さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板１００の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため特に好ましい。
【００５４】
また、図８には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示す。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、ダイボンドフィルム１１７を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うことができる。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。その場合、半導体チップの少なくともフェース面を半導体用封止樹脂で封止するが、封止領域は、必要な部分だけを封止しても良いが、図８のように半導体パッケージ領域全体を封止するのが、より好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。
【００５５】
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えば、はんだボール１１４を搭載することができる。はんだボールには、共晶はんだやＰｂフリーはんだを用いることができる。はんだボールを外部接続端子に固着する方法としては、Ｎ２リフロー装置を用いることができるが、これに限定したものではない。
【００５６】
半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板においては、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
【実施例】
【００５７】
次に、実施例を挙げて本発明を説明するが、本発明はこれら実施例に限定されるものではない。なお、耐電食性評価を行うことで比較例と比較するため、実施例および比較例の基板として、半導体チップ搭載用基板ではなく、耐電食性評価用基板を使用した。
（実施例１）
（工程ａ）
図１３（ａ）に示すように、コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意して、絶縁層１０４を次のように形成した。すなわち、シアネ―トエステル系樹脂組成物の絶縁ワニスを用いて、スピンコート法で、条件１５００ｒｐｍで、ガラス基板上に塗布し、厚み２０μｍの絶縁層１０４を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、１５μｍの絶縁層１０４を形成した。
【００５８】
（工程ｂ）
図１３（ｂ）に示すように、第１の配線形成のために、スパッタリングにより、シード層となる下地金属Ｎｉ層２０ｎｍ（不図示）を形成し、さらに薄膜銅層２００ｎｍ（不図示）を形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件１で行った。
条件１
（ニッケル）
電流：５．０Ａ
電流：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００５９】
次に、ポジ型のめっきレジストＰＭＥＲ  Ｐ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、シード層上に、膜厚１０μｍのめっきレジスト層を形成した。１０００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動し、図１４（ａ）に示したように、真上から観察してＬ／Ｓ＝１４μｍ／６μｍであり、断面形状が台形であるレジストパターンを形成した。その後、図１４（ｂ）に示したように、硫酸銅めっき液を用いてパターン電気銅めっきを約５μｍ行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温（２５℃）で１分間浸漬し除去した。シード層のクイックエッチングには、ＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することにより、これらをエッチング除去し、図１４（ｃ）に示したように、真上から観察してＬ／Ｓ＝１０μｍ／１０μｍのくし型配線１０６を形成した。
【００６０】
（工程ｃ）
図１３（ｃ）に示すように、（工程ｂ）で形成した配線１０６側の面に、シランカップリング剤処理をして配線表面にシランカップリング剤を含んだ皮膜（不図示）を形成した後、この後、（工程ａ）を再度繰り返し、絶縁層１０４をさらに一層形成し、図１５に示すようなくし型配線１０６をもつ耐電食性評価用基板を作製した。
【００６１】
（比較例１）
（工程ｂ）で、シード層を実施例と同様に形成した後、硫酸銅めっき液を用いてパネル電気銅めっきを約５μｍ行った。次にネガ型のエッチングレジストＰＭＥＲ  Ｎ−ＨＣ４０（東京応化工業株式会社製、商品名）を用いスピンコート法で、電気銅めっき上に膜厚３μｍのエッチングレジスト層を形成した。１００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｎ−Ａ５を用いて２３℃で２分間浸漬揺動し、図１６（ａ）に示したように、真上から観察してＬ／Ｓ＝１２μｍ／８μｍのエッチングレジスト１２０を形成した。その後、図１６（ｂ）に示したように、塩化第二鉄エッチング液を用いて電気銅めっき１２１をエッチングしてから、ＰＭＥＲ剥離液ＮＳに６０℃、１分間浸漬してエッチングレジスト１２０を除去して、図１６（ｃ）に示したように、真上から観察してＬ／Ｓ＝１０μｍ／１０μｍのくし型配線１０６を形成した。それ以外の工程は、実施例１と同様にして図１５に示すような、くし型配線１０６をもつ耐電食性評価用基板を作製した。
【００６２】
以上のように作製した実施例１、比較例１の各１個の耐電食性評価用基板のサンプルを切断してから、配線１０６の断面を観察して配線の寸法測定を行うとともに、実施例１、比較例１の各２２個のサンプルを使用して、配線１０６間の耐電食性試験を行った。耐電食性試験の試験条件は８５℃／８５％ＲＨ、ＤＣ５Ｖ印加とし、１００時間ごとにサンプルを取り出して絶縁抵抗値を測定し、１０９Ω以下をＮＧとした。耐電食性試験の結果を表１に示した。また図３に配線１０６の断面形状を示した。図３（ａ）が、実施例１であり、図３（ｂ）が、比較例１である。表２に、配線１０６の寸法測定結果を示した。
【００６３】
【表１】
2006196656.tif 000003
【００６４】
【表２】
2006196656.tif 000004
【００６５】
表２に示したように実施例１、比較例１ともに最大配線幅Ｍは１０μｍであったが、実施例１の配線形状はｂ／Ｍ＝０．６、ｙ／ｔ＝０．６の円弧状であったのに対し、比較例１の配線形状はｂ／Ｍ＝１、ｙ／ｔ＝０の台形状であった。耐電食性試験結果は、実施例１では問題なかったが、比較例１では試験時間の経過とともにＮＧ数が増加した。
【図面の簡単な説明】
【００６６】
【図１】（ａ）台形、（ｂ）逆台形、（ｃ）矩形である従来の配線の断面形状図。
【図２】（ａ）台形に近い形状、（ｂ）逆台形に近い形状である配線の断面形状図。
【図３】（ａ）本発明の一実施例、（ｂ）本発明の一比較例である配線１０６の断面形状図。
【図４】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【図５】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【図６】めっきレジストの断面形状が（ａ）矩形、（ｂ）逆台形、（ｃ）台形、（ｄ）台形であるめっきレジストと配線の断面形状図。
【図７】本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図。
【図８】本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図。
【図９】本発明の一実施形態であるファン−インタイプ半導体チップ搭載基板の平面図。
【図１０】本発明の別の実施形態であるファン−アウトタイプ半導体チップ搭載基板の平面図。
【図１１】（ａ）〜（ｇ）は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図。
【図１２】本発明の半導体チップ搭載基板のフレーム形状を表す平面図。
【図１３】（ａ）〜（ｃ）は本発明の半導体チップ搭載基板の製造方法の一実施例と一比較例を示す工程図。
【図１４】（ａ）〜（ｃ）は本発明の半導体チップ搭載基板の製造方法の一実施例である図１３（ｂ）の工程をさらに詳細に示す工程図。
【図１５】本発明の一実施例と一比較例で評価した耐電食性評価用基板のくし型配線（Ｌ／Ｓ＝１０μｍ／１０μｍ）の模式図。
【図１６】（ａ）〜（ｃ）は本発明の半導体チップ搭載基板の製造方法の一比較例である図１３（ｂ）の工程をさらに詳細に示す工程図。
【符号の説明】
【００６７】
ａ．配線のトップ幅
ｂ．配線のボトム幅
α．配線の最小角
β．配線の実質的な角
ｔ．配線のボトムからトップまでの配線高さ
ｙ．配線のボトムから最大配線幅までの高さ
Ｍ．配線の最大配線幅
ｍ．配線の最小配線幅
Ｌ．配線のライン幅
Ｓ．配線のスペース幅
１１．位置決めマーク（位置合わせ用ガイド穴）
１３．半導体パッケージ領域
１４．ダイボンドフィルム接着領域（フリップチップタイプ）
１５．半導体チップ搭載領域（フリップチップタイプ）
１６．半導体チップ接続端子
１７．ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８．半導体チップ搭載領域（ワイヤボンドタイプ）
１９．外部接続端子
２０．展開配線
２１．ダミーパターン
２２．半導体チップ搭載基板
２３．ブロック
２４．補強パターン
２５．切断位置合わせマーク
１００    コア基板
１０１    第１の層間接続端子
１０２    第1の層間接続用ＩＶＨ（バイアホール）
１０３    第２の層間接続端子
１０４    絶縁層（ビルドアップ層）
１０５    第３の層間接続用ＩＶＨ（バイアホール）
１０６    配線（くし型配線）
１０６ａ  第１の配線
１０６ｂ  第２の配線
１０６ｃ  第３の配線
１０７    外部接続端子
１０８    第２の層間接続用ＩＶＨ（バイアホール）
１０９    絶縁被覆（ソルダレジスト）
１１１    半導体チップ
１１２    接続バンプ
１１３    アンダーフィル材
１１４    はんだボール
１１５    金ワイヤ
１１６    半導体用封止樹脂
１１７    ダイボンドフィルム
１１８    めっきレジスト
１１９    配線のトップ部分
１２０    エッチングレジスト
１２１    電気銅めっき
【図１】
2006196656.tif 000005
【図２】
2006196656.tif 000006
【図３】
2006196656.tif 000007
【図４】
2006196656.tif 000008
【図５】
2006196656.tif 000009
【図６】
2006196656.tif 000010
【図７】
2006196656.tif 000011
【図８】
2006196656.tif 000012
【図９】
2006196656.tif 000013
【図１０】
2006196656.tif 000014
【図１１】
2006196656.tif 000015
【図１２】
2006196656.tif 000016
【図１３】
2006196656.tif 000017
【図１４】
2006196656.tif 000018
【図１５】
2006196656.tif 000019
【図１６】
2006196656.tif 000020