(57)【要約】【課題】バイアス用トランジスタの影響を除去して負荷抵抗素子のＤＣバイアス電圧を定めることができるＤＣバイアス回路を得ること。【解決手段】ベース電極に一定電圧ＶＤＣが印加され、エミッタフォロワ構成のバイアス用トランジスタＱ１の定電流源５と並列に、出力電流ｉｏｕｔと同調して同じ大きさの電流を流すように設定された電流源６を接続する。出力電流ｉｏｕｔによって小信号抵抗成分４の抵抗値ｒｅが変動することがなく、接続端Ａでの出力電圧ｖｏｕｔは、出力電流ｉｏｕｔの値によらず一定となる。図に示す回路の全体で構成されるアンプは、大きな信号が入力されてもゲインは変わらないので、歪むことなく出力することができる。【選択図】        図１
2006340199.tif 000002
【特許請求の範囲】
【請求項１】
制御電極に一定電圧が印加され、一方の信号電極が電源に接続され、他方の信号電極が定電流源を介して接地されるバイアス用トランジスタの前記他方の信号電極と前記定電流源との接続端に、一端に出力電流が印加される負荷抵抗素子の他端を接続したＤＣバイアス回路において、
前記定電流源と並列に、前記出力電流と同調して同じ大きさの電流を流すように設定された電流源を接続した
ことを特徴とするＤＣバイアス回路。
【請求項２】
前記負荷抵抗素子の一端は、電流出力回路の出力端に接続されていることを特徴とする請求項１に記載のＤＣバイアス回路。
【請求項３】
各電圧信号入力端がサイズの異なる２つのトランジスタでそれぞれ構成される差動増幅回路と、
前記差動増幅回路の一方の入力端トランジスタの１つに流れる電流のミラー電流を他方の入力端トランジスタの１つに供給する第１のカレントミラー回路と、
制御電極に一定電圧が印加され、一方の信号電極が接地されるバイアス用トランジスタと、
前記差動増幅回路の他方の入力端トランジスタの他の１つに流れる電流のミラー電流を前記バイアス用トランジスタの他方の信号電極に供給する第２のカレントミラー回路と、
前記差動増幅回路の他方の入力端トランジスタの１つと前記バイアス用トランジスタの他方の信号電極との間に設けた負荷抵抗素子と、
を備えたことを特徴とする増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷抵抗素子のＤＣバイアス電圧を定めるＤＣバイアス回路およびＤＣバイアス回路を備える増幅回路に関するものである。
【背景技術】
【０００２】
アナログ信号処理回路では、映像信号や音響信号のアンプ並びにフィルタの負荷抵抗素子のＤＣバイアス電圧を定めるＤＣバイアス回路を少ない素子数で実現する方法として、例えば図４に示すように、エミッタフォロア形式にしたバイポーラトランジスタをバイアス用トランジスタに用いる方法が知られている。
【０００３】
図４は、従来のＤＣバイアス回路をアンプの負荷抵抗素子のＤＣバイアス電圧を定めるのに用いた例を示す回路図である。図４において、符号１は、電圧入力を電流に変換して出力するトランスコンダクタンス（ｇｍ）型のアンプ（以降「ｇｍアンプ」という）である。符号２は、負荷抵抗素子（抵抗値ＲＬ）であり、一端はｇｍアンプ１の出力端に接続されている。符号Ｑ１は、負荷抵抗素子２の他端でのＤＣバイアス電圧を定めるＤＣバイアス回路を構成するバイアス用トランジスタである。バイアス用トランジスタＱ１は、図示例ではＮＰＮトランジスタである。
【０００４】
バイアス用トランジスタＱ１は、ベース電極は基準電源５から一定電圧ＶＤＣが印加され、コレクタ電極は電源ＶＤＤに接続され、エミッタ電極は小信号抵抗成分４と定電流源５との直列回路を介して接地に接続されている。この小信号抵抗成分４の抵抗値ｒｅは、ボルツマン定数ｋ、絶対温度Ｔ、単位電荷ｑ、エミッタバイアスＩｅを用いて、
ｒｅ＝（ｋＴ／ｑ）／Ｉｅ        （１）
と表される。
【０００５】
負荷抵抗素子２の他端は、バイアス用トランジスタＱ１の内部抵抗である小信号抵抗成分４と定電流源５との接続端Ａに接続されている。
【０００６】
この構成によれば、ｇｍアンプ１が無入力の場合は、出力電流ｉｏｕｔはゼロであるので、接続端Ａでの出力電圧ｖｏｕｔは、バイアス用トランジスタＱ１のベース・エミッタ間電圧Ｖｂｅを用いて、ｖｏｕｔ＝ＶＤＣ−Ｖｂｅとなる。これがＤＣバイアス電圧である。
【０００７】
この状態でｇｍアンプ１に電圧ｖｉｎの信号が入力されると、出力電流ｉｏｕｔは、ｉｏｕｔ＝ｇｍ×ｖｉｎとなるので、接続端Ａでの出力電圧ｖｏｕｔは、
ｖｏｕｔ＝ｉｏｕｔ×（ＲＬ＋ｒｅ）＝ｇｍ×ｖｉｎ×（ＲＬ＋ｒｅ）      （２）
となる。そして、ゲインは、
ｖｏｕｔ／ｖｉｎ＝ｇｍ×（ＲＬ＋ｒｅ）          （３）
となる。つまり、図４に示す回路の全体は、ＤＣバイアス電圧が「ＶＤＣ−Ｖｂｅ」で、ＡＣゲインが「ｇｍ×（ＲＬ＋ｒｅ）」のアンプを構成していることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図４に示す従来のＤＣバイアス回路では、ｇｍアンプ１の出力電流ｉｏｕｔが大きくなるほど、バイアス用トランジスタＱ１を流れる電流が小さくなるので、上記式（１）から理解できるように、小信号抵抗成分４の抵抗値ｒｅは大きくなっていく。つまり、ｇｍアンプ１の出力電流ｉｏｕｔが大きければ大きいほど、図４に示す回路の全体で構成されるアンプのゲインが大きくなっていくことになる。したがって、このアンプのゲインは、接続端Ａでの出力電圧ｖｏｕｔが高いときは大きく、低いときは小さくなることが起こる。これが、歪みの原因となり、大きな信号が入力されたときの特性を悪化させている。
【０００９】
この発明は、上記に鑑みてなされたものであり、バイアス用トランジスタの影響を除去して負荷抵抗素子のＤＣバイアス電圧を定めることができるＤＣバイアス回路およびそのＤＣバイアス回路を備えた増幅回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した目的を達成するために、この発明は、制御電極に一定電圧が印加され、一方の信号電極が電源に接続され、他方の信号電極が定電流源を介して接地されるバイアス用トランジスタの前記他方の信号電極と前記定電流源との接続端に、一端に出力電流が印加される負荷抵抗素子の他端を接続したＤＣバイアス回路において、前記定電流源と並列に、前記出力電流と同調して同じ大きさの電流を流すように設定された電流源を接続したことを特徴とする。
【００１１】
この発明によれば、バイアス用トランジスタに流れる電流は、印加される出力電流の大きさによらず常に一定となるので、バイアス用トランジスタの影響を除去して負荷抵抗素子のＤＣバイアス電圧を定めることができる。
【発明の効果】
【００１２】
この発明によれば、アナログ信号処理回路全般で用いるアンプやフィルタの歪率を改善することができ、また電流出力回路の出力変動を抑制することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下に図面を参照して、この発明にかかるＤＣバイアス回路および増幅回路の好適な実施の形態を詳細に説明する。
【００１４】
実施の形態１．
図１は、この発明の実施の形態１によるＤＣバイアス回路の構成を示す回路図である。図１では、図４に示したｇｍアンプの負荷抵抗素子のＤＣバイアス電圧を定めるのに用いた例（その１）が示されている。
【００１５】
図１に示すように、実施の形態１によるＤＣバイアス回路は、電流源６がバイアス用トランジスタＱ１の定電流源５と並列に設けられている。この電流源６は、ｇｍアンプ１の出力電流ｉｏｕｔと同調して同じ電流ｉｏｕｔを流すように設定されている。
【００１６】
この構成によれば、バイアス用トランジスタＱ１に流れる電流は、ｇｍアンプ１の出力電流ｉｏｕｔと同調して同じ電流を流す電流源６によって一定の電流Ｉとなるので、出力電流ｉｏｕｔによって小信号抵抗成分４の抵抗値ｒｅが変動することがない。これによって、接続端Ａでの出力電圧ｖｏｕｔは、出力電流ｉｏｕｔの値によらず一定となり、
ｖｏｕｔ＝ＶＤＣ−Ｖｂｅ−ｒｅ×Ｉ        （４）
となる。
【００１７】
一方、図１に示す回路の全体で構成されるアンプのゲインは、
ｖｏｕｔ／ｖｉｎ＝ｇｍ×ＲＬ          （５）
となり、小信号抵抗成分４の抵抗値ｒｅの影響を受けなくなる。つまり、図１に示す回路の全体で構成されるアンプでは、大きな信号が入力されても、ゲインは変わらないので、歪むことなく出力することができる。
【００１８】
このように、この実施の形態１によれば、バイアス用トランジスタの小信号抵抗成分の影響を除去して出力負荷抵抗のＤＣバイアス電圧を定めることができるので、映像信号や音響信号のアンプ並びにフィルタでの歪率を向上させることができる。
【００１９】
実施の形態２．
図２は、この発明の実施の形態２によるＤＣバイアス回路の構成を示す回路図である。実施の形態１では、バイアス用トランジスタにエミッタフォロア形式にしたバイポーラトランジスタを用いた場合を示したが、この実施の形態２では、バイアス用トランジスタにソースフォロワ形式にしたＭＯＳトランジスタを用いた場合を示す。
【００２０】
すなわち、図２に示すように、例えばＮＭＯＳトランジスタからなるバイアス用トランジスタＱ２は、ゲート電極は基準電源１０から一定電圧ＶＤＣが印加され、ドレイン電極は電源ＶＤＤに接続され、ソース電極は並列接続の定電流源１１および電流源１２を介して接地に接続されている。
【００２１】
負荷抵抗素子２の他端は、バイアス用トランジスタＱ２のソース電極と並列接続の定電流源１１および電流源１２との接続端Ａに接続されている。
【００２２】
ここで、定電流源１１は、バイアス用トランジスタＱ２に流れる電流Ｉを規定し、図１に示した定電流源５に対応する。また、電流源１２は、図１に示した電流源６と同様に、ｇｍアンプ１の出力電流ｉｏｕｔと同調して同じ電流ｉｏｕｔを流すように設定されている。
【００２３】
この構成によれば、実施の形態１にて説明したのと同様の原理によって、バイアス用トランジスタＱ２に流れる電流は一定の電流Ｉとなり、ゲート・ソース間電圧ｖｇｓが一定となるので、図２に示す回路の全体で構成されるアンプのゲインは、バイアス用トランジスタＱ２によらず、式（５）で示され一定になる。
【００２４】
したがって、実施の形態２によれば、実施の形態１と同様に、バイアス用トランジスタＱ２によらず、出力負荷抵抗のＤＣバイアス電圧を定めることができるので、映像信号や音響信号のアンプ並びにフィルタでの歪率を向上させることができる。
【００２５】
実施の形態３．
図３は、この発明の実施の形態３によるＤＣバイアス回路を備えた増幅回路の構成を示す回路図である。この実施の形態３では、バイポーラトランジスタで構成した例が示されている。
【００２６】
図３において、トランジスタＱ２１〜Ｑ２４，定電流源２１，２２および抵抗素子（抵抗値ＲＥ）２３で構成される差動増幅回路はｇｍアンプを構成している。トランジスタＱ２５，２６、およびトランジスタＱ２７，２８は、それぞれカレントミラー回路を構成している。そして、トランジスタＱ２９は、バイアス用トランジスタである。
【００２７】
ｇｍアンプでは、トランジスタＱ２１，Ｑ２２の各エミッタ電極には定電流源２１が接続され、トランジスタＱ２３，Ｑ２４の各エミッタ電極には定電流源２２が接続され、それぞれの各エミッタ電極間が抵抗素子（抵抗値ＲＥ）２３を介して接続されている。トランジスタＱ２１，Ｑ２２の各ベース電極はｇｍアンプの一方の入力端を構成し、電圧ｖｉｎ１の信号が印加される。トランジスタＱ２３，Ｑ２４の各ベース電極はｇｍアンプの他方の入力端を構成し、電圧ｖｉｎ２の信号が印加される。
【００２８】
そして、トランジスタＱ２１のコレクタ電極は電源ＶＤＤに接続され、トランジスタＱ２２，Ｑ２３の各コレクタ電極はカレントミラー回路を構成するトランジスタＱ２５，２６の各コレクタ電極に接続され、トランジスタＱ２５，２６の各エミッタ電極は抵抗素子Ｒ１，Ｒ２を介して電源ＶＤＤに接続されている。トランジスタＱ２３のコレクタ電極とトランジスタＱ２６のコレクタ電極との接続端には負荷抵抗素子（抵抗値ＲＬ）２４の一端が接続されている。
【００２９】
カレントミラー回路（Ｑ２５，２６）では、トランジスタＱ２２のコレクタ電極に接続されるトランジスタＱ２５がダイオード接続であり、トランジスタＱ２５に流れる電流と同じ大きさの電流がトランジスタＱ２３のコレクタ電極に接続されるトランジスタＱ２６に流れる。
【００３０】
カレントミラー回路を構成するトランジスタＱ２７，２８の各エミッタ電極は抵抗素子Ｒ１，Ｒ２を介して電源ＶＤＤに接続されている。トランジスタＱ２８のコレクタ電極には負荷抵抗素子２４の他端とトランジスタＱ２９のエミッタ電極とが接続され、トランジスタＱ２９のコレクタ電極は接地に接続されている。このトランジスタＱ２９のベース電極には基準電源２５から一定電圧ＶＤＣが印加されている。
【００３１】
カレントミラー回路（Ｑ２７，２８）では、トランジスタＱ２４のコレクタ電極に接続されるトランジスタＱ２７がダイオード接続であり、トランジスタＱ２４に流れる電流と同じ大きさの電流がトランジスタＱ２８に流れるようになっている。これらのトランジスタＱ２７，Ｑ２８，Ｑ２９と負荷抵抗素子２４と基準電源２５は、全体として出力負荷回路を構成している。
【００３２】
次に、動作について説明する。ベース電極およびエミッタ電極が共通接続される一方の対トランジスタＱ２１，Ｑ２２のサイズ比はＱ２１：Ｑ２２＝２：１であり、他方の対トランジスタＱ２３，Ｑ２４のサイズ比はＱ２３：Ｑ２４＝２：１であるとすると、差動入力電圧Δｖｉｎ＝ｖｉｎ１−ｖｉｎ２に対し、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４に流れる電流ｉＱ２１，ｉＱ２２，ｉＱ２３，ｉＱ２４は、それぞれ、式（６）〜（９）のように表される。なお、式（６）〜（９）では、トランジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４の小信号抵抗成分ｒｅは、エミッタ抵抗素子２３の抵抗値ＲＥに一定値を加算するだけであるので、省略している。
ｉＱ２１＝２Ｉ＋（Δｖｉｎ／ＲＥ）×２／３      （６）
ｉＱ２２＝Ｉ＋（Δｖｉｎ／ＲＥ）／３      （７）
ｉＱ２３＝Ｉ−（Δｖｉｎ／ＲＥ）／３      （８）
ｉＱ２４＝２Ｉ−（Δｖｉｎ／ＲＥ）×２／３      （９）
【００３３】
カレントミラー回路（Ｑ２５，２６）では、トランジスタＱ２２に流れる電流ｉＱ２２のミラー電流がトランジスタＱ２６に流れる。したがって、負荷抵抗素子２４に流れる電流ｉｏｕｔは、
ｉｏｕｔ＝ｉＱ２２−ｉＱ２３＝（Δｖｉｎ／ＲＥ）／３      （１０）
となる。
【００３４】
また、カレントミラー回路（Ｑ２７，２８）では、トランジスタＱ２４に流れる電流ｉＱ２４のミラー電流がトランジスタＱ２８に流れる。したがって、トランジスタＱ２９に流れる電流ｉＱ２９は、
ｉＱ２９＝ｉＱ２４＋ｉｏｕｔ＝２Ｉ        （１１）
となり、差動入力電圧Δｖｉｎによらず一定となる。
【００３５】
また、ＡＣゲインは、
Δｖｏｕｔ／Δｖｉｎ＝ＲＬ／ＲＥ×２／３        （１２）
となり、トランジスタＱ２９の小信号抵抗成分ｒｅに依存せず、負荷抵抗素子２４の抵抗値ＲＬとエミッタ抵抗素子２３の抵抗値ＲＥとで定まる一定値となる。
【００３６】
このように、この発明によるＤＣバイアス回路を備える差動増幅回路では、バイアス用トランジスタの小信号抵抗成分の影響を削除することができるので、大信号入力に対する歪率を向上させることができる。
【００３７】
なお、以上に示した各実施の形態では、アンプやフィルタでの歪率改善を念頭において説明したが、以上の説明から理解できるように、負荷抵抗素子に印加される出力電流は、アンプやフィルタの出力電流に限らず、要するに「電流を出力する回路」の出力電流であればよい。例えば、定電流回路の出力電流に揺れが生ずる場合に、この発明によるＤＣバイアス回路を適用すれば、大幅に改善することができる。
【産業上の利用可能性】
【００３８】
以上のように、この発明にかかるＤＣバイアス回路は、アナログ信号処理回路全般で用いるアンプやフィルタの負荷抵抗素子のＤＣバイアス電圧を定めるのに有用である。
【図面の簡単な説明】
【００３９】
【図１】この発明の実施の形態１によるＤＣバイアス回路の構成を示す回路図である。
【図２】この発明の実施の形態２によるＤＣバイアス回路の構成を示す回路図である。
【図３】この発明の実施の形態３によるＤＣバイアス回路を備えた増幅回路の構成を示す回路図である。
【図４】従来のＤＣバイアス回路をアンプの出力負荷抵抗のＤＣバイアス電圧を定めるのに用いた例を示す回路図である。
【符号の説明】
【００４０】
１  トランスコンダクタンス型のアンプ（ｇｍアンプ）
２  負荷抵抗素子
３  基準電源
４  小信号抵抗成分
５，１１  定電流源
６，１２  電流源
２１，２２  定電流源
２３  エミッタ抵抗素子
２４  負荷抵抗素子
２５  基準電源
Ｑ１  バイアス用トランジスタ（ＮＰＮトランジスタ）
Ｑ２  バイアス用トランジスタ（ＮＭＯＳトランジスタ）
Ｑ２１〜Ｑ２４  差動増幅回路（ｇｍアンプ）を構成するトランジスタ（ＮＰＮトランジスタ）
Ｑ２５，２６  第１のカレントミラー回路を構成するトランジスタ（ＰＮＰトランジスタ）
Ｑ２７，２８  第２のカレントミラー回路を構成するトランジスタ（ＰＮＰトランジスタ）
Ｑ２９  バイアス用トランジスタ（ＰＮＰトランジスタ）
【図１】
2006340199.tif 000003
【図２】
2006340199.tif 000004
【図３】
2006340199.tif 000005
【図４】
2006340199.tif 000006