(57)【要約】【課題】表示パネルの省電力化を図る。【解決手段】各水平期間において、映像信号を表示する期間を規定するイネーブル信号ＥＮＢと、垂直期間の開始を示すストローブ信号ＳＴＶと、前記イネーブル信号を反転した３つの信号に基づいて、１水平期間毎に１行の画素を順次選択する選択信号を発生する。このために、垂直転送シフトレジスタにおいて、ストローブ信号をイネーブル信号ＥＮＢに基づいて１水平期間毎に転送する。【選択図】図３
2006154311.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を有する表示パネルにおいて、１水平期間毎に１行の画素を順次選択する垂直ドライバ回路であって、
各水平期間において、映像信号を表示する期間を規定するイネーブル信号と、垂直期間の開始を示すストローブ信号と、前記イネーブル信号を反転した反転イネーブル信号の３つの信号に基づいて、ストローブ信号を１水平期間毎に転送し、１水平期間毎に１行の画素を順次選択する選択信号を発生する垂直転送シフトレジスタを有することを特徴とする垂直ドライバ回路。
【請求項２】
請求項１に記載の回路において、
前記反転イネーブル信号またはイネーブル信号のいずれか１つを外部から受け入れ、他方の信号はインバータによって反転して生成することを特徴とする垂直ドライバ回路。
【請求項３】
請求項１または２に記載の回路において、
前記垂直転送シフトレジスタは、
各段に、
ストローブ信号が入力され、前記イネーブル信号の表示禁止期間において出力が禁止され、前記イネーブル信号の表示許可期間において出力が許可される第１ゲートインバータと、この第１ゲートインバータの出力を反転する第１インバータと、
この第１ブロックの出力が入力され、前記イネーブル信号の表示禁止期間において出力が禁止され、前記イネーブル信号の表示許可期間において出力が許可される第２ゲートインバータと、この第２ゲートインバータの出力を反転する第２インバータと、
第１インバータの出力と、第２インバータの出力ブロックの論理積と演算出力する論理回路と、
を有し、
前記論理回路の出力を対応する水平ラインの選択信号として各段から出力することを特徴とする垂直ドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された画素を有するする表示パネルにおいて、１水平期間毎に１行の画素を順次選択する垂直ドライバ回路に関する。
【背景技術】
【０００２】
従来より、ＬＣＤ、有機ＥＬディスプレイなどの１つの基板上に多数の画素を形成するフラットディスプレイが広く普及している。このような、フラットディスプレイにおいては、マトリクス配置された画素毎に選択トランジスタを配置して、各画素における表示を制御するアクティブマトリクス型のパネルがあり、高精細な表示に好適である。
【０００３】
このアクティブマトリクス型のパネルにおいては、表示対象となるビデオ信号を二次元の各画素に供給するために、表示ラインを垂直方向にシフトさせる垂直ドライバが必要になる。
【０００４】
この垂直ドライバでは、１水平期間毎に、選択する画素行を決定する選択信号を出力するために、垂直シフトレジスタを有し、この垂直シフトレジスタにおいて１水平期間毎に選択用のストローブ信号を順次転送することによって、各行の画素を選択するための信号生成している。
【０００５】
そして、この垂直ドライバにおいて、ストローブ信号を転送するために、１垂直期間の始まりを表すストローブ信号（転送される信号）ＳＴＶ、１水平期間を示す互いに位相が反転するＣＫＶ１、ＣＫＶ２、水平期間毎のデータ切り替えの際（ＣＫＶ１、ＣＫＶ２の切り替わりのタイミング）にデータ出力をマスクするためのイネーブル信号ＥＮＢ、の４つの信号を利用している。
【０００６】
図１に、従来の垂直ドライバ回路のシフトレジスタの構成を示す。ストローブ信号ＳＴＶは、ゲートインバータ１０−１に入力され、この出力はインバータ１２−１に入力され、このインバータ１２−１の出力ＳＰ１が次ブロックへの出力になっている。インバータ１２−１の出力はゲートインバータ１４−１を介し、インバータ１２−１の入力側に入力されている。ゲートインバータ１０−１のハイアクティブ端子にはＣＫＶ１、ローアクティブ端子にはＣＫＶ２、ゲートインバータ１４−１のハイアクティブ端子にはＣＫＶ２、ローアクティブ端子にはＣＫＶ１が入力されている。
【０００７】
次ブロックも同様の構成を有しており、出力ＳＰ１がゲートインバータ１０−２、インバータ１２−２を介し出力ＳＰ２として出力され、インバータ１２−２の出力ＳＰ１がゲートインバータ１４−２を介し、インバータ１２−２の入力側に返されている。そして、ゲートインバータ１０−２、１４−１は、ゲートインバータ１０−１、１４−２と、反対のタイミングで動作するように、ＣＫＶ１、ＣＫＶ２の接続される場所が反対になっている。
【０００８】
そして、インバータ１２−１の出力ＳＰ−１と、イネーブル信号ＥＮＢと、次ブロックのレジスタ出力ＳＰ２とが、ナンドゲート１６−１に入力され、このナンドゲート１６−１の出力が、当該段（第１段）のゲート出力になっている。
【０００９】
従って、図２に示すように、ＣＫＶ１，ＣＫＶ２が１水平期間毎に相補的にＨレベル、Ｌレベルになると、ゲートインバータ１０−１，１４−１が相補的に動作可能になる。ストローブ信号ＳＴＶがＨレベルの時に、ＣＫＶ１がＨレベルとなると、ゲートインバータ１０−１がアクティブとなり、インバータ１２−１の出力はＨレベルになる。ＣＫＶ１がＬレベルになると、ゲートインバータ１４−１がアクティブになり、インバータ１２−１の出力は、Ｈレベルに固定される。この時、次段ゲートインバータ１０−２がアクティブになり、出力ＳＰ２もＨレベルになる。
【００１０】
これによって、ナンドゲート１６に入力されるＳＰ１、ＳＰ２がＨレベルになり、イネーブル信号ＥＮＢがＨレベルの期間にのみＬレベルになる選択信号ｇａｔｅ１がナンドゲート１６から出力される。ストローブ信号ＳＴＶは、垂直期間の始まりにおいてのみＨレベルになるため、その後は上述の段のレジスタにＨレベルの入力はない。従って、各段のナンドゲート１６から、１水平期間の中のイネーブル信号ＥＮＢがＨレベルの期間においてＬレベルになる選択信号ｇａｔｅが出力される。
【００１１】
液晶パネルにおけるストローブ信号の垂直転送については、特許文献１等に示されている。
【００１２】
【特許文献１】ＷＯ０２／０９５８３４Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述のように、垂直ドライバには、４つの信号の入力が必要であり、これらを処理して選択信号を形成している。信号処理回路は、処理対象となる信号の数が増えればそれだけ論理回路などが多く必要になり、消費電力が大きくなる。特に、デジタルの論理回路では信号の反転の度に電流が必ず流れるため、それに従って消費電力が大きくなってしまう。一方、携帯電話機などのポータブル機器においては、その消費電力をなるべく小さくしたいという要求がある。
【課題を解決するための手段】
【００１４】
本発明は、マトリクス状に配置された画素を有する表示パネルにおいて、１水平期間毎に１行の画素を順次選択する垂直ドライバ回路であって、各水平期間において、映像信号を表示する期間を規定するイネーブル信号と、垂直期間の開始を示すストローブ信号と、前記イネーブル信号を反転した反転イネーブル信号の３つの信号に基づいて、ストローブ信号を１水平期間毎に転送し、１水平期間毎に１行の画素を順次選択する選択信号を発生する垂直転送シフトレジスタを有することを特徴とする。
【００１５】
また、前記反転イネーブル信号またはイネーブル信号のいずれか１つを外部から受け入れ、他方の信号はインバータによって反転して生成することが好適である。
【００１６】
また、前記垂直転送シフトレジスタは、各段に、ストローブ信号が入力され、前記イネーブル信号の表示禁止期間において出力が禁止され、前記イネーブル信号の表示許可期間において出力が許可される第１ゲートインバータと、この第１ゲートインバータの出力を反転する第１インバータと、この第１ブロックの出力が入力され、前記イネーブル信号の表示禁止期間において出力が禁止され、前記イネーブル信号の表示許可期間において出力が許可される第２ゲートインバータと、この第２ゲートインバータの出力を反転する第２インバータと、第１インバータの出力と、第２インバータの出力ブロックの論理積と演算出力する論理回路と、を有し、前記論理回路の出力を対応する水平ラインの選択信号として各段から出力することが好適である。
【発明の効果】
【００１７】
このように、本発明によれば、ストローブ信号と、イネーブル信号、反転イネーブル信号の３つの信号を利用して、選択信号を発生することができる。従って、内部の論理回路の構成を簡略化することができ、消費電力を減少することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
図３に、本実施形態に係る垂直ドライバ回路のシフトレジスタの構成を示す。ストローブ信号ＳＴＶは、ゲートインバータ２０−１に入力され、この出力はインバータ２２−１に入力され、このインバータ２２−１の出力が出力ＳＰ１になっている。また、インバータ２２−１の出力はゲートインバータ２４−１を介し、インバータ２２−１の入力側に接続されている。
【００２０】
ゲートインバータ２０−１のローアクティブ端子にはイネーブル信号ＥＮＢをインバータ２８−１によって反転して得た反転イネーブル信号ＸＥＮＢ、ハイアクティブ端子にはイネーブル信号ＥＮＢ、ゲートインバータ２４−１のローアクティブ端子にはイネーブル信号ＥＮＢ、ハイアクティブ端子には反転イネーブル信号ＸＥＮＢが入力されている。
【００２１】
次ブロックも同様の構成を有しており、レジスタ出力ＳＰ１がゲートインバータ２０−２、インバータ２２−２を介しレジスタ出力ＳＰ２として出力され、インバータ２２−２の出力ＳＰ１がゲートインバータ２４−２を介し、インバータ２２−２の入力側に返されている。そして、ゲートインバータ２０−２、２４−１は、ゲートインバータ２０−１、２４−２と、反対のタイミングで動作するように、イネーブル信号ＥＮＢ、イネーブル信号をインバータ２８−２で反転して得た反転イネーブル信号ＸＥＮＢの接続される場所が反対になっている。
【００２２】
そして、インバータ２２−１の出力ＳＰ−１と、次ブロックのゲートインバータ２４−２の出力ＳＰ２とが、ナンドゲート２６−１に入力され、このナンドゲート２６−１の出力が、当該段（第１段）のゲート出力になっている。
【００２３】
従って、図４に示すように、イネーブル信号ＥＮＢと、反転イネーブル信号ＸＥＮＢが１水平期間の中で相補的にＨレベル、Ｌレベルになると、ゲートインバータ２０−１，２４−１が相補的に動作可能になる。ストローブ信号ＳＴＶがＨレベルの時に、イネーブル信号ＥＮＢがＨレベルとなると、ゲートインバータ２０−１がアクティブとなり、インバータ２２−１の出力はＬレベルになる。イネーブル信号ＥＮＢがＨレベルになると、ゲートインバータ２４−１がアクティブになり、インバータ２２−１の出力は、Ｈレベルに固定される。この時、次段ゲートインバータ２０−２がアクティブになり、出力ＳＰ２もＨレベルになる。
【００２４】
これによって、ナンドゲート１６に入力されるＳＰ１、ＳＰ２がＨレベルになる。従って、ナンドゲート２６−１からの出力ｇａｔｅ１はＬレベルになる。次に、イネーブル信号ＥＮＢがＨレベルになると、ゲートインバータ２０−１がストローブ信号ＳＴＶのＬレベルを取り込み、出力ＳＰ１がＬレベルになる。従って、レジスタの出力ｇａｔｅ１もＨレベルになる。なお、第２ブロックの出力ＳＰ２がＬレベルに変化するのは、イネーブル信号ＥＮＢがＬになったときである。しかし、この回路によって、レジスタの出力がＬレベルになるのは、イネーブル信号がＬレベルの期間のみに限定され、これが１水平期間毎に転送され、従来の場合と同一の選択信号ｇａｔｅが得られる。
【００２５】
図５には、シフトレジスタの６段分の構成が示されており、図６にはその場合に各所の波形が示されている。このように、各段のゲートラインについて、順次Ｌレベルにする選択信号ｇａｔｅが順に出力される。
【００２６】
特に、本実施形態では、シフトレジスタが動作するのに必要なのは、イネーブル信号ＥＮＢ、ストローブ信号ＳＴＶの２つのみでよい。イネーブル信号ＥＮＢは、もともと水平ライン毎にデータを切り替えて供給する際に、異常表示が発生するのを防止するために必要な信号である。従って、イネーブル信号は、その名の通り、生成した信号を動作を許可するか否かを最後に決定するためのみ用いられていた。本実施形態では、このようなイネーブル信号に基づいて、垂直ドライバのシフトレジスタをシフト動作まで制御することとしており、これによって効率的な動作を可能とする点で画期的な回路である。
【００２７】
そして、このような構成としたことで、ナンドゲート２６は、２つの信号についての論理演算を行うだけでよくなり、その構成が簡略化されるとともに、消費電力を小さくすることができる。
【００２８】
「変形例１」
上述の実施形態においては、ストローブ信号ＳＴＶ、イネーブル信号ＥＮＢの２つの信号を垂直ドライバに入力した。一方、各レジスタにおいて、インバータ２８を設け、イネーブル信号ＥＮＢを反転して反転イネーブル信号ＸＥＮＢを作成している。従って、イネーブル信号ＥＮＢと、反転イネーブル信号ＸＥＮＢの両方を垂直ドライバに入力すれば、各レジスタに設けたインバータ２８を省略できる。図７には、このインバータ２８を削除して、ストローブ信号ＳＴＶ、イネーブル信号ＥＮＢ、反転イネーブル信号ＸＥＮＢの３つの信号を入力する垂直ドライバ回路の構成を示す。
【００２９】
図３の例と比較して、インバータ２８が削除されているだけであって、後の構成は全く同じであり、その動作も変わりはない。
【００３０】
「変形例２」
上述の例では、ゲートインバータ２０について、ハイアクティブ端子およびローアクティブ端子の両方設けたものを採用した。しかし、イネーブル信号ＥＮＢと、反転イネーブル信号ＸＥＮＢは、完全に相補的な関係にある。従って、ハイアクティブ端子およびローアクティブ端子の一方については、これを省略しても動作については何ら変わりはない。図８に、この変形例２の構成を示す。このように、ゲートインバータ２４−１，２４−２をハイアクティブ端子のみを設けたものとしている。
【００３１】
図９の上段には、ハイアクティブ端子にＣＬＫ１およびローアクティブ端子にＣＬＫ２を受け入れるゲートインバータの構成を示してある。インバータは、グランド側のｎチャネルトランジスタと、電源側のｐチャネルトランジスタの直列接続を有し、その２つのゲートに入力信号ＩＮを入力し、２つのトランジスタの接続点から出力ＯＵＴを得る。そして、ゲートインバータでは、電源とｐチャネルトランジスタの間にｐチャネルトランジスタを挿入配置し、グランドとｎチャネルトランジスタとの間にｎチャネルトランジスタを挿入配置し、電源側に挿入配置したｐチャネルトランジスタのゲートがローアクティブ端子、グランド側に挿入配置したｎチャネルトランジスタのゲートがハイアクティブ端子となっている。そして、ハイアクティブ端子にＣＬＫ１、ローアクティブ端子にＣＬＫ２を入力している。従って、ＣＬＫ１がＨレベル、ＣＬＫ２がＬレベルの時に、インバータが動作可能になる。
【００３２】
図９の下段には、ローアクティブ端子を省略し、ハイアクティブ端子にＣＬＫ１を受け入れるゲートインバータの構成を示してある。この場合には、電源側のｐチャネルトランジスタを省略してある。この構成によっても図３と同様の動作が得られる。なお、グランド側のｎチャネルトランジスタの方を省略しても良い。
【００３３】
「変形例３」
さらに、変形例３においては、図１０に示すように、ゲートインバータ２４−１，２４−２を削除している。
【００３４】
この変形例３においても、上述の実施形態と同様の動作が得られる。すなわち、ストローブ信号ＳＴＶがＨレベルの時に、イネーブル信号ＥＮＢがＨレベルとなると、ゲートインバータ２０−１がアクティブとなり、インバータ２２−１の出力はＨレベルになる。イネーブル信号ＥＮＢがＨレベルになると、ゲートインバータ２０−１が非アクティブになり、ゲートインバータ２０−１の出力はオープン状態になる。しかし、このラインには、寄生容量などがあるため、Ｈレベルの状態は保たれる。この時、ゲートインバータ２０−２がアクティブになり、出力ＳＰ２もＨレベルになる。
【００３５】
これによって、ナンドゲート１６に入力されるＳＰ１、ＳＰ２がＨレベルになる。従って、ナンドゲート２６−１からの出力はＬレベルになる。
【００３６】
次に、イネーブル信号ＥＮＢがＨレベルになると、ゲートインバータ２０−１がストローブ信号ＳＴＶのＬレベルを取り込み、出力ＳＰ１がＬレベルになる。従って、ナンドゲート２６からのレジスタ出力もＨレベルになる。
【００３７】
このように、変形例３においても、上述の構成と同様の選択信号を得ることができる。なお、この実施形態では、ゲートインバータ２０−１、２０−２の寄生容量がＨレベルを十分保持する必要がある。そこで、寄生容量が大きくなるようにゲートインバータ２０−１、２０−２の出力ラインを構成したり、ここにコンデンサ接続することも好適である。このコンデンサの他端の接続先は、電源でもグランドでもよい。
【図面の簡単な説明】
【００３８】
【図１】従来の垂直ドライバ回路の構成を示す図である。
【図２】従来の垂直ドライバ回路の各部の信号波形を示す図である。
【図３】実施形態に係る垂直ドライバ回路の構成を示す図である。
【図４】実施形態に係る垂直ドライバ回路の各部の信号波形を示す図である。
【図５】実施形態に係る垂直ドライバ回路の６段分の構成を示す図である。
【図６】実施形態に係る垂直ドライバ回路の６段分の各部の信号波形を示す図である。
【図７】変形例１の垂直ドライバ回路の構成を示す図である。
【図８】変形例２の垂直ドライバ回路の構成を示す図である。
【図９】変形例２のゲートインバータの構成を示す図である。
【図１０】変形例３の垂直ドライバ回路の構成を示す図である。
【符号の説明】
【００３９】
１０，１４，２０，２４  ゲートインバータ、１２，２２，２８  インバータ、１６，２６  ナンドゲート。
【図１】
2006154311.tif 000003
【図２】
2006154311.tif 000004
【図３】
2006154311.tif 000005
【図４】
2006154311.tif 000006
【図５】
2006154311.tif 000007
【図６】
2006154311.tif 000008
【図７】
2006154311.tif 000009
【図８】
2006154311.tif 000010
【図９】
2006154311.tif 000011
【図１０】
2006154311.tif 000012