(57)【要約】【課題】簡易にディッシングを防止することができる半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法は、（１）凹凸部を有するシリコン層の凹部に自己整合的に絶縁層を形成する工程と、（２）前記絶縁層でシリコン層を保護しながら、露出したシリコン層を化学機械研磨する工程とを含む。【選択図】図１
2006202968.tif 000002
【特許請求の範囲】
【請求項１】
（１）凹凸部を有するシリコン層の凹部に自己整合的に絶縁層を形成する工程と、
（２）前記絶縁層でシリコン層を保護しながら、露出したシリコン層を化学機械研磨する工程とを含む半導体装置の製造方法。
【請求項２】
シリコン層の凹部の絶縁層は、シリコン層を覆う絶縁層を形成し、この絶縁層を実質的に平坦化し、平坦化した絶縁層を所定の膜厚までエッチバックすることによって形成する請求項１に記載の製造方法。
【請求項３】
シリコン層の凹部の絶縁層は、シリコン層上に、シリコン層の凹凸部の高さよりも厚い絶縁層を形成し、この絶縁層を実質的に平坦化し、平坦化した絶縁層を所定の膜厚までエッチバックすることによって形成する請求項１に記載の製造方法。
【請求項４】
絶縁層の平坦化の前に、絶縁層をリフローさせる工程を備える請求項３に記載の製造方法。
【請求項５】
絶縁層は、ＢＰＳＧからなる請求項４に記載の製造方法。
【請求項６】
シリコン層の凹部の絶縁層は、シリコン層を覆う絶縁層を形成し、この絶縁層を実質的に平坦化するようにレジスト層を形成し、レジスト層と絶縁層を所定の膜厚までエッチバックすることによって形成する請求項１に記載の製造方法。
【請求項７】
レジスト層と絶縁層のエッチバックは、レジスト層と絶縁層のエッチング速度が実質的に等しくなる条件で行われる請求項６に記載の製造方法。
【請求項８】
エッチバックの後にレジスト層を除去する工程をさらに備える請求項６に記載の製造方法。
【請求項９】
（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように前記凸部の高さと実質的に等しい厚さを有するか、これよりも薄いシリコン層を形成する工程と、
（２）前記シリコン層上に、シリコン層の凹凸部の高さよりも厚い第二の絶縁層を形成する工程と、
（３）第二の絶縁層を実質的に平坦化し、平坦化した第二の絶縁層を所定の膜厚までエッチバックすることによってシリコン層を露出させる工程と、
（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程とからなることを特徴とする半導体装置の製造方法。
【請求項１０】
第二の絶縁層の平坦化の前に、第二の絶縁層をリフローさせる工程を備える請求項９に記載の製造方法。
【請求項１１】
第二の絶縁層は、ＢＰＳＧからなる請求項１０に記載の製造方法。
【請求項１２】
第二の絶縁層の平坦化は、絶縁層研磨用スラリーを用いた化学機械研磨によって行われる請求項９に記載の製造方法。
【請求項１３】
（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように前記凸部の高さに実質的に等しい厚さを有するか、これよりも薄いシリコン層を形成する工程と、
（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、
（３）第二の絶縁層を実質的に平坦化するようにレジスト層を形成する工程と、
（４）レジスト層と第二の絶縁層を所定の膜厚までエッチバックすることによってシリコン層を露出させる工程と、
（５）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程とからなることを特徴とする半導体装置の製造方法。
【請求項１４】
第二の絶縁層は、シリコン酸化物又はシリコン窒化物からなる請求項９又は１３に記載の製造方法。
【請求項１５】
レジスト層と第二の絶縁層のエッチバックは、レジスト層と第二の絶縁層のエッチング速度が実質的に等しくなる条件で行われる請求項１３に記載の製造方法。
【請求項１６】
所定膜厚は、シリコン層の化学機械研磨の際のストッパー層として機能するのに適した膜厚である請求項９又は１３に記載の製造方法。
【請求項１７】
エッチバックの後であって、シリコン層の化学機械研磨の前に、レジスト層を除去する工程をさらに備える請求項１３に記載の製造方法。
【請求項１８】
シリコン層の化学機械研磨の後に、第二の絶縁層の残部を除去する工程をさらに備える請求項９又は１３に記載の製造方法。
【請求項１９】
前記シリコン層には、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられる請求項９又は１３に記載の製造方法。
【請求項２０】
前記シリコン層には、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられ、それぞれ、多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーで化学機械研磨される請求項９又は１３に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面に凹凸を持つ非平面形状を有する基板の化学機械研磨、特に、シリコンを平坦に化学機械研磨する技術に関するものである。また、本発明は、ゲート電極やコンタクトプラグの形成などに好適に適用される。
【背景技術】
【０００２】
集積回路は、通常、シリコンウェハ上への導電性、半導電性又は絶縁性の層の連続堆積により基板上に形成される。各層の堆積後、回路特徴を生じさせるために、各層をエッチングすることがある。薄膜回路間に導電路を形成するため、製造工程の一つは複数のビア、プラグ、ラインを形成することを含んでいる。また、薄膜回路の様々な形状の電極等を形成するため、複数の導電性ユニット、例えばトランジスタやキャパシタの電極などを形成することも、製造工程の一つとして含んでいる。これらのビア、プラグ、ライン、電極やその他の導電性ユニットは、パターン化した絶縁層上に多結晶シリコン（ポリシリコンもしくはｐ−Ｓｉ）のようなシリコン層を堆積させ、次いで、上記絶縁層が露出するまで堆積させたシリコン層を研磨もしくはエッチングして平坦化することにより、形成することができる。絶縁層の一段高くなったパターン間に残ったシリコン層の部分がビア、プラグ、ライン、電極やその他の導電性ユニットを形成する。
【０００３】
化学機械研磨（ＣＭＰ、Chemical Mechanical Polishing）は、研磨パッドとスラリーなどを用いてシリコン層を平坦化し、或いは下側絶縁層を露出させるために用いられる一般に認められた方法の一つである。効果的なＣＭＰプロセスにより、小規模凹凸や大規模トポグラフィーもしくは形状差がない平坦な基板表面が形成される。加えて、ディッシング（絶縁層よりもシリコン層が低くなるような、シリコン層の過剰研磨）及び腐食（絶縁層の除去）を最小にする。
【０００４】
自己整合ＦＥＴデバイスなどでは、基板表面に凹部を形成して、これをトランジスタ電極やキャパシタ電極として使用する場合、凹部である溝にシリコン層を埋め込む必要がある。
【０００５】
以下、基板表面に形成した凹部にシリコン層を埋め込んで、基板表面を平坦化する技術の従来例について説明する。
【０００６】
図５に従来の平坦化技術を示す（例えば、特許文献１参照。）。図５（ａ）に示すように、シリコンウェハなどからなる半導電層５１上には、シリコン酸化物などからなる絶縁層５３が形成されている。この絶縁層５３はパターン化されるか、或いはパターン化された下側層上に配置されて、凹凸形状を有する非平面の外表面を形成している。この絶縁層５３は、後のシリコン層を化学機械研磨する工程において、シリコン層の凸部を除去する際のストッパー層として機能する。
【０００７】
次に、図５（ｂ）に示すように、上記基板上の全面にわたって、絶縁層５３を覆うように多結晶シリコン層５５を形成する。図示のように、多結晶シリコン層５５の外表面は、ほぼ正確に、第一の絶縁層５３を含む下層の段差を再現して、その露出面が非平面となるように、一連の凹部及び凸部を形成する。
【０００８】
次に、多結晶シリコン研磨用スラリーを用いて、絶縁層５３上の多結晶シリコン層５５を化学機械研磨することによって除去する。これにより、絶縁層５３の間の凹部に多結晶シリコンの埋め込み多結晶シリコン層５５ａが形成され、図５（ｃ）に示す構造を得る。
【０００９】
しかし、この方法では、基板表面の凹部の多結晶シリコン層が多結晶シリコン層研磨用スラリー及び研磨パッドに常に曝されているため、図５（ｃ）に示すように、シリコン層のディッシングが生じてしまい、埋め込み多結晶シリコン層５５ａの膜厚が不均一となってしまう。
【００１０】
ディッシングを防止する一般的な方法として、フォトリソグラフィ及びエッチング技術を用いて、ディッシングが発生する場所にストッパー層を形成する方法がある。この方法を図６及び７を用いて説明する。
【００１１】
まず、図５（ｂ）の多結晶シリコン層上にストッパー層となる絶縁膜５７を形成し、図６（ａ）に示す構造を得る。次に、絶縁膜５７上にフォトレジスト５９を塗布し（図６（ｂ））、フォトリソグラフィ技術を用いてレジストマスク層５９ａを形成し（図６（ｃ））、レジストマスク層６１を用いて絶縁膜５７をエッチングすることによって絶縁膜５７をパターニングし（図７（ｄ））、このパターニングされた絶縁層５７ａをストッパー層として多結晶シリコン層５５を化学機械研磨により平坦化して、絶縁層５３の間に埋め込み多結晶シリコン層５５ｂを形成し（図７（ｅ））、最後に、絶縁層５７ａを除去する（図７（ｆ））。この方法では、絶縁層５７ａの下部のシリコン層が、化学機械研磨の際に絶縁層５７ａによって保護されるので、ディッシングを防止することが出来る。
【特許文献１】特表２００２−５１８８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、この方法ではフォトマスクが１枚必要になり製造コストが増加してしまう。更にフォトリソグラフィのアライメント精度の制約も受けることになる。
【００１３】
本発明は、係る事情に鑑みてなされたものであり、簡易にディッシングを防止することができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
本発明の半導体装置の製造方法は、（１）凹凸部を有するシリコン層の凹部に自己整合的に絶縁層を形成する工程と、（２）前記絶縁層でシリコン層を保護しながら、露出したシリコン層を化学機械研磨する工程とを含む。
【発明の効果】
【００１５】
本発明によれば、フォトリソグラフィ及びエッチング技術を用いてパターニング加工することなくシリコン層の凹部に自己整合的にで絶縁層の正確な形成が可能であり、この絶縁層をストッパーとして露出したシリコン層（シリコン層の凸部）の化学機械研磨を行うことで、研磨の際に絶縁層で保護した部分が除去されず、シリコン層にディッシングが生じることを防止することができる。
【００１６】
従って、本発明によれば、簡便に更に正確にシリコン層の平坦化を行うことができる。これにより、埋め込み領域のシリコン層膜厚を均一にでき、トランジスタ、配線等を均一に形成することができるため、プロセス歩留りを改善できる。
【発明を実施するための最良の形態】
【００１７】
１．第１の実施形態
本発明の第１の実施形態の半導体装置の製造方法は、（１）凹凸部を有するシリコン層の凹部に自己整合的に絶縁層を形成する工程と、（２）前記絶縁層でシリコン層を保護しながら、露出したシリコン層を化学機械研磨する工程とを含む。
【００１８】
１−１．絶縁層形成工程（工程（１））
シリコン層には、好ましくは、多結晶シリコン、アモルファスシリコン又は単結晶シリコンが用いられる。また、「シリコン層」には、シリコンゲルマニウムなどのシリコン合金層も含まれる。凹凸部は、凹部と凸部とからなり、凹部は、例えば、隣接する２つの凸部間に形成される。シリコン層の凹部に自己整合的に絶縁層を形成する工程は、例えば、シリコン層を覆う絶縁層を形成し、この絶縁層を実質的に平坦化し、平坦化した絶縁層を所定の膜厚までエッチバックすることによって行うことができる。絶縁層は、シリコン層の凹凸部が再現されて形成された凹凸部を有する。この絶縁層を一旦平坦化して、その後、平坦化した絶縁層をエッチバックすることにより、シリコン層の凹部にのみ絶縁層が残される。この工程にはフォトリソグラフィ技術を用いていないので、マスクの位置合わせなどを行うことなく、自己整合的にシリコン層の凹部に絶縁層が形成される。平坦化又はエッチバックのいずれかの工程において、シリコン層（少なくとも凸部の頂面）が露出される。なお、「実質的に平坦化」とは、本発明の方法によってシリコン層の凹部の絶縁層を形成するのに十分な程度の平坦度にすることを意味する。
【００１９】
絶縁層の平坦化及びエッチバックは、例えば、次の２つの方法で行うことができる。
（１）第一の方法
第一の方法は、シリコン層上に、シリコン層の凹凸部の高さよりも厚い絶縁層を形成し、この絶縁層を実質的に平坦化する方法である。このような厚さの絶縁層を用いると、シリコン層が露出する前に絶縁層を十分に平坦化することができる。絶縁層は、例えば、シリコン酸化物（二酸化シリコンなど）、シリコン窒化物（窒化シリコンなど）又はＢＰＳＧなどで形成することができる。第一の方法では、比較的厚い絶縁層が必要なので、絶縁層は、ＣＶＤ法などで形成することが好ましい。
【００２０】
平坦化は、例えば、絶縁層研磨スラリーを用いた化学機械研磨によって行うことができる。このスラリーとしては、シリカ系スラリーやセリア系スラリーなどを用いることができるが、非プレストン特性を有するものを用いることが好ましい。この場合、絶縁層の平坦化が容易になるので、絶縁層の厚さを比較的薄くすることができ、材料や、形成・平坦化・エッチバック時間などを節約することができるからである。化学機械研磨は、シリコン層が露出するまで行ってもよいが、絶縁層が平坦になった時点で終了してもよい。この場合、エッチバック工程でシリコン層が露出される。
なお、「シリコン層の凹凸部の高さ」とは、シリコン層の凹部の底と凸部の頂面との間の距離である。また、「非プレストン特性」とは、閾値圧力以下ではほとんど研磨能を有さず、閾値圧力を超えると急激に研磨能が増大する特性を意味する。
【００２１】
絶縁層の平坦化の前に、絶縁層をリフローさせる工程を備えることが好ましい。これにより、予め絶縁層の凹凸を小さくしておき、平坦化を容易にすることができる。この場合、絶縁層は、リフロー特性を有する材料（例えば、ＢＰＳＧ）などで形成することが好ましい。「リフロー特性」とは、８５０〜９００度程度で液化・流動化する特性を意味する。
【００２２】
絶縁層のエッチバックは、例えば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより、行うことができる。エッチバック後の絶縁層は、シリコン層の化学機械研磨の際のストッパー層として用いられる。従って、エッチバックは、シリコン層の化学機械研磨の際のストッパー層として機能するのに適した膜厚まで、行うことが好ましい。
【００２３】
（２）第二の方法
第二の方法は、シリコン層を覆う絶縁層を形成し、この絶縁層を実質的に平坦化するようにレジスト層を形成し、レジスト層と絶縁層を所定の膜厚までエッチバックすることによって形成する方法である。絶縁層は、例えば、シリコン酸化物（二酸化シリコンなど）、シリコン窒化物（窒化シリコンなど）又はＢＰＳＧなどで形成することができる。絶縁層は、ＣＶＤ法などで形成することができる。また、第二の方法では、絶縁層は、第一の方法のように厚く形成する必要がなく、パターニングされてシリコン層の化学機械研磨の際のストッパー層として機能するのに適した厚さで形成することが好ましい。第二の発明では、絶縁層は、シリコン層の熱酸化などで形成してもよく、また、シリコン層の自然酸化膜を絶縁層として用いてもよい。
【００２４】
レジスト層は、例えば、フォトレジストをスピンコートすることによって形成することができる。フォトレジストは、粘性を有する液体なので、絶縁層の凹部に入り込んで、絶縁層を平坦化する。このようにフォトレジストの塗布によって絶縁層が平坦化される場合も、「絶縁層の平坦化」に含まれる。絶縁層を平坦化するために、レジスト層は、シリコン層の凹凸部の高さよりも厚く形成する。
【００２５】
次に、このレジスト層と絶縁層を一緒にエッチバックする。エッチバックの際、絶縁層の凹部がレジスト層によって保護されているので、絶縁層の凹部でのエッチング速度が遅くなり、絶縁層の平坦化が容易になる。なお、エッチバックの前にレジスト層のベーキング、露光などを行ってもよい。レジスト層と絶縁層のエッチバックは、レジスト層と絶縁層のエッチング速度が実質的に等しくなる条件で行うことが好ましい。この場合、絶縁膜の平坦化がさらに容易になるからである。なお、上記条件は、エッチングガス又はエッチング液の組成を適宜変更することによって決定することができる。
【００２６】
エッチバックは、通常、シリコン層の凹部が露出する前に終了する。エッチバック後にレジスト層が残っている場合には、本発明の方法は、エッチバックの後にレジスト層を除去する工程をさらに備えてもよい。レジスト層がシリコン層の化学機械研磨を阻害する場合（例えば、レジスト層がシリコン研磨用スラリーでは研磨されない場合）には、レジスト層を予め除去しておくことが好ましい。
【００２７】
１−２．シリコン層研磨工程（工程（２））
上記工程によって、シリコン層の凹部に絶縁層が形成される。この絶縁層でシリコン層の凹部を保護しながら露出した（絶縁層で覆われていない）シリコン層を化学機械研磨することによって、シリコン層の凹部にディッシングが生じるのを防止することができる。化学機械研磨は、通常、シリコン研磨用スラリーを用いて行われる。シリコン層は、好ましくは、平坦化されるまで研磨される。この平坦化は、例えば、上記絶縁層をストッパー層として行われる。
【００２８】
前記シリコン層が、多結晶シリコン、アモルファスシリコン又は単結晶シリコンのとき、シリコン研磨用スラリーには、好ましくは、それぞれ、多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーが用いられる。多結晶シリコン用スラリー、アモルファスシリコン用スラリー又は単結晶シリコン研磨用スラリーとしては、それぞれ、フジミインコーポレーテッド社製の型式ＰＬＡＮＥＲＬＩＴＥ−６１０３や、Ｃａｂｏｔ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社製の型式Ｓｅｍｉ−Ｓｐｅｒｓｅ Ｐ１０００などを用いることができる。
【００２９】
１−３．絶縁層除去工程
本発明の方法は、シリコン層を化学機械研磨した後に、前記絶縁層を除去する工程をさらに備えてもよい。この工程ではもはや不要になった絶縁層を除去し、シリコン層全面を露出させる。絶縁層の除去は、上記絶縁層のエッチバックと同様の方法で行うことができる。また、前工程のシリコン層の化学機械研磨の終了後に引き続いて絶縁層研磨用スラリーに切り換えることにより除去を行うこともできる。なお、絶縁層を残したまま上層（例えば、層間絶縁膜）を形成してもよい。
【００３０】
２．第２の実施形態
本発明の第２の実施形態の半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように前記凸部の高さと実質的に等しい厚さを有するか、これよりも薄いシリコン層を形成する工程と、
（２）前記シリコン層上に、シリコン層の凹凸部の高さよりも厚い第二の絶縁層を形成する工程と、
（３）第二の絶縁層を実質的に平坦化し、平坦化した第二の絶縁層を所定の膜厚までエッチバックすることによってシリコン層を露出させる工程と、
（４）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程とからなることを特徴とする。
【００３１】
第一の実施形態で述べた内容は、その趣旨に反しない限り、本実施形態についても当てはまる。従って、本実施形態では、第一の実施形態との共通部分については説明を省略する。
【００３２】
２−１．シリコン層形成工程（工程（１））
基板上には、第一の絶縁層が形成され、第一の絶縁層によって凸部が形成される。隣接する凸部間では、基板が露出していてもよく、例えば薄い絶縁膜が形成されていてもよい。「第一の絶縁層によって形成された凸部」は、第一の絶縁層のみによって形成されたものであってもよく、第一の絶縁層が基板の凸部を覆って形成されたもの（つまり、基板の凸部が第一の絶縁層の表面形状に反映されたもの）であってもよい。
【００３３】
第一の絶縁層は、酸化シリコン又は窒化シリコンなどからなる。第一の絶縁層によって形成された凸部は、例えば、ＣＶＤ法などにより基板全面に絶縁層を形成し、フォトリソグラフィ及びエッチング技術などを用いてこの絶縁層をパターニングすることによって形成することができる。
【００３４】
上記基板の表面を覆うようにシリコン層を形成する。シリコン層は、本実施形態では、上記凸部の高さと実質的に等しい厚さを有するか、これよりも薄い。このような厚さでシリコン層を形成することにより、後工程でシリコン層を平坦化すると同時に第一の絶縁層を露出させることができる。シリコン層が第一の絶縁層の凸部の高さよりも薄い場合、後工程でのシリコン層の化学機械研磨の後、シリコン層の上面の位置は、第一の絶縁層の凸部の上面よりも、低くなる。このような場合も、シリコン層の「平坦化」に含まれる。このような場合であっても、隣接する２つの凸部間の領域に、絶縁層に挟まれると共に実質的に一定の厚さを有するシリコン層が形成されるので、本発明の目的を達成できる。
【００３５】
シリコン層は、ＣＶＤ法などで形成され、形成される領域全体で実質的に一定の厚さを有する。従って、第一の絶縁層によって形成された凸部の形状がそのままシリコン層にも反映される。また、隣接する２つの凸部間に凹部が形成される。
【００３６】
２−２．第二の絶縁層形成工程（工程（２））
２−３．平坦化・エッチバック工程（工程（３））
これらの工程は、上記「１−１．絶縁層形成工程」中の第一の方法と実質的に同一であり、本実施形態の「第二の絶縁層」が、上記第一の方法での「絶縁層」に対応する。なお、第二の絶縁層は、第一の絶縁層と同じ材料で形成されてもよく、異なる材料で形成されてもよい。
【００３７】
２−４．シリコン層研磨工程（工程（４））
この工程では、第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる。第二の絶縁層の残部でシリコン層を保護しながらシリコン層の化学機械研磨を行うので、ディッシングの問題が生じない。なお、「第二の絶縁層の残部」とは、上記工程でエッチバックされた後の所定膜厚の第二の絶縁層を意味する。
【００３８】
シリコン層の厚さは、第一の絶縁層の凸部と実質的に等しいか、これよりも薄い。シリコン層の厚さが第一の絶縁層の凸部と実質的に等しい場合、第二の絶縁層の厚さの分だけ、第二の絶縁層の残部の表面の位置が第一の絶縁層の凸部の表面よりも高くなる。この場合、第二の絶縁層の残部をストッパー層として化学機械研磨が行われる。このとき、第一の絶縁層の凸部上のシリコン層は、ディッシングによって除去されて、第一の絶縁層が露出される。従って、本工程で、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
【００３９】
また、第二の絶縁層の残部の上面が第一の絶縁層の凸部の上面よりも低い場合（例えば、シリコン層が第一の絶縁層の凸部の高さよりも薄く、シリコン層と第二の絶縁層の厚さの和が、第一の絶縁層の凸部の高さよりも薄い場合）は、第一の絶縁層の凸部をストッパー層として、化学機械研磨が行われる。この場合も、シリコン層が実質的に平坦化され、かつ、第一の絶縁層が露出される。
シリコン研磨用スラリーについては、上記「１−２．シリコン層研磨工程」で述べたとおりである。
【００４０】
２−５．絶縁層除去工程
本発明の方法は、シリコン層の化学機械研磨の後に、第二の絶縁層の残部を除去する工程をさらに備えてもよい。この工程は、上記「１−３．絶縁層除去工程」と実質的に同一であり、本工程の「絶縁層の残部」が、上記工程での「絶縁層」に対応する。
【００４１】
３．第３の実施形態
本発明の第３の実施形態の半導体装置の製造方法は、（１）第一の絶縁層によって形成された凸部を有する基板上に、その表面を覆うように前記凸部の高さに実質的に等しい厚さを有するか、これよりも薄いシリコン層を形成する工程と、（２）前記シリコン層を覆う第二の絶縁層を形成する工程と、（３）第二の絶縁層を実質的に平坦化するようにレジスト層を形成する工程と、（４）レジスト層と第二の絶縁層を所定の膜厚までエッチバックすることによってシリコン層を露出させる工程と、（５）第二の絶縁層の残部でシリコン層を保護しながら、第二の絶縁層の残部又は第一の絶縁層の凸部をストッパー層として、露出したシリコン層を化学機械研磨することにより、シリコン層を実質的に平坦化し、かつ、第一の絶縁層を露出させる工程とからなることを特徴とする。
【００４２】
第一又は第二の実施形態で述べた内容は、その趣旨に反しない限り、本実施形態についても当てはまる。従って、本実施形態では、第一又は第二の実施形態との共通部分については説明を省略する。
【００４３】
３−１．シリコン層形成工程（工程（１））
この工程は、上記「２−１．シリコン層形成工程」と同一である。
【００４４】
３−２．第二の絶縁層形成工程（工程（２））
３−３．レジスト層形成工程（工程（３））
３−４．エッチバック工程（工程（４））
これらの工程は、上記「１−１．絶縁層形成工程」中の第二の方法と実質的に同一であり、本実施形態の「第二の絶縁層」が、上記第二の方法での「絶縁層」に対応する。なお、第二の絶縁層は、第一の絶縁層と同じ材料で形成されてもよく、異なる材料で形成されてもよい。
【００４５】
３−５．シリコン層研磨工程（工程（５））
この工程は、上記「２−４．シリコン層研磨工程」と同一である。
３−６．絶縁層除去工程
この工程は、上記「２−５．絶縁層除去工程」と同一である。
４．その他
本発明の方法を用いてシリコン層以外の材質（例えば、タングステン）の平坦化をすることも可能であり、基板表面の凹部に選択的にストッパー層を形成することができ、ストッパー層と埋め込み層との間に十分に高い選択性が得られるような、ストッパー層材料と埋め込み層材料の組み合わせであれば、上記した本発明と同様の効果が得られる。その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【実施例１】
【００４６】
以下、図１及び２を用いて、本発明の実施例１に係る半導体装置の製造方法について説明する。なお、図１及び２は、本実施例の半導体装置の製造工程を示す断面図である。
【００４７】
１．第一の絶縁層形成工程
まず、シリコンウェハからなる半導電層１上にシリコン酸化物からなる第一の絶縁層３を形成し、第一の絶縁層３をパターン化して、図１（ａ）に示す構造を得る。なお、第一の絶縁層３をパターン化する代わりに、パターン化された下側層上に第一の絶縁層を形成してもよい。いずれの場合も、凹部１３ａ及び凸部１４ａを有する非平面の外表面が形成される。
【００４８】
２．シリコン層形成工程
次いで、得られた基板上の全面に、第一の絶縁層３を覆うように多結晶シリコン層５を形成し、図１（ｂ）に示す構造を得る。図示のように、多結晶シリコン層５の外表面は、ほぼ正確に、第一の絶縁層３を含む下層の段差を再現し、得られた基板の露出面が非平面となるように、一連の凹部１３ｂ及び凸部１４ｂが形成される。
【００４９】
上で論じたように、平坦化の目的の一つは、第一の絶縁層３の頂面が露出するまで多結晶シリコン層５を研磨して、絶縁性アイランド間に多結晶シリコンのビア、プラグ、ライン、電極やその他の導電性ユニットを残すことである（図２（ｇ）参照）。従って、多結晶シリコン層５の厚さは、図１（ａ）における基板表面の凹部１３ａ底面と、第一の絶縁層３の凸部１４ａ頂面の高さの差と同等でよく、或いは薄くてもよい。
【００５０】
３．第二の絶縁層形成工程
次いで、得られた基板上の全面に、多結晶シリコン層５を覆うように第二の絶縁層７を形成し、図１（ｃ）に示す構造を得る。第二の絶縁層７は、第一の化学機械研磨の工程で平坦化するため、図１（ｂ）における多結晶シリコン層５の凹部１３ｂの底と凸部１４ｂの頂面の間の距離よりも厚く形成する必要がある（なお、この距離は、通常は、図１（ａ）における凹部１３ａの底と第一の絶縁層１４ａの頂面の間の距離と等しい。）。図１（ｃ）に示すように、第二の絶縁層７の外表面は、ほぼ正確に、下層の表面構造を再現し、得られた基板の露出面が非平面となるように、一連の凹部１３ｃ及び凸部１４ｃが形成される。  第二の絶縁層７は、ＣＶＤ法などでＢＰＳＧ膜を形成し、形成したＢＰＳＧ膜をリフロー処理することにより形成することができる。第二の絶縁層７の材料としては、シリコン酸化物又はシリコン窒化物などを用いてもよい。
【００５１】
４．平坦化工程
次いで、第一の化学機械研磨により、第二の絶縁層７の凸部１４ｃを除去することによって、第二の絶縁層７の平坦化を行う。化学機械研磨は、第二の絶縁層７が平坦になった時点で終了してもよいが、図１（ｄ）に示すように、シリコン層５が露出するまでおこなってもよい。化学機械研磨は、絶縁層研磨用スラリーを用いて行うことができる。この場合の絶縁層研磨スラリーとしてはシリカ系スラリー、非プレストン特性を有するシリカ系スラリー、セリア系スラリーなどを用いることができる。
【００５２】
５．エッチバック工程
次いで、研磨後の第二の絶縁層７ａを多結晶シリコン層の凸部１４ｂを除去する際のストッパー層として機能する膜厚までエッチバックを行い、図２（ｅ）に示す構造を得る。エッチバックの方法としては、たとえば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより行うことができる。
【００５３】
第二の絶縁層の残部７ｂ（エッチバック後の第二の絶縁層）は、後の多結晶シリコン層を化学機械研磨する工程において、多結晶シリコン層の凸部１４ｂを除去する際のストッパー層として機能する。第二の絶縁層の残部７ｂは、後述するシリコン層研磨工程において、第二の絶縁層の残部７ｂに対して十分に高い選択性を有する多結晶シリコン研磨用スラリーで研磨する。従って、第二の絶縁層の残部７ｂは、上記多結晶シリコン層５の厚さより十分に薄くても、後の多結晶シリコン層を平坦化するための第二の化学機械研磨工程において、ストッパー層として機能する。例えば、１：１００の選択性を有するスラリーを使用する場合、上記の第二の絶縁層の残部７ｂの厚さは、上記多結晶シリコン層５の厚さの１／１００以上であれば、十分にストッパー層として機能する。
【００５４】
６．シリコン層研磨工程
次いで、多結晶シリコン研磨用スラリーを用いて、第二の絶縁層の残部７ｂをストッパー層として、第二の化学機械研磨を行い、多結晶シリコン層の凸部１４ｂを全て除去して、第一の絶縁層３の表面を露出させ、図２（ｆ）に示す構造を得る。
【００５５】
これにより、多結晶シリコン層５のうち、第一の絶縁層３で挟まれた部分（埋め込み多結晶シリコン層）５ａのみが選択的に残され、ビア、プラグ、ライン、電極やその他の導電性ユニットとなる多結晶シリコンの埋め込み領域が形成される。
【００５６】
７．絶縁層除去工程
そして最後に、第二の絶縁層の残部７ｂを、たとえば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより除去し、図２（ｇ）に示す構造を得る。
【００５７】
この後、上記埋め込み多結晶シリコン層を電極、配線などとすることで、トランジスタ特性の不均一性、電極消失、配線抵抗の不均一性、断線等のない、プロセス歩留りの高い半導体装置を形成することができる。
【００５８】
本実施例では、第二の絶縁層の残部７ｂで多結晶シリコン層５の凹部１３ｂを保護しながら、多結晶シリコン層の凸部１４ｂを完全に取り除くようにしている。
【００５９】
これにより、埋め込み多結晶シリコン層の面積に制約を設けなくても、埋め込み多結晶シリコン層にディッシングを生じさせることなく、良好な平坦化形状を形成することが可能となる。したがって、簡便な方法により、常に平坦度が高く、膜厚が均一な埋め込み多結晶シリコン層を安定して得ることが可能となるものである。
【実施例２】
【００６０】
以下、図３及び４を用いて、本発明の実施例２に係る半導体装置の製造方法について説明する。なお、図３及び４は、本実施例の半導体装置の製造工程を示す断面図である。
【００６１】
第一の絶縁層形成工程及びシリコン層形成工程は、実施例１と同じなので、それ以降の工程を説明する。
１．第二の絶縁層形成工程
【００６２】
第一の絶縁層形成工程及びシリコン層形成工程により得られた基板上の全面に、多結晶シリコン層５を覆うように第二の絶縁層９を形成し、図３（ｃ）に示す構造を得る。図示のように、第二の絶縁層９の外表面は、ほぼ正確に、下層の表面構造を再現して、基板の露出面が非平面となるように、一連の凹部１３ｄ及び凸部１４ｄを形成する。第二の絶縁層は、実施例１のように厚く形成する必要がなく、パターニングされて、ストッパー層として機能する膜厚で十分である。第二の絶縁層９は、シリコン酸化物又はシリコン窒化物などで形成することができる。この第二の絶縁層９は、ＣＶＤ法などにより、多結晶シリコン層５上に堆積させて形成しても良いし、或いは多結晶シリコン層５の外表面を、熱酸化法などで酸化させることにより形成してもよい。
【００６３】
２．レジスト層形成工程
次いで、図３（ｄ）に示すように、凹部１３ｄの底と凸部１４ｄの頂面の間の距離よりも厚いレジスト層１１を形成する（なお、この距離は、通常は、図１（ａ）における凹部１３ａの底と第一の絶縁層１４ａの頂面の間の距離と等しい。）。レジスト層１１は、フォトレジストを塗布して形成する。
【００６４】
３．エッチバック工程
次いで、レジスト層１１と第二の絶縁層９のエッチング速度がほぼ等しくなる条件で、多結晶シリコン層の凸部１４ｂが露出するまで、レジスト層１１と第二の絶縁層９のエッチバックを行い、図４（ｅ）に示す構造を得る。この条件は、エッチングガス又はエッチング液の組成を適宜変更することによって決定することができる。例えば、以下のような条件である。
ソース／バイアスパワー＝４００／１８０Ｗ、圧力＝３ｍT、エッチングガス：ＣＦ4＝８５ｃｃｍ
【００６５】
４．レジスト層除去工程
次いで、図４（ｆ）に示すように、レジスト層の残部１１ａを除去することにより、第二の絶縁層９の残部９ａ露出させる。第二の絶縁層９の残部９ａは、後の多結晶シリコン層を化学機械研磨する工程において、多結晶シリコン層の凸部１４ｂを除去する際のストッパー層として機能する。また、レジスト層の残部１１ａは多結晶シリコン層を化学機械研磨する工程において研磨を阻害することがない場合は除去しなくてもよい。
【００６６】
５．シリコン層研磨工程
次いで、多結晶シリコン研磨用スラリーを用いて、第二の絶縁層９の残部９ａをストッパー層として、化学機械研磨を行い、多結晶シリコン層の凸部１４ｂを全て除去して、前記第一の絶縁層３の表面を露出させ、図４（ｇ）に示す構造を得る。
【００６７】
これにより、多結晶シリコン層５のうち、第一の絶縁層３で挟まれた部分（埋め込み多結晶シリコン層）５ａのみが選択的に残され、ビア、プラグ、ライン、電極やその他の導電性ユニットとなる多結晶シリコンの埋め込み領域が形成される。
【００６８】
６．絶縁層除去工程
そして最後に、第二の絶縁層の残部７ｂを、たとえば、ＣxＦy系ガスと、Ｏ2、Ａｒの混合ガスを用いたＲＩＥ（Reactive Ion Etching）法のようなドライエッチング法や、弗化水素酸のような溶液で溶解するウェットエッチング法などにより除去し、図４（ｈ）に示す構造を得る。
【００６９】
しかる後、上記埋め込み多結晶シリコン層を電極、配線などとすることで、トランジスタ特性の不均一性、電極消失、配線抵抗の不均一性、断線等のない、プロセス歩留りの高い半導体装置を形成することができる。
【００７０】
本実施例では、第二の絶縁層の残部９ｂで多結晶シリコン層５の凹部１３ｂを保護しながら、多結晶シリコン層５の凸部１４ｂを完全に取り除くようにしている。
【００７１】
これにより、埋め込み多結晶シリコン層の面積に制約を設けなくても、埋め込み多結晶シリコン層にディッシングを生じさせることなく、良好な平坦化形状を形成することが可能となる。したがって、簡便な方法により、常に平坦度が高く、膜厚が均一な埋め込み多結晶シリコン層を安定して得ることが可能となるものである。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図２】本発明の実施例１に係る半導体装置の製造工程を示す断面図である。
【図３】本発明の実施例２に係る半導体装置の製造工程を示す断面図である。
【図４】本発明の実施例２に係る半導体装置の製造工程を示す断面図である。
【図５】従来の半導体装置の製造工程を示す断面図である。
【図６】従来の半導体装置の製造工程を示す断面図である。
【図７】従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
【００７３】
１：半導電層  ３：第一の絶縁層  ５：多結晶シリコン層  ５ａ：埋め込み多結晶シリコン層  ７，９：第二の絶縁層  ７ａ，９ａ：研磨後の第二の絶縁層  ７ｂ，９ｂ：第二の絶縁層の残部  １１：レジスト層  １１ａ：レジスト層の残部  ５１：半導電層  ５３：絶縁層  ５５：多結晶シリコン層  ５５ａ，５５ｂ：埋め込み多結晶シリコン層  ５７：絶縁層  ５７ａ：パターニングされた絶縁層  ５９：レジスト層  ５９ａ：パターニングされたレジスト層
１３ａ，１３ｂ，１３ｃ，１３ｄ  凹部
１４ａ，１４ｂ，１４ｃ，１４ｄ  凸部
【図１】
2006202968.tif 000003
【図２】
2006202968.tif 000004
【図３】
2006202968.tif 000005
【図４】
2006202968.tif 000006
【図５】
2006202968.tif 000007
【図６】
2006202968.tif 000008
【図７】
2006202968.tif 000009