(57)【要約】【課題】  高濃度にｐ型ドーパントを含んだコンタクト層を最上層とする半導体発光素子において、上記コンタクト層からのドーパント拡散を効果的に抑制し、高輝度且つ低駆動電圧であることに加え、半導体発光素子を駆動させる上で、経時的な発光出力の低下及び駆動電圧の上昇を未然に防止する構造を得る。【解決手段】  半導体基板１上に、少なくともｎ型クラッド層３、活性層４、ｐ型クラッド層５が結晶成長され、更にそれらの最上層に１×１０19／ｃｍ3以上のｐ型ドーパントが添加されたＡｓ系コンタクト層７が積層され、更にその上にＩＴＯ膜８から成る電流分散層が形成された半導体発光素子において、前記コンタクト層７とｐ型クラッド層５との間に、Ｖ族元素としてリンを含み、尚且つ前記半導体基板１に対し結晶の格子不整合率が±０．３％以内であるIII−Ｖ族半導体で構成した緩衝層６を設ける。【選択図】        図１
2006261219.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層が結晶成長され、更にそれらの最上層に１×１０19／ｃｍ3以上のｐ型ドーパントが添加されたＡｓ系コンタクト層が積層され、更にその上に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、
前記コンタクト層と前記ｐ型クラッド層との間に、Ｖ族元素としてリンを含み、尚且つ前記半導体基板に対し結晶の格子不整合率が±０．３％以内であるIII−Ｖ族半導体で構成した緩衝層を具備することを特徴とする半導体発光素子。
【請求項２】
請求項１に記載の半導体発光素子において、
前記電流分散層がＩＴＯであることを特徴とする半導体発光素子。
【請求項３】
請求項２に記載の半導体発光素子において、
前記電流分散層の膜厚Ｄが、（７／１０）ｄ≦Ｄ≦（１３／１０）ｄ（但し、理想的な電流分散層の膜厚ｄ＝Ａ×λｐ／（４×ｎ）、Ａ：定数、λｐ：発光素子の発光ピーク波長、ｎ：前記電流分散層の屈折率）の関係式を満たし、更に定数Ａが正の奇数であることを特徴とする半導体発光素子。
【請求項４】
請求項３に記載の半導体発光素子において、
前記電流分散層が真空蒸着法か又はスパッタ法によって形成され、更にキャリア濃度が成膜直後の状態で８×１０20／ｃｍ3以上であることを特徴とする半導体発光素子。
【請求項５】
請求項４に記載の半導体発光素子において、
前記ｎ型クラッド層、活性層、ｐ型クラッド層が（ＡｌXＧａ1-X）YＩｎ1-YＰ（但し、０≦Ｘ≦１、０．４≦Ｙ≦０．６）で構成されていることを特徴とする半導体発光素子。
【請求項６】
請求項５に記載の半導体発光素子において、
前記コンタクト層の主たるドーパントがＺｎであり、更にそのキャリア濃度が１×１０19／ｃｍ3以上であり、更に組成がＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．２）であることを特徴とする半導体発光素子。
【請求項７】
請求項６に記載の半導体発光素子において、
前記コンタクト層の膜厚が１ｎｍ以上３０ｎｍ以下であることを特徴とする半導体発光素子。
【請求項８】
請求項７に記載の半導体発光素子において、
前記緩衝層の膜厚が０．５μｍ以上５μｍ以下であることを特徴とする半導体発光素子。
【請求項９】
請求項８に記載の半導体発光素子において、
前記緩衝層が発光波長に対し光学的に透明であることを特徴とする半導体発光素子。
【請求項１０】
請求項９に記載の半導体発光素子において、
前記緩衝層がＡｌＩｎＰ又はＡｌＧａＩｎＰであることを特徴とする半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関わり、特に、透明導電膜を電流分散層に用いた高輝度半導体発光素子に関するものである。
【背景技術】
【０００２】
従来、半導体発光素子である発光ダイオード（以下、ＬＥＤと略す）は、ＧａＰの緑色、ＡｌＧａＡｓの赤色がほとんどであった。しかし、近年、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶をＭＯＶＰＥ（有機金属気相成長）法で成長できる様になったことから、青色、緑色、橙色、黄色、赤色の高輝度ＬＥＤが製作できる様になった。
【０００３】
ＭＯＶＰＥ法で形成したエピタキシャルウェハは、これまでに無かった短波長の発光や、高輝度を示すＬＥＤの製作を可能とした。しかし、高輝度を得るためには、ＬＥＤのチップ面内に均一に電流が注入される様、電流分散特性を良くする必要があり、この目的で電流分散層の膜厚を厚く成長する必要があった。例えばＡｌＧａＩｎＰ系のＬＥＤ素子では、電流分散層の膜厚を５μｍ〜１０μｍ程度まで厚くする必要があった。このため、電流分散層の成長にかかる原料費用が多くなり、必然的にＬＥＤ素子の製造コストが高くなって、ＡｌＧａＩｎＰ系ＬＥＤを安価に製作する妨げとなっていた。
【０００４】
そこで、充分な透光性を有し且つ良好な電流分散特性を得られる電気特性を有する膜として、金属酸化物のＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）や、ＺｎＯ（Ｚｉｎｃ  Ｏｘｉｄｅ）を電流分散層に用いる方法が提案されている（例えば、特許文献１参照）。
【０００５】
金属酸化膜を用いた透明導電膜は、キャリア濃度が非常に高く、薄い膜厚で十分な電流分散を得ることができる。従って、このＩＴＯ膜を電流分散層として用いれば、従来、電流分散層として半導体層を５μｍ〜１０μｍ程度まで厚くしていた方法を必要とせず、その分のエピタキシャル層が不要となる為、安価に高輝度のＬＥＤ素子、及びＬＥＤ素子用エピタキシャルウェハを製造できる様になる。
【特許文献１】特開平８−８３９２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＩＴＯ膜を窓層に用いた場合、半導体層と金属酸化物であるＩＴＯ膜との間に接触抵抗が発生してしまい、順方向動作電圧が高くなるという課題がある。すなわち、透明導電膜（透明電極）としてのＩＴＯ膜はｎ型半導体であり、一方、これと接する上側クラッド層はｐ型半導体である。従って、ＬＥＤに対して順方向の動作電圧を印加すると、透明導電膜（透明電極）とｐ型クラッド層との間は逆方向バイアス状態となることから、結果として電流が殆ど流れない。
【０００７】
この解決策として、電流分散層とは別個に、コンタクト層として薄膜の高キャリア濃度層をＩＴＯ膜と接する様に設け、トンネル接合により低電圧でＬＥＤを駆動させる方法が考えられる。ここでコンタクト層は、例えば１×１０19／ｃｍ3以上に高濃度にｐ型ドーパントが添加されたＡｓ系コンタクト層である。
【０００８】
しかし、コンタクト層は、トンネル接合の目的を達成し且つできるだけ活性層で発光した光に対し吸収層として作用しないようにする必要がある。このため、コンタクト層は、高キャリア濃度層であると共に薄膜に形成する必要性があり、それが故に、成長時の熱等により容易にドーパント拡散を起こし易いという問題があった。このコンタクト層のｐ型ドーパントの拡散という問題は、次の２つの弊害を招いていた。
【０００９】
第１の弊害は、ＬＥＤ素子の出力低下を招くことである。コンタクト層から拡散したｐ型ドーパントはＬＥＤ素子の深さ方向に濃度拡散し、ＬＥＤ素子の活性層にまで拡散すると活性層内の欠陥となる。その欠陥は非発光再結合成分となり、結果的にＬＥＤ素子の出力が低下する。
【００１０】
第２の弊害は、ＬＥＤ素子の駆動電圧（順方向動作電圧）が上昇することである。ｐ型ドーパントの拡散により、薄膜の高キャリア濃度層であるコンタクト層の実質的なキャリア濃度が低下することから、上述したトンネル接合が達成しにくくなり、トンネル電圧が上昇する。これによってＬＥＤ素子の駆動電圧が上昇するのである。
【００１１】
そこで、本発明の目的は、上記課題を解決し、高濃度にｐ型ドーパントを含んだコンタクト層を最上層とする半導体発光素子において、上記コンタクト層からのドーパント拡散を効果的に抑制し、高輝度且つ低駆動電圧（初期特性が良好）であることに加え、半導体発光素子を駆動させる上で、経時的な発光出力の低下及び駆動電圧の上昇（寿命特性の悪化又は信頼性の低下）を未然に防止する構造とした半導体発光素子を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１３】
請求項１の発明に係る半導体発光素子は、半導体基板上に、少なくともｎ型クラッド層、活性層、ｐ型クラッド層が結晶成長され、更にそれらの最上層（半導体層の最上層）に１×１０19／ｃｍ3以上のｐ型ドーパントが添加されたＡｓ系コンタクト層が積層され、更にその上に金属酸化物材料から成る電流分散層が形成された半導体発光素子において、前記コンタクト層と前記ｐ型クラッド層との間に、Ｖ族元素としてリン（Ｐ）を含み、尚且つ前記半導体基板に対し結晶の格子不整合率が±０．３％以内であるIII−Ｖ族半導体で構成した緩衝層を具備することを特徴とする。
【００１４】
ここで、上記格子不整合率は、格子不整合率＝（ａｅｐｉｔａｘｉａｌ  ｌａｙｅｒ−ａｓｕｂｓｔｒａｔｅ）／ａｓｕｂｓｔｒａｔｅの式によって求められるものである。但し、ａｅｐｉｔａｘｉａｌ  ｌａｙｅｒとはエピタキシャル層の格子定数のことであり、ａｓｕｂｓｔｒａｔｅとは、基板の格子定数のことである。
【００１５】
請求項２の発明は、請求項１に記載の半導体発光素子において、前記電流分散層がＩＴＯであることを特徴とする。
【００１６】
請求項３の発明は、請求項２に記載の半導体発光素子において、前記電流分散層の膜厚Ｄが、（７／１０）ｄ≦Ｄ≦（１３／１０）ｄ（但し、理想的な電流分散層の膜厚ｄ＝Ａ×λｐ／（４×ｎ）、Ａ：定数、λｐ：発光素子の発光ピーク波長、ｎ：前記電流分散層の屈折率）の関係式を満たし、更に定数Ａが正の奇数であることを特徴とする。
【００１７】
請求項４の発明は、請求項３に記載の半導体発光素子において、前記電流分散層が真空蒸着法か又はスパッタ法によって形成され、更にキャリア濃度が成膜直後の状態で８×１０20／ｃｍ3以上であることを特徴とする。
【００１８】
請求項５の発明は、請求項４に記載の半導体発光素子において、前記ｎ型クラッド層、活性層、ｐ型クラッド層が（ＡｌXＧａ1-X）YＩｎ1-YＰ（但し、０≦Ｘ≦１、０．４≦Ｙ≦０．６）で構成されていることを特徴とする。
【００１９】
請求項６の発明は、請求項５に記載の半導体発光素子において、前記コンタクト層の主たるドーパントがＺｎであり、更にそのキャリア濃度が１×１０19／ｃｍ3以上であり、更に組成がＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．２）であることを特徴とする。
【００２０】
請求項７の発明は、請求項６に記載の半導体発光素子において、前記コンタクト層の膜厚が１ｎｍ以上３０ｎｍ以下であることを特徴とする。
【００２１】
請求項８の発明は、請求項７に記載の半導体発光素子において、前記緩衝層の膜厚が０．５μｍ以上５μｍ以下であることを特徴とする。
【００２２】
請求項９の発明は、請求項８に記載の半導体発光素子において、前記緩衝層が発光波長に対し光学的に透明であることを特徴とする。
【００２３】
請求項１０の発明は、請求項９に記載の半導体発光素子において、前記緩衝層がＡｌＩｎＰ又はＡｌＧａＩｎＰであることを特徴とする。
【００２４】
＜発明の要点＞
本発明の要点は、電流分散層にＩＴＯ又はその他の透明導電膜を用い、更に上記電流分散層と接する様に高キャリア濃度の薄膜コンタクト層を備えた半導体発光素子において、上記コンタクト層と接する側の半導体層として、Ｖ族元素としてリン（Ｐ）を含むIII−Ｖ族半導体から成る緩衝層を、コンタクト層とｐ型クラッド層との間に設けた点にある。
【００２５】
上述したトンネル接合によりＬＥＤを低電圧で駆動させる構造とするためには、ｐ型コンタクト層が高キャリア濃度で薄膜であることが必要である。薄膜であり且つｐ型ドーパントが例えばＺｎが通常１×１０19／ｃｍ3以上の高濃度にドープされることから、このコンタクト層からｐ型ドーパントのＺｎが拡散して弊害をもたらす。すなわち、ｐ型ドーパントのＺｎがＬＥＤ素子の深さ方向へ濃度拡散することでＬＥＤ素子の発光出力低下を招く。また、コンタクト層のキャリア濃度が低下することとなり、駆動電圧（順方向動作電圧）の上昇を招く。
【００２６】
これらの問題の解決策としては、コンタクト層とｐ型クラッド層との間に、ｐ型ドーパントのＺｎの拡散を抑止する緩衝層を設けるのが有効と考えられる。この材料として、例えばＡｌＧａＡｓやＡｌＡｓは、発光波長に対し光学的に透明であり、且つＡｌＧａＩｎＰなどの４元系材料と比べて結晶成長が容易で、更には発光部を構成するＡｌＧａＩｎＰ系材料との格子整合性がほぼ一致することから、ＬＥＤ素子の動作電圧を低くすることが可能な材料として、ここでも適用できるものと考えられる。
【００２７】
しかし、本発明者等が鋭意研究した結果、上記ｐ型ドーパントの拡散による弊害の問題は、上記緩衝層を構成する材料が、Ｖ族元素としてＡｓを用いた発光波長に対し透明な半導体材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層などを用いたときに顕著であり、ＡｌＧａＡｓやＡｌＡｓは不適当であることを見出した。
【００２８】
そこで本発明では、高濃度にｐ型ドーパントが添加されたＡｓ系コンタクト層とｐ型クラッド層の間に設ける緩衝層の材料にＡｌＧａＡｓやＡｌＡｓを採用せず、次のように工夫している。
【００２９】
すなわち、第一の条件として、緩衝層には、活性層に対し透明なＡｓ系材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層を用いずに、Ｖ族元素としてリン（Ｐ）を含むIII−Ｖ族半導体を用いる。これにより発光出力と駆動電圧に関して優れた初期特性と高信頼性を得る。
【００３０】
また、第二の条件として、緩衝層には、同じＰ系であるＧａＰなどの格子不整合系のワイドバンドギャップ材料を用いずに、半導体基板に対し結晶が格子整合するIII−Ｖ族半導体を用いる。これにより初期の動作電圧も低く抑える。
【００３１】
この両条件を満たすIII−Ｖ族半導体の具体例としては、発光波長に対し光学的に透明であるＡｌＧａＩｎＰやＡｌＩｎＰがある。
【発明の効果】
【００３２】
本発明によれば、高濃度にｐ型ドーパントが添加されたＡｓ系コンタクト層とｐ型クラッド層との間に、Ｖ族元素としてリン（Ｐ）を含み、尚且つ前記半導体基板に対し結晶が格子整合するIII−Ｖ族半導体で構成した緩衝層を設けているので、コンタクト層からのドーパント拡散を効果的に抑制し、高出力なＬＥＤ素子を作製することができると共に、ＬＥＤ素子を駆動させる上で、経時的な発光出力の低下、及び駆動電圧の上昇を未然に防止することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を実施例を中心に説明する。
【００３４】
図１に本実施形態に係る発光ダイオードの構成を示す。この発光ダイオードは、半導体基板であるｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層（単にｎ型クラッド層ともいう）３、アンドープＡｌＧａＩｎＰ活性層（単に活性層ともいう）４、ｐ型ＡｌＧａＩｎＰクラッド層（単にｐ型クラッド層ともいう）５が順次に結晶成長されて発光部が構成され、更にそれらの最上層つまりｐ型クラッド層５上に、高濃度にｐ型ドーパントが添加されたＡｓ系のｐ型ＡｌＧａＡｓコンタクト層（単にｐ型コンタクト層ともいう）７が積層されている。更にそのｐ型コンタクト層７上に、金属酸化物材料から成る電流分散層として、透明導電膜であるＩＴＯ膜８が積層され、その表面側に表面電極９が、また裏面側に裏面電極１０が形成されている。
【００３５】
上記ｎ型クラッド層３、活性層４、ｐ型クラッド層５は、（ＡｌXＧａ1-X）YＩｎ1-YＰ（但し、０≦Ｘ≦１、０．４≦Ｙ≦０．６）で構成される。
【００３６】
上記ｐ型コンタクト層７はＡｌXＧａ1-XＡｓ（但し、０≦Ｘ≦０．２）からなり、膜厚は１ｎｍ以上３０ｎｍ以下であり、ｐ型ドーパントとしてのＺｎが、キャリア濃度１×１０19／ｃｍ3以上という高濃度に添加されている。
【００３７】
電流分散層であるＩＴＯ膜８の膜厚Ｄは、（７／１０）ｄ≦Ｄ≦（１３／１０）ｄ（但し、理想的な電流分散層の膜厚ｄ＝Ａ×λｐ／（４×ｎ）、Ａ：定数、λｐ：発光素子の発光ピーク波長、ｎ：前記電流分散層の屈折率）の関係式を満たし、定数Ａは正の奇数である。この電流分散層であるＩＴＯ膜８は真空蒸着法か又はスパッタ法によって形成され、成膜直後の状態で８×１０20／ｃｍ3以上のキャリア濃度を有する。
【００３８】
そして、この発光ダイオードの特徴として、上記ｐ型コンタクト層７とｐ型クラッド層５との間に、Ｖ族元素としてリン（Ｐ）を含み、且つ、半導体基板であるｎ型ＧａＡｓ基板１に対し結晶が格子整合するIII−Ｖ族半導体で構成したｐ型緩衝層６を具備する。このｐ型緩衝層６は、具体的には発光波長に対し光学的に透明であるＡｌＧａＩｎＰ又はＡｌＩｎＰから成り、膜厚が０．５μｍ以上５μｍ以下に形成される。
【００３９】
この様に、ｐ型緩衝層６に、活性層に対し透明なＡｓ系材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層を用いずに、Ｖ族元素にＰ系で構成されたＡｌＧａＩｎＰ又はＡｌＩｎＰを用いることによって、優れた初期特性と高信頼性を得ることができる。また、同じＰ系であるＧａＰなどの格子不整合系のワイドバンドギャップ材料を用いずに、基板に格子整合するＡｌＧａＩｎＰ又はＡｌＩｎＰ系材料によって構成することで、初期の動作電圧も低く抑えることができる。
【００４０】
＜試作例＞
本発明の効果を確認するため、以下の比較例１、２及び実施例１、２を試作した。
【００４１】
［比較例１：緩衝層にＡｌＧａＡｓを用いた］
比較例１として、図３に示した構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを作製した。エピタキシャル成長方法、エピタキシャル層膜厚、エピタキシャル構造や電極形成方法及びＬＥＤ素子製作方法は、以下の通りである。
【００４２】
ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法で、ｎ型（Ｓｉドープ）ＧａＡｓバッファ層２（膜厚２００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、ｎ型（Ｓｅドープ）（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層３（膜厚４００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、アンドープ（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐ活性層４（膜厚６００ｎｍ）、ｐ型（Ｍｇドープ）（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層５（膜厚４００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、ｐ型（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ緩衝層６（膜厚２μｍ、キャリア濃度１×１０18／ｃｍ3）、ｐ型（Ｚｎドープ）Ａｌ0.1Ｇａ0.9Ａｓコンタクト層７（膜厚３ｎｍ、キャリア濃度７×１０19／ｃｍ3）を、ＭＯＶＰＥ法で、順次積層成長させた。
【００４３】
ＭＯＶＰＥ成長での成長温度は上記ｎ型ＧａＡｓバッファ層２から上記ｐ型緩衝層６までを６５０℃とし、上記ｐ型コンタクト層７は５５０℃で成長した。その他の成長条件は、成長圧力約６６６６Ｐａ（５０Ｔｏｒｒ）、各層の成長速度は０．３〜１．０ｎｍ／ｓｅｃ、Ｖ／III比は約２００前後で行った。但し、ｐ型緩衝層６及びｐ型コンタクト層７のＶ／III比は１０とした。因みにここで言うＶ／III比とは、分母をＴＭＧａやＴＭＡｌなどのIII族原料のモル数とし、分子をＡｓＨ3、ＰＨ3などのＶ族原料のモル数とした場合の比率（商）を指す。
【００４４】
ＭＯＶＰＥ成長において用いる原料としては、例えばトリメチルガリウム（ＴＭＧａ）、又はトリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）、等の有機金属や、アルシン（ＡｓＨ3）、ホスフィン（ＰＨ3）等の、水素化物ガスを用いた。例えば、上記ｎ型ＧａＡｓバッファ層２の様なｎ型層の添加物原料としては、ジシラン（Ｓｉ2Ｈ6）を用いた。上記ｐ型クラッド層５の様なｐ型層の導電型決定不純物の添加物原料としては、ビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を用いた。但し、ｐ型コンタクト層７のみはジエチルジンク（ＤＥＺｎ）を用いた。
【００４５】
その他に、ｎ型層の導電型決定不純物の添加物原料として、セレン化水素（Ｈ2Ｓｅ）、モノシラン（ＳｉＨ4）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。その他に、ｐ型クラッド層及びｐ型緩衝層のｐ型添加物原料として、ジメチルジンク（ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）を用いることもできる。
【００４６】
更に、このＬＥＤ用エピタキシャルウェハをＭＯＶＰＥ装置から搬出した後、当該ウェハの表面、つまりｐ型コンタクト層７の表面側へ、真空蒸着法によって膜厚２７０ｎｍのＩＴＯ膜８を形成した。本構造では、このＩＴＯ膜８が電流分散層となる。
【００４７】
この時、ＩＴＯ膜蒸着の同一バッチ内にセットした評価用ガラス基板を取り出し、Ｈａｌｌ測定が可能なサイズに切断し、ＩＴＯ膜単体の電気特性を評価した所、キャリア濃度１．０９×１０21／ｃｍ3、移動度１８．４ｃｍ2／Ｖｓ、抵抗率２．８８×１０-4Ω・ｃｍであった。
【００４８】
そして、このエピタキシャルウェハの上面に、レジストやマスクアライナなどの一般的なフォトリソグラフィプロセスに用いられる器材と周知の方法を駆使して、表面電極９である直径１１０μｍの円形電極を、マトリックス状に真空蒸着法で形成した。蒸着後の電極形成はリフトオフ法を用いた。上記表面電極９は、ニッケル（Ｎｉ）、金（Ａｕ）を、それぞれ２０ｎｍ、５００ｎｍの順に蒸着した。更に、エピタキシャルウェハの底面には、全面に裏面電極１０を同じく真空蒸着法によって形成した。上記裏面電極１０は、金・ゲルマニウム合金（ＡｕＧｅ）、ニッケル（Ｎｉ）、金（Ａｕ）を、それぞれ６０ｎｍ、１０ｎｍ、５００ｎｍの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中にて４００℃に加熱し、５分間熱処理することで行った。
【００４９】
その後、上記の様にして構成された電極付きＬＥＤ用エピタキシャルウェハを上記円形の表面電極９が中心になる様にダイシング装置を用いて切断し、チップサイズ３００μｍ角のＬＥＤベアチップを作製した。更に上記ＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、その後、更にマウントされた該ＬＥＤベアチップに、ワイヤボンディングを行い、ＬＥＤ素子を作製した。
【００５０】
そして、上記の通りに作製されたＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力０．９５ｍＷ、動作電圧１．８４Ｖという初期特性を有するＬＥＤ素子を得ることができた。
【００５１】
更に、当該ＬＥＤ素子を常温、常湿の環境下にて５０ｍＡで駆動させ、そのまま１６８時間（１週間）の連続通電試験を行った。その結果、試験前の状態との相対比較値は、出力５２％、動作電圧＋０．０６Ｖ（約３％増）となっていた。
【００５２】
また、ＬＥＤ素子作製直後の状態と、ＬＥＤ素子作製後、上記の条件で通電試験を行った後の状態のＬＥＤ素子のＳＩＭＳ分析を行った。その結果、通電試験後の本比較例１のＬＥＤ素子では活性層内にまでｐ型コンタクト層のドーパントであるＺｎが拡散し、混入している様子が確認された。本比較例１に示したＬＥＤ素子の素子ライフ、つまり信頼性が低下する原因はこのドーパント拡散によるものである。
【００５３】
［比較例２：緩衝層にＧａＰを用いた］
比較例２として、図３に示した構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やＬＥＤ素子製作方法は、基本的に上記比較例１と同じにした。以下に上記比較例１とは異なる点を列挙し、それに伴い詳細な説明をする。
【００５４】
本比較例２では、ｐ型緩衝層６にＧａＰを用いた。膜厚は比較例１と同じく２μｍとし、キャリア濃度、及びドーパントも比較例１と同じに設定した。
【００５５】
次に、上記の様に作製したＬＥＤ用エピタキシャルウェハを素子化するが、そのプロセスは上記比較例１と同じである。
【００５６】
この様に作製されたＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．０３ｍＷ、動作電圧１．９６Ｖの初期特性を有するＬＥＤ素子を得ることができた。更に、上記比較例１と同じ条件で通電試験を行った所、出力の相対値は１０２％、動作電圧＋０．００８Ｖ（約０．４％増）であった。
【００５７】
以上の様に、緩衝層に、活性層に対し透明なＡｓ系材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層を用いずに、Ｖ族元素にＰ系で構成されたＧａＰを用いることによって、高信頼性なＬＥＤ素子を得ることができた。しかしながら、ＧａＰは基板、又はクラッド層などの４元系材料に対し、格子定数の不整合度が大きいことと、バンドの接合位置によって、大きなバンド不連続の関係となり、ＧａＰ／Ｐクラッド間に大きな電位障壁が生ずることから動作電圧が高くなってしまう。従って、Ｐ系材料であるＧａＰを用いることでＬＥＤ素子の素子ライフは良好なものとすることができたが、ＬＥＤ素子の動作電圧自体は著しく高くなってしまった。
【００５８】
［実施例１：緩衝層にＡｌＧａＩｎＰを用いた］
実施例１として、図１に示した構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やＬＥＤ素子製作方法は、基本的に上記比較例１と同じにした。以下に上記比較例１とは異なる点を列挙し、それに伴い詳細な説明をする。
【００５９】
本実施例１では、ｐ型緩衝層６に（Ａｌ0.8Ｇａ0.2）0.5Ｉｎ0.5Ｐを用いた。膜厚は比較例１と同じく２μｍとし、キャリア濃度、及びドーパントも比較例１と同じに設定した。すなわちｐ型（Ｍｇドープ）（Ａｌ0.8Ｇａ0.2）0.5Ｉｎ0.5Ｐ緩衝層（膜厚２μｍ、キャリア濃度１×１０18／ｃｍ3）６とした。
【００６０】
次に、上記の様に作製したＬＥＤ用エピタキシャルウェハを素子化するが、そのプロセスは上記比較例１と同じである。
【００６１】
この様に作製されたＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．０５ｍＷ、動作電圧１．８４Ｖの優れた初期特性を有するＬＥＤ素子を得ることができた。
【００６２】
更に、上記比較例１と同じ条件で通電試験を行った所、出力の相対値は１０２％、動作電圧＋０．００４Ｖ（約０．２％増）であった。
【００６３】
以上の様に、緩衝層に活性層に対し透明なＡｓ系材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層を用いずに、Ｖ族元素にＰ系で構成されたＡｌＧａＩｎＰを用いることによって、優れた初期特性と高信頼性を得ることができた。また、同じＰ系であるＧａＰなどの格子不整合系のワイドバンドギャップ材料を用いずに、基板に格子整合するＡｌＧａＩｎＰ系材料によって構成することで、初期の動作電圧も低く抑えることができた。
【００６４】
また、ＬＥＤ素子作製直後の状態と、ＬＥＤ素子作製後、上記の条件で通電試験を行った後の状態のＬＥＤ素子のＳＩＭＳ分析を比較例１と同じく行った。その結果、通電試験後の本実施例１のＬＥＤ素子では活性層内にｐ型コンタクト層のドーパントであるＺｎが混入する様子は無く、上記コンタクト層から殆ど拡散していないことが確認された。つまり、本実施例１に示した通り、緩衝層６にＡｌＧａＩｎＰを用いることによって、ＬＥＤ素子のドーパント拡散を抑止することができた。
【００６５】
［実施例２：緩衝層にＡｌＩｎＰを用いた］
実施例２として、図１に示した構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを作製した。エピタキシャル成長の方法、エピタキシャル層膜厚、エピタキシャル層構造やＬＥＤ素子製作方法は、基本的に上記比較例１と同じにした。以下に上記比較例１とは異なる点を列挙し、それに伴い詳細な説明をする。
【００６６】
本実施例２では、ｐ型緩衝層６にＡｌＩｎＰを用いた。膜厚は比較例１と同じく２μｍとし、キャリア濃度、及びドーパントも比較例１と同じに設定した。すなわちｐ型（Ｍｇドープ）ＡｌＩｎＰ緩衝層６（膜厚２μｍ、キャリア濃度１×１０18／ｃｍ3）とした。
【００６７】
次に、上記の様に作製したＬＥＤ用エピタキシャルウェハを素子化するが、そのプロセスは上記比較例１と同じである。
【００６８】
この様に作製されたＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力１．０６ｍＷ、動作電圧１．８４Ｖの優れた初期特性を有するＬＥＤ素子を得ることができた。
【００６９】
更に、上記比較例１と同じ条件で通電試験を行った所、出力の相対値は１０１％、動作電圧約＋０．００４Ｖ（約０．２％増）であった。
【００７０】
以上の様に、緩衝層６に、活性層に対し透明なＡｓ系材料、例えば高Ａｌ混晶比のＡｌＧａＡｓ層を用いずに、Ｖ族元素にＰ系で構成されたＡｌＩｎＰを用いることによって、優れた初期特性と高信頼性を得ることができた。また、同じＰ系であるＧａＰなどの格子不整合系のワイドバンドギャップ材料を用いずに基板に子整合するＡｌＩｎＰ系材料によって構成することで、初期の動作電圧も低く抑えることができた。
【００７１】
また、ＬＥＤ素子作製直後の状態と、ＬＥＤ素子作製後、上記の条件で通電試験を行った後の状態のＬＥＤ素子のＳＩＭＳ分析を比較例１と同じく行った。その結果、通電試験後の本実施例のＬＥＤ素子では活性層内にｐ型コンタクト層のドーパントであるＺｎが混入する様子は無く、上記コンタクト層から殆ど拡散していないことが確認された。つまり、本実施例２に示した通り、緩衝層にＡｌＩｎＰを用いることによって、ＬＥＤ素子のドーパント拡散を抑止することができた。
【００７２】
＜最適条件に付いての根拠＞
第１に、金属酸化物から成る電流分散層、例えばＩＴＯ膜と接するオーミックコンタクト層は、極めて高濃度に導電型決定不純物が添加されている必要がある。具体的には、亜鉛（Ｚｎ）が添加されたコンタクト層の場合、その結晶材料はＡｌ混晶比が０から０．２までのＧａＡｓ、又はＡｌＧａＡｓであることが望ましく、そのキャリア濃度は１×１０19／ｃｍ3以上が好適であり、これは高ければ高い程好ましい。ＩＴＯ膜は基本的にｎ型の半導体材料に属し、また、ＬＥＤは一般的にｐサイドアップで作製される。この為、ＩＴＯ膜を電流分散層に応用したＬＥＤは導電型が基板の側からｎ／ｐ／ｎ接合となってしまう。この為にＬＥＤではＩＴＯ膜とｐ型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高いＬＥＤとなってしまう。この問題を解消する為、ｐ型半導体層には非常に高いキャリア濃度を有するコンタクト層が必要となるのである。また、上記したコンタクト層のバンドギャップが狭い所以は、その方が高キャリア化が容易であることに強く依存する。
【００７３】
更に、上記コンタクト層の高キャリア濃度化と連動して、コンタクト層と接するＩＴＯ膜のキャリア濃度も、トンネル電圧を低減するには重要である。またそれは、上述したコンタクト層と同様の理由で、高ければ高いほど好ましく、具体的には８×１０20／ｃｍ3以上のキャリア濃度を有していることが好ましい。
【００７４】
第２に、上述したコンタクト層の膜厚は１ｎｍから３０ｎｍの範囲にあることが好ましい。何故ならば、上記コンタクト層は、何れも活性層で発光した光に対し吸収層となるバンドギャップを有している為、図２に示すように、膜厚が厚くなるに連れ、発光出力が低下してしまう。
【００７５】
従って、図２から分かるように、コンタクト層の膜厚は、その上限をおよそ３０ｎｍとすることが好ましく、より好ましくは２５ｎｍまでである。また、コンタクト層の膜厚が１ｎｍ未満になってくると、今度は１ＴＯ膜とコンタクト層との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従って、ＩＴＯ膜と接するコンタクト層の膜厚には最適値があり、それは１ｎｍから３０ｎｍなのである。
【００７６】
第３に、ＩＴＯ膜（電流分散層）の膜厚Ｄが、（７／１０）ｄ≦Ｄ≦（１３／１０）ｄ（但し、理想的な電流分散層の膜厚ｄ＝Ａ×λｐ／（４×ｎ）、Ａ：定数、λｐ：前記電流分散層に入射する光の波長、ｎ：前記電流分散層の屈折率）の関係式を満たし、更にその定数Ａが正の奇数であることが好ましい。
【００７７】
ＬＥＤ用エピタキシャルウェハ上に形成されるＩＴＯ膜は、半導体層と空気層とのおよそ中間の屈折率を有し、光学的に反射防止膜としての機能を有する。そのため、ＬＥＤの光取り出し効率を向上させ、より出力の高いＬＥＤ素子を得るには、上記の式に則った膜厚設計とすることが好ましいのである。
【００７８】
しかし、ＩＴＯ膜は至極当然のことながら、厚くすればするほど、透過率が悪くなる傾向にある。ＩＴＯ膜の真性な透過率が低下すると、活性層より放射される光がＩＴＯ膜によって吸収される割合が増加するため、結果として発光出力が低下する。
【００７９】
さらに、前記電流分散層の膜厚が増加するにつれ、前記電流分散層の中での光の干渉が増え、光取り出し効率の高い波長領域が狭くなってしまう。これらについて、ＧａＡｓ基板上にＩＴＯ膜を適宜形成し、その試料に対し垂直に光を入射して、このときの反射光のスペクトルを測定した結果を図４に示す。
【００８０】
即ち、これらの理によって、より好ましい（理想的な）電流分散層の膜厚ｄは、上記の関係式にあり、なおかつ、定数Ａは１又は３である方が良い。最も好適な例としては、定数Ａは１である。また、更に、ＬＥＤ用エピタキシャルウェハ上に形成される電流分散層、例えばＩＴＯ膜の膜厚Ｄは、上記の計算式により求まる理想的な電流分散層の膜厚ｄの±３０％以内の範囲であれば良い（つまり、（７／１０）ｄ≦Ｄ≦（１３／１０）ｄの関係式を満たせば良い）。これは、反射防止膜として光学的に反射率の低い波長帯域、つまり、光取り出し効率の高い波長帯域は、ある程度の幅を有するからである。例えば、反射防止膜として、ＩＴＯ膜の形成されたＬＥＤ用エピタキシャルウェハに対して垂直に光を入射したときの反射率が、１５％以下となる膜厚Ｄの許容値は、上記式より求まる膜厚ｄの±３０％の範囲にあるのである。膜厚Ｄは膜厚ｄの±３０％の範囲よりも大きくなったり小さくなったりすると、反射防止膜としての効果は小さくなり、ＬＥＤの出力が低下してしまうのである。
【００８１】
第４に、コンタクト層とｐクラッド層との間に介入する緩衝層は、その膜厚が０．５μｍ以上、５μｍ以下であることが好ましい。０．５μｍ以上となる由縁は、活性層から表面電極までの距離が近すぎると、ＬＥＤ素子作製時のワイヤーボンディング工程において、場合によってはＬＥＤ素子を超音波振動などで破壊させるおそれがあるからである。逆に、上限を５μｍ以下と定める由縁は、ＬＥＤ素子の電流分散特性はコンタクト層上に設けられたＩＴＯ膜によって、十分な効果が期待できる。その為、上記緩衝層には、電流分散特性は求めるものではない。仮に、１０μｍ程度の厚膜な緩衝層を設けたとしても、前述したＩＴＯ膜による電流分散効果が支配的なので、ＬＥＤ素子としての飛躍的な出力向上は望めない。むしろ、ＬＥＤ素子の製造にかかるコストが高くなり、ＬＥＤ素子の原価を上げてしまうというデメリットが生ずる。従って、上記緩衝層の膜厚は、およそ０．５μｍから５．０μｍ程度の範囲にあることが好ましいのである。
【００８２】
また、本発明では、場合により、緩衝層とｐ型クラッド層との組成が同一となり得る場合がある。この場合、好適な膜厚設定としては、活性層の上端からコンタクト層までの距離が１μｍ以上、５μｍ以下となる設計にすることが好ましい。
【００８３】
＜他の実施例、変形例＞
［変形例１］
本発明における実施例においては、どの構造においても活性層とクラッド層との間に何も介在させない構造とした。しかし、ここに例えば真性なアンドープ層を設けたり、多少導電型不純物を含んでいようとも擬似的にアンドープ層となる様な擬似アンドープ層を設けたり、比較的キャリア濃度が低い低キャリア濃度クラッド層を設ける構造を採用しても良い。このような構造としても、単にＬＥＤ素子の出力の信頼性が向上するなどの追加的な効果が生じるだけであり、この構造の下でも、同様に本発明の効果を得ることができる。
［変形例２］
本発明における実施例においては、発光波長６３０ｎｍの赤色ＬＥＤ素子のみを作製例としたが、同じＡｌＧａＩｎＰ系の材料を用いて製作されるそれ以外のＬＥＤ素子、例えば発光波長５６０ｎｍ〜６６０ｎｍのＬＥＤ素子においても本発明を適用することができ、この時に用いられる各層の材料、キャリア濃度、特にウインドウ層においては一切の変更点を持たない。従って、ＬＥＤ素子の発光波長を本発明の実施例と異なる波長帯域とした構造においても、同様に本発明の効果を得ることができる。
［変形例３］
本発明における実施例においては、バッファ層上に直接ｎ型クラッド層を積層する構造とした。しかし、例えば上記バッファ層とｎ型クラッド層との間に、ＤＢＲ（分布ブラッグ反射層）設けたＬＥＤ素子の構造とすることもできる。
［変形例４］
本発明における実施例においては、表面電極の形状を円形のものとして説明したが、表面電極は、その他の異形状、例えば四角、菱形、多角形等の電極形状であってもよい。
［変形例５］
本発明における実施例においては、半導体基板にＧａＡｓを用いた例のみを挙げたが、この他にも、Ｇｅを出発基板とするＬＥＤ用エピタキシャルウェハや、出発基板をＧａＡｓ又はＧｅとし、これを後に除去し、代替の自立基板としてＳｉやＳｉ以上の熱伝導率を有する金属基板を用いたＬＥＤ用エピタキシャルウェハにおいても本発明の意図する効果を得ることができる。
【図面の簡単な説明】
【００８４】
【図１】本発明の実施例１及び実施例２にかかるＡｌＧａＩｎＰ系赤色ＬＥＤの断面構造図である。
【図２】コンタクト層の膜厚と発光出力の減衰率を示した図である。
【図３】比較例１及び比較例２にかかるＡｌＧａＩｎＰ系赤色ＬＥＤの断面構造図である。
【図４】ＧａＡｓ基板上に形成されたＩＴＯ膜の反射率スペクトルを示した図である。
【符号の説明】
【００８５】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＧａＡｓバッファ層
３  ｎ型ＡｌＧａＩｎＰクラッド層（ｎ型クラッド層）
４  アンドープＡｌＧａＩｎＰ活性層（活性層）
５  ｐ型ＡｌＧａＩｎＰクラッド層（ｐ型クラッド層）
６  ｐ型緩衝層
７  ｐ型ＡｌＧａＡｓコンタクト層（ｐ型コンタクト層）
８  ＩＴＯ膜
９  表面電極
１０  裏面電極
【図１】
2006261219.tif 000003
【図２】
2006261219.tif 000004
【図３】
2006261219.tif 000005
【図４】
2006261219.tif 000006
【手続補正書】
【提出日】平成17年4月15日(2005.4.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ法で、ｎ型（Ｓｉドープ）ＧａＡｓバッファ層２（膜厚２００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、ｎ型（Ｓｅドープ）（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐクラッド層３（膜厚４００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、アンドープ（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐ活性層４（膜厚６００ｎｍ）、ｐ型（Ｍｇドープ）（Ａｌ0.7Ｇａ0.30.5Ｉｎ0.5Ｐクラッド層５（膜厚４００ｎｍ、キャリア濃度１×１０18／ｃｍ3）、ｐ型（Ｍｇドープ）Ａｌ0.8Ｇａ0.2Ａｓ緩衝層１１（膜厚２μｍ、キャリア濃度１×１０18／ｃｍ3）、ｐ型（Ｚｎドープ）Ａｌ0.1Ｇａ0.9Ａｓコンタクト層７（膜厚３ｎｍ、キャリア濃度７×１０19／ｃｍ3）を、ＭＯＶＰＥ法で、順次積層成長させた。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
ＭＯＶＰＥ成長での成長温度は上記ｎ型ＧａＡｓバッファ層２から上記ｐ型緩衝層１１までを６５０℃とし、上記ｐ型コンタクト層７は５５０℃で成長した。その他の成長条件は、成長圧力約６６６６Ｐａ（５０Ｔｏｒｒ）、各層の成長速度は０．３〜１．０ｎｍ／ｓｅｃ、Ｖ／III比は約２００前後で行った。但し、ｐ型緩衝層１１及びｐ型コンタクト層７のＶ／III比は１０とした。因みにここで言うＶ／III比とは、分母をＴＭＧａやＴＭＡｌなどのIII族原料のモル数とし、分子をＡｓＨ3、ＰＨ3などのＶ族原料のモル数とした場合の比率（商）を指す。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
本比較例２では、ｐ型緩衝層１１にＧａＰを用いた。膜厚は比較例１と同じく２μｍとし、キャリア濃度、及びドーパントも比較例１と同じに設定した。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2006261219.tif 000007