(57)【要約】【課題】  走査線負荷のプリチャージを行う場合に電源で発生する過大な電流の発生を抑制する。【解決手段】  ゲートドライバ回路４には、シフトレジスタ回路１３、レベルシフト回路１４、出力バッファ回路１５、電源検出回路１６、出力端子Ｔ１，Ｔ２，．．．，Ｔｍが設けられている。電源検出回路１６は、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬに接続され、液晶表示装置３０の立ち上げ時など、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬの電圧が変化した場合、出力バッファ回路１５などの動作を制御する信号を生成する。この信号により、出力端子がハイインピーダンス状態“ＨｉＺ”に設定され、その後走査線負荷１２がプリチャージされて出力端子の信号レベルが“Ｌｏｗ”レベルである“ＶＧＬ”に設定される。【選択図】  図２
2006201760.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する画素と、画像信号を前記画素に供給するデータラインと、
前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置の駆動回路であって、
前記電圧の立ち上がりを検出する検出回路と、
出力端子と出力バッファ回路を有する駆動回路とを備え、
前記駆動回路は、前記検出回路で検出された前記電圧の立ち上がりに応じて前記出力端子を高いインピーダンス状態にし、次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給することを特徴とする駆動回路。
【請求項２】
前記出力バッファ回路は、前記検出回路で検出された前記電圧の立ち上がりに応じて前記出力端子の所定の出力端子毎に高いインピーダンス状態にし、次いで前記シフトレジスタ回路で選択された前記画素の１画素ごとに非駆動電圧と駆動電圧をそれぞれ順次供給することを特徴とする請求項１記載の駆動回路。
【請求項３】
画像を表示する画素と、画像信号を前記画素に供給するデータラインと、前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置の駆動回路であって、
前記電圧の立ち上がりを検出する検出回路と、
出力端子と出力バッファ回路を有する駆動回路とを備え、
前記駆動回路は、前記検出回路で検出された前記電圧の立ち上がりに応じて、順次、前記画素に基準電位を供給し、前記出力端子を高いインピーダンス状態にし、次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給することを特徴とする駆動回路。
【請求項４】
画像を表示する画素と、画像信号を前記画素に供給するデータラインと、前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置において、
前記電圧の立ち上がりを検出回路によって検出するステップと、
出力端子と出力バッファ回路を有する出力回路によって、前記検出回路で検出された前記電圧の立ち上がりに応じて前記出力端子を高いインピーダンス状態にするステップと、
次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給するステップと、
を具備することを特徴とする表示装置の駆動方法。
【請求項５】
画像を表示する画素と、画像信号を前記画素に供給するデータラインと、前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置において、
前記電圧の立ち上がりを検出回路で検出するステップと、
出力端子と出力バッファ回路を有する出力回路によって、前記検出回路で検出された前記電圧の立ち上がりに応じて、順次、前記画素に基準電位を供給し、前記出力端子を高いインピーダンス状態にするステップと、
次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給するステップと、
を具備することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路及び駆動方法に関する。
【背景技術】
【０００２】
ＦＰＤ（Flat  Panel  Display）には、液晶（ＬＣＤ  Liquid  crystal  display）、ＦＥＤ（Field  Emission  Display）、ＥＬＤ（Electroluminescent  Display）、或いはＰＤＰ（Plasma  Display  Panel）などがあり、その中でＴＦＴ（Thin  Film  Transistor）と液晶を用いたアクィテブマトリックス液晶表示装置や、ＴＦＴと有機ＥＬを用いたアクィテブマトリックス有機ＥＬ表示装置などが種々の分野に適用されている。
【０００３】
アクィテブマトリックス液晶表示装置は、信号制御回路、液晶駆動回路、液晶表示画面などから構成されている。液晶駆動回路は走査側の垂直ドライバ回路（以降ゲートドライバ回路と呼称する）とデータ側の水平ドライバ回路（以降ソースドライバ回路と呼称する）からなる。駆動回路としてのソースドライバ回路は、データ線に主として表示のためのデータ信号を出力する機能を有している。一方、駆動回路としてのゲートドライバ回路は、走査線に走査信号を出力する機能を有している。アクィテブマトリックス液晶表示装置の内、液晶画面にＴＦＴを用いた表示装置では、ソースドライバ回路はデータ線を介してＴＦＴのソース電極に電気的に接続され、一方、ゲートドライバ回路は走査線を介してＴＦＴのゲート電極に電気的に接続されている（例えば、特許文献１参照。）。
【０００４】
近年、パソコンや携帯電話などに用いられる液晶表示装置や有機ＥＬ表示装置などでは、多彩な表示色を表すために階調数が増加し、例えば、液晶表示装置のソースドライバ回路やゲートドライバ回路から液晶パネルに出力する本数が、ソースドライバ回路で３８４本、ゲートドライバ回路で２５６本と急増している。ＤＣ−ＤＣコンバータなどからなる電源が起動すると、ゲートドライバ回路に備えられたＬＳＩ素子の内部状態は安定していないので、ＤＣ−ＤＣインバータから各走査線の駆動端子（ＴＦＴ回路のゲート電極）に画素を駆動しない低い電圧ＶＧＬと次いで画素を駆動する高い電圧ＶＧＨが供給され、あるいは電源リセット回路から低電圧ＶＧＬが供給される。すなわち、表示パネルの負荷に走査線の全駆動端子から電荷が供給されるから、ＤＣ−ＤＣコンバータから、ゲート駆動回路を通して走査線負荷に過大な電流が流れる。
【０００５】
このため、電源を構成する回路に負担がかかり、配線の溶断や回路のシャットダウンが起こる可能性がある。これに対し、配線の溶断や回路のシャットダウンを抑制するために、配線を太くし、或いは電流供給の能力の高い電源回路を設けた場合、電源回路のコストが上昇するという問題点がある。
【特許文献１】特開２００４−１３４０５３号公報（頁２３、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、表示装置の電源投入時に、負荷に過大な電流が流れないように設けられた駆動回路及び駆動方法を提供する。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様の駆動回路は、画像を表示する画素と、画像信号を前記画素に供給するデータラインと、前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置の駆動回路であって、前記電圧の立ち上がりを検出する検出回路と、出力端子と出力バッファ回路を有する駆動回路とを備え、前記駆動回路は、前記検出回路で検出された前記電圧の立ち上がりに応じて前記出力端子を高いインピーダンス状態にし、次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給することを特徴とする。
【０００８】
更に、上記目的を達成するために、本発明の一態様の表示装置の駆動方法は、画像を表示する画素と、画像信号を前記画素に供給するデータラインと、前記画素を選択するシフトレジスタ回路と、電圧を発生する電源とを有する表示装置において、前記電圧の立ち上がりを検出回路によって検出するステップと、出力端子と出力バッファ回路を有する出力回路によって、前記検出回路で検出された前記電圧の立ち上がりに応じて前記出力端子を高いインピーダンス状態にするステップと、次いで前記シフトレジスタ回路で選択された前記画素に非駆動電圧と駆動電圧をそれぞれ順次供給するステップとを具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、表示装置の電源投入時に、負荷に過大な電流が流れないように設けられた駆動回路及び駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る表示装置について、図面を参照して説明する。図１はフラットパネル表示装置としての液晶表示装置の構成を示す概略ブロック図である。本実施例では、液晶表示装置の立ち上げ時に、駆動回路としてのゲートドライバ回路にハイインピーダンス状態を設けている。図１に示すように、液晶表示装置３０には、ディスプレイコントローラ１、ＤＣ−ＤＣコンバータ２、表示パネル（ＬＣＤ）３、ゲートドライバ回路４、及びソースドライバ回路５が設けられ、例えば、液晶表示装置３０はパソコンの表示用として用いられる。
【００１２】
ディスプレイコントローラ１は、クロック信号などの同期信号、及び赤（Ｒ）、緑（Ｇ）、青（Ｂ）の表示データ情報を入力し、液晶表示装置３０の実行演算を行うため、画像データ処理制御用データなどの信号をパラレルデータとしてゲートドライバ回路４及びソースドライバ回路５に出力する。ここで、入力信号Ｄｉｎは、ゲートドライバ回路４に入力される画像データ処理制御用信号である。ＤＣ−ＤＣコンバータ２は、バッテリーなどの外部電源から、表示パネル３に映像を表示するために必要な種々の電圧を発生し、これらの電圧をゲートドライバ回路４及びソースドライバ回路５に供給する電源として機能する。ここで、ゲートドライバ回路４に供給される電源はロジック部高電圧ＶＤＤ、高電圧ＶＧＨ及び低電圧ＶＧＬである。高電圧ＶＧＨ及び低電圧ＶＧＬは、画素部８のＴＦＴ回路を「オン」及び「オフ」するために用いられ、それぞれ駆動電圧及び非駆動電圧と言う。
【００１３】
ゲートドライバ回路４は、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬが供給され、入力信号Ｄｉｎを入力して、表示パネル３の、例えば、２５６本（ｍ＝２５６）の走査線６に、映像を表示するための電圧を供給する。ソースドライバ回路５は、ＤＣ−ＤＣコンバータ２から電源が供給され、ディスプレイコントローラ１から出力された信号を入力して、表示パネル３の“ｎ”本のデータ線７に、映像を表示するための電力を供給する。
【００１４】
表示パネル３は、“ｍ”本の走査線６と“ｎ”本のデータ線７を有し、走査線６及びデータ線７に囲まれた領域には画素部８がそれぞれ設けられている。画素部８には、ゲート電極が走査線６に接続され、ソース電極がデータ線７に接続されたＴＦＴ９、一端がＴＦＴ９のドレイン電極に接続され、他端がコモン電圧ＶＣＯＭに接続された保持容量１０、及び一端がＴＦＴ９のドレイン電極に接続され、他端がコモン電圧ＶＣＯＭに接続された画素電極（液晶セル）１１が設けられている。
【００１５】
そして、走査線６に並行して設けられた画素部８のトータルの容量は、走査線負荷１２として表すことができる。この走査線負荷１２は、パソコンの表示用としての表示パネル３の場合、例えば、３００ＰＦと比較的大きな容量であり、この容量をプリチャージするためにＤＣ−ＤＣコンバータ２から供給される電流は１０ｍＡ程度必要となる。このため、表示パネル３全体の走査線負荷１２をプリチャージするためにＤＣ−ＤＣコンバータ２から供給される全電流（Ｉ）は、
Ｉ＝１０×２５６（本）ｍＡ＝２．５６Ａ
となり、比較的大きな電流が必要となる。
【００１６】
次に、ゲートドライバ回路の構成について図２乃至図４を参照して説明する、図２はゲートドライバ回路を示すブロック図、図３は出力制御回路を示すブロック図、図４はスイッチを示す回路図である。
【００１７】
図２に示すように、ゲートドライバ回路４には、シフトレジスタ回路１３、レベルシフト回路１４、出力バッファ回路１５、電源検出回路１６、及び出力端子Ｔ１，Ｔ２，．．．，Ｔｍが設けられている。
【００１８】
シフトレジスタ回路１３は、ディスプレイコントローラ１から出力されたシフトレジスタ回路１３の入力信号Ｄｉｎ、及びシフトレジスタ回路１３の動作に必要な基準信号としてのクロック信号ＣＬＫを入力し、表示パネル３の走査線６ごとに駆動信号を出力する。レベルシフト回路１４は、シフトレジスタ回路１３と出力バッファ回路１５の間に設けられ、シフトレジスタ回路１３から出力された出力信号レベル（例えば、１．５Ｖ〜３Ｖ程度で低電圧）を比較的高電圧な信号レベル（例えば、１０Ｖ〜数十Ｖ程度）に変換する。
【００１９】
出力バッファ回路１５は、レベルシフト回路１４と出力端子Ｔ１，Ｔ２，．．．，Ｔｍの間に設けられ、高電圧ＶＧＨ及び低電圧ＶＧＬが供給され、レベルシフト回路１４から出力された信号を入力し、“ｍ”本に対応する出力端子Ｔ１，Ｔ２，．．．，Ｔｍから、表示パネル３に映像を表示するための比較的高電圧（例えば、１０Ｖ〜数十Ｖ程度）の信号レベルを有する信号をそれぞれ出力する。
【００２０】
電源検出回路１６は、外部電源をもとにしてＤＣ−ＤＣコンバータ２で生成されたロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬが供給され、液晶表示装置３０の立ち上げ時など、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬの電圧が変化した場合、シフトレジスタ１３、レベルシフト回路１４、及び出力バッファ回路１５の動作を制御する電源検出回路１６の出力信号ＳＳＡ及び出力端子Ｔ１，Ｔ２，．．．，Ｔｍに供給される出力信号ＳＳＢを生成する。出力信号ＳＳＡは、電源電圧の立ち上がり信号であり、出力信号ＳＳＢは、例えば、０Ｖの基準電位ＧＮＤである。出力信号ＳＳＡは、シフトレジスタ回路１３とレベルシフト回路１４を制御するために供給され、出力信号ＳＳＢは、出力バッファ回路１６に接続された出力端子Ｔ1， Ｔ２，  ．．．，Ｔｍに供給される。
【００２１】
出力バッファ回路１５は、図２に示されているように、出力端子Ｔ１，Ｔ２，．．．，Ｔｍの接続されている。出力バッファ回路１５は、出力端子Ｔ１，Ｔ２，．．．，Ｔｍにそれぞれ対応している出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍを有している。しかし、図３には出力端子Ｔ１に対応する出力制御回路Ｂ１だけが代表的に示されている。出力制御回路Ｂ１は、スイッチ１７ａ、スイッチ１７ｂ、及び出力回路１８から構成され、出力回路１８と出力端子Ｔ１の間には電源検出回路１６の出力信号ＳＳＢが入力される。
【００２２】
電源検出回路１６の出力信号ＳＳＢは、液晶表示装置３０の立ち上げ時、出力端子Ｔ１，Ｔ２，．．．，Ｔｍの信号レベルを接地電位であるＧＮＤ（０Ｖ）にする役割をする。
【００２３】
スイッチ１７ａは、高電圧ＶＧＨと出力回路１８の間に設けられ、電源検出回路１６の出力信号ＳＳＡを入力して、電源検出回路１６の出力信号ＳＳＡの信号レベルによりオン、オフ動作をする。スイッチＳ１７ｂは、出力回路１８  と低電圧ＶＧＬの間に設けられ、電源検出回路１６の出力信号ＳＳＡを入力して、電源検出回路１６の出力信号ＳＳＡの信号レベルによりオン、オフ動作をする。
【００２４】
出力回路１８には、ＰチャンネルＭＯＳトランジスタＰ１、ＮチャンネルＭＯＳトランジスタＮ１、インバータＩＮＶ１、及びインバータＩＮＶ２が設けられている。
【００２５】
インバータＩＮＶ１は、レベルシフト回路の出力信号ＬＳＳを入力し、その反転信号をＰチャンネルＭＯＳトランジスタＰ１のゲート電極に出力する。インバータＩＮＶ２は、レベルシフト回路の出力信号ＬＳＳを入力し、その反転信号をＮチャンネルＭＯＳトランジスタＮ１のゲート電極に出力する。出力信号ＬＳＳは、シフトレジスタ回路１３の出力信号に対応し、シフトレジスタ回路１３の出力信号のレベルが十分であれば、それを用いてもよい。ＰチャンネルＭＯＳトランジスタＰ１は、ソース電極がスイッチ１７ａに接続され、ドレイン電極がＮチャンネルＭOSトランジスタＮ１のドレイン電極に接続されている。ＮチャンネルＭＯＳトランジスタＮ１は、ソース電極がスイッチ１７ｂに接続されている。
【００２６】
ＰチャンネルＭＯＳトランジスタＰ１のドレイン電極とＮチャンネルＭＯＳトランジスタＮ１の間から出力信号が出力される。なお、ＭＯＳトランジスタはＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）とも呼称される。
【００２７】
図４に示すように、スイッチ１７ａ及び１７ｂは、ＰチャンネルＭＯＳトランジスタＰ１１、ＮチャンネルＭＯＳトランジスタＮ１１、及びインバータＩＮＶ３から構成されている。ここで、ＰチャンネルＭＯＳトランジスタＰ１１及びＮチャンネルＭＯＳトランジスタＮ１１はトランスファーゲートを構成している。
【００２８】
電源検出回路１６の出力信号ＳＳＡは、ＮチャンネルＭＯＳトランジスタＮ１１のゲート電極に入力され、インバータＩＮＶ３を介してＰチャンネルＭＯＳトランジスタＰ１１のゲート電極に入力される。ＰチャンネルＭＯＳトランジスタＰ１１及びＮチャンネルＭＯＳトランジスタＮ１１のソース電極は、高電圧ＶＧＨ或いは低電圧ＶＨＬ側に接続され、ＰチャンネルＭＯＳトランジスタＰ１１及びＮチャンネルＭＯＳトランジスタＮ１１のドレイン電極は、出力回路１８側に接続されている。
【００２９】
ここで、電源検出回路１６の出力信号ＳＳＡが“Ｌｏｗ”レベルの時に、スイッチ１７ａ及び１７ｂはオフする。電源検出回路１６の出力信号ＳＳＡが“Ｈｉｇｈ”レベルの時に、スイッチ１７ａ及び１７ｂはオンして、出力回路１８  は高電圧ＶＧＨ及び低電圧ＶＨＬに接続される。
【００３０】
次に、出力制御回路に入力される信号レベルと出力制御回路から出力される信号レベルの関係について図５を参照して説明する。図５は出力制御回路に入力される信号レベルと出力制御回路から出力される信号レベルの関係を示す図である。
【００３１】
図５に示すように、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｌｏｗ”場合、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１には電源が供給されず、出力端子Ｔ１はハイインピーダンス状態である“ＨｉＺ”になる。
【００３２】
次に、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｈｉｇｈ”場合、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１には電源が供給されず、出力端子Ｔ１はハイインピーダンス状態である“ＨｉＺ”になる。
【００３３】
ここで、レベルシフト回路の出力信号ＬＳＳの信号レベルによらず、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”場合、出力端子T1はハイインピーダンス状態である“ＨｉＺ”になるので、スイッチ１７ａ、スイッチ１７ｂ、及び電源検出回路１６の出力信号ＳＳＡの“Ｌｏｗ”レベルの信号が、出力端子Ｔ１をハイインピーダンス状態である“ＨｉＺ”にする第１の制御手段として機能する。
【００３４】
続いて、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｈｉｇｈ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｌｏｗ”場合、ＰチャンネルＭＯＳトランジスタＰ１がオフし、ＮチャンネルＭＯＳトランジスタＮ１がオンし、出力信号は“Ｌｏｗ”レベルである“ＶＧＬ”になる。
【００３５】
そして、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｈｉｇｈ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｈｉｇｈ”場合、ＰチャンネルＭＯＳトランジスタＰ１がオンし、ＮチャンネルＭＯＳトランジスタＮ１がオフし、出力信号は“Ｈｉｇｈ”レベルである“ＶＧＨ”になる。
【００３６】
次に、液晶表示装置の動作について図６を参照して説明する、図６は液晶表示装置の動作を示すタイミングチャートである。
【００３７】
図６に示すように、電源投入時ＤＣ−ＤＣコンバータ２が、例えば、３Ｖの電圧を有するバッテリーなどの外部電源から、例えば、ロジック部などに電力を供給する５Ｖの電圧を有するロジック部高電圧ＶＤＤを発生する。次に、ゲートドライバ回路４、ソースドライバ回路５、及び液晶パネル３などに電力を供給する、比較的高電圧（例えば、絶対値で１０Ｖ〜数十Ｖ程度）の電圧を有する低電圧（負電圧）ＶＧＬ及び高電圧（正電圧）ＶＧＨを発生する。ここでは、低電圧ＶＧＬを発生したあとで高電圧ＶＧＨを発生しているが、高電圧ＶＧＨを発生したあとで低電圧ＶＧＬを発生してもよい。
【００３８】
次に、ＤＣ−ＤＣコンバータ２がロジック部高電圧ＶＤＤを発生したとき、出力バッファ回路１５を構成するＭ個の出力回路１８  は、電源検出回路１６の出力信号ＳＳＢを入力し、接地電位であるＧＮＤ（０Ｖ）をそれぞれ出力端子Ｔ１，Ｔ２，．．．，Ｔｍに出力する。このため、出力端子Ｔ１，Ｔ２，．．．，Ｔｍの出力信号は、すべて接地電位であるＧＮＤ（０Ｖ）となる。
【００３９】
ここで、電源投入時、出力端子Ｔ１，Ｔ２，．．．，Ｔｍをすべて接地電位に設定している理由は、他の電位に設定した場合、出力端子Ｔ１，Ｔ２，．．．，Ｔｍにそれぞれ接続されている走査線負荷１２がすべてプリチャージされ、ＤＣ−ＤＣコンバータ２に電流が流れるので、それを防止するためである。
【００４０】
続いて、ＤＣ−ＤＣコンバータ２が低電圧ＶＧLを発生したときに、スイッチ１７ａ及び１７ｂは“Ｌｏｗ”レベルの電源検出回路１６の出力信号ＳＳＡを入力し、オフする。そして、出力バッファ回路１５を構成する出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍは、全て動作を停止し、ハイインピーダンス状態である“ＨｉＺ”になる。このため、出力端子Ｔ１，Ｔ２，．．．，Ｔｍの信号レベルは、すべてハイインピーダンス状態である“ＨｉＺ”となる。なお、ＤＣ−ＤＣコンバータ２が低電圧ＶＧＬを発生した以降、電源検出回路１６の出力信号ＳＳＢは出力バッファ回路１５に入力されない。
【００４１】
そして、出力制御回路Ｂ１内のスイッチ１７ａ及び１７ｂに“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡが入力され、オンすると、出力制御回路Ｂ１内の出力回路１８は、高電圧ＶＧＨ及び低電圧ＶＧＬに接続され、“Ｌｏｗ”レベルのレベルシフト回路の出力信号ＬＳＳを入力して“Ｌｏｗ”レベルである“ＶＧＬ”の信号を出力する。このとき、出力端子Ｔ１に接続される走査線負荷１２がプリチャージされ、ＤＣ−ＤＣコンバータ２から供給される電流は出力端子１個分（１０ｍＡ）だけである。ここで、“ＶＧＬ”とは画素部８のＴＦＴ回路を「オン」させない非駆動レベルに対応する。
【００４２】
出力信号Ｔ１が“Ｌｏｗ”レベルである“ＶＧＬ”になり、所定期間”ｔ”経過後、出力制御回路Ｂ１内の出力回路１８は、“Ｈｉｇｈ”レベルのレベルシフト回路の出力信号ＬＳＳを入力して“Ｈｉｇｈ”レベルである“ＶＧＨ”の信号を出力する。なお、“ＶＧH”は画素部８のＴＦＴ回路を「オン」させる駆動電圧であって、液晶の表示レベルに対応する。この“ＶＧＨ”の信号が出力端子Ｔ１を介して出力端子Ｔ１に接続される走査線６に出力され、出力端子Ｔ１に接続される画素部８に画像が表示される。そして、表示期間が終了すると、出力信号は、画素部８のＴＦＴ回路を「オフ」させる “Ｌｏｗ”レベルの非駆動電圧“ＶＧＬ”になる。
【００４３】
ここで、出力端子Ｔ１がハイインピーダンス状態である“ＨｉＺ”から、“Ｌｏｗ”レベルである“ＶＧＬ”にして、走査線負荷１２をプリチャージする第２の制御手段は、スイッチ１７ａ及びスイッチ１７ｂと、スイッチ１７ａ及びスイッチ１７ｂをＯＮさせる“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡと、“Ｌｏｗ”レベルのレベルシフト回路の出力信号ＬＳＳとである。
【００４４】
次に、図６に示されているように、出力端子Ｔ２，Ｔ３，．．．，Ｔｍの各々について出力端子Ｔ１と同じ動作が、その動作をずらしながら実行される。すなわち、出力端子Ｔ２,Ｔ３,・・・,Ｔｍの各々が高いインピーダンス状態“ＨｉＺ”になり、出力端子Ｔ１について上述した動作と同様に、それ以降の出力端子について、低電圧ＶＧＬ、低電圧ＶＧＬのプリチャージ期間“ｔ”後に高電圧ＶＧＨ及び再び低電圧ＶＧＬが順次供給される動作が実行される。
【００４５】
上述したように、本実施例の駆動回路では、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬに接続され、液晶表示装置３０の立ち上げ時など、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬの電圧が変化した場合、出力バッファ回路１５などの動作を制御する信号を生成する電源検出回路１６と、出力回路１８、スイッチ１７ａ、及びスイッチ１７ｂからそれぞれ構成される出力制御回路Ｂi， (１≦ i ≦ m) が設けられている。電源検出回路１６の出力信号ＳＳBが入力されると、出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍは基準電位ＧＮＤになり、次いで“Ｌｏｗ”レベルの出力信号ＳＳＡが入力されると、ハイインピーダンス状態 “ＨｉＺ”になる。そして、“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡが順次入力されると、出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍは所定期間ずれた“Ｌｏｗ”レベルである“ＶＧＬ”の信号をそれぞれ出力する。
【００４６】
このため、出力端子ごとにＤＣ−ＤＣコンバータ２から電流が供給され、出力端子Ｔ１，Ｔ２，．．．，Ｔｍに接続された走査線負荷１２が低電圧ＶＧＬで順次プリチャージされるので、ＤＣ−ＤＣコンバータ２に過大な電流が発生するのを防止することができる。
【００４７】
従って、電源を構成する回路に負担がかかることがなく、配線の溶断や回路のシャットダウンを抑制することができる。また、配線の溶断や回路のシャットダウンを抑制するために、配線を太くし、或いは電流供給の能力の高い電源回路を設ける必要がないので、電源回路のコストを抑制することができる。
【００４８】
なお、本実施例では、出力端子ごとに、ハイインピーダンス状態である“ＨｉＺ”から順次走査線負荷をプリチャージして、出力端子の出力レベルを“ＶＧＬ”にしているが、複数個の出力端子ごと、或いはアトランダムにハイインピーダンス状態 “ＨｉＺ”から走査線負荷をプリチャージしてもよい。また、スイッチ１７ａを高電圧ＶＧＨと出力回路１８の間に、スイッチ１７ｂを低電圧ＶＧＬと出力回路１８の間に、それぞれ設けているが、出力回路１８と出力端子の間にスイッチを設けたり、レベルシフト回路１４と出力回路１８の間にスイッチを設けたり、或いはシフトレジスタ回路１３とレベルシフト回路１４の間にスイッチを設けてもよい。そして、スイッチ１７ａ及び１７ｂにトランスファーゲート構成のスイッチを用いているが、トランスファーゲート構成のスイッチの代わりにＰチャンネルＭＯＳトランジスタやＮチャンネルＭＯＳトランジスタからなるスイッチなどを用いてもよい。更に、ＭＯＳトランジスタの代わりに、ゲート電極膜に絶縁膜を用いたＭＩＳＦＥＴ（Metal  Insulator  Semiconductor  Field  Effect  Transistor）を用いてもよい。
【実施例２】
【００４９】
次に、本発明の実施例２に係る駆動回路について、図面を参照して説明する。図７は、ゲートドライバ回路の出力制御回路を示す回路図である。本実施例では、ゲートドライバ回路の出力制御回路の構成を実施例１とは別の構成にし、出力端子をハイインピーダンス状態にしてから、アトランダムに走査線負荷をプリチャージしている。
【００５０】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５１】
出力バッファ回路１５は出力制御回路Ｂ１、Ｂ２、・・・、Ｂｍから構成されるが、図7には、出力制御回路Ｂ１、Ｂ２、・・・、Ｂｍの代表として、出力制御回路Ｂ１のみ示されている。出力制御回路Ｂ１は、信号レベル制御部１９及び出力選択回路２０からそれぞれ構成されている。出力制御回路Ｂ１、Ｂ２、・・・、Ｂｍに出力端子Ｔ１、Ｔ２、・・・、Ｔｍがそれぞれ接続されている。
【００５２】
出力制御回路Ｂ１、Ｂ２、・・・、Ｂｍは、出力端子Ｔ１、Ｔ２、・・・、Ｔｍにそれぞれ接続されている。ここで、シフトレジスタ回路１３の出力信号をランダムに出力制御回路Ｂｉ，(１≦ i ≦ m)に供給するように構成することによって、それに接続される出力端子Ｔｉ，(１≦ i ≦ m)をランダムに指定することができる。この実施例では、記述の都合で、その指定を出力端子Ｔ１，Ｔｊ，Ｔｋ，．．．，Ｔｍとしました。また、同様にして、2以上の出力制御回路Ｂｉ，(１≦ i ≦ m)を所定の順序で指定することもできる。
【００５３】
信号レベル制御部１９は、インバータＩＮＶ４、２入力ＮＡＮＤ回路ＮＡＮＤ１、及び２入力ＮＯＲ回路ＮＯＲ１から構成されている。２入力ＮＡＮＤ回路ＮＡＮＤ１は、電源検出回路１６の出力信号ＳＳＡ及びレベルシフト回路の出力信号ＬＳＳを入力し、論理演算して２入力ＮＡＮＤ回路の出力信号Ａを出力する。２入力ＮＯＲ回路ＮＯＲ１は、レベルシフト回路の出力信号ＬＳＳ、及び電源検出回路１６の出力信号ＳＳＡをインバータＩＮＶ２により反転した信号を入力し、論理演算して２入力ＮＯＲ回路の出力信号Ｂを出力する。
【００５４】
出力選択回路２０は、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１から構成されている。ＰチャンネルＭＯＳトランジスタＰ１は、ソース電極が高電圧ＶＧＨに接続され、ゲート電極に２入力ＮＡＮＤ回路の出力信号Ａが入力され、ドレイン電極がＮチャンネルＭＯＳトランジスタＮ１のドレイン電極に接続されている。ＮチャンネルＭＯＳトランジスタＮ１は、ゲート電極に２入力ＮＯＲ回路の出力信号Ｂを入力し、ソース電極が低電圧ＶＧＬに接続されている。そして、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１は、２入力ＮＡＮＤ回路の出力信号Ａ及び２入力ＮＯＲ回路の出力信号Ｂを入力し、出力端子T 1 に出力信号を供給する。
【００５５】
ＰチャンネルＭＯＳトランジスタＰ１のドレイン電極及びＮチャンネルＭＯＳトランジスタＮ１のドレイン電極と出力端子T1の間には電源検出回路１６の出力信号ＳＳＢが入力される。電源検出回路１６の出力信号ＳＳＢは、液晶表示装置３０の立ち上げ時、出力信号レベルを接地電位であるＧＮＤ（０Ｖ）にする役割をする。
【００５６】
次に、出力制御回路に入力される信号レベルと、出力制御回路から出力される信号レベルの関係について図８を参照して説明する。図８は信号レベル制御部に入力される信号レベルと出力端子から出力される信号レベルの関係を示す図である。
【００５７】
図８に示すように、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｌｏｗ”場合、２入力ＮＡＮＤ回路の出力信号Ａが“Ｈｉｇｈ”レベル、２入力ＮＯＲ回路の出力信号Ｂが“Ｌｏｗ”レベルとなる。このため、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１がオフし、出力端子T1はハイインピーダンス状態である“ＨｉＺ”になる。
【００５８】
次に、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｈｉｇｈ”場合、２入力ＮＡＮＤ回路の出力信号Ａが“Ｈｉｇｈ”レベル、２入力ＮＯＲ回路の出力信号Ｂが“Ｌｏｗ”レベルとなる。このため、ＰチャンネルＭＯＳトランジスタＰ１及びＮチャンネルＭＯＳトランジスタＮ１がオフし、出力端子T1はハイインピーダンス状態である“ＨｉＺ”になる。
【００５９】
ここで、レベルシフト回路の出力信号ＬＳＳの信号レベルによらず、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｌｏｗ”場合、出力端子T１はハイインピーダンス状態である“ＨｉＺ”になるので、信号レベル制御部１９及び電源検出回路１６の出力信号ＳＳＡの“Ｌｏｗ”レベルの信号が、出力端子T1 をハイインピーダンス状態である“ＨｉＺ”にする第１の制御手段として機能する。
【００６０】
続いて、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｈｉｇｈ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｌｏｗ”場合、２入力ＮＡＮＤ回路の出力信号Ａ及び２入力ＮＯＲ回路の出力信号Ｂが“Ｈｉｇｈ”レベルとなる。このため、ＰチャンネルＭＯＳトランジスタＰ１がオフし、ＮチャンネルＭＯＳトランジスタＮ１がオンし、出力信号は“Ｌｏｗ”レベルである“ＶＧＬ”になる。
【００６１】
そして、電源検出回路１６の出力信号ＳＳＡの信号レベルが“Ｈｉｇｈ”で、レベルシフト回路の出力信号ＬＳＳの信号レベルが“Ｈｉｇｈ”場合、２入力ＮＡＮＤ回路の出力信号Ａ及び２入力ＮＯＲ回路の出力信号Ｂが“Ｌｏｗ”レベルとなる。このため、ＰチャンネルＭＯＳトランジスタＰ１がオンし、ＮチャンネルＭＯＳトランジスタＮ１がオフし、出力信号は“Ｈｉｇｈ”レベルである“ＶＧＨ”になる。
【００６２】
次に、液晶表示装置の動作について図９を参照して説明する。図９は液晶表示装置の動作を示すタイミングチャートである。なお、電源投入時の動作は実施例１と同じなので説明を省略する。
【００６３】
図９に示すように、ＤＣ−ＤＣコンバータ２が低電圧ＶＧＬを発生したとき、出力選択回路２０に接続される高電圧ＶＧＨ及び低電圧ＶＧＬが所定の電圧に達しておらず、しかも電源検出回路１６の出力信号ＳＳＡが “Ｌｏｗ”レベルなので、出力端子Ｔ１，Ｔ２，．．．，Ｔｍは、それぞれハイインピーダンス状態である“ＨｉＺ”になる。出力選択回路２０に接続される高電圧ＶＧＨ及び低電圧が所定の電圧に達したあと、電源検出回路１６の出力信号ＳＳＡが “Ｌｏｗ”レベルの間、出力端子Ｔ１，Ｔ２，．．．，Ｔｍは、それぞれハイインピーダンス状態である“ＨｉＺ”になる。
【００６４】
そして、電源検出回路１６が電源の立ち上がりを検出すると、出力信号SSBを出力バッファ回路15に供給するため、出力端子Ｔ１，Ｔ２，．．．，Ｔｍは、基準電位GNDになる。次いで出力制御回路Ｂ１の信号レベル制御部１９に“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡ及び“Ｌｏｗ”レベルのレベルシフト回路の出力信号ＬＳＳが入力されると、出力制御回路Ｂ１の出力選択回路１６は、“Ｌｏｗ”レベルである“ＶＧＬ”の信号を出力する。このとき、出力端子T１に接続される走査線負荷１２がプリチャージされ、ＤＣ−ＤＣコンバータ２から供給される電流は出力端子１個分（１０ｍＡ）だけである。出力信号が“Ｌｏｗ”レベルである“ＶＧＬ”になり、所定期間経過後、出力制御回路Ｂｊ，(１＜ ｊ ＜ m)の信号レベル制御部１９に“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡ及び“Ｈｉｇｈ”レベルのレベルシフト回路の出力信号ＬＳＳが入力されると、出力制御回路Ｂｊ， (１＜ ｊ ＜ m)の出力選択回路１６は、“Ｈｉｇｈ”レベルである“ＶＧＨ”の信号を出力する。この“ＶＧＨ”の信号が出力端子Ｔ ｊ，(１＜ j  ＜ m)に接続される走査線６に出力され、画素部８が駆動表示される。そして、表示期間が終了すると、出力信号は“Ｌｏｗ”レベルである“ＶＧＬ”になる。
【００６５】
ここで、出力端子Ｔ１，Ｔ2，．．．，Ｔｍをハイインピーダンス状態である“ＨｉＺ”から、“Ｌｏｗ”レベルである“ＶＧＬ”にして、走査線負荷１２をプリチャージする第２の制御手段は、信号レベル制御部１９と、“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡと、“Ｌｏｗ”レベルのレベルシフト回路の出力信号ＬＳＳとである。
【００６６】
図９に示されているように、その他の出力端子Ｔｋ, …, Ｔｍ (１＜  k ＜ m, ｋ≠j )がアトランダムに選択されることにより、同様な駆動が、それぞれ実行される。さらに、上述の指定とは異なり、出力バッファ回路Ｂｉ，(１≦ i ≦ m)が２以上所定の順序で選択されるようにシフトレジスタ回路１３の出力信号を組み合わせると、その選択に対応する2以上の出力端子が上述した動作が２以上所定の順序で実行される。
【００６７】
上述したように、本実施例の液晶表示装置３０は、電源投入時の電圧の立ち上げ時など、ロジック部高電圧ＶＤＤ、高電圧ＶＧＨ、及び低電圧ＶＧＬの電圧が変化した場合、出力バッファ回路１５などの動作を制御する信号を生成する電源検出回路１６と、信号レベル制御部１９及び出力選択回路１６からそれぞれ構成される出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍが設けられている。“Ｌｏｗ”レベルの電源検出回路１６の出力信号ＳＳＡが入力されると、出力端子Ｔ１，Ｔ２，．．．，Ｔｍはハイインピーダンス状態である“ＨｉＺ”になる。そして、“Ｈｉｇｈ”レベルの電源検出回路１６の出力信号ＳＳＡが入力され、“Ｌｏｗ”レベルのレベルシフト回路の出力信号ＬＳＳが入力されると、出力制御回路Ｂ１，Ｂ２，．．．，Ｂｍは“Ｌｏｗ”レベルである“ＶＧＬ”の信号をそれぞれ出力する。
【００６８】
このため、出力端子ごとにＤＣ−ＤＣコンバータ２から電流が供給され、出力端子Ｔ１，Ｔ２，．．．，Ｔｍにそれぞれ接続された走査線負荷１２が別々あるいはグループ毎にプリチャージされるので、ＤＣ−ＤＣコンバータ２に過大な電流が発生するのを防止することができる。
【００６９】
従って、電源を構成する回路に負担がかかることがなく、配線の溶断や回路のシャットダウンを抑制することができる。また、配線の溶断や回路のシャットダウンを抑制するために、配線を太くし、或いは電流供給の能力の高い電源回路を設けた必要がないので、電源回路のコストを抑制することができる。
【００７０】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７１】
例えば、実施例では、ＬＣＤと同様にライン毎に走査をして表示を行うＦＥＤ（Field  Emission  Display）、有機ＥＬなどのＥＬＤ（Electroluminescent  Display）、或いはＰＤＰ（Plasma  Display  Panel）等に用いられるゲートドライバ回路としての駆動回路に適用してもよい。また、高電圧側に設けられたＰチャンネルＭＯＳトランジスタと低電圧側に設けられたＮチャンネルＭＯＳトランジスタ構成の出力バッファを用いているが、高電圧側に設けられた第１のＰチャンネルＭＯＳトランジスタと低電圧側に設けられた第２のＰチャンネルＭＯＳトランジスタ構成の出力バッファや、高電圧側に設けられた第１のＮチャンネルＭＯＳトランジスタと低電圧側に設けられた第２のＮチャンネルＭＯＳトランジスタ構成の出力バッファを用いてもよい。この場合、ゲート電極に入力される信号レベルの適宜変更するのが好ましい。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例１に係る液晶表示装置の構成を示す概略ブロック図。
【図２】本発明の実施例１に係るゲートドライバ回路を示すブロック図。
【図３】本発明の実施例１に係る出力制御回路を示すブロック図。
【図４】本発明の実施例１に係るスイッチを示す回路図。
【図５】本発明の実施例１に係る出力制御回路に入力される信号レベルと出力端子から出力される信号レベルの関係を示す図。
【図６】本発明の実施例１に係る液晶表示装置の動作を示すタイミングチャート。
【図７】本発明の実施例２に係る出力制御回路を示す回路図。
【図８】本発明の実施例２に係る信号レベル制御部に入力される信号レベルと出力端子から出力される信号レベルの関係を示す図。
【図９】本発明の実施例２に係る液晶表示装置の動作を示すタイミングチャート。
【符号の説明】
【００７３】
１  ディスプレイコントローラ
２  ＤＣ−ＤＣコンバータ
３  表示パネル（ＬＣＤ）
４  ゲートドライバ回路
５  ソースドライバ回路
６  走査線
７  データ線
８  画素部
９  ＴＦＴ
１０  保持容量
１１  画素電極（液晶セル）
１２  走査線負荷
１３  シフトレジスタ回路
１４  レベルシフト回路
１５  出力バッファ回路
１６  電源検出回路
１７ａ、１７ｂ  スイッチ
１８  出力回路
１９  信号レベル制御部
２０  出力選択回路
３０  液晶表示装置
Ａ  ２入力ＮＡＮＤ回路の出力信号
Ｂ  ２入力ＮＯＲ回路の出力信号
Ｂ１, Ｂ２,．．．，Ｂｍ  出力制御回路
ＣＬＫ  クロック信号
Ｄｉｎ  入力信号
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４  インバータ
ＬＳＳ  レベルシフト回路の出力信号
Ｎ１、Ｎ１１  ＮチャンネルＭＯＳトランジスタ
ＮＡＮＤ１  ２入力ＮＡＮＤ回路
ＮＯＲ１  ２入力ＮＯＲ回路
Ｔ１, Ｔ２,．．．，Ｔｍ  出力端子
Ｐ１、Ｐ１１  ＰチャンネルＭＯＳトランジスタ
ＳＳＡ、ＳＳＢ  電源検出回路の出力信号
ＶＣＯＭ  コモン電圧
ＶＤＤ  ロジック部高電圧
ＶＧＨ  高電圧（画素部の駆動電圧）
ＶＧＬ  低電圧（画素部の非駆動電圧）
【図１】
2006201760.tif 000003
【図２】
2006201760.tif 000004
【図３】
2006201760.tif 000005
【図４】
2006201760.tif 000006
【図５】
2006201760.tif 000007
【図６】
2006201760.tif 000008
【図７】
2006201760.tif 000009
【図８】
2006201760.tif 000010
【図９】
2006201760.tif 000011