(57)【要約】【課題】  印刷法により形成される薄膜トランジスタにおいて、ソース・ドレイン電極及びゲート電極などの各種電極が微細かつ高い位置精度によって形成された薄膜トランジスタを提供する。【解決手段】  本発明の薄膜トランジスタは、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極とを有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されている。【選択図】    図１
2006196851.tif 000002
【特許請求の範囲】
【請求項１】
多孔質層が片面または両面に形成されたゲート絶縁膜と、
該ゲート絶縁膜の一方に形成されたゲート電極と、
前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極と
前記ソース・ドレイン電極間に形成された半導体層を有し、
少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記ゲート絶縁膜が、プラスチックフィルムであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項１〜２記載の薄膜トランジスタ。
【請求項４】
基材上にゲート電極を形成する工程と、
基材及びゲート電極上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に多孔質層を形成する工程と、
印刷法により、該多孔質層上にソース・ドレイン電極を形成する工程と
該ソース・ドレイン電極間に半導体層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項５】
ゲート絶縁膜の片面ないし両面に多孔質層を形成する工程と、
該多孔質層上に、ゲート電極およびソース・ドレイン電極のいずれかまたは両方を印刷法により形成する工程と、
該ソース・ドレイン電極間に半導体層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
前記印刷法が、スクリーン印刷法またはインクジェット法であることを特徴とする請求項４〜５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項４〜６記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体または酸化物半導体を用いた薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子ペーパやＲＦＩＤタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路はトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。
【０００３】
そのため、電子ペーパやＲＦＩＤタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成するトランジスタをフレキシブル基材上に印刷法を用いて形成するデバイスの開発が行われている。
この印刷法を用いた薄膜トランジスタの形成方法としては、オフセット印刷法によりレジストインキや遮光性インキを塗布し、半導体パターンや回路基板を形成する方法（例えば、特許文献１）、スクリーン印刷やロールコーターにより導電ペーストを印刷して各種電極を形成する方法（例えば、特許文献２）、インクジェットにより金属微粒子溶液を塗布して各種電極を形成する方法（例えば、特許文献３）等が知られている。
【特許文献１】特開平７-２４０５２３号公報
【特許文献２】特開２００４-８００２６号公報
【特許文献３】特開２００４-３１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
薄膜トランジスタの特性を決定する要因の一つとして、ソース・ドレイン電極間距離（チャネル長）があり、チャネル長は短いほどトランジスタの動作速度が大きくなり、また、素子サイズも小さくすることができる。特に、印刷法による薄膜トランジスタの形成においては、移動度の小さい半導体が用いられる場合が多いため、チャネル長が短いことは特に重要である。
【０００５】
ここで、従来の印刷法による薄膜トランジスタの形成においては、ソース・ドレイン電極を、金属粉等の導電材が溶剤に分散した電極形成材の印刷により形成するが、電極形成材の印刷後の流動などにより、ソース・ドレイン間がショートしないように、ある程度の幅を有して印刷処理を行うため、チャネル長の短い微細チャネルを形成することは困難であるという問題がある。
【０００６】
また、従来の印刷法による薄膜トランジスタの形成においては、チャネルが形成できた場合であっても、同一基材に形成した薄膜トランジスタの各素子間で、チャネル形状（特に、チャネル長）のバラツキが大きくなり、動作が不安定となる原因となる。
さらに、従来の印刷法による薄膜トランジスタの形成においては、短いチャネル長に対応して、ゲート電極も微細加工し、かつ高い精度で、ソース・ドレイン電極に対応した位置に形成されないと、ゲート電極とソース・ドレイン電極との重なり部分が大きくなりこの重なり部分の寄生容量により、薄膜トランジスタの動作周波数が低下するという欠点がある。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、印刷法により形成される薄膜トランジスタにおいて、ソース・ドレイン電極及びゲート電極などの各種電極が微細かつ高い位置精度によって形成された薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、薄膜トランジスタにおいて、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極と前記ソース・ドレイン電極間に形成された半導体層を有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されていることを特徴とする。
【０００９】
請求項２記載の発明は、請求項１記載の薄膜トランジスタにおいて、前記ゲート絶縁膜が、プラスチックフィルムであることを特徴とする。
【００１０】
請求項３記載の発明は、請求項１〜２に記載の薄膜トランジスタにおいて、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。
【００１１】
請求項４記載の発明は、薄膜トランジスタの製造方法において、基材上にゲート電極を形成する工程と、基材及びゲート電極上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に多孔質層を形成する工程と、印刷法により、該多孔質層上にソース・ドレイン電極を形成する工程と、該ソース・ドレイン電極間に半導体層を形成する工程とを有することを特徴とする。
【００１２】
請求項５記載の発明は、薄膜トランジスタの製造方法において、ゲート絶縁膜の片面ないし両面に多孔質層を形成する工程と、該多孔質層上に、ゲート電極およびソース・ドレイン電極のいずれかまたは両方を印刷法により形成する工程と、該ソース・ドレイン電極間に半導体層を形成する工程とを有することを特徴とする。
【００１３】
請求項６記載の発明は、請求項４〜５に記載の薄膜トランジスタの製造方法において、前記印刷法が、スクリーン印刷法またはインクジェット法であることを特徴とする。
【００１４】
請求項７記載の発明は、請求項４〜６に記載の薄膜トランジスタの製造方法において、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。
【発明の効果】
【００１５】
本発明では、ゲート絶縁膜上に設けた多孔質層上に各種電極（ソース・ドレイン電極とゲート電極のうち少なくとも一方）が印刷形成されているため、形成時に印刷されたインクの溶媒が多孔質の孔に入り、溶媒が不均一に広がることを抑制して、電極の形成する加工精度及び位置精度を向上させることができ、各種電極の形状がより高い精度により形成された薄膜トランジスタを構成することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明は、薄膜トランジスタにおいて、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極とを有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に印刷形成されている。
この多孔質膜の孔が電極形成材の溶媒を吸収するため、電極パターンの形状が、溶媒の延びにより変化する現象を抑制するため、電極のパターン形成の精度を向上させることができ、電極の精密加工が可能となる。
【００１７】
次に、以下に示す様に、本発明の一実施形態としてプレーナー型ＴＦＴについて詳細に説明するが、この構成に限定されるものではない。
図を参照して、本発明の実施形態による薄膜トランジスタの説明を行う。図１は本発明の実施形態による薄膜トランジスタの断面構造を示す概念図である。
この図において、薄膜トランジスタは、基材１上にゲート電極２のパターンが形成され、基材１およびゲート電極２上にゲート絶縁膜３が形成され、このゲート絶縁膜３上に無機酸化物微粒子を含む多孔質層４が形成され、この多孔質層４上にソース・ドレイン電極５が形成され、ソース・ドレイン電極５間（すなわちソース及びドレイン電極の間の多孔質膜４上）に半導体層６が形成されて構成されている。
【００１８】
上記基材１は、特に限定されるものではないが、各種ガラス基板、所定の機械的剛性を有する公知のプラスチックフィルムまたはシートより、耐熱性や可撓性などの観点から適宜選択して用いることができる。
そして、基材１は、例えば、ソーダライムガラス、石英、シリコンウエハーや、ポリエチレンテレフタレート(ＰＥＴ) 、ポリエチレンナフタレート(ＰＥＮ) 、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン(ＰＥＳ) 、ポリメチルメタクリレート(ＰＭＭＡ) 、ポリカーボネート、ポリアリルレートなどの材料を使用することができる。
【００１９】
ゲート電極２は、例えば、基材１表面に導電性インクを、電極パターンとしてスクリーン印刷した後、必要に応じ熱処理して形成する。
また、ゲート電極２は、銅箔を貼った銅貼り基板のパターニングによっても形成できるが、真空蒸着、スパッタ、ＣＶＤ（化学気相成長）などの気相法やその他の塗布法などに形成することもできる。
【００２０】
上記ゲート電極２は、電極を形成する導電材料として、Ｎｉ、Ａｌ、Ｃｕ、Ａｇ、Ａｕなどの金属材料、またはＮｉ、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、カーボン等の微粉体、あるいはＡｇ、Ｃｕ、Ａｕ等のナノ粒子、さらに有機Ａｇ化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
【００２１】
ゲート絶縁膜３は、公知の材料を用いて形成することができ、具体的に、例えば、ＳｉＯ２、ＢａｘＳｒ（１−ｘ）ＴｉＯ３、ＢａＴｉｘＺｒ（１−ｘ）Ｏ３等の無機系材料や、ポリエステル／メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系材料を用いることができる。
ここで、ゲート絶縁層３の形成には、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、真空蒸着、ＣＶＤ等の公知の方法が用いることができる。
【００２２】
多孔質層４は、印刷法により形成されるソース・ドレイン電極５の導電性インクの分散媒（または溶媒など）を吸収するために設けられる。
すなわち、ソース・ドレイン電極５のパターンの印刷直後に、多孔質層４の孔に上記分散媒が吸収されることにより、電極を形成する導電性インクの必要以上の流動が抑制され、より精度の高い形状で電極のパターンが形成される。
【００２３】
この多孔質層４は、全重量における１０重量％以上、５０重量％以下の範囲で、含有物として無機酸化物微粒子を含有する。
上記無機酸化物微粒子の最適な含有量は、粒子種により異なるが、少なすぎると導電性インクの分散媒を十分に吸収することができずに電極のパターン形状の精密性が低下する。
一方、上記無機酸化物微粒子の含有量が多すぎると、多孔質層４に割れが生じる等の問題が発生しやすくなる。
【００２４】
この、無機酸化物微粒子の種類は、特に限定されるものではなく、一般的な酸化ケイ素微粒子や酸化アルミ微粒子などを用いることができる。
また、無機酸化物微粒子の粒子径は、１μｍ以下が好ましく、１００ｎｍ以下で、５ｎｍ以上がより好ましい。
ここで、粒子径が大きいと多孔質層４の膜厚も大きくなり、膜厚が必要以上に厚くなった場合、形成された薄膜トランジスタの性能が低下してしまう（駆動電圧が高くなってしまう）。
【００２５】
上述した多孔質層４は、無機酸化物微粒子を含む溶液を塗布することにより形成される。
この溶液の塗布方法は、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法が可能である。
また、多孔質層４は、印刷適性及び塗膜強度の観点から、バインダを含むことが好まい。
このバインダとしては、例えば、ポリビニルアルコールやポリエチレングリコールなどの水溶性高分子や、熱硬化性樹脂及びモノマー、光硬化性樹脂及びモノマーなどが挙げられ、前記塗布液に混合され用いられる。
【００２６】
ゲート絶縁膜３と多孔質層４とは、膜厚の合計（合計膜厚）において０．５μｍ〜１０μｍの範囲とするのが望ましい。
この合計膜厚が薄すぎると、ゲート電極２と、半導体層６またはソース・ドレイン電極５との間の電流のリーク、すなわちゲートリークが大きくなり、逆に、合計膜厚が厚すぎると、薄膜トランジスタをオン／オフするための駆動電圧が大きくなる等、薄膜トランジスタの動作性能が低下する。
【００２７】
ソース・ドレイン電極５は、電極のパターン形成の際、金属粉等の導電材が溶剤（分散媒）に分散した電極形成材（例えば、導電ペースト）を多孔質層４上に、印刷法でパターニングすることにより形成される。
この印刷方法は、例えば、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法より適宜選択して用いられる。
これにより、プレーナー型薄膜トランジスタにおいては、ゲート電極２及びソース・ドレイン電極５における一方の電極としてソース・ドレイン電極５を、多孔質層４上に印刷形成することにより、精密な形状の（高い精度により）ソース・ドレイン電極５が形成される。
【００２８】
ここで、電極形成材の粘度が高い場合または低い場合それぞれに適した印刷方法として、高い場合にスクリーン印刷、低い場合にインクジェットが挙げられる。
ソース・ドレイン電極５の電極形成材は、特に限定されるものではなく、Ｎｉ、Ａｌ、Ｃｕ、Ａｇ、Ａｕ、カーボン等の微粉体、Ａｇ、Ｃｕ、Ａｕ等のナノ粒子、有機Ａｇ化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
【００２９】
半導体層６は、各種公知の材料で形成可能であり、例えば、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機系材料、また、カーボンナノチューブやフラーレンなどの炭素化合物材料、ＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯなどの酸化物半導体材料およびセレン化カドミウム粒などの無機系の材料が挙げられる。
また、半導体層６は、各種公知の方法で形成可能であり、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、スパッタやレーザアブレーション、有機金属化学気相成長等真空蒸着などから材料に応じ適宜選択して用いる。
【００３０】
次に、本発明は、スタガー型薄膜トランジスタにも同様に適用可能である。
本発明のスタガー型薄膜トランジスタは、例えば、図２に示す様に、基材１上にソース・ドレイン電極５が形成され、ソース・ドレイン電極５間（すなわち、ソース及びドレイン電極間の基材１上）に半導体層６が形成され、基材１及び半導体層６上にゲート絶縁膜３が形成され、このゲート絶縁膜上に多孔質層４が形成され、この多孔質層４上にゲート電極２が形成された構造となる。
これにより、スタガー型薄膜トランジスタにおいては、ゲート電極２及びソース・ドレイン電極５における一方の電極としてゲート電極２を、多孔質層４上に印刷形成することにより、精密な形状の（高い精度により）ゲート電極２が形成される。
【００３１】
＜一実施形態の薄膜トランジスタの製造＞
本発明はまた、ゲート絶縁膜３としてプラスチックフィルムを用いた薄膜トランジスタにも適用可能である。
このゲート絶縁膜３に用いるプラスチックフィルムとして、ＰＥＴやＰＥＮ、ＰＥＳ等のフィルムが用いられ、適当な剛性を有するものであれば、基材１を兼ねることもできる。
【００３２】
この場合、図３に示す様に、プラスチックフィルムであるゲート絶縁膜３の片面または両面に多孔質層（４１、４２）を、すでに述べた方法により形成し、該多孔質層４１上にゲート電極２を、多孔質層４２上にソース・ドレイン電極５をそれぞれ印刷形成することにより、各電極がより精密な形状によって形成される。
すなわち、ゲート絶縁膜３の両面に多孔質層を形成することにより、ゲート電極２及びソース・ドレイン電極５の両方を、各々ゲート絶縁膜３の異なる多孔質層上に形成することができ、両方の電極ともに、高い精度にてパターン形成が可能となる。
また、このゲート絶縁膜３に用いるプラスチックフィルムとして、あらかじめ多孔質層が形成されたプラスチックフィルムを用いてもよい。
【００３３】
図１に示したプレーナー型薄膜トランジスタを、以下に示す１）〜５）の手順で作製した。各電極の材料及び半導体層４の作製には、当然のことながら、すでに述べた材料を用いることができる。
１）ゲート電極２の形成
基材１であるガラス基板上にＡｇをマスク蒸着することにより、ゲート電極２のパターンを形成した。
【００３４】
２）ゲート絶縁層の形成
ポリビニルフェノール（平均分子量２００００、Ｐｏｌｙ（４ｖｉｎｙｌｐｈｅｎｏｌ））を架橋剤とともに、溶媒であるシクロヘキサノンに溶解し、ゲート絶縁層３の形成材料としてゲート絶縁層形成溶液の調製を行う。
前記ゲート電極２が形成された基材１上部に対し、ゲート絶縁層形成溶液をスピンコートする。
そして、２００℃で６０分間放置して熱硬化させ、膜厚１μｍのゲート絶縁層２を形成した。
【００３５】
３）多孔質層４の形成
シリカゾル水溶液（日産化学工業製品名  スノーテックスＡｋ）と、ポリビニルアルコール（クラレ製ＰＶＡ２１７）と蒸留水を、総固形分濃度が１０ｗｔ％、シリカゾルとポリビニルアルコールの混合比が重量比で４／１となるように混合し、多孔質層形成溶液を調整した。
そして、ゲート絶縁膜３上部に、上記多孔質形成溶液をスピンコートし、１２０℃で１０分間放置して、熱乾燥させて、膜厚１μｍの多孔質膜４を形成した。
【００３６】
４）ソース・ドレイン電極５の形成
有機Ａg化合物の導電材を含有するポリマー導電ペーストを、上記多孔質層４上に１０μｍの厚さでスクリーン印刷した後、１５０℃で３０分間放置して熱処理することにより、ソース・ドレイン電極５を形成した。
【００３７】
ここで、スクリーン版のパターン形状は、ソース・ドレイン電極５のチャネル長、すなわちソース電極及びドレイン電極の間隔が１０μｍに設計されている。
チャネル部分を顕微鏡によって観察したところ、ソース・ドレイン電極５はスクリーン版のパターン形状を正確に反映しており、チャネル長が１０μｍのチャネルが形成されていた。
【００３８】
５）半導体層の形成
ポリ（３-ヘキシルチオフェン試薬）（アルドリッチ製）溶液を、多孔質層４表面において前記ソース・ドレイン電極５間にインクジェットにより０．１μｍの厚さで塗布し、１００℃で３０分間放置し乾燥させ半導体層６を形成した。
最後に、ソース・ドレイン電極上にボンティングパッドを設け、ボンティングパッドを除く基板表面の前面を保護膜で覆って薄膜トランジスタを完成させた。
【００３９】
このＴＦＴのドレイン電圧Ｖ（横軸）とドレイン電流Ｉ（縦軸）の相関（Ｖ-Ｉ特性）のゲート電圧依存性を評価した結果を図４に示す。
図４において、曲線（ａ）〜（ｉ）は、ゲート電圧をそれぞれ０Ｖ、１０Ｖ、２０Ｖ、３０Ｖ、４０Ｖ、５０Ｖ、６０Ｖ、７０Ｖ、８０Ｖ、９０Ｖと１０Ｖ毎に変化させた場合に対応している。
上記図４に示されるように、ゲート電圧が０Ｖの時にはほとんどドレイン電流は流れず、ゲートに印加するゲート電圧が上昇するに従いドレイン電流Ｉが流れ、トランジスタ特性が確認された。
【００４０】
＜従来例の構成の薄膜トランジスタの作成＞
従来例の構成の薄膜トランジスタは、本実施形態と異なり、多孔質層４を形成せずに、ソース・ドレイン電極５をゲート絶縁膜３上に直接形成した。
また、多孔質層４が無いということ以外は、全て図１の構成と同様であり、各電極及び半導体層６のパターン形状、寸法及び製造方法も同一であるプレーナー型薄膜トランジスタを作成した。
【００４１】
従来例の構成の薄膜トランジスタにおいて、チャネル部分を顕微鏡により、拡大して観察したところ、ソース・ドレイン電極５はスクリーン版のパターン形状より大きく広がり、ソース電極とドレイン電極との間が接触（ショート）しており、チャネルが形成されておらず、トランジスタとして動作するものではなかった。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態による薄膜トランジスタ（プレーナー型）の断面構造を示す概念図である。
【図２】本発明の一実施形態による薄膜トランジスタ（スタガー型）の断面構造を示す概念図である。
【図３】本発明の一実施形態による薄膜トランジスタ（プレーナー型）の断面構造を示す概念図である。
【図４】本発明の一実施形態による薄膜トランジスタのドレイン電圧-ドレイン電流のゲート電圧依存性を示す図である。
【符号の説明】
【００４３】
１  基材
２  ゲート電極
３  ゲート絶縁膜
４、４１、４２  多孔質層
５  ソース・ドレイン電極
６  半導体層
【図１】
2006196851.tif 000003
【図２】
2006196851.tif 000004
【図３】
2006196851.tif 000005
【図４】
2006196851.tif 000006