(57)【要約】【課題】  ｎ＋配線基板を作製したり、走査信号線の形状をアライメント対象レイヤーによって変更することなく、フォトマスクのアライメント条件確認の精度を向上させる。【解決手段】 フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して露光してパターニングを行う際に、それぞれ複数枚のフォトマスクを必要とし、各露光ショット間にマスクの継ぎ部が生じる中型または大型機種に対して、映像信号線２、ソース電極２ａ、ドレイン電極３ｂを形成する際に、ゲート電極１ａの先端上方にＴＥＧパターン９を形成し、画素電極４を形成する際に、ゲート電極１ａの先端上方にＴＥＧパターン１０を形成する。これらのＴＥＧパターン９，１０を用いてフォトマスクのアライメント確認を行う。【選択図】 図１
2006202838.tif 000002
【特許請求の範囲】
【請求項１】
フォトリソグラフィー技術によりフォトマスクを介して薄膜を露光してパターニングすることにより半導体装置を製造する半導体装置の製造方法において、
上側薄膜形成時に下側薄膜の分岐先端部上方にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、該ＴＥＧパターンを用いて該フォトマスクのアライメント確認を行う工程を有する半導体装置の製造方法。
【請求項２】
フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して薄膜を露光してパターニングすることにより半導体装置を製造する半導体装置の製造方法において、
同一薄膜に複数枚のフォトマスクを必要とし、各露光ショット間に該フォトマスクの継ぎ部が生じる場合に、上側薄膜形成時に下側薄膜の各分岐先端部上方毎にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、該ＴＥＧパターンを用いてフォトマスクのアライメント確認を行う工程を有する半導体装置の製造方法。
【請求項３】
複数の走査信号線と複数の映像信号線とが互いに交差して配置され、両配線の交差部毎の近傍位置にそれぞれ、該走査信号線から分岐された走査電極と該映像信号線から分岐された一方の駆動電極とを有するスイッチング素子が設けられ、両配線で囲まれた領域に、該スイッチング素子の他方の駆動電極に接続された画素電極が設けられたアクティブマトリクス基板の製造方法において、
フォトリソグラフィー技術により第１フォトマスクを介して露光することにより、該映像信号線および該スイッチング素子の両駆動電極を形成する際に、該走査電極の先端部上方に第１ＴＥＧパターンを形成して、該第１ＴＥＧパターンを用いて該走査電極の先端部と該第１フォトマスクのアライメント確認を行う工程と、
フォトリソグラフィー技術により第２フォトマスクを介して露光することにより、該画素電極を形成する際に、該走査電極の先端部上方に第２ＴＥＧパターンを形成して、該第１ＴＥＧパターンおよび該第２ＴＥＧパターンのうちの少なくとも該第２ＴＥＧパターンを用いて該走査電極の先端部と該第２フォトマスクのアライメント確認を行う工程とを有するアクティブマトリクス基板の製造方法。
【請求項４】
複数の走査信号線と複数の映像信号線とが互いに交差して配置され、両配線の交差部毎の近傍位置にそれぞれ、該走査信号線から分岐された走査電極と該映像信号線から分岐された一方の駆動電極とを有するスイッチング素子が設けられ、両配線で囲まれた領域に、該スイッチング素子の他方の駆動電極に接続された画素電極が設けられたアクティブマトリクス基板の製造方法において、
同一薄膜に複数枚のフォトマスクを必要とし、各露光ショット間に該フォトマスクの継ぎ部が生じる場合に、
フォトリソグラフィー技術によりステッパー装置を用いて第１フォトマスクを介して露光することにより、該映像信号線および該スイッチング素子の両駆動電極を形成する際に、該走査電極の各先端部上方毎に第１ＴＥＧパターンを形成し、該第１ＴＥＧパターンを用いて該走査電極の先端部と該第１フォトマスクのアライメント確認を行う工程と、
フォトリソグラフィー技術によりステッパー装置を用いて第１フォトマスクを介して露光することにより、該画素電極を形成する際に、該走査電極の各先端部上方毎に第２ＴＥＧパターンを形成して、該該第１ＴＥＧパターンおよび該第２ＴＥＧパターンのうちの少なくとも該第２ＴＥＧパターンを用いて該走査電極の先端部と該第２フォトマスクのアライメント確認を行う工程とを有するアクティブマトリクス基板の製造方法。
【請求項５】
前記第１ＴＥＧパターンは島状パターンとして形成し、前記第２ＴＥＧパターンは開口パターンとして形成する請求項３または４に記載のアクティブマトリクス基板の製造方法。
【請求項６】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ、正方形状、矩形状、Ｘ形状、十字形状およびＬ字形状の各パターンのうちの少なくともいずれかのパターンに形成する請求項３〜５のいずれかに記載のアクティブマトリクス基板の製造方法。
【請求項７】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ異なる位置にそれぞれ形成する請求項６に記載のアクティブマトリクス基板の製造方法。
【請求項８】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンは、互いに組み合わせるように形成する請求項６に記載のアクティブマトリクス基板の製造方法。
【請求項９】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンは、一部または全部が重なるように形成する請求項８に記載のアクティブマトリクス基板の製造方法。
【請求項１０】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ一または複数の矩形状である請求項７に記載のアクティブマトリクス基板の製造方法。
【請求項１１】
前記第１ＴＥＧパターンは十字形状であり、前記第２ＴＥＧパターンは、該十字形状に対して、その中心が一致するＸ形状、正方形または矩形状である請求項８または９に記載のアクティブマトリクス基板の製造方法。
【請求項１２】
前記第１ＴＥＧパターンは正方形状または矩形状であり、前記第２ＴＥＧパターンは、該正方形状または矩形状に対して、その中心が一致しかつこれよりも大きい正方形状または矩形状である請求項８または９に記載のアクティブマトリクス基板の製造方法。
【請求項１３】
前記第１ＴＥＧパターンはＬ字形状であり、前記第２ＴＥＧパターンは、該Ｌ字形状に対して同じ大きさで、両端部を該Ｌ字形状の両端部に合わせた場合に内周部に正方形または矩形が形成されるように配置したＬ字形状である請求項８に記載のアクティブマトリクス基板の製造方法。
【請求項１４】
前記第１ＴＥＧパターンは、並んだ二つの正方形状または矩形状であり、前記第２ＴＥＧパターンは、該二つの正方形状または矩形状の間に位置するように配置された一つの正方形状または矩形状である請求項８に記載のアクティブマトリクス基板の製造方法。
【請求項１５】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ走査電極の先端部領域内に収まるように形成される請求項３〜１４のいずれかに記載のアクティブマトリクス基板の製造方法。
【請求項１６】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンを用いて、新機種に対するアライメント条件設定を行う請求項３〜１５のいずれかに記載のアクティブマトリクス基板の製造方法。
【請求項１７】
前記第１ＴＥＧパターンおよび前記第２ＴＥＧパターンを用いて、量産時のアライメントモニターリングを行う請求項３〜１５のいずれかに記載のアクティブマトリクス基板の製造方法。
【請求項１８】
請求項３〜１７のいずれかに記載のアクティブマトリクス基板の製造方法によって製造されたアクティブマトリクス基板と対向基板との一対の基板を対向配置し、両基板間に表示媒体を配置させる工程を有する表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッパー装置（レンズ縮小投影露光装置）を用いてレンズで投影縮小してフォトマスクを介して露光することにより薄膜のパターニングを行う半導体装置の製造方法およびアクティブマトリクス基板の製造方法、これを用いた表示装置の製造方法に関し、特に、同一レイヤーに複数枚のフォトマスクを必要とし、各露光ショット間にマスクの継ぎ部が生じる中型または大型機種に適した半導体装置の製造方法およびアクティブマトリクス基板の製造方法、これを用いた表示装置の製造方法に関する。
【背景技術】
【０００２】
従来、コンピュータなどの各種電子情報機器のモニタ装置およびテレビジョン受像機などの表示装置として、液晶表示装置などが用いられており、その中でも、画素単位でスイッチング素子を設けたアクティブマトリクス方式の液晶表示装置は、高コントラストの表示が得られるため、広く用いられている。このスイッチング素子として、薄膜トランジスタ（ＴＦＴ）を用いたものが主流となっている。
【０００３】
図８は、従来のアクティブマトリクス方式の液晶表示装置におけるＴＦＴ基板の要部構成例を示す上面図である。
【０００４】
図８において、液晶表示装置を構成するＴＦＴ基板には、互いに平行な複数の走査信号線１１と、互いに平行な複数の映像信号線１２とが交差して配置されており、両配線の交差部近傍位置毎に、走査信号線１１から分岐した走査電極（ゲート電極）１１ａと、映像信号線１２から分岐した一方の駆動電極（ソース電極）１２ａとを有するスイッチング素子（ＴＦＴ）が設けられている。このゲート電極１１ａ上には、図示しないゲート絶縁膜を介してＴＦＴのチャネル領域となる半導体層１３が設けられており、その上でソース電極１２ａと分断された状態でＴＦＴの他方の駆動電極（ドレイン電極）１２ｂが設けられている。映像信号線１２の下にはｎ＋配線層１４が設けられている（ｎ＋層１４は半導体層１３と同じ層）。両配線１１，１２で囲まれた矩形状の領域には、図示しない層間絶縁膜を介して両配線１１，１２と一部重畳するように画素電極１５が設けられており、この層間絶縁膜にはＴＦＴのドレイン電極１２ｂと画素電極１５とを接続するために図示しないコンタクトホールが設けられている。なお、図８では表示画素部の一部としてＴＦＴ部分を示しているが、ＴＦＴ基板上にはこのような表示画素部がマトリクス状に複数設けられている。
【０００５】
このＴＦＴ基板は、対向電極が設けられた対向基板と所定の間隔を空けて対向配置されており、両基板間に表示媒体である液晶が封入されている。
【０００６】
図８に示すような表示装置用のＴＦＴ基板の製造において、基板積層構造の各レイヤーは、フォトリソグラフィー技術によりステッパー装置を用いてレンズで投影縮小してフォトマスクを介して露光することにより各薄膜のパターニングが行われる。この場合、例えば５．５”クラス以上の中型または大型機種では、同一レイヤーのパターニングを行うために複数枚のフォトマスク（レチクル）を必要とし、各露光ショット間にマスクの継ぎ部が生じる。よって、新機種を設計・開発する際にはフォトマスクのアライメント条件を設定する必要があり、また、製品の量産時にはフォトマスクのアライメント状態をモニターリングして確認する必要がある。
【０００７】
図８に示す表示装置用のＴＦＴ基板において、映像信号線１２、これから突出したソース電極１２ａおよび、ソース電極１２ａと分離したドレイン電極１２ｂをパターニングする工程、その後の画素電極１５をパターニングする工程では、フォトマスクのアライメント条件の確認時に、ｎ＋配線層１４のパターンと干渉する。このため、従来技術では、ｎ＋配線層１４が設けられていない基板を作製することにより、アライメント条件の確認を行っていた。
【０００８】
また、特許文献１に開示されている表示装置では、走査信号線と映像信号線との位置合わせずれを測定するために、走査信号線に傾斜部と開口部を有する幅広部を設けている。この傾斜部は、映像信号線および走査信号線に対してそれぞれ対称に４箇所設けられており、開口部は映像信号線の分岐部に設けられている。映像信号線および走査信号線に対する傾斜部の対称性と、映像信号線の分岐部と開口部との重畳状態とによって、映像信号線と走査信号線との位置合わせずれが測定されるようになっている。
【特許文献１】特開２００３−３０２６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記図８に示す従来の表示装置用におけるＴＦＴ基板の製造では、ｎ＋配線層１４が設けられていないＴＦＴ基板に対してフォトマスクのアライメント条件の確認を行っているため、ｎ＋配線層１４が設けられた状態に対して、充分に確認精度を向上させることができない。また、ｎ＋配線層１４が設けられていないＴＦＴ基板を別途作製する必要があり、表示装置の開発に時間がかかるという問題がある。
【００１０】
また、特許文献１に開示されている従来技術では、アライメント対象レイヤーによって走査信号線の形状を対応させる必要があり、走査信号線に幅広部を設けるため、開口率に影響を及ぼす。さらに、この従来技術では、走査信号線のレイヤーと、映像信号線のレイヤーとの位置合わせを行うことができるのみである。
【００１１】
本発明は、上記従来の問題を解決するもので、従来のようにｎ＋配線基板を作製したり、走査信号線の形状をアライメント対象レイヤーによって変更させる必要がなく、フォトマスクのアライメント条件確認の精度を向上させることできる半導体装置の製造方法およびアクティブマトリクス基板の製造方法、これを用いた表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の製造方法は、フォトリソグラフィー技術によりフォトマスクを介して薄膜を露光してパターニングすることにより半導体装置を製造する半導体装置の製造方法において、
上側薄膜形成時に下側薄膜の分岐先端部上方にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、該ＴＥＧパターンを用いて該フォトマスクのアライメント確認を行う工程を有し、そのことにより上記目的が達成される。
【００１３】
本発明の半導体装置の製造方法は、フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して薄膜を露光してパターニングすることにより半導体装置を製造する半導体装置の製造方法において、
同一薄膜に複数枚のフォトマスクを必要とし、各露光ショット間に該フォトマスクの継ぎ部が生じる場合に、上側薄膜形成時に下側薄膜の各分岐先端部上方毎にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、該ＴＥＧパターンを用いてフォトマスクのアライメント確認を行う工程を有し、そのことにより上記目的が達成される。
【００１４】
本発明のアクティブマトリクス基板の製造方法は、複数の走査信号線と複数の映像信号線とが互いに交差して配置され、両配線の交差部毎の近傍位置にそれぞれ、該走査信号線から分岐された走査電極と該映像信号線から分岐された一方の駆動電極とを有するスイッチング素子が設けられ、両配線で囲まれた領域に、該スイッチング素子の他方の駆動電極に接続された画素電極が設けられたアクティブマトリクス基板の製造方法において、
フォトリソグラフィー技術により第１フォトマスクを介して露光することにより、該映像信号線および該スイッチング素子の両駆動電極を形成する際に、該走査電極の先端部上方に第１ＴＥＧパターンを形成して、該第１ＴＥＧパターンを用いて該走査電極の先端部と該第１フォトマスクのアライメント確認を行う工程と、
フォトリソグラフィー技術により第２フォトマスクを介して露光することにより、該画素電極を形成する際に、該走査電極の先端部上方に第２ＴＥＧパターンを形成して、該第１ＴＥＧパターンおよび該第２ＴＥＧパターンのうちの少なくとも該第２ＴＥＧパターンを用いて該走査電極の先端部と該第２フォトマスクのアライメント確認を行う工程とを有し、そのことにより上記目的が達成される。
【００１５】
本発明のアクティブマトリクス基板の製造方法は、複数の走査信号線と複数の映像信号線とが互いに交差して配置され、両配線の交差部毎の近傍位置にそれぞれ、該走査信号線から分岐された走査電極と該映像信号線から分岐された一方の駆動電極とを有するスイッチング素子が設けられ、両配線で囲まれた領域に、該スイッチング素子の他方の駆動電極に接続された画素電極が設けられたアクティブマトリクス基板の製造方法において、
同一薄膜に複数枚のフォトマスクを必要とし、各露光ショット間に該フォトマスクの継ぎ部が生じる場合に、
フォトリソグラフィー技術によりステッパー装置を用いて第１フォトマスクを介して露光することにより、該映像信号線および該スイッチング素子の両駆動電極を形成する際に、該走査電極の各先端部上方毎に第１ＴＥＧパターンを形成し、該第１ＴＥＧパターンを用いて該走査電極の先端部と該第１フォトマスクのアライメント確認を行う工程と、
フォトリソグラフィー技術によりステッパー装置を用いて第１フォトマスクを介して露光することにより、該画素電極を形成する際に、該走査電極の各先端部上方毎に第２ＴＥＧパターンを形成して、該該第１ＴＥＧパターンおよび該第２ＴＥＧパターンのうちの少なくとも該第２ＴＥＧパターンを用いて該走査電極の先端部と該第２フォトマスクのアライメント確認を行う工程とを有し、そのことにより上記目的が達成される。
【００１６】
また、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンは島状パターンとして形成し、前記第２ＴＥＧパターンは開口パターンとして形成する。
【００１７】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ、正方形状、矩形状、Ｘ形状、十字形状およびＬ字形状の各パターンのうちの少なくともいずれかのパターンに形成する。
【００１８】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ異なる位置にそれぞれ形成する。
【００１９】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンは、互いに組み合わせるように形成する。
【００２０】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンは、一部または全部が重なるように形成する。
【００２１】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ一または複数の矩形状である。
【００２２】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンは十字形状であり、前記第２ＴＥＧパターンは、該十字形状に対して、その中心が一致するＸ形状、正方形または矩形状である。
【００２３】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンは正方形状または矩形状であり、前記第２ＴＥＧパターンは、該正方形状または矩形状に対して、その中心が一致しかつこれよりも大きい正方形状または矩形状である。
【００２４】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンはＬ字形状であり、前記第２ＴＥＧパターンは、該Ｌ字形状に対して同じ大きさで、両端部を該Ｌ字形状の両端部に合わせた場合に内周部に正方形または矩形が形成されるように配置したＬ字形状である。
【００２５】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンは、並んだ二つの正方形状または矩形状であり、前記第２ＴＥＧパターンは、該二つの正方形状または矩形状の間に位置するように配置された一つの正方形状または矩形状である。
【００２６】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンはそれぞれ走査電極の先端部領域内に収まるように形成される。
【００２７】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンを用いて、新機種に対するアライメント条件設定を行う。
【００２８】
さらに、好ましくは、本発明のアクティブマトリクス基板の製造方法における第１ＴＥＧパターンおよび前記第２ＴＥＧパターンを用いて、量産時のアライメントモニターリングを行う。
【００２９】
本発明の表示装置の製造方法は、 請求項３〜１７のいずれかに記載のアクティブマトリクス基板の製造方法によって製造されたアクティブマトリクス基板と対向基板との一対の基板を対向配置し、両基板間に表示媒体を配置させる工程を有しており、そのことにより上記目的が達成される。
【００３０】
上記構成により、以下に、本発明の作用について説明する。
【００３１】
本発明においては、フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して露光して薄膜のパターニングを行う半導体装置の製造方法において、同一レイヤー（同一薄膜）に複数枚のフォトマスクを必要とし、各露光ショット間にフォトマスクの継ぎ部が生じる中型または大型機種に対して、２層目以降のレイヤー形成時に下側レイヤーの分岐部先端上方にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置することにより、これを上側レイヤー用フォトマスクのアライメントＴＥＧパターンとしてフォトマスクのアライメント確認を行うことが可能となる。
【００３２】
例えば、アクティブマトリクス方式の液晶表示装置の一方基板であるアクティブマトリクス基板では、映像信号線およびスイッチング素子の両駆動電極（ソース電極およびドレイン電極）を形成する際に、走査信号線の分岐部である走査電極（ゲート電極）の先端上方にＴＥＧパターンを形成することによって、映像信号線および両駆動電極パターン用フォトマスクのアライメント確認を容易かつ確実に行うことが可能となる。また、画素電極を形成する際には、走査信号線の分岐部である走査電極の分岐部先端上方にＴＥＧパターンを形成することによって、画素電極パターン用フォトマスクのアライメント確認をも容易かつ確実に行うことが可能となる。
【００３３】
現行の走査信号線パターン上にアライメント対象レイヤーのＴＥＧパターンを配置させるため、アライメント精度を向上させることが可能となる。また、従来のようにｎ＋配線層が設けられていない基板を別途作製する必要がないため、新機種の開発期間短縮化を図ることが可能となる。さらに、特許文献１のように走査信号線パターンをアライメント対象レイヤーに応じて変更させる必要がなく、開口率低下を防ぐことが可能となる。
【発明の効果】
【００３４】
以上説明したように、本発明によれば、フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して露光して薄膜のパターニングを行う半導体装置の製造方法および、これを用いたアクティブマトリクス基板の製造方法において、同一レイヤー（同一薄膜）に複数枚のフォトマスクを必要とし、各露光ショット間にフォトマスクの継ぎ部が生じる中型または大型機種に対して、２層目以降のレイヤー形成時に下側レイヤーの分岐部先端上方にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、これをアライメント用ＴＥＧパターンとしてフォトマスクのアライメント確認を行うことにより、アライメント精度を向上させると共に、新機種の開発期間短縮化をも図ることができる。
【発明を実施するための最良の形態】
【００３５】
以下に、本発明の半導体装置の製造方法およびアクティブマトリクス基板の製造方法の実施形態を、表示装置の製造方法としてアクティブマトリクス方式の液晶表示装置の製造方法に適用した場合について、図面を参照しながら説明する。なお、本発明は、以下のアクティブマトリクス方式の液晶表示装置の製造方法に限るものではなく、フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して露光して所定形状に薄膜のパターニングを行う半導体装置の製造方法であればいずれも適用可能であり、特に、本発明は、同一レイヤーに複数枚のフォトマスクを必要とし、各露光ショット間にマスクの継ぎ部が生じるような中型または大型機種に対して有効である。
【００３６】
図１は、本発明の一実施形態であるアクティブマトリクス方式の液晶表示装置の要部構成例を示すＴＦＴ基板の上面図、図２は、図１のＡ−Ａ’線部分の断面図、図３は、図１のＢ−Ｂ’線部分の断面図である。
【００３７】
図１〜図３に示すように、液晶表示装置を構成する一方の制御基板であるＴＦＴ基板（アクティブマトリクス基板）には、複数の走査信号線１と、複数の映像信号線２とが互いに交差して配置され、両配線１，２の交差部毎の近傍位置にそれぞれ、走査信号線１から分岐した走査電極（ゲート電極）１ａと映像信号線２から分岐した一方の駆動電極（ソース電極）２ａとを有するスイッチング素子としてのＴＦＴ３および、このＴＦＴ３の他方の駆動電極（ドレイン電極）３ａに接続された画素電極４が設けられている。
【００３８】
ゲート電極１ａ上には、ゲート絶縁膜５を介してＴＦＴ３のチャネル領域となる半導体層６およびｎ＋配線層７が設けられており、その半導体層６上ではソース電極２ａおよびドレイン電極３ａが互いに分断された状態で設けられている。ｎ＋配線層７上にはこれを覆うように映像信号線２が設けられている（ｎ＋配線層７は半導体層６と同じ層）。
【００３９】
両配線１，２で囲まれた矩形状の画素領域には、ゲート電極１ａ、ソース電極２ａおよびドレイン電極３ａを持つＴＦＴ３上で層間絶縁膜８を介して両配線１，２と外周部が一部重畳するように画素電極４が設けられており、層間絶縁膜８にはＴＦＴ３のドレイン電極３ａと画素電極４とを接続するために、ここでは図示していないコンタクトホールが設けられている。
【００４０】
図１では、ＴＦＴ３とこれに接続された画素電極４を有する表示画素部の一部（ＴＦＴ部分）を示しているが、ＴＦＴ基板上にはこのような表示画素部がマトリクス状に複数設けられて表示画面を構成している。
【００４１】
このＴＦＴ基板は、対向電極が設けられた他方の対向基板と所定の間隔を空けて対向配置され、両基板間に表示媒体の液晶が封入されて液晶表示パネルが構成されている。
【００４２】
上記構成のＴＦＴ基板の製造において、各レイヤーは、フォトリソグラフィー技術によりステッパー装置を用いてフォトマスクを介して露光することにより所定形状にパターニングが行われる。
【００４３】
この場合に、例えば５．５”クラス以上の中型または大型機種では、同一レイヤーのパターニングを行うために複数枚のフォトマスク（レチクル）を必要とし、各露光ショット間にマスクの継ぎ部が生じる。よって、新機種を設計・開発する際にはフォトマスクのアライメント条件を設定する必要があり、また、製品の量産時にはフォトマスクのアライメント状態をモニターリングして確認する必要がある。
【００４４】
本実施形態では、ゲート絶縁膜５、半導体層６およびｎ＋配線層７上に、同一レイヤーの映像信号線２、これから分岐したソース電極２ａおよびドレイン電極３ａを形成する工程において、図３に示すように、ゲート電極１ａの先端部上にゲート絶縁膜５を介して、映像信号線２、ソース電極２ａおよびドレイン電極３ａと同じ金属層（ＳＤメタル）によって島状の金属層９ａ，９ｂのＴＥＧパターン９が設けられている。
【００４５】
また、層間絶縁膜８上に画素電極４を形成する工程において、図２に示すように、ゲート電極１ａの先端部上方で、画素電極４のＩＴＯ層を所定形状（ここでは矩形状）に開口させた開口部４ａからなるＴＥＧパターン１０が設けられている。
【００４６】
これらのＴＥＧパターン９および１０を用いて、新機種に対するアライメント条件設定または量産時のアライメントモニターリングを容易かつ確実に行うことができる。
【００４７】
例えばＴＥＧパターン９を用いて、映像信号線および駆動電極パターン用フォトマスクのアライメント確認を行うことができる。また、ＴＥＧパターン１０を用いて、画素電極パターン用フォトマスクのアライメント確認を行うことができる。
【００４８】
以上のように、本実施形態によれば、現行の走査信号線パターン上にアライメント対象レイヤーのＴＥＧパターン９を配置させるため、アライメント精度を向上させると共にアライメント時間を短縮することができる。また、従来のようにｎ＋配線層７が設けられていない基板を別途作製する必要がないため、新機種の開発期間の短縮化を図ることができる。さらに、特許文献１のように走査信号線パターンをアライメント対象レイヤーに応じて変更させる必要がなく、走査信号線の幅を広くする必要がないため、開口率低下を防ぐことができる。
【００４９】
なお、ＴＥＧパターンの形状は、図１に示したＴＥＧパターン９，１０のような四角形状（正方形状や矩形状）に限らず、ＴＥＧパターンとその下層パターンとの位置関係を確認するための角部などを有する形状であればよく、一または複数の三角形状などの多角形状、Ｘ形状、十字状およびＬ字状のいずれかを用いることができ、また、これらを適宜組合わせて用いることもできる。
【００５０】
また、図１ではゲート電極１ａの先端部上方にＴＥＧパターン９，１０の各形状を別々に設けたが、これらを重ねて互いの位置関係を明確にするように形成することも可能である。例えば図４に示すように、ゲート電極１ａの先端部に対する十字状の映像信号線および駆動電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン９１上に、矩形状の画素電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン１０１を互いの中心部が一致するように重ねて形成してもよい。
【００５１】
また、例えば図５に示すように、ゲート電極１ａの先端部に対する正方形状または矩形状の映像信号線および駆動電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン９２上に、これよりも一回り大きい矩形状の画素電極パターン用フォトマスクのアライメント確認用のＴＥＧパターン１０２を重ねて形成してもよい。
【００５２】
さらに、図６に示すように、ゲート電極１ａの先端部に対するＬ字状の映像信号線および駆動電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン９３と、同じ大きさで両端部を合わせた場合に内周部に四角形が形成されるように配置したＬ字状の画素電極パターン用フォトマスクのアライメント確認用のＴＥＧパターン１０３とを組合わせて形成してもよい。
【００５３】
さらに、図７に示すように、ゲート電極１ａの先端部に対する左右に並んだ二つの矩形状をした映像信号線および駆動電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン９４の間に入るように、一つの矩形状をした画素電極パターン用フォトマスクのアライメント確認用ＴＥＧパターン１０４を形成してもよい。
【００５４】
さらに、ゲート電極１ａの先端部からのＴＥＧパターンの配置位置（端部または角からの距離など）やＴＥＧパターンの大きさなどについて、ゲート電極１ａに対するＴＥＧパターン位置を確認しやすい範囲やゲート電極１ａのサイズ内に収まる範囲など、これらはパネルサイズやゲートサイズなどによって適宜設定される。
【００５５】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００５６】
本発明は、例えばステッパー装置（レンズ縮小投影露光装置）を用いてレンズで投影縮小してフォトマスクを介して露光するなどして薄膜のパターニングを行う半導体装置の製造方法およびアクティブマトリクス基板の製造方法、これを用いた表示装置の製造方法に関し、特に、同一レイヤーに複数枚のフォトマスクを必要とし、各露光ショット間にマスクの継ぎ部が生じる中型または大型機種に適した半導体装置の製造方法およびアクティブマトリクス基板の製造方法、これを用いた表示装置の製造方法の分野において、２層目以降のレイヤー形成時に下側レイヤーの分岐部先端上方にＴＥＧ（ＴｅｓｔＥｌｅｍｅｎｔ Ｇｒｏｕｐ）パターンを配置し、これをアライメント用ＴＥＧパターンとしてフォトマスクのアライメント確認を行うことにより、アライメント精度を向上させると共に、新機種の開発期間短縮化を図ることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態であるアクティブマトリクス方式の液晶表示装置におけるＴＦＴ基板の要部構成例を示す上面図である。
【図２】図１のＡ−Ａ’線部分の断面図である。
【図３】図３は、図１のＢ−Ｂ’線部分の断面図である。
【図４】本発明のＴＥＧパターンの他の配置例１を示す上面図である。
【図５】本発明のＴＥＧパターンの他の配置例２を示す上面図である。
【図６】本発明のＴＥＧパターンの他の配置例３を示す上面図である。
【図７】本発明のＴＥＧパターンの他の配置例４を示す上面図である。
【図８】従来のアクティブマトリクス方式の液晶表示装置におけるＴＦＴ基板の要部構成例を示す上面図である。
【符号の説明】
【００５８】
１  走査信号線
１ａ ゲート電極
２  映像信号線
２ａ ソース電極
３  ＴＦＴ
３ａ ドレイン電極
４  画素電極
４ａ  開口部
５  ゲート絶縁膜
６  半導体層
７  ｎ＋配線層
８  層間絶縁膜
９，１０、９１〜９４，１０１〜１０４  ＴＥＧパターン
９ａ，９ｂ  金属層
【図１】
2006202838.tif 000003
【図２】
2006202838.tif 000004
【図３】
2006202838.tif 000005
【図４】
2006202838.tif 000006
【図５】
2006202838.tif 000007
【図６】
2006202838.tif 000008
【図７】
2006202838.tif 000009
【図８】
2006202838.tif 000010