(57)【要約】【課題】低コストで製造可能なヒータ構造を備えた磁気メモリ素子を提供すること。【解決手段】複数のハードマスク（４１０）と、前記複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子（１００）と、前記ハードマスク（４１０）の近くに形成された少なくとも１つの導体（４３０ａ及び４３０ｂ）とを含む、磁気ランダムアクセスメモリ。導体（４３０ａ及び４３０ｂ）は、前記ハードマスク（４１０）によって吸収可能な高周波電磁界を生成するための電流を運び、前記ハードマスクを加熱して前記磁気メモリ素子（１００）のうちの１以上の温度を上昇させ、その磁気的向きの切り換えを熱によって補助する働きをする。【選択図】図４
2006196893.tif 000002
【特許請求の範囲】
【請求項１】
複数のハードマスクと、
前記複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子と、
前記ハードマスクの近くに配置された少なくとも１つの導体であって、前記ハードマスクによって吸収可能な高周波電磁界を生成するための電流を運び、前記磁気メモリ素子のうちの１以上の温度を上昇させ、その磁気的向きの切り換えを熱によって補助する働きをする、少なくとも１つの導体と
からなる磁気ランダムアクセスメモリ。
【請求項２】
前記導体に結合され、前記磁気メモリ素子のうちの１以上を加熱のために選択する働きをする、デコーダを更に含む、請求項１に記載の磁気ランダムアクセスメモリ。
【請求項３】
前記ハードマスクはダイヤモンド状炭素を含む、請求項１に記載の磁気ランダムアクセスメモリ。
【請求項４】
メモリ素子アレイ内の熱アシスト磁気メモリ素子にデータを書き込む方法であって、
選択されたメモリ素子に対応するハードマスクを加熱するステップであって、該ハードマスクが、
前記アレイの製造時に前記選択されたメモリ素子をパターニングするのに使用されたものであり、
前記ハードマスクの近くの高周波電磁界からのエネルギー吸収することによって加熱され、
それによって前記選択されたメモリ素子の飽和保磁力を低下させるものである、加熱するステップと、
低下された飽和保磁力において前記選択されたメモリ素子の磁気的状態を切り替えるのに十分なだけの書込み電流を印加するステップと
からなる方法。
【請求項５】
前記ハードマスクの近くに形成された導体を介して前記高周波電磁界を供給するステップを更に含む、請求項４に記載の方法。
【請求項６】
前記ハードマスクはダイヤモンド状炭素を含む、請求項４に記載の方法。
【請求項７】
熱アシスト磁気メモリ構造を形成する方法であって、
ハードマスクを形成するステップと、
前記ハードマスクを用いてメモリ素子をパターニングするステップと、
前記ハードマスクを加熱するための高周波電磁界を供給するための少なくとも１つの導体を形成するステップと
からなり、
その後のデータ記憶動作の際に、前記高周波電磁界からのエネルギーを吸収することによって前記ハードマスクを加熱させることができ、それによって、書き込み電流が印加されたときの前記メモリ素子の磁気的状態の切り換えが熱によって補助される、方法。
【請求項８】
前記ハードマスクは、前記高周波電磁界からのエネルギーを吸収可能な材料からなる、請求項７に記載の方法。
【請求項９】
ハードマスクを形成するステップと、
前記ハードマスクを用いてメモリ素子をパターニングするステップと、
前記ハードマスクを加熱するための高周波電磁界を供給するための少なくとも１つの導体を形成するステップとからなるプロセスによってそれぞれ生成された複数の熱アシスト磁気メモリ構造を含む不揮発性メモリアレイであって、
その後の書き込み動作の際に、前記高周波電磁界からのエネルギーを吸収することによって前記ハードマスクを加熱させることができ、それによって、書き込み電流が印加されたときの前記メモリ素子の磁気的状態の切り換えが熱によって補助される、不揮発性メモリアレイ。
【請求項１０】
メモリ素子アレイ内の熱アシスト磁気メモリ素子にデータを書き込むための装置であって、
選択されたメモリ素子の近くに形成されたハードマスクを加熱し、その飽和保持力を低下させる手段と、
低下された飽和保持力において前記選択されたメモリ素子の磁気的状態を切り替えるのに十分なだけの書き込み電流を印加する手段と
を含み、前記ハードマスクは、
前記メモリ素子の製造時に前記選択されたメモリ素子をパターニングするのに使用されたものであり、
該ハードマスクの近辺における高周波電磁界からのエネルギーを吸収することによって加熱される、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気メモリ素子に関し、特に、熱アシスト切り換えのためのヒータ構造を低コストで形成可能な磁気メモリ素子に関する。
【背景技術】
【０００２】
メモリチップは一般に複数のメモリ素子を備え、それらがシリコンウェーハ上に堆積され、列導電性リード線（ビット線）及び行導電性リード線（ワード線）のアレイによってアドレス指定される。通常、メモリ素子はビット線とワード線が交差する場所に配置される。メモリ素子は、データの読み出しや書き込みの対象となる行及び列を指定する等の機能を備えた特殊な回路によって制御される。通常、各メモリ素子は、１ビットのデータを表す「１」又は「０」の形でデータを記憶する。
【０００３】
磁気メモリ素子のアレイは、磁気ランダムアクセスメモリ又はＭＲＡＭと呼ばれることがある。ＭＲＡＭは一般に不揮発性メモリ（即ち、電源をオフにしてもデータを保持する固体チップ）である。図１は、関連技術分野におけるＭＲＡＭの磁気メモリ素子１００の一例を示している。磁気メモリ素子１００は、少なくとも１つの中間層１２０によって互いに分離された、データ層１１０及び基準層１３０を含む。データ層１１０はビット層、記憶層又はセンス層と呼ばれることもある。磁気メモリ素子は、１以上の導電性リード（例えば、ビット線とワード線）を介してデータ層１１０に「書き込み」を行うことにより、１ビットのデータ（例えば「１」又は「０」）を記憶する。データ層１１０は通常、１以上の強磁性材料から形成される。書込み動作は通常、２つの外部磁界を生成する書き込み電流によって行われる。２つの外部磁界は結合され、データ層の磁気モーメントの向きを所定の向きに設定する。
【０００４】
書き込み後は、１以上の導電性リード線（例えば読出し線）を通して磁気メモリ素子に読出し電流を供給することにより、記憶されたデータビットを読み出すことができる。各メモリ素子において、データ層１１０及び基準層１３０の磁気モーメントの向きは、互いに平行になるか（同じ方向を向く）、反平行になる（異なる方向を向く）かのどちらかになる。平行の度合いはメモリ素子の抵抗値に影響を与え、この抵抗値は、読み出し電流に応答してメモリ素子が生成する出力電流又は出力電圧を検出することにより（例えば、センス増幅器を用いて）、判定することができる。
【０００５】
具体的には、磁気モーメントが平行である場合、出力電流に基づいて判定される抵抗値は第１の相対値をとる（例えば、相対的に低い）。磁気モーメントが反平行である場合、判定される抵抗値は第２の相対値をとる（例えば、相対的に高い）。２つの状態（即ち、平行と反平行）に関するこれらの相対値は通常、はっきりと読み取れるくらいに大きく異なる。設計仕様に応じて、「１」又は「０」が、各相対値に割り当てられる。
【０００６】
中間層１２０は、スペーサ層とも呼ばれることもあり、絶縁性材料（例えば誘電体）、非磁性の導電性材料、及び／又は、他の既知の材料を含む。
【０００７】
上で述べた種々の層、及びそれらの特性、当該技術分野において既知のトンネル磁気抵抗（ＴＭＲ）効果を利用する磁気メモリ素子にとって、一般的なものである。他の組み合わせの層及び特性を使用して、ＴＭＲ効果を利用する磁気メモリ素子を形成する場合もある。
【０００８】
磁気メモリ素子の更に他の構成には、他の既知の物理的効果（例えば、巨大磁気抵抗（ＧＭＲ）効果、異方性磁気抵抗（ＡＭＲ）効果、コロッサル磁気抵抗（ＣＭＲ）効果、及び／又は他の物理学効果）を利用するものもある。
【０００９】
本願では、最初に述べたＴＭＲメモリ素子を参照し、種々の実施形態について説明する。それらの実施形態が、実施形態の要件に従って、当該技術分野において既知の他のタイプの磁気メモリ素子（例えば、他のタイプのＴＭＲメモリ素子、ＧＭＲメモリ素子、ＡＭＲメモリ素子、ＣＭＲメモリ素子など）を使用して実施することも可能であることは、当業者には明らかであろう。
【００１０】
ＭＲＡＭ内のメモリ素子を選択し、メモリ素子に対するデータの読出しや書込みを行うための種々の導電性リード線（例えば、ビット線、ワード線、読出し線など）は、導電層（複数の場合もあり）と呼ばれる１以上の付加的な層に形成される。図２は、読出し動作又は書込み動作の際にビット線２１０ａ〜２１０ｂ、ワード線２２０ａ〜２２０ｂ及び読出し線（図示せず）によって選択可能な磁気メモリ素子１００ａ〜１００ｄを有するメモリアレイの一例２００を示している。磁気メモリ素子１００ａ〜１００ｄは一般に、ビット線２１０ａ〜２１０ｂとワード線２２０ａ〜２２０ｂの交点に配置される。
【００１１】
読出し線は、ビット線２１０ａ〜２１０ｂ又はワード線２２０ａ〜２２０ｂの上又は下に配置され（そして、それらの線から絶縁され）、あるいは、実施形態によっては任意の他の適当な構成に配置される。
【００１２】
上記のような従来の磁気メモリ素子は、選択されたメモリ素子において交差するビット線及びワード線を流れる電流が、その選択されたメモリ素子のデータ層の磁気的向きを切り替えるだけの十分な合成磁界を生成したときに、書き込まれる。磁気メモリ素子を加熱すると（例えば、室温よりも高い温度まで加熱した場合）、データ層の磁気的向きを比較的容易に（例えば、より小さな合成磁界で）切り替えられることが知られている。従って、メモリ素子の磁気的向きの切り換えを熱によって補助する機能が、しばしば必要とされる。
【００１３】
熱アシストは通常、メモリ素子に接触するヒータ構造、又はメモリ素子の近くに形成されたヒータ構造によって実施される。こうしたヒータ構造は通常、ヒータ構造に隣接するメモリ素子を加熱するためだけに形成される。しかしながら、付加的なヒータ構造の形成は、製造コストの増大を招く。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そのため、付加的なヒータ構造を形成することなくメモリ素子を加熱するための別の方法が求められている。
【課題を解決するための手段】
【００１５】
例示的な磁気ランダムアクセスメモリは、複数のハードマスクと、該複数のハードマスクのうちの対応する１つを使用してそれぞれ形成された複数の磁気メモリ素子と、該複数のハードマスクの近くに形成された少なくとも１つの導体とを含む。導体は、ハードマスクによって吸収可能な高周波電磁界を生成するための電流を運び、ハードマスクを加熱して磁気メモリ素子のうちの１以上の温度を上昇させ、その磁気的向きの切り替えを熱によって補助する機能を有する。
【００１６】
他の実施形態及び実施態様についても以下で説明する。
【発明を実施するための最良の形態】
【００１７】
Ｉ．概要
セクションＩＩは磁気メモリ素子の飽和保磁力に対する熱の影響の例について説明する。
【００１８】
セクションＩＩＩは独立したヒータ構造を必ずしも必要としない磁気メモリ構造の一例について説明する。
【００１９】
セクションＩＶはセクションＩＩＩに記載した磁気メモリ構造を形成するためのプロセスの一例について説明する。
【００２０】
セクションＶはセクションＩＩＩに記載した複数の磁気メモリ構造の平面図の一例について説明する。
【００２１】
セクションＶＩはセクションＩＩＩに記載した磁気メモリ構造の幾つかの応用形態の例について説明する。
【００２２】
ＩＩ．飽和保磁力に対する熱の影響の例
多くの従来のＭＲＡＭでは、メモリ素子のデータ層の磁気的向きを切り替えることにより、「１」又は「０」がメモリ素子に書き込まれる。磁気的向きは通常、メモリ素子の上下に１本ずつ存在する２本の直交する書込み導体（即ちビット線及びワード線）を流れる書込み電流（Ｉｘ，Ｉｙ）により生じる磁界（のベクトル和）によって切り替わる。選択されたメモリ素子はビット線磁界とワード線磁界の両方を受ける一方、選択された行及び列上の他のメモリ素子はビット線磁界とワード線磁界のうちの一方しか受けない。
【００２３】
熱アシスト（熱補助式）ＭＲＡＭでは、書込み動作の直前又は書き込み動作中に、選択されたメモリ素子が加熱される。加熱の結果、加熱されたメモリ素子の飽和保磁力（即ち、メモリ素子の磁気的向きを切り替える際の容易さ）は減少し、比較的小さい切替え磁界で、そのメモリ素子に書き込みを行うことが可能になる。
【００２４】
図３Ａは、室温における飽和保磁力（Ｈｃ）の一例を示すグラフであり、図３Ｂは、高温（例えば室温よりも５０℃高い温度）における飽和保磁力（Ｈｃ）の一例を示すグラフである。高温では、磁気メモリ素子のデータ層の磁気的向きが、比較的小さい合成磁界で切り替わる。従って、磁気メモリ素子を加熱すれば、書込み電流（Ｉｘ，Ｉｙ）のうちの一方又は両方の大きさを小さくすることができる。ただし、１以上の書込み電流の大きさを小さくしなくても、合成磁界が存在する状況では、加熱された磁気メモリ素子は、加熱されていない磁気メモリ素子に比べて、高い信頼性で切り替わるであろう。選択された磁気メモリ素子の加熱の程度や、磁気メモリ素子に印加される書込み電流の大きさは、所望の切換え特性に応じて調節（例えばトレードオフ）することができる。
【００２５】
ＩＩＩ．独立した加熱構造を必ずしも必要としない磁気メモリ構造の例
図４は、デバイス製造時に磁気メモリ素子をパターニングし、形成するためのマスクとして機能し、その後は、磁気メモリ素子を加熱するためのヒータとして機能するハードマスクを含む磁気メモリ構造の一例４００を示す。つまり、例えば書込み動作時に、磁気メモリ素子１００を熱によって補助するための独立したヒータ構造は必要ない。
【００２６】
磁気メモリ構造４００は、磁気メモリ素子１００（データ層１１０、スペーサ層１２０及び基準層１３０を含む）と、磁気メモリ素子１００の上に配置されたハードマスク４１０と、第１の書込み導体２１０（例えばビット線）と、第２の書込み導体２２０（例えばワード線）と、一対の付加的な導体４３０ａ〜４３０ｂと、第１の書込み導体２１０を付加的な導体４３０ａ〜４３０ｂから絶縁するための絶縁性材料（例えば誘電体）４２０とを含む。
【００２７】
ハードマスク４１０は、デバイス製造時に（例えば当該技術分野において既知のフォトリソグラフィプロセスを用いて）メモリ素子１００のパターニングに使用され、パターニング工程が終了した後も除去されない。ハードマスク４１０によってパターニングされた磁気メモリ素子１００は、有機物マスクによってパターニングされた素子に比べて安定した形状を有する。
【００２８】
一般に、ハードマスクは有機物フォトレジストに比べて、エッチングによる除去が難しい。ハードマスク材料の例には、Ｃ、ＴａＮ、ＳｉＣ、ＳｉＮｘ及びＳｉＯｘなどがある。磁気メモリ構造４００の場合、ハードマスク４１０は、ダイヤモンド状炭素のような高周波電磁界からのエネルギーを吸収可能な１以上の材料からなる。４００℃程度の高温においても、ダイヤモンド状炭素は熱的にも、電気的にも、構造的にも安定している。
【００２９】
一実施形態において、ハードマスク４１０の横方向寸法は磁気メモリ素子と実質的に同じである。ハードマスク４１０の厚さはエッチング速度や他の考慮事柄（例えば使用される材料など）などによって異なる。ダイヤモンド状炭素のハードマスクは非常に薄くすることができ、例えば１０〜１００ナノメートルくらいにすることができる。
【００３０】
ハードマスク４１０は導電性であってもよい。一実施形態においてハードマスクは、メモリ素子１００の抵抗値に対し、約０．５％〜５０％の抵抗値を有する。一実施形態において、ハードマスク４１０は線形抵抗素子としても機能する場合がある。ハードマスク４１０の抵抗率は、堆積状態に応じて何桁も変化する可能性がある。例えば、ダイヤモンド状炭素の抵抗率は、ハードマスク４１０の堆積中にドープされる窒素（Ｎ）の量に応じて変化する可能性がある。ハードマスク４１０によって得られる抵抗は、単一の短絡した磁気メモリ素子によって、列全体（又は行全体）に誤りが発生することを防止するのに役立つ。ハードマスク４１０を付加的な抵抗素子として実施することによるこの利点、及び他の利点については、本願と同じ譲受人に譲渡されたNickelによる米国特許第６，６３３，４９７号に更に詳しく記載されている。
【００３１】
一実施形態では、ハードマスク４１０が導電性である場合、ハードマスク４１０と第２の導体２２０との間に絶縁層（図示せず）を形成する。
【００３２】
ハードマスク４１０は、例えば書込み動作の直前又は書き込み動作中に、磁気メモリ素子１００のデータ層１１０を加熱できるくらい十分近くに配置されていれば、データ層１１０に接触している必要は必ずしもない（例えば、ハードマスク４１０とデータ層１１０との間に他の層を配置してもよい）が、接触していてもよい。
【００３３】
一実施形態において、付加的な導体４３０ａ〜４３０ｂは、Ｃｕ、Ａｌ、ＡｌＣｕ、Ｔａ、Ｗ、Ａｕ、Ａｇのような１以上の導電性材料、それらの導電性材料のうちの１以上からなる合金、及び／又は、他の導電性材料（複数の場合もあり）及び合金（複数の場合もあり）を含む。
【００３４】
図４に示した付加的な導体４３０ａ〜４３０ｂの物理構造は単なる例に過ぎない。当業者には直ぐに分かるとおり、付加的な導体４３０ａ〜４３０ｂはハードマスク４１０に隣接して形成することもでき、それによって、導体から発生する高周波電磁界をハードマスク４１０に効率よく吸収させ、ハードマスク４１０を所望の温度まで加熱させることもできる。
【００３５】
当該技術分野では、付加的な層を有するメモリ構造も知られている。それらは、設計上の選択によっては、本明細書に記載する種々の実施形態で実施することもできる。例えば、他の磁気メモリ構造には、シード層、反強磁性（ＡＦＭ）層、保護キャップ層及び／又は他の層がある。シード層はＡＦＭ層における結晶配向を高める。シード層に使用される材料の例には、Ｔａ、Ｒｕ、ＮｉＦｅ、Ｃｕ又はこれらの材料の組み合わせがある。ＡＦＭ層は、基準層１３０の磁気安定性を向上させる。ＡＦＭ層の材料の例には、ＩｒＭｎ、ＦｅＭｎ、ＮｉＭｎ、ＰｔＭｎ及び／又は他の既知の材料がある。保護キャップ層は、データ層１１０を環境から保護する働きをし（例えば、データ層１１０の酸化を抑制することにより）、当該技術分野において既知の任意の適当な材料を用いて形成される。保護キャップ層の材料の例には、Ｔａ、ＴａＮ、Ｃｒ、Ａｌ、Ｔｉ、ＤＬＣ及び／又は更に他の材料がある。説明を簡単にするために、これらの付加的層は図示していない。
【００３６】
書込み導体２１０及び２２０は、Ｃｕ、Ａｌ、ＡｌＣｕ、Ｔａ、Ｗ、Ａｕ、Ａｇ、それらの導電性材料のうちの１以上からなる合金、及び／又は、他の導電性材料（複数可）及び合金（複数可）から形成される。書込み導体２１０及び２２０は、堆積その他の当該技術分野において既知の技術（例えばスパッタリング、蒸着、電気めっきなど）によって形成することができる。図４に示した書込み導体２１０及び２２０は単なる例にすぎない。設計上の選択によっては、他の構造を実施することも可能であることは、当業者には明らかであろう。例えば、１以上の書込み導体２１０及び２２０の少なくとも一部を強磁性被覆材料によって被覆したり、断熱材料（例えば誘電体、空気、真空など）等によってメモリ素子１００から断熱することもできる。被覆を実施する場合、その被覆は、低熱伝導率（例えばアモルファス金属、ドープされた半導体及び／又は他の材料又は合金）及び／又は強磁性の特性を有する１以上の材料から構成することができる。例えば、第１の書込み導体２１０に被覆を実施した場合、メモリ素子１００は書込み導体２１０に接触するのではなく、書き込み導体２１０の被覆の一部に電気的に接触するため、書込み導体２１０を通る熱の伝達が減少する。
【００３７】
データ層１１０は、１以上の強磁性材料からなる。一実施形態において、データ層１１０に適した強磁性材料には、限定はしないが、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ、アモルファス強磁性合金（例えばＣｏＺｒＮｂ、ＣｏＦｅＢ）、及び他の材料などがある。一実施形態において、データ層１１０は、反強磁性体（ＡＦＭ）に接触する強磁性体（ＦＭ）からなる。ＦＭ層をＡＦＭ層に結合することにより、データ層の飽和保磁力を所望の温度依存性にすることができる。例えば、大きなＦＭ−ＡＦＭ交換異方性により、室温において高い飽和保磁力を達成することができる。高い室温飽和保磁力は、選択された行及び／又は列上にある選択されていないメモリ素子が誤って書き込まれることを防止する。ＡＦＭ材料の例には、限定はしないが、イリジウムマンガン（ＩｒＭｎ）、鉄マンガン（ＦｅＭｎ）、ニッケルマンガン（ＮｉＭｎ）、酸化ニッケル（ＮｉＯ）、プラチナマンガン（ＰｔＭｎ）及び／又は他の材料などがある。
【００３８】
一実施形態において、スペーサ層１２０はトンネル障壁層である（例えば、メモリ素子１００がＴＭＲメモリ素子の場合）。この実施形態では、スペーサ層１２０は、ＳｉＯ２、ＳｉＮｘ、ＭｇＯ、Ａｌ２Ｏ３、ＡｌＮｘ及び／又は他の絶縁材料から形成することができる。
【００３９】
他の実施形態において、スペーサ層１２０は非磁性の導電層である（例えば、メモリ素子１００がＧＭＲメモリ素子の場合）。この実施形態では、スペーサ層１２０は、Ｃｕ、Ａｕ、Ａｇ及び／又は他の非磁性の導電性材料から形成することができる。
【００４０】
基準層１３０は、単一の材料層であってもよいし、複数の材料層から形成してもよい。例えば、基準層１３０は１以上の強磁性材料を含む場合がある。一実施形態では、基準層１３０に適する強磁性材料には、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＦｅ、アモルファス強磁性合金（例えばＣｏＺｒＮｂ、ＣｏＦｅＢ）及び他の材料がある。
【００４１】
一般に、メモリ構造は、上側ピン止め構造（基準層１３０がデータ層１１０の上にある構造）又は下側ピン止め構造（基準層１３０がデータ層１１０の下にある構造）で形成される。説明を簡単にするために、図４は下側ピン止め構造の例を示している。当業者であれば、他の構造（例えば上側ピン止め）で実施してもよいことは明らかであろう。例えば、上側ピン止め構造の場合、ハードマスク４１０は、代わりに、基準層１３０に隣接して配置することができる。
【００４２】
図５は、磁気メモリ構造４００を形成するためのプロセスの例を示す。
【００４３】
ＶＩ．図４の磁気メモリ構造を形成するためのプロセスの例
図５は、磁気メモリ構造４００を形成するためのプロセスの一例を示している。図６Ａ〜図６Ｉは、図５の処理ステップに従って形成される磁気メモリ構造の例を示す。
【００４４】
ステップ５１０では、堆積又は当該技術分野において既知の他の類似の技法により、誘電体材料の層を形成する。一実施形態では、形成された誘電体材料が、化学機械平坦化（ＣＭＰ）のような平坦化処理によって平坦化される。図６Ａは、平坦化された誘電体材料の層６１０の一例を示している。
【００４５】
ステップ５２０では、当該技術分野において既知のドライエッチング処理又はウエットエッチング処理により、誘電体材料にトレンチを形成する。図６Ｂは、トレンチ６２０を有する誘電体材料の層６１０の一例を示している。
【００４６】
ステップ５３０では、堆積又は当該技術分野において既知の他の類似の技法により、導電性材料の層を形成する。図６Ｃは、誘電体材料の層６１０上に形成された導電性材料の層６３０の一例を示している。
【００４７】
ステップ５４０では、異方性エッチングを実施し、導電性材料を異なる速度でエッチングする。一実施形態では、異方性エッチングによってトレンチの上側表面及び下側表面にある導電性材料を除去し、トレンチの側壁にある導電性材料は実質的に無傷のまま残される。異方性エッチングを実施するための技法は当該技術分野で既知のものであり、本明細書において詳しく説明する必要はない。図６Ｄは、トレンチの側壁に残った導電性材料６４０の例を示している。
【００４８】
ステップ５５０では、堆積又は当該技術分野において既知の他の類似の技法により、別の誘電体材料の層を形成する。一実施形態では、形成された誘電体材料が、化学機械平坦化（ＣＭＰ）のような平坦化工程によって平坦化される。図６Ｅは、導電性材料６４０、及び最初の誘電体材料の層６１０の上に形成された、平坦化された別の誘電体材料の層６５０を示している。
【００４９】
ステップ５６０では、当該技術分野において既知の技法により、第１の導体２１０を形成する。一実施形態では、この第１の導体２１０は誘電体層によって互いに絶縁される。図６Ｆは、誘電体層６６０によって互いに絶縁された第１の導体２１０を示している。
【００５０】
ステップ５７０では、磁気メモリ素子及びハードマスク層を形成するための材料を当該技術分野において既知の堆積技法によって形成する。一実施形態では、磁気メモリ素子は、基準層１３０、スペーサ層１２０、及びデータ層１１０を含み（下側ピン止め構造の場合）、それらが記載した順に堆積される。図６Ｇは、第１の導体２１０上に形成された磁気メモリ素子１１０〜１３０と、データ層１１０上に形成されたハードマスク６７０とを示している。
【００５１】
ステップ５８０では、当該技術分野において既知のフォトリソグラフィパターニング技法によりハードマスク層６７０をパターニングし、（所望の）磁気メモリ素子と実質的に同じ寸法のハードマスクを形成し、そのハードマスク４１０を用いて、磁気メモリ素子１００を形成する。図６Ｈは、ハードマスク４１０をマスクとして用いてパターニングされ、形成されたメモリ素子１００の例を示している。
【００５２】
ステップ５９０では、当該技術分野において既知の技法を用いて、ハードマスク４１０の上に第２の導体２２０を形成する。一実施形態では、第２の導体２２０を形成する前に、誘電体材料の層（図示せず）を形成して磁気メモリ素子を互いに分離し、その後、エッチングして（例えばＣＭＰによる）、磁気メモリ素子の上側を露出させる。図６Ｉは、図４の磁気メモリ構造４００に似た磁気メモリ構造の例を示している。図６Ｉでは、導電性材料６４０をデコーダ及び電源（図７に示される）に結合し、付加的な導体４３０ａ〜４３０ｂを形成することができる。
【００５３】
説明を簡単にするために、図６Ｉには下側ピン止め構造しか描いていない。任意の特定の設計要件に従い、本明細書に開示した例示的なプロセスを用いて、上側ピン止め構造を実施することも可能であることは、当業者には明らかであろう。
【００５４】
Ｖ．例示的な磁気メモリ構造アレイの平面図の例
図７は、磁気メモリ素子１００ａ〜１００ｃのアレイの近くに形成された付加的な導体４３０ａ〜４３０ｂの例を示す平面図である。説明を簡単にするために、磁気メモリ構造内の種々の他の素子（例えば書込み導体、ハードマスク、磁気メモリ素子の種々の層など）は図示していない。
【００５５】
磁気メモリ素子１００ａ〜１００ｃの近くに配置されたハードマスク４１０（図示せず）の加熱に使用される高周波電流を供給するために、付加的な導体４３０ａ〜４３０ｂ（の一端）が、デコーダ７１０及び電源７２０に接続される。一実施形態では、磁気メモリ素子の行（又は列）毎に、付加的な導体４３０ａ〜４３０ｂ（の他端）は互いに接続される。従って、ある行のある磁気メモリ素子が選択されると（例えば書込み動作の際に）、電源７２０に結合されたデコーダ７１０は、その行の付加的な導体４３０ａ〜４３０ｂに、その行内の全てのハードマスクを加熱するだけの十分な電流を供給することになる。書込み動作の一例では、選択された磁気メモリ素子において交差する２つの書込み導体２１０及び２２０（図示せず）に、別々に書込み電流が供給される。交差する２つの書込み導体２１０及び２２０から生じる合成磁界により、選択された（そして加熱された）メモリ素子の磁気的向きは有効に切り替えられる。加熱されたハードマスクを有する行内の他の（加熱された）磁気メモリ素子は、２つの書込み導体２１０及び２２０のうちの一方から生じる磁界しか受けないことになる。一方から生じる磁界は、磁気的向きを切り替えるには不十分である。
【００５６】
ＶＩ．例示した磁気メモリ構造の応用形態の例
本明細書に例として記載した磁気メモリ構造は、任意のＭＲＡＭにおいて実施することができる。ＭＲＡＭは、不揮発性メモリを必要とする任意のシステムにおいて実施することができる。例えば、ＭＲＡＭはコンピュータ、デジタルカメラ、及び／又はプロセッサ及びインターフェースモジュールを有する他のコンピュータシステムで実施される場合がある。
【００５７】
ＶＩＩ．結び
上記の例は特定の実施形態を示すものであり、それらの実施形態から、他の実施形態、変形形態、及び変更形態も当業者には明らかであろう。従って、本発明が上で説明した特定の実施形態に限定されることはなく、本発明は特許請求の範囲によって規定される。
【図面の簡単な説明】
【００５８】
【図１】関連技術における磁気メモリ素子の例を示す図である。
【図２】関連技術における、複数の磁気メモリ素子を有するメモリアレイの例を示す図である。
【図３Ａ】磁気メモリ素子の磁気的向きを切り替えるための、室温における飽和保磁力の例を示す図である。
【図３Ｂ】磁気メモリ素子の磁気的向きを切り替えるための、高温における飽和保磁力の例を示す図である。
【図４】製造工程において磁気メモリ素子の形成に利用され、後に磁気メモリ素子の加熱に使用されるハードマスクを有する磁気メモリ構造の例を示す断面図である。
【図５】図４の磁気メモリ構造を形成するためのプロセスの一例を示す図である。
【図６Ａ】図５のプロセスに従って製造されている一工程における磁気メモリ構造を示す図である。
【図６Ｂ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｃ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｄ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｅ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｆ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｇ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｈ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図６Ｉ】図５のプロセスに従って製造中の一工程における磁気メモリ構造を示す図である。
【図７】磁気メモリ素子アレイの近くに付加的な導体を有する磁気メモリ構造アレイの一例を示す平面図である。
【図１】
2006196893.tif 000003
【図２】
2006196893.tif 000004
【図３Ａ】
2006196893.tif 000005
【図３Ｂ】
2006196893.tif 000006
【図４】
2006196893.tif 000007
【図５】
2006196893.tif 000008
【図６Ａ】
2006196893.tif 000009
【図６Ｂ】
2006196893.tif 000010
【図６Ｃ】
2006196893.tif 000011
【図６Ｄ】
2006196893.tif 000012
【図６Ｅ】
2006196893.tif 000013
【図６Ｆ】
2006196893.tif 000014
【図６Ｇ】
2006196893.tif 000015
【図６Ｈ】
2006196893.tif 000016
【図６Ｉ】
2006196893.tif 000017
【図７】
2006196893.tif 000018