(57)【要約】【課題】検出容量部の容量を低減し、出力電圧を大きくすることが可能な固体撮像装置を提供する。【解決手段】本発明の固体撮像装置は、半導体基板上に、入射光を信号電荷に光電変換するフォトダイオード１０１と、前記フォトダイオード１０１に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積する検出容量部１０４と、前記検出容量部１０４に蓄積された信号電荷をドレインに排出するリセットトランジスタとを有し、少なくとも前記リセットトランジスタのゲート電極１０８下のチャネルの側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種１１１が分布する構造を有することを特徴とする。【選択図】図１
2006196884.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、入射光を信号電荷に光電変換するフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積する検出容量部と、前記検出容量部に蓄積された信号電荷をドレインに排出するリセットトランジスタとを有し、
少なくとも前記リセットトランジスタのゲート電極下のチャネルの側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種が分布する構造を有することを特徴とする固体撮像装置。
【請求項２】
前記チャネルとは逆極性のキャリヤを供給するイオン種は、前記リセットトランジスタのゲート電極下から前記検出容量部あるいは前記ドレインにかけて連続して分布することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記リセットトランジスタのゲート幅は、ゲート長よりも短いことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記リセットトランジスタの実効ゲート幅は、０．０１μｍ以上０．４μｍ以下であることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記リセットトランジスタの実効ゲート長は、０．１μｍ以上、１．０μｍ以下であることを特徴とする請求項１記載の固体撮像装置。
【請求項６】
さらに、前記フォトダイオードを形成する活性化領域と当該活性化領域を規制する素子分離領域との境界部に、前記フォトダイオードの多数キャリヤとは逆極性のキャリヤを供給するイオン種が分布していることを特徴とする請求項１記載の固体撮像装置。
【請求項７】
さらに前記フォトダイオードを形成する活性化領域と当該活性化領域を規制する素子分離領域との境界部に分布する前記イオン種と連続して、前記リセットトランジスタのゲート電極下のチャネルの側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種が分布することを特徴とする請求項6記載の固体撮像装置。
【請求項８】
複数の前記フォトダイオードが一つの前記検出容量部と一つの前記リセットトランジスタとを共用し、それらの素子分離領域が連続し、その素子分離領域の側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種が分布することを特徴とする請求項１記載の固体撮像装置。
【請求項９】
複数の前記フォトダイオードが一つの前記検出容量部と一つの前記リセットトランジスタのゲートとを共用し、前記フォトダイオードと前記検出容量部との素子分離領域が連続し、前記フォトダイオードと前記リセットトランジスタのゲートとの素子分離領域が連続せず、
すべての素子分離領域の側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種が分布することを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、フォトダイオードに蓄積された電荷を光電変換により電気信号として検出するものであり、特に半導体基板上に二次元的に垂直方向と水平方向に配列されたセルと信号検出回路から構成される。
【０００３】
従来、固体撮像装置としては、ＭＯＳ型イメ−ジセンサとＣＣＤ（Charge coupled device）が知られている。ＭＯＳ型イメ−ジセンサでは光電変換領域（フォトダイオード）で変換される信号電荷はトランジスタによって増幅される。それは高感度、低消費電力であり、なおかつ単一電源動作が可能であることを特徴とする。詳細に述べると、信号電荷蓄積領域のポテンシャルは光電変換により発生する信号電荷によって変調される。そして増幅トランジスタの増幅係数はそのポテンシャルによって変わる。ＭＯＳ型イメ−ジセンサの場合には、増幅トランジスタは画素部に含まれているため、画素サイズの減少と画素数の増加が期待される。
【０００４】
また、ＭＯＳ型イメ−ジセンサには、さまざまな回路を同じ基板上に組み込みやすいという利点がある。例えば、周辺回路（レジスタ回路、タイミング回路）、Ａ／Ｄ（アナログ−デジタル）変換回路、命令回路、Ｄ／Ａ（デジタル−アナログ）変換回路、ＤＳＰ（Digital Signal Processor）等である。このように、ＭＯＳ型イメ−ジセンサと同じチップ上に機能回路を組み込むことにより、低コストを実現できる。
【０００５】
図９にＭＯＳ型イメ−ジセンサの回路模式図の一例を示す。画像取り込み領域１０は複数のセル（１１−１−１,１１−１−２・・・１１−３−３）から構成され、各セルは２次元的に配列される。
【０００６】
それぞれのセル１１は、光電変換素子であるフォトダイオード１２（１２−１−１,１２−１−２,・・・１２−３−３）と、電荷転送トランジスタ１３（１３−１−１,１３−１−２,・・・１３−３−３）と、電荷を消去するためのリセットトランジスタ１４(１４−１−１,１４−１−２,・・・１４−３−３）と、増幅トランジスタ１５（１５−１−１,１５−１−２,・・・１５−３−３）とから構成される。この場合、光電変換領域は、フォトダイオード１２、電荷転送トランジスタ１３から構成される。また、信号検出回路領域はリセットトランジスタ１４と増幅トランジスタ１５から構成される。
【０００７】
画像取り込み領域１０の周辺領域には、水平シフトレジスタ２１、垂直シフトレジスタ２２などの周辺回路領域を配置する。水平画素選択配線２４とリセット配線２３は水平シフトレジスタ２１により、水平方向のセル位置を選択する。さらに信号電荷を読み出すラインを決定するために、水平画素選択配線２４はそれぞれの電荷転送トランジスタ１３のゲートに接続される。また、垂直方向のセル位置を選択するため、垂直方向の電圧入力トランジスタ２８を垂直信号線２６に接続している。
【０００８】
次に、図１０、図１１は従来の固体撮像装置の１つである金属−酸化物半導体（ＭＯＳ）型固体撮像装置の上面図と断面構成を示す一例である。
【０００９】
図１０にその上面図を示す。これは３つの領域から構成されている。第一にフォトダイオード１０１と転送ゲート１０３、検出容量部１０４から構成される電荷転送トランジスタと、第二に検出容量部１０４とリセットゲート電極１０８とドレイン領域１０６から構成されるリセットトランジスタと、第三にドレイン領域１０６とソ−ス領域１１５と増幅ゲート１１４から構成される増幅トランジスタ１０５である。
【００１０】
また、図１１にその断面図を示す。図１１Ａは、図１０の断面Ａ−Ａ’の断面図である。半導体基板１１３の上に、フォトダイオード１０１と、入射光によりフォトダイオード１０１に蓄積された電荷を転送する転送トランジスタの転送ゲート電極およびゲート絶縁膜１０７から構成される転送ゲート１０３と、フォトダイオード１０１から転送ゲート１０３を介して転送された電荷を蓄積する検出容量部１０４とから構成されるフォトトランジスタ領域を備える。また、ゲート電極１０８、ドレイン領域１０６、および上記検出容量部１０４をソ−ス領域とするリセットトランジスタ領域を備える。また、ドレイン領域１０６、ゲート電極１１４、およびソ−ス領域１１５から構成される増幅トランジスタ１０５も含まれる。ゲート絶縁膜は、シリコン酸化膜（ＳｉＯ2）やシリコン窒化膜（ＳｉＮ）などから構成される。また、図１１Ｂは、図１０の断面Ｂ−Ｂ’の断面図である。ここでは、ゲート下のチャネル幅Ｗは、素子分離領域１１０に挟まれる領域の幅によって決定される。
【００１１】
その動作原理は次のようである。フォトダイオード１０１にて検出した光を電荷に変換し、転送ゲート１０３をオンにすることにより検出容量部１０４に移動させる。さらに、検出容量部１０４に蓄積された電荷を増幅トランジスタ１０５に移動させて信号増幅処理を行う。ここで、リセットゲート電極１０８は、フォトダイオード１０１に蓄積された電荷を転送ゲート１０３をオンにして検出容量部１０４に移動させる前に、検出容量部１０４に蓄積された電荷を完全に除去するために形成されている。検出容量部１０４に電荷を移動させる前に、リセットゲート電極１０８をオンにすることにより、電荷をドレイン領域１０６に完全に移動させることが可能である。また、ドレイン領域１０６には、検出容量部１０４よりも電圧が高くなるようにプラスの電圧を印加していることが必要である。こうすることにより、入射信号を取り入れる際に、検出容量部１０４のキャリヤを完全に除去することが可能となる。
【００１２】
そこで、従来、固体撮像装置では検出容量部の容量低減については、取り組みがなされている（例えば、特許文献１参照）。
【特許文献１】特開平５−２９１５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
通常、検出容量部１０４に蓄積される信号は、電圧Ｖｆｄとして読み出され、
Ｖｆｄ＝Ｑｆｄ/Ｃｆｄ
として表される。Ｑｆｄは、フォトダイオード１０１から検出容量部１０４に蓄積される電荷であり、Ｃｆｄは検出容量部１０４の容量値である。ＭＯＳ型固体撮像装置では画素部をアレイ状に配列させているが、画像としてより詳細な信号を得るためには、画素のセルサイズを小さくする必要がある。セルサイズが小さくなれば、フォトダイオードの面積は小さくなり、蓄積される電荷Ｑｆｄは小さくなる。そこで、Ｑｆｄを一定とした場合、Ｖｆｄを大きくするためにはＣｆｄを小さくする必要がある。
【００１４】
従来、ＣｆｄはＣｓｕｂとほぼ同等であり、検出容量部１０４の面積Ｓｆｄを小さくすることにより、Ｃｆｄを小さくすることが可能であった。Ｃｆｄは以下のように表される（図１２参照）。
【００１５】
Ｃｓｕｂ=ε・Ｓｆｄ/ｄｆｄ
Ｃｆｄ=Ｃｓｕｂ＋Ｃｏ＋Ｃｒ＋Ｃｓ＋Ｃｄ
【００１６】
ここで、Ｃｓｕｂは検出容量部１０４と基板１１３の容量であり、ｄｆｄは検出容量部１０４と基板１１３間距離、Ｃｒは検出容量部１０４とリセットゲート電極１０８との間の容量、Ｃｏは検出容量部１０４と転送ゲート１０３との間の容量、Ｃｓ，Ｃｄは検出容量部１０４と増幅トランジスタ１０５のソース１１５およびドレイン１０６との間の容量である。
【００１７】
しかし、検出容量部１０４の微細化が進むにつれて、Ｃｓｕｂだけではなく、その他の容量成分が相対的に無視できなくなり、Ｃｆｄの低減が容易ではなくなってきた。容量Ｃｆｄを低減するためには、例えば、検出容量部１０４とそれに隣接するトランジスタであるリセットトランジスタとの間に発生する容量Ｃｒを低減することが効果的である。これにより、検出容量部１０４での電荷−電圧変換効率を高くすることができる。
【００１８】
検出容量部１０４とリセットトランジスタとの間の容量を小さくするには、リセットゲート電極１０８下のチャネル幅Ｗを小さくすれば良い。簡略的には、
Ｃｒ＝ε・Ｌｒ・Ｗ/（Ｌｒ/２）＝２・ε・Ｗ
と表される。ここで、Ｗはリセットゲート電極１０８下のチャネル幅、εは誘電率、Ｌｒはリセットゲート電極１０８のゲート長である。通常、トランジスタのチャネル幅は、活性化領域の幅で決定される。活性化領域の幅（チャネル幅）は、半導体製造工程のうち、リソグラフィ−工程で用いられるステッパ−の解像度でほぼ決定され、現状では、０．２〜０．３μｍより小さくすることは困難である。
【００１９】
本発明は、前記従来の問題を解決するため、検出容量部の容量Ｃｆｄを低減し、出力電圧を大きくすることが可能な半導体固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記の目的を達成するため、本発明の固体撮像装置は、半導体基板上に、入射光を信号電荷に光電変換するフォトダイオードと、前記フォトダイオードに蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を蓄積する検出容量部と、前記検出容量部に蓄積された信号電荷をドレインに排出するリセットトランジスタとを有し、少なくとも前記リセットトランジスタのゲート電極下のチャネルの側壁に、前記チャネルとは逆極性のキャリヤを供給するイオン種が分布する構造を有することを特徴とする。また、ここで前記リセットトランジスタのゲート幅は、ゲート長よりも短いことを特徴とする。
【００２１】
ここで、前記チャネルとは逆極性のキャリヤを供給するイオン種は、前記リセットトランジスタのゲート電極下から前記検出容量部あるいは前記ドレインにかけて連続して分布することが好ましい。
【００２２】
また、前記リセットトランジスタの実効ゲート幅は、０．０１μｍ以上０．４μｍ以下であることが好ましい。また、前記リセットトランジスタの実効ゲート長は、０．１μｍ以上、１．０μｍ以下であることが好ましい。
【００２３】
また、本発明の固体撮像装置は、さらに、前記フォトダイオードを形成する活性化領域と当該活性化領域を規制する素子分離領域との境界部に、前記フォトダイオードの多数キャリヤとは逆極性のキャリヤを供給するイオン種が分布していることを特徴とする。
【発明の効果】
【００２４】
上記のように、活性化領域と素子分離領域との境界付近に、チャネルとは逆極性の電荷を持つイオン種を分布させることにより、リソグラフィ−工程で用いられるステッパ−の解像度限界に制約されることなく、実効的なチャネル幅を、精度良くさらに小さくすることが可能となる。この手段によれば、０．０１〜０．１μｍ程度までチャネル幅を縮小できる。
【００２５】
これにより、（１）従来方法に比べ、工程数を増やすことなく、リセットトランジスタの実効的なチャネル幅を小さくすることが可能であり、検出容量部の容量を小さくして出力電圧を増加させることにより、高感度で、高画質な固体撮像装置を実現できる。（２）極めて単純な加工工程であり、量産に適しているという効果を得ることができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態について、図面を参照して説明する。
【００２７】
（実施の形態１）
本発明の実施の形態１の固体撮像装置の上面図を図１に示す。従来例との違いは、図１のリセットゲート電極１０８下のチャネルと、素子分離領域１１０との境界領域に、リセットゲート電極１０８下のチャネルのキャリヤ（電子もしくは正孔）とは逆極性の電荷をもつイオン種（Ｐ型もしくはＮ型）１１１を分布させることである。それ以外の構成は図１０，図１１に示す従来の形態と同様である。
【００２８】
図２に断面図を示す。図１のＡ−Ａ’断面図に相当する図２Ａは、従来の形態と同様である。ただし、図１のＢ−Ｂ’断面図に相当する図２Ｂは従来の形態と異なり、素子分離領域１１０の側壁に、チャネルのキャリヤ（電子もしくは正孔）とは逆極性の電荷をもつイオン種１１１（Ｐ型もしくはＮ型）を分布させている。
【００２９】
一般的にトランジスタのチャネル幅は、素子分離領域で挟まれる活性化領域の幅で決定される。図１に活性化領域と素子分離領域との境界線１００を示す。境界線１００に囲まれた領域内が活性化領域である。リセットゲート電極１０８下のチャネル幅Ｗを縮小するほど、検出容量部１０４の容量値Ｃｆｄを小さくすることが可能である。図３に、リセットトランジスタを示す。このリセットトランジスタは、前記の通り、ドレイン１０６と、リセットゲート電極１０８と、検出容量部１０４から構成される。図３Ａは従来の形態における図１０のＢ−Ｂ’断面図であり、図３Ｂは本実施の形態における図１のＢ−Ｂ’断面図である。図３Ａのように、素子分離領域１１０の側壁付近にイオンが分布していない場合、チャネル幅Ｗは、活性化領域１１２の幅によって決まる。一方、図３Ｂのように、素子分離領域１１０の側壁付近にイオン(チャネルとは逆の極性)１１１が分布している場合、チャネル幅Ｗは小さくなる。その理由は、イオン１１１が注入された領域では、伝導帯のポテンシャルが高くなり、電子密度が低減しているためである。
【００３０】
この構成の利点について述べる。活性化領域１１２の幅は、半導体製造工程のうち、リソグラフィ−工程で用いられる縮小投影露光装置（ステッパ−）の解像度でほぼ決定され、現状技術では０．２〜０．３μｍ程度まで小さくすることは困難である。
【００３１】
また、今後、ステッパ−の性能向上が進み、解像度が向上すれば、０．２μｍ以下の加工も可能となると考えられる。しかし、その場合、基板表面への損傷が問題となり、チャネル幅Ｗのゆらぎが生じやすくなるため、実効的なチャネル幅Ｗの制御は極めて困難である。
【００３２】
一方、本実施例の構成では、活性化領域１１２と素子分離領域１１０との境界付近に、チャネルとは逆極性のキャリヤを供給するイオン１１１を分布させている。これにより、基板表面へのダメ−ジを小さくしながら、実効的なチャネル幅Ｗを小さくすることが可能となる。
【００３３】
また、トランジスタのチャネル幅は実効的にゲート電極下のチャネル幅により決定されるが、このイオン種は、ゲート電極１０８と活性化領域にオーバーラップする境界領域だけに分布させるのでなく、図１のように分布させることが望ましい。すなわち、リセットゲート電極１０８下だけでなく、リセットゲート電極１０８下から検出容量部１０４あるいはドレイン領域１０６にかけて連続して分布させることが望ましい。その理由は、ゲート下のチャネル長を縮小するだけでなく、ドレイン、ソ−ス領域のチャネル幅も縮小すれば、さらに、容量低減の効果が得られるからである。
【００３４】
リセットトランジスタのチャネル形成のための注入種は通常、Ｎ型であるため、砒素（Ａｓ）が一般的である。そのため、活性化領域１１２と素子分離領域１１０との境界付近に分布させるイオン種１１１は、Ｐ型イオンである必要があり、ボロン（ｂ）が一般的である。このイオン種１１１は、境界から０．０５〜０．２μｍ程度に分布させることが望ましい。その理由は、Ｐ型イオンの分布量が多すぎると、チャネル幅が極端に狭くなり、リセットゲート電極108をONにしても検出容量部１０４のキャリヤをドレイン領域106に移動させることが困難となるためである。０．０５〜０．２μｍ程度の分布であれば、チャネル幅の縮小と検出容量部１０４のキャリヤ除去を同時に実現することが可能である。この場合、ステッパ−で形成される活性化領域の幅が０．１〜０．４μｍ程度として、ゲート幅は０.０１μｍ以上０.４μｍ以下とすることが望ましい。この領域で、トランジスタ容量が低減し、また、検出容量部１０４のキャリヤ除去を同時に実現することが可能になる。
【００３５】
その製造方法としては、電界効果トランジスタの製造方法で通常に用いられるトレンチ分離構造を応用することが可能である。図４のように、（ａ）Ｓｉ基板１１３の領域のうち素子分離部となる領域にトレンチ１１７を形成し、（ｂ）このトレンチ１１７に、チャネルのキャリヤとは逆極性の電荷をもつイオン１１１の注入を行ってから、（ｃ）酸化膜１１０を堆積し、基板表面の平坦化を行い、さらにゲート電極などの素子を形成すればよい。この方法では、工程追加数を最小限に抑えながら、容易に側壁注入（活性化領域１１２と素子分離領域１１０との境界に行うイオン１１１注入）を行うことが可能となる。
【００３６】
この製造方法によれば、通常のトレンチ分離の形成工程に対して、イオン注入の１工程を加えるのみで、上記構造を実現することが可能となる。この場合に、イオン注入により、イオン種１１１の周辺の活性化領域（チャネル）１１２に与えられる損傷は、加熱処理を行うことにより、回復させることが可能である。その熱処理温度は７００〜９００℃、時間は１０〜１２０分が望ましい。
【００３７】
このように、実効的なチャネル幅を低減することによりリセットゲートの容量を低減することが可能となり、リソグラフィ−工程の限界を超えた微細化が可能となる。
【００３８】
本願の実施例により、０．１μｍ程度まで実効的なチャネル幅を縮小することができる。すなわち、チャネル幅は、この方法を用いない従来の形態に比べ、１／２〜１／３程度になり、検出容量部１０４とリセットゲートとの間の容量も１／２から１／３程度に低減できる。
【００３９】
検出容量部１０４の容量が減少すれば、フォトダイオードから検出容量部１０４に転送される電荷を電圧に変換した際の出力電圧の変化量が増加することになる。これにより、検出感度を向上させ、Ｓ／Ｎ（信号対ノイズ比）の向上が図れるため、ＭＯＳ型固体撮像装置の画像向上が可能となる。
【００４０】
ここで、ゲート長はできる限り長いことが好ましく、少なくともゲート長よりもゲート幅の方が短いことが望ましい。第一の理由として、ゲート長を長くすれば、チャネル幅のばらつきが平均化されることになり、アレイ状に形成される各セルに形成されるリセットトランジスタの特性ばらつきを低減することが可能なためである。また、第二の理由として、ゲート長を長くすることにより、リセットトランジスタのドレイン・ソ−ス間への最大印加電圧を大きくすることが可能となり、リセットゲートをオンにしたときに、検出容量部１０４の電荷の除去が容易となるためである。
【００４１】
ゲート長は、０．１μｍ以上、１．０μｍ以下とすることが好ましい。０．１μｍ以下ではゲート長が短すぎて、ホットチャネル効果などにより、良好なトランジスタ特性を得ることが難しい。また、１．０μｍ以上では、検出容量部１０４とリセットゲートとの容量が検出容量部１０４の容量に対して無視できなくなるためである。これにより、検出容量部１０４への印加電圧は１〜５Ｖまで印加することが可能となる。
【００４２】
（実施の形態２）
本発明の実施の形態２の固体撮像装置の上面図、断面図をそれぞれ、図５、図６に示す。フォトダイオード１０１のリーク電流の低減を考慮すると、少なくともフォトダイオード１０１の活性化領域と素子分離領域との境界付近に、フォトダイオード１０１を形成する電荷を供給するイオン(通常Ｎ型)と逆極性の電荷を供給するイオン（通常Ｐ型）を注入し、分布させることが好ましい。また、図５に示すように、連続して（すなわち、単位セルにおける活性化領域の全体を囲むように）、フォトダイオード１０１やチャネルを形成する電荷を供給するイオン(通常Ｎ型)と逆極性の電荷を供給するイオン（通常Ｐ型）を注入しても構わない。図５において、活性化領域と素子分離領域との境界線１００を示す。境界線１００に囲まれた領域の内側が活性化領域であり、外側が素子分離領域である。
【００４３】
本実施の形態２と実施の形態１の違いは、活性化領域と素子分離領域との境界１００付近に、フォトダイオード１０１を形成する電荷を供給するイオン(通常Ｎ型)と逆極性の電荷を供給するイオン（通常Ｐ型）を分布させることである。それ以外の構成は図１，図２と同様である。
【００４４】
フォトダイオードにリーク電流が存在する場合、入射光が無くとも電荷が発生し、あたかも入射光があるかのように出力信号が発生する。これはノイズ（白キズ）となる。通常、リセットトランジスタもフォトダイオードもチャネルはＮ型であり、フォトダイオードの活性化領域と素子分離領域との境界付近に分布させるのは、Ｐ型イオンである。つまり、フォトダイオードの活性化領域と素子分離領域との境界付近には、図５に示すようにＰ型と同種のイオン種１１１を分布させることが好ましい。
【００４５】
なぜなら、製造工程において、このイオン注入を同時に行うことより、工程数を増加させることなく、図５，図６のように、イオン１１１を分布させることが可能であるからである。上記の実施例によれば、さらに、工程数を増加させることなく、ノイズが低減し画質向上が可能となる。
【００４６】
（実施の形態３）
本発明の実施の形態３の固体撮像装置の上面図を図７に示す。
【００４７】
実施の形態２では、フォトダイオード１０１と検出容量部１０４とが１対１で構成される場合について説明した。それに対して、本実施の形態３では、フォトダイオード１０１と検出容量部１０４／リセットトランジスタ／増幅トランジスタとが多対１で構成される。その場合の比率は、２対１か４対１とすることが一般的である。２対１とした場合は２画素１セルと呼ばれ、４対１とした場合は４画素１セルと呼ばれる。この多対１の構成によれば、通常の１対１の構成に比べてトランジスタの占める面積が狭くなるため、フォトダイオード１０１の面積が広くなるという利点がある。
【００４８】
本実施の形態３でも、実施の形態１や２と同様に、フォトダイオード１０１と素子分離領域との境界１００付近に、また、トランジスタのチャネルと素子分離領域との境界１００付近に、フォトダイオード１０１の多数キャリヤとは逆極性のキャリヤを供給するイオン種を分布させる。こうすることで、フォトダイオード１０１の白キズを低減させると同時に、検出容量部１０４の容量を低減させることができる。また、製造工程を増やすことなく実現することができるという効果もある。
【００４９】
（実施の形態４）
本発明の実施の形態４の固体撮像装置の上面図を図８に示す。
【００５０】
本実施の形態４が実施の形態３と違う点は、検出容量部１０４／リセットトランジスタ／増幅トランジスタが、ドレイン／ソースを共用せず、分離している点である。こうすることで、フォトダイオード１０１／トランジスタの配置に自由度を増すことが可能である。
【００５１】
この場合にも、フォトダイオード１０１と素子分離領域との境界１００付近に、また、トランジスタのチャネルと素子分離領域との境界１００付近に、フォトダイオード１０１の多数キャリヤとは逆極性のキャリヤを供給するイオン種を分布させる。こうすることで、実施の形態３と同様、フォトダイオード１０１の白キズを低減させると同時に、検出容量部１０４の容量を低減させることができる。
【産業上の利用可能性】
【００５２】
本発明は、特に微細化されたＭＯＳ型固体撮像装置および当該固体撮像装置を備えるカメラに適しており、高感度で高画質なイメージセンサー、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに備えられるカメラ、情報処理機器に接続されるカメラユニット等に適している。
【図面の簡単な説明】
【００５３】
【図１】図１は、本発明の実施の形態１による固体撮像装置の構造図（上面図）である。
【図２Ａ】図２Ａは、本発明の実施の形態１による固体撮像装置の構造図（断面図）である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１による固体撮像装置の構造図（断面図）である。
【図３Ａ】図３Ａは、トランジスタのチャネル幅縮小に関しての説明図である。
【図３Ｂ】図３Ｂは、トランジスタのチャネル幅縮小に関しての説明図である。
【図４Ａ】図４Ａは、本発明の実施の形態２の固体撮像装置の製造方法である。
【図４Ｂ】図４Ｂは、本発明の実施の形態２の固体撮像装置の製造方法である。
【図４Ｃ】図４Ｃは、本発明の実施の形態２の固体撮像装置の製造方法である。
【図５】図５は、本発明の実施の形態２による固体撮像装置の構造図（上面図）である。
【図６Ａ】図６Ａは、本発明の実施の形態２による固体撮像装置の構造図（断面図）である。
【図６Ｂ】図６Ｂは、本発明の実施の形態２による固体撮像装置の構造図（断面図）である。
【図７】図７は、本発明の実施の形態３による固体撮像装置の構造図（上面図）である。
【図８】図８は、本発明の実施の形態４による固体撮像装置の構造図（上面図）である。
【図９】図９は、従来の固体撮像装置の構成図である。
【図１０】図１０は、従来の固体撮像装置の構造図（上面図）である。
【図１１Ａ】図１１Ａは、従来の固体撮像装置の構造図（断面図）である。
【図１１Ｂ】図１１Ｂは、従来の固体撮像装置の構造図（断面図）である。
【図１２】図１２は、固体撮像装置の検出容量部の容量に関しての説明図である。
【符号の説明】
【００５４】
１０  信号取り出し領域
１２−１−１〜１２−３−３ フォトダイオード
１３−１−１〜１３−３−３  電荷転送トランジスタ
１４−１−１〜１４−３−３  増幅トランジスタ
１５−１−１〜１５−３−３  リセットトランジスタ
２１  水平シフトレジスタ
２２  垂直シフトレジスタ
２３−１〜３  リセット配線
２４−１〜３  水平画素選択配線
２５−１〜３  電流安定トランジスタ
２６−１〜３  垂直信号配線
２８−１〜３  電圧入力トランジスタ
１００  活性化領域と素子分離領域との境界線
１０１  フォトダイオード
１０２  配線
１０３  転送ゲート電極
１０４  検出容量部
１０５  電荷増幅トランジスタ
１０６  ドレイン領域
１０７  ゲート絶縁膜
１０８  リセットゲート電極
１０９  シリコン絶縁膜
１１０  素子分離領域
１１１  イオン（イオン種）
１１２  活性化領域
１１３  半導体基板（Ｓｉ基板）
１１４  ゲート電極（電荷増幅用トランジスタ）
１１５  ソ−ス領域（電荷増幅用トランジスタ）
１１６  シリコン絶縁膜
１１７  トレンチ
【図１】
2006196884.tif 000003
【図２Ａ】
2006196884.tif 000004
【図２Ｂ】
2006196884.tif 000005
【図３Ａ】
2006196884.tif 000006
【図３Ｂ】
2006196884.tif 000007
【図４Ａ】
2006196884.tif 000008
【図４Ｂ】
2006196884.tif 000009
【図４Ｃ】
2006196884.tif 000010
【図５】
2006196884.tif 000011
【図６Ａ】
2006196884.tif 000012
【図６Ｂ】
2006196884.tif 000013
【図７】
2006196884.tif 000014
【図８】
2006196884.tif 000015
【図９】
2006196884.tif 000016
【図１０】
2006196884.tif 000017
【図１１Ａ】
2006196884.tif 000018
【図１１Ｂ】
2006196884.tif 000019
【図１２】
2006196884.tif 000020