(57)【要約】      （修正有）【課題】十分な測定精度の得られる検査を実現すると共に検査回路の検査を可能にする。【解決手段】マトリックス状に配置された複数の画素と、前記複数の画素に対応してそれぞれ設けられて複数の信号線と前記画素とを接続する複数のスイッチング素子と、第１の電位信号が入力される第１の端子と、第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号とを比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くした比較結果を得ることにより、前記画素の検査時において、前記第１及び第２の端子のうちの少なくとも一方に接続された前記複数の信号線のうちの所定の信号線の電位を２値化する差動増幅器４ａと、前記差動増幅器を検査するために、前記第１及び第２の端子に、相互に異なる電位を供給する電圧供給手段３’とを具備する。【選択図】図１２
2006201737.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数の走査線及び複数の信号線と、
前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極と、
前記信号線に電気的に接続され、前記画素電極に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、
前記増幅器を検査するために、前記第１及び第２の端子に、相互に異なる電位を供給する電圧供給手段と、を具備したことを特徴とする電気光学装置用基板。
【請求項２】
前記増幅器は、前記第２の端子も前記信号線に電気的に接続されていることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項３】
前記第１の端子には奇数列の前記信号線が、前記第２の端子には偶数列の前記信号線が電気的に接続されることを特徴とする請求項２に記載の電気光学装置用基板。
【請求項４】
前記第２の端子には、前記第２の電位信号を供給するための供給線が電気的に接続されていることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項５】
前記第２の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項６】
奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、
前記接続手段は、前記第１及び第２の端子のいずれか一方と前記奇数列又は偶数列の信号線とを電気的に接続することを特徴とする請求項１に記載の電気光学装置用基板。
【請求項７】
前記電圧供給手段は、前記信号線を含むことを特徴とする請求項１に記載の電気光学装置用基板。
【請求項８】
前記電圧供給手段は、相互に独立した２本の信号線を含むことを特徴とする請求項１に記載の電気光学装置用基板。
【請求項９】
前記電圧供給手段は、１本の信号線と、
前記１本の信号線に時分割に供給される相互に異なるレベルの電位を前記第１及び第２の端子に独立して与える手段を含むことを特徴とする請求項１に記載の電気光学装置用基板。
【請求項１０】
前記第１及び第２の端子を短絡するイコライズ手段を更に具備したことを特徴とする請求項１に記載の電気光学装置用基板。
【請求項１１】
一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に請求項１から請求項１０のいずれか一項に記載の電気光学装置用基板を用いたことを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を用いたことを特徴とする電子機器。
【請求項１３】
互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極と、を有する電気光学装置用基板の検査方法であって、
前記信号線に電気的に接続され、前記画素電極に供給された第１の電位信号が入力される第１の端子と、第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器を検査するために、前記第１及び第２の端子に、相互に異なる電位を供給する手順と、
前記増幅器を駆動して、前記第１及び第２の端子の電位の差を増幅させる手順と、
前記増幅された前記第１及び第２の端子の電位を出力して前記増幅器を検査する手順と、
を具備したことを特徴とする電気光学装置用基板の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関し、特に、複数の画素にそれぞれ設けられた複数のスイッチング素子を有する電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、液晶装置等の表示装置は、携帯電話、プロジェクタ等の機器に広く使用されている。ＴＦＴ（Thin Film Transistor）等を用いた液晶表示装置は、ＴＦＴ基板と対向基板とを貼り合わせて、両基板間に液晶を封入して構成されている。一般に、製造された液晶装置が正常に作動するか否かの検査は、完成品に対して行われる。例えば、所定の画像信号を液晶装置に表示データとして入力し、投影、表示等させることによって、正しくデータが表示されるか、欠陥画素の有無のチェックが行われていた。
【０００３】
しかし、完成品について検査を行う方法を採用した場合には、基板の製造工程後に不良品が発見されることとなる。このため、不良品の発見が遅れてしまい、製造工程の管理面からみると好ましくないという欠点がある。
【０００４】
例えば、工程管理に不良発見の情報がフィードバックされるまでの時間が長くなる。その結果、歩留まり低下期間が長期化し、製造コストが上昇する。また、試作品の場合も、試作品の評価から設計にフィードバックされるまでの期間が長期化するため、開発期間の長期化、開発コストの上昇に繋がる。さらに、製品完成後は、いわゆるリペア、すなわち不良箇所の修理が困難である。  
そこで、基板の製造工程内において、不良の発見、特に、表示装置の欠陥画素の発見を行うことが望まれている。
【０００５】
そのような検査方法の一つとして、液晶表示装置の電極パッドに検査用プローブを接触させて、所定の電流を供給することによって、液晶表示装置の検査を行う技術が提案されている（例えば特許文献１参照）。同様に、画素のコンデンサ容量特性から、ＴＦＴ基板の各画素に所定の電圧を印加して、放電電流及び放電電圧の波形に基づいてＴＦＴの機能を検査する技術が提案されている（例えば特許文献２参照）。
【０００６】
また、ＴＦＴ基板の画素電極に対応する検査用の対向電極を用いて、画素電極の電位の変化量を検出することによって、各画素電極の動作検査を行う技術も提案されている（例えば特許文献３参照）。
【特許文献１】特開平5-341302号公報
【特許文献２】特開平7-333278号公報
【特許文献３】特開平10-104563号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述した特許文献１及び特許文献３に記載の技術による場合、検査装置において、基板の外部から電極パッド等に所定のプローブ等を接触あるいは近接させるための機械的な位置精度が要求される。その結果、機械的なアライメント精度を確保するために検査時間が長くなるという問題がある。さらに、高精細な液晶表示装置の場合は、多くの電極パッドに対して細いプローブ等を機械的な制御を行って接触させなければならなくなり、これらの方法が適用できない場合もある。
【０００８】
また、一般的には、電極の付加容量を含む画素自体の容量に比べて、液晶表示装置と測定装置間の各種容量成分、例えばソース線、ビデオ線、電極パッド端子等における容量の方が極めて大きい。画素電極に印加する電圧は、ソース線等の容量と画素自体の容量との比に応じて決まり、微少な電圧レベルである。このため、画素に保持されている電圧を電極パッド等から取り出そうとすると、ソース線等の容量による影響によって、微少なレベルの画素電位に対して大レベルのノイズが重畳されることになり、画素保持電圧の測定精度は極めて悪化し、十分な測定精度は得られない。
【０００９】
本発明は、以上の点に鑑みてなされたもので、外部からのプローブを接触される等の必要がなく、十分な測定精度が得られる検査を実現すると共に、検査回路の検査を可能にすることができる電気光学装置用基板及びその検査方法、並びに電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電気光学装置用基板は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極と、前記信号線に電気的に接続され、前記画素電極に供給された第１の電位信号が入力される第１の端子と、参照電位としての第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器と、前記増幅器を検査するために、前記第１及び第２の端子に、相互に異なる電位を供給する電圧供給手段と、を具備したことを特徴とする。
【００１１】
このような構成によれば、差動増幅器の第１及び第２の端子の少なくとも一方には、信号線が接続される。差動増幅器は第１の信号と第２の信号とを比較することよって、画素の検査時において、第１及び第２の端子のうちの少なくとも一方に接続された信号線の電位を２値化する。信号線によって画素の電位を取り出すことができ、差動増幅器の出力によって画素の良不良を判定することができる。電圧供給手段は、差動増幅器の第１及び第２の端子に、相互に異なる電位を供給する。差動増幅器が正常に機能する場合には、第１及び第２の端子は供給された電位に応じて２値化される。差動増幅器の出力を判定することで、差動増幅器の良不良を判定することができる。
【００１２】
また、前記増幅器は、前記第２の端子も前記信号線に電気的に接続されていることを特徴とする。
【００１３】
このような構成によれば、増幅器を用いて、信号線の電位の検査が可能である。
【００１４】
また、前記第１の端子には奇数列の前記信号線が、前記第２の端子には偶数列の前記信号線が電気的に接続されることを特徴とする
このような構成によれば、偶数列の画素と奇数列の画素とに夫々異なる電位を書込むことによって、差動増幅器の出力から偶数列の画素と奇数列の画素の両不良を判定することができる。
【００１５】
また、前記第２の端子には、前記第２の電位信号を供給するための供給線が電気的に接続されていることを特徴とする。
【００１６】
このような構成によれば、供給線によって第２の端子に第２の電位信号を供給することができる。
【００１７】
前記第２の端子には、前記参照電位を供給する信号線が電気的に接続されていることを特徴とする。
【００１８】
このような構成によれば、参照電位を供給する信号線によって第２の端子に参照電位を供給することができる。
【００１９】
また、本発明の他の形態によれば、奇数列の信号線と偶数列の信号線とに夫々電気的に接続される接続手段とを更に具備し、前記接続手段は、前記第１及び第２の端子のいずれか一方と前記奇数列又は偶数列の信号線とを電気的に接続することを特徴とする。
【００２０】
このような構成によれば、第１又は第２の端子の一方に、複数の信号線のうちの所定の信号線を接続し、他方には所定の参照電圧が供給することができる。
【００２１】
また、前記電圧供給手段は、前記信号線を含むことを特徴とする。
【００２２】
このような構成によれば、信号線を介して第１及び第２の端子に、相互に異なる電位を印加することができる。
【００２３】
また、前記電圧供給手段は、相互に独立した２本の信号線を含むことを特徴とする。
【００２４】
このような構成によれば、相互に独立した２本の信号線によって、第１及び第２の端子に、相互に異なる電位を印加することができる。
【００２５】
また、本発明の他の形態によれば、前記電圧供給手段は、１本の信号線と、前記１本の信号線に時分割に供給される相互に異なるレベルの電位を前記第１及び第２の端子に独立して与える手段を含むことを特徴とする。
【００２６】
このような構成によれば、信号線を時分割に用いて、相互に異なるレベルの電位を第１及び第２の端子に独立して与えることができる。
【００２７】
また、前記第１及び第２の端子を短絡するイコライズ手段を更に具備したことを特徴とする。
【００２８】
このような構成によれば、第１及び第２の端子にノイズが混入している場合やオフセットが生じている場合等においても、差動増幅器の正確な検査が可能である。
【００２９】
本発明に係る電気光学装置は、一対の基板間に電気光学物質を挟持してなる電気光学装置において、前記一対の基板の一方に上記電気光学装置用基板を用いたことを特徴とする。
【００３０】
また、本発明に係る電子機器は、上記電気光学装置を用いたことを特徴とする。
【００３１】
このような構成によれば、外部からのプローブを接触される等の必要がなく、十分な測定精度の得られる検査のできる電気光学装置用基板を用いた電気光学装置又は電子機器が実現できる。
【００３２】
また、本発明に係る電気光学装置用基板の検査方法は、互いに交差する複数の走査線及び複数の信号線と、前記複数の走査線及び前記複数の信号線の交差に対応してマトリックス状に配置された複数の画素電極と、を有する電気光学装置用基板の検査方法であって、前記信号線に電気的に接続され、前記画素電極に供給された第１の電位信号が入力される第１の端子と、第２の電位信号が入力される第２の端子とを具備し、前記第１の電位信号と前記第２の電位信号との電位を比較して、前記第１の電位信号が低い場合には前記第１の端子の電位をより低くし、前記第１の電位信号が高い場合には前記第１の端子の電位をより高くして出力する増幅器を検査するために、前記第１及び第２の端子に、相互に異なる電位を供給する手順と、前記増幅器を駆動して、前記第１及び第２の端子の電位の差を増幅させる手順と、前記増幅された前記第１及び第２の端子の電位を出力して前記増幅器を検査する手順と、を具備したことを特徴とする。
【００３３】
このような構成によれば、差動増幅器を検査するために、第１及び第２の端子に、相互に異なる電位を供給する。差動増幅器を駆動することによって、第１及び第２の端子の電位の差を増幅させる。差動増幅器が正常に動作すれば、第１及び第２の端子供給された相互に異なる電位の差が微少な場合でも、第１及び第２の端子に印加された電位の大小に基づく増幅出力が得られる。この出力を出力することにより、その値から差動増幅器が正常に動作しているか否かを判断することができる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００３５】
ここでは、本発明の電気光学装置用基板の一例として、液晶表示装置に用いるアティブマトリックス型表示装置用基板を例にとって説明する。
【００３６】
（第１の実施の形態）
本実施の形態は基板に組み込まれている検査回路が正常に動作するか否かを検査するためのものである。説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
【００３７】
図１はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。液晶表示装置の素子基板１は、アクティブマトリックス型表示装置用基板であるＴＦＴ基板である。素子基板１は、表示素子アレイ部２と、プリチャージ回路部３と、表示データ読み出し回路部４を含む。表示部となる表示素子アレイ部２は、マトリックス状に２次元に配置されたｍ行×ｎ列の複数の画素２ａを有している。ここで、ｍ，ｎはそれぞれ整数である。素子基板１は、表示素子アレイ部２のＸ方向（横方向）及びＹ方向（縦方向）に並んだ複数の画素２ａを駆動するために、Ｘドライバ部（X-Driver）５ａと、Ｙドライバ部（Y-Driver）５ｂと、トランスミッションゲート部６と、ビデオ信号線７とを含む。Ｘドライバ部５ａ、Ｙドライバ部５ｂ、トランスミッションゲート部６及びビデオ信号線７が、データ書込手段及びデータ読出手段のそれぞれを構成する。トランスミッションゲート部６は、Ｘドライバ部５ａからの出力タイミング信号に応じて、ビデオ信号線７から入力される画素データ信号を供給する。ビデオ信号線７は、マトリックス状の表示素子アレイ部２の奇数列に信号を供給する信号線と、偶数列に信号を供給する信号線とを有し、それぞれの端子ｉｎｏとｉｎｅとに接続されている。
【００３８】
表示素子アレイ部２は、図１の右から第１列、第２列、・・第ｎ列で、上から第１行、第２行、・・第ｍ行のマトリックスであるが、図１では、説明を簡単にするために、４（行）×６（列）のマトリックスの画素からなる回路の例を示している。  
プリチャージ回路部３は、後述するように、各種特性の検査のために、各画素にプリチャージ電圧を印加するためのものである。なお、プリチャージ電圧としては種々の電圧を選択することができ、例えば、電源電圧Ｖｄｄでもよく、接地電位でもよく、あるいはこれらの中間電位でもよい。
【００３９】
表示データ読み出し回路部４は、２次元マトリックスの奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）の１組のソース線に対して接続された１つの差動増幅器４ａが、複数設けられている。検査時に用いられるテスト回路としての表示データ読み出し回路部４が、アクティブマトリックス駆動型の液晶表示パネルの素子基板に形成されている。
【００４０】
次に、表示素子アレイ部２の単位表示素子である画素２ａについて説明する。図２は画素２ａの等価回路図である。  
各画素２ａは、スイッチング素子である薄膜トランジスタ（以下、ＴＦＴという）１１と、画素電極、共通電極、及び液晶からなる液晶容量Ｃｌｃと、液晶容量Ｃｌｃに並列に接続された付加容量Ｃｓとを含む。ＴＦＴ１１のドレイン端子に液晶容量Ｃｌｃと付加容量Ｃｓのそれぞれの一端が接続されている。付加容量Ｃｓの他端は、共通固定電位ＣｓＣＯＭに接続されている。ＴＦＴ１１のゲート端子ｇはＹドライバ５ｂからの走査線Ｇに接続されている。ＴＦＴ１１のゲート端子ｇに所定の電圧信号が入力されてＴＦＴ１１がオンすると、ソース線Ｓに接続されたＴＦＴ１１のソース端子ｓに印加されている電圧が液晶容量Ｃｌｃと付加容量Ｃｓに印加され、供給された所定の電位が維持される。
【００４１】
図３は、表示データ読み出し回路部４の差動増幅器４ａの具体的な回路図である。図３に示す差動増幅器４ａは、２次元マトリックスの一方向、ここでは、Ｘ方向におけるｎ個の画素（ｎは整数で、偶数）に対して、（ｎ／２）個設けられている。従って、ｎ列の画素に対して、（ｎ／２）個の差動増幅器４ａが対応する複数のソース線に電気的に接続されている。なお、本発明では差動増幅器に限らず、複数の電位を比較してその大小差を増幅する機能を有する増幅器を用いれば、本発明の機能をなすことができる。
【００４２】
各差動増幅器４ａは、２つのＰチャネル型のトランジスタ２１，２２と、２つのＮチャネル型のトランジスタ２３，２４とを含む。トランジスタ２１，２３のゲートは端子ｓｏに接続され、トランジスタ２２，２４のゲートは端子ｓｅに接続される。トランジスタ２１，２２のソース・ドレイン路同士は直列接続され、トランジスタ２３，２４のソース・ドレイン路同士も直列接続される。端子ｓｏ，ｓｅ相互間に、トランジスタ２１，２２同士のソース・ドレイン路と、トランジスタ２３，２４同士のソース・ドレイン路とが並列接続されている。
【００４３】
端子ｓｏは、奇数列の画素のソース線Ｓ１，Ｓ３，Ｓ５，・・に電気的に接続されている。端子ｓｅは、偶数列の画素のソース線Ｓ２，Ｓ４，Ｓ６，・・に接続されている。各差動増幅器４ａのトランジスタ２１と２２の端子ｓｐは、表示データ読み出し回路部４の第１の駆動パルス電源ＳＡｐ−ｃｈを供給する端子４ｂに接続されている。各差動増幅器４ａのトランジスタ２３と２４の端子ｓｎは、表示データ読み出し回路部４の第２の駆動パルス電源ＳＡｎ−ｃｈを供給する端子４ｃに電気的に接続されている。
【００４４】
増幅手段としての交差結合形増幅器である差動増幅器４ａは、後述するように、端子ｓｏ，ｓｅに接続された２つのソース線Ｓ、すなわち奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）において、一方には高い電圧が、他方には低い電圧が供給された場合に、差動増幅器４ａは、奇数列と偶数列の２つのソース線Ｓ（ｏｄｄ）とＳ（ｅｖｅｎ）に現れる、それぞれの電圧差に応じて、低い電圧の方のソース線の電圧をより低くし、高い電圧の方のソース線電圧をより高くするように動作する。
【００４５】
図３の差動増幅器４ａにおいて、端子４ｂに接続される端子ｓｐは、出力レベルをハイレベルの信号（以下、単にＨＩＧＨという）にするタイミング信号が入力される端子である。端子４ｃに接続される端子ｓｎは、出力レベルをローレベルの信号（以下、単にＬＯＷという）にするタイミング信号が入力される端子である。
【００４６】
このように構成された差動増幅器４ａにおいては、端子ｓｎにＬＯＷを与え、端子ｓｐにＨＩＧＨを与える。ここで、例えば、端子ｓｅが端子ｓｏに比べてわずかでも高い電位とすると、トランジスタ２４が最初にオンする。トランジスタ２４がオンとなるので、端子ｓｏは端子４ｃの低い接地電位まで落ちる。そして、端子ｓｏが端子４ｃの低い接地電位まで落ちるので、ゲート端が端子ｓｏに電気的に接続されたトランジスタ２１がオンなる。その結果、端子ｓｅは端子４ｂの高い電源電圧Ｖｄｄまで上昇する。
【００４７】
このように、差動増幅器４ａは、隣り合う２つのソース線の高い電位の方のソース線の電位をより高くし、低い電位の方のソース線の電位をより低くするように機能する。  
なお、図１では、隣り合う２つのソース線に１つの差動増幅器４ａを設けている。これは、素子基板１上に差動増幅器４ａを形成し易いからであるとともに、外来ノイズがあった場合に両方のソース線に同じように影響を及ぼすからであり、隣り合わない画素のソース線に対して１つの差動増幅器を設けてもよい。
【００４８】
以上のような構成のアクティブマトリックス型表示装置である液晶表示装置の素子基板が製造工程において製造されると、対向基板と貼り合わせて液晶を封入する前の素子基板自体の電気特性を評価あるいは検査することができる。電気的特性の検査対象とする不良としては、素子基板の各画素のデータ保持用キャパシタ（付加容量Ｃｓ）のリークによるＬＯＷ固定不良、スイッチング素子であるＴＦＴのソース・ドレイン間リークによるＨＩＧＨ固定不良等がある。
【００４９】
次に、このように構成された基板の検査及び動作について説明する。製造工程における素子基板１の検査の手法について説明する前に、図１に示すＴＦＴ基板が対向基板と貼り合わされて液晶が封入されて完成された液晶表示装置が、通常の画像表示を行うときの動作について説明する。
【００５０】
まず、２本のビデオ信号線７には、それぞれ奇数列と偶数列の画素信号である画素データ信号が、ビデオ信号線７の入力端子ｉｎｅとｉｎｏに入力される。それぞれの画素データ信号は、Ｘドライバ５ａからの列選択信号に応じて、トランスミッションゲート部６のそれぞれのトランジスタを介して、各ソース線Ｓへ供給される。
【００５１】
各ソース線Ｓに供給された画素信号は、Ｙドライバ５ｂからの走査線ＧがＨＩＧＨになって選択された行の各画素２ａに書き込まれる。即ち、選択された走査線Ｇにおいて、ソース線Ｓに供給される画素データ信号が対応する画素２ａに表示用の画素データ信号として供給されて保持される。この動作を、行順次で行うことにより、液晶表示装置の表示素子アレイ部２には、所望の画像が表示される。
【００５２】
プリチャージ回路部３は、走査線ＧがＨＩＧＨになる前に、プリチャージ電圧Ｖｐｒｅを各ソース線Ｓに印加するための回路である。プリチャージ電圧Ｖｐｒｅは、プリチャージ回路部３の端子３ａに供給される。プリチャージ電圧Ｖｐｒｅを供給するタイミングは、プリチャージゲート端子３ｂに与える電圧によって決定される。  
従って、製品あるいは試作品としての液晶表示装置として画像表示が行われるときは、素子基板１の表示データ読み出し回路部４は、動作せず使用されない。
【００５３】
次に、素子基板１において、図１に示す回路部分が半導体プロセスの工程によって製造された後に、素子基板１の状態において行われる検査の手順について説明する。この素子基板１の検査において、表示データ読み出し回路部４が動作して使用される。  
まず検査方法を実現するための検査システムについて説明する。図４は検査システムの構成図である。素子基板１と、画素データの書き込みと読み込みができるテスト装置３１とを、接続ケーブル３２を介して接続する。接続ケーブル３２は、素子基板１のデータ線７の端子ｉｎｏ，ｉｎｅ、表示データ読み出し回路部４の信号線の端子４ｂ、４ｃ、プリチャージ回路部３の端子３ａ、３ｂ等を、テスト装置３１に電気的に接続する。
【００５４】
テスト装置３１から、後述する所定の順番で、所定の電圧を各端子に供給することによって、素子基板１の電気的特性の検査を行うことができる。以下に、その検査内容として、上述したＬＯＷ固定不良とＨＩＧＨ固定不良の有無についての検査を行う手順を説明する。
【００５５】
先ず、検査の全体の流れを説明する。図５は、その検査の流れの例を示すフローチャートである。  
表示データ読み出し回路部４の各差動増幅器４ａを非動作状態にする。具体的には、第１の駆動パルス電源ＳＡｐ−ｃｈと第２の駆動パルス電源ＳＡｎ−ｃｈを、それぞれ電源電圧Ｖｄｄと接地電位の中間電位（Ｖｄｄ／２）にする。その状態で、ビデオ信号線７の入力端子ｉｎｏ，ｉｎｅから、セルである各画素に所定の画素データ信号を入力、すなわち書き込む（ステップ（以下、Ｓと略す）１）。具体的には、奇数側のソース線Ｓ（ｏｄｄ）にＨＩＧＨを、偶数側のソース線Ｓ（ｅｖｅｎ）にＬＯＷを供給することによって、選択された行の奇数番目の画素にはＨＩＧＨが書き込まれ、偶数番目の画素にはＬＯＷが書き込まれる。この書込工程が、行毎に行われ、全行の画素が書込まれる。図６（ａ）は、４（行）×６（列）の各画素に書き込まれる画素データのＬＯＷ（Ｌ）と、ＨＩＧＨ（Ｈ）の状態を示す図である。図６（ａ）に示すように、表示素子アレイ部２の各画素データは、ＬＯＷ（Ｌ）の列とＨＩＧＨ（Ｈ）の列が交互に表れるマトリックスとなる。
【００５６】
次に、表示データ読み出し回路部４を動作させながら、書き込まれた画素データを行毎に読み出す（Ｓ２）。表示データ読み出し回路部４の動作については後述する。後述するように、表示データ読み出し回路部４が動作するときに、最初のプリチャージ期間は、やや長くしており、それによりデータ保持用キャパシタ（Ｃｓ）において電流リーク現象による電圧の変化が確実に表れるようにしている。すなわち、表示データ読み出し回路部４は、画素データを読み出すときに、信号線上の信号出力を増幅して出力する出力工程を実行する。
【００５７】
そして、テスト装置３１は、読出工程において読み出した画素データと、書込工程において書き込んだ画素データとを比較する（Ｓ３）。この比較工程においては、各画素について書き込んだ画素データと読み出した画素データが一致しているか否かが判断される。  
テスト装置３１は、書き込んだ画素データと読み出した画素データが一致していないセル、すなわち画素を特定し、異常セルとして、例えばセル番号等のデータを、図示しないモニタの画面上に表示するように出力する（Ｓ４）。
【００５８】
次に、図７のタイミングチャートを用いて、図５のＳ２の画素データの読み出し動作を説明する。図７は、図１の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、基準となる列に対して、検査対象の列が正常であるか否かを判定することによって行われる。まず、基準とする列を偶数列とし、検査対象とする列を奇数列とする。図７に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【００５９】
初めに、図６（ａ）に示すように、偶数列の画素を基準データ書き込み用とし，偶数側の画素にＬＯＷが、被検査用の奇数側の画素にＨＩＧＨが書き込まれ、被検査対象の奇数列の各画素の検査が行われる。
【００６０】
図７に示すように、全画素へ上述した所定の画素データの書き込み後、プリチャージ回路部３の端子３ｂに供給されるプリチャージゲート電圧ＰＣＧが、ＨＩＧＨとなり、プリチャージが行われる。プリチャージ状態で所定時間経た後に、読み出し動作が開始される。なお、各ソース線Ｓのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）ＶｐｒｅはＨＩＧＨとＬＯＷの中間電位にし、図２に示すＣｓＣＯＭ電位を（ＬＯＷ電位−ΔＶ）とする。ＣｓＣＯＭ電位を（ＬＯＷ電位−ΔＶ）とするのは、データ保持用キャパシタＣｓがリーク不良である場合、リーク先のＣｓＣＯＭ電位が（Ｌｏｗ電位−ΔＶ）となるため、読み出し電位は基準側の電位より低くなるようにするためである。そして、最初のプリチャージ期間は、やや長い時間を設定しておき、リーク不良による電圧変化が現れるようにする。
【００６１】
第１行目の読み出し動作では、まずプリチャージゲート電圧ＰＣＧをＬＯＷにしてプリチャージを停止し、次に走査線Ｇ１の電位をＨＩＧＨにして第１行目の画素トランジスタである各ＴＦＴ１１をＯＮする。走査線Ｇ１に接続された画素すべてのＴＦＴ１１が一斉にＯＮする。その結果、コンデンサＣｓに書き込まれた電荷がソース線Ｓに移動する。ＨＩＧＨが書き込まれた奇数側ソース線（Ｓ（ｏｄｄ））が中間電位付近の高い側の電位から僅かに上昇し、基準側の偶数側ソース線（Ｓ（ｅｖｅｎ））の電位は中間電位付近の低い側の電位から僅かに低下する。ＳＡｎ−ｃｈ駆動パルス電源をＬＯＷにし、続いてＳＡｐ−ｃｈ駆動パルス電源をＨＩＧＨにすることによって、表示データ読み出し回路部４を起動する。
【００６２】
しかし、奇数側の画素のデータ保持用キャパシタＣｓのリークが生じていた場合は、図７において点線Ｌ１で示すように、偶数側ソース線（Ｓ（ｅｖｅｎ））の電位より奇数側ソース線（Ｓ（ｏｄｄ））の電位の方がより低下する。その結果、点線Ｌ２で示すように、偶数側の電位が上昇する。
【００６３】
ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになることで中間電位より僅かに低い側の電位がＬＯＷに、続いてＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨになることで中間電位より僅かに高い側の電位がＨＩＧＨに変化する。これは、上述したように、表示データ読み出し回路部４の各差動増幅器４ａの動作により、２つのソース線Ｓに現れる高低２つの電位レベルが夫々端子ｓｐ，ｓｎの電圧まで変化して明確になるからである。この動作は走査線Ｇ１に接続された画素すべてにおいて一斉に行われる。  
そして、トランスミッションゲート部６の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出す。
【００６４】
最後のトランスミッションゲートＴＧｎまで開いた後，再びプリチャージ動作に移る。そのプリチャージ動作、すなわち２回目以降のプリチャージ時間は初回ほど長い必要はない。
【００６５】
従って、上述したように、書き込んだ画素データと読み出した画素データを比較し（Ｓ３）、書き込んだ検査対象の奇数側の画素のＨＩＧＨが、読み出したときにＬＯＷとなっているときは、奇数側のその画素は、ＬＯＷ固定不良であると判断することができる。そのようなＬＯＷ固定不良の画素、すなわち異常セルは、検査装置３１において、図示しない表示装置等に出力される（Ｓ４）。
【００６６】
そのプリチャージ動作を停止した後は、第２の走査線Ｇ２の電位をＨＩＧＨにすることによって、第２行目の各画素のＴＦＴ１１をＯＮする。以降同様の動作を、最後の走査線Ｇｍに接続された画素、すなわち、第ｍ行目の各画素の画素データまで読み出す。
【００６７】
読み出した各画素データと書き込んだ各画素データとを比較して、被検査対象の奇数列の各画素にＬＯＷ固定不良があるか否かのチェックを行うことができる。  
次に、偶数列と奇数列の関係を逆にし、すなわち、奇数側の画素を基準データ書き込み用とし、奇数側の画素にＬＯＷを、被検査用の偶数側の画素にＨＩＧＨを書き込み、図５に示す処理と同様の処理を行うことによって、基準となる奇数側の画素に対して、偶数側の画素に、ＬＯＷ固定不良がないかどうかを検査する。
【００６８】
以上のように、奇数と偶数の列のいずれか一方を基準として他方の画素にＬＯＷ固定不良がないかどうかの検査を、奇数と偶数の両列について行うことによって、全画素についてＬＯＷ固定不良がないかどうかを検査することができる。
【００６９】
次に図８を参照して、ＨＩＧＨ固定不良の有無の検査について説明する。図８は、ＨＩＧＨ固定不良の有無の検査における読み出し動作を説明するためのタイミングチャートである。  
上述したＬＯＷ固定不良の場合と同様に、最初に偶数側の画素を基準データ書き込み用とするが、画素データの書き込みにおいては、偶数側の画素にＨＩＧＨを、被検査用の奇数側画素にＬＯＷを書き込む。
【００７０】
全画素への図６（ｂ）に示すような画素データ（図６（ａ）のＨとＬの関係を逆にした状態の画素データ）の書き込み後、プリチャージ状態で所定時間経た後に読み出し動作が開始される。このとき各ソース線Ｓのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）Ｖｐｒｅを（ＨＩＧＨ電位＋ΔＶ）電位とする。プリチャージ電位Ｖｐｒｅを（ＨＩＧＨ電位＋ΔＶ）電位とするのは、ＴＦＴ１１のソース・ドレイン間がリークした場合、リーク先のソース線Ｓの電位は（ＨＩＧＨ電位＋ΔＶ）のため、読み出し電位は基準側の電位より高くなるようにするためである。
【００７１】
読み出し動作では、まずプリチャージを停止し、次に走査線Ｇ１の電位をＨＩＧＨにして各ＴＦＴ１１をＯＮする。各ＴＦＴ１１は走査線Ｇ１に接続された第１行目の画素すべてにおいて一斉にＯＮする。ＨＩＧＨが書き込まれた基準側の偶数側ソース線Ｓ（ｅｖｅｎ）の電位はプリチャージ電位Ｖｐｒｅから僅かに低下し（ＨＩＧＨ電位に変化）、ＬＯＷが書かれた奇数側ソース線Ｓ（ｏｄｄ）の電位は、プリチャージ電位Ｖｐｒｅよりさらに低下する。従って、差動増幅器４ａは、ＬＯＷが書き込まれていた奇数側ソース線Ｓ（ｏｄｄ）の電位をより低くし、ＨＩＧＨが書き込まれていた偶数側ソース線Ｓ（ｅｖｅｎ）の電位はＨＩＧＨ電位を維持する。
【００７２】
しかし、検査対象の奇数側の画素のＴＦＴ１１のソース・ドレイン間のリークが生じていた場合、リーク先の画素のキャパシタＣｓの電位はプリチャージ電位（ＨＩＧＨ電位＋ΔＶ）となり、基準側の偶数側の画素の電位よりも高くなる。よって、画素データの読み出し時、図８の点線Ｌ３で示すように、奇数側のソース線Ｓ（ｏｄｄ）の電位はプリチャージ電位（ＨＩＧＨ電位＋ΔＶ）のままでほとんど変化しない。すなわち、奇数側ソース線Ｓ（ｏｄｄ）の電位は、偶数側のソース線Ｓ（ｅｖｅｎ）の電位より高くなる。ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになることで低い側の電位がＬＯＷに、続いてＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨになることで高い側の電位がＨＩＧＨに変化する。その結果、点線Ｌ４で示すように、偶数側のソース線Ｓ（ｅｖｅｎ）の電位はＬＯＷに、奇数側のソース線Ｓ（ｏｄｄ）の電位はＨＩＧＨになる。
【００７３】
よって、検査対象の画素のセルにおいて、書き込んだ画素データと読み出した画素データが異なるので、異常セルを検出することができる。  
以降の差動増幅器の動作は、上述したＬＯＷ固定不良の検出時と同様である。以上の動作を、今度は基準側を奇数側として、検査対象を偶数側として行うことによって、全ての画素についてＨＩＧＨ固定不良の検査をすることができる。
【００７４】
以上のように、基準側を偶数列と奇数列を入れ替えてＬＯＷ固定不良の検査を行い、同様に、基準側を偶数列と奇数列を入れ替えてＨＩＧＨ固定不良の検査を行うことによって、全ての画素についてＬＯＷ固定不良とＨＩＧＨ固定不良の有無の検査を行うことができる。
【００７５】
なお、上述した例では、基準側の画素にＨＩＧＨあるいはＬＯＷとして検査を行っているが、基準側の画素に中間電位の信号を書き込むようにしてもよい。  
図９を用いて、基準側の画素にＨＩＧＨとＬＯＷの中間電位を書き込んで検査を行う方法について説明する。  
上述したＬＯＷ固定不良の検出の場合と同様に、最初に偶数側の画素を基準データ書き込み用とし、偶数側の画素にＨＩＧＨとＬＯＷの中間電位を、被検査用の奇数側画素にはＨＩＧＨ又はＬＯＷを書き込む。例えば、図１０に示すように、奇数側の画素には、初めにＨＩＧＨを書き込み、偶数側の画素には、ＨＩＧＨとＬＯＷの中間電位（Ｍ）を書き込む。
【００７６】
全画素への書き込み後、プリチャージ状態で所定時間経た後、読み出し動作が開始される。このときソース線Ｓのプリチャージ電位（プリチャージ電圧印加端子３ａに印加される電圧）をＨＩＧＨとＬＯＷの中間電位にする。
【００７７】
読み出し動作では、まずプリチャージを停止し、つぎに走査線Ｇ１の電位をＨＩＧＨにして各ＴＦＴ１１をＯＮする。ＴＦＴ１１は走査線Ｇ１に接続された画素すべてにおいて一斉にＯＮする。基準側の偶数側ソース線の電位は、プリチャージ電位の中間電位のまま変化しない。奇数側のソース線Ｓの電位は、ＨＩＧＨが書き込まれていたので、中間電位より僅かに上昇する。従って、差動増幅器４ａによって、偶数側はＬＯＷに、奇数側はＨＩＧＨになるので、奇数側に書き込んだ画素データはＨＩＧＨで変わらない。
【００７８】
しかし、検査対象の画素のキャパシタンスＣｓにリークが生じていた場合、奇数側のソース線Ｓ（ｏｄｄ）の電位は、中間電位より僅かに低下する。従って、差動増幅器４ａによって、奇数側は図９の点線Ｌ５に示すようにＬＯＷに、偶数側は点線Ｌ６に示すようにＨＩＧＨになるので、奇数側に書き込んだ画素データはＨＩＧＨではなくＬＯＷになる。
【００７９】
以降の動作は、上述したＬＯＷ固定不良の検出時と同様である。以下同様にして、全ての行について、画素データを読み出す。
【００８０】
次に、奇数側にＬＯＷを書き込み（図１０におけるＨをＬに変更した状態）、基準となる偶数側は中間電位を書き込む。そして、上述した奇数側にＨＩＧＨを書き込んで画素データを読み出した時の動作と同じ動作を、全ての画素について行順次で行う。
【００８１】
その結果、基準側に中間電位を書き込み、検査対象側にＨＩＧＨとＬＯＷを書き込み、それぞれの場合の画素データを読み出したデータを、テスト装置３１は得ることができる。ＨＩＧＨとＬＯＷを書き込んだ画素データと、それぞれの場合に読み出した画素データを比較する。このとき、ある画素にＬＯＷを書き込んだ場合とＨＩＧＨを書き込んだ場合のいずれの場合でも、ＬＯＷが読み出されるときは、その画素はキャパシタンスＣｓにリーク不良があることが第一に考えられる。さらにはキャパシタンスまたはＴＦＴの高抵抗、あるいはＴＦＴのソース・ドレイン間リークによって常に検査対象側のソース線電位がプリチャージ電位となり、すなわち読み出し増幅動作がプリチャージ電位同士の電位比較となって、回路の固有の特性によって検査対象側が常にＬＯＷに傾く可能性があると判断することができる。
【００８２】
また、いずれの場合でもＨＩＧＨが読み出されるときは、キャパシタンスＣｓにリーク不良の可能性が除かれるのみで，上記ＬＯＷの場合と同じ不具合の可能性が考えられる。すなわち、基準側に中間電位を書き込み、検査対象側にＬＯＷとＨＩＧＨを書き込んで（ＬＯＷとＨＩＧＨをいずれを先に行ってもよい）、それぞれの場合の画素データを読み出して、比較することによって、セルのキャパシタンスＣｓとＴＦＴの不良を検出することができる。
【００８３】
そして、次に、奇数列を基準側として、偶数側を検査対象側として同様な検査を行うと、全ての画素について、キャパシタンスＣｓとＴＦＴの不良の有無を検査することができる。
【００８４】
以上のように、図９に示す動作によれば、ＨＩＧＨとＬＯＷを書き込んだデータが、読み出したときにＬＯＷあるいはＨＩＧＨに固定していた場合、キャパシタンスＣｓあるいはＴＦＴに何らかの不良があると判断することができる。
【００８５】
図１１は、図１に示す素子基板の回路の変形例を示す回路図である。図１においては、素子基板１Ａの表示データ読み出し回路部４は、プリチャージ回路部３から出力されるソース線Ｓと、トランスミッションゲート部７の間に設けられていた。図１１では、表示データ読み出し回路部４は、接続ゲート部９を介してプリチャージ回路部３から出力されるソース線Ｓと接続されている。
【００８６】
図１１に示す構成によれば、トランスミッションゲート部９の各トランジスタ９ａのゲート端子は、それぞれ接続ゲート端子９ｂに信号線を９ｃ介して接続されている。通常は、接続ゲート端子９ｂの電位は、トランジスタ９ｄのゲート端子がＨＩＧＨとなっているため、信号線９ｃはＬＯＷとなっており、表示データ読み出し回路部４はソース線から切り離されている。よって、図１１の構成によれば、表示データ読み出し回路部４４を使用しないときは、完全に切り離して、差動増幅器４ａの不安定動作状態の影響を受けないようにすることができるというメリットがある。
【００８７】
上述した読み出し動作のときに、信号線９ｃをＨＩＧＨとするように接続ゲート端子９ｂの電位を制御することによって、表示データ読み出し回路部４を動作させることができる。
【００８８】
また、ビデオ信号線７に、カレントミラーアンプを含む差動増幅器１０が設けられている。これは、ビデオ信号線７自体の持つ容量成分等によってＨＩＧＨ・ＬＯＷ信号の差が小さくなることを防止するのが目的で、ＨＩＧＨ，ＬＯＷ信号をさらに明確にして出力信号ｏｕｔｏ，ｏｕｔｅを高速に精度良く出力することができる。
【００８９】
なお、表示データ読み出し回路部は、表示素子アレイ部の全ての画素について設けているが、全てに設けなくても、表示部として使用する一部の画素にだけ設けるようにしてもよい。
【００９０】
以上のように、製品あるいは試作品における素子基板工程の完了後に、素子基板の不良を検出できるので、歩留まり低下期間が短縮され、不良品を組み立てることが少なくなくなり、コスト低減になる。特に、試作品の場合は、開発期間の短縮と開発コストの低減になる。
【００９１】
また、素子基板の段階で不良が検出できるので、いわゆるリペアも容易となる。  
さらに、表示データ読み出し回路部によって、アナログ情報であるキャパシタの充電電荷がデジタル情報（電圧論理）に変換できるため、検査における検出感度が高い。
【００９２】
さらにまた、上述した例では、隣り合うソース線に差動増幅器が接続され、外部ノイズなどの影響を受けにくいようにしているが、互いに隣接しないソース線同士に接続する差動増幅器を設けるようにしてもよい。そのようにすれば、隣接するソース線同士のリークの可能性の影響を排除することができる。
【００９３】
（第１の実施の形態における差動増幅器の検査）
本実施の形態における電気光学装置用基板は、図１又は図１１に示す電気光学装置用基板の検査回路、即ち、差動増幅器４ａの検査を実施するためのものである。
【００９４】
図１２は図１１に適用した第１の実施の形態を示している。図１２において図１１と同一の構成要素には同一符号を付して説明を省略する。なお、図１２においては、図１１中のトランスミッションゲート部６、ビデオ信号線７、差動増幅器１０及びＸドライバ５ａについては、図示を省略している。また、本実施の形態は図１の回路にも同様に適用可能である。
【００９５】
本実施の形態における素子基板４０は、プリチャージ回路部３に代えてプリチャージ回路部３'を採用した点が図１１の電気光学装置用基板と異なる。図１１の例では、プリチャージ電圧印加端子３ａを介して共通のプリチャージ電圧が、奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）とに与えられるようになっていた。本実施の形態は、検査回路に対する検査時において、トランジスタ４３ａ，４３ｂを用いて、奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）とに、独立してプリチャージ電圧を供給するようにした点が図１１の基板と異なる。
【００９６】
即ち、トランジスタ４３ａのソースはプリチャージ電圧印加端子３ａ１に接続され、ドレインは奇数列のソース線Ｓ（ｏｄｄ）に接続される。また、トランジスタ４３ｂのソースはプリチャージ電圧印加端子３ａ２に接続され、ドレインは偶数列のソース線Ｓ（ｅｖｅｎ）に接続される。トランジスタ４３ａ，４３ｂのゲートはプリチャージゲート端子３ｂに接続されるようになっている。プリチャージ電圧印加端子３ａ１，３ａ２に印加する電圧が夫々奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）とに与えられることになり、奇数列のソース線と偶数列のソース線とに与えるプリチャージ電圧を相互に異ならせることができる。
【００９７】
なお、図１１では端子３ｂの電圧をプリチャージ用のトランジスタのゲートとイコライズ用のトランジスタのゲートとに共通に与える例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ４２のゲートにはイコライズゲート端子４１からの電圧を与え、プリチャージ用のトランジスタ４３ａ，４３ｂのゲートにはプリチャージゲート端子３ｂからの電圧を与えている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
【００９８】
このように構成された実施の形態においては、プリチャージ電圧印加端子３ａ１，３ａ２に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器４ａを駆動した場合において、差動増幅器４ａから所望の出力が得られるか否かによって、差動増幅器４ａが正常に動作するか否かを検査するようになっている。
【００９９】
次に、このように構成された実施の形態における差動増幅器の検査方法について図１３のタイミングチャートを参照して説明する。
【０１００】
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子９ｂに印加するテスト回路接続信号ＴＥをＬＯＷに設定して、トランジスタ９ａをオフにする。これにより、表示素子アレイ部２側のソース線への影響を遮断する。以下本実施の形態においては、トランジスタ９ａとソース線との接続部分よりも表示素子アレイ部２側のソース線をソース線Ｓ１，Ｓ２，…と表現し、トランジスタ９ａとソース線との接続部分から差動増幅器４ａ側のソース線を単にソース線又は奇数列又は偶数列のソース線と表現する。
【０１０１】
次に、端子４１に印加するイコライズゲート電圧ＥＱをハイレベルにして、奇数列のソース線と偶数列のソース線とを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子３ｂのプリチャージゲート電圧ＰＲＥもＨＩＧＨにする。これにより、奇数列及び偶数列のソース線には、プリチャージ電圧印加端子３ａ１，３ａ２からのプリチャージ電圧Ｖｐｒｅｏ，Ｖｐｒｅｅが供給される。
【０１０２】
なお、図１３のプリチャージ電圧Ｖｐｒｅｏを示す実線の下方の破線は、プリチャージ電圧Ｖｐｒｅｅと同電位のレベルを示しており、Ｖｐｒｅｏが若干Ｖｐｒｅｅよりもレベルが高いことを示している。
【０１０３】
プリチャージされた奇数列及び偶数列の各ソース線の電位は、夫々差動増幅器４ａの端子ｓｏ，ｓｅに与えられる。ここで、図１３に示すように、イコライズゲート電圧ＥＱをＬＯＷにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧ＰＲＥはＨＩＧＨを維持しており、奇数列及び偶数列のソース線は、夫々プリチャージ電圧Ｖｐｒｅｏ，Ｖｐｒｅｅに充電される。これらの電圧が、図１３に示すように、差動増幅器４ａの奇数列のソース線に接続された端子ｓｏ及び偶数列のソース線に接続された端子ｓｅに与えられる。
【０１０４】
次に、プリチャージゲート電圧ＰＲＥをＬＯＷにして、プリチャージ電圧印加端子３ａ１，３ａ２からのソース線へのプリチャージ電圧の印加を停止させる。次に、差動増幅器４ａ内のｎチャネル及びｐチャネルトランジスタのうち駆動能力がより高いｎチャネルトランジスタを先に駆動させる。即ち、先ず、第２の駆動パルス電源ＳＡｎ−ｃｈをＬＯＷにする。これにより、端子ｓｏ，ｓｅのうちより低い電位が与えられる端子ｓｅのレベルが第２の駆動パルス電源ＳＡｎ−ｃｈまで低下する。更に、第１の駆動パルス電源ＳＡｐ−ｃｈをＨＩＧＨにすることで、端子ｓｏ，ｓｅのうちより高い電位が与えられる端子ｓｏのレベルが第１駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１０５】
次に、差動増幅器の検査の結果出力期間においては、接続ゲート端子９ｂに印加するテスト回路接続信号ＴＥをＨＩＧＨに設定する。これにより、トランジスタ９ａはオンとなり、ソース線を表示素子アレイ部２側のソース線と接続する。これにより、図１３に示すように、差動増幅器４ａの奇数列のソース線に接続された端子ｓｏとソース線Ｓ１，Ｓ３，…とは同電位となり、差動増幅器４ａの偶数列のソース線に接続された端子ｓｅとソース線Ｓ２，Ｓ４，…とは同電位となる。
【０１０６】
次に、トランスミッションゲート部６（図１１参照）の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に、ソース線Ｓ１，Ｓ２，…のソース電位を読み出す。
【０１０７】
図１３の例では、実線に示すように、奇数列のソース線Ｓ１，Ｓ３，…を介した読出しについては、出力端子ｏｕｔｏからＨＩＧＨの出力が得られ、偶数列のソース線Ｓ２，Ｓ４，…を介した読出しについては、出力端子ｏｕｔｅからＬＯＷの出力が得られる。奇数列のソース線に接続された差動増幅器４ａの端子ｓｏと偶数列のソース線に接続された差動増幅器４ａの端子ｓｅとに、Ｖｐｒｅｏ＞Ｖｐｒｅｅなる関係を有するプリチャージ電圧Ｖｐｒｅｏ，Ｖｐｒｅｅを夫々与えており、差動増幅器４ａが正常に動作していることが分かる。出力端子ｏｕｔｏ，ｏｕｔｅからの出力をテスト装置３１に与えることによって、差動増幅器４ａの検査が可能である。
【０１０８】
ここで、例えば、差動増幅器４ａの端子ｓｏに負側にリークが生じて差動増幅器４ａに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図１３の破線Ｌ１１に示すように、差動増幅器４ａの端子ｓｏのレベルが低下し、端子ｓｅよりも低くなる。そうすると、第１及び第２の駆動パルス電源ＳＡｐ−ｃｈ，ＳＡｎ−ｃｈの印加によって、端子ｓｏは第２の駆動パルス電源ＳＡｎ−ｃｈまで低下し、端子ｓｅは破線Ｌ１２に示すように、第１の駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１０９】
そうすると、出力端子ｏｕｔｏにはＬＯＷの出力が表れ、出力端子ｏｕｔｅにはＨＩＧＨの出力が表れる。差動増幅器４ａが正常であれば、上述したように、出力端子ｏｕｔｏからＨＩＧＨの出力が得られ、出力端子ｏｕｔｅからＬＯＷの出力が得られるはずであり、この場合には、差動増幅器４ａに異常が生じていることが分かる。
【０１１０】
なお、図１３の破線Ｌ１１，Ｌ１２の例は、差動増幅器４ａの端子ｓｏに負側のリークが生じた（又は端子ｓｅに正側のリークが生じた）場合の例である。逆に、差動増幅器４ａの端子ｓｏに正側のリークが生じ（又は端子ｓｅに負側のリークが生じ）る場合について、差増増幅器４ａの不具合を検出するためには、Ｖｐｒｅｏ＜Ｖｐｒｅｅなるプリチャージ電圧をプリチャージ電圧印加端子３ａ１，３ａ２に供給すればよいことは明らかである。
【０１１１】
図１４は第１の実施の形態の変形例を示す回路図である。図１４において図１２と同一の構成要素には同一符号を付して説明を省略する。
【０１１２】
図１２の実施の形態においては、２つのプリチャージ電圧印加端子３ａ１，３ａ２を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、本変形例は１つのプリチャージ電圧印加端子３ａから、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
【０１１３】
本変形例における素子基板４５は、プリチャージ回路部３'に代えてプリチャージ回路部３"を採用した点が図１２の電気光学装置用基板と異なる。プリチャージ回路部３"を構成するトランジスタ４３ａ，４３ｂのソースはプリチャージ電圧印加端子３ａに接続される。トランジスタ４３ａのドレインは奇数列のソース線Ｓ（ｏｄｄ）に接続され、トランジスタ４３ｂのドレインは偶数列のソース線Ｓ（ｅｖｅｎ）に接続される。図１４の例では、トランジスタ４３ａのゲートはプリチャージゲート端子３ｂ２に接続され、トランジスタ４３ｂのゲートはプリチャージゲート端子３ｂ１に接続される。プリチャージゲート端子３ｂ１，３ｂ２に夫々供給されるプリチャージゲート電圧ＰＲＥｏ，ＰＲＥｅは、相互に独立して制御可能であり、トランジスタ４３ａ，４３ｂを異なるタイミングでオンにさせることができる。トランジスタ４３ａ，４３ｂのオン，オフに合わせて、プリチャージ電圧Ｖｐｒｅを変化させることで、奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）とに与えるプリチャージ電圧を相互に異ならせることができる。
【０１１４】
他の構成は図１２と同様である。  
次に、このように構成された変形例における差動増幅器の検査方法について図１５のタイミングチャートを参照して説明する。
【０１１５】
端子４１に印加するイコライズゲート電圧ＥＱをハイレベルにして、奇数列のソース線と偶数列のソース線とを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子３ｂ１，３ｂ２のプリチャージゲート電圧ＰＲＥｏ，ＰＲＥｅもＨＩＧＨにする。これにより、奇数列及び偶数列のソース線には、プリチャージ電圧印加端子３ａからのプリチャージ電圧Ｖｐｒｅが供給される。
【０１１６】
次に、イコライズゲート電圧ＥＱをＬＯＷにして、イコライズ動作を停止させる。これにより、奇数列及び偶数列のソース線には、プリチャージゲート電圧ＰＲＥが供給される。この状態で、図１５の例では、先ず、偶数列のソース線に対応したプリチャージゲート端子３ｂ１のプリチャージゲート電圧ＰＲＥｏをＬＯＷにする。これにより、偶数列のソース線へのプリチャージ電圧Ｖｐｒｅの供給は停止され、偶数列のソース線には、それまで印加されていたプリチャージ電圧Ｖｐｒｅが保持される。
【０１１７】
次に、プリチャージ電圧印加端子３ａにそれまでよりも若干高いレベルのプリチャージ電圧Ｖｐｒｅを印加する。このプリチャージ電圧Ｖｐｒｅは、オンとなっているトランジスタ４３ａを介して奇数列のソース線に供給される。
【０１１８】
次に、奇数列のソース線に対応したプリチャージゲート端子３ｂ２のプリチャージゲート電圧ＰＲＥｏをＬＯＷにする。これにより、奇数列のソース線へのプリチャージ電圧Ｖｐｒｅの供給も停止し、奇数列のソース線には、偶数列のソース線に保持されているプリチャージ電圧Ｖｐｒｅよりも若干高いプリチャージ電圧Ｖｐｒｅが保持される。
【０１１９】
次に、第２の駆動パルス電源ＳＡｎ−ｃｈをＬＯＷにする。これにより、端子ｓｏ，ｓｅのうちより低い電位が与えられる端子ｓｅのレベルが第２の駆動パルス電源ＳＡｎ−ｃｈまで低下する。更に、第１の駆動パルス電源ＳＡｐ−ｃｈをＨＩＧＨにすることで、端子ｓｏ，ｓｅのうちより高い電位が与えられる端子ｓｏのレベルが第１駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１２０】
以後の差動増幅器の検査の結果出力期間の動作は、図１３と同様である。こうして、図１５の例においては、実線に示すように、奇数列のソース線Ｓ１，Ｓ３，…を介した読出しについては、出力端子ｏｕｔｏからＨＩＧＨの出力が得られ、偶数列のソース線Ｓ２，Ｓ４，…を介した読出しについては、出力端子ｏｕｔｅからＬＯＷの出力が得られる。奇数列のソース線に接続された差動増幅器４ａの端子ｓｏに供給されるプリチャージ電圧の方が偶数列のソース線に接続された差動増幅器４ａの端子ｓｅに供給されるプリチャージ電圧よりもレベルが高く、差動増幅器４ａが正常に動作していることが分かる。
【０１２１】
図１５の破線は、例えば、差動増幅器４ａの端子ｓｏに負側にリークが生じて差動増幅器４ａに不具合が生じている場合の波形変化を示している。この場合には、図１５に示すように、出力端子ｏｕｔｏにはＬＯＷの出力が表れ、出力端子ｏｕｔｅにはＨＩＧＨの出力が表れる。差動増幅器４ａが正常であれば、上述したように、出力端子ｏｕｔｏからＨＩＧＨの出力が得られ、出力端子ｏｕｔｅからＬＯＷの出力が得られるはずであり、この場合には、差動増幅器４ａに異常が生じていることが分かる。
【０１２２】
なお、本変形例についても、更に、奇数列のソース線に接続された差動増幅器４ａの端子ｓｏに供給されるプリチャージ電圧を偶数列のソース線に接続された差動増幅器４ａの端子ｓｅに供給されるプリチャージ電圧よりもレベルを低くすることによって、差動増幅器４ａの正又は負側のいずれのリークが生じている場合でも、正常に動作しているか否かの検査が可能である。
【０１２３】
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。本実施の形態においても、説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
【０１２４】
図１６はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。図１６において、図１又は図１１と同一の構成要素については、同一の符号を付し説明は省略する。
【０１２５】
図１６の素子基板１Ｂも、表示素子アレイ部２と、表示データ読み出し回路部４と、Ｘドライバ部５ａと、Ｙドライバ部５ｂ（図１６では示さず）と、トランスミッションゲート部６と、ビデオ信号線７と、差動増幅器１０とを含む。さらに、素子基板１Ｂは、プリチャージ回路部１３と、接続ゲート部１４と、参照電圧供給部１５とを有する。
【０１２６】
プリチャージ回路部１３は、各列に、すなわち各ソース線にトランジスタ１３ｂを有している。各トランジスタ１３ｂのソースとドレインは、それぞれソース線Ｓを介して各差動増幅器４ａの端子ｓｅと、参照電圧供給線ＲＥＦを介して端子ｓｏに接続されている。そして、各トランジスタ１３ｂのゲートは、プリチャージ用のゲート端子１３ａに接続されている。
【０１２７】
接続ゲート部１４では、図１６に示すように、各差動増幅器４ａの一方の端子ｓｏは、接続ゲート部１４の一方のトランジスタ１４ｂと参照電圧供給線ＲＥＦを介して、参照電圧供給部１５の端子１５ａに接続されている。端子１５ａには、参照電圧Ｖｒｅｆが供給されている。各差動増幅器４ａの他方の端子ｓｅは、接続ゲート部１４の他方のトランジスタ１４ｃを介して、ソース線Ｓに接続されている。トランジスタ１４ｂと１４ｃのゲートは、テスト回路接続用のゲート端子１４ａに接続されている。ゲート端子１４ａには、後述するテスト回路接続信号ＴＥが供給される。
【０１２８】
参照電圧供給部１５の端子１５ａに接続された参照電圧供給線ＲＥＦは、プリチャージ用のトランジスタ１３ｂのソース・ドレイン路を介してソース線Ｓに接続されている。従って、トランジスタ１３ｂのゲート電圧を制御することによって、トランジスタ１３ｂをオンさせ、各ソース線Ｓにトランジスタ１３ｂを介して、参照電圧Ｖｒｅｆを印加できるようになっている。
【０１２９】
次に、図１７のタイミングチャートを用いて、図５のＳ２の画素データの読み出し動作を説明する。図１７は、図１６の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、各列が正常であるか否かを判定することによって行われる。図１７に示すタイミングのための信号は、図４に示すテスト装置３１によって生成されて各端子に供給される。
【０１３０】
まず、素子アレイ部２の全ての走査線Ｇをオンして、全ての画素にＨＩＧＨを書き込む。なお、ここでは、各画素にＨＩＧＨが書き込まれた場合で説明するが、ＬＯＷを書き込んでもよい。なお、以下、全画素にＨＩＧＨを書き込み基板１Ｂの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。
【０１３１】
図１７に示すように、全画素へ上述した所定の画素データ（ここではＨＩＧＨ）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１３の端子１３ａに供給されるプリチャージゲート電圧ＰＣＧがＨＩＧＨとなり、トランジスタ１３ｂは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号ＴＥもＨＩＧＨとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。  
なお、トランジスタ１３ｂが所定時間だけオンすることにより、各ソース線Ｓと参照電圧供給線ＲＥＦの両方に、参照電圧Ｖｒｅｆが現れるようにしているので、ゲート線Ｇをオフにしておけば、必ずしもプリチャージ状態にする必要はない。即ち、各ソース線Ｓと参照電圧供給線ＲＥＦとは、同電位にイコライズすればよい。さらになお、トランジスタ１３ｂをオンしたときに、テスト回路接続用のゲート端子１４ａのテスト回路接続信号ＴＥは、まだＨＩＧＨでなくてもよい。従って、データ保持時間経過ｔ１後に、プリチャージゲート電圧ＰＣＧがＬＯＷの場合は、ＨＩＧＨにしてプリチャージが行われる。
【０１３２】
参照電圧供給部１５からは、端子１５ａには、プリチャージする電位として、ＨＩＧＨとＬＯＷの中間電位のプリチャージ電圧（参照電圧Ｖｒｅｆ）が印加されている。よって、所定の画素データの書き込み後、ソース線Ｓ、端子ｓｅ及び端子ｓｏは、中間電位の状態となっている。
【０１３３】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧ＰＣＧをＬＯＷにするが、このとき、テスト回路接続信号ＴＥは、ＨＩＧＨであり、かつ、第１の駆動パルス電源ＳＡｐ−ｃｈと第２の駆動パルス電源ＳＡｎ−ｃｈの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１３４】
なお、プリチャージゲート電圧ＰＣＧをＬＯＷにした後、差動増幅器４ａが動作を開始する前までに、端子１５ａへのプリチャージゲート電圧の供給を停止させるようにする。
【０１３５】
プリチャージゲート電圧ＰＣＧをＬＯＷにした直後、ゲート線Ｇ１をオンすると、ゲート線Ｇ１に接続された各画素から一斉にデータが出力される。具体的にはコンデンサＣｓに書き込まれて保持された電荷が、対応するソース線Ｓに一斉に移動する。図１７に示すように、各ソース線Ｓの電位がわずかに上昇する。もしも、コンデンサＣｓのリークがあって、各画素のデータがＬＯＷに変化していると、各ソース線Ｓの電位は、点線で示したようにわずかに下降する。
【０１３６】
ゲート線Ｇ１を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動パルス電源ＳＡｎ−ｃｈの電位を中間電位からＬＯＷに変化させる。第２の駆動パルス電源ＳＡｎ−ｃｈの電位のＬＯＷへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号ＴＥをＬＯＷにし、接続ゲート部１４のトランジスタ１４ｂ、１４ｃを所定期間ｔ２だけオフにすることによって、わずかに上昇したソース線電位の情報を差動増幅器４ａ内に閉じ込める。
【０１３７】
すなわち、差動増幅器４ａの端子ｓｏ，ｓｅの電位がＬＯＷ又はＨＩＧＨに確定するまで、トランジスタ１４ｂ，１４ｃをオフにして差動増幅器４ａの端子ｓｏ，ｓｅの電位に影響を与えないようにしておく。差動増幅器４ａの端子ｓｏ，ｓｅの電位がＬＯＷ又はＨＩＧＨに確定した後、この電位を出力するためにトランジスタ１４ｂ，１４ｃをオンにする。
【０１３８】
ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになることで、中間電位より僅かに低い側の電位がＬＯＷに変化する。こうして、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Ｖｒｅｆと、各ソース線Ｓの電圧を比較する。画素が正常であれば、ソース線Ｓの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの端子ｓｏの方が、端子ｓｅよりも電位が低い側となる。そのため、図１７に示すように、端子ｓｏの電位が低下する。このとき、端子ｓｅの電位はそのまま保持される。
【０１３９】
次に、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨ になることによって、差動増幅器４ａのＰチャネル型トランジスタ２１，２２を動作させる。すなわち、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨになることで中間電位より僅かに高い側の電位がＨＩＧＨに変化する。画素が正常であれば、ソース線Ｓの電位は中間電位よりも僅かに高いので、各差動増幅器４ａの端子ｓｅの方が、端子ｓｏよりも電位が高い側となる。そのため、図１７に示すように、端子ｓｅの電位が上昇する。  
画素に不良があれば、例えば、コンデンサＣｓのリークがあって、各画素のデータがＬＯＷに変化していると、各ソース線Ｓの電位は、図１７に点線で示したようにわずかに下降する。その場合は、ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになると、図１７に点線で示すように、端子ｓｅの電位が下降する。さらに、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨ になると、図１７に点線で示すように、端子ｓｏの電位が上昇する。  
この場合、テスト回路接続信号ＴＥをオフしているため、負荷となるソース線Ｓの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Ｖｒｅｆが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
【０１４０】
差動増幅器４ａの端子ｓｅと端子ｓｏにおける論理が、ＨＩＧＨとＬＯＷのいずれかに確定したら、テスト回路接続信号ＴＥをＨＩＧＨにし、確定した論理データをソース線Ｓに書き戻す。ゲート線Ｇ１に接続された各画素の電位が、対応するソース線Ｓに読み出されるので、トランスミッションゲート部６の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子ｏｕｔｏとｏｕｔｅに出力させる。
【０１４１】
ゲート線Ｇ１に接続されたすべての画素のデータが読み出されたら、ゲート線Ｇ１をＬＯＷにし、ＳＡｎ−ｃｈ駆動パルス電源とＳＡｐ−ｃｈ駆動パルス電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧ＰＣＧをＨＩＧＨにして、全ソース線Ｓをプリチャージする。
【０１４２】
以降、上述した動作を、ゲート線Ｇ２からＧｍの各ラインについて繰り返すことによって順番に基板上の画素の検査が行われる。  
以上、全画素にＨＩＧＨのデータを書き込んで行う検査の動作が終了すると、次に、全画素にＬＯＷのデータを書き込み、同一の検査を実施することですべて終了となる。従って、全画素について、２回の検査を行うだけで済むため、図１の装置に比べて、検査時間は短くなる。
【０１４３】
以上のように、図１６の装置においても、検査対象の各画素について不良の有無を検査することができる。
【０１４４】
（第２の実施の形態における差動増幅器の検査）
本実施の形態における電気光学装置用基板は、図１６に示す電気光学装置用基板の検査回路、即ち、差動増幅器４ａの検査を実施するためのものである。
【０１４５】
図１８は図１６の装置に適用した第２の実施の形態を示している。図１８において第１の実施の形態と同一の構成要素には同一符号を付して説明を省略する。なお、図１８においては、図１６中のトランスミッションゲート部６、ビデオ信号線７、差動増幅器１０及びＸドライバ５ａについては、図示を省略している。
【０１４６】
本実施の形態における素子基板５０は、プリチャージ回路部１３及び参照電圧供給部１５に代えてプリチャージ回路部３'を採用した点が図１６の電気光学装置用基板と異なる。図１６の例では、参照電圧供給部１５の端子１５ａを介して共通のプリチャージ電圧（参照電圧）を、差動増幅器４ａの端子ｓｏ，ｓｅに与えるようになっていた。本実施の形態は、検査回路の検査時において、トランジスタ４３ａ，４３ｂを用いて、差動増幅器４ａの端子ｓｏと端子ｓｅとに、独立してプリチャージ電圧を供給するようにした点が図１６の基板と異なる。
【０１４７】
即ち、トランジスタ４３ａのソースはプリチャージ電圧印加端子３ａ１に接続され、差動増幅器４ａの端子ｓｏに接続される。また、トランジスタ４３ｂのソースはプリチャージ電圧印加端子３ａ２に接続され、ドレインは差動増幅器４ａの端子ｓｅに接続される。トランジスタ４３ａ，４３ｂのゲートはプリチャージゲート端子３ｂに接続されるようになっている。プリチャージ電圧印加端子３ａ１，３ａ２に印加する電圧が夫々差動増幅器４ａの端子ｓｏ，ｓｅに与えられることになり、差動増幅器４ａの端子ｓｏと端子ｓｅとに与えるプリチャージ電圧（参照電圧）を相互に異ならせることができる。
【０１４８】
なお、図１６ではプリチャージ用のトランジスタとイコライズ用のトランジスタとを共用した例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ４２と、プリチャージ用のトランジスタ４３ａ，４３ｂとを別々に設けている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
【０１４９】
また、図１６では、トランジスタ１４ｂ、１４ｃを有する接続ゲート部１４を設けた例を示しているが、図１８ではトランジスタ５１ａのみを有する接続ゲート部５１を採用している。トランジスタ４３ａによって図１６のトランジスタ１４ｂと同様の機能を達成することができる。
【０１５０】
なお、通常は、接続ゲート端子５１ｂの電位は、トランジスタ５１ｄのゲート端子がＨＩＧＨとなっているため、信号線５１ｃはＬＯＷとなっており、表示データ読み出し回路部４はソース線から切り離されている。
【０１５１】
このように構成された実施の形態においても、プリチャージ電圧印加端子３ａ１，３ａ２に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器４ａを駆動した場合において、差動増幅器４ａから所望の出力が得られるか否かによって、差動増幅器４ａが正常に動作するか否かを検査するようになっている。
【０１５２】
次に、このように構成された実施の形態における差動増幅器の検査方法について図１９のタイミングチャートを参照して説明する。
【０１５３】
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子５１ｂに印加するテスト回路接続信号ＴＥをＬＯＷに設定して、トランジスタ５１ａをオフにする。これにより、表示素子アレイ部２側のソース線への影響を遮断する。
【０１５４】
次に、端子４１に印加するイコライズゲート電圧ＥＱをハイレベルにして、差動増幅器４ａの端子ｓｏ，ｓｅを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子３ｂのプリチャージゲート電圧ＰＲＥもＨＩＧＨにする。これにより、差動増幅器４ａの端子ｓｏ，ｓｅには、夫々プリチャージ電圧印加端子３ａ１，３ａ２からのプリチャージ電圧Ｖｐｒｅ（参照電圧Ｖｒｅｆｓｏ），プリチャージ電圧Ｖｐｒｅ（参照電圧Ｖｒｅｆｓｅ）が供給される。
【０１５５】
なお、図１９の参照電圧Ｖｒｅｆｓｏを示す実線の下方の破線は、参照電圧Ｖｒｅｆｓｅと同電位のレベルを示しており、Ｖｒｅｆｓｏが若干Ｖｒｅｆｓｅよりもレベルが高いことを示している。
【０１５６】
ここで、図１９に示すように、イコライズゲート電圧ＥＱをＬＯＷにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧ＰＲＥはＨＩＧＨを維持しており、差動増幅器４ａの端子ｓｏ，ｓｅは、夫々参照電圧Ｖｒｅｆｓｏ，Ｖｒｅｆｓｅに充電される。
【０１５７】
次に、プリチャージゲート電圧ＰＲＥをＬＯＷにして、プリチャージ電圧印加端子３ａ１，３ａ２からの差動増幅器４ａの端子ｓｏ，ｓｅへのプリチャージ電圧（参照電圧）の印加を停止させる。次に、差動増幅器４ａ内のｎチャネル及びｐチャネルトランジスタのうち駆動能力がより高いｎチャネルトランジスタを先に駆動させる。即ち、先ず、第２の駆動パルス電源ＳＡｎ−ｃｈをＬＯＷにする。これにより、端子ｓｏ，ｓｅのうちより低い電位が与えられる端子ｓｅのレベルが第２の駆動パルス電源ＳＡｎ−ｃｈまで低下する。更に、第１の駆動パルス電源ＳＡｐ−ｃｈをＨＩＧＨにすることで、端子ｓｏ，ｓｅのうちより高い電位が与えられる端子ｓｏのレベルが第１駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１５８】
次に、差動増幅器の検査の結果出力期間においては、接続ゲート端子５１ｂに印加するテスト回路接続信号ＴＥをＨＩＧＨに設定する。これにより、トランジスタ５１ａはオンとなり、ソース線を表示素子アレイ部２側のソース線と接続する。これにより、図１９に示すように、差動増幅器４ａの端子ｓｏとソース線Ｓ１，Ｓ２，…とは同電位となる。
【０１５９】
次に、トランスミッションゲート部６（図１６参照）の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に、ソース線Ｓ１，Ｓ２，…のソース電位を読み出す。
【０１６０】
図１９の例では、実線に示すように、各ソース線Ｓ１，Ｓ３，…を介した読出しについては、出力端子ｏｕｔｏからＨＩＧＨの出力が得られる。差動増幅器４ａの端子ｓｏと端子ｓｅとに、Ｖｒｅｆｓｏ＞Ｖｒｅｆｓｅなる関係を有する参照電圧Ｖｒｅｆｓｏ，Ｖｒｅｆｓｅを夫々与えており、差動増幅器４ａが正常に動作していることが分かる。出力端子ｏｕｔｏ，ｏｕｔｅからの出力をテスト装置３１に与えることによって、差動増幅器４ａの検査が可能である。
【０１６１】
ここで、例えば、差動増幅器４ａの端子ｓｏに負側にリークが生じて差動増幅器４ａに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図１９の破線Ｌ１３に示すように、差動増幅器４ａの端子ｓｏのレベルが低下し、端子ｓｅよりも低くなる。そうすると、第１及び第２の駆動パルス電源ＳＡｐ−ｃｈ，ＳＡｎ−ｃｈの印加によって、端子ｓｏは第２の駆動パルス電源ＳＡｎ−ｃｈまで低下し、端子ｓｅは破線Ｌ１４に示すように、第１の駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１６２】
そうすると、出力端子ｏｕｔｏにはＬＯＷの出力が表れる。差動増幅器４ａが正常であれば、上述したように、出力端子ｏｕｔｏからＨＩＧＨの出力が得られるはずであり、この場合には、差動増幅器４ａに異常が生じていることが分かる。
【０１６３】
なお、図１９の破線Ｌ１３，Ｌ１４の例は、差動増幅器４ａの端子ｓｏに負側のリークが生じた（又は端子ｓｅに正側のリークが生じた）場合の例である。逆に、差動増幅器４ａの端子ｓｏに正側のリークが生じ（又は端子ｓｅに負側のリークが生じ）る場合について、差増増幅器４ａの不具合を検出するためには、Ｖｒｅｆｓｏ＜Ｖｒｅｆｓｅなる参照電圧をプリチャージ電圧印加端子３ａ１，３ａ２に供給すればよいことは明らかである。
【０１６４】
また、本実施の形態においても、図１４の変形例と同様に、差動増幅器４ａの端子ｓｏ，ｓｅにプリチャージ電圧（参照電圧）を時分割に供給するようにしてもよいことは明らかで，その回路図を図２０に示す．
図１８の実施の形態においては，２つのプリチャージ電圧印加端子３ａ１，３ａ２を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、図２０の変形例は１つのプリチャージ電圧印加端子から、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
【０１６５】
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。本実施の形態においても、説明の都合上、先ず、本実施の形態を適用する基板であって、検査回路が搭載され、検査回路を検査する構成は有していない電気光学装置用基板について説明する。
【０１６６】
図２１はこのような検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図を示している。図２１において、図１又は図１１と同一の構成要素については、同一の符号を付し説明は省略する。
【０１６７】
素子基板１Ｃも、表示素子アレイ部２と、表示データ読み出し回路部４と、Ｘドライバ部５ａと、Ｙドライバ部５ｂ（図２１では示さず）と、トランスミッションゲート部６と、ビデオ信号線７と、差動増幅器１０を含む。さらに、素子基板１Ｃは、プリチャージ回路部１６と、接続手段としての接続ゲート部１７と、参照電圧供給部１８とを有する。
【０１６８】
プリチャージ回路部１６は、奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）の１組のソース線に対して、一対のトランジスタ１６ｂ、１６ｃを有している。ソースとドレインが接続されてなる直列接続されたトランジスタ１６ｂと１６ｃのソースとドレインは、それぞれ奇数列のソース線Ｓ（ｏｄｄ）と偶数列のソース線Ｓ（ｅｖｅｎ）を介して、各差動増幅器４ａの端子ｓｏと端子ｓｅに接続されている。そして、各トランジスタ１６ｂ、１６ｃのゲートは、プリチャージ用のゲート端子１６ａに接続されている。トランジスタ１６ｂと１６ｃの接続点は、参照電圧供給部１８の端子１８ａに接続されている。端子１８ａには、参照電圧Ｖｒｅｆが供給されている。従って、トランジスタ１６ｂ、１６ｃのゲート電圧を制御することによって、トランジスタ１６ｂ、１６ｃを同時にオンさせ、各ソース線Ｓにトランジスタ１６ｂ、１６ｃを介して、外部から供給される参照電圧Ｖｒｅｆを印加できるようになっている。参照電圧Ｖｒｅｆ は、ＨＩＧＨとＬＯＷの中間電位の電圧である。
【０１６９】
接続ゲート部１７では、図２１に示すように、各差動増幅器４ａの一方の端子ｓｏは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線Ｓ （ｏｄｄ）に接続されている。各差動増幅器４ａの他方の端子ｓｅは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線Ｓ（ｅｖｅｎ）に接続されている。トランジスタ１７ｂと１７ｃのゲートは、それぞれ奇数列テスト回路接続用のゲート端子１７ａ１と、偶数列テスト回路接続用のゲート端子１７ａ２とに接続されている。各ゲート端子１７ａ１，１７ａ２には、後述するテスト回路接続信号ＴＥｏ、ＴＥｅがそれぞれ供給される。
【０１７０】
従って、テスト回路接続信号ＴＥｏとＴＥｅのいずれか一方をＨＩＧＨにすることによって、１つの差動増幅器４ａで奇数列ソース線Ｓ（ｏｄｄ）の画素、及び偶数列ソース線Ｓ（ｅｖｅｎ）の画素のいずれか一方のみのデータを読み出すことができる。そして、ソース線Ｓに現れ読み出される電位（微少電位変化）は、トランジスタ１７ｂと１７ｃのいずれか一方のトランジスタを介して差動増幅器４ａに伝えられる。その電位は、オンして開いたトランジスタを一旦閉じた後、差動増幅器４ａ内部で増幅され、その後一端閉じたトランジスタを再び開けソース線に書き戻され、ビデオ線７を介して出力される。
【０１７１】
次に、図２１に示す回路の動作の詳細を図２２のタイミングチャートを参照しながら説明する。図５のＳ２の画素データの読み出し動作を説明する。図２２は図２１の回路における読み出し動作を説明するためのタイミングチャートである。画素の検査は、列毎に、ここでは奇数列と偶数列に分けて、正常であるか否かを判定することによって行われる。図２２に示すタイミングのための信号は、テスト装置３１によって生成されて各端子に供給される。
【０１７２】
まず、素子アレイ部２の全ての走査線Ｇをオンして、奇数列の全ての画素にＨＩＧＨを書き込む。なお、全画素にＨＩＧＨを書き込んでもよい。図２１の例では、奇数列ソース線Ｓ（ｏｄｄ）の画素の検査と偶数列ソース線Ｓ（ｅｖｅｎ）画素の検査は、分けて行われる。さらになお、ここでは、各画素にＨＩＧＨが書き込まれた場合で説明するが、ＬＯＷを書き込んでもよい。なお、以下、奇数列の全画素にＨＩＧＨを書き込み基板１Ｃの検査を行っている例を説明するが、一部の画素についてのみ検査を行うようにしてもよい。書き込み後、走査線Ｇのゲートはオフにされる。偶数列ソースＳ（ｅｖｅｎ）は、テスト回路接続信号ＴＥｅをＬＯＷにすることによって、偶数列ソース線Ｓ（ｅｖｅｎ）には表示素子アレイ部２からの電位の影響は、差動増幅器４ａに伝達されない。
【０１７３】
図２２に示すように、奇数列の画素へ上述した所定の画素データ（ここではＨＩＧＨ）の書き込み後、データ保持時間ｔ１を確保するために、プリチャージ回路部１６の端子１６ａに供給されるプリチャージゲート電圧ＰＣＧがＨＩＧＨとなり、トランジスタ１６ｂ、１６ｃは、所定時間だけオンとなる。さらに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号ＴＥｏもＨＩＧＨとなる。データ保持時間ｔ１経過後に、画素データの読み出しが開始される。  
なお、トランジスタ１６ｂ、１６ｃが所定時間だけオンすることにより、各差動増幅器４ａの端子ｓｏと端子ｓｅの両方に、参照電圧Ｖｒｅｆが現れるようにしているので、ゲート線Ｇをオフにしておけば、必ずしもプリチャージ状態にする必要はない。さらになお、トランジスタ１６ｂ、１６ｃをオンしたときに、テスト回路接続用のゲート端子１７ａ１のテスト回路接続信号ＴＥｏは、まだＨＩＧＨでなくてもよい。従って、データ保持時間ｔ１経過後に、プリチャージゲート電圧ＰＣＧがＬＯＷの場合は、ＨＩＧＨとしてプリチャージが行われる。
【０１７４】
参照電圧供給部１８からは、端子１８ａには、プリチャージする電位として、ＨＩＧＨとＬＯＷの中間電位の参照電圧Ｖｒｅｆが印加されている。よって、所定の画素データの書き込み後、ソース線Ｓ（ｏｄｄ）、端子ｓｅ及び端子ｓｏは、中間電位の状態となっている。
【０１７５】
そして、データ保持時間ｔ１経過後、プリチャージ状態を解除するために、プリチャージゲート電圧ＰＣＧをＬＯＷにするが、このとき、テスト回路接続信号ＴＥｏは、ＨＩＧＨであり、かつ、第１の駆動パルス電源ＳＡｐ−ｃｈと第２の駆動パルス電源ＳＡｎ−ｃｈの電位を中間電位としておくことにより、各差動増幅器４ａを動作していない状態とする。
【０１７６】
プリチャージゲート電圧ＰＣＧをＬＯＷにした直後、ゲート線Ｇ１をオンすると、ゲート線Ｇ１に接続された各画素から一斉にデータが出てくる。具体的にはコンデンサＣｓに書き込まれて保持された電荷が、対応するソース線Ｓ（ｏｄｄ）に一斉に移動する。図２２に示すように、各ソース線Ｓ（ｏｄｄ）の電位がわずかに上昇する。もしも、コンデンサＣｓのリークがあって、各画素のデータがＬＯＷに変化していると、各ソース線Ｓ（ｏｄｄ）の電位は、点線で示したようにわずかに下降する。このとき、テスト回路接続信号ＴＥｅはＬＯＷであるため、偶数列ソース線Ｓ（ｅｖｅｎ）の電位は無視できる。
【０１７７】
ゲート線Ｇ１を開いた後、所定時間経過してから、各差動増幅器４ａを動作させるために、まず、第２の駆動パルス電源ＳＡｎ−ｃｈの電位を中間電位からＬＯＷに変化させる。第２の駆動パルス電源ＳＡｎ−ｃｈの電位のＬＯＷへ変化の瞬間と同時あるいはその瞬間の前後にテスト回路接続信号ＴＥｏをＬＯＷにし、接続ゲート部１７のトランジスタ１７ｂをオフにすることによって、わずかに上昇した奇数列ソース線Ｓ（ｏｄｄ）の電位の情報を差動増幅器４ａ内に閉じ込める。
【０１７８】
ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになることで、端子ｓｏと端子ｓｅのうち僅かに低い側の電位がＬＯＷに変化する。よって、各差動増幅器４ａは、外部から印加された中間電位である参照電圧Ｖｒｅｆと、各奇数列ソース線Ｓ（ｏｄｄ）の電圧を比較する。画素が正常であれば、奇数列ソース線Ｓ（ｏｄｄ）の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの端子ｓｅの方が、端子ｓｏよりも電位が低い側となる。そのため、図２２に示すように、端子ｓｅの電位が低下する。このとき、端子ｓｏの電位はそのまま保持となる。
【０１７９】
次に、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨ になることによって、差動増幅器４ａのＰチャネル型トランジスタ２１，２２を動作させる。すなわち、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨになることで、端子ｓｏと端子ｓｅのうち僅かに高い側の電位がＨＩＧＨに変化する。画素が正常であれば、奇数列ソース線Ｓ（ｏｄｄ）の電位は中間電位よりも僅かに高いので、各差動増幅器４ａの端子ｓｏの方が、端子ｓｅよりも電位が高い側となる。そのため、図２２に示すように、端子ｓｏの電位が上昇する。  
画素に不良があれば、例えば、コンデンサＣｓのリークがあって、各画素のデータがＬＯＷに変化していると、各奇数列ソース線Ｓ（ｏｄｄ）の電位は、図２２に点線で示したようにわずかに下降する。その場合は、ＳＡｎ−ｃｈ駆動パルス電源がＬＯＷになると、図２２に点線で示すように、端子ｓoの電位が下降する。さらに、ＳＡｐ−ｃｈ駆動パルス電源がＨＩＧＨ になると、図２２に点線で示すように、端子ｓeの電位が上昇する。  
この場合、テスト回路接続信号ＴＥｏとＴＥｅをオフしているため、負荷となるソース線Ｓの容量の影響を受けなくなり、高速動作が可能になる。また、参照電圧Ｖｒｅｆが書き込み電位でないため、ある画素の不良はその画素の不良として検出され、詳細不良特性分類が可能となる。
【０１８０】
差動増幅器４ａの端子ｓｅと端子ｓｏにおける論理が、ＨＩＧＨとＬＯＷのいずれかに確定したら、テスト回路接続信号ＴＥｏをＨＩＧＨにし、確定した論理データを奇数列ソース線Ｓ（ｏｄｄ）に書き戻す。ゲート線Ｇ１に接続された各画素の電位が、対応する奇数列ソース線Ｓ（ｏｄｄ）に読み出されるので、トランスミッションゲート部６の各トランジスタのｏｄｄ側ゲートをＴＧ１・ＴＧ３・ＴＧ５と順番に最後のＴＧｎ（あるいはＴＧｎ−１）まで開き（ＨＩＧＨにし）、ビデオ信号線７から順番に第１行目の各画素の画素データを読み出し、出力端子ｏｕｔｏに出力させる。
【０１８１】
ゲート線Ｇ１に接続されたすべての画素のデータが読み出されたら、ゲート線Ｇ１をＬＯＷにし、ＳＡｎ−ｃｈ駆動パルス電源とＳＡｐ−ｃｈ駆動パルス電源を中間電位にして差動増幅器４ａを動作停止させる。続いて、プリチャージゲート電圧ＰＣＧをＨＩＧＨにして、全ソース線Ｓをプリチャージする。
【０１８２】
以降、上述した動作を繰り返すことによって、ゲート線Ｇ２からＧｍの各ラインについて順番に検査が行われる。
【０１８３】
以上、奇数列の全画素にＨＩＧＨのデータを書き込んで行う検査の動作が終了すると、次に、奇数列の全画素にＬＯＷのデータを書き込み、同一の検査を実施することで奇数列の全画素についての検査はすべて終了となる。  
さらに続いて、検査対象画素を偶数列に変更する。すなわち、テスト回路接続信号ＴＥｏをＬＯＷに固定し、奇数列の画素について行った検査と同一の検査を、テスト回路接続信号ＴＥｅを変化させながら、偶数列の画素にＨＩＧＨのデータを書き込んだ場合と、ＬＯＷのデータを書き込んだ場合とで行う。
【０１８４】
図１６，図１８の装置は、１本のソース線に対して１つの差動増幅器４ａが必要であったが、図２１の装置では、２本のソース線に対して１つの差動増幅器４ａでよいため、基板上における回路規模が小さくなるため、差動増幅器４ａ内のトランジスタのサイズを大きくできる。その結果、差動増幅器４ａ内のトランジスタの非対称性の低減、駆動能力の向上等を図ることができるので、安定した感度の高い差動増幅器４ａを実現することができる。
【０１８５】
さらに図２３は、図２１の接続ゲート部１７を改良した形態を示す回路図である。接続ゲート部１７では、図２１に示すように、各差動増幅器４ａの一方の端子ｓｏは、接続ゲート部１７の一方のトランジスタ１７ｂを介して、奇数列ソース線Ｓ （ｏｄｄ）に接続されている。各差動増幅器４ａの他方の端子ｓｅは、接続ゲート部１７の他方のトランジスタ１７ｃを介して、偶数列ソース線Ｓ（ｅｖｅｎ）に接続されている。図２３では、トランジスタ１７ｂのゲートは、テスト回路接続用のゲート選択端子１７ａ１１に接続される同時に、インバータとゲートイネーブル端子１７ａ２１にゲートが接続されたトランジスタ１７ｄとを介して、トランジスタ１７ｃのゲートに接続されている。ゲート選択端子１７ａ１１にはテスト回路接続ゲート選択信号ＴＧＳ（Ｔｅｓｔ Ｇａｔｅ Ｓｅｌｅｃｔ）、ゲートイネーブル端子１７ａ２１にはテスト回路接続信号ＴＥ（Ｔｅｓｔ Ｅｎａｂｌｅ）が供給される。
【０１８６】
従って、ゲートイネーブル端子１７ａ２１をＨＩＧＨにすることで、トランジスタ１７ｂと１７ｃのどちらか一方がＯＮし、１つの差動増幅器４ａで奇数列ソース線Ｓ（ｏｄｄ）の画素、及び偶数列ソース線Ｓ（ｅｖｅｎ）の画素のいずれか一方のみのデータを読み出すことができる。テスト回路接続ゲート選択信号ＴＧＳがＨＩＧＨのときトランジスタ１７ｂがＯＮ、トランジスタ１７ｃがＯＦＦし、奇数列ソース線Ｓ（ｏｄｄ）の画素のデータを読み出すことができる。一方、テスト回路接続ゲート選択信号ＴＧＳがＬＯＷのときトランジスタ１７ｃがＯＮ、トランジスタ１７ｂがＯＦＦし、偶数列ソース線Ｓ（ｅｖｅｎ）の画素のデータを読み出すことができる。ゲート選択端子１７ａ１１とゲートイネーブル端子１７ａ２１に電圧信号が印加されていない状態、すなわちフローティング状態では、トランジスタ１７ｂと１７ｃは共にＯＦＦで、テスト回路は切り離された状態となる。
【０１８７】
このようにトランジスタ１７ｂと１７ｃのゲート間にインバータを挿入することによって、奇数列ソース線Ｓ（ｏｄｄ）と偶数列ソース線Ｓ（ｅｖｅｎ）が同時に差動増幅器４ａに接続されることを防ぎ、誤動作を未然に防止することができる。
【０１８８】
（第３の実施の形態における差動増幅器の検査）
本実施の形態における電気光学装置用基板は、図２１に示す電気光学装置用基板の検査回路、即ち、差動増幅器４ａの検査を実施するためのものである。
【０１８９】
図２４は図２１の装置に適用した第３の実施の形態を示している。図２４において図１８及び図２１と同一の構成要素には同一符号を付して説明を省略する。なお、図２４においては、図２１中のトランスミッションゲート部６、ビデオ信号線７、差動増幅器１０及びＸドライバ５ａについては、図示を省略している。
【０１９０】
本実施の形態における素子基板６０は、プリチャージ回路部１６及び参照電圧供給部１８に代えてプリチャージ回路部３'を採用した点が図２１の電気光学装置用基板と異なる。図２１の例では、参照電圧供給部１５の端子１５ａを介して共通のプリチャージ電圧を、差動増幅器４ａの端子ｓｏ，ｓｅに与えるようになっていた。本実施の形態は、検査回路の検査時において、トランジスタ４３ａ，４３ｂを用いて、差動増幅器４ａの端子ｓｏと端子ｓｅとに、独立してプリチャージ電圧を供給するようにした点が図２１の基板と異なる。即ち、プリチャージ電圧印加端子３ａ１，３ａ２に印加する電圧が夫々差動増幅器４ａの端子ｓｏ，ｓｅに与えられ、差動増幅器４ａの端子ｓｏと端子ｓｅとに与えるプリチャージ電圧（参照電圧）を相互に異ならせることができる。
【０１９１】
なお、図２１ではプリチャージ用のトランジスタとイコライズ用のトランジスタとを共用した例を示している。これに対し、本実施の形態においては、イコライズ用のトランジスタ４２と、プリチャージ用のトランジスタ４３ａ，４３ｂとを別々に設けている。これにより、プリチャージ期間とイコライズ期間とを独立に制御可能である。
【０１９２】
このように構成された実施の形態においても、プリチャージ電圧印加端子３ａ１，３ａ２に、微少な電位差を有するプリチャージ電圧を印加する。この状態で作動増幅器４ａを駆動した場合において、差動増幅器４ａから所望の出力が得られるか否かによって、差動増幅器４ａが正常に動作するか否かを検査するようになっている。
【０１９３】
次に、このように構成された実施の形態における差動増幅器の検査方法について図２４のタイミングチャートを参照して説明する。
【０１９４】
差動増幅器の検査のための電圧設定期間においては、接続ゲート端子１７ａ1，１７ａ２に印加するテスト回路接続信号ＴＥｏ，ＴＥｅをＬＯＷに設定して、トランジスタ１７ｂ，１７ｃをオフにする。これにより、表示素子アレイ部２側のソース線への影響を遮断する。
【０１９５】
端子４１に印加するイコライズゲート電圧ＥＱをハイレベルにして、差動増幅器４ａの端子ｓｏ，ｓｅを同電位にする。また、このイコライズ動作の開始と同時に、プリチャージゲート端子３ｂのプリチャージゲート電圧ＰＲＥもＨＩＧＨにする。これにより、差動増幅器４ａの端子ｓｏ，ｓｅには、夫々プリチャージ電圧印加端子３ａ１，３ａ２からのプリチャージ電圧Ｖｐｒｅ（参照電圧Ｖｒｅｆｓｏ），プリチャージ電圧Ｖｐｒｅ（参照電圧Ｖｒｅｆｓｅ）が供給される。
【０１９６】
なお、図２５の参照電圧Ｖｒｅｆｓｏを示す実線の下方の破線は、参照電圧Ｖｒｅｆｓｅと同電位のレベルを示しており、Ｖｒｅｆｓｏが若干Ｖｒｅｆｓｅよりもレベルが高いことを示している。
【０１９７】
ここで、図２５に示すように、イコライズゲート電圧ＥＱをＬＯＷにして、イコライズ動作を停止させる。イコライズ動作停止後においても、プリチャージゲート電圧ＰＲＥはＨＩＧＨを維持しており、差動増幅器４ａの端子ｓｏ，ｓｅは、夫々参照電圧Ｖｒｅｆｓｏ，Ｖｒｅｆｓｅに充電される。
【０１９８】
次に、プリチャージゲート電圧ＰＲＥをＬＯＷにして、プリチャージ電圧印加端子３ａ１，３ａ２からの差動増幅器４ａの端子ｓｏ，ｓｅへのプリチャージ電圧（参照電圧）の印加を停止させる。次に、第２の駆動パルス電源ＳＡｎ−ｃｈをＬＯＷにする。これにより、端子ｓｏ，ｓｅのうちより低い電位が与えられる端子ｓｅのレベルが第２の駆動パルス電源ＳＡｎ−ｃｈまで低下する。更に、第１の駆動パルス電源ＳＡｐ−ｃｈをＨＩＧＨにすることで、端子ｓｏ，ｓｅのうちより高い電位が与えられる端子ｓｏのレベルが第１駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０１９９】
本実施の形態においては、接続ゲート端子１７ａ１あるいは１７ｂ１のどちらかをオンにする条件で検査すればよい。例えば、差動増幅器の検査の結果出力期間において、接続ゲート端子１７ａ１に印加するテスト回路接続信号ＴＥをＨＩＧＨに設定する。これにより、トランジスタ１７ｂはオンとなり、差動増幅器４ａの端子ｓｏを表示素子アレイ部２側の奇数列のソース線と接続する。これにより、図２５に示すように、差動増幅器４ａの端子ｓｏとソース線Ｓ１，Ｓ３，…とは同電位となる。
【０２００】
次に、トランスミッションゲート部６（図２１参照）の各トランジスタのゲートＴＧ１からＴＧｎを順に開き（ＨＩＧＨにし）、ビデオ信号線７から順番に、ソース線Ｓ１，Ｓ３，…のソース電位を読み出す。
【０２０１】
図２５の例では、実線に示すように、各ソース線Ｓ１，Ｓ３，…を介した読出しについては、出力端子ｏｕｔｏからＨＩＧＨの出力が得られる。差動増幅器４ａの端子ｓｏと端子ｓｅとに、Ｖｒｅｆｓｏ＞Ｖｒｅｆｓｅなる関係を有する参照電圧Ｖｒｅｆｓｏ，Ｖｒｅｆｓｅを夫々与えており、差動増幅器４ａが正常に動作していることが分かる。出力端子ｏｕｔｏからの出力をテスト装置３１に与えることによって、差動増幅器４ａの検査が可能である。
【０２０２】
ここで、例えば、差動増幅器４ａの端子ｓｏに負側にリークが生じて差動増幅器４ａに不具合が生じているものとする。この場合には、イコライズ動作を停止させると、図２５の破線Ｌ１５に示すように、差動増幅器４ａの端子ｓｏのレベルが低下し、端子ｓｅよりも低くなる。そうすると、第１及び第２の駆動パルス電源ＳＡｐ−ｃｈ，ＳＡｎ−ｃｈの印加によって、端子ｓｏは第２の駆動パルス電源ＳＡｎ−ｃｈまで低下し、端子ｓｅは破線Ｌ１６に示すように、第１の駆動パルス電源ＳＡｐ−ｃｈまで上昇する。
【０２０３】
そうすると、出力端子ｏｕｔｏにはＬＯＷの出力が表れる。差動増幅器４ａが正常であれば、上述したように、出力端子ｏｕｔｏからＨＩＧＨの出力が得られるはずであり、この場合には、差動増幅器４ａに異常が生じていることが分かる。
【０２０４】
なお、図２５の破線Ｌ１５，Ｌ１６の例は、差動増幅器４ａの端子ｓｏに負側のリークが生じた（又は端子ｓｅに正側のリークが生じた）場合の例である。逆に、差動増幅器４ａの端子ｓｏに正側のリークが生じ（又は端子ｓｅに負側のリークが生じ）る場合について、差増増幅器４ａの不具合を検出するためには、Ｖｒｅｆｓｏ＜Ｖｒｅｆｓｅなる参照電圧をプリチャージ電圧印加端子３ａ１，３ａ２に供給すればよいことは明らかである。
【０２０５】
また、本実施の形態においても、図１４の変形例と同様に、差動増幅器４ａの端子ｓｏ，ｓｅにプリチャージ電圧（参照電圧）を時分割に供給するようにしてもよい。その回路図を図２６に示す．
図２４の実施の形態においては，２つのプリチャージ電圧印加端子３ａ１，３ａ２を介して奇数列のソース線と偶数列のソース線とに、異なるプリチャージ電圧を印加した。これに対し、図２６の変形例は１つのプリチャージ電圧印加端子から、奇数列のソース線と偶数列のソース線とに、時分割で異なるプリチャージ電圧を印加するようにしたものである。
【０２０６】
なお、上記各実施の形態においては、素子基板が元々プリチャージ回路を備えており、このプリチャージ回路の出力を利用するものとして説明した。プリチャージ回路を備えていない場合には、新たにプリチャージ回路を設ければよい。なお、差動増幅器４ａの検査に際しては、奇数列のソース線と偶数列のソース線とのプリチャージは必ずしも必要ではなく、差動増幅器４ａの端子ｓｏとse端子に電位差を与える手段を備えておけばよい。  また、上記各実施の形態においては、プリチャージ電圧印加端子を介してプリチャージ電圧を各ソース線に供給し、差動増幅器４ａの端子ｓｏ，ｓｅの電位をソース線を介して取り出す例について説明したが、ビデオ線を介してプリチャージ電圧を各ソース線に供給してもよく、また、差動増幅器４ａの端子ｓｏ，ｓｅの電位をプリチャージ電圧印加端子を介して取り出すようにしてもよい。
【０２０７】
以上のように、上記３つの実施の形態では、本発明の電気光学装置用基板について、アクティブマトリックス型表示装置用基板を例にとって説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【０２０８】
例えば、表示部に光学センサーを設けることで、入力機能を備えた表示装置用基板にも適用することが可能である。  
また、本発明の電気光学装置用基板を用いた電気光学装置も本発明に含まれる。  
例えば、一対の基板間に電気光学物質を挟持してなる電気光学装置であって、一対の基板の一方に本発明の電気光学装置用基板を用いたものである。
【０２０９】
また、上述の電気光学装置を用いた電子機器も本発明に含まれる。図２７乃至図２９は、電子機器の例を示す図である。図２７は、１つの例に係るパーソナルコンピュータの外観図である。図２８は、１つの例に係る携帯電話の外観図である。
【０２１０】
図２７に示すように、電子機器としてのパーソナルコンピュータ１００の表示部１０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。図２８に示すように、電子機器として携帯電話２００の表示部２０１に、上述した電気光学装置、例えば液晶表示装置が用いられる。  
図２９は、上述した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の説明図である。
【０２１１】
図２９において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０２１２】
さらに、電子機器としては、他にも、テレビジョンや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る表示パネルが適用可能なのは言うまでもない。
【産業上の利用可能性】
【０２１３】
本発明は、以上説明したＴＦＴを含む液晶表示装置に限られことはなく、アクティブマトリックス駆動の表示装置に適用できるものである。
【図面の簡単な説明】
【０２１４】
【図１】検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図。
【図２】図１中の画素２ａの等価回路図。
【図３】表示データ読み出し回路部４の差動増幅器４ａの具体的な回路図。
【図４】検査システムの構成図。
【図５】検査の全体の流れを説明フローチャート。
【図６】検査の手法を説明するための説明図。
【図７】読出し動作を説明するためのタイミングチャート。
【図８】ＨＩＧＨ固定不良の有無の検査を説明するためのタイミングチャート。
【図９】基準側の画素にＨＩＧＨとＬＯＷの中間電位を書き込んで行う検査を説明するためのタイミングチャート。
【図１０】検査の方法を説明するための説明図。
【図１１】図１に示す素子基板の回路の変形例を示す回路図。
【図１２】本発明の第１の実施の形態を示す回路図。
【図１３】実施の形態における差動増幅器の検査方法を説明するためのタイミングチャート。
【図１４】第１の実施の形態の変形例を示す回路図。
【図１５】変形例における差動増幅器の検査方法を説明するためのタイミングチャート。
【図１６】検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図。
【図１７】画素データの読み出し動作を説明するためのタイミングチャート。
【図１８】本発明の第２の実施の形態を示す回路図。
【図１９】第２の実施の形態における差動増幅器の検査方法を説明するためのタイミングチャート。
【図２０】第２の実施の形態の変形例を示す回路図。
【図２１】検査回路を有する電気光学装置用基板である液晶表示装置の素子基板の回路図。
【図２２】図２１に示す回路の動作を説明するためのタイミングチャート。
【図２３】図２１の回路の接続ゲート部１７を改良した形態を示す回路図。
【図２４】本発明の第３の実施の形態を示す回路図。
【図２５】第３の実施の形態における差動増幅器の検査方法を説明するためのタイミングチャート。
【図２６】第３の実施の形態の変形例を示す回路図。
【図２７】本発明が適用される電子機器の例としてのパーソナルコンピュータの外観図。
【図２８】本発明が適用される電子機器の例としての携帯電話の外観図。
【図２９】本発明が適用される電子機器の例としての携帯電話の外観図。
【符号の説明】
【０２１５】
４０  素子基板、２  表示素子アレイ部、３’  プリチャージ回路部、４  表示データ読み出し回路部、４ａ  差動増幅器、６  トランスミッションゲート部、７  ビデオ信号線、９  接続ゲート部。  
【図１】
2006201737.tif 000003
【図２】
2006201737.tif 000004
【図３】
2006201737.tif 000005
【図４】
2006201737.tif 000006
【図５】
2006201737.tif 000007
【図６】
2006201737.tif 000008
【図７】
2006201737.tif 000009
【図８】
2006201737.tif 000010
【図９】
2006201737.tif 000011
【図１０】
2006201737.tif 000012
【図１１】
2006201737.tif 000013
【図１２】
2006201737.tif 000014
【図１３】
2006201737.tif 000015
【図１４】
2006201737.tif 000016
【図１５】
2006201737.tif 000017
【図１６】
2006201737.tif 000018
【図１７】
2006201737.tif 000019
【図１８】
2006201737.tif 000020
【図１９】
2006201737.tif 000021
【図２０】
2006201737.tif 000022
【図２１】
2006201737.tif 000023
【図２２】
2006201737.tif 000024
【図２３】
2006201737.tif 000025
【図２４】
2006201737.tif 000026
【図２５】
2006201737.tif 000027
【図２６】
2006201737.tif 000028
【図２７】
2006201737.tif 000029
【図２８】
2006201737.tif 000030
【図２９】
2006201737.tif 000031