(57)【要約】【課題】アンチヒューズリンクを短絡するために用いられる電力によって周囲の回路素子が損傷を受けることのないようなアンチヒューズデバイスを提供する。【解決手段】一実施形態において、一方法は、第１の電力源(204)に結合されるバイポーラ接合トランジスタ(202)を提供する。第２の電力源は、前記バイポーラ接合トランジスタ(202)をターンオンするために利用される。更に、前記バイポーラ接合トランジスタ(202)は、オーバードライブされる。【選択図】図１
2006202463.tif 000002
【特許請求の範囲】
【請求項１】
第１の電力源（２０４）に結合されたバイポーラ接合トランジスタ（２０２）を提供し（１０２）、
前記バイポーラ接合トランジスタをターンオンするために第２の電力源を利用し（１０４）、及び、
前記バイポーラ接合トランジスタをオーバードライブする（１０６）
ことからなる、方法。
【請求項２】
前記バイポーラ接合トランジスタを前記オーバドライブすることが、前記バイポーラ接合トランジスタ（２０２）内にフィラメント短絡を生成することからなる、請求項１に記載の方法。
【請求項３】
前記フィラメント短絡が、アンチヒューズデバイスをもたらすことからなる、請求項２に記載の方法。
【請求項４】
前記バイポーラ接合トランジスタ（２０２）のベースノードとエミッタノードとのうちの少なくとも一方から前記アンチヒューズデバイスの値を読み出すことを更に含む、請求項３に記載の方法。
【請求項５】
前記第１の電力源（２０４）が、前記第２の電力源よりも実質的に高い電位を有することからなる、請求項１に記載の方法。
【請求項６】
前記回路素子に対する損傷を制限するために、前記第２の電力源によって駆動される回路素子（２１０、３０２、３０４）から前記バイポーラ接合トランジスタを切り離すことを更に含む、請求項５に記載の方法。
【請求項７】
前記第１の電力源（２０４）が、流体射出装置を駆動するための十分に高い電位を提供することからなる、請求項１に記載の方法。
【請求項８】
前記流体射出装置が、印字ヘッドであることからなる、請求項７に記載の方法。
【請求項９】
前記印字ヘッドが、インクジェット印刷装置内において利用されることからなる、請求項８に記載の方法。
【請求項１０】
前記バイポーラ接合トランジスタが、ＮＰＮ型トランジスタとＰＮＰ型トランジスタとを含むグループから選択されることからなる、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヒューズデバイスに関し、特にトランジスタアンチヒューズデバイスに関する。
【背景技術】
【０００２】
データを格納するために、プログラム可能な読み出し専用メモリ（ＰＲＯＭ）デバイスを使用することができる。例えば、１ビットのデータを格納するためにヒューズ（fuse）を使用することができる。ヒューズをプログラムするために、十分な電圧か又は電流が該ヒューズに印加され、それによって抵抗リンク（又は抵抗接点）が溶断させられる（又は溶けることによって開放される）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ヒューズのプログラム中に、例えばヒューズリンクを溶断するために用いられる比較的大きなエネルギーによって、周囲の回路構成もまた損傷を受ける可能性がある。比較的低電圧のディジタル論理が高電圧回路構成と混在される場合の環境においてＰＲＯＭが利用される時には、更なる損傷を受ける可能性がある。
【課題を解決するための手段】
【０００４】
本発明の一実施例は、
第１の電力源（２０４）に結合されたバイポーラ接合トランジスタ（２０２）を提供し（１０２）、
前記バイポーラ接合トランジスタをターンオンするために第２の電力源を利用し（１０４）、及び、
前記バイポーラ接合トランジスタをオーバードライブする（１０６）
ことからなる、方法である。
【発明の効果】
【０００５】
アンチヒューズリンクを短絡するために用いられる電力によって周囲の回路素子が損傷を受けることのない、アンチヒューズデバイスが提供される。
【実施例】
【０００６】
添付図面に関して詳細な説明が述べられる。図内において、参照番号の左端の桁は、その参照番号が最初に現われる図と同一のものとみなす。異なる図における同様の参照番号の使用は、類似か又は同一の要素を示す。
【０００７】
アンチヒューズを提供するための及び／又は利用するための様々な実施形態が述べられる。一実施形態において、一方法は、第１の電力源に結合されたバイポーラ接合トランジスタ（ＢＪＴ）を提供する。ＢＪＴをターンオンするために第２の電力源が利用される。ＢＪＴはオーバードライブ（又は過剰駆動、又は過度に駆動）されて、フィラメント短絡を形成し、該フィラメント短絡は、アンチヒューズデバイスとして動作させることができる。アンチヒューズデバイスを、印刷装置の印字ヘッド（例えば、インクジェットの印字ヘッド）のような流体射出装置に利用することができる。
【０００８】
アンチヒューズデバイスの提供
図１は、一実施形態による、アンチヒューズデバイスを提供する方法１００を示す。アンチヒューズデバイスを、印刷装置の印字ヘッド（例えば、インクジェットの印字ヘッド）のような流体射出装置に利用することができる。図２と図３とは、様々な実施形態に従って方法１００を実施するために利用されることが可能なサンプル回路構成を示す。
【０００９】
アンチヒューズデバイスをプログラムするためか又はアンチヒューズデバイスに書き込むために、方法１００は、第１の電力源に結合されるＢＪＴを提供する（１０２）。第１の電力源は、一実施形態において、流体射出装置を駆動するための十分に高い電位を提供する。ＢＪＴをターンオンするために第２の電力源が利用される（１０４）。第１及び第２の電力源は、電圧源か又は電流源のような任意の適合可能な電力源とすることができる。次に、ＢＪＴをオーバドライブすることによってＢＪＴ内においてフィラメント短絡を提供することができる（１０６）。ＢＪＴ内におけるフィラメント短絡がアンチヒューズデバイスをもたらす（又は提供する）（１０８）。フィラメント短絡は、ＢＪＴの認識される抵抗を実質的に低減させるように考慮されて、例えば、抵抗を約１０６オームから約１００オームへと低減させる。これによって、ＢＪＴが、アンチヒューズデバイス（すなわちＰＲＯＭ）として利用されることが可能となる。一実施形態において、ＢＪＴをオーバードライブした（１０６）後に、ベース−エミッタ間、ベース−コレクタ間、及び／又はコレクタ−エミッタ間のようなＢＪＴの任意のノード間にフィラメント短絡を存在させることができる。
【００１０】
一実施形態において、ＢＪＴは、ＮＰＮ型トランジスタか又はＰＮＰ型トランジスタのような任意の適合可能なトランジスタとすることができる。一実施形態において、第１の電力源（例えば、Ｖｐｐ）は、第２の電力源（例えば、約５Ｖか又はそれ未満のＶｄｄ）よりも実質的に高い電位（例えば、約３０Ｖ）を有する。従って、その２つの電力源を利用することによって、アンチヒューズをプログラムするために追加の（負の）電力源が使用されない。
【００１１】
図２と図３とに関して更に説明されるように、ＢＪＴはまた、比較的より高い第１の電力源（例えば、Ｖｐｐ）に結合されているため、該ＢＪＴを、第２の電力源（例えば、Ｖｄｄ）によって駆動される回路素子から切り離して、回路素子対する損傷を制限することができる。一実施形態において、１つか又は複数の電界効果トランジスタ（ＦＥＴ）がＢＪＴに結合される。例えば、図２と図３とにおいて更に示されるように、ＢＪＴのコレクタが、第１の電力源（例えば、Ｖｐｐ）に結合されることが可能であり、ＢＪＴのエミッタとベースとがＦＥＴに結合されることが可能である。そのような実施形態において、ＢＪＴ内に格納された値を、ＢＪＴのベース（例えば図２を参照）及び／又はＢＪＴのエミッタ（例えば図３を参照）から読み出すことができる。図２と図３とに関して説明される回路を、半導体の基板上に提供することもできる。ＢＪＴの書き込み中の周囲層への損傷が、最小か又は皆無となるように考慮されるので、半導体の基板上に金属配線層を提供することもできる。
【００１２】
サンプルアンチヒューズ回路構成
図２は、一実施形態よる、アンチヒューズデバイスに書き込むため及び／又はアンチヒューズデバイスから読み出すために利用されることが可能な回路２００を示す。アンチヒューズデバイスは、図１に関して説明されたようなＢＪＴ（２０２）とすることができる。ＢＪＴ２０２は、ＮＰＮ型ＢＪＴとすることができる。
【００１３】
ＢＪＴ２０２は、一実施形態において（例えば、図１に関して説明された第１の電圧源の）約３０ＶにおけるＶｐｐ電圧源（２０４）に結合される。ＢＪＴ２０２は、オプションの抵抗２０６を介してＶｐｐ（２０４）に結合されることが可能であり、該抵抗２０６は、（図１に関して説明されたような）ＢＪＴ２０２内のフィラメント短絡のクリーン燃焼（又は完全燃焼、又は問題がおきない溶解）及び／又は回路２００の起動を提供するように考慮される。一実施形態において、抵抗２０６は、約１００オームの値を有する。
【００１４】
一実施形態において、ＮＰＮ型ＢＪＴ（２０２）は、Ｖｃｅｏ＝３５．６Ｖ、Ｖｃｅｓ＝３９Ｖ、及びＶｃｂｏ＝３９Ｖを有する。従って、ＢＪＴ２０２のベースが、接地された状態であろと開放された状態であろうと、ＢＪＴ２０２は、コレクタ−エミッタ間電圧が３５Ｖ未満の場合には実質的には導通しないこととなり、デバイスを開回路に見えさせる。更には、コレクタ−ベース間電圧が３９Ｖ未満の場合には、コレクタからベースへと電流が流れることはできない。しかしながら、ＢＪＴ２０２にベース電流が供給される時には、それによりＢＪＴ２０２がターンオンされて（例えば、図１の段階１０４を参照）には、約２０Ｖほどに低いコレクタ−エミッタ間電圧においてデバイスが動作不能にさせられることが可能である（例えば、図１の段階１０６を参照）。更には、図１に関して説明されたように、デバイスのベースを介したフィラメント・コレクタ−エミッタ間短絡の形成によって、デバイスの全ての３つの端子が接続されることができる。
【００１５】
アンチヒューズの書き込み／プログラミング  
ＢＪＴ２０２をプログラムするためか又はＢＪＴ２０２に書き込むために、ＢＪＴ２０２に対してベース電流が供給され、それにより、ＢＪＴ２０２がターンオンされる（例えば、図１の段階１０４を参照）一方で、ＢＪＴ２０２はオーバードライブされる。より具体的には、ＦＥＴ２０８は、読み出し／書き込み論理回路構成２１０によって順方向バイアスされ、それにより、ＢＪＴ２０２がターンオンされる。読み出し／書き込み論理回路構成はまた、ＦＥＴ２１２をターンオンさせ、それにより、電流がＢＪＴ２０２を通して流れて、ＢＪＴ２０２をオーバードライブさせる。様々な実施形態において、ＦＥＴ２０８と２１２とは、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）デバイスのような任意の適合可能なＮチャネルＦＥＴとすることができる。
【００１６】
（インクジェットプリンタのような）流体射出装置において利用される実施形態において、ヒータ抵抗電源（例えば、Ｖｐｐ２０４）を使用して１つか又は複数のヒューズデバイス（２０２）をプログラムすることができる。しかしながら、アンチヒューズ値を読み出す論理回路構成は、例えば図１に関して説明された第２の電圧源などのＶｄｄロジック電源（図示せず）によって電力供給されることが可能である。プログラムされたＢＪＴ（２０２）アンチヒューズによって、結果としてその３つの端子のうちの１つか又は複数が短絡されるため、このことが、プログラムされたデバイス（２０２）に接続された論理回路構成（例えば、２１０）が、（３０Ｖ）Ｖｐｐ電圧源（２０４）と同じほどに高い電圧を受け取る可能性があることを暗示する。この状況は、流体射出装置に限定されず、図１に関して説明されたように第１と第２の電圧源が異なる時にはいつでもあり得る。更に、前述のように、ＢＪＴ２０２に対する書き込み／読み出しを行うために、電流源か又は電圧源のような任意の適合可能なタイプの電力源を利用することができることもまた考慮される。
【００１７】
より低い電圧レベル（例えば、約５ＶのＶｄｄ）のために設計された論理回路構成（例えば、２１０）が損傷を受けるのを避けるために、ＦＥＴ２０８のドレインが、ＢＪＴ２０２のベースに接続される。ＦＥＴ２０８のソースとゲートとが、約５ＶのＶｄｄ（例えば、図１に関して説明された第２の電力源）を利用する読み出し／書き込み論理回路構成２１０によって駆動される。
【００１８】
図２において示されるように、論理回路構成２１０は、インバータ（２２０、２２２）を介してＮＡＮＤゲート２１８に結合された（それぞれノード２１４上と２１６上とにおける）読み出し信号と書き込み信号とを受け取る。一実施形態において、読み出し信号と書き込み信号（２１４と２１６）とのアサートはそれぞれ、書き込み又は読み出しサイクルが進行中であるかどうかを示す。ＮＡＮＤゲート２１８の出力は、ＦＥＴ２０８のゲートに結合される。一実施形態において、読み出し信号と書き込み信号（２１４と２１６）との両方の同時のアサートは許可されない。しかしながら、読み出し信号と書き込み信号（２１４と２１６）との両方の同時のアサートが許可される場合の状況を処理するために、ＮＡＮＤゲート２１８が排他的ＮＯＲゲートに置き換えられることが可能であることもまた考慮される。従って、ＦＥＴ２０８のＶｇｓが０Ｖ以下の時には、ソース電圧をＦＥＴ２０８デバイスにおけるドレイン電圧よりも高くすることが、ＦＥＴ２０８内における寄生ＰＮ接合を順方向バイアスさせる。ＦＥＴ２０８が、ＢＪＴ２０２のベースに接続されるので、ＢＪＴ２０２のベース内へと電流を供給するためにこれを用いることができ、それによりＢＪＴ２０２が完全にターンオンされる。ＢＪＴ２０２上における十分なコレクタ−エミッタ間電圧により、ＢＪＴ２０２の（ＦＥＴ２１２を通過する）電流許容量が超過させられて、ＢＪＴ２０２のコレクタ、ベース、及び／又はエミッタ接合が、フィラメント不良の形成によって短絡させられて、従って、結果としてＢＪＴ２０２のプログラムがなされる。
【００１９】
ＢＪＴ２０２がプログラムされると、ＦＥＴ２０８デバイスのドレインが、Ｖｐｐ２０４にまで上昇し、ＦＥＴ２０８の寄生ダイオードをターンオフさせる。ＦＥＴ２０８は、再び高電圧ＦＥＴとして動作し、それにより、論理回路構成２１０が、Ｖｐｐ電圧２０４から切り離される。
【００２０】
アンチヒューズの格納された値の読み出し
ＢＪＴ２０２の格納された値を読み出すために、（読み出し信号（２１４）がアサートされ且つ書き込み信号（２１６）がアサートされない時には）ＦＥＴ２０８がターンオンされ、ＦＥＴ２０８のソースに接続されたインバータ２２４が、ソースをアースに引っ張り込もうとする。このインバータ（２２４）のプルダウン電流駆動を、例えば小さなサイズを選択することによって、比較的低くなるように設定することができる。ＢＪＴ２０２が短絡される場合には、ＦＥＴ２０８内へと流れる電流が十分に大きくなり、すなわち、回路２００の出力（２２６）における電圧が、Ｖｄｄまで上昇することとなり、従って、プログラムされたＢＪＴ２０２を示す。ＢＪＴ２０２がプログラムされていない場合（又はＢＪＴ２０２が短絡されていない場合）には、ＢＪＴ２０２のベースが、Ｖｐｐから切り離され、ＦＥＴ２０８内へと電流が流れないこととなる。それにより、（読み出しサイクル中に、書き込み信号（２１６）がアサートされないので）インバータ２２４が出力ノード２２６をアースに引き込み、従って、プログラムされていないデバイスを示す。一実施形態において、出力ノード２２６に提供された信号をバッファリングするために、オプションのバッファ２２８を利用することができる。
【００２１】
代替のアンチヒューズ回路構成
図３は、一実施形態による、アンチヒューズデバイスに書き込むため及び／又はアンチヒューズデバイスから読み出すために利用されることが可能な回路３００を示す。回路３００は、図２に関して説明されたような、ＢＪＴ２０２、Ｖｐｐ電圧源２０４、オプションの抵抗２０６、ＦＥＴ２０８と２１２、読み出し信号ノード２１４、書き込み信号ノード２１６、出力ノード２２６、及びオプションのバッファ２２８を含む。
【００２２】
ＢＪＴ２０２に書き込むため、すなわちＢＪＴ２０２をプログラムするために、書き込み信号（２１６）が、アサートされ、それにより、（例えば、２つのオプションのインバータ３０２と３０４とを介して）ＦＥＴ２０８の寄生ＰＮ接合が順方向バイアスさせられる。書き込み信号（２１６）がまた、ＦＥＴ２１２をターンオンさせ、それによって、（図１と図２とに関して説明されたように）ＢＪＴ２０２がオーバードライブされることが可能となる。
【００２３】
ＢＪＴ２０２の格納された値を読み出すために、読み出し信号（２１４）がアサートされ、それにより、ＦＥＴ３０６がターンオンされる。出力ノード２２６に接続されたＦＥＴ３０８は、（ＦＥＴ３０８のゲートが高値に保持されるため、すなわちＦＥＴ３０８がターンオンされるため）出力ノード２２６をアースに引っ張り込もうとする。このＦＥＴ（３０８）のプルダウン電流駆動を、比較的小さなサイズのＦＥＴを選択することによって比較的低くなるように設定することができる。様々な実施形態において、ＦＥＴ３０６と３０８とは、横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）デバイスのような任意の適合可能なＮチャネルＦＥＴとすることができる。
【００２４】
ＢＪＴ２０２が短絡される場合には、ＦＥＴ３０８内へと流れる電流は、デバイスが飽和することとなり、且つ、回路３００の出力（２２６）における電圧がＶｄｄにまで上昇することになるほどに十分に大きくなり、従って、プログラムされたＢＪＴ２０２を示す。ＢＪＴ２０２がプログラムされない場合には、ＢＪＴ２０２のエミッタが、Ｖｐｐから切り離され、ＦＥＴ３０６内へと電流が流れないこととなり、それによって、ＦＥＴ３０８が出力ノード２２６をアースに引き込むことができ、従ってプログラムされてないデバイスを示す。
【００２５】
一実施形態において、図２と図３とに関して説明されたように、（ＦＥＴ２０８のような）トランジスタは、低電圧回路構成と高電圧回路構成との両方に結合されることが可能である。トランジスタは、例えば高電圧回路構成から低電圧回路構成を保護するために、低電圧回路構成と高電圧回路構成とを互いに切り離す。ＦＥＴ２０８に関して説明されたように、トランジスタは、ｎチャネル、高電圧ＦＥＴとすることができる。より具体的には、トランジスタは、第１のバイアス状態においてダイオードとして利用されることが可能であり、第２のバイアス状態において電界効果トランジスタとして利用されることが可能である。更に、トランジスタは、例えば高電圧回路構成から低電圧回路構成を保護するために、トランジスタのドレイン電圧がトランジスタのソース電圧よりも高くなった時には、ダイオード動作からＦＥＴ動作へと自動的に移行することができる。
【００２６】
説明された実施形態は、ＮチャネルＦＥＴとＮＰＮのＢＪＴとを用いているが、このことは、ｎ型デバイスに本発明の範囲を限定することを意味するものではない。ＰチャネルＦＥＴとＰＮＰのＢＪＴとを用いて、類似の機能の回路を設計することもできる。
【００２７】
本明細書内における「一実施形態」か又は「ある実施形態」への参照は、実施形態に関連して説明された特定の特徴か、構造か、又は特性が、少なくとも一実施態様に含まれることを意味する。本明細書内の様々な場所において見られる「一実施形態において」の語句は、必ずしも全て同じ実施形態を示しているとは限らない。
【００２８】
従って、実施形態が、構造的な特徴及び／又は方法論的動作に特有の用語で説明されてきたが、特許請求の範囲によって特許請求された対象事項は、説明された特定の特徴又は動作に限定されない場合があることが理解されよう。より正確に言うと、特定の特徴及び動作は、特許請求された対象事項を実施する、例示の形態として開示される。
【図面の簡単な説明】
【００２９】
【図１】一実施形態による、アンチヒューズデバイスを提供する方法を示す図である。
【図２】一実施形態による、アンチヒューズデバイスに書き込むため及び／又はアンチヒューズデバイスから読み出すために利用されることが可能な回路を示す図である。
【図３】一実施形態による、アンチヒューズデバイスに書き込むため及び／又はアンチヒューズデバイスから読み出すために利用されることが可能な別の回路を示す図である。
【符号の説明】
【００３０】
２０２  バイポーラ接合トランジスタ
２０４  第１の電力源
２１０  回路素子
３０２  回路素子
３０４  回路素子
【図１】
2006202463.tif 000003
【図２】
2006202463.tif 000004
【図３】
2006202463.tif 000005