(57)【要約】【課題】デジタル情報とアナログ情報を同時に保存できる混合モード半導体メモリを提供する。【解決手段】制御部（４７０）はアナログ／デジタル変換器（４４０）及びデジタル／アナログ変換器（４５０）を設定してメモリバンク（４８０）にアドレス信号を供給する。２次元クロスバースイッチ（４９０）は多数のデジタルバス（５００）が互いに異なるメモリバンクを同時にアクセスできるようにデジタルバスとメモリバンクアレイとを連結する。コピーエンジン（４６０）は同一メモリバンクまたは互いに異なるメモリバンク間に保存されたデータをコピーする。混合モードメモリ（１００）はアナログ及びデジタル情報を同じアドレスに保存でき、アナログ及びデジタルの中で所望する形式で保存された情報を出力することができる。【選択図】図３
2006190439.tif 000002
【特許請求の範囲】
【請求項１】
混合モード半導体メモリにおいて、
各々が複数個の単一ポートメモリを有する多数のメモリバンクからなるメモリバンクアレイ；
アナログ信号入力を前記メモリバンクのメモリに保存するためにデジタル情報に変換するアナログ／デジタル変換器；
前記メモリバンクの指定されたメモリアドレスのデジタル情報をアナログ信号出力で出力するために該当デジタル情報をアナログ信号に変換するデジタル／アナログ変換器；
アドレス及びデジタル情報を伝送する多重ポートデジタルバス；及び
デジタル情報及びアナログ情報の保存と出力のための前記アナログ／デジタル変換器及び前記デジタル／アナログ変換器を設定して前記メモリバンクにアドレス信号を供給する制御部からなり、アナログ及びデジタル情報を同じアドレスに保存でき、アナログ及びデジタルの中で所望する形式で保存された情報を出力できることを特徴とする混合モード半導体メモリ。
【請求項２】
多数のデジタルバスが前記メモリバンクアレイの同じメモリバンクまたは互いに異なるメモリバンクに同時にアクセスできるように前記デジタルバスと前記メモリバンクアレイとを連結する２次元クロスバースイッチをさらに含むことを特徴とする請求項１記載の混合モード半導体メモリ。
【請求項３】
前記メモリバンクアレイの同じメモリバンクまたは互いに異なるメモリバンクに保存されたデータをコピーするコピーエンジンをさらに含むことを特徴とする請求項１記載の混合モード半導体メモリ。
【請求項４】
前記制御部が、メモリバンクに対してメモリブロックを指定して保存及び出力の開始と終了を示す情報を提供する外部インターフェイスであるデジタル制御信号により該当動作を行なうことを特徴とする請求項１記載の混合モード半導体メモリ。
【請求項５】
前記制御部が、前記アナログ／デジタル変換器のサンプリング速度及び時間／解像度／入力信号範囲、前記デジタル／アナログ変換器の速度及び動作時間／解像度／出力信号範囲等を決定する前記デジタル制御信号により前記アナログ／デジタル変換器及びデジタル／アナログ変換器を制御することを特徴とする請求項４記載の混合モード半導体メモリ。
【請求項６】
前記制御部が外部から提供されるデジタル制御信号により前記２次元クロスバースイッチ及び前記コピーエンジンの動作を制御することを特徴とする請求項２または請求項３記載の混合モード半導体メモリ。
【請求項７】
前記制御部が、アナログ信号入力を保存するサンプリング時間の経過時、アナログ信号を出力する動作時間の経過時、または、コピーエンジンの動作の終了時に、前記制御部の状態を外部に知らせる信号を発生することを特徴とする請求項６記載の混合モード半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリに関するものである。特に、デジタル情報とアナログ情報を同時に保存する混合モード半導体メモリに関するものである。
【背景技術】
【０００２】
アナログ情報及びデジタル情報の保存を一つの記憶素子で実現する複数の非揮発性記憶素子からなるメモリシステムが公開されている。（特許文献１参照）
【０００３】
図１は、従来のメモリシステムのブロック図である。非揮発性メモリ２１０の各記憶素子２１２は、一形態の情報すなわちアナログ情報またはデジタル情報を保存できるようになっている。
【０００４】
一方、従来のデジタル半導体メモリは、デジタル情報を保存でき、アナログ半導体メモリは、アナログ情報を保存できるので、従来のアナログ／デジタル半導体メモリは、一つのアドレス空間にアナログとデジタル情報のいずれか一つだけを保存できる。
【０００５】
したがって、従来のアナログメモリに保存したアナログ情報をデジタル領域で処理したり、従来のデジタルメモリに保存したデジタル情報をアナログ領域で処理したりするためには、別途のチップを使用したアナログ情報とデジタル情報の相互変換が必要である。
【０００６】
このような相互変換には、アナログ情報の帯域幅にしたがって、正比例または指数的に比例する量の時間とエネルギーが必要となる問題点がある。
【特許文献１】欧州特許第１１２４２３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、このような従来技術の問題点を解決するためのもので、本発明は、アナログ情報とデジタル情報の相互変換過程を最適化して、相互変換にかかる時間とエネルギー消耗の減少を可能にした混合モード半導体メモリを提供することにその目的がある。
【０００８】
本発明の他の目的は、互いに異なる入出力インターフェイスで各々異なるアドレス空間に同時アクセスすることを許容することにより、メモリ使用効率を高めるための混合モード半導体メモリを提供することにある。
【０００９】
即ち、既存の多重ポート半導体メモリは、互いに異なる入出力インターフェイスで同じアドレス空間に同時アクセスすることを許容するが、本発明の混合モード半導体メモリは、このような同時アクセスを許容しないところに大きな差異がある。
【課題を解決するための手段】
【００１０】
前記本発明の目的を達成するための本発明の混合モード半導体メモリは、各々が複数個の単一ポートメモリを有する多数のメモリバンクからなるメモリバンクアレイ；アナログ信号入力を前記メモリバンクのメモリに保存するためにデジタル情報に変換するアナログ／デジタル変換器；前記メモリバンクの指定されたメモリアドレスのデジタル情報をアナログ信号出力で出すために該当デジタル情報をアナログ信号に変換するデジタル／アナログ変換器；アドレス及びデジタル情報を伝送する多重ポートデジタルバス；及びデジタル情報及びアナログ情報の保存と出力のために前記アナログ／デジタル変換器及び前記デジタル／アナログ変換器を設定して前記メモリバンクにアドレス信号を供給する制御部からなり、アナログ及びデジタル情報を同じアドレスに保存でき、アナログ及びデジタルの中で所望する形式で保存された情報を出力できることを特徴とする。
【００１１】
また、本発明は、多数のデジタルバスが前記メモリバンクアレイの同じメモリバンクまたは互いに異なるメモリバンクに同時にアクセスできるように前記デジタルバスと前記メモリバンクアレイとを連結する２次元クロスバースイッチと、前記メモリバンクの同じメモリバンクメモリまたは互いに異なるメモリバンクに保存されたデータをコピーするコピーエンジンとを具備することを特徴とする。
【発明の効果】
【００１２】
本発明の混合モード半導体メモリは、同じメモリアドレスにアナログ情報またはデジタル情報を保存できるので、通信システムのアナログフロントエンドから得られるアナログ信号にデジタルマイクロプロセッサーが直接アクセスするようにして、既存のシステムで必要なアナログ情報とデジタル情報の相互変換に必要な時間とエネルギーの消耗を減少させる。
【００１３】
また、一般的に通信システムでエネルギー消耗の３０％以上を消耗してシステムの性能の限界を決定する主要原因になるメモリコピーを２分の１以下に減らし得る効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好ましい実施例を添付図面を参照しながら詳細に説明する。但し、下記の実施例は、本発明を例示するだけのものであり、本発明の内容が下記の実施例に限定されるものではない。
【００１５】
図２は、本発明の混合モード半導体メモリ１００の概念構成図を図示したものである。
図示したように、混合モード半導体メモリ１００は、複数個の揮発性または非揮発性記憶素子であるメモリを含みアナログ信号を保存する場合、デジタルに変換して内部メモリに保存し、アナログ信号を出力する場合、内部メモリに保存されたデジタル情報をアナログに変換してメモリチップ外部に出力する。
【００１６】
アナログ信号は、指定されたメモリブロック単位で保存または出力できる。そのためにデジタル制御信号１３０は、メモリブロックを指定する入力信号を含む。また、デジタル制御信号１３０は、指定されたメモリブロックに対するアナログ信号の保存または出力が終了したことを外部に示す情報を含む。
【００１７】
また、前記デジタル制御信号１３０は、アナログ信号の保存に使用されるアナログ／デジタル変換過程のサンプリング速度、入力信号の大きさ、変換レベルの個数を設定する情報を入力として受け入れることもできる。
【００１８】
前記デジタル制御信号１３０は、選択的にアナログ信号の出力に使用されるデジタル／アナログ変換過程の変換速度、出力信号の大きさ、変換レベルの個数を設定する情報を入力として受け入れることもできる。
【００１９】
デジタルバス１４０、１５０、１６０は、互いに異なるメモリアドレスに対する同時アクセスを許容し、アドレス、データ、メモリ制御信号を伝送する、デジタル情報は、デジタル制御信号１３０により指定されたデジタルバス１４０、１５０、１６０を経てデジタル制御信号１３０により指定されたメモリブロックに保存される。
【００２０】
内部メモリに保存された情報をデジタルで出力する場合、デジタル制御信号１３０により指定されたメモリブロックでデジタル制御信号１３０により指定されたデジタルバス１４０、１５０、１６０にデジタル信号が出力される。
【００２１】
図３は、本発明の一実施例による混合モード半導体メモリのブロック図を図示したものである。
【００２２】
複数個の単一ポートメモリからなる多数のメモリバンクを有するメモリバンクアレイ４８０は、アナログ信号入力４１０、アナログ信号出力４２０、多重ポートデジタルバス５００で前記メモリバンクアレイ４８０の同じメモリバンクまたは互いに異なるメモリバンクに同時にアクセスできるように一つのメモリバンク毎に別途のアドレスバスとデータバスを有している。２次元クロスバースイッチ４９０は、多数のデジタルバスを前記メモリバンクアレイ４８０の各々異なるメモリバンクに連結するために使用される。
【００２３】
アナログ信号入力４１０は、アナログ／デジタル変換器（ＡＤＣ）４４０によりデジタル情報に変換され、２次元クロスバースイッチ４９０を経てメモリバンクアレイ４８０のメモリバンクに保存される。アナログ出力信号４２０は、メモリバンクアレイ４８０のメモリバンクから２次元クロスバースイッチ４９０を通じてデジタル／アナログ変換器（ＤＡＣ）４５０に入力されるデジタル情報がアナログ情報に変換されものを出力するものである。
【００２４】
データコピーは、メモリで最も頻繁に発生する動作で、別途のハードウェアーコピーエンジン４６０を使用して外部プロセッサーの助けなしに前記メモリバンクアレイ４８０のメモリバンク中で単一メモリバンク内部のメモリ間または互いに異なるメモリバンクのメモリ間でデータコピーを実行する。
【００２５】
デジタル制御信号４３０は、制御部４７０を通じてアナログ／デジタル変換器４４０、デジタル／アナログ変換器４５０、コピーエンジン４６０、２次元クロスバースイッチ４９０、メモリバンクアレイ４８０の設定状態を制御する。
【００２６】
前記アナログ／デジタル変換器４４０のサンプリング速度及び時間／解像度／入力信号範囲、デジタル／アナログ変換器４５０の速度及び動作時間／解像度／出力信号範囲、コピーエンジン４６０の原本及び目的地メモリバンク／コピー開始アドレス／コピー長さ、２次元クロスバースイッチ４９０の原本及び目的地メモリバンク／コピー開始アドレス／コピー長さ、２次元クロスバースイッチ４９０のオンオフ設定が制御部４７０により決定される。
【００２７】
また、制御部４７０は、メモリに保存された情報を保存したり出力したりする時に、メモリバンクアレイ４８０の該当メモリを選択して、指定されたメモリバンクアレイ４８０の該当メモリのアドレスバスにメモリアドレスを出力する。
【００２８】
前記制御部４７０は、アナログ信号を保存するサンプリング時間が終了したり、アナログ信号を出力する動作時間が過ぎたり、コピーエンジン４６０の動作が終了すると、制御部４７０のその状態を外部に知らせる情報をデジタル制御信号４３０に出力する。
【００２９】
一方、本発明の詳細な説明では、具体的な実施例に関して説明したが、本発明の範囲を逸脱しない限度内で様々な変形が可能であることは勿論である。例えば、図３で２次元クロスバースイッチ４９０の構成を変更して同時にアクセスできるデジタルバス５００の個数を増加させられる。また、メモリバンクアレイ４８０の構成を変更して並行性を増加させられる。
【００３０】
次に、図４と図５を参照して本発明の混合モード半導体メモリ１００がメモリコピーを２分の１以下に減らせることについて説明する。
【００３１】
図４は、従来の高速モバイル無線通信端末の構成ブロック図である。無線で送受信されるデータは、二回のメモリコピーを経る。一回目は、デジタルバックエンドのバッファメモリとＭＡＣプロセッサーのバッファメモリ間に発生するデータコピーである。二番目は、ＭＡＣプロセスのバッファメモリとアプリケーションプロセッサーのシステムメモリ間に発生するデータコピーである。デジタルバックエンド、ＭＡＣプロセッサー、アプリケーションプロセッサーが独立的に設計され、バスを通じて連結されるのでこのような二回のデータコピーは、従来の高速モバイル無線通信端末において一般的に発生し、通信速度の増加によりこれによる電力消耗が大きくなっている。
【００３２】
図５は、本発明の混合モード半導体メモリ（混合モードマルチチャンネルメモリ）１００を使用した新しい高速無線通信端末の構成ブロック図である。送受信データは、先に詳しく見たようにアナログ情報とデジタル情報を同じアドレスに保存できる本発明の混合モード半導体メモリに保存される。それにより、通信システムの受信機は、アナログフロントエンドで入力されるアナログ信号を混合モードマルチチャンネルメモリ１００に保存し、デジタルバックエンド、ＭＡＣプロセッサー、アプリケーションプロセッサーは混合モードマルチチャンネルメモリ１００に保存されたデータに直接アクセスできる。通信システムの送信機でも、デジタルバックエンド、ＭＡＣプロセッサー、アプリケーションプロセッサーで変調した情報が混合モードマルチチャンネルメモリ１００からアナログフロントエンドへ直接伝送され得る。
【００３３】
図５のデジタルバックエンドとＭＡＣプロセッサーが同じメモリアドレスに同時にアクセスしないように変複調アルゴリズムを具現すると、システムエネルギーの相当部分を占め、システム性能限界を決定する主要原因になる２回のメモリコピーを１回のメモリコピーに減らすことができる。また、デジタルバックエンド、ＭＡＣプロセッサー、アプリケーションプロセッサーが同じメモリアドレスに同時にアクセスしないように変複調アルゴリズム及びシステムソフトウェアーを設計する場合、本発明の混合モード半導体メモリを使用する高速モバイル無線通信端末は、先に言及した送受信データに対する二回のメモリコピーなしにデータ送受信をできるようになるのである。
【００３４】
上述したように、本発明の好ましい実施例を説明したが、該当技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正または変形して実施できる。
【産業上の利用可能性】
【００３５】
以上、詳しく述べたように、本発明の混合モード半導体メモリは、同じメモリアドレスにアナログ情報またはデジタル情報を保存できるので、通信システムのアナログフロントエンドで入力されるアナログ信号をメモリに保存し、マイクロプロセッサーが保存されたデータに直接アクセスすることにより、アナログ情報とデジタル情報の相互変換に必要な時間とエネルギー消耗を減らし、メモリーコピーを２分の１以下に減らしてバッテリーで駆動するシステムの動作時間を延長させられる効果がある。
【００３６】
また、既存の多重ポート半導体メモリは、互いに異なる入出力インターフェイスで同じメモリアドレスに同時アクセスすることを許容するが、本発明の混合モード半導体メモリは、このような同時アクセスを許容しないので、記憶素子の構造を単純に維持して既存の多重ポートメモリに比べて経済性を有する効果がある。また、互いに異なるメモリアドレスに同時接続できる多数のデジタルバスを提供することによりメモリアクセス効率が高いマルチプロセッサーを支援できる効果を有する。
【図面の簡単な説明】
【００３７】
【図１】従来のアナログ／デジタル半導体メモリの構成ブロック図である。
【図２】本発明の混合モード半導体メモリのブロック図である。
【図３】本発明の一実施例による混合モード半導体メモリのブロック図である。
【図４】従来の高速モバイル無線通信端末のブロック図である。
【図５】本発明の混合モード半導体メモリを活用した高速無線通信端末のブロック図である。
【符号の説明】
【００３８】
４１０…アナログ信号入力、４２０…アナログ信号出力、４３０…デジタル制御信号、４４０…アナログ／デジタル変換器、４５０…デジタル／アナログ変換器、４６０…コピーエンジン、４７０…制御部、４８０…メモリバンクアレイ、４９０…２次元クロスバースイッチ、５００…デジタルバス
【図１】
2006190439.tif 000003
【図２】
2006190439.tif 000004
【図３】
2006190439.tif 000005
【図４】
2006190439.tif 000006
【図５】
2006190439.tif 000007