(57)【要約】【課題】リカバリー損失の低減を図るべく、アノード電極領域の不純物拡散深さを浅くすることができる電力用半導体装置を提供することを目的とする。【解決手段】半導体基板１、ゲート電極領域（制御電極領域）２、カソード電極領域（第一の主電極領域）３、アノード電極領域（第二の主電極領域）４、およびガードリング５を備えている。半導体基板１は、断面視において、主面に対して略垂直に形成されている垂直部１ａと、垂直部１ａと接続するメサ部１ｂとを有する側面部を有している。ゲート電極領域２は、半導体基板１の第一の主面１ｃ内に形成されている。カソード電極領域３は、ゲート電極領域２の表面内の一部に形成されている。アノード電極領域４は、半導体基板１の第二の主面１ｄ内に形成されている。ガードリング５は、半導体基板１の第二の主面１ｄ内に形成されており、アノード電極領域４を環状に取り囲んでいる。【選択図】  図１
2006196502.tif 000002
【特許請求の範囲】
【請求項１】
断面視において、主面に対して略垂直に形成されている垂直部と当該垂直部の側面に形成された傾斜部とで構成されたメサ部を有しており、第一の導電型の半導体基板と、
前記半導体基板の第一の主面内に形成された、第一の導電型の第一の主電極領域と、
前記第一の主面内の一部に形成された、第二の導電型の制御電極領域と、
前記半導体基板の前記第一の主面と対向する第二の主面内に形成された、第二の導電型の第二の主電極領域と、
前記第二の主面内に形成され、前記第二の主電極領域を取り囲む環状のガードリングとを、備えている、
ことを特徴とする電力用半導体装置。
【請求項２】
断面視において、複数の前記第一の主電極領域は水平方向に並んでおり、
前記断面視において、最も外側に存する２つの前記第一の主電極領域のうち、
一方の前記第一の主電極領域の外側端部と、前記第二の主電極領域の一方端とが平面視で略一致しており、
他方の前記第一の主電極領域の外側端部と、前記第二の主電極領域の他方端とが平面視で略一致している、
ことを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記ガードリングは、
前記第二の主面の端部に形成されている、
ことを特徴とする請求項１に記載の電力用半導体装置。
【請求項４】
前記ガードリングの高さは、前記メサ部に達している、
ことを特徴とする請求項３に記載の電力用半導体装置。
【請求項５】
前記第二の主電極領域の高さと、前記ガードリングとの高さが、略同一である、
ことを特徴とする請求項１に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力用半導体装置に係る発明であり、例えば、サイリスタやＩＧＢＴ等に適用することができる。
【背景技術】
【０００２】
従来の一般的な逆阻止サイリスタの構造では、第一の導電型の半導体基板の下面内には、第二の導電型のアノード電極領域が形成されていた。
【０００３】
ここで、半導体基板の両側面部はメサ構造である。ただし、半導体基板の下部側面端部は、製造途中等の際に発生するクラックを防止するために、下面に対して略垂直な部分（以下、垂直部と称する）を有している。つまり、半導体基板の下面から所定の範囲内は、当該半導体基板の側面部は、垂直部であり、当該垂直部は上方のメサ部と接続されている。
【０００４】
また、断面視において、アノード電極領域は、半導体基板の下面全面に形成されていた。また、逆方向電圧印加の際に、半導体基板のメサ部にて電界を緩和するために、アノード電極領域の不純物拡散深さ（高さ）は、上記垂直部より上方に形成されているメサ部に達していた。
【０００５】
なお、当該従来の構造に関連する技術として、特許文献１がある。
【０００６】
【特許文献１】特開平１０−１９００１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、サイリスタは、クラック発生防止の観点から、半導体基板の下部側面端部において約４０〜５０μｍと垂直部を要する。また、逆方向電圧印加時に、電界を半導体基板側面部のメサ部で緩和し、当該サイリスタに当該逆方向電圧耐圧を持たせるために、アノード電極領域の不純物拡散深さ（高さ）は、垂直部上方に存するメサ部に達する必要がある。
【０００８】
以上のことから、従来の構造では、アノード電極領域の不純物拡散深さ（高さ）は、非常に深く（高く）なっていた（少なくとも、５０μｍ以上）。
【０００９】
このように、アノード電極領域の不純物拡散深さ（高さ）が深く（高く）なると、ターンオフ時の逆電流の大きさが、大きくなるという問題が生じる（つまり、リカバリー損失が大きくなる）。そして、当該リカバリー損失の大きなサイリスタを所定のシステム等に搭載した場合には、システム全体の効率が悪くなっていた。
【００１０】
そこで、この発明は、リカバリー損失の低減を図るべく、アノード電極領域の不純物拡散深さ（高さ）を浅く（低く）することができる電力用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明に係る請求項１に記載の電力用半導体装置は、断面視において、主面に対して略垂直に形成されている垂直部と当該垂直部の側面に形成された傾斜部とで構成されたメサ部を有しており、第一の導電型の半導体基板と、前記半導体基板の第一の主面内に形成された、第一の導電型の第一の主電極領域と、前記第一の主面内の一部に形成された、第二の導電型の制御電極領域と、前記半導体基板の前記第一の主面と対向する第二の主面内に形成された、第二の導電型の第二の主電極領域と、前記第二の主面内に形成され、前記第二の主電極領域を取り囲む環状のガードリングとを、備えている。
【発明の効果】
【００１２】
本発明の請求項１に記載の電力用半導体装置は、断面視において、主面に対して略垂直に形成されている垂直部と当該垂直部の側面に形成された傾斜部とで構成されたメサ部を有しており、第一の導電型の半導体基板と、前記半導体基板の第一の主面内に形成された、第一の導電型の第一の主電極領域と、前記第一の主面内の一部に形成された、第二の導電型の制御電極領域と、前記半導体基板の前記第一の主面と対向する第二の主面内に形成された、第二の導電型の第二の主電極領域と、前記第二の主面内に形成され、前記第二の主電極領域を取り囲む環状のガードリングとを、備えているので、逆方向電圧印加の際の電界の緩和機能をメサ部にて担う必要性が無くなる（または、電界緩和機能のメサ部における依存度を低減できる）。よって、第二の主電極領域の不純物拡散深さを垂直部の高さよりも小さく設定できる。このように、第二の主電極領域の不純物拡散深さを小さく（浅く）できるので、ターンオフ時の逆電流を小さくすることができる。したがって、請求項１に係る電力用半導体装置をシステムに搭載した場合には、よりシステム全体の効率を高めることができる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１４】
＜実施の形態１＞
図１は、本実施の形態１に係る電力用半導体装置の構成を示す断面図である。なお、以下では、サイリスタ（特に、ＮＰＮＰ型サイリスタ）の場合について言及するが、本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のパワートランジスタ等にも適用することができる。
【００１５】
図１に示されている半導体基板１は、Ｎ型（第一の導電型と把握できる）である。ここで、断面視において、半導体基板１の側面部は以下の形状を有している。つまり、半導体基板１の側面部は、主面に対して略垂直に形成されている垂直部１ａと、当該垂直部１ａと接続するメサ部１ｂとを有している。
【００１６】
つまり、図１に示しているように、断面視において、主面に対して略垂直に形成されている垂直部１ａと当該垂直部１ａの側面に形成された傾斜部とで構成されたメサ部１ｂを有している。
【００１７】
また、図１に示すように、半導体基板１の第一の主面１ｃ内（当該第一の主面から一部突出している部分も含む）には、ゲート電極領域（制御電極領域と把握できる）２が形成されている。ここで、ゲート電極領域２は、Ｐ型（第二の導電型と把握できる）である。
【００１８】
つまり、図１に示すように、ゲート電極領域２は、第一の主面１ｃ内の一部に形成されている。
【００１９】
また、ゲート電極領域２の表面内の一部（図１において、突出しているゲート電極領域２）には、カソード電極領域（第一の主電極領域）３が各々形成されている。ここで、カソード電極領域３は、Ｎ型（第一の導電型と把握できる）である。
【００２０】
つまり、図１に示すように、カソード電極領域３は、半導体基板１の第一の主面１ｃ内に形成されている。
【００２１】
また、図１に示すように、半導体基板１の第二の主面１ｄ内には、アノード電極領域（第二の主電極領域と把握できる）４が形成されている。ここで、アノード電極領域４は、Ｐ型（第二の導電型と把握できる）である。
【００２２】
つまり、図１に示すように、アノード電極領域４は、半導体基板１の第一の主面１ｃと対向する第二の主面１ｄ内に形成されている。
【００２３】
さらに、半導体基板１の第二の主面１ｄ内には、アノード電極領域４を取り囲むように環状のガードリング５が形成されている。ここで、図１では、ガードリング５は複数形成されているが、単一であっても良い。
【００２４】
次に、本実施の形態に係る電力用半導体装置（サイリスタ）の製造方法について、工程断面図を用いて説明する。
【００２５】
はじめに、Ｎ型の半導体基板１を用意する。その後、当該半導体基板１の第一の主面１ｃに対して、ボロンを注入する。これにより、図２に示すように、半導体基板１の第一の主面１ｃ内には、所定の深さのゲート電極領域２が形成される。
【００２６】
次に、ゲート電極領域２の所定の領域に対して、リンを注入する。これにより、図３に示すように、ゲート電極領域２の表面内の所定の領域に、所定の深さのカソード電極領域３が各々形成される。
【００２７】
次に、半導体基板１の第二の主面１ｄの所定の領域に対して、ボロンを注入する。これにより、図４に示すように、半導体基板１の第二の主面１ｄ内の所定の領域に、所定の深さのアノード電極領域４が形成される。さらに、当該アノード電極領域４を環状に取り囲むように、半導体基板１の第二の主面１ｄ内に複数のガードリング５が形成される。
【００２８】
ここで、アノード電極領域４の形成とガードリング５の形成とを、別工程にて実施しても良い。
【００２９】
しかし、アノード電極領域４とガードリング５とを同時に形成することにより、製造工程の簡略化を図ることができる。このように、アノード電極領域４とガードリング５とを同時に形成した場合には、アノード電極領域４の不純物拡散深さとガードリング５の不純物拡散深さとは、ほぼ同一となる。
【００３０】
また、アノード電極領域４の不純物拡散深さは、垂直部１ａの高さよりも十分小さい。例えば、垂直部１ａの高さは４０〜５０μｍであり、アノード電極領域４の不純物拡散深さは、１０μｍ程度である。
【００３１】
次に、カソード電極領域３が形成されている領域が突出するように、ゲート電極領域２の一部に対してエッチング処理を施す。これにより、図５に示すような形状のゲート電極領域２が形成される。
【００３２】
その後、側面端部に垂直部１ａを残して、半導体基板１の側面部を所定の形状に研削する。さらに、研削面をスムーズにするため、当該研削面に対してエッチング処理を施す。これにより、図１に示すように、メサ構造を有する本実施の形態１に係る電力用半導体装置（ＮＰＮＰ型サイリスタ）が製造される。
【００３３】
以上のように、本実施の形態に係る電力用半導体装置では、アノード電極領域４の周囲にガードリング５が形成されている。したがって、逆方向電圧印加（つまり、アノード電極領域４に負の電圧を印加し、カソード電極領域３に正の電圧を印加する）の際の電界（当該電界は、半導体基板１とアノード電極領域４との界面で最大となる）の緩和機能をメサ部１ｂにて担う必要性が無くなる（または、メサ部１ｂが担う電界緩和機能をより減少させる）。つまり、ガードリング５にて電界緩和機能を担うことができる。よって、アノード電極領域４の不純物拡散深さを垂直部１ａの高さよりも小さく設定できる。
【００３４】
このように、アノード電極領域４の不純物拡散深さを小さく（浅く）できるので、ターンオフ時の逆電流を、図６に示すように、小さくすることができる。
【００３５】
ここで、図６において、縦軸は電流値であり、横軸は時間である。また、点線は、従来技術に係る電力用半導体装置の導通状態からターンオフ時の逆電流の変動（逆回復特性）を示している。また、実線は、本実施の形態に係る電力用半導体装置の導通状態からターンオフ時の逆電流の変動（逆回復特性）を示している。図６から明らかなように、本発明の方が、最大逆電流値が小さい。
【００３６】
したがって、本実施の形態に係る電力用半導体装置を所定のシステムに搭載した場合には、よりシステム全体の効率を高めることができる。例えば、本実施の形態に係る電力用半導体装置を適用することにより、従来技術に係る電力用半導体装置を適用する場合よりも、約２０％程、リカバリー損失の低減を図ることができる。
【００３７】
なお、図１に示したように、ゲート電極領域２の不純物拡散深さは、垂直部１ａの高さよりも深い。したがって、順方向電圧印加（つまり、アノード電極領域４に正の電圧を印加し、カソード電極領域３に負の電圧を印加する）の際の電界（当該電界は、半導体基板１とゲート電極領域２との界面で最大となる）は、メサ部１ｂにて緩和される。
【００３８】
ところで、逆方向電圧印加の際の電界を、ガードリング５のみで緩和することもできる（つまり、ガードリング５のみで逆方向電圧を耐圧する）。当該電界緩和の様子を図７に示す。図７に示すように、空乏層１１の端部はガードリング５にのみ達しており、メサ部１ｂには達していない。これは、逆方向電圧印加の際の電界がメサ部１ｂに達していないことを意味する。
【００３９】
上記のように逆方向電圧印加時の電界をガードリング５でのみ緩和する場合には、逆方向電圧印加の際にメサ部１ｂで発生する、表面漏れ電流の発生を防止できる。したがって、逆方向電圧印加の際に発生する漏れ電流を、電力用半導体装置全体として小さくすることができる。
【００４０】
これに対して、逆方向電圧印加の際の電界を、ガードリング５およびメサ部１ｂにて緩和することもできる（つまり、ガードリング５およびメサ部１ｂで逆方向電圧を耐圧する）。当該電界緩和の様子を図８に示す。図８に示すように、空乏層１２の端部はメサ部１ｂに達している。これは、逆方向電圧印加の際の電界がメサ部１ｂに達していることを意味する。したがって、逆方向電圧印加の際の電界がガードリング５およびメサ部１ｂにて緩和される。
【００４１】
図７、図８で示した空乏層１１，１２の各々は、ガードリング５の本数、ガードリング５の間隔、ガードリング５の濃度、ガードリング５の高さおよびメサ部１ｂの傾き角度等を調整することにより、選択できる。例えば、ガードリング５の本数を増やせば、図７に示した空乏層１１が形成される傾向にある。
【００４２】
したがって、図８で示したような空乏層１２を形成させる場合には、比較的ガードリング５の本数は少なくて済むので、電力用半導体装置全体の平面方向の面積を縮小することができる。
【００４３】
なお、ガードリング５の深さを深くするほど、またガードリングの濃度を薄くするほど、空乏層は、ガードリング５とメサ部にも達する形状から、ガードリング５のみに達する形状へと変化する傾向にある。
【００４４】
＜実施の形態２＞
本実施の形態に係る電力用半導体装置では、アノード電極領域４の断面幅を特定することを特徴とする。図９に、本実施の形態に係る電力用半導体装置の断面図を示す。
【００４５】
まず、図９に示すように、断面視において、カソード電極領域３は複数（図面では３つ）、図面水平方向に並んで形成されている。ここで、当該断面視において最も外側に存する二つのカソード電極領域３Ｌ，３Ｒに注目する。
【００４６】
カソード電極領域３Ｌ（図面の最左側）の外側端部と、アノード電極領域４の一方端とが、平面視において略一致している。つまり、図９に示すように、カソード電極領域３Ｌの外側端部の垂直方向（図面下方向）下に、アノード電極領域４の一方端が存する（図面左側の点線参照）。
【００４７】
また、カソード電極領域３Ｒ（図面の最右側）の外側端部と、アノード電極領域４の他方端とが、平面視において略一致している。つまり、図９に示すように、カソード電極領域３Ｒの外側端部の垂直方向（図面下方向）下に、アノード電極領域４の他方端が存する（図面右側の点線参照）。
【００４８】
ところで、図１０に示すように、アノード電極領域４の断面幅が図９で示した幅よりも広い場合には、リカバリー損失が増加する。これに対して、図１１に示すように、アノード電極領域４の断面幅が図９で示した幅よりも狭い場合には、通電に寄与する面積が小さくなる。この結果、電力用半導体装置の無効面積が増大してしまう。
【００４９】
以上のことから、アノード電極領域４の断面幅を図９に示す構成とすることにより、リカバリー損失の低下を抑制できると共に、無効面積の増大を抑制することができる。
【００５０】
＜実施の形態３＞
図１２に、本実施の形態に係る電力用半導体装置の下部側面の断面構成を拡大して示す。
【００５１】
図１２に示しているように、最外側のガードリング５は、半導体基板１の第二の主面１ｄの端部に形成されている。つまり、最外側のガードリング５と垂直部１ａとは接続している。
【００５２】
ガードリング５を上記のように形成することにより、逆方向電圧を印加した際の電界が、垂直部１ａに集中することを抑制することができる。
【００５３】
また、図１２では、ガードリング５の不純物拡散深さは、半導体基板１の垂直部１ａの高さよりも低い場合について言及した。
【００５４】
ここで、図１３に示すように、ガードリング５の不純物拡散深さが、半導体基板１の垂直部１ａの高さよりも高い場合であっても良い。つまり、最外側のガードリング５の拡散深さが、メサ部１ｂに達していても良い。この場合、最外側のガードリング５は、垂直部１ａおよびメサ部１ｂと接続する。
【００５５】
図１３に示すようなガードリング構造を採用することにより、逆方向電圧を印加した際の電界は、メサ部１ｂに達する。したがって、当該電界をメサ部１ｂで緩和することができ、半導体基板１の側面における電界緩和をより向上させることができる。
【図面の簡単な説明】
【００５６】
【図１】実施の形態１に係る電力用半導体装置の構成を示す断面図である。
【図２】実施の形態１に係る電力用半導体装置の製造方法を説明する工程断面図である。
【図３】実施の形態１に係る電力用半導体装置の製造方法を説明する工程断面図である。
【図４】実施の形態１に係る電力用半導体装置の製造方法を説明する工程断面図である。
【図５】実施の形態１に係る電力用半導体装置の製造方法を説明する工程断面図である。
【図６】実施の形態１に係る電力用半導体装置の効果を説明するための図である。
【図７】逆電圧印加時に、空乏層の端部がメサ構造に達していない状態の電力用半導体装置を示す断面図である。
【図８】逆電圧印加時に、空乏層の端部がメサ構造にも達している状態の電力用半導体装置を示す断面図である。
【図９】実施の形態２に係る電力用半導体装置の構成を示す断面図である。
【図１０】アノード電極領域の断面幅が比較的広い場合を示す断面図である。
【図１１】アノード電極領域の断面幅が比較的狭い場合を示す断面図である。
【図１２】実施の形態３に係る電力用半導体装置の構成を示す断面図である。
【図１３】実施の形態３に係る電力用半導体装置の他の構成を示す断面図である。
【符号の説明】
【００５７】
１  半導体基板、２  ゲート電極領域、３  カソード電極領域、４  アノード電極領域、５  ガードリング、１１，１２  空乏層、１ａ  垂直部、１ｂメサ部、１ｃ  第一の主面、１ｄ  第二の主面。
【図１】
2006196502.tif 000003
【図２】
2006196502.tif 000004
【図３】
2006196502.tif 000005
【図４】
2006196502.tif 000006
【図５】
2006196502.tif 000007
【図６】
2006196502.tif 000008
【図７】
2006196502.tif 000009
【図８】
2006196502.tif 000010
【図９】
2006196502.tif 000011
【図１０】
2006196502.tif 000012
【図１１】
2006196502.tif 000013
【図１２】
2006196502.tif 000014
【図１３】
2006196502.tif 000015