(57)【要約】  【課題】  積層ずれによる静電容量のばらつきを抑えることができる積層セラミック電子部品を得る。  【解決手段】  コンデンサ導体パターン３，４はそれぞれ、セラミックグリーンシート２の長さ方向（Ｙ方向）に一列に配置された大面積部１１，２１と、小面積部１２，２２と、大面積部１１，２１および小面積部１２，２２の間に配置されて大面積部１１，２１と小面積部１２，２２を繋ぐ幅狭部１３，２３とからなる。大面積部１１はコンデンサ導体パターン３の外部電極との接続部側に配置され、大面積部２１はコンデンサ導体パターン４の外部電極との接続部側に配置される。小面積部１２はコンデンサ導体パターン３の先端部に形成され、小面積部２２はコンデンサ導体パターン４の先端部に形成されている。小面積部１２，２２はそれぞれ、平面視で、セラミックグリーンシート２を介して対向する大面積部２１，１１内で大面積部２１，１１と重なっている。【選択図】  図１
2006190774.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層と内部導体を積み重ねて構成した積層体と、前記積層体の両端部に形成され、かつ前記内部電極と交互に接続する一対の外部電極とを有する積層セラミック電子部品において、
前記内部電極は、大面積部と、小面積部と、前記大面積部および前記小面積部の間に配置されて大面積部と小面積部を繋ぐ幅狭部とからなり、
前記大面積部は前記内部電極の前記外部電極との接続部側に配置されるとともに、前記小面積部は前記内部電極の先端部に形成され、
前記大面積部は平面視で前記セラミック層を介して対向する前記小面積部と重なっていることを特徴とする積層セラミック電子部品。
【請求項２】
前記大面積部および前記小面積部は略矩形状であり、前記大面積部は前記小面積部よりも電極幅が広く、かつ電極長が長いことを特徴とする請求項１に記載の積層セラミック電子部品。
【請求項３】
前記小面積部は、平面視で、前記セラミック層を介して対向する前記大面積部内で該大面積部と重なっていることを特徴とする請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記幅狭部は、平面視で、前記セラミック層を介して対向する前記幅狭部と互いに重なっていることを特徴とする請求項１〜請求項３のいずれかに記載の積層セラミック電子部品。
【請求項５】
前記幅狭部は、平面視で、前記セラミック層を介して対向する前記幅狭部と互いに重なっていないことを特徴とする請求項１〜請求項３のいずれかに記載の積層セラミック電子部品。
【請求項６】
前記積層セラミック電子部品は積層セラミックコンデンサであることを特徴とする請求項１〜請求項５のいずれかに記載の積層セラミック電子部品。
【請求項７】
前記積層体の内部にインダクタを備え、ＬＣフィルタとしたことを特徴とする請求項６に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品、特に、コンデンサやバリスタやサーミスタやＬＣフィルタなどの積層セラミック電子部品に関する。
【背景技術】
【０００２】
従来より、積層セラミックコンデンサには、内部電極の位置ずれによって静電容量が変化してしまうという問題がある。すなわち、図９の水平断面模式図に示すような同一形状の内部電極７２，７３を有したコンデンサ７１において、内部電極７２，７３の長さ方向（Ｙ方向）のずれおよび幅方向（Ｘ方向）のずれが生じると、対向する内部電極７２，７３の重なり面積に増減が生じるので、静電容量が変化してしまう。なお、符号７６，７７は外部電極である。
【０００３】
そこで、この対策として、特許文献１の図１２や特許文献２に記載のコンデンサが知られている。図１０に示すように、このコンデンサ８１は、幅の異なる内部電極８２，８３を有したものであって、積層時に内部電極８２，８３相互間に多少の幅方向（Ｘ方向）の位置ずれが生じても、内部電極８２，８３の重なり面積を一定に維持することができ、静電容量変化が生じない。なお、符号８６，８７は外部電極である。
【０００４】
しかしながら、内部電極８２，８３相互間に長さ方向（Ｙ方向）の位置ずれが生じると、内部電極８２，８３の重なり面積に増減が生じ、静電容量が変化してしまう。また、内部電極８２の先端部が対向する内部電極８３からはみ出しているので、外部電極８７との間の静電容量が大きく発生し、位置ずれによる静電容量の変化が大きくなってしまう。さらに、形状が異なる内部電極８２，８３を奇数枚で積層した場合には、静電容量のばらつきが大きくなるという問題も発生する。
【特許文献１】特開平６−８４６８９号公報
【特許文献２】特開平８−２７３９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、積層ずれによる静電容量のばらつきを抑えることができる積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、本発明に係る積層セラミック電子部品は、複数のセラミック層と内部導体を積み重ねて構成した積層体と、積層体の両端部に形成され、かつ内部電極と交互に接続する一対の外部電極とを有する積層セラミック電子部品であって、内部電極は、大面積部と、小面積部と、大面積部および小面積部の間に配置されて大面積部と小面積部を繋ぐ幅狭部とからなり、大面積部は内部電極の外部電極との接続部側に配置されるとともに、小面積部は内部電極の先端部に形成され、大面積部は平面視でセラミック層を介して対向する小面積部と重なっていることを特徴とする。
【０００７】
積層セラミック電子部品としては、例えば積層セラミックコンデンサやＬＣフィルタなどがある。
【０００８】
そして、大面積部および小面積部は略矩形状であり、大面積部は小面積部よりも電極幅が広く、かつ電極長が長いことが好ましい。
【０００９】
また、小面積部は、平面視で、セラミック層を介して対向する大面積部内で該大面積部と重なっていることが好ましい。
【００１０】
また、幅狭部は、平面視で、セラミック層を介して対向する幅狭部と互いに重なっている場合と、重なっていない場合のいずれであってもよい。
【発明の効果】
【００１１】
本発明によれば、大面積部と小面積部が重なっているので、内部電極の位置がずれても大面積部内で小面積部が移動し、静電容量変化を抑制することができる。そして、内部電極の先端側に小面積部が形成されているので、内部電極の先端側が、対向する内部電極からはみ出して外部電極との間に静電容量が大きく生じ、位置ずれによる静電容量変化が大きくなることも抑制できる。さらに、内部電極の形状が全て同一に形成されるので、内部電極を奇数枚で積層した場合の静電容量のばらつきを抑制することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明に係る積層セラミック電子部品の実施例について添付図面を参照して説明する。
【００１３】
図１に示すように、積層セラミックコンデンサ１は、コンデンサ導体パターン３，４をそれぞれ設けたセラミックグリーンシート２と、予め導体パターンを設けない外層用セラミックグリーンシート２等で構成されている。
【００１４】
セラミックグリーンシート２は、磁性体や誘電体の原料粉末を溶剤に分散させてセラミックスラリを調整し、これをドクターブレード法により厚さ３０μｍのシート状に成形することにより得る。次に、セラミックグリーンシート２のそれぞれにスクリーン印刷法によって、コンデンサ導体パターン３、４を形成する。
【００１５】
コンデンサ導体パターン３，４はそれぞれ、セラミックグリーンシート２の長さ方向（Ｙ方向）に一列に配置された大面積部１１，２１と、小面積部１２，２２と、大面積部１１，２１および小面積部１２，２２の間に配置されて大面積部１１，２１と小面積部１２，２２を繋ぐ幅狭部１３，２３と、引出し部１４，２４とからなる。大面積部１１はコンデンサ導体パターン３の外部電極３２（後述）との接続部側に配置され、大面積部２１はコンデンサ導体パターン４の外部電極３３（後述）との接続部側に配置される。小面積部１２はコンデンサ導体パターン３の先端部に形成され、小面積部２２はコンデンサ導体パターン４の先端部に形成されている。
【００１６】
そして、大面積部１１，２１および小面積部１２，２２は略矩形状であり、大面積部１１，２１は小面積部１２，２２よりも電極幅が広く（Ｘ方向に広く）、かつ電極長が長い（Ｙ方向に長い）。
【００１７】
本実施例の場合、大面積部１１，２１の幅方向（Ｘ方向）の寸法は３００μｍで、長さ方向（Ｙ方向）の寸法は３８０μｍである。小面積部１２，２２の幅方向（Ｘ方向）の寸法は２３０μｍで、長さ方向（Ｙ方向）の寸法は３１０μｍである。幅狭部１３，２３の幅方向（Ｘ方向）の寸法は１２０μｍで、長さ方向（Ｙ方向）の寸法は８０μｍである。
【００１８】
コンデンサ導体パターン３の引出し部１４はシート２の左辺に露出している。コンデンサ導体パターン４の引出し部２４はシート２の右辺に露出している。本実施例の場合、引出し部１４，２４の幅方向（Ｘ方向）の寸法は２００μｍで、長さ方向（Ｙ方向）の寸法は１００μｍである。
【００１９】
各セラミックグリーンシート２はコンデンサ導体パターン３，４が交互になるように積み重ねられ、さらに、上下に外層用セラミックグリーンシート２が配置された後、圧着して積層体ブロックとする。積層体ブロックは所定のサイズにカットされた後、一体的に焼成される。これにより、図２に示す積層体３１とされる。
【００２０】
次に、積層体３１の両端部に導電ペーストを塗布し、焼き付けすることにより外部電極３２，３３を形成する。外部電極３２はコンデンサ導体パターン３の引出し部１４に電気的に接続され、外部電極３３はコンデンサ導体パターン４の引出し部２４に電気的に接続されている。
【００２１】
以上の構成からなる積層コンデンサ１は、図３に示すように、大面積部１１，２１が平面視でセラミックグリーンシート２を介して対向する小面積部２２，１２と重なっている。具体的には、小面積部１２，２２はそれぞれ、平面視で、セラミックグリーンシート２を介して対向する大面積部２１，１１内で大面積部２１，１１と重なっている。また幅狭部１３は、平面視で、セラミックグリーンシート２を介して対向する幅狭部２３と互いに重なっている。なお、ここで平面視とは、セラミックグリーンシート２の積み重ね方向から透視することをいう。
【００２２】
大面積部１１，２１と小面積部２２，１２が重なっているので、コンデンサ導体パターン３，４の位置が図４のように幅方向（Ｘ方向）にずれても、また、図５のように長さ方向（Ｙ方向）にずれても、あるいは、図６のように幅方向（Ｘ方向）および長さ方向（Ｙ方向）の両方にずれても、大面積部１１，２１内で小面積部２２，１２が移動するだけであり、静電容量変化を抑制することができる。
【００２３】
すなわち、本実施例に示す構造であれば、積層ずれが生じた場合に対向面積が変動するのは幅狭部１３，２３の部分だけであり、対向面積変動を小さくできるので静電容量の変動を抑えられる。
【００２４】
なお、ずれなく積層した場合の設計としては、幅狭部１３が対向する幅狭部２３と、幅狭部１３，２３の長さ方向（Ｙ方向）の半分の長さが長さ方向（Ｙ方向）にずれて重なるようにすることが望ましい。このように設計することで、長さ方向（Ｙ方向）の両方向のずれに対して対向面積の変動を幅狭部の部分だけにすることが確実にできる。
【００２５】
そして、コンデンサ導体パターン３，４の先端側に小面積部１２，２２が形成されているので、コンデンサ導体パターン３，４の先端側が、対向するコンデンサ導体パターン４，３からはみ出して外部電極３３，３２との間に静電容量が生じて、積層ずれによる静電容量の変動が大きくなることも抑制できる。
【００２６】
さらに、コンデンサ導体パターン３，４の形状が全て同一に形成されるので、コンデンサ導体パターン３，４を奇数枚で積層した場合の静電容量のばらつきを抑制することができる。
【００２７】
この結果、積層ずれによる静電容量のばらつきを抑えることができ、かつ、静電容量の変動が小さい積層コンデンサ１が得られる。
【００２８】
より具体的には、積層コンデンサ１の試料を作製してその静電容量の変動率を評価した（実施例１）。ここで、コンデンサ導体パターン３，４は１０層とし、部品サイズは長さ１ｍｍ×幅０．５ｍｍ×厚み０．５ｍｍとした。比較のために、図９に示したコンデンサ導体パターン７２，７３（幅が２６５μｍ）を有する従来の積層コンデンサ７１の場合（比較例１）、並びに、図１０に示したコンデンサ導体パターン８２（幅が３００μｍ），８３（幅が２３０μｍ）を有する従来の積層コンデンサ８１の場合（比較例２）の評価も併せて行った。なお、積層ずれや外部電極寸法による静電容量ばらつきの影響を調べるため、長さ方向（Ｙ方向）および幅方向（Ｘ方向）に３０μｍの積層ずれを生じさせるとともに、外部電極の回り込み寸法（折り返し部分の寸法）を０．１５ｍｍから０．３５ｍｍまで変動させた。
【００２９】
その結果、実施例１の静電容量の変動率は±１．７％であった。一方、比較例１の静電容量の変動率は±１１．７％であり、比較例２の静電容量の変動率は±３．５％であった。これにより、実施例１のコンデンサ構造をとれば、大幅に静電容量変動を抑えられることがわかる。
【００３０】
次に、図７に示すようなコイルとコンデンサからなるトラップ型の積層ＬＣフィルタ４１を作製してその共振周波数の変動率を評価した。このＬＣフィルタ４１は、厚さ３０μｍのガラスを主成分とするセラミックグリーンシートに図３のコンデンサ導体パターン３，４を印刷し、交互に４層積層して、さらにその上部にコイル用導体パターン４５を印刷した厚さ２０μｍのガラスを主成分とするセラミックグリーンシートを積層して積層体ブロックを形成した。積層体ブロックは所定のサイズにカットした後、一体的に焼成した。これにより、積層体５１を得た。
【００３１】
コイル用導体パターン４５はセラミックグリーンシートに形成したビアホールを介して層間接続され、１０．５ターンのコイルを構成している。コイルとコンデンサは積層体５１内部で電気的に並列接続している。部品サイズは長さ１ｍｍ×幅０．５ｍｍ×厚み０．５ｍｍとした。
【００３２】
次に、積層体５１の両端部に導電ペーストを塗布し、焼き付けすることにより外部電極５２，５３を形成した。外部電極５２はコンデンサ導体パターン３の引出し部１４に電気的に接続されるとともに、コイル用導体パターン４５にて構成されたコイルの一端に電気的に接続されている。外部電極５３はコンデンサ導体パターン４の引出し部２４に電気的に接続されるとともに、コイル用導体パターン４５にて構成されたコイルの他端に電気的に接続されている。
【００３３】
比較のために、コイル用導体パターン４５の形状は同じで、図９に示したコンデンサ導体パターン７２，７３（幅が２６５μｍ）を有する積層ＬＣフィルタ（比較例３）、並びに、図１０に示したコンデンサ導体パターン８２（幅が３００μｍ），８３（幅が２３０μｍ）を有する積層ＬＣフィルタ（比較例４）を作製し、その評価も併せて行った。なお、積層ずれや外部電極寸法による共振周波数ばらつきの影響を調べるため、長さ方向（Ｙ方向）および幅方向（Ｘ方向）に３０μｍの積層ずれを生じさせるとともに、外部電極の回り込み寸法（折り返し部分の寸法）を０．１５ｍｍから０．３５ｍｍまで変動させた。
【００３４】
その結果、実施例２の共振周波数の変動率は±２．４％であった。一方、比較例３の共振周波数の変動率は±９．８％であり、比較例４の共振周波数の変動率は±４．９％であった。これにより、実施例２のＬＣフィルタ構造をとれば、大幅に共振周波数変動を抑えられることがわかる。
【００３５】
また、図８には、幅狭部１３，２３が互いに重なり合わない積層コンデンサ６１が示されている。このように幅狭部１３，２３が重なり合わない積層コンデンサ６１の場合には、幅方向（Ｘ方向）の積層ずれが発生しても、幅狭部１３，２３の対向面積はゼロで殆ど変化しない。従って、積層コンデンサ６１は、図１に示した前記積層コンデンサ１（実施例１）より幅方向（Ｘ方向）の積層ずれに対して静電容量の変化を抑制することができる。
【００３６】
なお、本発明は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００３７】
特に、前記実施例では、積層コンデンサや積層ＬＣフィルタを例にして説明したが、積層バリスタや積層サーミスタなどであってもよい。
【００３８】
また、前記実施例ではコンデンサ導体パターンの引出し部の幅が狭くなっているが、これはコンデンサ導体パターンをセラミックグリーンシートに印刷する際、ペーストの塗布量が多くなり引出し部が厚くなることを抑制するためである。従って、このような問題が発生しない場合には、大面積部の幅と同じ寸法であっても構わない。
【００３９】
また、前記実施例はセラミックグリーンシートを積み重ねて積層体を形成するものであるが、導電ペーストを順に重ね塗りする方法で積層体を形成するものであってもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明に係る積層セラミック電子部品の一実施例を示す分解斜視図。
【図２】図１に示した積層セラミック電子部品の垂直断面を示す模式図。
【図３】図１に示した積層セラミック電子部品の水平断面を示す模式図。
【図４】図３の内部電極のずれを示す模式図。
【図５】図３の内部電極の別のずれを示す模式図。
【図６】図３の内部電極のさらに別のずれを示す模式図。
【図７】本発明に係る積層セラミック電子部品の別の実施例を示す垂直断面模式図。
【図８】本発明に係る積層セラミック電子部品のさらに別の実施例を示す水平断面模式図。
【図９】従来の積層セラミック電子部品の水平断面模式図。
【図１０】従来の別の積層セラミック電子部品の水平断面模式図。
【符号の説明】
【００４１】
１，６１…積層コンデンサ
２…セラミックグリーンシート
３，４，６３，６４…コンデンサ導体パターン
１１，２１…大面積部
１２，２１…小面積部
１３，２３…幅狭部
３１…積層体
３２，３３…外部電極
４１…積層ＬＣフィルタ
４５…コイル用導体パターン
５１…積層体
５２，５３…外部電極
【図１】
2006190774.tif 000003
【図２】
2006190774.tif 000004
【図３】
2006190774.tif 000005
【図４】
2006190774.tif 000006
【図５】
2006190774.tif 000007
【図６】
2006190774.tif 000008
【図７】
2006190774.tif 000009
【図８】
2006190774.tif 000010
【図９】
2006190774.tif 000011
【図１０】
2006190774.tif 000012