(57)【要約】      （修正有）【課題】光の照射をうけても、その特性が変動することのない半導体装置およびその製造方法を提供する。【解決手段】半導体装置は、半導体層１０と、  前記半導体層１０に設けられた絶縁ゲート電界効果型トランジスタ２０と、  前記絶縁ゲート電界効果型トランジスタ２０の上方に設けられたエッチングストッパ膜３２と、  前記エッチングストッパ膜３２の上方に設けられた層間絶縁層３４と、を含み、  前記エッチングストッパ膜３２は、膜中の水素含有量を示す値が、６．００％以下である。【選択図】図２
2006202901.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記エッチングストッパ膜は、膜中の水素含有量を示す値が、６．００％以下である、半導体装置。
【請求項２】
請求項１において、
前記エッチングストッパ膜のエッチングレートＸと、前記層間絶縁層のエッチングレートＹは、下記の式（１）を満たす、半導体装置。
Ｙ／Ｘ≦３  ・・・（１）
【請求項３】
請求項１または２において、
前記エッチングストッパ膜は、ＬＰＣＶＤ法により形成された窒化膜である、半導体装置。
【請求項４】
（ａ）半導体層に絶縁ゲート電界効果型トランジスタを形成すること、
（ｂ）前記絶縁ゲート電界効果型トランジスタの上方にエッチングストッパ膜を形成すること、
（ｃ）前記エッチングストッパ膜の上方に層間絶縁層を形成すること、を含み、
前記エッチングストッパ膜の形成は、ＬＰＣＶＤ法により行われる、半導体装置の製造方法。
【請求項５】
請求項４において、
前記エッチングストッパ膜の形成は、７００℃より低い温度で行われる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置の高集積化および微細化に伴い、配線と半導体層を接続するコンタクト層などの形成時のアライメントにおいては、より高度な正確性が要求されるようになっている。そのため、特開平８−１８１２０４号公報には、層間絶縁層と半導体層との間に、エッチングストッパ膜を設け、コンタクトホール形成時には、過剰のエッチングが行われたとしても、素子や半導体層にダメージを与えないようにする技術が開示されている。
【特許文献１】特開平８−１８１２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一方、半導体装置の信頼性の評価方法の１つとして、光を照射しつつＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）試験を行う評価方法がある。この評価方法では、まず、光を照射する前に消費電力の測定を行う。その後、光を一定時間照射した後に消費電力の測定を行い、得られた消費電力の値を比較することで、リークが発生していないか、つまり、光の照射によるデバイスの特性の変動の有無を確認する評価試験である。
【０００４】
このような光の照射によるデバイスの特性変動には、上述のエッチングストッパ膜の存在が関係しているという考えがあり、改善が望まれていた。また、特に、液晶の表示ドライバを構成するデバイスは、常にバックライトがあたることとなり、光の照射によって特性が変動しないことは、非常に重要である。
【０００５】
本発明の目的は、光の照射をうけても、その特性が変動することのない半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、
半導体層と、
前記半導体層に設けられた絶縁ゲート電界効果型トランジスタと、
前記絶縁ゲート電界効果型トランジスタの上方に設けられたエッチングストッパ膜と、
前記エッチングストッパ膜の上方に設けられた層間絶縁層と、を含み、
前記エッチングストッパ膜は、膜中の水素含有量を示す値が、６．００％以下である。
【０００７】
本発明の半導体装置によれば、絶縁ゲート電界効果型トランジスタと層間絶縁層との間に設けられているエッチングストッパ膜は、その膜中の水素含有量が６．００％以下である。ここで、「水素含有量」とは、たとえば、エッチングストッパ膜が窒化シリコン膜であるとき、「Ｓｉ−Ｎ」結合に対してどの程度の「Ｓｉ−Ｈ」結合が存在しているかという存在割合（％）を示す値のことをいう。
【０００８】
従来例にかかる半導体装置において、光の照射を受けることで、リーク電流が増加してしまうことがあったが、これは、エッチングストッパ膜に電荷が補足されてしまい、本来のチャネル領域の外側においても、反転層が誘起されやすくなるためと考えられる。一方、エッチングストッパ膜は、後に行われる、層間絶縁層にコンタクト層の形成工程において、開口を形成するためのエッチング時にゲート電極や半導体層にダメージを与えることを防ぐ役割を果たす膜であり、上記のような問題があるとしても、やはり形成する必要がある。
【０００９】
本発明の半導体装置によれば、光が照射された場合であっても、エッチングストッパ膜は、水素含有量が所望の範囲の膜を用いているため、電荷が補足されにくく、リーク経路の発生を抑制できる。その結果、信頼性の向上した半導体装置を提供することができるのである。
【００１０】
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に設けられた特定のＢ層（以下、「Ｂ層」という。）というとき、Ａ層の上に直接Ｂ層が設けられている場合と、Ａ層の上に他の層を介してＢ層が設けられている場合と、を含む意味である。
【００１１】
本発明の半導体装置は、さらに、下記の態様をとることができる。
【００１２】
本発明の半導体装置において、前記エッチングストッパ膜のエッチングレートＸと、前記層間絶縁層のエッチングレートＹは、下記の式（１）を満たすことができる。
【００１３】
Ｙ／Ｘ≦３  ・・・（１）
この態様によれば、エッチングストッパ膜は、電荷の捕獲を抑制することでリーク経路の生成を低減させると共に、層間絶縁層に開口を設けてコンタクト層を形成する際のエッチングストッパ層の役割を十分に果たすことができる。
【００１４】
本発明の半導体装置において、前記エッチングストッパ膜は、ＬＰＣＶＤ法により形成された窒化膜であることができる。
【００１５】
この態様によれば、緻密な膜で、水素含有量の低い膜を形成することができるため、信頼性のさらなる向上を図ることができる。
【００１６】
本発明の半導体装置の製造方法は、
（ａ）半導体層に絶縁ゲート電界効果型トランジスタを形成すること、
（ｂ）前記絶縁ゲート電界効果型トランジスタの上方にエッチングストッパ膜を形成すること、
（ｃ）前記エッチングストッパ膜の上方に層間絶縁層を形成すること、を含み、
前記エッチングストッパ膜の形成は、ＬＰＣＶＤ法により行われる。
【００１７】
本発明の半導体装置の製造方法によれば、ＬＰＣＶＤ法によりエッチングストッパ膜が形成される。ＬＰＣＶＤ法によれば、緻密で電荷補獲中心の密度が低い膜を形成することができるため、上述した通り、信頼性の向上した半導体装置を提供することができる。
【００１８】
本発明の半導体装置の製造方法において、前記エッチングストッパ膜の形成は、７００℃より低い温度で行われることができる。
【００１９】
この態様によれば、エッチングストッパ膜の形成工程より前に形成されている絶縁ゲート電界効果型トランジスタや、また、これと同一基板に混載される各種半導体素子にダメージを与えることなく、エッチングストッパ膜の形成を行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について説明する。
【００２１】
１．半導体装置
図１は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、図２は、図１のＩ−Ｉ線に沿った断面図である。なお、図１は、不純物領域２８、３０と、ゲート電極２４の位置を示す平面図である。
【００２２】
図１に示すように、本実施の形態の半導体装置は、不純物領域３０からなるガードリング層に囲まれている。そして、ゲート電極２４を挟むようにソース領域またはドレイン領域となる不純物領域２８が配置されている。
【００２３】
図２に示すように、半導体層１０には、素子分離絶縁層１２が設けられ、素子形成領域１０Ａが画定されている。素子形成領域１０Ａには、絶縁ゲート電界効果型トランジスタ（以下、「トランジスタ」ということもある。）２０が設けられている。素子形成領域１０Ａでは、半導体層１０にオフセット絶縁層１４およびガードリング分離絶縁層１６が設けられている。オフセット絶縁層１４は、電界緩和のために設けられている。ガードリング分離絶縁層１６は、後述するソース領域またはドレイン領域とガードリング層とを分離するために設けられている。
【００２４】
オフセット絶縁層１４に挟まれた位置の半導体層１０には、ゲート絶縁層２２が設けられている。そして、ゲート絶縁層２２およびオフセット絶縁層１４の一部の上には、ゲート電極２４が設けられている。オフセット絶縁層１４の上であって、ゲート電極２４の側面には、サイドウォール絶縁層２６が設けられている。オフセット絶縁層１４と、ガードリング分離絶縁層１６との間には、ソース領域またはドレイン領域となる不純物領域２８が設けられている。素子分離絶縁層１２と、ガードリング分離絶縁層１６との間には、所定の導電型の不純物領域３０が設けられ、この不純物領域３０は、ガードリング層である。
【００２５】
トランジスタ２０の上には、エッチングストッパ膜３２と、層間絶縁層３４とが順次設けられている。エッチングストッパ膜３２は、膜中の水素含有量が小さい膜である。ここで、水素含有量の定義については、上述の課題を解決する手段の項で述べたとおりである。具体的には、エッチングストッパ膜３２の水素含有量は、６．００％以下である。水素含有量がこの範囲にある膜は、電荷捕獲中心が少なく、電荷が捕獲され難いという性質を有する。これにより、光が照射された場合でもエッチングストッパ膜３２に電荷が捕獲（トラップ）されることを抑制することができる。また、本実施の形態の半導体装置では、層間絶縁層３４にゲート電極２４と他の配線層（図示せず）とを接続するためにコンタクト層（図示せず）を設けることがある。この場合、層間絶縁層３４にコンタクトホールを形成することとなるが、ゲート電極２４をエッチングのダメージから保護するために、エッチングストッパ膜３２がコンタクトホール形成時のエッチングストッパ層の役割を果たすことが好ましい。そのために、エッチングストッパ膜としては、そのエッチングレートＸと、層間絶縁層３０のエッチングレートＹとの比が１：３以上である膜を用いることが好ましい。このようなエッチングストッパ膜３２としては、たとえば、ＬＰＣＶＤ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法やＨＤＰＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ  ＣＶＤ）法で形成された窒化膜を挙げることができる。
【００２６】
本実施の形態の半導体装置によれば、絶縁ゲート電界効果型トランジスタ２０と層間絶縁層３４との間に設けられているエッチングストッパ膜３２は、その膜中の水素含有量が６．００％以下である。
【００２７】
従来例にかかる半導体装置において、光の照射を受けることで、リーク電流が増加してしまうことがあったが、これは、エッチングストッパ膜に電荷が補足されてしまい、本来のチャネル領域の外側においても、反転層が誘起されやすくなるためと考えられる。一方、エッチングストッパ膜は、後に行われる、層間絶縁層にコンタクト層の形成工程において、開口を形成するためのエッチング時にゲート電極や半導体層にダメージを与えることを防ぐ役割を果たす膜であり、上記のような問題があるとしても、やはり形成する必要がある。
【００２８】
本実施の形態の半導体装置によれば、光が照射された場合であっても、エッチングストッパ膜３２は、水素含有量が所望の範囲の膜を用いているため、電荷が補足されにくく、リーク経路の発生を抑制できる。その結果、信頼性の向上した半導体装置を提供することができるのである。
【００２９】
また、本実施の形態で図示したような、駆動電圧が大きい（約１０Ｖ以上）のオフセットゲート型のトランジスタ２０では、駆動電圧が大きいがゆえに、チャネル領域の外側で反転層が誘起されやすく、リーク電流が流れやすいことがある。しかし、本実施の形態のエッチングストッパ膜３２が設けられていることで、高駆動電圧のトランジスタ２０を有する半導体装置であっても、信頼性の高い半導体装置を提供することができる。
【００３０】
２．半導体装置の製造方法
次に、半導体装置の製造方法について、図３、４を参照しつつ説明する。図３、４は、図２に対応する断面を示し、本実施の形態にかかる半導体装置の製造方法の一工程を模式的に示す断面図である。
【００３１】
（１）図３に示すように、半導体層１０に、素子分離絶縁層１２、オフセット絶縁層１４およびガードリング分離絶縁層１６を形成する。素子分離絶縁層１２、オフセット絶縁層１４およびガードリング分離絶縁層１６の形成は、公知のＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法、セミリセスＬＯＣＯＳ法により行うことができる。これらの形成は、すべて同一の工程で行ってもよいし、それぞれの形成を独立した工程で行ってもよい。
【００３２】
（２）次に、図４に示すように、ゲート絶縁層２２を形成する。ゲート絶縁層２２の形成は、熱酸化法により行うことができる。熱酸化法で行う場合、オフセット絶縁層１４に挟まれた領域に開口を有する耐酸化マスク層を形成した後、熱酸化を施すことで行うことができる。
【００３３】
ついで、所定のパターンを有するゲート電極２４を形成する。ゲート電極２４は、半導体層１０の前面にポリシリコン層などの導電層（図示せず）を形成し、この導電層をパターニングすることで形成することができる。
【００３４】
ついで、ゲート電極２４の側面に、サイドウォール絶縁層２６を形成する。サイドウォール絶縁層２６は、半導体層１０の上方に絶縁層（図示せず）を公知の技術で形成し、この絶縁層に異方性のエッチングを施すことで、形成することができる。
【００３５】
ついで、ソース領域またはドレイン領域となる不純物領域２８およびガードリング層となる不純物領域３０の形成をそれぞれ行う。これは、不純物を導入したくない領域にマスク層を形成した後に、公知の不純物導入技術により半導体層１０に不純物領域２８、３０
（３）次に、図２に参照されるように、エッチングストッパ膜３２を形成する。エッチングストッパ膜３２の形成は、たとえば、ＬＰＣＶＤ法やＨＤＰＣＶＤ法により行うことができる、つまり、緻密で膜中の水素含有量を少なくすることができる形成方法であればよい。エッチングストッパ膜３２の成膜温度は、好ましくは、４７０〜６５０℃であり、低温であるほど好ましい。上記温度範囲で成膜する場合には、次のような利点がある。図２では、図示していないが、抵抗を低くするために、ゲート電極２４の上面や、不純物領域２８、３０の上面などにシリサイド層を形成することがある。通常、シリサイド層を形成した以降の工程で、高温の熱処理を行うとシリサイド層の組成に変動を与えることがある。また、同一の半導体層１０上に他のデバイスが混載されることがあるが、高温での熱処理は、このようなデバイスの特性に影響を与えてしまうことがある。そのため、層間絶縁層３０の形成工程では、高温での熱処理を行わないことが好ましい。エッチングストッパ膜３２の形成を上記温度範囲で行うことにより、上述した問題点を回避することができるのである。
【００３６】
以下に、エッチングストッパ膜３２として、窒化シリコン膜をＬＰＣＶＤ法で形成する場合の条件の一例を挙げる。たとえば、成膜温度は、６５０℃、圧力は、８０Ｐａ、原料ガスは、ジクロロシラン、ＮＨ３ガス、Ｎ２ガスを用いる。このとき、それぞれの原料ガスの流量は、ジクロロシランが１２０ｓｃｃｍ、ＮＨ３ガスが３７５ｓｃｃｍ、Ｎ２ガスが５００ｓｃｃｍである。
【００３７】
ついで、層間絶縁層３４として、たとえば、酸化シリコン膜などを公知の技術により形成する。
【００３８】
以上の工程により、本実施の形態の半導体装置を製造することができる。
【００３９】
本実施の形態の半導体装置の製造方法によれば、電荷捕獲中心の少ないエッチングストッパ膜３２を形成できることで、上述したように信頼性の向上した半導体装置を提供することができる。また、本実施の形態にかかる半導体装置によれば、従来例にかかる半導体装置のエッチングストッパ膜の形成工程と異なる点が成膜条件（この成膜条件には成膜装置の変更を含む）のみである。そのため、従来の製造工程数が変更することもなく、また、マスク数およびマスクパターンについても変更させる必要がないという利点がある。
【００４０】
(実験例)
次に、本実施の形態の半導体装置の実験例について説明する。
【００４１】
シリコンウエハの上に、絶縁ゲート電界効果型トランジスタを形成した。この絶縁ゲート電界効果型トランジスタの構成は、下記はとおりである。
【００４２】
サンプルＡとして、この絶縁ゲート電界効果型トランジスタの上に、第１エッチングストッパ膜を形成した。第１エッチングストッパ膜の具体的な形成方法は、プラズマＣＶＤ法であった。また、この第１エッチングストッパ膜の水素含有量は、９．５２％であった。
【００４３】
サンプルＢとして、第２エッチングストッパ膜を形成した。
第２エッチングストッパ膜の具体的な形成方法は、ＬＰ−ＣＶＤ法であった。また、この第２エッチングストッパ膜の水素含有量は、５．２４％であった。
【００４４】
サンプルＣとして、第３エッチングストッパ膜を形成した。第３エッチングストッパ膜の具体的な形成方法は、プラズマＣＶＤ法であるが水素含有量を下げた条件であった。また、この第３エッチングストッパ膜の水素含有量は、０．１６％であった。
【００４５】
得られたサンプルＡ〜Ｃについて、光ＢＴ試験を行い、リーク電流の有無を調べた。その結果、サンプルＢ、Ｃでは、光照射前後で消費電力の増大はみられずリーク電流の発生を抑制できていることが分かり、本発明の半導体装置の効果が確認された。
【００４６】
なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で適宜変形が可能である。たとえば、本実施の形態では、駆動電圧が大きい半導体装置について説明したが、本発明は、これに限定されることはない。
【図面の簡単な説明】
【００４７】
【図１】本実施の形態にかかる半導体装置を模式的に示す平面図。
【図２】本実施の形態にかかる半導体装置を模式的に示す断面図。
【図３】本実施の形態にかかる半導体装置の製造工程を示す断面図。
【図４】本実施の形態にかかる半導体装置の製造工程を示す断面図。
【符号の説明】
【００４８】
１０Ａ…素子形成領域、  １０…半導体層、  １２…素子分離絶縁層、  １４…オフセット絶縁層、  １６…ガードリング分離絶縁層、  ２０…トランジスタ、  ２４…ゲート電極、  ２６…サイドウォール絶縁層、  ２８、３０…不純物領域、  ３２…エッチングストッパ膜  ３４…層間絶縁層
【図１】
2006202901.tif 000003
【図２】
2006202901.tif 000004
【図３】
2006202901.tif 000005
【図４】
2006202901.tif 000006