(57)【要約】【課題】表示データに基づいて点灯すべきセルを正しく点灯させ、非点灯セルは正しく点灯させない駆動を確実に実現できるようにする。【解決手段】維持放電期間終了後のリセット期間において、前の維持放電期間にて点灯していた点灯セルを対象とする第１の消去放電期間と、前の維持放電期間にて点灯していなかった非点灯セルをも対象とする第２の消去放電期間とで互いに異なる波形のパルス電圧を印加することによって消去放電をそれぞれ行うようにすることにより、第１の消去放電期間においては消去し切れない微弱な壁電荷、すなわち点灯セルの影響を受けて非点灯セルに蓄積された微弱な壁電荷を第２の消去放電期間にて消去することができるようにして、次のアドレス期間および維持放電期間において本来点灯すべきでない非点灯セルが点灯してしまうことを防止して駆動電圧マージンの改善を図る。【選択図】図１
2006154852.tif 000002
【特許請求の範囲】
【請求項１】
１フレームを複数のサブフィールドにて構成し、各々のサブフィールドが、各セルにおける壁電荷の分布を均一な状態にする消去放電を行うリセット期間と、表示データに応じて点灯させようとするセル内に壁電荷を形成するアドレス期間と、アドレス期間中に壁電荷が形成されたセルを放電発光させる維持放電期間とを有するプラズマディスプレイの駆動方法であって、
上記リセット期間は、直前のサブフィールドでの点灯セルに対して消去放電する消去パルスを第１又は第２の維持放電電極に印加する第１の消去放電期間と、
印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第１の維持放電電極に印加すると共に、印加電圧が時間経過と共に負方向に連続的に変化する負鈍波パルスを上記第２の維持放電電極に印加する第２の消去放電期間とを含み、
上記正鈍波パルスの到達電位と上記負鈍波パルスの到達電位との電位差が、上記第１の維持放電電極と第２の維持放電電極間の放電開始電圧近傍であることを特徴とするプラズマディスプレイの駆動方法。
【請求項２】
上記第１の消去放電期間は、印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第２の維持放電電極に印加する期間を含むと共に、
上記第２の消去放電期間は、非点灯セルを対象とした消去放電を行わせる期間であることを特徴とする請求項１記載のプラズマディスプレイの駆動方法。
【請求項３】
１フレームを構成する複数のサブフィールドの各々において、各セルにおける壁電荷の分布を均一な状態にする消去放電を行うリセット期間と、表示データに応じて点灯させようとするセル内に壁電荷を形成するアドレス期間と、アドレス期間中に壁電荷が形成されたセルを放電発光させる維持放電期間とでプラズマディスプレイパネルを駆動するようにしたプラズマディスプレイの駆動装置であって、
上記リセット期間において、第１の消去放電期間に、直前のサブフィールドでの点灯セルに対して消去放電する消去パルスを第１又は第２の維持放電電極に印加し、
上記第１の消去放電期間後の第２の消去放電期間に、印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第１の維持放電電極に印加すると共に、印加電圧が時間経過と共に負方向に連続的に変化する負鈍波パルスを上記第２の維持放電電極に印加するように制御する制御手段を備え、
上記正鈍波パルスの到達電位と上記負鈍波パルスの到達電位との電位差が、上記第１の維持放電電極と第２の維持放電電極間の放電開始電圧近傍であることを特徴とするプラズマディスプレイの駆動装置。
【請求項４】
上記制御手段は、上記第１の消去放電期間に、印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第２の維持放電電極に印加する制御を含み、
上記第２の消去放電期間は、非点灯セルを対象とした消去放電を行わせる期間であることを特徴とする請求項３記載のプラズマディスプレイの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流駆動型プラズマディスプレイの駆動方法および駆動装置に関するものである。
【背景技術】
【０００２】
近年、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）は、自己発光型の表示装置であるため視認性が良く、薄型で大画面表示が可能であることから、ＣＲＴに代わる次世代の表示装置として注目されている。特に、交流駆動型ＰＤＰは、大画面化が可能なことから、高品位デジタル放送に対応した表示装置としての期待が高まっており、ＣＲＴを凌ぐ高画質化が要求されている。
【０００３】
図８は、交流駆動型ＰＤＰ装置の全体構成を示す図である。図８において、交流駆動型ＰＤＰ１には、その一方の面に互いに平行な走査電極Ｙ１〜Ｙｎおよび共通電極Ｘが設けられるとともに、対向面にこれらの電極Ｙ１〜Ｙｎ，Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
【０００４】
上記共通電極Ｘの共通端はＸドライバ２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹドライバ３の出力端に接続されている。また、アドレス電極Ａ１〜Ａｍはアドレスドライバ４の出力端に接続されている。これらのＸドライバ２、Ｙドライバ３およびアドレスドライバ４は、制御回路５からの制御信号により制御される。
【０００５】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳおよび垂直同期信号ＶＳに基づいて上記制御信号を生成し、Ｘドライバ２、Ｙドライバ３およびアドレスドライバ４に供給する。
【０００６】
図９は、１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。図９において、共通電極Ｘおよび走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。
【０００７】
一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には蛍光体１５が被着されている。また、上記背面ガラス基板１４およびアドレス電極Ａｊ上には、セル間混色防止用および放電ギャップ維持用のリブ１６が画素境界に形成されている。ＭｇＯ保護膜１３と蛍光体１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガスが封入されている。
【０００８】
図１０は、交流駆動型ＰＤＰの駆動方法の一例を示す電圧波形図であり、１フレームを構成する複数のサブフィールドのうちの１サブフィールド分を示している。１つのサブフィールドは、全面書き込み期間および全面消去期間から成るリセット期間と、アドレス期間と、維持放電期間とに区分される。
【０００９】
リセット期間においては、まず全ての走査電極Ｙ１〜Ｙｎがグランドレベル（０Ｖ）にされ、これと同時に共通電極Ｘに電圧Ｖｓ＋Ｖｗ（約３３０Ｖ）から成る全面書き込みパルスが印加される。このときのアドレス電極Ａ１〜Ａｍの電位は、全てＶａｗ（約１００Ｖ）である。この結果、以前の表示状態に関わらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される。
【００１０】
次に、共通電極Ｘとアドレス電極Ａ１〜Ａｍの電位が０Ｖとなることにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始される。この放電では、電極間の電位差がないため、壁電荷が形成されることはなく、空間電荷は自己中和して放電が終息する。いわゆる自己消去放電である。この自己消去放電によって、パネル内の全セルの状態が壁電荷のない均一な状態となる。このリセット期間は、前のサブフィールドにおける各セルの点灯状態に関わらず全てのセルを同じ状態にする作用があり、これによって次のアドレス（書き込み）放電を安定して行うことができるようになる。
【００１１】
次に、アドレス期間において、表示データに応じて各セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。すなわち、まず第１表示ラインに相当する走査電極Ｙ１に−Ｖｙレベル（約−１５０Ｖ）のスキャンパルスが印加されるとともに、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊに、電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加される。
【００１２】
この結果、点灯させるセルのアドレス電極Ａｊと走査電極Ｙ１との間で放電が起こり、これをプライミング（種火）として、電圧Ｖｘ（約５０Ｖ）の共通電極Ｘと走査電極Ｙ１との放電に即移行する。これにより、選択セルの共通電極Ｘおよび走査電極Ｙ１の上のＭｇＯ保護膜１３面に、次の維持放電が可能な量の壁電荷が蓄積される。以下、他の表示ラインに相当する走査電極Ｙ２〜Ｙｎについても同様の処理が行われ、全表示ラインにおいて新たな表示データの書き込みが行われる。
【００１３】
その後、維持放電期間になると、走査電極Ｙ１〜Ｙｎと共通電極Ｘとに電圧Ｖｓ（約１８０Ｖ）から成る維持パルスが交互に印加されて維持放電が行われ、１サブフィールドの映像表示が行われる。なお、この維持放電期間の長短、つまり維持パルスの回数によって、映像の輝度が決定される。
【００１４】
以上の駆動方法では、１フレーム中の各々のサブフィールドがリセット期間を備えており、各々のサブフィールドにて全面書き込みパルスの印加による全面書き込み放電が行われる。そのため、本来映像表示には寄与しないリセット期間での発光が各サブフィールドにて生じており、表示映像のコントラストを下げる一因となっている。
【００１５】
この問題を解決するために本出願人は、１フレーム当たりの全面書き込み放電の回数を減らすことで高コントラスト化を図った駆動方法を発明し、既に出願した（特開平５−３１３５９８号公報）。この駆動方法は、リセット期間における全面書き込み放電を１フレーム中の一部のサブフィールドのみで実施し、他のサブフィールドではリセット期間にて消去放電のみを実施するものである。
【００１６】
このような高コントラスト駆動方法においては、図１１に示すように、ｎ番目のサブフィールドＳＦｎの維持放電（サステイン）期間の終了後は、次のサブフィールドＳＦｎ＋１のリセット期間において消去放電が直ちに実施される。ここでは、細幅パルス（例えばパルス幅が２μｓ以下）から成る消去パルスを共通電極Ｘに印加することにより、直前のサブフィールドＳＦｎにて点灯していたセルのみに対して各電極の壁電荷の消去が行われる。
【００１７】
ところで、表示データに基づきＯＮセルを正しく点灯させ、ＯＦＦセルを点灯させない駆動を実現するための各種パルスの電圧値には許容範囲（この最小値から最大値までの電圧範囲を駆動電圧マージンと称する）が存在する。ところが、リセット期間中に細幅消去放電を行う際に、画素の不均一性や温度条件の変化から放電開始が予想以上に早まると、必要な壁電荷の消去ができないばかりか、共通電極Ｘと走査電極Ｙに消去前の壁電荷の状態に対して反転極性の壁電荷が形成されてしまう恐れがあり、これが駆動電圧マージンの減少の原因となる。
【００１８】
このような問題を解決するために本出願人は更に、リセット期間中において細幅パルスを印加した後に、緩やかな傾斜をもって立ち上がる別の消去パルス（Slope Erase Pulse ：ＳＥＰ）を印加することにより、消去不良の状態をより完全消去の状態に近づけることができるようにした新規の駆動方法を発明し、既に出願した（特願平１０−１９６０１６号）。
【００１９】
この駆動方法の一例を、図１２に示す。図１２は、あるサブフィールドにおけるリセット期間の一部を示す駆動波形図である。直前のサブフィールドにおいて最終維持放電を行った点灯セルでは、共通電極Ｘに正電荷、走査電極Ｙに負電荷が蓄積されている。このような状態において、図１２に示すように細幅パルスから成る電圧Ｖｓの消去パルスを共通電極Ｘに印加することによって、点灯セルの壁電荷を消去する。
【００２０】
なお、上述の細幅パルスは、放電形成直後にパルス電圧の印加を終了させるものであり、放電時に発生した荷電粒子の大部分は放電セル空間に残留し、パネル誘電体層の壁電荷に静電引力で吸着され、壁面上で再結合して消去される。ただし、このように矩形波による強い放電を行うと、上述したように共通電極Ｘおよび走査電極Ｙ上に消去前の壁電荷の状態に対して反転極性の壁電荷が形成されてしまう場合がある。
【００２１】
そこで、上記細幅パルスによる消去放電を行った後、電圧Ｖｓまで緩やかな傾斜をもって立ち上がる消去パルス（以下、これを正鈍波と称する）と、電圧−Ｖｙまで緩やかな傾斜をもって立ち下がる消去パルス（以下、これを負鈍波と称する）とを順次印加する。これにより、細幅パルスによって過剰に反応させたがために残った反転極性の壁電荷や、細幅パルスによる消去放電によって消去し切れなかった壁電荷等を、時間と共に徐々に変化する正鈍波および負鈍波の各電位により反応させて消去していく。
【００２２】
すなわち、直前のサブフィールドにて点灯していたセルに蓄積されている壁電荷の量は、全セルにおいて同じであるとは限らず、そのため各セルの放電開始電圧は様々である。この状態で鈍波を印加すると、正鈍波の立ち上がり中および負鈍波の立ち下がり中のパルス電圧が放電電圧に達したセルから順次放電が行われるため、実質的に各セルには、最適電圧（放電開始電圧にほぼ等しい電圧）が印加されたことになる。これにより、残留電荷を消去することができる。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記従来の技術は、高コントラスト駆動方法における特定のサブフィールド以外のサブフィールドでは、直前のサブフィールドにて点灯していたセルだけを対象として消去放電を行うものであるので、点灯セル上に蓄積されていた壁電荷の影響を受けて、元々点灯していなかった非点灯セルに電荷が蓄積され、それが消去されずに残ってしまうことがある。図１３は、非点灯セルに電荷がたまってしまっている状態を示す図である。
【００２４】
図１３（ａ）に示すように、直前のサブフィールドにおいて最終維持放電を行った点灯セルでは、アドレス電極Ａと共通電極Ｘに正電荷が蓄積され、走査電極Ｙに負電荷が蓄積されている。さらに、点灯セルに隣接する非点灯セルにおいても、点灯セルに蓄積されている壁電荷の影響を受けて、非点灯セルのアドレス電極Ａと走査電極Ｙに正の微弱な壁電荷が蓄積され、共通電極Ｘに負の微弱な壁電荷が蓄積されてしまう。
【００２５】
この状態で、次のサブフィールドのリセット期間において細幅パルスによる消去放電を実施すると、図１３（ｂ）に示すように、共通電極Ｘおよび走査電極Ｙ上に消去前の壁電荷の状態に対して反転極性の壁電荷が形成されることがある。そして、その後図１２に示したような鈍波による消去放電を実施すると、図１３（ｃ）に示すように、点灯セル上に蓄積されていた壁電荷が消去され、残留電荷のない状態となる。
【００２６】
点灯セルに関しては、正鈍波の立ち上がり中および負鈍波の立ち下がり中のパルス電圧によって十分に放電を開始できるだけの電荷が蓄積されているため、これらの正鈍波および負鈍波の印加によって放電を起こし、残留電荷を消去することが可能である。ところが、非点灯セルに関しては、隣接する点灯セルの影響を受けて蓄積された壁電荷が微弱なため、電圧Ｖｓあるいは−Ｖｙまで鈍波のパルス電圧を変化させても非点灯セルの放電開始電圧に達せず、壁電荷が消去されずに残ってしまう。
【００２７】
この場合、例えば静止画像や動画像の背景部分などのように、当該セルにおいて非点灯の状態が数フレームに渡って続くと、非点灯セルに蓄積される残留電荷の量が徐々に増えていってしまう。そして、正鈍波および負鈍波に対しては反応できないが十分な量の残留電荷が非点灯セルに蓄積されると、その残留電荷の影響で本来点灯すべきでない非点灯セルが点灯してしまい、駆動電圧マージンが低下するという問題があった。
【００２８】
図１４は、この従来の問題を説明するための図である。すなわち、図１４に示すように、通常、アドレス期間においては、表示データに応じて点灯すべきセルの走査電極Ｙｉ，Ｙｉ＋２に−Ｖｙレベルのスキャンパルスを印加するとともに、点灯させるセルに対応するアドレス電極ＡにＶａレベルのアドレスパルスを選択的に印加することにより、点灯させるセルの発光を実現する。
【００２９】
ところが、点灯させたくない非点灯セルに十分な量の残留電荷が蓄積されていると、アドレス電極Ａ上の正電荷によってアドレスパルスが印加され、走査電極Ｙｉ＋１上の負電荷によってスキャンパルスが印加されたのと同じように動作してしまい、非点灯セルにてミス放電が発生して壁電荷が形成されてしまう。そのため、次の維持放電期間で非点灯セルにおいて維持放電が行われ、本来点灯すべきでない非点灯セルが点灯してしまうことになる。
【００３０】
本発明は、このような問題を解決するために成されたものであり、ＰＤＰの駆動時における駆動電圧マージンを改善し、表示データに基づいて点灯すべきセルを正しく点灯させ、非点灯セルは正しく点灯させない駆動を確実に実現できるようにすることを目的とする。
【課題を解決するための手段】
【００３１】
本発明のプラズマディスプレイの駆動方法は、１フレームを複数のサブフィールドにて構成し、各々のサブフィールドが、各セルにおける壁電荷の分布を均一な状態にする消去放電を行うリセット期間と、表示データに応じて点灯させようとするセル内に壁電荷を形成するアドレス期間と、アドレス期間中に壁電荷が形成されたセルを放電発光させる維持放電期間とを有するプラズマディスプレイの駆動方法であって、上記リセット期間は、直前のサブフィールドでの点灯セルに対して消去放電する消去パルスを第１又は第２の維持放電電極に印加する第１の消去放電期間と、印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第１の維持放電電極に印加すると共に、印加電圧が時間経過と共に負方向に連続的に変化する負鈍波パルスを上記第２の維持放電電極に印加する第２の消去放電期間とを含み、上記正鈍波パルスの到達電位と上記負鈍波パルスの到達電位との電位差が、上記第１の維持放電電極と第２の維持放電電極間の放電開始電圧近傍であることを特徴とする。
【００３２】
なお、本発明は、いわゆる高コントラスト駆動方法に適用することが可能であり、その場合、第１の消去放電期間と第２の消去放電期間とに分けて行う消去放電は、特定のサブフィールド以外のサブフィールドにおいて実施する。
【００３３】
また、本発明のプラズマディスプレイの駆動装置は、１フレームを構成する複数のサブフィールドの各々において、各セルにおける壁電荷の分布を均一な状態にする消去放電を行うリセット期間と、表示データに応じて点灯させようとするセル内に壁電荷を形成するアドレス期間と、アドレス期間中に壁電荷が形成されたセルを放電発光させる維持放電期間とでプラズマディスプレイパネルを駆動するようにしたプラズマディスプレイの駆動装置であって、上記リセット期間において、第１の消去放電期間に、直前のサブフィールドでの点灯セルに対して消去放電する消去パルスを第１又は第２の維持放電電極に印加し、上記第１の消去放電期間後の第２の消去放電期間に、印加電圧が時間経過と共に正方向に連続的に変化する正鈍波パルスを上記第１の維持放電電極に印加すると共に、印加電圧が時間経過と共に負方向に連続的に変化する負鈍波パルスを上記第２の維持放電電極に印加するように制御する制御手段を備え、上記正鈍波パルスの到達電位と上記負鈍波パルスの到達電位との電位差が、上記第１の維持放電電極と第２の維持放電電極間の放電開始電圧近傍であることを特徴とする。
【００３４】
本発明は上記技術手段より成るので、例えば維持放電期間終了後のリセット期間において、前の維持放電期間にて点灯していた点灯セルに対して第１の消去放電期間にて消去放電が行われることにより、点灯セル上の壁電荷が消去される。さらに、前の維持放電期間にて点灯していなかった非点灯セルに対しても、第２の消去放電期間にて上記点灯セルとは異なる波形のパルス電圧に基づき消去放電が行われることにより、点灯セルの影響を受けて蓄積された非点灯セル上の微弱な壁電荷をも消去することが可能となる。
【００３５】
例えば、非点灯セルを対象とした消去放電は、印加電圧が時間経過と共に正方向に連続的に変化する第１の消去パルスを第１の電極に印加するとともに、印加電圧が時間経過と共に負方向に連続的に変化する第２の消去パルスを第２の電極に印加することによって行われる。これにより、第１の電極および第２の電極間の電位差が大きくなるので、点灯セルの影響を受けて非点灯セルに蓄積された微弱な壁電荷でも消去することが可能となる。
【発明の効果】
【００３６】
本発明は上述したように、リセット期間において、第１の消去放電期間と第２の消去放電期間とで点灯セルと非点灯セルを対象とした消去放電を夫々行うようにしたので、第１の消去放電期間においては消去し切れない微弱な壁電荷、すなわち点灯セルの影響を受けて非点灯セルに蓄積された微弱な壁電荷を第２の消去放電期間にて消去することができる。これにより、次のアドレス期間および維持放電期間において本来点灯すべきでない非点灯セルが点灯してしまうことを防止でき、駆動電圧マージンの改善を図ることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の一実施形態を図面に基づいて説明する。
【００３８】
本実施形態は、高コントラスト駆動方法に対して本発明を適用した例を示すものであり、特定のサブフィールド（例えば、１フレーム中の第１フィールド）以外のサブフィールドでは、リセット期間において全面書き込み放電は行われず、消去放電のみが行われる。
【００３９】
本実施形態による交流駆動型ＰＤＰ装置の全体構成および１つのセルの断面構成は、図８および図９に示したようになっており、本発明の制御手段は、図８の制御回路５を備える。図１は、本実施形態によるＰＤＰの駆動方法を説明するための図であり、サブフィールドの構成を示している。
【００４０】
本実施形態においてサブフィールドは、リセット期間とアドレス期間と維持放電（サステイン）期間とに区分され、さらに上記リセット期間は、直前のサブフィールドの維持放電期間にて点灯していたセルを対象として消去放電を行う第１の消去放電期間と、直前のサブフィールドの維持放電期間にて点灯していなかったセルをも対象として、隣接する点灯セルの影響を受けてその非点灯セルに蓄積された壁電荷の消去放電を行う第２の消去放電期間とに区分される。
【００４１】
上記第１の消去放電期間と第２の消去放電期間では、互いに異なる印加波形によって点灯セルおよび非点灯セルの残留電荷を夫々消去する。第１の消去放電期間では、細幅パルスを共通電極Ｘに印加した後、電圧Ｖｓまで緩やかな傾斜をもって徐々に立ち上がる消去パルス（以下、これを第１の正鈍波と称する）を走査電極Ｙに印加することにより、直前のサブフィールドにおける維持放電によって点灯セルに蓄積されていた壁電荷を消去放電により消去する。
【００４２】
これに対して、第２の消去放電期間では、電圧Ｖａｘまで緩やかな傾斜をもって徐々に立ち上がる消去パルス（これは、本発明の第１の消去パルスに相当し、以下ではこれを第２の正鈍波と称する）を共通電極Ｘ（本発明の第１の電極）に印加するとともに、電圧−Ｖｙまで緩やかな傾斜をもって徐々に立ち下がる消去パルス（これは、本発明の第２の消去パルスに相当し、以下ではこれを負鈍波と称する）を走査電極Ｙ（本発明の第２の電極）に印加することにより、隣接する点灯セルの影響を受けて非点灯セルに残留している壁電荷を消去放電により消去する。
【００４３】
図２は、本実施形態による交流駆動型ＰＤＰの駆動波形の詳細例を示す図であり、高コントラスト駆動方法における特定のサブフィールド以外の１つのサブフィールドを示している。
【００４４】
上述したように、第１の消去放電期間においては、まず走査電極Ｙをグランドレベル（０Ｖ）にすると同時に、共通電極Ｘに電圧Ｖｓ（約１８０Ｖ）から成る細幅パルスを印加することにより、点灯セルの壁電荷を消去する。さらに、このような細幅パルスによる消去放電を行った後、電圧Ｖｓまで緩やかな傾斜をもって徐々に立ち上がる第１の正鈍波を走査電極Ｙに印加することにより、細幅パルスによって過剰に反応させたがために残った反転極性の壁電荷や、細幅パルスによる消去放電によって消去し切れなかった壁電荷等を点灯セルから消去する。
【００４５】
次に、第２の消去放電期間において、電圧−Ｖｙ（約−１５０Ｖ）まで緩やかな傾斜をもって徐々に立ち下がる負鈍波を走査電極Ｙに印加するとともに、電圧Ｖａｘまで緩やかな傾斜をもって徐々に立ち上がる第２の正鈍波を共通電極Ｘに印加する。このように、走査電極Ｙに対する負鈍波の印加に合わせて第２の正鈍波を共通電極Ｘに印加することで、Ｘ，Ｙ電極間の電圧差を大きくすることができ、非点灯セル上に残留している微弱な壁電荷でも消去放電により消去することができる。
【００４６】
このように非点灯セルの残留電荷をアドレス期間に入る前に消去できるので、次のアドレス期間において表示データに基づきアドレス電極Ａにアドレスパルスを選択的に印加し、走査電極Ｙにスキャンパルスを印加して線順次でアドレス放電を行った場合に、非点灯セルにてミス放電が発生することを防止できる。これにより、更にその後の維持放電期間において、非点灯セルにて維持放電が行われて本来点灯すべきでない非点灯セルが点灯してしまうことを防止できる。
【００４７】
ここで、上記第２の正鈍波を印加するタイミングは、例えば、負鈍波を印加するタイミングと同タイミングとする。また、上記第２の正鈍波および負鈍波のパルス幅（立ち上がり時間および立ち下がり時間）は、それぞれの鈍波を生成する回路内の抵抗の下で十分に到達電圧Ｖａｘ，−Ｖｙまで達するのに必要な時間幅を持たせる。鈍波の傾きが急峻になると、実行される消去放電が強放電となってしまうので、第２の正鈍波と負鈍波を生成する回路の抵抗は、各鈍波が緩やかに変化していくような値に夫々設定される。このような抵抗値の下でも最終的に各鈍波が必要な電圧に達するように、その立ち上がり／立ち下がり時間を例えば１００μｓｅｃ以上に設定する。
【００４８】
また、第２の正鈍波が最終的に到達すべき電圧Ｖａｘは、負鈍波の到達電圧−Ｖｙとの電位差がＸ，Ｙ電極間の放電開始電圧（壁電荷の有無に関係なく放電する電圧）付近で、当該放電開始電圧よりも低くなるような電圧値に設定する。これは、Ｘ，Ｙ電極の電圧差が上記放電開始電圧以上になると、完全な放電となってしまうからである。
【００４９】
共通電極Ｘに印加する第２の正鈍波の到達電圧Ｖａｘと、走査電極Ｙに印加する負鈍波の到達電圧−Ｖｙとの電位差を上記放電開始電圧の付近に合わせるために、本実施形態では、図３に示すように、上記第２の正鈍波の到達電圧Ｖａｘの値を増減できるようにしている。そのための構成例を図４に示す。この図４は、図８に示した交流駆動型ＰＤＰ装置の一部を示したものであり、本発明の電圧設定手段を示している。
【００５０】
図４において、２１は上記第２の正鈍波を生成するための正鈍波生成回路、２２は上記負鈍波を生成するための負鈍波生成回路であり、それぞれ図８に示したＸドライバ２およびＹドライバ３内に備えられる。これらの正鈍波生成回路２１および負鈍波生成回路２２は、交流駆動型ＰＤＰ１の共通電極Ｘおよび走査電極Ｙに夫々接続されている。
【００５１】
上記正鈍波生成回路２１内には、第２の正鈍波の立ち上がりの傾きを決める抵抗２３が備えられており、上記負鈍波生成回路２２内には、負鈍波の立ち下がりの傾きを決める抵抗２４が備えられている。本実施形態では、このうち第２の正鈍波用の抵抗２３を可変抵抗により構成し、その抵抗値Ｒｘを増減できるようにすることにより、上記第２の正鈍波の到達電圧Ｖａｘの値を増減できるようにしている。なお、負鈍波生成回路２２内の抵抗２４も可変抵抗により構成し、その抵抗値Ｒｙを増減できるようにしても良い。
【００５２】
ここで、負鈍波と第２の正鈍波は、その印加を開始するタイミングは互いに同じであるのに対し、最終的な到達電圧が互いに異なるので、抵抗値ＲｘとＲｙは同じにはできない。また、第２の正鈍波をあまり急峻に立ち上げてしまうと、残留電荷が過剰に反応してしまうし、逆に緩やかすぎる場合は所望の電圧に到達しない。したがって、第２の正鈍波用の抵抗値Ｒｘは、これらを考慮の上、最適のものとする必要がある。
【００５３】
図５は、本実施形態によるＰＤＰの駆動方法を適用した場合に、アドレス電極Ａ、共通電極Ｘ、走査電極Ｙ上に蓄積されている壁電荷の状態を示す図である。図５（ａ）〜（ｃ）に示す電荷蓄積状態は、図１３（ａ）〜（ｃ）に示した状態と同じである。すなわちここでは、維持放電期間の終了時に点灯セル上に蓄積されていた壁電荷を、第１の消去放電期間における細幅パルスと第１の正鈍波の印加、および第２の消去放電期間における負鈍波の印加によって消去する。
【００５４】
本実施形態では、これに加えて、図５（ｄ）に示すように、上記第２の消去放電期間における負鈍波の印加に合わせて第２の正鈍波を印加することにより、点灯セルの影響を受けて非点灯セル上に蓄積されてしまった微弱な残留電荷をも消去できるようにしている。これにより、次のアドレス期間および維持放電期間において本来点灯すべきでない非点灯セルが点灯してしまうことを防止することができ、駆動電圧マージンの改善を図ることができる。
【００５５】
なお、以上の実施形態では、リセット期間中において、時間経過に対して印加電圧が徐々に変化する消去パルスとして、単位時間当たりの変化率が徐々に変化する鈍波を共通電極Ｘおよび走査電極Ｙに印加するようにしているが、本発明はこれに限定されるものではない。例えば、図６に示すように、単位時間当たりの変化率が一定の下で印加電圧が徐々に変化する三角波等を印加するようにしても良い。
【００５６】
また、上記実施形態では、第２の正鈍波の立ち上げ開始と負鈍波の立ち下げ開始とが同タイミングである例を示したが、本発明はこれに限定されない。すなわち、図７に示すように、共通電極Ｘに印加する第２の正鈍波の立ち上げ開始のタイミングを、走査電極Ｙに印加する負鈍波の立ち下げ開始のタイミングよりも遅らせ、第２の正鈍波のパルス幅を狭くするようにしても良い。
【００５７】
また、上記実施形態では、共通電極Ｘに印加する鈍波として、正方向に立ち上がる正鈍波を走査電極Ｙに対する負鈍波に合わせて印加するようにしたが、走査電極Ｙに対する第１の正鈍波に合わせて負方向に立ち下がる負鈍波を印加するようにしても良い。ただし、細幅パルスの立ち下がりから負正鈍波の印加までに時間的な余裕がある場合（例えば、１０μｓ以上の間隔が空けられる場合）に限る。これは、細幅パルスと負正鈍波との間隔が１０μｓ以下であると、電荷状態が不安定なままで消去動作が行われることになるからである。
【００５８】
また、上記実施形態では、高コントラスト駆動方法をもとに説明している。つまり、各フレームの第１サブフィールドではリセット期間中に全面書き込みと全面消去とを行い、第２サブフィールド以降で上述のような駆動方法を実施するものとして説明しているが、本実施形態の原理は必ずしも高コントラスト駆動方法に限定されるものではない。
【００５９】
例えば、全てのサブフィールドのリセット期間において、全面書き込み／細幅消去放電を実施するような場合であれば、全てのサブフィールドに対して本実施形態と同様の駆動方法を適用することにより、本実施形態と同様の効果が期待できる。また、全てのサブフィールドのリセット期間において、全面書き込み放電を行うことなく細幅消去放電を行うような場合にも本発明は有効である。
【００６０】
また、本発明によるプラズマディスプレイの駆動方法は、請求項１に記載のものだけでなく、以下のような態様のものも含む。
【００６１】
例えば、１フレーム中の複数のサブフィールドのうち特定のサブフィールドにおいてのみリセット期間内にて全面書き込み放電および全面消去放電を行い、それ以外のサブフィールドにおいては上記リセット期間内にて上記全面書き込み放電を行うことなく、セル内に蓄積された壁電荷を消去する消去放電を行うようになされ、上記第１の消去放電期間と第２の消去放電期間とに分けて行う消去放電は、上記特定のサブフィールド以外のサブフィールドにおいて実施する。
【００６２】
また、上記第２の消去放電期間における消去放電は、印加電圧が時間経過と共に正方向に連続的に変化する第１の消去パルスを第１の電極に印加するとともに、印加電圧が時間経過と共に負方向に連続的に変化する第２の消去パルスを第２の電極に印加することによって行うようにしても良い。
【００６３】
また、上記第１、第２の消去パルスのパルス幅は、当該第１、第２の消去パルスの到達電圧まで達するのに必要な時間幅を有する。
【００６４】
また、上記第１、第２の消去パルスの波形は、印加電圧の単位時間当たりの変化率が時間と共に変化する波形であっても良い。
【００６５】
また、上記第１、第２の消去パルスの波形は、印加電圧の単位時間当たりの変化率が一定の波形であっても良い。
【００６６】
また、上記第１の消去パルスの到達電圧と上記第２の消去パルスの到達電圧との電位差は、上記第１の電極および第２の電極間の放電開始電圧の付近で当該放電開始電圧よりも小さい値であっても良い。
【００６７】
また、上記第１の消去パルスの到達電圧および上記第２の消去パルスの到達電圧の少なくとも何れか一方を可変としても良い。
【００６８】
また、上記第１の消去パルスの立ち上げ開始タイミングを、上記第２の消去パルスの立ち下げ開始タイミングと同タイミングもしくはそれより遅いタイミングとしても良い。
【００６９】
また、本発明によるプラズマディスプレイの駆動装置は、請求項２に記載のものだけでなく、以下のような態様のものも含む。
【００７０】
例えば、制御手段は、１フレーム中の複数のサブフィールドのうち特定のサブフィールドにおいてのみリセット期間内にて全面書き込み放電および全面消去放電を行い、それ以外のサブフィールドにおいては上記リセット期間内にて上記全面書き込み放電を行うことなく、セル内に蓄積された壁電荷を消去する消去放電を行うようになし、上記第１の消去放電期間と第２の消去放電期間とに分けて行う消去放電を、上記特定のサブフィールド以外のサブフィールドにおいて実施するように制御する。
【００７１】
また、上記制御手段は、上記第２の消去放電期間において、印加電圧が時間経過と共に正方向に連続的に変化する第１の消去パルスを第１の電極に印加するとともに、印加電圧が時間経過と共に負方向に連続的に変化する第２の消去パルスを第２の電極に印加することによって上記非点灯セルを対象とした消去放電を行うようにしても良い。
【００７２】
また、上記制御手段は、上記第１、第２の消去パルスとして、印加電圧の単位時間当たりの変化率が時間と共に変化する波形のパルス電圧を印加するようにしても良い。
【００７３】
また、上記第１の消去パルスの到達電圧と上記第２の消去パルスの到達電圧との電位差を、上記第１の電極および第２の電極間の放電開始電圧の付近で当該放電開始電圧よりも小さい値に設定する電圧設定手段を有しても良い。
【００７４】
また、上記電圧設定手段は、上記第１の消去パルスの到達電圧および上記第２の消去パルスの到達電圧の少なくとも何れか一方を可変とする手段であっても良い。
【００７５】
また、上記第１の消去パルスを生成するパルス生成回路内の第１の抵抗および上記第２の消去パルスを生成するパルス生成回路内の第２の抵抗の少なくとも何れか一方を可変抵抗により構成することによって上記電圧設定手段を構成しても良い。
【００７６】
また、上記第１の抵抗の抵抗値と上記第２の抵抗の抵抗値とを互いに異ならせるようにしても良い。
【００７７】
また、上記制御手段は、上記第１の消去パルスの立ち上げ開始タイミングを、上記第２の消去パルスの立ち下げ開始タイミングと同タイミングもしくはそれより遅いタイミングとするようにしても良い。
【図面の簡単な説明】
【００７８】
【図１】本実施形態による交流駆動型ＰＤＰの駆動方法を説明するためのサブフィールドの構成図である。
【図２】本実施形態による交流駆動型ＰＤＰの駆動波形の詳細例を示す図である。
【図３】第２の正鈍波の到達電圧Ｖａｘを可変とする様子を示す図である。
【図４】第２の正鈍波の到達電圧Ｖａｘを可変とするためのハードウェア構成例を示す図である。
【図５】本実施形態による交流駆動型ＰＤＰの駆動方法を適用した場合に各電極上に蓄積される壁電荷の状態を示す図である。
【図６】本実施形態による交流駆動型ＰＤＰの駆動波形の他の例を示す図である。
【図７】本実施形態にて印加する第２の正鈍波の立ち上げタイミングの他の例を示す図である。
【図８】交流駆動型プラズマディスプレイ装置の全体構成を示す図である。
【図９】１画素である第ｉ行第ｊ列のセルＣijの断面構成を示す図である。
【図１０】従来の交流駆動型ＰＤＰの駆動方法の例を示す波形図である。
【図１１】従来の交流駆動型ＰＤＰの駆動方法を説明するためのサブフィールドの構成図である。
【図１２】従来の交流駆動型ＰＤＰの駆動方法の例を示す波形図である。
【図１３】従来の交流駆動型ＰＤＰの駆動方法を適用した場合に維持放電終了時およびリセット期間中に各電極上に蓄積される壁電荷の状態を示す図である。
【図１４】従来の交流駆動型ＰＤＰの駆動方法を適用した場合の問題点を説明するための図である。
【符号の説明】
【００７９】
１  交流駆動型ＰＤＰ
２  Ｘドライバ
３  Ｙドライバ
２１  正鈍波生成回路
２２  負鈍波生成回路
２３，２４  抵抗
【図１】
2006154852.tif 000003
【図２】
2006154852.tif 000004
【図３】
2006154852.tif 000005
【図４】
2006154852.tif 000006
【図５】
2006154852.tif 000007
【図６】
2006154852.tif 000008
【図７】
2006154852.tif 000009
【図８】
2006154852.tif 000010
【図９】
2006154852.tif 000011
【図１０】
2006154852.tif 000012
【図１１】
2006154852.tif 000013
【図１２】
2006154852.tif 000014
【図１３】
2006154852.tif 000015
【図１４】
2006154852.tif 000016