(57)【要約】【課題】信頼性試験における不良の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することを目的とする。【解決手段】複数の表示画素及び各表示画素に駆動信号を供給する複数の信号供給配線によって構成された有効表示部と、有効表示部の外周部に配置され信号供給配線に供給される駆動信号を入力するための複数の入力部と、信号供給配線と入力部のそれぞれとの間を接続する複数の接続配線と、を備え、互いに隣接する第１接続配線５１及び第２接続配線５２は、それぞれ異なる層に配置されたことを特徴とする。【選択図】      図３
2006209089.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素及び各画素に駆動信号を供給する複数の信号供給配線によって構成されたアクティブエリアと、
前記アクティブエリア外に配置され、前記信号供給配線に供給される駆動信号を入力するための複数の入力部と、
前記信号供給配線と前記入力部との間をそれぞれ接続する複数の接続配線と、を備え、
互いに隣接する第１接続配線及び第２接続配線は、絶縁層を介した異なる層にそれぞれ配置されたことを特徴とする表示装置。
【請求項２】
前記第１接続配線は、前記信号供給配線と同一層に配置され且つ前記信号供給配線に接続され、
前記第２接続配線は、前記信号供給配線とは異なる層に配置され且つジャンパー部を介して前記信号供給配線に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１接続配線は、前記信号供給配線と同一層に配置され且つジャンパー部を介して前記信号供給配線に接続され、
前記第２接続配線は、前記信号供給配線とは異なる層に配置され且つジャンパー部を介して前記信号供給配線に接続されたことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記入力部は、前記第１接続配線と同一層に配置され且つ前記第１接続配線に接続された第１入力端子と、前記第２接続配線と同一層に配置され且つ前記第２接続配線に接続された第２入力端子と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記入力部は、前記第１接続配線とは異なる層に配置され且つジャンパー部を介して前記第１接続配線に接続された第１入力端子と、前記第２接続配線と同一層に配置され且つ前記第２接続配線に接続された第２入力端子と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項６】
前記入力部は、前記第１接続配線とは異なる層に配置され且つジャンパー部を介して前記第１接続配線に接続された第１入力端子と、前記第２接続配線と同一層に配置され且つジャンパー部を介して前記第２接続配線に接続された第２入力端子と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第１接続配線及び前記第２接続配線は、前記入力部から前記信号供給配線までの間で同数のジャンパー部を介することを特徴とする請求項１に記載の表示装置。
【請求項８】
前記ジャンパー部は、同一材料によって形成されたことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記アクティブエリアは、各画素に配置された画素電極を備え、
前記ジャンパー部は、前記画素電極と同一材料によって形成されたことを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記第１接続配線のシート抵抗に対する線幅の比は、前記第２接続配線のシート抵抗に対する線幅の比と略等しいことを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記入力部は、前記信号供給配線に駆動信号を供給する信号供給源の出力端子と接続される入力パッドを含むことを特徴とする請求項１に記載の表示装置。
【請求項１２】
前記信号供給配線は、画素の行方向に沿って延在する複数の走査線、及び、前記走査線とは異なる層において画素の列方向に沿って延在する複数の信号線を含み、
前記第１接続配線は前記信号線と同一層に配置されるとともに前記第２接続配線は前記走査線と同一層に配置されたことを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置に係り、特に、アクティブエリアの外周に高密度に配置された配線を備える表示装置に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。
【０００３】
近年では、高精細化による画素数の増加及び狭額縁化の要求に伴い、アクティブエリア及びアクティブエリアの外周において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな隙間で隣接するように配置する必要がある。しかしながら、各種配線の線幅及び配線間ギャップを狭めることには、パターン形成精度や製造歩留まりの制約から限界がある。つまり、配線間でのショートや各配線の断線などといった配線不良の発生を抑制しつつ、限られた領域に高密度で配線を形成することは極めて困難である。
【０００４】
狭額縁化及び高密度配線を可能とする技術として、特許文献１及び２に記載の技術が知られている。
【特許文献１】特開２００２−２６８５７５号公報
【特許文献２】特開２００２−２５８３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
この発明の態様による表示装置は、
複数の画素及び各画素に駆動信号を供給する複数の信号供給配線によって構成されたアクティブエリアと、
前記アクティブエリア外に配置され、前記信号供給配線に供給される駆動信号を入力するための複数の入力部と、
前記信号供給配線と前記入力部との間をそれぞれ接続する複数の接続配線と、を備え、
互いに隣接する第１接続配線及び第２接続配線は、絶縁層を介した異なる層にそれぞれ配置されたことを特徴とする。
【発明の効果】
【０００７】
この発明によれば、信頼性試験における不良の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。
【０００９】
図１に示すように、表示装置の一例としての液晶表示装置は、略長方形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する略長方形状のアクティブエリア６を備えている。このアクティブエリア６は、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに駆動信号を供給する複数の信号供給配線などによって構成されている。
【００１０】
アレイ基板３は、アクティブエリア６に配置された信号供給配線として、例えば、画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これら走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板３は、アクティブエリア６において、これらの信号供給配線の他に、これら走査線Ｙと信号線Ｘとの交差部付近において画素ＰＸ毎に配置されたスイッチング素子７、スイッチング素子７に接続された画素電極８などを備えている。
【００１１】
スイッチング素子７は、例えば、薄膜トランジスタ（ＴＦＴ）などで構成されている。このスイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、対応する画素ＰＸの画素電極８に電気的に接続されている（あるいは画素電極と一体に形成されている）。
【００１２】
画素電極８は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する金属材料によって形成される。また、画素電極８は、対向基板４側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム（Ａｌ）などの光反射性を有する金属材料によって形成される。
【００１３】
対向基板４は、アクティブエリア６において、全画素ＰＸに共通の対向電極９などを備えている。この対向電極９は、ＩＴＯなどの光透過性を有する金属材料によって形成されている。これらアレイ基板３及び対向基板４は、全画素ＰＸの画素電極８と対向電極９とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層５は、アレイ基板３と対向基板４とのギャップに封止された液晶組成物によって形成されている。
【００１４】
カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。
【００１５】
液晶表示パネル１は、アクティブエリア６の外側に位置する外周部１０に、接続配線群２０、第１接続部３１及び第２接続部３２を備えている。第１接続部３１は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ＩＣチップ１１と接続可能である。第２接続部３２は、信号供給源として機能するフレキシブル・プリンテッド・サーキットＦＰＣと接続可能である。図１に示した例では、これら第１接続部３１及び第２接続部３２は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。駆動ＩＣチップ１１と第１接続部３１とは、例えば異方性導電膜を介して電気的及び機械的に接続される。
【００１６】
液晶表示パネル１の第１接続部３１に実装される駆動ＩＣチップ１１は、アクティブエリア６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘの少なくとも一部、及び、アクティブエリア６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙの少なくとも一部を有している。
【００１７】
第１接続部３１及び第２接続部３２は、信号供給配線に供給される駆動信号を入力するための複数の入力部を備えている。特に、第１接続部３１は、図２に示すように、信号供給配線の本数と同数あるいはそれ以上の数の入力部４０を備えている。すなわち、第１接続部３１は、駆動ＩＣチップ１１の走査線駆動部１１Ｙに対応して接続されるＹ接続部３１Ｙ、及び、信号線駆動部１１Ｘに対応して接続されるＸ接続部３１Ｘを有している。Ｙ接続部３１Ｙは、走査線Ｙの本数と同数あるいはそれ以上の数の入力部４０Ｙを備えている。Ｘ接続部３１Ｘは、信号線Ｘの本数と同数あるいはそれ以上の数の入力部４０Ｘを備えている。
【００１８】
接続配線群２０は、各信号供給配線と入力部４０との間をそれぞれ接続する複数の接続配線を備えている。すなわち、接続配線群２０は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Ｗを備えており、Ｙ接続部３１Ｙの各入力部４０Ｙと各走査線Ｙとのそれぞれを接続する接続配線ＷＹ、及び、Ｘ接続部３１Ｘの各入力部４０Ｘと各信号線Ｘとのそれぞれを接続する接続配線ＷＸを備えている。図１に示した例では、接続配線ＷＹは、外周部１０の一端側１０Ｂに配置されている。
【００１９】
このような構成により、走査線駆動部１１Ｙは、接続配線ＷＹを介して各走査線Ｙ（１、２、３、…）と電気的に接続されている。つまり、走査線駆動部１１Ｙから出力された駆動信号は、第１接続部３１におけるＹ接続部３１Ｙの各入力部４０Ｙに供給され、各接続配線ＷＹを介して対応する各走査線Ｙ（１、２、３、…）に供給される。各行の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。
【００２０】
また、信号線駆動部１１Ｘは、接続配線ＷＸを介して各信号線Ｘ（１、２、３、…）と電気的に接続されている。つまり、信号線駆動部１１Ｘから出力された駆動信号は、第１接続部３１におけるＸ接続部３１Ｘの各入力部４０Ｘに供給され、各接続配線ＷＸを介して対応する各信号線Ｘ（１、２、３、…）に供給される。各列の各画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に書き込む。
【００２１】
上述したような構成の表示装置においては、近年、高精細化による画素数の増加とともに狭額縁化の要求に伴い、隣接する配線間でのショートや各配線の断線を招くことなく、限られた額縁スペース（外周部１０）に高密度で配線を配置する必要性に迫られている。
【００２２】
そこで、この実施の形態に係る表示装置においては、互いに隣接する接続配線は、絶縁層を介してそれぞれ異なる層に配置されている。すなわち、図３に示すように、接続配線のうち、互いに隣接する第１接続配線５１及び第２接続配線５２は、絶縁層５３を介してそれぞれ異なる金属層に配置されている。このような構成により、狭額縁化及び高密度配線が可能となる。
【００２３】
例えば、第１接続配線５１の線幅をａ１、第２接続配線５２の線幅をａ２、これらの接続配線間のギャップをｂとしたとき、同一層に配置される接続配線のピッチ、たとえば第１接続配線５１同士のピッチとして、（ａ１＋ｂ）以上（ａ１＋ａ２＋２＊ｂ）以下に設定することが可能であり、すべての接続配線をギャップｂで同一層に配置した場合より狭額縁化及び配線の高密度化が可能となる。
【００２４】
つまり、額縁スペースの縮小及び額縁上に配置される接続配線の高密度化を可能としながら、隣接する接続配線間でのショートの発生を防止するのに十分なギャップ及び各接続配線の断線の発生を防止するのに十分な線幅を確保できるため、信頼性試験における不良の発生及び製造歩留まりの高い表示装置を提供することができる。
【００２５】
特に、図１に示したようなアクティブエリア６の片側から走査信号を供給するようなレイアウトにおいては、走査線Ｙに接続される接続配線ＷＹの高密度化が可能となり、外周部１０の一端側１０Ｂにおける額縁サイズを縮小することが可能となる。また、アクティブエリア６の両側から走査信号を供給するようなレイアウトにおいては、外周部１０の両端側における額縁サイズを縮小することが可能となる。
【００２６】
また、これらの２つの異なる層に互いに配置された第１接続配線５１及び第２接続配線５２は、それぞれアクティブエリア６内の各種配線または電極などの金属材料をパターニングする工程で同時に形成可能である。例えば、第１接続配線５１は走査線Ｙと同一工程で形成し、第２接続配線５２は信号線Ｘと同一工程で形成可能である。つまり、このような多層構造の接続配線群を形成するにあたり、別途の工程が増えることがなく、製造歩留まりの悪化を招くことはない。
【００２７】
要するに、互いに隣接する第１接続配線５１及び第２接続配線５２は、これらをパターニングする際の解像度限界よりも小さなギャップをもって配置可能である。つまり、第１接続配線５１及び第２接続配線５２は、平面的に見たときに（すなわちアレイ基板の面内において）、重なることなく配置される。しかしながら、例え額縁サイズの小さい領域にこれらの接続配線を配置するために、平面的に見たときにこれらの接続配線が重なるように見えたとしても、これらの接続配線の間には絶縁層５３が介在しているため、これらの接続配線間でのショートの発生を防止することができる。
【００２８】
次に、実施形態について説明する。なお、各実施形態では、一例として、信号供給配線は走査線Ｙであり、信号供給源は外周部１０に実装される駆動ＩＣチップ１１の走査線駆動部１１Ｙであり、Ｙ接続部３１Ｙの入力部４０Ｙのそれぞれと各走査線Ｙとの間が接続配線ＷＹによって接続されている場合について説明する。
【００２９】
（実施形態１）  
図４に示すように、アクティブエリア６においては、走査線Ｙ（１、２、３、…）が配置されている。外周部１０においては、入力部４０Ｙ（１、２、３、…）及び各走査線Ｙと対応する入力部４０Ｙとの間を接続する接続配線ＷＹ（１、２、３、…）が配置されている。図４に示した例では、偶数番の接続配線ＷＹ（２、４、…）は、走査線Ｙと同一層に配置されている。また、奇数番の接続配線ＷＹ（１、３、…）は、走査線Ｙとは異なる層例えば図示しない信号線Ｘと同一層に配置されている。なお、アクティブエリア６における全ての走査線Ｙは、当然のことながら同一層に配置されている。
【００３０】
ここでは、接続配線ＷＹ（２、４、…）は、接続配線ＷＹ（１、３、…）より下層に配置され、これらの層間に絶縁層が介在している。すなわち、接続配線ＷＹ（２、４、…）は図３に示した第１接続配線５１に相当し、接続配線ＷＹ（１、３、…）は第２接続配線５２に相当する。つまり、偶数番の接続配線ＷＹ（２、４、…）は、隣り合う奇数番の接続配線ＷＹ（１、３、…）とは互いに異なる層に配置されている。
【００３１】
これらの第１接続配線５１は、同一層に配置された対応する走査線Ｙと一体的に形成されることにより走査線Ｙと電気的に接続されている。一方、第２接続配線５２は、異なる層に配置された対応する走査線Ｙとは第１ジャンパー部Ｊ１を介して電気的に接続されている。なお、このようなジャンパー部とは、非連続な配線の接続部に相当するものであり、以下の説明でのジャンパー部も同様である。
【００３２】
すなわち、図５に示すように、第２接続配線５２は、走査線Ｙを覆う第１絶縁層６１上に配置されている。第１ジャンパー部Ｊ１は、第２接続配線５２を覆う第２絶縁層６２上に配置されている。この第１ジャンパー部Ｊ１は、第２絶縁層６２を第２接続配線５２まで貫通する第１コンタクトホールＨ１を介して第２接続配線５２と電気的に接続されているとともに、第１絶縁層６１及び第２絶縁層６２を走査線Ｙまで貫通する第２コンタクトホールＨ２を介して走査線Ｙと電気的に接続されている。第１ジャンパー部Ｊ１は、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極８と同一材料によって形成可能である。このため、第１ジャンパー部Ｊ１を形成するために別途の工程が増えることはない。
【００３３】
第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、第１接続配線５１と同一層に配置され且つ第１接続配線５１に接続された第１入力端子７１を含んでいる。第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、第２接続配線５２と同一層に配置され且つ第２接続配線５２に接続された第２入力端子７２を含んでいる。第１接続配線５１及び第１入力端子７１は、同一金属材料を用いて同一工程で形成可能であり、ここでは、一体的に形成されている。同様に、第２接続配線５２及び第２入力端子７２は、同一金属材料を用いて同一工程で形成可能であり、ここでは、一体的に形成されている。
【００３４】
また、これらの入力部４０Ｙ（１、２、３、４、…）は、駆動ＩＣチップ１１の出力端子１１Ａと接続される複数の入力パッドを含んでいる。すなわち、図６に示すように、第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、入力パッド７１Ｐを含んでいる。この入力パッド７１Ｐは、第１絶縁層６１及び第２絶縁層６２を第１入力端子７１まで貫通する第２コンタクトホールＨ２を介して第１入力端子７１と電気的に接続されている。第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、入力パッド７２Ｐを含んでいる。この入力パッド７２Ｐは、第２絶縁層６２を第２入力端子７２まで貫通する第１コンタクトホールＨ１を介して第２入力端子７２と電気的に接続されている。これらの入力パッド７１Ｐ及び７２Ｐは、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば画素電極８と同一材料によって形成可能である。
【００３５】
これにより、駆動ＩＣチップ１１の出力端子１１Ａから出力された駆動信号は、入力パッド７１Ｐ及び第１入力端子７１を含む入力部４０Ｙを介して第１接続配線５１に供給可能となる一方で、入力パッド７２Ｐ及び第２入力端子７２を含む入力部４０Ｙを介して第２接続配線５２に供給可能となる。
【００３６】
上述したような実施形態１によれば、外周部に配置される接続配線間でのショートの発生を抑制可能な配線間の隙間を確保するとともに各接続配線の断線の発生を抑制可能な配線幅を確保する一方で、外周部の縮小化が可能となるとともに接続配線の高密度化が可能となる。したがって、信頼性試験における不良の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線化を可能とすることができる。
【００３７】
なお、上述した実施形態１において、走査線から入力部までの間で、第１接続配線５１を経由する配線上にはジャンパー部が存在せず、第２接続配線５２を経由する配線上に１つのジャンパー部（第１ジャンパー部）が存在している。このため、ジャンパー部を形成するための材料は、比較的低いシート抵抗を有するものを選択することが望ましい。例えば、ジャンパー部は、反射型の液晶表示装置において画素電極８を形成するための比較的低抵抗な金属材料であるアルミニウムによって形成しても良い。また、ジャンパー部は、アクティブエリア６内における金属パターンの形成工程とは別途の工程において、低抵抗な金属材料を用いて形成しても良い。
【００３８】
（実施形態２）  
この実施形態２では、上述した実施形態１と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００３９】
図７に示すように、アクティブエリア６においては、走査線Ｙ（１、２、３、…）が配置されている。外周部１０においては、入力部４０Ｙ（１、２、３、…）及び各走査線Ｙと対応する入力部４０Ｙとの間を接続する接続配線ＷＹ（１、２、３、…）が配置されている。図７に示した例では、偶数番の接続配線ＷＹ（２、４、…）は、走査線Ｙと同一層に配置され、図３に示した第１接続配線５１に相当する。また、奇数番の接続配線ＷＹ（１、３、…）は、走査線Ｙとは異なる層に配置され、図３に示した第２接続配線５２に相当する。つまり、偶数番の接続配線ＷＹ（２、４、…）は、隣り合う奇数番の接続配線ＷＹ（１、３、…）とは互いに異なる層に配置されている。
【００４０】
これらの第１接続配線５１は、同一層に配置された対応する走査線Ｙと一体的に形成されることにより走査線Ｙと電気的に接続されている。一方、第２接続配線５２は、異なる層に配置された対応する走査線Ｙとは第１ジャンパー部Ｊ１を介して電気的に接続されている。このような第１ジャンパー部Ｊ１を介した第２接続配線５２と対応する走査線Ｙとの接続構造は、図５に示した通りである。
【００４１】
第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、第１接続配線５１とは異なる層に配置され且つ第２ジャンパー部Ｊ２を介して第１接続配線５１に接続された第１入力端子７１を含んでいる。第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、実施形態１と同様に、第２接続配線５２と同一層に配置され且つ第２接続配線５２に接続された第２入力端子７２を含んでいる。入力部４０Ｙを構成する第１入力端子７１及び第２入力端子７２は、同一金属材料を用いて同一工程で形成可能であり、ここでは、第２接続配線５２と同時に形成される。このとき、第２入力端子７２及び第２接続配線５２は、一体的に形成されている。つまり、第１入力端子７１及び第２入力端子７２は、同一層に配置されている。
【００４２】
また、これらの入力部４０Ｙ（１、２、３、４、…）は、駆動ＩＣチップ１１の出力端子１１Ａと接続される複数の入力パッドを含んでいる。すなわち、図８に示すように、第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、入力パッド７１Ｐを含んでいる。この入力パッド７１Ｐは、第１絶縁層６１及び第２絶縁層６２を第１接続配線５１まで貫通する第２コンタクトホールＨ２を介して第１接続配線５１と電気的に接続されているとともに第２絶縁層６２を第１入力端子７１まで貫通する第１コンタクトホールＨ１を介して第１入力端子７１と電気的に接続されている。ここでは、この入力パッド７１Ｐが第２ジャンパー部Ｊ２としても機能する。一方、第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、入力パッド７２Ｐを含んでいる。この入力パッド７２Ｐの構造は、上述した実施形態１で説明した通りである。これらの入力パッド７１Ｐ及び７２Ｐは、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば画素電極８と同一材料によって形成可能である。
【００４３】
これにより、駆動ＩＣチップ１１の出力端子１１Ａから出力された駆動信号は、入力パッド７１Ｐ及び第１入力端子７１を含む入力部４０Ｙを介して第１接続配線５１に供給可能となる一方で、入力パッド７２Ｐ及び第２入力端子７２を含む入力部４０Ｙを介して第２接続配線５２に供給可能となる。
【００４４】
上述したような実施形態２によれば、実施形態１と同様の効果が得られる。また、この実施形態２によれば、隣接する接続配線を互いに異なる層に配置する一方で、隣接する第１入力端子及び第２入力端子を同一層に配置することが可能である。このため、隣接する入力端子間での段差がなくなり、また、駆動ＩＣチップ１１を接続するための入力パッドの形状を揃えることができるため、駆動ＩＣチップ１１の接続不良を防止することが可能となる。
【００４５】
これに加えて、互いに隣接する第１接続配線及び第２接続配線は、それぞれ異なる層に配置されている一方で、入力部から走査線までの間に同数のジャンパー部を介している。すなわち、第１接続配線５１は、入力部４０Ｙから走査線Ｙまでの間に第２ジャンパー部Ｊ２を介している。また、第２接続配線５２は、入力部４０Ｙから走査線Ｙまでの間に第１ジャンパー部Ｊ１を介している。このため、比較的高抵抗な材料でジャンパー部を形成したとしても、ジャンパー部を介することによる配線抵抗を隣接する接続配線間で略同等に揃えることが可能となる。したがって、各接続配線から供給される駆動信号による表示品位への影響を抑制することができる。
【００４６】
また、これらの第１乃至第２ジャンパー部は、同一材料を用いて同一工程で形成可能である。このため、ここのジャンパー部を形成するための別個の工程が不要である。
【００４７】
（実施形態３）  
この実施形態３では、上述した実施形態１及び実施形態２と同一の構成については同一の参照符号を付して詳細な説明を省略する。
【００４８】
図９Ａに示すように、アクティブエリア６においては、走査線Ｙ（１、２、３、…）が配置されている。外周部１０においては、入力部４０Ｙ（１、２、３、…）及び各走査線Ｙと対応する入力部４０Ｙとの間を接続する接続配線ＷＹ（１、２、３、…）が配置されている。図９Ａに示した例では、偶数番の接続配線ＷＹ（２、４、…）は、走査線Ｙと同一層に配置され、図３に示した第１接続配線５１に相当する。また、奇数番の接続配線ＷＹ（１、３、…）は、走査線Ｙとは異なる層に配置され、図３に示した第２接続配線５２に相当する。つまり、偶数番の接続配線ＷＹ（２、４、…）は、隣り合う奇数番の接続配線ＷＹ（１、３、…）とは互いに異なる層に配置されている。
【００４９】
これらの第１接続配線５１は、同一層に配置された対応する走査線Ｙとは第３ジャンパー部Ｊ３を介して電気的に接続されている。一方、第２接続配線５２は、異なる層に配置された対応する走査線Ｙとは第１ジャンパー部Ｊ１を介して電気的に接続されている。第１ジャンパー部Ｊ１を介した第２接続配線５２と対応する走査線Ｙとの接続構造は、図５に示した通りである。
【００５０】
図１０に示すように、第３ジャンパー部Ｊ３は、第２絶縁層６２上に配置されている。この第３ジャンパー部Ｊ３は、第１絶縁層６１及び第２絶縁層６２を第１接続配線５１まで貫通する第２コンタクトホールＨ２を介して第１接続配線５１と電気的に接続されているとともに、第１絶縁層６１及び第２絶縁層６２を走査線Ｙまで貫通する第２コンタクトホールＨ２を介して走査線Ｙと電気的に接続されている。第３ジャンパー部Ｊ３は、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極８と同一材料によって形成可能である。このため、第３ジャンパー部Ｊ３を形成するために別途の工程が増えることはない。
【００５１】
第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、第１接続配線５１とは異なる層に配置され且つ第２ジャンパー部Ｊ２を介して第１接続配線５１に接続された第１入力端子７１を含んでいる。第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、第２接続配線５２とは同一層に配置され且つ第４ジャンパー部Ｊ４を介して第２接続配線５２に接続された第２入力端子７２を含んでいる。入力部４０Ｙを構成する第１入力端子７１及び第２入力端子７２は、同一金属材料を用いて同一工程で形成可能であり、ここでは、第２接続配線５２と同時に形成される。つまり、第１入力端子７１及び第２入力端子７２は、同一層に配置されている。
【００５２】
また、これらの入力部４０Ｙ（１、２、３、４、…）は、駆動ＩＣチップ１１の出力端子１１Ａと接続される複数の入力パッドを含んでいる。すなわち、図１１に示すように、第１接続配線５１に対応した入力部４０Ｙ（２、４、…）は、入力パッド７１Ｐを含んでいる。この入力パッド７１Ｐは、第１絶縁層６１及び第２絶縁層６２を第１接続配線５１まで貫通する第２コンタクトホールＨ２を介して第１接続配線５１と電気的に接続されているとともに第２絶縁層６２を第１入力端子７１まで貫通する第１コンタクトホールＨ１を介して第１入力端子７１と電気的に接続されている。ここでは、この入力パッド７１Ｐが第２ジャンパー部Ｊ２としても機能する。
【００５３】
一方、第２接続配線５２に対応した入力部４０Ｙ（１、３、…）は、入力パッド７２Ｐを含んでいる。この入力パッド７２Ｐは、第２絶縁層６２を第２接続配線５２まで貫通する第１コンタクトホールＨ１を介して第２接続配線５２と電気的に接続されているとともに第２絶縁層６２を第２入力端子７２まで貫通する第１コンタクトホールＨ１を介して第２入力端子７２と電気的に接続されている。ここでは、この入力パッド７２Ｐが第４ジャンパー部Ｊ４としても機能する。
【００５４】
これらの入力パッド７１Ｐ及び７２Ｐは、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば画素電極８と同一材料によって形成可能である。
【００５５】
これにより、駆動ＩＣチップ１１の出力端子１１Ａから出力された駆動信号は、入力パッド７１Ｐ及び第１入力端子７１を含む入力部４０Ｙを介して第１接続配線５１に供給可能となる一方で、入力パッド７２Ｐ及び第２入力端子７２を含む入力部４０Ｙを介して第２接続配線５２に供給可能となる。
【００５６】
上述したような実施形態３によれば、実施形態２と同様の効果が得られる。
【００５７】
これに加えて、互いに隣接する第１接続配線及び第２接続配線は、それぞれ異なる層に配置されている一方で、入力部から走査線までの間に同数のジャンパー部を介している。すなわち、第１接続配線５１は、入力部４０Ｙから走査線Ｙまでの間に第２ジャンパー部Ｊ２及び第３ジャンパー部Ｊ３を介している。また、第２接続配線５２は、入力部４０Ｙから走査線Ｙまでの間に第４ジャンパー部Ｊ４及び第１ジャンパー部Ｊ１を介している。このため、比較的高抵抗な材料でジャンパー部を形成したとしても、ジャンパー部を介することによる配線抵抗を隣接する接続配線間で略同等に揃えることが可能となる。したがって、各接続配線から供給される駆動信号による表示品位への影響を抑制することができる。
【００５８】
また、これら第１乃至第４ジャンパー部は、同一材料を用いて同一工程で形成可能である。このため、ここのジャンパー部を形成するための別個の工程が不要である。
【００５９】
上述した実施形態３においては、第３ジャンパー部Ｊ３及び第４ジャンパー部Ｊ４は、互いに同一層に配置された配線同士、あるいは、同一層に配置された配線と入力端子とを接続するものであり、ダミージャンパー部として機能している。すなわち、それぞれの接続配線は、入力部から走査線までの間で配線長が異なる場合がある。この場合、ダミージャンパー部の抵抗値を調整することにより、接続配線間での抵抗差をよりゼロに近づけることが可能となる。また、このようなダミージャンパー部を設けることにより、入力端子及び走査線を配置する層を揃えることも可能である。つまり、ダミージャンパー部は、層置換機能も有している。したがって、図９Ｂに示したように、全ての入力端子及び全ての走査線を同一層に配置することも可能である。
【００６０】
上述した実施形態１乃至３において、互いに隣接する第１接続配線５１及び第２接続配線５２は、必ずしも同一材料で形成可能であるとは限らない。例えば、第１接続配線５１は、走査線Ｙと同一工程で形成され、これらを形成する材料がシート抵抗Ｒ１を有するものとする。また、第２接続配線５２は、信号線Ｘと同一工程で形成され、これらを形成する材料がシート抵抗Ｒ２を有するものとする。これら第１接続配線５１及び第２接続配線５２を同一の線幅で形成した場合、配線間での抵抗差が生じてしまう。
【００６１】
そこで、図１２に示すように、第１接続配線５１のシート抵抗Ｒ１に対する線幅ａ１の比（ａ１／Ｒ１）は、第２接続配線５２のシート抵抗Ｒ２に対する線幅ａ２の比（ａ２／Ｒ２）と略同等に設定されている。つまり、各材料のシート抵抗は固有値であるため、これらのシート抵抗にあわせて各接続配線の線幅を調整することにより、配線間での抵抗差をゼロに近づけることが可能となる。
【００６２】
以上説明したように、この実施の形態に係る表示装置によれば、アクティブエリアの外周部に配置される複数の接続配線のうち、互いに隣接する接続配線は、それぞれ異なる層に配置されている。これにより、外周部を縮小すること（狭額縁化）が可能となるとともに、外周部の配線を高密度に配置すること（高密度配線化）が可能となる。また、このような狭額縁化及び高密度配線化を行った際でも、各配線の線幅及び隣接する配線間のギャップを十分に確保することができ、信頼性試験における不良の発生及び製造歩留まりを改善することが可能となる。
【００６３】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
【００６４】
例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。
【００６５】
また、上述した実施の形態では、信号供給配線は、走査線である場合について説明したが、信号線であっても良いし、アレイ基板の外周部に配置される他の配線を含んでも良い。また、信号供給源は、アレイ基板に実装された駆動ＩＣチップであったが、駆動ＩＣチップ１１を液晶表示パネル１上に直接実装することのないような構成、例えば第２接続部３２に接続されたフレキシブル・プリンテッド・サーキットＦＰＣなどに信号供給源を備えたような構成の場合、第２接続部に設けた入力部が上述した各実施形態で説明したような構造を有しても良い。
【００６６】
さらに、上述した実施形態２及び３では、偶数番の接続配線ＷＹ（２、４、…）が走査線Ｙと同一層に配置された第１接続配線５１に相当し、奇数番の接続配線ＷＹ（１、３、…）が走査線Ｙとは異なる層に配置された第２接続配線５２に相当するものとして説明したが、偶数番の接続配線ＷＹ（２、４、…）が走査線Ｙとは異なる層に配置された第２接続配線５２に相当し、奇数番の接続配線ＷＹ（１、３、…）が走査線Ｙと同一層に配置された第１接続配線５１に相当するように構成しても良い。
【００６７】
また、上述した実施形態２乃至３では、第１接続配線５１に対応した入力部４０Ｙ（２、４、…）が第１接続配線５１とは異なる層に配置された第１入力端子７１を含み、第２接続配線５２に対応した入力部４０Ｙ（１、３、…）が第２接続配線５２と同一層に配置された第２入力端子７２を含むものとして説明したが、接続配線と入力部とが配置される層の関係は、ここで説明した例に限らず、入力部４０Ｙ（２、４、…）が第１接続配線５１と同一層に配置された第１入力端子７１を含んでも良いし、入力部４０Ｙ（１、３、…）が第２接続配線５２とは異なる層に配置された第２入力端子７２を含んでも良いし、さらには、これらの入力部が第１接続配線５１及び第２接続配線とは異なる層に配置されても良い。
【図面の簡単な説明】
【００６８】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルにおける第１接続部の構成例を概略的に示す図である。
【図３】図３は、隣接する第１接続配線及び第２接続配線の配置例を説明するための図である。
【図４】図４は、実施形態１における走査線、接続配線、及び、入力部のレイアウトを概略的に示す図である。
【図５】図５は、図４に示した走査線と接続配線とを接続するジャンパー部をＡ−Ａ線で切断したときの構造を概略的に示す断面図である。
【図６】図６は、図４に示した入力部に駆動ＩＣチップを接続したときに接続配線及び入力部をＢ−Ｂ線で切断したときの構造を概略的に示す断面図である。
【図７】図７は、実施形態２における走査線、接続配線、及び、入力部のレイアウトを概略的に示す図である。
【図８】図８は、図７に示した入力部に駆動ＩＣチップを接続したときに接続配線及び入力部をＣ−Ｃ線で切断したときの構造を概略的に示す断面図である。
【図９Ａ】図９Ａは、実施形態３における走査線、接続配線、及び、入力部のレイアウトを概略的に示す図である。
【図９Ｂ】図９Ｂは、実施形態３における走査線、接続配線、及び、入力部のレイアウトを概略的に示す図である。
【図１０】図１０は、図９Ａに示した走査線と接続配線とを接続するジャンパー部をＤ−Ｄ線で切断したときの構造を概略的に示す断面図である。
【図１１】図１１は、図９Ａに示した入力部に駆動ＩＣチップを接続したときに接続配線及び入力部をＥ−Ｅ線で切断したときの構造を概略的に示す断面図である。
【図１２】図１２は、隣接する接続配線のシート抵抗に対する線幅の比の関係を説明するための図である。
【符号の説明】
【００６９】
ＰＸ…表示画素  Ｙ…走査線  Ｘ…信号線  ＦＰＣ…フレキシブル配線基板  Ｗ（Ｘ、Ｙ）…接続配線  Ｊ１…第１ジャンパー部  Ｊ２…第２ジャンパー部  Ｊ３…第３ジャンパー部  Ｊ４…第４ジャンパー部  １…液晶表示パネル  ３…アレイ基板  ４…対向基板  ５…液晶層  ６…有効表示部  ７…スイッチング素子  ８…画素電極  ９…対向電極  １０…外周部  １１…駆動ＩＣチップ  １１Ｘ…信号線駆動部  １１Ｙ…走査線駆動部  ２０…接続配線群  ３１…第１接続部  ３１Ｙ…Ｙ接続部  ３１Ｘ…Ｘ接続部  ３２…接続部  ４０（Ｘ、Ｙ）…入力部  ５１…第１接続配線  ５２…第２接続配線  ５３…絶縁層  ６１…第１絶縁層  ６２…第２絶縁層  ７１…第１入力端子  ７１Ｐ…入力パッド  ７２…第２入力端子  ７２Ｐ…入力パッド
【図１】
2006209089.tif 000003
【図２】
2006209089.tif 000004
【図３】
2006209089.tif 000005
【図４】
2006209089.tif 000006
【図５】
2006209089.tif 000007
【図６】
2006209089.tif 000008
【図７】
2006209089.tif 000009
【図８】
2006209089.tif 000010
【図９Ａ】
2006209089.tif 000011
【図９Ｂ】
2006209089.tif 000012
【図１０】
2006209089.tif 000013
【図１１】
2006209089.tif 000014
【図１２】
2006209089.tif 000015