(57)【要約】【課題】端子数を増加させずに、かつ、本来の端子機能に影響を与えることなくデバッグ機能の使用を可能にするマイクロコンピュータを得ること。【解決手段】外部から固定電位が印加される入力端子５に対して出力するデバッグ情報を一時記憶する出力バッファ２と、入力端子５に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路３と、出力バッファ２の出力動作とラッチ回路３の取り込み動作とを排他的に制御する制御回路４とを備えている。【選択図】        図１
2006190034.tif 000002
【特許請求の範囲】
【請求項１】
デバッグ機能を内蔵し、外部とデバッグ通信を行う端子を必要とするマイクロコンピュータにおいて、
外部から固定電位が印加される入力端子に対して出力するデバッグ情報を一時記憶する出力バッファと、
前記入力端子に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路と、
前記出力バッファの出力動作と前記ラッチ回路の取り込み動作とを排他的に制御する制御回路と、
を備えたことを特徴とするマイクロコンピュータ。
【請求項２】
前記入力端子に外部から固定電位を印加する回路は、前記出力バッファの出力動作及びデバッグ通信入力動作を優先させる措置が講じられていることを特徴とする請求項１に記載のマイクロコンピュータ。
【請求項３】
前記固定電位の入力に用いる入力端子は、デバッグ通信に必要な端子数以上存在することを特徴とする請求項１または２に記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デバッグ機能を内蔵するマイクロコンピュータに関するものである。
【背景技術】
【０００２】
電子機器に組み込まれるマイクロコンピュータは、通常、アプリケーションプログラムをデバッグする機能を備えている。そして、デバッグに必要なデータを外部と授受するようになっている。
【０００３】
このようなマイクロコンピュータのパッケージでは、端子数に制限があることから、デバッグ用のデータを外部と授受する端子をどこに設けるかも設計上、重要な課題になっており、従来から各種の提案がなされている。
【０００４】
例えば、特許文献１では、パッケージのピン数を増加させることなく、また、ポート端子の使用に制限を与えることがなく、デバッグ（エバリュエーション）モード指定時において、ＥＡ／端子（Ｅｘｔｅｒｎａｌ  Ａｃｃｅｓｓｅｎａｂｌｅ  ｐｉｎ：強制的に外部メモリの読み込みを行わせるための端子、つまり、この端子を有効にすると、外部メモリ動作が可能になる）及び発振端子の一方を、チップ内のデバッグ回路部へのデータ入出力端子として解放し、シングルチップマイクロコンピュータ（量産チップ）と同一パッケージで、簡単にデバッグ機能を付加することができるシングルチップマイクロコンピュータが開示されている。
【０００５】
【特許文献１】特開平９−３４８６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された技術が示すように、従来では、デバッグ用の端子を専用に設ける方法や、或る端子機能をデバッグ時に割り当てる方法が採用されているが、専用の端子を設ける方法では、端子数の増加が必要であり、また、特定機能の端子（上記特許文献１で言えば発振端子）に割り当てる方法では、デバッグ使用時にその本来の端子機能が使用できなくなるという問題がある。
【０００７】
この発明は、上記に鑑みてなされたものであり、端子数を増加させずに、かつ、本来の端子機能に影響を与えることなくデバッグ機能の使用を可能にするマイクロコンピュータを得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成するために、この発明は、デバッグ機能を内蔵し、外部とデバッグ通信を行う端子を必要とするマイクロコンピュータにおいて、外部から固定電位が印加される入力端子に対して出力するデバッグ情報を一時記憶する出力バッファと、前記入力端子に印加される固定電位を取り込み内部回路向けにラッチ出力するラッチ回路と、前記出力バッファの出力動作と前記ラッチ回路の取り込み動作とを排他的に制御する制御回路とを備えたことを特徴とする。
【０００９】
この発明によれば、デバッグ機能の未使用時に固定電位を入力端子からラッチ回路に取り込み、デバッグ機能の使用時ではラッチ回路から固定電位を内部回路に供給する。したがって、デバッグと共用する端子の端子機能をデバッグ機能の使用中も使用可能とすることができる。これによって、端子数を増加させずに、つまり、デバッグ専用の端子を設けることなく、かつ本来の端子機能を損なわずにその端子にデバッグ機能を割り当てることができるようになる。
【発明の効果】
【００１０】
この発明によれば、デバッグ機能の使用中にその共用する端子の本来の機能も使用可能にする機構を備えたので、端子数を増加させずに、かつ、本来の端子機能に影響を与えることなくデバッグ機能の使用を可能にするマイクロコンピュータが得られるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に図面を参照して、この発明にかかるマイクロコンピュータの好適な実施の形態を詳細に説明する。
【００１２】
図１は、この発明の一実施の形態によるマイクロコンピュータの構成を示すブロック図である。図１に示すように、マイクロコンピュータ（以降、単に「マイコン」という）のチップでは、アプリケーションプログラムをデバッグするデバッガ１に対し、デバッグ用の出力バッファ２と、ラッチ回路３と、制御回路４とが設けられている。また、マイコンの外部には、固定電位印加回路６が設けられている。
【００１３】
端子５は、本来はマイコンの使用動作時に動的に変化しない固定電位、つまり、電源電位または接地電位の入力端子であるが、デバッグ用の通信端子に割り当てた端子である。この端子５は、マイコンの内部では、デバッガ１の入力ポートと、出力バッファ２の出力ポートと、ラッチ回路３のデータ入力端とが接続され、マイコンの外部では、固定電位印加回路６の固定電位出力端とデバッグ通信用のライン７とが接続されている。
【００１４】
したがって、固定電位印加回路６は、端子５に電源電位または接地電位を印加する回路である。但し、この実施の形態では、固定電位印加回路６は、出力バッファ２からの出力時及びデバッグ通信入力時では、出力バッファ２からの出力動作、デバッグ通信入力動作を優先させるように構成されている。例えば、出力バッファ２からの出力用ドライバ及びデバッグ通信入力用ドライバに対して十分な抵抗値を持つ抵抗素子を介してプルアップないしはプルダウンの措置が講じられている。
【００１５】
ラッチ回路３は、制御回路４からのラッチ指示を受けて、端子５に印加されている固定電位の情報を取り込み、マイコンの内部回路に固定電位入力としてラッチ出力する。このとき、制御回路４は、出力バッファ２からの出力を禁止する。
【００１６】
出力バッファ２は、制御回路４からの出力指示を受けて、格納されているデバッガ１のデバッグ結果などのデバッグ情報を端子５に出力する。このとき、制御回路４は、ラッチ回路３での固定電位取り込み動作を禁止する。
【００１７】
要するに、制御回路４は、固定電位入力タイミングにおいて、出力バッファ２からの出力を禁止してラッチ回路３に固定電位をラッチし、それ以外のタイミングでは、ラッチ回路３での固定電位取り込み動作を禁止して、デバッガ１によるデバッグ通信入力動作を可能とし、またデバッガ１からの指示に従って出力バッファ２からの出力動作を制御し、デバッガ１と外部との必要な通信を実現する。
【００１８】
このデバッグ通信が行われている期間では、マイコンの内部回路は、ラッチ回路３から必要な固定電位の供給を受けるので、つまり端子５が電源端子であるきは電源の供給を受け、接地端子であるときは接地電位の供給を受けるので、デバッグ中に電源端子或いは接地端子の機能が損なわれることなく、動作に支障が生ずることはない。
【００１９】
この固定電位の入力端子をデバッグ通信の端子に割り当てる措置は、固定電位の入力端子がデバッグ通信に必要な端子数以上存在する場合に特に有効である。
【００２０】
このように、この実施の形態によれば、端子を共用するが、その共用する端子の本来機能に影響を与えることなくその共用する端子を用いてデバッグ機能の使用を可能にすることができる。したがって、端子数を増加させずに、つまり、デバッグ専用の端子を設けることなく、かつ本来の端子機能を損なわずにその端子にデバッグ機能を割り当てることができるようになる。
【産業上の利用可能性】
【００２１】
以上のように、この発明にかかるマイクロコンピュータは、端子を共用する場合に、共用する端子本来の端子機能に影響を与えることなくその共用する端子を用いてデバッグ機能を使用するのに有用であり、特に固定電位の入力端子がデバッグ通信に必要な端子数以上存在するマイクロコンピュータに好適である。
【図面の簡単な説明】
【００２２】
【図１】この発明の一実施の形態によるマイクロコンピュータの構成を示すブロック図である。
【符号の説明】
【００２３】
１  デバッガ
２  デバッグ用の出力バッファ
３  ラッチ回路
４  制御回路
５  固定電位の入力端子とデバッグ用の通信端子とを兼用する端子
６  固定電位印加回路
７  デバッグ通信用のライン
【図１】
2006190034.tif 000003