(57)【要約】      （修正有）【課題】簡単な構成で三次元高密度実装構造に適した冷却構造を提供する。【解決手段】高密度実装の電子装置１は、実装された半導体素子１１の高さ方向に、スタック構造で積み重ねられた複数の両面実装回路基板ユニットと、前記積み重ねられた複数の両面実装回路基板ユニットの少なくとも一辺側が開口するように配置され、かつ、前記両面実装回路基板ユニットの端部で、前記両面実装回路基板ユニット間の電気的な接続を行なうコネクタ４と、前記スタック構造で互いに対向する半導体素子の間に設けられ、当該対向する半導体素子の各々に接する冷却構造とを備える。両面実装回路基板ユニットの少なくとも１つは、基板表面に形成されたグランド層を有し、冷却構造は、互いに対向する半導体素子の間に延びる放熱板５を有し、このグランド層と同じ面上に実装された半導体素子と接する放熱板は、当該グランド層に接触する突起部を有する。【選択図】図２
2006202975.tif 000002
【特許請求の範囲】
【請求項１】
実装された半導体素子の高さ方向に、スタック構造で積み重ねられた複数の両面実装回路基板ユニットと、
前記積み重ねられた複数の両面実装回路基板ユニットの少なくとも一辺側が開口するように配置され、かつ、前記両面実装回路基板ユニットの端部で、前記両面実装回路基板ユニット間の電気的な接続を行なうコネクタと、
前記スタック構造で互いに対向する半導体素子の間に設けられ、当該対向する半導体素子の各々に接する冷却構造と
を備えることを特徴とする電子装置。
【請求項２】
前記両面実装回路基板ユニットの少なくとも１つは、基板表面に形成されたグランド層を有し、
前記冷却構造は、前記互いに対向する半導体素子の間に延びる放熱板を含み、
前記グランド層と同じ面上に実装された半導体素子と接する放熱板は、前記グランド層に接触する突起部を有する
ことを特徴とする請求項１に記載の電子装置。
【請求項３】
前記冷却構造は、互いに平行に延びる複数の放熱板が一体的に組み合わせられた放熱板アセンブリを含み、
前記放熱板アセンブリは、前記開口から、前記半導体素子の間に一体的に組み込まれることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記コネクタは、複数のピンで構成され、
前記両面実装回路基板ユニットの各々は、前記ピンに対応する位置に形成された複数の貫通穴を有し、各両面実装回路基板ユニットにおいて、前記貫通穴が選択的に導電処理されていることを特徴とする請求項１に記載の電子装置。
【請求項５】
第１のフィン部を有するＳ字型または逆Ｓ字型の第１の放熱板と、
第２のフィン部を有するＬ字型の第２の放熱板と、
が前記第１のフィン部と第２のフィン部が平行に延びるように一体的に接合され、
前記第１のフィン部および第２のフィン部は、３次元的に積み重ねられた両面実装回路基板ユニットに実装され互いに対向する半導体素子の間に挿入されたときに、前記両面実装回路基板ユニット上に形成されたグランド層と接触するように設けられた突起部を有することを特徴とする放熱板アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、両面実装回路基板ユニットにより半導体素子を高密度に電気接続した高密度実装電子装置のための冷却構造に関する。
【背景技術】
【０００２】
ネットワーク機器の高速化、大容量化にともない、半導体素子間の配線距離を短縮し、実装密度を上げることが要求されている。一方、微細化がすすむ半導体素子では発熱量が増加するため、冷却構造が必須となってきている。
【０００３】
従来から、電子機器における高密度実装冷却構造として、半導体素子面に形成したヒートシンクを向かい合わせに設置し、ヒートシンクの間を流れる空気流によって冷却する構造が知られている（たとえば、特許文献１参照）。この方法は、回路基板上の半導体チップが低電力チップである場合に採用されている。チップからヒートシンク側へ除去された熱を、対流する空気流に移すことで、チップの動作に伴う発熱を取り除くことができる。
【０００４】
中電力のチップに対しては、冷媒として液体を内蔵したヒートパイプを用いた冷却構造が提案されている（たとえば、特許文献２参照）。しかし、冷却構造が大掛かりとなるために、複数の半導体素子を高密度に実装する三次元実装型の電子装置には不向きである。特に、ヒートパイプと片面実装の電子回路モジュールとを交互に積み重ねていく構造では、電子装置全体が大型化してしまう。
【０００５】
一方、高密度に半導体素子を実装する形態として、半導体素子を実装したフレキシブルプリント配線板を折りたたむことで、半導体素子の積み重ね構造を実現する方法が提案されている（たとえば、特許文献３参照）。この方法は、熱量の小さい素子を高密度にフレキシブル実装することを目的としているが、放熱についてはなんら考慮されていない。
【特許文献１】特開平６−２９１２２８号公報
【特許文献２】特開平６−２１２９０号公報
【特許文献３】特開２０００−３０７０５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に開示される構成は、同一平面上に１以上の半導体素子が実装された複数の基板を効率よく冷却するための冷却構造である。各素子面上に、冷却のための三角形の放熱フィンを形成し、互いに対抗する放熱フィンの間の空間を利用して空気流を流し、熱を除去している。この構成では、素子の表面に放熱フィンを設置するための空間と、さらに、対向する放熱フィンの間にダクトを通す空間が必要になる。
【０００７】
このため、高密度化に限界があり、三次元のスタック構造で積み重ねられた複数の半導体素子間の配線距離を短縮することができない。
【０００８】
そこで、本発明は、半導体素子の高密度実装を維持しつつ、効率よく放熱するための高密度実装冷却構造を提供することを課題とする。
【０００９】
また、複数の半導体素子が３次元的に高密度実装された電子装置に、容易に組み込むことができる簡単な構成の高密度実装冷却構造を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、両面実装の回路基板を積み重ねた電子装置に、一回の挿入で組み込むことのできる冷却構造を実現する。
【００１１】
これを実現するために、半導体素子を両面に実装した回路基板を三次元的に積み重ねるときに、少なくとも１辺側が開口するように、回路基板上にコネクタを設ける。この開口側から、互いに対向する半導体素子面の双方に接するように、放熱板を一度に挿入し、半導体素子で発生する熱を、３次元的に積み重ねた回路基板の外部へ導き出す。
【００１２】
本発明の第１の側面では、冷却構造を有する電子装置を提供する。電子装置は、
（ａ）実装された半導体素子の高さ方向に、スタック構造で積み重ねられた複数の両面実装回路基板ユニットと、
（ｂ）前記積み重ねられた複数の両面実装回路基板ユニットの少なくとも一辺側が開口するように配置され、かつ、前記両面実装回路基板ユニットの端部で、前記両面実装回路基板ユニット間の電気的な接続を行なうコネクタと、
（ｃ）前記スタック構造で互いに対向する半導体素子の間に設けられ、当該対向する半導体素子の各々に接する冷却構造と
を備える。
【００１３】
これにより、スタック構造で積み重ねられる両面実装回路基板ユニット間で、向かい合う半導体チップ間の余分な空間を排除し、チップで発生する熱をスタック構造の外部へ導くことができる。
【００１４】
良好な構成例では、冷却構造は、互いに対向する半導体素子間に延びる放熱板を有し、スタックされた両面実装回路基板ユニットの少なくとも１つは、基板表面に形成されたグランド層を有し、このグランド層と同じ面上に実装された半導体素子と接する放熱板は、グランド層に接触する突起部を有する。
【００１５】
これにより、放熱板をグランドとして機能させ、両面実装回路基板ユニット間の配線距離を実質的に短くすることができる。
【００１６】
また別の良好な構成例では、コネクタは複数のピンで構成される。この場合、両面実装回路基板ユニットの各々は、前記ピンに対応する位置に形成された複数の貫通穴を有し、各両面実装回路基板ユニットにおいて、貫通穴が選択的に導電処理されている。
【００１７】
この構成により、複数段の両面実装回路基板ユニットの任意のレイヤ間で配線接続することが可能になり、電子装置の設計の自由度が向上する。
【００１８】
本発明の第２の側面では、３次元スタック構造の高密度実装回路基板を有する電子装置に用いられる放熱板アセンブリを提供する。放熱板アセンブリは、
第１のフィン部を有するＳ字型または逆Ｓ字型の第１の放熱板と、
第２のフィン部を有するＬ字型の第２の放熱板と、
が前記第１のフィン部と第２のフィン部が平行に延びるように一体的に接合され、
前記第１のフィン部および第２のフィン部は、３次元的に積み重ねられた両面実装回路基板ユニットに実装され互いに対向する半導体素子の間に挿入されたときに、前記両面実装回路基板ユニット上に形成されたグランド層と接触するように設けられた突起部を有する。
【００１９】
こにより、簡単な構成で、一度の挿入で複数段の両面実装回路基板ユニットの対向する半導体素子間に組み込むことができる冷却機構を実現できる。
【発明の効果】
【００２０】
両面実装基板の高密度スタック構造に、冷却構造を容易に組み込むことができる。
【００２１】
この結果、高密度化と冷却効率を両立させることが可能になる。
【００２２】
冷却機能を備えた高密度電子装置の製造コストを低減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
【００２４】
図１は、本発明の一実施形態に係る電子装置で用いられる両面実装回路基板ユニット１０の構成例である。ＬＳＩなどの半導体素子（チップ）１１が、回路基板１２の両面に実装されている。図１の例では、半導体素子１１が上下対称の位置に実装されているが、必ずしも対称配置である必要はない。また、各半導体素子１１の内部配線構造も、必ずしも対称である必要はない。
【００２５】
このような両面実装回路基板ユニット１０は、高さ方向に積み重ねられて、高密度の三次元実装電子装置を構成する。
【００２６】
図２は、図１に示す両面実装回路基板ユニット１０を用いた電子装置１の側面図である。両面実装回路基板ユニット１０の両端には、電気的接続用の端子（不図示）が設けられており、コネクタ４によって両面実装回路基板ユニット１０間の電気接続を行なう。コネクタ４は、マザーボード６に電気的に接続されており、半導体素子１１とマザーボード上に実装される他の電子部品（不図示）との間の電気的な接続をとる。
【００２７】
図２のスタック構造において、回路基板１２の両面に実装された半導体素子１１は、互いに向かい合う配置となる。この向かい合う半導体素子１１の間に生じる空間に、放熱板５が挿入されている。図２の側面図では、複数の放熱板５の各々が、対向する半導体素子１１の間の空間に挿入されているが、後述するように、これら複数の放熱板５は一体化されて、放熱板アセンブリを構成している。
【００２８】
放熱板５の材質は、熱伝導率が高く、安価で機械加工が容易なものが望ましい。一例として、アルミニウム、またはアルミニウム合金を用いる。
【００２９】
放熱板５の厚さは、電子装置１全体の小型化の観点から、本実施形態では１ｍｍ未満に設定する。放熱板５の表面と半導体素子１１の表面との隙間を埋めるために、あらかじめ素子１１上または放熱板５の表面に、放熱用のグリースを塗っておいてもよい。
【００３０】
図３は、図２の電子装置１の上面図である。上述したように、両面実装回路基板ユニット１０の上下端には、図示しない電気的接続用の端子が設けられており、コネクタ４によってスタックされた両面実装回路基板ユニット１０が互いに電気的に接続されている。
【００３１】
放熱板５は、図３の左右方向に挿入され、互いに対向する半導体素子１１（図２参照）間の空間を貫通している。図３の例では、放熱板５の左右方向の長さＬ１を、両面実装回路基板ユニット１０の対応する辺の長さＬ２よりも長くしてある。この構成により、対向する半導体素子１１の間の空間へ、放熱板５が挿入し易くなる。
【００３２】
矢印方向（左右方向）への放熱板５の挿入を可能にするために、マザーボード６上のコネクタ４は、両面実装回路基板ユニット１０の挿入方向に沿った２辺と接続されるように配置されている。すなわち、コネクタ４は、放熱板５が挿入できるように、スタックされた両面実装回路基板ユニット１０の少なくとも１辺側が開口するように配置される。
【００３３】
図３の例では、両面実装回路基板ユニット１０の互いに向き合う２辺に沿ってコネクタ４が配置されているが、３辺を囲むように配置してもよいし、両面実装回路基板ユニット１０間の電気的な接続さえ確保できれば、両面実装回路基板ユニットの１辺側だけにコネクタ４を配置してもよい。
【００３４】
図４は、スタックされた両面実装回路基板ユニット１０に放熱板アセンブリ１５を組み付ける様子を示す斜視図である。
【００３５】
放熱板アセンブリ１５は、Ｓ字型（あるいは逆Ｓ字型）に屈曲された第１の放熱板５ａと、Ｌ字型に屈曲された第２の放熱板５ｂとを組み合わせて構成される。放熱板５ａ、５ｂにアルミニウムまたはアルミニウム合金を用いた場合、加工が容易であり、それぞれ別個に加工された放熱板５ａ、５ｂを張り合わせて一体化することで、放熱板アセンブリ１５を低コストで作成することができる。
【００３６】
この場合、Ｓ字型放熱板５ａをベースにして、Ｌ字型放熱板５ｂを順次重ね合わせることで、Ｓ字型放熱板５ａのフィン部５ｆと、Ｌ字型放熱板５ｂのフィン部５ｆが所定の間隔で互いに平行に延びるように組み付ける。
【００３７】
図４の例では、矢印の方向に放熱板アセンブリ１５が挿入され、平行なフィン部５ｆが、スタックされた両面実装回路基板ユニット１０の対向する素子１１間の空間に差し込まれることになる。上述したように、挿入に先立って、回路基板１２の両面に実装された半導体素子１１の表面に、放熱グリースを塗っておいてもよい。なお、図４には描かれていないが、スタックされた複数の両面実装回路基板ユニット１０は、紙面の手前側および／または後ろ側でコネクタに電気的に接続されているものとする。
【００３８】
図５は、放熱板アセンブリ１５が、対向する半導体素子１１間に完全に挿入された状態を示す。この状態で、各半導体素子１１（図４参照）の高速動作に伴った発熱が生じても、放熱板５ａ、５ｂにより熱が除去される。
【００３９】
図示はしないが、放熱板アセンブリ１５の基部１５ａに、別途放熱フィンを設けてもよい。あるいは、マザーボード６上で、放熱板アセンブリ１５のテール部１５ｂに、チラーなどの冷却機構を接続してもよい。この場合、両面実装回路基板ユニット１０を三次元的にスタックした電子装置１の外部から、容易に冷却の度合いを制御することができ、調整の自由度が高くなる。
【００４０】
図６は、図２に示す電子装置の冷却構造の変形例を示す図である。図６の例では、両面実装回路基板ユニット１０の基板１２の表面に、グランド層２２が形成されており、放熱板５を、突起５でグランド層２２に接触させている。放熱板５にアルミニウムなどの導電性を有する材料を用いた場合、放熱板５と両面実装回路基板ユニット１０のグランド層２２を電気的に接続することで、半導体素子１１からみると、放熱板５もグランドとして機能し、実際の配線距離を短くすることができる。また、半導体素子１１からグランド層２２までの間に発生するインダクタンスを低減することができる。
【００４１】
放熱板５の突起部５ｄは、たとえばプレス加工により、容易に形成することができる。この場合も、あらかじめプレス加工により突起５ｄを形成したＳ字型（または逆Ｓ字型）の放熱板５ａと、あらかじめ突起５ｄを形成したＬ字型の放熱板５ｂとを接合することによって、安価かつ容易に放熱板アセンブリ１５を作成することができる。突起５ｄを設けた放熱板アセンブリ１５も、コネクタを設置していない側（開口側）から、スタックされた両面実装回路基板ユニット１０間の隙間に一度に差し込むことができる。
【００４２】
図７は、本発明の実施形態に係るコネクタ構造の一例を示す図である。マザーボード６上の向き合う２辺に沿って、複数のコネクタピン２４が設けられている。
【００４３】
両面実装回路基板ユニット１０の回路基板１２の向かい合う２辺には、電気的接続および位置合わせのための貫通孔１７が形成されている。隣接する両面実装回路基板ユニット１０の間には、スペーサ２５が配置され、スペーサにも、両面実装回路基板ユニット１０の貫通穴１７と対応する位置に、貫通穴２５ｈが設けられている。スペーサは、たとえばゴムなどの絶縁体であり、その厚さを調整することによって、両面実装回路基板ユニット１０間の距離を調整することができる。両面実装回路基板ユニット１０の貫通穴１７と、スペーサ２５の貫通穴２５ｈに、導電性のコネクタピン２４を差し込むことによって、両面実装回路基板ユニット１０が位置決めされる。
【００４４】
コネクタピン２４とスペーサ２５によって位置決めされた両面実装回路基板ユニット１０の間に、コネクタピン２４が配置されていない開口側から、図４または図６に示す放熱板アセンブリ１５が挿入される。
【００４５】
図８は、コネクタピン２４の電気的な接続方法を示す図である。両面実装回路基板ユニット１０の回路基板１２に形成された貫通穴１７の内壁を、選択的に導電処理する。すなわち、両面実装回路基板ユニット１０の各々は、その回路基板１２に形成された配線１９の位置に応じて、導電処理がされた貫通穴１７ａと、導電処理がされない貫通穴１７ｂを有する。導電処理された貫通穴１７ａは、その内壁に、たとえばメッキなどによるメタル層１７ｍを有し、配線１９とコネクタピン２４により、両面実装回路基板ユニット１０間の電気的な接続をとる。導電処理されていない貫通穴１７ｂは、もっぱら位置合わせのために用いられる。
【００４６】
このように、両面実装回路基板ユニット１０に形成された貫通穴１７を選択的に導電処理することによって、３次元スタック構造の所望のレイヤ（回路基板）間の導通を実現することができる。これにより、設計の自由度が向上する。
【００４７】
最後に、以上の説明に関して、以下の付記を開示する。
（付記１）  実装された半導体素子の高さ方向に、スタック構造で積み重ねられた複数の両面実装回路基板ユニットと、
前記積み重ねられた複数の両面実装回路基板ユニットの少なくとも一辺側が開口するように配置され、かつ、前記両面実装回路基板ユニットの端部で、前記両面実装回路基板ユニット間の電気的な接続を行なうコネクタと、
前記スタック構造で互いに対向する半導体素子の間に設けられ、当該対向する半導体素子の各々に接する冷却構造と
を備えることを特徴とする電子装置。
（付記２）  前記両面実装回路基板ユニットの少なくとも１つは、基板表面に形成されたグランド層を有し、
前記冷却構造は、前記互いに対向する半導体素子の間に延びる放熱板を有し、
前記グランド層と同じ面上に実装された半導体素子と接する放熱板は、前記グランド層に接触する突起部を有する
ことを特徴とする付記１に記載の電子装置。
（付記３）  前記冷却構造は、互いに平行に延びる複数の放熱板が一体的に組み合わせられた放熱板アセンブリを含み、前記放熱板アセンブリは、前記開口から、前記半導体素子の間に一体的に組み込まれることを特徴とする付記１に記載の電子装置。
（付記４）  前記放熱板アセンブリは、
第１のフィン部を有するＳ字型または逆Ｓ字型の第１の放熱板と、
第２のフィン部を有するＬ字型の第２の放熱板と、
が前記第１のフィン部と第２のフィン部が平行に延びるように一体的に接合されていることを特徴とする付記３に記載の電子装置。
（付記５）  前記両面実装回路基板ユニットは基板表面に形成されたグランド層を有し、
前記第１のフィン部および第２のフィン部は、前記両面実装回路基板ユニット上のグランド層と接触する突起部を有することを特徴とする付記４に記載の電子装置。
（付記６）  前記コネクタは、複数のピンで構成され、
前記両面実装回路基板ユニットの各々は、前記ピンに対応する位置に形成された複数の貫通穴を有し、各両面実装回路基板ユニットにおいて、前記貫通穴が選択的に導電処理されていることを特徴とする付記１に記載の電子装置。
（付記７）  前記スタック構造の外部で、前記放熱板に接続されるチラーをさらに備えることを特徴とする付記１〜６のいずれかに記載の電子装置。
（付記８）  第１のフィン部を有するＳ字型または逆Ｓ字型の第１の放熱板と、
第２のフィン部を有するＬ字型の第２の放熱板と、
が前記第１のフィン部と第２のフィン部が平行に延びるように一体的に接合され、
前記第１のフィン部および第２のフィン部は、３次元的に積み重ねられた両面実装回路基板ユニットに実装され互いに対向する半導体素子の間に挿入されたときに、前記両面実装回路基板ユニット上に形成されたグランド層と接触するように設けられた突起部を有することを特徴とする放熱板アセンブリ。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係る電子装置で用いられ、３次元的にスタックされる両面実装回路基板ユニットの構成例を示す図である。
【図２】本発明の一実施形態に係る冷却構造を有する電子装置の側面図である。
【図３】図２の電子装置の上面図である。
【図４】図２の電子装置に冷却構造として組み込まれる放熱アセンブリの斜視図である。
【図５】放熱アセンブリの各放熱板が、両面実装回路基板ユニットの対向する半導体素子間に挿入された状態を示す斜視図である。
【図６】冷却構造の変形例を示す図である。
【図７】図２の電子装置で用いられるコネクタの一例を示す概略図である。
【図８】コネクタによる両面実装回路基板ユニット間の接続例を示す図である。
【符号の説明】
【００４９】
１  電子装置
４  コネクタ
５  放熱板
５ａ  Ｓ字型（逆Ｓ字型）放熱板
５ｂ  Ｌ字型放熱板
５ｄ  突起部
５ｆ  フィン部
６  マザーボード
１０  両面実装回路基板ユニット
１１  半導体素子（チップ）
１２  回路基板
１５  放熱板アセンブリ
１７  貫通穴
２２  グランド層
２４  コネクタピン
２５  スペーサ
【図１】
2006202975.tif 000003
【図２】
2006202975.tif 000004
【図３】
2006202975.tif 000005
【図４】
2006202975.tif 000006
【図５】
2006202975.tif 000007
【図６】
2006202975.tif 000008
【図７】
2006202975.tif 000009
【図８】
2006202975.tif 000010