(57)【要約】【課題】  マイクロコントローラの待機時のオフリーク電流削減のために電源遮断を行うと重要レジスタのデータが失われ、待機時からの復帰はコールドスタートのみになるが、重要レジスタのデータを保持することで、ホットスタートを可能にする構成を提供する。【解決手段】  マイクロコントローラ１００の電源系を電圧ＶＤＤ１、ＶＤＤ２の２系統に分け、内部状態を保持しておきたい最低限のブロックにのみ常に電圧ＶＤＤ２の系統から常時電源を供給し、それ以外のブロックは、電圧ＶＤＤ１の系統から電源を供給することで待機時に電源を遮断する。これによって、内部状態を失うことなく待機時のリーク電流をほぼゼロにでき、ストップレギュレータ２３０の自己消費電流分と合わせても待機時電流の削減が可能である。【選択図】        図１
2006099186.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源ラインと、前記第１の電源ラインとは別系統の第２の電源ラインと、動作停止モード時には出力停止状態となり、前記第１の電源ラインを駆動する主電源回路と、動作モードには無関係に常に動作し、前記第２の電源ラインを駆動する副電源回路と、前記主電源回路から電源電圧が供給される第１の内部回路と、前記副電源回路から電源電圧が供給される第２の内部回路とを備え、
前記第２の内部回路には、動作モードが通常動作モードから動作停止モードへ移行した後再び通常動作モードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素が含まれているマイクロコントローラ。
【請求項２】
第１の電源ラインと、前記第１の電源ラインとは別系統の第２の電源ラインと、動作停止モード時には出力停止状態となり、前記第１の電源ラインを駆動する主電源回路と、動作停止モード時には出力停止状態となり、前記第２の電源ラインを駆動する第１の副電源回路と、前記第１の副電源回路に比べて低消費電力であって動作モードには無関係に常に動作し、前記第２の電源ラインを駆動する第２の副電源回路と、前記主電源回路から電源電圧が供給される第１の内部回路と、前記第１および第２の副電源回路から電源電圧が供給される第２の内部回路とを備え、
前記第２の内部回路には、動作モードが通常動作モードから動作停止モードへ移行した後再び通常動作モードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素が含まれているマイクロコントローラ。
【請求項３】
前記第２の内部回路には、動作停止モードから通常動作モードへの復帰のために必要な第２の回路要素が含まれている請求項１または２記載のマイクロコントローラ。
【請求項４】
前記第１の回路要素は内部ロジック回路中のＣＰＵレジスタ部および内蔵メモリ中の内蔵ＲＡＭからなる請求項１または２記載のマイクロコントローラ。
【請求項５】
前記第２の回路要素はＩ／Ｏ制御回路、モードコントローラおよび外部割込み受理部からなる請求項３記載のマイクロコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコントローラに関するもので、特に内部回路へ給電する電源回路を制御する電源制御技術に係る。
【背景技術】
【０００２】
ＬＳＩの製造ルール微細化、動作周波数の高速化に伴って、ＬＳＩの待機時電流（リーク電流）が無視できない程度にまで増大し、問題になっている。
【０００３】
このようなリーク電流を低減する手段として、
（ａ）トランジスタのスイッチング電圧を上げる(製造技術による対策)
（ｂ）電源マネジメントによるトランジスタの印加電圧制御(回路的対策)
上記２つが挙げられる。
【０００４】
（ａ）の手法では、トランジスタのスイッチング電圧を上げることでトランジスタの応答速度が低下し動作周波数が低下する。ＬＳＩ微細化の主目的は低コスト化または速度性能の向上のためであり、（ａ）の手法では動作周波数とリーク電流のトレードオフになり、メリット・デメリットがある。
【０００５】
このため、動作周波数を犠牲にすることなく待機時電流を削減する電源電圧の可変制御、遮断制御など、様々な電源マネジメント技術が考案されてきた（（ｂ）の手法）。
【０００６】
待機時電流（リーク電流）を削減する最も基本的な手段は、待機時には電力の供給を遮断することであるが、待機時においても内部レジスタ・メモリの状態を維持しておきたいマイクロコントローラなどには不向きである。
【０００７】
内部レジスタ・メモリの状態を維持しつつ、待機時電流を削減する技術も多数考案されている。以下にその一例を示す。
【０００８】
図５はマイクロコントローラにおける電源制御技術の一例を説明するためマイクロコントローラの構成を示すブロック図である。図５において、符号５００は１チップマイクロコントローラを示す。動作モードとして、プログラム実行を行う通常動作モード（以下、ノーマルモードと記す）、プログラム実行およびクロックコントローラ１４０からのクロック供給を停止し電力消費を抑える動作停止モード（以下、ストップモードと記す）とを備える。また、外部リセット後ノーマルモードに遷移する間、またはストップモードからノーマルモードに遷移する間に、動作クロックの安定化、内部回路の初期化を行うためのアイドルモードが挿入される。
【０００９】
符号１０１はＶＤＤ（電源）端子を示す。
【００１０】
符号１０２はＲＳＴ（リセット）端子を示す。ＲＳＴ端子１０２への外部リセットの印加によりマイクロコントローラ５００が初期状態に設定される。
【００１１】
符号１０３はＩＲＱ（外部割込み入力）端子を示す。
【００１２】
符号１０４はＯＳＣ端子を示す。このＯＳＣ端子１０４は、マイクロコントローラ５００の動作に必要なクロックを得るため、外部クロックまたは発振器の接続を行う端子である。
【００１３】
符号１０５，１０６，１０７はそれぞれＩ／Ｏ＿１端子、Ｉ／Ｏ＿２端子、Ｉ／Ｏ＿３端子を示す。
【００１４】
符号１１０は内部ロジック回路を示す。この内部ロジック回路１１０は、ＣＰＵ１１１と、周辺機能回路１１２とで構成されている。
【００１５】
符号１２０は内蔵メモリを示す。この内蔵メモリ１２０は、不揮発性の内蔵ＲＯＭ１２１と、揮発性の内蔵ＲＡＭ１２２とで構成される。内蔵ＲＯＭ１２１には、ＣＰＵ１１１で実行されるプログラムコードが格納されている。
【００１６】
符号１３０はＩ／Ｏ制御回路を示す。このＩ／Ｏ制御回路１３０は、ＣＰＵ１１１および周辺機能回路１１２により制御され、マイクロコントローラ５００の端子状態を決定する。
【００１７】
符号１４０はクロックコントローラを示す。このクロックコントローラ１４０は、マイクロコントローラ５００がノーマルモードであるとき、マイクロコントローラ５００の内部の各ブロックに動作クロックを供給する。ストップモードのときは、クロックコントローラ１４０はクロックの供給を停止する。
【００１８】
符号１５０はモードコントローラを示す。このモードコントローラ１５０は、マイクロコントローラ５００の動作モードを決定・維持している。ここでは、マイクロコントローラ５００がプログラム実行動作を行っているノーマルモード、プログラム実行動作を停止し、内部レジスタ・内部メモリの状態を維持したまま待機状態となるストップモードの２モードを制御するものとする。モードコントローラ１５０の動作モードはＣＰＵ１１１が実行するプログラムにより制御される。
【００１９】
符号１６０は外部割込み受理器を示す。この外部割込み受理器１６０は、マイクロコントローラ５００がストップモードであるとき、ＩＲＱ端子１０３を通してノーマルモード復帰信号が入力されると、モードコントローラ１５０にノーマルモード復帰信号１６１を伝達する。それによって、モードコントローラ１５０は、ノーマルモードに移行するようにマイクロコントローラ５００の各内部ブロックに制御信号を発行する。この際、クロック供給が停止されているときでも割り込み応答可能なように構成されている。
【００２０】
符号２１０はノーマルレギュレータを示す。このノーマルレギュレータ２１０は、ＶＤＤ端子１０１からの電源電圧供給を受けて、ＶＤＤ≧ＶＤＤ１なる電圧ＶＤＤ１を発生する定電圧源であり、マイクロコントローラ５００がノーマルモードのときに電圧ＶＤＤ１を内部回路に供給する。
【００２１】
符号２１５はノーマルレギュレータ制御装置を示す。このノーマルレギュレータ制御装置２１５は、外部電源電圧ＶＤＤで常に動作しており、ノーマルレギュレータ２１０の動作・停止の制御を行い、モードコントローラ１５０からのストップモード信号を受け付けるとノーマルレギュレータ２１０を停止し、出力をハイ・インピーダンス状態にする。一方、モードコントローラ１５０からのノーマルモード信号またはＲＳＴ端子１０２からの外部リセット入力により、ノーマルレギュレータ２１０の動作を開始、または再開する。
【００２２】
また、ノーマルレギュレータ２１０はマイクロコントローラ５００がノーマルモードの時に使用されるため、十分大きな電流供給能力を持ち、比例して自己消費電流も比較的大きい特性を持つ。
【００２３】
符号２３１はストップレギュレータを示す。このストップレギュレータ２３１は、ＶＤＤ端子１０１からの電源電圧供給を受けて、ＶＤＤ≧ＶＤＤ１なる電圧を発生する定電圧源であり、マイクロコントローラ５００のモードに無関係に常に電圧ＶＤＤ１を供給し続ける。
【００２４】
また、ストップレギュレータ２３１は、マイクロコントローラ５００がストップモードの時に、内部のトランジスタのスタティックな状態を保持するための最小限の電流を供給すればよく、比例して自己消費電流も最小限という特性を持つ。
【００２５】
符号３１０は電源ラインを示す。この電源ライン３１０は、電圧ＶＤＤ１をマイクロコントローラ５００の各内部回路に供給する。電源ライン３１０は接続されていないが、クロックコントローラ１４０、モードコントローラ１５０および外部割込み受理器１６０にも、電源ライン３１０から給電されている。ここで、ノーマルレギュレータ２１０と、ストップレギュレータ２３１の出力はともに電源ライン３１０に接続される。
【００２６】
図６はマイクロコントローラ５００のモード遷移と各電源レギュレータ２１０，２３１の動作状態を示すタイミング図である。同図において、（Ａ）はノーマルモード信号を示し、（Ｂ）はストップモード信号を示し、（Ｃ）は外部電源電圧を示し、（Ｄ）はノーマルレギュレータ２１０の出力を示し、（Ｅ）はストップレギュレータ２３１の出力を示している。ノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｌ”レベルのときモードアクティブとする。
【００２７】
時刻ｔ１：  外部電源投入（Ｃ）とともに、ストップレギュレータ２３１が電源電圧供給を開始する。ＲＳＴ端子１０２からの外部リセットによりマイクロコントローラ５００は初期化シーケンスに入る。モードコントローラ１５０が初期化され、マイクロコントローラ５００はノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｈ”のアイドルモードになる。また、外部リセットを受け付けたノーマルレギュレータ制御回路２１５からの動作信号によりノーマルレギュレータ２１０が電圧ＶＤＤ１の供給を開始する。
【００２８】
時刻ｔ２：  初期化シーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ５００はノーマルモードに移行し、プログラムの実行を開始する。
【００２９】
時刻ｔ３：  プログラム実行により、マイクロコントローラ５００がストップモードに遷移すると、ノーマルモード信号（Ａ）は“Ｈ”レベルに、ストップモード信号（Ｂ）は“Ｌ”に変化する。ストップモード信号（Ｂ）の“Ｌ”変化により、クロックコントローラ１４０からのクロック供給が停止され、マイクロコントローラ５００は停止状態になる。また、モードコントローラ１５０およびノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を停止させ、ノーマルレギュレータの出力（Ｄ）はハイ・インピーダンス（破線で示す）になる。
【００３０】
この状態では、マイクロコントローラ５００の内部状態をスタティックに維持するためにストップレギュレータ２３１が動作しており、内部の消費電流はマイクロコントローラ５００の内部回路のオフリーク（暗電流）と、ストップレギュレータ２３１の動作電流のみになる。
【００３１】
時刻ｔ４：  ＩＲＱ端子１０３からの外部割込みにより、割り込み受理器１６０がノーマルモード復帰信号１６１をアサートし、モードコントローラ１５０によりストップモード信号（Ｂ）が“Ｈ”レベルになり、マイクロコントローラ５００はアイドルモードに入る。アイドル期間中に、ノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を開始させノーマルレギュレータ出力（Ｄ）はＶＤＤ１レベルになる。
【００３２】
時刻ｔ５：  アイドルシーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ５００はノーマルモードに移行し、プログラムの実行を再開する。
【００３３】
このように、マイクロコントローラ５００がノーマルモードのときはノーマルレギュレータ２１０と、ストップレギュレータ２３１がともに電源を供給し、マイクロコントローラ５００がストップモードに移行すると、ノーマルレギュレータ２１０が停止してその出力はハイ・インピーダンス状態になり、ストップレギュレータ２３１からのみ、電源が供給されるようになる。
【００３４】
このような構成により、ストップモード時には、内部ロジック回路１１０、内部メモリ１２０を駆動するための自己消費電力の大きなノーマルレギュレータ２１０が完全に停止し、内部ロジック回路１１０、内部メモリ１２０をスタティックにバイアスするだけで自己消費電流が最小限のストップレギュレータ２３１のみの動作になる。
【００３５】
この結果、マイクロコントローラ５００のストップモード時の消費電流は、ストップレギュレータ２３１の消費電流と、内部ロジック回路１１０、内部メモリ１２０のオフリーク（暗電流）のみとなり、ノーマルレギュレータ２１０の消費電流を削減できることから、ストップモード時の待機電流を削減することが可能になる。
【特許文献１】特開２００４―１３３８００
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上記のような構成により、ストップモード時に内部ロジック回路１１０および内部メモリ１２０の状態を維持する電力を供給する電源レギュレータの自己消費電流を必要最小限に押さえることができ、待機時電力を削減できる。ところが、待機状態の内部ロジック回路１１０および内部メモリ１２０のオフリーク電流（暗電流）そのものを削減することはできない。
【００３７】
また、オフリーク電流（暗電流）削減のため、電源遮断を行う技術も多数公開されているが、電源遮断からの復帰はコールドスタートのみであり、電源遮断前の状態からの再開（ホットスタート）ができず、マイクロコントローラの使い勝手が犠牲になっている。
【００３８】
したがって、本発明の目的は、ホットスタート可能なように構成しつつもそのオフリーク（暗電流）を十分に削減することができるマイクロコントローラを提供することである。
【課題を解決するための手段】
【００３９】
上記課題を解決するために、第１の発明のマイクロコントローラは、第１の電源ラインと、第１の電源ラインとは別系統の第２の電源ラインと、ストップモード（動作停止モード）時には出力停止状態となり、第１の電源ラインを駆動する主電源回路と、動作モードには無関係に常に動作し、第２の電源ラインを駆動する副電源回路と、主電源回路から電源電圧が供給される第１の内部回路と、副電源回路から電源電圧が供給される第２の内部回路とを備えている。そして、第２の内部回路には、動作モードがノーマルモード（通常動作モード）からストップモードへ移行した後再びノーマルモードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素が含まれている。第１の内部回路には、第２の内部回路に含まれない回路要素、すなわちプログラム実行の連続性を保証するのに必要とされない回路要素で構成されている。副電源回路は主電源回路と同電位であることが好ましい。
【００４０】
この構成によれば、電源ラインを２系統に分け、第１の電源ラインをストップモード時には出力停止状態となる主電源回路で駆動し、第２の電源ラインを動作モードには無関係に常に動作する副電源回路で駆動し、動作モードがノーマルモードからストップモードへ移行した後再びノーマルモードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素に対して副電源回路から給電し、それ以外の回路要素については、主電源回路から給電するようにしているので、ホットスタート可能なように構成しつつもそのオフリーク（暗電流）を十分に削減することができる。
【００４１】
また、第２の発明のマイクロコントローラは、第１の電源ラインと、第１の電源ラインとは別系統の第２の電源ラインと、ストップモード時には出力停止状態となり、第１の電源ラインを駆動する主電源回路と、ストップモード時には出力停止状態となり、第２の電源ラインを駆動する第１の副電源回路と、第１の副電源回路に比べて低消費電力であって動作モードには無関係に常に動作し、第２の電源ラインを駆動する第２の副電源回路と、主電源回路から電源電圧が供給される第１の内部回路と、第１および第２の副電源回路から電源電圧が供給される第２の内部回路とを備えている。そして、第２の内部回路には、動作モードがノーマルモードからストップモードへ移行した後再びノーマルモードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素が含まれている。第１の内部回路には、第２の内部回路に含まれない回路要素、すなわち、プログラム実行の連続性を保証するのに必要とされない回路要素で構成されている。第１および第２の副電源回路は主電源回路と同電位であることが好ましい。
【００４２】
この構成によれば、電源ラインを２系統に分け、第１の電源ラインをストップモード時には出力停止状態となる主電源回路で駆動し、第２の電源ラインをストップモード時には出力停止状態となる第１の副電源回路と動作モードには無関係に常に動作する第２の副電源回路で駆動し、動作モードがノーマルモードからストップモードへ移行した後再びノーマルモードに復帰するときのプログラム実行の連続性を保証するのに必要な第１の回路要素に対して第１および第２の副電源回路から給電し、それ以外の回路については、主電源回路から給電するようにしているので、ホットスタート可能なように構成しつつもそのオフリーク（暗電流）を十分に削減することができる。しかも、副電源回路を第１の副電源回路と第２の副電源回路とに分け、第１の副電源回路をストップモード時に出力停止状態とするので、第１の副電源回路より第１の回路要素に主として給電するようにし、第２の副電源回路についてはストップモード時のデータ保持動作を行えるだけの十分に低い消費電力に設定しておくことで、ストップモード時の待機電力をさらに低減することができる。
【００４３】
上記の第１および第２の発明の構成においては、第２の内部回路には、ストップモードからノーマルモードへの復帰のために必要な第２の回路要素を含んでいることが好ましい。
この場合、第１の内部回路には、ストップモードからノーマルモードへの復帰のために必要な回路要素は含まれない。
【００４４】
この構成によれば、ストップモード時においてノーマルモードへ復帰させることが可能となる。
【００４５】
上記の第１の回路要素は、例えば内部ロジック回路中のＣＰＵレジスタ部および内蔵メモリ中の内蔵ＲＡＭからなる。また、第２の回路要素はＩ／Ｏ制御回路、モードコントローラおよび外部割込み受理部からなる。
【００４６】
以下、本発明についてさらに具体的に説明する。本発明では、ストップモードへの移行・ストップモードからの復帰の前後のノーマルモードにおいて、プログラム実行の連続性が保証できる最小限の内部レジスタ・内部メモリにのみ電力を供給し、データを保持するとともに、ＣＰＵ動作の再開に直接影響しない周辺機能回路や内部メモリ・内部レジスタ以外のＣＰＵ等への電源を遮断することで、内部状態を維持し、ホットスタート可能なように構成しつつもそのオフリーク（暗電流）をほぼゼロに削減する手段を提供するものである。
【００４７】
本発明のマイクロコントローラが備えるＣＰＵは外部割込み信号によってストップモードからノーマルモードに復帰し、ストップモード以前のノーマルモード状態からのプログラム実行再開を可能としている。
【００４８】
この動作を実現するために本発明のマイクロコントローラでは、ＰＣ（プログラムカウンタ）、ＳＰ（スタックポインタ）、ＰＳＷ（プロセッサステータスワード）などのＣＰＵ関連レジスタと、データ用ＲＡＭ、外部割込み受理器、モードコントローラに電源が供給され、ストップモード時における主電源遮断状態においても上記のような重要レジスタのデータ保持を可能とし、また外部割込み受理器が動作可能のため、ストップモードからの割り込み復帰動作が可能である。
【００４９】
また、ストップモード時にマイクロコントローラの端子状態が不定にならないようにＩ／Ｏ制御部およびＩ／Ｏ部にも電源電圧が供給されるように構成している。
【００５０】
このような構成により、マイクロコントローラの主電源を遮断して、マイクロコントローラの待機電力をほぼゼロ近くにまで削減しつつも、割り込み復帰によりストップモード以前のノーマルモードからの動作再開が可能である。
【発明の効果】
【００５１】
以上のようにこの発明によれば、マイクロコントローラの内部電源系統を２系統に分け、ＣＰＵ内部状態など、保持しておきたい最低限のブロックにのみ常に電源を供給し、それ以外のブロックは、ストップモード時に電源を遮断することで、ＣＰＵ内部状態を失うことなくストップモード時のオフリーク電流をほぼゼロにでき、ストップレギュレータの自己消費電流分と合わせてもストップモード時電流を削減できる効果がある。
【００５２】
また、ＣＰＵ内部状態を保持し続けているため、ストップモード移行以前の状態からのホットスタート可能という効果がある。
【００５３】
また、この発明によれば常に電源電圧供給を行うブロックに対して、ノーマルモード用の電源と、ストップモード用の自己消費電力最小の電源とを組み合わせることで、ストップモード時の待機電力を、さらに削減する効果がある。
【発明を実施するための最良の形態】
【００５４】
以下、本発明の実施の形態について図面を用いて説明する。
【００５５】
（実施の形態１）
図１は、本発明における実施の形態１によるマイクロコントローラの構成を示すブロック図である。図１において、図５と同一符号の構成要素は従来の技術での説明と変わりないため、ここでは説明を省略する。
【００５６】
符号１００はマイクロコントローラを示す。
【００５７】
符号１１３はＣＰＵレジスタ部を示す。このＣＰＵレジスタ部１１３は、ＰＣ（プログラムカウンタ）、ＳＰ（スタックポインタ）、ＰＳＷ（プロセッサステータスワード）などのＣＰＵ関連レジスタから構成され、電圧ＶＤＤ２により動作する。
【００５８】
符号２３０はストップレギュレータを示す。このストップレギュレータ２３０は、ＶＤＤ端子１０１からの電源電圧供給を受けて、ＶＤＤ≧ＶＤＤ２なる電圧を発生する定電圧源であり、マイクロコントローラ１００のモードに無関係に常に電圧ＶＤＤ２を供給し続ける。また、ストップレギュレータ２３０は、マイクロコントローラ１００がノーマルモードのとき、ＣＰＵレジスタ１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御回路１３０の動作時電流を供給するため、図５のストップレギュレータ２３１に比べ、電流供給能力、自己消費電流ともに多少大きい。
【００５９】
符号３２０は電源ラインを示す。この電源ライン３２０は、電圧ＶＤＤ２をマイクロコントローラ１００内部のＣＰＵレジスタ１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御回路１３０、モードコントローラ１５０、外部割込み受理器１６０に供給する。ノーマルモード時において、ＶＤＤ１＝ＶＤＤ２である。
【００６０】
図２はマイクロコントローラ１００のモード遷移と各電源レギュレータ２１０，２３０の動作状態を示すタイミング図である。同図において、（Ａ）はノーマルモード信号を示し、（Ｂ）はストップモード信号を示し、（Ｃ）は外部電源電圧を示し、（Ｄ）はノーマルレギュレータ２１０の出力を示し、（Ｅ）はストップレギュレータ２３０の出力を示している。ノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｌ”レベルのときモードアクティブとする。
【００６１】
時刻ｔ１：  外部電源投入（Ｃ）とともに、ストップレギュレータ２３０が電源電圧供給を開始する。ＲＳＴ端子１０２からの外部リセットによりマイクロコントローラ１００は初期化シーケンスに入る。モードコントローラ１５０が初期化され、マイクロコントローラ１００はノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｈ”のアイドルモードになる。また、外部リセットを受け付けたノーマルレギュレータ制御回路２１５からの動作信号によりノーマルレギュレータ２１０が電圧ＶＤＤ１の供給を開始する。
【００６２】
時刻ｔ２：  初期化シーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ１００はノーマルモードに移行し、プログラムの実行を開始する。
【００６３】
時刻ｔ３：  プログラム実行により、マイクロコントローラ５００がストップモードに遷移すると、ノーマルモード信号（Ａ）は“Ｈ”レベルに、ストップモード信号（Ｂ）は“Ｌ”に変化する。ストップモード信号（Ｂ）の“Ｌ”変化により、モードコントローラ１５０およびノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を停止させ、ノーマルレギュレータの出力（Ｄ）はハイ・インピーダンス（破線で示す）になる。
【００６４】
このとき、電圧ＶＤＤ１はハイ・インピーダンス状態になり、電圧ＶＤＤ１により動作していたＣＰＵ１１１、周辺機能回路１１２、内蔵ＲＯＭ１２１、クロックコントローラ１４０への電源が遮断される。
【００６５】
一方、ＣＰＵレジスタ部１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御器１３０、モードコントローラ１４０および外部割込み受理部１６０はストップレギュレータ２３０からの電源でバイアスされ、その内部状態を維持し続けることが可能である。
【００６６】
この状態では、マイクロコントローラ１００の内部回路のほとんどが電源遮断されていることになり、内部回路のオフリークは最小限である。
【００６７】
時刻ｔ４：  ＩＲＱ端子１０３からの外部割込みにより、割り込み受理器１６０がノーマルモード復帰信号１６１をアサートし、モードコントローラ１５０によりストップモード信号（Ｂ）が“Ｈ”レベルになり、マイクロコントローラ１００はアイドルモードに入る。アイドル期間中に、ノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を開始させノーマルレギュレータ出力（Ｄ）はＶＤＤ１レベルになる。
【００６８】
時刻ｔ５：  アイドルシーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ１００はノーマルモードに移行し、プログラムの実行を再開する。
【００６９】
このように、マイクロコントローラ１００の電源系を電圧ＶＤＤ１、ＶＤＤ２の２系統に分け、内部状態を保持しておきたい最低限のブロックにのみ常に電源を供給し、それ以外のブロックは、ストップモード時に電源を遮断することで、内部状態を失うことなくストップモード時のリーク電流をほぼゼロにでき、ストップレギュレータ２３０の自己消費電流分と合わせてもストップモード時電流の削減が可能である。
【００７０】
（実施の形態２）
図３は、本発明における実施の形態２によるマイクロコントローラの構成を示すブロック図である。図３において、図５および図１と同一符号の構成要素は従来の技術、実施の形態１での説明と変わりないため、ここでは説明を省略する。
【００７１】
符号３００はマイクロコントローラを示す。
【００７２】
符号２２０はノーマルレギュレータを示す。このノーマルレギュレータ２２０は、ＶＤＤ端子１０１からの電源電圧供給を受けて、ＶＤＤ≧ＶＤＤ２なる電圧を発生する定電圧源である。マイクロコントローラ３００がノーマルモードのときに電圧ＶＤＤ２を供給する。
【００７３】
符号２２５はノーマルレギュレータ制御装置を示す。このノーマルレギュレータ制御装置２２５は、外部電源電圧ＶＤＤで常に動作しており、ノーマルレギュレータ２２０の動作・停止の制御を行う。モードコントローラ１５０からのストップモード信号を受け付けると、ノーマルレギュレータ２２０を停止し、ノーマルレギュレータ２２０の出力をハイ・インピーダンス状態にする。モードコントローラ１５０からのノーマルモード信号またはＲＳＴ端子１０２からの外部リセットにより、ノーマルレギュレータ２２０の動作を開始、または再開する。
【００７４】
また、ノーマルレギュレータ２２０はマイクロコントローラ１００がノーマルモードの時に使用され、ＣＰＵレジスタ１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御回路１３０の動作時電流を供給する。この場合、図１のストップレギュレータ２３０と同程度の電流供給能力、自己消費電流である。
【００７５】
ノーマルレギュレータ２２０とストップレギュレータ２３１は電圧ＶＤＤ２の電源ライン３２０に接続され、ＣＰＵレジスタ部１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御器１３０、モードコントローラ１４０、外部割込み受理部１６０のノーマルモード時およびストップモード時の電源を供給する。
【００７６】
図４はマイクロコントローラ３００のモード遷移と各電源レギュレータ２１０，２２０，２３１の動作状態を示すタイミング図である。同図において、（Ａ）はノーマルモード信号を示し、（Ｂ）はストップモード信号を示し、（Ｃ）は外部電源電圧を示し、（Ｄ）はノーマルレギュレータ２１０の出力を示し、（Ｅ）はノーマルレギュレータ２２０の出力を示し、（Ｆ）はストップレギュレータ２３１の出力を示している。ノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｌ”レベルのときモードアクティブとする。
【００７７】
時刻ｔ１：  外部電源投入（Ｃ）とともに、ストップレギュレータ２３１が電源電圧供給を開始する。ＲＳＴ端子１０２からの外部リセットによりマイクロコントロー３００は初期化シーケンスに入る。モードコントローラ１５０が初期化され、マイクロコントローラ３００はノーマルモード信号（Ａ）、ストップモード信号（Ｂ）ともに“Ｈ”のアイドルモードになる。また、外部リセットを受け付けたノーマルレギュレータ制御回路２１５からの動作信号によりノーマルレギュレータ２１０が電圧ＶＤＤ１の供給を開始する。同様に、ノーマルレギュレータ制御回路２２５からの動作信号によりノーマルレギュレータ２２０が電圧ＶＤＤ２の供給を開始する。
【００７８】
時刻ｔ２：  初期化シーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ３００はノーマルモードに移行し、プログラムの実行を開始する。
【００７９】
時刻ｔ３：  プログラム実行により、マイクロコントローラ３００がストップモードに遷移すると、ノーマルモード信号（Ａ）は“Ｈ”レベルに、ストップモード信号（Ｂ）は“Ｌ”に変化する。ストップモード信号（Ｂ）の“Ｌ”変化により、モードコントローラ１５０およびノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を停止させ、ノーマルレギュレータの出力（Ｄ）はハイ・インピーダンス（破線で示す）になる。同様にノーマルレギュレータ制御回路２２５がノーマルレギュレータ２２０の動作を停止させ、ノーマルレギュレータの出力（Ｅ）はハイ・インピーダンス（破線で示す）になる。
【００８０】
このとき、電圧ＶＤＤ１の電源ライン３１０はハイ・インピーダンス状態になり、電圧ＶＤＤ１により動作していたＣＰＵ１１１、周辺機能回路１１２、内蔵ＲＯＭ１２１、クロックコントローラ１４０への電源が遮断される。
【００８１】
一方、ＣＰＵレジスタ部１１３、内蔵ＲＡＭ１２２、Ｉ／Ｏ制御器１３０、モードコントローラ１４０、外部割込み受理部１６０はストップレギュレータ２３１からの電源でバイアスされ、その内部状態を維持し続けることが可能である。
【００８２】
この状態では、マイクロコントローラ３００の内部回路のほとんどが電源遮断されていることになり、内部回路のオフリークは最小限である。
【００８３】
時刻ｔ４：  ＩＲＱ端子１０３からの外部割込みにより、割り込み受理器１６０がノーマルモード復帰信号１６１をアサートし、モードコントローラ１５０によりストップモード信号（Ｂ）が“Ｈ”レベルになり、マイクロコントローラ３００はアイドルモードに入る。アイドル期間中に、ノーマルレギュレータ制御回路２１５がノーマルレギュレータ２１０の動作を開始させノーマルレギュレータ出力（Ｄ）はＶＤＤ１レベルになる。同様にノーマルレギュレータ制御回路２２５がノーマルレギュレータ２２０の動作を開始させノーマルレギュレータ出力（Ｅ）はＶＤＤ２レベルになる。
【００８４】
時刻ｔ５：  アイドルシーケンス完了により、ノーマルモード信号（Ａ）が“Ｌ”レベルになり、マイクロコントローラ３００はノーマルモードに移行し、プログラムの実行を再開する。
【００８５】
このような構成により、常に電源電圧供給を行うブロックに対して、ノーマルモード用の電源と、ストップモード用の自己消費電力最小の電源とを組み合わせることで、ストップモード時の待機電力を、実施の形態１よりも少なくすることができる。
【産業上の利用可能性】
【００８６】
本発明にかかるマイクロコントローラは、ホットスタート可能なように構成しつつもそのオフリーク（暗電流）を十分に削減することができるという効果を有し、電池駆動される電子機器等のマイクロコントローラとして有用である。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態１によるマイクロコントローラの構成を示すブロック図である。
【図２】本発明の実施の形態１によるマイクロコントローラのモード遷移時の電源波形を示すタイミングチャートである。
【図３】本発明の実施の形態２によるマイクロコントローラの構成を示すブロック図である。
【図４】本発明の実施の形態２によるマイクロコントローラのモード遷移時の電源波形を示すタイミングチャートである。
【図５】従来のマイクロコントローラの構成を示すブロック図である。
【図６】従来のマイクロコントローラのモード遷移時の電源波形を示すタイミングチャートである。
【符号の説明】
【００８８】
１００  マイクロコントローラ
１０１  ＶＤＤ端子
１０２  ＲＳＴ端子
１０３  ＩＲＱ端子
１０４  ＯＳＣ端子
１０５  Ｉ／Ｏ＿１端子
１０６  Ｉ／Ｏ＿２端子
１０７  Ｉ／Ｏ＿３端子
１１０  内部ロジック回路
１１１  ＣＰＵ
１１２  周辺機能回路
１１３  ＣＰＵレジスタ部
１２０  内蔵メモリ
１２１  内蔵ＲＯＭ
１２２  内蔵ＲＡＭ
１３０  Ｉ／Ｏ制御回路
１４０  クロックコントローラ
１５０  モードコントローラ
１６０  外部割込み受理部
１６１  ノーマルモード復帰信号
２１０  ノーマルレギュレータ
２１５  ノーマルレギュレータ制御回路
２２０  ノーマルレギュレータ
２２５  ノーマルレギュレータ制御回路
２３０  ストップレギュレータ
２３１  ストップレギュレータ
３００  マイクロコントローラ
３１０  電源ライン（ＶＤＤ１）
３２０  電源ライン（ＶＤＤ２）
５００  マイクロコントローラ
【図１】
2006099186.tif 000003
【図２】
2006099186.tif 000004
【図３】
2006099186.tif 000005
【図４】
2006099186.tif 000006
【図５】
2006099186.tif 000007
【図６】
2006099186.tif 000008