(57)【要約】【課題】回路規模が小さく、低コストで画像劣化を抑えて倍率補正を行うことができるようにする。【解決手段】「Ｎ＝計測値÷面数」によりポリゴン１面辺りの計測値Ｎを算出し（Ｓ６０２）、Ｓ６０３にてエラー判定を行う。エラーと判定した際はリターンし、正常であれば、Ｓ６０４で計測結果Ｎを取得し、ＮＶＲＡＭに記憶し、ソフトによって倍率補正値を算出し、補正値からＳ６０５にてＰＬＬのＭ、Ｎ設定値を行う。そして、ステップ６０６でＰＬＬにより設定したクロックと理想画素クロック周波数の誤差をクロック位相の変更により最適な倍率に補正する。ステップ６０５では、Ｖ＝Ｎ０／Ｎ×Ｆによって倍率補正後の理想画素クロック周波数が算出される。これにより理想周波数Ｖに最も近い画素周波数となるＰＬＬのＭ、Ｎ設定値を求める。次にＭ，Ｎ設定値により得られた周波数Ｖ’と理想画素クロック周波数Ｖの誤差をクロック位相により補正する。【選択図】図６
2006201606.tif 000002
【特許請求の範囲】
【請求項１】
画像データに応じて点灯制御される発光源と、
発光源から出力される光ビームを主走査方向に偏向する偏向手段と、
この偏向手段により偏向された光ビームを主走査線上で検出する光ビーム検出手段と、
主走査倍率を補正する第１の補正手段及び第２の補正手段と、
を備え、前記第１及び第２の補正手段を組み合わせて主走査倍率を補正することを特徴とする光ビーム走査装置。
【請求項２】
偏向された光ビームを走査開始側と走査終了側の主走査線上でそれぞれ検出する第１及び第２の光ビーム検出手段と、
前記第１及び第２の光ビーム検出手段による光ビームの検出タイミングの時間差を計測する２点間計測手段と、
前記２点間計測手段の計測結果に基づいて主走査倍率誤差を算出し、第１及び第２の補正手段により補正することを特徴とする請求項１記載の光ビーム走査装置。
【請求項３】
前記第１の補正手段より前記第２の補正手段の方が主走査倍率の最小補正単位が小さいことを特徴とする請求項１または２記載の光ビーム走査装置。
【請求項４】
前記第１の補正手段が発光源の点灯制御用クロックを生成するクロック生成手段からなり
前記第２の補正手段が前記点灯制御用クロックの位相を当該点灯制御用クロック１周期の１／ｎ単位（ｎは２以上の整数）で変更するクロック位相変更手段からなることを特徴とする請求項２記載の光ビーム走査装置。
【請求項５】
前記位相の変更は１個所以上の個所で行われることを特徴とする請求項４記載の光ビーム走査装置。
【請求項６】
前記２点間計測手段からの計測結果から補正値を算出し、前記第１及び第２の補正手段を組み合わせて補正することを特徴とする請求項４または５記載の光ビーム走査装置。
【請求項７】
倍率補正値を設定テーブルとして備え、前記２点間計測手段からの計測結果から算出した補正値に最も近い設定値を設定テーブルから選択することを特徴とする請求項６記載の光ビーム走査装置。
【請求項８】
請求項１ないし７のいずれか１項に記載の光ビーム走査装置を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される画像信号に応じて光書き込みを行う光ビーム走査装置、及び複写機、プリンタ、ＦＡＸ、印刷機（全てカラーも含む）等の画像形成装置に係り、特に、光ビーム走査装置及び画像形成装置における画像倍率制御に関する。
【背景技術】
【０００２】
この種の技術として、例えば特許文献１に開示された発明が公知である。
【０００３】
この発明は、高精度なドット位置補正が可能な光走査装置を得ることを目的とするもので、走査レーザ光の、有効書込開始位置及び終了位置を検出手段により検出してドット位置ずれ検出・制御部に入力し、ドット位置ずれ検出・制御部で、検出手段間をレーザ光が走査される時間を測定し、理想的な走査が行われた場合における走査時間と比較するなどして走査時間のずれ量を求め、位相データを補正するもので、ここでは、クロックの位相をシフトし倍率補正を行っていた。また、ＰＬＬなどのクロック周波数により倍率補正を行うことは公知である。
【特許文献１】特開２００３−２７９８７３公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、倍率補正をＰＬＬのみで行う場合、精度良く補正するには、ＰＬＬを高精度化する必要があり、回路規模、コストが大きくなる。また位相シフトのみで行う場合、部分的に位相シフトするため画像の劣化が考えれる。
【０００５】
本発明は、このような点に鑑みてなされたもので、その目的は、回路規模が小さく、低コストで画像劣化を抑えて倍率補正を行うことができるようにすることにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、第１の手段は、画像データに応じて点灯制御される発光源と、発光源から出力される光ビームを主走査方向に偏向する偏向手段と、この偏向手段により偏向された光ビームを主走査線上で検出する光ビーム検出手段と、主走査倍率を補正する第１の補正手段及び第２の補正手段と、
を備え、前記第１及び第２の補正手段を組み合わせて主走査倍率を補正することを特徴とする。
【０００７】
第２の手段は、第１の手段において、偏向された光ビームを走査開始側と走査終了側の主走査線上でそれぞれ検出する第１及び第２の光ビーム検出手段と、前記第１及び第２の光ビーム検出手段による光ビームの検出タイミングの時間差を計測する２点間計測手段と、前記２点間計測手段の計測結果に基づいて主走査倍率誤差を算出し、第１及び第２の補正手段により補正することを特徴とする。
【０００８】
第３の手段は、第１または第２の手段において、前記第１の補正手段より前記第２の補正手段の方が主走査倍率の最小補正単位が小さいことを特徴とする。
【０００９】
第４の手段は、第２の手段において、前記第１の補正手段が発光源の点灯制御用クロックを生成するクロック生成手段からなり、前記第２の補正手段が前記点灯制御用クロックの位相を当該点灯制御用クロック１周期の１／ｎ単位（ｎは２以上の整数）で変更するクロック位相変更手段からなることを特徴とする。
【００１０】
第５の手段は、第４の手段において、前記位相の変更は１個所以上の個所で行われることを特徴とする。
【００１１】
第６の手段は、第４または第５の手段において、前記２点間計測手段からの計測結果から補正値を算出し、前記第１及び第２の補正手段を組み合わせて補正することを特徴とする。
【００１２】
第７の手段は、第６の手段において、倍率補正値を設定テーブルとして備え、前記２点間計測手段からの計測結果から算出した補正値に最も近い設定値を設定テーブルから選択することを特徴とする。
【００１３】
第８の手段は、第１ないし第７のいずれかの手段に係る光ビーム走査装置を画像形成装置が備えていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ＰＬＬを高精度化する必要がなくなるので、低コストで回路規模が小さく、画像劣化を抑えて倍率補正を行うことができる
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
【００１６】
図１は本発明の実施形態に係る光走査装置の書込み制御部及び書込みユニットを示す図である。光走査装置は、書き込み制御部と書き込みユニットとからなる。書き込み制御部は、ＬＤ制御部１０７、ポリゴン制御部１０８、ＬＤ駆動データ生成部１１０、画素クロック生成部１１１、ドット位置ズレ検出・制御部１１２、画像処理部１１３から構成されている。書き込みユニットは、半導体レーザ（以下、「ＬＤ」と称す）１０１、ポリゴンミラー１０２、ｆθレンズ１０３、防塵ガラス１０４、反射ミラー１０５及び２つの同期検知板（同期検知センサ）１０６ａ，１０６ｂから構成されている。
【００１７】
書き込みユニットでは、ＬＤ１０１からのレーザ光が、ポリゴンミラー１０２によりスキャン（走査）され、ｆθレンズ１０３を通り、防塵ガラス１０４から図示しない感光体側に出射される。ポリゴン制御部１０８でポリゴンモータの回転を制御することによりポリゴンミラーの回転制御が行われる。この走査レーザ光の有効書込開始位置及び終了位置には同期検知板１０６ａ，１０６ｂが設けられ、この同期検知板１０６ａ，１０６ｂをレーザ光が切ることにより検出される。この検知信号はドット位置ずれ検出・制御部１１２に入力される。
【００１８】
ドット位置ずれ検出・制御部１１２では、同期検知板１０６ａ，１０６ｂ間をレーザ光が走査する時間を測定し、理想的な走査が行われた場合における走査時間と比較し、走査時間のずれ量を求め、そのずれ量を補正する位相データを生成して画素クロック生成部１１１へ出力する。画素クロック生成部１１１では、クロックを生成するＰＬＬ及び位相データに基づいてＰＬＬにより生成したクロックの位相を変える位相シフトを行う。
【００１９】
Ｆ＝ＣＬＫref×［Ｎ設定値］／［Ｍ設定値］
の算出式の［Ｎ設定値］と［Ｍ設定値］によりクロックは設定できる。ＰＬＬの基準周波数ＣＬＫrefは水晶発振器から入力される。
【００２０】
ＰＬＬ（Phase Locked Loop）についてはよく知られているが、図９にＰＬＬ回路の一例を示す。この回路では、位相比較器では、基準クロックＣＬＫrefを分周器／Ｍで分周したクロック：ＣＬＫref／Ｍとフィードバック分周器で分周されたクロック：Ｆ／Ｎの位相比較が行われる。２入力クロックのどちらの位相が進んでいるかによって出力が異なる。ｆｉｎ／Ｒの位相が進んでいる場合は、チャージポンプによって基準電圧に対して＋方向のパルスが出力され、Ｆ／Ｎの位相が進んでいる場合は、逆に−方向のパルスが出力される。
【００２１】
このパルスを持った出力はローパスフィルタＬ．Ｐ．Ｆ（Low Pass Filter）により積分され、ＶＣＯ（Voltage Controlled Oscillator）に入力される。ＶＣＯは入力電圧に応じて出力周波数が可変する素子であるのでＣＬＫref／Ｍの位相が進んでいる場合、つまり＋方向のパルスが出力された時は基準電圧よりも高い電圧がＬ．Ｐ．Ｆによって入力される。これにより出力周波数が上がり、逆の場合は下がる。この動作によって、ＣＬＫref／ＭとＦ／Ｎの位相および周波数が一致するようになる。
【００２２】
これにより出力周波数として前記出力周波数Ｆを示す式が得られる。ここで、ＮおよびＭの設定によって出力周波数を任意に（実際は離散的な値であるが）可変できることがわかる。
【００２３】
ここで、画素クロック生成部１１１が位相データ記憶回路を備えていない場合には、ドット位置ずれ検出・制御部１１２ではライン毎に位相データを画素クロック生成部１１１へ出力するが、位相データ記憶回路を備えている場合には、前もって位相データを求めるなどして、あらかじめ画素クロック生成部１１１へ与えておくようにする。また、ドット位置ずれ検出・制御部１１２では走査レンズの特性により生ずる走査ムラを補正するようなライン毎に常に同じ補正をするための位相データ（第１位相データ）だけでなく、ポリゴンミラー１０２の回転ムラのようなライン毎に変化する補正にも対応するための位相データ（第２位相データ）も生成し、画素クロック生成部１１１が位相データ合成回路を備えている場合には、その位相データも画素クロック生成部１１１へ出力するようにする。
【００２４】
画素クロック生成部１１１では、ドット位置ずれ検出・制御部１１２からの位相データに基づいて画素クロックを生成し、画像処理部１１３とレーザ駆動データ生成部１１０に与える。画像処理部１１３は、画素クロックを基準に画像データを生成し、レーザ駆動データ生成部１１０は、この画像データを入力して、同様に画素クロックを基準にレーザ駆動データ（変調データ）を生成し、レーザ駆動部１０７を介してＬＤ１０１を駆動する。
【００２５】
なお、画素クロック１１１において位相データによりクロック位相シフトを行う技術、ドット位置を任意の位置に変える技術は前述の特許文献１に記載されており、公知なので、ここでの詳細な説明は省略する。またレーザ光が走査される時間差を計測する技術は、例えば特開平９−５８０５３号公報に開示されているように公知なので、ここでの詳細な説明は省略する。
【００２６】
図２は画像形成装置における作像部の概略構成を示す図である。作像部は、感光体２００の外周部に沿って、帯電器２０１、書き込みユニット２０２、現像器２０３、転写部２０５、クリーニング部２０７及び図示しない除電部などが配置され、転写部２０５に転写紙を供給する給紙部２０４と、転写紙上に転写されたトナー像を定着する定着部２０６とを備えている。このような作像要素を備えた作像部では、感光体２００表面が帯電器２０１により＋に帯電され、次に図１に示したＬＤ１０１からの光ビームが書き込みユニット２０２より感光体２００に露光され、感光体２００の表面に静電潜像が形成される。感光体２００上の静電潜像には現像器２０３からトナーを付着させて顕像化される。顕像化されたトナー像は給紙部２０４から給紙された転写紙に転写部２０５で転写される。その後、転写紙上のトナー像は定着部２０６で加熱加圧され、転写紙に定着される。転写後の残ったトナーはクリーニング部２０７にて除去され、さらに除電気で除電されて、次の画像形成サイクルに戻る。
【００２７】
図３は本発明の実施形態に係る画像形成装置の電気的構成を示すブロック図である。本実施形態に係る画像形成装置は、スキャナ部３００で読み取った原稿画像の読み取り信号をＡ／Ｄ変換して黒オフセット補正、シェーディング補正、画素位置補正を行う。画像処理を行うＩＰＵ３０１、プリンタ部の制御を行うＧＡＶＤ３１０、ＬＤ１０１の制御を行うＬＤ制御部３１１、感光体２００上に静電潜像データを書き込むＬＤ１０１、装置全体の制御を実行するＣＰＵ３２０、制御プログラムが格納されているＲＯＭ３２２、制御プログラムが一時的に使用するＲＡＭ３２３、電源ＯＦＦにおいてもデータを保持するＮＶＲＡＭ２２８、読み取った画像を記憶する画像メモリ３２４、各装置間のデータのやりとりを行う内部システムバス３２５、システムバス３２５とＩＰＵ３０１間のインターフェースを行うローカルＩ／Ｆ３２６、ユーザが指示を与える操作部３２７等により構成されている。
【００２８】
スキャナ部３００で読みとった画像をプリンタ部にて感光体２００に静電潜像として画像を出力する際、ＣＰＵ３２０にて紙の副走査位置制御を行っており、ＣＰＵ３２０はＧＡＶＤ３１０にスタート信号が出力される。ＧＡＶＤ３１０はスタート信号基準にて、前段のＩＰＵ３０１より画像データを受信し、画像データに基づいてＬＤ制御部１０７によってＬＤ１０１を点灯させる。図１に示したドット位置ズレ検出部１１２、画素クロック生成部１１１、ＬＤ駆動データ生成部１１０、ＬＤ制御部１０７、ポリゴン制御部１０８はＧＡＶＤ３１０の機能である。
【００２９】
図４はドット位置ズレ検出・制御部１１２の２点間計測の測定タイミングを示すタイミングチャートである。ＬＤ点灯信号はＧＡＶＤ３１０のＬＤ駆動データ生成部１１０にて制御する。ＬＤ点灯信号は先端同期検知板１０６ａ、後端同期検知板１０６ｂの像光位置でそれぞれ５ｍｍ手前からアサート（Ｈｉｇｔ）させる。それぞれの同期信号の立下りによりＬＤ点灯信号はネゲート（Ｌｏｗ）される。先端同期信号の立下りにより、画素クロックによりカウントｕｐする主走査カウンタは０に初期化される。なお後端同期信号は２点間計測開始信号のアサート時のみ後端同期の５ｍｍ手前でＬＤ点灯される。
【００３０】
２点間計測開始信号がアサート（Ｈｉｇｔ）され、最初の先端同期信号により２点間計測値は０に初期化され、後端同期信号の立下りにより主走査カウント値を２点間計測値に加算する。
【００３１】
なお本実施形態では主走査カウンタにより画素クロック単位で計測しているが、画素クロックの１／ｎ単位で計測を行ってもよい。また計測回数は任意に設定できる。また、ＬＤ点灯信号はＬＤ駆動データ生成部１１０で制御する。
【００３２】
図５は基準カウント値取得手順を示すフローチャートである。この手順では、ステップ５０１にて初期設定として、ポリゴン回転、クロック設定、ＬＤ点灯を行い、先端同期信号を検知する。ステップ５０２にて２点同期計測を開始する。ステップ５０３にて
Ｎ０＝計測値÷面数
によりポリゴン１面辺りの計測値Ｎ０を算出する。ステップ５０４で、
Ａ＜Ｎ０＜Ｂ
によりエラー判定を行う。エラーと判定した際は、ステップ５０６でリターンし、正常であればステップ５０５で計測結果Ｎ０を基準カウント値として取得し、ＮＶＲＡＭ３２８に記憶する。なお基準カウント値は例えば工場出荷時に倍率を最適に補正された状態で取得する。なお、Ａ及びＢはエラー判定のために予め設定した値である。
【００３３】
主走査方向の倍率補正は２点同期計測結果が基準カウント値と等しくなるように、ＰＬＬ周波数、位相シフト個数を変化させる。
【００３４】
図６は倍率補正処理の処理手順を示すフローチャートである。この処理手順では、先ず、ステップ６００で図５に説明した初期設定を行う。ステップ６０１にて２点同期計測を開始する。ステップ６０２では、
Ｎ＝計測値÷面数
によりポリゴン１面辺りの計測値Ｎを算出する。次いで、ステップ６０３で、
Ａ＜Ｎ＜Ｂ
によりエラー判定を行う。エラーと判定した際はリターンし、正常であれば、ステップ６０４で計測結果Ｎを取得し、ＮＶＲＡＭ３２８に記憶し、ソフトによって倍率補正値を算出し、補正値からステップ６０５にてＰＬＬのＭ、Ｎ設定値を行う。そして、ステップ６０６でＰＬＬにより設定したクロックと理想画素クロック周波数の誤差をクロック位相の変更により最適な倍率に補正する。
【００３５】
ステップ６０５では、
Ｖ＝Ｎ０／Ｎ×Ｆ
Ｎ０：基準カウント値
Ｎ  ：画素クロック周波数Ｆにてカウントされた周波数
Ｆ  ：倍率補正実行時の２点間計測を行った画素クロック周波数
Ｖ  ：倍率補正後の理想画素クロック周波数
によって倍率補正後の理想画素クロック周波数が算出される。これにより理想周波数Ｖに最も近い画素周波数となるＰＬＬのＭ、Ｎ設定値を求める。
【００３６】
次にＭ，Ｎ設定値により得られた周波数Ｖ’と理想画素クロック周波数Ｖの誤差をクロック位相により補正する。クロック位相の変更個数Ｈを以下の式により算出する。クロック位相は画素クロック周期の１／１６単位であり、倍率を有効画像領域２９７ｍｍの位置にて調整する。先端同期検知板１０６ａから紙の後端２９７ｍｍまでの画素クロック数をＤとすると、
Ｄ＝（Ｅ＋２９７／２）×２５．４／１２００
Ｄ：先端同期検知板から紙の後端２９７ｍｍまでの画素クロック数
Ｅ：同期検知板の像光位置
なお、解像度は１２００ｄｐｉである。
【００３７】
理想クロック周波数ＶとＰＬＬ周波数Ｖ’のＤドット分の時間差Ｇは、
Ｇ＝（Ｄ×１／Ｖ）−（Ｄ×１／Ｖ’）
であり、位相変更個数Ｈは、
Ｈ＝Ｇ×１／Ｖ’／１６  （小数は四捨五入）
符号は方向を示し、Ｈが正の時に周期を伸ばすように位相をシフトさせる。
【００３８】
図７は２点間計測を行う例として、印刷ジョブ前に行う処理の処理手順を示すフローチャートである。この処理手順では、まず、ステップ７００で印刷を行うための初期設定（図５のステップ５０１と同様）を行う。ステップ７０１で図６のフローチャートに示した倍率補正を行い、ステップ７０２で印刷を実行する。
【００３９】
図８は倍率補正値の設定テーブルを示す図である。この設定テーブルでは、画素クロック周波数を約０．００３５％刻みにＭ、Ｎ、Ｈを設定するテーブルであり、このテーブルを持つことにより、前述の倍率補正後の理想画素クロック周波数Ｖが最も近い周波数をテーブルより選択し、倍率を補正する。
【００４０】
以上のように本実施形態によれば、ＰＬＬによる周波数により大まかに倍率補正を行い、画素クロック１周期の１／ｎ単位で主走査方向の１箇所または複数箇所で変更してより細かく補正することができるため、回路規模が小さく、低コストで、且つ高画質な倍率補正システムを提供できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態に係る光走査装置の書込み制御部及び書込みユニットを示す図である。
【図２】画像形成装置における作像部の概略構成を示す図である。
【図３】本発明の実施形態に係る画像形成装置の電気的構成を示すブロック図である。
【図４】ドット位置ズレ検出・制御部の２点間計測の測定タイミングを示すタイミングチャートである。
【図５】基準カウント値取得手順を示すフローチャートである。
【図６】倍率補正処理の処理手順を示すフローチャートである。
【図７】印刷ジョブ前に行う処理の処理手順を示すフローチャートである。
【図８】倍率補正値の設定テーブルを示す図である。
【図９】ＰＬＬ回路の一例を示す図である。
【符号の説明】
【００４２】
１０１  ＬＤ（半導体レーザ）
１０２  ポリゴンミラー
１０６ａ，１０６ｂ  同期検知板
１０７  ＬＤ制御部
１０８  ポリゴン制御部
１１０  ＬＤ駆動データ生成部
１１１  画素クロック生成部
１１２  ドット位置ズレ検出・制御部
１１３  画像処理部
３００  スキャナ部
３０１  ＩＰＵ
３２０  ＣＰＵ
３２４  画像メモリ
３２８  ＮＶＲＡＭ
【図１】
2006201606.tif 000003
【図２】
2006201606.tif 000004
【図３】
2006201606.tif 000005
【図４】
2006201606.tif 000006
【図５】
2006201606.tif 000007
【図６】
2006201606.tif 000008
【図７】
2006201606.tif 000009
【図８】
2006201606.tif 000010
【図９】
2006201606.tif 000011