(57)【要約】【課題】イメージセンサ及びその製造方法を提供する。【解決手段】画素アレイ領域及び画素アレイ領域を囲んでいる周辺回路領域を有する基板を準備する段階と、基板の上部にゲート電極層とマスク層とを順に積層する段階と、ゲート電極層とマスク層とをパターニングしてゲートパターンを形成する段階と、画素アレイ領域の一部に不純物を注入して光電変換領域を形成する段階と、マスク層を除去する段階と、を含むイメージセンサとその製造方法が提供される。【選択図】図３Ｇ
2006157019.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ領域及び前記画素アレイ領域を囲んでいる周辺回路領域を有する基板を準備する段階と、
前記基板の上部にゲート電極層とマスク層とを順に積層する段階と、
前記ゲート電極層と前記マスク層とをパターニングしてゲートパターンを形成する段階と、
前記画素アレイ領域の一部に不純物を注入して光電変換領域を形成する段階と、
前記マスク層を除去する段階と、を含むことを特徴とするイメージセンサの製造方法。
【請求項２】
前記マスク層を除去した後、前記周辺回路領域に不純物を注入してソース／ドレイン領域を形成する段階をさらに含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項３】
前記不純物注入の前に絶縁膜を形成する段階をさらに含むことを特徴とする請求項２に記載のイメージセンサの製造方法。
【請求項４】
前記マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）で形成することを特徴とするイメージセンサの製造方法。
【請求項５】
前記マスク層を除去する段階は、ＮＨ４ＯＨ、ＨＦ、及び脱イオン水の混合溶液を使用して実施することを特徴とする請求項４に記載のイメージセンサの製造方法。
【請求項６】
前記マスク層を除去する段階は、ＨＦ、Ｈ２Ｏ２及び脱イオン水の混合溶液を使用して実施することを特徴とする請求項４に記載のイメージセンサの製造方法。
【請求項７】
前記ゲート電極層は約５００〜２０００Åであることを特徴とし、前記マスク層は約７００〜１７００Åであることを特徴とする請求項４に記載のイメージセンサの製造方法。
【請求項８】
前記光電変換領域はＮ型であることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項９】
前記光電変換領域の上部にＰ型のＨＡＤ領域を形成することをさらに含むことを特徴とする請求項８に記載のイメージセンサの製造方法。
【請求項１０】
画素アレイ領域及び前記画素アレイ領域を囲んでいる周辺回路領域を有する基板を準備する段階と、
前記基板の上部にゲート電極層とマスク層とを順に積層する段階と、
前記ゲート電極層と前記マスク層とをパターニングしてゲートパターンを形成する段階と、
前記周辺回路領域内の前記マスク層を除去する段階と、
前記画素アレイ領域の一部に不純物を注入して光電変換領域を形成する段階と、を含むことを特徴とするイメージセンサの製造方法。
【請求項１１】
前記周辺回路領域に不純物を注入してソース／ドレイン領域を形成する段階をさらに含むことを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１２】
前記不純物注入の前に絶縁膜を形成する段階をさらに含むことを特徴とする請求項１１に記載のイメージセンサの製造方法。
【請求項１３】
前記マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）で形成することを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１４】
前記マスク層を除去する段階はＮＨ４ＯＨ、ＨＦ、及び脱イオン水の混合溶液を使用して実施することを特徴とする請求項１３に記載のイメージセンサの製造方法。
【請求項１５】
前記マスク層を除去する段階はＨＦ、過酸化水素Ｈ２Ｏ２及び脱イオン水の混合溶液を使用して実施することを特徴とする請求項１３に記載のイメージセンサの製造方法。
【請求項１６】
前記光電変換領域はＮ型であることを特徴とする請求項１０に記載のイメージセンサの製造方法。
【請求項１７】
前記光電変換領域の上部にＰ型のＨＡＤ領域を形成することをさらに含むことを特徴とする請求項１６に記載のイメージセンサの製造方法。
【請求項１８】
画素アレイ領域及び前記画素アレイ領域を囲んでいる周辺回路領域を有する半導体基板と、
前記画素アレイ領域内にゲート電極層とマスク層からなる第１ゲートパターンと、
前記周辺回路領域内にゲート電極層のみからなる第２ゲートパターンと、を含むことを特徴とするイメージセンサ。
【請求項１９】
前記マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）であることを特徴とする請求項１８に記載のイメージセンサ。
【請求項２０】
前記画素アレイ領域内の前記半導体基板に前記第１ゲートパターンに自己整列された光電変換領域をさらに含むことを特徴とする請求項１９に記載のイメージセンサ。
【請求項２１】
前記光電変換領域はＮ型であることを特徴とする請求項２０に記載のイメージセンサ。
【請求項２２】
前記光電変換領域の上部にＰ型のＨＡＤ領域をさらに含むことを特徴とする請求項２１に記載のイメージセンサ
【請求項２３】
前記ゲート電極層は約５００〜２０００Åであることを特徴とし、前記マスク層は約７００〜１７００Åであることを特徴とする請求項１８に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージ素子及びその形成方法に係り、より詳細には相補性金属酸化物イメージ素子及びその形成方法に関する。
【背景技術】
【０００２】
最近、デジタル革命が急速に進行されており、その中の代表的商品の一つがデジタルカメラである。デジタルカメラの画質を決める核心要素は光学レンズとイメージセンサであると言える。レンズを通じて入ってきた光をイメージセンサが電気信号に変えて良い画質を具現する。
【０００３】
イメージセンサは画素アレイ、すなわち、二次元的にマトリックス形態で配列された複数個のピクセルからなり、各ピクセルは光感知手段と伝送及び信号出力（ｒｅａｄｏｕｔ）デバイスを含む。伝送及び信号出力デバイスに従ってイメージセンサは大きく電荷結合素子ＣＣＤ型イメージセンサ（以下、‘ＣＣＤ’という）と相補性金属酸化物半導体ＣＭＯＳ型イメージセンサ（以下、‘ＣＩＳ’という）の二つの種類に分けられる。ＣＣＤは伝送及び信号出力のためにＭＯＳキャパシタを使用し、個々のＭＯＳキャパシタが互いに近接した位置にあって電位差によって電荷キャリアがキャパシタに貯蔵され、隣接したキャパシタに移送される。一方、ＣＩＳはピクセル個数だけのＭＯＳトランジスタを使用して順次出力を検出するスイッチング方式を採用する。
【０００４】
ＣＣＤはＣＩＳに比べてノイズが少なくて画質が優れる一方、ＣＩＳは生産単価が安くて消費電力が低いという長所がある。すなわち、ＣＩＳは低い電力機能、単独電圧電流、低い電力消費、統合したＣＭＯＳ回路との両立性、映像データのランダムアクセス、スタンダードＣＭＯＳ技術利用による費用減少などの長所がある。これによって、ＣＩＳの応用分野はデジタルカメラ、スマートフォン、ＰＤＡ、ノートブック、保安カメラ、バーコード探知機、高解像度カメラ（ＨＤＴＶ）、玩具用品などに広く拡張されている。
【０００５】
ＣＩＳは、ＣＣＤとは異なり、単一チップ内でＭＯＳ工程を通じて画素アレイ領域と周辺回路領域などのアナログ素子、ＭＯＳ素子などを集積化するのに適する。周辺回路領域などに形成されるＭＯＳトランジスタのゲートパターンは高集積化によってその高さが徐々に低くなっている。例えば、ゲートパターンが高すぎれば、ゲートパターンの間に画定された空間の縦横比が大きくなるので、ハロー（ｈａｌｏ）イオン注入が不可能になる。これによって、ＣＩＳの画素アレイ領域に形成されるＭＯＳトランジスタのゲートパターンも周辺回路領域のＭＯＳトランジスタと同様に薄く形成されることが望ましい。
【０００６】
図１は従来のイメージセンサの画素アレイ領域のうちの一部分を示す断面図である。
【０００７】
図１を参照すると、半導体基板１００の所定領域に素子分離膜１１０が提供される。前記素子分離膜１１０は各画素活性領域を画定する。ゲートパターン１２０の上部にフォトレジスト１３０を形成した後、Ｎ型の不純物１４０をイオン注入して光電変換領域１５０を形成する。この際、前記光電変換領域１５０は前記ゲートパターン１２０に自己整列的に形成されなければならない。しかし、ゲートパターン１２０が薄くなれば高いエネルギー、例えば約５００ｋｅＶ程度を有して注入される不純物イオンがゲートパターン１２０を通過してゲートパターン１２０の下部に所望しないＮ型不純物拡散領域１６０が形成される。その結果、ＭＯＳトランジスタのスレッショルド電圧調節が非常に難しくなって、信頼性あるイメージセンサを具現することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、周辺回路領域のゲートパターンを薄くして、かつ画素アレイ領域のゲートパターンに自己整列された光電変換領域を形成するイメージセンサ及びその製造方法を提供することにある。
【０００９】
本発明の課題は以上で言及した技術的課題に制限されず、言及されなかった他の技術的課題は、下の記載から当業者に明確に理解されることができる。
【課題を解決するための手段】
【００１０】
上述の課題を解決するために、本発明の一実施例によると、画素アレイ領域及び画素アレイ領域を囲んでいる周辺回路領域を有する基板を準備する段階と、基板の上部にゲート電極層とマスク層とを順に積層する段階と、ゲート電極層とマスク層とをパターニングしてゲートパターンを形成する段階と、画素アレイ領域の一部に不純物を注入して光電変換領域を形成する段階と、マスク層を除去する段階とを含むイメージセンサの製造方法が提供される。
【００１１】
また、マスク層を除去した後、前記周辺回路領域に不純物を注入してソース／ドレイン領域を形成する段階をさらに含むイメージセンサの製造方法が提供される。
【００１２】
ここで、不純物注入の前に絶縁膜を形成する段階をさらに含むイメージセンサの製造方法が提供される。
【００１３】
また、マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）でありうる。
【００１４】
上述の課題を解決するために本発明の別の実施例によると、画素アレイ領域及び画素アレイ領域を囲んでいる周辺回路領域を有する基板を準備する段階と、基板の上部にゲート電極層とマスク層とを順に積層する段階と、ゲート電極層とマスク層とをパターニングしてゲートパターンを形成する段階と、周辺回路領域内のマスク層を除去する段階と、画素アレイ領域の一部に不純物を注入して光電変換領域を形成する段階とを含むイメージセンサの製造方法が提供される。
【００１５】
また、マスク層を除去した後、前記周辺回路領域に不純物を注入してソース／ドレイン領域を形成する段階をさらに含むイメージセンサの製造方法が提供される。
【００１６】
ここで、不純物注入の前に絶縁膜を形成する段階をさらに含むイメージセンサの製造方法が提供される。
【００１７】
また、マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）でありうる。
【００１８】
上述の課題を解決するために、本発明の別の実施例によると、画素アレイ領域及び前記画素アレイ領域を囲んでいる周辺回路領域を有する半導体基板と、半導体基板の上部を横切るゲートパターンを形成し、画素アレイ領域内のゲートパターンはゲート電極層とマスク層からなり、周辺回路領域内のゲートパターンはゲート電極層のみからなることを特徴とするイメージセンサが提供される。
【００１９】
また、ゲートパターンを形成する前に半導体基板上にゲート絶縁膜を形成することをさらに含むことを特徴とするイメージセンサが提供される。
【００２０】
また、ゲートパターンと半導体基板上に絶縁膜を形成することをさらに含むことを特徴とするイメージセンサが提供される。
【００２１】
また、マスク層はシリコン酸化膜（ＳｉＯ２）または、シリコン酸化窒化膜（ＳｉＯＮ）であることを特徴とするイメージセンサが提供される。
【００２２】
さらに、画素アレイ領域内の半導体基板に光電変換領域をさらに含むことを特徴とするイメージセンサが提供される。
【発明の効果】
【００２３】
本発明の実施例によると、周辺回路領域のトランジスタ駆動能力を確保し、かつ画素アレイ領域には自己整列された光電変換領域を形成することができる。
【発明を実施するための最良の形態】
【００２４】
以下では、添付の図を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明はここで説明される実施例に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施例は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。明細書の全体にわたって同様の参照番号は同様の構成要素を示す。
【００２５】
図２は本発明が適用されるイメージセンサのブロック図である。
【００２６】
図２を参照すると、本発明の実施例によるイメージセンサ２００は光電変換素子で構成されたピクセルが二次元的に配列されてなされる画素アレイ領域２１０、ピクセルから信号を読み出すために必要なタイミング信号を発生するタイミング発生器２３０、ピクセルを選択するための行デコーダ２４０、選択されたピクセルから出力された信号を相関二重サンプリング（ＣＤＳ: ｃｏｒｒｅｌａｔｅｄ ｄｏｕｂｌｅ ｓａｍｐｌｉｎｇ）するＣＤＳ部２５０、比較回路部２６０、比較回路部２６０から出力されたアナログ信号をデジタル信号に変換するための変換器ＡＤＣ２７０、デジタル化された信号をデジタルイメージ信号に切り替えるためのＤＳＰ２８０及びデジタルイメージ信号を外部に出力して、外部から命令データを受信するためのインターフェースI／Ｆ２９０などからなる周辺回路領域２２０で構成されている。
【００２７】
（第１実施例）
図３Ａ乃至図３Ｇは本発明の第１実施例によるイメージセンサの製造方法を説明するための断面図である。
【００２８】
図３Ａを参照すると、画素アレイ領域及び画素アレイ領域を囲んでいる周辺回路領域を有する基板３００の上部にゲート電極層３１０とマスク層３２０とを順に積層する。この際、前記ゲート電極層３１０は約５００〜２０００Åの厚さのポリシリコンのような導電膜で形成することができ、前記マスク層３２０は前記ゲート電極層３１０に対してエッチング選択比を有する物質膜で形成することができる。さらに、前記マスク層３２０はゲートパターニング時、反射防止膜として役割を果たすことができる。例えば、前記マスク層３２０はシリコン酸化膜（ＳｉＯ２）またはシリコン酸化窒化膜（ＳｉＯＮ）で形成することができ、約３００〜７００Åの厚さで形成することができる。
【００２９】
図３Ｂを参照すると、フォトリソグラフィエッチング工程を利用してゲートパターン３３０ａ、３３０ｂを画素アレイ領域及び周辺回路領域に各々形成する。この際、フォトリソグラフィエッチング工程はフォトレジスト（図示しない）を使用してパターンされたマスク層３２０ａ、３２０ｂを形成した後、前記パターンされたマスク層３２０ａ、３２０ｂをエッチング防止膜としてゲート電極層３１０をエッチングしてゲートパターン３３０ａ、３３０ｂを完成する。
【００３０】
図３Ｃを参照すると、周辺回路領域の全部と画素アレイ領域の一部をフォトレジスト３３５でマスキングをした後、Ｎ型の不純物３４０をイオン注入して光電変換領域３４５を形成する。この際、フォトレジスト３３５は画素アレイ領域２１０内のゲートパターン３３０ａの上部の一部を覆う。Ｎ型不純物３４０は前記ゲートパターン３３０ａの厚さによって通過されず、ゲートパターン３３０ａに自己整列された光電変換領域３４５を作る。前記Ｎ型不純物３４０として砒素（Ａｓ）を使用する場合、その注入エネルギーは例えば約２００〜７００ｋｅＶである。
【００３１】
図３Ｄを参照すると、前記フォトレジスト３３５をイオン注入マスクとして使用して、Ｐ型不純物３５５をイオン注入してＰ型のＨＡＤ領域３６０を形成する。この際、前記Ｐ型不純物としてＢＦ２を使用する場合、その注入エネルギーは例えば約５０ｋｅＶとして、注入量は約５×１０１３／ｃｍ２とすることができる。ここで、前記フォトレジスト３３５を除去した後、新しいフォトレジストを形成して、これをイオン注入マスクとして使用することができる。
【００３２】
図３Ｅを参照すると、湿式エッチング工程を利用してパターンされたマスク層３２０ａ、３２０ｂを除去してパターンされたゲート層３１０ａ、３１０ｂだけ残す。前記湿式エッチング工程は、例えば、水酸化アムモニウム（ＮＨ４ＯＨ）、ＨＦ、及び脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）の混合溶液を使用するか、ＨＦ、過酸化水素（Ｈ２Ｏ２）及脱イオン水の混合溶液を使用することができる。
【００３３】
図３Ｆを参照すると、イオン注入時に生ずる基板表面の損傷を防止するために絶縁膜３６５を蒸着する。
【００３４】
図３Ｇを参照すると、画素アレイ領域の全部と周辺回路領域の一部をフォトレジスト３７０でマスキングをした後、不純物３８０をイオン注入してソース／ドレイン３８５領域を形成する。この際、Ｎ型のトランジスタを作るためにはＮ型の不純物を注入して、Ｐ型のトランジスタを作るためにはＰ型の不純物を注入することができる。または、この際の不純物で低濃度拡散（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｉｆｆｕｓｉｏｎ）領域が形成されることができる。
【００３５】
（第２実施例）
図４Ａ乃至図４Ｆは本発明の第２実施例によるイメージセンサの製造方法を説明するための断面図である。図４Ａを参照すると、前記第１実施例のようにパターニングして、画素アレイ領域内のゲートパターン４３０ａと周辺回路領域内のゲートパターン４３０ｂとを形成する。前記ゲートパターン４３０ａ、４３０ｂはパターンされたゲート電極層４１０ａ、４１０ｂとパターンされたマスク層４２０ａ、４２０ｂからなっている。この際の前記ゲート電極層４１０ａ、４１０ｂは約５００〜２０００Åの厚さのポリシリコンのような導電膜で形成することができ、前記マスク層４２０ａ、４２０ｂは前記ゲート電極層４１０ａ、４１０ｂに対してエッチング選択比を有する物質膜で形成することができる。さらに前記マスク層４２０ａ、４２０ｂはゲートパターニング時、反射防止膜として役割を果たすことができる。例えば、前記マスク層４２０ａ、４２０ｂはシリコン酸化膜ＳｉＯ２またはシリコン酸化窒化膜ＳｉＯＮで形成することができ、約３００〜１７００Åの厚さで形成することができる。
【００３６】
図４Ｂを参照すると、画素アレイ領域をフォトレジスト４４０でマスキングした後、湿式エッチング工程を利用して周辺回路領域内のパターンされたマスク層４２０ｂを除去してパターンされたゲート層４１０ｂだけ残す。前記湿式エッチング工程は、例えば、水酸化アムモニウム（ＮＨ４ＯＨ）、ＨＦ、及び脱イオン水（ｄｅ−ｉｏｎｉｚｅｄ ｗａｔｅｒ）の混合溶液を使用するか、ＨＦ、過酸化水素（Ｈ２Ｏ２）及び脱イオン水の混合溶液を使用することができる。
【００３７】
図４Ｃを参照すると、イオン注入時に生ずる基板表面の損傷を防止するために絶縁膜４４５を蒸着する。
【００３８】
図４Ｄを参照すると、周辺回路領域の全部と画素アレイ領域の一部とをフォトレジスト４５０でマスキングをした後、Ｎ型の不純物４５５をイオン注入して光電変換領域４６０を形成する。この際のフォトレジスト４５０は画素アレイ領域内のゲートパターン４３０ａの上部の一部を覆う。Ｎ型不純物４５５は前記ゲートパターン４３０ａの厚さによって通過することができずに、ゲートパターン４３０ａに自己整列された光電変換領域４６０を作る。前記Ｎ型不純物４５５として砒素（Ａｓ）を使用する場合、その注入エネルギーは例えば約２００〜７００ｋｅＶである。
【００３９】
図４Ｅを参照すると、前記フォトレジスト４５０をイオン注入マスクとして使用して、Ｐ型不純物４７０をイオン注入してＰ型のＨＡＤ領域４７５を形成する。この際、前記Ｐ型不純物としてＢＦ２を使用する場合、その注入エネルギーは例えば約５０ｋｅＶとして、注入量は約５×１０１３／ｃｍ２とすることができる。ここで、前記フォトレジスト４５０を除去した後、新しいフォトレジストを形成して、これをイオン注入マスクとして使用することができる。
【００４０】
図４Ｆを参照すると、画素アレイ領域の全部と周辺回路領域の一部とをフォトレジスト４８０でマスキングをした後、不純物４８５をイオン注入してソース／ドレイン４９０領域を形成する。この際、Ｎ型のトランジスタを作るためにはＮ型の不純物を注入して、Ｐ型のトランジスタを作るためにはＰ型の不純物を注入することができる。または、この際の不純物で低濃度拡散（Ｌｉｇｔｌｙ Ｄｏｐｅｄ Ｄｉｆｆｕｓｉｏｎ）領域が形成されることができる。
【００４１】
以上では、添付の図を参照して本発明の実施例を説明したが、本明細書で使用された用語及び表現は叙述の目的として使用されただけであり、如何なる制限を持つものではない。このような用語及び表現の使用は図示されて記述された構成要素、またはその一部分の等価物を排除しようとするのではなくて、請求された発明のカテゴリ中で多様な変形が可能であることは勿論である。したがって、以上で記述した実施例はすべての面で例示的なものであり、限定的ではないことと理解しなければならない。
【図面の簡単な説明】
【００４２】
【図１】従来のイメージセンサの画素アレイ領域の一部分を示す断面図である。
【図２】本発明が適用されるイメージセンサのブロック図である。
【図３Ａ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｂ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｃ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｄ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｅ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｆ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図３Ｇ】本発明の第１実施例によるイメージセンサを説明するための断面図である。
【図４Ａ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【図４Ｂ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【図４Ｃ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【図４Ｄ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【図４Ｅ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【図４Ｆ】本発明の第２実施例によるイメージセンサを説明するための断面図である。
【符号の説明】
【００４３】
２００  イメージセンサ
２１０  画素アレイ領域
２２０  周辺回路領域
３００，４００  基板
３１０，３１０ａ，３１０ｂ，４１０ａ，４１０ｂ  ゲート電極層
３２０，３２０ａ，３２０ｂ，４２０ａ，４２０ｂ  マスク層
３３０ａ，３３０ｂ，４３０ａ，４３０ｂ  ゲートパターン
３４５，４６０  光電変換領域
３６０，４７５  ＨＡＤ領域
３８５，４９０  ソース／ドレイン領域
【図１】
2006157019.tif 000003
【図２】
2006157019.tif 000004
【図３Ａ】
2006157019.tif 000005
【図３Ｂ】
2006157019.tif 000006
【図３Ｃ】
2006157019.tif 000007
【図３Ｄ】
2006157019.tif 000008
【図３Ｅ】
2006157019.tif 000009
【図３Ｆ】
2006157019.tif 000010
【図３Ｇ】
2006157019.tif 000011
【図４Ａ】
2006157019.tif 000012
【図４Ｂ】
2006157019.tif 000013
【図４Ｃ】
2006157019.tif 000014
【図４Ｄ】
2006157019.tif 000015
【図４Ｅ】
2006157019.tif 000016
【図４Ｆ】
2006157019.tif 000017