(57)【要約】【課題】高速化に対応できる半導体装置用パッケージを提供する。【解決手段】本発明に係る半導体装置用パッケージ１０は、基板１６に形成された、接地プレーン２２および電源プレーン２３の少なくとも一方のプレーンと、基板１６の窓部２１内壁面に形成され、対応するプレーン２２、２３に電気的に接続する接続導体部２５と、窓部２１の縁近傍の基板１６表層部に形成され、接続導体部２５に接続するボンディングパターン２６と、基板１６の表層側に形成され、基板１６に形成されたスルーホール導体部２７を介して、対応するプレーン２２、２３に電気的に接続する第２の外部接続部２８とを具備することを特徴とする。【選択図】図１
2006261652.tif 000002
【特許請求の範囲】
【請求項１】
基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージにおいて、
前記基板に形成された、接地プレーンおよび電源プレーンの少なくとも一方のプレーンと、
前記基板の窓部内壁面に形成され、対応する前記プレーンに電気的に接続する接続導体部と、
前記窓部の縁近傍の基板表層部に形成され、前記接続導体部に接続するボンディングパターンと、
前記基板の表層側に形成され、基板に形成されたスルーホール導体部を介して、対応する前記プレーンに電気的に接続する第２の外部接続部とを具備することを特徴とする半導体装置用パッケージ。
【請求項２】
前記接続導体部が、前記窓部内壁面全体に形成された導体部の一部が除去されることによって所用複数の独立した接続導体部に形成されていることを特徴とする請求項１記載の半導体装置用パッケージ。
【請求項３】
前記窓部内壁面の部位に凹溝が形成され、前記接続導体部が、該凹溝壁面に形成されていることを特徴とする請求項１記載の半導体装置用パッケージ。
【請求項４】
前記第１および第２の外部接続部にバンプが形成されていることを特徴とする請求項１〜３いずれか１項記載の半導体装置用パッケージ。
【請求項５】
請求項１〜４いずれか１項記載の半導体装置用パッケージの基板裏面側に、半導体チップが搭載され、基板の前記窓部に臨む半導体チップの端子部のうちの所要端子部と、基板表層側に形成された前記配線パターンとの間、および前記半導体チップの端子部のうちの所要端子部と、対応する前記ボンディングパターンとの間がワイヤにより電気的に接続されていることを特徴とする半導体装置。
【請求項６】
前記半導体チップとワイヤとが封止樹脂により封止されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、
接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、
該基板の、形成すべき前記窓部の開口縁に一致する位置に、所要数の第１のスルーホールを形成し、該第１のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記基板の前記窓部となる部位以外の部位に、第２のスルーホールを形成し、該第２のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記第１および第２のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、
前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第１の外部接続部、前記第２のスルーホール内壁に形成された導体部に接続する第２の外部接続部、および前記第１のスルーホール内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程と、
前記基板に、前記第１のスルーホール上を開口線が通るようにして前記窓部を開口する工程とを具備することを特徴とする半導体装置用パッケージの製造方法。
【請求項８】
前記第１のスルーホール、第２のスルーホールを同一の工程により形成することを特徴とする請求項７記載の半導体装置用パッケージの製造方法。
【請求項９】
前記第１および第２の外部接続部上にバンプを形成する工程を含むことを特徴とする請求項７または８記載の半導体装置用パッケージの製造方法。
【請求項１０】
基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、
接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、
該基板の中央部に前記窓部を開口し、該窓部内壁に、対応する前記プレーンの端面を露出させる工程と、
前記基板の前記窓部となる部位以外の部位に、第２のスルーホールを形成し、該第２のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、
前記窓部および第２のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、
前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第１の外部接続部、前記第２のスルーホール内壁に形成された導体部に接続する第２の外部接続部、および前記窓部内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程とを具備することを特徴とする半導体装置用パッケージの製造方法。
【請求項１１】
前記窓部内壁に形成された導体部を一部除去し、所要複数の独立した導体部に分割する工程を具備することを特徴とする請求項１０記載の半導体装置用パッケージの製造方法。
【請求項１２】
前記第１および第２の外部接続部上にバンプを形成する工程を含むことを特徴とする請求項１０または１１記載の半導体装置用パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用パッケージ、その製造方法、および半導体装置に関する。
【背景技術】
【０００２】
特開平１０−９２９７２号公報に、いわゆるＢＯＣ（ボードオンチップ）用のパッケージが開示されている。このＢＯＣ用パッケージは、主としてメモリー用の半導体チップを搭載するものであるが、プリント基板表層側に所要配線パターンと、該配線パターンを外部に接続するための外部接続部とが形成され、基板中央部に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口されたものである。
【特許文献１】特開平１０−９２９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、半導体装置のますますの高速化が要求されており、メモリー用のパッケージであっても、内層（接地用プレーン、電源プレーン）が必要とされ始めている。
本発明は、上記要望に応えるべくなされたものであり、高速化に対応できる半導体装置用パッケージ、その製造方法、および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明に係る半導体装置用パッケージは、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージにおいて、前記基板に形成された、接地プレーンおよび電源プレーンの少なくとも一方のプレーンと、前記基板の窓部内壁面に形成され、対応する前記プレーンに電気的に接続する接続導体部と、前記窓部の縁近傍の基板表層部に形成され、前記接続導体部に接続するボンディングパターンと、前記基板の表層側に形成され、基板に形成されたスルーホール導体部を介して、対応する前記プレーンに電気的に接続する第２の外部接続部とを具備することを特徴とする。
【０００５】
前記接続導体部が、前記窓部内壁面全体に形成された導体部の一部が除去されることによって所用複数の独立した接続導体部に形成されていることを特徴とする。
あるいは、前記窓部内壁面の部位に凹溝が形成され、前記接続導体部が、該凹溝壁面に形成されていることを特徴とする。
また、前記第１および第２の外部接続部にバンプが形成されていることを特徴とする。
【０００６】
また、本発明に係る半導体装置は、上記パッケージの基板裏面側に、半導体チップが搭載され、基板の前記窓部に臨む半導体チップの端子部のうちの所要端子部と、基板表層側に形成された前記配線パターンとの間、および前記半導体チップの端子部のうちの所要端子部と、対応する前記ボンディングパターンとの間がワイヤにより電気的に接続されていることを特徴とする。
また、前記半導体チップとワイヤとが封止樹脂により封止されていることを特徴とする。
【０００７】
また本発明に係る半導体装置用パッケージの製造方法は、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、該基板の、形成すべき前記窓部の開口縁に一致する位置に、所要数の第１のスルーホールを形成し、該第１のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記基板の前記窓部となる部位以外の部位に、第２のスルーホールを形成し、該第２のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記第１および第２のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第１の外部接続部、前記第２のスルーホール内壁に形成された導体部に接続する第２の外部接続部、および前記第１のスルーホール内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程と、前記基板に、前記第１のスルーホール上を開口線が通るようにして前記窓部を開口する工程とを具備することを特徴とする。
【０００８】
また、前記第１のスルーホール、第２のスルーホールを同一の工程により形成することを特徴とする。
また、前記第１および第２の外部接続部上にバンプを形成する工程を含むことを特徴とする。
【０００９】
また、本発明に係る半導体装置用パッケージの製造方法は、基板表層側に所要配線パターンと、該配線パターンを外部に接続するための第１の外部接続部とが形成され、基板の所要部位に、基板裏面側に搭載される半導体チップの端子部が臨み、該端子部と表層側の配線パターンとの間を電気的に接続するワイヤが引き出される窓部が開口された半導体装置用パッケージの製造方法において、接地プレーンおよび電源プレーンの少なくとも一方のプレーンを有し、表層側に導体層を有する多層の基板を形成する工程と、該基板の中央部に前記窓部を開口し、該窓部内壁に、対応する前記プレーンの端面を露出させる工程と、前記基板の前記窓部となる部位以外の部位に、第２のスルーホールを形成し、該第２のスルーホール内壁に、対応する前記プレーンの端面を露出させる工程と、前記窓部および第２のスルーホール内壁にめっきにより導体部を形成し、該導体部とスルーホール内壁に露出している前記プレーンの端面とを電気的に接続する工程と、前記基板の前記導体層をエッチング加工して、前記配線パターン、前記第１の外部接続部、前記第２のスルーホール内壁に形成された導体部に接続する第２の外部接続部、および前記窓部内壁に形成された導体部に接続するボンディングパターンを形成するエッチング工程とを具備することを特徴とする。
また前記窓部内壁に形成された導体部を一部除去し、所要複数の独立した導体部に分割する工程を具備することを特徴とする。
【発明の効果】
【００１０】
本発明に係る半導体装置用パッケージ、半導体装置によれば、接地プレーンおよび／または電源プレーンを設けたので、信号伝播の高速化および安定化が図れる。また、窓部内壁面に、対応する接地プレーンおよび／または電源プレーンに電気的に接続する複数の接続導体部を設け、窓部の縁近傍の基板表層部に前記接続導体部に接続するボンディングパターンを設けたので、基板表層部に接地用および／または電源用の配線パターンを設ける必要がなく、それだけ、信号用の配線密度を高めることができると共に、接地用、電源用のパスを短くでき、信号のリターン電流を接地プレーンおよび／または電源プレーンに流すことができ、基板の配線部の特性インピーダンスを容易に制御することができ、電気的特性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明における最良の実施の形態を詳細に説明する。
図１は、ＢＯＣ用の半導体装置用パッケージ１０に、半導体チップ１２を搭載した半導体装置１４の概略的な説明断面図である。図２はパッケージ１０の一部切り欠き斜視図である。
半導体装置用パッケージ１０は、プリント配線基板１６の表層側に形成された所要の配線パターン１７と、該配線パターン１７を外部に接続するための第１の外部接続部１８とが形成され、基板１６の中央部に、基板１６の裏面側に搭載される半導体チップ１２の端子部１９が臨み、該端子部１９と表層側の配線パターン１７との間を電気的に接続するワイヤ２０が引き出される窓部２１が開口されている点は従来の半導体装置用パッケージと同一である。
なお、窓部２１は基板１６の中央部以外の部位、例えば基板１６の周縁部に設けてもよい（図示せず）。以下では、窓部２１を基板１６の中央部に設ける場合を例として説明する。
【００１２】
本実施の形態に係るパッケージ１０では、基板１６の内層に形成された、接地プレーン２２および電源プレーン２３の少なくとも一方のプレーンと、基板１６の窓部２１の内壁面に形成され、対応するプレーン２２、２３に電気的に接続する複数の接続導体部２５と、窓部２１の縁近傍の基板１６表層部に形成され、接続導体部２５に接続するボンディングパターン２６と、基板１６の表層側に形成され、基板１６に形成されたスルーホール導体部２７を介して、対応するプレーン２２、２３に電気的に接続する第２の外部接続部２８とを具備することを特徴とする。
なお、３０はソルダーレジスト膜である。
また、配線パターン１７や導体部２５等の外部に露出する部位には、Ni／Au等の耐食めっき皮膜を形成するとよい。
【００１３】
図１、図２に示す例では、接地プレーン２２、電源プレーン２３の両方を基板１６の内層側に設けたが、どちらか一方でもよい。また、図１では、接地プレーン２２と接続導体部２５とが電気的に接続され、また、接地プレーン２２がスルーホール導体部２７を介して第２の外部接続部２８に接続されている部位を断面で示したが、電源プレーン２３も、窓部２１内壁面における他の部位の接続導体部２５に電気的に接続し（図２参照）、また、他の部位におけるスルーホール導体部２７を介して他の部位における第２の外部接続部２８に接続している。なお、図２では、第２の外部接続部２８の図示を省略している。
【００１４】
第１の外部接続部１８、第２の外部接続部２８には、はんだボール等のバンプ３２を取り付けている。
また、窓部２１内壁面に形成する接続導体部２５は、窓部２１の内壁面に形成した断面が半円状をなす凹溝の壁面上に形成されている（図２）。
【００１５】
そして、半導体装置用パッケージ１０の基板１６の裏面側に、半導体チップ１２が搭載され、基板１６の窓部２１に臨む半導体チップ１２の端子部１９のうちの所要端子部１９と、基板１６の表層側に形成された配線パターン１７のボンディングエリア１７ａとの間、および半導体チップ１２の端子部１９のうちの所要端子部１９と、対応するボンディングパターン２６との間がワイヤ２０により電気的に接続されて半導体装置１４に完成されている。
なお、半導体チップ１２とワイヤ２０とが封止樹脂３５により封止されている。
【００１６】
続いて、図３〜図９によりパッケージ１０の製造方法について説明する。
なお、各図の（ａ）は断面図、（ｂ）は平面図（部分、または全体平面図）である。
まず、図３に示すように、内層に所要パターンの接地プレーン２２および電源プレーン２３の少なくとも一方のプレーンを有し、少なくとも表層側に銅箔等からなる導体層３６を有する多層の樹脂製基板１６を形成もしくは準備する。この多層の基板１６は、通常の多層プリント配線基板を形成する方法によって製造できる。
【００１７】
次いで図４に示すように、基板１６の、形成すべき前記窓部２１の開口縁に一致する位置に、所要複数の第１のスルーホール３７を形成し、該第１のスルーホール３７内壁に、対応するプレーン（図示では接地プレーン２２）の端面を露出させる。電源プレーン２３も他の部位における第１のスルーホール３７内壁に端面が露出する。
また、基板１６の窓部２１となる部位以外の所要部位に、第２のスルーホール３８（図１）を形成し、該第２のスルーホール３８内壁に、対応するプレーンの端面を露出させる。この第１のスルーホール３７と第２のスルーホール３８は、適宜大きさのドリルを用いて、同一工程で行うことができる。
【００１８】
次に、図５に示すように、第１および第２のスルーホール内壁および導体部３６上に、無電解銅めっき、次いで電解銅めっきを施してめっき層３８を形成し、第１および第２のスルーホール内壁に導体部２５、導体部２７（図１）を形成し、導体部２５、２７とスルーホール内壁に露出している対応するプレーン２２、２３の端面とを電気的に接続する。
【００１９】
次に、図６に示すように、フォトリソグラフィー工程により、基板１６の導体層３６およびめっき層３８をエッチング加工して、図１および図２に示す、所要の配線パターン１７、第１の外部接続部１８、第２のスルーホール内壁に形成された導体部２７に接続する第２の外部接続部２８、および第１のスルーホール３７内壁に形成された導体部２５に接続するボンディングパターン２６を形成する。
【００２０】
次いで、図７に示すように、基板１６に、第１のスルーホール３７上を開口線が通るようにして窓部２１を開口して、パッケージ１０に完成する。この窓部２１は、適宜ルーター等の刃物を用いて切削により形成したり、またはプレスにより打ち抜きして形成することができる。これにより、導体部２５は、半割りにされたスルーホール（断面半円状の凹溝）３７壁面上に形成されることになる。
【００２１】
また、図８に示すように、基板１６表層部の必要個所をソルダーレジスト膜３０で被覆するようにする。
また、図９に示すように、露出している配線パターン１７、第１および第２の外部接続部１８、２８、導体部２５、２７上には、ニッケルめっき、さらに金めっき等の耐食めっき皮膜３９を形成するとよい。
また、第１および第２の外部接続部１８、２８上にはんだボール等のバンプ３２を形成するようにする。
【００２２】
図１０、図１１は他の実施の形態を示し、図１０はその半導体装置１４の概略的な説明断面図であり、図１１はその半導体装置用パッケージ１０の一部切り欠き斜視図である。図１、図２に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、基板１６の内層側に設けた接地プレーン２２、電源プレーン２３の他に、基板１６の裏面側に、半円筒状の接続導体部２５に接続する接地プレーンもしくは電源プレーン４２を設けている。この接地プレーンもしくは電源プレーン４２を覆ってソルダーレジスト膜３０が形成されている。本実施の形態のパッケージ１０も、４層の基板１６を用いることにより、図１、図２のパッケージ１０の製造工程（図３〜図９）と同一の工程により製造することができる。
【００２３】
図１２、図１３はさらに他の実施の形態を示し、図１２はその半導体装置１４の概略的な説明断面図であり、図１４はその半導体装置用パッケージ１０の一部切り欠き斜視図である。図１、図２に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、基板１６の内層側に接地プレーン２２、電源プレーン２３を設けず、基板１６の裏面側に、半円筒状の接続導体部２５に接続する接地プレーンもしくは電源プレーン４２を設けている。この接地プレーンもしくは電源プレーン４２を覆ってソルダーレジスト膜３０が形成されている。本実施の形態のパッケージ１０も、２層の基板１６を用いることにより、図１、図２のパッケージ１０の製造工程（図３〜図９）と同一の工程により製造することができる。
【００２４】
図１４は、パッケージ１０のさらに他の実施の形態を示す一部切り欠き斜視図である。図１、図２に示す実施の形態と同一の部材は同一符号をもって示した。
本実施の形態でも、パッケージ１０は、基板１６の内層に形成された、接地プレーン２２および電源プレーン２３の少なくとも一方のプレーンと、基板１６の窓部２１の内壁面に形成され、対応するプレーン２２、２３に電気的に接続する複数の接続導体部２５と、窓部２１の縁近傍の基板１６表層部に形成され、接続導体部２５に接続するボンディングパターン２６と、基板１６の表層側に形成され、基板１６に形成されたスルーホール導体部（図１４では省略）２７を介して、対応するプレーン２２、２３に電気的に接続する第２の外部接続部（図１４では省略）２８とを具備することを特徴とする。
【００２５】
上記第１の実施の形態では、第１のスルーホール３７を窓部２１の開口縁上に一致する位置に所要配列で形成し、めっきにより導体部２５を形成した後、窓部２１を開口するように形成したが、第２の実施の形態では、第１のスルーホール３７を設けることなく、直接、基板１６に窓部２１を開口し、この窓部２１の壁面全体にめっきにより導体部を形成した後、必要個所に所要複数の独立した導体部２５が残るように、窓部２１の内壁を切削加工等によって除去するようにした。
【００２６】
図１５〜図１９に、図１４に示すパッケージ１０の製造工程を示す。
なお、各図の（ａ）は断面図、（ｂ）は平面図（部分、または全体平面図）である。
まず、図１５に示すように、内層に所要パターンの接地プレーン２２および電源プレーン２３の少なくとも一方のプレーンを有し、少なくとも表層側に銅箔等からなる導体層３６を有する多層の樹脂製基板１６を形成もしくは準備する。この多層の基板１６は、通常の多層プリント配線基板を形成する方法によって製造できる。
【００２７】
次いで図１６に示すように、基板１６の中央部に窓部２１を開口し、窓部２１の内壁に、対応するプレーン（図示では接地プレーン２２）の端面を露出させる。電源プレーン２３も他の部位における窓部２１内壁に端面が露出する。窓部２１は、ルーター等の刃物による切削加工やプレスによる打ち抜き加工によって形成できる。
また、基板１６の窓部２１となる部位以外の所要部位に、第２のスルーホール３８（図１）を形成し、該第２のスルーホール３８内壁に、対応するプレーンの端面を露出させる。第２のスルーホール３８は、適宜大きさのドリルを用いて明けることができる。
【００２８】
次に、窓部２１の内壁、第２のスルーホール３８内壁および導体部３６上に、無電解銅めっき、次いで電解銅めっきを施してめっき層３８を形成し、窓部２１の内壁および第２のスルーホール内壁に導体部２５、導体部２７（図１）を形成し、導体部２５、２７と、窓部２１内壁、第２のスルーホール３８内壁に露出している対応するプレーン２２、２３の端面とを電気的に接続する。
次に、図１７に示すように、フォトリソグラフィー工程により、基板１６の導体層３６およびめっき層３８をエッチング加工して、図１および図１４に示す、所要の配線パターン１７、第１の外部接続部１８、第２のスルーホール内壁に形成された導体部２７に接続する第２の外部接続部２８、および窓部２１内壁に形成された導体部２５に接続するボンディングパターン２６を形成する。
【００２９】
次に図１８、図１４に示すように、窓部２１内壁の所要箇所をルーターで切削して凹部４０を形成し、窓部２１内壁に形成された導体部２５を独立した所要複数の導体部２５に分割する。
また、図１８に示すように、基板１６表層部の必要個所をソルダーレジスト膜３０で被覆するようにする。
また、図１９に示すように、露出している配線パターン１７、第１および第２の外部接続部１８、２８、導体部２５、２７上には、ニッケルめっき、さらに金めっき等の耐食めっき皮膜３９を形成するとよい。
また、第１および第２の外部接続部１８、２８上にはんだボール等のバンプ３２を形成するようにする。
以上のようにしてパッケージ１０を製造できる。
【００３０】
図２０、図２１はさらに他の実施の形態を示し、図２０はその半導体装置１４の概略的な説明断面図であり、図２１はその半導体装置用パッケージ１０の一部切り欠き斜視図である。図１４に示す実施の形態と同一の部材は同一符号を付し、その説明を省略する。
本実施の形態では、内層側に接地プレーン２２、電源プレーン２３を設けず、基板１６の裏面側に、接続導体部２５に接続する接地プレーンもしくは電源プレーン４２を設けている。また、接続導体部２５は、窓部２１の内壁に形成した導体部を分離せず、ベタパターンのままとしている。この接地プレーンもしくは電源プレーン４２を覆ってソルダーレジスト膜３０が形成されている。本実施の形態のパッケージ１０も、２層の基板１６を用いることにより、図４のパッケージ１０の製造工程（図１５〜図１９）と同一の工程により製造することができる。
なお、前記のように内層側に接地プレーンあるいは電源プレーンを有する場合にも、ベタパターンの接続導体部２５であってもよい。
【００３１】
なお、上記各実施の形態では、１つのパッケージ１０を製造する例で示したが、実際には、多数個取りの基板１６に複数個のパッケージ１０を作りこみ、各パッケージ１０に半導体チップ１２を搭載し、必要なワイヤボンディング、樹脂封止等の工程を行った後、個片の半導体装置に切断分離するようにする。
【図面の簡単な説明】
【００３２】
【図１】半導体装置の説明断面図である。
【図２】半導体装置用パッケージの一部切り欠き斜視図である。
【図３】図３〜図９はパッケージの製造工程図を示し、図３（ａ）は多層の基板の説明断面図、（ｂ）は部分平面図、
【図４】図４（ａ）は、基板にスルーホールを形成した状態の説明断面図、（ｂ）は部分平面図、
【図５】図５（ａ）は、基板にスルーホールめっきを施した状態の説明断面図、（ｂ）は部分平面図、
【図６】図６（ａ）は、エッチング加工して配線パターン等を形成した状態の説明断面図、（ｂ）は部分平面図、
【図７】図７（ａ）は、基板に窓部を開口した状態の説明断面図、（ｂ）は部分平面図、
【図８】図８（ａ）は、ソルダーレジスト膜を形成した状態の説明断面図、（ｂ）は部分平面図、
【図９】図９（ａ）は、接続導体部等に耐食めっき皮膜を形成した状態の説明断面図、（ｂ）は全体平面図である。
【図１０】他の実施の形態を示す半導体装置の説明断面図である。
【図１１】図１０の半導体装置のパッケージの部位の一部切り欠き斜視図である。
【図１２】さらに他の実施の形態を示す半導体装置の説明断面図である。
【図１３】図１２の半導体装置のパッケージの部位の一部切り欠き斜視図である。
【図１４】半導体装置用パッケージの第２の実施の形態を示す一部切り欠き斜視図である。
【図１５】図１５〜図１９は第２の実施の形態のパッケージの製造工程図を示し、図１５（ａ）は多層の基板の説明断面図、（ｂ）は部分平面図、
【図１６】図１６（ａ）は、基板に窓部を開口した状態の説明断面図、（ｂ）は部分平面図、
【図１７】図１７（ａ）は、エッチング加工して配線パターン等を形成した状態の説明断面図、（ｂ）は部分平面図、
【図１８】図１８（ａ）は、ソルダーレジスト膜を形成した状態の説明断面図、（ｂ）は部分平面図、
【図１９】図１９（ａ）は、接続導体部等に耐食めっき皮膜を形成した状態の説明断面図、（ｂ）は全体平面図である。
【図２０】またさらに他の実施の形態を示す半導体装置の説明断面図である。
【図２１】図２０の半導体装置のパッケージの部位の一部切り欠き斜視図である。
【符号の説明】
【００３３】
１０  半導体装置用パッケージ
１２  半導体チップ
１４  半導体装置
１６  基板
１７  配線パターン
１８  第１の外部接続部
１９  端子部
２０  ワイヤ
２１  窓部
２２  接地プレーン
２３  電源プレーン
２５  接続導体部
２６  ボンディングパターン
２７  スルーホール導体部
２８  第２の外部接続部
３０  ソルダーレジスト膜
３２  バンプ
３５  封止樹脂
３６  導体層
３７  スルーホール
３８  耐食めっき皮膜
４２  接地プレーンもしくは電源プレーン
【図１】
2006261652.tif 000003
【図２】
2006261652.tif 000004
【図３】
2006261652.tif 000005
【図４】
2006261652.tif 000006
【図５】
2006261652.tif 000007
【図６】
2006261652.tif 000008
【図７】
2006261652.tif 000009
【図８】
2006261652.tif 000010
【図９】
2006261652.tif 000011
【図１０】
2006261652.tif 000012
【図１１】
2006261652.tif 000013
【図１２】
2006261652.tif 000014
【図１３】
2006261652.tif 000015
【図１４】
2006261652.tif 000016
【図１５】
2006261652.tif 000017
【図１６】
2006261652.tif 000018
【図１７】
2006261652.tif 000019
【図１８】
2006261652.tif 000020
【図１９】
2006261652.tif 000021
【図２０】
2006261652.tif 000022
【図２１】
2006261652.tif 000023