(57)【要約】 【課題】  逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供する。【解決手段】  高濃度のｎ型ＳｉＣからなる高濃度層１０１の一方の表面上には、低濃度のｎ型ＳｉＣからなる低濃度層１０２が形成されている。低濃度層１０２内には、高濃度層１０１と接するように、ｎ型ＳｉＣからなる埋め込み層１０３が形成されている。低濃度層１０２の表面領域には、ｐ型ＳｉＣからなるガードリング領域１０４が形成されている。低濃度層１０２およびガードリング領域１０４上にはショットキー電極１２０が形成されている。高濃度層１０１の他方の表面上にはオーミック電極１２１が形成されている。【選択図】    図１
2006196652.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のＳｉＣからなる高濃度層と、
該高濃度層上に形成され、前記高濃度層よりも不純物濃度が低い第１導電型のＳｉＣからなる低濃度層と、
前記高濃度層と接するように前記低濃度層内に形成された、第１導電型のＳｉＣからなる埋め込み層と、
前記低濃度層の表面領域に形成された第２導電型のガードリング領域と、
前記低濃度層および前記ガードリング領域の一部を被覆し、前記低濃度層とショットキー接合を形成している第１の電極と、
前記高濃度層において、前記低濃度層が形成された表面と対向する表面上に形成された第２の電極と、
を具備することを特徴とするＳｉＣ半導体素子。
【請求項２】
第１導電型のＳｉＣからなる高濃度層と、
該高濃度層上に形成され、前記高濃度層よりも不純物濃度が低い第１導電型のＳｉＣからなる低濃度層と、
前記高濃度層と接するように前記低濃度層内に形成された、第１導電型のＳｉＣからなる埋め込み層と、
前記低濃度層の表面領域に形成された、第２導電型のＳｉＣからなる第１領域と、
前記低濃度層の表面領域において、前記第１領域の外側に形成された、第２導電型のＳｉＣからなるガードリング領域と、
前記第１領域の表面領域に形成された、第１導電型のＳｉＣからなる第２領域と、
該第２領域上に形成された第１の電極と、
前記第１領域上に形成された第２の電極と、
前記高濃度層において、前記低濃度層が形成された表面と対向する表面上に形成された第３の電極と、
を具備することを特徴とするＳｉＣ半導体素子。
【請求項３】
前記埋め込み領域の不純物濃度は前記低濃度層の不純物濃度よりも高いことを特徴とする請求項１または請求項２に記載のＳｉＣ半導体素子。
【請求項４】
上面から見たときに、前記ガードリング領域が環状に形成されており、前記埋め込み層が前記ガードリング領域よりも内側の領域に形成されていることを特徴とする請求項１〜請求項３のいずれかの項に記載のＳｉＣ半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆方向電圧が印加された際にガードリング領域に電界が集中することによる素子破壊の発生の低減を図ったＳｉＣ半導体素子に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）は広いバンドギャップ、高い最大電界強度を持つため、シリコン半導体に対してシリーズ抵抗分を下げられる特色を持つ。このため、大電力、高耐圧の電力用デバイスへの応用が展開されている。特に、ショットキーバリアダイオード（ＳＢＤ）が期待されている。図１２は従来のショットキーバリアダイオードの断面構造を示している。以下、図中の各構造について説明する。
【０００３】
高濃度層２０１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層２０１の一方の面に接して形成された低濃度層２０２は、低濃度のｎ型ＳｉＣからなる層である。この低濃度層２０２の表面には、ｐ型ＳｉＣからなる耐圧向上用のガードリング領域２０３が形成されている。低濃度層２０２およびガードリング領域２０３の上には、これらの表面の一部を被覆し、低濃度層２０２とショットキー接合を形成しているバリアメタル膜２０４が設けられている。
【０００４】
バリアメタル膜２０４の上にはパッド電極２０５が形成されている。バリアメタル膜２０４およびパッド電極２０５によってショットキー電極２２０が構成されている。ガードリング領域２０３および低濃度層２０２の上には、ショットキー電極２２０の周縁部を被覆するように、絶縁膜２０６が形成されている。また、高濃度層２０１の他方の面には、高濃度層２０１とオーミック接合を形成するオーミックメタル膜２０７が設けられている。オーミックメタル膜２０７の表面には、半田接続用の裏面電極２０８が形成されている。オーミックメタル膜２０７および裏面電極２０８によってオーミック電極２２１が構成されている。
【０００５】
従来のＳｉＣによって形成されたショットキーバリアダイオード等の半導体素子は、シリコンによって形成されたものよりも逆方向サージ耐量が弱かった。これは、逆方向電圧が印加されたときに、ガードリング領域に電界が集中するからである。これは、大容量（大面積）の半導体素子ほど顕著になるので、逆方向電圧が大きければ、素子破壊に至ることも考えられる。したがって、大容量の半導体素子を製造する上で、この問題に対する何らかの対策が必要であった。
【０００６】
特許文献１および特許文献２には、耐圧の改善を図ったＳｉＣショットキーバリアダイオードが記載されている。特許文献１には、低濃度層とはバンドギャップの異なる半導体材料からなる半導体領域を低濃度層とショットキー電極との間に形成することが記載されている。また、特許文献２には、低濃度層よりも不純物濃度の低い中間層を低濃度層とショットキー電極との間に形成することが記載されている。
【特許文献１】特開２００４−２１４２６８号公報
【特許文献２】特開２０００−１３３８１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述した問題点に鑑みてなされたものであって、逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記の課題を解決するためになされたもので、請求項１に記載の発明は、第１導電型のＳｉＣからなる高濃度層と、該高濃度層上に形成され、前記高濃度層よりも不純物濃度が低い第１導電型のＳｉＣからなる低濃度層と、前記高濃度層と接するように前記低濃度層内に形成された、第１導電型のＳｉＣからなる埋め込み層と、前記低濃度層の表面領域に形成された第２導電型のガードリング領域と、前記低濃度層および前記ガードリング領域の一部を被覆し、前記低濃度層とショットキー接合を形成している第１の電極と、前記高濃度層において、前記低濃度層が形成された表面と対向する表面上に形成された第２の電極とを具備することを特徴とするＳｉＣ半導体素子である。
【０００９】
請求項２に記載の発明は、第１導電型のＳｉＣからなる高濃度層と、該高濃度層上に形成され、前記高濃度層よりも不純物濃度が低い第１導電型のＳｉＣからなる低濃度層と、前記高濃度層と接するように前記低濃度層内に形成された、第１導電型のＳｉＣからなる埋め込み層と、前記低濃度層の表面領域に形成された、第２導電型のＳｉＣからなる第１領域と、前記低濃度層の表面領域において、前記第１領域の外側に形成された、第２導電型のＳｉＣからなるガードリング領域と、前記第１領域の表面領域に形成された、第１導電型のＳｉＣからなる第２領域と、該第２領域上に形成された第１の電極と、前記第１領域上に形成された第２の電極と、前記高濃度層において、前記低濃度層が形成された表面と対向する表面上に形成された第３の電極とを具備することを特徴とするＳｉＣ半導体素子である。
【００１０】
請求項３に記載の発明は、請求項１に記載のＳｉＣ半導体素子において、前記埋め込み領域の不純物濃度は前記低濃度層の不純物濃度よりも高いことを特徴とする。
【００１１】
請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のＳｉＣ半導体素子において、上面から見たときに、前記ガードリング領域が環状に形成されており、前記埋め込み層が前記ガードリング領域よりも内側の領域に形成されていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、逆方向電圧が印加された場合の素子破壊の発生を低減することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第1の実施形態によるＳｉＣショットキーバリアダイオードの断面構造を示す断面図である。以下、図中の各構造について説明する。高濃度層１０１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層１０１の一方の表面に接して形成された低濃度層１０２は、低濃度のｎ型ＳｉＣからなる層である。低濃度層１０２の内部には、低濃度層１０２よりも不純物濃度の高いｎ型ＳｉＣからなる埋め込み層１０３が、高濃度層１０１と接するように形成されている。低濃度層１０２の表面には、ｐ型ＳｉＣからなる耐圧向上用のガードリング領域１０４が形成されている。このガードリング領域１０４は、ＳｉＣショットキーバリアダイオードを上面から見た場合に（図１において、高濃度層１０１の主面に垂直な軸１０に沿った方向から見た場合に）、環状（リング状）に形成されている。
【００１４】
低濃度層１０２およびガードリング領域１０４の上には、これらの表面の一部を被覆し、低濃度層１０２とショットキー接合を形成するバリアメタル膜１０５が設けられている。バリアメタル膜１０５は、例えばＴｉ、Ｎｉ、Ｃｕ、Ｍｏ、Ｐｔのいずれかによって形成されている。バリアメタル膜１０５の上にはパッド電極１０６が形成されている。パッド電極１０６は、例えばＡｌによって形成されている。バリアメタル膜１０５およびパッド電極１０６によってショットキー電極１２０が構成されている。ガードリング領域１０４および低濃度層１０２の上には、ショットキー電極１２０の周縁部を被覆するように、絶縁および表面保護用の絶縁膜１０７が形成されている。この絶縁膜１０７は、例えばＳｉＯ２やＳｉ３Ｎ４、ポリイミド等の堆積物によって形成されている。
【００１５】
また、高濃度層１０１の他方の面には、高濃度層１０１とオーミック接合を形成しているオーミックメタル膜１０８が設けられている。オーミックメタル膜１０８は、例えばＮｉとＳｉＣとの合金によって形成されている。オーミックメタル膜１０８の表面には、半田接続用の裏面電極１０９が形成されている。裏面電極１０９は、例えばＴｉ、Ｎｉ、Ａｇをこの順に積層することにより形成される。オーミックメタル膜１０８および裏面電極１０９によってオーミック電極１２１が構成されている。
【００１６】
高濃度層１０１の不純物濃度は、例えば１０１９［ｃｍ−３］である。低濃度層１０２の不純物濃度は、例えば１０１６［ｃｍ−３］である。埋め込み領域１０３の不純物濃度は、例えば１０１８〜１０１９［ｃｍ−３］である。ガードリング領域１０４の不純物濃度は、例えば２×１０１７［ｃｍ−３］である。
【００１７】
図２は、本実施形態によるＳｉＣショットキーバリアダイオードの平面図である。上面から見て、ガードリング領域１０４は環状に形成されている。上面から見た場合のガードリング領域１０４の形状は、バリアメタル膜１０５およびパッド電極１０６の上面形状に近い形状であることが望ましく、円環状、円に近い形状、多角形に近い形状（例えば本実施形態のような四角形に近い形状）等の閉じた幾何学的形状であることが望ましい。
【００１８】
埋め込み層１０３は、ガードリング領域１０４によって囲まれるように、ガードリング領域１０４よりも内側の領域に形成されている。逆方向電圧の印加時にガードリング領域１０４から空乏層が伸びるため、この空乏層と埋め込み層１０３が接しないような位置に埋め込み層１０３を形成することが望ましい。したがって、図２に示されるように、ガードリング領域１０４よりも内側の領域に埋め込み層１０３を形成することが望ましい。
【００１９】
次に、本実施形態によるＳｉＣショットキーバリアダイオードの動作について説明する。ショットキー電極１２０に正電圧を印加し、オーミック電極１２１に負電圧を印加すると、ショットキー電極１２０と低濃度層１０２との間に形成されたショットキー接合が順バイアスされ、ショットキー電極１２０からオーミック電極１２１へ向かって電流が流れる。また、ショットキー電極１２０に負電圧を印加し、オーミック電極１２１に正電圧を印加すると、ショットキー電極１２０と低濃度層１０２との間に形成されたショットキー接合が逆バイアスされ、電流はほとんど流れなくなる。
【００２０】
図３は、逆バイアス時のＳｉＣショットキーバリアダイオード内部の電界分布を模式的に示している。図３（ａ）のように、ショットキー電極１２０と低濃度層１０２の境界位置を距離の基準位置とし、低濃度層１０２の表面に垂直な方向（図３では下向き）にＸ軸をとる。そして、ガードリング領域１０４の下面の位置をＸｊとし、埋め込み層１０３の上面の位置をＸｄとし、高濃度層１０１の上面の位置をＸｅとする。
【００２１】
図３（ｂ）は、従来（埋め込み層１０３が設けられていない場合）の構造における電界分布を示している。分布２２は、図３（ａ）における直線２０（ただし、埋め込み層１０３が設けられていない場合）に沿った電界分布を示しており、分布２３は、直線２１に沿った電界分布を示している。図中の３点Ｏ，Ａ，Ｄによって囲まれる領域の面積ＳＯＡＤと、４点Ｂ，Ｃ，Ｄ，Ｅによって囲まれる領域の面積ＳＢＣＤＥは等しい。従来の構造においては、ガードリング領域１０４の下方の電界強度がショットキー電極１２０の下方の電界強度よりも先に臨界電界強度ＥＣに達し、降伏する。その結果、ガードリング領域１０４に電流が集中する。
【００２２】
図３（ｃ）は、本実施形態の構造における電界分布を示している。分布２４は、図３（ａ）における直線２０に沿った電界分布を示しており、分布２５は、直線２１に沿った電界分布を示している。図中の４点Ｏ，Ｆ，Ｇ，Ｊによって囲まれる領域の面積ＳＯＦＧＪと、３点Ｅ，Ｈ，Ｉによって囲まれる領域の面積ＳＥＨＩは等しい。本実施形態の構造においては、ショットキー電極１２０の下方の電界強度がガードリング領域１０４の下方の電界強度よりも先に臨界電界強度ＥＣに達し、降伏する。その結果、埋め込み領域１０３を分散して電流が流れるため、素子破壊の発生を低減することができる。上面から見た場合の埋め込み領域１０３の面積が広いほど電流がより分散するので、素子破壊の発生を低減することができる。
【００２３】
次に、本実施形態によるＳｉＣショットキーバリアダイオードの製造方法について、図４〜図９を用いて説明する。シリーズ抵抗を下げるための低抵抗の高濃度層１０１の表面に、耐圧を確保するのに必要な不純物濃度と厚さとを持つ高抵抗の低濃度層１０２ａをエピタキシャル成長により形成する。続いて、例えばフォトレジストの薄膜を低濃度層１０２ａ上に形成し、その薄膜に選択的に開口部を形成する。このフォトレジストをマスクとして、低濃度層１０２ａの表面の所定領域に窒素（Ｎ）イオンあるいは燐（Ｐ）イオンを注入し、フォトレジストを除去してから熱処理を施して埋め込み層１０３を形成する（図４）。
【００２４】
続いて、上記と同様にして低濃度層１０２ｂを成長させ、イオン注入および熱処理を行い、埋め込み層１０３を成長させる（図５）。形成した低濃度層１０２ａおよび１０２ｂを低濃度層１０２ｃとする。上記の処理は、必要な厚さの埋め込み層１０３が得られるまで繰り返せばよく、また、１回で必要な厚さが得られる場合には、上記の処理を繰り返さなくてもよい。
【００２５】
続いて、エピタキシャル成長によって低濃度層１０２ｄを形成する（図６）。形成した低濃度層１０２ｃおよび１０２ｄによって低濃度層１０２が構成される。続いて、例えばフォトレジストの薄膜を低濃度層１０２上に形成し、埋め込み層１０３を形成した位置よりも外側の領域に選択的に開口部を形成する。このフォトレジストをマスクとして、低濃度層１０２の表面の所定領域にＡｌイオンあるいはＢイオンを注入し、フォトレジストを除去してから熱処理を施してガードリング領域１０４を形成する（図７）。
【００２６】
続いて、蒸着あるいはスパッタリングによって、Ｎｉ等の電極材料を高濃度層１０１の裏面に堆積し、高温で焼鈍することにより、Ｎｉとｎ＋ＳｉＣとの合金であるオーミックメタル膜１０８を形成する。オーミックメタル膜１０８を形成した後、ガードリング領域１０４が形成された側の低濃度層１２の表面に、蒸着あるいはスパッタリングによってＴｉ等の電極材料を堆積し、パターニングを行ってバリアメタル膜１０５を形成する。さらに、蒸着あるいはスパッタリングによってＡｌ等の電極材料をバリアメタル膜１０５上に堆積し、パターニングを行ってパッド電極１０６を形成する（図８）。
【００２７】
続いて、ポリイミド等の絶縁材料を低濃度層１０２およびパッド電極１０６の表面に塗布し、パターニングを行って絶縁膜１０７を形成する。また、裏面のオーミックメタル膜１０８の表面に、蒸着あるいはスパッタリングによってＴｉ、Ｎｉ、およびＡｇを順に積層し、裏面電極１０９を形成する（図９）。
【００２８】
次に、本発明の第２の実施形態について説明する。図１０は、縦型のＢＪＴ（Bipolar Junction Transistor）の断面構造を示す断面構造図である。以下、図中の各構造について説明する。高濃度層１３１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層１３１の一方の面に接して形成された低濃度層１３２は、低濃度のｎ型ＳｉＣからなる層である。低濃度層１３２の内部には、低濃度層１３２よりも不純物濃度の高いｎ型ＳｉＣからなる埋め込み層１３３が、高濃度層１３１と接するように形成されている。低濃度層１３２の表面領域には、ｐ型ＳｉＣからなるベース領域１３４が形成されている。ベース領域１３４の表面領域には、高濃度のｐ型ＳｉＣからなる高濃度ベース領域１３５が形成されている。ベース領域１３４の外側には、ｐ型ＳｉＣからなる複数のガードリング領域１３６ａ〜１３６ｃが形成されている。
【００２９】
ベース領域１３４の表面領域には、低濃度のｎ型ＳｉＣからなるエミッタ領域１３７が形成され、このエミッタ領域１３７の表面には、高濃度のｎ型ＳｉＣからなる高濃度エミッタ領域１３８が形成されている。高濃度エミッタ領域１３８の表面上には、例えばＴｉからなるオーミックメタル膜１３９が形成され、オーミックメタル膜１３９上には、例えばＡｌからなるパッド電極１４０が形成されている。オーミックメタル膜１３９およびパッド電極１４０によってエミッタ電極１５０が構成されている。また、高濃度ベース領域１３５上には、例えばＴｉからなるオーミックメタル膜１４１が形成され、オーミックメタル膜１４１上には、例えばＡｌからなるパッド電極１４２が形成されている。オーミックメタル膜１４１およびパッド電極１４２によって、ベース電極１５１が構成されている。また、低濃度層１３２の表面上には、エミッタ電極１５０とベース電極１５１の表面の一部を被覆し、ガードリング領域１３６ａ〜１３６ｃを被覆するように、絶縁および表面保護用の絶縁膜１４３が形成されている。
【００３０】
高濃度層１３１の他方の面には、高濃度層１３１とオーミック接合を形成しているオーミックメタル膜１４４が設けられている。オーミックメタル膜１４４は、例えばＮｉとＳｉＣとの合金によって形成されている。オーミックメタル膜１４４の表面には、裏面電極１４５が形成されている。裏面電極１４５は、例えばＴｉ、Ｎｉ、Ａｇをこの順に積層することにより形成される。オーミックメタル膜１４４および裏面電極１４５によってコレクタ電極１５２が構成されている。
【００３１】
図１１は、本実施形態によるＢＪＴの平面図である。ガードリング領域１３６ａ〜１３６ｃは環状（リング状）に形成されている。前述したのと同様の理由から、埋め込み領域１３３は最も内側のガードリング領域１３６ａよりも内側の領域に形成されている。複数のガードリング領域が形成されていることにより、逆方向電圧の印加時に、ベース領域１３４から伸びる空乏層を水平方向により大きく広げることができ、耐圧をより向上することができるが、ガードリング領域が複数でなくてもよい。本実施形態のＢＪＴにおいても、所定の電圧以上の逆方向電圧が印加された際に、電流が埋め込み層１３３を分散して流れるため、素子破壊の発生を低減することができる。
【００３２】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第1の実施形態によるＳｉＣショットキーバリアダイオードの断面構造を示す断面図である。
【図２】第1の実施形態によるＳｉＣショットキーバリアダイオードの平面図である。
【図３】第1の実施形態によるＳｉＣショットキーバリアダイオード内部の電界分布を示す参考図である。
【図４】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図５】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図６】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図７】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図８】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図９】第１の実施形態によるＳｉＣショットキーバリアダイオードの製造方法を説明するための断面図である。
【図１０】本発明の第２の実施形態によるＢＪＴの断面構造を示す断面図である。
【図１１】第２の実施形態によるＢＪＴの平面図である。
【図１２】従来のＳｉＣショットキーバリアダイオードの断面構造を示す断面図である。
【符号の説明】
【００３４】
１０・・・軸、１０１，１３１，２０１・・・高濃度層、１０２，１０２ａ,１０２ｂ，１０２ｃ，１０２ｄ，１３２，２０２・・・低濃度層、１０３，１３３・・・埋め込み層、１０４，１３６ａ，１３６ｂ、１３６ｃ，２０３・・・ガードリング領域、１０５，２０４・・・バリアメタル膜、１０６，１４０，１４２，２０５・・・パッド電極、１０７，１４３，２０６・・・絶縁膜、１０８，１３９，１４１，１４４，２０７・・・オーミックメタル膜、１０９，１４５，２０８・・・裏面電極、１２０，２２０・・・ショットキー電極、１２１，２２１・・・オーミック電極、１３４・・・ベース領域、１３５・・・高濃度ベース領域、１３７・・・エミッタ領域、１３８・・・高濃度エミッタ領域、１５０・・・エミッタ電極、１５１・・・ベース電極、１５２・・・コレクタ電極。
【図１】
2006196652.tif 000003
【図２】
2006196652.tif 000004
【図３】
2006196652.tif 000005
【図４】
2006196652.tif 000006
【図５】
2006196652.tif 000007
【図６】
2006196652.tif 000008
【図７】
2006196652.tif 000009
【図８】
2006196652.tif 000010
【図９】
2006196652.tif 000011
【図１０】
2006196652.tif 000012
【図１１】
2006196652.tif 000013
【図１２】
2006196652.tif 000014