(57)【要約】【課題】  露光ムラのない良好な画像を得ることができる画像入力装置の提供。【解決手段】  受光素子を持つ複数の画素からなる固体撮像素子と、前記個体撮像素子に光の照射を開始するための部材（先幕）と、前記個体撮像素子に達する光を遮断する部材（以下、後幕と呼ぶ）とを有し、前記後幕がそれぞれの前記画素に入射する光を遮断するより所定時間以前に前記画素が持つ受光素子をリセットを行う画像入力手段において、前記受光素子のリセットを行ってから前記後幕により光が遮断されるまでの時間に応じた所定値を前記画素からの出力に乗算することを特徴とする。【選択図】        図１
2006157805.tif 000002
【特許請求の範囲】
【請求項１】
受光素子を持つ複数の画素からなる固体撮像素子と、前記個体撮像素子に光の照射を開始するための部材（先幕）と、前記個体撮像素子に達する光を遮断する部材（以下、後幕と呼ぶ）とを有し、前記後幕がそれぞれの前記画素に入射する光を遮断するより所定時間以前に前記画素が持つ受光素子をリセットを行う画像入力手段において、
前記受光素子のリセットを行ってから前記後幕により光が遮断されるまでの時間に応じた所定値を前記画素からの出力に乗算することを特徴とする画像入力装置。
【請求項２】
個体撮像素子がＣＭＯＳセンサであることを特徴とする請求項１に記載の画像入力装置。
【請求項３】
先幕および後幕は個体撮像素子の直前に配置され、縦方向にスリット状に走行する縦走りのフォーカルプレーンシャッタであり、個体撮像素子はラインごとに受光素子のリセットを行うことができる個体撮像素子であることを特徴とする請求項１に記載の画像入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像入力装置の露光に関するものであって、特に高速秒時の露光制御の補正に関する。
【背景技術】
【０００２】
従来、デジタルカメラなどの画像入力装置において、機械的なシャッタの開閉により露光を行う。
【０００３】
インターレス読み出しＩＴＣＣＤやＦＴＣＣＤ、あるいは、ＣＭＯＳセンサなどはセンサを用いる場合、センサを蓄積状態にしておき、その状態で機械的シャッタの開閉を行うのが一般的である。
【０００４】
この場合、高速秒時は機械的な限界で決まる。一般にスリット走行を行うフォーカルプレーンシャッタを用いた場合、機械的な制約により高速秒時側で精度がでるのが１／４０００から１／８０００といわれている。ただし、プログレッシブスキャン（全画素読み出し）ＩＴ（インターライン）ＣＣＤを用いた場合、機械的なシャッタを開いておき、電子シャッタを行うことができる。この構成の場合、高速秒時側に機械的な制約がなくなる。電子シャッタを用いた場合、１／１６０００など、機械的な制約より、２倍以上の高速秒時が達成できる。しかし、インターレス読み出しＩＴＣＣＤやＦＴ（フレーム読みだし）ＣＣＤ、あるいは、ＣＭＯＳセンサなどはセンサの構成上前述の電子シャッタは不可能であった。
この問題を解消するため、ＣＭＯＳセンサを遮光するフォーカルプレーンシャッタの後幕の走行速度に合わせて、ＣＭＯＳセンサの電荷蓄積開始のタイミングをライン毎に制御する提案がなされている（例えば、特許文献１参照）。
【特許文献１】特開平１１−０４１５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来例では、すべての画素の露光量を一定にするため、特に後幕の下端とセンサのラインは正確に平行でなければ、良好な画像を得られない。
【０００６】
上記従来例で示した画像入力装置では各画素の露光量はその画素がリセットされた時間と後幕により遮光された時間差により決まる。また、画素のリセットはラインリセットを前提にしているため、画素のリセットは当該ラインがリセットされるタイミングにより画素リセットのタイミングは決まる。
【０００７】
従って、個体撮像素子のラインと後幕の下端とが全面にわたって平行でなければ、平行でないラインにおいて、ライン中の画素の露光量が場所により変わることになり、露光ムラが発生する。
【０００８】
この平行度を実現するために画像入力装置の組み立て段階で精密な位置調整が必要となり、製作上、工程が複雑になるという問題があった。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、受光素子を持つ複数の画素からなる固体撮像素子と、前記個体撮像素子に光の照射を開始するための先幕と、前記個体撮像素子に達する光を遮断する後幕とを有し、前記後幕がそれぞれの前記画素に入射する光を遮断するより所定時間以前に前記画素が持つ受光素子をリセットを行う画像入力手段において、前記受光素子のリセットを行ってから前記後幕により光が遮断されるまでの時間に応じた所定値を前記画素からの出力に乗算することにより、良好な画像を得ることができる。
【発明の効果】
【００１０】
本発明によれば、露光ムラのない良好な画像を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を用いて本発明の実施例を詳細に説明する。
【実施例１】
【００１２】
第１図は本発明を実施した画像入力装置の構成を示す。
【００１３】
被写体はレンズ１を介して個体撮像素子６上に焦点を結ぶ。この光は、シャッタ２により個体撮像素子に入射することを遮断することが可能となっている。シャッタはシャッタ駆動装置５によって制御される。シャッタは先幕３と後幕４から構成されている。また、個体撮像素子は個体撮像素子駆動回路７により駆動され、個体撮像素子上の光学情報を蓄積する蓄積モード、及び、蓄積された光学情報を読み出す読み出しモードなどに制御される。これらのシーケンスの制御はＣＰＵ８によって行われる。また、先幕および後幕の位置はシャッタ幕検出装置９により検出される。前記個体撮像素子からの出力はＡＤ変換器１０に入力され、デジタル信号に変換された後、画像処理回路１１に入力され画像処理され、画像データとなる。
【００１４】
第２図は本発明を実施したときの個体撮像素子と先幕、および、後幕、さらにはシャッタ幕検出装置の部分を示す図である。
【００１５】
シャッタ幕検出装置１０はフォトインタラプタをシャッタ幕の走行方向に複数個並べた構成になっている。フォトインタラプタは個体撮像素子のＮラインに１つの割合で配置する。
【００１６】
ここで第３図にシャッタ幕検出装置の出力を示し、個体撮像素子のラインリセットを行う動作を説明する。
【００１７】
フォトインタラプタは先幕が通過すると光が通過し、後幕がくると再び光が遮断される。従って、シャッタ幕検出装置の出力は上のフォトインタラプタから順に第３図のＡ、Ｂ、Ｃ…Ｄ、Ｅ、Ｆに示すようになる。このパルスに従い、第３図のＧに示すような幕走行間隔検出パルスを生成する。さらに、Ｇのパルスの間隔にＮ個のパルスを発生させたラインリセット送りパルスＨを生成し、このパルスを個体撮像素子駆動回路に入力する。個体撮像素子駆動回路はこのパルスを入力されるごとに１ライン目から順に２、３、４．．．ｍ、ｍ＋１ライン目と個体撮像素子のラインのリセットを行っていく。
【００１８】
この動作により、機械的な制約よりも高速の秒時が実現することが可能となる。
個体撮像素子からの出力はＡＤ変換器１０に入力され、デジタルデータに変換される。変換されたデジタルデータは補正回路１２に入力され、所定の補正が行われた後画像処理回路１１に入力され画像処理されて、画像データとなる。
【００１９】
ここで前記補正回路の補正の内容に関して説明する。
【００２０】
個体撮像素子のＬライン目において、個体撮像素子のラインと後幕の下端が角度θずれているとする。このとき、個体撮像素子のラインも後幕の下端も直線であるとする。また、このラインにおける後幕の走行速度をｖＬとし、Ｔｖ値はｔ０で、これは個体撮像素子の撮像面からみて左側端でｔ０が実現しているように調整されているとする。
【００２１】
このとき、個体撮像素子の左側端からｘ離れたところの画素の露光量ｔｘは
ｔｘ    ＝    ｔ０    ＋    （  ｘ  ｔａｎθ  ／  ｖＬ  ）
となる。すなわち、個体撮像素子の左側端からｘ離れたところの画素は目標の露光量より
（  ｘ  ｔａｎθ  ／  ｖＬ  ）
だけ、多く露光されており、その出力は目標より、
（  １  ＋  ｘ  ｔａｎθ  ／（  ｖＬ  ｔ０  ）  ）  
倍の出力が出力されていることになる。
前記補正回路はＬライン目のｘの場所の画素の出力に対して、
ｖＬ  ｔ０  ／  （  ｖＬ  ｔ０  ＋  ｘ  ｔａｎθ  ）
を乗算する。
【００２２】
この補正回路による補正により、ライン内の露光ムラを補正した出力信号を画像処理回路に送ることが可能となり、露光ムラのない良好な画像データを得ることができる。
【実施例２】
【００２３】
以下、図面を用いて本発明の第２実施例を説明する。
【００２４】
シャッタを駆動するための構成、機械的な構成は第１実施例と同じなので説明は省略する。
【００２５】
個体撮像素子からの出力はアナログの補正アンプ１３に入力され、所定の補正が行われた後、ＡＤ変換器１０に入力され、デジタルデータに変換される。変換されたデジタルデータは画像処理回路１１に入力され画像処理されて、画像データとなる。
【００２６】
補正の内容は第１実施例と同じであり、その補正をアナログ回路により実施する。
【００２７】
これにより、露光ムラのない良好な画像データを得ることが可能となる。
【００２８】
また、さらに、これにより、さらにデジタル回路の回路規模を縮小することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施例を実施した画像入力装置の構成を示す図である。
【図２】本発明の第２実施例を実施した画像入力装置の構成を示す図である。
【図３】従来の画像入力装置の構成を示す図である。
【図４】従来の個体撮像素子と先幕、および、後幕、さらにはシャッタ幕検出装置の部分を示す図である。
【図５】従来のシャッタ幕検出装置の出力を示すタイミング図である。
【符号の説明】
【００３０】
１  レンズ
２  シャッタ
３  先幕
４  後幕
５  シャッタ駆動装置
６  個体撮像素子
７  個体撮像素子駆動回路
８  ＣＰＵ
１０  ＡＤ変換器
１１  画像処理回路
１２  補正回路
１３  補正アンプ
【図１】
2006157805.tif 000003
【図２】
2006157805.tif 000004
【図３】
2006157805.tif 000005
【図４】
2006157805.tif 000006
【図５】
2006157805.tif 000007