(57)【要約】【課題】複素フィルタ回路およびこれを備えた直交変調信号の受信回路におけるＩＱミスマッチを低減して、イメージ除去比を向上させることを課題とする。【解決手段】模擬イメージ信号生成部（１００）は、実際のイメージ信号を模擬した模擬イメージ信号を生成する。振幅検出部（７０）は、複素フィルタ回路（４０）を通過した模擬イメージ信号の振幅を検出する。フィルタ制御部（８０）は、検出された振幅が小さくなるように、複素フィルタ回路（４０）における素子値制御部（４２）を制御する。素子値制御部（４２）は、複素フィルタ回路（４０）における二つのフィルタ回路（４１ａ、４１ｂ）間で相対する素子の素子値の絶対値が互いに逆方向に増減するように、素子値調整を行う。【選択図】図１
2006157866.tif 000002
【特許請求の範囲】
【請求項１】
直交位相関係にある第１および第２の信号のそれぞれを入力とする第１および第２のフィルタ回路を備えた複素フィルタ回路であって、
前記第１および第２のフィルタ回路は、それぞれ、素子値が変更可能な可変素子を少なくとも一つ有するものであり、
当該複素フィルタ回路は、
前記第１および第２のフィルタ回路間で相対する可変素子の素子値の絶対値が互いに逆方向に増減するように、これら可変素子の素子値を変更する素子値制御部を備えた
ことを特徴とする複素フィルタ回路。
【請求項２】
請求項１に記載の複素フィルタ回路において、
前記素子値制御部は、第１および第２のレジスタ群を有し、前記第１のレジスタ群に設定された値に基づいて、前記第１および第２のフィルタ回路間で相対する第１の可変素子の素子値の絶対値が互いに逆方向に増減するように、これら第１の可変素子の素子値を変更するとともに、前記第２のレジスタ群に設定された値に基づいて、前記第１および第２のフィルタ回路間で相対する第２の可変素子の素子値の絶対値が同方向に増減するように、これら第２の可変素子の素子値を変更する
ことを特徴とする複素フィルタ回路。
【請求項３】
直交位相関係にある第１および第２の信号のそれぞれを入力とする第１および第２のフィルタ回路を備えた複素フィルタ回路であって、
前記第１および第２のフィルタ回路のいずれか一方は、素子値が変更可能な可変素子を少なくとも一つ有するものであり、
当該複素フィルタ回路は、
前記第１および第２のフィルタ回路のいずれか一方における前記可変素子の素子値を変更する素子値制御部を備えた
ことを特徴とする複素フィルタ回路。
【請求項４】
請求項１および３のいずれか一つに記載の複素フィルタ回路において、
前記第１のフィルタ回路は、
前記第１の信号を入力とする第１のトランスコンダクタと、
一端が前記第１のトランスコンダクタの出力側に接続された容量と、
前記第２のフィルタ回路の出力を入力とし、前記第１のトランスコンダクタの出力側に接続された第２のトランスコンダクタとを有するものであり、
前記第２のフィルタ回路は、
前記第２の信号を入力とする第１のトランスコンダクタと、
一端が前記第１のトランスコンダクタの出力側に接続された容量と、
前記第１のフィルタ回路の出力を入力とし、前記第１のトランスコンダクタの出力側に接続された第２のトランスコンダクタとを有するものであり、
前記第１および第２のフィルタ回路のそれぞれにおける第２のトランスコンダクタの素子値は、互いに異符号である
ことを特徴とする複素フィルタ回路。
【請求項５】
直交変調信号の受信回路であって、
受信信号を直交復調する直交復調器と、
前記直交復調器によって直交復調された直交位相関係にある信号を受ける請求項１に記載の複素フィルタ回路と、
実信号および実信号に含まれるイメージ信号を模擬した模擬イメージ信号のいずれか一方を、選択的に、当該受信回路に入力する信号切り替え器と、
前記複素フィルタ回路を通過した信号の振幅を検出する振幅検出部と、
前記振幅検出部によって検出された振幅に基づいて、前記複素フィルタ回路における素子値制御部を制御するフィルタ制御部とを備え、
前記フィルタ制御部は、前記信号切り替え器によって当該受信回路に前記模擬イメージ信号が入力されている状態で、前記振幅検出部によって検出される振幅が小さくなるように、前記素子値制御部を制御する
ことを特徴とする受信回路。
【請求項６】
請求項５に記載の受信回路において、
前記模擬イメージ信号を生成する模擬イメージ信号生成部を備えた
ことを特徴とする受信回路。
【請求項７】
請求項６に記載の受信回路において、
前記模擬イメージ信号生成部は、前記模擬イメージ信号として、直交位相関係にある第１および第２の信号のそれぞれを生成する第１および第２のセレクタ回路を有し、
前記第１のセレクタ回路は、前記模擬イメージ信号の論理レベルＨｉおよびＬｏｗのそれぞれに相当する第１および第２の電圧を入力し、前記第１の信号として、前記模擬イメージ信号の４倍の周波数に相当する制御クロック信号の２周期ごとに前記第１および第２の電圧を切り替えて出力するものであり、
前記第２のセレクタ回路は、前記第１および第２の電圧を入力し、前記第２の信号として、前記制御クロック信号の２周期ごとに、かつ、前記第１の信号から前記制御クロック信号の１周期分ずらして、前記第１および第２の電圧を切り替えて出力するものである
ことを特徴とする受信回路。
【請求項８】
請求項６に記載の受信回路において、
前記模擬イメージ信号生成部は、直交復調後のイメージ信号に相当する信号を、所定の周波数の局部発振信号でミキシングするミキサを有し、前記ミキサの出力を前記模擬イメージ信号として出力する
ことを特徴とする受信回路。
【請求項９】
請求項８に記載の受信回路において、
前記ミキサに入力される局部発振信号の周波数は、前記直交復調器に入力される局部発振信号の周波数と実質的に等しい
ことを特徴とする受信回路。
【請求項１０】
請求項８に記載の受信回路において、
前記ミキサに入力される局部発振信号の周波数は、前記直交復調器に入力される局部発振信号の周波数から直交復調後のイメージ信号の周波数の２倍に相当する周波数だけずれた周波数と実質的に等しい
ことを特徴とする受信回路。
【請求項１１】
請求項５に記載の受信回路において、
前記振幅検出部は、
入力信号をデジタル変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部の出力から所定の周波数帯域のデジタル値を抽出するバンドパスフィルタ部と、
前記バンドパスフィルタ部によって抽出されたデジタル値に演算を施して前記振幅を算出する演算部とを有する
ことを特徴とする受信回路。
【請求項１２】
請求項５に記載の受信回路において、
前記フィルタ制御部は、間欠的に前記素子値制御部を制御する
ことを特徴とする受信回路。
【請求項１３】
請求項５に記載の受信回路において、
前記信号切り替え器は、前記直交復調器に前記実信号および模擬イメージ信号のいずれか一方を選択的に入力するものであり、
当該受信回路は、
前記直交復調器から出力された直交位相関係にある第１および第２の信号のそれぞれの位相を調整する第１および第２の位相調整回路と、
前記振幅検出部によって検出された振幅に基づいて、前記第１および第２の位相調整回路を制御する位相調整制御部とを備え、
前記位相調整制御部は、前記信号切り替え器によって前記直交復調器に前記模擬イメージ信号が入力されている状態で、前記振幅検出部によって検出される振幅が小さくなるように、前記第１および第２の位相調整回路を制御する
ことを特徴とする受信回路。
【請求項１４】
直交変調信号の受信回路であって、
受信信号を直交復調する直交復調器と、
前記直交復調器から出力された直交位相関係にある第１および第２の信号のそれぞれの位相を調整する第１および第２の位相調整回路と、
前記第１および第２の信号を受ける請求項１に記載の複素フィルタ回路と、
前記複素フィルタ回路を通過した信号の振幅を検出する振幅検出部と、
前記振幅検出部によって検出された振幅に基づいて、前記複素フィルタ回路における素子値制御部を制御するフィルタ制御部と、
前記振幅検出部によって検出された振幅に基づいて、前記第１および第２の位相調整回路を制御する位相調整制御部とを備え、
前記フィルタ制御部は、前記振幅検出部によって検出される振幅が小さくなるように、前記素子値制御部を制御するものであり、
前記位相調整制御部は、前記振幅検出部によって検出される振幅が小さくなるように、前記第１および第２の位相調整回路を制御するものである
ことを特徴とする受信回路。
【請求項１５】
請求項１３および１４のいずれか一つに記載の受信回路において、
前記位相調整制御部は、前記第１および第２の信号の位相が互いに近づくかまたは遠ざかるように、前記第１および第２の位相調整回路を制御する
ことを特徴とする受信回路。
【請求項１６】
請求項１３および１４のいずれか一つに記載の受信回路において、
前記第１および第２の位相調整回路のそれぞれは、抵抗および容量を備えたローパスフィルタであり、
前記抵抗および容量の少なくとも一方は、前記位相調整制御部の制御によって素子値の変更が可能な可変素子である
ことを特徴とする受信回路。
【請求項１７】
請求項１３および１４のいずれか一つに記載の受信回路において、
前記第１および第２の位相調整回路のそれぞれは、抵抗および容量、および前記抵抗の一端に接続されたＤＣバイアス源を備えたハイパスフィルタであり、
前記抵抗および容量の少なくとも一方は、前記位相調整制御部の制御によって素子値の変更が可能な可変素子である
ことを特徴とする受信回路。
【請求項１８】
請求項１３および１４のいずれか一つに記載の受信回路において、
前記位相調整制御部によって前記第１および第２の位相調整回路を制御した後、前記フィルタ制御部によって前記複素フィルタ回路における素子値制御部を制御する
ことを特徴とする受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムに関し、特に、複素フィルタ回路およびこれを備えた受信回路に関する。
【背景技術】
【０００２】
一般に、Ｌｏｗ−ＩＦ方式などのスーパーへテロダイン方式の無線通信レシーバーシステムでは、イメージ信号除去のために複素フィルタ回路が用いられる（たとえば、非特許文献１参照）。図１４は、従来のＬｏｗ−ＩＦ方式の受信回路の構成を示す。ＬＮＡ（Low Noise Amplifier）１０は、図示していないアンテナなどで受信した直交変調された受信信号を増幅する。直交復調器２０は、ＬＮＡ１０によって増幅された受信信号を中間周波数にダウンコンバートしつつ直交復調を行い、位相が互いに９０度ずれたＩ信号およびＱ信号を生成する。ＶＧＡ（Variable Gain Amplifier）３０ａおよび３０ｂは、それぞれ、Ｉ信号およびＱ信号を増幅する。複素フィルタ回路４０Ａは、ＶＧＡ３０ａおよび３０ｂによってそれぞれ増幅されたＩ信号およびＱ信号を入力し、これら信号についてイメージ除去を行う。信号処理部５０は、Ａ／Ｄ変換機能を有しており、複素フィルタ回路４０Ａを通過した信号のデジタル変換を行い、デジタル変換後のデータを元にさまざまな処理を行う。
【０００３】
複素フィルタ回路４０Ａの入力、すなわち、直交復調器２０の出力には、原理上、所望信号だけではなく所望信号と異符号の周波数成分のイメージ信号がノイズ成分として含まれている。複素フィルタ回路４０Ａは、所望信号を通過させ、イメージ信号を低減させると働きをする。そのため、一般に、複素フィルタ回路の伝達特性は、所望信号の周波数帯のゲインが高く、イメージ信号の周波数帯のゲインが低いのが理想である。このゲイン差をイメージ除去比と呼んでいる。そして、複素フィルタ回路にはイメージ除去比を高く保つことが要求される。
【非特許文献１】Shahrzad Tadjpour, Ellie Cijvat, Emad Hegazi and Asad Abidi, "A 900 MHz Dual Conversion, Low-IF GSM Receiver in 0.35um CMOS", IEEE International Solid-State Circuits Conference, 2001 Digest of technical papers,18.5,pp.292-293
【発明の開示】
【発明が解決しようとする課題】
【０００４】
今後、無線通信システムについて、さらなる低消費電力化や小型化が求められる。複素フィルタ回路の消費電力および回路面積を低減するには、複素フィルタ回路をトランスコンダクタおよび容量からなるＧｍ−Ｃフィルタとして構成し、さらに、トランスコンダクタンス（ｇｍ）および容量値（Ｃ）の双方を小さくするのが効果的である。しかし、素子値を小さくすることによって、複素フィルタ回路におけるＩ信号処理系およびＱ信号処理系の間で相対する素子のミスマッチであるＩＱミスマッチが増大し、複素フィルタ回路のイメージ除去比が劣化してしまう。
【０００５】
図１５は、複素フィルタ回路の伝達特性を示したグラフである。ＩＱミスマッチが生じている複素フィルタ回路の伝達特性は、理想特性と比べ、ちょうどイメージ信号の周波数帯域において伝達特性が大きく変化している。このように、ＩＱミスマッチによる影響は、イメージ周波数帯域で顕著に表れ、ほんのわずかな素子の誤差がイメージ除去比の大幅な劣化につながる。したがって、複素フィルタ回路の低消費電力化および小面積化を図る場合には、何らかの方法でＩＱミスマッチを低減する必要がある。
【０００６】
これまでのＩＱミスマッチの低減方法は、直交復調器に入力される局部発振信号の位相誤差に着目したものであった。すなわち、直交復調器に入力される局部発振信号の位相誤差がＩＱ信号の位相誤差となって現れるため、この局部発振信号の位相誤差を低減しようとするものであった。しかし、この方法では、複素フィルタ回路におけるゲイン誤差の補償が本質的に困難である。
【０００７】
また、複素フィルタ回路のさらなる低消費電力化および小面積化を追求すると、局部発振信号の位相誤差よりも素子誤差に起因する特性劣化の方がより深刻となることが予想される。したがって、複素フィルタ回路における素子誤差に着目したＩＱミスマッチの低減手法の確立が必要である。
【０００８】
上記問題に鑑み、本発明は、複素フィルタ回路およびこれを備えた直交変調信号の受信回路におけるＩＱミスマッチを低減して、イメージ除去比を向上させることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明が講じた手段は、直交位相関係にある第１および第２の信号のそれぞれを入力とする第１および第２のフィルタ回路を備えた複素フィルタ回路であって、第１および第２のフィルタ回路は、それぞれ、素子値が変更可能な可変素子を少なくとも一つ有するものであり、本複素フィルタ回路は、第１および第２のフィルタ回路間で相対する可変素子の素子値の絶対値が互いに逆方向に増減するように、これら可変素子の素子値を変更する素子値制御部を備えたものとする。
【００１０】
この発明によると、素子値制御部によって、第１および第２のフィルタ回路間で相対する素子の素子値の絶対値が互いに逆方向に増減するように素子値調整が行われる。これにより、第１および第２のフィルタ回路間の素子値ばらつきが改善され、複素フィルタ回路のＩＱミスマッチが低減し、イメージ除去比が向上する。また、複素フィルタ回路において相対する両可変素子の素子値が制御されるため、各可変素子の可変範囲が比較的小さくて済む。
【００１１】
好ましくは、素子値制御部は、第１および第２のレジスタ群を有し、第１のレジスタ群に設定された値に基づいて、第１および第２のフィルタ回路間で相対する第１の可変素子の素子値の絶対値が互いに逆方向に増減するように、これら第１の可変素子の素子値を変更するとともに、第２のレジスタ群に設定された値に基づいて、第１および第２のフィルタ回路間で相対する第２の可変素子の素子値の絶対値が同方向に増減するように、これら第２の可変素子の素子値を変更するものとする。
【００１２】
この発明によると、第１のレジスタ群に設定された値に基づいて複素フィルタ回路のフィルタ帯域の調整が行われるとともに、第２のレジスタ群に設定された値に基づいて複素フィルタ回路のＩＱミスマッチが低減される。
【００１３】
また、上記課題を解決するために本発明が講じた手段は、直交位相関係にある第１および第２の信号のそれぞれを入力とする第１および第２のフィルタ回路を備えた複素フィルタ回路として、第１および第２のフィルタ回路のいずれか一方は、素子値が変更可能な可変素子を少なくとも一つ有するものであり、本複素フィルタ回路は、第１および第２のフィルタ回路のいずれか一方における可変素子の素子値を変更する素子値制御部を備えたものとする。
【００１４】
この発明によると、素子値制御部によって、第１および第２のフィルタ回路のいずれか一方における可変素子の素子値が変更される。これにより、第１および第２のフィルタ回路間の素子値ばらつきが改善され、複素フィルタ回路のＩＱミスマッチが低減し、イメージ除去比が向上する。
【００１５】
具体的には、第１のフィルタ回路は、第１の信号を入力とする第１のトランスコンダクタと、一端が第１のトランスコンダクタの出力側に接続された容量と、第２のフィルタ回路の出力を入力とし、第１のトランスコンダクタの出力側に接続された第２のトランスコンダクタとを有するものとする。また、第２のフィルタ回路は、第２の信号を入力とする第１のトランスコンダクタと、一端が第１のトランスコンダクタの出力側に接続された容量と、第１のフィルタ回路の出力を入力とし、第１のトランスコンダクタの出力側に接続された第２のトランスコンダクタとを有するものとする。そして、第１および第２のフィルタ回路のそれぞれにおける第２のトランスコンダクタの素子値は、互いに異符号であるものとする。
【００１６】
この発明によると、複素フィルタ回路がＧｍ−Ｃフィルタとして構成され、複素フィルタ回路の消費電力および回路面積が低減する。
【００１７】
また、上記課題を解決するために本発明が講じた手段は、直交変調信号の受信回路として、受信信号を直交復調する直交復調器と、直交復調器によって直交復調された直交位相関係にある信号を受ける上記の複素フィルタ回路と、実信号および実信号に含まれるイメージ信号を模擬した模擬イメージ信号のいずれか一方を、選択的に、本受信回路に入力する信号切り替え器と、複素フィルタ回路を通過した信号の振幅を検出する振幅検出部と、振幅検出部によって検出された振幅に基づいて、複素フィルタ回路における素子値制御部を制御するフィルタ制御部とを備えたものとする。ここで、フィルタ制御部は、信号切り替え器によって本受信回路に模擬イメージ信号が入力されている状態で、振幅検出部によって検出される振幅が小さくなるように、素子値制御部を制御するものとする。
【００１８】
この発明によると、信号切り替え器によって模擬イメージ信号が受信回路に入力された状態で、振幅検出部によって検出される模擬イメージ信号の振幅が小さくなるように、複素フィルタ回路における素子値制御部が制御され、素子値調整が行われる。これにより、信号切り替え器から複素フィルタ回路に至るまでの信号処理系におけるＩＱミスマッチが複素フィルタ回路の素子値調整によって低減され、より高いイメージ除去比が実現される。
【００１９】
具体的には、上記受信回路は、模擬イメージ信号を生成する模擬イメージ信号生成部を備えているものとする。
【００２０】
また、具体的には、模擬イメージ信号生成部は、模擬イメージ信号として、直交位相関係にある第１および第２の信号のそれぞれを生成する第１および第２のセレクタ回路を有し、第１のセレクタ回路は、模擬イメージ信号の論理レベルＨｉおよびＬｏｗのそれぞれに相当する第１および第２の電圧を入力し、第１の信号として、模擬イメージ信号の４倍の周波数に相当する制御クロック信号の２周期ごとに第１および第２の電圧を切り替えて出力するものであり、第２のセレクタ回路は、第１および第２の電圧を入力し、第２の信号として、制御クロック信号の２周期ごとに、かつ、第１の信号から制御クロック信号の１周期分ずらして、第１および第２の電圧を切り替えて出力するものとする。
【００２１】
また、具体的には、模擬イメージ信号生成部は、直交復調後のイメージ信号に相当する信号を、所定の周波数の局部信号でミキシングするミキサを有し、このミキサの出力を模擬イメージ信号として出力するものとする。これにより、比較的小さな回路規模で模擬イメージ信号生成部が実現される。
【００２２】
さらに具体的には、上記ミキサに入力される局部発振信号の周波数は、直交復調器に入力される局部発振信号の周波数と実質的に等しいものとする。
【００２３】
また、さらに具体的には、上記ミキサに入力される局部発振信号の周波数は、直交復調器に入力される局部発振信号の周波数から直交復調後のイメージ信号の周波数の２倍に相当する周波数だけずれた周波数と実質的に等しいものとする。
【００２４】
また、具体的には、振幅検出部は、入力信号をデジタル変換するＡ／Ｄ変換部と、Ａ／Ｄ変換部の出力から所定の周波数帯域のデジタル値を抽出するバンドパスフィルタ部と、バンドパスフィルタ部によって抽出されたデジタル値に演算を施して上記振幅を算出する演算部とを有するものとする。
【００２５】
好ましくは、フィルタ制御部は、間欠的に素子値制御部を制御するものとする。これにより、電源電圧の変化や温度変化に追従して、高いイメージ除去比が達成される。
【００２６】
また、具体的には、上記の受信回路において、信号切り替え器は、直交復調器に実信号および模擬イメージ信号のいずれか一方を選択的に入力するものであり、当該受信回路は、直交復調器から出力された直交位相関係にある第１および第２の信号のそれぞれの位相を調整する第１および第２の位相調整回路と、振幅検出部によって検出された振幅に基づいて、第１および第２の位相調整回路を制御する位相調整制御部とを備えたものとする。ここで、位相調整制御部は、信号切り替え器によって直交復調器に模擬イメージ信号が入力されているとき、振幅検出部によって検出される振幅が小さくなるように、第１および第２の位相調整回路を制御するものとする。
【００２７】
この発明によると、信号切り替え器によって模擬イメージ信号が受信回路に入力された状態で、振幅検出部によって検出される模擬イメージ信号の振幅が小さくなるように、第１および第２の位相調整回路が制御される。これにより、位相調整を加えた、受信回路全体としてのＩＱミスマッチ調整が可能となり、より高いイメージ除去比が実現される。
【００２８】
また、本発明が講じた手段は、直交変調信号の受信回路として、受信信号を直交復調する直交復調器と、直交復調器から出力された直交位相関係にある第１および第２の信号のそれぞれの位相を調整する第１および第２の位相調整回路と、第１および第２の信号を受ける上記の複素フィルタ回路と、複素フィルタ回路を通過した信号の振幅を検出する振幅検出部と、振幅検出部によって検出された振幅に基づいて、複素フィルタ回路における素子値制御部を制御するフィルタ制御部と、振幅検出部によって検出された振幅に基づいて、第１および第２の位相調整回路を制御する位相調整制御部とを備えたものとする。ここで、フィルタ制御部は、振幅検出部によって検出される振幅が小さくなるように、素子値制御部を制御するものとする。また、位相調整制御部は、振幅検出部によって検出される振幅が小さくなるように、第１および第２の位相調整回路を制御するものとする。
【００２９】
この発明によると、実信号が受信回路に入力された状態で、振幅検出部によって検出される実信号の振幅が小さくなるように、複素フィルタ回路における素子値制御部が制御され、素子値調整が行われるとともに、第１および第２の位相調整回路が制御される。これにより、位相調整およびゲイン調整を含む、受信回路全体としてのＩＱミスマッチ調整が可能となり、より高いイメージ除去比が実現される。
【００３０】
具体的には、上記の位相調整制御部は、第１および第２の信号の位相が互いに近づくかまたは遠ざかるように、第１および第２の位相調整回路を制御するものとする。
【００３１】
また、具体的には、第１および第２の位相調整回路のそれぞれは、抵抗および容量を備えたローパスフィルタであり、この抵抗および容量の少なくとも一方は、位相調整制御部の制御によって素子値の変更が可能な可変素子であるとする。
【００３２】
また、具体的には、第１および第２の位相調整回路のそれぞれは、抵抗および容量、およびこの抵抗の一端に接続されたＤＣバイアス源を備えたハイパスフィルタであり、この抵抗および容量の少なくとも一方は、位相調整制御部の制御によって素子値の変更が可能な可変素子であるとする。
【００３３】
また、位相調整制御部によって第１および第２の位相調整回路を制御した後、フィルタ制御部によって複素フィルタ回路における素子値制御部を制御することが好ましい。
【発明の効果】
【００３４】
以上のように、本発明によると、複素フィルタ回路およびこれを備えた直交変調信号の受信回路のＩＱミスマッチが低減され、高いイメージ除去比が得られる。したがって、ＩＱミスマッチが生じやすい比較的小規模な素子や低消費電力の素子などを用いて複素フィルタ回路を構成することが可能となり、複素フィルタ回路および受信回路の消費電力および回路面積が低減される。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００３６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る受信回路の構成を示す。本実施形態に係る受信回路は、ＬＮＡ１０、直交復調器２０、ＶＧＡ３０ａおよび３０ｂ、複素フィルタ回路４０、信号切り替え器６０、振幅検出部７０、フィルタ制御部８０、および模擬イメージ信号生成部１００を備えている。以下、本発明において特徴的な構成要素について詳細に説明する。なお、本実施形態に係る受信回路において、図１４に示した従来の受信回路における構成要素と同様のものについては、図１４に付した符号でそれぞれを参照し、これらの説明は省略する。
【００３７】
図２は、複素フィルタ回路４０の構成を示す。本実施形態に係る複素フィルタ回路４０は、Ｉ信号を処理するフィルタ回路４１ａ、Ｑ信号を処理するフィルタ回路４１ｂ、および素子値制御部４２の大きく３つの構成要素からなる。複素フィルタ回路４０は、低消費電力を重視してＧｍ−Ｃフィルタの構成をしている。具体的には、フィルタ回路４１ａは、Ｉ信号を入力とするトランスコンダクタ４１１ａ、一端がトランスコンダクタ４１１ａに接続された容量４１２ａ、およびフィルタ回路４１ｂの出力を入力とし、トランスコンダクタ４１１ａの出力側に接続されたトランスコンダクタ４１３ａを備えている。フィルタ回路４１ｂは、Ｑ信号を入力とするトランスコンダクタ４１１ｂ、一端がトランスコンダクタ４１１ｂに接続された容量４１２ｂ、およびフィルタ回路４１ａの出力を入力とし、トランスコンダクタ４１１ｂの出力側に接続されたトランスコンダクタ４１３ｂを備えている。フィルタ回路４１ａおよび４１ｂのそれぞれの構成は、トランスコンダクタ４１３ａおよび４１３ｂの素子値、すなわち、トランスコンダクタンス（以下、単にｇｍと表記する）が互いに異符号となっているほかは、実質同一となっている。
【００３８】
なお、複素フィルタ回路４０の構成はこの限りではなく、上記のフィルタ回路４１ａおよび４１ｂが多段に接続されたものであってもよい。ただし、Ｇｍ−Ｃフィルタ構成である以上、複素フィルタ回路４０は、Ｉ信号処理系およびＱ信号処理系にそれぞれトランスコンダクタ（本実施形態ではトランスコンダクタ４１１ａおよび４１１ｂ）および容量（本実施形態では容量４１２ａおよび４１２ｂ）を備え、かつ、Ｉ信号処理系およびＱ信号処理系との間に交差接続されたトランスコンダクタのペア（本実施形態ではトランスコンダクタ４１３ａおよび４１３ｂ）を備えているものとする。
【００３９】
ここで、複素フィルタ回路４０におけるＩＱミスマッチとは、フィルタ回路４１ａおよび４１ｂの間で相対する素子の素子値の絶対値が異なることを言う。たとえば、トランスコンダクタ４１１ａおよび４１１ｂのそれぞれのｇｍ、容量４１２ａおよび４１２ｂのそれぞれの容量値（以下、単にＣと表記する）、トランスコンダクタ４１３ａおよび４１３ｂのそれぞれのｇｍの絶対値が、相異なることを言う。このＩＱミスマッチによって、複素フィルタ回路４０のイメージ除去比が劣化することはすでに述べたとおりである。
【００４０】
素子値制御部４２は、複素フィルタ回路４０における各素子の素子値を調整する。一般に、フィルタには、素子値のばらつきに起因するフィルタ帯域のばらつきを抑制するための素子値調整機能が求められる。素子値制御部４２は、このフィルタ帯域調整のための素子値調整機能を有しており、フィルタ回路４１ａおよび４１ｂの間で相対する素子の素子値の絶対値が同方向に増減するようにこれら素子値を調整する。一方、ＩＱミスマッチを低減するためには、Ｉ信号処理系およびＱ信号処理系の間で相対する素子の素子値の絶対値が互いに逆方向に増減するようにこれら素子値を調整する必要がある。素子値制御部４２は、さらに、このＩＱミスマッチ低減のための素子値調整機能をも有しており、フィルタ回路４１ａおよび４１ｂの間で相対する素子の素子値の絶対値が互いに近づく方向にこれら素子値を調整する。すなわち、素子値制御部４２は、フィルタ回路４１ａおよび４１ｂに対して互いに逆方向の素子値調整を行う。素子値制御部４２が上記の２種類の素子値調整機能を併せ持つことにより、本発明に係る複素フィルタ回路４０は、精度のよいフィルタ帯域および高いイメージ除去比の双方を有するものとなる。
【００４１】
図３は、素子値制御部４２の構成を示す。素子値制御部４２は、フィルタ帯域を調整するためのレジスタ群４２１およびバイアス回路４２２、およびＩＱミスマッチを低減するためのレジスタ群４２３を有する。バイアス回路４２２の出力信号はレジスタ群４２１に設定された値に応じて変化する。これにより、フィルタ回路４１ａ内のトランスコンダクタ４１１ａ、フィルタ回路４１ｂ内のトランスコンダクタ４１１ｂ、および交差接続されたトランスコンダクタ４１３ａおよび４１３ｂは、各ｇｍの絶対値が同方向に増減するように制御される。言うまでもなく、フィルタ伝達特性の形状を崩さないためにも、各ｇｍの増減率が一定となるように制御することが望ましい。
【００４２】
一方、フィルタ回路４１ａ内の容量４１２ａおよびフィルタ回路４１ｂ内の容量４１２ｂの各Ｃは、レジスタ群４２２に設定された値に従って、互いに逆方向の素子値調整が行われる。すなわち、容量４１２ａのＣについて増加または減少の制御が行われるとき、容量４１２ｂのＣについては減少または増加の制御が行われる。このような素子値調整方法の一具体例として、図３に示したように、容量４１２ａおよび４１２ｂのそれぞれをスイッチによって接続の有無の制御が可能な複数の容量で構成し、これらスイッチをレジスタ群４２３に設定された値で制御し、容量４１２ａおよび４１２ｂの各Ｃをデジタル制御するようにする。ここで、フィルタ回路４１ａおよび４１ｂのそれぞれを互いに逆の論理で制御するようにする。これにより、容量４１２ａを構成するある容量のスイッチがオンとなると、これに相対する容量４１２ａを構成する容量のスイッチがオフとなり、容量４１２ａおよび４１２ｂのＣが互いに逆方向に制御される。
【００４３】
図４は、素子値制御部４２の別の構成を示す。この構成では、レジスタ群４２１に設定された値に従って、フィルタ回路４１ａ内の容量４１２ａおよび４１２ｂの容量値も制御されるようになっている。すなわち、複素フィルタ回路４０におけるトランスコンダクタおよび容量の各素子値を制御してフィルタ帯域が調整されるようになっている。図３の構成では、ｇｍ調整のみでフィルタ帯域調整が行われるため、たとえば、各トランスコンダクタの構成によってｇｍの可変範囲が十分に大きくとれない場合には、フィルタ帯域調整が困難となるおそれがある。これに対して、図４に示した構成では、ｇｍおよびＣの双方の調整によってフィルタ帯域調整が行われるため、より広範囲なフィルタ帯域調整が可能である。
【００４４】
なお、フィルタ帯域調整を容量４１２ａおよび４１２ｂの素子値調整のみで行うようにしてもよい。また、ＩＱミスマッチ調整をｇｍ調整、あるいは、ｇｍおよびＣの双方の調整によって行うようにしてもよい。このように、トランスコンダクタ４１１ａおよび４１１ｂのペア、容量４１２ａおよび４１２ｂのペア、およびトランスコンダクタ４１３ａおよび４１３ｂのペアの少なくとも１組について素子値調整を行うことにより、ＩＱミスマッチ調整は可能である。調整対象となる素子が少ないほど、複素フィルタ回路４０の構成が簡単となる。これらペアの中でも前２組が特にイメージ除去性能に大きく影響するため、この２組のいずれか一方については素子値調整を行うようにすることが好ましい。さらに好ましくは、ＩＱミスマッチ調整を行う場合、非常に小さな割合で素子値を変化させる必要があるため、より高精度な調整が可能な容量４１２ａおよび４１２ｂをＩＱミスマッチ低減のための調整対象素子とするのがよい。
【００４５】
また、素子値調整後の電圧変動や温度変動によるフィルタ帯域およびイメージ除去比の劣化を防ぐためにも、バイアス回路４２２に電圧特性補償回路や温度特性補償回路などを設けることが好ましい。特に、Ｇｍ−Ｃフィルタの場合、トランスコンダクタの電圧変動および温度変動が大きいため、これら補償回路を設けることによって、素子値調整後も高性能が維持される。
【００４６】
次に、模擬イメージ信号生成部１００について説明する。模擬イメージ信号生成部１００は、直交復調後の実際のイメージ信号を模擬した模擬イメージ信号を生成する。ここで言う模擬イメージ信号とは、周波数成分ｆ１を主に持つ模擬イメージＩ信号およびこれよりも位相が９０度進んだ模擬イメージＱ信号の二つを総称したものである。具体的には、模擬イメージ信号生成部１００は、イメージＩ信号およびイメージＱ信号のそれぞれに相当する模擬イメージＩ信号および模擬イメージＱ信号を生成する。
【００４７】
ここで、複素フィルタ回路４０が実際に抽出したい信号を、
所望信号：周波数ｆ１を含む帯域の信号
とする。この場合、複素フィルタ回路４０におけるフィルタ回路４１ａおよび４１ｂのそれぞれに入力される信号は、
所望Ｉ信号：周波数ｆ１を含む帯域の信号
所望Ｑ信号：所望Ｉ信号の位相を９０度遅らせた（または進めた）信号
となる。この場合、複素フィルタ回路４０が除去すべきイメージ信号は、
イメージＩ信号：周波数ｆ１を含む帯域の信号
イメージＱ信号：所望Ｉ信号の位相を９０度進めた（または遅らせた）信号
である。すなわち、所望信号とイメージ信号との違いはＩ信号に対するＱ信号の位相のずれが逆になっているだけである。なお、Ｉ信号に対して±９０度の位相のずれがあるＱ信号のいずれが所望信号であり、いずれがイメージ信号であるかは無線通信システムの仕様によって異なり、いずれの場合もあり得る。以下、便宜のために、
所望Ｉ信号：周波数ｆ１を含む帯域の信号
所望Ｑ入力：所望Ｉ信号の位相を９０度遅らせた信号
イメージＩ信号：周波数ｆ１を含む帯域の信号
イメージＱ信号：所望Ｉ信号の位相を９０度進めた信号
と仮定して説明する。なお、無線通信システムの仕様に応じて、適宜、所望信号およびイメージ信号を上記と逆の意味に捕らえればよい。
【００４８】
図５は、模擬イメージ信号生成部１００の構成を示す。セレクタ回路１０１および１０２は、それぞれ、模擬イメージ信号の論理レベルＨｉおよびＬｏｗのそれぞれに相当する電圧ＶＨおよびＶＬを入力する。そして、スイッチ制御部１０３から出力される制御信号ＳＥＬＩおよびＳＥＬＱに従って、電圧ＶＨおよびＶＬを切り替えて模擬イメージＩ信号および模擬イメージＱ信号を出力する。セレクタ回路１０１は、制御信号ＳＥＬＩがＨｉのとき電圧ＶＨを出力し、制御信号ＳＥＬＩがＬｏｗのとき電圧ＶＬを出力する。セレクタ回路１０２は、制御信号ＳＥＬＱがＨｉのとき電圧ＶＨを出力し、Ｌｏｗのとき電圧ＶＬを出力する。スイッチ制御部１０３は、２ビットカウンタ１０４のカウント値ｃｏｎｔに応じて、制御信号ＳＥＬＩおよびＳＥＬＱを生成する。具体的には、ｃｏｎｔ［１，０］が“０ｂ００”のとき制御信号ＳＥＬＩおよびＳＥＬＱは（Ｈ，Ｈ）となり、“０ｂ０１”のとき（Ｈ，Ｌ）となり、“０ｂ１０”のとき（Ｌ，Ｌ）となり、“０ｂ１１”のとき（Ｌ，Ｈ）となる。２ビットカウンタ１０４には、模擬イメージ信号の４倍の周波数に相当する制御クロック信号を入力する。
【００４９】
上記構成の模擬イメージ信号生成部１００の利点は、４×ｆ１の周波数の制御クロック信号に基づいて、タイミングに注意しながら制御信号ＳＥＬＩおよびＳＥＬＱを生成するだけで、セレクタ回路１０１および１０２によって容易に模擬イメージ信号が生成される点にある。
【００５０】
図６は、模擬イメージ信号生成に係るタイミングチャートである。図６に示したように、制御信号ＳＥＬＩおよびＳＥＬＱのそれぞれの論理レベルは、１／ｆ１の半分の周期で切り替わる。さらに、制御信号ＳＥＬＱの位相は、制御信号ＳＥＬＩよりも１／（４×ｆ１）の周期分だけ、すなわち、９０度だけ進んでいる。模擬イメージＩ信号および模擬イメージＱ信号は、それぞれ、制御信号ＳＥＬＩおよびＳＥＬＱに同期している。したがって、模擬イメージＱ信号は、周波数ｆ１の模擬イメージＩ信号よりも位相が９０度進んだものとなっている。
【００５１】
なお、模擬イメージ信号の振幅は、複素フィルタ回路４０の入力ダイナミックレンジ内で、できるだけ大きくすることが好ましい。また、セレクタ回路１０１および１０２の後段にローパスフィルタなどを挿入して、模擬イメージ信号のグリッチや高調波を落とすようにしてもよい。
【００５２】
次に、振幅検出部７０について説明する。後述するが、振幅検出部７０は、本実施形態に係る受信回路に模擬イメージ信号が入力されている場合に、この模擬イメージ信号の振幅を検出する。図７は、振幅検出部７０の構成を示す。Ａ／Ｄ変換部７１におけるＡ／Ｄ変換器７１１ａおよび７１１ｂは、それぞれ、複素フィルタ回路４０から出力されたＩ系統およびＱ系統の信号をデジタル値に変換する。バンドパスフィルタ部７２におけるバンドパスフィルタ回路７２１ａおよび７２１ｂは、それぞれ、Ａ／Ｄ変換器７１１ａおよび７１１ｂの出力から周波数ｆ１の信号成分に相当するデジタル値を抽出する。演算部７３における２乗回路７３１ａおよび７３１ｂは、それぞれ、バンドパスフィルタ部５２によって抽出されたＩ系統およびＱ系統のデジタル値を２乗する。そして、演算部５３における加算器５３２は、２乗回路５３１ａおよび５３１ｂによって２乗された値を加算して、その加算結果を、検出振幅として出力する。
【００５３】
なお、無線通信レシーバーシステムは、受信処理用に上記のＡ／Ｄ変換部７１、バンドパスフィルタ部７２、および演算部７３を元来備えている。したがって、元来備わっているこれら各部をそのまま、あるいは、一部変更して、模擬イメージ信号の振幅検出に用いることで、回路のオーバーヘッドが少なくなる。
【００５４】
また、ＩＱ両系統の信号から振幅を検出するのではなく、いずれか一系統の信号振幅を検出するようにしてもよい。この場合、Ａ／Ｄ変換器、バンドパスフィルタ回路、および２乗回路が各１個で済むため、回路が簡略化できる。
【００５５】
また、バンドパスフィルタ部７２に、抽出した信号をより低周波数領域へダウンコンバートする機能を持たせるようにしても、あるいは、演算部７３において、２乗回路に代えて、たとえば、与えられた信号の絶対値を算出する回路を設けるようにしても、本発明が奏する効果は何ら損なわれることはない。
【００５６】
図１に戻り、信号切り替え器６０は、複素フィルタ回路４０への入力の切り替えを行う。具体的には、信号切り替え器６０は、ＶＧＡ３０ａおよび３０ｂから出力された受信信号（本実施形態では、直交復調後のＩ信号およびＱ信号）と、模擬イメージ信号生成部１００によって生成された模擬イメージ信号（本実施形態では、模擬イメージＩ信号および模擬イメージＱ信号）とを切り替える。
【００５７】
フィルタ制御部８０は、振幅検出部７０によって検出された模擬イメージ信号の振幅が小さくなるように複素フィルタ回路４０を制御する。具体的には、フィルタ制御部８０は、素子値制御部４２におけるＩＱミスマッチ調整用のレジスタ群４２３に値を設定することによって、複素フィルタ回路４０における各素子の素子値調整を制御する。
【００５８】
次に、本実施形態に係る受信回路の動作、特に、複素フィルタ回路４０における素子の素子値調整動作について説明する。まず、信号切り替え器６０によって、複素フィルタ回路４０の入力が模擬イメージ信号に切り替えられる。そして、振幅検出部７０によって、複素フィルタ回路４０を通過した信号の振幅が検出される。検出された振幅はフィルタ制御部８０に与えられ、フィルタ制御部８０によって、素子値制御部４２におけるレジスタ群４２３に値が設定される。そして、この設定された値に従って、複素フィルタ回路４０における各素子の素子値が調整され、複素フィルタ回路４０の伝達特性が変更される。模擬イメージ信号は、この変更後の伝達特性を有する複素フィルタ回路４０によって再度フィルタリング処理され、振幅検出部７０によってその振幅が検出される。上記の動作を繰り返すことによって、複素フィルタ回路４０を通過した模擬イメージ信号の振幅が極小あるいは最小となる。その後、信号切り替え器６０によって、複素フィルタ回路４０の入力が通常の受信信号に切り替えられ、素子値調整後の複素フィルタ回路４０によって受信信号のフィルタリング処理が行われる。なお、ＩＱミスマッチ低減を目的とした素子値調整を行う前に、複素フィルタ回路４０についてフィルタ帯域調整を行っておくとよい。
【００５９】
以上、本実施形態によると、模擬イメージ信号の振幅が小さくなるように複素フィルタ回路における素子の素子値が調整され、この素子値調整後の複素フィルタ回路によって実際の受信信号のフィルタリング処理が行われる。すなわち、実際の受信信号が極めて高いイメージ除去比でフィルタリング処理される。しかも、本実施形態に係る複素フィルタ回路は、Ｇｍ−Ｃフィルタとして構成されるため、低消費電力かつ低回路面積が実現される。
【００６０】
なお、信号切り替え器６０を、ＶＧＡ３０ａおよび３０ｂの後段ではなく前段に設けるようにしてもよいし、ＶＧＡ３０ａおよび３０ｂ以外の回路要素が付加されている場合にはこれらの前段に設けるようにしてもよい。これにより、複素フィルタ回路４０だけはなくＶＧＡ３０ａおよび３０ｂなどのＩＱミスマッチをも加味した複素フィルタ回路４０の素子値調整が行われる。
【００６１】
また、複素フィルタ回路４０におけるフィルタ回路４１ａおよび４１ｂのいずれか一方における素子の素子値のみを調整するようにしてもよい。すなわち、複素フィルタ回路４０における片系だけを制御可能にして素子値調整を行うようにしてもよい。片系のみの制御であっても、イメージ信号の振幅が小さくなるように素子値調整を行うことにより、上記と同様の効果が奏される。しかし、好ましくは、上述したように相対する両素子について素子値調整を行うものとする。ＩＱミスマッチは相対する素子相互間の誤差であり、片方の素子の素子値を固定して誤差を解消するよりも両方の素子の素子値を調整して誤差を解消する方が、素子値調整に要する時間が短縮でき、また、各素子の可変範囲が比較的小さくて済み、低消費電力および小回路面積の観点から好ましいからである。
【００６２】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る受信回路の構成を示す。本実施形態に係る受信回路は、第１の実施形態に係る受信回路と模擬イメージ信号の生成および与え方に変更を加えたものである。すなわち、本実施形態に係る受信回路は、模擬イメージ信号生成部２００および信号切り替え器６２を備えている。これ以外の構成要素については、第１の実施形態に係る受信回路と同様であるため、これら構成要素、および複素フィルタ回路４０における素子の素子値調整動作については、詳細な説明を省略する。
【００６３】
直交復調器２０におけるミキサ２１ａおよび２１ｂは、それぞれ、入力した信号について、互いに位相が９０度ずれた局部発振信号ＬＯ（Ｉ）およびＬＯ（Ｑ）でミキシング処理を行う。本実施形態に係る受信回路では、直交復調器２０に直交復調前のイメージ信号を模擬した模擬イメージ信号を与えることによって、模擬イメージＩ信号および模擬イメージＱ信号が生成され、複素フィルタ回路４０にこれら模擬イメージＩ信号および模擬イメージＱ信号が入力される。この直交復調前の模擬イメージ信号を生成するのが模擬イメージ信号生成部２００である。
【００６４】
直交復調前のイメージ信号の周波数をｆ２とし、局部発振信号ＬＯ（Ｉ）およびＬＯ（Ｑ）の周波数をｆ３とする。このとき、直交復調前の所望信号の周波数は２×ｆ３−ｆ２で表される。したがって、直交復調後のイメージ信号の周波数は、ｆ２＜ｆ３のときｆ３−ｆ２となり、ｆ２＞ｆ３のときｆ２−ｆ３となる。すなわち、複素フィルタ回路４０に入力されるイメージ信号の周波数をｆ１とするとｆ１＝｜ｆ３−ｆ２｜という関係式が成り立つ。模擬イメージ信号生成部２００は、この関係式を満たすような周波数ｆ２の信号を模擬イメージ信号として出力する。この模擬イメージ信号は、直交復調器２０によって所望の周波数ｆ１の模擬イメージＩ信号および模擬イメージＱ信号に変換され、これら模擬イメージＩ信号および模擬イメージＱ信号が複素フィルタ回路４０に入力された状態で、複素フィルタ回路４０における素子の素子値調整が行われる。これについては、第１の実施形態で説明したとおりである。
【００６５】
なお、直交復調器２０から周波数ｆ２＋ｆ３の高調波信号も出力されるが、ｆ２＋ｆ３＞＞ｆ１であるため複素フィルタ回路４０によってカットされるため、特に問題は生じない。
【００６６】
模擬イメージ信号生成部２００は、ＰＬＬ（Phase Locked Loop）回路で実現してもよいし、たとえば、次のように構成してもよい。図９は、模擬イメージ信号生成部２００の構成を示す。ミキサ２０２は、直交変調後のイメージ信号に相当する周波数ｆ１の信号を、局部発振周波数ｆ３またはｆ３±２×ｆ１でミキシングして模擬イメージ信号を出力する。
【００６７】
（局部発振周波数がｆ３の場合）
ミキサ２０２の局部発振周波数がｆ３の場合、ミキサ２０２から、二つの周波数ｆ３±ｆ１の信号が出力される。このうちいずれか一方は直交復調前の模擬イメージ信号であり、他は直交復調前の所望信号相当の信号（以下、模擬所望信号と称する）である。そして、ミキサ２０２の出力が直交復調器２０によって直交復調されると、周波数２×ｆ３±ｆ１および±ｆ１の信号が生成される。ここで、ｆ３＞＞ｆ１とすれば、周波数２×ｆ３±ｆ１の信号は複素フィルタ回路４０のフィルタ帯域外となるため無視できる。したがって、複素フィルタ回路４０は、実質的に、二つの信号、すなわち、周波数±ｆ１の信号のフィルタリング処理を行うこととなる。このうちいずれか一方は直交復調後の模擬イメージ信号であり、他は直交復調後の模擬所望信号である。
【００６８】
上述のように、ミキサ２０２の局部発振周波数がｆ３の場合、複素フィルタ回路４０には模擬イメージ信号だけではなく、模擬所望信号も入力される。したがって、振幅検出部７０からは、模擬イメージ信号および模擬所望信号の振幅の和が出力される。ここで、模擬所望信号よりも模擬イメージ信号の方が、複素フィルタ回路４０のＩＱミスマッチに対する感度が高いため、複素フィルタ回路４０について素子値調整を行うことによって模擬イメージ信号の振幅のみが大幅に減少する。したがって、たとえ模擬所望信号と模擬イメージ信号とがともに複素フィルタ回路４０に入力されても、振幅検出部７０によって検出される振幅が小さくなるように複素フィルタ回路４０について素子値調整を行うことにより、ＩＱミスマッチが低減される。
【００６９】
（局部発振周波数がｆ３±２×ｆ１の場合）
ミキサ２０２の局部発振周波数がｆ３＋２×ｆ１の場合、ミキサ２０２から、二つの周波数ｆ３＋ｆ１およびｆ３＋３×ｆ１の信号が出力される。ここで、実際の所望信号が直交復調器２０の局部発振周波数ｆ３よりもｆ１だけ負方向にずれた周波数の信号であり、実際のイメージ信号がｆ１だけ正方向にずれた周波数の信号であるとするとき、ミキサ２０２からは模擬所望信号は出力されず、直交復調前の模擬イメージ信号が出力されることとなる。ミキサ２０２の出力が直交復調器２０によって直交復調されると、周波数ｆ１および３×ｆ１の信号が生成される。ここで、ｆ１＜＜３×ｆ１であるから、周波数３×ｆ１の信号は複素フィルタ回路４０のフィルタ帯域外となるため無視できる。したがって、複素フィルタ回路４０は、実質的に、周波数ｆ１の信号、すなわち、直交復調後の模擬イメージ信号のフィルタリング処理を行うこととなる。この場合、振幅検出部７０によって検出される振幅には模擬所望信号が上乗せされていないため、複素フィルタ回路４０の素子値調整によって変化する検出振幅の度合いが、ミキサ２０２の局部発振周波数がｆ３の場合よりも大きく、より高精度な素子値調整が行いやすくなる。
【００７０】
なお、局部発振周波数がｆ３−２×ｆ１の場合も、上述と同様に、ミキサ２０２からは模擬所望信号は出力されず、直交復調前の模擬イメージ信号が出力され、複素フィルタ回路４０には直交復調後の模擬イメージ信号のみが入力される。したがって、複素フィルタ回路４０の素子値調整によって変化する検出振幅の度合いが、ミキサ２０２の局部発振周波数がｆ３の場合よりも大きく、より高精度な素子値調整が行いやすくなる。
【００７１】
模擬イメージ信号生成部２００としてＰＬＬ回路を用いた場合、回路全体の規模が大きくなってしまう。これに対して、図９に示したように、ミキサ２０２で模擬イメージ信号生成部２００を構成することによって、ＩＱミスマッチ低減機能の追加により発生する回路のオーバーヘッドが小さく抑えられ、低コスト化が図れる。
【００７２】
図８に戻り、信号切り替え器６２は、直交復調器２０への入力の切り替えを行う。具体的には、信号切り替え器６２は、ＬＮＡ１０から出力された受信信号と、模擬イメージ信号生成部２００によって生成された模擬イメージ信号とを切り替える。
【００７３】
以上、本実施形態によると、複素フィルタ回路４０やその前段のＶＧＡ３０ａおよび３０ｂなどだけではなく直交復調器２０のＩＱミスマッチまでをも加味した複素フィルタ回路４０の素子値調整が行われる。すなわち、直交復調器２０のＩＱミスマッチまでもが素子値調整後の複素フィルタ回路４０によって低減される。
【００７４】
なお、信号切り替え器６２をＬＮＡ１０の前段に設けるように変更してもよい。これにより、ＬＮＡ１０から直交復調器２０への接続パスで生じるＩＱミスマッチまでもが複素フィルタ回路４０によって低減される。
【００７５】
また、上記の第１および第２の実施形態において、模擬イメージ信号生成部１００および２００は、必ずしも受信回路の一部として備えておく必要はない。模擬イメージ信号生成部１００および２００を外部に設けて、受信回路に模擬イメージ信号を入力するようにしても、本発明が奏する効果は何ら損なわれることはない。
【００７６】
また、ＩＱミスマッチの影響がもっとも大きいと考えられるＧｍ−Ｃフィルタ構成の複素フィルタ回路４０について説明したが、これ以外のフィルタ回路、たとえば、演算増幅器、抵抗および容量を用いたフィルタ回路、ＭＯＳＦＥＴ−ＲＣ（ＭＯＳＦＥＴ、抵抗、容量および演算増幅器）を用いたフィルタ回路、ならびに、スイッチトキャパシタ回路を用いたフィルタ回路などであっても、上述したように素子値調整を行うことによって、ＩＱミスマッチを低減し、イメージ除去比を向上させることが可能である。
【００７７】
ところで、上記の第１および第２の実施形態に係る受信回路について、実際の複素フィルタ回路４０の素子値調整は、製品の工場出荷時や電源ＯＮ時などに行っても何ら支障はない。好ましくは、間欠的に素子値調整を行う。これにより、温度変化や電源電圧の変化にも追随した、より高いイメージ除去比が達成される。逆に言えば、複素フィルタ回路４０に温度変化や電圧変動対策を講じなくても、間欠的に素子値調整を行うようにすることにより、複素フィルタ回路４０のイメージ除去比が常に高く保たれる。すなわち、複素フィルタ回路４０に特別な対策を講じなくてよいため、小面積化、低消費電力化が可能となる。
【００７８】
バッテリ駆動の携帯機器等に搭載される無線通信システムは、バッテリの消費電力を下げるために間欠動作をしていることが多い。間欠的に無線通信システムの一部またはすべてがパワーダウン状態に入ると、複素フィルタ回路４０は受信信号のフィルタリング処理をする必要がない。この間欠動作中の少なくとも一部を用いることによって、システムの通常の信号処理に影響を与えることなくＩＱミスマッチ低減のための素子値調整を行うことができる。もちろん、間欠動作のたびに毎回、素子値調整を行う必要はなく、必要に応じて行えばよい。問題となるのは、バッテリの残量変化による電源変動や周辺温度の変動であるため、これらが大きく変化した場合だけに素子値調整を行うことで、素子値調整に要する電力が低減される。なお、電源変動や温度変動を検知するために検知回路を用いてもよい。または、単純に定期的に素子値調整を行ってもよい。
【００７９】
（第３の実施形態）
受信回路全体を考えた場合、ＩＱミスマッチの要因は複素フィルタ回路だけではなく、この前後に設けられたすべての回路は何らかのＩＱミスマッチを有すると言える。中には、ゲイン誤差だけでなく位相誤差も生じさせる回路がある。たとえば、ＰＬＬなどによって生成される局部発振信号ＬＯ（Ｉ）およびＬＯ（Ｑ）は、理想的には直交関係にあるべきだが、実際には位相のずれがある。この位相ずれは、直交復調後のＩ信号とＱ信号との間の位相ずれとなって現れる。また、直交復調器におけるミキサのミスマッチもまた位相誤差の要因となる。位相誤差は複素フィルタ回路単体で除去することが困難であるため、上記の位相誤差が生じた場合、先の実施形態に係る受信回路ではＩＱミスマッチを十分に除去することが困難である。
【００８０】
そこで、本発明の第３の実施形態として、ゲイン誤差補正に加え、位相誤差補正も可能な受信回路について説明する。図１０は、本発明の第３の実施形態に係る受信回路の構成を示す。本実施形態に係る受信回路は、第２の実施形態に係る受信回路（図８）に、位相調整回路３１ａおよび３１ｂ、および位相調整制御部９０を追加して構成したものである。これ以外の構成要素については、第２の実施形態に係る受信回路と同様であるため、これら構成要素、および複素フィルタ回路４０における素子の素子値調整動作については、詳細な説明を省略する。
【００８１】
Ｉ側およびＱ側の位相調整回路３１ａおよび３１ｂは、それぞれ、入力された信号の位相を変化させる。位相調整回路３１ａおよび３１ｂの間の位相変化の差だけＩ信号とＱ信号との間に位相差をつけることができる。
【００８２】
複素フィルタ回路４０は、通常、所望の信号帯域を抽出するバンドパスフィルタとして使用される。この場合、位相調整回路３１ａおよび３１ｂとして、十分に高いカットオフ周波数有するローパスフィルタ、または、十分に低いカットオフ周波数有するハイパスフィルタを用いるとよい。
【００８３】
図１１は、１次のローパスフィルタとしての位相調整回路３１ａおよび３１ｂの回路構成を示す。特に、図１１（ａ）は、入力信号がシングル構成の場合のローパスフィルタを示す。この場合、ローパスフィルタは、抵抗３１１および容量３１２から構成される。また、図１１（ａ）は、入力信号が差動系の場合のローパスフィルタを示す。この場合、ローパスフィルタは、正極用および負極用の２個の抵抗３１１およびこれらの間に挿入された容量３１２から構成される。ここで、ローパスフィルタにおける抵抗３１１および容量３１２の少なくとも一方を可変にすればカットオフ周波数を変化させることができる。この結果、信号の位相を変化させることができる。なお、図１１は、抵抗３１１および容量３１２のいずれも可変とした場合の例を示している。
【００８４】
ローパスフィルタとしての位相調整回路３１ａおよび３１ｂは、位相調整ができるだけではなく、高域に存在する妨害波を複素フィルタ回路４０の手前で除去することができる。これにより、複素フィルタ回路４０のダイナミックレンジの劣化を抑制され、妨害波除去性能が向上する。
【００８５】
なお、カットオフ周波数が低すぎると所望の信号帯域のゲインが下がってしまい、逆に高すぎるとカットオフ周波数を変化させてもほとんど位相差が発生しなくなる。好ましくは、カットオフ周波数として所望の信号帯域の１０倍程度の周波数を用いる。
【００８６】
一方、図１２は、１次のハイパスフィルタとしての位相調整回路３１ａおよび３１ｂの回路構成を示す。特に、図１２（ａ）は、入力信号がシングル構成の場合のハイパスフィルタを示す。この場合、ハイパスフィルタは、抵抗３１１、容量３１２およびＤＣバイアス源３１３から構成される。ハイパスフィルタではＤＣ成分がカットされるため、後段の複素フィルタ回路４０に適切なＤＣバイアス電圧を与え直す必要がある。このため、抵抗３１１の一端にＤＣバイアス源３１３を設けている。また、図１２（ａ）は、入力信号が差動系の場合のハイパスフィルタを示す。この場合、ハイパスフィルタは、正極用および負極用の２個の抵抗３１１および２個の容量３１２およびこれら抵抗３１１の間に接続されたＤＣバイアス源３１３から構成される。ここで、ハイパスフィルタにおける抵抗３１１および容量３１２の少なくとも一方を可変にすればカットオフ周波数を変化させることができる。この結果、信号の位相を変化させることができる。なお、図１２は、抵抗３１１および容量３１２のいずれも可変とした場合の例を示している。
【００８７】
ハイパスフィルタとしての位相調整回路３１ａおよび３１ｂは、位相調整ができるだけではなく、複素フィルタ回路４０に入力される信号からＤＣオフセットを除去することが出できる。直交復調器２０から出力される信号にはＤＣオフセットが重畳し、これが複素フィルタ回路４０のダイナミックレンジを劣化させる原因となる。そこで、ハイパスフィルタを複素フィルタ回路４０の手前に設けることにより、このＤＣオフセットを低減させ、複素フィルタ回路４０の歪みを低減することができる。
【００８８】
なお、カットオフ周波数が高すぎると所望の信号帯域のゲインが下がってしまい、逆に低すぎるとカットオフ周波数を変化させてもほとんど位相差が発生しなくなる。好ましくは、カットオフ周波数として所望の信号帯域の１／１０倍程度の周波数を用いる。
【００８９】
また、位相調整回路３１ａおよび３１ｂとして、ローパスフィルタおよびハイパスフィルタの双方を組み合わせてもよい。
【００９０】
次に、位相調整回路３１ａおよび３１ｂによるＩ信号およびＱ信号の位相調整方法について説明する。Ｉ信号とＱ信号との間の位相差を変化させるには、ハイパスフィルタあるいはローパスフィルタとしての位相調整回路３１ａおよび３１ｂのカットオフ周波数を互いに逆方向に制御すればよい。すなわち、Ｉ信号およびＱ信号の位相が互いに近づくかまたは遠ざかるように、位相調整回路３１ａのカットオフ周波数を上げるまたは下げる場合には位相調整回路３１ｂのカットオフ周波数を下げるかまたは上げるかすればよい。
【００９１】
しかし、実際のローパスフィルタおよびハイパスフィルタは、位相を変化させると振幅も同時に変化してしまい、これが振幅誤差が生じる要因となる。この振幅誤差を最小限に抑えるためには、ローパスフィルタの場合にはカットオフ周波数はできるだけ高くし、ハイパスフィルタの場合にはカットオフ周波数はできるだけ低くしておくのが好ましい。具体的には、ローパスフィルタの場合には、位相調整回路３１ａおよび３１ｂのいずれか一方を最高の発振周波数に固定し、ハイパスフィルタの場合には、いずれか一方を最低の発振周波数に固定しておくとよい。
【００９２】
次に、本実施形態に係る受信回路のＩＱミスマッチ調整方法について、図１３に示したフローチャートを参照しながら説明する。本実施形態に係る受信回路は、複素フィルタ回路４０におけるゲイン調整、および位相調整回路３１ａおよび３１ｂにおける位相調整の２段階の調整を行うことによって、回路全体のＩＱミスマッチを補正する。
【００９３】
まず、受信回路に信号、たとえば、模擬イメージ信号を印加する（Ｓ１０）。この段階では、位相誤差および振幅誤差の双方が存在している。
【００９４】
次に、位相調整回路３１ａおよび３１ｂを制御して印加信号の位相調整を行う（Ｓ１２）。位相調整は振幅検出部７０によって検出される振幅が最小になるまで続ける（Ｓ１４）。ステップＳ１４で振幅が最小になった段階では、位相誤差が補正され、振幅誤差のみが残っている。
【００９５】
位相誤差が補正された後、複素フィルタ回路４０を制御してゲイン調整を行う（Ｓ１６）。ゲイン調整は振幅検出部７０によって検出される振幅が最小になるまで続ける（Ｓ１８）。ステップＳ１８で振幅が最小になった段階では、残っていた振幅誤差が補正されている。以上で、ＩＱミスマッチの調整が終了する。
【００９６】
上記のフローの要点はゲイン調整に先行して位相調整を行うことにある。これは、位相調整によって位相だけではなく振幅も若干の変化をしてしまうのに対して、ゲイン調整で複素フィルタ回路４０のトランスコンダクタンスや容量値を変更しても位相はほとんどずれないということによる。すなわち、位相調整の後には必ずゲイン調整が必要となるため、ゲイン調整よりも位相調整を先に行った方が好ましい。
【００９７】
なお、上記フローを１回実行しただけでは最適解が求まらない場合には、上記フローを複数回実行すればよい。また、ゲイン調整後に位相調整を行うようにしてもよい。ただし、位相調整後に再度ゲイン調整を行うことが好ましい。
【００９８】
また、ゲイン調整および位相調整の際の複素フィルタ回路４０および位相調整回路３１ａおよび３１ｂにおける各素子の素子値の求め方として、線形探査、二分探査または全探査のいずれでもよい。短期間に少ない誤差で最適解が求まればよい。したがって、いずれの探査方法を採用しようと、本発明が奏する効果は何ら損なわれることはない。
【００９９】
以上、本実施形態によると、Ｉ信号およびＱ信号の位相誤差およびゲイン誤差の双方が補正され、受信回路全体として良好なイメージ除去比を得ることができる。
【０１００】
ところで、ステップＳ１０で印加する信号として実信号を用いてもよい。実信号に基づいてＩＱミスマッチ調整を行う場合には、模擬イメージ信号生成部２００が省略可能となる。実信号には、所望信号、イメージ信号などのあらゆる周波数成分が含まれる。しかし、複素フィルタ回路４０におけるトランスコンダクタンスや容量値を変更することによってゲインが大きく変化するのはイメージ周波数近傍であり、それ以外の周波数領域のゲインはほとんど変化しないため、振幅検出部７０によって検出される信号振幅は、そのほとんどがイメージ信号に係るものであると言える。したがって、模擬イメージ信号ではなく実信号を受信回路に与えた状態で上記フローに従って、受信回路のイメージ除去比を改善することができる。
【０１０１】
なお、実信号を印加する場合には、振幅検出部７０の解像度を十分に高くしておくことが望ましい。また、実信号の振幅が時間的に変化すると振幅に誤差が生じるため、振幅検出はできるだけ短期間で行うことが望ましい。また、同じ位相調整設定およびゲイン調整設定で振幅検出を複数回行い、その検出値が安定しているときにＩＱミスマッチ調整を行うことが望ましい。
【産業上の利用可能性】
【０１０２】
本発明に係る複素フィルタ回路は、ＩＱミスマッチを低減して高いイメージ除去比を有するため、無線通信システムその他の直交信号を扱う信号処理装置の構成要素として有用である。特に、比較的小さな素子や消費電力の少ない素子を用いて構成可能であることから、バッテリ駆動の無線通信システムに有用である。
【図面の簡単な説明】
【０１０３】
【図１】本発明の第１の実施形態に係る受信回路の構成図である。
【図２】複素フィルタ回路の構成図である。
【図３】素子値制御部の構成図である。
【図４】素子値制御部の構成図である。
【図５】図１における模擬イメージ信号生成部の構成図である。
【図６】模擬イメージ信号生成に係るタイミングチャートである。
【図７】振幅検出部の構成図である。
【図８】本発明の第２の実施形態に係る受信回路の構成図である。
【図９】図８における模擬イメージ信号生成部の構成図である。
【図１０】本発明の第３の実施形態に係る受信回路の構成図である。
【図１１】１次のローパスフィルタとしての位相調整回路の回路構成図である。
【図１２】１次のハイパスフィルタとしての位相調整回路の回路構成図である。
【図１３】図１０に示した受信回路に係るＩＱミスマッチ調整方法の手順をフローチャートである。
【図１４】従来のＬｏｗ−ＩＦ方式の受信回路の構成図である。
【図１５】複素フィルタ回路の伝達特性グラフである。
【符号の説明】
【０１０４】
２０  直交復調器
２１ａ、２１ｂ  ミキサ
３１ａ、３１ｂ  位相調整回路
４０  複素フィルタ回路
４１ａ  フィルタ回路（第１のフィルタ回路）
４１ｂ  フィルタ回路（第２のフィルタ回路）
４２  素子値制御部
４１１ａ、４１１ｂ  トランスコンダクタ（第１のトランスコンダクタ）
４１２ａ、４１２ｂ  容量
４１３ａ、４１３ｂ  トランスコンダクタ（第２のトランスコンダクタ）
４２１  レジスタ群（第２のレジスタ群）
４２３  レジスタ群（第１のレジスタ群）
６０、６２  信号切り替え器
７０  振幅検出部
７１  Ａ／Ｄ変換部
７２  バンドパスフィルタ部
７３  演算部
８０  フィルタ制御部
９０  位相調整制御部
１００、２００  模擬イメージ信号生成部
２０２  ミキサ
３１１  抵抗
３１２  容量
３１３  ＤＣバイアス源
【図１】
2006157866.tif 000003
【図２】
2006157866.tif 000004
【図３】
2006157866.tif 000005
【図４】
2006157866.tif 000006
【図５】
2006157866.tif 000007
【図６】
2006157866.tif 000008
【図７】
2006157866.tif 000009
【図８】
2006157866.tif 000010
【図９】
2006157866.tif 000011
【図１０】
2006157866.tif 000012
【図１１】
2006157866.tif 000013
【図１２】
2006157866.tif 000014
【図１３】
2006157866.tif 000015
【図１４】
2006157866.tif 000016
【図１５】
2006157866.tif 000017