(57)【要約】【課題】パルスの周期及び尖塔強度を柔軟にかつ精度良く設定して生成することができる光パルスパターン生成器を提供する。【解決手段】  本発明の光パルスパターン生成器１において、パターン生成回路６はＣＰＵ３から入力したパターン情報に基づいてパルスパターン１１を生成し、生成されたパルスパターン１１は高速差動Ｉ／Ｏ８で差動電気パルス信号１２に変換されてＬＤ駆動回路９に出力される。又発光強度制御部５は、ＣＰＵ３から入力した発光強度要求値に基づいて発光強度制御信号１３をＬＤ駆動回路９に出力する。パルスパターン生成回路６及び高速差動Ｉ／Ｏ８は基準クロック７で駆動されているため、パルスパターン１１によってパルス幅が影響を受けることはない。【選択図】      図１
2006196787.tif 000002
【特許請求の範囲】
【請求項１】
パルス光源を駆動するための光パルスパターン生成器であって、
所定の周期でクロック信号を発生させる基準クロック生成手段と、
入力される外部信号に応じてパルスパターンを生成するパルスパターン生成手段と、
並列信号を直列信号に変換する並列直列変換手段とを備え、
前記基準クロック生成手段にて生成された前記クロック信号に同期して、前記パルスパターン生成手段にて前期外部信号に応じたパルスパターンを並列信号として生成し、前記並列信号を前記並列直列変換手段にて直列信号に変換して出力する
ことを特徴とする光パルスパターン生成器。
【請求項２】
前記並列直列変換手段が、位相が互いに逆の２つの信号を出力する差動出力機能を備えている
ことを特徴とする請求項１に記載の光パルスパターン生成器。
【請求項３】
前記基準クロック生成手段が、
別の外部信号に従ってクロック周波数を連続的に調整できる周波数調整機能を備えている
ことを特徴とする請求項１または請求項２に記載の光パルスパターン生成器。
【請求項４】
前記基準クロック生成手段は、
外部から入力される同期信号を整形する波形整形手段と、
前記整形された同期信号に応じてクロック信号を発生させるＰＬＬ回路とから構成される
ことを特徴とする請求項１または請求項２に記載の光パルスパターン生成器。
【請求項５】
前記基準クロック生成手段は、
外部から入力される前記同期信号をデジタル信号に変換するＡＤ変換器と、
前記デジタル信号をフーリエ変換してパワースペクトルがピークとなる周波数を検出し、該周波数を所定の関係式で電圧値に変換するＦＦＴ部と、
前記ＦＦＴ部からの前記電圧値をアナログ電圧信号に変換するＤＡ変換器と、
前記アナログ電圧信号に応じた周波数でクロック信号を出力させる発振器とから構成される
ことを特徴とする請求項１または請求項２に記載の光パルスパターン生成器。
【請求項６】
前記パルスパターン生成手段は、
外部から入力されるトリガー信号によって前記パルスパターンの生成を開始する
ことを特徴とする請求項１から請求項５のいずれか１項に記載の光パルスパターン生成器。
【請求項７】
前記パルスパターンのパターン情報を保存する記憶部を追加し、
前記記憶部には複数のパルスパターンのパターン情報が保存され、
外部から入力した信号により前記複数のパターン情報から適切なものを選択して前記パルスパターン生成手段に出力する
ことを特徴とする請求項１から請求項６のいずれか１項に記載の光パルスパターン生成器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤ光を変調してパルス光を生成する光パルスパターン生成器に係わり、特に、パルス幅とパルス周期を任意に選択可能な光パルスパターン生成器の技術分野に関する。
【背景技術】
【０００２】
レーザ熱加工やレーザアブレーションを用いた光加工用として、繰り返し発生される光パルスが用いられる。これら加工用光パルスは、強力な尖塔強度の光を極短時間に光パルスとして発生させ、これを一定の繰返し周期のもとに利用されるものである。
【０００３】
光パルスの増幅は平均的な電力で実現されるため、尖塔強度を高めるには、繰り返し周期を長くする必要がある。逆に、尖塔強度を低くするためには、繰返し周期を短くする必要がある。これらの尖塔強度や繰り返し周期を柔軟且つ高精度に変更できる光パルスパターン生成器が注目されている。
【０００４】
光パルスパターン生成器においては、電気パルスを発生させ、その電気パルスを用いて光パルスを発生させるという方法がある。そのような方法として、ゲインスイッチＬＤをパルス駆動して光パルスを発生させる方法や、ＣＷ−ＬＤから発生した連続光を光変調器で切り出す方法などが挙げられる。
【０００５】
従来技術の光パルスパターン生成器としては、例えば特許文献１に記載の光パルスパターン生成器がある。特許文献１で開示されている光パルスパターン生成器は、電気パルスを用いて光パルスを発生させる方式のものであり、前記電気パルス信号発生回路の構成は図４に示す通りである。また、前記電気パルス信号発生回路により発生されるパルス信号は、一例として図５に示すようなものである。
【０００６】
従来の電気パルス信号発生回路２１では、正弦波発生器２２から発生された正弦波信号２６を半波整流器２３で半波整流して半波整流信号２７を生成している。その後、半波整流信号２７は電圧増幅器２４で増幅された後、直流電圧源２５で負の直流電圧Ｖａが加算されてパルス変調信号２９となって出力される。
パルス変調信号２９は、例えば図示しない電気吸収型光変調器に入射され、図示しない単一波長光源から前記電気吸収型光変調器に別に入射された連続単一波長のレーザ光を変調して光パルスを出力させる。
【０００７】
【特許文献１】特開２０００−１８７１９０号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の光パルスパターン生成器における電気パルス信号発生回路には以下のような問題があった。
（１）パルス発生の繰り返し周期を変えるには、正弦波発生器の周波数を変える必要があるが、周波数を変えることによりパルス幅も変わってしまう。すなわち、パルス幅とパルス周期を独立に変えることができない。
（２）シングルエンド信号を利用しているため、周波数が高くなると雑音の影響を受けやすい。
（３）繰返し周期を変更した場合、光パルスの尖塔強度の調整が出来ないため、平均光パワーが変わってしまう。
（４）正弦波を元にパルス信号を発生させるため、周期の異なるパルスを複数組み合わせるなどの、繰返しパルスのパターンの高度化が困難である。
【０００９】
上記の通り、正弦波を半波整流してパルスを発生させる従来の光パルスパターン生成器では、パルス周期を変えるとパルスの波形も変わってしまうため、幅広いパルス波形条件に対応できない。
【００１０】
そこで、本発明はこれらの問題を解決するためになされたものであり、パルスの周期及び尖塔強度を柔軟にかつ精度良く設定して生成することができる光パルスパターン生成器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明の光パルスパターン生成器の第１の態様は、パルス光源を駆動するための光パルスパターン生成器であって、所定の周期でクロック信号を発生させる基準クロック生成手段と、入力される外部信号に応じてパルスパターンを生成するパルスパターン生成手段と、並列信号を直列信号に変換する並列直列変換手段とを備え、前記基準クロック生成手段にて生成された前記クロック信号に同期して、前記パルスパターン生成手段にて前記外部信号に応じたパルスパターンを並列信号として生成し、前記並列信号を前記並列直列変換手段にて直列信号に変換して出力することを特徴とする光パルスパターン生成器である。
【００１２】
第２の態様は、前記並列直列変換手段が、位相が互いに逆の２つの信号を出力する差動出力機能を備えていることを特徴とする光パルスパターン生成器である。
【００１３】
第３の態様は、前記基準クロック生成手段が、別の外部信号に従ってクロック周波数を連続的に調整できる周波数調整機能を備えていることを特徴とする光パルスパターン生成器である。
【００１４】
第４の態様は、前記基準クロック生成手段が、外部から入力される同期信号を整形する波形整形手段と、前記整形された同期信号に応じてクロック信号を発生させるＰＬＬ回路とから構成されることを特徴とする光パルスパターン生成器である。
【００１５】
第５の態様は、前記基準クロック生成手段が、外部から入力される前記同期信号をデジタル信号に変換するＡＤ変換器と、前記デジタル信号をフーリエ変換してパワースペクトルがピークとなる周波数を検出し、該周波数を所定の関係式で電圧値に変換するＦＦＴ部と、前記ＦＦＴ部からの前記電圧値をアナログ電圧信号に変換するＤＡ変換器と、前記アナログ電圧信号に応じた周波数でクロック信号を出力させる発振器とから構成されることを特徴とする光パルスパターン生成器である。
【００１６】
第６の態様は、前記パルスパターン生成手段が、外部から入力されるトリガー信号によって前記パルスパターンの生成を開始することを特徴とする光パルスパターン生成器である。
【００１７】
第７の態様は、前記パルスパターンのパターン情報を保存する記憶部を追加し、前記記憶部には複数のパルスパターンのパターン情報が保存され、外部から入力した信号により前記複数のパターン情報から適切なものを選択して前記パルスパターン生成手段に出力することを特徴とする光パルスパターン生成器である。
【発明の効果】
【００１８】
本発明によれば、光パルスパターン生成器から出力される電気パルス信号のパルス幅が基準クロックの周波数のみで決定されるため、パルスパターンの周期を変更しても前記パルス幅が影響を受けることはない。従って、前記電気パルス信号のパルス幅を変えることなく、前記電気パルス信号の周波数調整を容易に行うことが可能となる。
【００１９】
また、本発明では、並列直列変換手段として高速差動Ｉ／Ｏを用いることにより、高い周波数においても雑音に強い回路となり、安定した動作をする光パルス発生器を実現できる。
【００２０】
また、本発明の基準クロックとして、周波数の調整が可能な電圧可変発振器を用いることにより、クロック周波数を連続的に変更することが可能となり、その結果パルスパターンによらず電気パルス信号の周波数やパルス幅を連続的に調整することが可能となる。
【００２１】
さらに本発明の光パルスパターン生成器によれば、周期に応じて光パルスの尖塔強度を調整することが可能であり、平均出力パワーを一定に維持することが容易である。
加えて、本発明の光パルスパターン生成器によれば、パルスパターンを柔軟に設定できることから、より高度なパルスパターンを発生させることが可能である。
【発明を実施するための最良の形態】
【００２２】
近年、高速Ｉ／Ｏを使用した、デジタルデータ伝送が実現されている。この高速デジタルデータ伝送においては、ＬＶＤＳ（低電圧差動シグナリング）などの差動信号が利用されている。
本発明では、このような高速作動Ｉ／Ｏを利用した、光パルスパターン生成器を提案する。
【００２３】
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
図１は、本発明の実施形態に係る光パルスパターン生成器の概略の構成を示すブロック図である。
【００２４】
本発明の光パルスパターン生成器１は、電気パルス信号発生回路２、ＣＰＵ３、記憶部４及び発光強度制御部５から構成される。また、電気パルス信号発生回路２は、構成要素としてパルスパターン生成回路６、基準クロック７、及び高速差動Ｉ／Ｏ８を含んでおり、基準クロック７がパルスパターン生成回路６及び高速差動Ｉ／Ｏ８を駆動している。
【００２５】
記憶部４には、所望のパルスパターンを規定しているパターン情報及び発光強度要求値等が記憶されている。ＣＰＵ３は、記憶部４から前記パターン情報及び前記発光強度要求値を入力し、前記パターン情報及び前記発光強度要求値をそれぞれパルスパターン生成回路６及び発光強度制御部５に出力する。
【００２６】
本実施形態においては、本発明のパルスパターン生成手段を、ＣＰＵ３と記憶部４、及び電気パルス信号発生回路２内のパルスパターン生成回路６で実現している。又、本発明の基準クロック生成手段を基準クロック７で実現している。さらに高速差動Ｉ／Ｏ８は、差動出力機能を備えた本発明の並列直列変換手段を実現している。
【００２７】
光パルスパターン生成器１において、パターン生成回路６はＣＰＵ３から入力した前記パターン情報に基づいてパルスパターン１１を生成し、生成されたパルスパターン１１は高速差動Ｉ／Ｏ８で差動電気パルス信号１２に変換されてＬＤ駆動回路９に出力される。又発光強度制御部５は、ＣＰＵ３から入力した前記発光強度要求値に基づいて発光強度制御信号１３をＬＤ駆動回路９に出力する。
【００２８】
本実施形態では、光パルス発生器としてＬＤ駆動回路９を用いている。ＬＤ駆動回路９では、光パルスパターン生成器１から入力した差動電気パルス信号１２に基づき、発光強度制御信号１３によって設定された発光強度となるようゲインスイッチＬＤ１０をパルス駆動させて光パルスを発生させる構成としている。
【００２９】
高速差動Ｉ／Ｏ８は、本発明の並列直列変換手段として、パルスパターン生成回路６で生成された並列信号であるパルスパターン１１を直列信号に変換して出力するものである。前記並列直列変換手段として高速差動Ｉ／Ｏ８を用いたのは、耐ノイズ性を高めるためであって、これに限定されるものではない。
【００３０】
本発明の光パルスパターン生成器１を上記のように構成することにより、ＣＰＵ３を通じて前記パターン情報の変更が可能となることから、パルスパターン生成回路６において生成されるパルスパターン１１を容易に変更することができる。
【００３１】
光パルスパターン生成器１で生成されるパルスパターン１１の一実施例を図２に示す。図２では、パルスパターン生成回路６で生成されて高速駆動Ｉ／Ｏに出力されるパルスパターン１１は、０と１の組み合わせで構成されるパターンとしている。
【００３２】
図２に示す実施例では、パルスパターン生成回路６で生成されるパルスパターン１１が当初は（ａ）に示すようなパターンであったと想定している。すなわち、パルスパターン１１は１０ビットを１周期としており、１周期毎に１ビットのみが１となるパターンを想定している。差動電気パルス信号１２は、パルスパターン１１の各ビットの値が１になるときに電気パルスが発生するようにしたものである。
【００３３】
本発明の光パルスパターン生成器１では、ＣＰＵ３を通じて図２（ａ）に示したパルスパターン１１を容易に変更できる。図示しない入力手段を通じて、前記パターン情報の変更要求をＣＰＵ３に入力すると、ＣＰＵ３では前記パターン情報を変更してパルスパターン生成回路６に出力し、パルスパターン生成回路６では変更された前記パターン情報に従って新たなパルスパターン１１を生成する。
【００３４】
図２（ｂ）のパルスパターン１１は、変更後のパターンの一実施例を示している。本実施例では、図２（ａ）で１０ビット毎に１となっていたパルスパターン１１を５ビット毎に１となるよう変更している。その結果、図２（ｂ）に示すような周期が半分の差動電気パルス信号１２が高速差動Ｉ／Ｏから出力されるように変更される。
【００３５】
本発明の光パルスパターン生成器１から出力される差動電気パルス信号１２は、生成される電気パルスのパルス幅が基準クロックの周波数のみで決定されている。そのため、パルスパターン生成回路６で生成されるパルスパターン１１が変更されても前記パルス幅が変化することはない。
【００３６】
このように、本発明の光パルスパターン生成器１によれば、差動電気パルス信号１２のパルス幅を変えることなく、周波数の調整を容易に行うことができる。図２の実施例では、差動電気パルス信号１２の周波数のみが２倍に変更された例を示している。
【００３７】
本発明の光パルスパターン生成器１で生成されるパルスパターン１１の別の一実施例を図３に示す。図３（ａ）は、図２（ａ）に示したパルスパターン１１及び差動電気パルス信号１２と同じものを示している。図３（ｂ）の実施例では、（ａ）で１周期１０ビットの内１ビットのみが１となっていたものを、連続する２ビットが１となるように変更したものである。
【００３８】
その結果、差動電気パルス信号１２は、パルス幅が（ａ）に示した差動電気パルス信号１２のパルス幅のちょうど２倍となっている。すなわち、本実施例によれば、差動電気パルス信号１２の周期（あるいは周波数）を変えることなくパルス幅のみを変更することも容易にできることがわかる。
【００３９】
以上の通り、本発明の光パルスパターン生成器１によれば、ＣＰＵ３を介してパルスパターン生成回路６で生成されるパルスパターン１１を容易に変更することができ、パルスパターン１１を変更することによりパルス幅に影響を与えることなく差動電気パルス信号１２を変更することができる。さらには、周期（あるいは周波数）を変えることなくパルス幅を変更することも容易に行える。
【００４０】
なお、本発明の構成として、発光強度制御部５、高速差動Ｉ／Ｏ８、及びパルスパターン生成回路６などが一体化した高機能ＦＰＧＡを用いてもよい。
【００４１】
本発明の光パルスパターン生成器の第二の実施形態を、図６に示すブロック図を用いて以下に説明する。
第一の実施形態では、光パルス発生器としてゲインスイッチＬＤ１０を用いたが、本発明の光パルスパターン生成器は、光変調回路３３を使用した光パルス発生器３１に対しても適用が可能であり、ゲインスイッチＬＤ１０を適用した場合と同様の効果を得ることができる。
【００４２】
図６に示した実施形態において、光パルス発生器３１はＣＷ−ＬＤ３２と光変調回路３３を含む構成としている。ＣＷ−ＬＤ３２は、発光強度制御部５から入力した発光強度制御信号１３で設定される強度の連続光を光変調回路３３に出力し、光変調回路３３は高速差動Ｉ／Ｏ８から入力した差動電気パルス信号に基づいて前記連続光を変調して光パルス３４を出力する。
【００４３】
図６に示した構成の光パルス発生器３１を本発明の光パルスパターン生成器１と組み合わせることにより、第一の実施形態と同様に、パルスパターン生成回路６で生成されるパルスパターン１１に従った光パルスが光パルス発生器３１から出力される。
【００４４】
また、ＣＰＵ３を介してパルスパターン生成回路６で生成されるパルスパターン１１を容易に変更することができ、パルスパターン１１を変更することによりパルス幅に影響を与えることなく差動電気パルス信号１２を変更することができる。さらには、周期（あるいは周波数）を変えることなくパルス幅を変更することも容易に行える。
【００４５】
本発明の光パルスパターン生成器の第三の実施形態を、図７に示すブロック図を用いて以下に説明する。
本実施形態では、光パルスパターン生成器４１の基準クロックに周波数の調整が可能な電圧可変発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）４２を用いている。ここでは電圧可変発振器４２を用いたが、本実施形態ではこれに限らず、周波数を調整できる発振器であれば他のものであっても基準クロックに用いることができる。
【００４６】
基準クロックとして周波数調整が可能な電圧可変発振器４２を用いることにより、差動電気パルス信号１２の周波数やパルス幅を連続的に変更することが可能となる。
【００４７】
第一の実施形態及び第二の実施形態では、基準クロックとして周波数が固定された発振器を用いていた。この場合、パルスパターン１１の１ビットあたりの時間幅が固定されているため、パルスパターン生成回路６によるパルスパターン１１の変更では前記１ビットを単位とした離散的な変更しか行えない。
【００４８】
例えば、図３に示した実施例では前記パルス幅を２倍としているが、このように前記パルス幅の変更は１ビットあたりのパルス幅の整数倍でしか変更できず、前記パルス幅の変更が離散的にしか行えない。これは、周波数を変更する場合でも同様であり、前記１ビットを単位とした周波数（あるいは周期）の変更しか行えない。
【００４９】
これに対し本実施形態では、基準クロックとして周波数を連続的に調整可能な電圧可変発振器４２を用いており、図示しない入力手段を介してＣＰＵ３に所望のクロック周波数が入力され、ＣＰＵ３において前記所望のクロック周波数に対応した設定電圧４３に変換し、電圧可変発振器４２に出力する。電圧可変発振器４２からは、ＣＰＵ３からの設定電圧４３に従った周波数のクロック信号が出力され、パルスパターン生成回路６及び高速差動Ｉ／Ｏを駆動する構成としている。
【００５０】
電圧可変発振器４２は、例えば図８に示すような入力電圧Ｖと出力周波数ｆの関係４４を実現する機能を有しており、前記入力電圧Ｖを調整することにより、前記出力周波数ｆを、前記所望のクロック周波数に一致させることができる。
【００５１】
電圧可変発振器４２を用いることにより容易に基準クロックの周波数を調整できることから、パルスパターン１１の１ビット当りのパルス幅を自由に変更することができる。例えば、クロック周波数をｆ０とし、１０ビットの並列信号を１単位として前記クロック周波数ｆ０で高速差動Ｉ／Ｏ８から出力する場合には、１ビット当りのパルス幅は１／（１０・ｆ０）となる。
【００５２】
従って、基準クロックとして周波数の調整が可能な電圧可変発振器４２を用いれば、クロック周波数ｆ０を連続的に変更することが可能となり、その結果パルスパターン１１に関わらず差動電気パルス信号１２の周波数やパルス幅を連続的に調整することが可能となる。
【００５３】
本発明の光パルスパターン生成器の第四の実施形態を、図９に示すブロック図を用いて以下に説明する。
本実施形態では、基準クロックを設ける代わりに、外部から取り込んだ同期信号をもとに周波数を決定してクロック信号を生成している。外部信号５２は、波形整形器５３で例えば矩形波等に整形された後、ＰＬＬ回路（位相同期回路）５４に入力され、ＰＬＬ回路５４により外部信号５２に同期した周波数の発振器出力５５が得られる。
【００５４】
本実施形態では、外部信号５２に同期して得られた発振器出力５５を電気パルス信号発生回路２のクロック信号に用いるようにしたものである。従って、例えば本発明の光パルスパターン生成器５１を適用した光パルス発生器を光加工用に適用する場合、加工装置の適切なプロセス信号等を外部信号５２に用いることにより、加工精度を高められる等の優れた効果が得られる。
【００５５】
本発明の光パルスパターン生成器の第五の実施形態を、図１０に示すブロック図を用いて以下に説明する。
本実施形態においては、パルスパターン生成回路６は外部信号をトリガーとしてパルスパターン１１の生成を開始するようにしたものである。外部信号６２は、波形整形器６３で整形された後トリガー検出部６４で所定の条件を満たしているか否か判定される。外部信号６２が前記所定の条件を満たしている場合には、当該外部信号６２をトリガー信号６５としてパルスパターン生成回路６に送信する。
【００５６】
本実施形態の光パルスパターン生成器６１では、パルスパターン生成回路６がトリガー検出部６４からトリガー信号６５を受信すると、ＣＰＵ３から入力した前記パターン情報に基づいてパルスパターン１１の生成を開始するようにしている。パルスパターン１１の生成が開始されると、高速差動Ｉ／Ｏから差動電気パルス信号１２の出力が開始される。
【００５７】
なお本実施形態では、差動電気パルス信号１２の生成を開始させるためのトリガーとして、外部信号６２から抽出したトリガー信号６５をパルスパターン生成回路６に入力させるようにしたが、トリガー信号６５の入力先はこれに限定されるものではなく、差動電気パルス信号１２の出力開始を行うトリガーとして機能するものであれば光パルスパターン生成器６１内のどこであってもよい。
【００５８】
本実施形態を例えば光加工用に適用した場合には、加工装置のプロセス状態に応じて光パルスの発生開始を適切に制御できるようにすることが可能となる。
【００５９】
本発明の光パルスパターン生成器の第六の実施形態を、図１１に示すブロック図を用いて以下に説明する。図１１は、本発明の光パルスパターン生成器の基準クロック７を別の手段で実現した実施例を示すブロック図である。
【００６０】
外部信号７２はＡＤ変換器７３で所定のビット数の離散信号に変換され、前記離散信号はＦＦＴ（高速フーリエ変換）部７４に入力される。ＦＦＴ部７４は、入力した前記離散信号をフーリエ変換してパワースペクトルがピークとなる周波数を検出する。さらに、検出した前記周波数を所定の関係式で電圧値に変換した後、ＤＡ変換器７５でアナログの電圧信号に変換して電圧可変発振器７６に出力する。前記関係式は、電圧可変発振器７６の特性に基づいて設定することができる。
【００６１】
電圧可変発振器７６は、入力した前記電圧信号に対応する周波数に設定され、当該周波数に従ったクロック信号７７をパルスパターン生成回路６及び高速差動Ｉ／Ｏ８に出力する。すなわち、電圧可変発振器７６は、前記周波数でクロック信号７７を出力する機能を実現する。
【００６２】
上記の通り構成された本発明の光パルスパターン発生器７１では、外部信号７２がノイズを含むような信号であっても、ＦＦＴ部７４でメインの周波数を抽出してクロック信号を発生させることができる。従って、耐ノイズ性の高い光パルスパターン生成器を提供することができる。
【図面の簡単な説明】
【００６３】
【図１】図１は、本発明の光パルスパターン生成器の概略の構成を示すブロック図である。
【図２】図２は、本発明の光パルスパターン生成器１で生成されるパルスパターン１１の一実施例を示す。図２（ａ）は変更前のパルスパターン１１であり、図２（ｂ）は変更後のパターンを示している。
【図３】図３は、本発明の光パルスパターン生成器１で生成されるパルスパターン１１の別の一実施例をに示す。図３（ａ）は変更前のパルスパターン１１であり、図３（ｂ）は変更後のパターンを示している。
【図４】図４は、従来の光パルスパターン生成器における電気パルス信号発生回路を示す構成図である。
【図５】図５は、従来の電気パルス信号発生回路により発生されるパルス信号の例を示す図である。
【図６】図６は、本発明の光パルスパターン生成器の第二の実施形態を示すブロック図である。
【図７】図７は、本発明の光パルスパターン生成器の第三の実施形態を示すブロック図である。
【図８】図８は、電圧可変発振器の入力電圧Ｖと出力周波数Ｆの関係を示す図である。
【図９】図９は、本発明の光パルスパターン生成器の第四の実施形態を示すブロック図である。
【図１０】図１０は、本発明の光パルスパターン生成器の第五の実施形態を示すブロック図である。
【図１１】図１１は、本発明の光パルスパターン生成器の第六の実施形態を示すブロック図である。
【符号の説明】
【００６４】
１第一および第二の実施形態における光パルスパターン生成器
２電気パルス信号発生回路
３ＣＰＵ
４記憶部
５発光強度制御部
６パルスパターン生成回路
７基準クロック
８高速差動Ｉ／Ｏ
９ＬＤ駆動回路
１０ゲインスイッチＬＤ
１１パルスパターン
１２差動電気パルス信号
１３発光強度制御信号
１４光パルス
２１電気パルス信号発生回路
２２正弦波発生器
２３半波整流器
２４電圧増幅器
２５直流電圧源
２６正弦波信号
２７半波整流信号
２８半波整流信号（増幅後）
２９パルス変調信号
３１光パルス発生器
３２ＣＷ−ＬＤ
３３光変調回路
３４光パルス
４１第三の実施形態における光パルスパターン生成器
４２電圧可変発振器
４３所望の周波数に対応した設定電圧
４４電圧可変発振器における入力電圧と出力周波数の関係
５１第四の実施形態における光パルスパターン生成器
５２外部信号
５３波形整形器
５４ＰＬＬ回路
５５発振器出力
６１第五の実施形態における光パルスパターン生成器
６２外部信号
６３波形整形器
６４トリガー検出部
６５トリガー信号
７１第六の実施形態における光パルスパターン生成器
７２外部信号
７３ＡＤ変換器
７４ＦＦＴ部
７５ＤＡ変換器
７６電圧可変発振器
７７クロック信号
【図１】
2006196787.tif 000003
【図２】
2006196787.tif 000004
【図３】
2006196787.tif 000005
【図４】
2006196787.tif 000006
【図５】
2006196787.tif 000007
【図６】
2006196787.tif 000008
【図７】
2006196787.tif 000009
【図８】
2006196787.tif 000010
【図９】
2006196787.tif 000011
【図１０】
2006196787.tif 000012
【図１１】
2006196787.tif 000013