(57)【要約】      （修正有）【課題】半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制する。【解決手段】半導体チップ１０５が内蔵された配線基板１００の製造方法であって、支持基板上に第１の絶縁層ｄ１を形成する工程と、前記第１の絶縁層上に補強構造体１０４を設置する工程と、前記第１の絶縁層上に前記半導体チップを設置する工程と、前記補強構造体および前記半導体チップ上に第２の絶縁層ｄ２、ｄ３を形成する工程と、前記第２の絶縁層上に前記半導体チップに接続される配線１１０を形成する工程と、を有することを特徴とする配線基板の製造方法。【選択図】図１
2006261245.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが内蔵された配線基板の製造方法であって、
支持基板上に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に補強構造体を設置する工程と、
前記第１の絶縁層上に前記半導体チップを設置する工程と、
前記補強構造体および前記半導体チップ上に第２の絶縁層を形成する工程と、
前記第２の絶縁層上に前記半導体チップに接続される配線を形成する工程と、を有することを特徴とする配線基板の製造方法。
【請求項２】
前記支持基板を前記第１の絶縁層より剥離する工程を有することを特徴とする請求項１記載の配線基板の製造方法。
【請求項３】
前記支持基板と前記第１の絶縁層の間には、当該支持基板と当該第１の絶縁層の剥離を容易にする剥離層が形成されていることを特徴とする請求項２記載の配線基板の製造方法。
【請求項４】
前記第１の絶縁層および前記第２の絶縁層は、熱硬化性の樹脂材料よりなり、前記第１の絶縁層と共に前記第２の絶縁層を熱硬化させる工程を有することを特徴とする請求項１乃至３のうち、いずれか１項記載の配線基板の製造方法。
【請求項５】
前記補強構造体は、前記半導体チップと同一平面上に形成されることを特徴とする請求項１乃至４のうち、いずれか１項記載の配線基板の製造方法。
【請求項６】
前記補強構造体は、前記半導体チップを囲むように形成されることを特徴とする請求項１乃至５のうち、いずれか１項記載の配線基板の製造方法。
【請求項７】
前記配線を形成する工程は、
前記第２の絶縁層にビアホールを形成する工程と、
前記ビアホールにビアプラグと、前記第２の絶縁層上に前記配線とを形成する工程と、を含むことを特徴とする請求項１乃至６のうち、いずれか１項記載の配線基板の製造方法。
【請求項８】
前記ビアホールはレーザにより形成され、前記半導体チップに形成されたバンプが、前記レーザのストッパ層とされることを特徴とする請求項７記載の配線基板の製造方法。
【請求項９】
前記配線を形成する工程は、
前記第２の絶縁層を研磨し、前記半導体チップ上に設置されたバンプを露出させる工程と、
露出された前記バンプに接続されるように、前記第２の絶縁層上に前記配線を設ける工程と、を有することを特徴とする請求項１乃至６のうち、いずれか１項記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板の製造方法に係り、特には半導体チップを内蔵した配線基板の製造方法に関する。
【背景技術】
【０００２】
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。
【０００３】
このため、半導体チップが埋め込まれた基板、いわゆるチップ内蔵型の配線基板が提案されており、半導体チップを基板に内蔵するための様々な構造が提案されている。このようなチップ内蔵型の配線基板は、半導体チップに接続される配線構造を有し、さらに当該配線基板を他のデバイスや、マザーボードなどと接続可能にする端子接続部が形成されている。
【特許文献１】特開２００１−２１７３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、チップ内蔵型の配線基板の薄型化、高密度化を実現しようとした場合、配線基板の反りが問題になる場合があった。このような反りに対応するためには、例えばコア基板などの所定の厚さの基板を、半導体チップが埋設された層と積層して反りを抑制する構造とする必要があり、このような積層構造とすると配線基板の薄型化や高密度化が困難となる問題があった。
【０００５】
このように、配線基板の反りを抑制しながら、配線基板の薄型化を実現することは困難であった。
【０００６】
そこで、本発明では上記の問題を解決した、新規で有用な配線基板および当該配線基板の製造方法を提供することを目的としている。
【０００７】
本発明の具体的な課題は、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することである。
【課題を解決するための手段】
【０００８】
本発明は、上記の課題を、半導体チップが内蔵された配線基板の製造方法であって、支持基板上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に補強構造体を設置する工程と、前記第１の絶縁層上に前記半導体チップを設置する工程と、前記補強構造体および前記半導体チップ上に第２の絶縁層を形成する工程と、前記第２の絶縁層上に前記半導体チップに接続される配線を形成する工程と、を有することを特徴とする配線基板の製造方法により、解決する。
【０００９】
当該配線基板の製造方法によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
【００１０】
また、前記支持基板を前記第１の絶縁層より剥離する工程を有すると、配線基板の製造工程において反りが抑制されると共に、配線基板を薄型化することが可能となり、好適である。
【００１１】
また、前記支持基板と前記第１の絶縁層の間には、当該支持基板と当該第１の絶縁層の剥離を容易にする剥離層が形成されていると、前記支持基板の剥離が容易となり、好適である。
【００１２】
また、前記第１の絶縁層および前記第２の絶縁層は、熱硬化性の樹脂材料よりなり、前記第１の絶縁層と共に前記第２の絶縁層を熱硬化させる工程を有すると、前記第１の絶縁層と前記第２の絶縁層を一体的に熱硬化させることが可能となると共に、熱硬化の工程が単純となり、好適である。
【００１３】
また、前記補強構造体は、前記半導体チップと同一平面上に形成されると、当該補強構造体により配線基板の反りを抑制しながら、配線基板が従来より厚くなることを抑制することが可能となり、好適である。
【００１４】
また、前記補強構造体は、前記半導体チップを囲むように形成されると、配線基板の反りを抑制する効果が良好となり、好適である。
【００１５】
また、前記配線を形成する工程は、前記第２の絶縁層にビアホールを形成する工程と、前記ビアホールにビアプラグと、前記第２の絶縁層上に前記配線とを形成する工程と、を含むと、前記配線と半導体チップを接続する信頼性が良好となる。
【００１６】
また、前記ビアホールはレーザにより形成され、前記半導体チップに形成されたバンプが、前記レーザのストッパ層とされると、精度良くかつ容易に当該ビアホールを形成することが可能となり、好適である。
【００１７】
また、前記配線を形成する工程は、前記第２の絶縁層を研磨し、前記半導体チップ上に設置されたバンプを露出させる工程と、露出された前記バンプに接続されるように、前記第２の絶縁層上に前記配線を設ける工程と、を有することを特徴としてもよい。
【００１８】
上記の場合、前記配線と前記半導体チップとの接続の信頼性が良好となる。
【発明の効果】
【００１９】
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態に関して図面に基づき、以下に説明する。
【実施例１】
【００２１】
図１は、本発明の実施例１による配線基板を模式的に示した断面図である。図１を参照するに、本図に示す配線基板１００は、例えばエポキシ樹脂やポリイミド樹脂よりなる絶縁層１０６を有し、当該絶縁層１０６に、少なくとも１つの半導体チップ１０５が埋設された構造を有している。
【００２２】
前記半導体チップ１０５の、図示を省略する電極パッド上には、例えばＮｉＰ（ニッケル・リン）よりなるバンプ１０５Ａが形成されており、当該バンプ１０５Ａ上には、例えばＣｕよりなるビアプラグ１０９が当該バンプ１０５Ａ上に起立するように形成されている。さらに、当該ビアプラグ１０９に接続されるように、当該ビアプラグと一体的に、例えばＣｕよりなるパターン配線１１０が、前記絶縁層１０６上に形成されている。
【００２３】
また、前記パターン配線１１０上には、例えばＮｉ／Ａｕ層よりなる端子接続部１１２が形成され、当該端子接続部１１２の周囲を覆うように、前記パターン配線１１０上と前記絶縁層１０６上にはソルダーレジスト層１１３が形成されている。
【００２４】
また、前記端子接続部１１２上には、必要に応じて半田バンプ１１４が形成される。本図の構成において、前記半田バンプ１１４やソルダーレジスト層１１３を省略した構造とすることも可能である。
【００２５】
従来、このような半導体チップ内蔵型の配線基板を薄型化しようとした場合、例えばコア基板など、配線基板を支持して反りを抑制する構造体と積層される構造とされることがあり、薄型化と反りの抑制を実現することは困難であった。
【００２６】
そこで、本実施例による配線基板１００では、前記半導体チップ１０９が埋設された、前記絶縁層１０６に、当該絶縁層１０６を補強して、反りを防止する補強構造体１０４を埋設している。当該補強構造体１０４を用いることで、前記配線基板１００の反りを抑制するとことが可能となっている。また、上記の構造の場合には、前記配線基板１００の厚さを実質的に増大させることなく、当該配線基板１００の反りを効果的に抑制することが可能となっている。
【００２７】
このため、例えば、前記絶縁層１０３と、当該絶縁層１０３を支持するためのコア基板とを積層させる構造を有する配線基板と比べて、薄型化が可能な構造になっている。
【００２８】
また、例えば前記配線基板１００のように、いわゆるフェースアップ型の配線基板の場合、半導体チップを絶縁層に埋設した後で、当該半導体チップに接続されるビアプラグやパターン配線を形成するため、下記の理由で配線の接続の信頼性を維持することが困難となる場合があった。
【００２９】
例えば、前記絶縁層１０６は、熱硬化性の樹脂材料よりなるため、半導体チップを絶縁層に埋設した後、熱硬化の過程を経て、当該半導体チップに接続されるビアプラグやパターン配線を形成する。この場合、前記絶縁層の熱硬化によって前記絶縁層１０６に反りが発生した場合には、ビアプラグと半導体チップの接続が困難となり、接続の信頼性が低下してしまう場合があった。
【００３０】
そこで、本実施例による配線基板では、このような熱硬化による反りを抑制し、接続の信頼性の高い配線基板を形成することが可能となっている。また、このようなフェースアップ型の配線基板の場合、例えば、フェースダウン型（フリップチップ型）の配線基板と比べた場合に、半導体チップをマウント（設置）するために必要とされる精度が高くないため、半導体チップを容易にマウントすることが可能である利点がある。
【００３１】
例えば、フェースダウン型の配線基板では、半導体チップをマウントする場合に、形成されたパターン配線等と、半導体チップの接続部分の位置あわせのために、高い位置合わせの精度を必要とし、半導体チップのマウントのためにコストと時間を要する場合があった。
【００３２】
本実施例による配線基板の場合、後述するように、半導体チップは絶縁層上にマウントすればよく、マウント時の位置あわせが容易である。さらに、絶縁層の熱硬化時の反りは、前記補強構造体１０４によって抑制されるため、マウント後のビアプラグや配線のアライメントが容易となる効果を奏している。
【００３３】
また、前記補強構造体１０４は、例えば、前記絶縁層１０６より固い樹脂材料、例えばコア基板などに用いられる有機コア材（プリプレグ材とよばれる場合も有る）や、または、Ｃｕ、Ｎｉ、Ｆｅなどの金属材料、またはこれらの合金材料またはこれらの複合材料など、様々な材料を用いることが可能である。
【００３４】
また、前記補強構造体１０４は、例えば前記半導体チップ１０５と実質的に同一平面上に形成されると、前記絶縁層１０６の厚さを増大させること無く当該補強構造体１０４を埋設することが可能となり、好適である。
【００３５】
本実施例による配線基板１００は、半導体チップの仕様や接続の仕様により、様々な形状、厚さで形成することが可能であるが、その構成の具体的な厚さの一例を以下に示す。
【００３６】
例えば、前記絶縁層１０６の底面（下端面）から前記補強構造体の下端面までの距離ｄ１は、５０μｍであり、当該補強構造体１０４の厚さｄ２は１００μｍである。また、当該補強構造体１０４の上端面から前記ソルダーレジスト層１１３の下端面までの距離ｄ３は、２０μｍ以下であり、前記ソルダーレジスト層１１３の厚さは３０μｍである。
【００３７】
この場合、前記ソルダーバンプ１１４を除くと、配線基板の厚さは、２００μｍ以下となる。
【００３８】
また、図２Ａには、図１に示した配線基板１００の平面図を模式的に示す。但し、図２Ａでは、前記半導体チップ１０５と、前記補強構造体１０４以外は、図示を省略している。図２に示すように、前記補強構造体１０４は、例えば前記半導体チップ１０５の周囲を囲むように、当該半導体チップ１０５の周囲に形成されており、このために反りを防止する効果が良好となっている。また、半導体チップは、複数設置されていてもよい。この場合前記補強構造体１０４は、当該複数の半導体チップの、周囲を囲むように形成される。
【００３９】
また、補強構造体は、上記の例に限定されず、例えば以下に示すように様々に形状を変更することも可能である。
【００４０】
図２Ｂ〜図２Ｃは、図２Ａに示した補強構造体の変形例を示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。例えば、補強構造体は、図２Ｂに示す補強構造体１０４Ａのように、配線基板の両端に、互いに対向するように配置したり、また、図２Ｃに示す補強構造体１０４Ｂように、配線基板の角部付近に、互いに対向するように設置することも可能である。このように、補強構造体は、半導体チップの大きさや配線構造の取り回し、または配線基板の仕様に応じて、様々に変形・変更することが可能である。
【００４１】
次に、本発明の一例である、図１に示した配線基板１００を製造する方法の一例を、図３Ａ〜図３Ｏに基づき、手順を追って説明する。
【００４２】
まず、図３Ａに示す工程において、例えば厚さが７２５μｍのＳｉウェハよりなる支持基板１０１上に、粘着性を有する剥離テープを貼り付け、剥離層１０２を形成する。この場合、前記支持基板１０１は、例えば有機材料（有機コア材など）を用いてもよい。
【００４３】
次に、前記支持基板１０１上に、例えばエポキシ樹脂またはポリイミド樹脂などの熱硬化性の樹脂材料よりなる、絶縁層１０３を、例えばラミネートにより、または塗布により形成する。この場合、前記絶縁層１０３は、前記支持基板１０１上に、当該支持基板１０１に接するように形成してもよいが、上記図３Ａに示した工程で形成した、前記剥離層１０２を介して前記支持基板１０１上に形成すると、後述するように前記支持基板１０１の剥離が容易になり、好適である。
【００４４】
次に、図３Ｃに示す工程において、前記絶縁層１０３上に、例えばＣｕよりなる補強構造体１０４を設置（マウント）する。この場合、前記補強構造体１０４としてリードフレームを用いても良く、また、例えば当該補強構造体１０４をＣｕのメッキにより形成することも可能である。
【００４５】
次に、図３Ｄに示す工程において、半導体チップ１０５を前記絶縁層１０３上の、例えば前記補強構造体１０４によって周囲を囲まれている領域に設置(マウント)する。この場合、設置される、前記半導体チップ１０５の、図示を省略する電極パッド上には、例えばＮｉＰ（ニッケル・リン）よりなるバンプ１０５Ａが形成されていると好適である。当該バンプ１０５Ａは、後述するように絶縁層にビアホールを形成する場合のストッパ層として機能するとともに、当該ビアホールに形成されるビアプラグと半導体チップとの電気的な接続の信頼性を良好とする。また、設置される半導体チップは、複数であってもよい。また、例えば厚さの一例として、前記半導体チップ１０５の厚さは９５μｍ、前記バンプ１０５Ａの厚さは５μｍ程度のものを用いることができる。
【００４６】
次に、図３Ｅに示す工程において、前記半導体チップ１０５および前記補強構造体１０４を覆うようにして、例えば厚さが１００μｍ程度の、熱硬化性のエポキシ樹脂、またはポリイミド樹脂よりなる絶縁層１０６を、例えばラミネートにより形成し、当該半導体チップ１０５および当該補強構造体１０４が、当該絶縁層１０６に埋設されるようにする。
【００４７】
次に、図３Ｆに示す工程において、前記絶縁層１０３と前記絶縁層１０６の平坦化プレスを行い、さらにキュアと呼ばれる加熱工程を実施し、前記絶縁層１０３と共に前記絶縁層１０６を、例えば１６０℃に加熱し、熱硬化処理を行う。ここで前記絶縁層１０３と前記絶縁層１０６は渾然一体となり、一体化するため、本図以降では前記絶縁層１０３と前記絶縁層１０６を合わせた構造を絶縁層１０６と表記している。
【００４８】
この場合、前記補強構造体１０４が前記絶縁層１０６中に埋設されているため、特に熱硬化処理による絶縁層の反りを効果的に抑制することが可能となっている。
【００４９】
また、前記絶縁層１０３と前記絶縁層１０６を同時に熱硬化処理（キュア）しているため、上記のそれぞれの絶縁層の加熱の過程が近似し、そのために絶縁層の熱による反りをさらに抑制することが可能となっている。
【００５０】
次に、図３Ｇに示す工程において、例えばレーザにより、前記絶縁層１０６に、前記バンプ１０５Ａにまで到達するビアホールＢＨを形成する。この場合、前記半導体チップ１０５の電極パッド上に形成されたバンプ１０５Ａが、レーザのストッパ層として機能するため、当該電極パッドの損傷を防止することができる。また、ビアホール形成後は、必要に応じて、薬液による、残渣処理と絶縁層表面の粗化処理であるデスミア処理を実施すると好適である。
【００５１】
次に、図３Ｈに示す工程において、前記ビアホールＢＨの内壁面を含む前記絶縁層１０６上と、露出した前記バンプ１０５Ａ上に、例えばＣｕの無電解メッキにより、シード層１０７を形成する。
【００５２】
次に、図３Ｉに示す工程において、例えばドライフィルムレジスト（ＤＦＲ）を前記シード層１０７上にラミネートし、フォトリソグラフィ法によるパターニングを行って、レジストパターン１０８を形成する。
【００５３】
次に、図３Ｊに示す工程において、例えばＣｕの電解メッキにより、前記ビアホールＢＨを埋設するようにビアプラグ１０９を、また前記レジストパターン１０８の開口部を埋設するようにパターン配線１１０を、一体的に形成する。電解メッキが完了後、前記レジストパターン１０８を剥離する。
【００５４】
次に、図３Ｋに示す工程において、例えばドライフィルムレジストを前記シード層１０７上およびパターン配線１１０にラミネートし、フォトリソグラフィ法によるパターニングを行って、レジストパターン１１１を形成する。
【００５５】
次に、図３Ｌに示す工程において、前記レジストパターン１１１の開口部の、前記パターン配線１１０が露出した面上に、例えばＮｉ／Ａｕ層よりなる端子接続部１１２を、例えば電解メッキ法により形成し、当該端子接続部１１２形成後に前記レジストパターン１１１を剥離する。さらに、前記絶縁層１０６上の、余剰なシード層１０７をエッチングして除去する。
【００５６】
次に、図３Ｍに示す工程において、前記端子接続部１１２が露出するように、前記パターン配線１１０上、および前記絶縁層１０６上にソルダーレジスト層１１３を形成する。
【００５７】
次に、図３Ｎに示す工程において、配線基板全体を、例えばオーブンにより１８０℃に加熱し、前記剥離層１０２と前記絶縁層１０６を剥離して、前記支持基板１０１を前記絶縁層１０６より除去する。この場合、前記剥離層１０２の粘着力は、加熱により減衰することが好ましい。この工程の後、必要に応じて前記端子接続部１１２上に半田ボールを形成し、図１に示す配線基板１００を形成することができる。
【００５８】
本実施例による製造方法によれば、図３Ｄに示した工程において前記補強構造体１０４が設置され、さらに図３Ｆに示す工程において、前記補強構造体１０４が埋設された前記絶縁層１０６のキュアが実施されている。
【００５９】
そのため、以降の工程において、前記絶縁層１０６または配線基板全体の反りの量が抑制される効果を奏する。特に、温度上昇、温度降下によるストレスの変化やメッキ、デスミア処理、ラミネート処理の場合などの応力の変化に対して、従来の方法に比べて反りの量が抑制され、平面度が高く、また信頼性にすぐれた配線基板を形成することが可能となる。
【００６０】
さらに、本実施例の場合、所定の製造工程中において、例えば支持基板１０１上に前記配線基板１００を形成しているため、製造工程における反りの量が抑制され、さらに当該支持基板１０１は所定の製造工程終了後に除去されるために、配線基板を薄型化することが可能となっている。
【実施例２】
【００６１】
また、本発明による配線基板は、上記の場合に限定されず、例えば配線構造、または補強構造体などを様々に変形・変更することも可能である。
【００６２】
例えば図４に、本発明の実施例２による配線基板２００を、模式的に示す。
【００６３】
図４を参照するに、本図に示す配線基板２００において、絶縁層２０６、補強構造体２０４、半導体チップ２０５、パターン配線２１０、端子接続部２１２、ソルダーレジスト層２１３、および半田ボール２１４は、図１に示した配線基板１００の、それぞれ、絶縁層１０６、補強構造体１０４、半導体チップ１０５、パターン配線１１０、端子接続部１１２、ソルダーレジスト層１１３、および半田ボール１１４に相当し、同様の構造を有している。
【００６４】
本実施例による配線基板２００では、前記半導体チップ２０５の、図示を省略する電極パッド上に、例えばＣｕよりなるバンプ２０５Ａが形成されている。当該バンプ２０５Ａは、前記配線基板１００における、前記ビアプラグ１０９およびバンプ１０５Ａに相当している。すなわち、本実施例の場合、前記バンプ２０５Ａの厚さ（高さ）が、例えば１５μｍと前記バンプ１０５Ａより厚く(高く)形成されている。そのために当該バンプ２０５Ａがビアプラグとしての機能を兼ねており、半導体チップとパターン配線を電気的に接続している。
【００６５】
このため、以下に示すように、本実施例による配線基板を製造する場合には、ビアホールを形成する工程や、それに伴うデスミア処理が不要となるため、製造工程が単純となって製造コストを低減できるメリットがある。
【００６６】
次に、図４に示した配線基板２００を製造する方法の一例を、図５Ａ〜図５Ｋに基づき、手順を追って説明する。
【００６７】
本実施例においては、まず、実施例１における図３Ａ〜図３Ｄに示す工程を実施して、図５Ａに示す状態とする。但しこの場合、実施例１における前記支持基板１０１、剥離層１０２、絶縁層１０３、補強構造体１０４、および半導体チップ１０５は、本実施例における支持基板２０１、剥離層２０２、絶縁層２０３、補強構造体２０４、および半導体チップ２０５に相当し、実施例１の場合と同様にして形成することができる。
【００６８】
本実施例の場合、前記半導体チップ２０５上に設置されたバンプ２０５Ａが、例えばＣｕよりなり、実施例１の場合のバンプ１０５Ａに比べて厚く（高さが高く）形成されている。この場合、例えばバンプ２０５Ａの高さは、１５μｍ程度とする。
【００６９】
次に、図５Ｂ〜図５Ｃに示す工程において、絶縁層２０６を形成し、平坦化プレスと熱処理を実施する工程は、実施例１の図３Ｅ〜図３Ｆに示した工程と同様にして行う事ができる。
【００７０】
次に、図５Ｄに示す工程において、熱硬化後の前記絶縁層２０６を、例えばバフ研磨などによって研削し、前記バンプ２０５Ａが露出するようにする。この場合、前記絶縁層２０６を研削する方法はバフ研磨に限定されず、例えばＣＭＰ（化学機械研磨）など他の方法により行ってもよい。
【００７１】
次に、図５Ｅに示す工程において、前記絶縁層２０６上と、露出した前記バンプ２０５Ａ上に、例えばＣｕの無電解メッキにより、シード層２０７を形成する。
【００７２】
次に、図５Ｆに示す工程において、例えばドライフィルムレジスト（ＤＦＲ）を前記シード層２０７上にラミネートし、フォトリソグラフィ法によるパターニングを行って、レジストパターン２０８を形成する。
【００７３】
次に、図５Ｇに示す工程において、例えばＣｕの電解メッキにより、前記レジストパターン２０８の開口部を埋設するようにパターン配線２１０を形成する。電解メッキが完了後、前記レジストパターン２０８を剥離する。
【００７４】
次に、図５Ｈに示す工程において、例えばドライフィルムレジストを前記シード層２０７上およびパターン配線２１０にラミネートし、フォトリソグラフィ法によるパターニングを行って、レジストパターン２１１を形成する。
【００７５】
次に、図５Ｉに示す工程において、前記レジストパターン２１１の開口部の、前記パターン配線２１０が露出した面上に、例えばＮｉ／Ａｕ層よりなる端子接続部２１２を、例えば電解メッキ法により形成し、当該端子接続部２１２形成後に前記レジストパターン２１１を剥離する。さらに、前記絶縁層２０６上の、余剰なシード層２０７をエッチングして除去する。
【００７６】
次に、図５Ｊに示す工程において、前記端子接続部２１２が露出するように、前記パターン配線２１０上、および前記絶縁層２０６上にソルダーレジスト層２１３を形成する。
【００７７】
次に、図５Ｋに示す工程において、実施例１の場合と同様にして、配線基板全体を、例えばオーブンにより１８０℃に加熱し、前記剥離層２０２と前記絶縁層２０６を剥離して、前記支持基板２０１を前記絶縁層２０６より除去する。この工程の後、必要に応じて前記端子接続部２１２上に半田ボールを形成し、図４に示す配線基板２００を形成することができる。
【００７８】
本実施例による製造方法の場合、従来の方法に比べて配線基板の反りの量が抑制され、平面度が高く、また信頼性にすぐれた配線基板を形成することが可能となる効果は実施例１の場合と同様である。
【００７９】
また、本実施例に限定されず、さらに配線基板の配線の構造やとりまわし、または配線と半導体チップとの接続方法は、様々に変形・変更して実施することが可能であることは明らかである。
【００８０】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００８１】
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
【図面の簡単な説明】
【００８２】
【図１】実施例１による配線基板を模式的に示す断面図である。
【図２Ａ】実施例１による補強構造体の設置方法を示す図（その１）である。
【図２Ｂ】実施例１による補強構造体の設置方法を示す図（その２）である。
【図２Ｃ】実施例１による補強構造体の設置方法を示す図（その３）である。
【図３Ａ】実施例１による配線基板の製造方法を示す図（その１）である。
【図３Ｂ】実施例１による配線基板の製造方法を示す図（その２）である。
【図３Ｃ】実施例１による配線基板の製造方法を示す図（その３）である。
【図３Ｄ】実施例１による配線基板の製造方法を示す図（その４）である。
【図３Ｅ】実施例１による配線基板の製造方法を示す図（その５）である。
【図３Ｆ】実施例１による配線基板の製造方法を示す図（その６）である。
【図３Ｇ】実施例１による配線基板の製造方法を示す図（その７）である。
【図３Ｈ】実施例１による配線基板の製造方法を示す図（その８）である。
【図３Ｉ】実施例１による配線基板の製造方法を示す図（その９）である。
【図３Ｊ】実施例１による配線基板の製造方法を示す図（その１０）である。
【図３Ｋ】実施例１による配線基板の製造方法を示す図（その１１）である。
【図３Ｌ】実施例１による配線基板の製造方法を示す図（その１２）である。
【図３Ｍ】実施例１による配線基板の製造方法を示す図（その１３）である。
【図３Ｎ】実施例１による配線基板の製造方法を示す図（その１４）である。
【図４】実施例１による配線基板を模式的に示す断面図である。
【図５Ａ】実施例２による配線基板の製造方法を示す図（その１）である。
【図５Ｂ】実施例２による配線基板の製造方法を示す図（その２）である。
【図５Ｃ】実施例２による配線基板の製造方法を示す図（その３）である。
【図５Ｄ】実施例２による配線基板の製造方法を示す図（その４）である。
【図５Ｅ】実施例２による配線基板の製造方法を示す図（その５）である。
【図５Ｆ】実施例２による配線基板の製造方法を示す図（その６）である。
【図５Ｇ】実施例２による配線基板の製造方法を示す図（その７）である。
【図５Ｈ】実施例２による配線基板の製造方法を示す図（その８）である。
【図５Ｉ】実施例２による配線基板の製造方法を示す図（その９）である。
【図５Ｊ】実施例２による配線基板の製造方法を示す図（その１０）である。
【図５Ｋ】実施例２による配線基板の製造方法を示す図（その１１）である。
【符号の説明】
【００８３】
１００，２００  配線基板
１０１，２０１  支持基板
１０２，２０２  剥離層
１０３，１０６，２０３，２０６  絶縁層
１０４，２０４  補強構造体
１０５，２０５  半導体チップ
１０５Ａ，２０５Ａ  バンプ
１０７，２０７  シード層
１０８，２０８，１１１，２１１  レジストパターン
１０９  ビアプラグ
１１０，２１０  パターン配線
１１２，２１２  端子接続部
１１３，２１３  ソルダーレジスト層
１１４，２１４  半田ボール
【図１】
2006261245.tif 000003
【図２Ａ】
2006261245.tif 000004
【図２Ｂ】
2006261245.tif 000005
【図２Ｃ】
2006261245.tif 000006
【図３Ａ】
2006261245.tif 000007
【図３Ｂ】
2006261245.tif 000008
【図３Ｃ】
2006261245.tif 000009
【図３Ｄ】
2006261245.tif 000010
【図３Ｅ】
2006261245.tif 000011
【図３Ｆ】
2006261245.tif 000012
【図３Ｇ】
2006261245.tif 000013
【図３Ｈ】
2006261245.tif 000014
【図３Ｉ】
2006261245.tif 000015
【図３Ｊ】
2006261245.tif 000016
【図３Ｋ】
2006261245.tif 000017
【図３Ｌ】
2006261245.tif 000018
【図３Ｍ】
2006261245.tif 000019
【図３Ｎ】
2006261245.tif 000020
【図４】
2006261245.tif 000021
【図５Ａ】
2006261245.tif 000022
【図５Ｂ】
2006261245.tif 000023
【図５Ｃ】
2006261245.tif 000024
【図５Ｄ】
2006261245.tif 000025
【図５Ｅ】
2006261245.tif 000026
【図５Ｆ】
2006261245.tif 000027
【図５Ｇ】
2006261245.tif 000028
【図５Ｈ】
2006261245.tif 000029
【図５Ｉ】
2006261245.tif 000030
【図５Ｊ】
2006261245.tif 000031
【図５Ｋ】
2006261245.tif 000032