(57)【要約】【課題】配線の浮遊容量が略同一となるように可変容量素子を付加し、高速駆動に対応する。【解決手段】配線２に、可変容量素子（可変容量ダイオード）３を接続し、配線２の浮遊容量と可変容量素子３の可変容量との合成容量が、全ての配線で略同一となるように設定する。これにより、発光素子毎の配線の容量成分がほぼ同一となるので、全ての発光素子１で信号変調特性が同じになり、高速変調時の信号劣化のばらつきが低減される。【選択図】図１
2006261461.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された複数の発光素子と配線パッドと、前記発光素子と配線パッドを基板上で接続する配線とからなる発光素子アレイにおいて、前記配線に可変容量素子を接続したことを特徴とする発光素子アレイ。
【請求項２】
請求項１記載の発光素子アレイにおいて、前記可変容量素子の可変容量値を所定値に設定することにより、前記配線の浮遊容量と可変容量値との総容量を、複数の配線で略同一にしたことを特徴とする発光素子アレイ。
【請求項３】
請求項１記載の発光素子アレイにおいて、前記可変容量素子は可変容量ダイオードであることを特徴とする発光素子アレイ。
【請求項４】
請求項３記載の発光素子アレイにおいて、前記可変容量ダイオードに印加する制御電圧を変化させることにより可変容量値を変化させ、配線の浮遊容量と可変容量値との総容量を、複数の配線で略同一にしたことを特徴とする発光素子アレイ。
【請求項５】
請求項１記載の発光素子アレイにおいて、前記配線パッドは、複数の略同一線上で列となって配置されていることを特徴とする発光素子アレイ。
【請求項６】
請求項１記載の発光素子アレイにおいて、前記可変容量素子と、前記発光素子と配線パッドを接続する配線とを同一基板上に構成したことを特徴とする発光素子アレイ。
【請求項７】
請求項１記載の発光素子アレイと前記発光素子アレイを駆動する駆動ＩＣとを有する発光素子駆動装置を基板上に構成する発光素子基板において、可変容量素子を前記基板上に構成したことを特徴とする発光素子基板。
【請求項８】
請求項１乃至６のいずれか１項に記載の発光素子アレイを用いて面発光レーザを構成したことを特徴とする面発光レーザ。
【請求項９】
請求項８項に記載の面発光レーザを有することを特徴とする光走査装置。
【請求項１０】
請求項９記載の光走査装置を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光源として用いられる半導体レーザに関し、特に同一チップ上に複数の光源を有する面発光レーザに関する。
【背景技術】
【０００２】
図１１は、発光素子アレイで構成された面発光レーザの従来技術を示す。図１１は、６×６の光源を有する面発光レーザにおける光源配置と配線パターン例を示す。
【０００３】
一般的に、微小面積内に、マトリクス状に配置された複数の光源を駆動するためには、外部から光源部へ配線し、該配線に駆動電圧、電流を与えることにより光源を駆動する。このとき、配線に対して基準となる電位面として、基板の配線と略並行な平面状にグランドプレーンが構成され、グランド面と配線との間でリターンパスが形成される。すなわち、配線部に高速信号を与えた場合に信号伝送特性の劣化を低減した、高速駆動が可能な配線パターンが形成される。
【０００４】
しかしながら、光源数が多くなるにつれて、複数の光源とそのドライバ間の配線長や、配線の浮遊容量に違いが生じることから、複数の光源間の信号にスキューが発生し、また配線間にクロストークなどが発生する。
【０００５】
同一チップ上に複数の光源を有する面発光レーザの場合、異なる光源素子間における、各素子の抵抗成分の誤差による高速変調特性に対する影響は大きくない。しかし、光源間の距離が短く、また、光源からドライバへの配線間隔も小さいため、クロストークや浮遊容量、寄生容量などの影響が顕著となり、その結果、スキューやクロストークにより光源間の信号が劣化する。
【０００６】
上記した問題を解決する従来技術として、複数の発光素子が二次元に配列された発光素子アレイにおいて、発光素子と電極パッド間の配線に関して、配線間での浮遊容量が同じになるように構成することにより、各発光素子の変調特性を概ね一定として画像形成時の濃度変動を抑える装置がある（例えば、特許文献１を参照）。
【０００７】
また、第一電極と第二電極を有する発光素子において、２次元的に配列された行列配線がマトリクス状に接続されてなる発光素子アレイについて、駆動シーケンスを複雑化することなく、配線の浮遊容量及び電気抵抗値を低減した装置もある（例えば、特許文献２を参照）。
【０００８】
図１２は、電子写真プロセスを利用した従来の画像形成装置を示す。図１２は、レーザプリンタ、デジタル複写機等の画像形成装置の一般的構成を示し、光源である半導体レーザユニット１００１から発光されたレーザ光は、回転するポリゴンミラー１００２により偏向走査（スキャン）され、走査レンズ（ｆθレンズ）１００３を介して被走査媒体である感光体１００４上に光スポットを形成し、その感光体１００４を露光して静電潜像を形成する。このとき、１ライン毎に、フォトディテクタ１００５の出力信号に基づいて、１ライン毎、位相同期のとられた画像クロック（画素クロック）を生成して画像処理ユニット１００６とレーザ駆動回路１００７へ供給する。このようにして、半導体レーザユニット１００１は、画像処理ユニット１００６により生成された画像データと位相同期回路１００９により１ライン毎に位相が設定された画像クロックに従い、レーザ駆動回路１００７を介して半導体レーザの発光時間をコントロールすることにより、被走査媒体１００４上の静電潜像をコントロールする。また、位相同期回路１００９はクロック生成回路１００８により生成された変調信号をポリゴンミラーにより偏向走査された半導体レーザの光を検出するフォトディテクタに同期した位相に設定する。
【０００９】
ところで、近年の印刷速度（画像形成速度）の高速化と画像の高画質化の要求に対しては、偏向器であるポリゴンモータの高速化や、レーザ変調の基準クロックとなる画素クロックの高速化で対応してきたが、何れも従来の方法では高速化への対応が難しい。
【００１０】
また、上記した走査光学系において、ポリゴンスキャナ等の偏向器の面倒れや偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査位置ずれ、走査速度ムラを発生させる。この走査位置ずれ、走査速度ムラは画像の揺らぎとなり画質を劣化させるので、高品位の画質を得るためには、走査位置のずれ、走査ムラの補正を行う必要がある。
【００１１】
そこで、複数の光源を用いたマルチビームを採用することで、高速化に対応している。マルチビームによる光走査方法では、偏向器の偏向により同時に走査できる光束が増えることにより、偏向器であるポリゴンモータの回転速度や、画素クロック周波数の低減が可能となり、高速かつ安定した光走査及び画像形成が可能となる。
【００１２】
上記マルチビームを構成する光源としては、シングルビームのレーザチップを組み合わせる方法や、複数個の発光素子を一つのレーザチップに組み込んだＬＤアレイや面発光レーザなどが使用されている。
【００１３】
ｘ，ｙ方向に格子状に複数個並ぶ面発光レーザを、格子のｘ，ｙ軸を横右手方向を主走査方向として、主走査方向に対して所定の角度を傾けた光走査装置に適用した場合、複数個のレーザにより副走査方向に同時に複数ドットを形成することが可能となり、高速、高精度な光走査が可能となる。
【００１４】
上記マルチビームを構成するＬＤアレイなどの半導体レーザはきわめて小型であり、かつ駆動電流により高速に直接変調を行うことが出来るので、近年、レーザプリンタ等の光源として広く用いられている。
【００１５】
しかし、半導体レーザの駆動電流と光出力の関係は、温度により変化する特性を有するので、半導体レーザの光強度を所望の値に設定しようとする場合、問題となる。特に複数の光源を同一チップ上に構成する面発光レーザの場合、光源間の距離が短いため発光、消光による温度変化や温度クロストークなどの影響が顕著に現れ、光量変動の要因となる。
【００１６】
【特許文献１】特開２００２―３１４１９１号公報
【特許文献２】特開２０００―１２９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記特許文献１、２では、配線の浮遊容量を略同一とするために、短い配線を長くするなどの無駄な配線パターンが生じ、配線が長くなるためクロストークが発生する。
【００１８】
また、発光素子と各配線パッド間の配線長や配線の曲げ回数、隣り合う配線間隔などが異なるため、配線自身のもつ浮遊容量や浮遊容量のばらつきが生じやすく、略同一の配線容量とすることは極めて難しい。特に、配線パッドに発光素子駆動用ドライバを接続して、発光素子を高速駆動する場合、配線パッドから発光素子までの配線における浮遊容量のばらつきにより、駆動周波数が高くなるほど、変調信号の波形が鈍り、立ち上がり時間の遅れやばらつきが生じて高速変調ができず、発光素子間にスキューが生じる。
【００１９】
本発明は上記した問題点を解決するためになされたもので、
本発明の目的は、配線長を最短として、発光素子からドライバ間の配線における浮遊容量を略同一にすることにより、高速駆動に対応した発光素子アレイ、面発光レーザ、発光素子基板、光走査装置および画像形成装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明は、基板上に配置された２以上の複数の発光素子と配線パッド部と、発光素子と配線パッド部を基板上で接続する配線とからなる発光素子アレイにおいて、配線部に可変容量素子を有することを最も主要な特徴とする。
【発明の効果】
【００２１】
請求項１記載の発明によれば、光源と電極パッド間をつなぐ配線部に可変容量素子を有することにより、配線ごとの浮遊容量の差を可変容量素子により低減した発光素子アレイを実現できる。また、配線長を無理に揃えることなく発光素子ごとの特性を揃えることが可能になるため、配線部での低コスト化が実現できる。また、発光素子として面発光レーザを構成することにより、通常の半導体レーザを複数個並べて発光素子を構成する場合に比べて低消費電力化が可能となる。
【００２２】
請求項２記載の発明によれば、可変容量素子の値を変更することにより、複数の配線の浮遊容量を略同一とすることができ、配線ごとの浮遊容量の差を低減し、高速駆動時の特性を略同一とした発光素子アレイを実現できる。
【００２３】
請求項３記載の発明によれば、可変容量素子として可変容量ダイオードで構成することにより、簡単な回路構成で容量を変更することが可能となり、なおかつ消費電力の少ない容量可変ができるので、装置の簡易化と省電力化が実現できる。
【００２４】
請求項４記載の発明によれば、可変容量ダイオードに与える制御電圧を変化させることにより可変容量値を変更して、配線による浮遊容量との総容量が複数の配線で略同一とすることができ、電圧値制御により高精度かつ制御回路の簡単な発光素子アレイを実現できる。
【００２５】
請求項５記載の発明によれば、配線パッド部が複数の略同一線上に列となり配置されるので、配線パッド部への駆動回路の接続が容易となり、実装コストが低下し、実装時間を短縮できる。
【００２６】
請求項６記載の発明によれば、可変容量素子を、発光素子と配線パッド部をつなぐ配線と同一基板上に構成しているので、可変容量素子の容量ばらつきや制御電圧誤差などを低減した、高精度な可変容量素子を実現できる
請求項７記載の発明によれば、可変容量素子を、発光素子アレイを駆動する駆動ＩＣ基板上に構成しているので、配線の浮遊容量が変化した場合でも、駆動ＩＣ側で配線の浮遊容量の差を低減した高速駆動対応の発光素子アレイを実現できる
請求項８記載の発明によれば、発光素子アレイとして面発光レーザを用いるので、発光素子のアレイ化や格子状配置などがし易になり、消費電力の少ない発光素子アレイを実現できる。
【００２７】
請求項９記載の発明によれば、上記発明を光走査装置に適用することにより、発光素子アレイを用いて光量変動や走査位置ばらつきを低減した、高速かつ高精度な光走査が可能となる。
【００２８】
請求項１０記載の発明によれば、上記発明を画像形成装置に適用することにより、高速、高精度な画像形成が可能となり、画像の濃度ムラやドット位置ずれ、縦筋などの画像劣化を低減した高画質な画像形成装置が実現できる。
【発明を実施するための最良の形態】
【００２９】
以下、発明の実施の形態について図面により詳細に説明する。
【００３０】
実施例１：
図１は、本発明の実施例１に係る発光素子アレイの構成を示す。図１において、１は発光素子、２は配線、３は可変容量素子、４は配線パッドである。
【００３１】
前述したように、発光素子アレイは、所定の基板上に配置された発光素子と、発光素子が配置された発光素子基板に対して駆動ＩＣからの制御信号配線を接続するための配線パッドと、配線パッドから発光素子に対して駆動信号を伝えるための配線と、発光素子基板の配線とは別の層に構成されたグランド層とで構成されている。そして、グランド層が基板内で、配線部と平行に配置されているとき、配線部とグランド間には、その間隔に反比例した浮遊容量Ｃがある。
【００３２】
また、基板に配置された複数の発光素子を用いて面発光レーザとした場合、そのインピーダンス成分は数百Ω程度となり、特に高速変調時の変調特性に影響を及ぼすが、同一デバイス上に光源を構成する場合、発光素子毎のばらつきが非常に小さく、光源毎のインピーダンスによる変調特性に差が生じ難いので、本実施例ではインピーダンスの影響を無視する。
【００３３】
図１１（従来技術）に示す発光素子アレイにおいては、複数個の発光素子を格子状に配置して基板上に列状に配線パッドを配置するとき、配線パッド部と発光素子とを接続する配線部は、できるだけその長さを短くして設計した場合には、発光素子が中央付近にあるほど配線長が長くなり、縁に近いほど配線長が短くなる。このため、各発光素子または配線毎に配線長が異なることになる。また、格子状に発光素子が配置された場合、配線の配線パッドへ至る経路も様々であるため、配線自身の浮遊容量は各配線ごとに異なった値をとる。
【００３４】
また、発光素子を高速駆動する場合、配線部には数百から数十ＧＨｚの高速信号が伝送するが、信号の周波数成分が高くなるほど配線部の浮遊容量による影響を大きく受け、容量が大きい場合には立ち上がり時間が遅れ、信号振幅が低減する。さらに、配線毎に浮遊容量が異なる場合には、それに応じて信号劣化の程度が異なるため、発光素子アレイにおける高速変調特性が相違し、従って同じ発光制御を行っている場合でも異なる変調を行ってしまう。
【００３５】
本発明は、上記した高周波領域における信号伝送特性を改善するものである。すなわち、本発明の実施例１では、図１に示すように、配線２に可変容量素子３を接続して構成している。本実施例では、容量の値が変更可能な可変容量素子３を付加し、配線２の浮遊容量と可変容量素子３の容量との総容量が略同一となるように設定する。
【００３６】
これにより、発光素子毎に配線部に付加された容量成分がほぼ等しくなるので、高速信号が配線部を伝送しても、全ての発光素子１での信号変調特性が同様となり、高速変調時にも信号劣化のばらつきが少ない、発光素子アレイを実現できる。
【００３７】
実施例２：
図２、図３、図４は、本発明の実施例２の構成を示す。実施例２（図、２、３）は、可変容量素子として可変容量ダイオード５を用いた実施例である。可変容量ダイオード５は、ダイオードに逆電圧を印加したとき、逆電圧値を変化させることにより容量値を可変にできる。
【００３８】
制御電圧Ｖｃを逆電圧として可変容量ダイオードに印加したときの電圧と容量の関係を図４に示す。図４に示すように、可変容量ダイオード５は、逆電圧が小さいと容量が大きくなり、逆電圧が大きいと容量が小さくなる特性をもっている。また、可変容量ダイオード５には、直流電流が流れないため低消費電力である。但し、制御電圧Ｖｃに電圧変動が発生した場合には、電圧変動によって容量が変動するため、制御電圧の変動を抑制する回路が必要となる。
【００３９】
図２において、配線パッド部４には浮遊容量Ｃ０と可変容量ダイオード５（Ｃｃ）が直列に接続され、両素子間に抵抗Ｒを介して制御電圧Ｖｃが印加されている。このとき、図４に示すように可変容量ダイオード５に印加される逆電圧、ここではグランドに対する制御電圧が高いと容量値は小さくなり、電圧が低いと容量値は大きくなる。つまり、制御電圧Ｖｃを変化させることにより、可変容量ダイオード５の容量値を変化させることが可能となる。
【００４０】
よって、配線部の浮遊容量Ｃ０と可変容量ダイオードＣｃの合成容量を可変にすることが可能となる。配線ごとに浮遊容量が異なる場合には、もっとも浮遊容量が大きい配線を基準として、浮遊容量の少ない配線に対しては可変容量ダイオード５の容量値Ｃｃを加えることにより、すべての配線での合成容量を略同一とすることが可能となる。
【００４１】
可変容量ダイオードの容量範囲は、以下のようになる。発光素子基板の大きさが数ｍｍ程度かそれ以下で、発光素子数が数十個以下とすると、配線部（発光素子から、駆動ＩＣへのワイヤボンディングや半田実装などを行うための配線パッドとの間の配線）の浮遊容量は数ｐＦ以下になる。よって、配線長の異なるもの同士の浮遊容量を略同一とするため、可変容量ダイオードの容量値は、数ｐＦかそれ以下の容量値であることが望ましい。
【００４２】
また、浮遊容量の差が大きい場合には、図３に示すように可変容量ダイオードＣｃ１とＣｃ２を並列に構成して、ダイオード単独では得られない高容量値を実現する方法もある。
【００４３】
実施例３：
図５は、本発明の実施例３の構成を示す。図５は、発光素子１、配線２及び配線パッド４を有する発光素子基板６上に、可変容量ダイオード５を構成した実施例である。発光素子１と同一基板６上に可変容量ダイオード５を構成することにより、駆動ＩＣのリファイン時など駆動ＩＣから配線パッドまでの配線長、配線幅の違いなどにより生じる浮遊容量の差が大きくなる変更があった場合にも、可変容量ダイオード５の制御電圧を実施例２で説明したように印加すれば、駆動ＩＣから発光素子までの配線の総容量（浮遊容量＋可変容量）を略同一に設定できる。
【００４４】
また、可変容量ダイオードを配線と同じ基板上に構成することにより、配線の浮遊容量の基準となるグランド面を可変容量素子のグランド面として共用できるので、可変容量素子の容量ばらつきや制御電圧の誤差などを低減した、高精度な可変容量素子を実現できる。
【００４５】
実施例４：
図６、７は、本発明の実施例４の構成を示す。図６は、本実施例の回路構成を、図７は、基板構成を示す。図６、７は、駆動ＩＣ７内に容量可変可能な可変容量ダイオード５を構成する実施例を示す。
【００４６】
図６において、発光素子１と配線２ａ、配線パッド部４は、図７の発光素子基板８上に構成され、配線２ｂおよび駆動ＩＣ部７は、図７の駆動ＩＣ基板９に構成されている。本実施例は、駆動ＩＣ部７内に可変容量ダイオード５を構成したものである。
【００４７】
本実施例のように、可変容量ダイオード５を駆動ＩＣ７内に設けた場合には、例えば発光素子基板上に可変容量ダイオードがある場合に比べて、可変容量を設定する配線が不要となるので、簡単な基板構成が実現できる。
【００４８】
また、発光素子の基板が変更され、配線の浮遊容量が変化した場合にも、駆動ＩＣ側で配線の浮遊容量の差を低減した高速駆動対応の発光素子アレイを実現できる。なお、上記の発光素子アレイは、同一基板上に複数の光源を有する構成が望ましい。
【００４９】
一般的に広く使用されている所謂半導体レーザは、チッブ基板の端面から水平にレーザ光を取り出す構成のため、発光素子を格子状に配列することはデバイスの構造上困難である。一方、面発光レーザはチップ基板の表面からレーザ光を取り出すことができる構造を持ち、なおかつその発光部をチップ上に自由に配置可能なため、複数の発光部を例えば格子状に並べたアレイ化が容易である利点がある。更に、低消費電力で高速駆動も可能なことから、多くの発光部を並べて信号の帯域をカバーした高速変調を実現することが容易である。よって、本発明の発光素子アレイを用いて面発光レーザを構成することにより、複数の光源を自由に配置可能で、高速変調、低消費電力を実現できる発光素子アレイを構成できる。
【００５０】
実施例５：
次に、本発明を光走査装置、画像形成装置などに適用する場合の実施例５を示す。図８は、画素クロック生成回路および方法を用いた光走査装置の実施例５を示す。
【００５１】
図８における光源ユニット８０１の背面には、半導体レーザの制御を司る駆動回路及び画素クロック生成装置が形成されたプリント基板８０２が装着され、光軸と直交する光学ハウジングの壁面に上記したスプリングにより当接され、調節ネジ８０３により傾きが合わせられ姿勢が保持される。尚、調節ネジ８０３はハウジング壁面に形成された突起部に螺合される。光学ハウジング内部には、シリンダレンズ８０５、ポリゴンミラーを回転するポリゴンモータ８０８、ｆθレンズ８０６、トロイダルレンズ、および折り返しミラー８０７が各々位置決めされ支持され、また、同期検知センサを実装するプリント基板８０９は、ハウジング壁面に光源ユニットと同様、外側より装着される。光学ハウジングは、カバー８１１により上部を封止し、壁面から突出した複数の取付部８１０によって画像形成装置本体のフレーム部材にネジ固定される。
【００５２】
本発明における、複数の光源を用いて構成するマルチビーム走査装置（マルチビーム光学系）について説明する。
【００５３】
図８、９は、マルチビーム走査装置の一実施例の構成図を示す。この実施例では図９に示すように、１２個の発光源が格子状に配列された発光素子アレイである半導体レーザアレイ７０２を用い、コリメートレンズの光軸を対称として主走査方向に配置する。図８に示すように、半導体レーザアレイを含む光源ユニット８０１より射出した複数のビームはシリンダレンズ８０５を介してポリゴンミラー８０８で一括して走査され、ｆθレンズ８０６、折り返しミラー８０７により感光体上に結像される。発光源への発光信号を制御する画像処理装置内のバッファメモリには、各発光源ごとに１ライン分の印字データが蓄えられ、ポリゴンミラー１面毎に読み出されて、複数ライン同時に、同じ走査線上での記録がおこなわれる。
【００５４】
本実施例により同時に走査を行う１２個の光源同士の高速変調特性を略同一にすることが可能となり、走査光の濃度ムラや走査位置ずれなどを低減した高精度な光走査装置が実現できる。
【００５５】
本発明を適用した画像形成装置の実施例を図１０に示す。被走査面である感光体ドラム９０１の周囲には感光体を高圧に帯電する帯電チャージャ９０２、光走査装置９００により記録された静電潜像に帯電したトナーを付着して顕像化する現像ローラ９０３、現像ローラにトナーを供給するトナーカートリッジ９０４、ドラムに残ったトナーを掻き取り備蓄するクリーニングケース９０５が配置される。感光体ドラム９０１へは上記したように１面毎に複数ライン同時に潜像記録が行われる。記録紙は給紙トレイ９０６から給紙コロ９０７により供給され、レジストローラ対９０８により副走査方向の記録開始のタイミングに合わせて送りだされ、感光体ドラムを通過する際に転写チャージャ９０６によってトナーが転写され、定着ローラ９０９で定着して排紙ローラ９１２により排紙トレイ９１０に排出される。本実施例により画像濃度ムラやドット位置ずれ、縦筋画像などの発生を防止することができ、高速印刷で高精度な画像形成が可能な画像形成装置を実現できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例１の構成を示す。
【図２】本発明の実施例２の構成を示す。
【図３】本発明の実施例２の変形例を示す。
【図４】可変容量ダイオードの特性を示す。
【図５】本発明の実施例３の構成を示す。
【図６】本発明の実施例４の構成を示す。
【図７】実施例４の基板構成を示す。
【図８】本発明が適用される光走査装置を示す。
【図９】本発明が適用されるマルチビーム走査装置を示す。
【図１０】本発明が適用される画像形成装置を示す。
【図１１】面発光レーザの従来技術を示す。
【図１２】電子写真プロセスを利用した従来の画像形成装置を示す。
【符号の説明】
【００５７】
１  発光素子
２  配線
３  可変容量素子
４  配線パッド
【図１】
2006261461.tif 000003
【図２】
2006261461.tif 000004
【図３】
2006261461.tif 000005
【図４】
2006261461.tif 000006
【図５】
2006261461.tif 000007
【図６】
2006261461.tif 000008
【図７】
2006261461.tif 000009
【図８】
2006261461.tif 000010
【図９】
2006261461.tif 000011
【図１０】
2006261461.tif 000012
【図１１】
2006261461.tif 000013
【図１２】
2006261461.tif 000014