(57)【要約】【課題】  キャパシタンス素子の実装面積の小さい多層プリント配線板を提供する。【解決手段】  この多層プリント配線板１０では、キャパシタンス素子７０は半導体素子５０が実装される面に対して電極面７１ｂ，７２ｂが略鉛直となるように立設して実装されている。これにより、従来のようにキャパシタンス素子７０が面実装される場合に比べ、キャパシタンス素子７０の１個当たりの実装面積を減少させることができる。従って、同じ数のキャパシタンス素子７０であれば多層プリント配線板を小型化することができる。また、従来と同じ多層プリント配線板１０の大きさであれば、より多くのキャパシタンス素子７０を実装することができる。【選択図】        図１
2006190802.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、該半導体素子の周囲に搭載され一対の電極板の電極面が高誘電体を挟むように構成されているキャパシタンス素子とが電気配線を介して接続されている多層プリント配線板であって、
前記キャパシタンス素子は、前記半導体素子が実装される面に対して前記電極面が略鉛直となるように立設して実装されている、
多層プリント配線板。
【請求項２】
前記電極板は、前記電気配線を介して前記半導体素子から伝導してきた熱を該電極板の外面から放熱する、
請求項１に記載の多層プリント配線板。
【請求項３】
前記電極板は、該電極板の外面に放熱フィンを有している、
請求項２に記載の多層プリント配線板。
【請求項４】
前記電極板は、前記高誘電体と接する電極板本体と、該電極板本体の外面に接する金属板とを備えている、
請求項１〜３のいずれかに記載の多層プリント配線板。
【請求項５】
前記キャパシタンス素子は、複数実装されており、
該複数実装されたキャパシタンス素子は、前記一対の電極板のうち同極の電極板同士が金属連結板により連結されている、
請求項１〜４のいずれかに記載の多層プリント配線板。
【請求項６】
前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが略平行になるように実装されている、
請求項１〜５のいずれかに記載の多層プリント配線板。
【請求項７】
前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが略平行で且つ前記辺に沿った長さが該辺と略同じ又はそれ以上である、
請求項６に記載の多層プリント配線板。
【請求項８】
前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが略直角になるように実装されている、
請求項１〜５のいずれかに記載の多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と、該半導体素子の周囲に搭載され一対の電極板の電極面が高誘電体を挟むように構成されているキャパシタンス素子とが電気配線を介して接続されている多層プリント配線板に関する。
【背景技術】
【０００２】
従来より、半導体素子と、該半導体素子の周囲に搭載され一対の電極板の電極面が高誘電体を挟むように構成されているキャパシタンス素子とが電気配線を介して接続されている多層プリント配線板の構造が種々提案されている。例えば、この種の多層プリント配線板では、実装されている半導体素子が高速にオンオフされるとスイッチングノイズが発生して電源ラインの電位が瞬時に低下することがあるが、このような電位の瞬時低下を抑えるために半導体素子を実装する面と同じ面にキャパシタンス素子を実装することが提案されている（例えば特許文献１参照）。このキャパシタンス素子を実装した多層プリント配線板によれば、電源ラインとグランドラインとの間にキャパシタンス素子を接続してデカップリングするため、スイッチングノイズの発生や電源ラインの電位の低下を抑制することができる。
【特許文献１】特開２００１−１４４２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のキャパシタンス素子を実装した多層プリント配線板では、キャパシタンス素子はその電極面と多層プリント配線板とが平行になるように実装される（つまり面実装される）ため、キャパシタンス素子１個当たりの実装面積が大きくなってしまう。近年、半導体素子のオンオフの周波数が数ＧＨｚ〜数十ＧＨｚと高く電位の瞬時低下が起きやすい状況下では、キャパシタンス素子の容量を大きくして十分なデカップリング効果を得ることが考えられるが、多層プリント配線板を従来通りの大きさとすれば、キャパシタンス素子の実装数が限られてしまうため容量を十分大きくできないという問題があり、キャパシタンス素子の実装数を増やそうとすれば、多層プリント配線板が大型化するという問題があった。また、実装される半導体素子の高速化に伴い半導体素子に供給すべき電気量が大きくなるため半導体素子から発熱してしまい、半導体素子が誤動作するという問題があった。
【０００４】
本発明は、このような問題を解決するためになされたものであり、キャパシタンス素子１個当たりの実装面積を減少させることを目的の一つとする。また、半導体素子からの発熱による半導体素子の誤動作を防止することを目的の一つとする
【課題を解決するための手段】
【０００５】
本発明は、上述の目的の少なくとも一部を達成するために以下の手段を採った。
【０００６】
即ち、本発明の多層プリント配線板は、
半導体素子と、該半導体素子の周囲に搭載され一対の電極板の電極面が高誘電体を挟むように構成されているキャパシタンス素子とが電気配線を介して接続されている多層プリント配線板であって、
前記キャパシタンス素子は、前記半導体素子が実装される面に対して前記電極面が略鉛直となるように立設して実装されている、
ものである。
【０００７】
この多層プリント配線板では、キャパシタンス素子は半導体素子が実装される面に対して電極面が略鉛直となるように立設して実装される。こうすれば、従来のようにキャパシタンス素子が面実装される場合に比べ、キャパシタンス素子１個当たりの実装面積を減少させることができるため、同じ数のキャパシタンス素子であれば多層プリント配線板を小型化することができる。また、従来と同じ多層プリント配線板の大きさであれば、より多くのキャパシタンス素子を実装することができる。
【０００８】
本発明の多層プリント配線板において、前記電極板は、前記電気配線を介して前記半導体素子から伝導してきた熱を該電極板の外面から放熱してもよい。キャパシタンス素子は立設されているため、面実装される場合に比べてキャパシタンス素子の電極板の外面が外気と接触する面積は大きくなる。このため、半導体素子から発生した熱は電気配線を伝導して電極板の外面から効率よく放熱され、この熱による半導体素子の誤動作を防止することができる。ここで、前記電極板は、その外面に放熱フィンを有していてもよい。こうすれば、電極板の外面と外気とが接触する面積は増加するため、電極板から効率よく放熱させることができる。
【０００９】
本発明の多層プリント配線板において、前記電極板は、前記高誘電体と接する電極板本体と、該電極板本体の外面に接する金属板とを備えていてもよい。こうすれば、キャパシタンス素子の熱容量が大きくなるため、半導体素子で発生したより多くの熱を電気配線を介してキャパシタンス素子へと伝導することができる。
【００１０】
本発明の多層プリント配線板において、前記キャパシタンス素子は、複数実装されており、該複数実装されたキャパシタンス素子は、前記一対の電極板のうち同極の電極板同士が金属連結板により連結されていてもよい。こうすれば、一枚の金属連結板が複数のキャパシタンス素子の電極板と接続されるため、キャパシタンス素子同士が間隔をあけて配置されているときには、個々のキャパシタンス素子の電極板に金属板を接続するときと比べて大きな面積の金属連結板を用いることができ、これにより半導体素子で発生した熱を効率的に放熱させることができる。
【００１１】
本発明の多層プリント配線板において、前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが平行になるように実装されていてもよい。こうすれば、例えば、半導体素子の外周縁に対して電極面が平行となる方向に細長いスペースしかあいていない場合でも、このスペースにキャパシタンス素子を実装することができる。ここで、前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが略平行で且つ前記辺に沿った長さが該辺と略同じ又はそれ以上であってもよい。こうすれば、該辺よりも短いものを複数実装する場合と比べて、キャパシタンス素子の静電容量を小さくすることなくキャパシタンス素子の部品数を減少させることができる。
【００１２】
本発明の多層プリント配線板において、前記キャパシタンス素子は、前記半導体素子が多角形のとき、該半導体素子の外周縁のうち直近に位置する辺と前記電極面とが略直角になるように実装されていてもよい。こうすれば、例えば、半導体素子の外周縁に対して電極面が直角となる方向に細長いスペースしかあいていない場合でも、このスペースにキャパシタンス素子を実装することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施の形態を図面に基づいて説明する。図１は本発明の一実施形態である多層プリント配線板１０の縦断面図（中心線の左側のみ示す）、図２はこの多層プリント配線板１０の平面図である。本実施形態の多層プリント配線板１０は、図１に示すように、表裏面に形成された導体層２４ａ，２４ｂ同士をスルーホール導体２６を介して電気的に接続するコア基板２０と、このコア基板２０の上面にて樹脂絶縁層３２を挟んで複数積層された導体層３４同士をバイヤホール導体３６を介して電気的に接続することによって形成されたビルドアップ部３０と、ビルドアップ部３０の最表層にパターン化された導体層であって半導体素子５０を実装する実装部４０と、この実装部４０の周囲に設けられたキャパシタンス素子配置領域６０と、キャパシタンス素子配置領域６０に実装されたキャパシタンス素子７０とを備えている。
【００１４】
コア基板２０は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ樹脂等からなるコア基板本体２２の表裏両面に銅により導体パターンが形成された導体層２４ａ，２４ｂと、コア基板本体２２の表裏を貫通するスルーホールの内周面を銅めっきすることより形成されたスルーホール導体２６とを有しており、両導体層２４ａ，２４ｂはスルーホール導体２６を介して電気的に接続されている。
【００１５】
ビルドアップ部３０は、コア基板２０の表裏両面に樹脂絶縁層３２と導体層３４とを交互に積層したものであり、各導体層３４は樹脂絶縁層３２の表裏を貫通するバイアホール導体３６を介して電気的に接続されている。このようなビルドアップ部３０は、周知のサブトラクティブ法（パネルめっき法やパターンめっき法）やアディティブ法（セミアディティブ法やフルアディティブ法）により形成されるが、例えば以下のようにして形成される。即ち、まず、コア基板２０の表裏両面に片面を銅箔で覆った樹脂シートを銅箔が上面になるように貼り付ける。続いて、銅箔表面を黒化処理した後に炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどにより銅箔及び樹脂シートを貫通するバイアホールを形成する。次に、この銅箔及びバイアホール内部を無電解銅めっきした後に電解銅めっきを行う。ここで、銅めっきされたバイアホール内部がバイアホール導体３６となる。そして、銅めっきされた銅箔の表面に導体パターンと同じパターンを持つエッチングレジストを作成し、これをエッチング液で処理した後にエッチングレジストを剥離する。すると、樹脂絶縁層３２の表面に導体パターンの形成された導体層３４が作成される。あとは、この手順を繰り返すことによりビルドアップ部３０が形成される。
【００１６】
実装部４０は、半導体素子５０を実装する領域であり、ビルドアップ部３０の最表面に形成されている。この実装部４０には、電源用パッド４２，グランド用パッド４４，シグナル用パッド４６が格子状又は千鳥状に配列されており（図２参照）、各電源用パッド４２は導体層３４やバイアホール導体３６、スルーホール導体２６を介して外部電源の正極に接続され、各グランド用パッド４４は同様にして外部電極の負極に接続される。また、各シグナル用パッド４６は、導体層３４やバイアホール導体３６、スルーホール導体２６を介して信号の伝達を行う。そして、実装部４０の周囲には、キャパシタンス素子配置領域６０（図２参照）が複数形成されている。このキャパシタンス素子配置領域６０には、キャパシタンス素子７０を実装するための電源用パッド６２及びグランド用パッド６４が複数対形成されており、各電源用パッド６２は導体層３４やバイアホール導体３６、スルーホール導体２６を介して外部電源の正極に接続され、各グランド用パッド６４は同様にして外部電源の負極に接続される。また、電源用パッド６２、グランド用パッド６４は、それぞれ半導体素子を実装する電源用パッド４２、グランド用パッド４４と電気的に接続されている。
【００１７】
キャパシタンス素子７０は、セラミック系の高誘電体材料を高温で焼成した高誘電体７３と、この高誘電体７３を挟むプラス極側の電極板７１及びマイナス極側の電極板７２とで構成される。このプラス極側の電極板７１は、高誘電体７３と接するスズめっき製のプラス極側の電極板本体７１ａと、プラス極側の電極板本体７１ａの外面にはんだや導電性ペースト等により電気的に接続されたプラス極側の金属板７１ｃとを備え、マイナス極側の電極板７２は、高誘電体７３と接するスズめっき製のマイナス極側の電極板本体７２ａと、マイナス極側の電極板本体７２ａの外面にはんだや導電性ペースト等により電気的に接続されたマイナス極側の金属板７２ｃとを備えている。また、プラス極側の電極板７１及びマイナス極側の電極板７２には、電源用リード線７４及びグランド用リード線７５が取り付けられている。そして、多層プリント配線板１０への実装は、電源用リード線７４とグランド用リード線７５をそれぞれキャパシタンス素子配置領域６０の電源用パッド６２とグランド用パッド６４にはんだで接合することによって行われる。このとき、キャパシタンス素子７０は、図１及び図２に示すように、キャパシタンス素子７０の電極面７１ｂ，７２ｂが多層プリント配線板１０に対して略鉛直になるよう立設し、且つ電極面７１ｂ，７２ｂが半導体素子５０の外周縁のうち直近に位置する辺と略平行になるように実装される。具体的には、図２において半導体素子５０の左側に並設されたキャパシタンス素子７０のうち右側に位置するキャパシタンス素子７０Ａを例に挙げると、キャパシタンス素子７０Ａは、半導体素子５０の外周縁のうちキャパシタンス素子７０Ａの直近に位置する辺５０ａとキャパシタンス素子７０Ａの電極面７１ｂ，７２ｂとが略平行になるように実装される。また、本実施形態では、キャパシタンス素子７０Ａは、半導体素子５０の外周縁のうち直近に位置する辺５０ａと電極面７１ａ，７１ｂとが略平行に配置されたときに該辺５０ａに沿った長さが該辺５０ａよりも長くなるよう構成されている。なお、金属板７１ｃ，７２ｃの外周面のうち外気と接触する面は図示しない絶縁被膜で覆われていてもよい。
【００１８】
次に、このように構成された多層プリント配線板１０の使用例について以下に説明する。まず、裏面に多数のはんだバンプが配列された半導体素子５０を実装部４０に載置する。このとき、半導体素子５０の電源用バンプ５２、グランド用バンプ５４、信号用バンプ５６をそれぞれ実装部４０の電源用パッド４２，グランド用パッド４４，信号用パッド４６と接触させる。その後、リフローにより各バンプと各パッドとを接合する。そして、多層プリント配線板１０をマザーボード等の他のプリント配線板に接合する。このとき、例えば、予め多層プリント配線板１０の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合してもよい。また、ピン接合により多層プリント配線板１０を他のプリント配線板に接合してもよい。
【００１９】
以上詳述した多層プリント配線板１０によれば、キャパシタンス素子７０は、半導体素子５０が実装される面に対して電極面７１ｂ，７２ｂが略鉛直になるように立設して実装されるため、従来のようにキャパシタンス素子７０が面実装される場合に比べ、キャパシタンス素子７０の１個当たりの実装面積を減少させることができ、この結果、同じ数のキャパシタンス素子７０であれば多層プリント配線板１０を小型化することができる。また、従来と同じ多層プリント配線板１０の大きさであれば、より多くのキャパシタンス素子７０を実装することができる。
【００２０】
また、キャパシタンス素子７０は立設して実装されているため、プラス極側の電極板７１及びマイナス極側の電極板７２の外面が外気と接触する面積は、キャパシタンス素子７０が面実装される場合に比べて大きくなる。この結果、半導体素子５０へ供給する電気量が増加して半導体素子５０から発熱したとしても、この熱は導体層３４やバイアホール導体３６などを伝導してプラス極側の電極板７１及びマイナス極側の電極板７２の外面から効率よく放熱させることができ、この熱による半導体素子５０の誤動作を防止することができる。
【００２１】
更に、プラス極側の電極板本体７１ａの外面とマイナス極側の電極板本体７２ａの外面は、それぞれプラス極側の金属板７１ｃとマイナス極側の金属板７２ｃと電気的に接続されているため、キャパシタンス素子７０の熱容量は大きくなり、この結果、プラス極側の金属板７１ｃ及びマイナス極側の金属板７２ｃを用いない場合に比べてより多くの熱を半導体素子５０からキャパシタンス素子７０へと伝導させることができる。特に、３〜２０ＧＨｚで高速駆動する半導体素子５０を実装したときには多くの熱が発生するため、本発明を適用する意義が高い。
【００２２】
更にまた、キャパシタンス素子７０は、キャパシタンス素子７０を立設して実装することによって実装面積が小さくなる反面キャパシタンス素子７０の高さが高くなるため、キャパシタンス素子７０を面実装する場合に比べて不安定となることも考えられるが、本実施形態では、プラス極側の電極板本体７１ａとマイナス極側の電極板本体７２ａがプラス極側の金属板７１ｃとマイナス極側の金属板７２ｃによって挟まれていることから、プラス極側の金属板７１ｃ及びマイナス極側の金属板７２ｃが支持板としての役割を果たし、立設しているキャパシタンス素子７０を安定させることができる。
【００２３】
そして、キャパシタンス素子７０は立設して実装されるため、キャパシタンス素子７０の高さを高くすれば、実装面積を増加することなくキャパシタンス素子７０の静電容量を大きくすることができる。
【００２４】
そしてまた、キャパシタンス素子７０は、半導体素子５０の外周縁のうち電極面７１ｂ，７２ｂと略平行であって且つ直近に位置する辺に沿った長さが該辺よりも長いため、直近に位置する辺よりも短いものを複数実装する場合と比べ、キャパシタンス素子７０の静電容量を小さくすることなくキャパシタンス素子７０の部品数を減少させることができる。
【００２５】
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施しうることはいうまでもない。
【００２６】
例えば、上述した実施形態の多層プリント配線板１０では図１及び図２の多層プリント配線板１０を採用したが、図３及び図４の多層プリント配線板１０を採用してもよい。つまり、図３及び図４の多層プリント配線板１０では、プラス極側の電極板１７１は、外面に放熱フィンを有するプラス極側の電極板本体１７１ａと、放熱フィンに密着するようにプラス極側の電極板本体１７１ａの外面にはんだや導電性ペースト等で電気的に接続されているプラス極側の金属板１７１ｃとで構成され、マイナス極側の電極板１７２は、外面に放熱フィンを有するマイナス極側の電極板本体１７２ａと、放熱フィンに密着するようにマイナス極側の電極板本体１７２ａの外面にはんだや導電性ペースト等で電気的に接続されているマイナス極側の金属板１７２ｃとで構成されている。こうすれば、プラス極側の電極板１７１及びマイナス極側の電極板１７２の外面は放熱フィンを有しているため、プラス極側の電極板１７１及びマイナス極側の電極板１７２の外面と外気とが接触する面積は増加し、半導体素子５０で発生した熱をプラス極側の電極板１７１及びマイナス極側の電極板１７２の外面から効率よく放熱させることができる。ここで、図５に示すように、プラス極側の電極板本体１７１ａ及びマイナス極側の電極板本体１７２ａの代わりにプラス極側の電極板本体２７１ａ及びマイナス極側の電極板本体２７２ａを用いてもよい。即ち、図５の多層プリント配線板１０では、プラス極側の電極板本体２７１ａ及びマイナス極側の電極板本体２７２ａの外面には放熱フィンを設けず、プラス極側の金属板２７１ｃ及びマイナス極側の金属板２７２ｃの外面にのみ放熱フィンを設ける。こうすれば、電極板本体の外面に放熱フィンを設けなくてもプラス極側の電極板２７１及びマイナス極側の電極板２７２の外面と外気とが接触する面積を増加させることができ、半導体素子５０で発生した熱をプラス極側の電極板２７１及びマイナス極側の電極板２７２の外面から効率よく放熱させることができる。
【００２７】
また、上述した実施形態の多層プリント配線板１０では、キャパシタンス素子７０Ａは半導体素子５０の外周縁のうち直近に位置する辺５０ａと電極面７１ｂ，７２ｂとが平行になるように実装されたが、図６に示すように、半導体素子５０の外周縁のうち直近に位置する辺５０ａと電極面７１ｂ，７２ｂとが略直角になるように実装されていてもよい。
【００２８】
更に、上述した実施形態では、キャパシタンス素子７０が同列に１つ実装されている場合を例示したが、図７に示すように、キャパシタンス素子７０が同列に複数実装されている場合には、これらのキャパシタンス素子７０のプラス極側の電極板７１の外面同士がプラス極側の金属連結板８１により連結され、マイナス極側の電極板７２の外面同士がマイナス極側の金属連結板８２により連結されていてもよい。こうすれば、それぞれ一枚のプラス極側の金属連結板８１及びマイナス極側の金属連結板８２は同列にある複数のキャパシタンス素子７０と接続されるため、キャパシタンス素子７０同士が同列に間隔をあけて配置されているときには、個々のキャパシタンス素子７０の電極板に金属板を接続するときと比べて大きな面積の金属連結板を用いることができ、これにより半導体素子５０で発生した熱を効率的に放熱させることができる。また、プラス極側の金属連結板８１及びマイナス極側の金属連結板８２は、その外面に放熱フィンを有していてもよい。こうすれば、プラス極側の金属連結板８１及びマイナス極側の金属連結板８２の外面と外気とが接触する面積が増加し、半導体素子５０で発生した熱をプラス極側の金属連結板８１及びマイナス極側の金属連結板８２の外面から効率よく放熱させることができる。
【００２９】
更に、上述した実施形態では、キャパシタンス素子７０は半導体素子５０の外周縁と向かい合う一部の領域に配置されたが、図８に示すように半導体素子５０を取り囲むように配置されていてもよい。
【００３０】
更にまた、上述した実施形態では、キャパシタンス素子７０Ａが半導体素子５０の外周縁のうち直近に位置する辺５０ａと電極面７１ｂ，７２ｂとを略平行にするように実装されている場合に、キャパシタンス素子７０Ａは半導体素子５０の外周縁のうち直近に位置する辺５０ａに沿った長さが該辺５０ａよりも長いものであったが、図９に示すように、直近に位置する辺５０ａと略同じ長さ又はそれ以下のものを複数実装してもよい。
【００３１】
そして、上述した実施形態では、プラス極側の電極板７１はプラス極側の電極板本体７１ａ及びプラス極側の金属板７１ｃから構成され、マイナス極側の電極板７２はマイナス極側の電極板本体７２ａ及びマイナス極側の金属板７２ｃから構成されたが、それぞれプラス極側の電極板本体７１ａとマイナス極側の電極板本体７２ａのみから構成されていてもよい。
【００３２】
そしてまた、上述した実施形態では、プラス極側の金属板７１ｃに電源用リード線７４を設け、マイナス極側の金属板７２ｃにグランド用リード線７５を設けたが、プラス極側の電極板本体７１ａとマイナス極側の電極板本体７２ａに設けてもよいし、プラス極側の金属板７１ｃ及びプラス極側の電極板本体７１ａとマイナス極側の金属板７２ｃ及びマイナス極側の電極板本体７２ａの両方に設けてもよい。
【図面の簡単な説明】
【００３３】
【図１】多層プリント配線板１０の断面図である。
【図２】多層プリント配線板１０の平面図である。
【図３】他の多層プリント配線板１０の断面図である。
【図４】他の多層プリント配線板１０の平面図である。
【図５】他の多層プリント配線板１０の平面図である。
【図６】他の多層プリント配線板１０の平面図である。
【図７】他の多層プリント配線板１０の平面図である。
【図８】他の多層プリント配線板１０の平面図である。
【図９】他の多層プリント配線板１０の平面図である。
【符号の説明】
【００３４】
１０  多層プリント配線板、２０  コア基板、２２  コア基板本体、２４ａ，２４ｂ  導体層、２６  スルーホール導体、３０  ビルドアップ部、３２  樹脂絶縁層、３４  導体層、３６  バイアホール導体、４０  実装部、４２  電源用パッド、４４  グランド用パッド、４６  信号用パッド、５０  半導体素子、５０ａ  半導体素子の辺、５２  電源用バンプ、５４  グランド用バンプ、５６  信号用バンプ、６０  キャパシタンス素子配置領域、６２  電源用パッド、６４  グランド用パッド、７０，７０Ａ  キャパシタンス素子、７１  プラス極側の電極板、７１ａ  プラス極側の電極板本体、７１ｂ  電極面、７１ｃ  プラス極側の金属板、７２  マイナス極側の電極板、７２ａ  マイナス極側の電極板本体、７２ｂ  電極面、７２ｃ  マイナス極側の金属板、７３  高誘電体、７４  電源用リード線、７５  グランド用リード線、８１  プラス極側の金属連結板、８２  マイナス極側の金属連結板、１７１  プラス極側の電極板、１７１ａ  プラス極側の電極板本体、１７１ｂ  電極面、１７１ｃ  プラス極側の金属板、１７２  マイナス極側の電極板、１７２ａ  マイナス極側の電極板本体、１７２ｂ  電極面、１７２ｃ  マイナス極側の金属板、１７３  高誘電体、１７４  電源用リード線、１７５  グランド用リード線、２７１  プラス極側の電極板、２７１ａ  プラス極側の電極板本体、２７１ｂ  電極面、２７１ｃ  プラス極側の金属板、２７２  マイナス極側の電極板、２７２ａ  マイナス極側の電極板本体、２７２ｂ  電極面、２７２ｃ  マイナス極側の金属板、２７３  高誘電体、２７４  電源用リード線、２７５  グランド用リード線。
【図１】
2006190802.tif 000003
【図２】
2006190802.tif 000004
【図３】
2006190802.tif 000005
【図４】
2006190802.tif 000006
【図５】
2006190802.tif 000007
【図６】
2006190802.tif 000008
【図７】
2006190802.tif 000009
【図８】
2006190802.tif 000010
【図９】
2006190802.tif 000011