(57)【要約】 【課題】  １００Ｖ超の高耐圧素子を用い、かつ容量性負荷を駆動させる場合でも、ハイレベルとミドルレベルの間の電位差を高耐圧素子の耐圧の範囲内で、自由に設定することを目的とする。【解決手段】  各ドレインが出力端子４に接続された、ハイレベルトランジスタ６とミドルレベルトランジスタ７とロウレベルトランジスタ８の３個のトランジスタを有し、それぞれオン時にハイレベル、ミドルレベル、ロウレベルを出力する。さらにミドルレベルトランジスタ７と出力端子４の間に、カソードが出力端子４に接続された逆流防止ダイオード２９を備える。【選択図】図１
2006261790.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なった電位レベルの一つを選択し、選択した電位レベルに対応する信号を共通出力端に出力する装置であって、
所定のハイレベルを供給するハイレベル供給源と、
所定のロウレベルを供給するロウレベル供給源と、
前記ハイレベルと前記ロウレベルの間のミドルレベルを供給するミドルレベル供給源と、
前記ハイレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第１スイッチ手段と、
前記ロウレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第２スイッチ手段と、
前記ミドルレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第３スイッチ手段と、
前記第１スイッチ手段と、前記第２スイッチ手段と、前記第３スイッチ手段のいずれか一つを導通にするスイッチ制御信号生成手段と、
前記第３スイッチ手段と前記共通出力端の間に接続され、前記共通出力端から前記ミドルレベル供給源への逆流を防止する逆流防止手段、とを有することを特徴とするレベル生成装置。
【請求項２】
更に、前記ミドルレベル供給源と前記共通出力端の間に接続され、前記第３スイッチ手段の導通時に、前記共通出力端から前記ミドルレベル供給源へ一方向に導通するミドルレベル一方向導通手段を有することを特徴とする、請求項１記載のレベル生成装置。
【請求項３】
複数の異なった電位レベルの一つを選択し、選択した電位レベルに対応する信号を共通出力端に出力する装置であって、
所定のハイレベルを供給するハイレベル供給源と、
所定のロウレベルを供給するロウレベル供給源と、
前記ハイレベルと前記ロウレベルの間のミドルレベルを供給するミドルレベル供給源と、
前記ハイレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第１スイッチ手段と、
前記ロウレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第２スイッチ手段と、
前記ミドルレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第３スイッチ手段と、
前記第１スイッチ手段と、前記第２スイッチ手段と、前記第３スイッチ手段のいずれか一つを導通にするスイッチ制御信号生成手段とを有し、
第３スイッチ手段は、
前記ミドルレベル供給源に接続された順方向スイッチ手段と、
前記共通出力端に接続された逆方向スイッチ手段を含み、
前記順方向スイッチ手段と前記逆方向スイッチ手段は互いに直列接続され、
前記順方向スイッチ手段は、導通時に前記ミドルレベル供給源から共通出力端に向かう方向に導通し、
前記逆方向スイッチ手段は、導通時に前記共通出力端から前記ミドルレベル供給源に向かう方向に導通する、
ことを特徴とするレベル生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数段階、特に３段階の振幅レベルを出力するレベル生成装置に関するものである。
【背景技術】
【０００２】
従来のレベル生成装置としては、レベルシフト回路を２回路と、ＰＭＯＳおよびＮＭＯＳの相補型ＭＯＳトランジスタを用いた回路が知られている。本従来例として、図９に、特許文献１（特開平７−１１４３６１号公報）記載のレベル生成装置を示す。
図９において、入力端子６００、６１０、６２０からそれぞれ入力信号Ａ、Ｂ、Ｃが、ハイレベル／ロウレベルの２値信号で入力される。ハイレベルとしては正極電源端子６７０のＶＣＣ電位レベルが供給され、ロウレベルとしては接地端子８２０のＧＮＤ（０Ｖ）電位レベルが供給される。
【０００３】
制御回路９２０において、入力信号Ａ、ＢはそれぞれＮＯＲ回路６４０、８６０、８７０に入力され、入力信号ＣはＮＯＲ回路６４０に入力されるとともに、インバータ回路８８０を介してＮＯＲ回路８７０に入力される。ＮＯＲ回路６４０からインバータ回路６３０を介して信号Ｘ１が出力され、ＮＯＲ回路８６０からインバータ回路８５０を介して信号Ｙ１が出力される。またＮＯＲ回路８７０から信号Ｚ１が出力される。
【０００４】
信号Ｙ１、Ｚ１は、同一構成のレベルシフト回路６５０、レベルシフト回路６６０にそれぞれ入力され、信号Ｙ２、Ｚ２がそれぞれ出力される。
信号Ｘ１はハイレベルトランジスタ６００のゲートに入力され、信号Ｙ２はミドルレベルトランジスタ７００のゲートに入力され、信号Ｚ２はロウレベルトランジスタ８００のゲートに入力される。
【０００５】
ハイレベルトランジスタ６００は、ＰチャネルＭＯＳトランジスタ２４０と、バックゲートにカソードが接続された２つの寄生ダイオード１４０、１９０とを含み、ソースおよびバックゲートおよび寄生ダイオード１４０のアノードは、ＶＣＣ電位レベルを供給する正極電源端子６７０に接続され、ドレインおよび寄生ダイオード１９０のアノードは、出力端子６８０に接続される。ミドルレベルトランジスタ７００は、ＮチャネルＭＯＳトランジスタ７３０と、バックゲートにアノードが接続された２つの寄生ダイオード７２０、７１０とを含み、ソースおよび寄生ダイオード７２０のカソードは、ＧＮＤ電位レベルを供給する接地端子８２０に接続され、バックゲートは、−ＶＣＣ電位レベルを供給する負極電源端子６９０に接続され、ドレインおよび寄生ダイオード７１０のカソードは、出力端子６８０に接続される。ロウレベルトランジスタ８００は、ＮチャネルＭＯＳトランジスタ２８０と、バックゲートにアノードが接続された２つの寄生ダイオード１８０、２３０とを含み、ソース、バックゲートおよび寄生ダイオード１８０のカソードは、負極電源端子６９０に接続され、ドレインおよび寄生ダイオード２３０のカソードは、出力端子６８０に接続される。
【０００６】
以上のように構成された従来のレベル生成装置について、図９に併せて図１０の信号波形図を参照しながら、その動作を説明する。
ここでハイレベルを「Ｈ」、ロウレベルを「Ｌ」として、信号Ａ、Ｂ、Ｃが例えばそれぞれ「Ｈ」、「Ｌ」、「Ｌ」という論理値の組み合わせをとる場合、（Ａ、Ｂ、Ｃ）＝（Ｈ、Ｌ、Ｌ）と表す。制御回路９２０では、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｌ）の時、信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｌ、Ｌ、Ｌ）となり、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｈ）の時、信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｈ、Ｌ、Ｈ）になる。入力信号（Ａ、Ｂ、Ｃ）がこれら２通りの組み合わせ以外の時、信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｈ、Ｈ、Ｌ）になる。
【０００７】
信号Ｙ１はレベルシフト回路６５０によりレベル変換され、信号Ｙ２として出力される。信号Ｚ１はレベルシフト回路６８０によりレベル変換され、信号Ｚ２として出力される。すなわち電圧レベルは異なるが、信号Ｙ１とＹ２、信号Ｚ１とＺ２は、それぞれ同一の論理値を有し、ほぼ同様な波形となる。
信号Ｘ１、Ｙ２、Ｚ２は、それぞれハイレベルのＶＣＣ電位レベルをオン状態で出力するハイレベルトランジスタ６００と、ミドルレベルのＧＮＤ電位レベルをオン状態で出力するミドルレベルトランジスタ７００と、ロウレベルの−ＶＣＣ電位レベルをオン状態で出力するロウレベルトランジスタ８００を制御する。これら３つのトランジスタの１つだけをオンし、オフされハイインピーダンス状態になった他の２つのトランジスタを等価的に切り離すことにより、ハイレベル、ミドルレベル、ロウレベルの３値出力を可能にする。
【０００８】
具体的には、信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｌ、Ｌ、Ｌ）とすると、ハイレベルトランジスタ６００がオンされ、ミドルレベルトランジスタ７００およびロウレベルトランジスタ８００がオフされる。これによりＶＣＣ電位レベルが、出力端子６８０から出力される。信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｈ、Ｈ、Ｌ）とすると、ハイレベルトランジスタ６００およびロウレベルトランジスタ８００がオフされ、ミドルレベルトランジスタ７００がオンされる。これによりＧＮＤ電位レベルが、出力端子６８０から出力される。信号（Ｘ１、Ｙ１、Ｚ１）＝（Ｈ、Ｌ、Ｈ）とすると、ハイレベルトランジスタ６００およびミドルレベルトランジスタ７００がオフされ、ロウレベルトランジスタ８００がオンされる。これにより−ＶＣＣ電位レベルが、出力端子６８０から出力される。
【０００９】
このような動作により、出力端子６８０から、ハイレベルとして正極電源端子６７０のＶＣＣ電位レベルが出力され、ミドルレベルとして接地端子８２０のＧＮＤ電位レベルが出力され、ロウレベルとして負極電源端子６９０の−ＶＣＣ電位レベルが出力される。したがって出力信号ＣＯＭは、３段階の電位レベルが表現可能となる。
【特許文献１】特開平７−１１４３６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来のレベル生成装置は、ミドルレベルとしてＧＮＤ電位レベルで動作し、ハイレベル、ロウレベルは正極、負極の電位レベルになるため、有極性の容量性負荷を３値で駆動すればこの容量性負荷を徐々に劣化させ、あるいは破壊に至らしめる。
また従来のレベル生成装置を１００Ｖ超の高電圧で動作させたい場合、ミドルレベルトランジスタ７００のバックゲートとドレイン間の寄生ダイオード７１０に比べ、バックゲートとソース間の寄生ダイオード７２０の耐圧がかなり低いため、ミドルレベルのＧＮＤ電位レベルとロウレベルの−ＶＣＣ電位レベルとの間の電位差を大きくとれないという課題がある。
本発明は以上のような課題を解決するもので、有極性の容量性負荷を３値で駆動するとともに、１００Ｖ超の高耐圧で動作可能にすることを目的とする。
【課題を解決するための手段】
【００１１】
複数の異なった電位レベルの一つを選択し、選択した電位レベルに対応する信号を共通出力端に出力する装置であって、所定のハイレベルを供給するハイレベル供給源と、所定のロウレベルを供給するロウレベル供給源と、前記ハイレベルと前記ロウレベルの間のミドルレベルを供給するミドルレベル供給源と、前記ハイレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第１スイッチ手段と、前記ロウレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第２スイッチ手段と、前記ミドルレベル供給源と前記共通出力端の間に接続され、導通または非導通の状態を呈する第３スイッチ手段と、前記第１スイッチ手段と、前記第２スイッチ手段と、前記第３スイッチ手段のいずれか一つを導通にするスイッチ制御信号生成手段と、前記第３スイッチ手段と前記共通出力端の間に接続され、前記共通出力端から前記ミドルレベル供給源への逆流を防止する逆流防止手段、とを有することを特徴としている。
【発明の効果】
【００１２】
本発明のレベル生成装置により、有極性の容量性負荷に対して逆電圧を印加することなく３値で駆動できるため、この容量性負荷を劣化させたり破壊させたりすることが無くなる。またＰＤＰなどの容量性負荷デバイスを駆動させる場合、１００Ｖ以上の電圧印加が必要であるが、１００Ｖ超の耐圧の範囲内でハイレベル、ミドルレベル、ロウレベルの３値電位レベルが自由に設定可能になる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明のレベル生成装置について、図面を参照しながら実施の形態を説明する。
（実施の形態１）
図１は、実施の形態１におけるレベル生成装置の回路図である。
図１において、入力端子６０、６１、６２からそれぞれ入力信号Ａ、Ｂ、Ｃが、ハイレベル／ロウレベルの２値信号で入力される。ハイレベルとしては５Ｖ程度の電位レベルが供給され、ロウレベルとしては接地端子８２のＧＮＤ（０Ｖ）電位レベルが供給される。
【００１４】
第１制御回路９０において、入力信号Ａ、ＢはそれぞれＮＯＲ回路６４、８６、８７に入力され、入力信号ＣはＮＯＲ回路６４に入力されるとともに、インバータ回路８８を介してＮＯＲ回路８７に入力される。ＮＯＲ回路６４からインバータ回路６３を介して信号Ｄ１が出力され、ＮＯＲ回路８６、８７からそれぞれ信号Ｅ１、Ｆ１が出力される。
信号Ｄ１、Ｅ１は、同一構成のレベルシフト回路９、レベルシフト回路８４にそれぞれ入力され、信号Ｄ２、Ｅ２がそれぞれ出力される。
信号Ｄ２はハイレベルトランジスタ６のゲートに入力され、信号Ｅ２はミドルレベルトランジスタ７のゲートに入力され、信号Ｆ１はロウレベルトランジスタ８のゲートに入力される。
【００１５】
ハイレベルトランジスタ６は、ＰチャネルＭＯＳトランジスタ２４と、バックゲートにカソードが接続された２つの寄生ダイオード１４、１９とを含み、ソース、バックゲートおよび寄生ダイオード１４のアノードは、ＶＤＤＨ電位レベルを供給するハイレベル電源端子１に接続され、ドレインおよび寄生ダイオード１９のアノードは、出力端子４と、順方向電圧Ｖｆｄ１を有する逆流防止ダイオード２９のカソードに接続される。ミドルレベルトランジスタ７は、ＰチャネルＭＯＳトランジスタ２６と、バックゲートにカソードが接続された２つの寄生ダイオード１６、２１とを含み、ソース、バックゲートおよび寄生ダイオード１６のアノードは、ＶＤＤＬ電位レベルを供給するミドルレベル電源端子３に接続され、ドレインおよび寄生ダイオード２１のアノードは、逆流防止ダイオード２９のアノードに接続される。ロウレベルトランジスタ８は、ＮチャネルＭＯＳトランジスタ２８と、バックゲートにアノードが接続された２つの寄生ダイオード１８、２３とを含み、ソース、バックゲートおよび寄生ダイオード１８のカソードは、ＧＮＤ電位レベルを供給する接地端子８２に接続され、ドレインおよび寄生ダイオード２３のカソードは、出力端子４に接続される。
【００１６】
容量性負荷５は、出力端子４と接地端子８２間に接続され、出力端子４から出力される出力信号ＯＵＴにより充放電される。
各電源が供給する電位レベルとしては、例えば、ＶＤＤＨ電位レベルとして１００Ｖ、ＶＤＤＬ電位レベルとして８０Ｖ、ＧＮＤ電位レベルとして０Ｖが使用される。
以上のように構成された実施の形態１のレベル生成装置について、図１に併せて図２の信号波形図を参照しながら、その動作を説明する。
【００１７】
ここでハイレベルを「Ｈ」、ロウレベルを「Ｌ」として、信号Ａ、Ｂ、Ｃが例えばそれぞれ「Ｈ」、「Ｌ」、「Ｌ」という論理値の組み合わせをとる場合、（Ａ、Ｂ、Ｃ）＝（Ｈ、Ｌ、Ｌ）と表す。第１制御回路９０では、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｌ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｈ、Ｌ）となり、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｈ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｈ）になる。入力信号（Ａ、Ｂ、Ｃ）がこれら２通りの組み合わせ以外の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｌ）になる。
信号Ｄ１はレベルシフト回路９によりレベル変換され、信号Ｄ２として出力される。信号Ｅ１はレベルシフト回路８４によりレベル変換され、信号Ｅ２として出力される。すなわち電圧レベルは異なるが、信号Ｄ１とＤ２、信号Ｅ１とＥ２は、それぞれ同一の論理値を有し、ほぼ同様な波形となる。
【００１８】
信号Ｄ２、Ｅ２、Ｆ１は、それぞれハイレベルのＶＣＣＨ電位レベルをオン状態で出力するハイレベルトランジスタ６と、ミドルレベルのＶＤＤＬ電位レベルをオン状態で出力するミドルレベルトランジスタ７と、ロウレベルのＧＮＤ電位レベルをオン状態で出力するロウレベルトランジスタ８を制御する。これら３つのトランジスタの１つだけをオンし、オフされハイインピーダンス状態になった他の２つのトランジスタを等価的に切り離すことにより、ハイレベル、ミドルレベル、ロウレベルの３値出力を可能にする。
【００１９】
具体的には、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｈ、Ｌ）とすると、ハイレベルトランジスタ６がオンされ、ミドルレベルトランジスタ７およびロウレベルトランジスタ８がオフされる。これによりＶＤＤＨ電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｌ）とすると、ハイレベルトランジスタ６およびロウレベルトランジスタ８がオフされ、ミドルレベルトランジスタ７がオンされる。これにより、ＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｈ）とすると、ハイレベルトランジスタ６およびミドルレベルトランジスタ７がオフされ、ロウレベルトランジスタ８がオンされる。これによりＧＮＤ電位レベルが、出力端子４から出力される。
【００２０】
このような動作により、出力端子４から、ハイレベルとしてハイレベル電源端子１のＶＤＤＨ電位レベルが出力され、ミドルレベルとしてミドルレベル電源端子３のＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベル（ＶＤＤＬ−Ｖｆｄ１）が出力され、ロウレベルとして接地端子８２のＧＮＤ電位レベルが出力される。したがって出力信号ＯＵＴは、３段階の電位レベルが表現可能となる。
以上のように実施の形態１のレベル生成装置においては、出力信号ＯＵＴの電位レベルは、３段階の電位レベルともすべて０Ｖ以上であるため、出力端子４と接地端子８２間に接続された有極性の容量性負荷を、劣化させたり破壊させたりすること無しに駆動できる。
【００２１】
また３値を生成するハイレベルトランジスタ６、ミドルレベルトランジスタ７、およびロウレベルトランジスタ８のうち、ミドルレベルトランジスタ７だけは、出力端子４からハイレベルを出力する時にドレイン／ソース間に逆電圧が加わる。通常、寄生ダイオード１６の逆耐圧は十分とはいえず、このような逆電圧の印加によりミドルレベルトランジスタ７は、徐々に劣化するかもしくは破壊される。実施の形態１においては逆流防止ダイオード２９を設けることにより、出力端子４からミドルレベルトランジスタ７への逆流を防いでおり、出力信号ＯＵＴがハイレベルの時にミドルレベルトランジスタ７のドレイン／ソース間に逆電圧が加わっても、ミドルレベルトランジスタ７は劣化することもなく破壊されることもない。
このように逆流防止ダイオード２９の働きにより、１００Ｖ超の耐圧の範囲内で、ハイレベル、ミドルレベル、ロウレベルの３値電位レベルを自由に設定可能にしている。
【００２２】
ここでそれぞれ、出力端子４は共通出力端、ハイレベル電源端子１はハイレベル供給源、接地端子８２はロウレベル供給源、ミドルレベル電源端子３はミドルレベル供給源、ハイレベルトランジスタ６は第１スイッチ回路、ロウレベルトランジスタ８は第２スイッチ回路、ミドルレベルトランジスタ７は第３スイッチ回路、第１制御回路９０とレベルシフト回路９とレベルシフト回路８４を含むブロックはスイッチ制御信号生成器、逆流防止ダイオード２９は逆流防止器、とも呼ぶ。
【００２３】
しかしながらこのような実施の形態１のレベル生成装置においては、回路の調整次第では、出力信号ＯＵＴがロウレベルからミドルレベルに遷移する時に、ＶＤＤＬ電位レベルを大幅に超えるオーバードライブ現象を生じる場合がある。図２に（ＶＤＤＬ＋Ｖｏｄ）として示すように、ミドルレベルとしてのＶＤＤＬ電位レベルに対して、オーバードライブ電圧Ｖｏｄだけ加算された電位レベルになる場合がある。これは、ミドルレベルトランジスタ７がオフからオンへ１００Ｖ程度の振幅で急峻に遷移した場合、出力信号ＯＵＴがオーバーシュートしてＶＤＤＬ電位レベル以上となる可能性があることに原因している。その瞬間逆流防止ダイオード２９は逆バイアスとなって出力端子４はハイインピーダンス状態になり、容量性負荷５の蓄積効果により、出力信号ＯＵＴがＶＤＤＬ電位レベル以上の状態を保持することになる。
（実施の形態２）
【００２４】
実施の形態２では、実施の形態１におけるオーバードライブ現象を解消するレベル生成装置について説明する。図３は、実施の形態２におけるレベル生成装置の回路図である。
図３において、入力端子６０、６１、６２からそれぞれ入力信号Ａ、Ｂ、Ｃが、ハイレベル／ロウレベルの２値信号で入力される。ハイレベルとしては５Ｖ程度の電位レベルが供給され、ロウレベルとしては接地端子８２のＧＮＤ（０Ｖ）電位レベルが供給される。
【００２５】
第２制御回路９１において、入力信号Ａ、ＢはそれぞれＮＯＲ回路６４、８６、８７に入力され、入力信号ＣはＮＯＲ回路６４に入力されるとともに、インバータ回路８８を介してＮＯＲ回路８７に入力される。ＮＯＲ回路６４からインバータ回路６３を介して信号Ｄ１が出力され、ＮＯＲ回路８６、８７からそれぞれ信号Ｅ１、Ｆ１が出力される。またＮＯＲ回路８６からインバータ回路８５を介して信号Ｇ１が出力される。
信号Ｄ１、Ｇ１、Ｅ１は、同一構成のレベルシフト回路９、レベルシフト回路８３、レベルシフト回路８４にそれぞれ入力され、信号Ｄ２、Ｇ２、Ｅ２がそれぞれ出力される。
信号Ｄ２はハイレベルトランジスタ６のゲートに入力され、信号Ｇ１は上限クランプスイッチ回路８０に含まれるＮチャネルＭＯＳトランジスタ２７のゲートに入力され、信号Ｅ２はミドルレベルトランジスタ７のゲートに入力され、信号Ｆ１はロウレベルトランジスタ８のゲートに入力される。
【００２６】
ハイレベルトランジスタ６は、ＰチャネルＭＯＳトランジスタ２４と、バックゲートにカソードが接続された２つの寄生ダイオード１４、１９とを含み、ソース、バックゲートおよび寄生ダイオード１４のアノードは、ＶＤＤＨ電位レベルを供給するハイレベル電源端子１に接続され、ドレインおよび寄生ダイオード１９のアノードは、出力端子４と、順方向電圧Ｖｆｄ２を有する逆流防止ダイオード３０のアノードと、順方向電圧Ｖｆｄ１を有する逆流防止ダイオード２９のカソードに接続される。
上限クランプスイッチ回路８０は、ＮチャネルＭＯＳトランジスタ２７と、バックゲートにアノードが接続された２つの寄生ダイオード１７、２２とを含み、ソース、バックゲートおよび寄生ダイオード１７のカソードは、ＶＤＤＬ電位レベルを供給するミドルレベル電源端子３に接続され、ドレインおよび寄生ダイオード２２のカソードは、逆流防止ダイオード３０のカソードに接続される。
【００２７】
ミドルレベルトランジスタ７は、ＰチャネルＭＯＳトランジスタ２６と、バックゲートにカソードが接続された２つの寄生ダイオード１６、２１とを含み、ソース、バックゲートおよび寄生ダイオード１６のアノードは、ミドルレベル電源端子３に接続され、ドレインおよび寄生ダイオード２１のアノードは、逆流防止ダイオード２９のアノードに接続される。
ロウレベルトランジスタ８は、ＮチャネルＭＯＳトランジスタ２８と、バックゲートにアノードが接続された２つの寄生ダイオード１８、２３とを含み、ソース、バックゲートおよび寄生ダイオード１８のカソードは、ＧＮＤ電位レベルを供給する接地端子８２に接続され、ドレインおよび寄生ダイオード２３のカソードは、出力端子４に接続される。
【００２８】
容量性負荷５は、出力端子４と接地端子８２間に接続され、出力端子４から出力される出力信号ＯＵＴにより充放電される。
各電源が供給する電位レベルとしては、例えば、ＶＤＤＨ電位レベルとして１００Ｖ、ＶＤＤＭ電位レベルとして９０Ｖ、ＶＤＤＬ電位レベルとして８０Ｖ、ＧＮＤ電位レベルとして０Ｖが使用される。
以上のように構成された実施の形態２のレベル生成装置について、図３に併せて図４の信号波形図を参照しながら、その動作を説明する。
【００２９】
第２制御回路９１では、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｌ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｈ、Ｌ）となり、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｈ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｈ）になる。入力信号（Ａ、Ｂ、Ｃ）がこれら２通りの組み合わせ以外の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｌ）になる。また新たに信号Ｅ１の反転した値を有する、信号Ｇ１が生成される。
信号Ｄ１はレベルシフト回路９によりレベル変換され、信号Ｄ２として出力される。信号Ｇ１はレベルシフト回路８３によりレベル変換され、信号Ｇ２として出力される。信号Ｅ１はレベルシフト回路８４によりレベル変換され、信号Ｅ２として出力される。すなわち電圧レベルは異なるが、信号Ｄ１とＤ２、信号Ｇ１とＧ２、信号Ｅ１とＥ２は、それぞれ同一の論理値を有し、ほぼ同様な波形となる。
【００３０】
信号Ｄ２、Ｅ２、Ｆ１は、それぞれハイレベルのＶＣＣＨ電位レベルをオン状態で出力するハイレベルトランジスタ６と、ミドルレベルのＶＤＤＬ電位レベルをオン状態で出力するミドルレベルトランジスタ７と、ロウレベルのＧＮＤ電位レベルをオン状態で出力するロウレベルトランジスタ８を制御する。これら３つのトランジスタの１つだけをオンし、オフされハイインピーダンス状態になった他の２つのトランジスタを等価的に切り離すことにより、ハイレベル、ミドルレベル、ロウレベルの３値出力を可能にする。信号Ｇ２は、実施の形態１の課題であるオーバードライブ現象を解消するため、上限クランプスイッチ回路８０を制御する。
【００３１】
具体的には、信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｌ、Ｈ、Ｌ、Ｌ）とすると、ハイレベルトランジスタ６がオンされ、ミドルレベルトランジスタ７およびロウレベルトランジスタ８がオフされ、上限クランプスイッチ回路８０のＮチャネルＭＯＳトランジスタ２７がオフされる。これによりＶＤＤＨ電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｈ、Ｌ、Ｌ、Ｈ）とすると、ハイレベルトランジスタ６およびロウレベルトランジスタ８がオフされ、ミドルレベルトランジスタ７がオンされ、上限クランプスイッチ回路８０のＮチャネルＭＯＳトランジスタ２７がオンされる。これにより、ＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベル（ＶＤＤＬ−Ｖｆｄ１）と、逆流防止ダイオード３０の順方向電圧Ｖｆｄ２を加算した電位レベル（ＶＤＤＬ＋Ｖｆｄ２）との間の電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｈ、Ｈ、Ｈ、Ｌ）とすると、ハイレベルトランジスタ６およびミドルレベルトランジスタ７がオフされ、ロウレベルトランジスタ８がオンされ、上限クランプスイッチ回路８０のＮチャネルＭＯＳトランジスタ２７がオフされる。これによりＧＮＤ電位レベルが、出力端子４から出力される。
【００３２】
このような動作により、出力端子４から、ハイレベルとしてハイレベル電源端子１のＶＤＤＨ電位レベルが出力され、ミドルレベルとしてミドルレベル電源端子３のＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベル（ＶＤＤＬ−Ｖｆｄ１）と、逆流防止ダイオード３０の順方向電圧Ｖｆｄ２を加算した電位レベル（ＶＤＤＬ＋Ｖｆｄ２）との間の電位レベルが出力され、ロウレベルとして接地端子８２のＧＮＤ電位レベルが出力される。したがって出力信号ＯＵＴは、３段階の電位レベルが表現可能となる。
【００３３】
以上のように実施の形態３のレベル生成装置においては、出力信号ＯＵＴの電位レベルは、３段階の電位レベルともすべて０Ｖ以上であるため、出力端子４と接地端子８２間に接続された有極性の容量性負荷を、劣化させたり破壊させたりすること無しに駆動できる。
また逆流防止ダイオード２９を設けることにより、出力端子４からミドルレベルトランジスタ７への逆流を防いでおり、出力信号ＯＵＴがハイレベルの時にミドルレベルトランジスタ７のドレイン／ソース間に逆電圧が加わっても、ミドルレベルトランジスタ７は劣化することもなく破壊されることもない。
【００３４】
しかも上限クランプスイッチ回路８０を設けることにより、出力信号ＯＵＴがミドルレベルに遷移する時、ミドルレベル電源端子３から出力端子４への導通だけでなく、出力端子４からミドルレベル電源端子３への導通が確保される。したがってＶＤＤＬ電位レベル付近にクランプされるため、出力端子４がハイインピーダンス状態になることもなく、オーバードライブ現象は生起しない。これにより高精度な３値電位の出力が可能になる。
このように逆流防止ダイオード２９および上限クランプスイッチ回路８０の働きにより、１００Ｖ超の耐圧の範囲内で、ハイレベル、ミドルレベル、ロウレベルの３値電位レベルを自由に設定可能にしている。
ここで、逆流防止ダイオード２９と上限クランプスイッチ回路８０を含むブロックは、ミドルレベル一方向導通器とも呼ぶ。
（実施の形態３）
【００３５】
実施の形態３では、実施の形態１におけるオーバードライブ現象を解消する別のレベル生成装置について説明する。図５は、実施の形態３におけるレベル生成装置の回路図である。
図５において、入力端子６０、６１、６２からそれぞれ入力信号Ａ、Ｂ、Ｃが、ハイレベル／ロウレベルの２値信号で入力される。ハイレベルとしては５Ｖ程度の電位レベルが供給され、ロウレベルとしては接地端子８２のＧＮＤ（０Ｖ）電位レベルが供給される。実施の形態１と同一の第１制御回路９０により、信号Ｄ１、Ｅ１、Ｆ１が出力され、信号Ｅ１から信号Ｇ１が分岐される。
【００３６】
信号Ｄ１、Ｇ１、Ｅ１は、同一構成のレベルシフト回路９、レベルシフト回路８３、レベルシフト回路８４にそれぞれ入力され、信号Ｄ２、Ｇ２、Ｅ２がそれぞれ出力される。
信号Ｄ２はハイレベルトランジスタ６のゲートに入力され、信号Ｇ２は上限クランプスイッチ回路８１に含まれるＰチャネルＭＯＳトランジスタ２５のゲートに入力され、信号Ｅ２はミドルレベルトランジスタ７のゲートに入力され、信号Ｆ１はロウレベルトランジスタ８のゲートに入力される。
【００３７】
ハイレベルトランジスタ６は、ＰチャネルＭＯＳトランジスタ２４と、バックゲートにカソードが接続された２つの寄生ダイオード１４、１９とを含み、ソース、バックゲートおよび寄生ダイオード１４のアノードは、ＶＤＤＨ電位レベルを供給するハイレベル電源端子１に接続され、ドレインおよび寄生ダイオード１９のアノードは、出力端子４と、順方向電圧Ｖｆｄ２を有する逆流防止ダイオード３０のアノードと、順方向電圧Ｖｆｄ１を有する逆流防止ダイオード２９のカソードに接続される。
【００３８】
上限クランプスイッチ回路８１は、ＰチャネルＭＯＳトランジスタ２５と、バックゲートにカソードが接続された２つの寄生ダイオード１５、２０と、ＮチャネルＭＯＳトランジスタ２７と、バックゲートにアノードが接続された２つの寄生ダイオード１７、２２と、ＮチャネルＭＯＳトランジスタ２７のゲートに片端を接続されたゲートオフ用抵抗３１とを含み、ＰチャネルＭＯＳトランジスタ２５のソース、バックゲートおよび寄生ダイオード１５のアノードは、ＶＤＤＭ電位レベルを供給する上限クランプスイッチ電源端子２に接続され、ＰチャネルＭＯＳトランジスタ２５のドレインおよび寄生ダイオード２０のアノードは、ＮチャネルＭＯＳトランジスタ２７のゲートに接続され、ＮチャネルＭＯＳトランジスタ２７のソース、バックゲートおよび寄生ダイオード１７のカソードは、ＶＤＤＬ電位レベルを供給するミドルレベル電源端子３に接続され、ＮチャネルＭＯＳトランジスタ２７のドレインおよび寄生ダイオード２２のカソードは、逆流防止ダイオード３０のカソードに接続され、ゲートオフ用抵抗３１の他端は、ミドルレベル電源端子３に接続される。
【００３９】
ミドルレベルトランジスタ７は、ＰチャネルＭＯＳトランジスタ２６と、バックゲートにカソードが接続された２つの寄生ダイオード１６、２１とを含み、ソース、バックゲートおよび寄生ダイオード１６のアノードは、ミドルレベル電源端子３に接続され、ドレインおよび寄生ダイオード２１のアノードは、逆流防止ダイオード２９のアノードに接続される。
ロウレベルトランジスタ８は、ＮチャネルＭＯＳトランジスタ２８と、バックゲートにアノードが接続された２つの寄生ダイオード１８、２３とを含み、ソース、バックゲートおよび寄生ダイオード１８のカソードは、ＧＮＤ電位レベルを供給する接地端子８２に接続され、ドレインおよび寄生ダイオード２３のカソードは、出力端子４に接続される。
【００４０】
容量性負荷５は、出力端子４と接地端子８２間に接続され、出力端子４から出力される出力信号ＯＵＴにより充放電される。
各電源が供給する電位レベルとしては、例えば、ＶＤＤＨ電位レベルとして１００Ｖ、ＶＤＤＭ電位レベルとして９０Ｖ、ＶＤＤＬ電位レベルとして８０Ｖ、ＧＮＤ電位レベルとして０Ｖが使用される。
【００４１】
以上のように構成された実施の形態３のレベル生成装置について、図５に併せて図６の信号波形図を参照しながら、その動作を説明する。
第１制御回路９０では、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｌ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｈ、Ｌ）となり、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｈ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｈ）になる。入力信号（Ａ、Ｂ、Ｃ）がこれら２通りの組み合わせ以外の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｌ）になる。また新たに信号Ｅ１と同一の値を有する、信号Ｇ１が生成される。
【００４２】
信号Ｄ１はレベルシフト回路９によりレベル変換され、信号Ｄ２として出力される。信号Ｇ１はレベルシフト回路８３によりレベル変換され、信号Ｇ２として出力される。信号Ｅ１はレベルシフト回路８４によりレベル変換され、信号Ｅ２として出力される。すなわち電圧レベルは異なるが、信号Ｄ１とＤ２、信号Ｇ１とＧ２、信号Ｅ１とＥ２は、それぞれ同一の論理値を有し、ほぼ同様な波形となる。
【００４３】
信号Ｄ２、Ｅ２、Ｆ１は、それぞれハイレベルのＶＣＣＨ電位レベルをオン状態で出力するハイレベルトランジスタ６と、ミドルレベルのＶＤＤＬ電位レベルをオン状態で出力するミドルレベルトランジスタ７と、ロウレベルのＧＮＤ電位レベルをオン状態で出力するロウレベルトランジスタ８を制御する。これら３つのトランジスタの１つだけをオンし、オフされハイインピーダンス状態になった他の２つのトランジスタを等価的に切り離すことにより、ハイレベル、ミドルレベル、ロウレベルの３値出力を可能にする。信号Ｇ２は、実施の形態１の課題であるオーバードライブ現象を解消するため、上限クランプスイッチ回路８１を制御する。
【００４４】
具体的には、信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｌ、Ｈ、Ｌ、Ｈ）とすると、ハイレベルトランジスタ６がオンされ、ミドルレベルトランジスタ７およびロウレベルトランジスタ８がオフされ、上限クランプスイッチ回路８１の２個のＭＯＳトランジスタ２５、２７がオフされる。これによりＶＤＤＨ電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｈ、Ｌ、Ｌ、Ｌ）とすると、ハイレベルトランジスタ６およびロウレベルトランジスタ８がオフされ、ミドルレベルトランジスタ７がオンされ、上限クランプスイッチ回路８１の２個のＭＯＳトランジスタ２５、２７がオンされる。これにより、ＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベル（ＶＤＤＬ−Ｖｆｄ１）と、逆流防止ダイオード３０の順方向電圧Ｖｆｄ２を加算した電位レベル（ＶＤＤＬ＋Ｖｆｄ２）との間の電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１、Ｇ１）＝（Ｈ、Ｈ、Ｈ、Ｈ）とすると、ハイレベルトランジスタ６およびミドルレベルトランジスタ７がオフされ、ロウレベルトランジスタ８がオンされ、上限クランプスイッチ回路８１の２個のＭＯＳトランジスタ２５、２７がオフされる。これによりＧＮＤ電位レベルが、出力端子４から出力される。
【００４５】
このような動作により、出力端子４から、ハイレベルとしてハイレベル電源端子１のＶＤＤＨ電位レベルが出力され、ミドルレベルとしてミドルレベル電源端子３のＶＤＤＬ電位レベルに対し逆流防止ダイオード２９の順方向電圧Ｖｆｄ１を減算した電位レベル（ＶＤＤＬ−Ｖｆｄ１）と、逆流防止ダイオード３０の順方向電圧Ｖｆｄ２を加算した電位レベル（ＶＤＤＬ＋Ｖｆｄ２）との間の電位レベルが出力され、ロウレベルとして接地端子８２のＧＮＤ電位レベルが出力される。したがって出力信号ＯＵＴは、３段階の電位レベルが表現可能となる。
【００４６】
以上のように実施の形態３のレベル生成装置においては、出力信号ＯＵＴの電位レベルは、３段階の電位レベルともすべて０Ｖ以上であるため、出力端子４と接地端子８２間に接続された有極性の容量性負荷を、劣化させたり破壊させたりすること無しに駆動できる。
また逆流防止ダイオード２９を設けることにより、出力端子４からミドルレベルトランジスタ７への逆流を防いでおり、出力信号ＯＵＴがハイレベルの時にミドルレベルトランジスタ７のドレイン／ソース間に逆電圧が加わっても、ミドルレベルトランジスタ７は劣化することもなく破壊されることもない。
【００４７】
しかも上限クランプスイッチ回路８０を設けることにより、出力信号ＯＵＴがミドルレベルに遷移する時、ミドルレベル電源端子３から出力端子４への導通だけでなく、出力端子４からミドルレベル電源端子３への導通が確保される。したがってＶＤＤＬ電位レベル付近にクランプされるため、出力端子４がハイインピーダンス状態になることもなく、オーバードライブ現象は生起しない。これにより高精度な３値電位の出力が可能になる。
このように逆流防止ダイオード２９および上限クランプスイッチ回路８１の働きにより、１００Ｖ超の耐圧の範囲内で、ハイレベル、ミドルレベル、ロウレベルの３値電位レベルを自由に設定可能にしている。
（実施の形態４）
【００４８】
実施の形態４では、実施の形態１におけるオーバードライブ現象を解消するさらに別のレベル生成装置について説明する。図７は、実施の形態４におけるレベル生成装置の回路図である。
図７において、入力端子６０、６１、６２からそれぞれ入力信号Ａ、Ｂ、Ｃが、ハイレベル／ロウレベルの２値信号で入力される。ハイレベルとしては５Ｖ程度の電位レベルが供給され、ロウレベルとしては接地端子８２のＧＮＤ（０Ｖ）電位レベルが供給される。
【００４９】
第３制御回路９２において、入力信号Ａ、ＢはそれぞれＮＯＲ回路６４、８６、８７に入力され、入力信号ＣはＮＯＲ回路６４に入力されるとともに、インバータ回路８８を介してＮＯＲ回路８７に入力される。ＮＯＲ回路６４、８６からそれぞれインバータ回路６３、８５を介してそれぞれ信号Ｄ１、Ｅ１が出力され、ＮＯＲ回路８６から信号Ｆ１が出力される。
信号Ｄ１、Ｅ１は、同一構成のレベルシフト回路９、レベルシフト回路８４にそれぞれ入力され、信号Ｄ２、Ｅ２がそれぞれ出力される。
【００５０】
信号Ｄ２はハイレベルトランジスタ６のゲートに入力され、信号Ｅ２は双方向スイッチ回路４８に含まれる第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６のゲートに入力され、信号Ｆ１はロウレベルトランジスタ８のゲートに入力される。
【００５１】
ハイレベルトランジスタ６は、ＰチャネルＭＯＳトランジスタ２４と、バックゲートにカソードが接続された２つの寄生ダイオード１４、１９とを含み、ソース、バックゲートおよび寄生ダイオード１４のアノードは、ＶＤＤＨ電位レベルを供給するハイレベル電源端子１に接続され、ドレインおよび寄生ダイオード１９のアノードは、出力端子４に接続される。
【００５２】
双方向スイッチ回路４８は、第１ミドルレベルトランジスタ５５と、第２ミドルレベルトランジスタ５６と、カソードが第１ミドルレベルトランジスタ５５のゲートに接続されたゲート保護用ツェナーダイオード５７と、片端が第１ミドルレベルトランジスタ５５のゲートに接続されたゲートオフ用抵抗５８とを含む。第１ミドルレベルトランジスタ５５は、ＮチャネルＭＯＳトランジスタ５３と、バックゲートにアノードが接続された２つの寄生ダイオード５１、４９とを含み、ソース、バックゲートおよび寄生ダイオード５１のカソードは、ゲート保護用ツェナーダイオード５７のアノードと、ゲートオフ用抵抗５８の他端と、第２ミドルレベルトランジスタ５６に含まれるＮチャネルＭＯＳトランジスタ５４のソース、バックゲートおよび寄生ダイオード５２のカソードに接続され、ドレインおよび寄生ダイオード４９のカソードは、ＶＤＤＬ電位レベルを供給するミドルレベル電源端子３に接続される。第２ミドルレベルトランジスタ５６は、ＮチャネルＭＯＳトランジスタ５４と、バックゲートにアノードが接続された２つの寄生ダイオード５２、５０とを含み、ドレインおよび寄生ダイオード５０のカソードは、出力端子４に接続される。
【００５３】
ロウレベルトランジスタ８は、ＮチャネルＭＯＳトランジスタ２８と、バックゲートにアノードが接続された２つの寄生ダイオード１８、２３とを含み、ソース、バックゲートおよび寄生ダイオード１８のカソードは、ＧＮＤ電位レベルを供給する接地端子８２に接続され、ドレインおよび寄生ダイオード２３のカソードは出力端子４に接続される。
【００５４】
容量性負荷５は、出力端子４と接地端子８２間に接続され、出力端子４から出力される出力信号ＯＵＴにより充放電される。
各電源が供給する電位レベルとしては、例えば、ＶＤＤＨ電位レベルとして１００Ｖ、ＶＤＤＬ電位レベルとして８０Ｖ、ＧＮＤ電位レベルとして０Ｖが使用される。
以上のように構成された実施の形態４のレベル生成装置について、図７に併せて図８の信号波形図を参照しながら、その動作を説明する。
【００５５】
第３制御回路９２では、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｌ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｌ、Ｌ）となり、入力信号（Ａ、Ｂ、Ｃ）＝（Ｌ、Ｌ、Ｈ）の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｈ）になる。入力信号（Ａ、Ｂ、Ｃ）がこれら２通りの組み合わせ以外の時、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｌ）になる。
信号Ｄ１はレベルシフト回路９によりレベル変換され、信号Ｄ２として出力される。信号Ｅ１はレベルシフト回路８４によりレベル変換され、信号Ｅ２として出力される。すなわち電圧レベルは異なるが、信号Ｄ１とＤ２、信号Ｅ１とＥ２は、それぞれ同一の論理値を有し、ほぼ同様な波形となる。
【００５６】
信号Ｄ２、Ｅ２、Ｆ１は、それぞれハイレベルのＶＣＣＨ電位レベルをオン状態で出力するハイレベルトランジスタ６と、ミドルレベルのＶＤＤＬ電位レベルをオン状態で出力する双方向スイッチ回路４８と、ロウレベルのＧＮＤ電位レベルをオン状態で出力するロウレベルトランジスタ８を制御する。これら３個の回路の１個だけをオンし、オフされハイインピーダンス状態になった他の２個の回路を等価的に切り離すことにより、ハイレベル、ミドルレベル、ロウレベルの３値出力を可能にする。
【００５７】
具体的には、信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｌ、Ｌ、Ｌ）とすると、ハイレベルトランジスタ６がオンされ、第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６と、ロウレベルトランジスタ８がオフされる。これによりＶＤＤＨ電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｈ、Ｌ）とすると、ハイレベルトランジスタ６およびロウレベルトランジスタ８がオフされ、第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６がオンされる。これにより、ＶＤＤＬ電位レベルが、出力端子４から出力される。信号（Ｄ１、Ｅ１、Ｆ１）＝（Ｈ、Ｌ、Ｈ）とすると、ハイレベルトランジスタ６と、第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６がオフされ、ロウレベルトランジスタ８がオンされる。これによりＧＮＤ電位レベルが、出力端子４から出力される。
【００５８】
このような動作により、出力端子４から、ハイレベルとしてハイレベル電源端子１のＶＤＤＨ電位レベルが出力され、ミドルレベルとしてミドルレベル電源端子３のＶＤＤＬ電位レベルが出力され、ロウレベルとして接地端子８２のＧＮＤ電位レベルが出力される。したがって出力信号ＯＵＴは、３段階の電位レベルが表現可能となる。
以上のように実施の形態４のレベル生成装置においては、出力信号ＯＵＴの電位レベルは、３段階の電位レベルともすべて０Ｖ以上であるため、出力端子４と接地端子８２間に接続された有極性の容量性負荷を、劣化させたり破壊させたりすること無しに駆動できる。
【００５９】
また実施の形態１におけるミドルレベルトランジスタ７と逆流防止ダイオード２９の代わりに、双方向スイッチ回路４８を設けることにより、出力信号ＯＵＴがハイレベルの時でも、双方向スイッチ回路４８を構成する第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６には逆電圧が加わらず、これらトランジスタ５５、５６は劣化することもなく破壊されることもない。
【００６０】
しかも出力信号ＯＵＴがミドルレベルに遷移する時、双方向スイッチ回路４８を構成する第１ミドルレベルトランジスタ５５および第２ミドルレベルトランジスタ５６は直ちにオンされるため、ミドルレベル電源端子３から出力端子４方向への導通だけでなく、出力端子４からミドルレベル電源端子３方向への導通が確保される。したがって出力端子４がハイインピーダンス状態になることもなく、オーバードライブ現象は生起しない。これにより高精度な３値電位の出力が可能になる。
【００６１】
このように双方向スイッチ回路４８の働きにより、１００Ｖ超の耐圧の範囲内で、ハイレベル、ミドルレベル、ロウレベルの３値電位レベルを自由に設定可能にしている。
ここでそれぞれ、第１ミドルレベルトランジスタ５５は順方向スイッチ回路、第２ミドルレベルトランジスタ５６は逆方向スイッチ回路、とも呼ぶ。
以上、本発明を実施するための最良の形態では、特に３段階のレベル生成装置について説明したが、その他の複数段階のレベル生成装置についても同様な構成および動作により、同様な効果が得られる。
【産業上の利用可能性】
【００６２】
本発明は、レベル生成装置に利用できる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１におけるレベル生成装置の回路図。
【図２】本発明の実施の形態１におけるレベル生成装置の信号波形図。
【図３】本発明の実施の形態２におけるレベル生成装置の回路図。
【図４】本発明の実施の形態２におけるレベル生成装置の信号波形図。
【図５】本発明の実施の形態３におけるレベル生成装置の回路図。
【図６】本発明の実施の形態３におけるレベル生成装置の信号波形図。
【図７】本発明の実施の形態４におけるレベル生成装置の回路図。
【図８】本発明の実施の形態４におけるレベル生成装置の信号波形図。
【図９】従来のレベル生成装置の回路図。
【図１０】従来のレベル生成装置の信号波形図。
【符号の説明】
【００６４】
１  ハイレベル電源端子
２  上限クランプスイッチ電源端子
３  ミドルレベル電源端子
４  出力信号ＯＵＴの出力端子
５  容量性負荷
６  ハイレベルトランジスタ
７  ミドルレベルトランジスタ
８  ロウレベルトランジスタ
９  レベルシフト回路
１４  バックゲート−ソース間寄生ダイオード
１５  バックゲート−ソース間寄生ダイオード
１６  バックゲート−ソース間寄生ダイオード
１７  バックゲート−ソース間寄生ダイオード
１８  バックゲート−ソース間寄生ダイオード
１９  バックゲート−ドレイン間寄生ダイオード
２０  バックゲート−ドレイン間寄生ダイオード
２１  バックゲート−ドレイン間寄生ダイオード
２２  バックゲート−ドレイン間寄生ダイオード
２３  バックゲート−ドレイン間寄生ダイオード
２４  ＰチャネルＭＯＳトランジスタ
２５  ＰチャネルＭＯＳトランジスタ
２６  ＰチャネルＭＯＳトランジスタ
２７  ＮチャネルＭＯＳトランジスタ
２８  ＮチャネルＭＯＳトランジスタ
２９  逆流防止ダイオード
３０  逆流防止ダイオード
３１  ゲートオフ用抵抗
４８  双方向スイッチ回路
４９  バックゲート−ドレイン間寄生ダイオード
５０  バックゲート−ドレイン間寄生ダイオード
５１  バックゲート−ソース間寄生ダイオード
５２  バックゲート−ソース間寄生ダイオード
５３  ＮチャネルＭＯＳトランジスタ
５４  ＮチャネルＭＯＳトランジスタ
５５  第１ミドルレベルトランジスタ
５６  第２ミドルレベルトランジスタ
５７  ゲート保護用ツェナーダイオード
５８  ゲートオフ用抵抗
６０  入力信号Ａの入力端子
６１  入力信号Ｂの入力端子
６２  入力信号Ｃの入力端子
８０  上限クランプスイッチ回路
８１  上限クランプスイッチ回路
８２  接地端子
８３  レベルシフト回路
８４  レベルシフト回路
９０  第１制御回路
９１  第２制御回路
【図１】
2006261790.tif 000003
【図２】
2006261790.tif 000004
【図３】
2006261790.tif 000005
【図４】
2006261790.tif 000006
【図５】
2006261790.tif 000007
【図６】
2006261790.tif 000008
【図７】
2006261790.tif 000009
【図８】
2006261790.tif 000010
【図９】
2006261790.tif 000011
【図１０】
2006261790.tif 000012