(57)【要約】【課題】寄生抵抗の影響で、歪み補償回路の減衰特性が電力増幅器の歪み特性と異なってしまう場合においても、電力増幅器の出力信号の歪みを低減することが可能な増幅器およびその増幅器を搭載した無線通信装置を提供することを目的とする。【解決手段】本発明にかかる増幅器は、半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器３３と、電力増幅器３３の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、電力増幅器３３の出力信号の歪みを補償する歪み補償回路３２と、電力増幅器３３の利得抑圧特性と歪み補償回路３２の減衰特性との傾きのズレを解消すべく、電力増幅器３３の利得抑圧特性を調整する利得抑圧調整回路３４とを備えている。【選択図】        図２
2006157708.tif 000002
【特許請求の範囲】
【請求項１】
半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器と、
前記電力増幅器の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、前記電力増幅器の出力信号の歪みを補償する歪み補償回路と、
前記電力増幅器の利得抑圧特性と前記歪み補償回路の減衰特性との傾きのズレを解消すべく、前記電力増幅器の利得抑圧特性を調整する利得抑圧調整回路と、
を備えたことを特徴とする増幅器。
【請求項２】
前記歪み補償回路の減衰特性は、前記電力増幅器の出力電力に対して正の利得抑圧特性を有し、
前記電力増幅器の利得抑圧特性は、前記出力電力に対して負の利得抑圧特性を有し、
前記利得抑圧調整回路は、前記出力電力に対する正の利得抑圧特性および負の利得抑圧特性の傾きが逆符号で実質的に等しくすべく、前記電力増幅器の利得抑圧特性を調整することを特徴とする請求項１に記載の増幅器。
【請求項３】
前記利得抑圧調整回路は、
定電圧源または定電流源からなり、バイアス電圧または電流を前記半導体トランジスタに供給するバイアス供給回路と、
前記バイアス供給回路から前記半導体トランジスタに供給される前記バイアス電圧または電流を調整し、前記入力信号レベルが増加するに伴って前記バイアス供給回路から前記半導体トランジスタに供給される前記バイアス電圧または電流を小さくする利得抑圧回路と、
を備えたことを特徴とする請求項１に記載の増幅器。
【請求項４】
前記利得調整回路は、前記バイアス供給回路と前記半導体トランジスタのバイアス端子間に、直列に挿入接続された抵抗器であることを特徴とする請求項３に記載の増幅器。
【請求項５】
前記利得調整回路は、
前記入力信号レベルを検出する検出手段と、
前記検出手段の検出結果に応じて、前記バイアス供給回路から前記半導体トランジスタに供給される前記バイアス電流を調整するバイアス電流調整手段と、
を含むことを特徴とする請求項３に記載の増幅器。
【請求項６】
前記歪み補償回路は、前記入力信号の信号線路上に直列に挿入された半導体トランジスタを用いたダイオードを含むことを特徴とする請求項１に記載の増幅器。
【請求項７】
前記電力増幅器は、複数の半導体トランジスタを有する多段増幅器であることを特徴とする請求項１に記載の増幅器。
【請求項８】
前記半導体トランジスタは、バイポーラトランジスタまたは電界効果トランジスタであることを特徴とする請求項１に記載の増幅器。
【請求項９】
前記電力増幅器、前記歪み補償回路、および前記利得抑圧調整回路を同一基板上に形成したことを特徴とする請求項１に記載の増幅器。
【請求項１０】
高周波信号を送信する無線通信装置において、
高周波信号を電力増幅する増幅器を備え、
前記増幅器は、
半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器と、
前記電力増幅器の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、前記電力増幅器の出力信号の歪みを補償する歪み補償回路と、
前記電力増幅器の利得抑圧特性と前記歪み補償回路の減衰特性との傾きのズレを解消すべく、前記電力増幅器の利得抑圧特性を調整する利得抑圧調整回路と、
を含むことを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器および無線通信装置に関し、詳細には、電力増幅器の出力信号の歪みを補償する増幅器およびその増幅器を搭載した無線通信装置に関する。
【背景技術】
【０００２】
近年、携帯電話の大容量動画配信サービスなどに代表されるように、無線通信システムにおける伝送速度の高速化が求められている。伝送速度を高速化する方法として、例えば、地上波デジタルテレビなどで使用されているＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）方式を用いる方法や、無線ＬＡＮで使用されている６４ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）などの多値変調方式を用いる方法がある。
【０００３】
ＯＦＤＭ方式や多値変調方式を用いた場合、伝送速度が高速化する一方で変調信号のピークファクタが増加してしまうという問題がある。ここでピークファクタとは、変調信号の平均電力に対する最大瞬時電力の比で定義される。
【０００４】
電力増幅器は、出力する歪みレベルを規定値内に抑えながら入力されたすべての変調信号を増幅する必要がある。そのため、電力増幅器は、瞬間的に大きな電力が入力された場合であっても、歪みレベルが規定値以下になるように入力される信号のピークファクタに見合ったバックオフ動作をする必要がある。ここで、バックオフ動作とは、電力増幅器の歪みレベルを抑えるために、電力増幅器の平均出力レベルを飽和出力レベルから下げて増幅動作させることをいう。電力増幅器の飽和出力レベルと最大瞬時電力がほぼ等しくなるようにバックオフ量を取ると、信号のピークファクタとバックオフ量はほぼ等しくなる。しかしながら、電力増幅器がバックオフ動作すると、歪みレベルが規定値以下に抑えられる代わりに、動作効率が低下してしまうという問題がある。
【０００５】
従来、ピークファクタの大きな信号を増幅する場合でも、動作効率が低下しないようにする技術として、例えば、特許文献１が提案されている。同文献では、電力増幅器の歪み特性の逆特性を有する歪み補償回路を用いて、電力増幅器から出力される歪みレベルを抑え、バックオフ量を低減させることで動作効率を上げる方法が提案されている。
【０００６】
【特許文献１】特開平０９−２３２９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、同文献の技術では、寄生抵抗の影響により入力信号レベルに対して歪み補償回路の感度が鈍くなり、歪み補償回路の減衰特性が電力増幅器の歪み特性と異なってしまうため、適正な歪み補償がなされなくなり、さらに、歪み特性を悪化させてしまう場合があるという問題がある。
【０００８】
本発明は、上記に鑑みてなされたものであり、寄生抵抗の影響で、歪み補償回路の減衰特性が電力増幅器の歪み特性と異なってしまう場合においても、電力増幅器の出力信号の歪みを低減することが可能な増幅器およびその増幅器を搭載した無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明は、半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器と、前記電力増幅器の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、前記電力増幅器の出力信号の歪みを補償する歪み補償回路と、前記電力増幅器の利得抑圧特性と前記歪み補償回路の減衰特性とのズレを解消すべく、前記電力増幅器の利得抑圧特性を調整する利得抑圧調整回路と、を備えたことを特徴とする。
【００１０】
また、本発明は、高周波信号を無線送信する無線通信装置において、高周波信号を電力増幅する増幅器を備え、前記増幅器は、半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器と、前記電力増幅器の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、前記電力増幅器の出力信号の歪みを補償する歪み補償回路と、前記電力増幅器の利得抑圧特性と、前記歪み補償回路の減衰特性とのズレを解消すべく、前記電力増幅器の利得抑圧特性を調整する利得抑圧調整回路と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、利得抑圧調整回路は、電力増幅器の利得抑圧特性と歪み補償回路の減衰特性との傾きのズレを解消するために、電力増幅器の利得抑圧特性を調整しているので、寄生抵抗の影響で、歪み補償回路の減衰特性が電力増幅器の歪み特性と異なってしまう場合においても、電力増幅器の出力信号の歪みを低減することが可能な増幅器およびその増幅器を搭載した無線通信装置を提供することが可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明に係る増幅器および無線通信装置の最良な実施の形態を詳細に説明する。なお、この実施例によりこの発明が限定されるものではなく、また、実施例の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必要であるとは限らない。また、下記実施例における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
【００１３】
（実施の形態１）
図１は、本発明の実施の形態１に係る無線通信装置１の構成を示す図である。無線送信装置１は、図１に示す如く、ベースバンド信号処理部１１と、ベースバンド用ローパスフィルタ１２と、第１のシンセサイザ１３と、直交変調器１４と、ＩＦフィルタ１５と、第２のシンセサイザ１６と、アップコンバータ１７と、ＲＦフィルタ１８と、増幅器１９と、アンテナ２０とを備えている。
【００１４】
ベースバンド信号処理部１１は、ベースバンド信号を生成してローパスフィルタ１２に出力する。ベースバンド用ローパスフィルタ１２は、ベースバンド信号処理部１１から入力されるベースバンド信号の所定の帯域を通過させて直交変調部１４に出力する。第１のシンセサイザ１３は、所定周波数の正弦波および余弦波を直交変調部１４に出力する。直交変調器１４は、第１のシンセサイザ１３から入力される所定周波数の正弦波および余弦波をベースバンド用ローパスフィルタ１２から入力されるベースバンド信号でそれぞれ変調して、ＩＦ信号をＩＦフィルタ１５に出力する。
【００１５】
ＩＦフィルタ１５は、直交変調器１４から入力されるＩＦ信号に対して所定の帯域を通過させてアップコンバータ１７に出力する。第２のシンセサイザ１６は、複数個の選択可能のチャンネルの中から選択した１個のチャンネルの周波数の正弦波を生成してアップコンバータ１７に出力する。アップコンバータ１７は、第２のシンセサイザ１６から入力される正弦波をＩＦフィルタ１５から入力されるＩＦ信号で変調して、ＲＦ信号をＲＦフィルタ１８に出力する。ＲＦフィルタ１８は、アップコンバータ１７から入力されるＲＦ信号の所定の帯域を通過させて増幅器１９に出力する。増幅器１９は、ＲＦフィルタ１８から入力されるＲＦ信号を電力増幅して、アンテナ２０に出力する。
【００１６】
図２は、図１の増幅器１９の一構成例を示す図である。増幅器１９は、図２に示すように、信号入力端子３１と、半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器３２と、電力増幅器３２の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、電力増幅器３２の出力信号の歪みを補償する歪み補償回路３３と、電力増幅器３２の利得抑圧特性（＝歪み特性）と歪み補償回路３３の減衰特性との傾きのズレを解消すべく、電力増幅器３２の利得抑圧特性を調整する利得抑圧調整回路３４と、信号出力端子３５とを備えている。
【００１７】
利得抑圧調整回路３４は、定電圧源または定電流源からなり、バイアス電圧または電流を電力増幅器３２の半導体トランジスタに供給するバイアス供給回路４２と、バイアス供給回路４２から半導体トランジスタに供給されるバイアス電圧または電流を調整し、入力信号レベルが増加するに伴ってバイアス電圧または電流を小さくする利得抑圧回路４１と、端子４３とを備えている。
【００１８】
歪み補償回路３２は、例えば、ＧａＡｓ（ガリウムヒ素）やＳｉＧｅ（シリコンゲルマン）プロセスで形成されたダイオードからなり、そのアノードを信号入力端子３１側に、そのカソードを信号出力端子５側として、入力信号の信号線路に直列に挿入した直列ダイオード型プレディストータで構成することができる。
【００１９】
電力増幅器３３は、例えば、ＳｉＧｅで形成されたバイポーラトランジスタを用いたエミッタ接地増幅回路で構成することができる。利得抑圧調整回路３４は、例えば、電力増幅器３３の入力バイアス線路に直列に挿入された抵抗器で構成することができる。
【００２０】
これら電力増幅器３３として使用するバイポーラトランジスタと、歪み補償回路３２として使用するダイオードと、および利得抑圧調整回路３４として使用する抵抗器とを同一半導体基板上に形成することにしてもよい。これにより、回路形成プロセスの増加や回路規模の増大や部品点数増加を避けることができ、増幅器１９を小型かつ安価に構成することができる。
【００２１】
無線通信装置では、振幅変調や位相変調などの変調された信号が使用される。変調された信号の電力増幅器の歪み特性は、隣接チャネル漏洩電力（ＡＣＬＲ）や高調波歪み（ＨＤ）によって規定することができる。また、歪み特性はＡＣＬＲやＨＤだけでなく、利得抑圧特性でも評価することができる。
【００２２】
入力される信号レベルが大きくなると、電力増幅器３３は信号を線形増幅できなくなるため、出力される信号に歪みが生じる。歪んだ信号には、高調波成分が含まれるため、歪みんでいない信号に比して基本波成分の電力が減少する。基本波成分の減少は電力増幅器の利得抑圧として観測されるため、利得抑圧が生じることと歪みが発生することは等価である。ＡＣＬＲやＨＤのレベルは、同じ電力増幅器に対しても信号の変調方式に依存して異なる。そこで、本実施の形態では、変調方式に依存しない利得抑圧特性で歪みの量を評価する。
【００２３】
図３は、図２の歪み補償回路３２の一構成例を示す図である。歪み補償回路３２は、図３に示すように、アノード側が入力整合回路用インダクタＬ１に接続され、カソード側が出力整合回路用キャパシタＣ１に接続されたダイオード５１と、一端側が信号入力端子３１に接続され、他端側がダイオード５１のアノードに接続された入力整合回路用インダクタＬ１と、一端側がダイオード５１のカソードに接続され、他端側が信号出力端子５３に接続された出力整合回路用キャパシタＣ１と、一端側がコレクタバイアス用電源５２に接続され、他端側が入力整合回路用インダクタＬ１とダイオード５１の接続点に接続されたバイアス電圧供給用チョークインダクタＬ２と、バイアス電圧供給用チョークインダクタＬ２と接地間に接続されたコレクタバイアス用電源５２と、一端側が接地され、他端側が出力整合回路用キャパシタＣ１とダイオード５１との接続点に接続されたチョークインダクタＬ２３と、出力整合回路用キャパシタＣ１に接続された信号出力端子５３とを備えている。
【００２４】
ダイオード５１は、半導体トランジスタを用いたダイオードであり、例えばバイポーラトランジスタであればベース端子とコレクタ端子を接続した構成である。ダイオードのサイズは、電力増幅器３３を構成するトランジスタのサイズに適したサイズが選定される。例えば、電力増幅器３３を構成するトランジスタのサイズに対して３２分の１から６４分の１程度である。なお、ダイオード５１としては、電界効果トランジスタを用いたダイオードや、バイポーラトランジスタのベース端子とエミッタ端子を接続したものを使用することにしてもよい。
【００２５】
ダイオード５１は、コレクタバイアス用電源５２からバイアス電圧供給用チョークインダクタＬ２を介して、適切なバイアス電圧が供給される。ここで適切なバイアス電圧とは、ダイオードが所望の特性を持つために必要な電圧であり、ダイオード５１にｍＡ程度のバイアス電流が流れるために必要な数Ｖの電圧である。ダイオード５１は、入力される信号のレベルが増加するに伴って減衰量が減少する可変減衰器の特性を有する。かかる可変減衰器の特性は、ダイオード５１の入力側と出力側における整合条件およびバイアス条件によって変化する。ダイオードが可変減衰器の特性を有することは、特許文献１に記載されているように公知であるので、その詳細な説明は省略する。
【００２６】
図４は、図３のダイオード５１の出力電力に対する減衰特性の計算機シミュレーション結果の一例を示す図である。図４において、横軸は出力電力［ｄＢｍ］、縦軸は減衰量［ｄＢ］を示しており、この減衰量［ｄＢ］は絶対値ではなく、入力信号レベルが低い時の減衰量で規格化したものである。また、図４において、（Ａ）は寄生抵抗が全く無い理想的な状態での減衰特性を示しており、（Ｂ）は寄生抵抗が存在する実際の減衰特性を示している。
【００２７】
図４に示すように、寄生抵抗が存在する場合の減衰特性（Ｂ）の傾きは、寄生抵抗が全く無い場合の減衰特性（Ａ）の傾きに比して小さくなっている。このように、寄生抵抗が存在する場合には、入力信号レベルに対する減衰特性の感度が悪化する。すなわち、寄生抵抗が存在する場合には、入力された信号の一部が寄生抵抗で消費されて損失し、等価的にダイオード５１に入力される信号レベルが減少するため、入力信号レベルに対するダイオード５１の減衰特性の感度が悪化する。
【００２８】
寄生抵抗による損失には、具体的には、ダイオード５１を形成する半導体基板の漏れ電流による損失、半導体基板上の配線における導体損失、入力整合回路用インダクタＬ１や出力整合回路用キャパシタＣ１に存在する寄生抵抗による損失等がある。ここで、半導体基板の漏れ電流による損失などは、半導体基板の種類などに応じてその漏れ量は異なるが必ず存在するものである。このため、歪み補償回路３２の減衰特性は、寄生抵抗の全く無い理想的な特性とはならずに、寄生抵抗の影響により入力信号レベルに対する感度が悪化した減衰特性となる。
【００２９】
上記図３の歪み補償回路３２では、信号入力端子３１から入力されたＲＦ信号は、歪み補償回路３２の減衰特性に応じて減衰した後、信号出力端子５３を介して電力増幅器３３に入力される。
【００３０】
図５は、図２の電力増幅器３３の一構成例を示す図である。電力増幅器３３は、図５に示すように、バイポーラトランジスタを用いたエミッタ接地増幅器６１と、信号出力端子５３とエミッタ接地増幅器６１のベース端子間に設けられた入力整合回路６２と、エミッタ接地増幅器６１と信号出力端子６６間に設けられた出力整合回路６３と、一端側がコレクタバイアス用電源６４に接続され、他端側がエミッタ接地増幅器６１のコレクタ端子に接続されたコレクタバイアス供給用チョークインダクタＬ３と、コレクタバイアス供給用チョークインダクタＬ３と接地間に接続されたコレクタバイアス用電源６４と、ベースバイアス供給用端子６５と、信号出力端子６６とを備えている。
【００３１】
エミッタ接地増幅器６１には、コレクタバイアス用電源６４からコレクタバイアス供給用チョークインダクタＬ３を介してコレクタバイアス電圧が供給され、また、ベースバイアス供給端子６５を介してベースバイアスが供給される。エミッタ接地増幅器６１は、ダイオード５１と同様に、ＳｉＧｅのバイポーラトランジスタを使用することができる。また、エミッタ接地増幅器６１は、ＡＢ級増幅動作をするようにバイアスされている。
【００３２】
入力整合回路６２は、信号入力端子５３から入力された信号が効率良くエミッタ接地増幅器６１に入力されるように、信号入力端子５３とエミッタ接地増幅器６１とのインピーダンスを整合するための回路である。
【００３３】
出力整合回路６３は、エミッタ接地増幅器６１が出力する信号を効率良く信号出力端子６６に出力されるように、エミッタ接地増幅器６１と信号出力端子６６とのインピーダンスを整合するための回路である。
【００３４】
上記図５の電力増幅器３３では、信号入力端子５３から入力されたＲＦ信号は、入力整合回路６２を介してエミッタ接地増幅器６１に入力され、エミッタ接地増幅器６１の利得倍だけ電力増幅されて、出力整合回路６３を介して信号出力端子６６から出力される。
【００３５】
図６は、図５の入力整合回路６２の一構成例を示す図である。入力整合回路６２は、図６に示すように、一端側が信号入力端子５３に接続され、他端側がキャパシタＣ３に接続されたキャパシタＣ２と、一端側がキャパシタＣ２に接続され、他端側がエミッタ接地増幅器６１（図５参照）のベース端子に接続されたキャパシタＣ３と、キャパシタＣ２，Ｃ３の接続点と接地間に接続されたインダクタＬ４とを備えている。
【００３６】
図７は、図５の出力整合回路６３の一構成例を示す図である。出力整合回路６３は、図７に示すように、一端側がエミッタ接地増幅器６１（図５参照）のコレクタ端子に接続され、他端側がキャパシタＣ５に接続されたインダクタＬ５と、一端側がインダクタＬ５に接続され、他端側が信号出力端子６６に接続されたキャパシタＣ５と、インダクタＬ５とキャパシタＣ５の接続点と接地間に接続されたキャパシタＣ４とを備えている。
【００３７】
図８は、図２の利得抑圧回路４１の一構成例を示す図である。利得抑圧回路４１は、図８に示すように、一個の抵抗器Ｒ１で構成されている。抵抗器Ｒ１は、入力信号レベルが増加するに伴って、バイアス供給回路４１からエミッタ接地増幅器６１に供給されるベースバイアス電圧を下げることにより、エミッタ接地増幅器６１の利得を緩やかに抑圧するように動作する。すなわち、抵抗器Ｒ１は、歪み補償回路３２の減衰特性と電力増幅器３３の利得抑圧特性（＝歪み特性）のズレを解消するために、電力増幅器３３の利得抑圧特性を調整する。より具体的には、後述するように、歪み補償回路３２の減衰特性は電力増幅器３３の出力電力に対して正の利得抑圧特性を有しており、電力増幅器３３の利得抑圧特性は出力電力に対して負の利得抑圧特性を有している。利得抑圧調整回路４１（抵抗器Ｒ１）は、出力電力に対する正の利得抑圧特性および負の利得抑圧特性の傾きが逆符号で実質的に等しくすべく、電力増幅器３３の利得抑圧特性を調整する。
【００３８】
図９は、図２のバイアス供給回路４２の一構成例を示す図である。バイアス供給回路４２は、図９に示すように、定電圧源７１で構成されている。
【００３９】
図１０は、計算機シミュレーションを用いて計算した電力増幅器３３の利得抑圧特性の一例を示す図である。図１０において、横軸は出力電力［ｄＢｍ］、縦軸は利得抑圧レベル［ｄＢ］を示しており、この利得抑圧レベルは、低出力レベル時の利得からどの程度利得が抑圧されたかを示している。また、図１０において、（Ｃ）は利得抑圧調整回路３４がない場合の特性（従来の電力増幅器の特性）、（Ｄ）は利得抑圧調整回路３４がある場合の特性（本発明の電力増幅器）を示している。
【００４０】
図１０に示すように、利得抑圧調整回路３４がない場合の特性（Ｃ）は、出力電力に対して急激に利得抑圧が生じているのに対して、利得抑圧調整回路３４がある場合の特性（Ｄ）は、低い出力レベルで利得の抑圧がはじまり、出力電力が増加するに伴って緩やかに利得が抑圧されている。利得抑圧量は、利得抑圧回路４１の抵抗器Ｒ１の抵抗値を大きくすると増加し、抵抗値を小さくすると減少する。
【００４１】
ここで、歪み補償回路３２の減衰特性と電力増幅器３３の利得抑圧特性の関係を説明する。図１１は、図４で示した歪み補償回路３２の減衰特性と図１０で示した電力増幅器３３の利得抑圧特性を示した図である。
【００４２】
歪み補償回路３２の減衰特性（出力電力に対して正の利得抑圧特性）を用いて、電力増幅器３３の利得抑圧特性（出力電力に対して負の利得抑圧特性）を補償するため、出力電力に対する上記の両特性の傾きは逆符号で等しくなることが望ましい。
【００４３】
歪み補償回路３２の減衰特性と電力増幅器３３の利得抑圧特性が逆符号で傾きが等しくない場合、その差に応じて電力増幅器３３の出力で正または負の利得抑圧が生じることになり、結果的に歪み特性が悪化してしまう。図１１に示すように、歪み補償回路３２の減衰特性は寄生抵抗の影響により入力信号レベルに対して感度が低いため、利得抑圧調整回路３４がない場合の電力増幅器３３の利得抑圧特性では、大きな利得の偏差を生じ、歪みを発生させる結果となる。
【００４４】
図１２は、歪み補償回路３２の減衰特性を用いて電力増幅器３３の利得抑圧を補償した場合の特性を示す図である。図１２において、（Ｅ）は利得抑圧調整回路３４がない場合（従来の電力増幅器）であり、（Ｆ）は利得抑圧調整回路３４がある場合（本発明の電力増幅器３３）を示している。図１２に示すように、利得抑圧調整回路３４がない場合には（Ｅ）、歪み補償回路３２の減衰特性と電力増幅器３３の利得抑圧特性の傾きが、逆符号ではあるが大きさが異なるため、補償後の利得抑圧特性が正の方向に大きく偏移している。他方、利得抑圧調整回路３４がある場合には（Ｆ）、歪み補償回路３２の減衰特性の傾きに近くなるように電力増幅器３３の利得抑圧特性を調整しているため、正の方向への偏移が少ない。
【００４５】
例えば、利得抑圧特性が±０．５ｄＢまで許容できるとすると、利得抑圧調整回路３４がない場合には（Ｅ）、出力電力が２０ｄＢｍまでの範囲でしか使用できなくなるのに対して、利得抑圧調整回路３４がある場合には（Ｆ）、出力電力が２６ｄＢｍまでの範囲で使用できることになる。
【００４６】
なお、図１１より、歪み補償回路３２による歪み補償を行わない場合には、出力電力が２５．５ｄＢｍまでの範囲でなら使用できることになる。すなわち、利得抑圧調整回路３４を使用し、かつ歪み補償回路３２を用いて歪み補償を行う構成とした場合には、歪み補償しない場合に比して最大出力電力が０．５ｄＢ増加する。他方、歪み補償回路３２による歪み補償を行ない、かつ、利得抑圧調整回路３４がない場合には、最大出力電力が５．５ｄＢ減少してしまうことになる。
【００４７】
以上説明したように、実施の形態１によれば、半導体トランジスタを含み、入力信号の電力を増幅する電力増幅器３３と、電力増幅器３３の入力側に設けられ、入力信号レベルの増加に伴って減衰量が減少する特性を有し、電力増幅器３３の出力信号の歪みを補償する歪み補償回路３２と、電力増幅器３３の利得抑圧特性と歪み補償回路３２の減衰特性との傾きのズレを解消すべく、電力増幅器３３の利得抑圧特性を調整する利得抑圧調整回路３４とを備えているので、利得抑圧調整回路３４は、電力増幅器３３の利得抑圧特性を調整して、寄生抵抗に起因する、電力増幅器３３の利得抑圧特性と歪み補償回路３２の減衰特性との傾きのズレを補正することができ、電力増幅器３３から歪みの少ない信号を出力することができる。
【００４８】
なお、実施の形態１では、図５に示すように、電力増幅器３３のエミッタ接地増幅器６１のコレクタ端子に、１個のチョークインダクタＬ３を介して電源６４からバイアス電圧を供給しているが、本発明はこれに限られるものではなく、チョークインダクタ以外にもバイアスコンデンサや抵抗器などを備えていたり、バイアス回路を備えていてもよい。
【００４９】
また、実施の形態１では、図８および図９に示すように、エミッタ接地増幅器３１のベース端子に利得抑圧回路４１である１個の抵抗器Ｒ１を介してバイアス供給回路４２である電源７１からバイアス電圧を供給する構成であるが、本発明はこれに限られるものではなく、バイアス供給回路４２が定電圧源ではなく定電流源として動作するバイアス回路を使用することにしてもよい。
【００５０】
図１３は、定電流源として動作するバイアス供給回路４２の一構成例を示す図である。バイアス供給回路４２は、図１３に示すように、トランジスタＱ５と、温度補償用ダイオードＤ３，Ｄ４と、抵抗器Ｒ９，Ｒ１０と、電源８１，８２とを備えている。図１６に示すバイアス供給回路４２は、電源８２の電圧値に応じた電流を、電源８１から端子４３へ供給するように動作する。
【００５１】
また、本実施の形態では、図８に示すように、利得抑圧回路４１を１個の抵抗器Ｒ１で構成した場合を例示して説明したが、本発明はこれに限られるものではなく、利得抑圧回路４１を、複数のトランジスタ、コンデンサ、インダクタ、および抵抗等の複数のパッシブ部品で構成することにしてもよい。
【００５２】
図１４は、利得抑圧回路４１の他の構成例１を示す図である。利得抑圧回路４１は、図１４に示すように、トランジスタＱ１，Ｑ２と、ダイオードＤ１と、抵抗器Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、Ｒ１００と、キャパシタＣ６，Ｃ７と、電源１００１を備えている。図１４に示す利得抑圧回路４１では、端子６５の信号レベルをダイオードＤ１で検波し、信号レベルが大きくなると、トランジスタＱ２に電流が流れ、抵抗器Ｒ２による電圧降下によりトランジスタＱ１のベース電圧が降下し、トランジスタＱ１に流れる電流が減少する。これにより、端子６５から電力増幅器３３のベース端子に供給されるベース電流が減少して、電力増幅器３３の利得が減少する。上記構成において、主として、ダイオードＤ１が検出手段を、トランジスタＱ１，Ｑ２がバイアス電流調整手段を構成する。
【００５３】
図１５は、利得抑圧回路４１の他の構成例２を示す図である。利得抑圧回路４１は、図１５に示すように、トランジスタＱ３，Ｑ４と、抵抗器Ｒ７，Ｒ８とを備えている。図１５において、端子６５の電圧が上昇すると、トタンジスタＱ４を流れる電流が上昇し、抵抗Ｒ７による電圧降下が大きくなることでトランジスタＱ３のベース電圧が減少し、トランジスタＱ３に流れる電流が減少する。これにより、端子６５から電力増幅器３３のベース端子に供給されるベース電流が減少して、電力増幅器３３の利得が減少する。上記構成において、主として、トランジスタＱ４が検出手段を、トランジスタＱ３がバイアス電流調整手段を構成する。
【００５４】
（実施の形態２）
実施の形態２に係る電力増幅器３３について説明する。実施の形態１に係る電力増幅器３３は１つの増幅器を使用して構成したものである。これに対して、実施の形態２に係る電力増幅器３３は、複数段の増幅器を使用して構成したものである。なお、歪み補償回路３２および利得抑圧調整回路３４は、実施の形態１と同様の構成とすることができる。
【００５５】
図１６は、実施の形態２に係る電力増幅器３３の構成例を示す図である。実施の形態２に係る電力増幅器３３は、入力信号を増幅して出力するゲインアンプ１０１と、ゲインアンプ１０１から入力される入力信号を減衰して出力する減衰器１０２と、減衰器１０２から入力される入力信号を増幅して出力するパワーアンプ９３とを備えている。利得抑圧調整回路３４は、入力信号レベルが増加するに伴ってゲインアンプ１０１の利得を抑圧するように動作する。実施の形態２に係る電力増幅器３３は、上記図１１で示した電力増幅器の利得圧縮特性を、ゲインアンプ１０１、減衰器１０２、およびパワーアンプ１０３で実現する。
【００５６】
図１７は、図１６のゲインアンプ１０１の一構成例を示す図である。ゲインアンプ１０１は、図１７に示すように、エミッタ接地増幅器１１１と、入力整合回路１１２と、出力整合回路１１３と、コレクタバイアス供給用チョークインダクタＬ１１と、コレクタバイアス用電源１１５とを備えている。
【００５７】
エミッタ接地増幅器１１１は、上記図６のエミッタ接地増幅器６１と同様にＳｉＧｅバイポーラトランジスタを使用することができるが、一般的にはエミッタ接地増幅器６１とはトランジスタサイズが異なり、エミッタ接地増幅器６１よりも小さいサイズを使用する。具体的には、エミッタ接地増幅器１１１のトランジスタサイズは、エミッタ接地増幅器６１のトランジスタサイズの２分の１〜８分の１程度のサイズである。また、エミッタ接地増幅器６１のコレクタバイアス電圧は、エミッタ接地増幅器６１と同様の電圧値にすることができるが、ゲインアンプ１０１は出力電力レベルが小さく利得を大きくする必要があるため、ベースバイアス電圧はエミッタ接地増幅器６１よりも大きく設定される。なお、入力整合回路１１２および出力整合回路１１３は、上記図６の入力整合回路３２および出力整合回路３３と同様の構成とすることができるため、その説明は省略する。
【００５８】
図１８は、図１６のパワーアンプ１０３の一構成例を示す図である。パワーアンプ１０３は、図２０に示すように、エミッタ接地増幅器１２１と、入力整合回路１２２と、出力整合回路１２３と、コレクタバイアス供給用チョークインダクタＬ１２と、コレクタバイアス用電源１１５と、ベースバイアス供給用チョークインダクタＬ１３と、ベースバイアス用電源１２５とを備えている。
【００５９】
エミッタ接地増幅器１２１は、上記図６のエミッタ接地増幅器６１と同様にＳｉＧｅバイポーラトランジスタを使用することができる。また、エミッタ接地増幅器１２１トランジスタサイズやバイアス条件はエミッタ接地増幅器６１と同様にすることができる。また、入力整合回路１１２および出力整合回路１１３は、上記図６の入力整合回路３２および出力整合回路３３と同様の構成とすることができるため、その説明は省略する。
【００６０】
上記図１６の減衰器１０２は、例えば、１個の抵抗器で構成することができる。この抵抗器の抵抗値は所望の減衰量が得られる値を選択する。所望の減衰量とは、ゲインアンプ１０１と減衰器１０２とパワーアンプ１０３の総合の利得抑圧特性が、図１２に示したように、入力信号レベルが小さい時から緩やかに抑圧してゆく特性を実現できる値である。なお必要によっては、減衰器を削除することも考えられる。
【００６１】
利得抑圧調整回路３４は、ゲインアンプ１０１、減衰器１０２、およびパワーアンプ１０３の総合の利得抑圧特性が、図１２に示したように入力信号レベルが小さい時から緩やかに抑圧してゆく特性を実現するようにゲインアンプ１０１の利得を抑圧するように動作する。ゲインアンプ１０１の利得を抑圧する動作は、エミッタ接地増幅器６１の利得を抑圧する動作と同様であるのでその説明は省略する。
【００６２】
以上で説明したような特性を持つゲインアンプ１０１と減衰器１０２とパワーアンプ１０３を用いて電力増幅器３３を構成し、図１１に示すような利得抑圧特性を有する電力増幅器３３を実現することにより、実施の形態１と同様に、図１２に示す減衰特性を有する歪み補償回路３２を用いて電力増幅器３３の利得抑圧特性を補償することが可能となる。
【００６３】
なお、実施の形態２では、図１７および図１８に示すように、ゲインアンプ１０１およびパワーアンプ１０３のコレクタ端子に、１個のチョークインダクタＬ１１およびＬ１２を介して、コレクタバイアス供給用電源１１５および１２４からバイアス電圧を供給しているが、本発明はこれに限られるものではなく、チョークインダクタ以外にもバイアスコンデンサや抵抗器などを備えていたり、バイアス回路を備えていてもよい。
【００６４】
また、上記実施の形態１および実施の形態２では、増幅器を無線通信装置に適用した場合について説明したが、本発明の増幅器は、無線通信装置以外の他の機器にも適用可能であり、高周波信号を増幅する装置に広く適用可能である。
【産業上の利用可能性】
【００６５】
本発明に係る増幅器は、高周波信号を増幅する増幅器に広く有用であり、また、本発明に係る無線通信装置は、携帯電話端末やＰＨＳ端末等の移動端末、基地局、およびデジタルテレビジョン信号の送信装置等の各種無線通信装置に有用である。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態１に係る無線通信装置の一構成例を示す図である。
【図２】図１の増幅器の一構成例を示す図である。
【図３】図２の歪み補償回路の一構成例を示す図である。
【図４】図３のダイオードの出力電力に対する減衰特性の計算機シミュレーション結果の一例を示す図である。
【図５】図２の電力増幅器の一構成例を示す図である。
【図６】図５の入力整合回路の一構成例を示す図である。
【図７】図５の出力整合回路の一構成例を示す図である。
【図８】図２の利得抑圧回路の一構成例を示す図である。
【図９】図２のバイアス供給回路の一構成例を示す図である。
【図１０】計算機シミュレーションを用いて計算した電力増幅器３３の利得抑圧特性の一例を示す図である。
【図１１】歪み補償回路の減衰特性と電力増幅器の利得抑圧特性を示した図である。
【図１２】歪み補償回路の減衰特性を用いて電力増幅器の利得抑圧を補償した場合の特性を示す図である。
【図１３】定電流源として動作するバイアス供給回路の一構成例を示す図である。
【図１４】利得抑圧回路の他の構成例１を示す図である。
【図１５】利得抑圧回路の他の構成例２を示す図である。
【図１６】実施の形態２に係る電力増幅器の一構成例を示す図である。
【図１７】図１６のゲインアンプの一構成例を示す図である。
【図１８】図１６のパワーアンプの一構成例を示す図である。
【符号の説明】
【００６７】
１  無線通信装置
１１  ベースバンド信号処理部
１２  ベースバンド用ローパスフィルタ
１３  第１のシンセサイザ
１４  直交変調器
１５  ＩＦフィルタ
１６  第２のシンセサイザ
１７  アップコンバータ
１８  ＲＦフィルタ
１９  増幅器
２０  アンテナ
３１  信号入力端子
３２  電力増幅器
３３  歪み補償回路
３４  利得抑圧調整回路
３５  信号出力端子
４１  利得抑圧回路
４２  バイアス供給回路
４３  接続端子
５１  ダイオード
５２  コレクタバイアス用電源
５３  信号出力端子
６１  エミッタ接地増幅器
６２  入力整合回路
６３  出力整合回路
６４  コレクタバイアス用電源
６５  ベースバイアス供給用端子
６６  信号出力端子
７１  定電圧源
１０１  ゲインアンプ
１０２  減衰器
１０３  パワーアンプ
１１１  エミッタ接地増幅器
１１２  入力整合回路
１１３  出力整合回路
１１５  コレクタバイアス用電源
１２１  エミッタ接地増幅器
１２２  入力整合回路
１２３  出力整合回路
１２５  ベースバイアス用電源
【図１】
2006157708.tif 000003
【図２】
2006157708.tif 000004
【図３】
2006157708.tif 000005
【図４】
2006157708.tif 000006
【図５】
2006157708.tif 000007
【図６】
2006157708.tif 000008
【図７】
2006157708.tif 000009
【図８】
2006157708.tif 000010
【図９】
2006157708.tif 000011
【図１０】
2006157708.tif 000012
【図１１】
2006157708.tif 000013
【図１２】
2006157708.tif 000014
【図１３】
2006157708.tif 000015
【図１４】
2006157708.tif 000016
【図１５】
2006157708.tif 000017
【図１６】
2006157708.tif 000018
【図１７】
2006157708.tif 000019
【図１８】
2006157708.tif 000020