(57)【要約】【課題】  一対の外部電極に対して平坦な表面と十分に大きな実装面積を得ることが出来る電子部品搭載用パッケージを提供する。【解決手段】    本発明に係るパッケージ１は、複数のセラミック層２、３、４を積層してなる積層構造を有し、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面13が形成されている。第１セラミック層２には、積層方向とは直交する方向の両端部にそれぞれ、実装面13と側面15に跨る断面Ｌ字状の凹部26、27が形成されており、各凹部26、27に外部電極23が形成され、該外部電極23の表面が実装面13に露出している。【選択図】      図１
2006261308.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層を積層してなる積層構造を有し、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面が形成されている電子部品搭載用パッケージにおいて、前記複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面Ｌ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該外部電極の表面が実装面に露出していることを特徴とする電子部品搭載用パッケージ。
【請求項２】
各凹部は外部電極の厚さよりも大きな深さを有している請求項１に記載の電子部品搭載用パッケージ。
【請求項３】
前記外部電極は、前記１つのセラミック層の厚さに相当する幅を有している請求項１又は請求項２に記載の電子部品搭載用パッケージ。
【請求項４】
各外部電極は、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成されている請求項１乃至請求項３の何れかに記載の電子部品搭載用パッケージ。
【請求項５】
複数の電子部品搭載用パッケージが切り出されることとなるパッケージ集合基板であって、複数のセラミック層を積層してなる積層構造を有すると共に、１つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有し、各パッケージ部には、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、１つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向して、積層方向とは直交する断面形状がＬ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能であることを特徴とするパッケージ集合基板。
【請求項６】
各凹部は外部電極の厚さよりも大きな深さを有している請求項５に記載のパッケージ集合基板。
【請求項７】
互いに直交する２本の切断線の交叉位置を中心として集合する４つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、前記交叉位置を中心として２本の切断線に沿って伸びる十字状溝が開設されており、該十字状溝によって前記４つのパッケージ部のＬ字状凹部が形成されている請求項５又は請求項６に記載のパッケージ集合基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセラミック層の積層構造を有する電子部品搭載用パッケージと、その中間製品であるパッケージ集合基板に関するものである。
【背景技術】
【０００２】
従来、図１２に示す如く、複数のセラミック層を積層してなるパッケージ(８)にＬＥＤ等の発光素子(11)を搭載した発光デバイスが知られている(特許文献１参照)。
パッケージ(８)には、発光素子(11)を収容するためのキャビティ(81)が凹設され、該キャビティ(81)の底面には、銀等の導電性材料によって第１のランド層(8a)と第２のランド層(8b)が形成され、発光素子(11)の上面に設けられた給電端子(図示省略)がワイヤー(12)を介して第１のランド層(8a)に接続されると共に、発光素子(11)の裏面に設けられたアース端子(図示省略)が第２のランド層(8b)に接続されている。
【０００３】
又、パッケージ(８)には、キャビティ(81)の深さ方向と平行な側面に、マザーボード上に実装する際の接合面となる実装面(14)が形成され、該実装面(14)に、発光素子(11)をマザーボード上の外部回路と接続するための一対の外部電極(82)(82)が形成されている。
そして、前記の第１ランド層(8a)と第２ランド層(8b)がビアホール(図示省略)を介して一対の外部電極(82)(82)に接続されている。
【０００４】
上記発光デバイスは、パッケージ(８)の実装面(14)をマザーボードの表面に対向させた姿勢、即ちパッケージ(８)のキャビティ(81)の開口方向(発光素子の光出射方向)がマザーボードと平行になる姿勢で、マザーボード上に実装される。
【特許文献１】特開２００２−２３２０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述の如き発光デバイスにおいては、パッケージに形成すべき一対の外部電極の具体的な構造として、図１３(ａ)(ｂ)(ｃ)に示す如く、パッケージ(83)の実装面(14)を挟んで両端部にそれぞれ、パッケージ(83)を構成するセラミック層の積層方向に沿って伸びるスルーホールを開設して、該スルーホールの内周面に銀等の導電性材料の膜を形成して、外部電極(84)としたものが知られている。
【０００６】
しかしながら、図１３(ａ)(ｂ)(ｃ)に示す外部電極(84)による実装構造においては、実装面(14)に露出する外部電極(84)の面積、即ち実装面積が極めて小さいため、半田リフローによって発光デバイスをマザーボード上に実装する工程でパッケージ(83)の位置がずれる問題があった。
【０００７】
そこで、図１４(ａ)(ｂ)(ｃ)に示す如く、パッケージ(85)の両端部にそれぞれ、実装面(14)と該実装面(14)に垂直な側面に跨って銀等の導電性材料の層を形成し、断面Ｌ字状の外部電極(86)とすることが考えられる。
該外部電極(86)による実装構造によれば、実装面(14)に露出する外部電極(86)の面積、即ち実装面積を十分な大きさに形成することが出来るので、これによって半田リフロー時のパッケージ(85)のずれを抑制することが可能である。
【０００８】
ところが、図１４(ａ)(ｂ)(ｃ)に示すパッケージ(85)の製造工程においては、複数のパッケージが切り出されることとなるパッケージ集合基板を作製した後、該パッケージ集合基板をダイサーによって切断する工程で、各パッケージ(85)の外部電極(86)となる銀等の導電性材料がダイサーによって同時に切断されることとなるため、切断面にバリ等が発生して、外部電極(86)の表面が平坦性の悪いものとなる問題があった。
【０００９】
そこで本発明の目的は、一対の外部電極に対して平坦な表面と十分に大きな実装面積を得ることが出来る電子部品搭載用パッケージ及びパッケージ集合基板を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係る電子部品搭載用パッケージは、複数のセラミック層を積層してなる積層構造を有し、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、積層方向とは平行に、マザーボード上に実装するときの接合面となる実装面が形成されている。
そして、前記複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、実装面と該実装面に対して垂直な側面に跨る断面Ｌ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、該外部電極の表面が実装面に露出している。
尚、前記外部電極は、前記１つのセラミック層の厚さに相当する幅を有している。又、各凹部は外部電極の厚さよりも大きな深さを有している。
【００１１】
上記本発明の電子部品搭載用パッケージによれば、前記Ｌ字状凹部の広さに応じて実装面における外部電極の露出面積を拡大することが出来、これによって、実装時のパッケージの移動を抑制することが可能である。
又、各外部電極を、実装面から所定の深さ位置を実装面と平行に拡がる第１電極層と、側面から所定の深さ位置を側面と平行に拡がる第２電極層とから構成すれば、半田を用いた表面実装工程にて、第１電極層とマザーボードの表面との間に半田のベース部が形成されると同時に、第２電極層を覆って半田のフィレット部が形成されて、大きな接合強度が得られる。
【００１２】
本発明に係るパッケージ集合基板は、上記本発明の電子部品搭載用パッケージの中間製品となるものであって、複数の電子部品搭載用パッケージを切り出すことが可能であり、複数のセラミック層を積層してなる積層構造を有すると共に、１つの電子部品搭載用パッケージとなる直方体状のパッケージ部がマトリクス状に配列された集合構造を有している。
各パッケージ部には、積層方向とは直交して、少なくとも１つの電子部品を搭載するための部品搭載面が形成されると共に、１つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向して、積層方向とは直交する断面形状がＬ字状の凹部が形成されており、各凹部には、前記電子部品をマザーボードと接続するための外部電極が形成され、各凹部は外部電極の厚さよりも大きな深さを有して、外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能である。
【００１３】
具体的構成において、互いに直交する２本の切断線の交叉位置を中心として集合する４つのパッケージ部を構成する複数のセラミック層の内、少なくとも１つのセラミック層には、前記交叉位置を中心として２本の切断線に沿って伸びる十字状溝が開設されており、該十字状溝によって前記４つのパッケージ部のＬ字状凹部が形成されている。
【００１４】
上記本発明のパッケージ集合基板によれば、外部電極から離間した切断線に沿う切断によって複数のパッケージ部を切り出すことが可能であるので、ダイサーによる集合基板の切断工程で、各パッケージの外部電極となる導電性材料がダイサーによって同時に切断されることはない。
【発明の効果】
【００１５】
本発明に係る電子部品搭載用パッケージ及びパッケージ集合基板によれば、一対の外部電極に平坦な表面が得られると共に十分に大きな実装面積を得ることが出来るので、電子部品を搭載したパッケージをマザーボード上の正確な位置に十分な強度で実装することが出来る。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を発光デバイスに実施した形態につき、図面に沿って具体的に説明する。
本発明に係る発光デバイスは、図２に示す如く、パッケージ(１)の表面にＬＥＤからなる発光素子(11)を搭載して構成され、図１１に示す如くマザーボード(９)上に実装する際、前記発光素子(11)の光出射方向がマザーボード(９)の表面と平行となる姿勢に設置される。
【００１７】
パッケージ(１)は、図１及び図４に示す如く、第１セラミック層(２)、第２セラミック層(３)及び第３セラミック層(４)を積層して構成されており、その積層方向と平行な側面に、前記マザーボード(９)上に実装する際の接合面となる実装面(13)が形成され、実装状態では、実装面(13)の両側に形成されている一対の側面(15)(15)がマザーボード(９)の表面に対して垂直な姿勢となる。
【００１８】
第３セラミック層(４)には、その中央部にキャビティ(41)が開設され、該キャビティ(41)の内周面には、銀からなる反射層(42)が形成されている。
第３セラミック層(４)のキャビティ(41)から露出する第２セラミック層(３)の表面には、銀からなる第１のランド層(31)と第２のランド層(32)が形成されている。又、第２セラミック層(３)には、２つのランド層(31)(32)と対応する位置に、２本のビアホール部(33)(33)が垂直に貫通して設けられている。
【００１９】
第１セラミック層(２)の表面には、第２セラミック層(３)の２本のスルーホール部(33)(33)と対応する位置に、銀からなる２つの電極接合層(21)(21)が形成されている。又、第１セラミック層(２)の両端部にはそれぞれ、実装面(13)と側面(15)に跨って、第１凹部(26)と第２凹部(27)からなるＬ字状凹部が形成され、該Ｌ字状凹部に、第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されており、各外部電極(23)は各電極接合層(21)と連接されている。
ここで、第１凹部(26)は第１電極層(24)の厚さ(１００μm)よりも大きな深さを有すると共に、第２凹部(27)は第２電極層(25)の厚さ(１００μm)よりも大きな深さを有している。
斯くして、パッケージ(１)の第１のランド層(31)と第２のランド層(32)はそれぞれ、図２及び図３に示す如くビアホール部(33)及び電極接合層(21)を介して、外部電極(23)と繋がることになる。
【００２０】
図２に示す如く、パッケージ(１)のキャビティ(41)の底面に露出する第１のランド層(31)には発光素子(11)が設置され、発光素子(11)の上面に設けられた給電端子(図示省略)がワイヤー(12)を介して第２のランド層(32)に接続されると共に、発光素子(11)の裏面に設けられたアース端子(図示省略)が第１のランド層(31)に接続されている。
従って、一対の外部電極(23)(23)に外部回路を接続することによって発光素子(11)を駆動することが出来る。
【００２１】
上記発光デバイスにおいては、図５(ａ)(ｂ)(ｃ)に示す如く、パッケージ(１)の一対の外部電極(23)(23)の第１電極層(24)(24)が実装面(13)に露出すると共に、第２電極層(25)(25)が両側面(15)(15)に露出しているので、発光デバイスを半田リフロー工程により図１１に示す如くマザーボード(９)上に実装した場合、外部電極(23)は半田(91)によってマザーボード(９)上に接合される。
【００２２】
ここで、半田(91)は、外部電極(23)の第１電極層(24)とマザーボード(９)の表面との間に介在するベース部(92)と、外部電極(23)の第２電極層(25)に沿って形成されるフィレット部(93)とから構成されることになり、第１電極層(24)を充分に広く形成することによって、半田(91)による接合強度を充分に高いものとすることが出来る。
【００２３】
上記発光デバイスのパッケージ(１)は、図６〜図９に示す製造工程を経て作製される。尚、図６〜図９に示す製造工程は、図示の便宜上、４つのパッケージ(１)を同時に作製する工程を表わしているが、実際には、同様の工程により更に多くのパッケージ(１)が同時に作製される。
【００２４】
先ず図６(ａ)に示す如く第１セラミック層(２)となる第１グリーンシート(５)と、第２セラミック層(３)となる第２グリーンシート(６)と、第３セラミック層(４)となる第３グリーンシート(７)を用意する。
次に図６(ｂ)に示す如く、第１グリーンシート(５)には、１つの十字状溝(51)と２つのＴ字状溝(50)(50)を開設する。第２グリーンシート(６)には、８つのビアホール部(33)〜(33)を形成する。又、第３グリーンシート(７)には、４つのキャビティ(41)〜(41)を開設する。
【００２５】
次に図７(ａ)に示す如く、第１グリーンシート(５)の表面と、十字状溝(51)及びＴ字状溝(50)(50)の内壁に、それぞれ前記電極接合層(21)及び外部電極(23)となる銀ペースト(52)(52)(52)(52)を印刷する。又、第２グリーンシート(６)の表面には、ビアホール部(33)(33)を覆って、前記ランド層(31)(32)となる銀ペースト(52)(52)を印刷すると共に、ビアホール部(33)(33)内に銀ペースト(52)(52)を充填する。又、第３グリーンシート(７)のキャビティ内周面にも銀ペースト(図示せず)を付与する。
【００２６】
続いて図７(ｂ)に示す如く、第１グリーンシート(５)の十字状溝(51)に対し、更に十字方向へ溝深さを拡大する４つのＵ字状溝(53)(53)(54)(54)を凹設すると共に、各Ｔ字状溝(50)に対し、更にＴ字方向へ溝深さを拡大する３つのＵ字状溝(53)(54)(54)を凹設する。
【００２７】
その後、第１グリーンシート(５)、第２グリーンシート(６)及び第３グリーンシート(７)を積層して加圧し、積層体を得た後、該積層体に焼成を施して、図８及び図９に示すパッケージ集合基板(10)を得る。そして、該パッケージ集合基板(10)を破線で示す切断線に沿って切断する。この結果、４つのパッケージ(１)(１)(１)(１)が同時に得られることになる。
尚、図９は、パッケージ集合基板(10)の裏面を表わしている。又、図８(ａ)は、パッケージ集合基板(10)の切断後の構造を、第１〜第３のセラミック層(２)(３)(４)を分離した状態で表わし、図８(ｂ)は、第１セラミック層(２)の裏面を表わしている。
【００２８】
図９に示す如く、パッケージ集合基板(10)においては、１つのパッケージとなる直方体状のパッケージ部Ｐがマトリクス状に配列されており、各パッケージ部Ｐを構成する第１セラミック層(２)には、互いに直交する２本の切断線の交叉位置を中心として切断線に沿って伸びる十字状溝(51)が開設されると共に、該十字状溝(51)の両側の交叉位置にはそれぞれ、切断線に沿って伸びるＴ字状溝(50)が開設されている。
そして、十字状溝(51)の内壁には、交叉位置を包囲する４つのＬ字状凹部にそれぞれ、銀製の第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されている。又、Ｔ字状溝(50)の内壁には、２つのＬ字状凹部にそれぞれ、銀製の第１電極層(24)と第２電極層(25)からなる外部電極(23)が形成されている。
【００２９】
ここで、任意の１つのパッケージ部Ｐに注目すると、該パッケージ部Ｐの積層方向とは直交する方向の両端部にそれぞれ、２方向に隣接する２つのパッケージ部と対向してＬ字状凹部が形成され、該Ｌ字状凹部に外部電極(23)が形成されていることになる。
【００３０】
パッケージ集合基板(10)をダイサーにより図９に破線で示す切断線に沿って切断することにより、図１０に示す本発明のパッケージ(１)が同時に４個得られる。ここで切断線は、外部電極(23)から離間した位置を伸びているので、外部電極(23)がダイサーによって切断されることはなく、外部電極(23)の表面は平坦な状態に維持される。
従って、パッケージ(１)を図１１の如くマザーボード(９)上に実装することにより、ベース部(92)及びフィレット部(93)からなる半田(91)による強固な接合構造を得ることが出来る。
又、外部電極(23)の第１電極層(24)を充分な広さ(例えば３００μm×５００μm)に形成することによって、半田リフロー工程におけるパッケージ(１)の位置ずれを防止することが出来る。
【図面の簡単な説明】
【００３１】
【図１】本発明に係るパッケージの透視斜視図である。
【図２】発光デバイスの縦断面図である。
【図３】図２のＡ−Ａ線に沿う縦断面図である。
【図４】パッケージの分解斜視図である。
【図５】パッケージの平面、側面及び底面を示す図である。
【図６】パッケージの製造工程における第１段階を表わす図である。
【図７】パッケージの製造工程における第２段階を表わす図である。
【図８】パッケージの製造工程における第３段階を表わす図である。
【図９】パッケージ集合基板の裏面図である。
【図１０】パッケージの電極構造を示す斜視図である。
【図１１】パッケージの実装状態を示す断面図である。
【図１２】従来の発光デバイスの斜視図である。
【図１３】従来のパッケージにおける電極構造の平面、側面及び底面を示す図である。
【図１４】従来のパッケージにおける他の電極構造の平面、側面及び底面を示す図である。
【符号の説明】
【００３２】
(１)  パッケージ
(11)  発光素子
(13)  実装面
(15)  側面
(２)  第１セラミック層
(３)  第２セラミック層
(４)  第３セラミック層
(23)  外部電極
(24)  第１電極層
(25)  第２電極層
(26)  第１凹部
(27)  第２凹部
(33)  ビアホール部
(41)  キャビティ
(10)  パッケージ集合基板
(51)  十字状溝
(50)  Ｔ字状溝
【図１】
2006261308.tif 000003
【図２】
2006261308.tif 000004
【図３】
2006261308.tif 000005
【図４】
2006261308.tif 000006
【図５】
2006261308.tif 000007
【図６】
2006261308.tif 000008
【図７】
2006261308.tif 000009
【図８】
2006261308.tif 000010
【図９】
2006261308.tif 000011
【図１０】
2006261308.tif 000012
【図１１】
2006261308.tif 000013
【図１２】
2006261308.tif 000014
【図１３】
2006261308.tif 000015
【図１４】
2006261308.tif 000016