(57)【要約】【課題】              イオン注入工程を行うことなくゲッタリング領域を形成できるようにすること。【解決手段】          半導体ウエハ１ａに貼り合せ絶縁膜１ｂを介して半導体活性層１ｃを形成したＳＯＩ基板１と、ＳＯＩ基板１の素子形成領域９の周囲の素子分離領域８に配されるとともに、半導体活性層１ｃ上に配され、かつ、網目状の複数の開口部５ａを有する絶縁膜５と、開口部５ａの近傍の半導体活性層１ａ中に配されたゲッタリング領域６と、を備える。【選択図】            図１
2006196514.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハに貼り合せ絶縁膜を介して半導体活性層を形成したＳＯＩ基板と、
前記ＳＯＩ基板の素子形成領域の周囲の素子分離領域に配されるとともに、前記半導体活性層上に配され、かつ、網目状又はライン状の複数の開口部を有する絶縁膜と、
前記開口部の近傍の前記半導体活性層中に配されたゲッタリング領域と、
を備えることを特徴とする半導体装置。
【請求項２】
前記半導体活性層を前記素子形成領域ごとに島状に分割するとともに、前記素子分離領域にて前記絶縁膜及び前記半導体活性層を貫通して前記貼り合せ絶縁膜に達する分離溝を備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記開口部を有する絶縁膜は、ＬＯＣＯＳ酸化膜であることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
半導体活性層と、
前記半導体活性層上であって素子形成領域を区画する素子分離領域に形成されるとともに、複数の開口部を有するＬＯＣＯＳ酸化膜と、
前記開口部に対応して前記ＬＯＣＯＳ酸化膜の下の前記半導体活性層中に形成されたゲッタリング領域と、
を備えることを特徴とする半導体装置。
【請求項５】
半導体ウエハに貼り合せ絶縁膜を介して半導体活性層を形成したＳＯＩ基板上にシリコン酸化膜及びシリコン窒化膜を形成する工程と、
前記シリコン窒化膜上であって、前記ＳＯＩ基板の素子形成領域の全面、かつ、素子分離領域にて網目状又はライン状にフォトレジストを形成する工程と、
前記フォトレジストをエッチングマスクとして、前記半導体活性層が表れるまで、少なくとも前記シリコン酸化膜及び前記シリコン窒化膜をエッチングする工程と、
前記フォトレジストを除去した後、前記シリコン窒化膜をマスクとして、熱酸化法により、前記素子分離領域にゲッタリング領域を形成するための網目状又はライン状の複数の開口部を有するＬＯＣＯＳ酸化膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記半導体活性層を前記素子形成領域ごとに島状に分割するとともに、前記素子分離領域にて前記ＬＯＣＯＳ酸化膜及び前記半導体活性層を貫通して前記貼り合せ絶縁膜に達する分離溝を形成する工程を含むことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板を用いた半導体装置及びその製造方法に関し、特に、重金属などの汚染物質を捕獲するゲッタリング領域を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体ウエハに貼り合せ絶縁膜を介して半導体活性層を形成したＳＯＩ（Silicon On Insulator）基板を用いた半導体装置は、低電圧電源でも高速に動作するため、低消費電力ＬＳＩへの応用が検討されている。このようなＳＯＩ基板を用いた半導体装置は、半導体活性層の厚みが１０μｍ程度と薄く、この半導体活性層は全領域が無欠陥領域となっており、半導体活性層の下には貼り合せ絶縁膜がある。このような構成では、製造プロセス中の重金属などの汚染物質は、半導体活性層で捕獲（吸収；ゲッタリング）されず、貼り合せ絶縁膜が汚染物質の通過を妨げるので、通常のウエハのように基板の裏面（ＳＯＩ基板における半導体ウエハの裏面）をゲッタリングサイト（結晶欠陥、ひずみ層、応力場）として使うことができない。そのため、貼り合せ酸化膜上の半導体活性層中に汚染物質が取り残されることになり、ＳＯＩ基板上に形成された素子にリーク電流が生じたり、ゲート酸化膜の膜質を劣化させるなど、ＳＯＩ基板上に形成されるデバイスに悪影響を及ぼすことがある。具体的には、ＳＯＩ基板上に形成された素子は、通常のウエハ上に形成された素子に比べ、ゲート酸化膜のＱｂｄ（Charge to breakdown；絶縁破壊電荷量）が小さくなる。したがって、ＳＯＩ基板を用いた半導体装置において、汚染物質を効果的に捕獲し、素子の信頼性を向上させる必要がある。このような必要性から、ＳＯＩ基板を用いた半導体装置において、素子分離領域にゲッタリング領域を形成したものが開示されている（特許文献１参照）。
【０００３】
特許文献１に記載の半導体装置では、以下のようにしてゲッタリング領域を形成している。まず、半導体ウエハ１０１ａに貼り合せ絶縁膜１０１ｂを介して半導体活性層１０１ｃ（ｐ型又はｎ型）を形成したＳＯＩ基板１０１を用意する。半導体活性層１０１ｃを貼り合せ絶縁膜１０１ｂに達する分離溝１１２で島状に分割し、分離溝１１２は酸化膜を介してポリシリコンで埋め込む（図４（Ａ）参照）。次に、ＳＯＩ基板１０１上に酸化膜１０２を形成し、この酸化膜１０２上に窒化膜１０３を形成し、この窒化膜１０３上にフォトレジスト１０４を被覆し、パターニング及びエッチングにより素子分離領域１１３上の窒化膜１０３とフォトレジスト１０４を除去する（図４（Ｂ）参照）。その後、フォトレジスト１０４と窒化膜１０３をマスクとして、酸化膜１０２の下の素子分離領域１１３に酸素原子又はＳｉ原子をイオン化してイオン注入を行う（図４（Ｃ）参照）。続いて、フォトレジスト１０４を除去した後、熱酸化により、素子分離領域１１３にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜１０９を形成し、窒化膜１０３及び酸化膜１０２を除去する（図４（Ｄ）参照）。イオン注入物質が酸素原子の場合、熱酸化、または、その後の熱処理によって、素子分離領域１１３中に酸素原子の一部が析出した領域がゲッタリング領域１０８（ゲッタリングサイト）となる。イオン注入物質がＳｉ原子の場合、熱処理による結晶化の過程で、Ｓｉ原子によって局部応力が発生して、結晶欠陥が形成され、この結晶欠陥が形成された領域がゲッタリング領域１０８（ゲッタリングサイト）となる。このようにして、素子分離領域１１３のＬＯＣＯＳ酸化膜１０９の下に形成されたゲッタリング領域１０８によって、半導体素子を形成する時に導入される重金属などの汚染物質を捕獲（ゲッタリング）できるというものである。
【０００４】
【特許文献１】特開平１１−２９７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の半導体装置の製造方法では、ゲッタリング領域を形成するために、酸素原子又はＳｉ原子のイオン注入工程が必要であり、製造プロセスが冗長になるおそれがある。
【０００６】
本発明の課題は、ゲッタリング領域用のイオン注入工程を行うことなく、ゲッタリング領域を形成できるようにすることである。
【課題を解決するための手段】
【０００７】
本発明の第１の視点においては、半導体装置において、半導体ウエハに貼り合せ絶縁膜を介して半導体活性層を形成したＳＯＩ基板と、前記ＳＯＩ基板の素子形成領域の周囲の素子分離領域に配されるとともに、前記半導体活性層上に配され、かつ、網目状又はライン状の複数の開口部を有する絶縁膜と、前記開口部の近傍の前記半導体活性層中に配されたゲッタリング領域と、を備えることを特徴とする。
【０００８】
本発明の第２の視点においては、半導体装置において、半導体活性層と、前記半導体活性層上であって素子形成領域を区画する素子分離領域に形成されるとともに、複数の開口部を有するＬＯＣＯＳ酸化膜と、前記開口部に対応して前記ＬＯＣＯＳ酸化膜の下の前記半導体活性層中に形成されたゲッタリング領域と、を備えることを特徴とする。
【０００９】
本発明の第３の視点においては、半導体装置の製造方法において、半導体ウエハに貼り合せ絶縁膜を介して半導体活性層を形成したＳＯＩ基板上にシリコン酸化膜及びシリコン窒化膜を形成する工程と、前記シリコン窒化膜上であって、前記ＳＯＩ基板の素子形成領域の全面、かつ、素子分離領域にて網目状又はライン状にフォトレジストを形成する工程と、前記フォトレジストをエッチングマスクとして、前記半導体活性層が表れるまで、少なくとも前記シリコン酸化膜及び前記シリコン窒化膜をエッチングする工程と、前記フォトレジストを除去した後、前記シリコン窒化膜をマスクとして、熱酸化法により、前記素子分離領域にゲッタリング領域を形成するための網目状又はライン状の複数の開口部を有するＬＯＣＯＳ酸化膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ＳＯＩ基板において、特別な工程を新たに増やすことなく、重金属などの汚染物質を効果的に捕獲することができる信頼性の高いデバイスを提供することができる。
【発明を実施するための最良の形態】
【００１１】
（実施形態１）
本発明の実施形態１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）部分平面図である。
【００１２】
この半導体装置は、ＳＯＩ基板１にゲッタリング領域６を有する半導体装置であり、ＳＯＩ基板１と、ＬＯＣＯＳ酸化膜５と、ゲッタリング領域６と、分離溝７と、素子分離領域８と、素子形成領域９と、を有する。なお、図１では、説明の便宜上、半導体装置の中間体を示している。
【００１３】
ＳＯＩ基板１は、半導体ウエハ１ａに貼り合せ絶縁膜１ｂを介して半導体活性層１ｃを形成した基板である。半導体活性層１ｃは、ｐ型又はｎ型のシリコン単結晶よりなり、将来的にはｐ型又はｎ型ウエル領域となる。ＬＯＣＯＳ酸化膜５は、ＬＯＣＯＳ法によって半導体活性層１ｃ上に形成されたシリコン酸化膜（絶縁膜）であり、素子分離領域８に形成されている。ＬＯＣＯＳ酸化膜５は、平面方向から見て、メッシュ状（網状）に形成され、網目状（島状）に形成された複数の開口部５ａを有する。ゲッタリング領域６は、重金属などの汚染物質を捕獲する領域であり、平面方向から見て素子分離領域８のうちＬＯＣＯＳ酸化膜５の開口部５ａ及びその近傍に配され、断面方向から見て開口部５ａ近傍の半導体活性層１ｃに配され、開口部５ａ近傍のＬＯＣＯＳ酸化膜５下の半導体活性層１ｃも含む。分離溝７は、隣り合う素子形成領域を素子分離するため溝であり、半導体活性層１ｃに形成され、深さが貼り合せ絶縁膜１ｂまである。分離溝７の内壁面にはシリコン酸化膜７ａが形成されており、シリコン酸化膜７ａ内にはポリシリコン７ｂが埋め込まれている。素子分離領域８は、隣り合う素子形成領域を素子分離するための領域であり、平面方向から見て分離溝７によって囲まれた領域のうち素子形成領域９の周囲に配され、ＬＯＣＯＳ酸化膜５の開口部５ａとなる領域も含まれる。素子形成領域９は、素子を形成するための領域であり、平面方向から見て素子分離領域８に囲まれており、ＬＯＣＯＳ酸化膜５の開口部５ａとなる領域は含まない。
【００１４】
次に、本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図２及び図３は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した工程部分断面図である。
【００１５】
まず、半導体ウエハ１ａに貼り合せ絶縁膜１ｂを介して半導体活性層１ｃを形成したＳＯＩ基板１を用意する（図２（Ａ）参照）。
【００１６】
次に、半導体活性層１ｃ上にシリコン酸化膜２を形成し、シリコン酸化膜２上にシリコン窒化膜３を形成し、シリコン窒化膜３上にフォトレジスト４を被覆し、フォトリソグラフィ法によりフォトレジスト４を所定の形状にパターニングする（図２（Ｂ）参照）。ここで、フォトレジスト４は、平面方向から見て、将来的に、素子形成領域９、及びＬＯＣＯＳ酸化膜の開口部（図２（Ｄ）の５ａ）となる領域上に形成される。
【００１７】
次に、フォトレジスト４をエッチングマスクとして、ドライエッチング法により、半導体活性層１ｃが表れるまで、シリコン窒化膜３及びシリコン酸化膜２（並びに半導体活性層１ｃの一部）を除去する（図２（Ｃ）参照）。なお、ＬＯＣＯＳ酸化膜（図２（Ｄ）の５）の表面と半導体活性層１ｃの表面を同じレベルに揃えるプレーナＬＯＣＯＳ構造にするために、ＬＯＣＯＳ酸化膜の盛り上がりを見込んだ分、半導体活性層１ｃの一部を除去することが好ましい。
【００１８】
次に、フォトレジスト（図２（Ｃ）の４）を除去した後、シリコン窒化膜３をマスクとして、熱酸化法により素子分離領域８にＬＯＣＯＳ酸化膜５を形成し、その後、熱酸化によって形成されたシリコン窒化膜３上の酸化膜（図示せず）、シリコン窒化膜（図２（Ｃ）の３）、及びシリコン酸化膜（図２（Ｃ）の２）を除去する（図２（Ｄ）参照）。これにより、複数の開口部５ａを有するＬＯＣＯＳ酸化膜５が形成され、開口部５ａの近傍の半導体活性層１ｃ中にゲッタリング領域６が形成される。
【００１９】
次に、半導体活性層１ｃ及びＬＯＣＯＳ酸化膜５上にシリコン酸化膜１２を形成し、シリコン酸化膜１２上にシリコン窒化膜１３を形成し、シリコン窒化膜１３上にフォトレジスト１４を被覆し、フォトリソグラフィ法によりフォトレジスト１４を所定の形状にパターニングする（図３（Ｅ）参照）。ここで、フォトレジスト１４は、平面方向から見て、将来的に、分離溝（図３（Ｆ）の７）となる領域以外の半導体活性層１ｃ及びＬＯＣＯＳ酸化膜５上に形成され、網目状（島状）に分割した形状に形成される。
【００２０】
次に、フォトレジスト１４をエッチングマスクとして、ドライエッチング法により、貼り合せ絶縁膜１ｂが表れるまで、シリコン窒化膜１３、シリコン酸化膜１２、ＬＯＣＯＳ酸化膜５及び及び半導体活性層１ｃを除去する（図３（Ｆ）参照）。ここで、ＬＯＣＯＳ酸化膜５及び半導体活性層１ｃを除去することによって、分離溝７が形成される。
【００２１】
次に、フォトレジスト４を除去した後、熱酸化法により、分離溝７の内壁面にシリコン酸化膜７ａを形成する（図３（Ｇ）参照）。
【００２２】
次に、分離溝（図３（Ｇ）の７；シリコン酸化膜７ａ）内に、ＣＶＤ法によりポリシリコン７ｂを埋め込んだ後、シリコン窒化膜（図３（Ｇ）の１３）をストッパとして、ＣＭＰ法によって平坦化し、シリコン窒化膜（図３（Ｇ）の１３）、及びシリコン酸化膜（図３（Ｇ）の１２）を除去する（図３（Ｈ）参照）。この後、素子形成領域９にて素子の形成が行われ、さらに配線の形成が行われることになる（図示せず）。なお、ここではＣＭＰ法によって不要なポリシリコン７ｂを除去しているが、ドライエッチングによるエッチバック法によって不要なポリシリコン７ｂを除去してもよい。
【００２３】
図２（Ｄ）の状態の半導体装置を平面方向から見ると、素子分離領域８に形成されるＬＯＣＯＳ酸化膜５は、ＳＯＩ基板１上に網目状（島状）に多数の開口部５ａを有する。ＳＯＩ基板１上（半導体活性層１ｃ上）にメッシュ状（網状）に多数の窪みを形成し、熱酸化を行う。半導体活性層１ｃ（シリコン）の熱酸化に伴う応力により、半導体活性層１ｃ／ＬＯＣＯＳ酸化膜５の界面近傍において半導体活性層１ｃ中のＳｉ結晶格子に歪が生ずる。特に、ＳＯＩ基板１上にＬＯＣＯＳ酸化膜５中の多数の開口部５ａが存在するため、これら各開口部５ａの（平面方向から見たときの）中心部の近傍において、結晶格子の歪みが大きくなり、半導体活性層１ｃ中のゲッタリング領域６に多数の結晶欠陥が生成される。この結晶欠陥により、重金属汚染物質を吸収することができる。ゲッタリング領域６の形成は、イオン注入工程を行う必要がないので、製造工程が増えることはない。
【００２４】
（実施形態２）
本発明の実施形態２として、ＬＯＣＯＳ酸化膜５の開口部５ａの平面方向から見たときの形状は、Ｌ字型、Ｔ字型、十字型、任意の多角形、ライン状でもよい。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１に係る半導体装置の構成を模式的に示した（Ａ）部分断面図、及び（Ｂ）部分平面図である。
【図２】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した第１の工程部分断面図である。
【図３】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した第２の工程部分断面図である。
【図４】従来例に係る半導体装置の製造方法を模式的に示した工程部分断面図である。
【符号の説明】
【００２６】
１  ＳＯＩ基板
１ａ  半導体ウエハ
１ｂ  貼り合せ絶縁膜
１ｃ  半導体活性層
２、１２  シリコン酸化膜
３、１３  シリコン窒化膜
４、１４  フォトレジスト
５  ＬＯＣＯＳ酸化膜（絶縁膜）
５ａ  開口部
６  ゲッタリング領域
７  分離溝
７ａ  シリコン酸化膜
７ｂ  ポリシリコン
８  素子分離領域
９  素子形成領域
１０１  ＳＯＩ基板
１０１ａ  半導体ウエハ
１０１ｂ  貼り合せ絶縁膜
１０１ｃ  半導体活性層
１０２  酸化膜
１０３  窒化膜
１０４  フォトレジスト
１０８  ゲッタリング領域
１０９  ＬＯＣＯＳ酸化膜
１１２  分離溝
１１３  素子分離領域
【図１】
2006196514.tif 000003
【図２】
2006196514.tif 000004
【図３】
2006196514.tif 000005
【図４】
2006196514.tif 000006