(57)【要約】【課題】  受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足することができる通信用半導体集積回路（高周波ＩＣ）を提供する。【解決手段】  位相変調および振幅変調された受信信号を受信するモードと位相変調のみされた受信信号を受信するモードとで動作可能な通信用半導体集積回路（高周波ＩＣ）において、ＰＬＬ回路のループフィルタ（６３４）の周波数帯域を、受信モードでは大きく、送信モードでは小さくなるように切り替え設定するようにした。【選択図】  図２
2006261714.tif 000002
【特許請求の範囲】
【請求項１】
受信系信号処理回路と、送信系信号処理回路と、受信信号と搬送波信号を合成するダウンコンバート用のミキサと、送信信号と搬送波信号を合成するアップコンバート用のミキサと、電圧制御型発振回路を含み前記２つのミキサに受信周波数と送信周波数に応じた搬送波信号を生成し供給する送受信に共通のＰＬＬ回路とを備え、位相変調および振幅変調された信号を送受信する第１の通信モードと位相変調のみされた信号を送受信する第２の通信モードとで動作可能な通信用半導体集積回路において、上記ＰＬＬ回路のループの周波数帯域を、受信モードでは送信モードでの周波数帯域よりも広く、送信モードでは受信モードでの周波数帯域よりも狭くなるように切り替え設定すること特徴とする通信用半導体集積回路装置。
【請求項２】
時間的に連続した複数のタイムスロットからなるフレームのいずれかのタイムスロットの開始直前に、受信または送信のいずれか一方を示す第１コマンドが供給されることにより前記ＰＬＬ回路の前記電圧制御型発振回路の発振周波数が所望の値に設定され、前記受信系信号処理回路の受信準備動作と受信信号処理とを指示する第２コマンドが供給されることにより所定の受信準備動作の期間内に前記受信系信号処理回路内のＤＣオフセットのキャンセル処理が実行され、該処理の完了後に前記受信信号処理が開始され、前記受信モードでの前記ＰＬＬ回路のループの周波数帯域を、前記送信モードでの前記ＰＬＬ回路のループの周波数帯域よりも広くするための指示が、前記第１コマンドの供給とほぼ同時もしくは前記第１コマンドの供給に先行して受けるように構成されていることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
前記ＰＬＬ回路は、基準周波数の信号と前記電圧制御型発振回路により生成された発振信号のフィードバック信号の位相差を比較する位相比較回路と、ループの周波数帯域を制限するループフィルタとを含み、前記電圧制御型発振回路は前記ループフィルタの信号に応じた周波数で発振動作するように構成されていることを特徴とする請求項１または２に記載の通信用半導体集積回路。
【請求項４】
前記ＰＬＬ回路は、前記電圧制御型発振回路により生成された発振信号を小数の分周比で分周可能な可変分周回路を備え、該可変分周回路で分周された信号が前記位相比較回路にフィードバックされるように構成されていることを特徴とする請求項３に記載の通信用半導体集積回路装置。
【請求項５】
前記位相比較回路が検出した位相差に応じて前記ループフィルタの容量素子をチャージアップする電流およびディスチャージする電流を出力するチャージポンプを備え、前記チャージポンプの電流値が変更されることにより前記ループの周波数帯域が変更されるように構成されていることを特徴とする請求項４に記載の通信用半導体集積回路装置。
【請求項６】
前記ループフィルタは容量素子と複数の抵抗素子とこれらの抵抗素子の接続状態を切替え可能なスイッチ素子とを備え、前記チャージポンプの電流値の変更による前記ループの周波数帯域の変更の際に、前記ループフィルタ内の接続される抵抗素子が切り替わるように構成されていることを特徴とする請求項５に記載の通信用半導体集積回路。
【請求項７】
前記送信モードでの前記ＰＬＬ回路のループの周波数帯域は所定の送信スペクトラム特性を満足するように設定され、前記受信モードでの前記ＰＬＬ回路のループの周波数帯域は前記送信モードでの前記ＰＬＬ回路のループの周波数帯域の約２倍であることを特徴とする請求項１〜６のいずれかに記載の通信用半導体集積回路。
【請求項８】
前記送信モードでの前記ＰＬＬ回路のループの周波数帯域は約４０ＫＨｚであり、前記受信モードでの前記ＰＬＬ回路のループの周波数帯域は約８０ＫＨｚであることを特徴とする請求項７に記載の通信用半導体集積回路。
【請求項９】
前記ＰＬＬ回路により生成された発振信号を中間周波数の信号に分周する分周回路を備え、前記送信系処理回路は、送信されるべき信号と前記分周回路で分周された信号とを合成して中間周波数の信号までアップコンバートした後、送信用発振回路により送信周波数までアップコンバートするように構成されていることを特徴とする請求項１〜８のいずれかに記載の通信用半導体集積回路。
【請求項１０】
前記送信系処理回路は、位相変調した信号を生成する位相制御ループと振幅変調した信号を生成する振幅制御ループとを備えることを特徴とする請求項９に記載の通信用半導体集積回路。
【請求項１１】
請求項２に記載の通信用半導体集積回路と、ベースバンド回路が形成された第２の半導体集積回路とを有する携帯通信端末であって、同一の前記フレーム中のタイムスロットには前記第１の通信モードと第２の通信モードを含む送信または受信を行なう場合に、受信時の前記ＰＬＬ回路のループ周波数帯域を送信時のループ周波数帯域よりも広くする制御信号を前記第２の半導体集積回路から前記通信用半導体集積回路装置へ供給する携帯通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波受信信号を復調する復調回路および送信信号を変調する変調回路に供給される搬送波信号を生成するＰＬＬ（フェーズ・ロックド・ループ）回路を内蔵した通信用半導体集積回路さらにはＰＬＬ回路のループの周波数帯域を切り替える技術に関し、例えば位相成分のみ変調するモードと位相成分および振幅成分を変調するモードを有する携帯電話機のような無線通信装置に搭載される通信用半導体集積回路に適用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機のような無線通信システムにおいては、受信信号や送信信号に高周波の局部発振信号（搬送波信号）をミキサで合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なったりする通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。かかる高周波ＩＣにおいては、受信信号に合成される搬送波信号と送信信号に合成される搬送波信号を共通のＰＬＬ回路で生成して受信側ミキサと送信側ミキサに供給することで、チップサイズの低減を図る技術がある。
【０００３】
また、近年のＧＳＭ（Global System for Mobile Communication）方式等の無線通信システムにおいては、搬送波の位相成分を変調するＧＭＳＫ（Gaussian filtered Minimum Shift keying）変調モードの他に、搬送波の位相成分と振幅成分を変調する３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調モードを有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれるモードを備え、変調モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。ＥＤＧＥモードは位相変調の他に振幅変調を行なうため、位相変調のみのＧＭＳＫモードよりも高速のデータ通信が可能である。
【０００４】
ＧＳＭ方式の無線通信システムにおいては、多重化方式としてＴＤＭ（Time Division Multiple Access）方式を採用しており、送受信データを８個のタイムスロット（以下、単にスロット称する）からなるフレームという単位で管理するようにしている。例えば１スロットに１ユーザのデータを割り当てることにより最大で８人のユーザで１つのチャネル（周波数）を共有することができる。
【０００５】
また、ＥＤＧＥ方式では、端末機と基地局との距離に応じてデータコーディング（符号化複合化）処理と変調方式を切り替えるダイナミック・リンク・アダプテーションと呼ばれる技術を採用し、例えば基地局との距離が遠い場合にはベースバンドのＩ，Ｑ信号にデータレートは低いが雑音に強いデータコーディング処理を施してからＧＭＳＫ変調をかけ、基地局との距離が近い場合にはＩ，Ｑ信号に雑音に弱いがデータレートが高いデータコーディング処理を施してから８ＰＳＫ変調をかけるようにしている。
【０００６】
さらに、ＧＳＭ方式では、図１１に示すように、ＧＭＳＫモードで変調されたデータとＥＤＧＥモードで変調されたデータを同一フレームに入れて通信を行なうＤＴＭ（Dual Transfer Mode）と呼ばれる機能が提唱されており、今後このような機能を有する携帯電話機が多くなると予想される。なお、図１１において、"ＭＮＴ"は端末装置と基地局との距離を測定するモニタ処理期間である。
【特許文献１】特開平１１−１６８４０５号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＧＳＭの規格では、ＧＭＳＫモードとＥＤＧＥモードとで最大信号レベルが異なっている。また、ＤＴＭモードでは１フレーム内にＧＭＳＫ変調データとＥＤＧＥ変調データの受信スロットが連続する場合が考えられる。そのため、ＤＴＭ機能を有する携帯電話機においては、スロットごとに復調用のミキサの後段のＰＧＡ（高利得増幅回路）のゲインを切り替えなくてはならないことがある。
【０００８】
特に、復調用のミキサで１ＧＨｚに近い受信信号を数１００ｋＨｚのベースバンドの周波数帯の信号に変換する際に一旦中間周波数へ変換することなくダウンコンバートするダイレクトダウンコンバージョン受信方式を採用している高周波ＩＣにおいては、ミキサの出力側の復調信号の周波数が復調前の信号に比べるとはるかに低く直流に近い。また、受信信号のパスにＤＣオフセットがあると高利得なＰＧＡによってそれが増幅されて出力が飽和してしまい、期待通り受信信号を増幅することが困難となる。
【０００９】
ところで、ＤＣオフセットはミキサやＰＧＡを構成する素子のばらつきにより生じ、しかもばらつき量は設定するゲインの大きさにより異なる。そのため、ＰＧＡのゲインを変えると、その度にＤＣオフセットキャリブレーションを行う必要が生じる。ＤＴＭでは１フレーム内で変調モードの異なる受信スロットが連続すると、スロットの切替えの際にＰＧＡのゲインを変えることがあり、その場合、あるスロットの受信が終わってから次のスロットの受信が開始されるまでにキャリブレーションを行う必要がある。ＧＳＭの規格ではスロットとスロットとの間に３０．４６μｓのガード期間が許容されており、この短い時間内でキャリブレーションを終了しなければならない。本出願人が実施しているＰＧＡのＤＣオフセットのキャリブレーション回路はかかる時間内でのキャリブレーションが可能である。
【００１０】
しかし、ＰＧＡのＤＣオフセットキャリブレーションを行うことにより電源電圧が変動し、それによって局部発振信号（ローカル信号）を生成するＲＦ−ＰＬＬ回路（ＰＬＬ周波数シンセサイザ）の周波数が変動してしまい、３０．４６μｓの期間内に収束させることが困難であることが明らかとなった。つまり、ＧＭＳＫ変調データの受信スロットとＥＤＧＥ変調データの受信スロットが連続することを想定していなかった従来の受信回路のままでは、受信スロットの切替えの際にＰＧＡのゲインを変更すると、次のスロットの先頭までにＲＦ−ＰＬＬ回路の発振周波数を収束させることができないという課題があることを見出した。
【００１１】
ところで、ＲＦ−ＰＬＬ回路の発振周波数を短時間に収束させるには、ループ帯域を広げる有効である。例えば特許文献１には、送信時に良好な位相雑音特性を実現出来るようにＰＬＬ周波数シンセサイザのループ帯域を設計しておくとともに、受信時はループ帯域を広げようにすることで、受信を始める前の周波数切り替え時間を短くし、1フレームの平均消費電流を低減できるようにした発明が開示されている。但し、ループ帯域を広げると、ローカル信号の位相雑音が悪化する。送信ではローカル信号の位相雑音の劣化は許容できない。従って、受信時にはループ帯域を広げ、送信時にはループ帯域を下げる方式が有効である。
【００１２】
一方、本発明者らは、送信信号のステップアップコンバートに使用する中間周波数の信号を生成する発振器（ＩＦ−ＶＣＯ）を省略するため局部発振信号を生成するＰＬＬ回路として、従来一般的であった整数の分周比での分周が可能な分周回路を用いたインテジャタイプのＰＬＬ回路の代わりに、小数の分周比での分周が可能な分周回路を用いたフラクショナルタイプのＰＬＬ回路を用いることについて検討を行なった。フラクショナルタイプのＰＬＬ回路は、後に詳しく説明するように、インテジャタイプのＰＬＬ回路に比べて位相雑音が小さいためループ帯域を広げることができる。従って、本発明者らは、ＲＦ−ＰＬＬ回路をインテジャタイプからフラクショナルタイプへ変えることで、ＰＧＡのゲイン切替えに伴う電源電圧変動により生じるＰＬＬ回路の周波数変動を所定の時間内に収束させることでき、しかも位相雑音は設計条件を満たすと考えた。
【００１３】
しかしながら、さらに検討を進めた結果、フラクショナルタイプのＰＬＬ回路を使用したとしても、位相雑音とＰＧＡのゲイン切替えの際のＰＬＬ回路の周波数収束時間の両方を考慮すると、ＰＬＬ回路のループ帯域を固定したまま送信と受信の両方を行なうことが困難であるとの結論に達した。
【００１４】
この発明は、上記のような背景の下になされたもので、その目的とするところは、受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足することができる通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【００１５】
なお、特許文献１に記載されている発明は、受信を始める前のＰＬＬ回路の周波数切替え所要時間を短縮するという点で本願発明と類似しているが、後述のように、特許文献１の発明は最終的には１フレームの平均消費電流の低減を目的としているのに対し、本願発明が行なおうとしている周波数領域でのループ帯域の切替えでは１フレームの平均消費電流の低減の効果は少ないので、本願発明は特許文献１の発明から容易に相当し得る発明ではない。
【００１６】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、受信信号と搬送波信号を合成するダウンコンバート用のミキサと、送信信号と搬送波信号を合成するアップコンバート用のミキサと、電圧制御型発振回路を含み前記２つのミキサへ受信周波数と送信周波数に応じた搬送波信号を供給する送受信に共通のＰＬＬ回路とを備え、位相変調および振幅変調された受信信号を処理するモードと位相変調のみされた受信信号を処理するモードとを有する通信用半導体集積回路（高周波ＩＣ）において、上記ＰＬＬ回路のループ帯域を、受信モードでは広くなり、送信モードでは狭くなるように切り替えを行なうようにしたものである。ここで、望ましくは、上記ＰＬＬ回路として、小数の分周比での分周が可能な分周回路を用いたフラクショナルタイプのＰＬＬ回路を用いる。
【００１８】
上記した手段によれば、受信モードではＰＬＬ回路のループ帯域が広くなるため受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信モードではＰＬＬ回路のループ帯域が狭くなるため送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足するようになる。また、フラクショナルタイプのＰＬＬ回路を用いることで、インテジャタイプのＰＬＬ回路を用いる場合に比べて、位相雑音を小さくしてループ帯域を広くすることができ、それによって受信際のＰＧＡのゲイン切替えに伴う電源電圧変動により生じるＰＬＬ回路の周波数変動の収束時間が短縮されるようになる。
【発明の効果】
【００１９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、受信の途中でＰＧＡのゲインの切替えを行なってもＰＬＬ回路の周波数変動を所定の時間内に収束させることができるとともに、送信時の位相雑音特性および送信スペクトラム特性が所定の条件を満足することができる通信用半導体集積回路（高周波ＩＣ）を実現できる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施例について図面を用いて説明する。
図１は、本発明を適用したマルチバンド方式の通信用半導体集積回路装置（高周波ＩＣ）とそれを用いた無線通信システムの一例を示す。
図１に示されているように、システムは信号電波の送受信用アンテナ４００、送受信切り替え用のスイッチ４１０、受信信号から不要波を除去するＳＡＷフィルタなどからなる高周波フィルタ４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信すべき音声信号やデータ信号を基本波に対し同相成分のＩ信号および直交成分のＱ信号に変換したり復調された受信Ｉ，Ｑ信号を音声信号やデータ信号に変換するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御する信号を送ったりするベースバンド回路３００などで構成される。特に制限されるものでないが、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成される。
【００２１】
高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路ＣＴＣとで構成される。本発明の対象となるＲＦ−ＰＬＬ回路（ＲＦＶＣＯ２６２およびＲＦシンセサイザ２６３）は、小数点の分周比を設定可能なフラクショナルＰＬＬとして構成され、受信系回路ＲＸＣと送信系回路ＴＸＣにおいてそれぞれ周波数変換および変復調に用いられる搬送波信号を生成する共通の搬送波発生回路として設けられている。
【００２２】
ＲＦ−ＰＬＬ回路のＲＦＶＣＯ２６２の発振周波数は、受信モードと送信モードとで異なる値に設定される。受信モードでは、ＲＦＶＣＯ２６２の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３４７６〜３５７６ＭＨｚに、ＧＳＭ９００の場合３７００〜３８４０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、ＧＳＭの場合はこれが分周回路２６５で１／２に分周され、またＤＣＳとＰＣＳの場合はそのまま分周移相回路２１１へ供給されてここで分周と位相シフトがされて直交信号としてミキサ２１２ａ，２１２ｂに供給される。
【００２３】
ＲＦＶＣＯ２６２は、ＬＣ共振型発振回路などで構成され、ＬＣ共振回路を構成する容量素子が各々スイッチ素子を介して複数個並列に設けられ、そのスイッチ素子をバンド切り替え信号で選択的にオンさせることにより、接続される容量素子すなわちＬＣ共振回路のＣの値を切り替えることで発振周波数を段階的に切り替えることができるように構成されている。また、ＲＦＶＣＯ２６２は、ＲＦシンセサイザ２６３内のループフィルタからの制御電圧Ｖｔによって可変容量素子の容量値が変化され、発振周波数が連続的に変化される。
【００２４】
高周波ＩＣ２００の詳しい説明は後にして、まずフラクショナルＰＬＬからなるＲＦ−ＰＬＬ回路について、図２を用いて説明する。
この実施例のＰＬＬ回路は、ＲＦＶＣＯ２６２の発振信号φRFを１／Ｎに分周する可変分周回路６３１と、２６ＭＨｚのような基準発振信号φrefを生成する基準発振回路（ＤＣＸＯ）２６１により生成された基準発振信号φrefと前記可変分周回路６３１で分周された信号φdivの位相差を検出する位相比較回路６３２と、検出された位相差に応じた電流Ｉcpを生成し出力するチャージポンプ６３３と、該チャージポンプ６３３から出力される検出位相差に応じた電圧を生成するループフィルタ６３４とを備え、該ループフィルタ６３４で平滑された電圧が発振制御電圧Ｖｔとして前記ＲＸＶＣＯ２６２にフィードバックされＶｔに応じた周波数で発振するように構成されている。上記可変分周回路６３１はカウンタにより構成することができる。
【００２５】
また、本実施例のＰＬＬ回路には、発振開始前にループを開いた状態で所定の電圧ＶDCをＲＦＶＣＯ２６２に印加する切り替えスイッチ６３５と、基準発振信号φrefを所定の分周比で分周する固定分周回路６３６と、該分周回路で分周された信号φｒ’と前記可変分周回路６３１で分周された信号φdivの位相の進み遅れを判定する判別回路を備え位相の進み遅れから使用周波数帯（バンド）を決定する自動バンド選択回路６３７が設けられている。自動バンド選択回路６３７は、使用するチャネルに応じて送信や受信の直前に搬送波の周波数を設定する機能を有する回路であり、その機能は本発明と直接関係しないので、詳しい説明は省略する。
【００２６】
この実施例のＰＬＬ回路では、上記可変分周回路６３１の分周比を設定するため、外部から供給される設定周波数を示すチャネル情報ＣＨと、使用バンドがＧＳＭ８５０かＧＳＭ９００かＤＣＳかＰＣＳかを示すバンド情報ＢＮＤと、送信か受信かを示すモード情報Ｔ／Ｒと、ＩＦ用分周器２６４に設定する分周比設定情報ＮIFと、から可変分周回路６３１の分周比を算出し設定する分周比生成回路（分周比設定ロジック）２６７が設けられている。分周比生成回路２６７は、分周比計算部６７１と、分数データを入力とするシグマデルタ変調器６７２と、加算器６７３とからなる。チャネル情報ＣＨは、送信周波数または受信周波数を１００ｋＨｚで割った値としてベースバンド回路３００から入力される。ＩＦ用分周器２６４の分周比ＮIFをベースバンド回路３００から与える代わりに、送信か受信かを示す情報Ｔ／Ｒとバンド情報ＢＮＤとチャネル情報ＣＨとからチップ内部（例えば制御回路２６０）で自動的に分周比ＮIFを決定してＩＦ用分周器２６４に設定するように構成しても良い。
【００２７】
次に、フラクショナルＰＬＬの動作原理を説明する。位相比較器６３２は入力信号である基準クロックφrefと可変分周器６３１からのフィードバック信号φdivの位相差を検出し、位相差に応じた信号を出力する。チャージポンプ６３３は、検出された位相差に応じてループフィルタ６３４に電流を供給する。ループフィルタ６３４はチャージポンプ６３３からの電流を直流電圧に変換し、ＲＦＶＣＯ２６２の発振周波数を制御する。最終的に位相が一致するように回路が動作する。
【００２８】
従って、基準発振回路（ＤＣＸＯ）２６１の周波数をｆREF、可変分周器６３１の分周比をＮ、可変分周器６３１の出力周波数をｆDIVとすると、出力周波数ｆvcoは、ｆvco＝ｆDIV＊Ｎ＝ｆREF＊Ｎとなる。一方、分周比生成回路２６７は、ベースバンドＩＣからのチャネル情報ＣＨから分周比の整数部Ｉと分数部Ｆ／Ｇを算出する。ここでは例としてＩ、Ｆ、Ｇをそれぞれ１４０、２８、１３００とする。分数部はシグマデルタ変調器６７２により、決められた分母Ｇ（ここではＧ＝1300）で時間軸方向に変調される。本実施例では、シグマデルタ変調器６７２は、基準クロックφrefの１３００回のうち２８回だけ"＋１"を出力し、残りの１２７２回は"０"を出力する。
【００２９】
基準クロック１３００回の平均を計算すると、分周比はＮ＝140＋28／1300＝140．0215……となり、小数を含む分周比となる。このように、フラクショナルＰＬＬの出力周波数は分周比が整数だけでなく小数を含む為、基準クロックφrefの周波数ｆREFよりも小さな周波数で切り替えることが可能となる。一方、インテジャＰＬＬの分周比Ｎは常に固定値（整数）である。従って基準クロックφrefの周波数ｆREFと同じ周波数でのみ出力周波数ｆvcoを変化させることができる。表１にフラクショナルＰＬＬとインテジャＰＬＬの分周比の比較例を示す。出力周波数、チャネル間隔を等しくした場合、基準クロックφrefの周波数ｆREFと分周比Ｎがそれぞれ異なっており、フラクショナルＰＬＬの分周比の方がインテジャＰＬＬの分周比よりも２桁ほど小さくできることが分かる。
【００３０】
【表１】
2006261714.tif 000003
【００３１】
次に、ＰＬＬの可変分周回路６３１の分周比とループ帯域と位相誤差の関係を説明する。図３（Ａ）にはループ帯域が狭い場合のＰＬＬ出力位相雑音を、また図３（Ｂ）にはループ帯域が広い場合のＰＬＬ出力位相雑音を示す。図ではＶＣＯ単独の位相雑音特性Ａと、ＶＣＯ以外のＰＬＬの構成要素（シンセサイザ）の位相雑音特性Ｂ、二つを合成したＰＬＬ出力の位相雑音特性Ｃが示されている。
【００３２】
ＰＬＬ出力の位相雑音特性は、オフセット周波数がループ帯域以下の領域ではＶＣＯ以外のＰＬＬの構成要素の位相雑音特性に従い、ループ帯域以上の領域ではＶＣＯ単独の位相雑音特性に従う。ＰＬＬ出力の位相雑音を小さくするには、図３においてハッチングが付されている領域の面積を最小にするのがよく、それにはＶＣＯ単独の位相雑音特性ＡとＰＬＬの構成要素の位相雑音特性Ｂとが交わる位置の周波数をループ帯域とする事が望ましい。
【００３３】
一方、ＶＣＯ以外のＰＬＬの構成要素の位相雑音は分周比Ｎが低いほど低下する。図４（Ａ）にインテジャＰＬＬの位相雑音を、図４（Ｂ）にフラクショナルＰＬＬの位相雑音を示す。図４（Ａ）および図４（Ｂ）を比較すると、ＶＣＯ以外のＰＬＬの構成要素の位相雑音はフラクショナルＰＬＬの方が小さい。これは、分周比ＮがインテジャＰＬＬよりも低いためである。これより、フラクショナルＰＬＬの方がループ帯域を広く出来る事が分かる。そこで次に、フラクショナルＰＬＬのループ帯域をどの程度まで広げられるかを検討する。
【００３４】
図５（Ａ）と（Ｂ）にフラクショナルＰＬＬのループ帯域が５０ＫＨｚと１００ＫＨｚの場合の位相雑音特性を示す。フラクショナルＰＬＬにおいては、チャージポンプのシンク電流とソース電流間にアンバランスがあると、位相検出器で検出された可変分周器の出力の周波数変化が正確にループフィルタに伝わらず、位相雑音となる。これは、フラクショナルＰＬＬにおいては可変分周器の分周比が頻繁に変化するためであり、フラクショナルＰＬＬに特有の課題である。図５（Ａ）と（Ｂ）より、位相雑音がループ帯域に依存しており、５０ＫＨｚの方が１００ＫＨｚの場合よりも位相雑音が良い事が分かる。
【００３５】
ところで、位相雑音はチャージポンプ回路の特性を改善するか、あるいはループ帯域を小さくする事で良好になる。但し、チャージポンプ回路はループフィルタの容量素子をチャージアップするソース側にＰＭＯＳあるいはＰＮＰトランジスタを使用し、ループフィルタの容量素子をディスチャージするシンク側にＮＭＯＳあるいはＮＰＮトランジスタを使用する回路が一般的であり、回路が非対称であることからソース側とシンク側の電流がアンバランスになり易いため、チャージポンプ回路の特性の改善は困難である。
【００３６】
図５（Ａ）と（Ｂ）を比較すると、ループ帯域が大きいほど、チャージポンプのアンバランスによる位相雑音が大きくなることが分かる。従って、フラクショナルＰＬＬは、チャージポンプのアンバランスからループ帯域が制限される。また、ＰＬＬ出力のオフセット周波数４００ＫＨｚ前後の雑音は、送信の４００ＫＨｚのモジュレーションスペクトラムに直接影響する。すなわち搬送波の周波数から０．４ＭＨｚ離れた周波数の信号レベルを充分に減衰させることができない。この為、送信ではループ帯域をある程度以上大きくする事が出来ない。一方、ＧＳＭの規格上、受信で問題となる雑音はオフセット周波数１．６ＭＨｚ以上であり、４００ＫＨｚ前後の周波数帯の雑音は問題にならないとともに、受信時における１．６ＭＨｚ以上雑音は後段のロウパスフィルタで十分に落とすことができる。
【００３７】
以上の検討結果から、本実施例においては、搬送波信号となる局部発振信号φRFを生成するＲＦ−ＰＬＬ回路としてフラクショナルＰＬＬを採用するとともにループフィルタの周波数帯域を切り替え可能に構成し、送信時はＧＳＭの規格により要求される位相雑音特性を満たすようにそのループ帯域を４０ＫＨｚのような周波数に設定する一方、受信時はそのループ帯域を広げて５０〜６０ＫＨｚのような周波数に設定することでＰＧＡのキャリブレーションに伴う電源電圧変動に起因するＰＬＬの周波数変動の収束時間を短縮することとした。
【００３８】
これにより、送信時はＰＬＬのループ帯域が広くされるため位相雑音が小さくなってモジュレーションスペクトラムが良好になるとともに、受信時はＰＬＬのループ帯域が狭くされるため受信レベルの変更に応じてＰＧＡのゲインを切り替える必要がある受信スロットが連続する場合にＰＬＬの周波数変動が起きても許容された時間内に収束させることができるようになる。
【００３９】
ここで、インテジャタイプのＰＬＬ回路とフラクショナルタイプのＰＬＬ回路のループ帯域に対する周波数の切替えに要する時間との関係について言及する。
前述したように、ＰＬＬ回路における周波数の切替え時間はループ帯域が広くなるほど短くなる。図６に周波数の切替え時間とループ帯域との関係を示す。図６より、ある程度ループ帯域が広くなると切替え時間短縮の効果は小さくなることが分かる。例えば、ループ帯域が２０ＫＨｚから３０ＫＨｚに変化すると切替え時間は約４０μｓ短くなるが、ループ帯域を５０ＫＨｚから６０ＫＨｚに変化させた場合には１０μｓ程度の切替え時間の短縮しか期待できない。
【００４０】
ＧＳＭ用の高周波ＩＣに用いられている一般的なインテジャタイプのＰＬＬ回路におけるループ帯域は２０ＫＨｚ前後である。したがって、前出の特許文献１に記載の発明はループ帯域が狭いインテジャタイプのＰＬＬ回路には有効である。一方、フラクショナルタイプのＰＬＬ回路は、前述したようにＶＣＯ以外の構成要素による位相雑音が支配的な周波数が低い領域での位相雑音が小さいため、ループ帯域を５０〜６０ＫＨｚ前後に設定可能である。図６より、このような領域での切替え時間短縮の効果は２０ＫＨｚ前後での切替え時間短縮の効果よりも小さいため、特許文献１に記載の発明が期待しているＰＬＬの１フレーム平均消費電流低減の効果はほとんど期待することができないことが分かる。よって、本願発明は特許文献１の発明から容易に相当し得る発明ではない。
【００４１】
次に、ループ帯域を切り替え可能なチャージポンプとループフィルタの実施例を、図７を用いて説明する。図７において、６３３ａは前段の位相比較器６３２からのアップ信号ＵＰによって電流Ｉupを出力して後段のループフィルタ６３４の容量Ｃ１，Ｃ２に電荷をチャージする回路、６３３ｂは前段の位相比較器６３２からのダウン信号DOWNによって電流Ｉdsを引き抜いて後段のループフィルタ６３４の容量Ｃ１，Ｃ２から電荷をディスチャージする回路である。
【００４２】
図７に示されているように、チャージポンプ６３３のチャージ側の回路６３３ａには、位相遅れがあるときに前段の位相比較器６３２から供給される信号ＵＰによりオン・オフ制御されるスイッチＳ０と、カレントミラー回路を構成するＭＯＳトランジスタＭＰ１と直列のトランジスタＱ３のエミッタと接地点との間に２つの抵抗Ｒcp1，Ｒcp2とスイッチＳ１，Ｓ２とが設けられている。また、同様に、ディスチャージ側の回路６３３ｂには、位相の進みがあるときに供給される信号DOWNによりオン・オフ制御されるスイッチＳ５と、カレントミラー回路を構成するＭＯＳトランジスタＭＰ３と直列のトランジスタＱ６のエミッタと接地点との間に２つの抵抗Ｒcp3，Ｒcp4とスイッチＳ３，Ｓ４とが設けられている。スイッチＳ０がオンされるとチャージ側の回路６３３ａのカレントミラー回路（ＭＰ１，ＭＰ２）に電流が流され、スイッチＳ５がオンされるとディスチャージ側の回路６３３ｂのカレントミラー回路（ＭＰ３，ＭＰ４；ＭＮ１，ＭＮ２）に電流が流される。このとき、制御ロジック２６０から制御信号によってスイッチＳ１またはＳ２とＳ３またはＳ４のいずれか一方がオン状態にされることで、カレントミラーの電流が増減され、それに応じてチャージ電流Ｉupとディスチャージ電流Ｉdsが増減されるようになっている。
【００４３】
また、ループフィルタ６３４は、２個の容量Ｃ１，Ｃ２とこのうちＣ２と直列に抵抗が接続された１次のラグリードフィルタが用いられ、Ｃ２と直列に２個の抵抗Ｒ21，Ｒ22とスイッチＳ６，Ｓ７が設けられている。そして、これらのスイッチＳ６，Ｓ７が制御ロジック２６０から制御信号によっていずれか一方がオン状態にされることで、ループフィルタ６３４のカットオフ周波数がチャージポンプ６３３における電流の切り替えに連動して増減されるようになっている。具体的には、チャージポンプ６３３の電流Ｉcp（Ｉup，Ｉds）を増加させるときはループフィルタ６３４の抵抗値を下げ、電流を減少させるときはループフィルタ６３４の抵抗値を上げるように、それぞれの抵抗の値が設定されている。
【００４４】
このように本実施例では、チャージポンプ６３３の電流を切り替えることでループ帯域の切り替えが行なえるように構成されているとともに、電流を切り替えるのに応じてループフィルタ６３４を構成する抵抗も切り替えるように構成されている。これは、チャージポンプの電流を切り替えたり、ループフィルタの抵抗値を変えたりするとフィードバック信号の位相が回り、基準信号の位相よりも１８０度以上回るとループが不安定になってしまうためである。以下、ループ帯域とループの位相の回りとの関係について説明する。
【００４５】
図２のＲＦ−ＰＬＬにおいて、可変分周器６３１の出力を遮断してループを開いた場合を考える。基準信号φrefの位相ΦREFに対する可変分周器６３１の出力φdivの位相ΦDIVを開ループ伝達関数Ｇ(＝ΦDIV／ΦRFE)と定義する。ループフィルタ６３４として前述のようにラグリードフィルタを用いた場合、ＲＦ−ＰＬＬの開ループ伝達関数Ｇ（ｆ）は次式で与えられる。
【００４６】
【数１】
2006261714.tif 000004
【００４７】
また、ｆ１，ｆ２は、
ｆ１＝（１／２π）×１／（Ｃ2・Ｒ2）
ｆ２＝（１／２π）×（Ｃ1＋Ｃ2）／（Ｃ1・Ｃ2・Ｒ2）
≒（１／２π）×１／（Ｃ1・Ｒ2）                ……（２）
で表わされる。
【００４８】
式（１）において、Ｉcpはチャージポンプの電流[Ａ]、ＫvcoはＶＣＯの変換係数[Hz/V]、Ｎは可変分周器６３１の分周比である。図８にはこの開ループ伝達関数の周波数応答特性を示す。利得が０ｄＢとなる周波数ｆ０がループ帯域である。利得は低域では−４０ｄＢ／decの傾きで減少し、周波数ｆ１から−２０ｄＢ／decの傾きで減少し、周波数ｆ２から再び−４０ｄＢ／decで減少する。周波数ｆ１とｆ２はループフィルタの定数で決まる。一方、位相は低域では−180degで一定、周波数ｆ１付近から位相が戻って行き、周波数ｆ０でピークを迎え、周波数ｆ２付近で−180degに戻って行く。ループ帯域ｆ０の位相と−180degの差を位相余裕と呼ぶ。位相余裕が小さいほどフィードバックループは不安定となる。
【００４９】
ループ帯域を広げる為には式(１)よりチャージポンプの電流Ｉcpを大きくすれば良いことが分かる。図８に、チャージポンプの電流Ｉcpを増加させた場合の開ループ伝達関数の周波数応答特性を一点鎖線で示す。図よりループ帯域ｆ０は高くなるが、位相余裕が少なくなる事が分かる。位相余裕を確保する為には、ｆ１とｆ２を高くすれば良い。これは式（２）より分かるようにＲ2を減少させる事に相当する。図９に、チャージポンプの電流Ｉcpを増加させ、さらにループフィルタの抵抗Ｒ2を減少させた場合の開ループ伝達関数の周波数応答特性を実線で示す。図９より、位相余裕を確保したままループ帯域ｆ０が高くできることが分かる。位相余裕を確保したままループ帯域ｆ０を低くしたい場合には、逆にループフィルタの抵抗Ｒ2を増加させればよい。
【００５０】
このように、チャージポンプの電流Ｉcpとループフィルタの抵抗Ｒ2を同時に調整する事によって、位相余裕を確保しつつループ帯域を変更することができる。図７の回路は用いれば、位相余裕を確保しつつループ帯域を変更することが可能である。
【００５１】
最後に、図１の高周波ＩＣ２００のより詳細な説明を行なう。特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の３つの通信方式による４つの周波数帯の信号の変復調が可能に構成されている。また、これに応じて、受信側には、、ＧＳＭ系の周波数帯の受信信号を通過させるフィルタ４２０ａ，４２０ｂと、ＤＣＳ１８００の周波数帯の受信信号を通過させるフィルタ４２０ｃと、ＰＣＳ１９００の周波数帯の受信信号を通過させるフィルタ４２０ｄとが設けられている。
【００５２】
本実施例の受信系回路ＲＸＣは、ＰＣＳ、ＤＣＳ、ＧＳＭの各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ〜２１０ｄと、後述の高周波発振回路（ＲＦＶＣＯ）２６１で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ，２１０ｂ，２１０ｃ，２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることで復調およびダウンコンバートを行なうミキサ２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンド回路３００へ出力する高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプのゲインを制御したり入力ＤＣオフセットをキャンセルするためのゲイン制御&キャリブレーション回路２１３などからなる。本実施例の受信系回路ＲＸＣは、受信信号を直接ベースバンドの周波数帯の信号にダウンコンバートするダイレクトダウンコンバージョン方式を採用している。
【００５３】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と利得制御アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段にアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を増幅してベースバンド回路３００へ出力する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と利得制御アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段にアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を増幅してベースバンド回路３００へ出力する。
【００５４】
ゲイン制御&キャリブレーション回路２１３は、各利得制御アンプＰＧＡ１１〜１３，ＰＧＡ２１〜２３に対応して設けられ入力端子間を短絡した状態におけるそれらの出力電位差をディジタル信号に変換するＡＤ変換回路（ＡＤＣ）と、これらのＡＤ変換回路による変換結果に基づき対応する利得制御アンプＰＧＡ１１〜１３，ＰＧＡ２１〜２３の出力のＤＣオフセットを「０」とするような入力オフセット電圧を生成し差動入力に対して与えるＤＡ変換回路（ＤＡＣ）と、これらのＡＤ変換回路（ＡＤＣ）とＤＡ変換回路（ＤＡＣ）を制御してキャリブレーション動作を行なわせる制御回路などから構成される。
【００５５】
制御系回路ＣＴＣには、チップ全体を制御する制御回路（コントロールロジック）２６０と、基準となる発振信号φref を生成する基準発振回路（ＤＣＸＯ）２６１、周波数変換用の高周波発振信号φRFを生成する局部発振回路としての高周波発振回路（ＲＦＶＣＯ）２６２、該高周波発振回路（ＲＦＶＣＯ）２６２と共にＰＬＬ回路を構成するＲＦシンセサイザ２６３、送信信号の変調および第１段階のアップコンバージョンに必要な中間周波数の信号φIFを生成する分周回路２６４、発振信号φRF を分周して送信用ＰＬＬ回路のフィードバック信号の周波数変換に必要な信号を生成する分周回路２６５，２６６やモード切替えスイッチＳＷ１，ＳＷ２などが設けられている。
【００５６】
スイッチＳＷ１，ＳＷ２は、ＧＳＭ方式に従った送受信を行なうＧＳＭモードとＤＣＳまたはＰＣＳ方式に従った送受信を行なうＤＣＳ／ＰＣＳモードとで接続状態が切り替えられて、伝達される信号の分周比を選択するもので、これらのスイッチＳＷ１，ＳＷ２は制御回路２６０からの信号によって制御される。基準発振信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６1には外付けの水晶振動子が接続される。基準発振信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は、汎用部品であり容易に手に入れることができる。
【００５７】
制御回路２６０には、ベースバンド回路３００から同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてのロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンド回路３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、データ信号ＳＤＡＴＡに含まれるコマンドに応じてチップ内部の制御信号を生成する。特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。
【００５８】
送信系回路ＴＸＣは、ＲＦＶＣＯ２６２からの発振信号φRF を前記ＩＦ用分周回路２６４で分周して生成した例えば１６０ＭＨｚのような中間周波数信号φIFをさらに２分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかける変調回路２３３ａ，２３３ｂ、変調された信号を合成する加算器２３４、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０、送信用発振回路（ＴＸＶＣＯ）２４０から出力される送信信号φTXをカプラ２８０ａ，２８０ｂ等で抽出しアッテネータＡＴＴで減衰したフィードバック信号と前記高周波発振回路（ＲＦＶＣＯ）２６１で生成された高周波発振信号φRFを分周した信号φRF’とをミキシングすることでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５、該オフセットミキサ２３５の出力と前記加算器２３４で合成された信号TXIFとを比較して位相差を検出する位相比較器２３６、該位相検出器２３６の出力に応じた電圧を生成するループフィルタ２３７、送信用発振回路（ＴＸＶＣＯ）２４０の出力を分周してＧＳＭの送信信号とする分周回路２３８、送信出力用バッファ回路２３９ａ，２３９ｂなどから構成されている。
【００５９】
この実施例の送信系回路は、送信Ｉ，Ｑ信号を中間周波数の搬送波で直交変調するとともに、ＴＸＶＣＯ２４０の出力側からの帰還信号をＲＦＶＣＯ２６２の高周波発振信号φRFを分周した 信号φRF’とミキシングすることで周波数差（オフセット）に相当する中間周波数の信号にダウンコンバートした後、該信号と上記直交変調後の信号とを位相比較して位相差に応じてＴＸＶＣＯ２４０を制御するオフセットＰＬＬ方式を採用している。位相検出器２３６と、ループフィルタ２３９、ＴＸＶＣＯ２４０およびオフセットミキサ２３５によって周波数変換（アップコンバート）を行なう送信用ＰＬＬ回路（ＴＸ−ＰＬＬ）が構成される。また、前記カプラ２８０ａ，２８０ｂにより抽出した信号の代わりに、分周回路２３８の後段から分岐した信号をミキサ２３５へフィードバックさせて動作させることもできるようにスイッチＳＷ０が設けられている。
【００６０】
本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンド回路３００からの指令によって制御回路２６０が、送受信時に高周波発振回路２６１の発振信号の周波数φRFを使用バンドおよびチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて上記スイッチＳＷ１，ＳＷ２を切り替えることで、受信系回路ＲＸＣや受信系回路ＴＸＣに供給される発振信号の周波数が変更されることによって送受信の周波数の切り替えが行なわれる。さらに、切替えスイッチＳＷ１，ＳＷ２を送受信の周波数帯に応じて切り替えるための制御信号が制御回路２６０からＳＷ１，ＳＷ２へ供給される。また、本実施例では、制御回路２６０からの制御信号によってＩＦ用分周回路２６４の分周比ＮIFが設定される。
【００６１】
送信モードでは、ＲＦＶＣＯ２６２の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３５７１．３３〜３６７８．１３ＭＨｚに、ＧＳＭ９００の場合３８１４．２〜３９６４．１３ＭＨｚに、またＤＣＳの場合３５５７．２１〜３７１２．３８ＭＨｚに、さらにＰＣＳの場合３８４８．４１〜３９７２．３８ＭＨｚに設定され、これが分周回路２６５，２６６でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されて、スイッチＳＷ１，ＳＷ２を通してφRF’としてオフセットミキサ２３５に供給される。
【００６２】
オフセットミキサ２３５では、このφRF’とパワーアンプ４３０またはＴＸＶＣＯ２４０出力からのフィードバック信号φTXの周波数の差（ｆRF’−ｆTX）に相当する差信号が生成されてロウパスフィルタＭＬＰＦ１等を介して位相比較器２３６へ供給され、この差信号の周波数が変調信号（変調回路の出力）の周波数と一致するように送信用ＰＬＬ（ＴＸ−ＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０は、ＲＦＶＣＯ２６２からの発振信号φRF’の周波数（ｆRF／４またはｆRF／２）と変調信号の周波数（ｆTX）の差に相当する周波数で発振するように制御される。また、オフセットミキサ２３５の出力は、ＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給される。
【００６３】
そして、そのパスを切り替えるためにスイッチＳＷ３，ＳＷ４が設けられている。ＧＳＭモードのときの信号パスにはバッファＢＦＦ１とロウパスフィルタＳＬＰＦ１とバッファＢＦＦ２とが設けられている。また、ＥＤＧＥモードのときの信号パスには可変利得アンプＭＶＧＡとロウパスフィルタＭＬＰＦ２とリミッタＬＩＭ２とロウパスフィルタＬＰＦ３とが設けられている。また、オフセットミキサ２３５の出力をＧＭＳＫ変調のＧＳＭモードと８ＰＳＫ変調のＥＤＧＥモードとで異なるパスを通して位相比較器２３６へ供給するのに応じて、ミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された中間周波数の送信信号を位相比較器２３６へ供給するパスを切り替えるスイッチＳＷ５が設けられ、ＥＤＧＥモードのときは送信信号がリミッタＬＩＭ１とロウパスフィルタＬＰＦ４を通して位相比較器２３６へ供給される。
【００６４】
さらに、この実施例の送信系回路ＴＸＣにおいては、ＥＤＧＥモードの際の振幅制御のために前記オフセットミキサ２３５の出力とミキサ２３３ａ，２３３ｂで直交変調され加算器２３４で合成された送信信号とを比較して振幅差を検出する振幅比較回路２４４、該振幅比較回路２４４の出力を帯域制限するループフィルタ２４５、帯域制限された信号を増幅する可変利得アンプ（ＩＶＧＡ）２４６、増幅された振幅制御ループの電圧を電流に変換する電圧−電流変換回路２４７、レベル変換回路２４８、電流を電圧に変換するフィルタ２４９などからなる振幅制御ループが設けられており、位相変調と並行して振幅変調を行なえるように構成されている。
【００６５】
ＧＳＭモードのときは、振幅制御ループのフォワードパス上の振幅比較回路２４４、可変利得アンプ２４６、電圧−電流変換回路２４７、レベル変換回路２４８は非動作状態にされる。ＥＤＧＥモードのとき、可変利得アンプＭＶＧＡとＩＶＧＡは、ベースバンド回路３００からの出力レベル指示信号Ｖrampに応じて相補的つまりＭＶＧＡのゲインを上げるときはＩＶＧＡのゲインを下げ、逆にＭＶＧＡのゲインを下げるときはＩＶＧＡのゲインを上げるように設定が行なわれる。振幅ループの出力はパワーモジュール４３０内の電源電圧Ｖｄｄの制御回路４３１に供給され、パワーアンプ４３１ａ，４３１ｂの電源電圧を制御して出力電力が所望のレベルになるように制御できるようになっている。パワーアンプ４３１ａはＧＳＭ系の信号の増幅器、パワーアンプ４３１ｂはＤＣＳとＰＣＳ系の信号の増幅器である。
【００６６】
次に、図２のフラクショナルＰＬＬを、送信と受信の際の搬送波信号を生成するＲＦ−ＰＬＬ回路として使用する図１の高周波ＩＣにおけるＲＦ−ＰＬＬの起動とバンド選択、ＴＸ−ＰＬＬの起動とバンド選択、ＰＧＡのＤＣオフセットキャリブレーションおよびＲＦ−ＰＬＬにおけるループ帯域の切替えのタイミングを、図１０を用いて説明する。なお、図１０のタイミングに従った高周波ＩＣ内部の制御は、ベースバンドＩＣ３００から制御回路２６０へ所定のコマンドが供給され、制御回路２６０がこのコマンドを解読することによって生成される制御信号によって行なわれる。
【００６７】
システムの電源が投入されると、高周波ＩＣ（２００）に対して電源の供給が開始される。また、電源の立上がり後にベースバンドＩＣ（３００）から高周波ＩＣに対して例えば 内部のリセットを指令する"Ｗｏｒｄ４"なるコマンドが供給される。すると、制御回路（２６０）によって高周波ＩＣ内部のレジスタなどの回路がリセット状態にされ、高周波ＩＣはアイドルモード（コマンド待ちのスリープ状態）に入る（図１０タイミングｔ１）。
【００６８】
その後、適当な時間が経過すると、ベースバンドＩＣが初期設定を指令する"Ｗｏｒｄ５，６"を送って来る（図１０タイミングｔ２）。すると、制御回路２６０は、高周波ＩＣ内部を送受信動作のために初期設定する。
【００６９】
この初期設定が終了すると、ベースバンドＩＣから高周波ＩＣに対して、使用チャネルの周波数情報を含むコマンド"Ｗｏｒｄ１"が供給され、制御回路２６０はＲＦ−ＶＣＯを起動するウォームアップモード"Warm up"に入る（図１０タイミングｔ３）。このコマンドには送信または受信を指示するビットも含まれており、そのビットに応じて受信の時は、ＲＦ−ＰＬＬのループ帯域を広げる切替え（例えば４０ＫＨｚ→８０ＫＨｚ）を行なうとともに、ベースバンドからの周波数情報に基づいてＲＦＶＣＯ（２６１）の使用バンドの選択動作を行なう。そして、ＲＦＶＣＯを発振動作させ、ＲＦ−ＰＬＬループをロック状態にさせる。
【００７０】
その後、ベースバンドＩＣから受信動作を指令するコマンド"Ｗｏｒｄ２"が送られて来ると、受信モード"Ｒｘ"に入り、その先頭で受信系回路のＰＧＡのゲインの切替えとＤＣオフセットのキャリブレーションを行なってから、ロウノイズアンプ２１０や受信側ミキサ２１２を起動させて受信信号の増幅、復調を行なわせる（図１０タイミングｔ４）。１スロットの受信が終了し、次のスロットも受信の場合には、ベースバンドＩＣから再び受信動作を指令するコマンド"Ｗｏｒｄ２"が送られて来る。このとき、受信データがＧＳＭモードのＧＳＭＫ変調データからＥＤＧＥモードの８ＰＳＫ変調データに、あるいはその逆に変更される場合には、ＰＧＡのゲインの切替えとＤＣオフセットのキャリブレーションが行なわれる（図１０タイミングｔ５）。ループ帯域の切替えはない。また、受信スロットが連続する場合で受信データのモード変更がないときは、コマンド"Ｗｏｒｄ２"内にＰＧＡのゲインの切替えとＤＣオフセットのキャリブレーションを指示するコードはないため、ゲイン切替えとキャリブレーションはなされない。この場合にも、ループ帯域の切替えはない。
【００７１】
次に、受信モード"Ｒｘ"が終了し送信モード"Ｔｘ"へ移行する場合は、ベースバンドＩＣ（３００）から周波数情報を含むコマンド"Ｗｏｒｄ１"が供給され、再び制御回路（２６０）はＶＣＯを起動するウォームアップモード"Warm up"に入る（図１０タイミングｔ６）。このとき、コマンド"Ｗｏｒｄ１"によるウォームアップモード"Warm up"の開始に応じて"Ｗｏｒｄ１"に含まれる周波数情報（ＣＨ，Ｔ／Ｒ，ＮIF，ＢＮＤ）に基づくＲＦＶＣＯの分周比生成と、ＲＦＶＣＯとＴＸＶＣＯの使用バンドの選択動作を行なった後、ＲＦシンセサイザおよびＴＸ−ＰＬＬループをロック状態にさせる。
【００７２】
その後、ベースバンドＩＣ３００から高周波ＩＣ２００に対して送信動作を指令するコマンド"Ｗｏｒｄ３"が送られ、"Ｗｏｒｄ３"を受信すると、制御回路２６０はＲＦ−ＰＬＬのループ帯域を狭める切替え（例えば８０ＫＨｚ→４０ＫＨｚ）を行なってから送信モードに入り、送信信号の変調、増幅を行なわせる（図１０タイミングｔ７）。また、制御回路２６０は、送信モードの先頭でＧＳＭかＤＣＳ／ＰＣＳかに応じてスイッチＳＷ１，ＳＷ２などの切替え制御も行なう。なお、上記受信モード"Ｒｘ"および送信モード"Ｔｘ"は、それぞれタイムスロットと呼ばれる時間単位（例えば５７７μ秒）で実行される。
【００７３】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明はそれに限定されるものでない。例えば図２の実施例においては、ＲＦ−ＰＬＬを構成する位相比較器６３２とチャージポンプ６３３が別々設けられている構成が示されているが、チャージポンプは位相比較器６３２の出力段として構成されていても良い。
【００７４】
また、前記実施例では、直交変調用のミキサ２３３で送信Ｉ，Ｑ信号と合成される中間周波数の信号φIFを、ＲＦＶＣＯ２６２により生成された発振信号φRFをＩＦ用分周器２６４で分周して生成するようにしているが、中間周波数の信号φIFを発生するＶＣＯとシンセサイザとからなるＰＬＬ回路を別途設けて生成するようにしても良い。
【００７５】
さらに、前記実施例では、基準となる信号φrefを生成する発振回路（ＤＣＸＯ）２６１が送信系回路や受信系回路と同一の半導体チップ上に形成されているものを説明したが、基準信号φrefはチップ外部から与えるようにしても良い。また、実施例の送信系回路は、直交変調用のミキサ２３３で中間周波数の信号φIFにより８０ＭＨｚ程度までアップコンバートした後、送信用ＴＸＶＣＯで１ＧＨｚ程度までアップコンバートするステップアップ方式の回路として構成されているものを示したが、本発明は送信系回路がダイレクトアップコンバージョン方式の回路で構成されている場合にも適用することができる。
【産業上の利用可能性】
【００７６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機のような無線通信システムに用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線ＬＡＮ用の高周波ＩＣその他、受信信号や送信信号と合成されて周波数変換や変復調を行なう高周波信号を生成するＰＬＬ回路を有する高周波ＩＣに対しても本発明を適用することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明を適用したマルチバンド方式の通信用半導体集積回路（高周波ＩＣ）とそれを用いた通信システムの一例を示すブロック図である。
【図２】実施例の高周波ＩＣにおけるフラクショナルＰＬＬからなるＲＦ−ＰＬＬのシンセサイザと分周比設定ロジックの構成例を示すブロック図である。
【図３】図３（Ａ）はループ帯域が狭い場合のＰＬＬ出力位相雑音を示す特性図、また図３（Ｂ）にはループ帯域が広い場合のＰＬＬ出力位相雑音を示す特性図である。
【図４】図４（Ａ）はインテジャＰＬＬの位相雑音を示す特性図、図４（Ｂ）はフラクショナルＰＬＬの位相雑音を示す特性図である。
【図５】図５（Ａ）はフラクショナルＰＬＬのループ帯域が５０ＫＨｚの場合の位相雑音特性を示す特性図、図５（Ｂ）はフラクショナルのループ帯域が１００ＫＨｚの場合位相雑音を示す特性図である。
【図６】ＰＬＬ回路における周波数の切替え時間とループ帯域との関係を示すグラフである。
【図７】ループ帯域を切り替え可能なループフィルタの実施例を示す回路図である。
【図８】実施例のＲＦ−ＰＬＬの開ループ伝達関数の周波数応答特性を示す特性図である。
【図９】実施例のＲＦ−ＰＬＬおいてチャージポンプの電流とループフィルタの抵抗を切り替えた場合の開ループ伝達関数の周波数応答特性を示す特性図である。
【図１０】実施例の高周波ＩＣにおけるモード制御およびＰＬＬ回路の立ち上げ、ＧＰＡのキャリブレーションの手順を示すタイミングチャートである。
【図１１】ＧＳＭ方式の高周波ＩＣにおける送受信フレームの構成例を示す説明図である。
【符号の説明】
【００７８】
２００  高周波ＩＣ
２１０  ロウノイズアンプ
２１２  復調&ダウンコンバート用ミキサ
２１３  ゲイン制御&キャリブレーション回路
２３３  変調&アップコンバート用ミキサ
２３５  オフセットミキサ
２４０  送信用発振回路（ＴＸＶＣＯ）
２６０  制御回路
２６１  基準発振回路（ＤＣＸＯ）
２６２  搬送波生成用発振回路（ＲＦＶＣＯ）
２６３  シンセサイザ
２６４  ＩＦ用分周回路
３００  ベースバンド回路
４００  送受信用アンテナ
４１０  送受信切り替え用のスイッチ
４２０  フィルタ
４３０  高周波電力増幅回路
【図１】
2006261714.tif 000005
【図２】
2006261714.tif 000006
【図３】
2006261714.tif 000007
【図４】
2006261714.tif 000008
【図５】
2006261714.tif 000009
【図６】
2006261714.tif 000010
【図７】
2006261714.tif 000011
【図８】
2006261714.tif 000012
【図９】
2006261714.tif 000013
【図１０】
2006261714.tif 000014
【図１１】
2006261714.tif 000015