(57)【要約】【課題】キャパシタの特性や信頼性を向上させることが可能な半導体装置を提供する。【解決手段】半導体基板１００と、半導体基板の上方に設けられ、強誘電体で形成された誘電体膜１２０を有するキャパシタと、キャパシタの上層側に設けられ、溝を有する第１の層間絶縁膜１３９と、溝内に形成された配線１４０と、配線の上面及び第１の層間絶縁膜の上面に接し、キャパシタへの水素の拡散を防止する第１の水素バリア膜１４１ａと、第１の水素バリア膜上に設けられた第２の層間絶縁膜１４２とを備える。【選択図】図１２
2006157062.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方に設けられ、強誘電体で形成された誘電体膜を有するキャパシタと、
前記キャパシタの上層側に設けられ、溝を有する第１の層間絶縁膜と、
前記溝内に形成された配線と、
前記配線の上面及び前記第１の層間絶縁膜の上面に接し、前記キャパシタへの水素の拡散を防止する第１の水素バリア膜と、
前記第１の水素バリア膜上に設けられた第２の層間絶縁膜と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記第２の層間絶縁膜を貫通し、前記配線に接続されたプラグと、
前記第２の層間絶縁膜と前記プラグとの間に設けられ、前記キャパシタへの水素の拡散を防止する第２の水素バリア膜と、
をさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の水素バリア膜はアルミニウム酸化物膜で形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体基板の上方に、強誘電体で形成された誘電体膜を有するキャパシタを形成する工程と、
前記キャパシタの上層側に、溝を有する第１の層間絶縁膜を形成する工程と、
前記溝内に配線を形成する工程と、
前記配線の上面及び前記第１の層間絶縁膜の上面に接し、前記キャパシタへの水素の拡散を防止する第１の水素バリア膜を形成する工程と、
前記第１の水素バリア膜上に、水素を含んだガス雰囲気下で、第２の層間絶縁膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、キャパシタの誘電体膜にＰｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）等の強誘電体膜を用いた強誘電体メモリ、すなわちＦｅＲＡＭ（Ferroelectric Random Access Memory）の開発が進められている。
【０００３】
強誘電体メモリでは、キャパシタへの水素の拡散によって、キャパシタの特性や信頼性が低下するという問題がある。例えば、キャパシタ膜をＲＩＥによってパターニングする工程や、キャパシタ形成後にＣＶＤによって層間絶縁膜を形成する工程は、水素を含んだガス雰囲気で行われる。そのため、水素バリア膜によって水素の拡散を防止する必要がある。しかしながら、従来は水素の拡散に対する対策が十分であるとは言えず、以下に述べるような問題があった。
【０００４】
第１の問題について説明する。水素バリア膜の一つとして、シリコン窒化膜が知られている（例えば特許文献１参照）。しかしながら、従来は、ＳｉＨ4 等の水素を含んだガス雰囲気でシリコン窒化膜が形成されていたため、ガス雰囲気に含まれた水素の拡散が問題となる。
【０００５】
第２の問題について説明する。従来は、主としてキャパシタの周囲のみに水素バリア膜を形成していた。しかしながら、水素バリア膜によって完全に水素を遮断することは困難であるため、キャパシタの周囲のみに水素バリア膜を形成しただけでは、水素の拡散対策としては必ずしも十分であるとは言えない。強誘電体メモリでは通常、キャパシタを形成した後に、層間絶縁膜の形成と配線の形成とを繰り返して多層配線構造を形成する。層間絶縁膜の多くは水素を含んだガス雰囲気で形成されるため、このときの水素の拡散を効果的に抑制する対策が必要である。特許文献２には、層間絶縁膜間に水素バリア膜が形成された構造が開示されている。しかしながら、特許文献２は、水素アニール処理における問題を解決するためになされたものであり、多層配線構造における層間絶縁膜形成時の水素拡散については考慮されていない。したがって、層間絶縁膜の形成に伴う水素の拡散を的確に防止することは困難である。
【特許文献１】特開２００１−１５６９８号公報
【特許文献２】特開２００１−１５７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように、従来は水素の拡散に対する対策が十分であるとは言えず、特性や信頼性に優れたキャパシタを得ることが困難であった。
【０００７】
本発明は、上記従来の課題に対してなされたものであり、キャパシタの特性や信頼性を向上させることが可能な半導体装置及び半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板の上方に設けられ、強誘電体で形成された誘電体膜を有するキャパシタと、前記キャパシタの上層側に設けられ、溝を有する第１の層間絶縁膜と、前記溝内に形成された配線と、前記配線の上面及び前記第１の層間絶縁膜の上面に接し、前記キャパシタへの水素の拡散を防止する第１の水素バリア膜と、前記第１の水素バリア膜上に設けられた第２の層間絶縁膜と、を備える。
【０００９】
本発明の第２の視点に係る半導体装置の製造方法は、前記半導体基板の上方に、強誘電体で形成された誘電体膜を有するキャパシタを形成する工程と、前記キャパシタの上層側に、溝を有する第１の層間絶縁膜を形成する工程と、前記溝内に配線を形成する工程と、前記配線の上面及び前記第１の層間絶縁膜の上面に接し、前記キャパシタへの水素の拡散を防止する第１の水素バリア膜を形成する工程と、前記第１の水素バリア膜上に、水素を含んだガス雰囲気下で、第２の層間絶縁膜を形成する工程と、を備える。
【発明の効果】
【００１０】
本発明によれば、層間絶縁膜を形成する際のキャパシタへの水素の拡散を効果的に防止することができ、特性や信頼性に優れたキャパシタを得ることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面を参照して説明する。
【００１２】
（実施形態１）
図１〜図７は、本発明の第１の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
【００１３】
まず、図１に示すように、ｐ型シリコン基板（半導体基板）１００上に、ＳＴＩ（shallow  trench  Isolation）構造の素子分離領域１０１を形成する。続いて、ＭＩＳトランジスタを以下のようにして形成する。
【００１４】
まず、ゲート絶縁膜１０２として、熱酸化により厚さ６ｎｍ程度のシリコン酸化膜を形成する。続いて、ゲート絶縁膜１０２上に、砒素をドープしたｎ+ 型多結晶シリコン膜１０３を形成する。さらに、多結晶シリコン膜１０３上にＷＳｉx 膜１０４及びシリコン窒化膜１０５を形成する。その後、多結晶シリコン膜１０３、ＷＳｉx 膜１０４及びシリコン窒化膜１０５を、通常の光リソグラフィー法及びＲＩＥ（reactive ion etching）法によって加工して、ゲート電極を形成する。続いて、全面にシリコン窒化膜１０６を堆積する。さらに、ＲＩＥを行い、ゲート電極の側壁上にシリコン窒化膜１０６からなる側壁スペーサを形成する。なお、詳細な説明は省くが、本工程において、イオン注入及び熱処理により、ソース／ドレイン領域１０７が形成される。
【００１５】
次に、図２に示すように、ＣＶＤ（chemical vapor deposition）法により、全面にシリコン酸化膜１０８を堆積し、さらにＣＭＰ（chemical mechanical polishing）法により、平坦化処理を行う。続いて、一方のソース／ドレイン領域１０７に達するコンタクトホールをシリコン酸化膜１０８に形成する。その後、スパッタリング法或いはＣＶＤ法により、チタン膜を堆積する。続いて、フォーミングガス中で熱処理を行うことによりチタン膜を窒化して、ＴｉＮ膜１１０を形成する。さらに、ＣＶＤ法によりタングステン膜１１１を堆積する。続いて、ＣＭＰ法によりコンタクトホール外のＴｉＮ膜１１０及びタングステン膜１１１を除去し、コンタクトホール内にＴｉＮ膜１１０及びタングステン膜１１１を残す。これにより、一方のソース／ドレイン領域１０７に接続されたプラグが形成される。
【００１６】
その後、全面にＣＶＤ法によりシリコン窒化膜１１２を堆積する。さらに、もう一方のソース／ドレイン領域１０７に達するコンタクトホールを形成する。続いて、上述した方法と同様の方法により、ＴｉＮ膜１１４及びタングステン膜１１５をコンタクトホール内に形成する。これにより、他方のソース／ドレイン領域１０７に接続されたプラグが形成される。
【００１７】
次に、図３に示すように、厚さ１０ｎｍ程度の炭化シリコン膜１１６をスパッタリング法によって堆積する。続いて、厚さ３ｎｍ程度のチタン（Ｔｉ）膜１１７をスパッタリング法によって堆積する。さらに、キャパシタの下部電極膜として、厚さ３０ｎｍ程度のイリジウム（Ｉｒ）膜１１８と厚さ２０ｎｍ程度のプラチナ（Ｐｔ）膜１１９を、順次スパッタリング法によって堆積する。次に、キャパシタの誘電体膜（強誘電体膜）として、ペロブスカイト構造を有するＰｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）１２０を形成する。具体的には、スパッタリング法によってＰＺＴ膜を堆積した後、酸素雰囲気中においてＲＴＡ（rapid thermal annealing）を行うことでＰＺＴ膜を結晶化させる。その後、キャパシタの上部電極膜として、プラチナ膜１２１をスパッタリング法によって堆積する。
【００１８】
次に、プラチナ膜１２１上に、水素バリア膜としてシリコン酸窒化膜（ＳｉＯＮ膜）１２２を、以下のようにして形成する。まず、ＴＥＯＳ（tetraethoxysilane）とオゾン（Ｏ3 ）とを原料ガスとして用いたＣＶＤ法により、厚さ５ｎｍ程度のシリコン酸化膜（シリコンを含んだ酸化膜）を堆積する。続いて、窒素（Ｎ2 ）ガス雰囲気中において、ヘリコン波プラズマを用いてシリコン酸化膜を窒化することで、シリコン酸窒化膜１２２が形成される。このときのプラズマパワーは、例えば１００Ｗ程度とする。なお、必ずしもシリコン酸化膜全体を窒化する必要はなく、シリコン酸化膜の下部領域は窒化されていなくてもよい。
【００１９】
シリコン酸窒化膜１２２は、シリコン酸化膜等に比べて水素の透過性（透過率）が低いため、ＲＩＥによるパターニング工程やＣＶＤによる層間絶縁膜形成工程等、水素を含んだ雰囲気での処理の際に、ＰＺＴ膜１２０への水素の拡散を効果的に防止することができる。また、シリコン酸化膜を窒化する処理は、窒素を含み且つ水素を含まないガスを用いて行われるため、ガス雰囲気に含まれる水素が拡散するといった問題を防止することができる。また、窒素ガスを用いた通常のプラズマ窒化処理では、一般に窒素ラジカルの密度が低いため、十分な窒化を行うことが困難であるが、ヘリコン波プラズマを用いた窒化処理では、高密度の窒素ラジカルを生成することができるため、十分な窒化を行うことが可能である。また、ＴＥＯＳ及びＯ3 を用いてシリコン酸化膜を形成することにより、成膜ダメージを軽減することが可能である。
【００２０】
次に、シリコン酸窒化膜１２２上に、ＣＶＤ法によってシリコン酸化膜１２３を堆積する。
【００２１】
次に、図４に示すように、光リソグラフィー法とＲＩＥ法によって、シリコン酸化膜１２３をパターンニングする。続いて、パターニングされたシリコン酸化膜１２３をマスクとして、ＲＩＥ法により、シリコン酸窒化膜１２２、プラチナ膜１２１及びＰＺＴ膜１２０をエッチングする。その後、水素バリア膜として、厚さ１０ｎｍ程度のシリコン酸窒化膜１２４を形成する。このシリコン酸窒化膜１２４の形成方法は、先に述べたシリコン酸窒化膜１２２の形成方法と同様である。
【００２２】
次に、図５に示すように、ＣＶＤ法によってシリコン酸化膜１２７を堆積する。さらに、光リソグラフィー法によって、シリコン酸化膜１２７上にフォトレジストパターン１２８を形成する。
【００２３】
次に、図６に示すように、フォトレジストパターン１２８をマスクとしてシリコン酸化膜１２７をパターニングする。続いて、パターニングされたシリコン酸化膜１２７をマスクとして、ＲＩＥ法により、シリコン酸窒化膜１２４、プラチナ膜１１９、イリジウム膜１１８、チタン膜１１７及び炭化シリコン膜１１６をパターニングする。
【００２４】
このようにして、イリジウム膜１１８及びプラチナ膜１１９で形成された下部電極と、ＰＺＴ膜１２０で形成された誘電体部と、プラチナ膜１２１で形成された上部電極とを備えた強誘電体キャパシタが形成される。
【００２５】
次に、図７に示すように、水素バリア膜として、厚さ１０ｎｍ程度のシリコン酸窒化膜１２９を全面に形成する。このシリコン酸窒化膜１２９の形成方法は、先に述べたシリコン酸窒化膜１２２の形成方法と同様である。続いて、ＣＶＤ法によって、厚さ５０ｎｍ程度のシリコン酸化膜１３０を堆積する。さらに、水素バリア膜として、厚さ１０ｎｍ程度のシリコン酸窒化膜１３１を形成する。このシリコン酸窒化膜１３１の形成方法は、先に述べたシリコン酸窒化膜１２２の形成方法と同様である。
【００２６】
次に、全面にＣＶＤ法によりシリコン酸化膜１３２を堆積する。続いて、ＣＭＰ法によってシリコン酸化膜１３２を平坦化する。続いて、光リソグラフィー法とＲＩＥ法によってシリコン酸化膜１３２をパターニングし、プラチナ膜１２１に達するコンタクトホール及びタングステンプラグ１１１に達するコンタクトホールを形成する。さらに、エッチング時にＰＺＴ膜１２０に生じたダメージを回復するために、酸素雰囲気下において６００℃程度の温度で熱処理を行う。
【００２７】
その後の工程は図示しないが、コンタクトホール内へのプラグの形成、ドライブ線及びビット線の形成、メタル配線の形成等を行い、ＣＯＰ（Capacitor On Plug）構造を有する強誘電体メモリが完成する。
【００２８】
以上のように、本実施形態によれば、水素バリア膜を形成する際に、まずシリコン酸化膜を形成し、このシリコン酸化膜を窒化してシリコン酸窒化膜を形成することにより、水素のキャパシタ誘電体膜への拡散を効果的に防止することができる。特に、シリコン酸化膜を窒化する際に、窒素を含み且つ水素を含まないガスを用いることで、ガス雰囲気に含まれる水素が拡散するといった問題を防止することができる。したがって、本実施形態によれば、特性や信頼性に優れたキャパシタを得ることが可能となる。
【００２９】
なお、水素バリア膜（シリコン酸窒化膜）を形成する工程は、上部電極膜を形成する工程の後であれば、所望の段階において行うことができる。すなわち、シリコン酸窒化膜１２２のように、上部電極膜をパターニングする工程の前に水素バリア膜を形成してもよいし、シリコン酸窒化膜１２４のように、上部電極膜をパターニングする工程の後に水素バリア膜を形成してもよい。また、シリコン酸窒化膜１２９及び１３１のように、上部電極膜、誘電体膜及び下部電極膜をパターニングしてキャパシタ構造を形成した後に、水素バリア膜を形成してもよい。
【００３０】
また、本実施形態では、キャパシタの誘電体膜としてＰＺＴ膜を用いたが、ＳｒＢｉ2Ｔａ2Ｏ9 膜（ＳＢＴ膜）等の他の強誘電体膜を用いてもよい。また、本実施形態では、キャパシタの下部電極膜にプラチナ（Ｐｔ）膜及びイリジウム（Ｉｒ）膜を、キャパシタの上部電極膜にプラチナ（Ｐｔ）膜を用いたが、電極膜には、プラチナ膜やイリジウム膜以外にも、ルテニウム（Ｌｕ）膜やＳｒＲｕＯ3 膜（ＳＲＯ膜）等を用いることが可能である。
【００３１】
（実施形態２）
図８〜図１２は、本発明の第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、キャパシタ形成工程前までの工程については、第１の実施形態で示した図１及び図２の工程と同様である。
【００３２】
第１の実施形態の図２の工程の後、図８に示すように、厚さ１０ｎｍ程度の炭化シリコン膜１１６をスパッタリング法によって堆積する。続いて、厚さ３ｎｍ程度のチタン（Ｔｉ）膜１１７をスパッタリング法によって堆積する。さらに、キャパシタの下部電極膜として、厚さ３０ｎｍ程度のイリジウム（Ｉｒ）膜１１８と厚さ２０ｎｍ程度のプラチナ（Ｐｔ）膜１１９を、順次スパッタリング法によって堆積する。次に、キャパシタの誘電体膜（強誘電体膜）として、ペロブスカイト構造を有するＰＺＴ膜１２０を形成する。具体的には、スパッタリング法によってＰＺＴ膜を堆積した後、酸素雰囲気中においてＲＴＡを行うことでＰＺＴ膜を結晶化させる。その後、キャパシタの上部電極膜として、プラチナ膜１２１をスパッタリング法によって堆積する。
【００３３】
次に、プラチナ膜１２１上に、水素バリア膜として厚さ５ｎｍ程度のアルミニウム酸化物膜（Ａｌ2Ｏ3 膜）１２２ａを、スパッタリング法によって形成する。アルミニウム酸化物膜１２２ａは、シリコン酸化膜等に比べて水素の透過性（透過率）が低いため、ＲＩＥによるパターニング工程やＣＶＤによる層間絶縁膜形成工程等、水素を含んだ雰囲気での処理の際に、ＰＺＴ１２０への水素の拡散を効果的に防止することができる。
【００３４】
次に、アルミニウム酸化物膜１２２ａ上に、ＣＶＤ法によってシリコン酸化膜１２３を堆積する。続いて、光リソグラフィー法とＲＩＥ法によって、シリコン酸化膜１２３をパターンニングする。さらに、パターニングされたシリコン酸化膜１２３をマスクとして、ＲＩＥ法により、アルミニウム酸化物膜１２２ａ、プラチナ膜１２１及びＰＺＴ膜１２０をエッチングする。その後、水素バリア膜として厚さ１０ｎｍ程度のアルミニウム酸化物膜１２４ａを、２００℃程度の温度で、ＡＬＤ（atomic layer deposition）法によって形成する。ＡＬＤ法によって形成されたアルミニウム酸化物膜は、スパッタリング法によって形成されたアルミニウム酸化物膜に比べて、段差被覆性、膜厚制御性及び水素遮断性に優れている。したがって、ＡＬＤ法によって形成されたアルミニウム酸化物膜を用いることで、水素の拡散防止性能に優れた水素バリア膜を得ることができる。
【００３５】
次に、図９に示すように、ＣＶＤ法によってシリコン酸化膜１２７を堆積する。さらに、光リソグラフィー法によって、シリコン酸化膜１２７上にフォトレジストパターン１２８を形成する。
【００３６】
次に、図１０に示すように、フォトレジストパターン１２８をマスクとしてシリコン酸化膜１２７をエッチングする。続いて、パターニングされたシリコン酸化膜１２７をマスクとして、ＲＩＥ法により、アルミニウム酸化物膜１２４ａ、プラチナ膜１１９、イリジウム膜１１８、チタン膜１１７及び炭化シリコン膜１１６をパターニングする。
【００３７】
このようにして、イリジウム膜１１８及びプラチナ膜１１９で形成された下部電極と、ＰＺＴ膜１２０で形成された誘電体部と、プラチナ膜１２１で形成された上部電極とを備えた強誘電体キャパシタが形成される。
【００３８】
次に、水素バリア膜として厚さ１０ｎｍ程度のアルミニウム酸化物膜１２９ａを、２００℃程度の温度で、ＡＬＤ法によって形成する。続いて、ＣＶＤ法によって厚さ５０ｎｍ程度のシリコン酸化膜１３０を堆積する。さらに、水素バリア膜として、厚さ１０ｎｍ程度のアルミニウム酸化物膜１３１ａを形成する。
【００３９】
次に、全面にＣＶＤ法によりシリコン酸化膜１３２を堆積する。続いて、ＣＭＰ法によってシリコン酸化膜１３２を平坦化する。続いて、光リソグラフィー法とＲＩＥ法によってシリコン酸化膜１３２をパターニングし、プラチナ膜１２１に達するコンタクトホール及びタングステンプラグ１１１に達するコンタクトホールを形成する。さらに、エッチング時にＰＺＴ膜１２０に生じたダメージを回復するために、酸素雰囲気下において６００℃程度の温度で熱処理を行う。
【００４０】
次に、図１１に示すように、コンタクトホール内にアルミニウムを用いたコンタクトプラグ１３３及び１３４を形成する。続いて、層間絶縁膜１３５としてシリコン酸化膜を全面に形成し、この層間絶縁膜１３５にＲＩＥによって配線用の溝を形成する。さらに、全面にアルミニウム膜を形成した後、ＣＭＰによって平坦化処理を行い、溝内にアルミニウム膜で形成された配線１３６を形成する。
【００４１】
次に、層間絶縁膜１３７としてシリコン酸化膜を全面に形成し、この層間絶縁膜１３７にＲＩＥによってビアホールを形成する。さらに、全面にアルミニウム膜を形成した後、ＣＭＰによって平坦化処理を行い、ビアホール内にアルミニウム膜で形成されたビアプラグ１３８を形成する。次に、層間絶縁膜１３９としてシリコン酸化膜を全面に形成し、この層間絶縁膜１３９にＲＩＥによって配線用の溝を形成する。続いて、全面にアルミニウム膜を形成した後、ＣＭＰによって平坦化処理を行い、溝内にアルミニウム膜で形成された配線１４０を形成する。
【００４２】
次に、水素バリア膜（第１の水素バリア膜）として厚さ１０ｎｍ程度のアルミニウム酸化物膜（Ａｌ2Ｏ3 膜）１４１ａを、２００℃程度の温度で、ＡＬＤ法によって全面に形成する。このアルミニウム酸化物膜１４１ａは、図に示すように、層間絶縁膜１３９及び配線１４０の上面に接している。
【００４３】
次に、図１２に示すように、層間絶縁膜１４２としてシリコン酸化膜をＣＶＤ法によって全面に形成する。層間絶縁膜１４２は水素を含んだガス雰囲気下で形成されるが、層間絶縁膜１３９及び配線１４０上にアルミニウム酸化物膜１４１ａが形成されているため、水素の下方への拡散を防止することができる。
【００４４】
多層配線構造は、層間絶縁膜の形成と配線の形成とを繰り返すことで形成されるため、配線層数が増加するにしたがって層間絶縁膜形成工程数も増加する。その結果、水素を含んだ雰囲気下での層間絶縁膜形成工程に起因する水素の拡散回数も必然的に増加する。キャパシタ構造は、すでに形成されたアルミニウム酸化物膜１３１ａ等によって覆われているが、アルミニウム酸化物膜によって完全に水素の拡散を遮断することは困難である。そのため、配線層数が増加すると、層間絶縁膜形成時の水素拡散によるキャパシタへのダメージがしだいに蓄積される。
【００４５】
本実施形態では、配線１４０の形成直後の工程、すなわち層間絶縁膜１４２の形成直前の工程でアルミニウム酸化物膜１４１ａを形成している。例えば、配線１４０を形成した後、層間絶縁膜１４２を形成し、その後でアルミニウム酸化物膜１４１ａを形成したのでは、層間絶縁膜１４２形成時の水素拡散を防止することはできない。本実施形態では、配線１４０の形成直後の工程でアルミニウム酸化物膜１４１ａを形成している（すなわち、配線１４０の上面にアルミニウム酸化物膜１４１ａが接している）ため、層間絶縁膜１４２形成時の水素拡散を効果的に防止することができる。
【００４６】
層間絶縁膜１４２を形成した後、層間絶縁膜１４２及びアルミニウム酸化物膜１４１ａをＲＩＥによってエッチングし、ビアホールを形成する。続いて、水素バリア膜（第２の水素バリア膜）として厚さ１０ｎｍ程度のアルミニウム酸化物膜１４３ａを、２００℃程度の温度で、ＡＬＤ法によって全面に形成する。続いて、ＲＩＥによって異方性エッチングを行い、ビアホールの側壁にのみアルミニウム酸化物膜１４３ａを残す。これにより、アルミニウム酸化物膜１４１ａ及び１４３ａによって下層側の構造を確実に保護することができ、水素拡散をより効果的に防止することが可能となる。さらに、全面にアルミニウム膜を形成した後、ＣＭＰによって平坦化処理を行い、ビアホール内にアルミニウム膜で形成されたビアプラグ１４４を形成する。
【００４７】
次に、水素バリア膜として厚さ１０ｎｍ程度のアルミニウム酸化物膜１４５ａを、２００℃程度の温度で、ＡＬＤ法によって全面に形成する。続いて、層間絶縁膜１４６としてシリコン酸化膜を全面に形成した後、層間絶縁膜１４６及びアルミニウム酸化物膜１４５ａをＲＩＥによってエッチングし、配線用の溝を形成する。続いて、水素バリア膜として厚さ１０ｎｍ程度のアルミニウム酸化物膜１４７ａを、２００℃程度の温度で、ＡＬＤ法によって全面に形成する。続いて、ＲＩＥによって異方性エッチングを行い、溝の側壁にのみアルミニウム酸化物膜１４７ａを残す。さらに、全面にアルミニウム膜を形成した後、ＣＭＰによって平坦化処理を行い、溝内にアルミニウム膜で形成された配線１４８を形成する。
【００４８】
その後の工程は図示しないが、上述したのと同様の方法により、層間絶縁膜の形成、ビアプラグの形成及び配線の形成を繰り返し行い、多層配線構造を有する強誘電体メモリが完成する。
【００４９】
以上のように、本実施形態によれば、多層配線構造に含まれる配線の上面に水素バリア膜（アルミニウム酸化物膜）が接している。すなわち、配線の形成直後の工程で水素バリア膜が形成され、その直後の工程で層間絶縁膜が形成される。そのため、層間絶縁膜を形成する際の水素拡散を防止することができ、キャパシタへの水素の拡散を効果的に防止することが可能となる。したがって、本実施形態によれば、特性や信頼性に優れたキャパシタを得ることが可能となる。
【００５０】
なお、本実施形態では、水素バリア膜としてアルミニウム酸化物膜を用いたが、シリコン窒化膜やシリコン酸窒化膜を水素バリア膜として用いてもよい。シリコン酸窒化膜を用いる場合には、第１の実施形態で述べたシリコン酸窒化膜の形成方法を採用することで、シリコン酸窒化膜形成時のキャパシタへの水素の拡散を効果的に防止することが可能となる。
【００５１】
また、本実施形態では、配線１３６上に水素バリア膜（アルミニウム酸化物膜）を形成していないが、配線１４０上の水素バリア膜１４１ａと同様に、配線１３６上に水素バリア膜を形成してもよい。また、プラグ１４４の側面に形成された水素バリア膜１４３ａと同様に、プラグ１３８の側面に水素バリア膜を形成してもよい。
【００５２】
また、本実施形態では、キャパシタの誘電体膜としてＰＺＴ膜を用いたが、ＳｒＢｉ2Ｔａ2Ｏ9 膜（ＳＢＴ膜）等の他の強誘電体膜を用いてもよい。また、本実施形態では、キャパシタの下部電極膜にプラチナ（Ｐｔ）膜及びイリジウム（Ｉｒ）膜を、キャパシタの上部電極膜にプラチナ（Ｐｔ）膜を用いたが、電極膜には、プラチナ膜やイリジウム膜以外にも、ルテニウム（Ｒｕ）膜やＳｒＲｕＯ3 膜（ＳＲＯ膜）等を用いることが可能である。
【００５３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１１】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【図１２】本発明の第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
【符号の説明】
【００５５】
１００…シリコン基板    １０１…素子分離領域
１０２…ゲート絶縁膜    １０３…多結晶シリコン膜
１０４…ＷＳｉx 膜    １０５…シリコン窒化膜
１０６…シリコン窒化膜    １０７…ソース／ドレイン領域
１０８…シリコン酸化膜    １１０…ＴｉＮ膜
１１１…タングステン膜    １１２…シリコン窒化膜
１１４…ＴｉＮ膜    １１５…タングステン膜
１１６…炭化シリコン膜    １１７…チタン膜
１１８…イリジウム膜    １１９…プラチナ
１２０…ＰＺＴ膜    １２１…プラチナ膜
１２２、１２４、１２９、１３１…シリコン酸窒化膜
１２２ａ、１２４ａ、１２９ａ、１３１ａ、１４１ａ、１４３ａ、１４５ａ、１４７ａ…アルミニウム酸化物膜
１２３、１２７、１３０、１３２…シリコン酸化膜
１２８…フォトレジストパターン
１３３、１３４…コンタクトプラグ
１３５、１３７、１３９、１４２、１４６…層間絶縁膜
１３６、１４０、１４８…配線
１３８、１４４…ビアプラグ
【図１】
2006157062.tif 000003
【図２】
2006157062.tif 000004
【図３】
2006157062.tif 000005
【図４】
2006157062.tif 000006
【図５】
2006157062.tif 000007
【図６】
2006157062.tif 000008
【図７】
2006157062.tif 000009
【図８】
2006157062.tif 000010
【図９】
2006157062.tif 000011
【図１０】
2006157062.tif 000012
【図１１】
2006157062.tif 000013
【図１２】
2006157062.tif 000014