(57)【要約】【課題】  トランジスタの影響を除外した発光素子のみの特性を測定できるようにした発光表示装置とその製造方法を提供する。【解決手段】  本発明による発光表示装置は，基板１１０上に形成されて少なくとも一つのトランジスタを含む能動駆動方式による画素回路１２５からの電流によって発光する第１画素１２１を有する第１表示部１２０と，上記基板１１０上に受動駆動方式により供給される電流によって発光する第２画素１２７を有する第２表示部１２６と，を備える。【選択図】  図１
2006072310.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され，少なくとも一つのトランジスタを含む能動駆動方式による画素回路からの電流によって発光する第１画素を有する第１表示部と；
前記基板上に受動駆動方式により供給される電流によって発光する第２画素を有する第２表示部と；を備えることを特徴とする発光表示装置。
【請求項２】
前記第１画素は，走査線とデータ線及び第１電源線に電気的に接続される前記画素回路により前記第１電源線から供給される電流によって発光する発光素子を備えることを特徴とする請求項１に記載の発光表示装置。
【請求項３】
前記第２画素は，ダミー電源線と第２電源線に電気的に接続されるダミー発光素子を備えることを特徴とする請求項１または請求項２に記載の発光表示装置。
【請求項４】
前記第２表示部は，テスト用であることを特徴とする請求項１〜請求項３のいずれか１項に記載の発光表示装置。
【請求項５】
前記ダミー電源線は，前記第２表示部に共通的に形成されることを特徴とする請求項３または請求項４に記載の発光表示装置。
【請求項６】
前記ダミー電源線は，前記第２表示部に所定の間隔を有するように複数で形成されることを特徴とする請求項３または請求項４に記載の発光表示装置。
【請求項７】
前記第２電源線は，前記第１及び第２表示部に共通的に形成されることを特徴とする請求項３〜請求項６のいずれか１項に記載の発光表示装置。
【請求項８】
前記第２電源線は，前記第１及び第２表示部に独立的に形成されることを特徴とする請求項３〜請求項６のいずれか１項に記載の発光表示装置。
【請求項９】
前記画素回路は，前記走査線に供給される走査信号により制御され，前記データ線のデータ信号を出力する第１トランジスタと；
前記第１トランジスタから自分のゲート電極に供給される電圧に対応する電流を前記第１電源線から前記発光素子に供給する第２トランジスタと；
前記データ信号に対応する電圧を保存し，保存された電圧によって前記第１トランジスタを駆動するキャパシターと；を備えることを特徴とする請求項２〜請求項８のいずれか１項に記載の発光表示装置。
【請求項１０】
基板上に形成され，少なくとも一つのトランジスタを含む画素回路により第１電源線から供給される電流によって発光する画素を有する表示部と；
前記基板上に形成された前記表示部のダミー領域に形成されてダミー電源線から供給される電流によって発光するダミー画素を有するテスト部と；を備えることを特徴とする発光表示装置。
【請求項１１】
前記画素は，走査線とデータ線及び前記第１電源線に電気的に接続される前記画素回路により前記第１電源線から供給される電流により発光する発光素子を備えることを特徴とする請求項１０に記載の発光表示装置。
【請求項１２】
前記ダミー画素は，前記ダミー電源線と第２電源線に電気的に接続されるダミー発光素子を備えることを特徴とする請求項１０または請求項１１に記載の発光表示装置。
【請求項１３】
前記画素回路は，前記走査線に供給される走査信号により制御され，前記データ線のデータ信号を出力する第１トランジスタと；
前記第１トランジスタから自分のゲート電極に供給される電圧に対応する電流を前記第１電源線から前記発光素子に供給する第２トランジスタと；
前記データ信号に対応する電圧を保存し，保存された電圧によって前記第１トランジスタを駆動するキャパシターと；を備えることを特徴とする請求項１０〜請求項１２のいずれか１項に記載の発光表示装置。
【請求項１４】
基板内の発光領域に形成され，画像を表示する表示部と；
前記表示部と同時に前記発光領域のダミー領域に形成されるテスト部と；を備えることを特徴とする発光表示装置。
【請求項１５】
前記表示部は，前記基板に形成される走査線とデータ線及び第１電源線に電気的に接続される画素回路と；前記画素回路により前記データ線に供給されるデータ信号に対応する電流を前記第１電源線からの供給を受けて発光する発光素子と；を含む画素を備えることを特徴とする請求項１４に記載の発光表示装置。
【請求項１６】
前記テスト部は，前記基板に形成されるダミー電源線と；第２電源線に電気的に接続されるダミー発光素子と；を含むダミー画素を備えることを特徴とする請求項１４または請求項１５に記載の発光表示装置。
【請求項１７】
基板上の発光領域に複数の走査線と複数のデータ線及び電源線により定義され，前記データ線のデータ信号に対応する電流を前記電源線から出力する少なくとも一つのトランジスタを含む画素回路を形成する段階と；
前記画素回路に接続されるアノード電極と前記発光領域のダミー領域にダミー電源線を形成する段階と；
前記画素回路に接続されるように発光素子と前記ダミー電源線に接続されるようにダミー発光素子を形成する段階と；
前記発光素子及びダミー発光素子上にカソード電極を形成する段階と；を含むことを特徴とする発光表示装置の製造方法。
【請求項１８】
前記発光素子及びダミー発光素子を各々分離するための絶縁層を形成する段階をさらに含むことを特徴とする請求項１７に記載の発光表示装置の製造方法。
【請求項１９】
前記発光素子及びダミー発光素子は，各々前記絶縁層により露出された開口部に形成されることを特徴とする請求項１８に記載の発光表示装置の製造方法。
【請求項２０】
前記ダミー電源線を形成する段階は，前記ダミー領域に共通的に形成することを特徴とする請求項１７〜請求項１９のいずれか１項に記載の発光表示装置の製造方法。
【請求項２１】
前記ダミー電源線を形成する段階は，前記ダミー領域に所定間隔を有するように複数で形成することを特徴とする請求項１７〜請求項１９のいずれか１項に記載の発光表示装置の製造方法。
【請求項２２】
前記画素回路を形成する段階は，前記基板上にバッファー層を形成する段階と；
前記バッファー層上に前記少なくとも一つのトランジスタとキャパシターを形成する段階と；
前記トランジスタを覆うように保護層を形成する段階と；を含むことを特徴とする請求項１７〜請求項２１のいずれか１項に記載の発光表示装置の製造方法。
【請求項２３】
前記ダミー電源線は，前記バッファー層及び保護層のうち，いずれか一つの層上に形成されることを特徴とする請求項２２に記載の発光表示装置の製造方法。
【請求項２４】
前記カソード電極は，前記発光領域及び前記ダミー領域に共通的に形成されることを特徴とする請求項１７〜請求項２３のいずれか１項に記載の発光表示装置の製造方法。
【請求項２５】
前記カソード電極は，前記発光領域及び前記ダミー領域に分離されるように形成することを特徴とする請求項１７〜請求項２３のいずれか１項に記載の発光表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光表示装置およびその製造方法に関し，特に，トランジスタの影響を除外した発光素子のみの特性を測定できるようにした発光表示装置とその製造方法に関する。
【背景技術】
【０００２】
近年，陰極線管（Cathode Ray Tube）の短所である重さと体積を減らすことができる各種平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Liquid Crystal Display），電界放出表示装置（Field Emission Display），プラズマ表示パネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。
【０００３】
平板表示装置の中で発光表示装置は，電子と正孔の再結合により蛍光物質を発光させる自発光素子として，材料及び構造によって無機物の発光層を含む無機発光表示装置と有機物の発光層を含む有機発光表示装置に大別される。このような発光表示装置は，液晶表示装置のように別の光源を必要とする受動型発光素子に比べて陰極線管のような速い応答速度を有する長所がある。
【０００４】
一般に，発光表示装置の中で有機発光表示装置は，アノード電極とカソード電極の間に形成された発光層（ＥＭＬ：Emitting Layer）と，電子輸送層（ＥＴＬ：Electron Transport Layer）と，正孔輸送層（ＨＴＬ：Hole Transport Layer）と，を備える。ここで，有機発光表示装置は，電子注入層（ＥＩＬ：Electron Injection Layer）と，正孔注入層（ＨＩＬ：Hole Injection Layer）と，を追加的に含むことができる。
【０００５】
このような有機発光表示装置は，アノード電極とカソード電極の間に電圧が印加されると，カソード電極から発生した電子が電子注入層（ＥＩＬ）及び電子輸送層（ＥＴＬ）を経由して発光層（ＥＭＬ）に移動し，アノード電極から発生した電子が正孔注入層（ＨＩＬ）及び正孔輸送層（ＨＴＬ）を経由して発光層に移動する。それによって，発光層で電子輸送層（ＥＴＬ）から供給された電子と正孔輸送層（ＨＴＬ）から供給された正孔が再結合することにより光が発生する。
【０００６】
このような発光表示装置は，駆動方式によって受動行列（Passive Matrix：以下，“ＰＭ”と称する）駆動方式と能動行列（Active Matrix：以下，“ＡＭ”称する）駆動方式に区分される。
【０００７】
ＰＭ駆動方式の発光表示装置は，第１電極と第２電極を互いに直交するように単純マトリックス形態に配置され，その第１電極と第２電極の交差部分に形成された画素を備える。ＰＭ駆動方式の発光表示装置は，走査線が順次選択される際にデータ線のデータ信号によって選択された画素を発光させることにより画像を表示する。このようなＰＭ駆動方式の発光表示装置は，製作工程が単純で製造費用が安いという長所がある反面，高解像度と大面積化の具現が難しく，消費電力が高いという短所がある。
【０００８】
ＡＭ駆動方式の発光表示装置は，走査線とデータ線により定義される画素領域に形成される画素と，少なくとも一つのトランジスタを用いて各画素を発光させるための画素回路と，を備える。ＡＭ駆動方式の発光表示装置は，画素回路の駆動により各画素を独立的に発光させることにより画像を表示する。このようなＡＭ駆動方式の発光表示装置は，ＰＭ駆動方式の発光表示装置に比べて高解像度と大面積化の具現が可能であり，画質特性が優秀で消費電力が少ないだけでなく寿命が比較的に長いという長所がある。
【０００９】
このような発光表示装置のうち，ＡＭ駆動方式の発光表示装置は，走査線，データ線，電源線及び画素回路が形成されたトランジスタアレイ基板を製作した後，各画素回路のトランジスタに電気的に接続される発光素子を形成する。
【００１０】
一方，ＡＭ駆動方式の発光表示装置は，駆動により画像を表示する場合，暗点や，明点，むらなどの不良のみならず，輝度低下などの不良が発生されうる。このような不良のうち，発光素子による不良は，トランジスタアレイ基板に発光素子が形成された以後に検出することができる。したがって，ＡＭ駆動方式の発光表示装置の製造工程のうち，トランジスタアレイ基板の特性及び発光素子の特性を区別して評価する必要性がある。しかし，一般的なＡＭ駆動方式の発光表示装置では，トランジスタアレイ基板の特性を間接的に測定することができる反面，トランジスタの影響を除外した発光素子のみの特性を評価することはできないという問題がある。
【００１１】
下記特許文献１には，有機電界発光パネルおよびその欠陥検査方法が開示されている。特許文献２には，有機ＥＬ表示パネルの段落ピクセル検査方法およびその装置が開示されている。特許文献３には，有機ＥＬ素子の検査方法が開示されている。特許文献４には，ＥＬアレイ基板上の不良をＥＬパネルを構成する前に検出可能なＥＬアレイ基板の検査方法が開示されている。
【特許文献１】大韓民国特許公開第２００４−０００２２６６号
【特許文献２】特開２００３−２２９２６２号
【特許文献３】特開２００３−０１７２６０号
【特許文献４】米国特許出願公開第２００３／０３１８７５９７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上述したような従来技術の問題点を解決するためになされたもので，その目的は，トランジスタの影響を除外した発光素子のみの特性を測定できるようにした発光表示装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するために，本発明に係る発光表示装置の代表的な構成は，基板上に形成され，少なくとも一つのトランジスタを含む能動駆動方式による画素回路からの電流によって発光する第１画素を有する第１表示部と，上記基板上に受動駆動方式により供給される電流によって発光する第２画素を有する第２表示部と，を備えることを特徴とする。
【００１４】
上記第１画素は，走査線とデータ線及び第１電源線に電気的に接続される上記画素回路により上記第１電源線から供給される電流によって発光する発光素子を備えていてもよい。
【００１５】
上記第２画素は，ダミー電源線と第２電源線に電気的に接続されるダミー発光素子を備えていてもよい。また上記第２表示部は，テスト用であってもよい。
【００１６】
上記ダミー電源線は，上記第２表示部に共通的に形成されていてもよい。または，上記ダミー電源線は，上記第２表示部に所定の間隔を有するように複数で形成されていてもよい。
【００１７】
上記第２電源線は，上記第１及び第２表示部に共通的に形成されていてもよい。または，上記第２電源線は，上記第１及び第２表示部に独立的に形成されていてもよい。
【００１８】
上記画素回路は，上記走査線に供給される走査信号により制御され，上記データ線のデータ信号を出力する第１トランジスタと，上記第１トランジスタから自分のゲート電極に供給される電圧に対応する電流を上記第１電源線から上記発光素子に供給する第２トランジスタと，上記データ信号に対応する電圧を保存し，保存された電圧によって上記第１トランジスタを駆動するキャパシターと，を備えていてもよい。
【００１９】
本発明に係る発光表示装置の他の代表的な構成は，基板上に形成され，少なくとも一つのトランジスタを含む画素回路により第１電源線から供給される電流によって発光する画素を有する表示部と，上記基板上に形成された上記表示部のダミー領域に形成されてダミー電源線から供給される電流によって発光するダミー画素を有するテスト部と，を備えることを特徴とする。
【００２０】
上記画素は，走査線とデータ線及び上記第１電源線に電気的に接続される上記画素回路により上記第１電源線から供給される電流により発光する発光素子を備えていてもよい。
【００２１】
上記ダミー画素は，上記ダミー電源線と第２電源線に電気的に接続されるダミー発光素子を備えていてもよい。
【００２２】
上記画素回路は，上記走査線に供給される走査信号により制御され，上記データ線のデータ信号を出力する第１トランジスタと，上記第１トランジスタから自分のゲート電極に供給される電圧に対応する電流を上記第１電源線から上記発光素子に供給する第２トランジスタと，上記データ信号に対応する電圧を保存し，保存された電圧によって上記第１トランジスタを駆動するキャパシターと，を備えていてもよい。
【００２３】
本発明に係る発光表示装置の他の代表的な構成は，基板内の発光領域に形成され，画像を表示する表示部と，上記表示部と同時に上記発光領域のダミー領域に形成されるテスト部と，を備えることを特徴とする。
【００２４】
上記表示部は，上記基板に形成される走査線とデータ線及び第１電源線に電気的に接続される画素回路と，上記画素回路により上記データ線に供給されるデータ信号に対応する電流を上記第１電源線からの供給を受けて発光する発光素子と，を含む画素を備えていてもよい。
【００２５】
上記テスト部は，上記基板に形成されるダミー電源線と，第２電源線に電気的に接続されるダミー発光素子と，を含むダミー画素を備えていてもよい。
【００２６】
本発明に係る発光表示装置の製造方法の代表的な構成は，基板上の発光領域に複数の走査線と複数のデータ線及び電源線により定義され，上記データ線のデータ信号に対応する電流を上記電源線から出力する少なくとも一つのトランジスタを含む画素回路を形成する段階と，上記画素回路に接続されるアノード電極と上記発光領域のダミー領域にダミー電源線を形成する段階と，上記画素回路に接続されるように発光素子と上記ダミー電源線に接続されるようにダミー発光素子を形成する段階と，上記発光素子及びダミー発光素子上にカソード電極を形成する段階と，を含むことを特徴とする。
【００２７】
上記発光素子及びダミー発光素子を各々分離するための絶縁層を形成する段階をさらに含むことができる。また上記発光素子及びダミー発光素子は，各々上記絶縁層により露出された開口部に形成されていてもよい。
【００２８】
上記ダミー電源線を形成する段階は，上記ダミー領域に共通的に形成することができる。または，上記ダミー電源線を形成する段階は，上記ダミー領域に所定間隔を有するように複数で形成してもよい。
【００２９】
上記画素回路を形成する段階は，上記基板上にバッファー層を形成する段階と，上記バッファー層上に上記少なくとも一つのトランジスタとキャパシターを形成する段階と，上記トランジスタを覆うように保護層を形成する段階と，を含んでいてもよい。
【００３０】
上記ダミー電源線は，上記バッファー層及び保護層のうち，いずれか一つの層上に形成されていてもよい。
【００３１】
上記カソード電極は，上記発光領域及び上記ダミー領域に共通的に形成されていてもよい。または，上記カソード電極は，上記発光領域及び上記ダミー領域に分離されるように形成してもよい。
【発明の効果】
【００３２】
本発明によれば，同じ基板内にトランジスタを含む能動駆動方式の画素を有する表示部と受動駆動方式の画素を有するテスト用画素部とを同時に形成することにより，基板のダミー領域に形成された受動駆動方式のテスト用画素部を用いて発光素子の特性を評価することができる。すなわち本発明は，トランジスタを含む画素回路を有する発光表示装置において，トランジスタの影響を除外した発光素子のみの特性を評価することができる。
【発明を実施するための最良の形態】
【００３３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３４】
図１は，第１実施形態に係る発光表示装置を示す図である。  
図１を参照すれば，第１実施形態に係る発光表示装置は，基板１１０に位置する表示部１２０（第１表示部または表示部）及びテスト用画素部１２６（第２表示部またはテスト部）を備える。また，第１実施形態に係る発光表示装置は，走査駆動部１３０と，データ駆動部１４０と，第１電源線１５０と，第２電源線１５２，およびパッド部１６０と，をさらに備えることができる。
【００３５】
表示部１２０は，複数のデータ線（Ｄ）と複数の走査線（Ｓ）及び複数の画素電源線（ＶＤＤ）により定義され，発光素子と少なくとも一つのトランジスタを含む画素回路を有する複数の表示用画素１２１（第１画素または画素）を含む。ここで，表示部１２０は，基板１１０上の表示用画素領域（発光領域）に形成される。言い換えると，表示部１２０が配置された領域が表示用画素領域（発光領域）である。
【００３６】
テスト用画素部１２６は，表示部１２０に隣接した基板１１０のダミー領域（表示部１２０のダミー領域）に形成される。このテスト用画素部１２６は，パッド部１６０のテスト用電源供給パッド（ＴＰＶｄｄ）に電気的に接続されるテスト用電源線１２８（ダミー電源線）と，テスト用電源線１２８と第２電源線１５２に電気的に接続されたカソード電極の間に形成されたテスト用画素１２７（第２画素またはダミー画素）を含む。さらにテスト用画素１２７は，テスト用発光素子（複数のダミー発光素子）（ＬＥＤ）を含む。ここで，テスト用画素部１２６は，基板１１０上の表示用画素領域に独立されたテスト用画素領域に形成される。
【００３７】
走査駆動部１３０は，表示部１２０の一側に隣接するように配置されてパッド部１６０の第１パッド（Ｐｓ）に電気的に接続される。この走査駆動部１３０は，第１パッド（Ｐｓ）からの走査制御信号線に沿って走査信号を発生して表示部１２０の走査線（Ｓ）に順次供給する。
【００３８】
データ駆動部１４０は，データ線（Ｄ）に電気的に接続されると同時にパッド部１６０の第２パッド（Ｐｄ）に電気的に接続される。この時，データ駆動部１４０は，チップオンガラス（Chip On Glass）方式，ワイヤボンディング方式，プリチップ方式及びビームリード方式により基板１１０上に実装されるか，または基板１１０上に直接形成することができる。このデータ駆動部１４０は，第２パッド（Ｐｄ）からデータ制御信号及びデータ信号の供給を受けてデータ制御信号によってデータ信号をデータ線（Ｄ）に供給する。
一方，データ駆動部１４０は，基板１１０に接続される図示しなかったＦＰＣ（Flexible Printed Circuit）上に実装することができる。この時，データ線（Ｄ）は，第２パッド（Ｐｄ）に電気的に接続される。それによって，データ駆動部１４０は，基板１１０のパッド部１６０を介して表示部１２０のデータ線（Ｄ）に電気的に接続されてデータ信号を供給する。ここで，データ駆動部１４０は，ＦＰＣの以外にも印刷回路基板（Printed Circuit Board）上に実装されるチップオンボード（Chip on Board），フィルム上に直接実装されるチップオンフィルム（Chip on Film）又はテープキャリアパッケージ（Tape Carrier Package）に採用される通常的なフィルム型連結素子に実装することができる。
【００３９】
第１電源線１５０は，表示部１２０の両側面及び上側に隣接するようにパッド部１６０を除外した基板１１０の縁部に沿って形成される。この第１電源線１５０の両端は，パッド部１６０の第３のパッド（ＰＶｄｄ）に電気的に接続される。この第１電源線１５０は，第３のパッド（ＰＶｄｄ）を介して図示しなかった電圧発生部から供給される第１電源を各表示用画素１２１の画素電源線（ＶＤＤ）に供給する。
【００４０】
第２電源線１５２は，表示部１２０の一側に隣接するように形成され，表示部１２０の全面に形成されたカソード電極に電気的に接続される。この第２電源線１５２は，パッド部１６０の第４のパッド（ＰＶｓｓ）から伝達される第２電源を各表示用画素１２１に共通的に供給する。
【００４１】
図２は，図１に示された各表示用画素１２１を示す図である。  
図２および図１を参照すれば，各表示用画素１２１は，表示用発光素子（ＬＥＤ）及び画素回路１２５を備える。この各表示用画素１２１は，走査線（Ｓ）に印加される走査信号により選択され，データ線（Ｄ）に供給されるデータ信号に相応する光を発生する。
【００４２】
表示用発光素子（ＬＥＤ）のアノード電極は画素回路１２５に接続され，カソード電極は第２電源（ＶＳＳ）（第２電源線１５２）に電気的に接続される。ここで，表示用発光素子（ＬＥＤ）としては，有機発光素子が利用できる。有機発光素子は，アノード電極とカソード電極との間に形成された有機物の発光層，電子輸送層及び正孔輸送層を含む。また，有機発光素子は，電子注入層と正孔注入層を追加的に含むことができる。この有機発光素子において，アノード電極とカソード電極との間に電圧を印加すると，カソード電極から発生した電子は，電子注入層及び電子輸送層を介して発光層に移動し，アノード電極から発生した正孔は，正孔注入層及び正孔輸送層を介して発光層に移動する。したがって，発光層では電子輸送層と正孔輸送層から供給された電子と正孔が衝突して再結合することにより光が発生する。
【００４３】
画素回路１２５は，第１及び第２トランジスタＭ１，Ｍ２と，キャパシター（Ｃ）を備える。
【００４４】
第１トランジスタＭ１のゲート電極は走査線（Ｓ）に接続され，ソース電極はデータ線（Ｄ）に接続されるとともに，ドレイン電極は第１ノードＮ１に接続される。この第１トランジスタＭ１は，走査線（Ｓ）に供給される走査信号に応答してデータ線（Ｄ）からのデータ信号を第１ノードＮ１に供給する。
【００４５】
第２トランジスタＭ２のゲート電極は，第１トランジスタＭ１のドレイン電極とキャパシター（Ｃ）が共通に接続された第１ノードＮ１に接続され，ソース電極は画素電源線（ＶＤＤ）に接続され，ドレイン電極は表示用発光素子（ＬＥＤ）のアノード電極に接続される。この第２トランジスタＭ２は，自分のゲート電極に供給される電圧によって画素電源線（ＶＤＤ）から表示用発光素子（ＬＥＤ）に供給される電流を調節して表示用発光素子（ＬＥＤ）を発光させることになる。
【００４６】
キャパシター（Ｃ）は，走査線（Ｓ）に選択信号が供給される区間に第１トランジスタＭ１を経由して第１ノードＮ１上に供給されるデータ信号に対応する電圧を保存した後，第１トランジスタＭ１がオフされると，第２トランジスタＭ２のオン状態を１フレームの間維持させることになる。
【００４７】
一方，第１実施形態に係る発光表示装置において，各表示用画素１２１の画素回路１２５は，上述した２個のトランジスタＭ１，Ｍ２及び１個のキャパシター（Ｃ）に限定されるものではなく，少なくとも２個のトランジスタと少なくとも１個のキャパシターから構成することができる。
【００４８】
図３は，図１に示されたテスト用画素部１２６のテスト用画素１２７を示す回路図である。
【００４９】
図３および図１を参照すれば，テスト用画素１２７は，複数のテスト用電源線１２８と第２電源（ＶＳＳ）（第２電源線１５２）との間に形成される複数のテスト用発光素子（ＬＥＤ）を備える。
【００５０】
各テスト用発光素子（ＬＥＤ）のアノード電極は，テスト用電源線１２８に電気的に接続され，カソード電極は第２電源（ＶＳＳ）に電気的に接続される。この各テスト用発光素子（ＬＥＤ）は，テスト用電源供給パッド（ＴＰＶｄｄ）からテスト用電源線１２８を介して供給されるテスト用電源（Ｖｔｅｓｔ）と，第２電源線１５２に供給される第２電源との間の電圧差により流れる電流によって発光する。
【００５１】
図４は，図１に示されたＡ部分を示す図であり，図５Ａ〜図５Ｃは，図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【００５２】
図４及び図５Ａ〜図５Ｃを参照して表示部１２０とテスト用画素部１２６の製造方法について説明すれば，次のようである。この時，表示部１２０の製造方法は，各表示用画素１２１の画素回路１２５のうち，第２トランジスタＭ２及び表示用発光素子（ＬＥＤ）のみを例としてあげて説明する。そして，第１トランジスタＭ１の製造方法は，第２トランジスタＭ２の製造方法と同じ方法により形成される。
【００５３】
まず，図５Ａを参照すれば，基板１１０の全面にバッファー層２１０が形成される。そして，表示部１２０に対応する表示用画素領域に形成されたバッファー層２１０には所定パターンのトランジスタ用半導体層２２１が形成される。この半導体層２２１は，非晶質シリコン（Amorphous silicon）を熱処理して得られたポリシリコン（polycrystalline silicon）などで形成される。この時，アモルファスシリコン（ａ−Ｓｉ）はエキシマレーザー（Excimer Laser）を使用したラインビーム（Line Beam）を行方向にスキャンするレーザー結晶化工程により結晶化されてポリシリコンになる。
【００５４】
半導体層２２１が形成された後，バッファー層２１０及び半導体層２２１の上部にゲート絶縁膜２３０が形成される。ゲート絶縁膜２３０は，絶縁物質，例えば，ＳｉＯ２等の物質により形成することができる。ゲート絶縁膜２３０が形成された後，ゲート絶縁膜２３０上に半導体層２２１と重畳されるようにゲート電極２４１が形成される。ゲート電極２４１は，導電体，例えば，Ａｌ，ＭｏＷ，Ａｌ／Ｃｕなどにより形成される。ゲート電極２４１と同時に走査線（Ｓ）がゲート電極２４１と同じ物質により形成される。
【００５５】
次に，基板１１０上にイオン（Ｉｏｎ）をドーピングして半導体層２２１のソース領域２２１ｓとドレイン領域２２１ｄにイオンをドーピングする。それによって，半導体層２２１には，ソース領域２２１ｓとドレイン領域２２１ｄとの間にチャンネル２２１ｃが形成される。
【００５６】
ゲート電極２４１が形成された後，ゲート電極２４１上に層間絶縁物２５０が形成される。以後，半導体層２２１が露出されるように層間絶縁物２５０及びゲート絶縁膜２３０にコンタクトホール２６５，２６７が形成される。
【００５７】
コンタクトホール２６５，２６７が形成された後，層間絶縁物２５０上に所定パターンに金属物質のソース電極２６１及びドレイン電極２６３が形成される。ソース電極２６１及びドレイン電極２６３は，コンタクトホール２６５，２６７各々を通じて半導体層２２１のソース領域２２１ｓとドレイン領域２２１ｄ各々に電気的に接続される。そして，ソース電極２６１及びドレイン電極２６３と同時にデータ線（Ｄ）及び画素電源線（ＶＤＤ）が形成される。それと同時に，基板１１０上のテスト用画素領域に形成されたバッファー層２１０上にはテスト用電源線１２８が所定間隔を有するように形成される。この時，テスト用電源線１２８は，画素電源線（ＶＤＤ）の形成と同時に同じマスクにより形成される。
【００５８】
次に，図５Ｂを参照すれば，表示用画素領域に対応する基板１１０上にはパシベーション層２７０が形成される。以後，ドレイン電極２６３が露出されるようにパシベーション層２７０にコンタクトホール２７２が形成される。コンタクトホール２７２が形成された後，パシベーション層２７０の上部に表示用発光素子（ＬＥＤ）のアノード電極として使用される下部電極層２８０が形成される。ここで，下部電極層２８０は，コンタクトホール２７２を通じてドレイン電極２６３と電気的に接続される。
【００５９】
次に，図５Ｃを参照すれば，表示用画素領域の下部電極層２８０及びパシベーション層２７０上に画素定義膜２８５が形成されると同時にテスト用画素領域のテスト用電源線１２８上に画素定義膜２８５が形成される。
【００６０】
画素定義膜２８５には画素領域を区画するための開口部が形成され，この開口部に表示用発光素子（ＬＥＤ）が形成される。同時に，テスト用画素部１２６に形成されたテスト用電源線１２８上にはテスト用発光素子（ＬＥＤ’）が形成される。この時，テスト用発光素子（ＬＥＤ’）は，表示部１２０に形成される表示用発光素子（ＬＥＤ）の形成と同時に同じマスクにより形成される。
【００６１】
そして，表示用発光素子（ＬＥＤ）及びテスト用発光素子（ＬＥＤ’）上には，表示用発光素子（ＬＥＤ）及びテスト用発光素子（ＬＥＤ’）のカソード電極として使用される上部電極層（ＶＳＳ）が形成される。この時，上部電極層（ＶＳＳ）は，第２電源線１５２に電気的に接続される。
【００６２】
図６Ａ〜図６Ｃは，図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【００６３】
図４及び図６Ａ〜図６Ｃを参照して表示部１２０とテスト用画素部１２６の製造方法について説明すれば，次のようである。この時，表示部１２０の製造方法は，各表示用画素１２１の画素回路１２５の中で第２トランジスタＭ２及び表示用発光素子（ＬＥＤ）のみを例としてあげて説明する。そして，第１トランジスタＭ１の製造方法は，第２トランジスタＭ２の製造方法と同じ方法により形成される。
【００６４】
まず，図６Ａを参照すれば，基板１１０の全面にバッファー層２１０が形成される。そして，基板１１０の表示用画素領域に形成されたバッファー層２１０には所定パターンのトランジスタ用半導体層２２１が形成される。この半導体層２２１は，非晶質シリコンを熱処理して得られたポリシリコンなどにより形成される。この時，アモルファスシリコンは，エキシマレーザーを使用したラインビームを行方向にスキャンするレーザー結晶化工程により結晶化されてポリシリコンになる。
【００６５】
半導体層２２１が形成された後，バッファー層２１０及び半導体層２２１が形成された基板１１０上にはゲート絶縁膜２３０が形成される。ゲート絶縁膜２３０は，絶縁物質，例えば，ＳｉＯ２などの物質により形成することができる。ゲート絶縁膜２３０が形成された後，ゲート絶縁膜２３０上に半導体層２２１と重畳されるようにゲート電極２４１が形成される。この時，ゲート電極２４１は，導電体，例えば，Ａｌ，ＭｏＷ，Ａｌ／Ｃｕなどにより形成される。ゲート電極２４１と同時に走査線（Ｓ）がゲート電極２４１と同じ物質により形成される。
【００６６】
その後，基板１１０上にイオンをドーピングして半導体層２２１のソース領域２２１ｓとドレイン領域２２１ｄにイオンをドーピングする。それによって，半導体層２２１にはソース領域２２１ｓとドレイン領域２２１ｄとの間にチャンネル２２１ｃが形成される。
【００６７】
ゲート電極２４１が形成された後，ゲート電極２４１が形成された基板１１０上には層間絶縁物２５０が形成される。以後，半導体層２２１が露出されるように層間絶縁物２５０及びゲート絶縁膜２３０にコンタクトホール２６５，２６７が形成される。
【００６８】
コンタクトホール２６５，２６７が形成された後，層間絶縁物２５０上に所定パターンに金属物質のソース電極２６１及びドレイン電極２６３が形成される。ソース電極２６１及びドレイン電極２６３は，コンタクトホール２６５，２６７各々を通じて半導体層２２１のソース領域２２１ｓとドレイン領域２２１ｄ各々に電気的に接続される。そして，ソース電極２６１及びドレイン電極２６３と同時にデータ線（Ｄ）及び画素電源線（ＶＤＤ）が形成される。
【００６９】
次に，図６Ｂを参照すれば，基板１１０上にはパシベーション層２７０が形成される。以後，ドレイン電極２６３が露出されるようにパシベーション層２７０にコンタクトホール２７２が形成される。コンタクトホール２７２が形成された後，パシベーション層２７０の上部に表示用発光素子（ＬＥＤ）のアノード電極として使用される下部電極層２８０が形成される。ここで，下部電極層２８０は，コンタクトホール２７２を通じてドレイン電極２６３と電気的に接続される。それと同時に，テスト用画素領域に形成されたパシベーション層２７０上にはテスト用電源線１２８が所定間隔を有するように形成される。この時，テスト用電源線１２８は，下部電極層２８０の形成と同時に同じマスクにより形成される。
【００７０】
次に，図６Ｃを参照すれば，下部電極層２８０とテスト用電源線１２８及びパシベーション層２７０上に画素定義膜２８５が形成される。
【００７１】
画素定義膜２８５には画素領域を区画するための開口部が形成され，表示部１２０の領域に形成された開口部に表示用発光素子（ＬＥＤ）が形成されると同時にテスト用画素部１２６の領域に形成された開口部にテスト用発光素子（ＬＥＤ’）が形成される。この時，テスト用発光素子（ＬＥＤ’）は，表示部１２０の表示用発光素子（ＬＥＤ）の形成と同時に同じマスクにより形成される。
【００７２】
そして，表示用発光素子（ＬＥＤ）及びテスト用発光素子（ＬＥＤ’）上には，表示用発光素子（ＬＥＤ）及びテスト用発光素子（ＬＥＤ’）のカソード電極として使用される上部電極層（ＶＳＳ）が形成される。この時，上部電極層（ＶＳＳ）は，第２電源線１５２に電気的に接続される。
【００７３】
かかる第１実施形態に係る発光表示装置は，表示部１２０に走査信号及びデータ信号を供給して各表示用画素１２１の表示用発光素子（ＬＥＤ）を発光させると同時に，表示部１２０と独立したテスト用画素部１２６にテスト用電源供給パッド（ＴＰＶｄｄ）を通じてテスト用電源（Ｖｔｅｓｔ）を供給してテスト用発光素子（ＬＥＤ’）を発光させる。この時，テスト用発光素子（ＬＥＤ’）の発光特性は，表示部１２０に供給されるテスト信号と同一のテスト用電源（Ｖｔｅｓｔ）をテスト用電源供給パッド（ＴＰＶｄｄ）に供給してテスト用発光素子（ＬＥＤ’）に流れる電流を測定して評価したり，また，テスト用発光素子（ＬＥＤ’）の発光による暗点や明点，むらなどの不良だけでなく輝度低下などの不良を評価することができる。
【００７４】
したがって，第１実施形態に係る発光表示装置は，テスト用発光素子（ＬＥＤ’）の発光特性を用いて表示部１２０に形成された表示用発光素子（ＬＥＤ）の発光特性を評価することができる。即ち，第１実施形態に係る発光表示装置は，テスト用発光素子（ＬＥＤ’）の発光特性を用いて，表示部１２０におけるトランジスタの影響を除外した表示用発光素子（ＬＥＤ）だけの発光特性を評価することができる。
【００７５】
図７は，第２実施形態に係る発光表示装置を示す図である。  
図７を参照すれば，第２実施形態に係る発光表示装置は，テスト用画素部１２６以外は上述した第１実施形態に係る発光表示装置と同じ構成要素を有する。したがって，第２実施形態に係る発光表示装置では，テスト用画素部１２６を除外した他の構成要素についての説明は省略する。
【００７６】
図８は，図７に示されたＢ部分を示す図であり，図９Ａ〜図９Ｃは，図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【００７７】
図８及び図９Ａ〜図９Ｃを参照すれば，表示部１２０とテスト用画素部１２６の製造方法は，バッファー層２１０上にテスト用電源線１２８がテスト用画素部１２６の全体領域に形成されることの以外は，図５Ａ〜図５Ｃについての説明と同様である。
【００７８】
したがって，テスト用画素部１２６の全領域に形成されるテスト用電源線１２８は，表示部１２０の画素電源線（ＶＤＤ）の形成と同時に同じマスクによりバッファー層２１０上に形成される。それによって，テスト用画素部１２６のテスト用発光素子（ＬＥＤ）は，テスト工程の際，独立的に発光されることではなく同時に発光されることになる。したがって，第２実施形態に係る発光表示装置は，基板１１０上に形成されるテスト用電源供給パッド（ＴＰＶｄｄ）の数を減少させることができる。
【００７９】
図１０Ａ〜図１０Ｃは，図８に示されたＩＩ−ＩＩ’線に沿って切断した断面を示す他の形態の断面図である。
【００８０】
図８及び図１０Ａ〜図１０Ｃを参照すれば，表示部１２０とテスト用画素部１２６の製造方法は，パシベーション層２７０上にテスト用電源線１２８がテスト用画素部１２６の全体領域に形成されること以外は，図６Ａ〜図６Ｃについての説明と同様である。
【００８１】
したがって，テスト用画素部１２６の全領域に形成されるテスト用電源線１２８は，表示部１２０に形成される下部電極層２８０の形成と同時に同じマスクにより形成される。それによって，テスト用画素部１２６のテスト用発光素子（ＬＥＤ）は，テスト工程の際，独立的に発光されることではなく同時に発光されることになる。したがって，第２実施形態に係る発光表示装置は，基板１１０上に形成されるテスト用電源供給パッド（ＴＰＶｄｄ）の数を減少させることができる。
【００８２】
かかる第２実施形態に係る発光表示装置は，表示部１２０に走査信号及びデータ信号を供給して各表示用画素１２１の表示用発光素子（ＬＥＤ）を発光させる。これと同時に，表示部１２０と独立したテスト用画素部１２６にテスト用電源供給パッド（ＴＰＶｄｄ）を通じてテスト用電源（Ｖｔｅｓｔ）を供給してテスト用発光素子（ＬＥＤ’）を発光させる。この時，テスト用発光素子（ＬＥＤ’）の発光特性は，表示部１２０に供給されるテスト信号と同じテスト用電源（Ｖｔｅｓｔ）をテスト用電源供給パッド（ＴＰＶｄｄ）に供給してテスト用発光素子（ＬＥＤ’）に流れる電流を測定して評価したり，またはテスト用発光素子（ＬＥＤ）の発光による暗点や明点，むらなどの不良だけではなく輝度低下などの不良を評価することができる。
【００８３】
したがって，第２実施形態に係る発光表示装置は，テスト用発光素子（ＬＥＤ’）の発光特性を用いて表示部１２０に形成された表示用発光素子（ＬＥＤ）の発光特性を評価することができる。即ち，第２実施形態に係る発光表示装置は，テスト用発光素子（ＬＥＤ’）の発光特性を用いて，表示部１２０におけるトランジスタの影響を除外した表示用発光素子（ＬＥＤ）だけの発光特性を評価することができる。
【００８４】
図１１は，第３実施形態を示す図であって，図７に示されたＢ部分の他の形態を示す図である。図１２は，図１１に示されたＩＩＩ−ＩＩＩ’線に沿って切断した断面を示す断面図である。
【００８５】
図１１及び図１２を参照すれば，第３実施形態に係る発光表示装置は，第２電源（ＶＳＳ）を表示部１２０とテスト用画素部１２６に分離して形成することの以外は，上述した第２実施形態と同じ構成要素を有する。したがって，第３実施形態に係る発光表示装置では，第２電源（ＶＳＳ）を除外した他の構成要素についての説明は省略する。
【００８６】
第２電源（ＶＳＳ）は，表示用第２電源（ＶＳＳ）とテスト用第２電源（ＴＶＳＳ）を有する。そして，基板１１０上には，表示用第２電源（ＶＳＳ）と電気的に接続される表示用第２電源供給パッド（ＰＶｓｓ）及びテスト用第２電源（ＴＶＳＳ）と電気的に接続されるテスト用第２電源供給パッド（ＴＰＶｓｓ）が形成される。
【００８７】
詳細には，表示用第２電源（ＶＳＳ）は，表示部１２０に対応する基板１１０の表示用画素領域のみに形成される。この表示用第２電源（ＶＳＳ）は，表示部１２０の各表示用画素１２１に含まれる表示用発光素子（ＬＥＤ）のカソード電極に電気的に接続される。それによって，表示用第２電源（ＶＳＳ）は，表示用第２電源供給パッド（ＰＶｓｓ）から供給される表示用第２電圧を表示部１２０の表示用発光素子（ＬＥＤ）に供給する。そして，テスト用第２電源（ＴＶＳＳ）は，テスト用画素部１２６に対応する基板１１０のテスト用画素領域のみに形成される。このテスト用第２電源（ＴＶＳＳ）は，テスト用画素部１２６のテスト用発光素子（ＬＥＤ’）のカソード電極に電気的に接続される。それによって，テスト用第２電源（ＴＶＳＳ）は，テスト用第２電源供給パッド（ＴＰＶｓｓ）から供給されるテスト用第２電圧をテスト用画素部１２６のテスト用発光素子（ＬＥＤ’）に供給する。
【００８８】
図１３は，第４実施形態を示す図であって，図１に示されたＡ部分の他の形態を示す図である。図１４は，図１３に示されたＩＶ−ＩＶ’線に沿って切断した断面を示す断面図である。
【００８９】
図１３及び図１４を参照すれば，第４実施形態に係る発光表示装置は，第２電源（ＶＳＳ）及びテスト用電源線１２８の以外は，上述した第２実施形態と同じ構成要素を有する。したがって，第４実施形態に係る発光表示装置では，第２電源（ＶＳＳ）及びテスト用電源線１２８を除外した他の構成要素についての説明は省略する。
【００９０】
第２電源（ＶＳＳ）は，表示用第２電源（ＶＳＳ）とテスト用第２電源（ＴＶＳＳ）を有する。そして，基板１１０上には，表示用第２電源（ＶＳＳ）と電気的に接続される表示用第２電源供給パッド（ＰＶｓｓ）及びテスト用第２電源（ＴＶＳＳ）と電気的に接続されるテスト用第２電源供給パッド（ＴＰＶｓｓ）が形成される。
【００９１】
詳細には，表示用第２電源（ＶＳＳ）は，表示部１２０に対応する基板１１０の表示用画素領域のみに形成される。この表示用第２電源（ＶＳＳ）は，表示部１２０の各表示用画素１２１に含まれる表示用発光素子（ＬＥＤ）のカソード電極に電気的に接続される。それによって，表示用第２電源（ＶＳＳ）は，表示用第２電源供給パッド（ＰＶｓｓ）から供給される第２電圧を表示部１２０の表示用発光素子（ＬＥＤ）に供給する。そして，テスト用第２電源（ＴＶＳＳ）は，テスト用画素部１２６に対応する基板１１０のテスト用画素領域のみに形成される。このテスト用第２電源（ＴＶＳＳ）は，テスト用画素部１２６のテスト用発光素子（ＬＥＤ’）のカソード電極に電気的に接続される。それによって，テスト用第２電源（ＴＶＳＳ）は，テスト用第２電源供給パッド（ＴＰＶｓｓ）から供給されるテスト用第２電圧をテスト用発光素子（ＬＥＤ’）のカソード電極に供給する。
【００９２】
テスト用電源線１２８は，テスト用画素領域に形成されたパシベーション層２７０上に所定間隔を有するように複数に形成される。即ち，複数のテスト用電源線１２８は，表示部１２０の領域およびテスト用画素部１２６の領域に独立的に形成される。この時，テスト用電源線１２８は，下部電極層２８０の形成と同時に同じマスクにより形成される。この複数のテスト用電源線１２８は，テスト用発光素子（ＬＥＤ’）のアノード電極に電気的に接続される。それによって，各テスト用電源線１２８は，テスト用電源供給パッド（ＴＰＶｄｄ）から供給されるテスト用電源をテスト用発光素子（ＬＥＤ’）のアノード電極に供給する。
【００９３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことはいうまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到しうることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００９４】
本発明は，トランジスタの影響を除外した発光素子のみの特性を測定できるようにした発光表示装置およびその製造方法として利用することができる。
【図面の簡単な説明】
【００９５】
【図１】第１実施形態に係る発光表示装置を示す図である。
【図２】図１に示された各表示用画素を示す回路図である。
【図３】図１に示された各テスト用画素を示す回路図である。
【図４】図１に示されたＡ部分を示す図である。
【図５Ａ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図５Ｂ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図５Ｃ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図６Ａ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図６Ｂ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図６Ｃ】図４に示されたＩ−Ｉ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図７】第２実施形態に係る発光表示装置を示す図である。
【図８】図７に示されたＢ部分を示す図である。
【図９Ａ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図９Ｂ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図９Ｃ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す断面図である。
【図１０Ａ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図１０Ｂ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図１０Ｃ】図８に示されたＩＩ−ＩＩ’線に沿って切断した断面の製造方法を段階的に示す他の形態の断面図である。
【図１１】第３実施形態に係り，図７に示されたＢ部分の他の形態を示す図である。
【図１２】図１１に示されたＩＩＩ−ＩＩＩ’線に沿って切断した断面を示す断面図である。
【図１３】第４実施形態に係り，図１に示されたＡ部分の他の形態を示す図である。
【図１４】図１３に示されたＩＶ−ＩＶ’線に沿って切断した断面を示す断面図である。
【符号の説明】
【００９６】
Ｃ     …キャパシター
Ｄ     …データ線
Ｍ１，Ｍ２   …第１，第２トランジスタ
Ｎ１   …第１ノード
Ｓ     …走査線
１１０  …基板
１２０  …表示部
１２１  …表示用画素
１２５  …画素回路
１２６  …テスト用画素部
１２７  …テスト用画素
１２８  …テスト用電源線
１３０  …走査駆動部
１４０  …データ駆動部
１５０，１５２  …第１，第２電源線
１６０  …パッド部
２１０  …バッファー層
２２１  …半導体層
２２１ｃ  …チャンネル
２２１ｄ  …ドレイン領域
２２１ｓ  …ソース領域
２３０  …ゲート絶縁膜
２４１  …ゲート電極
２５０  …層間絶縁物
２６１  …ソース電極
２６３  …ドレイン電極
２６５，２６７  …コンタクトホール
２７０  …パシベーション層
２７２  …コンタクトホール
２８０  …下部電極層
２８５  …画素定義膜
【図１】
2006072310.tif 000003
【図２】
2006072310.tif 000004
【図３】
2006072310.tif 000005
【図４】
2006072310.tif 000006
【図５Ａ】
2006072310.tif 000007
【図５Ｂ】
2006072310.tif 000008
【図５Ｃ】
2006072310.tif 000009
【図６Ａ】
2006072310.tif 000010
【図６Ｂ】
2006072310.tif 000011
【図６Ｃ】
2006072310.tif 000012
【図７】
2006072310.tif 000013
【図８】
2006072310.tif 000014
【図９Ａ】
2006072310.tif 000015
【図９Ｂ】
2006072310.tif 000016
【図９Ｃ】
2006072310.tif 000017
【図１０Ａ】
2006072310.tif 000018
【図１０Ｂ】
2006072310.tif 000019
【図１０Ｃ】
2006072310.tif 000020
【図１１】
2006072310.tif 000021
【図１２】
2006072310.tif 000022
【図１３】
2006072310.tif 000023
【図１４】
2006072310.tif 000024