(57)【要約】【課題】      実質的な開口率を高くし且つ光感度を向上させたＣＭＯＳイメージセンサとその製造方法を提供する。【解決手段】  フォトダイオードとリセットトランジスタとソースフォロワトランジスタとを有するピクセルを複数形成されるイメージセンサであって，各ピクセルは，フォトダイオードとリセットトランジスタとの間に電荷転送用のトランスファーゲートトランジスタを有し，リセットトランジスタとトランスファーゲートトランジスタとの接続ノードであるフローティング・ディフュージョン領域がソースフォロワトランジスタのゲートに接続される。そして，各ピクセルのリセットトランジスタ及びソースフォロワトランジスタが形成されるウエル領域の下に，フォトダイオード領域が埋め込まれる。さらに，フォトダイオード領域は，フローティング・ディフュージョン領域の少なくとも一部領域の下には形成されていない。【選択図】    図６
2006261411.tif 000002
【特許請求の範囲】
【請求項１】
少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ及びソースフォロワトランジスタの下に埋め込まれたフォトダイオード領域を有し，当該フォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。
【請求項２】
請求項１において，
前記フォトダイオード領域は，第１導電型の基板表面近傍から深さ方向に延びる第２導電型の第１のフォトダイオード領域と，当該第１のフォトダイオード領域から前記リセットトランジスタ及びソースフォロワトランジスタの下に延在して埋め込まれる第２導電型の第２のフォトダイオード領域とを有し，当該第２のフォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されることを特徴とするイメージセンサ。
【請求項３】
請求項１または２において，
前記ピクセルでは，前記フォトダイオード領域は，前記トランスファーゲートトランジスタの少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。
【請求項４】
少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ及びソースフォロワトランジスタの下に埋め込まれたフォトダイオード領域を有し，
隣接する第１及び第２のピクセルは，少なくとも前記リセットトランジスタとフローティング・ディフュージョン領域とソースフォロワトランジスタとを共有し，当該第１及び第２のピクセルのフォトダイオード領域は，前記共有されているフローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。
【請求項５】
請求項１または４において，
前記フローティング・ディフュージョン領域の上に，入射光を遮光する遮光膜が形成されていることを特徴とするイメージセンサ。
【請求項６】
請求項１または４において，
前記リセットトランジスタは，リセット電圧線に接続されたドレイン領域と前記フローティング・ディフュージョン領域に接続されたソース領域とを有し，
前記フォトダイオード領域は，前記リセットトランジスタのソース領域の下を除いて形成され，
当該ソース領域上には入射光を遮光する遮光膜が形成されていることを特徴とするイメージセンサ。
【請求項７】
請求項４において，
前記フォトダイオード領域は，第１導電型の基板表面近傍から深さ方向に延びる第２導電型の第１のフォトダイオード領域と，当該第１のフォトダイオード領域から前記リセットトランジスタ及びソースフォロワトランジスタの下に延在して埋め込まれる第２導電型の第２のフォトダイオード領域とを有し，当該第２のフォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されることを特徴とするイメージセンサ。
【請求項８】
請求項７において，
前記第１及び第２のピクセル領域の境界線上に，前記共有化されたフローティング・ディフュージョン領域が形成され，当該共有化フローティング・ディフュージョン領域に隣接して前記第１及び第２のピクセル領域内にトランスファーゲートトランジスタが形成され，
前記第１及び第２のピクセル内の第２のフォトダイオード領域は，前記境界線を挟んで線対称の形状を有することを特徴とするイメージセンサ。
【請求項９】
少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサにおいて，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ，ソースフォロワトランジスタ，またはセレクトトランジスタの下に埋め込まれたフォトダイオード領域を有し，
隣接する第１乃至第４のピクセルは，前記リセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとを共有し，
前記第１及び第２のピクセルは，第１のフローティング・ディフュージョン領域を共有し，前記第３及び第４のピクセルは，第２のフローティング・ディフュージョン領域を共有し，各ピクセルのフォトダイオード領域は，当該共有されているフローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成され，
前記第１及び第２のピクセルの境界に前記第１のフローティング・ディフュージョン領域が形成され，前記第３及び第４のピクセルの境界に前記第２のフローティング・ディフュージョン領域が形成され，前記第１乃至第４のピクセル内に，前記第１または第２のフローティング・ディフュージョン領域の両側にそれぞれのトランスファーゲートトランジスタを設けていることを特徴とするイメージセンサ。
【請求項１０】
少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記イメージセンサの製造方法は，
前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて，前記フォトダイオードの領域を基板内に埋め込んで形成する工程と，
前記埋め込まれたフォトダイオード領域の上に，前記リセットトランジスタ及びソースフォロワトランジスタのソース・ドレイン領域を形成する工程とを有することを特徴とするイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法に関し，特に，フォトダイオード領域をトランジスタ形成領域の下にまで延在させて埋め込んだイメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサには，ＣＣＤ（Charge Coupled Device）とＡＰＳ（Active Pixel Sensor）とがあり，ＡＰＳの代表例としてＣＭＯＳイメージセンサがある。ＣＣＤはビデオカメラなどに利用され，ＣＭＯＳイメージセンサは廉価版のデジタルスチルカメラなどに利用される。両者のうち，ＣＭＯＳイメージセンサは，ＣＭＯＳプロセスにより製造することができるので製造コストが低く，またＣＣＤイメージセンサに比較して消費電力が少なく携帯電話や携帯情報端末などの電池駆動のデバイスに使用されている。
【０００３】
ＣＭＯＳイメージセンサは，光電変換素子としてフォトダイオードを有し，そのフォトダイオードに蓄積された電荷の量をソースフォロワトランジスタなどにより読み出すことで，入射光強度を電気信号として取り出す。既に実用化されているＣＭＯＳイメージセンサは，フォトダイオードとリセットトランジスタとソースフォロワトランジスタとセレクトトランジスタからなる３トランジスタタイプのものである。そして，最近，フォトダイオードとリセットトランジスタとの間にトランスファーゲートトランジスタを設けた４トランジスタタイプのＡＰＳが提案されている。
【０００４】
４トランジスタ型ＡＰＳでは，トランスファーゲートトランジスタとリセットトランジスタとの接続点に浮遊拡散層からなるフローティング・ディフュージョン（ＦＤ）を設ける。そして，このフローティング・ディフュージョンをリセットトランジスタによりリセットレベルにした後，トランスファーゲートトランジスタを導通させてフォトダイオード領域に蓄積された電荷をフローティング・ディフュージョンに転送させそのポテンシャルを変化させ，このポテンシャルの変化をソースフォロワトランジスタを介して信号線に取り出す。フローティング・ディフュージョンにおけるリセット時のポテンシャルとフォトダイオードからの電荷転送時のポテンシャルとの差を検出することにより，ノイズ除去された信号を取り出すことができる。
【０００５】
３トランジスタ型と４トランジスタ型ＡＰＳについては，たとえば，以下の特許文献１に記載されている。
【０００６】
さらに，フォトダイオードのオーバーフローを防止するためにオーバーフロードレイントランジスタを追加した５トランジスタ型ＡＰＳも提案されている。オーバーフロードレイントランジスタを制御することにより，フォトダイオードによる積分開始時間を制御することができ，グローバルシャッター方式の採用が可能になる。
【０００７】
このように，高性能化するに伴いピクセル内のトランジスタの数が増加し，フォトダイオード領域のピクセル面積に対する面積比率が低下し，いわゆる開口率の低下を招いている。それを解決するために，隣接ピクセル間でトランジスタなどの素子を共通化することが提案されている。
【０００８】
さらに，開口率の低下を防止するために，フォトダイオード領域をピクセル内のトランジスタ形成領域の下に埋め込む構成も提案されている。例えば，特許文献１に記載されるとおりである。
【０００９】
図１は，特許文献１に記載されたＣＭＯＳイメージセンサの断面図である。Ｐ型半導体基板５１上に形成されたＰ型エピタキシャル層５２上に，トランスファートランジスタＴＧのゲート電極５５と，リセットトランジスタのゲート電極５８と，ソースフォロワトランジスタのゲート電極６１とが，ゲート酸化膜５６，６３，６１を介して形成され，それらゲート電極の両側にソース・ドレイン領域５７，５９，６０，６２が設けられている。そして，エピタキシャル層５２の表面から深さ方向に高濃度Ｎ型のフォトダイオード領域５３が形成され，そのフォトダイオード領域５３は，トランスファーゲートトランジスタ，リセットトランジスタ，ソースフォロワトランジスタの下にも延在して埋め込まれている。また，フォトダイオード領域５３は，エピタキシャル層５２の表面に形成された高濃度のＰ＋領域により，表面の絶縁膜５４から離間されて埋め込まれており，この絶縁膜５４からのリーク電流による暗電流を抑制することができる。
【００１０】
このように，特許文献１に記載されたＣＭＯＳイメージセンサは，フォトダイオード領域をピクセル内のトランジスタ形成領域の下に重ねて埋め込むことで，開口率の低下を防止し，光感度を向上させている。
【特許文献１】特開２００２−１６２４３号公報（２００２年１月１８日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら，特許文献１に記載されたＣＭＯＳイメージセンサは，ピクセル内のトランジスタ形成領域の全領域の下にＮ型のフォトダイオード領域５３を埋め込んでいる。特に，トランスファーゲートトランジスタＴＧやフローティング・ディフュージョン５７の直下にＮ型のフォトダイオード領域５３が形成されているので，トランスファーゲートトランジスタＴＧの閾値電圧Ｖｔｈを低く抑えることが困難になると共に，フローティング・ディフュージョン５７の接合容量が増加してしまう。その理由は，埋め込まれたＮ型フォトダイオード領域５３を表面のＮ型のソース・ドレイン領域と電気的に分離するために，両者の間のＰ型エピタキシャル層５２の不純物濃度を高くする必要があるからである。この高濃度のＰ型エピタキシャル層により，トランスファーゲートトランジスタのチャネル領域の濃度が高くなり，閾値電圧が高くなる。トランスファーゲートトランジスタの閾値電圧が高くなると，フォトダイオード領域５３からフローティング・ディフュージョン５７への電荷転送効率が低下し，感度低下を招く。また，Ｎ型フローティング・ディフュージョン５７が形成されるＰ型エピタキシャル層５２の濃度が高いため，フローティング・ディフュージョン５７の接合容量が高くなる。接合容量が高くなると，フォトダイオード領域５３からの転送電荷に対応するフローティング・ディフュージョン領域の電圧変化の割合が小さくなり，感度低下を招く。
【００１２】
さらに，特許文献１に記載されたＣＭＯＳイメージセンサでは，フローティング・ディフュージョン領域５７の下にもＮ型フォトダイオード領域５３を埋め込んでいるので，隣接するピクセルでトランスファーゲートトランジスタ，リセットトランジスタ，ソースフォロワトランジスタなどを共有化して開口率を高める構成に適していない。つまり，トランジスタ共有型のＣＭＯＳイメージセンサでは，フローティング・ディフュージョン領域５７を隣接するピクセルのフォトダイオード領域が共有するが，フローティング・ディフュージョン領域５７の下に一方のピクセルのフォトダイオード領域５３が設けられると，他方のピクセルのフォトダイオード領域をそこには設けることができず，両ピクセルのフォトダイオード領域の形状が同一にならず，ピクセル間でフォトダイオード領域の形状が不均一になる。かかる不均一は，ピクセル毎の検出信号のばらつきを招き好ましくない。
【００１３】
そこで，本発明の目的は，実質的な開口率を高くし且つ光感度を向上させたＣＭＯＳイメージセンサとその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために，本発明の第１の側面によれば，少なくともフォトダイオードとリセットトランジスタとソースフォロワトランジスタとを有するピクセルを複数形成されるイメージセンサであって，各ピクセルは，フォトダイオードとリセットトランジスタとの間に電荷転送用のトランスファーゲートトランジスタを有し，リセットトランジスタとトランスファーゲートトランジスタとの接続ノードであるフローティング・ディフュージョン領域がソースフォロワトランジスタのゲートに接続されている。そして，各ピクセルのリセットトランジスタ及びソースフォロワトランジスタが形成されるウエル領域の下に，フォトダイオード領域が埋め込まれる。さらに，フォトダイオード領域は，フローティング・ディフュージョン領域の少なくとも一部領域の下には形成されていない。
【００１５】
この構成によれば，フォトダイオード領域がリセットトランジスタ及びソースフォロワトランジスタが形成されるウエル領域の下に形成されているので，フォトダイオード領域の面積を大きくすることができ，開口率を高くすることができる。さらに，フローティング・ディフュージョン領域が形成されるウエル領域の下には少なくとも一部領域においてフォトダイオード領域が形成されない。それにより，ウエル領域の不純物濃度を高くする必要がなく，フローティング・ディフュージョン領域の接合容量を低くして電荷に対する電圧変化を大きくすることができ，光検出感度を高くすることができる。
【００１６】
上記発明の第１の側面において，好ましい実施例では，トランスファーゲートトランジスタ領域の少なくとも一部領域の下にはフォトダイオード領域が形成されていない。そのため，そこのウエル領域の不純物濃度を高くする必要がなく，トランスファーゲートトランジスタの閾値電圧を低くして電荷転送効率を上げることができる。
【００１７】
上記の目的を達成するために，本発明の第２の側面によれば，少なくともフォトダイオードとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，各ピクセルは，フォトダイオードとリセットトランジスタとの間に電荷転送用のトランスファーゲートトランジスタを有し，リセットトランジスタとトランスファーゲートトランジスタとの接続ノードであるフローティング・ディフュージョン領域がソースフォロワトランジスタのゲートに接続されている。そして，各ピクセルのリセットトランジスタ及びソースフォロワトランジスタが形成されるウエル領域の下に，フォトダイオード領域が埋め込まれる。さらに，隣接する第１及び第２のピクセルは，少なくともリセットトランジスタとフローティング・ディフュージョン領域とソースフォロワトランジスタとを共有し，第１及び第２のピクセルのフォトダイオード領域は，上記共有されているフローティング・ディフュージョン領域の少なくとも一部領域の下には形成されていない。
【００１８】
かかる構成にすることで，共有のフローティング・ディフュージョン領域にそれぞれのトランスファーゲートトランジスタを介して接続されるフォトダイオード領域の形状を，第１及び第２のピクセルにおいて同等にすることができ，ピクセル間の検出信号を均一化できる。
【００１９】
上記第２の側面において，好ましい実施例では，共有のフローティング・ディフュージョン領域の上には，遮光膜が形成される。フローティング・ディフュージョン領域の下にはフォトダイオード領域が形成されていないので，その上に遮光膜を形成しても光感度低下にはならない。さらに，フローティング・ディフュージョン領域への入射光をカットすることで，検出信号に雑音が加えられるのを抑制することができる。
【発明の効果】
【００２０】
本発明によれば，イメージセンサにおいて，ピクセルの実質的な開口率が高くなり光感度を高くすることができる。
【発明を実施するための最良の形態】
【００２１】
以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【００２２】
図２は，４トランジスタ型ＡＰＳの回路図である。図２には，２行，１列に配列された２つのピクセルＰＸ１，ＰＸ２が示される。ピクセルＰＸ１，ＰＸ２は，フォトダイオードＰＤ１，ＰＤ２と，４個のトランジスタで構成される。４個のトランジスタは，リセット電圧ＶＲに接続されるリセットトランジスタＲＳＴと，同じくリセット電圧ＶＲに接続されるソースフォロワトランジスタＳＦと，ソースフォロワトランジスタＳＦと信号線ＳＧＬとの間のセレクトトランジスタＳＬＣＴと，リセットトランジスタＲＳＴとフォトダイオードＰＤとの間に設けられるトランスファーゲートトランジスタＴＧである。そして，トランスファーゲートトランジスタＴＧはフォトダイオードＰＤのカソード側に接続される。また，リセットトランジスタＲＳＴとトランスファーゲートトランジスタＴＧとの接続ノードは，フローティング・ディフュージョンＦＤ１，ＦＤ２であり，ソースフォロワトランジスタＳＦのゲートに接続される。
【００２３】
図３は，４トランジスタ型ＡＰＳの動作波形図である。仮にピクセルＰＸ１が選択される場合について説明する。まず，選択線ＳＬＣＴ１（図３中Select）をＨレベルに駆動してセレクトトランジスタＳＬＣＴを導通させた状態で，リセット線ＲＳＴ１をＨレベルに駆動してリセットトランジスタＲＳＴを導通させ，フローティング・ディフュージョンＦＤ１をリセット電圧レベルＶＲにリセットする。このリセットレベルがノイズ信号としてソースフォロワトランジスタＳＦとセレクトトランジスタＳＬＣＴを介して信号線ＳＧＬ（図３中Signal）に出力される。その後，トランスファーゲートトランジスタＴＧが導通すると，フォトダイオードＦＤのカソードに蓄積された電子からなる電荷がフローティング・ディフュージョンＦＤ１に転送され，フローティング・ディフュージョンＦＤの電圧が低下する。この電圧低下ΔＶは，転送された電荷量Ｑをフローティング・ディフュージョンＦＤの寄生容量Ｃで除したものになる。この低下したフローティング・ディフュージョンＦＤのレベルが，検出信号として信号線ＳＧＬに出力される。図示しない出力回路は，前述のノイズ信号と検出信号とのレベル差ΔＶを検出し，ピクセルの光強度信号として出力する。
【００２４】
このように，検出される光強度信号ΔＶを大きくするためには，フォトダイオードに入射する光の量を増やして光電変換効率を高め，フローティング・ディフュージョンＦＤの寄生容量Ｃを小さくすることが必要である。
【００２５】
図４は，共有４トランジスタ型のＡＰＳの回路図である。図２に示した４トランジスタ型ＡＰＳでは，各ピクセルに４個のトランジスタが設けられる。そのため，ピクセル面積当たりのフォトダイオードが形成される面積の比率である開口率が低下する。それを解決するために，図４のセンサーでは，隣接するピクセルで，リセットトランジスタＲＳＴとソースフォロワトランジスタＳＦとセレクトトランジスタＳＣＬＴとを共有する。共有領域ＳＨＡＲＥＤにこれら３つのトランジスタを形成すれば，２つのピクセルにつき５個のトランジスタを設ければ良く，１ピクセル当たり２．５個のトランジスタとなり，上記の開口率の低下を抑えることができる。
【００２６】
この共有４トランジスタ型ＡＰＳの動作は，図３と同様であり，セレクトトランジスタＳＬＣＴを導通させた状態で，リセットトランジスタＲＳＴによりフローティング・ディフュージョンＦＤ１，ＦＤ２をリセットし，その状態でノイズ信号を読み出し，その後トランスファーゲート信号ＴＧ１によりフォトダイオードＦＤ１側のトランスファーゲートトランジスタＴＧを導通させて検出信号を読み出す。更に，もう一つのピクセルの信号を読み出すために，上記と同じ動作を繰り返す。つまり，各ピクセルの信号の読み出しにおいて，共有化された３つのトランジスタがそれぞれ利用される。
【００２７】
［第１の実施の形態］
図５は，第１の実施の形態におけるピクセルのレイアウト図である。第１の実施の形態は，図２の４トランジスタ型ＡＰＳに対応する。図５には，上下に２つのピクセルＰＸ１，ＰＸ２のレイアウトが示されている。各ピクセルＰＸ１，ＰＸ２は，例えばシャロー・トレンチ・アイソレーションからなる分離溝構造ＳＴＩでそれぞれ分離され，各ピクセルには，フローティング・ディフュージョン領域ＦＤと，トランスファーゲートトランジスタＴＧと，リセットトランジスタＲＳＴと，ソースフォロワトランジスタＳＦと，セレクトトランジスタＳＬ（レイアウトではＳＬで表記する）とが設けられている。各トランジスタは，ゲート電極ＴＧｇ，ＲＳＴｇ，ＳＦｇ，ＳＬｇを有し，そのソース・ドレイン領域は太枠で示され，ピクセル内の分離溝構造はＳＴＩｐで示されている。なお、トランスファーゲートトランジスタＴＧのソースはフォトダイオード領域ＰＤである。同トランジスタのドレインはフローティング・ディフュージョン領域ＦＤに相当する。
【００２８】
更に，各ピクセルＰＸ１，ＰＸ２には，フォトダイオード領域ＰＤが，上記のフローティング・ディフュージョン領域ＦＤとトランジスタが形成されていない基板表面近傍に形成され，更に，フォトダイオード領域ＰＤが，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下を除く領域に埋め込まれている。つまり，フォトダイオード領域ＰＤが，リセットトランジスタＲＳＴと，ソースフォロワトランジスタＳＦと，セレクトトランジスタＳＬの下にも埋め込まれている。レイアウト図では，フォトダイオード領域ＰＤは，左斜めパターンで示されている。この断面構造については，後述する第２の実施の形態と共に詳述する。
【００２９】
第１の実施の形態では，ピクセル内のフォトダイオード領域ＰＤが，トランジスタなどが形成されていない基板表面近傍に加えて，リセットトランジスタＲＳＴと，ソースフォロワトランジスタＳＦと，セレクトトランジスタＳＬの下にも埋め込まれているので，開口率を高くすることができる。さらに，図中左斜めパターンＰＤはＴＧ，ＦＤには設けられていない。すなわち，埋設されるフォトダイオード領域ＰＤは，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下には形成されていないので，それらのフローティング・ディフュージョン領域ＦＤとトランジスタＴＧとが形成されるＰ型ウエル領域の不純物濃度を低くすることができる。それによりトランスファーゲートトランジスタＴＧの閾値電圧を低く抑え，フローティング・ディフュージョン領域ＦＤの接合容量を小さく抑えることができる。
【００３０】
［第２の実施の形態］
図６は，第２の実施の形態におけるピクセルのレイアウト図である。第２の実施の形態は，図４の共有４トランジスタ型ＡＰＳに対応する。図６にも，上下に２つのピクセルＰＸ１，ＰＸ２のレイアウトが示されている。各ピクセルＰＸ１，ＰＸ２は，例えばシャロー・トレンチ・アイソレーションからなる分離溝構造ＳＴＩでそれぞれ分離されている。また，両ピクセルＰＸ１，ＰＸ２は，フローティング・ディフュージョン領域ＦＤと，リセットトランジスタＲＳＴと，ソースフォロワトランジスタＳＦと，セレクトトランジスタＳＬとを共有し，両ピクセルは，フローティング・ディフュージョン領域ＦＤの上下両側に，それぞれトランスファーゲートトランジスタＴＧを有する。そして，共有フローティング・ディフュージョン領域ＦＤは，両ピクセルＰＸ１，ＰＸ２の境界上に配置されている。
【００３１】
図６においても，各トランジスタは，ゲート電極ＴＧｇ，ＲＳＴｇ，ＳＦｇ，ＳＬｇを有し，そのソース・ドレイン領域は太枠で示され，ピクセル内の分離溝構造はＳＴＩｐで示されている。トランスファーゲートトランジスタＴＧのソースはフォトダイオード領域ＰＤである。同トランジスタのドレインはフローティング・ディフュージョン領域ＦＤに相当し、２つのピクセルで共通のノードとなっている。
【００３２】
第２の実施の形態でも，フォトダイオード領域ＰＤは，トランジスタなどが形成されていない部分で基板表面近傍に形成され，さらに，ソースフォロワトランジスタＳＦと，リセットトランジスタＲＳＴの一部と，セレクタトランジスタＳＬの一部の下にも配置されている。但し，フローティング・ディフュージョン領域ＦＤと，トランスファーゲートトランジスタＴＧ１，ＴＧ２と，リセットトランジスタＲＳＴのソース領域及びセレクトトランジスタＳＬのドレイン領域の下には，フォトダイオード領域ＰＤは埋め込まれていない。領域ＰＤを埋め込まないことにより，フローティング・ディフュージョン領域ＦＤの接合容量を低く抑え，トランスファーゲートトランジスタＴＧ１，ＴＧ２の閾値電圧を低く抑えることができる。さらに，フローティング・ディフュージョン領域ＦＤに接続されるリセットトランジスタＲＳＴのソース領域の下にもフォトダイオード領域ＦＤが形成されない。また，上下のピクセル内のフォトダイオード領域ＰＤの形状を同じにするために，ピクセルＰＸ２内のセレクトトランジスタＳＬのソース領域の下にも，フォトダイオード領域ＦＤは形成されていない。そして，共有化されているリセットトランジスタＲＳＴのソース領域とセレクトトランジスタＳＬのドレイン領域の上には入射光を遮光する遮光膜を形成して，ノイズを除去するようにしている。遮光膜は，次の詳細図で示す。
【００３３】
図７は，第２の実施の形態におけるピクセルの詳細レイアウト図である。また，図８は，その断面図である。図７には，（ａ）第３メタル層以外の全ての層構造を示したレイアウト図と，（ｂ）分離溝構造と，フォトダイオード領域ＰＤと，各トランジスタのポリシリコンゲートとを示したレイアウト図と，（ｃ）フォトダイオード領域ＰＤと第３メタル層Ｍ３Ｌを示したレイアウト図とが示されている。また，図８には，左側にピクセルの断面図，中央にピクセルアレイＰＸＡＲＹの周囲の断面図，そして，右側に周辺回路の断面図がそれぞれ示されている。
【００３４】
図７の一点鎖線Ａ−Ｂに沿った断面図が，図８の右側に示されている。図７のレイアウト図は，図６とほぼ同じであるが，唯一，各ピクセル内にそれぞれフローティング・ディフュージョン領域ＦＤ１，ＦＤ２が上下の２つのピクセルそれぞれに設けられ，それらがポリシリコン層POLYにより接続されていることが異なっている。一点鎖線Ａ−Ｂに沿って，その構造について以下説明する。
【００３５】
図８の断面図において，点Ａはピクセル側の分離溝構造ＳＴＩ２上に位置し，そこからポリシリコン層ＰＯＬＹがフローティング・ディフュージョン領域ＦＤのＮ型コンタクト領域ＦＤＮ０に接続され，更に第３のＰ型ウエル領域ＰＷ３内のＮ型ライトドープ領域ＮＬＤ，トランスファーゲートトランジスタＴＧのポリシリコンゲート電極，第１のフォトダイオード領域ＰＨＤ１，第２のフォトダイオード領域ＰＨＤ２が形成されている。ここで，フォトダイオード領域ＰＤは，図８に示されるとおり，基板表面近傍に形成されて深さ方向に延びるＮ型の第１のフォトダイオード領域ＰＨＤ１と，基板深く埋設されているＮ型の第２のフォトダイオード領域ＰＨＤ２とを有する。そして，第２のフォトダイオード領域ＰＨＤ２は，図７に示されるとおり，一部の領域を除いて，ピクセル内全面に延在している。特に，第２の領域ＰＨＤ２は，ピクセル内のソースフォロワトランジスタＳＦの下，セレクトトランジスタＳＬＣＴの下，リセットトランジスタＲＳＴのソース領域を除く領域の下にそれぞれ延在して設けられる。
【００３６】
第２のフォトダイオード領域ＰＨＤ２は，ピクセル内のフローティング・ディフュージョン領域ＦＤ１，ＦＤ２の下及びトランスファーゲートトランジスタＴＧ１，ＴＧ２の下（図８の領域Ｒ１）には設けられておらず，リセットトランジスタＲＳＴのソース領域Ｓ１の下（図８の領域Ｒ２）にも，設けられていない。リセットトランジスタＲＳＴのソース領域Ｓ１は，フローティング・ディフュージョン領域ＦＤと接続されるので，第２の領域ＰＨＤ２を重ねないのが望ましい。それに伴い，下側のピクセル内のセレクトトランジスタＳＬＣＴの一部領域Ｓ２の下にも，第２のフォトダイオード領域ＰＨＤ２は設けられていない。これにより，上下のピクセルの第２のフォトダイオード領域ＰＨＤ２の形状を同じにすることができる。
【００３７】
更に，図８の断面Ａ−Ｂには，ビアＭ１Ｃ１に接続されたＮ型コンタクト領域ＦＤＮがあり，リセットトランジスタＲＳＴのゲートポリシリコン層，リセット電圧ＶＲに接続されるビアＭ１Ｃ１のＮ型コンタクト領域ＦＤＮ，ソースフォロワトランジスタＳＦのゲートポリシリコン層，Ｎ型コンタクト領域ＦＤＮ０が設けられている。第２のフォトダイオード領域ＰＨＤ２が形成されていない領域Ｒ２は，図７のソース領域Ｓ１に対応する。このソース領域Ｓ１は，フローティング・ディフュージョン領域ＦＤに図示しないメタル配線で接続されている。
【００３８】
図７のレイアウト図（ｂ）に示されるとおり，上下のピクセルのフローティング・ディフュージョン領域ＦＤ１，ＦＤ２は，ポリシリコン層POLYを介してソースフォロワトランジスタＳＦのゲート電極に接続されている。また，ソースフォロワトランジスタＳＦのソース領域はポリシリコン層POLYを介してセレクトトランジスタＳＬＣＴのドレイン領域に接続されている。また，セレクトトランジスタＳＬＣＴのソース領域は，図示しないメタル層を介して信号線ＳＧＬに接続される。
【００３９】
図７のレイアウト図（ｂ）に示されるとおり，フォトダイオード領域を構成する第１及び第２のフォトダイオード領域ＰＨＤ１，ＰＨＤ２は，共に，分離溝構造ＳＴＩ２から離間して設けられる。分離溝構造ＳＴＩ２近傍のリーク電流が暗電流として流れ込むのを防止するためである。
【００４０】
図７のレイアウト図（ｃ）に示されるとおり，トランスファーゲートトランジスタＴＧ１，ＴＧ２へのゲート線とセレクトトランジスタＳＬＣＴへのゲート線とは，水平方向に延在する第１のメタル層Ｍ１Ｌにより構成される。この第１のメタル層Ｍ１Ｌは，両トランジスタのゲートポリシリコン層に接続される。がまた，セレクトトランジスタＳＬＣＴのソース領域に接続される信号線ＳＧＬは，垂直方向に延びる第２のメタル層Ｍ２Ｌにより構成される。そして，各ピクセル内のフォトダイオード領域ＰＨＤ１，ＰＨＤ２が形成されていない領域上に，第３のメタル層Ｍ３Ｌによる遮光膜ＯＰＳが形成されている。特に，フローティング・ディフュージョン領域ＦＤ１，ＦＤ２上に遮光膜ＯＰＳを設けることで，そこに入射光によるノイズが発生するのを防止する。また，フローティング・ディフュージョン領域ＦＤ１に接続されるリセットトランジスタＲＳＴのソース領域Ｓ１上にも，第３メタル層Ｍ３Ｌによる遮光膜ＯＰＳが形成され，同様にして，セレクトトランジスタＳＬＣＴのソース領域Ｓ２上にも同様に遮光膜ＯＰＳが形成される。さらに，ピクセル間の周囲の領域上にも，第３メタル層による遮光膜ＯＰＳが設けられている。ピクセル間のクロストークを抑制するためである。
【００４１】
図７（ｃ）の第３のメタル層による遮光膜ＯＰＳは，上下のピクセルの境界線に対して線対称の形状を有する。これにより，上下のピクセルに対して同じ面積にわたり入射光が入射し，両ピクセル間の検出信号のばらつきをなくすことができる。この遮光膜ＯＰＳは，図８の断面図にも示されており，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧが形成される領域Ｒ１の上に位置している。
【００４２】
更に，図７のレイアウト図（ａ）と，図８の断面図に示されるとおり，第１のフォトダイオード領域ＰＨＤ１と基板表面との間には，高濃度のＰ型シールド領域P+shieldが形成されている。このシールド領域により，基板表面のシリコン酸化膜と第１のフォトダイオード領域PHD1とを分離し，フォトダイオード領域を完全に埋設する。基板表面のシリコン酸化膜からフォトダイオード領域を離間することで，シリコン酸化膜のリーク電流による暗電流を抑えている。
【００４３】
図５に示した第１の実施の形態は，両ピクセルＰＸ１，ＰＸ２内にフローティング・ディフュージョン領域ＦＤやトランジスタＲＳＴ，ＳＦ，ＳＬＣＴを設けているが，その断面構造は，図８と同等である。つまり，フォトダイオード領域が基板表面近傍のＮ型の第１のフォトダイオード領域ＰＨＤ１と，基板中に埋設されるＮ型の第２のフォトダイオード領域ＰＨＤ２とで構成され，第２のフォトダイオード領域ＰＨＤ２は，上記トランジスタＲＳＴ，ＳＦ，ＳＬＣＴの下にも埋設され，但しフローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下には設けられていない。それ以外の，構成は，第２の実施の形態の断面構造とほぼ同じである。
【００４４】
［第２の実施の形態のプロセス］
次に，図９〜図１１は第２の実施の形態におけるプロセス工程を示す断面図である。以下，イメージセンサの製造プロセスを説明する。この製造プロセスの説明により，イメージセンサの構造がより明確になる。
【００４５】
図９のプロセス（ｂ）では，Ｐ型シリコン基板Ｐ−Ｓｕｂの表面に素子分離STI(1)，STI(2)を，周辺回路領域とピクセル領域にそれぞれ形成する。具体的には，周辺回路部ではシリコン基板に約400nmのエッチングを行い、更に，ピクセル領域ではシリコン基板に約200nmのエッチングを行い、高密度プラズマCVD法によりシリコン酸化膜を形成し，化学的且つ機械的研磨を行って，シリコン酸化膜をエッチング溝内に埋め込み，素子分離構造STI(1),STI(2)を形成する。ここで，ピクセル領域に周辺回路領域よりも浅い素子分離構造STI(2)を形成するのは、後の工程でピクセルの読出しトランジスタ下部に形成される第２のフォトダイオード領域ＰＨＤ２の深さをできるだけ浅くして，光感度を上げるためである。
【００４６】
図９のプロセス（ｃ）では，周辺回路領域に第１のＰ型ウエル領域ＰＷ１のイオン注入を行う。まず，深くＰ型ウエル領域PW1-1を，ボロンB，エネルギー300k，濃度3E13，チルト角0度のイオン注入で形成する。周辺回路のＮチャネルトランジスタが形成されるＰ型ウエル領域ＰＷ１は，基板の低抵抗化のために，不純物濃度は3E13程度の高濃度が必要である。更に，周辺回路部に浅いＰ型ウエル領域PW1-2を，ボロンB，エネルギー30k，濃度約〜5E12，チルト角7度のイオン注入で形成する。このイオン注入は，周辺回路のＮチャネルトランジスタの閾値電圧Vtをコントロールするために行われる。
【００４７】
一方，周辺回路のＮ型ウエル領域（図示せず）を形成するために，リンP，エネルギー600k，濃度3E13，チルト角0度のイオン注入と，ヒ素As，エネルギー160k，濃度2〜3E13，チルト角7度のイオン注入を行う。
【００４８】
さらに，ピクセル部の第２のＰ型ウエル領域ＰＷ２が形成される。この第２のＰ型ウエル領域ＰＷ２は，ボロンB，エネルギー80k，濃度〜3E13，チルト角7度のイオン注入により形成される。そして，ピクセル部においてトランスファーゲートトランジスタＴＧのゲート電極及びフローティング・ディフュージョン領域ＦＤの下には第２のＰ型ウエル領域PW2のイオン注入は行わない。さらに，このイオン注入を，周辺回路部の第１のＰ型ウエル領域PW1-1の注入よりも低いエネルギーにして，第２のＰ型ウエル領域ＰＷ２を第１のＰ型ウエル領域よりも浅く形成している。これにより，後に形成する第２のフォトダイオード領域ＰＨＤ２を浅く形成することができる。
【００４９】
また、この第２のＰ型ウエル領域PW2のイオン注入は、ピクセル内の読出しトランジスタの閾値電圧Vtのコントロールも兼ねる。
【００５０】
さらに，ピクセル内のフォトダイオードPD，トランスファーゲートトランジスタTG、及びフローティング・ディフュージョン領域ＦＤに専用の第３のＰ型ウエル領域PW3を，ボロンB，エネルギー30k，濃度2E12，チルト角7度のイオン注入で形成する。この第３のＰ型ウエル領域PW3は，先の第１のウエル領域PW1内の周辺回路Ｎチャネルトランジスタの閾値コントロール濃度よりも１／２以下の濃度でボロンBを注入して、トランスファーゲートトランジスタTGの閾値電圧Vtをより低く形成する。トランスファーゲートトランジスタTGの閾値電圧Vtを低くすることにより、フォトダイオードPDからフローティング・ディフュージョン領域ＦＤへの電荷転送効率を高くすることができる。同時に、第３のP型ウエル領域ＰＷ３を基板濃度よりは高い濃度にすることで、トランスファーゲートトランジスタTGのチャネル部の電子に対するポテンシャルを高くして、フォトダイオードPDの飽和電荷量を多くする。また，第２のＰ型ウエル領域ＰＷ２よりも第３のＰ型ウエル領域ＰＷ３のほうが不純物濃度は低く，それによりトランスファーゲートトランジスタの閾値電圧を低くコントロールしている。
【００５１】
図９のプロセス（ｄ）では，ピクセル領域に第１のフォトダイオード領域PHD1を形成するイオン注入を行う。このイオン注入は，リンP，エネルギー207k，濃度1〜2E12，チルト角7度のイオン注入と，リンP，エネルギー135k，濃度1〜2E12，チルト角7度のイオン注入とからなる。このイオン注入により，先に形成した第３のＰ型ウエル領域PW3を打ち消して，フォトダイオードＰＤを構成する浅い領域の第１のN型拡散領域PHD1を形成する。
【００５２】
続いて，第１のフォトダイオード領域PHD1と重なり、その領域PHD1を囲む分離構造STI(2)の下まで広がった開口部をもつレジスタマスクを用いて、リンP，エネルギー325k，濃度1〜5E12，チルト角7度程度のイオン注入により、第２のN型拡散領域PHD2(Deep Photo Diode)を形成する。これが第２のフォトダイオード領域PHD2となる。このイオン注入の領域は，前述のレイアウト図に示されるとおりである。ピクセル領域では，分離構造STI(2)が浅く形成され，更に第２のＰ型ウエル領域ＰＷ２も浅く形成されているので，第２のフォトダイオード領域PHD2の深さを比較的浅くすることができる。
【００５３】
図１０のプロセス（ｅ）では，800℃程度の熱酸化により基板表面にゲート酸化膜ＧＯＸを約8nm形成し、その上にＣＶＤ法でポリシリコン膜ＰＯＬＹを180nm程度生成する。そして，周辺回路のＮチャネルトランジスタ部分のポリシリコン膜とピクセルのポリシリコン膜とにリンP，エネルギー20k，濃度4E15，チルト角7度のイオン注入を行い，800℃，60分程度のアニールを行って、ポリシリコン膜をＮ型にドープする。そして，ポリシリコン膜ＰＯＬＹをパターニングしてゲート電極とする。
【００５４】
その後，図１０のプロセス（ｆ）で，周辺回路のＮチャネルトランジスタ部分とピクセルにおいて，ゲート電極をマスクにして，リンＰ，エネルギー20k，濃度4E13，チルト角0度のイオン注入（ＬＤＤ：Light Doped Drain注入）を行い，ソース・ドレイン領域ＮＬＤを形成する。
【００５５】
次に，ピクセル内の第１のフォトダイオード領域ＰＨＤ１が形成されている基板表面にボロンB，エネルギー10k，濃度〜1E13，チルト角7度のイオン注入を行って、シールド拡散層P+shieldを形成し、フォトダイオードPDのＮ型拡散層ＰＨＤ１を埋め込み構造にする。つまり，第１のフォトダイオード領域ＰＨＤ１は，基板表面の酸化膜などから離間した構成となり，その酸化膜などによるリーク電流を原因とする暗電流を抑制することができる。
【００５６】
上記の構成により，フォトダイオードの受光領域が形成される深さは、次の通りである。第１のフォトダイオード領域PHD1では，基板表面近くの浅い領域まで拡散層ＰＨＤ１が形成されるので，フォトダイオードの空乏層は，浅い側で0.1μm程度の深さから基板の深い側に延びる。一方で，第２のフォトダイオード領域PHD2では，第２のＰ型ウエル領域PW2が0.3μm程度の深さのため，第２のフォトダイオード領域PHD2の空乏層は，浅い側で0.4μm程度の深さから基板の深い側に延び，深い側で1.0μm程度まで伸びる。つまり，第１のフォトダイオード領域PHD1は0,1〜0.4μｍ，第２のフォトダイオード領域PHD2は0.4〜1.0μｍである。
【００５７】
従って，シリコン中の光透過曲線から概算すると、第１のフォトダイオード領域PHD1の(単位面積あたりの)光感度と，第２のフォトダイオード領域PHD2のみでの(単位面積あたりの)光感度の比は、赤で〜65％,緑で〜58％,青で〜36％程度になる。これに対して，ピクセル領域で浅い第２のＰ型ウエル領域ＰＷ２の代わりに深い第１のＰ型ウエル領域ＰＷ１を形成し，その下に同様の第２のフォトダイオード領域PHD2を形成した場合、第２のフォトダイオード領域PHD2は1.0〜1.4um程度の深さになる。この場合、第２フォトダイオード領域PHD2の(単位面積あたりの)光感度は，上記の浅いPHD2の場合に比べて赤で55％，緑で48％，青で14％となる。つまり，本実施の形態のように，浅い第２のＰ型ウエル領域ＰＷ２の下に第２のフォトダイオード領域PHD2を埋め込んだほうが，光感度が大幅に向上することが理解できる。  図１０のプロセス（ｇ）では，周辺回路部のゲート電極にサイドウオールＳＷを形成する。そのために，まず，熱酸化により100nmのシリコン酸化膜を形成し，ピクセル内のトランジスタやフォトダイオードFD，フローティング・ディフュージョン領域ＦＤを覆うレジストを形成し，それをマスクにしてシリコン酸化膜の全面エッチングを行う。その結果，周辺回路部とピクセル領域のトランスファーゲートトランジスタへのゲート配線やリセットトランジスタへのゲート配線のゲート電極にはサイドウオールＳＷを形成する。また，ピクセル内にはサイドウオール用のシリコン酸化膜ＳＷ−ＳＩＯを残す。
【００５８】
その後，ピクセル内のリセットトランジスタRSTのソース・ドレイン領域，ソースフォロワトランジスタＳＦのソース・ドレイン領域に，コンタクト形成のための高濃度コンタクト領域ＦＤＮを，リンP，エネルギー15k，濃度〜2E15のN型イオン注入を行う。
【００５９】
図１１のプロセス（ｈ）では，周辺回路のNチャネルトランジスタ領域に，高濃度のソース・ドレイン領域NSDを形成するために，リンP，エネルギー13k，濃度2E15，チルト角7度のイオン注入を行う。そして，シリコン基板表面をフッ酸HFで処理した後、コバルトCoをスパッタリング法で形成し，〜520℃のラピッド・サーマル・アニールにより，ゲート電極とソース・ドレイン領域NSD上のシリコン表面にコバルトシリサイドCoSiを形成する。また、シリコン酸化膜上の未反応コバルト膜を除去して、更に，〜840℃のラピッド・サーマル・アニールを行う。
【００６０】
図１１のプロセス（ｉ）では，絶縁膜を形成しコンタクトホールを形成する。まず，プラズマCVDによるシリコン酸化膜PSIOを〜20nm程度と，プラズマCVDによるシリコン窒化膜PSINを〜70nm程度とを形成する。この２層絶縁膜の上に，HDP-CVD（High Density Plasma CVD）によるシリコン酸化膜HDP-SIOを〜1000nm程度形成し、表面をCMP研磨により平坦化する。そして，ピクセル内のコンタクト用注入を行った領域FDNに、コンタクトホールM1C1を形成する。また，ピクセル内のＰ型ウエル領域ＰＷ２へのコンタクトホールと，周辺回路内のコンタクトホールM1C2とを形成する。同時に，Ｐ型ウエル領域ＰＷ１へのコンタクトホールM1C2も形成される。なお，コンタクトホールM1C2は，先に形成したコバルトシリサイドCoSiが形成されている領域へのコンタクトホールであり，シリサイドがエッチングストッパとなるので，コンタクトホールM1C1とは異なるプロセスで形成される。
【００６１】
図１１のプロセス（ｊ）では，コンタクト開口後，チタンTi(〜30nm)と窒化チタンTiN(〜50nm)をスパッタ形成し、CVDによるタングステンW膜(〜300nm)を堆積してコンタクトホールを埋め込み、表面のTi/TiN/Wの３層膜をCMP研磨により除去して、コンタクトホール内にタングステンプラグを形成する。その後，Ｔi(〜30nm)/TiN(〜50nm)/Al(〜400nm)/Ｔi(〜5nm)/ＴiN(〜50nm)のスパッタ成膜とフォト・エッチング工程により，第１メタル配線M1Lを形成する。
【００６２】
そして，HDPプラズマ酸化膜HDP-SIO(〜750nm)とプラズマ酸化膜P-SIO(〜1100nm)の堆積とCMP研磨により第１メタル配線M1L上に平坦化された層間絶縁膜を形成する。この層間絶縁膜にビアVia1を形成し，前述のコンタクトのＷプラグの形成と第１メタル配線の形成と同様の工程により、ビアVia1内のWプラグと第２メタル配線M2Lを形成する。
【００６３】
さらに，第３メタル配線M3Lが形成され，遮光膜OPSとなる。遮光膜OPSは，図７（ｃ）に示した通りの領域に形成される。最後にカバー膜COVが形成され，そのカバー膜COVの上には，図９（ａ）に示されるように，オプティカルカラーフィルタＯＣＦと，マイクロレンズＭＬＺが形成される。
【００６４】
以上の通り，フォトダイオード領域を，基板表面近傍から深さ方向に延びる第１の領域PHD1と，ピクセル内のトランジスタが形成されるＰ型ウエル領域ＰＷ２の下に埋設される第２の領域PHD2とで構成し，第２の領域PHD2は，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下には設けないようにする。それにともない，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧが形成されるＰ型ウエル領域ＰＷ３を低濃度化して，領域ＦＤの接合容量を小さくし，トランジスタＴＧの閾値電圧を多のトランジスタより低くすることができる。
【００６５】
［第３の実施の形態］
図１２は，第３の実施の形態におけるピクセルのレイアウト図である。図６の第２の実施の形態と同様に，上下２つのピクセルPX1,PX2が，フローティング・ディフュージョン領域ＦＤと，トランジスタＲＳＴ，ＳＦ，ＳＬを共有する。第２の実施の形態と異なるところは，斜めパターンのフォトダイオード領域ＰＤがソースフォロワトランジスタＳＦの下には形成されていないことと，ピクセルの境界線ＢＮＤＲＹ上にソースフォロワトランジスタＳＦが配置され，その境界線の上下にリセットトランジスタＲＳＴとセレクトトランジスタＳＬとが配置されていることである。ソースフォロワトランジスタＳＦの下にフォトダイオード領域ＰＤ（ＰＨＤ２）を設けないことにより，トランジスタＳＦのチャネル領域であるＰ型ウエル領域ＰＷ２に対するフォトダイオード領域ＰＤによる基板バイアス効果を低減することができる。
【００６６】
また，トランジスタＴＧ，ＲＳＴ，ＳＬ，ＳＦのレイアウトが境界線ＢＮＤＲＹに線対称になっており，ピクセルのレイアウトが均一になり，検出信号のばらつきをなくすことができる。上記以外の構成は，第２の実施の形態と同様である。
【００６７】
［第４の実施の形態］
図１３は，第４の実施の形態におけるピクセルのレイアウト図である。このレイアウトでは，第１のピクセルＰＸ１内に，フローティング・ディフュージョン領域ＦＤ，トランスファーゲートトランジスタＴＧ１，ソースフォロワトランジスタＳＦ，セレクトトランジスタＳＬが，右側の分離構造ＳＴＩに沿って配置され，第２のピクセルＰＸ２内に，フローティング・ディフュージョン領域ＦＤ，トランスファーゲートトランジスタＴＧ２，リセットトランジスタＲＳＴが右側の分離構造ＳＴＩに沿って配置されている。つまり，第２の実施の形態と同様に，フローティング・ディフュージョン領域ＦＤ，トランジスタＲＳＴ，ＳＦ，ＳＬは，両ピクセルで共有されている。
【００６８】
そして，フォトダイオード領域ＰＤは，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧ１，ＴＧ２の下以外の領域に配置されている。また，リセットトランジスタＲＳＴのソース領域の下にもフォトダイオード領域ＰＤは形成されていない。さらに，各ピクセル内のフローティング・ディフュージョン領域ＦＤは，メタル配線などにより相互に接続されて共有化または共通化される。
【００６９】
このレイアウトのメリットは，上下のピクセルのレイアウトが線対称ではなく，ほぼ同じ形状になっているので，プロセスばらつきに方向性がともなっても，ピクセル間のばらつきは同じになることにある。
【００７０】
［第５の実施の形態］
図１４は，第５の実施の形態におけるピクセルのレイアウト図である。このレイアウトでは，ピクセルの境界線ＢＮＤＲＹ上にソースフォロワトランジスタＳＦ，リセットトランジスタＲＳＴ，セレクトトランジスタＳＬが並べられており，それらが境界線ＢＮＤＲＹ上の３つの分離構造ＳＴＩにより分離されている。そして，フォトダイオード領域ＦＤが形成される領域には，分離構造ＳＴＩが形成されていない。つまり，ピクセル間で共有化されるフローティング・ディフュージョン領域ＦＤ，トランジスタＳＦ，ＲＳＴ，ＳＬは全て境界線ＢＮＤＲＹ上に配置され，各ピクセルに個別に設けられるトランスファーゲートトランジスタＴＧ１，ＴＧ２は，フローティング・ディフュージョン領域ＦＤの上下に隣接して設けられる。
【００７１】
フォトダイオード領域ＰＤを構成する埋設される領域ＰＨＤ２が，分離構造ＳＴＩと重なっていないので，分離構造ＳＴＩ近傍で発生するリーク電流による影響をなくすことができ，暗電流を抑えることができる。フォトダイオード領域ＰＤは，境界線ＢＮＤＲＹを挟んで線対称にレイアウトされている。また，フォトダイオード領域ＰＤは，領域ＦＤ，トランジスタＴＧ１，ＴＧ２及びリセットトランジスタＲＳＴのソース領域の下には設けられていない。
【００７２】
図１５は，第５の実施の形態におけるピクセルの詳細レイアウト図である。図７と同様に，（ａ）第３メタル層以外の全ての層構造を示したレイアウト図と，（ｂ）分離溝構造と，フォトダイオード領域ＰＤと，各トランジスタのポリシリコンゲートとを示したレイアウト図と，（ｃ）フォトダイオード領域ＰＤと第３メタル層Ｍ３Ｌを示したレイアウト図とが示されている。
【００７３】
図１４と同様に，上下のピクセルの境界線上に共通フローティング・ディフュージョン領域ＦＤ，ソースフォロワトランジスタＳＦ，リセットトランジスタＲＳＴ，セレクトトランジスタＳＬＣＴが配列されている。ただし，フローティング・ディフュージョン領域ＦＤは，各ピクセル内に設けられ，ポリシリコン層で接続されて共有化されている。詳細図（ｂ）に示されるとおり，これらのトランジスタを分離する分離構造ＳＴＩは境界線上に設けられ，埋設される第２のフォトダイオード領域ＰＨＤ２は，これら分離構造ＳＴＩの下には設けられない。さらに，第２のフォトダイオード領域ＰＨＤ２は，セレクトトランジスタＳＬＣＴとソースフォロワトランジスタＳＦの一部領域の下にも配置される。なお，第２のフォトダイオード領域ＰＨＤ２は，複数の矩形により示されているが，実際には同じイオン注入により形成される。
【００７４】
図１６は，第５の実施の形態におけるピクセルの詳細断面図である。図１５のＡ−Ｂに沿った断面図である。この断面図から明らかなとおり，埋設される第２のフォトダイオード領域ＰＨＤ２は，ピクセル内の分離構造ＳＴＩとは重なっていない。また，第２のフォトダイオード領域ＰＨＤ２は，フローティング・ディフュージョン領域ＦＤ，トランスファーゲートトランジスタＴＧ，ソースフォロワトランジスタＳＦの一部領域の下には設けられていない。
【００７５】
［第６の実施の形態］
図１７は，第６の実施の形態におけるピクセルのレイアウト図である。このレイアウトで図１４と異なるところは，ソースフォロワトランジスタＳＦの下にもフォトダイオード領域ＦＤを埋設しないことにある。それ以外は同じである。
【００７６】
［第７の実施の形態］
図１８は，第７の実施の形態におけるピクセルのレイアウト図である。このレイアウトでは，境界線ＢＮＤＲＹ上にフローティング・ディフュージョン領域ＦＤとソースフォロワトランジスタＳＦを配置し，リセットトランジスタＲＳＴとセレクトトランジスタＳＬとは，ピクセルの左辺に沿って配置している。これにより，ピクセルの横方向の幅ＷＤを狭くすることができる，それに伴い，ピクセル内にはわずかに分離構造ＳＴＩｐが形成される。
【００７７】
また，ソースフォロワトランジスタＳＦのチャネルの下には，フォトダイオード領域ＦＤは埋め込まれない。これにより，トランジスタＳＦへの基板バイアス効果を抑制して，閾値の変動をなくし，検出信号のばらつきをなくすことができる。
【００７８】
図１９は，第７の実施の形態におけるピクセルの詳細レイアウト図である。（ｃ）に示されるとおり，第３メタル配線Ｍ３Ｌによる遮光膜ＯＰＳは，フローティング・ディフュージョン領域ＦＤ上に加えて，フローティング・ディフュージョン領域ＦＨＤ１，２が設けられていない領域にも配置される。
【００７９】
［第８の実施の形態］
図２０は，第８の実施の形態におけるピクセルのレイアウト図である。このレイアウトでは，境界線ＢＮＤＲＹ上にフローティング・ディフュージョン領域ＦＤとソースフォロワトランジスタＳＦが配置され，ソースフォロワトランジスタＳＦの上下に，ピクセルの左辺に沿ってセレクトトランジスタＳＬとリセットトランジスタＲＳＴが配置されている。トランジスタＳＦの上下にトランジスタＳＬ，ＲＳＴを配置することで，ピクセルの横方向の幅ＷＤを更に狭くすることができる。あるいは，フローティング・ディフュージョン領域ＦＤやソースフォロワトランジスタＳＦの面積を大きくすることができる。
【００８０】
［第９の実施の形態］
図２１は，第９の実施の形態におけるピクセルの断面図である。このピクセルのレイアウトは，図６の第２の実施の形態と同じである。但し，断面図に示されるとおり，第１のフォトダイオード領域ＰＨＤ１と基板表面との間のＰ型シールド領域は設けられていない。そして，トランスファーゲートトランジスタＴＧの両側には，Ｎ型のライトドープドレイン領域ＮＬＤが形成されている。Ｐ型シールド領域がないので，ライトドープドレイン領域ＮＬＤがゲート電極の近傍に配置され，それにより，トランスファーゲートトランジスタＴＧの転送効率を高くすることができる。
【００８１】
図２１に示すように，フォトダイオード領域ＰＨＤ１，ＰＨＤ２を基板表面から離間して完全に埋め込まなくてもよい構成を利用すれば，３トランジスタ型ＡＰＳにも適用可能である。３トランジスタ型ＡＰＳは，４トランジスタ型のトランスファーゲートトランジスタをなくし，フォトダイオードＦＤのカソード（Ｎ型領域）がフローティング・ディフュージョン領域を兼ねる構成で，カソードはリセットトランジスタと接続される。
【００８２】
［第１０の実施の形態］
図２２は，第１０の実施の形態におけるピクセルの断面図である。このピクセルのレイアウトは，図６の第２の実施の形態と同じである。但し，その断面構造は，トランジスタＲＳＴ，ＳＦが形成されるＰ型ウエル領域ＰＷ２と，埋設される第２のフォトダイオード領域ＰＨＤ２とを，基板内のシリコン酸化膜ＳＩＯにより分離する構成を有する。これにより，トランジスタＲＳＴ，ＳＦが形成されるＰ型ウエル領域ＰＷ２が，第２のフォトダイオード領域ＰＨＤ２によるポテンシャルの影響を受けず，基板バイアス効果を妨げられないので，これらトランジスタＲＳＴ，ＳＦの閾値の変動を抑えることができる。よって，フォトダイオード領域ＰＨＤ２内に蓄積される電荷量に依存して，トランジスタＲＳＴ，ＳＦ，ＳＬＣＴの閾値電圧が変動するのが抑制され，検出信号の精度を高めることができる。
【００８３】
この基板内のシリコン酸化膜ＳＩＯは，基板表面から深いイオン注入を行って形成する方法と，図２２に示されるとおり，トランジスタが形成される基板ＳＵＢ１と，表面にシリコン酸化膜ＳＩＯが形成された基板ＳＵＢ２とを貼り合わせる方法とにより形成できる。
【００８４】
［第１１の実施の形態］
図２３は，第１１の実施の形態におけるピクセルのレイアウト図である。第１１の実施の形態では，４つの隣接するピクセルＰＸ１〜ＰＸ４が，トランジスタＲＳＴ，ＳＦ，ＳＬを共有し，フローティング・ディフュージョン領域ＦＤを共通化する。ピクセルＰＸ１，ＰＸ２は，その境界線上にフローティング・ディフュージョン領域ＦＤを共有し，その上下にそれぞれのトランスファーゲートトランジスタＴＧ１，ＴＧ２を配置する。また，ピクセルＰＸ１内には，リセットトランジスタＲＳＴとソースフォロワトランジスタＳＦとが設けられる。更に，ピクセルＰＸ３，ＰＸ４は，その境界線上にフローティング・ディフュージョン領域ＦＤを共有し，その上下にそれぞれのトランスファーゲートトランジスタＴＧ３，ＴＧ４を配置する。そして，ピクセルＰＸ４内にセレクトトランジスタＳＬを有する。
【００８５】
本実施の形態においても，各ピクセル内にフォトダイオード領域ＰＤが，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下を除いて埋設される。但し，フローティング・ディフュージョン領域ＦＤと接続されるリセットトランジスタＲＳＴのソース領域の下には，フォトダイオード領域ＰＤは埋設されない。
【００８６】
本実施の形態では，４つのピクセル内のフォトダイオード領域ＰＤが点対称のパターンに形成される。つまり，ピクセルＰＸ１，ＰＸ４の領域ＰＤは同じ形状に，ピクセルＰＸ２，ＰＸ３の領域ＰＤは同じ形状になっている。各ピクセルの上には，ベイヤ配列の光学フィルタが設けられる。ピクセルＰＸ１，ＰＸ４の領域ＰＤが狭いので，これらの上に形成される光学フィルタはいずれも緑色Ｇにされる。一方，ピクセルＰＸ２上には青Ｂまたは赤Ｒが，ピクセルＰＸ３上には赤Ｒまたは青Ｂの光学フィルタが設けられる。緑Ｇの光学フィルタは他の色に比較して一般に透過率が高いので，フォトダイオード領域の狭いピクセルＰＸ１，ＰＸ４の上に設けることで，他の色Ｂ，Ｒとのバランス上好ましい。青Ｂや赤Ｒなどの透過率の低い光学フィルタは，フォトダイオード領域が広いピクセルＰＸ２，ＰＸ３上に設けられる。
【００８７】
［第１２の実施の形態］
図２４は，第１２の実施の形態におけるピクセルのレイアウト図である。このレイアウトは，図２３の第１１の実施の形態と同じであり，ＲＧＢの光学フィルタの配列のみ異なる。この例では，ピクセルＰＸ２，ＰＸ３上に緑Ｇの光学フィルタを配置し，ピクセルＰＸ１，ＰＸ４上には赤Ｒまたは青Ｂの光学フィルタを配置する。フォトダイオード領域ＰＤが広いピクセルＰＸ２，ＰＸ３上に緑Ｇの光学フィルタを設けることで，輝度信号に最も影響を与える緑の光感度を高めることができ，ベイヤ配列の特徴を生かすことができる。特に，暗い画像の時の輝度値を高くすることができる。
【００８８】
［第１３の実施の形態］
図２５は，第１３の実施の形態におけるピクセルのレイアウト図である。このレイアウトも４ピクセルでトランジスタを共有化するものである。但し，ピクセルＰＸ１，ＰＸ４は，図１３に示した第４の実施の形態のピクセルＰＸ１，ＰＸ２と同じレイアウトとし，ピクセルＰＸ２，ＰＸ３には，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧのみを配置している。つまり，各ピクセル内にはそれぞれフローティング・ディフュージョン領域ＦＤが形成され，図示しない配線により接続されて共有化または共通化される。
【００８９】
このレイアウト例は，点対称になっておらず，プロセス上のばらつきが水平方向にそって生じても，各ピクセルが同等のばらつきを得ることになり，ピクセル間でアンバランスが生じることはない。そして，光学フィルタのベイヤ配列は，例えば，ピクセルＰＸ１，ＰＸ４を緑Ｇにし，ピクセルＰＸ２，ＰＸ３を青Ｂまたは赤Ｒにする。あるいは，ピクセルＰＸ１，ＰＸ４を青Ｂまたは赤Ｒにし，ピクセルＰＸ２，ＰＸ３を緑Ｇにしてもよい。
【００９０】
［第１４の実施の形態］
図２６は，第１４の実施の形態におけるピクセルのレイアウト図である。この図には，（ａ）ピクセルアレイの中央部の遮光膜パターンと，（ｂ）ピクセルアレイの周辺の遮光膜パターンとが示されている。ピクセルアレイの中心付近のピクセルには，真上から光が入射するので，その遮光膜OPSは，基板内のレイアウトと同じパターンに形成される。つまり，（ａ）に示すように，遮光膜ＯＰＳは，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧとリセットトランジスタＲＳＴのソース領域の真上に配置される。それに対して，ピクセルアレイの周辺部では光は中心位置に傾いて入射するので，それに対応させて，遮光膜ＯＰＳも，基板内のレイアウトより中心方向にずれた位置に配置される。つまり，（ｂ）に示すように，右上端のピクセルの遮光膜ＯＰＳは，左下方向にずれて配置される。但し，コンタクトパターンＣＮＴは基板内のレイアウトに合わせて左下方向にずれることなく配置される。
【００９１】
［第１５の実施の形態］
図２７は，第１５の実施の形態におけるピクセルのレイアウト図である。この実施の形態では，ピクセル内にオーバーフロードレイントランジスタＯＦＤが設けられた５トランジスタ型ＡＰＳに適用される。そのため，各ピクセル内には，フローティング・ディフュージョン領域ＦＤ，トランスファーゲートトランジスタＴＧ，リセットトランジスタＲＳＴ，ソースフォロワトランジスタＳＦ，セレクトトランジスタＳＬ，及びオーバーフロードレイントランジスタＯＦＤがそれぞれ設けられる。そして，フォトダイオード領域ＰＤは，フローティング・ディフュージョン領域ＦＤとトランスファーゲートトランジスタＴＧの下を除いて，トランジスタの下にも埋設される。
【００９２】
なお，５トランジスタ型ＡＰＳの場合，フォトダイオードＰＤのカソード端子とリセット電圧線との間に，オーバーフロードレイントランジスタＯＦＤが設けられる。このトランジスタＯＦＤを導通させることによりフォトダイオードＰＤで光電変換された電荷をカソード端子から吸収し，非導通させることで電荷をカソード端子に蓄積させることができる。したがって，ピクセルアレイの全てのピクセルの積分時間の開始タイミングを制御することができ，いわゆるグローバルシャッタ機能を持たせることができる。このように，ピクセル内のトランジスタ数が増えても，フォトダイオード領域ＰＤをそれらの下にまで延在させることができるので，開口率の低下を回避することができる。
【００９３】
以上の実施例は，トランジスタとフォトダイオードからなる断面構造を通常のイオン注入法で作成する例を示したが，この製法にこだわる必要はない。すなわち，ＳＯＩ(Silicon on Insulator)張りあわせ技術を用いて，トランジスタ及びＰＤの浅い部分の構造を設けたウェハ１と，ＰＤの深い部分が設けられたウェハ２とを張り合わせて作製してもかまわない。この場合，条件を適切に選ぶことによって，図８，図１６，図２２等と同等の断面を得られることは，容易に類推できる。
【００９４】
さらに，ＳＯＩ張りあわせ技術を用いた場合に，トランジスタ形成領域の下のフォトダイオード領域において，  トランジスタ形成領域と下のフォトダイオード領域の間に酸化膜などの絶縁膜を残しておき，トランジスタと下のフォトダイオードとの絶縁を強化できることは，容易に類推できる。また，この構成は，ＳＯＩ張りあわせ技術の代わりにＳＩＭＯＸ技術(Separation by Implantation of Oxygen)を用いても実現できる。
【００９５】
以上の実施の形態をまとめると，次の付記のとおりである。
【００９６】
（付記１）少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ及びソースフォロワトランジスタの下に埋め込まれたフォトダイオード領域を有し，当該フォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。（FD領域の下に高濃度の第２のN型PDを形成しないでFD領域の容量を小さくし，光感度を高くする）
（付記２）付記１において，
前記フォトダイオード領域は，第１導電型の基板表面近傍から深さ方向に延びる第２導電型の第１のフォトダイオード領域と，当該第１のフォトダイオード領域から前記リセットトランジスタ及びソースフォロワトランジスタの下に延在して埋め込まれる第２導電型の第２のフォトダイオード領域とを有し，当該第２のフォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されることを特徴とするイメージセンサ。
【００９７】
（付記３）付記１または２において，
前記ピクセルでは，前記フォトダイオード領域は，前記トランスファーゲートトランジスタの少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。（ＴＧの閾値電圧を低く抑えて，電荷転送効率を高める）
（付記４）少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ及びソースフォロワトランジスタの下に埋め込まれたフォトダイオード領域を有し，
隣接する第１及び第２のピクセルは，少なくとも前記リセットトランジスタとフローティング・ディフュージョン領域とソースフォロワトランジスタとを共有し，当該第１及び第２のピクセルのフォトダイオード領域は，前記共有されているフローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されていることを特徴とするイメージセンサ。（共有化FD領域の下には，第２のN型PD領域を設けずに，各ピクセルの第２のN型PD領域の形状を同等にする）
（付記５）付記１または４において，
前記フローティング・ディフュージョン領域の上に，入射光を遮光する遮光膜が形成されていることを特徴とするイメージセンサ。（入射光による電荷発生を防止する）
（付記６）付記１または４において，
前記リセットトランジスタは，リセット電圧線に接続されたドレイン領域と前記フローティング・ディフュージョン領域に接続されたソース領域とを有し，
前記フォトダイオード領域は，前記リセットトランジスタのソース領域の下を除いて形成され，
当該ソース領域上には入射光を遮光する遮光膜が形成されていることを特徴とするイメージセンサ。（共有化ＦＤ領域に対し入射光による電荷発生の影響を抑制する）
（付記７）付記４において，
前記フォトダイオード領域は，第１導電型の基板表面近傍から深さ方向に延びる第２導電型の第１のフォトダイオード領域と，当該第１のフォトダイオード領域から前記リセットトランジスタ及びソースフォロワトランジスタの下に延在して埋め込まれる第２導電型の第２のフォトダイオード領域とを有し，当該第２のフォトダイオード領域は，前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成されることを特徴とするイメージセンサ。
【００９８】
（付記８）付記７において，
前記第２のフォトダイオード領域は，前記第１及び第２のピクセル内のソースフォロワトランジスタの下を除いて形成されることを特徴とするイメージセンサ。（ソースフォロワトランジスタの閾値電圧の低下を抑制する）
（付記９）付記７において，
さらに，前記ソースフォロワトランジスタに接続されるセレクトトランジスタを有し，当該セレクトトランジスタは前記第１及び第２のピクセルで共有化され，
前記第１及び第２のピクセル領域内それぞれにおいて，両領域の境界線に垂直な辺に沿って，前記トランスファーゲートトランジスタ及びフローティング・ディフュージョン領域と，前記リセットトランジスタ，ソースフォロワトランジスタ及びセレクトトランジスタのいずれか２個または１個とが設けられ，
前記第１及び第２のピクセル内の第２のフォトダイオード領域は，前記境界線を挟んで同等の形状を有することを特徴とするイメージセンサ。（第４実施の形態）
（付記１０）付記７において，
前記第１及び第２のピクセル領域の境界線上に，前記共有化されたフローティング・ディフュージョン領域が形成され，当該共有化フローティング・ディフュージョン領域に隣接して前記第１及び第２のピクセル領域内にトランスファーゲートトランジスタが形成され，
前記第１及び第２のピクセル内の第２のフォトダイオード領域は，前記境界線を挟んで線対称の形状を有することを特徴とするイメージセンサ。（第２，３，５〜１１の実施の形態）
（付記１１）付記１０において，
さらに，前記ソースフォロワトランジスタに接続されるセレクトトランジスタを有し，当該セレクトトランジスタは前記第１及び第２のピクセルで共有化され，
前記境界線の両側及び境界線上に前記共有化されるリセットトランジスタ，ソースフォロワトランジスタ，セレクトトランジスタが形成され，
前記第１及び第２のピクセル内の第２のフォトダイオード領域は，前記リセットトランジスタ，ソースフォロワトランジスタ，及びセレクトトランジスタのいずれかの下に埋め込まれていることを特徴とするイメージセンサ。（第３実施の形態）
（付記１２）付記１０において，
さらに，前記ソースフォロワトランジスタに接続されるセレクトトランジスタを有し，当該セレクトトランジスタは前記第１及び第２のピクセルで共有化され，
前記境界線上に，基板内の分離溝構造を介して前記リセットトランジスタ，ソースフォロワトランジスタ及びセレクトトランジスタが設けられ，
前記第１及び第２のピクセル領域内の前記分離溝構造以外の領域に前記第２のフォトダイオード領域が形成されていることを特徴とするイメージセンサ。（第５実施の形態）
（付記１３）付記１１または１２において，
前記ソースフォロワトランジスタの下を除いて，前記第２のフォトダイオード領域が形成されていることを特徴とするイメージセンサ。（第６実施の形態）
（付記１４）付記１０において，
さらに，前記ソースフォロワトランジスタに接続されるセレクトトランジスタを有し，当該セレクトトランジスタは前記第１及び第２のピクセルで共有化され，
前記境界線上に前記ソースフォロワトランジスタが形成され，当該境界線の両側に前記リセットトランジスタ及びセレクトトランジスタが設けられていることを特徴とするイメージセンサ。（第７実施の形態）
（付記１５）付記１０において，
さらに，前記ソースフォロワトランジスタに接続されるセレクトトランジスタを有し，当該セレクトトランジスタは前記第１及び第２のピクセルで共有化され，
前記境界線上に前記ソースフォロワトランジスタが形成され，当該ソースフォロワトランジスタの両側の各ピクセル領域内に前記リセットトランジスタとセレクトトランジスタが設けられていることを特徴とするイメージセンサ。（第８実施の形態）
（付記１６）付記７において，
各ピクセル領域にて，前記第１のフォトダイオード領域と基板表面との間に，第１導電型のシールド領域が形成されていることを特徴とするイメージセンサ。（第２実施の形態）
（付記１７）付記７において，
各ピクセル領域は，前記リセットトランジスタ及びソースフォロワトランジスタが形成される第１導電型ウエル領域を有し，前記基板表面と前記第２のフォトダイオード領域との間に前記第１導電型ウエル領域が介在していることを特徴とするイメージセンサ。（第９実施の形態）
（付記１８）付記７において，
各ピクセル領域にて，前記第１のフォトダイオード領域と基板表面との間に，前記トランスファーゲートトランジスタの第１導電型のドレイン領域が形成されていることを特徴とするイメージセンサ。（第９実施の形態）
（付記１９）付記７において，
各ピクセル領域は，前記リセットトランジスタ及びソースフォロワトランジスタが形成される第１導電型ウエル領域を有し，前記第１導電型ウエル領域と前記第２のフォトダイオード領域との間に絶縁膜が形成されていることを特徴とするイメージセンサ。（第１０，１１実施の形態）
（付記２０）少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサにおいて，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ，ソースフォロワトランジスタ，またはセレクトトランジスタの下に埋め込まれたフォトダイオード領域を有し，
隣接する第１乃至第４のピクセルは，前記リセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとを共有し，
前記第１及び第２のピクセルは，第１のフローティング・ディフュージョン領域を共有し，前記第３及び第４のピクセルは，第２のフローティング・ディフュージョン領域を共有し，各ピクセルのフォトダイオード領域は，当該共有されているフローティング・ディフュージョン領域の少なくとも一部領域の下を除いて形成され，
前記第１及び第２のピクセルの境界に前記第１のフローティング・ディフュージョン領域が形成され，前記第３及び第４のピクセルの境界に前記第２のフローティング・ディフュージョン領域が形成され，前記第１乃至第４のピクセル内に，前記第１または第２のフローティング・ディフュージョン領域の両側にそれぞれのトランスファーゲートトランジスタを設けていることを特徴とするイメージセンサ。（第１１，１２実施の形態）
（付記２１）付記２０において，
辺を介して隣接しない第１及び第４のピクセル内に，前記共有化されたリセットトランジスタ，ソースフォロワトランジスタ及びセレクトトランジスタが設けられ，
前記第１及び第４のピクセルの上に緑のカラーフィルタが形成され，前記第２及び第３のピクセルの上に赤及び青のカラーフィルタがそれぞれ形成されていることを特徴とするイメージセンサ（第１１実施の形態）
（付記２２）付記２０において，
辺を介して隣接しない第１及び第４のピクセル内に，前記共有化されたリセットトランジスタ，ソースフォロワトランジスタ及びセレクトトランジスタが設けられ，
前記第２及び第３のピクセルの上に緑のカラーフィルタが形成され，前記第１及び第４のピクセルの上に赤及び青のカラーフィルタがそれぞれ形成されていることを特徴とするイメージセンサ。（第１２実施の形態）
（付記２３）付記２０乃至２２のいずれかにおいて，
前記第１乃至第４のピクセルのフォトダイオード領域が，前記第１乃至第４のピクセルの中心に対して点対称の形状を有することを特徴とするイメージセンサ。（第１１，１２実施の形態）
（付記２４）少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサにおいて，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記リセットトランジスタ，ソースフォロワトランジスタ，またはセレクトトランジスタの下に埋め込まれたフォトダイオード領域を有し，
隣接する第１乃至第４のピクセルは，前記リセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとを共有し，
前記第１乃至第４のピクセル内には，それぞれ前記フローティング・ディフュージョン領域とそれに隣接するトランスファーゲートトランジスタとが形成され，
辺を介して隣接しない第１及び第４のピクセル内に，前記リセットトランジスタとソースフォロワトランジスタとセレクトトランジスタとのいずれか２個及び１個が，それぞれ設けられ，
前記第１乃至第４のピクセルのフォトダイオード領域が，前記第１乃至第４のピクセルの中心に対して点対称の形状を有することを特徴とするイメージセンサ。（第１３実施の形態）
（付記２５）付記１，４，２０，２４のいずれかにおいて，
各ピクセル領域内の前記フローティング・ディフュージョン領域上に，遮光膜が形成されていることを特徴とするイメージセンサ。（第１４実施の形態）
（付記２６）付記２５において，
複数のピクセルが配置されたピクセルアレイの中心部のピクセル領域内の遮光膜に比較して，前記ピクセルアレイの周辺部のピクセル領域内の遮光膜が，前記中心部方向にずれて配置されていることを特徴とするイメージセンサ。（第１４実施の形態）
（付記２７）付記１において，
ピクセル内にオーバーフロードレイントランジスタが配置されていることを特徴とするイメージセンサ。（第１５実施の形態）
（付記２８）少なくともフォトダイオードとトランスファーゲートトランジスタとリセットトランジスタとソースフォロワトランジスタとをそれぞれ有するピクセルを複数有するイメージセンサであって，
前記ピクセルでは，前記トランスファーゲートトランジスタとリセットトランジスタとの接続ノードであるフローティング・ディフュージョン領域が，前記ソースフォロワトランジスタのゲートに接続され，
前記イメージセンサの製造方法は，
前記フローティング・ディフュージョン領域の少なくとも一部領域の下を除いて，前記フォトダイオードの領域を基板内に埋め込んで形成する工程と，
前記埋め込まれたフォトダイオード領域の上に，前記リセットトランジスタ及びソースフォロワトランジスタのソース・ドレイン領域を形成する工程とを有することを特徴とするイメージセンサの製造方法。
【図面の簡単な説明】
【００９９】
【図１】特許文献１に記載されたＣＭＯＳイメージセンサの断面図である
【図２】４トランジスタ型ＡＰＳの回路図である。
【図３】４トランジスタ型ＡＰＳの動作波形図である。
【図４】共有４トランジスタ型のＡＰＳの回路図である。
【図５】第１の実施の形態におけるピクセルのレイアウト図である。
【図６】第２の実施の形態におけるピクセルのレイアウト図である。
【図７】第２の実施の形態におけるピクセルの詳細レイアウト図である。
【図８】第２の実施の形態におけるピクセルの詳細断面図である。
【図９】第２の実施の形態におけるプロセス工程を示す断面図である。
【図１０】第２の実施の形態におけるプロセス工程を示す断面図である。
【図１１】第２の実施の形態におけるプロセス工程を示す断面図である。
【図１２】第３の実施の形態におけるピクセルのレイアウト図である。
【図１３】第４の実施の形態におけるピクセルのレイアウト図である。
【図１４】第５の実施の形態におけるピクセルのレイアウト図である。
【図１５】第５の実施の形態におけるピクセルの詳細レイアウト図である。
【図１６】第５の実施の形態におけるピクセルの詳細断面図である。
【図１７】第６の実施の形態におけるピクセルのレイアウト図である。
【図１８】第７の実施の形態におけるピクセルのレイアウト図である。
【図１９】第７の実施の形態におけるピクセルの詳細レイアウト図である。
【図２０】第８の実施の形態におけるピクセルのレイアウト図である。
【図２１】第９の実施の形態におけるピクセルの断面図である。
【図２２】第１０の実施の形態におけるピクセルの断面図である。
【図２３】第１１の実施の形態におけるピクセルのレイアウト図である。
【図２４】第１２の実施の形態におけるピクセルのレイアウト図である。
【図２５】第１３の実施の形態におけるピクセルのレイアウト図である。
【図２６】第１４の実施の形態におけるピクセルのレイアウト図である。
【図２７】第１５の実施の形態におけるピクセルのレイアウト図である。
【符号の説明】
【０１００】
ＰＸ１，ＰＸ２：ピクセル              ＦＤ：フローティング・ディフュージョン領域
ＴＧ：トランスファーゲートトランジスタ  ＲＳＴ：リセットトランジスタ
ＳＦ：ソースフォロワトランジスタ        ＳＬ：セレクトトランジスタ
ＰＤ：フォトダイオード領域
【図１】
2006261411.tif 000003
【図２】
2006261411.tif 000004
【図３】
2006261411.tif 000005
【図４】
2006261411.tif 000006
【図５】
2006261411.tif 000007
【図６】
2006261411.tif 000008
【図７】
2006261411.tif 000009
【図８】
2006261411.tif 000010
【図９】
2006261411.tif 000011
【図１０】
2006261411.tif 000012
【図１１】
2006261411.tif 000013
【図１２】
2006261411.tif 000014
【図１３】
2006261411.tif 000015
【図１４】
2006261411.tif 000016
【図１５】
2006261411.tif 000017
【図１６】
2006261411.tif 000018
【図１７】
2006261411.tif 000019
【図１８】
2006261411.tif 000020
【図１９】
2006261411.tif 000021
【図２０】
2006261411.tif 000022
【図２１】
2006261411.tif 000023
【図２２】
2006261411.tif 000024
【図２３】
2006261411.tif 000025
【図２４】
2006261411.tif 000026
【図２５】
2006261411.tif 000027
【図２６】
2006261411.tif 000028
【図２７】
2006261411.tif 000029