(57)【要約】【課題】  データ線の寄生容量の影響を抑え、電流の書き込み動作を安定化させる。【解決手段】  電界発光素子ＥＬと、データ線に流される表示に係わる映像データ電流に基づく、該ＥＬの駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、一方向に配列された複数の駆動電流設定回路がそれぞれ接続された複数のデータ線と、各データ線に少なくとも一つ接続され、データ線に流される表示に係わらない基準電流に基づく電流が書き込まれるゼロ電流設定回路と、データ線の切り離し、接続を制御するスイッチＭ５と、を備え、スイッチＭ５は基準電流に基づく電流を電流設定回路に書き込む際にはデータ線を切り離しする。【選択図】      図１
2006154067.tif 000002
【特許請求の範囲】
【請求項１】
それぞれデータ電流に基づく第１電流が書き込まれる複数の第１電流設定回路と、
前記複数の第１電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、
前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第２電流が書き込まれる第２電流設定回路と、
前記第２電流設定回路と前記第２電流設定回路に隣接する前記第１電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備え、
前記スイッチは、前記第２電流を前記第２電流設定回路に書き込む際には前記データ線を切り離し、前記第１電流を前記第１電流設定回路に書き込む際には前記データ線の接続を行い、
前記スイッチにより前記データ線の接続を行うときに、前記第２電流設定回路は前記第２電流を前記データ線に流してなる電流プログラミング装置。
【請求項２】
電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、
一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、
各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、
前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備え、
前記スイッチは、前記基準電流に基づく電流を前記電流設定回路に書き込む際には前記データ線を切り離し、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む際には前記データ線の接続を行い、
前記スイッチにより前記データ線の接続を行うときに、前記電流設定回路は前記基準電流に基づく電流を前記データ線に流してなるアクティブマトリクス型表示装置。
【請求項３】
請求項２に記載のアクティブマトリクス型表示装置において、前記基準電流は、前記駆動電流設定回路を用いて前記電流駆動型表示素子が黒表示されるときに前記データ線に流れる電流と同じ電流値の電流であるアクティブマトリクス型表示装置。
【請求項４】
請求項２又は３に記載のアクティブマトリクス型表示装置において、前記電流駆動型表示素子は注入電流に対応して発光動作するエレクトロルミネッセンス素子であることを特徴とするアクティブマトリクス型表示装置。
【請求項５】
それぞれデータ電流に基づく第１電流が書き込まれる複数の第１電流設定回路と、
前記複数の第１電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、
前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第２電流が書き込まれる第２電流設定回路と、
前記第２電流設定回路と前記第２電流設定回路に隣接する前記第１電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備えた電流プログラミング装置の電流プログラミング方法であって、
前記スイッチにより前記データ線を切り離して、前記第２電流を前記第２電流設定回路に書き込み、
その後、前記スイッチにより前記データ線を接続し、前記第２電流設定回路により前記第２電流を前記データ線に流しつつ、前記第１電流を前記第１電流設定回路に書き込む電流プログラミング方法。
【請求項６】
電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、
一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、
各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、
前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備えたアクティブマトリクス型表示装置の電流プログラミング方法であって、
前記スイッチにより前記データ線を切り離して、前記基準電流に基づく電流を前記電流設定回路に書き込み、
その後、前記スイッチにより前記データ線を接続し、前記電流設定回路により前記基準電流に基づく電流を前記データ線に流しつつ、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む電流プログラミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法に係わり、特に電流駆動型表示素子に用いたアクティブマトリクス型表示装置に好適に用いられるものである。
【背景技術】
【０００２】
データ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流プログラミング回路は、特許文献１の図１８に示すように、電界発光素子を用いたアクティブマトリクス型表示装置の、電界発光素子駆動電流を書き込むための電流書き込み型画素回路に用いられている。また、特許文献１では高品位な黒および低輝度階調表示を可能とするために、電流プログラミング回路を電流を書き込む電流駆動回路として設け、データ書き込みの際に書き込み電流を打ち消す方向に当該電流を流すことが記載されている。
【特許文献１】特開２００２−３５１４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者は上記電流駆動回路を用いたときに、電流の書き込み動作を安定に行うことができない場合があることを見出した。
【０００４】
本発明は上記電流の書き込み動作を安定して行うことができる電流プログラミング装置、アクティブマトリクス型表示装置およびこれらの電流プログラミング方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電流プログラミング装置は、それぞれデータ電流に基づく第１電流が書き込まれる複数の第１電流設定回路と、
前記複数の第１電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、
前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第２電流が書き込まれる第２電流設定回路と、
前記第２電流設定回路と前記第２電流設定回路に隣接する前記第１電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備え、
前記スイッチは、前記第２電流を前記第２電流設定回路に書き込む際には前記データ線を切り離し、前記第１電流を前記第１電流設定回路に書き込む際には前記データ線の接続を行い、
前記スイッチにより前記データ線の接続を行うときに、前記第２電流設定回路は前記第２電流を前記データ線に流してなる電流プログラミング装置である。
【０００６】
本発明のアクティブマトリクス型表示装置は、電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、
一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、
各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、
前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備え、
前記スイッチは、前記基準電流に基づく電流を前記電流設定回路に書き込む際には前記データ線を切り離し、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む際には前記データ線の接続を行い、
前記スイッチにより前記データ線の接続を行うときに、前記電流設定回路は前記基準電流に基づく電流を前記データ線に流してなるアクティブマトリクス型表示装置である。
【０００７】
本発明の電流プログラミング方法は、それぞれデータ電流に基づく第１電流が書き込まれる複数の第１電流設定回路と、
前記複数の第１電流設定回路がそれぞれ接続され、前記データ電流が流されるデータ線と、
前記データ線に少なくとも一つ接続される、前記データ線に流される基準電流に基づく第２電流が書き込まれる第２電流設定回路と、
前記第２電流設定回路と前記第２電流設定回路に隣接する前記第１電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備えた電流プログラミング装置の電流プログラミング方法であって、
前記スイッチにより前記データ線を切り離して、前記第２電流を前記第２電流設定回路に書き込み、
その後、前記スイッチにより前記データ線を接続し、前記第２電流設定回路により前記第２電流を前記データ線に流しつつ、前記第１電流を前記第１電流設定回路に書き込む電流プログラミング方法である。
【０００８】
また本発明の電流プログラミング方法は、電流駆動型表示素子と、データ線に流される表示に係わる映像データ電流に基づく、該電流駆動型表示素子の駆動電流が書き込まれる駆動電流設定回路とをそれぞれ備えた、マトリクス状に配されてなる複数の画素回路と、
一方向に配列された複数の前記駆動電流設定回路がそれぞれ接続された複数の前記データ線と、
各データ線に少なくとも一つ接続され、前記データ線に流される表示に係わらない基準電流に基づく電流が書き込まれる電流設定回路と、
前記電流設定回路と前記電流設定回路に隣接する前記駆動電流設定回路との間に配置され、その間で前記データ線の切り離し、接続を制御するスイッチと、
を備えたアクティブマトリクス型表示装置の電流プログラミング方法であって、
前記スイッチにより前記データ線を切り離して、前記基準電流に基づく電流を前記電流設定回路に書き込み、
その後、前記スイッチにより前記データ線を接続し、前記電流設定回路により前記基準電流に基づく電流を前記データ線に流しつつ、前記映像データ電流に基づき前記駆動電流を前記駆動電流設定回路に書き込む電流プログラミング方法である。
【発明の効果】
【０００９】
本発明によれば、データ線の寄生容量の影響を抑え、電流の書き込み動作を安定化させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１１】
（第１の実施形態）
図３は本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。
【００１２】
図３において、１はマトリクス状に配された画素回路からなる画素回路部、２はデータ線の切り離し、接続を行うデータ線スイッチ、３はゼロ設定電流（基準電流）に基づく電流が書き込まれる画素回路列ごとに設けられたゼロ電流設定回路、４は列方向に配された画素回路群と接続されるデータ線に線順次データ線電流信号Ｉdataとゼロ設定電流を供給する列電流制御回路、５は列電流制御回路４に接続され、データ線に線順次データ線電流信号Ｉdataを与えるための列走査回路、６は行方向に配された画素回路に接続され、画素回路に行ごとに順次行走査信号Ｐ１ｍ、行走査信号Ｐ２ｍを出力する行走査回路である（ｍは１以上の正の自然数）。
【００１３】
図１は本発明の第１の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。図２は図１の画素回路及びゼロ電流設定回路の動作を説明するためのタイミングチャートである。図４は比較例の画素回路及びゼロ電流設定回路の構成を示す図である。
【００１４】
図４の比較例は図１に示した画素回路及びゼロ電流設定回路と基本構成は同じであり、本実施形態は図４の比較例に比べて、ゼロ電流設定回路と第１行画素回路との間にデータ線スイッチＭ５を設けて、各画素回路が接続されるデータ線部分をゼロ電流設定回路と切り離し可能としている点が異なる。
【００１５】
まず、理解の容易化のためにデータ線スイッチを設けない比較例の構成と動作について図２及び図３を用いて説明する。
【００１６】
今、あるデータ線に接続される、第１行画素回路の動作を考えると、図２において、行走査信号Ｐ１１がハイレベルとなると、第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ７がオン、発光選択用スイッチとなるｐＭＯＳトランジスタＭ９がオフする。また行走査信号Ｐ２１がハイレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ６がオンする。そして、駆動用スイッチとなるｐＭＯＳトランジスタＭ８のゲートに接続されている容量Ｃ２の電圧は、データ線に流れる映像データ電流に基づき電界発光素子（エレクトロルミネッセンス素子）ＥＬを駆動する電流がｐＭＯＳトランジスタＭ８を介して流れるに十分なゲート−ソース電圧に設定される。次に、行走査信号Ｐ２１がロウレベルになると、第２のプログラム用スイッチとなるｎＭＯＳトランジスタＭ６がオフし、容量Ｃ２の電圧が保持される。これまでの期間が第１行電流設定期間（駆動電流プログラミング期間）である。
【００１７】
その後、行走査信号Ｐ１１がロウレベルになると、第１のプログラム（行選択）用スイッチとなるｎＭＯＳトランジスタＭ７がオフ、発光選択用スイッチとなるｐＭＯＳトランジスタＭ９がオンする。駆動用トランジスタＭ８のゲート電位により電界発光素子ＥＬへの駆動電流の供給が制御され、電界発光素子ＥＬに流れる電流が制御される。電界発光素子ＥＬが発光（黒表示の場合は非発光）している期間が発光期間である。また第１行電流設定期間が終わると第２行電流設定期間が開始し、順次各行の電流設定期間に映像データ信号に基づき駆動電流が書き込まれていく。
【００１８】
ところで、黒表示において、線順次データ線電流信号は電流ゼロが好ましいが実際には回路構成上電流ゼロにすることは困難である。線順次データ線電流信号の電流がゼロにならないと、電界発光素子ＥＬの駆動電流をゼロにすることはできずそのため黒表示の設定を十分にすることができない。黒表示の設定を十分に行うためにゼロ電流設定回路を設けている。
【００１９】
垂直ブランキング期間に図３の列電流制御回路４に入力される映像信号電圧をゼロ電流設定電圧（黒表示電圧レベル）として、列電流制御回路４に接続されるデータ線にゼロ設定電流（基準電流）を流す。この期間をゼロ電流設定期間（ゼロ電流プログラミング期間）という。ゼロ電流設定期間に制御信号Ｐ１ｚ，Ｐ２ｚをそれぞれハイレベルとして、ｎＭＯＳトランジスタＭ３，Ｍ２をそれぞれオンすると、ｐＭＯＳトランジスタＭ１のゲートに接続されている容量Ｃ１の電圧は、ゼロ設定電流に相関のあるゼロ電流設定レベルに設定され、各画素回路の電流設定時にゼロ設定電流に基づく設定電流ＩｚがｐＭＯＳトランジスタＭ１，Ｍ４を介してデータ線に流れるに十分なゲート−ソース電圧に設定される。次に、制御信号Ｐ１ｚ，Ｐ２ｚがロウレベルになると、容量Ｃ１の電圧が保持される。
【００２０】
次に第１行画素回路を映像表示（例えば黒表示）に設定するためにデータ電流Ｉdata1がデータ線に流れたとすると、上記ゼロ電流設定回路から設定電流ＩｚがｐＭＯＳトランジスタＭ１，Ｍ４を介してデータ線に流れ、第１行画素回路の書込設定電流Ｉdata2はＩdata2＝Ｉdata1−Ｉｚとなる。このようにゼロ電流設定回路を設けることにより画素回路間の黒表示の設定が可能となる。
【００２１】
しかしながら、本発明者は、ゼロ電流設定回路で電流の設定をしようとしても、ゼロ電流設定時のゼロプログラミングがデータ線の寄生容量Ｃｘの影響で安定に行うことが困難であることを見いだした。ここで、データ線の寄生容量は配線容量、データ線に接続される画素回路のトランジスタのゲート−ソース間容量等である。ゼロ設定電流は微少電流であるため、データ線の寄生容量の影響があるとゼロ電流設定回路で電流の設定をしようとしても、限られた垂直ブランキング期間にゼロ設定電流も基づく電流を書き込むことは必ずしも容易ではない。また、例えばあるフレームで、あるデータ線に１行〜ｎ行の画素回路が接続され、ｎ行番目の画素回路を高輝度に設定するために、容量Ｃ１の電圧が低く設定され、データ線寄生容量Ｃｘの電位も低く設定されていたとする。すると、次のフレームでのゼロ電流設定期間では、ゼロ電流書き込み動作が微少電流書き込みであるために、限られたゼロ電流設定期間にデータ線寄生容量Ｃｘの影響によりゼロ電流設定回路の容量Ｃ１の電位は十分に上げることは困難になる。さらに、ｎ行番目の画素回路を黒表示に設定するために容量Ｃ１の電圧が高く設定され、データ線寄生容量Ｃｘの電位も高く設定されていたとすると、ｎ行番目の画素回路を高輝度に設定した場合とでデータ線寄生容量Ｃｘの電位に差が生じることになり、ゼロ電流設定時のゼロプログラミングがデータ線の寄生容量の影響で安定に行うことが困難となる。
【００２２】
本発明者は図２に示すように、ゼロ電流設定期間に、制御信号Ｌをロウレベルとし、データ線スイッチ（ｎＭＯＳトランジスタ）Ｍ５をオフにしてデータ線を切り離し、各画素回路が接続されるデータ線部分をゼロ電流設定回路と切り離した。こうすることで、ゼロ電流設定期間でのゼロ設定電流がデータ線の寄生容量と切り離されてゼロ電流設定回路に書き込むことができる。そして、寄生容量の影響を受けないので、より速くゼロ設定電流の書き込みを行うことができる。
【００２３】
容量Ｃ１は個別に容量素子として形成してもよいが、素子として形成しなくとも、ゲート−ソース間に形成される寄生容量（ゲート電極とソース領域との重なり容量等）を用いてもよい。
【００２４】
（第２の実施形態）
図５は本発明の第２の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。本実施形態ではゼロ電流設定回路の構成をより簡略化したものであり、ｎＭＯＳトランジスタＭ３とｐＭＯＳトランジスタＭ４を削除し、ｐＭＯＳトランジスタＭ１を直接データ線に接続したものである。このような構成でも第１の実施形態と同様な効果を得ることができる。
【００２５】
以上本発明に係わる電流プログラミング装置を用いた例として、電流駆動表示素子を用いたアクティブマトリクス型の表示装置を取り上げて説明したが、本発明に係わる電流プログラミング装置はデータ線に流す電流を、トランジスタのゲート−ソース電圧として保持する電流設定回路を用いる用途であれば適用することができ、その用途は電界発光素子、電子放出素子等の電流駆動表示素子を用いたアクティブマトリクス型の表示装置に限られず、アナログメモリ等の電流プログラミングのための回路として用いられる。アナログメモリとして用いる場合には各画素回路から電界発光素子ＥＬが除かれた構成の回路構成をとり、アナログ値を回路から電流値として取り出す。また本発明はマトリクス状の表示装置に限られずライン状の表示装置にも適用可能である。
【産業上の利用可能性】
【００２６】
本発明は電界発光素子（ＥＬ素子）等の電流駆動型発光素子のアクティブマトリクス型表示装置やアナログメモリに用いられるものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。
【図２】本発明の第１の実施形態に係わる画素回路及びゼロ電流設定回路の動作を説明するためのタイミングチャートである。
【図３】本発明に係わるアクティブマトリクス電界発光表示装置の構成を示す構成図である。
【図４】比較例の画素回路及びゼロ電流設定回路の構成を示す図である。
【図５】本発明の第２の実施形態に係わる画素回路及びゼロ電流設定回路の一構成例を示す図である。
【符号の説明】
【００２８】
１  画素回路部
２  データ線スイッチ
３  ゼロ電流設定回路
４  列電流制御回路
５  列走査回路
６  行走査回路
Ｍ１，Ｍ４，Ｍ８，Ｍ９，Ｍ１２，Ｍ１３  ｐＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ６，Ｍ７，Ｍ１０，Ｍ１１  ｎＭＯＳトランジスタ
Ｍ５  データ線スイッチ（ｎＭＯＳトランジスタ）Ｃ１  容量
ＥＬ  電界発光素子
【図１】
2006154067.tif 000003
【図２】
2006154067.tif 000004
【図３】
2006154067.tif 000005
【図４】
2006154067.tif 000006
【図５】
2006154067.tif 000007