(57)【要約】【課題】微細化・高速化可能な半導体装置に必要なシリサイド層を形成する際に、所望の組成を持つＮｉ合金シリサイドを簡単に形成すると共に当該シリサイドの耐熱性を向上させる。【解決手段】シリコン基板１００上にゲート電極１０３を形成した後、シリコン基板１００におけるゲート電極１０３の両側にソース・ドレイン領域となる不純物拡散層１０９を形成し、その後、不純物拡散層１０９上に合金化シリサイド層１１１を形成する。合金化シリサイド層１１１は、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０を形成した後に熱処理を行うことによって形成される。【選択図】図２
2006261635.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上にゲート電極を形成する工程と、
前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、
前記ソース・ドレイン領域上に合金化シリサイド層を形成する工程とを備え、
前記合金化シリサイド層を形成する工程は、第１の金属膜とニッケル膜と第２の金属膜とを順次堆積して積層金属膜を形成する工程と、前記積層金属膜の形成後に熱処理を行う工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１の金属膜及び前記第２の金属膜は同一の金属からなることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記第１の金属膜及び前記第２の金属膜は、前記合金化シリサイド層を形成する際に相分離を生じやすい金属からなることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法において、
前記第１の金属膜及び前記第２の金属膜は、主にＨｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶからなる金属膜であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置の製造方法において、
前記合金化シリサイド層を形成する工程は、前記積層金属膜の上に酸化防止膜を形成する工程をさらに含むことを特徴とする半導体装置の製造方法。
【請求項６】
シリコン基板上に形成されたゲート電極と、
前記シリコン基板における前記ゲート電極の両側に形成されたソース・ドレイン領域と、
前記ソース・ドレイン領域上に形成された合金化シリサイド層とを備え、
前記合金化シリサイド層は、第１の金属膜とニッケル膜と第２の金属膜とが順次堆積されてなる積層金属膜と前記シリコン基板との反応により形成された合金化Ｎｉシリサイドからなることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第１の金属膜及び前記第２の金属膜は同一の金属からなることを特徴とする半導体装置。
【請求項８】
請求項６に記載の半導体装置において、
前記第１の金属膜及び前記第２の金属膜は、前記合金化シリサイド層を形成する際に相分離を生じやすい金属からなることを特徴とする半導体装置。
【請求項９】
請求項６に記載の半導体装置において、
前記第１の金属膜及び前記第２の金属膜は、主にＨｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶからなる金属膜であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にシリサイド層の構造及びその形成方法に関する。
【背景技術】
【０００２】
ＭＯＳ（Metal Oxide Semiconductor ）トランジスタでは、コンタクト抵抗及び配線抵抗などの寄生抵抗を低減することが動作速度を向上するための重要な要素である。一般に、これらトランジスタの寄生抵抗の低減は、ソース・ドレイン領域上部及びゲート電極上部をシリサイド化することにより行われている。
【０００３】
大規模な半導体集積回路装置（ＬＳＩ）の集積度を上げるためには、横方向寸法を縮小するだけではなく、縦方向寸法の縮小化も必要である。縦方向寸法の縮小化の１つとして、ソース・ドレイン領域となる不純物拡散層の接合深さを浅くする必要がある。しかしながら、半導体基板内の拡散層の厚さを薄くすると、拡散層の抵抗が高くなり、半導体装置の動作速度が低下するという問題がある。
【０００４】
これに対しては、拡散層の表層に金属シリサイド層を形成した構造によってソース・ドレイン抵抗を下げることが有効である。前記の金属シリサイド層を形成する方法としては、シリコン基板上及びゲート電極となるポリシリコン膜上に金属膜を堆積し、当該金属膜に熱処理を加えることにより、シリコンと金属を反応させてソース・ドレイン領域上部及びゲート電極上部をシリサイド化する方法が従来から用いられてきた。
【０００５】
ところで、シリサイド層を形成する材料としては、浅接合に対してシリサイド化反応時のシリコン消費量を低減できる材料が求められている。それに対して、シリコン消費量を低減することが可能な材料として低抵抗なモノシリサイドを形成するニッケル（Ｎｉ）を用いたシリサイド形成技術が開発されている。
【０００６】
しかしながら、Ｎｉシリサイドのダイシリサイド相であるＮｉＳｉ2 は、シリコンと格子定数が非常に近く、後工程の高温熱処理や不適切なプロセス条件に起因して、逆ピラミッド状の界面を形成することが知られている。後工程の高温熱処理温度に対する耐性（耐熱性）を向上させて安定にＮｉシリサイドを形成する方法として、シリサイドを合金化する方法が提案されている（例えば特許文献１参照）。
【０００７】
また、この先行技術において、低抵抗なモノシリサイド相であるＮｉＳｉを安定化させる効果を持つ元素として、Ｇｅ、Ｔｉ、Ｒｅ、Ｔａ、Ｎ、Ｖ、Ｉｒ、Ｃｒ、Ｚｒが挙げられている（例えば非特許文献１参照）。
【０００８】
また、Ｚｒと良く似た物理化学的性質を示す元素であるＨｆについても、同様の効果を示唆する報告がなされている（例えば非特許文献２参照）。さらに、Ｍｏ、Ｉｒ、Ｃｏ、Ｐｔなどについても同様の効果を示唆する報告がなされている（例えば非特許文献３〜５参照）。
【特許文献１】米国特許第６６８９６８８号公報（Paul Raymond Besser 、Method And Device Using Silicide Contacts For Semiconductor Processing、2004年２月10日
【非特許文献１】Min-Joo Kim 他、High Thermal Stability of Ni Monosilicide from Ni-Ta Alloy Films on Si(100) 、Electrochem. Solid-State Lett. 6、2003年、G122-G125
【非特許文献２】項瑞飛（東工大）  他、Ｈｆを添加したＮｉシリサイドの形成、第６５回応用物理学会学術講演会  講演予稿集、２００４年秋季９月１日〜４日、p.７０８（講演番号２Ｐ−Ｍ−１０）
【非特許文献３】Young-Woo Ok  他、Effect of a Mo Interlayer on the Electrical and Structural Properties of Nickel Silicides 、J. Electrochem. Soc. 150 、2003年、G385-G388
【非特許文献４】Jer-shen Maa  他、Effect of interlayer on thermal stability of nickel silicides 、J. Vac. Sci. Technol. A 19、2001年、p.1595-1599
【非特許文献５】D. Mangelinck 他、Enhancement of thermal stability of NiSi films on (100)Si and (111)Si by Pt addition、Appl. Phys. Lett. 、1999年、vol.75、num.12、p.1736-1738
【非特許文献６】E. Horache  他、Nb/Ni and Ni/Nb bilayers on Si:Rapid thermal processing, phase separation, and ternary phase formation、J. Appl. Phys. 69 、1991年、p.7029-7033
【非特許文献７】R.N. Wang 他、Comparison of the thermal stabilities of NiSi films in Ni/Si, Ni/Pd/Si and Ni/Pt/Si Systems"、J. Phys.:Condens. Matter 15 、2003年、p.1935-1942
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のシリサイドを合金化する手法としては、一般に、所望の合金化金属を含むＮｉ合金ターゲットを用いたスパッタ法が用いられている。ここで、ターゲットの合金組成については、適用対象の半導体装置の製造工程、例えばシリサイド工程後の配線工程などの熱処理温度又は半導体装置における接合深さ等によって最適化する必要がある。しかしながら、複数種類の半導体装置を混流させる半導体製造ラインにおいて、Ｎｉ合金ターゲットを用いた方法を実施する場合、形成しようとする全種類の合金化シリサイドと対応するスパッタターゲットを所有すると共にそれらを互いに交換する必要がある。すなわち、製造するデバイスに合わせて最大の効果を発揮する任意の合金化シリサイド組成を簡便な方法によって得ることは困難である。
【００１０】
前記に鑑み、本発明は、製造する半導体装置に合致した所望の組成を持つＮｉ合金シリサイドを簡単に形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、本願発明者らは種々の検討を行った。具体的には、所望の組成を持つＮｉ合金シリサイドを簡単に形成するための方法として、例えば特許文献１には、イオン注入により合金化シリサイドを形成する方法（第１の方法）が提案されており、例えば非特許文献６及び７には、２層構造の金属膜から合金化シリサイドを形成する方法（第２の方法）が提案されている。
【００１２】
しかしながら、前記第１の方法には、重金属を高濃度に注入することに起因してパーティクルが発生しやすいなどの生産上の問題がある。また、前記第２の方法によると、Ｎｉ膜の膜厚と他の金属膜の膜厚とを制御することにより、実質的に所望の合金化シリサイド組成を得ることは容易であるが、Ｎｉ合金シリサイドを形成する他の金属として相分離を生じやすい金属を用いた場合にはシリサイド化のための熱処理において当該他の金属がシリサイド表面に析出するため、Ｎｉシリサイドの耐熱性向上の効果は限られている。すなわち、シリサイド化反応のための熱処理の際に他の金属がシリサイド表面に析出すると、シリサイド化反応の初期段階で「析出金属／ＮｉＳｉ／Ｓｉ基板」の積層構造が形成されてしまい、「ＮｉＳｉ／Ｓｉ基板」の部分に着目すると、合金化シリサイドを用いない場合と同じ「ＮｉＳｉ／Ｓｉ基板」界面構造となるので、従来のＮｉシリサイドと比べて耐熱性の向上は期待できない。また、前記第２の方法により形成されるＮｉ−Ｈｆ合金シリサイドにおいても、非特許文献２に示されているように、合金化されていないＮｉシリサイドの耐熱性と比べて顕著な耐熱性向上効果は得られていない。
【００１３】
そこで、本願発明者らは、以上の知見に基づいて、生産上の問題点の少ない前記第２の方法をベースとして所望のＮｉ合金シリサイド組成を得つつ、合金化によるＮｉシリサイドの耐熱性向上効果を得る方法についてさらなる検討を重ねた結果、以下に述べる発明を想到した。
【００１４】
本発明に係る半導体装置の製造方法は、シリコン基板上にゲート電極を形成する工程と、前記シリコン基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、前記ソース・ドレイン領域上に合金化シリサイド層を形成する工程とを備え、前記合金化シリサイド層を形成する工程は、第１の金属膜とニッケル膜と第２の金属膜とを順次堆積して積層金属膜を形成する工程と、前記積層金属膜の形成後に熱処理を行う工程とを含む。
【００１５】
本発明の半導体装置の製造方法において、前記第１の金属膜及び前記第２の金属膜は同一の金属から構成されていてもよい。
【００１６】
本発明の半導体装置の製造方法において、前記第１の金属膜及び前記第２の金属膜は、前記合金化シリサイド層を形成する際に相分離を生じやすい金属から構成されていてもよい。尚、本願において、相分離を生じやすい金属とは、シリサイド反応温度領域（３００℃〜６００℃程度）においてＮｉに対する固溶限界がＳｉの固溶限界（１０ａｔ％）よりも小さい金属であると定義する。この定義によれば、例えばＰｕ、Ｒｕ、Ｓ、Ｓｂ、Ｓｅ、Ｓｎ、Ｔａ、Ｔｅ、Ｔｈ、Ｔｉ、Ｚｒ、Ｎｂ、Ｆｅ、Ｇｅ等が相分離を生じやすい金属に該当する。
【００１７】
本発明の半導体装置の製造方法において、前記第１の金属膜及び前記第２の金属膜は、主にＨｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶからなる金属膜であってもよい。
【００１８】
本発明の半導体装置の製造方法において、前記合金化シリサイド層を形成する工程は、前記積層金属膜の上に酸化防止膜を形成する工程をさらに含んでいてもよい。
【００１９】
本発明に係る半導体装置は、シリコン基板上に形成されたゲート電極と、前記シリコン基板における前記ゲート電極の両側に形成されたソース・ドレイン領域と、前記ソース・ドレイン領域上に形成された合金化シリサイド層とを備え、前記合金化シリサイド層は、第１の金属膜とニッケル膜と第２の金属膜とが順次堆積されてなる積層金属膜と前記シリコン基板との反応により形成された合金化Ｎｉシリサイドからなる。
【００２０】
本発明の半導体装置において、前記第１の金属膜及び前記第２の金属膜は同一の金属から構成されていてもよい。
【００２１】
本発明の半導体装置において、前記第１の金属膜及び前記第２の金属膜は、前記合金化シリサイド層を形成する際に相分離を生じやすい金属から構成されていてもよい。
【００２２】
本発明の半導体装置において、前記第１の金属膜及び前記第２の金属膜は、主にＨｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶからなる金属膜であってもよい。
【発明の効果】
【００２３】
本発明によると、積層金属膜の膜構成並びに熱処理の温度及び時間を制御することによって、所望の組成を持つ合金化シリサイド層（Ｎｉ合金シリサイド層）を形成できるため、形成しようとする合金化シリサイドと対応するスパッタターゲットを用いることなく、所望の組成を持つ合金化シリサイド層を簡単に形成することができる。
【００２４】
また、本発明によると、Ｎｉ合金シリサイドを形成する他の金属として相分離を生じやすい金属を用いた場合（従来技術（前記第２の方法）によってＮｉ合金シリサイド層を形成することが困難な場合）にも、Ｎｉ膜を上下から他の金属膜によって挟む構成によって、Ｎｉ合金シリサイド層の耐熱性を確実に向上させることができる。具体的には、Ｎｉ膜の上に他の金属膜を有する構成によって、シリサイド化熱処理時にＮｉ膜の下側の金属がＮｉ膜を通って積層膜上方へ拡散することが抑制されるため、相分離を防止しつつＮｉ合金シリサイド層を形成できるので、Ｎｉ合金シリサイド層の耐熱性を確実に向上させることができる。このため、工程不良が生じにくい微細化及び高速化が可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の一実施形態に係る半導体装置、具体的にはＭＯＳトランジスタを有する半導体装置及びその製造方法について、図面を参照しながら説明する。
【００２６】
図１（ａ）〜（ｃ）及び図２（ａ）〜（ｃ）は、本実施形態の半導体装置の製造方法の各工程を示す断面図である。
【００２７】
まず、図１（ａ）に示すように、シリコン基板１００上にシャロートレンチ分離領域１０１を形成することによって、トランジスタ形成領域を規定した後、当該トランジスタ形成領域上に例えばシリコン酸化膜からなる厚さ２ｎｍ程度のゲート絶縁膜１０２を形成し、その後、シリコン基板１００上に全面に亘って例えば厚さ１４０ｎｍ程度のポリシリコン膜を形成する。続いて、当該ポリシリコン膜を選択的にエッチングすることによって、ゲート電極１０３を形成した後、例えばゲート電極１０３をマスクとしてイオン注入法によりシリコン基板１００におけるゲート電極１０３の両側に低濃度不純物拡散層１０４を自己整合的に形成する。
【００２８】
次に、図１（ｂ）に示すように、例えばサセプタ温度４００℃の条件によるＬＰ（low pressure）−ＣＶＤ（chemical vapor deposition ）法によって、シリコン基板１００上に全面に亘って例えば厚さ５０ｎｍ程度のシリコン酸化膜１０５を成膜する。
【００２９】
次に、図１（ｃ）に示すように、例えばＣＨＦ3 流量１２０ｃｍ3 ／ｍｉｎ（標準状態）、Ｏ2 流量５ｃｍ3 ／ｍｉｎ（標準状態）、圧力８Ｐａ、パワー１１０Ｗの条件によるドライエッチング法によって、シリコン酸化膜１０５に対して全面エッチバックを施し、それによりゲート電極１０３の側壁にサイドウォールスペーサ１０８を形成する。
【００３０】
次に、図２（ａ）に示すように、例えばゲート電極１０３及びサイドウォールスペーサ１０８をマスクとしてイオン注入法によりシリコン基板１００におけるサイドウォールスペーサ１０８の両側にソース・ドレイン領域となる高濃度不純物拡散層１０９を自己整合的に形成する。
【００３１】
次に、図２（ｂ）に示すように、シリコン基板１００上に全面に亘ってＨｆ／Ｎｉ／Ｈｆ積層膜１１０を堆積させる。具体的には、まず、スパッタ前処理を行った後、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件でハフニウム（Ｈｆ）ターゲットを用いたＡｒスパッタ法によって、シリコン基板１００上に全面に亘って例えば厚さ２ｎｍ程度の第１のＨｆ膜を堆積する。続いて、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件でＮｉターゲットを用いたＡｒスパッタ法によって、第１のＨｆ膜の上に例えば厚さ１０ｎｍ程度のＮｉ膜を堆積する。最後に、例えば圧力２ｍＴｏｒｒ（２６６ｍＰａ）、ＤＣパワー１００Ｗの条件でＨｆターゲットを用いたＡｒスパッタ法によって、Ｎｉ膜の上に例えば厚さ２ｎｍ程度の第２のＨｆ膜を堆積する。これにより、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０の堆積が完了する。
【００３２】
次に、図２（ｃ）に示すように、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０の堆積後に、例えばＲＴＡ（Rapid Thermal Annealing ）装置によって、第１の熱処理として、例えば約３５０℃、３０秒間のＲＴＡ処理を不活性雰囲気中で行った後、未反応のＨｆ／Ｎｉ／Ｈｆ積層膜１１０を選択的に除去する。これにより、高濃度不純物拡散層１０９上及びゲート電極１０３上にのみ所望の合金化Ｎｉシリサイド層（Ｎｉ−Ｈｆ合金シリサイド層）１１１が形成される。ここで、未反応のＨｆ／Ｎｉ／Ｈｆ積層膜１１０の除去は、例えば硫酸又は塩酸と過酸化水素水とを混合させた酸性薬液を用いて選択的に行う。また、第１の熱処理（ＲＴＡ処理）の温度及び時間についてはそれぞれ、３００℃〜５００℃の範囲、１０秒〜９０秒の範囲において、所望の合金化シリサイド膜厚約１０ｎｍが得られるように最適化する。
【００３３】
尚、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０の堆積後で図２（ｃ）に示す工程を実施する前に、ＲＴＡ処理の際の表面酸化を防ぐために、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０の最上層のＨｆ膜の上に酸化防止膜となる例えばＴｉＮ膜を反応性スパッタ法により堆積し、ＴｉＮ／Ｈｆ／Ｎｉ／Ｈｆ積層膜を形成してもよい。
【００３４】
最後に、未反応のＨｆ／Ｎｉ／Ｈｆ積層膜１１０を選択的に除去した後、合金化Ｎｉシリサイド層１１１として、所望の組成を持ち且つ低抵抗相であるＮｉＳｉ相（ニッケルモノシリサイド相）を得るために、第２の熱処理として、例えば５００℃、３０秒間のＲＴＡ処理を不活性雰囲気中で行う。ここで、第２の熱処理（ＲＴＡ処理）の温度及び時間についてはそれぞれ、４００℃〜６００℃の範囲、１０秒〜９０秒の範囲において、所望の合金化ＮｉＳｉ膜厚約１５ｎｍが得られるように最適化する。尚、本実施形態では、第１の熱処理（ＲＴＡ処理）の段階では合金化Ｎｉシリサイド層１１１はＮｉ組成の大きい相、例えばＮｉ2 Ｓｉ相であり、これが第２の熱処理によってＮｉＳｉ相に相変化すると、合金化Ｎｉシリサイド層１１１の厚さが約１０ｎｍから約１５ｎｍに増加する。
【００３５】
このように、本実施形態においては、Ｎｉ膜を上下から他の金属膜によって挟む構成によって相分離を低減することにより、所望の組成を持つ合金化Ｎｉシリサイド層１１１を得ることができる。具体的には、Ｎｉ膜の下側の金属がＮｉ膜を通って積層膜上方へ拡散する現象は、Ｎｉ膜中の他の金属の濃度勾配に比例して生じるものであるため、Ｎｉ膜の上側に他の金属膜を設けることにより、当該拡散を抑制することができ、それによってＮｉ膜中に他の金属が取り残された状態でシリサイド化が行われるので、所望の組成を持つ合金化Ｎｉシリサイドが得られる。
【００３６】
図３は、本実施形態におけるＨｆ／Ｎｉ／Ｈｆ積層膜によるＮｉシリサイドの耐熱性向上効果を示す図である。図３においては、Ｎｉシリサイドの耐熱性の指標として、シート抵抗及び熱処理温度をそれぞれ縦軸及び横軸に取った。
【００３７】
図３に示すように、黒丸で示した従来のＮｉ単層膜（厚さ２５ｎｍ）を用いてＮｉシリサイドを形成した場合、４８０℃でシート抵抗が上昇し始めるので、耐熱性の上限は４８０℃と判断される。一方、白丸で示した本実施形態のＨｆ／Ｎｉ／Ｈｆ積層膜を用いてＮｉシリサイド（合金化Ｎｉシリサイド）を形成した場合、５２０℃でシート抵抗が上昇し始めるが、熱処理温度をさらに上げた場合にもシート抵抗の上昇はなだらかである。すなわち、本実施形態の合金化Ｎｉシリサイドの耐熱性の上限は、従来のＮｉシリサイドと比べて５０℃程度も向上している。
【００３８】
尚、図示は省略しているが、比較例として、例えばＮｉ／Ｈｆ積層膜又はＨｆ／Ｎｉ積層膜等の２層構造の積層膜を用いてＮｉシリサイド（合金化Ｎｉシリサイド）を形成した場合には、従来のＮｉ単層膜を用いた場合と比べて同程度又は十数℃程度の耐熱性向上しか見られず、本実施形態のような顕著な耐熱性向上効果は見られなかった。これは、例えば非特許文献６に示される相分離効果のために合金化が不完全であったためであると考えられる。
【００３９】
以上に説明したように、本実施形態によると、Ｈｆ／Ｎｉ／Ｈｆ積層膜１１０の膜構成並びにシリサイド化のための熱処理の温度及び時間を制御することによって、所望の組成を持つ合金化Ｎｉシリサイド層（Ｎｉ合金シリサイド層）１１１を形成できるため、形成しようとする合金化シリサイドと対応するスパッタターゲットを用いることなく、当該合金化Ｎｉシリサイド層１１１を簡単に形成することができる。
【００４０】
また、本実施形態によると、Ｎｉ合金シリサイドを形成する他の金属として相分離を生じやすい金属を用いた場合（従来技術（前記第２の方法）によってＮｉ合金シリサイド層を形成することが困難な場合）にも、Ｎｉ膜を上下から他の金属膜によって挟む構成によって、前述のように、合金化Ｎｉシリサイド層１１１の耐熱性を確実に向上させることができる。このため、工程不良が生じにくい微細化及び高速化が可能な半導体装置を実現することができる。
【００４１】
尚、本実施形態において、合金化Ｎｉシリサイド層１１１を形成するためにＨｆ／Ｎｉ／Ｈｆ積層膜１１０を用いたが、これに代えて、合金化シリサイド層を形成する際に相分離を生じやすい金属、例えばＺｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶなどからなる金属膜によってＮｉ膜を上下から挟んだ積層金属膜を用いてもよい。ここで、Ｎｉ膜の上下に設ける金属膜（第１の金属膜及び第２の金属膜）は同一の金属から構成されていてもよい。或いは、第１の金属膜及び第２の金属膜が互いに異なる金属から構成される場合であっても、当該各金属が両方とも相分離を生じやすい金属であれば、本実施形態と同様の効果を得ることができる。尚、第１の金属膜及び第２の金属膜は、Ｈｆ、Ｚｒ、Ｎｂ、Ｔａ、Ｔｉ又はＶを主成分とするものであれば、これらの金属以外の元素を含んでいてもよい。
【産業上の利用可能性】
【００４２】
本発明は、半導体装置及びその製造方法に関し、特にシリサイド層を有する半導体集積回路装置等に適用した場合には、所望の組成を持つ合金化シリサイド層を簡単に形成できると共に工程不良が生じにくい微細化及び高速化が可能な半導体装置を実現することができ、非常に有用である。
【図面の簡単な説明】
【００４３】
【図１】図１（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】図２（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】図３は本発明の一実施形態に係る半導体装置におけるＮｉシリサイドの耐熱性向上効果を示す図である。
【符号の説明】
【００４４】
１００  シリコン基板
１０１  シャロートレンチ分離領域
１０２  ゲート絶縁膜
１０３  ゲート電極
１０４  低濃度不純物拡散層
１０５  シリコン酸化膜
１０８  サイドウォールスペーサ
１０９  高濃度不純物拡散層
１１０  Ｈｆ／Ｎｉ／Ｈｆ積層膜
１１１  合金化Ｎｉシリサイド層
【図１】
2006261635.tif 000003
【図２】
2006261635.tif 000004
【図３】
2006261635.tif 000005