(57)【要約】【課題】  水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することによって高速に動き補償予測処理をすることが可能な動き補償予測装置を提供する。【解決手段】  本発明に係る動き補償予測装置は、小数精度の動き補償予測を行う動き補償予測装置であって、水平または垂直方向に連続する整数画素にＦＩＲフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間部４７と、前記画素補間部４７によって補間された小数精度の画素を記録するフレームメモリ４８と、前記フレームメモリ４８に記録されている小数精度の画素を用いて動き補償予測を行う動き補償予測部４９とを備える。【選択図】  図１０
2006340211.tif 000002
【特許請求の範囲】
【請求項１】
小数精度の動き補償予測を行う動き補償予測装置であって、
水平または垂直方向に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間手段と、
前記画素補間手段によって補間された小数精度の画素を用いて動き補償予測を行う動き補償予測手段と
を備えることを特徴とする動き補償予測装置。
【請求項２】
前記画素補間手段は、第１の１／２精度の画素を補間した後、前記第１の１／２精度の画素に対して水平または垂直方向に連続する第２の１／２精度の画素を補間する前に、前記第１の１／２精度の画素に隣接する１／４精度の画素を補間する
ことを特徴とする請求項１記載の動き補償予測装置。
【請求項３】
前記画素補間手段は、前記整数画素に６タップのフィルタ処理を施すことによって１／２位置に画素を補間し、
補間された前記１／２位置の画素と該１／２位置の画素に隣接する整数画素の一方とに２タップのフィルタ処理を施すことによって１／４位置に画素を補間し、
補間された前記１／２位置の画素と該１／２位置の画素に隣接する整数画素の他方とに２タップのフィルタ処理を施すことによって３／４位置に画素を補間する
ことを特徴とする請求項１記載の動き補償予測装置。
【請求項４】
前記画素補間手段は、前記整数画素に
フィルタ係数が（１、−５、５２、２０、−５、１）／／６４である６タップのフィルタ処理を施すことによって１／４位置に画素を補間し、
フィルタ係数が（１、−５、２０、２０、−５、１）／／３２である６タップのフィルタ処理を施すことによって１／２位置に画素を補間し、
フィルタ係数が（１、−５、２０、５２、−５、１）／／６４である６タップのフィルタ処理を施すことによって３／４位置に画素を補間する
ことを特徴とする請求項１記載の動き補償予測装置。
【請求項５】
前記画素補間手段は、水平および垂直方向の一方に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを一括して補間した後、
水平および垂直方向の他方に連続する整数画素にフィルタ処理を施すことによって、１／２精度の画素と１／４精度の画素とを一括して補間するとともに、水平および垂直方向の他方に連続する１／２精度の画素にフィルタ処理を施すことによって、１／２精度の画素と１／４精度の画素とを一括して補間する
ことを特徴とする請求項１記載の動き補償予測装置。
【請求項６】
前記画素補間手段は、１／２精度の画素に２タップのフィルタ処理を施すことによって残余の１／４精度の画素を補間する
ことを特徴とする請求項５記載の動き補償予測装置。
【請求項７】
前記動き補償予測部は、前記小数精度の画素を空間配置の順に読み出して動き補償予測を行う
ことを特徴とする請求項１記載の動き補償予測装置。
【請求項８】
小数精度の動き補償予測を行う動き補償予測方法であって、
水平または垂直方向に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間ステップと、
前記画素補間ステップにおいて補間された小数精度の画素を用いて動き補償予測を行う動き補償予測ステップと
を含むことを特徴とする動き補償予測方法。
【請求項９】
小数精度の動き補償予測を行うためのプログラムであって、
水平または垂直方向に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間ステップと、
前記画素補間ステップにおいて補間された小数精度の画素を用いて動き補償予測を行う動き補償予測ステップと
をコンピュータに実行させるためのプログラム。
【請求項１０】
小数精度の動き補償予測を行う集積回路であって、
水平または垂直方向に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間手段と、
前記画素補間手段によって補間された小数精度の画素を用いて動き補償予測を行う動き補償予測手段と
を備えることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小数精度の動き補償予測を行う動き補償予測装置に関し、特に、１／４精度の画素を補間する技術に関する。
【背景技術】
【０００２】
近年、ＡＶ情報のデジタル化が進み、映像信号をデジタル化して取り扱うことのできる機器が広く普及しつつある。映像信号は膨大な情報量を有するので、記録容量や伝送効率を考慮して情報量を削減しつつ符号化するのが一般的である。映像信号の符号化技術としては、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）という作業部会により策定された国際規格が広く利用されている。
【０００３】
ＭＰＥＧにおいては、動きベクトルを用いた動き補償予測が利用される。動き補償予測とは、連続するフレーム間で映っている要素がどのように動いたかを検出して効率よく圧縮する手法をいう。すなわち、垂直方向１６画素×水平方向１６画素のマクロブロックと呼ばれる処理単位に符号化画像を分割し、時間的に前後する参照画像における所定の探索範囲内において、符号化対象のブロックと相関性の高いブロックの位置を検出する。この参照画像上のマクロブロックの移動量が動きベクトルである。動きベクトルとともに、符号化画像と参照画像との差分値を用いて符号化対象ブロックを符号化することによって、符号化画像の情報量を削減することができる。
【０００４】
動きベクトルの精度は規格によって定められている。ＭＰＥＧ１とＭＰＥＧ２では１／２精度を採用しているが、ＭＰＥＧ４とＭＰＥＧ４ＡＶＣでは１／４精度を採用しており、符号化効率を向上させている（例えば、非特許文献１参照）。参照画像の小数精度位置に画素を補間し、符号化画像のマクロブロックとマッチング処理をすることによって、小数精度の動きベクトルを求めることができる。
【０００５】
図７は、ＭＰＥＧ４ＡＶＣにおいて１／４精度の動き補償予測を行う場合の画素補間の説明図である。丸は整数画素を示し、三角は１／２精度の画素を示し、四角は１／４精度の画素を示している。以下の説明では、１／４精度の画素をその精度位置とともにいう場合は、「１／４位置の画素」「２／４位置の画素」または「３／４位置の画素」という。
【０００６】
まず、整数画素に６タップのＦＩＲ（Finite Impulse Response）フィルタ処理を施して１／２精度の画素を生成する。例えば、１／２精度の画素ｂを生成する場合は、整数画素Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊに６タップのＦＩＲフィルタ処理を施す。６タップのＦＩＲフィルタ係数の一例としては、（１，−５,２０，２０，−５，１）／／３２が定められている。／／は、丸め（四捨五入）つきの除算であることを意味している。
【０００７】
次に、隣接する整数画素と１／２精度の画素とに、または１／２精度の画素と１／２精度の画素とに２タップのＦＩＲフィルタ処理を施して１／４精度の画素を生成する。例えば、１／４精度の画素ａを生成する場合は、整数画素Ｇと１／２精度の画素ｂとに２タップのＦＩＲフィルタ処理を施す。２タップのＦＩＲフィルタ係数の一例としては、（１，１）／／２が定められている。
【０００８】
図８は、従来の画素補間方式の説明図である。
図８（Ａ）及び（Ｂ）は、整数画素に６タップのＦＩＲフィルタ処理が施されて１／２精度の画素が生成される様子を表している。図８（Ｂ）及び（Ｃ）は、隣接する整数画素と１／２精度の画素とに、または１／２精度の画素と１／２精度の画素とに２タップのＦＩＲフィルタ処理が施されて１／４精度の画素が生成される様子を表している。なお、この図８（Ａ）（Ｂ）（Ｃ）では、説明の都合上、領域Ｅを異なる大きさで描いているが、各領域Ｅは同じ大きさの領域である。
【０００９】
図９は、従来の画素補間処理の流れの説明図である。
すなわち、１／２精度の画素１０１、１０２、１０３、１０４がパイプライン処理で補間された後、１／４精度の画素２０１、２０２、２０３、２０４、２０５、２０６がパイプライン処理で補間される様子を表している。この図では、水平方向について小数精度の画素が補間される様子を表しているが、垂直方向について小数精度の画素が補間される場合も同様である。
【００１０】
図１０は、ＭＰＥＧ４ＡＶＣにおける画像符号化装置の構成図である。以下、この図を用いて、従来の１／４精度の動き補償予測を用いた画像符号化について説明する。
【００１１】
イントラ符号化が行われる画像は、動き補償予測部４９に供給され、イントラ予測が実施される。イントラ予測後の画像は、直交変換部４１に供給され、フレーム内のブロックに対して直交変換される。直交変換された画像は、量子化部４２に供給され、設定された量子化値によって量子化される。量子化された画像は、エントリピー符号化部４３に供給され、エントロピー符号化されて出力される。
【００１２】
一方、インター符号化が行われる画像は、動き補償予測部４９に供給され、動き補償予測が実施される。インター符号化には参照画像が必要である。この参照画像としては、既に、直交変換部４１において直交変換され、量子化部４２において量子化された画像が用いられる。量子化された画像は、逆量子化部４４に供給され、逆量子化される。逆量子化された画像は、逆直交変換部４５に供給され、逆直交変換される。逆量子化された画像は、設定によりループフィルタ４６に供給され、デブロックフィルタが掛けられ、画素補間部４７に供給される。
【００１３】
図１１は、従来の画素補間部４７の構成図であり、この図を用いて補間動作を説明する。
【００１４】
まず、整数画素が１／２画素生成部５１に供給される。１／２画素生成部５１は、整数画素に６タップのＦＩＲフィルタ処理を施すことによって１／２精度の画素を生成する。生成された１／２精度の画素は、整数画素とともにフレームメモリ４８に記録される。フレームメモリ４８に記録された１／２精度の画素と整数画素、または１／２精度の画素のみが１／４画素生成部５２に供給される。１／４画素生成部５２は、これら画素に２タップのＦＩＲフィルタ処理を施すことによって１／４精度の画素を生成する。生成された１／４精度の画素はフレームメモリ４８に記録される。
【００１５】
図１２は、１／２画素生成部５１の回路構成図である。
順次供給される整数画素は、遅延回路によって所定時間遅延される。遅延された整数画素の画素値のそれぞれにＦＩＲフィルタ係数（１，−５，２０，２０，−５，１）が掛けられ、その総和が四捨五入されて（その総和に１６が加算されて）、３２で除算（５ビットシフト）される。生成された１／２精度の画素はフレームメモリ４８に記録される。
【００１６】
図１３は、１／４画素生成部５２の回路構成図である。
１／４画素生成部５２には、フレームメモリ４８に記録された１／２精度の画素と整数画素、または１／２精度の画素のみが供給される。１／２精度の画素の画素値と整数画素の画素値との和が四捨五入されて（和に１が加算されて）、２で除算（１ビットシフト）される。生成された１／４精度の画素はフレームメモリ４８に記録される。
【００１７】
このように小数精度の画素が補間されてフレームメモリ４８に記録されると、動き補償予測部４９は、先に入力された符号化画像と、フレームメモリ４８から供給される参照画像とを用いて、マクロブロック毎にマッチング処理を行い、動きベクトルと差分データとを作成する。動きベクトルは、そのままエントリピー符号化部４３に供給されて符号化される。差分データは、直交変換部４１において直交変換され、量子化部４２において量子化された後、エントロピー符号化部４３において符号化されて出力される。
【非特許文献１】“Draft ITU-T recommendation and final draft international standard of joint video specification (ITU-T recommendation, H.264/ISO/IEC 14496-10 AVC) "    8.4.2.2 Fractional sample interpolation process  pp.119-123     Joint Video Team (JVT) of ISO/IEC MPEG and ITUT VCEG, JVT-G050, Mar. 2003.
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図９に示したように、前記従来の画像符号化装置によって水平または垂直方向に連続する整数画素間に１／４精度の画素を補間するためには、まず、整数画素をフレームメモリ４８から読み出し、６タップのＦＩＲフィルタ処理を施して１／２精度の画素を生成し、フレームメモリ４８に記録する必要がある。そして、このように記録した１／２精度の画素をフレームメモリ４８から読み出し、２タップのＦＩＲフィルタ処理を施して１／４精度の画素を生成し、フレームメモリ４８に記録する必要がある。
【００１９】
しかしながら、このような手順によると、１／２精度の画素と１／４精度の画素とをパイプライン処理で補間することができないため、処理の高速化が図れないという問題がある。また、１／２精度の画素と１／４精度の画素の生成時間に遅延があるために、動き補償予測もパイプライン化することができず、処理の高速化が図れないという問題もある。
【００２０】
本発明は、このような問題点に鑑みてなされたものであり、水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することによって高速に動き補償予測処理をすることが可能な動き補償予測装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記目的を達成するために、本発明に係る動き補償予測装置は、小数精度の動き補償予測を行う動き補償予測装置であって、水平または垂直方向に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを１クロックにおいて一括して補間する画素補間手段と、前記画素補間手段によって補間された小数精度の画素を用いて動き補償予測を行う動き補償予測手段とを備えることを特徴とする。言い換えると、前記画素補間手段は、第１の１／２精度の画素を補間した後、前記第１の１／２精度の画素に対して水平または垂直方向に連続する第２の１／２精度の画素を補間する前に、前記第１の１／２精度の画素に隣接する１／４精度の画素を補間することになる。これによって、水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とが１回のパイプライン処理で補間されるので、高速に動き補償予測処理をすることが可能となる。
【００２２】
具体的には、前記画素補間手段は、前記整数画素に６タップのフィルタ処理を施すことによって１／２位置に画素を補間し、補間された前記１／２位置の画素と該１／２位置の画素に隣接する整数画素の一方とに２タップのフィルタ処理を施すことによって１／４位置に画素を補間し、補間された前記１／２位置の画素と該１／２位置の画素に隣接する整数画素の他方とに２タップのフィルタ処理を施すことによって３／４位置に画素を補間する。これによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを一括して補間することができる。
【００２３】
また、前記画素補間手段は、前記整数画素に対して、フィルタ係数が（１、−５、５２、２０、−５、１）／／６４である６タップのフィルタ処理を施すことによって１／４位置に画素を補間し、フィルタ係数が（１、−５、２０、２０、−５、１）／／３２である６タップのフィルタ処理を施すことによって１／２位置に画素を補間し、フィルタ係数が（１、−５、２０、５２、−５、１）／／６４である６タップのフィルタ処理を施すことによって３／４位置に画素を補間する。これによっても、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを一括して補間することができる。
【００２４】
ここで、前記画素補間手段は、水平および垂直方向の一方に連続する整数画素にフィルタ処理を施すことによって、隣接する２つの前記整数画素間に１／２精度の画素と１／４精度の画素とを一括して補間した後、水平および垂直方向の他方に連続する整数画素にフィルタ処理を施すことによって、１／２精度の画素と１／４精度の画素とを一括して補間するとともに、水平および垂直方向の他方に連続する１／２精度の画素にフィルタ処理を施すことによって、１／２精度の画素と１／４精度の画素とを一括して補間する。例えば、水平方向について画素補間処理を施した後に垂直方向について画素補間処理を施す場合、垂直方向については、整数画素だけでなく、先に生成された１／２精度の画素をも用いて画素補間処理を施すようにしている。これによって、より処理の高速化を図ることができる。
【００２５】
また、前記画素補間手段は、１／２精度の画素に２タップのフィルタ処理を施すことによって残余の１／４精度の画素を補間する。これによって、残余の１／４精度の画素が補間され、全ての小数精度位置に画素が補間されることになる。
【００２６】
さらに、前記動き補償予測部は、前記小数精度の画素を空間配置の順に読み出して動き補償予測を行う。これによって、動き補償予測では、符号化画像とのマッチング処理をパイプライン化することができ、動き補償予測処理が高速化される。
【００２７】
なお、本発明は、このような動き補償予測装置として実現することができるだけでなく、このような動き補償予測装置が備える特徴的な手段をステップとする動き補償予測方法として実現したり、それらのステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の記録媒体やインターネット等の伝送媒体を介して配信することができるのは言うまでもない。
【００２８】
また、ブロック図の各機能ブロックは典型的には集積回路であるLSIとして実現される。これらは個別に１チップ化されても良いし、一部又は全てを含むように１チップ化されても良い。ここでは、LSIとしたが、集積度の違いにより、ＩＣ、システムＬＳＩ、スーパーＬＳＩ、ウルトラＬＳＩと呼称されることもある。
【００２９】
また、集積回路化の手法はLSIに限るものではなく、専用回路又は汎用プロセサで実現してもよい。ＬＳＩ製造後に、プログラムすることが可能なＦＰＧＡ（Field Programmable Gate Array）や、ＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサーを利用しても良い。
【００３０】
さらには、半導体技術の進歩又は派生する別技術によりLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。バイオ技術の適応等が可能性としてありえる。
【発明の効果】
【００３１】
以上のように、本発明に係る動き補償予測装置によれば、水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することが可能である。また、動き補償予測では、隣接する１／２精度の画素と１／４精度の画素との生成時間に遅延がないため、小数精度の参照画像を空間配置の順に連続して読み出すことが可能である。これによって、符号化画像とのマッチング処理をパイプライン化することができ、動き補償予測処理が高速化される。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００３３】
（実施の形態１）
実施の形態１の画像符号化装置の構成は、画素補間部４７と動き補償予測部４９の機能が異なるものの、従来の画像符号化装置（図１０）と同じである。以下、本発明の画像符号化装置の構成を従来の画像符号化装置と異なる点のみ説明する。
【００３４】
図１は、本発明の画素補間部４７の構成図である。本発明の画素補間部４７は、１／２精度の画素と１／４精度の画素とを一括して生成する小数画素一括生成部８１と、残余の１／４精度の画素（後述する）を生成する１／４画素生成部５２とを備える。
【００３５】
すなわち、整数画素は、水平または垂直方向の順に小数画素一括生成部８１に供給される。小数画素一括生成部８１は、６タップのＦＩＲフィルタ処理と２タップのＦＩＲフィルタ処理とを一括して行って、１／２精度の画素と１／４精度の画素とを一括して生成する。生成された１／２精度の画素と１／４精度の画素とは整数画素とともにフレームメモリ４８に記録される。
【００３６】
フレームメモリ４８に記録された１／２精度の画素は１／４画素生成部５２に供給される。１／４画素生成部５２は、１／２精度の画素に２タップのＦＩＲフィルタ処理を施すことによって１／４精度の画素を生成する。生成された１／４精度の画素はフレームメモリ４８に記録される。
【００３７】
図２は、実施の形態１における小数画素一括生成部８１の回路構成図である。
順次供給される整数画素は、遅延回路によって所定時間遅延される。遅延された整数画素の画素値のそれぞれにＦＩＲフィルタ係数（１，−５，２０，２０，−５，１）が掛けられ、その総和が四捨五入されて、３２で除算される。生成された１／２精度の画素は、フレームメモリ４８に記録されるとともに、加算器Ｐ１及びＰ２に供給される。
【００３８】
一方の加算器Ｐ１には、１／２精度の画素に加え、整数画素が供給される。これによって、１／２精度の画素の画素値と整数画素の画素値との和が四捨五入されて２で除算される。生成された１／４位置の画素はフレームメモリ４８に記録される。
【００３９】
他方の加算器Ｐ２についても同様である。すなわち、１／２精度の画素の画素値と整数画素の画素値との和が四捨五入されて２で除算される。生成された３／４位置の画素はフレームメモリ４８に記録される。
【００４０】
図３は、本発明の画素補間処理の流れの説明図である。
１／２精度の画素と１／４精度の画素とがパイプライン処理で補間される。ここでは、クロック毎に一括生成される小数精度の画素を点線の矩形で囲っている。すなわち、１／２精度の画素１１と１／４精度の画素２１及び２２とが第１のクロックで一括生成されて、隣接する整数画素間に補間される。次のクロックで１／２精度の画素１２と１／４精度の画素２３及び２４とが一括生成され、その次のクロックで１／２精度の画素１３と１／４精度の画素２５及び２６とが一括生成される。
【００４１】
ここでは、水平方向について小数精度の画素が補間される流れを説明したが、垂直方向についても同様である。ただし、垂直方向に小数精度の画素を補間する場合は、整数画素だけでなく、先に生成された１／２精度の画素をフレームメモリ４８から読み出す。すなわち、以下に説明するように、整数画素間だけでなく１／２精度の画素間にも小数精度の画素を補間することによって、より処理の高速化を図るようにしている。
【００４２】
図４及び図５は、本発明の画素補間処理の流れの説明図である。
図４（Ａ）に示すように、初期状態では整数画素のみが存在する。まず、図４（Ｂ）に示すように、水平方向の一列Ｌ１について小数精度の画素が一括補間される。少数画素が一括補間される様子は図３を用いて説明した通りであるため、ここでは詳しい説明を省略する。以降は、図４（Ｃ）から図４（Ｆ）に示すように、水平方向の各列Ｌ２からＬ５について、順次、小数精度の画素が一括補間される。
【００４３】
次いで、垂直方向の一列Ｌ６について小数精度の画素が一括補間される。この一列Ｌ６について小数精度の画素を一括補間する手法も図３を用いて説明した通りである。次いで、垂直方向の一列Ｌ７について小数精度の画素が一括補間される。すなわち、先に生成された１／２精度の画素間に小数精度の画素が補間される。この一列Ｌ７について小数精度の画素を一括補間する手法は、整数画素でなく１／２精度の画素を用いる点を除き、図３を用いて説明した通りである。以降は、図５（Ｃ）から図５（Ｊ）に示すように、垂直方向の各列Ｌ８からＬ１４について、順次、小数精度の画素が一括補間される。
【００４４】
次いで、残余の１／４精度の画素を補間する。すなわち、水平方向と垂直方向とに小数精度の画素を一括補間し終わった状態では、図５（Ｊ）に示すように、領域Ａ１０等、１／４精度の画素の補間が完了していない領域が存在する。そこで、１／４画素生成部５２は、フレームメモリ４８に記録されている１／２精度の画素を読み出して、図５（Ｋ）に示すように１／４精度の画素を補間する。すなわち、領域Ａ１内の１／２精度の画素を用いて両画素間に１／４精度の画素を補間する。領域Ａ２とＡ３についても同様である。これによって、図５（Ｌ）に示すように、残余の１／４精度の画素が全て補間されてフレームメモリ４８に記録されると、画素補間処理が終了する。
【００４５】
次に、動き補償予測部４９は、小数精度の画素（参照画像）をフレームメモリ４８から読み出して、符号化画像とのマッチング処理を行い、動きベクトルを決定する。この際、全ての小数精度の画素が生成されるのを待つことなく、画素補間部４７によって生成される空間配置の順にフレームメモリ４８から画素を読み出し、マッチング処理を進める。
【００４６】
以上のように、本実施の形態１の画像符号化装置によれば、水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することが可能である。また、動き補償予測では、隣接する１／２精度の画素と１／４精度の画素との生成時間に遅延がないため、画素補間部４７によって生成された小数精度の参照画像を空間配置の順に連続して読み出すことが可能である。これによって、符号化画像とのマッチング処理をパイプライン化することができ、動き補償予測処理が高速化される。
【００４７】
なお、ここでは、画像符号化装置に本発明を適用した構成を例示したが、本発明はこれに限定されるものではない。すなわち、画素補間部と動き補償予測部とを備える装置である以上、本発明を適用することができる。
【００４８】
また、ここでは、小数精度の画素として１／２精度の画素と１／４精度の画素とを例示しているが、本発明はこれに限定されるものではない。すなわち、他の小数精度の画素を補間する場合にも、本発明を適用することが可能である。
【００４９】
（実施の形態２）
前記実施の形態１では、１／２精度の画素と整数画素とに２タップのフィルタ処理を施すことによって１／４精度の画素を生成することとしている。従って、１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することができるものの、１／２精度の画素が生成されるまで１／４精度の画素を生成することはできない。すなわち、前記実施の形態１においては特に言及しなかったが、１／４精度の画素を生成する場合（図２参照）は、１／２精度の画素が生成されるタイミングに合わせるために、整数画素を所定時間遅延させたうえで加算器Ｐ１・Ｐ２に供給する必要がある。
【００５０】
以下、本実施の形態２を前記実施の形態１と異なる点のみ説明する。
本実施の形態２では、整数画素のみに６タップのフィルタ処理を施して１／４精度の画素を生成する。具体的には、ＦＩＲフィルタ係数として（１、−５、５２、２０、−５、１）／／６４を採用することによって１／４位置の画素を生成し、また、ＦＩＲフィルタ係数として（１、−５、２０、５２、−５、１）／／６４を採用することによって３／４位置の画素を生成する。このような簡便な手法によっても、前記実施の形態１において生成される１／４精度の画素とほぼ同じものを生成することができる。
【００５１】
図６は、実施の形態２における小数画素一括生成部８１の回路構成図である。
１／２精度の画素を生成する手法は前記実施の形態１と同じである。すなわち、順次供給される整数画素は、遅延回路によって所定時間遅延される。遅延された整数画素の画素値のそれぞれにＦＩＲフィルタ係数（１，−５，２０，２０，−５，１）が掛けられ、その総和が四捨五入されて（その総和に１６が加算されて）、３２で除算（５ビットシフト）される。生成された１／２精度の画素はフレームメモリ４８に記録される。
【００５２】
１／４位置の画素を生成する手法は、ＦＩＲフィルタ係数が異なる点を除き、１／２精度の画素を生成する手法と同じである。すなわち、順次供給される整数画素は、遅延回路によって所定時間遅延される。遅延された整数画素の画素値のそれぞれにＦＩＲフィルタ係数（１、−５、５２、２０、−５、１）が掛けられ、その総和が四捨五入されて（その総和に３２が加算されて）、６４で除算（６ビットシフト）される。生成された１／４位置の画素はフレームメモリ４８に記録される。
【００５３】
３／４位置の画素を生成する手法も、ＦＩＲフィルタ係数が異なる点を除き、１／２精度の画素を生成する手法と同じである。すなわち、順次供給される整数画素は、遅延回路によって所定時間遅延される。遅延された整数画素の画素値のそれぞれにＦＩＲフィルタ係数（１、−５、２０、５２、−５、１）が掛けられ、その総和が四捨五入されて（その総和に３２が加算されて）、６４で除算（６ビットシフト）される。生成された１／４位置の画素はフレームメモリ４８に記録される。
【００５４】
以上のように、本実施の形態２では、新規なＦＩＲフィルタ係数を採用するという簡便な手法を採用することによって、整数画素のみに６タップのフィルタ処理を施して１／４精度の画素を生成することを可能としている。このようにすれば、１／２精度の画素が生成されるのを待つことなく１／４精度の画素を生成することができるので、さらに処理を高速化することが可能である。
【産業上の利用可能性】
【００５５】
本発明に係る動き補償予測装置は、水平または垂直方向に連続する整数画素間に１／２精度の画素と１／４精度の画素とを１回のパイプライン処理で補間することによって高速に動き補償予測処理をすることが必要な画像符号化装置等の用途に適用できる。
【図面の簡単な説明】
【００５６】
【図１】本発明の画素補間部の構成図
【図２】実施の形態１における小数画素一括生成部の回路構成図
【図３】本発明の画素補間処理の流れの説明図
【図４】本発明の画素補間処理の流れの説明図
【図５】本発明の画素補間処理の流れの説明図
【図６】実施の形態２における小数画素一括生成部の回路構成図
【図７】ＭＰＥＧ４ＡＶＣにおける１／４精度画素補間の説明図
【図８】従来の画素補間方式の説明図
【図９】従来の画素補間処理の流れの説明図
【図１０】動き補償予測を用いた画像符号化装置の構成図
【図１１】従来の画素補間部の構成図
【図１２】１／２画素生成部の回路構成図
【図１３】１／４画素生成部の回路構成図
【符号の説明】
【００５７】
４０    画像符号化装置
４１    直行変換部
４２    量子化部
４３    エントロピー符号化部
４４    逆量子化部
４５    逆直行変換部
４６    ループフィルタ
４７    画素補間部
４８    フレームメモリ
４９    動き補償予測部
５１    １／２画素生成部
５２    １／４画素生成部
８１    小数画素一括生成部
【図１】
2006340211.tif 000003
【図２】
2006340211.tif 000004
【図３】
2006340211.tif 000005
【図４】
2006340211.tif 000006
【図５】
2006340211.tif 000007
【図６】
2006340211.tif 000008
【図７】
2006340211.tif 000009
【図８】
2006340211.tif 000010
【図９】
2006340211.tif 000011
【図１０】
2006340211.tif 000012
【図１１】
2006340211.tif 000013
【図１２】
2006340211.tif 000014
【図１３】
2006340211.tif 000015