(57)【要約】【課題】  低ノイズな光検出器、特に、ＡＤ変換器の数を抑制し、高速、低ノイズ、高分解能の信号が得られるＸ線ＣＴ装置用の光検出器を提供する。【解決手段】    光検出器１は、同一の半導体基板２内に形成された第１のホトダイオードＤ１（ＰＤ）と、第１の電界効果トランジスタＱ１（ＮＭＯＳ）とを接続した光検出器である。光検出器１は、半導体基板２上に形成された絶縁層３と、第１のホトダイオードＤ１の一端（カソード）４と第１の電界効果トランジスタＱ１とを接続する第１の配線５（Ｒ１）とを備えている。第１の配線５は、上述の抵抗Ｒ１と寄生容量を含むものであり、絶縁層３上に配置されており、この絶縁層３はフィールド酸化膜３ａと第２の絶縁膜３ｂとを積層してなる。【選択図】  図２
2006202984.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体基板内に形成された第１のホトダイオードと、第１の電界効果トランジスタとを接続した光検出器において、
前記半導体基板上に形成された絶縁層と、
前記第１のホトダイオードの一端と前記第１の電界効果トランジスタとを接続する第１の配線と、
を備え、
前記第１の配線は前記絶縁層上に配置されており、この絶縁層はフィールド酸化膜と第２の絶縁膜とを積層してなることを特徴とする光検出器。
【請求項２】
前記絶縁層の厚みは、７００〜１３００ｎｍであることを特徴とする請求項１に記載の光検出器。
【請求項３】
前記絶縁層直下の前記半導体基板の表面には、前記第１の電界効果トランジスタのソース領域とは異なる導電型の不純物が高濃度に添加されていることを特徴とする請求項１又は２に記載の光検出器。
【請求項４】
前記半導体基板内に形成された第２のホトダイオードと、
前記半導体基板内に形成され、前記第２のホトダイオードに接続された第２の電界効果トランジスタと、
前記第２のホトダイオードの一端と前記第２の電界効果トランジスタとを接続する第２の配線と、
を備え、
前記第２の配線は前記絶縁層上に配置されていることを特徴とする請求項１に記載の光検出器。
【請求項５】
請求項４に記載の前記第１及び第２のホトダイオードの前面にシンチレータを備えたことを特徴とする検出器。
【請求項６】
請求項４に記載の前記第１のホトダイオードの出力が前記第１の電界効果トランジスタを介して、前記第２のホトダイオードの出力が前記第２の電界効果トランジスタを介して、入力される単一のアンプを備えることを特徴とする検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線ＣＴ装置等に適用される検出器に関する。
【背景技術】
【０００２】
Ｘ線ＣＴ（Ｃｏｍｐｕｔｅｒ  Ｔｏｍｏｇｒａｐｈｙ）装置は、「２次元あるいは３次元の物体は、その投影データの無限集合から一意的に再生できる」という「ラドンの画像再構成則」を測定原理としている。Ｘ線ＣＴ装置では、Ｘ線が物体を透過する性質を利用し、多方面から物体にＸ線を照射し、物体の反対側に対向配置された検出器で、投影データを測定し、断面像に画像再構成し、物体の内部構造を非破壊的に可視化する装置である。
【０００３】
この検出器は、透過Ｘ線を所定波長の光に変換するシンチレータと、シンチレータの背面に設けられた光検出器と、光検出器のアナログ出力をデジタルに変換するＡＤ変換器からなる。ＡＤ変換器から出力されたデジタル信号は、信号処理され、画像再構成が行われる。光検出器としては、例えば、下記特許文献１のものが知られている。
【０００４】
Ｘ線ＣＴ装置は、医療診断、機械部品欠陥検査、石材、地層サンプルの分析などに用いられている。
【０００５】
当初のＸ線ＣＴ装置は、シングルスライス方式であり、一つのアキシャル断面の撮影に約４分程度のスキャン時間を要していた。撮影が完了する前に被験者が動いたり、呼吸・拍動を伴う胸部、腸管の旋動のある腹部ではアーチファクト（画像がぼけたり鮮明でなくなる）が発生するため、スキャン時間は短くなければならない。現在主流となっているマルチスライスＣＴ（ＭＤＣＴ）では、最短の装置でスキャン時間が０．５秒前後となっている。
【０００６】
例えば、４列のマルチスライス方式のＸ線ＣＴ装置では、４列の検出器からのデータを同時に収集することで、同時４断面のスキャンを可能にする。マルチスライス方式のＸ線ＣＴ装置は、従来のヘリカルＣＴに比較して高速撮影ができ、広範囲を薄いスライス厚で撮影できるなど、臨床的有用性が高いとされている。このように、現在、Ｘ線ＣＴ装置のマルチスライス方式化が急速に進んでいる。
【特許文献１】特許２６９５８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、Ｘ線ＣＴ装置のスライス数が少ない場合は、光検出器を構成するホトダイオード毎に、ＡＤ変換器を接続すればよいが、マルチスライス化により画素数が多くなってくると、ホトダイオード毎にＡＤ変換器を接続していては、原理的に消費電力が大きくなってしまうという問題がある。
【０００８】
そこで、各ホトダイオード毎にスイッチを設けて、スイッチを切替えて信号を読み出すことで、消費電力の大きいＡＤ変換器の数をできるだけ抑えることが好ましいと考えられる。ホトダイオードとスイッチ（ＭＯＳトランジスタ）のペアは、通常、ＣＭＯＳ方式で形成される所謂ＣＭＯＳ方式の光センサである。マルチスライス方式によるＡＤ変換器数の抑制のため、ＭＯＳトランジスタの数を増加させ、微細化すると、ＭＯＳトランジスタのウエル領域の不純物濃度は高くなる一方、ＰＮ接合の容量は、ＰＮ接合を形成する領域の不純物濃度が高いほど大きくなる。このため、ＭＯＳトランジスタを微細化するほど、ホトダイオードのＰＮ接合の容量は大きくなる傾向にある。容量が大きくなると、ＣＲ時定数も大きくなり、応答速度が低くなる傾向となる。
【０００９】
高密度化に伴い、ホトダイオードの面積は小さくなる。ホトダイオードの両端間の電圧Ｖは、ホトダイオードで発生した電荷量Ｑと、ＰＮ接合の容量Ｃに依存する（Ｖ＝Ｑ／Ｃ）。したがって、ＰＮ接合容量が大きいほど、ホトダイオードの電圧変動幅は小さくなる。
【００１０】
このような場合、ノイズがホトダイオードの出力に混入すると、ＳＮ比に悪影響を与える。特に、Ｘ線ＣＴ装置では、高感度、低ノイズのセンサが要求されているため、ホトダイオードとＭＯＳトランジスタとを単純に組み合わせただけでは、高集積化に伴ってＳＮ比が劣化する。また、信号増幅してノイズ低減するための回路をホトダイオードの近傍に設置すると、ホトダイオードの面積が相対的に小さくなり、感度が悪くなる。
【００１１】
また、従来のホトダイオードはＭＯＳトランジスタのソース領域を使用していたため、必ずＣＭＯＳのウエル内に形成する必要があった。このため、不純物密度が高く、容量を下げることが出来なかった。前記文献１では、ホトダイオードをウエル内から隔離して低濃度不純物層内に作って容量を下げているが、ノイズ低減の点から未だ十分ではなかった。
【００１２】
本発明は、このような問題に鑑みてなされたものであり、低ノイズな光検出器、特に、ＡＤ変換器の数を抑制し、高速、低ノイズ、高分解能の信号が得られるＸ線ＣＴ装置用の光検出器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述の課題を解決するため、本発明に係る光検出器は、同一の半導体基板内に形成された第１のホトダイオードと、第１の電界効果トランジスタとを接続した光検出器において、半導体基板上に形成された絶縁層と、第１のホトダイオードの一端と第１の電界効果トランジスタとを接続する第１の配線とを備え、第１の配線は絶縁層上に配置されており、この絶縁層はフィールド酸化膜と第２の絶縁膜とを積層してなることを特徴とする。
【００１４】
この場合、絶縁層が厚くなるため、第１の配線の容量が減少し、ノイズが低減すると共に、時定数が小さくなるため、高速応答が可能となる。特に、フィールド酸化膜によるセルフアライメントによって電界効果トランジスタのソース領域及びドレイン領域を形成することができるが、比較的厚めのフィールド酸化膜を容量を低減するための構造に用いることができるため、構成が簡単であるという利点がある。
【００１５】
また、絶縁層の厚みは、７００〜１３００ｎｍであることが好ましく、この場合には十分に高速応答を行うことができる。
【００１６】
更に、絶縁層直下の半導体基板の表面には、第１の電界効果トランジスタのソース領域とは異なる導電型の不純物が高濃度に添加されていることを特徴とする。ここで、高濃度とは、１×１０１７ｃｍ−３以上のことであることとする。フィールド酸化膜を含む絶縁層の二次元位置は、ソース領域とホトダイオードとの間であるが、第１の配線の電位によって、絶縁膜直下にキャリアが発生した場合においても、かかるキャリアによるソース領域（ドレイン領域）とホトダイオードとの導通を防止することができる。更に、絶縁層直下の半導体基板の表面に、フィールド酸化膜下部の一部だけでなくフィールド酸化膜下部の全体に、不純物が添加されていることを特徴としてもよい。この場合は、空乏層がフィールド酸化膜下部に広がることを防ぎ、Ｓｉ／ＳｉＯ２界面の結晶欠陥に起因する暗電流の発生を防ぐことができる。このため、より低ノイズとすることができる。
【００１７】
ホトダイオードの数は複数である場合、光検出器は半導体基板内に形成された第２のホトダイオードと、半導体基板内に形成され、第２のホトダイオードに接続された第２の電界効果トランジスタと、第２のホトダイオードの一端と第２の電界効果トランジスタとを接続する第２の配線とを備え、第２の配線は絶縁層上に配置されていることを特徴とする。
【００１８】
第１のホトダイオードの出力は、第１の配線を介して、スイッチとしての第１の電界効果トランジスタに入力されるが、第２のホトダイオードの出力は、第２の配線を介して、スイッチとしての第２の電界効果トランジスタに入力される。
【００１９】
複数のホトダイオードを備えた光検出器は、第１及び第２のホトダイオードの前面にシンチレータを備えることにより、シンチレータに入射したＸ線を蛍光に変換し、この蛍光をシンチレータの背面側の各ホトダイオードで検出するＸ線検出用の検出器として機能させることができる。
【００２０】
また、本発明の検出器は、第１のホトダイオードの出力が第１の電界効果トランジスタを介して、第２のホトダイオードの出力が第２の電界効果トランジスタを介して、入力される単一のアンプを備えることを特徴とする。この場合、Ｘ線ＣＴ装置等において、アンプ一つにつきＡＤ変換器一つを接続することにより、全体のＡＤ変換器の数をホトダイオードの数よりも減らすことができる。
【００２１】
なお、ＡＤ変換器として、ΔΣ変調型のＡＤ変換器を用いれば、高速、高分解能のＡＤ変換を行うことができる。すなわち、上述の光検出器において、ホトダイオードのノイズを低減し、高速応答特性が改善する場合において、ΔΣ変調型のＡＤ変換器を用いれば、ＡＤ変換器の数を抑制しつつ、高速、低ノイズ、高分解能の信号を得ることができる。
【発明の効果】
【００２２】
本発明の光検出器は、低ノイズであり、これをＸ線ＣＴ装置に用いた場合には、ＡＤ変換器の数を抑制しつつ、高速、低ノイズ、高分解能の信号を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、実施の形態に係る光検出器について説明する。同一要素には、同一符号を用いることとし、重複する説明は省略する。
【００２４】
図１は、光検出器の回路図である。
【００２５】
ホトダイオードＤ１のカソードは、スイッチＱ１及び抵抗Ｒ１を介して、アンプＡＭＰの反転入力端子に入力されている。アンプＡＭＰはオペアンプであり、非反転入力には基準電位Ｖｒｅｆが与えられ、入出力端子間には帰還容量Ｃｆが接続されている。アンプＡＭＰの反転入力端子と非反転入力端子は、動作時には仮想的に同電位となっている。
【００２６】
まず、基準電位Ｖｒｅｆをリセット電位とし、スイッチＱ１をＯＮする。これにより、ホトダイオードＤ１には、アンプＡＭＰの仮想的な短絡によって、リセット電位Ｖｒｅｆが印加され、ホトダイオードＤ１のＰＮ接合容量Ｃ１に電荷が蓄積される。次に、スイッチＱ１をＯＦＦとした状態で、ホトダイオードＤ１に光が入力すると、ＰＮ接合容量Ｃ１に蓄積された電荷量が低下する。ここで、スイッチＱ１をＯＮすると、ホトダイオードＤ１から電荷が抵抗Ｒ１を介してアンプＡＭＰの入力端子に入力され、アンプＡＭＰの出力端子からは、電圧ＶＯＵＴが出力される。アンプＡＭＰは、入力された電荷を電圧に変換するチャージアンプを構成する。
【００２７】
なお、ＰＮ接合容量をＣｐｄ、光入射後のホトダイオードＤ１のカソード電位をＶｐｄとすると、出力電圧ＶＯＵＴは以下の式で与えられる。
【００２８】
ＶＯＵＴ＝（Ｃｐｄ×（Ｖｒｅｆ−Ｖｐｄ））／Ｃｆ
【００２９】
また、スイッチＱ１は、ＮチャネルのＭＯＳ電界効果トランジスタ（ＮＭＯＳ）であり、これはゲートに負電圧を入力することにより導通する。
【００３０】
図２は、図１に示した回路を実現するための半導体基板の断面図（ａ）、その平面図（ｂ）である。
【００３１】
光検出器１は、同一の半導体基板２内に形成された第１のホトダイオードＤ１（ＰＤ）と、第１の電界効果トランジスタＱ１（ＮＭＯＳ）とを接続した光検出器である。光検出器１は、半導体基板２上に形成された絶縁層３と、第１のホトダイオードＤ１の一端（カソード）４と第１の電界効果トランジスタＱ１とを接続する第１の配線５とを備えている。
【００３２】
第１の配線５は、寄生容量を含むものであり、絶縁層３上に配置されており、この絶縁層３はフィールド酸化膜３ａと第２の絶縁膜３ｂとを積層してなる。また、第１の電界効果トランジスタＱ１の出力インピーダンスが抵抗Ｒ１として働く。
【００３３】
絶縁層３の厚みは、７００〜１３００ｎｍであり、十分に高速応答を行うことができる。絶縁層３は十分に厚いので、第１の配線５の容量が減少し、ノイズが低減すると共に、時定数が小さくなるため、高速応答が可能となる。特に、フィールド酸化膜によるセルフアライメントによって電界効果トランジスタＱ１のソース領域６ｓ及びドレイン領域６ｄを形成することができるが、比較的厚めのフィールド酸化膜３ａを容量の低減するための構造に用いることができるため、構成が簡単となっている。
【００３４】
Ｎチャネルの電界効果トランジスタＱ１は、Ｐ型の半導体基板２の表面に形成されたＰ型ウェル６ｗと、Ｐ型ウェル６ｗの表面に形成されたＮ型のソース領域６ｓ及びドレイン領域６ｄと、半導体基板２の表面に位置するゲート酸化膜３ｃ、ゲート酸化膜３ｃ上に設けられたゲート電極６ｇとを備えている。ソース領域６ｓ、ドレイン領域６ｄ、ゲート電極６ｇには、絶縁層３に設けられたコンタクトホールを介して、それぞれ、コンタクト電極６Ｓ（配線５）、コンタクト電極６Ｇ、コンタクト電極６Ｄが接続されている。
【００３５】
Ｐチャネルの電界効果トランジスタＱ１０は、Ｐ型の半導体基板２の表面に形成されたＮ型ウェル７ｗと、Ｎ型ウェル７ｗの表面に形成されたＰ型のソース領域７ｓ及びドレイン領域７ｄと、半導体基板２の表面に位置するゲート酸化膜３ｃ、ゲート酸化膜３ｃ上に設けられたゲート電極７ｇとを備えている。ソース領域７ｓ、ドレイン領域７ｄ、ゲート電極７ｇには、絶縁層３に設けられたコンタクトホールを介して、それぞれ、コンタクト電極７Ｓ、コンタクト電極７Ｇ、コンタクト電極７Ｄが接続されている。
【００３６】
なお、Ｐ型ウェル６ｗとＮ型ウェル７ｗとは隣接している。
【００３７】
ホトダイオードＤ１は、半導体基板２の表面に形成された高濃度のＮ型半導体層（カソード）４と、高濃度のＰ型半導体層（アノード）８を備えている。Ｎ型半導体層には、絶縁層３に設けられたコンタクトホールを介して配線５が接続されている。また、Ｐ型半導体層８は、絶縁層３に設けられたコンタクトホールを介して電極９が接続されている。また、ホトダイオードＤ１の受光面は、酸化膜３ｃと３ｂからなる絶縁層によって被覆され、カソードとアノードとの間のフィールド酸化膜３ａの直下には、高濃度のＰ型半導体層１０が形成され、Ｎ型半導体層４に隣接している。
【００３８】
ホトダイオードＤ１と電界効果トランジスタＱ１との間の絶縁層３の直下の半導体基板２の表面には、電界効果トランジスタＱ１のソース領域６ｓとは異なる導電型の不純物が高濃度に添加され、高濃度のＰ型半導体層１１が形成されている。高濃度とは、１×１０１７ｃｍ−３以上のことであることとする。この箇所におけるフィールド酸化膜３ａを含む絶縁層３の二次元位置は、ソース領域６ｓとホトダイオードＤ１との間である。Ｐ型半導体層１１の存在により、配線５の電位によって、絶縁膜直下にキャリアが発生した場合においても、かかるキャリアによるソース領域６ｓとホトダイオードＤ１との導通は防止できる。更に、絶縁層直下の半導体基板の表面に、フィールド酸化膜下部の一部だけでなくフィールド酸化膜下部の全体に、不純物が添加されていることを特徴としてもよい。この場合は、空乏層がフィールド酸化膜下部に広がることを防ぎ、Ｓｉ／ＳｉＯ２界面の結晶欠陥に起因する暗電流の発生を防ぐことができる。このため、より低ノイズとすることができる。
【００３９】
電界効果トランジスタＱ１と電界効果トランジスタＱ１０との間の絶縁層３の直下の半導体基板２の表面には、電界効果トランジスタＱ１のソース領域６ｓとは異なる導電型の不純物が高濃度に添加され、高濃度のＰ型半導体層１２が形成されている。この箇所における絶縁層３の二次元位置は、ドレイン領域６ｄとソース領域７ｓとの間であるが、上記と同様に、この絶縁層３上に配線が通ったとしても、ドレイン領域６ｄとソース領域７ｓとの導通を防止することができる。
【００４０】
この回路基板は、例えば、以下の工程を順次実行することにより、作製することができる。
（１）ウェハの準備
【００４１】
この半導体回路基板を作製する場合、まず、シリコンウェハを用意する。通常は結晶面が（100）で、直径8インチ、厚みが700μm程度であるが、直径６インチや直径12インチウェーハ等も市販されている。ウェハはP型であり、不純物濃度は1015〜1016ｃｍ−3である。このシリコンウェハは、十分に洗浄される。ここで、パターニングを行い、Ｐ型ウェル形成予定領域と、Ｎ型ウェル形成予定領域に、それぞれ、Ｐ型及びＮ型不純物を添加し、各ウェル６ｗ，７ｗを形成する。
（２）絶縁膜の形成
【００４２】
シリコンウェハを約900℃の酸素雰囲気中で処理すると酸化膜（SiO2）が半導体基板の表面に形成される。更に、LP-CVD法（減圧化学気相堆積法）で、約800℃の温度でジクロールシランとアンモニアを反応させると、この酸化膜上に窒化膜（Si3N4）が堆積する。
（３）パターニング
【００４３】
感光性樹脂であるフォトレジストをウェハ上に滴下し高速回転させ、厚さ1μm程度のレジスト膜を形成する。ここでは、ポジ型のフォトレジストを用いることとする。フィールド酸化膜３ａに対応する位置に紫外線を照射し、露光部のフォトレジストを現像し、フィールド酸化膜部分が開口したレジストパターンを形成する。フォトレジストを約150℃に加熱したオーブンまたはホットプレートで熱処理し、硬化させる。
（４）エッチング
【００４４】
このレジストをマスクにして、RIE(反応性イオンエッチング)を用いて、窒化膜をエッチングし、マスクと同じパターンになるように窒化膜を加工する。
（５）イオン注入
【００４５】
このレジストをマスクとして、酸化膜上からＰ型の不純物（ホウ素など）をイオン注入し、Ｐ型半導体層１０，１１，１２を形成する。なお、Ｐ型半導体層１２には開口の半分の領域にのみイオン注入が行われるように別途マスクを設ける。
（６）レジスト除去
【００４６】
不要になったレジストを酸素プラズマ中で除去する。
（７）フィールド酸化
【００４７】
窒化膜で覆われた領域以外の部分（フィールド領域）に、900℃〜1100℃程度の温度で、清浄な水蒸気雰囲気の炉で数100ｎｍ〜1μmの厚い酸化膜（フィールド酸化膜３ａ）を成長させる。この時、イオン注入されたホウ素はシリコン中に拡散し、チャネルストッパーとなるＰ型半導体層１０，１１，１２を形成する。
（８）エッチング
【００４８】
この窒化膜を180℃程度に加熱した熱リン酸中に浸漬して除去し、下地の酸化膜はフッ酸溶液で除去する。露出したシリコン領域が、MOSトランジスタが形成されるアクティブ領域となる。
（９）酸化膜形成
【００４９】
ウェハの洗浄後、露出したシリコン基板表面に、熱酸化法により、薄い二酸化シリコン膜からなるゲート絶縁膜３ｃを成長させる。続いて、ゲート絶縁膜上にLP-CVD法により、多結晶シリコン膜を堆積させる。この多結晶シリコンに例えばリンをイオン注入して熱処理し、フォトリソグラフィーにより、アクティブ領域に多結晶シリコン膜からなるゲート電極６ｇを形成する。
（１０）イオン注入
【００５０】
ＰＭＯＳの形成領域上にマスクを形成し、Ｎ型の不純物を基板にイオン注入し、ソース領域６ｓ、ドレイン領域６ｄ、カソード領域４を同時に形成する。次に、ＰＭＯＳの形成領域以外と、アノード領域以外にマスクを形成し、Ｐ型の不純物をイオン注入し、ソース領域７ｓ、ドレイン領域７ｄ、アノード領域８を同時に形成する。これらのイオン注入では、ゲート電極とフィールド酸化膜がマスクとして機能するため、ソース及びドレイン領域はセルフアライメントで形成されることになる。
（１１）酸化膜形成
【００５１】
基板上にＣＶＤ法で酸化膜３ｂを形成する。
（１２）配線・コンタクト
【００５２】
形成された絶縁層３にコンタクトホールを形成し、コンタクト電極、配線５を形成する。これらは金属（Ａｌ）の蒸着等で形成することができる。
【００５３】
図３は、ホトダイオードの数が複数である場合の光検出器の回路図である。
【００５４】
ホトダイオードＤ１，Ｄ２、Ｄ３のカソードは、それぞれスイッチＱ１，Ｑ２，Ｑ３及抵抗Ｒ１、Ｒ２，Ｒ３を介して、アンプＡＭＰの反転入力端子に入力されている。アンプＡＭＰはオペアンプであり、非反転入力には基準電位Ｖｒｅｆが与えられ、入出力端子間には帰還容量Ｃｆが接続されている。アンプＡＭＰの反転入力端子と非反転入力端子は、動作時には仮想的に同電位となっている。
【００５５】
まず、基準電位Ｖｒｅｆをリセット電位とし、スイッチＱ１，Ｑ２，Ｑ３をＯＮする。これにより、ホトダイオードＤ１，Ｄ２，Ｄ３には、アンプＡＭＰの仮想的な短絡によって、リセット電位Ｖｒｅｆが印加され、ホトダイオードＤ１、Ｄ２，Ｄ３のＰＮ接合容量Ｃ１，Ｃ２，Ｃ３に電荷が蓄積される。次に、スイッチＱ１，Ｑ２，Ｑ３をＯＦＦとした状態で、ホトダイオードＤ１，Ｄ２，Ｄ３に光が入力すると、ＰＮ接合容量Ｃ１，Ｃ２，Ｃ３に蓄積された電荷量が低下する。ここで、スイッチＱ１，Ｑ２，Ｑ３を順次をＯＮしていく。すると、ホトダイオードＤ１，Ｄ２，Ｄ３から電荷が抵抗Ｒ１，Ｒ２，Ｒ３を順次介してアンプＡＭＰの入力端子に入力され、アンプＡＭＰの出力端子からは、それぞれのホトダイオードＤ１，Ｄ２，Ｄ３に対応した電圧ＶＯＵＴが時系列に出力される。アンプＡＭＰは、入力された電荷を電圧に変換するチャージアンプを構成する。
【００５６】
また、スイッチＱ１，Ｑ２，Ｑ３は、ＮチャネルのＭＯＳ電界効果トランジスタ（ＮＭＯＳ）であり、これはゲートに負電圧を入力することにより導通する。
【００５７】
図４は、図３に示した回路を実現するための半導体基板の断面図（ａ）、その平面図（ｂ）である。
【００５８】
この断面構成は、図２（ａ）に示したものと同一であり、ホトダイオードＤ１の断面は、ホトダイオードＤ２、Ｄ３の断面と同一である。また、平面構成も、１つのホトダイオードＤ１，トランジスタＱ１，配線５、トランジスタＱ１０を１つのグループとした場合、これはホトダイオードＤ２，トランジスタＱ２，配線５、トランジスタＱ１１のグループの構成と同一であり、これはホトダイオードＤ３，トランジスタＱ３，配線５、トランジスタＱ１２のグループの構成と同一である。
【００５９】
この光検出器では、半導体基板２内に形成された第２のホトダイオードＤ２と、半導体基板２内に形成され、第２のホトダイオードＤ２に接続された第２の電界効果トランジスタＱ２と、第２のホトダイオードＤ２の一端と第２の電界効果トランジスタＱ２とを接続する第２の配線５とを備えており、第２の配線５は絶縁層３上に配置されている。
【００６０】
第１のホトダイオードＤ１の出力は、第１の配線５を介して、スイッチとしての第１の電界効果トランジスタに入力されるが、第２のホトダイオードＤ２の出力は、第２の配線５を介して、スイッチとしての第２の電界効果トランジスタＱ２に入力される。
【００６１】
なお、トランジスタＱ１のドレイン電極６Ｄは、共通であり、アンプＡＭＰの入力端子に接続されている（図３参照）。
【００６２】
アンプＡＭＰの後段には、１つのＡＤ変換器が設けられればよい。すなわち、この検出器は、ホトダイオードＤ１の出力が電界効果トランジスタＱ１を介して、ホトダイオードＤ２の出力が電界効果トランジスタＱ２を介して、ホトダイオードＤ３の出力が電界効果トランジスタＱ３を介して、入力される単一のアンプを備えている。この場合、Ｘ線ＣＴ装置等において、アンプ一つについてＡＤ変換器一つを接続することにより、全体のＡＤ変換器の数をホトダイオードの数よりも減らすことができる。
【００６３】
図５は、Ｘ線ＣＴ装置のブロック図である。
【００６４】
複数のホトダイオードを備えた複数の光検出器１は、シンチレータ１００の背面に設けられている。すなわち、Ｘ線ＣＴ装置は、複数のホトダイオードの前面にシンチレータ１００を備えている。Ｘ線源７０から出射したＸ線は、対象物１１０を透過してシンチレータ１００に入射する。シンチレータ１００に入射したＸ線は蛍光に変換され、この蛍光をシンチレータ１００の背面側の各ホトダイオードで検出することができる。
【００６５】
この検出器は、Ｘ線検出用の検出器として機能している。
【００６６】
各光検出器１の出力は、それぞれΔΣ変調型のＡＤ変換器５０に入力されている。ΔΣ変調型のＡＤ変換器は、高速、高分解能のＡＤ変換を行うことができる。すなわち、上述の光検出器において、ホトダイオードのノイズを低減し、高速応答特性が改善する場合において、ΔΣ変調型のＡＤ変換器を用いれば、ＡＤ変換器の数を抑制しつつ、高速、低ノイズ、高分解能の信号を得ることができる。
【００６７】
ＡＤ変換器５０の出力はコンピュータ６０に入力され、コンピュータ６０は、この物体のＸ線投影データを測定し、断面像に画像再構成し、物体の内部構造を非破壊的に可視化する。
【００６８】
なお、消費電力を減らす対策として、ＳＡＲ方式（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ）のＡＤ変換器、容量切替え型のＡＤ変換器も知られている。ＳＡＲ方式の検出回路では、各ホトダイオード毎に光検出部と、切替えスイッチ、ＮＭＯＳ−ＦＥＴとにより１画素が構成される。ＣＴ用検出器に求められるのは、高速化、高感度、低ノイズであるが、ＳＡＲ方式に比較して、ΔΣ変調型のＡＤ変換器は、高速化、高感度、低ノイズに優れているという利点がある。
【産業上の利用可能性】
【００６９】
本発明は、光検出器、特に、Ｘ線ＣＴ用の光検出器に利用することができる。
【図面の簡単な説明】
【００７０】
【図１】光検出器の回路図である。
【図２】図１に示した回路を実現するための半導体基板の断面図（ａ）、その平面図（ｂ）である。
【図３】ホトダイオードの数が複数である場合の光検出器の回路図である。
【図４】図３に示した回路を実現するための半導体基板の断面図（ａ）、その平面図（ｂ）である。
【図５】Ｘ線ＣＴ装置のブロック図である。
【符号の説明】
【００７１】
１・・・光検出器、２・・・半導体基板、３ｃ・・・ゲート酸化膜、３ａ・・・フィールド酸化膜、３・・・絶縁層、３ｂ・・・絶縁膜、４・・・カソード領域、５・・・配線、６ｇ・・・ゲート電極、６Ｓ・・・コンタクト電極、６Ｇ・・・コンタクト電極、６Ｄ・・・コンタクト電極、６ｓ・・・ソース領域、６ｄ・・・ドレイン領域、６ｗ・・・Ｐ型ウェル、７ｇ・・・ゲート電極、７Ｓ・・・コンタクト電極、７Ｇ・・・コンタクト電極、７Ｄ・・・コンタクト電極、７ｓ・・・ソース領域、７ｄ・・・ドレイン領域、７ｗ・・・Ｎ型ウェル、８・・・アノード領域、９・・・電極、５０・・・ＡＤ変換器、６０・・・コンピュータ、１００・・・シンチレータ、Ｄ１，Ｄ２，Ｄ３・・・ホトダイオード、Ｒ１，Ｒ２，Ｒ３・・・抵抗。
【図１】
2006202984.tif 000003
【図２】
2006202984.tif 000004
【図３】
2006202984.tif 000005
【図４】
2006202984.tif 000006
【図５】
2006202984.tif 000007