(57)【要約】【課題】  ＣＭＰ研磨を行うことによって残留するスラリー中に含まれるカリウム元素のシリコン基板側への拡散を抑制し、感度や画質の劣化を抑制することができるＣＭＯＳ型固体撮像素子及びこうしたＣＭＯＳ型固体撮像素子の製造方法を提供する。【解決手段】  マトリクス状に配列された受光部７と、受光部の垂直列毎に設けられた各受光部から電荷を転送する転送部とを有する撮像部が形成されたＮ型シリコン基板１と、Ｎ型シリコン基板上に形成されたＣＭＰ処理が施され、その表面にカリウム元素が残留する第１の配線間絶縁膜１１を備えるＣＭＯＳ型固体撮像素子１００において、Ｎ型シリコン基板１と第１の配線間絶縁膜１１の間に第１の拡散防止膜３０を形成する。【選択図】    図１
2006190891.tif 000002
【特許請求の範囲】
【請求項１】
受光部を有する撮像領域が形成された半導体基板と、
該半導体基板上に金属元素を含む液体を用いた平坦化処理にて形成された所定の層とを備える固体撮像素子において、
少なくとも前記受光部と前記所定の層の間に第１の拡散防止膜が形成された
ことを特徴とする固体撮像素子。
【請求項２】
前記半導体基板と前記第１の拡散防止膜の間に、所定の開口部を有する第２の拡散防止膜が形成された
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記所定の層の上層に、受光部領域が開口した第３の拡散防止膜が形成された
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
前記第１の拡散防止膜は、炭化シリコン若しくは窒化シリコンから成る
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項５】
半導体基板に受光部を有する撮像領域を形成する工程と、
前記半導体基板上に第１の拡散防止膜を形成する工程と、
該第１の拡散防止膜の上層に所定の層を形成し、該所定の層に金属元素を含む液体を用いた平坦化処理を施す工程とを備える
ことを特徴とする固体撮像素子の製造方法。
【請求項６】
前記平坦化処理はＣＭＰ工程である
ことを特徴とする請求項５に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及び固体撮像素子の製造方法に関する。詳しくは、平坦化処理を施すことによって残留する金属元素の拡散を抑制し、感度や画質の劣化を抑制しようとした固体撮像素子及びその製造方法に係るものである。
【背景技術】
【０００２】
近年、固体撮像素子を用いた製品の小型化、軽量化、低消費電力化に関する要求に伴って、信号処理用素子に設けていた処理回路も固体撮像素子の受光部周辺に形成し、１つの固体撮像素子で全ての処理を可能とし、信号処理素子を不要とすることが行なわれている。
【０００３】
この様な固体撮像素子としては、特にＣＭＯＳ（Complementary Metal Oxide Semiconductor）型固体撮像素子が小型化、軽量化、低コスト化、更に低消費電力化に有利であることが知られており、ＣＭＯＳ構造を有する光電変換素子を形成した受光部の周辺に所要の回路からなる周辺回路を設けることにより、１つの固体撮像素子を形成している。
【０００４】
また、ＭＯＳプロセスの微細化技術の進展に伴い、光電変換素子の微細化及び多画素化が容易に実現できることに加えて周辺回路の高集積化も可能となり、ＣＭＯＳ型固体撮像素子としては益々小型化、多画素化及び高機能化が進んでいる。
【０００５】
例えば、最近の微細化技術の一つとして素子の配線を従来のアルミニウム配線に代えて銅配線を用いることが提案されている。即ち、銅はアルミニウムより抵抗値が低く配線ピッチを小さくでき、配線厚も薄く形成することが可能であるために、微細化技術の一つとして銅配線を用いることが提案されているのである。但し、銅のエッチング技術が確立していない現在では、配線溝を形成した後に金属（例えば銅）等の導電体を埋め込み、ＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）法による研磨で配線及び接続部を同時に形成するデュアルダマシン技術を採用している（例えば、特許文献１参照。）。
【０００６】
一方、撮像素子としての画質性能を損なわず、いかにして多機能の回路を混載していくかが課題となっている。
【０００７】
撮像素子としては、再生画像の画質劣化（例えば、白点欠陥や暗電流などによる所謂出力値の浮き）を抑制する必要があるが、配線材料として銅を用い、この銅配線から銅が層間絶縁膜及びシリコン基板中を拡散して光電変換素子の受光部に達すると、不純物汚染として白点欠陥などの画質劣化に繋がる。従って、画質劣化や周辺回路のＭＯＳトランジスタの閾値変動の要因を抑制するためには、デュアルダマシン技術にて銅配線を形成した後、銅配線の上面を覆う様に拡散防止膜を形成する必要がある。
【０００８】
以下、図面を参照して、デュアルダマシン技術によって銅配線を形成したＣＭＯＳ型固体撮像素子の製造方法について説明する。
【０００９】
デュアルダマシン技術によって銅配線を形成するＣＭＯＳ型固体撮像素子の製造方法では、先ず、図５（ａ）で示す様に、Ｎ型シリコン基板１０１にＳＴＩ（Shallow Trench Isolation）によって素子分離膜１０２を形成する。また、ウエル領域（図示せず）を形成し、Ｎ型ＭＯＳトランジスタ若しくはＰ型ＭＯＳトランジスタとなる領域に不純物であるリン（Ｐ）やヒ素（Ａｓ）、ホウ素（Ｂ）や二フッ化ホウ素（ＢＦ２）を選択的に注入し、次いでトランジスタのゲート酸化膜１０３を熱酸化技術で形成し、その後にトランジスタのゲート電極１０４を形成する。
【００１０】
次に、イオン注入と熱処理により、サイドウォール１０５やＬＤＤ（Lightly Doped Drain）構造を有する高濃度拡散層領域１０６を形成すると共に、不純物を注入して受光部１０７を形成する。
【００１１】
また、ストッパー層となるシリコン窒化膜１０８をシリコン基板表面に減圧ＣＶＤ法により成膜する。続いて、白点欠陥を改善したり、ＭＯＳトランジスタの駆動能力を向上させたりするため、汎用のフォトリソグラフィー技術とエッチング技術によってシリコン窒化膜の一部に開口部１５０を形成する。その後、シリコン窒化膜の上層に層間絶縁膜１０９を形成する（図５（ａ）参照。）。
【００１２】
次に、図５（ｂ）で示す様に、シリコン窒化膜１０８及び層間絶縁膜１０９に、高濃度拡散層領域１０６と後述する第１の配線層を接続する第１の接続孔を開口し、この第１の接続孔に窒化タンタルを含むバリアメタル層１１０Ａ及びタングステン電極層１１０Ｂを埋め込んだ後、ＣＭＰ技術にて研磨を行って第１の接続部１１０を形成する。
【００１３】
また、第１の配線間絶縁膜１１１を成膜し、この第１の配線間絶縁膜を汎用のフォトリソグラフィー技術とエッチング技術により加工を施すことによって、後述する銅配線となる領域に第１の配線溝を開口する。続いて、バリアメタル１１２Ａ及び銅１１２Ｂを第１の配線溝に埋め込み、ＣＭＰ技術により余剰な銅及びバリアメタルを研磨することで第１の配線層１１２を形成する。更に、第１の配線層１１２の上層に銅配線を保護するための第１の拡散防止膜（例えば、炭化シリコン膜）１１３を成膜する（図５（ｂ）参照。）。
【００１４】
続いて、図５（ｃ）で示す様に、第１の拡散防止膜１１３の上層に第２の配線間絶縁膜１１４を成膜し、次いで第２の接続部と第２の配線層となる領域を汎用のフォトリソグラフィー技術とエッチング技術によって加工し、バリアメタル１１５Ａ、１１６Ａと銅１１５Ｂ、１１６Ｂを埋め込み、ＣＭＰ技術により余剰な銅及びバリアメタルを研磨することで第２の接続部１１５及び第２の配線層１１６を形成する。更に、第２の配線層１１６の上層に銅配線を保護するための第２の拡散防止膜（例えば、炭化シリコン膜）１１７を成膜する（図５（ｃ）参照。）。
【００１５】
その後、カラーレジスト１１８及びオンチップレンズ１１９を形成することによって、ＣＭＯＳ型固体撮像素子を得ることができる（図５（ｄ）参照。）。
【００１６】
なお、図５に示すＣＭＯＳ型固体撮像素子では、受光部１０７上に屈折率や吸収率の異なる層が積層されており、光の減衰や干渉により光電変換素子への受光効率が悪化してしまうことが考えられる。そこで最近では、光電変換素子の上部領域の所定の範囲で拡散防止膜を開口する技術が提案されている。
【００１７】
即ち、光電変換素子の受光部の上部を選択的に開口することで、配線材料からの拡散防止を目的とした拡散防止膜に透過光の屈折率や吸収率が異なる材料を用いたとしても、受光部への光が良好に入射でき、光の減衰や干渉による受光効率の悪化を抑制する技術が提案されている。
【００１８】
具体的には、図５（ｃ）で示す様に、第２の配線層の銅配線を保護するために拡散防止膜１１７を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域１２０Ａを形成する。次に、ＣＶＤ酸化膜１２１で開口領域１２０Ａを埋め込み、ＣＭＰ技術により余剰なＣＶＤ酸化膜１２１を除去することによって光電変換素子の受光部上部の開口部１２０を形成する（図６（ａ）参照。）。その後、カラーレジスト１１８及びオンチップレンズ１１９を形成することによって、ＣＭＯＳ型固体撮像素子を得ることができる（図６（ｂ）参照。）。
【００１９】
【特許文献１】特開２００３−３２４１８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
ところで、上記した従来のＣＭＯＳ型撮像素子では、配線層（第１の配線層１１２及び第２の配線層１１６）の上層に拡散防止膜（第１の拡散防止膜１１３及び第２の拡散防止膜１１７）を成膜しているために、配線材料である銅の拡散を抑制することはできるものの、配線層を形成する際に行なうＣＭＰ処理で使用するスラリー（水酸化カリウムが主成分）に含まれるカリウムの拡散を回避することができない。
即ち、第１の配線間絶縁膜１１１と第１の拡散防止膜１１３との間及び第２の配線間絶縁膜１１４と第２の拡散防止膜１１７との間で、配線材料である銅やバリアメタルをＣＭＰ研磨する際に研磨剤として使用されるスラリーに多く含有するカリウムが残留し、このカリウムが酸化膜やシリコン基板の中を拡散することとなる。
そして、拡散したカリウムが光電変換素子の受光部に達すると不純物汚染として白点欠陥等の画質劣化に繋がる。
【００２１】
なお、ＣＭＰが終了した後にスラリー除去を行えば良いとも考えられるが、酸化膜のＣＭＰ研磨において一般的に行われているフッ化水素水等での処理を行うと、配線材料である銅やバリアメタルをも溶解してしまい、物理的欠陥や配線の諸特性に悪影響を及ぼしてしまうこととなる。従って、現状の銅配線のＣＭＰ技術では研磨後にフッ化水素水等によるスラリーの除去は行っておらず、ＣＭＰ研磨終了時点で被研磨層の表面に多量のカリウムが残留しているものと考えられる。
【００２２】
本発明は以上の点に鑑みて創案されたものであって、平坦化処理を行うことによって残留する金属元素の拡散を抑制し、感度や画質の劣化を抑制することができる固体撮像素子及びこうした固体撮像素子の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００２３】
上記の目的を達成するために、本発明に係る固体撮像素子は、受光部を有する撮像領域が形成された半導体基板と、該半導体基板上に金属元素を含む液体を用いた平坦化処理にて形成された所定の層とを備える固体撮像素子において、少なくとも前記受光部と前記所定の層の間に第１の拡散防止膜が形成されている。
【００２４】
ここで、少なくとも受光部と所定の層の間に形成された第１の拡散防止膜によって、金属元素を含む液体を用いた平坦化処理を施すことにより残留する金属元素の半導体基板側への拡散を抑制することができる。
【００２５】
また、上記の目的を達成するために、本発明に係る固体撮像素子の製造方法は、半導体基板に受光部を有する撮像領域を形成する工程と、前記半導体基板上に第１の拡散防止膜を形成する工程と、該第１の拡散防止膜の上層に所定の層を形成し、該所定の層に金属元素を含む液体を用いた平坦化処理を施す工程とを備える。
【００２６】
ここで、半導体基板上に第１の拡散防止膜を形成することによって、第１の拡散防止膜の上層に形成された所定の層に金属元素を含む液体を用いた平坦化処理を施すことにより残留する金属元素の半導体基板側への拡散を抑制することができる。
【発明の効果】
【００２７】
上記した本発明の固体撮像素子及び固体撮像素子の製造方法では、平坦化処理を施すことによって残留する金属元素の半導体基板側への拡散を抑制することができ、感度や画質の劣化を低減することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した固体撮像素子の一例であるＣＭＯＳ型固体撮像素子を説明するための模式的な断面図である。
【００２９】
図１に示すＣＭＯＳ型固体撮像素子１００では、素子分離膜２が形成されると共に、ＬＤＤ構造を有する高濃度拡散層領域６及び受光部７が形成されたＮ型シリコン基板１上にトランジスタのゲート酸化膜３、トランジスタのゲート電極４及びサイドウォール５が形成されている。
【００３０】
また、Ｎ型シリコン基板上には順に開口部５０を有するシリコン窒化膜８、層間絶縁膜９、第１の拡散防止膜３０、第１の配線間絶縁膜１１、第２の拡散防止膜１３、第２の配線間絶縁膜１４、第３の拡散防止膜１７及びカラーレジスト１８形成されている。なお、カラーレジストの受光部領域にはオンチップレンズ１９が設けられている。
【００３１】
更に、シリコン窒化膜及び層間絶縁膜には高濃度拡散領域と電気的に接続された第１の接続部１０が形成され、第１の拡散防止膜及び第１の配線間絶縁膜には第１の接続部と電気的に接続された第１の配線層１２が形成され、第２の拡散防止膜及び第２の配線間絶縁膜には第１の配線層と電気的に接続された第２の接続部１５及び第２の接続部と電気的に接続された第２の配線層１６が形成されている。
【００３２】
以下、上記の様に構成されたＣＭＯＳ型固体撮像素子の製造方法について説明する。即ち、本発明を適用した固体撮像素子の製造方法の一例について説明する。
【００３３】
本発明を適用した固体撮像素子の製造方法では、先ず、図２（ａ）で示す様に、Ｎ型シリコン基板１にＳＴＩによって素子分離膜２を形成する。また、ウエル領域（図示せず）を形成し、Ｎ型ＭＯＳトランジスタ若しくはＰ型ＭＯＳトランジスタとなる領域に不純物であるリン（Ｐ）やヒ素（Ａｓ）、ホウ素（Ｂ）や二フッ化ホウ素（ＢＦ２）を選択的に注入し、次いでトランジスタのゲート酸化膜３を熱酸化技術で形成し、その後にトランジスタのゲート電極４を形成する。
【００３４】
次に、イオン注入と熱処理により、サイドウォール５やＬＤＤ構造を有する高濃度拡散層領域６を形成すると共に、不純物を注入して受光部７を形成する。
【００３５】
また、ストッパー層となるシリコン窒化膜８をシリコン基板表面に減圧ＣＶＤ法により成膜し、汎用のフォトリソグラフィー技術とエッチング技術によってシリコン窒化膜の一部に開口部５０を形成する。その後、シリコン窒化膜の上層に層間絶縁膜９を形成する（図２（ａ）参照。）。
【００３６】
次に、図２（ｂ）で示す様に、高濃度拡散層領域６と後述する第１の配線層を接続する第１の接続孔を開口し、この第１の接続孔に窒化タンタルを含むバリアメタル層１０Ａ及びタングステン電極層１０Ｂを埋め込んだ後、ＣＭＰ技術にて研磨を行って第１の接続部１０を形成する。続いて、層間絶縁膜の上層に第１の拡散防止膜３０としてシリコン窒化膜をＣＶＤ法により成膜する。
【００３７】
また、第１の拡散防止膜３０の上層に第１の配線間絶縁膜１１を成膜し、この第１の配線間絶縁膜１１及び第１の拡散防止膜３０を汎用のフォトリソグラフィー技術とエッチング技術により加工を施すことによって、後述する銅配線となる領域に第１の配線溝を開口する。続いて、バリアメタル１２Ａ及び銅１２Ｂを第１の配線溝に埋め込み、ＣＭＰ技術により余剰な銅及びバリアメタルを研磨することで第１の配線層１２を形成する。更に、第１の配線層１２の上層に銅配線を保護するための第２の拡散防止膜（例えば、炭化シリコン膜）１３を成膜する（図２（ｂ）参照。）。
【００３８】
続いて、図２（ｃ）で示す様に、第２の拡散防止膜１３の上層に第２の配線間絶縁膜１４を成膜し、次いで第２の接続部１５と第２の配線層１６となる領域を汎用のフォトリソグラフィー技術とエッチング技術によって加工し、バリアメタル１５Ａ、１６Ａと銅１５Ｂ、１６Ｂを埋め込み、ＣＭＰ技術により余剰な銅及びバリアメタルを研磨することで第２の配線層１６を形成する。更に、第２の配線層１６の上層に銅配線を保護するための第３の拡散防止膜（例えば、炭化シリコン膜）１７を成膜する（図２（ｃ）参照。）。
【００３９】
その後、カラーレジスト１８及びオンチップレンズ１９を形成することによって、上記したＣＭＯＳ型固体撮像素子を得ることができる（図２（ｄ）参照。）。
【００４０】
なお、本実施例では、層間絶縁膜に第１の接続部を形成した後に、第１の拡散防止膜を形成しているが、層間絶縁膜の上層に第１の拡散防止膜を形成し、その後に第１の接続部を形成しても良い。
【００４１】
また、本実施例では第１の拡散防止膜としてシリコン窒化膜を採用しているが、シリコン基板側へのカリウムの拡散を抑制することができれば充分であって、必ずしもシリコン窒化膜である必要は無く、例えば炭化シリコン等であっても良い。
【００４２】
ここで、図１に示すＣＭＯＳ型固体撮像素子では、受光部７上に屈折率や吸収率の異なる層が積層されていることに起因して、光の減衰や干渉により光電変換素子への受光効率の悪化が懸念される場合には、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口したＣＭＯＳ型固体撮像素子としても良い。
【００４３】
なお、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口したＣＭＯＳ型固体撮像素子の具体的な製造方法（１）としては、図２（ｃ）で示す様に、第２の配線層の銅配線を保護するために第３の拡散防止膜１７を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域２０Ａを形成する。次に、ＣＶＤ酸化膜２１で開口領域２０Ａを埋め込み、ＣＭＰ技術により余剰なＣＶＤ酸化膜２１を除去することによって光電変換素子の受光部上部の開口部２０を形成する（図３（ａ）参照。）。その後、カラーレジスト１８及びオンチップレンズ１９を形成することによって、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口したＣＭＯＳ型固体撮像素子を得ることができる（図３（ｂ）参照。）。
【００４４】
また、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口したＣＭＯＳ型固体撮像素子の具体的な製造方法（２）としては、図２（ｃ）で示す様に、第２の配線層の銅配線を保護するために第３の拡散防止膜１７を成膜した後、汎用のフォトリソグラフィー技術及びエッチング技術によって光電変換素子の受光部領域を開口し、開口領域２０Ａを形成する。この時に、第１の拡散防止膜をエッチングストッパー膜として適用し、第２の拡散防止膜及び第３の拡散防止膜や、第１の層間絶縁膜及び第２の層間絶縁膜を第１の拡散防止膜よりも選択比の高いエッチング条件でエッチングを行い、第１の拡散防止膜を所望の膜厚分だけ残す。続いて、ＣＶＤ酸化膜２１で開口領域２０Ａを埋め込み、ＣＭＰ技術により余剰なＣＶＤ酸化膜２１を除去することによって光電変換素子の受光部上部の開口部２０を形成する（図４（ａ）参照。）。その後、カラーレジスト１８及びオンチップレンズ１９を形成することによって、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口したＣＭＯＳ型固体撮像素子を得ることができる（図４（ｂ）参照。）。
【００４５】
上記した本発明を適用したＣＭＯＳ型固体撮像素子では、第１の拡散防止膜によって、ＣＭＰ研磨を行う際に研磨剤として使用されるスラリーに含まれるカリウムの影響を抑制することができ、白点欠陥等の画質劣化を低減することができる。
【００４６】
また、第１の拡散防止膜の材料や膜厚を調整することによって、光の入射量や波長による入射量を調整することができ、感度等の撮像特性に対応することも可能である。
【００４７】
なお、光電変換素子の上部領域の所定の範囲で第２の拡散防止膜及び第３の拡散防止膜を開口することで、配線材料からの拡散防止のための拡散防止膜（第２の拡散防止膜及び第３の拡散防止膜）として透過光の屈折率や吸収率が異なる材料を用いたとしても、受光部への入射光が良好に入射可能となり、光の減衰や干渉による受光効率の悪化を抑制することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明を適用した固体撮像素子の一例であるＣＭＯＳ型固体撮像素子を説明するための模式的な断面図である。
【図２】本発明を適用した固体撮像素子の製造方法を説明するための模式的な断面図である。
【図３】本発明を適用した固体撮像素子の製造方法の変形例（１）を説明するための模式的な断面図である。
【図４】本発明を適用した固体撮像素子の製造方法の変形例（２）を説明するための模式的な断面図である。
【図５】従来のＣＭＯＳ型固体撮像素子の製造方法を説明するための模式的な断面図である。
【図６】従来のＣＭＯＳ型固体撮像素子の変形例の製造方法を説明するための模式的な断面図である。
【符号の説明】
【００４９】
１    Ｎ型シリコン基板
２    素子分離膜
３    トランジスタのゲート酸化膜
４    トランジスタのゲート電極
５    サイドウォール
６    高濃度拡散層領域
７    受光部
８    シリコン窒化膜
９    層間絶縁膜
１０    第１の接続部
１０Ａ  バリアメタル層
１０Ｂ  タングステン電極層
１１    第１の配線間絶縁膜
１２    第１の配線層
１２Ａ  バリアメタル
１２Ｂ  銅
１３    第２の拡散防止膜
１４    第２の配線間絶縁膜
１５    第２の接続部
１５Ａ  バリアメタル
１５Ｂ  銅
１６    第２の配線層
１７    第３の拡散防止膜
１８    カラーレジスト
１９    オンチップレンズ
２０    開口部
２０Ａ  開口領域
２１    ＣＶＤ酸化膜
３０    第１の拡散防止膜
５０    開口部
１００    ＣＭＯＳ型固体撮像素子
【図１】
2006190891.tif 000003
【図２】
2006190891.tif 000004
【図３】
2006190891.tif 000005
【図４】
2006190891.tif 000006
【図５】
2006190891.tif 000007
【図６】
2006190891.tif 000008