(57)【要約】【課題】  高解像度の読み出し可能であると共に、高速読み出しが可能な撮像装置を提供する。【解決手段】  高精細モードでは、撮像素子２から各グループの画素信号を同時に読み出し、メモリ６ａ〜６ｄに同時に書き込み、全グループの画素を合成して１フレームを形成する。高速モードでは、撮像素子２から各グループの各画素信号をタイミングをシフトさせながら順に読み出し、メモリ６ａ〜６ｄに順に書き込み、メモリ６ａ〜６ｄの画素信号Ｓａ〜Ｓｄをタイミングをシフトさせながら順に読み出し、各グループ毎の画素信号で１フレームを形成する。高精細モードでは、４つのグループＡ〜Ｄの画像を空間方向に展開したことになり、１フレームの画像の画素数が増加し、解像度の向上が図れる。高速モードでは、４つのグループＡ〜Ｄの画像を時間方向に展開したことになり、時間分解能の向上が図れる。【選択図】        図１
2006157124.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号出力を有する撮像素子と、
各信号出力をそれぞれ個別に記録するメモリ手段と、
前記各メモリ手段の読み出し及び書込みを個別に制御するメモリ制御手段と、
前記各メモリ手段からの信号出力を一連のフレーム画像として形成するためのフレーム信号形成手段とを有し、
前記撮像素子は、複数の信号出力における画素信号の読み出しタイミングを個別に制御する複数の走査回路と、少なくとも一つの走査制御回路とを有すると共に、前記複数の走査回路が個別に読み出しタイミングを制御する画素は、前記水平又は垂直方向の少なくともいずれか一方に隣接していることを特徴とする撮像装置。
【請求項２】
前記メモリ制御手段の制御を切り替えるための操作制御部を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子は複数の異なる色フィルタを複数の画素上に各個備え、前記水平又は垂直方向の少なくともいずれか一方に隣接して制御される複数画素単位毎に、同色の色フィルタが配置されることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記メモリ制御手段は、前記撮像素子から高精細モードと高速モードの２つのモードで読み出し方法を切り替えることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記メモリ制御手段の高精細モードは、前記複数の走査回路からのそれぞれの出力信号からのフレーム画像を合成して、同一のフレームとすることを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記メモリ制御手段の高速モードは、前記複数の走査回路からのそれぞれの出力信号からのフレーム画像を個別のフレームとして扱うことを特徴とする請求項４に記載の撮像装置。
【請求項７】
前記撮像素子は４つの画素を同一配列で分割読み出しできるように、色フィルタを２画素おきに配列したことを特徴とする請求項３に記載の撮像装置。
【請求項８】
前記撮像素子のｎ行ｍ列の隣接するｎ×ｍ個の画素は、異なる垂直走査回路と異なる水平走査回路により読み出されることを特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルカメラ等に用いられる撮像装置に関するもので、特に、高速読出しと高精細読出しとの双方が可能な撮像装置に関する。
【背景技術】
【０００２】
解像度の向上を図るために、撮像素子に多数の画素を配列すると、１フレームの画像の読み出し時間が長く必要になる。そこで、例えば特許文献１には、多くの画素で構成する映像信号を高速に読み出す方法の一例として、複数の水平転送手段と複数の異なる信号出力線を有し、それぞれの信号出力線から独立して画素信号を得ることができる撮像素子を具備した撮像装置が開示されている。
【０００３】
更に、特許文献１には、高画素数読出しモードと、低画素数読出しモードとの２つの読出しモードを有し、高画素読み出しモードでは、複数の信号出力線の全てから画素信号を読出し、低画素読み出しモードでは、複数画素を加算して複数信号出力の内の数本から画素信号を読出し、これにより撮像素子の水平走査速度を一定としたまま、単一の撮像素子を用いた高画素及び低画素の両読出しモードを切替えた映像出力の実現を可能としたものが開示されている。
【特許文献１】特開２００１−７９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
カメラ撮影においては、被写体の状況により高解像で撮りたい場合があれば、解像よりも秒当りの撮影コマ数を増やして撮りたい場合もある。例えば、前者は動かない高周波のパタンが多く含まれたビルディング等の静止風景を撮影する場合、後者は自動車等動く被写体を動画で捉えたい場合等である。
【０００５】
上述の特許文献１のように、複数の信号出力を有した撮像素子の信号出力のいずれかを用いないようにすることで、同一の水平走査速度により高画素モード及び低画素モードを切替えることが可能であるが、撮影コマ数を増やし、より高速なフレームレートで被写体を撮影することはできない。高速撮影をするには、信号出力線数を増やして異なる画素を同時に読み出すか、画素数を間引くなどして少なくした分、高速にしてフレーム画像を得るのが一般的であった。
【０００６】
本発明は、上述の課題を鑑み、高解像度の読み出し可能であると共に、高速読み出しが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の発明に係る撮像装置は、複数の信号出力を有する撮像素子と、各信号出力をそれぞれ個別に記録するメモリ手段と、各メモリ手段の読み出し及び書込みを個別に制御するメモリ制御手段と、各メモリ手段からの信号出力を一連のフレーム画像として形成するためのフレーム信号形成手段とを有し、撮像素子は、複数の信号出力における画素信号の読み出しタイミングを個別に制御する複数の走査回路と、少なくとも一つの走査制御回路とを有すると共に、複数の走査回路が個別に読み出しタイミングを制御する画素は、水平又は垂直方向の少なくともいずれか一方に隣接していることを特徴とする。
【０００８】
請求項２の発明では、メモリ制御手段の制御を切り替えるための操作制御部を有することを特徴とする。
【０００９】
請求項３の発明では、撮像素子は複数の異なる色フィルタを複数の画素上に各個備え、水平又は垂直方向の少なくともいずれか一方に隣接して制御される複数画素単位毎に、同色の色フィルタが配置されることを特徴とする。
【００１０】
請求項４の発明では、メモリ制御手段は、撮像素子から高精細モードと高速モードの２つのモードで読み出し方法を切り替えることを特徴とする。
【００１１】
請求項５の発明では、メモリ制御手段の高精細モードは、複数の走査回路からのそれぞれの出力信号からのフレーム画像を合成して、同一のフレームとすることを特徴とする。
【００１２】
請求項６の発明では、メモリ制御手段の高速モードは、複数の走査回路からのそれぞれの出力信号からのフレーム画像を個別のフレームとして扱うことを特徴とする。
【００１３】
請求項７の発明は、撮像素子は４つの画素を同一配列で分割読み出しできるように、色フィルタを２画素おきに配列したことを特徴とする。
【００１４】
請求項８の発明は、撮像素子のｎ行ｍ列の隣接するｎ×ｍ個の画素は、異なる垂直走査回路と異なる水平走査回路により読み出されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、複数の信号出力から複数の異なる画素信号をそれぞれ同一の走査速度で異なるタイミングで読出すための撮像素子、メモリ手段、メモリ制御手段、フレーム信号形成手段とを有し、それぞれの信号出力からのフレーム画像を合成して同一のフレームとして扱う高解像モードと、それぞれの信号出力からのフレーム画像を個別のフレームとして扱う高フレームモードとを切替えて出力することを可能としている。
【００１６】
つまり、撮像素子として、隣接画素を複数のグループに振り分け、各グループ毎に、独立して読み出し可能なものが用いられる。そして、高精細モードでは、撮像素子から各グループの画素信号を同時に読み出して、メモリ手段に書き込み、メモリ手段から画素信号をラスタスキャンの順に読み出すようにしている。高精細モードでは、複数のグループの画像を空間方向に展開したことになり、１フレームの画像の画素数が増加し、解像度の向上が図れる。これに対して、高速モードでは、撮像素子から、各グループの各画素信号をタイミングをシフトさせながら順に読み出し、メモリ手段に順に書き込み、メモリ手段から各グループの画素信号をタイミングをシフトさせながら順に読み出し、各グループで１フレームの画像を形成するようにしている。高速モードでは、各グループの画像を時間方向に展開したことになり、時間分解能の向上が図れる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について図面を参照しながら説明する。図１は、本発明の第１実施形態の撮像装置を示すものである。
【００１８】
図１において、レンズ１を通して得られた被写体の光学像は、撮像素子２の受光面に結像され、撮像素子２で光電変換される。撮像素子２の読み出しは、撮像素子走査制御回路３により制御される。
【００１９】
撮像素子２としては、図２に示すように、隣接画素を複数のグループに振り分け、各グループ毎に、独立して読み出し可能なものが用いられる。図２において、撮像素子２には、複数の画素Ｐ１１、Ｐ１２、Ｐ１３、…、Ｐ２１、Ｐ２２、Ｐ２３、…、Ｐ３１、Ｐ３２、Ｐ３３、…が二次元配列されている。こられ複数の画素のうち、隣接画素がグループに振り分けられる。
【００２０】
すなわち、撮像素子２の１行目、３行目、５行目…には、グループＡの画素Ｐ１１、Ｐ１３、Ｐ１５、…、Ｐ３１、Ｐ３３、Ｐ３５、…、Ｐ５１、Ｐ５３、Ｐ５５、…と、グループＢの画素Ｐ１２、Ｐ１４、Ｐ１６、…、Ｐ３２、Ｐ３４、Ｐ３６、…、Ｐ５２、Ｐ５４、Ｐ５６、…とが交互に配置される。撮像素子２の２行目、４行目、６行目、…には、グループＣの画素Ｐ２１、Ｐ２３、Ｐ２５、…、Ｐ４１、Ｐ４３、Ｐ４５、…、Ｐ６１、Ｐ６３、Ｐ６５、…と、グループＤの画素Ｐ２２、Ｐ２４、Ｐ２６、…、Ｐ４２、Ｐ４４、Ｐ４６、…、Ｐ６２、Ｐ６４、Ｐ６６、…とが交互に配置される。
【００２１】
なお、画素Ｐｉｊにおいて、ｉは行番号、ｊは列番号（ｉ≧１、ｊ≧１：双方整数）を表している。また、図中、「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」と付されている画素は、それぞれ、グループＡ、グループＢ、グループＣ、グループＤの画素であることを示している。また、ここでは、撮像素子２の隣接画素を４つのグループに振り分けているが、これに限定されるものではない。また、グループの振り分け方も、これに限定されるものではない。水平又は垂直方向の少なくとの一方に隣接する画素毎にグループを振り分ければ、どのように振り分けても良い。
【００２２】
図１において、撮像素子２の読み出しは、撮像素子走査制御回路３により、高精細モードのときと、高速モードのときとに応じて制御される。高精細モードのときには、グループＡ〜Ｄの画素が同時に読み出される。これに対して、高速モードのときには、グループＡ〜Ｄの画素がタイミングをずらしながら順に読み出される。
【００２３】
撮像素子２からのグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄは、Ａ／Ｄ変換器５に供給される。Ａ／Ｄ変換器５により、グループＡ〜Ｄの画素信号Ｓａ〜Ｓｄがディジタル化される。Ａ／Ｄ変換器５でディジタル化された画素信号Ｓａ〜Ｓｄは、メモリ６ａ〜６ｄにそれぞれ供給される。メモリ６ａ〜６ｄの読み出し／書き込みは、メモリ制御回路８により制御される。
【００２４】
メモリ６ａ〜６ｄには、各グループＡ〜Ｄ毎に、画素信号が記憶される。つまり、図３（Ａ）に示すように、撮像素子２からは、グループＡ〜Ｄの各画素の画素信号Ｓａ〜Ｓｄが出力される。図３（Ｂ）に示すように、メモリ６ａには画素信号Ｓａが供給され、グループＡの画素Ｐ１１、Ｐ１３、Ｐ１５、…、Ｐ３１、Ｐ３３、Ｐ３５、…、Ｐ５１、Ｐ５３、Ｐ５５、…の画素信号が記憶される。図３（Ｃ）に示すように、メモリ６ｂには画素信号Ｓｂが供給され、グループＢの画素Ｐ１２、Ｐ１４、Ｐ１６、…、Ｐ３２、Ｐ３４、Ｐ３６、…、Ｐ５２、Ｐ５４、Ｐ５６、…の画素信号が記憶される。図３（Ｄ）に示すように、メモリ６ｃには画素信号Ｓｃが供給され、グループＣの画素Ｐ２１、Ｐ２３、Ｐ２５、…、Ｐ４１、Ｐ４３、Ｐ４５、…、Ｐ６１、Ｐ６３、Ｐ６５、…の画素信号が記憶される。図３（Ｅ）に示すように、メモリ６ｄには、画素信号Ｓｄが供給され、グループＤの画素Ｐ２２、Ｐ２４、Ｐ２６、…、Ｐ４２、Ｐ４４、Ｐ４６、…、Ｐ６２、Ｐ６４、Ｐ６６、…の画素信号が記憶される。
【００２５】
図１において、メモリ６ａ〜６ｄの出力信号がフレーム信号形成回路９に供給される。フレーム信号形成回路９により、１フレームの画像が形成される。
【００２６】
図４は、高精細モードでのフレーム画像の形成を示すものである。前述したように、高精細モードでは、撮像素子２からグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄが同時に読み出される。このとき、図４（Ａ）〜図４（Ｄ）に示すように、グループＡ〜Ｄの画素信号Ｓａ〜Ｓｄがメモリ６ａ〜６ｄに同時に書き込まれる。そして、メモリ６ａ〜６ｄからは、ラスタスキャン順（撮像素子２の画素配列の順）に、グループＡ〜Ｄの画素信号が読み出される。そして、図４（Ｅ）に示すように、メモリ６ａ〜６ｄから読み出されたグループＡ〜Ｄの全ての画素を合成して、１フレームの画像Ｆ１、Ｆ２が形成される。
【００２７】
このように、高精細モードでは、メモリ６ａ〜６ｄから読み出されたグループＡ〜Ｄの全ての画素を合成して、１フレームの画像Ｆ１、Ｆ２、…が形成される。このため、高解像度の画面を得ることができる。高精細モードでは、１フレームの時間は（Ｔ５−Ｔ１）となる。
【００２８】
図５は、このような高精細モードでの各部のタイムチャートを示したものである。高精細モードでは、図５（Ａ）〜図５（Ｄ）に示すように、時刻Ｔ０〜Ｔ１で、撮像素子２からグループＡ〜Ｄの画素信号Ａ０〜Ｄ０が同時に読み出され、このグループＡ〜Ｄの画素信号Ａ０〜Ｄ０がメモリ６ａ〜６ｄに同時に書き込まれる。
【００２９】
時刻Ｔ１〜Ｔ５の間で、図５（Ｅ）〜図５（Ｈ）に示すように、メモリ６ａ〜６ｄから、グループＡ〜Ｄの画素信号Ａ０〜Ｄ０がラスタスキャンの順に読み出される。これにより、図５（Ｉ）に示すように、時刻Ｔ１〜Ｔ５で、１フレームの高精度の画像Ｆ１が形成される。以下、同様の処理が繰り返される。
【００３０】
図６は、高速モードでのフレーム画像の形成を示すものである。高速モードでは、前述したように、撮像素子２からグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄは、タイミングをずらしながら順に読み出される。撮像素子２から読み出されたグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄは、図６（Ａ）〜図６（Ｄ）に示すように、メモリ６ａ〜６ｄに順に書き込まれる。そして、メモリ６ａ〜６ｄからは、グループＡ〜Ｄの各画素信号が順に読み出される。図６（Ｅ）に示すように、高速モードでは、メモリ６ａ〜６ｄから読み出された各グループＡ〜Ｄの各々の画素により、１フレームの画像Ｆａ１、Ｆｂ１、Ｆｃ１、Ｆｄ１が形成される。
【００３１】
このように、高速モードでは、メモリ６ａ〜６ｄから読み出された各グループＡ〜Ｄの画素信号により１フレームの画像Ｆａ１、Ｆｂ１、Ｆｃ１、Ｆｄ１、…を形成している。この場合、１フレームの画像の画素数は少なくなるが、１フレームの時間は、（Ｔｎ＋１−Ｔｎ）となり、高速で１フレームの画面を得ることができる。
【００３２】
図７は、このような高精細モードでの各部のタイムチャートを示したものである。高速モードでは、時刻Ｔ０〜Ｔ１で、図７（Ａ）に示すように、撮像素子２からグループＡの画素信号Ａ０が読み出され、この画素信号Ａ０がメモリ６ａに書き込まれる。時刻Ｔ１〜Ｔ２の間で、図７（Ｅ）に示すように、グループＡの画素信号Ａ０がメモリ６ａから読み出される。これにより、図７（Ｉ）に示すように、時刻Ｔ１〜Ｔ２で、グループＡの画素グループＡの画素Ａ０により、１フレームの画像Ｆａ１が形成される。
【００３３】
時刻Ｔ１〜Ｔ２で、図７（Ｂ）に示すように、撮像素子２からグループＢの画素信号Ｂ０が読み出され、この画素信号Ｂ０がメモリ６ｂに書き込まれる。時刻Ｔ２〜Ｔ３の間で、図７（Ｆ）に示すように、グループＢの画素信号Ｂ０がメモリ６ｂから読み出される。これにより、図７（Ｉ）に示すように、時刻Ｔ２〜Ｔ３で、グループＢの画素Ｂ０により、１フレームの画像Ｆｂ１が形成される。
【００３４】
時刻Ｔ２〜Ｔ３で、図７（Ｃ）に示すように、撮像素子２からグループＣの画素信号Ｃ０が読み出され、この画素信号Ｃ０がメモリ６ｃに書き込まれる。時刻Ｔ３〜Ｔ４の間で、グループＣの画素信号Ｓｃがメモリ６ｃから読み出される。これにより、図７（Ｉ）に示すように、時刻Ｔ３〜Ｔ４で、グループＣの画素Ｃ０により、１フレームの画像Ｆｃ１が形成される。
【００３５】
時刻Ｔ３〜Ｔ４で、図７（Ｄ）に示すように、撮像素子２からグループＤの画素信号Ｄ０が読み出され、この画素信号Ｄ０がメモリ６ｄに書き込まれる。時刻Ｔ４〜Ｔ５の間で、グループＤの画素信号Ｓｄがメモリ６ｄから読み出される。これにより、図７（Ｉ）に示すように、時刻Ｔ４〜Ｔ５で、グループＤの画素Ｄ０により、１フレームの画像Ｆｄ１が形成される。以下、同様の処理が繰り返される。
【００３６】
以上説明したように、本発明が適用された撮像装置では、撮像素子２として、隣接画素を例えば４つのグループＡ〜Ｄに振り分け、各グループＡ〜Ｄ毎に、独立して読み出し可能なものが用いられる。そして、高精細モードでは、撮像素子２からグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄを同時に読み出し、このグループＡ〜Ｄの画素信号Ｓａ〜Ｓｄをメモリ６ａ〜６ｄに同時に書き込み、メモリ６ａ〜６ｄの画素信号を、撮像素子２のラスタスキャンの順に読み出して合成するようにしている。高精細モードでは、４つのグループＡ〜Ｄの画像を空間方向に展開したことになり、１フレームの画像の画素数が増加し、解像度の向上が図れる。
【００３７】
これに対して、高速モードでは、撮像素子２から、グループＡ〜Ｄの各画素信号Ｓａ〜Ｓｄをタイミングをシフトさせながら順に読み出し、メモリ６ａ〜６ｄに順に書き込み、メモリ６ａ〜６ｄの画素信号をタイミングをシフトさせながら順に読み出すようにしている。高速モードでは、４つのグループＡ〜Ｄの画像を時間方向に展開したことになり、時間分解能の向上が図れる。
【００３８】
なお、高速モードにおいては、撮像素子からの各グループの撮像信号Ｓａ〜Ｓｄのうちいずれか一つの出力のみタイミングをずらして読出し、ＡＥ（自動露光）やＡＦ（自動焦点）などカメラに必要な撮像制御処理その他に用い、高速処理を後段で行えるようにし、他は同時に読み出して高精細なフレーム信号として構成することも可能である。
【００３９】
次に、本発明が適用できる撮像素子２について説明する。なお、以下の例では、説明を簡単とするため、（４×４）の画素配列として説明する。
【００４０】
図８は、本発明が適用できる撮像素子２の構成を示すものである。本発明が適用できる撮像素子２は、前述したように、隣接画素を例えば４つのグループＡ〜Ｄに振り分け、各グループＡ〜Ｄ毎に、独立して読み出し可能である。
【００４１】
図８において、撮像素子２には、４つの水平走査回路２１ａ、２１ｂ、２１ｃ、２１ｄと、４つの垂直走査回路２２ａ、２２ｂ、２２ｃ、２２ｄとが設けられる。
【００４２】
水平走査回路２１ａ〜２１ｄからは、列毎に、垂直信号線Ｈ１、Ｈ２、Ｈ３、Ｈ４が導出される。垂直信号線Ｈ１は、１列目に並ぶ画素Ｐ１１、Ｐ２１、Ｐ３１、Ｐ４１に連結される。垂直信号線Ｈ２は、２列目に並ぶ画素Ｐ１２、Ｐ２２、Ｐ３２、Ｐ４２に連結される。垂直信号線Ｈ３は、３列目に並ぶ画素Ｐ１３、Ｐ２３、Ｐ３３、Ｐ４３に連結される。垂直信号線Ｈ４は、４列目に並ぶ画素Ｐ１４、Ｐ２４、Ｐ３４、Ｐ４４に連結される。
【００４３】
垂直走査回路２２ａからは、グループＡに属する画素に対する水平信号線Ｖ１１、Ｖ１２が導出される。水平信号線Ｖ１１は、１行目に並ぶグループＡに属する画素Ｐ１１及びＰ１３に連結される。水平信号線Ｖ１２は、３行目に並ぶグループＡに属する画素Ｐ３１及びＰ３３に連結される。
【００４４】
垂直走査回路２２ｂからは、グループＢに属する画素に対する水平信号線Ｖ２１、Ｖ２２が導出される。水平信号線Ｖ２１は、１行目に並ぶグループＢに属する画素Ｐ１２及びＰ１４に連結される。水平信号線Ｖ２２は、３行目に並ぶグループＢに属する画素Ｐ３２及びＰ３４に連結される。
【００４５】
垂直走査回路２２ｃからは、グループＣに属する画素に対する水平信号線Ｖ３１、Ｖ３２が導出される。水平信号線Ｖ３１は、２行目に並ぶグループＣに属する画素Ｐ２１及びＰ２３に連結される。水平信号線Ｖ３２は、４行目に並ぶグループＣに属する画素Ｐ４１及びＰ４３に連結される。
【００４６】
垂直走査回路２２ｄからは、グループＤに属する画素に対する水平信号線Ｖ４１、Ｖ４２が導出される。水平信号線Ｖ４１は、２行目に並ぶグループＤに属する画素Ｐ２２及びＰ２４に連結される。水平信号線Ｖ４２は、４行目に並ぶグループＤに属する画素Ｐ４２及びＰ４４に連結される。
【００４７】
図９は、図８における画素Ｐｉｊの内部構造を簡易的に示したものである。図９に示すように、各画素Ｐｉｊは、フォトダイオードＰＤと、５つのＭＯＳ(Metal  Oxide  Semiconductor)トランジスタＴＲ１〜ＴＲ５で構成される。
【００４８】
ＭＯＳトランジスタＴＲ１は、フォトダイオードＰＤに蓄積された光電変換電荷をリセット（掃き捨てる）スイッチである。ＭＯＳトランジスタＴＲ１のゲートには、リセットパルスＰｒｓｔが供給される。リセットパルスＰｒｓｔがＨレベルになると、ＭＯＳトランジスタＴＲ１がオンし、フォトダイオードＰＤに蓄積されていた光電変換電荷がリセットされる。
【００４９】
ＭＯＳトランジスタＴＲ２は、フォトダイオードＰＤに蓄積された光電変換電荷をトランジスタＴＲ４のゲートに転送するスイッチである。ＭＯＳトランジスタＴＲ２のゲートには、パルスＴｒｎが供給される。このパルスＴｒｎがＨレベルになると、ＭＯＳトランジスタＴＲ２がオンし、フォトダイオードＰＤに蓄積されていた光電変換電荷がトランジスタＴＲ４のゲートに転送される。
【００５０】
ＭＯＳトランジスタＴＲ３は、ＭＯＳトランジスタＴＲ４のゲートに蓄積された電荷をリセットする（掃き捨てる）スイッチである。ＭＯＳトランジスタＴＲ３のゲートには、リセットパルスＧｒｓｔが供給される。このリセットパルスＧｒｓｔがＨレベルになると、ＭＯＳトランジスタＴＲ３がオンし、ＭＯＳトランジスタＴＲ４のゲートに蓄積されていた電荷がリセットされる。
【００５１】
ＭＯＳトランジスタＴＲ４は、そのゲートに光電変換による電荷を蓄積し、蓄積された電荷を電圧に変換するトランジスタである。
【００５２】
ＭＯＳトランジスタＴＲ５は、フォトダイオードＰＤの光電変換電荷に基づく画素信号を垂直信号線Ｈ１、Ｈ２、Ｈ３、Ｈ４へ開放するスイッチである。ＭＯＳトランジスタＴＲ５のゲートには、読出しラインセレクトパルスＬｓｌ（φＶ１１、φＶ１２、φＶ２１、φＶ２２、φＶ３１、φＶ３２、φＶ４１、φＶ４２）が供給される。読出しラインセレクトパルスＬｓｌがＨレベルになると、ＭＯＳトランジスタＴＲ５がオンし、画素信号が垂直信号線Ｈ１、Ｈ２、Ｈ３、Ｈ４へ開放される。
【００５３】
このような構成において、リセットパルスＰｒｓｔをＨレベルにすると、フォトダイオードＰＤにそれまで蓄積されていた電荷がリセットされ、フォトダイオードＰＤには、その受光光量に応じた電荷の蓄積が開始される。ゲート転送パルスＴｒｎをＨレベルにすると、フォトダイオードＰＤに蓄積されていた電荷がＭＯＳトランジスタＴＲ４のゲートに転送される。そして、読出しラインセレクトパルスＬｓｌがＨレベルになると、ＭＯＳトランジスタＴＲ５がオンし、画素信号が垂直信号線Ｈ１、Ｈ２、Ｈ３、Ｈ４へ開放される。したがって、このような構成では、各画素毎に、電荷蓄積時間、画像信号の読み出しタイミングが設定できる。
【００５４】
図１０は、図８に示す撮像素子２を用いて高精細モードに設定した場合の動作を示すタイムチャートである。高精細モードでは、図１０（Ａ）及び図１０（Ｃ）に示すように、時刻Ｔ０〜Ｔ１で、垂直走査回路２２ａからの水平信号線Ｖ１１の読出しラインセレクトパルスφＶ１１がＨレベルになると共に、垂直走査回路２２ｂからの水平信号線Ｖ２１の読出しラインセレクトパルスφＶ２１がＨレベルになる。それから、タイミングをずらして、図１０（Ｅ）及び図１０（Ｇ）に示すように、垂直走査回路２２ｃからの水平信号線Ｖ３１の読出しラインセレクトパルスφＶ３１がＨレベルになると共に、垂直走査回路２２ｄからの水平信号線Ｖ４１の読出しラインセレクトパルスφＶ４１がＨレベルになる。
【００５５】
垂直走査回路２２ａからの水平信号線Ｖ１１の読出しラインセレクトパルスφＶ１１がＨレベルになると、１行目のグループＡに属する画素Ｐ１１、Ｐ１３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、１行目のグループＡに属する画素Ｐ１１、Ｐ１３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ａからは、図１０（Ｉ）に示すように、グループＡに属する画素Ｐ１１、Ｐ１３の画素信号が読み出され、メモリ６ａに書き込まれる。
【００５６】
垂直走査回路２２ｂからの水平信号線Ｖ２１の読出しラインセレクトパルスφＶ２１がＨレベルになると、１行目のグループＢに属する画素Ｐ１２、Ｐ１４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、１行目のグループＢに属する画素Ｐ１２、Ｐ１４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｂからは、図１０（Ｊ）に示すように、グループＢに属する画素Ｐ１２、Ｐ１４の画素信号が読み出され、メモリ６ｂに書き込まれる。
【００５７】
垂直走査回路２２ｃからの水平信号線Ｖ３１の読出しラインセレクトパルスφＶ３１がＨレベルになると、２行目のグループＣに属する画素Ｐ２１、Ｐ２３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、２行目のグループＣに属する画素Ｐ２１、Ｐ２３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ｃからは、図１０（Ｋ）に示すように、グループＣに属する画素Ｐ２１、Ｐ２３の画素信号が読み出され、メモリ６ｃに書き込まれる。
【００５８】
垂直走査回路２２ｄからの水平信号線Ｖ４１の読出しラインセレクトパルスφＶ４１がＨレベルになると、２行目のグループＤに属する画素Ｐ２２、Ｐ２４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、２行目のグループＤに属する画素Ｐ２２、Ｐ２４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｄからは、図１０（Ｌ）に示すように、グループＤに属する画素Ｐ２２、Ｐ２４の画素信号が読み出され、メモリ６ｄに書き込まれる。
【００５９】
次に、図１０（Ｂ）及び図１０（Ｄ）に示すように、垂直走査回路２２ａからの水平信号線Ｖ１２の読出しラインセレクトパルスφＶ１２がＨレベルになると共に、垂直走査回路２２ｂからの水平信号線Ｖ２２の読出しラインセレクトパルスφＶ２２がＨレベルになる。それから、タイミングをずらして、図１０（Ｆ）及び図１０（Ｈ）に示すように、垂直走査回路２２ｃからの水平信号線Ｖ３２の読出しラインセレクトパルスφＶ３２がＨレベルになると共に、垂直走査回路２２ｄからの水平信号線Ｖ４２の読出しラインセレクトパルスφＶ４２がＨレベルになる。
【００６０】
垂直走査回路２２ａからの水平信号線Ｖ１２の読出しラインセレクトパルスφＶ１２がＨレベルになると、３行目のグループＡに属する画素Ｐ３１、Ｐ３３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、３行目のグループＡに属する画素Ｐ３１、Ｐ３３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ａからは、図１０（Ｉ）に示すように、グループＡに属する画素Ｐ３１、Ｐ３３の画素信号が読み出され、メモリ６ａに書き込まれる。
【００６１】
垂直走査回路２２ｂからの水平信号線Ｖ２２の読出しラインセレクトパルスφＶ２２がＨレベルになると、３行目のグループＢに属する画素Ｐ３２、Ｐ３４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、３行目のグループＢに属する画素Ｐ３２、Ｐ３４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｂからは、図１０（Ｊ）に示すように、グループＢに属する画素Ｐ３２、Ｐ３４の画素信号が読み出され、メモリ６ｂに書き込まれる。
【００６２】
垂直走査回路２２ｃからの水平信号線Ｖ３２の読出しラインセレクトパルスφＶ３２がＨレベルになると、４行目のグループＣに属する画素Ｐ４１、Ｐ４３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、４行目のグループＣに属する画素Ｐ４１、Ｐ４３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ｃからは、図１０（Ｋ）に示すように、グループＣに属する画素Ｐ４１、Ｐ４３の画素信号が読み出され、メモリ６ｃに書き込まれる。
【００６３】
垂直走査回路２２ｄからの水平信号線Ｖ４２の読出しラインセレクトパルスφＶ４２がＨレベルになると、４行目のグループＤに属する画素Ｐ４２、Ｐ４４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、４行目のグループＤに属する画素Ｐ４２、Ｐ４４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｄからは、図１０（Ｌ）に示すように、グループＤに属する画素Ｐ４２、Ｐ４４の画素信号が読み出され、メモリ６ｄに書き込まれる。
【００６４】
メモリ６ａ〜メモリ６ｄにそれぞれ書き込まれたグループＡ〜Ｄの各画素の画素信号は、図１０（Ｍ）〜図１０（Ｐ）に示すように、ラスタスキャンの順番に、メモリ６ａ〜メモリ６ｄから読み出される。
【００６５】
すなわち、時刻Ｔ１〜Ｔ２で、図１０（Ｍ）及び図１０（Ｎ）に示すように、メモリ６ａから画素Ｐ１１の画素信号が読み出され、次に、メモリ６ｂから画素Ｐ１２の画素信号が読み出され、次に、メモリ６ａから画素Ｐ１３の画素信号が読み出され、次に、メモリ６ｂから画素Ｐ１４の画素信号が読み出され、１行目の画素の読み出しが行われる。
【００６６】
時刻Ｔ２〜Ｔ３で、図１０（Ｏ）及び図１０（Ｐ）に示すように、メモリ６ｃから画素Ｐ２１の画素信号が読み出され、次に、メモリ６ｄから画素Ｐ２２の画素信号が読み出され、次に、メモリ６ｃから画素Ｐ２３の画素信号が読み出され、次に、メモリ６ｄから画素Ｐ２４の画素信号が読み出され、２行目の画素の読み出しが行われる。
【００６７】
時刻Ｔ３〜Ｔ４で、図１０（Ｍ）及び図１０（Ｎ）に示すように、メモリ６ａから画素Ｐ３１の画素信号が読み出され、次に、メモリ６ｂから画素Ｐ３２の画素信号が読み出され、次に、メモリ６ａから画素Ｐ３３の画素信号が読み出され、次に、メモリ６ｂから画素Ｐ３４の画素信号が読み出され、３行目の画素の読み出しが行われる。
【００６８】
時刻Ｔ４〜Ｔ５で、図１０（Ｏ）及び図１０（Ｐ）に示すように、メモリ６ｃから画素Ｐ４１の画素信号が読み出され、次に、メモリ６ｄから画素Ｐ４２の画素信号が読み出され、次に、メモリ６ｃから画素Ｐ４３の画素信号が読み出され、次に、メモリ６ｄから画素Ｐ４４の画素信号が読み出され、４行目の画素の読み出しが行われる。
【００６９】
このように、メモリ６ａ〜６ｄから読み出された画素信号は、ラスタスキャンの順に読み出され、グループＡ〜Ｄの全ての画素を使って、図１０（Ｑ）に示すように、全画素を合成して１フレームの画像Ｆ１が形成される。
【００７０】
なお、前述したように、高精細モードでは、各グループＡ〜Ｄの画素が同時に読み出される。ところが、図８に示した撮像素子では、垂直信号線Ｈ１〜Ｈ４が各画素列に対して１本しか配置されていないため、異なる行の画素信号を同一タイミングで同一の垂直信号線Ｈ１〜Ｈ４に読み出すと、異なる行の画素信号が同時に出力され正常な信号ではなくなってしまう。そこで、ここでは、同一列に並ぶ画素信号が同時に出力されないように、同一水平ブランキング期間中で、水平信号線をＨレベルにするタイミングをずらすことで、信号の交錯を回避している。
【００７１】
例えば、グループＡの画素Ｐ１１、Ｐ１３の読み出しと、グループＣの画素Ｐ２１、Ｐ２３の読み出しとを同時に行うと、垂直ラインＨ１、Ｈ３に、画素Ｐ１１、Ｐ１３の信号と、画素Ｐ２１、Ｐ２３の信号とが同時に出力されてしまう。そこで、グループＡの画素Ｐ１１、Ｐ１３の読み出しと、グループＣの画素Ｐ２１、Ｐ２３の読み出しとをタイミングをずらして行うようにしている。これにより、信号が同時に出力されることを回避している。
【００７２】
なお、この信号交錯回避には複数の垂直信号線を配置しても良い。すなわち、例えば１本で構成している垂直信号線Ｈ１を２本の垂直信号線にし、画素Ｐ１１の信号は一方の垂直信号線へ送出し、画素Ｐ２１の信号は他方の垂直信号線へ送出すれば、タイミングをずらさなくても、単一の垂直信号線に対して、信号が同時に出力されることなく、それぞれ水平走査回路へ画素信号を伝送することが可能となる。
【００７３】
図１１は、図８に示す撮像素子２を用いて高速モードに設定した場合の動作を示すタイムチャートである。図１１（Ａ）に示すように、高速モードのときには、時刻Ｔ０〜Ｔ１で、垂直走査回路２２ａからの水平信号線Ｖ１１の読出しラインセレクトパルスφＶ１１がＨレベルになり、続いて、図１１（Ｂ）に示すように、垂直走査回路２２ａからの水平信号線Ｖ１２の読出しラインセレクトパルスφＶ１２がＨレベルになる。
【００７４】
垂直走査回路２２ａからの水平信号線Ｖ１１の読出しラインセレクトパルスφＶ１１がＨレベルになると、１行目のグループＡに属する画素Ｐ１１、Ｐ１３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、１行目のグループＡに属する画素Ｐ１１、Ｐ１３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ａからは、図１１（Ｉ）に示すように、グループＡに属する画素Ｐ１１、Ｐ１３の画素信号が読み出され、この画素Ｐ１１、Ｐ１３の画素信号がメモリ６ａに書き込まれる。
【００７５】
続いて、垂直走査回路２２ａからの水平信号線Ｖ１２の読出しラインセレクトパルスφＶ１２がＨレベルになると、３行目のグループＡに属する画素Ｐ３１、Ｐ３３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、３行目のグループＡに属する画素Ｐ３１、Ｐ３３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ａからは、図１１（Ｉ）に示すように、グループＡに属する画素Ｐ３１、Ｐ３３の画素信号が読み出され、この画素Ｐ３１、Ｐ３３の画素信号がメモリ６ａに書き込まれる。
【００７６】
このようにして、グループＡに属する画素Ｐ１１、Ｐ１３、Ｐ３１、Ｐ３３が全て読み出され、このグループＡに属する画素Ｐ１１、Ｐ１３、Ｐ３１、Ｐ３３の画素信号がメモリ６ａに書き込まれる。
【００７７】
時刻Ｔ１〜Ｔ２で、図１１（Ｍ）に示すように、グループＡに属する画素Ｐ１１、Ｐ１３、Ｐ３１、Ｐ３３の画素信号は、メモリ６ａから読み出され、グループＡに属する画素Ｐ１１、Ｐ１３、Ｐ３１、Ｐ３３の画素信号により、図１１（Ｑ）に示すように、１フレームの画像Ｆａ１が形成される。
【００７８】
また、時刻Ｔ１〜Ｔ２で、図１１（Ｃ）に示すように、垂直走査回路２２ｂからの水平信号線Ｖ２１の読出しラインセレクトパルスφＶ２１がＨレベルになり、続いて、図１１（Ｄ）に示すように、垂直走査回路２２ｂからの水平信号線Ｖ２２の読出しラインセレクトパルスφＶ２２がＨレベルになる。
【００７９】
垂直走査回路２２ｂからの水平信号線Ｖ２１の読出しラインセレクトパルスφＶ２１がＨレベルになると、１行目のグループＢに属する画素Ｐ１２、Ｐ１４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、１行目のグループＢに属する画素Ｐ１２、Ｐ１４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｂからは、図１１（Ｊ）に示すように、グループＢに属する画素Ｐ１２、Ｐ１４の画素信号が読み出され、この画素Ｐ１２、Ｐ１４の画素信号がメモリ６ｂに書き込まれる。
【００８０】
続いて、垂直走査回路２２ｂからの水平信号線Ｖ２２の読出しラインセレクトパルスφＶ２２がＨレベルになると、３行目のグループＢに属する画素Ｐ３２、Ｐ３４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、３行目のグループＢに属する画素Ｐ３２、Ｐ３４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｂからは、図１１（Ｊ）に示すように、グループＢに属する画素Ｐ３２、Ｐ３４の画素信号が読み出され、この画素Ｐ３２、Ｐ３４の画素信号がメモリ６ｂに書き込まれる。
【００８１】
このようにして、グループＢに属する画素Ｐ１２、Ｐ１４、Ｐ３２、Ｐ３４が全て読み出され、このグループＢに属する画素Ｐ１２、Ｐ１４、Ｐ３２、Ｐ３４の画素信号がメモリ６ｂに書き込まれる。
【００８２】
時刻Ｔ２〜Ｔ３で、図１１（Ｎ）に示すように、グループＢに属する画素Ｐ１２、Ｐ１４、Ｐ３２、Ｐ３４の画素信号がメモリ６ｂから読み出され、グループＢに属する画素Ｐ１２、Ｐ１４、Ｐ３２、Ｐ３４の画素信号により、図１１（Ｑ）に示すように、１フレームの画像Ｆｂ１が形成される。
【００８３】
また、時刻Ｔ２〜Ｔ３で、図１１（Ｅ）に示すように、垂直走査回路２２ｃからの水平信号線Ｖ３１の読出しラインセレクトパルスφＶ３１がＨレベルになり、続いて、図１１（Ｆ）に示すように、垂直走査回路２２ｃからの水平信号線Ｖ３２の読出しラインセレクトパルスφＶ３２がＨレベルになる。
【００８４】
垂直走査回路２２ｃからの水平信号線Ｖ３１の読出しラインセレクトパルスφＶ３１がＨレベルになると、２行目のグループＣに属する画素Ｐ２１、Ｐ２３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、２行目のグループＣに属する画素Ｐ２１、Ｐ２３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ｃからは、図１１（Ｋ）に示すように、グループＣに属する画素Ｐ２１、Ｐ２３の画素信号が読み出され、メモリ６ｃに書き込まれる。
【００８５】
垂直走査回路２２ｃからの水平信号線Ｖ３２の読出しラインセレクトパルスφＶ３２がＨレベルになると、４行目のグループＣに属する画素Ｐ４１、Ｐ４３の画素信号が垂直信号線Ｈ１、Ｈ３に開放され、４行目のグループＣに属する画素Ｐ４１、Ｐ４３からの画素信号が垂直信号線Ｈ１、Ｈ３を介して出力される。そして、水平走査回路２１ｃからは、図１１（Ｋ）に示すように、グループＣに属する画素Ｐ４１、Ｐ４３の画素信号が読み出され、メモリ６ｃに書き込まれる。
【００８６】
このようにして、グループＣに属する画素Ｐ２１、Ｐ２３、Ｐ４１、Ｐ４３が全て読み出され、このグループＣに属する画素Ｐ２１、Ｐ２３、Ｐ４１、Ｐ４３の画素信号がメモリ６ｃに書き込まれる。
【００８７】
時刻Ｔ３〜Ｔ４で、図１１（Ｏ）に示すように、グループＣに属する画素Ｐ２１、Ｐ２３、Ｐ４１、Ｐ４３の画素信号がメモリ６ｃから読み出され、グループＣに属する画素Ｐ２１、Ｐ２３、Ｐ４１、Ｐ４３の画素信号により、図１１（Ｑ）に示すように、１フレームの画像Ｆｃ１が形成される。
【００８８】
また、時刻Ｔ３〜Ｔ４で、図１１（Ｇ）に示すように、垂直走査回路２２ｄからの水平信号線Ｖ４１の読出しラインセレクトパルスφＶ４１がＨレベルになり、続いて、図１１（Ｈ）に示すように、垂直走査回路２２ｄからの水平信号線Ｖ４２の読出しラインセレクトパルスφＶ４２がＨレベルになる。
【００８９】
垂直走査回路２２ｄからの水平信号線Ｖ４１の読出しラインセレクトパルスφＶ４１がＨレベルになると、２行目のグループＤに属する画素Ｐ２２、Ｐ２４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、２行目のグループＤに属する画素Ｐ２２、Ｐ２４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｄからは、図１１（Ｌ）に示すように、グループＤに属する画素Ｐ２２、Ｐ２４の画素信号が読み出され、この画素Ｐ２２、Ｐ２４の画素信号がメモリ６ｄに書き込まれる。
【００９０】
垂直走査回路２２ｄからの水平信号線Ｖ４２の読出しラインセレクトパルスφＶ４２がＨレベルになると、４行目のグループＤに属する画素Ｐ４２、Ｐ４４の画素信号が垂直信号線Ｈ２、Ｈ４に開放され、４行目のグループＤに属する画素Ｐ４２、Ｐ４４からの画素信号が垂直信号線Ｈ２、Ｈ４を介して出力される。そして、水平走査回路２１ｄからは、図１１（Ｌ）に示すように、グループＤに属する画素Ｐ４２、Ｐ４４の画素信号が読み出され、この画素Ｐ４２、Ｐ４４の画素信号がメモリ６ｄに書き込まれる。
【００９１】
このようにして、グループＤに属する画素Ｐ２２、Ｐ２４、Ｐ４２、Ｐ４４が全て読み出され、このグループＤに属する画素Ｐ２２、Ｐ２４、Ｐ４２、Ｐ４４の画素信号がメモリ６ｃに書き込まれる。
【００９２】
時刻Ｔ４〜Ｔ５で、図１１（Ｐ）に示すように、グループＤに属する画素Ｐ２２、Ｐ２４、Ｐ４２、Ｐ４４の画素信号がメモリ６ｄから読み出され、グループＤに属する画素Ｐ２１、Ｐ２３、Ｐ４１、Ｐ４３の画素信号により、図１１（Ｑ）に示すように、１フレームの画像Ｆｄ１が形成される。
【００９３】
図１２は、本発明の第２実施形態を示すものである。この実施形態では、前述の第１実施形態の構成に加えて、高精細モードと高速モードを切り替えるための操作制御回路１０を具備し、撮像素子走査制御回路３、メモリ制御回路８、フレーム信号形成回路９をコントロールすることで、撮影者の意思で被写体に応じた撮影モードを設定できるようにしたものである。他の構成については、前述の第１実施形態と同様であるので、その説明を省略する。
【００９４】
図１３は、本発明の第３実施形態を示すものである。この実施形態は、撮像素子に色フィルタを配設したものである。他の構成については、前述の第１実施形態と同様であるので、その説明を省略する。
【００９５】
本実施形態の撮像素子は色フィルタを具備しており、図１３（Ａ）は、これを簡易的に表したものである。単板の撮像素子を用いてカラー映像を得る手法として、撮像素子の画素毎に色フィルタを配置することが一般的であるが、本実施形態においては、第１実施例における水平又は垂直方向の少なくともいずれか一方に隣接して制御される複数グループ毎に、同色の色フィルタを配置する。図では簡単のため水平垂直（２×２）画素毎に同色の色フィルタを配置し、この（２×２＝４）画素単位で同色の色フィルタを配置している。
【００９６】
図１３（Ａ）では原色フィルタとして、ＲＧＢフィルタ市松模様状に具備した一般に云われるベイヤー配列単板撮像素子を例に示しており、所定の色フィルタで覆われた画素は所定色を再現する画素として映像信号処理される。画素内に示した文字表記は、色フィルタの色（R→r、G→g、B→b）と、グループ（Ａ〜Ｄ）を示している。例えば画素ｒＡは、グループＡに属するＲ信号の画素であることを示している。
【００９７】
ここで、隣接する（２×２＝４）画素群は同色の色フィルタで覆われているため、複数の異なる出力の画素分配をフィルタ配列における同色画素群と同様な（２×２＝４）画素に分配してグループＡ〜Ｄとすれば、図１３（Ａ）で示す原画素配列の（２×２＝４）画素群単位でベイヤー配列となっていた信号が、図１３（Ｂ）〜図１３（Ｅ）に示すように、各グループＡ〜Ｄの出力からは１画素単位のベイヤー配列信号で得られることになる。
【００９８】
通常は画素毎に異なる色フィルタを配置することにより、それぞれのグループの出力毎に異なる色信号となってしまい、高速モードで各小フレーム信号が異なる色フレーム信号になってしまうが、ここで得られた小フレーム信号は任意の出力で全く同等の色配列になるため、信号処理において出力毎に特定の色処理を行う必要がなくなる。また、隣接する画素毎に異なる出力信号に分配した小フレームを構成しているため、周波数特性など、映像信号としての大きな差異が各グループＡ〜Ｄの出力毎に存在せず、かつ、任意の特定出力からの小フレーム信号を自動露光や自動焦点などに使ってもほぼ全画面を網羅した同等の情報が得られることで、信号処理上の使い勝手が向上する。読出し制御及びシーケンスは実施例と全く同等であるため省略する。
【００９９】
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【産業上の利用可能性】
【０１００】
本発明は、ディジタルカメラやディジタルビデオカメラの撮像装置に用いて好適である。
【図面の簡単な説明】
【０１０１】
【図１】本発明の第１実施形態のブロック図である。
【図２】撮像素子に振り分けられるグループの説明図である。
【図３】撮像素子からの各グループの画素信号の処理の説明図である。
【図４】高精細モードでの撮像素子からの各グループの画素信号の処理の説明図である。
【図５】高精細モードでの撮像素子からの各グループの画素信号の処理の説明に用いるタイムチャートである。
【図６】高速モードでの撮像素子からの各グループの画素信号の処理の説明図である。
【図７】高速モードでの撮像素子からの各グループの画素信号の処理の説明に用いるタイムチャートである。
【図８】本発明が適用できる撮像素子の構成を示すブロック図である。
【図９】本発明が適用できる撮像素子における各画素の構成を示す接続図である。
【図１０】本発明が適用できる撮像素子で高精細モードに設定した場合の動作説明に用いるタイムチャートである。
【図１１】本発明が適用できる撮像素子で高速モードに設定した場合の動作説明に用いるタイムチャートである。
【図１２】本発明の第２実施形態のブロック図である。
【図１３】本発明の第３実施形態におけるカラーフィルタの配列の説明図である。
【符号の説明】
【０１０２】
１  レンズ
２  撮像素子
３  撮像素子走査制御回路
６ａ〜６ｄ  メモリ
８  メモリ制御回路
９  フレーム信号形成回路
１０  操作制御回路
２１ａ〜２１ｄ  水平走査回路
２２ａ〜２２ｄ  垂直走査回路
【図１】
2006157124.tif 000003
【図２】
2006157124.tif 000004
【図３】
2006157124.tif 000005
【図４】
2006157124.tif 000006
【図５】
2006157124.tif 000007
【図６】
2006157124.tif 000008
【図７】
2006157124.tif 000009
【図８】
2006157124.tif 000010
【図９】
2006157124.tif 000011
【図１０】
2006157124.tif 000012
【図１１】
2006157124.tif 000013
【図１２】
2006157124.tif 000014
【図１３】
2006157124.tif 000015