(57)【要約】【課題】システムＬＳＩの内部動作状態を観測するにあたり従来はストローブ信号と内部状態信号の位相調整をシステムＬＳＩ内部で行っているが、半導体の微細化、高速化に伴い必要な工数、コストが無視できなくなってきている。【解決手段】ストローブ信号と内部状態信号の位相調整をシステムＬＳＩ外部のプリント基板上回路やロジックアナライザ等の測定器で行い、ＬＳＩ内部での位相調整を不要とする。これによりシステムＬＳＩ開発期間短縮およびコストダウンが可能となる。【選択図】図１
2006337128.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の動作基準クロックを生成する基準クロック生成部と、前記基準クロックが接続され前記基準クロックを基準に動作する複数の機能ブロックと前記機能ブロック間を接続する信号線と、前記機能ブロックの動作状況や前記信号線の動作状況など半導体装置が動作する事によって生じる様々なデバッグ情報を外部へ送出する内部情報出力部とを持つ半導体装置と、前記デバッグ情報を取得する情報収集部とで構成されるシステムにおいて、前記情報収集部がデバッグ情報を取得する際のストローブ信号を前記基準クロックを元に生成するストローブ信号生成部を持つことを特徴とする半導体内部信号観測装置。
【請求項２】
前記ストローブ信号生成部がストローブ信号の位相を調整する位相調整部を持つことを特徴とする請求項１に記載の半導体内部信号観測装置。
【請求項３】
前記ストローブ信号生成部が位相の異なる複数の前記ストローブ信号を生成することを特徴とする請求項２に記載の半導体内部信号観測装置。
【請求項４】
前記情報収集部が複数の前記ストローブ信号のうちの少なくとも１本以上を使用してデバッグ情報を取得することを特徴とする請求項３記載の半導体内部信号観測装置。
【請求項５】
前記半導体装置が複数のデバッグ情報の位相情報を保持する位相情報保持部と、前記位相情報を外部へ送出する位相情報出力部を持ち、前記情報収集部が前記位相情報を元に複数の前記ストローブ信号を選択することを特徴とする請求項４記載の半導体内部信号観測装置。
【請求項６】
前記位相情報を元にデバッグ信号の位相を調整する位相調整回路部あるいは情報収集部を持つことを特徴とする請求項４または５記載の半導体内部信号観測装置。
【請求項７】
前記位相調整回路部あるいは前記情報収集部が半導体装置の動作電源電圧情報によって位相調整を行うことを特徴とする請求項５または６記載の半導体内部信号観測装置。
【請求項８】
前記位相調整回路部あるいは前記情報収集部が半導体装置の温度情報によって位相調整を行うことを特徴とする請求項５から７のいずれか１項記載の半導体内部信号観測装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の機能ブロックを有するシステムＬＳＩのデバッグに活用する半導体内部信号観測装置に関するものである。
【背景技術】
【０００２】
近年システムＬＳＩは大規模、複雑化が進み、そのシステムデバッグは加速度的に困難になってきている。システムＬＳＩは通常複数の機能ブロックを持っており、デバッグに当たってはそれぞれのブロック状態やブロック同士を接続する信号線の状態を観測する必要がある。従来これらの情報はＬＳＩの端子から出力している。従来のデバッグ方法として特許文献１が提案されている。この例によればシステムＬＳＩの内部信号はＬＳＩ端子を時分割して端子の本来機能入出力とデバッグ状態入出力を切り替えて使用している。
【特許文献１】特開平１１−１６１５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら前述のような構成では、内部信号を外部で取得するためのストローブ信号をシステムＬＳＩから出力する必要があり、システムＬＳＩ内部で内部信号とストローブ信号あるいは内部信号同士のタイミング調整をすることが必須となっており、半導体プロセス微細化や、動作速度向上にともなって、タイミング調整に要する工数と開発期間の増大や遅延調整バッファ追加による回路増大などが大きな課題となって顕在化してきている。
【０００４】
本発明は上記課題に鑑みて考案されたもので、システムＬＳＩでのタイミング調整を不要とする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記従来の課題を解決するために、本発明における半導体内部信号観測装置は、半導体装置の動作基準クロックを生成する基準クロック生成部と、前記基準クロックが接続され前記基準クロックを基準に動作する複数の機能ブロックと前記機能ブロック間を接続する信号線と、前記機能ブロックの動作状況や前記信号線の動作状況など半導体装置が動作する事によって生じる様々なデバッグ情報を外部へ送出する内部情報出力部とを持つ半導体装置と、前記デバッグ情報を取得する情報収集部とで構成されるシステムにおいて、前記情報収集部がデバッグ情報を取得する際のストローブ信号を前記基準クロックを元に生成するストローブ信号生成部を持つ。本構成によって半導体装置外で位相調整を行うことが可能となる。
【０００６】
さらに、前記ストローブ信号生成部がストローブ信号の位相を調整する位相調整部を持つ。本構成によって半導体装置内で位相調整を行う必要がなくなる。
【０００７】
さらに、前記ストローブ信号生成部が位相の異なる複数の前記ストローブ信号を生成する。本構成によってより詳細な位相調整を半導体装置外で行うことが可能となる。
【０００８】
さらに、前記情報収集部が複数の前記ストローブ信号のうちの少なくとも１本以上を使用してデバッグ情報を取得する。本構成によってより詳細な位相調整を半導体装置外で行うことが可能となる。
【０００９】
さらに、前記半導体装置が複数のデバッグ情報の位相情報を保持する位相情報保持部と、前記位相情報を外部へ送出する位相情報出力部を持ち、前記情報収集部が前記位相情報を元に複数の前記ストローブ信号を選択する。これにより正確にデバッグ情報を取得することが可能となる。
【００１０】
さらに、前記位相情報を元にデバッグ信号の位相を調整する位相調整回路部を持つ。本構成によってより正確にデバッグ情報を取得することが可能となる。
【００１１】
さらに、前記位相調整回路部が半導体装置の動作電源電圧情報によって位相調整を行う。本構成によって動作状態に応じた動的な位相調整も可能となる。
【００１２】
さらに、前記位相調整回路部が半導体装置の温度情報によって位相調整を行う。本構成によって動作環境に応じた動的な位相調整も可能となる。
【発明の効果】
【００１３】
本発明の半導体内部信号観測装置によれば、従来半導体装置の内部で行われていた位相調整を半導体装置の外部で行うことが可能となるので、半導体装置の開発工数、期間、費用を増大させることなく内部信号の監視を行うことが出来る。また、半導体装置外部での位相調整のため、位相調整機構自体の規模についての制限もなくなり、半導体装置内部で行う位相調整より正確な処理を行うことが出来るようになる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態における半導体内部信号観測装置を図面と共に説明する。
【００１５】
（実施の形態１）
図１は本発明の実施の形態１における半導体内部信号観測装置のブロック図である。図中、１０１は水晶発振器に代表される基準クロック生成部、１０２はＬＳＩに代表される半導体装置、１０３はＣＰＵやＡＶ処理部などに代表される半導体装置の構成要素、１０４はＰＬＬに代表される内部ＰＬＬ、１０５は内部の動作状態を外部へ出力する内部信号出力部、１０６は出力された情報を蓄積する情報収集部、１０７は情報収集の基準クロックを生成するストローブ信号生成部、１０８は半導体装置１０２とストローブ信号生成部１０７の元クロックとなる基準クロック、１０９はストローブ信号生成部１０７で生成され情報収集部へ渡されるストローブ信号、１１０は内部信号出力部１０５から情報収集部１０６に対して出力される１ビットあるいは複数ビットのデバッグ情報、１１１は基準クロック波形、１１２はストローブ信号波形Ａである。このように構成された半導体内部信号観測装置は、基準クロック１０１が基準クロック１０８を生成し、半導体装置１０２とストローブ信号１０７へ伝送する。半導体装置１０２内部の内部ＰＬＬ１０４は基準クロック１０８を元に機能ブロックの動作に最適な周波数のクロック信号を生成し、各機能ブロックへ分配する。各機能ブロック１０３は機能ブロック１０３内部の動作状況や、各機能ブロック１０３間のバス信号の状態などを内部信号出力部１０５へ伝送し、内部信号出力部１０５は動作状態やバス信号状態のすべて、あるいは一部をデバッグ情報１１０として半導体装置１０２の外部へ出力する。また、ストローブ信号生成部１０７は基準クロック１０８を元にデバッグ情報１１０の動作周波数にあわせた周波数のストローブ信号１０９を生成する。情報収集部１０６はデバッグ情報１１０をストローブ信号１０９を基準のクロックとしてラッチする。ここで、一例として基準クロック１０８を３０ＭＨｚとする。内部ＰＬＬ１０４は機能ブロック１０３の中のＣＰＵの動作周波数として必要な周波数として３０ＭＨｚの基準クロック１０８から３００ＭＨｚを生成し、ＣＰＵへ供給する。この場合、ＣＰＵから内部信号出力部へ伝送される動作状況信号も３００ＭＨｚのクロックに同期した信号となるため、この信号を情報収集部１０６が正確に取得するためには３００ＭＨｚのストローブ信号が必要になる。ここで、ストローブ信号生成部１０７は基準クロック１０８の３０ＭＨｚクロックから内部ＰＬＬ１０４と同様に３００ＭＨｚのストローブ信号を生成し情報収集部１０６へ伝送する。これにより情報収集部１０６では３００ＭＨｚのストローブ信号により３００ＭＨｚ同期したデバッグ情報を取得する。図２はデバッグ情報１１０とストローブ信号１０９の位相関係を示している。この例ではストローブ信号１０９の立ち上がりエッジでデバッグ情報１１０をラッチしている。なお、本実施の形態では基準クロックを３０ＭＨｚ、ＣＰＵ動作周波数を３００ＭＨｚと設定したが、双方ともに任意の周波数でもよいことは明白である。以上により、半導体装置内部のデバッグ情報を半導体装置内部で位相調整をすることなく半導体装置外部で取得することが可能となる。
【００１６】
（実施の形態２）
図３は本発明の実施の形態２における半導体内部信号観測装置のブロック図である。図中、３０１はストローブ信号生成部１０７で生成するストローブ信号１０９の位相を調整する位相調整部、３０２は位相調整部３０１によって位相調整されたストローブ信号１０９の波形を示すストローブ信号波形Ｂである。その他の構成要素は実施の形態１と同様である。このように構成された半導体内部信号観測装置は、機能ブロック１０３のＣＰＵからの動作状況を内部信号出力部１０５を通して半導体装置１０２外部へ出力する場合、半導体装置１０２内部での配線遅延やクロストークなどによって、デバッグ信号１１０は基準クロックに対し位相がずれた状態で出力されることがある。従来はこのずれを半導体装置１０２内部で補正していたが、本実施の形態では位相調整部３０１がずれに応じてストローブ信号１０９の位相調整を行い、調整後のストローブ信号１０９を情報収集部１０６に伝送する。情報収集部１０６では位相調整されたストローブ信号１０９を使用してデバッグ情報１１０を取得する。図４はデバッグ情報１１０とストローブ信号１０９の位相関係を示している。位相調整を行わない状態のストローブ信号の波形（位相調整０のストローブ信号波形）を使用してデバッグ信号をラッチするとホールド時間が不足するため正しく情報取得することが困難であるが、位相調整を行った状態のストローブ信号の波形（位相調整−１のストローブ信号波形）でラッチすれば十分なホールド時間が確保できる。なお、本実施の形態では位相調整の幅を５段階としているが特に制限は無いことは明白である。以上により半導体装置内の信号遅延等にかかわらず正確なデバッグ情報取得が可能となる。また、本実施例の説明にあたっては実施の形態１と同様の部分については省略した。
【００１７】
（実施の形態３）
図５は本発明の実施の形態３における半導体内部信号観測装置のブロック図である。図中、５０１は位相調整部３０１が出力する複数のストローブ信号である。その他の構成要素は実施の形態２と同様である。このように構成された半導体内部信号観測装置は、機能ブロック１０３のＣＰＵからの動作状況を内部信号出力部１０５を通して半導体装置１０２外部へ出力する場合、半導体装置１０２内部での配線遅延やクロストークなどによって、デバッグ情報のビット間に位相のずれが生じることがある。従来はこのずれを半導体装置１０２内部で補正していたが、本実施の形態では、位相調整部３０１によってそれぞれ位相の異なる複数のストローブ信号５０１が情報収集部１０６へ伝送され、情報収集部１０６は複数のストローブ信号５０１の中からデバッグ情報の位相ずれの状態に合わせて最適なストローブ信号を選択してデバッグ情報１１０の取得を行う。図６はデバッグ情報１１０とストローブ信号５０１の位相関係を示している。デバッグ情報１１０のビットごとの位相ずれが図６のデバッグ情報波形Ａ、Ｂ、Ｃに示すように３パターン存在した場合、それぞれに最適なストローブ信号は波形Ａに対しては位相調整−１のストローブ信号、波形Ｂに対しては位相調整＋１のストローブ信号、波形Ｃに対しては位相調整＋３のストローブ信号となり、これらのストローブ信号を使用することで十分なセットアップ、ホールド時間の確保が出来る。なお、本実施の形態ではデバッグ情報間の位相ずれを３パターンとしているがいくらでもかまわない。また、位相調整の幅を５段階としているが特に制限は無いことも明白である。以上により半導体装置内の信号遅延やデバッグ情報間の位相ずれの有無にかかわらず正確なデバッグ情報取得が可能となる。また、本実施例の説明にあたっては実施の形態１、２と同様の部分については省略した。
【００１８】
（実施の形態４）
図７は本発明の実施の形態４における半導体内部信号観測装置のブロック図である。図中、７０１はデバッグ情報１１０のビット間の位相ずれ等の位相情報を保持する位相情報保持部、７０２は位相情報保持部７０１に蓄積されている情報を半導体装置１０２外部に出力する位相情報出力部である。その他の構成は実施の形態３と同様である。このように構成された半導体内部信号観測装置は、デバッグ情報１１０のビット間に生じた位相のずれの値を保持している位相情報保持部７０１が位相情報出力部７０２を通して情報収集部１０６に位相のずれの値を伝送する。情報収集部１０６はその情報をもとにストローブ信号５０１の中から最適な信号を選択する。これによりストローブ信号選択の自動化が可能となる。また、情報収集部１０６は位相のずれの値を利用して、デバッグ情報１１０の位相ずれを補正した上でストローブ信号でラッチすることも可能となる。また、図８は位相情報出力部７０２の出力を情報収集部１０６ではなく、位相調整部３０１に接続している。この場合、位相情報のずれに合わせたストローブ信号の生成が可能となる。もちろん位相調整出力部７０２の出力を情報収集部１０６、位相調整部３０１双方に接続してもよい。また、本実施例の説明にあたっては実施の形態１、２、３と同様の部分については省略した。
【００１９】
（実施の形態５）
図９は本発明の実施の形態５における半導体内部信号観測装置のブロック図である。図中、９０１は半導体装置１０２の温度情報、９０２は半導体装置１０２の電圧情報である。その他の構成は実施の形態３、４と同様である。このように構成された半導体内部信号観測装置は、位相調整部３０１は温度情報９０１を取得し、たとえば温度があらかじめ設定された値より高かった場合はストローブ信号５０１の位相調整を遅延が多い方向へ補正する。また、位相調整部３０１は電圧情報９０２を取得し、たとえば電圧があらかじめ設定された値より高かった場合はストローブ信号５０１の位相調整を遅延が少ない方向へ補正する。
【００２０】
これにより半導体装置１０２の動作環境に応じた最適なストローブ信号５０１の生成が可能となりデバッグ情報１１０取得の正確性が向上する。また、図１０は温度情報９０１と電圧情報９０２を位相調整部３０１ではなく情報収集部１０６に接続している。この場合、情報収集部１０６で温度情報９０１、電圧情報９０２に応じたデバッグ情報の位相補正、ストローブ信号５０１の位相調整を行う。また、本実施の形態では温度情報９０１と電圧情報９０２の接続先を同一としているが、それぞれ別ブロックへ接続してもよい。また、温度情報９０１として半導体のジャンクション温度、周辺空気温度、プリント基板温度などが考えられる。また、電圧情報９０２としては半導体装置１０２に供給される電圧レベルや、半導体装置１０２から出力される電圧情報、プリント基板上の電源電圧情報などが考えられる。
【００２１】
（実施の形態６）
図１１は本発明の実施の形態６における半導体内部信号観測装置のブロック図である。図中１１０１は情報収集部１０６やストローブ信号生成部１０７を包含するロジックアナライザに代表される計測装置である。このように構成された半導体内部信号観測装置では、実施の形態１から５で記載した位相調整手順を計測装置１１０１内部で行う。これによりプリント基板等にストローブ信号生成部１０７などの回路を搭載する必要がなくなる。計測装置１１０１としてはロジックアナライザやオシロスコープなどの電気信号を取得する計測器全般が含まれる。
【産業上の利用可能性】
【００２２】
本発明にかかる半導体内部信号観測装置は、内部信号を無線で半導体外部へ出力する機構を有し、半導体が正しい動作を行っているかの検証手法として有用である。また性能改善システム調整等の用途にも応用できる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１における半導体内部信号観測装置を示すブロック図
【図２】本発明の実施の形態１における位相関係を示す波形パターン図
【図３】本発明の実施の形態２における半導体内部信号観測装置を示すブロック図
【図４】本発明の実施の形態２における位相関係を示す波形パターン図
【図５】本発明の実施の形態３における半導体内部信号観測装置を示すブロック図
【図６】本発明の実施の形態３における位相関係を示す波形パターン図
【図７】本発明の実施の形態４における半導体内部信号観測装置を示すブロック図
【図８】本発明の実施の形態４における半導体内部信号観測装置の別形態を示すブロック図
【図９】本発明の実施の形態５における半導体内部信号観測装置を示すブロック図
【図１０】本発明の実施の形態５における半導体内部信号観測装置の別形態を示すブロック図
【図１１】本発明の実施の形態６における半導体内部信号観測装置を示すブロック図
【符号の説明】
【００２４】
１０１    基準クロック生成部
１０２    半導体装置
１０３    機能ブロック
１０４    内部ＰＬＬ
１０５    内部信号出力部
１０６    情報収集部
１０７    ストローブ信号生成部
１０８    基準クロック
１０９    ストローブ信号
１１０    デバッグ情報
１１１    基準クロック波形
１１２    ストローブ信号波形Ａ
３０１    位相調整部
３０２    ストローブ信号波形Ｂ
５０１    ストローブ信号
７０１    位相情報保持部
７０２    位相情報出力部
９０１    温度情報
９０２    電圧情報
【図１】
2006337128.tif 000003
【図２】
2006337128.tif 000004
【図３】
2006337128.tif 000005
【図４】
2006337128.tif 000006
【図５】
2006337128.tif 000007
【図６】
2006337128.tif 000008
【図７】
2006337128.tif 000009
【図８】
2006337128.tif 000010
【図９】
2006337128.tif 000011
【図１０】
2006337128.tif 000012
【図１１】
2006337128.tif 000013