(57)【要約】【課題】抽選用乱数値を不規則なタイミングで生成することが可能で、不正行為を未然に防止することができる遊技台を提供する。【解決手段】乱数発生回路は、略一定の周期でカウントを行い、且つ、カウント値を出力可能な８ビットカウンタＩＣ３０１、３０２と、カウント値から複数の乱数値を生成可能な非反転バッファＩＣ３０３〜３０６と、ＣＰＵ２００から不等間隔に出力される／Ｍ１信号に基づいて複数の乱数値から抽選用乱数値を選択し、抽選用乱数値を取得可能とする４ビットカウンタＩＣ３０７、ＸＯＲゲート３０９、インバータＩＣ３０８、３１０と、を備えている。【選択図】図３
2006116082.tif 000002
【特許請求の範囲】
【請求項１】
複数の乱数値を生成可能な乱数発生部と、該乱数発生部から取得した抽選用乱数値を用いて抽選を行う制御部と、を含んでなる遊技台であって、
前記乱数発生部は、
略一定の周期でカウントを行い、且つ、カウント値を出力可能なカウント手段と、
前記カウント値から前記複数の乱数値を生成可能な乱数値生成手段と、
前記制御部から不等間隔で出力される制御信号に基づいて前記複数の乱数値から前記抽選用乱数値を選択し、該抽選用乱数値を取得可能とする乱数値選択手段と、を備えたことを特徴とする遊技台。
【請求項２】
請求項１において、
前記カウント手段は、前記カウント値を２進数のデータとして出力可能な複数の出力を備えたカウンタを１又は複数含み、
前記乱数値生成手段は、前記カウンタ毎に複数配設され、且つ、前記２進数のデータを入力可能な複数の入力を備えたバッファを含み、該バッファの入力と前記カウンタの出力は前記複数のバッファ間で異なるように接続され、
前記乱数値選択手段は、前記複数のバッファから特定のバッファを選択し、前記抽選用乱数値を取得可能に構成されていることを特徴とする遊技台。
【請求項３】
請求項２において、
前記カウント手段は、前記カウンタを複数含み、
前記バッファの入力には、少なくとも２つの前記カウンタの出力が接続されていることを特徴とする遊技台。
【請求項４】
請求項１において、
前記カウント手段は、前記カウント値を２進数のデータとして出力可能な複数の出力を備えたカウンタを含み、
前記乱数値生成手段は、前記カウンタの各出力毎に配設された複数のバッファを含んでなり、
前記乱数値選択手段は、前記複数のバッファの中から特定のバッファを選択し、前記抽選用乱数値を取得可能に構成されていることを特徴とする遊技台。
【請求項５】
請求項２乃至４のいずれかにおいて、
前記バッファは、導通状態とハイインピーダンス状態との切り替えが可能なスリーステートバッファであることを特徴とする遊技台。
【請求項６】
請求項５において、
前記バッファは、前記乱数値選択手段から出力されるセレクト信号によって前記導通状態及びハイインピーダンス状態の切り替えが行われ、且つ、前記導通状態とされた場合に前記抽選用乱数値を前記制御部に接続されたデータバスに出力可能とされていることを特徴とする遊技台。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記制御部は、ＣＰＵを含み、
前記制御信号は、前記ＣＰＵから出力されるＭ１信号であることを特徴とする遊技台。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記乱数発生部は、前記制御部から入力されるラッチ信号に基づいて前記カウント値を保持し、且つ、前記制御部から入力されるチップセレクト信号に基づいて前記抽選用乱数値を取得可能に構成されていることを特徴とする遊技台。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スロットマシンに代表される遊技台に関し、特に不正行為の防止に関するものである。
【背景技術】
【０００２】
近年、複数の乱数値を生成可能な乱数発生部と、該乱数発生部から取得した抽選用乱数値を用いて抽選を行う制御部と、を含んでなる遊技台が広く知られており、このような遊技台においては、例えば、スタートレバー操作時に乱数発生部から取得した抽選用乱数値を用いて入賞役の内部抽選の判定等を行っている。
【０００３】
ところが、乱数発生部には、所定範囲（例えば０〜６５５３７）の値を周期的にカウントすることで値を更新するカウンタＩＣが用いられているのが一般的である。そのため、低周波治療器等を改造し、腕に貼り付けた電気パットに電気刺激が出力される周期とスロットマシンの乱数の生成周期とを同期させ、電気刺激による腕の筋肉の動きを使用してスタートレバーを操作することで大当たりを連続させるような不法行為が発生するようになった。
【０００４】
このような問題を解決する一手段として、例えば、特許文献１には、カウンタ回路を多段とし、上位複数ビットと下位複数ビットに分けて、ビット配列を逆転させる技術が開示されている。
【０００５】
【特許文献１】特開２０００−２４２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来公知の遊技台では、図１４に示されるように、抽選用乱数値の当選する時刻を乱数の同期内で分散させることができるものの、抽選用乱数値が所定の周期毎に生成されるため、遊技者は大当たりの当選タイミング等を把握することが可能で、依然として不正行為が行われてしまう可能性を有していた。
【０００７】
本発明は、このような問題点を解決するためになされたものであって、抽選用乱数値を不規則なタイミングで生成することが可能で、不正行為を未然に防止することができる遊技台を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、複数の乱数値を生成可能な乱数発生部と、該乱数発生部から取得した抽選用乱数値を用いて抽選を行う制御部と、を含んでなる遊技台であって、前記乱数発生部は、略一定の周期でカウントを行い、且つ、カウント値を出力可能なカウント手段と、前記カウント値から前記複数の乱数値を生成可能な乱数値生成手段と、前記制御部から不等間隔で出力される制御信号に基づいて前記複数の乱数値から前記抽選用乱数値を選択し、該抽選用乱数値を取得可能とする乱数値選択手段と、を備えたことによって上記課題を解決したものである。
【０００９】
本発明によれば、略一定の周期でカウントを行うカウント手段を用いながらも、抽選用乱数値を不規則なタイミングで生成することが可能で、不正行為を未然に防止することができる。
【００１０】
なお、前記カウント手段は、前記カウント値を２進数のデータとして出力可能な複数の出力を備えたカウンタを１又は複数含み、前記乱数値生成手段は、前記カウンタ毎に複数配設され、且つ、前記２進数のデータを入力可能な複数の入力を備えたバッファを含み、該バッファの入力と前記カウンタの出力は前記複数のバッファ間で異なるように接続され、前記乱数値選択手段は、前記複数のバッファから特定のバッファを選択し、前記抽選用乱数値を取得可能に構成されていれば、簡易な回路構成でありながら、生成する抽選用乱数値を分散させることができ、不正行為の防止効果をより一層高めることが可能となる。
【００１１】
この場合、前記カウント手段は、前記カウンタを複数含み、前記バッファの入力には、少なくとも２つの前記カウンタの出力が接続されていれば、生成する抽選用乱数値をより一層分散させることができる。
【００１２】
又、前記カウント手段は、前記カウント値を２進数のデータとして出力可能な複数の出力を備えたカウンタを含み、前記乱数値生成手段は、前記カウンタの各出力毎に配設された複数のバッファを含んでなり、前記乱数値選択手段は、前記複数のバッファの中から特定のバッファを選択し、前記抽選用乱数値を取得可能に構成されていれば、簡易な回路構成でありながら、生成する抽選用乱数値を分散させることができ、不正行為の防止効果をより一層高めることが可能となる。
【００１３】
更に、前記バッファは、導通状態とハイインピーダンス状態との切り替えが可能なスリーステートバッファであれば、カウンタと複数のバッファを共通の信号ラインで接続することが可能となり、より一層、簡易な回路構成にすることが可能となる。
【００１４】
この場合、前記バッファは、前記乱数値選択手段から出力されるセレクト信号によって前記導通状態及びハイインピーダンス状態の切り替えが行われ、且つ、前記導通状態とされた場合に前記抽選用乱数値を前記制御部に接続されたデータバスに出力可能とされていれば、抽選用乱数値の選択及び取得を迅速に行うことが可能となる。
【００１５】
又、前記制御部は、ＣＰＵを含み、前記制御信号は、前記ＣＰＵから出力されるＭ１信号であれば、特別な制御信号を新たに生成する必要がない上に、抽選用乱数値の生成タイミングをより不規則にすることが可能となる。
【００１６】
更に、前記乱数発生部は、前記制御部から入力されるラッチ信号に基づいて前記カウント値を保持し、且つ、前記制御部から入力されるチップセレクト信号に基づいて前記抽選用乱数値を取得可能に構成されていれば、カウント値を保持するタイミングと、抽選用乱数値を取得するタイミングとの調整を容易に行うことが可能となる。従って、例えば、カウント値を保持した後、所定の時間をおいて抽選用乱数値を取得するようにすれば、抽選用乱数値が電気的に不安定な状態になることがなく、抽選用乱数値を確実に取得することが可能となる。
【発明の効果】
【００１７】
本発明に係る遊技台によれば、抽選用乱数値を不規則なタイミングで生成することが可能で、不正行為を未然に防止することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００１８】
以下、図面を用いて、本発明の実施例１〜３に係るスロットマシンについて詳細に説明する。
【実施例１】
【００１９】
図１に示されるように、本発明の実施例１に係るスロットマシン１００の中央内部には、外周面に複数種類の図柄が配置されたリールが３個（左リール１１０、中リール１１１、右リール１１２）収納され、スロットマシン１００の内部で回転できるように構成されている。本実施例１において、各図柄は帯状部材に等間隔で適当数（例えば２１図柄）印刷され、この帯状部材が所定の円形枠材に貼り付けられて各リール１１０乃至１１２が構成されている。リール１１０乃至１１２上の図柄は、遊技者から見ると、図柄表示窓１１３から縦方向に概ね３つ表示され、合計９つの図柄が見えるようになっている。そして、各リール１１０乃至１１２を回転させることにより、遊技者から見える図柄の組み合せが変動することとなる。なお、本実施例１では、３個のリールをスロットマシン１００の中央内部に備えているが、リールの数やリールの設置位置はこれに限定されるものではない。
【００２０】
また、各々のリール１１０乃至１１２の背面には、図柄表示窓１１３に表示される個々の図柄を照明するためのバックライト（図示省略）が配置されている。バックライトは、各々の図柄ごとに遮蔽されて個々の図柄を均等に照射できるようにすることが望ましい。なお、スロットマシン１００内部において各々のリール１１０乃至１１２の近傍には、投光部と受光部から成る光学式センサ（図示省略）が設けられており、この光学式センサの投光部と受光部の間を、リールに設けられた一定の長さの遮光片が通過するように構成されている。このセンサの検出結果に基づいてリール上の図柄の回転方向の位置を判断し、目的とする図柄が入賞ライン１１４上に表示されるようにリール１１０乃至１１２を停止させる。
【００２１】
入賞ライン表示ランプ１２０は、有効となる入賞ラインを示すランプである。有効となる入賞ラインは、スロットマシン１００に投入された遊技媒体（本実施例１ではメダルを想定する。）の数によって予め定まっている。５本の入賞ライン１１４のうち、例えば、メダルが１枚投入された場合、中段の水平入賞ラインが有効となり、メダルが２枚投入された場合、上段水平入賞ラインと下段水平入賞ラインが追加された３本が有効となり、メダルが３枚投入された場合、右下り入賞ラインと右上り入賞ラインが追加された５本が入賞ラインとして有効になる。なお、入賞ライン１１４の数については５本に限定されるものではない。
【００２２】
スタートランプ１２１は、リール１１０乃至１１２が回転することができる状態にあることを遊技者に知らせるランプである。再遊技ランプ１２２は、前回の遊技において入賞役の一つである再遊技に入賞した場合に、今回の遊技が再遊技可能であること（メダルの投入が不要）を遊技者に知らせるランプである。告知ランプ１２３は、後述する内部抽選において、特定の入賞役（具体的には、ビッグボーナスやレギュラーボーナス等のボーナス）に内部当選していることを遊技者に知らせるランプである。メダル投入ランプ１２４は、メダルの投入が可能であることを知らせるランプである。リールパネルランプ１２８は、演出用のランプである。メダル投入ボタン１３０、１３１は、スロットマシン１００に電子的に貯留されているメダルを所定の枚数分投入するためのボタンである。
【００２３】
本実施例１においては、メダル投入ボタン１３１が押下される毎に１枚ずつ最大３枚まで投入され、メダル投入ボタン１３０が押下されると３枚投入されるようになっている。メダル投入口１３４は、遊技を開始するに当たって遊技者がメダルを投入するための投入口である。すなわち、メダルの投入は、メダル投入ボタン１３０又は１３１により電子的に投入することもできるし、メダル投入口１３４から実際のメダルを投入することもできる。払出枚数表示器１２５は、何らかの入賞役に入賞した結果、遊技者に払出されるメダルの枚数を表示するための表示器である。
【００２４】
遊技回数表示器１２６は、ビッグボーナスゲーム中（ＢＢゲーム中）の遊技回数や所定の入賞役の入賞回数等を表示するための表示器である。貯留枚数表示器１２７は、スロットマシン１００に電子的に貯留されているメダルの枚数を表示するための表示器である。スタート操作ユニット１３５は、リール１１０乃至１１２の回転を開始させるためのユニットである。メダル投入口１３４に所望するメダル枚数を投入して、スタート操作ユニット１３５を操作すると、これを契機として入賞役の内部抽選やリール１１０乃至１１２の回転の開始が行われることとなる。
【００２５】
ストップボタンユニット１３６には、ストップボタン１３７乃至１３９が設けられている。ストップボタン１３７乃至１３９は、スタート操作ユニット１３５の操作によって回転を開始したリール１１０乃至１１２を個別に停止させるためのボタン型のスイッチである。なお、各ストップボタン１３７乃至１３９の内部に発光体を設けてもよく、ストップボタン１３７乃至１３９の操作が可能である場合、該発光体を点灯させて遊技者に知らせることもできる。
【００２６】
貯留／精算ボタン１３２は、スロットマシン１００に電子的に貯留されたメダルを精算し、メダル払出口１５５より受皿２１０に排出するための精算機能と、メダル投入口１３４に投入された４枚以降のメダルや入賞により獲得したメダルを最大５０枚まで電子的に貯留する貯留機能と、を切換えるためのボタンである。
【００２７】
ドアキー１４０は、スロットマシン１００の前面扉１０２のロックを解除するためのキーを挿入する孔である。メダル払出口１５５は、メダルを払出すための払出口である。メダル受皿２１０は、メダル払出口１５５から払出されたメダルを溜めるための器である。
【００２８】
なお、メダル受皿２１０は、本実施例１では発光可能な受皿を採用しており、以下受け皿ランプと呼ぶこともある。
【００２９】
音孔１６０は、スロットマシン１００内部に設けられているスピーカの音を外部に出力するための孔である。上部ランプ１５０、サイドランプ１５１、中央ランプ１５２、腰部ランプ１５３、下部ランプ１５４は、遊技を盛り上げるための装飾用のランプである。演出装置１７０は、各種の情報を表示する液晶表示装置を備える。
【００３０】
＜主制御部＞
次に、図２を用いて、スロットマシン１００の制御部の構成について詳細に説明する。
【００３１】
スロットマシン１００は、遊技の中枢部分を制御する主制御部と、主制御部より送信された信号に応じて各種機器を制御する副制御部（図示省略）と、から構成される。副制御部は例えば演出装置１７０の制御等、遊技に伴う演出に関する処理を行うものであるが、本実施例１においては乱数抽選に対する不正行為の防止に直接関与しないので説明を省略し、主制御部について説明する。
【００３２】
主制御部は、全体を制御するための演算処理装置であるＣＰＵ２００や、ＣＰＵ２００が各ＩＣや各回路と信号の送受信を行うためのデータバス及びアドレスバスを備え、その他、以下に述べる構成を有する。クロック回路２０２は、水晶発振器２０１から発振されたクロック信号を分周してＣＰＵ２００に供給する回路である。例えば、水晶発振器２０１の周波数が１２ＭＨｚの場合に、分周後のクロック信号は６ＭＨｚとなる。ＣＰＵ２００は、クロック回路２０２により分周されたクロック信号をシステムクロックとして受け入れて動作する。また、ＣＰＵ２００には、後述するセンサやスイッチの状態を常時監視するための監視周期やモータの駆動パルスの送信周期を設定するためのタイマ回路２０３がバスを介して接続されている。
【００３３】
タイマ回路２０３は、受信した分周用のデータを基に固定の割り込み時間を決定し、この割り込み時間ごとに、割り込み要求をＣＰＵ２００に送信する。ＣＰＵ２００は、この割り込み要求を契機に、各センサ等の監視や駆動パルスの送信を実行する。例えば、ＣＰＵ２００のシステムクロックを６ＭＨｚ、タイマ回路２０３の分周値を１／２５６、ＲＯＭ２０４の分周用のデータを４４に設定した場合、この割り込みの基準時間は、２５６×４４÷６ＭＨｚ＝１．８７７ｍｓとなり固定の周期となる。
【００３４】
また、ＣＰＵ２００には、各ＩＣを制御するためのプログラム、入賞役の内部抽選時に用いる抽選データ、リールの停止位置等を記憶しているＲＯＭ２０４や、一時的なデータを保存するためのＲＡＭ２０５が接続されている。これらのＲＯＭ２０４やＲＡＭ２０５については他の記憶手段を用いてもよい。
【００３５】
また、ＣＰＵ２００には、外部の信号を受信するための入力インタフェース２０６が接続され、上述した割り込み周期の割り込み時間毎に入力インタフェース２０６を介して、メダル受付センサ２０７、ストップボタンセンサ２０８、スタート操作検出センサ２０９等の状態を検出し、各センサを検知結果を監視する。
【００３６】
メダル受付センサ２０７は、メダル投入口１３４の内部の通路に２個設置されており、メダルの通過有無を検出する。スタート操作検出センサ２０９は、スタート操作ユニット１３５に設置されており、遊技者によるスタート操作を検出する。ストップボタンセンサ２０８は、各々のストップボタン１３７乃至１３９に設置されており、遊技者によるストップボタンの操作を検出する。
【００３７】
入力インタフェース２１９には、インデックスセンサ２１７が接続されている。インデックスセンサ２１７は、各リール１１０乃至１１２の取付台の所定位置に設置されており、リールに設けた遮光片がこのインデックスセンサ２１７を通過するたびにＨレベルになる。ＣＰＵ２００は、この信号を検出すると、リールが１回転したものと判断し、リールの回転位置情報をゼロにリセットする。
【００３８】
出力インタフェース２１８には、リールを駆動させるためのリールモータ駆動部２１３と、ホッパー（バケットにたまっているメダルをメダル払出口１５５から払出すための装置。図示省略）のモータを駆動するためのホッパモータ駆動部２１４と、遊技ランプ２１５（具体的には、入賞ライン表示ランプ１２０、スタートランプ１２１、再遊技ランプ１２２、告知ランプ１２３、メダル投入ランプ１２４等）と、７セグメント表示器２１６（払出枚数表示器１２５、遊技回数表示器１２６、貯留枚数表示器１２７等）が接続されている。ＣＰＵ２００のデータバスには、副制御部にコマンドを送信するための出力インタフェース２１０が接続されている。
【００３９】
また、ＣＰＵ２００には、乱数発生回路２２０がデータバスを介して接続されている。乱数発生回路２２０は複数の乱数値を生成するためのもので、この乱数発生回路２２０から取得された抽選用乱数値は入賞役の内部抽選等の乱数抽選に用いられる（詳細は後述）。
【００４０】
＜乱数発生回路＞
次に、図３を用いて、本実施例１に係る乱数発生回路２２０について詳細に説明する。なお、図３は、乱数発生回路２２０の回路構成を示した図である。
【００４１】
本実施例１に係る乱数発生回路２２０は、２つの８ビットカウンタＩＣ３０１、３０２と、４つの非反転バッファＩＣ３０３〜３０６と、１つの４ビットカウンタＩＣ３０７と、を有して構成されている。
【００４２】
８ビットカウンタＩＣ３０１、３０２は８ビットのバイナリーカウンタであり、例えば、ＨＤ７４ＨＣ５９０等を適用することができる。この８ビットカウンタＩＣ３０１、３０２は、入力として、ＣＬＫ入力と、／ＣＣＬＫＥＮ入力と、／ＣＣＬＲ入力と、ＲＣＬＫ入力と、／Ｇ入力を有していると共に、出力として、ＱＡ〜ＱＨ出力と、／ＲＣＯ出力を有している。なお、本実施例１では、８ビットカウンタＩＣ３０２の／ＲＣＯ出力は未接続になっている。
【００４３】
ＣＬＫ入力はカウントアップの基準となるクロック信号入力であり、本実施例１では、
水晶発振器２１１から発振される略一定周期のクロック信号が入力されている。
【００４４】
／ＣＣＬＫＥＮ入力は、カウントアップの許可／不許可を選択するイネーブル信号入力であり、８ビットカウンタＩＣ３０１、３０２は、この／ＣＣＬＫＥＮ入力への入力信号がローレベルの場合に、ＣＬＫ入力に入力されるクロック信号の立ち上がりエッジに同期して０〜６５５３５までのカウントアップを行う。なお、本実施例１では、８ビットカウンタＩＣ３０１の／ＣＣＬＫＥＮ入力はグランド（０Ｖ）に接続され、８ビットカウンタＩＣ３０１は、クロック信号の立ち上がりエッジに同期して常にカウントアップを行うようになっている。
【００４５】
一方、８ビットカウンタＩＣ３０２の／ＣＣＬＫＥＮ入力には８ビットカウンタＩＣ３０１の／ＲＣＯ出力が接続されており、８ビットカウンタＩＣ３０２は、８ビットカウンタＩＣ３０１の／ＲＣＯ出力からの出力信号がローレベルになった時（８ビットカウンタＩＣ３０１のカウント値が上限に達した時）に１つカウントアップされる。即ち、カウンタＩＣ３０１、３０２は２つで１６ビットのバイナリーカウンタを構成しており、カウンタＩＣ３０１が下位８ビットのバイナリーカウンタ、カウンタＩＣ３０２が上位８ビットのバイナリーカウンタとなっている。なお、本実施例１では、カウンタＩＣ３０１のＱＡ出力がＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）、カウンタＩＣ３０２のＱＨ出力がＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）となっている。
【００４６】
／ＣＣＬＲ入力はカウンタのリセット入力であり、ローレベルの信号を入力することによって８ビットカウンタＩＣ３０１、３０２のリセットを行うことができる。本実施例１では、／ＣＣＬＲ入力は電源（Ｖｃｃ）に接続され、／ＣＣＬＲ入力にはハイレベルの信号が入力されており、８ビットカウンタＩＣ３０１、３０２は、電源投入後、カウント値がリセットされることなく常にカウントアップを行うようになっている。
【００４７】
／Ｇ入力は、スリーステート出力回路のイネーブル信号入力であり、／Ｇ入力にローレベルの信号が入力されるとＱＡ〜ＱＨ出力への出力が許可状態となり、ＲＣＬＫ入力に入力される信号の立ち上がりエッジに同期して、ＱＡ〜ＱＨ出力にカウント値の２進数のデータ（バイナリーデータ）が出力される。本実施例１では、８ビットカウンタＩＣ３０１の／Ｇ入力はＣＰＵ２００のチップセレクト出力ＣＳ０に、８ビットカウンタＩＣ３０２の／Ｇ入力はＣＰＵ２００のチップセレクト出力ＣＳ１にそれぞれ接続されており、ＣＰＵ２００は、アドレスデコード回路２１２を介してチップセレクト信号を出力することによって８ビットカウンタＩＣ３０１及びＩＣ３０２の選択（下位８ビット及び上位８ビットの選択）が可能となっている。又、８ビットカウンタＩＣ３０１、３０２のＲＣＫ入力はＣＰＵ２００のラッチクロック出力ＲＣＫに接続されており、ＣＰＵ２００よりアドレスデコード回路２１２を介してラッチ信号が入力されると、そのときのカウント値が保持され、８ビットカウンタＩＣ３０１、３０２のＱＡ〜ＱＨ出力に出力される。
【００４８】
８ビットカウンタＩＣ３０１のＱＡ〜ＱＨ出力は、非反転バッファＩＣ３０３のＡ１〜Ａ８入力に、この順序で接続されていると共に、ビット並びが入れ替えられて非反転バッファＩＣ３０４のＡ１〜Ａ８入力にも接続されている。このように、本実施例１では、非反転バッファＩＣ３０３、３０４のＡ１〜Ａ８入力と８ビットカウンタＩＣ３０１のＱＡ〜ＱＨ出力は、２つの非反転バッファＩＣ３０３、３０４間で異なるように接続されている。なお、ビット並びの入れ替えは図３に示した回路構成の例に限定されるものではない。
【００４９】
同様にして、８ビットカウンタＩＣ３０２のＱＡ〜ＱＨ出力は非反転バッファＩＣ３０５のＡ１〜Ａ８入力に、この順序で接続されていると共に、ビット並びが入れ替えられて非反転バッファＩＣ３０６のＡ１〜Ａ８入力にも接続されている。即ち、非反転バッファＩＣ３０５、３０６のＡ１〜Ａ８入力と８ビットカウンタＩＣ３０２のＱＡ〜ＱＨ出力は、２つの非反転バッファＩＣ３０５、３０６間で異なるように接続されている。
【００５０】
４つの非反転バッファＩＣ３０３〜３０６は、スリーステートの非反転バッファであり、例えば、ＨＤ７４ＨＣ５４１等を適用することができる。この非反転バッファＩＣ３０３〜３０６は、Ａ１〜Ａ８入力と、Ｙ１〜Ｙ８出力と、スリーステートのコントロール入力である／Ｇ１入力及び／Ｇ２入力と、を有して構成されている。
【００５１】
非反転バッファＩＣ３０３〜３０６は、／Ｇ１入力及び／Ｇ２入力のいずれかにハイレベルの信号が入力された場合にハイインピーダンス（Ｈｉ−Ｚ）状態となる一方で、／Ｇ１入力及び／Ｇ２入力の双方にローレベルの信号が入力された場合に導通状態となり、Ａ１〜Ａ８入力に入力される信号をＹ１〜Ｙ８出力から出力可能となっている。なお、本実施例１では、非反転バッファＩＣ３０３、３０４の／Ｇ２入力は、ＣＰＵ２００のチップセレクト出力ＣＳ０に、又、非反転バッファＩＣ３０５、３０６の／Ｇ２入力は、ＣＰＵ２００のチップセレクト出力ＣＳ１にそれぞれ接続されており、ＣＰＵ２００は、チップセレクト信号を出力することによって非反転バッファＩＣ３０３及び３０４と、非反転バッファＩＣ３０５及び３０６の選択が可能となっている。又、非反転バッファＩＣ３０３〜３０６の／Ｇ１信号は、後述する４ビットカウンタＩＣ３０７の出力先に接続されている。
【００５２】
４ビットカウンタＩＣ３０７は、４ビットのバイナリーカウンタであり、例えば、ＨＤ７４ＨＣ３９３等を適用することができる。この４ビットカウンタＩＣ３０７は、入力として、／ＣＫ入力と、ＣＬＲ入力を有していると共に、出力として、ＱＡ〜ＱＤ出力を有して構成されている。なお、本実施例１では、カウンタＩＣ３０７のＱＣ出力及びＱＤ出力は未接続になっている。
【００５３】
／ＣＫ入力はカウントアップの基準となるクロック信号入力であり、本実施例１では、
ＣＰＵ２００から出力される／Ｍ１信号が入力されており、４ビットカウンタＩＣ３０７のＱＡ〜ＱＤ出力からは、／ＣＫ入力に入力される／Ｍ１信号の立ち上がりエッジに同期して、カウント値の２進数のデータが出力される。
【００５４】
ここで、図４を用いて、４ビットカウンタＩＣ３０７のカウントアップのトリガーとなる／Ｍ１信号について説明する。ＣＰＵ２００から出力される／Ｍ１信号は、ＲＯＭ２０４に記憶されたオペコードをＣＰＵ２００内部の命令解析用レジスタ（インストラクションレジスタ）にフェッチする（読み込む）ための信号であり、フェッチサイクルにおけるクロックＴ１の立ち上がりエッジとほぼ同時に立ち下がり、クロックＴ３の立ち上がりエッジとほぼ同時に立ち上がる信号である。／Ｍ１信号は、ＣＰＵ２００による各命令の実行時に必ず１回以上出力される。例えば、ＣＰＵ２００が第１オペコードのみの命令（例えばＮＯＰ（Ｎｏ  Ｏｐｅｒａｔｉｏｎ）命令）を実行する場合には、その命令の実行時に／Ｍ１信号は１回出力されるだけであるが、第２オペコードまで有する命令（例えば、ＡＤＤ（和算）命令）を実行する場合には、その命令の実行時に、／Ｍ１信号は２回出力される。加えて、１つの命令を構成するマシンサイクル数は、命令によって異なっている。このため／Ｍ１信号は、ＣＰＵ２００による命令の実行時に必ず出力されるが、その出力間隔は一定ではなく、ＣＰＵ２００により実行される命令に応じて（スロットマシン１００の状態に応じて）出力間隔が不規則に変化する信号である。
【００５５】
図３に戻って、ＣＬＲ入力はカウンタのリセット入力であり、ハイレベルの信号を入力することによって４ビットカウンタＩＣ３０７のリセットを行うことができる。本実施例１では、ＣＬＲ入力はグランド（０Ｖ）に接続され、ＣＬＲ入力にはローレベルの信号が入力されており、４ビットカウンタＩＣ３０７は、電源投入後、カウント値がリセットされることなく常にカウントアップを行うようになっている。
【００５６】
ＱＡ出力は、非反転バッファＩＣ３０３の／Ｇ１入力に接続されていると共に、インバータＩＣ３０８を介して非反転バッファＩＣ３０４の／Ｇ１入力に接続されており、ＱＡ出力からの出力信号は、非反転バッファＩＣ３０３及びＩＣ３０４のいずれか一方を選択するセレクト信号として機能する。
【００５７】
又、ＱＡ出力及びＱＢ出力は、ＸＯＲ（排他的論理和）ゲート３０９の入力に接続されている。このＸＯＲゲート３０９の出力は、非反転バッファＩＣ３０５の／Ｇ１入力に接続されていると共に、インバータＩＣ３１０を介して非反転バッファＩＣ３０６の／Ｇ１入力に接続されており、ＸＯＲゲート３０９からの出力信号は、非反転バッファＩＣ３０５及びＩＣ３０６のいずれか一方を選択するセレクト信号として機能する。
【００５８】
図５は、４ビットカウンタＩＣ３０７のＱＡ出力及びＱＢ出力の状態と、ＱＡ出力及びＱＢ出力に基づいて選択される（／Ｇ１入力にローレベルの信号が入力される）非反転バッファＩＣ３０３〜３０６の組合せを示した真理値表である。
【００５９】
本実施例１に係る乱数発生回路２２０では、図５に示されるように、／Ｍ１信号に基づくＱＡ出力及びＱＢ出力の組み合わせによって、非反転バッファＩＣ３０３及び３０４のいずれか一方と、非反転バッファＩＣ３０５及び３０６のいずれか一方が選択され、乱数値の下位８ビット及び上位８ビットが確定する。ＣＰＵ２００は、チップセレクト信号を制御することによって乱数値の下位８ビットと上位８ビットをそれぞれ取得する。この結果、ＣＰＵ２００によって取得される乱数値のパターンは、図６（ａ）〜（ｄ）に示されるような４つのパターンとなり、この４つのパターンは、４ビットカウンタＩＣ３０７の／ＣＫ入力に入力される／Ｍ１信号に基づいて不規則な周期で選択される。
【００６０】
＜遊技実行処理＞
次に、図７を用いて、主制御部の遊技実行処理について説明する。なお、図７は、主制御部の遊技実行処理の流れを示すフローチャートである。
【００６１】
遊技の基本的制御は、ＣＰＵ２００が中心になって行い、電源遮断等を検知しないかぎり、同図の遊技処理を実行する。以下、この遊技処理について説明する。
【００６２】
電源投入が行われ各種の初期化処理が実行された後、ステップＳ１０１では、メダル受付に関する処理を行う。ここでは、メダルの投入の有無をチェックし、投入されたメダルの枚数に応じて入賞ライン表示ランプ１２０を点灯させる。なお、前回の遊技で再遊技に入賞した場合はメダルの投入が不要である。
【００６３】
ステップＳ１０２では、遊技のスタート操作受付に関する処理を行う。ここでは、スタート操作ユニット１３５が操作されたか否かのチェックを行い、スタート操作されたと判断した場合は、投入されたメダル枚数を確定し、有効な入賞ライン１１４を確定する。又、スタート操作ユニット１３５の操作を契機としてＣＰＵ２００のラッチクロック出力ＲＣＫからラッチ信号を発生させ、乱数発生回路２２０において常時更新されているカウント値を保持する。この結果、カウント値に基づいて生成される複数（本実施例１では４つ）の乱数値が保持される。なお、本実施例１では、スタート操作ユニット１３５の操作を契機として乱数値を保持するようにしたが、本発明はこれに限定されるものではなく、例えば、各ストップボタン１３７乃至１３９が押されたことを契機として乱数値を保持するようにしてもよい。
【００６４】
ステップＳ１０３では、乱数発生回路２２０から取得した抽選用乱数値に基づいて図柄抽選処理を行う（詳細は後述）。
【００６５】
ステップＳ１０４では、全リール１１０乃至１１２の回転を開始させる。このとき、ステップＳ１０３による図柄引き込みの抽選結果等に基づき、ＲＯＭ２０４に格納されたリール停止制御テーブル用選択テーブルを参照し、いずれか一つのリール停止制御テーブルを選択する。
【００６６】
ステップＳ１０５では、ストップボタン１３７乃至１３９の受け付けが可能になり、いずれかのストップボタンが押されると、押されたストップボタンに対応するリール１１０乃至１１２の何れかを、ステップＳ１０４で選択したリール停止制御テーブルに基づいて停止させる。
【００６７】
ステップＳ１０６では、入賞判定を行う。ここでは、有効化された入賞ライン１１４上に、内部当選した入賞役又はフラグ持越し中の入賞役に対応する図柄組合せが表示された場合にその入賞役に入賞したと判定する。
【００６８】
ステップＳ１０７では、払い出しのある何らかの入賞役に入賞していれば、その入賞役に対応する枚数のメダルを払い出す。
【００６９】
以上により１ゲームが終了し、以降これを繰り返すことにより遊技が進行することとなる。
【００７０】
＜図柄抽選処理＞
次に、図８を用いて、上述の遊技実行処理における図柄抽選処理（ステップＳ１０３）について説明する。なお、図８は、遊技実行処理における図柄抽選処理の流れを示すフローチャートである。
【００７１】
ステップＳ２０１では、現在の遊技状態（例えば、一般遊技や役物遊技など）を取得する。
【００７２】
ステップＳ２０２では、図柄抽選に使用する図柄抽選データインデックスの先頭アドレスを設定する。
【００７３】
ステップＳ２０３では、遊技状態に応じて、抽選データインデックスを設定する。そして、この抽選データインデックスを参照して抽選個数と、遊技状態別の抽選データオフセットを設定した後、これらの設定値と抽選データインデックスから抽選に使用する抽選データの先頭アドレスを設定する。
【００７４】
ステップＳ２０４では、ＣＰＵ２００のチップセレクト出力ＣＳ０、ＣＳ１からチップセレクト信号を発生させ、遊技実行処理のステップＳ１０２で保持された複数の乱数値から抽選用乱数値を取得する。例えば、乱数値が上記図６に示されるような４つのパターンで変化する場合、図６中の矢印１で示されるタイミングでは、ＱＡ出力＝ＱＢ出力＝Ｌｏｗの場合には１０２２が、ＱＡ出力＝Ｈｉ、ＱＢ出力＝Ｌｏｗの場合には２４７６７が、ＱＡ出力＝Ｌｏｗ、ＱＢ出力＝Ｈｉの場合には２４８３０が、ＱＡ出力＝ＱＢ出力＝ＨｉＬｏｗの場合には９５９が、それぞれ抽選用乱数値としてＣＰＵ２００によって取得される。同様にして、図６中の矢印２で示されるタイミングでは、２６６２３、６３７４３、６３７４３、２６６２３の４つの数値から、又、図６中の矢印３で示されるタイミングでは、６５５３３、６５５３１、６５５３３、６５５３１の４つの数値から、／Ｍ１信号に基づくＱＡ出力及びＱＢ出力の状態に応じて、それぞれ１つの抽選用乱数値が取得される（図６（ｅ）参照）。
【００７５】
ステップＳ２０５では、ステップＳ２０４で取得した抽選用乱数値と、ＲＯＭ２０４に格納されている入賞役抽選テーブル等を用いて入賞役の乱数抽選処理を行う。また、スロットマシン１００の演出態様を選択する演出抽選も行い、選択された演出を実行する。さらに、ステップＳ２０４で取得した抽選用乱数値に基づいて、リール停止制御テーブルを選択するときの図柄引き込みの抽選や、権利数等を定めるときのモード移行抽選を行う。
【００７６】
ステップＳ２０６では、乱数抽選の結果により図柄抽選結果コードを設定して、処理を終了する。
【００７７】
本実施例１に係るスロットマシン１００によれば、乱数発生回路２２０（乱数発生部）は、略一定の周期でカウントを行い、且つ、カウント値を出力可能な８ビットカウンタＩＣ３０１、３０２（カウント手段）と、カウント値から複数の乱数値を生成可能な非反転バッファＩＣ３０３〜３０６（乱数値生成手段）と、ＣＰＵ２００（制御部）から不等間隔に出力される／Ｍ１信号（制御信号）に基づいて複数の乱数値から抽選用乱数値を選択し、抽選用乱数値を取得可能とする４ビットカウンタＩＣ３０７、ＸＯＲゲート３０９、インバータＩＣ３０８、３１０（乱数値選択手段）と、を備えているため、抽選用乱数値を不規則なタイミングで生成することが可能で、不正行為を未然に防止することができる。
【００７８】
特に、本実施例１に係るスロットマシン１００のカウント手段は、カウント値を２進数のデータとして出力可能な複数のＱＡ〜ＱＨ出力を備えた８ビットカウンタＩＣ３０１（３０２）を含み、乱数値生成手段は、８ビットカウンタＩＣ３０１（３０２）毎に複数配設され、且つ、２進数のデータを入力可能な複数のＡ１〜Ａ７入力を備えた非反転バッファＩＣ３０３及び３０４（３０５及び３０６）を含み、非反転バッファＩＣ３０３及び３０４（３０５及び３０６）のＡ１〜Ａ７入力と８ビットカウンタＩＣ３０１（３０２）のＱＡ〜ＱＨ出力は複数の非反転バッファＩＣ３０３及び３０４（３０５及び３０６）間で異なるように接続され、乱数値選択手段は、複数の非反転バッファＩＣ３０３及び３０４（３０５及び３０６）から特定のバッファを選択し、抽選用乱数値を取得可能に構成されているため、簡易な回路構成でありながら、生成する抽選用乱数値を分散させることができ、不正行為の防止効果をより一層高めることができる。
【００７９】
又、非反転バッファＩＣ３０３〜３０６は、導通状態とハイインピーダンス状態との切り替えが可能なスリーステートバッファであるため、８ビットカウンタＩＣ３０１（３０２）と複数の非反転バッファＩＣ３０３及び３０４（３０５及び３０６）を共通の信号ラインで接続することが可能となり、より一層、簡易な回路構成にすることができる。
【００８０】
更に、非反転バッファＩＣ３０３〜３０６は、乱数値選択手段から出力されるセレクト信号によって導通状態及びハイインピーダンス状態の切り替えが行われ、且つ、導通状態とされた場合に抽選用乱数値を制御部に接続されたデータバスに出力可能とされているため、制御部によって抽選用乱数値の取得を迅速に行うことが可能となる。
【００８１】
更に又、制御部は、ＣＰＵ２００を含み、制御信号は、ＣＰＵ２００から出力される／Ｍ１信号であるため、特別な制御信号を新たに生成する必要がない上に、抽選用乱数値の生成タイミングをより不規則にすることができる。なお、本実施例１では、制御部から不等間隔に出力される制御信号として／Ｍ１信号を用いたが、本発明はこれに限定されるものではなく、例えば、制御信号として、ＣＰＵ２００から出力されるメモリ・リクエスト信号、ＩＯリクエスト信号、リード信号、ライト信号、リフレッシュ信号、ウェイト信号、バス・リクエスト信号、バス・アクノリッジ信号、少なくとも一本のアドレスバス信号、少なくとも一本のデータバス信号等を用いてもよい。
【００８２】
又、乱数発生回路２２０は、ＣＰＵ２００から入力されるラッチ信号に基づいてカウント値を保持し、且つ、ＣＰＵ２００から入力されるチップセレクト信号に基づいて抽選用乱数値を取得可能に構成されているため、カウント値を保持するタイミングと、抽選用乱数値を取得するタイミングとの調整を容易に行うことができる。なお、上述の通り、本実施例１では、スタート操作ユニット１３５の操作を契機としてカウント値及び複数の乱数値を保持した後、図柄抽選処理において抽選用乱数値を取得しているため、抽選用乱数値が電気的に不安定な状態になることがなく、抽選用乱数値を確実に取得することができる。
【実施例２】
【００８３】
次に、図９〜図１１を用いて、本発明の実施例２に係るスロットマシンについて説明する。
【００８４】
本実施例２に係るスロットマシンは、上記実施例１に係るスロットマシン１００における乱数発生回路２２０の回路構成を変更したものである。なお、乱数発生回路以外の構成は上記実施例１に係るスロットマシンと同様であるため、他の説明は省略する。
【００８５】
図９に示されるように、本実施例２に係る乱数発生回路は、２つの８ビットカウンタＩＣ４０１、４０２と、８つの非反転バッファＩＣ４０３〜４１０と、１つの４ビットカウンタＩＣ４１１と、１つの３ｔｏ８ラインレコーダＩＣ４１２と、を有して構成されている。なお、８ビットカウンタＩＣ４０１、４０２、非反転バッファＩＣ４０３〜４１０、及び４ビットカウンタＩＣ４１１については上記実施例１と同様のＩＣであるため、その説明は省略する。
【００８６】
３ｔｏ８ラインレコーダＩＣ４１２は、３つのセレクト入力Ａ、Ｂ、Ｃと、３つのイネーブル入力Ｇ１、／Ｇ２Ａ、／Ｇ２Ｂの入力条件に従って、８つの出力ライン／Ｙ０〜／Ｙ７の１つをデコードするＩＣであり、例えば、７４ＨＣ１３８等を採用することができる。
【００８７】
本実施例２に係る乱数発生回路では、８ビットカウンタＩＣ４０１のＱＡ〜ＱＨ出力は、非反転バッファＩＣ４０３のＡ１〜Ａ８入力に、この順序で接続されていると共に、ＱＡ〜ＱＨ出力の中から選択された４本の出力が、非反転バッファＩＣ４０５〜４１０にそれぞれ接続されている。又、８ビットカウンタＩＣ４０２のＱＡ〜ＱＨ出力は、非反転バッファＩＣ４０４のＡ１〜Ａ８入力に、この順序で接続されていると共に、ＱＡ〜ＱＨ出力の中から選択された４本の出力が、非反転バッファＩＣ４０５〜４１０にそれぞれ接続されている。
【００８８】
又、４ビットカウンタＩＣ４１１のＱＡ出力及びＱＢ出力が、それぞれ３ｔｏ８ラインレコーダＩＣ４１２のセレクト入力Ａ、Ｂに接続されていると共に、３ｔｏ８ラインレコーダＩＣ４１２の４本の出力ライン／Ｙ０〜／Ｙ３がそれぞれ非反転バッファＩＣ４０３〜４１０の／Ｇ１入力に接続されている。
【００８９】
本実施例２に係る乱数発生回路では、図１０に示されるように、／Ｍ１信号に基づくＱＡ出力及びＱＢ出力の組み合わせによって、非反転バッファＩＣ４０３〜４１０の中から２つが選択され、抽選用乱数値の下位８ビット及び上位８ビットが確定する。ＣＰＵ２００は、チップセレクト信号を制御することによって乱抽選用数値の下位８ビットと上位８ビットをそれぞれ取得する。この結果、ＣＰＵ２００によって取得される乱数値のパターンは、図１１（ａ）〜（ｄ）に示されるような４つのパターンとなり、この４つのパターンは、４ビットカウンタＩＣ４１１の／ＣＫ入力に入力される／Ｍ１信号に基づいて不規則な周期で選択される。
【００９０】
例えば、乱数値が図１１に示されるような４つのパターンで変化する場合、図１１中の矢印１で示されるタイミングでは、ＱＡ出力＝ＱＢ出力＝Ｌｏｗの場合には２０００が、ＱＡ出力＝Ｈｉ、ＱＢ出力＝Ｌｏｗの場合には２１６４２が、ＱＡ出力＝Ｌｏｗ、ＱＢ出力＝Ｈｉの場合には４４０６９が、ＱＡ出力＝ＱＢ出力＝Ｈｉの場合には２８８２４が、それぞれ抽選用乱数値としてＣＰＵ２００によって取得される。同様にして、図１１中の矢印２のタイミングでは、３０００１、５０４２０、５３０５７、２３６８９の４つの数値から、又、図１１中の矢印３のタイミングでは、６５５３３、５７３４３、６５４０８、３２７６７の４つの数値から、／Ｍ１信号に基づくＱＡ出力及びＱＢ出力の状態に応じて、それぞれ１つの抽選用乱数値が取得される（図１１（ｅ）参照）。
【００９１】
本実施例２に係るスロットマシンによれば、カウント手段は、８ビットカウンタＩＣを複数（本実施例２では２つ）含み、非反転バッファＩＣ４０５〜４１０の入力には、複数の８ビットカウンタＩＣ４０１及び４０２カウンタの出力が結線されているため、生成する乱数値をより一層分散させることができる。
【実施例３】
【００９２】
次に、図１２及び図１３を用いて、本発明の実施例３に係るスロットマシンについて説明する。
【００９３】
本実施例３に係るスロットマシンは、上記実施例１に係るスロットマシン１００における乱数発生回路２２０の回路構成を変更したものである。なお、乱数発生回路以外の構成は上記実施例１に係るスロットマシンと同様であるため、他の説明は省略する。
【００９４】
図１２に示されるように、本実施例３に係る乱数発生回路は、２つの４ビットカウンタＩＣ５０１、５０２と、１つのフリップフロップＩＣ５０３と、１つの３ｔｏ８ラインレコーダＩＣ５０４と、１６個の非反転バッファ５０５〜５２０と、１つの非反転バッファＩＣ５２１を有して構成されている。なお、４ビットカウンタＩＣ５０１及び５０２、３ｔｏ８ラインレコーダＩＣ５０４については上記実施例１乃至２と同様のＩＣであるため、その説明は省略する。又、説明の都合上、ＣＰＵ２００のデータバスに出力される信号を４ビットとしたが、実際には上記実施例１及び２と同様に８ビットの信号を生成可能であることは言うまでもない。
【００９５】
フリップフロップＩＣ５０３は、Ｄ１〜Ｄ８入力と、Ｑ１〜Ｑ８出力を有し、ＣＬＫ入力の立ち上がりエッジに同期して、Ｄ１〜Ｄ８入力に入力される信号をＱ１〜Ｑ８出力から出力するように構成されており、例えば、７４ＨＣ２７３等を採用することができる。なお、非反転バッファ５０５〜５２０は、スリーステートの非反転バッファである。
【００９６】
本実施例３に係る乱数発生回路では、４ビットカウンタＩＣ５０１のＱＡ出力〜ＱＤ出力が、フリップフロップＩＣ５０３を介して、非反転バッファ５０５〜５２０の中の４つの非反転バッファにそれぞれ接続されていると共に、非反転バッファＩＣ５２１のＡ１入力〜Ａ４入力が、非反転バッファ５０５〜５２０の中の４つの非反転バッファにそれぞれ接続されている。即ち、４ビットカウンタＩＣ５０１のＱＡ出力〜ＱＤ出力と非反転バッファＩＣ５２１のＡ１入力〜Ａ４入力は、非反転バッファ５０５〜５２０を介してマトリクス状に組み合わされて接続されている。
【００９７】
又、４ビットカウンタＩＣ５０２のＱＡ出力〜ＱＣ出力は、３ｔｏ８ラインレコーダＩＣ５０４を介して各非反転バッファ５０５〜５２０にスリーステートのコントロール信号として接続されている。
【００９８】
本実施例３に係る乱数発生回路では、４ビットカウンタＩＣ５０２のＱＡ出力〜ＱＣ出力の状態に基づいて、各非反転バッファ５０５〜５２０の導通状態とハイインピーダンス状態との切り替えを行い、フリップフロップＩＣ５０３のＱ１出力〜Ｑ４出力（４ビットカウンタＩＣ５０１のＱＡ出力〜ＱＤ出力）と、非反転バッファＩＣ５０６のＡ１入力〜Ａ４入力とのスイッチングを行うようになっている。この乱数発生回路では、図１３に示されるように、／Ｍ１信号に基づくＱＡ出力〜ＱＣ出力の組み合わせによって、非反転バッファ５０５〜５２０の中から、非反転バッファＩＣ５２１の各入力毎に１つの非反転バッファが選択され、ＣＰＵ２００のデータバスに抽選用乱数値が出力されるようになっている。
【００９９】
本実施例３に係るスロットマシンによれば、カウント手段は、カウント値を２進数のデータとして出力可能な複数のＱＡ出力〜ＱＤ出力を備えた４ビットカウンタＩＣ５０１を含み、乱数値生成手段は、４ビットカウンタＩＣ５０１の各出力ＱＡ出力〜ＱＤ出力毎に配設された複数の非反転バッファ５０５〜５２０を含んでなり、乱数データ選択手段は、複数の非反転バッファ５０５〜５２０の中から特定のバッファを選択し、抽選用乱数値を取得可能に構成されているため、簡易な回路構成でありながら、生成する抽選用乱数値を分散させることができ、不正行為の防止効果をより一層高めることができる。
【０１００】
なお、本発明に係るスロットマシンは、上記実施例１〜３に係るスロットマシンの構造等に限定されるものではない。従って、例えば、上記実施例１〜３においては、メダル（コイン）を遊技媒体としたスロットマシンの例を示したが、本発明はこれに限定されるものではなく、例えば、遊技球（例えば、パチンコ玉）を遊技媒体としたスロットマシン（いわゆるパチロット）等にも適用可能である。
【０１０１】
又、非反転バッファ（ＩＣ）は、スリーステートバッファ（ＩＣ）に限定されるものではない。
【産業上の利用可能性】
【０１０２】
本発明は、スロットマシン等に代表される遊技台に適用することができる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施例１に係るスロットマシンの外観正面図
【図２】同スロットマシンにおける主制御部の回路ブロック図
【図３】同スロットマシンにおける乱数発生回路の回路構成例を示す図
【図４】同スロットマシンの制御部における各種制御信号のタイミングを示すタイミングチャート
【図５】同スロットマシンにおけるカウンタの各出力の状態と、各出力に基づいて選択される非反転バッファＩＣの組合せを示した真理値表
【図６】同スロットマシンにおける乱数発生回路によって生成される乱数値の例を示す図
【図７】同スロットマシンにおける遊技実行処理を示すフローチャート
【図８】同スロットマシンにおける図柄抽選処理を示すフローチャート
【図９】本発明の実施例２に係るスロットマシンにおける乱数発生回路例を示す図
【図１０】同スロットマシンにおけるカウンタの各出力の状態と、各出力に基づいて選択される非反転バッファＩＣの組合せを示した真理値表
【図１１】同スロットマシンにおける乱数発生回路によって生成される乱数値の例を示す図
【図１２】本発明の実施例３に係るスロットマシンにおける乱数発生回路の回路構成例を示す図
【図１３】同スロットマシンにおけるカウンタの各出力の状態と、各出力に基づいて選択される非反転バッファの組合せを示した真理値表
【図１４】従来のスロットマシンにおける大当たり（ＢＢ：ビッグボーナス）の発生の様子を模式的に示す図
【符号の説明】
【０１０４】
１００…スロットマシン
３０１、３０２、４０１、４０２…８ビットカウンタＩＣ
３０３〜３０６、４０３〜４１０、５２１…非反転バッファＩＣ
３０７、４１１、５０１、５０２…４ビットカウンタＩＣ
３０８、３１０…インバータＩＣ
３０９…ＸＯＲゲート
４１２、５０４…３ｔｏ８ラインレコーダＩＣ
５０３…フリップフロップＩＣ
５０５〜５２０…非反転バッファ
【図１】
2006116082.tif 000003
【図２】
2006116082.tif 000004
【図３】
2006116082.tif 000005
【図４】
2006116082.tif 000006
【図５】
2006116082.tif 000007
【図６】
2006116082.tif 000008
【図７】
2006116082.tif 000009
【図８】
2006116082.tif 000010
【図９】
2006116082.tif 000011
【図１０】
2006116082.tif 000012
【図１１】
2006116082.tif 000013
【図１２】
2006116082.tif 000014
【図１３】
2006116082.tif 000015
【図１４】
2006116082.tif 000016