(57)【要約】【課題】凝集及びスパイク欠陥のないエピタキシャルコバルトシリサイド層を、半導体の量産プロセスにおいて通常用いられている真空度領域において安定して形成できるようにする。【解決手段】半導体装置の製造方法は、半導体層における表面近傍の領域に非金属元素を分布させる工程と、半導体層の上に金属膜を堆積する工程と、金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応させることにより、半導体層の表面に半導体金属間化合物層をエピタキシャル成長させる工程とを備える。非金属元素を分布させる工程は、半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含む。【選択図】図３
2006261707.tif 000002
【特許請求の範囲】
【請求項１】
半導体層における表面近傍の領域に非金属元素を分布させる工程と、
前記半導体層の上に金属膜を堆積する工程と、
前記金属膜に熱処理を施して前記半導体層を構成する元素と前記金属膜を構成する金属とを反応させることにより、前記半導体層の表面に半導体金属間化合物層をエピタキシャル成長させる工程とを備え、
前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、
前記化合物層に粒子エネルギー線を照射して前記化合物層に含まれる前記非金属元素を反跳により前記半導体層の表面近傍の領域に分布させる工程と、
前記化合物層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体層における表面近傍の領域に非金属元素を分布させる工程と、
前記半導体層の上に金属膜を堆積する工程と、
前記金属膜に熱処理を施して前記半導体層を構成する元素と前記金属膜を構成する金属とを反応させることにより、前記半導体層の表面に半導体金属間化合物層をエピタキシャル成長させる工程とを備え、
前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、
前記化合物層に粒子エネルギー線を照射することにより、前記化合物層に含まれる前記非金属元素を反跳により前記半導体層の表面近傍の領域に分布させると共に前記化合物層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体層は面心立方型の結晶構造を有しており、
前記半導体金属間化合物層は面心立方型の結晶構造を有しており、
前記化合物層は非晶質であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記粒子エネルギー線は非金属元素からなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記半導体層はシリコン層であり、
前記非金属元素は酸素であり、
前記金属膜はコバルト膜であり、
前記半導体金属間化合物層はコバルトシリサイド層であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項６】
前記酸素の濃度は、４×１０１４〜４×１０１５ｃｍ−２であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体層の上にゲート電極を形成する工程と、
前記半導体層における前記ゲート電極の両側に不純物層を形成する工程と、
前記半導体層の表面近傍の領域に非金属元素を分布させる工程と、
前記半導体層の上に金属膜を堆積する工程と、
前記金属膜に熱処理を施して前記半導体層を構成する元素と前記金属膜を構成する金属とを反応させることにより、前記半導体層の表面に半導体金属間化合物層をエピタキシャル成長させる工程とを備え、
前記非金属元素を分布させる工程は、
前記半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、
前記化合物層に粒子エネルギー線を照射して前記化合物層に含まれる前記非金属元素を反跳により前記半導体層の表面近傍の領域に分布させる工程と、
前記化合物層を除去する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層の表面部に半導体金属間の化合物層、特に高い結晶配向性を持つ半導体金属間化合物層をエピタキシャル成長させる方法に関する。
【背景技術】
【０００２】
高速動作を必要とする半導体集積回路装置においては、近年の半導体素子の微細化に伴って、不純物が拡散されてなる半導体層のシート抵抗及びコンタクト抵抗の増加が問題になってきている。
【０００３】
この問題を解決する方法の１つとして、半導体層の表面部にシリサイド層を形成するプロセスが提案されている。シリサイド層を形成するための金属としては種々のものが提案されているが、コバルトを用いて形成するコバルトダイシリサイド（ＣｏＳｉ２  ）層は、熱的安定性及び抵抗率の両面から優れているので特に注目されている。
【０００４】
ところが、シリコン基板の表面部をコバルトを用いてシリサイド化する場合、コバルト原子とシリコン原子との反応プロセスにおいて、コバルトシリサイド層が凝集したり又はコバルトシリサイド層にスパイク欠陥が発生したりする（ＩＥＤＭ１９９５−４４９  Ｋ．Ｇｏｔｏ）。コバルトシリサイド層が凝集すると断線が発生するという問題があり、またスパイク欠陥が発生すると接合リークが起きるという問題がある。
【０００５】
そこで、コバルトシリサイド層の凝集及びスパイク欠陥の発生を防止するため、論文（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６８、１９９６、Ｊｕｎｅ）において、以下に説明するように、エピタキシャル成長によりコバルトシリサイド層を形成する方法が提案されている。すなわち、シリコンの結晶からなる半導体層の上に０．５〜１．５ｎｍの厚さを持つＳｉＯｘ  （ｘ＜２）膜を形成した後、該ＳｉＯｘ  膜の上に超高真空下でコバルト膜を数ｎｍ程度の厚さに堆積し、その後、熱処理を行なうことにより、コバルト原子とシリコン原子とを反応させてコバルトシリサイド層をエピタキシャル成長させる技術（Ｏｘｉｄｅ  Ｍｅｄｉａｔｅｄ  Ｅｐｉｔａｘｙ；ＯＭＥ技術）が提案されている。また、この技術によると、ＳｉＯｘ  膜がコバルトシリサイド層の成長を促進する役割を果たすと説明されている。
【特許文献１】特開平０９−０６４３４９号公報
【特許文献１】特開平１１−１１１９８０号公報
【特許文献１】特開平１０−１６３１３０号公報
【特許文献１】特開昭６３−１１４１２２号公報
【特許文献１】特開平０９−１６１６９７号公報
【特許文献１】特開平０６−２９５８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、エピタキシャル成長法によりコバルトシリサイド層を形成する前述の方法は、コバルト膜の堆積に超高真空装置が必要になり、該超高真空装置は通常のシリコンからなる半導体のプロセスでは用いられないので、量産のプロセスには適しないという問題がある。
【０００７】
また、前述の方法は、半導体層の上に、極めて薄い膜厚を持つと共に化学量論的組成よりもシリコンが過剰であるＳｉＯｘ  （ｘ＜２）膜を介してコバルト膜を形成しているため、ＳｉＯｘ  膜の膜質及び膜厚のばらつきに起因して種々の問題が発生する。すなわち、ＳｉＯｘ  膜にピンホールがあった場合、該ピンホールを介してコバルトとシリコンとが爆発的に反応してしまうので、コバルトシリサイド層をエピタキシャル成長させることができないという問題、及びＳｉＯｘ  膜の膜厚にばらつきがあった場合、膜厚の薄い部位においてコバルト原子とシリコン原子との反応が一気に進んでしまうので、コバルトシリサイド層を良好にエピタキシャル成長させることができないという問題がある。
【０００８】
前記に鑑み、本発明は、凝集及びスパイク欠陥のない半導体金属間化合物層例えばコバルトシリサイド層を、半導体の量産プロセスにおいて通常用いられている、真空度領域において又は製造装置を用いて、安定してエピタキシャル成長させることができるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本願発明者らは、エピタキシャル成長により形成されたコバルトシリサイド層において凝集及びスパイク欠陥が発生する原因について検討を行なった結果、以下に説明するような知見を得た。すなわち、コバルト原子とシリコン原子とが反応してコバルトシリサイドが形成されるメカニズムは、熱力学的に考えると、Ｃｏ２Ｓｉ→ＣｏＳｉ→ＣｏＳｉ２の反応が進むことによる。ところが、Ｃｏ２Ｓｉ→ＣｏＳｉ→ＣｏＳｉ２の反応パスにおいては、界面エネルギーが不安定で且つ不均一であるため、コバルトシリサイドが多結晶化し、これによって、凝集及びスパイク欠陥が発生するのである。
【００１０】
従って、シリコンを含む半導体層とコバルト膜との界面にＣｏＳｉ２  からなるシード層を形成しておいてからエピタキシャル成長させると、Ｃｏ２Ｓｉ →ＣｏＳｉ→ＣｏＳｉ２  の反応パスを経ることなくＣｏＳｉ２  を形成することができるという結論に達した。
【００１１】
そこで、シリコンを含む半導体層とコバルト膜との界面にＣｏＳｉ２  からなるシード層を形成する方法について種々の検討を行なった結果、半導体層とコバルト膜との間に存在する酸素原子の濃度を制御すると、ＣｏＳｉ２  からなるシード層を形成することができることを見出した。具体的には、表面近傍の領域に酸素原子が分布している半導体層の上にコバルト膜を堆積すると、半導体層とコバルト膜との間に介在する酸素原子の量は、半導体層とコバルト膜との間にＳｉＯｘ  膜を介在させる場合に比べて低減するので、半導体層とコバルト膜との間にＣｏＳｉ２  からなるシード層を形成できることを見出した。
【００１２】
本発明は、前記の知見に基づいてなされたものであって、具体的には、本発明の第１の側面に係る半導体装置の製造方法は、半導体層における表面近傍の領域に非金属元素を分布させる工程と、半導体層の上に金属膜を堆積する工程と、金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応させることにより、半導体層の表面部に半導体金属間化合物層をエピタキシャル成長させる工程とを備えている。
【００１３】
本発明の第１の側面に係る半導体装置の製造方法によると、半導体層における表面近傍の領域に非金属元素を分布させておいてから半導体層の上に金属膜を堆積し、その後、金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応させるため、金属膜を構成する金属と半導体層を構成する元素とが一気に反応する事態を回避できるので、半導体金属間化合物層の多結晶化を防止することができる。このため、本発明によると、凝集及びスパイク欠陥のない半導体金属間化合物層を、半導体の量産プロセスにおいて通常用いられている真空度領域で且つ低温において安定して形成することができる。
【００１４】
第１の側面に係る半導体装置の製造方法において、非金属元素を分布させる工程は、半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含むことが好ましい。
【００１５】
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれる非金属元素を半導体層の表面近傍の領域に確実に分布させることができる。
【００１６】
また、第１の側面に係る半導体装置の製造方法において、非金属元素を分布させる工程は、半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層に粒子エネルギー線を照射することにより、化合物層に含まれる非金属元素を反跳により半導体層の表面近傍の領域に分布させると共に化合物層を除去する工程とを含むことが好ましい。
【００１７】
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれる非金属元素を半導体層の表面近傍の領域に確実に分布させることができると共に、化合物層を除去する工程が不要になる。
【００１８】
これらの場合、面心立方型の結晶構造を有する半導体層、面心立方型の結晶構造を有する半導体金属間化合物層及び非晶質の化合物層を用いることができる。
【００１９】
また、これらの場合、粒子エネルギー線は非金属元素からなることが好ましい。
【００２０】
このようにすると、粒子エネルギー線を構成する元素が半導体層に悪影響を与える事態を防止できる。
【００２１】
第１の側面に係る半導体装置の製造方法において、面心立方型の結晶構造を有する半導体層及び面心立方型の結晶構造を有する半導体金属間化合物層を用いることができる。
【００２２】
第１の側面に係る半導体装置の製造方法において、ダイヤモンド型又は閃亜鉛鉱型の結晶構造を有する半導体層及び弗化カルシウム型の半導体金属化合物層を用いることができる。
【００２３】
第１の側面に係る半導体装置の製造方法において、半導体層はシリコン層であり、非金属元素は酸素であり、金属膜はコバルト膜であり、半導体金属間化合物層はコバルトシリサイド層であることが好ましい。
【００２４】
このようにすると、半導体層の表面に、熱的に安定で且つシート抵抗の低いコバルトシリサイド層を確実にエピタキシャル成長させることができる。
【００２５】
この場合、酸素の濃度は、４×１０１４〜４×１０１５ｃｍ−２であることが好ましい。
【００２６】
このようにすると、コバルト原子とシリコン原子との反応が良好に行なわれるため、シリコン層の表面にコバルトシリサイド層を良好にエピタキシャル成長させることができる。
【００２７】
また、この場合、非金属元素を分布させる工程は、シリコン層の上にシリコン酸化膜を形成した後、該シリコン酸化膜に粒子エネルギー線を照射して、シリコン酸化膜に含まれる酸素をシリコン層における表面近傍の領域に分布させる工程を含むことが好ましい。
【００２８】
このようにすると、シリコン層における表面近傍の領域に酸素を確実に分布させることができる。
【００２９】
本発明の第２の側面に係る半導体装置の製造方法は、半導体層の上にゲート電極を形成する工程と、半導体層におけるゲート電極の両側に不純物層を形成する工程と、半導体層の表面近傍の領域に非金属元素を分布させる工程と、半導体層の上に金属膜を堆積する工程と、金属膜に熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応させることにより、半導体層の表面に半導体金属間化合物層をエピタキシャル成長させる工程とを備えている。
【００３０】
本発明の第２の側面に係る半導体装置の製造方法によると、ソース又はドレインとなる半導体層の表面に、熱的に安定で且つシート抵抗及びコンタクト抵抗が低いコバルトシリサイド層を形成することができると共に、ゲート電極の表面に良質なシリサイド層を形成することができるので、ＭＯＳＦＥＴを有する半導体集積回路装置の性能の向上を工程数の増加を招くことなく達成することができる。
【００３１】
第２の側面に係る半導体装置の製造方法において、非金属元素を分布させる工程は、半導体層の上に、半導体元素と非金属元素とからなる化合物層を形成する工程と、化合物層に粒子エネルギー線を照射して化合物層に含まれる非金属元素を反跳により半導体層の表面近傍の領域に分布させる工程と、化合物層を除去する工程とを含むことが好ましい。
【００３２】
このようにすると、粒子エネルギー線の照射による反跳によって、化合物層に含まれる非金属元素を半導体層の表面近傍の領域に確実に分布させることができる。
【００３３】
また、第２の側面に係る半導体装置の製造方法において、半導体層はシリコン層であり、非金属元素は酸素であり、金属膜はコバルト膜であり、半導体金属間化合物層はコバルトシリサイド層であることが好ましい。
【００３４】
このようにすると、半導体層の表面に、熱的に安定で且つシート抵抗の低いコバルトシリサイド層を確実にエピタキシャル成長させることができる。
【００３５】
この場合、酸素の濃度は、４×１０１４〜４×１０１５ｃｍ−２であることが好ましい。
【００３６】
このようにすると、コバルト原子とシリコン原子との反応が良好に行なわれるため、シリコン層の表面にコバルトシリサイド層を良好にエピタキシャル成長させることができる。
【発明の効果】
【００３７】
本発明の第１又は第２の側面に係る半導体装置の製造方法によると、半導体層における表面近傍の領域に非金属元素を分布させた状態で熱処理を施して半導体層を構成する元素と金属膜を構成する金属とを反応させるため、金属膜を構成する金属と半導体層を構成する元素とが一気に反応する事態を回避できるので、エピタキシャル半導体金属間化合物層の多結晶化を防止することができる。
【００３８】
従って、本発明によると、凝集及びスパイク欠陥のないエピタキシャル半導体金属間化合物層を、半導体の量産プロセスにおいて通常用いられている真空度領域で且つ低温において安定して形成することができる。
【発明を実施するための最良の形態】
【００３９】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図１（ａ）及び（ｂ）を参照しながら説明する。
【００４０】
図１（ａ）は第１の実施形態に係る半導体装置の平面構造を示し、図１（ｂ）は図１（ａ）におけるＩｂ−Ｉｂ線の断面構造を示している。
【００４１】
第１の実施形態に係る半導体装置は、ＣＭＯＳ、ｐＭＯＳ又はｎＭＯＳのいずれのタイプのトランジスタでもよいが、ここでは、ｎ型ＭＯＳトランジスタについて説明する。
【００４２】
図１（ａ）及び（ｂ）に示すように、ｎ型のシリコン結晶からなり数Ω・ｃｍの抵抗率を有する半導体基板１０の表面部には、ｎ型のチャネルストッパー１１が形成されていると共に該チャネルストッパー１１の上には素子分離領域となるフィールド絶縁膜１３が形成されており、半導体基板１０におけるチャネルストッパー１１に囲まれた領域にはｐ型ウェル領域１２が形成されている。
【００４３】
ｐ型ウェル領域１２の内部におけるソース又はドレインとなる領域には、ＬＤＤ構造を構成するｎ型の低濃度不純物拡散層１６及びｎ型の高濃度不純物拡散層１８が形成されている。また、半導体基板１０上におけるソース領域とドレイン領域との間にはシリコン酸化膜からなるゲート絶縁膜１４を介して多結晶シリコン膜からなるゲート電極１５が設けられており、該ゲート電極１５の側面はシリコン酸化膜からなるサイドウォール１７が形成されている。
【００４４】
第１の実施形態の特徴として、ｎ型の高濃度不純物拡散層１８の表面部にはコバルトダイシリサイド（ＣｏＳｉ２  ）からなるエピタキシャル成長層が形成されていると共に、ゲート電極１５の表面部には、多結晶シリコンの個々の結晶粒に対してはエピタキシャルな関係を有する多結晶コバルトダイシリサイド層が、ｎ型の高濃度不純物拡散層１８の上にエピタキシャル成長層が形成されるのと同じ条件で同時に形成されている。ｎ型の高濃度不純物拡散層１８及びゲート電極１５の各表面部に成長したシリサイド層の膜厚は例えば３０〜５０ｎｍ程度である。このため、ｎ型の高濃度不純物拡散層１８及びゲート電極１５の抵抗値が十分に低減しているので、第１の実施形態に係るＭＯＳＦＥＴを有する半導体集積回路装置の性能が向上している。
【００４５】
半導体基板１０の上には層間絶縁膜２２が堆積されており、該層間絶縁膜２２の上には例えばアルミニウム合金膜からなる金属配線２４が形成されており、該金属配線２４は保護絶縁膜２５に覆われている。金属配線２４は層間絶縁膜２２に形成されたコンタクトホール２３を介して、ｎ型の高濃度不純物拡散層１８の表面部に形成されているエピタキシャルシリサイド層２１に接続されている。このため、ｎ型の高濃度不純物拡散層１８と金属配線２４とのコンタクト抵抗が十分に低減している。
【００４６】
（第２の実施形態）
以下、本発明の第２の実施形態として、第１の実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｃ）、図３（ａ）〜（ｃ）及び図４（ａ）、（ｂ）を参照しながら説明する。
【００４７】
まず、図２（ａ）に示すｎ型のシリコン結晶からなる半導体基板１００の表面に薄い膜厚のシリコン酸化膜を形成した後、該シリコン酸化膜の上にシリコン窒化膜を堆積し、その後、周知のフォトリソグラフィ技術及びエッチング技術を用いてシリコン窒化膜に対してパターニングを行なって、シリコン窒化膜におけるフィールド絶縁膜形成領域を除去する。
【００４８】
次に、半導体基板１００にパターン化されたシリコン窒化膜をマスクにして、リン又はヒ素等のｎ型不純物を高濃度にイオン注入してチャネルストッパー１０１を形成した後、半導体基板１００にボロン等のｐ型不純物をイオン注入してｐ型ウェル領域１０２を形成する。その後、半導体基板１００に対して熱処理を行なって半導体基板１００の表面部におけるシリコン窒化膜に覆われていない領域を酸化するＬＯＣＯＳ法を行なって、半導体基板１００の表面部に例えば４００ｎｍの厚さを有するフィールド絶縁膜１０３を形成する。尚、この熱処理によって、チャネルストッパー１０１及びｐ型ウェル領域１０２は活性化される。その後、シリコン酸化膜及びシリコン窒化膜を除去する。
【００４９】
次に、例えば熱酸化法により半導体基板１００の表面に全面に亘って例えば５〜１０ｎｍの膜厚を有するシリコン酸化膜からなるゲート絶縁膜１０４を形成した後、例えばＣＶＤ法によりゲート絶縁膜１０４の上に多結晶シリコン膜を堆積した後、周知のフォトリソグラフィ技術及びエッチング技術を用いて多結晶シリコン膜をパターニングしてゲート電極１０５を形成する。
【００５０】
次に、半導体基板１００にゲート電極１０５をマスクとしてヒ素又はリン等のｎ型不純物を低濃度にイオン注入して、図２（ｂ）に示すように、ｎ型の低濃度不純物層１０６を形成する。
【００５１】
次に、半導体基板１００の上に全面に亘ってシリコン酸化膜を堆積した後、該シリコン酸化膜に対して異方性エッチングを行なって、図２（ｃ）に示すように、ゲート電極１０５の側面にサイドウォール１０７を形成する。その後、半導体基板１００にゲート電極１０５及びサイドウォール１０７をマスクとしてヒ素又はリン等のｎ型不純物を高濃度にイオン注入して、ｎ型の高濃度不純物層１０８を形成した後、半導体基板１００に対して熱処理を施して、ｎ型の低濃度不純物層１０６及び高濃度不純物層１０８を活性化する。
【００５２】
尚、サイドウォール１０７は、シリコン酸化膜に代えて、シリコン窒化膜を用いてもよい。また、活性化のための熱処理は、後述する第１回目及び第２回目の熱処理工程において行なってもよい。
【００５３】
次に、図３（ａ）に示すように、半導体基板１００に、非金属元素イオン例えば酸素イオンを例えば１００〜５００ｅＶの低い加速エネルギーでイオン注入して、図３（ｂ）に示すように、ｎ型の高濃度不純物層１０８の表面近傍の領域及びゲート電極１０５の表面近傍の領域に、酸素原子が基板面方向に分布してなる酸素原子分布領域１０９を形成する。尚、酸素原子分布領域１０９の形成方法としては、酸素イオンの注入に代えて、プラズマドーピングにより酸素原子を分布させてもよい。
【００５４】
酸素原子分布領域１０９を構成する酸素原子を分布させる深さとしては、ｎ型の高濃度不純物層１０８又はゲート電極１０５の表面から０．５〜５ｎｍの範囲が好ましく、酸素原子分布領域１０９を構成する酸素原子の濃度としては、４×１０１４ｃｍ−２〜４×１０１５ｃｍ−２の範囲が好ましい。これらの理由については後述する。
【００５５】
次に、チャンバーの内部が１×１０５  〜１×１０７  Ｐａの真空度に保持されたスパッタ装置内においてスパッタ法を行なうことにより、図３（ｃ）に示すように、半導体基板１００の上に全面に亘って金属膜例えばコバルト膜１１０を堆積する。
【００５６】
コバルト膜１１０とｎ型の高濃度不純物層１０８又はゲート電極１０５との間には酸素原子分布領域１０９が形成されており、酸素原子はｎ型の高濃度不純物層１０８又はゲート電極１０５の表面から０．５〜５ｎｍの深さの範囲に分布している。このため、コバルト膜１１０を構成するコバルト原子の半導体基板１００中への拡散は酸素原子分布領域１０９によって抑制される。また、コバルト膜１１０を構成するコバルト原子からは、酸素原子分布領域１０９の下側に存在するシリコンの結晶格子が見えるため、酸素原子分布領域１０９の上側の領域がイオン注入又はプラズマドーピングなどによって乱れているとしても、コバルト原子は半導体基板１００における酸素原子分布領域１０９の下側領域の結晶構造の影響を受けながら反応するので、ｎ型の高濃度不純物層１０８とコバルト膜１１０との界面に、シリコンの結晶と格子定数が近いコバルトダイシリサイド（ＣｏＳｉ２  ）の核（図示は省略している。）が形成される。また、ゲート電極１０５は多結晶シリコンからなるが、個々の結晶粒に対してはｎ型の高濃度不純物層１０８におけるコバルト原子とシリコン原子との反応と同様にコバルトダイシリサイド（ＣｏＳｉ２  ）の核が形成される。
【００５７】
次に、半導体基板１００を５００℃の温度下で１０秒間保持する第１回目の熱処理（ＲＴＡ：Rapid Thermal Anneal）を行なう。このようにすると、コバルト膜１１０を構成するコバルト原子がコバルトダイシリサイドの核を介してシリコン領域に拡散していくと共にコバルト原子がシリコン原子と反応するため、図３（ｃ）に示すように、ｎ型の高濃度不純物層１０８及びゲート電極１０５の表面部に、既に形成されているコバルトダイシリサイドの核の結晶構造と対応するコバルトダイシリサイド（ＣｏＳｉ２  ）のエピタキシャル成長層（以下、第１のエピタキシャルシリサイド層と称する。）１１１Ａが形成される。
【００５８】
尚、コバルト膜１１０の膜厚が５ｎｍの場合には第１のエピタキシャルシリサイド層１１１Ａの膜厚は１７〜１８ｎｍ程度であり、コバルト膜１１０の膜厚が１０ｎｍの場合には第１のエピタキシャルシリサイド層１１１Ａの膜厚は３４〜３６ｎｍ程度である。
【００５９】
また、半導体基板１００の結晶構造が面心立方型であるときには、第１のエピタキシャルシリサイド層１１１Ａの結晶構造も面心立方型となり、半導体基板１００の結晶構造がダイヤモンド型又は閃亜鉛鉱型であるときには、第１のエピタキシャルシリサイド層１１１Ａの結晶構造は弗化カルシウム型（螢石）となる。
【００６０】
前述のように、ｎ型の高濃度不純物層１０８及びゲート電極１０５の表面近傍の領域には、酸素原子分布領域１０９が表面から０．５〜５ｎｍの深さに形成されており、コバルト膜１１０を構成するコバルト原子とｎ型の高濃度不純物層１０８又はゲート電極１０５を構成するシリコン原子とが直接に接していないため、コバルト原子とシリコン原子とは一気に反応しないので、第１のエピタキシャルシリサイド層１１１Ａが凝集したり又は多結晶化したりする事態を防止できる。
【００６１】
ところで、酸素原子分布領域１０９を構成する酸素原子の濃度が４×１０１４ｃｍ−２よりも低いと、コバルト原子とシリコン原子とが一気に反応して、第１のエピタキシャルシリサイド層１１１Ａが凝集したり又は多結晶化したりする恐れがあり、また、酸素原子の濃度が４×１０１５ｃｍ−２よりも高いと、コバルト原子と半導体基板１００の結晶格子との距離が大きくなるため、コバルト原子とシリコン原子との反応が良好に行なわれない恐れがある。従って、酸素原子分布領域１０９を構成する酸素原子の濃度としては、４×１０１４ｃｍ−２〜４×１０１５ｃｍ−２の範囲が好ましい。
【００６２】
尚、第１のエピタキシャルシリサイド層１１１Ａにおいては、すべての層がコバルトダイシリサイド（ＣｏＳｉ２  ）からなっていてもよいし、下層（シリコン層との界面側）がコバルトダイシリサイド（ＣｏＳｉ２  ）であると共に上層（コバルト膜１１０側）がコバルトシリサイド（ＣｏＳｉ）であってもよい。第２の実施形態の第１のエピタキシャルシリサイド層１１１Ａにおいては、下層がコバルトダイシリサイドであり且つ上層がコバルトシリサイドである。少なくともシリコン層との界面にコバルトダイシリサイド層が形成されていると、コバルトシリサイド層の凝集が起こらないので、リーク電流の低減を図ることができる。
【００６３】
次に、図４（ａ）に示すように、第１回目の熱処理で反応しなかったコバルト膜１１０を、例えばアンモニア液と過酸化水素水との混合液又は塩酸系混酸液からなるエッチャントを用いて除去した後、半導体基板１００を８００℃の温度下で１０秒間保持する第２回目の熱処理（ＲＴＡ）を行なう。このようにすると、第１のエピタキシャルシリサイド層１１１Ａの上層のコバルトシリサイドも成長してコバルトダイシリサイドになるので、第１のエピタキシャルシリサイド層１１１Ａは、すべての層がコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層１１１Ｂに変化する。
【００６４】
尚、第１のエピタキシャルシリサイド層１１１Ａのすべての層がコバルトダイシリサイド（ＣｏＳｉ２  ）からなる場合には、第２回目の熱処理を省略することができる。この場合には、以下の説明における第２のエピタキシャルシリサイド層１１１Ｂを第１のエピタキシャルシリサイド層１１１Ａと読み替える。
【００６５】
次に、図４（ｂ）に示すように、例えばＴＥＯＳ（テトラエトキシシラン）を用いるＣＶＤ法により、半導体基板１００の上に全面に亘ってシリコン酸化膜からなる層間絶縁膜１１２を堆積した後、周知のフォトリソグラフィ技術及びエッチング技術を用いて層間絶縁膜１１２にコンタクトホール１１３を形成する。
【００６６】
次に、例えばスパッタ法により半導体基板１００の上に全面に亘って例えばアルミニウム合金膜をコンタクトホール１１３に埋め込まれるように堆積した後、周知のフォトリソグラフィ技術及びエッチング技術を用いてアルミニウム合金膜をパターニングすることにより金属配線１１４を形成する。次に、例えばプラズマＣＶＤ法を用いて金属配線１１４の上に、例えばシリコン酸化膜とシリコン窒化膜との積層体からなる保護絶縁膜１１５を堆積すると、第１の実施形態に係る半導体装置が得られる。
【００６７】
尚、金属配線１１４としては、アルミニウム合金膜に代えて、アルミニウム合金膜と窒化チタン膜又はタングステン膜等との積層膜を用いてもよい。
【００６８】
第２の実施形態によると、ｎ型の高濃度不純物層１０８及びゲート電極１０５の表面部にはコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層１１１Ｂが形成されているため、ｎ型の高濃度不純物層１０８及びゲート電極１０５のシート抵抗を５Ω／□程度に低減できるので、第２のエピタキシャルシリサイド層１１１Ｂが形成されていない場合のシート抵抗（１００Ω／□）に比べて大きく低減できると共に、コンタクト抵抗も低減できるので、ＭＯＳＦＥＴを有する半導体集積回路装置の性能を向上させることができる。
【００６９】
また、第２の実施形態によると、ｎ型の高濃度不純物層１０８の表面近傍の領域及びゲート電極１０５の表面近傍の領域に非金属元素例えば酸素原子１０９を分布させておいてから金属膜例えばコバルト膜１１０を堆積し、その後、第１回目及び第２回目の熱処理を行なって、ｎ型の高濃度不純物層１０８の表面部及びゲート電極１０５の表面部にコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層１１１Ｂを形成するため、コバルト原子とシリコン原子とが一気に反応する事態を回避できるので、第２のエピタキシャルシリサイド層１１１Ｂが凝集したり多結晶化したりする事態を回避できると共に第２のエピタキシャルシリサイド層１１１Ｂにスパイク欠陥が形成される事態を回避することができる。このため、エピタキシャルシリサイド層の凝集又は多結晶化に起因する断線を防止できると共に、スパイク欠陥に起因する接合リークを防止することができる。
【００７０】
さらに、第２の実施形態によると、ｎ型の高濃度不純物層１０８の表面近傍の領域及びゲート電極１０５の表面近傍の領域に酸素原子１０９を分布させた状態で、つまりｎ型の高濃度不純物層１０８及びゲート電極１０５とコバルト膜１１０との間に低濃度の酸素原子１０９が介在した状態で第１回目の熱処理を行なうため、該第１回目の熱処理を低温例えば５００℃の温度下で行なうことができる。
【００７１】
尚、第２の実施形態においては、ｎ型の高濃度不純物層１０８の表面部及びゲート電極１０５の表面部の両方にコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層１１１Ｂを形成したが、これに代えて、ｎ型の高濃度不純物層１０８の表面部及びゲート電極１０５の表面部のうちの一方にのみ第２のエピタキシャルシリサイド層１１１Ｂを形成してもよい。
【００７２】
また、第２の実施形態においては、ｎ型の高濃度不純物層１０８の表面近傍の領域及びゲート電極１０５の表面近傍の領域に非金属元素として酸素原子を分布させたが、酸素原子に代えて、窒素原子又はフッ素原子等を分布させてもよい。
【００７３】
また、第２の実施形態においては、金属膜としてコバルト膜１１０を堆積して、コバルトダイシリサイドからなる第２のエピタキシャルシリサイド層１１１Ｂを形成したが、コバルト膜１１０に代えて、ニッケル又は鉄等の他の遷移金属からなる金属膜を堆積して、該金属膜を構成する遷移金属とシリコンとからなるエピタキシャルシリサイド層を形成してもよい。
【００７４】
（第３の実施形態）
以下、本発明の第３の実施形態として、第１の実施形態に係る半導体装置の製造方法について、図５（ａ）〜（ｃ）、図６（ａ）〜（ｃ）及び図７（ａ）、（ｂ）を参照しながら説明する。
【００７５】
まず、第２の実施形態と同様にして、図５（ａ）に示すように、ｎ型のシリコン結晶からなる半導体基板２００にボロン等のｐ型不純物をイオン注入してｐ型ウェル領域２０２を形成した後、ＬＯＣＯＳ法により半導体基板２００の表面部に例えば４００ｎｍの厚さを有するフィールド絶縁膜２０３を形成する。次に、半導体基板２００の表面に全面に亘って例えば５〜１０ｎｍの膜厚を有するシリコン酸化膜からなるゲート絶縁膜２０４を形成した後、例えばＣＶＤ法によりゲート絶縁膜２０４の上に多結晶シリコン膜を堆積した後、該多結晶シリコン膜をパターニングしてゲート電極２０５を形成する。
【００７６】
次に、半導体基板２００にゲート電極２０５をマスクとしてヒ素又はリン等のｎ型不純物を低濃度にイオン注入して、図５（ｂ）に示すように、ｎ型の低濃度不純物層２０６を形成する。
【００７７】
次に、半導体基板２００の上に全面に亘ってシリコン酸化膜を堆積した後、該シリコン酸化膜に対して異方性エッチングを行なって、図５（ｃ）に示すように、ゲート電極２０５の側面にサイドウォール２０７を形成した後、半導体基板２００にゲート電極２０５及びサイドウォール２０７をマスクとしてヒ素又はリン等のｎ型不純物を高濃度にイオン注入して、ｎ型の高濃度不純物層２０８を形成した後、半導体基板２００に対して熱処理を施して、ｎ型の低濃度不純物層２０６及び高濃度不純物層２０８を活性化する。
【００７８】
次に、図６（ａ）に示すように、半導体基板２００上に全面に亘って、半導体元素と非金属膜からなり１０ｎｍ程度の厚さを有する化合物層例えばシリコン酸化膜２０９を形成する。
【００７９】
シリコン酸化膜２０９の形成方法としては、半導体基板２００の表面に酸化力を有する溶液（例えば、アンモニア、過酸化水素水及び純水からなる混合溶液）を供給していわゆるＣｈｅｍｉｃａｌ  Ｏｘｉｄｅ（ＳｉＯ２  ）膜を形成する第１の方法、半導体基板２００の表面を酸素プラズマに曝して１０ｎｍ程度の厚さを有するシリコン酸化膜を形成する第２の方法、又は、半導体基板２００を酸化性雰囲気で７５０〜９００℃に加熱して１０ｎｍ程度の厚さを有する熱酸化膜を形成する第３の方法等が挙げられる。
【００８０】
次に、図６（ｂ）に示すように、シリコン酸化膜２０９に対して非金属元素からなる粒子エネルギー線、例えばＡｒイオン線を低エネルギーで照射する。このようにすると、粒子エネルギー線の反跳（Ｒｅｃｏｉｌ）により、図６（ｃ）に示すように、シリコン酸化膜２０９を構成する酸素原子が、ｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に基板面方向に分布して酸素原子分布領域２１０が形成される。この場合、粒子エネルギー線の照射により、シリコン酸化膜２０９を構成する酸素原子がスパッタされても差し支えない。
【００８１】
また、酸素原子分布領域２１０を構成する酸素原子を分布させる深さとしては、ｎ型の高濃度不純物層２０８又はゲート電極２０５の表面から０．５〜５ｎｍの範囲が好ましく、酸素原子分布領域２１０を構成する酸素原子の濃度としては、４×１０１４ｃｍ−２〜４×１０１５ｃｍ−２の範囲が好ましい。これらの理由については第２の実施形態と同様である。
【００８２】
尚、粒子エネルギー線の照射としてＡｒイオンの照射を行なう場合、Ａｒイオンの加速エネルギーが１００ｅＶであれば、酸素原子分布領域２１０における酸素原子の分布のピークはシリコン領域の表面から１ｎｍの深さになり、Ａｒイオンの加速エネルギーが３００ｅＶであれば、酸素原子の分布のピークはシリコン領域の表面から２ｎｍの深さになる。
【００８３】
次に、図７（ａ）に示すように、シリコン酸化膜２０９を除去した後、チャンバーの内部が１×１０５  〜１×１０７  Ｐａの真空度に保持されたスパッタ装置内においてスパッタ法を行なうことにより、半導体基板２００の上に全面に亘って金属膜例えばコバルト膜２１１を堆積する。このようにすると、第２の実施形態と同様、コバルト膜２１１を構成するコバルト原子がシリコンの結晶格子に組み込まれるため、ｎ型の高濃度不純物層２０８とコバルト膜２１０との界面にコバルトダイシリサイド（ＣｏＳｉ２  ）の核が形成されると共に、ゲート電極２０５の個々の結晶粒に対してもコバルトダイシリサイド（ＣｏＳｉ２  ）の核が形成される。
【００８４】
次に、半導体基板２００を５００℃の温度下で１０秒間保持する第１回目の熱処理（ＲＴＡ）を行なって、ｎ型の高濃度不純物層２０８及びゲート電極２０５の表面部に、第１のエピタキシャルシリサイド層２１２Ａを形成する。
【００８５】
第３の実施形態においては、ｎ型の高濃度不純物層２０８及びゲート電極２０５の表面近傍の領域には、表面から０．５〜５ｎｍの深さに酸素原子分布領域２１０が形成されているため、コバルト原子とシリコン原子とは一気に反応しないので、第１のエピタキシャルシリサイド層２１２Ａが凝集したり又は多結晶化したりする事態を防止できる。
【００８６】
ここで、酸素原子分布領域２１０を構成する酸素原子の濃度を測定した結果について説明する。
【００８７】
図８は、低エネルギーＳＩＭＳにより、酸素原子の濃度を測定した結果を示し、横軸は酸素濃度（単位：原子数／ｃｍ２  ）を表わし、縦軸はエピタキシャル成長の度合いを表わしている。エピタキシャル成長の度合いは、強度で表わすことができ、この強度の値が大きいほどエピタキシャル成長の度合いが大きいといえる。ここで、縦軸はＣｏＳｉ２  （４００）のピーク強度を表わしている。
【００８８】
図８に示すデータから、半導体基板２００の表面近傍に酸素をどの程度の濃度で分布させれば、コバルトダイシリサイド（ＣｏＳｉ２  ）からなる第１のエピタキシャルシリサイド層２１２Ａを形成できるかが分かる。また、図８から、コバルトダイシリサイドが実用上、耐熱性の問題がなくエピタキシャル成長するのは、縦軸の値が１００以上のときである。すなわち、縦軸の値が１００以上であれば、８００℃程度の高温でもコバルトダイシリサイドは耐熱性を持ち、高温でも凝集する事態を防止できる。縦軸の値が１００以上となるのは、酸素の濃度が４×１０１４ｃｍ−２〜４×１０１５ｃｍ−２atoms／ｃｍ２  の範囲である。
【００８９】
従って、酸素原子分布領域２１０における酸素原子の濃度を４×１０１４ｃｍ−２〜４×１０１５ｃｍ−２atoms／ｃｍ２  に制御すると、コバルトダイシリサイド（ＣｏＳｉ２  ）の凝集を防止して、第１のエピタキシャルシリサイド層２１２Ａを良好に成長できることが分かる。
【００９０】
尚、第１のエピタキシャルシリサイド層２１２Ａにおいては、すべての層がコバルトダイシリサイド（ＣｏＳｉ２  ）からなっていてもよいし、下層（シリコン層との界面側）がコバルトダイシリサイド（ＣｏＳｉ２  ）であると共に上層（コバルト膜１１０側）がコバルトシリサイド（ＣｏＳｉ）であってもよい。このようにすると、コバルトシリサイド層の凝集が起こらないので、リーク電流の低減を図ることができる。
【００９１】
次に、図７（ｂ）に示すように、第１回目の熱処理で反応しなかったコバルト膜２１１を、例えばアンモニア液と過酸化水素水との混合液又は塩酸系混酸液からなるエッチャントを用いて除去した後、半導体基板２００を８００℃の温度下で１０秒間保持する第２回目の熱処理（ＲＴＡ）を行なって、第１のエピタキシャルシリサイド層２１２Ａを、すべての層がコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層２１２Ｂに変化させる。
【００９２】
尚、第１のエピタキシャルシリサイド層２１２Ａのすべての層がコバルトダイシリサイドからなる場合には、第２回目の熱処理を省略することができる。この場合には、以下の説明における第２のエピタキシャルシリサイド層２１２Ｂを第１のエピタキシャルシリサイド層２１２Ａと読み替える。
【００９３】
次に、図示は省略しているが、第２の実施形態と同様にして、層間絶縁膜、コンタクトホール、金属配線及び保護絶縁膜を形成すると、第１の実施形態に係る半導体装置が得られる。
【００９４】
第３の実施形態によると、ｎ型の高濃度不純物層２０８及びゲート電極２０５の表面部にはコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層２１２Ｂが形成されているため、ｎ型の高濃度不純物層２０８及びゲート電極２０５のシート抵抗を５Ω／□程度に低減できると共にコンタクト抵抗も低減できるので、ＭＯＳＦＥＴを有する半導体集積回路装置の性能を向上させることができる。
【００９５】
また、第３の実施形態によると、半導体基板２００の上にシリコン酸化膜２０９を堆積しておいてから粒子エネルギー線を照射するため、シリコン酸化膜２０９を構成する酸素原子２１０をｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に確実に分布させることができる。
【００９６】
また、ｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に非金属元素例えば酸素原子２１０を分布させておいてから金属膜例えばコバルト膜２１１を堆積し、その後、第１回目及び第２回目の熱処理を行なって、ｎ型の高濃度不純物層２０８の表面部及びゲート電極２０５の表面部にコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層２１２Ｂ形成するため、コバルト原子とシリコン原子とが一気に反応する事態を回避できるので、第２のエピタキシャルシリサイド層２１２Ｂが凝集したり多結晶化したりする事態を回避できると共に第２のエピタキシャルシリサイド層２１２Ｂにスパイク欠陥が形成される事態を回避することができる。このため、エピタキシャルシリサイド層の凝集又は多結晶化に起因する断線を防止できると共に、スパイク欠陥に起因する接合リークを防止することができる。
【００９７】
さらに、第３の実施形態によると、ｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に酸素原子２１０を分布させた状態で第１回目の熱処理を行なうため、該第１回目の熱処理を低温例えば５００℃の温度下で行なうことができる。
【００９８】
尚、第３の実施形態においては、ｎ型の高濃度不純物層２０８の表面部及びゲート電極２０５の表面部の両方にコバルトダイシリサイドからなる第２のエピタキシャルシリサイド層２１２Ｂを形成したが、これに代えて、ｎ型の高濃度不純物層２０８の表面部及びゲート電極２０５の表面部のうちの一方にのみ第２のエピタキシャルシリサイド層２１２Ｂを形成してもよい。
【００９９】
また、第３の実施形態においては、半導体基板２００の上にシリコン酸化膜２０９を形成したが、これに代えて、シリコン窒化膜又はシリコン弗化膜を堆積して、窒素原子又はフッ素原子を、ｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に分布させてもよい。
【０１００】
また、第３の実施形態においては、金属膜としてコバルト膜２１１を堆積して、コバルトダイシリサイドからなる第２のエピタキシャルシリサイド層２１２Ｂを形成したが、コバルト膜２１１に代えて、ニッケル又は鉄等の他の遷移金属からなる金属膜を堆積して、該金属膜を構成する遷移金属とシリコンとからなるエピタキシャルシリサイド層を形成してもよい。
【０１０１】
（第３の実施形態の変形例）
第３の実施形態においては、シリコン酸化膜２０９に対して非金属元素からなる粒子エネルギー線例えばＡｒイオンを照射して、酸素原子２１０をｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に分布させた後、シリコン酸化膜２０９を除去したが、第３の実施形態の変形例においては、粒子エネルギー線に用いる粒子例えばＡｒイオンの質量及びエネルギー量を制御して、酸素原子２１０をｎ型の高濃度不純物層２０８の表面近傍の領域及びゲート電極２０５の表面近傍の領域に分布させる際に、粒子エネルギー線の照射によってシリコン酸化膜２０９を除去する。このようにすると、シリコン酸化膜２０９を除去する工程を省略することができる。
【産業上の利用可能性】
【０１０２】
本発明は、凝集及びスパイク欠陥のないエピタキシャル半導体金属間化合物層を、半導体の量産プロセスにおいて通常用いられている真空度領域で且つ低温において形成する方法にとって有用である。
【図面の簡単な説明】
【０１０３】
【図１】（ａ）は第１の実施形態に係る半導体装置の平面構造を示す図であり、（ｂ）は（ａ）におけるＩｂ−Ｉｂ線の断面図である。
【図２】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）及び（ｂ）は第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】低エネルギーＳＩＭＳにより酸素原子の濃度を測定した結果であって、酸素濃度とエピタキシャル成長の度合いとの関係を表わす特性図である。
【図１】
2006261707.tif 000003
【図２】
2006261707.tif 000004
【図３】
2006261707.tif 000005
【図４】
2006261707.tif 000006
【図５】
2006261707.tif 000007
【図６】
2006261707.tif 000008
【図７】
2006261707.tif 000009
【図８】
2006261707.tif 000010