(57)【要約】【課題】より自由度の高いフレームレートを簡便に実現する。【解決手段】同期系ブロック３１は、一定周波数のクロック信号から、固定フレームレートの同期信号ＴＳ-mと所望のフレームレートの同期信号ＴＳ-cを生成する。同期信号ＴＳ-cの生成では、１フレームのクロック数をフレーム毎に可変して一定周波数のクロック信号から所望のフレームレートの同期信号を生成する。クロック数をフレーム毎に可変しても、１ラインのクロック数をライン毎に可変することで、１フレームのライン数を所定のライン数とする。【選択図】        図１
2006157151.tif 000002
【特許請求の範囲】
【請求項１】
一定周波数のクロック信号を発生するクロック信号発生手段と、
前記クロック信号を用いて同期信号の生成を行う同期信号生成手段を有し、
前記同期信号生成手段は、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成する
することを特徴とする同期信号発生装置。
【請求項２】
前記同期信号生成手段は、クロック数の異なるラインをフレーム内に分散させる
ことを特徴とする請求項１記載の同期信号発生装置。
【請求項３】
前記同期信号生成手段は、前記クロック数の異なるラインの偏りを生じないように分散させる
ことを特徴とする請求項２記載の同期信号発生装置。
【請求項４】
前記同期信号生成手段は、１フレームのクロック数をフレーム毎に可変して前記所望のフレームレートの同期信号を生成する
ことを特徴とする請求項１記載の同期信号発生装置。
【請求項５】
前記同期信号生成手段は、クロック数の異なるフレームを分散して設ける
ことを特徴とする請求項４記載の同期信号発生装置。
【請求項６】
前記同期信号生成手段は、前記クロック数の異なるフレームの偏りを生じないように分散させる
ことを特徴とする請求項５記載の同期信号発生装置。
【請求項７】
前記同期信号生成手段は、外部入力信号に従い、前記生成する同期信号をリセットする
ことを特徴とする請求項１記載の同期信号発生装置。
【請求項８】
一定周波数のクロック信号を発生するクロック信号発生工程と、
前記クロック信号を用いて同期信号の生成を行う同期信号生成工程を有し、
前記同期信号生成工程では、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成する
することを特徴とする同期信号発生方法。
【請求項９】
前記同期信号生成工程では、クロック数の異なるラインをフレーム内に分散させる
ことを特徴とする請求項８記載の同期信号発生方法。
【請求項１０】
前記同期信号生成工程では、前記クロック数の異なるラインの偏りを生じないように分散させる
ことを特徴とする請求項９記載の同期信号発生方法。
【請求項１１】
前記同期信号生成工程では、１フレームのクロック数をフレーム毎に可変して前記所望のフレームレートの同期信号を生成する
ことを特徴とする請求項８記載の同期信号発生方法。
【請求項１２】
前記同期信号生成工程では、クロック数の異なるフレームを分散して設ける
ことを特徴とする請求項１１記載の同期信号発生方法。
【請求項１３】
前記同期信号生成工程では、前記クロック数の異なるフレームの偏りを生じないように分散させる
ことを特徴とする請求項１２記載の同期信号発生方法。
【請求項１４】
前記同期信号生成工程では、外部入力信号に従い、前記生成する同期信号をリセットする
ことを特徴とする請求項８記載の同期信号発生方法。
【請求項１５】
一定周波数のクロック信号を発生するクロック信号発生手段と、
前記クロック信号を用いて同期信号の生成を行う同期信号生成手段と、
撮像画像の画像信号を生成する撮像手段と、
前記同期信号生成手段で生成された同期信号を用いて前記撮像手段を駆動する駆動手段とを有し、
前記同期信号生成手段は、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成する
することを特徴とする撮像装置。
【請求項１６】
前記撮像手段の垂直方向のサイズがＰＶラインで、前記所望のフレームレートにおける１フレームがクロック数Ｃfcsであるとき、
前記同期信号生成手段は、クロック数Ｃlc1＝floor(Ｃfcs／ＰＶ)であるラインをライン数ＰＶc1＝ＰＶ−（Ｃfcs％ＰＶ)、クロック数Ｃlc2＝floor(Ｃfcs／ＰＶ)＋１であるラインをライン数ＰＶc2＝（Ｃfcs％ＰＶ)それぞれ設けた同期信号を生成する（floor（）はカッコ内の演算結果の小数部分の切り捨てを示し、％は剰余の算出であることを示す)
ことを特徴とする請求項１５記載の撮像装置。
【請求項１７】
前記同期信号生成手段は、クロック数の異なるラインをフレーム内に分散させる
ことを特徴とする請求項１５記載の撮像装置。
【請求項１８】
前記同期信号生成手段は、前記クロック数の異なるラインの偏りを生じないように分散させる
ことを特徴とする請求項１７記載の撮像装置。
【請求項１９】
前記同期信号生成手段は、１フレームのクロック数をフレーム毎に可変して前記所望のフレームレートの同期信号を生成する
ことを特徴とする請求項１５記載の撮像装置。
【請求項２０】
前記クロック信号が周波数Ｃsであり前記所望のフレームレートがフレームレートＦＲであるとき、
前記同期信号生成手段は、１フレームのクロック数Ｃfc1＝floor(Ｃs／ＦＲ)であるフレームのフレーム数ＦＮc1＝ＦＲ−（Ｃs％ＦＲ）に対し、１フレームのクロック数Ｃfc2＝floor(Ｃs／ＦＲ)＋１であるフレームをフレーム数ＦＮc2＝（Ｃs％ＦＲ）設けて、前記同期信号を生成する
ことを特徴とする請求項１９記載の撮像装置。
【請求項２１】
前記同期信号生成手段は、クロック数の異なるフレームを分散して設ける
ことを特徴とする請求項１９記載の撮像装置。
【請求項２２】
前記同期信号生成手段は、前記クロック数の異なるフレームの偏りを生じないように分散させる
ことを特徴とする請求項２１記載の撮像装置。
【請求項２３】
前記撮像手段で生成された画像信号を記憶するメモリと、
前記同期信号生成手段で生成された同期信号を用いて、前記メモリへの画像信号の書き込みと、該メモリからの画像信号の読み出しを制御するメモリ制御手段を設け、
前記同期信号生成手段は、前記撮像手段を駆動して該撮像手段で生成された画像信号を前記メモリに書き込むための第１の同期信号と、前記メモリから画像信号を読み出すためのフレームレートの異なる第２の同期信号を生成し、該第１および第２の同期信号の少なくとも一方は１ラインのクロック数をライン毎に可変して生成する
ことを特徴とする請求項１５記載の撮像装置。
【請求項２４】
前記同期信号生成手段は、前記第１の同期信号のフレームレートと前記第２の同期信号のフレームレートとの最大公約数の逆数で示される周期に基づき、前記第１および第２の同期信号のリセット動作を行う
ことを特徴とする請求項２３記載の撮像装置。
【請求項２５】
前記同期信号生成手段は、外部入力信号に従い、前記生成する同期信号をリセットする
ことを特徴とする請求項１５記載の撮像装置。
【請求項２６】
一定周波数のクロック信号を発生するクロック信号発生工程と、
前記クロック信号を用いて同期信号の生成を行う同期信号生成工程と、
前記同期信号生成手段で生成された同期信号を用いて撮像画像の画像信号を生成する画像信号生成工程を有し、
前記同期信号生成工程では、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成する
することを特徴とする撮像方法。
【請求項２７】
前記画像信号生成工程での垂直方向のサイズがＰＶラインで、前記所望のフレームレートにおける１フレームがクロック数Ｃfcsであるとき、
前記同期信号生成工程では、クロック数Ｃlc1＝floor(Ｃfcs／ＰＶ)であるラインをライン数ＰＶc1＝ＰＶ−（Ｃfcs％ＰＶ)、クロック数Ｃlc2＝floor(Ｃfcs／ＰＶ)＋１であるラインをライン数ＰＶc2＝（Ｃfcs％ＰＶ)それぞれ設けた同期信号を生成する（floor()は、カッコ内の演算結果の小数部分の切り捨てを示し、％は剰余の算出であることを示す)
ことを特徴とする請求項２６記載の撮像方法。
【請求項２８】
前記同期信号生成工程では、クロック数の異なるラインをフレーム内に分散させる
ことを特徴とする請求項２６記載の撮像方法。
【請求項２９】
前記同期信号生成工程では、前記クロック数の異なるラインの偏りを生じないように分散させる
ことを特徴とする請求項２８記載の撮像方法。
【請求項３０】
前記同期信号生成工程では、１フレームのクロック数をフレーム毎に可変して前記所望のフレームレートを切り換え可能とする
ことを特徴とする請求項２６記載の撮像方法。
【請求項３１】
前記クロック信号が周波数Ｃsであり前記所望のフレームレートがフレームレートＦＲであるとき、
前記同期信号生成工程では、１フレームのクロック数Ｃfc1＝floor(Ｃs／ＦＲ)であるフレームのフレーム数ＦＮc1＝ＦＲ−（Ｃs％ＦＲ）に対し、１フレームのクロック数Ｃfc2＝floor(Ｃs／ＦＲ)＋１であるフレームをフレーム数ＦＮc2＝（Ｃs％ＦＲ）設けて、前記同期信号を生成する（floor(Ｃs／ＦＲ)は、ＣsをＦＲで除算した結果の小数部分の切り捨てを示す)
ことを特徴とする請求項３０記載の撮像方法。
【請求項３２】
前記同期信号生成工程では、クロック数の異なるフレームを分散して設ける
ことを特徴とする請求項３０記載の撮像方法。
【請求項３３】
前記同期信号生成工程では、前記クロック数の異なるフレームの偏りを生じないように分散させる
ことを特徴とする請求項３２記載の撮像方法。
【請求項３４】
前記画像信号生成工程で生成された画像信号のメモリへの書き込みと、該メモリからの画像信号の読み出しを行うメモリ制御工程を設け、
前記同期信号生成工程では、前記画像信号生成工程で生成された画像信号を前記メモリに書き込むための第１の同期信号と、前記メモリから画像信号を読み出すためのフレームレートの異なる第２の同期信号を生成し、該第１および第２の同期信号の少なくとも一方は１ラインのクロック数をライン毎に可変して生成する
ことを特徴とする請求項２６記載の撮像方法。
【請求項３５】
前記同期信号生成工程では、前記第１の同期信号のフレームレートと前記第２の同期信号のフレームレートとの最大公約数の逆数で示される周期に基づき、前記第１および第２の同期信号のリセット動作を行う
ことを特徴とする請求項３４記載の撮像方法。
【請求項３６】
前記同期信号生成工程では、外部入力信号に従い、前記生成する同期信号をリセットする
ことを特徴とする請求項２６記載の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、同期信号発生装置とそれを用いた撮像装置およびその方法に関する。詳しくは、１ラインのクロック数をライン毎に可変したり、１フレームのクロック数をフレーム毎に可変して、一定周波数のクロック信号から所望のフレームレートの同期信号を生成するものである。
【背景技術】
【０００２】
撮像装置では、被写体を撮像する際のフレームレート（以下「撮像フレームレート」という）を特許文献１に記載されているように可変して、被写体の動きを実際の速度とは異なる速度で表示することが可能とされている。例えば、撮像フレームレートで撮像を行い得られた画像信号を撮像フレームレートよりも低いフレームレートで再生すれば、被写体の動きが実際の速度よりも遅くなったスロー再生画像を得ることができる。
【０００３】
【特許文献１】特開２０００−１２５２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、撮像装置のフレームレートを変更する場合、動作の基準として用いられるクロック信号の周波数を変更することで、フレームレートを容易に切り換えることができる。しかし、撮像動作中にクロック信号の周波数を切り換える場合、切り換えを適正なタイミングで行わないと、撮像画像にノイズが生じてしまう虞がある。
【０００５】
また、フレームレートの変更を整数倍に限定すれば、撮像装置を容易に構成することができる。しかし、フレームレートが整数倍に限定されるとフレームレートの自由度が低くなってしまう。
【０００６】
そこで、この発明では、より自由度の高いフレームレートを簡便に実現するための同期信号発生装置とそれを用いた撮像装置およびその方法を提供するものである。
【課題を解決するための手段】
【０００７】
この発明に係る同期信号発生装置は、一定周波数のクロック信号を発生するクロック信号発生手段と、クロック信号を用いて同期信号の生成を行う同期信号生成手段を有し、同期信号生成手段は、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成するものである。
【０００８】
また同期信号発生方法は、一定周波数のクロック信号を発生するクロック信号発生工程と、クロック信号を用いて同期信号の生成を行う同期信号生成工程を有し、同期信号生成工程では、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成するものである。
【０００９】
この発明に係る撮像装置は、一定周波数のクロック信号を発生するクロック信号発生手段と、クロック信号を用いて同期信号の生成を行う同期信号生成手段と、撮像画像の画像信号を生成する撮像手段と、同期信号生成手段で生成された同期信号を用いて撮像手段を駆動する駆動手段と、撮像手段で生成された画像信号を記憶する記憶手段と、同期信号生成手段で生成された同期信号を用いて記憶手段における画像信号の書き込みと読み出しを制御する記憶制御手段とを有し、同期信号生成手段は、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成するものである。
【００１０】
また撮像方法は、一定周波数のクロック信号を発生するクロック信号発生工程と、クロック信号を用いて同期信号の生成を行う同期信号生成工程と、同期信号生成手段で生成された同期信号を用いて撮像画像の画像信号を生成する画像信号生成工程と、画像信号生成工程で生成された画像信号のメモリへの書き込みと、該メモリからの画像信号の読み出しを行うメモリ制御工程を有し、同期信号生成工程では、１ラインのクロック数をライン毎に可変して所望のフレームレートの同期信号を生成するものである。
【００１１】
この発明においては、１ラインのクロック数をライン毎に可変して一定周波数のクロック信号から所望のフレームレートの同期信号が生成される。例えば、垂直方向のサイズがＰＶラインで、所望のフレームレートにおける１フレームがクロック数Ｃfcsであるとき、クロック数Ｃlc1＝floor(Ｃfcs／ＰＶ)であるラインをライン数ＰＶc1＝ＰＶ−（Ｃfcs％ＰＶ)、クロック数Ｃlc2＝floor(Ｃfcs／ＰＶ)＋１であるラインをライン数ＰＶc2＝（Ｃfcs％ＰＶ)それぞれ分散して設けることで、所望のフレームレートの同期信号が生成される。さらに、１フレームのクロック数をフレーム毎に可変して所望のフレームレートが切り換え可能とされる。例えば、クロック信号が周波数Ｃsであり所望のフレームレートがフレームレートＦＲであるとき、１フレームのクロック数Ｃfc1＝floor(Ｃs／ＦＲ)であるフレームのフレーム数ＦＮc1＝ＦＲ−（Ｃs％ＦＲ）に対し、１フレームのクロック数Ｃfc2＝floor(Ｃs／ＦＲ)＋１であるフレームをフレーム数ＦＮc2＝（Ｃs％ＦＲ）に分散して設けることで、所望のフレームレートの同期信号が生成される。メモリに画像信号を書き込むための第１の同期信号と、メモリから画像信号を読み出すための第２の同期信号の生成が行われるとき、第１の同期信号のフレームレートと第２の同期信号のフレームレートとの最大公約数の逆数で示される周期に基づき、第１および第２の同期信号のリセット動作が行われる。
【発明の効果】
【００１２】
この発明によれば、一定のクロック信号を用いて、１ラインのクロック数をライン毎に可変することにより所望のフレームレートの同期信号が生成される。このように、クロック周波数自体は固定した状態で、所望のフレームレートの同期信号を生成できることから、クロックの切り換えによるノイズの発生等を生ずることがない。また、実現できるフレームレートが限定されることがなく、フレームレートの自由度を高めることができる。
【００１３】
また、垂直方向のサイズがＰＶラインで、所望のフレームレートにおける１フレームがクロック数Ｃfcsであるとき、クロック数Ｃlc1＝floor(Ｃfcs／ＰＶ)であるラインをライン数ＰＶc1＝ＰＶ−（Ｃfcs％ＰＶ)、クロック数Ｃlc2＝floor(Ｃfcs／ＰＶ)＋１であるラインをライン数ＰＶc2＝（Ｃfcs％ＰＶ)それぞれ設けた同期信号が生成される。このため、１ライン当たりのクロック数の誤差を１クロック以内に納めることができるので、回路的負担を少なくできる。
【００１４】
また、１フレームのクロック数をフレーム毎に可変して所望のフレームレートを切り換え可能とし、クロック信号が周波数Ｃsであり所望のフレームレートがフレームレートＦＲであるとき、１フレームのクロック数Ｃfc1＝floor(Ｃs／ＦＲ)であるフレームのフレーム数ＦＮc1＝ＦＲ−（Ｃs％ＦＲ）に対し、１フレームのクロック数Ｃfc2＝floor(Ｃs／ＦＲ)＋１であるフレームをフレーム数ＦＮc2＝（Ｃs％ＦＲ）設けて、同期信号が生成される。このため、1フレーム当たりのクロック数の誤差を１クロック以内に納めて、ほぼ任意のフレームレートが実現できる。また、フレーム毎のクロック数の誤差が少ないので、映像に与える影響も小さい。さらに、クロック数の異なるラインやフレームが偏りなく分散して設けられるので、撮像画像に与える影響を更に少なくすることが可能となる。
【００１５】
また、メモリに画像信号を書き込むための第１の同期信号と、メモリから画像信号を読み出すための第２の同期信号が生成されて、第１の同期信号のフレームレートと第２の同期信号のフレームレートの最大公約数の逆数で示される周期に基づき、第１および第２の同期信号のリセット動作が行われるので、第１の同期信号を使用する回路系とを第２の同期信号を使用する回路系と最大公約数のフレームレート周期あるいはその整数倍の周期で同期させて動作させることができる。さらに、外部入力信号に従い同期信号をリセットすることができるので、撮像装置を複数台接続して使用する場合にも、各撮像装置を同期して動作させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照しながら、この発明の形態について説明する。図１は、撮像装置１０の構成を示している。
【００１７】
撮像部１１は、例えばＣＭＯＳ型やＣＣＤ型の固体撮像素子を用いて、撮像フレームレートの撮像信号を生成する。この撮像フレームレートは、撮像画像を記録媒体に記録するときの記録フレームレートや電子ビューファインダ表示画像の表示フレームレート以上のフレームレートとする。
【００１８】
図２は、例えばカラムアンプ方式のＣＭＯＳ型固体撮像素子を用いた撮像部１１の構成を示す図である。この撮像部１１は、例えば１クロックで４画素の画素信号を並列に出力することで、１クロックで１画素の画素信号を出力する撮像部に比べて、４倍の撮像フレームレートを実現する。
【００１９】
垂直走査制御回路１１１は、画素信号を読み出すラインの選択を行う。水平走査制御回路１１２は、画素列選択回路１１３を駆動して、画素信号を読み出す水平方向の画素位置の選択を行う。画素列選択回路１１３は、ライン方向に対して直交する方向の画素列に一方の端子を接続して他方の端子を出力アンプ１１４と接続したスイッチ１１３swで構成されている。
【００２０】
出力アンプ１１４は、１クロックで出力する画素信号の数に合わせて並列に設けるものとして、各出力アンプ１１４に画素列選択回路１１３のスイッチ１１３swを振り分けて接続する。例えば１クロックで４画素の画素信号を並列に出力するときには、４個の出力アンプ１１４-1〜１１４-4を並列に設ける。また、出力アンプ１１４-1には、「４Ｌ＋１（Ｌは０または正の整数）」番目に位置する画素列と接続されるスイッチ１１３sw-(4L+1)を接続する。同様に、出力アンプ１１４-2〜１１４-4には、「４Ｌ＋２」〜「４Ｌ＋４」番目に位置する画素列と接続されるスイッチ１１３sw-(4L+2)〜１１３sw-(4L+4)をそれぞれ接続する。
【００２１】
ここで、垂直走査制御回路１１１は、１ライン目の画素の画素信号読み出しを行い、水平走査制御回路１１２は、画素列選択回路１１３のスイッチ１１３sw-1〜１１３sw-4を同時にオン状態とする。このとき、出力アンプ１１４-1〜１１４-4からは、画素Ｐ(1,1)〜Ｐ(4,1)の画素信号Ｓp-(1,1)〜Ｓp-(4,1)が並列に出力される。水平走査制御回路１１２は、次のクロックで画素列選択回路１１３のスイッチ１１３sw-5〜１１３sw-8を同時にオン状態とする。このとき、出力アンプ１１４-1〜１１４-4からは、画素Ｐ(5,1)〜Ｐ(8,1)の画素信号Ｓp-(5,1)〜Ｓp-(8,1)が出力される。以下同様にして、４画素単位で画素信号を並列に繰り返し出力することで、１クロックで１画素の画素信号を出力する撮像部に比べて、４倍のフレームレートの画像信号ＳＡを出力できる。
【００２２】
前段処理部１３-1は、撮像部１１の出力アンプ１１４-1から出力された画像信号ＳＡ-1のゲイン調整や黒レベル調整を行ってＡ／Ｄ変換処理部１４-1に供給する。Ａ／Ｄ変換処理部１４-1は、前段処理部１３-1から供給された画像信号をディジタルの画像信号ＤＢ-1に変換してメモリ制御部１５に供給する。また、前段処理部１３-2〜１３-4およびＡ／Ｄ変換処理部１４-2〜１４-4も、前段処理部１３-1やＡ／Ｄ変換処理部１４-1と同様な処理を行い、得られたディジタルの画像信号ＤＢ-2〜ＤＢ-4をメモリ制御部１５に供給する。なお、Ａ／Ｄ変換処理部１４-1〜１４-4では、折り返し成分の除去を行うものとしても良い。また、前段処理部１３-1〜１３-4は、ゲイン調整や黒レベル調整の調整量をそれぞれの前段処理部で独立に制御可能とする。このように、調整量を独立に制御可能とすることで、撮像部１１から並列に出力される画像信号の信号レベルがばらつきを生じても、各画像信号をそれぞれ正しく調整できる。
【００２３】
メモリ制御部１５は、供給されたディジタルの画像信号ＤＢのメモリ１６への書き込みや、メモリ１６に記憶されている画像信号を読み出してマルチプレクサ１８に供給する制御を行う。この画像信号の書き込みや読み出しの制御は、同期系ブロック３１から供給された同期信号等を用いて行う。
【００２４】
図３は、メモリ制御部１５の構成を示している。メモリ制御部１５は、タイミング信号生成部１５１と制御情報レジスタ１５２と書込読出処理部１５３を有している。タイミング信号生成部１５１は、供給された画像信号ＤＢをメモリ１６に書き込んだり（以下メモリ１６に書き込まれている画像信号を画像信号ＤＣという）、メモリ１６に書き込まれている画像信号ＤＣを読み出して（以下メモリ１６から読み出した画像信号を画像信号ＤＤという）出力するための基準となるタイミング信号ＴＭを生成する。このタイミング信号ＴＭは、後述する同期系ブロック３１から供給されたクロック信号ＴＳ-ck1，ＴＳ-ck2や同期信号ＴＳ-m，ＴＳ-cに基づいて生成する。制御情報レジスタ１５２は、後述する動作制御部３５と接続されており、動作制御部３５から供給された制御情報ＥＣやメモリ１６の構成や書込読出処理部１５３の動作状態等に関する情報を保持する。
【００２５】
書込読出処理部１５３は、タイミング信号生成部１５１で生成されたタイミング信号ＴＭや制御情報レジスタ１５２に保持されている制御情報ＪＨに基づき、書込制御信号ＷＣや読出制御信号ＲＣを生成してメモリ１６に供給することで、メモリ１６の所望の領域に画像信号の書き込み、あるいはメモリ１６の所望の領域から画像信号を読み出す。
【００２６】
また、書込読出処理部１５３は、メモリ１６に書き込む画像信号やメモリ１６から読み出した画像信号を一時保持するバッファ（図示せず）を有している。このため、撮像フレームレートの画像信号ＤＢが供給されるタイミングと画像信号ＤＢをメモリ１６に書き込むタイミングが一致しなくとも、画像信号ＤＢがバッファに一時保持されることから、正しく画像信号ＤＢをメモリ１６に書き込むことができる。また、メモリ１６から画像信号を読み出して出力する場合も、読み出した画像信号がバッファに一時保持されることから、画像信号の読み出しを所望のフレームレートのタイミングで行うことができなくとも、所望のフレームレートの画像信号ＤＤとしてメモリ制御部１５から出力できる。例えば表示フレームレートや記録フレームレートで画像信号を出力できる。
【００２７】
このように、撮像画像の画像信号をメモリ１６に記憶させることで、メモリ制御部１５に供給された画像信号ＤＢのフレームレートとメモリ制御部１５から出力される画像信号ＤＤのフレームレートを独立したものとすることができる。
【００２８】
メモリ１６は、撮像フレームレートの高い画像信号を記憶したり、撮像フレームレートの画像信号をメモリ１６に書き込みながら、画像信号を読み出して所望のフレームレートで出力できるように、信号の書き込みや読み出しを高速に行うことができるメモリを用いて構成する。例えば、クロック信号の立ち上がりと立ち下がりの両方で信号の書き込みや読み出しを行うことができるＤＤＲＳＤＲＡＭ(Double Data Rate Synchronous Dynamic Random Access Memory)を用いて構成する。
【００２９】
マルチプレクサ１８は、メモリ１６から読み出した画像信号ＤＤ-1〜ＤＤ-4を時分割多重してフレーム単位の画像信号を生成する。ここで、撮像画像を表示するため表示フレームレートの画像信号を生成するようにメモリ１６から画像信号の読み出しがメモリ制御部１５によって行われたとき、マルチプレクサ１８は、生成したフレーム単位の画像信号を画像信号ＤＥとしてＶＦ用プロセス部２１に供給する。また、撮像画像を記録するため記録フレームレートの画像信号を生成するようにメモリ１６から画像信号の読み出しがメモリ制御部１５によって行われたとき、マルチプレクサ１８は、生成したフレーム単位の画像信号を画像信号ＤＦとして本線用プロセス部２３に供給する。
【００３０】
ＶＦ用プロセス部２１は、接続される電子ビューファインダ４１の能力に応じた画素数変換回路や、フォーカスを分かりやすくするためのエッジ強調処理回路、所定のビデオレベルの信号に目印を重畳するゼブラミックス回路、有効画枠などの領域情報を示すボックスカーソル表示回路等で構成されており、録画モードや録画待機状態であるスタンバイモードのとき、撮像者を手助けするための種々の処理を行う。ＶＦ用プロセス部２１は、画像信号ＤＥに対して上述の回路で種々の信号処理を行い、得られた表示信号ＤＧをＤ／Ａ変換器２２に供給する。Ｄ／Ａ変換器２２は、表示信号ＤＧをアナログの表示信号Ｖvfに変換して電子ビューファインダ４１に供給する。電子ビューファインダ４１は、供給された表示信号Ｖvfに基づいて撮像中の画像やメモリ１６に記憶されている撮像画像の表示等を行う。
【００３１】
本線用プロセス部２３は、露出制御のための検出回路や、画作りのためのエッジ強調処理回路、色を調整するためのリニアマトリクス回路、モニタガンマを補正するガンマ補正回路、記録装置４２で撮影画像を記録するためのインタフェースとしてのＹＣマトリクス処理回路等で構成されている。本線用プロセス部２３は、画像信号ＤＦに対して上述の回路で種々の信号処理を行い、得られた映像信号Ｖoutを記録装置４２に供給する。記録装置４２は、供給された映像信号Ｖoutをテープ状やディスク状等の記録媒体に記録する。
【００３２】
同期系ブロック３１は、図４に示すように、同期信号発生部３１１，３１２およびＰＬＬ回路３１３で構成されている。同期信号発生部３１１は、クロック信号ＴＳ-ck1と表示フレームレートや記録フレームレートの画像信号の生成および処理を行うための基準となる同期信号ＴＳ-mを発生させる。同期信号発生部３１２は、クロック信号ＴＳ-ck2と撮像フレームレートの画像信号の生成および処理を行うための基準となる同期信号ＴＳ-cを発生させる。ＰＬＬ回路３１３は、クロック信号ＴＳ-ck1や同期信号ＴＳ-cをクロック信号-ck2や同期信号ＴＳ-mに同期させるためのものである。同期系ブロック３１は、同期信号発生部３１１で生成したクロック信号ＴＳckや同期信号ＴＳ-mを、メモリ制御部１５およびメモリ制御部１５の後段に設けられたブロック等に供給する。また、同期信号発生部３１２で生成したクロック信号ＴＳ-ck2や同期信号ＴＳ-cを、メモリ制御部１５と駆動信号生成部３２およびメモリ制御部１５の前段の前段処理部１３やＡ／Ｄ変換処理部１４に供給する。
【００３３】
図５は同期信号発生部３１１の構成を示している。クロック信号発生部５０１は発振器を用いて構成されており、撮像装置１０の動作の基準となるクロック信号ＴＳ-ck1を生成して、パルス出力部５０２のＨカウンタ５０２cに供給する。
【００３４】
パルス出力部５０２のインタフェース部５０２ａは、動作制御部３５からの制御情報ＥＣを受け取り、この制御情報ＥＣに基づき、同期信号発生部３１１を構成する各部の動作設定を行う。リセットパルス発生部５０２ｂは、後述するＦカウンタ５０２ｇから供給されたフレームカウント値Ｕfcが初期値「０」とされたとき、あるいは外部から供給された同期信号ＴＳexに基づいてリセット信号ＳＲsを生成してＨカウンタ５０２ｃに供給する。
【００３５】
Ｈカウンタ５０２ｃは、供給されたクロック信号ＴＳ-ck1のクロック数をカウントして、クロックカウント値Ｕhcを水平同期信号発生部５０２ｄに供給する。また、クロックカウント値Ｕhcがインタフェース部５０２ａによって設定された指定クロック数となったときには、クロックカウント値Ｕhcをリセットして、水平リセット信号ＳＲhをＶカウンタ５０２ｅに供給する。さらに、後述する垂直同期信号発生部５０２ｆから供給されたラインカウント値ＵvcやＦカウンタ５０２ｇから供給されたフレームカウント値Ｕfcが更新されたとき、クロックカウント値Ｕhcをリセットする。
【００３６】
水平同期信号発生部５０２ｄは、Ｈカウンタ５０２ｃから供給されたクロックカウント値Ｕhcが、インタフェース部５０２ａによって設定されたカウント値となったとき、水平同期パルスを生成することで水平同期信号ＴＳ-mlを発生させる。
【００３７】
Ｖカウンタ５０２ｅは、水平リセット信号ＳＲhによってカウントアップを行い、ライン数を示すラインカウント値ＵvcをＨカウンタ５０２ｅと垂直同期信号発生部５０２ｆに供給する。また、ラインカウント値Ｕvcがインタフェース部５０２ａによって設定された指定ライン数となったときには、ラインカウント値Ｕvcをリセットして、垂直リセット信号ＳＲvをＦカウンタ５０２gに供給する。
【００３８】
垂直同期信号発生部５０２ｆは、Ｖカウンタ５０２ｅから供給されたラインカウント値Ｕvcが、インタフェース部５０２ａによって設定されたカウント値となったとき、垂直同期パルスを生成することで垂直同期信号ＴＳ-mfを発生させる。
【００３９】
Ｆカウンタ５０２ｇは、垂直リセット信号ＳＲvによってカウントアップを行い、フレーム数を示すフレームカウント値Ｕfcをリセットパルス発生部５０２ｂとＨカウンタ５０２ｃに供給する。また、フレームカウント値Ｕfcがインタフェース部５０２ａによって設定された指定フレーム数となったときには、フレームカウント値Ｕfcをリセットする。
【００４０】
なお、同期信号発生部３１１は、発生させた水平同期信号ＴＳ-mlと垂直同期信号ＴＳ-mfを同期信号ＴＳ-mとして出力する。また、同期信号発生部３１２も同期信号発生部３１１と同様に構成されており、クロック信号ＴＳ-ck2の出力や撮像フレームレートに対応した水平同期信号ＴＳ-clと垂直同期信号ＴＳ-cfを発生させて同期信号ＴＳ-cとして出力する処理を行う。
【００４１】
駆動信号生成部３２は、同期系ブロック３１の同期信号発生部３１２から供給されたクロック信号ＴＳ-ck2や同期信号ＴＳ-cに基づき駆動信号ＲＤを生成して撮像部１１に供給し、撮像フレームレートの画像信号ＳＡ（ＤＡ）を生成するように撮像部１１を駆動する。
【００４２】
動作制御部３５はＣＰＵ(Central Processing Unit)を用いて構成されており、この動作制御部３５に接続されたユーザインタフェース部３６からのユーザ操作に応じた操作信号ＰＳに基づき制御信号ＥＣを生成する。この生成した制御信号ＥＣを各部に供給することで、撮像装置をユーザ操作に応じて動作させる。例えば、動作モードが録画待機状態であるスタンバイモードとされたとき、動作制御部３５は、撮像部１１で撮像されている画像を電子ビューファインダ４１にリアルタイムに表示させて、フォーカスや露出の調整および画角の設定等を可能とする。また、動作モードが録画モードとされたときは、撮像部１１で撮像されている画像を記録装置４２に供給する。
【００４３】
次に撮像装置１０の動作について説明する。撮像装置１０は、撮像フレームレートの撮像画像をメモリに書き込み、メモリに書き込まれた撮像画像を異なるフレームレートで読み出し、電子ビューファインダ４１で撮像中の画像をリアルタイムに表示させる。また、撮像画像をメモリから読み出して記録フレームレートで記録装置４２に記録させる。このため、メモリ制御部１５における画像信号の読み出しや、メモリ制御部１５の後段に設けられている各部では、同期系ブロック３１の同期信号発生部３１１から供給された表示フレームレートや記録フレームレートの同期信号ＴＳ-m等に基づいて処理を行う。一方、撮像部１１や前段処理部１３、Ａ／Ｄ変換処理部１４や、メモリ制御部１５における画像信号の書き込みでは、同期系ブロック３１の同期信号発生部３１２から供給された撮像フレームレートの同期信号ＴＳ-c等に基づいて処理を行う。
【００４４】
ここで、撮像装置１０における撮像部１１の画素数をＰＨ（水平）×ＰＶ(垂直)、撮像フレームレートをＦＲc(フレーム／秒)、例えば表示フレームレートをＦＲd(フレーム／秒)として、クロック周波数Ｃs(Ｈｚ)を式(１）に示すように設定すると、画像信号ＤＥに基づく撮像画像ＫDEの１フレーム当たりのクロック数Ｃfdは、式（２）で示すことができる。また、撮像画像ＫDEの１ライン当たりのクロック数Ｃldは、式（３）で示すことができる。
Ｃs＝ＰＨ×ＰＶ×ＦＲd  ・・・（１）
Ｃfd＝Ｃs／ＦＲd        ・・・（２）
Ｃld＝Ｃfd／ＰＶ        ・・・（３）
【００４５】
また、上述のように画素信号の並列読み出しを行うことで、撮像フレームレートＦＲc(フレーム／秒)を表示フレームレートＦＲd(フレーム／秒)のｋ倍とすると、画像信号ＤＢに基づく撮像画像ＫDBの１フレーム当たりのクロック数Ｃfcは式（４）、撮像フレームレート撮像画像の１ライン当たりのクロック数Ｃlcは式（５）で示すことができる。
Ｃfc＝Ｃfd／ｋ          ・・・（４）
Ｃlc＝Ｃfc／ＰＶ        ・・・（５）
【００４６】
この撮像画像ＫDBにおける１フレーム当たりのクロック数Ｃfcや１ライン当たりのクロック数Ｃlcは、画像サイズや表示フレームレートおよび撮像フレームレートの値によっては小数点以下の値を有するものとなってしまう。
【００４７】
例えば、撮像部１１の画素数を「１６５０画素×１１２５画素(ライン)」、表示フレームレートＦＲdを「３０フレーム／秒」としたとき、クロック周波数Ｃsは「５５．６８７５ＭＨｚ」、撮像画像ＫDEの１フレーム当たりのクロック数Ｃfdは「１８５６２５０」、撮像画像ＫDEの１ライン当たりのクロック数Ｃldは「１６５０」となる。
【００４８】
ここで、画素信号を４画素分毎に並列読み出しを行い、撮像フレームレートＦＲcを表示フレームレートＦＲdの４倍である「１２０フレーム／秒」とすると、撮像画像ＫDBの１フレーム当たりのクロック数Ｃfcは「４６４０６２．５」、１ライン当たりのクロック数Ｃlcは「４１２．５」となってしまう。
【００４９】
このため、上述の式（４），（５）で算出される１フレーム当たりのクロック数Ｃfcや１ライン当たりのクロック数Ｃlcが小数点以下の値を有するような場合は、１ラインのクロック数をライン毎に可変したり、１フレームのクロック数をフレーム毎に可変することで、１フレーム当たりのクロック数や１ライン当たりのクロック数を整数化して、所望のフレームレートとする。
【００５０】
さらに、１フレーム内にクロック数の異なるラインを設けたり１フレームのクロック数を変える場合、ライン間やフレーム間でのクロック数差が大きいと、撮像画像に与える影響が大きくなってしまう。例えば同期信号を用いてシャッター期間を設定する場合、クロック数差が大きいと撮像素子の電荷蓄積時間も大きく変動してしまい、撮像画像の信号レベルが同じシャッター速度でも変化してしまうおそれがある。このため、ライン間やフレーム間でのクロック数差が小さくなるように１ラインや１フレームのクロック数を制御する。
【００５１】
次に、ライン間やフレーム間でのクロック数差を１クロックとして、所望の撮像フレームレートＦＲcの撮像画像を得る場合での同期系ブロック３１の動作について説明する。
【００５２】
同期系ブロック３１は、１フレーム当たりのクロック数を変える場合、クロック数の異なる第１のフレームと第２のフレームを設けて、１フレーム当たりのクロック数の整数化を行う。ここで、第１のフレームのクロック数Ｃfc1は式（６）に基づいて設定する。また、第２のフレームのクロック数Ｃfc2は式（７）に基づいて設定する。なお、式（６），（７）においてfloor(Ｃs／ＦＲc)は、ＣsをＦＲcで除算した結果の小数部分の切り捨てを示している。
Ｃfc1＝floor(Ｃs／ＦＲc)         ・・・（６）
Ｃfc2＝floor(Ｃs／ＦＲc)＋１     ・・・（７）
【００５３】
さらに、式（８）に示す第１のフレームのフレーム数ＦＮc1に対して、第２のフレームを式（９）に示すフレーム数ＦＮc2だけ設けて、撮像フレームレートＦＲcの垂直同期信号ＴＳ-cfを生成する。なお、式（８），（９）において(Ｃs％ＦＲc)は、ＣsをＦＲcで除算したときの剰余を示している。
ＦＮc1＝ＦＲc−（Ｃs％ＦＲc）    ・・・（８）
ＦＮc2＝（Ｃs％ＦＲc）           ・・・（９）
【００５４】
次に、１ライン当たりのクロック数を変える場合、同期系ブロック３１は、クロック数の異なる第１のラインと第２のラインを設けて、１ライン当たりのクロック数を整数化して水平同期信号ＴＳ-clを生成する。
【００５５】
第１のラインのクロック数Ｃlc1は、式（１０）に基づいて設定する。また、第２のラインのクロック数Ｃlc2は式（１１）に基づいて設定する。なお、「Ｃfcs」は、第１のフレームであるときＣfcs＝Ｃfc1とし、第２のフレームであるときＣfcs＝Ｃfc2とする。
Ｃlc1＝floor(Ｃfcs／ＰＶ)        ・・・（１０）
Ｃlc2＝floor(Ｃfcs／ＰＶ)＋１    ・・・（１１）
【００５６】
さらに、第１のラインは式（１２）に示すライン数ＰＶc1、第２のラインは式（１３）に示すライン数ＰＶc2で設けるものとする。
ＰＶc1＝ＰＶ−（Ｃfcs％ＰＶ）    ・・・（１２）
ＰＶc2＝（Ｃfcs％ＰＶ）          ・・・（１３）
【００５７】
また、同期系ブロック３１は、同期信号ＴＳ-cを同期信号ＴＳ-mに同期させる場合、撮像フレームレートＦＲcと表示フレームレートＦＲdの最大公約数を「Ｍgcd」とすると、同期信号ＴＳ-cの最短のリセット周期Ｒstcは式（１４）、同期信号ＴＳ-mのリセット周期Ｒstdは式（１５）に示すように設定する。
Ｒstc＝ＦＲc／Ｍgcd  ・・・（１４）
Ｒstd＝ＦＲd／Ｍgcd  ・・・（１５）
【００５８】
図６は、パルス出力部５０２の同期信号発生手順を示すフローチャートである。ステップＳＴ１でパルス出力部５０２は、リセット動作が行われたか否かを判別する。ここで、リセット動作が行われたときにはステップＳＴ２に進み、クロックカウント値Ｕhcとラインカウント値Ｕvcとフレームカウント値Ｕfcをリセットして初期値「０」に設定する。また、リセット動作が行われていないときはステップＳＴ３に進む。
【００５９】
ステップＳＴ３では、フレームカウント値Ｕfcがフレーム数ＦＮc2より小さいか否かを判別する。ここで、フレームカウント値Ｕfcがフレーム数ＦＮc2より小さいときにはステップＳＴ４に進み、フレームカウント値Ｕfcがフレーム数ＦＮc2より小さくないときにはステップＳＴ５に進む。
【００６０】
ステップＳＴ４では、フレームのクロック数Ｃfcを第２のフレームであるＣfc2としてステップＳＴ６に進む。また、ステップＳＴ５では、フレームのクロック数Ｃfcを第１のフレームであるＣfc1としてステップＳＴ６に進む。
【００６１】
ステップＳＴ６では、ラインカウント値Ｕvcがライン数ＰＶc2より小さいか否かを判別する。ここで、ラインカウント値Ｕvcがライン数ＰＶc2より小さいときにはステップＳＴ７に進み、ラインカウント値Ｕvcがライン数ＰＶc2より小さくないときにはステップＳＴ１０に進む。
【００６２】
ステップＳＴ７では、クロックカウント値Ｕhcがクロック数「Ｃlc2−１」以上であるか否かが判別される。ここで、クロックカウント値Ｕhcがクロック数「Ｃlc2−１」以上であるときはステップＳＴ８に進み、クロックカウント値Ｕhcがクロック数「Ｃlc2−１」以上でないときはステップＳＴ９に進む。
【００６３】
ステップＳＴ８では、クロックカウント値Ｕhcをリセットして初期値「０」に設定する。また、ラインカウント値Ｕvcに「１」を加算して新たなラインカウント値Ｕvcに設定してステップＳＴ１７に進む。また、ステップＳＴ９では、クロックカウント値Ｕhcに「１」を加算して新たなクロックカウント値Ｕhcに設定してステップＳＴ１７に進む。
【００６４】
ステップＳＴ６からステップＳＴ１０に進むと、ステップＳＴ１０では、クロックカウント値Ｕhcがクロック数「Ｃlc1−１」以上であるか否かが判別される。ここで、クロックカウント値Ｕhcがクロック数「Ｃlc1−１」以上であるときはステップＳＴ１１に進み、クロックカウント値Ｕhcがクロック数「Ｃlc1−１」以上でないときはステップＳＴ１６に進む。
【００６５】
ステップＳＴ１１では、ラインカウント値Ｕvcがライン数ＰＶより小さいか否かを判別する。ここで、ラインカウント値Ｕvcがライン数ＰＶより小さいときにはステップＳＴ１２に進み、ラインカウント値Ｕvcがライン数ＰＶより小さくないときにはステップＳＴ１３に進む。
【００６６】
ステップＳＴ１２では、クロックカウント値Ｕhcをリセットして初期値「０」に設定する。また、ラインカウント値Ｕvcに「１」を加算して新たなラインカウント値Ｕvcに設定してステップＳＴ１７に進む。
【００６７】
ステップＳＴ１３では、フレームカウント値Ｕfcがフレーム数ＦＲcより小さいか否かを判別する。ここで、フレームカウント値Ｕfcがフレーム数ＦＲcより小さいときにはステップＳＴ１４に進み、フレームカウント値Ｕfcがフレーム数ＦＲcより小さくないときにはステップＳＴ１５に進む。
【００６８】
ステップＳＴ１４では、クロックカウント値Ｕhcとラインカウント値Ｕvcをリセットして初期値「０」に設定してステップＳＴ１７に進む。また、ステップＳＴ１５では、クロックカウント値Ｕhcとラインカウント値Ｕvcとフレームカウント値Ｕfcをリセットとして初期値「０」に設定してステップＳＴ１７に進む。
【００６９】
ステップＳＴ１０からステップＳＴ１６に進むと、ステップＳＴ１６では、クロックカウント値Ｕhcに「１」を加算して新たなクロックカウント値Ｕhcに設定してステップＳＴ１７に進む。
【００７０】
ステップＳＴ１７では、クロックカウント値Ｕhcとラインカウント値Ｕvcとフレームカウント値Ｕfcに基づいて同期信号の生成を行いステップＳＴ１に戻る。すなわち、クロックカウント値Ｕhcが初期値「０」とされたときは、水平同期パルスの出力を行う。また、ラインカウント値Ｕvcが初期値「０」とされたときは、垂直同期パルスの出力を行う。なお、フレームカウント値Ｕfcが初期値「０」とされたときは、フレームシーケンスを初期化する。
【００７１】
ここで、上述のように、画像サイズを「１６５０画素×１１２５ライン」、表示フレームレートＦＲdを「３０フレーム／秒」、撮像フレームレートＦＲcを表示フレームレートＦＲdの４倍である「１２０フレーム／秒」とする場合について、図７を用いて具体的に説明する。この場合、同期信号発生部３１１，３１２で生成するクロック信号ＴＳ-ck1，ＴＳ-ck2のクロック周波数Ｃsは式（１）から「５５．６８７５ＭＨｚ」とする。
【００７２】
同期信号発生部３１２は、式（６）に基づき第１のフレームのクロック数Ｃfc1を「Ｃfc1＝４６４０６２クロック（clk)」、式（７）に基づき第２のフレームのクロック数Ｃfc2を「Ｃfc2＝４６４０６３clk」とする。
【００７３】
さらに、式（８）から求めた第１のフレームのフレーム数「ＦＮc1＝６０フレーム／秒」に対して、第２のフレームを式（９）から求めたフレーム数「ＦＮc2＝６０フレーム／秒」設けることで、１２０フレーム／秒である撮像フレームレートＦＲcとする。すなわち、１フレームのクロック数Ｃfc1が「４６４０６２clk」である第１のフレームと、１フレームのクロック数Ｃfc2が「４６４０６３clk」である第２のフレームを、１秒間にそれぞれ６０フレーム生成する。このように、１フレームのクロック数が１クロック分異なる２種類のフレームを混在させることにより、各フレームでは小数点以下のクロック数を用いることなく、フレームレートＦＲcが１２０フレーム／秒の同期信号ＴＳ-cを生成できる。
【００７４】
また、同期信号発生部３１２は、１フレームのクロック数Ｃfc1が「４６４０６２clk」である第１のフレームに対して、式（１０）から第１のラインのクロック数Ｃlc1を「Ｃlc1＝floor(４６４０６２／１１２５)＝４１２clk」、式（１１）から第２のラインのクロック数Ｃlc2を「Ｃlc2＝floor(４６４０６２／１１２５)＋１＝４１３clk」とする。
【００７５】
さらに、同期信号発生部３１２は、１ラインのクロック数Ｃlc1が「４１２clk」とされた第１のラインのライン数ＰＶc1を、式（１２）から「ＰＶc1＝１１２５−（４６４０６２％１１２５）＝５６３ライン(line)」とし、１ラインのクロック数Ｃlc2が「４１３clk」とされた第２のラインのライン数ＰＶc2を、式（１３）から「ＰＶc2＝（４６４０６２％１１２５）＝５６２line」とする。すなわち、１フレーム中にクロック数「４１２clk」である第１のラインを「５６３line」、およびクロック数「４１３clk」である第２のラインを「５６２line」生成する。このように、１ラインのクロック数が１クロック分異なる２種類のラインを混在させることにより、各ラインでは小数点以下のクロック数を用いることなく、１フレームのライン数が１１２５ラインである同期信号ＴＳ-cを生成できる。
【００７６】
１フレームのクロック数Ｃfc2が「４６４０６３clk」である第２のフレームにおいても、第１のフレームと同様にして、１フレーム中にクロック数「４１２clk」である第１のラインを「５６２line」、およびクロック数「４１３clk」である第２のラインを「５６３line」生成することにより、各ラインでは小数点以下のクロック数を用いることなく、１フレームのライン数が１１２５ラインである同期信号ＴＳ-cを生成できる。
【００７７】
また、撮像フレームレートＦＲcが１２０フレーム／秒で表示フレームレートＦＲdが３０フレーム／秒のときの最大公約数は「Ｍgcd＝３０」であることから、同期信号発生部３１２は、図８に示すように最大公約数の逆数で示される（１／３０）秒の周期に基づき、表示フレームレートＦＲdに同期してリセットを行うことで、垂直同期信号ＴＳ-cf(図８Ａ)を垂直同期信号ＴＳ-mf(図８Ｃ)，水平同期信号ＴＳ-cl(図８Ｂ)を水平同期信号ＴＳ-ml(図８Ｄ)にそれぞれ同期させることができる。なお、図８では、（１／３０）秒の周期でリセット動作を行うものとしたが、最大公約数の逆数で示される周期は最短のリセット周期であり、最大公約数の逆数で示される周期の整数倍の周期でリセット動作を行うもとしても同様の作用効果を得ることができる。
【００７８】
次に、撮像フレームレートＦＲcを例えば４２（フレーム／秒）とする場合、第１のフレームのクロック数Ｃfc1は式（６）から「Ｃfc1＝１３２５８９２」、第２のフレームのクロック数Ｃfc2は式（７）から「Ｃfc2＝１３２５８９３」となる。
【００７９】
ここで、式（８）から求めた第１のフレームのフレーム数「ＦＮc1＝６フレーム／秒」に対して、第２のフレームを式（９）から求めたフレーム数「ＦＮc2＝３６フレーム／秒」設けることで、４２フレーム／秒である撮像フレームレートＦＲcとする。すなわち、１秒間に、１フレームのクロック数Ｃfc1が「１３２５８９２クロック」である第１のフレームを６フレーム、および１フレームのクロック数Ｃfc2が「１３２５８９３クロック」である第２のフレームを３６フレーム生成することにより、各フレームでは小数点以下のクロック数を用いることなく、フレームレートＦＲcが４２フレーム／秒の同期信号ＴＳ-cを生成できる。
【００８０】
また、１フレームのクロック数Ｃfc1が「１３２５８９２クロック」である第１のフレームにおいて、第１のラインのクロック数Ｃlc1は式（１０）から「Ｃlc1＝floor(１３２５８９２／１１２５)＝１１７８」、第２のラインのクロック数Ｃlc2は式（１１）から「Ｃlc2＝floor(１３２５８９２／１１２５)＋１＝１１７９」となる。
【００８１】
さらに、１フレーム内に、１ラインのクロック数Ｃlc1が「１１７８クロック」である第１のラインのライン数ＰＶc1は、式（１２）から「ＰＶc1＝１１２５−（１３２５８９２％１１２５）＝４８３」、１ラインのクロック数Ｃlc2が「１１７９クロック」である第２のラインのライン数ＰＶc2は、式（１３）から「ＰＶc2＝（１３２５８９２％１１２５）＝６４２」となる。すなわち、１フレーム中にクロック数Ｃlc1＝１１７８である第１のラインを４８３ラインおよびクロック数Ｃlc2＝１１７９である第２のラインを６４２ライン生成することにより、各ラインでは小数点以下のクロック数を用いることなく、１フレームのライン数が１１２５ラインである同期信号ＴＳ-cを生成できる。
【００８２】
１フレームのクロック数Ｃfc2＝１３２５８９３である第２のフレームにおいても、第１のフレームと同様にして、１フレーム中にクロック数Ｃlc1＝１１７８である第１のラインを４８２ラインおよびクロック数Ｃlc2＝１１７９である第２のラインを６４３ライン生成することにより、各ラインでは小数点以下のクロック数を用いることなく、１フレームのライン数が１１２５ラインである同期信号ＴＳ-cを生成できる。
【００８３】
さらに、撮像フレームレートＦＲcが４２フレーム／秒で表示フレームレートＦＲdが３０フレーム／秒のときの最大公約数は「Ｍgcd＝６」であることから、最短で（１／６）秒毎すなわち式（１２），（１３）から同期信号ＴＳ-mは５フレーム毎、同期信号ＴＳ-cは７フレーム毎に同期してリセットを行えばそれぞれの同期信号を同期させることができる。
【００８４】
このように上述の形態によれば、クロック周波数自体は固定した状態で、所望のフレームレートの同期信号ＴＳ-cを生成できることから、同期信号ＴＳ-cに基づいて撮像動作を行うことで、クロックの切り換えによるノイズの発生等を生ずることがない所望のフレームレートの撮像画像ＫDBを生成できる。また、実現できるフレームレートが限定されることがなく、フレームレートの自由度を高めることができる。
【００８５】
さらに、１ライン当たりのクロック数の誤差を１クロック以内に納めることができるので、回路的負担を少なくできる。また、1フレーム当たりのクロック数の誤差を１クロック以内に納めて、ほぼ任意のフレームレートが実現できる。このとき、フレーム毎のクロック数の誤差が少ないので、映像に与える影響も小さい。
【００８６】
また、同期系ブロック３１は、クロック数の異なるラインやフレームが分散して設けられるように同期信号を生成して、クロック数の違いよる影響を少なくする。ここで、クロック数の異なるラインやフレームを分散して設ける場合、クロック数の異なるラインやフレームが偏らないように分散させる。例えば、ライン間のクロック数差がフレーム内で均等あるいは略均等となるように、クロック数の異なるラインをフレーム内に分散させるものとしたり、フレーム間のクロック数差が均等あるいは略均等となるように、クロック数の異なるフレームを設けて同期信号を生成する。このように、クロック数の異なるラインやフレームを分散させると、例えばクロック数の異なるラインやフレームを偏って設けた場合のように、ライン間やフレーム間のクロック数差が小さくともクロック数差が累積されて、位相が大きく変化してしまうことを防止できる。また、クロック数の違いによる影響を少なくできることから映像に与える影響も更に小さくすることも可能となる。
【００８７】
なお、上述の形態では、表示フレームレートＦＲdと画像サイズからクロック周波数を決定して、このクロック周波数を用いたときに撮像フレームレートＦＲcを所望のフレームレートとして撮像画像ＫDBを生成する場合について説明したが、撮像フレームレートＦＲcと画像サイズからクロック周波数を決定して、このクロック周波数を用いたときに表示フレームレートＦＲdを所望のフレームレートとすることも上述の形態と同様にして可能である。また、記録フレームレートと画像サイズからクロック周波数を決定して、このクロック周波数を用いたときに撮像フレームレートＦＲcが所望のフレームレートとなるように同期信号の発生を制御すれば、撮像画像を記録装置に記録する場合に、撮像画像ＫDBのフレームレートを切り換えながら、記録装置４２に供給する映像信号Ｖoutを予め定めた記録フレームレートで供給できる。
【００８８】
なお、上述の形態のフレームレートや画像サイズ等は、理解を容易とするために一例として示したものであり、上記フレームレートや画像サイズ等に限定されるものでないことは勿論である。
【産業上の利用可能性】
【００８９】
以上のように、本発明に係る同期信号発生装置とそれを用いた撮像装置およびその方法は、フレームレートを可変して撮像を行う場合に有用であり、自由度の高いフレームレートを簡便に実現するのに適している。
【図面の簡単な説明】
【００９０】
【図１】撮像装置の構成を示す図である。
【図２】撮像部の構成を示す図である。
【図３】メモリ制御部の構成を示す図である。
【図４】同期系ブロックの構成を示す図である。
【図５】同期信号発生部の構成を示す図である。
【図６】同期信号発生手順を示すフローチャートである。
【図７】同期信号発生部の動作を説明するための図である。
【図８】同期信号のリセット動作を説明するための図である。
【符号の説明】
【００９１】
１０・・・撮像装置、１１・・・撮像部、１３・・・前段処理部、１４・・・Ａ／Ｄ変換処理部、１５・・・メモリ制御部、１６・・・メモリ、１８・・・マルチプレクサ、２１・・・ＶＦ用プロセス部、２２・・・Ｄ／Ａ変換器、２３・・・本線用プロセス部、３１・・・同期系ブロック、３２・・・駆動信号生成部、３５・・・動作制御部、３６・・・ユーザインタフェース部、４１・・・電子ビューファインダ、４２・・・記録装置、１１１・・・垂直走査制御回路、１１２・・・水平走査制御回路、１１３・・・画素列選択回路、１１３sw・・・スイッチ、１１４・・・出力アンプ、１５１・・・タイミング信号生成部、１５２・・・制御情報レジスタ、１５３・・・書込読出処理部、３１１，３１２・・・同期信号発生部、３１３・・・ＰＬＬ回路、５０１・・・クロック信号発生部、５０２・・・パルス出力部、５０２ａ・・・インタフェース部、５０２ｂ・・・リセットパルス発生部、５０２ｃ・・・Ｈカウンタ、５０２ｄ・・・水平同期信号発生部、５０２ｅ・・・Ｖカウンタ、５０２ｆ・・・垂直同期信号発生部、５０２ｇ・・・Ｆカウンタ
【図１】
2006157151.tif 000003
【図２】
2006157151.tif 000004
【図３】
2006157151.tif 000005
【図４】
2006157151.tif 000006
【図５】
2006157151.tif 000007
【図６】
2006157151.tif 000008
【図７】
2006157151.tif 000009
【図８】
2006157151.tif 000010