(57)【要約】  【課題】  本発明は、電源電圧の使用範囲を拡げても、ＭＯＳトランジスタの耐圧破壊を防ぐことが可能な半導体集積回路装置を提供することを目的とする。  【解決手段】  ＭＯＳトランジスタＭ１の寄生ダイオードＤｘ１による逆流電流を防ぐための寄生ダイオードＤｘ２を備えたＭＯＳトランジスタＭ２を備えるとともに、逆バイアス印加時にＭＯＳトランジスタＭ２をＯＦＦする電圧設定回路１と、逆バイアス時に電圧設定回路１に逆流電流が流れることを防ぐ逆流防止素子２とを備える。又、通常動作時には、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧に応じてＭＯＳトランジスタＭ２の耐圧範囲内となる直流電圧をゲートに供給する。【選択図】      図１
2006157937.tif 000002
【特許請求の範囲】
【請求項１】
第１バックゲート領域と、ソース領域及びドレイン領域の一方となるとともに前記第１バックゲート領域と接続される第１導電領域と、ソース領域及びドレイン領域の他方となる第２導電領域と、を有する第１ＭＯＳトランジスタを備える半導体集積回路装置において、
前記第１ＭＯＳトランジスタの前記第１バックゲート領域と前記第１導電領域に接続された第２バックゲート領域と、ソース領域及びドレイン領域の一方となるとともに前記第２バックゲート領域と接続される第３導電領域と、ソース領域及びドレイン領域の他方となるとともに第１直流電圧が印加される第４導電領域と、を有する第２ＭＯＳトランジスタと、
該第２ＭＯＳトランジスタのゲートに供給する第２直流電圧を設定する電圧設定回路と、
前記第１直流電圧と同一の電源電圧より生成される第３直流電圧が印加されるとともに、前記電圧設定回路に接続して前記電圧設定回路における逆流を阻止する逆流防止素子と、
を備え、
前記電圧設定回路において、前記第１直流電圧を基準として前記第２ＭＯＳトランジスタの耐圧範囲内となる直流電圧を、前記第２直流電圧とすることを特徴とする半導体集積回路装置。
【請求項２】
前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタが同一極性であることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記逆流防止素子がダイオードであることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
【請求項４】
前記電圧設定回路が分圧抵抗により構成されることを特徴とする請求項１〜請求項３のいずれかに記載の半導体集積回路装置。
【請求項５】
前記第１ＭＯＳトランジスタの前記第２導電領域の電圧と基準電圧を比較した値を前記第１ＭＯＳトランジスタのゲートに出力する帰還回路を備えることを特徴とする請求項１〜請求項４のいずれかに記載の半導体集積回路装置。
【請求項６】
前記第１ＭＯＳトランジスタの前記第２導電領域に、負荷が接続されるとともに、
前記第１ＭＯＳトランジスタの前記第１バックゲート領域と第２導電領域との間に第１寄生ダイオードが構成され、前記第２ＭＯＳトランジスタの前記第２バックゲート領域と第４導電領域との間に第２寄生ダイオードが構成されることを特徴とする請求項１〜請求項５のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタを使用する半導体集積回路装置に関するもので、特に、ＭＯＳトランジスタにおける逆流電流の発生を防ぐための構成を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路装置において、図４（ａ）のようにＰ型拡散層１２とバックゲートに電源電圧Ｖｄｄが印加されたＰチャネルのＭＯＳトランジスタＭ１が設けられるものがある。このＭＯＳトランジスタＭ１は、図４（ｂ）のように、Ｐ型拡散層１１，１２と、Ｎ型拡散層１４によるバックゲートと、Ｎ型ウェル層１０の表面に絶縁膜１３を介して設けられるゲートとを備え、Ｐ型拡散層１１とＮ型ウェル層１０及びバックゲートのＮ型拡散層１４とによってＰＮ接合の寄生ダイオードＤｘが構成される。
【０００３】
よって、ＭＯＳトランジスタＭ１に逆バイアスがかかったとき、Ｐ型拡散層１１から寄生ダイオードＤｘを介してＰ型拡散層１２及びバックゲートとなるＮ型拡散層１４に逆流電流が流れる。このような逆流電流の発生を防ぐために、図４（ｃ）のように、ＭＯＳトランジスタＭ１のＰ型拡散層１２及びバックゲートと電源電圧Ｖｄｄとの間にアノードに電源電圧Ｖｄｄが印加されたダイオードＤａを設けることがある。しかしながら、このように逆流防止用にダイオードＤａを設けた場合、このダイオードＤａによる電圧損失が生じるという問題がある。
【０００４】
このような逆流防止用のダイオードのように電圧損失を生じることなく、逆流電流を防ぐことができる出力段回路が、従来技術として提案されている（特許文献１参照）。この特許文献１における出力段回路は、ＰチャネルのＭＯＳトランジスタのソース及びバックゲートと電源電圧との間にスイッチを設け、電源電圧監視回路で電源電圧低下を確認するとスイッチをＯＦＦとすることで、逆流を防ぐ構成としている。
【特許文献１】特開平１０−３４１１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１による逆流防止用に設けられた電源電圧監視回路は、インバータ又はＮＡＮＤゲートによって構成され、通常動作を行うときは、スイッチとなるＰチャネルのＭＯＳトランジスタのゲートに電源電圧監視回路より接地電圧が印加されることでＯＮとしている。このように、スイッチとなるＰチャネルのＭＯＳトランジスタのゲートに接地電圧が印加された状態で使用されるため、このスイッチとなるＰチャネルのＭＯＳトランジスタにおける耐圧破壊を招きやすい構成となっている。よって、このような耐圧破壊を防ぐためには、耐圧電圧を超えないように、電源電圧Ｖｄｄを設定する必要があり、その使用範囲が制限されてしまう。
【０００６】
このような問題を鑑みて、本発明は、電源電圧の使用範囲を拡げても、ＭＯＳトランジスタの耐圧破壊を防ぐことが可能な半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明の半導体集積回路装置は、第１バックゲート領域と、ソース領域及びドレイン領域の一方となるとともに前記第１バックゲート領域と接続される第１導電領域と、ソース領域及びドレイン領域の他方となる第２導電領域と、を有する第１ＭＯＳトランジスタを備える半導体集積回路装置において、前記第１ＭＯＳトランジスタの前記第１バックゲート領域と前記第１導電領域に接続された第２バックゲート領域と、ソース領域及びドレイン領域の一方となるとともに前記第２バックゲート領域と接続される第３導電領域と、ソース領域及びドレイン領域の他方となるとともに第１直流電圧が印加される第４導電領域と、を有する第２ＭＯＳトランジスタと、該第２ＭＯＳトランジスタのゲートに供給する第２直流電圧を設定する電圧設定回路と、前記第１直流電圧と同一の電源電圧より生成される第３直流電圧が印加されるとともに、前記電圧設定回路に接続して前記電圧設定回路における逆流を阻止する逆流防止素子と、を備え、前記電圧設定回路において、前記第１直流電圧を基準として前記第２ＭＯＳトランジスタの耐圧範囲内となる直流電圧を、前記第２直流電圧とすることを特徴とする。
【０００８】
この構成によると、逆バイアス印加時には、前記逆流防止素子により前記電圧設定回路に逆流電流が流れることが阻止されて、前記電圧設定回路より前記第２ＭＯＳトランジスタの駆動範囲の電圧が出力されず、前記第２ＭＯＳトランジスタがＯＦＦとなる。又、前記第２直流電圧が前記第２ＭＯＳトランジスタの耐圧範囲内となるように調整されるため、前記第２直流電圧が前記第２ＭＯＳトランジスタに印加される電圧に応じた電圧とされて、前記第２ＭＯＳトランジスタの耐圧破壊を防ぐことができる。
【０００９】
このような半導体集積回路装置において、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタを同一極性のトランジスタとし、第２ＭＯＳトランジスタ内に構成される寄生ダイオードによって、第１ＭＯＳトランジスタに構成される寄生ダイオードによる逆流電流の発生を防ぐことができる。
【００１０】
又、前記逆流防止素子がダイオードであり、当該ダイオードが逆バイアス時に電流が流れないように接続される。更に、前記電圧設定回路が分圧抵抗により構成され、当該分圧抵抗の抵抗値が調整されることによって、前記分圧抵抗により発生する分圧電圧が前記第２直流電圧として前記第２ＭＯＳトランジスタのゲートに出力される。
【００１１】
このような半導体集積回路装置において、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタを、耐圧を通常よりも広くしたＭＯＳ構造としても構わない。又、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタを、ＰチャネルのＭＯＳトランジスタとしても構わない。
【００１２】
又、本発明の半導体集積回路装置は、バックゲートと第１Ｐ型拡散層と第２Ｐ型拡散層を備えるとともに、前記バックゲートと前記第１Ｐ型拡散層が接続されたＰチャネルの第１ＭＯＳトランジスタを備える半導体集積回路装置において、前記第１ＭＯＳトランジスタのバックゲートと第１Ｐ型拡散層にバックゲート及び第３Ｐ型拡散層が接続されるとともに第４Ｐ型拡散層に第１直流電圧が印加されるＰチャネルの第２ＭＯＳトランジスタと、一端が接地されるとともにその分圧電圧を前記第２ＭＯＳトランジスタのゲートに第２直流電圧として供給する分圧抵抗回路と、第３直流電圧がアノードに印加されるとともにカソードが前記分圧抵抗回路の他端に接続されるダイオードと、を備え、前記分圧抵抗回路からの前記第２直流電圧を、前記第１直流電圧を基準として前記第２ＭＯＳトランジスタの耐圧範囲内の電圧とすることを特徴とする。
【発明の効果】
【００１３】
本発明によると、第２ＭＯＳトランジスタによって構成される寄生ダイオードによって逆バイアス印加時に第１ＭＯＳトランジスタによって構成される寄生ダイオードによる逆流電流を防ぐことができる。又、逆バイアス印加時に逆流電流防止素子により電圧設定回路における逆流電流を防止することができるので、第２ＭＯＳトランジスタをＯＦＦとして、半導体集積回路装置の動作に逆流電流が流れ込むことを防ぐことができる。更に、電圧設定回路で第２ＭＯＳトランジスタの耐圧範囲内の第２直流電圧を第２ＭＯＳトランジスタに与えるため、第１及び第２ＭＯＳトランジスタの耐圧破壊を防ぐことができる。又、この第２直流電圧が電源電圧により調整することが可能なため、電源電圧の高低にかかわらず、第１及び第２ＭＯＳトランジスタの耐圧破壊を防ぐことができる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態を、図面を参照して以下に説明する。図１は、本実施形態の半導体集積回路装置の内部構成を示す回路ブロック図である。
【００１５】
図１の半導体集積回路装置は、ＤＭＯＳ構造のＰチャネルのＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ１のゲートに出力端子が接続されたオペアンプＡと、ＭＯＳトランジスタＭ１の導電端子７ｘ及びバックゲートに導電端子７ｙ及びバックゲートが接続されたＭＯＳトランジスタＭ２と、ＭＯＳトランジスタＭ２のゲートに所定の電圧Ｖｘを印加する電圧設定回路１と、電圧設定回路１からの逆流電流を防ぐための逆流防止用素子２と、を備え、ＭＯＳトランジスタＭ１の導電端子６ｘに現れる電圧を出力電圧として外部の負荷に供給する。
【００１６】
又、逆流防止用素子２に電源電圧Ｖｄｄが供給されるとともに、ＭＯＳトランジスタＭ２の導電端子６ｙに電源電圧Ｖｄｄが供給され、オペアンプＡの非反転入力端子にはＭＯＳトランジスタＭ１の導電端子６ｘが接続されるとともに反転入力端子に電圧Ｖｒｅｆが印加される。又、ＭＯＳトランジスタＭ１において、導電端子６ｘからバックゲートに対して寄生ダイオードＤｘ１が構成されるとともに、ＭＯＳトランジスタＭ２において、導電端子６ｙからバックゲートに対して寄生ダイオードＤｘ２が構成される。この寄生ダイオードＤｘ１，Ｄｘ２のカソード同士が接続された状態となる。
【００１７】
このような半導体集積回路装置において、図２のように、逆流防止用素子２をアノードに電源電圧Ｖｄｄが印加されたダイオードＤ１で構成するとともに、電圧設定回路１を分圧抵抗Ｒ１，Ｒ２で構成する。このとき、電圧設定回路１において、抵抗Ｒ１の一端が接地されるとともに、抵抗Ｒ２の一端がダイオードＤ１のカソードに接続され、抵抗Ｒ１，Ｒ２の接続ノードがＭＯＳトランジスタＭ２のゲートに接続される。
【００１８】
又、ＭＯＳトランジスタＭ１，Ｍ２はそれぞれ、図３の模式的な断面図に示されるようなＤＭＯＳ構造のＭＯＳトランジスタである。即ち、ＭＯＳトランジスタＭ１が、Ｐ型の半導体基板４上に形成されたＮ型ウェル層５に構成されるＰ型拡散層６ａ（図１及び図２の導電端子６ｘに相当する）と、同様にＮ型ウェル層５に構成されるＰ型拡散層７ａ，７ｂ（図１及び図２の導電端子７ｘに相当する）とを備え、Ｐ型拡散層６ａ，７ａの間のＮ型ウェル層５表面を覆うように形成された絶縁膜８を介してゲートが形成される。又、Ｐ型拡散層７ａ，７ｂに挟まれた部分に形成されるＮ型拡散層９ａにバックゲートが形成され、Ｐ型拡散層７ａ，７ｂと電気的に接続される。このように構成されるとき、Ｐ型拡散層７ａ，７ｂは同一層であり、バックゲートとなるＮ型拡散層９ａを囲むように形成される。
【００１９】
又、ＭＯＳトランジスタＭ２が、Ｎ型ウェル層５に構成されるＰ型拡散層６ｂ（図１及び図２の導電端子６ｙに相当する）及びＰ型拡散層７ｃ，７ｄ（図１及び図２の導電端子７ｙに相当する）とを備え、Ｐ型拡散層６ｂ，７ｃの間のＮ型ウェル層５表面を覆うように形成された絶縁膜８を介してゲートが形成される。又、Ｐ型拡散層７ｃ，７ｄに挟まれた部分に形成されるＮ型拡散層９ｂにバックゲートが形成され、Ｐ型拡散層７ｃ，７ｄと電気的に接続される。このように構成されるとき、Ｐ型拡散層７ｃ，７ｄは同一層であり、バックゲートとなるＮ型拡散層９ｂを囲むように形成される。
【００２０】
このように構成される半導体集積回路装置が通常動作を行っているとき、ＭＯＳトランジスタＭ２のゲートに電圧設定回路１から電圧Ｖｘが印加されてＭＯＳトランジスタＭ２がＯＮとされる。このとき、電圧設定回路１では、抵抗Ｒ１，Ｒ２の値を調整することにより、その分圧電圧となる電圧Ｖｘが、電源電圧Ｖｄｄとの電圧差がＭＯＳトランジスタＭ２のゲート及び導電端子７ｙ間の閾値電圧Ｖｔｈより大きい値で、ＭＯＳトランジスタＭ２の耐圧破壊電圧ＶＢより低い値となるように調整される。即ち、分圧電圧Ｖｘは、０≦Ｖｘ＜Ｖｄｄ−Ｖｔｈ及びＶｄｄ−Ｖｘ＜ＶＢの関係を満たす値とする。
【００２１】
このように、ＭＯＳトランジスタＭ２がＯＮすると、ＭＯＳトランジスタＭ１の導電端子７ｘ及びバックゲートには、電源電圧ＶｄｄからＭＯＳトランジスタＭ２のＯＮ抵抗により電圧降下した分の電圧が印加される。又、ＭＯＳトランジスタＭ１がオペアンプＡにより制御されて、ＭＯＳトランジスタＭ１の導電端子６ｘに現れる電圧を出力電圧として出力する。又、オペアンプＡでは、ＭＯＳトランジスタＭ１の導電端子６ｘに現れる電圧を基準電圧Ｖｒｅｆと比較することで、一定となるようにＭＯＳトランジスタＭ１のゲート電圧を制御する。
【００２２】
このとき、ＭＯＳトランジスタＭ２のＯＮ抵抗は、０．１[Ω]より低い値にしておけば、ＭＯＳトランジスタＭ２に５[Ａ]のような大きな電流が流れても、その電圧降下が０．５[Ｖ]であり、図４（ａ）におけるダイオードＤａによる電圧降下０．７[Ｖ]よりも低い値とすることができる。
【００２３】
又、このような半導体集積回路装置に誤って逆バイアスが印加され、電源電圧Ｖｄｄが接地電圧より低くなったとしても、まず、逆流防止素子２であるダイオードＤ１により電流が流れないため、電圧設定回路１に接地電圧側から電流が流れ込むことが防がれる。よって、抵抗Ｒ１，Ｒ２の接続ノードには接地電圧が現れて、この接地電圧が電圧設定回路１からの出力電圧Ｖｘとして、ＭＯＳトランジスタＭ２のゲートに与えられる。
【００２４】
このとき、ＭＯＳトランジスタＭ２の導電端子６ｙにも逆バイアスのため接地電圧より低い電圧となる電源電圧Ｖｄｄが印加されることとなる。そのため、ＭＯＳトランジスタＭ１，Ｍ２はＯＦＦのままとなる。このとき、ＭＯＳトランジスタＭ１に寄生ダイオードＤｘ１が構成されているが、ＭＯＳトランジスタＭ２に構成される寄生ダイオードＤｘ２によりＭＯＳトランジスタＭ２の導電端子７ｙ及びバックゲートから導電端子６ｙへ流れ込むことが防がれている。よって、寄生ダイオードＤｘ１を流れる逆流電流が防がれる。
【００２５】
このように構成することによって、ＭＯＳトランジスタＭ２を動作させるとき、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電源電圧の電圧値に応じて、ＭＯＳトランジスタＭ２が耐圧破壊されないような電圧がゲートに印加されるように、電圧設定回路１で調整することができる。即ち、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電源電圧が高くなるときは、ＭＯＳトランジスタＭ２のゲートに与える電圧が高くなるように、又、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電源電圧が低くなるときは、ＭＯＳトランジスタＭ２のゲートに与える電圧も低くなるように、電圧設定回路１で調整される。
【００２６】
尚、本実施形態では、逆流防止素子２に印加する電圧とＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧値を同一の電圧値Ｖｄｄとしたが、同じ電源電圧である必要はなく、逆流防止素子２に印加する電圧とＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧を異なる電圧値としても構わない。このとき、同一の電源電圧Ｖｄｄが供給されるとともに、電圧Ｖｄｄ１，Ｖｄｄ２に変圧して逆流防止素子２のアノード側及びＭＯＳトランジスタＭ２の導電端子６ｙそれぞれに供給するレギュレータを設けるようにしても構わない。又、逆流防止素子２として、複数のダイオード、又は、ダイオード接続されたトランジスタにより構成しても構わない。
【図面の簡単な説明】
【００２７】
【図１】は、本発明の半導体集積回路装置の構成を示すブロック回路図である。
【図２】は、図１の詳細な回路構成例を示す回路図である。
【図３】は、ＤＭＯＳ構造のＭＯＳトランジスタの構成を示す断面図である。
【図４】は、従来の半導体集積回路装置の構成を示す図である。
【符号の説明】
【００２８】
１    電圧設定回路
２    逆流防止素子
【図１】
2006157937.tif 000003
【図２】
2006157937.tif 000004
【図３】
2006157937.tif 000005
【図４】
2006157937.tif 000006