(57)【要約】【課題】ＥＬトランジスタ製造工程を単純化することができる液晶表示装置及びその製造方法を提供する。【解決手段】本発明による液晶表示装置は、アクティブ層、前記アクティブ層がゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極と、前記画素電極上に形成された有機発光層及び前記有機発光層上の共通電極を含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出される。【選択図】図２
2006190640.tif 000002
【特許請求の範囲】
【請求項１】
アクティブ層、前記アクティブ層がゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、
前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極と、
前記画素電極上に形成された有機発光層と、
前記有機発光層上の共通電極と
を含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出される
ことを特徴とする液晶表示装置。
【請求項２】
前記層間絶縁膜上に形成され、前記ソース電極と接続される電源ライン及び前記電源ラインとの重畳によりストレージキャパシタを形成するストレージ下部電極をさらに含む
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ストレージ下部電極が前記ゲート絶縁膜及び層間絶縁膜を介して前記電源ラインと重畳される
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記ストレージ下部電極は不純物が注入されたアクティブ層に形成される
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記第１透過ホールを通じて露出された前記画素電極の一部を露出する第２透過ホールを備える第２絶縁膜をさらに含み、
前記有機発光層が前記第１透過ホールによって露出された画素電極の一部上に形成される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記ドレイン電極が前記第１透過ホールの側面を通じて前記画素電極と接続される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記層間絶縁膜が前記画素電極の一部と重畳される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記層間絶縁膜によって重畳された前記画素電極の一部が前記第１透明導電層と第２金属層とを含む
ことを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記画素電極の二重層構造は金属層が透明導電層上に形成される構造で形成される
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記層間絶縁膜を介して互いに交差するゲートライン及びデータラインと、
前記ゲートラインと接続されたゲート電極、前記データラインと接続されたソース電極、前記薄膜トランジスタのゲート電極と接続されたドレイン電極及び前記ソース電極とドレイン電極の間にチャンネルを形成するアクティブ層を含む第２薄膜トランジスタとをさらに含む
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項１１】
前記ストレージ下部電極が前記第２薄膜トランジスタのアクティブ層と接続される
ことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
基板上にアクティブ層を形成する段階と、
前記アクティブ層上にゲート絶縁膜を形成する段階と、
前記アクティブ層と重畳されたゲート電極と、画素電極とを含む二重層パターンを形成する段階と、
前記アクティブ層内に不純物を注入してソース領域及びドレイン領域を形成する段階と、
前記二重層パターン上に層間絶縁膜を形成する段階と、
前記ソース領域とドレイン領域とを露出させる第１及び第２コンタクトホールを形成する段階と、
前記画素電極の透明導電層を露出させる第１透過ホールを形成する段階と、
前記アクティブ層の前記ソース領域及びドレイン領域と接続されたソース電極及びドレイン電極を前記層間絶縁膜上に形成する段階と、
前記ソース電極と前記ドレイン電極及び前記画素電極上に第２絶縁膜を形成する段階と、
前記第１透過ホールを通じて露出された前記画素電極を露出させる第２透過ホールを形成する段階と、
前記第２透過ホールを通じて露出された前記画素電極上に有機発光層を形成する段階と、
前記有機発光層及び前記第２絶縁膜上に共通電極を形成する段階と
を含む
ことを特徴とする液晶表示装置の製造方法。
【請求項１３】
前記ソース電極と接続される前記層間絶縁膜上に電源ラインを形成する段階をさらに含む
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
前記基板上に前記ストレージ下部電極を形成する段階をさらに含む
ことを特徴とする請求項１３に記載の液晶表示装置の製造方法。
【請求項１５】
前記ストレージ下部電極は不純物が注入されたアクティブ層で形成される
ことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項１６】
前記ソース領域及びドレイン領域は前記ゲート電極をマスクとして前記アクティブ層内に前記不純物を注入して形成される
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１７】
前記第１透過ホールを形成する段階は、前記層間絶縁膜をパターニングして前記第１透過ホールを形成する段階及び前記第１透過ホールを通じて露出された前記画素電極の上部導電層をエッチングする段階を含む
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１８】
前記層間絶縁膜が前記画素電極の前記上部導電層の一部と重畳する
ことを特徴とする請求項１７に記載の液晶表示装置の製造方法。
【請求項１９】
前記画素電極の前記二重層構造は、第１透明導電層と前記第１透明導電層上に形成された第２金属層とを含む
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２０】
前記基板と前記アクティブ層との間にバッファ膜を形成する段階をさらに含む
ことを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項２１】
前記層間絶縁膜を介して互いに交差するゲートライン及びデータラインを形成する段階と、
前記ゲートラインと接続されたゲート電極と、前記データラインと接続されたソース電極と、前記薄膜トランジスタのゲート電極と接続されたドレイン電極及び前記ソース電極とドレイン電極との間にチャンネルを形成するアクティブ層とを備える第２薄膜トランジスタを形成する段階とをさらに含む
ことを特徴とする請求項１４に記載の液晶表示装置の製造方法。
【請求項２２】
前記ストレージ下部電極が前記第２薄膜トランジスタのアクティブ層と接続される
ことを特徴とする請求項２１に記載の液晶表示装置の製造方法。
【請求項２３】
アクティブ層、前記アクティブ層がゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタを形成する段階と、
前記ゲート絶縁膜上に形成される第１透明導電層及び第２透明導電層を含む二重層構造の画素電極を形成する段階と、
前記画素電極の一部上に有機発光層を形成する段階及び前記有機発光層上に共通電極を形成する段階と
を含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出される
ことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロルミネセンス（Electro-Luminescence：以下‘ＥＬ’と称す）表示パネルに関し、特に、工程を単純化することができるＥＬ表示パネルの薄膜トランジスタアレイ及びその製造方法に関する。
【背景技術】
【０００２】
表示装置として、陰極線管の問題点である重量と体積を低減することができる各種平板表示装置が現れている。このような平板表示装置としては、液晶ディスプレイ、電界放出ディスプレイ（Field Emission Display）、プラズマディスプレイパネル（Plasma Display Panel）及びエレクトロルミネセンス（Electro-Luminescence：以下‘ＥＬ’と称する）表示パネル等がある。
【０００３】
これらの中、ＥＬ表示パネルは、電子と正孔との再結合によって蛍光体を発光させる自発光素子を用いたものであって、その蛍光体で無機化合物を使用しる無機ＥＬと有機化合物を使用しる有機ＥＬとで対別される。このようなＥＬ表示パネルは、低電圧駆動、自己発光、薄膜型、広い視野角、速い応答速度、高いコントラスト等多くの利点を有していることから次世代表示装置として期待を集めている。
【０００４】
有機ＥＬ素子は、通常、陰極と陽極との間に積層された電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層で構成される。このような有機ＥＬ素子においては、陽極と陰極との間に所定の電圧を印加する場合、陰極から発生された電子が電子注入層及び電子輸送層を通じて発光層の方に移動し、両極から発生された正孔が正孔注入層及び正孔輸送層を通じて発光層の方に移動する。従って、発光層においては、電子輸送層と正孔輸送層から供給された電子と正孔との再結合によって光が放出される。
【０００５】
このような有機ＥＬ素子を利用するアクティブマトリクスＥＬ表示パネルは、図１に示されたように、ゲートラインＧＬとデータラインＤＬとの交差により定義された領域に各々配列された画素２８を備える画素マトリクス２０と、画素マトリクス２０のゲートラインＧＬを駆動するゲートドライバー２２と、画素マトリクス２０のデータラインＤＬを駆動するデータドライバー２４とを備える。
【０００６】
ゲートドライバー２２は、スキャンパルスを供給してゲートラインＧＬを順次に駆動する。データドライバー２４は、スキャンパルスが供給されるたびにデータ信号をデータラインＤＬに供給する。
【０００７】
画素２８の各々はゲートラインＧＬにスキャンパルスが供給される際、データラインＤＬからデータ信号の供給を受け、そのデータ信号に相応する光を発生させる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上述した従来の有機ＥＬ表示パネルにおいて、薄膜トランジスタ基板は半導体工程を含む複数のマスク工程によって形成されることからその製造工程が複雑であるという問題点を有する。
【０００９】
本発明の目的は、製造工程を単純化することができる液晶表示装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明による液晶表示装置は、アクティブ層、前記アクティブ層がゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタと、前記ゲート絶縁膜上に形成される第１透明導電層及び第２導電層を含む二重層構造の画素電極と、前記画素電極上に形成された有機発光層及び前記有機発光層上の共通電極とを含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出される。
【００１１】
また、本発明による液晶表示装置の製造方法は、基板上にアクティブ層を形成する段階と、前記アクティブ層上にゲート絶縁膜を形成する段階と、前記アクティブ層と重畳されたゲート電極と、画素電極とを含む二重層パターンを形成する段階と、前記アクティブ層内に不純物を注入してソース領域及びドレイン領域を形成する段階と、前記二重層パターン上に層間絶縁膜を形成する段階と、前記ソース領域とドレイン領域とを露出させる第１及び第２コンタクトホールを形成する段階と、前記画素電極の透明導電層を露出させる第１透過ホールを形成する段階と、前記アクティブ層の前記ソース領域及びドレイン領域と接続されたソース電極及びドレイン電極を前記層間絶縁膜上に形成する段階と、前記ソース電極と前記ドレイン電極及び前記画素電極上に第２絶縁膜を形成する段階と、前記第１透過ホールを通じて露出された前記画素電極を露出させる第２透過ホールを形成する段階と、前記第２透過ホールを通じて露出された前記画素電極上に有機発光層を形成する段階と、前記有機発光層及び前記第２絶縁膜上に共通電極を形成する段階とを含む。
【００１２】
さらに、他の発明による液晶表示装置の製造方法は、アクティブ層、前記アクティブ層がゲート絶縁膜を介して重畳された二重層構造を有するゲート電極、前記ゲート絶縁膜上の層間絶縁膜を貫通する第１及び第２コンタクトホールを通じて前記アクティブ層と接続されたソース電極及びドレイン電極を含む第１薄膜トランジスタを形成する段階と、前記ゲート絶縁膜上に形成される第１透明導電層及び第２透明導電層を含む二重層構造の画素電極を形成する段階と、前記画素電極の一部上に有機発光層を形成する段階及び前記有機発光層上に共通電極を形成する段階とを含み、前記第１透明導電層の一部が前記層間絶縁膜を貫通する第１透過ホールを通じて露出される。
【発明の効果】
【００１３】
このように、本発明によれば、５マスク工程でバンク絶縁膜まで形成することによって製造工程の単純化が可能になる。
【００１４】
また、画素電極を二重層構造のゲート電極と共にゲート絶縁膜上に形成することによって製造工程の単純化が可能になる。
【００１５】
また、電源ラインをソース電極及びドレイン電極と共に層間絶縁膜上に形成することによって製造工程の単純化が可能になる。
【００１６】
さらに、５マスク工程で画素電極を露出させる第２透過ホールを有するバンク絶縁膜までの形成が可能になることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好ましい実施の形態を図２乃至図４Ｆを参照して詳細に説明する。
【００１８】
図２は、本発明の実施の形態に係る有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の等価回路図であり、図３は、本発明の実施の形態に係る有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の垂直構造を示した断面図である。詳述すると、図３は、図２に示した一画素２８の中、ストレージキャパシタＣ及び駆動用薄膜トランジスタトランジスタＴ２とＥＬセルＯＥＬの垂直構造を示した断面図である。
【００１９】
図２に示した一画素２８は、ゲートラインＧＬ及びデータラインＤＬと接続されたセル駆動部２７と、セル駆動部２７と接続されたＥＬセルＯＥＬとを備える。セル駆動部２７は、ゲートラインＧＬ及びデータラインＤＬと接続されたスイッチング用薄膜トランジスタＴ１と、スイッチング用薄膜トランジスタＴ１及び供給電圧源ＶＤＤとＥＬセルＯＥＬの陽極の間に接続された駆動用薄膜トランジスタＴ２と、供給電圧源ＶＤＤとスイッチング用薄膜トランジスタＴ１のドレイン電極の間に接続されたストレージキャパシタＣとを備える。スイッチング用薄膜トランジスタＴ１のゲート電極はゲートラインＧＬと接続され、ソース電極はデータラインＤＬと接続され、ドレイン電極は駆動用薄膜トランジスタＴ２のゲート電極と接続される。このようなスイッチング用薄膜トランジスタＴ１は、図３に示した駆動用薄膜トランジスタＴ２と同様の垂直構造になる。
【００２０】
駆動用薄膜トランジスタＴ２は、図３に示されたように、バッファ膜１９２を介して基板１９０上に形成されたアクティブ層１７２、アクティブ層１７２とゲート絶縁膜１９４とを介して重畳されたゲート電極１７０、ゲート絶縁膜１９４と層間絶縁膜１９６とを貫通する第１及び第２コンタクトホール１７４、１７６を通じてアクティブ層１７２のソース及びドレイン領域１７２Ｓ、１７２Ｄの各々と接続されたソース電極１８０及びドレイン電極１８５を備える。アクティブ層１７２は、ゲート絶縁膜１９４を介してゲート電極１７０と重畳されたチャンネル領域１７２Ｃと、チャンネル領域１７２Ｃを介して不純物が注入されたソース領域１７２Ｓ及びドレイン領域１７２Ｄとを備える。
【００２１】
ここで、ゲート電極１７０は、ゲート絶縁膜１９４の上に透明導電層１０１及び金属層１０３が積層された２重層構造で形成される。このようなゲート電極１７０は、スイッチング用薄膜トランジスタＴ１のドレイン電極と接続される。この際、ゲート電極１７０は、層間絶縁膜１９６及びゲート絶縁膜１９４を貫通するコンタクトホール（図示せず）を通じてスイッチング用薄膜トランジスタＴ１のドレイン電極と接続される。
【００２２】
ストレージキャパシタＣは、ストレージ下部電極１８４がゲート絶縁膜１９４及び層間絶縁膜１９６を介して電源ライン１５６と重畳され形成される。ここで、電源ライン１５６は、図２に示された供給電圧源ＶＤＤと接続されると共に、駆動用薄膜トランジスタＴ２のソース電極１８０と一体化され接続される。ストレージ下部電極１８４は、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層と一体化された構造で形成される。
【００２３】
ＥＬセルＯＥＬは、ゲート絶縁膜１９４の上に形成された陽極、即ち、画素電極１８６と、バンク絶縁膜１８８及び層間絶縁膜１９６を貫通して画素電極１８６を露出させる第２透過ホール１６０と、第２透過ホール１６０を通じて露出された画素電極１８６の上に形成された有機発光層１６２と、有機発光層１６２及びバンク絶縁膜１８８の上に共通で陰極、即ち、共通電極１６４とを備える。
【００２４】
ここで、画素電極１８６は、ゲート絶縁膜１９４の上に形成された透明導電層１０１と、透明導電層１０１の上の縁に沿って残存する金属層１０３とを備える。換言すると、画素電極１８６の透明導電層１０１は、層間絶縁膜１９６及び金属層１０３を貫通する第１透過ホールを通じて露出される。これとは違って、画素電極１８６は、残存する金属層１０３なしに透明導電層１０１だけでも形成される。このような画素電極１８６は駆動用薄膜トランジスタＴ２から第１透過ホールの側面に沿って延長されたドレイン電極１８５と接続される。具体的に言うと、ドレイン電極１８５は、第１透過ホールを通じて露出された画素電極１８６の金属層１０３及び透明導電層１０１と接続される。
【００２５】
このように、本発明による有機ＥＬ表示パネルのＴＦＴ基板は、画素電極１８６が２重層構造のゲート電極１７０と共にゲート絶縁膜１１６の上に形成されると共に、電源ライン１５６がソース電極１８０及びドレイン電極１８５と共に層間絶縁膜１９６の上に形成されることによって工程の単純化が可能になる。
【００２６】
図４Ａ乃至図４Ｆは、本発明の実施の形態に係る有機ＥＬ表示パネルのＴＦＴ基板の製造方法を段階的に説明するための断面図である。
【００２７】
図４Ａを参照すると、下部基板１９０上にバッファ膜１９２が形成され、その上に第１マスク工程により駆動用薄膜トランジスタＴ２のアクティブ層１７２とストレージ下部電極１８４とが形成される。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層がストレージ下部電極１８４と一体化された構造で形成される。
【００２８】
バッファ膜１９２は、下部基板１００上にＳｉＯ２等のような無機絶縁物質が全面に蒸着され形成される。
【００２９】
次に、バッファ膜１９２上にＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）、 ＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)等の方法でアモルファスシリコン薄膜を形成した後、結晶化してポリシリコン薄膜を形成する。この際、アモルファスシリコン薄膜を結晶化する前にアモルファスシリコン薄膜内に存在する水素原子を除去するための脱水素化（Dehydrogenation）工程を行うこともある。アモルファスシリコン薄膜を結晶化する方法としては、エクシマレーザアニリング方法の中の一つとして、ラインビーム(Line beam)を水平方向にスキャンして、グレインを水平方向に成長させることによってグレインの大きさを向上させた逐次的横方向結晶化（ＳＬＳ：Sequential Lateral Solidification）方法が主に利用される。
【００３０】
そして、ポリシリコン薄膜を第１マスクを利用したフォトリソグラフィ工程及びエッチング工程でパターニングして、駆動用薄膜トランジスタＴ２のアクティブ層１７２とストレージ下部電極１８４とを形成する。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層がストレージ下部電極１８４と一体化された構造で形成される。
【００３１】
図４Ｂを参照すると、アクティブ層１７２及びストレージ下部電極１８４が形成されたバッファ膜１９２上にゲート絶縁膜１９４が形成され、その上に第２マスク工程で２重層構造を有する駆動用薄膜トランジスタＴ２のゲート電極１７０と画素電極１８６とが形成される。この際、図２に示されたゲートラインＧＬとスイッチング用薄膜トランジスタＴ１のゲート電極は二重層構造で形成される。
【００３２】
ゲート絶縁膜１９４は、アクティブ層１７２及びストレージ下部電極１８４が形成されたバッファ膜１９２上にＳｉＯ２等のような無機絶縁物質が全面に蒸着され形成される。
【００３３】
続いて、ゲート絶縁膜１９４の上に透明導電層１０１及び金属層１０３がスパッタリング方法等で積層される。透明導電層１０１としては、ＩＴＯ(Indium Tin Oxide)、ＴＯ(Tin Oxide)、ＩＺＯ(Indium Zinc Oxide)、ＩＴＺＯ等が、金属層１０３としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも二重層構造で利用される。その後、第２マスクを利用したフォトリソグラフィ工程及びエッチング工程により金属層１０３及び透明導電層１０１をパターニングすることによって二重層構造を有する駆動用薄膜トランジスタＴ２のゲート電極１７０と画素電極１８６とが形成される。この際、図２に示されたゲートラインＧＬとスイッチング用薄膜トランジスタＴ１のゲート電極とが二重層構造で形成される。
【００３４】
そして、ゲート電極１７０をマスクとして利用して、アクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄとストレージ下部電極１８４にｐ型またはｎ型の不純物を注入する。このようなアクティブ層１７２のソース及びドレイン領域１７２Ｓ、１７２Ｄは、ゲート電極１７０と重畳されるチャンネル領域１７２Ｃを介して対向する。この際、図２に示されたスイッチング用薄膜トランジスタＴ１のアクティブ層のソース領域及びドレイン領域にも不純物が注入される。
【００３５】
図４Ｃを参照すると、第３マスク工程でゲート電極１７０及び画素電極１８６が形成されたゲート絶縁膜１９４の上に層間絶縁膜１９６が形成され、層間絶縁膜１９６及びゲート絶縁膜１９４を貫通する第１及び第２コンタクトホール１７４、１７６と、層間絶縁膜１９６及び画素電極１８６の金属層１０３を貫通する第１透過ホール１５９とが形成される、この際、図２に示されたスイッチング用薄膜トランジスタＴ１に含まれたアクティブ層のソース及びドレイン領域を各々露出させるコンタクトホールと、そのスイッチング用薄膜トランジスタＴ１との接続のために駆動用薄膜トランジスタＴ２のゲート電極１７０を露出させるコンタクトホールとがさらに形成される。
【００３６】
層間絶縁膜１９６は、ゲート電極１７０及び画素電極１８６が形成されたゲート絶縁膜１９４の上にＳｉＯ２等のような無機絶縁物質が全面蒸着され形成される。
【００３７】
続いて、第３マスクを利用したフォトリソグラフィ工程及びエッチング工程により層間絶縁膜１９６及びゲート絶縁膜１９４を貫通する第１及び第２コンタクトホール１７４，１７６と層間絶縁膜１９６を貫通する第１透過ホール１５９とが形成される。第１及び第２コンタクトホール１７４、１７６は、アクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄの各々を露出させる。第１透過ホール１５９は、画素電極１８６の上部層である金属層１０３を露出させる。この際、図２に示されたスイッチング用薄膜トランジスタＴ１に含まれたアクティブ層のソース及びドレイン領域を各々露出させるコンタクトホールと、そのスイッチング用薄膜トランジスタＴ１との接続のために駆動用薄膜トランジスタＴ２のゲート電極１７０を露出させるコンタクトホールとがさらに形成される。
【００３８】
その後、第１透過ホール１５９を通じて露出された画素電極１８６の金属層１０３をエッチングして透明導電層１０１を露出させる。この際、透明導電層１０１の周辺部には層間絶縁膜１９６と重畳された金属層１０３ともが残存する。
【００３９】
図４Ｄを参照すると、第４マスク工程により層間絶縁膜１９６上に駆動用薄膜トランジスタＴ２のソース電極１８０及びドレイン電極１８５とソース電極１８０と接続された電源ライン１５６が形成される。この際、図２に示されたデータラインＤＬとスイッチング用薄膜トランジスタＴ１のソース電極及びドレイン電極がさらに形成される。
【００４０】
層間絶縁膜１９６上にソース・ドレイン金属層を形成する。ソース・ドレイン金属層としては、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも２重構造で利用される。続いて、第４マスクを利用したフォトリソグラフィ工程及びエッチング工程によりソース・ドレイン金属層をパターニングすることによって、駆動用薄膜トランジスタＴ２のソース電極１８０及びドレイン電極１８５と、電源ライン１５６が形成される。
【００４１】
ソース電極１８０及びドレイン電極１８５は、第１及び第２コンタクトホール１７４、１７６を通じてアクティブ層１７２のソース領域１７２Ｓ及びドレイン領域１７２Ｄの各々と接続される。ここで、ソース電極１８０は層間絶縁膜１９６及び第１透過ホール１５９の側面に沿って延長され、その第１透過ホール１５９を通じて露出された画素電極１８６の透明導電層１０１及び金属層１０３と接続される。電源ライン１５６はドレイン電極１８５と接続され、ストレージ下部電極１８４と層間絶縁膜１９６及びゲート絶縁膜１９４を介して重畳されてストレージキャパシタＣを形成するようになる。この際、図２に示されたデータラインＤＬとスイッチング用薄膜トランジスタＴ１とのソース電極及びドレイン電極がさらに形成される。ここで、スイッチング用薄膜トランジスタＴ１のソース電極及びドレイン電極の各々は、相当のコンタクトホールを通じてアクティブ層のソース領域及びドレイン領域と接続され、ドレイン電極は駆動用薄膜トランジスタＴ２のゲート電極１７０と相当のコンタクトホールを通じて接続される。
【００４２】
図４Ｅを参照すると、第５マスク工程により画素電極１８６の透明導電層１０１を露出させる第２透過ホール１６０を有するバンク絶縁膜１８８がソース電極１８０及びドレイン電極１８５と電源ライン１５６が形成された層間絶縁膜１９６上に形成される。
【００４３】
詳述すると、ソース電極１８０及びドレイン電極１８５と電源ライン１５６が形成された層間絶縁膜１９６上にバンク絶縁膜１８８が形成される。バンク絶縁膜１８８としては、有機絶縁物質が利用される。続いて、第５マスクを利用したフォトリソしラフィ工程及びエッチング工程によりバンク絶縁膜１８８を貫通して画素電極１８６の透明導電層１０１を露出させる第２透過ホール１６０が形成される。これとは異なり、バンク絶縁膜１８８として感光性有機絶縁物質を利用する場合、フォトリソグラフィ工程だけで第２透過ホール１６０を形成することもある。
【００４４】
図４Ｆを参照すると、第６マスクを利用した蒸着工程により、第２透過ホール１６０を通じて露出された画素電極１８６の上にＲ、Ｇ、Ｂの中、いずれか一つの有機発光層１６２が形成され、有機発光層１６２及びバンク絶縁膜１８８の上に共通電極１６４が共通に形成される。ここで、画素電極１８６の上に形成された有機発光層１６２は、第２透過ホール１６０が形成されたバンク絶縁膜１８８の側面を経由してバンク絶縁膜１８８の上部にかけられるように形成される。従って、画素電極１８６及び共通電極１６４の間に有機発光層１６２が位置するＥＬセルＯＥＬが完成される。共通電極１６４は、Ｍｏ、Ｔｉ、Ｃｕ、ＡｌＮｄ、Ｃｒ、Ｍｏ合金、Ｃｕ合金、Ａｌ合金等のように金属物質が単一層、または少なくとも二重層構造で利用される。
【００４５】
このように、本発明の実施の形態に係る有機ＥＬ表示パネルの薄膜トランジスタ基板の製造方法は、５マスク工程でバンク絶縁膜１８８まで形成することによって工程の単純化が可能になる。
【００４６】
前述のように、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、画素電極を二重層構造のゲート電極と共にゲート絶縁膜の上に形成することによって工程の単純化が可能になる。
【００４７】
また、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、電源ラインをソース電極及びドレイン電極と共に層間絶縁膜の上に形成することによって、工程の単純化が可能になる。
【００４８】
従って、本発明による有機ＥＬ表示パネルの薄膜トランジスタ基板及びその製造方法は、５マスク工程で画素電極を露出させる第２透過ホールを有するバンク絶縁膜までの形成が可能になることによって、材料費及び設備投資費等の節減と共に収率の向上が可能になる。
【００４９】
以上、説明した内容を通じて、当業者ならば本発明の技術思想を逸脱しない範囲内に、多様な変更及び修正ができることが分かる。従って、本発明の技術的範囲は、明細書の詳しい説明に記載された内容に限られるのでなく、特許請求の範囲によって決められるはずである。
【図面の簡単な説明】
【００５０】
【図１】通常の有機ＥＬ表示パネルを示されたブロック図である。
【図２】本発明の実施の形態に係る有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の等価回路図である。
【図３】本発明の実施の形態の有機ＥＬパネルの薄膜トランジスタ基板に含まれた一画素の垂直構造を示された断面図である。
【図４Ａ】図３に示された薄膜トランジスタ基板の製造方法を段階的に説明するための断面図である。
【図４Ｂ】図４Ａに続く工程断面図である。
【図４Ｃ】図４Ｂに続く工程断面図である。
【図４Ｄ】図４Ｃに続く工程断面図である。
【図４Ｅ】図４Ｄに続く工程断面図である。
【図４Ｆ】図４Ｅに続く工程断面図である。
【符号の説明】
【００５１】
２０：画素マトリクス              ２２：ゲートドライバー
２４：データドライバー            ２８：画素
２７：セル駆動部                  ５６，１５６：電源ライン
６０，１５９，１６０：透過ホール  ６２，１６２：有機発光層
６４，１６４：グラウンド電極      ７０，１７０：ゲート電極
７２，１７２：アクティブ層        ８４，１８４：ストレージ下部電極
７４，７６，８２，８５，１７４，１７６：コンタクトホール
８０，１８０：ソース電極
７８，１８５：ドレイン電極        ８６，１８６：画素電極
８８，１８８：バンク絶縁膜        ９０，１９０：基板
９２，１９２：バッファ層          ９４，１９４：ゲート絶縁膜
９５，９６，１９６：層間絶縁膜    ９８：保護膜。
【図１】
2006190640.tif 000003
【図２】
2006190640.tif 000004
【図３】
2006190640.tif 000005
【図４Ａ】
2006190640.tif 000006
【図４Ｂ】
2006190640.tif 000007
【図４Ｃ】
2006190640.tif 000008
【図４Ｄ】
2006190640.tif 000009
【図４Ｅ】
2006190640.tif 000010
【図４Ｆ】
2006190640.tif 000011