(57)【要約】【課題】  ＣＭＯＳイメージセンサによる安定した画像データを、簡単な構成によって得るようにすること。【解決手段】  この画像読取装置１は、搬送路上の撮像位置１２ｃに照明光を照射する照明部１４と、硬貨２０で反射された照明光を結像させる結像レンズ３６と、硬貨２０を検出して対象物検知トリガ信号ＴＲを出力する硬貨到来センサ４１と、露光制御信号ＡＥの発生に同期して画素ライン毎に順に露光開始して画像データを生成すると共に、垂直同期信号ＶＤの発生に同期して画素ライン毎に出力開始するＣＭＯＳイメージセンサ３７と、各種制御信号を生成するＣＭＯＳイメージセンサ制御回路４２とを備え、ＣＭＯＳイメージセンサ制御回路４２は、対象物検知トリガ信号ＴＲの出力を契機に露光制御信号ＡＥを発生させると共に、最終の画素ラインの露光開始タイミングと垂直同期信号ＶＤとの間に点灯制御信号ＬＤを発生させる。【選択図】図３
2006202273.tif 000002
【特許請求の範囲】
【請求項１】
所定の搬送路を搬送される読取対象物の表面の画像を読み取る画像読取装置において、
点灯制御信号の発生に同期して、前記搬送路上の撮像位置に照明光を照射する照明部と、
前記撮像位置において前記読取対象物で反射された照明光を結像させる結像レンズと、
前記読取対象物が前記撮像位置に到来したことを検出して検出信号を出力する検出部と、
露光制御信号の発生に同期して、前記結像レンズによって結像された像を複数の画素ライン毎に順に露光開始して画像データを生成すると共に、垂直同期信号の発生に同期して、前記画素ライン毎の画像データを露光開始順に出力開始するＣＭＯＳイメージセンサと、
前記点灯制御信号と前記露光制御信号と前記垂直同期信号とを生成するＣＭＯＳイメージセンサ制御回路とを備え、
前記ＣＭＯＳイメージセンサ制御回路は、前記検出信号の出力を契機に前記露光制御信号を発生させると共に、最終の画素ラインの露光開始タイミングと前記垂直同期信号の発生タイミングとの間に前記点灯制御信号を発生させる、
ことを特徴とする画像読取装置。
【請求項２】
前記ＣＭＯＳイメージセンサ制御回路は、前記画像データの出力期間を規定する水平同期信号を一定周期で発生させると共に、前記検出信号の出力時に前記水平同期信号の発生タイミングを維持する、
ことを特徴とする請求項１記載の画像読取装置。
【請求項３】
前記最終の画素ラインは、前記ＣＭＯＳイメージセンサの全体の画素における前記読取対象物の結像範囲の外縁部に位置する、
ことを特徴とする請求項１又は２記載の画像読取装置。
【請求項４】
前記ＣＭＯＳイメージセンサ制御回路は、前記複数の画素ラインの露光開始タイミングと前記垂直同期信号の発生タイミングとに同期した制御信号に基づいて、前記点灯制御信号の発生タイミングを決定する、
ことを特徴とする請求項１〜３のいずれか１項に記載の画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、硬貨、メダル等の読取対象物の画像を読み取る画像読取装置に関するものである。
【背景技術】
【０００２】
従来、このような分野の技術として、特開２００２−２５９９７７号公報に記載された読取装置がある。この公報に記載された装置は、自動販売機内に組み込まれ、硬貨に刻印された図形等の情報を読み取る画像読取装置である。この自動販売機には、硬貨投入口に投入された硬貨をガイドするガイドフレームと、ガイドフレーム内において硬貨を係止するストッパが設けられている。そして、画像読取装置は、ストッパによって係止された硬貨を静止状態で撮像して画像データを出力するための装置であり、撮像素子としてＣＭＯＳイメージセンサを備えている。
【特許文献１】特開２００２−２５９９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、硬貨を高速で搬送しながらその硬貨の画像を読み取る装置において、このようなＣＭＯＳイメージセンサを撮像素子として使用する場合、ＣＭＯＳイメージセンサから安定した画像データが得られないという問題があった。また、ＣＭＯＳイメージセンサによって高速で動く撮像対象の画像データを得ようとすれば、撮像対象の搬送速度に合わせて制御するための複雑な構成が必要になるという問題が発生する。
【０００４】
そこで、本発明は、搬送される読取対象物を撮像するに際し、ＣＭＯＳイメージセンサによる安定した画像データを、簡単な構成によって得るようにした画像読取装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の画像読取装置は、所定の搬送路を搬送される読取対象物の表面の画像を読み取る画像読取装置において、点灯制御信号の発生に同期して、搬送路上の撮像位置に照明光を照射する照明部と、撮像位置において読取対象物で反射された照明光を結像させる結像レンズと、読取対象物が撮像位置に到来したことを検出して検出信号を出力する検出部と、露光制御信号の発生に同期して、結像レンズによって結像された像を複数の画素ライン毎に順に露光開始して画像データを生成すると共に、垂直同期信号の発生に同期して、画素ライン毎の画像データを露光開始順に出力開始するＣＭＯＳイメージセンサと、点灯制御信号と露光制御信号と垂直同期信号とを生成するＣＭＯＳイメージセンサ制御回路とを備え、ＣＭＯＳイメージセンサ制御回路は、検出信号の出力を契機に露光制御信号を発生させると共に、最終の画素ラインの露光開始タイミングと垂直同期信号の発生タイミングとの間に点灯制御信号を発生させることを特徴とする。
【０００６】
ＣＭＯＳ素子は、垂直同期信号等の同期信号をリセットしてしまうと、リセット当初は不安定な画像データが出力される傾向にある。このことが、ＣＭＯＳイメージセンサによる移動体の一瞬の状態を捉えた撮像を困難にし、結果として、搬送される読取対象物の安定した画像が得られない原因となっていることに本発明者らは着目した。本発明の画像読取装置によれば、読取対象物に照射された照明光が、撮像位置における読取対象物の表面で反射されて結像レンズで結像された後、結像された像がＣＭＯＳイメージセンサによって撮像される。このとき、読取対象物の検出信号の出力を契機に、ＣＭＯＳ素子の複数の画素ライン毎に順次露光開始するようにＣＭＯＳイメージセンサが制御された後、最終の画素ラインの露光開始後であって垂直同期信号の発生前のタイミングで照明光が照射される。これにより、撮像位置において移動する読取対象物の全体像を安定して撮像することができると共に、読取対象物の搬送速度に関係なく安定した撮像データを出力させることができる。なお、ここで言う各種信号の「発生」とは、信号がオンされて有効な状態にあること（「アサート」とも言う）を意味する。
【０００７】
また、ＣＭＯＳイメージセンサ制御回路は、画像データの出力期間を規定する水平同期信号を一定周期で発生させると共に、検出信号の出力時に水平同期信号の発生タイミングを維持することが好ましい。このようなＣＭＯＳイメージセンサ制御回路を備えれば、ＣＭＯＳイメージセンサによる読取対象物の撮像の際に、画素ライン毎の画像データの出力期間を一定周期内に維持することができ、硬貨の検出直後に出力される撮像データの乱れを防止することができる。
【０００８】
また、最終の画素ラインは、ＣＭＯＳイメージセンサの全体の画素における読取対象物の結像範囲の外縁部に位置することが好ましい。この場合、読取対象物の像に合わせて１フレームの画像データを生成して処理することができるので、画像読取速度を向上させ、ひいては読取対象物のランダムな撮像を実現することができる。
【０００９】
また、ＣＭＯＳイメージセンサ制御回路は、複数の画素ラインの露光開始タイミングと垂直同期信号の発生タイミングとに同期した制御信号に基づいて、点灯制御信号の発生タイミングを決定することも好ましい。こうすれば、ＣＭＯＳイメージセンサを制御するためのクロック等の制御信号の周波数が変更されたとしても、全画素ラインの露光時間と照明光の照射タイミングとを適切に設定することができ、読取対象物の全体像のより安定した撮像が可能となる。
【発明の効果】
【００１０】
本発明の画像読取装置によれば、搬送される読取対象物を撮像するに際しＣＭＯＳイメージセンサによる安定した画像データを簡単な構成によって得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ本発明に係る画像読取装置の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１２】
（第１実施形態）
本発明の第１実施形態の画像読取装置は、硬貨の真偽判定や判別を行うために硬貨表面の図柄を読み取る装置であり、例えば、ＡＴＭ等に組み込まれて用いられるものである。図１及び図２に示すように、画像読取装置１は、樹脂からなる直方体形状の筺体１０を有しており、この筺体１０の上面に円形状の開口窓１１が設けられている。また、この開口窓１１にはサファイアガラス等で形成された透明板１２が嵌め込まれ、５００円硬貨（読取対象物）２０は、この透明板１２の上面と一致させた読取面１２ｂ上の撮像位置１２ｃに配置されて撮像される。そして、筺体１０の上方には、透明板１２上まで硬貨２０を搬送させるための搬送装置３０が設けられている。
【００１３】
この搬送装置３０は、硬貨２０の搬送方向Ａに延在する無端ベルト３１と、この無端ベルト３１を循環駆動させるための一対のプーリ３２，３３と、画像読取装置１の上面に隣接して設けられ、搬送方向Ａに延びる搬送テーブル３４とを有している。従って、図示しないモータでプーリ３３を回転させることによって、無端ベルト３１を駆動させ、硬貨２０を、画像読取装置１の搬送テーブル３４と無端ベルト３１との間に形成される搬送路Ｂ上で搬送することができる。
【００１４】
また、筺体１０の内部において、透明板１２の下面と近接した位置には照明部１４が設けられている。この照明部１４は、透明板１２の撮像位置１２ｃの周囲に環状に配置させて外方に向けて照明光を出射する複数の光源１５（例えば面実装タイプのＬＥＤ又はリードタイプのＬＥＤ）と、各光源１５の周囲に配置させて各光源１５からの照射光を撮像位置１２ｃの硬貨２０に向けて反射させる環状の反射鏡１６とを有している。このような照明部１４によって間接照明を達成させている。すなわち、光源１５から出た光は、反射鏡１６で一旦反射させた後、硬貨２０を裏面側から照らし出すことになる。また、照明部１４は、後述するＣＭＯＳイメージセンサ制御回路４２から送られる点灯制御信号によって照射光を出射するように構成されている。
【００１５】
さらに、筺体１０の内部には、硬貨２０の表面の画像を撮像するためのＣＭＯＳイメージセンサ３７が設けられ、ＣＭＯＳイメージセンサ３７と照明部１４との間には、硬貨２０で反射された反射光をＣＭＯＳイメージセンサ３７に結像させるための結像レンズ３６が設けられている。従って、硬貨２０で反射した光は、結像レンズ３６によってＣＭＯＳイメージセンサ３７に集められ、ＣＭＯＳイメージセンサ３７に硬貨２０の画像を結像することができる。
【００１６】
ＣＭＯＳイメージセンサ３７は、結像レンズ３６により結像された硬貨２０の画像に応じて受光面の画素に電荷を蓄積し、蓄積された電荷を画像データに変換して、後述する画像データ取込制御回路４４へ出力する装置である。このＣＭＯＳイメージセンサ３７の受光面においては、水平方向に複数の画素を有する画素ラインが複数本（例えば、５１２本）垂直方向に並べられている。ＣＭＯＳイメージセンサ３７によって撮像される硬貨２０の表面の画像データは、各画素ラインに対応する複数の走査線で構成されることになる。ＣＭＯＳイメージセンサ３７は、ＣＭＯＳイメージセンサ制御回路４２から送られる各種信号によってその動作が制御され、その結果生成された画像データが画像データ取込制御回路４４に出力される（詳細は後述する）。
【００１７】
更に、透明板１２の下方には、透明板１２に向けて光を出射させる発光素子（例えばＬＥＤ）３８が設けられており、透明板１２の上方において、透明板１２を介して発光素子３８と対向する位置には、発光素子３８から出射した光を受光する受光素子（例えばフォトダイオード）３９が設けられている。この発光素子３８と受光素子３９との協働によって、搬送路Ｂ上に硬貨２０が存在するか否かを判断する。硬貨到来位置４０に硬貨２０が存在しない場合には、受光素子３９が発光素子３８からの光を受け、後述する硬貨検出回路に受光信号が送られる。一方、硬貨到来位置４０に硬貨２０が存在する場合には、発光素子３８からの光が遮られ受光信号が途切れることになる。この硬貨到来位置４０は、搬送路Ｂ上における透明板１２の上流側に設定されており、搬送される硬貨２０が、この硬貨到来位置４０を通過した瞬間に、硬貨２０が撮像位置１２ｃに位置するように設定されている。そして、このような発光素子３８と受光素子３９とを用いることで、硬貨２０の硬貨到来位置４０への到来と、硬貨２０の硬貨到来位置４０の通過とを検知することができる。
【００１８】
次に、図３を参照して、画像読取装置１の内部構成について、さらに詳細に説明する。
【００１９】
同図に示すように、受光素子３９には硬貨検出回路４３が接続されている。この硬貨検出回路４３と発光素子３８と受光素子３９とで、硬貨の到来を検出する硬貨到来センサ（検出部）４１が構成される。硬貨検出回路４３は、受光素子３９から受信した受光信号に応じて硬貨２０の対象物検知トリガ信号（検出信号）ＴＲを生成する。硬貨検出回路４３は、受光素子３９から受光信号が送られている場合には、オン状態の対象物検知トリガ信号ＴＲを生成して出力する。すなわち、硬貨到来位置４０に硬貨２０が存在していれば、対象物検知トリガ信号ＴＲがローレベル（オン状態）とされ、硬貨到来位置４０に硬貨２０が存在していなければ、対象物検知トリガ信号ＴＲがハイレベル（オフ状態）とされる。従って、硬貨２０の硬貨到来位置４０を通過した時点において、対象物検知トリガ信号ＴＲのパルス信号がオフ状態からオン状態に遷移し、硬貨２０が撮像位置１２ｃ（図１参照）に到達した時点において、対象物検知トリガ信号ＴＲのパルス信号がオン状態からオフ状態に遷移する。
【００２０】
ＣＭＯＳイメージセンサ３７は、硬貨２０の画像を撮像して各画素ライン毎に電荷信号を生成するＣＭＯＳ撮像素子３７ａと、ＣＭＯＳ撮像素子３７ａから出力された電荷信号をアナログ−デジタル変換して画像データを生成するＡＤコンバータ３７ｂとから構成されている。また、ＣＭＯＳ撮像素子３７ａには、ＣＭＯＳイメージセンサ制御回路４２が接続されており、ＣＭＯＳ撮像素子３７ａは、ＣＭＯＳイメージセンサ制御回路４２から送出されるクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤによってその動作が制御される。これらのクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤは、オン状態及びオフ状態の２つのレベルを有するパルス信号である。
【００２１】
詳細には、ＣＭＯＳ撮像素子３７ａは、垂直同期信号ＶＤがオンされたことに同期して、各画素ラインにおいて蓄積された電荷を順番にＡＤコンバータ３７ｂに出力し、ＡＤコンバータ３７ｂは、各画素ラインの電荷を画像データに変換して出力する。このとき、ＣＭＯＳイメージセンサ３７は、水平同期信号ＨＤの１周期に同期させて１つの画素ラインの画像データを出力する。つまり、水平同期信号ＨＤは画素ライン毎の画像データの出力期間を規定する。また、クロック信号ＣＬは、ＣＭＯＳイメージセンサ３７の各画素の画像データの吐き出しタイミングを規定するための信号である。
【００２２】
また、ＣＭＯＳ撮像素子３７ａは、露光制御信号ＡＥがオンされたことに同期して、各画素ラインにおける硬貨２０の画像の露光を順次開始することによって１フレーム分の電荷信号を生成する。生成された電荷信号は、上述したように、垂直同期信号ＶＤの発生後にＡＤコンバータ３７ｂによって画像データに変換される。すなわち、ＣＭＯＳ撮像素子３７ａは、露光制御信号ＡＥがオンされたタイミングで第１画素ラインの電荷の蓄積を開始し、次に一定時間（例えば、水平同期信号ＨＤの１周期）を空けて第２画素ラインの電荷の蓄積を開始する。このようにして、ＣＭＯＳ撮像素子３７ａは、最終画素ラインまでの露光を一定間隔で開始する。また、ＣＭＯＳ撮像素子３７ａは、上記のようにして開始された第１画素ラインの露光動作を、垂直同期信号ＶＤが発生するタイミングで終了させ、その後一定時間（例えば、水平同期信号ＨＤの１周期）をおいて、順次各画素ラインの露光動作を終了する。
【００２３】
図４は、ＣＭＯＳ撮像素子３７ａの受光面及び画素ラインと硬貨２０の結像範囲との位置関係を示す図である。同図に示すように、ＣＭＯＳ撮像素子３７ａの画素全体によって構成される受光面Ａｃ上の画素ライン配列方向における範囲ＷＰに、撮像位置１２ｃの硬貨２０の像Ｉｍが結像されるように、結像レンズ３６が設定されている。このような受光面と結像範囲との位置関係において、ＣＭＯＳ撮像素子３７ａの第１の画素ラインＰ１は、範囲ＷＰの上方の外縁部付近に位置し、第２の画素ラインＰ２は、第１の画素ラインＰ１の下方に隣接している。さらに、第３の画素ライン以降は順に隣接して位置し、最終の画素ラインＰＮＬは、範囲ＷＰの下方の外縁部付近に位置する。つまり、第１の画素ラインＰ１〜最終の画素ラインＰＮＬのカバーする範囲は、硬貨２０の結像の範囲ＷＰとほぼ一致する。このように第１の画素ラインＰ１〜最終の画素ラインＰＮＬを設定することで、範囲ＷＰと第１の画素ラインＰ１〜最終の画素ラインＰＮＬにおいて生成される１フレームの画像データの中に硬貨２０の像を効率的に収めることができる。
【００２４】
ＣＭＯＳイメージセンサ３７のＡＤコンバータ３７ｂには、画像データ取込制御回路４４が接続されている。また、この画像データ取込制御回路４４には、ＣＭＯＳイメージセンサ制御回路４２からクロック信号ＣＬ、水平同期信号ＨＤ、及び垂直同期信号ＶＤが引き込まれると共に、硬貨検出回路４３から対象物検知トリガ信号ＴＲが引き込まれている。画像データ取込制御回路４４は、ＡＤコンバータ３７ｂから画像データを受信し、その画像データを硬貨２０の判別や真偽判定を行う画像処理部４５のデータ記憶部４５ｂにデータバスＢＵを経由して書き込む。このデータバスＢＵは、画像処理部４５の外部デバイスと画像処理部４５内部のＣＰＵ４５ａ及びデータ記憶部４５ｂとの間で相互にデータを転送するためのデータバスである。画像データ取込制御回路４４は、対象物検知トリガ信号ＴＲがオン状態になったことを契機に、データバスＢＵ上でバスマスタとして動作するＣＰＵ４５ａに、バス開放要求信号ＳＢ１を送る。また、画像データ取込制御回路４４は、ＣＰＵ４５ａからバス開放許可信号ＳＢ２を受け取ると、データ記憶部４５ｂに書込制御信号ＳＢ３を送ると同時に、データバスＢＵを介してデータ記憶部４５ｂに画像データを出力する。その結果、画像データ取込制御回路４４からデータ記憶部４５ｂに画像データが書き込まれる。
【００２５】
ＣＭＯＳイメージセンサ制御回路４２は、既に概説したように、ＣＭＯＳイメージセンサ３７の動作を制御する回路である。図５に示すように、ＣＭＯＳイメージセンサ制御回路４２は、カウンタ５１と制御信号生成部５２とＨＤ同期リセット部５３とＶＤ受付制御部５４と画像出力制御部５５とＴＲ受付制御部５７とを備えている。
【００２６】
カウンタ５１は、水晶発振器等の発振器からのクロックＯＳを基に、カウンタ値を生成して制御信号生成部５２に送出する。このカウンタ値は、上位ｎビットＵ１〜Ｕｎと下位ｍビットＬ１〜Ｌｍとから構成され、クロックＯＳに合わせて一定周期でカウントアップされる。また、カウンタ５１は、ＨＤ同期リセット部５３からカウンタリセット信号ＲＳＴを受信すると、上位ｎビットＵ１〜Ｕｎのみをリセットする。
【００２７】
制御信号生成部５２は、カウンタ５１によって生成されるカウンタ値Ｕ１〜Ｕｎ，Ｌ１〜Ｌｍを常時モニターし、そのカウンタ値に基づいて点灯制御信号ＬＤ、クロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤを生成する。すなわち、制御信号生成部５２は、カウンタ値のうちの上位ｎビットＵ１〜Ｕｎが１増加するタイミング毎にクロック信号ＣＬを発生させる。また、制御信号生成部５２は、上位ｎビットＵ１〜Ｕｎが所定数Ｋ１（＞１）増加するタイミング毎に水平同期信号ＨＤを発生させる。このようにして、制御信号生成部５２は、一定周期でクロック信号ＣＬ及び水平同期信号ＨＤを生成する。
【００２８】
さらに、制御信号生成部５２は、上位ｎビットＵ１〜Ｕｎがリセットされた後の一定周期で（例えば、水平同期信号の５１３周期）垂直同期信号ＶＤ及び露光制御信号ＡＥを発生させる。このとき、制御信号生成部５２は、上位ｎビットＵ１〜Ｕｎがリセットされて最初に水平同期信号ＨＤがオンされた直後に露光制御信号ＡＥをオンし、その後は上記の一定周期で露光制御信号ＡＥをオンする。同時に、制御信号生成部５２は、上位ｎビットＵ１〜Ｕｎがリセットされて特定の回数（例えば、５１２回）水平同期信号ＨＤがオンされた直後に、垂直同期信号ＶＤをオンし、その後は上記の一定周期で垂直同期信号ＶＤをオンする。従って、露光制御信号ＡＥはカウンタ値のうちの上位ｎビットがリセットされたことを契機にオンされ、カウンタリセット信号ＲＳＴの発生に応じてＣＭＯＳイメージセンサ３７における露光を開始させることができる。併せて、露光制御信号ＡＥの発生タイミングと垂直同期信号ＶＤの発生タイミングとの間の期間が常に一定に保たれるので、ＣＭＯＳイメージセンサ３７の画素ライン毎の露光時間を確保することができる。
【００２９】
また、制御信号生成部５２は、カウンタリセット信号ＲＳＴを受けて最初に露光制御信号ＡＥがオンされた後、最終の画素ラインの露光が開始されるタイミングと、その後に最初に垂直同期信号ＶＤがオンされるタイミングとの間に点灯制御信号ＬＤを発生させる。最終の画素ラインの露光が開始されるタイミングは、例えば、各画素ラインの露光開始タイミングが水平同期信号ＨＤの１周期分ずれている場合は、露光制御信号ＡＥがオンされた時点から下記式：
ΔＴ＝ＴＨＤ×（ＮＬ−１）
（上記式中、ＴＨＤは水平同期信号ＨＤの周期、ＮＬは最終の画素ラインまでの画素ライン数を表す）
で表される時間ΔＴ経過後のタイミングである。
【００３０】
ＨＤ同期リセット部５３は、硬貨２０が撮像位置１２ｃに到着した後にカウンタ５１におけるカウンタ値をリセットするためのカウンタリセット信号ＲＳＴを生成する。ＨＤ同期リセット部５３は、硬貨検出回路４３から受信した対象物検知トリガ信号ＴＲと、制御信号生成部５２から引き込んだ水平同期信号ＨＤと、後述するＴＲ受付制御部５７から受信したトリガ受付許可信号ＴＡとに基づいてカウンタリセット信号ＲＳＴを生成する。具体的には、ＨＤ同期リセット部５３は、トリガ受付許可信号ＴＡを受信している場合には、対象物検知トリガ信号ＴＲがオンされてから最初に水平同期信号ＨＤが発生した直後にカウンタリセット信号ＲＳＴを生成し、カウンタ５１に出力する。このようにすることで、対象物検知トリガ信号ＴＲが発生しても、水平同期信号ＨＤがオンされた直後にカウンタ値の上位ｎビットがリセットされるので、水平同期信号ＨＤの発生タイミングがずれることなく常に一定周期に維持される。
【００３１】
ＶＤ受付制御部５４は、硬貨検出回路４３からの対象物検知トリガ信号ＴＲを受信し、対象物検知トリガ信号ＴＲの受付を制御する。詳細には、ＶＤ受付制御部５４は、対象物検知トリガ信号ＴＲがオンされると、ＡＮＤ回路５６に対してＶＤ受付信号をオンの状態で出力し続ける。また、ＶＤ受付制御部５４は、後述する画像出力制御部５５から出力されたトリガ受付信号がオン状態にあることを、ＴＲ受付制御部５７に対して通知する。ＴＲ受付制御部５７は、トリガ受付信号がオン状態にある間に、ＨＤ同期リセット部５３に対してトリガ受付許可信号ＴＡを出力することにより、硬貨検出回路４３からの対象物検知トリガ信号ＴＲを受け付けるように制御する。一方、ＴＲ受付制御部５７は、トリガ受付信号がオフ状態の間は、ＨＤ同期リセット部５３に対してトリガ受付許可信号ＴＡの出力を停止することにより、硬貨検出回路４３からの対象物検知トリガ信号ＴＲを受け付けないように制御する。このようにＨＤ同期リセット部５３が硬貨検出回路４３からの対象物検知トリガ信号ＴＲを受け付けないことで、カウンタ５１におけるカウンタ値のリセット動作は行われないこととなる。
【００３２】
画像出力制御部５５は、ＶＤ受付制御部５４からのＶＤ受付信号と制御信号生成部５２からの垂直同期信号ＶＤとに対してＡＮＤ演算を施した後の信号を、ＡＮＤ回路５６を介して受信する。このＡＮＤ回路５６からの信号は、ＶＤ受付信号及び垂直同期信号ＶＤがともにオンであればオン状態、ＶＤ受付信号或いは垂直同期信号ＶＤのいずれかがオフであればオフ状態で出力される。従って、画像出力制御部５５は、対象物検知トリガ信号ＴＲが受け付けられてから垂直同期信号ＶＤが発生するたびにオン状態の出力信号を受信する。画像出力制御部５５は、対象物検知トリガ信号ＴＲが受け付けられてからＡＮＤ回路５６からの出力信号が最初にオンされるまでの間は、トリガ受付信号をオフ状態で出力し、それ以外の期間では、トリガ受付信号をオン状態で出力する。これにより、カウンタ５１におけるリセット間隔が、ほぼ垂直同期信号ＶＤの１周期以上とされ、結果としてＣＭＯＳイメージセンサ３７の露光時間が確保されて安定した画像データの出力を可能とする。
【００３３】
次に、図６及び図７を参照して、画像読取装置１における各種信号の生成タイミングについて説明する。
【００３４】
図６（ａ）〜（ｂ）に示すように、硬貨到来センサ４１によって硬貨２０の到来が検出されたタイミングで対象物検知トリガ信号ＴＲがオンされたことを契機に、露光制御信号ＡＥがオンされてＣＭＯＳイメージセンサ３７における硬貨２０の画像の露光が開始される。その後、垂直同期信号ＶＤがオンされたタイミングで（図６（ｃ）参照）、ＣＭＯＳ撮像素子３７ａの各画素ラインから順次画像データが出力される。ここで、ＣＭＯＳイメージセンサ３７における第１画素ラインの露光は、露光制御信号ＡＥがオンされてから垂直同期信号ＶＤがオンされるまでの時間ＴＰ１に行われ、その後一定時間をずらして順次第２〜最終画素ラインの露光時間ＴＰ２〜ＴＰＮＬが設定される（図６（ｅ）参照）。
【００３５】
さらに、図７を参照して、水平同期信号ＨＤと各信号との関係についてさらに詳細に説明する。図７（ａ）〜（ｂ）に示すように、対象物検知トリガ信号ＴＲが発生しても、水平同期信号ＨＤの発生タイミングは、常に一定周期に維持されている。また、露光制御信号ＡＥは、対象物検知トリガ信号ＴＲが発生した後、最初に水平同期信号ＨＤがオンされた直後にオンされている。さらに、垂直同期信号ＶＤは、対象物検知トリガ信号ＴＲが発生した後に特定回数（例えば、５１２回）水平同期信号ＨＤがオンされた直後にオンされている。この場合、第１画素ラインの露光は、露光制御信号ＡＥの発生直後から垂直同期信号ＶＤの発生直後までの期間ＴＰ１に行われることになる（図７（ｅ）参照）。第１画素ラインの露光が終了した後、水平同期信号ＨＤの１周期ＴＳ１で第１画素ラインからの画像データの出力が行われる。さらに、第２画素ライン以降の露光及び画像データ出力は、水平同期信号ＨＤの１周期分ずらして行われている。このように露光制御信号ＡＥ及び垂直同期信号ＶＤを、水平同期信号ＨＤを基準にして発生させることで、各画素ラインの露光時間が一定とされる。さらには、垂直同期信号ＶＤと水平同期信号ＨＤとの発生タイミング間の時差が一定なので、硬貨２０の検出直後に画像データが乱れることなく、安定した画像データ出力を実現する。
【００３６】
以上説明した画像読取装置１によれば、硬貨２０に照射された照明光が、撮像位置１２ｃにおける硬貨２０の表面で反射されて結像レンズ３６で結像された後、結像された像がＣＭＯＳイメージセンサ３７によって撮像される。このとき、硬貨２０の検出信号である対象物検知トリガ信号ＴＲの出力を契機に、ＣＭＯＳ撮像素子３７ａの複数の画素ライン毎に順次露光開始するようにＣＭＯＳイメージセンサ３７が制御された後、最終の画素ラインの露光開始後であって垂直同期信号ＶＤの発生前のタイミングで照明光が照射される。これにより、撮像位置１２ｃにおいて移動する硬貨２０の全体像を安定して撮像することができると共に、硬貨２０の搬送速度に関係なく安定した撮像データを出力させることができる。また、硬貨２０の到来に合わせて露光を開始することにより、撮像対象の搬送速度に合わせて制御する複雑な制御機構の必要が無くなり、装置構成の簡素化が可能となる。
【００３７】
また、ＣＭＯＳイメージセンサ制御回路４２は、画像データの出力期間を規定する水平同期信号ＨＤを一定周期で発生させると共に、対象物検知トリガ信号ＴＲの出力時に水平同期信号ＨＤの発生タイミングを維持する。このようなＣＭＯＳイメージセンサ制御回路４２を備えれば、ＣＭＯＳイメージセンサ３７による硬貨２０の撮像の際に、画素ライン毎の画像データの出力期間を一定周期内に維持することができ、硬貨の検出直後に出力される撮像データの乱れを防止することができる。
【００３８】
また、複数の画素ラインＰ１〜ＰＮＬは、ＣＭＯＳ撮像素子３７ａの受光面における硬貨２０の結像範囲とほぼ一致する範囲をカバーしている。その結果、硬貨２０の像に合わせて１フレームの画像データを生成して処理することができるので、画像読取速度を向上させ、ひいては読取対象物のランダムな撮像を実現することができる。
【００３９】
（第２実施形態）
次に、本発明の第２実施形態について、第１実施形態との相違点を中心に説明する。
【００４０】
図８に示す本発明の第２実施形態である画像読取装置１０１は、内部において第１実施形態の画像読取装置１とは異なる回路構成を有し、具体的には、ＣＭＯＳ撮像素子３７ａにＣＭＯＳイメージセンサ制御回路１４２が接続されている。このＣＭＯＳイメージセンサ制御回路１４２は、ＣＭＯＳ撮像素子３７ａの動作を制御するためのクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤを生成する主制御回路１４２ａと、照明部１４における照射光の出射タイミングを制御する点灯制御信号ＬＤを生成する点灯制御回路１４２ｂとから構成されている。
【００４１】
図９には、主制御回路１４２ａのブロック図を示す。主制御回路１４２ａは、制御信号生成部１５２の機能が異なる点を除いて、既に述べたＣＭＯＳイメージセンサ制御回路４２と同一の構成を有する。制御信号生成部１５２は、カウンタ５１によって生成されるカウンタ値Ｕ１〜Ｕｎ，Ｌ１〜Ｌｍを常時モニターし、そのカウンタ値に基づいてクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤを生成する。これらのクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤを生成する機能については、上述した制御信号生成部５２と同様である。すなわち、制御信号生成部１５２は、点灯制御信号ＬＤを生成する機能は有さず、点灯制御回路１４２ｂが点灯制御信号ＬＤを生成する。
【００４２】
図１０に示すように、点灯制御回路１４２ｂは、カウンタ１５１と、カウントイネーブル制御部１５６と、ＡＮＤ回路１５３，１５４と、点灯制御信号生成部１５５とを備えており、主制御回路１４２ａから出力されたクロック信号ＣＬ、垂直同期信号ＶＤ、及び水平同期信号ＨＤと、硬貨検出回路４３から出力された対象物検知トリガ信号ＴＲとが入力されて、点灯制御信号ＬＤを生成する。
【００４３】
カウントイネーブル制御部１５６は、垂直同期信号ＶＤ及び対象物検知トリガ信号ＴＲを受け取って、オン、オフの２つの状態を有するカウントイネーブル信号ＣＥを生成し、ＡＮＤ回路１５３，１５４に出力する。詳細には、カウントイネーブル制御部１５６は、オン状態の対象物検知トリガ信号ＴＲが入力された後に、最初に垂直同期信号ＶＤがオンされたタイミングを検出し、そのタイミングでカウントイネーブル信号ＣＥをオン状態に設定し出力する。カウントイネーブル信号ＣＥがオンの状態で、さらに次の垂直同期信号ＶＤがオン状態で入力されると、カウントイネーブル制御部１５６は、そのタイミングでカウントイネーブル信号ＣＥをオフ状態に変更して出力する。また、カウントイネーブル制御部１５６は、オン状態の対象物検知トリガ信号ＴＲが入力されるたびに、カウンタ１５１によって計数されるカウンタ値をリセットするためのカウンタリセット信号を、カウンタ１５１に出力する。
【００４４】
カウントイネーブル制御部１５６から出力されたカウントイネーブル信号ＣＥは、ＡＮＤ回路１５３，１５４に入力され、ＡＮＤ回路１５３は、カウントイネーブル信号ＣＥとクロック信号ＣＬとに対してＡＮＤ演算を施した後の信号を、ＡＮＤ回路１５４は、カウントイネーブル信号ＣＥと水平同期信号ＨＤとに対してＡＮＤ演算を施した後の信号を、それぞれ、カウンタ１５１に出力する。なお、点灯制御回路１４２ｂは、ＡＮＤ回路１５３，１５４のどちらか一方のみ備えていてもよいが、カウンタ１５１の容量削減のためには、少なくともＡＮＤ回路１５４を備えることが好ましい。
【００４５】
これに対して、カウンタ１５１は、ＡＮＤ回路１５３又は１５４の何れか一方から出力された信号を計数してカウンタ値ＣＮＴを生成し、点灯制御信号生成部１５５に出力する。このような構成により、カウンタ１５１は、対象物検知トリガ信号ＴＲがオンされた後の１回目の垂直同期信号ＶＤの発生時と２回目の垂直同期信号ＶＤの発生時との間で、クロック信号ＣＬ又は水平同期信号ＨＤのパルス数をカウントする。以下では、カウンタ１５１が水平同期信号ＨＤをカウントする場合を例として説明する。
【００４６】
点灯制御信号生成部１５５は、カウンタ１５１から入力されたカウント値ＣＮＴに基づいて、点灯制御信号ＬＤの発生タイミング及びパルス幅を設定して、その発生タイミング及びパルス幅を有する点灯制御信号ＬＤを照明部１４に出力する。具体的には、点灯制御信号生成部１５５は、カウント値ＣＮＴが予め定められたカウント数ＣＮＴ１に達したタイミングで点灯制御信号ＬＤの発生タイミングを設定し、点灯制御信号ＬＤのパルス幅を水平同期信号ＨＤの周期の所定のカウント数ΔＣＮＴ倍となるように設定する。
【００４７】
ここで、図１１を参照して、画像読取装置１０１が生成する各種信号の生成タイミングについて説明する。まず、硬貨２０の到来が検出されて対象物検知トリガ信号ＴＲがオンされた後（図１１（ａ））、主制御回路１４２ａのカウンタ５１がリセットされると同時に垂直同期信号ＶＤが発生し、その後一定周期（例えば、水平同期信号ＨＤの５１３周期）で垂直同期信号ＶＤが発生する（図１１（ｂ））。
【００４８】
これに対して、点灯制御回路１４２ｂのカウントイネーブル制御部１５６は、対象物検知トリガ信号ＴＲがオンされた後の１回目の垂直同期信号ＶＤの発生時と２回目の垂直同期信号ＶＤの発生時との間でカウントイネーブル信号ＣＥを発生させる（図１１（ｃ））。
【００４９】
点灯制御回路１４２ｂの点灯制御信号生成部１５５は、カウントイネーブル信号がオンされている間の水平同期信号ＨＤ（図１１（ｄ））のカウント数に基づいて、点灯制御信号ＬＤの発生タイミングとパルス幅を設定する。すなわち、点灯制御信号生成部１５５は、点灯制御信号ＬＤの発生タイミングをカウンタ１５１でのカウント値ＣＮＴがＣＮＴ１と一致するタイミングと同期するように設定し、点灯制御信号ＬＤのパルス幅をカウント値ＣＮＴがΔＣＮＴ分増加する間の時間に設定する（図１１（ｅ））。なお、これらのカウント数ＣＮＴ１，ΔＣＮＴは、点灯制御信号ＬＤの発生時間が、最終の画素ラインＰＮＬ（図４参照）の露光開始タイミングと２回目の垂直同期信号ＶＤの発生タイミングとの間になるように予め設定されている。ここで、最終の画素ラインＰＮＬの露光開始タイミングは、既に述べたように露光開始信号ＡＥ（図１１（ａ）における垂直同期信号ＶＤの１回目の発生に同期）の発生後の水平同期信号ＨＤの周期により決定され、垂直同期信号ＶＤの発生タイミングも水平同期信号ＨＤの所定周期毎の発生タイミングに同期しているので、予めカウント数ＣＮＴ１、ΔＣＮＴを上記条件に合うような適切な値に定めることが可能である。
【００５０】
以上説明した画像読取装置１０１によれば、ＣＭＯＳ撮像素子３７ａを制御するためのクロック信号ＣＬ、垂直同期信号ＶＤ、水平同期信号ＨＤ等の制御信号の周波数が変更されたとしても、全画素ラインＰ１〜ＰＮＬの露光時間と照明光の照射タイミングとを適切に設定することができ、従来のＩＣ等を利用したタイマー機能を用いて照明光の照射タイミングを制御する場合に比較して硬貨２０の全体像のより安定した撮像が可能となる。
【００５１】
図１２は、画像読取装置１０１において生成される対象物検知トリガ信号ＴＲ、点灯制御信号ＬＤ、及び画素ラインＰ１〜ＰＮＬ毎の露光時間を示すタイミングチャートである。このように、画像読取装置１０１においては、クロック信号ＣＬの周波数に関わらず照明光の照射タイミングが全画素ラインＰ１〜ＰＮＬの露光時間ＴＰ１〜ＴＰＮＬの中に収められており、硬貨２０の全体像が安定して撮像されることになる（図１４（ａ））。
【００５２】
一方、図１３には、タイマー機能を用いて生成される対象物検知トリガ信号ＴＲ、点灯制御信号ＬＤ、及び画素ラインＰ１〜ＰＮＬ毎の露光時間を示すタイミングチャートを示す。ここでは、対象物検知トリガ信号ＴＲの発生後の時間を実時間のタイマー機能を用いて計測することにより、点灯制御信号ＬＤの発生タイミングを設定した場合を想定している。このような場合は、ＣＭＯＳ撮像素子３７ａの置換等によりクロック信号ＣＬの周波数が大きくなった場合に、各画素ラインＰ１〜ＰＮＬの露光時間ＴＰ１〜ＴＰＮＬ（図１３（ｃ））及びそれらのずれが短縮されることになり、点灯制御信号ＬＤの発生タイミングが一部の画素ラインの露光時間外になってしまう（図１３（ｂ））その結果、撮像される硬貨２０の像は、像の上方の一部が欠けたものとなってしまう（図１４（ｂ））。
【００５３】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、点灯制御信号生成部１５５は、水平同期信号ＨＤをカウントしたカウント値ＣＮＴに基づいて、点灯制御信号ＬＤの発生タイミング及びパルス幅を設定していたが、クロック信号ＣＬをカウントしたカウント値に基づいて設定しても良い。この場合は、照明光の照射タイミングをより精度良く設定することが可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態に係る画像読取装置の一実施形態を示す斜視図である。
【図２】図１の画像読取装置の断面図である。
【図３】図１の画像読取装置のブロック図である。
【図４】図１のＣＭＯＳ撮像素子の受光面及び画素ラインと硬貨の結像範囲との位置関係を示す図である。
【図５】図１のＣＭＯＳイメージセンサ制御回路のブロック図である。
【図６】図１の画像読取装置における各種信号の生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は露光制御信号、（ｃ）は、垂直同期信号、（ｄ）は、点灯制御信号ＬＤ、（ｅ）は、画素ライン毎の露光時間を示すタイミングチャートである。
【図７】図１の画像読取装置における各種信号の生成タイミングをより詳細に示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は水平同期信号、（ｃ）は露光制御信号、（ｄ）は、垂直同期信号、（ｅ）は、画素ライン毎の露光時間及び画像データの出力時間のタイミングチャートである。
【図８】本発明の第２実施形態である画像読取装置のブロック図である。
【図９】図８の主制御回路のブロック図である。
【図１０】図８の点灯制御回路のブロック図である。
【図１１】図８の画像読取装置における各種信号の生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は垂直同期信号、（ｃ）は、カウントイネーブル制御信号、（ｄ）は、水平同期信号、（ｅ）は、点灯制御信号を示すタイミングチャートである。
【図１２】図８の画像読取装置における各種信号の生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は点灯制御信号、（ｃ）は、画素ライン毎の露光時間を示すタイミングチャートである。
【図１３】本発明の比較例における各種信号の生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は点灯制御信号、（ｃ）は、画素ライン毎の露光時間を示すタイミングチャートである。
【図１４】（ａ）は、図８の画像読取装置によって撮像された硬貨の像のイメージを示す図、（ｂ）は、本発明の比較例において撮像された硬貨の像のイメージを示す図である。
【符号の説明】
【００５５】
１…画像読取装置、Ｂ…搬送路、１２ｃ…撮像位置、１４…照明部、２０…硬貨（読取対象物）、３６…結像レンズ、３７…ＣＭＯＳイメージセンサ、４１…硬貨到来センサ（検出部）、４２…ＣＭＯＳイメージセンサ制御回路、４４              画像データ取込制御回路、Ｐ１〜ＰＮＬ…画素ライン、ＶＤ…垂直同期信号、ＨＤ…水平同期信号、ＴＲ…対象物検知トリガ信号（検出信号）、ＬＤ…点灯制御信号、ＷＰ…結像範囲、ＡＥ…露光制御信号。
【図１】
2006202273.tif 000003
【図２】
2006202273.tif 000004
【図３】
2006202273.tif 000005
【図４】
2006202273.tif 000006
【図５】
2006202273.tif 000007
【図６】
2006202273.tif 000008
【図７】
2006202273.tif 000009
【図８】
2006202273.tif 000010
【図９】
2006202273.tif 000011
【図１０】
2006202273.tif 000012
【図１１】
2006202273.tif 000013
【図１２】
2006202273.tif 000014
【図１３】
2006202273.tif 000015
【図１４】
2006202273.tif 000016