(57)【要約】【課題】  すべての外部機器が動作準備完了状態であることが確認された段階で同期信号がすべての外部機器に送信される分散制御システムを提供する。【解決手段】  上位制御装置２と、複数の下位制御装置３１，３２，…とがシリアル回線５によって接続され、それぞれの下位制御装置には外部機器４１，４２，…が接続されることによって分散制御システム１が構成される。下位制御装置３１，３２，…には、ＣＰＵ３１１，３２１，…と同期制御回路３１３，３２３，…が少なくとも内臓されており、各同期制御回路は相互に接続されている。シリアル回線５を介して各ＣＰＵに動作指令が送信されてきた段階で、各ＣＰＵは対応する外部機器が動作準備完了か否かを判断し、準備完了の場合には同期制御回路へ動作準備完了信号を送信する。すべての同期制御回路に動作準備完了信号が送信された段階で、各外部機器へ同期信号が送信される。【選択図】  図２
2006209646.tif 000002
【特許請求の範囲】
【請求項１】
上位制御装置と、複数の下位制御装置とが回線によって接続され、それぞれの下位制御装置には外部機器が繋げられており、それぞれの下位制御装置にはＣＰＵと同期制御回路が少なくとも内臓されている分散制御システムにおいて、
それぞれの同期制御回路同士は相互に接続されており、上位制御装置から回線を介して動作指令がそれぞれのＣＰＵに送信され、外部機器が動作準備完了の場合にはそれぞれのＣＰＵから動作準備完了信号がそれぞれの同期制御回路に送信され、すべての同期制御回路に動作準備完了信号が送信された段階ですべての同期制御回路からそれぞれの外部機器に同期信号が送信されることを特徴とする分散制御システム。
【請求項２】
前記同期制御回路は、スイッチトランジスタから構成されており、すべての下位制御装置におけるスイッチトランジスタがＯＮした段階ですべての同期制御回路からそれぞれの外部機器に同期信号が送信されることを特徴とする請求項１に記載の分散制御システム。
【請求項３】
相互に接続された前記同期制御回路はリレーから構成されており、すべての同期制御回路に動作準備完了信号が送信された段階で、それぞれの外部機器に同期信号が送信されることを特徴とする請求項１に記載の分散制御システム。
【請求項４】
前記回線はシリアル回線からなり、前記動作指令は、それぞれの外部機器に固有のデータの集合体からなり、下位制御装置にはそれぞれに固有のアドレスが設定されており、シリアル回線を介してそれぞれの下位制御装置に動作指令が送信された際に、それぞれの下位制御装置は固有のアドレスに対応したデータを受信可能であることを特徴とする請求項１〜３のいずれかに記載の分散制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上位制御装置からの動作指令を複数の下位制御装置に送信し、それぞれの下位制御装置に繋げられた外部機器が同期動作することのできる分散制御システムに係り、特に、すべての外部機器が動作準備完了状態であることが確認された段階で同期信号がすべての外部機器に送信される分散制御システムに関するものである。
【背景技術】
【０００２】
電化製品の生産ラインや車両の生産ラインにおける部品の組付けや、各種部品や装置の性能試験などにおける各部品や部位の挙動データの収集などの際には、複数の機器の同期動作が必要とされる場合が多分にある。この場合、複数の機器（アクチュエータなど）に信号を送る上位の制御装置があり、この上位の制御装置と回線で接続された複数の下位の制御装置があり、それぞれの下位制御装置に動作対象の機器が接続されることによって構成された、いわゆる分散制御システムが構築されるのが一般的である。
【０００３】
上記する分散制御システムに関する技術としては、例えば特許文献１，２などにその開示がある。特許文献１は、ホスト制御装置と複数の制御装置とをシリアル通信ケーブルで結合してなる分散制御システムに関する発明である。かかる分散制御システムにおいては、複数の制御装置の中から１つの基準となる制御装置を任意に設定し、ホスト制御装置からの同期信号はこの基準となる制御装置に送信され、基準となる制御装置から順次他の制御装置へ同期信号が送信される構成となっている。
【０００４】
一方、特許文献２に開示の発明は、信号を送信する制御回路（上位の制御回路）と、この信号を受信する１つの制御回路（下位の制御回路）が通信線によって繋げられ、この制御回路から他の一つの制御回路（下位の制御回路）へといった具合に、順次下位の制御回路が通信線によって繋げられ、最後に信号を受信する下位の制御回路と上位の制御回路が繋げられることで、すべての回路がループ状に繋げられた構成の通信方式に関する発明である。
【特許文献１】特開平１１−１６７４０６号公報
【特許文献２】特開平６−３１９１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記する２つの特許文献には、ともに複数の下位制御装置（制御回路）に繋げられた複数の外部機器が同期動作できる旨の記載がある。しかし、これらの制御システムにおいては、各下位の制御装置に対して信号が順次送られる構成でることから、精度のよい同期制御は実質的に不可能であるものと考えられる。また、極めて高速に信号が送信されることでほぼ同時に各外部機器が動作できるとしても、実際にすべての外部機器の動作準備が完了しているか否かの判断はできない。この動作準備とは、外部機器に直接動作指令を送信するＣＰＵや外部機器に故障などがなく、外部機器に動作指令信号が送信された段階で該外部機器が所要の動作を実現できる状態のことである。したがって、仮に同期信号がそれぞれの外部機器に送信されたとしても実際に作動しない外部機器がある場合には、信号送信後に作動しない外部機器の存在を作業員が認識し、その後にすべての機器の動作をストップさせる必要が生じ、生産ラインなどにおいては大きなタイムロスの原因となる。また、動作開始が遅れる外部機器が存在する場合には、所定の動きが実現できない。さらには、信号が順次送信される構成であるため、下位の制御装置が追加された場合には、信号を送信する側の制御装置における制御プログラムの変更が余儀なくされるといった問題も生じ得る。
【０００６】
本発明は、上記する問題に鑑みてなされたものであり、複数の外部機器の同期動作を極めて精度よくおこなうことのできる分散制御システムを提供することを目的とする。また、複数の外部機器すべての動作準備が完了していることを確認した後にすべての外部機器が同期動作することのできる分散制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成すべく、本発明による分散制御システムは、上位制御装置と、複数の下位制御装置とが回線によって接続され、それぞれの下位制御装置には外部機器が繋げられており、それぞれの下位制御装置にはＣＰＵと同期制御回路が少なくとも内臓されている分散制御システムにおいて、それぞれの同期制御回路同士は相互に接続されており、上位制御装置から回線を介して動作指令がそれぞれのＣＰＵに送信され、外部機器が動作準備完了の場合にはそれぞれのＣＰＵから動作準備完了信号がそれぞれの同期制御回路に送信され、すべての同期制御回路に動作準備完了信号が送信された段階ですべての同期制御回路からそれぞれの外部機器に同期信号が送信されることを特徴とする。
【０００８】
本発明の分散制御システムは、上位制御装置と、この上位制御装置に回線で接続された複数の下位制御装置とから大略構成されている。すなわち、本発明のシステムは、上位制御装置からの動作指令信号が、同時に各下位制御装置に送信される構成となっており、下位制御装置の中で一つの基準となる制御装置が設定されていて、この基準となる制御装置と上位制御装置のみが接続されている構成ではない。
【０００９】
下位制御装置には、ＣＰＵと同期制御回路が少なくとも内臓されているが、その他、上位制御装置から送られてくる信号を直接受け取るインターフェイスが内臓されており、このインターフェイスとＣＰＵが接続され、ＣＰＵと同期制御回路が接続された構成となっている。このＣＰＵは外部機器と接続されており、ＣＰＵから送信された同期信号に基づいて複数の外部機器が同期動作するものである。外部機器は特に限定するものではないが、例えば、部品の製作段階に応じた適宜のアクチュエータなどが実施形態としてある。
【００１０】
ＣＰＵと同期制御回路は、双方向の信号の授受が可能となっている。また、上位制御装置に接続された複数の下位制御装置内にある同期制御回路同士は、相互に接続された構成となっている。
【００１１】
上位制御装置から各下位制御装置へ送られた動作指令は、それぞれの下位制御装置において、まず、インターフェイスを介してＣＰＵに送信される。ここで、ＣＰＵは、外部機器に故障等がなく、該外部機器に動作指令を送信すれば稼動可能な状態か否かを確認する。外部機器が稼動可能な状態であることが確認できた場合には、ＣＰＵから同期制御回路へ動作準備完了信号が送信される。一方、外部機器が稼動できない状態の場合には、ＣＰＵから同期制御回路へ動作準備完了信号は送信されない。
【００１２】
すべての下位制御装置の同期制御回路へ動作準備完了信号が送信された場合、各同期制御回路同士は相互に接続されていることからすべての同期制御回路に動作準備完了信号が送信されたことが確認可能となる。このすべての同期制御回路に動作準備完了信号が送信された段階で、各同期制御回路から各ＣＰＵへ同期信号が送信される。この同期信号を受信した各ＣＰＵは、それぞれに接続された外部機器へ同期信号を送信することにより、各外部機器は同期して稼動することが可能となる。
【００１３】
同期制御回路のうち、一つでも動作準備完了信号の受信がない回路が存在する場合には、他のＣＰＵにおいても同期信号が送信されない。したがって、上位制御装置から動作準備完了信号が送信された際には、すべての外部機器が同期して稼動するか、すべての外部機器が全く稼動しないかのどちらかの状態となる。したがって、一つでも稼動できない外部機器が存在する場合には、すべての外部機器が稼動しないことを作業員もしくはセンサーが確認し、同期制御回路へ動作準備完了信号が送信されていない下位制御装置を特定してその下位制御装置に接続された外部機器の状態を検査することができる。
【００１４】
従来は、すべての外部機器が動作準備完了となっているか否かの確認がなされることなく、同期信号が各外部機器に送信されていたため、稼動できない外部機器が存在する場合でも他の外部機器は稼動を開始してしまい、作業がしばらく進んだ段階で他の外部機器の稼動をストップさせる必要が生じていた。その結果、組付け部品等を外部機器稼動前の状態に戻す等、大きな作業時間のロスが招来されていた。本発明の分散制御システムによれば、かかる問題は生じ得ず、高い生産ライン等の管理体制を構築することができる。また、上位制御装置からの信号を同時に並行して各下位制御装置（に接続された外部機器）に送信することができるため、複数の外部機器が精度よく（タイムラグなく）同期動作することが可能となる。
【００１５】
また、本発明による分散制御システムの他の実施形態において、前記同期制御回路は、スイッチトランジスタから構成されており、すべての下位制御装置におけるスイッチトランジスタがＯＮした段階ですべての同期制御回路からそれぞれの外部機器に同期信号が送信されることを特徴とする。
【００１６】
本発明は、同期制御回路の一実施形態として、該同期制御回路が公知のスイッチトランジスタから構成されている分散制御システムに関するものである。
【００１７】
各スイッチトランジスタにおいては、対応するＣＰＵから動作準備完了信号が送信された段階で、ベースからエミッタ（アース）への電流の流れが遮断される構成となっている。エミッタへの電流の流れが遮断された段階で、同期信号はスイッチトランジスタ（同期制御回路）から対応するＣＰＵへ送信される。すべてのスイッチトランジスタは相互に接続されているため、一つでもエミッタへの電流の流れがある場合には、すべての電流（同期信号）は一つのエミッタへ流れ込んでしまい、結果としてすべてのＣＰＵへ同期信号が送信されないこととなる。
【００１８】
このように、公知のスイッチトランジスタを同期制御回路として使用することで、安価に本発明の分散制御システムを構築することが可能となる。
【００１９】
また、本発明による分散制御システムの他の実施形態において、相互に接続された前記同期制御回路はリレーから構成されており、すべての同期制御回路に動作準備完了信号が送信された段階で、それぞれの外部機器に同期信号が送信されることを特徴とする。
【００２０】
本発明は、同期制御回路として上記するスイッチトランジスタ以外の他の実施形態として、公知のリレー（リレーシーケンス）を適用して構築された分散制御システムに関するものである。例えば、各同期制御回路に動作準備完了信号が送信された段階で各同期制御回路に接続されたコイルに電流が流れ、コイルに電流が流れることによってコイル内に配設されたスイッチがＯＦＦ状態からＯＮ状態となり、各ＣＰＵへ同時に電流（同期信号）が流れる形態である。
【００２１】
また、本発明による分散制御システムの好ましい実施形態において、前記回線はシリアル回線からなり、前記動作指令は、それぞれの外部機器に固有のデータの集合体からなり、下位制御装置にはそれぞれに固有のアドレスが設定されており、シリアル回線を介してそれぞれの下位制御装置に動作指令が送信された際に、それぞれの下位制御装置は固有のアドレスに対応したデータを受信可能であることを特徴とする。
【００２２】
シリアル回線は、複数種類の情報（データ）を一気に送受信できる特性を有している。分散制御システムは、受信するデータがそれぞれ異なる外部機器に同時にデータを送信して同期動作をおこなわせるシステムであることから、上位制御装置から下位制御装置へのデータを送信する回線はシリアル回線であることが望ましく、かかる通信方式としては、公知のＲＳ４８５マルチドロップ方式を使用することができる。
【００２３】
まず、各下位制御装置にはアドレス設定器が内臓されていて、固有のアドレス情報がＣＰＵへ書き込まれる。上記するマルチドロップ方式を使用する際の動作指令データ（コマンドフレーム）の実施形態としては、開始コードが書き込まれる開始フィールド、各下位制御装置すべてに情報を送信するのか任意のアドレスのみに情報を送信するのかを選択するためのアドレスフィールド、順番に下位制御装置ごとの詳細な動作指令データが書き込まれる情報フィールド、終了コードが書き込まれる終了フィールドなどから構成される実施形態がある。各下位制御装置のＣＰＵには、一気に送信されてくる動作指令データのうちの何番目のデータを読み取ればよいかが予め決められているため、各ＣＰＵは固有のアドレスに対応したデータを誤読なく、かつ同時に読み取ることができる。
【発明の効果】
【００２４】
以上の説明から理解できるように、本発明の分散制御システムによれば、上位制御装置の下に複数の下位制御装置が併設していて、上位制御装置から各下位制御装置に同時に動作指令データが送信される構成となっているため、精度のよい（タイムラグのない）複数の外部機器の同期動作を実現することができる。また、本発明の分散制御システムによれば、各下位制御装置に内臓された同期制御回路同士が相互に接続され、すべての同期制御回路に動作準備完了信号が送信されたことを確認した上で同期信号が各外部機器に送信される構成となっているため、稼動しない外部機器が存在することによって事後的に各外部機器の稼動をストップさせる必要性を排除することができる。そのため、部品組付けの生産ライン等においては、かかる外部機器の稼動ストップによってもたらされる作業時間のロスの発生を解消することができる。さらに、本発明の分散制御システムによれば、同期制御回路を公知のスイッチトランジスタやリレーにて構成するため、比較的安価にシステムを構築することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明の実施の形態を説明する。図１は、本発明の分散制御システムの構成を示したブロック図を、図２は、同期制御回路の構成を示したブロック図をそれぞれ示したものである。図３は、分散制御システムにおける動作指令、動作準備完了信号、同期信号の流れを示したフローである。図４は、同期制御回路がスイッチトランジスタから構成される実施形態において、すべての同期制御回路に動作準備完了信号が送信された場合の同期信号の流れを示したブロック図を、図５は、同期制御回路がスイッチトランジスタから構成される実施形態において、一つの同期制御回路に動作準備完了信号が送信されない場合の信号の流れを示したブロック図を、図６は、同期制御回路がリレーから構成される実施形態において、すべての同期制御回路に動作準備完了信号が送信された場合の同期信号の流れを示したブロック図をそれぞれ示したものである。図７は、シリアル回線で送信される動作指令（フレームコマンド）の一実施形態を示した図である。なお、図示する実施形態においては、上位制御装置と複数の下位制御装置とを繋ぐ回線にシリアル回線を使用しているが、その他のパラレル回線を使用してもよいことは勿論のことである。
【００２６】
図１は、分散制御システムの一実施形態を示したブロック図である。分散制御システム１は、上位制御装置２と、複数の下位制御装置３１，３２，３３，３４，３５，…、３ｎとがそれぞれシリアル回線５にて接続されており、各下位制御装置３１，３２，…には、それぞれ外部機器４１，４２，…が接続されることによって構成されている。また、各下位制御装置３１，３２，…はその内部の同期制御回路同士が回線６にて接続されている。外部機器４１，４２，…としては、例えば生産ラインの各組付け工程に対応した適宜のアクチュエータ等の実施形態がある。
【００２７】
下位制御装置３１，３２，…の内部を詳細に説明したものが図２である。例えば、下位制御装置３１を取り上げて説明すると、下位制御装置３１内には、シリアル回線５と直接接続されたインターフェイス３１１（シリアル通信インターフェイス）と、このインターフェイス３１１と接続されるＣＰＵ３１２、ＣＰＵ３１２と接続されるアドレス設定器３１４とおよび同期制御回路３１３が内臓されている。アドレス設定器３１４に外部から固有のアドレスが入力されると、このアドレスがＣＰＵ３１２に書き込まれ、ＣＰＵ３１２において、シリアル回線５を介して送られてくる情報フィールドの中から、自身のアドレスに対応した動作指令情報（データ）の取り込みがおこなわれる。
【００２８】
ＣＰＵ３１２に動作指令情報が入力されると、ＣＰＵ３１２は、外部機器４１に故障等がなく、稼動できるか否かを判断する。これは、仮指令データを外部機器４１に送信し、外部機器４１から稼動準備ができている旨の回答データを得る等の形態でおこなわれ得る。
【００２９】
ＣＰＵ３１２が、外部機器４１の稼動準備完了を確認した段階で、ＣＰＵ３１２から同期制御回路３１３へ動作準備完了信号が送信される。
【００３０】
以上の信号の流れが他の下位制御装置３２，３３，…においても同様におこなわれる。ここで、同期制御回路３１３，３２３，…はそれぞれ回線６にて接続されており、すべての同期制御回路３１３，３２３，…に動作準備完了信号が送信された段階で、各同期制御回路３１３，３２３，…から対応する外部機器４１，４２，…に同期信号が送信される。この同期制御回路の実施形態は後述する。
【００３１】
以上に説明した動作指令、動作準備完了信号、同期信号の流れをフローで示したものが図３である。まず、上位制御装置２から各下位制御装置３１，３２，…のインターフェイス３１１，３２１，…へ動作指令が送信され、インターフェイス３１１，３２１，…を介して各ＣＰＵ３１２，３２２，…へ動作指令が送信される（Ｓ１）。ＣＰＵ３１２，３２２，…へ動作指令が送信された後、各ＣＰＵ３１２，３２２，…は対応する外部機器４１，４２，…が動作準備完了か否か（外部機器に故障等がないか）を判断する（Ｓ２）。外部機器４１，４２，…が動作準備完了の場合には、各ＣＰＵ３１２，３２２，…から対応する同期制御回路３１３，３２３，…へ動作準備完了信号が送信される（Ｓ３）。
【００３２】
すべての同期制御回路３１３，３２３，…は相互に接続されており、すべての同期制御回路３１３，３２３，…に動作準備完了信号が送信されたか否かの判断をおこなう（Ｓ４）。同期制御回路のうちで、一つでも動作準備完了信号が受信できていない回路が存在する場合には、すべての外部機器に同期信号が送信されず、また、同時にどの同期制御回路に不備があるのかが特定され、作業員は特定された同期制御回路におけるＣＰＵや外部機器の点検をおこなう（Ｓ７）。
【００３３】
一方、すべての同期制御回路に動作準備完了信号が送信されている場合には、各同期制御回路から各ＣＰＵへ同期信号が送信され（Ｓ５）、各ＣＰＵから各外部機器へ同期信号が送信される（Ｓ６）。
【００３４】
この同期制御回路をスイッチトランジスタによって形成した実施形態が図４，５に示されている。なお、図４はすべてのスイッチトランジスタに動作準備完了信号が送信された場合を、図５は、スイッチトランジスタ３２３に動作準備完了信号が送信されない場合を示したものである。
【００３５】
図４に戻り、例えば、スイッチトランジスタ３１３に動作準備完了信号が送信されると（Ｘ方向）、コレクタ端子からベースを介してエミッタ端子へ流れる順電流の流れが遮断される。すべてのスイッチトランジスタ３２３，３３３，…で同様に順電流の流れが遮断されると、各スイッチトランジスタでは、コレクタ端子からＣＰＵへの電流の流れ（Ｙ方向）が生じ（スイッチトランジスタからＣＰＵへの同期信号が送信される）、ＣＰＵから外部機器へ同期信号（Ｙ方向）が送信されることになる。
【００３６】
一方、図５に示すように、例えば一つのスイッチトランジスタ（図ではスイッチトランジスタ３２３）に動作準備完了信号が送信されない場合には、スイッチトランジスタへ動作準備完了信号が送信されている同期制御回路から電流がスイッチトランジスタ３２３に流れ込み（Ｙ方向）、スイッチトランジスタ３２３においてエミッタ端子への順電流の流れが生じることとなる（Ｚ方向）。
【００３７】
上記するように各同期制御回路としてスイッチトランジスタを使用することにより、すべてのスイッチトランジスタに動作準備完了信号が送信される場合には、すべてのＣＰＵへ同期信号を送信させることができるし、一つでも動作準備完了信号が送信されないスイッチトランジスタが存在する場合には、すべてのＣＰＵへ同期信号が送信されないようにすることができる。
【００３８】
一方、同期制御回路として上記するスイッチトランジスタ以外の実施形態としてリレー（リレーシーケンス）を適用した場合を図６に示している。ここでは、すべての同期制御回路に動作準備完了信号が送信されることにより、一つの直列回路が構成されて電流がコイル７へ流れ込み（Ｘ方向）、電流が流れ込むことによってコイル７の内部に配設されたスイッチがＯＮされ、各ＣＰＵを介して各外部機器へ同期信号が送信されることとなる。
【００３９】
次に、シリアル回線５を介して上位制御装置２から各下位制御装置３１，３２，…へ送信される動作指令データ（コマンドフレーム）の一実施形態を図７を基に説明する。コマンドフレームの構成としては、左から順に、開始コードが書き込まれる開始フィールド（ｆ１）、各下位制御装置すべてに情報を送信するのか任意のアドレスのみに情報を送信するのかを選択するためのアドレスフィールド（ｆ２）、コマンドの略号が書き込まれるヘッダフィールド（ｆ３）、各下位制御装置のアドレスに対応したコマンド詳細データＤ１，Ｄ２，…、Ｄｎが書き込まれる情報フィールド（ｆ４１、ｆ４２、…、ｆ４ｎ）、水平パリティデータが書き込まれるパリティフィールド（ｆ５）、終了コードが書き込まれる終了フィールド（ｆ６）などから構成される。例えば、すべての下位制御装置へ一気にデータを送信する場合には、アドレスフィールド（ｆ２）に０を、任意の下位制御装置のみにデータを送信する場合には該下位制御装置に対応したアドレスナンバーが書き込まれている。なお、各フィールドデータは、微小な一定間隔を置いて順次連続的に送信され、各下位制御装置には、予め読み取るべき情報フィールドの順番が取り決められている。
【００４０】
上記するように、上位制御装置と各下位制御装置とをシリアル回線で接続することにより、複数のデータを一気に送信することが可能となり、同期制御回路として公知のスイッチトランジスタやリレーを適用することにより、本発明特有の性能を具備した分散制御システムを安価に構築することが可能となる。
【００４１】
以上、本発明の実施の形態を図面を用いて詳述してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲における設計変更等があっても、それらは本発明に含まれるものである。
【図面の簡単な説明】
【００４２】
【図１】本発明の分散制御システムの構成を示したブロック図。
【図２】同期制御回路の構成を示したブロック図。
【図３】分散制御システムにおける動作指令、動作準備完了信号、同期信号の流れを示したフロー。
【図４】同期制御回路がスイッチトランジスタから構成される実施形態において、すべての同期制御回路に動作準備完了信号が送信された場合の同期信号の流れを示したブロック図。
【図５】同期制御回路がスイッチトランジスタから構成される実施形態において、一つの同期制御回路に動作準備完了信号が送信されない場合の信号の流れを示したブロック図。
【図６】同期制御回路がリレーから構成される実施形態において、すべての同期制御回路に動作準備完了信号が送信された場合の同期信号の流れを示したブロック図。
【図７】シリアル回線で送信される動作指令（フレームコマンド）の一実施形態を示した図。
【符号の説明】
【００４３】
１…分散制御システム、２…上位制御装置、３１，３２，３３，３４，３５，３ｎ…下位制御装置、３１１，３２１…インターフェイス、３１２，３２２…ＣＰＵ、３１３，３２３…同期制御回路、３１４，３２４…アドレス設定器、４１，４２，４３，４４，４５，４ｎ…外部機器、５…シリアル回線、６…回線、７…コイル
【図１】
2006209646.tif 000003
【図２】
2006209646.tif 000004
【図３】
2006209646.tif 000005
【図４】
2006209646.tif 000006
【図５】
2006209646.tif 000007
【図６】
2006209646.tif 000008
【図７】
2006209646.tif 000009