(57)【要約】【課題】本発明は保安リダンダンシーブロックを具備したＮＡＮＤフラッシュメモリ装置に関する。【解決手段】本発明によるＮＡＮＤフラッシュメモリ装置は、メインデータを貯蔵するメインブロックと、保安データを貯蔵する保安ブロックと、前記メインブロックまたは保安ブロックにフェイルが発生した時にフェイルになったブロックを取り替えるためのリダンダンシーブロックとを含む。ここで、前記リダンダンシーブロックは、ヒューズ情報に応じて前記保安ブロックを保安リダンダンシーブロックに取り替える。また、前記リダンダンシーブロックは別途の保安リダンダンシーブロックを具備して前記保安ブロックをリペアする。本発明によると、保安ブロックにフェイルが発生した場合に、ＮＡＮＤフラッシュメモリ装置をフェイル処理しなければならない従来の問題点を改善することができる。【選択図】図１
2006196157.tif 000002
【特許請求の範囲】
【請求項１】
メインデータを貯蔵する複数個のメインブロックと、
保安データを貯蔵する保安ブロックと、
前記複数個のメインブロックまたは前記保安ブロックにフェイルが発生した場合に、選択的にフェイルになったブロックを取り替えるための複数個のリダンダンシーブロックとを含むことを特徴とするＮＡＮＤフラッシュメモリ装置。
【請求項２】
前記保安ブロックは、ＯＴＰブロックであることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ装置。
【請求項３】
前記複数個のリダンダンシーブロックは、ヒューズ情報に応じて選択的に前記複数個のメインブロックまたは前記保安ブロックを取り替えることを特徴とする請求項１に記載のＮＡＮＤフラッシュメモリ装置。
【請求項４】
ＮＡＮＤフラッシュメモリ装置において、
メインデータを貯蔵する複数個のメインブロックと、
前記複数個のメインブロックにフェイルが発生した場合に、フェイルになったブロックを取り替えるための複数個のリダンダンシーブロックと、
前記ＮＡＮＤフラッシュメモリ装置に対する保安データを貯蔵する保安ブロックと、
前記保安ブロックにフェイルが発生した場合に、フェイルになった保安ブロックを取り替えるための保安リダンダンシーブロックとを含むことを特徴とするＮＡＮＤフラッシュメモリ装置。
【請求項５】
前記保安ブロックは、ＯＴＰブロックであることを特徴とする請求項４に記載のＮＡＮＤフラッシュメモリ装置。
【請求項６】
前記保安リダンダンシーブロックは、ＯＴＰリダンダンシーブロックであることを特徴とする請求項５に記載のＮＡＮＤフラッシュメモリ装置。
【請求項７】
ＮＡＮＤフラッシュメモリ装置の保安ブロックをリペアする方法において、
ａ）前記保安ブロックをテストする段階と、
ｂ）前記保安ブロックにフェイルが発生した場合に、保安リダンダンシーブロックに取り替える段階と、
ｃ）前記保安リダンダンシーブロックをテストする段階とを含むことを特徴とする方法。
【請求項８】
ｄ）前記保安リダンダンシーブロックをテストした結果、前記保安リダンダンシーブロックにフェイルが発生した場合にフェイル処理する段階をさらに含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記保安ブロックは、ＯＴＰブロックであることを特徴とする請求項７に記載の方法。
【請求項１０】
前記保安リダンダンシーブロックは、ＯＴＰリダンダンシーブロックであることを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＮＡＮＤフラッシュメモリ装置に係り、さらに詳細には保安リダンダンシーブロックを具備したＮＡＮＤフラッシュメモリ装置及び保安ブロックをリペアする方法に関する。
【背景技術】
【０００２】
フラッシュメモリ装置（Ｆｌａｓｈ  Ｍｅｍｏｒｙ  Ｄｅｖｉｃｅ）は電源がなくてもデータを保存することができる不揮発性メモリ装置（Ｎｏｎｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ｄｅｖｉｃｅ）である。フラッシュメモリ装置はフラッシュＥＥＰＲＯＭ（Ｆｌａｓｈ Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）またはフラッシュＥ２ＰＲＯＭなどと呼ばれている。
【０００３】
ＮＡＮＤフラッシュメモリ装置はストリング構造（ｓｔｒｉｎｇ ｓｔｒｕｃｔｕｒｅ）を有する多数のメモリセルからなる。このようなメモリセルの集合をセルアレイと呼ぶ。ＮＡＮＤフラッシュメモリ装置のメモリセルアレイは複数個のブロックで構成される。 各々のブロックは複数個のページで構成される。各々のページは一つのワードラインを共有する複数個のメモリセルで構成される。一般的なＮＡＮＤフラッシュメモリ装置で、セルアレイは通常１０２４個または２０４８個のブロックからなり、各々のブロックは１６個、３２個、または６４個などのページからなり、各々のページは５１２バイト、または２０４８バイトなどのメモリセルからなる。ＮＡＮＤフラッシュメモリ装置はブロック単位で消去動作が行われ、ページ単位で読み出し及び書き込み動作が行われる。
【０００４】
ＮＡＮＤフラッシュメモリ装置は工程過程または動作過程でメモリセルに致命的なフェイル（ｆａｉｌ）を発生する場合が多い。フェイルが発生したメモリセルを少なくとも一つ以上有しているブロックをバッドブロック（Ｂａｄ Ｂｌｏｃｋ）という。バッドブロックの数が規定値以上、たとえば５個以上存在する場合にはＮＡＮＤフラッシュメモリ装置は不良品（ｆａｉｌｕｒｅ ａｒｔｉｃｌｅ）としてフェイル処理される。
【０００５】
しかし、バッドブロックの数が規定値より少ないフラッシュメモリ装置は、それ自体の内部でバッドブロックを管理することができる方法を有している。バッドブロックを管理する代表的な方法として、バッドブロックを取り替えることができるリダンダンシーブロック（Ｒｅｄｕｎｄａｎｃｙ Ｂｌｏｃｋ）を別に置く方法がある。バッドブロックに代えてリダンダンシーブロックが使用される。
【０００６】
一方、ＮＡＮＤフラッシュメモリ装置は、通常、保安ブロック（ｓｅｃｕｒｉｔｙ ｂｌｏｃｋ）を有している。保安ブロックはＮＡＮＤフラッシュメモリ装置に対する保安データ、すなわち製造会社のシリアル番号、製造日などの保安が必要なデータなどを貯蔵する。しかし、現在のＮＡＮＤフラッシュメモリ装置は保安ブロックにフェイルが発生した場合に、保安ブロックを救済することができる方法を有していない。したがって、現在使用されているＮＡＮＤフラッシュメモリ装置は、保安ブロックにフェイルが発生した場合にフェイル処理されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上述の問題点を解決するために提案されたものであり、本発明の目的は、保安ブロックにフェイルが発生した場合に、これを救済することができる保安リダンダンシーブロックを具備したＮＡＮＤフラッシュメモリ装置を提供することにある。
【０００８】
本発明の他の目的は、ＮＡＮＤフラッシュメモリ装置の保安ブロックをリペアすることができる方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によるＮＡＮＤフラッシュメモリ装置は、メインデータを貯蔵する複数個のメインブロックと、保安データを貯蔵する保安ブロックと、前記複数個のメインブロックまたは前記保安ブロックにフェイルが発生した場合に、選択的にフェイルになったブロックを取り替えるための複数個のリダンダンシーブロックとを含む。
【００１０】
実施形態として、前記保安ブロックはＯＴＰブロックであることを特徴とする。
【００１１】
実施形態として、前記複数個のリダンダンシーブロックはヒューズ情報に応じて選択的に前記複数個のメインブロックまたは前記保安ブロックを取り替えることを特徴とする。
【００１２】
本発明によるＮＡＮＤフラッシュメモリ装置の他の一面は、メインデータを貯蔵する複数個のメインブロックと、前記複数個のメインブロックにフェイルが発生した場合に、フェイルになったブロックを取り替えるための複数個のリダンダンシーブロックと、前記ＮＡＮＤフラッシュメモリ装置に対する保安データを貯蔵する保安ブロックと、前記保安ブロックにフェイルが発生した場合に、フェイルになった保安ブロックを取り替えるための保安リダンダンシーブロックとを含む。
【００１３】
実施形態として、前記保安ブロックはＯＴＰブロックであることを特徴とする。
【００１４】
実施形態として、前記保安リダンダンシーブロックはＯＴＰリダンダンシーブロックであることを特徴とする。
【００１５】
また、本発明によるＮＡＮＤフラッシュメモリ装置の保安ブロックをリペアする方法は、ａ）前記保安ブロックをテストする段階と、ｂ）前記保安ブロックにフェイルが発生した場合に、保安リダンダンシーブロックに取り替える段階と、ｃ）前記保安リダンダンシーブロックをテストする段階とを含む。
【００１６】
実施形態として、本発明によるリペア方法は、ｄ）前記保安リダンダンシーブロックをテストした結果、前記保安リダンダンシーブロックにフェイルが発生した場合にフェイル処理する段階をさらに含むことを特徴とする。
【００１７】
実施形態として、前記保安ブロックはＯＴＰブロックであることを特徴とする。
【００１８】
実施形態として、前記保安リダンダンシーブロックはＯＴＰリダンダンシーブロックであることを特徴とする。
【発明の効果】
【００１９】
本発明によるＮＡＮＤフラッシュメモリ装置は、保安ブロックを取り替えるための保安リダンダンシーブロックを具備しているので、保安ブロックにフェイルが発生した場合に保安ブロックをリペアすることができる。
【００２０】
また、本発明によるＮＡＮＤフラッシュメモリ装置の保安ブロックをリペアする方法は、保安ブロックにフェイルが発生した時に、保安リダンダンシーブロックに取り替えるので、ＮＡＮＤフラッシュメモリ装置をフェイル処理しなければならない従来の問題点を解決することができる。
【発明を実施するための最良の形態】
【００２１】
以下では、本発明が属する技術分野で通常の知識を持った者が本発明の技術的思想を容易に実施することができる程度に詳細に説明するために、本発明の望ましい実施形態を添付の図を参照して説明する。
【００２２】
図１は本発明の望ましい第１実施形態によるＮＡＮＤフラッシュメモリ装置のセルアレイを概念的に示すブロック図である。図１を参照すると、ＮＡＮＤフラッシュメモリ装置のセルアレイ１００はｎ＋１個のメインブロック１１０、ＯＴＰブロック１２０、及び ４個のリダンダンシーブロック１３０を含む。ここで、前記リダンダンシーブロック１３０が４個以上になることができることは自明な事実である。
【００２３】
前記メインブロック１１０はメインデータを貯蔵する。ここで、メインデータ（ｍａｉｎ ｄａｔａ）はユーザーが読み出し、書き込み、及び消去可能な通常のデータを意味する。
【００２４】
前記ＯＴＰブロック１２０は保安データを貯蔵する保安ブロック（ｓｅｃｕｒｉｔｙ ｂｌｏｃｋ）である。ここで、保安データ（ｓｅｃｕｒｉｔｙ ｄａｔａ）はＮＡＮＤフラッシュメモリ装置の保安に関係するデータを意味する。例えば、ＯＴＰブロック（Ｏｎｅ−Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｂｌｏｃｋ）は、ただ一度だけプログラム可能なデータを貯蔵するための保安ブロックである。情報処理システムが複雑になることによって、ユーザーは、使用しようとするＮＡＮＤフラッシュメモリ装置のＩＤ、すなわち、製造会社のシリアル番号、製造日、保安が必要なデータなどをＮＡＮＤフラッシュメモリ装置内に貯蔵することを所望する。このような保安データを貯蔵するための領域がＯＴＰブロックである。ＯＴＰブロックには本来の目的によって保安データが、ただ一度だけプログラムされ、一度プログラムされたデータは、外部のどんな操作に対しても安全に保護されることができる。したがって、ＯＴＰブロックに貯蔵された保安データは安全に保全される。
【００２５】
前記リダンダンシーブロック１３０は前記メインブロック１１０または前記ＯＴＰブロック１２０にフェイルが発生した場合に、選択的にフェイルになったブロックを取り替えるためのブロックである。前記メインブロック１１０のうちのいずれか一つまたは前記ＯＴＰブロック１２０にフェイルが発生した場合に、前記リダンダンシーブロック１３０のうちのいずれか一つのリダンダンシーブロック１３１は、ヒューズボックス１４０に貯蔵されたヒューズ情報に応じて、フェイルが発生したブロックを取り替える。例えば、前記リダンダンシーブロック１３１は、前記ヒューズボックス１４０のヒューズがノットカット（ＮＯ ＣＵＴ）状態にあれば、前記メインブロック１１０を取り替えるために使用される。一方、前記リダンダンシーブロック１３１は、前記ヒューズボックス１４０のヒューズがカット（ＣＵＴ）状態にあれば、前記ＯＴＰブロック１２０を取り替えるために使用される。
【００２６】
図２は本発明の望ましい第２実施形態によるＮＡＮＤフラッシュメモリ装置のセルアレイを概念的に示すブロック図である。図２を参照すると、ＮＡＮＤフラッシュメモリ装置のセルアレイ２００はｎ＋１個のメインブロック２１０、ＯＴＰブロック２２０、ＯＴＰリダンダンシーブロック２３０、及び３個のリダンダンシーブロック２４０を含む。ここで、前記リダンダンシーブロック２４０は３個以上になることができることは自明な事実である。
【００２７】
前記メインブロック２１０はメインデータを貯蔵する。前記リダンダンシーブロック２４０は前記メインブロック２１０にフェイルが発生した場合に、フェイルになったメインブロックを取り替えるためのブロックである。前記ＯＴＰブロック２２０は前記ＮＡＮＤフラッシュメモリ装置に対する保安データを貯蔵する保安ブロックである。そして前記ＯＴＰリダンダンシーブロック２３０は前記ＯＴＰブロック２３０にフェイルが発生した場合に、ＯＴＰブロックを取り替えるための保安リダンダンシーブロックである。
【００２８】
前記ＮＡＮＤフラッシュメモリ装置のセルアレイ２００は図１に示したセルアレイ１００とは異なり、ＯＴＰブロック２２０をリペアするためのＯＴＰリダンダンシーブロック２３０を別に具備している。
【００２９】
図３は本発明によるＮＡＮＤフラッシュメモリ装置のＯＴＰブロックをリペアする方法を示すフローチャートである。ここで、ＯＴＰブロックは保安データを貯蔵する保安ブロックである。
【００３０】
まず、Ｓ３１０段階では前記ＯＴＰブロックがテストされる。Ｓ３２０段階では前記ＯＴＰブロックにフェイルがあるか否かを判断する。もし、Ｓ３２０段階で前記ＯＴＰブロックにフェイルがなければ、ＯＴＰブロックをリペアする動作は終わる。しかし、前記ＯＴＰブロックにフェイルが発生した場合に、Ｓ３３０段階で前記ＯＴＰブロックはＯＴＰリダンダンシーブロックに取り替えられる。Ｓ３４０段階では前記ＯＴＰリダンダンシーブロックがテストされる。Ｓ３５０段階では前記ＯＴＰリダンダンシーブロックにフェイルがあるか否かを判断する。もし、前記ＯＴＰリダンダンシーブロックにフェイルがあれば、前記ＮＡＮＤフラッシュメモリ装置はフェイル処理される。しかし、前記ＯＴＰリダンダンシーブロックにフェイルがなければ、ＯＴＰブロックをリペアする動作は終わる。
【００３１】
従来のＮＡＮＤフラッシュメモリ装置は、保安ブロックにフェイルが発生した場合に、フェイルが発生した保安ブロックを取り替えるためのリダンダンシーブロックがないので、ＮＡＮＤフラッシュメモリ装置がフェイル処理されていた。しかし、本発明によるＮＡＮＤフラッシュメモリ装置は、保安ブロックを取り替えるための保安リダンダンシーブロックを具備しているので、保安ブロックにフェイルが発生した場合に、保安ブロックをリペアすることができる。したがって、本発明は、保安ブロックにフェイルが発生した場合に、ＮＡＮＤフラッシュメモリ装置をフェイル処理しなければならない問題点を解決することができる。
【００３２】
一方、本発明の詳細な説明では具体的な実施形態に関して説明したが、本発明の範囲から逸脱しない限度内で様々な変形が可能であることは勿論である。したがって、本発明の範囲は上述の実施形態に限って決められてはならず、特許請求の範囲だけでなく、この発明の特許請求の範囲と均等なものなどによって決められなければならない。
【図面の簡単な説明】
【００３３】
【図１】本発明の望ましい第１実施形態によるＮＡＮＤフラッシュメモリ装置のセルアレイを示すブロック図である。
【図２】本発明の望ましい第２実施形態によるＮＡＮＤフラッシュメモリ装置のセルアレイを示すブロック図である。
【図３】本発明によるＮＡＮＤフラッシュメモリ装置のＯＴＰブロックをリペアする方法を示すフローチャートである。
【符号の説明】
【００３４】
１００、２００  セルアレイ
１１０、２１０  メインブロック
１２０、２２０  ＯＴＰブロック
１３０、２３０、２４０  リダンダンシーブロック
１４０  ヒューズボックス
【図１】
2006196157.tif 000003
【図２】
2006196157.tif 000004
【図３】
2006196157.tif 000005