(57)【要約】【課題】複数個の端子が配置形成された端子形成面２を有する回路基板において、エリアアレイ型パッケージを、電気特性や信頼性を確保しつつ、安価に高密度に実装できる回路基板や半導体装置及びそれを実装した回路基板や半導体装置を提供する。【解決手段】多数の正三角形を各辺が接するように配置形成された平面図形の各線の交点に、端子が略配置形成され、さらに、正三角形の一つの辺の延長線をＹ軸、それに垂直な線をＸ軸、端子形成面の略中央にある端子が位置する交点を両軸の中心点としたとき、中心点より端子形成面２の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置された領域を設けたことを特徴とする。【選択図】図１
2006261492.tif 000002
【特許請求の範囲】
【請求項１】
複数個の端子が配置形成された端子形成面を有する回路基板において、多数の正三角形を各辺が接するように配置形成された平面図形の各線の交点に、端子が略配置形成されたことを特徴とする回路基板。
【請求項２】
正三角形の一つの辺の延長線をＹ軸、それに垂直な線をＸ軸、端子形成面の略中央にある端子が位置する交点を両軸の中心点としたとき、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置された領域を設けたことを特徴とする請求項１に記載の回路基板。
【請求項３】
端子形成面が四角形状であってその各辺がそれぞれＸ軸Ｙ軸に略平行であった場合、前記領域が、Ｙ軸に平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域であって、Ｙ軸に平行方向の隣接端子間距離は、Ｙ軸に平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板。
【請求項４】
端子形成面が多角形状であり少なくともその１つの辺が正三角形の辺に略平行であって、前記領域が、正三角形の辺に略平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域であって、略平行な辺に平行な方向の隣接端子間距離は、略平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板。
【請求項５】
Ｘ軸に平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置され、Ｘ軸に平行方向の隣接端子間距離は、Ｘ軸に平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項３に記載の回路基板。
【請求項６】
端子形成面が多角形状であり少なくともその１つの辺が正三角形の辺に略垂直であって、正三角形の辺に略垂直な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置され、略垂直な辺に平行な方向の隣接端子間距離は、略垂直な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項４に記載の回路基板。
【請求項７】
端子形成面が多角形状であって、前記領域が、多角形の辺と、その辺の両端と中心点とを結ぶ線で形成される領域であって、辺に平行方向の隣接端子間距離は、辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び半導体装置の実装に関し、例えば、ＢＧＡ(Ball Grid Array)パッケージ、ＣＳＰ(Chip size Pakage)、ＬＧＡ(Land Grid Array)パッケージ等のパッケージ、フリップチップ等のエリアアレイ状の端子を持つ半導体チップ、インダクタ等を用いた非接触端子を複数持つ半導体チップやパッケージ、およびこれらを実装する回路基板に関する。
【背景技術】
【０００２】
ＢＧＡやＣＳＰおよびＬＧＡ等のエリアアレイ形のパッケージを実装した回路基板及び半導体装置において、一般的に、端子は回路基板などに等ピッチで格子状に配列されているか、１つ置きに端子を配置したパターンの繰返しで配列されている。
【０００３】
以下に公知の文献を示す。
【特許文献１】特開２００２−２７０７２３号公報  さらに以下に先願の特許出願を示す。
【特許文献２】特願２００５−０４５６８８号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
回路基板及び半導体装置は、小型化と高速高機能化の要請から、狭ピッチ多ピン化が進んでいる。そのため、回路基板及び半導体装置内及びそれを実装する基板の配線密度を上げるか多層化するなどして、実装の中央部から配線を引き出している。
【０００５】
その結果、配線幅を細くしたことによって抵抗値が上昇し、半導体装置に十分な電圧を供給できない問題や熱応力による断線が生じやすいなどの問題が起きている。また、多層化や微細配線の製造工程数の増加や製造歩留低下によって製造コスト上昇等の問題も発生している。
【０００６】
本発明は、エリアアレイ型パッケージを、電気特性や信頼性を確保しつつ、安価に高密度に実装できる回路基板や半導体装置及びそれを実装した回路基板や半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、前記課題に鑑みてなされたものであって、  請求項１の発明は、複数個の端子が配置形成された端子形成面を有する回路基板において、多数の正三角形を各辺が接するように配置形成された平面図形の各線の交点に、端子が略配置形成されたことを特徴とする回路基板としたものである。
【０００８】
また、請求項２の発明は、正三角形の一つの辺の延長線をＹ軸、それに垂直な線をＸ軸、端子形成面の略中央にある端子が位置する交点を両軸の中心点としたとき、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置された領域を設けたことを特徴とする請求項１に記載の回路基板としたものである。
【０００９】
また、請求項３の発明は、端子形成面が四角形状であってその各辺がそれぞれＸ軸Ｙ軸に略平行であった場合、前記領域が、Ｙ軸に平行な辺と、その辺の両端と中心点とを結ぶ
線で形成される領域であって、Ｙ軸に平行方向の隣接端子間距離は、Ｙ軸に平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板としたものである。
【００１０】
また、請求項４の発明は、端子形成面が多角形状であり少なくともその１つの辺が正三角形の辺に略平行であって、前記領域が、正三角形の辺に略平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域であって、略平行な辺に平行な方向の隣接端子間距離は、略平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板としたものである。
【００１１】
また、請求項５の発明は、Ｘ軸に平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置され、Ｘ軸に平行方向の隣接端子間距離は、Ｘ軸に平行な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項３に記載の回路基板としたものである。
【００１２】
また請求項６の発明は、端子形成面が多角形状であり少なくともその１つの辺が正三角形の辺に略垂直であって、正三角形の辺に略垂直な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置され、略垂直な辺に平行な方向の隣接端子間距離は、略垂直な辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項４に記載の回路基板としたものである。
【００１３】
また、請求項７の発明は、端子形成面が多角形状であって、前記領域が、多角形の辺と、その辺の両端と中心点とを結ぶ線で形成される領域であって、辺に平行方向の隣接端子間距離は、辺の端部から辺の中心に向け、徐々に広くなることを特徴とする請求項２に記載の回路基板としたものである。
【００１４】
本発明の回路基板は全て、半導体装置や半導体パッケージを含むものとする。
【発明の効果】
【００１５】
本発明の回路基板は、回路基板の複数個の端子が、多数の正三角形を各辺が接するように配置形成された平面図形の各線の交点に略配置され、さらに基準点に対して同一方向に位置する前記端子について基準点から遠方に位置する端子ほどそれと隣接する端子間隔を広くすることで、配線幅を細くすること無く、実装基板の層数を無駄に増やすことなく高密度の実装を可能にする回路基板とすることがてきる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明の実施形態について具体的に説明する。
【００１７】
図１（ａ）は、本発明の回路基板の一例の端子形成面を平面で見た部分説明図である。端子形成面では、多数の正三角形を各辺が接するように配置形成された平面図形の各線の交点に、端子が略配置されている。ただし最外周の三角形には、接していない部分がある。そして正三角形の一つの辺の延長線をＹ軸、それに垂直な線をＸ軸、両軸の交点は一つの端子の位置とする。このような端子の配置は、図１（ｂ）のような基本格子とセルの繰り返した構成となっている。図（ｂ）の横軸はＸ軸、縦軸はＹ軸を表し、交点を基準の端子の位置ｔ０、この端子のＸ軸の隣接端子の位置ｔ１、Ｙ軸の隣接端子の位置ｔ２、ｔ０に最近接の端子の位置ｔ３としている。ｔ０−ｔ１およびｔ０−ｔ２を縦横の基本格子として繰り返して空間格子とする。ｔ０、ｔ３の位置にそれぞれ端子を置いたものをセルとし、このセルを各空間格子に配置すれば図（ａ）のように全ての端子を配置できる。なお
、ｔ０、ｔ１、ｔ２、ｔ３は、ここではそれぞれベクトル量とする。端子間の最短距離をｓ＝ｔ３−ｔ０（ベクトル長）とすれば、基本格子の面積は、（（（√３）／２）×ｓ×２）×ｓ＝（√３）ｓ2となる。したがって単位面積当たりの端子数は、２／（（√３）ｓ2）となる。一方、従来の様に端子を端子間最短距離ｓで縦横均等に置いた場合（等ピッチ格子配列）、図（ｃ）のように、長さｓの正方形に１つの端子を置いた割合になるから、単位面積あたりの端子数は、１／ｓ2となる。したがって本発明の端子の密度は従来に比べ、（（２／（（√３）ｓ2））／（１／ｓ2）＝２／（√３）で、約１．１５倍となり、本発明の配線基板は、高密度実装となる。
【００１８】
つぎに、端子からの配線について述べる。ここでＸ軸列端部からの配線については、端子間が広く、通常Ｘ軸端より内側に３列ぐらいまでの端子列から端子形成面の外部へ引出し配線できる。それより内部の端子については、ビアを経由して配線基板の内層に接続し外部へ配線することになる。しかし、Ｙ軸列端部からの配線については、隣接端子間の距離が短いために通常はＹ軸端より内部１列までしか端子形成面の外部へ引出し配線できない。このため本願の配線基板では、正三角形の一つの辺の延長線をＹ軸、それに垂直な線をＸ軸、端子形成面の略中央にある端子が位置する交点を両軸の中心点としたとき、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置された領域を設けている。すなわち、図１（ａ）のＹ軸の端部の列をＸ軸の方に端子形成面外に向け僅かにずらしたり、あるいはＹ軸方向にＹ軸列の端子間距離を広げることによって、Ｙ軸端の内側の列の端子から、外部へ引き出し配線するものである。
【００１９】
なお、Ｙ軸に平行方向に端子間距離を広げる場合、Ｙ軸に平行方向の隣接端子間距離は、Ｙ軸に平行な辺の端部から辺の中心に向け、徐々に広くなる方が好ましい。これは、Ｙ軸に平行な辺では、端部よりも辺の中心の方が、引き出す配線数が多くなるからである。
【００２０】
なお、本願に係る多数の正三角形を各辺が接するように形成された平面図形を、以下、六角格子配列と呼ぶ。
【００２１】
以上の本発明の例を、図を用いて具体的に説明する。図６は、本発明の配線基板の実装例を断面で示した模式説明図である。ボールパッドの配置形成された配線基板ＰＣＢ３上に、ボールグリッドアレイ状にＢＧＡボール２２を介してＣＳＰ１が実装されている。また、ＣＳＰ１上にはボールにより半導体チップ２１が接続されている。ＰＣＢ３上のＣＳＰ１のボールパッドの配置は、図１（ａ）で示した端子をこのボールパッドとして、図の六角格子配列にした配置面２の通りとする。現状の代表的な値として、ＣＳＰ１の有効パッド配置面は、１３ｍｍ×１３ｍｍであり、５００μｍ径の共晶半田ボールの実装可能パッドピッチ（パッド中心からの距離。（上記のｓ））は１ｍｍとする。
【００２２】
一般的なボールグリッドアレイの等ピッチ格子配列であれば、フルグリッドで最大１３×１３の１６９ピンとなるが、六角格子配列である本ＣＳＰ１は１８７ピンの高密度配置を可能とした。ＰＣＢ３のライン／スペースは、代表的な値として１００μｍ／１００μｍで設計でき、また、パッド径を６００μｍとすれば、従来の等ピッチ配列であれば、パッド間スペース１６の４００μｍを通せる配線は１本である。
【００２３】
図２は、一般的な等ピッチ格子配列のボールグリッドアレイパッドのＰＣＢの配線引き回し部の説明図である。上記から図の従来の一般的なボールグリッドアレイでは最外パッド列４０とその１列内側のボールパッド列５０はパッドの間を通して第１層で配線が可能であるが、さらに内側のパッド列８０から配線を引き出すにはＰＣＢ３に２層以上の配線層を設けなければならない。
【００２４】
図３は、本例の図１（ａ）にしめすＸ軸方向の配置の端部近傍を示す部分説明図である
。図に示すとおり、本ＣＳＰ３では図１（ａ）における最外パッド列４とその１列内側のボールパッド列５及びさらに１列内側のボールパッド列８から、パッド間スペース１７（２×（（√３）／２）×１０００−６００＝約１１３２［μｍ］）を通して、引出し配線１０で引き出せる。
【００２５】
図４は、本例の図１（ａ）にしめすＹ軸方向の配置の端部近傍を示す部分説明図である。図に示すように、図１（ａ）における最外パッド列６のスペース１８は４００μｍであるから、最外パッド列６とその１列内側のパッド列７のみ１層で引き出せて、２列内側のパッド列９は、他の層で引き出すしかない。
【００２６】
図５は、本発明の回路基板の他の例の端子形成面を平面で見た部分説明図である。図では、本発明に基づくパッド配列として、ＣＳＰ１及びＰＣＢ３の最外パッド列を六角格子列の位置６から修整して最外パッド列１６とした略六角格子列とし、ＰＣＢ第１層で端子から引き出し配線している。パッド配置面中心位置を基準点１１とし、それを始点とした対角４方向に基準線１２〜１５をとる。基準点１１から１つ内側のパッド列７までの距離１９は（√３／２）×６＝５．１９６［ｍｍ］であり、パッド列７から修整した最外パッド列１６までの距離２０を１ｍｍにとる。さらに、基準線１２と基準線１５の間にある最外パッド列１６に属するパッドピッチを図５に示す値にすると、パッド列７とパッド列９も第１層で引き出せる。この修整で最外パッド列のパッドは１つ減っただけであるから、対向側の基準線１３と基準線１４に囲まれる最外パッド列に対して同様の修整を行っても、フルグリッドで１８５ピンが配線層２層で全て引き出すことが可能である。
【００２７】
以下にこれについて述べる。
前述した様にＰＣＢ３のライン／スペースは、代表的な値として１００μｍ／１００μｍで設計できる。線幅が１００μｍのラインである為、ランド径は大きく見積もって２００μｍとなる。パッド径６００μｍに比較してかなり小さく、１ｍｍピッチのランド間スペースは８００μｍである。
【００２８】
以下、基準線１２と基準線１５の間にあるパッドの全配線が端部ＰＣＢ３の２層から引き出せることを示す。引き出し配線の残っている基準点より４列目のラインの長さは、基準線が配置面の角部を通ることから、ほぼ６．９ｍｍになる。このうち、このラインに位置するランドは７つであるから、ランドが占める長さは、２００×７＝１．４ｍｍであり、５．５ｍｍが配線可能なスペースとなる。
【００２９】
一方基準線１２と基準線１５の間にある領域に含まれるピンは多くて１９個である。１９本をライン／スペース１００μｍ／１００μｍで配線するには２．０ｍｍの幅が必要であり、ランド７個とラインのスペースを考慮しても３．０ｍｍあれば十分であって、配線可能なスペース５．５ｍｍは、必要なスペース３．０ｍｍを十分満たす。従って、一方基準線１２と基準線１５の間にある領域に含まれるパッドの配線は２層目で配線できる。
【００３０】
なお、本例ではＹ軸方向の引き出し配線のため、Ｙ列の端部の列のパッド配置のみを調整したが、これにこだわるものではない。すなわち、端部から複数個のＹ列について、パッド配置を調整しても良い。その場合、パッドの数がさらに減少することになるが、ＰＣＢ表面層で引き出せる配線数を増加できる。
【００３１】
また、ＰＣＢにＣＳＰを実装する場合について述べたが、通常のＢＧＡパッケージをマザーボードに実装する場合のパッド配置、半導体チップをインターポーザにフリップチップ実装する場合のバンプ配置についても、スケールが異なるだけで本発明により同様の効果が得られる。
【００３２】
また、本発明は、端子配置エリアが正方形もしくは方形である必要は無く、非対称多角形を含む任意の略円形、任意の多角形等について適用できる。
【００３３】
この場合、多角形状の辺で囲まれた端子形成面のうち、少なくともその１つの辺が正三角形の辺に略平行であるものとする。そして、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置された領域は、正三角形に略平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域とする。さらに、略平行な辺に平行な方向の隣接端子間距離は、略平行な辺の端部から辺の中心に向け、徐々に広くなるようにする。これは、上記に述べたと同様の理由による。
【００３４】
このような多角形状の端子形成面の形成された回路基板は、例えば特許文献２に記載されているような高周波伝送回路で良好な効果が得られる。本願発明の回路基板の例として、正六角形状の端子形成面を持ち、回路基板がこの正六角形の各辺に平行な辺からなる正六角形状とする。これを別の基板に実装する。図７は、この実装された基板を平面で見た説明図である。この場合、本願の回路基板３０を複数作成し、各辺が等距離となるよう基板３１に配置し、信号線３２を配線する。このようにすることによって各信号線３２が等長で配線でき、スキュー（信号間の時間的ズレ）が少なく、信号を同時に伝送できる。本例の回路基板３０は、特に高周波伝送回路に適した回路基板である。この例では、等長配線する信号以外の辺は、正六角形状の線上にある必要は無く、したがって本例の回路基板は、一部正六角形を含む多角形でも良い。
【００３５】
端子列から端子形成面の外部へ引出し配線する本数を増加するため、以上の例では端子間隔の狭い部分について端子間距離を広げて引出し線を多くした。しかし、これは端子間隔の広い部分、例えば図１のＸ軸方向についても同様に端子間距離を広げても引出し線を多く出来る効果が得られる。
【００３６】
すなわち、端子形成面が四角形状であってその各辺がそれぞれＸ軸Ｙ軸に略平行であった場合、Ｘ軸に平行な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置されていてもよい。
【００３７】
さらに、Ｘ軸に平行方向の隣接端子間距離は、Ｘ軸に平行な辺の端部から辺の中心に向け、徐々に広くなるようにしてもよい。
【００３８】
また、端子形成面が多角形状であり少なくともその１つの辺が正三角形の辺に略垂直であった場合、正三角形の辺に略垂直な辺と、その辺の両端と中心点とを結ぶ線で形成される領域で、中心点より端子形成面の外周部に行くに従い、隣接端子間の距離が広くなるように端子が配置されていてもよい。
【００３９】
さらに、略垂直な辺に平行な方向の隣接端子間距離は、略垂直な辺の端部から辺の中心に向け、徐々に広くなるようにしてもよい。
【００４０】
なお以上から、端子形成面が多角形状であって、端子列から端子形成面の外部へ引出し配線する本数を増加するため、このように端子間隔の狭い部分について端子間距離を広げて引出し線を多くすることは、辺が正三角形に平行でも垂直でもあるいは任意の角度で傾斜していても、上記のような手段で同じように引出し線を多く出来る効果が得られる。
【図面の簡単な説明】
【００４１】
【図１】図（ａ）は、本発明の回路基板の一例の端子形成面を平面で見た部分説明図、（ｂ）は、本例の基本格子とセルの説明図、（ｃ）は端子を端子間最短距離ｓで縦横均等に配置した場合の基本格子とセルの説明図である。
【図２】一般的な等ピッチ格子配列のボールグリッドアレイパッドのＰＣＢの配線引き回し部の部分説明図である。
【図３】本発明の一例の図１（ａ）にしめすＸ軸方向の配置の端部近傍を示す部分説明図である。
【図４】本発明の一例の図１（ａ）にしめすＹ軸方向の配置の端部近傍を示す部分説明図である。
【図５】本発明の回路基板の他の例の端子形成面を平面で見た部分説明図である。
【図６】本発明の配線基板の例を断面で示した模式説明図である。
【図７】本発明の配線基板の例を実装した基板を平面で見た説明図である。
【符号の説明】
【００４２】
１・・・ ＣＳＰ
２・・・端子（ボールパッド）配置面
３・・・ＰＣＢ
４・・・最外パッド列
４０・・・最外パッド列
５・・・１つ内側のパッド列
５０・・・１つ内側のパッド列
６・・・最外パッド列
７・・・１つ内側のパッド列
８・・・２つ内側のパッド列
８０・・・２つ内側のパッド列
９・・・２つ内側のパッド列
１０・・・引き出し配線
１１・・・基準点
１２・・・基準線
１３・・・基準線
１４・・・基準線
１５・・・基準線
１６・・・一般的な等ピッチ格子配列時のパッド間スペース
１７・・・六角格子配列のＸ軸列のボールグリッドアレイパッドの最外パッド列４のスペース
１８・・・六角格子配列のＹ軸列のボールグリッドアレイパッドの最外パッド列６のスペース
１９・・・基準点から略六方格子配列のボールグリッドアレイパッドの最外より１つ内側の列までの距離
２０・・・略六方格子配列のボールグリッドアレイパッドの最外列１６と１つ内側の列７までの距離
２１・・・半導体チップ
２２・・・ＢＧＡボール
３０・・・回路基板
３１・・・基板
３２・・・信号線３２
【図１】
2006261492.tif 000003
【図２】
2006261492.tif 000004
【図３】
2006261492.tif 000005
【図４】
2006261492.tif 000006
【図５】
2006261492.tif 000007
【図６】
2006261492.tif 000008
【図７】
2006261492.tif 000009