(57)【要約】      （修正有）【課題】センサチップを収納した半導体パッケージの厚さを低減すると共に半導体パッケージのケース体の底板の歪を低減する手段を提供する。【解決手段】底板３と、底板３の周縁部に形成した側壁４と、この側壁４に囲われたチップ収納空間６に収納されるセンサチップ５とを備えた半導体パッケージ１において、底板３に、センサチップ５を設置するチップ設置穴７を設ける。【選択図】図１
2006261560.tif 000002
【特許請求の範囲】
【請求項１】
底板と、該底板の周縁部に形成した側壁と、該側壁に囲われたチップ収納空間に収納されるセンサチップとを備えた半導体パッケージにおいて、
前記底板に、前記センサチップを設置するチップ設置穴を設けたことを特徴とする半導体パッケージ。
【請求項２】
センサチップを設置するセンサチップ設置領域と、前記センサチップの信号を処理する信号処理チップを設置する信号処理チップ設置領域とを設定したおもて面と、該おもて面の反対側の面である裏面とを有する底板を備えた半導体パッケージにおいて、
前記底板は、前記センサチップ設置領域の前記裏面までの厚さが、前記信号処理チップを設置する前記おもて面から裏面までの厚さより薄く形成されていることを特徴とする半導体パッケージ。
【請求項３】
センサチップを設置するセンサチップ設置領域と、前記センサチップの信号を処理する信号処理チップを設置する信号処理チップ設置領域とを設定したおもて面と、該おもて面の反対側の面である裏面とを有する底板と、該底板のおもて面の周縁部に形成した前記センサチップ設置領域と前記信号処理チップ設置領域とを囲う側壁とを備えた半導体パッケージにおいて、
前記センサチップ設置領域の前記裏面までの厚さを、前記信号処理チップを設置する前記おもて面から裏面までの厚さより薄く形成すると共に、前記センサチップ設置領域に設置されたセンサチップと、前記信号処理チップ設置領域に設置された信号処理チップとを覆う密封蓋を前記側壁上に接合したことを特徴とする半導体パッケージ。
【請求項４】
底板と、該底板の周縁部に形成した側壁と、該側壁に囲われたチップ収納空間に収納されるセンサチップとを備えた半導体パッケージにおいて、
前記底板のおもて面に前記センサチップを設置するセンサチップ設置領域を設定し、前記底板の裏面の前記センサチップ設置領域の裏面を除く領域に、外部との間の信号の送受を中継する外部端子を設けたことを特徴とする半導体パッケージ。
【請求項５】
請求項１から請求項３または請求項４において、
前記センサチップと、前記信号処理チップとを電気的に接続するワイヤを設けたことを特徴とする半導体パッケージ。
【請求項６】
請求項１から請求項４または請求項５において、
前記センサチップが、半導体加速度センサであることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、重錘部を支持する可撓部を有する半導体加速度センサ等のセンサチップ等をチップ収納空間に密封するケース体を備えた半導体パッケージに関する。
【背景技術】
【０００２】
従来の半導体パッケージは、底板とその周縁部に形成された側壁とからなる樹脂ケースの底板のおもて面に重錘部を支持する可撓部を有する半導体加速度センサであるセンサチップと信号処理チップとを同一面上に並置し、センサチップと信号処理チップおよびリードフレームの間をワイヤで接続し、樹脂キャップを樹脂ケースに固着してセンサチップと信号処理チップをチップ収納空間に密封すると共に、リードフレームの端部を樹脂ケースの底板の縁部で折り曲げて樹脂ケースの底板の裏面に外部端子を形成している（例えば、特許文献１参照。）。
【特許文献１】特開平９−８９９２５号公報（第２頁段落０００２０および第３頁段落０００９、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来の技術においては、ケース体の底板のおもて面にセンサチップと信号処理チップとを同一面上に並置してこれらを樹脂キャップで密封しているため、底板の厚さとチップ収納空間の高さと樹脂キャップの天板の厚さで半導体パッケージの厚さが決まり、近年の半導体パッケージの小型化、特に半導体パッケージの薄型化の要請に応えてケース体の底板を薄くすると、ケース体の底板の剛性が弱くなり、熱や外力等による歪が生じやすくなり、重錘部を支持する可撓部を有する半導体加速度センサにおいては可撓部に歪が生じてセンサチップの特性値に影響を及ぼすという問題がある。
【０００４】
半導体加速度センサの場合には、加速度の測定の感度を高めるために重錘部が所定の重さを有することが必要であり、他の半導体チップに比べて厚さを薄くすることが難しく、チップ収納空間の高さは半導体加速度センサであるセンサチップの厚さが支配的になり、半導体パッケージの薄型化を図ることが困難であるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、センサチップを収納した半導体パッケージの厚さを低減する手段を提供することを目的とする。
【０００５】
また、センサチップを収納した半導体パッケージのケース体の底板の歪を低減する手段を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記課題を解決するために、底板と、該底板の周縁部に形成した側壁と、該側壁に囲われたチップ収納空間に収納されるセンサチップとを備えた半導体パッケージにおいて、前記底板に、前記センサチップを設置するチップ設置穴を設けたことを特徴とする。
また、底板と、該底板の周縁部に形成した側壁と、該側壁に囲われたチップ収納空間に収納されるセンサチップとを備えた半導体パッケージにおいて、前記底板のおもて面に前記センサチップを設置するセンサチップ設置領域を設定し、前記底板の裏面の前記センサチップ設置領域の裏面を除く領域に、外部との間の信号の送受を中継する外部端子を設けたことを特徴とする。
【発明の効果】
【０００７】
このように、本発明は、底板のおもて面に設けたチップ設置穴にセンサチップを設置するようにしたことによって、センサチップの厚さをそのままにして、半導体パッケージの厚さを低減することができると共に、比較的厚いチップ設置穴以外の領域の底板により、半導体パッケージの底板の剛性を確保して薄型化された半導体パッケージの底板の歪を低減することができるという効果が得られる。
【０００８】
また、底板の裏面に形成する外部端子を、センサチップ設置領域の裏面を除く領域に形成するようにしたことによって、底板を比較的薄いものとしても、実装基板への半田接続後に実装基板から伝わる種々の外力が直接センサチップに伝わることがなくなり、センサチップ設置領域の底板の歪を低減してセンサチップへの外力の影響を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【０００９】
以下に、図面を参照して本発明による半導体パッケージの実施例について説明する。
【実施例１】
【００１０】
図１は実施例１の半導体パッケージを示す断面図、図２は実施例１の半導体パッケージを示す上面図、図３は図２のＢ−Ｂ断面図、図４は実施例１の半導体パッケージを示す下面図、図５は実施例１のセンサチップの設置状態を示す斜視図である。
なお、図２は図１の密封蓋を取外した状態で示した上面図であり、図１は図２のＡ−Ａ断面線に沿った断面図である。
【００１１】
図１、図２、図３において、１は半導体パッケージである。
２はセラミック材料等で製作されたケース体であり、後述するセンサチップ５を設置する領域であるセンサチップ設置領域と後述する信号処理チップ９を設置する領域である信号処理チップ設置領域とをおもて面３ａに設定した底板３と、そのおもて面３ａの周縁部に枠状に形成された側壁４とを接合して構成され、底板３上の側壁４で囲まれた内側の空間がセンサチップ５等を密封して収納するチップ収納空間６として機能する。
【００１２】
センサチップ５は、図５に示すようにケース体２のチップ収納空間６の底板３のおもて面３ａに形成されたセンサチップ５と略同等の開口を有し、センサチップ５を挿入することが可能な矩形の有底穴であるチップ設置穴７の底面のセンサチップ設置領域に設置され、その上面にはセンサチップ５の内部回路が形成され、この内部回路の所定の部位に電気的に接続するパッド８がセンサチップ５の上面に複数形成されている。
【００１３】
信号処理チップ９は、底板３のおもて面３ａの信号処理チップ設置領域に設置されたセンサチップ５の信号を処理する半導体チップであって、その上面には信号処理チップ９の内部回路の所定の部位に電気的に接続するパッド１０が複数形成されている。
また、信号処理チップ９の上面には、信号処理チップ９が信号処理に用いるチップセンサ５の出力の補正値等を記憶したメモリチップ１１が積層され、メモリチップ１１の上面にはその記憶回路の所定の部位に電気的に接続するパッド１２が複数形成されている。
【００１４】
本実施例のセンサチップ５は半導体加速度センサであり、その厚さは５００μｍ程度である。また底板３の厚さは２００μｍ程度であり、そのおもて面３ａに形成されるチップ設置穴７の深さは５０〜１００μｍ程度である。更に信号処理チップ９およびメモリチップ１１の厚さはそれぞれ１５０μｍ程度である。
１３は端子形成板であり、ケース体２の底板３のおもて面３ａ上に設けられた側壁４の底板３側の枠状部材であって、そのチップ収納空間６の両側の部位がチップ収納空間６側に突出しており、その上面には内部端子１４が形成されている。
【００１５】
内部端子１４は、金やニッケル、タングステン等の導電性を有する金属で形成された細い導線であるワイヤ１５によりセンサチップ５のパッド８や信号処理チップ９のパッド１０等と電気的に接続される。
また、センサチップ５のパッド８と信号処理チップ９のパッド１０との間およびメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間もワイヤ１５により電気的に接続される。
【００１６】
１６は接合層であり、エポキシ系やシリコーン系、アクリル系等の粘度の高い接着剤であるダイスボンド剤をケース体２の底板３に設けたチップ設置穴７の底面に塗布し、これにセンサチップ５の下面を密着させた後に硬化させて形成され、ケース体２の底板３のチップ設置穴７にセンサチップ５を接合して固定する。
１７は密封蓋であり、セラミック材料や金属材料で形成され、センサチップ５の上面と対向してチップ収納空間６の開口部を覆うようにケース体２の側壁４の上部端面に接合される。
【００１７】
このような接合は、側壁４の上部端面に接着剤または銀ペースト等のペースト剤を塗布して密着させた後に接着剤やペースト剤を硬化させて接合する。
図４において、１９は外部端子であり、ケース体２の底板３の裏面３ｂに形成され、内部端子１４とケース体２の内部で電気的に接続された半導体パッケージ１と外部との間の信号の送受を中継する接続端子であって、図示しない外部回路を有する実装基板の配線端子に半田等により直接接続される。これにより外部回路とセンサチップ５や信号処理チップ９の内部回路との間が、外部端子１９および内部端子１４、ワイヤ１５、パッド８、パッド１０を介して電気的に接続される。
【００１８】
本実施例のセンサチップ５は、ケース体２の底板３のおもて面３ａに設けたチップ設置穴７の底面のセンサチップ設置領域にダイスボンド剤を塗布し、センサチップ５をチップ設置穴７に挿入してその下面とチップ設置穴７の底面とをダイスボンド剤を介して密着させた後に、ダイスボンド剤を硬化させて形成した接合層１６によりケース体２の底板３のチップ設置穴７の底面に接合して設置される。
【００１９】
また、信号処理チップ９は底板３のおもて面３ａの信号処理チップ設置領域に塗布したダイスボンド剤により接合され、その上面にメモリチップ１１がダイスボンド剤により接合される。これによりケース体２の底板３のおもて面３ａ上にメモリチップ１１を積層した信号処理チップ９が設置される。
このようにして設置されたセンサチップ５のパッド８と信号処理チップ９のパッド１０との間、センサチップ５のパッド８および信号処理チップ９のパッド１０と内部端子１４の間、並びにメモリチップ１１のパッド１２と信号処理チップ９のパッド１０との間は、ワイヤボンダ等を用いてワイヤ１５により電気的に接続され、その後に密封蓋１７をケース体２の側壁４の上部端面に接合してチップ収納空間６の上部の開口を密封する。
【００２０】
これにより、密封されたチップ収納空間６にセンサチップ５、信号処理チップ９およびメモリチップ１１を収納した本実施例の半導体パッケージ１が製造される。
以上説明したように、本実施例では、ケース体の底板のおもて面に設けたチップ設置穴にセンサチップを設置するようにしたことによって、センサチップの厚さをそのままにして、半導体パッケージの厚さを低減することができると共に、比較的厚いチップ設置穴以外の領域の底板により、半導体パッケージのケース体の底板の剛性を確保して薄型化された半導体パッケージのケース体の底板の歪を低減することができ、センサチップへの外力等の影響を防止することができる。
【００２１】
また、センサチップを他の信号処理チップ等の半導体チップより一段低い位置に設置するようにしたことによって、センサチップのパッドの高さを信号処理チップのパッドの高さに近づけることができ、センサチップと信号処理チップのパッド間のワイヤによるワイヤボンディングの作業性を向上させることはできる。
なお、本実施例ではセンサチップ５の下面をチップ設置穴７の底面のセンサチップ設置領域に接合層１６により接合するとして説明したが、図６に示すように粘度の高いダイスボンド剤をチップ設置穴７に多めに充填し、このダイスボンド剤の上にセンサチップ５を置くことによりセンサチップ５の側面とチップ設置穴７の側面との間にダイスボンド剤をはみ出させ、これを硬化させて形成した厚めの接合層１６としてもよい。このようにして剛性の低い接合層１６を厚めに形成すれば、センサチップ５への外力等の影響を緩和することができる。
【実施例２】
【００２２】
図７は実施例２の半導体パッケージを示す上面図、図８は図７のＣ−Ｃ断面図、図９は実施例２の半導体パッケージを示す下面図である。
なお、図７は図８の密封蓋を取外した状態で示した上面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図７において、２１は合せマークであり、センサチップ５の設置位置、つまりセンサチップ設置領域を示すためにケース体２の底板３のおもて面３ａに設けられた位置検出用のマークである。
【００２３】
本実施例の底板３は、図８に示すように実施例１のチップ設置穴の底部の厚さと略同等の厚さ、つまり実施例１の底板３の厚さよりは薄く形成されている。
また、図９に示す底板３の裏面３ｂに形成される外部端子１９は、実施例１の図４に示した外部端子１９とその位置が異なり、外部端子１９の数を実施例１と同数にして底板３の裏面３ｂにおける底板３のおもて面３ａに設定されたセンサチップ設置領域の裏面２２を除く領域に配置されている。
【００２４】
本実施例のセンサチップ５は、ケース体２の底板３のおもて面３ａ上の合せマーク２１により規定されたセンサチップ設置領域にダイスボンド剤を塗布し、センサチップ５の下面と底板３のおもて面３ａとをダイスボンド剤を介して密着させた後に、ダイスボンド剤を硬化させて形成された接合層１６によりケース体２の底板３のおもて面３ａ上にセンサチップ５を接合して設置される。
【００２５】
信号処理チップ９、メモリチップ１１の設置および各チップのパッド８、１０、１２と内部端子１４との接続、密封蓋１７の接合は上記実施例１と同様であるのでその説明を省略する。
これにより、密封されたチップ収納空間６にセンサチップ５、信号処理チップ９およびメモリチップ１１を収納した本実施例の比較的薄い底板３を有する半導体パッケージ１が製造される。
【００２６】
以上説明したように、本実施例では、ケース体の底板の裏面に形成する外部端子をセンサチップ設置領域の裏面を除く領域に形成するようにしたことによって、ケース体の底板を比較的薄いものとしても、実装基板への半田接続後に実装基板から伝わる種々の外力が直接センサチップに伝わることがないので、センサチップ設置領域の底板の歪を低減してセンサチップへの外力の影響を防止することができると共に、センサチップの厚さをそのままにして半導体パッケージの厚さを低減することができる。
【００２７】
なお、本実施例の外部端子の配置を実施例１のケース体の底板の裏面に適用すれば、実施例１のセンサチップへの外力等の影響を更に低減することができる。つまり実施例１および実施例２の底板のおもて面側に設置されたセンサチップへの外力等の影響を低減することができるという効果が得られる。
また、上記各実施例においては、チップ収納空間にセンサチップと信号処理チップとメモリチップとからなる３つのチップを密封するとして説明したが、チップの数は前記に限らず、センサチップを含む２つまたは４つ以上のチップであっても同様に本発明を適用すれば同様の効果を得ることができる。
【００２８】
更に、上記各実施例においては、センサチップは半導体加速度センサであるとして説明したが、センサチップは前記に限らず、底板の歪により影響をうける半導体チップであればどのような半導体チップであっても同様に本発明を適用すれば同様の効果を得ることができる。
【図面の簡単な説明】
【００２９】
【図１】実施例１の半導体パッケージを示す断面図
【図２】実施例１の半導体パッケージを示す上面図
【図３】図２のＢ−Ｂ断面図
【図４】実施例１の半導体パッケージを示す下面図
【図５】実施例１のセンサチップの設置状態を示す斜視図
【図６】実施例１のセンサチップの他の接合層の形成例を示す説明図
【図７】実施例２の半導体パッケージを示す上面図
【図８】図７のＣ−Ｃ断面図
【図９】実施例２の半導体パッケージを示す下面図
【符号の説明】
【００３０】
１    半導体パッケージ
２    ケース体
３    底板
３ａ  おもて面
３ｂ、２２  裏面
４    側壁
５    センサチップ
６    チップ収納空間
７    チップ設置穴
８、１０、１２  パッド
９    信号処理チップ
１１  メモリチップ
１３  端子形成板
１４  内部端子
１５  ワイヤ
１６  接合層
１７  密封蓋
１９  外部端子
２１  合せマーク
【図１】
2006261560.tif 000003
【図２】
2006261560.tif 000004
【図３】
2006261560.tif 000005
【図４】
2006261560.tif 000006
【図５】
2006261560.tif 000007
【図６】
2006261560.tif 000008
【図７】
2006261560.tif 000009
【図８】
2006261560.tif 000010
【図９】
2006261560.tif 000011