(57)【要約】【課題】時間階調方式で表示するときに発生する擬似輪郭を低減する。【解決手段】ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割する。そして、第１ビット群に属するビットに相当するａ個（ａは０＜ａ＜ｎの整数）のサブフレームを３個以上に分割して、各サブフレーム群に概ね半分ずつ配置し、第２ビット群に属するビットに相当するｂ個（ｂは０＜ｂ＜ｎの整数）のサブフレームを２個に分割して、各サブフレーム群に１つずつ配置し、第３ビット群に属するビットに相当するｃ個（ｃは０≦ｃ＜ｎの整数：ａ＋ｂ＋ｃ＝ｎ）のサブフレームを、少なくとも１個のサブフレーム群に配置する。第１ビット群および第２ビット群に属するビットに相当するサブフレームについては、各サブフレーム群の中で重ね合わせ時間階調方式を用いて、階調を表現する。【選択図】図１
2006337990.tif 000002
【特許請求の範囲】
【請求項１】
１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
ｎビット（ここで、ｎは整数）で階調を表現する場合に、
２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、
前記１フレームを、２個のサブフレーム群に分割し、
前記第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、それぞれ３個以上に分割して、前記１フレームの２個の各サブフレーム群に概ね半数ずつ配置し、
前記第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、それぞれ２個に分割し、前記１フレームの２個の各サブフレーム群に１個ずつ配置し、
前記第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、前記１フレームの２個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、
前記１フレームの２個のサブフレーム群の、前記第１ビット群に属するビットに相当する複数のサブフレームと、前記第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第１ビット群に属するビットに相当する複数のサブフレームと、前記第２ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記１フレームの２個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現し、かつ、１ゲート選択期間をｍ個（ここで、ｍはｍ＞１の整数）以上に分割し、分割したそれぞれの期間において、ゲート線を独立に走査することを特徴とする駆動方法。
【請求項２】
１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法であって、
ｎビット（ここで、ｎは整数）で階調を表現する場合に、
２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、
前記１フレームを、ｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分割し、
前記第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、それぞれ（ｋ＋１）個以上に分割して、前記１フレームのｋ個の各サブフレーム群に概ね同数ずつ配置し、
前記第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、それぞれｋ個に分割し、前記１フレームのｋ個の各サブフレーム群に１個ずつ配置し、
前記第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、それぞれ（ｋ−１）個以下に分割し、または分割せずに、前記１フレームのｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、
前記１フレームのｋ個のサブフレーム群の、前記第１ビットに相当する複数のサブフレームと、前記第２ビットに相当する複数のサブフレームとの出現順序が概ね同じであり、
前記第１ビット群に属するビットに相当する複数のサブフレームと、前記第２ビット群に属するビットに相当する複数のサブフレームとの一部、または全部について、前記１フレームのｋ個の各サブフレーム群の中で重ね合わせ時間階調方式を用いて階調を表現し、かつ、１ゲート選択期間をｍ個（ここで、ｍはｍ＞１の整数）以上に分割し、分割したそれぞれの期間において、ゲート線を独立に走査することを特徴とする駆動方法。
【請求項３】
請求項１または請求項２において、
低階調領域については、輝度を線形に変化させ、それ以外の階調領域については、輝度を非線形に変化させることを特徴とする表示装置の駆動方法。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記１フレームのサブフレーム群のうちの少なくとも１個のサブフレーム群で、
前記第１ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第２ビット群または前記第３ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記１フレームのサブフレーム群のうちの少なくとも１個のサブフレーム群で、
前記第２ビット群または前記第３ビット群に属するビットに相当する全てのサブフレームが点灯した後、
前記第１ビット群に属するビットに相当する全てのサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項６】
請求項１乃至請求項３のいずれか一項において、
前記１フレームのサブフレーム群のうちの少なくとも１個のサブフレーム群で、
前記第１ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも１個のサブフレームが点灯し、前記第２ビット群または前記第３ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも１個のサブフレームが点灯した後、
前記第１ビット群に属するビットに相当する複数のサブフレームのうちの別の１個のサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項７】
請求項１乃至請求項３のいずれか一項において、
前記１フレームのサブフレーム群のうちの少なくとも１個のサブフレーム群で、
前記第２ビット群もしくは前記第３ビット群に属するビットに相当する複数のサブフレームのうちの少なくとも１個のサブフレームが点灯し、
前記第１ビット群に属するビットに相当する前記複数のサブフレームのうちの少なくとも１個のサブフレームが点灯した後、
前記第２ビット群または前記第３ビット群に属するビットに相当する複数のサブフレームのうちの別の１個のサブフレームが点灯することを特徴とする表示装置の駆動方法。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の駆動方法を用いた表示装置。
【請求項９】
請求項８に記載の表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置およびその駆動方法、特に時間階調方式を適用した表示装置に関する。
【背景技術】
【０００２】
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子としては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子などとも言う）が注目を集めており、ＥＬディスプレイなどに用いられるようになってきている。ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。
【０００３】
このような表示装置の発光階調を制御する駆動方式として、デジタル階調方式とアナログ階調方式とがある。デジタル階調方式はデジタル制御で発光素子をオンオフさせ、階調を表現している。一方、アナログ階調方式には、発光素子の発光強度をアナログ制御する方式と発光素子の発光時間をアナログ制御する方式がある。
【０００４】
デジタル階調方式の場合、発光・非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、時間階調方式を用いることが多い。
【０００５】
デジタル制御で画素の表示状態を制御して、時間階調を組み合わせて階調を表現するディスプレイとしては、デジタル階調方式を用いた有機ＥＬディスプレイの他にも、いくつか存在する。例えば、プラズマディスプレイなどである。
【０００６】
時間階調方式とは、発光している期間の長さや、発光する回数を制御して、階調を表現する方法である。つまり、１フレームを複数のサブフレームに分割し、各サブフレームに、発光回数や発光時間などの重み付けを行い、重み付けの総量（発光回数の総和や、発光時間の総和）に、階調ごとに差を付けることによって、階調を表現している。このような時間階調方式を用いると、擬似輪郭（または偽輪郭）などと呼ばれる表示不良が生じることが知られており、その対策が検討されている（特許文献１参照）。
【０００７】
また、フレーム周波数を上げて、擬似輪郭を低減することが行われている。その方法の１つとして、サブフレームの長さを半分にして、１フレーム内のサブフレーム数を２倍にするというものがある。これは、実質的にフレーム周波数を２倍にしたものと同じである（特許文献２参照）。この方法を、本明細書中では倍速フレーム方式と呼ぶこととする。
【０００８】
ここで、５ビット表示（３２階調）の場合を考える。まず、従来の時間階調方式によるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かを図４６に示す。図４６では、１フレームを５個のサブフレーム（ＳＦ１〜ＳＦ５）に分割し、各サブフレームの点灯期間の長さを、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝１６としている。つまり、点灯期間の長さが２のべき乗になっている。なお、階調数の１と点灯期間の長さの１とが対応するものとする。これらの点灯期間を組み合わせることにより、３２階調（５ビット階調）の表示が可能となる。
【０００９】
ここで、図４６の見方について述べる。○印がついているサブフレームでは点灯し、×印がついているサブフレームでは非点灯となる。そして、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。例えば、階調数０では、ＳＦ１〜ＳＦ５は、非点灯になる。階調数１では、ＳＦ２〜ＳＦ５は非点灯となり、ＳＦ１は点灯となる。階調数７では、ＳＦ４、ＳＦ５は非点灯となり、ＳＦ１〜ＳＦ３は点灯となる。
【００１０】
次に、図４６の場合に倍速フレーム方式を適用した例を図４７に示す。図４６の各サブフレームを２等分することにより、１０個のサブフレーム（ＳＦ１〜ＳＦ１０）ができ、各サブフレームの点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝８、ＳＦ６＝０．５、ＳＦ７＝１、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８となる。これにより、フレーム周波数が実質的に２倍になる。
【００１１】
また、６ビット表示（６４階調）の場合についても同様に考えることができる。図４８に示すような６ビット表示用の時間階調方式によるサブフレーム構成に倍速フレーム方式を適用した例を図４９に示す。図４８の各サブフレームを２等分することにより、１２個のサブフレーム（ＳＦ１〜ＳＦ１２）ができ、各サブフレームの点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝８、ＳＦ６＝１６、ＳＦ７＝０．５、ＳＦ８＝１、ＳＦ９＝２、ＳＦ１０＝４、ＳＦ１１＝８、ＳＦ１２＝１６となる。なお、階調数の１と点灯期間の長さの１とが対応するものとする。５ビット表示の場合と同様に、各階調数において、どのサブフレームで点灯するかを選択することにより、階調を表現する。
【００１２】
このように、各サブフレームを２等分することにより、フレーム周波数を実質的に２倍にすることができる。
【００１３】
また、フレーム周波数を上げる別の方式として、特許文献３に記載の方法がある。
【００１４】
特許文献３の図１、図４は、８ビット表示（２５６階調）の場合について説明している。この場合のサブフレームの選択方法を図５０に示す。８ビット表示の場合、従来の時間階調方式では、１フレームを８個のサブフレームに分割し、各サブフレームの点灯期間の長さを、１、２、４、８、１６、３２、６４、１２８のように２のべき乗としている。一方、特許文献３の図４では、前記８個のサブフレームのうち、点灯期間の長い方から順に４個のサブフレームのみ分割した例を示している。この場合のサブフレームの選択方法を図５０（Ａ）に示す。
【００１５】
また、特許文献３の図１では、各サブフレームの点灯期間の長さを２のべき乗にするのではなく、１、２、４、８、１６、３２、４８、６４、８０のように、上位５ビット間の隣り合ったビット間の差分が１６という等差数列を用いて２５６階調を表現する場合において、点灯期間の長い方から順に５個のサブフレームのみを分割した例を示している。この場合のサブフレームの選択方法を図５０（Ｂ）に示す。
【００１６】
このような方法を用いることにより、実質的にフレーム周波数を上げることができる。
【特許文献１】特許第２９０３９８４号公報
【特許文献２】特開２００４−１５１１６２号公報
【特許文献３】特開２００１−４２８１８号公報
【発明の開示】
【発明の効果】
【００１７】
本発明では、擬似輪郭を低減することが可能となる。したがって、表示品位が向上し、綺麗な画像をみることが出来るようになる。また、従来の倍速フレーム方式よりもデューティー比が向上するため、発光素子にかかる電圧を小さくすることが出来る。これにより、消費電力を低減でき、発光素子の劣化を抑えることが出来る。
【発明が解決しようとする課題】
【００１８】
しかし、倍速フレーム方式でも、点灯期間の選び方（どのサブフレームを光らせるか）が隣り合う階調同士で大きく変わってしまうところでは、擬似輪郭が生じていた。
【００１９】
まず、５ビット表示の場合について考える。例えば、図４７で示したサブフレームを用いて、画素Ａでは階調数１５を表現し、その隣の画素Ｂでは、階調数１６を表現するとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図５１に示す。ここで、視線が動かずに、ずっと画素Ａのみ、もしくは、画素Ｂのみを見ていた場合を図５１（Ａ）に示す。この場合、擬似輪郭は生じない。なぜなら、視線が通った場所の明るさの和によって、目が明るさを感じるためである。よって、画素Ａでは、階調数が１５（＝４＋２＋１＋０．５＋４＋２＋１＋０．５）であると感じ、画素Ｂでは、階調数が１６（＝８＋８）であると感じる。すなわち、正しい階調を目が感じていることになる。
【００２０】
一方、視線が、画素Ａから画素Ｂへ、もしくは、画素Ｂから画素Ａに移ったとする。その場合を図５１（Ｂ）に示す。この場合、視線の動き方によって、あるときは、階調数が１５．５（＝４＋２＋１＋０．５＋８）と感じ、あるときは、階調数が２３．５（＝８＋８＋４＋２＋１＋０．５）と感じてしまう。本来は、階調数が１５と１６に見えるべきであるのに、階調数が１５．５や２３．５のように見えてしまい、擬似輪郭が発生してしまう。
【００２１】
次に、６ビット表示（６４階調）の場合を図５２に示す。例えば、画素Ａでは階調数３１を表現し、その隣の画素Ｂでは、階調数３２を表現すると仮定すると、５ビット表示の場合と同様に、視線の動き方によって、あるときは、階調数が３１．５（＝８＋４＋２＋１＋０．５＋１６）と感じ、あるときは、階調数が４７．５（＝１６＋１６＋８＋４＋２＋１＋０．５）と感じてしまう。本来は、階調数が３１と３２に見えるべきであるのに、階調数が３１．５や４７．５のように見えてしまい、擬似輪郭が発生してしまう。
【００２２】
さらに、図５０（Ａ）の場合を図５３（Ａ）に、図５０（Ｂ）の場合を図５３（Ｂ）に示す。例えば、画素Ａでは階調数１２７を表現し、その隣の画素Ｂでは、階調数１２８を表現すると仮定すると、これまでに示した例と同様に、視線の動き方によって感じる階調数が異なってしまう。例えば、図５３（Ａ）の場合、あるときは、階調数が１２１（＝６４＋３２＋１６＋８＋１）と感じ、あるときは、階調数が１３４（＝３２＋１６＋８＋８＋４＋２＋６４）と感じてしまう。また、図５３（Ｂ）の場合、あるときは、階調数が１２０（＝４０＋２４＋３２＋１６＋８）と感じ、あるときは、階調数が１３４（＝３２＋１６＋８＋８＋４＋２＋４０＋２４）と感じてしまう。いずれにしても、本来は、階調数が１２７と１２８に見えるべきであるのに、感じる階調数に幅が生じてしまうため擬似輪郭が発生してしまう。
【００２３】
また、倍速フレーム方式では、サブフレーム数が多くなるので、デューティー比（１フレームにおける点灯期間の割合）が小さくなってしまう。よって、平均輝度を、倍速フレーム方式を用いない場合と同じにするために発光素子に加わる電圧が大きくなり、消費電力が大きくなったり、発光素子の信頼性が低下したりしていた。
【００２４】
本発明はこのような問題点に鑑み、少ないサブフレーム数で構成され、擬似輪郭を低減できる表示装置、およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２５】
前述した課題を解決するために、本発明においては以下に説明するような駆動方法を考案した。
【００２６】
本発明は、１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、ｎビット（ここで、ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、１フレームを、２個のサブフレーム群に分割し、第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、３個以上に分割して、１フレームの２個の各サブフレーム群に概ね半数ずつ配置し、第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、２個に分割し、１フレームの２個の各サブフレーム群に１つずつ配置し、前記第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、１フレームの２個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、１フレームの２個のサブフレーム群で、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、１フレームの２個の各サブフレーム群の中で重み付けした発光期間を順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね半数とは、例えばサブフレームをｘ分割した場合にｙ個とｚ個（ｚ＝ｘ−ｙ：ｙ＞ｚ）とに分けて各サブフレーム群に配置した際の、ｙに対するｚの割合（つまり、ｚ／ｙ）が０．５以上となる場合を言うものとする。つまり、あるサブフレームを３分割した場合に、サブフレームを、１個と２個とに分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に半数であっても良いから、１≧ｚ／ｙ≧０．５で示される範囲内であればよい。より好ましくは、１≧ｚ／ｙ≧０．６５、さらに好ましくは１≧ｚ／ｙ≧０．８の範囲が良い。
【００２７】
本発明は、１フレームを複数のサブフレームに分割して階調を表現する表示装置の駆動方法において、ｎビット（ここで、ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを第１ビット群、第２ビット群、第３ビット群の３種類に区別し、１フレームを、ｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分割し、第１ビット群に属するビットに相当するａ個（ここで、ａは０＜ａ＜ｎの整数）のサブフレームを、（ｋ＋１）個以上に分割して、１フレームのｋ個の各サブフレーム群に概ね同数ずつ配置し、第２ビット群に属するビットに相当するｂ個（ここで、ｂは０＜ｂ＜ｎの整数）のサブフレームを、ｋ個に分割し、１フレームのｋ個の各サブフレーム群に１つずつ配置し、第３ビット群に属するビットに相当するｃ個（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）のサブフレームを、（ｋ−１）個以下に分割するか、もしくは分割せずに、１フレームのｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置し、前記１フレームのｋ個のサブフレーム群で、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が概ね同じであり、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの一部、もしくは全部については、１フレームのｋ個の各サブフレーム群の中で重み付けした発光期間を順次足し合わせていくことにより、階調を表現することを特徴としている。ここで概ね同数とは、各サブフレーム群に分割して配置したサブフレームについて、配置された個数が最大のものをｙ、最小のものをｚとした際の、ｙに対するｚの割合（つまり、ｚ／ｙ）が０．５以上となる場合を言うものとする。つまり、あるサブフレームを４分割して３個のサブフレーム群に配置する場合に、サブフレームを、１個、１個、２個（つまりｚ＝１、ｙ＝２）、に分けて各サブフレーム群に配置するような場合を含む。もちろん、完全に同数であっても良いから、１≧ｚ／ｙ≧０．５で示される範囲内であればよい。より好ましくは、１≧ｚ／ｙ≧０．６５、さらに好ましくは１≧ｚ／ｙ≧０．８の範囲が良い。
【００２８】
ここで、サブフレーム群とは、複数のサブフレームで構成されるグループを指す。なお、１フレームを複数のサブフレーム群に分割する場合、各サブフレーム群を構成するサブフレームの数に限定はない。ただし、概ね等しいサブフレーム数で構成するのが望ましい。また、各サブフレーム群の点灯期間の長さに限定はない。ただし、各サブフレーム群で、点灯期間の長さを概ね等しくするのが望ましい。
【００２９】
また、本明細書中では、２進数で表示される階調数において、その各ビットを３種類のビット群、つまり、第１ビット群、第２ビット群、第３ビット群に分けることとする。この３種類のビット群は、階調の各ビットに対応するサブフレームの分割数の違いによって区別される。つまり、第１ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数よりも多い個数に分割するビットを有する群とし、第２ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数と同じ個数に分割するビットを有する群とし、第３ビット群を、階調の各ビットに対応するサブフレームを、サブフレーム群の個数未満の個数に分割するか、もしくは、分割しないビットを有する群と定義する。よって、上位のビット（重みが大きいビット）が必ず第１ビット群で、中位のビット（重みが中程度のビット）が必ず第２ビット群で、下位のビット（重みが小さいビット）が必ず第３ビット群である、ということではない。例えば、上位のビットでも、サブフレーム群の個数と同じ個数にサブフレームを分割する場合は第２ビット群に属し、サブフレーム群の個数未満の個数にサブフレームを分割する場合は第３ビット群に属する。同様に、下位のビットでも、サブフレーム群の個数よりも多い個数にサブフレームを分割する場合は第１ビット群に属し、サブフレーム群の個数と同じ個数にサブフレームを分割する場合は第２ビット群に属する。
【００３０】
なお、サブフレームの分割とは、サブフレームの有する点灯期間の長さを分けることを言う。
【００３１】
また、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームとの出現順序が各サブフレーム群において概ね同じである、ということは、完全に一致する場合だけではなく、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームの間に、第３ビット群に属するビットに対応するサブフレームがある場合も含むものとする。
【００３２】
なお、本発明では、第１ビット群および第２ビット群については、各サブフレーム群の中で、第１ビット群および第２ビット群に属するビットに対応する一部、もしくは全部のサブフレームにおける点灯期間（または、ある時間における点灯回数）を順次足し合わせていくことにより、階調を表現する。つまり、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。そのため、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。このような階調方式を、本明細書中では、重ね合わせ時間階調方式と呼ぶことにする。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用する。ただし、それに限定されない。
【００３３】
なお、本発明におけるトランジスタには、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯ（アモルファスＩｎＧａＺｎＯ）などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板、紙基板、セロファン基板、石英基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
【００３４】
なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。
【００３５】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたものも含んでもよい。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００３６】
なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第１電極、第２電極と記述する。例えば、第１電極がソースである場合には、第２電極とはドレインを指し、逆に第１電極がドレインである場合には、第２電極とはソースを指すものとする。
【発明を実施するための最良の形態】
【００３７】
以下に、本発明の実施の形態を図面に基づいて説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
【００３８】
本実施の形態では、本発明の駆動方式を５ビット表示（３２階調）の場合、及び６ビット表示（６４階調）の場合に適用した例について述べる。
【００３９】
本実施の形態の駆動方式は、一例として、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを４つに分割し、第２ビット群に属するビットに対応するサブフレームを２つに分割し、第３ビット群に属するビットに対応するサブフレームは分割しない。そして、１フレームを前半と後半の２個のサブフレーム群に分け、分割した第１ビット群に属するビットを各サブフレーム群に２つずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を２個のサブフレーム群のどちらか一方もしくは両方に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。なお、第３ビット群に属するビットについては、分割しないと考えてもよいし、一旦２つに分割した後に１つのサブフレームに統合したと考えてもよい。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。すなわち、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。
【００４０】
まず、５ビット表示（３２階調）の場合について考える。始めに、各階調におけるサブフレームの選択方法、つまり、各階調において各々のサブフレームを点灯させるか否かについて述べる。ここで、５ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図１に示す。図１では、従来の時間階調方式（図４６）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ３、ＳＦ４、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ５を４等分し、ＳＦ３、ＳＦ４をそれぞれ２等分し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図１のＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０に配置し、第２ビット群に属するビットを図１のＳＦ２、ＳＦ３、ＳＦ７、ＳＦ８に配置し、第３ビット群に属するビットを図１のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝４、ＳＦ１０＝４となる。ここで、図１のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０の点灯期間の長さが全て４となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００４１】
このように各サブフレームを分割することにより、サブフレーム数を従来の倍速フレーム方式と同じ数に保つことができるため、フレーム周波数を従来の倍速フレーム方式と同じにすることができ、フレーム周波数を実質的に２倍にすることができる。
【００４２】
次に、階調数の表現方法、つまり、各サブフレームの選択方法の一例について述べる。特に、点灯期間の長さが等しいサブフレームに関して、サブフレームの選択に次のような規則性があることが望ましい。
【００４３】
まず、重ね合わせ時間階調方式を適用したサブフレームについて一例を説明する。前半のサブフレーム群に配置したＳＦ３〜ＳＦ５と、後半のサブフレーム群に配置したＳＦ８〜ＳＦ１０については、ＳＦ３とＳＦ８、ＳＦ４とＳＦ９、ＳＦ５とＳＦ１０をそれぞれ同時に点灯させ、階調が大きくなるにしたがって、点灯するサブフレームが増えていくようにする。つまり、前半のサブフレーム群では、階調が増えるにしたがって、ＳＦ３、ＳＦ４、ＳＦ５が順次加わって点灯していく。後半のサブフレーム群でも同様に、階調が増えるにしたがって、ＳＦ８、ＳＦ９、ＳＦ１０が順次加わって点灯していく。そのため、同じビットに対応するサブフレーム（ＳＦ３とＳＦ８、ＳＦ４とＳＦ９、ＳＦ５とＳＦ１０）は、同時に点灯することになる。そのため、ＳＦ３とＳＦ８は、階調数８以上では全て点灯しており、ＳＦ４とＳＦ９は、階調数１６以上では全て点灯しており、ＳＦ５とＳＦ１０は、階調数２４以上では全て点灯している。つまり、小さい階調において点灯しているサブフレームは、大きい階調においても点灯していることになる。
【００４４】
次に、重ね合わせ時間階調方式を適用しなかったサブフレームについて説明する。重ね合わせ時間階調方式を適用しなかったＳＦ１、ＳＦ２、ＳＦ６、ＳＦ７については、各サブフレームが点灯するかどうかを選択することにより、階調を表現する。なお、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、ＳＦ２とＳＦ７を同時に点灯させる。なぜなら、ＳＦ２とＳＦ７は元来点灯期間が４のサブフレームを２分割したものであるためである。ただし、同時に点灯させるサブフレームはこれに限定されない。例えば、ＳＦ２とＳＦ６を同時に点灯させてもよい。
【００４５】
以上より、例えば、階調数２を表現する場合は、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、ＳＦ６を点灯させる。階調数４を表現する場合は、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、同時に点灯するＳＦ２、ＳＦ７を点灯させる。階調数８を表現する場合は、点灯期間の長さが４であるＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０のうち、同時に点灯するＳＦ３、ＳＦ８を点灯させる。階調数１６を表現する場合は、点灯期間の長さが４であるＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０のうち、同時に点灯するＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９を点灯させる。さらに階調数が大きい場合も同様に、点灯、非点灯を選択する。
【００４６】
本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図１において、画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図２に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋４＋２＋１）と感じ、あるときは、階調数が１６（＝４＋２＋２＋４＋４）と感じる。この場合を図２（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【００４７】
また、視線が急激に動いた場合を図２（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋２＋４＋４＋１）と感じ、あるときは、階調数が１６（＝４＋４＋２＋４＋２）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【００４８】
なお、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）は１、２、４としたが、これに限定されない。また、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝４、ＳＦ１０＝４としたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。
【００４９】
また、各サブフレームの選択方法は、これに限定されない。例えば、階調数４を表現する場合、本実施の形態では、点灯期間の長さが２であるＳＦ２、ＳＦ６、ＳＦ７のうち、同時に点灯するＳＦ２、ＳＦ７を点灯させたが、ＳＦ２、ＳＦ６を同時に点灯させてもよい。
【００５０】
なお、第１ビット群および第２ビット群に属するビットに相当する複数のサブフレームの出現順序が各サブフレーム群において概ね同じである、ということは、完全に一致する場合だけではなく、第１ビット群に属するビットに相当する複数のサブフレームと、第２ビット群に属するビットに相当する複数のサブフレームの間に、第３ビット群に属するビットに対応するサブフレームがある場合も含むものとする。したがって、第３ビット群に属するビットに対応するサブフレームの位置が、前半のサブフレーム群と後半のサブフレーム群とで異なっていても、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序が同じであればよい。この例を図５４に示す。図５４では、従来の時間階調方式（図４６）において、第３ビット群に属するビットとして割り当てたＳＦ１とＳＦ２を、図５４のＳＦ３とＳＦ９に配置している。
【００５１】
なお、図１では、第３ビット群に属するビットに対応するサブフレームを２個のサブフレーム群に各々配置したが、これに限定されない。２個ともどちらか一方のサブフレーム群に配置してもよい。例えば、図１において、第３ビット群に属する２個のビットを前半のサブフレーム群に配置した例を図３に示す。図３では、従来の時間階調方式（図４６）において、第３ビット群に属するビットとして割り当てたＳＦ１、ＳＦ２を、前半のサブフレーム群に配置している。つまり、第３ビット群に属するビットを図３のＳＦ１とＳＦ２に配置している。
【００５２】
なお、点灯期間の長さは、全体の階調数（ビット数）や全体のサブフレーム数などにより、適宜変わるものである。よって、点灯期間の長さが同じであっても、全体の階調数（ビット数）や全体のサブフレーム数が変われば、実際に点灯している期間の長さ（例えば、何μｓであるか）については、変わる可能性がある。
【００５３】
なお、点灯期間は、点灯し続ける場合に用いるものであり、点灯回数は、ある時間内において、点滅し続ける場合に用いるものである。点灯回数を用いる代表的なディスプレイは、プラズマディスプレイである。点灯期間を用いる代表的なディスプレイは、有機ＥＬディスプレイである。
【００５４】
次に、６ビット表示（６４階調）の場合について考える。ここで、６ビットで階調を表現した場合の本発明におけるサブフレームの選択方法の一例を図４に示す。
【００５５】
図４では、従来の時間階調方式（図４８）において、第１ビット群に１ビット分、第２ビット群に３ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットにＳＦ６、第２ビット群に属するビットにＳＦ３、ＳＦ４、ＳＦ５、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ６を４等分し、ＳＦ３、ＳＦ４、ＳＦ５をそれぞれ２等分し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図４のＳＦ５、ＳＦ６、ＳＦ１１、ＳＦ１２に配置し、第２ビット群に属するビットを図４のＳＦ２、ＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９、ＳＦ１０に配置し、第３ビット群に属するビットを図４のＳＦ１とＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝８、ＳＦ６＝８、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８、ＳＦ１１＝８、ＳＦ１２＝８となる。ここで、図４のＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２の点灯期間の長さが全て８となるため、ＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００５６】
５ビット表示の場合と同様に、本発明の駆動方式を用いると、擬似輪郭を低減させることができる。例えば、図４で示したサブフレームを用いて、画素Ａでは、階調数３１を表示し、画素Ｂでは、階調数３２で表示しているとする。その場合の、各サブフレームにおける点灯・非点灯の状態を、図５に示す。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が３１（＝８＋８＋８＋４＋２＋１）と感じ、あるときは、階調数が３２（＝８＋４＋２＋２＋８＋８）と感じる。この場合を図５（Ａ）に示す。本来は、階調数が３１と３２に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【００５７】
また、視線が急激に動いた場合を図５（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が２７（＝８＋４＋２＋８＋４＋１）と感じ、あるときは、階調数が３６（＝８＋８＋２＋８＋８＋２）と感じる。本来は、階調数が３１と３２に見えるべきであるのに、階調数が２７や３６のように見えてしまい、擬似輪郭が発生してしまう。しかし、従来の倍速フレーム方式（図４９）よりも階調のずれが小さいため、擬似輪郭が低減される。
【００５８】
なお、５ビット表示の場合と同様に、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）は１、２、４、８であるとしたが、これに限定されない。また、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝８、ＳＦ５＝８、ＳＦ６＝８、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝８、ＳＦ１１＝８、ＳＦ１２＝８であるとしたが、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法は、これに限定されない。
【００５９】
なお、本実施の形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第１ビット群と第２ビット群に関しては、少なくとも１ビット分は割り当てる方が望ましい。
【００６０】
例えば、５ビット表示の場合に、第１ビット群に１ビット分、第２ビット群に３ビット分、第３ビット群に１ビット分を割り当てた例を図６に示す。従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ２〜ＳＦ４、第３ビット群に属するビットにＳＦ１を割り当てる。そして、ＳＦ５を４分割し、ＳＦ２〜ＳＦ４を２分割し、ＳＦ１は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを一方のサブフレーム群に配置する。つまり、第１ビット群に属するビットを図６のＳＦ５、ＳＦ６、ＳＦ１０、ＳＦ１１に配置し、第２ビット群に属するビットを図６のＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９に配置し、第３ビット群に属するビットを図６のＳＦ１に配置する。その結果、サブフレーム数は１１個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝１、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝１、ＳＦ８＝２、ＳＦ９＝４、ＳＦ１０＝４、ＳＦ１１＝４となる。ここで、図６のＳＦ４〜ＳＦ６、ＳＦ９〜ＳＦ１１の点灯期間の長さが全て４となるため、ＳＦ４〜ＳＦ６、ＳＦ９〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００６１】
また、例えば、５ビット表示の場合に、第１ビット群に２ビット分、第２ビット群に１ビット分、第３ビット群に２ビット分を割り当てた例を図７に示す。従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４、ＳＦ５を４分割し、ＳＦ３を２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図７のＳＦ３〜ＳＦ６、ＳＦ９〜ＳＦ１２に配置し、第２ビット群に属するビットを図７のＳＦ２、ＳＦ８に配置し、第３ビット群に属するビットを図７のＳＦ１、ＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝４、ＳＦ１２＝４となる。ここで、図７のＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００６２】
また、例えば、５ビット表示の場合に、第１ビット群に１ビット分、第２ビット群に４ビット分、第３ビット群に０ビット分を割り当てた例を図８に示す。従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットに残りのＳＦ１〜ＳＦ４を割り当てる。そして、ＳＦ５を４分割し、残りのＳＦ１〜ＳＦ４を２分割する。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置する。つまり、第１ビット群に属するビットを図８のＳＦ５、ＳＦ６、ＳＦ１１、ＳＦ１２に配置し、第２ビット群に属するビットを図８のＳＦ１〜ＳＦ４、ＳＦ７〜ＳＦ１０に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間の長さは、ＳＦ１＝０．５、ＳＦ２＝１、ＳＦ３＝２、ＳＦ４＝４、ＳＦ５＝４、ＳＦ６＝４、ＳＦ７＝０．５、ＳＦ８＝１、ＳＦ９＝２、ＳＦ１０＝４、ＳＦ１１＝４、ＳＦ１２＝４となる。ここで、図８のＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２の点灯期間の長さが全て４となるため、ＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２に対して、それぞれ重ね合わせ時間階調方式を適用する。
【００６３】
なお、図８は、図６において第３ビット群に属するビットを分割して、前半のサブフレーム群と後半のサブフレーム群に配置したものとみなせる。その結果、第３ビット群に属するビットについては、実質的にフレーム周波数が上がったとみなせる。そのため、目を誤魔化しやすくなり、擬似輪郭を低減できる。
【００６４】
なお、本実施の形態では、第１ビット群に属するビットとして、最上位のビット（重みが最大のビット）を選択していたが、第１ビット群に属するビットとして選択するビットはこれに限定されない。第１ビット群に属するビットとして、どのビットを選択してもよい。同様に、第２ビット群および第３ビット群に属するビットとして、どのビットを選択してもよい。
【００６５】
例えば、５ビット表示の場合に、第１ビット群に属するビットとして、２番目に上位のビットを選択した例を図９に示す。従来の時間階調方式（図４６）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てるとし、第１ビット群に属するビットに、２番目に上位のビットに対応するＳＦ４、第２ビット群に属するビットにＳＦ３、ＳＦ５、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４を４分割し、ＳＦ３、ＳＦ５をそれぞれ２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットを図９のＳＦ３、ＳＦ４、ＳＦ８、ＳＦ９に配置し、第２ビット群に属するビットを図９のＳＦ２、ＳＦ５、ＳＦ７、ＳＦ１０に配置し、第３ビット群に属するビットを図９のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝８、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝８となる。ここで、図９のＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ７〜ＳＦ９に対して、それぞれ重ね合わせ時間階調方式を適用する。
【００６６】
なお、図９に示した例のように、最上位のビットに対応するサブフレームについても、サブフレームの分割数がサブフレーム群の個数と同じであれば、第２ビット群に属することとなる。
【００６７】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを４個に分割した例を示したが、第１ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。第１ビット群に属するビットに対応するサブフレームの分割数は、サブフレーム群の個数よりも大きければよい。つまり、サブフレーム群が２個の場合、分割数は３個以上ならばよい。例えば、第１ビット群に属するビットに対応するサブフレームを３分割して、２個のサブフレーム群に２個分と１個分を配置してもよい。なお、第１ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が２個の場合、（２×ｍ）個（ここで、ｍはｍ≧２の整数）に分割することが望ましい。なぜなら、分割した第１ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第１ビット群に属するビットに対応するサブフレームを６分割してもよい。ただし、これに限定されない。
【００６８】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを全て４つに分割した例を示したが、第１ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第１ビット群の中で分割数が異なっていてもよい。
【００６９】
例えば、図７の場合と同様に、従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当て、第１ビット群に属するビットに割り当てたＳＦ４を４分割し、ＳＦ５を６分割した例を図１０に示す。まず、第１ビット群に属するビットに割り当てたＳＦ４を４分割し、ＳＦ５を６分割する。次に、６分割した第１ビット群に属するビットを２個のサブフレーム群に３個ずつ配置し、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置する。つまり、６分割した第１ビット群に属するビットを図１０のＳＦ５〜ＳＦ７、ＳＦ１２〜ＳＦ１４に配置し、４分割した第１ビット群に属するビットを図１０のＳＦ３、ＳＦ４、ＳＦ１０、ＳＦ１１に配置する。その結果、サブフレーム数は１４個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝８／３、ＳＦ６＝８／３、ＳＦ７＝８／３、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝２、ＳＦ１２＝８／３、ＳＦ１３＝８／３、ＳＦ１４＝８／３となる。ここで、図１０のＳＦ２〜ＳＦ４、ＳＦ９〜ＳＦ１１の点灯期間の長さが全て２となるため、ＳＦ２〜ＳＦ４、ＳＦ９〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００７０】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを４つに等分割し、第２ビット群に属するビットに対応するサブフレームを２つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。
【００７１】
例えば、５ビット表示の場合、従来の時間階調方式（図４６）において、第２ビット群に属するビットに対応するサブフレーム（ＳＦ４）の点灯期間（長さ８）を２、６と分割してもよい。この例を図１１に示す。図１１では、第２ビット群に属するビットに割り当てたＳＦ４を２、６と分割し、点灯期間が２のものをＳＦ３に、点灯期間が６のものをＳＦ８に配置している。ここで、図１１のＳＦ２、ＳＦ３の点灯期間の長さが２となるため、ＳＦ２、ＳＦ３に対して、重ね合わせ時間階調方式を適用する。
【００７２】
なお、本実施の形態では、２個のサブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序を全く同じにするということに限定されない。２個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図１の場合において、ＳＦ８とＳＦ９を入れ替えてもよい。つまり、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０と配置してもよい。
【００７３】
なお、これまでに説明した、各ビット群に割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【００７４】
例えば、５ビット表示の場合、従来の時間階調方式（図４６）において、第１ビット群に２ビット分、第２ビット群に１ビット分、第３ビット群に２ビット分を割り当て、第１ビット群に属するビットのうち、一方の分割幅を変えた例を図１２及び図１３に示す。従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ４、ＳＦ５、第２ビット群に属するビットにＳＦ３、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ４、ＳＦ５を４分割する。このとき、ＳＦ４の点灯期間（長さ８）を２、２、２、２と等分割し、ＳＦ５の点灯期間（長さ１６）を２、６、２、６と分割する。また、ＳＦ３を２分割し、ＳＦ１、ＳＦ２は分割しない。次に、４分割した第１ビット群に属するビットを２個のサブフレーム群に２個ずつ配置し、２分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを各サブフレーム群に配置する。つまり、第１ビット群に属するビットのうち、ＳＦ４を分割したものは図１２及び図１３のＳＦ３、ＳＦ４、ＳＦ９、ＳＦ１０に配置し、ＳＦ５を分割したものは、点灯期間が２のものを図１２及び図１３のＳＦ５、ＳＦ１１に配置し、点灯期間が６のものを図１２及び図１３のＳＦ６、ＳＦ１２に配置する。また、第２ビット群に属するビットを図１２及び図１３のＳＦ２、ＳＦ８に配置し、第３ビット群に属するビットを図１２及び図１３のＳＦ１、ＳＦ７に配置する。その結果、サブフレーム数は１２個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝２、ＳＦ４＝２、ＳＦ５＝２、ＳＦ６＝６、ＳＦ７＝２、ＳＦ８＝２、ＳＦ９＝２、ＳＦ１０＝２、ＳＦ１１＝２、ＳＦ１２＝６となる。
【００７５】
ここで、重ね合わせ時間階調方式を適用するサブフレームについて説明する。図１２及び図１３において、ＳＦ２〜ＳＦ５、ＳＦ８〜ＳＦ１１の点灯期間の長さが全て２となるため、これらのサブフレームに対して、重ね合わせ時間階調方式を適用する。このとき、点灯期間が等しい全てのサブフレームに対して、必ずしも重ね合わせ時間階調方式を適用しなくてもよい。例えば、図１２のように、ＳＦ２〜ＳＦ４、ＳＦ８〜ＳＦ１０に対して、それぞれ重ね合わせ時間階調方式を適用してもよいし、図１３のように、ＳＦ２〜ＳＦ５、ＳＦ８〜ＳＦ１１に対して、それぞれ重ね合わせ時間階調方式を適用してもよい。
【００７６】
なお、本実施の形態では、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームについて、重ね合わせ時間階調方式を適用していたが、重ね合わせ時間階調方式を適用するサブフレームは、点灯期間が等しいもののみに限定されない。点灯期間が異なるサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。
【００７７】
例えば、図１の場合において、第１ビット群に属するビットの分割幅を変えた例を図５５に示す。図５５では、従来の時間階調方式（図４６）において、第１ビット群に属するビットにＳＦ５の点灯期間（長さ１６）を３、５、３、５と分割し、点灯期間が３のものを図５５のＳＦ４、ＳＦ９に配置し、点灯期間が５のものを図５５のＳＦ５、ＳＦ１０に配置している。その結果、サブフレーム数は１０個となり、各サブフレームの点灯期間は、ＳＦ１＝１、ＳＦ２＝２、ＳＦ３＝４、ＳＦ４＝３、ＳＦ５＝５、ＳＦ６＝２、ＳＦ７＝２、ＳＦ８＝４、ＳＦ９＝３、ＳＦ１０＝５となる。ここで、図５５のＳＦ３とＳＦ５、ＳＦ８とＳＦ１０の点灯期間は異なるが、これらのサブフレームに対して、それぞれ重ね合わせ時間階調方式を適用している。
【００７８】
これまでは、本発明の駆動方式を用いて、５ビットや６ビットの階調を表現する場合について述べてきたが、同様にすることにより、様々なビット数に対応させることが可能となる。例えば、ｎビット（ここで、ｎは整数）で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はｎ個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは２ｎ−１となる。一方、従来の時間階調方式に対して、Ｌ個（ここで、ＬはＬ≧３の整数）に分割する第１ビット群に属するビットの数をａ（ここで、ａは０＜ａ＜ｎの整数）、２分割する第２ビット群に属するビットの数をｂ（ここで、ｂは０＜ｂ＜ｎの整数）、分割しない第３ビット群に属するビットの数をｃ（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）と仮定すると、本発明の駆動方式における総サブフレーム数は、（Ｌ×ａ＋２×ｂ＋ｃ）個となる。また、第１ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをＬ個に等分割した場合、このビットに対応する分割後のサブフレームの点灯期間の長さは（２ｎ−１／Ｌ）となる。例えば、図１の場合、ｎ＝５、Ｌ＝４、ａ＝１、ｂ＝２、ｃ＝２なので、総サブフレーム数は４×１＋２×２＋２＝１０個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／４＝４となる。同様に、図４の場合、ｎ＝６、Ｌ＝４、ａ＝１、ｂ＝３、ｃ＝２なので、総サブフレーム数は４×１＋２×３＋２＝１２個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２６−１／４＝８となる。また、図７の場合、ｎ＝５、Ｌ＝４、ａ＝２、ｂ＝１、ｃ＝２なので、総サブフレーム数は４×２＋２×１＋２＝１２個となり、第１ビット群に属するビットのうち、最上位のビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／４＝４となる。
【００７９】
このように、本発明の駆動方式を用いることにより、サブフレーム数を多くせずに、擬似輪郭を低減したり、階調数を大きくして表示させたりすることが可能となる。
【００８０】
なお、１つの階調を表現する場合、サブフレームの選択の仕方が複数ある場合がある。よって、ある階調におけるサブフレームの選択の仕方を、時間または、場所によって変更してもよい。つまり、時刻によって、サブフレームの選択の仕方を変えてもよいし、画素によって、サブフレームの選択の仕方を変えてもよい。さらに、時刻によって変えて、かつ、画素によっても変えてもよい。
【００８１】
例えば、ある階調を表現するとき、フレーム数が奇数番目のときと、偶数番目のときとで、サブフレームの選択の仕方を変えてもよい。ここで、５ビット表示の場合の実施例を図１４及び図１５に示す。例えば、フレーム数が奇数番目のときは、図１４に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図１５に示したサブフレームの選択方法で階調を表現すればよい。図１４と図１５では、階調数が１６、２３に対するサブフレームの選択方法が異なっている。ところで、５ビット表示の場合、階調数１６、２３では擬似輪郭が出やすくなる。そこで、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を、フレーム数が奇数番目のときと、偶数番目のときとで変えることにより、擬似輪郭を低減することができる。
【００８２】
なお図１４及び図１５では、擬似輪郭が出やすい階調数に対するサブフレームの選択方法を変えたが、任意の階調数に対して、サブフレームの選択方法を変えてもよい。
【００８３】
また、別の実施例を図１６及び図１７に示す。フレーム数が奇数番目のときは、図１６に示したサブフレームの選択方法で階調を表現し、偶数番目のときは、図１７に示したサブフレームの選択方法で階調を表現すればよい。図１６と図１７では、ＳＦ３、ＳＦ８の点灯期間の長さが異なっており、サブフレームの選択方法が異なっている。
【００８４】
また、ある階調を表現するとき、奇数行目の画素を表示するときと、偶数行目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。また、ある階調を表現するとき、奇数列目の画素を表示するときと、偶数列目の画素を表示するときとで、サブフレームの選択の仕方を変えてもよい。
【００８５】
なお、本発明の駆動方式に、さらに別の階調表現方法を組み合わせてもよい。例えば、面積階調方式と組み合わせてもよい。面積階調方式は、１つの画素をさらに複数のサブ画素に分割して、点灯している面積を変えることにより、階調を表現する方式である。そのため、擬似輪郭をさらに抑制することが可能となる。
【００８６】
これまでは、階調数が増えると、それに線形に比例して点灯期間が増えている場合について述べた。そこで本実施の形態では、ガンマ補正を行った場合について述べる。ガンマ補正とは、階調数が増えると、非線形で点灯期間が増えていくようにしたものを指す。人間の目は、輝度が線形に大きくなっても、比例して明るくなっているとは感じない。輝度が高くなるほど、明るさの差を感じにくい。よって、人間の目で、明るさの差を感じるようにするためには、階調数が増えていくにしたがって、点灯期間をより長くとる、つまり、ガンマ補正を行う必要がある。なお、階調数をｘ、輝度をｙとすると、ガンマ補正における輝度と階調数の関係は、以下の（１）式で表される。ｙ  ＝  Ａｘγ  ・・・・  （１）ただし、Ａは、輝度ｙを０≦ｙ≦１に規格化するための定数である。ここで、階調数ｘの指数であるγがガンマ補正の程度を示すパラメータとなっている。
【００８７】
ガンマ補正を行うための最も単純な方法は、実際に表示するビット数（階調数）よりも、多くのビット数（階調数）で表示できるようにしておく、というものである。例えば、６ビット（６４階調）で表示を行うとき、実際には、８ビット（２５６階調）を表示できるようにしておく。そして、実際に表示するときには、階調数の輝度が非線形になるようにして、６ビット（６４階調）で表示する。これにより、ガンマ補正を実現出来る。
【００８８】
一例として、６ビットで表示できるようにしておいて、ガンマ補正を行って５ビットで表示する場合のサブフレームの選択方法を図１８に示す。図１８は、全階調にわたってγ＝２．２となるようなガンマ補正を行って５ビットで表示する場合のサブフレームの選択方法を示している。なお、γ＝２．２という値は人間の視覚特性を最もよく補うような値となっており、輝度が高くなっても、最も適切な明るさの差を感じることができるようになる。図１８では、ガンマ補正済みの５ビットでの階調数が３までは、実際には６ビットの階調数０のサブフレームの選択方法で表示させる。同様に、ガンマ補正済みの５ビットでの階調数が４のときは、実際には６ビットの階調数１で表示させ、ガンマ補正済みの５ビットでの階調数が６のときは、実際には６ビットの階調数２で表示させる。また、階調数ｘと輝度ｙのグラフを図１９に示す。図１９（Ａ）は、全階調での階調数ｘと輝度ｙの関係を示し、図１９（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを示す。このように、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表を作成し、それに応じて、表示させればよい。これにより、γ＝２．２となるようなガンマ補正を実現出来る。
【００８９】
ただし、図１９（Ｂ）から分かるように、図１８の場合、階調数０〜階調数３や、階調数４〜階調数５、階調数６〜階調数７までは、同じ輝度で表示させることになる。なぜなら、６ビット表示では階調数が十分でないため、輝度の違いを表現できないからである。この対策方法として、次の２つが考えられる。
【００９０】
１つ目の方法は、表示できるビット数をさらに増やすことである。６ビットではなく、７ビット以上、好ましくは８ビット以上で表示できるようにする。その結果、低階調領域（輝度が小さい領域）においてもなめらかな表示を行うことができる。
【００９１】
２つ目の方法は、低階調領域ではγ＝２．２の関係を満足しないが、輝度が線形で変化するようにして、なめらかに表示させる方法である。この場合のサブフレームの選択方法を図２０に示す。図２０では、５ビットでの階調数が１７までは、６ビットでの階調数と同じである。しかし、ガンマ補正済みの５ビットでの階調数が１８のときは、実際には６ビットの階調数１９のサブフレームの選択方法で点灯させる。同様に、ガンマ補正済みの５ビットでの階調数が１９のときは、実際には６ビットの階調数２１で表示させ、ガンマ補正済みの５ビットでの階調数が２０のときは、実際には６ビットの階調数２４で表示させる。また、階調数ｘと輝度ｙのグラフを図２１に示す。図２１（Ａ）は、全階調での階調数ｘと輝度ｙの関係を示し、図２１（Ｂ）は、低階調側での階調数ｘと輝度ｙのグラフを示す。低階調領域では、輝度が線形に変化している。このようなガンマ補正を行うことにより、低階調側がよりなめらかに表示できるようになる。
【００９２】
つまり、低階調領域については、輝度を線形に比例するように変化させ、それ以外の階調領域については、輝度を非線形に変化させることにより、低階調領域がよりなめらかに表示できるようになる。
【００９３】
なお、各サブフレームの点灯期間を長くすることにより、ガンマ補正を行ってもよい。例えば、重ね合わせ時間階調方式を適用したサブフレームの点灯期間を長くして、ガンマ補正を行った場合のサブフレームの選択方法を図５６に示す。図５６では、重ね合わせ時間階調方式を適用しているＳＦ４〜ＳＦ６、ＳＦ１０〜ＳＦ１２で、点灯期間が２ずつ増えている。このときの階調数ｘと輝度ｙのグラフを図５７に示す。このような方法でガンマ補正を行ってもよい。なお、低階調領域については、輝度を線形に変化させても、非線形に変化させてもよい。
【００９４】
なお、ガンマ補正済みの５ビットでの階調数と、６ビットでの階調数との対応表は、適宜変更することが可能である。よって、対応表を変更することにより、ガンマ補正の程度（すなわち、γの値）を容易に変更することが可能である。よって、γ＝２．２に限定されない。
【００９５】
また、何ビット（例えばｐビット、ここでｐは整数）を表示できるようにしておいて、ガンマ補正済みで何ビット（例えばｑビット、ここでｑは整数）で表示するのかについても、これに限定されない。ガンマ補正済みで表示する場合、階調をなめらかに表現するためには、ビット数ｐを出来るだけ大きくしておくことが望ましい。ただし、あまり大きくしすぎると、サブフレーム数が多くなってしまうなど、弊害も出てきてしまう。よって、ビット数ｑとビット数ｐとの関係は、ｑ＋２≦ｐ≦ｑ＋５、とすることが望ましい。これにより、階調をなめらかに表現しつつ、サブフレーム数も増えすぎない、ということを実現できる。
【００９６】
ここまでは、階調の表現方法、つまり、サブフレームの選択方法について述べた。次に、サブフレームの出現順序について述べる。ここでは、例として、５ビット表示（図１）の場合を用いるが、これに限定されず、他の図に対しても同様に適用できる。
【００９７】
まず、最も基本的なものは、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０という順序で１フレームが構成される、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。図１がこのサブフレームの出現順序に対応する。
【００９８】
または、その逆の順序として、ＳＦ１０、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ１という順序で１フレームが構成される、というものでもよい。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【００９９】
なお、重ね合わせ時間階調方式を適用するサブフレームは、点灯する順に配置してもよいし（例えば、ＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０）、その逆順でもよい（例えば、ＳＦ５、ＳＦ４、ＳＦ３、および、ＳＦ１０、ＳＦ９、ＳＦ８）。あるいは、真ん中から徐々に点灯していくようにしてもよい（例えば、ＳＦ４、ＳＦ３、ＳＦ５、および、ＳＦ９、ＳＦ８、ＳＦ１０）。
【０１００】
例えば、５ビットの場合で、ＳＦ１、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０という順序で並べた場合について、図２２に示す。画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋４＋２＋１）と感じ、あるときは、階調数が１６（＝４＋２＋２＋４＋４）と感じる。この場合を図２２（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【０１０１】
また、視線が急激に動いた場合を図２２（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋２＋４＋１）と感じ、あるときは、階調数が１６（＝４＋２＋４＋４＋２）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【０１０２】
このように、重ね合わせ時間階調方式を適用したサブフレームを、真ん中から徐々に点灯していくように配置することにより、擬似輪郭を低減できる。また、１フレーム目から２フレーム目に変わるときに、切り替わるタイミングで擬似輪郭が出てしまうことを低減できる。いわゆる、動画擬似輪郭を低減できる。
【０１０３】
次は、第１ビット群に属するビットに対応するサブフレームの間のどこかに、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームが挿入されている、というものである。例えば、ＳＦ１、ＳＦ３、ＳＦ４、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ９、ＳＦ７、ＳＦ１０という感じで、第２ビット群に属するビットに対応するＳＦ２が第１ビット群に属するビットに対応するＳＦ４とＳＦ５の間に、第２ビット群に属するビットに対応するＳＦ７が第１ビット群に属するビットに対応するＳＦ９とＳＦ１０の間にそれぞれ挿入されている。なお、第２ビット群もしくは第３ビット群に属するビットのサブフレームを挿入する場所は、これに限定されない。また、挿入するサブフレーム数も、これに限定されない。
【０１０４】
なお、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを第１ビット群に属するビットに対応するサブフレームの間に挿入することにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【０１０５】
なお、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームの間に挿入する場合、第１ビット群に属するビットに対応するサブフレームの点灯期間に最も近い点灯期間をもつサブフレームを挿入すると、擬似輪郭がより低減される。例えば、最も基本的なＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０という構成において、第１ビット群に属するビットに対応するサブフレーム（総点灯期間１６：ＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０）の間に、第１ビット群に属するビットと点灯期間が最も近いサブフレーム（総点灯期間８：ＳＦ３、ＳＦ８）を挿入することにより、図２２に示すように擬似輪郭を低減できる。
【０１０６】
次は、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームのいずれかを入れ替える、というものである。例えば、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０という感じで、第１ビット群に属するビットに対応するＳＦ４と第２ビット群に属するビットに対応するＳＦ２、第１ビット群に属するビットに対応するＳＦ９と第２ビット群に属するビットに対応するＳＦ７を入れ替える。なお、入れ替えるサブフレームの場所は、これに限定されない。また、入れ替えるサブフレーム数も、これに限定されない。
【０１０７】
このように、第１ビット群に属するビットに対応するサブフレームと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームの順序を入れ替えることにより、目が誤魔化されるため、擬似輪郭がより見えにくくなる。
【０１０８】
そこで、５ビットの場合で、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０という順序で並べた場合について、図２３に示す。画素Ａでは、階調数１５を表示し、画素Ｂでは、階調数１６で表示しているとする。ここで、視線が動いたとすると、視線の追い方によって、あるときは階調数が１５（＝４＋４＋２＋４＋１）と感じ、あるときは、階調数が１６（＝２＋４＋２＋４＋４）と感じる。この場合を図２３（Ａ）に示す。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【０１０９】
また、視線が急激に動いた場合を図２３（Ｂ）に示す。視線が急激に動いたとすると、視線の追い方によって、あるときは階調数が１５（＝２＋４＋４＋４＋１）と感じ、あるときは、階調数が１６（＝４＋４＋２＋２＋４）と感じる。本来は、階調数が１５と１６に見えるべきであり、正しく見えている。よって、擬似輪郭が低減される。
【０１１０】
このように、第１ビット群に属するビットに対応するサブフレームの間のどこかに、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する場合や、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームのいずれかを入れ替える場合は、第１ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する形で、全体のサブフレームの出現順序を決めればよい。
【０１１１】
このとき、第２ビット群もしくは第３ビット群に属するビットでのサブフレームは、各サブフレーム群で点灯期間が短い順に並んでもよいし、その逆順でもよい。あるいは、真ん中から徐々に点灯していくようにしてもよい。あるいは、全くランダムな順序に並んでいてもよい。このようにすることにより、目が誤魔化されやすくなるため、擬似輪郭がより見えにくくなる。
【０１１２】
また、第１ビット群に属するビットに対応するサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを挿入する場合、そのサブフレーム数に限定はない。
【０１１３】
また、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームの順序を決定し、そのサブフレームの間に、第１ビット群に属するビットに対応するサブフレームを挿入する形で、サブフレームの出現順序を決めてもよい。
【０１１４】
このように、第１ビット群に属するビットに対応するサブフレームの間に、第２ビット群もしくは第３ビット群に属するビットに対応するサブフレームを配置して、サブフレームが偏在しないようにする。その結果、目が誤魔化されて、擬似輪郭を低減出来る。
【０１１５】
例として、図１の場合について、サブフレームの出現順序のパターン例を図２４に示す。
【０１１６】
１番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０、というものである。このサブフレームの配置の仕方は、各サブフレーム群において、最も点灯期間が短いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が短い順にサブフレームを配置し、その後、重ねあわせ時間階調方式を適用するサブフレームについて、点灯する順にサブフレームを配置する、というものである。
【０１１７】
２番目のパターンとしては、ＳＦ１０、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ６、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ１、というものである。このサブフレームの配置の仕方は、最も点灯期間が長いものからサブフレームが始まり、その後、重ね合わせ時間階調方式を適用するサブフレームについて、点灯する順とは逆順にサブフレームを配置し、その後、重ね合わせ時間階調方式を適用しないサブフレームについて、点灯期間が長い順にサブフレームを配置する、というものである。
【０１１８】
３番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ５、ＳＦ４、ＳＦ３、ＳＦ６、ＳＦ７、ＳＦ１０、ＳＦ９、ＳＦ８、というものである。これは、１番目のパターンに対して、重ね合わせ時間階調方式を適用しているＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０を、点灯する順とは逆順に配置したものである。
【０１１９】
４番目のパターンとしては、ＳＦ１、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０、というものである。これは、１番目のパターンに対して、重ね合わせ時間階調方式を適用しているＳＦ３、ＳＦ４、ＳＦ５、および、ＳＦ８、ＳＦ９、ＳＦ１０を、真ん中から徐々に点灯するように配置したものである。
【０１２０】
５番目のパターンとしては、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、というものである。これは、１番目のパターンに対して、前半のサブフレーム群と後半のサブフレーム群の配置を入れ替えたものである。
【０１２１】
６番目のパターンとしては、ＳＦ１、ＳＦ３、ＳＦ４、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ９、ＳＦ７、ＳＦ１０というものである。これは、１番目のパターンに対して、第２ビット群に属するビットに対応するサブフレームのいずれかを、第１ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【０１２２】
７番目のパターンとしては、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ１、ＳＦ５、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ６、ＳＦ１０というものである。これは、１番目のパターンに対して、第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【０１２３】
８番目のパターンとしては、ＳＦ１、ＳＦ４、ＳＦ３、ＳＦ２、ＳＦ５、ＳＦ６、ＳＦ９、ＳＦ８、ＳＦ７、ＳＦ１０というものである。これは、１番目のパターンに対して、第１ビット群に属するビットに対応するサブフレームのいずれかと、第２ビット群に属するビットに対応するサブフレームのいずれかを入れ替えたものである。
【０１２４】
９番目のパターンとしては、ＳＦ４、ＳＦ２、ＳＦ３、ＳＦ１、ＳＦ５、ＳＦ９、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ１０というものである。これは、１番目のパターンに対して、第１ビット群に属するビットに対応するサブフレームのいずれかと、第３ビット群に属するビットに対応するサブフレームを入れ替えたものである。
【０１２５】
１０番目のパターンとしては、ＳＦ２、ＳＦ３、ＳＦ１、ＳＦ４、ＳＦ５、ＳＦ７、ＳＦ８、ＳＦ６、ＳＦ９、ＳＦ１０というものである。これは、１番目のパターンに対して、第３ビット群に属するビットに対応するサブフレームを、第１ビット群に属するビットに対応するサブフレームと、第２ビット群に属するビットに対応するサブフレームの間に挿入したものである。
【０１２６】
１１番目のパターンとしては、ＳＦ２、ＳＦ４、ＳＦ３、ＳＦ５、ＳＦ１、ＳＦ７、ＳＦ９、ＳＦ８、ＳＦ１０、ＳＦ６というものである。これは、第１ビット群、第２ビット群、及び第３ビット群に属するビットにおけるサブフレームの出現順序をランダムにしたものである。
【０１２７】
上記パターンの一例として示したように、複数のサブフレーム群のうち少なくとも１つで、第１ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【０１２８】
また、複数のサブフレーム群のうち少なくとも１つで、第２ビット群もしくは第３ビット群に属するビットに相当する全てのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する全てのサブフレームが点灯する、とすることが望ましい。
【０１２９】
また、複数のサブフレーム群のうち少なくとも１つで、第１ビット群に属するビットに相当する複数のサブフレームのうちの１つのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうち少なくとも１つのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する複数のサブフレームのうちの別の１つのサブフレームが点灯する、とすることが望ましい。
【０１３０】
また、各サブフレーム群で、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうちの１つのサブフレームが点灯し、その後、第１ビット群に属するビットに相当する複数のサブフレームのうち少なくとも１つのサブフレームが点灯し、その後、第２ビット群もしくは第３ビット群に属するビットに相当する複数のサブフレームのうちの別の１つのサブフレームが点灯する、とすることが望ましい。
【０１３１】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、１フレーム目と２フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Ａと画素Ｂとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
（実施の形態２）
【０１３２】
実施の形態１では、１フレームを２個のサブフレーム群に分けた場合について述べた。しかし、本発明の駆動方式では、１フレームを３個以上のサブフレーム群に分けることも可能である。そこで、本実施の形態では、一例として、１フレームを３個以上のサブフレーム群に分けた場合を例に挙げて説明する。なお、サブフレーム群の個数は、２や３に限定されず、適宜決めればよい。
【０１３３】
本実施の形態の駆動方式は、一例として、まず、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを６つに分割し、第２ビット群に属するビットに対応するサブフレームを３つに分割し、第３ビット群に属するビットに対応するサブフレームは分割しない。そして、１フレームを３個のサブフレーム群に分け、分割した第１ビット群に属するビットを各サブフレーム群に２つずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を３個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を同じにする。なお、第３ビット群に属するビットについては、分割しないと考えてもよいし、一旦３つに分割した後に１つのサブフレームに統合したと考えてもよい。なお、第１ビット群および第２ビット群に属するビットに対応するサブフレームのうち、各サブフレーム群の中で点灯期間が等しいサブフレームに対して、重ね合わせ時間階調方式を適用してもよい。
【０１３４】
例えば、５ビット表示の場合の実施例を図２５に示す。図２５では、従来の時間階調方式（図４６）において、第１ビット群に１ビット分、第２ビット群に２ビット分、第３ビット群に２ビット分を割り当てることとし、第１ビット群に属するビットにＳＦ５、第２ビット群に属するビットにＳＦ３、ＳＦ４、第３ビット群に属するビットにＳＦ１、ＳＦ２を割り当てる。そして、ＳＦ５を６等分し、ＳＦ３、ＳＦ４をそれぞれ３等分し、ＳＦ１、ＳＦ２は分割しない。次に、６分割した第１ビット群に属するビットを３個のサブフレーム群に２個ずつ配置し、３分割した第２ビット群に属するビットを各サブフレーム群に１個ずつ配置し、第３ビット群に属するビットを３個のサブフレーム群のうち少なくとも１個に配置する。つまり、第１ビット群に属するビットを図２５のＳＦ４、ＳＦ５、ＳＦ９、ＳＦ１０、ＳＦ１３、ＳＦ１４に配置し、第２ビット群に属するビットを図２５のＳＦ２、ＳＦ３、ＳＦ７、ＳＦ８、ＳＦ１１、ＳＦ１２に配置し、第３ビット群に属するビットを図２５のＳＦ１とＳＦ６に配置する。その結果、サブフレーム数は１４個となり、各サブフレームでの点灯期間は、ＳＦ１＝１、ＳＦ２＝４／３、ＳＦ３＝８／３、ＳＦ４＝８／３、ＳＦ５＝８／３、ＳＦ６＝２、ＳＦ７＝４／３、ＳＦ８＝８／３、ＳＦ９＝８／３、ＳＦ１０＝８／３、ＳＦ１１＝４／３、ＳＦ１２＝８／３、ＳＦ１３＝８／３、ＳＦ１４＝８／３となる。ここで、図２５のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１２〜ＳＦ１４の点灯期間の長さが全て８／３となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１２〜ＳＦ１４に対して、それぞれ重ね合わせ時間階調方式を適用する。
【０１３５】
このように、各サブフレームを分割することにより、フレーム周波数を実質的に３倍よりも大きくすることができる。
【０１３６】
なお、各サブフレームにおける点灯期間の長さ（または、ある時間における点灯回数、つまり、重み付けの量）はこれに限定されない。また、サブフレームの番号と点灯期間の長さとの対応はこれに限定されない。また、サブフレームの選択方法もこれに限定されない。
【０１３７】
なお、本実施の形態では、第３ビット群に属するビットに対応するサブフレームを分割しなかったが、サブフレーム群の個数未満の個数までなら分割してもよい。
【０１３８】
例えば、図２５において、第３ビット群に属するビットに割り当てたＳＦ１、ＳＦ６をさらに２分割した例を図２６に示す。図２６では、図２５においてＳＦ１、ＳＦ６をさらに２分割し、図２６のＳＦ１、ＳＦ６、ＳＦ１１、ＳＦ１２に配置する。その結果、サブフレーム数は１６個となり、各サブフレームでの点灯期間は、ＳＦ１＝０．５、ＳＦ２＝４／３、ＳＦ３＝８／３、ＳＦ４＝８／３、ＳＦ５＝８／３、ＳＦ６＝１、ＳＦ７＝４／３、ＳＦ８＝８／３、ＳＦ９＝８／３、ＳＦ１０＝８／３、ＳＦ１１＝０．５、ＳＦ１２＝１、ＳＦ１３＝４／３、ＳＦ１４＝８／３、ＳＦ１５＝８／３、ＳＦ１６＝８／３となる。ここで、図２６のＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１４〜ＳＦ１６の点灯期間の長さが全て８／３となるため、ＳＦ３〜ＳＦ５、ＳＦ８〜ＳＦ１０、ＳＦ１４〜ＳＦ１６に対して、それぞれ重ね合わせ時間階調方式を適用する。なお、分割した第３ビット群に属するビットを配置するサブフレーム群はこれに限定されない。
【０１３９】
なお、本実施の形態において、各ビット群に何ビット分を割り当てるかは、これまでに説明した例に限定されない。ただし、第１ビット群と第２ビット群に関しては、少なくとも１ビット分は割り当てることが望ましい。
【０１４０】
なお、本実施の形態では、第１ビット群に属するビットとして、最上位のビットを選択したが、第１ビット群に属するビットとして選択するビットはこれに限定されない。第１ビット群に属するビットとして、どのビットを選んでもよい。同様に、第２ビット群および第３ビット群として、どのビットを選択してもよい。
【０１４１】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを６つに等分割した例を示したが、第１ビット群に属するビットに対応するサブフレームの分割数はこれに限定されない。例えば、第１ビット群に属するビットに対応するサブフレームを５分割して、３個のサブフレーム群に２個、２個、１個と配置してもよい。なお、第１ビット群に属するビットに対応するサブフレームは、サブフレーム群の倍数となるように分割することが望ましい。つまり、サブフレーム群が３個の場合、（３×ｍ）個（ここで、ｍはｍ≧２の整数）に分割することが望ましい。なぜなら、分割した第１ビット群に属するビットを各サブフレーム群に均等に配置して、ちらつきを防止したり、擬似輪郭を防止したりすることができるからである。例えば、第１ビット群に属するビットに対応するサブフレームを９分割してもよい。ただし、これに限定されない。
【０１４２】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを全て６つに分割した例を示したが、第１ビット群に属するビットに対応する全てのサブフレームの分割数を同じにしなくてもよい。第１ビット群の中で分割数が異なっていてもよい。また、第３ビット群に属するビットについても同様に、全ての第３ビット群に属するビットに対応するサブフレームの分割数を同じにしなくてもよい。
【０１４３】
なお、本実施の形態では、従来の時間階調方式に対して、第１ビット群に属するビットに対応するサブフレームを６つに等分割し、第２ビット群に属するビットに対応するサブフレームを３つに等分割した例を示したが、サブフレームの分割の幅はこれに限定されない。必ずしも等分割にしなくてもよい。例えば、５ビット表示の場合、従来の時間階調方式（図４６）において、第１ビット群に属するビットに対応するサブフレーム（ＳＦ５）の点灯期間（長さ１６）を２、２、４、２、３、３と分割してもよい。
【０１４４】
なお、本実施の形態では、３個のサブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序は同じにしたが、サブフレームの出現順序は全く同じにするということに限定されない。３個のサブフレーム群で、いくつかのサブフレームの順序が異なっていてもよい。例えば、図２５の場合において、ＳＦ７とＳＦ８、ＳＦ１１とＳＦ１２を入れ替えてもよい。つまり、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ８、ＳＦ７、ＳＦ９、ＳＦ１０、ＳＦ１２、ＳＦ１１、ＳＦ１３、ＳＦ１４と配置してもよい。
【０１４５】
なお、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群および第３ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容を、互いに組み合わせて用いてもよい。
【０１４６】
また、これまでに説明した、各ビット群として割り当てるビット数、各ビット群に属するビットとして選択するビット、第１ビット群および第３ビット群に属するビットの分割数、サブフレームの分割の幅、サブフレームの出現順序についての内容は、サブフレーム群の個数が３個以上の場合にも適用できる。
【０１４７】
一般に、１フレームをｋ個（ここで、ｋはｋ≧３の整数）のサブフレーム群に分ける場合を考える。この場合、まず、従来の時間階調方式において、第１ビット群に属するビットに対応するサブフレームを（ｋ＋１）個以上に分割し、第２ビット群に属するビットに対応するサブフレームをｋ個に分割し、第３ビット群に属するビットに対応するサブフレームは（ｋ−１）個以下に分割するか、もしくは、分割しない。そして、分割した第１ビット群に属するビットを各サブフレーム群に概ね半分ずつ配置する。また、分割した第２ビット群に属するビットを各サブフレーム群に１つずつ配置し、第３ビット群に属するビットの各々を、ｋ個のサブフレーム群のうち少なくとも１個のサブフレーム群に配置する。このとき、各サブフレーム群で、第１ビット群および第２ビット群に属するビットに対応するサブフレームの出現順序を概ね同じにする。
【０１４８】
このとき、例えば、ｎビット（ここで、ｎは整数）で階調を表現する場合、従来の時間階調方式では、総サブフレーム数はｎ個となる。また、最上位のビットに対応するサブフレームの点灯期間の長さは２ｎ−１となる。一方、従来の時間階調方式に対して、Ｌ１個（ここで、Ｌ１はＬ１≧ｋ＋１の整数）に分割する第１ビット群に属するビットの数をａ（ここで、ａは０＜ａ＜ｎの整数）、ｋ個に分割する第２ビット群に属するビットの数をｂ（ここで、ｂは０＜ｂ＜ｎの整数）、Ｌ２個（ここで、Ｌ２は１＜Ｌ２≦ｋ−１の整数）に分割するか、もしくは、分割しない（つまり、Ｌ２＝１に対応する）第３ビット群に属するビットの数をｃ（ここで、ｃは０≦ｃ＜ｎの整数で、ａ＋ｂ＋ｃ＝ｎを満たす）と仮定すると、本発明の駆動方式における総サブフレーム数は、（Ｌ１×ａ＋ｋ×ｂ＋Ｌ２×ｃ）個となる。また、第１ビット群に属するビットとして、最上位のビットを選択し、このビットに対応するサブフレームをＬ１個に等分割した場合、このビットに対応するサブフレームの分割後の点灯期間の長さは（２ｎ−１／Ｌ１）となる。例えば、図２５の場合、ｋ＝３、ｎ＝５、Ｌ１＝６、Ｌ２＝１、ａ＝１、ｂ＝２、ｃ＝２なので、総サブフレーム数は６×１＋３×２＋１×２＝１４個となり、第１ビット群に属するビットに対応するサブフレームの分割後の点灯期間の長さは２５−１／６＝８／３となる。
【０１４９】
なお、本実施の形態で述べた内容は、実施の形態１で述べた内容を、サブフレーム群の個数という観点で拡張したものである。よって、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
【０１５０】
本実施の形態では、タイミングチャートの例について述べる。本明細書におけるタイミングチャートとは、１フレーム期間内において、画素の選択状態を時系列に従って表現したものである。サブフレームの選択方法は、一例として、図１のものを用いることにするが、これに限定されず、他のサブフレームの選択方法や他の階調数などにも適用可能である。
【０１５１】
また、サブフレームが出現する順番は、一例として、ＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６、ＳＦ７、ＳＦ８、ＳＦ９、ＳＦ１０とするが、これに限定されず、他の順番であっても適用可能である。
【０１５２】
タイミングチャートにおいては、横軸が時間を表し、右方向に時間が進んでいくとする。また、縦軸はマトリックス状に並べられた画素群の行番号を現す。ここで、本実施の形態において、アドレス（メモリ機能を有する画素回路に輝度信号を書き込むこと）は１行分の画素について同時に行うものとする（線順次駆動）。線順次駆動を行う場合、１画面分のアドレスは、１行目から最終行まで順番に画素を選択し、それぞれの選択期間内で各画素に所望の信号電圧を書き込むことで完遂される。このことを、タイミングチャート上では、矩形内の斜線で表すこととする。こうすることで、時系列に従って選択行が順次移り変わっていくことを表現する。また、１画面分のアドレスを行う期間のことを、アドレス期間もしくは信号書き込み期間と呼ぶこととする。
【０１５３】
まず、アドレス期間と点灯期間とが分離されている場合のタイミングチャートを図２７に示す。第１のアドレス期間において、サブフレーム１の信号を書き込む。この間、画素は点灯しない。アドレス期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、１である。次に、第２のアドレス期間が始まり、サブフレーム２の信号を書き込む。この間、画素は点灯しない。アドレス期間が終了したのち、点灯期間が始まり、画素が点灯する。そのときの点灯期間の長さは、２である。
【０１５４】
同様のことを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置され、１フレームが構成される。
【０１５５】
本実施の形態において、１画素あたりトランジスタを２個、保持容量を１個用いる場合の画素構成を図２８に示す。図２８に示した画素は、第１トランジスタ２５０１、第２トランジスタ２５０３、保持容量２５０２、表示素子２５０４、信号線２５０５、ゲート線２５０７、第１電源線２５０６、第２電源線２５０８から構成される。
【０１５６】
第１トランジスタ２５０１は、ゲート電極が、ゲート線２５０７に接続され、第１電極が、信号線２５０５に接続され、第２電極が、保持容量２５０２の第２電極、及び第２トランジスタ２５０３のゲート電極に接続される。第２トランジスタ２５０３は、第１電極が、第１電源線２５０６に接続され、第２電極が、表示素子２５０４の第１電極に接続される。保持容量２５０２は、第１電極が、第１電源線２５０６に接続される。表示素子２５０４は、第２電極が、第２電源線２５０８に接続される。
【０１５７】
なお、第１トランジスタ２５０１は、信号線２５０５に入力された信号を保持容量２５０２に入力するために、信号線２５０５と保持容量２５０２の第２電極とを接続するためのスイッチとして機能する。第１トランジスタ２５０１により、当該画素が信号書き込み状態（選択状態）か、保持状態かを選択することができるため、第１トランジスタ２５０１は、選択トランジスタとして機能する。
【０１５８】
なお、第２トランジスタ２５０３は、表示素子２５０４に電流を供給する機能を有する。したがって、第２トランジスタ２５０３は、駆動トランジスタとして機能する。
【０１５９】
なお、保持容量２５０２は、当該画素が保持状態であるときに第２トランジスタ２５０３のソース・ゲート間電圧を保持し、次のアドレス期間まで表示素子２５０４の輝度を一定に保つ機能を有する。
【０１６０】
次に、図２８に示した画素構成の動作について説明する。まず、信号書き込み期間においては、ゲート線２５０７の電位を、信号線２５０５の最も高い電位、もしくは、第１電源線２５０６の電位よりも高くすることにより、ゲート線２５０７を選択し、第１トランジスタ２５０１をオン状態にして、信号線２５０５から信号を保持容量２５０２に入力する。
【０１６１】
なお、信号書き込み期間においては、第１電源線２５０６と第２電源線２５０８の電位を制御することにより、表示素子２５０４には電圧が加わらないようにしておく。例えば、第２電源線２５０８をフローティングにすればよい。もしくは、第２電源線２５０８の電位を第１電源線２５０６の電位と同程度、もしくはそれよりも高くしてもよい。その結果、信号書き込み期間において、表示素子２５０４が点灯することを避けることが出来る。
【０１６２】
次に、点灯期間においては、第１電源線２５０６と第２電源線２５０８の電位を制御することにより、表示素子２５０４には電圧が加わるようにする。例えば、第２電源線２５０８の電位を第１電源線２５０６の電位よりも、低くすればよい。これにより、信号書き込み期間で保持容量２５０２に保持した信号に応じて、第２トランジスタ２５０３の電流が制御され、第１電源線２５０６から、表示素子２５０４を通って、第２電源線２５０８に電流が流れる。その結果、表示素子２７０４が点灯する。
【０１６３】
ここで、第１トランジスタ２５０１の動作について詳細に述べる。なお、本明細書中のトランジスタは全てエンハンスメント型であるとして説明する。ただし、それに限定されない。
【０１６４】
第１トランジスタ２５０１の状態は、ゲート線２５０７の電位と信号線２５０５の電位の関係によって決定される。第１トランジスタ２５０１は単なるスイッチであるので、好適には線形領域で動作させる。第１トランジスタ２５０１はＮチャネル型トランジスタであるため、導通状態でのゲート線２５０７の電位が、信号線２５０５の最も高い電位よりも第１トランジスタ２５０１の閾値電圧分以上高ければ、線形領域動作する。非導通状態でのゲート線２５０７の電位は、信号線２５０５の最も低い電位と同程度か、それよりもある程度低い電位にしても良い。非導通状態でのゲート線２５０７の電位を、信号線２５０５の最も低い電位よりもある程度低くすれば、第１トランジスタ２５０１の非導通状態におけるリーク電流値を低減することができ、保持状態時の保持容量２５０２の電位変動を小さくすることができるので、好ましい。
【０１６５】
次に、第２トランジスタ２５０３の動作について詳細に述べる。第１電源線２５０６よりも第２電源線２５０８の電位を低く設定した状態で、第２トランジスタ２５０３のソース・ゲート間電圧（Ｖｇｓ）は、第１電源線２５０６の電位と、信号線２５０５の電位が書き込まれた第２トランジスタ２５０３のゲート電圧で決まる。また、第２トランジスタ２５０３のソースとドレインの間の電圧（Ｖｄｓ）は、第１電源線２５０６の電位と、画素電極２５０９の電位で決まる。画素電極２５０９の電位は、第２トランジスタ２５０３の特性と、表示素子２５０４の特性、および第１電源線２５０６・第２電源線２５０８の電位で決まる。すなわち、第２トランジスタ２５０３の状態は、信号線２５０５の電位、第１電源線２５０６の電位、第２電源線２５０８の電位、表示素子２５０４および第２トランジスタ２５０３の特性で決まる。
【０１６６】
表示素子２５０４が点灯しているとき、第２トランジスタ２５０３を飽和領域で駆動する場合、次のような利点が挙げられる。まず、Ｖｄｓが変動しても、第２トランジスタ２５０３に流れる電流は変化しない。そのため、電源線の配線抵抗などによって画素ごとに供給する電位に差が生じ、Ｖｄｓの違いが生じても、輝度の違いは生じない。また、表示素子２５０４の特性が変化することによってＶｄｓが変化したとしても、第２トランジスタ２５０３に流れる電流は変化しないので、表示素子に供給する電流値は一定である。すなわち、Ｖｄｓの変化に鈍感な、安定した表示を得ることができる。
【０１６７】
表示素子２５０４が点灯しているとき、第２トランジスタ２５０３を線形領域で駆動する場合、次のような利点が挙げられる。まず、第２トランジスタ２５０３を単なるスイッチとして用いるだけなので、第２トランジスタ２５０３の画素間ばらつきを無視することができる。その結果、均一な、美しい表示を得ることができる。さらに、第２トランジスタ２５０３にはほとんど電圧がかからないため、第１電源線２５０６・第２電源線２５０８間電圧は、ほとんど全て表示素子の両端にかかることになる。その結果、表示素子にかかる電圧を低く設定することができ、表示装置としての消費電力が小さい。
【０１６８】
以上の説明は、図２８に基づいて、第１トランジスタ２５０１をＮチャネル型、第２トランジスタ２５０３をＰチャネル型として行った。しかし、トランジスタの極性に制限はなく、第１トランジスタ２５０１がＰチャネル型で、第２トランジスタ２５０３がＮチャネル型でもよいし、両方Ｐチャネル型でもよいし、両方Ｎチャネル型でもよい。各トランジスタの動作状態が前述したとおりになるように、各信号線、電源線の電圧を設定すればよい。たとえば、第１トランジスタ２５０１としてＰチャネル型トランジスタを用いた場合は、導通状態でのゲート線２５０７の電位は、信号線２５０５の最も低い電位よりも第１トランジスタの閾値分以上低く設定し、非導通状態でのゲート線２５０７の電位は、信号線２５０５の最も高い電位と同程度か、それよりある程度高い電位にしても良い。また、第２トランジスタ２５０３としてＮチャネル型のトランジスタを用いた場合は、第１電源線２５０６よりも第２電源線２５０８の電位を高く設定した状態で、所望の動作領域で第２トランジスタを駆動する信号線電位、電源線電位を選択すればよい。
【０１６９】
このように、アドレス期間と点灯期間とが分離されている駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になる。しかしながら、図２７では、簡単のため、省略している。
【０１７０】
また、この駆動方法は、ＥＬディスプレイ（有機ＥＬディスプレイ、無機ＥＬディスプレイ又は無機と有機とを含む素子からなるディスプレイなど）やフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。
【０１７１】
次に、アドレス期間と点灯期間とが分離されていない場合のタイミングチャートを図２９に示す。各行において、信号書き込み動作を行うと、すぐに点灯期間が開始する。
【０１７２】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。これを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置される。
【０１７３】
アドレス期間と点灯期間とが分離されていない場合、アドレス期間中も点灯を継続することができるので、第１電源線２５０６と第２電源線２５０８の電位は、アドレス期間と点灯期間で変化させる必要はなく、一定でよい。一定であれば、変動させるときに生じる容量性負荷の充放電に伴う電力消費がないため、消費電力を小さくできる。また、変動に伴う電磁ノイズの発生もないため、信頼性が高い。ただし、一定でなくても良く、たとえば、１フレーム内で第１電源線２５０６と第２電源線２５０８の電位を適宜変化させることで、表示素子の輝度を制御し、階調表現を行うことも可能である。
【０１７４】
アドレス期間と点灯期間とが分離されていない場合は、点灯期間の長さを第１電源線２５０６と第２電源線２５０８の電位で制御するかわりに、その次のアドレスを開始することで各サブフレームの点灯期間を制御している。その機能を実現するためには、たとえば図３０のような画素構成が考えられる。
【０１７５】
アドレス期間と点灯期間とが分離されていない場合の画素構成を図３０に示す。図３０に示した画素は、第１トランジスタ２７０１、第２トランジスタ２７１１、第３トランジスタ２７０３、保持容量２７０２、表示素子２７０４、第１信号線２７０５、第２信号線２７１５、第１ゲート線２７０７、第２ゲート線２７１７、第１電源線２７０６、第２電源線２７０８から構成される。
【０１７６】
第１トランジスタ２７０１は、ゲート電極が、第１ゲート線２７０７に接続され、第１電極が、第１信号線２７０５に接続され、第２電極が、保持容量２７０２の第２電極、及び第２トランジスタ２７１１の第２電極、及び第３トランジスタ２７０３のゲート電極に接続される。第２トランジスタ２７１１は、ゲート電極が、第２ゲート線２７１７に接続され、第１電極が、第２信号線２７１５に接続される。第３トランジスタ２７０３は、第１電極が、第１電源線２７０６に接続され、第２電極が、表示素子２７０４の第１電極に接続される。保持容量２７０２は、第１電極が、第１電源線２７０６に接続される。表示素子２７０４は、第２電極が、第２電源線２７０８に接続される。
【０１７７】
なお、第１トランジスタ２７０１は、第１信号線２７０５に入力された信号を保持容量２７０２に入力するために、第１信号線２７０５と保持容量２７０２の第２電極とを接続するためのスイッチとして機能する。
【０１７８】
なお、第２トランジスタ２７１１は、第２信号線２７１５から入力された信号を保持容量２７０２に入力するために、第２信号線２７１５と保持容量２７０２の第２電極とを接続するためのスイッチとして機能する。
【０１７９】
なお、第１トランジスタ２７０１及び第２トランジスタ２７１１により、当該画素が選択状態か、保持状態かを選択することができるため、第１トランジスタ２７０１及び第２トランジスタ２７１１は、選択トランジスタとして機能する。
【０１８０】
なお、第３トランジスタ２７０３は、表示素子２７０４に電流を供給する機能を有する。したがって、第３トランジスタ２７０３は、駆動トランジスタとして機能する。
【０１８１】
なお、保持容量２７０２は、当該画素が保持状態であるときに第３トランジスタ２７０３のソース・ゲート間電圧を保持し、次のアドレス期間まで表示素子２７０４の輝度を一定に保つ機能を有する。
【０１８２】
次に、図３０に示した画素構成の動作について説明する。まず、第１の信号書き込み動作を開始する。第１ゲート線２７０７の電位を、第１信号線２７０５の最も高い電位、もしくは、第１電源線２７０６の電位よりも高くすることにより、第１ゲート線２７０７を選択し、第１トランジスタ２７０１をオン状態にして、第１信号線２７０５から信号を保持容量２７０２に入力する。これにより、保持容量２７０２に保持された信号に応じて、第３トランジスタ２７０３の電流が制御され、第１電源線２７０６から、表示素子２７０４を通って、第２電源線２７０８に電流が流れる。その結果、表示素子２７０４が点灯する。
【０１８３】
所定の点灯期間が終了した後、次のサブフレームにおける信号の書き込み動作（第２の書き込み動作）を開始する。第２ゲート線２７１７の電位を、第２信号線２７１５の最も高い電位、もしくは、第１電源線２７０６の電位よりも高くすることにより、第２ゲート線２７１７を選択し、第２トランジスタ２７１１をオン状態にして、第２信号線２７１５から信号を保持容量２７０２に入力する。これにより、保持容量２７０２に保持された信号に応じて、第３トランジスタ２７０３の電流が制御され、第１電源線２７０６から、表示素子２７０４を通って、第２電源線２７０８に電流が流れる。その結果、表示素子２７０４が点灯する。
【０１８４】
ここで、第１トランジスタ２７０１と第２トランジスタ２７１１の動作について詳細に述べる。
【０１８５】
第１トランジスタ２７０１の状態は、第１ゲート線２７０７の電位と第１信号線２７０５の電位の関係によって決定される。第１トランジスタ２７０１は単なるスイッチであるので、好適には線形領域で動作させる。第１トランジスタ２７０１はＮチャネル型トランジスタであるため、導通状態での第１ゲート線２７０７の電位が、第１信号線２７０５の最も高い電位よりも第１トランジスタ２７０１の閾値電圧分以上高ければ、線形領域動作する。非導通状態での第１ゲート線２７０７の電位は、第１信号線２７０５の最も低い電位と同程度か、それよりもある程度低い電位にしても良い。非導通状態での第１ゲート線２７０７の電位を、第１信号線２７０５の最も低い電位よりもある程度低くすれば、第１トランジスタ２７０１の非導通状態におけるリーク電流値を低減することができ、保持状態時の保持容量２７０２の電位変動を小さくすることができるので、好ましい。
【０１８６】
また、第２トランジスタ２７１１については、ソースまたはドレイン領域に接続される信号線が第２信号線２７１５であり、ゲート電極に接続された信号線が第２ゲート線２７１７であることを除いて、第１トランジスタ２７０１と同様に動作させる。
【０１８７】
第１ゲート線２７０７と第２ゲート線２７１７とは、別々に制御出来る。同様に、第１信号線２７０５と第２信号線２７１５とは、別々に制御出来る。よって、同時に２行分の画素に信号を入力することが可能であるため、図２９のような駆動法が実現出来る。
【０１８８】
なお、ひとつの例として画素ひとつあたりの選択トランジスタが２個である場合を示したが、本実施の形態では、選択トランジスタとそれに接続される信号線の数はいくつでも良い。選択トランジスタとそれに接続される信号線の数が多ければ多いほど、同時にアドレスできる数が増えるため、アドレス期間に対し、より短い点灯期間のサブフレームを設定することができる。その結果、表現できる階調数を増やすことができ、より品質の高い表示を得ることができる。
【０１８９】
たとえば、選択トランジスタとそれに接続される信号線の数を４個とした場合のタイミングチャートを、図５８に示す。選択トランジスタとそれに接続される信号線の数が２個であった場合のタイミングチャートである図２９と、サブフレームの点灯時間比率、出現順序、一回のアドレスにかかる時間（画素選択状態を示す斜線の横軸への射影長さ）は同じであるのに、１フレームにかける時間を短くすることができる。これは、同時に選択できるゲート線の数が増えたことによって、アドレスにかかる時間に対する１サブフレームの時間を短くすることができるからである。すなわち、１フレームの時間が同じならば、表現できる階調数を増やすことができ、より品質の高い表示を得ることができる。
【０１９０】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図５８では、簡単のため、省略している。
【０１９１】
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。
【０１９２】
なお、図２８の回路を用いて、図２９のような駆動法を実現することも可能である。その場合のゲート線信号波形を図３１に示す。図３１に示すように、１ゲート選択期間を２つに分割する。そして、分割された選択期間内で、各々のゲート線の電位を高くすることにより、各々のゲート線を選択し、その時に対応する信号を第１信号線２７０５に入力する。例えば、ある１ゲート選択期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。そして、次のゲート選択期間では、前半はｉ＋１行目を選択し、後半はｊ＋１行目を選択する。このように、１ゲート選択期間において、あたかも同時に２行分を選択し、それぞれ順次走査させて動作させることが可能となる。
【０１９３】
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０１９４】
また、図２８の回路を用いて、図５８のようなタイミングチャートで画素を駆動することも可能である。その場合のゲート選択信号のタイミングチャートを図５９に示す。図５９に示すように、１ゲート選択期間を４つに分割する。そして、分割された選択期間内で、各々のゲート線の電位を高くすることにより、各々のゲート線を選択し、その時に対応する信号を第１信号線２７０５に入力する。例えば、ある１ゲート選択期間において、第１サブゲート選択期間ではｉ行目を選択し、第２サブゲート選択期間ではｊ行目を選択し、第３サブゲート選択期間ではｋ行目を選択し、第４サブゲート選択期間ではｌ行目を選択する。そして、次のゲート選択期間では、第１サブゲート選択期間ではｉ＋１行目を選択し、第２サブゲート選択期間ではｊ＋１行目を選択し、第３サブゲート選択期間ではｋ＋１行目を選択し、第４サブゲート選択期間ではｌ＋１行目を選択する。このように、１ゲート選択期間において、あたかも同時に４行分を選択し、それぞれ順次走査させて動作させることが可能となる。
【０１９５】
図５９の例では、１ゲート選択期間を４つに分割したが、本実施の形態では分割数の制限はなく、いくつに分割しても良い。１ゲート選択期間をｎ  （  ｎは２以上の自然数  ）  だけ分割すれば、１ゲート選択期間内に、あたかもｎだけ同時に選択できているような駆動を実現することができる。
【０１９６】
なお、このような駆動方法の詳細については、例えば、特開２００２−１０８２６４号公報、特開２００４−４５０１等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０１９７】
ここで、実施の形態１または２に記載された方法で時間階調表示を行った場合に、タイミングチャートとしてアドレス期間と点灯期間とが分離されていない場合を用いたときに生ずる、特別な効果について説明する。たとえば、アドレス期間と点灯期間が分離している場合、実施の形態１または２に記載されたいずれかの方法でビットを分割、再配置したとする。このとき、１フレーム内のアドレス期間の数（１フレーム内の総アドレス時間）は、単純に増加する。つまり、１フレームにおける点灯期間の割合（デューティー比）は、分割前に比べて、小さくなるということである。
【０１９８】
一般的に、時間分解能以下の光の点滅に対して人間の目が感じる輝度は、その積算光量に比例しているといわれる。すなわち、表示素子の瞬間輝度が一定の場合、時間階調における表示素子の輝度は、デューティー比が大きいほど大きい。また、デューティー比が小さい場合、デューティー比の大きい場合の輝度と同じ輝度を得るためには、瞬間輝度を大きくしなければならない。その結果、表示素子に加える電圧、または、交流電圧の周波数を大きくしなければならず、消費電力が増加してしまう。また、表示素子に大きなストレスを加えることになるため、素子の信頼性も低下してしまう。
【０１９９】
しかし、タイミングチャートとしてアドレス期間と点灯期間とが分離されていない場合を用いれば、アドレス期間の数が多くても、デューティー比を大きくすることが可能である。つまり、デューティー比が大きいので、表示素子の瞬間輝度は低くてよく、その結果、消費電力は小さく、また、素子の信頼性も高くなり、劣化が低減される。
【０２００】
さらに、擬似輪郭の低減という見方においても、実施の形態１または２で用いた方法による効果に加え、更なる効果も期待できる。擬似輪郭は、隣り合う階調同士の発光パターンの相違によって引き起こされることは前述したとおりであるが、この隣り合う階調の発光タイミングに時間的なずれがあればあるほど、擬似輪郭が強く発生するためである。すなわち、アドレス期間と点灯期間とが分離されていない場合では、あるサブフレームが終わった後に、直ちに次のサブフレームの発光が始まるので、隣り合う階調同士での発光タイミングの時間的なずれが最小限になるのである。
【０２０１】
以上の事柄から、実施の形態１または２に記載された方法で時間階調表示を行った場合、タイミングチャートとしてアドレス期間と点灯期間とが分離されていない場合を用いることは、消費電力の低下、信頼性の向上、擬似輪郭の更なる低減など、非常に有益な効果をもたらすことがわかる。
【０２０２】
次に、画素の信号を消去する動作を行う場合のタイミングチャートを図３２に示す。各行において、信号書き込み動作を行い、次の信号書き込み動作が来る前に、画素の信号を消去する。このようにすることにより、点灯期間の長さを容易に制御できるようになる。
【０２０３】
ある行において、信号を書き込み、所定の点灯期間が終了したのち、次のサブフレームにおける信号の書き込み動作を開始する。もし、点灯期間が短い場合は、信号消去動作を行い、強制的に非点灯状態にする。このようなことを繰り返すことにより、点灯期間の長さが、１、２、４、４、４、２、２、４、４、４という順序で配置される。
【０２０４】
なお、図３２では、点灯期間が１と２の場合において、信号消去動作を行っているが、これに限定されない。他の点灯期間においても、消去動作を行ってもよい。
【０２０５】
このようにすることにより、信号の書き込み動作が遅くても、１フレーム内にたくさんのサブフレームを配置することが可能となる。また、消去動作を行う場合は、消去用のデータをビデオ信号と同様に取得する必要がないため、ソースドライバの駆動周波数も低減出来る。
【０２０６】
このような駆動方法は、プラズマディスプレイに適用することが好適である。なお、プラズマディスプレイに用いる場合は、初期化の動作などが必要になるが、図３２では、簡単のため、省略している。
【０２０７】
また、この駆動方法は、ＥＬディスプレイやフィールドエミッションディスプレイやデジタル・マイクロミラー・デバイス（ＤＭＤ）を用いたディスプレイなどに適用することも好適である。
【０２０８】
その場合の画素構成を図３３に示す。図３３に示した画素は、第１トランジスタ３００１、第２トランジスタ３０１１、第３トランジスタ３００３、保持容量３００２、表示素子３００４、信号線３００５、第１ゲート線３００７、第２ゲート線３０１７、第１電源線３００６、第２電源線３００８から構成される。
【０２０９】
第１トランジスタ３００１は、ゲート電極が、第１ゲート線３００７に接続され、第１電極が、信号線３００５に接続され、第２電極が、保持容量３００２の第２電極、及び第２トランジスタ３０１１の第２電極、及び第３トランジスタ３００３のゲート電極に接続される。第２トランジスタ３０１１は、ゲート電極が、第２ゲート線３０１７に接続され、第１電極が、第１電源線３００６に接続される。第３トランジスタ３００３は、第１電極が、第１電源線３００６に接続され、第２電極が、表示素子３００４の第１電極に接続される。保持容量３００２は、第１電極が、第１電源線３００６に接続される。表示素子３００４は、第２電極が、第２電源線３００８に接続される。
【０２１０】
なお、第１トランジスタ３００１は、信号線３００５に入力された信号を保持容量３００２に入力するために、信号線３００５と保持容量３００２の第２電極とを接続するためのスイッチとして機能する。第１トランジスタ３００１により、当該画素が選択状態か、保持状態かを選択することができるため、第１トランジスタ３００１は、選択トランジスタとして機能する。
【０２１１】
なお、第２トランジスタ３０１１は、第３トランジスタ３００３をオフ状態にするために、第３トランジスタ３００３のゲート電極と第１電源線３００６とを接続するためのスイッチとして機能する。
【０２１２】
なお、第３トランジスタ３００３は、表示素子３００４に電流を供給する機能を有する。したがって、第３トランジスタ３００３は、駆動トランジスタとして機能する。
【０２１３】
次に、図３３に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１ゲート線３００７の電位を、信号線３００５の最も高い電位、もしくは、第１電源線３００６の電位よりも高くすることにより、第１ゲート線３００７を選択し、第１トランジスタ３００１をオン状態にして、信号線３００５から信号を保持容量３００２に入力する。これにより、保持容量３００２に保持された信号に応じて、第３トランジスタ３００３の電流が制御され、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８に電流が流れる。その結果、表示素子３００４が点灯する。
【０２１４】
信号を消去したい場合は、第２ゲート線３０１７の電位を、信号線３００５の最も高い電位、もしくは、第１電源線３００６の電位よりも高くすることにより、第２ゲート線３０１７を選択し、第２トランジスタ３０１１をオン状態にして、第３トランジスタ３００３がオフ状態になるようにする。これにより、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【０２１５】
図３３では、第２トランジスタ３０１１を用いていたが、別の方法を用いることも出来る。なぜなら、強制的に非点灯期間をつくればよいので、表示素子３００４に電流が供給されないようにすればよいからである。よって、第１電源線３００６から、表示素子３００４を通って、第２電源線３００８に電流が流れる経路のどこかに、スイッチを配置して、そのスイッチのオンオフを制御して、非点灯期間を作ればよい。あるいは、第３トランジスタ３００３のゲート・ソース間電圧を制御して、第３トランジスタ３００３が強制的にオフになるようにすればよい。
【０２１６】
図３３の第３トランジスタ３００３を強制的にオフにする場合の画素構成の例を図３４に示す。図３４に示した画素は、第１トランジスタ３１０１、第２トランジスタ３１０３、保持容量３１０２、表示素子３１０４、信号線３１０５、第１ゲート線３１０７、第２ゲート線３１１７、第１電源線３１０６、第２電源線３１０８、ダイオード３１１１から構成される。ここで、第２トランジスタ３１０３が、図３３の第３トランジスタ３００３に相当する。
【０２１７】
第１トランジスタ３１０１は、ゲート電極が、第１ゲート線３１０７に接続され、第１電極が、信号線３１０５に接続され、第２電極が、保持容量３１０２の第２電極、及び第２トランジスタ３１０３のゲート電極、及びダイオード３１１１の第２電極に接続される。第２トランジスタ３１０３は、第１電極が、第１電源線３１０６に接続され、第２電極が、表示素子３１０４の第１電極に接続される。保持容量３１０２は、第１電極が、第１電源線３１０６に接続される。表示素子３１０４は、第２電極が、第２電源線３１０８に接続される。ダイオード３１１１は、第１電極が、第２ゲート線３１１７に接続される。
【０２１８】
なお、第１トランジスタ３１０１は、信号線３１０５に入力された信号を保持容量３１０２に入力するために、信号線３１０５と保持容量３１０２の第２電極とを接続するためのスイッチとして機能する。第１トランジスタ３１０１により、当該画素が選択状態か、保持状態かを選択することができるため、第１トランジスタ３１０１は、選択トランジスタとして機能する。
【０２１９】
なお、第２トランジスタ３１０３は、表示素子３１０４に電流を供給する機能を有する。したがって、第２トランジスタ３１０３は、駆動トランジスタとして機能する。
【０２２０】
保持容量３１０２は、第２トランジスタ３１０３のゲート電位を保持する機能を有する。よって、第２トランジスタ３１０３のゲートと第１電源線３１０６の間に接続されているが、これに限定されない。第２トランジスタ３１０３のゲート電位を保持できるように配置されていればよい。また、第２トランジスタ３１０３のゲート容量などを用いて、第２トランジスタ３１０３のゲート電位を保持できる場合は、保持容量３１０２を省いてもよい。
【０２２１】
次に、図３４に示した画素構成の動作について説明する。まず、信号を書き込む場合は、第１ゲート線３１０７の電位を、信号線３１０５の最も高い電位、もしくは、第１電源線３１０６の電位よりも高くすることにより、第１ゲート線３１０７を選択し、第１トランジスタ３１０１をオン状態にして、信号線３１０５から信号を保持容量３１０２に入力する。これにより、保持容量３１０２に保持された信号に応じて、第２トランジスタ３１０３の電流が制御され、第１電源線３１０６から、表示素子３１０４を通って、第２電源線３１０８に電流が流れる。その結果、表示素子３１０４が点灯する。
【０２２２】
信号を消去したい場合は、第２ゲート線３１１７の電位を、信号線３１０５の最も高い電位、もしくは、第１電源線３１０６の電位よりも高くすることにより、第２ゲート線３１１７を選択し、ダイオード３１１１がオンして、第２ゲート線３１１７から第２トランジスタ３１０３のゲート電極へ電流が流れるようにする。その結果、第２トランジスタ３１０３がオフ状態になる。これにより、第１電源線３１０６から、表示素子３１０４を通って、第２電源線３１０８には、電流が流れないようになる。その結果、非点灯期間を作ることができ、点灯期間の長さを自由に制御できるようになる。
【０２２３】
信号を保持しておきたい場合は、第２ゲート線３１１７の電位を、信号線３１０５の最も低い電位よりも低くすることにより、第２ゲート線３１１７を非選択しておく。すると、ダイオード３１１１がオフするので、第２トランジスタ３１０３のゲート電位は保持される。
【０２２４】
なお、ダイオード３１１１は、整流性がある素子であれば、なんでもよい。ＰＮ型ダイオードでもよいし、ＰＩＮ型ダイオードでもよいし、ショットキー型ダイオードでもよいし、ツェナー型ダイオードでもよい。
【０２２５】
また、トランジスタを用いて、ダイオード接続して、用いてもよい。その場合の回路図を図３５に示す。ダイオード３１１１として、ダイオード接続されたトランジスタ３２１１を用いている。ここでは、Ｎチャネル型を用いているが、これに限定されない。Ｐチャネル型を用いてもよい。
【０２２６】
なお、さらに別の回路として、図２８の回路を用いて、図３２のような駆動法を実現することも可能である。その場合のゲート線信号波形を図３１に示す。図３１に示すように、１ゲート選択期間を複数（図３１では２つ）に分割する。そして、分割された選択期間内で、各々のゲート線の電位を高くすることにより、各々のゲート線を選択し、その時に対応する信号（ビデオ信号と消去するための信号）を第１信号線２５０５に入力する。例えば、ある１ゲート選択期間において、前半はｉ行目を選択し、後半はｊ行目を選択する。そして、ｉ行目の画素において、ｉ行目が選択されているときは、ｉ行目の画素に入力すべきビデオ信号を入力する。一方、ｊ行目が選択されているときは、第１トランジスタ２５０１がオフするような信号を入力する。すると、１ゲート選択期間において、あたかも同時に２行分を選択したかのように動作させることが可能となる。
【０２２７】
なお、このような駆動方法の詳細については、例えば、特開２００１−３２４９５８号公報等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０２２８】
ところで、本発明の駆動方式では、従来の時間階調方式において、第１ビット群に属するビットを４分割し、第２ビット群に属するビットを２分割し、第３ビット群に属するビットを分割しなかった。これにより、デューティー比が従来の倍速フレーム方式よりも高くなる。なぜなら、第１ビット群に属するビットを４分割することにより、点灯期間が最長となるサブフレームの数、つまり、消去動作が必要でないサブフレームの数が増えるため、消去動作が必要となるサブフレーム数が少なくなり、１フレームあたりの消去期間が短くなるからである。
【０２２９】
例えば、５ビット表示で従来の倍速フレーム方式を適用した場合（図４７）で、画素の信号を消去する動作を行う場合のタイミングチャートを図３６に示す。従来の倍速フレーム方式（図３６）と本発明の駆動方式（図３２）を比較すると、点灯期間が最長となるサブフレーム数（消去動作が必要でないサブフレーム数）は、従来の倍速フレーム方式（図３６）では２個なのに対して、本発明の駆動方式（図３２）では６個となる。つまり、本発明の駆動方式の方が、消去期間が短いことが分かる。
【０２３０】
このように、本発明の駆動方式を用いると、従来の倍速フレーム方式よりもデューティー比を高くすることができる。その結果、同じ輝度を得るための表示素子にかかる電圧を小さくでき、消費電力を低減できる。また、表示素子の劣化も少なくすることができる。
【０２３１】
また、本発明においては、階調表現方法として面積階調を用いることもできる。面積階調を用いるときの画素回路の一例を、図６５に示す。面積階調を行う画素の特徴としては、ひとつの画素に、独立に制御できる複数の表示素子があることである。図６５における表示素子６２１１は、３つの表示素子をもち、そのうち２つを独立に制御できる。独立に制御できる２つの表示素子は、相対的にみて、一方が１の輝度、もう一方が２の輝度を発光することができる。このようにすれば、表示素子を発光もしくは非発光の２値で駆動する場合にも、ひとつの画素内で、０、１、２、３の輝度を表現できることになる。この表示方法と、実施の形態１から２で記載した方法を組み合わせれば、少ないサブフレームで、さらに多階調を表現できる。
【０２３２】
なお、本実施の形態において示したタイミングチャートや画素構成や駆動方法は、一例であり、これに限定されない。様々なタイミングチャートや画素構成や駆動方法に適用することが可能である。
【０２３３】
なお、サブフレームの出現順序は、時刻によって変化してもよい。例えば、１フレーム目と２フレーム目とで、サブフレームの出現順序が変わってもよい。また、サブフレームの出現順序は、場所によって変わってもよい。例えば、画素Ａと画素Ｂとで、サブフレームの出現順序が変わってもよい。また、それらを組み合わせて、サブフレームの出現順序が、時刻によって変化して、かつ、場所によって変化してもよい。
【０２３４】
なお、本実施の形態において、１フレーム内に、点灯期間や信号書き込み期間や非点灯期間が配置されていたが、これに限定されない。それ以外の動作期間が配置されていてもよい。例えば、表示素子に加える電圧を、通常とは逆の極性のものにするような期間、いわゆる、逆バイアス期間を設けてもよい。逆バイアス期間を設けることにより、表示素子の信頼性が向上する場合がある。
【０２３５】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態２で述べた内容と自由に組み合わせて実施することができる。
（実施の形態４）
【０２３６】
本実施の形態では、表示装置、および、ソース線駆動回路（信号線駆動回路）やゲート線駆動回路（走査線駆動回路）などの構成とその動作について説明する。
【０２３７】
表示装置は、図３７（Ａ）に示すように、画素部３４０１、ゲート線駆動回路３４０２、信号線駆動回路３４０３を有している。
【０２３８】
ゲート線駆動回路３４０２は、画素部３４０１に選択信号を順次出力する。ゲート線駆動回路３４０２の構成の一例を図３７（Ｂ）に示す。ゲート線駆動回路は、シフトレジスタ３４０４やバッファ回路３４０５から構成されている。シフトレジスタ３４０４は、クロック信号（Ｇ−ＣＬＫ）、スタートパルス（Ｇ−ＳＰ）、クロック反転信号（Ｇ−ＣＬＫＢ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパルスは、バッファ回路３４０５で増幅され、各ゲート線から画素部３４０１へ入力される。なお、ゲート線駆動回路３４０２には、シフトレジスタ３４０４やバッファ回路３４０５の他にレベルシフタ回路やパルス幅制御回路などが配置されている。
【０２３９】
信号線駆動回路３４０３は、画素部３４０１にビデオ信号を順次出力する。信号線駆動回路３４０３の構成の一例を図３７（Ｃ）に示す。信号線駆動回路はシフトレジスタ３４０６、第１ラッチ回路（ＬＡＴ１）３４０７、第２ラッチ回路（ＬＡＴ２）３４０８、増幅回路３４０９から構成されている。シフトレジスタ３４０６では、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。出力されたサンプリングパルスに従ってビデオデータを順次第１ラッチ回路へ書き込む。第１ラッチ回路に書き込まれた信号はラッチパルスに従って、第２ラッチ回路に一斉に書き込まれる。画素部３４０１では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路３４０３から画素部３４０１へ入力するビデオ信号は、電圧である場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路３４０３から入力されるビデオ信号（電圧）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディスプレイ）で用いる素子や液晶やＤＭＤ（デジタル・マイクロミラー・デバイス）などがあげられる。
【０２４０】
なお、ゲート線駆動回路３４０２や信号線駆動回路３４０３は、複数配置されていてもよい。
【０２４１】
特に、実施の形態３で示した、１ゲート選択期間を複数のサブゲート選択期間に分割する駆動法を用いる場合、通常、分割数分のゲート線駆動回路が必要となる。また、たとえばデコーダータイプのゲート線駆動回路のように、順次走査だけではなく、任意のタイミングで任意のゲート線を選択できる機能を有するゲート線駆動回路を用いることもできる。
【０２４２】
ここで、分割数分のゲート線駆動回路を用いた場合の表示装置の構成の一例について、図６０を用いて説明する。ただし、回路構成としてはこれに限定されることはなく、これと同様の機能を有する回路であるならば、何でも良い。また、図６０では、例として１ゲート選択期間を３つに分割した場合のゲート線駆動回路を示しているが、１ゲート選択期間の分割数は３つに限定されず、いくつでも良い。たとえば、４つに分割した場合であれば、ゲート線駆動回路のシフトレジスタの総数は４つとなる。
【０２４３】
図６０で示すゲート線駆動回路は、３つのシフトレジスタを、画素部に対して両入れの構成をとった場合の例である。図６０に示した表示装置は、画素部５７００、第１のシフトレジスタ５７０１、第２のシフトレジスタ５７０２、第３のシフトレジスタ５７０３、ＡＮＤ回路５７０４、ＡＮＤ回路５７０５、ＡＮＤ回路５７０６、ＯＲ回路５７０７、スイッチ群５７０８、スイッチ群５７０９から構成される。シフトレジスタの出力を、同じゲート線に対して両側から入れる場合には、双方の出力が互いに逆になってスイッチ群５７０８に直接接続するインバータの出力とスイッチ群５７０９に直接接続するインバータの出力がショートするということにならないように、一方が出力をしているときには、もう一方の出力がゲート線に伝わらないようにするためのスイッチ群５７０８および５７０９が必要である。スイッチ群５７０８がオンしている間は、スイッチ群５７０９はオフし、スイッチ群５７０９がオンしている間は、スイッチ群５７０８はオフしている構成となっている。第２のシフトレジスタ５７０２と、第３のシフトレジスタ５７０３は、ＯＲ回路を用いて、どちらかが選択状態になれば、その先につながるゲート線が選択状態となる。この場合、どちらのシフトレジスタも、ＯＲ回路の入力端子に接続されているので、両入れの場合のようなスイッチ群５７０８に直接接続するインバータの出力とスイッチ群５７０９に直接接続するインバータの出力がショートする恐れはない。Ｇ＿ＣＰ１、Ｇ＿ＣＰ２、Ｇ＿ＣＰ３はパルス幅コントロール信号である。シフトレジスタの信号幅としては、３つとも１ゲート選択期間と同じ幅にしておいて、パルス幅コントロール信号で実際ゲート線に出力するパルス幅（この場合は３分割）に変更することで、１ゲート選択期間を複数のサブゲート選択期間に分割する駆動法が実現できる。
【０２４４】
また、図６４に、片入れの場合で、１ゲート選択期間を３分割する駆動を行うときのゲート線駆動回路を示す。図６４の構成では、画素部両側にスイッチ群５７０８に直接接続するインバータの出力とスイッチ群５７０９に直接接続するインバータの出力がショートすることを防止するためのスイッチが必要ないので、両入れのゲート線駆動回路よりも安定した動作が期待できる。また、両入れでは第２のシフトレジスタと第３のシフトレジスタからＯＲ回路に接続されているが、片入れでは第１のシフトレジスタ、第２のシフトレジスタ及び第３のシフトレジスタが、３本の入力端子を有するＯＲ回路に接続され、これによりどのシフトレジスタからのパルスを出力するかを選択している。なお、この場合も、１ゲート選択期間を分割する数は３つに限定されず、いくつでもよい。
【０２４５】
なお、このような駆動方法の詳細については、例えば、特開２００２−２１５０９２号公報、特開２００２−２９７０９４等に記載されており、その内容を本願と組み合わせて適用することが出来る。
【０２４６】
ここで、ゲート線駆動回路としてデコーダータイプのものを用いた場合の表示装置の構成の一例について説明する。
【０２４７】
デコーダータイプのゲート線駆動回路の例を、図６１に示す。図６１に示したゲート線駆動回路は第１入力端子５８０１、第２入力端子５８０２、第３入力端子５８０３、第４入力端子５８０４、レベルシフタ５８０５、バッファ回路５８０６、ＮＯＴ回路群５８０７、ＮＡＮＤ回路群５８０８、ＮＯＴ回路群５８０９により構成される。ここでは、４ビットのデコーダーを用いて１５本のゲート線を駆動する場合を説明する。デコーダーのビット数は、表示装置のゲート線本数により適宜決定する。たとえば、ゲート線が６０本であるならば、２の６乗＝６４であるので、６ビットのデコーダーを選択するのが効率的である。同様に、２４０本であるならば、２の８乗＝２５６であるので、８ビットのデコーダーを選択するのが効率的である。このように、２のべき乗で、ゲート線の本数を初めて上回るビット数のデコーダーを用いるのが効率的だが、これに限定するものではない。また、図６３の信号線駆動回路は本明細書中に記載したものも含めて様々な組み合わせにより構成される。
【０２４８】
図６１に挙げたデコーダーの動作としては、次のようなものとなる。まず、ゲート線ａを選択する場合には、第１入力端子５８０１から第４入力端子５８０４まで、それぞれ（１，０，０，０）と入力する。また、ゲート線ｂを選択する場合には、（０，１，０，０）と入力する。また、ゲート線ｃを選択する場合には、（１，１，０，０）と入力する。このように、ひとつのゲート線に対し、ひとつのデジタル信号の組み合わせを割り当てることで、任意のタイミングで任意のゲート線が選択できる。
【０２４９】
また、ＮＡＮＤ回路の入力端子数が多い場合には、トランジスタの抵抗等で動作に影響が出る場合がある。そのような時は、図６２に示すように、端子数の多いＮＡＮＤ回路のかわりに、同様な機能を有しつつ入力端子が少ないデジタル回路に置き換えても良い。図６２に示したゲート線駆動回路は第１入力端子５９０１、第２入力端子５９０２、第３入力端子５９０３、第４入力端子５９０４、レベルシフタ５９０５、バッファ回路５９０６、ＮＯＴ回路群５９０７、ＮＡＮＤ回路群５９０８、ＮＯＲ回路群５９０９により構成される。
【０２５０】
また、図６１および図６２では、デコーダーの出力部に、レベルシフタと、インピーダンスマッチング用バッファを使用した例を挙げている。ただし、同様の機能を有するならば、デコーダーを用いたゲート線駆動回路の構成はこれに限定されるものではない。
【０２５１】
ここで、図３７を参照して説明する。信号線駆動回路３４０３の構成の一例を図３７（Ｃ）に示す。信号線駆動回路３４０３は、シフトレジスタ３４０６、第１ラッチ回路（ＬＡＴ１）３４０７、第２ラッチ回路（ＬＡＴ２）３４０８、増幅回路３４０９などから構成されている。増幅回路３４０９は、デジタル信号をアナログに変換する機能を有していてもよい。つまり、増幅回路３４０９の構成として、バッファ回路を有していてもよいし、ＤＡコンバーターを有していてもよいし、レベルシフタを有していてもよい。また、ガンマ補正を行う機能を有していてもよい。
【０２５２】
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信号）を出力する回路、すなわち、電流源回路を有していることもある。
【０２５３】
そこで、信号線駆動回路３４０３の動作を簡単に説明する。シフトレジスタ３４０６は、クロック信号（Ｓ−ＣＬＫ）、スタートパルス（Ｓ−ＳＰ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。
【０２５４】
シフトレジスタ３４０６より出力されたサンプリングパルスは、第１ラッチ回路（ＬＡＴ１）３４０７に入力される。第１ラッチ回路（ＬＡＴ１）３４０７には、ビデオ信号線３４１０より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。
【０２５５】
第１ラッチ回路（ＬＡＴ１）３４０７において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線３４１１よりラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力され、第１ラッチ回路（ＬＡＴ１）３４０７保持されていたビデオ信号は、一斉に第２ラッチ回路（ＬＡＴ２）３４０８に転送される。その後、第２ラッチ回路（ＬＡＴ２）３４０８に保持されたビデオ信号は、１行分が同時に、増幅回路３４０９へと入力される。そして、増幅回路３４０９から出力される信号は、画素部３４０１へ入力される。
【０２５６】
第２ラッチ回路（ＬＡＴ２）３４０８に保持されたビデオ信号が増幅回路３４０９に入力され、そして、画素部３４０１に入力されている間、シフトレジスタ３４０６においては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【０２５７】
次に、実施の形態３で記載された、タイミングチャートとしてアドレス期間と点灯期間とが分離されていない場合の信号線駆動回路について説明する。ここでは、ふたつの例について説明する。一つ目は、図３７に記載された信号線駆動回路３４０３の構成のままで、信号線駆動回路３４０３の駆動周波数を大きくする方法である。アドレス期間と点灯期間とが分離されていない場合、信号線駆動回路３４０３は、図３１における各サブゲート選択期間中に１ライン分の書き込みを行うことになる。すなわち、１ゲート選択期間を２分割した場合は、分割前に比べて、信号線駆動回路３４０３の駆動周波数を２倍にすることで、アドレス期間と点灯期間とが分離されていない駆動を実現できる。同様に、３分割した場合は駆動周波数を３倍にし、ｎ分割した場合は駆動周波数をｎ倍にすることで、実現できる。この方法だと、信号線駆動回路に特別な構成変更を加えなくてすみ、簡便であるという利点がある。
【０２５８】
次に、ふたつ目の例について説明する。この場合の信号線駆動回路の構成を、図６３に示す。まず、シフトレジスタ６００６の出力を、第１ラッチ回路Ａ６００７と、第１ラッチ回路Ｂ６０１２の両方に入力する。ただし、この例ではふたつの第１ラッチ回路Ａ、Ｂに入力しているが、特に２つに限定しているわけではなく、いくつでもよい。また、回路規模の増大を抑える目的から、ひとつのシフトレジスタから複数の第１ラッチ回路に出力する構成を示しているが、シフトレジスタがひとつである必要はなく、いくつでもよい。
【０２５９】
第１ラッチ回路Ａ６００７と第１ラッチ回路Ｂ６０１２には、それぞれ映像信号としてＶｉｄｅｏＤａｔａ  ＡとＶｉｄｅｏＤａｔａ  Ｂが入力されている。シフトレジスタの出力で映像信号をラッチし、その信号を第２ラッチ回路へ出力する。第２ラッチ回路Ａ６００８、第２ラッチ回路Ｂ６０１３では、それぞれ１ライン分の映像信号が保持されていて、ＬａｔｃｈＰｕｌｓｅＡ、Ｂで規定されるタイミングで保持データの更新が行われる。第２ラッチ回路Ａ６００８、第２ラッチ回路Ｂ６０１３の出力には、切り替えスイッチ６０１４が接続されており、画素部へ出力する信号を第２ラッチ回路Ａ６００８からのものか、第２ラッチ回路Ｂ６０１３からのものかを、選択できるようになっている。つまり、１ゲート選択期間を２分割して映像信号を画素に書き込む場合は、１ゲート選択期間のうちの前半を第２ラッチ回路Ａ６００８、後半を第２ラッチ回路Ｂ６０１３から出力するなどして、１ゲート選択期間を２分割する駆動を実現できる。この場合、分割がなく、第１、第２ラッチ回路をひとつずつ用いる図３７のような構成の場合と比べて、信号線駆動回路の駆動周波数はほぼ同じにできる。また、図３７のような構成では、たとえば１ゲート選択期間を４分割する駆動を行う場合、信号線駆動回路の駆動周波数は、分割なしのときに比べて４倍となるのに対し、図６３の構成では、信号線駆動回路の駆動周波数は２倍で済む。すなわち、図６３のような信号線駆動回路の構成は、図３７の構成に比べて、消費電力、歩留まり、信頼性などの点で有利である。
【０２６０】
なお、信号線駆動回路やその一部（電流源回路やレベルシフタなど）は、画素部３４０１と同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
【０２６１】
なお、図６３のゲート線駆動回路は本明細書中に記載したものも含めて様々な組み合わせにより構成される。また、信号線駆動回路やゲート線駆動回路などの構成は、図３７および図６３に限定されない。例えば、点順次駆動で画素に信号を供給する場合もある。その場合の一例を図３８に示す。信号線駆動回路３５０３は、シフトレジスタ３５０４とサンプリング回路３５０５から構成されている。シフトレジスタ３５０４から、サンプリングパルスがサンプリング回路３５０５に出力される。ビデオ信号線３５０６より、サンプリング回路３５０５にビデオ信号が入力され、サンプリングパルスに応じて、画素部３５０１へビデオ信号が出力される。そして、ゲート線駆動回路３５０２により選択されている行の画素に次々と信号が入力される。
【０２６２】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板に形成されていてもよい。したがって、図３７や図３８や図６３で示したような回路が、全てガラス基板に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよい。あるいは、図３７や図３８や図６３における回路の一部が、ある基板に形成されており、図３７や図３８や図６３における回路の別の一部が、別の基板に形成されていてもよい。つまり、図３７や図３８や図６３における回路の全てが同じ基板上に形成されていなくてもよい。例えば、図３７や図３８や図６３において、画素部とゲート線駆動回路を、ガラス基板上にＴＦＴを用いて形成し、信号線駆動回路（もしくはその一部）は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
【０２６３】
なお、本実施の形態で説明した内容は、実施の形態１〜実施の形態３で説明した内容を利用したものに相当する。したがって、実施の形態１〜実施の形態３で説明した内容は、本実施の形態にも適用できる。
（実施の形態５）
【０２６４】
本実施の形態では、本発明の表示装置における画素のレイアウトについて述べる。例としては、図３５に示した回路図について、そのレイアウト図を図３９に示す。なお、図３９中に付した番号は、図３５に付した番号と対応している。なお、回路図やレイアウト図は、図３５や図３９に限定されない。
【０２６５】
図３９に示した画素は、第１トランジスタ３１０１、第２トランジスタ３１０３、保持容量３１０２、表示素子３１０４、信号線３１０５、第１ゲート線３１０７、第２ゲート線３１１７、第１電源線３１０６、第２電源線３１０８、ダイオード接続されたトランジスタ３２１１から構成される。
【０２６６】
第１トランジスタ３１０１は、ゲート電極が、第１ゲート線３１０７に接続され、第１電極が、信号線３１０５に接続され、第２電極が、保持容量３１０２の第２電極、及び第２トランジスタ３１０３のゲート電極、及びダイオード接続されたトランジスタ３２１１の第２電極に接続される。第２トランジスタ３１０３は、第１電極が、第１電源線３１０６に接続され、第２電極が、表示素子３１０４の第１電極に接続される。保持容量３１０２は、第１電極が、第１電源線３１０６に接続される。表示素子３１０４は、第２電極が、第２電源線３１０８に接続される。ダイオード接続されたトランジスタ３２１１は、ゲート電極が、ダイオード接続されたトランジスタ３２１１の第２電極と接続され、第１電極が、第２ゲート線３１１７に接続される。
【０２６７】
信号線３１０５、第１電源線３１０６は、第２配線によって形成され、第１ゲート線３１０７、第２ゲート線３１１７は、第１配線によって形成されている。
【０２６８】
トップゲート構造の場合は、基板、半導体層、ゲート絶縁膜、第１配線、層間絶縁膜、第２配線、の順で膜が構成される。ボトムゲート構造の場合は、基板、第１配線、ゲート絶縁膜、半導体層、層間絶縁膜、第２配線、の順で膜が構成される。
【０２６９】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態４で述べた内容と自由に組み合わせて実施することができる。
（実施の形態６）
【０２７０】
本実施の形態では、実施の形態１から実施の形態５までで述べた駆動方法を制御するハードウェアについて述べる。
【０２７１】
大まかな構成図を図４０に示す。基板３７０１の上に、画素部３７０４が配置されている。信号線駆動回路３７０６やゲート線駆動回路３７０５が配置されている場合が多い。それ以外にも、電源回路やプリチャージ回路やタイミング生成回路などが配置されていることもある。また、信号線駆動回路３７０６やゲート線駆動回路３７０５が配置されていない場合もある。その場合、基板３７０１に配置されていないものは、ＩＣに形成されることが多い。ＩＣは、基板３７０１の上に、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）によって配置されている場合が多い。あるいは、周辺回路基板３７０２と基板３７０１とを接続する接続基板３７０７の上に、ＩＣが配置される場合もある。
【０２７２】
周辺回路基板３７０２には、信号３７０３が入力される。そして、コントローラ３７０８が制御して、メモリ３７０９やメモリ３７１０などに信号が保存される。信号３７０３がアナログ信号の場合は、アナログ・デジタル変換を行った後、メモリ３７０９やメモリ３７１０などに保存されることが多い。そして、コントローラ３７０８がメモリ３７０９やメモリ３７１０などに保存された信号を用いて、基板３７０１に信号を出力する。
【０２７３】
実施の形態１〜実施の形態５で述べた駆動方法を実現するために、コントローラ３７０８が、サブフレームの出現順序などを制御して、基板３７０１に信号を出力する。
【０２７４】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態５で述べた内容と自由に組み合わせて実施することができる。
（実施の形態７）
【０２７５】
本実施の形態では、本発明の表示装置に用いることができる薄膜トランジスタの作製工程の一例について図６６を用いて説明する。なお、本実施の形態においては、結晶性半導体からなるトップゲート型の薄膜トランジスタの作製工程について説明するが、本発明に用いることができる薄膜トランジスタはこれに限られない。例えば、非晶質半導体からなる薄膜トランジスタを用いても良いし、ボトムゲート型の薄膜トランジスタを用いても良い。
【０２７６】
まず、基板１１２００上に、下地膜１１２０１を形成する。基板１１２００としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、シリコン基板、耐熱性を有するプラスチック基板又は樹脂基板等を用いることができる。プラスチック基板又は樹脂基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等を用いることができる。下地膜１１２０１は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の方法により、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。下地膜１１２０１を形成することで、基板１１２００からの汚染物質による半導体膜の劣化を防ぐことができる。
【０２７７】
次に、下地膜１１２０１上に半導体膜１１２０２を形成する（図６６（Ａ）参照）。半導体膜１１２０２は２５〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）の厚さでスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜すればよい。本実施の形態では、非晶質半導体膜を形成し、結晶化を行うこととする。半導体膜１１２０２の材料としては、珪素やゲルマニウムを用いることができるが、これに限られない。
【０２７８】
結晶化の方法としては、レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザー光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザー光を照射すると膜が破壊されてしまうためである。
【０２７９】
触媒となる元素を非晶質半導体膜へ導入する場合の導入方法としては、当該触媒元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法等を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０２８０】
また、非晶質半導体膜の結晶化は、熱処理とレーザー光照射による結晶化を組み合わせてもよく、熱処理やレーザー光照射を単独で、複数回行っても良い。レーザー結晶化や金属元素を用いた結晶化を組み合わせて用いても良い。
【０２８１】
次に、非晶質半導体膜を結晶化した結晶性を有する半導体膜１１２０２上に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、マスクを用いてエッチングを行い、半導体領域１１２０３を形成する。マスクは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストであるノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤等を用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整することができる。
【０２８２】
なお、本実施の形態のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜表面に、膜厚が数ｎｍ程度の絶縁膜を形成してもよい。この工程により半導体膜とレジストとが直接接触することを回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。
【０２８３】
次に、半導体領域１１２０３上に、ゲート絶縁膜１１２０４を形成する。なお、本実施の形態においては、ゲート絶縁膜を単層構造としたが、２層以上の積層構造としても良い。積層構造とする場合、同チャンバー内で真空を保ったまま、同一温度下で、反応ガスを切り変えながら連続的に絶縁膜を形成するとよい。真空を保った状態で連続的に形成すると、積層する膜同士の界面が汚染されるのを防ぐことができる。
【０２８４】
ゲート絶縁膜１１２０４の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、低い成膜温度でゲートリーク電流の少ない緻密な絶縁膜を形成するには、アルゴン等の希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁膜１１２０４として、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化珪素膜を膜厚１０ｎｍ〜１００ｎｍ（好ましくは２０ｎｍ〜８０ｎｍ）、例えば６０ｎｍで形成する。なお、ゲート絶縁膜１１２０４の膜厚については、この範囲に限られない。
【０２８５】
次に、ゲート絶縁膜１１２０４上にゲート電極１１２０５を形成する（図６６（Ｂ）参照）。ゲート電極１１２０５の厚さは１０ｎｍ〜２００ｎｍであることが好ましい。なお、本実施の形態では、シングルゲート構造のＴＦＴの作製方法を示すが、ゲート電極を２以上設けるマルチゲート構造としても良い。マルチゲート構造とすることで、オフ時のリーク電流を低減したＴＦＴを作製できる。ゲート電極１１２０５の材料としては、用途に応じて、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の導電性を有する元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料等を用いることができる。また、酸化インジウムに酸化錫を混合したインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物（ＩＴＯ）に酸化珪素を混合したインジウム錫珪素酸化物（ＩＴＳＯ）、酸化インジウムに酸化亜鉛を混合したインジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）、または酸化スズ（ＳｎＯ２）等を用いることもできる。なお、インジウム亜鉛酸化物（ＩＺＯ）とは、インジウム錫酸化物（ＩＴＯ）に２〜２０重量％の酸化亜鉛（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。
【０２８６】
次に、ゲート電極１１２０５をマスクとして、半導体領域１１２０３に不純物元素を添加する。ここでは、例えば、不純物元素としてリン（Ｐ）を５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれるように添加し、ｎ型を示す半導体領域を形成することができる。また、ｐ型を示す不純物元素を添加して、ｐ型を示す半導体領域を形成しても良い。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。なお、不純物元素を低濃度に添加したＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成しても良い。ＬＤＤ領域を形成することで、オフ時のリーク電流を低減したＴＦＴを作製できる。
【０２８７】
次に、ゲート絶縁膜１１２０４及びゲート電極１１２０５を覆うように、絶縁膜１１２０６を形成する（図６６（Ｃ）参照）。絶縁膜１１２０６の材料としては、酸化珪素（ＳｉＯｘ：ｘ＞０）、窒化珪素（ＳｉＮｘ：ｘ＞０）、酸化窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）等を適宜用いることができる。なお、本実施の形態においては、絶縁膜１１２０６を単層構造としたが、２層以上の積層構造としてもよい。また、絶縁膜１１２０６上に層間絶縁膜を１層又は２層以上設ける構成としても良い。
【０２８８】
次に、フォトリソグラフィ工程を用いてレジストによるマスクを作製し、ゲート絶縁膜１１２０４及び絶縁膜１１２０６のエッチングを行い、半導体領域１１２０３の不純物元素を添加した領域が露出するように、開口部を形成する。その後、半導体領域１１２０３に電気的に接続するように、電極となる導電膜１１２０７を形成する（図６６（Ｄ）参照）。導電膜の材料としては、ゲート電極１１２０５と同様の材料を用いることができる。
【０２８９】
次に、フォトリソグラフィ工程を用いてレジストによるマスク（図示しない）を形成し、マスクを介して導電膜１１２０７を所望の形状に加工し、ソース電極及びドレイン電極１１２０８、１１２０９を形成する（図６６（Ｅ）参照）。
【０２９０】
なお、本実施の形態において、エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系又はＣｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４等を代表とする塩素系ガス、あるいはＯ２ガスを用い、ＨｅやＡｒ等の不活性ガスを適宜加えても良い。
【０２９１】
以上の工程で、結晶性半導体からなるトップゲート型の薄膜トランジスタを作製することができる。
【０２９２】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態６で述べた内容と自由に組み合わせて実施することができる。
（実施の形態８）
【０２９３】
本実施の形態では、本発明の表示パネルについて図６７などを用いて説明する。なお、図６７（ａ）は、表示パネルを示す上面図、図６７（ｂ）は図６７（ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路（Ｄａｔａ  ｌｉｎｅ）１１０１、画素部１１０２、第１のゲート線駆動回路（Ｇ１  ｌｉｎｅ）１１０３、第２のゲート線駆動回路（Ｇ２  ｌｉｎｅ）１１０６を有する。また、封止基板１１０４、シール材１１０５を有し、シール材１１０５で囲まれた内側は、空間１１０７になっている。
【０２９４】
なお、配線１１０８は第１のゲート線駆動回路１１０３、第２のゲート線駆動回路１１０６及び信号線駆動回路１１０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ１１０９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ１１０９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）がＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。
【０２９５】
次に、断面構造について図６７（ｂ）を用いて説明する。基板１１１０上には画素部１１０２とその周辺駆動回路（第１のゲート線駆動回路１１０３、第２のゲート線駆動回路１１０６及び信号線駆動回路１１０１）が形成されているが、ここでは、信号線駆動回路１１０１と、画素部１１０２が示されている。
【０２９６】
なお、信号線駆動回路１１０１はＮチャネル型ＴＦＴ１１２０やＮチャネル型ＴＦＴ１１２１のように単極性のトランジスタで構成されている。なお、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６も同様にＮチャネル型トランジスタで構成するのが好ましい。なお、画素構成には本発明の画素構成を適用することにより単極性のトランジスタで形成することができるため単極性表示パネルを作製することができる。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。その場合には駆動回路は単極性にする必要がなくＰチャネル型トランジスタを組み合わせて用いることができる。
【０２９７】
また、画素部１１０２はスイッチング用ＴＦＴ１１１１と、駆動用ＴＦＴ１１１２とを含む画素を構成する複数の回路を有している。なお、駆動用ＴＦＴ１１１２のソース電極は第１の電極１１１３と接続されている。また、第１の電極１１１３の端部を覆って絶縁物１１１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
【０２９８】
また、カバレッジを良好なものとするため、絶縁物１１１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物１１１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物１１１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物１１１４として、感光性の光によってエッチャントに不溶解性となるネガ型レジスト、或いは光によってエッチャントに溶解性となるポジ型レジストのいずれも使用することができる。
【０２９９】
第１の電極１１１３上には、有機化合物を含む層１１１６、および第２の電極１１１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極１１１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウム錫酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０３００】
また、有機化合物を含む層１１１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層１１１６には、元素周期律第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
【０３０１】
さらに、有機化合物を含む層１１１６上に形成される、陰極である第２の電極１１１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。なお、有機化合物を含む層１１１６で生じた光が第２の電極１１１７を透過させる場合には、第２の電極１１１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（インジウム錫酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【０３０２】
さらにシール材１１０５で封止基板１１０４を基板１１１０と貼り合わせることにより、基板１１１０、封止基板１１０４、およびシール材１１０５で囲まれた空間１１０７に発光素子１１１８が備えられた構造になっている。なお、空間１１０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材１１０５で充填される構成も含むものとする。
【０３０３】
なお、シール材１１０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板１１０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０３０４】
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。
【０３０５】
図６７に示すように、信号線駆動回路１１０１、画素部１１０２、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６を一体形成することで、表示装置の低コスト化が図れる。また、この場合において、信号線駆動回路１１０１、画素部１１０２、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６に用いられるトランジスタを単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。また、信号線駆動回路１１０１、画素部１１０２、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６に用いられるトランジスタの半導体層にアモルファスシリコンを適用することでさらなる低コスト化を図ることができる。
【０３０６】
なお、表示パネルの構成としては、図６７（ａ）に示したように信号線駆動回路１１０１、画素部１１０２、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６を一体形成した構成に限られず、信号線駆動回路１１０１に相当する信号線駆動回路をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。
【０３０７】
つまり、高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
【０３０８】
そして、ゲート線駆動回路を画素部と一体形成することで、低コスト化が図れる。そして、このゲート線駆動回路及び画素部は単極性のトランジスタで構成することでさらなる低コスト化が図れる。画素部の有する画素の構成としては実施の形態３で示したようにＮチャネル型のトランジスタで構成することができる。また、トランジスタの半導体層にアモルファスシリコンを用いることで、作製工程が簡略化し、さらなる低コスト化が図れる。
【０３０９】
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ１１０９と基板１１１０との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。
【０３１０】
また、図６７（ａ）の信号線駆動回路１１０１、第１のゲート線駆動回路１１０３及び第２のゲート線駆動回路１１０６に相当する信号線駆動回路、第１のゲート線駆動回路及び第２のゲート線駆動回路をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。
【０３１１】
また、画素部１１０２のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
【０３１２】
なお、ゲート線駆動回路及び信号線駆動回路は、画素の行方向及び列方向に設けることに限られない。
【０３１３】
次に、発光素子１１１８に適用可能な発光素子の例を図６８に示す。
【０３１４】
基板１２０１の上に陽極１２０２、正孔注入材料からなる正孔注入層１２０３、その上に正孔輸送材料からなる正孔輸送層１２０４、発光層１２０５、電子輸送材料からなる電子輸送層１２０６、電子注入材料からなる電子注入層１２０７、そして陰極１２０８を積層させた素子構造である。ここで、発光層１２０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
【０３１５】
また、図６８で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能である。
【０３１６】
図６８に示す本発明の素子作製方法は、まず、陽極１２０２（ＩＴＯ（インジウム錫酸化物））を有する基板１２０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極１２０８を蒸着で形成する。
【０３１７】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
【０３１８】
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。
【０３１９】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ−  ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−  フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
【０３２０】
電子輸送材料としては、金属錯体がよく用いられ、トリス（８−キノリノラト）アルミニウム（以下、「Ａｌｑ３」と記す）、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１、２、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。
【０３２１】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【０３２２】
発光材料としては、先に述べたＡｌｑ３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２  −  ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、  ２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。
【０３２３】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製することができる。
【０３２４】
また、図６８とは逆の順番に層を形成した発光素子を用いることもできる。つまり、基板１２０１の上に陰極１２０８、電子注入材料からなる電子注入層１２０７、その上に電子輸送材料からなる電子輸送層１２０６、発光層１２０５、正孔輸送材料からなる正孔輸送層１２０４、正孔注入材料からなる正孔注入層１２０３、そして陽極１２０２を積層させた素子構造である。
【０３２５】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。
【０３２６】
上面射出構造の発光素子について図６９（ａ）を用いて説明する。
【０３２７】
基板１３００上に駆動用ＴＦＴ１３０１が形成され、駆動用ＴＦＴ１３０１のソース電極に接して第１の電極１３０２が形成され、その上に有機化合物を含む層１３０３と第２の電極１３０４が形成されている。
【０３２８】
また、第１の電極１３０２は発光素子の陽極である。そして第２の電極１３０４は発光素子の陰極である。つまり、第１の電極１３０２と第２の電極１３０４とで有機化合物を含む層１３０３が挟まれているところが発光素子となる。
【０３２９】
また、ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタン膜とアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
【０３３０】
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウム錫酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【０３３１】
こうして、図６９（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可能になる。つまり、図６７の表示パネルに適用した場合には、封止基板１１０４側に光が射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基板１１０４は光透過性を有する基板を用いる。
【０３３２】
また、光学フィルムを設ける場合には、封止基板１１０４に光学フィルムを設ければよい。
【０３３３】
なお、第１の電極１３０２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いて形成することもできる。この場合には、第２の電極１３０４にはＩＴＯ（インジウム錫酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすることができる。
【０３３４】
また、下面射出構造の発光素子について図６９（ｂ）を用いて説明する。射出構造以外は図６９（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０３３５】
ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウム錫酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０３３６】
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
【０３３７】
こうして、図６９（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可能になる。つまり、図６７の表示パネルに適用した場合には、基板１１１０側に光が射出することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板１１１０は光透過性を有する基板を用いる。
【０３３８】
また、光学フィルムを設ける場合には、基板１１１０に光学フィルムを設ければよい。
【０３３９】
両面射出構造の発光素子について図６９（ｃ）を用いて説明する。射出構造以外は図６９（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０３４０】
ここで、陽極として機能する第１の電極１３０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウム錫酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０３４１】
また、陰極として機能する第２の電極１３０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウム錫酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
【０３４２】
こうして、図６９（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可能になる。つまり、図６７の表示パネルに適用した場合には、基板１１１０側と封止基板１１０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用いる場合には基板１１１０および封止基板１１０４は、ともに光透過性を有する基板を用いる。
【０３４３】
また、光学フィルムを設ける場合には、基板１１１０および封止基板１１０４の両方に光学フィルムを設ければよい。
【０３４４】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
【０３４５】
図７０に示すように、基板１４００上に駆動用ＴＦＴ１４０１が形成され、駆動用ＴＦＴ１４０１のソース電極に接して第１の電極１４０３が形成され、その上に有機化合物を含む層１４０４と第２の電極１４０５が形成されている。
【０３４６】
また、第１の電極１４０３は発光素子の陽極である。そして第２の電極１４０５は発光素子の陰極である。つまり、第１の電極１４０３と第２の電極１４０５とで有機化合物を含む層１４０４が挟まれているところが発光素子となる。図７０の構成では白色光を発光する。そして、発光素子の上部に赤色のカラーフィルター１４０６Ｒ、緑色のカラーフィルター１４０６Ｇ、青色のカラーフィルター１４０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）１４０７が設けられている。
【０３４７】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【０３４８】
次に、表示パネルの画素部の部分断面図を示す。
【０３４９】
まず、トランジスタの半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）膜を用いた場合について図７１を及び図７２を用いて説明する。
【０３５０】
ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。
【０３５１】
そして、アモルファスシリコン膜をレーザー結晶化法や、ＲＴＡやファーネスアニール炉を用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などにより結晶化させる。もちろん、これらを組み合わせて行っても良い。
【０３５２】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【０３５３】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターンを形成して、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導体層に用いる。
【０３５４】
図７１に示すように、基板１５１０１上に下地膜１５１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ１５１１８のチャネル形成領域１５１０３、ＬＤＤ領域１５１０４及びソース又はドレイン領域となる不純物領域１５１０５、並びに容量素子１５１１９の下部電極となるチャネル形成領域１５１０６、ＬＤＤ領域１５１０７及び不純物領域１５１０８を有する。なお、チャネル形成領域１５１０３及びチャネル形成領域１５１０６はチャネルドープが行われていても良い。
【０３５５】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１５１０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３５６】
半導体層上にはゲート絶縁膜１５１０９を介してゲート電極１５１１０及び容量素子の上部電極１５１１１が形成されている。
【０３５７】
駆動トランジスタ１５１１８及び容量素子１５１１９を覆って層間絶縁膜１５１１２が形成され、層間絶縁膜１５１１２上にコンタクトホールを介して配線１５１１３が不純物領域１５１０５と接している。配線１５１１３に接して画素電極１５１１４が形成され、画素電極１５１１４の端部及び配線１５１１３を覆って絶縁物１５１１５が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そして、画素電極１５１１４上に有機化合物を含む層１５１１６及び対向電極１５１１７が形成され、画素電極１５１１４と対向電極１５１１７とで有機化合物を含む層１５１１６が挟まれた領域では発光素子１５１２０が形成されている。
【０３５８】
また、図７１（ｂ）に示すように、容量素子１５１１９の下部電極の一部を構成するＬＤＤ領域が、上部電極１５１１１と重なるような領域１５２０２を設けても良い。なお、図７１（ａ）と共通するところは共通の符号を用い、説明は省略する。
【０３５９】
また、図７２（ａ）に示すように駆動トランジスタ１５１１８の不純物領域１５１０５と接する配線１５１１３と同じ層に形成された第２の上部電極１５３０１を有していても良い。第２の上部電極１５３０１と上部電極１５１１１とで層間絶縁膜１５１１２挟みこみ、第２の容量素子を構成している。また、第２の上部電極１５３０１は不純物領域１５１０８と接しているため、上部電極１５１１１とチャネル形成領域１５１０６とでゲート絶縁膜１５１０９を挟みこんで構成される第１の容量素子と、上部電極と第２の上部電極１５３０１とで層間絶縁膜１５１１２を挟みこんで構成される第２の容量素子と、が並列に接続され、第１の容量素子と第２の容量素子からなる容量素子１５３０２を構成している。この容量素子１５３０２の容量は第１の容量素子と第２の容量素子の容量を加算した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
【０３６０】
また、図７２（ｂ）に示すような容量素子の構成としても良い。基板１６１０１上に下地膜１６１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジスタ１６１１８のチャネル形成領域１６１０３、ＬＤＤ領域１６１０４及びソース又はドレイン領域となる不純物領域１６１０５を有する。なお、チャネル形成領域１６１０３はチャネルドープが行われていても良い。
【０３６１】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１６１０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３６２】
半導体層上にはゲート絶縁膜１６１０６を介してゲート電極１６１０７及び第１の電極１６１０８が形成されている。
【０３６３】
駆動トランジスタ１６１１８及び第１の電極１６１０８を覆って第１の層間絶縁膜１６１０９が形成され、第１の層間絶縁膜１６１０９上にコンタクトホールを介して配線１６１１０が不純物領域１６１０５と接している。また、配線１６１１０と同じ材料からなる同層の第２の電極１６１１１が形成される。
【０３６４】
さらに、配線１６１１０及び第２の電極１６１１１を覆うように第２の層間絶縁膜１６１１２が形成され、第２の層間絶縁膜１６１１２上にコンタクトホールを介して、配線１６１１０と接して画素電極１６１１３が形成されている。また、画素電極１６１１３と同じ材料からなる同層の第３の電極１６１１４が形成されている。ここで、第１の電極１６１０８、第２の電極１６１１１及び第３の電極１６１１４からなる容量素子１６１１９が形成される。
【０３６５】
画素電極１６１１３上に有機化合物を含む層１６１１６及び対向電極１６１１７が形成され、画素電極１６１１３と対向電極１６１１７とで有機化合物を含む層１６１１６が挟まれた領域では発光素子１６１２０が形成されている。
【０３６６】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図７１及び図７２に示したような構成が挙げられる。なお、図７１及び図７２に示したトランジスタの構造はトップゲートの構造のトランジスタの一例である。つまり、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよい。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤＤ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【０３６７】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に結晶性半導体膜を用いることで、ゲート線駆動回路及び信号線駆動回路を画素部と一体形成することが容易になる。また、信号線駆動回路の一部を画素部と一体形成し、一部はＩＣチップ上に形成して図６７の表示パネルに示すようにＣＯＧ等で実装しても良い。このような構成とすることで、製造コストの削減を図ることができる。
【０３６８】
また、半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）を用いたトランジスタの構成として、基板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図７３に示す。
【０３６９】
基板１２７０１上に下地膜１２７０２が形成されている。さらに下地膜１２７０２上にゲート電極１２７０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極１２７０４が形成されている。ゲート電極１２７０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【０３７０】
また、ゲート電極１２７０３及び第１の電極１２７０４を覆うようにゲート絶縁膜１２７０５が形成されている。ゲート絶縁膜１２７０５としては酸化珪素膜や窒化珪素膜などが用いられる。
【０３７１】
また、ゲート絶縁膜１２７０５上に、半導体層が形成されている。半導体層は駆動トランジスタ１２７２２のチャネル形成領域１２７０６、ＬＤＤ領域１２７０７及びソース又はドレイン領域となる不純物領域１２７０８、並びに容量素子１２７２３の第２の電極となるチャネル形成領域１２７０９、ＬＤＤ領域１２７１０及び不純物領域１２７１１を有する。なお、チャネル形成領域１２７０６及びチャネル形成領域１２７０９はチャネルドープが行われていても良い。
【０３７２】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２７０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３７３】
半導体層を覆って第１の層間絶縁膜１２７１２が形成され、第１の層間絶縁膜１２７１２上にコンタクトホールを介して配線１２７１３が不純物領域１２７０８と接している。また、配線１２７１３と同層に同じ材料で第３の電極１２７１４が形成されている。第１の電極１２７０４、第２の電極、第３の電極１２７１４によって容量素子１２７２３が構成されている。
【０３７４】
また、第１の層間絶縁膜１２７１２には開口部１２７１５が形成されている。駆動トランジスタ１２７２２、容量素子１２７２３及び開口部１２７１５を覆うように第２の層間絶縁膜１２７１６が形成され、第２の層間絶縁膜１２７１６上にコンタクトホールを介して、画素電極１２７１７が形成されている。また、画素電極１２７１７の端部を覆って絶縁物１２７１８が形成されている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素電極１２７１７上に有機化合物を含む層１２７１９及び対向電極１２７２０が形成され、画素電極１２７１７と対向電極１２７２０とで有機化合物を含む層１２７１９が挟まれた領域では発光素子１２７２１が形成されている。そして、発光素子１２７２１の下部に開口部１２７１５が位置している。つまり、発光素子１２７２１からの発光を基板側から取り出すときには開口部１２７１５を有するため透過率を高めることができる。
【０３７５】
また、図７３（ａ）において画素電極１２７１７と同層に同じ材料を用いて第４の電極１２７２４を形成して、図７３（ｂ）のような構成としてもよい。すると、第１の電極１２７０４、第２の電極、第３の電極１２７１４及び第４の電極１２７２４によって構成される容量素子１２７２５を形成することができる。
【０３７６】
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合について説明する。図７４にはトップゲートのトランジスタ、図７５及び図７６にはボトムゲートのトランジスタの場合について示す。
【０３７７】
アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断面を図７４（ａ）に示す。図７４（ａ）に示すように、基板１２８０１上に下地膜１２８０２が形成されている。さらに下地膜１２８０２上に画素電極１２８０３が形成されている。また、画素電極１２８０３と同層に同じ材料からなる第１の電極１２８０４が形成されている。
【０３７８】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２８０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３７９】
また、下地膜１２８０２上に配線１２８０５及び配線１２８０６が形成され、画素電極１２８０３の端部が配線１２８０５で覆われている。配線１２８０５及び配線１２８０６の上部にＮ型の導電型を有するＮ型半導体層１２８０７及びＮ型半導体層１２８０８が形成されている。また、配線１２８０５と配線１２８０６の間であって、下地膜１２８０２上に半導体層１２８０９が形成されている。そして、半導体層１２８０９の一部はＮ型半導体層１２８０７及びＮ型半導体層１２８０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されている。また、半導体層１２８０９上にゲート絶縁膜１２８１０が形成されている。また、ゲート絶縁膜１２８１０と同層の同じ材料からなる絶縁膜１２８１１が第１の電極１２８０４上にも形成されている。なお、ゲート絶縁膜１２８１０としては酸化珪素膜や窒化珪素膜などが用いられる。
【０３８０】
また、ゲート絶縁膜１２８１０上に、ゲート電極１２８１２が形成されている。また、ゲート電極と同層に同じ材料でなる第２の電極１２８１３が第１の電極１２８０４上に絶縁膜１２８１１を介して形成されている。第１の電極１２８０４及び第２の電極１２８１３で絶縁膜１２８１１を挟まれた容量素子１２８１９が形成されている。また、画素電極１２８０３の端部、駆動トランジスタ１２８１８及び容量素子１２８１９を覆い、層間絶縁膜１２８１４が形成されている。
【０３８１】
層間絶縁膜１２８１４及びその開口部に位置する画素電極１２８０３上に有機化合物を含む層１２８１５及び対向電極１２８１６が形成され、画素電極１２８０３と対向電極１２８１６とで有機化合物を含む層１２８１５が挟まれた領域では発光素子１２８１７が形成されている。
【０３８２】
また、図７４（ａ）に示す第１の電極１２８０４を図７４（ｂ）に示すように第１の電極１２８２０で形成してもよい。第１の電極１２８２０は配線１２８０５及び１２８０６と同層の同一材料で形成されている。
【０３８３】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用いた表示パネルの部分断面を図７５に示す。
【０３８４】
基板１２９０１上に下地膜１２９０２が形成されている。さらに下地膜１２９０２上にゲート電極１２９０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極１２９０４が形成されている。ゲート電極１２９０３の材料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリサイドでもよい。
【０３８５】
また、ゲート電極１２９０３及び第１の電極１２９０４を覆うようにゲート絶縁膜１２９０５が形成されている。ゲート絶縁膜１２９０５としては酸化珪素膜や窒化珪素膜などが用いられる。
【０３８６】
また、ゲート絶縁膜１２９０５上に、半導体層１２９０６が形成されている。また、半導体層１２９０６と同層に同じ材料からなる半導体層１２９０７が形成されている。
【０３８７】
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地膜１２９０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３８８】
半導体層１２９０６上にはＮ型の導電性を有するＮ型半導体層１２９０８、１２９０９が形成され、半導体層１２９０７上にはＮ型半導体層１２９１０が形成されている。
【０３８９】
Ｎ型半導体層１２９０８、１２９０９上にはそれぞれ配線１２９１１、１２９１２が形成され、Ｎ型半導体層１２９１０上には配線１２９１１及び１２９１２と同層の同一材料からなる導電層１２９１３が形成されている。
【０３９０】
半導体層１２９０７、Ｎ型半導体層１２９１０及び導電層１２９１３からなる第２の電極が構成される。なお、この第２の電極と第１の電極１２９０４でゲート絶縁膜１２９０５を挟み込んだ構造の容量素子１２９２０が形成されている。
【０３９１】
また、配線１２９１１の一方の端部は延在し、その延在した配線１２９１１上部に接して画素電極１２９１４が形成されている。
【０３９２】
また、画素電極１２９１４の端部、駆動トランジスタ１２９１９及び容量素子１２９２０を覆うように絶縁物１２９１５が形成されている。
【０３９３】
画素電極１２９１４及び絶縁物１２９１５上には有機化合物を含む層１２９１６及び対向電極１２９１７が形成され、画素電極１２９１４と対向電極１２９１７とで有機化合物を含む層１２９１６が挟まれた領域では発光素子１２９１８が形成されている。
【０３９４】
容量素子の第２の電極の一部となる半導体層１２９０７及びＮ型半導体層１２９１０は設けなくても良い。つまり第２の電極は導電層１２９１３とし、第１の電極１２９０４と導電層１２９１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【０３９５】
なお、図７５（ａ）において、配線１２９１１を形成する前に画素電極１２９１４を形成することで、図７５（ｂ）に示すような、画素電極１２９１４からなる第２の電極１２９２１と第１の電極１２９０４でゲート絶縁膜１２９０５が挟まれた構造の容量素子１２９２２を形成することができる。
【０３９６】
なお、図６７では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの場合について、図７６（ａ）、（ｂ）を用いて説明する。
【０３９７】
図７６（ａ）に示すチャネル保護型構造のトランジスタは図７５（ａ）に示したチャネルエッチ構造の駆動トランジスタ１２９１９の半導体層１２９０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物１３００１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【０３９８】
また、同様に、図７６（ｂ）に示すチャネル保護型構造のトランジスタは図７５（ｂ）に示したチャネルエッチ構造の駆動トランジスタ１２９１９の半導体層１２９０６のチャネルが形成される領域上にエッチングのマスクとなる絶縁物１３００１が設けられている点が異なり、他の共通しているところは共通の符号を用いている。
【０３９９】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。
【０４００】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造を用いることができる。
【０４０１】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態７で述べた内容と自由に組み合わせて実施することができる。
（実施の形態９）
【０４０２】
本発明の表示装置、およびその駆動方法を用いた表示装置を表示部に有する携帯電話機の構成例について図４１を用いて説明する。
【０４０３】
表示パネル３８１０はハウジング３８００に脱着自在に組み込まれる。ハウジング３８００は表示パネル３８１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル３８１０を固定したハウジング３８００はプリント基板３８０１に嵌入されモジュールとして組み立てられる。
【０４０４】
表示パネル３８１０はＦＰＣ３８１１を介してプリント基板３８０１に接続される。プリント基板３８０１には、スピーカー３８０２、マイクロフォン３８０３、送受信回路３８０４、ＣＰＵ及びコントローラなどを含む信号処理回路３８０５が形成されている。このようなモジュールと、入力手段３８０６、バッテリー３８０７を組み合わせ、筐体３８０９及び筐体３８１２に収納する。表示パネル３８１０の画素部は筐体３８０９に形成された開口窓から視認できように配置する。
【０４０５】
表示パネル３８１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成してもよい。そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネル３８１０に実装してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成の一例を図４２（Ａ）に示す。なお、図４２（Ａ）の表示パネルは、基板３９００、信号線駆動回路３９０１、画素部３９０２、ゲート線駆動回路３９０３、ゲート線駆動回路３９０４、ＦＰＣ３９０５、ＩＣチップ３９０６、ＩＣチップ３９０７、封止基板３９０８、シール材３９０９を有する。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
【０４０６】
また、ゲート線や信号線に設定する信号をバッファによりインピーダンス変換することで、１行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【０４０７】
また、さらに消費電力の低減を図るため、図４２（Ｂ）に示すように基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装してもよい。なお、図４２（Ｂ）の表示パネルは、基板３９１０、信号線駆動回路３９１１、画素部３９１２、ゲート線駆動回路３９１３、ゲート線駆動回路３９１４、ＦＰＣ３９１５、ＩＣチップ３９１６、ＩＣチップ３９１７、封止基板３９１８、シール材３９１９を有する。
【０４０８】
そして、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭の低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【０４０９】
また、本実施の形態に示した構成は携帯電話機の一例であって、本発明の表示装置はこのような構成の携帯電話機に限らず様々な構成の携帯電話機に適用することができる。
【０４１０】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態８で述べた内容と自由に組み合わせて実施することができる。
（実施の形態１０）
【０４１１】
図４３は表示パネル４００１と、回路基板４００２を組み合わせたＥＬモジュールを示している。表示パネル４００１は画素部４００３、ゲート線駆動回路４００４及び信号線駆動回路４００５を有している。回路基板４００２には、例えば、コントロール回路４００６や信号分割回路４００７などが形成されている。表示パネル４００１と回路基板４００２は接続配線４００８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
【０４１２】
コントロール回路４００６が、実施の形態６における、コントローラ３７０８やメモリ３７０９やメモリ３７１０などに相当する。主に、コントロール回路４００６において、サブフレームの出現順序などを制御している。
【０４１３】
表示パネル４００１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成してもよい。そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネル４００１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル４００１に実装してもよい。
【０４１４】
また、ゲート線や信号線に設定する信号を、バッファによりインピーダンス変換することで、１行毎の画素の書き込み時間を短くすることができる。よって高精細な表示装置を提供することができる。
【０４１５】
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての信号線駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装してもよい。
【０４１６】
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図４４は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ４１０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路４１０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４１０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路４００６により処理される。コントロール回路４００６は、ゲート線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路４００７を設け、入力デジタル信号をＭ個に分割して供給する構成としてもよい。
【０４１７】
チューナ４１０１で受信した信号のうち、音声信号は音声信号増幅回路４１０４に送られ、その出力は音声信号処理回路４１０５を経てスピーカー４１０６に供給される。制御回路４１０７は受信局（受信周波数）や音量の制御情報を入力部４１０８から受け、チューナ４１０１や音声信号処理回路４１０５に信号を送出する。
【０４１８】
ＥＬモジュールを筐体に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、テレビ受像機の表示部が形成される。また、スピーカー、ビデオ入力端子などが適宜備えられている。
【０４１９】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤などの表示媒体として様々な用途に適用することができる。
【０４２０】
このように、本発明の表示装置、およびその駆動法を用いることにより、擬似輪郭が低減された、綺麗な画像で見ることが出来る。よって、人間の肌のように、階調が微妙に変化するような画像であっても、綺麗に表示出来るようになる。
【０４２１】
なお、本実施の形態で述べた内容は、実施の形態１〜実施の形態９で述べた内容と自由に組み合わせて実施することができる。
（実施の形態１１）
【０４２２】
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のビデオカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機、電子書籍等）、記憶媒体読込部を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ））等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装置）等が挙げられる。それらの電子機器の具体例を図４５に示す。
【０４２３】
図４５（Ａ）は自発光型のディスプレイであり、筐体４２０１、支持台４２０２、表示部４２０３、スピーカー部４２０４、ビデオ入力端子４２０５等を含む。本発明は、表示部４２０３を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ａ）に示すディスプレイが完成される。自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、ディスプレイは、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０４２４】
図４５（Ｂ）はデジタルスチルカメラであり、本体４２０６、表示部４２０７、受像部４２０８、操作キー４２０９、外部接続ポート４２１０、シャッター４２１１等を含む。本発明は、表示部４２０７を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｂ）に示すデジタルスチルカメラが完成される。
【０４２５】
図４５（Ｃ）はパーソナルコンピュータであり、本体４２１２、筐体４２１３、表示部４２１４、キーボード４２１５、外部接続ポート４２１６、ポインティングマウス４２１７等を含む。本発明は、表示部４２１４を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｃ）に示すパーソナルコンピュータが完成される。
【０４２６】
図４５（Ｄ）はモバイルコンピュータであり、本体４２１８、表示部４２１９、スイッチ４２２０、操作キー４２２１、赤外線ポート４２２２等を含む。本発明は、表示部４２１９を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｄ）に示すモバイルコンピュータが完成される。
【０４２７】
図４５（Ｅ）は記憶媒体読込部を備えた画像再生装置（具体的には、例えばＤＶＤ再生装置）であり、本体４２２３、筐体４２２４、表示部Ａ４２２５、表示部Ｂ４２２６、記憶媒体（ＤＶＤ等）読込部４２２７、操作キー４２２８、スピーカー部４２２９等を含む。表示部Ａ４２２５は主に画像情報を表示し、表示部Ｂ４２２６は主に文字情報を表示するが、本発明は、表示部Ａ４２２５、表示部Ｂ４２２６を構成する表示装置に用いることができる。なお、記憶媒体読込部を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｅ）に示す画像再生装置が完成される。
【０４２８】
図４５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体４２３０、表示部４２３１、アーム部４２３２等を含む。本発明は、表示部４２３１を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｆ）に示すゴーグル型ディスプレイが完成される。
【０４２９】
図４５（Ｇ）はビデオカメラであり、本体４２３３、表示部４２３４、筐体４２３５、外部接続ポート４２３６、リモコン受信部４２３７、受像部４２３８、バッテリー４２３９、音声入力部４２４０、操作キー４２４１等を含む。本発明は、表示部４２３４を構成する表示装置に用いることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｇ）に示すビデオカメラが完成される。
【０４３０】
図４５（Ｈ）は携帯電話機であり、本体４２４２、筐体４２４３、表示部４２４４、音声入力部４２４５、音声出力部４２４６、操作キー４２４７、外部接続ポート４２４８、アンテナ４２４９等を含む。本発明は、表示部４２４４を構成する表示装置に用いることができる。なお、表示部４２４４は黒色の背景に白色の文字を表示することで携帯電話機の消費電流を抑えることができる。また本発明により、擬似輪郭の低減された、綺麗な画像で見ることができるようになり、図４５（Ｈ）に示す携帯電話機が完成される。
【０４３１】
なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０４３２】
また、近年では上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなっており、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光型の表示装置は動画表示に好ましい。
【０４３３】
また、発光型の表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話機や音響再生装置のような文字情報を主とする表示部に発光型の表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０４３４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施の形態の電子機器は、実施の形態１〜実施の形態１０に示したいずれの構成の表示装置を用いてもよい。
【図面の簡単な説明】
【０４３５】
【図１】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図２】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図３】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図４】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図５】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図６】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図７】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図８】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図９】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１０】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１１】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１２】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１３】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１４】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１５】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１６】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１７】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図１８】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図１９】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図２０】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図２１】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図２２】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図２３】本発明の駆動方式において、擬似輪郭が低減する原因を示す図。
【図２４】本発明の駆動方式におけるサブフレームの出現順序の一例を示す図。
【図２５】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図２６】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図２７】画素の信号を書き込む期間と点灯期間が分離されている場合のタイミングチャートの一例を示す図。
【図２８】画素の信号を書き込む期間と点灯期間が分離されている場合の画素構成の一例を示す図。
【図２９】画素の信号を書き込む期間と点灯期間が分離されていない場合のタイミングチャートの一例を示す図。
【図３０】画素の信号を書き込む期間と点灯期間が分離されていない場合の画素構成の一例を示す図。
【図３１】１ゲート選択期間中に２行分選択するためのゲート信号線波形の一例を示す図。
【図３２】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図３３】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３４】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３５】画素の信号を消去する動作を行う場合の画素構成の一例を示す図。
【図３６】画素の信号を消去する動作を行う場合のタイミングチャートの一例を示す図。
【図３７】本発明の駆動方式を用いた表示装置の一例を示す図。
【図３８】本発明の駆動方式を用いた表示装置の一例を示す図。
【図３９】本発明の駆動方式を用いた表示装置の画素部レイアウトの一例を示す図。
【図４０】本発明の駆動方式を制御するハードウェアの一例を示す図。
【図４１】本発明の駆動方式を用いた携帯電話の一例を示す図。
【図４２】本発明の駆動方式を用いた表示パネルの一例を示す図。
【図４３】本発明の駆動方式を用いたＥＬモジュールの一例を示す図。
【図４４】本発明の駆動方式を用いたＥＬテレビ受像機の一例を示す図。
【図４５】本発明の駆動方式が適用される電子機器の一例を示す図。
【図４６】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図４７】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図４８】従来の時間階調方式によるサブフレームの選択方法を示す図。
【図４９】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図５０】従来の倍速フレーム方式によるサブフレームの選択方法の一例を示す図。
【図５１】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図５２】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図５３】従来の倍速フレーム方式において、擬似輪郭が発生する原因を示す図。
【図５４】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図５５】本発明の駆動方式によるサブフレームの選択方法の一例を示す図。
【図５６】本発明の駆動方式でガンマ補正を行った場合のサブフレームの選択方法の一例を示す図。
【図５７】本発明の駆動方式でガンマ補正を行った場合の階調数と輝度の関係を示す図。
【図５８】本発明の駆動方式でのタイミングチャートを示す図。
【図５９】本発明の駆動方式でのタイミングチャートを示す図。
【図６０】１ゲート選択期間の分割数分のゲート線駆動回路を用いた場合の表示装置の構成の一例を示す図。
【図６１】デコーダータイプのゲート線駆動回路の一例を示す図。
【図６２】デコーダータイプのゲート線駆動回路の一例を示す図。
【図６３】ラッチ回路を複数設けた信号線駆動回路の一例を示す図。
【図６４】１ゲート選択期間を３分割する駆動を行うときのゲート線駆動回路を示す図。
【図６５】面積階調を用いるときの画素回路の一例を示す図。
【図６６】本発明に用いることができる薄膜トランジスタの作製工程の一例を示す図。
【図６７】本発明の画素構成を有する表示パネルを説明する図。
【図６８】本発明の画素構成を有する表示装置に適用可能な発光素子の例を示す図。
【図６９】発光素子の射出構造を説明する図。
【図７０】カラーフィルターを用いてフルカラー表示を行う表示パネルの断面図。
【図７１】表示パネルの部分断面図。
【図７２】表示パネルの部分断面図。
【図７３】表示パネルの部分断面図。
【図７４】表示パネルの部分断面図。
【図７５】表示パネルの部分断面図。
【図７６】表示パネルの部分断面図。
【符号の説明】
【０４３６】
１１０１    信号線駆動回路
１１０２    画素部
１１０３    第１のゲート線駆動回路
１１０４    封止基板
１１０５    シール材
１１０６    第２のゲート線駆動回路
１１０７    空間
１１０８    配線
１１０９    ＦＰＣ
１１１０    基板
１１１１    スイッチング用ＴＦＴ
１１１２    駆動用ＴＦＴ
１１１３    電極
１１１４    絶縁物
１１１６    有機化合物を含む層
１１１７    第２の電極
１１１８    発光素子
１１２０    Ｎチャネル型ＴＦＴ
１１２１    Ｎチャネル型ＴＦＴ
１２０１    基板
１２０２    陽極
１２０３    正孔注入層
１２０４    正孔輸送層
１２０５    発光層
１２０６    電子輸送層
１２０７    電子注入層
１２０８    陰極
１３００      基板
１３０１    駆動用ＴＦＴ
１３０２    電極
１３０３    有機化合物を含む層
１３０４    第２の電極
１４００    基板
１４０１    駆動用ＴＦＴ
１４０３    電極
１４０４    有機化合物を含む層
１４０５    第２の電極
１４０７    ブラックマトリクス（ＢＭともいう）
１５１１    上部電極
２５０１    第１トランジスタ
２５０２    保持容量
２５０３    第２トランジスタ
２５０４    表示素子
２５０５    信号線
２５０６    電源線
２５０７    ゲート線
２５０８    電源線
２５０９    画素電極
２７０１    第１トランジスタ
２７０２    保持容量
２７０３    第３トランジスタ
２７０４    表示素子
２７０５    信号線
２７０６    電源線
２７０７    ゲート線
２７０８    電源線
２７１１    第２トランジスタ
２７１５    信号線
２７１７    ゲート線
３００１    第１トランジスタ
３００２    保持容量
３００３    第３トランジスタ
３００４    表示素子
３００５    信号線
３００６    電源線
３００７    ゲート線
３００８    電源線
３０１１    第２トランジスタ
３０１７    ゲート線
３１０１    第１トランジスタ
３１０２    保持容量
３１０３    第２トランジスタ
３１０４    表示素子
３１０５    信号線
３１０６    電源線
３１０７    ゲート線
３１０８    電源線
３１１１    ダイオード
３１１７    ゲート線
３２１１    トランジスタ
３４０１    画素部
３４０２    ゲート線駆動回路
３４０３    信号線駆動回路
３４０４    シフトレジスタ
３４０５    バッファ回路
３４０６    シフトレジスタ
３４０７    第１ラッチ回路（ＬＡＴ１）
３４０８    第２ラッチ回路（ＬＡＴ２）
３４０９    増幅回路
３４１０    ビデオ信号線
３４１１    ラッチ制御線
３５０１    画素部
３５０２    ゲート線駆動回路
３５０３    信号線駆動回路
３５０４    シフトレジスタ
３５０５    サンプリング回路
３５０６    ビデオ信号線
３７０１    基板
３７０２    周辺回路基板
３７０３    信号
３７０４    画素部
３７０５    ゲート線駆動回路
３７０６    信号線駆動回路
３７０７    接続基板
３７０８    コントローラ
３７０９    メモリ
３７１０    メモリ
３８００    ハウジング
３８０１    プリント基板
３８０２    スピーカー
３８０３    マイクロフォン
３８０４    送受信回路
３８０５    信号処理回路
３８０６    入力手段
３８０７    バッテリー
３８０９    筐体
３８１０    表示パネル
３８１１    ＦＰＣ
３８１２    筐体
３９００    基板
３９０１    信号線駆動回路
３９０２    画素部
３９０３    ゲート線駆動回路
３９０４    ゲート線駆動回路
３９０５    ＦＰＣ
３９０６    ＩＣチップ
３９０７    ＩＣチップ
３９０８    封止基板
３９０９    シール材
３９１０    基板
３９１１    信号線駆動回路
３９１２    画素部
３９１３    ゲート線駆動回路
３９１４    ゲート線駆動回路
３９１５    ＦＰＣ
３９１６    ＩＣチップ
３９１７    ＩＣチップ
３９１８    封止基板
３９１９    シール材
４００１    表示パネル
４００２    回路基板
４００３    画素部
４００４    ゲート線駆動回路
４００５    信号線駆動回路
４００６    コントロール回路
４００７    信号分割回路
４００８    接続配線
４１０１    チューナ
４１０２    映像信号増幅回路
４１０３    映像信号処理回路
４１０４    音声信号増幅回路
４１０５    音声信号処理回路
４１０６    スピーカー
４１０７    制御回路
４１０８    入力部
４２０１    筐体
４２０２    支持台
４２０３    表示部
４２０４    スピーカー部
４２０５    ビデオ入力端子
４２０６    本体
４２０７    表示部
４２０８    受像部
４２０９    操作キー
４２１０    外部接続ポート
４２１１    シャッター
４２１２    本体
４２１３    筐体
４２１４    表示部
４２１５    キーボード
４２１６    外部接続ポート
４２１７    ポインティングマウス
４２１８    本体
４２１９    表示部
４２２０    スイッチ
４２２１    操作キー
４２２２    赤外線ポート
４２２３    本体
４２２４    筐体
４２２５    表示部Ａ
４２２６    表示部Ｂ
４２２７    記憶媒体（ＤＶＤ等）読込部
４２２８    操作キー
４２２９    スピーカー部
４２３０    本体
４２３１    表示部
４２３２    アーム部
４２３３    本体
４２３４    表示部
４２３５    筐体
４２３６    外部接続ポート
４２３７    リモコン受信部
４２３８    受像部
４２３９    バッテリー
４２４０    音声入力部
４２４１    操作キー
４２４２    本体
４２４３    筐体
４２４４    表示部
４２４５    音声入力部
４２４６    音声出力部
４２４７    操作キー
４２４８    外部接続ポート
４２４９    アンテナ
５７００    画素部
５７０１    シフトレジスタ
５７０２    シフトレジスタ
５７０３    シフトレジスタ
５７０４    ＡＮＤ回路
５７０５    ＡＮＤ回路
５７０６    ＡＮＤ回路
５７０７    ＯＲ回路
５７０８    スイッチ群
５７０９    スイッチ群
５８０１    入力端子
５８０２    入力端子
５８０３    入力端子
５８０４    入力端子
５８０５    レベルシフタ
５８０６    バッファ回路
５８０７    ＮＯＴ回路群
５８０８    ＮＡＮＤ回路群
５８０９    ＮＯＴ回路群
５９０１    入力端子
５９０２    入力端子
５９０３    入力端子
５９０４    入力端子
５９０５    レベルシフタ
５９０６    バッファ回路
５９０７    ＮＯＴ回路群
５９０８    ＮＡＮＤ回路群
５９０９    ＮＯＲ回路群
６００６    シフトレジスタ
６００７    第１ラッチ回路Ａ
６００８    第２ラッチ回路Ａ
６０１２    第１ラッチ回路Ｂ
６０１３    第２ラッチ回路Ｂ
６０１４    スイッチ
６２１１    表示素子
１１２００    基板
１１２０１    下地膜
１１２０２    半導体膜
１１２０３    半導体領域
１１２０４    ゲート絶縁膜
１１２０５    ゲート電極
１１２０６    絶縁膜
１１２０７    導電膜
１１２０８    ドレイン電極
１２７０１    基板
１２７０２    下地膜
１２７０３    ゲート電極
１２７０４    電極
１２７０５    ゲート絶縁膜
１２７０６    チャネル形成領域
１２７０７    ＬＤＤ領域
１２７０８    不純物領域
１２７０９    チャネル形成領域
１２７１０    ＬＤＤ領域
１２７１１    不純物領域
１２７１２    層間絶縁膜
１２７１３    配線
１２７１４    電極
１２７１５    開口部
１２７１６    層間絶縁膜
１２７１７    画素電極
１２７１８    絶縁物
１２７１９    有機化合物を含む層
１２７２０    対向電極
１２７２１    発光素子
１２７２２    駆動トランジスタ
１２７２３    容量素子
１２７２４    電極
１２７２５    容量素子
１２８０１    基板
１２８０２    下地膜
１２８０３    画素電極
１２８０４    電極
１２８０５    配線
１２８０６    配線
１２８０７    Ｎ型半導体層
１２８０８    Ｎ型半導体層
１２８０９    半導体層
１２８１０    ゲート絶縁膜
１２８１１    絶縁膜
１２８１２    ゲート電極
１２８１３    第２の電極
１２８１４    層間絶縁膜
１２８１５    有機化合物を含む層
１２８１６    対向電極
１２８１７    発光素子
１２８１８    駆動トランジスタ
１２８１９    容量素子
１２８２０    電極
１２９０１      基板
１２９０２    下地膜
１２９０３    ゲート電極
１２９０４    電極
１２９０５    ゲート絶縁膜
１２９０６    半導体層
１２９０７    半導体層
１２９０８    Ｎ型半導体層
１２９１０    Ｎ型半導体層
１２９１１    配線
１２９１３    導電層
１２９１４    画素電極
１２９１５    絶縁物
１２９１６    有機化合物を含む層
１２９１７    対向電極
１２９１８    発光素子
１２９１９    駆動トランジスタ
１２９２０    容量素子
１２９２１    第２の電極
１２９２２    容量素子
１３００１    絶縁物
１４０６Ｂ    カラーフィルター
１４０６Ｇ    カラーフィルター
１４０６Ｒ    カラーフィルター
１５１０１    基板
１５１０２    下地膜
１５１０３    チャネル形成領域
１５１０４    ＬＤＤ領域
１５１０５    不純物領域
１５１０６    チャネル形成領域
１５１０７    ＬＤＤ領域
１５１０８    不純物領域
１５１０９    ゲート絶縁膜
１５１１０    ゲート電極
１５１１１    上部電極
１５１１２    層間絶縁膜
１５１１３    配線
１５１１４    画素電極
１５１１５    絶縁物
１５１１６    有機化合物を含む層
１５１１７    対向電極
１５１１８    駆動トランジスタ
１５１１９    容量素子
１５１２０    発光素子
１５２０２    領域
１５３０１    上部電極
１５３０２    容量素子
１６１０１    基板
１６１０２    下地膜
１６１０３    チャネル形成領域
１６１０４    ＬＤＤ領域
１６１０５    不純物領域
１６１０６    ゲート絶縁膜
１６１０７    ゲート電極
１６１０８    電極
１６１０９    層間絶縁膜
１６１１０    配線
１６１１１    第２の電極
１６１１２    層間絶縁膜
１６１１３    画素電極
１６１１４    電極
１６１１６    有機化合物を含む層
１６１１７    対向電極
１６１１８    駆動トランジスタ
１６１１９    容量素子
１６１２０    発光素子
【図１】
2006337990.tif 000003
【図２】
2006337990.tif 000004
【図３】
2006337990.tif 000005
【図４】
2006337990.tif 000006
【図５】
2006337990.tif 000007
【図６】
2006337990.tif 000008
【図７】
2006337990.tif 000009
【図８】
2006337990.tif 000010
【図９】
2006337990.tif 000011
【図１０】
2006337990.tif 000012
【図１１】
2006337990.tif 000013
【図１２】
2006337990.tif 000014
【図１３】
2006337990.tif 000015
【図１４】
2006337990.tif 000016
【図１５】
2006337990.tif 000017
【図１６】
2006337990.tif 000018
【図１７】
2006337990.tif 000019
【図１８】
2006337990.tif 000020
【図１９】
2006337990.tif 000021
【図２０】
2006337990.tif 000022
【図２１】
2006337990.tif 000023
【図２２】
2006337990.tif 000024
【図２３】
2006337990.tif 000025
【図２４】
2006337990.tif 000026
【図２５】
2006337990.tif 000027
【図２６】
2006337990.tif 000028
【図２７】
2006337990.tif 000029
【図２８】
2006337990.tif 000030
【図２９】
2006337990.tif 000031
【図３０】
2006337990.tif 000032
【図３１】
2006337990.tif 000033
【図３２】
2006337990.tif 000034
【図３３】
2006337990.tif 000035
【図３４】
2006337990.tif 000036
【図３５】
2006337990.tif 000037
【図３６】
2006337990.tif 000038
【図３７】
2006337990.tif 000039
【図３８】
2006337990.tif 000040
【図３９】
2006337990.tif 000041
【図４０】
2006337990.tif 000042
【図４１】
2006337990.tif 000043
【図４２】
2006337990.tif 000044
【図４３】
2006337990.tif 000045
【図４４】
2006337990.tif 000046
【図４５】
2006337990.tif 000047
【図４６】
2006337990.tif 000048
【図４７】
2006337990.tif 000049
【図４８】
2006337990.tif 000050
【図４９】
2006337990.tif 000051
【図５０】
2006337990.tif 000052
【図５１】
2006337990.tif 000053
【図５２】
2006337990.tif 000054
【図５３】
2006337990.tif 000055
【図５４】
2006337990.tif 000056
【図５５】
2006337990.tif 000057
【図５６】
2006337990.tif 000058
【図５７】
2006337990.tif 000059
【図５８】
2006337990.tif 000060
【図５９】
2006337990.tif 000061
【図６０】
2006337990.tif 000062
【図６１】
2006337990.tif 000063
【図６２】
2006337990.tif 000064
【図６３】
2006337990.tif 000065
【図６４】
2006337990.tif 000066
【図６５】
2006337990.tif 000067
【図６６】
2006337990.tif 000068
【図６７】
2006337990.tif 000069
【図６８】
2006337990.tif 000070
【図６９】
2006337990.tif 000071
【図７０】
2006337990.tif 000072
【図７１】
2006337990.tif 000073
【図７２】
2006337990.tif 000074
【図７３】
2006337990.tif 000075
【図７４】
2006337990.tif 000076
【図７５】
2006337990.tif 000077
【図７６】
2006337990.tif 000078