(57)【要約】【課題】ディスプレイ領域のアーキテクチャ【解決手段】光干渉変調器のような多重ディスプレイ素子を具備する画素のビット深度は、異なる強度を有するディスプレイ素子の使用を介して増加されることが可能であり、他方、配線数は、最小限だけ増加される。強度０．５を有する少なくとも１個のディスプレイ素子とそれぞれ強度１を有するＮ個のディスプレイ素子を備えた具体例の画素は、約２Ｎ＋１階調（例えば、0, 0.5, 1.0, 1.5, 2.0, [N+0.5]）を与えることが出来る。これと比較して、それぞれが強度１を有するＮ個のディスプレイ素子を有する画素は、約Ｎ＋１階調（例えば、0, 1, 2, …, N）を与えることが出来るに過ぎない。このように、他のディスプレイ素子のそれぞれの強度より低い強度を有する少なくとも１個のディスプレイ素子を使用することは、追加配線数を最小にしつつ、画素により与えられる階調数を約２倍に増加させ、そして画素のビット深度を増加させる。【選択図】  図７
2006099066.tif 000002
【特許請求の範囲】
【請求項１】
色毎にビット深度を有する少なくとも１つの画素を具備する装置であって、該装置は下記を具備する、
第１グループの下位領域及び第２グループの下位領域を有する複数の実質的に等しい寸法に作られた下位領域、ここにおいて、第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、及び第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む、ここにおいて、第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい。
【請求項２】
第２グループの下位領域中の各ディスプレイ素子は、ｃ＋２（ｎ−ｐ）個のディスプレイ素子を含む、ここで、ｃは、第１グループにおける色当りの下位領域毎のディスプレイ素子の数であり、ｎは、画素の色毎のビット深度であり、及びｐは、ｎより小さい、請求項１の装置。
【請求項３】
下位領域は、Ｎ行及びＭ列に配置され、各行及び列が少なくとも１つの配線により駆動される、ここにおいて、画素中の全てのディスプレイ素子を駆動する総配線数は、［（Ｎ＋Ｍ）・ｃ］＋２（ｎ−ｐ）である、請求項２の装置。
【請求項４】
第２グループの各下位領域は、１つの寸法を有する、請求項１の装置。
【請求項５】
ディスプレイ；
前記ディスプレイと電気的に通信するプロセッサ、前記プロセッサは画像データを処理するために構成される；及び
前記プロセッサと電気的に通信する記憶装置、
を更に具備する、請求項１の装置。
【請求項６】
前記ディスプレイに少なくとも１つの信号を送るために構成されたドライバ回路、
を更に具備する、請求項５の装置
【請求項７】
前記ドライバ回路に前記画像データの少なくとも一部分を送るために構成されたコントローラ、
を更に具備する、請求項６の装置。
【請求項８】
前記プロセッサに前記画像データを送るために構成された画像ソース・モジュール、
を更に具備する、請求項５の装置。
【請求項９】
前記画像ソース・モジュールは、受信機、トランシーバ、及び送信機の少なくとも１つを具備する、請求項８の装置。
【請求項１０】
入力データを受信するため及び前記プロセッサに前記入力データを伝達するために構成された入力装置、
を更に具備する、請求項５の装置。  
【請求項１１】
ビット深度を有する少なくとも１つの画素を具備する装置であって、該装置は下記を具備する、
“オン”位置及び“オフ”位置をそれぞれが有する複数の実質的に等しい寸法に作られたディスプレイ素子、ここにおいて、ディスプレイ素子は、“オン”位置にある時に可視光をそれぞれ発し、複数の実質的に等しい寸法に作られたディスプレイ素子は、第１グループのディスプレイ素子及び第２グループのディスプレイ素子を含み、第１グループのディスプレイ素子が“オン”位置にある時に設定値の強度をそれぞれ有し、及び第２グループのディスプレイ素子が“オン”位置にある時に設定値の分割値の強度をそれぞれ有し、画素の強度が“オン”位置にある複数のディスプレイ素子のそれぞれの強度に等しい。
【請求項１２】
第３グループのディスプレイ素子を更に具備し、第３グループのディスプレイ素子が“オン”位置にある時に設定値の分割値より小さい強度をそれぞれ有し、画素の強度が“オン”位置にある複数ディスプレイ素子のそれぞれの強度に等しい、請求項１１の装置。
【請求項１３】
第２グループの少なくとも１つのディスプレイ素子の強度は、ドライバ信号に従って変化させるように構成される、請求項１１の装置。
【請求項１４】
第２グループのディスプレイ素子は、ディスプレイ素子の開口部を縮小するマスキングを含む、請求項１１の装置。  
【請求項１５】
第２グループの少なくとも１つのディスプレイ素子は、設定値の２分の１の強度を有する、請求項１１の装置。
【請求項１６】
第２グループの少なくとも１つのディスプレイ素子は、設定値の４分の１の強度を有する、請求項１１の装置。
【請求項１７】
第２グループのディスプレイ素子は、設定値までの強度の非線型の増加を与えるためにマスクされる、請求項１１の装置。
【請求項１８】
第２グループは、少なくとも４個のディスプレイ素子を具備し、少なくとも４個のディスプレイ素子が設定値のそれぞれ０．１，０．２，０．４，及び０．８の強度を有する、請求項１７の装置。
【請求項１９】
色毎にビット深度ｎを有する少なくとも１つの画素を具備する装置であって、該装置は下記を具備する、
第１の数Ｎ個の下位領域であって、色毎にｃ個のディスプレイ素子を有する各下位領域、ここにおいて、各ディスプレイ素子は、第１の区域を有する；及び
第２の数Ｍ個の下位領域であって、色毎にｃ＋２（ｎ−ｐ）個のディスプレイ素子を有する各下位領域、ここにおいて、（ｃ−１）個のディスプレイ素子のそれぞれは、第２の区域を有し、及び１＋２（ｎ−ｐ）個のディスプレイ素子のそれぞれは、第３の区域を有する、ここにおいて、第１の区域及び第２の区域は、実質的に等しく、及び第３の区域は、１＋２（ｎ−ｐ）で除した第１の区域に実質的に等しい、ここで、ｐはｎより小さい。
【請求項２０】
ｐは、色毎にｃ個のディスプレイ素子をそれぞれ有する（Ｎ＋Ｍ）個の実質的に等しい寸法に作られた下位領域のビット深度を表す、請求項１９の装置。
【請求項２１】
画素内に複数のディスプレイ素子を配置する方法であって、該方法は下記を具備する、
第１グループの下位領域及び第２グループの下位領域に画素を分割すること、ここにおいて、第１及び第２グループの下位領域は、実質的に等しい面積を有する、
第１グループの下位領域のそれぞれに色毎に第１の数のディスプレイ素子を割り当てること、及び
第２グループの下位領域のそれぞれに色毎に第２の数のディスプレイ素子を割り当てること、ここにおいて、第２の数マイナス第１の数は、画素の色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい。
【請求項２２】
請求項２１に従って作られた、ディスプレイ装置。
【請求項２３】
複数のビットを有する少なくとも１つの信号に応答する装置であって、該装置は下記を具備する、
複数の画素であって、画素のそれぞれが複数の下位領域を具備する、
第１の複数の下位領域であって、第１の複数の下位領域の各下位領域が第１の区域を有し、第１の複数の下位領域が第１部分の複数のビットに応答する、及び
第２の複数の下位領域であって、第２の複数の下位領域の各下位領域が第２の区域を有する、ここにおいて、第２の区域は、第１の区域より小さく、第２の複数の下位領域が第２部分の複数のビットに応答する、ここにおいて、第２部分のビットは、第１部分のビットよりも重要性が劣る。
【請求項２４】
ディスプレイ、
前記ディスプレイと電気的に通信するプロセッサであって、画像データを処理するために構成される前記プロセッサ、及び
前記プロセッサと電気的に通信する記憶装置、
を更に具備する、請求項２３の装置。
【請求項２５】
前記ディスプレイに少なくとも１つの信号を送るために構成されたドライバ回路、
を更に具備する、請求項２４の装置。
【請求項２６】
前記ドライバ回路に前記画像データの少なくとも一部分を送るために構成されたコントローラ、
を更に具備する、請求項２５の装置。
【請求項２７】
前記プロセッサに前記画像データを送るために構成された画像ソース・モジュール、
を更に具備する、請求項２４の装置。
【請求項２８】
前記画像ソース・モジュールは、受信機、トランシーバ、及び送信機の少なくとも１つを具備する、請求項２７の装置。
【請求項２９】
入力データを受信するため及び前記プロセッサに前記入力データを伝達するために構成された入力装置、
を更に具備する、請求項２４の装置。
【請求項３０】
Ｋは、第１部分のビット数であり、及び複数の下位領域は、２Ｋ＋２−４個の下位領域を具備する、請求項２３の装置。
【請求項３１】
第１の複数の下位領域は、画素の約９０％超の開口部を具備する、請求項２３の装置。
【請求項３２】
第１の複数の下位領域は、画素の約９８％超の開口部を具備する、請求項２３の装置。
【請求項３３】
第２の複数の下位領域は、第１の複数の下位領域の下位領域の行間に配置された下位領域の１又は複数の行を具備する、請求項２３の装置。
【請求項３４】
第２の複数の下位領域は、第１の複数の下位領域の下位領域の列間に配置された下位領域の１又は複数の列を具備する、請求項２３の装置。
【請求項３５】
第２の複数の下位領域は、第１の部分の下位領域の下位領域の行間に配置された下位領域の１又は複数の行及び第１の部分の下位領域の下位領域の列間に配置された下位領域の１又は複数の列を具備する、請求項２３の装置。
【請求項３６】
色毎にビット深度を有する少なくとも１つの画素を具備するディスプレイ装置であって、該ディスプレイ装置は下記を具備する、
第１強度範囲を供給するための手段、及び
第２強度範囲を供給するための手段。
【請求項３７】
第１強度範囲を供給する手段は、第１グループの下位領域を具備し、及び第２強度範囲を供給する手段は、第２グループの下位領域を具備する、ここにおいて、第１グループ及び第２グループの下位領域は、実質的に等しい寸法に作られ、第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、及び第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む、ここにおいて、第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい、請求項３６のディスプレイ装置。
【請求項３８】
前記ディスプレイ素子は、少なくとも１つの光干渉変調器をそれぞれ具備する、請求項３７のディスプレイ装置。
【請求項３９】
前記第１強度範囲を供給する手段は、少なくとも１つの光干渉変調器を具備する、請求項３７のディスプレイ装置。
【請求項４０】
前記第２強度範囲を供給する手段は、少なくとも１つの光干渉変調器を具備する、請求項３７のディスプレイ装置。
【請求項４１】
複数のビットを有する少なくとも１つの信号に応答するディスプレイ装置であって、該ディスプレイ装置は下記を具備する、
複数の下位領域を具備する画像を表示するための手段であって、該ディスプレイ装置は下記を具備する、
第１部分の複数のビットに応答するための手段であって、前記第１部分に応答する手段が第１の複数の下位領域を具備し、第１の複数の下位領域の各下位領域が第１の区域を有する、及び
第２部分の複数のビットに応答するための手段であって、前記第２部分に応答する手段が第２の複数の下位領域を具備し、第２の複数の下位領域の各下位領域が第２の区域を有する、
ここにおいて、第２の区域は第１の区域より小さく、及びここにおいて、第２部分のビットは第１部分のビットより重要性が劣る。
【請求項４２】
前記供給する手段は、ドライバ回路を具備する、請求項４１のディスプレイ装置。
【請求項４３】
前記表示する手段は、複数の光干渉変調器を具備する、請求項４１のディスプレイ装置。
【請求項４４】
前記第１部分に応答する手段は、複数の光干渉変調器を具備する、請求項４１のディスプレイ装置。
【請求項４５】
前記第２部分に応答する手段は、複数の光干渉変調器を具備する、請求項４１のディスプレイ装置。
【請求項４６】
複数のビットを有する少なくとも１つの信号に応答するディスプレイ装置を配列させる方法であって、該方法は下記を具備する、
少なくとも１つの画素を供給すること、
画素を第１の複数の下位領域に分割することであって、第１の複数の下位領域の各下位領域が第１の区域を有し、第１複数の各下位領域が第１部分の複数のビットに応答する、及び
画素を第２の複数の下位領域に分割することであって、各第２複数の下位領域の各下位領域が第２の区域を有する、ここにおいて、第２の区域は、第１の区域より小さく、第２の複数の下位領域が第２部分の複数のビットに応答する、ここにおいて、第２部分のビットは、第１部分のビットより重要性が劣る。
【請求項４７】
請求項４６に従って作られた、ディスプレイ装置。
【請求項４８】
色毎にビット深度を有する少なくとも１つの画素を具備する装置であって、該装置は下記を具備する、
第１強度範囲を供給するために構成された第１の区域、及び
第２強度範囲を供給するために構成された第２の区域。
【請求項４９】
第１の区域は、第１グループの下位領域を具備し、及び第２の区域は第２グループの下位領域を具備する、ここにおいて、第１グループ及び第２グループの下位領域は、実質的に等しい寸法に作られ、第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、及び第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む、ここにおいて、第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい、請求項４８の装置。
【請求項５０】
前記ディスプレイ素子は、少なくとも１つの光干渉変調器をそれぞれ具備する、請求項４９の装置。
【請求項５１】
ディスプレイ、
前記ディスプレイと電気的に通信するプロセッサであって、画像データを処理するために構成される前記プロセッサ、及び
前記プロセッサと電気的に通信する記憶装置、
を更に具備する、請求項４８の装置。
【請求項５２】
前記ディスプレイに少なくとも１つの信号を送るために構成されたドライバ回路、
を更に具備する、請求項５１の装置。
【請求項５３】
前記ドライバ回路に前記画像データの少なくとも一部分を送るために構成されたコントローラ、
を更に具備する、請求項５２の装置。
【請求項５４】
前記プロセッサに前記画像データを送るために構成された画像ソース・モジュール、
を更に具備する、請求項５１の装置。
【請求項５５】
前記画像ソース・モジュールは、受信機、トランシーバ、及び送信機の少なくとも１つを具備する、請求項５４の装置。
【請求項５６】
入力データを受信するため、及び前記プロセッサに前記入力データを伝達するために構成された入力装置、
を更に具備する、請求項５１の装置。
【請求項５７】
色毎にビット深度を有する少なくとも１つの画素を具備するディスプレイ装置であって、該ディスプレイ装置は下記を具備する、
複数の実質的に等しい下位領域を具備する画像を表示するための手段であって、前記表示する手段は下記を具備する、
第１グループの下位領域を表示するための手段、及び
第２グループの下位領域を表示するための手段、ここにおいて、第１グループ及び第２グループの下位領域は、実質的に等しい寸法に作られ、第１グループの各下位領域が色毎に第１の数のディスプレイ素子を含み、及び第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む、ここにおいて、第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい。
【請求項５８】
前記ディスプレイ素子は、少なくとも１つの光干渉変調器をそれぞれ具備する、請求項５７の装置。
【請求項５９】
前記画像を表示する手段は、少なくとも１つの光干渉変調器を具備する、請求項５７の装置。
【請求項６０】
前記第１グループの下位領域を表示する手段は、少なくとも１つの光干渉変調器を具備する、請求項５７の装置。
【請求項６１】
前記第２グループの下位領域を表示する手段は、少なくとも１つの光干渉変調器を具備する、請求項５７の装置。
【請求項６２】
色毎にビット深度を有する少なくとも１つの画素を具備するディスプレイ装置を配列させる方法であって、該方法は下記を具備する、
第１強度範囲を供給するために構成された第１ディスプレイ区域を供給すること；及び
第２強度範囲を供給するために構成された第２ディスプレイ区域を供給すること。
【請求項６３】
第１ディスプレイ区域は、第１グループの下位領域を具備し、及び第２ディスプレイ区域は、第２グループの下位領域を具備する、ここにおいて、第１グループ及び第２グループの下位領域は、実質的に等しい寸法に作られ、第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、及び第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む、ここにおいて、第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい、請求項６２の方法。
【請求項６４】
前記ディスプレイ素子は、少なくとも１つの光干渉変調器をそれぞれ具備する、請求項６３の方法。
【請求項６５】
請求項６２に従って作られた、ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、一般に微小電気機械システム（ＭＥＭＳ）に係わり、そして特にＭＥＭＳ素子のアレイを有するディスプレイ領域のアーキテクチャに関わる。
【背景技術】
【０００２】
画素、又はその他の全てのディスプレイ領域、の開口部は、光を出力する画素の領域である。一般に、画素の開口部は、下位画素又は下位領域の行及び列を電気的に分離するために使用される行及び列の削除により減少される。これらの行及び列の削除部は、一般に光を出力しないので、削除部は画素上の“死領域”に対応する。従って、画素中の下位領域数が増大すると共に、画素の死領域もまた増大し、それにより画素の開口部を縮小させる。このようにして、画素の解像度を向上させるために画素を下位画素に分割することにより、画素の開口部はこれらの死領域のために減少される。従って、画素の開口部への影響を減らして画素の解像度を向上させる改善されたシステムと方法が望まれている。
【０００３】
画素を装置ドライバ回路へ接続する配線数が増大する（例えば、画素を個々にアクチュエート可能な下位画素に分割することのために）に従い、配線の径路の複雑性が増大する。それに加えて、画素へ接続される配線数の増大に従い、ドライバ回路を画素に接続することの複雑性が増大し、そして追加された配線を取り扱う増設ドライバ回路も必要になることがある。かくして、配線数の増大に従い、画素へ配線を相互接続する複雑性とコストもまた、増大する。従って、画素を設計する場合に、利用可能なビット深度とコスト、複雑性、及び画素の開口部との間には、一般的にトレードオフがある。
【発明の開示】
【０００４】
［特定の実施形態の要約］
本発明のシステム、方法、及び装置は、それぞれ複数の態様を有し、そのいずれもが、その好ましい特性に単独で寄与するのではない。本発明の範囲を制限することなく、自身のより卓越した特徴が、ここに簡潔に説明される。本明細書を熟考した後で、特に“特定の実施形態の詳細な説明”の項を読んだ後で、本発明の特徴が、その他のディスプレイ装置に対する利点をどのようにして提供するかを、理解するであろう。
【０００５】
ある実施形態においては、色毎にビット深度を有する画素は、第１グループの下位領域及び第２グループの下位領域を有する複数の実質的に等しい寸法に作られた下位領域を具備する。第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、そして第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む。第２の数マイナス第１の数は、色毎のビット深度未満値を指数とする２の冪乗に実質的に等しい。
【０００６】
ある実施形態においては、ビット深度を有する画素は、各々“オン”位置と“オフ”位置を有する実質的に等しい寸法に作られた複数のディスプレイ素子を具備する。各ディスプレイ素子は、“オン”位置にある時に可視光を発する。複数の実質的に等しい寸法に作られたディスプレイ素子は、第１グループのディスプレイ素子と第２グループのディスプレイ素子とを含む。第１グループのディスプレイ素子は、“オン”位置にある時に、それぞれ設定値の強度を有し、第２グループのディスプレイ素子は、“オン”位置にある時に、それぞれ設定値の分割値の強度を有する。画素の強度は、“オン”位置にある各々の複数のディスプレイ素子の強度に等しい。
【０００７】
ある実施形態においては、色毎にビット深度ｎを有する画素は、第１の数Ｎ個の下位領域を具備しており、各下位領域は、色毎にｃ個のディスプレイ素子を有する。各ディスプレイ素子は、第１の区域を有する。画素は、更に第２の数Ｍ個の下位領域を具備しており、各下位領域は、色毎にｃ＋２（ｎ−ｐ）個の画素を有する。ｃ＋２（ｎ−ｐ）個の画素のうち（ｃ−１）個は、各々第２の区域を有し、そしてｃ＋２（ｎ−ｐ）個の画素数のうち１＋２（ｎ−ｐ）個は、第３の区域を有する。第１の区域と第２の区域は実質的に等しく、そして第３の区域は実質的に第１の区域を１＋２（ｎ−ｐ）で除した値に等しい。ここで、ｐはｎより小さい。
【０００８】
ある実施形態においては、画素中に複数のディスプレイ素子を配列する方法は、画素を第１グループの下位領域と第２グループの下位領域に分割することを具備する。第１及び第２グループにおける下位領域は、実質的に等しい面積を有する。本方法は、更に、色毎に第１の数のディスプレイ素子を第１グループの各下位領域に割り当てることを具備する。本方法は、更に、色毎に第２の数のディスプレイ素子を第２グループの各下位領域に割り当てることを具備する。第２の数マイナス第１の数は、画素の色毎のビット深度より小さい値を指数とする２の冪乗に実質的に等しい。
【０００９】
ある実施形態においては、複数のビットを有する信号に応答するディスプレイ装置は、複数の画素を具備し、各画素は、複数の下位領域を具備する。ディスプレイ装置は、更に第１の複数の下位領域を具備し、各下位領域は、第１の区域を有する。第１の複数の下位領域は、第１部分の複数のビットに応答する。ディスプレイ装置は、更に第２の複数の下位領域を具備し、各下位領域は、第２の区域を有する。第２の区域は第１の区域より小さい。第２の複数の下位領域は、第２部分の複数のビットに応答する。ここで、第２部分のビットは、第１部分のビットほど重要ではない。
【００１０】
ある実施形態においては、ディスプレイ装置が提供され、そのディスプレイ装置は、色毎にビット深度を有する少なくとも１つの画素を具備する。本装置は、更に複数の実質的に等しい下位領域を具備する画像を表示するための手段を具備する。表示する手段は、第１グループの下位領域を表示するための手段、及び第２グループの下位領域を表示するための手段を具備し、ここで、第１グループ及び第２グループの下位領域は、実質的に同じ寸法に作られており、第１グループの各下位領域は、色毎に第１の数のディスプレイ素子を含み、そして第２グループの各下位領域は、色毎に第２の数のディスプレイ素子を含む。ここで、第２の数マイナス第１の数は、色毎のビット深度より小さい値を指数とする２の冪乗に実質的に等しい。
【００１１】
ある実施形態においては、複数のビットを有する少なくとも１つの信号に応答するディスプレイ装置が提供され、このディスプレイ装置は、複数の下位領域を具備する画像を表示するための手段を具備する。この表示する手段は、第１部分の複数のビットに応答するための手段を具備し、前記第１部分に応答する手段は、第１の複数の下位領域を具備し、第１の複数の下位領域の各下位領域は、第１の区域を有する。表示する手段は、更に、第２部分の複数のビットに応答するための手段を具備し、前記第２部分に応答する手段は、第２の複数の下位領域を具備する。第２の複数の下位領域の各下位領域は、第２の区域を有する。ここで、第２の区域は、第１の区域より小さく、そしてここで、第２部分のビットは、第１部分のビットほど重要ではない。
【００１２】
ある実施形態においては、ディスプレイ装置が提供され、このディスプレイ装置は、色毎にビット深度を有する少なくとも１つの画素を具備する。このディスプレイ装置は、更に第１の強度範囲を供給するための手段、及び第２の強度範囲を供給するための手段を具備する。
【００１３】
［特定の実施形態の詳細な説明］
光干渉変調器のような複数のディスプレイ素子を具備する画素のビット深度は、様々な強度を有するディスプレイ素子の使用を介して増加される可能性がある。０．５の強度を有する１個のディスプレイ素子と各々が１の強度を有するＮ個のディスプレイ素子を持つ具体例の画素は、約２Ｎ＋１個の階調（例えば、0, 0.5, 1.0, 1.5, 2.0, [N+.5]）を提供することが出来る。それに比較して、各素子が１の強度を有するＮ個のディスプレイ素子を有する画素は、約Ｎ＋１個の階調（例えば0, 1, 2,…, N）を提供出来るにすぎない。このように、他のディスプレイ素子のそれぞれの強度より低い強度を有する少なくとも１つのディスプレイ素子を使用することは、画素により供給される階調の数をおよそ２倍に増加させ、そして、画素のビット深度を増加させる。他方追加の配線数を最小限にする。
【００１４】
下記の詳細な説明は、本発明のある特定の実施形態に向けられる。しかしながら、発明は、多数の異なる方法で具体化されることが出来る。この明細書では、参照符合が、図面に与えられ、全体を通して同様の部分が類似の数字を用いて表される。下記の説明から明らかになるように、本発明は、動画（例えば、ビデオ）であるか固定画面（例えば、静止画）であるかに拘わらず、及びテキストであるか画像であるかに拘わらず、画像を表示するために構成された任意の装置で実行されることが出来る。より詳しくは、本発明が種々の電子装置で実行される若しくは電子装置に関連付けられることが出来ることが、予想される。電子装置は、携帯電話機、無線装置、パーソナル・データ・アシスタンツ（ＰＤＡｓ）、ハンド−ヘルド又は携帯型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム・コンソール、腕時計、時計、計算機、テレビ・モニタ、フラット・パネル・ディスプレイ、コンピュータ・モニタ、自動車ディスプレイ（例えば、走行距離計ディスプレイ、等）、コクピットコントローラ及び／又はディスプレイ、カメラ視野のディスプレイ（例えば、自動車の後方監視カメラのディスプレイ）、電子写真、電子広告板又はサイン、プロジェクタ、建築上の構造物、包装、及び芸術的な構造（例えば、宝飾品１個の画像のディスプレイ）のようなものであるが、限定されない。ここに説明されたものに類似の構造のＭＥＭＳ装置も、電子スイッチング装置のような、非−ディスプレイ・アプリケーションで使用されことも出来る。
【００１５】
光干渉ＭＥＭＳディスプレイ素子を具備する１つの光干渉変調器ディスプレイの実施形態が、図１に図示される。これらの装置において、画素は、明状態又は暗状態のいずれかである。明（“オン”又は“開（open）”）状態では、ディスプレイ素子は、入射可視光の大部分をユーザに反射する。暗（“オフ”又は“閉（close）”）状態にある場合には、ディスプレイ素子は、入射可視光をユーザにほとんど反射しない。実施形態に依存して、“オン”及び“オフ”状態の光反射率特性は、逆にされることがある。ＭＥＭＳ画素は、選択された色を主に反射するように構成されることができ、白黒に加えてカラー表示を可能にする。
【００１６】
図１は、視覚ディスプレイの一連の画素における２つの隣接する画素を図示する等測図であり、ここでは、各画素は、ＭＥＭＳ光干渉変調器を具備する。複数の実施形態では、光干渉変調器ディスプレイは、これらの光干渉変調器の行／列アレイを具備する。各光干渉変調器は、互いに可変であり制御可能な距離に位置する１対の反射層を含み、少なくとも１つの可変の大きさを有する共鳴光学的キャビティを形成する。１つの実施形態において、反射層の１つは、２つの位置の間を移動することが出来る。第１の位置では、ここではリリース状態（released state）と呼ぶ、可動層は、固定された部分反射層から比較的離れた距離に位置する。第２の位置では、可動層は、部分反射層により近くに隣接して位置する。２つの層から反射する入射光は、可動反射層の位置に依存して、積極的に（constructively）又は否定的に（destructively）干渉して、各画素に対して全体が反射状態又は非反射状態のいずれかを作る。
【００１７】
図１の画素アレイの図示された部分は、２つの隣接する光干渉変調器１２ａ及び１２ｂを含む。左の光干渉変調器１２ａでは、可動かつ高反射層１４ａは、固定された部分反射層１６ａから所定の距離であるリリースされた位置に図示される。右の光干渉変調器１２ｂでは、可動高反射層１４ｂは、固定された部分反射層１６ｂに隣接するアクチュエートされた位置に図示される。
【００１８】
固定層１６ａ，１６ｂは、電気的に導電性であり、部分的に透明であり、かつ部分的に反射する、そして、例えば、透明基板２０上にクロムとインジウム−スズ−酸化物のそれぞれの１層の又はそれより多くの層を堆積することにより製作されることが出来る。複数の層は、平行なストライプにパターニングされ、下記に更に説明されるようにディスプレイ装置中の行電極を形成出来る。可動層１４ａ，１４ｂは、支柱１８の頂上に及び複数の支柱１８の間に堆積された介在する犠牲材料上に堆積された（行電極１６ａ，１６ｂに直交する）１層又は複数の層の堆積された金属層の一連の平行なストライプとして形成されることが出来る。犠牲材料がエッチされて除去される時に、変形可能な金属層は、決められたエアー・ギャップ１９だけ固定金属層から分離される。アルミニウムのような非常に電導性があり反射性の材料が、変形可能層として使用されることができ、そして、これらのストライプは、ディスプレイ装置において列電極を形成出来る。
【００１９】
印加電圧がないと、キャビティ１９は、２つの層１４ａ，１６ａの間に留まり、変形可能層は、図１の画素１２ａに図示されたように機械的にリラックス(relax)した状態にある。しかしながら、電位差が選択された行及び列に印加されると、対応する画素において行及び列電極の交差点に形成されたキャパシタは、充電され、静電力が電極を互いに引きつける。電圧が十分に高ければ、可動層は、変形され、図１に右の画素１２ｂにより図示されたように、固定層に対して押し付けられる（この図に図示されていない誘電材料が、固定層上に堆積されることがあり、短絡することを防止し、分離距離を制御する）。この動きは、印加される電位差の極性に拘わらず同じである。このようにして、反射と非反射画素状態を制御出来る行／列アクチュエーションは、従来のＬＣＤ及びその他のディスプレイ技術において使用される多くの方法に類似している。
【００２０】
図２から図５は、ディスプレイ・アプリケーションにおいて光干渉変調器のアレイを使用するための１つの具体例としてのプロセス及びシステムを説明する。図２は、本発明の複数の態様を組み込むことが出来る電子装置の１つの実施形態を説明するシステム・ブロック図である。具体例としての実施形態において、電子装置は、プロセッサ２１を含む。そのプロセッサ２１は、任意の汎用のシングル・チップ又はマルチ・チップ・マイクロプロセッサ、例えば、ＡＲＭ，ペンティアム（登録商標）、ペンティアムＩＩ（登録商標）、ペンティアムＩＩＩ（登録商標）、ペンティアムＩＶ（登録商標）、ペンティアム（登録商標）プロ、８０５１、ＭＩＰＳ（登録商標）、パワーＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）、若しくはディジタル・シグナル・プロセッサ、マイクロコントローラ、又はプログラム可能なゲート・アレイのようないずれかの特殊用途マイクロプロセッサ、であることが出来る。本技術において通常であるように、プロセッサ２１は、１若しくはそれより多くのソフトウェア・モジュールを実行するように構成されることが出来る。オペレーティング・システムを実行することに加えて、プロセッサは、ウェブ・ブラウザ、電話アプリケーション、電子メール・プログラム、若しくはいずれかのその他のソフトウェア・アプリケーションを含む、１若しくはそれより多くのソフトウェア・アプリケーションを実行するように構成されることが出来る。
【００２１】
１つの実施形態では、プロセッサ２１は、しかも、アレイ・コントローラ２２と通信するように構成される。１つの実施形態では、アレイ・コントローラ２２は、画素アレイ３０に信号を供給する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に図示されたアレイの断面は、図２に線１−１により示される。ＭＥＭＳ光干渉変調器に関して、行／列アクチュエーション・プロトコルは、図３に説明されたこれらの装置のヒステリシス特性を利用することが出来る。これは、例えば、可動層をリリースされた状態からアクチュエートされた状態へ変形させるために１０ボルトの電位差を必要とすることがある。しかしながら、電圧がその値から減少される場合に、１０ボルトより下に電圧が降下して戻るとしても、可動層はその状態を維持する。図３の具体例の実施形態では、可動層は、電圧が２ボルトより下に降下するまで完全にはリリースされない。そのようにして、図３に説明された例では、約３から７Ｖの電圧の範囲があり、そこでは、その範囲内で装置がリリースされた状態又はアクチュエートされた状態のいずれかで安定である、印加電圧のウィンドウが存在する。これは、ここでは“ヒステリシス・ウィンドウ”又は“安定ウィンドウ”として呼ばれる。図３のヒステリシス特性を有するディスプレイ・アレイに関して、行／列アクチュエーション・プロトコルは、行ストロービング（strobing）の期間に、アクチュエートされようとしているストローブされた行の画素は、約１０ボルトの電圧差を受け、そしてリリースされようとしている画素は、零ボルトに近い電圧差を受ける。ストローブの後で、画素は、約５ボルトの定常状態電圧差を受け、その結果、画素は、行ストローブが画素をどんな状態に置いたとしてもそこに留まる。書き込まれた後で、各画素は、電位差がこの例では３−７ボルトの“安定ウィンドウ”の範囲内であると判断する。この特徴は、アクチュエートされた又はリリースされた現在の状態いずれかの状態に同じ印加電圧条件の下で、図１に説明された画素設計を安定にさせる。アクチュエートされた状態又はリリースされた状態であるかに拘わらず、光干渉変調器の各画素が、基本的に固定反射層と移動反射層とにより形成されたキャパシタであるので、この安定状態は、ほとんど電力消費なしにヒステリシス・ウィンドウの範囲内の電圧で保持されることが出来る。印加電位が一定であるならば、基本的に電流は、画素に流れ込まない。
【００２２】
代表的なアプリケーションでは、ディスプレイ・フレームは、第１行中のアクチュエートされた画素の所望のセットに従って列電極のセットを明示すること（asserting）によって創り出される。行パルスは、それから行１の電極に印加されて、明示された列ラインに対応する画素をアクチュエートする。列電極の明示されたセットは、その後、第２行中のアクチュエートされた画素の所望のセットに対応するように変更される。パルスは、それから、行２の電極に印加されて、明示された列電極に従って行２中の適切な画素をアクチュエートする。行１画素は、行２パルスに影響されず、行１画素が行１パルスの間に設定された状態に留まる。これは、連続した方式で一連の行全体に対して繰り返されることができ、フレームを生成する。一般に、フレームは、１秒当たり所望のフレームの数でこのプロセスを連続的に繰り返すことにより、新たなディスプレイ・データでリフレッシュされる及び／又は更新される。ディスプレイ・フレームを生成するために画素アレイの行及び列電極を駆動するための広範なプロトコルも、周知であり、本発明とともに使用されることが出来る。
【００２３】
図４及び図５は、図２の３×３アレイ上でディスプレイ・フレームを創り出すための１つの可能性のあるアクチュエーション・プロトコルを説明する。図４は、画素が図３のヒステリシス曲線を表すために使用されることが出来る、列及び行電圧レベルの可能性のあるセットを説明する。図４の実施形態では、画素をアクチュエートすることは、適切な列を−Ｖｂｉａｓに、そして適切な行を＋ΔＶに設定することを含む。これは、それぞれ−５Ｖ及び＋５Ｖに対応することが出来る。画素をリリースさせることは、適切な列を＋Ｖｂｉａｓに、そして適切な行を同じ＋ΔＶに設定することにより実現され、画素を横切る零ボルトの電位差を生成する。行電圧が零ボルトに保持されるこれらの行では、列が＋Ｖｂｉａｓ又は−Ｖｂｉａｓであるかに拘らず、画素が元々あった状態がどうであろうとも、画素は、その状態で安定である。
【００２４】
図５Ｂは、図５Ａに図示されたディスプレイ配列に結果としてなる、図２の３×３アレイに印加される一連の行及び列信号を示すタイミング図である。図５Ａのディスプレイ配列では、アクチュエートされた画素は反射しない。図５Ａに図示されたフレームを書き込むことの前では、画素は、任意の状態であることができ、そしてこの例では、全ての行が０ボルトであり、全ての列が＋５ボルトである。これらの印加電圧では、全ての画素は、自身の現在のアクチュエートされた状態又はリリースされた状態で安定である。
【００２５】
図５Ａのフレームでは、画素（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）がアクチュエートされる。これを実現するために、行１に対する“ライン時間”の期間に、列１及び２は、−５ボルトに設定され、そして列３は、＋５ボルトに設定される。全ての画素が３−７ボルトの安定ウィンドウの中に留まるため、これは、どの画素の状態も変化させない。行１は、その後、０から５ボルトまで上がり、零に戻るパルスでストローブされる。これは、（１，１）及び（１，２）画素をアクチュエートし、（１，３）画素をリリースする。アレイ中のその他の画素は、影響されない。望まれるように行２を設定するために、列２は、−５ボルトに設定され、そして列１及び３は、＋５ボルトに設定される。行２に印加される同じストローブは、次に、画素（２，２）をアクチュエートし、画素（２，１）及び（２，３）をリリースする。再び、アレイのその他の画素は、影響されない。行３は、列２及び３を−５ボルトに、そして列１を＋５ボルトに設定することより同様に設定される。行３ストローブは、図５Ａに示されたように行３画素を設定する。フレームを書き込んだ後で、行電位は零であり、そして列電位は＋５又は−５ボルトのいずれかに留まることができ、ディスプレイは、それから、図５Ａの配列で安定である。同じ手順が数十から数百の行及び列のアレイに対して採用されることが出来ることが、歓迎される。しかも、行及び列アクチュエーションを実行するために使用された電圧のタイミング、シーケンス、及びレベルが、上記に概要を示された一般的な原理の範囲内で広範囲に変化されることができ、そして、上記の例は、具体的な例だけであり、任意のアクチュエーション電圧方法が、本発明で使用されることが出来る。
【００２６】
上記に説明された原理に従って動作する光干渉変調器の構造の詳細は、広範囲に変化出来る。例えば、図６Ａ−図６Ｃは、移動鏡構造の３つの異なる実施形態を図示する。図６Ａは、図１の実施形態の断面であり、そこでは金属材料１４のストライプが、直交して延びている支柱１８上に堆積される。図６Ｂでは、可動反射材料１４は、連結部（tether）３２上に、角だけで支柱に取り付けられる。図６Ｃでは、可動反射材料１４は、変形可能層３４から吊り下げられる。この実施形態は、反射材料１４に使用される構造設計及び材料が光学的特性に関して最適化されることが出来るため、及び変形可能層３４に使用される構造設計及び材料が所望の機械的特性に関して最適化出来るため、利点を有する。種々のタイプの光干渉装置の製造は、例えば、米国公開出願２００４／００５１９２９を含む、種々の公開された文書に記載されている。多種多様な周知の技術が、一連の材料堆積、パターニング、及びエッチング工程を含む、上記に説明された構造を製造するために使用されることが出来る。
【００２７】
上記に説明されたように、ディスプレイ装置は、受信したドライバ信号にしたがって動作させるために構成された複数の画素、又はその他のディスプレイ領域、を具備する。ディスプレイ装置の画素は、ドライバ信号に対し線型に又は非線形に応答可能である。例えば、線型白黒ディスプレイに対しては、画素のグレースケール階調変化は、画素に印加されるドライバ信号変化に直接比例する。かくして、線型ディスプレイの画素は、その出力スペクトルの両端で一様な階調変化を受ける。あるこのような実施形態において、画素の出力スペクトルの明るい方の部分における観察者に感知可能な変化を創り出すことは、同じディスプレイの暗い方の階調における観察者に感知可能な変化を創り出すために必要なものよりもドライバ信号のより大きな変化を必要とすることがある。対照的に、非線形ディスプレイにおける画素の階調は、対応するドライバ信号変化に比例でなく、例えば指数関数的に、変動出来る。
【００２８】
ディスプレイの画素は、関連付けられたビット深度を有する。ここで、ビット深度は、画素が表示するように構成されている複数の異なる色、又は１つの色の階調数、を規定する。ここで使用される“ビット深度”という用語は、一般に線型または非線形ビット深度の何れかを指す。線型ビット深度を有する画素は、ドライバ信号の対応する変化に応じて実質的に一様な階調あるいは色変化を受ける。非線型ビット深度を有する画素は、ドライバ信号の対応する変化に応じて階調あるいは色の不均一な変化を受ける。例えば、ドライバ信号の同等な変化に対応して、非線型ビット深度を有する画素は、より明るい階調に対してはより大きな階調変化を生じさせ、他方より暗い階調に対してはより小さな階調変化を生じさせることが可能である。
【００２９】
ある実施形態において、１つの画素が表示出来る色の階調数は、画素の全ビット深度として表現される。ここで、階調数は、実質的に全ビット深度を指数とする２の冪乗に等しい。従って、全ビット深度６を有する画素は、ほぼ２６＝６４階調を表示出来る。グレースケールとカラー・ディスプレイは、ここでは“ｎ”と参照されているこの全ビット深度により一般に特徴付けられる。かくして、８ビット・グレースケール・ディスプレイ（ｎ＝８）における各画素は、近似的に２８＝２５６階調の灰色を表示出来る、そして、１３ビットのカラー・ディスプレイ（n=13）における各画素は、色毎に近似的に２１３＝８１９２階調を表示出来る。
【００３０】
ディスプレイの各カラー画素は、一般的に、３つの色（例えば、赤、緑、又は青）のうちの１つの光を各々が出力する下位領域、又は下位画素を具備する。その他の色は、各色の下位領域の強度を変えることにより作られる。例えば、カラー・コンピュータのモニタは、典型的に画素毎に２４ビットを持つ２４ビット・ディスプレイを具備する。２４ビット・ディスプレイは、一般に、全体で約１６００万を越える可能な色階調（すなわち、224 又は16,777,216 の可能な色階調）のために、各３原色に対し８ビットを割り当てる。
【００３１】
明細書及び請求項は、一般に画素と下位領域について説明する。画素は、ここでは具体例のディスプレイ領域として使用され、そして当業者等は、画素への言及が、例えば、１画素又は複数の画素の部分のような、その他のディスプレイ領域にも適用されることがあることを理解する。各画素は、複数の下位領域又は下位画素を含むことが可能である。更に、各下位領域は、複数のディスプレイ素子を含むことが可能である。ここで使用されるように、ディスプレイ素子は、一般的に強度を変えることが出来るディスプレイの最小要素として定義される。このようにして、画素及び画素の下位領域は、それぞれ複数のディスプレイ素子を具備することが可能で、それらの各々は、ディスプレイ素子により作られる色毎の階調数に対応する対応素子ビット深度を有する。
【００３２】
ここで開示されるある実施形態と互換性のあるディスプレイ素子は、素子ビット深度１（例えば、各ディスプレイ素子は、白と黒又はオンとオフのような、２つの状態の間で変化する）を含むが、これに限定されない。他のある実施形態においては、ディスプレイ素子は２以上の素子ビット深度を有する（例えば、各ディスプレイ素子は、単色又は多色の複数の階調を供給する能力がある）。その他の実施形態は、ディスプレイに対し様々な全ビット深度をもたらす、異なる素子ビット深度を持つディスプレイ素子の混合物を具備する。
【００３３】
ディスプレイは、一般的にディスプレイ信号源からドライバ信号を受信する。このディスプレイ信号源は、実施形態により、アナログ又はディジタル・ドライバ信号を供給することが出来る。あるタイプのディスプレイにおいては、各画素（又は下位領域）は、ほとんど連続的な範囲の光強度を発する又は反射することが出来る単一ディスプレイ素子を含む。このような型のディスプレイにおいては、各下位領域は、灰色あるいはカラー階調の各々に相対的に変化するドライバ信号により駆動されることが出来る単一ディスプレイ素子を含む。変動する出力を作ることが出来る独立したディスプレイ素子を有する具体的なディスプレイは、陰極線管（ＣＲＴ）ディスプレイ及び液晶ディスプレイ（ＬＣＤ）を含むが、これに限定されない。
【００３４】
ディスプレイを設計するに際して一つの考慮すべき事柄は、ディスプレイ信号源をディスプレイの各ディスプレイ素子に接続するために必要な信号配線の数である。ＣＲＴディスプレイは、変化する強度の電子線を連続的に各ディスプレイ素子に向かわせる。そのために、ＣＲＴディスプレイは、各ディスプレイ素子のための配線を持たない。ＬＣＤは、各グレースケール画素に対して、又は下位領域における色毎のディスプレイ素子の各グループに対して、別々の配線を使用してドライバ信号を受信する。従って、もし1つのＬＣＤ画素が複数の行及び列からなるディスプレイ素子を具備するならば、画素は、画素中の複数のディスプレイ素子を駆動するために複数の配線を必要とする。
【００３５】
ある複数のディスプレイにおいては、各ディスプレイ要素は、２値モード、又はオン／オフ・モードで作動する。各ディスプレイ要素の出力は、そのために、ビット深度１を有する。このようなディスプレイ要素の１つは、上記により詳細に説明した光干渉変調器である。ある実施形態において、ディスプレイのディスプレイ素子は、十分小さな寸法に作られていて、人の眼が、通常の視距離で、ディスプレイ素子の形を解像することは出来ない。かくして、このような実施形態は視覚散乱的アーティファクト（visually distracting artifact）を避けるという利点がある。
【００３６】
ある実施形態においては、複数のディスプレイ素子（各々が素子ビット深度を有する）を具備するディスプレイは、各画素をそれぞれが一組のディスプレイ素子を含有する下位領域に分けることにより、より高い全ビット深度を与えるように構成されることがある。ある実施形態においては、１画素の下位領域内部のディスプレイ素子は、実質的に等しい寸法であり、そして、各下位領域の強度は、“オン”状態にあるディスプレイ素子の数により決定される。他のある実施形態においては、下位領域内のディスプレイ素子は、寸法が変化する。このようなある実施形態においては、各下位領域は、互いに比例して変化する面積を有する複数のディスプレイ素子を具備しており、そのため各下位領域の強度が“オン”のディスプレイ素子の面積により決定される。例えば、ある実施形態の下位領域は、４つのディスプレイ素子を具備しており、第２のディスプレイ素子の面積は第１のディスプレイ素子の面積の約２倍、第３のディスプレイ素子は第２のディスプレイ素子面積の約２倍の面積を有し、そして、第４のディスプレイ素子は第３のディスプレイ素子面積の約２倍の面積を有する。このような実施形態においては、下位領域はビット深度４を有する（すなわち、２４個の階調が作られ得る）。
【００３７】
２値ディスプレイ素子を具備する下位領域を有する画素を駆動するために、信号線は画素の各下位領域を駆動するために使用される。このような画素アーキテクチャに対する信号線の数は、ディスプレイ素子が液晶ディスプレイ素子であろうと、光干渉変調器、又はいずれかの他のタイプの光学スイッチであろうと、いかなるタイプのディスプレイ領域に対しても一般に数学的に特徴付けられることが出来る。更に詳しくは、典型的な画素は、ディスプレイ素子の行毎に１本の配線そしてディスプレイ素子の列毎に１本の配線を必要とする。このようにして、３行４列の下位領域、ただし各下位領域は１個のディスプレイ素子を具備する、を含む具体例の画素は、７本の配線により駆動される。もし各下位領域が複数のディスプレイ素子を含むならば、配線数は増加される。例えば、３行４列の下位領域を有する具体例の実施形態に関して、そこでは各下位領域は３個のディスプレイ素子（例えば、赤、緑、及び青のディスプレイ素子）の２行を含み、配線の数は１８に増加される。その内訳は６本の行配線（各々２行のディスプレイ素子を有する３行の下位領域）及び１２本の列配線（各々３列のディスプレイ素子を有する４列の下位領域）である。更に一般的に、ｘ行の下位領域とｙ列の下位領域を有する１画素に対して、各下位領域はｗ行のディスプレイ素子とｚ列のディスプレイ素子を含む場合、画素毎の配線数は以下に等しい：
（ｘ・ｗ）＋（ｙ・ｚ）                              （式１）
ある実施形態においては、下位領域の行及び列毎のディスプレイ素子数は、互いに等しい（すなわち、ｚ＝ｗ）。あるこのような実施形態に対して、各下位領域は、各３つの色（例えば、赤、緑、及び青）に対応する１個又は複数個のディスプレイ素子を具備する。例えば、３×３下位領域は、３個の赤ディスプレイ素子、３個の緑ディスプレイ素子、及び３個の青ディスプレイ素子を具備することが出来る。
【００３８】
ｘ行の下位領域とｙ列の下位領域を具備する具体例の画素に対して、ただし、各下位領域は、ｃ行のカラー・ディスプレイ素子とｃ列のディスプレイ素子として配列されたｃ個の色のディスプレイ素子（例えば、赤、緑、及び青ディスプレイ素子の場合ｃ＝３）を含む場合、画素毎の配線数は、（ｘ＋ｙ）・ｃに等しい。ここで開示された実施形態は、一般にｃ＝３として説明されるけれども、ここで説明されるシステムと方法は、例えば、１，２，４，５，６，７，８，９，１０，又は２０のような他の任意に選択されたｃの値に対して同等に適用可能であることを、当業者等は理解出来る。画素により与えられる利用可能な階調数は、以下に等しい：
ｘ・ｙ・ｃ＋１                                      （式２）
上式は、次式により画素の色毎の全ビット深度に一般的に関係付けられる：
ｘ・ｙ・ｃ＋１≒２n                                  （式３）
ここでｎは、画素の色毎の全ビット深度である。ここで使用されている様に、式３の等式は近似式である。その結果、色毎の全ビット深度は、ｘ・ｙ・ｃ＋１以上の階調数を与える２の最小冪乗である。
【００３９】
図７は、５２×５２アレイの下位領域１１１０により形成される１３ビット・カラー・ディスプレイの画素１１００の具体例のアーキテクチャを模式的に図示する。各下位領域１１１０は、それぞれ一組の色（例えば、赤、緑、及び青）を出力するための複数のディスプレイ素子１１２０のような、１個又は複数個のディスプレイ素子１１２０を含む。図８及び図９は、各下位領域１１１０が３色それぞれに対し３個のディスプレイ素子１１２０を含む、図７のカラー下位領域１１１０の２つの構成の選択肢を模式的に表している。このように、各５２×５２下位領域１１１０が色毎に３個のディスプレイ素子１１２０（例えば、３個の赤のディスプレイ素子、３個の緑のディスプレイ素子、及び３個の青のディスプレイ素子）を有し、各ディスプレイ素子が素子ビット深度１を有する場合、画素１１００は、色毎に５２２・３＋１＝８１１３個の階調（すなわち、赤の８１１３階調、緑の８１１３階調、及び青の８１１３階調）を作ることが出来る。この値は実質的に色毎の全ビット深度１３（色毎に２１３＝８１９２階調）に等しい。
【００４０】
図８に示される下位領域１１１０は、そのディスプレイ素子１１２０に対し千鳥配置構造を有する。千鳥配置構造において、各色に対する複数のディスプレイ素子１１２０は、行及び列に沿って千鳥に配置される（例えば、第１行は赤−緑−青、第２行は青−赤−緑、そして第３行は緑−青−赤）。図９は、図７の画素１１００におけるカラー下位領域１１１０の他の１つの配置を模式的に表す。図９の配置において、下位領域１１１０は、そのディスプレイ素子１１２０に対し縞状構造を有し、そこでは、赤、緑、及び青のディスプレイ素子１１２０は、行内で同じ色のディスプレイ素子が配列されるように配列され、行に沿って色の縞模様を形成する。あるいは、縞状構造は、列内で同じ色のディスプレイ素子を有するように赤、緑、及び青のディスプレイ素子１１２０を配列することによっても形成され、列に沿った色の縞模様を形成する。
【００４１】
ある実施形態においては、図９に示されるディスプレイ素子１１２０の縞状レイアウトの導体配線は、千鳥配置レイアウトを有する図８に示されるディスプレイ素子１１２０の導体配線よりも複雑性が少ない。しかしながら、ディスプレイ素子１１２０の千鳥配置レイアウトは、各色に対する出力光を下位領域１１１０の面積全体に亘りより均等に配分するという利点がある。より大きな下位領域面積に対して、千鳥配置レイアウトのこの特徴は、縞状配列と比較して、点状ではない下位領域に伴う視覚的アーティファクトを軽減する。
【００４２】
以上簡単に議論したように、図７，８、及び９の具体例の画素１１００は、以下のように特徴づけられ得る：
全ビット深度  ｎ＝１３
下位領域当りの色毎のディスプレイ素子数  ｃ＝３
行数（列数に等しい）ｍ＝５２
画素当りの色毎の階調＝ｍ２・ｃ+１＝５２２・３＋１＝８１１３、又は約２１３、
及び
画素毎の配線＝ｍ・ｃ・２＝５２・３・２＝３１２
かくして、このような画素１１００の４×３配列を具備するディスプレイに対して、配線数は、色毎に（４＋３）・３１２＝２１８４配線である。一般に、ディスプレイに対する配線数が増大するに従い、ドライバをディスプレイに接続するコストが増大し、そしてドライバそれ自身のコストもまた増大する可能性がある。
【００４３】
ある複数のアプリケーションにおいては、ディスプレイは、画素の開口部により特徴付けられる。より小さな開口部は、一般的にディスプレイのより低い明るさとより低いコントラストと結び付けられる。画素１１００の開口部は、光を出力しない行及び列の削除と結び付けられる“死領域”により減少される。より少ない配線は、画素上の削除の数又は削除部の面積を減らす利点がある。従って、画素を駆動するために必要な配線数を削減しつつ、画素の所望の全ビット深度を提供する改善されたシステム及び方法の必要性がある。
【００４４】
ある実施形態のディスプレイ・ドライバ信号は、最も重要なビットと重要性に劣るビットに分割される複数のビットを含むディジタル信号である。ある実施形態においては、最も重要なビットは、より大きな面積のディスプレイ素子を駆動するために使用され、従って、より少ないディスプレイ素子を使用してより明るい出力水準とより粗いグラデーションの階調を与える。ある実施形態においては、より暗い出力水準と精細なグラデーションの階調は、ディスプレイ・ドライバ信号の最も重要でないビットを使用してより小さな面積のディスプレイ素子を駆動することにより与えられることが出来る。これらのより小さなディスプレイ素子は、ある実施形態においては、より少数の行又は列に沿って集められ、これらのディスプレイ素子のために必要な配線数を最小限にする。
【００４５】
ある実施形態においては、画素は、等しい寸法に作られた複数のディスプレイ素子を具備し、各ディスプレイ素子は、等しい強度Ｉｄｅを有する。例えば、ビット深度１３を有する８１９３階調を表示することが出来る画素に対して、ある実施形態の画素は、０から８１９２・Ｉｄｅまでの階調を表示するように構成される。ここで使用されているように、強度Ｉｄｅは、１つの画素のディスプレイ素子の強度を表記するのに使用される参照強度である。従って、Ｉｄｅは、ある画素と別の画素、又はあるディスプレイと別のディスプレイとで異なることがある。
【００４６】
あるこの様な実施形態においては、画素の全体強度又は階調は、対応する数の等しい寸法に作られたディスプレイ素子をオンすることにより、０から８１９２・Ｉｄｅの間のＩｄｅの倍数で変動出来る。この様な実施形態においては、画素の強度又は階調は、Ｉｄｅを単位として増加出来る。この様な実施形態においては、各ディスプレイ素子がＩｄｅの強度を与えるために、８１９２個のディスプレイ素子は、画素の８１９３の異なる階調を与える。
【００４７】
一般的には、画素のビット深度を増大させるために、追加のディスプレイ素子が加えられ、それによってより多くの階調を可能にする。例えば、２値ディスプレイ素子を用いて、それぞれの追加ディスプレイ素子は、画素から利用出来る階調の数を１だけ増加させることが出来る。しかしながら、追加ディスプレイ素子が加えられるに従い、画素を駆動するために必要な配線数は、増大する。各追加の所望の階調のためにディスプレイ素子を追加することは、ディスプレイ素子数及び画素を駆動するために必要とされる配線数を急速に増大させる。
【００４８】
ここに記載されたシステムと方法のある実施形態によれば、画素のビット深度は、配線数の増加を最小限にしつつ、異なる強度を有するディスプレイ素子の使用を介して増大させることが可能である。例えば、画素は、それぞれがＩｄｅ＝１の強度を有する複数のディスプレイ素子及びそれぞれが２分の１の強度を有する１個又は複数個のディスプレイ素子を具備することが出来る。強度０．５を有する１個のディスプレイ素子と各々強度１を有する８１９１個のディスプレイ素子を持つ具体例の画素は、１６，３８４階調（例えば、0, 0.5, 1.0, 1.5, 2.0, 2.5, 3.0,…8,191.5）を与えることが出来る。これと比較して、各々が強度１を有する８，１９２個のディスプレイ素子を有する画素は、８，１９３階調（例えば、0, 1, 2,…, 8,192）を与えるに過ぎない。このように、１個のより小さなディスプレイ素子を使用することは、画素により与えられる階調数を約２倍だけ増大させ、そして、画素のビット深度を１３（213＝8,192）から１４（214＝16,384）に増大させる。
【００４９】
その他の実施形態においては、画素は、他の強度を有するディスプレイ素子の他の組合せを具備する。別の１つの具体例の画素は、それぞれ強度１を有する複数個のディスプレイ素子、及びそれぞれ強度０．２，０．４，０．６，及び０．８を有する１個又は複数個のディスプレイ素子を具備する。以下に詳細に説明するように、１つの画素中に１個以上のより低強度のディスプレイ素子を含めることにより、分数の強度が実現されることができ、そして、このようにして、画素の全ビット深度は、これらの低強度ディスプレイ素子の使用を介して増大させられる。従って、１つのディスプレイの全ビット深度は、画素の１個又は複数個のディスプレイ素子の開口部を縮小することにより増加させることが可能である。
【００５０】
ある実施形態においては、より小さな寸法を持つディスプレイ素子は、画素により生成されることが出来る階調のより多くのグラデーションを与えるその他のディスプレイ素子よりも、より小さな開口部を有する。例えば、１画素の１個又は複数個のディスプレイ素子は、その他の画素の開口部の予め選択された分数である開口部を有するように製造されることが可能である。このようにして、より小さな開口部のディスプレイ素子は、より大きな開口部のディスプレイ素子だけでは得られない分数の階調を提供する。
【００５１】
別の１つの実施形態においては、より小さな開口部を有するディスプレイ素子は、１個又は複数個のより大きなディスプレイ素子の少なくとも一部をマスキングすることにより形成されて、これらのディスプレイ素子の開口部を縮小する。１つの実施形態において、時々“ブラック・マスク”と呼ばれる、マスクは、黒色有機材料、黒色マスク・クローム又は誘電体スタックから作られる。上述の何れの場合でも、その他のディスプレイ素子の強度よりも低強度のディスプレイ素子を含むことは、画素の全ビット深度を増加させ、他方画素を駆動するために使用される配線数をほんの僅かに増加させるに過ぎない。以下の説明は、画素のその他のディスプレイ素子よりも小さな強度をそれぞれが有するディスプレイ素子の使用を介して、画素のビット深度を増加させるための具体例としてのシステムと方法を提供する。
【００５２】
図１０，図１１Ａ、及び図１１Ｂは、画素１４００の具体例の改善された構成を説明する図である。ここに使用されているように、用語“全ビット深度”は、画素１４００のような、１つの画素全体のビット深度を指し、他方、用語“素子ビット深度”は、ディスプレイ素子１４２０のような、１個のディスプレイ素子のビット深度を指す。画素１４００は、第１グループの下位領域１４１０及び第２グループの下位領域１４３０を有する複数の実質的に等しい寸法に作られた下位領域を具備する。第１グループの各下位領域１４１０は、色毎に第１の数のディスプレイ素子１４２０を含む。第２グループの各下位領域１４３０は、色毎に第２の数のディスプレイ素子１４４０を含む。第２の数マイナス第１の数は、色毎に全ビット数未満値を指数とする２の冪乗に実質的に等しい。
【００５３】
更に詳しくは、図１０は、下位領域の１８×１８アレイを具備する画素１４００を模式的に示し、該下位領域は、図１１Ａに模式的に示されている１８×１７＝３０６個の下位領域１４１０、及び図１１Ｂに模式的に示されている１８個の下位領域１４３０を含む。画素１４００は、図７に模式的に示される画素１１００よりも著しく少ない下位領域を有するけれども、図７の画素１１００及び図１０の画素１４００の両者は、色毎の全ビット深度１３（ｎ＝１３）を与える。しかしながら、画素１４００は、画素１１００と比較して削減された数の下位領域を含み、そしてそれ故、画素１４００を駆動するためにより少ない配線が必要とされる。従って、画素１４００は、より少ない配線を用いて画素１１００と同じ全ビット深度を与え、そしてそれ故、画素１１００と比較した場合に、開口部において減少された損失を与える。
【００５４】
具体例の画素１４００において、各下位領域１４１０は、色毎にｃ個のディスプレイ素子１４２０を具備する。例えば、図１１Ａに示されるように、下位領域１４１０は、ｃ＝３個の赤のディスプレイ素子、ｃ＝３個の緑のディスプレイ素子、そしてｃ＝３個の青のディスプレイ素子を具備する。下位領域１４１０は、図１０において１７行に配置されているが、その構成は、ここに記載の他の実施形態とも互換性がある。一般に、１８×１８アレイの下位領域１４１０は、色毎に（１８×１８×３）＋１＝９７３階調を与え、これは、全ビット深度１０（色毎に２１０＝１０２４階調）に対応する。
【００５５】
上記で導入された１８×１８アレイの下位領域から１０を超える全ビット深度を実現するために、追加の階調が利用出来るようにされなければならない。例えば、画素１４００において全ビット深度１３を実現するために、２１３／２１０＝８個の追加カラー階調が必要である。ある実施形態においては、これらの追加階調は、１個又は複数個の下位領域１４３０により与えられ、これは対応する下位領域１４１０を置き換える。図１０において、例えば、画素１４００は、１８行１８列（ｍ＝１８）の下位領域に分割され、このうち、１７行は下位領域１４１０を含み、１行は下位領域１４３０を含む。
【００５６】
具体例の画素１４００において、下位領域１４３０は、それぞれ１１個のディスプレイ素子に分割される。さらに詳しくは、１８個の下位領域１４３０は、それぞれ、ディスプレイ素子１４２０と同一寸法の２行のディスプレイ素子１４４０ａ及びディスプレイ素子１４２０より小さな９行のディスプレイ素子１４４０ｂ、を含む。このようにして、下位領域１４３０のそれぞれは、下位領域１４１０のそれぞれが有するよりも色毎に８個多いディスプレイ素子を有する。図１１Ｂの実施形態において、ディスプレイ素子１４４０ｂは、ディスプレイ素子１４４０ａ、１４２０の１/９の寸法である。従って、ディスプレイ素子１４４０ｂは、それぞれディスプレイ素子１４４０ａ、１４２０の強度の分割値の強度を有する。これらのより小さいディスプレイ素子１４４０ｂは、より小さいディスプレイ素子１４４０ｂがない場合に利用可能な各階調の間に、８個の追加階調を与える。このようにして、これらの追加のより小さなディスプレイ素子１４４０ｂを加えることにより、画素により与えられる階調数は、８倍に増加する。図１０に示されているディスプレイ素子１４４０ｂは、画素１４００の１個の行に沿って形成されるが、その他の実施形態においてディスプレイ素子１４４０ｂは、画素１４００全体に亘り分散されることが出来る。
【００５７】
画素１１００と画素１４００とが実質的に等しい寸法に作られる実施形態においては、図１１Ａと図１１Ｂのディスプレイ素子１４２０は、図８及び図９のディスプレイ素子１１２０より大きく、そしてそれ故、数が少ない。例えば、図１０の実施形態において、下位領域１４１０は、図７の下位領域１１１０より約８倍大きい（例えば、画素１１１０は522＝2,704個の下位領域を含むが、画素１４１０は182＝324個の下位領域を含む、従って画素１４１０の下位領域は、２，７０４／３２４＝８．３４倍だけ大きい）。画素１４００におけるディスプレイ・ドライバ信号のうち最も重要なビットを表示することは、このようにして、１６２個（182 / 2）の下位領域１４１０の作動を必要とするが、他方画素１１００におけるディスプレイ・ドライバ信号のうち最も重要なビットのディスプレイは、１３５２個（522 / 2）の下位領域１1１０の作動を必要とする。ディスプレイ・ドライバ信号の最も重要なビットに関係付けられた階調を作るために必要とされる下位領域の数のこの削減は、必要とされる配線の数の対応する削減を結果としてもたらす。従って、画素１４００は、画素１１００より少ない配線を有し、他方色毎に実質的に同じビット深度を与える。
【００５８】
ある実施形態において、図１０により模式的に示されているように、画素１４００は、行と列の等しい数ｍに形成される下位領域に更に分割される。図１０の実施形態において、画素１４００は、以下の式に従って下位領域に更に分割される：
ｍ２・ｃ＋１＝２ｐ，                                    （式４）
ここで、ｐは、所望の全ビット深度ｎより低い全ビット深度、例えば、ｐ＜ｎ、である。１つの実施形態において、ｐは、ｍ２個の実質的に等しい寸法に作られたディスプレイ素子を有する画素のビット深度を表す。このようにして、図７においては、例えば、ｐ＝ｎである。後に説明されるように、実質的に等しい寸法に作られたディスプレイ素子を有する画素の全ビット深度は、１個又は複数個のディスプレイ素子をより小さな追加ディスプレイ素子に更に細分化することにより、ｐからｎに増加される可能性がある。これらのより小さなディスプレイ素子は、より大きなディスプレイ素子によって利用可能な階調の間に、線型及び／又は非線型の増分を与えることにより画素の全ビット深度を増加させることが出来る。
【００５９】
１つの実施形態において、ｐの値は、個々の赤、緑、及び青のディスプレイ素子１４２０のそれぞれが、与えられた観察条件のセット及びディスプレイのダイナミック・レンジに対して、目に感じられないような空間周波数で分配されるように選ばれることが可能である。別の１つの実施形態においては、ｐは、画素が処理出来るように構成されている配線数に従って選択されることが可能である。それは、例えば、コスト及び／又は画素の寸法の因子により決定され得る。このようにして、ｐの値は、アプリケーション毎に変わり得る。ここで説明された具体例としての実施形態では、ｐ＝８である。しかしながら、ｐがｎ未満である限り、ｐは、２，３，４，５，６，７，８のような他の任意の値を取り得る。
【００６０】
上に記したように、より小さいディスプレイ素子１４４０ｂは、隣り合った複数の階調の間に２ｎ−ｐ個の階調増分を作り、その結果、画素１４００の階調数は、２ｐ・２ｎ−ｐ＝２ｎであり、全ビット深度ｎを与える。
【００６１】
具体例の画素１４００は、１つの行全体が下位領域１４３０の行を含むけれども、他の実施形態においては、異なる数の下位領域が画素中に含まれることが可能であり、下位領域１４３０が画素全体に亘り分散されることも出来る。付け加えると、ｐとｎの値に依存して、全ビット深度ｎ実現するために必要な追加分割の数は、調整されることが可能である。
【００６２】
ディスプレイ素子１４４０ｂを含む１個又は複数個の下位領域１４３０、及びディスプレイ素子１４２０を含む複数の下位領域１４１０を有するある実施形態において、画素１４００当りの配線数は、以下のように表されることが出来る：
［ｍ・ｃ・２］＋２ｎ−ｐ                                （式５）
換言すると、画素１４００に対する配線数は、ビット深度ｐを有する画素において使用される配線数、プラス、ディスプレイ素子１４４０ｂを駆動するために必要な２ｎ−ｐの追加配線に等しい。図１０の具体例の実施形態においては、配線数は、［１８・３・２］＋２（１３−１０）＝１１６である。比較のために、図７に示されている画素１１００は、同じ１３ビットのカラー深度を実現するために３１２配線を含んだ。
【００６３】
その他の実施形態において、下位領域は不均等に分割されることができて、非線型な寸法に作られたディスプレイ素子１４４０ｂを形成し、従って作動されるディスプレイ素子１４４０ｂの寸法に応じて異なる水準の色変化を提供する。このような実施形態においては、ディスプレイ素子１４４０ｂは、一般的にガンマと呼ばれるような、あるディスプレイ応答プロファイルを近似するために使用されることが可能である。
【００６４】
その他の実施形態においては、ディスプレイ素子１４４０ｂのような、より小さなディスプレイ素子は、図１０及び図１１Ｂに参照して上記に説明したものとは別の方法で形成されることが可能である。例えば、１個又は複数個のディスプレイ素子の開口部は、当業者には明白な黒マスク又はその他の適用出来る方法を使用して縮小されることが可能で、より小さな線型又は非線型ディスプレイ素子を形成する。１つの実施形態において、２ｎ−ｐ個のディスプレイ素子の開口部は、所望の全ビット深度を実現するために縮小されることが出来る。この実施形態においては、縮小された開口部を持つディスプレイ素子の数は、全ディスプレイ素子数の小さな割合であるに過ぎず、それ故に、画素の全開口部の縮小は、一般にさほど重大ではない。
【００６５】
図１２は、所望の全ビット深度を削減された配線数で実現するために実施されることが可能な別の１つの具体例の下位領域アーキテクチャを説明する図である。図１２の実施形態において、画素１６００は、ドライブ信号の最も重要なビット、例えば、画素１６００の全開口部の実質的な部分を占めるもの、に対応する下位領域１６１０のアレイに分割される。ある実施形態においては、下位領域１６１０のアレイは、画素１６００の全開口部の約９０％超を占める。ある他の実施形態においては、下位領域１６１０のアレイは、画素１６００の全開口部の約９８％超を占める。ある他の実施形態においては、下位領域１６１０のアレイによって占められる画素１６００の全開口部の割合は、約８５％と約１００％の間の範囲にある。以下に説明するように、これらの下位領域１６１０は、これらの重要な信号ビットに対応する開口部の損失が一般に大変小さくなるように分配される。ドライブ信号の残りの部分、すなわち重要性の劣るビットは、より小さなディスプレイ素子１６３６を駆動するために使用される。ディスプレイ素子１６３６の削減された寸法のために、ディスプレイ素子１６３６の与えられた面積に対して、同面積の寸法に作られたより大きな下位領域１６１０に対するものよりも、より多くの配線が必要である。従って、ディスプレイ素子１６３６は、一般に、重要性の劣る信号部分に関連する開口部のより大きな割合の損失を示す。これらの重要性の劣るディスプレイ信号のビットは、画素１１００のきわめて少ない部分にしか関係しない（例えば、１０％以下）ので、この損失は重大ではない。１つの実施例においては、画素１６００は次式に従って更に下位領域に細分される：
Ｎ・Ｍ＝２Ｋ＋２−４                                    （式６）
ここで、整数Ｎは、画素１６００の１行中の下位領域１６１０の数であり、整数Ｍは、画素１６００の１列中の下位領域１６１０の数であり、そして整数Ｋは、“重要ビット”と指定される信号のビット数である。ドライブ信号のこれらのＫビットは、画素１６００において最も重要であると考えられるディスプレイ素子を駆動し、それらは、一般に最も頻繁に使用される階調又は色調を生成するより大きなディスプレイ素子である。ドライブ信号の残りのビットは、画素１６００の残りの部分に見合うディスプレイ素子を駆動する。この残りの部分のディスプレイ素子は、それらの実効的な開口部を縮小することにより寸法を決められることが出来る。このようにして、これらのより小さな開口部のディスプレイ素子は、適切な２値重みを表現出来る。そして、それらの比較的小さな開口部ゆえに、それらが消費する面積は、相対的に取るに足りない。１つの実施形態では、重要性の劣るビットにより駆動されるディスプレイ素子は、図１２に模式的に示されるように画素を４象限に分割する十字形領域に配置される。
【００６６】
図７の画素１１００においては、例えば、ディスプレイ・ドライバ信号の最も重要なビットは、等しい寸法に作られた下位領域１１１０の半数をスイッチすることに対応することが出来る。単純な２値グリッドの下位領域１１１０の半数をスイッチすることは、このような画素アーキテクチャにおける対応する半数の配線から信号を必要とする。かくして、ディスプレイ・ドライバ信号の最も重要なビットに関係する下位領域の数を削減することは、配線数が削減されることを可能に出来る。ある複数の画素アーキテクチャは、制御信号ビットの最も重要でないものから最も重要なものまで出力を作るために幾何学的に増大する面積を有する下位領域を使用する。このアーキテクチャは、実質的に配線数を削減出来る。しかしながら、上述の説明のように、このようなディスプレイにおける大きな下位領域は、例えば、大きな下位領域が画素内で観察者の目に見える、大面積ディスプレイにおいてディスプレイ・アーティファクトを作ることがある。
【００６７】
図１２の具体例としての実施形態において、画素１６００は全ビット深度１３を与え、他方ディスプレイ・ドライバ信号のための配線数を１３ビット画素１１００に関して上述した値から削減する。全ビット深度１３を実現するために、ドライバ信号は、１３ビットを具備し、複数の重要なビットと複数の重要性の劣るビットを含む。具体例の画素１６００は、Ｎ＝１８、Ｍ＝１４、及びＫ＝６になるように分割され、その結果、画素は、２５２個（１８・１４＝２５２）の下位領域１６１０を含み、そしてドライバ信号は、重要な６ビットと重要性の劣る７ビットを含む。当業者は、この行と列の数が具体例であり、そして、他の実施形態において、行と列の数は、上述のように変化し得ることを理解する。この実施形態における２５２個の下位領域１６１０のうち、１２８個の下位領域（“ビット１”とラベルされる）は、最も重要なドライバ信号ビットにより作動されるように形成され、６４個の下位領域（“ビット２”とラベルされる）は、２番目に重要なビットにより作動されるように形成され、３２個の下位領域（“ビット３”とラベルされる）は、３番目に重要なビットにより作動されるように形成され、１６個の下位領域（“ビット４”とラベルされる）は、４番目に重要なビットにより作動されるように形成され、８個の下位領域（“ビット５”とラベルされる）は、５番目に重要なビットにより作動されるように形成され、４個の下位領域（“ビット６”とラベルされる）は、６番目に重要なビットにより作動されるように形成される。
【００６８】
カラー・ディスプレイに関して、各下位領域１６１０は、各原色に対するディスプレイ素子に更に分割されることが出来る。例えば、ある実施形態は、図８に表わされているような千鳥配置配列を使用出来る。図１２の具体例の実施形態においては、下位領域１６１０は、図７の実施形態の下位領域の約１０倍の大きさである。ディスプレイ・ドライバ信号の最も重要なビットを表示するために、このようにして、図７の実施形態における１３５２個の下位領域１１１０を作動するよりは、１２８個だけの下位領域１６１０の作動を必要とする。
【００６９】
図１２に表される実施形態において、下位領域の行列レイアウトは、十字領域１６３２により分離される４象限１６３０に分割される。十字領域は、下位領域１６３４に更に分割されることが出来る。（１３ビットカラー深度の実施形態の中で）残る７個の“重要性の劣るビット”は、下位領域１６３４中のディスプレイ素子を駆動するために使用される。ある実施形態においては、小さな中央下位領域１６３６は、３２個の下位領域１６３２をそのままにして、使用されないで残されることがあり得る。ある実施形態においては、第１の重要性の劣るビット、例えばビット７、は、１１個のこれらの小下位領域１６３４を駆動するために使用されることが出来、ビット８は、７個の下位領域１６３４を駆動するために使用されることが出来、ビット９は、４個の下位領域１６３４を駆動するために使用されることが出来、そしてビット１０は、２個の下位領域１６３４を駆動するために使用されることが出来る。ある実施形態においては、ビット１１，１２，及び１３は、それぞれが各１個の下位領域１６３４を駆動するために使用される。このようにして、３２個の照準用十字線形下位領域１６３４のうち２７個は、重要性の劣るビットにより駆動される。これらの“重要性の劣るビット”は、全ての照準用十字線形下位領域１６３４を埋めるのではないので、これらの正確な寸法は、厳密な２値重み付けを実現するために調整されることが出来る。これらの使用されないそして一部使用される下位領域１６３４の全開口部に及ぼす影響は、約０．１％であり、そのため一般に取るに足りない。しかしながら、下位領域配置の単純化、例えば、重要性の劣るビットに関連する下位領域１６３４を１個の行及び／又は列にグループ化することは、配線数のいっそうの削減を可能にする。他の実施形態においては、下位領域１６３４の寸法は、多様な線型及び非線型グラデーションを実現するために調整されることが可能である。加えるに、その他の実施形態は、より多くの又はより少ない下位領域１６３４を含むことが出来て、下位領域１６３４は、他の方法で画素全体に亘って分散されることが可能である。
【００７０】
図１２に示されている画素１６００に対する配線数は、以下のように特徴付けられることが出来る：
Ｎ＋［Ｍ・ｃ］＋１＋３                                  （式７）
ここで、Ｎは、各水平下位画素に対する配線を表し、Ｍ・ｃは、各垂直下位画素の各色に対する配線を表し、付加数１は、水平十字線の配線を表し、そして付加数３は、垂直十字線の配線を表す。このようにして、特に上述した実施形態に関して、全配線数は、１４＋（１８・３）＋１＋３＝７２である。この値は、図７に示された同じ１３ビット深度の実施形態において使用される３１２と比較すると大変好ましい。
【００７１】
“最も重要なビット”により駆動される画素が、相対的に大きくしておかれることが出来るので、この画素アーキテクチャの実施形態は、粗設計則（crude design rule）を用いて処理する場合に、高い開口比を有することが出来る。その上、例えば広告板のような大ディスプレイにおけるような、大きな画素を使用することに関連するアーティファクトは、各“最も重要な”ビットに割り当てられた下位領域１６１０の４分の１を画素１６００の４象限１６３０のそれぞれにわたって分配することにより最小にされることが出来る。これは、観察者により感知される出力エネルギーが画素１６００の全面から来るように見えるようにさせ、そして、表示された映像中のアーティファクト又はノイズのように感じられ得る、これらの下位領域１６１０からの孤立した明点を見分ける観察者の能力を制限する。
【００７２】
図１３Ａ及び１３Ｂは、ディスプレイ装置２０４０の実施形態を説明するシステム・ブロック図である。ディスプレイ装置２０４０は、例えば、セルラ又は携帯電話機である可能性がある。しかしながら、ディスプレイ装置２０４０の同じ構成要素又はそのわずかな変形が、しかも、テレビ及び携帯型メディア・プレーヤのような種々のタイプのディスプレイ装置を説明する。
【００７３】
ディスプレイ装置２０４０は、ハウジング２０４１、ディスプレイ２０３０、アンテナ２０４３、スピーカ２０４５、入力装置２０４８、及びマイクロフォン２０４６を含む。ハウジング２０４１は、一般に当業者に周知の各種の製造技術のいずれかから形成され、射出成型、及び真空成形を含む。その上、ハウジング２０４１は、プラスチック、金属、ガラス、ゴム、及びセラミックス、又はこれらの組み合わせを含むが、限定されない、いずれかの種々の材料から作られることが出来る。１つの実施形態では、ハウジング２０４１は、除去可能な部分（図示されず）を含み、異なる色、若しくは異なるロゴ、絵柄、又はシンボルを含むその他の取り外し可能な部分と取り替えられることが出来る。
【００７４】
具体例のディスプレイ装置２０４０のディスプレイ２０３０は、ここに説明されたように、双安定ディスプレイを含むいずれかの種々のディスプレイであることが出来る。その他の実施形態では、当業者に周知であるように、ディスプレイ２０３０は、フラット−パネル・ディスプレイ、例えば、上記に説明されたような、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤ、又はＴＦＴ  ＬＣＤ、若しくは非フラット−パネル・ディスプレイ、例えば、ＣＲＴ又はその他の真空管装置、を含む。しかしながら、本実施形態を説明する目的に対して、ディスプレイ２０３０は、ここに説明されたように、光干渉変調器ディスプレイを含む。
【００７５】
具体例のディスプレイ装置２０４０の１つの実施形態の構成要素が、図１３Ｂに模式的に図示される。図示された具体例のディスプレイ装置２０４０は、ハウジング２０４１を含み、少なくとも部分的にその中に納められた増設の構成要素を含むことが出来る。例えば、１つの実施形態では、具体例のディスプレイ装置２０４０は、トランシーバ２０４７に接続されたアンテナ２０４３を含むネットワーク・インターフェース２０２７を含む。トランシーバ２０４７は、プロセッサ２０２１に接続され、プロセッサ２０２１は調整ハードウェア２０５２に接続される。調整ハードウェア２０５２は、信号を調整する（例えば、信号をフィルタする）ために構成されることが出来る。調整ハードウェア２０５２は、スピーカ２０４５及びマイクロフォン２０４６に接続される。プロセッサ２０２１も、入力装置２０４８及びドライバ・コントローラ２０２９に接続される。ドライバ・コントローラ２０２９は、フレーム・バッファ２０２８に及びアレイ・ドライバ２０２２に接続される。アレイ・ドライバ２０２２は、順番にディスプレイ・アレイ２０３０に接続される。電源２０５０は、固有の具体例のディスプレイ装置２０４０設計により必要とされるように全ての構成要素に電力を供給する。
【００７６】
ネットワーク・インターフェース２０２７は、アンテナ２０４３及びトランシーバ２０４７を含み、その結果、具体例のディスプレイ装置２０４０は、ネットワークを介して１又はそれより多くの装置と通信出来る。１つの実施形態では、ネットワーク・インターフェース２０２７は、しかも、プロセッサ２０２１の要求を軽減させるためにある種の処理能力を持つことが出来る。アンテナ２０４３は、信号を送信し受信するための当業者に公知にいずれかのアンテナである。１つの実施形態では、アンテナは、ＩＥＥＥ８０２．１１（ａ），（ｂ），又は（ｇ）を含む、ＩＥＥＥ８０２．１１規格に従ってＲＦ信号を送信し、受信する。他の１つの実施形態では、アンテナは、ブルートゥース（BLUETOOTH）規格に従ってＲＦ信号を送信し、受信する。セルラ電話機の場合には、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ若しくは無線セル電話ネットワークの内部で通信するために使用されるその他の公知の信号を受信するように設計される。トランシーバ２０４７は、アンテナ２０４３から受信された信号を事前処理し、その結果、信号がプロセッサ２０２１によって受信され、更に操作されることが出来る。トランシーバ２０４７は、しかも、プロセッサ２０２１から受信された信号を処理し、その結果、信号はアンテナ２０４３を介して具体例のディスプレイ装置２０４０から送信されることが出来る。
【００７７】
代わりの実施形態では、トランシーバ２０４７は、受信機によって置き換えられることがある。しかも他の１つの代わりの実施形態では、ネットワーク・インターフェース２０２７は、画像ソースによって置き換えられることが出来る。画像ソースは、プロセッサ２０２１に送られるように画像データを記憶出来る、又は発生出来る。例えば、画像ソースは、ディジタル・ビデオ・ディスク（digital video disc）（ＤＶＤ）又は画像データを含むハード−ディスク・ドライブ、若しくは画像データを発生するソフトウェア・モジュールであることが出来る。
【００７８】
プロセッサ２０２１は、一般に具体例のディスプレイ装置２０４０の総合的な動作を制御する。プロセッサ２０２１は、ネットワーク・インターフェース２０２７又は画像ソースからの圧縮された画像データのような、データを受信し、そしてデータを生の画像データに、若しくは生の画像データに容易に処理されるフォーマットに処理する。プロセッサ２０２１は、それから、処理されたデータをドライバ・コントローラ２０２９へ、又は記憶のためにフレーム・バッファ２０２８へ送る。生のデータは、一般的に、画像の内部でのそれぞれの位置における画像特性を識別する情報を呼ぶ。例えば、そのような画像特性は、色彩、彩度、及びグレー・スケール・レベルを含むことが出来る。
【００７９】
１つの実施形態では、プロセッサ２０２１は、マイクロコントローラ、ＣＰＵ、又は論理ユニットを含み、具体例のディスプレイ装置２０４０の動作を制御する。調整ハードウェア２０５２は、一般に、スピーカ２０４５に信号を送信するために、そして、マイクロフォン２０４６から信号を受信するために、増幅器及びフィルタを含む。調整ハードウェア２０５２は、具体例のディスプレイ装置２０４０内部の独立した構成要素であることが出来る、若しくは、プロセッサ２０２１又はその他の構成素子の内部に組み込まれることが出来る。
【００８０】
ドライバ・コントローラ２０２９は、プロセッサ２０２１により発生された生の画像データをプロセッサ２０２１から直接又はフレーム・バッファ２０２８からのいずれかで取得し、そしてアレイ・ドライバ２０２２への高速送信に適切であるように生の画像データを再フォーマット化する。具体的には、ドライバ・コントローラ２０２９は、生の画像データをラスタ状のフォーマットを有するデータ・フローに再フォーマット化する、その結果、データ・フローは、ディスプレイ・アレイ２０３０全体をスキャニングするために適した時間の順番を有する。それから、ドライバ・コントローラ２０２９は、フォーマット化された情報をアレイ・ドライバ２０２２へ送る。ＬＣＤコントローラのような、ドライバ・コントローラ２０２９が独立型の集積回路（Integrated Circuit）（ＩＣ）としてプロセッサ２０２１にしばしば関連付けられるけれども、そのようなコントローラは、複数の方法で与えられることが出来る。これらは、ハードウェアとしてプロセッサ２０２１に搭載される、ソフトウェアとしてプロセッサ２０２１に搭載される、若しくはアレイ・ドライバ２０２２を有するハードウェアに完全に統合されることが出来る。
【００８１】
一般的に、アレイ・ドライバ２０２２は、フォーマット化された情報をドライバ・コントローラ２０２９から受信し、そしてビデオ・データをウェーブフォームの並列セットに再フォーマット化する。ウェーブフォームの並列セットは、ディスプレイのｘ−ｙ行列の画素から来る数百そして時には数千の配線に毎秒複数回適用される。
【００８２】
１つの実施形態では、ドライバ・コントローラ２０２９、アレイ・ドライバ２０２２、及びディスプレイ・アレイ２０３０は、ここに説明されたいずれのタイプのディスプレイに対しても適切である。例えば、１つの実施形態では、ドライバ・コントローラ２０２９は、従来型のディスプレイ・コントローラ又は双安定ディスプレイ・コントローラ（例えば、光干渉変調器コントローラ）である。他の１つの実施形態では、アレイ・ドライバ２０２２は、従来型のドライバ又は双安定ディスプレイ・ドライバ（例えば、光干渉変調器ディスプレイ）である。１つの実施形態では、ドライバ・コントローラ２０２９は、アレイ・ドライバ２０２２と統合される。そのような実施形態は、セルラ電話機、時計、及びその他の小面積ディスプレイのような高度に集積されたシステムにおいて一般的である。更に他の１つの実施形態では、ディスプレイ・アレイ２０３０は、典型的なディスプレイ・アレイ又は双安定ディスプレイ・アレイ（例えば、光干渉変調器のアレイを含むディスプレイ）である。
【００８３】
入力装置２０４８は、ユーザが具体例のディスプレイ装置２０４０の動作を制御することを可能にする。１つの実施形態では、入力装置２０４８は、クワーティ（QWERTY）キーボード又は電話キーパッドのようなキーパッド、ボタン、スイッチ、接触感応スクリーン、感圧又は感熱膜を含む。１つの実施形態では、マイクロフォン２０４６が、具体例のディスプレイ装置２０４０のための入力装置である。マイクロフォン２０４６が装置にデータを入力するために使用される場合に、音声命令は、具体例のディスプレイ装置２０４０の動作を制御するためにユーザによって与えられることが出来る。
【００８４】
電源２０５０は、この技術において周知であるような各種のエネルギー蓄積装置を含むことが出来る。例えば、１つの実施形態では、電源２０５０は、ニッケル−カドミウム電池又はリチウム・イオン電池のような、充電可能な電池である。他の１つの実施形態では、電源２０５０は、回復可能なエネルギー源、キャパシタ、又は太陽電池、プラスチック太陽電池、及びソーラー−セル塗料を含む、である。他の１つの実施形態では、電源２０５０は、壁のコンセントから電力を受け取るように構成される。
【００８５】
いくつかの方法では、制御のプログラム可能性は、上記に説明されたように、電子ディスプレイ・システム中の複数の場所に置かれることが出来るドライバ・コントローラ中に常駐する。複数の場合では、制御のプログラム可能性は、アレイ・ドライバ２０２２中に常駐する。上記に説明された最適化が、任意の数のハードウェア及び／又はソフトウェア構成要素において及び種々の構成において実施されることが出来ることを、当業者は、認識する。
【００８６】
上記の詳細な説明は、種々の実施形態に適用されたものとして本発明の新規な特徴を示し、説明し、そして指摘してきているが、説明された装置又はプロセスの形式及び詳細の種々の省略、置き換え、及び変更が、本発明の精神から逸脱することなく当業者により行い得ることが、理解される。理解されるように、本発明は、複数の特徴がその他のものから別々に使用される又は実行されることが出来るので、ここに説明された特徴及び利点の全部を提供しない形式の範囲内で具体化されることが出来る。
【図面の簡単な説明】
【００８７】
【図１】図１は、干渉変調器ディスプレイの１実施形態の一部分を図示する等測図であり、そこでは、第１の干渉変調器の可動反射層は、リリースされた位置にあり、第２の干渉変調器の可動反射層は、アクチュエートされた位置にある。
【図２】図２は、３×３干渉変調器ディスプレイを組み込んでいる電子装置の１実施形態を説明するシステム・ブロック図である。
【図３】図３は、図１の干渉変調器の１つの具体例の実施形態に関する可動鏡位置対印加電圧の図である。
【図４】図４は、干渉変調器ディスプレイを駆動するために使用されることが出来る行及び列電圧のセットの説明図である。
【図５Ａ】図５Ａは、図２の３×３干渉変調器ディスプレイにおけるディスプレイ・データの１つの具体例のフレームを図示する。
【図５Ｂ】図５Ｂは、図５Ａのフレームを書き込むために使用されることが出来る行及び列信号に関する１つの具体例としてのタイミング図を図示する。
【図６Ａ】図６Ａは、図１の装置の断面図である。
【図６Ｂ】図６Ｂは、干渉変調器の代わりの実施形態の断面図である。
【図６Ｃ】図６Ｃは、干渉変調器の他の１つの代わりの実施形態の断面図である。
【図７】図７は複数の下位領域を含む画素の一実施形態を模式的に示す略図である。
【図８】図８は図７の典型的な下位領域を模式的に示す略図であり、この下位領域は千鳥配置のＲＧＢ構造を有する。
【図９】図９は図７の典型的な下位領域を模式的に示す略図であり、この下位領域は縞状のＲＧＢ構造を有する。
【図１０】図１０は１８×１８配列の下位領域を具備する画素の別の実施形態を模式的に示す略図である。
【図１１Ａ】図１１Ａは図１０に示される画素の１つの下位領域の一実施形態を模式的に表す拡大図である。
【図１１Ｂ】図１１Ｂは図１０に示される画素の別の１つの細分された下位領域の一実施形態を模式的に表す拡大図である。
【図１２】図１２は削減された数の配線を有する画素の下位領域構造の別の実施形態を模式的に示す。
【図１３Ａ】図１３Ａは、複数の干渉変調器を具備する視覚ディスプレイ装置の１実施形態を説明するシステム・ブロック図である。
【図１３Ｂ】図１３Ｂは、複数の干渉変調器を具備する視覚ディスプレイ装置の１実施形態を説明するシステム・ブロック図である。
【符号の説明】
【００８８】
１２…干渉変調器，１４…可動反射層（可動鏡），１６…固定反射層（固定鏡），１８…支柱，１９…キャビティ，２０…透明基板，１１００…画素、１１１０…下位領域、１１２０…ディスプレイ素子、１４００…画素、１４１０…第１グループの下位領域、１４２０…ディスプレイ素子、１４３０…第２グループの下位領域、１４４０Ａ…ディスプレイ素子、１４４０Ｂ…より小さいディスプレイ素子、１６００…画素、１６１０…下位領域、１６３０…４象限、１６３２…十字領域、１６３４…下位領域、１６３６…より小さなディスプレイ素子、２０４０…ディスプレイ装置、２０４１…ハウジング。
【図１】
2006099066.tif 000003
【図２】
2006099066.tif 000004
【図３】
2006099066.tif 000005
【図４】
2006099066.tif 000006
【図５Ａ】
2006099066.tif 000007
【図５Ｂ】
2006099066.tif 000008
【図６Ａ】
2006099066.tif 000009
【図６Ｂ】
2006099066.tif 000010
【図６Ｃ】
2006099066.tif 000011
【図７】
2006099066.tif 000012
【図８】
2006099066.tif 000013
【図９】
2006099066.tif 000014
【図１０】
2006099066.tif 000015
【図１１Ａ】
2006099066.tif 000016
【図１１Ｂ】
2006099066.tif 000017
【図１２】
2006099066.tif 000018
【図１３Ａ】
2006099066.tif 000019
【図１３Ｂ】
2006099066.tif 000020
【外国語明細書】
2006099066000001.pdf