(57)【要約】【課題】  回路規模の増加を抑えつつ、光パケットのアドレス処理を高速に行なうことができるアドレス判定回路および光通信システムを実現することにある。【解決手段】  本発明は、あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットのアドレス判定を行なうアドレス判定回路およびこの光パケットを伝送する光通信システムに改良を加えたものである。本回路は、光パケットを複数に分岐する光分岐手段と、この光分岐手段で分岐された光パケットの少なくとも一つを遅延させる遅延手段と、分岐された各光パケットのビット値を判定するビット判定手段と、このビット判定手段の判定結果を論理演算する論理演算手段とを設け、遅延手段は、アドレスが割り当てられたビットと所定のビット値を持つビットとが同期して論理演算手段にて論理演算されるにように分岐された光パケットを遅延させることを特徴とするものである。【選択図】                    図１
2006157202.tif 000002
【特許請求の範囲】
【請求項１】
あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットのアドレス判定を行なうアドレス判定回路において、
前記光パケットを複数に分岐する光分岐手段と、
この光分岐手段で分岐された光パケットの少なくとも一つを遅延させる遅延手段と、
前記分岐された各光パケットのビット値を判定するビット判定手段と、
このビット判定手段の判定結果を論理演算する論理演算手段と
を設け、前記遅延手段は、前記アドレスが割り当てられたビットと所定のビット値を持つビットとが同期して前記論理演算手段にて論理演算されるにように前記分岐された光パケットを遅延させることを特徴とするアドレス判定回路。
【請求項２】
光分岐手段は、多段に設けられ、
遅延手段は、前段の光分岐手段と後段の光分岐手段との間に設けられることを特徴とする請求項１記載のアドレス判定回路。
【請求項３】
遅延手段は、
前記前段の光分岐手段と前記後段の光分岐手段との間に設けられ、遅延量が固定の固定遅延手段と、
前記後段の光分岐手段と前記ビット判定回路との間に設けられ、遅延量が可変の可変遅延手段と
を有することを特徴とする請求項２記載のアドレス判定回路。
【請求項４】
遅延手段は、光ファイバであることを特徴とする請求項１〜３のいずれかに記載のアドレス判定回路。
【請求項５】
遅延手段は、前記アドレスが割り当てられたビットと光パケットの先頭ビットとが同期して前記論理演算手段に入力されるように前記分岐された光パケットを遅延させることを特徴とする請求項１〜４のいずれかに記載のアドレス判定回路。
【請求項６】
あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットを、リング型ネットワークで伝送する光通信システムにおいて、
前記リング型ネットワーク上に設けられ、請求項１〜５のいずれかに記載のアドレス判定回路を具備し、このアドレス判定回路のアドレス判定結果により光パケットの転送先を決定する中継器を設けることを特徴とする光通信システム。
【請求項７】
前記中継器に接続され、前記アドレスが割り当てられるネットワークを有し、
前記中継器は、前段の中継器からの光パケットのあて先アドレスのアドレス判定を行い、自機器に接続されるネットワークに割り振られたアドレスに該当する場合は、前記前段からの光パケットを自機器に接続されるネットワークに転送し、該当しない場合は後段の中継器に転送することを特徴とする請求項６記載の光通信システム。
【請求項８】
前記中継器は、前段の中継器からの光パケットの前記送信元アドレスのアドレス判定を行い、自機器に接続されるネットワークに割り振られたアドレスに該当する場合は、前記前段からの光パケットを取り込んで自機器に接続されるネットワークに転送し、該当しない場合は後段の中継器に転送することを特徴とする請求項７記載の光通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットのアドレス判定を行なうアドレス判定回路およびこの光パケットを伝送する光通信システムに関するものであり、詳しくは、回路規模の増加を抑えつつ、光パケットのアドレス処理を高速に行なうことができるアドレス判定回路および光通信システムに関するものである。
【背景技術】
【０００２】
近年、光信号によってデータ通信を行なう光通信システムが普及している。このような光通信システムにおいて、電気信号によるデータ通信と同様に、パケット通信が行なわれつつある。データ通信におけるパケット通信とは、データをパケットと呼ばれる小さい塊に別けて送受信を行なう通信のことであり、パケットの経路制御が非常に重要になっている。
【０００３】
図１１は、従来の光通信システムの構成を示した図である（例えば、特許文献１、特許文献２参照）。図１１において、光パケット１が、光伝送路１００（例えば、光ファイバ等の光導波路）によって伝送され、中継器１０（１）に入力される。そして、中継器１０（１）が、光パケット１のヘッダ部に含まれる送信先アドレス（あて先アドレスとも呼ばれる）、送信元アドレスを参照して、光パケット１を伝送する経路を選択する。例えば、光伝送路１０１を選択し後段の中継器１０（２）に出力する。または、光伝送路１０２を選択し後段の中継器１０（３）に出力する。図１１中では、光パケット２が、光伝送路１０２によって中継器１０（３）に伝送される例を図示している。このように光パケット１、２の行き先制御、すなわち経路のスイッチングを行なう中継器１０（１）〜１０（３）は、ネットワークスイッチとも呼ばれる。
【０００４】
続いて、中継器１０（１）〜１（３）を説明する。図１２は、従来の中継器の構成を示した図である（例えば、特許文献２参照）。一例として、光伝送路１００〜１０２が接続されている図１１の中継器１０（１）で説明する。図１２において、光ポート１１は、複数設けられ、光伝送路１００〜１０２が接続される。パケット処理手段１２は、各光ポート１１と相互に接続される。記憶領域（例えば、ＲＡＭ）１３は、パケット処理手段１２と相互に接続される。
【０００５】
図１２に示す中継器１０（１）の動作を説明する。光伝送路１００から光パケット１が光ポート１１に入力される。光ポート１１が、受信した光信号の光パケット１を電気信号のパケットに変換し、パケット処理手段１２に出力する。そして、パケット処理手段１２が、電気信号に変換されたパケットのヘッダ部に含まれるあて先アドレスおよび必要に応じて送信元アドレスに基づいて、転送先である光ポート１１を判断する。なお、パケット処理手段１２は、一旦記憶領域１３にパケットを格納してから、再度読み出し光ポート１１の選択を行なう場合や、記憶領域１３に格納することなく直接光ポート１１に転送する場合もある。例えば、光伝送路１０２が接続される光ポート１１を選択し、この光ポート１１に電気信号のパケットを出力する。さらに、光ポート１１が、電気信号のパケットを光信号の光パケット１に変換し、光伝送路１０２に光パケット１を出力する。このようにして、光パケット１、２は、中継器１０（１）によって選択された光伝送路１００〜１０２へと転送される。
【０００６】
【特許文献１】特開２００３−６９４９５号公報
【特許文献２】特開２００４−１２０６９６号公報（段落番号０００８−００１６、第８図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような中継器１０（１）〜１０（３）の転送能力は、光パケット１、２内のあて先アドレス等を読み出し、あて先アドレス等から転送先の光ポート１１すなわち光伝送路１０１〜１０２の経路選択の決定にかかる時間に大きく支配されるが、特に送信先アドレスや送信元アドレスのアドレス判定を行なうアドレス処理の処理速度が非常に重要である。
【０００８】
しかしながら、従来の中継器１０（１）〜１０（３）は、パケット処理手段１２、記憶領域１３が電気処理によってパケット処理を行うため、光ポート１１にて光信号から電気信号への変換と電気信号から光信号への変換とが必須であった。
【０００９】
一般的に、アドレス処理を行なう場合、光通信の伝送速度と比較すると、電気処理できる速度は大幅に低速になってしまう。そして、上述したように光信号である光パケット１、２を電気信号に変換して電気処理するので遅延が発生してしまう。従って、光パケット１、２が複数の中継器１０（１）〜１０（３）を通過する場合、中継器１０（１）〜１０（３）ごとに遅延が発生し、中継にかかる時間が長くなり、大きな遅延が発生してしまうという問題があった。
【００１０】
もちろん光通信の伝送速度に追従できるように、電気処理速度を向上させることも可能だが、電気処理を行う回路や機材が著しく大規模化し実用化するのが非常に困難である。
【００１１】
一方、光信号を電気信号に変換せずに、光信号の光パケット１、２のままにアドレス認識する試みが行なわれている（例えば、特許文献１参照）。しかしながら、回路規模が大規模化するなどの障害があり、現状実用化するのが困難な状態である。
【００１２】
そこで本発明の目的は、回路規模の増加を抑えつつ、光パケットのアドレス処理を高速に行なうことができるアドレス判定回路および光通信システムを実現することにある。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、
あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットのアドレス判定を行なうアドレス判定回路において、
前記光パケットを複数に分岐する光分岐手段と、
この光分岐手段で分岐された光パケットの少なくとも一つを遅延させる遅延手段と、
前記分岐された各光パケットのビット値を判定するビット判定手段と、
このビット判定手段の判定結果を論理演算する論理演算手段と
を設け、前記遅延手段は、前記アドレスが割り当てられたビットと所定のビット値を持つビットとが同期して前記論理演算手段にて論理演算されるにように前記分岐された光パケットを遅延させることを特徴とするものである。
【００１４】
請求項２記載の発明は、請求項１記載の発明において、
光分岐手段は、多段に設けられ、
遅延手段は、前段の光分岐手段と後段の光分岐手段との間に設けられることを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
遅延手段は、
前記前段の光分岐手段と前記後段の光分岐手段との間に設けられ、遅延量が固定の固定遅延手段と、
前記後段の光分岐手段と前記ビット判定回路との間に設けられ、遅延量が可変の可変遅延手段と
を有することを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
遅延手段は、光ファイバであることを特徴とするものである。
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
遅延手段は、前記アドレスが割り当てられたビットと光パケットの先頭ビットとが同期して前記論理演算手段に入力されるように前記分岐された光パケットを遅延させることを特徴とするものである。
【００１５】
請求項６記載の発明は、
あて先アドレスと送信元アドレスとがビット単位で割り当てられた光パケットを、リング型ネットワークで伝送する光通信システムにおいて、
前記リング型ネットワーク上に設けられ、請求項１〜５のいずれかに記載のアドレス判定回路を具備し、このアドレス判定回路のアドレス判定結果により光パケットの転送先を決定する中継器を設けることを特徴とするものである。
請求項７記載の発明は、請求項６記載の発明において、
前記中継器に接続され、前記アドレスが割り当てられるネットワークを有し、
前記中継器は、前段の中継器からの光パケットのあて先アドレスのアドレス判定を行い、自機器に接続されるネットワークに割り振られたアドレスに該当する場合は、前記前段からの光パケットを自機器に接続されるネットワークに転送し、該当しない場合は後段の中継器に転送することを特徴とするものである。
請求項８記載の発明は、請求項７記載の発明において、
前記中継器は、前段の中継器からの光パケットの前記送信元アドレスのアドレス判定を行い、自機器に接続されるネットワークに割り振られたアドレスに該当する場合は、前記前段からの光パケットを取り込んで自機器に接続されるネットワークに転送し、該当しない場合は後段の中継器に転送することを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、以下のような効果がある。
請求項１〜５によれば、光分岐手段が光パケットを分岐して複製し、遅延手段が光パケットを遅延する。そして、分岐された光パケットのそれぞれ異なるビット、つまり、所定の値を有するビット、アドレス判定を行なうビットが、ビット判定回路に同時に入力され、論理演算手段が同期をとって各ビットの論理演算を行いアドレス判定を行なう。これにより、アドレス判定を全て電気処理で行なう必要が無く、さらにあて先アドレス，送信元アドレスに関連する全ビットを読み込んでアドレス処理する必要がない。従って、回路規模の増加を抑えつつ、光パケットのアドレス処理を高速に行なうことができる
【００１７】
請求項２、３によれば、遅延手段が、前段の光分岐手段と後段の光分岐手段との間に設けられ、ビット判定回路に入力される光パケットを一括して遅延させる。これにより、ビット判定回路の前段に遅延手段をそれぞれ設ける場合よりも、遅延手段の小型化を図ることができると共にコストを抑えることができる。
【００１８】
請求項６〜８によれば、請求項１〜５のいずれかに記載のアドレス判定回路が、あて先アドレス、送信元アドレスのビット単位で高速にアドレス判定を行う。そして、その結果によって、アドレス判定回路を有する中継器が光パケットの転送先を決定する。これにより、光パケットが複数の中継器を通過する場合であっても、各中継器６０ごとの遅延を抑えることができる。従って、光パケットの転送を高速に行なうことができる。
【００１９】
請求項８によれば、中継器が、前段の中継器からの光パケットの送信元アドレスのアドレス判定を行い、自機器に接続されるネットワークに割り振られたアドレスに該当する場合にはこの光パケットを取り込む。これにより、不要な光パケットがリング型ネットワーク内を巡回することを防ぐことができる。従って、効率よく光パケットを転送することができる。
【発明を実施するための最良の形態】
【００２０】
以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例（アドレス判定回路）を示した構成図である。図１において、光伝送路２００〜２０２は、光信号の光パケットを伝送する。光伝送路２００〜２０２は、例えば、光ファイバ等の光導波路である。
【００２１】
光カプラ２０（１）、２０（２）は、光分岐手段であり、光伝送路２００上に設けられ、光伝送路２００によって伝送される光パケットを複数に分岐し、全く同じデータの光パケットを複製する。なお、光カプラ２０（２）は、光カプラ２０（１）の後段に設けられ、光カプラ２０（１）で分岐された一方の光パケットをさらに複数に分岐する。
【００２２】
また、光伝送路２０１は、光カプラ２０（２）で分岐された他方の光パケットを伝送し、光伝送路２０２は、光カプラ２０（１）で分岐された他方の光パケットを伝送する。
【００２３】
遅延光ファイバ３０（１）は、遅延手段であり、光伝送路２００上に設けられ、光カプラ２０（２）で分岐された一方の光パケットを所定の時間Δｔ１だけ遅延させる。遅延光ファイバ３０（２）は、遅延手段であり、光伝送路２０１上に設けられ、光カプラ２０（２）で分岐された他方の光パケットを所定の時間Δｔ２だけ遅延させる。
【００２４】
ビット判定回路４０（１）〜４０（３）のそれぞれは、光伝送路２００〜２０２に接続され、光パケットが入力される。また、ビット判定回路４０（１）〜４０（３）のそれぞれは、光パケット中のビットの有り／無し、つまり、ビットの値が”１”か”０”かを判定する。そして、ビットが存在すれば（ビットの値が”１”）、例えば、ハイレベルの信号を出力し、ビットが存在しなければ（ビットの値が”０”）、例えば、ロウレベルの信号を出力する。
【００２５】
アンド回路５０（１）は、論理演算手段であり、一方の入力側がビット判定回路４０（１）の出力側に接続され、他方の入力側がビット判定回路４０（２）の出力側に接続され、入力信号の論理積を出力する。アンド回路５０（２）は、論理演算手段であり、一方の入力側がビット判定回路４０（１）の出力側に接続され、他方の入力側がビット判定回路４０（３）の出力側に接続され、入力信号の論理積を出力する。
【００２６】
なお、ビット判定回路４０（１）〜４０（３）は、受光素子を用いて電気信号に変換し、アンド回路５０（１）、５０（２）は電気的に論理演算をしてもよい。受光素子および電気的なアンド回路５０（１）、５０（２）であれば、光通信の伝送速度に十分追従できる。または、ビット判定回路４０（１）〜４０（３）とアンド回路５０（１）、５０（２）とは、光論理素子を用いて光信号のままビット判定、論理演算を行なってもよい。
【００２７】
続いて、光パケットを図２を用いて説明する。図２は、光パケットのヘッダ部分を詳細に示した図である。図２において、先頭部Ｐ０は、光パケットのヘッダの先頭、つまり光パケットそのものの先頭となり、先頭部Ｐ０の先頭ビットは、所定の値”１”になっている。これは、光信号の光パケットが存在しない場合”０”になっているので、この先頭ビットの”１”によって、光パケットが伝送されてきたことを判別する。
【００２８】
また、光パケットのヘッダには、先頭部Ｐ０から所定のビット数離れた位置に、あて先アドレス部Ｐ１と送信元アドレス部Ｐ２が設けられる。そして、アドレス部Ｐ１、Ｐ２のそれぞれは、ｎビットあり、あて先アドレス部Ｐ１は、ビット単位であて先アドレスが割り当てられている。同様に、送信元アドレス部Ｐ２は、ビット単位で送信元アドレスが割り当てられている。例えば、ビット０〜ビットｎのそれぞれは、アドレスＡ０〜Ａｎに対応する。そして、ビットの値が”１”の場合、アドレスが指定されおり、ビットの値が”０”の場合、アドレスが指定されていない。
【００２９】
従って、図２においては、あて先アドレス部Ｐ１のビット３、ビットｘが”１”であり、送信元アドレス部Ｐ２のビット１が”１”なので、アドレスＡ１のノードまたはネットワーク等が光パケットの送信元であり、アドレスＡ３，Ａｘのノードまたはネットワーク等が光パケットのあて先になっている一例を図示している。なお、アドレスＡｘに対応するビットｘは、ハッチングで図示している。
【００３０】
図１に示す装置の動作を説明する。
アドレス判定回路に入力された光パケットが、光伝送路２００によって伝送され光カプラ２０（１）に入力される。この入力された光パケットを、光カプラ２０（１）が２分岐し、一方を後段の光カプラ２０（２）に出力し、他方を光伝送路２０２を介してビット判定回路４０（３）に出力する。
【００３１】
そして、光カプラ２０（２）が光パケットをさらに２分岐し、一方を光伝送路２００に出力し、他方を光伝送路２０１に出力する。さらに、一方の光パケットが、遅延光ファイバ３０（１）によって所定時間Δｔ１遅延され、ビット判定回路４０（１）に入力される。また、他方の光パケットが、遅延光ファイバ３０（２）によって所定時間Δｔ２遅延され、ビット判定回路４０（２）に入力される。つまり、遅延光ファイバ３０（１）、３０（２）は、光パケットを光信号のまま時間Δｔ１、Δｔ２保持しているともみなせる。なお、（遅延時間Δｔ１＞遅延時間Δｔ２）である。
【００３２】
ここで図３は、各ビット判定回路４０（１）〜４０（３）に入力される光パケットの時間関係を示した図である。なお、図２と同一のものは同一符号を付し、説明を省略する。図３において、上段がビット判定回路４０（１）、中段がビット判定回路４０（２）、下段がビット判定回路４０（３）に入力される光パケットを示している。
【００３３】
図３に示すように、ビット判定回路４０（１）に入力される光パケットは、ビット判定回路４０（３）に入力される光パケットよりも、遅延光ファイバ３０（１）による遅延時間Δｔ１だけ遅れる。なお、遅延時間Δｔ１は、先頭ビットから送信元アドレス部Ｐ２のビットｘまでの時間分遅延されるように遅延光ファイバ３０（１）の長さがあらかじめ調整されている。
【００３４】
そして、ビット判定回路４０（２）に入力される光パケットは、ビット判定回路４０（３）に入力される光パケットよりも、遅延光ファイバ３０（２）による遅延時間Δｔ２だけ遅れる。言い換えると、ビット判定回路４０（２）に入力される光パケットは、ビット判定回路４０（１）に入力される光パケットよりも時間（Δｔ１−Δｔ２）だけ早い。なお、遅延時間Δｔ１と遅延時間Δｔ２の時間差（Δｔ１−Δｔ２）は、先頭ビットからあて先アドレス部Ｐ１のビットｘまでの時間差が生じるように遅延光ファイバ３０（２）の長さがあらかじめ調整されている。
【００３５】
従って、同時刻に、ビット判定回路４０（１）には先頭ビットが入力され、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｘが入力され、ビット判定回路４０（３）には送信元アドレス部Ｐ２のビットｘが入力される。すなわち、光パケット内の所望の３ビット（図３中では、先頭ビット、あて先・送信元アドレス部Ｐ１、Ｐ２のビットｘ）が同時にビット判定回路４０（１）〜４０（３）に読み込まれることになり、元は一つだった光パケットの所望の３ビットをパラレル化したことになる。
【００３６】
そして、ビット判定回路４０（１）〜４０（３）のそれぞれが、ビットの値が”０”か”１”かを判定し、ビット判定回路４０（１）が判定結果をアンド回路５０（１）、５０（２）に出力し、ビット判定回路４０（２）が判定結果をアンド回路５０（１）に出力し、ビット判定回路４０（３）が判定結果をアンド回路５０（２）に出力する。もちろん、アンド回路５０（１）〜５０（２）に判定結果が入力されるのはほぼ同時刻である。
【００３７】
さらに、アンド回路５０（１）が、ビット判定回路４０（１）、４０（２）の判定結果の論理積をとり、論理結果をアドレス判定結果として出力する。また、アンド回路５０（２）が、ビット判定回路４０（１）、４０（３）の判定結果の論理積をとり、論理結果をアドレス判定結果として出力する。具体的には、アンド回路５０（１）は、ビットｘに対応するアドレスＡｘのノード等があて先に指定されていることを示すハイレベルの信号を出力する。また、アンド回路５０（２）が、ビットｘに対応するアドレスＡｘのノード等が送信元ではないことを示すロウレベルの信号を出力する。さらに、後段の図示しない経路制御手段が、アドレス判定回路のアンド回路５０（１）、５０（２）の結果より、光パケットを転送する光伝送路の経路選択を行なう。
【００３８】
なお、アドレスＡｘでなく、異なるアドレスのアドレス判定を行なう場合は、遅延ファイバ３０（１）、３０（２）のファイバ長を変更する。例えば、あて先・送信元ともにアドレスＡｍに対応するビットｍ（ただし、０≦ｍ≦ｎ）を判定する場合は、遅延ファイバ３０（１）のみのファイバ長を調整し、同時刻に、ビット判定回路４０（１）には先頭ビットを入力し、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｍを入力し、ビット判定回路４０（３）には送信元アドレス部Ｐ２のビットｍを入力する。
【００３９】
このように、光分岐手段２０（１）、２０（２）が光パケットを分岐して複製し、遅延光ファイバ３０（１）、３０（２）が光パケットを遅延する。そして、分岐された光パケットのそれぞれ異なるビットが、例えば、先頭ビット、アドレス判定を行なうあて先のビットｘ、送信元のビットｘの３ビットが、ビット判定回路４０（１）〜３０（３）に同時に入力され、アンド回路５０（１）、５０（２）が同期をとって各ビットの論理積をとってアドレス判定を行なう。これにより、図１２に示す装置のように、アドレス判定を全て電気処理で行なう必要が無く、さらにあて先アドレス部Ｐ１，送信元アドレス部Ｐ２の全ビットを読み込んでアドレス処理する必要がない。従って、回路規模の増加を抑えつつ、光パケットのアドレス処理を高速に行なうことができる
【００４０】
［第２の実施例］
図４は、本発明の第２の実施例（アドレス判定回路）を示した構成図である。ここで、図１と同一のものには同一符号を付し、説明を省略する。図４において、遅延光ファイバ３０（１）の代わりに遅延量が可変な遅延光ファイバ３０（３）（可変遅延手段）が設けられる。また、遅延光ファイバ３０（２）が取り外され、前段の光カプラ２０（１）と後段の光カプラ２０（２）の間の光伝送路２００上に遅延量が固定な遅延光ファイバ３０（４）（固定遅延手段）が設けられる。
【００４１】
遅延光ファイバ３０（３）のファイバ長は、先頭ビットからあて先アドレス部Ｐ１のビットｘまでの時間Δｔ３だけ遅延させる長さにあらかじめ調整される。また、遅延光ファイバ３０（４）のファイバ長は、あて先アドレス部Ｐ１のビットｘと送信元アドレス部Ｐ２のビットｘ間分、すなわちｎビット分の時間Δｔ４だけ遅延させる長さにあらかじめ調整される。
【００４２】
このような装置の動作を説明する。
アドレス判定回路に入力された光パケットが、光伝送路２００によって伝送され光カプラ２０（１）に入力される。この入力された光パケットを、光カプラ２０（１）が２分岐し、一方を遅延光ファイバ３０（４）に出力し、他方を光伝送路２０２を介してビット判定回路４０（３）に出力する。
【００４３】
そして、一方の光パケットが、遅延光ファイバ３０（４）によって所定時間Δｔ４遅延された後、光カプラ２０（２）で再度２分岐され、再度２分岐された一方を光伝送路２００に出力し、他方を光伝送路２０１に出力する。そして、一方の光パケットが、遅延光ファイバ３０（３）によってさらに所定時間Δｔ３遅延され、ビット判定回路４０（１）に入力される。また、他方の光パケットが、ビット判定回路４０（２）に入力される。
【００４４】
ここで図５は、各ビット判定回路４０（１）〜４０（３）に入力される光パケットの時間関係を示した図である。なお、図３と同一のものは同一符号を付し、説明を省略する。図５において、上段がビット判定回路４０（１）、中段がビット判定回路４０（２）、下段がビット判定回路４０（３）に入力される光パケットを示している。
【００４５】
従って、図１に示す装置と同様に、同時刻に、ビット判定回路４０（１）には先頭ビットが入力され、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｘが入力され、ビット判定回路４０（３）には送信元アドレス部Ｐ２のビットｘが入力される。すなわち、光パケット内の所望の３ビット（図５中では、先頭ビット、あて先・送信元アドレス部Ｐ１、Ｐ２のビットｘ）が同時にビット判定回路４０（１）〜４０（３）に読み込まれることになり、元は一つだった光パケットの所望の３ビットをパラレル化したことになる。なお、ビット判定回路４０（１）〜４０（３）がビットの値を判定し、この判定結果の論理積をアンド回路５０（１）〜５０（２）が演算する動作は、図１に示す装置と同様なので説明を省略する。
【００４６】
なお、アドレスＡｘでなく、異なるアドレスのアドレス判定を行なう場合は、遅延ファイバ３０（３）のファイバ長を変更する。例えば、あて先・送信元ともにアドレスＡｍに対応するビットｍを判定する場合は、遅延ファイバ３０（３）のみのファイバ長を調整し、同時刻に、ビット判定回路４０（１）には先頭ビットを入力し、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｍを入力し、ビット判定回路４０（３）には送信元アドレス部Ｐ２のビットｍを入力する。
【００４７】
このように前段の光カプラ２０（１）と後段の光カプラ２０（２）との間に設けられた遅延光ファイバ３０（４）が、ビット判定回路４０（１）、４０（２）に入力される光パケットを一括して遅延させるので、図１で用いられる遅延光ファイバ３０（１）、３０（２）と比較して、遅延光ファイバ３０（３）、３０（４）のファイバ長を短くすることができる。これにより、小型化を図ることができると共にコストを抑えることができる。
【００４８】
［第３の実施例］
図６は、図１、図３に示すアドレス判定回路を用いた本発明の第３の実施例（光通信システム）を示した構成図である。図６において、リング型ネットワーク３００上に、複数の中継器６０（１）〜６０（４）が設けられ、図１または図３に示すアドレス判定回路（図示せず）を有している。また、中継器６０（１）〜６０（４）は、光パケットのあて先アドレス部Ｐ１、送信元アドレス部Ｐ２のアドレス判定をアドレス判定回路で行い、アドレス判定結果により光パケットの転送先を決定し、転送を行なう。
【００４９】
ネットワークＮ１〜Ｎ４のそれぞれは、中継器６０（１）〜６０（４）に接続され、それぞれ異なるアドレスを有する。例えば、ネットワークＮ１にはアドレスＡ１、ネットワークＮ２にはアドレスＡ２、ネットワークＮ３にはアドレスＡ３、ネットワークＮ４にはアドレスＡ４が割り当てられる。すなわち、図２に示す光パケットにおいて、例えば、ネットワークＮ１のアドレスＡ１を指定する場合、アドレス部Ｐ１，Ｐ２のビット１の値が”１”になる。
【００５０】
そして、中継器６０（１）〜６０（４）は、自機器６０（１）〜６０（４）に接続されるネットワークＮ１〜Ｎ４に関するアドレス判定のみを行い、その結果によって後段の中継器６０（２）〜６０（４）、６０（１）またはネットワークＮ１〜Ｎ４に光パケットを転送する。例えば、中継器６０（２）であれば、アドレスＡ２が割り当てられているアドレス部Ｐ１，Ｐ２のビット２を用いてアドレス判定を行ない、中継器６０（３）またはネットワークＮ２に光パケットを転送する。
【００５１】
このような装置の動作を説明する。
一例として、ネットワークＮ１内に設けられるノード（図示せず）から、ネットワークＮ３に光パケットを送信する例（図６中の、矢印Ａｒ１を参照）を説明する。ネットワークＮ１内のノードが、光パケットのあて先をアドレスＡ３のネットワークＮ３、送信元をアドレスＡ１のネットワークＮ１とし、自ネットワークＮ１に接続されている中継器６０（１）に出力する。そして、中継器６０（１）の経路制御手段（図示せず）が後段の中継器６０（２）に出力する。
【００５２】
そして、中継器６０（２）に光パケットが入力されると、図示しないアドレス判定回路が、光パケットのあて先アドレス部Ｐ１，送信元アドレス部Ｐ２のビット２の値から、アドレス判定をするが、中継器６０（２）はどちらにも該当しないと判断し、中継器６０（２）の経路制御手段が光パケットを通過させる。
【００５３】
これにより、光パケットは、後段の中継器６０（３）に入力され、同様に中継器（３）のアドレス判定回路が、あて先アドレスと送信元アドレス、つまりビット３の値からアドレス判定を行う。そして、あて先アドレスが該当したと判断し、経路制御手段が光パケットを取り込んで、自機器６０（３）に接続されるネットワークＮ３へ転送する。
【００５４】
続いて、ネットワークＮ１内に設けられるノードが、存在しないネットワークをあて先アドレスとした場合の例（図６中の、矢印Ａｒ２を参照）を説明する。ネットワークＮ１内のノードが、光パケットのあて先をネットワークＮ１〜Ｎ４に該当しないアドレスとし、送信元をアドレスＡ１のネットワークＮ１とし、自ネットワークＮ１に接続されている中継器６０（１）に出力する。そして、中継器６０（１）が後段の中継器６０（２）に出力する。
【００５５】
そして、中継器６０（２）に光パケットが入力されると、アドレス判定回路が、光パケットのあて先アドレス部Ｐ１，送信元アドレス部Ｐ２のビット２の値からアドレス判定をするが、中継器６０（２）はどちらにも該当しないと判断し、光パケットを通過させる。以下同様に、後段の中継器６０（３）、６０（４）のアドレス判定回路が、あて先アドレスと送信元アドレス、つまりビット３、４の値からアドレス判定を行う。しかし、中継器６０（３）、６０（４）はどちらにも該当しないと判断し、光パケットを通過させる。
【００５６】
そして、リング型ネットワーク３００を一周して、前段の中継器６０（４）から中継器６０（１）に光パケットが再び入力され、中継器６０（１）のアドレス判定回路が、あて先アドレスと送信元アドレス、つまりビット１の値からアドレス判定を行い、送信元アドレスが該当したと判断する。ここで、後段の中継器６０（２）に再度光パケットを転送すると、転送された光パケットが、リング型ネットワーク３００内を永遠に巡回してしまう。そこで、中継器６０（１）が、光パケットを取り込んで自機器６０（１）に接続されるネットワークＮ１のノードに返送または破棄する。
【００５７】
このように、中継器６０（１）〜６０（４）が、自機器６０（１）〜６０（４）宛ての光パケットかまたは自機器６０（１）〜６０（４）がネットワーク３００に送信した光パケットかを判断し経路制御を行なう。この際、アドレス判定を図１または図３に示すアドレス判定回路が、あて先アドレス、送信元アドレスのビット単位、例えば、それぞれ１ビットずつで高速にアドレス判定を行う。そして、その結果によって、中継器６０（１）〜６０（４）が光パケットの転送先を決定する。これにより、光パケットが複数の中継器６０（１）〜６０（４）を通過する場合であっても、各中継器６０（１）〜６０（４）ごとの遅延を抑えることができる。従って、光パケットの転送を高速に行なうことができる。
【００５８】
また、中継器６０（１）〜６０（４）が、前段の中継器６０（４）、６０（１）〜６０（３）からの光パケットの送信元アドレスのアドレス判定を行い、自機器に接続されるネットワークＮ１〜Ｎ４に割り振られたアドレスＡ１〜Ａ４に該当する場合は、この光パケットを取り込む。これにより、不要な光パケットがリング型ネットワーク３００内を巡回することを防ぐことができる。従って、効率よく光パケットを転送することができる。
【００５９】
なお、本発明はこれに限定されるものではなく、以下に示す（ａ）〜（ｌ）のようなものでもよい。
（ａ）図１、図４に示すアドレス判定回路において、あて先アドレス部Ｐ１と送信元アドレス部Ｐ２うち１ビット（例えば、ビットｘ）だけアドレス判定する構成を示したが、複数ビットのアドレス判定を行なってもよい。図７を用いて説明する。ここで、図４と同一のもには同一符号を付し、説明を省略する。図７において、光カプラ２０（２）が光パケットを４分岐する。
【００６０】
そして、第１の光パケットは、光伝送路２００、遅延光ファイバ３０（３）を経てビット判定回路４０（１）に入力される。また、第２の光パケットは、光伝送路２０１、遅延光ファイバ３０（５）を経てビット判定回路４０（２）に入力される。そして、第３の光パケットは、光伝送路２０３、遅延光ファイバ３０（６）を経てビット判定回路４０（４）に入力される。さらに、また、第４の光パケットは、光伝送路２０４、遅延光ファイバ３０（７）を経てビット判定回路４０（５）に入力される。なお、遅延光ファイバ３０（５）〜３０（７）のそれぞれは、遅延時間Δｔ５〜Δｔ７であり、時間Δｔ３、ｔ５〜ｔ７はそれぞれ異なる。
【００６１】
そして、アンド回路５０（１）は、ビット判定回路４０（１）、４０（２）の判定結果が入力される。また、アンド回路５０（２）は、ビット判定回路４０（１）、４０（３）の判定結果が入力される。そして、アンド回路５０（３）は、ビット判定回路４０（１）、４０（４）の判定結果が入力される。さらに、アンド回路５０（４）は、ビット判定回路４０（１）、４０（５）の判定結果が入力される。すなわち、アンド回路５０（１）〜５０（４）は、所定のビット値を有するビット（図７では、先頭ビット）の判定結果が一方の入力側に入力され、アドレス判定を行なうビットの判定結果が他方の入力側に入力されればよい。
【００６２】
ここで図８は、各ビット判定回路４０（１）〜４０（５）に入力される光パケットの時間関係を示した図である。なお、図５と同一のものは同一符号を付し、説明を省略する。図８において、最上段がビット判定回路４０（１）、２段目がビット判定回路４０（２）、３段目がビット判定回路４０（４）、４段目がビット判定回路４０（５）、最下段がビット判定回路４０（３）に入力される光パケットを示している。
【００６３】
図８に示すように、同時刻に、ビット判定回路４０（１）には先頭ビットが入力され、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｘが入力され、ビット判定回路４０（４）には送信元アドレス部Ｐ２のビットｘが入力され、ビット判定回路４０（５）にはあて先アドレス部Ｐ１のビットｙ（ｘ≠ｙ、０≦ｙ≦ｎ）が入力され、ビット判定回路４０（４）には送信元アドレス部Ｐ２のビットｙが入力される。
【００６４】
従ってアンド回路５０（１）、５０（３）、５０（４）、５０（２）のそれぞれが、あて先アドレス部Ｐ１のビットｘ、送信元アドレス部Ｐ２のビットｘ、あて先アドレス部Ｐ１のビットｙ、送信元アドレス部Ｐ２のビットｙのアドレス判定を同時に行なう。
【００６５】
なお、アドレス判定するビットｘ、ｙを一括して変更する場合には、遅延光ファイバ３０（３）のファイバ長を変更し、遅延時間Δｔ３を調整すればよい。
【００６６】
（ｂ）図１、図４、図７に示すアドレス判定回路において、ビット判定回路４０（１）が、所望のビット（例えば、図１、図４、図７では先頭ビット）のビット値を判定し、その判定結果を複数のアンド回路５０（１）〜５０（４）に出力する構成を示したが、アドレスが割り当てられたビットのビット値を判定するビット判定回路４０（２）、４０（３）のそれぞれに、並列して先頭ビットのビット値を判定するビット判定回路を設けてもよい。そして、ビット判定回路４０（２）、４０（３）のそれぞれに設けられたビット判定回路を組とし、この組としたビット判定回路それぞれからの判定結果を、アンド回路５０（１）、５０（２）に入力してもよい。
【００６７】
図９を用いて説明する。ここで、図１と同一のものは同一符号を付し、説明を省略する。光伝送路２０２とビット判定回路４０（３）に並列して、光伝送路２０５、ビット判定回路４０（６）が設けられる。つまり、ビット判定回路４０（１）、４０（２）が組となり、ビット判定回路４０（３）、４０（６）が組となる。そして、組となったビット判定回路４０（１）、４０（２）の判定結果がアンド回路５０（１）に入力され、組となったビット判定回路４０（３）、４０（６）の判定結果がアンド回路５０（２）に入力される。
【００６８】
また、遅延光ファイバ３０（８）が、光伝送路２０５上に設けられ、光カプラ２０（１）で分岐された光パケットを時間Δｔ８遅延させてビット判定回路４０（６）に出力する。なお、遅延光ファイバ３０（８）の遅延時間Δｔ８は、ビット判定回路４０（１）に入力する光パケットの先頭ビットと同時に、ビット判定回路４０（６）に先頭ビットが入力するようにファイバ長によって予め調整される。
【００６９】
続いて、図９に示すアドレス判定回路の動作を説明する。ここで図１０は、各ビット判定回路４０（１）〜４０（３）、４０（６）に入力される光パケットの時間関係を示した図である。なお、図３と同一のものは同一符号を付し、説明を省略する。図１０において、最上段がビット判定回路４０（１）、２段目がビット判定回路４０（２）、３段目がビット判定回路４０（６）、最下段がビット判定回路４０（３）に入力される光パケットを示している。
【００７０】
光カプラ２０（１）が光パケットを３分岐し、第１、第２の光パケットのそれぞれを図１に示す装置と同様に、後段の光カプラ２０（２）、光伝送路２０２に出力する。そして、第３の光パケットを光伝送路２０５、遅延光ファイバ３０（８）を介してビット判定回路４０（６）に出力する。
【００７１】
従って図１０に示すように、同時刻に、ビット判定回路４０（１）には先頭ビットが入力され、ビット判定回路４０（２）にはあて先アドレス部Ｐ１のビットｘが入力され、ビット判定回路４０（６）には先頭ビットが入力され、ビット判定回路４０（３）には送信元アドレス部Ｐ２のビットｘが入力される。
【００７２】
さらにアンド回路５０（１）、５０（２）のそれぞれが、あて先アドレス部Ｐ１のビットｘ、送信元アドレス部Ｐ２のビットｘのアドレス判定を同時に行なう。
【００７３】
なお、アドレス判定するビットｘを一括して変更する場合には、遅延光ファイバ３０（１）、３０（８）のファイバ長を変更し、遅延時間Δｔ３、Δｔ８を調整すればよい。
【００７４】
（ｃ）図１、図４、図７、図９に示すアドレス判定回路において、あて先アドレスと送信元アドレスの両方を同時にアドレス判定する構成を示したが、どちらか一方、例えば、あて先アドレスの判定のみを行なってもよい。
【００７５】
（ｄ）図１、図４、図７、図９に示すアドレス判定回路において、光パケットの先頭ビットを用いて、アドレスＡｘを表すビットｘとの論理演算を行なう構成を示したが、先頭ビットでなく、所定のビット値を有する所望のビットを用いて論理演算を行なってもよい。
【００７６】
（ｅ）図１、図４、図７、図９に示すアドレス判定回路において、あて先アドレス部Ｐ１，送信元アドレス部Ｐ２のビット０〜ビットｎのそれぞれには、アドレスＡ０〜Ａｎを割り当てる構成を示したが、例えば、あて先アドレス部Ｐ１，送信元アドレス部Ｐ２のビット０〜ビットｎ−１のそれぞれには、アドレスＡ０〜Ａｎ−１を割り当て、あて先アドレス部Ｐ１，送信元アドレス部Ｐ２のビットｎには、所望の複数のアドレスを割り当てる構成またはアドレスＡ０〜Ａｎ−１の全てを割り当てる構成としてもよい。例えば、マルチキャスト、ブロードキャスト等に有効である。
【００７７】
（ｆ）図１、図４、図７、図９に示すアドレス判定回路において、光分岐手段の一例として光カプラを設ける構成を示したが、光分岐手段は、光パケットを分岐できるものならば何でもよく、例えば、ハーフミラーやビームスプリッタ等でもよい。
【００７８】
（ｇ）図１、図４、図７、図９に示すアドレス判定回路において、遅延手段の一例として遅延光ファイバ３０（１）〜３０（８）を用いる構成を示したが、遅延手段は、光パケットが伝送される光伝送路の伝送路長を調整できるものであればよい。例えば、光導波路と光導波路間にエアギャップを設け、このエアギャップ間で調整してもよい。
【００７９】
（ｈ）図１、図４、図７、図９に示すアドレス判定回路において、論理演算手段の一例としてアンド回路５０（１）〜５０（４）を用いて、ビット判定回路４０（１）〜４０（６）の論理積を演算する構成を示したが、論理演算手段は、どのような論理回路を用いて論理演算を行なってもよく、例えば、ＯＲ，ＮＯＲ，ＸＯＲ，ＮＡＮＤ等を用いてもよく、また、それらを複数組み合わせて用いてもよく、ビットマスク等を行なってもよい。
【００８０】
（ｉ）図１、図４、図７、図９に示すアドレス判定回路において、遅延光ファイバ３０（１）〜３０（８）が、分岐された光パケットのうち複数の光パケットを遅延させる構成を示したが、光カプラ２０（１）、２０（２）で分岐された光パケットの少なくとも一つを遅延させればよい。もちろん、分岐された全ての光パケットを遅延させてもよい。
【００８１】
（ｊ）図１、図４、図６、図７、図９に示す回路またはシステムにおいて、光パケットのあて先アドレスは、１〜ｎ個指定してよく、送信元アドレスはもちろん１個だけの指定となる。
【００８２】
（ｋ）図４、図７に示すアドレス判定回路において、遅延光ファイバ３０（４）のファイバ長を固定とする構成を示したが、ファイバ長を可変としてもよい。
【００８３】
（ｌ）図６に示す装置において、中継器６０（１）〜６０（４）が、あて先アドレスが該当した場合、光パケットを取り込んで自機器６０（１）〜６０（４）に接続されるネットワークＮ１〜Ｎ４にのみ転送する構成を示したが、光パケットを取り込むのでなく、自機器６０（１）〜６０（４）に接続されるネットワークＮ１〜Ｎ４および後段の中継器６０（２）〜６０（４）、６０（１）の両方に光パケットを転送してもよい。そして、中継器６０（１）〜６０（４）は、前段の中継器６０（４）、６０（１）〜６０（３）からの光パケットの送信元アドレスが該当する場合は、この光パケットを取り込むとよい。これにより、同じデータの光パケットがリング型ネットワーク３００内を巡回することを防ぐことができる。従って、効率よく光パケットを転送することができる。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施例を示した構成図である。
【図２】光パケットのヘッダ部分の一例を示した図である。
【図３】図１に示すアドレス判定回路における分岐された各光パケットの時間関係の一例を示した図である。
【図４】本発明の第２の実施例を示した構成図である。
【図５】図４に示すアドレス判定回路における分岐された各光パケットの時間関係の一例を示した図である。
【図６】図１または図３に示すアドレス判定回路を用いた本発明の第３の実施例を示した構成図である。
【図７】本発明の第４の実施例を示した構成図である。
【図８】図７に示すアドレス判定回路における分岐された各光パケットの時間関係の一例を示した図である。
【図９】本発明の第５の実施例を示した構成図である。
【図１０】図９に示すアドレス判定回路における分岐された各光パケットの時間関係の一例を示した図である。
【図１１】従来の光通信システムの構成を示した図である。
【図１２】アドレス判定を行なう従来の中継器の構成を示した図である。
【符号の説明】
【００８５】
２０（１）、２０（２）  光カプラ
３０（１）〜３０（８）  遅延光ファイバ
４０（１）〜４０（６）  ビット判定回路
５０（１）〜５０（４）  アンド回路
６０（１）〜６０（４）  中継器
３００  リング型光ネットワーク
Ｎ１〜Ｎ４  ネットワーク
【図１】
2006157202.tif 000003
【図２】
2006157202.tif 000004
【図３】
2006157202.tif 000005
【図４】
2006157202.tif 000006
【図５】
2006157202.tif 000007
【図６】
2006157202.tif 000008
【図７】
2006157202.tif 000009
【図８】
2006157202.tif 000010
【図９】
2006157202.tif 000011
【図１０】
2006157202.tif 000012
【図１１】
2006157202.tif 000013
【図１２】
2006157202.tif 000014