(57)【要約】【課題】  回路構成が簡単でありながら画像の割れることなく原画像を表示することができる液晶表示装置及びその駆動方法を提供する。【解決手段】  ゲート線及びデータ線に接続される複数の画素を含む表示板部と、表示板部に集積されるゲート駆動部と、所定の制御信号及び同期信号に基づいて書き込み及び読み取り動作を行うメモリとを含み、表示板部の動作モードは一般モードと回転モードとを含み、表示板部が回転モードで動作する時、メモリの書き込み動作の回数は読み取り動作の回数より少なく、最後に入力されたデータが最初に出力される。このような方式で、ゲート駆動部が表示板部に集積され、表示板部を回転させた時にも、画像を、回転前の画像と同じ向きで表示することができる。【選択図】  図１２
2006154715.tif 000002
【特許請求の範囲】
【請求項１】
ゲート線及びデータ線に接続された複数の画素を含む表示板部と、
外部のMPUから入力される画像データ及び入力制御信号に基づいて複数の出力制御信号を出力する信号制御部と、
ゲート信号を生成して前記ゲート線に印加するゲート駆動部と、
所定の制御信号及び所定の同期信号に基づいて画像データの書き込み動作及び読み取り動作を行うメモリと
を含み、
前記表示板部の動作モードは、前記表示板部が回転されていない状態での表示動作モードである一般モードと、前記表示板部が回転された状態での表示動作モードである回転モードとを含み、
前記表示板部が前記回転モードで動作する時、前記メモリの前記書き込み動作の回数は前記読み取り動作の回数より少なく、前記メモリへ書き込まれた画像データは、書き込まれた順と逆の順で出力される、
液晶表示装置。
【請求項２】
前記読み取り動作は毎フレームごとに行われ、前記書き込み動作の回数は前記読み取り動作の回数の１／４倍であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記所定の制御信号及び所定の同期信号は前記MPUから印加されることを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記所定の同期信号は垂直同期信号（Vsync）、または前記垂直同期信号と同期する信号であることを特徴とする請求項１ないし３の何れかに記載の液晶表示装置。
【請求項５】
前記ゲート駆動部は前記表示板部に集積されていることを特徴とする請求項１ないし４の何れかに記載の液晶表示装置。
【請求項６】
前記表示板部に装着された駆動回路チップをさらに含むことを特徴とする請求項１ないし５の何れかに記載の液晶表示装置。
【請求項７】
前記ゲート駆動部は、前記信号制御部からの走査開始信号に基づいて前記ゲート信号を生成し、
前記ゲート信号は、前記駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査される、
ことを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記駆動回路チップは前記信号制御部及び前記メモリを含むことを特徴とする請求項６または７に記載の液晶表示装置。
【請求項９】
ゲート線及びデータ線に接続された複数の画素を含む表示板部と、
外部のMPUから入力される画像データ及び入力制御信号に基づいて複数の出力制御信号を出力する信号制御部と、
ゲート信号を生成して前記ゲート線に印加するゲート駆動部と、
所定の制御信号及び所定の同期信号に基づいて画像データの書き込み動作及び読み取り動作を行うメモリと
を含み、
前記表示板部の動作モードは、前記表示板部が回転されていない状態での表示動作モードである一般モードと、前記表示板部が回転された状態での表示動作モードである回転モードとを含み、
前記表示板部が前記回転モードで動作する時、前記メモリの前記書き込み動作の回数と前記読み取り動作の回数とは同じであり、前記メモリへ書き込まれた画像データは、書き込まれた順と逆の順で出力される、
液晶表示装置。
【請求項１０】
前記同期信号は第１垂直同期信号及び第２垂直同期信号を含み、
前記書き込み動作は前記第１垂直同期信号に同期して行われ、前記読み取り動作は前記第２垂直同期信号に同期して行われる、
ことを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記第２垂直同期信号は前記第１垂直同期信号が１フレーム程度遅延した信号であることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記所定の制御信号は前記MPUから印加されることを特徴とする請求項９ないし１１の何れかに記載の液晶表示装置。
【請求項１３】
前記ゲート駆動部は前記表示板部に集積されていることを特徴とする請求項９ないし１２の何れかに記載の液晶表示装置。
【請求項１４】
前記表示板部に装着されている駆動回路チップをさらに含むことを特徴とする請求項９ないし１３の何れかに記載の液晶表示装置。
【請求項１５】
前記ゲート駆動部は前記信号制御部からの走査開始信号に基づいて前記ゲート信号を生成し、
前記ゲート信号は前記駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査される、
ことを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
前記駆動回路チップは前記信号制御部及び前記メモリを含むことを特徴とする請求項１４または１５に記載の液晶表示装置。
【請求項１７】
ゲート線及びデータ線に接続された複数の画素を含む表示板部と、
所定の制御信号及び所定の同期信号に基づいて書き込み動作及び読み取り動作を行うメモリとを含む液晶表示装置の駆動方法であって、
前記表示板部の動作モードは、前記表示板部が回転されていない状態での表示動作モードである一般モードと、前記表示板部が回転された状態での表示動作モードである回転モードとを含み、
前記表示板部が前記回転モードで動作する時、所定の時間間隔で前記メモリに画像データを書き込む段階と、
前記所定の時間間隔より短い間隔で、前記メモリへ書き込まれた前記画像データを書き込まれた順と逆の順で読み取る段階と、
を含む液晶表示装置の駆動方法。
【請求項１８】
前記液晶表示装置は、ゲート信号を生成して前記ゲート線に印加するゲート駆動部をさらに含み、
前記ゲート駆動部は前記表示板部に集積されている、
ことを特徴とする請求項１７に記載の液晶表示装置の駆動方法。
【請求項１９】
前記表示板部に装着された駆動回路チップをさらに含むことを特徴とする請求項１７または１８に記載の液晶表示装置の駆動方法。
【請求項２０】
前記ゲート信号は前記駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査されることを特徴とする請求項１８または１９に記載の液晶表示装置の駆動方法。
【請求項２１】
ゲート線及びデータ線に接続された複数の画素を含む表示板部と、
所定の制御信号と所定の同期信号に基づいて書き込み動作及び読み取り動作を行うメモリとを含む液晶表示装置の駆動方法であって、
前記表示板部の動作モードは、前記表示板部が回転されていない状態での表示動作モードである一般モードと、前記表示板部が回転された状態での表示動作モードである回転モードとを含み、
前記表示板部が前記回転モードで動作する時、前記同期信号のうちの第１同期信号に同期して前記メモリに画像データを書き込む段階と、
前記同期信号のうちの第２同期信号に同期して、前記メモリへ書き込まれた前記画像データを書き込まれた順と逆の順で読み取る段階と
を含む液晶表示装置の駆動方法。
【請求項２２】
前記第２同期信号は前記第１同期信号と比べて１フレーム分程度遅延した信号であることを特徴とする請求項２１に記載の液晶表示装置の駆動方法。
【請求項２３】
前記液晶表示装置はゲート信号を生成して前記ゲート線に印加するゲート駆動部をさらに含み、
前記ゲート駆動部は前記表示板部に集積されている、
ことを特徴とする請求項２１または２２に記載の液晶表示装置の駆動方法。
【請求項２４】
前記表示板部に装着された駆動回路チップをさらに含むことを特徴とする請求項２１ないし２３の何れかに記載の液晶表示装置の駆動方法。
【請求項２５】
前記ゲート信号は、前記駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査されることを特徴とする請求項２４に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその駆動方法に関し、特に表示板部を回転させて画面を表示することができる液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置（LCD）は、画素電極及び共通電極が具備された二つの表示板と、その間に入っている誘電率異方性を有する液晶層を含む。画素電極は行列形態に配列されており、薄膜トランジスタ（TFT）などのスイッチング素子に接続されて、一行ずつ順次にデータ電圧が印加される。共通電極は表示板の全面にかけて形成され、共通電圧が印加される。画素電極と共通電極とその間の液晶層とは、回路的に見ると液晶蓄電器を構成し、液晶蓄電器は、これに接続されたスイッチング素子と共に画素を構成する基本単位となる。
【０００３】
このような液晶表示装置では、二つの電極に電圧を印加して液晶層に電界を形成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって、所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防止するために、フレーム別、行別、またはドット別に共通電圧に対するデータ電圧の極性を反転させたり、共通電圧とデータ電圧を全て反転させる。
【０００４】
液晶表示装置の中で、特に携帯電話などに用いられる中型や小型の表示装置として、外部と内部とに各々表示板部を備えた、いわゆるデュアル表示装置が開発されている。
このようなデュアル表示装置は、内部に装着される主表示板部、外部に装着される副表示板部、外部からの入力信号を伝達する配線が具備された駆動用のフレキシブルプリント基板（フレキシブルプリント回路フィルム）（FPC）、主表示板部と副表示板部とを接続する補助FPC、及びこれらを制御するための集積チップ（integrated chip）を含む。
【０００５】
このような液晶表示装置は、スイッチング素子を含む画素と表示信号線とが具備された表示板と、表示信号線のうちのゲート線にゲートオン電圧とゲートオフ電圧とを出力して画素のスイッチング素子をターンオン／オフさせるゲート駆動部と、表示信号線のうちのデータ線にデータ電圧を出力してターンオンされたスイッチング素子を通じて画素に印加するデータ駆動部とを含み、集積チップは、主表示板部と副表示板部とのゲート駆動部とデータ駆動部とを制御するための制御信号及び駆動信号を生成するものであり、主に、主表示板部にCOG（chip on glass）形態で装着されている。
【０００６】
ゲート駆動部は、複数のステージを含むシフトレジスタであって、第１ステージへ外部から走査開始信号が印加された後に、後続のステージにキャリー信号を印加して順次にゲート信号を生成する。
【０００７】
このようなゲート駆動部は、集積回路であるチップ形態になっている場合と、画素のスイッチング素子と同一の工程で形成されて表示板部に集積されている場合がある。
最近は携帯電話の表示板部を回転させて画像を表示する技術が活発に開発されている。表示板部を回転させた時に（以下、「回転モード」という）、画像データ処理を行わなければ使用者に対して画像が逆さまに表示されるが、画像データ処理を行うことにより、回転しても回転前と同じ向きの画像（以下、「原画像」という）を見ることができるようにするものである。
【０００８】
このような装置において、ゲート駆動部が表示部の一側に集積されている場合には、回転モードで原画像（向きが逆になっていない画像）を表示するために、他側にも同じゲート駆動部を別個に構成しなければならない。このような構成は、解像度が高まる場合に、配線間の間隔が狭くなり且つ回路構成が複雑になるため、実現するのが困難であるという問題点がある。
【０００９】
また、回転モードで秒当たり６０フレームでリアルタイムで画像を表示する場合には、画像データをメモリに書き込む方向と読み取る方向が継続して衝突し、表示される画像が壊れる現象（画像が適正に表示されない現象）が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が目的とする技術的課題は、このような従来技術の問題点を解決するためのものであって、回路構成が簡単でありながら画像が壊れることなく原画像を表示することができる液晶表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
このような技術的課題を解決するための本発明の一実施例による液晶表示装置は、ゲート線及びデータ線に接続されている複数の画素を含む表示板部と、外部のMPU（モバイルプロセッシングユニットまたはマイクロプロセッサユニット）から入力される画像データ及び入力制御信号に基づいて複数の出力制御信号を出力する信号制御部と、ゲート信号を生成してゲート線に印加するゲート駆動部と、所定の制御信号及び同期信号に基づいて書き込み及び読み取り動作を行うメモリとを含み、表示板部の動作モードは一般モードと回転モードとを含み、表示板部が回転モードで動作する時、メモリの書き込み動作の回数は、読み取り動作の回数より少なく、最後に入力されたデータが最初に出力される。この時、読み取り動作は毎フレームごとに行われ、書き込み動作の回数は読み取り動作の回数の１／４倍である。
【００１２】
また、所定の制御信号及び所定の同期信号はMPUから印加され、所定の同期信号は垂直同期信号（Vsync）であるか、あるいはこれと同期する信号である。
ゲート駆動部は表示板部に集積されるのが好ましい。
【００１３】
また、液晶表示装置は、表示板部に装着される駆動回路チップをさらに含み、ゲート駆動部は、信号制御部からの走査開始信号に基づいてゲート信号を生成し、ゲート信号は、駆動回路チップから遠い所から近い所に順次に走査される。即ち、駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと、順次に走査（出力）される。
【００１４】
この構成において、駆動回路チップは信号制御部及びメモリを含む。
本発明の他の実施例による液晶表示装置は、ゲート線及びデータ線に接続されている複数の画素を含む表示板部と、外部のMPUから入力される画像データ及び入力制御信号に基づいて複数の出力制御信号を出力する信号制御部と、ゲート信号を生成してゲート線に印加するゲート駆動部と、所定の制御信号及び同期信号によって書き込み及び読み取り動作を行うメモリとを含み、表示板部の動作モードは一般モードと回転モードとを含み、表示板部が回転モードで動作する時、メモリの書き込み動作の回数と読み取り動作の回数とは同じであり、最後に入力されたデータが最初に出力される。即ち、メモリへ書き込まれたデータは、書き込まれた順と逆の順で読み出される。
【００１５】
この構成において、同期信号は第１及び第２垂直同期信号を含み、書き込み動作は第１垂直同期信号に同期して行われ、読み取り動作は前記第２垂直同期信号に同期して行われるのが好ましく、第２垂直同期信号は第１垂直同期信号が１フレームほど遅延した信号であるのが好ましい。
【００１６】
また、所定の制御信号はMPUから印加される。
さらに、ゲート駆動部は表示板部に集積されるのが好ましい。
液晶表示装置は、表示板部に装着される駆動回路チップをさらに含む。
【００１７】
ゲート駆動部は、信号制御部からの走査開始信号に基づいてゲート信号を生成し、ゲート信号は、駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査されるのが好ましい。
【００１８】
この構成において、駆動回路チップは信号制御部及びメモリを含む。
一方、本発明の一実施例に基づいた、ゲート線及びデータ線に接続されている複数の画素を含む表示板部と、所定の制御信号及び同期信号によって書き込み及び読み取り動作を行うメモリとを含み、表示板部の動作モードが一般モードと回転モードとを含む液晶表示装置の駆動方法は、表示板部が回転モードで動作する時、所定の時間間隔でメモリにデータを書き込む段階と、所定の時間間隔より短い間隔で最後に入力されたデータを最初に出力する、データを読み取る段階（即ち、所定の時間間隔より短い間隔で、メモリへ書き込まれたデータを書き込まれた順と逆の順で読み出す段階）とを含む。
【００１９】
この構成において、液晶表示装置はゲート信号を生成してゲート線に印加するゲート駆動部をさらに含み、ゲート駆動部は表示板部に集積されているのが好ましい。
また、表示板部に装着されている駆動回路チップをさらに含み、ゲート信号は駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査されるのが好ましい。
【００２０】
本発明の他の実施例によると、ゲート線及びデータ線に接続されている複数の画素を含む表示板部と、所定の制御信号と同期信号とによって書き込み及び読み取り動作を行うメモリとを含み、表示板部の動作モードが一般モードと回転モードとを含む液晶表示装置の駆動方法は、表示板部が回転モードで動作する時、同期信号のうち第１同期信号に同期してメモリにデータを書き込む段階と、同期信号のうち第２同期信号に同期して最後に入力されたデータを最初に出力する、データを読み取る段階（即ち、第２同期信号に同期して、メモリへ書き込まれたデータを書き込まれた順と逆の順で読み出す段階）を含む。
【００２１】
この構成において、第２同期信号は第１同期信号に比べて１フレームほど遅延した信号であるのが好ましい。
また、液晶表示装置はゲート信号を生成してゲート線に印加するゲート駆動部と、表示板部に装着されている駆動回路チップとをさらに含み、ゲート駆動部は表示板部に集積されているのが好ましく、ゲート信号は、駆動回路チップから遠い位置にあるゲート線から近い位置にあるゲート線へと順次に走査されるのが好ましい。
【発明の効果】
【００２２】
本発明によれば、ゲート駆動部（４００Ｍ、４００Ｓ）を集積した液晶表示装置において、回転モードでも一般モードと同じ原画像を表示することができる。
【発明を実施するための最良の形態】
【００２３】
添付した図面を参考にして、本発明の実施例について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図面において様々な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似した部分については同じ図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上に」あるとする時、これは他の部分の「すぐ上に」ある場合だけでなく、その中間に他の部分がある場合も含む。ある部分が他の部分の「すぐ上に」あるとする時には、中間に他の部分がないことを意味する。
【００２４】
次に本発明の実施例による液晶表示装置について、添付した図面を参考にして詳細に説明する。
図１は本発明の一実施例による液晶表示装置の概略図であり、図２は本発明の一実施例による液晶表示装置のブロック図であり、図３は本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。
【００２５】
図１を参照すると、本発明の一実施例による表示装置は、主表示板部３００Mと、副表示板部３００Sと、主表示板部３００Mに取り付けられたFPC６５０と、主表示板部３００Mと副表示板部３００Sとの間に取り付けられた補助FPC６８０と、表示板部３００M上に取り付けられた集積チップ７００とを含む。
【００２６】
FPC（フレキシブルプリント基板）６５０は、主表示板部３００Mの一側の辺の付近に取り付けられる。また、組立状態でFPC６５０を折る時に副表示板部３００Sを露出させる開口部６９０を有している。開口部６９０の下側には、外部からの信号が入力される接続部６６０が備えられており、接続部６６０と集積チップ７００、集積チップ７００と主表示板部３００Mの電気的接続のための複数の信号線（図示せず）を備えている。これらの信号線は、集積チップ７００と接続される地点及び主表示板部３００Mと接続される地点で概して幅が広くなり、パッド（図示せず）を構成する。信号線（SL３）は、外部のカメラ部９００と接続されて集積チップ７００へ様々な信号を伝達する。
【００２７】
補助FPC６８０は、主表示板部３００Mの他側の辺と副表示板部３００Sの一側の辺との間に取り付けられており、集積チップ７００と副表示板部３００Sとの電気的接続のための信号線（SL２、DL）を具備する。
【００２８】
表示板部３００M、３００Sは、それぞれ、画面を構成する表示領域３１０M、３１０Sと周辺領域３２０M、３２０Sとを含み、周辺領域３２０M、３２０Sには光を遮断するための遮光層（図示せず）（「ブラックマトリックス」）が具備される。FPC６５０及び補助FPC６８０は、この遮光領域３２０M、３２０Sに取り付けられる。
【００２９】
図２に示したように、表示板部３００M、３００Sは、それぞれ、複数のゲート線（Ｇ1−Ｇn）と複数のデータ線（Ｄ1−Ｄm）とを含む複数の表示信号線と、これに接続されており実質的に行列形態に配列された複数の画素と、ゲート線（Ｇ1−Ｇn）に信号を供給するゲート駆動部４００とを含み、画素と表示信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）との大部分は表示領域３１０M、３１０S内に位置し、ゲート駆動部４００M、４００Sは周辺領域３２０M、３２０Sに各々位置する。ゲート駆動部４００M、４００Sが配置される側の周辺領域３２０M、３２０Sは少し幅が広い。
【００３０】
また、図１に示したように、主表示板部３００Mのデータ線（Ｄ1−Ｄm）のうち、一部は補助FPC６８０を通じて副表示板部３００Sに接続される。つまり、二つの表示板部３００M、３００Sは、データ線（Ｄ1−Ｄm）のうちの一部のものを共有する形態であり、図面にはそのうちの一つ（DL）を示している。
【００３１】
表示信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）は、ゲート信号（「走査信号」ともいう）を伝達する複数のゲート線（Ｇ1−Ｇn）と、データ信号を伝達するデータ線（Ｄ1−Ｄm）とを含む。ゲート線（Ｇ1−Ｇn）は行方向に延びており、互いにほぼ平行であり、データ線（Ｄ1−Ｄm）は列方向に延びており、互いにほぼ平行である。表示信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）は、FPC６５０、６８０と接続される地点で概して幅が広くなり、パッド（図示せず）を構成し、表示板部３００M、３００SとFPC６５０、６８０とは、これらパッドの電気的接続のための異方性導電膜（図示せず）で接続されている。
【００３２】
各画素は、表示信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）に接続されたスイッチング素子（Q）と、これに接続された液晶蓄電器（liquid crystal capacitor）（CLC）と、維持蓄電器（storage capacitor）（ＣST）とを含む。維持蓄電器（ＣST）は実施形態に応じて省略することができる。
【００３３】
薄膜トランジスタなどのようなスイッチング素子（Q）は、下部表示板１００に具備されており、三端子素子として、その制御端子及び入力端子は各々ゲート線（Ｇ1−Ｇn）及びデータ線（Ｄ1−Ｄm）に接続され、出力端子は液晶蓄電器（CLC）及び維持蓄電器（ＣST）に接続される。
【００３４】
図３に図示したように、表示板部３００は、下部表示板１００と、上部表示板２００と、それらの間の液晶層３とを含み、表示信号線（Ｇ1−Ｇn、Ｄ1−Ｄm）とスイッチング素子（Q）とは下部表示板１００に具備されている。
【００３５】
液晶蓄電器（CLC）は、下部表示板１００の画素電極１９０と、上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Q）に接続され、共通電極２７０は上部表示板２００の全面に形成されており、共通電圧生成部から共通電圧（Vcom）が印加される。別の例では、図３とは異なり、共通電極２７０が下部表示板１００に具備される場合もあり、この時には二つの電極１９０、２７０が全て線状または棒状に形成される。
【００３６】
維持蓄電器（ＣST）は、下部表示板１００に具備された別個の信号線（図示せず）と、画素電極１９０とが重畳して構成され、この別個の信号線には共通電圧（Vcom）などの決められた電圧が印加される。別の例では、維持蓄電器（ＣST）は、画素電極１９０が絶縁体を媒介として真上の前段ゲート線と重畳して構成される。
【００３７】
色表示を実現するためには、各画素が色相を表示できるようにしなければならない。これは、画素電極１９０に対応する領域に三原色、例えば、赤色、緑色、または青色の色フィルター２３０を具備することによって可能である。図３の例では、色フィルター２３０は上部表示板２００に形成されているが、別の例としては、図３の例とは異なり、下部表示板１００の画素電極１９０上または下に色フィルターを形成することもできる。
【００３８】
表示板部３００の二つの表示板１００、２００のうち少なくとも一つの外側面には、光を偏光させる偏光子（図示せず）が取り付けられている。
ゲート駆動部４００M、４００Sは、ゲート線（Ｇ1−Ｇn）に接続されたスイッチング素子（Q）をターンオンさせることができるゲートオン電圧（Von）と、スイッチング素子（Q）をターンオフさせることができるゲートオフ電圧（Voff）との組み合わせからなるゲート信号を、ゲート線（Ｇ1−Ｇn）に印加する。ゲート駆動部４００M、４００Sは、画素のスイッチング素子（Q）と同じ工程で形成され集積されており、信号線（SL１、SL２）を通じて集積チップ７００と各々接続されている。
【００３９】
集積チップ７００は、接続部６６０とFPC６５０とに具備された信号線を通じて外部の信号を受信し、処理した信号を、主表示板部３００Mの周辺領域３２０Mと補助FPC６８０とに具備された配線を通じて、主表示板部３００M及び副表示板部３００Sに供給することによって、これら主表示板部３００M及び副表示板部３００Sを制御するものであり、集積チップ７００は、図２に示した階調電圧生成部８００、データ駆動部５００及び信号制御部６００などを含む。
【００４０】
階調電圧生成部８００は、画素の輝度と関連した一組または二組の複数階調電圧を生成する。二組の階調電圧がある場合、二組のうちの一組は共通電圧（Vcom）に対して正の値を有し、他の一組は負の値を有する。
【００４１】
データ駆動部５００は、表示板部３００のデータ線（Ｄ1−Ｄm）に接続され、階調電圧生成部８００からの階調電圧を選択し、データ信号として画素に印加する。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
【００４２】
このような液晶表示装置の表示動作について、もう少し詳しく説明する。
画像データを提供するソース、例えばカメラ９１０は、被写体を撮像して８ビットの画像データ（DAT１）に変換してMPU９２０に提供する。MPU９２０は、８ビットの画像データ（DAT１）を６ビットの画像データ（DAT２）に変換した後、信号制御部６００へ、画像データ（DAT２）と共に様々な入力制御信号（DE、Hsync、Vsync、MCLK）を提供する。
【００４３】
信号制御部６００は、MPU９２０から、入力画像信号（DAT２）及びその表示を制御する入力制御信号、例えば、垂直同期信号（Vsync）、水平同期信号（Hsync）、メインクロック（MCLK）、データイネーブル信号（DE）などを受信し、その受信した入力制御信号及び入力画像信号（DAT２）に基づいて、ゲート制御信号（CONT１）、データ制御信号（CONT２）などを生成し、かつ、画像信号（DAT２）を表示板部３００の動作条件に合うように適切に処理した後、ゲート制御信号（CONT１）をゲート駆動部４００M、４００Sのうち一つに出力し、データ制御信号（CONT２）と処理した画像信号（DAT３）とはデータ駆動部５００へ出力する。
【００４４】
ゲート制御信号（CONT１）は、ゲートオン電圧（Von）の出力開始を指示する走査開始信号（STV）、ゲートオン電圧（Von）の出力時期を制御するゲートクロック信号（CPV）及びゲートオン電圧（Von）の持続時間を限定する出力イネーブル信号（OE）などを含む。
【００４５】
データ制御信号（CONT２）は、画像データ（DAT３）の入力開始を知らせる水平同期開始信号（STH）、データ線（Ｄ1−Ｄm）に対応するデータ電圧を印加させるロード信号（LOAD）、共通電圧（Vcom）に対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を、データ電圧の極性とする）を反転させる反転信号（RVS）、データクロック信号（HCLK）などを含む。
【００４６】
データ駆動部５００は、信号制御部６００からのデータ制御信号（CONT２）によって一行の画素に対応する画像データ（DAT３）を順次に受信し、階調電圧生成部８００からの階調電圧のうち各画像データ（DAT３）に対応する階調電圧を選択することによって、画像データ（DAT３）を対応するデータ電圧に変換し、これをデータ線（Ｄ1−Ｄm）に印加する。
【００４７】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号（CONT１）に応じてゲートオン電圧（Von）をゲート線（Ｇ1−Ｇn）に印加して、ゲート線（Ｇ1−Ｇn）に接続されたスイッチング素子（Q）をターンオンさせる。データ線（Ｄ1−Ｄm）に供給されたデータ電圧は、ターンオンされたスイッチング素子（Q）を通じて対応する画素に印加される。
【００４８】
画素に印加されたデータ電圧と共通電圧（Vcom）との差は、液晶蓄電器（CLC）の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさに応じてその配列が異なる。これにより、液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００、２００に付着した偏光子によってのものであり、光の透過率変化に現れる。即ち、偏光子によって特定方向に振動する光だけが選択されるため、偏光子によって液晶層に入射される光の量が制限され、それにより光の透過率が変化する。
【００４９】
１水平周期（または１H"）［水平同期信号（Hsync）、データイネーブル信号（DE）、ゲートクロック（CPV）の１周期］が過ぎると、データ駆動部５００とゲート駆動部４００は、次の行の画素に対して同じ動作を繰り返す。このような方式で、１フレーム間の全てのゲート線（Ｇ1−Ｇn）に対して順次にゲートオン電圧（Von）を印加して、全ての画素にデータ電圧を印加する。１フレームが終わると次のフレームが始まり、各画素に印加されるデータ電圧の極性が直前フレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（RVS）の状態が制御される（「フレーム反転」）。この時、１フレーム内でも、反転信号（RVS）の特性によって１つのデータ線を通じて印加されるデータ電圧の極性が変わったり（例：列反転、ドット反転）、１つの画素行に印加されるデータ電圧の極性も互いに異なることがある（例：ライン反転、ドット反転）。
【００５０】
次に、本発明の一実施例によるゲート駆動部について簡略に説明する。
図４は、本発明の一実施例によるゲート駆動部のブロック図であり、図５は、図４に示したゲート駆動部の信号波形図であり、図６は、図１に示した主表示板部おいてゲート信号が印加される方向を示す図面である。
【００５１】
図３に示したゲート駆動部４００は、一列に配列されており、ゲート線（Ｇ1−Ｇn）に各々接続されている複数のステージ４１０を含むシフトレジスタであって、走査開始信号（STV）、複数のクロック信号（CLK１、CLK２）、及びゲートオフ電圧（Voff）が入力される。
【００５２】
各ステージ４１０は、セット端子（S）、ゲート電圧端子（GV）、一対のクロック端子（CK１、CK２）、リセット端子（R）、ゲート出力端子（OUT１）、及びキャリー出力端子（OUT２）を有している。
【００５３】
各ステージ（段）、例えばｊ番目のステージ（STj）のセット端子（S）には、１つ前のステージ（STｊ−１）のキャリー出力、つまり前段キャリー出力「Cout（ｊ−１）」が入力され、リセット端子（R）には、１つ後のステージ（STｊ＋１）のゲート出力、つまり後段ゲート出力「Gout（ｊ+１）」が入力され、クロック端子（CK１、CK２）には、クロック信号（CLK１、CLK２）が入力され、ゲート電圧端子（GV）には、ゲートオフ電圧（Voff）が入力される。ゲート出力端子（OUT１）はゲート出力「Gout（j）」を送出し、キャリー出力端子（OUT２）はキャリー出力「Cout（j）」を送出す。
【００５４】
但し、シフトレジスタ４００の第１ステージには、前段キャリー出力の代わりに走査開始信号（STV）が入力される。また、ｊ番目のステージ（STj）のクロック端子（CK１）にクロック信号（CLK１）が入力され、クロック端子（CK２）にクロック信号（CLK２）が入力される場合、これに隣接した（ｊ−１）番目のステージ（STｊ−１）及び（ｊ+１）番目のステージ（STｊ+１）のクロック端子（CK１）にはクロック信号（CLK２）が入力され、クロック端子（CK２）にはクロック信号（CLK１）が入力される。
【００５５】
各クロック信号（CLK１、CLK２）は、画素のスイッチング素子（Q）を駆動することができるように電圧レベルがハイの場合はゲートオン電圧（Von）と同一であり、ローの場合はゲートオフ電圧（Voff）と同一であるのが好ましい。図５に示したように、各クロック信号（CLK１、CLK２）はデューティ比が５０％であり、二つのクロック信号（CLK１、CLK２）の位相差は１８０゜である。
【００５６】
このような方式で、各ステージ（ステージｊ）は前段キャリー信号（Cout（ｊ−１））及び後段ゲート信号（Gout（ｊ+１））に基づき、且つクロック信号（CLK１、CLK２）に同期して、キャリー信号（Cout（j））及びゲート信号（Gout（j））を生成し、順次にゲート信号をゲート線（Ｇ1−Ｇn）に印加する。
【００５７】
一方、図６に示したように、走査開始信号（STV）は、集積チップ７００から最も遠い位置にある第１ステージ（ST１）に入力され、ゲート信号は、集積チップ７００から離れたステージから近いステージへの順で出力されてゲート線へ印加される。
【００５８】
図７は主表示板部３００Mを回転しなかった時（以下、「一般モード」という）と回転モードの時の画像とを例に挙げて示したものであって、左側が一般モードで右側が回転モードであり、回転モードでも一般モードのように原画像が表示されなければならない。これについて図８乃至図１２を参照して詳細に説明する。
【００５９】
図８の８ａ乃至８ｃは、一般モードでデータをメモリに書き込む方向と、読み取る方向と、画面に表示される表示方向とを各々示しており、図９の９ａ乃至９ｃは、回転モードでデータをメモリに書き込む方向と、読み取る方向と、画面に表示される表示方向とを各々示す。図１０は、図１及び図３に示したメモリ７５０に画像データ（DAT２）を書き込む速度と読み取る速度とを示しており、図１１は、本発明の一実施例による回転モードで原画像を表示するための駆動方法を示す図面である。
【００６０】
ここで、メモリ７５０は、説明の便宜のために、主表示板部３００Mの解像度に対応する記憶容量を持つものとし、図８および図９の横軸及び縦軸に示した「００」、「EF」、「０００」及び「１３F」は１６進数を意味しており、解像度は２４０×３２０である。
【００６１】
また、メモリ７５０は、図８の８ａ及び図９の９ａに示したように、左上から右下の方向、または右下から左上の方向に、データを書き込むことができる。しかし、読み取りは、左上から右下の方向に行われる。なぜなら、一般にメモリ７５０の読み取る方向を決定するアドレスカウンタは「００、０００」に設定されており、このような構成を考慮しているからである。もちろんアドレスカウンタが「EF、１３F」に設定されることもあり、この場合には右下から左上の方向に読み取りが行われる。
【００６２】
まず、図８の８ａに示したように、書き込み方向（WD）は左上、つまり「００、０００」から右下、つまり「EF、１３F」であり、読み取り方向（RD）もまた図８の８ｂに示したように、書き込み方向（WD）と同じである。表示方向（DD）もまた、読み取り方向（RD）と同じであり、一般モードで図８の８ｃに示したように原画像を見ることができるように表示される。
【００６３】
図８に示した場合と異なり、図９の９ａに示したように、書き込み方向（WD）を右下から左上とし、読み取り方向（WD）は書き込み方向（WD）の反対に左上から右下の方向にすると、図９の９ｃに示したように回転モードでも原画像を表示することができる（即ち、表示板が回転されても、画像は回転しない）。このように、書き込み方向（WD）と読み取り方向（RD）とを互いに反対にすると、回転モードで原画像を表示することができることが分かる。
【００６４】
整理すると、一般モードでは一番最初に入力されたデータが一番最初に出力される先入先出（first in first out）方式でデータを読み取り、回転モードでは一番最後に入力されたデータが一番最初に出力される後入先出（last in first out）方式でデータを読み取る。
【００６５】
図１０には、メモリ７５０にデータを入力する書き込み動作（WT）と、メモリ７５０からデータを出力する読み取り動作（RD）とをフレーム単位で示した。つまり、書き込む時は秒当たりＫフレームの速度で書き込みを行い、読み取る時は秒当たりＮフレームの速度で読み取りを行う。この時、ＫはＮより小さいか、あるいは同じである。
【００６６】
図１１には、メモリ７５０に対するデータの書き込みおよび読み取りを行う時に、例えば垂直同期信号（Vsync）に合せて書き込みおよび読み取りを行う例を示した。
ここで、垂直同期信号（Vsync）のハイ区間は１フレームの長さに対応し、図面には第１フレームから第８フレーム（＃１−＃８）を示した。
【００６７】
図１１を見ると、書き込み動作（WT）は読み取り動作（RD）の１／４に相当する。言い換えると、４フレームに一度の書き込みを行い、毎フレームごとに読み取りを行う。したがって、N＝４Kである。この時、書き込み方向（WD）は右下から左上の方向であるため、メモリ７５０には原画像が逆になったデータが入力される。書き込み方向（WD）の反対方向に読み取れば、回転モードで原画像を表示することができる。これと異なり、別の例では、書き込み方向（WD）を左上から右下の方向にし、読み取り方向（RD）を右下から左上の方向にすることができる。
【００６８】
上述のような動作が行われる時、書き込み方向（WD）と読み取り方向（RD）とが互いに異なり、書き込み動作と読み取り動作とがある特定の時点で同時に行われる、いわゆるデータの衝突が起きて画面（画像）が壊れる現象が起こり得る。しかしながら、上述の構成では、毎フレームごとにデータの衝突が起こるのではなく、４フレームごとに一度衝突が生じるので、人の目にはこのようなデータの衝突によって画面が壊れる現象は識別されないので、何ら問題がない。
【００６９】
図１２は本発明の他の実施例による液晶表示装置の駆動方法を示す。
図１２を参照すると、第１垂直同期信号（Vsync）と、これを１フレーム分だけ遅延させた第２垂直同期信号（Vsync’）とが示されており、書き込み動作（WT）と読み取り動作（RD）との回数は同じ、即ち、Ｎ＝Ｋである。ただし、書き込み動作（WD）は第１垂直同期信号（Vsync）に合わせて行われ、読み取り動作（RD）は第２垂直同期信号（Vsync’）に合わせて行われる。
【００７０】
この構成の場合、例えば図１２に示したように、第１垂直同期信号（Vsync）の＃１のハイ区間の間に、まず右下から左上の方向に１フレームのデータを書き込み、この１フレームが終わった後、第２垂直同期信号（Vsync’）の＃１’のハイ区間の間に、左上から右下の方向にその１フレームのデータを読み取る。次に、第１垂直同期信号（Vsync）のブランク区間（＃１と＃２との間の区間）が終わった時点で、即ち、第１垂直同期信号（Vsync）の＃２のハイ区間の間に、左上から右下の方向に１フレームのデータを書き込む動作が行われる。この例の場合には、データを毎フレームごとに書き込んで読み取るので、リアルタイム動作が可能であると同時に、データの衝突が起こらない。
【００７１】
さらに具体的に説明すると、図１１の例とは異なり、書き込み動作（WT）及び読み取り動作（RD）が毎フレームごとに方向を変えながら行われるが、読み取り動作（RD）は書き込み動作（WT）が終わった後に行われるので、方向が反対でも衝突が生じない。また、読み取り動作（RD）と書き込み動作（WT）とが同時に行われる時間（T）でも、まず読み取り動作（RD）がある程度行われた後に書き込み動作（WT）が行われるので、データの衝突が生じない。
【００７２】
メモリ７５０の動作を制御する信号は、MPU９２０から印加することができる。制御信号は、例えば、書き込み可能信号（write enable、WE）、読み取り可能信号（read enable、RE）、アドレスカウンタ信号（AC）などがある。
【００７３】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、請求の範囲で定義している本発明の基本概念を利用した当業者に可能な様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００７４】
【図１】本発明の一実施例による液晶表示装置の概略図である。
【図２】本発明の一実施例による液晶表示装置のブロック図である。
【図３】本発明の一実施例による液晶表示装置の一画素に対する等価回路図である。
【図４】本発明の一実施例によるゲート駆動部のブロック図である。
【図５】図４に示したゲート駆動部の信号波形図である。
【図６】図４に示したゲート駆動部の走査方向を説明するための概略図である。
【図７】図１に示した主表示板部を１８０゜回転した時に表示される画面を示す図面である。
【図８】８ａないし８ｃは、それぞれ、本発明の一実施例による液晶表示装置の一般モードにおいての、データの書き込み方向、読み取り方向、および表示方向を示す図面である。
【図９】９ａないし９ｃは、それぞれ、本発明の一実施例による液晶表示装置の回転モードにおいて、データの書き込み方向、読み取り方向、および表示方向を示す図面である。
【図１０】本発明の一実施例による液晶表示装置のメモリにおいての、入力フレームと出力フレームとの関係を示す図面である。
【図１１】本発明の一実施例による液晶表示装置の駆動方法を説明するための図面である。
【図１２】本発明の他の実施例による液晶表示装置の駆動方法を説明するための図面である。
【符号の説明】
【００７５】
３        液晶層
１００    下部表示板
１９０    画素電極
２００    上部表示板
２３０    色フィルター
２７０    共通電極
３００    表示板部
３００Ｍ  主表示板部
３００Ｓ  副表示板部
３１０Ｍ、３１０Ｓ  表示領域
３２０Ｍ、３２０Ｓ  周辺領域
４００Ｍ、４００Ｓ  ゲート駆動部
５００    データ駆動部
６００    信号制御部
６５０    ＦＰＣ
６６０    接続部
６８０    補助ＦＰＣ
６９０    開口部
７００    集積チップ
７５０    メモリ
８００    階調電圧生成部
【図１】
2006154715.tif 000003
【図２】
2006154715.tif 000004
【図３】
2006154715.tif 000005
【図４】
2006154715.tif 000006
【図５】
2006154715.tif 000007
【図６】
2006154715.tif 000008
【図７】
2006154715.tif 000009
【図８】
2006154715.tif 000010
【図９】
2006154715.tif 000011
【図１０】
2006154715.tif 000012
【図１１】
2006154715.tif 000013
【図１２】
2006154715.tif 000014