(57)【要約】【課題】  価格競争力を向上させて、表示装置の大きさを小さくすることができるデュアル表示装置を提供する。【解決手段】  第１表示板部と、前記第１表示板部を駆動する第１駆動チップと、第２表示板部と、前記第２表示板部を駆動する第２駆動チップとを有し、前記第１駆動チップ及び前記第２駆動チップは駆動に必要な電源のうちの少なくとも一部を共有する。【選択図】図７
2006201755.tif 000002
【特許請求の範囲】
【請求項１】
第１表示板部と、
前記第１表示板部を駆動する第１駆動チップと、
第２表示板部と、
前記第２表示板部を駆動する第２駆動チップとを有し、
前記第１駆動チップ及び前記第２駆動チップは駆動に必要な電源のうちの少なくとも一部を共有することを特徴とするデュアル表示装置。
【請求項２】
前記電源は第１乃至第３電圧を有し、該第１乃至第３電圧は前記第１駆動チップで生成されて前記第２駆動チップに供給されることを特徴とする請求項１に記載のデュアル表示装置。
【請求項３】
前記電源は第４及び第５電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成されて前記第２駆動チップに供給されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項４】
前記電源は第４乃至第７電圧をさらに有し、該第４乃至第７電圧は前記第１駆動チップで生成され、前記第６及び第７電圧は前記第２駆動チップに供給されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項５】
前記電源は第４乃至第７電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成され、前記第６及び第７電圧は前記第２駆動チップで生成されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項６】
前記電源は第４乃至第６電圧をさらに有し、該第４乃至第６電圧は前記第１駆動チップで生成され、前記第４及び第６電圧は前記第２駆動チップに供給されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項７】
前記電源は第４乃至第６電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成され、前記第６電圧は前記第２駆動チップで生成され、前記第４電圧は前記第２駆動チップに供給されることを特徴とする請求項２に記載のデュアル表示装置。
【請求項８】
前記第１及び第２表示板部の一辺に各々付着されている第１及び第２ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）と、
前記第１及び第２ＦＰＣが互いに異なる面に付着されている第３ＦＰＣをさらに有することを特徴とする請求項３乃至７のうちのいずれか一項に記載のデュアル表示装置。
【請求項９】
前記電源を供給する電源線は前記第３ＦＰＣに形成されていることを特徴とする請求項８に記載のデュアル表示装置。
【請求項１０】
前記第１及び第２表示板部は、スイッチング素子を各々含む複数の画素及び前記スイッチング素子に連結されている第１及び第２表示信号線を各々有することを特徴とする請求項８に記載のデュアル表示装置。
【請求項１１】
ゲート信号を生成して前記第１表示信号線に印加するゲート駆動部と、データ電圧を生成して前記第２表示信号線に印加するデータ駆動部とをさらに有することを特徴とする請求項１０に記載のデュアル表示装置。
【請求項１２】
前記第１及び第２駆動チップは、前記ゲート駆動部及び前記データ駆動部を各々有することを特徴とする請求項１１に記載のデュアル表示装置。
【請求項１３】
階調電圧を生成して前記データ駆動部に送出する階調電圧生成部と、共通電圧を生成する共通電圧生成部とをさらに有することを特徴とする請求項１２に記載のデュアル表示装置。
【請求項１４】
前記第１及び第２駆動チップは、前記階調電圧生成部及び前記共通電圧生成部をさらに有することを特徴とする請求項１３に記載のデュアル表示装置。
【請求項１５】
前記第１及び第２駆動チップは前記第１及び第２表示板部にＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）方式で各々装着されていることを特徴とする請求項１に記載のデュアル表示装置。
【請求項１６】
前記電源は第１乃至第５電圧を有し、前記第１及び第２駆動チップは少なくとも第１乃至第３電圧を共有することを特徴とする請求項１に記載のデュアル表示装置。
【請求項１７】
前記第１及び第２駆動チップの各々は、前記第１及び第２電圧の印加を受けてゲート信号を生成するゲート駆動部と、
前記第３電圧の印加を受けてデータ電圧を生成するデータ駆動部と、
前記第４電圧の印加を受けて階調電圧を生成する階調電圧生成部と、
前記第５電圧の印加を受けて共通電圧を生成する共通電圧生成部とをさらに有することを特徴とする請求項１６に記載のデュアル表示装置。
【請求項１８】
前記第１及び第２表示板部の一辺に各々付着されている第１及び第２ＦＰＣと、前記第１及び第２ＦＰＣが互いに異なる面に付着されている第３ＦＰＣとをさらに有することを特徴とする請求項１７に記載のデュアル表示装置。
【請求項１９】
前記電源を供給する電源線は前記第３ＦＰＣに形成されていることを特徴とする請求項１８に記載のデュアル表示装置。
【請求項２０】
前記第１及び第２駆動チップは前記第１及び第２表示板部にＣＯＧ方式で各々装着されていることを特徴とする請求項１９に記載のデュアル表示装置。
【請求項２１】
前記第１及び第２駆動チップの各々は、前記ゲート駆動部、前記データ駆動部、前記階調電圧生成部、及び前記共通電圧生成部のうちの少なくとも一つを有することを特徴とする請求項１７に記載のデュアル表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデュアル表示装置に関し、特に、電源を共有することができる中小型デュアル表示装置に関する。
【背景技術】
【０００２】
最近、重くて大きい陰極線管（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ、ＣＲＴ）に代わって、有機電界発光表示装置（ｏｒｇａｎｉｃ  ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ  ｄｉｓｐｌａｙ、ＯＬＥＤ）、プラズマ表示装置（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ、ＰＤＰ）、液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＬＣＤ）のような平板表示装置が活発に開発されている。
【０００３】
ＰＤＰは気体放電によって発生するプラズマを利用して文字や画像を表示する装置であり、有機ＥＬ表示装置は特定の有機物または高分子等の電界発光を利用して文字または画像を表示する装置である。液晶表示装置は二つの表示板の間に注入されている液晶層に電場を印加し、この電場の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を表示する装置である。
このような平板表示装置の中でも、例えば液晶表示装置及び有機ＥＬ表示装置は、スイッチング素子を含む画素及び表示信号線が形成された表示板、そして表示信号線のうちのゲート線にゲート信号を送出して画素のスイッチング素子をターンオン／オフするゲート駆動部、表示信号線のうちのデータ線にデータ電圧を印加するデータ駆動部、これらを制御する信号制御部、そして一定の電源を供給する駆動電源生成部を含む。
【０００４】
このような表示装置の中でも、特に中小型表示装置を有する携帯電話のようなものにおいては、外部及び内部に各々表示板部が形成された、いわゆるデュアル表示装置が活発に開発されている。
このようなデュアル表示装置は、内部に装着される主表示板部、外部に装着される副表示板部、外部からの入力信号を伝達する配線が形成された駆動可撓性印刷回路基板（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ、ＦＰＣ）、駆動ＦＰＣと主表示板部との間に位置した主ＦＰＣ、駆動ＦＰＣと副表示板部との間に位置した補助ＦＰＣ、そしてこれらを制御し、主表示板部に装着されている主駆動チップ（ｍａｉｎ  ｄｒｉｖｉｎｇ  ｃｈｉｐ）及び副表示板部に装着されている副駆動チップを含む。
各駆動チップは表示板部を制御する信号、駆動信号、及び電源を生成し、主に表示板部にＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）形態で装着されていて、駆動ＦＰＣは外部の装置及び液晶表示装置を連結するという意味で、インターフェースＦＰＣとも呼ばれる。
【０００５】
一方、主駆動チップ及び副駆動チップの両方を使用する場合には、２つの集積回路を使用するので、価格の面で不利であり、各駆動チップを駆動するための部品の数の増加によって全体的な表示装置の大きさが大きくなるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来のデュアル表示装置における問題点に鑑みてなされたものであって、本発明の目的は、価格競争力を向上させて、表示装置の大きさを小さくすることができるデュアル表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明によるデュアル表示装置は、第１表示板部と、前記第１表示板部を駆動する第１駆動チップと、第２表示板部と、前記第２表示板部を駆動する第２駆動チップとを有し、前記第１駆動チップ及び前記第２駆動チップは駆動に必要な電源のうちの少なくとも一部を共有することを特徴とする。
【０００８】
前記電源は第１乃至第３電圧を有し、該第１乃至第３電圧は前記第１駆動チップで生成されて前記第２駆動チップに供給されることを特徴とする。
前記電源は第４及び第５電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成されて前記第２駆動チップに供給されることを特徴とする。
前記電源は第４乃至第７電圧をさらに有し、該第４乃至第７電圧は前記第１駆動チップで生成され、前記第６及び第７電圧は前記第２駆動チップに供給されることを特徴とする。
前記電源は第４乃至第７電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成され、前記第６及び第７電圧は前記第２駆動チップで生成されることを特徴とする。
前記電源は第４乃至第６電圧をさらに有し、該第４乃至第６電圧は前記第１駆動チップで生成され、前記第４及び第６電圧は前記第２駆動チップに供給されることを特徴とする。
前記電源は第４乃至第６電圧をさらに有し、該第４及び第５電圧は前記第１駆動チップで生成され、前記第６電圧は前記第２駆動チップで生成され、前記第４電圧は前記第２駆動チップに供給されることを特徴とする。
前記第１及び第２表示板部の一辺に各々付着されている第１及び第２ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）と、
前記第１及び第２ＦＰＣが互いに異なる面に付着されている第３ＦＰＣをさらに有することを特徴とする。
前記電源を供給する電源線は前記第３ＦＰＣに形成されていることを特徴とする。
前記第１及び第２表示板部は、スイッチング素子を各々含む複数の画素及び前記スイッチング素子に連結されている第１及び第２表示信号線を各々有することを特徴とする。
ゲート信号を生成して前記第１表示信号線に印加するゲート駆動部と、データ電圧を生成して前記第２表示信号線に印加するデータ駆動部とをさらに有することを特徴とする。
前記第１及び第２駆動チップは、前記ゲート駆動部及び前記データ駆動部を各々有することを特徴とする。
階調電圧を生成して前記データ駆動部に送出する階調電圧生成部と、共通電圧を生成する共通電圧生成部とをさらに有することを特徴とする。
前記第１及び第２駆動チップは、前記階調電圧生成部及び前記共通電圧生成部をさらに有することを特徴とする。
前記第１及び第２駆動チップは前記第１及び第２表示板部にＣＯＧ（ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）方式で各々装着されていることを特徴とする。
【０００９】
前記電源は第１乃至第５電圧を有し、前記第１及び第２駆動チップは少なくとも第１乃至第３電圧を共有することを特徴とする。
前記第１及び第２駆動チップの各々は、前記第１及び第２電圧の印加を受けてゲート信号を生成するゲート駆動部と、前記第３電圧の印加を受けてデータ電圧を生成するデータ駆動部と、前記第４電圧の印加を受けて階調電圧を生成する階調電圧生成部と、前記第５電圧の印加を受けて共通電圧を生成する共通電圧生成部とをさらに有することを特徴とする。
前記第１及び第２表示板部の一辺に各々付着されている第１及び第２ＦＰＣと、前記第１及び第２ＦＰＣが互いに異なる面に付着されている第３ＦＰＣとをさらに有することを特徴とする。
前記電源を供給する電源線は前記第３ＦＰＣに形成されていることを特徴とする。
前記第１及び第２駆動チップは前記第１及び第２表示板部にＣＯＧ方式で各々装着されていることを特徴とする。
前記第１及び第２駆動チップの各々は、前記ゲート駆動部、前記データ駆動部、前記階調電圧生成部、及び前記共通電圧生成部のうちの少なくとも一つを有することを特徴とする。
【発明の効果】
【００１０】
本発明に係るデュアル表示装置によれば、主駆動チップ及び副駆動チップが少なくとも３個〜５個の電源を共有することで、電源供給に必要な部品の数を減少させて、デュアル表示装置の大きさを小さくするのはもちろん、原価を減少させることができるという効果がある。
【発明を実施するための最良の形態】
【００１１】
次に、本発明に係るデュアル表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体にわたって類似した部分については、同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直上”にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“直上”にあるとする時、これはその中間に他の部分がない場合を意味する。
【００１２】
本発明の実施形態によるデュアル表示装置について、図面を参照して詳細に説明する。
図１は本発明の実施形態による表示装置のブロック図であり、図２は本発明の実施形態による液晶表示装置の一つの画素に対する等価回路図であり、図３及び図４は本発明の実施形態によるデュアル表示装置の概略図であり、図５は本発明の実施形態によるデュアル表示装置の概略的な側面図である。
【００１３】
図１に示すように、本発明の実施形態による表示装置は、表示板部３００、これに連結された共通電圧生成部７１０、ゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、これらを制御する信号制御部６００、表示板部３００に光を供給するバックライト部９００、そして駆動電源を生成する駆動電源生成部７２０を含む。
表示板部３００は、等価回路で見る時、複数の表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）、及びこれに連結されていて、ほぼ行列形態に配列された複数の画素（ｐｉｘｅｌ）を含む。
【００１４】
各画素は、表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）に連結されたスイッチング素子（Ｑ）、及びこれに連結された画素回路（ｐｉｘｅｌ  ｃｉｒｃｕｉｔ）（ＰＸ）を含む。
スイッチング素子（Ｑ）は三端子素子であって、その制御端子及び入力端子は各々ゲート線（Ｇ１−Ｇｎ）及びデータ線（Ｄ１−Ｄｍ）に連結されており、出力端子は画素回路（ＰＸ）に連結されている。また、スイッチング素子（Ｑ）は薄膜トランジスタであるのが好ましく、多結晶シリコンまたは非晶質シリコンからなることができる。
【００１５】
平板表示装置の代表格である液晶表示装置の場合、図２に示すように、表示板部３００は、下部表示板１００、上部表示板２００、及びそれらの間の液晶層３を含み、表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）及びスイッチング素子（Ｑ）は下部表示板１００に形成されている。液晶表示装置の画素回路（ＰＸ）は、スイッチング素子（Ｑ）に並列に連結された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）（ＣＬＣ）及びストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）（ＣＳＴ）を含む。ストレージキャパシタ（ＣＳＴ）は必要に応じて省略することができる。
【００１６】
液晶キャパシタ（ＣＬＣ）は下部表示板１００の画素電極１９０及び上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子（Ｑ）に連結され、共通電極２７０は上部表示板２００の全面に形成されていて、共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に形成される場合もあり、この時には二つの電極１９０、２７０が全て線状または棒状からなる。
ストレージキャパシタ（ＣＳＴ）は下部表示板１００に形成された別個の信号線（図示せず）及び画素電極１９０が重なって形成され、この別個の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタ（ＣＳＴ）は画素電極１９０及び真上の前段ゲート線が絶縁体を媒介として重なって形成することもできる。
【００１７】
一方、色表示を実現するためには各画素が色相を表示することができるようにしなければならないが、これは、画素電極１９０に対応する領域に三原色、例えば赤色、緑色、または青色の色フィルタ２３０を形成することによって可能である。図２では、色フィルタ２３０は上部表示板２００に形成されているが、これとは異なって、下部表示板１００の画素電極１９０上または下に形成することもできる。
液晶表示装置の表示板部３００の二つの表示板１００、２００のうちの少なくとも一つの外表面には光を偏光させる偏光子（図示せず）が付着されている。
液晶表示装置のバックライト部９００は、表示板部３００の下部に装着されている複数のランプ（図示せず）を含む光源部９１０を含み、中小型液晶表示装置の場合には、ランプとして発光ダイオード（ＬＥＤ）などが使用され、ランプが表示板部３００の下部周縁に配置されていて、導光板（ｌｉｇｈｔ  ｇｕｉｄｅ）が配置されたエッジ型であり得る。
【００１８】
一方、図３乃至図５に示すように、本発明の実施形態によるデュアル表示装置は、主表示板部３００Ｍ及び副表示板部３００Ｓの２つの表示板部、主表示板部３００Ｍに付着されている主ＦＰＣ６８０Ｍ、主ＦＰＣ６８０に付着されている駆動ＦＰＣ６５０、主表示板部３００Ｍと副表示板部３００Ｓとの間に付着されている補助ＦＰＣ６８０Ｓ、そして各表示板部３００Ｍ、３００Ｓに装着されている主及び副駆動チップ７００Ｍ、７００Ｓを含む。
各表示板部３００Ｍ、３００Ｓは、表示領域３１０Ｍ、３１０Ｓを定義する周辺領域３２０Ｍ、３２０Ｓを含み、画素及び表示信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）のほとんどは表示領域３１０Ｍ、３１０Ｓ内に位置する。上部表示板２００Ｍ、２００Ｓは下部表示板１００Ｍ、１００Ｓより大きさが小さくて、下部表示板１００Ｍ、１００Ｓの一部の領域が露出される。
【００１９】
主表示板部３００Ｍ及び副表示板部３００Ｓは駆動ＦＰＣ６５０に形成されている電源配線３３０を通じて互いに連結されている。主表示板部３００Ｍの下側には主ＦＰＣ６８０Ｍが付着されており、副表示板部３００Ｓの下側には補助ＦＰＣ６８０Ｓが付着されていて、主及び補助ＦＰＣ６８０Ｍ、６８０Ｓは駆動ＦＰＣ６５０の互いに異なる面に各々付着されている。
駆動ＦＰＣ６５０はまた、インターフェース（ｉｎｔｅｒｆａｃｅ）ＦＰＣと呼ばれるもので、信号を伝達するための配線（図示せず）及びその端部にパッド（図示せず）が形成されている。また、駆動ＦＰＣ６５０のパッドと接触する主及び補助ＦＰＣ６８０Ｍ、６８０Ｓ及び各表示板部３００Ｍ、３００Ｓにもパッドが形成されている。
【００２０】
駆動ＦＰＣ６５０には、結合時に副表示板部３００Ｓが位置する切開部６９０が形成されており、バックライト部９００の光源部９１０に印加される電流を制御する駆動回路部７５０が形成されている。
駆動ＦＰＣ６５０のパッド、主及び補助ＦＰＣ６８０Ｍ、６８０Ｓのパッドと各表示板部３００Ｍ、３００Ｓのパッドとを互いに電気的に連結するために、ハンダ付けや異方性導電膜（ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ、ＡＣＦ）を使用することができる。
【００２１】
バックライト部９００は、図５のデュアル表示装置を基準にして考えると左側に配置される光源部９１０及び導光板を通じて二つの表示板部３００Ｍ、３００Ｓに各々光を供給し、二つの表示板部３００Ｍ、３００Ｓはバックライト部９００を間に置いて互いに対向するように位置する。
【００２２】
二つの表示板部３００Ｍ、３００Ｓは、各々下部表示板１００Ｍ、１００Ｓ及び上部表示板２００Ｍ、２００Ｓを含み、駆動チップ７００Ｍ、７００Ｓは主及び副表示板部３００Ｍ、３００Ｓの下部表示板１００Ｍ、１００Ｓに各々装着されている。
主ＦＰＣ６８０Ｍは折れ曲がりながら上側に上がっており、補助ＦＰＣ６８０Ｓは副表示板部３００Ｓの下部表示板１００Ｓと駆動ＦＰＣ６５０との間に連結されていて、主ＦＰＣ６８０Ｍは折れ曲がった状態で駆動ＦＰＣ６５０と連結される。駆動ＦＰＣ６５０はバックライト部９００の上側に位置し、切開部６９０には副表示板部３００Ｓが入る。
【００２３】
再び図１を参照すれば、駆動電源生成部７２０はゲート電圧（Ｖｏｎ、Ｖｏｆｆ）及び第１乃至第３基準電圧（ＡＶＤＤ、ＧＶＤＤ、ＶｃｏｍＨ）を生成する。
階調電圧生成部８００は、複数の抵抗からなる抵抗列（図示せず）を含み、抵抗列の一端は第２基準電圧（ＧＶＤＤ）に連結されており、他端は接地されて画素の輝度に関する一対または二対の複数階調電圧を生成する。二対ある場合には、二対のうちの一対は共通電圧Ｖｃｏｍに対して正の値を有し、他の一対は負の値を有する。
【００２４】
ゲート駆動部４００はゲート電圧（Ｖｏｎ、Ｖｏｆｆ）の印加を受けて）、表示板部３００のゲート線（Ｇ１−Ｇｎ）に連結されてスイッチング素子（Ｑ）をターンオンすることができるゲートオン電圧（Ｖｏｎ）及びスイッチング素子（Ｑ）をターンオフすることができるゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなるゲート信号をゲート線（Ｇ１−Ｇｎ）に印加する。
データ駆動部５００は表示板部３００のデータ線（Ｄ１−Ｄｍ）に連結され、階調電圧生成部８００からの階調電圧を選択して、選択した階調電圧を増幅するのに使用される複数の増幅器（図示せず）を通じて増幅してデータ信号として画素に印加する。この時、第１基準電圧（ＡＶＤＤ）は増幅器の動作範囲を定める基準電圧として使用される。
【００２５】
共通電圧生成部７１０は第３基準電圧ＶｃｏｍＨに基づいてハイレべル及びローレベルが一定の周期で繰り返される共通電圧Ｖｃｏｍを生成して、表示板部３００に印加する。
信号制御部６００はゲート駆動部４００及びデータ駆動部５００などの動作を制御する。
信号制御部６００、ゲート駆動部４００、データ駆動部５００、及び駆動電源生成部７２０は、図６に示すように、一つの統合チップ７００で実現できる。
【００２６】
図６は図３に示した主駆動チップ及び副駆動チップのブロック図の一例であって、主及び副駆動チップ７００Ｍ、７００Ｓは、信号制御部６００Ｍ、６００Ｓ、データ駆動部５００Ｍ、５００Ｓ、そして左側及び右側に位置したゲート駆動部４００ＭＬ、４００ＭＲ、４００ＳＬ、４００ＳＲを含み、主駆動チップ７００Ｍは、左側及び右側に位置した駆動電源生成部７２０Ｌ、７２０Ｒをさらに含む。副駆動チップ７００Ｓは電源配線３３０を通じて主駆動チップ７００Ｍから駆動に必要な電源、例えばゲート電圧（Ｖｏｎ、Ｖｏｆｆ）及び第１乃至第３基準電圧（ＡＶＤＤ、ＧＶＤＤ、ＶｃｏｍＨ）の供給を受けることができる。
各駆動チップ７００Ｍ、７００Ｓは連結部６６０（図４参照）を通じて外部のＭＰＵ（ｍｏｂｉｌｅｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）（図示せず）から信号を受信して、処理した信号を駆動ＦＰＣ６５０と主及び補助ＦＰＣ６８０Ｍ、６８０Ｓに形成された配線を通じて主表示板部３００Ｍ及び副表示板部３００Ｓに各々供給する。
【００２７】
以下に、表示装置の表示動作について詳細に説明する。
また図１を参照すると、信号制御部６００は、外部のグラフィック制御機（図示せず）から入力映像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号、例えば垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃ、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などの供給を受ける。信号制御部６００は、入力映像信号（Ｒ、Ｇ、Ｂ）及び入力制御信号に基づいて映像信号（Ｒ、Ｇ、Ｂ）を表示板部３００の動作条件に合うように適切に処理してゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送出し、データ制御信号ＣＯＮＴ２及び処理した映像信号ＤＡＴをデータ駆動部５００に送出する。
【００２８】
ゲート制御信号ＣＯＮＴ１は、ゲートオン電圧（Ｖｏｎ）の出力開始を指示する垂直同期開始信号ＳＴＶ、ゲートオン電圧（Ｖｏｎ）の出力時期を制御するゲートクロック信号ＣＰＶ、及びゲートオン電圧（Ｖｏｎ）の持続時間を限定する出力イネーブル信号ＯＥなどを含む。
データ制御信号ＣＯＮＴ２は、映像データ（ＤＡＴ）の入力開始を知らせる水平同期開始信号（ＳＴＨ）、データ線Ｄ１−Ｄｍに当該データ電圧の印加を指示するロード信号（ＬＯＡＤ）、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”とする）を反転させる反転信号（ＲＶＳ）、及びデータクロック信号（ＨＣＬＫ）などを含む。
【００２９】
データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２によって一つの行の画素に対する映像データ（ＤＡＴ）を順次に受信してシフトさせ、階調電圧生成部８００からの階調電圧のうちの各映像データ（ＤＡＴ）に対応する階調電圧を選択することによって映像データ（ＤＡＴ）を当該データ電圧に変換した後、これを当該データ線（Ｄ１−Ｄｍ）に印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧（Ｖｏｎ）をゲート線（Ｇ１−Ｇｎ）に印加して、このゲート線（Ｇ１−Ｇｎ）に連結されたスイッチング素子（Ｑ）をターンオンすることによってデータ線（Ｄ１−Ｄｍ）に印加されたデータ電圧がターンオンされたスイッチング素子（Ｑ）を通じて当該画素に印加される。
【００３０】
液晶表示装置の場合、画素に印加されたデータ電圧と共通電圧Ｖｃｏｍとの差は液晶キャパシタ（ＣＬＣ）の充電電圧、つまり画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列が異なり、これによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板１００、２００に付着された偏光子（図示せず）によって光の透過率の変化として現れる。
【００３１】
１水平周期（または“１Ｈ”）［水平同期信号Ｈｓｙｎｃ、データイネーブル信号（ＤＥ）、ゲートクロック（ＣＰＶ）の一周期］が経過すると、データ駆動部５００及びゲート駆動部４００は次の行の画素に対して同一の動作を繰り返す。このような方式で、１フレーム（ｆｒａｍｅ）の間に全てのゲート線（Ｇ１−Ｇｎ）に対して順次にゲートオン電圧（Ｖｏｎ）を印加して、全ての画素にデータ電圧を印加する。１フレームが終わると次のフレームが始まって、各画素に印加されるデータ電圧の極性が直前のフレームでの極性と反対になるように、データ駆動部５００に印加される反転信号（ＲＶＳ）の状態が制御される（フレーム反転）。この時、１フレーム内でも反転信号（ＲＶＳ）の特性によって一つのデータ線を通じて流れるデータ電圧の極性が異なったり（例：行反転、点反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることがある（例：列反転、点反転）。
【００３２】
次に、本発明の実施形態によるデュアル表示装置、特に液晶表示装置について、図７乃至図１１を参照して詳細に説明する。
図７乃至図１１は本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
まず、図７を見ると、主駆動チップ７００Ｍの駆動電源生成部７２０でゲートオン電圧（Ｖｏｎ）、ゲートオフ電圧（Ｖｏｆｆ）、及び第１乃至第３基準電圧（ＡＶＤＤ、ＧＶＤＤ、ＶｃｏｍＨ）を生成する。そして、前述のように、駆動ＦＰＣ６５０に形成された電源配線３３０を通じて副駆動チップ７００Ｓに電圧（Ｖｏｎ、Ｖｏｆｆ、ＡＶＤＤ、ＧＶＤＤ、ＶｃｏｍＨ）を伝達供給する。
【００３３】
この時、図７に示した例は、ゲート電圧（Ｖｏｎ、Ｖｏｆｆ）及び第１乃至第３基準電圧（ＡＶＤＤ、ＧＶＤＤ、ＶｃｏｍＨ）の全てを主駆動チップ７００Ｍ及び副駆動チップ７００Ｓが共有する形態である。ここで、主表示板部３００Ｍ及び副表示板部３００Ｓの特性が同一であれば、例えば液晶が同一の種類であれば同時に駆動することができ、そうでなければ二つのうちの一つだけを選択的に駆動するのが好ましい。
【００３４】
例えば、主表示板部３００Ｍには反射しない表示板を使用してその間の液晶層３は低い画素電圧にも容易に反応する低電圧液晶を使用し、副表示板部３００Ｓには反透過される表示板を使用して通常の画素電圧に反応する液晶を使用する場合がある。低電圧液晶の場合には３．２Ｖ程度、一般的な液晶の場合には３．８Ｖ程度の画素電圧で動作する。この場合には、二つの表示板部３００Ｍ、３００Ｓのうちの一つだけを駆動し、副表示板部３００Ｓが駆動される場合には、副駆動チップ７００Ｓに入力される第２及び第３基準電圧（ＧＶＤＤ、ＶｃｏｍＨ）を副表示板部３００Ｓの動作条件に合うように調節するのが好ましい。
【００３５】
一方、図８乃至図１１に示した例は、図７に示したようにゲート電圧（Ｖｏｎ、Ｖｏｆｆ）及び第１基準電圧（ＡＶＤＤ）を主駆動チップ７００Ｍで生成して副駆動チップ７００Ｓに供給することは同一であるが、第２及び第３基準電圧（ＧＶＤＤ、ＶｃｏｍＨ）を供給する方式が異なる。
例えば、図８の場合には主駆動チップ７００Ｍで副駆動チップ７００Ｓ用の第２及び第３基準電圧（ＧＶＤＤＳ、ＶｃｏｍＨＳ）を生成して供給し、図９の場合には副駆動チップ７００Ｓ自体で第２及び第３基準電圧（ＧＶＤＤＳ、ＶｃｏｍＨＳ）を生成し、図１０の場合には主駆動チップ７００Ｍで副駆動チップ７００Ｓ用の第３基準電圧（ＶｃｏｍＨＳ）を生成して副駆動チップ７００Ｓに供給し、図１１の場合には第３基準電圧（ＶｃｏｍＨＳ）だけを副駆動チップ７００Ｓ自体で生成する。
【００３６】
この時、図８乃至図１１の場合には、図７に示した例とは異なって、二つの表示板部３００Ｍ、３００Ｓの特性が同一であるか否かに関係なく、同時駆動または個別駆動の両方が可能である。ただし、デュアル液晶表示装置では互いに異なる種類の液晶を使用するのが一般的であるので、図１０及び図１１の場合のように第２基準電圧（ＧＶＤＤ）が主表示板部３００Ｍに合わされている場合には、副表示板部３００Ｓの液晶の動作条件に合うように第２基準電圧（ＧＶＤＤ）を調整するのが好ましい。
【００３７】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態による表示装置のブロック図である。
【図２】本発明の実施形態による液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の実施形態によるデュアル表示装置の概略図である。
【図４】本発明の実施形態によるデュアル表示装置の概略図である。
【図５】本発明の実施形態によるデュアル表示装置の概略図の側面図である。
【図６】図３に示した主駆動チップ及び副駆動チップのブロック図である。
【図７】本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
【図８】本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
【図９】本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
【図１０】本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
【図１１】本発明の実施形態によるデュアル表示装置で電源を共有する方式に関する様々な例を示す略図である。
【符号の説明】
【００３９】
３        液晶層
１００、１００Ｍ、１００Ｓ  下部表示板
２００、２００Ｍ、２００Ｓ  上部表示板
１９０      画素電極
２３０      色フィルタ
２７０      共通電極
３００      表示板部
３００Ｍ、３００Ｓ  主及び副表示板部
３３０      電源配線
４００      ゲート駆動部
５００      データ駆動部
６００      信号制御部
６５０      駆動ＦＰＣ
６６０      連結部
６８０Ｍ、６８０Ｓ  主及び補助ＦＰＣ
６９０      切開部
７００Ｍ、７００Ｓ  主及び副駆動チップ
７１０      共通電圧生成部
７２０      駆動電源生成部
７５０      駆動回路部
８００      階調電圧生成部
９００      バックライト部
９１０      光源部
Ｒ、Ｇ、Ｂ  入力映像信号
ＤＥ      データイネーブル信号
ＭＣＬＫ  メインクロック
Ｈｓｙｎｃ    水平同期信号
Ｖｓｙｎｃ    垂直同期信号
ＣＯＮＴ１  ゲート制御信号
ＣＯＮＴ２  データ制御信号
ＤＡＴ    出力映像データ
ＣＬＣ      液晶キャパシタ
ＣＳＴ      ストレージキャパシタ
Ｑ        スイッチング素子
【図１】
2006201755.tif 000003
【図２】
2006201755.tif 000004
【図３】
2006201755.tif 000005
【図４】
2006201755.tif 000006
【図５】
2006201755.tif 000007
【図６】
2006201755.tif 000008
【図７】
2006201755.tif 000009
【図８】
2006201755.tif 000010
【図９】
2006201755.tif 000011
【図１０】
2006201755.tif 000012
【図１１】
2006201755.tif 000013