(57)【要約】      （修正有）【課題】フォトリゾグラフィ工程の増加を抑えながら信号端子領域をも含めたａ―Ｓｉ層のアイランド化を行い、全体としての寄生容量の増加を抑えることのできるＬＣＤ装置の製造方法を提供すること。【解決手段】信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域を厚みの薄いレジストパターン（７３，７４、７６）で、ドレイン電極及びソース電極が互いに対向する位置からゲート電極幅を超えた短い距離の領域に厚みの比較的厚いレジストパターン（７１，７２）を形成して、金属層、コンタクト層をエッチングし、これらレジストパターンをリフローさせたリフローレジストパターン（７５，７７）をマスクにして、半導体層をアイランド化（４１０）する。【選択図】図９
2006154127.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板表面上にマトリックス状に配置された画素電極及び画素電極に信号を供給するＴＦＴとを含む表示装置の製造方法であって、前記絶縁基板上に形成されたゲート電極及びゲート配線、ゲート絶縁膜、半導体膜及び金属膜の積層構造上に形成したレジストパターンをマスクとして前記金属膜をエッチングしてドレイン電極、ソース電極、信号配線、信号端子金属電極及び信号配線と信号端子金属電極との引出し線となる金属膜パターンを形成する工程と、前記レジストパターンをリフローして前記金属膜パターン上及び前記ゲート電極上方に位置し少なくとも前記ドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程と、前記リフローレジストをパターンとして前記半導体層をエッチングして半導体アイランドをドレイン電極、ソース電極、信号配線、信号端子金属電極、引出し線の下部に形成する工程と、前記金属パターンを含む領域及び前記ゲート絶縁膜の露出領域に透明絶縁保護膜を形成する工程と、前記透明絶縁保護膜上に導電性膜を形成して画素電極を形成する工程とを含む表示装置の製造方法。
【請求項２】
前記金属膜パターンを形成する工程と前記レジストパターンをリフローして前記金属膜パターン上及び前記ゲート電極上方に位置し少なくとも前記ドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程との間に半導体膜の一部をエッチングする工程を含む請求項1記載の表示装置の製造方法。
【請求項３】
前記ソース電極及び前記信号端子金属電極上の前記透明絶縁保護膜にコンタクトホールを形成する工程を含む請求項1又は２記載の表示装置の製造方法。
【請求項４】
前記コンタクトホールに形成された前記導電性膜で信号端子電極が形成され、ソース電極と画素電極との電気的接続が形成される請求項3記載の表示装置の製造方法。
【請求項５】
前記レジストパターンは、前記ドレイン電極及びソース電極の上部で一部が厚い膜のレジスト層を、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極、引出し線上部で薄い膜のレジスト層を有する請求項１記載の表示装置の製造方法。
【請求項６】
前記厚い膜のレジスト層及び前記薄い膜のレジスト層は、前記厚い膜のレジスト層に対応した形状の遮光部パターン及び前記薄い膜のレジスト層の形状に対応した半透過部パターンを有するフォトマスクによるフォトレジストの露光によって形成される請求項５記載の表示装置の製造方法。
【請求項７】
前記レジストパターンは、前記ドレイン電極及びソース電極の一部に対応した形状の遮光部と、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極、引出し線に対応した形状の半透過部パターンを有するフォトマスクを用いてフォトレジストを露光して形成する請求項１記載の表示装置の製造方法。
【請求項８】
前記導電性膜が透明導電性膜である請求項1乃至７記載の何れか1の請求項記載の表示装置の製造方法。
【請求項９】
前記表示装置が液晶表示装置である請求項1乃至８記載の何れか1の請求項記載の表示装置の製造方法。
【請求項１０】
前記表示装置がＥＬ表示装置である請求項1乃至８記載の何れか1の請求項記載の表示装置の製造方法。
【請求項１１】
絶縁基板上に形成されたゲート電極及びゲート配線、ゲート絶縁膜、半導体膜、高不純物濃度半導体膜及び金属膜の積層構造上に形成したレジストパターンをマスクとして前記金属膜をエッチングしてドレイン電極、ソース電極、信号配線、信号端子金属電極、信号配線と信号端子金属電極との引出し線となる金属膜パターンを形成する工程と、前記レジストパターンをリフローして前記金属膜パターン上及び前記ゲート電極上方に位置し少なくとも前記ドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程と、前記リフローレジストをパターンとして前記高不純物濃度半導体層及び前記半導体層をエッチングして半導体アイランドをドレイン電極、ソース電極、信号配線、信号端子金属電極及び引出し線の下部に形成する工程とを含むパターン形成方法であって、前記レジストパターンは、前記ドレイン電極及びソース電極の一部に対応した形状の遮光部と、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極、引出し線に対応した形状の半透過部パターンを有するフォトマスクを用いてフォトレジストを露光して形成するパターン形成方法。
【請求項１２】
前記レジストパターンは、前記ドレイン電極及びソース電極の上部の一部で厚い膜のレジスト層が、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極及び引出し線上部で薄い膜のレジスト層が形成される請求項１１記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、ＥＬ表示装置などの表示装置に関し、特に、これら表示装置の製造方法及び表示装置の製造方法に使用するパターン形成方法に関する。
【背景技術】
【０００２】
フォトレジストパターンをリフローさせ、リフローレジストパターンを使用してフォトリゾグラフィ工程を低減する液晶表示装置（ＬＣＤ）の製造方法が知られている。レジストのリフローとして、加熱処理リフロー及び薬液溶解リフローがあり、後者はリフローによる拡がりが前者より優れ、しかも下地層との密着性がよく、互いに離れたレジストパターン領域をリフローによって合体させ、合体させたレジストパターンを形成することができる。このため、ＬＣＤの製造に用いるＴＦＴ（Thin Film Transistor）の製造において、前工程で用いたレジストパターンをリフローさせ形成したリフローレジストパターンを、新たなフォトリゾグラフィ工程を経ることなく、ソース電極及びドレイン電極下部及びゲート電極上部のａ―Ｓｉ層のアイランド化に使用することができる。
【０００３】
Ｓｉ層のアイランド化は、ＴＦＴ領域だけでなく、ドレイン電極から延びる信号配線（ドレイン配線）下部及び、信号配線と外部回路との接続に供する信号端子下部に亘って行われるが、従来のリフローを用いたレジストパターンの形成では、ＴＦＴ領域及び信号配線下部のａ―Ｓｉ層のアイランド化で、ＴＦＴ領域及び信号配線下部のａ―Ｓｉの幅がドレイン電極及びソース電極の幅や信号配線の幅より大きくなる（特許文献１の図５から図７）。このためＴＦＴ領域では、ゲート電極との寄生容量が増加する。また、信号配線下部についてもａ―Ｓｉ層の幅が広がるため、信号配線と画素電極の寄生容量が増加する。このような寄生容量の増加は，ＬＣＤにおける信号転送及びスイッチングの速度に悪影響を与えると共に、信号線の電位が画素電極に伝わりやすくなり、表示ムラが発生してしまう。
【０００４】
信号配線下部のａ―Ｓｉ層の幅の拡がりを抑える方法として、ＴＦＴのドレイン電極、ソース電極、ドレイン配線（信号配線）となる金属膜のパターン化に用いるレジストパターンの膜厚をドレイン電極及びソース電極となる領域で、ドレイン配線（信号配線）となるべき領域のレジストパターンより厚く形成する方法が知られている。このようにして、ドレイン電極及びソース電極となる領域のレジストパターンを厚くし、ドレイン配線となる領域のレジストパターンを薄くして形成したレジストパターンを用いて、エッチングして金属膜パターンを形成した後、レジストをリフローすると、レジスト膜の薄い領域のレジストのリフローによる拡がりは小さく、したがってその後に行うアイランド化で、ａ―Ｓｉ層の幅の拡がりを抑えることができる（特許文献１の図８から図１１）。
【０００５】
さらに、拡がりを抑える方法として、リフローする前に、レジスト表面をアッシングし、薄いレジスト部分を取り除き、アッシングにより膜厚は減るものの残った膜圧の厚いレジストをリフローさせ、ＴＦＴとなる領域だけリフローレジストパターンを形成し、ａ―Ｓｉ層のアイランド化を図る方法がある（特許文献１の図１２から図１５）。この場合、ドレイン配線下部のａ―Ｓｉ層は、ドレイン配線パターンで、エッチングされてアイランド化されるため、ドレイン配線下部のａ―Ｓｉ層の幅は拡がらず配線パターンの幅と同じにすることができる。
【０００６】
しかしながら、上述の特許文献１は、ＴＦＴ領域及び信号配線領域で寄生容量の低減は可能であるが、信号配線の引出し配線、信号端子部を含めた寄生容量の問題、特にａ―Ｓｉ層をどのようにアイランド化するかについての言及はされていない。
【０００７】
【特許文献１】特開2002−334830号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の目的は、フォトリゾグラフィ工程の増加を抑えながら信号端子領域をも含めたａ―Ｓｉ層のアイランド化を行い、全体としての寄生容量の増加を抑えることのできるＬＣＤ装置の製造方法を提供することにある。
【０００９】
本発明の別の目的は、フォトリゾグラフィ工程の増加を抑えながら信号端子領域をも含めたａ―Ｓｉ層のアイランド化を行い全体としての寄生容量の増加を抑えることのできるＬＣＤ装置の製造に適したパターンの形成方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、絶縁基板表面上にマトリックス状に配置された画素電極及び画素電極に信号を供給するＴＦＴを含む表示装置の製造方法であって絶縁基板上に形成されたゲート電極及びゲート配線、ゲート絶縁膜、半導体膜、及び金属膜の積層構造上に形成したレジストパターンをマスクとして前記金属膜をエッチングしてドレイン電極、ソース電極、信号配線、信号端子金属電極及び信号配線と信号端子金属電極との引出し線となる金属膜パターンを形成する工程と、前記レジストパターンをリフローして前記金属膜パターン上及び前記ゲート電極上方に位置し少なくとも前記ドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程と、前記リフローレジストをパターンとして前記半導体層をエッチングして半導体アイランドをドレイン電極、ソース電極、信号配線、信号端子金属電極、引出し線の下部に形成する工程と、前記金属パターンを含む領域及び前記ゲート絶縁膜の露出領域に透明絶縁保護膜を形成する工程と、前記透明絶縁保護膜上に導電性膜を形成して画素電極を形成する工程とを含む表示装置の製造方法が得られる。
【００１１】
レジストパターンは、ドレイン電極及びソース電極の上部で一部が厚い膜のレジスト層を、ドレイン電極及びソース電極のほかの部分、信号配線、信号端子金属電極、引出し線上部で薄い膜のレジスト層を有する。
【００１２】
本発明の１実施形態では、厚い膜のレジスト層及び薄い膜のレジスト層は、厚い膜のレジスト層に対応した形状の遮光部パターン及び薄い膜のレジスト層の形状に対応した半透過部パターンを有するフォトマスクによるフォトレジストの露光によって形成される。
【００１３】
また、本発明の望ましい形態では、前記レジストパターンは、前記ドレイン電極及びソース電極の一部に対応した形状の遮光部と、ドレイン電極及びソース電極のほかの部分、信号配線、信号端子金属電極、引き出し線に対応した形状の半透過部パターンを有するフォトマスクを用いてフォトレジストを露光して形成する。
【００１４】
画素電極用の導電性膜は透過型液晶表示装置では透明導電性膜が使用される。
【００１５】
表示装置としては、液晶表示装置、ＥＬ表示装置等が対象になる。
【００１６】
本発明によれば、また、絶縁基板上に形成されたゲート電極及びゲート配線、ゲート絶縁膜、半導体膜、及び金属膜の積層構造上に形成したレジストパターンをマスクとして前記金属膜をエッチングしてドレイン電極、ソース電極、信号配線、信号端子金属電極、信号配線と信号端子金属電極との引出し線となる金属膜パターンを形成する工程と、前記レジストパターンをリフローして前記金属膜パターン上及びゲート電極上方に位置し少なくともドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程と、リフローレジストをパターンとして半導体層をエッチングして半導体アイランドをドレイン電極、ソース電極、信号配線、信号端子金属電極及び引出し線の下部に形成する工程とを含むパターン形成方法であって、前記レジストパターンは、前記ドレイン電極及びソース電極の一部に対応した形状の遮光部と、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極、引き出し線に対応した形状の半透過部パターンを有するフォトマスクを用いてフォトレジストを露光して形成するパターン形成方法が得られる。
【００１７】
レジストパターンは、ドレイン電極及びソース電極の上部の一部で厚い膜のレジスト層が、ドレイン電極及びソース電極のほかの部分、信号配線、信号端子金属電極及び引き出し線上部で薄い膜のレジスト層が形成される。
【発明の効果】
【００１８】
本発明では、信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域を厚みの薄いレジストパターンで、ドレイン電極及びソース電極が互いに対向する位置からゲート電極幅を超えた短い距離の領域に厚みの比較的厚いレジストパターンを形成して、金属層、コンタクト層をエッチングし、これらレジストパターンのリフローにより、半導体層をアイランド化する。このため、薄いレジストパターンが形成された信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域では、リフロープロセスによっても、レジストの端部が半導体層へ流れ出しその表面を覆うのを防止でき、半導体層のアイランド化の際に信号配線、信号引出線、信号端子の各領域を含めてアイランドの半導体膜の面積の拡がりを抑制できる。
【００１９】
したがって、本発明を適用して製造した表示装置では、信号配線と画素電極の寄生容量の増加を抑制することができ、信号配線の電位が画素電極に伝わり表示ムラが発生するのを抑制できる。
【発明を実施するための最良の形態】
【００２０】
次に本発明の実施の形態について図面を参照して説明する。
【００２１】
図１は、本発明が適用されるＬＣＤ表示装置のＴＦＴ基板９００の１部を示すもので、ガラス基板１上にマトリックス状に配列された画素２、横方向に平行に配列された走査線２１０、縦方向に平行に配列された信号配線６１０がそれぞれ多数配置されている。走査線は、基板の側面に形成されたゲート端子５とゲート引出配線６で電気的に接続されている。信号配線４は、基板上方に形成された信号端子７と信号引出配線８で接続されている。走査線はＴＦＴのゲート電極に連なっておりゲート配線ともいう。信号配線は、ＴＦＴのドレイン電極に接続されドレイン配線ともいう。
【００２２】
図２は、１つの区画の画素２を模式的に示した平面図で、走査線２１０、信号配線６１０に囲まれてＴＦＴ部９、画素電極１１０が配置されている。走査線が選択されゲート電極２０に選択信号が印加された状態で、信号配線に信号電圧が印加されるとＴＦＴはオンし、画素電極１１０にドレイン電極６１、ソース電極６２を経由して信号電圧を供給する。
【００２３】
図３は、本発明を適用してできるＴＦＴ基板の１画素のＴＦＴ部とその配線及び画素電極との関係の詳細を示し、同図（ａ）及び（ｂ）は、それぞれ平面図及び（ａ）のＡＡ断面を示す断面図である。
【００２４】
図４は、図１に示した信号端子の詳細を示し、同図（ａ）は１つの信号端子の平面図、同図（ｂ）はそのＢＢ断面図である。
【００２５】
図３を参照すると、ＴＦＴ部９は、半導体アイランド４１０上にコンタクト層５１とドレイン電極６１及びコンタクト層５２とソース電極６２が配置され、半導体アイランド４１０の下部にゲート絶縁膜３０を介してゲート電極２０が配置されている。ソース電極６２は、パッシベーション膜８０のコンタクトホールに形成された透明導電膜１００で画素電極１１０に接続されている。ゲート電極２０は、走査線（ゲート配線）２１０と同一の金属層であり、ドレイン電極６１は、信号配線（ドレイン配線）６１０と同一の金属層からなっている。
【００２６】
図４を参照すると、信号端子部７は、絶縁膜３０上に半導体アイランド４１０、コンタクト層５３、金属層（信号端子金属電極）６３、パッシベーション膜８０が配置され、そのパッシベーション膜に設けたコンタクトホールの金属層６３の上に透明導電膜１００を形成して、外部端子との接続に供する信号端子を形成している。そして、半導体アイランド４１０の幅は、コンタクト層５３及び金属電極６３の幅と実質的に同じである。信号引出配線における積層構造は、信号端子部におけるパッシベーション膜までの積層構造と同じであり、金属層、コンタクト層、半導体アイランドの各幅は実質的に同じ幅である。信号引出配線では、コンタクトホールや透明導電膜が形成されていない点及び長さ方向に亘っての配線幅が信号配線と信号端子の配置関係によって必ずしも一様でない点が、信号端子と異なる。
【００２７】
本発明では以下に説明する製造方法、パターン形成方法を用いることにより、信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域に厚みの薄いレジストパターンで、ドレイン電極及びソース電極が互いに対向する位置からゲート電極幅を超えた短い距離の領域に厚みの比較的厚いレジストパターンを形成して、金属層、コンタクト層をエッチングし、これらレジストパターンのリフローにより、半導体層をアイランド化する。このため、薄いレジストパターンが形成された信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域では、リフロープロセスによっても、レジストの表面張力によってレジストの端部が半導体層へ流れ出してその表面を覆うのを防止でき、半導体層のアイランド化の際にアイランドの半導体膜の面積の拡がりを抑制できる。
【００２８】
図５及び図６は，それぞれＬＣＤのＴＦＴ部近傍及び信号端子におけるＴＦＴ基板の積層プロセスを示す断面図である。
【００２９】
両図を参照すると、ガラス基板１０上に形成した金属層に周知のフォトリゾグラフィ技術を適用してゲート電極２０を形成する（図５（ａ））。ゲート電極の形成と同時にゲート配線（図示せず）も形成される。この金属膜は、アルミニューム、モリブデン、クロム,あるいはこれらを主成分とする合金等からなり、スパッタリングにより１００〜４００ｎｍの厚さに堆積して形成する。図５（ａ）の構造にシリコン窒化膜などからなるゲート絶縁膜３０、アモルファスＳｉ（ａ‐ｎＳｉ）からなる半導体層４０、高不純物濃度のｎ+アモルファスＳｉ（ａ‐ｎ+Ｓｉ）からなるオーミックコンタクト層５０をプラズマＣＶＤによってそれぞれ、４００ｎｍ、３００ｎｍ、５０ｎｍ程度の厚みに積層し、さらに２５０ｎｍのＣｒ／Ａｌ合金等の金属膜６０を形成する（図５（ｂ））。
【００３０】
次にポジ型のフォトレジストを塗布し、８０〜１００℃で加熱してフォトレジスト中の溶媒成分を除去してフォトレジスト膜７０を形成する（図５（ｃ））。次いで、フォトレジストに、所定のパターンの形状のフォトマスクの光学像を照射し、フォトレジストに潜像を形成する。フォトマスクの所定パターンは、後に詳しく説明するように、マスク基板上の遮光部、半透過部、全透過部から形成されている。このようなフォトマスクの光学像によって、フォトレジスト膜７０は、遮光部の光学像の領域では光の照射を受けず、半透過膜の光学像領域ではレジストの表面と浅い部分に潜像が形成され、全透過部の光学像の領域ではレジストがその深さに亘って潜像が形成される。このように露光されたレジスト膜をアルカリ溶液などの現像液に浸して現像し、光が照射され感光した領域を溶解させ、光の照射を受けない領域を残す。このようにして、遮光部に対応して約２ミクロンの厚い層のレジスト膜７１,７２、半透過部に対応して約０．２〜０．７ミクロンの薄い層のレジスト膜７３,７４が形成される（図５（ｄ））。
【００３１】
図６を参照すると、同図（ａ）は信号端子部となる部分の積層構造で、図５（ａ）から（ｃ）のプロセスで形成された積層構造の信号端子部の断面である。以下の各プロセスの説明でも特に説明が無い限り、同一図番の断面図は、同一プロセスでのＴＦＴ部近傍と信号端子部との断面図である。図６（ａ）で、信号端子部にはゲート配線がないために、この断面にはゲート電極に対応する金属層は存在しない。図６（ａ）のレジスト膜７０へのフォトマスクのパターンは、半透過部と全透過部で形成されており、露光し、現像すると半透過膜部に対応して薄い層のレジスト膜７６が形成され、他の領域のレジストは残らない（図６（ｂ））。信号引出配線についても、配線幅に応じた形状の半透過部パターンを有するフォトマスクからの露光を受け薄い層のレジスト膜が形成される。
【００３２】
図７は、ＴＦＴ部近傍の図５（ｄ）に続くプロセスを示す。図５（ｄ）のレジストパターンが形成された構造でレジストパターンをマスクとして金属膜６０の露出している部分、次いで、その下のａ‐ｎ+Ｓｉをａ‐ｎＳｉ層４０が現れるまでドライエッチングする（図７（ａ）、（ｂ））。このようにして、レジストパターンの形状（輪郭）で規定される形状のドレイン電極６１、ドレイン配線６１０及びコンタクト層５１が形成される。同様にソース電極６２及びコンタクト層５２が形成される。また、このエッチングにより、コンタクト層が５１と５２に離間しａ‐ｎＳｉ層４０にチャネル３１が形成される。信号端子部では、図７（ｃ）に示すように、このエッチングプロセスにより金属電極６３及びコンタクト層５３が、レジストパターン７６の形状に規定されて形成される信号引出配線についても、レジスト膜形状で規制された形状の金属膜及びコンタクト層の形状ができる。なお、図７（ａ）の平面図では、ガラス基板１０、ゲート絶縁膜３０は省略し、また、オーミックコンタクト層５１,５２、ドレイン電極６１、ソース電極６２はレジストマスクパターンで見えない状態になっている。
【００３３】
図８は、引続くプロセスを示す。レジストマスクで覆われた図７の状態で、基板とともに有機溶剤の溶液の蒸気に曝し、薬液溶解リフロー処理を行う。薬液として、アセトンかプロピレングリコールモノエチルエーテルを用いると０．１〜３分程度の蒸気暴露処理でよい。レジストに薬液が浸透している状態でレジストが溶解してリフローが起きる。その結果、レジストがリフローして厚い層のレジスト膜の領域ではレジストが横方向に広がり、厚いレジスト部分の面積は大きくなる。薄い層のレジスト膜は、溶解するものの層が薄いためその表面張力により横方向の広がりが現れない。図８（ａ）及び（ｂ）は、ＴＦＴ部近傍におけるレジストマスクがリフローして形成されたリフローマスク７５の状態を示している。また、図８（ｃ）は信号端子部のリフローレジストマスクを示す。信号引出配線のリフローレジストマスクの状態は信号端子部と同様である。
【００３４】
次に、図８の状態で、リフローマスク７５，７７をパターンとしてリフローマスクが施されていない領域の半導体層を反応性イオンエッチングして絶縁膜３０の表面を露出させるとともに半導体アイランド４１０を形成する（図９（ｂ）及び（ｃ））。半導体アイランドは、厚い膜のリフローレジストに対応した領域では、ドレイン電極幅、ソース電極幅を超えて横方向に広がった半導体アイランドとなり、薄いリフローレジストに対応した部分では、半導体アイランドの面積は薄いレジストのそれと実質的に同じになる。このようにして形成したＴＦＴ部近傍の平面図及び断面図が図９（ａ）及び（ｂ）、信号端子部の断面図が図９（ｃ）である。
【００３５】
次に、図９のリフローレジストマスク７５，７７を剥離させ、その表面にシリコン窒化膜又はシリコン酸化膜であるパッシベーション膜８０を全面に形成する。パッシベーション膜が形成された状態は、ＴＦＴ部近傍について図１０（ａ）に、信号端子部については図１０（ｂ）にその構造を示した。
【００３６】
図１０の状態で、パッシベーション膜８０の上にレジスト９０を塗布し、ソース電極５２上部及び信号端子部の金属電極６３上部のレジストを露光して現像し、それら領域のレジストを除去し、図１１（ａ）及び（ｂ）に示すパターンのレジストマスク９０を形成する。このレジストマスクを用いてパッシベーション膜８０をエッチングする（図１２（ａ）と（ｂ））。さらにレジストマスクを剥離させて除去し、それぞれコンタクトホール８１０および８２０とする（図１３（ａ）と（ｂ））。次に、全面にＩＴＯからなる透明導電膜１００を形成する（図１４（ａ）と（ｂ））。
【００３７】
次にレジスト膜を全面に塗布し、フォトリゾグラフィ技術を適用して、図１５（ａ）及び（ｂ）に示すレジストマスク１２０を形成する。このレジストマスクを用いてレジストマスクの施されていない領域の透明導電膜をエッチングにより除去し、さらにレジストマスク１２０を剥離により除去し、画素電極１１０（図１６（ａ）及び（ｂ））、及び信号端子部透明電極１３０（図１６（ｃ））を形成する。したがって、レジストマスク１２０は、画素電極１１０とソース電極６２上のコンタクトホール領域及び画素電極とコンタクト領域を繋ぐ領域及び信号端子部のコンタクトホース領域およびこれらの近傍に形成し、他の部分には形成しない。
【００３８】
このようにして完成したＴＦＴ基板に配向膜を塗布して配向処理した基板と、カラーフィルタ、ブラックマトリックス、透明電極、配向膜などが形成された対向基板を用意し、対向基板とＴＦＴ基板とを所定の間隔を保って液晶材料を充填して縦電界型の液晶表示装置が出来上がる。
【００３９】
図１７は、図５（ｄ）及び図６（ｂ）に示すプロセスで、厚いレジスト層及び薄いレジスト層のパターンを形成するためのフォトマスクの１部で、図１７（ａ）はＴＦＴ部近傍のパターンを、（ｂ）は、信号端子近傍のパターンを示す。図１７（ａ）で、フォトマスクのガラス基板５００上には、矩形の遮光膜パターン５２０−１，５２０−２が配置されている。また、遮光膜５２０−１に連なって半透過膜５１０−１が、遮光膜５２０−２に連なって半透過膜５１０−２が配置されている。遮光膜５２０−１,５２０−２は、図５（ｄ）で示した厚い層のレジストパターン７１,７２に対応する部分(遮光部)で、これらレジストパターンは、遮光膜の光学像パターンがレジスト上に照射され、現像処理によって形成された領域である。半透過膜５１０−１,５２０−２は、図５（ｄ）で示した薄い層のレジストパターン７３,７４に対応する部分（半透過部）で、前者の半透過膜の縦方向に走る帯状の領域は、信号配線（ドレイン配線）６１０に対応する（図７（ａ））。したがって、半透過膜パターンの光学像がレジスト照射され、現像処理され、薄いレジストパターンが形成される。
【００４０】
また、図１７（ｂ）の信号端子近傍では、フォトマスクのガラス基板５００に、半透過膜パターン５１０―３、５１０−４が形成されている。半透過膜パターン５１０―３は、図６（ｂ）における薄い膜のレジストパターンを形成するためのもので、半透過膜パターン５１０−３の光学像が、図６（ａ）のフォトレジスト７０に照射され現像処理されて薄い膜のレジストパターンができる。図１７（ｂ）の半透過膜パターン５１０−４は、信号端子に連なる信号引出配線上に薄いレジスト膜パターンを形成するためのものである。
【００４１】
なお、厚い層のレジストパターンの表面積と薄いレジストパターンの表面積との関係は、厚いレジストパターンの表面積が、薄いレジストパターンの表面積の１０％以下であることが表示装置の表示領域を有効に利用する点から望ましい。上述の実施形態の説明から明らかなように、本実施の形態では、信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域を厚みの薄いレジストパターン（７３，７４、７６）で、ドレイン電極及びソース電極が互いに対向する位置からゲート電極幅を超えた短い距離の領域に厚みの比較的厚いレジストパターン（７１，７２）を形成して、これらレジストパターンをマスクにして金属層、コンタクト層をエッチングし、これらレジストパターンをリフローさせたリフローレジストパターン（７５，７７）をマスクにして、半導体層をアイランド化（４１０）する。即ち、フォトレジストに塗布、露光、現像などのフォトリゾグラフィ工程で形成したマスクを用いて金属層、コンタクト層をエッチングして金属層、コンタクト層のパターンを形成し、そのマスクをリフローさせリフローマスクで金属層、コンタクト層の下部の半導体層さらにエッチングするものであるから、１つのフォトリゾグラフィ工程を利用して２種のマスクパターンを形成でき、しかもリフローマスクパターンには格別な位置合わせが不要である。薄いレジストパターンが形成された信号配線、信号引出線、信号端子、ドレイン電極の１部、ソース電極の１部となる領域では、リフロープロセスによっても、レジストの表面張力によってレジストの半導体層へ流れ出しその表面を覆うのを防止でき、半導体層のアイランド化の際に信号配線、信号引出線、信号端子の各領域を含めてアイランドの半導体膜の面積の拡がりを抑制できる。
【００４２】
上記実施例では、リフローによってリフローマスクを形成し、そのリフローマスクで金属層、コンタクト層の下部の半導体層をエッチングし、リフローさせる前のレジストマスクパターンで金属層,コンタクト層をエッチングする場合について説明したが、レジストマスクパターンで金属膜をエッチングして金属層のパターンを形成後,そのマスクをリフローさせ、リフローマスクで金属層の下のコンタクト層、半導体層をエッチングした後レジストを除去し,チャンネル部のコンタクト層をエッチングにより除去してもよい。
【００４３】
上記実施の形態では縦電界透過型ＬＣＤ表示装置について詳しく説明したが、本発明は、これに限らず、横電解型にも適用できるし、反射型ＬＣＤ表示装置，あるいはＥＬ表示装置の製造方法にも適用できる。
【００４４】
上記実施の形態では、一区画を一画素として説明してきたが、カラー表示の場合には、赤、青、緑に対応して各一区画を割当て、３区画でカラー画素１つに対応させればよい。
【図面の簡単な説明】
【００４５】
【図１】本発明が適用されるＬＣＤ表示装置のＴＦＴ搭載基板の模式図である。
【図２】図１における１つの区画の画素２を模式的に示した平面図である。
【図３】図３は、１画素のＴＦＴ部近傍とその配線、画素電極との関係の詳細を示し、同図（ａ）及び（ｂ）は、それぞれ平面図及び（ａ）のＡ−Ａ線断面図である。
【図４】図１に示した信号端子の詳細を示し、同図（ａ）は１つの信号端子の平面図、同図（ｂ）はそのＢ−Ｂ線断面図である。
【図５】ＬＣＤのＴＦＴ部近傍におけるＬＣＤ基板上の積層プロセスを示す断面図である。
【図６】信号端子におけるＬＣＤ基板上の積層プロセスを示す断面図である。
【図７】ＴＦＴ部近傍の図５（ｄ）及び図６（ｂ）に続くプロセスを示す平面図及び断面図である。
【図８】図７引続くプロセスを示す平面図及び断面図である。
【図９】図８に引続くプロセスを示す平面図及び断面図である。
【図１０】図９に引続くプロセスを示す断面図である。
【図１１】図１０に引続くプロセスを示す断面図である。
【図１２】図１１に引続くプロセスを示す断面図である。
【図１３】図１２に引続くプロセスを示す断面図である。
【図１４】図１３に引続くプロセスを示す断面図である。
【図１５】図１４に引続くプロセスを示す断面図である。
【図１６】図１５に引続くプロセスを示す平面図及び断面図である。
【図１７】本発明の実施の形態で使用するフォトマスクの平面図である。
【符号の説明】
【００４６】
１  ガラス基板
２  画素
５  ゲート端子
７  信号端子
８  信号引出配線
９  ＴＦＴ
２０  ゲート電極
５１，５２、５３  コンタクト層
６１  ドレイン電極
６２  ソース電極
６３  信号端子金属電極
７０  フォトレジスト    ７１,７２  厚いレジスト膜    ７３，７４，７６  薄いレジスト膜    ７５，７７  リフローレジストパターン
８０  パッシベーション膜
１００  透明導電膜
１３０  信号端子透明電極
１１０  画素電極
２１０  ゲート配線（走査線）
６１０  信号配線（ドレイン配線）
４１０  半導体島（アイランド）
【図１】
2006154127.tif 000003
【図２】
2006154127.tif 000004
【図３】
2006154127.tif 000005
【図４】
2006154127.tif 000006
【図５】
2006154127.tif 000007
【図６】
2006154127.tif 000008
【図７】
2006154127.tif 000009
【図８】
2006154127.tif 000010
【図９】
2006154127.tif 000011
【図１０】
2006154127.tif 000012
【図１１】
2006154127.tif 000013
【図１２】
2006154127.tif 000014
【図１３】
2006154127.tif 000015
【図１４】
2006154127.tif 000016
【図１５】
2006154127.tif 000017
【図１６】
2006154127.tif 000018
【図１７】
2006154127.tif 000019