(57)【要約】【課題】ＣＭＯＳイメージセンサを提供する。【解決手段】このイメージセンサは入射される光によって信号電荷を発生するフォトダイオード領域と、広域トランスファ信号によって信号電荷を第１浮遊拡散層で伝達する広域トランスファトランジスタと、前記第１浮遊拡散層に蓄積された信号電荷をピクセル選択信号によって第２浮遊拡散層で伝達するピクセルトランスファトランジスタと、第２浮遊拡散層に蓄積された信号電荷によってデータ出力ノードの電圧を変更させるソースフォロアトランジスタと、リセット信号によって蓄積された信号電荷をリセットさせるリセットトランジスタを含む。【選択図】図２Ａ
2006157009.tif 000002
【特許請求の範囲】
【請求項１】
複数のピクセルセンサで構成されたイメージセンサにおいて、
各々のピクセルセンサは、
入射される光によって信号電荷を発生するフォトダイオード領域と、
フォトダイオード領域と第１浮遊拡散層との間に連結され、広域トランスファ信号を受けるゲートを有する広域トランスファトランジスタと、
前記第１浮遊拡散層と第２浮遊拡散層との間に連結され、ピクセル選択信号を受けるゲートを有するピクセルトランスファトランジスタと、
電源と前記第２浮遊拡散層との間に連結され、リセット信号を受けるゲートを有するリセットトランジスタとを含むことを特徴とするイメージセンサ。
【請求項２】
各ピクセルセンサは、出力端と前記電源との間に連結され、前記第２浮遊拡散層に連結されたゲートを有するソースフォロアトランジスタをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
各ピクセルセンサは、前記第１浮遊拡散層上に形成されたリテンションゲートをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記フォトダイオードから前記第１浮遊拡散層に電荷を伝達するために、電荷と反対極性の電圧または接地電圧が前記リテンションゲートに印加されることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記第１浮遊拡散層から前記第２浮遊拡散層に電荷を伝達するために電荷と同一の極性の電圧を前記リテンションゲートに印加されることを特徴とする請求項３に記載のイメージセンサ。
【請求項６】
データ出力以後、前記広域トランスファトランジスタ、前記ピクセルトランスファトランジスタ及びリセットトランジスタがターンオンされて、フォトダイオード、第１浮遊拡散層及び第２浮遊拡散層に蓄積された信号電荷をリセットさせることを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
各ピクセルセンサは広域トランスファ信号を同時に受けることを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
広域トランスファ信号によって前記フォトダイオード領域に蓄積された信号電荷は前記第１浮遊拡散層に同時に伝達され、複数個のピクセルセンサで生成されたデータはピクセル選択信号に応じてイメージセンサから順に出力されることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
複数のピクセルセンサで構成されたイメージセンサにおいて、
各々のピクセルセンサは、
入射される光によって信号電荷を発生するフォトダイオード領域と、
フォトダイオード領域と第１浮遊拡散層との間に連結され、広域トランスファ信号を受けるゲートを有する広域トランスファトランジスタと、
前記第１浮遊拡散層と第２浮遊拡散層との間に連結され、ピクセル選択信号を受けるゲートを有するピクセルトランスファトランジスタと、
電源と前記第２浮遊拡散層との間に連結され、リセット信号を受けるゲートを有するリセットトランジスタと、
前記電源と出力端との間に連結され、第２浮遊拡散層に連結されたゲートを有するソースフォロアトランジスタとを含むことを特徴とするイメージセンサ。
【請求項１０】
前記ピクセルセンサは、前記第１浮遊拡散層上に形成されたリテンションゲートをさらに含むことを特徴とする請求項９に記載のイメージセンサ。
【請求項１１】
前記フォトダイオードから前記第１浮遊拡散層に電荷を伝達するために電荷と反対極性の電圧または接地電圧が前記リテンションゲートに印加されることを特徴とする請求項１０に記載のイメージセンサ。
【請求項１２】
前記第１浮遊拡散層から前記第２浮遊拡散層に電荷を伝達するために電荷と同一の極性の電圧が前記リテンションゲートに印加されることを特徴とする請求項１０に記載のイメージセンサ。
【請求項１３】
データ出力以後、前記広域トランスファトランジスタ、前記ピクセルトランスファトランジスタ及びリセットトランジスタがターンオンされて、フォトダイオード、第１浮遊拡散層及び第２浮遊拡散層に蓄積された信号電荷をリセットさせることを特徴とする請求項９に記載のイメージセンサ。
【請求項１４】
各ピクセルセンサは広域トランスファ信号を同時に受けることを特徴とする請求項９に記載のイメージセンサ。
【請求項１５】
逆トランスファ信号によって前記フォトダイオード領域に蓄積された信号電荷は前記第１浮遊拡散層に同時に伝達され、複数個のピクセルセンサで生成されたデータはピクセル選択信号に応じてイメージセンサから順に出力されることを特徴とする請求項９に記載のイメージセンサ。
【請求項１６】
複数のピクセルセンサで構成されたイメージセンサにおいて、
各々のピクセルセンサは、
入射される光によって信号電荷を発生するフォトダイオード領域と、
フォトダイオード領域と第１浮遊拡散層との間に連結され、広域トランスファ信号を受けるゲートを有する広域トランスファトランジスタと、
前記第１浮遊拡散層と第２浮遊拡散層との間に連結され、ピクセル選択信号を受けるゲートを有するピクセルトランスファトランジスタと、
電源と前記フォトダイオードとの間に連結され、リセット信号を受けるゲートを有するリセットトランジスタと、
前記電源と出力端との間に連結され、第２浮遊拡散層に連結されたゲートを有するソースフォロアトランジスタとを含むことを特徴とするイメージセンサ。
【請求項１７】
前記ピクセルセンサは前記第１浮遊拡散層上に形成されたリテンションゲートをさらに含むことを特徴とする請求項１６に記載のイメージセンサ。
【請求項１８】
前記フォトダイオードから前記第１浮遊拡散層に電荷を伝達するために電荷と反対極性の電圧または接地電圧が前記リテンションゲートに印加されることを特徴とする請求項１７に記載のイメージセンサ。
【請求項１９】
前記第１浮遊拡散層から前記第２浮遊拡散層に電荷を伝達するために電荷と同一の極性の電圧が前記リテンションゲートに印加されることを特徴とする請求項１７に記載のイメージセンサ。
【請求項２０】
前記広域トランスファトランジスタがターンオンされる時間と前記広域トランスファトランジスタがリセットされる時間との間に、前記リセットトランジスタがターンオンされて前記フォトダイオードに蓄積された電荷がリセットされることを特徴とする請求項１６に記載のイメージセンサ。
【請求項２１】
イメージセンサからデータが出力された後に前記広域トランスファトランジスタ及び前記ピクセルトランスファトランジスタがターンオンされて前記第１及び第２浮遊拡散層の電荷をリセットすることを特徴とする請求項２０に記載のイメージセンサ。
【請求項２２】
各ピクセルセンサは広域トランスファ信号を同時に受けることを特徴とする請求項１６に記載のイメージセンサ。
【請求項２３】
広域トランスファ信号によって複数個のピクセルセンサの前記フォトダイオード領域に蓄積された信号電荷は前記第１浮遊拡散層に同時に伝達され、複数個のピクセルセンサで生成されたデータはピクセル選択信号に応じてイメージセンサから順に出力されることを特徴とする請求項１６に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＭＯＳイメージセンサに係り、さらに具体的にはシングルフレームキャプチャーモード（ＳＦＣＭ; Ｓｉｎｇｌｅ Ｆｒａｍｅ Ｃａｐｔｕｒｅ Ｍｏｄｅ）が可能なＣＭＯＳイメージセンサに関する。
【０００２】
イメージング技術はＣＣＤ（ｃｈａｒｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）イメージセンサ周辺に集中している。しかし、ＣＣＤイメージセンサは許容可能な電荷伝達効率を達成するために、外部制御信号及び大きいクロックスイングが必要で、相当な電力量が消耗する。また、ＣＣＤイメージセンサは装置の動作、イメージ信号の調整及び標準ビデオ出力を生成するための付加的なサポート回路が必要である。したがって、最近ではＣＣＤイメージング技術の代案としてＣＭＯＳイメージング技術が提案されている。ＣＭＯＳイメージセンサはＣＭＯＳ製造工程によって高集積が可能であり、簡単な構造を有するので、電力消耗が少ない。また、ＣＣＤイメージセンサとは異なり、ＣＭＯＳイメージセンサは標準ＣＭＯＳ製造設備で製造することができる。
【０００３】
このような利点にもかかわらずＣＭＯＳイメージセンサは信号電荷が蓄積された浮遊拡散層の形成工程によって、または表面汚染と物理的ストレスによって暗電流及びノイズが発生する問題を持っている。また、イメージセンサのすべてのピクセルのデータが順に出力されて映像が構成されるので、イメージオフセットが発生する可能性があり、フォトダイオードの過度な露出によってオーバーフローが発生する可能性がある。ＣＣＤイメージセンサの場合、シングルフレームキャプチャーモードの具現が可能であり、ピクセルの位置によるデータの出力時間差によるイメージオフセットを防止することができるが、いままで紹介されたアクティブピクセル構造のピクセルセルはシングルフレームキャプチャーモードを具現するのに適しない構造である。シングルフレームキャプチャーモードはピクセル信号を待機する間変化した映像が出力されず、ピクセルアレイの全体のセルに同一の時間に入射される光を信号電荷に変換して一フレームに出力するのである。
【０００４】
図１は従来のＣＭＯＳイメージセンサを説明するための等価回路図である。
【０００５】
図１を参照すると、従来の４トランジスタＣＭＯＳイメージセンサのピクセルは、入射される光によって信号電荷を発生するフォトダイオード領域１０と、前記フォトダイオード領域１０に蓄積された信号電荷をフローティングノードである浮遊拡散層１４に伝達するトランスファトランジスタ１２と、前記浮遊拡散層１４に蓄積される信号電荷によってデータ出力端Ｖｏｕｔの電圧を変化させるソースフォロアトランジスタ２０と、前記浮遊拡散層１４とＶＤＤとの間に連結されて前記浮遊拡散層１４に蓄積された信号電荷をリセットさせるリセットトランジスタ１６と、列選択信号によってデータを出力する列選択トランジスタ１８で構成される。
【０００６】
従来のＣＭＯＳイメージセンサは行選択信号、すなわちピクセル選択信号によってトランスファトランジスタ１２がターンオンされれば、フォトダイオード領域１０に蓄積された信号電荷が浮遊拡散層１４に伝達され、浮遊拡散層１４に蓄積される信号電荷によってソースフォロアトランジスタ２０のゲート電圧が変化され、ソースフォロアトランジスタ２０のゲート電圧変化によるデータ出力端Ｖｏｕｔの電圧を感知する。
【０００７】
従来のＣＭＯＳイメージセンサのピクセルセルはソースフォロアトランジスタ２０のゲートと浮遊拡散層１４とを電気的に連結するためのコンタクト構造が浮遊拡散層１４に形成され、浮遊拡散層１４の表面汚染及びストレスなどによって暗電流及びノイズの発生がフォトダイオード領域１０に比べて高くなる。
【０００８】
また、４トランジスタピクセルセル構造はシングルフレームキャプチャーモードに適しない。ＳＦＣＭを具現するためにはイメージセンサのすべてのピクセルに入射される光を同時に感知して出力しなければならないが、ピクセル選択信号によってトランスファトランジスタ１２がターンオンされ、浮遊拡散層１４に蓄積される信号電荷によってデータ出力端Ｖｏｕｔの電圧が変わる従来の４トランジスタピクセルセル構造ではＳＦＣＭ具現が難しい。また、すべての画素のデータが出力される間データ出力時期が遅くなるほど浮遊拡散層１４で発生する暗電流及びノイズが増加してハイクオリティーの画質を得ることができないという問題がある。
【特許文献１】米国特許出願公開第２００３／０２１９９４５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の課題はシングルフレームキャプチャーモードの具現が可能なＣＭＯＳイメージセンサを提供することにある。
【００１０】
シングルフレームキャプチャーモードを具現するためには、全体のピクセルで同時に変換された信号電荷が出力待機時間の間損失なしに維持されなければならない。したがって、本発明の別の課題は出力待機時間の間ピクセルの信号電荷が損失なしに維持されることができるＣＭＯＳイメージセンサを提供することにある。
【００１１】
本発明の別の課題はフレームとフレームとの間の時間の間フォトダイオード領域に入射される光によるオーバーフローも防止することができるＣＭＯＳイメージセンサを提供することにある。
【課題を解決するための手段】
【００１２】
上述の課題を達成するために本発明は、信号電荷を一時的に貯蔵することができるバッファを有するＣＭＯＳイメージセンサを提供することにある。このイメージセンサは入射される光によって信号電荷を発生するフォトダイオード領域と、広域トランスファ信号によって信号電荷を第１浮遊拡散層に伝達する広域トランスファトランジスタと、前記第１浮遊拡散層に蓄積された信号電荷をピクセル選択信号によって第２浮遊拡散層に伝達するピクセルトランスファトランジスタと、リセット信号によって蓄積された信号電荷をリセットさせるリセットトランジスタとを含む。
【００１３】
本発明の一実施形態において、第２浮遊拡散層に蓄積された信号電荷はソースフォロアトランジスタのゲートに伝達されてデータ出力ノードの電圧を変更させることができる。前記第１浮遊拡散層の上部に形成されて前記第１浮遊拡散層のポテンシャルを変化させるリテンションゲートをさらに含むことができる。
【００１４】
前記第１浮遊拡散層の上部に形成されたリテンションゲートは構造的には前記第１浮遊拡散層を保護して、動作時にはデータの伝達、蓄積及び維持を手伝う機能を遂行する。例えば、前記第１浮遊拡散層に信号電荷を蓄積する段階では前記リテンションゲートに信号電荷の反対極性の電圧または接地電圧を印加して信号電荷の蓄積能力を向上させることができ、前記第１浮遊拡散層に蓄積された信号電荷を第２浮遊拡散層に伝達する段階では前記リテンションゲートに信号電荷と同一の極性の電圧を印加して信号電荷の伝達能力を向上させることができる。
【００１５】
前記リセットトランジスタは前記第２浮遊拡散層とＶＤＤとの間に連結されるか、フォトダイオード領域とＶＤＤとの間に連結されることができる。第２浮遊拡散層にリセットトランジスタが連結される場合、データ出力以後、前記リセット信号によって前記広域トランスファトランジスタ及び前記ピクセルトランスファトランジスタをターンオンさせてフォトダイオード、第１浮遊拡散層及び第２浮遊拡散層に蓄積された信号電荷をリセットさせることができる。また、前記フォトダイオード領域にリセットトランジスタが連結される場合、広域トランスファ信号によって前記フォトダイオード領域に蓄積された信号電荷が前記第１浮遊拡散層に伝達された後、次の広域トランスファ信号が入力されるまで前記リセットトランジスタをターンオンさせてフォトダイオード領域のオーバーフローを防止して、データ出力の後には前記広域トランスファトランジスタ及び前記ピクセルトランスファトランジスタをターンオンさせて第１浮遊拡散層及び第２浮遊拡散層に蓄積された信号電荷をフォトダイオード領域に蓄積された信号電荷とともにリセットさせることができる。
【００１６】
本発明によるイメージセンサはＳＦＣＭを具現するために広域トランスファトランジスタとピクセルトランスファトランジスタとを具備して全体ピクセルの広域トランスファトランジスタに広域トランスファ信号が同時に伝達され、全体のピクセルのフォトダイオード領域に同期間に蓄積された信号電荷は前記広域トランスファ信号によって同時に各ピクセルの第１浮遊拡散層に伝達された以後、ピクセル選択信号によって各ピクセルのデータが順に出力される。
【発明の効果】
【００１７】
本発明によると、ソースフォロアトランジスタのゲート電圧を変化させる浮遊拡散層とフォトダイオード領域との間に信号電荷を一時貯蔵する他の浮遊拡散層を形成することでシングルフレームキャプチャーモードの具現が可能である。
【００１８】
また、信号電荷が一時的に貯蔵される浮遊拡散層上にリテンションゲートを形成することでフレームのイメージをキャプチャーした後、出力待機時間の間信号電荷の損失を防止することができ、信号電荷の伝達及び蓄積時にリテンションゲートに電圧を印加して信号電荷伝達及び蓄積能力を向上させることができる。
【００１９】
さらに、ピクセルをリセットさせるリセットトランジスタをフォトダイオードに接続させることで、シングルフレームキャプチャーモードでフレームとフレームとの間の時間の間フォトダイオード領域にオーバーフローが発生することを防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層及び領域の厚さは明確性のために誇張されたものである。また、層が他の層または基板“上”にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできるものである。明細書の全体にわたって同様の参照番号に表示された部分は同一の構成要素を示す。
【００２１】
図２Ａは本発明の第１実施形態によるＣＭＯＳイメージセンサを示す等価回路図である。
【００２２】
図２Ａを参照すると、本発明によるＣＭＯＳイメージセンサのピクセルセルは入射される光によって信号電荷を発生させるフォトダイオード領域５０と、信号電荷を蓄積する第１浮遊拡散層５４及び第２浮遊拡散層５８を含む。また、前記フォトダイオード領域５０に蓄積された信号電荷を前記第１浮遊拡散層５４に伝達する広域トランスファトランジスタ５２と、前記第１浮遊拡散層５４に蓄積された信号電荷を前記第２浮遊拡散層５８に伝達するピクセルトランスファトランジスタ５６と、前記第２浮遊拡散層５８に蓄積される信号電荷によってデータ出力端Ｖｏｕｔの電圧を変化させるソースフォロアトランジスタ６４を含む。また、前記第２浮遊拡散層５８に蓄積された信号電荷をリセットさせるリセットトランジスタ６０と、列選択信号によって前記ソースフォロアトランジスタ６４にＶＤＤを供給する列選択トランジスタ６２をさらに含む。
【００２３】
本発明で、ピクセルセルアレイのすべてのフォトダイオード領域の信号電荷は同時に第１浮遊拡散層に伝達されてピクセルが選択されるまで一時的に貯蔵される。前記広域トランスファトランジスタ５２は広域トランスファ信号によってターンオンされて前記フォトダイオード領域５０に蓄積された電荷を前記第１浮遊拡散層５４に伝達する。広域トランスファ信号はセルアレイのすべての広域トランスファトランジスタ５２に同時に伝達される。
【００２４】
前記ピクセルトランスファトランジスタ５６はピクセル選択信号によってターンオンされて第１浮遊拡散層５４に蓄積された信号電荷を第２浮遊拡散層５８に伝達する。前記第２浮遊拡散層５８は従来の４トランジスタピクセルセルの浮遊拡散層と同様の機能を遂行する。前記第２浮遊拡散層５８に蓄積された信号電荷によって前記ソースフォロアトランジスタ６４のゲート電圧が変化され、これによって、ソースフォロアトランジスタ６４のソースに該当するデータ出力端Ｖｏｕｔの電圧が変更される。
【００２５】
本発明によると、イメージセンサのすべてのフォトダイオード領域で同時に蓄積された信号電荷はピクセル選択を待機する時間の間前記第１浮遊拡散層５４に一時的に貯蔵され、ピクセル選択信号が前記ピクセルトランスファトランジスタ５６に伝達されるとき、信号電荷を第２浮遊拡散層５８に伝達してデータを出力する。
【００２６】
本発明のイメージセンサは前記第１浮遊拡散層５４上に形成されたリテンションゲート６６をさらに含む。前記リテンションゲート６６は前記第１浮遊拡散層５４上に形成されて前記第１浮遊拡散層５４を保護して、信号電荷の伝達、蓄積及び維持機能を向上させる。前記第１浮遊拡散層５４に信号電荷を蓄積する段階では前記リテンションゲート６６は前記第１浮遊拡散層５４のポテンシャルを低めるために信号電荷と反対極性の電圧または接地電圧を印加し、前記第１浮遊拡散層５４に蓄積された信号電荷を前記第２浮遊拡散層５８に伝達する段階では前記リテンションゲート６６は前記第１浮遊拡散層５４のポテンシャルを高めるために信号電荷と同一の極性の電圧を印加する。前記第１浮遊拡散層５４に信号電荷が蓄積された時間、ピクセル選択を待機する時間の間には、前記リテンションゲート６６に信号電荷と反対極性の電圧の電圧を印加して信号電荷維持効果を高めることもできる。
【００２７】
本発明の第１実施形態で、前記リセットトランジスタは従来の４トランジスタピクセルセルのようにソースフォロアトランジスタに連結された浮遊拡散層に連結される。したがって、データが出力された後、ピクセルをリセットさせるリセット信号が前記リセットトランジスタに伝達されるとき、前記広域トランスファトランジスタ５２及び前記ピクセルトランスファトランジスタ５６をターンオンさせて前記フォトダイオード領域５０、前記第１浮遊拡散層５４及び前記第２浮遊拡散層５８の電位をＶＤＤにリセットさせることができる。
【００２８】
図２Ｂは本発明の第１実施形態によるＣＭＯＳイメージセンサの一部分を示す断面図である。
【００２９】
図２Ｂを参照すると、本発明の第１実施形態によるＣＭＯＳイメージセンサは従来の４トランジスタピクセルセルのトランスファトランジスタとフォトダイオード領域との間に広域トランスファトランジスタが直列に連結された構造を有する。図示したように、半導体基板２００にフォトダイオード領域５０と、第１浮遊拡散層５４及び第２浮遊拡散層５８が形成され、前記フォトダイオード領域５０と前記第１浮遊拡散層５４との間にチャンネルを定義する広域トランスファトランジスタのゲート電極２５２が形成され、前記第１浮遊拡散層５４と前記第２浮遊拡散層５８との間にチャンネルを定義するピクセルトランスファトランジスタのゲート電極２５６が形成されている。前記第１浮遊拡散層５４上にはリテンションゲート６６が形成されている。前記リテンションゲート６６は前記第１浮遊拡散層５４の上部を覆って、製造工程で前記第１浮遊拡散層５４が損傷されることを防止し、第１浮遊拡散層５４に入射される光を遮断する機能も有することができる。前記リテンションゲート６６は両側のゲートと電気的に絶縁されて形成される。
【００３０】
図２Ｃは本発明の第１実施形態によるＣＭＯＳイメージセンサの動作を説明するためのタイミング図である。
【００３１】
図２Ｃを参照すると、リセット段階‘ａ’で広域トランスファトランジスタＴｇ、ピクセルトランスファトランジスタＴｐ、リテンションゲートＧｄ及びリセットトランジスタＲｅｓｅｔにハイ信号を入力してイメージセンサのすべてのピクセルをＶＤＤにリセットさせる。この際、データ出力端Ｖｏｕｔからレファレンス電圧が出力される。イメージセンシング段階‘ｂ’で広域トランスファトランジスタＴｇ、ピクセルトランスファトランジスタＴｐ、リテンションゲートＧｄ及びリセットトランジスタＲｅｓｅｔにロー信号を入力して、フォトダイオード領域に入射される光によって発生した信号電荷を蓄積する。フレームキャプチャー段階‘ｃ’で広域トランスファトランジスタＴｇにハイ信号が入力されれば、イメージセンサのすべてのピクセルの信号電荷が第１浮遊拡散層に伝達されて一時的に貯蔵される。第１浮遊拡散層に信号電荷が蓄積される間リテンションゲートＧｄにハイ信号が入力されて信号電荷の蓄積を手伝う。ピクセル選択待機段階‘ｄ’で広域トランスファトランジスタＴｇにロー信号を入力してターンオフさせ、リテンションゲートＧｄにハイ信号が持続的に入力されて信号電荷を維持させ、自分のピクセルが選択されるまで待機する。データ出力段階‘ｅ’でピクセル選択信号によって前記ピクセル選択トランジスタＴｐにハイ信号が入力されて第２浮遊拡散層に信号電荷を伝達する。この際、前記リテンションゲートＧｄにロー信号を入力して電荷の伝達能力を高める。第２浮遊拡散層に蓄積された信号電荷によってデータ出力端Ｖｏｕｔの電圧が変化する。前記レファレンス電圧と出力電圧との差Ｖｓによって映像信号が出力される。
【００３２】
図３Ａは本発明の第２実施形態によるＣＭＯＳイメージセンサを示す等価回路図である。
【００３３】
図３Ａを参照すると、第１実施形態のように、ＣＭＯＳイメージセンサのピクセルセルは入射される光によって信号電荷を発生させるフォトダイオード領域１５０と、信号電荷を蓄積する第１浮遊拡散層１５４及び第２浮遊拡散層１５８を含む。また、前記フォトダイオード領域１５０に蓄積された信号電荷を前記第１浮遊拡散層１５４に伝達する広域トランスファトランジスタ１５２と、前記第１浮遊拡散層１５４に蓄積された信号電荷を前記第２浮遊拡散層１５８に伝達するピクセルトランスファトランジスタ１５６と、前記第２浮遊拡散層１５８に蓄積される信号電荷によってデータ出力端Ｖｏｕｔの電圧を変化させるソースフォロアトランジスタ１６４を含む。また、前記第２浮遊拡散層１５８に蓄積された信号電荷をリセットさせるリセットトランジスタ１６０と、列選択信号によって前記ソースフォロアトランジスタ１６４にＶＤＤを供給する列選択トランジスタ１６２をさらに含む。
【００３４】
本発明で、ピクセルセルアレイのすべてのフォトダイオード領域の信号電荷は同時に第１浮遊拡散層に伝達されてピクセルが選択されるまで一時的に貯蔵される。前記広域トランスファトランジスタ１５２は広域トランスファ信号によってターンオンされて前記フォトダイオード領域１５０に蓄積された電荷を前記第１浮遊拡散層１５４に伝達する。広域トランスファ信号はセルアレイのすべての広域トランスファトランジスタ１５２に同時に伝達される。
【００３５】
前記ピクセルトランスファトランジスタ１５６はピクセル選択信号によってターンオンされて第１浮遊拡散層１５４に蓄積された信号電荷を第２浮遊拡散層１５８に伝達する。前記第２浮遊拡散層１５８は従来の４トランジスタピクセルセルの浮遊拡散層と同様の機能を遂行する。前記第２浮遊拡散層１５８に蓄積された信号電荷によって前記ソースフォロアトランジスタ１６４のゲート電圧が変化し、これによって、ソースフォロアトランジスタ１６４のソースに該当するデータ出力端Ｖｏｕｔの電圧が変更される。
【００３６】
本発明によると、イメージセンサのすべてのフォトダイオード領域で同時に蓄積された信号電荷は前記第１浮遊拡散層１５４に一時的に貯蔵されてピクセル選択信号を待機し、ピクセル選択信号が前記ピクセルトランスファトランジスタ１５６に伝達されるとき、信号電荷を第２浮遊拡散層１５８に伝達してデータを出力する。
【００３７】
本発明のイメージセンサは前記第１浮遊拡散層１５４上に形成されたリテンションゲート１６６をさらに含む。前記リテンションゲート１６６は前記第１浮遊拡散層１５４上に形成されて前記第１浮遊拡散層１５４を保護して、信号電荷の伝達、蓄積及び維持機能を向上させる。前記第１浮遊拡散層１５４に信号電荷を蓄積する段階では前記リテンションゲート１６６は前記第１浮遊拡散層１５４のポテンシャルを低めるために信号電荷と反対極性の電圧または接地電圧を印加し、前記第１浮遊拡散層１５４に蓄積された信号電荷を前記第２浮遊拡散層１５８に伝達する段階では前記リテンションゲート１６６は前記第１浮遊拡散層１５４のポテンシャルを高めるために信号電荷と同一の極性を印加する。前記第１浮遊拡散層１５４に信号電荷が蓄積された時間、ピクセル選択を待機する時間の間には、前記リテンションゲート１６６に信号電荷と反対極性の電圧を印加して信号電荷維持効果を高めることもできる。
【００３８】
本発明の第２実施形態で、前記リセットトランジスタは第１実施形態とは異なり、前記フォトダイオード領域１５０に連結される。第１実施形態の構造はＳＦＣＭでフレームとフレームとの間の時間が長くなる場合、フォトダイオード領域に信号電荷が過度に蓄積されるオーバーフロー現象が発生する可能性がある。フォトダイオード領域のオーバーフローはリセット時間を増加させて除去することができるが、第２実施形態はフォトダイオード領域１５０にリセットトランジスタ１６０を連結してオーバーフロー現象が発生することを防止する。
【００３９】
すなわち、前記フォトダイオード領域１５０に蓄積された信号電荷を前記第１浮遊拡散層１５４に伝達した後、前記広域トランスファトランジスタ１５２をターンオフさせてピクセル選択信号を待機する間、前記リセットトランジスタ１６０はターンオンさせて前記フォトダイオード領域１５０にＶＤＤを供給する。したがって、フレームがキャプチャーされた後、次のフレームがキャプチャーされる時までフォトダイオード領域１５０に発生された信号電荷はリセットされてオーバーフロー現象は発生しない。また、光が入射されないピクセルで暗電流が発生しても前記フォトダイオード領域１５０に連結されたリセットトランジスタ１６０によって除去することができる。
【００４０】
データが出力された後には前記リセットトランジスタ１６０とともに前記広域トランスファトランジスタ１５２及び前記ピクセルトランスファトランジスタ１５６をターンオンさせて前記フォトダイオード領域１５０、前記第１浮遊拡散層１５４及び前記第２浮遊拡散層１５８の電位をＶＤＤにリセットさせることができる。
【００４１】
図３Ｂは本発明の第２実施形態によるＣＭＯＳイメージセンサの一部分を示す断面図である。
【００４２】
図３Ｂを参照すると、本発明の第１実施形態によるＣＭＯＳイメージセンサは従来の４トランジスタピクセルセルのトランスファトランジスタとフォトダイオード領域との間に広域トランスファトランジスタが直列に連結された構造を有し、リセットトランジスタが浮遊拡散層ではないフォトダイオード領域に連結された構造を有する。図示したように、半導体基板にフォトダイオード領域１５０と、第１浮遊拡散層１５４及び第２浮遊拡散層１５８が形成され、前記フォトダイオード領域１５０と前記第１浮遊拡散層１５４との間にチャンネルを定義する広域トランスファトランジスタのゲート電極３５２が形成され、前記第１浮遊拡散層１５４と前記第２浮遊拡散層１５８との間にチャンネルを定義するピクセルトランスファトランジスタのゲート電極３５６が形成されている。前記第１浮遊拡散層１５４上にはリテンションゲート１６６が形成されている。前記リテンションゲート１６６は前記第１浮遊拡散層１５４の上部を覆って、製造工程で前記第１浮遊拡散層１５４が損傷されることを防止して、第１浮遊拡散層１５４に入射される光を遮断する機能も有することができる。前記リテンションゲート１６６は両側のゲートと電気的に絶縁されて形成される。
【００４３】
図３Ｃは本発明の第２実施形態によるＣＭＯＳイメージセンサの動作を説明するためのタイミング図である。
【００４４】
図３Ｃを参照すると、リセット段階‘ａ’で広域トランスファトランジスタＴｇ、ピクセルトランスファトランジスタＴｐ、リセットトランジスタＲｅｓｅｔにハイ信号を入力してイメージセンサのすべてのピクセルをＶＤＤにリセットさせる。この際、データ出力端Ｖｏｕｔからレファレンス電圧が出力される。イメージセンシング段階‘ｂ’でフォトダイオード領域に入射される光によって信号電荷が発生する。フレームキャプチャー段階‘ｃ’で、広域トランスファトランジスタＴｇにハイ信号が入力されれば、イメージセンサのすべてのピクセルの信号電荷が第１浮遊拡散層に伝達されて一時的に貯蔵される。第１浮遊拡散層に信号電荷が蓄積される間リテンションゲートＧｄにハイ信号が入力されて信号電荷の蓄積を手伝う。ピクセル選択待機段階‘ｄ’でリテンションゲートＧｄにハイ信号が持続的に入力されて信号電荷を維持させ、自身のピクセルが選択されるまで待機する。また、リセットトランジスタＲｅｓｅｔにハイ信号が入力されてフォトダイオード領域に蓄積される信号電荷をリセットさせる。リセットトランジスタＲｅｓｅｔには次のフレームのリセット段階まで持続的にハイ信号が入力されてフォトダイオード領域に入力される信号電荷を持続的にリセットさせることができる。データ出力段階‘ｅ’でピクセル選択信号によって前記ピクセル選択トランジスタＴｐにハイ信号が入力されて第２浮遊拡散層に信号電荷を伝達し、第２浮遊拡散層に蓄積された信号電荷によってデータ出力端Ｖｏｕｔの電圧が変化される。前記レファレンス電圧と出力電圧との差Ｖｓによって映像信号が出力される。
【図面の簡単な説明】
【００４５】
【図１】従来のＣＭＯＳイメージセンサを示す等価回路図である。
【図２Ａ】本発明の第１実施形態によるＣＭＯＳイメージセンサを示す等価回路図である。
【図２Ｂ】本発明の第１実施形態によるＣＭＯＳイメージセンサの一部分を示す断面図である。
【図２Ｃ】本発明の第１実施形態によるＣＭＯＳイメージセンサの動作を説明するためのタイミング図である。
【図３Ａ】本発明の第２実施形態によるＣＭＯＳイメージセンサを示す等価回路図である。
【図３Ｂ】本発明の第２実施形態によるＣＭＯＳイメージセンサの一部分を示す断面図である。
【図３Ｃ】本発明の第２実施形態によるＣＭＯＳイメージセンサの動作を説明するためのタイミング図である。
【符号の説明】
【００４６】
５０  フォトダイオード領域
５２  広域トランスファトランジスタ
５６  ピクセルトランスファトランジスタ
６０  リセットトランジスタ
６２  列選択トランジスタ
６４  ソースフォロアトランジスタ
６６  リテンションゲート
１５０  フォトダイオード領域
１５２  広域トランスファトランジスタ
１５６  ピクセルトランスファトランジスタ
１６０  リセットトランジスタ
１６２  列選択トランジスタ
１６４  ソースフォロアトランジスタ
１６６  リテンションゲート
２００  半導体基板
２５２  ゲート電極
２５６  ゲート電極
３５２  ゲート電極
３５６  ゲート電極
【図１】
2006157009.tif 000003
【図２Ａ】
2006157009.tif 000004
【図２Ｂ】
2006157009.tif 000005
【図２Ｃ】
2006157009.tif 000006
【図３Ａ】
2006157009.tif 000007
【図３Ｂ】
2006157009.tif 000008
【図３Ｃ】
2006157009.tif 000009