(57)【要約】【課題】  ＳＷ−ＲＥＳＥＴにより動作不能状態に陥った場合に、ＰＨＹからＩ２Ｃインタフェース回路を強制的に開放することを可能とする、Ｉ２Ｃバス制御方法を得る。【解決手段】  ＰＨＹと、ＰＨＹにＩ２Ｃバスで接続されたＥＥＰＲＯＭまたはＭＣＵを備えるモジュールにおいて、ＥＥＰＲＯＭからＩ２Ｃバスを介してＮＶＲデータを読込む際に、ＳＷ−ＲＥＳＥＴ９が発生した場合に、ＰＨＹのＩ２Ｃインタフェース回路に強制的にＩ２Ｃバスのクロック信号１５をトグルさせ、ＥＥＰＲＯＭまたはＭＣＵに、中断されたＩ２Ｃ通信が擬似的に終了したと認識させる。【選択図】        図３
2006099410.tif 000002
【特許請求の範囲】
【請求項１】
通信制御用ＩＣとＥＥＰＲＯＭまたはＭＣＵを接続するＩ２Ｃバスを制御するＩ２Ｃバス制御方法において、
ＨｏｓｔからのハードウエアＲＥＳＥＴ信号を受けて、前記通信制御用ＩＣのＩ２Ｃインタフェース回路がシリアル・クロック信号を出力して、前記ＥＥＰＲＯＭまたはＭＣＵから前記Ｉ２Ｃバスを介して初期設定データを読込む際に、
前記ＨｏｓｔからＲＥＳＥＴコマンドが出力されて前記通信制御用ＩＣがソフトウエアＲＥＳＥＴされ、前記Ｉ２Ｃインタフェース回路からのシリアル・クロック信号が停止した場合に、
前記通信制御用ＩＣのＩ２Ｃインタフェース回路が強制的にシリアル・クロック信号を出力して、前記ＥＥＰＲＯＭまたはＭＣＵに、中断されたＩ２Ｃ通信が擬似的に終了したと認識させることで、前記Ｉ２Ｃバスを開放することを特徴とするＩ２Ｃバス制御方法。
【請求項２】
通信制御用ＩＣとＭＣＵを接続するＩ２Ｃバスを制御するＩ２Ｃバス制御方法において、
ＨｏｓｔからのハードウエアＲＥＳＥＴ信号を受けて、前記通信制御用ＩＣのＩ２Ｃインタフェース回路がシリアル・クロック信号を出力して、前記ＭＣＵから前記Ｉ２Ｃバスを介して初期設定データを読込む際に、
前記ＨｏｓｔからＲＥＳＥＴコマンドが出力されて前記通信制御用ＩＣがソフトウエアＲＥＳＥＴされ、前記Ｉ２Ｃインタフェース回路からのシリアル・クロック信号が停止した場合に、
前記通信制御用ＩＣから前記ソフトウエアＲＥＳＥＴに連動したＲＥＳＥＴ信号を前記ＭＣＵに対して出力することでＭＣＵをリセットし、前記Ｉ２Ｃバスを開放することを特徴とするＩ２Ｃバス制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ｉ２Ｃバス制御方法に関し、特に光通信用モジュールにおけるＩ２Ｃバス制御方法に関するものである。
【背景技術】
【０００２】
光通信モジュールに使用されるシリアルバスとしては、Ｍａｎａｇｅｍｅｎｔ  Ｄａｔａ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔバス（以下ＭＤＩＯバス）や、Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔバス（以下Ｉ２Ｃバス）がある。
また、前記モジュールに搭載される通信制御用ＩＣ（以下ＰＨＹ）には、Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｒｅｓｉｓｔｅｒ（以下ＮＶＲレジスタ）や、Ｄｉｇｉｔａｌ  Ｏｐｔｉｃａｌ  Ｍｏｎｉｔｏｒｉｎｇ用のレジスタ（以下ＤＯＭレジスタ）、そしてＭＤＩＯ用のレジスタが搭載されている。
そして、ＰＨＹは、ＰＨＹを制御するＨｏｓｔとＭＤＩＯバスで接続される一方、Ｉ２ＣバスでＥＥＰＲＯＭ等の不揮発性外部記憶媒体（以下ＥＥＰＲＯＭ）或いは、Ｆｌａｓｈメモリや演算及び周辺機能を有するＩＣ（以下ＭＣＵ）等と接続されている。
【０００３】
従来、光通信モジュール（以下、モジュール）における初期化方法としては、各ＩＣに対してＲＥＳＥＴ信号によって初期化を行うハードウエアＲＥＳＥＴ（以下ＨＷ−ＲＥＳＥＴ）と、ＨｏｓｔからのＲＥＳＥＴコマンドによって、ＰＨＹに対して初期化を行うソフトウエアＲＥＳＥＴ（以下ＳＷ−ＲＥＳＥＴ）の２種類のＲＥＳＥＴがある。
【０００４】
Ｈｏｓｔはモジュールを起動させる際に、Ｈｏｓｔからモジュールに対してＨＷ−ＲＥＳＥＴ信号を出力し、これによりＰＨＹがリセットされる。ＰＨＹは起動後にＩ２Ｃバスを介して初期設定に必要な初期設定用ＮＶＲデータ（以下ＮＶＲデータ）をＥＥＰＲＯＭまたはＭＣＵから読込む。この時に、ＨｏｓｔはＨＷ−ＲＥＳＥＴに続いて、ＲＥＳＥＴコマンドによるＳＷ−ＲＥＳＥＴを実施する場合がある。これによりＰＨＹは再度リセットされるので、Ｉ２Ｃバスのシリアル・クロック信号（以下ＳＣＬ信号）が停止する。
【０００５】
Ｉ２Ｃバスでは通信はＳＣＬ信号に同期して行われる。ＳＤＡ信号もＳＣＬに同期している。具体的には、ＳＣＬ信号がロウ（以下Ｌ）の時にＳＤＡ信号が変化し、ＳＣＬ信号がハイ（Ｈ）の時にはＳＤＡ信号は変化しない。
【０００６】
もし、ＥＥＰＲＯＭやＭＣＵから該当するアドレスのデータをシリアル・データ信号（以下ＳＤＡ信号）上に載せ、データをＩ２Ｃバスに対して出力中に前記ＳＷ−ＲＥＳＥＴが発生した場合、Ｉ２Ｃバス規格のためＰＨＹからのＩ２ＣバスのＳＣＬ信号がＨの状態で停止してしまい、ＳＤＡも変化しなくなる。ＳＷ−ＲＥＳＥＴはＰＨＹの内部信号であるためＥＥＰＲＯＭやＭＣＵには適用できない。その結果、ＥＥＰＲＯＭやＭＣＵはＩ２Ｃバスを使用状態のまま停止してしまう。
【０００７】
また、Ｉ２Ｃバスではないが、システムリセット時にシステムバスに接続された複数の共通機器の初期化の完了時点で同機器の初期化完了信号を発生する監視回路と、主電源投入により前記システムバスに接続されたプロセッサモジュール群に対して前記システムバスへのアクセスを禁止する／アクセス禁止を解除する信号を発生するプロセッサ・モジュールロック回路とを備えた共通機器保護回路が開示されている（例えば、特許文献１参照）。
【０００８】
【特許文献１】特開昭６２−１５０４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来のＩ２Ｃバス制御方法は、以上のように実行されていたので、システム立ち上げ時に、ＰＨＹがモジュール内に搭載されたＥＥＰＲＯＭまたはＭＣＵからＮＶＲデータをＩ２Ｃバス等を用いて読込む際に、前述のＳＷ−ＲＥＳＥＴが発生した場合、ＥＥＰＲＯＭやＭＣＵがＩ２Ｃインタフェースの通信途中で停止し、動作不能（ハングアップ）状態に陥り、同状態を解除できなくなるという課題があった。
【００１０】
また、前記特許文献１の開示内容は主としてＨＷ−ＲＥＳＥＴ時に係るものであるが、Ｉ２ＣバスはＳＣＬ信号、ＳＤＡ信号で複数の機器を結んでデータのやり取りを行い、ＳＣＬで通信相手を指定すること、マルチマスタ機能を有すること等、従来のバスと異なる点も多く適用することはできなかった。
【００１１】
この発明は上記のような課題を解消するためになされたもので、ＳＷ−ＲＥＳＥＴにより動作不能状態に陥った場合に、ＰＨＹからＩ２Ｃインタフェース回路を強制的に開放することを可能とする、Ｉ２Ｃバス制御方法を得ることを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係るＩ２Ｃバス制御方法は、ＰＨＹとＥＥＰＲＯＭまたはＭＣＵを接続するＩ２Ｃバスにおいて、ＨｏｓｔからのＨＷ−ＲＥＳＥＴでＥＥＰＲＯＭやＭＣＵからＩ２Ｃバスを介してＮＶＲデータを読込む際に、ＨｏｓｔからＰＨＹへのＳＷ−ＲＥＳＥＴが発生してＰＨＹのインタフェース回路からのＳＣＬが停止した場合に、同Ｉ２Ｃインタフェース回路が強制的にＳＣＬを出力して、ＥＥＰＲＯＭまたはＭＣＵに、中断されたＩ２Ｃ通信が擬似的に終了したと認識させることで、Ｉ２Ｃバスを開放する方式である。
【発明の効果】
【００１３】
この発明によれば、ＥＥＰＲＯＭまたはＭＣＵが停止していたデータ出力を完了することで擬似的に通信が正常終了し、Ｉ２Ｃバス７を開放する。その結果、ＲＥＳＥＴに関係なく正常に通信が可能になるという効果がある。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
以下、この発明の実施の形態１について説明する。図１は実施の形態１に係るモジュールの回路構成図である。光通信用のモジュール１の内部には物理層の通信制御を行うＰＨＹ３と、データを保持するＥＥＰＲＯＭ２、通信に用いられる送信用レーザー発振機２４と受光素子２５等を備えている。また、ＰＨＹ３とＥＥＰＲＯＭ２の間はＮＶＲデータ転送のためのローカルなシリアル・インタフェース等の通信手段として、Ｉ２Ｃバス７で接続されている。モジュール１の外部にはＰＨＹ３と通信を行いＰＨＹ３を制御するＨｏｓｔ４が設置され、ＰＨＹ３とＨｏｓｔ４の間は上位バスであるＭＤＩＯバス２２で接続されている。ＰＨＹ３は、ＭＤＩＯ用レジスタ２０とＮＶＲレジスタ６、ＤＯＭレジスタ２３を備えている。なお、図１中のＥＥＰＲＯＭ２はＭＣＵであってもよい。
【００１５】
次に、通常動作時について、図１、２を用いて説明する。図２は実施の形態１でのＩ２Ｃバスタイミングチャート（通常動作時）である。Ｈｏｓｔ４はモジュール１を起動させる際に、Ｈｏｓｔ  ４からモジュール１に対して出力されるＨＷ−ＲＥＳＥＴ信号８によってＰＨＹ３をリセットする。
【００１６】
ＰＨＹ３は起動後にＩ２Ｃバス７を介して初期設定に必要なＮＶＲデータをＥＥＰＲＯＭまたはＭＣＵ２から読込む。この時にＰＨＹ３は、Ｉ２Ｃバス７のＳＣＬ信号１０とＳＤＡ信号１１を出力する。また、ＳＤＡ信号１１上にはアドレス１２が載っている。
【００１７】
ＳＣＬ信号１０とＳＤＡ信号１１の出力を受けて、ＥＥＰＲＯＭ２は該当するアドレス１２に格納されたデータ１３をＳＤＡ信号１１上に載せて出力する。
【００１８】
指定されたデータ長のデータがＰＨＹ３で正常に受信された場合は、ＰＨＹ３はＳＤＡ信号１１上にＡｃｋｎｏｗｌｅｄｇｅ信号１６を出力して、通信が正常に終了する。
【００１９】
続いてＳＷ−ＲＥＳＥＴ時の制御動作について図１、３を用いて説明する。図３は実施の形態１でのＩ２Ｃバスタイミングチャート（ＳＷ−ＲＥＳＥＴ時）である。Ｈｏｓｔ４はモジュール１を起動させる際に、Ｈｏｓｔ４からモジュール１に対して出力されるＨＷ−ＲＥＳＥＴ信号８によってＰＨＹ３をリセットする。
【００２０】
ＰＨＹ３は起動後にＩ２Ｃバス７を介して初期設定に必要なＮＶＲデータをＥＥＰＲＯＭまたはＭＣＵ２から読込む。この時にＰＨＹ３は、Ｉ２Ｃバス７のＳＣＬ信号１０とＳＤＡ信号１１を出力する。また、ＳＤＡ信号１１上にはアドレス１２が載っている。
【００２１】
Ｈｏｓｔ４はＨＷ−ＲＥＳＥＴ８に続いて、ＲＥＳＥＴコマンド９によるＳＷ−ＲＥＳＥＴ１４を実施する。これによりＰＨＹ３は再度リセットされるので、Ｉ２ＣバスのＳＣＬ信号１０が停止する。Ｉ２Ｃバス７の規格により、ＳＣＬ信号１０は強制的にＨの状態１７となるのでＳＤＡ信号１１は変化しなくなる。このＳＷ−ＲＥＳＥＴ１４が、ＥＥＰＲＯＭ２から該当するアドレス１２のデータ１３をＳＤＡ信号１１上に出力中に発生した場合には、ＥＥＰＲＯＭ２はＩ２Ｃバス７を使用状態のまま停止する。
【００２２】
この時に、ＰＨＹ３のＩ２Ｃ回路は強制的にＩ２Ｃバス７のＳＣＬ信号１５を本来ＥＥＰＲＯＭまたはＭＣＵ２から出力されるはずだったデータ長分（図２中のＤ２〜Ｄ７まで）出力する（トグルさせる）。これにより、ＥＥＰＲＯＭ２は停止していたデータ出力を完了したと認識する。即ち、ＥＥＰＲＯＭ２は、中断していたＩ２Ｃ通信が擬似的に正常に終了したと認識するので、Ｉ２Ｃバス７を開放する。
【００２３】
以上のように実施の形態１によれば、ＥＥＰＲＯＭ２やＭＣＵが停止していたデータ出力を完了することで擬似的に通信が正常終了し、Ｉ２Ｃバス７を開放する。その結果、ＲＥＳＥＴに関係なく正常に通信が可能となる効果が得られる。
【００２４】
実施の形態２．
以下、この発明の実施の形態２を説明する。図４は実施の形態２に係るモジュールの回路構成図である。光通信用のモジュール１の内部には通信の物理層を制御するＰＨＹ３と、データを保持するＭＣＵ２１、通信に用いられる送信用レーザー発振機２４と受光素子２５等を備えている。また、ＰＨＹ３とＭＣＵ２１の間はＮＶＲデータ転送のためのローカルなシリアル・インタフェース等の通信手段として、Ｉ２Ｃバス７で接続されている。モジュール１の外部にはＰＨＹ３と通信を行いＰＨＹ３を制御するＨｏｓｔ４が設置され、ＰＨＹ３とＨｏｓｔ４の間は上位バスであるＭＤＩＯバス２２で接続されている。ＰＨＹ３は、ＭＤＩＯ用レジスタ２０とＮＶＲレジスタ６、ＤＯＭレジスタ２３を備えている。
【００２５】
通常動作時については実施の形態１で述べたとおりであるので、ＳＷ−ＲＥＳＥＴ時の制御動作について図４、５を用いて説明する。図５は実施の形態２でのＩ２Ｃバスタイミングチャート（ＳＷ−ＲＥＳＥＴ時）である。Ｈｏｓｔ４はモジュール１を起動させる際に、Ｈｏｓｔ４からモジュール１に対して出力されるＨＷ−ＲＥＳＥＴ信号８によってＰＨＹ３をリセットする。
【００２６】
ＰＨＹ３は起動後にＩ２Ｃバス７を介して初期設定に必要なＮＶＲデータをＭＣＵ２１から読込む。この時にＰＨＹ３は、Ｉ２Ｃバス７のＳＣＬ信号１０とＳＤＡ信号１１を出力する。また、ＳＤＡ信号１１上にはアドレス１２が載っている。
【００２７】
Ｈｏｓｔ４はＨＷ−ＲＥＳＥＴ８に続いて、ＲＥＳＥＴコマンド９によるＳＷ−ＲＥＳＥＴ１４を実施する。これによりＰＨＹ３は再度リセットされるので、Ｉ２ＣバスのＳＣＬ信号１０が停止する。Ｉ２Ｃバスの規格により、ＳＣＬ信号１０は強制的にＨの状態１７となるのでＳＤＡ信号１０は変化しなくなる。このＳＷ−ＲＥＳＥＴ１４が、ＭＣＵ２１から該当するアドレス１２のデータ１３をＳＤＡ信号１１上に出力中に発生した場合には、ＭＣＵ２１はＩ２Ｃバスを使用状態のまま停止する。
【００２８】
この時に、ＰＨＹ３はＭＣＵ２１に対してＳＷ−ＲＥＳＥＴ１４に連動した第２のＲＥＳＥＴ５を行う。即ちＭＣＵ２１に対して第２のＲＥＳＥＴ信号１８を出力する。ＭＣＵ２１をリセットすることで、中断されたＩ２Ｃ通信を解除する。これにより、ＭＣＵ２１はＩ２Ｃバス７を開放する。
【００２９】
以上のように実施の形態２によれば、ＳＷ−ＲＥＳＥＴ１４に連動した第２のＲＥＳＥＴ５でＭＣＵ２１をリセットすることでＩ２Ｃバス７を開放する。その結果、ＲＥＳＥＴに関係なく常に正常に通信が可能となる効果が得られる。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１に係るモジュールの回路構成図である。
【図２】この発明の実施の形態１でのＩ２Ｃバスタイミングチャート（通常動作時）である。
【図３】この発明の実施の形態１でのＩ２Ｃバスタイミングチャート（ＳＷ−ＲＥＳＥＴ時）である。
【図４】この発明の実施の形態２に係るモジュールの回路構成図である。
【図５】この発明の実施の形態１でのＩ２Ｃバスタイミングチャート（ＳＷ−ＲＥＳＥＴ時）である。
【符号の説明】
【００３１】
１  モジュール、２  ＥＥＰＲＯＭ、３  ＰＨＹ、４  Ｈｏｓｔ、５  第２のＲＥＳＥＴ、６  ＮＶＲレジスタ、７  Ｉ２Ｃバス、８  ＨＷ−ＲＥＳＥＴ信号、９  ＲＥＳＥＴコマンド、１０  ＳＣＬ信号、１１  ＳＤＡ信号、１２  アドレス、１３  データ、１４  ＳＷ−ＲＥＳＥＴ、１５  ＳＣＬ信号、１６  Ａｃｋｎｏｗｌｅｄｇｅ信号、１７  ＳＣＬ信号がＨの状態、１８  第２のＲＥＳＥＴ信号、１９  ＳＤＡ信号、２０  ＭＤＩＯ用レジスタ、２１  ＭＣＵ、２２  ＭＤＩＯバス、２３  ＤＯＭレジスタ、２４  送信用レーザー発振機、２５  受光用素子。
【図１】
2006099410.tif 000003
【図２】
2006099410.tif 000004
【図３】
2006099410.tif 000005
【図４】
2006099410.tif 000006
【図５】
2006099410.tif 000007