(57)【要約】【課題】黒レベルの微弱な信号電流も充分書き込み可能な画素回路を提供する。【解決手段】信号電流ＩｓｉｇをサンプリングトランジスタＴｒ２に流してその時ゲートＧに発生する信号電圧Ｖｓｉｇをサンプリングし、信号電流Ｉｓｉｇに前後して信号線ＳＬに流れる所定の基準電流ＩｒｅｆをサンプリングトランジスタＴｒ２に流してその時ゲートＧに発生する基準電圧Ｖｒｅｆをサンプリングし、サンプリングされた信号電圧Ｖｓｉｇと基準電圧Ｖｒｅｆの差分ΔＶｂを求め、この差分ΔＶｂに応じた制御電圧ΔＶａを結合容量Ｃｓ１によりドライブトランジスタＴｒｄのゲートＧ側にミラーリングする。ドライブトランジスタＴｒｄはこの制御電圧ΔＶａをゲートＧに受けてソースＳ・ドレインＤ間に流れる駆動電流Ｉｄｓを発光素子ＥＬに供給して発光を行わせる。【選択図】図１
2006208744.tif 000002
【特許請求の範囲】
【請求項１】
信号電流が流れる信号線と制御信号を供給する走査線とが交差する部分に配され、
発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する制御部とからなる画素回路であって、
前記制御部は、サンプリングトランジスタと、結合容量と、スイッチング手段とを含み、
前記サンプリングトランジスタは、該スイッチング手段を介して該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成し、
前記スイッチング手段は、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングし、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングし、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングし、
前記ドライブトランジスタは該制御電圧をゲートに受けてソース・ドレイン間に流れる駆動電流を該発光素子に供給して発光を行わせることを特徴とする画素回路。
【請求項２】
前記スイッチング手段が該サンプリングトランジスタに流す該信号電流及び基準電流は、両者の相対的な差分が小さい時該発光素子の発光量が少なくなり且つ差分が大きい時発光量が多くなる一方、両者の相対的な差分が小さい時でも該信号電流及び基準電流の絶対的なレベルはサンプリングを可能とする様に大きく設定されていることを特徴とする請求項１記載の画素回路。
【請求項３】
前記制御部は、該ドライブトランジスタの閾電圧を検出してこれを該制御電圧に加える別のスイッチング手段を有しており、該閾電圧の影響を該駆動電流からキャンセルすることを特徴とする請求項１記載の画素回路。
【請求項４】
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタはそのキャリア移動度が互いに等しいことを特徴とする請求項１記載の画素回路。
【請求項５】
前記ドライブトランジスタとサンプリングトランジスタはポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、
前記ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、該長軸方向と平行に配されていることを特徴とする請求項４記載の画素回路
【請求項６】
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、各ゲートが互いに同方向に配されていることを特徴とする請求項５記載の画素回路。
【請求項７】
画素アレイ部とドライバー部とスキャナ部とからなり、
前記画素アレイ部は、列状の信号線と、行状の走査線と、両者の交差する部分に配された行列状の画素回路とからなり、
前記ドライバー部は、各信号線に信号電流を流し、
前記スキャナ部は、各走査線に制御信号を供給し、
前記画素回路は、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する画素内制御部とを含む表示装置であって、
前記画素内制御部は、サンプリングトランジスタと、結合容量と、スイッチング手段とを含み、
前記サンプリングトランジスタは、該スイッチング手段を介して該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成し、
前記スイッチング手段は、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングし、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングし、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングし、
前記ドライブトランジスタは該制御電圧をゲートに受けてソース・ドレイン間に流れる駆動電流を該発光素子に供給して発光を行わせることを特徴とする表示装置。
【請求項８】
前記スイッチング手段が該サンプリングトランジスタに流す該信号電流及び基準電流は、両者の相対的な差分が小さい時該発光素子の発光量が少なくなり且つ差分が大きい時発光量が多くなる一方、両者の相対的な差分が小さい時でも該信号電流及び基準電流の絶対的なレベルはサンプリングを可能とする様に大きく設定されていることを特徴とする請求項７記載の表示装置。
【請求項９】
前記画素内制御部は、該ドライブトランジスタの閾電圧を検出してこれを該制御電圧に加える別のスイッチング手段を有しており、該閾電圧の影響を該駆動電流からキャンセルすることを特徴とする請求項７記載の表示装置。
【請求項１０】
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタはそのキャリア移動度が互いに等しいことを特徴とする請求項７記載の表示装置。
【請求項１１】
前記ドライブトランジスタとサンプリングトランジスタはポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、
前記ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、該長軸方向と平行に配されていることを特徴とする請求項１０記載の表示装置
【請求項１２】
カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、各ゲートが互いに同方向に配されていることを特徴とする請求項１１記載の表示装置。
【請求項１３】
信号電流が流れる信号線と制御信号を供給する走査線とが交差する部分に配され、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する制御部とからなり、前記制御部は、サンプリングトランジスタと結合容量とを含み、前記サンプリングトランジスタは該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成する画素回路の駆動方法であって、
該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングする手順と、
該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングする手順と、  サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングする手順と、
該制御電圧をゲートに受けて該ドライブトランジスタのソース・ドレイン間に流れる駆動電流を該発光素子に供給する手順とを行うことを特徴とする画素回路の駆動方法。
【請求項１４】
画素アレイ部とドライバー部とスキャナ部とからなり、前記画素アレイ部は、列状の信号線と、行状の走査線と、両者の交差する部分に配された行列状の画素回路とからなり、前記ドライバー部は各信号線に信号電流を流し、前記スキャナ部は各走査線に制御信号を供給し、各画素回路は、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する画素内制御部とからなり、前記画素内制御部は、サンプリングトランジスタと結合容量とを含み、前記サンプリングトランジスタは該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成する表示装置の駆動方法であって、
該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングする手順と、
該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングする手順と、  サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングする手順と、
該制御電圧をゲートに受けて該ドライブトランジスタのソース・ドレイン間に流れる駆動電流を該発光素子に供給する手順とを行うことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路及びその駆動方法に関する。またこの画素回路をマトリクス状（行列状）に配列した表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度または反射強度を制御する事によって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。また、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行われている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６公報
【特許文献２】特開２００３−２７１０９５公報
【特許文献３】特開２００４−１３３２４０公報
【特許文献４】特開２００４−０２９７９１公報
【特許文献５】特開２００４−０９３６８２公報
【０００４】
図１２は、従来のアクティブマトリクス方式の有機ＥＬディスプレイを示す模式的なブロック図である。図示するように、この表示装置は、主要部となる画素アレイ１と周辺の回路部とで構成されている。周辺の回路部は電流ドライバー３、ライトスキャナ４、ドライブスキャナ５、補正用スキャナ７などを含んでいる。画素アレイ１は行状の走査線ＷＳと列状の信号線ＳＬと両者の交差する部分にマトリクス状に配列した画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を可能とする為、ＲＧＢの三原色画素を用意しているが、これに代えて白黒表示の単色画素を用いる事もある。各画素Ｒ，Ｇ，Ｂはそれぞれ画素回路２で構成されている。信号線ＳＬは電流ドライバー３によって駆動され、信号電流が流れるようになっている。走査線ＷＳはライトスキャナ４によって走査される。なお、走査線ＷＳと平行に別の走査線ＤＳお及びＡＺも配線されている。走査線ＤＳはドライブスキャナ５によって走査される。ドライブスキャナ５は各画素に含まれる発光素子の発光期間を制御するものである。走査線ＡＺは補正用スキャナ７によって走査される。ライトスキャナ４、ドライブスキャナ５及び補正スキャナ７は全体としてスキャナ部を構成しており、１水平期間毎に画素の行を順次走査する。
【０００５】
図１３は、図１２に示した表示装置に含まれる画素回路の構成例を示す回路図である。図示するように、画素回路２は４個のトランジスタＴｒ１，Ｔｒ４，Ｔｒ５，Ｔｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。４個のトランジスタはいずれも薄膜トランジスタである。この内、トランジスタＴｒ１，Ｔｒ４及びＴｒ５は制御用のスイッチングトランジスタであり、いずれもＮチャネル型を用いている。これに対し、トランジスタＴｒｄは発光素子ＥＬを駆動する為のドライブトランジスタであり、Ｐチャネル型を用いている。また発光素子ＥＬはアノード及びカソードを備えた二端子型の自発光素子であり、例えば有機ＥＬ素子を用いる事ができる。
【０００６】
ドライブトランジスタＴｒｄのソースＳは電源Ｖｃｃに接続している。ドレインＤは発光素子ＥＬのアノード側に位置する。発光素子ＥＬのカソード側は接地されている。ドライブトランジスタＴｒｄのゲートＧは画素容量Ｃｓの一端に接続している。画素容量Ｃｓの他端は電源Ｖｃｃに接続している。
【０００７】
スイッチングトランジスタＴｒ１のソース／ドレインは信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。スイッチングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。スイッチングトランジスタＴｒ４のソース／ドレインはドライブトランジスタＴｒｄのゲートＧとドレインＤとの間に接続されている。このトランジスタＴｒ４のゲートは走査線ＡＺに接続している。スイッチングトランジスタＴｒ５のソース／ドレインはドライブトランジスタＴｒｄのドレインＤと発光素子ＥＬのアノードとの間に接続されている。このトランジスタＴｒ５のゲートは走査線ＤＳに接続されている。
【０００８】
ドライブトランジスタＴｒｄは飽和領域で動作し、その特性は以下の数式１で表される。
【数１】
2006208744.tif 000003
【０００９】
数式１において、Ｖｇｓはゲート電圧であり、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間の電圧を表している。Ｉｄｓはドレイン電流であり、ドライブトランジスタＴｒｄのソースＳとドレインＤとの間を流れて発光素子ＥＬに供給される。ＶｔｈはドライブトランジスタＴｒｄの閾電圧を表している。μは同じくドライブトランジスタＴｒｄのキャリア移動度を表している。またｋは定数であり、Ｃｏｘ・Ｗ／Ｌで与えられる。ここでＣｏｘはドライブトランジスタＴｒｄのゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。定数ｋはサイズファクタと呼ばれる場合がある。ドライブトランジスタＴｒｄは飽和領域で動作する時、上記数式１から明らかなように、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを越えた時点からドレイン電流Ｉｄｓが流れ始める。ドレイン電流Ｉｄｓの大きさはゲート電圧Ｖｇｓの２乗に比例して増大する。なお、本明細書では、ドライブトランジスタの閾電圧Ｖｔｈは、ドライブトランジスタの閾値電圧の絶対値をとったものとする。ちなみに、Ｐチャネル型のトランジスタでは閾値電圧は負の値を持つので、その値をそのまま上記数式１に入れてしまうと正しくないことになる。その為、本明細書では絶対値をとり、Ｖｔｈは正の値にて取り扱うことにする。
【００１０】
ドライブトランジスタＴｒｄは例えば多結晶シリコン薄膜を活性層とするＴＦＴである。多結晶シリコン薄膜としては、レーザアニールで結晶化された低温ポリシリコンが多用されている。一般に、低温ポリシリコンＴＦＴはデバイス毎に閾電圧Ｖｔｈやキャリア移動度μがばらつく傾向にある。換言すると、個々の画素回路２毎にドライブトランジスタＴｒｄのＶｔｈやμが異なっている。
【００１１】
画素回路２は大別してサンプリング動作と発光動作を行う。始めのサンプリング動作ではトランジスタＴｒ５をオフする一方トランジスタＴｒ１及びＴｒ４をオンする。この状態で信号線ＳＬを電流ドライバー３で駆動すると、信号電流Ｉｓｉｇが電源ＶｃｃからドライブトランジスタＴｒｄ及びスイッチングトランジスタＴｒ４，Ｔｒ１を通って信号線ＳＬに流れる。この時のドライブトランジスタＴｒｄの動作特性は以下の数式２で表される。
【数２】
2006208744.tif 000004
上記数式２は数式１のドレイン電流Ｉｄｓを信号電流Ｉｓｉｇで置き換えたものとなっている。
【００１２】
信号電流Ｉｓｉｇが流れたときドライブトランジスタＴｒｄのゲートＧとソースＳとの間に現れるゲート電圧Ｖｇｓは、数式２をＶｇｓで解くことによって、以下の数式３の様に表される。
【数３】
2006208744.tif 000005
【００１３】
数式３で表されるゲート電圧Ｖｇｓは画素容量Ｃｓに保持される。この様にして、サンプリング動作では電流ドライバー３によって供給される信号電流Ｉｓｉｇのレベルに応じたゲート電圧Ｖｇｓが画素容量Ｃｓに書き込まれる。簡略的に言うと、信号電流ＩｓｉｇがドライブトランジスタＴｒｄのゲートに書き込まれた事になる。
【００１４】
続いて発光動作では、トランジスタＴｒ１及びＴｒ４がオフする一方、Ｔｒ５がオンになる。これにより、ドライブトランジスタＴｒｄから駆動電流Ｉｄｓが発光素子ＥＬに流れ、所定の輝度で発光する事になる。このときドライブトランジスタＴｒｄに流れる駆動電流Ｉｄｓは以下の数式４で表される。
【数４】
2006208744.tif 000006
【００１５】
数式３で求めたＶｇｓを数式４のＶｇｓに代入して整理すると、結局移動度μ及び閾電圧Ｖｔｈの項がキャンセルされ、Ｉｄｓ＝Ｉｓｉｇとなる。したがってドライブトランジスタＴｒｄの移動度μや閾電圧Ｖｔｈが画素毎にばらついていても、上述の信号電流書き込み動作を行うことで全てキャンセルされ、画面のユニフォーミティを維持する事ができる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図１３に示した従来の画素回路はドライブトランジスタの移動度μや閾電圧Ｖｔｈのばらつきに関わらず、信号電流Ｉｓｉｇと同じ駆動電流Ｉｄｓを発光素子ＥＬに供給する事ができるという利点がある。電流ドライバー３は信号電流Ｉｓｉｇのレベルを階調制御する事で、発光素子ＥＬの輝度を黒レベルから中間のグレーレベルを通って白レベルまで変化させる事ができる。黒レベルのとき信号電流Ｉｓｉｇは微弱となって０に近づく一方、白レベルでは大きな電流値となる。しかしながら、信号線ＳＬの寄生容量は数十ｐＦと比較的大きく、図１３に示した従来の構成では、電流値の微弱な黒レベルの信号電流Ｉｓｉｇはサンプリング動作に割り当てられた１水平映像期間（１Ｈ）内で充分に書き込む事ができないという課題があった。
【００１７】
図１４は、この問題を模式的に表したものである。画素アレイ１は画面を構成しており、黒の背景に白のウインドウを表示させた場合である。白いウインドウの下方にグレーの部分が現れている。本来、このグレーの部分は背景に属し、黒色でなければならない。しかしながら、図１３に示した従来の画素回路構成では、白いウインドウの下方に位置する画素に黒レベルの信号電流を書き込むことができず、図示のような黒浮きや縦クロストークなどが発生する為、解決すべき課題となっている。
【課題を解決するための手段】
【００１８】
上述した従来の技術の課題に鑑み、本発明は黒レベルの信号電流も充分書き込み可能な画素回路及び表示装置とこれらの駆動方法を提供することを目的とする。かかる目的を達成する為に以下の手段を講じた。即ち本発明は、信号電流が流れる信号線と制御信号を供給する走査線とが交差する部分に配され、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する制御部とからなる画素回路であって、前記制御部は、サンプリングトランジスタと、結合容量と、スイッチング手段とを含む。前記サンプリングトランジスタは、該スイッチング手段を介して該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成する。前記スイッチング手段は、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングし、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングし、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングする。前記ドライブトランジスタは該制御電圧をゲートに受けてソース・ドレイン間に流れる駆動電流を該発光素子に供給して発光を行わせる。
【００１９】
好ましくは、前記スイッチング手段が該サンプリングトランジスタに流す該信号電流及び基準電流は、両者の相対的な差分が小さい時該発光素子の発光量が少なくなり且つ差分が大きい時発光量が多くなる一方、両者の相対的な差分が小さい時でも該信号電流及び基準電流の絶対的なレベルはサンプリングを可能とする様に大きく設定されている。又前記制御部は、該ドライブトランジスタの閾電圧を検出してこれを該制御電圧に加える別のスイッチング手段を有しており、該閾電圧の影響を該駆動電流からキャンセルする。又カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタはそのキャリア移動度が互いに等しい。
【００２０】
実施態様では、前記ドライブトランジスタとサンプリングトランジスタはポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、前記ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、該長軸方向と平行に配されている。この場合、カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、各ゲートが互いに同方向に配されている。
【００２１】
又本発明は、画素アレイ部とドライバー部とスキャナ部とからなり、前記画素アレイ部は、列状の信号線と、行状の走査線と、両者の交差する部分に配された行列状の画素回路とからなり、前記ドライバー部は、各信号線に信号電流を流し、前記スキャナ部は、各走査線に制御信号を供給し、前記画素回路は、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する画素内制御部とを含む表示装置であって、前記画素内制御部は、サンプリングトランジスタと、結合容量と、スイッチング手段とを含み、前記サンプリングトランジスタは、該スイッチング手段を介して該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成し、前記スイッチング手段は、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングし、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングし、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングし、前記ドライブトランジスタは該制御電圧をゲートに受けてソース・ドレイン間に流れる駆動電流を該発光素子に供給して発光を行わせることを特徴とする。
【００２２】
好ましくは、前記スイッチング手段が該サンプリングトランジスタに流す該信号電流及び基準電流は、両者の相対的な差分が小さい時該発光素子の発光量が少なくなり且つ差分が大きい時発光量が多くなる一方、両者の相対的な差分が小さい時でも該信号電流及び基準電流の絶対的なレベルはサンプリングを可能とする様に大きく設定されている。又前記画素内制御部は、該ドライブトランジスタの閾電圧を検出してこれを該制御電圧に加える別のスイッチング手段を有しており、該閾電圧の影響を該駆動電流からキャンセルする。
【００２３】
又カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタはそのキャリア移動度が互いに等しい。例えば、前記ドライブトランジスタとサンプリングトランジスタはポリシリコン薄膜を素子領域とする薄膜トランジスタからなり、前記ポリシリコン薄膜は、長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものであり、カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、該長軸方向と平行に配されている。この場合、カレントミラー回路を構成する前記ドライブトランジスタとサンプリングトランジスタの対は、各ゲートが互いに同方向に配されている。
【００２４】
又本発明は、信号電流が流れる信号線と制御信号を供給する走査線とが交差する部分に配され、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する制御部とからなり、前記制御部は、サンプリングトランジスタと結合容量とを含み、前記サンプリングトランジスタは該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成する画素回路の駆動方法であって、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングする手順と、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングする手順と、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングする手順と、該制御電圧をゲートに受けて該ドライブトランジスタのソース・ドレイン間に流れる駆動電流を該発光素子に供給する手順とを行うことを特徴とする。
【００２５】
又本発明は、画素アレイ部とドライバー部とスキャナ部とからなり、前記画素アレイ部は、列状の信号線と、行状の走査線と、両者の交差する部分に配された行列状の画素回路とからなり、前記ドライバー部は各信号線に信号電流を流し、前記スキャナ部は各走査線に制御信号を供給し、各画素回路は、発光素子と、該発光素子に駆動電流を供給するドライブトランジスタと、該制御信号に応じて動作し該信号電流に基づいて該ドライブトランジスタの駆動電流を制御する画素内制御部とからなり、前記画素内制御部は、サンプリングトランジスタと結合容量とを含み、前記サンプリングトランジスタは該信号線に接続するとともに、そのゲートが該結合容量を介して該ドライブトランジスタのゲートに接続してカレントミラー回路を構成する表示装置の駆動方法であって、該信号電流を該サンプリングトランジスタに流してその時ゲートに発生する信号電圧をサンプリングする手順と、該信号電流に前後して該信号線に流れる所定の基準電流を該サンプリングトランジスタに流してその時ゲートに発生する基準電圧をサンプリングする手順と、サンプリングされた該信号電圧と該基準電圧の差分を求め、該差分に応じた制御電圧を該結合容量により該ドライブトランジスタのゲート側にミラーリングする手順と、該制御電圧をゲートに受けて該ドライブトランジスタのソース・ドレイン間に流れる駆動電流を該発光素子に供給する手順とを行うことを特徴とする。
【発明の効果】
【００２６】
本発明にかかる表示装置は、電流ドライバー側から信号電流ばかりでなく基準電流も供給している。画素回路は前後して信号電流及び基準電流をサンプリングし、さらに両者の差分を求めてドライブトランジスタのゲート制御電圧としている。これにより、ドライブトランジスタは基準電流に対する信号電流の差分に応じて発光素子を駆動する事ができる。その際、黒レベルの発光輝度では差分が０に近くなり、信号電流が基準電流と略同じになる。この様な状態でも、信号電流及び基準電流の絶対値は信号線の寄生容量に対して充分高く設定する事ができる。したがって、黒レベルの電流でも各画素に充分高速で書き込むことができ、従来問題となっていた黒浮きや縦クロストークを防ぐ事ができる。表示すべき輝度階調に依存することなく、信号電流及び基準電流のレベルを高く設定できるので、黒表示の電流であっても１水平期間内に充分画素に書き込むことができ、輝度が充分沈んだ黒色を表現でき、高いコントラスト特性を得ることが可能である。また、ドライブトランジスタの閾電圧や移動度に依存することなく、信号電流と基準電流の差分を求めて発光素子に対する駆動電流を制御する為、ドライブトランジスタの特性ばらつきに影響を受けることなく、高いユニフォーミティの画像を表示する事ができる。特に、移動度や閾電圧が大きくばらつく低温ポリシリコンＴＦＴを用いた画素回路で、本発明の効果が大きい。
【００２７】
本発明では、サンプリングトランジスタとドライブトランジスタの対からなるカレントミラー回路で画素回路を構成している。信号電流及び基準電流のサンプリングはカレントミラー回路の入力側となるサンプリングトランジスタを用いて行う。サンプリングされた信号電流と基準電流の差分は、結合容量を介してドライブトランジスタ側にミラーリングされる。ドライブトランジスタはカレントミラー回路の出力側となっており、入力側からミラーリングされた差分に応じて発光素子を駆動する。入力側になるサンプリングトランジスタと出力側になるドライブトランジスタのサイズ比を適宜設定する事で、所望の入出力ゲインが得られる。この様に本発明は、発光素子を駆動する各画素回路をカレントミラー回路構成とする事で、サンプリングトランジスタとドライブトランジスタのサイズ比を適切に設定して、最適な入出力ゲインを得る事ができるという回路設計上の自由度に優れている。
【００２８】
本発明の画素回路が機能する為に、カレントミラー回路を構成するサンプリングトランジスタとドライブトランジスタのキャリア移動度μが互いに等しい事が前提となる。これを達成する為、本発明では製造プロセス上の工夫もなされている。通常サンプリングトランジスタやドライブトランジスタを構成する低温ポリシリコンＴＦＴの素子領域となるポリシリコン薄膜はレーザアニールにより形成される。このレーザアニールは、予め絶縁基板上に形成されたシリコン薄膜にレーザビームスポットを照射して一旦溶融し、その冷却過程でシリコン薄膜を結晶化してポリシリコン薄膜に転換するものである。その際、レーザビームスポットは長軸方向に伸びた長手形状のものが用いられ、これを短軸方向に移動してレーザアニールを行っている。この様な長尺形状のレーザビームスポットを用いたレーザアニールでは、長手方向に沿った結晶状態が比較的一様である一方、短軸方向の結晶状態は大きくばらつく傾向にある。そこで本発明では、カレントミラー回路の対を構成するサンプリングトランジスタとドライブトランジスタをレーザビームスポットの長軸方向と平行になる様にレイアウトしている。これにより、サンプリングトランジスタとドライブトランジスタとで素子領域の結晶状態が同じ様になり、キャリア移動度の同一性を確保する事が可能である。
【発明を実施するための最良の形態】
【００２９】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる画素回路及びこれを組み込んだ表示装置の実施形態を示す回路図である。図示するように、本表示装置は主要部を構成する画素アレイ１とその周辺に位置する回路部とで構成されている。周辺回路部はドライバー部を構成する電流ドライバー３とスキャナ部を構成するライトスキャナ４、ドライブスキャナ５、補正用スキャナ７とで構成されている。画素アレイ１には列状に信号線ＳＬが形成されている。この信号線ＳＬは電流ドライバー３によって駆動され、所定の基準電流及び信号電流が交互に流れる様になっている。画素アレイ１には走査線ＷＳ，ＤＳ，ＡＺが行状に配されている。走査線ＷＳはライトスキャナ４に接続されており、信号電流や基準電流のサンプリング用の制御信号ＷＳが供給される。走査線ＤＳにはドライブスキャナ５が接続されており、発光制御用の制御信号ＤＳが供給される。走査線ＡＺには補正用スキャナ７が接続されており、閾電圧補正用の制御信号ＡＺが供給される。
【００３０】
列状の信号線ＳＬと行状の走査線ＷＳ，ＤＳ，ＡＺが交差する部分に、各画素回路２が集積形成されている。図１は、図示を簡略化するため１個の画素回路２のみを表示してある。図示するように、画素回路２は、６個のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒｄと、２個の画素容量Ｃｓ１，Ｃｓ２と、１個の発光素子ＥＬとで構成されている。６個のトランジスタのうち、Ｔｒ１，Ｔｒ３，Ｔｒ５及びＴｒ６はＮチャネル型の薄膜トランジスタである。これに対しトランジスタＴｒ２とＴｒｄはＰチャネル型の薄膜トランジスタである。一対のＰチャネル型トランジスタＴｒ２，Ｔｒｄは画素容量Ｃｓ１を介してゲートが互いに接続されており、カレントミラー構成となっている。トランジスタＴｒ２はカレントミラー回路の入力側に位置し、トランジスタＴｒｄは出力側に位置する。この出力側に位置するトランジスタＴｒｄは発光素子ＥＬを駆動する為のドライブトランジスタである。発光素子ＥＬはアノード及びカソードを備えた二端子型（ダイオード型）であり、例えば有機ＥＬ発光素子を用いる事ができる。ドライブトランジスタＴｒｄのソースＳは電源Ｖｃｃに接続されている。ドライブトランジスタＴｒｄのドレインＤはトランジスタＴｒ６を介して発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは接地されている。ドライブトランジスタＴｒｄのゲートＧは画素容量Ｃｓ１の一端に接続されている。図では画素容量Ｃｓ１の一端をＡ点で表してある。トランジスタＴｒ５のソース／ドレインはドライブトランジスタＴｒｄのゲートＧとドレインＤとの間に接続されている。このトランジスタＴｒ５のゲートには走査線ＡＺを介して補正用スキャナ７から制御パルスＡＺが供給される。本明細書では理解と表記を容易にする為、走査線と対応する制御信号は同じ表記を用いている。トランジスタＴｒ６のソース／ドレインはドライブトランジスタＴｒｄのドレインＤと発光素子ＥＬのアノードとの間に接続され、そのゲートは走査線ＤＳを介してドライブスキャナ５から発光制御用の制御信号ＤＳが供給される。カレントミラー回路の入力側を構成するトランジスタＴｒ２はサンプリングトランジスタであり、そのソースＳが電源Ｖｃｃに接続され、ドレインＤがトランジスタＴｒ１を介して信号線ＳＬに接続し、ゲートＧが画素容量Ｃｓ１の他端に接続している。図では画素容量Ｃｓ１の他端をＢ点で表してある。サンプリングトランジスタＴｒ２はドライブトランジスタＴｒｄのミラーであって、基本的に移動度μは等しい値となっている。トランジスタＴｒ１のソース／ドレインは信号線ＳＬとトランジスタＴｒ２のドレインＤとの間に接続され、そのゲートは走査線ＷＳを介してライトスキャナ４から信号サンプリング用の制御信号ＷＳを受け入れる。トランジスタＴｒ３のソース／ドレインはトランジスタＴｒ２のドレインＤとＢ点との間に接続されており、そのゲートは走査線ＷＳに接続されている。Ｂ点と電源Ｖｃｃとの間に画素容量Ｃｓ２が接続されている。
【００３１】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。時間軸Ｔに沿って、信号電流の波形及び各制御信号ＷＳ，ＡＺ，ＤＳの波形の変化を表している。合わせて、Ａ点及びＢ点における電位の変化も表示してある。前述したように、Ａ点は、カレントミラー回路を構成するペアトランジスタＴｒ２，Ｔｒｄの内、出力側に位置するドライブトランジスタＴｒｄのゲートＧである。またＢ点はペアトランジスタＴｒ２，Ｔｒｄの内、入力側に位置するサンプリングトランジスタＴｒ２のゲートＧである。図示のタイミングチャートは、タイミングＴ１で１フィールドがスタートし、タイミングＴ７で１フィールドが終わる様になっている。１フィールドで１画面を表示する。このフィールド動作を繰り返すとこで連続的に画面を画素アレイに表示する。
【００３２】
信号線に流れる信号電流は１水平期間（１Ｈ）毎に変化している。各水平期間では、前半で所定の基準電流Ｉｒｅｆが流れ、後半で信号電流Ｉｓｉｇが流れる。基準電流Ｉｒｅｆは固定されている一方、信号電流Ｉｓｉｇは映像信号に応じたレベルを有する。
【００３３】
当該フィールドが開始する前のタイミングＴ０で制御信号ＷＳ及びＡＺはローレベルにある一方、制御信号ＤＳはハイレベルにある。制御信号ＤＳがハイレベルなのでスイッチングトランジスタＴｒ６がオンしており、発光素子ＥＬにはドライブトランジスタＴｒｄから駆動電流が供給される。したがって、タイミングＴ０では発光素子ＥＬが発光状態にある。
【００３４】
タイミングＴ１で当該フィールドがスタートすると、制御信号ＷＳ及びＡＺが立ち上がり、全てのスイッチングトランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ６がオン状態になる。このとき略同時に信号線側が信号電流Ｉｓｉｇから基準電流Ｉｒｅｆに切り替わる。これにより、電源ＶｃｃからサンプリングトランジスタＴｒ２及びスイッチングトランジスタＴｒ１を通って信号線ＳＬに基準電流Ｉｒｅｆが流れる。これに応じて、サンプリングトランジスタＴｒ２のゲートＧに接続したＢ点の電位が基準電流Ｉｒｅｆに対応したレベルになる。換言すると、画素容量Ｃｓ２に基準電流Ｉｒｅｆに応じた電位が書き込まれる事になる。この動作はタイミングＴ４まで続く。すなわち、タイミングＴ１〜タイミングＴ４までの期間Ｔ１−Ｔ４でＩｒｅｆの書き込みが行われる。
【００３５】
一方、Ａ点側では、タイミングＴ１で一旦ドライブトランジスタＴｒｄに電流を流した後タイミングＴ２でスイッチングトランジスタＴｒ６を遮断する。これにより、ドライブトランジスタＴｒｄは電流路を遮断されるのでゲート電位（Ａ点電位）は上昇していく。Ａ点電位がドライブトランジスタＴｒｄの閾電圧Ｖｔｈに達した時点で、ドライブトランジスタＴｒｄはカットオフする。この動作でドライブトランジスタＴｒｄの閾電圧Ｖｔｈが検出され、画素容量Ｃｓ１に保持される。この保持されたＶｔｈは後の発光動作でドライブトランジスタＴｒｄの閾電圧のばらつきをキャンセルする為に用いられる。ドライブトランジスタＴｒｄがカットオフした後のタイミングＴ３で、制御信号ＡＺはローレベルとなり、スイッチングトランジスタＴｒ５がオフする。これにより、画素容量Ｃｓ１に書き込まれたＶｔｈが固定される。この様にしてドライブトランジスタＴｒｄのＶｔｈを検出保持する処理がタイミングＴ２〜タイミングＴ３の間で行われる。この期間Ｔ２−Ｔ３を本明細書ではＶｔｈ補正期間あるいはＶｔｈキャンセル期間という。以上の説明から明らかなように、期間Ｔ１−Ｔ４の間でカレントミラー回路の入力トランジスタＴｒ２側ではＩｒｅｆ書き込みが行われる一方、出力側トランジスタＴｒｄではＶｔｈキャンセルが行われる。
【００３６】
タイミングＴ４で信号線に流れる電流が基準電流Ｉｒｅｆから信号電流Ｉｓｉｇに切り替わる。この結果、サンプリングトランジスタＴｒ２には電源Ｖｃｃから信号線ＳＬに向かって信号電流Ｉｓｉｇが流れる。よってＢ点電位は先の基準電流Ｉｒｅｆに応じたレベルから信号電流Ｉｓｉｇに応じたレベルに変化する。この変化はカレントミラー動作により画素容量Ｃｓ１を介してＡ点側にカップリングされる。この後タイミングＴ５で制御信号ＷＳがローレベルになり、トランジスタＴｒ１及びＴｒ３がオフする。この様にしてタイミングＴ４〜タイミングＴ５までの期間Ｔ４−Ｔ５でＩｓｉｇがサンプリングされ且つＩｒｅｆとＩｓｉｇの差分に応じた電位変化がＢ点側からＡ点側にカップリングされる。
【００３７】
タイミングＴ６に至ると制御信号ＤＳが再びハイレベルとなり、スイッチングトランジスタＴｒ６がオンする。これによりドライブトランジスタＴｒｄと発光素子ＥＬが直結し、ドライブトランジスタＴｒｄから発光素子ＥＬに駆動電流が供給され、発光状態となる。このときドライブトランジスタＴｒｄから供給される駆動電流は、Ａ点に書き込まれた電位に応じたものとなる。Ａ点電位は先に説明したように、基準電流と信号電流の差分に応じたものとなっている。
【００３８】
この後タイミングＴ７に至ると当該フィールドが終了すると共に次のフィールドが開始する。前のフィールドと同じようにタイミングＴ７でＩｒｅｆ書き込みが始まると共に次のタイミングＴ８でＶｔｈキャンセル動作が始まる。
【００３９】
図３は、図２のタイミングチャートに示した期間Ｔ１−Ｔ４で行われるＩｒｅｆ書き込み及びＶｔｈ補正動作を示す模式図である。理解を容易にする為、この模式図では各スイッチングトランジスタＴｒ１，Ｔｒ３，Ｔｒ５，Ｔｒ６をスイッチシンボルで置き換え、また容量Ｃｓ１，Ｃｓ２を容量値Ｃ１，Ｃ２で表してある。カレントミラー構成の画素回路の出力側でＶｔｈ補正動作が行われる。すなわちトランジスタＴｒ６をオン状態からオフ状態に切り替えることでドライブトランジスタＴｒｄの電流路が遮断され、スイッチングトランジスタＴｒ５を介して容量Ｃ１を充電し始める。その充電によりＡ点電位がドライブトランジスタＴｒｄの閾電圧Ｖｔｈまで上昇すると、ドライブトランジスタＴｒｄがカットオフする。この後トランジスタＴｒ５をオフすることで、容量Ｃ１に保持された閾電圧Ｖｔｈが固定される。
【００４０】
一方カレントミラー回路の入力側でＩｒｅｆ書き込むが行われる。トランジスタＴｒ１及びＴｒ３がオンしているので、電源ＶｃｃからサンプリングトランジスタＴｒ２及びスイッチングトランジスタＴｒ１を通って基準電流Ｉｒｅｆが信号線に流れる。このときサンプリングトランジスタＴｒ２のゲートに接続したＢ点に現れる電位を基準電圧Ｖｒｅｆとする。このＶｒｅｆは基準電流Ｉｒｅｆに応じたレベルとなる。サンプリングトランジスタＴｒ２のソースＳとゲートＧとの間に現れるゲート電圧ＶｇｓはＶｃｃ−Ｖｒｅｆで表される。ここでサンプリングトランジスタＴｒ２はトランジスタＴｒ３がオンなので飽和領域で動作しておりドレイン電流Ｉｒｅｆとゲート電圧Ｖｇｓとの関係は以下の数式５で表される。
【数５】
2006208744.tif 000007
上記数式５において、ＶｇｓはＶｃｃ−Ｖｒｅｆで置き換えられている。したがって、数式５はＩｒｅｆとＶｒｅｆの関係を表したものとなる。
【００４１】
数式５をＶｒｅｆについて整理すると、以下の数式６が得られる。
【数６】
2006208744.tif 000008
【００４２】
上記数式から明らかなように、Ｂ点電位Ｖｒｅｆは基準電流Ｉｒｅｆの関数となっている。なお、数式６中μはサンプリングトランジスタＴｒ２の移動度を表し、ｋは同じくトランジスタＴｒ２のサイズを表し、Ｖｔｈは同じくトランジスタＴｒ２の閾電圧を表している。
【００４３】
図４は、図２に示したタイミングチャートの期間Ｔ４−Ｔ５で行われるＩｓｉｇ書き込み及びカップリング動作を示す模式図である。この期間Ｔ４−Ｔ５ではトランジスタＴｒ５及びＴｒ６がオフすると共に、信号線を流れる電流が基準電流Ｉｒｅｆから信号電流Ｉｓｉｇに切り替わる。これにより、電源ＶｃｃからサンプリングトランジスタＴｒ２及びスイッチングトランジスタＴｒ１を通って信号線にＩｓｉｇが流れる。換言すると、この信号電流ＩｓｉｇはサンプリングトランジスタＴｒ２を流れるドレイン電流となっている。このドレイン電流Ｉｓｉｇが流れる事で、Ｂ点電位は先の基準電圧Ｖｒｅｆから信号電圧Ｖｓｉｇに変化する。Ｖｒｅｆを表す数式６と同じ計算で、Ｖｓｉｇが以下の数式７により表される。
【数７】
2006208744.tif 000009
上記数式７から明らかなように、Ｂ点電位Ｖｓｉｇは信号電流Ｉｓｉｇの関数となっている。
【００４４】
Ｂ点に現れる電位変化はΔＶｂ＝Ｖｓｉｇ−Ｖｒｅｆとなる。これに数式６及び数式７を代入すると、以下の数式８が得られる。
【数８】
2006208744.tif 000010
上記数式８から明らかなように、Ｂ点の電位変化ΔＶｂは基準電流Ｉｒｅｆの平方根と信号電流Ｉｓｉｇの平方根との差分となっている。
【００４５】
このＢ点の電位変化ΔＶｂはカレントミラー動作により容量Ｃ１を介してＡ点側にカップリングされる。この意味で容量Ｃ１は結合容量と呼ばれる場合がある。カップリング量は容量Ｃ１とドライブトランジスタＴｒｄのゲート容量Ｃｇとの容量分割にて決定される。したがって、Ａ点の電位変化ΔＶａは以下の数式９により表される。
【数９】
2006208744.tif 000011
【００４６】
数式９のΔＶｂに数式８を代入すると、結局Ａ点の電位変化ΔＶａは以下の数式１０で表される事になる。
【数１０】
2006208744.tif 000012
【００４７】
上記数式１０において、結合容量Ｃ１はドライブトランジスタＴｒｄのゲート容量Ｃｇ比べて大きい。したがって数式１０の右辺の係数Ｃ１／（Ｃ１＋Ｃｇ）は１に近い値となっている。換言すると、カレントミラー回路の入力側の電位変化ΔＶｂは略そのまま出力側の電位変化ΔＶａにミラーリングされる。
【００４８】
図５は図２に示したタイミングチャートの期間Ｔ６−Ｔ８で行われる発光動作を示す模式図である。発光期間ではスイッチングトランジスタＴｒ１，Ｔｒ３，Ｔｒ５がオフする一方Ｔｒ６がオンする。これにより、ドライブトランジスタＴｒｄと発光素子ＥＬが直結し、駆動電流Ｉｄｓが流れて発光素子ＥＬが発光する。このとき流れる駆動電流ＩｄｓはドライブトランジスタＴｒｄのゲート電圧Ｖｇｓにより規定される。ゲート電圧Ｖｇｓは電源電位ＶｃｃからＡ点電位Ｖａを引いたものである。Ａ点電位ＶａはＶｔｈキャンセル動作で書き込まれた電位Ｖｃｃ−Ｖｔｈに数式１０で求めた電位変化ΔＶａを足したものである。したがってＶａ＝Ｖｃｃ−Ｖｔｈ＋ΔＶａとなる。この様にして求めたＶｇｓを先の数式１で表したトランジスタの基本特性式に代入すると、駆動電流Ｉｄｓが以下の数式１１の様に求められる事になる。
【数１１】
2006208744.tif 000013
【００４９】
上記数式１１中で、μはドライブトランジスタＴｒｄの移動度を表している。これはペアトランジスタの他方を構成するサンプリングトランジスタＴｒ２の移動度μと同じである。またｋ´はドライブトランジスタＴｒｄのサイズファクタを表している。数式１１を整理すると、結局駆動電流Ｉｄｓは信号電流Ｉｓｉｇと基準電流Ｉｒｅｆの差分に応じた値となっており、閾電圧Ｖｔｈ及び移動度μの影響はキャンセルされている。数式１１で表された駆動電流ＩｄｓにはＶｔｈやμの項を含まない事が分かる。これにより、本発明にかかる画素回路は閾電圧Ｖｔｈや移動度μのばらつきに依存しない、ユニフォーミティの高い画質を得る事ができる。また、駆動電流Ｉｄｓの値はｋとｋ´の比、つまりペアトランジスタＴｒ２，Ｔｒｄのサイズ比によって決められる。入力側になるサンプリングトランジスタと出力側になるドライブトランジスタのサイズ比を適宜設定する事で、所望の入出力ゲインが得られる。この様に本発明には、発光素子を駆動する各画素回路をカレントミラー回路構成とする事で、サンプリングトランジスタとドライブトランジスタのサイズ比を適切に設定して、最適な入出力ゲインを得る事ができるという回路設計上の自由度に優れている。さらに本発明の画素回路では、黒表示はＩｓｉｇ＝Ｉｒｅｆに設定する事で得られる。数式１１から明らかなようにＩｓｉｇ＝ＩｒｅｆとすればＩｄｓ＝０となり、発光素子には駆動電流が流れないので完全な黒表示が得られる。黒表示の場合であっても、Ｉｓｉｇ及びＩｒｅｆの絶対値は書き込みに充分な電流値としている。この為、黒信号でも１水平期間（１Ｈ）内に充分書き込む事ができ、黒浮きや縦クロストークなどの発生を抑制できる。なお、本画素回路はドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２以外のスイッチングトランジスタＴｒ１，Ｔｒ３，Ｔｒ５及びＴｒ６はＮチャネル型を用いているが、これに限られるものではなくＰチャネル型であっても良い。あるいはＮチャネル型とＰチャネル型とを混在しても良い。
【００５０】
以上の説明から明らかなように、本発明にかかる画素回路２は、信号電流Ｉｓｉｇが流れる信号線ＳＬと制御信号を供給する走査線ＷＳ，ＤＳ，ＡＺとが交差する部分に配されている。画素回路２は、発光素子ＥＬと、発光素子ＥＬに駆動電流Ｉｄｓを供給するドライブトランジスタＴｒｄと、制御信号ＷＳ，ＤＳ，ＡＺに応じて動作し信号電流Ｉｓｉｇに基づいてドライブトランジスタＴｒｄの駆動電流Ｉｄｓを制御する制御部とで構成されている。制御部は、サンプリングトランジスタＴｒ２と、結合容量Ｃｓ１と、スイッチング手段とを含む。サンプリングトランジスタＴｒ２は、スイッチング手段を介して信号線ＳＬに接続すると共に、そのゲートＧが結合容量Ｃｓ１を介してドライブトランジスタＴｒｄのゲートＧに接続してカレントミラー回路を構成している。スイッチング手段はスイッチングトランジスタＴｒ１，Ｔｒ３からなり、信号電流ＩｓｉｇをサンプリングトランジスタＴｒ２に流してその時ゲートＧに発生する信号電圧Ｖｓｉｇをサンプリングし、信号電流Ｉｓｉｇに前後して信号線ＳＬに流れる所定の基準電流ＩｒｅｆをサンプリングトランジスタＴｒ２に流してその時ゲートＧに発生する基準電圧Ｖｒｅｆをサンプリングし、サンプリングされた信号電圧Ｖｓｉｇと基準電圧Ｖｒｅｆの差分ΔＶｂを求め、この差分ΔＶｂに応じた制御電圧ΔＶａを結合容量Ｃｓ１によりドライブトランジスタＴｒｄのゲートＧ側にミラーリングする。ドライブトランジスタＴｒｄはこの制御電圧ΔＶａをゲートＧに受けてソースＳ・ドレインＤ間に流れる駆動電流Ｉｄｓを発光素子ＥＬに供給して発光を行わせる。
【００５１】
スイッチング手段Ｔｒ１，Ｔｒ３がサンプリングトランジスタＴｒ２に流す信号電流Ｉｓｉｇ及び基準電流Ｉｒｅｆは、両者の相対的な差分が小さいとき発光素子ＥＬの発光量が少なくなり且つ差分が大きいとき発光量が多くなる一方、両者の相対的な差分が小さいときでも信号電流Ｉｓｉｇ及び基準電流Ｉｒｅｆの絶対的なレベルはサンプリングを可能とするように大きく設定されている。また画素回路２内の制御部は、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出してこれを制御電圧ΔＶａに加える別のスイッチング手段を有しており、閾電圧Ｖｔｈの影響を駆動電流Ｉｄｓからキャンセルする。本実施形態では、Ｖｔｈキャンセル用のスイッチング手段は、スイッチングトランジスタＴｒ５及びＴｒ６からなる。
【００５２】
本発明では、同一画素内でカレントミラー回路を構成するドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２はそのキャリア移動度μが互いに等しい事を前提にしている。これらドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２は例えばポリシリコン薄膜を素子領域とする薄膜トランジスタ（ＴＦＴ）からなる。ポリシリコン薄膜は、例えば長軸方向に延びたレーザビームスポットをこれと直交する短軸方向に移動しながら照射して結晶化されたものである。この場合、カレントミラー回路を構成するドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２の対は、長軸方向と平行に配されている。さらに好ましくは、カレントミラー回路を構成するドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２の対は、各ゲートＧが互いに同方向に配されている。かかるレイアウトにより、ドライブトランジスタＴｒｄとサンプリングトランジスタＴｒ２のキャリア移動度を揃える事ができる。
【００５３】
この点につき、以下詳細に説明する。図１に示した本発明の表示装置は、絶縁基板上に画素回路を構成する薄膜トランジスタＴＦＴや薄膜型の有機ＥＬ発光素子ＥＬを半導体プロセスで集積形成したデバイスであり、いわゆる薄膜半導体装置の範疇に属する。薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザビームを用いたレーザアニールが開発されている。これはガラスなどの絶縁基板上に成膜されたアモルファスシリコンやポリシリコンなどの半導体薄膜にレーザビームを照射して局部的に加熱溶融した後、その冷却過程で半導体薄膜を再結晶化するものである。この再結晶化した半導体薄膜を素子領域として薄膜トランジスタＴＦＴを集積形成する。結晶化した半導体薄膜（例えばポリシリコン薄膜）はキャリア移動度μが高くなるため薄膜トランジスタを高性能化できる。
【００５４】
図６に示すように、このレーザアニールでは絶縁基板０の縦方向（Ｙ方向）に沿って帯状に形成されたレーザビーム１４のパルスを絶縁基板０に間欠照射する。このとき同時に、その照射領域（レーザビームスポット）を部分的に重ねながらレーザビーム１４を絶縁基板０に対して相対的に横方向（Ｘ方向）に移動させている。図示の例では、固定されたレーザビーム１４の照射領域に対し絶縁基板０を−Ｘ方向にステップ移動させている。この様に、レーザビーム１４をオーバーラップさせる事により、半導体薄膜の再結晶化が比較的均一に行える。なお、レーザビーム１４のスポットはＹ方向に延びた長手形状を有しているので、本明細書ではＹ方向を長軸方向と呼ぶ場合がある。この長軸方向Ｙに直交するＸ方向を短軸方向と呼ぶ場合がある。図示の例では、長手形状のレーザビームスポットは短軸方向Ｘにステップ移動している。
【００５５】
上述した薄膜半導体装置は図１に示したようなアクティブマトリクス型表示装置に好適であり、近年盛んに開発が進められている。表示装置に応用する場合ガラス等からなる透明絶縁基板の大型化及び低コスト化が強く要求されている。この様な大型化及び低コスト化を満たす為、上述したレーザビームを利用する再結晶化レーザアニールが活用されている。レーザビーム照射により比較的低温で半導体薄膜を結晶化できるため低融点ガラスなど比較的低コストの透明絶縁基板を採用できる。
【００５６】
特に長手形状（帯状）のレーザビーム１４を走査しオーバーラップ照射する事で比較的大面積の半導体薄膜を非晶質から多結晶に効率よく転換できる。現在、レーザビームの光源としてはエキシマレーザが広く用いられている。しかしながら、このエキシマレーザは出力パワーの関係でレーザビームの断面積を極端に大きくする事はできない。この為レーザビームを長手形状もしくは帯状に整形してこれをオーバーラップしながら走査（スキャニング）する事により、大型ガラス等からなる透明絶縁基板の全面に照射している。しかしながら、このスキャニング時にレーザビーム１４のエネルギー分布の影響により結晶の粒径などが不均一になる。これにより表示装置に集積形成された薄膜トランジスタのキャリア移動度が局部的にばらつくようになる為、表示のユニフォーミティを損なう恐れがある。
【００５７】
図７は、レーザアニールによって形成されたポリシリコン薄膜の結晶状態を模式的に表している。図示するように、レーザビーム１４の照射領域（スポット）は長軸方向Ｙに延びた長手形状を有している。このレーザビーム１４を短軸方向Ｘにステップ移動しながら、絶縁基板０上に成膜されたシリコン薄膜に照射する。これによりシリコン薄膜は再結晶化され、ポリシリコン薄膜に転換される。絶縁基板０上において、ポリシリコン薄膜は長軸方向Ｙに関し比較的均一な結晶状態を有している。これに対し、短軸方向Ｘに沿ってポリシリコン薄膜の結晶状態は周期的にばらついている。これは、レーザビーム１４の照射エネルギーの空間分布が比較的均一であるのに対し、照射エネルギーの時間的変動が大きい為であると考えられる。
【００５８】
図８は、本発明にかかる表示装置のデバイスレイアウトとレーザビームのスキャニングパタンとの関係を示す模式図である。図示するように、レーザビーム１４の照射領域は長軸方向Ｙに延びた帯状となっている。このレーザビーム１４は短軸方向Ｘに沿ってステップ移動しながら、画素アレイ１を形成する絶縁基板に照射される。これにより、絶縁基板上にポリシリコン薄膜が形成される。このポリシリコン薄膜を素子領域として、図示の画素回路２が集積形成される。前述したように、この画素回路２は複数の薄膜トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ５，Ｔｒ６，Ｔｒｄを含んでおり、いずれもレーザアニールにより低温成膜されたポリシリコン薄膜を素子領域とするポリシリコンＴＦＴである。本発明では、特にカレントミラー回路を構成するサンプリングトランジスタＴｒ２とドライブトランジスタＴｒｄがレーザビーム１４の長軸方向Ｙと平行になる様にレイアウトしている。図７を参照して説明したように、レーザアニールで形成されたポリシリコン薄膜は、長軸方向Ｙに沿って比較的均一な結晶状態となっている。したがってサンプリングトランジスタＴｒ２とドライブトランジスタＴｒｄの対は互いに同じ様な結晶状態となっており、キャリア移動度も実用的な範囲で揃える事ができる。図８から明らかな様に、カレントミラー回路を構成するトランジスタＴｒ２，Ｔｒｄの対は、レーザビーム１４の同一照射領域内に含まれており、この範囲で結晶状態は比較的均一である。
【００５９】
図９は、図８に示したカレントミラー回路のさらに具体的なデバイスレイアウトを示す模式図である。この模式図では、カレントミラー回路を構成するサンプリングトランジスタＴｒ２とドライブトランジスタＴｒｄに加え、スイッチングトランジスタＴｒ３，Ｔｒ５や画素容量Ｃｓ１もレイアウトされている。各トランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒｄはいずれもボトムゲート構造であり、ゲート（Ｇ）配線が下層に形成されている。その上に、各トランジスタＴｒ２，Ｔｒ３，Ｔｒ５，Ｔｒｄの素子領域となるポリシリコン薄膜が島状にパタニング形成されている。さらにポリシリコン薄膜に重ねて、金属アルミニウム等からなるソース（Ｓ）／ドレイン（Ｄ）配線がパタニング形成されている。ソース（Ｓ）／ドレイン（Ｄ）配線は、図示のコンタクトを介して、それぞれ対応するポリシリコン薄膜からなる素子領域に接続されている。一方、画素容量Ｃｓ１は、ゲート配線から延設された下側電極と、これに重なるポリシリコン薄膜からなる上側電極とで構成されている。下側電極と上側電極との間には各トランジスタのゲート絶縁膜と同一層の誘電体が介在している。図１を参照して既に説明した様に、画素容量Ｃｓ１の下側電極はＡ点を介してドライブトランジスタＴｒｄのゲートＧに接続する一方、画素容量Ｃｓ１の上側電極はＢ点を介してサンプリングトランジスタＴｒ２のゲートＧに接続している。
【００６０】
かかるデバイスレイアウトにおいて、カレントミラー回路を構成する一対のサンプリングトランジスタＴｒ２とドライブトランジスタＴｒｄは、レーザビーム１４の長軸方向Ｙと平行に配されている。これにより、両トランジスタＴｒ２，Ｔｒｄの素子領域を構成する島状のポリシリコン薄膜は、略等しい結晶状態を有している。したがって、両トランジスタＴｒ２，Ｔｒｄのキャリア移動度は略揃えられている。これに加え、図示の実施例では、サンプリングトランジスタＴｒ２とドライブトランジスタＴｒｄのゲートＧが同一方向にレイアウトされている。図示の例では、各ゲートＧが長軸方向Ｙに揃っている。換言すると、両トランジスタＴｒ２，Ｔｒｄ共に、チャネル領域の方向はゲートＧの配線方向と直交する短軸方向Ｘに平行となっている。一般にレーザアニールで形成されたポリシリコン薄膜は、キャリア移動度に異方性がある。この点を考量して、本実施例ではトランジスタＴｒ２及びＴｒｄのチャネル方向を共に短軸方向Ｘに揃えている。この結果、両トランジスタＴｒ２，Ｔｒｄのキャリア移動度は完全に揃える事が可能になる。
【００６１】
図１０は、上述したレーザアニールプロセスを示す模式図である。再結晶化レーザアニールを行う場合、ＸＹステージ２１が組み込まれたアニールチャンバ２２の中に低融点ガラス等からなる絶縁基板０を投入する。この絶縁基板０の表面には予め半導体薄膜１２が成膜されている。半導体薄膜１２としては例えばＰ−ＣＶＤ法により非晶質シリコンが形成される。このチャンバ２２内で例えばＸｅＣｌエキシマレーザ光源１３から放射されたレーザビーム１４を絶縁基板０に照射する。これにより非晶質シリコンは一旦溶融し、冷却過程で再結晶化が行われポリシリコンに転換される。これにより半導体薄膜１２のキャリア移動度が高くなり、薄膜トランジスタの電気特性を改善できる。なお、レーザビーム１４の断面形状を帯状（線状）に整形し且つエネルギー断面強度の均一性を保つ為、ビーム形成器５が挿入されている。ビーム形成器１５を通過した帯状のレーザビーム１４は反射鏡１６で反射した後、チャンバ２２内に収納された絶縁基板０に照射される。レーザビーム１４のパルスを間欠照射する際、これに同期してＸＹステージ２１を−Ｘ方向にステップ移動する。これによりレーザビーム１４の照射領域を部分的に重ねながら絶縁基板０に対して相対的にレーザビーム１４をＸ方向（横方向）に移動する。なおステージ２１を−Ｘ方向にステップ移動する為モータ２３が取り付けられている。また、レーザビーム１４の間欠照射とステージ２１のステップ移動を互いに同期化するため制御器２４がエキシマレーザ光源１３とモータ２３との間に介在している。加えて、絶縁基板０に設けたアライメントマークを検出して絶縁基板０の位置決めを行うために用いる検出器２５が備えられており、その出力は制御器２４に供給される。制御器２４は検出器２５の検出結果に基づいてモータ２３を駆動し、絶縁基板０の位置決めを行う。
【００６２】
最後に図１１は、図９に示したボトムゲート型トランジスタＴｒの断面構造を模式的に表している。図示するように、薄膜トランジスタＴｒはボトムゲート型であり、絶縁基板０の上にゲート電極Ｇがパタニングされている。このゲート電極Ｇの上にはゲート絶縁膜３１を介して半導体薄膜１２が重ねられている。半導体薄膜１２の上にはゲート電極Ｇと整合する様にストッパ３３が設けられている。このストッパ３３の直下に位置する半導体薄膜１２の部分がチャネル領域３２となる。このチャネル領域３２の両側には不純物が高濃度で注入された領域が形成されている。かかる構成を有する薄膜トランジスタＴｒは層間絶縁膜３４により被覆されており、これに開口したコンタクトホールを介してドレイン電極Ｄ及びソース電極Ｓが薄膜トランジスタＴｒに接続している。前述したように、チャネル領域３２を構成する半導体薄膜１２は、レーザアニールにより再結晶化されたポリシリコン薄膜からなる。
【図面の簡単な説明】
【００６３】
【図１】本発明にかかる画素回路および表示装置の実施形態を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３】同じく動作説明に供する模式図である。
【図４】同じく動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】レーザビームの照射方法を示す模式図である。
【図７】レーザアニールによって形成されたポリシリコン薄膜の結晶状態を示す模式図である。
【図８】本発明にかかる画素回路レイアウトとレーザアニール照射パタンとの関係を示す模式図である。
【図９】本発明にかかる画素回路のデバイスレイアウトとレーザビーム照射パタンとの関係を示す模式図である。
【図１０】レーザアニールプロセスを示す模式図である。
【図１１】本発明にかかる画素回路に含まれる薄膜トランジスタの一例を示す模式的な断面図である。
【図１２】従来の表示装置の一例を示す全体ブロック図である。
【図１３】図１２に示した従来の表示装置に含まれる画素回路の構成を示す回路図である。
【図１４】図１２に示した従来の表示装置の画面の一例を示す模式図である。
【符号の説明】
【００６４】
１・・・画素アレイ、２・・・画素回路、３・・・電流ドライバー、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒｄ・・・ドライブトランジスタ、Ｔｒ１・・・スイッチングトランジスタ、Ｔｒ２・・・サンプリングトランジスタ、Ｔｒ３・・・スイッチングトランジスタ、Ｔｒ５・・・スイッチングトランジスタ、Ｔｒ６・・・スイッチングトランジスタ、ＥＬ・・・発光素子、Ｃｓ１・・・結合容量、Ｃｓ２・・・画素容量
【図１】
2006208744.tif 000014
【図２】
2006208744.tif 000015
【図３】
2006208744.tif 000016
【図４】
2006208744.tif 000017
【図５】
2006208744.tif 000018
【図６】
2006208744.tif 000019
【図７】
2006208744.tif 000020
【図８】
2006208744.tif 000021
【図９】
2006208744.tif 000022
【図１０】
2006208744.tif 000023
【図１１】
2006208744.tif 000024
【図１２】
2006208744.tif 000025
【図１３】
2006208744.tif 000026
【図１４】
2006208744.tif 000027