(57)【要約】【課題】トランジスタの閾電圧や移動度のばらつきをキャンセルすると共に、焼き付きのない画素回路を提供する。【解決手段】入力部２１は、信号線ＳＬ１から供給された映像信号を取り込んでそれに応じた信号電位を保持し、又信号電位を間にして所定の高低電位間で往復掃引される掃引信号を取り入れる。比較部２２は、保持された信号電位を基準にして取り入れた掃引信号を比較し、信号電位に対して掃引信号の電位が逆転している時間だけ駆動信号を出力する。以って比較部２２は映像信号の信号電位を駆動信号の時間幅に変換する。出力部２３は、一定の駆動電流を供給する定電流源２３１と、定電流源２３１を発光素子ＥＬに接続する為のスイッチ手段２３２を含む。スイッチ手段２３２は駆動信号に応じて動作しこれによって規定された時間幅だけ一定の駆動電流を発光素子ＥＬに通電する。【選択図】図１
2006208743.tif 000002
【特許請求の範囲】
【請求項１】
映像信号及び掃引信号を供給する一本又は二本の信号線と複数の制御信号を供給する複数の制御線とが交差する部分に配され、画素となる発光素子を映像信号に応じた輝度で駆動するため、入力部、比較部及び出力部を備えた画素回路であって、
前記入力部は該制御線から供給された制御信号に応じて動作し、該信号線から供給された映像信号を取り込んでそれに応じた信号電位を保持し、又信号電位を間にして所定の高低電位間で往復掃引される該掃引信号を取り入れ、
前記比較部は、該保持された信号電位を基準にして該取り入れた掃引信号を比較し、該信号電位に対して該掃引信号の電位が逆転している時間だけ駆動信号を出力し、以って該比較部は映像信号の信号電位を駆動信号の時間幅に変換し、
前記出力部は、一定の駆動電流を供給する定電流源と、該定電流源を該発光素子に接続する為のスイッチ手段を含み、前記スイッチ手段は該駆動信号に応じて動作しこれによって規定された該時間幅だけ該一定の駆動電流を該発光素子に通電することを特徴とする画素回路。
【請求項２】
前記定電流源は、ソース、ドレイン及びゲートを備えた電界効果型の駆動トランジスタを含み、前記駆動トランジスタはゲートとソース間に印加される一定のゲート電圧に応じてソースとドレイン間に流れる一定のドレイン電流を該駆動電流として出力することを特徴とする請求項１記載の画素回路。
【請求項３】
前記定電流源はサンプルホールド型であり、外部から供給される一定の基準電流をサンプリングして該駆動トランジスタのソースとドレイン間に通電し、その時ゲートとソース間に生じたゲート電圧をホールドし、該ホールドされたゲート電圧を用いて該駆動トランジスタから該基準電流に対応した一定の駆動電流を出力させることを特徴とする請求項２記載の画素回路。
【請求項４】
画面を構成する画素アレイと、これを駆動する周辺回路部とからなる表示装置であって、
前記画素アレイは、列状の信号線と、行状の制御線と、両者が交差する部分に配された行列状の画素とを含み、
前記周辺回路部は、各信号線に映像信号及び掃引信号を供給するドライバと、各制御線に制御信号を供給するスキャナとを含み、
各画素は、発光素子と、これを映像信号に応じた輝度で駆動する画素回路とを含み、
前記画素回路は、入力部、比較部及び出力部を備えており、
前記入力部は該制御線から供給された制御信号に応じて動作し、該信号線から供給された映像信号を取り込んでそれに応じた信号電位を保持し、又信号電位を間にして所定の高低電位間で往復掃引される該掃引信号を取り入れ、
前記比較部は、該保持された信号電位を基準にして該取り入れた掃引信号を比較し、該信号電位に対して該掃引信号の電位が逆転している時間だけ駆動信号を出力し、以って該比較部は映像信号の信号電位を駆動信号の時間幅に変換し、
前記出力部は、一定の駆動電流を供給する定電流源と、該定電流源を該発光素子に接続する為のスイッチ手段を含み、前記スイッチ手段は該駆動信号に応じて動作しこれによって規定された該時間幅だけ該一定の駆動電流を該発光素子に通電することを特徴とする表示装置。
【請求項５】
前記定電流源は、ソース、ドレイン及びゲートを備えた電界効果型の駆動トランジスタを含み、前記駆動トランジスタはゲートとソース間に印加される一定のゲート電圧に応じてソースとドレイン間に流れる一定のドレイン電流を該駆動電流として出力することを特徴とする請求項４記載の表示装置。
【請求項６】
前記定電流源はサンプルホールド型であり、外部から供給される一定の基準電流をサンプリングして該駆動トランジスタのソースとドレイン間に通電し、その時ゲートとソース間に生じたゲート電圧をホールドし、該ホールドされたゲート電圧を用いて該駆動トランジスタから該基準電流に対応した一定の駆動電流を出力させることを特徴とする請求項５記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動する画素回路に関する。また、この画素回路がマトリクス状（行列状）に配された表示装置であって、特に各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって、有機ＥＬ素子などの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
有機ＥＬディスプレイなどによって代表される発光素子を画素に用いたアクティブマトリクス型の表示装置は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものである。図９は、この様なアクティブマトリクス型の表示装置の一例を示す模式的なブロック図である。図示するように、表示装置は、画素アレイ１を囲むように周辺のドライバ３及びスキャナ４が配されている。画素アレイ１には列状信号線ＳＬと、行状制御線ＷＳと、両者の交差部に配された画素Ｒ，Ｇ，Ｂとで構成されている。カラー表示を行う為ＲＧＢの三原色画素を用意しているが、これに限られるものではなく白黒の単色画素を用いた画素アレイもある。各画素Ｒ，Ｇ，Ｂはそれぞれ画素回路２で構成されている。信号線ＳＬはドライバ３によって駆動される。ドライバ３は信号線ＳＬに映像信号を供給する。一方制御線ＷＳはスキャナ４によって走査される。各画素回路２は走査線ＷＳによって選択されたとき信号線ＳＬから映像信号をサンプリングして各画素に含まれる発光素子を駆動する。
【０００３】
図１０は、図９に示した画素アレイに含まれる画素回路２の構成例を示す回路図である。図示するように、画素回路２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒ２と画素容量Ｃｓ１とで構成されている。ドライブトランジスタＴｒ２は例えばＰチャネル型であり、ソースが電源Ｖｃｃに接続し、ドレインが発光素子ＥＬに接続し、ゲートが画素容量Ｃｓ１の一端に接続している。画素容量Ｃｓ１の他端は電源Ｖｃｃに接続されている。サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒ２のゲートとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは制御線ＷＳに接続されている。
【０００４】
かかる構成において、サンプリングトランジスタＴｒ１は、制御線ＷＳから供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量Ｃｓ１は、サンプリングされた映像信号の信号電位を保持する。ドライブトランジスタＴｒ２は、画素容量Ｃｓ１に保持された信号電位に応じて発光素子ＥＬに駆動電流を供給する。この様にドライブトランジスタＴｒ２は、画素容量Ｃｓ１に保持された信号電位をゲートに受けてソース／ドレイン間にドレイン電流を流し、これを駆動電流として発光素子ＥＬに通電する。一般に発光素子ＥＬの発光輝度は通電量に比例している。さらにドライブトランジスタＴｒ２の駆動電流供給量はゲート電圧即ち画素容量Ｃｓ１に書き込まれた信号電位によって制御される。従来の画素回路２は、ドライブトランジスタＴｒ２のゲートに印加される信号電圧を変化させる事で、発光素子ＥＬに供給する電流量ひいては輝度を制御している。
【０００５】
ここでドライブトランジスタの動作特性は以下の数式１で表される。
【数１】
2006208743.tif 000003
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表しており、画素回路では発光素子ＥＬに供給される駆動電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表しており、図１０の例では電源電位Ｖｃｃから画素容量Ｃｓ１に保持された画素電位を差し引いた値となっている。Ｖｔｈはトランジスタの閾電圧である。またμはトランジスタのチャネルを構成する半導体薄膜の移動度を表している。またｋは定数であり、Ｃｏｘ・Ｗ／Ｌで与えられる。ここでＣｏｘはドライブトランジスタＴｒ２のゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。このトランジスタ特性式１から明らかなように、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示すように、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。したがって、画面を構成する各画素にすべて同一のレベルの映像信号を供給すれば、理想的には全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００６】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかなように、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。さらにポリシリコン薄膜トランジスタの特性は、閾電圧Ｖｔｈばかりでなく移動度μも素子ごとにばらつきがある。上述のトランジスタ特性式１から明らかなように、移動度μがばらつくと、ゲート電圧Ｖｇｓが一定であってもドレイン電流Ｉｄｓにばらつきが出てしまう。この結果発光輝度が画素毎に変化する為、画面のユニフォーミティを損なうという問題がある。
【０００７】
ドライブトランジスタの閾電圧Ｖｔｈや移動度μのばらつきを補正する機能を組み込んだ画素回路が開発されており、例えば以下の非特許文献１及び２に記載されている。
【非特許文献１】ＳＩＤ  ０２  ＤＩＧＥＳＴ  Ｐ９７２
【非特許文献２】ＳＩＤ  ０４  ＤＩＧＥＳＴ  Ｐ１９３４
【０００８】
図１１は、補正機能を組み込んだ画素回路の一例を示す模式的な回路図である。図示するように画素回路２は２本の信号線ＳＬ１，ＳＬ２と３本の制御線ＷＳ，ＲＳ，ＳＷＰとが交差する部分に配されている。画素回路２は５個のトランジスタＴｒ１ないしＴｒ５と１個の画素容量（結合容量）Ｃｓ１とからなり、発光素子ＥＬを駆動する。トランジスタＴｒ１のゲートは制御線ＷＳに接続し、トランジスタＴｒ２のゲートは制御線ＳＷＰに接続している。またトランジスタＴｒ３のゲートは制御線ＲＳに接続している。トランジスタＴｒ４及びＴｒ５はインバータを構成している。このインバータの入力ノードＢと出力ノードＣとの間にトランジスタＴｒ３が接続している。インバータの出力ノードＣに発光素子ＥＬが接続している。信号線ＳＬ１には図示しないドライバから映像信号が供給される。また信号線ＳＬ２には同じく図示しないドライバから掃引信号が供給される。
【０００９】
図１２は、掃引信号の波形を表すと共に、スキャナから供給される制御信号ＷＳ，ＲＳ，ＳＷＰの波形を表してある。なお本明細書では理解を容易にするため制御信号の符号は、対応する制御線と同じものを用いている。図示するように、掃引信号は映像信号電位を間にして所定の高低電位間で往復掃引される波形となっている。
【００１０】
制御信号ＷＳがハイレベルになるとトランジスタＴｒ１がオンする。略同時に制御信号ＲＳがハイレベルになるとトランジスタＴｒ３がオンする。トランジスタＴｒ１がオンすると、ノードＡに信号電位が書き込まれる。一方、トランジスタＴｒ３がオンする事で、トランジスタＴｒ４とＴｒ５とで構成されるインバータ素子の入力ノードＢと出力ノードＣが接続され、Ｂノードの電位はトランジスタＴｒ４とＴｒ５のチャネル抵抗の分割比によって決められる。一般にＢノードの電位は、電源電位Ｖｃｃと接地電位ＧＮＤとの中間値となるように設定される。
【００１１】
続いて制御信号ＷＳ及びＲＳがローレベルに戻りトランジスタＴｒ１，Ｔｒ３がオフになった後、制御信号ＳＷＰがハイレベルになりトランジスタＴｒ２がオンになる。この時に合わせて信号線ＳＬ２から掃引信号を供給する。掃引信号の電位がノードＡに保持されている信号電位よりも大きければ、ノードＡの電位は増加し、結合容量Ｃｓ１を介してノードＢには正極性のカップリング電位が入る。逆に掃引信号の電位がノードＡに保持されている信号電位よりも低ければ、負極性のカップリング電位が結合容量Ｃｓ１を介してノードＢに入る。プラスカップリング時は、インバータのトランジスタＴｒ５側がオンして出力ノードＣには接地電位ＧＮＤが出力され、発光素子ＥＬは発光しない。一方で、マイナスカップリング時は、インバータのトランジスタＴｒ４側がオンして出力ノードＣには電源電位Ｖｃｃが供給され、発光素子ＥＬは発光する。この様にして発光素子ＥＬは定電圧駆動で発光し、且つその発光期間は映像信号の信号電位と掃引信号の電位とを比較することで決定される。換言すると、一対のトランジスタで構成されるインバータ素子は、映像信号の信号電位を発光時間幅に変調して、所望の階調表示を実現している。この方式は発光素子ＥＬに流れる駆動電流が画素回路を構成するトランジスタ特性のばらつきの影響を受けない為、ユニフォーミティの高い画質を得ることができる。換言すると、図１１に示した従来のインバータを用いたコンパレータ方式の画素回路は、映像信号の信号電位を発光時間幅に転換する事で、トランジスタの閾電圧や移動度の影響をキャンセルしている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図１１に示したような定電圧駆動方式の画素回路は、いわゆる「焼き付き」の問題がある。図１３は、発光素子として現在最も有望視されている有機ＥＬ素子の電流電圧特性を示すグラフである。縦軸に電流Ｉｏｅｌを取り、横軸に電圧Ｖｏｅｌと取ってある。一般に、有機ＥＬ素子の電流・電圧特性は図１３に示したような冪乗の関数で表す事ができる。有機ＥＬ素子の電流・電圧特性は経時劣化する事が知られており、グラフでは初期特性を実線で表し、劣化後の特性を点線で表している。ここで、図１１に示した従来の画素回路のように定電圧駆動を採用すると、同じ電圧Ｖを印加した状態でも、発光素子に流れる電流量が初期のＩｏｅｌ１と劣化後のＩｏｅｌ２とで大きく異なる事が分かる。これにより、一定電圧で駆動しても、初期と劣化後で輝度差が生じることが分かる。
【００１３】
図１４は、上述した有機ＥＬ素子の経時的な特性変動に起因する「焼き付き」を模式的に表したものである。（Ａ）は画素アレイで構成される画面全体を一定輝度で発光させた場合のラスタ表示初期画面を表している。図示のように、ラスタ表示画面は全体が一定の輝度階調に維持されている。
【００１４】
（Ｂ）は、ラスタ表示からウインドウ表示に切り替えた画面を表している。画面の中央にウインドウが表示されており、この部分は周辺の背景部分に比べて輝度が高い。ウインドウの部分は周辺の背景部分に比べて発光量が多い為、ウインドウ表示を持続すると、劣化の進行程度に差が生じる。図示の例では、中央のウインドウ表示の部分の画素劣化が、周辺の背景部分の画素劣化よりも早く進行する。
【００１５】
（Ｃ）は劣化がある程度進行した後で、再び画面全体をラスタ表示した状態を表している。初期状態と異なり劣化後では、ラスタ表示を行っても画面全体が均一な輝度にならず、劣化の進行している中央の部分の輝度が、周辺に比べて低くなっている。この現象がいわゆる「焼き付き」で、定電圧駆動を行った場合の問題点である。
【課題を解決するための手段】
【００１６】
上述した従来の技術の課題に鑑み、本発明はトランジスタの閾電圧や移動度のばらつきをキャンセルすると共に、「焼き付き」のない画素回路及び表示装置を提供することを目的とする。かかる目的を達成する為に以下の手段を講じた。即ち本発明は、映像信号及び掃引信号を供給する一本又は二本の信号線と複数の制御信号を供給する複数の制御線とが交差する部分に配され、画素となる発光素子を映像信号に応じた輝度で駆動するため、入力部、比較部及び出力部を備えた画素回路であって、前記入力部は該制御線から供給された制御信号に応じて動作し、該信号線から供給された映像信号を取り込んでそれに応じた信号電位を保持し、又信号電位を間にして所定の高低電位間で往復掃引される該掃引信号を取り入れ、前記比較部は、該保持された信号電位を基準にして該取り入れた掃引信号を比較し、該信号電位に対して該掃引信号の電位が逆転している時間だけ駆動信号を出力し、以って該比較部は映像信号の信号電位を駆動信号の時間幅に変換し、前記出力部は、一定の駆動電流を供給する定電流源と、該定電流源を該発光素子に接続する為のスイッチ手段を含み、前記スイッチ手段は該駆動信号に応じて動作しこれによって規定された該時間幅だけ該一定の駆動電流を該発光素子に通電することを特徴とする。
【００１７】
好ましくは、前記定電流源は、ソース、ドレイン及びゲートを備えた電界効果型の駆動トランジスタを含み、前記駆動トランジスタはゲートとソース間に印加される一定のゲート電圧に応じてソースとドレイン間に流れる一定のドレイン電流を該駆動電流として出力する。この場合、前記定電流源はサンプルホールド型とし、外部から供給される一定の基準電流をサンプリングして該駆動トランジスタのソースとドレイン間に通電し、その時ゲートとソース間に生じたゲート電圧をホールドし、該ホールドされたゲート電圧を用いて該駆動トランジスタから該基準電流に対応した一定の駆動電流を出力させる様にしても良い。
【００１８】
又本発明は、画面を構成する画素アレイと、これを駆動する周辺回路部とからなる表示装置であって、前記画素アレイは、列状の信号線と、行状の制御線と、両者が交差する部分に配された行列状の画素とを含み、前記周辺回路部は、各信号線に映像信号及び掃引信号を供給するドライバと、各制御線に制御信号を供給するスキャナとを含み、各画素は、発光素子と、これを映像信号に応じた輝度で駆動する画素回路とを含み、前記画素回路は、入力部、比較部及び出力部を備えており、前記入力部は該制御線から供給された制御信号に応じて動作し、該信号線から供給された映像信号を取り込んでそれに応じた信号電位を保持し、又信号電位を間にして所定の高低電位間で往復掃引される該掃引信号を取り入れ、前記比較部は、該保持された信号電位を基準にして該取り入れた掃引信号を比較し、該信号電位に対して該掃引信号の電位が逆転している時間だけ駆動信号を出力し、以って該比較部は映像信号の信号電位を駆動信号の時間幅に変換し、前記出力部は、一定の駆動電流を供給する定電流源と、該定電流源を該発光素子に接続する為のスイッチ手段を含み、前記スイッチ手段は該駆動信号に応じて動作しこれによって規定された該時間幅だけ該一定の駆動電流を該発光素子に通電することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、コンパレータ方式を採用して映像信号の信号電位をサンプリングした後、これを発光期間に変換して発光素子の駆動制御を行っている。その際、画素回路に定電流源を組み込んで、発光素子を規定された発光期間だけ定電流駆動する。換言すると、従来の定電圧駆動に代えて定電流駆動を採用している。したがって発光素子ＥＬの電流・電圧特性が経時的に変化しても、常に定電流で駆動する事ができ発光輝度を一定に維持できる。すなわち発光素子の劣化程度が画面内で異なっていても、定電流駆動で発光輝度レベルを揃える事ができ、従来問題となっていた「焼き付き」を防止する事が可能になる。この様に本発明では、低温ポリシリコントランジスタなど動作特性ばらつきの大きなトランジスタを用いた画素回路及び表示装置において、発光素子の特性劣化に起因する「焼き付き」を生じさせる事なく、コンパレータ方式の画素回路を動作させる事が可能になる。よって焼き付きのない状態で且つばらつきのない高いユニフォーミティの画質を得ることが可能になる。
【発明を実施するための最良の形態】
【００２０】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画素回路の実施形態を示す回路図である。この画素回路２は、映像信号及び掃引信号を供給する２本の信号線ＳＬ１，ＳＬ２と、複数の制御信号ＷＳ，ＲＳ，ＳＷＰを供給する複数の制御線ＷＳ，ＲＳ，ＳＷＰとが交差する部分に配されており、画素を構成する発光素子ＥＬを映像信号に応じた輝度で駆動する為、入力部２１、比較部２２及び出力部２３を備えている。なお、かかる構成を有する画素回路２は、例えば図９に示した表示装置の各画素Ｒ，Ｇ，Ｂに組み込むことができる。その場合第１信号線ＳＬ１及び第２信号線ＳＬ２はドライバ３に接続される。ドライバ３がこれらの第１信号線ＳＬ１及び第２信号線ＳＬ２を通して映像信号及び掃引信号を画素回路２側に供給する事になる。一方制御線ＷＳ，ＲＳ，ＳＷＰは図９のスキャナ４に接続される事になる。スキャナ４はこれらの制御線に対してそれぞれ対応する制御信号ＷＳ，ＲＳ，ＳＷＰを供給する。
【００２１】
入力部２１は、Ｎチャネル型トランジスタＴｒ１と同じくＮチャネル型トランジスタＴｒ２と結合容量Ｃｓ１とで構成されている。一方のトランジスタＴｒ１は第１信号線ＳＬ１と結合容量Ｃｓ１の入力側となるノードＡとの間に接続されている。トランジスタＴｒ１のゲートは制御線ＷＳに接続している。トランジスタＴｒ２は第２信号線ＳＬ２とノードＡとの間に接続されている。このトランジスタＴｒ２のゲートは制御線ＳＷＰに接続している。かかる構成を有する入力部２１は、第１信号線ＳＬ１から供給された映像信号をトランジスタＴｒ１を介して取り込んでそれに応じた信号電位をノードＡに保持する。さらにこの入力部２１は、信号電位を間にして所定の高低電位間で往復掃引される掃引信号をトランジスタＴｒ２から取り入れる。
【００２２】
比較部２２は、Ｎチャネル型のトランジスタＴｒ３及びＴｒ５とＰチャネル型のトランジスタＴｒ４とで構成されている。一対の相補型トランジスタＴｒ４，Ｔｒ５は電源Ｖｃｃと接地電位ＧＮＤとの間で直列に接続され、インバータを構成している。インバータの入力端子となるノードＢは入力部２１側の結合容量Ｃｓ１に接続している。インバータの出力端子となるノードＣは後続の出力部２３側に接続している。トランジスタＴｒ３はノードＢとノードＣとの間に接続されている。トランジスタＴｒ３のゲートは制御線ＲＳに接続している。かかる構成を有する比較部２２は、ノードＡに保持された信号電位を基準にして入力部２１が取り入れた掃引信号を経時的に比較し、信号電位に対して掃引信号の電位が逆転している時間だけ駆動信号をノードＣに出力する。以って比較部２２は映像信号の信号電位を対応する駆動信号の時間幅に変換もしくは変調している。
【００２３】
出力部２３は、一定の駆動電流を供給する定電流源２３１と、この定電流源２３１を発光素子ＥＬに接続する為のスイッチ手段２３２とを含んでいる。図示の例ではスイッチ手段２３２はＮチャネル型のトランジスタＴｒ６からなり、定電流源２３１と発光素子ＥＬとの間に介在している。トランジスタＴｒ６のゲートは比較部２２側のノードＣに接続している。定電流源２３１はスイッチ手段２３２と電源Ｖｃｃとの間に接続されている。なお発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型のデバイスである。アノードはスイッチ手段２３２側に接続し、カソード側は所定のカソード電位Ｖｃａｔｈに接地されている。かかる構成においてスイッチ手段２３２は比較部２２から供給される駆動信号に応じて動作し、これによって規定された時間幅だけ定電流源２３１から供給される一定の駆動電流を発光素子ＥＬに通電し、以って輝度の変動を抑制可能にしている。なお、図１に示した実施形態では、５個のＮチャネル型トランジスタと１個のＰチャネル型トランジスタを用いているが、本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のトランジスタを適宜組み合わせて構成する事が可能である。
【００２４】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。第２信号線ＳＬ２から供給される掃引信号の波形変化を表すと共に、各制御線から供給される制御信号ＷＳ，ＲＳ，ＳＷＰの波形を載せてある。タイミングＴ１で制御信号ＷＳ及びＲＳが立ち上がり、トランジスタＴｒ１及びＴｒ３がオンする。トランジスタＴｒ１がオンする事で、ノードＡに第１信号線ＳＬ１から映像信号の信号電位が書き込まれる。一方トランジスタＴｒ３がオンする事で、インバータの入力ノードＢと出力ノードＣが結線され、ノードＢの電位はトランジスタＴｒ４とＴｒ５の抵抗分割によって決められる。一般にこのノードＢの電位は電源電位Ｖｃｃと接地電位ＧＮＤとの中間値となる様に設定される。
【００２５】
次にタイミングＴ２で制御信号ＷＳがローレベルに戻りトランジスタＴｒ１がオフする。続いてタイミングＴ３で制御信号ＲＳがローレベルに戻り、トランジスタＴｒ３がオフする。
【００２６】
この後タイミングＴ４で制御信号ＳＷＰがハイレベルになり、トランジスタＴｒ２がオンする。このとき第２信号線ＳＬ２から掃引信号が供給され始めており、その電位は信号電位を間にして所定の高低電位間を往復掃引する波形となっている。掃引信号電位がノードＡに保持されている信号電位よりも大きければノードＡの電位は増加し、結合容量Ｃｓ１を介してノードＢにはプラスのカップリングが入る。一方掃引信号電位がノードＡに保持されている信号電位よりも低ければノードＡの電位は低下し、結合容量Ｃｓを介してノードＢにはマイナスのカップリングが入る。プラスカップリング時はトランジスタＴｒ５がオンして出力ノードＣには接地電位ＧＮＤが出力され、発光素子ＥＬは発光しない。一方でマイナスカップリング時は、トランジスタＴｒ４がオンしてノードＣには電源Ｖｃｃが駆動信号として出力される。図２に示すように、この駆動信号の時間幅は掃引信号電位が信号電位に比べて逆転している時間幅Ｔ４ａ‐Ｔ４ｂに相当している。信号電位のレベルが高くなるほど時間幅Ｔ４ａ‐Ｔ４ｂが広がる。即ち、信号電位のレベルが駆動信号の時間幅に変調若しくは変換される。
【００２７】
この様にしてノードＣから出力された駆動信号は、スイッチングトランジスタＴｒ６のゲートに印加される。スイッチングトランジスタＴｒ６は駆動信号が印加されている時間幅だけ定電流源２３１と発光素子ＥＬを相互に接続する。これにより、発光期間に発光素子ＥＬに流れる駆動電流は定電流源２３１の出力電流レベルによって常に一定に定められる。また発光期間は従来と同様に掃引信号電位と信号電位との比較により決められる。この後タイミングＴ５で制御信号ＳＷＰをローレベルに戻し、１回の発光動作を終了する。
【００２８】
図３は、図１に示した画素回路の動作説明に供するグラフであり、定電流駆動される発光素子の動作特性を表している。グラフの縦軸は電流Ｉｏｅｌを取り横軸は電圧Ｖｏｅｌを取り、実線が初期状態の特性を表し、点線が経時劣化後の特性を表している。一般的に発光素子ＥＬは発光量の増加及び蓄積に伴って電流・電圧特性が実線から点線のように変化していく。この様な特性を有する発光素子に対して本発明の画素回路は定電流駆動を行っており、常に一定の駆動電流Ｉを供給している。したがって発光素子の劣化進行に伴い動作点がＶｏｅｌ１からＶｏｅｌ２に変化しても、発光素子に流れる駆動電流は常に一定であり、輝度差は生じない。
【００２９】
図４は、本発明にかかる画素回路を組み込んだ表示装置の表示状態を示す模式図である。（Ａ）は画面全体を一定の輝度でラスタ表示した場合の初期状態を表している。初期状態では特に劣化はない為、画面全体が均一な輝度を保っている。
【００３０】
（Ｂ）はラスタ表示からウインドウ表示に切り替えた画面を表している。中央のウインドウ表示は周辺の背景部分に比べて輝度が高くなっている。発光量がその分大きいので、ウインドウ表示領域は周辺領域に比べて電流・電圧特性の変化が大きくなる。
【００３１】
（Ｃ）は劣化が進行した後でラスタ表示を行った場合の画面を表している。ウインドウ表示を長期間行うと、周辺の背景部に比べて中央のウインドウ部の劣化が進むが、本発明では定電流駆動を行っている為、劣化の程度に関わらずどの画素も常に一定の輝度で発光させる事ができる。したがって、劣化後においても初期状態と同じ様に全面均一輝度のラスタ表示を行うことが可能である。即ち画面の局所的な劣化が進行しても、「焼き付き」を防ぐ事ができる。
【００３２】
図５は、図１に示した実施形態の具体的な構成例を示す回路図である。理解を容易にする為、図１に示した回路と対応する部分には対応する参照番号を付してある。本実施例は、定電流源２３１としていわゆるダイオード接続されたＰチャネル型のトランジスタＴｒ７を用いている。この定電流源２３１として用いられる駆動トランジスタＴｒ７は、ソース、ドレイン及びゲートを備えた電界効果型のポリシリコンＴＦＴであり、他のトランジスタと共に画素回路２内に集積形成される。駆動トランジスタＴｒ７はそのソースＳが電源Ｖｃｃに接続され、ドレインＤがスイッチングトランジスタＴｒ６に接続され、ゲートＧが所定の基準電位Ｖｒｅｆに接続されている。駆動トランジスタＴｒ７は、ゲートＧとソースＳ間に印加される一定のゲート電圧Ｖｇｓ（Ｖｃｃ−Ｖｒｅｆ）に応じてソースＳとドレインＤに流れる一定のドレイン電流Ｉｄｓを駆動電流として発光素子ＥＬ側に出力する。この駆動トランジスタＴｒ７のＶｇｓ／Ｉｄｓ特性は前述したトランジスタ特性式１の通りであり、基本的には外部から所定の基準電圧Ｖｒｅｆを与える事で定電流源２３１として機能する。しかしながらこの様なダイオード接続の定電流源２３１は駆動トランジスタＴｒ７を低温ポリシリコンＴＦＴで構成した場合などトランジスタの特性がばらついてしまい、必ずしも一定の出力電流を供給する事ができず、ばらつきが生じる事もある。
【００３３】
図６は、図５に示したダイオード型定電流源をさらに改良したものであり、サンプルホールド型の定電流源となっている。図示するようにサンプルホールド型の定電流源２３１は、前述したＰチャネル型の駆動トランジスタＴｒ７に加え、２個のＮチャネル型トランジスタＴｒ８，Ｔｒ９と追加の画素容量Ｃｓ２を含んでいる。一方のトランジスタＴｒ８は駆動トランジスタＴｒ７のドレインＤとゲートＧとの間に接続されている。このトランジスタＴｒ８のゲートは制御線ＩＳに接続している。他方のトランジスタＴｒ９は駆動トランジスタＴｒ７のドレインＤと所定の基準電流線との間に接続されている。このトランジスタＴｒ９のゲートは同じく制御線ＩＳに接続されている。基準電流線には外部から所定の基準電流Ｉｒｅｆが流される。追加の画素容量Ｃｓ２は電源Ｖｃｃと駆動トランジスタＴｒ７のゲートＧとの間に接続されている。
【００３４】
図７は、図６に示した画素回路２の動作説明に供するタイミングチャートである。基本的には、図２に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、画素回路の本体部分の動作制御に必要な制御信号ＷＳ，ＲＳ，ＳＷＰに先行して、サンプルホールド型定電流源２３１のセッティングに必要な制御信号ＩＳを供給している事である。制御信号ＩＳがハイレベルになるとトランジスタＴｒ８及びＴｒ９がオンする。Ｔｒ８がオンする事で駆動トランジスタＴｒ７のゲートＧとドレインＤが直結しいわゆる飽和動作状態で駆動する事になる。またトランジスタＴｒ９がオンする事で外部から供給される一定の基準電流Ｉｒｅｆがサンプリングされ駆動トランジスタＴｒ７のソースＳとドレインＤとの間に流れる。この基準電流Ｉｒｅｆの通電によりゲートＧとソースＳとの間に生じたゲート電圧を画素容量Ｃｓ２にホールドする。画素容量Ｃｓ２にホールドされたゲート電圧を用いて駆動トランジスタＴｒ７から基準電流Ｉｒｅｆに対応した駆動電流を発光素子ＥＬに出力する。これにより、駆動トランジスタＴｒ７の閾電圧や移動度に依存する事なく、常に基準電流Ｉｒｅｆに応じた一定の駆動電流を発光素子ＥＬに供給する事が可能になる。
【００３５】
トランジスタＴｒ９がオンすると駆動トランジスタＴｒ７には電源Ｖｃｃから基準電流線に向かって所定の基準電流Ｉｒｅｆが流れる。この時の駆動トランジスタＴｒ７の動作特性は先の基本特性式１から類推される様に、以下の数式２で表される。
【数２】
2006208743.tif 000004
上記数式２は前述した数式１のドレイン電流Ｉｄｓを基準電流Ｉｒｅｆで置き換えたものとなっている。
【００３６】
基準電流Ｉｒｅｆが流れたとき駆動トランジスタＴｒ７のゲートＧとソースＳとの間に現れるゲート電圧Ｖｇｓは、数式２をＶｇｓで解く事によって、以下の数式３のように表される。
【数３】
2006208743.tif 000005
【００３７】
数式３で表されるゲート電圧Ｖｇｓは画素容量Ｃｓ２に保持される。この様にして、サンプルホールド動作により外部の基準電流線から供給される基準電流Ｉｒｅｆのレベルに応じたゲート電圧Ｖｇｓが画素容量Ｃｓ２に書き込まれる。簡略的に言うと、基準電流Ｉｒｅｆが駆動トランジスタＴｒ７のゲートＧに書き込まれた事になる。
【００３８】
続いて発光動作に進むと、トランジスタＴｒ８，Ｔｒ９はオフする一方、スイッチングトランジスタＴｒ６がオンになる。これにより、駆動トランジスタＴｒ７から駆動電流Ｉｄｓが発光素子ＥＬに流れ、所定の輝度で発光する事になる。この時駆動トランジスタＴｒ７に流れる駆動電流Ｉｄｓは以下の数式４で表される。
【数４】
2006208743.tif 000006
【００３９】
数式３で求めたＶｇｓを数式４のＶｇｓに代入して整理すると、結局移動度μ及び閾電圧Ｖｔｈの項がキャンセルされ、Ｉｄｓ＝Ｉｒｅｆとなる。したがって駆動トランジスタＴｒ７の移動度μや閾電圧Ｖｔｈが画素毎にばらついても、上述のサンプルホールド動作を行う事で全てキャンセルされ、画面のユニフォーミティを維持する事ができる。
【００４０】
最後に、図８は本発明にかかる画素回路の他の実施形態を示す回路図である。理解を容易にする為、図１に示した先の実施形態と対応する部分には対応する参照番号を付してある。異なる点は、２本の信号線ＳＬ１とＳＬ２を１本にまとめて信号線ＳＬとした事である。１本の信号線ＳＬには外部のドライバから映像信号及び掃引信号が時分割で送られてくる。信号線ＳＬを映像信号ラインと掃引信号ラインとで共用した事により、図１で用いたトランジスタＴｒ１，Ｔｒ２は除かれ、その代わり結合容量Ｃｓ１の一端が信号線ＳＬに直結されている。また一対のトランジスタＴｒ３，Ｔｒ４で構成されるインバータと電源Ｖｃｃとの間にトランジスタＴｒ２が挿入されている。このトランジスタＴｒ２は別の制御線ＤＳから送られてくる制御信号ＤＳによってオンオフ制御される。駆動回路２が動作していない時、インバータを電源Ｖｃｃから切り離す事で無駄な消費電流を抑制している。共通の信号線ＳＬを介して映像信号及び掃引信号を時分割で供給する場合、画素アレイ及び表示装置は例えばサブフィールド法によって駆動可能である。一のフィールドを前半のサブフィールドと後半のサブフィールドに分ける。前半のサブフィールドで映像信号をサンプリングし、後半のサブフィールドで掃引信号を取り入れて発光動作を行う。
【図面の簡単な説明】
【００４１】
【図１】本発明にかかる画素回路の実施形態を示す回路図である。
【図２】上記実施形態の動作説明に供するタイミングチャートである。
【図３】同じく動作説明に供するグラフである。
【図４】同じく動作説明に供する模式図である。
【図５】図１に示した実施形態の具体例を示す回路図である。
【図６】図５に示した具体例の改良例を示す回路図である。
【図７】図６に示した改良例の動作説明に供するタイミングチャートである。
【図８】本発明にかかる画素回路の他の実施形態を示す回路図である。
【図９】従来の表示装置の一例を示すブロック図である。
【図１０】図９に示した表示装置に組み込まれる従来の画素回路の一例を示す回路図である。
【図１１】従来の画素回路の他の例を示す回路図である。
【図１２】図１１に示した画素回路の動作説明に供するタイミングチャートである。
【図１３】同じく図１１に示した画素回路の動作説明に供するグラフである。
【図１４】同じく図１１に示した画素回路の動作説明に供する模式図である。
【符号の説明】
【００４２】
１・・・画素アレイ、２・・・画素回路、３・・・ドライバ、４・・・スキャナ、２１・・・入力部、２２・・・比較部、２３・・・出力部、２３１・・・定電流源、２３２・・・スイッチ手段、ＥＬ・・・発光素子
【図１】
2006208743.tif 000007
【図２】
2006208743.tif 000008
【図３】
2006208743.tif 000009
【図４】
2006208743.tif 000010
【図５】
2006208743.tif 000011
【図６】
2006208743.tif 000012
【図７】
2006208743.tif 000013
【図８】
2006208743.tif 000014
【図９】
2006208743.tif 000015
【図１０】
2006208743.tif 000016
【図１１】
2006208743.tif 000017
【図１２】
2006208743.tif 000018
【図１３】
2006208743.tif 000019
【図１４】
2006208743.tif 000020