(57)【要約】【課題】例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに有用な、変調器や増幅器などを集積して構成されるＩＣ回路の小型化や消費電力の低減を図る。【解決手段】本発明の変調機能を有する増幅装置の回路構成は、アクティブバラン部１とプッシュプル増幅部２とＬＣバラン部３の３つの部分に分類することができる。アクティブバラン部１は、主に、変調信号入力回路１１０と図中の差動増幅器などから構成される。アクティブバラン部１は基本的には差動増幅器であると考えることができるが、高周波用途であるのでインダクタやキャパシタを多く含んでおり、高周波のマッチングを考慮して構成されている。差動増幅器には２つの入力端子ｔa とｔb があり、通常は位相が互いに１８０°異なる２つのキャリヤを入力するバランス入力と、片方の入力端子は接地してもう一方のみにキャリヤを入力するシングル入力の２つの使い方が可能である。【選択図】図１
2006157483.tif 000002
【特許請求の範囲】
【請求項１】
出力段にプッシュプル増幅回路を有した増幅装置であって、
前記プッシュプル増幅回路の入力部に接続され、前記プッシュプル増幅回路への入力信号を生成する差動増幅器と、
前記差動増幅器を構成する２つの主要トランジスタの両エミッタ部の接続点に接続され、変調信号を前記接続点に入力する変調信号入力回路と、
前記プッシュプル増幅回路からの出力信号を入力して外部へ出力する、インダクタとキャパシタとを用いて構成されたＬＣバランを有する出力回路と
を有し、
少なくとも一方の前記主要トランジスタのベースには、搬送波電圧が印加されている
ことを特徴とする変調機能を有する増幅装置。
【請求項２】
前記プッシュプル増幅回路を構成するトランジスタのベースに対するバイアス電圧を所定の制御信号に応じて可変制御するゲイン制御部を有する
ことを特徴とする請求項１に記載の変調機能を有する増幅装置。
【請求項３】
前記ＬＣバランは、
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと共通電位端子間に接続された第１インダクタと、前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタと共通電位端子間に接続された第２キャパシタと、前記第１コレクタと前記第２コレクタとの間において前記第１コレクタ側から順に接続された第１キャパシタと第２インダクタとの直列接続から成り第１キャパシタと第２インダクタとの接続点を前記出力信号の出力点とする直列接続回路と
から構成されている
ことを特徴とする請求項１または請求項２に記載の変調機能を有する増幅装置。
【請求項４】
前記ＬＣバランは、
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間において前記第１コレクタに接続されたキャパシタと前記第２コレクタに接続されたインダクタとの直列接続から成りそのキャパシタとインダクタとの接続点を前記出力信号の出力点とする直列接続回路とから構成されている
ことを特徴とする請求項１または請求項２に記載の変調機能を有する増幅装置。
【請求項５】
前記ＬＣバランは、
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に接続された複数のキャパシタの直列接続回路を第１コレクタ側から２分して得られる第１領域における複数の第１キャパシタと第２コレクタ側の第２領域における複数の第２キャパシタと、
複数の前記第１キャパシタの直列接続回路の２分点と共通電位端子間に接続された第１インダクタと、
複数の前記第２キャパシタの直列接続回路の２分点と共通電位端子間に接続された第２インダクタと、
前記第１領域と前記第２領域との接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、
前記第１コレクタと前記第２コレクタとの間において、前記第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと前記第５キャパシタとの接続点を前記出力信号の出力点とする直列接続回路と、
複数の前記第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、
前記第１コレクタと共通電位端子間に接続された第６キャパシタと、
前記第２コレクタと共通電位端子間に接続された第７キャパシタと、
第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタと
から構成されていることを特徴とする請求項１又は請求項２に記載の変調機能を有する増幅装置。
【請求項６】
前記バランは、
前記プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと前記プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に、順に接続された第１キャパシタと第２キャパシタとの直列接続回路と、
前記第１コレクタと共通電位端子間に接続された第１インダクタと第９キャパシタとの直列接続であって、その第１インダクタと第９キャパシタとの接続点から第１電位を印加する直列接続回路と、
前記第２コレクタと共通電位端子間に接続された第２インダクタと第１０キャパシタとの直列接続であって、その第２インダクタと第１０キャパシタとの接続点から第２電位を印加する直列接続回路と、
前記第１キャパシタと前記第２キャパシタとの接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、
前記第１コレクタと前記第２コレクタとの間において、前記第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと前記第５キャパシタとの接続点を前記出力信号の出力点とする直列接続回路と、
複数の前記第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、
前記第１コレクタと共通電位端子間に接続された第６キャパシタと、
前記第２コレクタと共通電位端子間に接続された第７キャパシタと、
第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタと
から構成されていることを特徴とする請求項１又は請求項２に記載の変調機能を有する増幅装置。
【請求項７】
前記プッシュプル増幅回路または前記差動増幅器を構成する能動素子は、
シリコンゲルマニウム（ＳｉＧｅ）を材料として製造されたｎｐｎ型のバイポーラトランジスタで構成されている
ことを特徴とする請求項１乃至請求項６の何れか１項に記載の変調機能を有する増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プッシュプル増幅回路を有して成る、変調機能を有するプッシュプル型の増幅装置に関する。
この増幅装置は、例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに大いに有用なものである。
【背景技術】
【０００２】
従来から、音響用途や低周波、ＨＦ帯ではプッシュプル型の増幅器が比較的よく用いられている。これらの平衡型の増幅器では、回路を不平衡−平衡−不平衡と変換するために、入力及び出力においてバラン（平衡―不平衡変換器）を用いることが必須である。しかし、一般にＨＦ帯で用いられるこれらのバランは、動作周波数を高くすると、その製造が困難となるため、さらに高い周波の領域では、プッシュプル型の増幅器はあまり用いられていなかった。
【０００３】
５．８ＧＨｚ帯で使用可能なプッシュプル型の増幅器の例として、非特許文献１に記載の装置がある。その装置は、図１８に示すように、シリコンゲルマニウム（ＳｉＧｅ）を材料とするバイポーラトランジスタを用いたプッシュプル型のパワーアンプである。
この例では、入力段と２段目の段間にトランス結合のスパイラルインダクタから成る２つのバランを有し、さらに出力段にインダクタとキャパシタから成るＬＣバランが使用されている。
【０００４】
また、その他のプッシュプル回路を用いた増幅器としては、例えば、図１９に図示されるように、差動増幅器をプッシュプル増幅器の前段に配置した送信器が知られている（特許文献１）。この図１９に示す上記の特許文献１による回路は、信号の増幅度や歪み率が基板の接地パターンによる影響を受けないように、増幅回路を全て平衡型に構成したものである。すなわち、出力段のプッシュプル増幅器には、平衡のＲＦ信号を入力する差動増幅器の平衡出力が入力しているものであり、差動増幅器のバイアス電流、プッシュプル増幅器のバイアス電流を外部の利得制御信号に応じて設定することで、差動増幅器の利得を安定的に可変設定するようにしたものである。
【０００５】
また、特許文献２に開示されているように、ＥＴＣなどの近接領域における無線通信に用いられる５．８ＧＨｚの搬送波を用いたＡＳＫ変調送信器か知られている。その送信器では、ソースを接地したＦＥＴのゲートに搬送波を入力して、ドレインから情報源である２値の変調信号を入力するものである。
【非特許文献１】"A Fully Integrated 5.3-GHz 2.4-V 0.3-W SiGe Bipolar Power Amplifier With 50-ohm Output", Bakalski, W. Simburger, W. Thuringer, R. Vasylyev, A. Scholtz, A.L. IEEE Journal of Solid-State Circuits Vol39, No.7, pp1006-1014, (2004).
【特許文献１】特開２０００−２２４６４
【特許文献２】特開２００２−１０１１３７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１８の従来装置では、バランがシリコン基板上の大きなインダクタにより構成されているため、信号の減衰が大きい。即ち、この様な従来装置には、利得が低下したり、出力が低下したり、消費電力が増大したりするという欠点があった。また、バランにセンタータップのスパイラルインダクタを使用しているので、平衡回路の設計が困難となる。また、回路での消費電力の損失が大きくなるという問題もある。
【０００７】
また、図１９に示す特許文献１による回路は、プッシュプル増幅器の前段に差動増幅器が組み込まれているが、増幅回路が全て平衡に構成されたものであり、不平衡を平衡に変換するものではないので、入力信号の取り扱いが複雑となる。また、変調機能を備えていないので、変調回路は、図１９に示す回路の前段に、別に設けられることになり、装置が大がかりになるという問題がある。さらに、図１９の回路では、高周波に対するインピーダンスマッチングが考慮されておらず、また、出力部にバランが入っていないため、高周波領域での動作は全く期待できなく、５．８ＧＨｚ以上の周波数で動作するものではない。
【０００８】
また、特許文献２に開示の技術は、変調時の非線形増幅により、受信復調時に２値復調のしきい値が２値の中間値に設定できず、復調誤差を生ずる欠点を改良するために、復調時にしきい値を中間値に設定できるよに、２値の変調信号のＬレベル又はＨレベルのディューティ比を適正に制御するようにしたものである。したがって、特許文献２には、本件発明のようにプッシュプル増幅器を用いて、広い線形範囲で低電圧、低消費電力で増幅可能にする構成の示唆はない。
【０００９】
本発明は、上記の課題を解決するために成されたものであり、その目的は、例えば数ＧＨｚから十数ＧＨｚ程度の高周波を送信する送信装置などに有用なＩＣ回路の小型化や消費電力の低減を図ることである。
また、発明の他の目的は、プッシュプル増幅器の前段に差動増幅器を組み込み、その差動増幅器の共通のエミッタ回路に変調器を設けるという新規な低電力駆動回路、たとえば、送信回路を提供することである。
さらに、発明の他の目的は、プッシュプル増幅器の前段に差動増幅器を組み込み、その差動増幅器の共通のエミッタ回路に変調器を設けることで、アクティブなバラン回路を構成することで、低消費電力化と小型化を実現することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、出力段にプッシュプル増幅回路を有した増幅装置であって、そのプッシュプル増幅回路の入力部に接続されそのプッシュプル増幅回路への入力信号を生成する差動増幅器と、この差動増幅器を構成する２つの主要トランジスタの両エミッタ部の接続点に接続され、変調信号をこの接続点に入力する変調信号入力回路と、上記のプッシュプル増幅回路からの出力信号を入力して外部へ出力する、インダクタとキャパシタとを用いて構成されたＬＣバランを有する出力回路とを備え、少なくとも一方の主要トランジスタのベースに、搬送波電圧を印加するようにしたことである。
【００１１】
ここで、上記の主要トランジスタは、例えばダーリントン接続などを導入することによって複数のトランジスタから構成しても良いので、主要トランジスタは差動回路の各経路で単数である必要はない。また、上記の出力回路からの出力信号を外部へ出力する対象とすべき外部装置は、必ずしも空中線である必要はなく、アンテナなどの他にも、高周波帯域で動作可能な任意の装置を想定して良い。要は、本発明は変調機能を内蔵した増幅器として用いられる全ての装置を対象とする。特に、５．８ＧＨｚ帯以上の周波数を用いる無線装置の送信器、たとえば、ＥＴＣ、ＤＳＲＣ、ＲＦＩＤ、ＲＦＩＣなどの低電圧駆動の低消費電力の送信器に用いるのに有効である。
【００１２】
また、差動増幅器を構成する２つの主要トランジスタの各ベースには、同一周波数で位相がπだけ異なる搬送波電圧を印加することが望ましい。最近の発振器では、シングル出力ではなく、位相がπ異なる同一周波数の一対の信号を出力する差動出力型のものが多く、特にシリコンを用いた発振器ではこの様な差動出力型のものが多いので、これを容易に実現できる。そして、上記の差動増幅器において、デュアル出力の差動出力発振器から出力される位相差がπの２つの搬送波電圧を入力することで、高線形性（低歪率）、高増幅率、低消費電力、低電圧駆動が実現される。しかしながら、特性が劣化するが、差動増幅器を構成する２つの主要トランジスタの一方のトランジスタのベースに搬送波電圧を印加して、他方のトランジスタのベースは共通電位端子に接続するようにしても良い。
また、トランジスタとしては、バイポーラ型、ＦＥＴ型、その他のトランジスタを用いることができる。上記のエミッタ、ベース、コレクタは、ＦＥＴ型トランジスタであれば、ソース、ゲート、ドレインであるが、これらの機能は、同一であるので、エミッタ、ベース、コレクタは、この機能と同一の機能を有する他の名称の構成部をも含むものである。トランジスタは、動作速度の点、ｎｐｎトランジスタが望ましいが、ｐｎｐトランジスタを排除するものではない。
【００１３】
本発明の増幅器は、上記の全ての構成要素が１つのＩＣチップ上に形成することができ、小型化に有効に寄与することができる。
【００１４】
また、本発明の第２の手段は、上記の第１の手段において、上記のプッシュプル増幅回路を構成するトランジスタのベースに対するバイアス電圧を所定の制御信号に応じて可変制御するゲイン制御部を設けることである。
【００１５】
また、本発明の第３の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタと共通電位端子間に接続された第１インダクタと、プッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタと共通電位端子間に接続された第２キャパシタと、第１コレクタと第２コレクタとの間において第１コレクタ側から順に接続された第１キャパシタと第２インダクタとの直列接続から成り第１キャパシタと第２インダクタとの接続点を出力信号の出力点とする直列接続回路とから構成されていることを特徴とする。
なお、共通電位端子とは、一般的には、シャーシーアースなどの電位を有した端子をいう。共通電位は、正の電源、負の電源に対して、基板、シャーシーなどの共通電位、一般的にはアース電位となる電位として定義される。
【００１６】
また、本発明の第４の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間において第１コレクタに接続されたキャパシタと第２コレクタに接続されたインダクタとの直列接続から成りそのキャパシタとインダクタとの接続点を出力信号の出力点とする直列接続回路とから構成されていることを特徴とする。
【００１７】
また、本発明の第５の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に接続された複数のキャパシタの直列接続回路を第１コレクタ側から２分して得られる第１領域における複数の第１キャパシタと第２コレクタ側の第２領域における複数の第２キャパシタと、複数の第１キャパシタの直列接続回路の２分点と共通電位端子間に接続された第１インダクタと、複数の第２キャパシタの直列接続回路の２分点と共通電位端子間に接続された第２インダクタと、第１領域と第２領域との接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、第１コレクタと第２コレクタとの間において、第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと第５キャパシタとの接続点を出力信号の出力点とする直列接続回路と、複数の第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、第１コレクタと共通電位端子間に接続された第６キャパシタと、第２コレクタと共通電位端子間に接続された第７キャパシタと、第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタとから構成されていることを特徴とする。
本回路構成のバランは、本発明者らによって新規に発明されたものであり、損失の大きい直列インダクタの数を減少させて、低消費電力を実現したことに特徴がある。
【００１８】
また、本発明の第６の手段は、上記の第１又は第２の手段において、ＬＣバランは、プッシュプル増幅回路を構成する第１トランジスタのコレクタである第１コレクタとプッシュプル増幅回路を構成する第２トランジスタのコレクタである第２コレクタとの間に、順に接続された第１キャパシタと第２キャパシタとの直列接続回路と、第１コレクタと共通電位端子間に接続された第１インダクタと第９キャパシタとの直列接続であって、その第１インダクタと第９キャパシタとの接続点から第１電位を印加する直列接続回路と、第２コレクタと共通電位端子間に接続された第２インダクタと第１０キャパシタとの直列接続であって、その第２インダクタと第１０キャパシタとの接続点から第２電位を印加する直列接続回路と、第１キャパシタと第２キャパシタとの接続点と共通電位端子間に接続された、第３キャパシタと終端抵抗及び第４キャパシタの直列接続との並列接続回路と、第１コレクタと第２コレクタとの間において、第１コレクタから順に接続された第３インダクタと複数の第５キャパシタとの直列接続であって、第３インダクタと第５キャパシタとの接続点を出力信号の出力点とする直列接続回路と、複数の第５キャパシタの直列接続回路の２分点と共通電位端子間に接続された第４インダクタと、第１コレクタと共通電位端子間に接続された第６キャパシタと、第２コレクタと共通電位端子間に接続された第７キャパシタと、第３インダクタと複数の第５キャパシタとの接続点と共通電位端子間に接続された第８キャパシタとから構成されていることを特徴とする。
【００１９】
新規な回路構成である第５の手段を幾分修正して、第６の手段のようにバイアス電圧を印加することで、バランに接近して置かれるアクティブ素子を低電圧駆動することが可能となる。即ち、上記の第６の手段は、これらのアクティブ素子を例えば１．３Ｖ程度で駆動することをも可能にする手段であり、したがって、本回路構成のバランも創作性のあるものと言うことができる。
【００２０】
また、本発明の第７の手段は、上記の第１乃至第６の何れか１つの手段において、上記のプッシュプル増幅回路または差動増幅器を構成する能動素子を、シリコンゲルマニウム（ＳｉＧｅ）を材料として製造されたｎｐｎ型のバイポーラトランジスタで構成することである。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００２１】
以上の本発明の手段によって得られる効果は以下の通りである。
本発明の第１の手段によれば、上記の差動増幅器の主要トランジスタのベースから搬送波電圧を入力し、同時にその主要トランジスタのエミッタから変調信号を入力すれば、ベースとエミッタ間の電圧は、搬送波電圧と変調信号との差に応じて変動する。すなわち、変調信号のレベルが高いほど、ベースエミッタ間電位差は小さくなり、ベースのバイアスが浅くなったのと等価となり、トランジスタの増幅率が低下する。逆に、変調信号のレベルが低いほど、ベースエミッタ間電位差を大きくなり、ベースのバイアスが深くなったのと等価となり、トランジスタの増幅率は向上する。この結果、ベースに入力する搬送波電圧は、変調信号のレベルに応じて増幅され、振幅変調を受ける。典型的な２値変調の場合には、トランジスタがエミッタに入力する変調信号のＨレベル、Ｌレベルに応じて、オフ、オンし、搬送波は２値の変調信号により２値変調を受ける。このように、エミッタに印加される変調信号によりπの位相差を有する一対の搬送波はＡＳＫ変調されることになる。このとき、エミッタに入力する変調信号は不平衡信号であり、差動増幅器の一対のコレクタ出力は、平衡信号となるので、この回路構成の差動増幅器は、変調器であると共に不平衡−平衡変換器（バラン）を構成することになる。このように、本発明の第１の手段によれば、上記の差動増幅器は能動素子を用いたアクティブ型のバランを構成し且つ変調器とすることができる。
したがって、回路が簡単で小型化できると共に、寸法の大きなインダクタ、したがって、基板との間に必然的に形成されるコンダクタンスを用いていないので、消費電力が小さくなる。また、差動増幅器とプッシュプル増幅器を用いていることから、線形増幅特性が実現でき、低電圧駆動と消費電力の低減化が実現される。
また、プッシュプル増幅器は、同一動作電圧に対して出力を２倍とすることができ、逆に言えば、同一出力とするならば、駆動電圧を低下させることができる。よって、本発明によれば、低電圧駆動、低消費電力が実現される。
また、入力側のバランを差動増幅器で構成しているので、この部分で変調信号の増幅も可能となるため、増幅器全体としての増幅率を向上させることができる。また、増幅率を向上させないのであれば、駆動電圧の低電圧化が可能となり、消費電力の低減も図られる。
また、変調信号入力回路、差動増幅器、プッシュプル増幅器、出力段のＬＣバランを有する出力回路を全て同一チップ（ＩＣ）上に構成できることから、小型化、低消費電力化が図れる。
【００２２】
また、本発明の第２の手段によれば、プッシュプル増幅回路のベースに対するバイアス電圧の調整が容易となる。よって、装置の利得制御が容易となると共に利得を安定化できる。また、上記の様なゲイン制御部の構成は、所望の増幅装置の高集積化を特段阻害するものではないので、このゲイン制御部の追加によって、装置の小型化が阻害される等の派生問題も生じない。
【００２３】
また、本発明の第３の手段によれば、上記のＬＣバランを比較的簡単に構成できると同時に、位相差がπである２つの高周波信号の位相を良好に一致させて合成するバランを構成することができる。
【００２４】
また、本発明の第４の手段によれば、上記のＬＣバランを極めて簡単に構成できる。
【００２５】
また、本発明の第５の手段によれば、位相差がπである２つの高周波信号の位相を正確に一致させて合成するバランを構成することができる。また、本発明の第５の手段によれば、例えば、シリコン基板上で損失が大きい直列に挿入されているインダクタの数を減らすことができるので、消費電力の低減を図ることができる。
【００２６】
また、本発明の第６の手段によれば、ＬＣバランに接近して置かれるアクティブ素子にバイアス電圧を印加することで、それらのアクティブ素子を低電圧駆動することが可能となる。言い換えれば、本発明の第６の手段によれば、バランにバイアス回路を内蔵でき、これにより、装置を小型化することも可能となった。
【００２７】
また、本発明の第７の手段によれば、ＳｉＧｅによると、５．８ＧＨｚ以上の周波数において動作可能な素子を形成できるので、回路構成を複雑にすることなく増幅装置の高周波特性を大いに改善することができる。
【発明を実施するための最良の形態】
【００２８】
図１に本発明の変調機能を有する増幅装置の概念図を示す。本図１では、バイアス回路やマッチング回路などの必要な付随部分の図示が省略されており、トランジスタを中心とした回路構成の基本部分だけが図示されている。本発明の変調機能を有する増幅装置の回路構成は、大きく３つの部分に分類することができる。即ち、本増幅装置は、差動増幅器で構成されたアクティブバラン部１と、その平衡出力を平衡入力するプッシュプル増幅部２と、その平衡出力を平衡入力して不平衡出力を得るＬＣバラン部３との３つの部分で構成されている。
【００２９】
アクティブバラン部１は、主に、トランジスタＴｒ１とＴｒ２のエミッタを共通に接続して構成される差動増幅器と、そのエミッタ回路に挿入され、変調信号をエミッタに供給する変調信号入力回路１１０とから構成される。アクティブバラン部１は基本的には差動増幅器で構成されているが、インピーダンス整合を図るためにインダクタやキャパシタから成るインピーダンス整合回路を含んでいる。差動増幅器には２つの入力端子（ベース）ｔa とｔb （即ち、ＲＦ入力ＡとＲＦ入力Ｂ）がある。通常は、位相がπ異なる２つの搬送波電圧を入力するバランス入力（或いはデュアル入力などとも言う）と、片方の入力端子はアースしてもう一方のみ（例：入力端子ｔa 側のみ）に搬送波電圧を入力するシングル入力の２つの使い方が可能である。
【００３０】
差動増幅器に対してシングル入力する方式を採用した場合、一般に、搬送波周波数が高くなると動作が非対称になってしまうが、本発明の増幅装置の場合には、基本的には上記の様に同じ回路構成でどちらの使い方もできる利点がある。例えば、差動増幅器に対してシングル入力にする場合には、上記の様にもう一方の入力端子は共通電位端子（アース）に接続させておくなどの回路構成を採り得る。
【００３１】
プッシュプル増幅部２は、トランジスタＴｒ３のエミッタとトランジスタＴｒ４のエミッタとを共にアースして、トランジスタＴｒ３のベースを差動増幅器のトランジスタＴｒ１のコレクタに接続し、トランジスタＴｒ４のベースを差動増幅器のトランジスタＴｒ２のコレクタに接続し、両トランジスタのコレクタを平衡出力端子とした回路である。
【００３２】
ＬＣバラン部３は、プッシュプル増幅部２のトランジスタＴｒ３とＴｒ４のコレクタと接続されており、両コレクタからの平衡出力を入力して、端子ｔd から不平衡出力を得る回路である。
【００３３】
図１の増幅装置が供する作用は、高周波信号の増幅作用および変調作用である。変調としては例えばＡＳＫ変調方式を採用することができる。最も簡単なＡＳＫ変調方式としては、２値変調である。
【００３４】
上記の差動増幅器やプッシュプル増幅回路に用いるトランジスタとしては、例えばＳｉＧｅのバイポーラトランジスタなどを使用することができる。ＳｉＧｅのバイポーラトランジスタの最大発振周波数は５０ＧＨｚ程度にできるので、搬送波（ＲＦ入力Ａ，ＲＦ入力Ｂ）の発振周波数を５．８ＧＨｚ程度に設定した場合には十分な利得が得られる。
ただし、最近では、ＣＭＯＳの高周波性能が向上してきていることからＭＯＳタイプのトランジスタを使用することも十分に可能となってきている。或いは化合物半導体を用いてもかまわない。
【００３５】
図２のように差動増幅器とプッシュプル増幅器の段間に並列に、ゲイン制御部１５１、１５２を設けても良い。ゲイン制御部１５１、１５２は、プッシュプル増幅器の利得の制御を実行するものである。所定の制御信号に応じて動作するゲイン制御部１５１、１５２によって、バイアス回路１３１、１３２に供するバイアス電圧Ｖｂ２Ａ，Ｖｂ２Ｂを適当に制御することにより、プッシュプル増幅装置の利得の制御を行うことができる。上記の制御信号は、アナログ信号であってもデジタル信号であってもよく、また、上記のゲイン制御部１５１、１５２は、アナログ回路であってもデジタル回路であっても良い。
【００３６】
図３に、プッシュプル増幅部２の出力段であるＬＣバラン部３（バラン１２０）に適用可能な最も簡単な構成のバランを例示する。この図３では簡単のため、ＤＣカット用、バイアス用、及びマッチング用の各キャパシタやインダクタの記載が省略されており、バランとしての作用要素のみが記載されている（この点は後述の図４−Ａなどでも同様である）。図３において、ＬＣバラン１２１はプッシュプル増幅器を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe 、第２トランジスタＴｒ４のコレクタである第２コレクタｔf 間に接続される。このＬＣバラン１２１ではインピーダンスの変換や、位相のずれの何れも、必ずしも十分には整合させることができない。しかしながら、２系統の伝達関数の位相差が正確にπでなくとも、両トランジスタからの各出力信号は合成できるので、この様な簡易なＬＣバラン１２１を用いても、目的の増幅装置を実現することができる。ＬＣバラン部３のバラン１２０としては、この様に１つのインダクタと１つのキャパシタの直列接続からなるＬＣバランを採用してもよい。
【００３７】
また、図４−Ａに、２つのインダクタと２つのキャパシタからなる、ＬＣバラン部３に適用可能なＬＣバラン１２２を有する回路を示す。プッシュプル増幅回路を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe と共通電位端子間（図では、シャーシーアース）には、第１インダクタＬ１が接続されており、プッシュプル増幅回路を構成する第２トランジスタＴｒ４のコレクタである第２コレクタｔf と共通電位端子間には、第２キャパシタＣ２が接続されている。また、第１コレクタｔe と第２コレクタｔf との間には、第１コレクタｔe 側から順に接続された第１キャパシタＣ１と第２インダクタＬ２との直列接続回路が配設されている。第１キャパシタＣ１と第２インダクタＬ２との接続点ｔd が出力信号の出力点となっている。
なお、共通電位端子とは、一般的には、シャーシーアースなどの電位を有した端子をいう。共通電位は、正の電源、負の電源に対して、基板、シャーシーなどの共通電位、一般的にはアース電位となる電位として定義される。
【００３８】
本図４−ＡにおけるＬＣバラン１２２は、図４−Ｂに示す２つの４端子回路網の直列並列接続回路と等価となる。第１トランジスタＴｒ３のコレクタには、並列インダクタＬ１と直列キャパシタＣ１とから成るＬＣ型のハイパスフィルターが接続され、第２トランジスタＴｒ４には、並列キャパシタＣ２と直列インダクタＬ２とから成るＣＬ型のローパスフィルターが接続されている。これらの４端子回路網を直並列接続した回路が図４−Ａの回路となる。即ち、キャパシタ（Ｃ）は電流の位相をπ／２進ませ、インダクタ（Ｌ）は電流の位相をπ／２遅らせるので、所望の周波数のベース信号電流に対して、第１コレクタｔe の電流はπ／２進み、第２コレクタｔf の電流はπ／２遅れる。したがって、両コレクタ電流は、相互にπの位相差を有することになる。
【００３９】
また、回路構成がより複雑にはなるが、ＬＣバラン部３のバラン１２０としては、その他にも例えば、図５に示すＬＣバラン１２３などを考えることができる。このＬＣバラン１２３は、いわゆる集中定数バランであり、図１とは以下の様に対応している。
【００４０】
（図５〜図８に関する図１との各端子の対応関係）
ＩＮ１  ：  ｔe 
ＩＮ２  ：  ｔf 
ＯＵＴ  ：  ｔd 
そして、例えば、この様なＬＣバラン１２３を上記のＬＣバラン部３に用いれば、両コレクタ電流の位相差を正確にπとし、出力側とのインピーダンス整合も実現することができる。
【００４１】
本発明者らは更にこの図５のＬＣバラン１２３から発展させて、図６に示すＬＣバラン１２４を考案した。この図６において、プッシュプル増幅回路を構成する第１トランジスタＴｒ３のコレクタである第１コレクタｔe とプッシュプル増幅回路を構成する第２トランジスタＴｒ４のコレクタである第２コレクタｔf との間には、複数のキャパシタＣ１１，Ｃ１２，Ｃ２１，Ｃ２２の直列接続回路が配設されている。その直列接続回路は、第１コレクタｔe 側から２分して得られる第１領域における複数の第１キャパシタＣ１１，Ｃ１２と第２コレクタｔf 側の第２領域における複数の第２キャパシタＣ２１，Ｃ２２とに分けられる。複数の第１キャパシタＣ１１，Ｃ１２の直列接続回路の２分点ｔ11と共通電位端子間には、第１インダクタＬ１１が接続されており、複数の第２キャパシタＣ２１，Ｃ２２の直列接続回路の２分点ｔ21と共通電位端子間には、第２インダクタＬ２１が接続されている。また、第１領域と第２領域との接続点ｔ1 と共通電位端子間には、第３キャパシタＣ３１と終端抵抗Ｒ１及び第４キャパシタＣ４１の直列接続との並列接続回路が接続されている。
【００４２】
さらに、第１コレクタｔe と第２コレクタｔf との間には、第１コレクタｔe から順に接続された第３インダクタＬ３１と複数の第５キャパシタＣ５１，Ｃ５２との直列接続回路が配設されている。第３インダクタＬ３１と第５キャパシタＣ５１との接続点ｔ3 が、出力信号の出力点ｔd となる。複数の第５キャパシタＣ５１，Ｃ５２の直列接続回路の２分点ｔ2 と共通電位端子間には、第４インダクタＬ４１が接続されている。また、第１コレクタｔe と共通電位端子間には、第６キャパシタＣ６１が接続されており、第２コレクタｔf と共通電位端子間との間には、第７キャパシタＣ７１が接続されている。
【００４３】
本発明者らが新規に発明したバラン回路はこのような構成から成る。図５のＬＣバラン１２３と比較すれば判る様に、図６の新規な構成のバランは、シリコン基板上で損失が大きい直列に挿入されているインダクタの数を減らすことができ、これにより電力損失を低減することができる。
【００４４】
また、図６に示すバランにおいて、図７に示すように、バイアス回路を付加することも可能である。図７において、図６の第１キャパシタＣ１１を削除して、第１インダクタＬ１１を第１インダクタＬ１２と第９キャパシタＣ９１との直列接続とし、第１インダクタＬ１２と第９キャパシタＣ９１との接続点ｔ12から第１電位を印加するようにしてバイアス回路１４１を構成している。また、図６の第２キャパシタＣ２２を削除して、第２インダクタＬ２１を第２インダクタＬ２２と第１０キャパシタＣ１０１との直列接続とし、第２インダクタＬ２２と第１０キャパシタＣ１０１との接続点ｔ22から第２電位を印加するようにしてバイアス回路１４２を構成している。このようにバイアス回路１４１、１４２を図６に示すバランに設けることができる。
図７のようにバランを構成すれば、低電圧駆動と低消費電力とが実現できる。
【００４５】
なお、ＬＣバラン部３の前段に位置するプッシュプル増幅部２の増幅信号出力部に、上記のバイアス回路（１４１，１４２）と同一又は類似の回路が接続されている場合もある。例えば、図１〜図４−Ａなどではその図示が省略されているが、トランジスタＴｒ３やＴｒ４に対してコレクタ電流を供給する電源回路がその様な回路に相当する。
そして、この様な電源回路がプッシュプル増幅部２のコレクタに接続されている場合には、これらの回路（この電源回路や上記のバイアス回路１４１など）を個々に並列に設けるなどしても良い。例えば、その両者をＤＣカット用のキャパシタを用いて分離するなどして、これらの回路をそれぞれ別々に設けるなどの回路構成も可能である。しかしながら、それらの双方の内の一方を他方によって兼ねる構成も勿論可能である。
【００４６】
図８は、例えばその様にして、一方の回路を他方の回路で兼ねる場合に、図７のＬＣバラン１２５の代わりに適用することができる回路（ＬＣバラン１２６）を例示している。即ち、このＬＣバラン１２６は、図７のＬＣバラン１２５からバイアス回路（１４１，１４２）を削除した形のものであり、ＬＣバラン部３の前段に位置するプッシュプル増幅部２の出力部に、上記のバイアス回路（１４１，１４２）と同一又は類似のバイアス回路が接続されている場合に、図７のＬＣバラン１２５の代わりに適用可能なものである。
【００４７】
言い換えれば、図７のバイアス回路（１４１，１４２）は、プッシュプル増幅部２の一部分（：コレクタ電流を供給する電源回路）であると解釈できる場合もあるが、その様な場合においても、図８のＬＣバラン１２６を用いれば、図７のＬＣバラン１２５を用いた場合と同様の作用・効果を得ることができる。
【００４８】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００４９】
図９に、本実施例１の増幅装置１００の回路図を示す。この増幅装置１００は、図１の回路構成を実際に具体化した１例であり、この増幅装置１００には、図２に図示される様なゲイン制御部１５１，１５２は具備されていない。即ち、本実施例１の増幅装置１００では、バイアス回路１３１、１３２のバイアス電圧Ｖｂ２Ａ，Ｖｂ２Ｂは何れも所定の値に固定されている。
また、この増幅装置１００において前提とする電源電圧としては、１．３ｖ〜３．３ｖ程度の範囲を考えている。また、消費電力の抑制と動作の安定性を考慮した場合、この増幅装置１００は、１．８ｖ〜２．０ｖ程度の電源電圧の範囲で最も良好に機能する様に設計されている。
【００５０】
以下、この増幅装置１００の回路構成について詳しく説明する。
この増幅装置１００においては、図１のアクティブバラン部１に相当する部分と、図１のプッシュプル増幅部２に相当する部分との段間に整合回路ＢＰＦ３，ＢＰＦ４が並列に配置されている。また、差動増幅器のトランジスタＴｒ１のベースとトランジスタＴｒ２のベースには、整合回路ＢＰＦ１、ＢＰＦ２が設けられている。各整合回路ＢＰＦ１〜ＢＰＦ４はそれぞれ何れも、各トランジスタがそれぞれ何れも５．８ＧＨｚでマッチングする様に設定するための回路であり、何れも５．８ＧＨｚ近傍の高周波を効率よく増幅させる様に設計されている。
【００５１】
整合回路ＢＰＦ３，ＢＰＦ４よりも左側に図示されている、図１のアクティブバラン部１に相当する部分は、トランジスタＴｒ１，Ｔｒ２（：２つの主要トランジスタ）を中心に構成される差動増幅器と、変調制御部１１０とに大別することができる。
トランジスタＴｒ１，Ｔｒ２のエミッタは接続点ｐc にて直接接続されており、この接続点ｐc に対して変調制御部１１０の信号出力部が接続されている。
【００５２】
また、トランジスタＴｒ１，Ｔｒ２の各ベースには、ベース電圧設定用のバイアス回路と上記の整合回路（ＢＰＦ１，ＢＰＦ２）とがそれぞれ接続されており、例えばトランジスタＴｒ１のベースには、５．８ＧＨｚのＲＦ入力ＡがＲＦ入力端子ｔa よりこの整合回路ＢＰＦ１を介してトランジスタＴｒ１のベースに入力される。同様に、トランジスタＴｒ２のベースには、５．８ＧＨｚのＲＦ入力ＢがＲＦ入力端子ｔb より整合回路ＢＰＦ２を介して入力される。更に、その他の点でも、このトランジスタＴｒ１，Ｔｒ２を中心に構成される差動増幅器は、少なくとも論理的には相対峙するこの２つの主要トランジスタに関して本図面の上下において対称的に構成されている。
【００５３】
トランジスタＴｒ１のコレクタと整合回路ＢＰＦ３との間には、トランジスタＴｒ１にコレクタ電流を供給する電源回路が接続されており、よって、トランジスタＴｒ１のベースに印加される上記のＲＦ入力Ａの振動と同じ周期でこのトランジスタＴｒ１のコレクタ電流も振動する。同様にして、トランジスタＴｒ２のベースに印加される上記のＲＦ入力Ｂの振動と同じ周期でこのトランジスタＴｒ２のコレクタ電流も振動する。そして、これらのコレクタ電流の振幅を制御するための回路が、上記の変調制御部１１０に相当する。
【００５４】
一方、図１のプッシュプル増幅部２に相当する部分は、トランジスタＴｒ３，Ｔｒ４を中心として構成されている。これらの各トランジスタ（Ｔｒ３，Ｔｒ４）のエミッタは互いに直接接続されており、その接続点はそのまま直に接地されている。トランジスタＴｒ３のベースに対するバイアス回路１３１と上記の整合回路ＢＰＦ３との間には、直流カット用のキャパシタが直列に挿入されている。これらの構成についても上下では略対称に設計されている。即ち、トランジスタＴｒ４のベースに対するバイアス回路１３２と上記の整合回路ＢＰＦ４との間には、直流カット用のキャパシタが直列に挿入されている。
【００５５】
トランジスタＴｒ３に対するコレクタ電流は、ＬＣバラン１２０が有するバイアス回路１４２から接続端子ｔe を介して供給される。即ち、ＬＣバラン１２０のバイアス回路１４２は、トランジスタＴｒ３にコレクタ電流を供給する電源回路を兼ねている。また、同様にして、トランジスタＴｒ４に対するコレクタ電流は、ＬＣバラン１２０が有するバイアス回路１４１から接続端子ｔf を介して供給される。即ち、ＬＣバラン１２０のバイアス回路１４１は、トランジスタＴｒ４にコレクタ電流を供給する電源回路を兼ねている。これらの意味で、バイアス回路１４１，１４２を図１のプッシュプル増幅部２に相当する部分と解釈することもできる。
【００５６】
ＬＣバラン１２０の主要部は、前述のＬＣバラン１２２（図４−Ａ）で構成されており、ＬＣバラン１２０のバイアス回路１４１，１４２とＬＣバラン１２２以外の部分には、外部（出力先）に対するマッチング又はＤＣカットの機能を奏するキャパシタやインダクタが配置されている。
【００５７】
ＲＦ入力ＡとＲＦ入力Ｂとしては、互いに位相差πの５．８ＧＨｚの正弦波信号（搬送波）が、上記の各ＲＦ入力端子（ｔa ，ｔb ）から入力され、一方、変調信号入力端子ｔc からは、情報源である変調信号が入力される。この変調信号は、ＨレベルとＬレベルとの二値化された信号であり、この２値信号が、上記の変調制御部１１０を介して、上記の接続点ｐc に対して入力される。
したがって、その２値信号の振幅は、上記の差動増幅器によって増幅作用と変調作用とを同時に受け、次段の上記のプッシュプル増幅回路にて増幅され、更に、上記のＬＣバラン１２０によって位相が良好に整合され、かつ外部に対して良好にマッチングされて、図面右端のＲＦ出力端子ｔd から出力される。
【００５８】
〔シミュレーションによる動作の検証〕
以下、上記の増幅装置１００の有効性を検証するために実施したシミュレーションの結果を示す。実際にシミュレーションの対象とした回路は、上記の図９の回路（増幅装置１００）に対しキャリヤ入力（高周波入力）を片方の主要トランジスタ側（即ち、Ｔｒ１のＲＦ入力Ａ：５．８ＧＨｚ）のみのシングル入力としたものであり、この時、もう一方のキャリヤ入力（：Ｔｒ２側のＲＦ入力Ｂ）は行わず、図９の入力端子ｔb は図示する様にキャパシタを介して接地した。
更に、本シミュレーションにおいては、電源電圧(Vc1A,Vc1B,Vc2A,Vc2B,Vc3) はいずれも1.8Vとし、入力端子ｔc から入力するＡＳＫ変調信号のＯＮ信号の電圧を1.0Vとし、各トランジスタのベースのバイアスは、Vb1A=Vb1B=1.0V, Vb2A=Vb2B=1.1Vとした。
【００５９】
まず最初に、変調機能を使わない場合の周波数5.8GHz帯の増幅器としての特性を検証した。図１０のグラフは、時間に対する入力電圧及び出力電圧の変化を例示しており、キャリヤ入力（ＲＦ入力Ａ）を-40dBmから0dBmまで5dBmのピッチで（即ち、合計９種類の条件で）入力した場合の、ＲＦ入力端子ｔa におけるＲＦ入力電圧と出力端子ｔd における出力電圧の時間変化を示している。本図より、略正弦波の大きな振幅（増幅率）が得られていることが判る。
ただし、以下、複数の線が引かれている図（図１０、図１４−Ａ，図１４−Ｂ、図１５）の各グラフ（実線）は、上記の９種類のシミュレーション条件下での各ＲＦ入力（キャリヤ入力）にそれぞれ対応するものである。
【００６０】
また、図１１には、上記のシミュレーションから得られた入出力特性（入力電圧に対する出力電圧の変化）を示す。このグラフより、利得はリニア領域で26dBであり、また、飽和出力は14dBm であることが判る。
【００６１】
図１２のグラフには、出力端子ｔd から出力される出力電力に対する、総電流（回路全体の消費電流）の変化を例示する。このグラフより、10ｄBm出力時に31.8ｍA 、13ｄBm出力時に36ｍA の低消費電流となっていることが判る。
【００６２】
図１３は、出力電力に対する付加効率（ＰＡＥ）の変化を例示するグラフである。このグラフからは、出力10ｄＢｍ時に21％、13ｄＢｍ時に38％とよい効率になっていることが判る。
【００６３】
ＲＦ入力端子ｔa からのＲＦ入力Ａを-40dBmから0dBmまで5dBmのピッチで（即ち、合計９種類の条件で）入力した場合のトランジスタＴｒ３に関する負荷曲線を図１４−Ａに例示する。また、図１４−Ｂのグラフには、その時の、トランジスタＴｒ４に関する負荷曲線を例示する。この場合、前述の様にもう一方のＲＦ入力端子ｔb は接地されており、よってＲＦ入力が非対称なため、負荷曲線も２つのトランジスタでまったく同じにはなっていない。
【００６４】
図１５のグラフに、Ｔｒ３，Ｔｒ４の各コレクタ電流の時間変化を例示する。２つのトランジスタで位相がほぼ１８０°ずれている。ただし、完全に１８０°というわけではない。アイドル電流が15ｍA 程度で、ピーク電流は60ｍA 程度まで流れている。シングルのトランジスタで同じ出力を得る増幅器であれば、ピーク電流は100 ｍＡを越えるので、電流が低く抑えられていることがわかる。
【００６５】
図１６のグラフに、出力電圧Ｖout のスペクトルを例示する。基本波は5.8GHzである。偶数次高調波成分は、プッシュプル増幅器であれば、打ち消しあうので低く抑えられるはずであるが、２次高調波(11.6GHz) は-20dBc程度であり、必ずしも十分に抑制されているとは言えない。これはこの増幅器の対称性がよくないためである。しかしながら、出力段に高調波を阻止するフィルターを挿入すればこの問題は容易に回避することができる。
【００６６】
次に変調機能のシミュレーション結果を示す。入力端子ｔc から電圧振幅1.0V、周波数1MH ｚの方形波の変調信号を入力した。ただし、この時の入力端子ｔc からの入力レベルは-5dBm とした。
図１７−Ａのグラフに変調信号Ｖinの時間変化を例示する。また、図１７−Ｂのグラフには、Ｖinに対する出力電圧Ｖout の時間変化（５．８ＧＨｚの包絡線）を例示する。これらのグラフより、変調出力の立ち下がりエッジにおいて若干裾を引いているものの、ほぼ方形波の変調出力が得られることが判る。
【００６７】
〔実施例１の効果〕
差動増幅器のエミッタ側からASK （Amplituded Shift Keying ）信号を入力することによりASK 変調作用を得ることができる。また、差動増幅器の増幅作用だけでは変調波の振幅が小さい場合などには、更に、例えば図２の様なゲイン制御部（１５１，１５２）などを用いることによって、その振幅を大きくすることも可能となる。
【００６８】
プッシュプル型の増幅器は動作電圧が同じであれば出力は２倍（効率も２倍）になり、また、出力を下げれば動作電圧を下げることもできるので、低電圧駆動に向いている。本実施例１では電池駆動（１．８ｖ〜３．３ｖ）をターゲットとして回路を設計したが、所望の出力を得るのに、例えば１．３ｖ程度でも所望の動作（即ち、変調と増幅）が可能であることが上記のシミュレーションで確かめられた。
【００６９】
例えば以上の様にして、従来別々に作られていたＡＳＫ変調器と増幅器を一体化することにより、使用素子数や消費電流の低減効果が得られる。したがって、これにより、装置の小型化を図ったり、電池の標準的な交換周期を従来よりも長く確保したりすることができる。
また、上記の増幅装置１００の場合、前段の発振器が差動出力であればそのまま接続できる利点がある。更には、入力の片方を高周波的にショートさせることにより、シングル入力とすることもできるので、非常に柔軟に回路形式を変更できる実用的な回路が構成できたと言うことができる。
【００７０】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
【００７１】
（変形例１）
例えば、上記の実施例１では、図９のトランジスタＴｒ３，Ｔｒ４のベースに係わるバイアス電圧Ｖｂ２ＡとＶｂ２Ｂを同じ値（１．１ｖ）に設定したが、差動増幅器に対するＲＦ入力を例えば上記の様にシングル入力とした場合には、これらのバイアス電圧（Ｖｂ２Ａ，Ｖｂ２Ｂ）を必ずしも同じ値にする必要はない。
【００７２】
即ち、デュアル入力の場合には、出力波形を正弦波の波形に近づけるために、回路構成やバイアス電圧などを、図９の図面の上下において略対称的に設定することが望ましいが、シングル入力とした場合にはこれらの回路構成やバイアス電圧などは上下で個別に最適化できる場合もあるので、これらの回路構成やバイアス電圧などは必ずしも上下で対称的に設計する必要はない。
【００７３】
（変形例２）
また、上記の実施例１では、例えば図２様にしてゲイン制御部１５１、１５２を設ける構成を採用しなかったが、勿論、実施例１の増幅装置１００には、前述の図２の様なゲイン制御部１５１、１５２を設けても良い。この様な構成に従えば、プッシュプル増幅回路のベースに対するバイアス電圧の調整が可能又は容易となり、また、これによって装置の利得設定に対する自由度が増えるので、より大きな自由度を使って装置の利得をより容易、広範、的確、或いは動的に調整することが可能となる。
【産業上の利用可能性】
【００７４】
本発明を利用することができる通信アプリケーションとしては、例えば現在では、ＥＴＣ（Electric Toll Collection: 自動料金収集システム），ＲＦ−ＩＤ，スマートプレート等に代表される狭域通信（ＤＳＲＣ）等の各種の近距離通信アプリケーションなどを考えることができる。ただし、本発明の適用は、特段、既存の狭域通信（ＤＳＲＣ）の通信規約などに拘束されるものではなく、例えば用いるキャリヤの周波数帯域や送出する信号の出力電力などは、任意に変更することができる。また、本発明はＬＡＮなどの有線通信にも応用することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の増幅装置の概念図
【図２】本発明の増幅装置を実現する回路の概略を例示するブロック図
【図３】ＬＣバラン部３に適用可能なＬＣバラン１２１の回路図
【図４−Ａ】ＬＣバラン部３に適用可能なＬＣバラン１２２の回路図
【図４−Ｂ】ＬＣバラン１２２の作用を説明する説明図
【図５】ＬＣバラン部３に適用可能なＬＣバラン１２３の回路図
【図６】ＬＣバラン部３に適用可能なＬＣバラン１２４の回路図
【図７】ＬＣバラン部３に適用可能なＬＣバラン１２５の回路図
【図８】ＬＣバラン部３に適用可能なＬＣバラン１２６の回路図
【００７６】
【図９】実施例１の増幅装置１００の回路図
【図１０】時間に対する入力電圧及び出力電圧の変化を例示するグラフ
【図１１】入力電圧に対する出力電圧の変化を例示するグラフ
【図１２】出力電力に対する総電流の変化を例示するグラフ
【図１３】出力電力に対する付加効率（ＰＡＥ）の変化を例示するグラフ
【図１４−Ａ】トランジスタＴｒ３に関する負荷曲線を例示するグラフ
【図１４−Ｂ】トランジスタＴｒ４に関する負荷曲線を例示するグラフ
【図１５】Ｔｒ３，Ｔｒ４の各コレクタ電流の時間変化を例示するグラフ
【図１６】出力電圧Ｖout のスペクトルを例示するグラフ
【図１７−Ａ】変調信号Ｖinの時間変化を例示するグラフ
【図１７−Ｂ】Ｖinに対する出力電圧Ｖout の時間変化を例示するグラフ
【図１８】従来のパワーアンプの回路図
【図１９】その他の従来のプッシュプル型の増幅器の回路図
【符号の説明】
【００７７】
１  ：  アクティブバラン部
２  ：  プッシュプル増幅部
３  ：  ＬＣバラン部
１１０  ：  変調制御部
１２０  ：  ＬＣバラン
１３１  ：  バイアス回路
１４１  ：  バイアス回路
１５１  ：  ゲイン制御部
ｔa   ：  ＲＦ入力端子
ｔb   ：  ＲＦ入力端子
ｔc   ：  変調信号入力端子
ｔd   ：  ＲＦ出力端子
Ｔｒｎ：  トランジスタ（ｎは自然数）
ＢＰＦｋ：  整合回路（ｋは自然数）
【図１】
2006157483.tif 000003
【図２】
2006157483.tif 000004
【図３】
2006157483.tif 000005
【図４−Ａ】
2006157483.tif 000006
【図４−Ｂ】
2006157483.tif 000007
【図５】
2006157483.tif 000008
【図６】
2006157483.tif 000009
【図７】
2006157483.tif 000010
【図８】
2006157483.tif 000011
【図９】
2006157483.tif 000012
【図１０】
2006157483.tif 000013
【図１１】
2006157483.tif 000014
【図１２】
2006157483.tif 000015
【図１３】
2006157483.tif 000016
【図１４−Ａ】
2006157483.tif 000017
【図１４−Ｂ】
2006157483.tif 000018
【図１５】
2006157483.tif 000019
【図１６】
2006157483.tif 000020
【図１７−Ａ】
2006157483.tif 000021
【図１７−Ｂ】
2006157483.tif 000022
【図１８】
2006157483.tif 000023
【図１９】
2006157483.tif 000024