(57)【要約】  【課題】  入力電圧が高くなると、コントロール回路の規模が大きくなるため、降圧型ＤＣ／ＤＣコンバータの小型化に支障がでる。  【解決手段】  入力電圧ＶＩＮをＯＮ／ＯＦＦするスイッチング素子Ｑ１と、制御電圧をＯＮ／ＯＦＦするコントロール回路１２とを有し、スイッチング素子は、制御電圧のＯＮ／ＯＦＦに応じて入力電圧をＯＮ／ＯＦＦすることで同入力電圧を降圧する降圧型ＤＣ／ＤＣコンバータ１Ａであって、入力電圧を減圧し、同減圧した入力電圧をコントロール回路に供給する第１減圧手段１５を有し、コントロール回路は、第１減圧手段にて減圧した入力電圧で電源供給を受け、同減圧した入力電圧を制御電圧としてＯＮ又はＯＦＦし、降圧型ＤＣ／ＤＣコンバータは、スイッチング素子をＯＦＦする場合、スイッチング素子をＯＦＦさせるべく、コントロール回路にてＯＮした制御電圧を昇圧する第１昇圧手段１６を有するようにした。【選択図】  図４
2006340584.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電圧の変動に応じて、入力端子からの入力電圧をＯＮ又はＯＦＦするスイッチング素子と、前記スイッチング素子の前記ゲート電圧を変動させるべく、前記スイッチング素子に対する制御電圧をＯＮ又はＯＦＦするコントロール回路とを有し、前記スイッチング素子は、前記コントロール回路からの前記制御電圧のＯＮ又はＯＦＦに基づく、同ゲート電圧の変動に応じて、前記入力電圧をＯＮ又はＯＦＦすることで前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータであって、
前記入力端子及び前記コントロール回路間に配置され、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧を前記コントロール回路に供給する減圧手段を有し、
前記コントロール回路は、
前記減圧手段にて減圧した前記入力電圧で電源供給を受けると共に、前記減圧手段にて減圧した前記入力電圧を前記制御電圧として前記スイッチング素子に対してＯＮ又はＯＦＦし、
前記降圧型ＤＣ／ＤＣコンバータは、
前記コントロール回路及び前記スイッチング素子間に配置され、前記スイッチング素子をＯＦＦする場合、前記スイッチング素子をＯＦＦするように前記ゲート電圧を変動させるべく、前記コントロール回路にてＯＮした制御電圧を昇圧する昇圧手段を有することを特徴とする降圧型ＤＣ／ＤＣコンバータ。
【請求項２】
前記昇圧手段は、
ツェナダイオード及びコンデンサの並列回路で構成し、
前記ツェナダイオードは、
前記コントロール回路にて前記制御電圧をＯＮした場合、前記制御電圧を昇圧すると共に、前記コントロール回路にて前記制御電圧をＯＦＦした場合、前記スイッチング素子をＯＮするように前記ゲート電圧を変動させるべく、同ツェナダイオード分の電圧を前記制御電圧として前記スイッチング素子に印加することを特徴とする請求項１記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項３】
前記昇圧手段は、
抵抗及びコンデンサの並列回路で構成し、
前記コントロール回路にて前記制御電圧をＯＮした場合、前記抵抗を使用して前記制御電圧を昇圧することを特徴とする請求項１記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項４】
前記減圧手段は、
ツェナダイオード及び抵抗の直列回路で構成し、
前記入力端子からの入力電圧を前記ツェナダイオード及び前記抵抗で分圧することで、前記入力電圧を減圧することを特徴とする請求項１，２又は３記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項５】
前記減圧手段は、
第１抵抗及び第２抵抗の直列回路で構成し、
前記入力端子からの入力電圧を前記第１抵抗及び前記第２抵抗で分圧することで前記入力電圧を減圧することを特徴とする請求項１，２又は３記載の降圧型ＤＣ／ＤＣコンバータ。
【請求項６】
ゲート電圧の変動に応じて、入力端子からの入力電圧をＯＮ又はＯＦＦするスイッチング素子と、前記スイッチング素子の前記ゲート電圧を変動させるべく、前記スイッチング素子に対する制御電圧をＯＮ又はＯＦＦするコントロール回路とを有し、前記スイッチング素子は、前記コントロール回路からの前記制御電圧のＯＮ又はＯＦＦに基づく、同ゲート電圧の変動に応じて、前記入力電圧をＯＮ又はＯＦＦすることで前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータを備えたドアホン装置であって、
前記降圧型ＤＣ／ＤＣコンバータは、
前記入力端子及び前記コントロール回路間に配置され、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧を前記コントロール回路に供給する減圧手段を有し、
前記コントロール回路は、
前記減圧手段にて減圧した前記入力電圧で電源供給を受けると共に、前記減圧手段にて減圧した前記入力電圧を前記制御電圧として前記スイッチング素子に対してＯＮ又はＯＦＦし、
前記降圧型ＤＣ／ＤＣコンバータは、
前記コントロール回路及び前記スイッチング素子間に配置され、前記スイッチング素子をＯＦＦする場合、前記スイッチング素子をＯＦＦするように前記ゲート電圧を変動させるべく、前記コントロール回路にてＯＮした制御電圧を昇圧する昇圧手段を有することを特徴とするドアホン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のゲート電圧を変動させて入力電圧をＯＮ又はＯＦＦすることで、前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータ及び、同降圧型ＤＣ／ＤＣコンバータを適用したドアホン装置に関する。
【背景技術】
【０００２】
従来、このような降圧型ＤＣ／ＤＣコンバータとしては、スイッチング素子のゲート電圧を変動させて入力電圧をＯＮ又はＯＦＦすることで、前記入力電圧を降圧した出力電圧を得る技術内容が広く知られている(例えば特許文献１参照)。尚、特許文献１の技術内容は昇圧型及び降圧型ＤＣ／ＤＣコンバータを併用したタイプのものであるため、出願人は従来の降圧型ＤＣ／ＤＣコンバータとして図１２乃至図１５に基づき、以下に説明する。
【０００３】
図１２は従来技術の降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図である。
【０００４】
図１２に示す降圧型ＤＣ／ＤＣコンバータ１００は、ゲート電圧ＶＧＳの変動に応じて、電源部１１からの入力電圧ＶＩＮをＯＮ又はＯＦＦするスイッチング素子Ｑ１と、スイッチング素子Ｑ１のゲート電圧ＶＧＳを変動させるべく、スイッチング素子Ｑ１に対する制御電圧をＯＮ又はＯＦＦするコントロール回路１２と、スイッチング素子Ｑ１にて入力電圧ＶＩＮをＯＮ又はＯＦＦすることでＡ点の電圧を、図１３及び図１４に示す０Ｖ〜ＶＩＮ間で上下する断続波形にし、同断続波形の電圧を平滑することで安定した出力電圧ＶＯを得る平滑回路１３とを有し、同降圧型ＤＣ／ＤＣコンバータ１００で得た出力電圧ＶＯを負荷１４に供給するものである。
【０００５】
スイッチング素子Ｑ１は、例えばＰチャンネルＭＯＳＦＥＴで構成し、ソースＳ側を電源部１１、ゲートＧ側をコントロール回路１２、ドレインＤ側を平滑回路１３に接続し、同ゲート電圧ＶＧＳの変動、例えば図１５に示すようにゲート電圧ＶＧＳがゲートＯＦＦ電圧を超えると、スイッチング素子Ｑ１がＯＮしてドレイン電流ＩＤが流れ、ゲート電圧ＶＧＳがゲートＯＦＦ電圧未満となると、スイッチング素子Ｑ１がＯＦＦしてドレイン電流ＩＤが流れなくなる。つまり、スイッチング素子Ｑ１は、ゲート電圧ＶＧＳの変動に応じて入力電圧ＶＩＮをＯＮ又はＯＦＦすることで、出力電圧ＶＯの基礎となる断続波形の電圧を生成することになる。
【０００６】
また、スイッチング素子Ｑ１のゲート電圧ＶＧＳは、コントロール回路１２の制御電圧のＯＮ又はＯＦＦ動作に応じて変動するものである。
【０００７】
平滑回路１３は、ダイオードＤ、第１コンデンサＣ１及びリアクタンスＬで構成し、スイッチング素子Ｑ１のＯＮ／ＯＦＦ動作で得た断続波形の電圧を平滑することで安定した出力電圧ＶＯを得ることになる。
【０００８】
また、コントロール回路１２は、平滑回路１３にて得た出力電圧ＶＯをフィードバックし、このフィードバック入力電圧(出力電圧ＶＯ)に基づきスイッチング素子Ｑ１のＯＮ／ＯＦＦ時間を制御するＯＮ時間制御回路１２Ａと、このＯＮ時間制御回路１２Ａの駆動制御に基づき、制御電圧をＯＮ又はＯＦＦする第１スイッチＱ２及び第２スイッチＱ３を含む出力回路１２Ｂとを有し、電源部１１から入力電圧ＶＩＮを得て電力供給を受けると共に、同入力電圧ＶＩＮを制御電圧とし、第１スイッチＱ２及び第２スイッチＱ３のＯＮ／ＯＦＦで、スイッチング素子Ｑ１に対する制御電圧をＯＮ又はＯＦＦするものである。
【０００９】
また、降圧型ＤＣ／ＤＣコンバータ１００は、スイッチング素子Ｑ１のソースＳ及びゲートＧ間に第１抵抗Ｒ１を配置すると共に、コントロール回路１２及びスイッチング素子Ｑ１のゲートＧ間に第２抵抗Ｒ２を配置するものである。
【００１０】
また、コントロール回路１２は、図１３及び図１４に示すように制御電圧をＯＮする場合、第１スイッチＱ２をＯＮ、第２スイッチＱ３をＯＦＦし、その結果、制御電圧が入力電圧ＶＩＮと等しい制御出力ＨＩＧＨの状態に移行することになる。尚、制御出力ＨＩＧＨの状態では、制御電圧をＶＩＮとしてスイッチング素子Ｑ１のゲート電圧ＶＧＳが０Ｖに降下することでスイッチング素子Ｑ１がＯＦＦし、その結果、ドレイン電流ＩＤは流れないことになる。
【００１１】
また、コントロール回路１２は、図１３及び図１４に示すように制御電圧をＯＦＦする場合、第１スイッチＱ２をＯＦＦ、第２スイッチＱ３をＯＮし、その結果、制御電圧が０Ｖになる制御出力ＬＯＷの状態に移行することになる。尚、制御出力ＬＯＷの状態では、スイッチング素子Ｑ１のゲート電圧ＶＧＳが、入力電圧ＶＩＮと第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値比率で決定される電圧値、すなわちＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）に上昇するため、スイッチング素子Ｑ１がＯＮし、その結果、ドレイン電流ＩＤが流れることになる。
【００１２】
コントロール回路１２のＯＮ時間制御回路１２Ａは、フィードバック入力電圧値、すなわち出力電圧ＶＯに応じて出力回路１２Ｂを駆動制御し、例えば出力電圧ＶＯを上昇させる場合、スイッチング素子Ｑ１のＯＮ時間を長く、すなわち制御出力ＬＯＷの状態を長くすることになる(図１３参照)。
【００１３】
また、ＯＮ時間制御回路１２Ａは、例えば出力電圧ＶＯを下降させる場合、スイッチング素子Ｑ１のＯＮ時間を短く、すなわち制御出力ＨＩＧＨの状態を長くすることになる(図１４参照)。
【００１４】
従って、従来の降圧型ＤＣ／ＤＣコンバータ１００によれば、コントロール回路１２にて入力電圧ＶＩＮを制御電圧とし、フィードバック入力電圧（出力電圧ＶＯ）に基づき同制御電圧をＯＮ又はＯＦＦすることでスイッチング素子Ｑ１のゲート電圧ＶＧＳを変動させ、その結果、スイッチング素子Ｑ１をＯＮ又はＯＦＦさせることで出力電圧ＶＯを調整するようにしたので、入力電圧ＶＩＮを所望の出力電圧ＶＯに降圧することができる。
【特許文献１】特開平７−１０７７３９号公報（要約書及び図１参照）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、上記従来の降圧型ＤＣ／ＤＣコンバータ１００によれば、コントロール回路１２の電力供給源を電源部１１からの入力電圧ＶＩＮとしているが、同入力電圧ＶＩＮが高くなると、同入力電圧ＶＩＮに耐え得るためにはコントロール回路１２内部の半導体素子を大きくする必要があるため、同コントロール回路１２が大規模になり、その結果、同降圧型ＤＣ／ＤＣコンバータ１００の小型化に支障がでるといった事態が考えられる。
【００１６】
また、従来の降圧型ＤＣ／ＤＣコンバータ１００によれば、同降圧型ＤＣ／ＤＣコンバータ１００を小型化するために電源部１１からの入力電圧ＶＩＮを低くすることも考えられるが、例えば玄関子機及び室内親機で構成するドアホン装置においては、例えば降圧型ＤＣ／ＤＣコンバータ１００を内蔵した室内親機から玄関子機に対しても入力電圧ＶＩＮを電源供給する必要があるため、同入力電圧ＶＩＮ自体を低くすることは非常に難しいといった事態が考えられる。
【００１７】
そこで、本発明は上記点に鑑みてなされたものであり、その目的とするところは、コントロール回路を小型化して、その結果、同降圧型ＤＣ／ＤＣコンバータの小型化を図ることができる降圧型ＤＣ／ＤＣコンバータ及びドアホン装置に提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するために本発明の降圧型ＤＣ／ＤＣコンバータは、ゲート電圧の変動に応じて、入力端子からの入力電圧をＯＮ又はＯＦＦするスイッチング素子と、前記スイッチング素子の前記ゲート電圧を変動させるべく、前記スイッチング素子に対する制御電圧をＯＮ又はＯＦＦするコントロール回路とを有し、前記スイッチング素子は、前記コントロール回路からの前記制御電圧のＯＮ又はＯＦＦに基づく、同ゲート電圧の変動に応じて、前記入力電圧をＯＮ又はＯＦＦすることで前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータであって、前記入力端子及び前記コントロール回路間に配置され、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧を前記コントロール回路に供給する減圧手段を有し、前記コントロール回路は、前記減圧手段にて減圧した前記入力電圧で電源供給を受けると共に、前記減圧手段にて減圧した前記入力電圧を前記制御電圧として前記スイッチング素子に対してＯＮ又はＯＦＦし、前記降圧型ＤＣ／ＤＣコンバータは、前記コントロール回路及び前記スイッチング素子間に配置され、前記スイッチング素子をＯＦＦする場合、前記スイッチング素子をＯＦＦするように前記ゲート電圧を変動させるべく、前記コントロール回路にてＯＮした制御電圧を昇圧する昇圧手段を有するようにした。
【発明の効果】
【００１９】
上記のように構成された本発明の降圧型ＤＣ／ＤＣコンバータによれば、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧をコントロール回路に供給し、同コントロール回路側で同減圧した入力電圧の電源供給を受け、さらに、同コントロール回路側で同減圧した入力電圧を制御電圧としてスイッチング素子に対してＯＮ又はＯＦＦし、スイッチング素子をＯＦＦする場合、スイッチング素子をＯＦＦするようにスイッチング素子のゲート電圧を変動させるべく、コントロール回路にてＯＮした制御電圧を昇圧するようにしたので、コントロール回路への電源供給に関わる入力電圧を減圧したことでコントロール回路の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータを小型化することができ、さらには、同入力電圧を減圧したとしても、同スイッチング素子のＯＮ又はＯＦＦを実現することができる。
【発明を実施するための最良の形態】
【００２０】
本願請求項１記載の降圧型ＤＣ／ＤＣコンバータは、ゲート電圧の変動に応じて、入力端子からの入力電圧をＯＮ又はＯＦＦするスイッチング素子と、前記スイッチング素子の前記ゲート電圧を変動させるべく、前記スイッチング素子に対する制御電圧をＯＮ又はＯＦＦするコントロール回路とを有し、前記スイッチング素子は、前記コントロール回路からの前記制御電圧のＯＮ又はＯＦＦに基づく、同ゲート電圧の変動に応じて、前記入力電圧をＯＮ又はＯＦＦすることで前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータであって、前記入力端子及び前記コントロール回路間に配置され、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧を前記コントロール回路に供給する減圧手段を有し、前記コントロール回路は、前記減圧手段にて減圧した前記入力電圧で電源供給を受けると共に、前記減圧手段にて減圧した前記入力電圧を前記制御電圧として前記スイッチング素子に対してＯＮ又はＯＦＦし、前記降圧型ＤＣ／ＤＣコンバータは、前記コントロール回路及び前記スイッチング素子間に配置され、前記スイッチング素子をＯＦＦする場合、前記スイッチング素子をＯＦＦするように前記ゲート電圧を変動させるべく、前記コントロール回路にてＯＮした制御電圧を昇圧する昇圧手段を有するようにした。
【００２１】
従って、本願請求項１記載の降圧型ＤＣ／ＤＣコンバータによれば、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧をコントロール回路に供給し、同コントロール回路側で同減圧した入力電圧の電源供給を受け、さらに、同コントロール回路側で同減圧した入力電圧を制御電圧としてスイッチング素子に対してＯＮ又はＯＦＦし、スイッチング素子をＯＦＦする場合、スイッチング素子をＯＦＦするようにスイッチング素子のゲート電圧を変動させるべく、コントロール回路にてＯＮした制御電圧を昇圧するようにしたので、コントロール回路への電源供給に関わる入力電圧を減圧したことでコントロール回路の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータを小型化することができ、さらには、同入力電圧を減圧したとしても、同スイッチング素子のＯＮ又はＯＦＦを実現することができる。
【００２２】
本願請求項２記載の降圧型ＤＣ／ＤＣコンバータは、本願請求項１記載の構成において、前記昇圧手段は、ツェナダイオード及びコンデンサの並列回路で構成し、前記ツェナダイオードは、前記コントロール回路にて前記制御電圧をＯＮした場合、前記制御電圧を昇圧すると共に、前記コントロール回路にて前記制御電圧をＯＦＦした場合、前記スイッチング素子をＯＮするように前記ゲート電圧を変動させるべく、同ツェナダイオード分の電圧を前記制御電圧として前記スイッチング素子に印加するようにした。
【００２３】
従って、本願請求項２記載の降圧型ＤＣ／ＤＣコンバータによれば、本願請求項１記載の効果に加えて、前記昇圧手段をツェナダイオード及びコンデンサの並列回路で構成し、前記ツェナダイオードは、前記コントロール回路にて前記制御電圧をＯＮした場合、前記制御電圧を昇圧すると共に、前記コントロール回路にて前記制御電圧をＯＦＦした場合、前記スイッチング素子をＯＮするように前記ゲート電圧を変動させるべく、同ツェナダイオード分の電圧を前記制御電圧として前記スイッチング素子に印加するようにしたので、減圧した入力電圧を制御電圧としたとしても、制御電圧をＯＮした場合、ツェナダイオードの電圧分だけ同制御電圧を昇圧することで、スイッチング素子をＯＦＦすることできると共に、制御電圧をＯＦＦした場合、ツェナダイオードの電圧を制御電圧としてスイッチング素子のゲート電圧に印加することで、スイッチング素子をＯＮすることができる。
【００２４】
本願請求項３記載の降圧型ＤＣ／ＤＣコンバータは、本願請求項１記載の構成において、前記昇圧手段は、抵抗及びコンデンサの並列回路で構成し、前記コントロール回路にて前記制御電圧をＯＮした場合、前記抵抗を使用して前記制御電圧を昇圧するようにした。
【００２５】
従って、本願請求項３記載の降圧型ＤＣ／ＤＣコンバータによれば、本願請求項１記載の効果において、前記昇圧手段を抵抗及びコンデンサの並列回路で構成し、前記コントロール回路にて前記制御電圧をＯＮした場合、前記抵抗を使用して前記制御電圧を昇圧するようにしたので、減圧した入力電圧を制御電圧としたとしても、制御電圧をＯＮした場合、前記抵抗を使用して同制御電圧を昇圧することで、スイッチング素子をＯＦＦすることできる。
【００２６】
本願請求項４記載の降圧型ＤＣ／ＤＣコンバータは、本願請求項１，２又は３記載の構成において、前記減圧手段は、ツェナダイオード及び抵抗の直列回路で構成し、前記入力端子からの入力電圧を前記ツェナダイオード及び前記抵抗で分圧することで、前記入力電圧を減圧するようにした。
【００２７】
従って、本願請求項４記載の降圧型ＤＣ／ＤＣコンバータによれば、本願請求項１，２又は３記載の効果に加えて、前記減圧手段をツェナダイオード及び抵抗の直列回路で構成し、前記入力端子からの入力電圧を前記ツェナダイオード及び前記抵抗で分圧することで入力電圧を減圧することができる。
【００２８】
本願請求項５記載の降圧型ＤＣ／ＤＣコンバータは、本願請求項１，２又は３記載の構成において、前記減圧手段は、第１抵抗及び第２抵抗の直列回路で構成し、前記入力端子からの入力電圧を前記第１抵抗及び前記第２抵抗で分圧することで前記入力電圧を減圧するようにした。
【００２９】
従って、本願請求項５記載の降圧型ＤＣ／ＤＣコンバータによれば、本願請求項１，２又は３記載の効果に加えて、前記減圧手段を第１抵抗及び第２抵抗の直列回路で構成し、前記入力端子からの入力電圧を前記第１抵抗及び前記第２抵抗で分圧することで入力電圧を減圧することができる。
【００３０】
本願請求項６記載のドアホン装置は、ゲート電圧の変動に応じて、入力端子からの入力電圧をＯＮ又はＯＦＦするスイッチング素子と、前記スイッチング素子の前記ゲート電圧を変動させるべく、前記スイッチング素子に対する制御電圧をＯＮ又はＯＦＦするコントロール回路とを有し、前記スイッチング素子は、前記コントロール回路からの前記制御電圧のＯＮ又はＯＦＦに基づく、同ゲート電圧の変動に応じて、前記入力電圧をＯＮ又はＯＦＦすることで前記入力電圧を降圧した出力電圧を得る降圧型ＤＣ／ＤＣコンバータを備えたテレビドアホン装置であって、前記降圧型ＤＣ／ＤＣコンバータは、前記入力端子及び前記コントロール回路間に配置され、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧を前記コントロール回路に供給する減圧手段を有し、前記コントロール回路は、前記減圧手段にて減圧した前記入力電圧で電源供給を受けると共に、前記減圧手段にて減圧した前記入力電圧を前記制御電圧として前記スイッチング素子に対してＯＮ又はＯＦＦし、前記降圧型ＤＣ／ＤＣコンバータは、前記コントロール回路及び前記スイッチング素子間に配置され、前記スイッチング素子をＯＦＦする場合、前記スイッチング素子をＯＦＦするように前記ゲート電圧を変動させるべく、前記コントロール回路にてＯＮした制御電圧を昇圧する昇圧手段を有するようにした。
【００３１】
従って、本願請求項６記載のドアホン装置によれば、前記入力端子からの前記入力電圧を減圧し、同減圧した入力電圧をコントロール回路に供給し、同コントロール回路側で同減圧した入力電圧の電源供給を受け、さらに、同コントロール回路側で同減圧した入力電圧を制御電圧としてスイッチング素子に対してＯＮ又はＯＦＦし、スイッチング素子をＯＦＦする場合、スイッチング素子をＯＦＦするようにスイッチング素子のゲート電圧を変動させるべく、コントロール回路にてＯＮした制御電圧を昇圧するようにしたので、ドアホン装置を構成する玄関子機及び室内親機において、例えば室内親機から玄関子機に対する入力電圧を変更することなく、室内親機内部に配置したコントロール回路への電源供給に関わる入力電圧を減圧したことでコントロール回路の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータを小型化することができ、さらには、同入力電圧を減圧したとしても、同スイッチング素子のＯＮ又はＯＦＦを実現することができる。
【００３２】
以下、図面に基づいて本発明の降圧型ＤＣ／ＤＣコンバータの実施の形態について説明する。
【００３３】
（実施の形態１）
図１は第１の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図である。尚、図１２に示す降圧型ＤＣ／ＤＣコンバータと同一の構成については同一符号を付すものとする。
【００３４】
図１に示す降圧型ＤＣ／ＤＣコンバータ１は、ゲート電圧ＶＧＳの変動に応じて、電源部１１からの入力電圧ＶＩＮをＯＮ又はＯＦＦするスイッチング素子Ｑ１と、スイッチング素子Ｑ１のゲート電圧ＶＧＳを変動させるべく、スイッチング素子Ｑ１に対する制御電圧をＯＮ又はＯＦＦするコントロール回路１２と、スイッチング素子Ｑ１にて入力電圧ＶＩＮをＯＮ又はＯＦＦすることでＡ点の電圧を０Ｖ〜ＶＩＮ間で上下する断続波形にし、同断続波形の電圧を平滑することで安定した出力電圧ＶＯを得る平滑回路１３とを有し、同降圧型ＤＣ／ＤＣコンバータ１で得た出力電圧ＶＯを負荷１４に供給するものである。
【００３５】
スイッチング素子Ｑ１は、例えばＰチャンネルＭＯＳＦＥＴで構成し、ソースＳ側を電源部１１、ゲートＧ側をコントロール回路１２、ドレインＤ側を平滑回路１３に接続し、同ゲート電圧ＶＧＳの変動、例えばゲート電圧ＶＧＳがゲートＯＦＦ電圧を超えると、スイッチング素子Ｑ１がＯＮしてドレイン電流ＩＤが流れ、ゲート電圧ＶＧＳがゲートＯＦＦ電圧未満となると、スイッチング素子Ｑ１がＯＦＦしてドレイン電流ＩＤが流れなくなる。つまり、スイッチング素子Ｑ１は、ゲート電圧ＶＧＳの変動に応じて入力電圧ＶＩＮをＯＮ又はＯＦＦすることで、出力電圧ＶＯの基礎となる断続波形の電圧を生成することになる。
【００３６】
また、スイッチング素子Ｑ１のゲート電圧ＶＧＳは、コントロール回路１２の制御電圧のＯＮ又はＯＦＦ動作に応じて変動するものである。
【００３７】
平滑回路１３は、ダイオードＤ、第１コンデンサＣ１及びリアクタンスＬで構成し、スイッチング素子Ｑ１のＯＮ／ＯＦＦ動作で得た断続波形の電圧を平滑することで安定した出力電圧ＶＯを得ることになる。
【００３８】
また、降圧型ＤＣ／ＤＣコンバータ１は、スイッチング素子Ｑ１のソースＳ及びゲートＧ間に第１抵抗Ｒ１を配置すると共に、コントロール回路１２及びスイッチング素子Ｑ１のゲートＧ間に第２抵抗Ｒ２を配置するものである。
【００３９】
さらに、降圧型ＤＣ／ＤＣコンバータ１は、電源部１１の入力端子間に第１ツェナダイオードＺＤ１及び第３抵抗Ｒ３の直列回路で構成する第１減圧手段１５を備え、電源部１１の入力電圧ＶＩＮを第１ツェナダイオードＺＤ１及び第３抵抗Ｒ３で減圧し、この減圧した入力電圧ＶＩＮ−ＶＺ１をコントロール回路１２に供給するものである。
【００４０】
また、コントロール回路１２は、平滑回路１３にて得た出力電圧ＶＯをフィードバックし、このフィードバック入力電圧(出力電圧ＶＯ)に基づきスイッチング素子Ｑ１のＯＮ／ＯＦＦ時間を制御するＯＮ時間制御回路１２Ａと、このＯＮ時間制御回路１２Ａの駆動制御に基づき、制御電圧をＯＮ又はＯＦＦする第１スイッチＱ２及び第２スイッチＱ３を含む出力回路１２Ｂとを有し、第１減圧手段１５にて減圧した入力電圧ＶＩＮ−ＶＺ１を得て電力供給を受けると共に、同入力電圧ＶＩＮ−ＶＺ１を制御電圧とし、第１スイッチＱ２及び第２スイッチＱ３のＯＮ／ＯＦＦで、スイッチング素子Ｑ１に対する制御電圧をＯＮ又はＯＦＦするものである。
【００４１】
また、コントロール回路１２は、制御電圧をＯＮする場合、第１スイッチＱ２をＯＮ、第２スイッチＱ３をＯＦＦし、その結果、制御電圧がＶＩＮ−ＶＺ１となる制御出力ＨＩＧＨの状態に移行することになる。尚、制御出力ＨＩＧＨの状態では、ゲートＯＦＦ電圧ＶＧＳＯＦＦ≧ＶＩＮ−ＶＺ１を条件とした場合、スイッチング素子Ｑ１のゲート電圧ＶＧＳがゲートＯＦＦ電圧以下となるためスイッチング素子Ｑ１がＯＦＦし、その結果、ドレイン電流ＩＤは流れないことになる。
【００４２】
また、コントロール回路１２は、制御電圧をＯＦＦする場合、第１スイッチＱ２をＯＦＦ、第２スイッチＱ３をＯＮし、その結果、制御電圧が０Ｖになる制御出力ＬＯＷの状態に移行することになる。尚、制御出力ＬＯＷの状態では、スイッチング素子Ｑ１のゲート電圧ＶＧＳが、入力電圧ＶＩＮと第１抵抗Ｒ１及び第２抵抗Ｒ２の抵抗値比率で決定される電圧値、すなわちＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）となるためスイッチング素子Ｑ１がＯＮし、その結果、ドレイン電流ＩＤが流れることになる。
【００４３】
コントロール回路１２のＯＮ時間制御回路１２Ａは、フィードバック入力電圧値、すなわち出力電圧ＶＯに応じて出力回路１２Ｂを駆動制御し、例えば出力電圧ＶＯを上昇させる場合、スイッチング素子Ｑ１のＯＮ時間を長く、すなわち制御出力ＬＯＷの状態を長くすることになる。
【００４４】
また、ＯＮ時間制御回路は、例えば出力電圧ＶＯを下降させる場合、スイッチング素子Ｑ１のＯＮ時間を短く、すなわち制御出力ＨＩＧＨの状態を長くすることになる。
【００４５】
従って、第１の実施の形態によれば、電源部１１からの入力電圧ＶＩＮを第１ツェナダイオードＺＤ１及び第３抵抗Ｒ３で減圧し、同減圧した入力電圧ＶＩＮ−ＶＺ１をコントロール回路１２に電源供給するようにしたので、コントロール回路１２の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータ１を小型化することができる。
【００４６】
しかしながら、上記第１の実施の形態においては、スイッチング素子Ｑ１のゲートＯＦＦ電圧ＶＧＳＯＦＦとコントロール回路１２の制御電圧との条件をＶＧＳＯＦＦ≧ＶＩＮ−ＶＺ１にしたが、通常、ゲートＯＦＦ電圧は固定値であるため、第１減圧手段１５にて入力電圧ＶＩＮを減圧する量が少なく制限されてしまうことになる。
【００４７】
そこで、第１減圧手段１５にて入力電圧ＶＩＮを減圧する量を増やすことも考えられるが、単純に減圧量を増やすだけだと、ゲートＯＦＦ電圧が固定値であることから、ＶＧＳＯＦＦ≧ＶＩＮ−ＶＺ１の条件を満たすことができない。また、通常、スイッチング素子Ｑ１をＯＦＦする場合、ゲート電圧ＶＧＳを０Ｖに降下させることが望ましい。
【００４８】
つまり、コントロール回路１２では、スイッチング素子Ｑ１をＯＮする場合、スイッチング素子Ｑ１のゲート電圧ＶＧＳはＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）となることでスイッチング素子Ｑ１はＯＮすることになるが、第１ツェナダイオードＺＤ１の減圧分（ＶＺ１）が大きすぎると、スイッチング素子Ｑ１をＯＦＦすべく、制御電圧をＯＮにしたとしても、スイッチング素子Ｑ１のゲート電圧ＶＧＳは０Ｖまで降下せずに、ＶＺ１までしか降下せず、その結果、図２及び図３に示すようにゲートＯＦＦ電圧を超えて、スイッチング素子Ｑ１がＯＮしたまま、ＯＦＦにならないといった事態が考えられる。
【００４９】
そこで、このような事態に対処すべく、第２の実施の形態を示す降圧型ＤＣ／ＤＣコンバータが考えられる。
【００５０】
(実施の形態２)
図４は第２の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図、図５は第２の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図である。尚、図１に示す降圧型ＤＣ／ＤＣコンバータ１と同一の構成については同一符号を付すことで、その重複する構成及び動作の説明については省略する。
【００５１】
図４に示す降圧型ＤＣ／ＤＣコンバータ１Ａと図１に示す降圧型ＤＣ／ＤＣコンバータ１とが異なるところは、スイッチング素子Ｑ１及びコントロール回路１２間の第２抵抗Ｒ２の代わりに、第２ツェナダイオードＺＤ２及び第２コンデンサＣ２の並列回路で構成する第１昇圧手段１６を配置した点にある。
【００５２】
第１昇圧手段１６は、第２ツェナダイオードＺＤ２及び第２コンデンサＣ２の並列回路で構成し、第２コンデンサＣ２の両端には第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２が蓄積されている。この際、ＶＺ１及びＶＺ２の条件はＶＺ１≦ＶＺ２、（ＶＺ１−ＶＺ２）及びゲートＯＦＦ電圧ＶＧＳＯＦＦの条件は（ＶＺ１−ＶＺ２）≦ＶＧＳＯＦＦとなるように第２ツェナダイオードＺＤ２を設定するものである。
【００５３】
そして、第１昇圧手段１６は、図５に示すようにコントロール回路１２にて制御電圧ＶＩＮ−ＶＺ１をＯＮした場合、すなわち制御出力ＨＩＧＨの状態においては、制御電圧ＶＩＮ−ＶＺ１に対して第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分を昇圧し、その制御電圧を（ＶＩＮ−ＶＺ１）＋ＶＺ２として、スイッチング素子Ｑ１のゲート電圧ＶＧＳを０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦさせることができる。
【００５４】
また、第１昇圧手段１６は、図５に示すようにコントロール回路１２にて制御電圧ＶＩＮ−ＶＺ１をＯＦＦした場合、すなわち制御出力ＬＯＷの状態においては、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分を制御電圧としてスイッチング素子Ｑ１に印加してスイッチング素子Ｑ１のゲート電圧ＶＧＳはＶＺ２となるため、スイッチング素子Ｑ１をＯＮさせることができる。
【００５５】
尚、降圧型ＤＣ／ＤＣコンバータ１Ａの動作開始直後において、図５に示すように第２コンデンサＣ２には電荷が蓄積されていないため、電圧が発生しておらず、スイッチング素子Ｑ１のＯＦＦ時間が短くなるが、動作開始直後は出力電圧ＶＯを上昇させる必要があるため、時間変動に応じて出力電圧ＶＯが上昇してスイッチング素子Ｑ１のＯＦＦ時間を長くする必要が生じたタイミングでは、第２コンデンサＣ２に十分に電荷が蓄積されてツェナ電圧ＶＺ２が生じて制御電圧ＶＩＮ−ＶＺ１にツェナ電圧ＶＺ２分を昇圧し、スイッチング素子Ｑ１をＯＦＦすることができる。
【００５６】
従って、第２の実施の形態によれば、電源部１１からの入力電圧ＶＩＮを第１ツェナダイオードＺＤ１及び第３抵抗Ｒ３で減圧し、同減圧した入力電圧ＶＩＮ−ＶＺ１をコントロール回路１２に電源供給するようにしたので、コントロール回路１２の小型化が可能となって、その結果、降圧型ＤＣ／ＤＣコンバータ１Ａを小型化することができる。
【００５７】
また、第２の実施の形態によれば、第１昇圧手段１６を第２ツェナダイオードＺＤ２及び第２コンデンサＣ２の並列回路で構成し、コントロール回路１２にて制御電圧ＶＩＮ−ＶＺ１をＯＮした場合、制御電圧を第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分昇圧するようにしたので、減圧した入力電圧ＶＩＮ−ＶＺ１を制御電圧としたとしても、制御電圧をＯＮした場合、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分だけ同制御電圧を昇圧して同制御電圧をＶＩＮ−ＶＺ１＋ＶＺ２（尚、ＶＺ１≦ＶＺ２）としてゲート電圧を０Ｖ以下まで降下させることで、スイッチング素子Ｑ１をＯＦＦすることできる。
【００５８】
また、第２実施の形態によれば、コントロール回路１２にて制御電圧ＶＩＮ−ＶＺ１をＯＦＦした場合、スイッチング素子Ｑ１をＯＮするようにゲート電圧を変動させるべく、同第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２を制御電圧としてスイッチング素子Ｑ１に印加するようにしたので、制御電圧をＯＦＦした場合、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２を制御電圧としてスイッチング素子Ｑ１に印加してゲート電圧ＶＧＳをＶＺ２にすることで、スイッチング素子Ｑ１をＯＮすることができる。
【００５９】
(実施の形態３)
次に第３の実施の形態を示す降圧型ＤＣ／ＤＣコンバータについて説明する。図６は第３の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図、図７は第３の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図である。尚、図４に示す降圧型ＤＣ／ＤＣコンバータ１Ａと同一の構成については同一符号を付すことで、その重複する構成及び動作の説明については省略する。
【００６０】
図６に示す降圧型ＤＣ／ＤＣコンバータ１Ｂと図４に示す降圧型ＤＣ／ＤＣコンバータ１Ａとが異なるところは、入力端子間に配置された第１減圧手段１５の代わりに、第３抵抗Ｒ３及び第４抵抗Ｒ４の直列回路で構成する第２減圧手段１５Ａを配置し、電源部１１からの入力電圧ＶＩＮを第３抵抗Ｒ３及び第４抵抗Ｒ４で分圧することで同入力電圧ＶＩＮを減圧した点にある。尚、減圧した入力電圧はＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）となり、ＶＩＮ＊Ｒ４／（Ｒ３＋Ｒ４）≦ＶＺ２を条件とし、（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４））及びゲートＯＦＦ電圧ＶＧＳの条件は（ＶＩＮ＊Ｒ４／（Ｒ３＋Ｒ４））−ＶＺ２≦ＶＧＳＯＦＦとなるように第２ツェナダイオードＺＤ２を設定するものである。
【００６１】
コントロール回路１２は、第３抵抗Ｒ３及び第４抵抗Ｒ４の分圧比で減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）の電源供給を受け、さらに同入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）を制御電圧としてＯＮ又はＯＦＦするものである。
【００６２】
第１昇圧手段１６は、図７に示すようにコントロール回路１２にて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＮした場合、すなわち制御出力ＨＩＧＨの状態においては、制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）に対して第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分を昇圧し、制御電圧を（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４））＋ＶＺ２として、スイッチング素子Ｑ１のゲート電圧ＶＧＳを０Ｖ以下まで降下させることで、スイッチング素子Ｑ１をＯＦＦさせることができる。
【００６３】
また、第１昇圧手段１６は、図７に示すようにコントロール回路１２にて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＦＦした場合、すなわち制御出力ＬＯＷの状態においては、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、第２ツェナダイオードＺＤ２の電圧ＶＺ２分を制御電圧としてスイッチング素子Ｑ１に印加してスイッチング素子Ｑ１のゲート電圧ＶＧＳはＶＺ２となるため、スイッチング素子Ｑ１をＯＮさせることができる。
【００６４】
尚、降圧型ＤＣ／ＤＣコンバータ１Ｂの動作開始直後において、図７に示すように第２コンデンサＣ２には電荷が蓄積されていないため、電圧が発生しておらず、スイッチング素子Ｑ１のＯＦＦ時間が短くなるが、動作開始直後は出力電圧ＶＯを上昇させる必要があるため、時間変動に応じて出力電圧ＶＯが上昇してスイッチング素子Ｑ１のＯＦＦ時間を長くする必要が生じたタイミングでは、第２コンデンサＣ２に十分に電荷が蓄積されてツェナ電圧ＶＺ２が生じて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）にツェナ電圧ＶＺ２分を昇圧し、スイッチング素子Ｑ１をＯＦＦすることができる。
【００６５】
従って、第３の実施の形態によれば、電源部１１からの入力電圧ＶＩＮを第３抵抗Ｒ３及び第４抵抗Ｒ４の分圧比で減圧し、同減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をコントロール回路１２に電源供給するようにしたので、コントロール回路１２の小型化が可能となって、その結果、降圧型ＤＣ／ＤＣコンバータ１Ｂを小型化することができる。
【００６６】
また、第３の実施の形態によれば、第１昇圧手段１６を第２ツェナダイオードＺＤ２及び第２コンデンサＣ２の並列回路で構成し、コントロール回路１２にて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＮした場合、制御電圧を第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分昇圧するようにしたので、減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）を制御電圧としたとしても、制御電圧をＯＮした場合、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２分だけ同制御電圧を昇圧して同制御電圧を（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４））＋ＶＺ２（尚、ＶＩＮ＊Ｒ４／（Ｒ３＋Ｒ４）≦ＶＺ２）にしてゲート電圧ＶＧＳを０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦすることできる。
【００６７】
また、第３実施の形態によれば、コントロール回路１２にて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＦＦした場合、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２を制御電圧としてスイッチング素子Ｑ１に印加するようにしたので、制御電圧をＯＦＦした場合、第２ツェナダイオードＺＤ２のツェナ電圧ＶＺ２を制御電圧としてスイッチング素子Ｑ１のゲート電圧ＶＧＳに印加し、ゲート電圧ＶＧＳをＶＺ２にすることで、スイッチング素子Ｑ１をＯＮすることができる。
【００６８】
(実施の形態４)
次に第４の実施の形態を示す降圧型ＤＣ／ＤＣコンバータについて説明する。図８は第４の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図、図９は第４の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図である。尚、図４に示す降圧型ＤＣ／ＤＣコンバータ１Ａと同一の構成については同一符号を付すことで、その重複する構成及び動作の説明については省略する。
【００６９】
図８に示す降圧型ＤＣ／ＤＣコンバータ１Ｃと図４に示す降圧型ＤＣ／ＤＣコンバータ１Ａとが異なるところは、スイッチング素子Ｑ１及びコントロール回路１２間に配置された第１昇圧手段１６の代わりに、第２抵抗Ｒ２及び第２コンデンサＣ２の並列回路で構成した第２昇圧手段１６Ａを配置した点にある。
【００７０】
第２昇圧手段１６Ａは、図９に示すようにコントロール回路１２にて制御電圧をＯＮした場合、すなわち制御出力ＨＩＧＨの状態においては、制御電圧ＶＩＮ−ＶＺ１に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧し、制御電圧を（ＶＩＮ−ＶＺ１）＋（ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２））となるため(尚、ＶＺ１≦ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）、（ＶＺ１−（ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）））≦ＶＧＳＯＦＦを条件とする)、スイッチング素子Ｑ１のゲート電圧ＶＧＳを０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦさせることができる。
【００７１】
また、第２昇圧手段１６Ａは、図９に示すようにコントロール回路１２にて制御電圧ＶＩＮ−ＶＺ１をＯＦＦした場合、すなわち制御出力ＬＯＷの状態においては、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）の電圧を制御電圧としてスイッチング素子Ｑ１に印加してスイッチング素子Ｑ１のゲート電圧ＶＧＳがＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）となるため、スイッチング素子Ｑ１をＯＮさせることができる。
【００７２】
尚、降圧型ＤＣ／ＤＣコンバータ１Ｃの動作開始直後において、図９に示すように第２コンデンサＣ２には電荷が蓄積されていないため、電圧が発生しておらず、スイッチング素子Ｑ１のＯＦＦ時間が短くなるが、動作開始直後は出力電圧ＶＯを上昇させる必要があるため、時間変動に応じて出力電圧ＶＯが上昇してスイッチング素子Ｑ１のＯＦＦ時間を長くする必要が生じたタイミングでは、第２コンデンサＣ２に十分に電荷が蓄積されて、制御電圧ＶＩＮ−ＶＺ１に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧し、スイッチング素子Ｑ１をＯＦＦすることができる。
【００７３】
従って、第４の実施の形態によれば、電源部１１からの入力電圧ＶＩＮを第１ツェナダイオードＺＤ１及び第３抵抗Ｒ３で減圧し、同減圧した入力電圧ＶＩＮ−ＶＺ１をコントロール回路１２に電源供給するようにしたので、コントロール回路１２の小型化を可能とし、その結果、降圧型ＤＣ／ＤＣコンバータ１Ｃを小型化することができる。
【００７４】
また、第４の実施の形態によれば、第２昇圧手段１６Ａを第２抵抗Ｒ２及び第２コンデンサＣ２の並列回路で構成し、コントロール回路１２にて制御電圧をＯＮした場合、制御電圧ＶＩＮ−ＶＺ１に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧するようにしたので、減圧した入力電圧ＶＩＮ−ＶＺ１を制御電圧としたとしても、制御電圧をＯＮした場合、ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分だけ同制御電圧を昇圧して同制御電圧を（ＶＩＮ−ＶＺ１）＋ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）（尚、ＶＺ１≦ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２））とすることでゲート電圧ＶＧＳを０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦすることできる。
【００７５】
また、第４実施の形態によれば、コントロール回路１２にて制御電圧をＯＦＦした場合、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）を制御電圧としてスイッチング素子Ｑ１に印加するようにしたので、制御電圧をＯＦＦした場合、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）を制御電圧としてスイッチング素子Ｑ１に印加し、ゲート電圧ＶＧＳをＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）にすることで、スイッチング素子Ｑ１をＯＮすることができる。
【００７６】
(実施の形態５)
次に第５の実施の形態を示す降圧型ＤＣ／ＤＣコンバータについて説明する。図１０は第５の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図、図１１は第５の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図である。尚、図８に示す降圧型ＤＣ／ＤＣコンバータ１Ｃと同一の構成については同一符号を付すことで、その重複する構成及び動作の説明については省略する。
【００７７】
図１０に示す降圧型ＤＣ／ＤＣコンバータ１Ｄと図８に示す降圧型ＤＣ／ＤＣコンバータ１Ｃとが異なるところは、入力端子間に配置された第１減圧手段１５の代わりに、第３抵抗Ｒ３及び第４抵抗Ｒ４の直列回路で構成した第２減圧手段１５Ａを配置し、電源部１１からの入力電圧を第３抵抗Ｒ３及び第４抵抗Ｒ４で分圧することで同入力電圧ＶＩＮを減圧した点にある。尚、減圧した入力電圧はＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）となる。
【００７８】
コントロール回路１２は、第３抵抗Ｒ３及び第４抵抗Ｒ４の分圧比で減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）の電源供給を受け、さらに同入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）を制御電圧としてＯＮ又はＯＦＦするものである。
【００７９】
第２昇圧手段１６Ａは、図１１に示すようにコントロール回路１２にて制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＮした場合、すなわち制御出力ＨＩＧＨの状態においては、制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧し、制御電圧を（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４））＋（ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２））となるため（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）≦ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）、（ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４））−（ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２））≦ＶＧＳＯＦＦを条件とする）、同ゲート電圧ＶＧＳを０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦさせることができる。
【００８０】
また、第２昇圧手段１６Ａは、図１１に示すようにコントロール回路１２にて制御電圧をＯＦＦした場合、すなわち制御出力ＬＯＷの状態においては、スイッチング素子Ｑ１をＯＮするようにゲート電圧ＶＧＳを変動させるべく、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）を制御電圧としてスイッチング素子Ｑ１に印加してスイッチング素子Ｑ１のゲート電圧ＶＧＳはＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）となるため、スイッチング素子Ｑ１をＯＮさせることができる。
【００８１】
尚、降圧型ＤＣ／ＤＣコンバータ１Ｄの動作開始直後において、図１１に示すように第２コンデンサＣ２には電荷が蓄積されていないため、電圧が発生しておらず、スイッチング素子Ｑ１のＯＦＦ時間が短くなるが、動作開始直後は出力電圧ＶＯを上昇させる必要があるため、時間変動に応じて出力電圧ＶＯが上昇してスイッチング素子Ｑ１のＯＦＦ時間を長くする必要が生じたタイミングでは、第２コンデンサＣ２に十分に電荷が蓄積されて、制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧し、スイッチング素子Ｑ１をＯＦＦすることができる。
【００８２】
従って、第５の実施の形態によれば、電源部１１からの入力電圧ＶＩＮを第３抵抗Ｒ３及び第４抵抗Ｒ４の分圧比で減圧し、同減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をコントロール回路１２に電源供給するようにしたので、コントロール回路１２の小型化を可能にし、その結果、降圧型ＤＣ／ＤＣコンバータ１Ｄを小型化することができる。
【００８３】
また、第５の実施の形態によれば、第２昇圧手段１６Ａを第２抵抗Ｒ２及び第２コンデンサＣ２の並列回路で構成し、コントロール回路１２にて制御電圧をＯＮした場合、制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）に対してＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分を昇圧するようにしたので、減圧した入力電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）を制御電圧としたとしても、制御電圧ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）をＯＮした場合、ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）の電圧分だけ同制御電圧を昇圧して同制御電圧をＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）＋ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２）（尚、ＶＩＮ＊Ｒ３／（Ｒ３＋Ｒ４）≦ＶＩＮ＊Ｒ２／（Ｒ１＋Ｒ２））とすることでゲート電圧を０Ｖ以下までに降下させることで、スイッチング素子Ｑ１をＯＦＦすることできる。
【００８４】
また、第５実施の形態によれば、コントロール回路１２にて制御電圧をＯＦＦした場合、スイッチング素子Ｑ１をＯＮするようにゲート電圧を変動させるべく、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）を制御電圧としてスイッチング素子Ｑ１に印加するようにしたので、制御電圧をＯＦＦした場合、ＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）を制御電圧としてスイッチング素子Ｑ１に印加し、ゲート電圧ＶＧＳをＶＩＮ＊Ｒ１／（Ｒ１＋Ｒ２）にすることで、スイッチング素子Ｑ１をＯＮすることができる。
【００８５】
尚、上記第１乃至第５の実施の形態に関わる降圧型ＤＣ／ＤＣコンバータを、ドアホン装置を構成する玄関子機及び室内親機の内、同室内親機に内蔵した場合、例えば室内親機から玄関子機への入力電圧を変更することなく、室内親機内部に配置したコントロール回路１２への電源供給に関わる入力電圧を減圧したことでコントロール回路１２の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータを小型化することができ、さらには、同入力電圧を減圧したとしても、同スイッチング素子のＯＮ又はＯＦＦを実現することができる。
【産業上の利用可能性】
【００８６】
本発明の降圧型ＤＣ／ＤＣコンバータによれば、入力電圧を減圧し、同減圧した入力電圧をコントロール回路に供給し、同コントロール回路側で同減圧した入力電圧の電源供給を受け、さらに、同コントロール回路側で同減圧した入力電圧を制御電圧としてスイッチング素子に対してＯＮ又はＯＦＦし、スイッチング素子をＯＦＦする場合、スイッチング素子をＯＦＦするようにスイッチング素子のゲート電圧を変動させるべく、コントロール回路にてＯＮした制御電圧を昇圧するようにしたので、コントロール回路への電源供給に関わる入力電圧を減圧したことでコントロール回路の小型化が可能になって、その結果、降圧型ＤＣ／ＤＣコンバータを小型化することができ、さらには、同入力電圧を減圧したとしても、同スイッチング素子のＯＮ又はＯＦＦを実現することができるため、降圧型ＤＣ／ＤＣコンバータを使用する各技術分野、特にドアホン装置に有用である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図２】第１の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図
【図３】第１の実施の形態に関わるスイッチング素子の動作特性を示す説明図
【図４】第２の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図５】第２の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図
【図６】第３の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図７】第３の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図
【図８】第４の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図９】第４の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図
【図１０】第５の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図１１】第５の実施の形態を示す降圧型ＤＣ／ＤＣコンバータ内部の動作を示すタイミングチャート図
【図１２】従来技術の降圧型ＤＣ／ＤＣコンバータ内部の概略構成を示す回路構成図
【図１３】従来技術の降圧型ＤＣ／ＤＣコンバータ内部の高電位の出力電圧生成時に関わる動作を示すタイミングチャート図
【図１４】従来技術の降圧型ＤＣ／ＤＣコンバータ内部の低電位の出力電圧生成時に関わる動作を示すタイミングチャート図
【図１５】従来技術の降圧型ＤＣ／ＤＣコンバータ内部のスイッチング素子の動作特性を示す説明図
【符号の説明】
【００８８】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ  降圧型ＤＣ／ＤＣコンバータ
１２  コントロール回路
１５  第１減圧手段(減圧手段)
１５Ａ  第２減圧手段（減圧手段）
１６  第１昇圧手段
１６Ａ  第２昇圧手段
Ｑ１  スイッチング素子
【図１】
2006340584.tif 000003
【図２】
2006340584.tif 000004
【図３】
2006340584.tif 000005
【図４】
2006340584.tif 000006
【図５】
2006340584.tif 000007
【図６】
2006340584.tif 000008
【図７】
2006340584.tif 000009
【図８】
2006340584.tif 000010
【図９】
2006340584.tif 000011
【図１０】
2006340584.tif 000012
【図１１】
2006340584.tif 000013
【図１２】
2006340584.tif 000014
【図１３】
2006340584.tif 000015
【図１４】
2006340584.tif 000016
【図１５】
2006340584.tif 000017