(57)【要約】      （修正有）【課題】低消費電力化された微小電気機械システムＭＥＭＳを提供する。【解決手段】干渉変調器素子のバイステイブルな性質によって、各変調器素子の状態は、共通の電圧差を持つアクチュエート状態、又はリリース状態のうちの何れかに保持される。変調器素子はしばしば、状態を変化させるために、ライン時間で割り当てられたよりも少ない時間しか必要としないので、変調器素子のアレイによって消費される電力は、入力電源を、変調器素子を駆動するのに適切なレベルへ増幅するように構成された行電圧ブーストモジュール及び列電圧ブーストモジュールのうちの一つ又は両方をディセーブルすることによって減少される。例えば、ライン時間の後半部分の間、列電圧が取り除かれると、ライン時間の残りの間、安定電圧範囲内で、行電圧と、揺らいでいる列電圧との間の電圧差を維持するのに十分なレベルに行電圧が設定される。【選択図】図７
2006099079.tif 000002
【特許請求の範囲】
【請求項１】
複数の変調器素子を備えたアレイを駆動するように構成されたディスプレイ装置であって、前記変調器素子の各々は、列電極及び行電極に接続され、前記行電極及び列電極に印加された電圧によって駆動されるように構成されており、前記アレイの各行における前記変調器素子の状態は、行電圧が各行電極に接続されているライン時間の間、修正されるように構成されており、前記装置は、
行電圧を生成するように構成された行ブースタと、
列電圧を生成するように構成された列ブースタと、
前記ライン時間の一部の間、前記ブースタのうちの少なくとも一つをディセーブルするように構成されたディセーブルモジュールとを備える。
【請求項２】
請求項１に記載のディスプレイ装置において、前記行ブースタ及び列ブースタはそれぞれ、レベルシフタ、ＤＣ−ＤＣ変換回路、及びオペアンプのうちの少なくとも一つを備える。
【請求項３】
請求項１に記載のディスプレイ装置において、前記ディセーブルモジュールは、前記ライン時間の一部の間、前記列ブースタをディセーブルするように構成されている。
【請求項４】
請求項３に記載のディスプレイ装置において、前記行ブースタは、前記ライン時間のディセーブル部分の間、動作し続け、前記行電極の各々にバイアス電圧を与える。
【請求項５】
請求項４に記載のディスプレイ装置において、前記バイアス電圧は約５ボルトである。
【請求項６】
請求項３に記載のディスプレイ装置において更に、前記ライン時間の一部の間、前記アレイの列電極に基準電圧を出力するように構成されたデータイネーブルモジュールを備える。
【請求項７】
請求項１に記載のディスプレイ装置において、前記ディセーブルモジュールは、前記ライン時間の一部の間、前記行ブースタをディセーブルするように構成されている。
【請求項８】
請求項７に記載のディスプレイ装置において、前記列ブースタは、前記ライン時間の一部の間、動作し続け、前記列電極の各々にバイアス電圧を与えるように構成されている。
【請求項９】
請求項８に記載のディスプレイ装置において、前記バイアス電圧は約５ボルトである。
【請求項１０】
請求項７に記載のディスプレイ装置において更に、前記ライン時間の一部の間、前記アレイの行電極に基準電圧を出力するように構成されたデータイネーブルモジュールを備える。
【請求項１１】
請求項１に記載のディスプレイ装置において、前記変調器素子は、バイステイブル素子を含む。
【請求項１２】
請求項１に記載のディスプレイ装置において更に、
画像データを処理するように構成され、前記複数の変調器素子のうちの少なくとも一つと電気的に通信するプロセッサと、
前記プロセッサと電気的に通信するメモリ装置とを備える。
【請求項１３】
請求項１２に記載のディスプレイ装置において更に、前記画像データを前記プロセッサに送るように構成された画像ソースモジュールを備える。
【請求項１４】
請求項１３に記載のディスプレイ装置において、前記画像ソースモジュールは、受信機、トランシーバ、及び送信機のうちの少なくとも一つを備える。
【請求項１５】
請求項１２に記載のディスプレイ装置において更に、入力データを受け取り、前記入力データを前記プロセッサへ通信するように構成された入力装置を備える。
【請求項１６】
ディスプレイドライバであって、
行電極への接続のために一つ又は複数の行電圧を生成する手段と、
列電圧への接続のために一つ又は複数の列電圧を生成する手段と、
行電圧が各行に接続されているライン時間の間、アレイの行における変調器素子を修正する手段と、
前記ライン時間の一部の間、前記行電圧を生成する手段と、前記列電圧を生成する手段とのうちの少なくとも一つをディセーブルする手段とを備える。
【請求項１７】
請求項１６に記載のディスプレイドライバにおいて、前記行電圧を生成する手段と、前記列電圧を生成する手段とはそれぞれ、レベルシフタ、ＤＣ−ＤＣ変換回路、及びオペアンプのうちの少なくとも一つを備える。
【請求項１８】
請求項１６に記載のディスプレイドライバにおいて、前記変調器素子は、前記行電極及び列電極の交点において形成されたＭＥＭＳ装置を備え、前記修正する手段は、前記行電極及び列電力を駆動するように構成されたディスプレイドライバ回路を備える。
【請求項１９】
請求項１６に記載のディスプレイドライバにおいて、前記変調器素子は、行電極及び列電極を備え、前記ディセーブルする手段は、タイミング回路からの入力に基づいて、前記行電極及び列電極を選択的に駆動するように構成されたディスプレイドライバ回路を備える。
【請求項２０】
請求項１６に記載のディスプレイドライバにおいて、前記修正する手段は、複数の変調器素子を備えたアレイの各素子の状態を修正するように構成されており、前記変調器素子の各々は、列電極及び行電極に接続され、前記行電圧及び列電圧によって駆動されるように構成されている。
【請求項２１】
請求項１６に記載のディスプレイドライバにおいて、前記変調器素子は、バイステイブル素子を備える。
【請求項２２】
請求項１６に記載のディスプレイドライバにおいて、前記ディセーブルする手段は、前記ライン時間の一部の間、前記列電圧を生成する手段をディセーブルするように構成されている。
【請求項２３】
請求項２２に記載のディスプレイドライバにおいて、前記行電圧を生成する手段は、前記ライン時間のディセーブル部分の間、動作し続け、前記行のそれぞれにバイアス電圧を与えるように構成される。
【請求項２４】
請求項２２に記載のディスプレイドライバにおいて更に、前記ライン時間の一部の間、前記アレイの列電極上に基準電圧を駆動する手段を備える。
【請求項２５】
請求項２４に記載のディスプレイドライバにおいて、前記駆動する手段は、列ブースタを備える。
【請求項２６】
請求項１６に記載のディスプレイドライバにおいて、前記ディセーブルする手段は、前記ライン時間の一部の間、前記行電圧を生成する手段をディセーブルするように構成される。
【請求項２７】
請求項２６に記載のディスプレイドライバにおいて、前記列電圧を生成する手段は、前記ライン時間の一部の間、動作し続け、前記列のそれぞれにバイアス電圧を与えるように構成される。
【請求項２８】
請求項２６に記載のディスプレイドライバにおいて更に、前記ライン時間の一部の間、前記アレイの行電極上に基準電圧を駆動する手段を備える。
【請求項２９】
請求項２８に記載のディスプレイドライバにおいて、前記駆動する手段は、行ブースタを備える。
【請求項３０】
請求項１６に記載のディスプレイドライバを備えたディスプレイ。
【請求項３１】
ディスプレイ領域を更新する方法であって、前記ディスプレイ領域は、行及び列構成で配置された複数の変調器素子を備えており、前記各変調器素子は、それぞれの変調器素子と電気的に接続されている行電極と列電極との間の電圧差によって選択されるアクチュエート状態とリリース状態とを持ち、前記変調器素子の各々は、安定ウィンドウ内の電圧が、各変調器素子の行電極及び列電極の間に加えられたときに、前記変調器素子の状態を維持するように構成されており、前記変調器素子のそれぞれの行は、それぞれの行の変調器素子の状態を変化させるためのライン時間が割り当てられており、前記方法は、
変調器素子の選択された行に行電圧を印加することと、
前記選択された行の前記変調器素子のために望まれる状態に従って、変調器素子の選択された列に、少なくとも一つの列電圧を印加することと、
前記ライン時間の終了の前に、前記列電圧の印加を停止することであって、前記選択された行における変調器素子の状態は、前記行電圧と基準電圧との間の電圧差によって維持され、前記電圧差は、前記安定ウィンドウ内であることとを備える。
【請求項３２】
請求項３１に記載の方法において、前記基準電圧は、データイネーブルモジュールによって与えられる。
【請求項３３】
請求項３１に記載の方法において更に、前記ライン時間のほぼ終わりに、第二の列電圧を加える。
【請求項３４】
複数の変調器素子を備えたアレイを駆動するように構成されたディスプレイドライバを製造する方法であって、前記変調器素子の各々は、列電極及び行電極に接続され、前記行電極及び列電極に印加された電圧によって駆動されるように構成されており、前記アレイの各行における前記変調器素子の状態が、行電圧が各行電極に接続されている行ライン時間の間、修正されるように構成されているか、又は前記アレイの各列における前記変調器素子の状態が、列電圧が各列電極に接続されている列ライン時間の間、修正されるように構成されており、前記方法は、
行電圧を生成するように構成された行ブースタを形成することと、
列電圧を生成するように構成された列ブースタを形成することと、
前記行ライン時間又は列ライン時間の一部の間、前記ブースタのうちの少なくとも一つをディセーブルするように構成されたディセーブルモジュールを形成することとを備える。
【請求項３５】
請求項３４に記載の方法において更に、前記行ライン時間又は列ライン時間の一部の間、前記アレイの列電極に基準電圧を出力するように構成されたデータイネーブルモジュールを形成することを備える。
【請求項３６】
請求項３４に記載の方法によって製造されるディスプレイドライバ。
【請求項３７】
請求項３４に記載の方法によって製造されるディスプレイドライバを備えたディスプレイ。
【発明の詳細な説明】
【背景技術】
【０００１】
微小電気機械システム（ＭＥＭＳ）は、微小機械素子、アクチュエータ、及び電子機器を含む。微小機械素子は、堆積、エッチング、及びその他の微小機械加工処理を用いて生成される。この微小機械加工処理は、基板及び／又は堆積した材料層の部分をエッチングにより取り去ったり、又は、層を加えて、電子装置及び電気機械装置を形成する。ＭＥＭＳ装置の一つのタイプは、干渉変調器と呼ばれる。干渉変調器は、一対の伝導性プレートからなる。この片方あるいは両方は、全体又は部分的に透過性であり、適切な電子信号が加えられると、関連する動作を行うことができる。一方のプレートは、基板上に堆積された固定層からなり、他方のプレートは、固定層の上に吊り下げられた金属膜を備えている。そのような装置は、幅広い範囲の応用を持ち、これらのタイプの装置の特性を利用及び／又は変形することは、当該技術分野において有益であろう。これによって、これら特徴が、既存の製品の改良や、未だ開発されていない新たな製品の創造に活用できるようになる。
【特許文献１】米国公開出願２００４／００５１９２９号
【発明の開示】
【０００２】
本発明のシステム、方法、及び装置は、それぞれ幾つかの局面を持ち、そのうちの１つが単独で、望ましい特性をもたらしているのではない。本発明の範囲を制限することなく、そのより顕著な特徴が手短に説明される。この説明を考慮した後、特に、発明を実施するための最良の形態を読んだ後に、本発明の特徴が、どのように他のディスプレイ装置よりも有利な点を備えているかを理解するであろう。
【０００３】
一つの実施例では、ディスプレイドライバが提供される。このディスプレイドライバは、行電圧を生成するように構成された行ブースタと、列電圧を生成するように構成された列ブースタと、複数の変調器素子を備えたアレイと、ディセーブルモジュールとを備えている。変調器素子の各々は、列電極及び行電極に接続され、行電圧及び列電圧によって駆動されるように構成されている。ここで、アレイの各行内の変調器素子の状態は、行電圧がそれぞれの行電極に接続されたライン時間の間に修正されるように構成されている。また、ディセーブルモジュールは、ライン時間の一部の間に、ブースタの一つをディセーブルするように構成されている。行ブースタ及び列ブースタは、それぞれ、レベルシフタ、ＤＣ−ＤＣ変換回路、及びオペアンプのうちの少なくとも一つを備えている。ディセーブルモジュールは、ライン時間の一部の間、列ブースタをディセーブルするように構成されている。行ブースタは、ライン時間のディセーブル部分の間、動作し続け、行電極の各々にバイアス電圧を与えるように構成される。このバイアス電圧は、約５ボルトでよい。ディスプレイドライバは更に、ライン時間の一部の間、アレイの列電極に基準電圧を出力するように構成されたデータイネーブルモジュールを備えている。このディセーブルモジュールは、ライン時間の一部の間、行ブースタをディセーブルするように構成される。列ブースタは、ライン時間の一部の間、動作し続けるように構成され、列電極のそれぞれにバイアス電圧を与える。このバイアス電圧は、約５ボルトでよい。ディスプレイドライバは更に、ライン時間の一部の間、アレイの行電極に基準電圧を出力するように構成されたデータイネーブルモジュールを備えている。変調器素子は、バイステイブル素子を備えている。
【０００４】
別の実施例では、行電圧を生成する手段と、列電圧を生成する手段と、それぞれの行に行電圧が接続されたライン時間の間に、アレイの行における変調器素子を修正する手段と、ライン時間の一部の間に、行電圧を生成する手段と、列電圧を生成する手段とのうちの一つをディセーブルする手段とを備えた光変調ディスプレイドライバが提供される。
【０００５】
また別の実施例は、ディスプレイ領域を更新する方法を提供する。このディスプレイ領域は、行構成及び列構成内に配置された複数の変調器素子を備えており、各変調器素子はそれぞれ、各変調器素子に電気的に結合された行電極と列電極との間の電位差によって選択されるアクチュエート状態及びリリース状態を有している。また、各変調器素子はそれぞれ、各変調器素子の行電極と列電極との間に安定ウィンドウ内の電圧が印加されたときに、変調器素子の状態を維持するように構成されている。また、変調器素子の各行は、それぞれの行の変調器素子の状態を変化させるライン時間が割り当てられる。この方法は、変調器素子の選択された行に、行電圧を加えることと、選択された行の変調器素子のために望まれる状態に従って、変調器素子の選択された列に対して少なくとも一つの列電圧を加えることと、ライン時間が終了する前に、列電圧の印加を停止することとを備えている。ここで、選択された行の変調器素子の状態は、行電圧と基準電圧との間の電位差によって維持される。また、この電位差は、安定ウィンドウ内である。この基準電圧は、データイネーブルモジュールによって与えられる。この方法は更に、ライン時間の終わり頃に、列レベルシフタをイネーブルすることを備えている。
【０００６】
別の実施例では、ディスプレイドライバを製造する方法が提供される。この方法は、行電圧を生成するように構成された行ブースタを形成することと、列電圧を生成するように構成された列ブースタを形成することと、複数の変調器素子を備えたアレイを形成することと、行ライン時間又は列ライン時間の一部の間、ブースタのうちの一つをディセーブルするように構成されたディセーブルモジュールを形成することとを備える。ここで変調器素子の各々は、列電極及び行電極に接続され、行電圧及び列電圧によって駆動されるように構成されている。そして、アレイの各行における変調器素子の状態が、行電圧が各行電極に接続されている行ライン時間の間、修正されるように構成されているか、あるいは、アレイの各列における変調器素子の状態が、列電圧が各列電極に接続されている列ライン時間の間、修正されるように構成されている。この方法は更に、行ライン時間又は列ライン時間の一部の間、アレイの列電極に基準電圧を出力するように構成されたデータイネーブルモジュールを形成することを備える。この方法は更に、行ライン時間又は列ライン時間の一部の間、行ブースタをディセーブルするように構成されるディセーブルモジュールを形成することを備える。この方法は更に、行ライン時間又は列ライン時間の一部の間、動作し続け、列電極の各々にバイアス電圧を与えるように構成される列ブースタを形成することを備える。この方法は更に、変調器素子を形成して、バイステイブル素子を備えることを含む。ディスプレイドライバは、この方法によって製造される。ディスプレイは、このディスプレイドライバを備えて製造される。
【発明を実施するための最良の形態】
【０００７】
干渉変調器素子のバイステイブルな性質のために、各変調器素子の状態は、共通の電位差によって、アクチュエートされた状態であるか、あるいはリリースされた状態であるかの何れか一方に保持される。変調器素子は、状態を変化させるために、ライン時間に割り当てられたよりも、しばしば少ない時間しか必要としないので、変調器素子のアレイによって消費される電力は、入力電源を、変調器素子を駆動させるために適切なレベルへ増幅するように構成されている行及び列電圧ブーストモジュールのうちの一方又は両方をディセーブルすることによって低減することができる。例えば、ライン時間の後半部分の間、列電圧が取り除かれると、行電圧は、ライン時間の残りの間、安定電圧範囲内で揺らいでいる列電圧と、行電圧との間の電位差を維持するのに十分なレベルに設定される。ここに使われている「行」及び「列」はそれぞれ、水平方向及び垂直方向の従来の意味に限定されない。ある実施例がこの従来の意味を守る一方、別の実施例は従来の意味を守らない。ある実施例では、行は垂直であり、列が水平である。他の実施例では、行と列とは、水平でも垂直でもなく、互いに直交していないかもしれない。このように、ここでは、行対列の識別は任意である。
【０００８】
以下に示す詳細記載は、本発明のある具体的な実施例に向けられる。しかしながら、本発明は、複数の異なる方法でも具体化することができる。この記述では、図面が参照される。ここでは、同一部位が、全体を通じて同一符号で示されている。以下の記述から明らかになるように、本発明は、動画（例えばビデオ）あるいは固定画（例えば、静止画像）、及びテキストあるいは写真であろうとも、画像を表示するように構成された任意の装置内で実現される。更に詳しくは、本発明は、限定される訳ではないが、例えば、移動電話、無線装置、パーソナルデータアシスタント（ＰＤＡ）、ハンドヘルドあるいはポータブルコンピュータ、ＧＳＰ受信機／ナビゲータ、カメラ、ＭＰＳプレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車ディスプレイ（例えば、走行距離ディスプレイ等）、コクピットコントロール及び／又はディスプレイ、カメラビューのディスプレイ（例えば、自動車の後方ビューカメラのディスプレイ）、電子写真、電子広告板又はサイン、プロジェクタ、建築物（例えば、タイルレイアウト）、パッケージ、及び芸術的構造物（例えば、宝石片の画像のディスプレイ）において、又はこれら種々の電子装置と関連して実現される。より一般には、本発明は電子切換装置において実施できる。
【０００９】
画像用途のために使用される空間光変調器は、多くの異なる形式で存在する。透過型の液晶ディスプレイ（ＬＣＤ）変調器は、結晶材料のねじれ及び／又は結合を制御することによって光を調整し、光を遮断したり、あるいは通過させる。反射性の空間光変調器は、画像面に反射した光の量を制御するために、様々な物理効果を利用する。そのような反射変調器の例は、反射性のＬＣＤ、及びデジタルマイクロミラー装置を含む。
【００１０】
空間光変調器の別の例は、干渉によって光を変調する干渉変調器である。干渉ＭＥＭＳディスプレイ素子を備えた一つの干渉変調器ディスプレイの実施例が、図１に示されている。これら装置では、ピクセルが、明るい状態、あるいは暗い状態かの何れかにある。明るい（「オン」または「オープンな」）状態では、バイステイブルディスプレイ素子が、入射可視光をユーザに反射する。暗い（「オフ」または「クローズな」）状態では、バイステイブルディスプレイ素子が、光を吸収し、ユーザにほとんど光を反射しない。この実施例によれば、ディスプレイ１１０は、「オフ」状態のときには光を反射し、「オン」状態のときには光を吸収するように構成されている。すなわち、「オン」状態と「オフ」状態とで光反射率特性は逆転する。ＭＥＭＳピクセルは、選択された色のみを反射するように構成されている。これによって、黒と白だけではなく、カラー表示が可能となる。
【００１１】
図１は、ビジュアルディスプレイの一連のピクセル中の隣接した２つのピクセルを示す等測図である。ここでは、各ピクセルが、ＭＥＭＳ干渉変調器を備えている。干渉変調器ディスプレイは、これら複数の干渉変調器の行／列アレイからなる。各干渉変調器は、互いに隔離されて配置された一対のミラーを含み、共鳴光学キャビティを形成する。一つの実施例では、これらミラーのうちの一方が、少なくとも２つの位置の間を移動することができる。第一の位置では、可動ミラーが、他のミラーからの第一の距離において配置される。これによって、干渉変調器は、主に反射性となる。第二の位置では、可動ミラーが、例えば、固定ミラーに隣接した異なる距離において配置される。これによって、干渉変調器は、主に吸収性となる。
【００１２】
ピクセルアレイの図示された部分は、２つの隣接する一列の干渉変調器１２ａ，１２ｂを含む。干渉変調器の図示された実施例では、可動ミラー１４ａが、固定された部分ミラー１６ａ，１６ｂから予め定めた距離において、反射性（「リリース」、「オン」、又は「オープン」）位置に示されている。干渉変調器１２ｂの可動ミラー１４ｂは、部分ミラー１６ｂに隣接した非反射性の、吸収性（「アクチュエート」、「オフ」、又は「クローズ」）位置に示されている。
【００１３】
固定ミラー１６ａ，１６ｂは、電導性である。そして、例えば、クロムと、インジウム−錫−酸化物とからなる層を、平行なストリップにパターン化し、列電極を形成する透明基板１８上に堆積することによって製造される。一例に並んだ可動ミラー１４ａ，１４ｂは、アルミニウムが一つの適切な材料である基板１８上に、（列電極１６ａ，１６ｂに直交する）堆積された一層又は複数層の金属層の一連の平行なストリップとして形成されることができ、行電極を形成する。
【００１４】
電位差が、選択された行及び列に印加されると、対応するピクセルにおける行電極及び列電極の交点に形成されたキャパシタは、充電され、静電力がこれら電極を強制的に引きつける。電圧が十分に高ければ、図１の右側のピクセルに示すように、可動電極が固定電極に対して押し付けられる（短絡を防止し、分離距離を制御するために、誘電材料が、固定電極上に堆積されているかもしれない）。この動きは、印加された電位差の極性に拘わらず同じである。このように、行／列アクチュエーションは、各ピクセルの反射状態対吸収状態を制御することができる。
【００１５】
図２から図５は、ディスプレイ用途において干渉変調器のアレイを使用するための一つの典型的な処理及びシステムを示している。図２は、本発明の局面を組み込むことができる電子装置の１つの実施例を示すシステムブロック図である。典型的な実施例において、電子装置は、プロセッサ２１を含む。このプロセッサ２１は、例えば、ＡＲＭ、Ｐｅｎｔｉｕｍ（登録商標）、Ｐｅｎｔｉｕｍ  ＩＩ（登録商標）、Ｐｅｎｔｉｕｍ  ＩＩＩ（登録商標）、Ｐｅｎｔｉｕｍ  ＩＶ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）Ｐｒｏ、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ  ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）のような任意の汎用シングルチップ又はマルチチップのマイクロプロセッサであるか、又は例えばディジタルシグナルプロセッサ、マイクロコントローラ、プログラマブルゲートアレイのような特殊用途マイクロプロセッサでありうる。当該技術分野において従来からあるように、プロセッサ２０は、一つ又は複数のソフトウェアモジュールを実行するように構成されうる。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、電子メールプログラム、若しくはいずれかのその他のソフトウェアアプリケーションを含む一つ又は複数のソフトウェアアプリケーションを実行するように構成されうる。
【００１６】
一つの実施例では、プロセッサ２０は、アレイコントローラ２２と通信するようにも構成されている。一つの実施例では、このアレイコントローラ２２は、ピクセルアレイ３０に信号を供給する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に図示されたアレイの断面は、図２内の線１−１により示される。アレイコントローラ２２の部分は、追加の回路及び機能と同様に、一般に、実際のディスプレイドライバと一般用途マイクロプロセッサとの間に接続されているグラフィックコントローラによって提供される。グラフィックコントローラの典型的な実施例は、Ｃｈｉｐｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ社製の６９０３０又は６９４５５コントローラ、セイコーエプソン社のＳ１Ｄ１３００シリーズ、Ｓｏｌｏｍｏｎ  Ｓｙｓｔｅｃｈ  １９０６を含む。
【００１７】
ＭＥＭＳ干渉変調器に関して、行／列アクチュエーションプロトコルは、図３に説明されたこれらの装置のヒステリシス特性を利用することができる。例えば、リリース状態からアクチュエート状態へとピクセルを変形させるために、１０ボルトの電位差を必要とするかもしれない。しかしながら、電圧がその値から減少する場合、この電圧が、２ボルトより下に下がるまでピクセルはリリースしない。したがって、図３で説明された例では、約３から７Ｖの電圧の範囲に、装置が、何れであっても開始した状態を維持する安定ウィンドウが存在する。したがって、行／列アクチュエーションプロトコルは、行ストローブの間、アクチュエートされるべきストローブされた行におけるピクセルが、約１０ボルトの電圧差を受け、リリースされるべきピクセルが、零ボルトに近い電圧差を受けるように設計される。ストローブの後、ピクセルは、約５ボルトの定常状態電圧差を受け、その結果、ピクセルは、行ストローブが立ち寄ったどんな状態にでもとどまることができる。書き込まれた後、各ピクセルは、この例では電位差が３−７ボルトの「安定ウィンドウ」の範囲内であると判断する。この特徴は、事前に存在するアクチュエート状態、又はリリース状態かのいずれかに同様に印加された電圧条件の下で、図１に説明されたピクセル設計を安定にさせる。アクチュエート状態又はリリース状態であるかに拘わらず、干渉変調器の各ピクセルは本質的には、固定ミラーと移動ミラーとにより形成されたキャパシタであるので、この安定状態は、ほとんど電力消費なしにヒステリシスウィンドウの範囲内の電圧に保持されることができる。ミラーが動いておらず、印加された電位が一定であるならば、基本的に電流は、ピクセルに流れ込まない。
【００１８】
代表的な用途では、ディスプレイフレームは、第１行内のアクチュエートされたピクセルの所望のセットにしたがって列電極のセットをアサートすることによって生成される。行パルスは、その後、行１の電極に印加され、アサートされた列ラインに対応するピクセルをアクチュエートする。列電極のアサートされたセットは、その後、第２行内のアクチュエートされたピクセルの所望のセットに対応するように変更される。パルスは、その後、行２の電極に印加され、アサートされた列電極にしたがって行２内の適切なピクセルをアサートする。行１ピクセルは、行２パルスに影響されず、行１パルスの間に設定された状態にとどまる。これが、連続した方式で一連の行全体に対して繰り返され、フレームが生成される。一般に、１秒当たり所望数のフレームにおいてこの処理を連続的に繰り返すことにより、フレームは、新たなディスプレイデータでリフレッシュ及び／又は更新される。ディスプレイフレームを生成するためにピクセルアレイの行電極及び列電極を駆動するためのその他の広範なプロトコルもまた周知であり、本発明とともに使用されうる。
【００１９】
図４及び図５は、図２の３×３アレイでディスプレイフレームを生成するための一つの可能なアクチュエーションプロトコルを示している。図４は、列電圧レベル及び行電圧レベルの可能なセットを示している。このセットは、図３のヒステリシス曲線を示すピクセルのために使用されうる。図４の実施例では、ピクセルをアクチュエートすることは、適切な列を−Ｖｂｉａｓに、適切な行＋ΔＶに設定することを含む。ピクセルをリリースすることは、適切な列を＋Ｖｂｉａｓに、適切な行を同じ＋ΔＶに設定することにより達成される。行電圧が零ボルトに保持される行では、列が＋Ｖｂｉａｓ又は−Ｖｂｉａｓであるかに拘らず、ピクセルが元々どの状態にあろうとも、ピクセルはその状態で安定である。
【００２０】
図５Ｂは、図２の３×３アレイに加えられる一連の行及び列信号を示すタイミング図である。図２の３×３アレイは、結果的に、アクチュエートされたピクセルが非反射性である図５Ａに示すディスプレイ配列となる。図５Ａに示すフレームを書き込む前に、ピクセルは、任意の状態であることができ、この例では、全ての行が５ボルトであり、全ての列が１０ボルトである。この状態では、全てのピクセルは、自身の現在のアクチュエート状態又はリリース状態で安定である。
【００２１】
図５Ａのフレームでは、ピクセル（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）がアクチュエートされている。これを実現するために、行１に対する"ライン時間"の間に、列１及び２は、０ボルトに設定され、列３は、１０ボルトに設定される。全てのピクセルが３−７ボルトの安定ウィンドウの中にとどまるため、これは、どのピクセルの状態も変化させない。行１は、その後、５から最大１０ボルトまで上がり、５Ｖに戻るパルスでストローブされる。これは、（１，１）及び（１，２）ピクセルをアクチュエートし、（１，３）ピクセルをリリースする。アレイ内のその他のピクセルは、影響されない。望まれるように行２を設定するために、列２は、０ボルトに設定され、そして列１及び３は、１０ボルトに設定される。行２に加えられた同じストローブは、その後、ピクセル（２，２）をアクチュエートし、ピクセル（２，１）及び（２，３）をリリースする。同様に、アレイのその他のピクセルは、影響されない。行３は、列２及び列３を０ボルトに、そして列１を１０ボルトに設定することより同様に設定される。行３ストローブは、図５Ａに示されたように行３ピクセルを設定する。フレームを書き込んだ後、行電位は零に、そして列電位は１０又は０ボルトのいずれかにとどまることができ、ディスプレイは、その後、図５Ａの配列で安定である。同じ手順が数十から数百の行及び列のアレイに対して採用することが可能であることが認識されるであろう。しかも、行及び列アクチュエーションを実行するために使用された電圧のタイミング、シーケンス、及びレベルが、上記に概要を示された一般的な原理の範囲内で広範囲に変形でき、上記の例は、典型的な例にすぎず、任意のアクチュエーション電圧方法が、本発明とともに使用可能であることが認識されるであろう。
【００２２】
上記に説明された原理にしたがって動作する干渉変調器の構造の詳細は、広範に変化できる。例えば、図６Ａ乃至図６Ｃは、移動しているミラー構造の３つの異なる実施例を図示している。図６Ａは、図１の実施例の断面であり、金属材料のストリップ１４が、直交して延びている支柱１８上に堆積されている。図６Ｂでは、可動ミラーが、連結部３２上に、コーナにおいてのみ支柱に取り付けられる。図６Ｃでは、ミラー１６が、変形可能な層３４から吊り下げられている。ミラー１６に使用される構造的な設計及び材料が光学特性に関して最適化されることができ、かつ、変形可能な層３４に使用される構造的な設計及び材料が所望の機械特性に関して最適化できるため、この実施例は、利点を有する。種々のタイプの干渉装置の製造は、例えば、その全体が本願に組み込まれる米国公開出願２００４／００５１９２９（特許文献１）を含む種々の公開された文書に記載されている。
【００２３】
電子装置、及び例えばポータブル装置のようにバッテリによって駆動される装置では、低い電力消費が望ましい。ディスプレイを駆動する電子部品は一般に、装置電力全体の大部分を消費するので、ドライバ電子部品の電力消費を減少することが望ましい。
【００２４】
図７は、例えば、アクチュエートされたピクセルが非反射性である図５Ａに示すディスプレイ配置になるような図２の３×３アレイに加えられた行信号と列信号との系列を示すタイミング図である。図７の実施例では、変調器素子のアレイは、それぞれ、約１０ボルトの電圧差によってアクチュエートされ、約零ボルトの電圧差によってリリースされ、約３から７ボルトの範囲にある安定電圧差によってそれぞれの位置に維持される。別の実施例では、行電圧及び列電圧は、ディスプレイの変調器素子を駆動するのに適した任意のレベルに設定される。
【００２５】
図５Ａのフレームでは、ピクセル（１，１）、（１，２）、（２，２）、（３，２）及び（３，３）がアクチュエートされている。従って、行１ライン時間の間、行１電圧は、５ボルトから最大１０ボルトまで上がり、５ボルトに戻るパルスでストローブされる。行１ライン時間の始まりの近くでは、列１と列２とが０ボルトに設定され、列３が１０ボルトに設定される。従って、ピクセル（１，１）及びピクセル（１，２）は、（変調器素子を介して加えられた約１０ボルトによって）アクチュエートされ、ピクセル（１，３）は、（変調器素子を介して加えられた約零ボルトによって）リリースされる。図７に示す実施例では、上述するように、行電圧がストローブされ、列電圧がデータ信号８０４（図８）に従って適切なレベルに設定される活性化時間７１０の間、行１素子が所望の状態に変化される。図７に示すように、活性化時間７１０はライン時間よりも短い。一つ実施例では、干渉変調器は、状態を変化させるために約１０マイクロ秒必要とするので、活性化時間は、約１０マイクロ秒に設定される。しかしながら、他の実施例では、活性化時間７１０は、ライン時間よりも短い他の任意の値に設定される。
【００２６】
活性化時間７１０の後、行１の素子の状態は、例えば、行１の各変調器素子を介した約５ボルトの安定電圧の印加によって維持される。有利なことに、列ターミナルに印加される電圧を供給するように構成された列レベルシフタ８１２（図８）は、活性化時間７１０の後にディセーブルされる。これによって、列ディセーブル時間７２０の間、電源から消費される電力を減少させる。レベルシフタをディセーブルすることは、電源、接地、及び列ロードのうちの少なくとも１つからレベルシフタ８１２を切り離すことを含む。その他のディセーブルメカニズムもまた可能である。幾つかのディセーブルメカニズムは、入力データを信号として使用することを含む。データイネーブルモジュール８２０（図８）は、列ディセーブル時間７２０の間、変調器素子のアレイの列ターミナルを接地するように構成されている。従って、アレイの列の各々を零ボルトとし、行を５ボルトとすることによって、各変調器素子を介して約５ボルトが加えられる。これによって、各変調器素子を現在の状態に維持する。ショートパルスモジュール９００（図８及び図９）は、現在のライン時間の終わり近くであるか、又は同様に次のライン時間の始まりの近くにおいて列レベルシフタ８１２（図８）をイネーブルする。これによって、次の行のための適切な電圧レベルが、列ターミナルに提供される。
【００２７】
図８は、ディスプレイ装置の変調器素子のアレイのためのドライバ信号を出力するように構成された典型的なディスプレイドライバ８００のブロック図である。特に、ディスプレイドライバ８００は、変調器素子の行の各々に接続された行出力ターミナル８４０と、変調器素子の列の各々に接続された列出力ターミナル８３０とに信号を出力する。有利なことに、ディスプレイドライバ８００は、列ディセーブル時間７２０の間、回路の少なくとも一部をディセーブルする。これによって、ディスプレイドライバ８００によって消費される電力を減少させる。図８に示す典型的な実施例では、列ディセーブル時間７２０の間、列出力ターミナルが接地され、行出力ターミナル８４０が、例えば５ボルトのバイアス電圧を提供する。
【００２８】
典型的なディスプレイデバイス８００は、列レベルシフタ８１２と行レベルシフタ８１４とを含む。これらは、例えばバッテリのような電源８０６にそれぞれ電気的に接続されている。レベルシフタ８１２，８１４は、電源８０６によって供給される電圧信号を修正し、アレイの変調器素子を駆動するために必要な一つ又は複数の電圧レベルを提供するように構成される。例えば、典型的なアレイにおける変調器素子は、アクチュエートするための１０ボルトの電圧差と、状態を維持するための５ボルトの電位差とを必要とする。もしも電源８０６がほんの３ボルトしか提供しないのであれば、電源８０６からの電気信号は、変調器素子をアクチュエートするために必要な電圧レベルを提供するためにブーストする必要がある。例えば５ボルト及び１０ボルトのような行ターミナル用の電圧は、行レベルシフタ８１４によって提供され、例えば５ボルト及び１０ボルトのような列ターミナル用の電圧は、列レベルシフタ８１４によって提供される。
【００２９】
レベルシフタ８１２，８１４の各々は、複数のＤＣ−ＤＣ変換回路、オペアンプ等を含み、電源８１６からの電気信号を、一つ又は複数の所望のレベルにブーストするように構成されている。ここで記載された実施例は、電源電圧を、変調器素子を駆動するために必要な電圧に増加させるように構成された電圧ブースタの使用を説明しているが、当該技術分野における熟練者であれば、別の実施例では、レベルシフタ８１２，８１４が、変調器素子を駆動するために必要な電圧に入力電圧を減少させるように構成されうることを認識するであろう。
【００３０】
典型的なディスプレイドライバ８００は、アレイの行における各変調器素子の所望の状態を表すデータ８２４を受け取るシフトレジスタ８２２を含む。一つの実施例では、シフトレジスタ８２２が、変調器素子のアレイ内の列の数に等しい幅を持っている。従って、シフトレジスタ８２２は、変調器素子の行の全体の次の状態を表すデータを格納する。シフトレジスタ８２２には、シフトレジスタ８２２からのデータ８２４を受け取るように構成されたラッチ８１８が結合されている。一つの実施例では、ラッチ８１８が、各ライン時間の初めにおいて、シフトレジスタ８２２から受け取ったデータを出力する。ラッチ８１８には、列出力ターミナル８３０にデータが提供されるべき時を制御するように構成されたデータイネーブルモジュール８２０が電気的に接続されている。一つの実施例では、データイネーブルモジュール８２０が、その行のための活性化時間７１０の間、変調器素子の現在の行のためにデータを出力するように構成される。図８の実施例では、データイネーブルモジュール８２０が、列レベルシフタ８１２に電気的に結合される。これによって、適切な電圧レベルが、列出力ターミナル８３０に提供されるようになる。例えば、データ８２４は、変調器素子の所望の状態を表す３ボルト及び零ボルトの信号型式をとるバイナリデータを含む。図８の実施例では、データイネーブルモジュール８２０が、各列出力ターミナル８３０に１０ボルト信号を出力するように構成される。これは、ラッチ８１８から受け取った３ボルト信号に対応している。従って、変調器素子の状態は、変調器素子の状態を変化させるために必要なものよりも低い電圧レベルを用いてソフトレジスタ８２４及びラッチ８１８に格納される。
【００３１】
図８の実施例では、制御信号（ＣＴＲＬ）モジュール７０２が、ラッチ７１８に接続されており、新たなライン時間が始まったときを示す水平同期出力信号を提供するように構成されている。一つの実施例では、ラッチ８１８が、シフトレジスタ８２２をラッチする。シフトレジスタ８２２は、制御モジュール７０２が、新たなライン時間が始まったことを示すと、ラッチ８１８に出力を出力する。その後このデータは、活性化時間の間に、データイネーブルモジュール８０２を通って列出力ターミナルに渡される。
【００３２】
図８に示すように、典型的なディスプレイドライバ８００は、データイネーブルモジュール８２０と同様に、列レベルシフタ８１２の動作を制御するために使用されるイネーブル信号を提供するように構成されたショートパルスモジュール８２０を含む。一般に、ショートパルスモジュール８２０は、活性化時間７１０が経過した後に列レベルシフタ８１４をディセーブルし、次のライン時間が始まるまで列レベルシフタ８１４を非活性に保つように構成されている。このように、列レベルシフタ８１４が、各ライン時間の一部の間ディセーブルされ、列レベルシフタ８１４によって使用される電力が減少され、変調器素子のアレイによって消費される電力が減少される。一つの実施例では、ショートパルスモジュール８２０は、データイネーブルモジュール８２０にも接続され、全ての列に対する出力が接地されるべき時を示す信号を提供する。特に、列ディセーブル時間７２０（図７）の間、列レベルシフタ８１２がディセーブルされる一方、ショートパルスモジュール８２０は、データイネーブルモジュール８２０に、列出力ターミナル８３０が全て接地されるべきであることをシグナルする。このように、列出力ターミナル８３０は、ディセーブル時間７２０の間、揺らぎが阻止される一方、列レベルシフタ８１２はディセーブルされる。列ディセーブル時間７２０の間、行レベルシフタ８１４が残ることによって、例えば５ボルトのようなバイアス電圧は、行出力ターミナル８４０にバイアス電圧を提供することによって変調器素子上に維持される。上述したように、ショートパルスモジュール８２０は、アレイの現在の行の変調器要素が、状態を変化させるために十分な時間を持った後、必要な場合にのみ、列レベルシフタ８１２が非活性になるように構成される。
【００３３】
一つの実施例では、ショートパルスモジュール８２０は、列レベルシフタ８１２の非活性化と同様に、行ストローブ時間、例えば、図７の例において行電圧が１０ボルトになる時間の長さも制御する。典型的なディスプレイドライバ８００は、行出力ターミナルの各々に接続されたパルス生成器８４２を含む。パルス生成器８４２は、アレイの行に行ストローブをシーケンシャルに提供するように構成されている。例えば、第一のライン時間の間、パルス生成器８４２Ａは、行ストローブをアレイの第一の行に提供し、第二のライン時間の間、パルス生成器８４２Ｂは、行ストローブをアレイの第二の行に提供する。図８の実施例では、制御モジュール８０２が、パルス生成器８４２に電気的に接続されており、シーケンシャルな各ライン時間が始まるときを示す。
【００３４】
一つの実施例では、行ストローブ時間は、活性化時間７１０に実質的に等しい。この実施例では、行出力ターミナル８４０は、列ディセーブル時間７２０の間、例えば５ボルトのバイアス電圧に戻る。一つの実施例では、ショートパルスモジュール８２０が、イネーブル信号（図示せず）をパルス生成器８４２に提供し、行電圧ターミナル７４０がバイアス電圧に戻るべきである時を示す。一つの実施例では、ショートパルスモジュール８２０からのイネーブル信号がアサートされた時、行レベルシフタ８１２及び列レベルシフタ８１４の両方が動作中であり、選択されたパルス生成器８４２が、それぞれの行出力ターミナルへ１０ボルトを出力する。一つの実施例では、例えば、活性化時間７１０の終わりのように、イネーブル信号がデアサートされたとき、選択されたパルス生成器８４２は、５ボルトに戻し、列レベルシフタ８１２がディセーブルされ、イネーブルなデータが、列出力ターミナル８３０を接地する。従って、イネーブル信号がデアサートされたとき、列レベルシフタ８１２は動作しておらず、電源８１６から電力が消費されない。
【００３５】
ライン時間の一部の間、ディスプレイドライバ８００の動作が、列レベルシフタ８１２のディセーブリングに関連して記載されたが、当該技術分野における通常の熟練者に対して明らかな他の実施例では、列レベルシフタ８１２ではなくて行レベルシフタ８１４がディセーブルされる。
【００３６】
ショートパルスモジュール８２０は、活性化時間の後、列ブーストモジュール８１４をイネーブルするように構成された様々な電子部品の組み合わせからなる。以下に詳細を示す図９は、ショートパルスモジュール８２０で使用される部品の一つの典型的な構成のブロック図である。
【００３７】
図９は、レベルシフタの動作を制御するために列レベルシフタ８１２（図８）に提供されるイネーブル信号を出力するように構成された典型的なショートパルスモジュール９００のブロック図である。一つの実施例では、行ストローブ時間を制御するために、イネーブル信号がパルス生成器８４２（図８）に送信される。典型的なショートパルスモジュール９００は、３つの入力、すなわちイネーブル信号のために望ましい信号レベルを与える活性化信号９０８と、クロック信号（ＣＬＫ）１００７と、例えばＣＴＲＬモジュール８０２からのようなＣＴＲＬ信号９０２とを含む。
【００３８】
図９の実施例では、ＣＬＫ８０２は、典型的なＶＧＡデータレートである２５ＭＨｚで振動する方形波である。あるいは、ＣＬＫ８０２は、任意の別の周波数のクロック信号であるかもしれない。カウンタ９０１はＣＬＫパルス毎にカウントするように構成され、ＣＴＲＬ信号９０２入力は、各ライン時間の始まりにおいて、カウンタ９０１を零にリセットする。セットリセットフリップフロップ９０４は、イネーブル出力を提供する。当該技術分野における熟練者であれば認識するであろうが、フリップフロップ９０４は、セット入力９０５がアサートされた時、活性化信号９０８を出力するためにトリガされる。一つの実施例では、イネーブル信号が活性化信号９０８に等しいとき、選択された行がストローブされ、列レベルシフタ８１２が動作する。フリップフロップ９０４の出力は、リセット入力９０６において信号がアサートされるまで保持される。
【００３９】
動作中、ＣＴＲＬ信号９０２がアサートされた時、パルス生成器９０３が一つのＣＬＫワイドパルスを生成するために使用される。これによって、セット信号９０５をアサートし、イネーブル信号を出力するようにフリップフロップ１００４を設定する。等化回路９０２は、カウンタ９０１のカウントが、活性化時間７１０を表す予め定めた値に等しいときに一つのＣＬＫワイドパルスを出力する。等化回路９０２からの出力は、ＣＴＲＬ信号９０２が次にアサートされたときに再びイネーブルされるカウンタ９０１をディセーブルし、新たなライン時間を示す。等化回路９０２からの出力はまた、イネーブル信号をデアサートするリセット入力９０６をアサートする。一つの実施例では、イネーブル信号がデアサートされた時、ショートパルスモジュール９００の出力は零に等しく、選択された行が、図７及び図８の実施例においては例えば５ボルトであるバイアス電圧に戻され、データイネーブル回路が列電極を接地し、列レベルシフタ８１２がディセーブルされる。このようにして、ショートパルスモジュール９００は、列レベルシフタ８１２が動作する時間を制御する。
【００４０】
一つの実施例では、活性化時間７１０は、干渉変調器の状態を変化させるために必要な最小の時間である。しかしながら、この回路は、ディスプレイに提供されるパルスを減少させるために、その他の種類のディスプレイと連携して使用されてもよい。例えばショートパルスモジュール９００のようなショートパルスモジュールは、既存のディスプレイドライバに接続されるか、あるいは、ディスプレイデバイス内に組み込まれる。
【００４１】
図１０は、レベルシフタを制御する典型的な方法を説明するフローチャートである。上述するように、行レベルシフタ又は列レベルシフタのうちの何れかが活性化された時間を減少させることによって、ディスプレイドライバによって消費される合計電力が減少され、電源の寿命が延長される。
【００４２】
ブロック１０１０では、変調器素子のアレイ内の変調器素子のセットにデータが書き込まれる。一つの実施例では、変調器素子のアレイが、素子の行をシーケンシャルに更新することによってリフレッシュされる。この実施例では、変調器素子のセットは、変調器素子の一つ又は複数の行からなる。有利な実施例では、変調器素子のセットは、変調器素子の一つの行からなる。
【００４３】
別の実施例では、変調器素子のセットは、素子の列、又はアレイ内の変調器素子のその他任意のサブセットからなる。例えば、一つの実施例では、アレイの変調器素子の一部は、アレイの別の部分よりも少ない頻度の更新しか必要としない。従って、変調器素子のセットは、より頻繁な更新を必要とする変調器素子の一部のみを含む。
【００４４】
ブロック１０２０では、増幅された電力信号をディスプレイドライバに与えるレベルシフタのうちの一つが、予め定めた時間ディセーブルされる。例えば、図７及び図８の実施例では、列ディセーブル時間７２０の間、列レベルシフタ８１２がディセーブルされる。別の実施例では、各ライン時間の類似の部分の間、行レベルシフタがディセーブルされる。この実施例では、行レベルシフタがディセーブルされている間、列レベルシフタは、バイアス電圧を変調器素子に与えるように構成される。有利な実施例では、レベルシフタのうちの一つがディセーブルされる間の時間は、アレイ内の変調器素子が状態を変化させるために必要とされる時間よりも長い。
【００４５】
ブロック１０３０では、ディセーブルされたレベルシフタが再びイネーブルされる。例えば、図７及び図８の実施例では、列レベルシフタ８１２が、各ライン時間の始まり近くで再びイネーブルされる。従って、列レベルシフタ８１２は、変調器素子の状態を設定するデータイネーブルモジュール８２０に、適切な電圧レベルを提供することができる。一つの実施例では、新たなライン時間の開始前に列レベルシフタ８１２がイネーブルされる。これによって、ライン時間が始まるときに、増幅された電圧レベルが、データイネーブルモジュール８２０に対して利用可能となる。別の実施例では、ライン時間の開始後であって、例えば活性化時間７２０のような活性化時間の前に列レベルシフタ８１２がイネーブルされる。ライン時間の一部の間、行レベルシフタがディセーブルされる実施例では、ブロック１０３０で行レベルシフタが再びイネーブルされる。
【００４６】
レベルシフタが再びイネーブルされることによって、この方法はブロック１０１０に戻り、例えばディスプレイ素子の別の行のような別のセットの変調器素子についてブロック１０１０、１０２０、及び１０３０を繰り返す。
【００４７】
図１１Ａ及び図１１Ｂは、ディスプレイ装置２０４０の実施形態を説明するシステムブロック図である。ディスプレイ装置２０４０は、例えば、セルラ又は携帯電話機でありうる。しかしながら、ディスプレイ装置２０４０の同じ構成要素、又はそのわずかな変形も、例えばテレビ及び携帯型メディアプレーヤのような種々のタイプのディスプレイ装置を説明する。
【００４８】
ディスプレイ装置２０４０は、ハウジング２０４１、ディスプレイ２０３０、アンテナ２０４３、スピーカ２０４５、入力装置２０４８、及びマイクロフォン２０４６を含む。ハウジング２０４１は、一般に当業者に周知の各種の製造技術のいずれかから形成され、射出成型、及び真空形成を含む。その上、ハウジング２０４１は、限定される訳ではないが、プラスチック、金属、ガラス、ゴム、及びセラミックス、又はこれらの組み合わせを含む種々の材料から形成されることができる。一つの実施例では、ハウジング２０４１は、取り外し可能部分（図示せず）を含む。この部分は、異なる色からなるか、又は異なるロゴ、絵柄、又はシンボルを含む別の取り外し可能部品と交換することができる。
【００４９】
典型的なディスプレイ装置２０４０のディスプレイ２０３０は、ここに説明されたように、バイステイブルディスプレイを含む種々のディスプレイのうちの何れかでありうる。その他の実施例では、当該技術分野における熟練者に対して周知であるように、ディスプレイ２０３０は、上記に説明したように、例えばプラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤ、又はＴＦＴ  ＬＣＤのようなフラットパネルディスプレイ、若しくはＣＲＴ又はその他の真空管装置のような、非フラットパネルディスプレイを含む。しかしながら、本実施例を説明する目的のために、ディスプレイ２０３０は、ここに説明されたように、干渉変調器ディスプレイを含む。
【００５０】
典型的なディスプレイ装置２０４０の１つの実施例の構成要素が、図１１Ｂに模式的に図示される。図示された典型的なディスプレイ装置２０４０は、ハウジング２０４１を含む。ハウジング２０４１は、少なくとも部分的にその中に閉じ込められた付加的な構成要素を含むことができる。例えば、１つの実施例では、典型的なディスプレイ装置２０４０は、トランシーバ２０４７に接続されたアンテナ２０４３を含むネットワークインターフェース２０２７を含む。トランシーバ２０４７は、プロセッサ２０２１に接続され、プロセッサ２０２１は調整ハードウェア２０５２に接続される。調整ハードウェア２０５２は、信号を調整する（例えば、信号をフィルタする）ように構成されうる。調整ハードウェア２０５２は、スピーカ２０４５及びマイクロフォン２０４６に接続される。プロセッサ２０２１は、入力装置２０４８及びドライバコントローラ２０２９にも接続される。ドライバコントローラ２０２９は、フレームバッファ２０２８、及びアレイドライバ２０２２に接続される。また、アレイドライバ２０２２は、ディスプレイアレイ２０３０にも接続されている。電源２０５０は、特定の典型的なディスプレイ装置２０４０設計によって必要とされるような全ての構成要素に電力を供給する。
【００５１】
ネットワークインターフェース２０２７は、アンテナ２０４３及びトランシーバ２０４７を含んでいる。これによって、典型的なディスプレイ装置２０４０は、ネットワークを介して１又は複数の装置と通信することができる。１つの実施例では、ネットワークインターフェース２０２７は、プロセッサ２０２１の要求を軽減させるためにある処理能力を持つことができる。アンテナ２０４３は、信号を送受信するために当該技術分野における熟練者に公知の何れかのアンテナである。１つの実施例では、アンテナは、ＩＥＥＥ８０２．１１（ａ），（ｂ），又は（ｇ）を含む、ＩＥＥＥ８０２．１１規格にしたがってＲＦ信号を送信し、受信する。他の１つの実施例では、アンテナは、ブルートゥース（ＢＬＵＥＴＯＯＴＨ）規格にしたがってＲＦ信号を送信し、受信する。セルラ電話機の場合、アンテナは、ＣＤＭＡ、ＧＳＭ、ＡＭＰＳ、又は無線セル電話ネットワーク内で通信するために使用されるその他の公知の信号を受信するように設計される。トランシーバ２０４７は、アンテナ２０４３から受信された信号を前処理する。これによって、信号が受信され、更にプロセッサ２０２１によって操作されるようになる。またトランシーバ２０４７は、プロセッサ２０２１から受信した信号を処理する。これによって、信号はアンテナ２０４３を経由して、典型的なディスプレイ装置２０４０から送信されるようになる。
【００５２】
代替実施例では、トランシーバ２０４７は、受信機によって置き換えることが可能である。更に別の代替実施例では、ネットワークインターフェース２０２７は、画像ソースによって置き換えられることができる。画像ソースは、プロセッサ２０２１に送られるべき画像データを記憶又は生成することができる。例えば、画像ソースは、画像データを含むディジタルビデオディスク（ＤＶＤ）又はハードディスクドライブであるか、あるいは画像データを生成するソフトウェアモジュールでありうる。
【００５３】
上に示す詳細な記述が様々な実施例に適用された本発明の斬新な特徴を示し、記述し、指摘している一方、説明された装置又は処理の形式及び詳細における様々な変化、置き換え、及び省略が、本発明の精神から逸脱することなく当該技術分野における熟練者によってなされることが理解されよう。理解されるように、幾つかの特徴は他のものとは個別に使用又は実施されうるので、本発明は、ここで明らかになった特徴及び利点の全てを提供する訳ではない形態において具体化されうる。
【図面の簡単な説明】
【００５４】
【図１】図１は、干渉変調器ディスプレイの一つの実施例の一部を示す等測図であり、第一の干渉変調器の可動ミラーが固定ミラーから予め定めた距離である反射、すなわち「オン」位置にあり、第二の干渉変調器の可動ミラーが非反射、すなわち「オフ」位置にある図である。
【図２】図２は、３×３の干渉変調器ディスプレイを組み込んだ電子装置の一つの実施例を示すシステムブロック図である。
【図３】図３は、図１に示す干渉変調器の一つの典型的な実施例における印加電圧に対する可動ミラー位置の図である。
【図４】図４は、干渉変調器ディスプレイを駆動するために使用される行電圧と列電圧のセットを示す図である。
【図５Ａ】図５Ａは、ディスプレイデータのフレームを、図３に示す３×３干渉変調器ディスプレイに書き込むために使用される行信号及び列信号のための一つの典型的なタイミング図を示す。
【図５Ｂ】図５Ｂは、ディスプレイデータのフレームを、図３に示す３×３干渉変調器ディスプレイに書き込むために使用される行信号及び列信号のための一つの典型的なタイミング図を示す。
【図６Ａ】図６Ａは、図１に示す装置の断面図である。
【図６Ｂ】図６Ｂは、干渉変調器の代替実施例を示す断面図である。
【図６Ｃ】図６Ｃは、干渉変調器の別の代替実施例を示す断面図である。
【図７】図７は、例えば、アクチュエートされたピクセルが非反射性である図５Ａに示すディスプレイ配置になるような図２の３×３アレイに加えられた行信号と列信号との系列を示すタイミング図である。
【図８】図８は、ディスプレイ装置の変調器素子のアレイに対してドライバ信号を出力するように構成された典型的なディスプレイドライバのブロック図である。
【図９】図９は、レベルシフタの動作を制御するために図８の列レベルシフタに提供されるイネーブル信号を出力するように構成された典型的なショートパルスモジュールのブロック図である。
【図１０】図１０は、レベルシフタを制御する典型的な方法を説明するフローチャートである。
【図１１Ａ】図１１Ａは、複数の干渉変調器を備えたビジュアルディスプレイ装置の実施例を示すシステムブロック図である。
【図１１Ｂ】図１１Ｂは、複数の干渉変調器を備えたビジュアルディスプレイ装置の実施例を示すシステムブロック図である。
【図１】
2006099079.tif 000003
【図２】
2006099079.tif 000004
【図３】
2006099079.tif 000005
【図４】
2006099079.tif 000006
【図５Ａ】
2006099079.tif 000007
【図５Ｂ】
2006099079.tif 000008
【図６Ａ】
2006099079.tif 000009
【図６Ｂ】
2006099079.tif 000010
【図６Ｃ】
2006099079.tif 000011
【図７】
2006099079.tif 000012
【図８】
2006099079.tif 000013
【図９】
2006099079.tif 000014
【図１０】
2006099079.tif 000015
【図１１Ａ】
2006099079.tif 000016
【図１１Ｂ】
2006099079.tif 000017
【外国語明細書】
2006099079000001.pdf