(57)【要約】【課題】センサに接続され、増幅特性を可変に設定する増幅回路であって、経時変化や温度変化による影響を抑制する増幅回路及びその制御方法を提供する。【解決手段】センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路１は、基準入力状態ＫＪを検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値Ｋ１を保持する第一基準値保持部５０と、増幅特性設定値に対する増幅特性実測値の差を縮小させる補正信号ＨＳを生成する補正信号生成部３０と、第一基準値Ｋ１を、補正信号ＨＳに基づき補正する第一増幅特性補正部４０とを備えている。【選択図】図１
2006261973.tif 000002
【特許請求の範囲】
【請求項１】
センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路であって、
前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持する第一基準値保持部と、
所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成する補正信号生成部と、
前記第一基準値を、前記補正信号に基づき補正する第一増幅特性補正部と、
を備える増幅回路。
【請求項２】
請求項１に記載の増幅回路であって、
所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、
前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、
前記補正信号生成部は、
前記基準出力電圧実測値及び前記基準出力電圧目標値を比較する出力電圧比較部を含み、
前記補正信号を、前記出力電圧比較部の結果に基づき生成し、
前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで、前記補正信号が生成される
増幅回路。
【請求項３】
請求項２に記載の増幅回路であって、
前記基準電圧値の基準電圧を発生する基準電圧発生部と、
前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、
前記補正信号が生成される際には、前記基準電圧を選択する入力選択部と、
を含む増幅回路。
【請求項４】
請求項２に記載の増幅回路であって、
所定の第二基準値を保持する第二基準値保持部と、
前記第二基準値を、前記補正信号に基づき補正する第二増幅特性補正部と、
前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、
前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択する増幅特性選択部と，
を含み、
前記増幅特性設定値は、前記第二基準値であり、
前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる
増幅回路。
【請求項５】
請求項４に記載の増幅回路であって、
前記第一増幅特性補正部は、
前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含み、
前記第二増幅特性補正部は、
前記補正信号が生成されるのに先立ち、前記第二基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第二アップダウンカウンタを含む
増幅回路。
【請求項６】
請求項２に記載の増幅回路であって、
前記増幅特性設定値は、前記第一基準値であり、
前記補正信号生成部は、
前記第一基準値及び前記基準電圧値に基づき算出して得られる前記基準出力電圧目標値を生成する基準出力電圧目標値生成部
を含む増幅回路。
【請求項７】
請求項６に記載の増幅回路であって、
前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含む
増幅回路。
【請求項８】
請求項１に記載の増幅回路であって、
前記第一増幅特性補正部の出力が、
所定の上限値であり、さらに上方への補正を指示する前記補正信号が入力される場合、または、
所定の下限値であり、さらに下方への補正を指示する前記補正信号が入力される場合
には、故障を示す故障信号を発生する故障信号生成部を含む増幅回路。
【請求項９】
センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路の制御方法であって、
前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持するステップと、
所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させるように、前記第一基準値を補正するステップと、
を備える増幅回路の制御方法。
【請求項１０】
請求項９に記載の増幅回路の制御方法であって、
所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、
前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、
前記第一基準値を補正するステップは、
前記基準出力電圧実測値及び前記基準出力電圧目標値を比較するステップを含み、
前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで実行する
増幅回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサに接続され、増幅特性を可変に設定する増幅回路及びその制御方法に関するものである。
【背景技術】
【０００２】
近年のエレクトロニクス化に伴い、さまざまな場面で、加速度や角速度などの物理量の変化に応じて検知信号を出力するセンサが利用されている。センサの微小化及び高感度化に伴い、製造バラツキによるセンサ感度の個体差が大きくなる傾向にある。つまり、同一の物理量変化に応じて出力される検知信号の大きさが、複数あるセンサごとにバラつくこととなり問題である。
【０００３】
このような問題を解決するため、センサの検知信号を増幅する増幅回路と共に、モジュール化される場合が多い。このモジュールでは、増幅回路は、増幅特性を可変に設定できる回路で構成され、センサと増幅回路とをモジュール化した時点で、センサ感度に応じて増幅特性が調整される。具体的には、センサを基準状態にしたとき、増幅回路の出力が所定値になるように増幅回路の増幅特性が調整される。調整された増幅特性は、増幅回路に含まれるフラッシュやＲＯＭなどの記憶回路に格納され、以降はこの増幅特性を用いてセンサの検知信号が増幅される。このため、このようなセンサ及び増幅回路のモジュールでは、異なるモジュールにおいても、同一の物理量変化に応じて増幅回路から出力される信号の大きさを同一にすることができ、ひいては、上述したセンサ感度の個体差による問題を解決することができる。しかるに、このようなモジュールごとにセンサ感度を調整したとしても、経時変化や温度変化により、増幅回路の増幅特性が変化すると、同一のセンサ入力に対してモジュールから出力される信号の大きさが、複数のモジュールごとにバラつくという新たな問題が発生する。
【０００４】
環境の変化に応じて、増幅特性を調整するシステムが特許文献１に開示されている。
このシステムは、インターホンの音声信号を増幅する増幅回路と、インターホンの近くに設置した一定レベルの基準音を発生する基準音発生装置と、音声信号を増幅する増幅回路とを備えている。さらに、このシステムは、音声信号をデジタルデータに変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路の出力データをそれに対応する利得調整データと対照する利得調整参照テーブルと、増幅回路の利得調整を行う利得調整回路とを含んでいる。
【０００５】
このシステムにおける増幅特性の調整では、まず、基準音発生装置が発生する基準音がインターホンにより音声信号として取り込まれ、この音声信号が増幅回路で増幅されて音声信号として出力される。次いで、この音声信号がＡ／Ｄ変換回路によりデジタルデータに変化され、利得調整参照テーブルにより対応する利得調整データが求められる。さらに、利得調整データに基づいて増幅回路の利得調整が行なわれる。このように、特許文献１のシステムでは、基準音発生装置とインターホンとを結ぶ回線の状態（例えば回線の抵抗値）に変化が生じたとしても、回線を介して、基準音に応じた音声信号に基づき利得調整しているため、回線の状態の変化による影響を排除することができる。
【特許文献１】特開平６−８５９４０号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１のシステムにおけるインターホンの部分を、前述のセンサ及び増幅回路からなるモジュールのセンサの部分に置き換えて考えれば、特許文献１に開示される増幅回路を利得調整する技術を利用することが可能である。
すなわち、センサ及び増幅回路からなるモジュールに、特許文献１における基準音発生装置に相当する、センサに基準の物理量を入力するセンサ基準入力装置を設ければ、特許文献１に開示されるシステムと同様に、センサに基準の物理量を入力したとき得られる出力信号に基づいて、増幅回路の増幅特性を調整することが可能となる。
【０００７】
しかしながら、このようなセンサ基準入力装置は、センサが検知する物理量を精度よく所定値で発生するための手段が必要であるため、モジュール化の大型化やコストアップを招来することとなり問題である。
【０００８】
本発明は前記背景技術の課題の少なくとも一つを解決するためになされたものであり、センサに接続され、増幅特性を可変に設定する増幅回路であって、経時変化や温度変化による影響を抑制する増幅回路及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するための第一の発明にかかる解決手段は、センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持する第一基準値保持部と、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成する補正信号生成部と、前記第一基準値を、前記補正信号に基づき補正する第一増幅特性補正部と、を備える増幅回路である。
【００１０】
また、第一の発明にかかる他の解決手段は、センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路の制御方法であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持するステップと、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させるように、前記第一基準値を補正するステップと、を備える増幅回路の制御方法である。
【００１１】
本発明の増幅回路では、設定された増幅特性値である第一基準値に対して、補正信号に基づき補正した増幅特性が設定される。補正信号は、増幅特性設定値に対する増幅特性実測値との差を縮小させるように生成されている。すなわち、この補正信号に基づき増幅特性を補正することで、増幅回路設定値と、この増幅特性設定値が設定される際の入出力特性の実際の値との間の経時変化や温度変化により発生した設定値のズレを解消することができ、ひいては、増幅回路が出力する出力信号の誤差を抑えることができる。
【００１２】
増幅特性とは、増幅回路において、入力信号及び出力信号の関係を示す電気的特性を指し、増幅度やオフセット電圧などが挙げられる。増幅特性のうち増幅度を可変に設定する回路としては、例えば、負帰還増幅回路により増幅回路を構成し、このうち負帰還量を調整する回路が挙げられる。また、増幅特性のうちオフセット電圧を可変に設定する回路としては、増幅回路をオペアンプで構成し、オペアンプの非反転入力端に電圧を印加してオフセット電圧を設定する回路が挙げられる。
【００１３】
センサは、物理量の変化を検知して検知電圧を出力するものを指す。例えば、具体的には、加速度の変化を検知する加速度センサ、角速度や傾きの変化を検知する角速度センサ、温度の変化を検知する温度センサ、空気圧の変化を検知する空気圧センサや圧力センサ、光の強弱や色合いなどの変化を検知する光センサなどが挙げられる。
【００１４】
第一基準値保持部は、第一基準値の内容を保持するものであればいずれのものでもよく、例えば、ＲＯＭ及びフラッシュメモリなど不揮発性メモリが挙げられる。また、起動するたびに内容を設定するようにすれば、ＲＡＭやレジスタなどの揮発性メモリも利用することができる。また、増幅回路がＩＣなどに搭載される場合には、電源またはグランドに接続した入力端子の組み合わせで第一基準値を生成することもできる。従って、これら入力端子を第一基準値保持部とすることもできる。
【発明の効果】
【００１５】
本発明の増幅回路及びその制御方法によれば、経時変化や温度変化による影響を抑制する増幅回路とすることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施にかかる増幅回路及びその制御方法について図１〜図１２を参照して説明する。
【００１７】
（第一実施形態）
図１は、本発明にかかる増幅回路１を説明するための原理図である。図１には、センサ２と、センサ２に接続されてセンサ２から出力される検知信号ＫＳを増幅して出力する増幅回路１と、このセンサ２が接続された状態の増幅回路１の特性を測定する出荷試験装置３と、が示されている。
【００１８】
増幅回路１は、増幅特性を可変に設定できる増幅部１０と、予め設定された増幅特性値である第一基準値Ｋ１を保持する第一基準値保持部５０と、補正信号ＨＳを発生する補正信号生成部３０と、第一基準値Ｋ１を、補正信号ＨＳに基づき補正し、補正された増幅特性補正値ＺＴを増幅部１０に出力する第一増幅特性補正部４０とを備えている。このうち補正信号生成部３０は、所定の増幅特性設定値が設定される際の入出力特性の測定値である増幅特性実測値を求め、増幅特性設定値に対する増幅特性実測値の差を縮小させる補正信号ＨＳを生成している。
【００１９】
センサ２は、自身に加わる物理量の変化に応じて検知信号ＫＳを出力するものであればよい。例えば、具体的には、自身に加わる加速度に応じて、検知信号ＫＳを出力する加速度センサや角速度の変化に応じて検知信号を出力する角速度センサなどが挙げられる。
【００２０】
出荷試験装置３は、増幅回路１を出荷する際に、センサ２が接続された状態の増幅回路１の増幅特性を測定した結果に基づいて増幅回路１の増幅特性値である第一基準値Ｋ１を決定し、この第一基準値Ｋ１を増幅回路１の第一基準値保持部５０に格納する。この第一基準値Ｋ１は、センサ２が基準入力状態ＫＪを検知する際、増幅部１０について、出力信号ＳＳが所定の検知基準出力電圧となる増幅特性に設定する増幅特性値である。
【００２１】
補正信号ＨＳに基づく補正を行わない場合には、増幅回路１は、第一基準値Ｋ１に応じた増幅特性で、検知信号ＫＳを増幅し、出力信号ＳＳを出力する。しかるに、増幅回路１に経時変化や温度変化などが生じると、設定された第一基準値Ｋ１と、この第一基準値Ｋ１が設定される際の入出力特性の実際の値との間にズレが生ずることになる。このため、設定された第一基準値Ｋ１が正確に増幅特性に反映されず、増幅回路１の出力に誤差が生ずることになる。
【００２２】
このような場合でも、第一実施形態にかかる増幅回路１では、設定された増幅特性値である第一基準値Ｋ１に対して、補正信号ＨＳに基づき補正した増幅特性を設定することができる。補正信号ＨＳは、上述の通り、増幅特性設定値に対する増幅特性実測値との差を縮小させるように生成されている。すなわち、この補正信号に基づき増幅特性を補正することで、増幅回路設定値と、この増幅特性設定値が設定される際の入出力特性の実際の値との間の経時変化や温度変化により発生した増幅特性のズレを解消することができ、ひいては、増幅回路１が出力する出力信号ＳＳの誤差を抑えることができる。
【００２３】
図２に、図１の原理図に基づく増幅回路１Ａを示す。
増幅回路１Ａは、増幅部１０と、予め設定されたゲイン値である第一基準値Ｋ１を保持する第一基準値保持部５０と、補正信号ＨＳを発生する補正信号発生部３０Ａと、第一基準値Ｋ１を、補正信号ＨＳに基づき補正し、補正されたゲイン補正値ＧＴ（増幅特性補正値ＺＴ）を増幅部１０に出力する第一アップダウンカウンタ４０Ａ（第一増幅特性補正部）とを備えている。さらに、所定の第二基準値Ｋ２を保持する第二基準値保持部８０と、第二基準値Ｋ２を、補正信号ＨＳに基づき補正する第二アップダウンカウンタ９０（第二増幅特性補正部）とを備えている。
【００２４】
セレクタ６０は、一対の差動電圧であるセンサの検知信号Ｓ１，Ｓ２及び基準電位ＶＡ，ＶＢのうちいずれか一つの組を選択し、増幅部１０の入力端子ＶＩ１，ＶＩ２に入力する。増幅部１０は、入力端子ＶＩ１，ＶＩ２に入力される入力電位差ＶＩを増幅して出力信号ＳＳを出力する。
【００２５】
このうち基準電位ＶＡ，ＶＢは、微小電圧生成部７０において生成される。図３に微小電圧生成部７０の具体的な回路を示す。電源電圧Ｖｄ及びグランドＧＮＤの間に、ｎ−１段からなる抵抗素子ＲＹ１〜ＲＹｎ−１が直列接続されており、各接続ノードからは中間タップＴＹ１〜ＴＹｎが取り出されている。さらに、各中間タップには、一対のスイッチの一端が接続され、それぞれのスイッチの他端にはバッファＢＵＦＡ，ＢＵＦＢが接続されている。例えば、中間タップＴＹ１には、スイッチＳＷＹ１Ａ，ＳＷＹ１Ｂの一端が接続されている。さらに、スイッチＳＷＹ１Ａの他端には、バッファＢＵＦＡが、スイッチＳＷＹ１Ｂの他端には、バッファＢＵＦＢが接続されている。
【００２６】
さらに、スイッチＳＷＹ１Ａ〜ＳＷＹｎＡは、スイッチＳＷＹ１Ａ〜ＳＷＹｎＡのうち１つのスイッチのみがＯＮ制御され、残りはＯＦＦ制御される。このように制御されているため、ＯＮ制御されたスイッチに接続された中間タップの電位が、バッファＢＵＦＡを介して基準電位ＶＡとして出力される。例えば、スイッチＳＷＹ３ＡがＯＮ制御されると、中間タップＴＹ３の電位が基準電位ＶＡとして出力されることになる。
一方、スイッチＳＷＹ１Ｂ〜ＳＷＹｎＢについても同様に制御されているので、同様に、ＯＮ制御されたスイッチに接続された中間タップの基準電位ＶＢとして出力される。
なお、本明細書では、基準電位ＶＡ，ＶＢの電位差を基準電圧ＶＡＢと称する。
【００２７】
次いで、増幅部１０の具体例を図４に示す。
増幅部１０は、３つの公知のオペアンプＯＰ１〜ＯＰ３と、オペアンプＯＰ１，ＯＰ２のゲイン調整を行うための抵抗調整部１１，１２と、オペアンプＯＰ３のオフセット調整を行うための微小電圧生成部１３と、抵抗素子Ｒ２，Ｒ３とを含んでいる。
このうち微小電圧生成部１３は、微小電圧生成部７０（図３参照）の回路を用いれば同様に構成することができる。
【００２８】
オペアンプＯＰ１，ＯＰ２は、それぞれ同じ抵抗値で変化する抵抗調整部１１，１２及び抵抗素子Ｒ２を負帰還抵抗と共に、負帰還差動増幅回路を構成している。また、オペアンプＯＰ３は、ゲインが１の負帰還増幅回路であり、非反転入力端（＋）側に接続された微小電圧生成部１３のオフセット電圧ＶＯＦにより、その出力ＶＯのオフセットが調整される。
【００２９】
このように構成された増幅部１０におけるゲインＧ及び出力ＶＯは、抵抗調整部１１，１２の抵抗値をＲＸとするとき、以下の式（１）〜（２）で表わすことができる。
ゲインＧ＝（ＲＸ／Ｒ２＊２）＋１  式（１）
出力ＶＯ＝ＶＯＦ＋（ＶＩ１−ＶＩ２）＊Ｇ  式（２）
従って、抵抗調整部１１，１２における抵抗値ＲＸを調整することにより、ゲインＧの設定を行うことができ、微小電圧生成部１３におけるオフセット電圧ＶＯＦを調整することにより、出力ＶＯのオフセットの設定を行うことができる。
なお、第一実施形態では、ゲインＧの調整のみを行う場合について例示する。従って、オフセット電圧ＶＯＦは所定の電圧値に固定されている。
【００３０】
また、抵抗調整部１１，１２は、ゲイン補正値ＧＴにより抵抗値を可変に設定できる回路であり、具体的には、図５に示す回路を用いて構成される。
この回路は、直列に接続されたｎ＋１段の抵抗素子ＲＸ０〜ＲＸｎと、このうち抵抗素子ＲＸ１〜ＲＸｎの両端を短絡するスイッチＳＷＸ１〜ＳＷＸｎとを備えている。また、スイッチＳＷＸ１〜ＳＷＸｎは、ゲイン補正値ＧＴによりＯＮ／ＯＦＦ制御されている。スイッチがＯＮ制御されると、対応する抵抗素子の両端の抵抗値は０になる。端子ＲＡ，ＲＢ間の（合成）抵抗値ＲＸは、抵抗素子ＲＸ０〜ＲＸｎの両端の抵抗値を加えた値であるから、ゲイン補正値ＧＴのＯＮ／ＯＦＦ制御の組み合わせに応じて変化することになる。すなわち、ゲイン補正値ＧＴにより端子ＲＡ，ＲＢ間の抵抗値ＲＸを可変に設定することができる。
【００３１】
本実施形態１における抵抗調整部１１，１２は、５段の抵抗素子ＲＸ１〜ＲＸ５からなる回路が用いられている。また、抵抗調整部１１に与えられるゲイン補正値ＧＴは、５ビットの２進数からなる０００００〜１１１１１のデータ列である。
なお、抵抗調整部１１，１２では、このゲイン補正値ＧＴが、増幅部１０におけるゲインＧに対応するように、抵抗素子ＲＸ０〜ＲＸ５の抵抗値が設定されている。具体的には、ゲイン補正値ＧＴが０００００のときは、ゲインＧは１０００となり、ゲイン補正値ＧＴが００００１のときは、ゲインＧは１０１０となる。以後、ゲイン補正値ＧＴが１増える毎に、ゲインＧは１０ずつ増えるように設定され、ゲイン補正値ＧＴが、１１１１１のときには、ゲインＧは１３１０となるように設定されている。また、このようにするための抵抗素子ＲＸ０〜ＲＸ５の抵抗値は、式（１）に基づき、ＲＸ０＝Ｒ２＊９９９／２、ＲＸ１＝Ｒ２＊９／２、ＲＸ２＝Ｒ２＊１９／２、ＲＸ３＝Ｒ２＊３９／２、ＲＸ４＝Ｒ２＊７９／２、ＲＸ５＝Ｒ２＊１５９／２に設定されている。
【００３２】
図２に戻り、増幅回路１Ａは、予め第一基準値Ｋ１が格納された第一基準値保持部５０と、予め第二基準値Ｋ２が格納された第二基準値保持部８０とを備えている。第一基準値保持部５０は、第一基準値Ｋ１が一定でないため、公知のフラッシュメモリで構成されている。第二基準値保持部８０は、第二基準値Ｋ２が一定値であるため、公知のクリップ回路で構成されている。第一基準値保持部５０は、第一基準値Ｋ１を第一アップダウンカウンタ４０Ａに出力し、第二基準値保持部８０は、第二基準値Ｋ２を第二アップダウンカウンタ９０に出力している。
【００３３】
公知のアップダウンカウンタで構成される第一アップダウンカウンタ４０Ａ及び第二アップダウンカウンタ９０は、それぞれ、電源投入時など必要に応じて、第一基準値Ｋ１及び第二基準値Ｋ２を初期ロードし、制御出力ＵＰ，ＤＯＷＮ，カウント信号ＣＯＵＮＴ（補正信号ＨＳ）に応じて、カウントアップまたはカウントダウンしてその内容を補正し、ゲイン値ＧＴ１及びゲイン値ＧＴ２を出力する。具体的には、制御出力ＵＰがハイレベルの場合には、カウント信号ＣＯＵＮＴのクロックに応じて内容がインクリメント（＋１）され、制御出力ＤＯＷＮがハイレベルの場合には、カウント信号ＣＯＵＮＴのクロックに応じて内容がデクリメント（−１）される。
セレクタ１００は、ゲイン値ＧＴ１及びゲイン値ＧＴ２のうちいずれか１つを選択して増幅部１０にゲイン補正値ＧＴを設定する。また、ゲイン補正値ＧＴは、故障信号生成部１１０にも出力される。
【００３４】
補正信号発生部３０Ａは、第二基準値Ｋ２及び基準電圧ＶＡＢの関係より予め設定された基準出力電圧目標値ＫＳＭと、基準出力電圧実測値ＫＳＪとを比較し、その比較結果に基づき、補正信号ＨＳを出力する。なお、基準出力電圧実測値ＫＳＪとは、ゲイン値ＧＴ２が設定され、基準電圧ＶＡＢを入力するときに増幅部１０から出力される出力信号ＳＳの電圧の測定値である。
【００３５】
本明細書では、基準出力電圧目標値ＫＳＭは、上限値を基準出力電圧目標上限値Ｖ１とし、下限値を基準出力電圧目標下限値Ｖ２とする範囲とする。従って、基準出力電圧目標値ＫＳＭ及び基準出力電圧実測値ＫＳＪが一致する状態とは、基準出力電圧実測値ＫＳＪが、基準出力電圧目標下限値Ｖ２から基準出力電圧目標上限値Ｖ１までの範囲内の電圧値をとる場合を指す。
【００３６】
図６にコンパレータの具体的な回路図を示す。このコンパレータを含む補正信号発生部３０Ａは、基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２と、増幅部１０の出力信号ＳＳと、クロック信号ＣＬＫとを入力とし、２つのオペアンプ３１，３２と、ＯＲゲート３３と、ＡＮＤゲート３４とを備えている。この補正信号発生部３０Ａは、出力信号ＳＳの電圧値である基準出力電圧実測値ＫＳＪと、基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２をそれぞれ比較して、基準出力電圧実測値ＫＳＪが、基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２の間の範囲に含まれるか否か、つまり、基準出力電圧実測値ＫＳＪが基準出力電圧目標値ＫＳＭに一致するか否かを判定している。なお、基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２は、微小電圧生成部７０（図３参照）と同様の回路構成にすることで生成される。
【００３７】
オペアンプ３１は、基準出力電圧目標上限値Ｖ１及び出力信号ＳＳの電圧値を比較判定し、制御出力ＤＯＷＮを出力する。すなわち、基準出力電圧目標上限値Ｖ１＞出力信号ＳＳの場合には制御出力ＤＯＷＮにローレベルを出力し、基準出力電圧目標上限値Ｖ１＜出力信号ＳＳの場合には、制御出力ＤＯＷＮにハイレベルを出力する。
また、オペアンプ３２は、基準出力電圧目標下限値Ｖ２及び出力信号ＳＳの電圧値を比較判定し、制御出力ＵＰを出力する。すなわち、基準出力電圧目標下限値Ｖ２＜出力信号ＳＳの場合には制御出力ＵＰにローレベルを出力し、基準出力電圧目標下限値Ｖ２＞出力信号ＳＳの場合には、制御出力ＵＰにハイレベルを出力する。
【００３８】
ＯＲゲート３３は、オペアンプ３１，３２の出力の論理和演算を行い、制御出力ＸＥＱを出力する。オペアンプ３１及びオペアンプ３２は、出力信号ＳＳの電圧値が基準出力電圧目標上限値Ｖ１〜基準出力電圧目標下限値Ｖ２の範囲内にある場合には、ローレベルを出力する。従って、制御出力ＸＥＱは、出力信号ＳＳの電圧値が、基準出力電圧目標上限値Ｖ１〜基準出力電圧目標下限値Ｖ２の範囲内にある場合、すなわち、基準出力電圧実測値ＫＳＪが基準出力電圧目標値ＫＳＭに一致する場合に、ローレベルとなる。
なお、制御出力ＸＥＱは、図示しない制御部に出力され、制御部における補正信号ＨＳを生成か否かの判断に用いられる。
【００３９】
ＡＮＤゲート３４は、制御出力ＸＥＱ及びクロック信号ＣＬＫの論理積演算を行い、カウント信号ＣＯＵＮＴを出力する。従って、制御出力ＸＥＱが、ハイレベルの期間、すなわち、出力信号ＳＳの電圧値が、基準出力電圧目標上限値Ｖ１〜基準出力電圧目標下限値Ｖ２の範囲外のときに、カウント信号ＣＯＵＮＴには、クロック信号ＣＬＫが出力される。
以上により、補正信号発生部３０Ａにより生成される、制御出力ＵＰ，ＤＯＷＮ，ＣＯＵＮＴは、補正信号ＨＳとして、第一アップダウンカウンタ４０Ａ、第二アップダウンカウンタ９０及び故障信号生成部１１０に出力される。
【００４０】
次いで、故障信号生成部１１０は、ゲイン補正値ＧＴ及び補正信号ＨＳ（制御出力ＵＰ，ＤＯＷＮ，ＣＯＵＮＴ）に基づいて、故障を示す故障信号ＥＲＲＯＲを発生する。図７に故障信号生成部１１０の具体的な回路図を示す。
【００４１】
故障信号生成部１１０は、５入力ＮＯＲゲート１１１と、５入力ＮＡＮＤゲート１１２と、２つの３入力ＡＮＤゲート１１３，１１４と、ＯＲゲート１１５とを備えている。５入力ＮＯＲゲート１１１及び５入力ＮＡＮＤゲート１１２には、共に５ビットの２進データであるゲイン補正値ＧＴが入力されている。
５入力ＮＯＲゲート１１１は、ゲイン補正値ＧＴのビットが全てローレベルであるとき、出力にハイレベルを出力する。また、５入力ＮＡＮＤゲート１１２は、ゲイン補正値ＧＴのビットが全てハイレベルであるとき、ハイレベルを出力する。
【００４２】
３入力ＡＮＤゲート１１３は、５入力ＮＯＲゲート１１１の出力と、制御出力ＤＯＷＮと、カウント信号ＣＯＵＮＴとの論理積演算を行う。また、３入力ＡＮＤゲート１１４は、５入力ＮＡＮＤゲート１１２の出力と、制御出力ＵＰと、カウント信号ＣＯＵＮＴとの論理積演算を行う。さらに、ＯＲゲート１１５は、３入力ＡＮＤゲート１１３及び３入力ＡＮＤゲート１１４の論理和演算を行う。
【００４３】
以上の構成により、故障信号生成部１１０は、ゲイン補正値ＧＴが全てローレベル（ゲイン補正値ＧＴの下限値）であり、制御出力ＤＯＷＮがハイレベル（上方への補正信号）の場合、もしくは、ゲイン補正値ＧＴが全てハイレベル（ゲイン補正値ＧＴの上限値）であり、制御出力ＵＰがハイレベル（下方への補正信号）の場合に、カウント信号ＣＯＵＮＴを故障信号ＥＲＲＯＲとして出力する。
【００４４】
次いで、図８を参照して、第一基準値Ｋ１の決定及び第一基準値Ｋ１の第一基準値保持部５０への格納を行う第一基準値Ｋ１の初期設定の方法を説明する。
【００４５】
まず、ステップＳ１において、第一基準値Ｋ１の初期値Ｋ１Ｓを、第一基準値保持部５０に格納する。この初期値Ｋ１Ｓとしては、いずれの値であっても良いが、実績値などの目標値に近い値を用いると、第一基準値Ｋ１の決定を早く行うことができるため好ましい。
【００４６】
次いで、ステップＳ２において、センサ２を基準入力状態ＫＪにする。具体的には、センサ２の外部から、一定の圧力を加えるなど、センサ２に所定の物理量が入力されるようにする。
【００４７】
次いで、ステップＳ３において、出力信号ＳＳを測定し、さらに、ステップＳ４において、出力信号ＳＳの測定結果と、予め設定される所定の検知基準出力電圧ＫＫＳとを比較する。
比較の結果、出力信号ＳＳの電圧と検知基準出力電圧ＫＫＳとが略等しいと判断した場合には、第一基準値Ｋ１の初期設定を終了する。それ以外の場合には、ステップＳ５に進む。
【００４８】
ステップＳ５において、出力信号ＳＳ及び検知基準出力電圧ＫＫＳの差に基づき第一基準値Ｋ１を算出し、この第一基準値Ｋ１を第一基準値保持部５０に格納する。格納後、再び第一基準値Ｋ１を調整するためにステップＳ３に戻る。
【００４９】
以上の手順により、センサ２が基準入力状態ＫＪを検知する際、出力信号ＳＳが所定の検知基準出力電圧ＫＫＳとなるゲインに設定する第一基準値Ｋ１が決定され、この第一基準値Ｋ１が、増幅回路１Ａの第一基準値保持部５０に格納され保持された状態となる。
【００５０】
次に、第一基準値Ｋ１が、第一基準値保持部５０に保持された状態の増幅回路１Ａにおける、具体的な制御方法について図９を参照して説明する。
【００５１】
電源が投入された直後のステップＳ１１において、第一アップダウンカウンタ４０Ａ及び第二アップダウンカウンタを初期化する。具体的には、第一アップダウンカウンタ４０Ａには、第一基準値Ｋ１を初期ロードし、第二アップダウンカウンタ９０には、第二基準値Ｋ２を初期ロードする。
【００５２】
次いで、ステップＳ１２において、増幅回路１Ａを通常動作状態に設定する。通常動作状態とは、増幅回路１Ａが、検知信号Ｓ１，Ｓ２を入力とし、ゲイン値ＧＴ１の設定で動作する状態を指す。
【００５３】
次いで、ステップＳ１３において、補正信号発生指令ＨＳＳが発令するまで、待機処理を行う。補正信号発生指令ＨＳＳが発令された場合にはステップＳ１４に進む。なお、待機処理中は、増幅回路１Ａは通常動作状態で増幅動作を行うこととなる。
【００５４】
ステップＳ１４において、第一基準値Ｋ１の補正を行う補正信号ＨＳを発生する。詳細な手順については後述する。
【００５５】
次いで、ステップＳ１５において、故障信号ＥＲＲＯＲが発生しているか否かを判定する。故障信号ＥＲＲＯＲが発生してない場合には、ステップＳ１２に戻り、発生している場合には、ステップＳ１６に進む。
【００５６】
ステップＳ１６において、増幅回路１Ａの故障対応処理を行う。具体的には、外部に対して、増幅回路１Ａが故障していることを通知し、必要に応じて電源を遮断するなどの処理を行う。
【００５７】
次に、上述のステップＳ１４における補正信号ＨＳを発生する手順について、図１０を参照して説明する。
【００５８】
まず、ステップＳ２１において、増幅回路１Ａに基準電圧ＶＡＢが入力されるように、セレクタ６０の切替えを行うと共に、第二アップダウンカウンタ９０の出力（当初の値は第二基準値Ｋ２）が、増幅回路１Ａのゲインに設定されるように、セレクタ１００の切替えを行う。
【００５９】
次いで、ステップＳ２２において、基準出力電圧実測値ＫＳＪ（出力信号ＳＳ）が、基準出力電圧目標値ＫＳＭ（基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２で示される範囲）にあるか否かが判定される。
なお、第一実施形態では、基準電圧ＶＡＢ＝１ｍＶ及び第二基準値Ｋ２＝０００００（ゲインＧ＝１０００）に設定されるので、これらの関係から一意に導かれる基準出力電圧目標値ＫＳＭは０．９５Ｖ〜１．０５Ｖ（中心値１．０Ｖ）に設定される。
この判定の結果、基準出力電圧目標値ＫＳＭ及び基準出力電圧実測値ＫＳＪが一致すると判定した場合には、補正信号ＨＳを生成する手順を終了するため、ステップＳ２４に進む。一致しないと判定した場合には、ステップＳ２３に進む。
【００６０】
ステップＳ２３において、補正信号発生部３０Ａは、補正信号ＨＳをなす制御出力ＤＯＷＮ，ＵＰ，ＣＯＵＮＴを生成する。
制御出力ＤＯＷＮ，ＵＰ，ＣＯＵＮＴが接続された第二アップダウンカウンタ９０において、基準出力電圧目標上限値Ｖ１＜出力信号ＳＳの場合には制御出力ＤＯＷＮがハイレベルになるため、その内容がデクリメントされる。一方、基準出力電圧目標下限値Ｖ２＞出力信号ＳＳの場合には制御出力ＵＰがハイレベルとなるため、その内容がインクリメントされる。すなわち、ゲイン補正値ＧＴは、出力信号ＳＳが基準出力電圧目標値ＫＳＭよりも大きい場合には、第二基準値Ｋ２に対して下方に補正された値となり、出力信号ＳＳが基準出力電圧目標値ＫＳＭよりも小さい場合には、第二基準値Ｋ２に対して上方に補正された値となる。このように補正信号ＨＳが制御されているため、出力信号ＳＳは、基準出力電圧目標値ＫＳＭに対して収束することになる。補正信号ＨＳが生成された後、再度、基準出力電圧実測値ＫＳＪ及び基準出力電圧目標値ＫＳＭの比較を行うために、ステップＳ２２に戻る。
【００６１】
ステップＳ２４において、増幅回路１Ａに検知信号Ｓ１，Ｓ２が入力されるように、セレクタ６０の切替えを行うと共に、ゲイン値ＧＴ１の出力が、増幅回路１Ａのゲインに設定されるように、セレクタ１００の切替えを行い、補正信号ＨＳを発生する手順を終了する。
【００６２】
第一実施形態にかかる増幅回路１Ａは、基準出力電圧実測値ＫＳＪ及び前記基準出力電圧目標値ＫＳＭを比較する出力電圧比較部を含み、補正信号ＨＳを、前記出力電圧比較部の結果に基づき生成し、基準出力電圧実測値ＫＳＪが前記基準出力電圧目標値ＫＳＭに一致するまで、補正信号ＨＳを生成している。すなわち、増幅特性を表わす値として、所定の基準電圧値を入力する際の出力電圧値としている。電流値などに比して、電圧値は容易に精度よく測定することができたり、所定の電圧値を容易に発生することができたりするなど取り扱いが容易となるため、増幅回路１Ａを簡易な回路で構成することができる。
【００６３】
また、増幅回路１Ａは、補正信号ＨＳを生成する際に入力する基準電圧ＶＡＢを発生する微小電圧生成部７０を含んでいる。このため、増幅回路１Ａの外部で基準電圧ＶＡＢを生成する必要がなく、増幅回路１Ａ単体で、ゲインＧ（増幅特性）の補正を行うことができる。また、外部から基準電圧ＶＡＢを入力する場合に比して、基準電圧ＶＡＢ及び入力の間の配線等を短くすることができるため、配線等に発生する誘導ノイズの影響も小さくすることができる。
【００６４】
増幅回路１Ａでは、第二アップダウンカウンタ９０と共に、第一アップダウンカウンタ４０Ａも補正信号ＨＳにより更新される。従って、第二基準値Ｋ２の補正のために発生された補正信号ＨＳを、特別な回路を設けることなしに第一基準値Ｋ１の補正にも反映することができる。
【００６５】
また、増幅回路１Ａでは、上限値よりもさらに上方への補正を指示する補正信号ＨＳが入力される場合、または、下限値よりもさらに下方への補正を指示する補正信号ＨＳが入力される場合には、補正信号ＨＳが発生したとして補正が不可能である。このため、補正信号ＨＳを発生する状態が永久に続き、通常状態に戻らない異常状態が生じる。
これに対して、増幅回路１では、この場合には故障を示す故障信号ＥＲＲＯＲを発生する。図示しない制御部により、故障信号ＥＲＲＯＲに応じた適切な故障処理を行うことで、異常状態に陥ることを防止することができる。
（第二実施形態）
図１１に、第二実施形態にかかる増幅回路１Ｂを示す。
増幅回路１Ｂは、第一実施形態にかかる増幅回路１Ａに対して、増幅回路１Ａにおける第一アップダウンカウンタ４０Ａ及び第二アップダウンカウンタ９０に代えて、第一演算部４０Ｂ及び第二演算部９０Ｂを備え、増幅回路１Ａにおける補正信号発生部３０Ａに代えて、Ａ／Ｄ変換部３５、差分生成部３６及び保持部３７を備える点でのみ構成が異なる。以下では、第一実施形態と同様の部分については、その説明を簡略化あるいは省略する。
【００６６】
公知のＡ／ＤコンバータからなるＡ／Ｄ変換部３５は、出力信号ＳＳをデジタル値に変換して、基準出力電圧実測デジタル値ＫＳＪＤを差分生成部３６に出力する。また、公知の演算回路からなる差分生成部３６は、予め設定された基準出力電圧目標値ＫＳＭに対する基準出力電圧実測デジタル値ＫＳＪＤの差を演算する。保持部３７は、差分生成部３６の演算結果を保持し、補正信号ＨＳ２として出力する。
【００６７】
第一演算部４０Ｂ及び第二演算部９０Ｂは、入力される２つの信号の加減算を行う公知の演算回路により構成されている。第一演算部４０Ｂは、第一基準値保持部５０から出力される第一基準値Ｋ１及び補正信号ＨＳ２を入力とし、ゲイン値ＧＴ１を出力する。また、第二演算部９０Ｂは、第二基準値保持部８０から出力される第二基準値Ｋ２及び補正信号ＨＳ２を入力とし、ゲイン値ＧＴ２を出力する。
【００６８】
第二基準値Ｋ２に対する補正を行う際、第一実施例の増幅回路１Ａでは、補正信号ＨＳに応じて、第二アップダウンカウンタ９０を１ずつ変化させていた。このため、基準出力電圧目標値ＫＳＭと基準出力電圧実測値Ｋとがかけ離れている場合には、補正を完了するまでに時間を要することになる。
これに対して、第二実施例の増幅回路１Ｂでは、第二基準値Ｋ２に対する多値の補正信号ＨＳ２を加減算することにより、一回のステップで補正を行うことができる。このため、補正に掛かる時間の短縮を図ることができる。
【００６９】
（第三実施形態）
図１２に、第三実施形態にかかる増幅回路１Ｃを示す。
増幅回路１Ｃは、第一実施形態にかかる増幅回路１Ａに対して、新たに基準電圧発生部３８を備える点と、増幅回路１Ａにおける第二基準値保持部８０、第二アップダウンカウンタ９０及びセレクタ１００を備えていない点でのみ構成が異なる。以下では、第一実施形態と同様の部分については、その説明を簡略化あるいは省略する。
【００７０】
基準電圧発生部３８は、第一基準値Ｋ１及び基準電圧ＶＡＢに基づき、基準出力電圧目標値ＫＳＭを算出して、基準出力電圧目標値ＫＳＭ（基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２に挟まれる範囲）を補正信号発生部３０Ａに出力する。
【００７１】
補正信号発生部３０Ａは、実施形態１と同様に、基準出力電圧実測値ＫＳＪと基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２をそれぞれ比較し、その結果に基づき補正信号ＨＳを出力する。
【００７２】
ところで、基準出力電圧目標値ＫＳＭは、基準電圧ＶＡＢに、所定のゲイン目標値ＧＭを乗じて一意に得られる電圧値である。
実施形態１にかかる増幅回路１では、ゲイン目標値ＧＭに、所定の固定値である第二基準値Ｋ２を用いている。従って、基準出力電圧目標値ＫＳＭ（基準出力電圧目標上限値Ｖ１及び基準出力電圧目標下限値Ｖ２に挟まれる範囲）には、第二基準値Ｋ２に基準電圧ＶＡＢを乗じて得られた固定値を設定している。
【００７３】
一方、ゲイン目標値ＧＭに、第一基準値Ｋ１を用いていることも考えられる。しかるに、第一基準値Ｋ１は、出荷時に決定される値であるため、予め基準出力電圧目標値ＫＳＭに固定値を設定することができなかった。
これに対して、実施形態３にかかる増幅回路１Ｃでは、第一基準値Ｋ１及び基準電圧ＶＡＢに基づき、基準出力電圧目標値ＫＳＭを算出する基準電圧発生部３８が含まれているため、第一基準値Ｋ１に応じて、基準出力電圧目標値ＫＳＭを設定することができる。従って、第一実施形態の増幅回路１Ｃでは必要とされた第二基準値Ｋ２を格納する第二基準値保持部８０、第二基準値Ｋ２に対して補正信号ＨＳに基づき補正する第二アップダウンカウンタ９０及びゲイン補正値ＧＴを切り替えるセレクタ１００を省くことができ、この部分については簡易な構成とすることができる。
【００７４】
また、増幅回路１Ｃでは、第一基準値Ｋ１を補正する部分に公知のアップダウンカウンタである第一アップダウンカウンタ４０Ａを用いている。このため、補正のための演算を行う演算回路などを用いる場合に比して、簡易な回路とすることができる。
【００７５】
なお、基準出力電圧目標値ＫＳＭを生成する手段として、第三実施形態における第一基準値Ｋ１及び基準電圧ＶＡＢに基づき算出する基準電圧発生部３８の代わりに、予め算出された基準出力電圧目標値ＫＳＭを保持する基準出力電圧目標値保持部を用いることもできる。この場合には、例えば、出荷試験装置３（図１）において、第一基準値Ｋ１を決定し、格納する際、この基準出力電圧目標値保持部にも、算出した基準出力電圧目標値ＫＳＭを格納すればよい。
【００７６】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、第一実施例〜第三実施例では、増幅部に対して、帰還抵抗の抵抗値を調整して行うゲイン補正と同様に、オフセットに印加する電圧を調整すれば、オフセット補正を行うことも可能である。本発明はこのようなオフセット補正を行う場合、あるいは、ゲイン補正及びオフセット補正を同時に行う場合についても適用される。
また、第一実施形態〜第三実施形態においては、増幅部にオペアンプを用いて構成する増幅回路について説明したが、本発明はこれに限定されるものではなく、バイポーラトランジスタ、ＦＥＴ素子などを用いて構成して同様に機能するものを用いたものについても適用することができる。
また、本発明において、センサ及び増幅回路の構成形態に制限はなく、例えば、センサ及び増幅回路が一つの基板に搭載されてモジュールを構成する場合にも、当然に適用される。
【００７７】
ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）  センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持する第一基準値保持部と、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成する補正信号生成部と、前記第一基準値を、前記補正信号に基づき補正する第一増幅特性補正部と、を備える増幅回路。
（付記２）  付記1に記載の増幅回路であって、所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、前記補正信号生成部は、前記基準出力電圧実測値及び前記基準出力電圧目標値を比較する出力電圧比較部を含み、前記補正信号を、前記出力電圧比較部の結果に基づき生成し、前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで、前記補正信号が生成される増幅回路。
（付記３）  付記２に記載の増幅回路であって、前記基準電圧値の基準電圧を発生する基準電圧発生部と、前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、前記補正信号が生成される際には、前記基準電圧を選択する入力選択部と、を含む増幅回路。
（付記４）  付記２に記載の増幅回路であって、所定の第二基準値を保持する第二基準値保持部と、前記第二基準値を、前記補正信号に基づき補正する第二増幅特性補正部と、前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択する増幅特性選択部と，を含み、前記増幅特性設定値は、前記第二基準値であり、前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる増幅回路。
（付記５）  付記４に記載の増幅回路であって、前記第一増幅特性補正部は、前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含み、前記第二増幅特性補正部は、前記補正信号が生成されるのに先立ち、前記第二基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第二アップダウンカウンタを含む増幅回路。
（付記６）  付記２に記載の増幅回路であって、前記増幅特性設定値は、前記第一基準値であり、前記補正信号生成部は、前記第一基準値及び前記基準電圧値に基づき算出して得られる前記基準出力電圧目標値を生成する基準出力電圧目標値生成部を含む増幅回路。
（付記７）  付記６に記載の増幅回路であって、前記補正信号が生成されるのに先立ち、前記第一基準値を格納し、前記補正信号に基づき、上方または下方にカウントして補正結果を出力する第一アップダウンカウンタを含む増幅回路。
（付記８）  付記１に記載の増幅回路であって、前記第一増幅特性補正部の出力が、所定の上限値であり、さらに上方への前記補正信号が入力される場合、または、所定の下限値であり、さらに下方への前記補正信号が入力される場合には、故障を示す故障信号を発生する故障信号検出部を含む増幅回路。
（付記９）  センサの検知信号を入力とし、増幅特性が可変に設定される増幅回路の制御方法であって、前記センサに基準となる物理量が入力された状態の基準入力状態を検知する際、出力信号が所定の検知基準出力電圧となる増幅特性に設定する第一基準値を保持するステップと、所定の増幅特性設定値が設定される際の入出力特性の測定値を増幅特性実測値とするとき、前記増幅特性設定値に対する前記増幅特性実測値の差を縮小させる補正信号を生成するステップと、前記第一基準値を、前記補正信号に基づき補正するステップと、を備える増幅回路の制御方法。
（付記１０）  付記９に記載の増幅回路の制御方法であって、所定の増幅特性設定値が設定される際の入出力特性に対して、所定の基準電圧値を入力して得られる出力電圧値を基準出力電圧実測値とし、前記増幅特性設定値及び前記基準電圧値の関係より一意に導かれる電圧値を基準出力電圧目標値とするとき、前記第一基準値を補正するステップは、前記基準出力電圧実測値及び前記基準出力電圧目標値を比較するステップを含み、前記基準出力電圧実測値が前記基準出力電圧目標値に一致するまで実行する増幅回路の制御方法。
（付記１１）  付記１０に記載の増幅回路の制御方法であって、前記基準電圧値の基準電圧を発生するステップと、前記センサの検知信号及び前記基準電圧のうちから選択して入力とし、前記補正信号が生成される際には、前記基準電圧を選択するステップと、を含む増幅回路の制御方法。
（付記１２）  付記１０に記載の増幅回路の制御方法であって、所定の第二基準値を保持する第二基準値保持部と、前記第二基準値を、前記補正信号に基づき補正するステップと、前記第一増幅特性補正部の出力及び前記第二増幅特性補正部の出力のうちから選択して増幅特性を設定し、前記補正信号が生成される際には、前記第二増幅特性補正部の出力を選択するステップと，を含み、前記増幅特性設定値は、前記第二基準値であり、前記基準出力電圧目標値は、前記第二基準値及び前記基準電圧値の関係より予め導かれ、設定されてなる増幅回路の制御方法。
（付記１３）  付記１０に記載の増幅回路の制御方法であって、前記増幅特性設定値は、前記第一基準値であり、前記補正信号を発生するステップは、前記第一基準値及び前記基準電圧値に基づき、前記基準出力電圧目標値を演算するステップを含む増幅回路の制御方法。
（付記１４）  付記９に記載の増幅回路の制御方法であって、前記第一増幅特性補正部の出力が、所定の上限値であり、さらに上方への前記補正信号が入力される場合、または、所定の下限値であり、さらに下方への前記補正信号が入力される場合には、故障を示す故障信号を発生するステップを含む増幅回路の制御方法。
【図面の簡単な説明】
【００７８】
【図１】本発明の原理説明図である。
【図２】第一実施形態の回路ブロック図である。
【図３】微小電圧発生部の具体例を示す回路図である。
【図４】増幅部の具体例を示す回路ブロック図である。
【図５】抵抗値調整部の具体例を示す回路図である。
【図６】コンパレータの具体例を示す回路図である。
【図７】故障信号生成部の具体例を示す回路図である。
【図８】第一基準値Ｋ１の初期設定を示すフロー図である。
【図９】第一実施形態にかかる増幅回路の制御方法を示すフロー図である。
【図１０】増幅回路のゲイン調整の手順を示すフロー図である。
【図１１】第二実施形態の回路ブロック図である。
【図１２】第三実施形態の回路ブロック図である。
【符号の説明】
【００７９】
１，１Ａ，１Ｂ，１Ｃ  増幅回路
２  センサ
１０  増幅部
１３  微小電圧生成部
３０  補正信号生成部
３０Ａ  補正信号発生部
３８  基準電圧発生部
４０  第一増幅特性補正部
４０Ａ  第一アップダウンカウンタ
５０  第一基準値保持部
６０  セレクタ
７０  微小電圧生成部
８０  第二基準値保持部
９０  第二アップダウンカウンタ
９０Ｂ  第二演算部
１００  セレクタ
１１０  故障信号生成部
ＤＯＷＮ，ＵＰ，ＣＯＵＮＴ  制御出力
ＧＭ  ゲイン目標値
ＧＴ  ゲイン補正値
ＧＴ１  ゲイン値
ＧＴ２  ゲイン値
ＫＪ  基準入力状態
ＨＳ，ＨＳ２  補正信号
Ｋ  基準出力電圧実測値
Ｋ１  第一基準値
Ｋ２  第二基準値
ＫＫＳ  検知基準出力電圧
ＫＳ  検知信号
ＫＳＪ  基準出力電圧実測値
ＫＳＭ  基準出力電圧目標値
ＺＴ  増幅特性補正値
【図１】
2006261973.tif 000003
【図２】
2006261973.tif 000004
【図３】
2006261973.tif 000005
【図４】
2006261973.tif 000006
【図５】
2006261973.tif 000007
【図６】
2006261973.tif 000008
【図７】
2006261973.tif 000009
【図８】
2006261973.tif 000010
【図９】
2006261973.tif 000011
【図１０】
2006261973.tif 000012
【図１１】
2006261973.tif 000013
【図１２】
2006261973.tif 000014