(57)【要約】【課題】不揮発性メモリにおいて、印加電圧が高いという問題があった。これは、絶縁膜を介して、フローティングゲートにキャリアをトンネル効果により注入する必要があるからである。またこのようなキャリアの注入を行うことにより、絶縁膜の劣化が懸念される。そこで印加電圧を低くし、絶縁膜の劣化を防止したメモリを提供することを課題とする。【解決手段】メモリのフローティングゲートとして機能するものとして、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を用いることを特徴とする。具体的には、絶縁層間に挟まれた、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層をフローティングゲートとして用いたトランジスタ構造を有する素子である。【選択図】図１
2006196881.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層とを有し、
前記ゲート電極と前記半導体層との間に前記ゲート電極に電圧を印加すると電荷分離する層を有することを特徴とする半導体装置。
【請求項２】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた半導体層とを有し、
前記第１の絶縁層上に金属酸化物と有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項３】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた半導体層とを有し、
前記第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項４】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層上に設けられたソース電極及びドレイン電極とを有し、
前記第１の絶縁層上に金属酸化物と有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項５】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層上に設けられたソース電極及びドレイン電極を有し、
前記第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項６】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層上に設けられたソース電極及びドレイン電極を有し、
前記第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第３の有機化合物層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項７】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層下に設けられたソース電極及びドレイン電極を有し、
前記第１の絶縁層上に金属酸化物と有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項８】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層下に設けられたソース電極及びドレイン電極を有し、
前記第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項９】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた有機半導体層と、前記有機半導体層下に設けられたソース電極及びドレイン電極を有し、
前記第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第３の有機化合物、第２の絶縁層が順に積層した構造を有し、
前記金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかである
ことを特徴とする半導体装置。
【請求項１０】
請求項３、５、６、８及び９のいずれか一において、
前記第１の有機化合物は、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン、４，４’−ビス［Ｎ−｛４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル｝−Ｎ−フェニルアミノ］ビフェニル、フタロシアニン、銅フタロシアニン、及びバナジルフタロシアニンのいずれかであることを特徴とする半導体装置。
【請求項１１】
請求項６及び９のいずれか一において、
前記第３の有機化合物は、トリス（８−キノリノラト）アルミニウム、トリス（４−メチル−８−キノリノラト）アルミニウム、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール、バソフェナントロリン、バソキュプロイン、及び４，４’−ビス（５−メチル−ベンゾオキサゾール−２−イル）スチルベンのいずれかである
ことを特徴とする半導体装置。
【請求項１２】
ゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層とを有し、
前記ゲート電極と前記半導体層との間に前記ゲート電極に電圧を印加すると電荷分離する層を形成する
ことを特徴とする半導体装置の作製方法。
【請求項１３】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた半導体層とを有し、
前記第１の絶縁層上に、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかを有する金属酸化物と、有機化合物とが混在された層を共蒸着法により形成し、
前記金属酸化物と有機化合物とが混在された層上に、第２の絶縁層を形成する
ことを特徴とする半導体装置の作製方法。
【請求項１４】
ゲート電極と、前記ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた半導体層とを有し、
前記第１の絶縁層上に、第１の有機化合物層を形成し、
前記第１の有機化合物層上に、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかの金属酸化物と、第２の有機化合物とが混在された層を共蒸着法により形成し、
前記金属酸化物と有機化合物とが混在された層上に、第２の絶縁層を形成する
ことを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１２乃至１４のいずれか一において、
前記半導体層は、有機半導体層であり、前記有機半導体層上にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１２乃至１４のいずれか一において、
前記半導体層は、有機半導体層であり、前記有機半導体層下にソース電極及びドレイン電極を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ機能を有する半導体装置、及びその作製方法に関する。
【背景技術】
【０００２】
フローティングゲートを有する不揮発性半導体メモリは、電源を切っても情報を保持することができるため、多くの電子機器に搭載されている。このような不揮発性半導体メモリは、フローティングゲートを覆う絶縁膜の膜厚の制御が重要である。例えば、キャパシタ絶縁膜を形成後、連続して導電体膜を形成して形成する方法がある（特許文献１参照）。
【０００３】
またメモリ素子として、有機半導体を有するものが開発されている（特許文献２参照）。特許文献２には、ヒステリシス特性を呈する有機半導体メモリ層と、半導体ダイオード層とを有するスイッチングメモリ素子が記載されている。
【特許文献１】特開２００４−１４０４１３号公報
【特許文献２】特開２００４−４７７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし上記特許文献１では、メモリを動作させるための印加電圧が高かった。これは、絶縁膜を介して、フローティングゲートに蓄積電荷（キャリア）をトンネル効果により注入する必要があるからである。またこのようなキャリアの注入を行うことにより、絶縁膜の劣化が懸念される。
【０００５】
また特許文献２では、印加電圧の大きさについて考慮されていない。
【０００６】
そこで本発明は、上記特許文献１及び２とは異なる構成により、印加電圧が低減された半導体装置、該半導体装置を有するメモリ等、及びそれらの作製方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を鑑み本発明は、メモリのフローティングゲートとして機能するものとして、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層（混在層とも記す）を用いることを特徴とする。具体的には、絶縁層間に挟まれた、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層をフローティングゲートとして用いた半導体装置である。
【０００８】
以下に本発明のより具体的な構成を説明する。なお本発明において、電荷移動錯体を有する無機化合物は、金属酸化物、金属窒化物、又は金属酸化窒化物を用いることができるが、金属酸化物を用いた本発明について例示する。
【０００９】
本発明の半導体装置は、ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体膜とを有し、ゲート電極と半導体膜の間にゲート電極に電圧を印加すると電荷分離する層を有することを特徴とする。
【００１０】
また別の形態の本発明の半導体装置は、ゲート電極と、ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、第１の絶縁層上に設けられた半導体膜とを有し、第１の絶縁層上に金属酸化物と有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかであることを特徴とする。
【００１１】
また別の形態の本発明の半導体装置は、ゲート電極と、ゲート電極上にゲート絶縁膜として設けられた第１の絶縁層と、第１の絶縁層上に設けられた半導体膜とを有し、第１の絶縁層上に第１の有機化合物層、金属酸化物と第２の有機化合物とが混在された層、第２の絶縁層が順に積層した構造を有し、金属酸化物は、バナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、及びタンタル酸化物から選ばれたいずれかであることを特徴とする。
【００１２】
本発明において、半導体膜は有機半導体膜であっても、無機半導体膜であってもよい。
【００１３】
また本発明は、ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体膜とを有し、ゲート電極と半導体膜との間にゲート電極に電圧を印加すると電荷分離する層を形成することを特徴とする半導体装置の作製方法を提供する。
【００１４】
電荷分離する層とは電荷移動錯体を有する層であり、電荷移動錯体とは、電子受容性物質として機能を奏するものを指す。これらの具体的な材料として、周期表第４族乃至第１２族のいずれかの遷移金属の酸化物を用いることができる。中でも、周期表第４族乃至第８族のいずれかの遷移金属の酸化物は電子受容性の高いものが多く、特にバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物が好適である。
【００１５】
なお本発明において、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層は、共蒸着法により形成すると好ましい。その結果、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層の状態は、これらが混在された層をなしていたり、これらが積層された層となっている状態があり得る。
【００１６】
なお半導体装置とは、薄膜トランジスタ、又は該薄膜トランジスタを用いた電子機器を含む。また半導体装置において、有機材料半導体を用いたものを有機半導体装置と呼び、該有機半導体装置は、有機薄膜トランジスタ、又は該有機薄膜トランジスタを用いた電子機器を含む。
【発明の効果】
【００１７】
本発明により、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層では、容易に電荷分離が生ずる。すると、該混在された層と、絶縁体と、導電体とにより容量を構成することができ、ここに蓄積される電荷に起因したヒステリシスが生じる。この特性を適用した新たなメモリ素子を提供することができる。
【００１８】
またこのように容易に電荷分離する層をフローティングゲートとして適用することにより、印加電圧を小さくすることができる。その結果、本半導体装置をメモリ等として利用する場合、当該メモリを実装した電子機器の低消費電力化を達成することができる。
【００１９】
また本発明では、キャリアが絶縁膜に注入されることがないため、絶縁膜の劣化を防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態では、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を有する有機半導体装置、具体的には有機薄膜トランジスタの作製方法について説明する。
【００２２】
図１（Ａ）に示すように、絶縁表面を有する基板１００を用意する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、本発明の有機半導体装置の作製工程において高温処理を要しないため、用いることが可能である。
【００２３】
また基板１００上には下地膜を設けてもよい。下地膜は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。例えば下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。
【００２４】
基板１００上に、ゲート電極１０１を形成する工程を説明する。まず、ゲート電極１０１となる導電膜を形成する。導電膜は、単層であっても積層であってもよい。例えば積層構造とする場合、第１の導電膜及び第２の導電膜はそれぞれ、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｍｏ、Ｎｉ、Ａｕ、Ｐｄ、Ｐｔ、Ａｇ、Ｓｉから選ばれた元素、若しくは前記元素を主成分とする合金材料や化合物材料酸化インジウム、酸化スズ、ＩＴＯ（スズ・インジウム酸化物）等の化合物、で形成すればよい。このような導電膜は、スパッタリング法、ＣＶＤ法、液滴吐出法（代表的にはインクジェット法）等により形成することができる。
【００２５】
その後、導電膜上にフォトレジスト（以下、レジストマスクとも記す）をスピンコーティング法等により塗布する。レジストマスクは、ポジ型及びネガ型のいずれかを使用することができる。このとき、吸光剤が添加されたレジストマスクを用いてもよい。また有機材料からなるレジストマスクよりも高硬度を有するマスク、例えば酸化珪素膜等の無機化合物からなるマスクを用いてもよい。
【００２６】
そして、レジストマスクを用いて、導電膜をエッチングして、ゲート電極１０１を形成する。エッチングには、ＣＦ４、Ｃｌ、Ｏ２等の気体を用いたドライエッチング、又はＨＦ等の液体を用いたウェットエッチングを用いることができる。このときゲート電極１０１の端部がテーパー形状を有するように、エッチング条件を決めるとよい。テーパー形状とすると、その後に形成する膜の段差被覆性を高めることができるからである。なおこのとき同時に、ゲート電極１０１に信号を入力するための走査線を形成することができる。
【００２７】
なお本発明はゲート電極の作製方法に限定されるものではない。例えば、エッチング工程が不要となる液滴吐出法（代表的にはインクジェット法）により、ゲート電極を形成してもよい。液滴吐出法を用いて、ゲート電極１０１を形成する場合、レジストマスクを不要とすることができる。
【００２８】
その後、図１（Ｂ）に示すように、ゲート電極１０１を覆うように第１の絶縁層１０２ａを形成する。第１の絶縁層１０２ａは、ゲート絶縁膜の機能を有する。
【００２９】
第１の絶縁層１０２ａには、酸化珪素、窒化珪素、酸化窒化珪素といった無機化合物の層を用いることができる。また第１の絶縁層１０２ａは、ポリイミド、ポリパラキシリレン、ポリアクリロニトリル、ポリキシレン、ポリスチレン、ポリビニルフェノール、ポリビニルアルコール等の有機化合物の層を用いることもできる。なお印加電圧を下げるためには、第１の絶縁層１０２ａにＨｆＳｉＯｘといった高誘電率材料を用いるとよい。第１の絶縁層は、プラズマＣＶＤ法、ＬＰＣＶＤ法、熱ＣＶＤ法、真空蒸着法、スパッタリング法、スピンコーティング法、液滴吐出法（代表的にはインクジェット法）又は熱酸化法を用いて作製することができる。
【００３０】
次いで電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を形成する。本実施の形態では、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用する。そのため、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３は、その一部がゲート電極１０１上に重なるように加工（以下、パターニングと記す）する。
【００３１】
電荷移動錯体を有する無機化合物には、電子受容性物質として機能する材料を用いる。具体的な材料として、周期表第４族乃至第１２族のいずれかの遷移金属の酸化物を用いることができる。中でも、周期表第４族乃至第８族のいずれかの遷移金属の酸化物は電子受容性の高いものが多く、特にバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物が好適である。
【００３２】
また有機化合物には、正孔輸送性物質を用いるとよい。正孔輸送性物質とは、電子よりも正孔の輸送性が高い物質であり、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−｛４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル｝−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物や、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等の有機化合物を用いることができる。本実施の形態において、上記トリフェニルアミン化合物が望ましく，例えばフタロシアニン化合物等を用いるとよい。
【００３３】
このような層は、電圧を印加すると容易に電荷分離する層であればよい。そのため、同様な機能を奏する層であれば、上記材料の組み合わせに限定されない。例えば、有機化合物同士の組み合わせであってもよく、テトラフルオロテトラシアノキノジメタン（略称Ｆ４−ＴＣＮＱ）等を用いることもできる。
【００３４】
このような電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を用いることによって、有機化合物の結晶化を抑制することができ、抵抗の増加を伴わずに膜層を厚く形成することが可能となる。また、無機化合物、及び有機化合物が混在された層は、導電性が高くなる。そのため、該層を厚膜化しても印加電圧が高くならず、好ましい。
【００３５】
このような電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３は、蒸着法により形成することができ、好ましくはこれら材料を用いた共蒸着法を用いる。共蒸着法は、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法があり、その他抵抗加熱蒸着とスパッタリング法による成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種方法を組み合わせて形成することができる。また、上記例は２種の材料を含む層を示しているが、３種以上の材料を含む場合も同様に、同種、異種方法を組み合わせて形成することができる。
【００３６】
次に、第２の絶縁層１０２ｂを形成する。このとき電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３上に、第２の絶縁層１０２ｂを形成するため、該層１０３にダメージを加えないようにする。例えば、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を十分に厚くすればよい。本発明では、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を用いることによって、有機化合物の結晶化を抑制することができ、抵抗の増加を伴わずに層を厚く形成することが可能となり、さらに厚膜化しても印加電圧を向上させることがないため、好適である。
【００３７】
該層１０３へのダメージが許容範囲となるよう制御すれば、第２の絶縁層１０２ｂは第１の絶縁層１０２ａと同様な材料、作製方法により形成することができる。例えば熱ＣＶＤ法を用いて第２の絶縁層１０２ｂを形成すると、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３に加えるダメージを低減でき、好ましい。このとき、キシリレンダイマー、又はその誘導体を用いて形成するとよい。
【００３８】
このような第１の絶縁層１０２ａ、第２の絶縁層１０２ｂで電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を狭持すると、ゲート電圧印加時に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３に電荷分離が生じる。すると、該混在された層１０３と、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、ゲート電極１０１、後に形成する半導体膜１０５とにより容量を構成することができ、ここに蓄積される電荷に起因したヒステリシスが生じる。このヒステリシスを利用し、新たなメモリ素子を提供することができる。
【００３９】
またこのように容易に電荷分離することができる層、具体的には電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用することにより、印加電圧を小さくすることができる。その結果、本発明の有機半導体装置をメモリ等として利用する場合、当該メモリを実装した電子機器の低消費電力化を達成することができる。
【００４０】
また本実施の形態の有機半導体装置では、キャリアが第１の絶縁層１０２ａや第２の絶縁層１０２ｂに注入されることがないため、これら絶縁層の劣化を防止することができる。
【００４１】
このように本発明は、第１及び第２の絶縁層１０２ａ、１０２ｂ間に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層を設けることを特徴とする。そのため、第１及び第２の絶縁層１０２ａ、１０２ｂ間に、さらに加えて有機化合物等を設けてもよい。
【００４２】
例えば、図３（Ａ）に示すように、ｐ型の有機半導体層を設ける場合、第１の絶縁層１０２ａと、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３との間に、さらに有機化合物１０３ａを有することができる。このような積層構造を形成する場合、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、有機化合物１０３ａとは、同時にパターニングすればよい。
【００４３】
有機化合物１０３ａの材料は、正孔輸送性物質を用いるとよい。正孔輸送性物質とは、電子よりも正孔の輸送性が高い物質であり、例えば、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：α−ＮＰＤ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−｛４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル｝−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＮＴＰＤ）等の芳香族アミン化合物や、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等から選択することができ、例えばＴＰＤを用いることができる。
【００４４】
このように正孔輸送性物質を有する有機化合物１０３ａを、第１の絶縁層１０２ａと、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３との間に設けることにより、電荷分離したとき、速やかに電子と正孔とを分け、それらを離すことができる。その結果、電子と正孔とが結合してしまうことを防止できる。
【００４５】
さらに、正孔輸送性物質を有する有機化合物１０３ａは、上記した材料の積層構造で形成してもよい。このとき、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３から離れるにつれ、イオン化ポテンシャルが低い有機化合物を順に積層することにより、印加電圧をオフとしても、正孔を保持することができる。その結果、印加電圧をオフとしたとき、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３で、正孔と電子が結合することを防止でき、情報を保持することができる。
【００４６】
また図３（Ｂ）に示すように、ｐ型の有機半導体膜を設ける場合、無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に、さらに有機化合物１０３ｂを有してもよい。このような積層構造を形成する場合、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、有機化合物１０３ａと、有機化合物１０３ｂとは、同時にパターニングすればよい。
【００４７】
この有機化合物１０３ｂの材料は、電子輸送性物質を用いるとよい。電子輸送性物質とは、正孔よりも電子の輸送性が高い物質であり、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）等の金属錯体の他、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’  −ビス（５−メチル−ベンゾオキサゾール−２−イル）スチルベン（略称：ＢｚＯＳ）等を用いることができる。また、有機化合物１０３ｂとして、ｎ型の半導体を用いたり、アルカリ金属が添加された層を用いることができる。
【００４８】
このように電子輸送性物質を有する有機化合物を、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に設けることにより、電荷分離した後、速やかに電子と正孔とを分け、それらを離すことができる。その結果、電子と正孔とが結合してしまうことを防止できる。
【００４９】
さらに、電子輸送性物質を有する有機化合物１０３ｂは、上記した材料の積層構造で形成してもよい。このとき、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３から離れるにつれ、電子親和力が大きい有機化合物を順に積層することにより、印加電圧をオフとしても、分離された電子を保持することができる。その結果、印加電圧をオフとしたとき、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３で、電子と正孔が結合することを防止でき、情報を保持することができる。これをメモリに利用することができる。
【００５０】
なお図３では、ｐ型の有機半導体膜を設ける場合で説明したが、ｎ型の有機半導体膜を設ける場合は、無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に正孔輸送性物質を有する有機化合物１０３ａを設ける。またさらに電子輸送性物質を有する有機化合物１０３ｂを設ける場合、第１の絶縁層１０２ａと、無機化合物、及び有機化合物が混在された層１０３との間に、該有機化合物１０３ｂを設ける。これは駆動のための印加電圧の極性が異なることによる。
【００５１】
次に、図１（Ｃ）に示すように、半導体膜１０５を形成する。半導体膜は有機分子結晶や有機高分子化合物を用いた、有機半導体膜とする。具体的な有機分子結晶は、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えば、アントラセン、テトラセン、ペンタセン、ヘキサチオフェン（６Ｔ）、テトラシアノキノジメタン（ＴＣＮＱ）、ペリレンテトラカルボキシリックジアンハイドライド（ペリレンテトラカルボン酸二無水化物、ＰＴＣＤＡ）、ナフタレンテトラカルボキシリックジアンハイドライド（ナフタレンテトラカルボン酸二無水化物、ＮＴＣＤＡ）等を用いることができる。また具体的な有機高分子化合物は、π共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリエチレン、ポリチオフェン誘導体、ポリ（３アルキルチオフェン）、ポリパラフェニレン誘導体、又はポリパラフェニレンビニレン誘導体を用いることができる。これらの有機半導体材料には、ｎ型、又はｐ型の極性を示すものがある。
【００５２】
このような有機半導体膜は、真空蒸着法、スピンコーティング法、スプレイ法、液滴吐出法（代表的にはインクジェット法）、スクリーン法、キャスト法、又は引き上げ法を用いて作製することができる。
【００５３】
このような有機半導体膜は、結晶化等の高温処理が不要であるため、プラスチック基板上に形成することができる。その結果、有機半導体装置の低コスト化を図ることができる。また可撓性を備えた基板上に形成することも可能であり、柔軟性に富んだ有機半導体装置を提供することができる。
【００５４】
その後、図１（Ｄ）に示すように、ソース電極１０６ａ、ドレイン電極１０６ｂを形成する。これら電極は、ゲート電極１０１と同様の材料、又は作製方法を用いることができる。
【００５５】
以上のようにして、ソース電極、及びドレイン電極が上層に設けられた、いわゆるトップコンタクト型の有機半導体装置を完成することができる。
【００５６】
（実施の形態２）
本実施の形態では、上記実施の形態と異なり、いわゆるボトムコンタクト型の有機半導体装置の構成について説明する。
【００５７】
図２（Ａ）に示すように、図１（Ａ）（Ｂ）と同様に、基板１００上に、ゲート電極１０１、ゲート絶縁膜として機能する第１の絶縁層１０２ａを形成する。基板、ゲート電極、又は第１の絶縁層の材料、又は作製方法等は、上記実施の形態と同様に選択することができる。
【００５８】
次いで電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を形成する。本実施の形態では、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用する。そのため、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３は、その一部がゲート電極１０１上に重なるようにパターニングする。電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３の材料、又は作製方法等は、上記実施の形態と同様に選択することができる。
【００５９】
そして、第２の絶縁層１０２ｂを形成する。第２の絶縁層１０２ｂの材料、又は作製方法等は、上記実施の形態と同様に選択することができる。
【００６０】
このような第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を有する積層体は、上記実施の形態で説明したように、ゲート電圧印加時に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３に電荷分離が生じる。すると、該混在された層１０３と、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、ゲート電極１０１、後に形成する半導体膜１０５とにより容量を構成することができ、ここに蓄積される電荷に起因したヒステリシスが生じる。このヒステリシスを利用した新たなメモリ素子を提供することができる。
【００６１】
またこのように容易に電荷分離することができる層、具体的には電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用することにより、印加電圧を小さくすることができる。その結果、本発明の有機半導体装置をメモリ等に利用することができ、当該メモリを備えた電子機器の低消費電力化を達成することができる。
【００６２】
また本実施の形態の有機半導体装置では、キャリアが第１の絶縁層１０２ａや第２の絶縁層１０２ｂに注入されることがないため、これら絶縁膜の劣化を防止することができる。
【００６３】
またソース電極、及びドレイン電極より半導体層が上層に設けられた、いわゆるボトムコンタクト型の有機半導体装置においても、図３（Ａ）（Ｂ）に示したように正孔輸送性物質や電子輸送性物質を有する有機化合物１０３ａ、１０３ｂを設けた積層構成を適用することができ、その効果を発揮することができる。
【００６４】
なお図３では、ｐ型の有機半導体膜を設ける場合で説明したが、上記実施の形態と同様に、ｎ型の有機半導体膜を設ける場合は、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に正孔輸送性物質を有する有機化合物１０３ａを設ける。またさらに電子輸送性物質を有する有機化合物１０３ｂを設ける場合、第１の絶縁層１０２ａと、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３との間に、該有機化合物１０３ｂを設ける。これは駆動のための印加電圧の極性が異なることによる。
【００６５】
次いで図２（Ｂ）に示すように、図１（Ｄ）と同様に、ソース電極１０６ａ、ドレイン電極１０６ｂを形成する。その後図２（Ｃ）に示すように、図１（Ｃ）と同様に、半導体膜１０５を形成する。ソース電極１０６ａ、ドレイン電極１０６ｂ、又は半導体膜１０５の材料、又作製方法等は、上記実施の形態と同様に選択することができる。
【００６６】
以上のようにして、ボトムコンタクト型の有機半導体装置を完成することができ、本発明の積層体の構成は、ボトムコンタクト型の有機半導体装置にも適用することができ、その効果を発揮する。
【００６７】
（実施の形態３）
本発明の絶縁膜中に電荷分離する層を設け、これをフローティングゲートとして適用する構成は、半導体膜として無機材料である珪素を有する膜を具備した半導体装置に用いることができる。そこで、本実施の形態では、上記実施の形態と異なり、半導体膜に珪素を有した半導体装置、具体的には薄膜トランジスタについて説明する。
【００６８】
図４に示すように、基板１００上に、下地膜１４１を介して、珪素を有する半導体膜１４５を形成する。下地膜１４１には、上記実施の形態で示したように酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。本実施の形態で示す半導体装置は、基板１００の近くに半導体膜１４５が設けられるため、下地膜１４１を積極的に設けるとよい。
【００６９】
次いで、半導体膜１４５を覆うように、ゲート絶縁膜として機能する第１の絶縁層１０２ａ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３、第２の絶縁層１０２ｂを設ける。第１の絶縁層１０２ａ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３、第２の絶縁層１０２ｂの材料、又は作製方法は、上記実施の形態と同様に選択することができる。そして、第１の絶縁層１０２ａ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３、第２の絶縁層１０２ｂが順に積層した構造を形成する。また電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３はフローティングゲートとして機能することができる。
【００７０】
このような第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を有する積層体は、ゲート電圧印加時に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３に電荷分離が生じる。すると、該混在された層１０３と、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、ゲート電極１０１、半導体膜１４５とにより容量を構成することができ、ここに蓄積される電荷に起因したヒステリシスが生じる。このヒステリシスを利用した新たなメモリ素子を提供することができる。
【００７１】
またこのように容易に電荷分離する、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用することにより、印加電圧を小さくすることができる。その結果、本発明の有機半導体装置をメモリ等として利用する場合、当該メモリを実装した電子機器の低消費電力化を達成することができる。
【００７２】
また本実施の形態の有機半導体装置では、キャリアが第１の絶縁層１０２ａや第２の絶縁層１０２ｂに注入されることがないため、これら絶縁層の劣化を防止することができる。
【００７３】
また珪素を有する半導体膜を用いた半導体装置においても、図３（Ａ）（Ｂ）に示したように正孔輸送性物質や電子輸送性物質を有する有機化合物１０３ａ、１０３ｂを設けた積層構成を適用することができ、その効果を発揮することができる。
【００７４】
また図３では、ｐ型の有機半導体膜を設ける場合で説明しており、本実施の形態において不純物領域にリン等を添加したｐ型を有する薄膜トランジスタでは、図３（Ａ）に示すように、第１の絶縁層１０２ａと、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３との間に、正孔輸送性物質を有する層を設ける構成を適用することができる。またさらに図３（Ｂ）に示すように、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に、電子輸送性物質を有する層を設ける構成を適用することができる。
【００７５】
一方、不純物領域にボロン等を添加したｎ型を有する薄膜トランジスタでは、図３（Ａ）又は図３（Ｂ）に示す積層順が異なる。電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に正孔輸送性物質を有する有機化合物１０３ａを設ける。またさらに電子輸送性物質を有する有機化合物１０３ｂを設ける場合、第１の絶縁層１０２ａと、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３との間に、該有機化合物１０３ｂを設ける。これは駆動のための印加電圧の極性が異なることによる。
【００７６】
これらを例示すると、正孔輸送性物質を有する有機化合物１０３ａを設ける場合、図８（Ａ）に示すように、無機化合物、及び有機化合物が混在された層１０３と、第２の絶縁層１０２ｂとの間に正孔輸送性物質を有する有機化合物１０３ａを設ける。
【００７７】
またさらに電子輸送性物質を有する有機化合物１０３ｂを設ける場合、図８（Ｂ）に示すように、第１の絶縁層１０２ａと、無機化合物、及び有機化合物が混在された層１０３との間に、電子輸送性物質を有する有機化合物１０３ｂを設ける。
【００７８】
その後、図４に示すように、ゲート電極１０１を設ける。ゲート電極の材料や作製方法は、上記実施の形態と同様とすることができる。ゲート電極１０１を用いて、半導体膜１４５へ不純物元素を添加し、不純物領域を形成することができる。不純物領域は、添加量を制御することにより、高濃度不純物領域と、低濃度不純物領域と作り分けることができる。この低濃度不純物領域を有する構造は、所謂ＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造である。またゲート電極１０１に重なるように不純物領域を設け、所謂ＧＯＬＤ（Ｇａｔｅ  ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造とすることができる。
【００７９】
次いで、ゲート電極１０１を覆うように絶縁膜１４６を設ける。絶縁膜１４６は、酸化珪素、窒化珪素等の珪素を有する絶縁膜を用いて、例えばＣＶＤ法により形成することができる。この状態で、加熱処理を行うと、ＣＶＤ法により形成された絶縁膜１４６は、水素を多く含んでいるため、半導体膜１４５中のダングリングボンドを終端することができ、好ましい。
【００８０】
その後、平坦性を高めるため、絶縁膜１４７を形成する。絶縁膜１４７は、ＳＯＧ法、液滴吐出法、スパッタリング法、又はプラズマＣＶＤ法により形成することができる。絶縁膜１４７は、単層構造であっても、積層構造であってもよい。また絶縁膜１４７の材料として、無機材料、又は有機材料を用いることができ、積層構造をとる場合、下から順に無機材料と有機材料とが積層した構造とするとよい。有機材料を用いると、平坦性を高めることができる。このような有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。ポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。また無機材料を用いると、不純物が半導体膜に侵入することを防止できる。このような無機材料としては、酸化珪素、窒化珪素、酸化窒化珪素がある。
【００８１】
そして、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、絶縁膜１４６、１４７に開口部を設け、不純物領域と接続するソース電極１０６ａ、ドレイン電極１０６ｂを設ける。ソース電極１０６ａ、ドレイン電極１０６ｂは、上記実施の形態と同様な材料、又は作製方法を選択することができる。
【００８２】
以上のようにして、珪素を有する半導体膜を用いた半導体装置を完成することができ、本発明の絶縁膜の構成は、珪素を有する半導体膜を用いた半導体装置にも適用することができ、その効果を発揮する。
【００８３】
（実施の形態４）
本発明の有機半導体装置は、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３を含む積層体を有するため、上記実施の形態で説明したように、ゲート電圧印加時に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３に電荷分離が生じる。すると、該混在された層１０３と、第１の絶縁層１０２ａ、第２の絶縁層１０２ｂ、ゲート電極１０１、後に形成する半導体膜１０５とにより容量を構成することができ、ここに蓄積される電荷に起因したヒステリシスが生じる。このヒステリシスを利用した新たな有機メモリを提供することができる。そこで本実施の形態では、有機半導体装置を適用した有機メモリの構成について説明する。
【００８４】
図５に示すように、有機メモリ２０１は、メモリセルアレイ２０２、デコーダ２０３、セレクタ２０４、読み出し書き込み回路２０５を有する。
【００８５】
有機メモリ２０１のメモリセル２０６は、１つの有機半導体装置、つまり有機薄膜トランジスタ２０７を有する。有機薄膜トランジスタ２０７において、ソース電極、又はドレイン電極の一方は、ビット線Ｂｍ（１≦ｍ≦ｘ）に接続されており、ゲート電極は、ワード線Ｗｎ（１≦ｎ≦ｙ）に接続されている。有機薄膜トランジスタ２０７のビット線に接続されていないソース電極、又はドレイン電極は、共通電位を有するように接続されている。そして、有機メモリの動作時（読み出し、又は書き込み時）に、全ての有機薄膜トランジスタの一端に、共通の電位を与える。このようなメモリセル２０６が、マトリックス状に設けられ、メモリセルアレイ２０２を構成している。
【００８６】
また本発明の一特徴である、容易に電荷分離する、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３をフローティングゲートとして適用することにより、印加電圧を小さくすることができる。その結果、本発明の有機半導体装置を用いた有機メモリの低消費電力化を達成することができる。
【００８７】
このような有機メモリ２０１は、ＩＣカード等の小型チップ（小型の集積回路）が実装された装置に適用することができる。有機メモリにより、情報を書き込むことができ、該装置の高付加価値化を図ることができる。
【００８８】
本実施の形態では、有機半導体装置を用いた有機メモリについて説明したが、上記実施の形態で示した無機材料を有する半導体装置を用いたメモリにも、同様に適用することができる。すなわち本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【００８９】
（実施の形態５）
本発明の半導体装置、つまり薄膜トランジスタを備えたメモリは、テレビジョン装置（テレビ、又はテレビジョン受信機とも記す）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機、携帯電話とも記す）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等に実装することができる。このような電子機器の具体例について、図６を参照して説明する。
【００９０】
図６（Ａ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。本体９１０１や表示部９１０２に、本発明の薄膜トランジスタを備えたメモリを実装することができる。その結果、低消費電力化が達成されるメモリを実装した携帯電話機を提供することができる。また発明のメモリは、表示部が有するパネルと一体形成することが可能である。そのため低コストで携帯電話機の高付加価値化を図ることができる。
【００９１】
図６（Ｂ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。本体９４０１や表示部９４０２に、本発明の薄膜トランジスタを備えたメモリを実装することができる。その結果、低消費電力化が達成されるメモリを実装した携帯型のコンピュータを提供することができる。また発明のメモリは、表示部が有するパネルと一体形成することが可能である。そのため低コストで携帯型のコンピュータの高付加価値化を図ることができる。
【００９２】
図６（Ｃ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。本体９５０１や表示部９５０２に、本発明の薄膜トランジスタを備えたメモリを実装することができる。その結果、低消費電力化が達成されるメモリを実装したテレビジョン装置を提供することができる。また本発明のメモリは、表示部が有するパネルと一体形成することが可能である。そのため低コストでテレビジョン装置の高付加価値化を図ることができる。
【００９３】
図６（Ｄ）に示すカードは、支持体９５４１、表示部９５４２、支持体９５４１内に組み込まれたメモリ等の集積回路チップ９５４３等を含んでいる。支持体９５４１内に組み込まれたメモリとして、本発明の薄膜トランジスタを備えたメモリ適用することができる。その結果、低消費電力化が達成されるメモリを実装したカードを提供することができる。また低コストでカードの高付加価値化を図ることができる。なお表示部９５４２には、液晶表示パネルを用いることができ、さらなる高付加価値化を達成できる。
【００９４】
このように、本発明の薄膜トランジスタからなるメモリを、電子機器に適用することにより、電子機器の低消費電力化、高付加価値化を図ることができる。さらに有機薄膜トランジスタからなる有機メモリを実装すれば、低コスト化を図ることができる。
【実施例１】
【００９５】
本実施例では、本発明の積層体であって、正孔輸送性物質を有する有機化合物１０３ａの層を設けた構成において、電圧印加時に電荷分離が生じる様子を説明する。
【００９６】
半導体膜１０５にｐ型の有機材料を用いると場合を例示すると、まず図７（Ａ）に示すように、ゲート電極１０１には負の電圧を印加する。無機化合物、及び有機化合物が混在された層１０３に電圧が印加されると、点線矢印で示すように正孔と電子とが分かれ、電荷分離が生じる。このとき、正孔輸送性物質を有する有機化合物の層１０３ａは、正孔を輸送することができるため、実線矢印で示すように、正孔は正孔輸送性物質を有する有機化合物の層１０３ａにまで移動することができる。
【００９７】
この状態は、図７（Ｂ）に示すように、ゲート電極１０１と、第１の絶縁層１０２ａと、正孔輸送性物質を有する有機化合物の層１０３ａとで、第１の容量素子１３０ａが形成されたものと見なすことができる。また半導体膜１０５と、第２の絶縁層１０２ｂと、無機化合物、及び有機化合物が混在された層１０３とで、第２の容量素子１３０ｂが形成されたものと見なすことができる。そして、第１の容量素子１３０ａと、第２の容量素子１３０ｂとが直列に接続されたものとなり、無機化合物、及び有機化合物が混在された層や正孔輸送性物質を有する有機化合物の層１０３ａがないときと比較して、全体としての容量を大きくすることができる。
【００９８】
次に、図７（Ｃ）に示すようにゲート電極１０１に正となる電圧を印加する。すると、無機化合物、及び有機化合物が混在された層１０３中で電荷分離が生じるが、正孔輸送性物質を有する有機化合物の層１０３ａへ正孔は入ってこない。
【００９９】
この状態は、図７（Ｄ）に示すように、第１の絶縁層１０２ａと、無機化合物、及び有機化合物が混在された層１０３及び正孔輸送性物質を有する有機化合物の層１０３ａとで、第３の容量素子１３０ｃが形成されたものと見なすことができる。第３の容量素子１３０ｃは、第１の容量素子１３０ａと比較して、容量素子の導電体間距離が大きくなるため、容量が小さくなる。また半導体膜１０５と、第２の絶縁層１０２ｂと、無機化合物、及び有機化合物が混在された層１０３とで、第２の容量素子１３０ｂが形成されたものと見なすことができる。そして、第２の容量素子１３０ｂと、第３の容量素子１３０ｃとが直列に接続されたものとなる。
【０１００】
また印加電圧をオフとする場合、無機化合物、及び有機化合物が混在された層１０３内で電子と正孔とが結合してしまう恐れがある場合、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３から離れるにつれ、イオン化ポテンシャルが低い有機化合物を順に積層することにより、印加電圧をオフとしても、正孔を保持することができる。同様に、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３から離れるにつれ、電子親和力が大きい有機化合物を順に積層することにより、印加電圧をオフとしても、電子を保持することができる。その結果、印加電圧をオフとしたとき、電荷移動錯体を有する無機化合物、及び有機化合物が混在された層１０３で、正孔と電子が結合することを防止でき、情報を保持することができる。
【０１０１】
このような状態のＩ−Ｖ特性を図９に示す。まず、図７（Ａ）に示すようにゲート電極１０１に負の電圧を印加すると、矢印１のようなＩ−Ｖ特性となりうる。また図７（Ｂ）に示すようにゲート電極１０１に正の電圧を印加すると、矢印２のようなＩ−Ｖ特性となりうる。このように本発明の積層された絶縁膜を設けると、ヒステリシスが発生する。このヒステリシスをメモリに利用することができる。
【０１０２】
そして印加電圧（Ｖｇ）が０Ｖ、つまりオフとしても、所定の電流値となる、つまり所定の電荷を保持することができるように、積層構造を設ける。
【０１０３】
なお、本実施例では有機半導体膜を用いる場合で説明したが、実施の形態３に示すように珪素を有する半導体膜を用いても同様にヒステリシスを発生することができる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の有機半導体装置の作製工程を示した断面図である
【図２】本発明の有機半導体装置の作製工程を示した断面図である
【図３】本発明の絶縁膜を示した断面図である
【図４】本発明の半導体装置を示した断面図である
【図５】本発明の有機薄膜半導体装置を用いたメモリを示した図である
【図６】本発明の有機半導体装置を用いた電子機器を示した図である
【図７】本発明の絶縁膜中での電荷分離を示した模式図である
【図８】本発明の絶縁膜を示した断面図である
【図９】本発明の絶縁膜を有する半導体装置のＶ−Ｉの予想図である
【符号の説明】
【０１０５】
１００    基板
１０１    ゲート電極
１０３    層
１０５    半導体膜
１４１    下地膜
１４５    半導体膜
１４６    絶縁膜
１４７    絶縁膜
２０１    有機メモリ
２０２    メモリセルアレイ
２０３    デコーダ
２０４    セレクタ
２０５    回路
２０６    メモリセル
２０７    有機薄膜トランジスタ
１０２ａ    絶縁層
１０２ｂ    絶縁層
１０３ａ    有機化合物
１０３ａ    層
１０３ｂ    有機化合物
１０６ａ    ソース電極
１０６ｂ    ドレイン電極
１３０ａ    容量素子
１３０ｂ    容量素子
１３０ｃ    容量素子
９１０１    本体
９１０２    表示部
９４０１    本体
９４０２    表示部
９５０１    本体
９５０２    表示部
９５４１    支持体
９５４２    表示部
９５４３    集積回路チップ
【図１】
2006196881.tif 000003
【図２】
2006196881.tif 000004
【図３】
2006196881.tif 000005
【図４】
2006196881.tif 000006
【図５】
2006196881.tif 000007
【図６】
2006196881.tif 000008
【図７】
2006196881.tif 000009
【図８】
2006196881.tif 000010
【図９】
2006196881.tif 000011