(57)【要約】【課題】  位置変化に伴い互いに位相のずれた２つの矩形波信号を発生するエンコーダの出力信号中に生ずるチャタリングを除去し、更に移動方向を変化させた場合でもエンコーダ出力信号のチャタリング以外の変化を忠実に出力する。【解決手段】  位置変化に伴い互いに位相のずれた２つの矩形波信号ＤＡ、ＤＢを発生するエンコーダの出力信号を信号処理する信号処理回路において、２つの矩形波信号ＤＡ、ＤＢの状態を初期設定可能で、パルス信号により出力状態を反転するＤＥＦ３３、３４と、２つの矩形波信号ＤＡ、ＤＢの位相ずれ方向を示す方向信号ＤＩＲを入力する方向信号入力手段と、２つの矩形波信号ＤＡ、ＤＢとＤＥＦ３３、３４のＱＢ端子からの出力と方向信号ＤＩＲからＤＥＦ３３、３４の出力状態を反転するパルス信号を生成し、Ｑ端子からチャタリングを含まない検出信号を出力する。【選択図】  図２
2006208270.tif 000002
【特許請求の範囲】
【請求項１】
被測定物体の位置変化に伴い発生する互いに位相のずれた２つの矩形波信号を入力とし信号処理した後出力するための信号処理回路において、前記２つの矩形波信号を前記信号処理回路に入力したときの出力状態の初期設定をするための入力端子と、パルス信号により出力状態を反転するための入力端子を有する記憶回路と、前記２つの矩形波信号の位相ずれ方向を示す方向信号を入力する方向信号入力手段と、前記２つの矩形波信号と前記記憶回路の出力信号と前記方向信号とから前記記憶回路の出力状態を反転するパルス信号を生成するパルス生成回路とを備えたことを特徴とするエンコーダの信号処理回路。
【請求項２】
前記記憶回路はフリップフロップ回路としたことを特徴とする請求項１に記載のエンコーダの信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定対象物の位置変化に伴って位相のずれた複数の周期信号を発生し、特にチャタリングによる誤動作を改善したエンコーダの信号処理回路に関するものである。
【背景技術】
【０００２】
特許文献１には、測定対象物の位置変化に伴って、少なくとも２つの位相がずれた略正弦波アナログ信号を発生する光学式エンコーダが開示されている。この２つの位相がずれた略正弦波アナログ信号Ａ、Ｂを逓倍回路に入力し、図５に示すような所定の位相差を有するＡ相、Ｂ相の２つの逓倍信号ＤＡ、ＤＢを得ることができる。
【０００３】
このＡ相、Ｂ相信号のレベル（状態）変化は、図５に示すように変化方向により異なる。即ち、一方向への変化では、２つの信号のレベルは０１→１１→１０→００→０１と周期的に変化し、Ａ相の位相がＢ相の位相に対し９０°遅れて変化する。他方向への変化では、図６に示すように０１→００→１０→１１→０１と周期的に変化し、Ａ相の位相がＢ相の位相に対し９０°進んで変化する。この位相関係を検出することにより移動方向を検知でき、Ａ相、Ｂ相信号のレベル（状態）変化の回数を計数することにより移動量を検出することができる。
【０００４】
しかしノイズ等の影響により、図７に示すようにＡ相、Ｂ相信号ＤＡ、ＤＢにチャタリングが発生した場合に、移動量を誤検出することになる。特許文献２には、このチャタリングが発生しても、移動量を誤検出しない信号処理回路が開示されている。つまり、位相が異なる２つの入力パルスを基にして、順序回路により適宜論理処理を行って計数信号と加減算判別信号を生成し、この２つの信号に基づいて計数値を生成し移動量を検出している。特許文献２には、図８に示すように前述の順序回路が開示されており、図９はチャタリングのある入力信号に対する前述の論理回路の出力信号を示している。
【０００５】
特許文献１では、計数信号と加減算判別信号を次のように生成する。先ず、２つの入力信号Ｐ１、Ｐ２を順序回路に入力し、２つの内部信号Ｓ１、Ｓ２を生成する。この順序回路は一方の入力信号Ｐ１が変化した後にチャタリングが発生しても、他方の入力信号Ｐ２が変化するまでの間は、内部信号Ｓ２にチャタリングが反映しないようにされている。次に、２つの内部信号Ｓ１、Ｓ２を排他的オアゲートに入力し計数信号Ｃを生成する。また、２つの入力信号Ｐ１、Ｐ２及び内部信号Ｓ１、Ｓ２から加減算判別信号Ｊを生成する。
【０００６】
内部信号Ｓ１、Ｓ２は基本的に入力信号Ｐ１、Ｐ２のチャタリングを除去した信号である。しかし、移動方向を切換えた場合に、入力信号Ｐ１、Ｐ２の最初の変化を内部信号Ｓ１、Ｓ２に反映することができない。
【０００７】
図１０は線分Ｘで示すタイミングで方向を切換えた直後の各信号を示し、入力信号Ｐ２の変化は内部信号Ｓ１に反映されない。このため、この入力信号Ｐ２の変化は計数信号Ｃに反映されることはない。従って、計数信号Ｃを計数するのみでは移動量を誤検出することになるが、特許文献２では計数信号Ｃによる計数に加えて、加減算判別信号Ｊにより計数値の補正を行うことにより誤検出を防止している。
【０００８】
また特許文献３には、チャタリングが発生しても、移動量を誤検出しない別の信号処理回路が開示されており、ランダムロジック回路と称する処理回路が用いられている。このランダムロジック回路への入力信号は、位相が異なる２つの入力信号と、ランダムロジック回路の出力をＤＦＦ（デジタルフリップフロップ回路）により、所定のクロックでラッチした信号である。ランダムロジック回路の論理は特許文献１の順序回路と同一であり、一方の入力信号が変化した後にチャタリングが発生しても、他方の信号が変化するまでの間はチャタリングを反映しないようにされている。
【０００９】
【特許文献１】特開平１-１２１７２３号公報
【特許文献２】特公昭６０-１０４５４号公報
【特許文献３】特開平４-３４２３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし特許文献１、２では、移動方向を切換えた場合に最初の入力信号変化が計数信号に反映されない。このため、加減算判別信号により計数値の補正を行うという特別な処理が必要となる。また、特許文献３も同様に、移動方向を切換えた場合に、入力信号の最初の変化を出力信号に反映することができない。
【００１１】
本発明の目的は、上述の問題点を解消し、エンコーダ出力信号にチャタリングがあっても、また移動方向を変化させた場合でも移動量を忠実に出力するエンコーダの信号処理回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明に係るエンコーダの信号処理回路の技術的特徴は、被測定物体の位置変化に伴い発生する互いに位相のずれた２つの矩形波信号を入力とし信号処理した後出力するための信号処理回路において、前記２つの矩形波信号を前記信号処理回路に入力したときの出力状態の初期設定をするための入力端子と、パルス信号により出力状態を反転するための入力端子を有する記憶回路と、前記２つの矩形波信号の位相ずれ方向を示す方向信号を入力する方向信号入力手段と、前記２つの矩形波信号と前記記憶回路の出力信号と前記方向信号とから前記記憶回路の出力状態を反転するパルス信号を生成するパルス生成回路とを備えたことにある。
【発明の効果】
【００１３】
本発明に係るエンコーダの信号処理回路によれば、エンコーダ出力信号に生ずるチャタリングを除去し、更に移動方向を変化させた場合でもエンコーダ出力信号のチャタリング以外の変化を忠実に出力できる。
【発明を実施するための最良の形態】
【００１４】
本発明を図１〜図４に図示の実施例に基づいて詳細に説明する。
図１は実施例の構成を示すブロック回路構成図である。エンコーダ１の出力信号ＤＡ、ＤＢは、計数信号を生成する信号処理回路２を介してＣＰＵ３に接続されている。ＣＰＵ３の出力である方向信号ＤＩＲ、セット信号ＳＥＴ、リセット信号ＲＳＴは信号処理回路２に接続されている。更に、ＣＰＵ３の出力はドライバ４に接続され、ドライバ４の出力はアクチュエータ５を介してエンコーダ１に接続されている。
【００１５】
エンコーダ１は測定対象物の位置変化に伴って、少なくとも２つの略正弦波アナログ信号を発生し、極性の切換わりを検出し、２つのパルス信号ＤＡ、ＤＢを生成する。ＣＰＵ３は信号処理回路２にＤＩＲ、ＳＥＴ、ＲＳＴなどの操作信号を出力し、信号処理回路２が生成する計数信号ＣをＣＰＵ３が計数することにより位置を検出する。ドライバ４はＣＰＵ３からの操作信号によりアクチュエータ５を駆動し、アクチュエータ５の動作によりエンコーダ１の出力信号が変化する。
【００１６】
図２は信号処理回路２の具体的な構成図である。ＮＯＴゲート１１にはエンコーダ１の一方の出力信号ＤＡが入力し、信号ＤＡの反転信号を出力し、ＮＯＴゲート１２にはエンコーダ１の他方の出力信号ＤＢが入力し、信号ＤＢの反転信号を出力する。アンドゲート１３〜２０は出力信号ＤＡ、ＤＢとその反転信号と、後述するＤＦＦ（デジタルフリップフロップ回路）の出力信号ＤＡＯ、ＤＢＯとその反転信号を入力する。オアゲート２２〜２５にはアンドゲート１３〜２０の出力信号を入力し、ＮＯＴゲート２６にはＣＰＵ３から出力される方向信号ＤＩＲを入力し、その反転信号を出力する。
【００１７】
アンドゲート２７〜３０には、オアゲート２２〜２５の出力と、ＣＰＵ３から出力される方向信号ＤＩＲとその反転信号を入力し、オアゲート３１、３２にはアンドゲート２７〜３０の出力信号を入力する。ＤＦＦ３３のＣＫ端子にはオアゲート３１の出力信号を入力し、ＤＦＦ３４のＣＫ端子にはオアゲート３２の出力信号を入力する。アンドゲート３５、３６には、エンコーダ１の出力信号ＤＡ、ＤＢとＣＰＵ３から出力されるセット信号ＳＥＴを入力する。
【００１８】
アンドゲート３５、３６の出力をＤＦＦ３３、３４のＳＢ端子に入力する。ＮＯＴゲート３７、３８にはエンコーダ１の出力信号ＤＡ、ＤＢを入力する。アンドゲート３９、４０はＮＯＴゲート３７、３８の出力とＣＰＵ３から出力するセット信号ＳＥＴを入力する。アンドゲート４１、４２には、アンドゲート３９、４０の出力とＣＰＵ３から出力するリセット信号ＲＳＴを入力し、その出力をＤＦＦ３３、３４のＲＢ端子に入力する。ＤＦＦ３３、３４のＱＢ端子からの出力信号はＤ端子に入力し、Ｑ端子からの出力信号ＤＡＯ、ＤＢＯをそれぞれ出力すると共に、ＮＯＴゲート４３、４４に出力する。
【００１９】
図３は信号処理回路２の波形図であり、ＣＰＵ３はリセット信号ＲＳＴをＨ（ハイレベル）として信号処理回路２に送り、信号処理回路２のリセットを解除し動作可能状態とする。ａに示すようにセット信号ＳＥＴをＨとし、ＤＦＦ３３、３４にエンコーダ１の出力信号ＤＡ、ＤＢをラッチした後にセット信号ＳＥＴをＬ（ローレベル）とする。
【００２０】
次に、ＣＰＵ３はアクチュエータ５を駆動する方向に基づいて方向信号ＤＩＲを設定する。エンコーダ１の出力信号ＤＡの位相が信号ＤＢの位相に対し９０°遅れて変化する方向をＤＩＲ＝Ｈとし、信号ＤＡの位相が信号ＤＢの位相に対し９０°進んで変化する方向をＤＩＲ＝Ｌとする。
【００２１】
図３に示す波形図においては、ｂに示すように信号ＤＡの位相が信号ＤＢの位相に対し、９０°遅れて変化する方向であることからＤＩＲ＝Ｈとする。その後に、アクチュエータ５の駆動を開始し、エンコーダ１の出力信号ＤＡ、ＤＢが変化する。この変化に対し信号処理回路２は信号ＤＡＯ、ＤＢＯを出力する。
【００２２】
ＤＩＲ＝Ｈの場合に、ＤＡＯ＝Ｌ、ＤＢＯ＝Ｌの状態で、信号ＤＡがＬ→Ｈと変化したときと、ＤＡＯ＝Ｈ、ＤＢＯ＝Ｈの状態で、信号ＤＡがＨ→Ｌと変化したときのみ、オアゲート３１の出力はＬ→Ｈと変化し、ＤＦＦ３３のＱ端子、ＱＢ端子の状態を変化させる。
【００２３】
同様に、ＤＡＯ＝Ｈ、ＤＢＯ＝Ｌの状態で、信号ＤＢがＬ→Ｈと変化したときと、ＤＡＯ＝Ｌ、ＤＢＯ＝Ｈの状態で、信号ＤＢがＨ→Ｌと変化したときのみ、オアゲート３２の出力はＬ→Ｈと変化し、ＤＦＦ３４のＱ端子、ＱＢ端子の状態を変化させる。
【００２４】
また、ＤＩＲ＝Ｌの場合に、ＤＡＯ＝Ｌ、ＤＢＯ＝Ｈの状態で、信号ＤＡがＬ→Ｈと変化したときと、ＤＡＯ＝Ｈ、ＤＢＯ＝Ｌの状態で、信号ＤＡがＨ→Ｌと変化したときのみ、オアゲート３１の出力はＬ→Ｈと変化し、ＤＦＦ３３のＱ端子、ＱＢ端子の状態を変化させる。
【００２５】
更に、ＤＡＯ＝Ｌ、ＤＢＯ＝Ｌの状態で、信号ＤＢがＬ→Ｈと変化したときと、ＤＡＯ＝Ｈ、ＤＢＯ＝Ｈの状態で、信号ＤＢがＨ→Ｌと変化したときのみ、オアゲート３２の出力はＬ→Ｈと変化し、ＤＦＦ３４のＱ端子、ＱＢ端子の状態を変化させる。
【００２６】
従って、図３のｃに示すように、エンコーダ１の出力信号ＤＡ、ＤＢにチャタリングが発生した場合でも、出力信号ＤＡＯ、ＤＢＯには、チャタリングを除去した適切な信号を出力することができる。
【００２７】
図４は移動方向を切換えた場合の信号処理回路２の波形図を示し、信号処理回路２は移動方向を切換えた場合でも、最初のエンコーダ１の出力信号ＤＡ、ＤＢの変化を基に忠実に出力することができる。
【００２８】
なお、本発明は上述した実施例に限定されることなく、特許請求の範囲内で種々の変形及び変更が可能であることは云うまでもない。
【図面の簡単な説明】
【００２９】
【図１】実施例のブロック回路構成図である。
【図２】信号処理回路の構成図である。
【図３】信号処理回路の出力波形図である。
【図４】移動方向を切換えた場合の信号処理回路の波形図である。
【図５】一般的なエンコーダの出力波形図である。
【図６】一般的なエンコーダの出力波形図である。
【図７】チャタリングが発生したエンコーダの出力波形図である。
【図８】従来の信号処理回路の構成図である。
【図９】従来の信号処理回路の出力波形図である。
【図１０】移動方向を切換えた場合の従来の信号処理回路の出力波形図である。
【符号の説明】
【００３０】
１  エンコーダ
２  信号処理回路
３  ＣＰＵ
４  ドライバ
５  アクチュエータ
【図１】
2006208270.tif 000003
【図２】
2006208270.tif 000004
【図３】
2006208270.tif 000005
【図４】
2006208270.tif 000006
【図５】
2006208270.tif 000007
【図６】
2006208270.tif 000008
【図７】
2006208270.tif 000009
【図８】
2006208270.tif 000010
【図９】
2006208270.tif 000011
【図１０】
2006208270.tif 000012