(57)【要約】【課題】各セグメントに配置する高耐圧素子の数を低減し、選択回路の高密度化を達成する。【解決手段】インクを吐出するために利用される熱エネルギを発生するためのヒータアレイ３１０と、ヒータアレイ３１０を駆動するための駆動選択回路アレイ３０８及び駆動回路アレイ３０９とを搭載したインクジェット記録ヘッド用基板において、素子駆動信号回路３０４、ブロック選択回路３０５、レベル変換回路３１２，３１３は、第１の電圧振幅レベルの入力信号に基づいて駆動すべき電気熱変換素子を選択する選択信号を第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する。駆動選択回路アレイ３０８及び駆動回路アレイ３０９は、第２の電圧振幅レベルで出力された選択信号を入力し、ヒータを駆動制御する。【選択図】    図３
2006159780.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載した基板であって、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する第１回路部と、
前記第１回路部より出力された信号を入力し、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力するＮＯＲ回路で構成された第２回路部とを備えることを特徴とするインクジェット記録ヘッド用基板。
【請求項２】
前記ＮＯＲゲートは相補型ＭＯＳトランジスタにより実現されていることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項３】
前記駆動回路は、１つ以上の電界効果型トランジスタにより構成されていることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項４】
前記ＮＯＲゲートは、前記駆動回路を構成する電界効果型トランジスタと共通の素子構造を有する素子を含むことを特徴とする請求項３に記載のインクジェット記録ヘッド用基板。
【請求項５】
前記駆動回路は、電子をキャリアとするチャネルを有する電界効果型トランジスタを含むことを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項６】
前記駆動回路は、チャネル長を不純物の拡散長により規定する電界効果型トランジスタを含むことを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項７】
前記第１回路部は、前記第１の電圧振幅レベルの信号を前記第２の電圧振幅レベルの信号に変換する変換部を、前記ブロック選択信号を生成する回路の前段に有することを特徴とする請求項２に記載のインクジェット記録ヘッド用基板。
【請求項８】
前記第１回路部は、前記第１の電圧振幅レベルの信号を前記第２の電圧振幅レベルの信号に変換する変換部を、前記素子駆動信号を生成する回路の前段に有することを特徴とする請求項1に記載のインクジェット記録ヘッド用基板。
【請求項９】
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載した基板における、電気熱変換素子の駆動制御方法であって、
第１の電圧振幅レベルの入力信号を入力し、
入力した前記入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力し、
前記第２の電圧振幅レベルにて出力された信号をＮＯＲ回路に入力して、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力し、
前記制御信号に基づいて電気熱変換素子を駆動することを特徴とするインクジェット記録ヘッドの駆動制御方法。
【請求項１０】
インクを吐出するための吐出口と、
前記吐出口に対応して設けられた電気熱変換素子と、
該電気熱変換素子を駆動するための駆動回路とを搭載した基板を備え、
前記基板が、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する第１回路部と、
前記第１回路部より出力された信号を入力し、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力するＮＯＲ回路で構成された第２回路部とを備えることを特徴とするインクジェット記録ヘッド。
【請求項１１】
インクを吐出するための吐出口と、前記吐出口に対応して設けられた電気熱変換素子と該電気熱変換素子を駆動するための駆動回路とを搭載した基板を備えたインクジェット記録ヘッドと、
該インクジェット記録ヘッドに供給するためのインクが充填されたインクタンクとを備え、
前記基板が、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する第１回路部と、
前記第１回路部より出力された信号を入力し、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力するＮＯＲ回路で構成された第２回路部とを備えることを特徴とするインクジェット記録ヘッドカートリッジ。
【請求項１２】
インクを吐出するための吐出口と、前記吐出口に対応して設けられた電気熱変換素子と該電気熱変換素子を駆動するための駆動回路とを搭載した基板を有するインクジェット記録ヘッドと、
前記インクジェット記録ヘッドに制御信号を送信するための回路とを備え、
前記基板が、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する第１回路部と、
前記第１回路部より出力された信号を入力し、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力するＮＯＲ回路で構成された第２回路部とを備えることを特徴とするインクジェット記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッド用基板、インクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特にインクを吐出するために必要な熱エネルギを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。
【背景技術】
【０００２】
一般に、インクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１、特許文献２に示されているように半導体プロセス技術を用いて同一基板上に形成されている。またこの駆動回路に加えて、当該半導体基板の状態、たとえば基板温度を検知するためのデジタル回路等が同一基板上に形成され、かつインク供給口が基板の中央付近にありこれを挟んだ位置にヒータが相対する記録ヘッドの構成が提案されている。
【０００３】
図１はこの種のインクジェット記録ヘッド用半導体基板（以下、ヘッド基板という）の回路ブロックと電気信号の流れを模式的に示す図である。図１に示すように、インク供給口１１１を中心として回路ブロックが対称配置されている。これらの回路ブロックには、インク供給口を挟んで複数のヒータからなるヒータアレイ１１０と、ヒータアレイ１１０の各ヒータに電流を流すためのスイッチング素子を有する駆動回路アレイ１０９と、駆動回路を制御するための駆動選択回路アレイ１０８と、駆動選択回路アレイへ伝達する信号を生成する素子駆動回路１０４およびブロック選択回路１０５と、パッド１０２から入力される信号を処理するための入力回路１０３とが含まれる。
【０００４】
以下、インク供給口１１１を中心に対称となっている一方の回路ブロック群についてのみそれぞれの回路ブロックの機能と、信号の流れについて説明する。
【０００５】
ヘッド基板１０１は、シリコン基板上にＬＳＩプロセスを用いて各回路ブロックや、インク加熱を行うヒータを形成したものである。電源電圧、および画像データの入出力を行うパッド１０２から入力される信号は、入力回路１０３を介して素子駆動信号回路１０４及びブロック選択回路１０５へ伝達される。素子駆動信号回路１０４およびブロック選択回路１０５で適宜処理された信号は、複数の配線からなるバスライン１０６および１０７でヒータ並び方向へと引き回されている。
【０００６】
バスライン１０６および１０７からの信号は、駆動選択回路アレイ１０８の構成要素である駆動選択回路へとそれぞれ接続され、バスライン１０６，１０７からの信号により駆動選択回路のオン・オフが決定される。インクの吐出動作を行う場合には、所望の駆動選択回路がオンとなるような信号がバスライン１０６，１０７に印加され、駆動選択回路から駆動回路アレイ１０９中の対応する駆動回路をオンとするように信号が出力される。オンとなった駆動回路はヒータアレイ１１０内の対応するヒータに電流を流す。この電流によりヒータは加熱され、インクの発泡、吐出動作が行われる。
【０００７】
図２は、上述した駆動選択回路アレイ１０８及び駆動回路アレイ１０９から、ヒータアレイ１１０内の任意の一つのヒータに対応する駆動選択回路及び駆動回路を抽出して示した回路図である。
【０００８】
図１に示した素子駆動信号回路１０４及びブロック選択回路１０５からの出力信号を引き回しているバスライン１０６，１０７から駆動選択回路へ信号が取り込まれる。２０８ａ〜２０８ｌは駆動選択回路を構成する回路素子である。ＮＡＮＤゲート２０８ａの入力端子はバスライン１０６および１０７に接続され、各バスラインから対応する信号が入力される。インバータ２０８ｂはＮＡＮＤゲート２０８ａからの出力信号を反転して反転信号を出力し、インバータ２０８ｃはその反転信号を更に反転する。ＭＯＳトランジスタ２０８ｄ〜２０８ｉは、信号の電圧振幅を変換するためのレベル変換回路を構成する。ＭＯＳトランジスタ２０８ｊ、２０８ｋはレベル変換回路の出力信号をバッファリングするためのインバータを構成する。また、ＭＯＳトランジスタ２０８ｊ、２０８ｋで形成されるインバータの出力がローレベル（以下、Ｌｏと記す）からハイレベル（以下、Ｈｉと記す）へ変化するときの出力インピーダンスを高くするために抵抗２０８ｌが設けられている。
【０００９】
ＭＯＳトランジスタ２０９はヒータ電流のオン・オフ制御を行う駆動回路を形成している。ＭＯＳトランジスタ２０９によるヒータ電流のオン・オフにより、ヒータ２１０によるインク発泡のための加熱が制御される。
【００１０】
図２に示した回路について動作を説明する。図１の素子駆動信号回路１０４及びブロック選択回路１０５からの出力信号は、バスライン１０６、１０７によりＮＡＮＤゲート２０８ａに入力される。ここでＮＡＮＤゲート２０８ａへの入力が共にＨｉとなったときのみＮＡＮＤゲート２０８ａの出力はＬｏとなる。以下、ＮＡＮＤゲート２０８ａからＬｏ信号が出力された場合の動作について説明する。ＮＡＮＤゲート２０８ａから出力されたＬｏ信号は、インバータ２０８ｂにより反転されＨｉとなる。更に、インバータ２０８ｂの出力であるＨｉ信号はインバータ２０８ｃに入力され、再度反転されてＬｏ信号となって出力される。これらのバスライン１０６，１０７およびＮＡＮＤゲート２０８ａ、インバータ２０８ｂ，２０８ｃなどの電圧振幅はＶＤＤであり、このＶＤＤの電位は外部から入力される信号と同じ振幅である。
【００１１】
インバータ２０８ｂおよび２０８ｃからの出力信号は、それぞれＭＯＳトランジスタ２０８ｄ〜２０８ｉを含むレベルコンバータへと入力される。ここでＭＯＳトランジスタ２０８ｄと２０８ｅのゲートにはＮＡＮＤゲート２０８ａの出力信号と同じＬｏの電位（０Ｖ）が印加され、２０８ｇと２０８ｈのゲートにはＮＡＮＤゲートの出力の反転信号であるＨｉの電位（ＶＤＤ）が印加される。
【００１２】
ＶＤＤがゲートに印加されるＭＯＳトランジスタ２０８ｇはＮＭＯＳトランジスタであるため、オン状態となる。そのためＮＭＯＳトランジスタ２０８ｇのドレイン端子はＧＮＤ電位と低インピーダンスで接続されることとなる。このＮＭＯＳトランジスタ２０８ｇのドレイン端子はＰＭＯＳトランジスタ２０８ｆのゲートへ接続されている。そのため、ＰＭＯＳトランジスタ２０８ｆのゲートはＧＮＤ電位に低インピーダンスで接続されることとなり、ＰＭＯＳトランジスタ２０８ｆはオン状態となる。ＰＭＯＳトランジスタ２０８ｆに直列接続されているＰＭＯＳトランジスタ２０８ｅはゲートに０Ｖが印加されているためオン状態であり、さらに直列接続されているＮＭＯＳトランジスタ２０８ｄはゲートに０Ｖが印加されているためオフ状態である。ＰＭＯＳトランジスタ２０８ｆ、２０８ｅがオンでＮＭＯＳトランジスタ２０８ｄがオフであるため、ＰＭＯＳトランジスタ２０８ｅとＮＭＯＳトランジスタ２０８ｄのドレインが接続されＰＭＯＳトランジスタ２０８ｉのゲートへ接続されているノードの電位はレベル変換回路の電源電位であるＶＤＤＭとなる。そのためＰＭＯＳトランジスタ２０８iはオフ状態となる。ＰＭＯＳトランジスタ２０８ｉがオフでＮＭＯＳトランジスタ２０８ｇがオンであるため、ＰＭＯＳトランジスタ２０８ｈとＮＭＯＳトランジスタ２０８ｉのドレイン端子が接続され、ＰＭＯＳトランジスタ２０８ｆのゲートに接続されたノードの電位は０Ｖに確定する。このノードの電位がレベルコンバータの出力信号となり、ＮＭＯＳトランジスタ２０８ｊおよびＰＭＯＳトランジスタ２０８ｋからなるインバータのゲートへと入力される。
【００１３】
こうして、ＮＭＯＳトランジスタ２０８ｊおよびＰＭＯＳトランジスタ２０８ｋからなるインバータの各トランジスタのゲートに０Ｖが印加されると、ＰＭＯＳトランジスタ２０８ｋがオンし、ＮＭＯＳトランジスタ２０８ｊがオフする。この結果、当該インバータはＶＤＤＭ電位を出力し、ヒータのオン・オフ制御を行う駆動回路であるＮＭＯＳトランジスタ２０９のゲートへ接続されている。ＶＤＤＭが印加されるＮＭＯＳトランジスタ２０９はオン状態となり、ヒータ電源電位ＶＨからヒータ２１０を介してヒータ電流を流すこととなり、電流が流れるヒータではインク発泡・吐出に必要な発熱が生じる。
【００１４】
このように、バスライン１０６および１０７からＮＡＮＤゲート２０８ａへ接続される信号が共にＨｉとなった時にヒータ電流が流れることとなる。
【００１５】
なおここで抵抗２０８ｌは、急峻なヒータ電流の立ち上がりを抑制するために配置しているものである。すなわちヒータ電流のオン・オフ制御を行うＮＭＯＳトランジスタ２０９のゲート電位が、ヒータ電流をＯＮさせるために０ＶからＶＤＤＭ電位まで瞬間的に遷移した場合、ヒータ電流も瞬間的に流れることとなる。この電流の変化が電源のノイズとなり誤動作を誘発することがある。抵抗２０８ｌはこの誤動作を防止するためにＰＭＯＳトランジスタ２０８ｋとＮＭＯＳトランジスタ２０９との間に挿入されている。ＰＭＯＳトランジスタ２０８ｋのオン抵抗および抵抗２８０ｌの直列抵抗とＮＭＯＳトランジスタ２０９のゲート容量の遅延効果によって、ＮＭＯＳトランジスタ２０９のゲート電位の急峻な立ち上がりが抑制されるので、ヒータ電流の瞬間的な流れが抑制され、誤動作が防止されることとなる。
【特許文献１】特開平５−１８５５９４号公報
【特許文献２】米国特許第６２９０３３４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１６】
一般的にインクジェット記録ヘッドに関しては、記録速度の高速化及び／又は記録の高品位化のために、ノズルの多数化および高密度化が進められている。しかしながらヒータによる発熱でインクの吐出を行うサーマルインクジェットプリンタの場合、インクの発泡およびそれに伴う吐出に必要なエネルギーをヒータに発生させるために、高い電源電圧を用いる必要がある。従って、ヒータの駆動制御回路においては、高い電源電圧に対する耐圧を構成素子において確保する必要がある。一般的に構成素子の耐圧確保のために素子毎のサイズが増加してしまい、基板上への高密度な（配置ピッチの小さい）回路配置を困難にしている。
【００１７】
例えば、図２に示したような従来の回路形態では、素子駆動信号回路１０４からバスライン１０６を介して送信される画像データに基づいた信号と、ブロック選択回路１０５からバスライン１０７を介して送信されるブロック選択信号との論理積を取った後に電圧振幅を上げる構成となっている。このような構成では、ヒータ毎にレベル変換回路を設ける必要があり、多数の高耐圧の素子を配置することが必要となってしまう。このため、基板上への高密度な（回路の配置ピッチの小さい）素子配置が困難となる。すなわち、多数の高耐圧の素子の存在により配置ピッチを十分に小さくすることができず、チップサイズの増加などを招くこととなる。
【００１８】
なお、図２における高耐圧の素子は、中間電位であるＶＤＤＭに接続されるレベルコンバータおよびインバータと、ＶＨに接続されたヒータ駆動を行うトランジスタ（２０９）である。
【００１９】
本発明は上記の課題に鑑みてなされたものであり、各セグメントに配置する高耐圧素子の数を低減し、選択回路の高密度化を達成することを目的とする。
【課題を解決するための手段】
【００２０】
上記の目的を達成するための本発明の一態様によるインクジェット記録ヘッドは以下の構成を備える。すなわち、
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載した基板であって、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号と、画像データに応じて駆動すべき電気熱変換素子を駆動するための素子駆動信号とのそれぞれを前記第１の電圧振幅レベルよりも高い第２の電圧振幅レベルにて出力する第１回路部と、
前記第１回路部より出力された信号を入力し、駆動すべき電気熱変換素子に対応する駆動回路を制御するための、前記第２の電圧振幅レベルを有する制御信号を出力するＮＯＲ回路で構成された第２回路部とを備える。
【００２１】
また、本発明の他の態様によれば、上記インクジェット記録ヘッド用基板を用いたインクジェット記録ヘッドの駆動制御方法、インクジェット記録ヘッド、インクジェット記録ヘッドカートリッジ及びインクジェット記録装置が提供される。
【発明の効果】
【００２２】
本発明によれば、各セグメントに配置する高耐圧素子の数を低減でき、選択回路の高密度化が達成される。
【発明を実施するための最良の形態】
【００２３】
以下添付図面を参照して本発明の好適な実施形態について説明する。
【００２４】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００２５】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２６】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２７】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２８】
なお、説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン（built-in））」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００２９】
＜第１実施形態＞
まず、本発明を適用可能なインクジェット記録装置の例について説明する。図９は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００３０】
図８に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３１】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００３２】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００３３】
図８に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００３４】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００３５】
さらに、図８において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラである。
【００３６】
なお、上述した例では、記録ヘッドとインクを貯留するインクカートリッジとは分離可能な構成であるが、以下に説明するように、これら記録ヘッドとインクカートリッジとが一体となったヘッドカートリッジをキャリッジ２に搭載しても良い。
【００３７】
図９はヘッドカートリッジの構成の一例を示す外観斜視図である。図８ではインクカートリッジ６と記録ヘッド３は別体としているがインクカートリッジと記憶ヘッドを一体化したヘッドカートリッジにも本発明のインクジェット記録ヘッド用基板は適用できる。
【００３８】
図９に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジ２と脱着可能である。
【００３９】
カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。なお、この実施例ではインクタンク内にインクが充填されているカートリッジとなっている。
【００４０】
さらに、図９から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。
【００４１】
次に、上記構成の記録装置の記録ヘッド３に用いられるヘッド基板について説明する。図１０は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【００４２】
図１０からインクタンクＩＴＣから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル２Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル２Ｍ、イエロ（Ｙ）インクを供給するインクチャネル２Ｙがあり、インクタンクＩＴＣからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。
【００４３】
これらのインクチャネルを経てＣインク、Ｍインク、Ｙインクは夫々、インク流路１３０１Ｃ、１３０１Ｍ、１３０１Ｙによって基板上に設けられた電気熱変換体（ヒータ）２１０まで導かれる。そして、電気熱変換体（ヒータ）２１０に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）２１０上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡（bubble）によって吐出口１３０２Ｃ、１３０２Ｍ、１３０２Ｙからインク液滴１９００Ｃ、１９００Ｍ、１９００Ｙが吐出される。
【００４４】
なお、図１０において、３０１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成されたヘッド基板である。
【００４５】
また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。
【００４６】
図１０ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図１０に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。
【００４７】
次に、上記インクジェット記録装置の制御構成について説明する。図１１は図８に示した記録装置の制御構成を示すブロック図である。
【００４８】
図１１に示すように、コントローラ６０は、ＭＰＵ６０ａ、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ６０ｂ、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０ｃ、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０ｄ、ＭＰＵ６０ａ、ＡＳＩＣ６０ｃ、ＲＡＭ６０ｄを相互に接続してデータの授受を行うシステムバス６０ｅ、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０ａに供給するＡ／Ｄ変換器６０ｆなどで構成される。
【００４９】
また、図１１において、６１ａは画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１ａと記録装置１との間ではインタフェース（Ｉ／Ｆ）６１ｂを介して画像データ、コマンド、ステータス信号等を送受信する。
【００５０】
さらに、６２はスイッチ群であり、電源スイッチ６２ａ、プリント開始を指令するためのプリントスイッチ６２ｂ、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ６２ｃなど、操作者による指令入力を受けるためのスイッチから構成される。６３はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３ａ、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３ｂ等から構成される装置状態を検出するためのセンサ群である。
【００５１】
さらに、６４ａはキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４ｂは記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００５２】
ＡＳＩＣ６０ｃは、記録ヘッド３による記録走査の際に、ＲＡＭ６０ｄの記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００５３】
次に、上記構成の記録装置の記録ヘッドに用いられるヘッド基板（素子基体）について詳細に説明する。特に、ヘッド基板上（ヒータボード上）に作りこまれる駆動回路の構成を中心に説明する。なお、上述したように、ヘッド基板の上には各記録素子に対応してインク吐出口３０Ｃ，Ｍ，Ｙやこのインク吐出口に連通した流路３１Ｃ，Ｍ，Ｙを形成する部材（不図示）が設けられており、これにより記録ヘッドを構成する。そして、この記録素子上に供給されるインクを記録素子の駆動によって加熱することで膜沸騰による気泡を発生させインクを吐出口から吐出する構成となっている。
【００５４】
図３は第１実施形態によるヘッド基板３０１の回路構成と、電気信号の流れを模式的に示す回路ブロック図である。図３において、ヘッド基板３０１はヒータや駆動回路を半導体プロセス技術により一体的に作り込んだ基板であり、上述のヘッド基板１７０５に相当するものである。図３に示すように、基板３０１においては、インク供給口３１１を中心として回路ブロックが対称配置となっている。この回路ブロックを構成する要素として、インク供給口３１１を挟んで複数のヒータからなるヒータアレイ３１０、ヒータに電流を流すための駆動回路アレイ３０９、駆動回路を制御するための駆動選択回路アレイ３０８、駆動選択回路アレイへ伝達する信号を生成する素子駆動回路３０４およびブロック選択回路３０５、パッド３０２から入力される信号を処理するための入力回路３０３が含まれる。なおこれらの回路ブロックはインク供給口３１１に対して対称な配置となっているため、対称に配置されたブロックに対しては共通の番号を付与している。以下、これらのブロックについてそれぞれのブロックの機能と、信号の流れについて説明する。
【００５５】
ヘッド基板３０１は、シリコン基板上にＬＳＩプロセスを用いて各回路ブロックや、インク加熱を行うヒータが形成されたものである。電源電圧、および画像データの入出力を行うパッド３０２から入力される信号は入力回路３０３を介して素子駆動信号回路３０４及びブロック選択回路３０５へ伝達される。ブロック選択回路３０５は、入力された信号に基づいて、駆動すべきブロックを選択するためのブロック選択信号を生成する。素子駆動信号回路３０４は、入力された信号に基づいて、画像データに応じて選択ブロック内の各ヒータを駆動するための素子駆動信号を生成する。これら素子駆動信号とブロック選択信号は、それぞれレベル変換回路３１２および３１３に供給される。レベル変換回路３１２，３１３は、入力された信号を、入力信号振幅よりも大きい電源電圧振幅の信号へレベルシフトする。レベル変換回路３１２，３１３より出力された素子駆動信号とブロック選択信号は、複数の配線からなるバスライン３０６および３０７によりヒータ並び方向へと引き回される。
【００５６】
バスライン３０６および３０７からの素子駆動信号とブロック選択信号は、駆動選択回路アレイ３０８の構成要素である駆動選択回路へとそれぞれ接続され、バスライン３０６，３０７からの信号により駆動選択回路のオン・オフが決定される。インクの吐出動作を行う場合には、所望の駆動選択回路がオンとなるようなバスラインの信号が印加され、駆動選択回路から対応する駆動回路をオンとするように信号が出力される。オンとなった駆動回路は対応するヒータに電流を流し、流れる電流によりヒータは加熱されインク発泡、吐出動作が行われる。
【００５７】
図４は、上述した駆動選択回路アレイ３０８及び駆動回路アレイ３０９から、ヒータアレイ３１０内の任意の一つのヒータに対応する駆動選択回路、駆動回路を抽出して示した回路図である。
【００５８】
上述したように、素子駆動信号回路３０４及びブロック選択回路３０５からの出力信号はレベル変換回路３１２，３１３によりレベルシフトされ、入力信号振幅であるＶＤＤよりも高い電圧ＶＤＤＭの信号振幅を有する。バスライン３０６，３０７はこのような電圧ＶＤＤＭの信号振幅を有する信号を引き回している。
【００５９】
回路素子４０８ａ〜４０８ｄは、それぞれＶＤＤＭ電位で動作する高耐圧の素子であり、駆動選択回路アレイ３０８内の１つのヒータに対応する駆動選択回路（ＮＯＲゲート）を構成している。このＮＯＲゲートの出力はヒータのオン・オフ制御を行う駆動回路であるＮＭＯＳトランジスタ４０９のゲートへ接続されている。このセグメントがオンとなる動作は以下のような流れによる。
【００６０】
まず、素子駆動信号回路３０４及びブロック選択回路３０５からの出力信号は、レベル変換回路３１２，３１３においてその出力信号振幅がＶＤＤＭにレベル変換される。ここで素子駆動信号回路３０４及びブロック選択回路３０５からの出力信号は、対応する素子及びブロックを選択しない場合にはＨｉレベルであるＶＤＤＭ電位を出力し、選択する場合にはＬｏレベルである０Ｖをバスラインへ出力する構成としている。
【００６１】
従って、未選択のセグメントでは、バスライン３０６，３０７からＮＯＲゲートに入力される信号のうち、少なくともどちらか一方がＶＤＤＭ電位となる。ＮＯＲゲートの入力の少なくとも一方へＶＤＤＭ電位が入力されるため、その出力電位は０Ｖとなり、トランジスタ４０９はオンせずにヒータ電流は流れることはない。一方、バスライン３０６，３０７からの入力信号が２つとも０Ｖとなったとき、ＮＯＲゲートの出力はＶＤＤＭ電位となる。この結果、トランジスタ４０９はオン状態となり、ヒータ電源電位ＶＨからヒータ４１０を介してヒータ電流を流すこととなる。電流が流れるヒータではインク発泡・吐出に必要な発熱が生じる。
【００６２】
ＮＯＲゲートでは、その入力信号が全て０Ｖとなった場合にのみ出力がＨｉとなる。そのため、ＮＯＲゲートであれば単体でヒータ電流駆動ＮＭＯＳトランジスタ４０９の制御が可能となる。一方、ＮＡＮＤゲートを用いた場合では、ＮＡＮＤゲートへの入力信号が全てＨｉ（ＶＤＤＭ）となった場合にのみ出力がＬｏとなる。このため、ＮＡＮＤゲートによる演算結果でヒータ電流駆動ＮＭＯＳトランジスタを制御するためには、更にＮＯＴ演算を行うためのインバータを挿入する必要が生じてしまい、セグメントあたりの素子数が増加し、高密度に選択回路を配置する上での障害となり得る。
【００６３】
なお、ヒータ電流駆動用としてＮＭＯＳトランジスタ４０９を用いているのは、一般にＮＭＯＳトランジスタが正孔よりも移動度が高い電子をキャリアとするために、ＰＭＯＳトランジスタよりも同じ面積あたりのオン抵抗を低くすることができるためである。すなわち、ヒータの駆動回路に電子をキャリアとするチャネルを有する電界効果型トランジスタを用いることにより、オン抵抗が低減される。
【００６４】
さらに最近のサーマルインクジェットヘッドにおいては、ＮＭＯＳトランジスタ４０９の耐圧をより高耐圧としてオン抵抗を低くするために、ＤＭＯＳ（Diffusion MOS）構造を採用することがある。このＤＭＯＳ構造は、トランジスタのチャネル層を不純物拡散により形成するものである。
【００６５】
通常のＭＯＳトランジスタのゲート長はゲート金属（POLY-Siなど）の線幅によって規定されるが、ＤＭＯＳトランジスタのチャネル長は不純物の拡散長によって規定される。具体的には、ＤＭＯＳのソース・ドレインを形成する領域をフィールド酸化膜とゲート電極によって形成した後に、このソース領域にチャネル形成用の不純物をイオン注入する。そして、その後、熱処理によってチャネル形成用の不純物をゲート電極の下まで回り込むように熱拡散させつつ活性化する。その後さらにソース・ドレイン領域にチャネル用とは逆の極性の不純物を高い濃度で注入してソース・ドレインを形成する。ここでソース・ドレイン領域の不純物は、上記チャネル用の不純物よりも拡散させない熱処理によって活性化させる。するとチャネル用の不純物とソース・ドレイン用の不純物の拡散長の差がチャネル長となるＤＭＯＳトランジスタが作製される。即ち、ＤＭＯＳトランジスタは、チャネル長を不純物の拡散長により規定する電界効果型トランジスタである。
【００６６】
このようなＤＭＯＳトランジスタでは、ソース・基板間耐圧がその構造から低くなる場合がある。そのような場合にＤＭＯＳトランジスタを用いるには、そのソース電位と基板電位を同電位とする必要が生じる。これに対し、本実施形態のようにＮＯＲ回路を用いることで常にＤＭＯＳトランジスタのソース電位を基板電位（０Ｖ）とすることができるので、ＤＭＯＳトラジスタを駆動選択回路においても用いることが可能となり、高耐圧な駆動選択回路を少ない素子数で実現可能となる。（例えば、ＮＯＲ回路に代えてＮＡＮＤ回路を用い、しかもＮＯＲ回路と同じ素子数でＮＡＮＤ回路を構成しようとするとＮＭＯＳ（ここではＤＭＯＳ）を直列に接続しなくてはいけなくなり、入力論理によってはＮＭＯＳ（ここではＤＭＯＳ）のソース電位が基板電位にならない場合がある。）なお、上述のＮＯＲ回路中にヒータ駆動用のＭＯＳトランジスタと同じ構造のＭＯＳトランジスタを含むようにしてもよいので、例えば、ＤＭＯＳトランジスタをＮＯＲ回路中に用いるようにしてもよい。
【００６７】
またさらに、図４に示すようにＣＭＯＳ（相補型ＭＯＳトランジスタ）によるＮＯＲゲートとし、ＰＭＯＳトランジスタを直列接続した構成を含む。すなわち、図４に示されるように、ＰＭＯＳトランジスタ４０８ｂとＮＭＯＳトランジスタ４０８ａによるＣＭＯＳ構造と、ＰＭＯＳトランジスタ４０８ｄとＮＭＯＳトランジスタ４０８ｃによるＣＭＯＳ構造によりＮＯＲゲートが形成され、更にＰＭＯＳトランジスタ４０８ｂとＰＭＯＳトランジスタ４０８ｄが直列接続されている。この構成により、図２で説明した抵抗２０８ｌの機能、即ち、急峻なヒータ電流の立ち上がりを緩やかなものとする効果を得ることが可能となっている。すなわちＮＯＲゲートを構成するＰＭＯＳトランジスタは、電源電位から直列に出力ノードまで接続されるため、出力をＬｏからＨｉへと遷移させるときのオン抵抗が同じゲート幅、ゲート長のＰＭＯＳ、ＮＭＯＳトランジスタからなるインバータ（図２のＰＭＯＳトランジスタ２０８ＫとＮＭＯＳトランジスタ２０８ｊで形成されるインバータ）を用いた場合に比較して高くすることができる。ＰＭＯＳトランジスタ４０８ｂ、４０８ｄを直列接続としていることによるオン抵抗と、ヒータ駆動トランジスタ４０９のゲート容量による時定数によって急峻なヒータ電流の立ち上がりが緩和され、ノイズによる誤動作を抑制することが可能となる。すなわち図２において急峻な電流の立ち上がりを緩和する目的で配置していた抵抗２０８ｌを必要としない、あるいはより素子面積の小さい低抵抗の素子に置き換えることが可能となり、駆動制御回路の高密度配置が可能となる。
【００６８】
以上説明したように、第１実施形態によれば、各セグメントに配置する高耐圧素子の数を低減し、ヘッド基板３０１に必要な回路をチップサイズの増加を招くことなく高密度に配置することが可能となる。また高密度に配置したヒータ選択回路に対応させてヒータを配置することで、高密度のヒータ配置を達成することが可能となる。即ち、チップサイズを増大させることなく、高密度に配置したヒータを選択駆動可能な回路構成を提供できる。
【００６９】
＜第２実施形態＞
上記第１実施形態では、レベル変換回路３１２，３１３をそれぞれ素子駆動信号回路３０４、ブロック選択回路３０５の出力に接続している。第２実施形態では、レベル変換回路を素子駆動信号回路及びブロック選択回路の入力側に接続する構成を説明する。
【００７０】
図５は第２実施形態によるヘッド基板３０１’の回路構成例と電気信号の流れを模式的に示す回路ブロック図である。図５の回路ブロックは、第１の実施形態と同様にインク供給口３１１を中心として対称配置となっているものを示している。この回路ブロックを構成する要素は、インク供給口３１１を挟んで複数のヒータからなるヒータアレイ３１０、ヒータに電流を流すための駆動回路アレイ３０９、駆動回路を制御するための駆動選択回路アレイ３０８、駆動選択回路アレイへ伝達する信号を生成する素子駆動回路５０４およびブロック選択回路５０５、パッド３０２から入力される信号を処理するための入力回路３０３である。
【００７１】
第２実施形態が第１実施形態と異なる点は、入力信号と同じ電圧振幅である第１の電源電圧振幅から、より高い電源電圧振幅である第２の電源電圧振幅へと変換を行うレベル変換回路の挿入位置である。第２実施形態では、入力回路３０３の出力側にレベル変換回路５１２，５１３を接続し、レベル変換回路５１２，５１３の公団に素子駆動信号回路５０４、ブロック選択回路５０５を接続している。第１実施形態においては、素子駆動信号回路３０４及びブロック選択回路３０５は第１の電源電圧（ＶＤＤ）により動作し、それらの回路からの出力信号に対して第２の電源電圧（ＶＤＤＭ）への信号振幅変換を行うレベル変換回路３１２，３１３を挿入していた。第２実施形態では、入力回路３０３からの出力信号に対して第２の電源電圧（ＶＤＤＭ）への信号振幅変換を行うべくレベル変換回路５１２，５１３を挿入し、素子駆動信号回路５０４およびブロック選択回路５０５は第２の電源電圧（ＶＤＤＭ）で動作させている。
【００７２】
このような第２実施形態の構成を採用することにより、たとえばブロック選択回路が入力信号を展開するデコーダである場合などにおいて、レイアウト面積が大きくなるレベル変換回路の規模を抑制することが可能となる。例えば、選択回路が４ビットの入力信号から１６本の信号線の一つを選択して信号を出力するデコーダを有する場合を例として考える。図６は第２実施形態におけるレベル変換回路５１３とブロック選択回路５０５の回路構成を示す。また、図７には第１実施形態におけるレベル変換回路３１３とブロック選択回路３０５の回路構成を示す。
【００７３】
ここで４ビットの入力信号により１６本のバスラインの中から任意の１ラインを選択するためには、４つの入力信号のＨｉ／Ｌｏの論理を互いに異なるように１６個の４入力ＡＮＤゲートへと接続する必要がある。第２実施形態のデコーダでは、４ビットの入力信号を入力回路６０１の出力から４つのレベル変換回路５１３ａ〜５１３ｄへ接続し、その出力とさらにインバータ６０３ａ〜６０３ｄで論理を反転した信号を１６個のＡＮＤゲート６０４ａ〜６０４ｐにそれぞれ異なるように接続している。ここでレベル変換回路５１３ａ〜５１３ｄの出力電圧は、入力信号の電源電圧である第１の電源電圧よりも高い第２の電源電圧となっている。そのためインバータ６０３ａ〜６０３ｄ、およびＡＮＤゲート６０４ａ〜６０４ｐは第２の電源電圧で動作するものである。このような構成とすることで、配置するレベル変換回路は４個となる。
【００７４】
一方、図７に示す第１実施形態の回路構成では、ブロック選択回路３０５までを第１の電源電圧で動作するようにしているため、ブロック選択回路３０５の出力である１６本のバスラインの１つずつに、即ち、１６個のＡＮＤゲート７０４ａ〜７０４ｐの各出力にレベル変換回路３１３ａ〜３１３ｐを配置する必要がある。以上のように、第２実施形態によれば、図７に示した第１実施形態に比べてレベル変換回路の数を１／４とすることができ、素子数を削減することが可能となる。
【００７５】
なお、レベル変換回路５１２，５１３を素子駆動信号回路５０４とブロック選択回路５０５の前段に配置しているため、レベル変換回路５１２，５１３を素子駆動信号回路５０４を構成する素子は高耐圧であることが要求され、素子面積が大きくなる。したがって、各回路５０４，５０５の前段か後段のどちらにレベル変換回路５１２，５１３を配置するかは、レベル変換回路に必要な素子数の減少による回路面積の低減と、回路５０４，５０５を高耐圧化した場合の回路面積の増加との兼ね合いによって決定すればよい。
【００７６】
たとえば、素子駆動信号回路５０４入出力の信号線数に変化がないのであれば、レベル変換回路５１２を素子駆動信号回路５０４の後段に配置したほうが有利である。素子駆動信号回路５０４を低耐圧の素子で構成でき、高密度化に関して有利であるからである。したがって、そのような場合、ブロック選択回路５０５に対しては前段にレベル変換回路を設け、素子駆動信号回路５０４に対しては後段にレベル変換回路を設けるようにすればよい。
【００７７】
以上説明したように、第２実施形態によれば、第１実施形態の効果に加えて、更にブロック選択回路や素子駆動信号回路に係る回路面積を低減できる。
【図面の簡単な説明】
【００７８】
【図１】従来のインクジェット記録ヘッド用半導体基板の回路ブロック図と電気信号の流れを示す模式図である。
【図２】従来のインクジェット記録ヘッド用半導体基板の１セグメントあたりの駆動回路を示す図である。
【図３】本発明第１実施形態のインクジェット記録ヘッド用半導体基板の回路ブロック図と電気信号の流れを示す模式図である。
【図４】本発明第１実施形態のインクジェット記録ヘッド用半導体基板の１セグメントあたりの駆動回路を示す図である。
【図５】本発明第２実施形態のインクジェット記録ヘッド用半導体基板の回路ブロック図と電気信号の流れを示す模式図である。
【図６】本発明第２実施形態のインクジェット記録ヘッド用半導体基板のブロック選択回路を示す図である。
【図７】本発明第１実施形態のインクジェット記録ヘッド用半導体基板のブロック選択回路を示す図である。
【図８】本発明が適用できるインクジェット記録装置の概観図である。
【図９】インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。
【図１０】３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【図１１】図８に示したインクジェット記録装置の記録制御を実行するための制御構成を示す図である。
【図１】
2006159780.tif 000003
【図２】
2006159780.tif 000004
【図３】
2006159780.tif 000005
【図４】
2006159780.tif 000006
【図５】
2006159780.tif 000007
【図６】
2006159780.tif 000008
【図７】
2006159780.tif 000009
【図８】
2006159780.tif 000010
【図９】
2006159780.tif 000011
【図１０】
2006159780.tif 000012
【図１１】
2006159780.tif 000013