(57)【要約】【課題】低電圧差動信号受信器及びこれを具備する低電圧差動信号インタフェースシステムが開示されている。【解決手段】低電圧差動信号受信器は、外部から伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、外部制御によって抵抗値が可変するデジタル抵抗部と、デジタル抵抗部から検出された電圧差を第１信号に復元させる受信部と、及びデジタル抵抗部の抵抗値を可変するための制御信号を発生し、発生した制御信号をデジタル抵抗部に印加する抵抗値調整部で構成される。低電圧差動信号受信器は、外部抵抗の代わりにトランジスタアレイで構成されたデジタル方式の抵抗を具備しなければならないので、信号の特性が向上されるだけでなく、生産工程が容易になり、抵抗値の可変が容易になる。【選択図】    図３
2006340340.tif 000002
【特許請求の範囲】
【請求項１】
外部から伝送される第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、制御信号によって抵抗値が可変するデジタル抵抗部と、
前記デジタル抵抗部から検出された前記電圧差を前記第１信号に復元させる受信部と、
前記デジタル抵抗部の抵抗値を可変させるための少なくとも一つの前記制御信号を発生し、発生した前記制御信号を前記デジタル抵抗部に印加する抵抗値調整部と、を含むことを特徴とする低電圧差動信号受信器。
【請求項２】
前記デジタル抵抗部は、相互並列に連結され、前記少なくとも一つの制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項３】
前記トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項２記載の低電圧差動信号受信器。
【請求項４】
前記トランジスタは、それぞれ互いに異なる抵抗値を有することを特徴とする請求項２記載の低電圧差動信号受信器。
【請求項５】
前記抵抗値調整部は、外部に設置されるレファレンス抵抗値に基づいて前記デジタル抵抗部に前記少なくとも一つの制御信号を印加することを特徴とする請求項１記載の低電圧差動信号受信器。
【請求項６】
前記抵抗値調整部は、前記デジタル抵抗部の抵抗値が前記レファレンス抵抗の抵抗値と同一の抵抗値を有するように前記少なくとも一つの制御信号を印加することを特徴とする請求項５記載の低電圧差動信号受信器。
【請求項７】
前記抵抗値調整部は、
前記外部のレファレンス抵抗と第１ノードで直列に連結され、電源電圧を分圧するサンプルデジタル抵抗部と、
外部からレファレンス電圧の印加を受け、前記第１ノードに形成される電圧と前記レファレンス電圧とを比較する比較器と、
前記比較器から出力される比較結果に基づいて、前記第１ノードの電圧と前記レファレンス電圧とが同一の状態になる前記少なくとも一つの制御信号を検出して、前記検出された制御信号を前記デジタル抵抗部に印加するデジタルロジック部と、を含むことを特徴とする請求項５記載の低電圧差動信号受信器。
【請求項８】
前記レファレンス電圧は、前記電源電圧の１／２であることを特徴とする請求項７記載の低電圧差動信号受信器。
【請求項９】
前記サンプルデジタル抵抗部は、相互並列に連結され、前記デジタルロジック部によって印加される少なくとも一つの各制御信号によってターンオンされるトランジスタで構成されることを特徴とする請求項７記載の低電圧差動信号受信器。
【請求項１０】
前記サンプルデジタル抵抗部は、前記デジタル抵抗部と同一である構成を有することを特徴とする請求項９記載の低電圧差動信号受信器。
【請求項１１】
前記少なくとも一つの制御信号は、前記サンプルデジタル抵抗部のトランジスタの個数に対応するビット数を有するデジタルコードの形態でセッティングされることを特徴とする請求項１０記載の低電圧差動信号受信器。
【請求項１２】
外部から伝送される第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部と、
前記デジタル抵抗部から検出された前記電圧差を前記第１信号に復元する受信部と、を含むことを特徴とする低電圧差動信号受信器。
【請求項１３】
前記デジタル抵抗部は、相互並列に連結され、前記少なくとも一つの各制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項１２記載の低電圧差動受信器。
【請求項１４】
前記トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項１３記載の低電圧差動信号受信器。
【請求項１５】
前記トランジスタは、それぞれ互いに異なる抵抗値を有することを特徴とする請求項１３記載の低電圧差動信号受信器。
【請求項１６】
複数のデジタル抵抗部が相互並列に連結され、外部から伝送される第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変されるデジタル抵抗部アレイと、
前記デジタル抵抗部から検出された前記電圧差を前記第１信号に復元させる受信部と、を含むことを特徴とする低電圧差動信号受信器。
【請求項１７】
前記各デジタル抵抗部は相互並列に連結され、少なくとも一つの制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項１６記載の低電圧差動信号受信器。
【請求項１８】
前記トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項１７記載の低電圧差動信号受信器。
【請求項１９】
第１信号の差動信号対を伝送する低電圧差動信号ドライバと、
前記低電圧差動信号ドライバから伝送される前記第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、制御信号によって抵抗値が可変するデジタル抵抗部と、
前記デジタル抵抗部から検出された前記電圧差を前記第１信号に復元させる受信部と、
前記デジタル受信部の抵抗値を可変させるための少なくとも一つの前記制御信号を発生し、発生した前記制御信号を前記デジタル抵抗部に印加する抵抗値調整部と、を含むことを特徴とする低電圧差動信号インタフェースシステム。
【請求項２０】
前記デジタル抵抗部は、相互並列に連結され、前記少なくとも一つの各制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項１９記載の低電圧差動信号インタフェースシステム。
【請求項２１】
前記トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項２０記載の低電圧差動信号インタフェースシステム。
【請求項２２】
前記トランジスタは、それぞれ互いに異なる抵抗値を有することを特徴とする請求項２０記載の低電圧差動信号インタフェースシステム。
【請求項２３】
レファレンス抵抗を更に含み、
前記抵抗値調整部は、前記レファレンス抵抗値に基づいて前記少なくとも一つの制御信号を生成することを特徴とする請求項１９記載の低電圧差動信号インタフェースシステム。
【請求項２４】
前記抵抗値調整部は、前記デジタル抵抗部の抵抗値が前記レファレンス抵抗の抵抗値と同一の抵抗値を有するようにする前記少なくとも一つの制御信号を生成することを特徴とする請求項２３記載の低電圧差動信号インタフェースシステム。
【請求項２５】
前記抵抗値調整部は、
前記レファレンス抵抗と第１ノードに直列に連結され、電源電圧を分圧するサンプルデジタル抵抗部と、
外部からレファレンス電圧の印加を受け、前記第１ノードに形成される電圧と前記レファレンス電圧とを比較する比較器と、
前記比較器から出力される比較結果に基づいて、前記第１ノードの電圧と前記レファレンス電圧が同一の状態になる前記少なくとも一つの制御信号を検出して前記検出された制御信号を前記デジタル抵抗部に印加するデジタルロジック部と、を含むことを特徴とする請求項２３記載の低電圧差動信号インタフェースシステム。
【請求項２６】
前記レファレンス電圧は、前記電源電圧の１／２であることを特徴とする請求項２５記載の低電圧差動信号インタフェースシステム。
【請求項２７】
前記サンプルデジタル抵抗部は、相互並列に連結され、前記デジタルロジック部によって印加される前記少なくとも一つの各制御信号によってターンオンされるトランジスタで構成されることを特徴とする請求項２５記載の低電圧差動信号インタフェースシステム。
【請求項２８】
前記サンプルデジタル抵抗部は、前記デジタル抵抗部と同一である構成を有することを特徴とする請求項２７記載の低電圧差動信号インタフェースシステム。
【請求項２９】
前記少なくとも一つの制御信号は、前記サンプルデジタル抵抗部のトランジスタの個数に対応するビット数を有するデジタルコード形態にセッティングされることを特徴とする請求項２８記載の低電圧差動信号インタフェースシステム。
【請求項３０】
第１信号の差動信号対を伝送する低電圧差動信号ドライバと、
前記低電圧差動信号ドライバから伝送される前記第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部と、
前記デジタル抵抗部から検出された前記電圧差を前記第１信号に復元させる受信部と、を含むことを特徴とする低電圧差動信号インタフェースシステム。
【請求項３１】
前記デジタル抵抗部は、相互並列に連結され、前記各制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項３０記載の低電圧差動信号インタフェースシステム。
【請求項３２】
前記トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項３１記載の低電圧差動信号インタフェースシステム。
【請求項３３】
第１信号の差動信号対を伝送する低電圧差動信号ドライバと、
複数のデジタル抵抗部が相互並列に連結され、前記低電圧差動信号ドライバから伝送される前記第１信号の差動信号対に基づいて前記差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部アレイと、
前記デジタル抵抗部から検出した前記電圧差を前記第１信号に復元させる受信部と、を含むことを特徴とする低電圧差動信号インタフェースシステム。
【請求項３４】
前記各デジタル抵抗部は、相互並列に連結され、前記各制御信号によってターンオンされる複数のトランジスタを含むことを特徴とする請求項３３記載の低電圧差動信号インタフェースシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部抵抗が不要な低電圧差動信号（ＬＶＤＳ：Ｌｏｗ  ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）受信器及びこれを具備する低電圧差動信号インタフェースシステムに関する。
【背景技術】
【０００２】
一般的に、低電圧差動信号インタフェースシステムは、高速動作が可能であり、低い電流消費及び低い電磁妨害（ＥＭＩ：Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）特性を有する回路であって、半導体、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、及び通信などの多様な応用分野で用いられている。
【０００３】
図１は、従来の低電圧差動信号インタフェースシステムの構成を示す回路図である。
図１に示したように、従来の低電圧差動信号インタフェースシステム１０は、第１信号（Ｖｉｎ１）とその第１信号の反転信号である第２信号（Ｖｉｎ２）とに応答して低電圧差動信号対を発生する低電圧差動信号ドライバ（ＬＶＤＳ  Ｄｒｉｖｅｒ）２０及び受信される低電圧差動信号対の電圧差を感知して元の第１信号に復元させる受信部３１が具備された低電圧差動信号受信器３０（ＬＶＤ  Ｒｅｃｅｉｖｅｒ）で構成される。
【０００４】
ここで、低電圧差動信号ドライバ２０と低電圧差動信号受信器３０とはそれぞれチップ形態に構成され、低電圧差動信号ドライバ２０と低電圧差動信号受信器３０との間には外部抵抗（ＲＬ）が設置される。
【０００５】
低電圧差動信号ドライバ２０は、回路に一定の電流、例えば３．５ｍＡの電流を供給するための電流源２１と、四つのトランジスタ（Ｍ１０、Ｍ２０、Ｍ３０、Ｍ４０）、即ち、第１トランジスタ（Ｍ１０）、第２トランジスタ（Ｍ２０）、第３トランジスタ（Ｍ３０）及び第４トランジスタ（Ｍ４０）で構成される。
【０００６】
その動作を説明すると、第１信号（Ｖｉｎ１）がローレベル（Ｌｏｗ  ｌｅｖｅｌ）であり、第２信号（Ｖｉｎ２）がハイレベルであると、第１トランジスタ（Ｍ１０）と第４トランジスタ（Ｍ４０）とがターンオンされ、外部抵抗（ＲＬ）には、特定方向に電流が流れる。一方、第１入力信号（Ｖｉｎ１）がハイレベルであり、第２入力信号（Ｖｉｎ２）がローレベルであると、第２トランジスタ（Ｍ２０）と第３トランジスタ（Ｍ３０）とがターンオンされ、外部抵抗（ＲＬ）には前述とは反対方向に電流が流れる。
【０００７】
したがって、外部抵抗（ＲＬ）の両端には、低電圧差動信号対に対応する電圧差が発生する。ここで、電流源２１によって発生される電流は３．５ｍＡであり、外部抵抗（ＲＬ）が１００Ωであるので、外部抵抗（ＲＬ）の両端電圧は、電流と抵抗との積である３５０ｍＶになる。
【０００８】
前述したように、低電圧差動信号対の電圧差は、低電圧差動受信器の前段に位置した外部抵抗（ＲＬ）にかかる両端間の電圧で決定され、一般的な場合３５０ｍＶの信号幅を有する。したがって、低電圧差動信号インタフェースシステム１０を構成するためには、必ず外部抵抗（ＲＬ）を具備しなければならない。
【０００９】
一方、低電圧差動信号インタフェースシステムは、一つのチャンネルのみを処理するように実現する場合は非常に珍しく、複数のチャンネルを処理可能であるように構成することが一般的である。この場合、低電圧差動信号インタフェースシステムは処理チャンネル数に対応して同一の数だけの外部抵抗が具備される。
【００１０】
図２は、ｎ個のチャンネルを有する従来の低電圧差動信号インタフェースシステムの構成を示す回路図である。
図２を参照すると、ｎ個のチャンネルを有する従来の低電圧差動信号インタフェースシステム４０は、各チャンネルの通信のための低電圧差動信号ドライバ（Ｄ１〜Ｄｎ）と受信部（Ｅ１〜Ｅｎ）との間に外部抵抗（ＲＬ１〜ＲＬｎ）が一つずつ設置されている。したがって、ｎ個の外部抵抗（ＲＬ１〜ＲＬｎ）が必須に具備されることがわかる。また同様に、従来の低電圧差動信号インタフェースシステムはチャンネル数が増加するほどチップ外部に具備される外部抵抗の個数も同一の個数だけ増加するようになる。
【００１１】
しかし、このような従来の低電圧差動信号インタフェースシステムは、外部抵抗によって以下のような問題点を有する。
一つ目は、外部抵抗は低電圧差動信号ドライバまたは低電圧差動信号受信器などのようにチップ内部に具備される素子ではないので、配線などの問題によって信号特性を低下させる原因になる。
実際、外部抵抗を用いた従来の低電圧差動信号インタフェースシステムの場合、低電圧差動信号受信器に印加される波形が歪曲する場合が頻繁に発生し、ジッタ（Ｊｉｔｔｅｒ）特性もよくない。
【００１２】
二つ目は、従来の低電圧差動信号インタフェースシステムは、チャンネル数が多い場合、前述したように、そのチャンネル数に対応する数だけ外部抵抗を一々ボード上に設置しなければならないので、設置工程が厳しく、コストも増加する。このような問題はチャンネル数が増加するほど、更にひどくなる。
【００１３】
三つ目は、従来の低電圧差動信号インタフェースシステムは、外部抵抗の抵抗値が固定されているので、抵抗値を変化させる必要がある場合に、ボード上に設置されている各チャンネルの外部抵抗を一々解体した後、該当抵抗値を有する新しい外部抵抗に一々交替しなければならないという問題点がある。
【００１４】
このように、従来の低電圧差動インタフェースシステムは、外部抵抗の使用によって、性能が低下し、工程及びコストなどの側面から設置が容易でなく、抵抗値を変化させることができないという点などのさまざまな問題点が発生する。このような問題点は、要求される処理チャンネルの数が多いほど更にひどくなる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、このような問題点を解決するためのものであって、本発明の第１目的は、チップ内部に設置され、調整可能なデジタル抵抗を具備する低電圧差動信号受信器を提供することにある。
また、本発明の第２目的は、低電圧差動信号受信器を具備する低電圧差動信号インタフェースシステムを提供することにある。
【課題を解決するための手段】
【００１６】
このような目的を達成するための本発明による低電圧差動信号受信器は、外部から伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、制御信号によって抵抗値が可変するデジタル抵抗部と、デジタル抵抗部から検出された電圧差を第１信号に復元させる受信部と、デジタル抵抗部の抵抗値を可変させるための少なくとも一つの制御信号を発生し、発生した制御信号をデジタル抵抗部に印加する抵抗値調整部と、を含む。
【００１７】
デジタル抵抗部は、相互並列に連結され、各制御信号によってターンオンされる複数のトランジスタを含む。ここで、トランジスタは、ＭＯＳトランジスタを用いてもよい。また、トランジスタは、それぞれ互いに異なる抵抗値を有してもよい。
【００１８】
抵抗値調整部は、外部のレファレンス抵抗と直列に連結されて電源電圧を分圧し、外部制御によって抵抗値が可変するサンプルデジタル抵抗部と、外部からレファレンス電圧の印加を受け、外部のレファレンス抵抗とサンプルデジタル抵抗部の分圧ノードに形成される電圧とレファレンス電圧を比較して結果を出力する比較器と、サンプルデジタル抵抗部を可変させるための制御信号を生成してサンプルデジタル抵抗部に印加し、比較器から出力される比較結果を受信した後、分圧ノードの電圧とレファレンス電圧とが同一の状態になる制御信号を検出して、検出された制御信号をデジタル抵抗部に印加するデジタルロジック部と、を含む。
【００１９】
サンプルデジタル抵抗部は、相互並列に連結され、デジタルロジック部によって印加される各制御信号によってターンオンされるトランジスタで構成される。また、デジタルロジック部は、サンプルデジタル抵抗部のトランジスタの個数に対応するビット数を有するデジタルコード形態に制御信号をセッティングし、デジタルコードを順次増加しながら制御信号を印加する。
【００２０】
一方、本発明の第１目的を達成するための低電圧差動信号受信器は、外部から伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部と、デジタル抵抗部から検出された電圧差を第１信号に復元する受信部と、を含む。
【００２１】
また、デジタル抵抗部を複数具備する低電圧差動信号受信器を構成することもできるが、これは複数のデジタル抵抗部が相互並列に連結され、外部から伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部アレイと、デジタル抵抗部から検出された電圧差を第１信号に復元させる受信部と、を含む。
【００２２】
一方、本発明の第２目的を達成するための低電圧差動信号インタフェースシステムは、第１信号の差動信号対を伝送する低電圧差動信号ドライバと、低電圧差動信号ドライバから伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、制御信号によって抵抗値が可変するデジタル抵抗部と、デジタル抵抗部から検出された電圧差を第１信号に復元させる受信部と、デジタル受信部の抵抗値を可変させるための少なくとも一つの制御信号を発生し、発生した制御信号をデジタル抵抗部に印加する抵抗値調整部と、を含む。
【００２３】
デジタル抵抗部は、相互並列に連結され、各制御信号によってターンオンされる複数のトランジスタを含む。ここで、トランジスタは、ＭＯＳトランジスタで構成することができる。また、トランジスタは、それぞれ互いに異なる抵抗値を有してもよい。
【００２４】
低電圧差動信号インタフェースシステムは、デジタル抵抗部の抵抗値の調整のために用いられるレファレンス抵抗を具備することができ、この場合、抵抗値調整部は、レファレンス抵抗値に基づいて制御信号を生成した後、デジタル抵抗部に生成された制御信号を印加する。
【００２５】
一方、本発明の第２目的を達成するための低電圧差動信号インタフェースシステムは、第１信号の差動信号対を伝送する低電圧差動信号ドライバと、低電圧差動信号ドライバから伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部と、デジタル抵抗部から検出された電圧差を第１信号に復元させる受信部と、を含む。
【００２６】
また、デジタル電圧部を複数具備することで、抵抗値の可変が容易であるように構成することができるが、このような低電圧差動信号インタフェースシステムは、第１信号の差動信号対を伝送する低電圧差動信号ドライバと、複数のデジタル抵抗部が相互並列に連結され、低電圧差動信号ドライバから伝送される第１信号の差動信号対に基づいて差動信号対の電圧差を検出し、外部から受信される制御信号によって抵抗値が可変するデジタル抵抗部アレイと、デジタル抵抗部から検出した電圧差を第１信号に復元させる受信部と、を含む。
【発明を実施するための最良の形態】
【００２７】
以下、添付した図面を参照して、本発明の望ましい実施例をより詳細に説明する。
【実施例１】
【００２８】
図３は、本発明の望ましい第１実施例による低電圧差動信号インタフェースシステムの構成を示す回路図であって、一つのチャンネルを有する低電圧差動信号インタフェースシステムの構成を示している。
【００２９】
図３を参照すると、本発明の望ましい第１実施例による低電圧差動信号インタフェースシステム１００は、低電圧差動信号ドライバ１１０及び低電圧差動信号受信器１２０で構成される。ここで、低電圧差動信号ドライバ１１０と低電圧差動信号受信器１２０とはチップ形態で実現することができる。
【００３０】
低電圧差動信号ドライバ１１０は、第１信号（Ｖｉｎ１）とこの第１信号（Ｖｉｎ１）の反転信号（Ｖｉｎ２）とによって発生した差動信号対を低電圧差動信号受信器１２０に伝送する。ここで、伝送された差動信号対の電圧差は、従来のように外部抵抗の両端で検出されるのではなく、低電圧差動信号受信器内に設置されるデジタル抵抗部１２２によって検出される。
【００３１】
低電圧差動信号受信器１２０は、デジタル抵抗部１２２、抵抗値調整部１２４、及び受信部１２８で構成される。
デジタル抵抗部１２２は、低電圧差動信号受信器１２０の受信端に設置され、両端に印加される差動信号ドライバ１１０から受信される差動信号対の電圧差を検出する。ここで、デジタル抵抗部１２２は、抵抗値調整部１２４によって印加される制御信号（ＣＴＬ）によってそれぞれターンオンされる複数のトランジスタアレイで構成してもよい。
【００３２】
図４は、このようなデジタル抵抗部１２２の回路構成を示す回路図であって、三つのＭＯＳトランジスタで構成されるデジタル抵抗部を示している。
図４を参照すると、デジタル抵抗部１２２は、相互並列に連結された第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）で構成される。ここで、第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）は、抵抗値調整部１２４から印加される第１制御信号（ＣＴＬ１）、第２制御信号（ＣＴＬ２）、及び第３制御信号（ＣＴＬ３）によってそれぞれターンオンされる。
【００３３】
第１ＭＯＳトランジスタ（Ｍ１）は、固有の抵抗値（１×）を有し、第２ＭＯＳトランジスタ（Ｍ２）は、第１ＭＯＳトランジスタ（Ｍ１）が有する抵抗値の二倍の抵抗値（２×）を有し、第３ＭＯＳトランジスタ（Ｍ３）は、第１ＭＯＳトランジスタ（Ｍ１）が有する抵抗値の四倍の抵抗値（４×）を有する。
【００３４】
したがって、抵抗値調整部１２４から印加される制御信号（ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）によって多様な抵抗値を生成することができる。ここで、図４では、三つのＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）を具備するデジタル抵抗部１２２を示したが、実施環境によってトランジスタの個数と各トランジスタの抵抗値とを異なるようにすることで多様な抵抗値の実現が可能であることがわかる。
【００３５】
受信部１２８は、デジタル抵抗部１２２の両端から検出された差動信号対の電圧差を元の信号、即ち、第１信号（Ｖｉｎ１）に復元させる機能を果たす。
一方、抵抗値調整部１２４は、外部に設置されるレファレンス抵抗１３０の抵抗値を参照してデジタル抵抗部１２２の抵抗値を調整するための制御信号（ＣＴＬ）を生成してデジタル抵抗部１２２に印加する機能を果たす。
【００３６】
図５は、このような抵抗値調整部１２４の構成を示す回路図である。
図３乃至図５を参照すると、抵抗値調整部１２４は、サンプルデジタル抵抗部１２７と、比較器１２６及びデジタルロジック部１２５で構成される。
サンプルデジタル抵抗部１２７は、外部のレファレンス抵抗１３０と直列に連結されて電源電圧を分離し、デジタルロジック部１２５によって印加される制御信号（ＣＴＬ４、ＣＴＬ５、ＣＴＬ６）によってそれぞれターンオンされるＭＯＳトランジスタ（Ｍ４、Ｍ５、Ｍ６）のアレイで構成される。ここで、サンプルデジタル抵抗部１２７は、前術したデジタル抵抗部１２２と同一の構成を有する。
【００３７】
即ち、デジタル抵抗部１２２の第１ＭＯＳトランジスタ（Ｍ１）と同一の抵抗値を有する第４ＭＯＳトランジスタ（Ｍ４）と、デジタル抵抗部１２２の第２ＭＯＳトランジスタ（Ｍ２）と同一の抵抗値を有する第５ＭＯＳトランジスタ（Ｍ５）及びデジタル抵抗部１２２の第３ＭＯＳトランジスタ（Ｍ３）と同一な抵抗値を有する第６ＭＯＳトランジスタ（Ｍ６）が相互並列に連結される。
【００３８】
ここで、第４ＭＯＳトランジスタ（Ｍ４）と、第５ＭＯＳトランジスタ（Ｍ５）及び第６ＭＯＳトランジスタ（Ｍ６）は、デジタルロジック部１２５によって印加される第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）によってターンオンされる。
【００３９】
比較器１２６は、レファレンス電圧（Ｖｒｅｆ）の印加を受け、レファレンス抵抗１３０とサンプルデジタル抵抗部１２７の分圧ノード（ａ）とに形成される電圧（Ｖａ）とレファレンス電圧（Ｖｒｅｆ）とを比較して、その結果をデジタルロジック部１２５に通報する機能を果たす。
【００４０】
デジタルロジック部１２５は、サンプルデジタル抵抗部１２７に制御信号（ＣＴＬ４、ＣＴＬ５、ＣＴＬ６）を印加し、比較器１２６から通報される結果を受信した後、分圧ノード（ａ）の電圧（Ｖａ）とレファレンス電圧（Ｖｒｅｆ）とが同一の状態になる制御信号（ＣＴＬ４、ＣＴＬ５、ＣＴＬ６）を検出し、その信号をデジタル抵抗部１２２の各トランジスタ（Ｍ１、Ｍ２、Ｍ３）を制御するための制御信号（ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）に印加する。
【００４１】
即ち、サンプルデジタル抵抗部１２７の第４ＭＯＳトランジスタ（Ｍ４）と、第５ＭＯＳトランジスタ（Ｍ５）、及び第６ＭＯＳトランジスタ（Ｍ６）に第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）をそれぞれ印加してターンオンさせ、比較器１２６から通報される結果を受信した後、分圧ノード（ａ）の電圧（Ｖａ）とレファレンス電圧（Ｖｒｅｆ）とが同一であるときの第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）を検出して同一の第１制御信号（ＣＴＬ１）、第２制御信号（ＣＴＬ２）、及び第３制御信号（ＣＴＬ３）を第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）にそれぞれ印加する。
【００４２】
図６は、図５に示した抵抗値調整部１２４の動作の流れを示す順序図である。
以下、図５乃至図６を参照して抵抗値調整部１２４の動作を詳細に説明する。
【００４３】
まず、デジタルロジック部１２５は、第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）をサンプルデジタル抵抗部１２７の第４ＭＯＳトランジスタ（Ｍ４）、第５ＭＯＳトランジスタ（Ｍ５）、及び第６ＭＯＳトランジスタ（Ｍ６）に印加して各ＭＯＳトランジスタ（Ｍ４、Ｍ５、Ｍ６）の場合の数によって順次ターンオンさせる（段階：Ｓ１）。
【００４４】
ここで、第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）は、デジタルコード値でデジタルロジック部１２５にセッティングされる。デジタルコードは、３ビットの信号を意味し、最上位ビットは第４制御信号（ＣＴＬ４）、中間ビットは第５制御信号（ＣＴＬ５）、最下位ビットは第６制御信号（ＣＴＬ６）を意味する。
【００４５】
即ち、「００１」、「０１０」、「０１１」、「１００」、…などにデジタルコード値がセッティングされると、それによって各ＭＯＳトランジスタ（Ｍ４、Ｍ５、Ｍ６）がターンオンされる。例えば、選択されるデジタルコード値が「００１」である場合、第４制御信号（ＣＴＬ４）はローレベル、第５制御信号（ＣＴＬ５）はローレベル、第６制御信号（ＣＴＬ６）はハイレベルであるので、第６ＭＯＳトランジスタ（Ｍ６）のみターンオンされる。このように、第４乃至第６制御信号によってサンプルデジタル抵抗部１２７の抵抗値が可変可能である。
【００４６】
一方、比較器１２６は、レファレンス電圧（Ｖｒｅｆ）の印加を受け、レファレンス抵抗１３０とサンプルデジタル抵抗部１２７との間の分圧ノード（ａ）の電圧（Ｖａ）とレファレンス電圧（Ｖｒｅｆ）とを比較して（段階：Ｓ２）デジタルロジック部１２５に通報する。
【００４７】
ここで、デジタルロジック部１２５は、通報された分圧ノード（ａ）の電圧（Ｖａ）とレファレンス電圧（Ｖｒｅｆ）とが同一か否かを判断し（段階：Ｓ３）、二つの信号（Ｖａ、Ｖｒｅｆ）が同一であるまでデジタルコード値を順次変化させて第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６信号（ＣＴＬ６）を継続印加する。
【００４８】
例えば、比較器１２６に印加されるレファレンス電圧（Ｖｒｅｆ）がＶＤＤ／２であると、分圧ノード（ａ）の電圧（Ｖａ）がＶＤＤ／２になって二つの信号（Ｖａ、Ｖｒｅｆ）が同一の状態を探す。ここで、もし二つの信号（Ｖａ、Ｖｒｅｆ）が同一であると、分圧ノード（ａ）の電圧（Ｖａ）がＶＤＤ／２であり、即ち、レファレンス電圧（Ｖｒｅｆ）とサンプル抵抗部１２７がＶＤＤを半分に分圧したので、分圧ノード（ａ）前後の二つの抵抗値が同一であるという意味を示す。したがって、サンプルデジタル抵抗部１２７の抵抗は、レファレンス抵抗１３０と同一の状態になる。
【００４９】
ここで、デジタルロジック部１２５は、前述の状態における第４制御信号（ＣＴＬ４）、第５制御信号（ＣＴＬ５）、及び第６制御信号（ＣＴＬ６）を検出して（段階：Ｓ４）それと同一の第１制御信号（ＣＴＬ１）、第２制御信号（ＣＴＬ２）、及び第３制御信号（ＣＴＬ３）をデジタル抵抗部１２２の第１ＭＯＳトランジスタ（Ｍ１）と、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）にそれぞれ印加する（段階：Ｓ５）。
【００５０】
したがって、デジタル抵抗部１２２の第１ＭＯＳトランジスタ（Ｍ１）、第２ＭＯＳトランジスタ（Ｍ２）、及び第３ＭＯＳトランジスタ（Ｍ３）は、サンプルデジタル抵抗部１２７の第４ＭＯＳトランジスタ（Ｍ４）、第５ＭＯＳトランジスタ（Ｍ５）、及び第６ＭＯＳトランジスタ（Ｍ６）と同一の状態になるので、結局デジタル抵抗部１２２の抵抗値はレファレンス抵抗１３０の抵抗値と同一になる。それによって、デジタル抵抗部１２２の両端で差動信号の電圧差が検出され、受信器はこれを第１信号に復元可能にする。
【００５１】
以上、説明したように、本発明の第１実施例に開示された低電圧差動信号システム１００によると、外部のレファレンス抵抗１３０を用いてデジタル抵抗部１２２の制御のための制御信号（ＣＴＬ１、ＣＴＬ２、ＣＴＬ３）を検出して低電圧差動信号受信器１２０の受信端に具備されたデジタル抵抗部１２２のＭＯＳトランジスタ（Ｍ１、Ｍ２、Ｍ３）の動作を制御することで、従来のように外部抵抗がなくても動作が可能なことがわかる。
【００５２】
このような場合、外部抵抗の除去によって信号特性が向上し、比較器１２６に印加されるレファレンス電圧（Ｖｒｅｆ）または外部レファレンス抵抗１３０の抵抗値を調整することでデジタル抵抗部１２２の抵抗値を容易に可変させることができる。
【００５３】
例えば、デジタル抵抗部１２２の抵抗をレファレンス抵抗１３０の１／２値に調整したいなら、レファレンス電圧（Ｖｒｅｆ）をＶＤＤ／３に印加すればいい。また、他の方法でレファレンス抵抗１３０自体を交替することができる。この場合、レファレンス抵抗１３０をチャンネル数に関係なく一つのみ具備すればいいので、従来のように外部抵抗を一々交替する必要がない。
【００５４】
図７は、ｎ個の通信チャンネルを有する低電圧差動信号受信器を示す回路図であって、図２に示した従来の場合には、ｎ個のチャンネルのためにｎ個の外部抵抗（ＲＬ１〜ＲＬｎ）に必要であったことに比べて（ｎ−１）個の外部抵抗が減少するので、外部抵抗の使用を画期的に減少することができる。
【実施例２】
【００５５】
図８は、本発明の望ましい第２実施例による低電圧差動信号インタフェースシステムの構成を示す回路図である。
図８を参照すると、本発明の望ましい第２実施例による低電圧差動信号インタフェースシステム３００は、低電圧差動信号ドライバ１１０と低電圧差動信号受信器３１０とで構成される。ここで、低電圧差動信号受信器３１０は、デジタル抵抗部（ＲＤ）及び受信部１２８で構成される。
【００５６】
低電圧差動信号ドライバ１１０及び受信部１２８は、前述した第１実施例の低電圧差動信号ドライバ１１０及び受信部１２８と同一の構成及び機能を有する。したがって、同一の図面符号を付与した。
【００５７】
デジタル抵抗部（ＲＤ）は、低電圧差動信号受信器３１０の受信端に設定され、外部から伝送される外部制御信号（ＣＴＬ＿Ｅ）によってそれぞれターンオンされるトランジスタアレイで構成される。即ち、デジタル抵抗部（ＲＤ）は、外部から直接制御が可能である。
【００５８】
外部制御信号（ＣＴＬ＿Ｅ）は、デジタル抵抗部（ＲＤ）の抵抗値を指定した抵抗値、例えば１００Ωに設定可能な信号である。したがって、外部制御信号（ＣＴＬ＿Ｅ）によってデジタル抵抗部（ＲＤ）は指定された抵抗値にセッティング可能である。
【００５９】
しかし、このような場合には、外部制御信号（ＣＴＬ＿Ｅ）を変えないかぎり、デジタル抵抗部（ＲＤ）の抵抗値を可変させることが難しくなる。したがって、このような場合には、デジタル抵抗部（ＲＤ）を複数設置することで抵抗値の調整が可能になる。
図９は、複数のデジタル抵抗部を具備する低電圧差動信号受信器の構成を示す回路図である。
【００６０】
図９を参照すると、低電圧差動信号受信器４００の受信端には、第１デジタル抵抗部（ＲＤ１）と、第２デジタル抵抗部（ＲＤ２）と、第３デジタル抵抗部（ＲＤ３）とが並列に連結されている。即ち、デジタル抵抗部（ＲＤ１、ＲＤ２、ＲＤ３）がアレイをなす。
ここで、第１デジタル抵抗部（ＲＤ１）、第２デジタル抵抗部（ＲＤ２）、及び第３デジタル抵抗部（ＲＤ３）は、それぞれ第１外部制御信号（ＣＴＬ＿Ｅ１）、第２外部制御信号（ＣＴＬ＿Ｅ２）、及び第３外部制御信号（ＣＴＬ＿Ｅ３）によって１００Ωの抵抗値を有するようにセッティングされる。
【００６１】
したがって、各外部制御信号（ＣＴＬ＿Ｅ１、ＣＴＬ＿Ｅ２、ＣＴＬ＿Ｅ３）の印加可否によって全体の抵抗値を可変させることができる。例えば、第１外部制御信号（ＣＴＬ＿Ｅ１）のみ印加される場合、第１デジタル抵抗部（ＲＤ１）のみ１００Ωの抵抗値を有するようにセッティングされるので、アレイの全体抵抗値は１００Ωになる。また、第１外部制御信号（ＣＴＬ＿Ｅ１）と第２外部制御信号（ＣＴＬ＿Ｅ２）とが印加される場合、第１デジタル抵抗部（ＲＤ１）と第２デジタル抵抗部（ＲＤ２）とが動作するので、全体抵抗値は二つのデジタル抵抗部（ＲＤ１、ＲＤ２）の並列抵抗値である５０Ωになる。
【００６２】
同様に、第１外部制御信号（ＣＴＬ＿Ｅ１），第２外部制御信号（ＣＴＬ＿Ｅ２）、及び第３外部制御信号（ＣＴＬ＿Ｅ３）が全て印加される場合には、第１デジタル抵抗部（ＲＤ１），第２デジタル抵抗部（ＲＤ２）、及び第３デジタル抵抗部（ＲＤ３）が全部１００Ωにセッティングされるので、全体抵抗値は三つのデジタル抵抗部（ＲＤ１、ＲＤ２、ＲＤ３）の並列抵抗値である１００／３Ωになる。
【００６３】
このように、外部制御信号（ＣＴＬ＿Ｅ１、ＣＴＬ＿Ｅ２、ＣＴＬ＿Ｅ３）の印加を受ける場合にも抵抗値の可変が可能である。ここで、図９の場合には三つのデジタル抵抗部（ＲＤ１、ＲＤ２、ＲＤ３）を有する低電圧差動信号受信器４００を示したが、実施環境によってデジタル抵抗部の個数を調節することで全体抵抗値を多様に変化させることができることがわかる。
【産業上の利用可能性】
【００６４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６５】
【図１】従来の低電圧差動信号インタフェースシステムの構成を示す回路図である。
【図２】ｎ個のチャンネルを有する従来の低電圧差動信号インタフェースシステムの構成を示す回路図である。
【図３】本発明の第１実施例による低電圧差動信号インタフェースシステムの構成を示す回路図である。
【図４】図３に示したデジタル抵抗部の回路構成を示す回路図である。
【図５】図３に示した抵抗値調整部の回路構成を示す回路図である。
【図６】図５に示した抵抗値調整部の動作の流れを示す順序図である。
【図７】本発明の一実施例によるｎ個の通信チャンネルを有する低電圧差動信号受信器を示す回路図である。
【図８】本発明の第２実施例による低電圧差動信号インタフェースシステムの構成を示す回路図である。
【図９】本発明の一実施例による複数のデジタル抵抗部を具備する低電圧差動信号受信器の構成を示す回路図である。
【符号の説明】
【００６６】
１００    低電圧差動信号インタフェースシステム
１１０    低電圧差動信号ドライバ
１２０    低電圧差動信号受信器
１２２    デジタル抵抗部
１２４    抵抗値調整部
１２８    受信部
１３０    レファレンス抵抗
【図１】
2006340340.tif 000003
【図２】
2006340340.tif 000004
【図３】
2006340340.tif 000005
【図４】
2006340340.tif 000006
【図５】
2006340340.tif 000007
【図６】
2006340340.tif 000008
【図７】
2006340340.tif 000009
【図８】
2006340340.tif 000010
【図９】
2006340340.tif 000011