(57)【要約】      （修正有）【課題】  ＡＳＩＣ等のように半田ボールを有する電子部品と、主制御基板等の実装面との間にダミーのチップ部品等を介在させて、電子部品を実装した実装構造、その実施構造を備えた記録装置、電子機器、並びに電子部品の実装方法を提供する。【解決手段】複数の半田ボール１２が形成されたＡＳＩＣ１０と、実装面の半田ボール１２と対応する所定の領域に複数の電極パッドが形成された主制御基板１１とを含み、主制御基板１１の実装面の複数の電極パッドにそれぞれ各半田ボール１２を接続させるようにＡＳＩＣ１０を主制御基板１１に面実装した。更に、主制御基板１１の実装面の所定の領域外にダミーとしてチップコンデンサ１００を配設し、チップコンデンサ１００をＡＳＩＣ１０と主制御基板１１の実装面との間に介在させた。よって、チップコンデンサ１００が、ＡＳＩＣ１０の自重を支えることができる。【選択図】      図４
2006261464.tif 000002
【特許請求の範囲】
【請求項１】
複数の半田部材が形成された電子部品と、実装面の前記半田部材と対応する所定の領域に複数の電極パッドが形成された基板とを含み、前記基板の実装面の前記複数の電極パッドにそれぞれ前記各半田部材を接続させるように前記電子部品を前記基板に面実装する電子部品の実装構造において、
更に、前記基板の実装面の前記所定の領域外にダミーとしてチップ部品を配設し、該チップ部品を前記電子部品と前記基板の実装面との間に介在させることを特徴とする電子部品の実装構造。
【請求項２】
請求項１記載の電子部品の実装構造において、前記チップ部品は、少なくとも、前記電子部品の角部に対応する位置に配設されることを特徴とする電子部品の実装構造。
【請求項３】
請求項１又は２記載の電子部品の実装構造において、前記チップ部品は、チップ抵抗又はチップコンデンサであることを特徴とする電子部品の実装構造。
【請求項４】
複数の半田部材が形成された電子部品と、実装面の前記半田部材と対応する所定の領域に複数の電極パッドが形成された基板とを含み、前記基板の実装面の前記複数の電極パッドにそれぞれ前記各半田部材を接続させるように前記電子部品を前記基板に面実装する電子部品の実装構造において、
更に、前記基板の実装面の前記所定の領域外にダミーとして汎用部材を配設し、該汎用部材を前記電子部品と前記基板の実装面との間に介在させることを特徴とする電子部品の実装構造。
【請求項５】
請求項４記載の電子部品の実装構造において、前記汎用部材は、ジャンパー線であることを特徴とする電子部品の実装構造。
【請求項６】
記録媒体に記録する記録装置であって、請求項１ないし４記載の電子部品の実装構造を備えたことを特徴とする記録装置。
【請求項７】
請求項１ないし４記載の電子部品の実装構造を備えたことを特徴とする電子機器。
【請求項８】
複数の第１の半田部材が形成された電子部品と、前記第１の半田部材と対応する基板の実装面の所定の領域に形成された複数の電極パッドと、前記電極パッド上に形成された第２の半田材料と、を半田付けする電子部品の実装方法において、
前記電極パッド以外の領域を第２の半田部材から防護するメタルマスクを前記基板に配設する工程と、
前記メタルマスク越しに前記複数の電極パッドに第２の半田部材を形成する工程と、
前記メタルマスクを取り外す工程と、
前記基板の所定の場所にチップ部品を配設する工程と、
前記チップ部品が前記基板と前記電子部品に介在するように、前記電子部品を配設する工程と、
前記電極パッドに形成された前記第２の半田部材及び前記電子部品に形成された前記第１の半田部材をリフロー半田付けする工程と、を有することを特徴とする電子部品の実装方法。
【請求項９】
複数の第１の半田部材が形成された電子部品と、前記第１の半田部材と対応する基板の実装面の所定の領域に形成された複数の電極パッドと、前記電極パッド上に形成された第２の半田材料と、を半田付けする電子部品の実装方法において、
前記電極パッド以外の領域を第２の半田部材から防護するメタルマスクを前記基板に配設する工程と、
前記メタルマスク越しに前記複数の電極パッドに第２の半田部材を形成する工程と、
前記メタルマスクを取り外す工程と、
前記基板の所定の場所に汎用部材を配設する工程と、
前記汎用部材が前記基板と前記電子部品に介在するように、前記電子部品を配設する工程と、
前記電極パッドに形成された前記第２の半田部材及び前記電子部品に形成された前記第１の半田部材をリフロー半田付けする工程と、を有することを特徴とする電子部品の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録装置等の電子機器に用いられる回路基板等に実装される電子部品の実装技術に関する。
【背景技術】
【０００２】
従来、半導体素子のリード端子のファインピッチ化や多ピン化に対応した実装方法として、プリント配線基板上に、ＢＧＡ（ボールグリッドアレイ）を用いた実装方法や、それらを実装するプリント配線基板が提案されている。従来、ＢＧＡを備えた電子部品（以下、ＢＧＡパッケージという。）を実装するため、プリント配線基板には、パッドと呼ばれる円形のパターンを形成し、このパッドとＢＧＡパッケージの半田ボールがクリーム半田により、リフロー半田付けされている（例えば、特許文献１参照）。具体的には、パッドの位置に対応する位置に貫通穴が形成されたメタルマスクをプリント配線基板上に配設し、メタルマスク越しにクリーム半田を形成する。メタルマスクを外すと、パッド上にクリーム半田が形成されているので、クリーム半田上に、ＢＧＡパッケージを配設する。更に、リフロー炉に搬入して、半田ボール及びクリーム半田を溶融・固化することで、パッドとＢＧＡパッケージを半田付けしていた（例えば、特許文献２参照）。
【０００３】
【特許文献１】特開平７−２１１８５４号公報
【特許文献２】特開２００４−２８８８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した従来のリフロー半田付けによるＢＧＡパッケージの実装構造では、ＢＧＡパッケージの大型化に伴い、ＢＧＡパッケージが重くなり、リフロー炉で半田ボール及びクリーム半田を溶融する際に、ＢＧＡパッケージの自重により、半田ボールが潰れる虞れを否定できなかった。そのため、潰れた半田ボールが他の半田ボールに到達し、ブリッジを形成する虞れがあった。
【０００５】
また、ＢＧＡパッケージの自重により、半田ボールが潰れた場合、プリント配線基板に対して、ＢＧＡパッケージが傾いた状態で固化されることがあった。ＢＧＡパッケージが傾くと、傾いた側の半田ボールが、他の半田ボールに到達し、ブリッジを形成し易いといった問題もあった。
【０００６】
本発明は、上記のような種々の課題に鑑みなされたものであり、その目的は、従来のリフロー半田付けによる実装方法の工程に影響を与えること無く、電子部品の自重を支えて、半田部材が潰れて、他の半田部材に到達し、ブリッジを形成することを容易に防止できる電子部品の実装構造、その実施構造を備えた記録装置及び電子機器を提供することにある。
【０００７】
また、本発明の他の目的は、基板に対して，電子部品が傾いた状態で実装されることを容易に防止することができる電子部品の実施構造、その実施構造を備えた記録装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的達成のため、本発明の電子部品の実装構造では、複数の半田部材が形成された電子部品と、実装面の前記半田部材と対応する所定の領域に複数の電極パッドが形成された基板とを含み、前記基板の実装面の前記複数の電極パッドにそれぞれ前記各半田部材を接続させるように前記電子部品を前記基板に面実装する電子部品の実装構造において、更に、前記基板の実装面の前記所定の領域外にダミーとしてチップ部品を配設し、該チップ部品を前記電子部品と前記基板の実装面との間に介在させることを特徴としている。
【０００９】
これにより、複数の半田部材が形成された電子部品を基板に実装する際に、ダミーとして配設されたチップ部品が、上記電子部品の自重を支えることができる。従って、半田部材が、他の半田部材に到達してブリッジを形成することを有効に防止できる。
【００１０】
また、本発明の電子部品の実装構造では、前記チップ部品は、少なくとも、前記電子部品の角部に対応する位置に配設されることを特徴としている。これにより、上記電子部品の自重を角部で支えることになるので、上記電子部品が基板に対して傾いた状態で実装されることを防ぐことができる。
【００１１】
また、本発明の電子部品の実装構造では、前記チップ部品は、チップ抵抗又はチップコンデンサであることを特徴としている。これにより、多数の種類を有するチップ抵抗又はチップコンデンサを使用することで、電子部品の半田部材が形成された実装面と基板の電極パッドが形成された実装面の間隔を調整することができる。そのため、半田部材が、他の半田部材に到達してブリッジを形成することを有効に防止できる。
【００１２】
また、本発明の電子部品の実装構造では、複数の半田部材が形成された電子部品と、実装面の前記半田部材と対応する所定の領域に複数の電極パッドが形成された基板とを含み、前記基板の実装面の前記複数の電極パッドにそれぞれ前記各半田部材を接続させるように前記電子部品を前記基板に面実装する電子部品の実装構造において、更に、前記基板の実装面の前記所定の領域外にダミーとして汎用部材を配設し、該汎用部材を前記電子部品と前記基板の実装面との間に介在させることを特徴としている。
【００１３】
これにより、複数の半田部材が形成された電子部品を基板に実装する際に、ダミーとして配設された汎用部材が、上記電子部品の自重を支えることができる。従って、半田部材が、他の半田部材に到達してブリッジを形成することを有効に防止できる。更に、汎用部材であるため、手軽且つ安価にブリッジの形成の防止に用いることができる。
【００１４】
また、本発明の電子部品の実装構造では、前記汎用部材は、ジャンパー線であることを特徴としている。汎用部材としてジャンパー線を用いることにより、極めて手軽且つ安価にブリッジの形成を防止することができる。
【００１５】
また、本発明の記録装置では、記録媒体に記録する記録装置であって、上記の電子部品の実装構造を備えたことを特徴としている。これにより、複数の半田部材が形成された電子部品を基板に実装する際に、上記電子部品の自重により半田部材が潰れて、他の半田部材に到達してブリッジを形成することを防止できる電子部品の実装構造を備えた記録装置を提供することができる。
【００１６】
また、本発明の電子機器では、上記の電子部品の実装構造を備えたことを特徴としている。これにより、複数の半田部材が形成された電子部品を基板に実装する際に、上記電子部品の自重により半田部材が潰れて、他の半田部材に到達してブリッジを形成することを防止できる電子部品の実装構造を備えた電子機器を提供することができる。
【００１７】
また、本発明の電子部品の実装方法では、複数の第１の半田部材が形成された電子部品と、前記第１の半田部材と対応する基板の実装面の所定の領域に形成された複数の電極パッドと、前記電極パッド上に形成された第２の半田材料と、を半田付けする電子部品の実装方法において、前記電極パッド以外の領域を第２の半田部材から防護するメタルマスクを前記基板に配設する工程と、前記メタルマスク越しに前記複数の電極パッドに第２の半田部材を形成する工程と、前記メタルマスクを取り外す工程と、前記基板の所定の場所にチップ部品を配設する工程と、前記チップ部品が前記基板と前記電子部品に介在するように、前記電子部品を配設する工程と、前記電極パッドに形成された前記第２の半田部材及び前記電子部品に形成された前記第１の半田部材をリフロー半田付けする工程と、を有することを特徴としている。
【００１８】
これにより、チップ部品以外、従来のリフロー半田付けによる実装方法と変更点が無いので、上記の実装方法の工程に与える影響を最小にすることができる。また、チップ部品を配設した後、続けて電子部品を配設し、チップ部品及び電子部品をリフロー半田付けすることで、チップ部品を半田付けする工程を追加すること無く、チップ部品を実装できる。以上より、従来のリフロー半田付けによる実装方法の工程に影響を与えること無く、複数の第１の半田部材が形成された電子部品を基板に実装する際に、上記電子部品の自重により第１の半田部材が潰れて、他の第１の半田部材に到達してブリッジを形成することを防止できる。
【００１９】
また、本発明の電子部品の実装方法では、複数の第１の半田部材が形成された電子部品と、前記第１の半田部材と対応する基板の実装面の所定の領域に形成された複数の電極パッドと、前記電極パッド上に形成された第２の半田材料と、を半田付けする電子部品の実装方法において、前記電極パッド以外の領域を第２の半田部材から防護するメタルマスクを前記基板に配設する工程と、前記メタルマスク越しに前記複数の電極パッドに第２の半田部材を形成する工程と、前記メタルマスクを取り外す工程と、前記基板の所定の場所に汎用部材を配設する工程と、前記汎用部材が前記基板と前記電子部品に介在するように、前記電子部品を配設する工程と、前記電極パッドに形成された前記第２の半田部材及び前記電子部品に形成された前記第１の半田部材をリフロー半田付けする工程と、を有することを特徴としている。
【００２０】
これにより、汎用部材の配設以外、従来のリフロー半田付けによる実装方法と変更点が無いので、上記の実装方法の工程に与える影響を最小にすることができる。また、汎用部材の形状を工夫することで、汎用部材を半田付けする工程を追加すること無く、汎用部品を実装することができる。更に、チップ部品の代わりに汎用部材を使用することで、チップ部品の購入や管理等の作業を必要とせず、作業全体の効率を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
本発明に係る「電子機器」の一例として、記録装置１を取り上げて、本発明の第１の実施形態について、図１乃至図８を参照しながら説明する。なお、以下に説明する実施形態は特許請求の範囲にかかる発明を限定するものではなく、また、本実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図１は、本発明の実施形態に係る記録装置１の外観を示す斜視図である。図１に示す記録装置１は、上部カバー２、上部ハウジング３及び下部ハウジング４を有し、前面には、開口した挿入口５が設けられている。この挿入口５へ被記録物８が挿入されると、記録装置１により被記録物８に記録が行われ、被記録物８が挿入口５から排出される。
【００２３】
図２は、記録装置１に内蔵された主制御基板１１と電源基板９及びその周辺付近を示す斜視図である。図２の中央右付近には、パワー系部品やロジック系部品が実装され、記録装置１に内蔵されている各装置を制御する主制御基板１１が配設されている。更に、主制御基板１１の左隣りには、電源の１次側部品群５１が実装される電源基板９が水平方向に配設されている。
【００２４】
主制御基板１１は、各種コネクタが配設されるコネクタ領域４１、パワー系部品が実装されるパワー系部品実装領域４２、ロジック系部品が実装されるロジック系部品実装領域４３を含む。
【００２５】
パワー系部品実装領域４２には、例えば、図示しないモータードライバ、ヘッドドライバ等のパワー系部品、これらより発生する熱を放出させるためのヒートシンク４２ａ、４２ｂが実装されている。
【００２６】
ロジック系部品実装領域４３には、図示しないＣＰＵ、ＡＳＩＣ１０等のロジック系部品が実装され、記録装置１の背面に配設されたインターフェイス部４４とアクセスが容易な位置にロジック系部品実装領域４３は設けられている。
【００２７】
コネクタ領域４１、パワー系部品実装領域４２、ロジック系部品実装領域４３に実装された各種部品は、主制御基板１１に設けられた図示しない回路パターンを介して接続されている。
【００２８】
図３は、第１の実施形態に係る主制御基板１１のＡＳＩＣ１０周辺の拡大平面図である。図３に示すように、第１の実施形態に係る主制御基板１１は、電子部品として、ＢＧＡパッケージであるＡＳＩＣ１０を面実装している。また、図３では、本発明の特徴部分の一つであるチップコンデンサ１００の配設場所を点線で示している。後述するが、チップコンデンサ１００はＡＳＩＣ１０の角部に配設されているので、ＡＳＩＣ１０が主制御基板１１に対して傾いた状態で実装されることを防止できる。
【００２９】
図４は、図３に示す主制御基板１１のＡＳＩＣ１０周辺の拡大正面図である。第１の実施形態では、主制御基板１１上の電極パッド１３（図６参照）に形成されたクリーム半田１４と、ＡＳＩＣ１０に形成された半田ボール１２をリフロー半田付けしている。更に、後述するが、本発明の特徴部分の一つであるチップコンデンサ１００が、主制御基板１１とＡＳＩＣ１０間に配設されている。具体的には、チップコンデンサ固定用パッド１９（図６参照）にクリーム半田１４を形成し、クリーム半田１４及びチップコンデンサ１００をリフロー半田付けしている。これから、半田ボール１２及びクリーム半田１４が溶融する際に、ＡＳＩＣ１０の自重をチップコンデンサ１００が支えることができる。
【００３０】
次に、主制御基板１１にＡＳＩＣ１０を実装する前のＡＳＩＣ１０の半田ボール１２及び主制御基板１１に形成された電極パッド１３（図６参照）について説明する。
【００３１】
図５は、図３に示すＡＳＩＣ１０を実装する前のＡＳＩＣ１０の半田ボール１２の配置を表す裏面図である。図５に示すように、第１の実施形態のＡＳＩＣ１０は９個の半田ボール１２を備えている。９個の半田ボール１２の大きさは略同じである。９個の半田ボール１２は全て、クリーム半田１４（図４参照）を介して、それぞれ対応する電極パッド１３（図６参照）と導通している。また、半田ボール１２が形成されていないＡＳＩＣ１０の領域は、絶縁材１５で覆われている。そのため、後述するが、チップコンデンサ１００が、半田ボール１２が形成されていない領域と接触しても導通しない構造となっている。
【００３２】
図６は、図３に示すＡＳＩＣ１０を実装する前の主制御基板１１のＡＳＩＣ１０周辺の拡大平面図である。図６に示すように、主制御基板１１の実装面には、９個の電極パッド１３及び本発明の特徴部分の一つである４個のチップコンデンサ固定用パッド１９が形成されている。後述するが、電極パッド１３は、クリーム半田１４（図４参照）を形成する際に使用するメタルマスク３０（図７参照）の貫通穴１７ａ（図７参照）と対応している。一方、チップコンデンサ固定用パッド１９は、主制御基板１１とＡＳＩＣ１０の間に配設されるチップコンデンサ１００（図４参照）を固定するために形成されている。チップコンデンサ固定用パッド１９は、クリーム半田１４（図４参照）を形成する際に使用するメタルマスク３０（図７参照）の貫通穴１７ｂ（図７参照）と対応する。また、電極パッド１３及びチップコンデンサ固定用パッド１９が形成されていない領域は、絶縁材１５で覆われている。
【００３３】
次に、本発明の特徴部分の一つである主制御基板１１にＡＳＩＣ１０を実装する工程について説明する。図７及び図８は、図６に示す主制御基板１１にＡＳＩＣ１０を実装する工程を示す矢視ＡＡにおける断面図である。
【００３４】
まず、主制御基板１１に電極パッド１３及びチップコンデンサ固定用パッド１９を形成する。ここで、第１の実施形態の電極パッド１３は、ＡＳＩＣ１０の半田ボール１２（図４参照）に対応する主制御基板１１上の位置に、半田ボール１２（図４参照）の大きさと略同じ大きさで形成されている。同様に、第１の実施形態のチップコンデンサ固定用パッド１９も、主制御基板１１に配設するチップコンデンサ１００の形状・大きさと略同じ形状・大きさで形成されている。更に、主制御基板１１の電極パッド１３及びチップコンデンサ固定用パッド１９以外の領域を絶縁材１５で覆う。
【００３５】
次に、図７（ａ）に示すように、主制御基板１１にメタルマスク３０を配設する。第１の実施形態のメタルマスク３０には、エッチングやレーザー加工等によって、貫通穴１７ａ及び１７ｂが形成されている。ここで、第１の実施形態の貫通穴１７ａは、主制御基板１１の電極パッド１３と対応する位置に、ＡＳＩＣ１０の半田ボール１２（図４参照）の大きさと略同じ大きさで形成されている。また、第１の実施形態の貫通穴１７ｂは、チップコンデンサ固定用パッド１９に対応する位置に、チップコンデンサ１００の形状・大きさと略同じ形状・大きさで形成されている。
【００３６】
次に、図７（ｂ）に示すように、スキージ１８とクリーム半田１４をメタルマスク３０上に配設し、スキージ１８を移動させる。これにより、図７（ｃ）に示すように、メタルマスク３０の貫通穴１７ａ及び１７ｂにクリーム半田１４が充填される。よって、メタルマスク３０の貫通穴１７ａに対応する電極パッド１３上にクリーム半田１４が形成される。同様に、貫通穴１７ｂに対応するチップコンデンサ固定用パッド１９上にクリーム半田１４が形成される。
【００３７】
次に、図７（ｃ）に示したように、メタルマスク３０の貫通穴１７ａ及び１７ｂにクリーム半田１４を充填して、クリーム半田１４を形成した後、メタルマスク３０を取り外す。その後、図７（ｄ）に示すように、チップコンデンサ１００を配設する。更に、図８（ｅ）に示すように、チップコンデンサ１００を配設した主制御基板１１に、半田ボール１２を備えたＡＳＩＣ１０を配設する。
【００３８】
次に、図８（ｆ）に示す状態で、主制御基板１１及びＡＳＩＣ１０を図示しないリフロー炉に搬入する。このリフロー炉で半田ボール１２及びクリーム半田１４を溶融・固化する。これにより、図８（ｇ）に示すように、主制御基板１１にチップコンデンサ１００を面実装しつつ、主制御基板１１にＡＳＩＣ１０を面実装している。
【００３９】
従来、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重により、半田ボール１２が潰れる虞れがあった。半田ボール１２が潰れると、他の半田ボール１２に到達し、ブリッジを形成し、主制御基板１１上の回路をショートさせる虞れがあった。しかし、図８（ｇ）に示したように、チップコンデンサ１００を配設することで、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重をチップコンデンサ１００が支えることができる。よって、半田ボール１２が潰れて、他の半田ボール１２とブリッジを形成することを防止できる。
【００４０】
また、第１の実施形態のチップコンデンサ１００及びチップコンデンサ固定用パッド１９は、図３及び図６に示したように、主制御基板１１に形成された電極パッド１３の領域外、すなわち、ＡＳＩＣ１０の角部に対応する位置に形成されている。そのため、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重をＡＳＩＣ１０の角部で支えているので、ＡＳＩＣ１０が主制御基板１１に対して傾いた状態で実装されることを防ぐことができる。よって、傾いた側の半田ボール１２が、他の半田ボール１２に到達し、ブリッジを形成し易くなることも防止できる。また、上述したように、半田ボール１２が形成されていないＡＳＩＣ１０の領域は絶縁材１５で覆われている。そのため、ＡＳＩＣ１０の角部とチップコンデンサ１００が接触しても導通しないので、チップコンデンサ１００をＡＳＩＣ１０の自重を支えるためだけに使用できる。
【００４１】
また、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重をチップコンデンサ１００が支えていることから、ＡＳＩＣ１０の半田ボール１２が形成された実装面と主制御基板１１の電極パッドが形成された実装面の間隔は、クリーム半田１４及びチップコンデンサ１００の高さで決定される。ここで、一般的にクリーム半田１４の高さは、チップコンデンサ１００の高さに比べて非常に低い。更に、チップコンデンサ１００は多数の種類があり、形状・高さを選択することができる。これから、チップコンデンサ１００の高さを変更することで、上記の間隔を調整することができる。すなわち、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、半田ボール１２が潰れて、他の半田ボール１２とブリッジを形成すること無く、半田ボール１２とクリーム半田１４が確実に半田付けされることが可能な間隔に調整することもできる。
【００４２】
更に、チップコンデンサ固定用パッド１９は、電極パッド１３と同じ工程で主制御基板１１に形成されている。また、上述したように、チップコンデンサ１００は、主制御基板１１に実装される他の部品同様、チップコンデンサ固定用パッド１９にクリーム半田１４を形成した後、主制御基板１１に配設されている。その後、ＡＳＩＣ１０を配設している。これから、チップコンデンサ１００及びチップコンデンサ固定用パッド１９を形成するために、従来のリフロー半田付けによる実装方法の工程に影響を与えること無く、上記の実装方法の工程と同じ工程で、チップコンデンサ１００を形成することができる。
【００４３】
次に、本発明の第２の実施形態について、図９乃至図１３を参照しながら説明する。なお、以下に説明する実施形態は特許請求の範囲にかかる発明を限定するものではなく、また、本実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。更に、第１の実施形態と同様の部分には同じ符号を付し、詳しい説明は省略する。
【００４４】
本発明の第２の実施形態に係る主制御基板２０は、第１の実施形態同様、図１に示した記録装置１に含まれている。更に、主制御基板２０の左隣りには、図２に示した電源基板９が配設されている。
【００４５】
図９は、第２の実施形態に係る主制御基板２０のＡＳＩＣ１０周辺の拡大平面図である。図９に示すように、第２の実施形態に係る主制御基板２０も、第１の実施形態と同様に、電子部品として、ＢＧＡパッケージであるＡＳＩＣ１０を面実装している。また、図９では、本発明の特徴部分の一つであるジャンパー線１０１の配設場所を点線で示している。図９に示したように、ジャンパー線１０１をコの字状に変形し、主制御基板２０の実装面と水平に配設している。そして、コの字状のジャンパー線１０１は、ＡＳＩＣ１０の全ての角部を支えている。よって、ＡＳＩＣ１０が主制御基板２０に対して傾いた状態で実装されることを防止できる。
【００４６】
図１０は、図９に示す主制御基板２０のＡＳＩＣ１０周辺の拡大正面図である。第２の実施形態では、主制御基板２０上の電極パッド１３（図１１参照）に形成されたクリーム半田１４と、ＡＳＩＣ１０に形成された半田ボール１２をリフロー半田付けしている。更に、後述するが、本発明の特徴部分の一つであるジャンパー線１０１が、主制御基板２０とＡＳＩＣ１０間に配設されている。具体的には、図９に示したように、ジャンパー線１０１をコの字状に変形させた後、主制御基板２０の実装面と水平に配設させる。これから、半田ボール１２及びクリーム半田１４が溶融する際に、ＡＳＩＣ１０の自重をジャンパー線１０１が支えることができる。
【００４７】
ここで、第２の実施形態の主制御基板２０にＡＳＩＣ１０を実装する前のＡＳＩＣ１０の半田ボール１２は、第１の実施形態の半田ボール１２と略同じである。また、主制御基板２０に形成された電極パッド１３（図１１参照）も第１の実施形態と略同じである。図１１は、図９に示すＡＳＩＣ１０を実装する前の主制御基板２０のＡＳＩＣ１０周辺の拡大平面図である。図１１に示すように、主制御基板２０の実装面には、第１の実施形態の主制御基板１１で形成されたチップコンデンサ固定用パッド１９に相当するパッドが形成されていない。９個の電極パッド１３のみが形成されている。更に、電極パッド１３が形成されていない領域は絶縁材１５で覆われている。
【００４８】
次に、本発明の特徴部分の一つである主制御基板２０にＡＳＩＣ１０を実装する工程について説明する。図１２及び図１３は、図１１に示す主制御基板２０にＡＳＩＣ１０を実装する工程を示す矢視ＢＢにおける断面図である。
【００４９】
まず、主制御基板２０に電極パッド１３を形成する。ここで、第２の実施形態の電極パッド１３も、ＡＳＩＣ１０の半田ボール１２（図４参照）に対応する主制御基板１１上の位置に、半田ボール１２（図４参照）の大きさと略同じ大きさで形成されている。更に、主制御基板２０の電極パッド１３以外の領域を絶縁材１５で覆う。
【００５０】
次に、図１２（ａ）に示すように、主制御基板２０にメタルマスク３１を配設する。第２の実施形態のメタルマスク３１には、エッチングやレーザー加工等によって、貫通穴１７ａのみが形成されている。第２の実施形態の貫通穴１７ａも、主制御基板２０の電極パッド１３と対応する位置に、ＡＳＩＣ１０の半田ボール１２（図４参照）の大きさと略同じ大きさで形成されている。
【００５１】
次に、第１の実施形態の実装方法と同様に、図１２（ｂ）に示すように、スキージ１８とクリーム半田１４をメタルマスク３１上に配設し、スキージ１８を移動させる。これにより、図１２（ｃ）に示すように、メタルマスク３１の貫通穴１７ａにクリーム半田１４が充填される。よって、メタルマスク３１の貫通穴１７ａに対応する電極パッド１３上にクリーム半田１４が形成される。
【００５２】
次に、図１２（ｃ）に示したように、第１の実施形態の実装方法と同様に、メタルマスク３１を取り外す。その後、図１２（ｄ）に示すように、コの字状に変形させたジャンパー線１０１を主制御基板２０に対して水平に配設させる。その後、図１３（ｅ）に示すように、主制御基板２０に、半田ボール１２を備えたＡＳＩＣ１０を配設する。
【００５３】
次に、図１３（ｆ）に示す状態で、主制御基板２０及びＡＳＩＣ１０を図示しないリフロー炉に搬入する。このリフロー炉で半田ボール１２及びクリーム半田１４を溶融・固化する。これにより、図１３（ｇ）に示すように、主制御基板２０にＡＳＩＣ１０を面実装している。
【００５４】
以上より、図１３（ｇ）に示したように、ジャンパー線１０１を配設することで、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重をジャンパー線１０１が支えることができる。よって、半田ボール１２が潰れて、他の半田ボール１２とブリッジを形成することを防止できる。
【００５５】
また、ジャンパー線１０１は、図９に示したように、主制御基板２０に形成された電極パッド１３の領域外、すなわち、ＡＳＩＣ１０の全ての角部を支えるように配設されている。そのため、リフロー炉で半田ボール１２及びクリーム半田１４を溶融する際、ＡＳＩＣ１０の自重をＡＳＩＣ１０の角部で支えているので、ＡＳＩＣ１０が主制御基板２０に対して傾いた状態で実装されることを防ぐことができる。よって、傾いた側の半田ボール１２が、他の半田ボール１２に到達し、ブリッジを形成し易くなることも防止できる。
また、上述したように、半田ボール１２が形成されていないＡＳＩＣ１０の領域は絶縁材１５で覆われている。そのため、ＡＳＩＣ１０の角部とジャンパー線１０１が接触しても導通しないので、ジャンパー線１０１をＡＳＩＣ１０の自重を支えるためだけに使用できる。
【００５６】
更に、上述したように、ジャンパー線１０１は、電極パッド１３にクリーム半田１４を形成した後、主制御基板２０に対して水平に配設される。よって、ジャンパー線１０１を半田付けする工程を追加すること無く、ジャンパー線１０１を配設して、半田ボール１２が、他の半田ボール１２とブリッジを形成することを防止できる。
【００５７】
更に、第１の実施形態で使用されたチップ部品の代わりに汎用部材を使用することで、チップ部品の購入や管理等の作業を必要とせず、作業全体の効率を向上させることもできる。
【００５８】
以上のように、第１の実施形態に係る電子部品の実装構造によれば、複数の半田部材である半田ボール１２が形成された電子部品であるＡＳＩＣ１０と、実装面の半田ボール１２と対応する所定の領域に複数の電極パッド１３が形成された主制御基板１１とを含み
、主制御基板１１の実装面の複数の電極パッド１３にそれぞれ各半田ボール１２を接続させるようにＡＩＳＣ１０を主制御基板１１に面実装した。更に、主制御基板１１の実装面の所定の領域外にダミーとしてチップ部品であるチップコンデンサ１００を配設し、チップコンデンサ１００をＡＳＩＣ１０と主制御基板１１の実装面との間に介在させている。
【００５９】
これにより、複数の半田ボール１２が形成されたＡＳＩＣ１０を主制御基板１１に実装する際に、ダミーとして配設されたチップコンデンサ１００が、ＡＳＩＣ１０の自重を支えることができる。従って、半田ボール１２が、他の半田ボール１２に到達してブリッジを形成することを有効に防止できる。
【００６０】
また、第１の実施形態に係る電子部品の実装構造によれば、チップコンデンサ１００は、少なくとも、ＡＳＩＣ１０の角部に対応する位置に配設されている。これにより、上記ＡＳＩＣ１０の自重を角部で支えることになるので、ＡＳＩＣ１０が主制御基板１１に対して傾いた状態で実装されることを防ぐことができる。
【００６１】
また、第１の実施形態に係る電子部品の実装構造によれば、チップ部品は、チップコンデンサ１００であるので、多数の種類を有するチップコンデンサ１００を使用することで、ＡＳＩＣ１０の半田ボール１２が形成された実装面と主制御基板１１の電極パッド１３が形成された実装面の間隔を調整することができる。そのため、半田ボール１２が、他の半田ボール１２に到達してブリッジを形成することを有効に防止できる。
【００６２】
また、第２の実施形態に係る電子部品の実装構造によれば、複数の半田ボール１２が形成されたＡＳＩＣ１０と、実装面の半田ボール１２と対応する所定の領域に複数の電極パッド１３が形成された主制御基板２０とを含み、主制御基板２０の実装面の複数の電極パッド１３にそれぞれ各半田ボール１２を接続させるようにＡＳＩＣ１０を主制御基板２０に面実装した。更に、主制御基板２０の実装面の所定の領域外にダミーとして汎用部材であるジャンパー線１０１を配設し、ジャンパー線１０１をＡＳＩＣ１０と主制御基板２０の実装面との間に介在させている。
【００６３】
これにより、複数の半田ボール１２が形成されたＡＳＩＣ１０を主制御基板２０に実装する際に、ダミーとして配設されたジャンパー線１０１が、ＡＳＩＣ１０の自重を支えることができる。従って、半田ボール１２が、他の半田ボール１２に到達してブリッジを形成することを有効に防止できる。更に、ジャンパー線１０１であるため、手軽且つ安価にブリッジの形成の防止に用いることができる。
【００６４】
また、第２の実施形態に係る電子部品の実装構造によれば、汎用部材はジャンパー線であるので、汎用部材としてジャンパー線を用いることにより、極めて手軽且つ安価にブリッジの形成を防止することができる。
【００６５】
また、第１の実施形態に係る電子部品の実装方法では、複数の第１の半田部材である半田ボール１２が形成されたＡＳＩＣ１０と、半田ボール１２と対応する主制御基板１１の実装面の所定の領域に形成された複数の電極パッド１３と、電極パッド１３上に形成された第２の半田材料であるクリーム半田１４と、を半田付けした。更に、電極パッド１３以外の領域をクリーム半田１４から防護するメタルマスク３０を主制御基板１１に配設する工程と、メタルマスク３０越しに複数の電極パッド１３にクリーム半田１４を形成する工程と、メタルマスク３０を取り外す工程と、主制御基板１１の所定の場所にチップコンデンサ１００を配設する工程と、チップコンデンサ１００が主制御基板１１とＡＳＩＣ１０に介在するように、ＡＳＩＣ１０を配設する工程と、電極パッド１３に形成されたクリーム半田１４及びＡＳＩＣ１０に形成された半田ボール１２をリフロー半田付けする工程と、を有している。
【００６６】
これにより、チップコンデンサ１００以外、従来のリフロー半田付けによる実装方法と変更点が無いので、上記の実装方法の工程に与える影響を最小にすることができる。また、チップコンデンサ１００を配設した後、続けてＡＳＩＣ１０を配設し、チップコンデンサ１００及びＡＳＩＣ１０をリフロー半田付けすることで、チップコンデンサ１００を半田付けする工程を追加すること無く、チップコンデンサ１００を実装できる。以上より、従来のリフロー半田付けによる実装方法の工程に影響を与えること無く、複数の半田ボール１２が形成されたＡＳＩＣ１０を主制御基板１１に実装する際に、ＡＳＩＣ１０の自重により半田ボール１２が潰れて、他の半田ボール１２に到達してブリッジを形成することを防止できる。
【００６７】
また、第２の実施形態に係る電子部品の実装方法では、複数の半田ボール１２が形成されたＡＳＩＣ１０と、半田ボール１２と対応する主制御基板２０の実装面の所定の領域に形成された複数の電極パッド１３と、電極パッド１３上に形成されたクリーム半田１４と、を半田付けした。更に、電極パッド１３以外の領域をクリーム半田１４から防護するメタルマスク３１を主制御基板２０に配設する工程と、メタルマスク３１越しに複数の電極パッド１３にクリーム半田１４を形成する工程と、メタルマスク３１を取り外す工程と、主制御基板２０の所定の場所に汎用部材であるジャンパー線１０１を配設する工程と、ジャンパー線１０１が主制御基板２０とＡＳＩＣ１０に介在するように、ＡＳＩＣ１０を配設する工程と、電極パッド１３に形成されたクリーム半田１４及びＡＳＩＣ１０に形成された半田ボール１２をリフロー半田付けする工程と、を有している。
【００６８】
これにより、ジャンパー線１０１の配設以外、従来のリフロー半田付けによる実装方法と変更点が無いので、上記の実装方法の工程に与える影響を最小にすることができる。また、ジャンパー線１０１の形状を工夫することで、ジャンパー線１０１を半田付けする工程を追加すること無く、ジャンパー線１０１を実装することができる。また、チップコンデンサ１００の代わりにジャンパー線１０１を使用することで、チップコンデンサ１００の購入や管理等の作業を必要とせず、作業全体の効率を向上させることができる。
【００６９】
なお、本発明の範囲は上述した実施形態に限られず、特許請求の範囲の記載に反しない限り、他の様々な実施形態に適用可能である。例えば、本発明の実施形態では、主制御基板１１及び２０にＡＳＩＣ１０を、リフロー半田付けで実装しているが、特にこれに限定されるものでなく、他の半田付けで実装しても良い。
【００７０】
また、本実施形態では、半田ボール１２と電極パッド１３をクリーム半田１４を介して、導通させているが、特にこれに限定されるものでなく、他の半田を使用しても良い。また、半田でなくても、導通できれば適用可能である。
【００７１】
また、本実施形態では、図７及び図８並びに、図１２及び図１３に実装方法の工程を示しているが、特にこの工程に限定されるものでなく、他の工程が追加されていても適用可能である。
【００７２】
また、第１の実施形態では、チップコンデンサ１００をＡＳＩＣ１０の角部、４箇所に形成しているが、特にこれに限定されるものでなく、ＡＳＩＣ１０を支えることができれば、他の場所にあっても良い。また、第１の実施形態では、チップコンデンサ１００を使用しているが、他のチップ部品（例えば、チップ抵抗）でも適用可能である。
【００７３】
また、第１の実施形態では、チップコンデンサ固定用パッド１９を主制御基板１１に形成し、チップコンデンサ１００をチップコンデンサ固定用パッド１９に半田付けしているが、特にこれに限定されるものでなく、チップコンデンサ１００がリフロー半田付けする工程中に動かない形状であれば、チップコンデンサ固定用パッド１９は形成しなくても良い。
【００７４】
また、第２の実施形態では、ジャンパー線１０１をコの字状に変形させているが、特にこの形状に限定されるものでなく、他の形状に変形しても良い。また、第２の実施形態では、ジャンパー線１０１を使用しているが、特にこれに限定されるものでなく、他の汎用部材でも適用可能である。
【００７５】
また、第２の実施形態では、１本のジャンパー線１０１でＡＳＩＣ１０の角部を支えているが、特にこれに限定されるものでなく、何れの本数であっても良い。更に、ジャンパー線１０１の配設位置は、ＡＳＩＣ１０を支えられれば、ＡＳＩＣ１０の角部以外の位置に適用可能である。すなわち、半田ボール１２が形成されたＡＳＩＣ１０の領域外であれば、何れの位置に配設しても良い。
【００７６】
更に、第２の実施形態では、ジャンパー線１０１を主制御基板２０又はＡＳＩＣ１０の何れにも固定していないが、何れかに固定しても良い。ジャンパー線１０１を、予めＡＳＩＣ１０に固定しておき、主制御基板２０にジャンパー線１０１ごとＡＳＩＣ１０を配設しても良い。
【産業上の利用可能性】
【００７７】
ＡＳＩＣ等のように半田ボールを有する電子部品と、主制御基板の実装面との間にダミーのチップ部品等を介在させて、電子部品を実装した主制御基板等を備える記録装置等であれば、例えば、プリンタ、ファクシミリ装置、コピー装置等であっても適用可能である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施形態に係る記録装置の外観を示す斜視図である。
【図２】記録装置に内蔵された主制御基板と電源基板及びその周辺付近を示す斜視図である。
【図３】第１の実施形態に係る主制御基板のＡＳＩＣ周辺の拡大平面図である。
【図４】図３に示す主制御基板のＡＳＩＣ周辺の拡大正面図である。
【図５】図３に示すＡＳＩＣを実装する前のＡＳＩＣの半田ボールの配置を表す裏面図である。
【図６】図３に示すＡＳＩＣを実装する前の主制御基板のＡＳＩＣ周辺の拡大平面図である。
【図７】図６に示す主制御基板にＡＳＩＣを実装する工程を示す矢視ＡＡにおける断面図である。
【図８】図７に続く断面図である。
【図９】第２の実施形態に係る主制御基板のＡＳＩＣ周辺の拡大平面図である。
【図１０】図９に示す主制御基板のＡＳＩＣ周辺の拡大正面図である。
【図１１】図９に示すＡＳＩＣを実装する前の主制御基板のＡＳＩＣ周辺の拡大平面図である。
【図１２】図１１に示す主制御基板にＡＳＩＣを実装する工程を示す矢視ＢＢにおける断面図である。
【図１３】図１２に続く断面図である。
【符号の説明】
【００７９】
１  記録装置、２  上部カバー、３  上部ハウジング、４  下部ハウジング、
５  挿入口、８  被記録物、９  電源基板、
１０  ＡＳＩＣ、１１  主制御基板、１２  半田ボール、
１３  電極パッド、１４  クリーム半田、１５  絶縁材、
１７ａ、１７ｂ  貫通穴、１８  スキージ、１９  チップコンデンサ固定用パッド、
２０  主制御基板、３０、３１  メタルマスク、
４１  コネクタ領域、４２  パワー系部品実装領域、４２ａ、４２ｂ  ヒートシンク、
４３  ロジック系部品実装領域、
４４  インターフェイス部、５１  １次側部品群、
１００  チップコンデンサ、１０１  ジャンパー線
【図１】
2006261464.tif 000003
【図２】
2006261464.tif 000004
【図３】
2006261464.tif 000005
【図４】
2006261464.tif 000006
【図５】
2006261464.tif 000007
【図６】
2006261464.tif 000008
【図７】
2006261464.tif 000009
【図８】
2006261464.tif 000010
【図９】
2006261464.tif 000011
【図１０】
2006261464.tif 000012
【図１１】
2006261464.tif 000013
【図１２】
2006261464.tif 000014
【図１３】
2006261464.tif 000015