(57)【要約】  【課題】  各機能ブロックの動作に対し、クロック信号の遅延バラつきは、タイミングエラーの致命的要因になる。クロックツリーを構成することで、クロック信号自身による遅延バラつきは抑制できるが、挿入されたクロックツリーセルまでの電圧降下や、周囲のセルでの電力消費に伴う電源揺れの影響によって、クロックツリーセルの遅延変動が発生してしまう。  【解決手段】  クロックツリーを構成したレイアウトデータ１１に対し、クロックツリーセルの周囲に自動的に容量セル４３を挿入するクロックツリー安定化装置を構成する。【選択図】  図１
2006261458.tif 000002
【特許請求の範囲】
【請求項１】
クロックツリーを挿入するためのクロックツリー挿入情報、および、上記クロックツリーの挿入後のレイアウト情報の入力に応じて、クロックツリーを構成するクロックツリーセルに対して、その周囲に隣接して容量セルを挿入することのできる容量セル挿入装置を有し、
該容量セル挿入装置により、前記クロックツリーセルに対してその周囲に隣接して、容量セルを挿入して、クロックツリーを安定化させる、
ことを特徴とするクロックツリー安定化装置。
【請求項２】
請求項１記載のクロックツリー安定化装置であって、
前記容量セル挿入装置は、挿入すべき容量セルとして、異なる容量値を持つ複数の容量セルを用意し、
外部より入力された、挿入すべき容量セルの容量値の情報に応じて、該対応する容量値の容量セルを挿入可能である、
ことを特徴とするクロックツリー安定化装置。
【請求項３】
請求項２記載のクロックツリー安定化装置において、
前記容量セル挿入装置は、
前記クロックツリー挿入情報は、挿入すべきクロックツリーの固有セルＩＤを記載してなり、
挿入すべきクロックツリーの固有セルＩＤを元に、前記クロックツリー挿入後のレイアウト情報から、前記クロックツリーセルの配置位置と、その上下左右のセルとの間隔を算出し、
該算出したクロックツリーセルの配置位置と、その上下左右のセルとの間隔から、挿入可能な容量セルを選択し挿入する、
ことを特徴とするクロックツリー安定化装置。
【請求項４】
容量セルを有する半導体装置において、
前記容量セル上の上層を通過する幹線電源配線を有し、
前記容量セルは、前記幹線電源配線に接続するための配線を持つものであり、
請求項１記載のクロックツリー安定化装置の前記容量セル挿入装置により、前記幹線電源配線に接続するための配線を持つ電源接続容量セルが挿入されている、
ことを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記容量セル挿入装置は、
前記電源接続容量セルにより前記上層幹線電源への配線接続を行うに際して、該電源接続容量セルが有すべき接続用配線に、異なる配線幅、および異なるビア数を有する複数の接続用配線を用意しており、
前記容量セル挿入装置により挿入する前記電源接続容量セルが有する接続用配線を、前記複数の接続用配線のいずれとするかを調整することにより、半導体装置における配線面積使用率を調整してなる、
ことを特徴とする半導体装置。
【請求項６】
請求項４または請求項５に記載の半導体装置において、
前記電源接続容量セルは、前記上層幹線電源への接続配線を、ＰＩＮとして前記電源接続容量セルの枠に出してなり、
該ＰＩＮを、Ｈｉｇｈ固定用、およびＬｏｗ固定用の信号接続、あるいは、シールド配線の接続に、使用可能である、
ことを特徴とする半導体装置。
【請求項７】
請求項１に記載のクロックツリー安定化装置において、
挿入する容量セルを、請求項４ないし６のいずれかに記載の半導体装置における前記電源接続容量セルに置き換える電源接続変換装置を備えた、
ことを特徴とするクロックツリー安定化装置。
【請求項８】
請求項７に記載のクロックツリー安定化装置において、
前記電源接続変換装置は、
前記容量セル挿入装置に入力情報として入力された容量セル挿入位置、および前記レイアウト情報内における幹線電源配線の情報に基づいて、前記幹線電源配線下に挿入された容量セルのみを前記電源接続容量セルに置き換える、
ことを特徴とするクロックツリー安定化装置。
【請求項９】
請求項７または請求項８に記載のクロックツリー安定化装置において、
前記電源接続変換装置は、
前記挿入する容量セルの電源接続容量セルへの変換を、外部より入力された、半導体装置における容量セルの挿入位置に関する特定の座標範囲内のみにおいて実施する、
ことを特徴とするクロックツリー安定化装置。
【請求項１０】
請求項８または請求項９に記載のクロックツリー安定化装置において、
前記電源接続変換装置は、
前記置き換えた電源接続容量セルに関して、該置き換えた電源接続容量セルの周囲の配線面積使用率を、前記クロックツリー挿入後のレイアウト情報より抽出し、請求項４ないし６のいずれかに記載の半導体装置における置き換えられた電源接続容量セルは、上記抽出した配線面積使用率を有する、
ことを特徴とするクロックツリー安定化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロックツリー安定化装置、および半導体装置に関し、特に、回路動作クロック信号の安定化のための半導体集積回路設計技術に関するものである。
【背景技術】
【０００２】
半導体集積回路の設計開発において、各チップの各ロジック回路は、固定信号線を除き、ほとんどすべて数十ピコ秒から数ナノ秒のゲート遅延時間で動作する。このようなシステムの動作では、数ピコ秒や、数ナノ秒のクロック信号の遅延時間ばらつきにより、ロジック機能にエラーが生じる可能性がある。
【０００３】
そこでこれまで、クロック供給先の各回路まで、クロック信号の遅延時間を均一にするため、クロック信号上に、バッファリングセル等をツリー状に配置し、均等な配線を実施するといった、クロックツリーと呼ばれるクロック合成手法を用いてきた。
【特許文献１】特開平１１−１９４８４８（第７頁、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のクロックツリーと呼ばれるクロック合成手法では、クロック信号自身の配線距離や、それへの負荷容量を等分化し、到達遅延時間のばらつきを抑制することはできるが、挿入されたクロックツリーセルまでにおける電圧降下や、周囲のセルでの電力消費に伴う電源揺れの影響による遅延変動の発生を、防ぎきることはできないものであった。
【０００５】
例えば、クロックツリーバッファの周囲に、高い周波数で動作するセルが複数あった場合、動作時の消費電流により、一時的に電源電圧のＶＤＤの電圧値低下や、ＧＮＤの電圧値上昇がみられる。
【０００６】
これにより、クロックバッファツリーセルの動作タイミングの時点が、上記の電源電圧の降下や上昇と重なると、クロックバッファツリーセルのスイッチングが遅れたり、早まったりして、所望の遅延時間からのずれが生じ、他のクロックツリーとの遅延差が生じることとなる。これにより、クロック供給先の回路で、回路動作の不具合が発生する可能性がある、という問題があった。
【０００７】
本発明は、上記のような従来の課題に鑑みてなされたもので、従来のクロックツリー手法を元に、さらに前記挿入されたクロックツリーまでにおける電圧降下や、周囲のセルでの電力消費に伴う電源揺れの影響から生じる遅延変動の発生を抑制することのできるクロックツリー安定化装置、および、これにより構成される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１にかかるクロック安定化装置は、クロックツリーを挿入するためのクロックツリー挿入情報、および、上記クロックツリーの挿入後のレイアウト情報の入力に応じて、クロックツリーを構成するクロックツリーセルに対して、その周囲に隣接して容量セルを挿入することのできる容量セル挿入装置を有し、該容量セル挿入装置により、前記クロックツリーセルに対してその周囲に隣接して容量セルを挿入して、クロックツリーを安定化させる、ことを特徴とするものである。
【０００９】
これにより、クロックツリー挿入情報、およびクロックツリー挿入後のレイアウト情報に応じて、クロックツリーセルに対して、その周囲に隣接して容量セルを挿入することができ、クロックライン上の、特に遅延や、遅延差を調整するクロックツリー部分において、周囲のセルの動作に起因して発生する電源の揺れから生じるクロック信号の遅延変動を抑制でき、クロック信号の遅延安定化を図り、回路動作の不具合の発生を防止することができる。
【００１０】
本発明の請求項２にかかるクロックツリー安定化装置は、請求項１記載のクロックツリー安定化装置において、前記容量セル挿入装置は、挿入すべき容量セルとして、異なる容量値を持つ複数の容量セルを用意し、外部より入力された容量値の情報に応じて、対応する容量値の容量セルを挿入可能である、ことを特徴とするものである。
これにより、ライブラリにあらかじめ用意した複数の容量セルから、所望の容量セルを指定し、挿入することが可能となる。
【００１１】
本発明の請求項３にかかるクロックツリー安定化装置は、請求項２記載のクロックツリー安定化装置において、前記容量セル挿入装置は、前記クロックツリー挿入情報は、挿入すべきクロックツリーの固有セルＩＤを記載してなり、挿入すべきクロックツリーの固有セルＩＤを元に、前記クロックツリー挿入後のレイアウト情報から、前記クロックツリーセルの配置位置と、その上下左右のセルとの間隔を算出し、該算出したクロックツリーセルの配置位置と、その上下左右のセルとの間隔から、挿入可能な容量セルを選択し挿入する、ことを特徴とするものである。
【００１２】
これにより、クロックツリーセルの配置座標の抽出と、クロックツリー周囲の空き領域の抽出と、容量セルの選択挿入とを、自動的に行うことができ、自動化による効率化を図ることができる。
【００１３】
本発明の請求項４にかかる半導体装置は、容量セルを有する半導体装置において、前記容量セル上の上層を通過する幹線電源配線を有し、前記容量セルは、前記幹線電源配線に接続するための配線を持つものであり、請求項１記載のクロックツリー安定化装置の前記容量セル挿入装置により、前記幹線電源配線に接続するための電源接続配線を持つ電源接続容量セルが挿入されている、ことを特徴とするものである。
【００１４】
これにより、クロックライン上のクロックツリー部分において、周囲のセルの動作に起因して発生するクロック信号の遅延変動を抑制でき、クロック信号の遅延安定化を図ることができるのに加えて、クロック信号の伝搬において生ずる電圧降下による遅延変動をも抑制でき、さらなるクロック信号の安定化を実現できる半導体装置を得られる。
【００１５】
本発明の請求項５にかかる半導体装置は、請求項４に記載の半導体装置において、前記容量セル挿入装置は、前記電源接続容量セルにより前記上層幹線電源への配線接続を行うに際して、該電源接続容量セルが有すべき接続用配線に、異なる配線幅、および異なるビア数を有する複数の接続用配線を用意しており、前記容量セル挿入装置により挿入する前記電源接続容量セルが有する接続用配線を、前記複数の接続用配線のいずれとするかを調整することにより、半導体装置における配線面積使用率を調整してなる、ことを特徴とするものである。
【００１６】
これにより、使用する電源接続容量セルの配線使用率、さらには、半導体装置の配線面積使用率を調整でき、クロックライン上のクロックツリー部分において周囲のセルの動作に起因して発生するクロック信号の遅延変動を、さらには、クロック信号の伝搬において生ずる電圧降下による遅延変動を、さらに精細に抑制することができる。
【００１７】
本発明の請求項６にかかる半導体装置は、請求項４または請求項５に記載の半導体装置において、前記電源接続容量セルは、前記上層幹線電源への接続配線を、ＰＩＮとして前記電源接続容量セルの枠に出してなり、該ＰＩＮを、Ｈｉｇｈ固定用、およびＬｏｗ固定用の信号接続、あるいは、シールド配線の接続に、使用可能である、ことを特徴とするものである。
【００１８】
これにより、幹線電源接続パターンから、シールド配線や、Ｈｉｇｈ固定信号や、Ｌｏｗ固定信号を、引き出すことができ、固定信号の配線引き回しを、極力抑制することができる。
【００１９】
本発明の請求項７にかかるクロックツリー安定化装置は、請求項１に記載のクロックツリー安定化装置において、挿入する容量セルを、請求項４ないし６のいずれかに記載の半導体装置における前記電源接続容量セルに置き換える電源接続変換装置を備えた、ことを特徴とするものである。
【００２０】
これにより、挿入する容量セルを、電源接続容量セルに任意に置き換えることができることにより、クロックライン上のクロックツリー部分において、周囲のセルの動作に起因して発生するクロック信号の遅延変動に加えて、クロック信号の伝搬において生ずる電圧降下による遅延変動を、さらに精細に抑制することができる。
【００２１】
本発明の請求項８にかかるクロックツリー安定化装置は、請求項７に記載のクロックツリー安定化装置において、前記電源接続変換装置は、前記容量セル挿入装置に入力情報として入力された容量セル挿入位置、および前記レイアウト情報内における幹線電源配線の情報に基づいて、前記幹線電源配線下に挿入された容量セルのみを前記電源接続容量セルに置き換える、ことを特徴とするものである。
【００２２】
これにより、クロックライン上のクロックツリー部分において周囲のセルの動作に起因して発生するクロック信号の遅延変動に加えて、クロック信号の伝搬において生ずる電圧降下による遅延変動を、さらに精細に抑制できるクロックツリー安定化装置を、簡易に実現できる。
【００２３】
本発明の請求項９にかかるクロックツリー安定化装置は、請求項７または請求項８に記載のクロックツリー安定化装置において、前記電源接続変換装置は、前記挿入する容量セルの前記電源接続容量セルへの変換を、外部より入力された、半導体装置における容量セルの挿入位置に関する特定の座標範囲内のみにおいて実施する、ことを特徴とするものである。
【００２４】
これにより、クロックライン上のクロックツリー部分において周囲のセルの動作に起因して発生するクロック信号の遅延変動に加えて、クロック信号の伝搬において生ずる電圧降下による遅延変動を、さらに精細に抑制できるクロックツリー安定化装置を、簡易に実現できる。
【００２５】
本発明の請求項１０にかかるクロックツリー安定化装置は、請求項８または請求項９に記載のクロックツリー安定化装置において、前記電源接続変換装置は、前記置き換えた電源接続容量セルに関して、該置き換えた電源接続容量セルの周囲の配線面積使用率を、前記クロックツリー挿入後のレイアウト情報より抽出し、請求項４ないし６のいずれかに記載の半導体装置における置き換えた電源接続容量セルは、上記抽出した配線面積使用率を有する、ことを特徴とするものである。
【００２６】
これにより、クロックライン上のクロックツリー部分において周囲のセルの動作に起因して発生するクロック信号の遅延変動に加えて、クロック信号の伝搬において生ずる電圧降下による遅延変動を、さらに精細に抑制できるクロックツリー安定化装置を、簡易に実現できる。
【発明の効果】
【００２７】
本発明にかかるクロックツリー安定化装置、および半導体装置によれば、クロックライン上の、特に遅延や、遅延差を調整するクロックツリー部分において、周囲のセルの動作に起因して発生する電源の揺れから生じるクロック信号の遅延変動を抑制し、クロック信号の遅延安定化を図り、回路動作の不具合の発生を防止することが可能となるものを得られる効果がある。
【００２８】
また、本発明にかかるクロックツリー安定化装置、および半導体装置によれば、電源接続機能を持った容量セルを用いることで、同時に電圧降下による遅延変動をも抑制し、さらなるクロック信号の安定化を実現することができる。
【発明を実施するための最良の形態】
【００２９】
（実施の形態１）
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態１によるクロックツリー安定化装置の構成を示したものである。
図１において、本実施の形態１によるクロックツリー安定化装置２１は、該装置２１にいくつかのファイルを入力するための入力部２２と、後述する動作を行う処理部２３と、ファイルを出力するための出力部２４とから構成される。
【００３０】
上記入力部２２は、クロック合成が完了し、クロックツリーセルを挿入されたレイアウトデータ１１、挿入されたクロックツリーセルの各固有ＩＤ名を含むクロックツリー挿入情報１２、設計で使用する論理セルや、処理部２３で使用する容量セルや、電源接続容量セル情報を有するライブラリ情報１３、および、後述する動作を制御するための制御情報１４を入力とする。
【００３１】
上記処理部２３は、クロックツリーセルの周囲に容量セルを挿入する容量セル挿入装置３１と、容量セルを、電源接続容量セルに変換する電源接続変換装置３２とから構成されている。
上記出力部２４は、クロックツリーセルの周囲に容量セルが挿入されたレイアウトデータ１５を出力する。
【００３２】
図３は、容量セル４３のレイアウト構成を一例として示す図である。図４は、ＬＳＩ上に形成された容量挿入部を拡大して示した例を示す図である。
容量セル４３は、ＭＯＳ容量を用いて構成され、Ｐチャネル型ＭＯＳトランジスタＭｐ４２と、Ｎチャネル型ＭＯＳトランジスタＭｎ４１とを有する。
【００３３】
ゲートｍｐ４５、ゲートｍｎ４６が、Ｐチャネル型ＭＯＳトランジスタＭｐ４２、Ｎチャネル型ＭＯＳトランジスタＭｎ４１のゲート電極であり、該両ゲート電極は、配線形成層で接続される。
【００３４】
また、これらのトランジスタＭｐ４２、Ｍｎ４１のソースとドレインＳＤｍｐ４７、ＳＤｍｎ４８は、それぞれ短絡され、セル上下のそれぞれ電源供給配線ＶＤＤ５１、ＶＳＳ５２と接続されている。
【００３５】
前記電源接続容量セルは、スタンダードセルベースのＬＳＩ設計において、使用する通常の論理セルと同じ高さで構成され、該電源接続容量セルが有すべき接続用配線として、異なる配線幅、および異なるビア数を有する接続用配線が、複数用意されており、設計で使用するセルとして、ライブラリに用意されている。
【００３６】
半導体集積回路において、容量セル４３は、一時的にではあるが充放電をすることで、接続された電源配線に対して、電源供給の役割を果たすことが可能である。
【００３７】
これにより、クロックツリーセルの周囲のセルの動作により一時的に大幅な電流が流れた場合においても、容量セルが一時的に電源供給の役割を果たすことで、電圧変動を抑制し、クロックツリーセルの動作を安定化させることができる。即ち、電源系ノイズの低減に寄与することができる。
【００３８】
また、ＭＯＳ容量Ｃは、
Ｃ＝Ｃｏｘ×Ｓ＝Ｃｏｘ×Ｌｇ×Ｗｇ
の式で表され（Ｃｏｘ:単位面積当たりのゲート容量、Ｓ:面積、Ｌｇ:ゲート長、Ｗｇ:ゲート幅）、ゲート長や、ゲート幅により、容量値が決定される。
【００３９】
そこで、用意する容量セルとして、Ｍｎ４１や、Ｍｐ４２のＭＯＳトランジスタにおけるゲート長や、ゲート幅の異なる容量セルを作成しておくことで、異なる容量値を確保でき、これにより、状況に応じた一時的電源を提供することができる。
設計上は、異なる容量値の容量セルを、ライブラリ情報としてライブラリ化して管理する。
【００４０】
図５は、本実施の形態１における半導体装置における電源接続容量セル５０を、ＬＳＩ断面から見た図を示すものである。
図６は、前記電源接続容量セル５０を配置した際に、真上から見た図である。
【００４１】
図５、および図６において、４４は論理セル、５０は電源接続容量セル、５３は幹線電源ＶＳＳ、５４は幹線電源接続箇所、５５は幹線電源接続パターン、４９は論理セル４４のピンである。
【００４２】
前記電源接続容量セル５０とは、上記容量セル４３のうち、該セル上の上層に電源幹線、ここでは幹線電源ＶＳＳ５３を有している容量セルである。ここで、セル上の上層に有する電源幹線は、セル上の上層であれば何番目の配線層にあってもよい。そして、該容量セル５０は、該容量セルの内部配線であって、上層の幹線電源ＶＳＳ５３と同電位である配線パターン、すなわち、該容量セル５０がその内部に持っているＶＳＳの電位の配線パターン５６から、上層の上記幹線電源ＶＳＳ５３の層まで、途中に存在するビア層５７、配線層５８、ビア層５９、配線層６１を形成して、上記幹線電源ＶＳＳ５３への接続を行っている。
ここで、幹線電源ＶＳＳ５３は、設計するＬＳＩルールにおいて最小線幅より大きい電源配線とする。
【００４３】
各セル５０への電源供給は、チップ外より与えられた電源が、幹線電源ＶＤＤ（図５では図示せず）、幹線電源ＶＳＳ５３から、スタンダードセル電源供給配線ＶＤＤ５１、ＶＳＳ５２へと伝わり、各セル５０に供給される。このことから、幹線電源ＶＤＤ、幹線電源ＶＳＳ５３から各セル５０へは、スタンダードセル電源供給配線ＶＤＤ５１、ＶＳＳ５２を通過することになり、その分だけ、電圧降下が発生してしまう。
【００４４】
しかるに、前記電源接続容量セル５０を用いることで、幹線電源ＶＤＤ、幹線電源ＶＳＳ５３から幹線電源接続箇所５４を介して直接電源を引くことが可能になり、該幹線電源接続箇所５４での電圧降下を極力抑制することができる。かつ、チップ外より与えられた電源から各セル５０への電源供給を、幹線電源ＶＤＤ、幹線電源ＶＳＳ５３からスタンダードセル電源供給配線ＶＤＤ５１、ＶＳＳ５２を介して行う際に、該スタンダードセル電源供給配線ＶＤＤ５１、ＶＳＳ５２での電圧降下が発生してしまうという問題を解消できる。
【００４５】
ここで、本実施の形態１における半導体装置においては、前記電源接続容量セル５０の幹線電源接続パターン５５により、信号配線が通れなくなるという問題が発生する場合がある。
【００４６】
そこで、本実施の形態１においては、上記電源接続容量セル５０であって、上層電源への接続の割合を変化させた、すなわち、図５で、配線層５８，６１、およびビア層５７、５９として例示している、配線幅、およびビア数の異なる配線パターンを有する電源接続容量セルを、複数用意する。
【００４７】
これにより、通常の信号配線が多く通る箇所においては、幹線電源接続パターン５５が少ない電源接続容量セル５０を選択して使用することにより、前記したように該電源接続容量セル５０によって電圧降下を抑制しつつ、配線効率の悪化を防止することも可能になる。
【００４８】
より詳述すれば、上層幹線電源への配線接続を行うに際して、該電源接続容量セルが有すべき接続用配線に、異なる配線幅、および異なるビア数を有する接続用配線を複数用意しておき、該電源接続容量セルが有する接続用配線に、それら複数の配線のいずれを用いるかを調整して、上層電源への接続の割合を、電圧降下等の生ずる箇所の状況に応じて調整することにより、電源供給における電圧降下ばかりでなく、半導体装置における配線面積使用率をも調整することが可能となり、周囲のセルでの電力消費に伴う電源揺れの影響から生じる遅延変動の発生等を防止できるとともに、配線効率の悪化をも防ぐことができる。
【００４９】
さらに、この電源接続容量セル５０は、図６に示される、電源接続容量セル５０の複数の幹線電源接続パターン５５を形成している幹線電源接続箇所５４を、これに対して、Ｈｉｇｈ固定用、Ｌｏｗ固定用、あるいはシールド配線の接続、が可能なように、そのための接続ピンとして用いることも可能となっており、これにより、固定信号の配線引き回しをも極力抑制できるものとなっている。
なおこの際、設計上は、前記電源接続容量セルも、ライブラリ情報としてライブラリ化し、管理する。
【００５０】
次に、本発明の実施の形態１におけるクロックツリー安定化方法の詳細を、クロックツリー安定化装置の動作フローを示す図２を用いて説明する。
図２に示すフロー中の、ステップＳ１〜Ｓ３は、図１における容量セル挿入装置３１が行う動作であり、ステップＳ４〜Ｓ７は、図１における電源接続変換装置３２が行う動作となっている。
【００５１】
以下、図２のフローを参照して、まず、本実施の形態１によるクロックツリー安定化装置における容量セル挿入装置３１の動作について、説明する。
ステップＳ１で、クロックツリーを挿入するためのクロックツリー挿入情報１２と、上記クロックツリー挿入後のレイアウト情報であるレイアウトデータ１１とから、クロックツリーセルの挿入座標を抽出する。ここで、クロックツリー挿入情報１２は、例えばクロックツリーの形成のために挿入したバッファセル等のクロックツリーセルのＩＤ名といった、各セル固有の識別情報であるものとする。
【００５２】
次に、ステップＳ２で、該当する各クロックツリーセルの、隣接セルとの間隔を抽出する。
次に、ステップＳ３にて、クロックツリーセルの周囲に、ステップＳ２で抽出した、各クロックツリーセルと、その隣接セルとの間隔より、挿入可能な容量セルの最大の大きさを算出し、該挿入可能な最大の大きさの容量セルを、クロックツリーセルの周囲に隣接して挿入する。
【００５３】
ここで挿入すべき容量セルは、ライブラリ情報１３に登録されているものを使用する。制御情報１４で挿入すべき容量セルが規定されている場合は、それを使用する。ここで挿入する容量セルには、各個別のＩＤ名が付与されるものとする。
【００５４】
次に、本実施の形態１のクロックツリー安定化装置における電源接続変換装置３２の動作について、図２のフローを参照して説明する。
ステップＳ４で、レイアウトデータ１１から幹線電源座標を抽出し、ステップＳ３で挿入された、ＩＤ名が付与された容量セルの座標を抽出する。
【００５５】
ステップＳ５で、幹線電源下にある容量セルが存在するかをチェックする。ここで、幹線電源下に存在する容量セルが存在しない場合は、ここで処理は終了し、クロックツリーセルの周囲に容量セルが挿入されたレイアウトデータ１５を得る。
幹線電源下に容量セルが存在する場合は、ステップＳ６に進み、レイアウトデータ１１から容量セル上層の配線使用率を抽出する。
【００５６】
次に、ステップＳ７にて、クロックツリーセルの周囲の容量セルを、ステップＳ６で抽出した配線使用率以下の電源接続容量セルに変換する。
なおここで、制御情報１４で電源接続容量セルの変換範囲が指定されている場合は、指定範囲内のみの容量セルに関してのみ、電源接続容量セルに変換する。
【００５７】
こうして、最終的に容量セル、または電源接続容量セルが挿入されたレイアウトデータ１５を得ることができる。
設計者はこのレイアウトデータ１５をもって、引き続きＬＳＩのレイアウト設計を続けていく。
【００５８】
なお、本実施の形態１においては、前記ステップＳ７で変換される容量セルは、あらかじめ規定されている電源接続容量セルに変換されるものとすることもでき、このようにした場合には、容量セルによって、幹線電源より直接電源を引き込むことが可能になり、容量セル周囲の電圧降下を抑制することができる。
【００５９】
また、本実施の形態１においては、電源接続変換装置３２は、ステップＳ４、Ｓ５の処理を行うもので、電源幹線下の容量セルのみを、電源接続容量セルへ変換するものとすることもでき、この場合には、変換が不要な容量セルまでをも変換することに起因する配線効率の悪化を抑制することができる。
【００６０】
また、本実施の形態１においては、制御情報１４に対象範囲の座標を指定しておき、電源接続変換装置３２は、該当範囲の容量セルにのみ、電源接続変換を実施するものとすることができ、この場合には、不要な箇所への対応による不具合の発生を防止することができる。
【００６１】
また、本実施の形態１においては、電源接続変換装置３２は、ステップＳ６の処理を行うもので、自動で配線使用率に見合った電源接続容量セルを使用するものとすることができ、この場合には、電源接続容量セルを使用することによる配線効率の悪化を防止しつつ、容量セルの電源接続を可能とし、電圧降下をも抑制することができる効果を得られる。
【００６２】
以上のような本実施の形態１によるクロックツリー安定化装置、およびこれにより構成される半導体装置によれば、クロックツリー挿入情報と、クロックツリー挿入後のレイアウト情報とを入力することにより、クロックツリーセルに対して、その周囲に隣接して容量セルを挿入することのできる容量セル挿入装置を有するものとしたので、クロックツリーセルの周りに容量セルを挿入することができ、またさらには、該容量セルをセル上層に存在する幹線電源への接続用の配線を持った電源接続容量セルとすることにより、該幹線電源に接続される容量を可変とすることができ、これにより、クロックツリーセルの周囲のセルでの電力消費に伴う電源揺れ、電圧降下の影響から生じる遅延変動の発生を抑制でき、さらには配線効率の悪化を防止できるものが得られる効果がある。
【産業上の利用可能性】
【００６３】
本発明に関わるクロックツリー安定化装置、および半導体装置は、回路動作時のセル動作による電源電圧変動によるタイミング不具合を回避するために、容量セルを挿入するようにしたものであり、特に動作が頻繁であるクロックライン上のセルで、特にクロックツリー部におけるセルに対しての処理を行うにおいて有用である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態１におけるクロックツリー安定化装置の概略構成を示す図
【図２】図１の処理部の動作を示すフローチャート
【図３】本発明の実施の形態１における容量セルのレイアウト構成図
【図４】図３の容量セルをレイアウト上に配置した例を示す図
【図５】本発明の実施の形態１における電源接続容量セルのレイアウト断面図
【図６】図５の電源接続容量セルをレイアウト上に配置した例を示す図
【符号の説明】
【００６５】
１１    レイアウトデータ（入力）
１２    クロックツリー挿入情報
１３    ライブラリ情報
１４    制御情報
１５    レイアウトデータ（出力）
２１    クロックツリー安定化装置
２２    入力部
２３    処理部
２４    出力部
３１    容量セル挿入装置
３２    電源接続変換装置
４１    Ｍｎ（ｎチャネルトランジスタ）
４２    Ｍｐ（ｐチャネルトランジスタ）
４３    容量セル
４４    論理セル
４５    ゲートｍｐ
４６    ゲートｍｎ
４７    ＳＤｍｐ
４８    ＳＭｍｎ
４９    ピン
５０    電源接続容量セル
５１    ＶＤＤ
５２    ＶＳＳ
５３    幹線電源（ＶＳＳ）
５４    幹線電源接続箇所
５５    幹線電源接続パターン
【図１】
2006261458.tif 000003
【図２】
2006261458.tif 000004
【図３】
2006261458.tif 000005
【図４】
2006261458.tif 000006
【図５】
2006261458.tif 000007
【図６】
2006261458.tif 000008