(57)【要約】【課題】各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供する。【解決手段】基板には、インクを吐出するために利用される熱エネルギを発生するためのヒータとこれを駆動するための駆動回路とを含むヒータ／ドライバアレイが搭載されている。ヒータは複数のグループを単位としたブロック駆動によって駆動される。入力回路、シフトレジスタ回路、デコーダ回路のいずれかにおいて、論理信号電圧レベル（VDD）で入力された印刷データ信号に基づいて、駆動信号電圧レベル（VHT）のブロック選択信号と当該選択ブロックに対応するヒータ駆動信号が生成される。ヒータ／ドライバアレイは、この駆動信号電圧レベルのブロック選択信号とヒータ駆動信号に従って、ヒータを駆動する。ヒータ駆動信号は負荷調整用のバッファ１７０を介してヒータドライバアレイに入力される。【選択図】  図１
2006159783.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載したインクジェット記録ヘッド用基板であって、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべき電気熱変換素子を指定するための選択信号を第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からの前記選択信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路と、
前記駆動回路において１つの選択信号が供給される全てのゲートを駆動可能な電流供給能力を有し、前記論理回路と前記駆動回路の間で前記選択信号を中継するバッファ回路とを備えることを特徴とするインクジェット記録ヘッド用基板。
【請求項２】
前記論理回路は前記第１の電圧振幅レベルの入力信号を用いて前記素子駆動信号を生成し、これを第２の電圧振幅レベルの信号に変換して出力することを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項３】
前記論理回路は、前記第１の電圧振幅レベルの入力信号を前記第２の電圧振幅レベルの信号に変換し、これを用いて前記素子駆動信号を生成して出力することを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項４】
前記論理回路は最終段にインバータ回路を含み、
前記最終段のインバータ回路が前記バッファ回路を兼ねることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項５】
請求項１乃至４のいずれかに記載のインクジェット記録ヘッド用基板を用いた記録ヘッド。
【請求項６】
前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項５に記載の記録ヘッド。
【請求項７】
請求項６に記載のインクジェット記録ヘッドと該インクジェット記録ヘッドにインクを供給するためのインクを貯留するインクタンクとを有することを特徴とするヘッドカートリッジ。
【請求項８】
請求項５乃至６のいずれかに記載の記録ヘッド或いは請求項７に記載のヘッドカートリッジを用いて記録を行う記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッド用基板、インクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特にインクを吐出するために必要な熱エネルギを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。
【背景技術】
【０００２】
一般に、インクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１、特許文献２に示されているように半導体プロセス技術を用いて同一基板上に形成されている。またこの駆動回路に加えて、当該半導体基板の状態、たとえば基板温度を検知するためのデジタル回路等が同一基板上に形成され、かつインク供給口が基板の中央付近にありこれを挟んだ位置にヒータが相対する記録ヘッドの構成が提案されている。
【０００３】
図６はこの種のインクジェット記録ヘッド用半導体基板、即ち、温度検知のデジタル信号出力を行なう回路を含んだインクジェット記録ヘッド用の半導体基板を模式的に示す図である。
【０００４】
図６において、５００はヒータ及び駆動回路を半導体プロセス技術により一体形成した基板である。５０１はヒータ／ドライバアレイであり、ヒータ及びドライバ回路を複数個配列した構成を有する。５０２は、基板裏面よりインクを供給するためのインク供給口である。
【０００５】
また、５０３はシフトレジスタであり、記録すべき印字データを一時的に保持する。５０７はデコーダ回路であり、ヒータ／ドライバアレイ５０１中のヒータをヒータブロック毎に駆動するための、ヒータブロック選択信号を出力する。５０４は入力回路であり、シフトレジスタ５０３及びデコーダ５０７にデジタル信号を入力するためのバッファ回路を含む。５１０は入力端子であり、論理素子用電圧Ｖｄｄを供給する端子、クロック信号を入力するための端子ＣＬＫ、印刷データ等を入力する端子等を含む。
【０００６】
図８はシフトレジスタ５０３に印字情報を送りヒータに電流を供給して駆動するまでの一連の動作を説明するためのタイミングチャートである。
【０００７】
ＣＬＫ端子に入力されたクロックパルスに同期して印字データがＤＡＴＡ＿Ａ及びＤＡＴＡ＿Ｂ端子に供給される。シフトレジスタ５０３は供給された印字データを一時的に格納し、ＢＧ端子に印加されるラッチ信号によりラッチ回路が印字データを保持する。その後、所望のブロックに分割されたヒータ群を選択するためのブロック選択信号と、ラッチ信号で保持された印字データ（素子選択信号）がマトリクス状にＡＮＤをとられ、電流駆動時間を直接決定するＨＥ信号に同期してヒータ電流が流れる。この一連の動作を各ブロック毎に繰り返して印字が行なわれる。
【０００８】
図７（ａ）はインクを吐出するためのヒータに電流を駆動するための１セグメント分の等価回路図である。また、図７（ｂ）は、印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。
【０００９】
ここで、ＡＮＤ回路６０１に入力されるブロック選択信号は、デコーダ５０７から送られてくる、ブロックに分割されたヒータ群を選択するための信号である。また、ＡＮＤ回路６０１に入力される素子選択信号は、シフトレジスタ５０３に転送されその後ラッチ信号で保持された信号である。印字データにより選択的に各セグメントをオンさせるため、これらブロック選択信号と素子選択信号とは、ＡＮＤ回路６０１によってマトリクス状にＡＮＤをとる。
【００１０】
６０５はヒータ駆動用電源となるＶＨ電源ライン、６０６はヒータ、６０７はヒータ６０６に電流を流すためのドライバトランジスタである。６０２は、ＡＮＤ回路６０１の出力を受けてバッファするためのインバータ回路である。６０３はインバータ回路６０２の電源となるVDD電源ラインである。６０８は、インバータ回路６０２のバッファ出力を受けるバッファとなるインバータ回路である。６０４は６０８のバッファに供給され、ドライバトランジスタのゲート電圧を供給するための電源となるVHT電源ラインである。
【００１１】
一般的にインバータ６０２、シフトレジスタ５０３等はデジタル回路であり、基本的にはLo／Hiのパルスにより動作が行なわれる。また記録ヘッド本来の印字情報のインターフェースやヒータ駆動のための印加パルスも同じくデジタル信号であり、外部との信号のやり取りはすべてLo／Hiのロジックパルスにより行なわれる。これらのロジックパルスの振幅は０Ｖ／５Ｖや０Ｖ／３．３Ｖのものが一般的であり、デジタル回路の電源VDDはこれらのうちの単一の電圧で供給されている。したがってＡＮＤ回路６０１にはVDD電圧の振幅をもったパルスが入力され、さらに２段のインバータ回路６０２によって構成されたバッファを通って次段のインバータ回路６０８に入力される。
【００１２】
一方、ドライバトランジスタ６０７としては、そのオンした状態での抵抗値、いわゆるオン抵抗が小さい程好ましい。これはヒータ以外で消費される電力を極力少なくすることで基板温度の上昇を防ぎ、安定した記録ヘッドの駆動を行なうことを可能にするものである。ドライバトランジスタ６０７のオン抵抗が大きいとこの部分でヒータ電流が流れることによる電圧降下が大きくなり、余分に高い電圧をヒータにかける必要が生じてしまい、無駄な電力が消費されることになる。
【００１３】
ドライバトランジスタ６０７のオン抵抗を小さくするためにはそのゲートにかかる電圧を高く設定することが必要である。このため、図７（ａ）に示す回路では、電圧VDDより高い電圧の振幅をもったパルスに変換する回路が必要になる。そこで図７（ａ）に示す回路では、電圧VDDよりも高い電圧VHTの電源ライン６０４を用意しておき、VDD電圧の振幅をもったパルスで入力されたセグメント選択信号を、インバータ回路６０８を含むバッファ回路によって電圧VHTの振幅をもったパルスに変換する。こうして、電圧VHTの振幅を持ったパルスに変換した後にドライバトランジスタ６０７のゲートに印加する。すなわち、外部との信号のやり取りおよび内部デジタル回路での信号処理はすべてVDDの電圧振幅（論理回路駆動用電圧）のパルスにより行ない、ドライバトランジスタ６０７のゲートを駆動する直前でVHTの電圧振幅（素子駆動用電圧）のパルスに変換する回路（パルス振幅変換回路）を各セグメントに付加する構成をとる。
【特許文献１】特開平５−１８５５９４号公報
【特許文献２】米国特許第６２９０３３４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
一般的に記録ヘッドは高密度に各セグメントを複数個配列した形態をとるため、たとえば６００ｄｐｉの密度に各セグメントを配置する場合、配列方向のセグメント幅は約４２．３μｍに限定される。このピッチの中に、各セグメントを駆動するための、図７（ａ）に示したような回路をすべて収めようとした場合、各セグメントは配列方向とは垂直の方向に長さが増大することになる。
【００１５】
図９は図７（ａ）のパルス振幅変換回路部分を具体的に構成した場合の等価回路図である。これをみてもわかるようにパルス振幅変換回路部分、特に点線で示したレベル変換部は多くのトランジスタによって構成されるため、必要とするチップの面積は大きなものとなる。
【００１６】
上述のような構成をとる記録ヘッド用基板のレイアウト構成を考えた場合、各セグメント毎に付加されるパルス振幅変換回路は各セグメントの長さを増大させることにつながり、チップサイズの増大を招き、コストアップの要因となる。すなわち、上述のようなレイアウトでは、セグメントアレイと直交する方向にチップが拡大し、チップの増大が顕著となる。また各セグメント毎にパルス振幅変換回路を付加する場合、たとえばセグメント数が２５６個の記録ヘッドを考えた場合、必要となるバッファ回路の数は最低でも２５６個のインバータが必要となる。これは歩留まりの低下や回路構成の複雑化を招き、更なるコストアップの要因となる。
【００１７】
本発明は上記の課題に鑑みてなされたものであり、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供することを目的とする。
また、本発明の他の目的は、パルス振幅変換回路を削減し、基板上に形成される素子数を低減することで歩留まりの向上を図りかつ回路構成を簡素化することにある。
【課題を解決するための手段】
【００１８】
上記の目的を達成するための本発明によるインクジェット記録ヘッド用基板は以下の構成を備える。すなわち、
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載したインクジェット記録ヘッド用基板であって、
第１の電圧振幅レベルの入力信号に基づいて、駆動すべき電気熱変換素子を指定するための選択信号を第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からの前記選択信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路と、
前記駆動回路において１つの選択信号が供給される全てのゲートを駆動可能な電流供給能力を有し、前記論理回路と前記駆動回路の間で前記選択信号を中継するバッファ回路とを備える。
【００１９】
更に、本発明によれば、上記インクジェット記録ヘッド用基板を用いたインクジェット記録ヘッド、及び該インクジェット記録ヘッドを用いたインクジェット記録装置が提供される。
【発明の効果】
【００２０】
本発明によれば、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供することができる。また、本発明によれば、パルス振幅変換回路を削減し、基板上に形成される素子数を低減することで歩留まりの向上を図りかつ回路構成を簡素化することができる。
【発明を実施するための最良の形態】
【００２１】
以下添付図面を参照して本発明の好適な実施形態について説明する。
【００２２】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００２３】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２４】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２５】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２６】
なお、説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン（built-in））」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００２７】
以下に説明する実施形態のインクジェット記録ヘッド用基板（以下、ヘッド基板とも言う）では、ドライバトランジスタ６０７のゲート端子に入る直前で行なっていたパルス振幅の電圧変換（図６（ａ）参照）を、各セグメント毎にデコーダ出力（Block Select）とシフトレジスタ出力（BIT）のＡＮＤをとるよりも前に行なう。また、これに伴ない各セグメント毎にＡＮＤをとる部分の回路にはロジック電圧よりも高い電圧がかかることになるため、本実施形態ではこの部分の素子をデコーダやシフトレジスタ（S/R）といった他のロジック回路よりも高耐圧化したトランジスタにしている。この構成により、各セグメントの配列方向に対して垂直方向の長さを増大させることなくVDD電圧の振幅をもったパルスで入力されたセグメント選択信号をVHT電圧の振幅をもったパルスに変換できる。特に、本実施形態の構成では、デコーダ側からの出力信号とシフトレジスタ側からの信号とのＡＮＤを取るより前にパルス幅変換を行う構成であるため、各セグメント毎に付加していたパルス振幅変換回路が不要となり、パルス幅変換回路の数自体を時分割駆動のブロック数（デコーダからの信号の出力数）と各ブロックに対応したデータ数（シフトレジスタからの出力数）との和の数まで減らすことができ、歩留まりの向上や回路構成の簡素化が図られる。
【００２８】
＜第１実施形態＞
まず、本発明を適用可能なインクジェット記録装置の例について説明する。図１０は本発明の代表的な実施形態であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００２９】
図１０に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３０】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００３１】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００３２】
図１０に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００３３】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００３４】
さらに、図１０において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラである。
【００３５】
なお、上述した例では、記録ヘッドとインクを貯留するインクカートリッジとは分離可能な構成であるが、以下に説明するように、これら記録ヘッドとインクカートリッジとが一体となったヘッドカートリッジをキャリッジ２に搭載しても良い。
【００３６】
図１１はヘッドカートリッジの構成の一例を示す外観斜視図である。図１０ではインクカートリッジ６と記録ヘッド３は別体としているがインクカートリッジと記憶ヘッドを一体化したヘッドカートリッジにも本発明のインクジェット記録ヘッド用基板は適用できる。
【００３７】
図１１に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジ２と脱着可能である。
【００３８】
カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。なお、この実施形態ではインクタンク内にインクが充填されているカートリッジとなっている。
【００３９】
さらに、図１１から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。
【００４０】
次に、上記構成の記録装置の記録ヘッド３に用いられるヘッド基板について説明する。図１２は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【００４１】
図１２からインクタンクＩＴＣから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル３３Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル３３Ｍ、イエロ（Ｙ）インクを供給するインクチャネル３３Ｙがあり、インクタンクＩＴＣからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。
【００４２】
これらのインクチャネルを経てＣインク、Ｍインク、Ｙインクは夫々、インク流路３１Ｃ、３１Ｍ、３１Ｙによって基板上に設けられた電気熱変換体（ヒータ）４１まで導かれる。そして、電気熱変換体（ヒータ）４１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡（bubble）によって吐出口３２Ｃ、３２Ｍ、３２Ｙからインク液滴３０Ｃ、３０Ｍ、３０Ｙが吐出される。
【００４３】
なお、図１２において、５１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成されたヘッド基板である。
【００４４】
また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。
【００４５】
図１２ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図１２に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。
【００４６】
次に、上記インクジェット記録装置の制御構成について説明する。図１３は図１０に示した記録装置の制御構成を示すブロック図である。
【００４７】
図１３に示すように、コントローラ６０は、ＭＰＵ６０ａ、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ６０ｂ、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０ｃ、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０ｄ、ＭＰＵ６０ａ、ＡＳＩＣ６０ｃ、ＲＡＭ６０ｄを相互に接続してデータの授受を行うシステムバス６０ｅ、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０ａに供給するＡ／Ｄ変換器６０ｆなどで構成される。
【００４８】
また、図１３において、６１ａは画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１ａと記録装置１との間ではインタフェース（Ｉ／Ｆ）６１ｂを介して画像データ、コマンド、ステータス信号等を送受信する。
【００４９】
さらに、６２はスイッチ群であり、電源スイッチ６２ａ、プリント開始を指令するためのプリントスイッチ６２ｂ、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ６２ｃなど、操作者による指令入力を受けるためのスイッチから構成される。６３はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３ａ、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３ｂ等から構成される装置状態を検出するためのセンサ群である。
【００５０】
さらに、６４ａはキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４ｂは記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００５１】
ＡＳＩＣ６０ｃは、記録ヘッド３による記録走査の際に、ＲＡＭ６０ｄの記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００５２】
次に、上記構成の記録装置の記録ヘッドに用いられるヘッド基板（素子基体）について詳細に説明する。特に、ヘッド基板上（ヒータボード上）に作りこまれる駆動回路の構成を中心に説明する。なお、上述したように、ヘッド基板の上には各記録素子に対応してインク吐出口３０Ｃ，Ｍ，Ｙやこのインク吐出口に連通した流路３１Ｃ，Ｍ，Ｙを形成する部材（不図示）が設けられており、これにより記録ヘッドを構成する。そして、この記録素子上に供給されるインクを記録素子の駆動によって加熱することで膜沸騰による気泡を発生させインクを吐出口から吐出する構成となっている。
【００５３】
図１は第１実施形態によるインクジェット用記録ヘッドの素子基体の構成を説明する図である。１００はヒータや駆動回路を半導体プロセス技術により一体的に作り込んだ基板であり、上述のインクジェット記録ヘッド用基板（図１２の５１）に相当するものである。１０２は基板裏面よりインクを供給するためのインク供給口（供給路）、１０１はヒータ及びドライバ回路を複数個配列したヒータ／ドライバアレイであり、インクを吐出するための電気熱変換体であるヒータとヒータを選択的に駆動するためのドライバアレイを含む。また、１０３は記録すべき印字データを一時的に保持するための時分割駆動の１ブロックに対応したデータを持つシフトレジスタ、１０７はヒータ／ドライバアレイ中のヒータをヒータブロック毎に選択して駆動するためのデコーダ回路、１０４はシフトレジスタ１０３及びデコーダ１０７にデジタル信号を入力するためのバッファ回路を含む入力回路、１１０は入力端子である。
【００５４】
また、１３０はパルス振幅変換回路に供給するVHT電圧をヒータ駆動電源電圧(VH)を基に発生するVHT電圧発生回路、１４０はVDD電圧振幅のデジタル信号をVHT電圧振幅のドライバトランジスタのゲート駆動パルスに変換するパルス振幅変換回路である。図１からわかるように、本実施形態のパルス振幅変換回路１４０は、デコーダ回路１４０の出力段、シフトレジスタ１０３の出力段にそれぞれ設けられる。１７０はバッファ回路であり、パルス振幅変換回路１４０からの出力信号毎に設けられ、ヒータ／ドライバアレイ１０１内の該出力信号が接続されるゲートの数に対応可能な容量を有する。
【００５５】
１２１は温度検知ブロックであり、当該半導体基板１００の温度を検知するための素子を含んで構成される。なお、基板の状態をモニタするための素子として基板の温度を検知する温度検知ブロック１２１を例示したが、電気熱変換素子の抵抗値を検知するための素子または該電流駆動用トランジスタの動作時の抵抗値を検知するための素子等を備えてもよい。また、複数種類の検知素子を設けてもよいことは言うまでもない。
【００５６】
図２は第１の実施形態におけるインクを吐出用ヒータに電流を供給して駆動するための１セグメント分の等価回路図である。また図３は印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。
【００５７】
図１に示すように、本実施形態のインクジェット記録ヘッド用基板１００においては、図５、図６（ａ）で説明した従来の回路においては各セグメント（インクを吐出するための発熱抵抗体）毎に付加されていたパルス振幅変換回路を、シフトレジスタ１０３およびデコーダ１０７の出力部に付加している。すなわち、デコーダ回路１０７の出力信号（ブロック選択信号）とシフトレジスタ回路１０３の出力信号（素子選択信号）とのＡＮＤをとる前にすでにパルス振幅電圧を高くしておくという構成をとる。このため、図２に示すように各セグメントにはすでに振幅がVHT電圧まで上がったパルスが供給され、変換回路が不要となるので、これに費やしていた素子の面積が不要となる。
【００５８】
ここで、各セグメント毎にＡＮＤをとるＡＮＤ回路２０１には高い電圧がかかる構成になるため、ここを構成するトランジスタには高耐圧の素子が必要となる。従来はこの部分にはロジック電圧に相当する低い電圧しかかからなかったため、低耐圧の素子で構成されていたが、本実施形態ではこの部分を他のロジック回路を構成するトランジスタよりも高耐圧化すること、具体的にはＡＮＤ回路を構成するトランジスタを高耐圧素子とすることにより達成している。
【００５９】
このような高耐圧のトランジスタ（MOSトランジスタ）を用いた場合、個々のトランジスタは低耐圧のトランジスタに比べ大型化してしまうが、前述のようにパルス幅変換回路（昇圧回路）の数を減らすことができると共に、その配置場所についても、各セグメントの近傍から離れた位置に配置することができるので、全体的にインクジェット記録ヘッド用基板１００の大きさを小型化することができる。
【００６０】
図３は本実施形態によるシフトレジスタ１０３とパルス振幅変換回路１４０の構成を示す図である。図６（ｂ）に示したシフトレジスタの回路構成に対して、出力段にパルス振幅変換回路が付加されており、ここでパルスの振幅をVDD電圧からVHT電圧へと変換する。
【００６１】
シフトレジスタ１０３およびデコーダ回路１０７の出力段数は全セグメントを時分割して駆動する際の分割数によって決定されるが、おおむね８〜３２分割程度である。たとえば２５６個のセグメントを１６分割する場合（各ブロックは１６個のセグメントを有することになる）を例にとると、必要なパルス振幅変換回路の数は１６個×２（シフトレジスタ側とデコーダ側）＝３２個となる。これはすべてのセグメントにパルス振幅変換回路を付加した場合の２５６個に対して大幅な削減となる。このため、セグメント配列方向に垂直方向のチップ長さを低減させることができる。また、シフトレジスタ１０３とデコーダ回路１０７に付加されるパルス振幅変換回路により、チップは配列方向の長さが増加することになるが、これは垂直方向の長さ低減に対して微少な増加であり、トータルのチップ面積としては減少する。
【００６２】
また、図１に示されているように、パルス振幅変換回路１４０の出力には負荷調整用のバッファ１７０が接続されている。バッファ１７０は、より具体的には２つのインバータによって構成される。図３に示すように、バッファ１７０は、パルス振幅変換回路の出力段に各信号線毎に設けられる。図４に示すように、ブロック選択信号のバッファ１７０、素子選択信号のバッファ１７０はともに複数のＡＮＤゲートに接続される。
【００６３】
パルス振幅変換回路１４０の出力には各セグメントに設けられたＡＮＤ回路のゲート電極が全て容量負荷としてぶらさがる。例えば、図４に示されるように、１つのブロック選択信号は、１つの駆動ブロック３００内のセグメントに対応した全てのＡＮＤゲート２０１に入力される。即ち、各ブロック選択信号には１駆動ブロック内のセグメント数分のＡＮＤ回路のゲート電極が容量負荷としてぶらさがる。また、１つの素子選択信号は各駆動ブロックの１つのＡＮＤゲートに接続される。すなわち、各素子選択信号には、全駆動ブロック数分のＡＮＤ回路のゲート電極が容量負荷としてぶら下がる。よって、図６の（ａ）で示したように、１つのパルス振幅変換回路に１つのゲート電極が接続されるような構成と比較して、パルス振幅変換後の波形がＣＲ時定数によってなまってしまうことがある。特に、本実施形態のように高い電圧で論理動作する場合、及びセグメント数が多いヘッドにおいてはその影響が顕著である。
【００６４】
パルスがなまってしまうと、本来印加したいパルス幅（時間）よりも短いパルスしか印加することができないため、所望のインク吐出特性が得られないという問題が発生する。バッファ１７０はこのような問題を解消するために付加した調整用のバッファ回路である。これをセグメント数に応じた容量に対して十分な駆動力を持った大きさ（半導体基板に作り込む回路のサイズを大きくする）に設定しておくことでパルスのなまりを抑えることができ、より理想的にヒータを駆動することができる。なお、上記のバッファ回路１７０の条件としては、（ａ）必要なゲート数を、所定の立ち上がり立下り特性（速度）を維持したパルス信号で全ゲートを駆動できること、（ｂ）素子（インバータ）の容量増加にともなう基板上の面積の増加を所定許容範囲に抑えることが必要となる。必要なゲート数は、例えば、２５６ノズルを１６のブロックに分割して駆動する場合には１６個となる。即ちブロック分割の数と同じゲート数を駆動することになる。インバータによる面積増加分はチップの端部に変換回路を置いているためセグメントとの配列方向と直交する方向の面積増加に比べれば十分吸収できる。本実施形態のような回路配置によれば、十分な電流供給能力(容量）を有するバッファ以下色を、面積増加の許容範囲内で設けることが可能である。
【００６５】
なお、上記実施形態ではバッファ１７０を２つのインバータで構成したが、これに限られるものではない。例えば、１つのインバータでバッファ１７０を構成し、図２のＡＮＤゲート２０１をＮＯＲゲートに変更してもよい。また、例えば図３のパルス振幅変換回路１４０の最終段のインバータ１４１を負荷調整可能な容量とし、バッファ１７０を省略することもできる。
【００６６】
＜第２実施形態＞
図６は第２実施形態によるインクジェット記録ヘッド用素子基体を説明するための図である。なお、図６において図１と同一の構成には同一番号を付し、ここでは詳細な説明を省略する。
【００６７】
第２実施形態では、パルス振幅変換回路１４０を入力回路１０４の直後に挿入する形態をとる。このような形態により、入力端子（CLK，DATA_A，DATA_B，BG，HE_A，HE_Bのロジック入力端子）の数と同数のパルス振幅変換回路だけが必要となり、更なるチップサイズの低減が実現できる。
【００６８】
そして、第１実施形態と同様に、駆動回路（ヒータ／ドライバアレイ５０１）の前段にバッファ１７０を接続することにより、パルスの立ち上がり、立下りの速度を維持する。
【００６９】
以上説明したように、上記各実施形態によれば、従来はドライバトランジスタのゲート端子に入る直前で行なっていたパルス振幅の電圧変換を、デコーダ出力とシフトレジスタ出力のＡＮＤをとるよりも前に行なうことで、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、Ｖｄｄ電圧の振幅をもったパルスで入力されたセグメント選択信号をＶHT電圧の振幅をもったパルスに変換する回路構成が実現される。
【００７０】
また、各セグメント毎に付加していたパルス振幅変換回路を大幅に減少する回路構成が実現される。このため、チップサイズの低減および素子数の低下による歩留りの向上、回路構成の簡素化によるコストダウン効果が期待できる。また、ブロック選択信号と素子駆動信号によりヒータを駆動する駆動回路の前段にバッファ１７０を挿入したことにより、パルスのなまりが防止され、印字品位の劣化が防止される。
【図面の簡単な説明】
【００７１】
【図１】第１実施形態によるインクジェット用記録ヘッドの構成を説明する図である。
【図２】第１実施形態におけるインク吐出用ヒータに電流を供給して駆動するための１セグメント分の等価回路図である。
【図３】本実施形態によるシフトレジスタ１０３構成を示す図である。
【図４】ブロック選択信号及び素子駆動信号と各駆動ブロックとの接続を説明する図である。
【図５】第２実施形態によるインクジェット記録ヘッド用基板を説明するための図である。
【図６】一般的なインクジェット記録ヘッド用の半導体基板を模式的に示す図である。
【図７】（ａ）はインクを吐出するためのヒータに電流を駆動するための１セグメント分の等価回路図であり、（ｂ）は印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。
【図８】シフトレジスタ５０３に印字情報を送りヒータに電流を供給して駆動するまでの一連の動作を説明するためのタイミングチャートである。
【図９】パルス幅変換回路の等価回路を示す図である。
【図１０】本発明が適用できるインクジェット記録装置の概観図である。
【図１１】インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。
【図１２】３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【図１３】図１０に示したインクジェット記録装置の記録制御を実行するための制御構成を示す図である。
【図１】
2006159783.tif 000003
【図２】
2006159783.tif 000004
【図３】
2006159783.tif 000005
【図４】
2006159783.tif 000006
【図５】
2006159783.tif 000007
【図６】
2006159783.tif 000008
【図７】
2006159783.tif 000009
【図８】
2006159783.tif 000010
【図９】
2006159783.tif 000011
【図１０】
2006159783.tif 000012
【図１１】
2006159783.tif 000013
【図１２】
2006159783.tif 000014
【図１３】
2006159783.tif 000015