(57)【要約】【課題】  マトリクス構造における点状の欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を提供する。【解決手段】  Ｘ軸方向に配置された複数のゲート線４ａ，４ｂ，４ｃ，４ｄと、Ｙ軸方向に配置された複数のデータ線３ａ，３ｂとが格子状に交差している構造を有してなるマトリクス構造１００の欠陥検出方法であって、点状欠陥１１を線状の欠陥にして検出することを特徴とする。【選択図】    図３
2006208034.tif 000002
【特許請求の範囲】
【請求項１】
Ｘ軸方向に配置された複数のゲート線と、Ｙ軸方向に配置された複数のデータ線とが格子状に交差している構造を有してなるマトリクス構造の欠陥検出方法であって、
点状の欠陥を線状の欠陥にして検出することを特徴とするマトリクス構造の欠陥検出方法。
【請求項２】
Ｘ軸方向に配置された複数のゲート線と、Ｙ軸方向に配置された複数のデータ線とが格子状に交差しているマトリクス構造について、
前記複数のゲート線における１つと前記複数のデータ線における１つとの交差部位又は該交差部位の近傍についての欠陥である点状の欠陥を、少なくとも１つの該データ線又は該ゲート線についての欠陥である線状の欠陥にして、該点状の欠陥を検出することを特徴とするマトリクス構造の欠陥検出方法。
【請求項３】
前記マトリクス構造は、前記ゲート線とデータ線との交差部位毎にスイッチング素子が配置されており、
前記スイッチング素子は、該スイッチング素子に接続されている前記ゲート線に印加される信号によって開閉制御されるとともに、閉状態においては該スイッチング素子に接続されている前記データ線に印加される信号について該スイッチング素子を介して流すものであり、
前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、について、前記スイッチング素子を閉にする信号を印加し、
前記複数のデータ線における少なくとも１本について、ハイインピーダンスにすることを特徴とする請求項１又は２に記載のマトリクス構造の欠陥検出方法。
【請求項４】
前記ゲート線と前記スイッチング素子の信号出力端子又は信号入力端子との間で短絡欠陥がある場合、該短絡欠陥のスイッチング素子が接続されている前記データ線に接続されているスイッチング素子の全てに、信号が流れることによって生じる現象を検出して、該短絡欠陥を検出することを特徴とする請求項３に記載のマトリクス構造の欠陥検出方法。
【請求項５】
前記スイッチング素子を閉にする信号は、少なくとも単位時間において、前記スイッチング素子が閉になる期間を有することとする信号であることを特徴とする請求項３又は４に記載のマトリクス構造の欠陥検出方法。
【請求項６】
前記データ線をハイインピーダンスにすることは、前記短絡欠陥のスイッチング素子が接続されているデータ線に接続されているスイッチング素子の全てに、信号が流れるように、少なくとも単位時間において、該データ線がハイインピーダンスになっている状態があるようにすることであることを特徴とする請求項４又は５に記載のマトリクス構造の欠陥検出方法。
【請求項７】
前記マトリクス構造は、前記ゲート線とデータ線との交差部位毎に、前記スイッチング素子で駆動制御される画素を有してなる表示装置の構成要素であることを特徴とする請求項３から６のいずれか一項に記載のマトリクス構造の欠陥検出方法。
【請求項８】
前記スイッチング素子は、薄膜トランジスタであり、
前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、
前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることを特徴とする請求項３から７のいずれか一項に記載のマトリクス構造の欠陥検出方法。
【請求項９】
前記薄膜トランジスタのドレイン又はソースには、少なくとも液晶を挟持する２枚の電極における一方の電極が接続されており、
前記２枚の電極における他方の電極には、基準電位が印加されていることを特徴とする請求項８に記載のマトリクス構造の欠陥検出方法。
【請求項１０】
前記マトリクス構造は、前記ゲート線に信号を印加していない通常状態において、前記画素が明状態となり、前記ゲート線及びデータ線に信号を印加している非通常状態において、前記画素が暗状態となるノーマリホワイト型の表示装置をなすことを特徴とする請求項７から９のいずれか一項に記載のマトリクス構造の欠陥検出方法。
【請求項１１】
Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、
前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、に対して、前記スイッチング素子を閉にする信号を印加するゲート信号印加手段と、
前記複数のデータ線における少なくとも１本について、ハイインピーダンスにする開閉手段とを有することを特徴とするマトリクス構造の欠陥検出装置。
【請求項１２】
前記スイッチング素子は、前記マトリクス構造における交差部位毎に配置された画素の明暗を制御するものであり、
前記ゲート信号印加手段は、前記ゲート線と前記スイッチング素子の信号出力端子又は信号入力端子との間で短絡欠陥がある場合、該短絡欠陥のスイッチング素子が接続されている前記データ線に接続されている全てのスイッチング素子に信号が流れて、該全てのスイッチング素子が制御する画素を暗又は明にするような信号を、前記ゲート線に印加するものであることを特徴とする請求項１１に記載のマトリクス構造の欠陥検出装置。
【請求項１３】
前記マトリクス構造における各画素の明暗状態がなす画像を検出する撮像手段を有することを特徴とする請求項１１又は１２に記載のマトリクス構造の欠陥検出装置。
【請求項１４】
前記撮像手段が検出した画像について、直線をなすパターンがあるか否かについてパターン認識するパターン認識手段を有することを特徴とする請求項１３に記載のマトリクス構造の欠陥検出装置。
【請求項１５】
前記ゲート信号印加手段による信号の印加のタイミングと、前記開閉手段によるハイインピーダンスにするタイミングとのうちの少なくとも一方に対して、前記撮像手段が画像を検出するタイミングを同期させる同期化手段を有することを特徴とする請求項１３又は１４に記載のマトリクス構造の欠陥検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置などの表示装置の製造工程では、目視によって画素欠陥及び輝度ムラなどの表示欠陥を検査していた。この目視による検査は、１個の画素欠陥などの検出が困難であり、手間も掛かるために、液晶表示装置の低コスト化及び高品質化を阻害している。また、近年においては、液晶表示装置の表示欠陥について機械的に検出する方法が提案されている。例えば、液晶表示装置の表示領域をカメラで撮像して、その液晶表示装置の輝度ムラを判定する手法が考え出されている（例えば、特許文献１参照）。
【０００３】
また、液晶表示装置の各画素ドットを構成する各色ドット毎に、画素ドットのピッチの１／ｎ（ｎ＝３０）のピクセルピッチのラインセンサで撮像し、その撮像した画像を解析する対象となる表示欠陥の種類に応じて画像の解像度を選択し、選択した解像度の画像から対象となる種類の表示欠陥を検出する手法も考え出されている（例えば、特許文献２参照）。
【特許文献１】特開平６−３２５９０５号公報
【特許文献２】特開２００４−２７９２３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、液晶表示装置の各画素領域を薄膜トランジスタ（Thin Film Transistor,TFT）を用いて表示制御するＴＦＴ液晶表示装置は、薄型テレビ、パソコンのモニタ、ＰＤＡ（Personal Digital Assistants）、携帯電話などへの応用により急速に市場が拡大している。ＴＦＴ液晶表示装置においては、走査線をなすゲート線と画素電極（ＴＦＴのドレイン）とのショートによる画素欠陥が生じる場合がある。この場合、ノーマリホワイトの液晶表示装置では、画素欠陥部位が常時非点灯（黒）となる。
【０００５】
しかしながら、特に高精細なＴＦＴ液晶表示装置において、上記のような表示領域全体が白の中の１点である常時黒の点状の画素欠陥（点状欠陥）は、目立ち難く、目視検査などでは見逃す確率が高くなってしまう。また、上記の特許文献１，２に記載の手法のように、カメラなどを使って自動検出する手法においても、上記のような１つの画素についての点状欠陥の検出は困難である。したがって、高精度に画素欠陥を検出するためには、その自動検出装置が高価となり、液晶表示装置の製造コストが上昇してしまう。
【０００６】
本発明は、上記事情に鑑みてなされたもので、マトリクス構造における点状の欠陥を容易に検出可能にするマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
また、本発明は、マトリクス構造の表示装置における常時黒の点状の画素欠陥を、低コストで容易に且つ高精度に検出することができるマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明のマトリクス構造の欠陥検出方法は、Ｘ軸方向に配置された複数のゲート線と、Ｙ軸方向に配置された複数のデータ線とが格子状に交差している構造を有してなるマトリクス構造の欠陥検出方法であって、点状の欠陥を線状の欠陥にして検出することを特徴とする。
本発明によれば、マトリクス構造における点状の欠陥を線状の欠陥にするので、点状の画素欠陥などを容易に検出することができる。すなわち、本発明は、微小な１つの部位などからなる点状の欠陥を、連続した複数部位における異常状態又は異常表示などに変換することができ、その欠陥を目立たせることができる。
【０００８】
上記目的を達成するために、本発明のマトリクス構造の欠陥検出方法は、Ｘ軸方向に配置された複数のゲート線と、Ｙ軸方向に配置された複数のデータ線とが格子状に交差しているマトリクス構造について、前記複数のゲート線における１つと前記複数のデータ線における１つとの交差部位又は該交差部位の近傍についての欠陥である点状の欠陥を、少なくとも１つの該データ線又は該ゲート線についての欠陥である線状の欠陥にして、該点状の欠陥を検出することを特徴とする。
本発明によれば、マトリクス構造における１つの交差部位についての点状の欠陥がある場合、その交差部位に繋がっている１本のデータ線又はゲート線についての欠陥状態に変換することができる。例えば、点状の欠陥がある交差部位に繋がっている１本のデータがある場合、その１本のデータに対して複数のゲート線が交差している部位それぞれを欠陥状態にすることができる。したがって、本発明は、点状の欠陥について、線状に連なる複数部位の欠陥などに変換して目立たせることができ、容易に検出可能な状態にすることができる。
【０００９】
また、本発明のマトリクス構造の欠陥検出方法は、前記マトリクス構造における前記ゲート線とデータ線との交差部位毎にスイッチング素子が配置されており、前記スイッチング素子は、該スイッチング素子に接続されている前記ゲート線に印加される信号によって開閉制御されるとともに、閉（ＯＮ）状態においては該スイッチング素子に接続されている前記データ線に印加される信号について該スイッチング素子を介して流すものであり、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、について、前記スイッチング素子を閉（ＯＮ）にする信号を印加し、前記複数のデータ線における少なくとも１本について、ハイインピーダンスにすることが好ましい。
本発明によれば、例えば、全てのゲート線に所定の信号を印加することにより、全てのスイッチング素子についてＯＮ（導通）状態にする。この状態において、検査対象のデータ線についてハイインピーダンスにすることができる。ここで、検査対象のデータ線に接続されているスイッチング素子の１つとゲート線の１本とが短絡欠陥となっている場合がある。この場合、その短絡に係るゲート線に印加された信号は、短絡に係るスイッチング素子を介して検査対象のハイインピーダンスのデータ線に流入する（又は影響を与える）こととなる。この検査対象のデータ線はハイインピーダンスとなっているので、流入された信号に応じた状態（例えば高電位又は低電位）となる。そこで、検査対象のデータ線に接続されているスイッチング素子の全てが前記流入された信号を流すこととなり、そのスイッチング素子の駆動対象を駆動などすることができる。したがって、本発明は、１つのスイッチング素子に関しての点状の欠陥状態について、線状に連なる複数のスイッチング素子に関しての欠陥状態に変換することができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１０】
また、本発明のマトリクス構造の欠陥検出方法は、前記ゲート線と前記スイッチング素子の信号出力端子又は信号入力端子との間で短絡欠陥がある場合、該短絡欠陥のスイッチング素子が接続されている前記データ線に接続されているスイッチング素子の全てに、信号が流れることによって生じる現象を検出して、該短絡欠陥を検出することが好ましい。
本発明によれば、例えば、ハイインピーダンスにされたデータ線に接続されている複数のスイッチング素子における１つのスイッチング素子の開閉端子の一方と、そのスイッチング素子のゲートに接続されているゲート線との間で短絡欠陥がある場合が考えられる。この場合、そのゲート線に印加された信号は、短絡に係るスイッチング素子を介して、ハイインピーダンスにされたデータ線に流入する。すると、そのデータ線は流入された信号の状態（例えば高電位）となり、そのデータ線に接続されている全てのスイッチング素子が流入された信号を流すこととなる。そして、各スイッチング素子に駆動対象（液晶の画素電極など）が接続されている場合、その駆動対象が駆動されることとなる。したがって本発明は、１つのスイッチング素子に関しての点状の欠陥状態について、線状に連なる複数のスイッチング素子に関しての欠陥状態に変換することができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１１】
また、本発明のマトリクス構造の欠陥検出方法は、前記スイッチング素子を閉にする信号が、少なくとも単位時間において、前記スイッチング素子が閉になる期間を有することとする信号であることが好ましい。
本発明によれば、ゲート線に印加する信号として、一定電位の直流信号に限らず、所定のデューティ比の矩形波信号、脈流信号又は交流信号などを用いることもできる。
【００１２】
また、本発明のマトリクス構造の欠陥検出方法は、前記データ線をハイインピーダンスにすることが、前記短絡欠陥のスイッチング素子が接続されているデータ線に接続されているスイッチング素子の全てに、信号が流れるように、少なくとも単位時間において、該データ線がハイインピーダンスになっている状態があるようにすることであることが好ましい。
本発明によれば、ハイインピーダンス時におけるデータ線の状態は、スイッチング素子以外にはほぼ完全に電流が流れないほどのハイインピーダンスである必要はなく、そのデータ線に流入した信号が該データ線に接続されている全てのスイッチング素子に流れるような状態であればよい。したがって、データ線をハイインピーダンスにする状態は、所定期間において一定のインピーダンス状態である場合に限らず、そのインピーダンスが所定のデューティ比の矩形波状、脈動又は交流状に変動する状態であってもよい。
【００１３】
また、本発明のマトリクス構造の欠陥検出方法は、前記マトリクス構造が、前記ゲート線とデータ線との交差部位毎に、前記スイッチング素子で駆動制御される画素を有してなる表示装置の構成要素であることが好ましい。
本発明によれば、例えば、ハイインピーダンスにされたデータ線に接続されている１つのスイッチング素子の開閉端子とゲート線との間で短絡欠陥がある場合、そのゲート線に印加された信号が短絡に係るスイッチング素子を介して、ハイインピーダンスにされたデータ線に流入する。すると、そのデータ線に流入した信号は、そのデータ線に接続されている全てのスイッチング素子を介して流れることとなる。したがって、そのデータ線に接続されている全てのスイッチング素子は、そのデータ線に沿って直線状に配置されている複数の画素を駆動して明又は暗状態などにする。したがって、本発明は、１つのスイッチング素子に関しての点状の欠陥状態を、線状の画像パターンとして表すことができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１４】
また、本発明のマトリクス構造の欠陥検出方法は、前記スイッチング素子が薄膜トランジスタであり、前記ゲート線は、前記薄膜トランジスタのゲートに接続されているゲート線であり、前記データ線は、前記薄膜トランジスタのソース又はドレインに接続されていることが好ましい。
本発明によれば、例えば、ハイインピーダンスにされたデータ線に接続されている１つの薄膜トランジスタのドレインと、その薄膜トランジスタのゲートに接続されているゲート線との間で短絡欠陥がある場合が考えられる。この場合、そのゲート線に印加された信号は、短絡に係る薄膜トランジスタを介して、ハイインピーダンスにされたデータ線に流入する。すると、そのデータ線は流入された信号の状態（例えば高電位）となり、そのデータ線に接続されている全ての薄膜トランジスタが流入された信号を流すこととなる。そして、各薄膜トランジスタに駆動対象（液晶の画素電極など）が接続されている場合、その駆動対象が駆動されることとなる。したがって、本発明は、１つの薄膜トランジスタに関しての点状の欠陥状態について、線状に連なる複数の薄膜トランジスタに関しての欠陥状態に変換することができ、その点状欠陥を容易に検出可能な状態にすることができる。
【００１５】
また、本発明のマトリクス構造の欠陥検出方法は、前記薄膜トランジスタのドレイン又はソースに少なくとも液晶を挟持する２枚の電極における一方の電極が接続されており、前記２枚の電極における他方の電極に、基準電位（例えば０Ｖ）が印加されていることが好ましい。
本発明によれば、例えば、上記のように点状の欠陥を複数の線状に連なる薄膜トランジスタに関しての欠陥（線状欠陥）に変換したとき、その線状に連なる薄膜トランジスタによって線状に連なる液晶画素を駆動することができる。したがって、本発明は、マトリクス構造を有してなる液晶表示装置について、点状の欠陥を線状の画像パターンとして表すことができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１６】
また、本発明のマトリクス構造の欠陥検出方法は、前記マトリクス構造が、前記ゲート線に信号を印加していない通常状態において前記画素が明状態となり、前記ゲート線及びデータ線に信号を印加している非通常状態において前記画素が暗状態となるノーマリホワイト型の表示装置をなすことが好ましい。
本発明によれば、ノーマリホワイト型の表示装置において、常時黒の点状の画素欠陥が生じたとき、その黒の点状の画素欠陥を「黒の線状パターン」として表示することができる。そこで、本発明は、ノーマリホワイト型表示装置の点状の画素欠陥を、低コストで容易に且つ高精度に検出することができる。
【００１７】
上記目的を達成するために、本発明のマトリクス構造の欠陥検出装置は、Ｘ軸方向に配置された複数のゲート線とＹ軸方向に配置された複数のデータ線とが格子状に交差している構造と、該交差部位毎に配置されたスイッチング素子とを有してなるマトリクス構造の欠陥を検出するときに用いられる装置であって、前記複数のゲート線の全て、又はマトリクス構造の一部領域にあるゲート線の全て、に対して、前記スイッチング素子を閉（導通状態）にする信号を印加するゲート信号印加手段と、前記複数のデータ線における少なくとも１本について、ハイインピーダンスにする開閉手段とを有することを特徴とする。
本発明によれば、例えば、ゲート信号印加手段により、全てのゲート線に所定の信号を印加して、全てのスイッチング素子についてＯＮ（導通）状態にすることができる。さらにこの状態において、開閉手段は、検査対象のデータ線についてハイインピーダンスにすることができる。ここで、検査対象のデータ線に接続されているスイッチング素子の開閉端子とゲート線とが短絡欠陥となっている場合がある。この場合、その短絡に係るゲート線に印加された信号は、短絡に係るスイッチング素子を介して検査対象のデータ線に流入する（又は影響を与える）こととなる。この検査対象のデータ線はハイインピーダンスとなっているので、流入された信号に応じた状態（例えば高電位又は低電位）となる。そこで、検査対象のデータ線に接続されているスイッチング素子の全てが前記流入された信号を流すこととなり、そのスイッチング素子の駆動対象を駆動などすることができる。したがって、本発明のマトリクス構造の欠陥検出装置は、１つのスイッチング素子に関しての点状の欠陥状態について、線状に連なる複数のスイッチング素子に関しての欠陥状態に変換することができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１８】
また、本発明のマトリクス構造の欠陥検出装置は、前記スイッチング素子が前記マトリクス構造における交差部位毎に配置された画素の明暗を制御するものであり、前記ゲート信号印加手段は、前記ゲート線と前記スイッチング素子の信号出力端子又は信号入力端子との間で短絡欠陥がある場合、該短絡欠陥のスイッチング素子が接続されている前記データ線に接続されている全てのスイッチング素子に信号が流れて、該全てのスイッチング素子が制御する画素を暗又は明にするような信号を、前記ゲート線に印加するものであることが好ましい。
本発明によれば、例えば、ハイインピーダンスにされたデータ線に接続されているスイッチング素子の開閉端子とゲート線との間で短絡欠陥がある場合、そのゲート線に印加された信号が短絡に係るスイッチング素子を介して、ハイインピーダンスにされたデータ線に流入する。すると、そのデータ線に流入した信号は、そのデータ線に接続されている全てのスイッチング素子を介して流れる。そして、そのデータ線に接続されている全てのスイッチング素子は、そのデータ線に沿って直線状に配置されている複数の画素を駆動して明又は暗状態などにする。したがって、本発明のマトリクス構造の欠陥検出装置は、１つのスイッチング素子に関しての点状の欠陥状態を、線状の画像パターンとして表すことができ、その点状の欠陥を容易に検出可能な状態にすることができる。
【００１９】
また、本発明のマトリクス構造の欠陥検出装置は、前記マトリクス構造における各画素の明暗状態がなす画像を検出する撮像手段を有することが好ましい。
本発明によれば、上記のように点状の欠陥を線状の画像パターンとして表示し、その画像パターンをＣＣＤ（Charge Coupled Devices）カメラなどの撮像手段で容易に自動検出することができる。そこで、本発明は、撮像手段の解像度などを上げることなく、高精度に点状の欠陥を検出することができる。
【００２０】
また、本発明のマトリクス構造の欠陥検出装置は、前記撮像手段が検出した画像について、直線をなすパターンがあるか否かについてパターン認識するパターン認識手段を有することが好ましい。
本発明によれば、例えば、撮像手段の検出画像に点状のノイズなどがあっても、誤検出を回避でき、高精度に点状の欠陥を検出することができる。
【００２１】
また、本発明のマトリクス構造の欠陥検出装置は、前記ゲート信号印加手段による信号の印加のタイミングと、前記開閉手段によるハイインピーダンスにするタイミングとのうちの少なくとも一方に対して、前記撮像手段が画像を検出するタイミングを同期させる同期化手段を有することが好ましい。
本発明によれば、同期化手段による同期タイミングなどに非同期な外乱光などのノイズを除去して、点状の欠陥を示す線状パターンを高精度に検出することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置について、図面を参照して説明する。
図１は、本発明の実施形態に係るマトリクス構造とそのマトリクス構造の欠陥検出装置の概要を示す回路図である。本実施形態のマトリクス構造は、ＴＦＴ駆動によるアクティブマトリクス方式の液晶表示装置に用いられるものである。
【００２３】
本実施形態のマトリクス構造１００は、Ｙ軸方向に配置された複数のデータ線３ａ，３ｂと、Ｘ軸方向に配置された複数のゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅと、が格子状に交差している構造を有してなる。そして、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎にＴＦＴ（スイッチング素子）２が配置されている。このＴＦＴ２は、例えばｎチャネルＴＦＴとする。データ線３ａ，３ｂには、そのデータ線３ａ，３ｂの近傍に配置されているＴＦＴ２のソースが電気的に接続されている。ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには、そのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの近傍に配置されているＴＦＴ２のゲートが電気的に接続されている。
【００２４】
また、マトリクス構造１００におけるデータ線３ａ，３ｂとゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅとの交差部位毎に、液晶画素１が配置されている。液晶画素１は、液晶を画素電極１ａと対向電極１ｂとで挟持する構成を有してなる。画素電極１ａは、ＴＦＴ２のドレインに電気的に接続されている。対向電極１ｂには基準電位（例えば０ボルト）が印加されている構成となっている。また、各ＴＦＴ２のドレインには、補助容量５が電気的に接続されている。
【００２５】
このような構成のマトリクス構造１００は、ＴＦＴ２によって明暗などが駆動制御される複数の液晶画素１が碁盤の目のように配置されており、所望形状の画像を表示することができる。画像表示においては、データ線３ａ，３ｂに画像信号が供給され、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅには走査線信号が供給されることとなる。例えば、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに順次印加されるパルス状の走査線信号によって、各ＴＦＴ２が一定期間だけＯＮ（導通状態）となる。この一定期間に、データ線３ａ，３ｂに印加されている画像信号がＴＦＴ２を通って画素電極１ａに印加される。画素電極１ａに印加されされた画像信号（電位）は、補助容量５によって一定期間保持される。画素電極１ａと対向電極１ｂで挟持されている液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化して、光の透過率を変調し、階調表示を可能にする。これにより、その液晶画素１は、一定期間、画像信号に応じたほぼ一定の明度になる。なお、図１においては、画像信号供給部及び走査線信号供給部は示していない。また、各液晶画素１にカラーフィルタを重ねることにより、カラー画像を表示する構成ともなる。
【００２６】
また、図１では本発明の実施形態に係るマトリクス構造の欠陥検出装置も示している。本マトリクス構造の欠陥検出装置は、開閉手段２０と、ゲート信号印加手段３０とを有して構成されている。開閉手段２０は、データ線３ａ，３ｂにおける所望の１本又は複数本について、ハイインピーダンスにするものである。具体的には、データ線３ａ，３ｂそれぞれの一端に接続されたスイッチＳ１，Ｓ２と、スイッチＳ１，Ｓ２の導通状態を制御する制御部とで開閉手段２０を構成する。スイッチＳ１，Ｓ２には電界効果トランジスタなどのスイッチング素子を用いることができる。
【００２７】
ゲート信号印加手段３０は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅの全てに、ＴＦＴ２をＯＮ（導通状態）させる信号（走査線信号）を印加することができるものである。したがって、ゲート信号印加手段３０は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに電気的に接続する端子と、その端子に上記ＯＮさせる信号を出力する手段とを有している。また図１に示すマトリクス構造１００においては、点状の欠陥の一例である点状欠陥１１がある。点状欠陥１１は、例えばマトリクス構造１００の製造工程において配線などをなす金属パターンの残渣などからなる。また、製造工程における微小な導電性異物の混入物などが点状欠陥１１をなす場合もある。
【００２８】
図２は、図１に示すマトリクス構造１００における点状欠陥１１の周辺を示す拡大図である。点状欠陥１１は、ゲート線４ｄと画素電極１ａ（ＴＦＴ２のドレイン）とを短絡している欠陥である。
【００２９】
図３は、本実施形態において点状欠陥１１を線状の欠陥として表示している状態の一例を示す図である。図１から図３を参照して、本実施形態に係るマトリクス構造の欠陥検出装置を用いたマトリクス構造の欠陥検出方法について説明する。
【００３０】
本マトリクス構造の欠陥検出方法は、１つの点状欠陥１１を線状の欠陥にして検出するものである。例えば、図３に示すように、マトリクス構造１００において、データ線４ｄとデータ線３ａとの交差部位に関しての欠陥である点状欠陥１１を、データ線３ａについての欠陥である線状の欠陥にして検出する。ここで、データ線３ａについての欠陥とは、データ線３ａに接続されているＴＦＴ２で駆動制御される複数の液晶画素１によって表示される状態をいう。すなわち、正常であれば「白」表示であるべき画素が「黒」表示となっており、その誤表示の画素がデータ線３ａにそって線状に連なっていることである。具体的には、次のようにして点状の欠陥を線状の欠陥に変換する。
【００３１】
先ず、ゲート信号印加手段３０により、全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに、所定の走査線信号を印加する。この走査線信号は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに接続されている全てのＴＦＴをＯＮ（導通状態）にする信号である。次いで、開閉手段２０により、データ線３ａ，３ｂを順次１本づつ（又は複数本づつ）ハイインピーダンスにする。
【００３２】
ここで、開閉手段２０がスイッチＳ１を開き、スイッチＳ２を閉じることにより、データ線３ａのみをハイインピーダンスにした状態が生じる。この場合、ゲート線４ｄに印加されている走査線信号（例えば８ボルトの電位）により、図２に示す電流ｙ１が点状欠陥１１に流れる。この電流ｙ１の一部は電流ｙ２となり、画素電極１ａを高電位（例えば８ボルト）にする。
【００３３】
ところで、本実施形態のマトリクス構造１００は、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに信号を印加していない通常状態において画素が明（白）状態となり、ゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅ及びデータ線３ａ，３ｂに信号を印加している非通常状態において画素が暗（黒）状態となるノーマリホワイト型の表示装置をなすものとする。
【００３４】
そこで、上記のように画素電極１ａが電流ｙ２によって高電位になると、その画素電極１ａに係る液晶画素１は「黒」表示となる。電流ｙ１の一部は電流ｙ３となり補助容量５を充電し、液晶画素１の「黒」表示が一定期間維持される。
【００３５】
また、電流ｙ１の一部は、電流ｙ４となり、導通状態のＴＦＴ２ａを通過する。なお、電流ｙ４は、ＴＦＴ２ａを通過する電流に限られず、点状欠陥１１から各種構成部材を介して、ハイインピーダンスのデータ線３ａに流入する電流が含まれる。この電流ｙ４により、データ線３ａの電位は上昇する。そして、データ線３ａにおいて電流ｙ５が流れる。電流ｙ５の一部は、ＴＦＴ２ａの図面上方に位置するＯＮ状態のＴＦＴ２ｂを流れ、電流ｙ６，ｙ７となる。そこで、電流ｙ６が流入する画素電極１ａに係る液晶画素１は「黒」表示となる。また、電流ｙ７により補助容量５が充電され、その液晶画素１の「黒」表示が一定期間維持される。
【００３６】
また、データ線３ａを流れる電流ｙ５の一部は、電流ｙ８となり、ＴＦＴ２ａに係る液晶画素１と同様にして、データ線３ａに接続されている全てのＴＦＴ２によりそれぞれ駆動制御される液晶画素１を「黒」表示にする。これらにより、図３に示すように、１つの点状欠陥１１が、データ線３ａに電気的に接続される全ての液晶画素１の「黒」表示として表される。
【００３７】
一方、データ線３ａ以外の全てのデータ線３ｂについては、開閉手段２０がスイッチＳ２を閉じているので、ローインピーダンス状態となっている。そして、このローインピーダンス状態では、データ線３ｂに何ら信号が印加されない。また、例えば、開閉手段２０においてスイッチＳ１，Ｓ２の図面下側の端子がアースなどに接続されている構成としてもよい。そこで、ローインピーダンス状態のデータ線３ｂに接続されている全てのＴＦＴ２が電流を流さない。したがって、図３に示すように、データ線３ａ以外の全てのデータ線３ｂに接続されている全てのＴＦＴ２によりそれぞれ駆動制御される液晶画素１が「白」表示となる。
【００３８】
これらにより、本実施形態のマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置によれば、１つの点状欠陥１１がある場合、その点状欠陥１１近傍のデータ線３ａに電気的に接続される全ての液晶画素１を「黒」表示として、同時に、データ線３ａ以外の全てのデータ線３ｂに電気的に接続される全ての液晶画素１を「白」表示にすることができる。ここで「黒」表示とされる液晶画素１は全てデータ線３ａに沿って直線状に配置されている。そこで本実施形態は１つの点状欠陥１１を「黒の線状欠陥」として画像表示することができる。したがって、本実施形態によれば、微小な点状欠陥１１を「黒の線状欠陥」として目立たせることができるので、その点状欠陥１１について、目視又は撮像手段などを用いて容易に検出可能な状態にすることができる。
【００３９】
なお、従来のノーマリホワイト型の液晶表示装置において、点状欠陥１１に相当する欠陥が生じた場合、その点状欠陥１１により短絡された画素電極１ａによって駆動制御される１つの液晶画素１のみが「黒の点欠陥」となり、他の全ての液晶画素１は「白」となる。したがって、従来のノーマリホワイト型の液晶表示装置において、「黒の点状欠陥」は目立たず、その検出は非常に困難な場合が多かった。
【００４０】
上記実施形態においては、ゲート信号印加手段３０が全てのゲート線４ａ，４ｂ，４ｃ，４ｄ，４ｅに、所定の走査信号を印加することとしたが、例えば、マトリクス構造１００の一部領域（例えばマトリクス構造１００の表示領域の半分）にあるゲート線（４ａ，４ｂなど）の全てについて所定の走査信号を印加することとしてもよい。そして、この一部領域について上記手法により欠陥の有無を検出し、次いで、他の領域について上記手法により欠陥の有無を検出する。これらによっても、マトリクス構造１００の全体について欠陥の有無を検出することができる。
【００４１】
図４及び図５は、本実施形態においてマトリクス構造１００の全てのＴＦＴ２をＯＮ状態にする走査線信号の例を示す波形図である。換言すれば、この走査線信号は、本実施形態に係るマトリクス構造の欠陥検出装置におけるゲート信号印加手段３０の出力信号である。そして、図４の波形図では、縦軸が時間を示し、横軸が電圧を示している。
【００４２】
図４（ａ）に示す走査線信号は、８ボルトの直流電圧である。この直流電圧は、８ボルトに限らず、ＴＦＴ２が導通状態になる電圧であればよい。したがって、この走査線信号がゲートに印加されたＴＦＴは、定常的にずっと導通状態となっている。また、ここでいう「導通状態」とは、抵抗（又はインピーダンス）がほぼ０Ωである必要はなく、液晶画素１を駆動制御する電流を少なくとも流す状態であればよい。
【００４３】
図４（ｂ），（ｃ）に示す走査線信号は、矩形波電圧である。この矩形波電圧は、単位時間毎に、ＴＦＴ２を導通状態にする期間を有する信号となっている。すなわち、８ボルトとなっている期間はＴＦＴ２を導通状態にするが、０ボルトとなっている期間はＴＦＴ２を非導通状態にする。そして、図４（ｃ）に示す走査線信号の方が、図４（ｂ）に示すものよりも、単位時間当たり導通状態にする期間が短くなっている。このように、ＴＦＴ２が非導通状態とする期間が単位時間毎にあっても、導通状態の期間で補助電極５に充電される電荷などによって液晶画素１の状態を維持することができる。したがって、図４（ｂ），（ｃ）に示す走査線信号は、図４（ａ）に示す走査線信号と同じ作用を及ぼすことができる。
【００４４】
ここで、図４（ｃ）に示す走査線信号における単位時間当たり導通状態にする期間の最小値は、該走査線信号の波高値及び周期、ＴＦＴ２のＯＮ抵抗特性、補助電極５の容量、画素電極１の駆動電圧及び漏れ電流、１本のデータ線３ａ，３ｂに接続されているＴＦＴ２の数、開閉手段２０によりハイインピーダンスとされたデータ線３ａ，３ｂの該インピーダンス状態など、で規定される。
【００４５】
図５に示す走査線信号は、矩形波の交流電圧である。このような交流電圧であっても、単位時間毎にＴＦＴ２を導通状態にすることができるので、図４に示す走査線信号と同じ作用を及ぼすことができる。
【００４６】
また、本実施形態において、開閉手段２０によりデータ線３ａ，３ｂのいずれかをハイインピーダンスする動作は、一定期間についてずっとハイインピーダンスにしている動作に限られない。すなわち、単位時間毎に、データ線３ａ，３ｂのいずれかがハイインピーダンスになっている状態があるようにする動作でもよい。換言すれば、単位時間においてハイインピーダンス期間とローインピーダンス期間とを有する状態としてもよい。また、データ線３ａ，３ｂのいずれかをハイインピーダンスする動作は、そのインピーダンスが所定のデューティ比の矩形波状、脈動又は交流状に変動する状態にするものであってもよい。
【００４７】
ここで、単位時間におけるハイインピーダンス期間の最小値は、例えば、点状欠陥１１があった場合に、その点状欠陥１１を介して流れる短絡電流によって、該データ３ａ，３ｂに接続されているＴＦＴ２の全てに電流が流れて該ＴＦＴ２で駆動制御される液晶画素１を動作させ得る期間とする。したがって、この最小値は、ハイインピーダンス期間及びローインピーダンス期間のインピーダンス値、該期間についての周期、走査線信号の態様、ＴＦＴ２のＯＮ抵抗特性、補助電極５の容量、画素電極１の駆動電圧及び漏れ電流、１本のデータ線３ａ，３ｂに接続されているＴＦＴ２の数など、で規定される。
【００４８】
図６は、本実施形態に係るマトリクス構造の欠陥検出装置における他の構成例を示す模式図である。なお、図６において図１などに示す構成要素と同一のものには同一符号を付けている。本構成例では、上記実施形態の構成に加えて、撮像手段２０１、パターン認識手段２０２、同期化手段２０３及び制御手段２０４を有している。
【００４９】
撮像手段２０１は、例えばＣＣＤカメラなどで構成する。そして、撮像手段２０１の被写体はマトリクス構造１００の表示領域とする。本構成例によれば、マトリクス構造１００において点状の欠陥が線状の画像パターンとして表示されるので、撮像手段２０１の解像度などを上げることなく、高精度に点状の欠陥を検出することができる。
【００５０】
パターン認識手段２０２は、撮像手段２０１が入力した画像について、線状のパターン（上記「黒の線状欠陥」など）があるか否かについてパターン認識するものである。したがって、本構成例によれば、撮像手段の入力画像に点状のノイズなどがあっても、誤検出を回避でき、高精度に点状の欠陥を検出することができる。
【００５１】
同期化手段２０３は、ゲート信号印加手段３０による信号の印加のタイミングと、開閉手段２０によるハイインピーダンスにするタイミングと、撮像手段２０１が画像を検出するタイミングとを同期させるものである。制御手段２０４は、本マトリクス構造の欠陥検出装置全体の動作を制御するものである。本構成例によれば、同期化手段２０３による同期タイミングに非同期な外乱光などのノイズを除去することができる。したがって、より高精度に、点状の欠陥を示す線状パターンを検出することができる。
【００５２】
（応用例）
図７は、本実施形態の応用例に係る液晶表示装置の要部を示す平面図である。この液晶表示装置の要部は、上記本実施形態に係るマトリクス構造の欠陥検出方法およびマトリク構造の欠陥検出装置で欠陥検査されるマトリクス構造を有してなるものである。なお、図７において、図１に示す構成要素と同一のものには同一符号を付けている。
【００５３】
本液晶表示装置の要部は、マトリクス構造１００に相当する構成をなすＴＦＴアレイ基板７を有する。そして、図７に示すように、ＴＦＴアレイ基板７上に、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極１ａ（輪郭を破線で示す）がマトリクス状に配置されており、画素電極１ａの紙面縦方向に延びる辺に沿ってデータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横方向に延びる辺に沿ってゲート線（走査線）４および容量線６（ともに輪郭を実線で示す）が設けられている。
【００５４】
本液晶表示装置の要部において、ゲート線４は、複数のデータ線３に交差する主ゲート線４Ａと、該主ゲート線４Ａから分岐して延びた分岐ゲート線４Ｂとを備え、ポリシリコン膜からなる半導体層（第１の容量電極）８（輪郭を１点鎖線で示す）には、分岐ゲート線４Ｂおよび主ゲート線４Ａに交差するＬ字状部８ａが形成されている。すなわち、このＬ字状部８ａは、主ゲート線４Ａおよび分岐ゲート線４Ｂと交差して、２つのチャネル領域を形成している。
【００５５】
半導体層８のＬ字状部８ａの両端にコンタクトホール９，１０が形成され、一方のコンタクトホール９はデータ線３と半導体層８のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール１０はドレイン電極１１（輪郭を２点鎖線で示す）と半導体層８のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。すなわち、ソースコンタクトホール９とドレインコンタクトホール１０とは、ゲート線４を挟んで互いに反対側に配設されている。また、ドレイン電極１１上のドレインコンタクトホール１０が設けられた側と反対側の端部には、ドレイン電極１１と画素電極１ａとを電気的に接続するための画素コンタクトホール１２が形成されている。
【００５６】
本液晶表示装置の要部におけるＴＦＴ２は、半導体層８のＬ字状部８ａで主ゲート線４Ａおよび分岐ゲート線４Ｂに交差しており、半導体層８とゲート線４が２回交差していることになるため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成する。また、容量線６はゲート線４に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部６ａがデータ線３に沿って紙面縦方向に延びている。そこで、ともにデータ線３に沿った半導体層８と容量線６とによって蓄積容量５が形成されている。なお、本実施形態では、分岐ゲート線４Ｂの半分を、データ線３の幅を拡げた幅広部３Ａで覆うことにより、この部分のチャネル領域に光が入ることを抑制している。
【００５７】
図８は、ＴＦＴアレイ基板７の断面構造を示す図である。図８に示すように、ＴＦＴアレイ基板７はガラス基板４１を支持基板として内面上に下地絶縁膜４２を介してＴＦＴ２が形成されている。該ＴＦＴ２は、ゲート線４、該ゲート線４からの電界によりチャネルが形成される半導体層８のチャネル領域５０、ゲート線４と半導体層８とを絶縁する絶縁薄膜であるゲート絶縁膜４４、データ線３、半導体層８のソース領域４９及びドレイン領域５１を備えている。
【００５８】
また、ゲート線４及びゲート絶縁膜４４上を含むガラス基板４１上には、ソース領域４９へ通じるソースコンタクトホール９及びドレイン領域５１へ通じるドレインコンタクトホール１０がそれぞれ形成された第１層間絶縁層５２が形成されている。つまり、データ線３は、第１層間絶縁層５２を貫通するソースコンタクトホール９を介してソース領域４９に電気的に接続されている。さらに、データ線３及び第１層間絶縁層５１上には、ドレイン領域５１へ通じるドレインコンタクトホール１０が形成された第２層間絶縁層５３が形成されている。つまり、ドレイン領域５１は、第１層間絶縁層５２及び第２層間絶縁層５３を貫通するドレインコンタクトホール１０を介してドレイン電極１１及び画素電極１ａに電気的に接続されている。また、第２層間絶縁層５３及び画素電極１ａ上には、ラビング処理により一定のラビング方向Ｙに配向処理が施された配向膜５４が設けられている。この配向膜５４は、ポリイミド系の高分子樹脂からなる水平配向膜である。
【００５９】
なお、上記幅広部（遮光層）３Ａ及び容量線（遮光層）６は、各画素の表示領域以外の領域を遮光するいわゆるブラックマトリクスとして機能する。すなわち、幅広部３Ａ及び容量線６は、ディスクリネーション部を隠す機能に加え、対向基板１５の側からの入射光がＴＦＴ２の半導体層８におけるチャネル領域５０、ソース領域４９及びドレイン領域５１等に侵入することを防止すると共に、コントラスト比の向上、カラーフィルタ色材の混色防止等の機能を有している。
【００６０】
本液晶表示装置の要部では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部（図７中のハッチング部分）が、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分（ディスクリネーションが大きい領域）と重なる領域がラビング方向Ｙの順方向側の周縁部分（ディスクリネーションが小さい領域）よりも広く形成されている。すなわち、重なり部ａより重なり部ｂの幅が広いとともに、重なり部ｄより重なり部ｃの幅が広く設定され、重なり部が左右及び上下で非対称になっている。なお、これらの重なり部ａ，ｂ，ｃ，ｄの幅は、その部分で生じるディスクリネーションの範囲に応じて決定される。
【００６１】
図９はＴＦＴアレイ基板７を有してなる液晶表示装置４０の全体構成を示す平面図である。すなわち、図９は本実施形態の応用例に係る液晶表示装置４０の全体構成を示している。図１０は図９に示す液晶表示装置４０の断面図である。
【００６２】
図９および図１０において、ＴＦＴアレイ基板７の上には、シール材２８がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜２９が設けられている。シール材２８の外側の領域には、データ線駆動回路１３０および外部回路接続端子３１がＴＦＴアレイ基板７の一辺に沿って設けられており、ゲート線駆動回路３２がこの一辺に隣接する２辺に沿って設けられている。ゲート線４に供給される走査信号遅延が問題にならないのならば、ゲート線駆動回路３２は片側だけでも良いことは言うまでもない。また、データ線駆動回路１３０を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線３は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線３は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線３を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、ＴＦＴアレイ基板７の残る一辺には、画像表示領域の両側に設けられたゲート線駆動回路３２間をつなぐための複数の配線３３が設けられている。また、内側に対向電極が形成された対向基板１５のコーナー部の少なくとも１箇所には、ＴＦＴアレイ基板７と対向基板１５との間で電気的導通をとるための導通材３４が設けられている。そして、シール材２８とほぼ同じ輪郭を持つ対向基板１５が該シール材２８によりＴＦＴアレイ基板７に固着されている。
【００６３】
本液晶表示装置４０では、幅広部３Ａ及び容量線６と画素電極１ａとの重なり部において、画素電極１ａの周縁部分のうちラビング方向Ｙの逆方向側の周縁部分と重なる領域がラビング方向Ｙの順方向側と重なる領域よりも広く形成されているので、ラビング方向で決まるディスクリネーションの大きさに応じて適切な大きさのブラックマトリクス（重なり部）が配置されて、開口部からディスクリネーションが出ることを防ぐことができるとともに、ディスクリネーションが小さい部分において必要以上に遮光しないことにより開口率を向上させることができる。
【００６４】
なお、上記液晶表示装置４０では、遮光層としてデータ線３の一部である幅広部３Ａ及び容量線６を用いたが、これらとは別に遮光層を設けても構わない。例えば、対向基板１５の内側にブラックマトリクスを形成してもよい。
但し、本液晶表示装置４０のようにデータ線３の幅広部３Ａ及び容量線６をブラックマトリクスとしても機能させれば、別個にブラックマトリクスとなる遮光層を対向基板１５等に設ける必要が無く、構造の簡略化及び製造工程の削減を図ることができる。
【００６５】
さらに、液晶表示装置４０の構成要素であるＴＦＴアレイ基板７の製造工程では、本発明の実施形態に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置を用いている。これにより、ＴＦＴアレイ基板７におけるゲート線４と画素電極１ａとのショートによる点状欠陥を線状欠陥として簡易且つ高精度に検出することができる。したがって、本応用例によれば、高品位且つ低価格の液晶表示装置４０を提供することができる。
【００６６】
（電子機器）
次に上記応用例の液晶表示装置４０を構成要素とする他の電子機器について説明する。
図１１（ａ）は、携帯電話の一例を示した斜視図である。図１１（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１１（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１１（ｂ）において、符号６００は時計本体を示し、符号６０１は上記応用例の液晶表示装置４０を有してなる表示部を示している。図１１（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図１１（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記応用例の液晶表示装置４０を有してなる表示部、符号７０３は情報処理装置本体を示している。
【００６７】
図１１に示す電子機器は、上記応用例の液晶表示装置４０を有しているので、信頼性が高く、高性能であり、かつ製造コストを低減できる電子機器となることができる。
【００６８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず、適宜変更が可能である。
【００６９】
例えば、上記実施形態では、マトリクス構造の一例として液晶表示装置に用いられるものを挙げて説明したが、本発明はこれに限定されるものではなく、マトリクス構造を有する各種装置に適用することができる。すなわち、本発明に係るマトリクス構造の欠陥検出方法およびマトリクス構造の欠陥検出装置の適用対象は、有機エレクトロルミネッセンス表示装置、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などからなるメモリ集積回路又は撮像素子集積回路など、のマトリクス構造が挙げられる。
【００７０】
また、上記実施形態では、ノーマリホワイト型の液晶表示装置について説明したが、ノーマリブラック側の表示装置にも本発明を適用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態に係るマトリクス構造の欠陥検出装置を示す回路図である。
【図２】同上のマトリクス構造における点状欠陥の周辺の拡大図である。
【図３】同上のマトリクス構造の点状欠陥を線状欠陥として表示している図である。
【図４】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図５】本発明の実施形態に係る走査線信号の例を示す波形図である。
【図６】本発明の実施形態に係るマトリクス構造の欠陥検出装置の構成例図である。
【図７】同上の欠陥検出装置で欠陥検査されるマトリクス構造例を示す平面図である。
【図８】同上のマトリクス構造例の断面図である。
【図９】同上のマトリクス構造例を有してなる液晶表示装置を示す平面図である。
【図１０】同上の液晶表示装置の断面図である。
【図１１】本発明の実施形態に係る電子機器の一例を示す図である。
【符号の説明】
【００７２】
１…液晶画素、１ａ…画素電極、１ｂ…対向電極、２…ＴＦＴ、３ａ，３ｂ…データ線、４ａ，４ｂ，４ｃ，４ｄ…ゲート線（走査線）、５…補助容量、１１…点状欠陥、２０…開閉手段、３０…ゲート信号印加手段、１００…マトリクス構造、２０１…撮像手段、２０２…パターン認識手段、２０３…同期化手段、２０４…制御手段、Ｓ１，Ｓ２…スイッチ
【図１】
2006208034.tif 000003
【図２】
2006208034.tif 000004
【図３】
2006208034.tif 000005
【図４】
2006208034.tif 000006
【図５】
2006208034.tif 000007
【図６】
2006208034.tif 000008
【図７】
2006208034.tif 000009
【図８】
2006208034.tif 000010
【図９】
2006208034.tif 000011
【図１０】
2006208034.tif 000012
【図１１】
2006208034.tif 000013