(57)【要約】【課題】  ＣＣＤエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供する。【解決手段】  固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールは、入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、前記所定のオーバーフロードレイン電位信号を、第１の入力制御信号により出力端子へオン・オフさせるための第１のスイッチ手段とを有する。【選択図】  図１
2006157627.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールであって、
入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、
前記所定のオーバーフロードレイン電位信号を、第１の入力制御信号により出力端子へオン・オフさせるための第１のスイッチ手段と
を有する固体撮像モジュール。
【請求項２】
前記スイッチ手段は、第１及び第２のＰＭＯＳトランジスタと、第１及び第２のＮＭＯＳトランジスタと、第１のレベルシフト回路とを有し、
前記出力端子を前記第１及び第２のＰＭＯＳトランジスタのソース及びバルクと、前記第１のＮＭＯＳトランジスタのソースに接続し、前記所定のオーバーフロードレイン電位信号を前記第１のＰＭＯＳトランジスタのドレイン及び前記第１のＮＭＯＳトランジスタのドレインに接続し、前記第２のＰＭＯＳトランジスタのドレインを前記第２のＮＭＯＳトランジスタのドレイン及び前記第１のＰＭＯＳトランジスタのゲートに接続し、前記第２のＰＭＯＳ及び前記第２のＮＭＯＳトランジスタのゲートは前記第１のＮＭＯＳトランジスタのゲートと同電位となる第１の制御信号に接続し、前記第１のＮＭＯＳトランジスタのバルク及び前記第２のＮＭＯＳトランジスタのソース及びバルクを接地電位とし、前記第１の制御信号を前記第１の入力制御信号のハイ／ロー・レベルに応じて第１のレベルシフト回路により第１の電源電位或いは接地電位に電位変換することを特徴とする請求項１記載の固体撮像モジュール。
【請求項３】
前記スイッチ手段は、前記出力端子をソースに接続し、前記所定のオーバーフロードレイン電位信号をドレインに接続し、バルクは接地電位とし、ゲートを第２の制御信号と接続した第３のＮＭＯＳトランジスタと、
前記第２の制御信号を前記第１の入力制御信号のハイ／ロー・レベルに応じて第２の電源電位或いは接地電位に電位変換する第２のレベルシフト回路と、
前記第２の電源電位を前記第１の電源電位を昇圧する昇圧回路とを有する請求項１記載の固体撮像モジュール。
【請求項４】
前記電位生成回路は、前記出力端子と接地電位との間に第２のスイッチ手段を有し、
前記第２のスイッチ手段は、第２の入力制御信号によりオン・オフすることを特徴とする請求項１記載の固体撮像モジュール。
【請求項５】
前記第２のスイッチ手段は、前記出力端子をドレインに接続し、ソース及びバルクは接地電位とし、ゲートを第３の制御信号と接続した第４のＮＭＯＳトランジスタを有し、
前記第３の制御信号は前記第２の入力制御信号のハイ／ロー・レベルに応じて第３の電源電位或いは接地電位に電位変換され、
前記第３の電源電位は第３のレベルシフト回路により前記第１或いは前記第２或いはそれ以外の電源電位となることを特徴とする請求項４記載の固体撮像モジュール。
【請求項６】
前記電位生成回路は、前記第１のスイッチ手段がオフの期間は非動作となる請求項１記載の固体撮像モジュール。
【請求項７】
前記電位生成回路は、前記第２のスイッチ手段がオンの期間は非動作となる請求項４記載の固体撮像モジュール。
【請求項８】
前記電位生成回路は、前記入力バイアス電圧を第１の入力とし、前記オーバーフロードレイン電位信号を出力及び第２の入力とするＭＯＳトランジスタにより第１のアンプを構成する請求項１記載の固体撮像モジュール。
【請求項９】
前記電位生成回路は、前記第１のアンプにおいて前記出力となるオーバーフロードレイン電位信号と前記第２の入力の間に第１の抵抗を設け、前記第２の入力と接地間に一定電流を選択信号により渡すことが可能な電流セルを複数設け、複数の第１のビットラインをエンコードして前記選択信号に接続させ、前記第１のビットラインの設定に応じて所定数の電流セルが選択されオンすることを特徴とする請求項８記載の固体撮像モジュール。
【請求項１０】
前記電位生成回路は、ＭＯＳトランジスタで構成される第２のアンプ及びミラーアンプで構成され、
前記第２のアンプの第１の入力を前記入力バイアス電圧と接続し、第２の入力を前記ミラーアンプの第１の出力と接続し、出力を前記ミラーアンプの入力と接続し、
前記ミラーアンプの第１の出力と接地の間に第２の抵抗を設け、第２の出力と接地の間に第３の抵抗を設け、前記第２の出力を前記オーバーフロードレイン電位信号とすることを特徴とする請求項１記載の固体撮像モジュール。
【請求項１１】
前記第２のアンプの第２の入力と接地の間に、一定電流を選択信号により渡すことが可能な電流セルを複数設けたことを特徴とする請求項１０記載の固体撮像モジュール。
【請求項１２】
前記電位生成回路は、さらにセレクタ回路と少なくとも一回書き込み可能なＲＯＭを有し、
前記セレクタ回路の出力に前記複数の電流セルにエンコードされ接続する第１のビットラインを接続し、第１の入力に第２のビットラインを接続し、第２の入力に第３のビットラインを接続し、
前記ＲＯＭの読み出し用出力に前記第２のビットラインを接続し、前記第３のビットラインを前記ＲＯＭの書き込み用入力及び外部から入力するビットラインとし、
前記セレクタ回路は第３の制御信号により選択制御されることを特徴とする請求項９記載の固体撮像モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像モジュールに関し、特にオーバーフロードレイン制御回路を備えたＣＣＤ駆動回路を用いた固体撮像モジュールに関する。
【背景技術】
【０００２】
固体撮像素子（ＣＣＤエリアセンサ）には、２次元平面上に行及び列方向に多数の光電変換素子（フォトダイオード）が形成されており、照射される光量に応じて各フォトダイオードに電荷が蓄積される。各フォトダイオードに蓄積できる最大電荷量（飽和光量）は決まっており、飽和光量以上の光が入射すると信号電荷が溢れて隣接する垂直転送路に余剰電荷が流れ込むことがある。この場合、垂直方向に電荷が広がり、垂直の縞模様となり画質を劣化させるいわゆるブルーミング現象が起こる。
【０００３】
一般的に、このブルーミング現象を避けるために、フォトダイオードに対してオーバーフロードレイン（ＯＦＤ）構造を採用して、余剰電荷を捨てる構成がとられている。ＯＦＤ構造は、フォトダイオードが形成されるｐ型不純物添加領域（ｐウェル）に対し、その下部のｎ型基板の間と縦型構造となるＰＮ接合部が逆バイアスで所定の電位となるように基板へのＯＦＤ用の電圧を印加させる構成が一般的に採られている。
【０００４】
図１４は、従来のＣＣＤ基板へのＯＦＤ電圧を生成するための回路の一例である。
【０００５】
通常、ＯＦＤ制御回路はＣＣＤエリアセンサの外部に設けられている。または、ＣＣＤエリアセンサ内部の構成に加えて、抵抗Ｒ１２とバイポーラＱ１を外付けすることにより構成されている。
【０００６】
ＯＦＤの電位は高電位となる電源ＶＨ（約１５Ｖ）と接地（０Ｖ）間に設けられる可変抵抗Ｒ１０、Ｒ１１及びＲ１２によって所定の電位としてＯＦＤＩに出力し逆流防止用ダイオードＤ１０を介してＯＦＤに出力される。出力端子ＯＦＤにはシャッター起動時に高電圧（２０〜３０Ｖ）を生成させるため、キャパシタ１１を介してＣＣＤ駆動回路の出力ＳＵＢＯが接続される。ＳＵＢＯは、ＣＣＤ駆動回路内で電源として高電位電源ＶＨと、高電圧が使用可能なＭＯＳ（高耐圧ＭＯＳ）で構成されるトランジスタＭ１０、Ｍ１１によりバッファーされる。ここで、バイポーラＱ１のトランジスタは抵抗Ｒ１２及びトランジスタＭ１０、Ｍ１１のオン抵抗より充分低くする必要がある。
【０００７】
【特許文献１】特開２００２−２６２１８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来例では、バイポーラＱ１がオフの場合は、内部抵抗Ｒ１１とＲ１０の比で内部出力ＯＦＤＩの電位が決まるので、プロセスにより抵抗値のばらつきに依存することは無いが、バイポーラＱ１がオンの場合は、外部抵抗Ｒ１２のばらつきが直接電圧に影響を与えてしまう。
【０００９】
また、バイポーラＱ１のオン抵抗も厳密には無視できず、出力電位に影響を与える。さらに、ダイオードＤ１０には順方向の閾値が存在するため、内部ＯＦＤＩでの設定電位に対し、閾値分減少した電位がＯＦＤに出力することになり、閾値の考慮が必要である。なお、この閾値は、プロセスばらつきや温度、電位によっても変動する。
【００１０】
このようなことから、従来、出力ＯＦＤの電位を規定の値に設定することは困難であった。また、外付け素子を使用するので、システムとしてのコストや製造上のデメリットがある。
【００１１】
本発明の目的は、ＣＣＤエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供することである。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、固体撮像素子に電圧の供給を行う半導体基板上に形成される固体撮像モジュールは、入力バイアス電圧に応じて所定のオーバーフロードレイン電位信号を生成する電位生成回路と、前記所定のオーバーフロードレイン電位信号を、第１の入力制御信号により出力端子へオン・オフさせるための第１のスイッチ手段とを有する。
【発明の効果】
【００１３】
本発明によれば、ＣＣＤエリアセンサのオーバーフロードレイン設定電位として、常に一定の電位を高精度で、外付け素子を用いることなく供給することができる固体撮像モジュールを提供することができる。
【発明を実施するための最良の形態】
【００１４】
【実施例】
【００１５】
図１は、本発明の第1の実施例による固体撮像モジュール１及び固体撮像モジュール１で駆動される固体撮像素子（ＣＣＤエリアセンサ）２の構成を表すブロック図である。
【００１６】
図２は、固体撮像モジュール１に含まれるＯＦＤ制御回路３１をＣＭＯＳで構成する場合のブロック図である。
【００１７】
固体撮像モジュール１は、同一半導体基板上に形成されるオーバーフロードレイン制御回路（以下、ＯＦＤ制御回路とする）１１及び固体撮像素子駆動回路（以下、ＣＣＤ駆動回路とする）１２を含んで構成される。ＣＣＤエリアセンサ２は、各々が入射光量に応じて電荷を蓄積する多数の光電変換素子（フォトダイオード）と、蓄積された電荷を転送する転送路等を有する受光部を含んで構成される。
【００１８】
ＯＦＤ制御回路３１から出力されるＯＦＤＯ電位は、ＣＣＤエリアセンサ２の電荷蓄積時間内に入射光によって受光部に蓄積される電荷が、該ＯＦＤＯ電位によって規定される一定電位に達した時に、それ以上の電荷を余剰電荷として排出するために設けられている。
【００１９】
このＯＦＤＯ電位は、ＣＣＤエリアセンサ２のアナログ出力信号ＯＦＤＩに応じて制御された電圧としてＯＦＤ制御回路３１から出力され、通常１０〜１２Ｖ程度に設定される。実施例では、図２に示すＣＭＯＳで構成されるアンプ回路３の出力信号ＯＦＤＸが入力ＯＦＤＩと同電位に設定され、バッファーされ、スイッチ回路４を介してＯＦＤＯ電位として出力される。なお、シャッター起動時に、ＣＣＤエリアセンサ２の受光部に蓄積された電荷をクリアー（排出）するためのＯＦＤＯ電位は、３０Ｖ〜４０Ｖ程度である。
【００２０】
この動作は、ＣＣＤ駆動回路３２の出力信号ＳＵＢＯの振幅が２０Ｖ以上となるように、ＳＵＢＯとＯＦＤＯの信号間にキャパシタ１１を設けることにより実現される。一般的には、ＣＣＤ駆動回路３２に供給される高電位電源（ＶＨ）を約１５Ｖ、負電位電源（ＶＬ）を約−６〜−８Ｖとして、ＳＵＢＯの電位をＶＬとＶＨの間で振幅させている。
【００２１】
シャッター起動時においては、図２に示すＯＦＤ制御回路３１内において、出力ＯＦＤＯとＯＦＤＸとはＯＦＤスイッチ回路４により電気的に遮断されている。
【００２２】
一般的なＣＭＯＳによるバッファー回路で構成すると、出力が電源電圧を超えようとする場合に、出力から電源に対してドレイン−バルク間のＰＮジャンクションで順方向電流が流れてしまい、所定の高電位まで上げることが不可能となる。この点を考慮した本実施例のスイッチ回路４の回路構成の例を以下に説明する。
【００２３】
図３は、図２のスイッチ回路４をＣＭＯＳで構成した回路の一例である。
【００２４】
トランジスタＭ１、Ｍ２はＯＦＤ電位設定信号ＯＦＤＸを外部のＯＦＤＯに伝達するためのスイッチ用ＭＯＳトランジスタである。トランジスタＭ１は、ドレイン側をＯＦＤＸ、ソース及びバルクをＯＦＤＯ、ゲートをスイッチ信号ＯＥＨＢに接続したＰＭＯＳトランジスタである。トランジスタＭ２は、ドレインをＯＦＤＸ、ソースをＯＦＤＯ、バルクを接地（０Ｖ）、ゲートをスイッチ信号ＯＥＨに接続したＮＭＯＳトランジスタである。
【００２５】
信号ＯＥＨＢは、信号ＯＥＨの相補信号で、ソース及びバルクをＯＦＤＯ、ゲートをＯＥＨとするＰＭＯＳトランジスタＭ３のドレインと、ソース及びバルクを接地ゲートをＯＥＨとするＮＭＯＳトランジスタＭ４のドレインとに接続している。
【００２６】
信号ＯＥＨは、Ｈレベルを高電位の電源ＶＨ、Ｌレベルを接地とする信号であり、入力される元のスイッチ信号ＯＥがＨレベルを低電位の電源（２．５〜５Ｖ程度）とする場合、電源電位のレベルを変換するためのシフト回路５が必要となる。
【００２７】
スイッチ回路４のスイッチをＯＮとする場合、入力ＯＥは、Ｈレベルとする。この時の出力ＯＦＤＯは、０Ｖ以上でＶＨより低い電圧となっている。信号ＯＥＨはレベルシフト回路５によりＶＨ電位となり、信号ＯＥＨＢはＮＭＯＳトランジスタＭ４がＯＮ、ＰＭＯＳトランジスタＭ３がＯＦＦするため、接地電位となる。
【００２８】
この時、ＯＦＤＸ及びＯＦＤＯの電位が接地電位に近いレベルであれば、ＰＭＯＳトランジスタＭ１については、ゲート・ソース間電圧ＶＧＳ１が小さくなり、オン抵抗は大きくなる。一方、ＮＭＯＳトランジスタＭ２については、ゲート・ソース間電圧ＶＧＳ２は大きくなり、オン抵抗は小さくなる。このため、この電位レベルでは、トランジスタＭ１よりトランジスタＭ２が低インピーダンスでスイッチ動作に支配的となり、出力ＯＦＤＯはＯＦＤＸと等しい電位となる。そして、ＯＦＤＸの電位が上がるに従い、出力ＯＦＤＯの電位も上昇し、ＶＧＳ２が小さくなり、またＭＯＳトランジスタ特有のバックバイアス効果により、トランジスタＭ２の閾値が上がってオン抵抗は大きくりある電位以上ではＯＦＦ状態に至る。逆に、トランジスタＭ１では、ＶＧＳ１が大きくなり、オン抵抗が下がり、スイッチ動作に支配的となる。
【００２９】
通常のＣＣＤ電荷蓄積時のＯＦＤ電圧では、トランジスタＭ２よりトランジスタＭ１が低インピーダンスとなっており、スイッチ動作上支配的となり、ＯＦＤＯ電位はＯＦＤＸと等しい電位となっている。
【００３０】
スイッチ回路４のスイッチをＯＦＦとする場合、入力ＯＥはＬレベルとする。この時、ＯＥＨは接地電位となり、トランジスタＭ４がＯＦＦとなる。トランジスタＭ３については、ＯＦＤＯの電位がＰＭＯＳトランジスタの閾値ＶＴＰより高い電位であればゲート・ソース間電圧ＶＧＳ３が閾値より大きくなり、ＯＮしてＯＥＨＢはＯＦＤＯと等しい電位となる。スイッチトランジスタＭ２はＶＧＳ２が０Ｖ以下となりＯＦＦし、Ｍ１はＶＧＳ１が０ＶとなりＯＦＦする。
【００３１】
また、ＯＦＤＯの電位がＶＴＰ以下であっても、ＯＥＨＢの電位は接地電位とＯＦＤＯ電位の中間電位となるため、ＶＧＳ１はＶＴＰより大きくなることは無くトランジスタＭ１はＯＦＦする。この状態にあるとき入力ＯＦＤＸとＯＦＤＯがほぼ等しい、あるいは、ＯＦＤＯがＯＦＤＸより高い電圧であれば、両信号間は電気的に遮断される。ただし、ＯＦＤＯの電位がＯＦＤＸより低くなる方向へ振れようとすると、ＰＭＯＳトランジスタを構成するドレインとバルク間の寄生ダイオードの順方向閾値を超えたとき、トランジスタＭ１においてＯＦＤＸからＯＦＤＯへ順方向電流が流れ始め、ある一定電圧以下に下がることが抑えられる状態が生じる。しかし、ＣＣＤの実使用上はＯＦＤＯの電位をＯＦＤＸより高電位にした状態でスイッチをＯＦＦとしているために、これは問題とはならない。
【００３２】
シャッター起動が行われると、スイッチ回路４のスイッチはＯＦＦとなり、ＳＵＢＯがＶＬ電位からＶＨ電位へ変位するためＯＦＤＯの電位はＶＨ電位を超えて高電位に振れるが、この時、トランジスタＭ３は、ＯＮしているためＯＥＨＢの電位も上昇してＯＦＤＯと同電位となる。このためトランジスタＭ１はＶＧＳ１が０Ｖに保たれＯＮすることは無く、トランジスタＭ２もＯＦＦ状態が保たれる。よって、ＯＦＤＸの電位はスイッチオフ前の電位を保持し、ＯＦＤＯの電位は規定の電圧まで昇圧することができる。
【００３３】
なお、ＮＭＯＳトランジスタＭ２のバルクはＯＦＤＸに接続することもできる。この場合、ソースがＯＦＤＸ、ドレインがＯＦＤＯとなり、バックバイアス効果が無くなり閾値は一定に保たれる。また、トランジスタＭ１の場合と同様にＯＦＤＯの電位がＯＦＤＸの電位よりも下がるとＯＦＤＸからＯＦＤＯへの順方向電流が流れることになる。なお、バルクの電位が任意にできるかどうかはプロセスの構成にも依存する。
【００３４】
また、ＭＯＳトランジスタＭ１〜Ｍ４及びレベルシフト回路５の出力は高電源電圧を使用できる高耐圧ＭＯＳにより形成可能となるが、これは高電源電圧を元々使用しているＣＣＤ駆動回路３２で使用されている高耐圧ＭＯＳと同一プロセスで形成可能であり、本実施例のスイッチ回路４を使用することにより、ＣＣＤ駆動回路３２と同一の半導体基板上で設計可能となる。
【００３５】
上述のスイッチ回路４を用いる場合、ＯＦＤＸの電位がＯＦＤＯの電位より大きくなり、ＰＭＯＳトランジスタを構成するドレインとバルク間の寄生ダイオードの順方向閾値より大きくなると、トランジスタＭ１においてＯＦＤＸからバルクへ順方向電流が流れることになるが、トランジスタＭ１を構成するバルクの抵抗（ｎウェルの抵抗）が高すぎる場合、バルクの電位が十分に上がらず、ドレイン・バルク・基板で形成されるバーティカルの寄生ＢＪＴがＯＮしてしまい、ＯＦＤＯへ規定の電圧が伝達しなくなることが考えられる。
【００３６】
同様に、シャッター起動時にＯＦＤＯの電位の上昇速度が遅れると、ソース・バルク・基板で形成されるバーティカルの寄生ＢＪＴがＯＮしてしまい、ＯＦＤＯへ規定の電圧が伝達しなくなることが考えられる。この点を考慮したスイッチ回路４の他の例について、以下に説明する。
【００３７】
図４は、図２のスイッチ回路４をＣＭＯＳで構成した回路の他の例である。
【００３８】
この例では、ＯＦＤＸとＯＦＤＯとのスイッチ用ＭＯＳトランジスタは、ＮＭＯＳトランジスタであるトランジスタＭ２のみで構成し、ゲートに接続する信号ＯＥＨは、高電位電源ＶＨを昇圧回路６により昇圧した電源ＶＨ１を電源とするレベルシフト回路５の出力としている。これにより、ＯＥＨはＯＥがＨレベルの時はＨレベルとしてＶＨ１の電位を、ＯＥがＬレベルの時はＬレベルとして接地電位を出力する。
【００３９】
このような構成により、スイッチ回路４がスイッチオンの状態でＯＦＤＸ及びＯＦＤＯの電位が上昇した場合でもトランジスタＭ２のゲート・ソース間電圧ＶＧＳ２を大きくとることが可能となり、バックバイアス効果によるスイッチオフの状態を防ぐことが可能となる。結果として、スイッチ用トランジスタとしてのＰＭＯＳトランジスタが不要となり寄生のバーティカルＢＪＴによる不良動作を防止することができる。
【００４０】
また、トランジスタＭ２のバルクは接地とすることにより、スイッチオフ状態のときＯＦＤＯの電位がＯＦＤＸより下がっても、バルクに対する寄生ダイオードへ順方向電流が流れることは無くなり、両信号間は完全に電気的に遮断される。
【００４１】
図５は、図４に示す昇圧回路６をトランジスタレベルで実現した回路の一例である。この例では、クロック信号ＣＬＫは一定周期で入力され、電源は低電圧電源とする。クロック信号ＣＬＫＨは、クロック信号ＣＬＫをレベルシフト回路５により電源を高電圧電源ＶＨに変換したクロック信号である。
【００４２】
この昇圧回路６では、クロック信号ＣＬＫがＬレベルの時、クロック信号ＣＬＫＨは接地電位となり、ノードＶＰ１はダイオードＤ１を介して約ＶＨの電位となり、キャパシタ５１には約ＶＨの電位差となる電荷が蓄積される。
【００４３】
次ぎに、クロック信号ＣＬＫがハイレベルとなるとクロック信号ＣＬＫＨはVH電位となり、ノードＶＰ１はキャパシタ５１により約ＶＨ×２の電位まで上昇する。このときノードＶＨ１にはダイオードＤ２を介して約ＶＨ×２の電位となる電荷がキャパシタ５２により蓄積される。正確には、ＶＨ１の電位はＶＨ×２からダイオードＤ１とＤ２の閾値分だけ減少した値となる。
【００４４】
なお、ダイオードＤ１及びＤ２は、ＭＯＳトランジスタ（高耐圧ＭＯＳ）で構成することもできる。またその他の各種昇圧回路を使用することもできる。
【００４５】
図６は、本発明の第２の実施例によるＯＦＤ制御回路３１のブロック図である。この実施例では、ＯＦＤ制御回路３１をＣＭＯＳで構成している。固体撮像モジュール１のその他の構成は第１の実施例と同様である。
【００４６】
第２の実施例によるＯＦＤ制御回路３１は、第１の実施例のものと比して、ＯＦＤクリップ回路７が追加される。第１の実施例のＯＦＤ制御回路３１（図１）では、電源入力時の初期状態において出力信号ＳＵＢＯは接地電位から負電位電源となるＶＬ電位へ変化する。このときキャパシタ１１によりＯＦＤＯ電位も同様に負電位に触れようとする。
【００４７】
図７は、クリップ回路がなく、スイッチ信号ＯＥがＬレベルＯＦＤＸが接地電位の場合のＯＦＤＯの電位変化を示す。
【００４８】
ＯＦＤＯの電位が負電位へ振れ始めると、図３に示すＯＦＤスイッチ回路４内のスイッチ用ＭＯＳトランジスタＭ１、Ｍ２或いはＭ４において接地電位から出力ＯＦＤＯに対して寄生ダイオードによる順方向電流が流れ始める。ただし、寄生ダイオードの順方向抵抗はＳＵＢＯの出力抵抗に比べれば一般的に相当高いため、ＳＵＢＯがＶＬ電位まで変化したときＯＦＤＯの電位はＶＬに近いレベルまで下がる。ＳＵＢＯがＶＬの一定電位となった後は寄生ダイオードによる順方向電流によりＯＦＤＯの電位は上昇して接地電位に近づき、接地電位から寄生ダイオードの閾値分下がった電位で一定となる。ＣＣＤエリアセンサ２内では、ＯＦＤＯはｎ型基板に接続されており、ＯＦＤＯが負電位に振れた場合、基板上に形成されたフォトダイオードに大きな順方向電流が流れてしまい、損傷を起こす危険性が考えられる。この損傷を防止するため、ＯＦＤＯの電位を接地電位近傍にクリップする機能を図６に示すＯＦＤクリップ回路７が有している。
【００４９】
図８は、図６に示すＯＦＤクリップ回路７をＣＭＯＳで構成した回路の一例を示す。
【００５０】
トランジスタＭ５は、ドレインをＯＦＤＯ、ソース及びバルクを接地、ゲートをクリップ信号ＣＬＩＰＨに接続した高耐圧ＮＭＯＳトランジスタである。信号ＣＬＩＰＨは、低電位電源を電源として入力するクリップ信号ＣＬＩＰをレベルシフト回路５により高電位電源ＶＨ２を電源として変換した信号である。
【００５１】
このような構成により、ＣＣＤ駆動回路３２の電源投入時においてＳＵＢＯの電位が接地電位からＶＬ電位にまで降下するとき、クリップ信号によりトランジスタＭ５をＯＮさせることによりＯＦＤＯの電位を負電位に大きく振らせることなく接地電位近傍にクリップさせることができる。
【００５２】
トランジスタＭ５をＯＮさせるには、入力ＣＬＩＰを直接ゲートに接続しても可能となるが、入力信号ＣＬＩＰＨを高電位電源ＶＨ２とすることによりトランジスタＭ５のゲート・ソース間電圧ＶＧＳ５を低電位電源となる信号ＣＬＩＰの場合より大きくとることが可能となり、小さなサイズで必要な抵抗値が実現できる。
【００５３】
図９は、本発明の第２の実施例によるＯＦＤＯの電位変化を示す。
【００５４】
ＯＦＤクリップ回路７を付加した場合においてもＳＵＢＯの電位降下に伴いＯＦＤＯの電位に若干の降下が見られるが、この降下分はＳＵＢＯの生成部におけるＶＬへのオン抵抗とクリップトランジスタＭ５のオン抵抗の比率で決まるので、許容の降下分で決まるオン抵抗より小さくなるように高電位電源ＶＨ２の電位レベル及びトランジスタＭ５のサイズを設定すればよい。この許容の降下分はＣＣＤエリアセンサ２内のｎ型基板とフォトダイオードを構成するｐウェルの順方向閾値で決まり、この閾値より十分低く設定すればよい。
【００５５】
図１０は、本発明の第３の実施例によるＯＦＤ制御回路３１のブロック図である。この実施例では、ＯＦＤ制御回路３１をＣＭＯＳで構成している。固体撮像モジュール１のその他の構成は第１の実施例と同様である。
【００５６】
第３の実施例によるＯＦＤ制御回路３１は、第１の実施例のものと比して、出力ＯＦＤＯを入力ＯＦＤＩの電位に対して微調整可能とした変調機能が追加されている。
【００５７】
また、ＯＦＤ電位設定信号ＯＦＤＸとアンプ３の負極へのフィードバック入力ＯＦＤＸ１の間に抵抗Ｒ０、電流値を制御する電流ＤＡＣ８をＯＦＤＸ１との接地間に設けた構成としている。
【００５８】
図１１は、図１０に示す電流ＤＡＣ８をＣＭＯＳで構成した回路の一例を示す。
【００５９】
高電位と成りえるＯＦＤＸ１がドレインに接続する複数のＮＭＯＳトランジスタＭ６が高耐圧ＭＯＳで形成される。各トランジスタＭ６のＯＮ／ＯＦＦを確定するゲートに入力する信号は変調制御入力ＯＦＤＭと変調制御ビットＭ＜０＞〜Ｍ＜ｎ＞の論理で決められる。また、各トランジスタＭ６のソースはＭＯＳで形成される定電流源９が接続する。定電流源９で流す電流が数μＡ程度の小さな電流量ならばトランジスタＭ６のオン抵抗はある程度大きくてもよく、ゲートへの入力信号のＨレベルは低電圧源による電圧レベルのままでもよい。
【００６０】
このような構成をとることにより、変調機能はＯＦＤＭがＨレベルのとき起動し、変調制御ビットによりセレクトされるトランジスタＭ６のみがＯＮしてＯＦＤＸ１と接地間に一定の電流を流す。これは抵抗Ｒ０を流れる電流値に等しい。各定電流源９が流す電流値を「ｉ０」、セレクトされるトランジスタＭ６の個数を「ｍ」、ＯＦＤＸ１から接地間に流れる電流値を「ｉ１」とすれば、ｉ１＝ｍ×ｉ０である。ＯＦＤＸ１の電位Ｖ（ＯＦＤＸ１）はアンプ３の特性によりＯＦＤＩの電位Ｖ（ＯＦＤＩ）に等しくなる。よってＯＦＤスイッチ回路４がＯＮしているときのＯＦＤＯの電位Ｖ（ＯＦＤＯ）は、抵抗Ｒ０の抵抗値をｒ０とすれば、Ｖ（ＯＦＤＯ）＝Ｖ（ＯＦＤＩ）＋ｍ×ｉ０×ｒ０である。ここで、変調度合を決める整数ｍは変調制御ビットにより、０〜２ｎ＋１−１の範囲で可変となる。
【００６１】
上述の第１〜第３の実施例（図２、図６及び図１０）では、アンプ３の出力ＯＦＤＸがＯＦＤスイッチ回路４を介して図１に示す容量の大きいキャパシタ１１及びＣＣＤエリアセンサ２の基板をバイアスする必要があり、高負荷となるため、アンプ３の出力は低インピーダンスにする必要がある。このため、ＯＦＤスイッチ回路４がＯＦＦとなり、出力ＯＦＤＸの負荷が軽くなった場合、アンプ３のゲイン及び出力インピーダンスと負荷で決まる位相余裕マージンが小さくなりすぎ、ＯＦＤＸが発振を起こす可能性が考えられる。
【００６２】
この発振防止のために、ＯＦＤＸに十分な容量のキャパシタを負荷する対策も考えられるが、サイズ上レイアウトに対する影響が大きくなりすぎる可能性がある。この点を考慮したＯＦＤ制御回路３１について以下に説明する。
【００６３】
図１２は、本発明の第４の実施例によるＯＦＤ制御回路３１のブロック図である。固体撮像モジュール１のその他の構成は第１の実施例と同様である。
【００６４】
第４の実施例では、アンプ３の出力をミラーアンプ１９内のＭＯＳトランジスタＭ９で受け、その出力をＯＦＤＸ１としてアンプ３の負極へフィードバックする経路を作成させる。ミラーアンプ１９の反対側出力をＯＦＤＸとして、外部出力ＯＦＤＯへスイッチ回路４を介して出力させる。
【００６５】
この構成により、アンプ３の出力は常時小さな負荷となるので、その出力インピーダンスは大きくても、位相余裕マージンは一定に保つことができ、発振の危険性をなくすことができる。
【００６６】
ミラーアンプ１９を構成するＰＭＯＳトランジスタＭ７、Ｍ８を同一サイズとするとき、同トランジスタには等しいドレイン電流が流れ、ＯＦＤ変調制御信号がＯＦＦの場合、すなわち、ＯＦＤＭがＬレベルのとき、抵抗Ｒ１、Ｒ２には等しい電流Ｉ０が流れる。ここでＩ０は、ＯＦＤＸ１の電位がＯＦＤＩの電位Ｖ（ＯＦＤＩ）に等しいので、抵抗Ｒ１の抵抗値をｒ１として、Ｉ０＝Ｖ（ＯＦＤＩ）／ｒ１となる。したがって、出力ＯＦＤＸの電位は、抵抗Ｒ２の抵抗値を抵抗Ｒ１と等しくｒ１とすることによりＶ（ＯＦＤＩ）となる。
【００６７】
また、ＯＦＤ変調信号がＯＮの場合、すなわち、ＯＦＤＭがＨレベルのときは、電流ＤＡＣ８を介してＯＦＤＸ１から接地への変調制御ビットで決まる一定電流ｉ１＝ｍ×ｉ０が流れるので、トランジスタＭ７及びＭ８に流れるドレイン電流はＩ０＋ｉ１となる。したがって、出力ＯＦＤＸの電位Ｖ（ＯＦＤＸ）は、Ｖ（ＯＦＤＸ）＝ｒ１×（Ｉ０＋ｉ１）＝Ｖ（ＯＦＤＩ）＋ｒ１×ｍ×ｉ０となる。
【００６８】
図１３は、本発明の第５の実施例によるＯＦＤ制御回路３１のブロック図である。固体撮像モジュール１のその他の構成は第１の実施例と同様である。
【００６９】
第５の実施例によるＯＦＤ制御回路１３では、セレクタ回路１０及び一回書き込み可能なＰＲＯＭ（ＯＴＰ）４１を電流ＤＡＣ８とともに同一の半導体基板上に設けたことを特徴としている。
【００７０】
また、第５の実施例では、電流ＤＡＣ８のＯＦＤ変調制御用ビットＩＭ＜ｎ：０＞或いはＯＴＰ４１の出力ビットＯＭ＜ｎ：０＞のどちらかの信号ビットが選択され入力される構成をとっている。
【００７１】
ＯＴＰ４１の入力ビットＤＩ＜ｎ：０＞には上記変調制御用ビットＩＭ＜ｎ：０＞が接続される。セレクタ１０のセレクト用信号となるトリミング信号ＴＲＭがＯＮ（Ｈレベル）のときは、電流ＤＡＣ８には、変調制御用ビットＩＭ＜ｎ：０＞が入力し、電流ＤＡＣ８は制御ビットに応じた電流量ｉ１をＯＦＤＸ、ＯＦＤＸ１間の抵抗Ｒ０に流し、ｉ１とＲ０、ＯＦＤＸ１の電位、すなわち、ＯＦＤＩの電位によって決まる電位をＯＦＤＸに出力する。そして、図１に示すＣＣＤエリアセンサ２に最適なＯＦＤの変調電位となる変調制御用ビットＩＭ＜ｎ：０＞の値を探した後、ＯＴＰ４１の書き込み用信号ＷＲＩＴＥをＯＮにすれば、そのときの変調制御用ビットＩＭ＜ｎ：０＞の値がＯＴＰ４１に書き込まれる。以降は、トリミング信号ＴＲＭ、書き込み用信号ＷＲＩＴＥともＯＦＦとすれば書き込まれた変調制御用ビットＩＭ＜ｎ：０＞と等しい値がＯＴＰ４１の出力ＤＯ＜ｎ：０＞より読み出しビットＯＭ＜ｎ：０＞へ常時読み出され、電流ＤＡＣ８に入力されて書き込み時と等しい特定の電圧がＯＦＤＸに出力される。
【００７２】
このような構成によれば、ＣＣＤエリアセンサ２及びＣＣＤ駆動回路３２の電源立ち上げ時においてＣＣＤエリアセンサ２に最適なＯＦＤの変調電位を逐一設定しなおす必要がなくなり、操作性が向上する。
【００７３】
なお、第５の実施例では、ＲＯＭとして一回書き込み可能なＰＲＯＭ（ＯＴＰ）を使用しているが、変調制御用ビットがライト、リードできればよいので、他の記録手段、例えば、ヒューズＲＯＭやその他のＲＯＭであってもよい。
【００７４】
以上説明したように、本発明の各実施例によるＯＦＤ制御回路は、ＣＣＤ駆動回路で使用される高耐圧ＭＯＳトランジスタと同一プロセス設計可能となり、ＭＯＳ構成によるスイッチ回路によりＯＦＤの電位をプロセス、温度、電位変化に伴う変位なく出力することが可能となる。
【００７５】
また、ＯＦＤ制御回路を別チップとして用意する必要がなく、ＣＣＤ駆動回路と同一の半導体基板上に製造可能となり、システムとしての低コスト化を図ることができる。
【００７６】
さらに、ＣＣＤエリアセンサ保護のためのクリップ回路、ＯＦＤ電位変調回路、ＯＦＤ変調を記録するための手段を設けた回路をＯＦＤ制御回路に付加することにより、ＯＦＤ制御回路の高機能化を図ることができる。また、クリップ回路においては、必要なクリップ抵抗をＣＣＤ駆動回路で出力する高耐圧ＭＯＳと同一プロセスで設計できるので、その相関マージンを考慮する必要がなくなり、必要最小限のサイズで設計可能となる。
【００７７】
また、ＣＣＤ駆動回路とＯＦＤ制御回路とを同一半導体基板上に設けることにより、システムとして両回路の制御タイミング等を考慮する必要がなくなり、モジュールとしての開発時間の短縮・設計ミスの削減が可能となる。
【００７８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００７９】
【図１】本発明の第1の実施例による固体撮像モジュール１及び固体撮像モジュール１で駆動される固体撮像素子（ＣＣＤエリアセンサ）２の構成を表すブロック図である。
【図２】固体撮像モジュール１に含まれるＯＦＤ制御回路３１をＣＭＯＳで構成する場合のブロック図である。
【図３】図２のスイッチ回路４をＣＭＯＳで構成した回路の一例である。
【図４】図２のスイッチ回路４をＣＭＯＳで構成した回路の他の例である。
【図５】図４に示す昇圧回路６をトランジスタレベルで実現した回路の一例である。
【図６】本発明の第２の実施例によるＯＦＤ制御回路３１のブロック図である。
【図７】クリップ回路がなく、スイッチ信号ＯＥがＬレベルＯＦＤＸが接地電位の場合のＯＦＤＯの電位変化を示す。
【図８】図６に示すＯＦＤクリップ回路７をＣＭＯＳで構成した回路の一例を示す。
【図９】本発明の第２の実施例によるＯＦＤＯの電位変化を示す。
【図１０】本発明の第３の実施例によるＯＦＤ制御回路３１のブロック図である。
【図１１】図１０に示す電流ＤＡＣ８をＣＭＯＳで構成した回路の一例を示す。
【図１２】本発明の第４の実施例によるＯＦＤ制御回路３１のブロック図である。
【図１３】本発明の第５の実施例によるＯＦＤ制御回路３１のブロック図である。
【図１４】従来のＣＣＤ基板へのＯＦＤ電圧を生成するための回路の一例である。
【符号の説明】
【００８０】
１…固体撮像モジュール、２…ＣＣＤエリアセンサ、３…アンプ、４…スイッチ回路、５…レベルシフト回路、６…昇圧回路、７…ＯＦＤクリップ回路、８…電流ＤＡＣ、９…定電流源、１０…セレクタ、１１、５１、５２…キャパシタ、１９…ミラーアンプ、３１…ＯＦＤ制御回路、３２…ＣＣＤ駆動回路、４１…ＰＲＯＭ（ＯＴＰ）
【図１】
2006157627.tif 000003
【図２】
2006157627.tif 000004
【図３】
2006157627.tif 000005
【図４】
2006157627.tif 000006
【図５】
2006157627.tif 000007
【図６】
2006157627.tif 000008
【図７】
2006157627.tif 000009
【図８】
2006157627.tif 000010
【図９】
2006157627.tif 000011
【図１０】
2006157627.tif 000012
【図１１】
2006157627.tif 000013
【図１２】
2006157627.tif 000014
【図１３】
2006157627.tif 000015
【図１４】
2006157627.tif 000016