(57)【要約】【課題】  小型化と薄型化、コスト低減と信頼性の向上を図る。【解決手段】  各入出力電極３２と各素子実装用ランド６との接続部位及び可動子封装空間部２１を構成する絶縁樹脂層３４の形成部位とを同一箇所に設ける。犠牲層３５を残した状態で機能素子体３をパッケージ基板２に実装した後に、犠牲層除去孔１１から可動子封装空間部２１に犠牲層除去剤を充填して犠牲層３５を除去し、犠牲層除去孔１１を封止材層１３によって封止する。【選択図】  図１
2006202918.tif 000002
【特許請求の範囲】
【請求項１】
第１主面上に多数個の素子実装用ランドを形成してこれら素子実装用ランドで囲まれた領域を素子体実装領域として構成し、上記各素子実装用ランドにそれぞれ設けた導電バンプと、上記素子体実装領域内に位置して第２主面に貫通して形成された貫通孔と、この貫通孔を閉塞する封止材層とを有するパッケージ基板と、
多数個の入出力電極と可動子とを設けた電極形成面に上記可動子を囲む枠状に形成されるとともに底部に上記各入出力電極をそれぞれ露出させる多数個の開口部が設けられた所定の厚みを有する絶縁樹脂層を形成した機能素子体とを備え、
上記機能素子体が、上記可動子を形成する犠牲層を残した状態で上記電極形成面を実装面として上記パッケージ基板の上記素子体実装領域に組み付けられ、上記導電バンプを介して相対する上記各入出力電極と上記各素子実装用ランドとがそれぞれ接続されることによって上記第１主面上に上記絶縁樹脂層で囲まれて構成された可動子封装空間部内に上記可動子を封装して実装され、
上記貫通孔が、上記機能素子体を上記パッケージ基板に実装した状態で上記第２主面側から上記犠牲層を除去する犠牲層除去孔として作用し、上記犠牲層を除去した後に上記封止材層によって閉塞されることを特徴とする機能素子パッケージ体。
【請求項２】
上記機能素子体が、微小電子機械部品（ＭＥＭＳ）や圧電薄膜共振素子或いは表面弾性波フィルタ素子やバルク弾性波フィルタ素子であることを特徴とする請求項１に記載の機能素子パッケージ体。
【請求項３】
上記パッケージ基板が、上記第１主面に上記各素子実装用ランドや所定の配線パターンを形成するとともに上記第２主面にビアを介して接続された多数個の実装用ランドや所定の配線パターンを形成し、
上記各実装用端子にそれぞれ導電バンプを設けた上記第２主面を実装面として実装用基板に実装されることを特徴とする請求項１に記載の機能素子パッケージ体。
【請求項４】
第１主面上に多数個の素子実装用ランドを形成してこれら素子実装用ランドによって囲まれた領域を素子体実装領域として構成してなるパッケージ基板に、可動子と多数個の入出力電極とを設けた電極形成面を実装面として機能素子体を上記素子体実装領域上に実装してなる機能素子パッケージ体の製造方法であり、
上記パッケージ基板の製作工程が、上記素子体実装領域内に位置して第１主面と第２主面とに貫通する貫通孔を形成する貫通孔形成工程と、上記各素子実装用ランド上にそれぞれ導電バンプを設ける導電バンプ形成工程とを有し、
上記機能素子体の製作工程が、素子基板の第１主面を電極形成面として多数個の入出力電極と犠牲層を残した可動子とを形成する素子形成工程と、上記各入出力電極を跨り上記可動子を囲む所定の厚みを有する枠状の絶縁樹脂層を形成する絶縁樹脂層形成工程と、上記絶縁樹脂層に対して底部に上記各入出力電極をそれぞれ露出させる多数個の開口部を形成する開口部形成工程とを有し、
上記パッケージ基板に対する上記機能素子体の実装工程が、上記電極形成面を実装面として、上記各開口部内にそれぞれ相対する上記各導電バンプを嵌合させて上記各導電バンプと上記各入出力電極とを接触させるように位置決めして組み合わせることによって上記絶縁樹脂層に囲まれて構成された可動子封装空間部内に上記可動子を臨ませる機能素子体組合せ実装工程と、上記各導電バンプを介して相対する上記各入出力電極と上記素子実装用ランドとを電気的かつ機械的に接続する入出力電極接続工程と、上記パッケージ基板の第２主面側から上記貫通孔を介して犠牲層除去剤を充填して上記犠牲層を除去する犠牲層除去工程と、上記貫通孔内に封止材を充填して上記貫通孔を閉塞する貫通孔封止工程とを有する
ことを特徴とする機能素子パッケージ体の製造方法。
【請求項５】
上記機能素子体が、微小電子機械部品（ＭＥＭＳ）や圧電薄膜共振素子或いは表面弾性波フィルタ素子やバルク弾性波フィルタ素子であることを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【請求項６】
上記パッケージ基板の製作工程が、上記第１主面に上記各素子実装用ランドを形成する素子実装用ランド形成工程と、上記第２主面に多数個の実装用端子や所定の配線パターンを形成する実装用端子形成工程と、上記各素子実装用ランドと相対する上記各実装用端子或いは上記配線パターンとを層間接続するビアを形成するビア形成工程と、上記各実装用端子に導電バンプを設ける導電バンプ形成工程とを有し、
上記機能素子体の実装工程を経て、上記第２主面を実装面として実装用基板に実装されることを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【請求項７】
上記パッケージ基板の製作工程が、上記素子実装用ランド形成工程の後工程として、少なくとも上記第１主面を平坦化する第１主面平坦化工程が施されることを特徴とする請求項６に記載の機能素子パッケージ体の製造方法。
【請求項８】
上記第１主面平坦化工程が、上記第１主面上に上記素子実装用ランドを被覆する厚みを有して段差を埋める平坦化樹脂層を全面に亘って形成する平坦化樹脂層形成工程と、上記平坦化樹脂層を研磨して上記各素子実装用ランドを露出させる研磨工程とが施されることを特徴とする請求項７に記載の機能素子パッケージ体の製造方法。
【請求項９】
上記絶縁樹脂層形成工程と上記開口部形成工程とが、感光性絶縁樹脂材を用いて上記電極形成面上に全面に亘って下地絶縁樹脂層を形成する工程と、上記下地絶縁樹脂層にリソグラフ処理を施して上記各入出力電極に跨り上記可動子を囲む枠状の絶縁樹脂層を形成するとともに上記各入出力電極をそれぞれ露出させる多数個の開口部を形成するリソグラフ工程とからなることを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【請求項１０】
上記絶縁樹脂層が、上記絶縁樹脂層形成工程において半硬化状態で形成され、上記入出力電極接続工程の後工程として施される絶縁樹脂層硬化工程によって、上記各入出力電極と上記素子実装用ランドとの接合部を包み込んで硬化されることを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【請求項１１】
上記機能素子体の実装工程が、真空雰囲気或いは還元ガス雰囲気で行われることによって、上記可動子封装空間部を真空雰囲気或いは還元ガス雰囲気に保持することを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【請求項１２】
上記機能素子体の実装工程が、上記入出力電極接続工程の後工程として、上記機能素子体の上記電極形成面と上記パッケージ基板の第１主面との間で上記絶縁樹脂層の外周部位に全周に亘って形成されて上記各入出力電極と上記素子実装用ランドとの接合部を補強する補強樹脂層を形成する補強樹脂層形成工程を有することを特徴とする請求項４に記載の機能素子パッケージ体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能面に可動子や振動子（以下、本明細書では可動子と総称する。）を有する機能素子体、例えば微小電子機械部品（MEMS:Micro Electro Mechanical Systems）や圧電薄膜共振素子（FBAR:Film Bulk Acoustic Resonator）或いは表面弾性波フィルタ素子（SAW:Surface Acoustic Wave Device）、バルク弾性波フィルタ素子（BAW:Bulk Acoustic Wave Device）等の機能素子体を実装してなる機能素子パッケージ体及びその製造方法に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種モバイル電子機器においては、近年小型軽量化や多機能化、高機能化或いは高速処理化等が図られている。モバイル電子機器等においては、このために微細な配線パターンを有する配線層を多層に形成して高密度配線化を図ったマザーボード等の実装用基板を用い、この実装用基板に小型で多機能化等が図られた集積回路部品や電子部品或いは各種の半導体ディバイス部品等をフリップチップ実装法等の表面実装法によって実装した素子パッケージ体が搭載される。
【０００３】
例えば半導体チップを有する半導体ディバイスパッケージ体は、樹脂モールドやセラミックパッケージから突出された端子片を介するチップ実装方法から、非パッケージ状態のいわゆるベアチップをパッケージ基板に直接実装するフリップチップ実装法の採用によりチップサイズ化を図っている。半導体ディバイスパッケージ体は、パッケージ基板に形成した多数個の素子実装用ランド上に予め半田バンプ等の導電バンプを設け、この実装用基板に対して位置決めして組み合わされて実装される。
【０００４】
かかる半導体ディバイスパッケージ体等においては、パッケージ基板におけるチップ実装領域をチップサイズとほぼ同等とすることによって実装面積の狭域化や多ピン化の対応を図り、実装用基板に対して各種の電子部品やディバイス等の高密度実装化を可能とし、小型化や多機能化が図られるようにする。また、半導体ディバイスパッケージ体等においては、伝送ロスの発生が小さい配線長の短縮化によって、信号伝達の高速化や高周波化等も実現する。半導体ディバイスパッケージ体等においては、実装用基板に実装した状態で必要に応じてベアチップを絶縁樹脂により封止することによって、他の実装部品との絶縁や機械的保護が図られるようにする。
【０００５】
ところで、電極形成面に可動子や多数個の入出力電極が設けられたＭＥＭＳやＦＢＡＲ或いはＳＡＷ等の機能素子パッケージ体においては、上述した半導体ディバイスのように実装用基板に対して表面実装法により実装して絶縁樹脂で封止する構造を採用すると、絶縁樹脂によって可動子が固定されて動作不能となり機能することができないといった問題がある。また、機能素子パッケージ体においては、微細な可動子が露出した状態のままで取り扱われることにより、後工程において破損等が生じないように慎重な取り扱いが必要であり、また負荷される温度変化やエッチング液等の影響を受けて特性の変化が生じる虞がある。
【０００６】
したがって、機能素子パッケージ体は、従来セラミック基板等のパッケージ基板に素子体をダイボンドした後に素子体の入出力電極とパッケージ基板の主面上に素子体実装領域を囲んで形成したランドとをワイヤボンディング法によって接続し、さらに素子体を被覆するキャップ部材をパッケージ基板上に接合することによってパッケージ化していた。機能素子パッケージ体は、パッケージ基板とキャップ部材とによって気密空間部を構成して素子体を封装するとともに、気密空間部を真空雰囲気或いは不活性ガスを充填した還元ガス雰囲気に保持して可動子に対して環境変化の影響が及ばないように構成される。
【０００７】
例えば、特許文献１には、チップのアクティブ面を囲んで接着層を構成する絶縁樹脂枠と接続用バンプとを設け、アクティブ面を対向面としてチップを実装用基板に対してフェイスダウン実装（表面実装）するマイクロパッケージ構造が開示されている。かかるマイクロパッケージ構造においては、チップのアクティブ面と実装用基板の主面との間に絶縁樹脂枠によって囲まれた中空部が構成される。かかるマイクロパッケージ構造によれば、実装用基板に対してアクティブ面を有するチップを、他の電子部品やベアチップ等と同様にフェイスダウン実装することが可能である。したがって、かかるマイクロパッケージ構造によれば、モジュールの薄型化や実装工程の効率が向上されるようになる。
【０００８】
特許文献２には、中空部（キャビティ）に実装した機能素子体とモジュール基板の表面層に形成した外部出力端子とをビアで接続するが、キャビティの気密性が保持されるようにした回路基板が開示されている。回路基板においては、ガラス−セラミック成分を含む絶縁層に回路パターンを多層に形成するとともに、めっき液によって溶解されないように金属成分からなる中間層を設けている。回路基板においては、表面配線層を形成するめっき工程により絶縁層のポーラス化が生じても中間層によってキャビティの気密状態が保持されるようにする。
【０００９】
【特許文献１】特許第３５１４３４９号公報
【特許文献２】特開２００３−２８２７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、従来の機能素子パッケージ体においては、セラミック基板に素子体実装領域を囲んで多数個のランドを形成するとともにキャップ部材を接合して素子体を封装することから、素子サイズに対してセラミック基板が大型となるとともに全体の厚みも大きくなってしまう。したがって、この機能素子パッケージ体を実装する回路パッケージ体は、全体の小型化が困難となり、複数個の機能素子体を有するマルチチップモジュールの場合にその傾向が一層顕著となっていた。
【００１１】
また、機能素子体は、一般に電極形成面の主面上に酸化膜やシリコン或いは有機膜等からなる犠牲層を介して３次元形状の可動子が形成され、後工程で犠牲層が除去される。機能素子体は、ウエーハ上で多数個が一括して製作された後にダイシング工程を経て１個ずつに切断されるが、犠牲層を除去してむき出し状態にある可動子に冷却水の水圧がかかって変形等を生じさせてしまうことがある。機能素子体は、パッケージ基板上に実装するまで犠牲層を残すことによって、微細な可動子を保護して破損を防止したり静電気の帯電による貼り付きを防止する等が図られるようになる。機能素子体は、この場合にパッケージ基板上に実装した後に犠牲層を除去する対応を図ることが必要となる。
【００１２】
一方、上述した特許文献１に開示されるマイクロパッケージにおいては、薄型化では有効であるが、チップに接続バンプを形成する領域と枠状の絶縁樹脂層を形成する領域とを設けることからチップ自体が大型化してしまう。マイクロパッケージにおいては、実装用基板に対して、チップをその外形寸法とほぼ同等の領域に実装することを可能とするが、このチップ自体が大型化するためにモジュール全体の小型化にさほど貢献度し得ないといった問題があった。また、マイクロパッケージにおいては、チップが開放状態で実装されることで、水分や酸化の影響により信頼性が低下するといった問題もある。
【００１３】
また、特許文献２に開示される回路基板においては、実装基板のキャビティ内に機能素子を気密状態に実装することで、信頼性の向上が図られるようになる。しかしながら、かかる回路基板においては、ガラス−セラミック成分を含む基板を用いることから、セラミック焼成時に機能素子体がダメージを受けるといった問題がある。また、回路基板においては、基板も高価であるとともに、ビアホールの気密性を保持するためにＡｕ、Ａｇ、Ｐｔ、Ｒｈ等の貴金属が用いられることでコストが高いといった問題がある。また、回路基板においては、キャビティを閉塞する蓋体が設けられことから、全体として厚みが大きくなり小型化が図れないといった問題もある。
【００１４】
したがって、本発明は、簡易な構成と工程とによりパッケージ基板に対して犠牲層を残して可動子を保護した状態で機能素子体を実装するとともに可動子を気密空間部内に封装することで、小型化と薄型化を図り、またコスト低減と信頼性の向上を図る機能素子パッケージ体及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した目的を達成する本発明にかかる機能素子パッケージ体は、パッケージ基板と、機能素子体とを備える。機能素子パッケージ体は、パッケージ基板が、第１主面上に多数個の素子実装用ランドを形成してこれら素子実装用ランドで囲まれた領域を素子体実装領域として構成し、各素子実装用ランドにそれぞれ設けた導電バンプと、素子体実装領域内に位置して第２主面に貫通して形成された貫通孔と、この貫通孔を閉塞する封止材層とを有する。機能素子パッケージ体は、機能素子体が、多数個の入出力電極と可動子とを設けた電極形成面に、可動子を囲む枠状に形成されるとともに各入出力電極をそれぞれ露出させる多数個の開口部が設けられた所定の厚みを有する絶縁樹脂層を形成してなる。機能素子パッケージ体は、機能素子体が、可動子を形成する犠牲層を残した状態で電極形成面を実装面としてパッケージ基板の素子体実装領域に組み付けられ、導電バンプを介して相対する各入出力電極と各素子実装用ランドとがそれぞれ接続されることによって第１主面上に絶縁樹脂層で囲まれて構成された可動子封装空間部内に可動子を封装して実装される。機能素子パッケージ体は、貫通孔が、機能素子体をパッケージ基板に実装した状態で第２主面側から犠牲層を除去する犠牲層除去孔として作用し、犠牲層を除去した後に封止層によって閉塞される。
【００１６】
機能素子パッケージ体においては、機能素子体が、犠牲層を残して可動子を保護した状態のままで電極形成面を実装面としてパッケージ基板の素子体実装領域上に組み合わされる。機能素子パッケージ体においては、絶縁樹脂層に形成した各開口部内に相対する各導電バンプをそれぞれ嵌合させるようにして、パッケージ基板に対して機能素子体が位置決めして組み合わされる。機能素子パッケージ体においては、各導電バンプに対して加熱圧着処理や超音波印加処理を施すことによって、各導電バンプを介して相対する各入出力電極と各素子実装用ランドとが機械的かつ電気的に接続される。機能素子パッケージ体においては、機能素子体の可動子が、犠牲層を残したままの状態でパッケージ基板の第１主面上において絶縁樹脂層内に囲まれて構成された可動子封装空間部内に封装される。
【００１７】
機能素子パッケージ体においては、可動子封装空間部内にパッケージ基板の第２主面側から貫通孔を介して犠牲層除去剤を充填して犠牲層を溶解し、用済みの犠牲層除去剤を貫通孔から回収する。機能素子パッケージ体においては、可動子を可動子封装空間部内に封装した状態で犠牲層が除去されることで、取り扱いが簡便化されるとともに変形等の発生が抑制される。機能素子パッケージ体においては、各入出力電極と各素子実装用ランドとの接続部位及び可動子封装空間部を構成する絶縁樹脂層の形成部位とが同一箇所に構成されることで、簡易かつ確実な実装が行われるようになるとともに小型化が図られるようになる。機能素子パッケージ体においては、貫通孔内に封止材を充填することによって、可動子を封装した可動子封装空間部を密閉空間部として構成する。機能素子パッケージ体においては、可動子封装空間部内において可動子が安定した動作を行い、また経時変化の発生も抑制される。
【００１８】
また、上述した目的を達成する本発明にかかる機能素子パッケージ体の製造方法は、第１主面上に多数個の素子実装用ランドを形成してこれら素子実装用ランドによって囲まれた領域を素子体実装領域として構成してなるパッケージ基板を製作するパッケージ基板製作工程と、電極形成面に可動子と多数個の入出力電極とを設けた機能素子体を製作する機能素子体製作工程と、パッケージ基板に対してその素子実装領域に電極形成面を実装面として機能素子体を実装する機能素子体実装工程とを有して機能素子パッケージ体を製造する。機能素子パッケージ体の製造方法は、パッケージ基板の製作工程が、素子体実装領域内に位置して第１主面と第２主面とに貫通する貫通孔を形成する貫通孔形成工程と、各素子実装用ランド上にそれぞれ導電バンプを設ける導電バンプ形成工程とを有する。機能素子パッケージ体の製造方法は、機能素子体の製作工程が、素子基板の第１主面を電極形成面として多数個の入出力電極と犠牲層を残した可動子とを形成する素子形成工程と、各入出力電極を跨り可動子を囲む所定の厚みを有する枠状の絶縁樹脂層を形成する絶縁樹脂層形成工程と、絶縁樹脂層に対して各入出力電極をそれぞれ露出させる多数個の開口部を形成する開口部形成工程とを有する。機能素子パッケージ体の製造方法は、パッケージ基板に対する機能素子体の実装工程が、電極形成面を実装面として、各開口部内にそれぞれ相対する各導電バンプを嵌合させて各導電バンプと各入出力電極とを接触させるように位置決めして組み合わせることによって絶縁樹脂層に囲まれて構成された可動子封装空間部内に可動子を臨ませる機能素子体組合せ実装工程と、各導電バンプを介して相対する各入出力電極と素子実装用ランドとを電気的かつ機械的に接続する入出力電極接続工程と、パッケージ基板の第２主面側から貫通孔を介して犠牲層除去剤を充填して犠牲層を除去する犠牲層除去工程と、貫通孔内に封止材を充填して貫通孔を閉塞する貫通孔封止工程とを有する。
【００１９】
機能素子パッケージ体の製造方法においては、パッケージ基板に対して機能素子体が、犠牲層を残して可動子を保護した状態のままで電極形成面を実装面として組み合わされることから、取り扱いが簡便となるとともに外部負荷によって微細な可動子の破損等の発生が防止されて生産性や歩留りを向上してコスト低減を図って機能素子パッケージ体を製造する。機能素子パッケージ体の製造方法においては、パッケージ基板に対して機能素子体が、絶縁樹脂層に形成した各開口部内に相対する各導電バンプをそれぞれ嵌合させるように位置決めして組み合わせた状態で、各導電バンプに対して加熱圧着処理や超音波印加処理を施して各導電バンプを介して相対する各入出力電極と各素子実装用ランドとが機械的かつ電気的に接続されるようにする。機能素子パッケージ体の製造方法においては、各入出力電極と各素子実装用ランドとの接続部位及び可動子封装空間部を構成する絶縁樹脂層の形成部位とを同一箇所に設けることで、小型化を図った機能素子パッケージ体を製造する。機能素子パッケージ体の製造方法においては、可動子を気密空間部内に封装して外部環境等の影響を受けることなく安定した動作が行われるようにするとともに、気密空間部を構成するためのキャップ部材を不要とすることで高精度でかつ構造の簡易化を図った機能素子パッケージ体を製造する。
【発明の効果】
【００２０】
本発明によれば、枠状の絶縁樹脂層によって各入出力電極と各素子実装用ランドとの接続部位を固定するとともに可動子を封装する気密状態の可動子封装空間部を構成することから、可動子の安定動作化による信頼性の向上と、構造の簡易化及び小型化を図ることが可能となる。本発明によれば、可動子を可動子封装空間部内に封装した状態で犠牲層を除去することから、工程の簡易化や歩留りの向上を図ることが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態として示す機能素子パッケージ体１及びその製造方法について図面を参照して詳細に説明する。実施の形態として図面に示した機能素子パッケージ体１は、各種の電子機器、例えば携帯電話機やパーソナルコンピュータ等に搭載される高周波機能素子パッケージ体であり、図１に示すようにパッケージ基板２と、このパッケージ基板２の第１主面２ａ上に実装される機能素子体３とから構成され、パッケージ基板２の第２主面２ｂを実装面として、詳細を省略する実装用基板４に実装される。機能素子パッケージ体１は、パッケージ基板２が実装用基板４と接続されて機能素子体３と入出力信号を授受する入出力回路部等を構成する。
【００２２】
機能素子パッケージ体１においては、詳細を後述するようにパッケージ基板２に機能素子体３を実装することにより、機能素子体３に設けた可動子３３が気密状態に保持される可動子封装空間部２１内に封装される。機能素子パッケージ体１においては、パッケージ基板２に機能素子体３が、３次元形状の可動子３３を形成する犠牲層３５を残したままの状態で実装した後に、犠牲層３５が除去される。機能素子パッケージ体１においては、パッケージ基板２と機能素子体３との電気的接続部位と可動子封装空間部２１を構成する絶縁樹脂層３４の形成部位とが同一箇所に設けられる。
【００２３】
パッケージ基板２は、例えば配線基板として一般的に用いられる銅貼りガラスエポキシ樹脂基板等の絶縁基板５を基材として詳細を後述する工程を経て製作される。なお、パッケージ基板２は、耐熱性や耐薬品性或いは加工性に優れた基板材、例えば液晶ポリマー、ガラスエポキシ、ポリイミド、ポリフェニレンエーテル、ビスマレイトトリアジン、ポリテトラフルオロエチレン或いは高周波対応を図るブタジエン樹脂等の有機絶縁基板を基材としてもよい。パッケージ基板２には、第１主面２ａを構成する絶縁基板５の一方主面に多数個の素子実装用ランド６が形成されるとともに、これら素子実装用ランド６に導電バンプ７が設けられる。パッケージ基板２には、第２主面２ｂを構成する絶縁基板５の他方主面に、所定の配線パターン８や実装用ランド９が形成されている。
【００２４】
パッケージ基板２には、絶縁基板５を貫通して第１主面２ａ側の素子実装用ランド６と相対する第２主面２ｂ側の配線パターン８或いは実装用ランド９とをそれぞれ層間接続する多数個のビア１０が形成されている。パッケージ基板２には、詳細を後述するように所定の箇所に位置して第１主面２ａと第２主面２ｂとに貫通する貫通孔からなる複数個の犠牲層除去孔１１が形成されている。パッケージ基板２には、第２主面２ｂ側に全面に亘って配線パターン８を被覆するとともに開口部１２ａを介して実装用ランド９を露出させるソルダレジスト層１２が形成されている。
【００２５】
パッケージ基板２には、第２主面２ｂ側において、各犠牲層除去孔１１の開口部をそれぞれ閉塞する封止材層１３が形成されている。パッケージ基板２には、ソルダレジスト層１２に形成した各開口部１２ａに臨ませられて露出される各実装用ランド９に、それぞれ導電バンプ１４が設けられる。パッケージ基板２には、第１主面２ａに機能素子体３の接合状態を補強する補強樹脂層１５が形成されている。なお、パッケージ基板２は、両面に配線パターンが形成された両面配線基板を示したが、多数層の配線層を有する多層配線基板であってもよいことは勿論である。
【００２６】
パッケージ基板２は、第１主面２ａ上に各素子実装用ランド６を、互いに絶縁されて絶縁基板５の各辺に沿って枠状に配列して形成する。各素子実装用ランド６は、詳細には前工程で形成された各ビア１０と一体化して形成される。ビア１０は、絶縁基板５を貫通して形成されたスルーホール１６と、このスルーホール１６の内壁に全域に亘って形成されためっき層１７と、導電性樹脂或いは非導電性樹脂を充填してスルーホール１６内に形成された充填樹脂層１８と、スルーホール１６の上下開口部をそれぞれ閉塞して形成される蓋めっき層１９ａ、１９ｂからなる。各素子実装用ランド６は、スルーホール１６の第１主面２ａ側の開口部に形成された蓋めっき層１９ａと一体化して形成される。なお、パッケージ基板２は、多層配線基板によって構成される場合に、各ビア１０が内層の各配線層を適宜層間接続するように形成される。
【００２７】
パッケージ基板２は、第１主面２ａの各素子実装用ランド６によって囲まれた矩形の領域が、機能素子体３を実装する素子体実装領域２０として構成される。パッケージ基板２は、後述するように素子体実装領域２０上に機能素子体３を実装した状態において、この素子体実装領域２０と機能素子体３の電極形成面３１と後述する絶縁樹脂層３４とによって機能素子体３の可動子３３を封装する可動子封装空間部２１を構成する。
【００２８】
導電バンプ７は、各素子実装用ランド６に設けられた導電性を有する突起体であり、周知のようにめっき法、印刷法或いはボールボンディング法等によって形成される。導電バンプ７は、機能素子体３と接続する接続子として作用する。同様に、第２主面２ｂ側の実装用ランド９に設けられた導電バンプ１４も、導電性を有する突起体であり、機能素子パッケージ体１を実装用基板４に実装する際の接続子として作用する。導電バンプ１４は、機能素子体３を接続するための導電バンプ７よりも大型に形成することが可能であることから、例えば半田ボール等の金属ボールを搭載してリフロー処理を施すことによって形成される。なお、導電バンプ１４は、導電バンプ７と同様にめっき法、印刷法或いはボールボンディング法等によって形成してもよいことは勿論である。
【００２９】
パッケージ基板２は、例えば絶縁基板５に貼り付けた銅箔に対してパターニング処理を施して、第２主面２ｂに配線パターン８と実装用ランド９とを形成する。パッケージ基板２は、配線パターン８や実装用ランド９が上述した各ビア１０の蓋めっき層１９ｂと適宜接続されて形成される。パッケージ基板２は、配線パターン８や実装用ランド９を被覆して第２主面２ｂの全面にソルダレジスト層１２が形成され、このソルダレジスト層１２に適宜のパターニング処理を施して導電バンプ１４の外径寸法よりもやや大きな開口寸法となる開口部１２ａを形成する。
【００３０】
パッケージ基板２は、各犠牲層除去孔１１が、絶縁基板５を貫通して可動子封装空間部２０に連通して形成され、後述するようにパッケージ基板２に機能素子体３を実装した状態で可動子３３を保護するために残された犠牲層３５を除去するために用いられる。各犠牲層除去孔１１は、上述した各ビア１０と同一工程で形成され、スルーホール２２と、このスルーホール２２の内壁に全域に亘って形成されためっき層２３とから構成される。各犠牲層除去孔１１には、スルーホール２２の開口部を閉塞する蓋めっき層が形成されていない。
【００３１】
各犠牲層除去孔１１は、第２主面２ｂ側から犠牲層除去剤を可動子封装空間部２０内に充填して犠牲層３５を除去した後に、可動子封装空間部２０内に還元ガスを注入するために用いられる。各犠牲層除去孔１１は、犠牲層３５の除去工程を経た後に、封止材層１３によって第２主面２ｂ側の開口部を閉塞される。各犠牲層除去孔１１は、スルーホール２２内のめっき層２３を特に必要としないが、これらが各ビア１０と同一工程で形成されることで工程数が増えることは無く、可動子封装空間部２０の気密性を向上させるために有効である。また、各犠牲層除去孔１１は、機能素子体３から発生して可動子封装空間部２０内に籠もる熱を効率的に放熱するサーマルビアホールとしても機能する。
【００３２】
ところで、パッケージ基板２は、微小な機能素子体３を高精度に実装するために、第１主面２ａや第２主面２ｂが比較的平坦化されて形成されることが好ましい。したがって、パッケージ基板２は、第１主面２ａに各素子実装用ランド６や各ビア１０の蓋めっき層１９の厚みによって生じる段差を埋める第１平坦化樹脂層２５が形成される。第１平坦化樹脂層２５は、素子実装用ランド６や蓋めっき層１９を埋設する厚みで第１主面２ａの全面に亘って絶縁樹脂層を形成し、この絶縁樹脂層に対して素子実装用ランド６を露出させる機械研磨や化学研磨或いは機械−化学研磨を施して形成される。
【００３３】
パッケージ基板２は、同様にして第２主面２ｂにも配線パターン８や各実装用ランド９或いは各ビア１０の蓋めっき層１９ｂの厚みによって生じる段差を埋める第２平坦化樹脂層２６が形成される。第２平坦化樹脂層２６も、配線パターン８や各実装用ランド９或いは各ビア１０の蓋めっき層１９ｂを埋設する厚みで第２主面２ｂの全面に亘って絶縁樹脂層を形成し、この絶縁層に対して各実装用ランド９を露出させる機械研磨や化学研磨或いは機械−化学研磨を施して形成される。
【００３４】
機能素子体３は、ＳＡＷ素子（表面弾性波素子）やＢＡＷ素子（バルク弾性波素子）或いはＭＥＭＳ（微小電子機械部品）やＦＢＡＲ素子（圧電薄膜共振素子）等のマイクロディバイスであり、シリコン基板やガラス基板を母材とする基板３０と、この基板３０の第１主面を電極形成面３１として多数個の入出力電極３２と、詳細を省略する可動子３３を形成してなる。機能素子体３は、図示を省略するが基板３０に可動子３３を駆動する電極や、これら電極と入出力電極３２とを接続する微細配線パターン等が形成されている。機能素子体３には、電極形成面３１に詳細を後述する絶縁樹脂層３４が形成され、電極形成面３１を実装面として上述したパッケージ基板２の素子体実装領域２０に実装される。
【００３５】
機能素子体３は、基板３０上に適宜の形状で犠牲層２９を形成し、この犠牲層２９を利用して３次元形状の可動子３３を形成する。機能素子体３は、犠牲層２９が酸化膜やシリコン或いは有機膜等によって形成され、この犠牲層２９を残した状態で供給されて上述したパッケージ基板２に実装される。機能素子体３は、一般にはウエーハ上で多数個が形成され、それぞれの犠牲層２９を除去した後にダイシング工程によって１個ずつに切断されて供給される。機能素子体３は、犠牲層２９を残して可動子３３を保護した状態で用いることから、微細な可動子３３がダイシング工程に際しの水圧による変形或いは外部環境の影響による特性変化等を防止されるとともにハンドリング性の向上が図られる。
【００３６】
機能素子体３は、入出力電極３２が、電極形成面３１上に可動子３３を囲んで絶縁基板５の各辺に沿って枠状に配列して形成される。各入出力電極３２は、パッケージ基板２に機能素子体３を実装した状態で、各素子実装用ランド６とそれぞれ相対するようにして形成されている。機能素子体３は、パッケージ基板２側から供給される入力信号によって可動子３３が動作し、この可動子３３の動作による出力信号をパッケージ基板２側へと出力する。
【００３７】
機能素子体３には、絶縁樹脂層３４が、電極形成面３１に各入出力電極３２上に跨って可動子３３を囲む枠状に形成される。絶縁樹脂層３４は、図１において上下方向に動作する可動子３３の動作領域よりもやや大きな厚みと各入出力電極３２の外形寸法よりもやや大きな幅とを有して形成される。絶縁樹脂層３４は、詳細を後述するようにエポキシ樹脂やフェノール樹脂或いはベンゾシクロブテン樹脂（ＢＣＢ）等の感光性絶縁樹脂層を電極形成面３１上に全面に亘って形成し、この絶縁樹脂層にパターニング処理を施して形成する。
【００３８】
絶縁樹脂層３４には、上述したパターニング処理を施す際に、各入出力電極３２に対応する位置にそれぞれ開口部３６も形成される。各開口部３６は、パッケージ基板２側に設けた上述した導電バンプ７の外形寸法よりもやや大きな開口寸法を以って形成され、それぞれの底部に相対する各入出力電極３２の表面を露出させる。絶縁樹脂層３４は、半硬化状態で電極形成面３１上に形成されることによって導電バンプ７が相対する各開口部３６の内壁に密着するようにし、パッケージ基板２に機能素子体３を実装した状態で硬化処理が行われる。
【００３９】
機能素子体３は、上述したように犠牲層３５を残すことによって可動子３３を保護した状態で、電極形成面３１を実装面としてパッケージ基板２の素子実装領域２０上に実装される。機能素子体３は、絶縁樹脂層３４の各開口部３６に相対する導電バンプ７がそれぞれ嵌合して入出力電極３２と接触するように位置決めされてパッケージ基板２に組み合わされる。機能素子体３は、電極形成面３１の対向面側からパッケージ基板２に押し付けられた状態で加熱処理が施されることによって各導電バンプ７を介して入出力電極３２がパッケージ基板２側の各素子実装用ランド６と電気的かつ機械的に接続されて機能素子パッケージ体１を完成する。
【００４０】
機能素子パッケージ体１は、補強樹脂層１５を外周面の全周に亘って形成することにより絶縁樹脂層３４が補強される。補強樹脂層１５は、例えば流動性とチクソ性（thixotropy）を有するフィラー入り液状エポキシ系樹脂材によって形成され、パッケージ基板２に対する機能素子体３の実装状態を補強するとともに、絶縁樹脂層３４によって保持された各導電バンプ７を介する各素子実装用ランド６と入出力電極３２との接合状態を補強する。補強樹脂層１５は、絶縁樹脂層３４によって構成される可動子封装空間部２１の気密性を補強する。
【００４１】
機能素子パッケージ体１においては、硬化処理が施された絶縁樹脂層３４が、導電バンプ７を介した入出力電極３２と各素子実装用ランド６との接合状態を保持するとともに機能素子体３の電極形成面３１とパッケージ基板２の第１主面２ａとの間において可動子封装空間部２１を構成する。機能素子パッケージ体１においては、犠牲層３５が除去された可動子３３が、還元ガス雰囲気の可動子封装空間部２１内において外部環境変化や静電気の帯電等から隔離されて安定した状態で動作するとともに経時変化の発生も抑制される。機能素子パッケージ体１においては、絶縁樹脂層３４が、同一箇所において各入出力電極３２と各素子実装用ランド６との接続部位を保持するとともに可動子封装空間部２１を構成することで、小型化が図られる。
【００４２】
上述した機能素子パッケージ体１は、パッケージ基板製作工程と、機能素子体製作工程と、機能素子体実装工程とを経て製造される。パッケージ基板製作工程には、図２に示す表裏主面（第１主面２ａ及び第２主面２ｂ）にそれぞれ銅箔層４０ａ、４０ｂが設けられた絶縁基板５が供給される。絶縁基板５は、セラミック基板やガラス基板と比較して廉価であり、スルーホールの加工性にも優れている。なお、絶縁基板５については、上述したようにかかる銅貼積層基板に限定されず、回路基板用に用いられる各種の基板材を用いてもよいことは勿論である。
【００４３】
パッケージ基板製作工程は、絶縁基板５に対して、図３に示すようにビア１０を構成するスルーホール１６や犠牲層除去孔１１を構成するスルーホール２２を形成する貫通孔形成工程が施される。貫通孔形成工程は、レーザ照射やプラズマ照射或いはこれらを同時に照射するいわゆるドライエッチング加工やドリル加工によって絶縁基板５を貫通する多数個のスルーホール１６、２２を所定位置にそれぞれ穿孔する。
【００４４】
パッケージ基板製作工程は、図４に示すように、各スルーホール１６に対してめっき処理を施してその内壁に全域に亘ってめっき層１７形成して、表裏主面２ａ、２ｂの銅箔層４０ａ、４０ｂを導通させてビア１０を構成する。なお、犠牲層除去孔１１を構成するスルーホール２２にも、上述したように可動子封装空間部２１の気密性を高めるとともに封止材層１３を形成するためにめっき層２３が同時に形成される。
【００４５】
パッケージ基板製作工程は、同図に示すように、各ビア１０内に導電性或いは非導電性の樹脂を充填して充填樹脂層１８を形成する。充填樹脂層１８は、例えばエポキシ系樹脂にグリコール系溶剤や芳香族系溶剤を混合してなる樹脂材が用いられ、この樹脂材を各ビア１０内に充填した後に紫外線の照射や加熱処理を施して硬化させることによって形成される。パッケージ基板製作工程は、スルーホール２２が犠牲層除去孔１１を構成して犠牲層除去孔剤を可動子封装空間部２１内に充填することから、内部に充填樹脂層は形成されない。
【００４６】
パッケージ基板製作工程は、図５に示すように、ビア１０の表裏開口部に蓋めっき処理を施してそれぞれ蓋めっき層１９ａ、１９ｂを形成する。蓋めっき処理は、蓋めっき層１９ａ、１９ｂが、それぞれ素子実装用ランド６や配線パターン８の一部を構成することから、銅めっき或いはアルミめっきによって行われる。パッケージ基板製作工程は、上述した工程を経て、図６に示した第１中間基板５０を得る。第１中間基板５０は、第１主面２ａを構成する主面上に、各ビア１０の開口部を閉塞して銅箔層４０ａ上に多数個の蓋めっき層１９ａが形成されるとともに、各蓋めっき層１９ａに囲まれた矩形領域内に犠牲層除去孔１１を構成する多数個のスルーホール２２が開口される。
【００４７】
パッケージ基板製作工程は、絶縁基板５の銅箔層４０ａ、４０ｂに対してパターニング工程を施し、図７に示すように第１主面２ａに素子実装用ランド６を形成するとともに第２主面２ｂに配線パターン８や実装用ランド９を形成する。パターニング工程は、いわゆるフォトリソグラフ技術により、銅箔層４０ａ、４０ｂ上に全面に亘ってエッチングレジスト層を形成する工程と、エッチングレジスト層に所定の開口部を形成する工程と、開口部の銅箔を除去して素子実装用ランド６や配線パターン８及び実装用ランド９を形成するエッチング工程と、エッチングレジスト層を除去する工程等からなる。
【００４８】
パターニング工程は、エッチングレジスト層形成工程において、例えば液状の感光性レジストをスピンコート法或いはロールコート法等によって銅箔層４０ａ、４０ｂ上に塗布してエッチングレジスト層を形成する。また、エッチングレジスト層形成工程は、例えばフィルム状の感光性レジスト材を用いてラミネート法等によって銅箔層４０ａ、４０ｂ上に被覆してエッチングレジスト層を形成する。なお、エッチングレジスト層については、非感光性レジストを用いて形成するようにしてもよいことは勿論である。
【００４９】
パターニング工程は、開口部形成工程が、素子実装用ランド６や配線パターン８及び実装用ランド９に対応する部位を開口したマスクをエッチングレジスト層上に接合する工程と、各開口部を介してエッチングレジスト層に露光処理と現像処理とを施して当該部位のエッチングレジスト層を除去する工程とからなる。エッチング工程は、マスクを取り外した状態で硫酸と硝酸と酢酸との混合酸や塩化第二鉄等のエッチャント（エッチング材）を用いて、エッチングレジスト層の各開口部に露出した銅箔層を除去する。
【００５０】
パターニング工程は、エッチングレジスト層除去工程において、エッチングレジストの種類に応じて適宜選択された除去材、例えばアセトン等の有機溶剤やレジスト剥離液、水酸化ナトリウム溶液等を用いて第１主面２ａや第２主面２ｂに残ったエッチングレジスト層を除去することにより、第１主面２ａと第２主面２ｂ上に必要な銅箔層のみを残して素子実装用ランド６や配線パターン８及び実装用ランド９を形成する。なお、パターニング工程は、非感光性レジストによってエッチングレジスト層を形成した場合には、反応性イオンエッチング法やレーザ照射等によって開口部が形成される。
【００５１】
パターニング工程においては、上述した各工程を経て、第１主面２ａ上に枠状に配列された各素子実装用ランド６を形成するとともに第２主面２ｂ上にも枠状に配列された各実装用ランド９を形成する。パターニング工程においては、図７に示すように各素子実装用ランド６によって囲まれた領域、すなわち素子体実装領域２０内の銅箔層４０ａをそのまま残すことによって第１主面２ａに第１遮蔽金属層４１を形成する。パターニング工程においては、同様にして各実装用ランド９によって囲まれた領域内の銅箔層４０ｂをそのまま残すことによって第２主面２ｂ上に第２遮蔽金属層４２を形成する。なお、第２遮蔽金属層４２については、第２主面２ｂの当該部位に配線パターン８が形成される場合には、特に設ける必要は無い。
【００５２】
第１遮蔽金属層４１及び第２遮蔽金属層４２は、可動子封装空間部２１の底面部を構成する部位であるが、金属層で覆うことによって絶縁基板５の気密性を向上させる。また、第１遮蔽金属層４１及び第２遮蔽金属層４２は、可動子封装空間部２１を磁気的シールド空間部として構成して可動子３３が安定して動作が行われるようにする。
【００５３】
パッケージ基板製作工程は、第１主面２ａ上に微細で精密な機能素子体３を実装することから、パッケージ基板２が第１主面２ａと第２主面２ｂとを高面精度に形成されていることが好ましい。パッケージ基板２は、上述したように第１主面２ａ側に多数個の素子実装用ランド６を形成するとともに第２主面２ｂ側に配線パターン８や実装用ランド９を形成することで、それらの厚みによる段差が生じている。パッケージ基板製作工程は、第１主面２ａと第２主面２ｂとに第１平坦化樹脂層２５と第２平坦化樹脂層２６の形成工程が施される。なお、以下に第１平坦化樹脂層２５の形成工程について代表して説明する。
【００５４】
平坦化樹脂層形成工程は、熱膨張による変形等を防止するために絶縁樹脂層３４と同一樹脂材を用いることが好ましく、例えばエポキシ樹脂、フェノール樹脂、ＢＣＢ樹脂等の絶縁樹脂材が用いられる。平坦化樹脂層形成工程は、第１主面２ａ上に絶縁樹脂材を各素子実装用ランド６を被覆して全面に亘って塗布し、絶縁樹脂材を硬化させた状態で機械研磨、化学研磨或いは機械−化学研磨処理によって素子実装用ランド６の表面を露出させるまで研磨する。なお、研磨処理については、第１主面２ａ側の第１平坦化樹脂層２５と第２主面２ｂ側の第２平坦化樹脂層２６とを同時に研磨することが可能である。平坦化樹脂層形成工程については、機能素子体３が直接実装される第１主面２ａ側にのみ施すようにしてもよい。
【００５５】
パッケージ基板製作工程は、図８に示すように第２主面２ｂ側に、配線パターン８を被覆してこれを保護するとともに絶縁を保持するとともに実装用ランド９を露出させるソルダレジスト層１２を形成する。ソルダレジスト層形成工程は、第２主面２ｂ上に例えば感光性ソルダレジストをスピンコート法や印刷法等によって所定の厚みで塗布してソルダレジスト層を形成する。ソルダレジスト層形成工程は、ソルダレジスト層に対して実装用ランド９に対応する部位に開口部を設けたマスクを接合してソルダレジスト層に露光処理と現像処理とを施す。ソルダレジスト層形成工程は、マスクを取り外してマスクの開口部に対応するソルダレジスト層を除去して底部に各実装用ランド９をそれぞれ露出させた多数個の開口部１２ａを形成する。ソルダレジスト層形成工程においては、ソルダレジストを硬化させることによって、第２主面２ｂにソルダレジスト層１２を形成する。
【００５６】
ソルダレジスト層形成工程においては、同図に示すように各犠牲層除去孔１１の第２主面２ｂ側の開口部位についても、同時に開口部４３を形成する。なお、ソルダレジスト層形成工程は、非感光性のソルダレジスト材を用いる場合には、第２主面２ｂ上にソルダレジスト材を塗布した後に硬化させてソルダレジスト層１２を形成し、このソルダレジスト層１２に反応性イオンエッチングやレーザ加工等を施して各実装用ランド９を露出させる開口部１２ａや各犠牲層除去孔１１の開口部位を露出させる開口部４１を形成する。
【００５７】
パッケージ基板製作工程は、図９に示すように平坦化された第１主面２ａに露出された各素子実装用ランド６上にそれぞれ導電バンプ７を形成する。導電バンプ形成工程は、具体的には各素子実装用ランド６上に一体化された蓋めっき層１９ａに、例えばめっき法、印刷法或いはボールボンディング法等によって所定の外径寸法を有する半球形突起物からなる導電バンプ７を形成する。
【００５８】
パッケージ基板製作工程は、上述した各工程を経て図１０に示したパッケージ基板２を得る。パッケージ基板２は、上述したように第２主面２ａ上に、全面に亘って形成された第１平坦化樹脂層２５に、略同一面を構成してそれぞれ蓋めっき層１９ａを一体化してなる多数個の素子実装用ランド６が枠状に配列されて形成される。パッケージ基板２は、各素子実装用ランド６に囲まれた領域内に第１遮蔽金属層４１が形成されるとともに、多数個の犠牲層除去孔１１が開口される。
【００５９】
パッケージ基板製作工程においては、第２主面２ｂ側において、ソルダレジスト層１２に形成された開口部１２ａを介して実装用ランド８がそれぞれ露出されており、これら実装用ランド８に導電バンプ１４を設ける導電バンプ形成工程も施される。導電バンプ形成工程は、第２主面２ｂがパッケージ基板２上に機能素子体３を精密に実装する際の受け面を構成するために平坦性が要求されることから、補強樹脂層１５の形成工程と同様に機能素子体３を実装した後工程で行われる。
【００６０】
機能素子体製作工程は、大判のウエーハ上で多数個の機能素子体３を一括して製作し、ウエーハを切断して１個ずつに切り離されるが、説明の便宜上、基板３０に個別に形成する工程により説明する。機能素子体製作工程においては、シリコン基板やガラス基板からなる基板３０が工程に供給され、この基板３０の第１主面を電極形成面３１として図１１に示すように多数個の入出力電極３２や図示しない配線パターン或いは可動子３３とが形成される。
【００６１】
機能素子体製作工程は、詳細を省略するが基板３０上にスパッタ法等によって金属薄膜層を形成し、この金属薄膜層に対して所定のパターニング処理を施して各入出力電極３２や微細な配線パターンを形成する。機能素子体製作工程は、上述したパッケージ基板２の各素子実装用ランド６に対応して枠状に配列して形成された各入出力電極３２に囲まれた領域内に可動子３３を形成する。機能素子体製作工程は、３次元形状の可動子３３を形成するために基板３０上に、例えば酸化膜やシリコン或いは有機膜等によって所定の形状を有する犠牲層３５を形成し、後述するパッケージ基板２の実装工程を経て犠牲層３５を除去する。
【００６２】
機能素子体製作工程は、犠牲層３５を残した状態のままで、基板３０の主面上に絶縁樹脂基層４４を形成する工程と、絶縁樹脂基層４４に所定のパターニング処理を施す工程とを有する。絶縁樹脂基層形成工程は、感光性を有する絶縁樹脂、例えばエポキシ樹脂、フェノール樹或いはＢＣＢをスピンコート法等によって各入出力電極３２や可動子３３を形成した電極形成面３１上に所定の厚みで塗布することによって、図１２に示すように絶縁樹脂基層４４を形成する。絶縁樹脂基層４４は、パターニング処理を施こされて絶縁樹脂層３４を形成するため、上述したように可動子３３の動作領域を確保するに足る均一な厚みを有して形成される。
【００６３】
パターニング工程は、絶縁樹脂基層４４にフォトグラフ処理を施して上述した形状の絶縁樹脂層３４を形成する工程であり、絶縁樹脂層３４に対応する部位に開口部を設けたマスクを接合して絶縁樹脂基層４４に露光処理と現像処理とを施す。パターニング工程は、マスクを取り外してマスクの開口部に対応する絶縁樹脂を除去して、各入出力電極３２上に跨りかつ可動子３３を囲む枠状の絶縁樹脂層３４を形成する。パターニング工程は、絶縁樹脂基層４４から、半硬化状態であり、各入出力電極３２を被覆するに足る幅寸法を有する絶縁樹脂層３４を形成する。
【００６４】
パターニング工程は、図１３に示すように絶縁樹脂層３４を形成するとともに各入出力電極３２に対応する位置にそれぞれ開口部３６も形成する。パターニング工程は、絶縁樹脂層３４内に、パッケージ基板２側に設けた導電バンプ７の外形寸法よりもやや大きな開口寸法を有してそれぞれの底部に相対する各入出力電極３２の表面を露出させる開口部３６を形成する。
【００６５】
機能素子パッケージ体１の製造工程は、上述したパッケージ基板製作工程によって製作されたパッケージ基板２の素子体実装領域２０上に上述した機能素子体製作工程によって製作された機能素子体３を実装する。機能素子体実装工程は、機能素子体３を電極形成面３１を実装面としてパッケージ基板２に対して位置決めして組み合わせる機能素子体組合せ工程と、各導電バンプ７を介して相対する各入出力電極３２と各素子実装用ランド６とを電気的かつ機械的に接合する入出力電極接続工程と、絶縁樹脂層３４を硬化させる絶縁樹脂層硬化工程と、絶縁樹脂層３４を補強する補強樹脂層１５を形成する補強樹脂層形成工程と、犠牲層３５を除去する犠牲層除去工程と、犠牲層除去孔１１を封止する犠牲層除去孔封止工程とを有する。
【００６６】
機能素子体組合せ工程は、図１４に示すように、機能素子体３の絶縁樹脂層３４に形成した各開口部３６内にそれぞれ相対する各導電バンプ７を嵌合させ、各導電バンプ７と各開口部３６の底部に露出された各入出力電極３２とを接触させて機能素子体３をパッケージ基板２の素子体実装領域２０上に組み合わせる。機能素子体組合せ工程においては、絶縁樹脂層３４が半硬化状態で形成されることにより、導電バンプ７が開口部３６を押し広げて入出力電極３２と確実に接触されるようにする。
【００６７】
入出力電極接続工程は、加熱加圧装置を用い、機能素子体３を電極形成面３１の対向面からパッケージ基板２に押し付けた状態で、入出力電極３２の対応部位を加熱して導電バンプ７を接合させる。入出力電極接続工程は、機能素子体３の特性が損なわれないように比較的低温領域で行うことが好ましい。入出力電極接続工程は、加熱加圧装置ばかりでなく超音波ホーンを用いて各入出力電極３２と各導電バンプ７の接触部位に超音波を印加することで、より低温領域でかつ処理時間を短縮化して接合処理を行うことを可能とする。なお、入出力電極接続工程は、超音波ホーンのみを用いて各入出力電極３２と各導電バンプ７の接合処理を行うようにしてもよい。
【００６８】
絶縁樹脂層硬化工程は、半硬化状態の絶縁樹脂層３４に対して加熱処理を施すことにより硬化させることによって、図１４に示すようにパッケージ基板２側の素子体実装領域２０と機能素子体３側の電極形成面３１との間に外周部を絶縁樹脂層３４によって閉塞して可動子３３を封装する可動子封装空間部２１を形成する。
【００６９】
補強樹脂層形成工程は、図１５に示すように硬化処理を施された絶縁樹脂層３４の外周面を全週に亘って被覆する補強樹脂層１５を形成する。補強樹脂層形成工程は、上述したように流動性とチクソ性を有するフィラー入り液状エポキシ系樹脂材をディスペンサ等によってパッケージ基板２の第１主面２ａと機能素子体３の基板３０との間に充填し、加熱処理や紫外線照射処理を行って硬化させることにより、パッケージ基板２に対する機能素子体３の実装状態を補強し、絶縁樹脂層３４によって保持された各導電バンプ７を介する各素子実装用ランド６と入出力電極３２との接合状態を補強し、絶縁樹脂層３４によって構成される可動子封装空間部２１の気密性を補強する補強樹脂層１５を形成する。
【００７０】
機能素子パッケージ体１の製造工程においては、上述したように犠牲層３５を残して可動子３３を保護した状態で機能素子体３を実装することから、犠牲層除去工程によって機能素子体３から犠牲層３５の除去処理が施される。犠牲層除去工程は、パッケージ基板２の第２主面２ｂに開口された各犠牲層除去孔１１から、可動子封装空間部２１内に犠牲層除去剤を充填する。犠牲層除去工程は、犠牲層除去剤として犠牲層３５の材料に適合したフッ酸系溶剤、アルカリ系溶剤、有機溶剤或いはフッ酸系ガス、フッ素を含有するガス、酸素を含むガスが選択して用いられる。犠牲層除去工程は、各犠牲層除去孔１１から可動子封装空間部２１内に充填した犠牲層除去剤によって犠牲層３５を溶解するとともに、各犠牲層除去孔１１から排出する。
【００７１】
機能素子パッケージ体１の製造工程においては、機能素子体３を最終工程に近い犠牲層除去工程まで犠牲層３５を残した状態のままで取り扱うことから、微細な可動子３３が損傷することが防止されるようになるとともに加熱処理やエッチング処理による影響も回避されるようになる。機能素子体３は、可動子３３が可動子封装空間部２１内において犠牲層３５を除去されることで、電極形成面３１上で動作が可能な状態となる。
【００７２】
犠牲層除去孔封止工程は、犠牲層３５を除去した各犠牲層除去孔１１内に例えば半田や金属ペースト或いは絶縁樹脂等の封止材を充填することによって、図１６に示すように封止材層１３を形成する。犠牲層除去孔封止工程は、図示しないチャンバー内を真空或いはアルゴン等の還元ガス雰囲気に保持した状態で行うことによって可動子封装空間部２１内を真空雰囲気や還元ガス雰囲気とする。可動子３３は、還元ガス雰囲気の可動子封装空間部２１内に封装されることによって、外部環境変化や静電気の帯電等から隔離されて安定した状態で動作するとともに錆の発生も防止される。
【００７３】
機能素子パッケージ体１の製造工程においては、上述したようにパッケージ基板２の第２主面２ｂ側に形成されたソルダレジスト層１２の開口部１２ａに導電バンプ１４を設ける導電バンプ形成工程が施される。導電バンプ形成工程は、犠牲層除去孔封止工程の前工程又は後工程で実施され、例えば各開口部１２ａ内に半田等の金属ボールをそれぞれ装填した後にリフロー処理を施すことによって各開口部１２ａの底部に露出された実装用ランド９に接合された導電バンプ１４を形成する。なお、導電バンプ形成工程は、導電バンプ１４を例えば導電ペーストや半田ペーストを用いて印刷法によって形成したり、めっき法やボールボンディング法によって形成するようにしてもよい。
【００７４】
機能素子パッケージ体１の製造工程においては、上述した各工程を経て、可動子３３が製造工程中において破損や温度変化或いはエッチング液やめっき液の影響、静電気による貼り付き等が防止され、歩留りの向上を図って図１に示した機能素子パッケージ体１を製造する。機能素子パッケージ体１の製造工程においては、キャップ部材等を用いることなくパッケージ基板２と機能素子体３とによって可動子３３を封装する気密性の高い可動子封装空間部２１を構成し、可動部子３３の酸化や劣化等を抑制して長寿命化が図られた機能素子パッケージ体１を製造する。機能素子パッケージ体１の製造工程においては、各入出力電極３２と各素子実装用ランド６との接続部位及び可動子封装空間部２１を構成する絶縁樹脂層３４の形成部位とを同一箇所に設けることで、小型化を図った機能素子パッケージ体１を製造する。
【図面の簡単な説明】
【００７５】
【図１】実施の形態として示す機能素子パッケージ体の縦断面図である。
【図２】パッケージ基板製作工程に用いられる両面基板の断面図である。
【図３】スルーホールを形成した両面基板の断面図である。
【図４】ビア形成を行った両面基板の断面図である。
【図５】各ビアに蓋めっき層を形成した両面基板の断面図である。
【図６】同両面基板の平面図である。
【図７】平坦化処理を施した両面基板の断面図である。
【図８】第２主面側にソルダレジスト層を形成した両面基板の断面図である。
【図９】導電バンプを形成した両面基板の断面図である。
【図１０】パッケージ基板の平面図である。
【図１１】機能素子体の断面図である。
【図１２】絶縁樹脂基層を形成した機能素子体の断面図である。
【図１３】開口部を有する絶縁樹脂層を形成した機能素子体の断面図である。
【図１４】パッケージ基板に対する機能素子体の実装工程図であり、パッケージ基板に機能素子体を組み合せた中間体の断面図である。
【図１５】同補強樹脂層を形成した中間体の断面図である。
【図１６】同封止材層を形成した中間体の断面図である。
【符号の説明】
【００７６】
１  機能素子パッケージ体、２  パッケージ基板、３  機能素子体、４  実装用基板、５  絶縁基板、６  素子実装用ランド、７  導電バンプ、８  配線パターン、９  実装用ランド、１０  ビア、１１  犠牲層除去孔、１２  ソルダレジスト層、１３  封止材層、１４  導電バンプ、１５  補強樹脂層、１９  蓋めっき層、２０  素子体実装領域、２１  可動子封装空間部、２５  第１平坦化樹脂層、２６  第２平坦化樹脂層、３０  基板、３１  電極形成面、３２  入出力電極、３３  可動子、３５  犠牲層、３６  開口部
【図１】
2006202918.tif 000003
【図２】
2006202918.tif 000004
【図３】
2006202918.tif 000005
【図４】
2006202918.tif 000006
【図５】
2006202918.tif 000007
【図６】
2006202918.tif 000008
【図７】
2006202918.tif 000009
【図８】
2006202918.tif 000010
【図９】
2006202918.tif 000011
【図１０】
2006202918.tif 000012
【図１１】
2006202918.tif 000013
【図１２】
2006202918.tif 000014
【図１３】
2006202918.tif 000015
【図１４】
2006202918.tif 000016
【図１５】
2006202918.tif 000017
【図１６】
2006202918.tif 000018