(57)【要約】【課題】エレクトロマイグレーション耐性に優れた配線を実現する半導体装置およびその製造方法を提供する。【解決手段】半導体基板上の第２の層間絶縁膜２中に形成された下層配線８と、下層配線８上の第３の層間絶縁膜１１中に形成されたメタルプラグ１３と、第４の層間絶縁膜１２中に形成された上層配線１９とは、その底面及び側面が密着層とバリア層とからなるバリアメタル層によって覆われている。これにより、配線層と層間絶縁膜との間にバリアメタル層が介在するため、電流印加時のボイド発生が抑制され、配線の信頼性が向上する。【選択図】図３
2006196820.tif 000002
【特許請求の範囲】
【請求項１】
基板上の絶縁膜中に形成された配線層とメタルプラグとを有する半導体装置において、
前記メタルプラグの底面及び側壁と、前記配線層の底面、側壁、及び上面に、密着層とバリア層とからなるバリアメタル層を備えていることを特徴とする半導体装置。
【請求項２】
基板上の絶縁膜中に形成された配線層とメタルプラグとを有する半導体装置において、
前記配線層の底面、側壁、及び上面と、前記メタルプラグの側壁にのみ、バリアメタル層を備えていることを特徴とする半導体装置。
【請求項３】
前記バリアメタル層は、密着層及びバリア層のうちいずれか一方からなる単層構造、若しくはこれらの積層構造からなることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記配線層及び前記メタルプラグは、Ｃｕを含むことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記密着層又は前記バリア層は、高融点金属若しくはその窒化物を含むことを特徴とする請求項１又は３に記載の半導体装置。
【請求項６】
前記バリアメタル層は、高融点金属又はその窒化物を含むことを特徴とする請求項２記載の半導体装置。
【請求項７】
前記高融点金属は、タンタル又はチタンからなることを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
基板上の第１の絶縁膜中に形成された第１の配線溝の底面及び側壁に、バリア層と密着層とからなるバリアメタル層を形成する工程（Ａ）と、
前記第１の配線溝内に導電膜を埋め込み第１の配線層を形成する工程（Ｂ）と、
前記第１の配線層の上面に、前記バリアメタル層を形成する工程（Ｃ）と、
前記第１の配線層の上に形成された第２の絶縁膜中に、前記第１の配線層に連通するビアホール及び第２の配線溝を形成する工程（Ｄ）と、
前記ビアホール及び前記第２の配線溝の底面及び側壁に、前記バリアメタル層を形成する工程（Ｅ）と、
前記ビアホール及び前記第２の配線溝に導電膜を埋め込みメタルプラグ及び第２の配線層を形成する工程（Ｆ）と、
前記第２の配線層の上面に、前記バリアメタル層を形成する工程（Ｇ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
前記工程（Ｅ）より後で、且つ前記工程（Ｆ）より前に、
前記ビアホールの底面に形成された前記バリアメタル層を除去する工程を含むことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記工程（Ｅ）は、前記バリア層を形成する工程（Ｈ）と、前記バリア層上に前記密着層を形成する工程（Ｉ）とを含み、
前記工程（Ｈ）と前記工程（Ｉ）との間に、
前記ビアホールの底面に形成された前記バリア層を除去する工程をさらに含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記工程（Ｄ）と前記工程（Ｅ）との間に、
前記ビアホールの底面に露出する前記第１の配線層の上面における前記バリアメタル層を除去する工程をさらに含むことを特徴とする請求項８から１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
基板上の第１の絶縁膜中に形成された第１の配線溝の底面及び側壁に、バリアメタル層を形成する工程（Ａ）と、
前記第１の配線溝内に導電膜を埋め込み第１の配線層を形成する工程（Ｂ）と、
前記第１の配線層の上面に、前記バリアメタル層を形成する工程（Ｃ）と、
前記第１の配線層の上に形成された第２の絶縁膜中に、前記第１の配線層に連通するビアホール及び第２の配線溝を形成する工程（Ｄ）と、
前記ビアホール及び前記第２の配線溝の底面及び側壁に、前記バリアメタル層を形成する工程（Ｅ）と、
前記ビアホールの底面に形成された前記バリアメタル層を除去する工程（Ｊ）と、
前記ビアホール及び前記第２の配線溝に導電膜を埋め込みメタルプラグ及び第２の配線層を形成する工程（Ｆ）と、
前記第２の配線層の上面に、前記バリアメタル層を形成する工程（Ｇ）とを備え、
前記バリアメタル層は、バリア層又は密着層からなる単層構造であることを特徴とする半導体装置の製造方法。
【請求項１３】
前記工程（Ｄ）と前記工程（Ｅ）との間に、
前記ビアホールの底面に露出する前記第１の配線層の上面における前記バリアメタル層を除去する工程をさらに含むことを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
前記工程（Ｃ）及び前記工程（Ｇ）は、エッチング技術を用いることを特徴とする請求項８又は１２に記載の半導体装置の製造方法。
【請求項１５】
前記工程（Ｃ）及び前記工程（Ｇ）は、ＣＭＰ技術を用いることを特徴とする請求項８又は１２に記載の半導体装置の製造方法。
【請求項１６】
前記工程（Ｃ）及び前記工程（Ｇ）は、選択性成膜技術を用いることを特徴とする請求項８又は１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路の高集積化を実現するため、配線の微細化及び多層化が進んできている。
【０００３】
従来、このような半導体集積回路においては、図１（ａ）に示すように、下層配線２０５、メタルプラグ２０９及び上層配線２１３における底面及び側壁がバリア層２０３、２１１と、密着層２０４、２１２とにより覆われた配線構造が用いられていた。このように、バリア層２０３、２１１を備えることにより、配線用メタルの層間絶縁膜２０１、２０２、２０７、２０８中への拡散を防ぎ、密着層２０４、２１２を備えることにより、配線用メタルと層間絶縁膜との密着性を保つことができる。
【０００４】
また、他にＡｌからなる配線を有する半導体集積回路においては、図２（ａ）に示すように、下層配線２０５、メタルプラグ２０９及び上層配線２１３の底面、側壁、及び上面がバリア層２０３、２１１で覆われた配線構造が提案されている（例えば、特許文献１を参照）。
【特許文献１】特開平８−２７４０９８号公報（第２−３頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の図１（ａ）に示す配線構造では、配線に電流を印加し続けた際に、上層配線２１３上に形成された層間絶縁膜２１４と、上層配線２１３との界面において、図１（ｂ）に示すように、層間絶縁膜２１４と配線用メタルの密着性が悪いことから、メタルが流動しボイド２１５が発生するという問題があった。
【０００６】
また、図２（ａ）に示した従来の配線構造においても、電流を印加し続けた際に、上層配線２１３の上部やメタルプラグ２０９の底部において、密着層がないことからメタルとバリア層２０３、２１１との密着性が悪く、図２（ｂ）に示すように、ボイド２１５、２１７が発生するという問題があった。
【０００７】
上述のように、配線中にボイドが発生すると、配線に断線が生じ、多層配線構造の信頼性が大きく劣化するという課題を有していた。
【０００８】
本発明は、従来の上記問題に鑑みて、配線を密着性の高いバリアメタルで完全に覆うことにより、ボイドの発生を防ぎ、信頼性を向上した配線構造を実現する半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、配線層の底面、側面、及び上面をバリアメタル層により覆うことに特徴を有する。このように、配線層を構成するメタルと、層間絶縁膜とが直接接しない構成であるため、電流印加時のボイドの発生を抑制することができる。
【００１０】
本発明の第１の半導体装置は、基板上の絶縁膜中に形成された配線層とメタルプラグとを有する半導体装置において、メタルプラグの底面及び側壁と、配線層の底面、側壁、及び上面に、密着層とバリア層とからなるバリアメタル層を備えていることに特徴を持つ。
【００１１】
このように、配線層及びメタルプラグが密着層とバリア層との積層構造のバリアメタル層により覆われているため、従来、配線層の上面を覆っていた絶縁膜との界面拡散係数よりも配線材料との界面拡散係数のほうが小さくなる。従って、絶縁膜と配線層との界面がなくなるため、電流印加時に絶縁膜と配線層との界面でのボイド発生を抑制し、信頼性を向上することができる。また、配線層をバリア層で完全に覆うことで絶縁膜へのメタル拡散を抑えることができる。従って、配線間ショートを防ぐことができ、配線の信頼性を向上することができる。
【００１２】
また、本発明の第２の半導体装置は、基板上の絶縁膜中に形成された配線層とメタルプラグとを有する半導体装置において、配線層の底面、側壁、及び上面と、メタルプラグの側壁にのみ、バリアメタル層を備えていることに特徴を持つ。
【００１３】
このように、配線層と接続するメタルプラグの底部を除く配線層の底面、側壁、及び上面、さらにメタルプラグの側壁にバリアメタル層を備えているため、メタルプラグの底部にバリアメタル層がなく、配線層とメタルプラグとの接続部をバリアメタル層により遮断しない構造である。従って、メタルプラグの底部にメタルの拡散経路を確保することができるため、接続部での抵抗を低減することができる。さらに、メタルの拡散が向上し、電流印加時のボイドの発生を抑制することができる。また、配線層がバリアメタル層に覆われ、絶縁膜とメタルが直接接しない構造であるため、電流印加時に絶縁膜と配線層との界面でのボイドの発生を抑制することができる。
【００１４】
さらに、第２の半導体装置において、バリアメタル層は密着層及びバリア層のうちいずれか一方からなる単層構造、若しくはこれらの積層構造からなることが好ましい。
【００１５】
さらに、第１又は第２の半導体装置において、バリアメタル層はタンタル又はチタンなどの高融点金属若しくはその窒化物を含むことが好ましい。このように、高融点金属からなる密着性に優れたバリアメタル層により配線層を覆うことにより、電流印加時のボイドの発生を抑制することができる。
【００１６】
また、上記課題を解決するために、本発明の第１の半導体装置の製造方法は、  基板上の第１の絶縁膜中に形成された第１の配線溝の底面及び側壁に、バリア層と密着層とからなるバリアメタル層を形成する工程（Ａ）と、第１の配線溝内に導電膜を埋め込み第１の配線層を形成する工程（Ｂ）と、第１の配線層の上面に、バリアメタル層を形成する工程（Ｃ）と、第１の配線層の上に形成された第２の絶縁膜中に、第１の配線層に連通するビアホール及び第２の配線溝を形成する工程（Ｄ）と、ビアホール及び第２の配線溝の底面及び側壁に、バリアメタル層を形成する工程（Ｅ）と、ビアホール及び第２の配線溝に導電膜を埋め込みメタルプラグ及び第２の配線層を形成する工程（Ｆ）と、第２の配線層の上面に、バリアメタル層を形成する工程（Ｇ）とを備えている。
【００１７】
このように、配線溝内に導電膜を埋め込み配線層を形成した後、配線層の上面にバリアメタル層を形成する工程を備えているため、配線層の底面、側面及び上面をバリア層と密着層とによって覆うことができる。従って、配線層と絶縁膜との間にバリア層と密着層とからなるバリアメタル層が介在するため、配線層と絶縁膜との界面拡散係数が小さくなり、電流印加時のボイドの発生を抑制することができる。
【００１８】
さらに、第１の半導体装置の製造方法において、工程（Ｅ）より後で且つ工程（Ｆ）より前に、ビアホールの底面に形成されたバリアメタル層を除去する工程を含むことが好ましい。このように、ビアホールの底部に存在するバリアメタル層を除去することにより、配線層とメタルプラグとの接続部にバリアメタル層が存在しないため、メタルの拡散が向上し、ボイドの発生を防ぐことができる。
【００１９】
さらに、第１の半導体装置の製造方法において、工程（Ｅ）はバリア層を形成する工程（Ｈ）とバリア層上に密着層を形成する工程（Ｉ）とを含み、工程（Ｈ）と工程（Ｉ）との間に、ビアホールの底面に形成されたバリア層を除去する工程をさらに含むことが好ましい。
【００２０】
さらに、第１の半導体装置の製造方法において、工程（Ｄ）と工程（Ｅ）との間に、ビアホールの底面に露出する第１の配線層の上面におけるバリアメタル層を除去する工程をさらに含むことが好ましい。
【００２１】
また、本発明の第２の半導体装置の製造方法は、基板上の第１の絶縁膜中に形成された第１の配線溝の底面及び側壁に、バリアメタル層を形成する工程（Ａ）と、第１の配線溝内に導電膜を埋め込み第１の配線層を形成する工程（Ｂ）と、第１の配線層の上面に、バリアメタル層を形成する工程（Ｃ）と、第１の配線層の上に形成された第２の絶縁膜中に、第１の配線層に連通するビアホール及び第２の配線溝を形成する工程（Ｄ）と、ビアホール及び第２の配線溝の底面及び側壁にバリアメタル層を形成する工程（Ｅ）と、ビアホールの底面に形成されたバリアメタル層を除去する工程（Ｊ）と、ビアホール及び第２の配線溝に導電膜を埋め込みメタルプラグ及び第２の配線層を形成する工程（Ｆ）と、第２の配線層の上面に、バリアメタル層を形成する工程（Ｇ）とを備え、バリアメタル層はバリア層又は密着層からなる単層構造であることに特徴を持つ。
【００２２】
このように、ビアホールの底面に形成されたバリアメタル層を除去する工程を有することから、配線層及びメタルプラグは、バリア層又は密着層からなる単層構造のバリアメタル層により覆うことができる。従って、ビアホールの底部にバリアメタル層がないため、配線層とメタルプラグとの接続部をバリアメタル層によって遮断されることがなく、メタルの流動が容易になり、電流印加時のボイドの発生を抑制することができる。
【００２３】
さらに、第２の半導体装置の製造方法において、工程（Ｄ）と工程（Ｅ）との間に、ビアホールの底面に露出する第１の配線層の上面におけるバリアメタル層を除去する工程をさらに含むことが好ましい。
【発明の効果】
【００２４】
以上のように本発明は、配線層をバリアメタル層により完全に覆うことにより、電流印加時のボイドの発生を抑制し、信頼性の高い配線構造を有する半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る実施形態について、図面を参照しながら説明する。
【００２６】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について、図３を参照しながら説明する。図３は、第１の実施形態に係る半導体装置の要部断面図である。
【００２７】
本実施形態の半導体装置は、図３に示すように、半導体基板（図示せず）上に形成された第１の層間絶縁膜１及び第２の層間絶縁膜２と、第２の層間絶縁膜２中に形成された第１の配線層である下層配線８と、下層配線８の上に形成された第３の層間絶縁膜１１と、第３の層間絶縁膜１１中に形成されたメタルプラグ１３と、第４の層間絶縁膜１２中に形成された第２の配線層である上層配線１９とを備える。
【００２８】
下層配線８及び上層配線１９とメタルプラグ１３は、各層間絶縁膜中に形成された第１の配線溝６、第２の配線溝１４及びビアホール１３ａを導電膜によって埋め込むことにより形成されている。
【００２９】
ここで、メタルプラグ１３は、ビアホール１３ａを導電膜で埋め込んだビアのことである。
【００３０】
下層配線８の上面、底面、及び側面は、バリア層３と密着層４とからなる積層のバリアメタル層によって覆われている。
【００３１】
また、メタルプラグ１３の底面及び側面、上層配線１９の底面及び側面が、バリア層１５と密着層１６とからなるバリアメタル層で覆われており、上層配線１９の上面が密着層２０とバリア層２１とからなるバリアメタル層によって覆われている。
【００３２】
このように、メタルプラグ１３、下層配線８、及び上層配線１９を構成する導電膜と、層間絶縁膜との間にバリアメタル層が介在しており、密着層は導電膜と接し、バリア層は層間絶縁膜と接する構成である。
【００３３】
上述したように、配線層の上面がバリアメタル層によって覆われているため、配線の上部を覆っていた従来の層間絶縁膜と比較して、本発明におけるバリアメタル層の方が配線材料（導電膜）との界面拡散係数が小さくなる。従って、このように絶縁膜と配線層との界面をなくすことにより、電流印加時に発生しやすい絶縁膜と配線層との界面でのボイドの発生を抑制することができる。また密着性に優れた密着層で配線を覆うことにより、導電膜を構成するメタルの界面拡散を抑えることができ、配線の信頼性を向上することができる。また、配線層をバリア層で完全に覆うことで絶縁膜へのメタルの拡散を抑えることが可能になる。従って、配線ショートを防ぐことができ、配線の信頼性をより向上することができる。
【００３４】
以下に、上述した第１の実施形態に係る半導体装置の製造方法について、図４から図６を参照しながら説明する。但し、図３と同一構成要素は、同符号を付して詳細な説明を省略する。図４から図６は、第１の実施形態に係る半導体装置の製造方法の要部工程断面図である。
【００３５】
まず、図４（ａ）に示すように、例えば酸化シリコンからなる第１の層間絶縁膜１が形成された半導体基板（図示せず）の上に第２の層間絶縁膜２を形成する。続いて、第２の層間絶縁膜２中に、リソグラフィ法及びエッチング法により、第１の配線溝６を形成する。次に、スパッタ法により、第２の層間絶縁膜２上と、第１の配線溝６の底面及び側壁とに、例えばＴａＮからなるバリア層３と、Ｔａからなる密着層４を下から順に堆積する。これにより、バリア層３と密着層４とからなる積層のバリアメタル層を形成する。次に、スパッタ法により、密着層４上に、例えばＣｕからなるシード層５を形成する。
【００３６】
ここで、バリア層３は、後工程において第１の配線溝６内に埋め込む導電膜７が第１の層間絶縁膜１や第２の層間絶縁膜２へ拡散するのを防止する。また、密着層４はシード層５の下地膜となり、シード層５とバリア層３との密着性を向上させる。
【００３７】
次に、図４（ｂ）に示すように、電解メッキ法により、シード層５をメッキ用シード電極として、第１の配線溝６内に、例えばＣｕからなる導電膜７を埋め込む。
【００３８】
続いて、図４（ｃ）に示すように、ＣＭＰ法により、第１の配線溝６からはみ出した第２の層間絶縁膜２上の導電膜７、密着層４、及びバリア層３を除去し、下層配線８を形成する。
【００３９】
次に、図４（ｄ）に示すように、スパッタ法、リソグラフィ法、及びエッチング法により、下層配線８上にＴａからなる密着層９を形成する。次に、図４（ｅ）に示すように、スパッタ法、リソグラフィ法、及びエッチング法により、密着層９上に、ＴａＮからなるバリア層１０を形成する。
【００４０】
これにより、下層配線８の全ての側面は、バリア層３と密着層４とからなる積層のバリアメタル層によって覆われる。
【００４１】
続いて、図５（ａ）に示すように、下層配線８を覆うように半導体基板全面に亘って第３の層間絶縁膜１１及び第４の層間絶縁膜１２を堆積する。その後、リソグラフィ法及びエッチング法により、第４の層間絶縁膜１２中に第２の配線溝１４を形成し、第３の層間絶縁膜１１中にビアホール１３ａを形成する。
【００４２】
次に、図５（ｂ）に示すように、スパッタ法により、ビアホール１３ａ及び第２の配線溝１４の底面及び側壁に、下から順に、ＴａＮからなるバリア層１５と、Ｔａからなる密着層１６を形成する。これにより、バリア層１５と密着層１６との積層のバリアメタル層が形成できる。さらに、続いてスパッタ法により、密着層１６上に、Ｃｕからなるシード層１７を形成する。
【００４３】
次に、図６（ａ）に示すように、電解メッキ法により、ビアホール１３ａ及び第２の配線溝１４内をＣｕからなる導電膜１８により埋め込む。続いて、図６（ｂ）に示すように、ＣＭＰ法により、第４の層間絶縁膜１２上にはみ出した導電膜１８、密着層１６、及びバリア層１５を除去することにより、上層配線１９とメタルプラグ１３を形成する。
【００４４】
その後、図６（ｃ）に示すように、図４（ｄ）及び図４（ｅ）と同様の工程を行なうことにより、上層配線１９の上面に密着層２０とバリア層２１を形成する。さらにその後、半導体基板全面に亘って第５の層間絶縁膜２２を堆積する。
【００４５】
上述した工程を繰り返すことにより、配線層やメタルプラグの底面、側壁、及び上面がバリア層と密着層とからなる積層のバリアメタル層に完全に覆われた多層配線構造を形成することができる。
【００４６】
このように、本実施形態における多層配線構造において、各配線層は積層のバリアメタル層によって完全に覆われ、層間絶縁膜と接しない構成である。つまり、従来配線の上部を覆っていた層間絶縁膜との界面拡散係数よりも、配線材料との界面拡散係数の方が小さく、密着性に優れた密着層で完全に覆った構成である。従って、層間絶縁膜と配線層との界面がなくなるため、導電膜を構成するメタルの界面拡散を抑えることができ、配線への電流印加時に、層間絶縁膜と配線層との界面でのボイドの発生を抑制することができる。これにより、多層配線の信頼性を向上することができる。
【００４７】
また、配線層をバリア層で完全に覆うことにより、層間絶縁膜へのメタルの拡散を抑制し、配線ショートを防ぐことができる。
【００４８】
以上のように、本発明によれば、信頼性の高い多層配線構造を持つ半導体装置を実現することができる。
【００４９】
なお、本実施形態における多層配線構造において、少なくとも１つの配線層において、配線上面がバリアメタル層に覆われていればよく、多層配線構造においてボイドの発生率を低減することができることは言うまでもない。また、全ての配線層がバリアメタル層によって完全に覆われていれば、より効果的に多層配線での信頼性を向上することができる。
【００５０】
（第２の実施形態）
本発明の第２の実施形態について、図７を用いて説明する。図７は、第２の実施形態に係る半導体装置の製造方法の工程断面図である。但し、第１の実施形態と同一内容、及び図４、図５及び図６と同一構成要素は詳細な説明を省略する。
【００５１】
本実施形態は、第１の実施形態と異なり、配線層とメタルプラグとがバリアメタル層を介さずに接続しており、さらに、配線層とメタルプラグはバリア層又は密着層からなる単層のバリアメタル層で覆われている構成である。
【００５２】
まず、図７（ａ）に示すように、第２の層間絶縁膜２に形成された第１の配線溝６に、スパッタ法により、例えばＴａＮからなるバリアメタル層３を形成する。さらに、スパッタ法により、バリアメタル層３の上に、Ｃｕからなるシード層５を形成する。次に、電解メッキ法により、第１の配線溝６をＣｕからなる導電膜７で埋め込み下層配線８を形成する。続いて、スパッタ法、リソグラフィ法、及びエッチング法により、下層配線８上にバリアメタル層１０を形成する。これにより、下層配線８はバリアメタル層によって完全に覆われる。
【００５３】
次に、図７（ａ）に示すように、第３の層間絶縁膜１１と第４の層間絶縁膜１２を堆積した後、ビアホール１３ａおよび第２の配線溝１４を形成する。次に、ビアホール１３ａおよび第２の配線溝１４に、スパッタ法により、例えばＴａＮからなるバリアメタル層１５を形成する。その後、図７（ｂ）に示すように、Ａrスパッタ法により、ビアホール１３ａの底部のバリアメタル層を除去する。このとき、除去したバリアメタル層１０はビアホール１３ａの側壁に堆積する。
【００５４】
さらに、図７（ｃ）に示すように、スパッタ法により、バリアメタル層１５上にＣｕからなるシード層１７を形成する。その後、図７（ｄ）に示すように、電解メッキ法により、Ｃｕからなる導電膜１８を埋め込み、メタルプラグ１３と上層配線１９を形成する。さらに、上層配線１９の上面に、ＴａＮからなるバリアメタル層２１を形成する。
【００５５】
以上のように、本発明によれば、配線層がバリアメタル層で完全に覆われ、ビアホール底にバリアメタル層が存在しない構成である。つまり、少なくとも絶縁膜と導電膜との間に、バリアメタル層が介在しており、界面でのボイドの発生を抑制することができる。また、ビアホール底にバリア層が無いため、メタルの拡散経路を確保することができ、ボイドの発生を防ぐことができる。
【００５６】
なお、本実施形態において、図７（ａ）の前に、ビアホール１３ａの底部に露出する下層配線８におけるバリアメタル層３を予め除去しておいてもよい。
【００５７】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置について、図８を参照しながら説明する。図８は、第３の実施形態における半導体装置の製造方法の工程断面図である。但し、第１の実施形態と同一内容、及び図４から図６と同一構成要素は詳細な説明を省略する。
【００５８】
本実施形態は、図８（ｃ）に示すように、ビアホール１３ａの底部に積層のバリアメタル層が存在しない点で第１の実施形態と異なる。従って、メタルプラグ１３と下層配線８との界面にバリアメタル層が介在しないため、メタルプラグ１３の底部での抵抗を下げることができる。これにより、ジュール熱の発生によるボイド発生を抑制することができるという効果を有する。
【００５９】
以下、本実施形態における半導体装置の製造方法について説明する。
【００６０】
まず、図４（ａ）から図５（ｂ）までと同一の工程により、図８（ａ）に示すように、第２の層間絶縁膜２に積層のバリアメタル層によって完全に覆われた下層配線８と、第３の層間絶縁膜１１中にビアホール１３ａと、第４の層間絶縁膜１２中に第２の配線溝１４を形成する。続いて、スパッタ法により、ビアホール１３ａ及び第２の配線溝１４の底面及び側壁に、ＴａＮからなるバリア層１５及びＴａからなる密着層１６を形成する。
【００６１】
次に、図８（ｂ）に示すように、Ａｒスパッタ法により、ビアホール１３ａの底部のバリア層１０と密着層９を除去する。
【００６２】
次に、スパッタ法により、ビアホール１３ａ及び第２の配線溝１４の底面及び側壁に、シード層（図示せず）を形成する。続いて、上述した図６（ａ）から図６（ｃ）と同様の方法により上層配線１９を形成し、図８（ｃ）に示すように、メタルプラグ１３の底部にのみバリアメタル層が存在しない配線層が形成できる。
【００６３】
このように、本実施形態によれば、配線層とメタルプラグとの接続部分にバリアメタル層が無いため、ビアホールの底部におけるメタルの拡散経路を確保することができると共に、ビア底での抵抗を低減することができる。従って、ビアホール底でのメタル拡散が向上し、ボイドの発生を抑制することができる。
【００６４】
また、配線を構成する導電膜と絶縁膜との間にバリアメタル層が存在するため、配線層の側面全てが周囲の層間絶縁膜と接することがなく、界面拡散係数が小さく密着性がよいため、ボイドの発生を抑制することができる。
【００６５】
なお、本実施形態において、図９に示すように、ビアホール１３ａの底における下層配線８の上面に形成された密着層９は残存してもよい。つまり、図８（ｂ）に示したスパッタ工程において、密着層９を残すようにその上のバリア層１０とバリアメタル層（１５、１６）を除去してもよい。ビアホール１３ａの底部に形成されたバリア層１０及びバリアメタル層１５、１６が除去されているので、ビア抵抗を低減することができる。
【００６６】
（第３の実施形態の製造方法の変形例１）
続いて、上述した第３の実施形態に係る半導体装置の製造方法の変形例１について図１０を参照しながら説明する。図１０（ａ）に至る工程は、図４（ａ）から図５（ａ）と同一工程であるため、説明を省略する。
【００６７】
まず、図１０（ａ）に示すように、ビアホール１３ａ及び第２の配線溝１４を形成後、図１０（ｂ）に示すように、Ａｒスパッタ法により、ビアホール１３ａの底部に露出するバリアメタル層（密着層９及びバリア層１０）を除去する。このとき、密着層９は残存してもよい。
【００６８】
次に、図１０（ｃ）に示すように、ビアホール１３ａ及び第２の配線溝１４の底面及び側面に、例えばＴａＮからなるバリア層１５を形成する。さらに、Ａｒスパッタ法により、ビアホール１３ａの底部に形成されたバリア層１５を除去する。続いて、図１０（ｄ）に示すように、バリア層１５上に、例えばＴａからなる密着層１６を形成し、その後Ａｒスパッタ法により、ビアホール１３ａの底部の密着層１６を除去する。その後、上述した第２の実施形態と同様の工程により、配線層を得ることができる。
【００６９】
なお、本実施形態において、図１０（ｃ）及び（ｄ）に示すように、ビア底のバリア層１５を除去した後、密着層１６を形成し、さらにその後密着層１６を除去する場合について説明したが、図１０（ａ）に示すように、バリアメタル層を除去した後、バリア層１５と密着層１６を順次堆積し、シード層の形成前にビアホール１３ａの底部のバリアメタル層をＡｒスパッタ法により除去してもよい。このようにすれば、工程数を削減することができる。
【００７０】
なお、図１０（ｂ）や図１０（ｄ）におけるＡｒスパッタ法において、ビアホール１３ａ底の密着層９は残存してもよい。少なくともバリア層が除去されていれば、メタルプラグのビアホール底での抵抗を低減することができる。
【００７１】
（第３の実施形態の製造方法の変形例２）
さらに、上述した第３の実施形態に係る半導体装置の製造方法の変形例２について図１１を参照しながら説明する。本変形例２は、第２の実施形態の製造方法と異なる点は、ビアホール１３ａと第２の配線溝１４を形成後、ビアホール１３ａと第２の配線溝１４の底面及び側面にバリア層１５のみを形成することである。その後、ビアホール底のバリア層１５を除去し、密着層１６を形成する。次に、ビアホール底の密着層１６を除去し、その後メタルプラグ１３と上層配線１９を形成する。
【００７２】
なお、本発明は、例えば図１２に示すように、上記各実施形態を組み合わせた構造も含む。
【００７３】
なお、上記各実施形態において、ＴａＮとＴａからなるバリアメタル層について説明したが、これに限らず、密着性の良いその他のバリアメタル層も同様に本実施形態に適用可能である。また、バリア層と密着層は、高融点金属又はその窒化物を含めばよい。高融点金属は、例えばＴａ、Ｔｉ、Ｗなどが挙げられる。
【００７４】
なお、上記各実施形態において、シード層はＣｕに限られず、Ａｇ、Ａｕなどでもよい。
【００７５】
なお、上記各実施形態において、導電膜はＡｌでもよい。
【００７６】
なお、上記各実施形態において、多層配線の形成方法として、デュアルダマシン法を用いて説明したが、シングルダマシン法や、その他公知技術を用いても、各実施形態と同様の効果を奏することができる。
【００７７】
また、Ｃｕからなる埋め込み配線層及びメタルプラグ形成に適用した場合について説明したが、本発明はその他の金属の埋め込みプロセスを伴う全ての半導体装置の製造方法についても同様に適用可能である。
【００７８】
また、本発明を上記実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。
【産業上の利用可能性】
【００７９】
本発明に係る半導体装置及びその製造方法は、多層配線構造を備えた半導体装置の信頼性向上に有用である。
【図面の簡単な説明】
【００８０】
【図１】従来の多層配線構造を有する半導体装置の要部断面図
【図２】従来の多層配線構造を有する半導体装置の要部断面図
【図３】本発明の第１の実施形態における半導体装置の要部断面図
【図４】本発明の第１の実施形態における半導体装置の製造方法の工程断面図
【図５】本発明の第１の実施形態における半導体装置の製造方法の工程断面図
【図６】本発明の第１の実施形態における半導体装置の製造方法の工程断面図
【図７】本発明の第２の実施形態における半導体装置の製造方法の工程断面図
【図８】本発明の第３の実施形態における半導体装置の製造方法の工程断面図
【図９】本発明の第３の実施形態における他の半導体装置の要部断面図
【図１０】本発明の第３の実施形態における半導体装置の製造方法の変形例１を示す図
【図１１】本発明の第３の実施形態における半導体装置の製造方法の変形例２を示す図
【図１２】本発明にかかるその他の半導体装置の要部断面図
【符号の説明】
【００８１】
１  第１の層間絶縁膜
２  第２の層間絶縁膜
３  バリア層
４  密着層
５  シード層
６  第１の配線溝
７  導電膜
８  下層配線
９  密着層
１０  バリア層
１１  第３の層間絶縁膜
１２  第４の層間絶縁膜
１３  メタルプラグ（ビアホール）
１４  第２の配線溝
１５  バリア層
１６  密着層
１７  シード層
１８  導電膜
１９  上層配線
２０  密着層
２１  バリア層
２２  第５の層間絶縁膜
【図４】
2006196820.tif 000003
【図１】
2006196820.tif 000004
【図２】
2006196820.tif 000005
【図３】
2006196820.tif 000006
【図５】
2006196820.tif 000007
【図６】
2006196820.tif 000008
【図７】
2006196820.tif 000009
【図８】
2006196820.tif 000010
【図９】
2006196820.tif 000011
【図１０】
2006196820.tif 000012
【図１１】
2006196820.tif 000013
【図１２】
2006196820.tif 000014