(57)【要約】【課題】ＡＤＣなどの信号処理システムの入力及び出力を比較することなく、このシステムの出力のみを用いてその出力の歪を直接的に低減又は除去する。【解決手段】第１校正周波数発生器２１０からの第１アナログ信号と第２校正周波数発生器２１２からの第２アナログ信号とをアナログ加算器２１４により加算する。アナログ・デジタル変換器２００は加算器２１４からのアナログ出力をデジタル出力に変換する。線形補正器１００は、ＡＤＣからのデジタル出力をn次（n:２以上の整数）の各々における複数のフィルタに供給し、これらフィルタの出力を掛け算してn次のフィルタ積を求め、n次の総てのフィルタ積の和を発生する。取り込みメモリ２０８は、ＡＤＣからのデジタル出力を受ける。プロセッサ２０４が校正周波数発生器を制御し、メモリのデータを読み取り、線形補正器のフィルタ係数をプログラムする。【選択図】図６
2006157901.tif 000002
【特許請求の範囲】
【請求項１】
第１アナログ信号を発生する第１アナログ信号発生器と、
第２アナログ信号を発生する第２アナログ信号発生器と、
上記第１アナログ信号発生器及び上記第２アナログ信号発生器に接続され、上記第１アナログ信号及び上記第２アナログ信号を加算してアナログ出力を発生するアナログ加算器と、
上記アナログ出力を受け、デジタル出力を発生するアナログ・デジタル変換器と、
上記デジタル出力を受け、フィルタ積の和を発生する線形補正器と、
上記デジタル出力を受ける取り込みメモリと、
上記第１信号発生器及び上記第２信号発生器を制御し、上記取り込みメモリのデータを読み取るように接続されると共に、上記線形補正器に接続されて上記フィルタ積用のフィルタ係数をプログラムするプロセッサと
を具えた校正装置。
【請求項２】
線形補正器を校正する方法であって、
出力端を有する信号処理システムに第１波形及び第２波形を入力し、
上記信号処理システムからの出力された上記第１波形及び上記第２波形の相互変調及び高調波成分を取り込んで分析し、
歪モデルと上記相互変調及び高調波成分に基づき目的関数の最小を決めることにより、デバイスの出力を受ける線形補正器に用いるフィルタの振幅及び位相応答を求め、
上記振幅及び位相応答に基づき１組のフィルタ係数を計算する
ことを特徴とする線形補正器校正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に線形エラー補正に関し、特に、フィルタ積（複数のフィルタ出力を一緒に乗算した結果）を用いて、アナログ・デジタル変換器（ＡＤＣ）の如き信号処理システムが発生した歪を低減又は除去する校正装置及び線形補正器校正方法に関する。なお、本願では、用語「補償」及び「補正」を同様な意味に用いる。
【背景技術】
【０００２】
ＡＤＣが生じた歪を低減することにより、スプリアス・フリー・ダイナミック・レンジ（ＳＦＤＲ:spurious-free dynamic range：スプリアスのないダイナミック・レンジ）を広げるので、このことは、ＡＤＣを用いてデータを取り込むスペクトラム・アナライザの如きシステムや、その他の電子測定機器にとって有用である。
【０００３】
最近の高速ＡＤＣ設計では、深いクロック・パイプラインを用いて、一連の正確なステップにより、アナログ入力をサンプル・デジタル値に高精度に変換する。ＡＤＣの設計者は、アナログ処理回路内の非線形性の明らかな原因を取り除くのに多大な努力を払っている。しかし、エラーの総ての原因を取り除くことは一般的には困難である。例えば、ＳＰＩＣＥモデリングなどの計算されたモデリングによりＡＤＣが規格に合っていることがわかるまで、設計者は、回路のほとんどの問題をなくそうとする。非線形デバイスのダイナミック・レンジを減らす技術や、その周囲でのフィードバックを用いることにより、線形性を改善できる。しかし、いくつかの回路トポロジ（接続形態）には、完全には除去できない固有の歪メカニズムがある。
【０００４】
パイプライン処理にも、内部デジタル及びアナログ回路動作により、内部アナログ信号の処理を変更することがある。多くのかかる場合において、入力信号自体の線形機能、又はそれからの誘導による入力信号の自己変調によって、残留非線形歪が生じる。この結果、除去するのが困難ないくらかの低レベル歪が生じる。内部電源歪により、変調（モジュレーション）が生じる。この場合、電源供給線に電圧変調を起こす回路経路の数はかなり多い。これらの影響のシミュレーションは、デバイスのモデリングを面倒にすると共に、コンピュータによるシミュレーションが遅くなる。まず、電源変調への影響が略線形に追加されるので、これらを線形有限インパルス応答（ＦＩＲ）フィルタとしてモデル化できる。
【０００５】
アナログ信号処理における１個以上の点において変調が生じるが、これは、乗算に対応する。パイプライン化されたＡＤＣにおいて、一般的には、変換段の間の高利得アナログ増幅器にて変調が生じる。この状況において、高調波及び相互変調歪は、一般的には、２次及び３次歪の項により特徴付けるが、非常に小さな高次の歪も生じる。
【０００６】
従来の解決方法は、ボルテラ（Volterra）フィルタに基づいていた。ＡＤＣのインパルス応答は、多くのクロック周期、例えば、６４クロック周期にわたる。ボルテラ・フィルタを用いる補正システムは、同様な期間を必要とする。３次歪ボルテラ・システムにおいては、フィルタは（Ｎ3／６）個のオーダのタップを有する。これは、応答期間が６４クロック周期の補正システムにとって、約５万オーダのタップとなる。かかる非常に多くのタップを有するフィルタ・システムを実際にシステムに導入するには、非常の複雑であり、高価である。
【０００７】
提案されている他の解決方法は、ラウド・スピーカの歪補正用であり、ボルテラ・フィルタをある観点から近似するフィルタ構造を用いる。図１は、この解決方法を示すブロック図であり、１次補正と３次補正を行う。１次補正は、フィルタ１２（ｈ1）により行われる。３次補正を行うには、フィルタ１４の出力とフィルタ１６の出力とを乗算器１８により掛け算し、この乗算器１８の出力をフィルタ２０によりろ波し、フィルタ２２の出力を乗算器２４によりフィルタ２４の出力と掛け算し、最後に乗算器２４の出力をフィルタ２６によりろ波する。加算器２８が１次補償の出力と３次補償の出力と加算することにより、線形キュービック（立体）補償を行える。図１に示すシステムの３次補償は、次式により実現する。
【０００８】
【数１】
2006157901.tif 000003
【０００９】
この式は、一般的な３次非線形フィルタ構造として記載されている。ここでは、乗算器１８の後にフィルタ２０を用い、乗算器２４の後にフィルタ２６を用いている。線形キュービック補償が得られると、補償すべきシステムの未知の出力からこの線形キュービック補償を減算器２９により減算する。（減算器２９のブロック内には「＋」の符号があるが、一方の入力端子に「−」の符号があることに留意されたい。）この減算では、補正器が、システムの入力であるオリジナル信号にアクセスする必要があるが、オリジナル信号がデジタルでないと利用できない。これは、ボルテラ・フィルタの有用なサブケースであるが、良好な線形周波数応答のシステムにとっては適切でないという欠点がある。乗算器の後段のフィルタは、オリジナル成分と、前段の乗算器の非線形の影響により生じた偽（エリアシング）成分とを区別できない。乗算器の後の追加的なろ波動作により、周波数に依存した信号経路の振幅及び位相応答をいくらか補正できるが、ナイキスト帯域のほとんどを用いるアプリケーションに適用した場合、エリアシングによって、フィルタは、オリジナル成分及び偽成分の間の位相及び振幅応答の違いを補正できない。
【００１０】
線形補償システムにおける残りの問題は、校正に関する。これらシステムは、出力に対して非線形であるフィルタ係数の問題を解決する必要がある。さらに多くの係数を解く必要があると、システムに適用できる校正技法に一層多くの補償が必要となる。
【００１１】
【特許文献１】特開２０００−２５３４８６号公報
【特許文献２】特開２００５−２９５５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、ＡＤＣなどの信号処理システムの従来の解決方法を改善した校正装置及び線形補正器校正方法が望まれている。
【課題を解決するための手段】
【００１３】
本発明の校正方法は；第１アナログ信号を発生する第１アナログ信号発生器（２１０）と；第２アナログ信号を発生する第２アナログ信号発生器（２１２）と；これら第１アナログ信号発生器及び第２アナログ信号発生器に接続され、第１アナログ信号及び第２アナログ信号を加算してアナログ出力を発生するアナログ加算器（２１４）と；このアナログ出力を受け、デジタル出力を発生するアナログ・デジタル変換器（２００）と；デジタル出力を受け、フィルタ積の和を発生する線形補正器（１００）と；デジタル出力を受ける取り込みメモリ（２０８）と、第１信号発生器（２１０）及び第２信号発生器（２１２）を制御し、取り込みメモリ（２０８）のデータを読み取るように接続されると共に、線形補正器（１００）に接続されてフィルタ積用のフィルタ係数をプログラムするプロセッサ（２０４）とを具えている。なお、括弧内の参照符号などは、単に実施例との関係を示すものであり、本発明を限定するものではない。
また、本発明は、線形補正器を校正する方法であって；出力端を有する信号処理システム（２００）に第１波形（２１０の出力）及び第２波形（２１２の出力）を入力し；信号処理システムからの出力された第１波形及び第２波形の相互変調及び高調波成分を取り込んで分析し；歪モデルと相互変調及び高調波成分に基づき目的関数の最小を決めることにより、デバイスの出力を受ける線形補正器（１００）に用いるフィルタの振幅及び位相応答を求め；振幅及び位相応答に基づき１組のフィルタ係数を計算することを特徴とする。
【発明の効果】
【００１４】
ＡＤＣ内の等化的な歪発生フィルタの係数を求めることにより歪メカニズムをモデル化できるならば、ＡＤＣの出力をデジタル処理ネットワークに通過させ、このネットワークが略同じ方法で信号に歪を与え、このネットワークによる歪をＡＤＣの出力から減算することにより、ＡＤＣの歪を低減又は除去できる。ＡＤＣの総ての歪を完全に除去することは不可能であるが、この方法により、ＡＤＣのスプリアス・フリー・ダイナミック・レンジ（ＳＦＤＲ）を改善できる。例えば、ＡＤＣの特性に依存するが、ＳＦＤＲが８０ｄＢのＡＤＣを１５ｄＢも改善できる。この改善により従来のトポロジからいくつかのフィルタをなくせるので、比較的平坦な線形周波数応答のシステムに用いる設計を簡略化できる。この簡略化は、補正システムにおけるフィルタの長さとトレード・オフであるので、同じ量の処理では、性能を改善できる。この改善は、ＡＤＣを用いるスペクトラム・アナライザ、オシロスコープなどの測定機器に関連した高精度測定アプリケーションに大きな効果がある。
【００１５】
本発明は、これらの利点を実現するために、適切な校正装置及び方法を提供する。この校正装置は、第１アナログ信号を発生する第１アナログ信号発生器と、第２アナログ信号を発生する第２アナログ信号発生器と、これら第１アナログ信号発生器及び第２アナログ信号発生器に接続され、第１アナログ信号及び第２アナログ信号を加算してアナログ出力を発生するアナログ加算器とを具えている。このアナログ出力は、ＡＤＣに供給されるので、デジタル出力が得られる。複数のフィルタ積（複数のフィルタ出力を一緒に乗算した結果）の和を求める線形補正器をＡＤＣのデジタル出力端に接続する。通常動作において、線形補正器は、ＡＤＣの出力に比較して歪が低減した補正済み出力を発生する。取り込みメモリをデジタル出力端に接続する。第１信号発生器及び第２信号発生器を制御するプロセッサが取り込みメモリのデータを読み出せるように接続する。このプロセッサを線形補正器にも接続して、フィルタ積を求めるためにフィルタ係数をプログラムする。
【００１６】
本発明は、線形補正器を校正する方法も提供する。この校正方法を実現するために、出力端を有する信号処理システムに第１波形及び第２波形を入力する。取り込みメモリ及びプロセッサは、信号処理システムから出力される第１波形及び第２波形の相互変調及び高調波成分を取り込み分析する。歪モデルと、相互変調及び高調波成分とに基づいて目的関数の最小値を求めることにより、デバイス（信号処理システム）の出力端に接続された線形補正器に用いるフィルタの振幅及び位相応答を見つける。これら振幅及び位相応答を用いて、１組のフィルタ係数を計算する。
【発明を実施するための最良の形態】
【００１７】
上述の如く、従来提案されていた解決方法は、ボルテラ・フィルタに基づいていた。しかし、ボルテラ・フィルタは、非常に大きく、ＡＤＣと関連させて実現することが困難なので、一層扱いやすく、残留した主要な歪を低減できるフィルタ設計に有用な解決方法が望まれていた。出発点としてボルテラ・フィルタを考察する。一般化した非線形フィルタ・システムは、次式（式１）のように数学的に表現できる。なお、Ｎは、フィルタのインパルス応答長であり、ｋは、フィルタの次数である。
【００１８】
【数２】
2006157901.tif 000004
【００１９】
例えば、ｎ＝３ならば、ｋ＝１における線形ＦＩＲフィルタ項、ｋ＝２における２次歪フィルタ項、ｋ＝３における３次フィルタ項、ＤＣ（直流）値（ｈ0）の和が得られる。よって、ｎ＝３において、ボルテラ・フィルタは、次式（式２）のように表現できる。
【００２０】
【数３】
2006157901.tif 000005
【００２１】
ボルテラ・フィルタ係数は、出力ｙが線形なので、１組のｈは、理論的に一連のデータとなる。積の項のいくつかは、入力サンプルの同じ組の順列となるので、各次数ｋ用のｈの組におけるフィルタ・タップの数に対応する個別の数値は、正確には次式（式３）となる。
【００２２】
【数４】
2006157901.tif 000006
【００２３】
残念なことに、パイプライン化したＡＤＣ（パイプラインＡＤＣ）のインパルス応答は、非常に大きいので、Ｎが大きく、ｋ＝３におけるタップの数が非常に大きくなる。例えば、Ｎ＝６４でパイプラインＡＤＣシステムのインパルス応答が６４クロック周期ならば、必要なタップの数は約４４０００である。他の次数のフィルタでも、必要に応じて追加のタップが必要となる。
【００２４】
本発明のＡＤＣ線形補正器の実施例では、ボルテラ・フィルタ・システムのサブセットを使用できる。このボルテラ・フィルタ・システムのサブセットは、次式（式４）で特徴付けることができる。なお、システム次数ｎは、１＜＝ｋ＜＝ｎにおける１組のプロダクト次数ｋである。
【００２５】
【数５】
2006157901.tif 000007
【００２６】
タップの数及び値は未知であるが、歪モデルがこの形式であると仮定する。補正モデルは、次数を除いて同じ形式であり、フィルタ長は、特定のＡＤＣアーキテクチャによる実験に基づき、事前に選択されている。次に、校正は、フィルタ・タップを見つけることも含む。フィルタ・タップは、一般的に、各フィルタ毎に異なる点に留意されたい。システム次数がｎ＝３で、ｈ0（ＤＣ）項を無視すると、次式（式５）が得られる。フィルタを用いて実現した各線形畳み込みによるＮタップ・フィルタの積が、この構成の実施例の特徴となる。
【００２７】
【数６】
2006157901.tif 000008
【００２８】
図２は、式５を実現する本発明による線形補正器１００の実施例を示す。ＡＤＣの如き信号処理システムの出力は、線形補正器１００の入力として供給される。式５に示すように線形畳み込みの各々は、フィルタ１０２〜１１２を用いて実現する。これらフィルタは、ＦＩＲフィルタにより実現できる。１次項は、フィルタ１０２（１次信号経路）に対応する。別の実施例においては、フィルタ１０２を、他のフィルタの長さの約半分に等しい固定遅延に置換することにより、１次項を実現する。さらに他の実施例において、フィルタ１０２を固定遅延及びフィルタの組合せと置換して１次項を実現しているので、総遅延は、他の次数のフィルタ長の約半分である。フィルタ１０４及びフィルタ１０６の出力を乗算器１２０により乗算して、２次フィルタ積を発生することにより２次項を実現している。なお、フィルタ積とは、複数のフィルタ出力を一緒に乗算した結果である。また、フィルタ乗算回路とは、フィルタ積を求める回路であり、ここでは、フィルタ１０４及び１０６と、乗算器１２０とで構成される。３次項を実現するには、乗算器１２２を用いて、フィルタ１０８、フィルタ１１０及びフィルタ１１２の出力を乗算して、３次フィルタ積を発生している。これらフィルタ１０８、１１０、１１２及び乗算器１２２もフィルタ乗算回路を構成する。加算器１２４を用いて、フィルタ１０２の出力を乗算器１２０及び乗算器１２２の出力と加算して、これらフィルタ積の単純和を出力として発生する。ここで用いた項の単純和は、乗算器及び加算器１２４の間で追加的なろ波を行うことなく、乗算値を加算する動作となっている。乗算器を加算器に直接接続することにより、この単純和が得られる。ここで用いたように、直接接続する（又は直接接続される）項は、経路内にフィルタや他の処理要素がなく、経路上の信号データの基本的性質を変化させないレジスタや他の要素が経路内にあることを意味する。加算器の出力が補償信号であり、ＡＤＣなどの信号処理システムにより生じた非線形性を低減する。本発明の実施例は、従来の解決方法で用いていた乗算器の後段のフィルタを除去した点に留意されたい。これは、図１に示す従来技術と比較して、追加のタップを有するフィルタが必要になるかもしれないが、これらフィルタを用いて、乗算器に続くフィルタからの追加的な補償を必要としないで、ある種の歪を補償できる。例えば、図１の従来技術が半クロック周期遅延の全パス出力フィルタ２０（いわゆるsin(x)/x又はsin(x)フィルタ）を用いると、このフィルタを乗算の前のフィルタに組み込むことができる。乗算器の前段のみにフィルタを用いることにより、フィルタ積システム（フィルタ乗算回路）用に、オリジナル成分及びエリアシング成分の間で補正フィルタ応答を確実に区別できる。
【００２９】
いくつかの実施例において異なる長さのフィルタを用いることにより補償量を減らしてもよいが、長いフィルタを用いることにより、変数の数を増加して校正期間中の問題を解決して、校正アルゴリズムを緩やかにできる。ハードウェアを実現するために、長いフィルタには、フィルタ信号遅延と一致させるために追加的な遅延も必要である。しかし、補正器１００の実施例において、フィルタの長さの総てが等しい。
【００３０】
図３は、２次歪の補正を除いて、１次及び３次歪を補償するように設計した線形補正器１００の実施例を示す。いくつかのアプリケーションにおいて、２次補正を必要とする程、２次歪が重要ではない。図３に示すように、乗算器１２２により、フィルタ１０８、フィルタ１１０及びフィルタ１１２の出力を掛け算して、３次フィルタ積を発生することにより、３次補償を行う。３次フィルタ積及び１次フィルタ積の単純和により、１次及び３次歪を低減したが除去した補償済信号が得られる。
【００３１】
図４は、本発明による１次、２次、３次及び４次の歪用の補償を含み、フィルタ乗算回路に基づく線形補正器のブロック図である。この図４に示すように、４次補償を含んだ補正器１００の実施例を実現できる。システム次数ｎ＝４として式４の一般形式を用い、ｈ0（ＤＣ）項を無視すると、次式（式６）が得られる。
【００３２】
【数７】
2006157901.tif 000009
【００３３】
図４に示すように、乗算器１４８を用いて、フィルタ１４０、フィルタ１４２、フィルタ１４４、フィルタ１４６の出力を一緒に掛け算して、４次項のフィルタ積を求める。これらフィルタ１４０、１４２、１４４、１４６及び乗算器１４８もフィルタ乗算回路を構成する。さらに、乗算器１４８及び加算器１２４の間に如何なるフィルタも介在させることなく、加算器１２４は、このフィルタ積を他の次数の補償と直接加算する。上述の例から明らかなように、本明細書で開示したようにフィルタ積の単純和を用いて、任意の次数用に式５及び式６と同様な形式に式４を解くことは、当業者に可能であろう。図４に示すように、２次補償をはずして、詳細に後述する校正を可能にする。この構成は、４次が一層重要な環境における補償を行う。同様に、４次及び５次の補償を行い、２次及び３次の両方を除去しても、後述の校正が可能である。
【００３４】
一般的なボルテラ形式の提案されている分析の有効性と、対応するフィルタ積の構成との根拠は、この方法において、単一の自己変調メカニズムが各積の次数ｋに対して存在し、任意のランダムなボルテラ・フィルタ・システムを分析できそうにないという前提に基づいている。
【００３５】
線形補正器１００の種々の実施例は、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）又はＡＳＩＣ（特定用途向け集積回路）などの専用ハードウェアを用いるか、又は、汎用プロセッサで動作するソフトウェアを用いることにより実現できる。現在では、ＦＰＧＡ又はＡＳＩＣは、実時間で補正するのに有用であり、一方、汎用プロセッサ上で動作するソフトウェアは、取り込み後の補正に有用である。将来的には、実時間補正に対しても、汎用プロセッサ上で動作するソフトウェアが利用できるようになるであろう。
【００３６】
いくつかの実施例において、線形補正器１００を用いてＡＤＣからの信号出力を補償したが、別の実施例においては、線形補正器１００の構成は、同じパッケージ内に集積してもよいし、補償済みＡＤＣを形成するために、ＡＤＣと同じチップ上に集積してもよい。補償済みＡＤＣ１９０を図５に示す。このＡＤＣ１９０は、アナログ信号をデジタル信号に変換する種々の回路を含んだＡＤＣモジュール１９２を具えている。ＡＤＣモジュール１９２のデジタル出力を線形補正器１００に入力する。なお、この線形補正器１００は、図２〜図５を参照して上述のように実現できる。線形補正器の出力は、歪が低減されている。この組合せ構成は、補正されたＡＤＣを提供する。
【００３７】
上述の線形補正器を適切に最適化するために、この線形補正器を校正して、フィルタの各々のフィルタ係数を適切に決める必要がある。汎用ボルテラ・フィルタと異なり、図２〜４に示す補正器のフィルタ積出力は、その係数に関連して線形ではないので、フィルタ係数の計算は、一般の場合の非線形最適化の課題となる。
【００３８】
よって、本発明による校正機能を有する線形補正装置と校正方法は、次のようになる。図６は、本発明による補償及び校正装置を含むＡＤＣシステムのブロック図である。この図６に示すように、ＡＤＣ２００は、線形補正器１００及び校正回路を有する。アナログ選択スイッチ２０２を設けて、ＡＤＣへの入力を制御する。プロセッサ２０４がアナログ選択スイッチ２０２を制御する。校正期間中、プロセッサ２０４は、アナログ選択スイッチ２０２を制御して、校正周波数信号をＡＤＣ２００の入力端に供給する。プロセッサ２０４は、デジタル選択スイッチ２０６も制御して、校正期間中に、ＡＤＣ２００からの直接のデジタル出力を取り込みメモリ２０８に供給するか否かも制御する。プロセッサ２０４は、第１校正周波数発生器（第１アナログ発生器）２１０及び第２校正周波数発生器（第２アナログ発生器）２１２も制御する。これら第１校正周波数発生器２１０及び第２校正周波数発生器２１２からの出力（波形）を、校正期間中に、加算回路２１４により組み合わせて、ＡＤＣ（信号処理システム）２００に供給する。本発明の校正方法の実施例において、ＡＤＣに入力するアナログ校正信号及びアナログ加算の歪は、校正を行うＡＤＣよりも大幅に少ない。
【００３９】
校正期間中、取り込みメモリ２０８は、校正されていないＡＤＣ出力を校正用に取り込む。対の校正周波数のレンジにわたり、このデータを数回の取り込みにわたって処理する。取り込んだデータは、プロセッサ２０４が処理する。
【００４０】
公称動作期間中、アナログ選択スイッチ２０２を介してアナログ入力をＡＤＣ２００に供給し、線形補正器１００を用いてＡＤＣの出力を補正する。この線形補正器の基本的な動作は、図２〜４を参照して上述したとおりである。線形補正器が有するフィルタの係数は、プロセッサ２０４によりロードできる。第２プロセッサ２１６を用いて他の処理を行える。例えば、このプロセッサ２１６は、補正された出力をＡＤＣの直接出力のように処理する。図６に示す実施例では、校正及び他の処理の両方に取り込みメモリ２０８を用いている。他の実施例では、別のメモリを他の処理用に用いてもよい。同様に、図６に示す実施例は、第２プロセッサ２１６を示しているが、他の実施例において、プロセッサ２０４が校正処理を制御すると共に、追加的な処理を行うこともできる。
【００４１】
図７は、本発明による基本的な校正手順を示す流れ図である。この図７に示すように、線形補正器内のフィルタ積における１組のフィルタを校正するには、４つの基本的なステップがある。１次より上の各積の次数（プロダクト・オーダー：積次）に対して、例えば、２次及び３次に対して、積の次数をパラメータとして用いて、各ステップを実行する。ステップ３１０では、対の入力周波数の相互変調（ＩＭ）及び高調波成分を取り込み、分析する。ステップ３４０では、ステップ３１０の結果を用いて、補正ネットワーク内のフィルタ用の振幅及び位相応答を求める。ステップ３６０では、ステップ３４０で求めた振幅及び位相応答を用いて、非線形位相フィルタ設計アルゴリズムに応じて、必要な振幅及び位相応答により各フィルタを設計する。ステップ３８０では、ＡＤＣ歪を補正するフィルタ・タップを設定することにより、線形補正器１００内のフィルタをプログラムする。
【００４２】
ステップ３１０の基本的な信号取り込み及び分析は、図８のステップ４１０のように、基本データ記録長を選択することにより行える。なお、図８は、本発明による校正手順の追加的な流れ図である。１組の校正周波数をステップ４２０にて選択する。ステップ４３０では、ステップ４２０で選択した校正インデックス及び公称校正周波数に基づいて２つの正弦波入力を発生（導入）する。ステップ４４０では、各校正中央周波数インデックスに対して１組の高調波及び相互変調周波数を計算して発生する。ステップ４５０では、エリアシングを試験する。なお、このエリアシングにより、周波数成分が重なってしまう。ステップ４６０では、（１）ちょうど計算した高調波及び相互変調周波数における１組の離散フーリエ変換（ＤＦＴ）を実行するか、又は、（２）完全な１組の可能な周波数に対する結果を発生する高速フーリエ変換（ＦＦＴ）を実行する。よって、計算した高調波及び相互変調周波数における結果の出力を選択する。
【００４３】
ステップ４１０にて、ＤＦＴ分析用の基本データ記録長Ｌを選択する。本発明の校正方法の実施例において効率的なＬとして、２のべき数を選択する。Ｌの選択値は、基本的な分析周波数Ｆ＝ｆs／Ｌに対応する。なお、ｆsは、サンプル・レートである。すべての周波数ｆmは、基本分析周波数Ｆの高調波ｍ（整数倍）として表せる。即ち、ｆm＝ｍＦである。角周波数で表せば、次式（式７）のようになる。
ωm＝２πｆm＝２πｍＦ＝２πｍｆs／Ｌ      （式７）
【００４４】
ステップ４２０にて、フィルタ応答を設計するために、次のステップで用いる１組の校正周波数を選択する。これら周波数は、Ｆの数倍である高調波として選択され、全体のナイキスト帯域内では規則正しい間隔となる。ここでは、複数の入力周波数が発生するが、通常、０（ＤＣ）及びｆs／２の極限を無視する。
【００４５】
ステップ４３０にて、公称校正周波数ωcの各校正インデックスｃに対して、角周波数ωc-1＝ωc−ω1及びωc+1＝ωc＋ω1である２つの正弦波入力を発生する。これを次の式８に表す。
xc（t）＝Pc-1sin（ωc-1(t＋λc-1)）＋Qc+1sin（ωc+1（t＋λc+1））  （式８）
なお、λcは、周波数インデックスｃにおける遅延である。この校正方法の実施例において、振幅{Pc-1,Qc+1}は、改善したＩＭの校正結果に類似している。その後の校正段にて、いくつかの小さな差を除去できる。校正方法の実施例において、校正周波数がＡＤＣ入力ダイナミック・レンジの多くの部分を校正できるように、これら校正周波数を選択する。そして、ＬのＭ倍（整数倍）の隣接したＡ／Ｄ出力サンプルを取り込む。Ｍ番目毎のサンプルの各々を平均化して、ｔ＝０、・・・Ｌ−１に対する低ノイズｙ（ｔ）を得る。なお、Ｌは、上述のステップ４１０にて得た基本データ記録長である。この形式の簡単な平均化は、非常に高速であり、ＭＬの大きな値（百万サンプル以上も可能）に対して迅速な処理が可能となる。Ｌが小さくなり過ぎないように、又は、分析周波数が大きく離れ過ぎないように、Ｌを選択しなければならない。Ｌの大きな値は、必要以上に多くの校正周波数データを発生するので、アルゴリズムが遅くなり、校正動作が一層遅くなる。Ｌ＝２10＝１０２４の値を用いて良好な結果を得た。
【００４６】
ステップ４４０では、各校正中央周波数のインデックスｃに対して（０＜ｃ＜Ｌ）、１組の高調波及び相互変調周波数を発生する。ＤＣ（直流）エラーが多くの他の理由により生じるので、ＤＣ項を無視する。例えば、２次システムは、ＩＭ及び高調波歪周波数を｛ωc-1−ωc+1、２ωc-1、ωc-1＋ωc+1、２ωc+1｝で有する。これは、ｍ＝｛２、２ｃ−２、２ｃ、２ｃ＋２｝を示すことに対応する。実際には、和周波数項ｍ＝｛２ｃ−２、２ｃ、２ｃ＋２｝を用いて校正することが可能である。周波数差の項ではなく周波数和の項を用いる利点は、任意の低次の歪フィルタ積によって周波数和の項が発生しないことである。
【００４７】
サンプル・システムにおいて、ＩＭ及び高調波歪がエリアシング周波数成分を含んでいるかもしれない点に留意されたい。よって、ステップ４５０にて、測定が歪モデルと矛盾しているので、エリアシングにより周波数成分が重なる状況を試験により指摘できる。所定のｃの場合、１組の可能性のある高調波及びＩＭ項（ＤＣを除く）が発生する。いくつかの実施例において、この組合せは、ＤＣ項を除いて、総ての可能性のある高調波及びＩＭ項を含んでいる。インデックスｍの各周波数において、サンプリング理論は、Ｌの周波数間隔においてエリアシング成分を区別できないので、これらは、互いに次式（式９）のようになる。
w(mi)=mi mod L      （式９）
【００４８】
さらに、間隔Ｌ内にて、エリアシングは、ｗ（ｍi）及びＬ−ｗ（ｍi）を区別できない。エリアシング（alias）のインデックスの再マッピングは、次式（式１０）のように低レンジとなる。
alias(mi)=min(w(mi), L-w(mi))      （式１０）
ここで、min()は、その入力値の最小の方である。よって、0<=alias(m)<=L/2である。ｍiからalias(mi)までの再マッピングを単に用いて、所定整数ｍi及びＬに対する任意の歪周波数競合（矛盾）を検出する。競合検出を最も簡単に行うには、総ての高調波及びＩＭ周波数インデックスを発生し、上述の式９及び式１０で示したように各周波数インデックスをマッピングし、その結果のエリアシング周波数インデックス値を数学的にソートする。同じ再マッピング周波数インデックス値を有する隣接の周波数インデックスが見つかるかもしれない。競合が見つかると、ｃのその値では測定を行わない。Ｌが２のべき数でｃが偶数ならば、｛ｃ−１、Ｃ＋１｝は、常に、比較的に重要である。よって、競合は、エリアシング周波数にて発生する。しかし、競合は、通常めったにない。例えば、３次のシステムにおいて、ｃ＝Ｌ／４のときのみ競合が生じる。この場合、相互変調成分は、２（Ｌ／４−１）＋（Ｌ／４＋１）＝３Ｌ／４−１であり、そのエリアシング周波数は、Ｌ−（３Ｌ／４−１）＝Ｌ／４＋１であり、これが入力周波数である。同様に、（Ｌ／４−１）＋（２Ｌ／４＋１）＝３Ｌ／４＋１のエリアシングがＬ／４−１で、これが入力周波数である。
【００４９】
本発明の校正方法の実施例において、ステップ４６０で示したように、選択した高調波及び相互変調周波数にて１組のＬサンプル実数入力のＤＦＴを実行する。平均化した実数サンプル・シーケンス（式１１）での単一周波数のＤＦＴを用いて、各周波数ｍでの実数及び虚数成分を求める。
【００５０】
【数８】
2006157901.tif 000010
【００５１】
ここで、Ｒｅ及びＩｍは、複素数入力の実数部分及び虚数部分である。式１１の形式は、上述のステップ４１０に関連して得た式７からの公称サンプル周波数用である。別の実施例において、多数のＤＦＴの代わりに高速フーリエ変換（ＦＦＴ）を用いて、各周波数ｍにおける実数及び虚数成分を得てもよい。
【００５２】
歪システムにおいて、各フィルタは、この段階での未知の振幅及び位相応答を有する。これら応答を見つけるため、このシステムの歪に対する数学的モデルを与える。この与えられたモデルに基づいて、非線形最適化を実行できる。Ｎ次積の自己変調モデルは、ｎ個の未知のフィルタ応答を各積の項への変調入力として次のように表す（式１２）。
【００５３】
【数９】
2006157901.tif 000011
【００５４】
この自己変調モデルは、別の一般形式で次のように書き替えることができる（数１０）。
【００５５】
【数１０】
2006157901.tif 000012
【００５６】
なお、ここでは、以下のようである。
【００５７】
【数１１】
2006157901.tif 000013
【００５８】
【数１２】
2006157901.tif 000014
【００５９】
充分に大きなＬを与えると、校正に用いる２対の周波数Ｃ−１及びＣ＋１が所定のフィルタに充分に近ければ、各周波数における遅延はほぼ同じように仮定でき、式１５は次のように簡略化できる（式１６）。
【００６０】
【数１３】
2006157901.tif 000015
【００６１】
ｎ次歪システムでは、変数の数が２ｎ＋１に等しい。使用する各対の校正周波数では、ＡＤＣの正弦波入力の振幅は、ぴったりと一致している。そうでなければ、このシステムは、それらの振幅の差や、２つの異なる周波数の各フィルタの振幅応答の差を区別できない。
【００６２】
２つの差校正周波数での各フィルタを通過する振幅応答がほぼ同じならば、より簡単な自己変調モデルが次のように得られる（式１７）。
【００６３】
【数１４】
2006157901.tif 000016
【００６４】
式１３、式１６又は式１７に示したように、これら歪モデルの１つに一致するＡＤＣを選択することにより、各周波数における各フィルタ経路の１組の位相及び振幅の解を求める方法が見つかる。歪モデルを表すいくつかの式を拡張して、上述のステップ４４０で見つけたものに対応する１組の相互変調及び高調波周波数成分を与えることができる。ここでの低減は、各周波数における余弦（実数）項及び正弦（虚数）項として表すことができる。ステップ４６０で求めた１組のＤＦＴにより周波数項の拡張及び収集を行うと、これら拡張及びＤＦＴ結果の実数部及び虚数部の間の差の２乗の和が、上述のようにＤＦＴ又はＦＦＴから得られるが、これらは、記号的である。この結果、２次歪が大がかりな式であり、高次の各々はより大がかりな式となる。
【００６５】
角周波数ωでは、位相φ及び遅延λが次式
λ＝φ／ω      （式１８）
で示すように関連するので、式７のωmに代入し、公称周波数（即ち、ｆs＝１）を用いると、モデル式１３、１６又は１７の任意の式を周波数インデックスの項に書き直せる。例えば、式１６は、次のように書き替えることができる（式１９）。
【００６６】
【数１５】
2006157901.tif 000017
【００６７】
次数ｎ＝２で実数部分及び虚数部分に分解する例において、式１９を拡張し、項をまとめると、４つのＤＣでない相互変調及び高調波周波数のインデックス｛２、２ｃ、２ｃ−２、２ｃ＋２｝での項が次のようになる。
【００６８】
【数１６】
2006157901.tif 000018
【００６９】
【数１７】
2006157901.tif 000019
【００７０】
【数１８】
2006157901.tif 000020
【００７１】
【数１９】
2006157901.tif 000021
【００７２】
ここで、１組の係数｛Ｃ，Ｓ｝は、次のようになる。まず、式２０に対しては、次のようになる。
【００７３】
【数２０】
2006157901.tif 000022
【００７４】
式２１の１組の係数｛Ｃ，Ｓ｝は、次のようになる。
【００７５】
【数２１】
2006157901.tif 000023
【００７６】
式２２の１組の係数｛Ｃ，Ｓ｝は、次のようになる。
【００７７】
【数２２】
2006157901.tif 000024
【００７８】
式２３の１組の係数｛Ｃ，Ｓ｝は、次のようになる。
【００７９】
【数２３】
2006157901.tif 000025
【００８０】
式１１から、これら係数及び対応するＤＦＴ又はＦＦＴ成分の差の２乗の和は、次のようになる（式２４）。
【００８１】
【数２４】
2006157901.tif 000026
【００８２】
式２４は、ここでは、目的関数又はエラーと見なせる。２次の場合、探す未知数は、次のベクトルで表せる。
xc = {Kc, B1, c+1, B2,c+1, λ1,c, λ2,c}      （式２５）
【００８３】
目的関数が与えられると、各フィルタの振幅及び位相応答を決定できる。図９は、本発明の校正方法の実施例を示す。ステップ５４０に示すように、まず、目的関数を最小にする。この目的関数を最小にした後、ステップ５６０に示すように、振幅の後処理補正を行う。この補正処理は、ステップ５８０に示すように、各次数用に設けられたフィルタの間で分割される。
【００８４】
目的関数を最小化するため、ステップ５４０で行うように、非線形式のシステムを解く必要がある。ニュートン・ベースのアルゴリズムのクラスを用いて、これら非線形式を解き、所望次数の各々の目的関数を最小にする。実行できるニュートン・ベースのアルゴリズムには、変調ニュートン（ＭＮ），ガウス・ニュートン（ＧＮ）、疑似ニュートン（Quasi-Newton:ＱＮ）がある。各サーチ反復ｋにおいて、これら方法は、目的関数の数値グラジエント・ベクトル（ｇk）、目的関数のヘッシアン（Ｓk）の数的逆関数、又は、ＧＮ及びＱＮ方法用の目的関数のヘッシアン関数の逆関数への近似を評価する。目的関数のグラジエント・ベクトル及び目的関数のヘッシアンの逆関数は、次のようになる。
x=xkにて、gk = ∇e2,c(x)          （式２６）
x=xkにて、Sk = (∇2e2,c(x))-1      （式２７）
グラジエント・ベクトル及び逆ヘッシアンを評価することにより、目的関数を最小化するのに用いるサーチ方向（ｄk）を得ることが可能になる。ここで、サーチ方向は、次のようになる。
dk = -SkGk                        （式２８）
【００８５】
目的関数∇ｅ2,c（ｘ）のグラジエント・ベクトルは、ｉ番目の成分がそのｉ番目の未知の変数に対する関数の偏導関数であるベクトルとして定義される。したがって、これは、この段での記号的な結果であり、数字ではない。２次の場合、式１６を５個の未知数に対応させ、式２４により目的関数が次のように得られる。
【００８６】
【数２５】
2006157901.tif 000027
【００８７】
ヘッシアン・マトリクスの（ｉ，ｊ）番目の要素は、ｉ番目及びｊ番目の変数に対する目的関数の偏導関数である。また、２次の場合、ヘッシアン・マトリクスは、次のようになる。
【００８８】
【数２６】
2006157901.tif 000028
【００８９】
よって、マトリクス要素は、ｘの未知の変数の項である。偏導関数の演算子は交換可能なので、ヘッシアン・マトリクスは常にスクエアに対称である。
【００９０】
対応するグラジエント及びヘッシアン・マトリクスを目的関数用に見つけることができる。かかる複素数表現の導関数を見つけることは、非常に時間がかかるが、数学における記号導関数の如き記号数学ソフトウェア・ツールを用いることにより、コンピュータ化された記号計算を実行できる。代わりに、次の既知の近似を用いて、任意の関数ｆ（ｘ）の導関数ｆ’（ｘ）を数値的に見つけることができる。
【００９１】
【数２７】
2006157901.tif 000029
【００９２】
なお、Δが適切に小さな値で、利用可能な計算精度を与える。記号又は数値の微分のいずれかを用いることができる。記号微分を記号数学ソフトウェアにより行い、かかるソフトウェアが行うこの処理は、プロセッサ２０４用の汎用プロセッサによる。記号微分を行うと、本発明の校正方法の実施例において、Ｃ言語の如き低レベル言語を用いて、これら記号結果を関数としてコード化し、プロセッサ２０４におけるこの動作性能を改善する点に留意されたい。別の実施例においては、記号解法をコード化により実現する代わりに、プロセッサにより数値微分を用いる。
【００９３】
上述の如く、ニュートン・ベースのアルゴリズムを直接的又は間接的に用いて、逆ヘッシアンを解くことができる。例えば、本発明の校正方法の実施例において、疑似ニュートン・アルゴリズムを用いて、ヘッシアン・マトリクスの逆関数の近似を反復的に求める。利用できるいくつかのＱＮサブ・カテゴリがある。例えば、ＢＦＧＳ（Broyaden, Fletcher, Goldfarb, Shanno）反復式を用いることができる。本発明の校正方法の実施例において、ＢＦＧＳ反復式をフレッチャーのライン・サーチ・アルゴリズムと共に用いる。逆ヘッシアンＳk+1の（ｋ＋１）番目のＢＦＧＳ反復は、次のようになる（式３０）。
【００９４】
【数２８】
2006157901.tif 000030
【００９５】
なお、列ベクトルｐk、スカラーｑk、矩形マトリクスｒkは、次のようになる。
pk = Skγk
qk = δkTγk
rk = pkδkT = SkγkδkT        （式３１）
Ｓk（矩形マトリクス）は、逆ヘッシアンのｋ番目の近似であり、Ｓ0＝Ｉは理想的なマトリクスである。上付文字Ｔは転置行列である、即ち、δkTはδkの転置行列である点に留意されたい。また、列ベクトルは次のようになる。
γk = gk+1  gk              （式３２）
ここで、ｇkは、式２６から前もって得たグラジエント・ベクトルである。次の反復の新たな解法ベクトル見積りｘk+1は、以前のｘkに適用される補正列ベクトルδkにより与えられる。
xk+1 = xk + δk            （式３３）
【００９６】
各反復で未知のδkを見つけるために、サーチ方向ｄkに沿う強制サーチを用いる。式３３を用いてｘkが見つかり、式２８及び式３０を用いてｄkが見つかると、最小化された負でないスカラーαkが見かる。
e2(xk+1) = e2(xk + δk) = e2 (xk + αk dk)      （式３４）
これは、オリジナル課題の次元に関係なく、αkの１次元の最適化課題である。よって、この特定形式の式を解くことは、ライン・サーチとして知られている。
【００９７】
現在の解法は、ベクトルｘkを見積り、その対応サーチ方向ｄkをフレッチャー・ライン・サーチ・アルゴリズムの入力として与え、スカラー値αkを得る。式３３におけるｘkへの列ベクトル補正は、次のようになる。
δk = xk+1  xk = αkdk        （式３５）
【００９８】
目的関数のグローバル最小値を見つけることは、一般的な場合には困難な課題として知られている。見つけた最小値は、常に目的関数に応じるが、これは、開始状態ｘ0にも応じる。歪モデルが合理的に適合すると、収束は一般に高速であり信頼できる。しかし、実際の歪メカニズムが多数の歪からなるか、又は歪モデルに追従しないいくつかの他のメカニズムからなっていれば、解が発散するかもしれない。この場合、解に向かって進み、エラー関数式２４は各反復に減少していくが、ベクトルｘの未知数の１つが無限に向かって指数的に発散する。ＢＦＧＳ反復の数の限界は、この形式の課題を容易に検出できる。しかし、この限界に達する処理は、校正アルゴリズムを低速にする。
【００９９】
ノイズ低減平均の後、発散が見られれば、発散失敗フラッグをセットして、更なる診断の必要性、又はＡＤＣの失敗を示す。
【０１００】
しかし、最小の解に達すると、アルゴリズム収束が２次方程式となり、繰り返し可能な結果に迅速に収束する。この特性を用いて、式１６のモデル用の解空間を調べる。解における解収束が予めわかっていれば、それを二重の解として拒否できる。より小さな値が見つからないと統計的に充分な判断に達するまでこの処理を持続する。
【０１０１】
本発明の校正方法のいくつかの実施例において、πのほぼ整数倍である確度において他の近似解があるかもしれない。これら繰り返しの解を、自明な関連、又は「関心のない」こととして識別し除去する。
【０１０２】
解を見つける１つのアプローチは、式１９のＢ（次式に示す）のランダム値にてｘを開始させる。
B = eu(Random-1/2)        （式３６）
Randomは、０から１までのランダムな実数値である。ｕ＝０．１の値は、実際のＡＤＣデータ上で良好に作用する。角度φは、次のレンジ内でランダムに発生できる。
−π＜＝φ＜π          （式３７）
そして、式１８を用いる既知の周波数における式１９の遅延に角度を変換できる。
【０１０３】
他の実施例において、ランダム角度の初期レンジを制限することにより、既知のＡＤＣ設計の解を見つける。これらランダム角度は、以前の校正期間中に作用したレンジへの校正インデックスｃに応じて用いたものである。この初期レンジの制限により、解のサーチが高速化する。
【０１０４】
たとえ開始値が式３７により少なくとも強制されても、最終値は、これらレンジの外から、最も近隣の繰り返し解になるかもしれない。これは、開始点が繰り返し最小値の間の繰り返し「ハンプ(hump)」の他方の側になるためである。しかし、間隔πにわたる繰り返し関数「landscape」内の類似性のため、更なる繰り返し解が見つからない。本発明の校正方法の実施例においては、最も隣接した解を見つけ、繰り返し解を除去する。
【０１０５】
各校正周波数に対して、第１解の角度が見つかると、中央解（即ち、０に最も近い角度での解）を容易に見つけることができる。本発明の校正方法の実施例において、見つけた角度は、中央解（±π／２内）として直接確認する。別の実施例においては、multiple=floor(angle/π+0.5)を用いて、中央解の領域から最も近いπの整数倍を見つけ、このπの整数倍を第１解の角度から減算して、この角度を中央領域内とする。いくつかのアプリケーションにおいて、±π／２付近の解は、＋π／２又は−π／２の間のノイズにて揺らぐが、そうでなければ、校正周波数での角度の変動が滑らかである。これら変動は、後処理における角度連続性を見つけることにより補正できる。ＢＦＧＳアルゴリズムの２回目の実行は、良好な開始点としての置換された第１解を用いることにより、より正確な中央解を迅速に見つけることができる。
【０１０６】
中央解から最も隣接する解を、この中央解から系統的に見つけることができる。上述の中央解を見つけることにより、｛−π、０、π｝の総ての組合せを各角度に加算し、結果ベクトルをＢＦＧＳ解サーチの開始点として用いることにより、繰り返し解を見つけることができる。さらに、各開始点が正しい値に非常に近いので、ＢＦＧＳアルゴリズムは、非常に高速に収束する。２次サーチ用には３2−１＝８個の隣接した解があり、３次サーチ用には３3−１＝２６個の隣接した解がある。
【０１０７】
これら解を見つけた後、他のランダムな開始位置でのサーチを用いて、更なる解が存在するならば、それらを見つける。解が以前に見つけた解の１つと一致すると、それを拒否する。上述の如く、記号グラジエントによるＢＦＧＳアルゴリズムによって見つけた解の高い反復性により、重複を検証する処理を一層簡単にできる。
【０１０８】
新たな解がこれまでの解と一致しなければ、その中央の解を見つけることができ、上述と同じ方法を用いて総ての隣接解を見つける。本発明の校正方法の実施例において、有益なサーチ出力は、タイムアウト・カウンタをリセットする一方、新たな解を見つけるのに失敗するとタイムアウト・カウンタを減少させる。タイムアウトがゼロになると、それが更なる解のサーチを停止させる。式２４に応じて最良のエラー測定を行う中央解を、校正周波数インデックスの最終解として選択する。
【０１０９】
本発明の校正方法の実施例において、以前の校正周波数インデックスｃprevにて解を見つけた場合、これをｃにおける次のサーチ用の開始点として用いる。収束に失敗すると、上述の低速ランダム・サーチ・アプローチを用いる。
【０１１０】
特定のｃに対して解が見つからない場合、第２パス（経路）がｃnextの解を開始点として用いることができる。依然として解が見つからないと、隣接間でのパッチング又は補間を用いることができる。非常に多くの校正値インデックスに対して解が見つからないと、ＡＤＣは不完全であり、不完全フラッグがセットされる。
【０１１１】
総ての周波数に対して許容できる解が見つかると、自己変調システムの積への各パスの振幅及び位相応答が、１組の選択されたディスクリート校正周波数にて特徴付けられる。これら周波数の均一な広がりにより、各パスの応答を図２〜４のＦＩＲフィルタにより表すことができる。本発明の校正方法の実施例において、各フィルタの計数は、反復的に見つかる。
【０１１２】
本発明の校正方法の他の実施例において、ステップ５６０で行ったように、フィルタ設計に渡す前に、式２５からの１組のベクトルｘcを補正する。本発明の校正方法の実施例において、校正入力の振幅は、妥当な校正レンジにわたってフィルタ応答に大きな影響を与えない。式１４から、ＫcをＰc-1nで除算して、この従属性をなくせうことが明らかである。さらに、いくつかの実施例において、図８の２つの校正正弦波入力の振幅の差は、フィルタ応答への影響を無視できなければならない。この場合、歪フィルタの相対応答のみならず校正正弦波入力の相対振幅も測定結果に影響を与える。よって、これら実施例において、Ｐc-1及びＱc+1の相対振幅を用いて補正を行う。比率
Rc = Qc+1/Pc-1        （式３８）
は、ｘのＢパラメータが過大評価される量を与える。したがって、式２５のｘのパラメータをｎ次校正用に補正して、以下に示す新たなベクトルＸcを与える。
Xc = {Kc/Pc-1n, B1,c+1/Rc, B2,c+1/Rc, λ1,c, λ2,c}      （式３９）
【０１１３】
任意の校正周波数において、フィルタ積システムの組合せ振幅応答は、各フィルタの振幅応答の関数である。よって、１個のフィルタの係数を２倍に大きくし、他のフィルタを２倍だけ小さくし、同じ結果を得る。システム振幅応答内の変数を校正周波数の間で考慮できる。フィルタ積システム内の総てのフィルタの間で等しく振幅応答変動を追跡する負担を広げることができる。このために、積内の各フィルタを式３９の第１項からｎ次歪補正システム用に同一のｎルート応答とする。よって、次のようになる。
Amplc = (Kc/Pc-1n)1/n = Kc1/n/Pc-1        （式４０）
【０１１４】
ｎ次歪システムにとって、周波数インデックスｃで各ベクトルＸcにはｎ対の振幅及び周波数応答がある。ｎ個のフィルタの１個に振幅及び位相応答の各対を任意に割り当てることは、周波数の関数としての各フィルタ用の非平滑振幅応答、位相応答、又はこれら両方に類似している。非平滑応答によるフィルタ設計は、選択したフィルタ長の所望応答を良好に求めるのに失敗したものとなる。よって、振幅応答及び位相応答は、ステップ５８０で示したように、各次数で利用可能なフィルタ間で仕切られる。充分に密な校正周波数は、一般的に、隣接校正インデックス用の遅延応答の間で高度に相関するので、本発明の校正方法の実施例において、周波数インデックスＣprevである校正サイクル周期（１／ｆc-1）の半分のモジュロにて、以前のセットに対する新しいセットの可能な順列を試験することにより、遅延の新たなセットと遅延の前のセットの間で良好な一致となる。スリップの奇数の場合、半サイクルに対応する遅延フィルタの１個に適用する。本発明の校正方法の実施例において、例えば、式１６で説明したモデルを用いた実施例では、各位相値が対応する振幅値を有するので、順位付けした位相は、対応する振幅を順位付けする。２つの位相が交差すると、これらは、一方のフィルタ用の最小位相値と、他方のフィルタ用の最大位相値とにグループ分けされる。充分なフィルタ・タップがあれば、各位相プロットの結果としての捩れは、不連続ほどフィルタの品質に有害ではなく、実行可能なフィルタ設計となる。
【０１１５】
以前の校正ステップから、１組の適切にグループ化された振幅及び位相応答を各フィルタ・パス毎に得られる。図６におけるフィルタ設計ステップ３６０は、ステップ３４０で計算された振幅及び位相応答を用いて、各フィルタを設計し、計算した応答を近似する。無線周波数（ＲＦ）アプリケーションの場合、ＡＤＣの上側ナイキスト帯域の中央部を用いて、その帯域内に校正されていない外側周波数領域を残す。これは、外側周波数が拘束を受けていないことを意味する。本発明による校正手順の追加的な流れ図である図１０に示すように、本発明の校正方法の実施例において、反復処理を用いて、フィルタ設計を完成させ、フィルタ・タップを見つける。別の実施例では、簡単な逆ＦＦＴを用いる。
【０１１６】
ステップ６１０に示すように、各パスでフィルタ長を選択する。本発明の校正方法の実施例において、総てのパスに同じフィルタ長を用いる。別の実施例においては、いくつかの又は総てのパスに異なるフィルタ長を用いる。この別の実施例において、異なるフィルタ長を補償するために追加の遅延が必要となる。フィルタ長は、少なくとも部分的に、所望の性能を有しる被校正ＡＤＣに依存する。例として、フィルタ長が６３タップであるか、１２７タップであるものを用いた。
【０１１７】
ステップ６２０にて、ＦＦＴ長を選択し、振幅及び位相応答を複素直交座標のフィルタ周波数応答ベクトルに変換する。ＦＦＴ長は、ステップ６１０にて選択されたフィルタ長よりも長くなければならない。例えば、本発明の校正方法の実施例において、５１２サンプルの実際的なＦＦＴ長を選択した。ＦＦＴがフィルタ長よりも長いので、ここでは、フィルタ・タップに対応する周波数の外側の値をゼロに初期化する。
【０１１８】
ステップ６３０において、フィルタ周波数応答ベクトルの逆ＦＦＴを実行して、１組の実フィルタ・タップを得るが、タップをＦＦＴ長、例えば、５１２に拡張する。時間領域において、選択したフィルタ長を超えたタップをゼロにする。
【０１１９】
ステップ６４０にて、順ＦＦＴを実行して、周波数領域に戻す。周波数応答ベクトルのいくつかの領域は、強制されない。関心のある周波数内のＦＦＴビンは、所望振幅及び周波数応答用にオリジナル値に重ね書きで戻し、変化せず強制されない周波数ビンを残す。
【０１２０】
ステップ６３０及び６４０を繰り返して、反復的に所望の解に収束させる。ステップ６３０にて求めたフィルタ・タップが前の反復から安定するので、フィルタ・タップを見つけられる。
【０１２１】
ステップ６３０でフィルタ・タップを得ると、図３のステップ３８０にて行ったように、ハードウェアをプログラムできる。プログラムしたフィルタ積システムは、ＡＤＣ高調波及び相互変調歪を補正できる。
【０１２２】
本発明の要旨を逸脱することなく、本発明の上述の実施例において種々の変形変更を可能なことが当業者には理解できよう。本発明の要旨は、特許請求の範囲に記載されている。
【図面の簡単な説明】
【０１２３】
【図１】ラウド・スピーカを補償する従来の線形補正器の構成を示すブロック図である。
【図２】本発明により１次、２次及び３次の歪を補償するフィルタ積ベースの線形補正器のブロック図である。
【図３】本発明により１次及び３次の歪を補償するフィルタ積ベースの線形補正器のブロック図である。
【図４】本発明により１次、３次及び４次の歪を補償するフィルタ積ベースの線形補正器のブロック図である。
【図５】本発明により補償されたＡＤＣのブロック図である。
【図６】本発明による補償及び校正装置を含むＡＤＣシステムのブロック図である。
【図７】本発明による基本的な校正手順を示す流れ図である。
【図８】本発明による校正手順の追加的な流れ図である。
【図９】本発明による校正手順の追加的な流れ図である。
【図１０】本発明による校正手順の追加的な流れ図である。
【符号の説明】
【０１２４】
１２、１４、１６、２０、２２、２６  フィルタ
１８、２４  乗算器
２８  加算器
２９  減算器
１００  線形補正器
１０２、１０４、１０６、１０８、１１０、１１２、１４０、１４２、１４４、１４６、１６０、１６２、１６４  フィルタ
１２０、１２２、１４８、１６６  乗算器
１２４  加算器
１９０  補償済みＡＤＣ
１９２  ＡＤＣモジュール
２００  ＡＤＣ（信号処理システム）
２０２、２０６  選択スイッチ
２０４、２１６  プロセッサ
２０８  取り込みメモリ
２１０、２１２  周波数発生器（アナログ信号発生器）
２１４  アナログ加算器
【図１】
2006157901.tif 000031
【図２】
2006157901.tif 000032
【図３】
2006157901.tif 000033
【図４】
2006157901.tif 000034
【図５】
2006157901.tif 000035
【図６】
2006157901.tif 000036
【図７】
2006157901.tif 000037
【図８】
2006157901.tif 000038
【図９】
2006157901.tif 000039
【図１０】
2006157901.tif 000040