(57)【要約】      （修正有）【課題】低コストに導電性薄膜を形成するための導電性薄膜パターンの製造方法を提供する。【解決手段】流動性の導電性液を基板１００上に全面または部分的にウェット塗布および乾燥することで形成した薄膜導電層１上にスクリーンマスク１０２を介して選択的にレジスト膜３を堆積して前記レジスト膜で覆われていない薄膜導電層を除去することで精密な導電層パターン４を形成する導電層パターンの製造方法。【選択図】図１
2006261619.tif 000002
【特許請求の範囲】
【請求項１】
流動性の導電性液を基板上に全面または部分的にウェット塗布および乾燥することで形成した薄膜導電層上にスクリーンマスクを介してレジスト膜を選択的に堆積して前記レジスト膜で覆われていない前記薄膜導電層を除去することで精密な導電層パターンを形成することを特徴とする薄膜導電パターンの製造方法。
【請求項２】
請求項１の導電層の製造方法において、前記薄膜導電層をインクジェット方式で塗布することを特徴とする導電層の製造方法。
【請求項３】
請求項１または２の導電層の製造方法において前記導電性液がナノペーストであることを特徴とする導電層の製造方法。
【発明の詳細な説明】
【技術分野】  本発明は低コストに導電性薄膜を形成するための導電性薄膜パターンの製造方法に関する。
【背景技術】
【０００１】  従来、導電性薄膜の形成方法としては真空装置内での電子ビーム蒸着やスパッタリング成膜などの真空を利用した方法があった。真空を利用した導電性薄膜の形成方法においてはまず真空装置内部に基板を挿入する必要がある。大気から真空装置内に基板を挿入する過程で複雑な機械的機構（ロードロック）を用意しなくてはならずロードロックを介して真空装置内部に基板を挿入するための時間がかかることで全体の処理時間が長くなる課題を抱えた方法である。真空装置内部で基板全面に導電性薄膜を堆積した後に大気に戻す際にはロードロックを通過させる必要がある。全面に導電性薄膜を堆積した基板はホトリソグラフィーによって必要なパターンだけ残して他の部分は除去する。除去の方法はドライエッチングやウェットエッチングなどがある。導電性薄膜パターンを形成するには上記のように手間とコストのかかる方法が一般的に用いられていた。
導電性パターンの形成方法としては印刷技術としてのスクリーン印刷法がある。スクリーンマスクを介して基板上の必要な部分にだけ導電性膜を堆積させる。銀ペーストなどのペーストを堆積してその後乾燥させて乾燥後焼成工程によってバインダー成分を焼失させる。
上記とは別の導電性薄膜の堆積方法として、インクジェット方式により金属コロイド溶液を塗布した後に加熱や光などの特別な処理を施すことなく導電性コーティング膜を形成する方法がある。公開特許２００４−２０７５５８にその技術が提示されている。
【特許文献１】特開２００４−２０７５５８号公報（第１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００２】  従来技術においては、まず、真空を利用した方法では装置が高価であるとともに、真空装置内への導入および取り出しに時間がかかるという課題を抱えていた。また、その薄膜をホトリソグラフィーでパターニングするためにさらにコストがかかるという課題を抱えていた。スクリーン印刷法では膜厚の薄い導電性パターンを形成することが困難であるという課題を抱えていた。インクジェット方式ではパターン形成の速度が遅いという課題を抱えていた。
【課題を解決するための手段】
【０００３】  第１に、流動性の導電性液を基板上に全面または部分的にウェット塗布および乾燥することで形成した薄膜導電層上にスクリーンマスクを介して選択的にレジスト膜を堆積して前記レジスト膜で覆われていない前記薄膜導電層を除去することで精密な導電層パターンを形成することを特徴とし、
第２に、第１の特徴に加えて前記薄膜導電層をインクジェット方式で塗布することを、
第３に、第１または第２の特徴に加えて、前記導電性液がナノペーストであることを特徴とする。
【発明の効果】
【０００４】  本発明の導電性薄膜パターンの製造方法を用いると、導電性薄膜パターンを全てウェット系処理で形成できる。このことにより、製造工程が簡素化できるので、短い工期でしかも低コストで薄膜導電性パターンを形成できる。
【発明を実施するための最良の形態】
【０００５】  本発明を実施するための最良の形態について図１を用いて説明する。図１は本発明の第１の実施例としての工程流れ図である。（あ）の工程において基板１００の上に金属コロイド溶液を塗布して乾燥させることで薄膜金属層１を形成する。この工程ではインクジェットヘッド１０１の中に溶液に懸濁した金属粉をこのインクジェットヘッドから射出塗布している。形成された薄膜金属層は数十ナノメートルから数百ナノメートルの厚みの薄膜金属層である。その後（い）および（う）の図で示した工程においてスクリーンマスク１０２を介してエッチングレジストインキ２を塗布する。塗布にはスキージ１０３を用いる。（え）はエッチングレジスト３が部分的にカバーした状態である。エッチング工程を経過した後の状態が（お）である。パターン形成された薄膜導電パターン４が描かれている。（か）は前記エッチングレジストを除去して完成した様子を描いた。
【実施例】
【０００６】  発明を実施するための実施例を示す。図１を用いてさらに補足説明する形で説明する。図１の（あ）においてインクジェットヘッドには、金属ナノペーストとしてたとえば銀粉をエタノールに懸濁した懸濁液を充填して射出する。（お）ではウェットエッチングを行う。【０００７】  実施例２について図２を用いて説明する。バックゲートタイプの高分子有機トランジスタの作製方法の例である。まず（あ）の工程で、銀のナノペーストをインクジェットヘッド１０１に充填して銀ナノペースト膜５を形成する。（い）の工程ではエッチングレジスト３をスクリーンで精密に塗布して乾燥させる。（う）は前記銀ナノペースト膜を前記エッチングレジストをマスクとして酸エッチングした後の状態である。この工程により厚み１００ｎｍの薄くて平坦なバックゲート電極６が形成できる。前記平坦なバックゲート電極の上に絶縁膜７をコーティングする。この絶縁膜としてはＰＶＰｈ（ポリビニルフェノール）などを用いる。または、水ガラスで１μｍの厚みのガラス層を形成したり、常圧ＣＶＤ装置によって１μｍ厚のＳｉＯ２膜を形成する。この絶縁膜の厚みは５００ｎｍ程度である。この様子を（え）に描いた。続いてトランジスタのソース電極８とドレイン電極９とをスクリーン印刷による銀ペースと塗布によって形成する。ソース電極とドレイン電極の厚みは１０μｍ程度である。この状態を（お）に描いた。（か）の工程では有機高分子１０としてポリチオフェン系の材料をインクジェットプリンタで選択的に塗布する。この有機高分子はソース電極とドレイン電極の両方に接触している。【０００８】  図２の工程で形成した有機トランジスタの動作について説明する。ソース電極に＋１０Ｖ、ドレイン電極に０Ｖを印加する。そしてゲート電極に０Ｖを印加した場合にはこのトランジスタのドレイン電流は１ｎＡ、＋１０Ｖを印加した場合には１μＡが流れた。すなわち、ゲート電極の印加電圧によってソース・ドレイン間を流れる電流量を制御することができた。真空装置内での膜堆積やドライエッチングなどのコストのかかる工程を用いずに、大気圧における処理だけでトランジスタを形成できた。また、この工程によって複数のトランジスタによる回路を形成することもできる。【０００９】  本発明の実施例３について図３を用いて説明する。（あ）の工程でパラジウムナノ粒子のコロイド溶液をインクジェットヘッド１０１に充填してポリイミドフィルムの表面に部分的にパラジウム薄膜１１を形成する。このパラジウム薄膜の膜厚は２００ｎｍである。（い）の工程では１つのトランジスタあたり２つの島状のレジストインキを堆積させる。堆積したエッチングレジスト３を図に描いた。（う）の工程は上記パラジウム薄膜を王水でエッチングした直後の状態を示す。エッチングされた２つの領域のパラジウム薄膜はソース電極８とドレイン電極９としてトランジスタの構成電極となる。（え）ではポリチオフェン系の半導体である高分子１０をソース電極とドレイン電極にまたがるように塗布した状態を示した。（お）はトップゲート型の有機トランジスタの完成図である。絶縁膜７の上にトップゲート１２を配置してある。この絶縁膜としてはＰＶＰｈ（ポリビニルフェノール）などを��いる。このトップゲート型の有機トランジスタではその下地の平坦度がトランジスタの移動度などの特性に大きく影響する。平坦で薄膜のパラジウム薄膜を大気中での塗布工程で行うことができるので低コストで特性に優れた有機トランジスタを製造できる製造プロセスである。【００１０】  本発明の実施例４について図４を用いて説明する。図４では製造プロセスの特徴を表現するために上面図として描いた。図１から図３および図５は断面図である。まず、（あ）の工程では金ナノ粒子のコロイド溶液をポリイミドフィルム上に塗布して金薄膜１３を形成する。（い）の工程では上記金薄膜上にレジストインキをスクリーン印刷で塗布して乾燥させてエッチングレジスト３を形成する。（う）は上記金薄膜を王水でエッチングした後に絶縁膜７を３箇所に分かれた金薄膜の全てに部分的に重なるように堆積させた様子を描いている。３箇所の電極はソース電極８、ドレイン電極９、サイドゲート電極１４である。上記３箇所の電極は互いに同一平面上に形成されている。（え）の工程では半導体性の高分子１０を選択的に塗布している。この高分子と上記３箇所の電極との関係について述べると、高分子はソース電極およびドレイン電極とは直接に接触して電気的にはオーミック接続している。一方、高分子とサイドゲート電極とは前記絶縁膜を介して上下に重なっているが直接接触しない位置関係になっている。（お）ではサイドゲート型の有機トランジスタに配線１５を追加して完成させた状態を描いた。このサイドゲート型トランジスタはソース電極、ドレイン電極、サイドゲート電極をいっぺんに形成できるので工程が短く低コストの生産に適している。図４を用いた説明では配線を最後に付加しているがソース電極等を形成する際に同時に配線を形成することで配線形成プロセスを省略することも可能である。【００１１】  本発明の実施例５について図５を用いて説明する。低分子有機トランジスタに対応したプロセスに関する実施例である。図２の（お）で示した後のプロセスが異なる。図５（あ）で示した図は図２の（お）と同じ絵である。図５の（い）では蒸着マスクを介して低分子１６としてのペンタセン、ナフタセンを昇華蒸着させる。完成した低分子有機トランジスタの完成図を図５（う）に描いた。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す工程流れ図
【図２】本発明の第２の実施例を示す工程流れ図
【図３】本発明の第３の実施例を示す工程流れ図
【図４】本発明の第４の実施例を示す工程流れ図
【図５】本発明の第４の実施例を示す工程流れ図
【符号の説明】
１は薄膜金属層、２はエッチングレジストインキ、３はエッチングレジスト、４は薄膜導電パターン、５は銀ナノペースト膜、６はバックゲート電極、７は絶縁膜、８はソース電極、９はドレイン電極、１０は高分子、１１はパラジウム薄膜、１２はトップゲート、１３は金薄膜、１４はサイドゲート電極、１５は配線、１６は低分子半導体、１００は基板、１０１はインクジェットヘッド、１０２はスクリーンマスク、１０３はスキージ、１０４は蒸着マスクである。
【図１】
2006261619.tif 000003
【図２】
2006261619.tif 000004
【図３】
2006261619.tif 000005
【図４】
2006261619.tif 000006
【図５】
2006261619.tif 000007