(57)【要約】【課題】半導体素子設計の工数増加を発生させない、もしくは最低限に抑えつつ、入出力回路と内部回路間のノイズ伝播を抑制することで、放射ノイズの低減、及び誤動作の防止を実現する。【解決手段】入出力回路領域と内部回路領域１０２とを有する半導体装置において、入出力回路領域に配置され、内部回路領域に電源を供給する内部回路用電源セル１０４と、入出力回路領域に配置され、内部回路領域にグラウンドを供給する内部回路用グラウンドセル１０５と、入出力回路領域の内部回路用電源セルと内部回路用グラウンドセルを挟むように配置され、ｐ型半導体基板が入出力回路領域及び内部回路領域とは独立したグラウンドに電気的に接続されて構成されたノイズ対策用セル１０８とを具備する。【選択図】      図１
2006196875.tif 000002
【特許請求の範囲】
【請求項１】
入出力回路領域と内部回路領域とを有する半導体装置において、
前記入出力回路領域に配置され、前記内部回路領域に電源を供給する内部回路用電源セルと、
前記入出力回路領域に配置され、前記内部回路領域にグラウンドを供給する内部回路用グラウンドセルと、
前記入出力回路領域の前記内部回路用電源セルと内部回路用グラウンドセルを挟むように配置され、ｐ型半導体基板が前記入出力回路領域及び内部回路領域とは独立したグラウンドに電気的に接続されて構成されたノイズ対策用セルと、
を具備することを特徴とする半導体装置。
【請求項２】
前記ノイズ対策用セル同士を電気的に接続するグラウンドリング配線をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記グラウンドリング配線は、前記入出力回路領域に配置された入出力セルに形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記グラウンドリング配線は、前記入出力回路領域外に配置されていることを特徴とする請求項２に記載の半導体装置。
【請求項５】
入出力回路領域と内部回路領域とを有する半導体装置において、
前記入出力回路領域に配置され、前記内部回路領域に電源を供給する内部回路用電源セルと、
前記入出力回路領域に配置され、前記内部回路領域にグラウンドを供給する内部回路用グラウンドセルと、
前記入出力回路領域の前記内部回路用電源セルと内部回路用グラウンドセルを挟むように配置され、ｎ型半導体基板が前記入出力回路領域及び内部回路領域とは独立した電源に電気的に接続されて構成されたノイズ対策用セルと、
を具備することを特徴とする半導体装置。
【請求項６】
前記ノイズ対策用セル同士を電気的に接続するグラウンドリング配線をさらに具備することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記グラウンドリング配線は、前記入出力回路領域に配置された入出力セルに形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記グラウンドリング配線は、前記入出力回路領域外に配置されていることを特徴とする請求項６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置のノイズ対策技術に関するものである。
【背景技術】
【０００２】
ASIC（Application Specific Integrated Circuit）等に代表される半導体装置は、通常、内部回路領域とその周辺に配置されている入出力回路領域とを備えている。内部回路領域には信号処理などの所望の機能を持たせた回路が構成されている。この回路は、MOSトランジスタ（Metal Oxide Semiconductor  トランジスタ）等の半導体素子を複数使用したセルを複数配置し、それらを配線接続することにより構成される。
【０００３】
入出力回路領域は、内部回路領域と半導体装置外部との信号授受や、内部回路領域と入出力回路領域の半導体素子が動作するために必要な電源、及び基準電位（以下、グラウンド）の供給を行う。入出力回路領域の信号及び電源・グラウンドと内部回路領域との接続は、配線によって行われる。
【０００４】
ところで、入出力回路領域も内部回路と同様、トランジスタ等の複数の半導体素子が配置された入出力回路用のセルを複数配置することで形成され、半導体装置と外部との接続は入出力セルに存在するパッド、半導体パッケージを通して実現される。また、半導体装置には内部回路領域・入出力回路領域の各半導体素子に電源・グラウンド供給を行うため、信号配線とは別個に電源・グラウンド用の配線が存在する。この電源・グラウンド配線は、MOSトランジスタのチャネル直下の電位を安定化させるため、P型MOS（以下、PMOS）では半導体基板を電源配線に接続し、N型MOS（以下、NMOS）では半導体基板をグラウンド配線に接続している。
【０００５】
上記のような構造において、半導体装置の動作に伴う半導体装置内部の電源・グラウンド配線に発生するノイズ電流が問題となっている。ある回路の動作によって発生したノイズ電流が電源・グラウンド配線を通り、半導体基板と電源・グラウンド配線の接続部から半導体基板に注入される。この結果、MOSトランジスタのチャネル直下の電位が変動することで誤動作する。
【０００６】
従来から、半導体基板内のノイズ伝播による誤動作やラッチアップによる誤動作・破壊を防止するためにガードリングによってノイズを吸収させる技術が知られている。
【０００７】
特開２００２−２４６５５３号公報（特許文献１）、特開２００１−１０２５２５号公報（特許文献２）、特開平１−１０３８５９号公報（特許文献３）では電源・グラウンドノイズが半導体基板経由で他の回路へ伝播し、誤動作することを防止するために、ノイズ源となる内部回路の周囲をガードリングで囲んでいる。
【０００８】
また、特許第０３４０３９８号公報（特許文献４）、特開２００１−１２７２４９号公報（特許文献５）では、静電破壊の防止能力を高めるために、ガードリング構造にサイリスタやダイオード構造を意図的に挿入することで静電破壊耐性を高めている。
【０００９】
また、ノイズの問題として、内部回路領域の電源・グラウンドのノイズ電流が電源・グラウンド配線を経由して入出力回路領域へ伝播し、外部へ出力される入出力回路の信号へ内部回路の電源・グラウンドノイズが重畳することに起因する放射ノイズがある。従来では、内部回路と入出力回路の電源・グラウンドが配線で接続されていることに着目し、内部回路と入出力回路の電源・グラウンド配線接続を切断することで内部回路から入出力回路へのノイズ伝播を回避する対策が行われてきた。
【特許文献１】特開２００２−２４６５５３号公報
【特許文献２】特開２００１−１０２５２５号公報
【特許文献３】特開平１−１０３８５９号公報
【特許文献４】特許第０３４０３９８号公報
【特許文献５】特開２００１−１２７２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記の従来例では一部の内部回路と一部の内部回路の配線、及び半導体基板経由のノイズ伝播防止や、内部回路から入出力回路への配線経由のノイズ伝播防止を実現している。しかしながら、内部回路と入出力回路間における半導体基板を経由したノイズ伝播には対策が全く施されていなかった。したがって、入出力回路のSSN（Simultaneous Switching Noise）に代表される、入手力回路動作に伴うノイズが半導体基板経由で内部回路へ伝播することによる誤動作や、半導体基板経由で内部回路から入出力回路へノイズが伝播することによる放射ノイズの増加を防止するためには、従来の対策では対応することができなかった。
【００１１】
本発明は上述した課題に鑑みてなされたものであり、その目的は、半導体素子設計の工数増加を発生させない、もしくは最低限に抑えつつ、入出力回路と内部回路間のノイズ伝播を抑制することで、放射ノイズの低減、及び誤動作の防止を実現することである。
【課題を解決するための手段】
【００１２】
上述した課題を解決し、目的を達成するために、本発明に係わる半導体装置は、入出力回路領域と内部回路領域とを有する半導体装置において、前記入出力回路領域に配置され、前記内部回路領域に電源を供給する内部回路用電源セルと、前記入出力回路領域に配置され、前記内部回路領域にグラウンドを供給する内部回路用グラウンドセルと、前記入出力回路領域の前記内部回路用電源セルと内部回路用グラウンドセルを挟むように配置され、ｐ型半導体基板が前記入出力回路領域及び内部回路領域とは独立したグラウンドに電気的に接続されて構成されたノイズ対策用セルと、を具備することを特徴とする。
【００１３】
また、この発明に係わる半導体装置において、前記ノイズ対策用セル同士を電気的に接続するグラウンドリング配線をさらに具備することを特徴とする。
【００１４】
また、この発明に係わる半導体装置において、前記グラウンドリング配線は、前記入出力回路領域に配置された入出力セルに形成されていることを特徴とする。
【００１５】
また、この発明に係わる半導体装置において、前記グラウンドリング配線は、前記入出力回路領域外に配置されていることを特徴とする。
【００１６】
また、本発明に係わる半導体装置は、入出力回路領域と内部回路領域とを有する半導体装置において、前記入出力回路領域に配置され、前記内部回路領域に電源を供給する内部回路用電源セルと、前記入出力回路領域に配置され、前記内部回路領域にグラウンドを供給する内部回路用グラウンドセルと、前記入出力回路領域の前記内部回路用電源セルと内部回路用グラウンドセルを挟むように配置され、ｎ型半導体基板が前記入出力回路領域及び内部回路領域とは独立した電源に電気的に接続されて構成されたノイズ対策用セルと、を具備することを特徴とする。
【００１７】
また、この発明に係わる半導体装置において、前記ノイズ対策用セル同士を電気的に接続するグラウンドリング配線をさらに具備することを特徴とする。
【００１８】
また、この発明に係わる半導体装置において、前記グラウンドリング配線は、前記入出力回路領域に配置された入出力セルに形成されていることを特徴とする。
【００１９】
また、この発明に係わる半導体装置において、前記グラウンドリング配線は、前記入出力回路領域外に配置されていることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、半導体素子設計の工数増加を発生させない、もしくは最低限に抑えつつ、入出力回路と内部回路間のノイズ伝播を抑制することで、放射ノイズの低減、及び誤動作の防止を実現することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。
【００２２】
（第１の実施形態）
図１、図２、図３、図４は、本発明の第１の実施形態を示す図である。図１は第１の実施形態の半導体装置のレイアウトの概要を示す図であり、後述の従来例の図１６に対応している。図２は第１の実施形態の要部であるノイズ対策セル１０８の構成を表しており、図３及び図４は図２中のＡ−Ａ’断面を表わしている。また、図５はノイズ対策セル１０８のＢ−Ｂ’断面図である。
【００２３】
図１において、半導体装置１０１は、内部回路１０２と、入出力回路領域１１２とを備えている。入出力回路領域１１２は、内部回路１０２と半導体装置１０１の外部との信号のやり取りを行う入出力セル（Ｉ／Ｏセル）１０３と、入出力セル１０３に電源とグラウンドの供給を行うための電源配線１０７及びグラウンド配線１０６と、電源配線１０７を半導体装置１０１の外部の入出力回路用電源に配線１１３ａを介して接続するための入出力回路用電源セル１１３と、グラウンド配線１０６を半導体装置１０１の外部の入出力回路用グラウンドに配線１１４ａを介して接続するための入出力回路用グラウンドセル１１４と、内部回路１０２から半導体基板に注入されたノイズ信号を吸い上げるためのノイズ対策セル１０８と、内部回路１０２に電源の供給を行うための内部回路用電源セル１０４と、内部回路１０２にグラウンドの供給を行うための内部回路用グラウンドセル１０５とを備えている。
【００２４】
なお、内部回路用電源セル１０４は内部回路用電源配線１０９により内部回路１０２と接続されており、内部回路用グラウンドセル１０５は内部回路用グラウンド配線１１０により内部回路１０２と接続されている。また、内部回路用電源セル１０４は、配線１０４ａにより半導体装置１０１の外部の内部回路用電源に接続されており、内部回路用グラウンドセル１０５は、配線１０５ａにより半導体装置１０１の外部の内部回路用グラウンドに接続されている。
【００２５】
さらに、入出力セル１０３は、信号配線１０３ａにより内部回路１０２と接続されているとともに、信号配線１０３ｂにより半導体装置１０１の外部の信号線に接続されている。また、ノイズ対策セル１０８は、配線１０８ａにより半導体装置１０１の外部のグラウンドまたは電源に接続されている。
【００２６】
従来では、図１６で示されているように半導体装置１３０１の入出力回路領域１３１２には入出力回路用の電源配線１３０７、内部回路用の電源配線１３０８、及びグラウンドのリング配線１３０６が形成されていた。これは、信号用セル１３０３、内部回路用電源セル１３０４、内部回路用グラウンドセル１３０５の内部に入出力回路用の電源配線、内部回路用の電源配線、及びグラウンド配線が存在するためで、レイアウト時に入出力セルを敷き詰めると自動的にリング配線が形成されるようになっているためである。
【００２７】
本実施形態における半導体装置１０１が従来と異なる点は、第１に入出力回路領域１１２において、内部回路１０２用の電源配線１０９及びグラウンド配線１１０と入出力回路用の電源配線１０７及びグラウンド配線１０６が分断されており、半導体装置１０１の外部から内部回路１０２への電源及びグラウンドの供給は内部回路用電源セル１０４及びグラウンドセル１０５からのみ行われている点である。第２に、内部回路用電源セル１０４及びグラウンドセル１０５の両端にノイズ対策セル１０８が配置されている点である。
【００２８】
本実施形態におけるノイズ対策セル１０８の内部には入出力回路用の電源配線、内部回路用の電源配線、及びグラウンドのリング配線が存在しない。そのため、図１のように内部回路用電源セル１０４及びグラウンドセル１０５の両端にノイズ対策セル１０８を配置すると、自動的に内部回路用の電源配線１０９及びグラウンド配線１１０と、入出力回路用の電源配線１０７及びグラウンドのリング配線１０６とを分断できる。
【００２９】
図２は、ノイズ対策セル１０８を拡大して示した平面図である。図３及び図４は、図２のＡ−Ａ’断面図である。また、図５は図２のＢ−Ｂ’断面図である。
【００３０】
図１及び図３に示す様に、半導体装置１０１がｐ型基板３０５を基に構成されている場合、ノイズ対策セル１０８のｐ型基板３０５は、入出力回路用グラウンド配線１１４ａ、及び内部回路用グラウンド配線１０５ａと独立して外部グラウンドと配線１０８ａにより接続されている。外部グラウンドとの接続は、通常の入出力セルと同様に、図２の領域２０２に存在するパッド２０２ａに接続された配線１０８ａを通して行われる。図２及び図５に示すように、パッド２０２ａはビア２０２ｂを介して配線２０３とつながっており、配線２０３はビア２０４を通して半導体基板３０５と接続されている。また、図３及び図５に示すように、ビア２０４とｐ型基板３０５との接続はｐ+領域３０４を介して行われる。
【００３１】
なお、図４は、半導体装置１０１がｎ型基板４０５を基に構成されている場合であるが、基本構成はｐ型基板の場合と変わらない。パッド２０２ａは配線２０３とつながっており、配線２０３はビア２０４を通して半導体基板４０５と接続されている。ビア２０４とｎ型基板４０５との接続はｎ+領域を介して行われる。ただし、ｐ型基板の場合、ノイズ対策セルのパッド２０２ａは配線１０８ａを介して外部グラウンドに接続されるが、ｎ型基板の場合は、ノイズ対策セルのパッド２０２ａは配線１０８ａを介して外部の電源に接続される。なお、図３乃至図５において、３０２及び４０２はそれぞれ層間絶縁膜を示す。
【００３２】
ノイズ対策セル１０８を用いることで、第１に、内部回路動作に伴う電源ノイズ及びグラウンドノイズが配線を経由して入出力回路領域１１２に伝播することを防ぐことができ、半導体装置の信号出力へのノイズ重畳を防ぎ、半導体装置の出力信号に重畳したノイズによる放射ノイズを低減させることができる。これは、ノイズ対策セル１０８の配置という行為によって自動的にリング配線を分断することによって実現できる。
【００３３】
このノイズ対策セル１０８は半導体レイアウト上、通常の入出力セル１０３と同等の扱いができるため、従来の半導体レイアウト手法やレイアウト工数に影響を及ぼすことなく、ノイズ対策を実現できる。さらに、内部回路用電源セル１０４及びグラウンドセル１０５から半導体基板に注入される内部回路動作に伴う電源ノイズ及びグラウンドノイズは、ノイズ対策セル１０８内部における半導体基板３０５，４０５からビア２０４を通って吸収された後、ノイズ対策配線２０３からビア２０２ｂ、パッド２０２ａ、配線１０８ａ、半導体パッケージを伝わって半導体装置外部へ放出される。すなわち、入出力回路領域へのノイズ伝播において、配線経由だけでなく半導体基板経由のノイズ伝播をも防ぐことができ、半導体装置の信号出力に重畳するノイズに起因する放射ノイズ低減効果をさらに高めることができる。
【００３４】
（第２の実施形態）
第２の実施形態を図６乃至図１３に示す。この第２の実施形態では、第１の実施形態と同一機能部分には同一符号を付して説明を省略する。
【００３５】
第１の実施形態に対する相違は、入出力回路用電源配線１０７及びグラウンド配線１０６、内部回路用電源配線１０９及びグラウンド配線１１０とは独立した拡張ノイズ対策配線５１１が入出力回路領域５１２に存在し、この拡張ノイズ対策配線５１１は通常の入出力セル５０３とノイズ対策セル５０８を並べると自動的にノイズ対策セル５０８間を連結し、かつ、拡張ノイズ対策配線５１１が半導体基板とコンタクトビアを介して接続されている点である。なお、ノイズ対策セル５０８は、第１の実施形態のノイズ対策セル１０８と略同様の機能を有する。
【００３６】
第１の実施形態では、半導体基板経由による内部回路動作に伴う電源ノイズ及びグラウンドノイズの吸収を、内部回路用電源セル１０４及びグラウンドセル１０５の両端に配置したノイズ対策セル１０８のみで行っていた。
【００３７】
これに対して、第２の実施形態では、ノイズ対策セル５０８間を拡張ノイズ対策配線５１１で接続すると共に拡張ノイズ対策配線５１１を配線直下の半導体基板とビアで接続する。この拡張ノイズ対策配線５１１によって、内部回路領域１０２で半導体基板に注入され、広範囲に伝播するノイズの内、入出力回路領域５１２へ伝播してくるノイズを吸収することができる。したがって、第１の実施形態におけるノイズ低減効果をより高めることができる。
【００３８】
さらに、拡張ノイズ対策配線５１１とその直下の半導体基板を接続することで、入出力回路の動作に伴う電源ノイズ及びグラウンドノイズが拡張ノイズ対策配線５１１を伝わってノイズ対策セル５０８によって吸収される。つまり、拡張ノイズ対策配線５１１及びノイズ対策セル５０８によって、入出力回路領域５１２と内部回路１０２間のノイズ伝播を防止することで内部回路誤動作防止を実現する。また、拡張ノイズ対策配線５１１と、拡張ノイズ対策配線５１１と半導体基板との接続部（ビア）とを入出力セル５０３、及びノイズ対策セル５０８に盛り込むことにより、第１の実施形態と同様、半導体レイアウトの手法変更、またはレイアウトの工数へ影響を及ぼすことなくノイズ対策を実現できる。
【００３９】
図７が第２の実施形態におけるノイズ対策セル５０８の概略図であり、図８、図９は図７の断面Ｃ−Ｃ’を表している。また、図１０は図７のＤ−Ｄ’断面図である。図１１はノイズ対策セル以外の入出力セル５０３の概略図である。図１２、図１３は図１１の断面Ｅ−Ｅ’を表している。また、図１４は図１１のＦ−Ｆ’断面図である。
【００４０】
まず、半導体装置５０１がｐ型である場合について、図７、図８及び図１０を用いて説明する。ノイズ対策セル５０８のｐ型基板８０７は、入出力回路用グラウンド配線１１４ａ、及び内部回路用グラウンド配線１０５ａと独立して外部グラウンドと接続されている。外部グラウンドとの接続は、通常の入出力セル同様、領域６０２に存在するパッド６０２ａ、配線１０８ａを通して行われる。パッド６０２ａは、ビア６０２ｂを介して配線６０３とつながっており、配線６０３はビア６０４を通して半導体基板８０７と接続されている。また、拡張ノイズ対策配線５１１は、ビア６０４を介して配線６０３と接続されているとともに、ビア６０６を介して半導体基板８０７と接続されている。
【００４１】
図８、図１０に示す様に、ビア６０４，６０６とｐ型基板８０７との接続はｐ+領域８０６を介して行われる。なお、図９に示す様に、半導体装置５０１がｎ型基板９０７を基に構成されている場合も、基本構成はｐ型基板の場合と変わらない。パッド６０２ａはビア６０２ｂを介して配線６０３とつながっており、配線６０３はビア６０４を通して半導体基板と接続されている。拡張ノイズ対策配線５１１は、ビア６０４を介して配線６０３と接続されているとともに、ビア６０６を介して半導体基板９０７と接続されている。ビア６０４，６０６とｎ型基板９０７との接続はｎ+領域９０６を介して行われる。ただし、ｐ型基板の場合、ノイズ対策セル５０８のパッド６０２ａは配線１０８ａを介して外部グラウンドに接続されるが、ｎ型基板の場合は、ノイズ対策セル５０８のパッド６０２ａは配線１０８ａを介して外部の電源に接続される。なお、図８及び図９において、８０４及び９０４はそれぞれ層間絶縁膜を示す。
【００４２】
次に半導体装置５０１がｐ型である場合について、図１１及び図１２を用いて説明する。図１１はノイズ対策以外の入出力セル５０３の概略図である。
【００４３】
従来の入出力セルに対する相違は、ノイズ対策セル５０８間を拡張ノイズ対策配線５１１で接続し、かつノイズ対策セル５０８間の拡張ノイズ対策配線５１１が半導体基板１００７と電気的に接続できるように、拡張ノイズ対策配線５１１及び半導体基板１００７との接続ビア７０４が入出力セル５０３内部に盛り込まれている点である。入出力回路領域５１２にノイズ対策セル５０８及びノイズ対策セル以外の入出力セル５０３を図６のように敷き詰めると、個々の入出力セル５０３の拡張ノイズ対策配線５１１が、隣接する入出力セル５０３の拡張ノイズ対策配線５１１と接続されるため、自動的にノイズ対策セル５０８間が拡張ノイズ対策配線５１１で接続され、かつ拡張ノイズ対策配線５１１は半導体基板１００７とビア７０４を介して接続される。
【００４４】
入出力セル５０３の個々の拡張ノイズ対策配線５１１と半導体基板１００７との接続について、図１１、図１２、図１３及び１４を用いて説明する。図１２、図１３は図１１のＥ−Ｅ’断面図、図１４は図１１のＦ−Ｆ’断面図である。
【００４５】
図１１の断面Ｅ−Ｅ’を示す図１２において、ビア７０４とｐ型基板１００７との接続は、ｐ+領域１００６を介して行われる。なお、図１３に示す様に、半導体装置５０１がｎ型基板１１０７を基に構成されている場合も、基本構成はｐ型基板の場合と変わらない。ビア７０４とｎ型基板１１０７との接続は、ｎ+領域１１０６を介して行われる。なお、図１２、図１３において、７１０は内部回路１０２との接続用配線、７１２、１００４及び１１０４はそれぞれ層間絶縁膜を示す。また、図１４において、７０２ａは半導体装置の外部に信号を出力するための接続パッド、７０６は接続パッド７０２ａからの引き出し配線、７０２ｂは接続パッド７０２ａと引き出し配線７０６を接続するビア、１００８は入出力回路の形成領域、７０８は引き出し配線７０６と入出力回路の形成領域１００８を接続するためのビアである。
【００４６】
（第３の実施形態）
第３の実施形態を図１５に示す。
【００４７】
本実施形態は、第１の実施形態とまったく同様の入出力セルを使用し、ノイズ対策セル１０８間を半導体レイアウト設計者が配線１２１１にて接続している。また、配線１２１１は半導体基板と接続させる。なお、配線１２１１と半導体基板との接続は、図８又は図９、あるいは図１０又は図１１のように、配線、ビア、ｐ+もしくはｎ+領域を用いて半導体装置設計者が任意に接続させる。
【００４８】
第２の実施形態と同様、第１の実施形態のノイズ吸収効果を高める構成になっており、本実施形態によれば、ノイズ伝播をさせたくない箇所のみ任意にノイズ対策セル１０８間を配線１２１１で接続すれば良いため、第２の実施形態のように必ずノイズ対策セル間を接続する構成に比べて、半導体装置の面積利用率を高めることができる。
【００４９】
以上説明したように、上記の実施形態によれば、内部回路動作に伴う電源配線及びグラウンド配線に発生するノイズ電流は、内部回路用電源セル及びグラウンド入出力セルに伝播した後、ｐ型半導体基板へ注入され、内部回路電源セル及びグラウンドセルの両端に配置されたノイズ対策用セルで吸収されるため、入出力回路の信号へ内部回路の電源ノイズ及びグラウンドノイズが重畳する現象を抑制し、放射ノイズを抑制し、プリント回路板など半導体集積回路外部の放射ノイズ対策コスト（対策部品、対策期間）を削減することができる。
【００５０】
また、入出力回路の信号へ内部回路の電源ノイズ及びグラウンドノイズが重畳する現象を抑制し、放射ノイズを抑制するだけでなく、信号用入出力回路の同時スイッチングなどに代表される、入出力回路で発生する電源ノイズ及びグラウンドノイズも、内部回路と入出力回路の電源用リング配線及びグラウンド用リング配線とは独立したｐ型半導体基板との接続部を有するリング配線と内部回路用電源セル及びグラウンドセルの両端に配置されたノイズ対策用セルで吸収されるため、信号入出力回路動作に起因する内部回路の誤動作を防止できる。
【００５１】
さらには、半導体レイアウトの手法変更や工数増加を招くことなくノイズ対策を実現することができる。
【００５２】
さらには、必要な箇所にのみ、入出力回路電源配線及びグラウンド用リング配線とは独立した、半導体基板との接続部を有する配線を任意でレイアウトすることによって、半導体装置の面積増加を防ぐことができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施形態の半導体装置の概略構成を示す配置図である。
【図２】第１の実施形態に使用されるノイズ対策セルの構成を示す図である。
【図３】第１の実施形態に使用されるノイズ対策セルおいて、ｐ型基板を用いる場合の断面構造を示す図である。
【図４】第１の実施形態に使用されるノイズ対策セルおいて、ｎ型基板を用いる場合の断面構造を示す図である。
【図５】図２のＢ−Ｂ’断面図である。
【図６】本発明の第２の実施形態の半導体装置の概略構成を示す配置図である。
【図７】第２の実施形態に使用されるノイズ対策セルの構成を示す図である。
【図８】第２の実施形態に使用されるノイズ対策セルおいて、ｐ型基板を用いる場合の断面構造を示す図である。
【図９】第２の実施形態に使用されるノイズ対策セルおいて、ｎ型基板を用いる場合の断面構造を示す図である。
【図１０】図７のＤ−Ｄ’断面図である。
【図１１】第２の実施形態に使用される入出力セルの構成を示す図である。
【図１２】第２の実施形態に使用される入出力セルにおいて、ｐ型基板を用いる場合の断面構造を示す図である。
【図１３】第２の実施形態に使用される入出力セルにおいて、ｎ型基板を用いる場合の断面構造を示す図である。
【図１４】図１１のＦ−Ｆ’断面図である。
【図１５】本発明の第３の実施形態の半導体装置の概略構成を示す配置図である。
【図１６】従来の半導体装置の概略構成を示す配置図である。
【符号の説明】
【００５４】
１０１  半導体装置
１０２  内部回路
１０３  入出力セル
１０４  内部回路用電源セル
１０５  内部回路用グラウンドセル
１０６  入出力回路用グラウンド配線
１０７  入出力回路用電源配線
１０８  ノイズ対策セル
１０９  電源配線
１１０  グラウンド配線
【図１】
2006196875.tif 000003
【図２】
2006196875.tif 000004
【図３】
2006196875.tif 000005
【図４】
2006196875.tif 000006
【図５】
2006196875.tif 000007
【図６】
2006196875.tif 000008
【図７】
2006196875.tif 000009
【図８】
2006196875.tif 000010
【図９】
2006196875.tif 000011
【図１０】
2006196875.tif 000012
【図１１】
2006196875.tif 000013
【図１２】
2006196875.tif 000014
【図１３】
2006196875.tif 000015
【図１４】
2006196875.tif 000016
【図１５】
2006196875.tif 000017
【図１６】
2006196875.tif 000018