(57)【要約】【課題】輝度の均一性を向上させることを可能とする画像表示装置およびその駆動方法を提供する。【解決手段】カソード電極層１２、この上に選択的に設けられ、これと電気的に接続されると共に、表面に複数の突起部を有するカソード素子１５、カソード電極層１２と対向して設けられ、カソード素子１５と対向する位置に開口１４Ａを有するゲート電極層１４、ゲート電極層１４を基準としてカソード電極層１２とは反対側にゲート電極層１４と対向して設けられたアノード電極層２４、およびアノード電極層２４に隣接して設けられた発光層２２を有する電界放出素子２と、第１電圧をカソード電極層１２に、第２電圧をゲート電極層１４に、電子引出電圧をアノード電極層２４に印加して開口１４Ａの面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成する素子駆動部３とを備える。【選択図】  図１
2006337666.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を選択駆動することにより画像を表示する画像表示装置であって、
第１電極層、前記第１電極層上に選択的に設けられ、この第１電極層と電気的に接続されると共に、表面に複数の突起部を有する電子放出層、前記第１電極層と対向して設けられ、前記電子放出層と対向する位置に開口を有する第２電極層、前記第２電極層を基準として前記第１電極層とは反対側に前記第２電極層と対向して設けられた第３電極層、および前記第３電極層に隣接して設けられた発光層を有し、前記画素を構成する電界放出素子と、
第１電圧を前記第１電極層に印加し、第２電圧を前記第２電極層に印加し、電子引出電圧を前記第３電極層に印加する素子駆動部と
を備え、
前記素子駆動部は、前記第１電圧、前記第２電圧および前記電子引出電圧をそれぞれ制御することにより、前記開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成する
ことを特徴とする画像表示装置。
【請求項２】
前記素子駆動部は、前記第１電圧と前記第２電圧との間の電位差を最大としたときに前記電界分布が形成されることとなるように、前記第１電圧、前記第２電圧および前記電子引出電圧をそれぞれ制御する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記素子駆動部は、前記第３電極と前記第２電極との間の平均電界と、前記第２電極と前記第１電極との間の平均電界とが等しくなるように、前記第１電圧、前記第２電圧および前記電子引出電圧をそれぞれ制御する
ことを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記素子駆動部は、前記第１電圧および前記第２電圧の少なくとも一方の大きさを変化させて階調表示を行う
ことを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記素子駆動部は、前記第１電圧および前記第２電圧の印加時間を変化させて階調表示を行う
ことを特徴とする請求項１に記載の画像表示装置。
【請求項６】
前記突起部は、カーボンナノチューブまたはカーボンナノファイバーを含んで構成されている
ことを特徴とする請求項１に記載の画像表示装置。
【請求項７】
第１電極層、前記第１電極層上に選択的に設けられ、この第１電極層と電気的に接続されると共に、表面に複数の突起部を有する電子放出層、前記第１電極層と対向して設けられ、前記電子放出層と対向する位置に開口を有する第２電極層、前記第２電極層を基準として前記第１電極層とは反対側に前記第２電極層と対向して設けられた第３電極層、および前記第３電極層に隣接して設けられた発光層を備える画像表示装置の駆動方法であって、
第１電圧を前記第１電極層に印加し、第２電圧を前記第２電極層に印加し、電子引出電圧を前記第３電極層に印加し、前記開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成する
ことを特徴とする画像表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カソード電極とゲート電極との電位差を所定の大きさ以上とすることにより、カソード電極の表面に形成された複数の突起部の先端から電子を放出させる電界放出素子を利用した画像表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、画像表示装置に使用される平面状のディスプレイパネルの一つとして、フィールドエミッションディスプレイ（電界放出型ディスプレイ：以下、ＦＥＤと呼ぶ。）と呼ばれるものが開発されている。このＦＥＤは、ブラウン管( ＣＲＴ) と同様に、電子放出源から真空中に放った電子を発光層を配した発光面に衝突させて発光させることを原理とすることから、明るくてコントラストの高いフラットパネルディスプレイを実現することができる。ただし、ブラウン管では、通常、単一の電子放出源が発光面から十数〜数十ｃｍ離れた位置に配置されるのに対し、ＦＥＤでは発光面から数ｍｍ程度離れた位置に複数の電子放出源がマトリクス状に配置される点でその基本構造が異なる。
【０００３】
ここで、一般的なＦＥＤの基本構造とその動作についてより具体的に説明する。ＦＥＤは、カソード電極、ゲート電極およびアノード電極が所定の間隔でこの順に配置された３極構造体を有しており、カソード電極上に電子放出源としてのカソード素子が選択的に設けられている。ゲート電極にはカソード素子と対向する部分にゲートホールが設けられており、カソード電極とゲート電極との電位差を所定の大きさ以上とすることによりカソード素子から電子を放出させ、アノード電極の発光層に衝突させるようになっている。
【０００４】
近年、このカソード素子の材料として、カーボンナノチューブ（ＣＮＴ）やカーボンナノファイバー等の繊維状材料を用いる方法が提案されている（特許文献１〜３）。この方法では、通常、カソード素子の表面には、繊維状材料からなる複数の突起部が形成される。
【０００５】
【特許文献１】特開２００３−１６８３５５号公報
【特許文献２】特開２００３−３０３５４０号公報
【特許文献３】特開２００３−２２９０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、上記のような繊維状材料を用いてカソード素子を生成するプロセスは、ばらつきを伴うプロセスであるため、カソード素子の表面に形成された複数の突起部は、長さ、径、配向および分布にばらつきを有し、これにより、輝度むらが生じやすい。そのため、このような輝度むらを抑制し、輝度の均一性を向上させるには、できるだけたくさんの突起部をカソード素子の表面に形成することが必要であり、ゆえに突起部の形成領域の面積（カソード面積）を拡大することが必要となる。その方法として、ゲートホール径をできる限り大きくしてカソード面積を拡大する方法がある。
【０００７】
しかしながら、このようなばらつきを有する突起部に対して不均一な空間分布を有する電界を印加すると、たとえカソード面積を拡大したとしても、拡大されたカソード素子の表面のうち電界強度の大きい一部の領域にある突起部のばらつきにより輝度むらが生じてしまう。現に、一般的な３極型（カソード電極、ゲート電極およびアノード電極）のＦＥＤでは、ゲートホールのうち外縁領域の突起部に対して強い電界が印加され、ゲートホールの中央領域にある突起部に対して弱い電界が印加されるので、ゲートホールのうち外縁領域の突起部のばらつきにより輝度むらが生じてしまうという問題がある。
【０００８】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、輝度むらを抑制し、輝度の均一性を向上させることを可能とする画像表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の画像表示装置は、以下の構成要素（Ａ）〜（Ｄ）を備えたものである。
（Ａ）マトリクス状に配置された画素を選択駆動することによって画像を表示すること
（Ｂ）第１電極層、第１電極層上に選択的に設けられ、この第１電極層と電気的に接続されると共に、表面に複数の突起部を有する電子放出層、第１電極層と対向して設けられ、電子放出層と対向する位置に開口を有する第２電極層、第２電極層を基準として第１電極層とは反対側に第２電極層と対向して設けられた第３電極層、および前記第３電極層に隣接して設けられた発光層を有し、画素を構成する電界放出素子
（Ｃ）第１電圧を第１電極層に印加し、第２電圧を第２電極層に印加し、電子引出電圧を第３電極層に印加する素子駆動部
（Ｄ）素子駆動部は、第１電圧、第２電圧および電子引出電圧をそれぞれ制御することにより、開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成すること
【００１０】
本発明の画像表示装置では、素子駆動部により、第２電極層の開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布が形成されるように、第１電圧が第１電極層に印加され、第２電圧が第２電極層に印加され、電子引出電圧が第３電極層に印加される。これにより、電子放出層の突起部から放出された電子が上記の電界分布に応じて第３電極層側に引き付けられたのち、発光層に衝突する。これにより、発光層が発光する。
【００１１】
ここで、上位電界の範囲とは、第２電極層の開口をマトリクス状に細かく分割した場合における各セグメント内に分布する電界の平均値の空間分布において、所定の値と、その所定の値から０．５Ｖ／μｍ引いた値との間の電界範囲を意味する。なお、所定の値とは、全セグメントのうちある電界の平均値を有するセグメントが占める割合（占有率）が最大となるときの電界の平均値を起点として、電界の平均値を大きくしていった場合に、占有率が２％を初めて下回ったときの電界の平均値を意味する。
【００１２】
また、上記の突起部は、例えばカーボンナノチューブまたはカーボンナノファイバーを含んで構成可能である。なお、カーボンナノチューブとは、グラファイトのシートが円筒状に丸まって構成されたものであり、その円筒径が１〜１０ｎｍのものである。また、カーボンナノファイバーとは、グラファイトのシートが円筒状に丸まって構成されたものであり、その円筒径が１０〜１０００ｎｍのものである。
【００１３】
本発明の画像表示装置の駆動方法は、第１電極層、第１電極層上に選択的に設けられ、この第１電極層と電気的に接続されると共に、表面に複数の突起部を有する電子放出層、第１電極層と対向して設けられ、電子放出層と対向する位置に開口を有する第２電極層、第２電極層を基準として第１電極層とは反対側に第２電極層と対向して設けられた第３電極層、および前記第３電極層に隣接して設けられた発光層を備える画像表示装置の駆動方法であって、第１電圧を第１電極層に印加し、第２電圧を第２電極層に印加し、電子引出電圧を第３電極層に印加し、開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成するようにしたものである。
【発明の効果】
【００１４】
本発明の画像表示装置およびその駆動方法によれば、第２電極層の開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成するようにしたので、突起部に印加する電界を空間的に均一にすることができる。この結果、輝度むらを抑制し、輝度の均一性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施の形態に係る画像表示装置１を構成する電界放出素子２および素子駆動部３の概略構成を表したものである。なお、図１には、電界放出素子２の、行方向（Ｘ軸）および列方向（Ｙ軸）に対して垂直な面で切断した切断面が示されている。また、図２は、電界放出素子２の一部分を拡大して斜視的に表したものである。なお、画像表示装置１の駆動方法は、素子駆動部３によって具現化されるので、以下、併せて説明する。
【００１７】
電界放出素子２は、カソードパネル１０とアノードパネル２０とを所定の間隔を介して対向配置すると共に、それらのパネル１０，２０を枠体３０によって一体的に組み付けることにより形成されている。
【００１８】
カソードパネル１０は、支持基板１１、カソード電極層１２（第１電極層）、絶縁層１３、ゲート電極層１４（第２電極層）およびカソード素子１５によって構成されている。
【００１９】
支持基板１１上には、Ｙ軸方向に延在する複数のカソード電極層１２が形成されており、そのカソード電極層１２上には、絶縁層１３が形成されている。絶縁層１３上には、Ｘ軸方向に延在する複数のゲート電極層１４が形成されている。なお、本実施の形態では、カソード電極層１２がｍ列分、ゲート電極層１４がｎ行分マトリクス状に配列されているものとする。ここで、ｍ，ｎは正の整数である。
【００２０】
Ｚ軸方向から見て、カソード電極層１２とゲート電極層１４とが交差する箇所が電子放出領域１６であり、個々の画素を構成する。電子放出領域１６における絶縁層１３およびゲート電極層１４には、それらを貫通する孔１３Ａおよび開口１４Ａを含んで構成されたゲートホール１７が所定の間隔で複数個形成されている。なお、複数のゲートホール１７は、図１に示したような格子状に形成されていなくてもよく、例えばＸ軸方向またはＹ軸方向に１列だけ形成されていてもよい。カソード電極層１２のうち、ゲートホール１７の底部に相当する部分の表面には、カソード素子１５（電子放出層）が形成されている。また、カソード素子１５の表面には突起部１５Ａが複数配置されており、その突起部１５Ａとカソード電極層１２とは、カソード素子１５を介して電気的に接続されている。
【００２１】
一方、アノードパネル２０は、透明基板２１、発光層２２、ブラックマトリクス２３およびアノード電極層２４によって構成されている。
【００２２】
透明基板２１上には、電子放出領域１６と対向することとなる箇所に対応して、Ｙ軸方向に延在する複数の発光層２２が形成されており、隣接する帯状の発光層２２の間には、ブラックマトリクス２３が配置されている。発光層２２は、Ｒ（赤）用の発光層２２Ｒ、Ｇ（緑）用の発光層２２ＧおよびＢ（青）用の発光層２２Ｂからなり、Ｘ軸方向に２２Ｒ，２２Ｇ，２２Ｂの順に繰り返し配置されている。発光層２２およびブラックマトリクス２３上のうち、少なくとも電子放出領域１６と対向することとなる領域にアノード電極層２４（第３電極層）が形成されている。
【００２３】
上記のカソードパネル１０およびアノードパネル２０は、それぞれの外周部（周縁部）で枠体３０を介して接合されており、枠体３０を接合することによって形成された空間は、真空状態になっている。なお、カソードパネル１０およびアノードパネル２０における外周部から離れた領域での間隔を保持するために、カソードパネル１０とアノードパネル２０とが対向する領域に、スペーサ（図示せず）が配置されている。
【００２４】
このように、電界放出素子２は、カソード電極層１２、ゲート電極層１４、アノード電極層２４を含んで構成した３極構造体により構成されている。なお、電界放出素子２は、上述のように、発光層２２として、２２Ｒ，２２Ｇおよび２２Ｂを用いることで、カラー表示を行うことが可能であるが、本実施の形態では、説明を簡略化するため、特にカラー表示における各色を区別することなく説明する。
【００２５】
ここで、支持基板１１は、絶縁性を有する材料により構成されており、例えば厚さ１．１ｍｍのガラス基板により構成されている。カソード電極層１２は、導電性を有する材料により構成されており、例えば厚さ０．１μｍのアルミニウム（Ａｌ）により構成されている。
【００２６】
絶縁層１３は、カソード電極層１２およびカソード素子１５と、ゲート電極層１４とを絶縁することができる材料により構成されており、例えば厚さｔｉが３μｍ〜７μｍのＳｉＯ2 またはＳｉＮなどにより構成されている。ここで、上限を７μｍとしたのは、それを超えると、絶縁層１３の側壁にチャージアップした負の電荷により突起部１５Ａから放出される電子の軌道が曲げられてしまい、好ましくないからである。また、下限を３μｍとしたのは、それより小さくなると、絶縁層１３上のゲート電極１５と、突起部１５Ａとの距離が近くなり過ぎて、電界放出を制御することが困難となるからである。なお、絶縁層１３には、ゲートホール１７の底部と対向する領域に、後述のゲートホール１７の底部の直径φ１とほぼ同一の直径の孔１３Ａが形成されている。
【００２７】
ゲート電極層１４は、めっきに適した導電性を有する材料により構成されており、例えば厚さｔｇが０．１μｍのアルミニウム（Ａｌ）により構成されている。なお、ゲート電極層１４の厚さは、電界の空間分布を不均一にしない程度の厚さであれば良く、上記の厚さに限定されない。また、ゲート電極層１４には、ゲートホール１７の底部と対向する領域に、後述のゲートホール１７の底部の直径φ１とほぼ同一の直径の開口１４Ａ（第２電極層の開口に対応する）が形成されている。
【００２８】
カソード素子１５は、繊維状材料とバインダ材料とを含んで構成されており、例えば厚さ０．３μｍにより構成されている。繊維状材料は、量子トンネル効果によって電子がエネルギー障壁を突き抜けることが容易な材料であればよく、例えば平均長さが１μｍ、平均直径が１ｎｍのカーボンナノチューブ（ＣＮＴ）またはカーボンナノファイバーの粉末により構成されている。また、バインダ材料は、導電性ペーストであれば良く、例えば有機スズおよび有機インジウムなどの熱分解性有機金属、または塩化インジウムなどの金属塩などにより構成されている。また、カソード素子１５の表面に形成された突起部１５Ａは、カソード素子１５の内部から表面に突き出た繊維状材料を含んで構成されている。また、複数の突起部１５Ａは、カソード素子１５表面のどの場所においても長さ、直径、配向および密度が同一という訳ではなく、ある一定のばらつきを有している。
【００２９】
ゲートホール１７は、１画素に対応する電子放出領域１６内に複数個形成されている。ゲートホール１７の底部の直径φ１は、電子放出領域１６内において、ＤＣエミッションを抑制しつつ、突起部１５Ａが形成される面積を極力広く取ることができる大きさであれば良く、具体的には、２（ｔｇ＋ｔｉ）〜３（ｔｇ＋ｔｉ）の範囲内であることが好ましい。ここで、この式に数値を代入すると、ゲート電極層１４の厚さｔｇを０．１μｍとした場合には、６．２μｍ（ｔｇ＝０．１μｍ、ｔｉ＝３μｍ）〜２１．３μｍ（ｔｇ＝０．１μｍ、ｔｉ＝７μｍ）となる。
【００３０】
透明基板２１は、透明性・絶縁性を有する材料により構成されており、例えば厚さ２．８ｍｍのガラス基板により構成されている。発光層２２は、例えばＣＲＴの蛍光面の材料として一般的に使用されているＹ2 Ｏ2 Ｓ（赤用）、ＺｎＳ（緑用）、ＺｎＳ（青用）などにより構成されており、ブラックマトリクス２３は、例えば酸化クロムにより構成されている。アノード電極層２４は、透明性・導電性を有する材料により構成されており、例えば厚さ０．２μｍのクロムにより構成されている。
【００３１】
続いて、本実施の形態の電界放出素子２の作用について説明する。
【００３２】
電界放出素子２では、カソード電極層１２に対して、ゲート電圧Ｖｇと比べて相対的に負の電圧のカソード電圧Ｖｃがカソード電極駆動部４から印加される。また、ゲート電極層１４に対して、カソード電圧Ｖｃと比べて相対的に正の電圧のゲート電圧Ｖｇがゲート電極駆動部５から印加される。また、アノード電極層２４に対して、ゲート電圧Ｖｇよりも更に高い正の電圧がアノード電極駆動部６から印加される。
【００３３】
かかる電界放出素子２において、実際に画像の表示を行う場合には、カソード電極層１２にカソード電極駆動部４から映像信号としてのカソード電圧Ｖｃ（画素電圧）を入力し、ゲート電極層１４にゲート電極駆動部５から走査信号としてのゲート電圧Ｖｇ（走査電圧）を入力する。そして、アノード電極層２４にアノード電極駆動部６からアノード電圧Ｖｅ（電子引出電圧）を入力する。なお、上記とは逆に、カソード電極層１２にカソード電極駆動部４から走査信号としてのカソード電圧Ｖｃ（走査電圧）を入力し、ゲート電極層１４にゲート電極駆動部５から映像信号としてのゲート電圧Ｖｇ（画素電圧）を入力してもよい。
【００３４】
ここで、上記の画素電圧の印加方法は、印加電圧の大きさを変化させて階調表示を行うアナログ駆動であってもよいし、印加電圧の印加時間を変化させて階調表示を行うデジタル駆動であってもよい。
【００３５】
これにより、カソード電極層１２とゲート電極層１４との間に電圧が印加されて、突起部１５Ａの先端部（例えば、ＣＮＴの先端部）に電界が集中する。その結果、量子トンネル効果によって電子がエネルギー障壁を突き抜けて突起部１５Ａの先端部からゲートホール１７の外へと放出される。こうして放出された電子は、アノード電極層２４とゲート電極層１４との間の電位差Ｖｓをその最短距離Ｄで割った平均電界Ｅｓ１（＝Ｖｓ／Ｄ）の大きさに応じてアノードパネル２０側に引き付けられて、透明基板２１上の発光層２２（２２Ｒ，２２Ｇ，２２Ｂ）に衝突する。その結果、発光層２２が電子の衝突により励起されて発光する。さらに、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【００３６】
ここで、上記の平均電界Ｅｓ１は、所望の輝度を得るのに十分なエネルギーを電子に対して与えることができる大きさであることが望ましく、具体的には、４Ｖ／μｍ〜１０Ｖ／μの範囲内であることが望ましい。なお、カソード電極層１２とアノード電極層２４との間の電位差から生じる電界は、アノード電極層２４とカソード電極層１２との間の全ての空間において、平均して存在している訳ではなく、ゲートホール１７内において、ゲートホール１７の形状や、ゲート電極層１４とカソード電極層１２との間の電位差などの影響を受けて、弱められている。
【００３７】
ところで、突起部１５Ａの先端部から電子を放出させるには、しきい電界Ｅｔｈを超える電界を突起部１５Ａの先端部に印加することが必要となる。このしきい電界Ｅｔｈは、電子がエネルギー障壁を突き抜けるのに必要な最低限の電界であり、突起部１５Ａの材料や形状などにより変動するものである。しきい電界Ｅｔｈの大きさの一例を示すと、突起部１５Ａが平均長さ１μｍ、平均直径１ｎｍのＣＮＴにより構成されている場合には、おおよそ２Ｖ／μｍである。従って、突起部１５Ａの先端部にしきい電界Ｅｔｈ未満の電界しか生じない電圧を、カソード電極層１２とゲート電極層１４との間に印加した場合には、その先端部から電子が放出されることはほとんど無く、ゆえに発光層２２が発光することもほとんど無い。一方、突起部１５Ａの先端部にしきい電界Ｅｔｈ以上の電界が生じる電圧を、カソード電極層１２とゲート電極層１４との間に印加した場合には、その先端部から電子が放出され、発光層２２が発光する。
【００３８】
ただし、上記の条件は、突起部１５Ａの先端部において、アノード電極層２４による影響がゲート電極層１４による影響と比べて小さい、すなわち、突起部１５Ａの先端部において、カソード電極層１２とアノード電極層２４との間の電位差から生じる電界の大きさがしきい電界Ｅｔｈ未満であることが前提となっている。そのため、アノード電極層２４に印加する電圧を大きくした場合には、しきい電界Ｅｔｈ以上の電界が突起部１５Ａの先端部に及ぶ、電界の染み込みと呼ばれる現象が、画像を表示している場合や非表示にしている場合に関わらず生じてしまう。その結果、ゲート電極層１４の位置から最も遠い、カソード素子１５の中央部において、常時ＤＣエミッションが生じることになり、ゲート電極層１６に通常印加される電圧によって電子の放出を正確に制御することができなくなる。従って、ＤＣエミッションが生じないように、ゲート電極層１４および絶縁層１３の厚さや、ゲートホール１７の形状、アノード電極層２４とカソード電極層１２との間の距離、またはカソード電極層１２，ゲート電極層１４およびアノード電極層２４に印加する電圧などを調整することが必要となる。
【００３９】
また、ある一定のばらつきを有する突起部１５Ａの先端部を電子放出源として用いる場合に、輝度むらを抑制し、輝度の均一性を向上させるには、上述のように、突起部１５Ａに印加する電界の空間分布を均一にすることが必要となる。ここで、輝度の均一性を図る尺度Ａとして、以下の式（１）を用いる。
Ａ＝（σ１／ＡＶＧ１）ｘ１００…（１）
【００４０】
ここで、σ１は、ある画素（ｉ，ｊ）（１≦ｉ≦ｍ，１≦ｊ≦ｎ）における平均輝度を横軸とし、平均輝度の大きさごとに、その平均輝度を有する画素をカウントした数を全体の画素数で割った値を縦軸とした場合の標準偏差である。ＡＶＧ１は、カウントした数が最大となるときの平均輝度の値である。なお、輝度の均一性を図る尺度Ａの望ましい範囲は、画像表示素子としての実用性を考慮すると、６％以下であることが望ましく、３％以下であることがさらに望ましい。
【００４１】
また、電界の均一性を図る尺度Ｂとして以下に記載の規定を導入する。その規定は、「ゲート電極層１４における開口１４Ａの面積（本実施の形態では、カソード面積とほぼ同一）の５０％以上の領域における電界強度が上位電界の範囲内に含まれること」とする。この規定において、上位電界の範囲とは、図１１（Ａ），（Ｂ）に例示したグラフを参照しながら説明すると、ゲート電極層１４における開口１４Ａをマトリクス状に細かく分割した場合における各セグメントＳ内に分布する電界の平均値を横軸とし、その平均値を有するセグメントＳをカウントした数を全体のセグメント数で割った値に１００をかけた値（占有率）を縦軸としてグラフに表した空間分布において、所定の値Ｅ１と、その所定の値Ｅ１から０．５Ｖ／μｍ引いた値Ｅ２との間の電界範囲を意味する。ここで、所定の値Ｅ１は、主たる山Ｍ１を構成するグラフにおける占有率が最大となるときの電界の平均値を起点として、電界の平均値を大きくしていった場合に、占有率が２％を初めて下回ったときの電界の平均値を意味する。
【００４２】
なお、主たる山Ｍ１という概念は、占有率が最大となるセグメントＳが含まれる山を指しており、主たる山Ｍ１の他に従たる山Ｍ２が存在した場合に、どこを起点としたらよいか不明確とならないようにするために規定されたものである。また、上記の起点を決める際に用いられる２％という数字は、主たる山Ｍ１のすそ野が低く広がっている場合であっても上位電界の範囲を正確に定められるようにするために規定されたものである。また、上記の上位電界の範囲を決める際に用いられる０．５Ｖ／μｍという数字は、所望の輝度レベルを実現するのに必要な電流密度をＩｃ、そのときの突起部１５Ａ近傍での電界をＥｃとすると、発光に寄与する下限の電流密度はＩｃの１／５〜１／７程度であり、そのときの電界の大きさが、Ｅｃからおよそ０．５Ｖ／μｍ引いた値となることから、ゲート電極層における開口での電界の空間分布において、発光に寄与する下限の電界を規定するために規定されたものである。
【００４３】
ところで、「ゲート電極層１４における開口１４Ａの面積の５０％以上」としたのは、ゲート電極層１４における開口１４Ａ近傍において、発光に寄与する電界が印加されている面積があまり少なくなると、発光に寄与する電子が放出されている領域と放出されていない領域が生じるようになるので、画面全体に輝度むらが発生し、輝度の均一性が低下するからである。逆に発光に寄与する電界が印加されている面積が多くなると、カソード素子１５の表面全体から発光に寄与する電子が放出されるようになるので、画面全体の輝度むらが抑制され、輝度の均一性が向上するからである。このように、非常にミクロな個々の開口１４Ａにおける電界の空間分布を制御することにより、画面全体の輝度分布を制御することが可能となる。
【００４４】
また、電界の均一性を図る尺度Ｃとして、以下の式（２）を用いる。
Ｃ＝（σ２／ＡＶＧ２）ｘ１００…（２）
【００４５】
ここで、σ２は、ゲート電極層１４における開口１４Ａをマトリクス状に細かく分割した場合における各セグメントに分布する電界の平均値を横軸とし、その平均値を有するセグメントをカウントした数を全体のセグメント数で割った値を縦軸とした場合の標準偏差である。ＡＶＧ２は、カウントした数が最大となるときの平均値である。
【００４６】
なお、電界の均一性を図る尺度Ｃの望ましい範囲は、突起部１５Ａのばらつきの度合いによって大きく異なる。なぜなら、突起部１５Ａの密度のばらつきが少ない場合には、電界の空間分布が多少不均一となっていても輝度の均一性が悪化するとは限らないが、突起部１５Ａの密度のばらつきが大きい場合に、電界の空間分布が不均一となっているときは、輝度の均一性が大幅に悪化する可能性があるからである。そこで、突起部１５Ａの影響を除いた状態で（すなわち、突起部１５Ａが無い状態で）、尺度Ａの望ましい範囲を満たす電界の空間分布を数値計算によって求めると、尺度Ｃは、３０％以下であることが望ましく、８％以下であることがさらに望ましいことが分かる。よって、突起部１５Ａの影響を考慮した場合（すなわち、突起部１５Ａを備えており、かつ、それにばらつきがある場合）には、尺度Ｃの望ましい値は上記より小さくなることが予想される。なお、尺度Ｃが小さいほど望ましい理由は、標準偏差が小さくなるほど、電界の空間分布の山がより急峻となり、ゲート電極層１４における開口１４Ａ近傍の電界分布がより均一となるからである。
【００４７】
このように、本実施の形態の画像表示装置１およびその駆動方法によれば、ゲート電極層１４の開口の面積の５０％以上の領域における電界強度が上位電界の範囲内に含まれることとなるような電界分布を形成するようにしたので、突起部１５Ａに印加する電界を空間的に均一にすることができる。この結果、輝度むらを抑制し、輝度の均一性を向上させることができる。
【実施例】
【００４８】
以下、本発明の実施例について説明する。
【００４９】
まず、第１の実施例を、第１の比較例と対比して説明する。なお、本比較例は、本実施例と同様の構造を有する一方で、本実施例と異なる駆動方法により表示されるものである。
【００５０】
図３（Ａ），（Ｂ）は、本実施例の結果を示したものである。具体的には、図３（Ａ）は、尺度Ａないし尺度Ｃが望ましい範囲内となるように設計されたカラー版の電界放出素子２におけるゲート電極層１４の開口１４Ａでの電界の空間分布を数値計算により求めたものである。図３（Ｂ）は、図３（Ａ）と同様に設計された電界放出素子２における画面全体の輝度分布を示したものである。
【００５１】
図４（Ａ），（Ｂ）は、本比較例の結果を示したものである。具体的には、図４（Ａ）は、尺度Ｃだけが望ましい範囲内にあるが、尺度Ａおよび尺度Ｂが望ましい範囲内とならないように設計されたカラー版の電界放出素子におけるゲート電極層における開口での電界の空間分布を数値計算により求めたものである。図４（Ｂ）は、図４（Ａ）と同様に設計された電界放出素子における画面全体の輝度分布を示したものである。
【００５２】
本実施例では、カソードパネル１０のベースとなる支持基板１１は厚さ１．１ｍｍのガラス基板、カソード電極層１２は厚さが０．１μｍ、ストライプ幅Ｗが８６．５μｍのアルミニウム（Ａｌ）、絶縁層１３は厚さ７μｍのＳｉＯ2 、ゲート電極層１４は厚さ０．１μｍのＡｌにより構成した。絶縁層１３およびゲート電極層１４には、底部の直径φ１が７μｍのゲートホール１７を５０個形成した。
【００５３】
ゲートホール１７の底部にあるカソード素子１５は、厚さ０．３μｍのＣＮＴと、ＩＴＯの混合材料により構成し、カソード素子１５の表面には、ＣＮＴからなる突起部１５Ａをほぼ垂直に配向した。
【００５４】
また、アノードパネル２０のベースとなる透明基板２１は厚さ２．８ｍｍのガラス基板、発光層２２は厚さ１０μｍのＹ2 Ｏ2 Ｓ（赤用）、ＺｎＳ（緑用）およびＺｎＳ（青用）、ブラックマトリクス２３は厚さ０．２μｍの酸化クロム、アノード電極層２４は厚さ０．２μｍのＡｌにより構成した。アノード電極層２４とカソード素子１５との距離を１．０ｍｍにした。
【００５５】
さて、上記の構成の本比較例において、アノード電極層へ４ｋＶの電圧を印加し、ゲート電極層へ５０Ｖの電圧を印加し、カソード素子へ−２５Ｖの電圧を印加した場合には、ゲート電極層における開口における電界の空間分布は、図４（Ａ）に示したように、局所的に鋭いピークが電界の小さい領域に存在すると共に、縦軸の値が２％をわずかに超える領域が電界の大きい領域になだらかに続いている。このときの尺度Ｂは２５％であり、尺度Ｃは１９％である。また、輝度分布は、図４（Ｂ）に示したように、不均一となっており、このときの尺度Ａは２５％である。
【００５６】
なお、このときの平均電界の大きさＥｓ１は４．０Ｖ／μｍであり、平均電界の大きさＥｓ２は１０．７Ｖ／μｍである。従って両平均電界の大きさは相違している。また、ゲート電極層へ印加した５０Ｖの電圧は、いわゆる白レベル（最高輝度レベル）の映像を表示する際に印加される電圧と同じ大きさである。
【００５７】
一方、上記の構成の本実施例において、アノード電極層２４へ６ｋＶの電圧を印加し、ゲート電極層１４へ２５Ｖの電圧を印加し、カソード素子１５へ−１７Ｖの電圧を印加した場合には、ゲート電極層１４における開口１４Ａにおける電界の空間分布は、図３（Ａ）に示したように、電界分布の幅が比較例と比べて非常に狭い。このときの尺度Ｂは８９％であり、尺度Ｃは８０％である。また、輝度分布は、図３（Ｂ）に示したように、均一となっており、このときの尺度Ａは５．５％である。
【００５８】
なお、このときの平均電界の大きさＥｓ１は６．１Ｖ／μｍであり、平均電界の大きさＥｓ２は６．０Ｖ／μｍである。従って両平均電界の大きさはほぼ同一となっている。また、ゲート電極層１４へ印加した２５Ｖの電圧は、いわゆる白レベル（最高輝度レベル）の映像を表示する際に印加される電圧と同じ大きさである。
【００５９】
次に、第２の実施例を、第２の比較例と対比して説明する。なお、本比較例は、本実施例と同様の構造を有する一方で、本実施例と異なる駆動方法により表示されるものである。
【００６０】
図５（Ａ），（Ｂ）は、本実施例の結果を示したものである。具体的には、図５（Ａ）は、尺度Ａないし尺度Ｃが望ましい範囲内となるように設計されたモノクロ版の電界放出素子２におけるゲート電極層１４における開口１４Ａでの電界の空間分布を数値計算により求めたものである。図５（Ｂ）は、図５（Ａ）と同様に設計された電界放出素子２における画面全体の輝度分布を示したものである。
【００６１】
図６（Ａ），（Ｂ）は、本比較例の結果を示したものである。具体的には、図６（Ａ）は、尺度Ｂだけが望ましい範囲内にあるが、尺度Ａおよび尺度Ｃが望ましい範囲内とならないように設計されたモノクロ版の電界放出素子におけるゲート電極層における開口での電界の空間分布を数値計算により求めたものである。図６（Ｂ）は、図６（Ａ）と同様に設計された電界放出素子における画面全体の輝度分布を示したものである。
【００６２】
本実施例では、カソードパネル１０のベースとなる支持基板１１は厚さ１．１ｍｍのガラス基板、カソード電極層１２は厚さが０．１μｍ、ストライプ幅Ｗが８６．５μｍのアルミニウム（Ａｌ）、絶縁層１３は厚さ７μｍのＳｉＯ2 、ゲート電極層１４は厚さ０．１μｍのＡｌにより構成した。絶縁層１３およびゲート電極層１４には、底部の直径φ１が７μｍのゲートホール１７を５０個形成した。
【００６３】
ゲートホール１７の底部にあるカソード素子１５は、厚さ０．３μｍのＣＮＴと、ＩＴＯの混合材料により構成し、カソード素子１５の表面には、ＣＮＴからなる突起部１５Ａをほぼ垂直に配向した。
【００６４】
また、アノードパネル２０のベースとなる透明基板２１は厚さ２．８ｍｍのガラス基板、発光層２２は厚さ１０μｍのＺｎＯ、ブラックマトリクス２３は厚さ０．２μｍの酸化クロム、アノード電極層２４は厚さ０．２μｍのＡｌにより構成した。アノード電極層２４とカソード素子１５との距離を１．０ｍｍにした。
【００６５】
さて、上記の構成の本比較例において、アノード電極層へ４ｋＶの電圧を印加し、ゲート電極層へ５０Ｖの電圧を印加し、カソード素子へ−２５Ｖの電圧を印加した場合には、ゲート電極層における開口における電界の空間分布は、図６（Ａ）に示したように、局所的に鋭いピークが電界の小さい領域および大きい領域に２つ存在すると共に、縦軸の値が２％をわずかに超える領域がピーク間になだらかに続いている。このときの尺度Ｂは２５％であり、尺度Ｃは３８％である。また、輝度分布は、図６（Ｂ）に示したように、不均一となっており、このときの尺度Ａは２５％である。
【００６６】
なお、このときの平均電界の大きさＥｓ１は４．０Ｖ／μｍであり、平均電界の大きさＥｓ２は１０．７Ｖ／μｍである。従って両平均電界の大きさは相違している。また、ゲート電極層へ印加した５０Ｖの電圧は、いわゆる白レベル（最高輝度レベル）の映像を表示する際に印加される電圧と同じ大きさである。
【００６７】
一方、上記の構成の本実施例において、アノード電極層２４へ６ｋＶの電圧を印加し、ゲート電極層１４へ２５Ｖの電圧を印加し、カソード素子１５へ−１７Ｖの電圧を印加した場合には、ゲート電極層１４における開口１４Ａにおける電界の空間分布は、図５（Ａ）に示したように、電界分布の幅が比較例と比べて非常に狭い。このときの尺度Ｂは８９％であり、尺度Ｃは８０％である。また、輝度分布は、図５（Ｂ）に示したように、均一となっており、このときの尺度Ａは５．７％である。
【００６８】
なお、このときの平均電界の大きさＥｓ１は６．０Ｖ／μｍであり、平均電界の大きさＥｓ２は６．０Ｖ／μｍである。従って両平均電界の大きさはほぼ同一となっている。また、ゲート電極層１４へ印加した２５Ｖの電圧は、いわゆる白レベル（最高輝度レベル）の映像を表示する際に印加される電圧と同じ大きさである。
【００６９】
上記の第１および第２の実施例ならびに第１および第２の比較例の結果から、尺度Ｂおよび尺度Ｃを満たす場合には尺度Ａを満たし、尺度Ｃを満たすものの尺度Ｂを満たさない場合には尺度Ａを満たさない、ということが確認できる。
【００７０】
なお、上記の第１および第２の実施例の結果から、尺度Ｂを満たす望ましい電界分布とする方法の１つとして、平均電界Ｅｓ１と平均電界Ｅｓ２とがほぼ同一となるようにすることが考えられる。従って、本実施の形態においても、白レベル（最高輝度レベル）の映像を表示する際に印加される電圧をゲート電極層１４とカソード電極層１２との間に印加した場合に、アノード電極層２４とゲート電極層１４との間の電位差をその最短距離で割った平均電界Ｅｓ１と、ゲート電極層１４とカソード素子１５との間の電位差をその最短距離で割った平均電界Ｅｓ２とが、等しくなるように駆動条件を調整することにより、尺度Ｂおよび尺度Ｃを満たすことができ、その結果尺度Ａを満たすことができる。ここで、「等しく」とは、両者が完全に同一である場合だけでなく、製造誤差程度の差異を有する場合も含む。
【００７１】
また、ゲート電極層１４とカソード電極層１２との間の電位差は、白レベル（最高輝度レベル）の映像を表示する際に最大となる（このときの電位差を最大駆動電圧という）。このため、ゲート電極層１４とカソード電極層１２との間に最大駆動電圧を印加する駆動条件は、ゲート電極層１４における開口１４Ａでの電界分布が最も不均一となる条件であり、輝度むらが最も目立つ条件である。従って、上記の第１および第２の実施例のように、ゲート電極層１４とカソード電極層１２との間に最大駆動電圧を印加した場合に尺度Ｂおよび尺度Ｃを満たす場合には、それより小さい駆動電圧をゲート電極層１４とカソード電極層１２との間に印加した場合にも尺度Ｂおよび尺度Ｃを満たすといえる。
【００７２】
なお、尺度Ｂは、ピークが電界の大きい領域（上位電界の範囲内）に存在すると共に、縦軸の値が２％をわずかに超えるなだらかな領域が存在しないような電界分布を選択するような規定になっているとも言える。
【００７３】
以上より、第１および第２の実施例によれば、ある一定のばらつきを有する突起部１５Ａの先端部を電子放出源として用いる場合に、尺度Ｂおよび尺度Ｃを満たすようにしたので、突起部１５Ａに印加する電界の空間分布の均一性（尺度Ｂ）を向上させることができる。この結果、ゲート電極近傍の突起部１５Ａのばらつきによる輝度むらを抑制し、輝度の均一性（尺度Ａ）を向上させることができる。
【００７４】
続いて、電界放出素子２の製造方法について説明する。
【００７５】
先ず、図７（Ａ）に示すように、カソードパネル１０のベースとなる支持基板１１上に、例えばスパッタリング法により、例えば厚さ０．１μｍの、アルミニウム（Ａｌ）からなるカソード電極層１２を形成する。
【００７６】
次に、カソード電極層１２の上に、カソード素子１５を配置するための処理を行う。具体的には、バインダ材料として、例えば有機スズおよび有機インジウム、または塩化インジウムなどの金属塩を用いるとともに、繊維状材料として、例えば平均直径１ｎｍ、平均長さ１μｍのＣＮＴまたはカーボンナノファイバーの粉末を用い、これらを以下の条件で揮発性溶液（例えば、酢酸ブチル）中に分散させた混合溶液を得る。その際、繊維状材料の分散性を向上させるために分散剤（例えば、ドデチル硫酸ナトリウム）を上記の混合溶液と混合する。また、超音波処理を行って、繊維状材料の分散性をさらに向上させもよい。また、他の添加剤を混ぜることも可能である。
【００７７】
（混合溶液の生成条件の一例）
有機スズおよび有機インジウム：１０〜５０質量％
酢酸ブチル：３０〜８０質量％
ドデチル硫酸ナトリウム：０．１〜５質量％
ＣＮＴ：０．００１〜２０質量％
【００７８】
続いて、図７（Ｂ）に示すように、上記の混合溶液を例えばドライスプレー法、スラリー法またはスクリーン印刷法などにより、カソード電極層１２の上に塗布してカソード素子１５を形成する。ここで、ドライスプレー法とは、常温よりも高い温度（例えば、５０℃）の雰囲気中で材料を表面にスプレーする方法であり、ドライスプレー法を用いた場合には、表面にスプレーした材料を瞬時に乾燥させることができる。その後、カソード素子１５を焼成する。これにより、カソード素子１５は、揮発成分が蒸発してバインダ材料中に繊維状材料が埋め込まれた状態で固体化する。
【００７９】
次いで、図７（Ｃ）に示すように、カソード素子１５を円板状に加工する。具体的には、例えばスピンコート法によって、カソード素子１５の全面に、レジスト材料を塗布してレジスト層（図示せず）を形成する。続いて、このレジスト層をフォトリソグラフィ技術によってパターニングすることにより、エッチングマスクとなるレジストパターンをカソード素子１５の上に形成する。次に、例えばウェットエッチング法により、パターニングされた部分以外のレジスト層を除去する。
【００８０】
続いて、例えばウェットエッチング法により、カソード素子１５のうち、レジストパターンで被覆された部分以外を除去する。これにより、例えば厚さ０．３μｍ、直径（上記の直径φ１に相当する）が２（ｔｇ＋ｔｉ）〜３（ｔｇ＋ｔｉ）の円板状のカソード素子１５が形成される。その後、レジストパターンを除去する。
【００８１】
続いて、例えばドライエッチング法またはウェットエッチング法などにより、カソード電極層１２を幅Ｗのストライプ状に加工する。
【００８２】
次に、図８（Ａ）に示すように、後述のゲートホール１７の形成時のＲＩＥ（Reactive Ion Etching) ダメージを防止するために、例えばリフトオフ法により、例えば厚さ０．３μｍのＭｇＯからなる保護膜Ｐをカソード素子１５を覆うように形成する。
【００８３】
続いて、保護膜Ｐおよびカソード電極層１２のうち、露出している部分の上に、例えばＴＥＯＳ（テトラエトキシシラン）を原料ガスとするＣＶＤ法により、例えば厚さｔｉが３μｍ〜７μｍのＳｉＯ2 からなる絶縁層１３を形成する。
【００８４】
次に、ゲート電極層１４形成する。具体的には、例えばスピンコート法によって、絶縁層１３の全面に、レジスト材料を塗布してレジスト層Ｒを形成する。続いて、このレジスト層Ｒをフォトリソグラフィ技術によってパターニングすることにより、図８（Ｂ）に示すように、絶縁層１３の表面のうち、カソード素子１５と対向する領域以外の上に、めっきのマスクとなるレジストパターンを形成する。次に、例えばウェットエッチング法により、パターニングされた部分以外のレジスト層Ｒを除去する。これにより、絶縁層１３の表面のうち、カソード素子１５と対向する領域だけが露出することになる。
【００８５】
続いて、例えばめっきにより、絶縁層１３の表面のうち上記の円形状の領域に、アルミニウム（Ａｌ）を成長させる。その後、レジストパターンを除去することにより、図９（Ａ）に示すように、例えば直径７μｍの開口を有する、厚さｔｇ＋αのゲート電極層１４が形成される。ここで、上記のαは、後述の絶縁層１３をエッチングする際に、ゲート電極層１４をマスクとして用いるので、エッチングにより削られる分をあらかじめ見込んだものである。
【００８６】
次に、図９（Ｂ）に示すように、ゲート電極層１４をエッチングマスクとして、例えばＲＩＥ法により、絶縁層１３をエッチングしてゲートホール１７を完成させる。このように、ゲート電極層１４をエッチングマスクとすることにより、ゲート電極層１４に形成された開口１４Ａと、絶縁層１３に形成された孔１３Ａとの位置が、Ｚ軸方向から見てずれることがなく、ゲートホール１７を精度良く加工することができる。また、各層ごとにレジストマスクを形成する必要がないので、ゲートホール１７の製造工程を容易化、短縮化することができる。
【００８７】
続いて、保護膜Ｐをエッチングして、カソード素子１５の表面を露出させたのち、例えば以下の条件に基づくＩＴＯウエットエッチング法により、カソード素子１５のバインダ材料の一部を除去する。このようにして、カソード素子１５の繊維状材料の一部を露出させる。
【００８８】
（ＩＴＯウェットエッチング条件の一例）
エッチング液：ＩＴＯ−０６Ｎ（関東化学製）
エッチング時間：５秒〜６０秒
エッチング温度：１０℃〜６０℃
【００８９】
その後、図１０に示すように、カソード素子１５の表面で各々の繊維状材料が一様にほぼ垂直に起立するように、繊維状材料の配向処理（アクティベーション）を行う。具体的には、図示しない粘着性の部材をゲート電極層１４の上から貼り付けた後、粘着性の部材を引き剥がすことにより、支持基板１１に対して繊維状材料を、支持基板１１の面方向に対してほぼ垂直な方向（Ｚ軸方向）に配向させる。これにより、カソード素子１５の表面で電界放出により電子を放出する突起部１５Ａの本数をより多く確保することができるため、電子放出特性に優れた電子放出素子を提供することが可能となる。このようにして、電界放出素子２が製造される。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施の形態に係る画像表示装置の概略構成図である。
【図２】図１の画像表示素子の斜視図である。
【図３】実施例に係る画像表示装置の電界分布図および輝度分布図である。
【図４】比較例に係る画像表示装置の電界分布図および輝度分布図である。
【図５】他の実施例に係る画像表示装置の電界分布図および輝度分布図である。
【図６】他の比較例に係る画像表示装置の電界分布図および輝度分布図である。
【図７】図１の画像表示素子の製造工程における断面図である。
【図８】図７に続く工程を説明するための断面図である。
【図９】図８に続く工程を説明するための断面図である。
【図１０】図９に続く工程を説明するための断面図である。
【図１１】上位電界を説明するための電界分布図である。
【符号の説明】
【００９１】
１…画像表示装置、２…電界放出素子、３…素子駆動部、４…カソード電極駆動部、５…ゲート電極駆動部、６…アノード電極駆動部、１０…カソードパネル、１１…支持基板、１２…カソード電極層、１３…絶縁層、１３Ａ…孔、１４…ゲート電極層、１４Ａ…開口、１５…カソード素子、１５Ａ…突起部、１６…電子放出領域、１７…ゲートホール、２０…アノードパネル、２１…透明基板、２２…発光層、２２Ｂ…Ｂ（青）用発光層、２２Ｇ…Ｇ（緑）用発光層、２２Ｒ…Ｒ（赤）用発光層、２３…ブラックマトリクス、２４…アノード電極層、３０…枠体、Ａ…アスペクト比、ｅ…電子、Ｅｔｈ…しきい電界、Ｇ…ゲートホールの開口部、Ｈ…ゲートホールの内壁面の高さ、Ｌ…発光、Ｍ１…主たる山、Ｍ２…従たる山、Ｐ…保護膜、Ｒ…レジスト層、Ｓ…セグメント、ｔｇ…ゲート電極層の厚さ、ｔｉ…絶縁層の厚さ、Ｗ…ストライプ幅、φ１…カソード素子の外径（ゲート電極層の内径）、φ２…カソード素子の内径
【図１】
2006337666.tif 000003
【図２】
2006337666.tif 000004
【図３】
2006337666.tif 000005
【図４】
2006337666.tif 000006
【図５】
2006337666.tif 000007
【図６】
2006337666.tif 000008
【図７】
2006337666.tif 000009
【図８】
2006337666.tif 000010
【図９】
2006337666.tif 000011
【図１０】
2006337666.tif 000012
【図１１】
2006337666.tif 000013