(57)【要約】【課題】  誤書き込みを防止でき、且つ高集積化が容易な磁気抵抗効果素子及び磁気メモリを提供する。【解決手段】  ＴＭＲ素子４は、積層方向に流れる電流の密度及びスピン方向に応じて磁化方向が変化する第１磁性層４１と、第１磁性層４１の一方の面４１ａ上に設けられ、磁化方向が一定である第２磁性層４３と、第１磁性層４１と第２磁性層４３との間に設けられた非磁性絶縁層４２と、第１磁性層４１の他方の面４１ｂ上に設けられ、磁化方向が一定である第３磁性層４５と、第１磁性層４１と第３磁性層４５との間に設けられた第１非磁性導電層４４とを備え、積層方向と交差する両端間における、積層方向と直交する断面１μｍ２あたりの電気抵抗値が、１Ω以上１００Ω以下であることを特徴とする。【選択図】  図４
2006196683.tif 000002
【特許請求の範囲】
【請求項１】
強磁性材料を含み、積層方向に流れる電流の密度及びスピン方向に応じて磁化方向が変化する第１磁性層と、
強磁性材料を含み、前記第１磁性層の一方の面上に設けられ、磁化方向が一定である第２磁性層と、
非磁性且つ絶縁性の材料を含み、前記第１磁性層と前記第２磁性層との間に設けられた非磁性絶縁層と、
強磁性材料を含み、前記第１磁性層の他方の面上に設けられ、磁化方向が一定である第３磁性層と、
非磁性且つ導電性の材料を含み、前記第１磁性層と前記第３磁性層との間に設けられた第１非磁性導電層と
を備え、
前記積層方向と交差する両端間における、前記積層方向と直交する断面１μｍ２あたりの電気抵抗値が、１Ω以上１００Ω以下であることを特徴とする、磁気抵抗効果素子。
【請求項２】
前記第２磁性層の前記積層方向の厚さが、前記第１磁性層の前記積層方向の厚さよりも大きいことを特徴とする、請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記第３磁性層の前記積層方向の厚さが、前記第１磁性層の前記積層方向の厚さよりも大きいことを特徴とする、請求項１または２に記載の磁気抵抗効果素子。
【請求項４】
前記第２磁性層における前記積層方向と直交する断面の面積が、前記第１磁性層における前記積層方向と直交する断面の面積よりも大きいことを特徴とする、請求項１〜３のいずれか一項に記載の磁気抵抗効果素子。
【請求項５】
反強磁性材料を含み、前記第２磁性層における前記第１磁性層と対向する面とは反対側の面上に設けられた反強磁性層を更に備えることを特徴とする、請求項１〜４のいずれか一項に記載の磁気抵抗効果素子。
【請求項６】
強磁性材料を含み、前記第２磁性層における前記第１磁性層と対向する面とは反対側の面上に設けられた第４磁性層と、
非磁性且つ導電性の材料を含み、前記第２磁性層と前記第４磁性層との間に設けられた第２非磁性導電層と
を更に備えることを特徴とする、請求項１〜５のいずれか一項に記載の磁気抵抗効果素子。
【請求項７】
前記非磁性絶縁層の前記積層方向の厚さが８Å以下であることを特徴とする、請求項１〜６のいずれか一項に記載の磁気抵抗効果素子。
【請求項８】
複数の記憶領域を備え、
前記複数の記憶領域のそれぞれが、請求項１〜７のいずれか一項に記載の磁気抵抗効果素子を有することを特徴とする、磁気メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果素子及び該磁気抵抗効果素子にデータを記憶する磁気メモリに関するものである。
【背景技術】
【０００２】
現在、コンピュータや通信機器等の情報処理装置に用いられる記憶デバイスとして、磁気抵抗効果素子を備えるＭＲＡＭ（Magnetic Random Access Memory）が注目されている。ＭＲＡＭは、磁気によってデータを記憶するので、揮発性メモリであるＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static ＲＡＭ）のように電源断によって情報が失われるといった不都合がない。また、従来のフラッシュＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）やハードディスク装置のような不揮発性記憶手段と比較して、アクセス速度、信頼性、消費電力等において非常に優れている。従って、ＭＲＡＭは、ＤＲＡＭやＳＲＡＭなどの揮発性メモリの機能、及びフラッシュＥＥＰＲＯＭやハードディスク装置などの不揮発性記憶手段の機能をすべて代替できる可能性を有している。現在、いつ、どこにいても情報処理を行うことができる、いわゆるユビキタスコンピューティングを目指した情報機器の開発が急速に進められているが、ＭＲＡＭは、このような情報機器におけるキーデバイスとしての役割が期待されている。
【０００３】
このようなＭＲＡＭの一例として、例えばトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto-Resistive）を利用したものがある。ＴＭＲ効果とは、薄い絶縁層を挟んだ２つの強磁性層間の磁化方向の相対角度に応じて、この２つの強磁性層間の抵抗値が変化する現象である。すなわち、２つの強磁性層の磁化方向同士が平行な場合に抵抗値が最小になり、反平行の場合に最大となる。このようなＴＭＲ効果を利用すれば、磁気抵抗効果素子の抵抗変化率を例えば４０％以上と大きくできる。また、抵抗値が比較的高いためＭＯＳ−ＦＥＴなどの半導体デバイスとの組み合わせが容易である。従って、記憶したデータを比較的小さな電流によって安定して読み出すことができるので、記憶容量の増大や動作速度の向上が期待されている。
【０００４】
なお、ＴＭＲ効果を用いたＭＲＡＭとしては、例えば特許文献１に開示された磁気メモリがある。
【０００５】
【特許文献１】特開２００４−１５３１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＴＭＲ効果を用いたＭＲＡＭは、上述したように多くの利点を有する。しかしながら、現時点においては、特許文献１に開示された構成のように、ＴＭＲ素子の近傍に配設された書き込み配線からの電流磁界によって一方の強磁性層（感磁層）の磁化方向を変化させる構成となっている。このような構成では、書き込み配線からの電流磁界は書き込み対象のＴＭＲ素子以外の方向へも放出されるため、他のＴＭＲ素子への誤書き込みを招くおそれがある。
【０００７】
さらに、書き込み配線からの電流磁界によって感磁層の磁化方向を変化させる場合、感磁層の平面寸法と厚さとの比率が小さいほど、感磁層の内部における反磁界が増大する。従って、ＭＲＡＭを高集積化するためにＴＭＲ素子を小型化するほど、感磁層の磁化方向を変化させるために必要な磁界強度が増大し、大きな書き込み電流が必要となる。このことから、電流磁界によって感磁層の磁化方向を変化させる構成のＭＲＡＭでは、高集積化することが難しい。
【０００８】
本発明は、上記した問題点を鑑みてなされたものであり、誤書き込みを防止でき、且つ高集積化が容易な磁気抵抗効果素子及び磁気メモリを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するために、本発明による磁気抵抗効果素子は、強磁性材料を含み、積層方向に流れる電流の密度及びスピン方向に応じて磁化方向が変化する第１磁性層と、強磁性材料を含み、第１磁性層の一方の面上に設けられ、磁化方向が一定である第２磁性層と、非磁性且つ絶縁性の材料を含み、第１磁性層と第２磁性層との間に設けられた非磁性絶縁層と、強磁性材料を含み、第１磁性層の他方の面上に設けられ、磁化方向が一定である第３磁性層と、非磁性且つ導電性の材料を含み、第１磁性層と第３磁性層との間に設けられた第１非磁性導電層とを備え、積層方向と交差する両端間における、積層方向と直交する断面１μｍ２あたりの電気抵抗値が、１Ω以上１００Ω以下であることを特徴とする。
【００１０】
上記した磁気抵抗効果素子では、磁化方向が変化する第１磁性層と磁化方向が一定の第３磁性層との間に第１非磁性導電層が設けられている。このような積層体に対して積層方向に電流を流すと、第３磁性層と第１非磁性導電層との界面（接合面）において電流のスピン方向がフィルタリングされ、スピン方向が偏ったスピン分極電流が生成される。そして、或る電流密度以上のスピン分極電流が第１磁性層に流れると、第１磁性層の磁化方向の変化（磁化反転）が生じる。
【００１１】
このように、上記した磁気抵抗効果素子においては、第１磁性層の磁化方向を、電流磁界といった外部磁界ではなく、磁気抵抗効果素子中に電流を直接流すことによって変化させることができる。しかも、第３磁性層及び第１非磁性導電層によってスピン分極電流を生成しているので、比較的小さな電流によって磁化方向を変化させることができる。従って、上記した磁気抵抗効果素子によれば、書き込み対象のＴＭＲ素子以外の他のＴＭＲ素子への誤書き込みを防止できる。
【００１２】
また、上記した磁気抵抗効果素子においては、スピン分極電流によって磁化方向を変化させるので、第１磁性層の内部において反磁界が増大しないだけでなく、第１磁性層の平面寸法が小さいほど磁化方向の変化に必要な電流値が小さくなる。従って、上記した磁気抵抗効果素子によれば、磁気抵抗効果素子の小型化が容易になり、この磁気抵抗効果素子が設けられる例えばＭＲＡＭといった装置の高集積化を容易にできる。
【００１３】
また、上記した磁気抵抗効果素子においては、磁化方向が変化する第１磁性層と磁化方向が一定の第２磁性層との間に、非磁性絶縁層が設けられている。これにより、第１磁性層と第２磁性層との間にＴＭＲ効果が生じるので、第１磁性層の磁化方向の変化による抵抗変化率を比較的大きくできる。従って、第１磁性層の磁化方向によって記憶されたデータを高速且つ安定に読み出すことができる。
【００１４】
更に、上記した磁気抵抗効果素子においては、積層方向と交差する両端間における、積層方向と直交する断面１μｍ２あたりの電気抵抗値が、１Ω以上１００Ω以下となっている。スピン分極電流によって磁化反転を行う場合、例えば１×１０７Ａ／ｃｍ２といった比較的大きな電流が必要となる。他方、従来のＴＭＲ素子では、大きな抵抗変化率を得るために２つの強磁性層間に挟まれる非磁性絶縁層の抵抗値は（ＴＭＲ効果が得られる範囲で）大きく設定されていた。従って、従来のＴＭＲ素子にスピン注入法を適用すると、消費電力が過大となって素子温度が過度に上昇してしまうので、エレクトロマイグレーションによる性能の劣化が顕著となる。また、非磁性絶縁層の上下面に過大な電位差が発生し、非磁性絶縁層の破壊を招くおそれがある。
【００１５】
この問題点に対し、本発明者は、磁気抵抗効果素子の積層方向と交差する両端間における電気抵抗値を１Ωμｍ２以上１００Ωμｍ２以下とすることにより、スピン分極電流による磁化反転を好適に行いつつ、ＴＭＲ効果による上述した利点も得られることを見出した。従って、上記した磁気抵抗効果素子によれば、スピン分極電流による磁化反転によって書き込み対象ではないＴＭＲ素子への誤書き込みを防止し、装置の高集積化を容易にできるとともに、第１磁性層に記憶されたデータ（磁化方向）をＴＭＲ効果によって高速且つ安定に読み出すことができる。
【００１６】
また、磁気抵抗効果素子は、第２磁性層の積層方向の厚さが、第１磁性層の積層方向の厚さよりも大きいことを特徴としてもよい。また、磁気抵抗効果素子は、第２磁性層における積層方向と直交する断面の面積が、第１磁性層における積層方向と直交する断面の面積よりも大きいことを特徴としてもよい。これらのうち少なくとも一方の構成により、第１磁性層の磁化方向を変化させるための電流による第２磁性層の磁化方向の乱れを効果的に防止し、第２磁性層の磁化方向を安定して保持できる。
【００１７】
また、磁気抵抗効果素子は、第３磁性層の積層方向の厚さが、第１磁性層の積層方向の厚さよりも大きいことを特徴としてもよい。これにより、第１磁性層の磁化方向を変化させるための電流による第３磁性層の磁化方向の乱れを効果的に防止し、第３磁性層の磁化方向を安定して保持できる。
【００１８】
また、磁気抵抗効果素子は、反強磁性材料を含み、第２磁性層における第１磁性層と対向する面とは反対側の面上に設けられた反強磁性層を更に備えることを特徴としてもよい。或いは、磁気抵抗効果素子は、強磁性材料を含み、第２磁性層における第１磁性層と対向する面とは反対側の面上に設けられた第４磁性層と、非磁性且つ導電性の材料を含み、第２磁性層と第４磁性層との間に設けられた第２非磁性導電層とを更に備えることを特徴としてもよい。これらのうちいずれか一方の構成により、反強磁性層または第４磁性層と第２磁性層との間に交換結合または反強磁性結合が生じ、第２磁性層の磁化方向を安定して保持することができる。
【００１９】
また、磁気抵抗効果素子は、非磁性絶縁層の積層方向の厚さが８Å以下であることを特徴としてもよい。磁気抵抗効果素子の各層は、非磁性絶縁層を除き、全て導電性材料を含んで構成されることが多い。この場合、磁気抵抗効果素子の積層方向と交差する両端間における電気抵抗値は、非磁性絶縁層の積層方向の電気抵抗値によってほぼ決定される。そして、非磁性絶縁層の積層方向の厚さを８Å以下とすることにより、磁気抵抗効果素子の積層方向と直交する断面１μｍ２あたりの電気抵抗値を１００Ω以下にできる。
【００２０】
また、本発明による磁気メモリは、複数の記憶領域を備え、複数の記憶領域のそれぞれが、上記したいずれかの磁気抵抗効果素子を有することを特徴とする。上記したいずれかの磁気抵抗効果素子を磁気メモリが備えることにより、書き込み対象ではないＴＭＲ素子への誤書き込みを防止し、高集積化を容易にできるとともに、磁気抵抗効果素子に記憶されたデータを高速且つ安定に読み出すことができる。
【発明の効果】
【００２１】
本発明による磁気抵抗効果素子及び磁気メモリによれば、誤書き込みを防止でき、且つ高集積化を容易にできる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照しながら本発明による磁気抵抗効果素子及び磁気メモリの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２３】
まず、本発明による磁気抵抗効果素子を備える磁気メモリの一実施形態の構成について説明する。図１は、本実施形態による磁気メモリ１の平面図である。磁気メモリ１は、複数の記憶領域３を備える。複数の記憶領域３は、ｍ行ｎ列（ｍ、ｎは２以上の整数）からなる二次元状に配列されている。複数の記憶領域３のそれぞれは、ＴＭＲ素子といった磁気抵抗効果素子を有する。
【００２４】
図２は、図１に示した磁気メモリ１を行方向に沿ったＩ−Ｉ線で切断した断面図である。また、図３は、図１及び図２に示した磁気メモリ１を列方向に沿ったII−II線で切断した断面図である。図２及び図３を参照すると、磁気メモリ１は、半導体層６、配線層７、及び磁性材料層８を備える。また、磁気メモリ１は、ＴＭＲ素子４、ビット配線１３ａ及び１３ｂ、ワード配線１４、半導体基板２１、及びトランジスタ３２を備える。
【００２５】
半導体層６は、半導体基板２１を含み磁気メモリ１全体の機械的強度を維持するとともに、トランジスタ等の半導体デバイスが形成される層である。磁性材料層８は、ＴＭＲ素子４といった磁性材料による構成物が形成される層である。配線層７は、半導体層６と磁性材料層８との間に設けられる。配線層７は、ビット配線１３ａ、１３ｂ、及びワード配線１４といった領域間配線が形成される層である。また、配線層７には、磁性材料層８に形成されたＴＭＲ素子４などの磁性体デバイスと、半導体層６に形成されたトランジスタなどの半導体デバイスと、ビット配線１３ａ、１３ｂ、及びワード配線１４とを、互いに電気的に接続するための配線が形成される。
【００２６】
まず、半導体層６について説明する。半導体層６は、半導体基板２１と、絶縁領域２２と、トランジスタ３２とを有する。半導体基板２１は、例えばＳｉ基板からなり、ｐ型またはｎ型の不純物がドープされている。絶縁領域２２は、半導体基板２１上においてトランジスタ３２以外の領域に形成されており、互いに隣接する記憶領域３のトランジスタ３２同士を電気的に分離している。絶縁領域２２は、例えばＳｉＯ２といった絶縁性材料からなる。
【００２７】
図３を参照すると、トランジスタ３２は、半導体基板２１とは反対導電型のドレイン領域３２ａ及びソース領域３２ｃ、ゲート電極３２ｂ、並びに半導体基板２１の一部によって構成されている。ドレイン領域３２ａ及びソース領域３２ｃは、例えばＳｉ基板の表面近傍に、半導体基板２１とは反対導電型の不純物がドープされて形成されている。ドレイン領域３２ａとソース領域３２ｃとの間には半導体基板２１が介在しており、その半導体基板２１上にゲート電極３２ｂが配置されている。このような構成により、トランジスタ３２では、ゲート電極３２ｂに電圧が印加されると、ドレイン領域３２ａ及びソース領域３２ｃが互いに導通する。
【００２８】
次に、磁性材料層８について説明する。図２を参照すると、磁性材料層８は、ＴＭＲ素子４と、絶縁領域２４と、電極３１及び３５とを有する。なお、磁性材料層８においては、以下に説明する構成（ＴＭＲ素子４、電極３１及び３５）及び他の配線以外の領域は、絶縁領域２４によって占められている。絶縁領域２４の材料としては、半導体層６の絶縁領域２２と同様に、ＳｉＯ２といった絶縁性材料を用いることができる。
【００２９】
ここで、図４は、ＴＭＲ素子４及びその周辺構造の拡大断面図である。なお、図４は、記憶領域３の行方向に沿った断面を示している。図４を参照すると、ＴＭＲ素子４は、積層方向に並べて配置された電極３１及び３５の間に配置されており、第１磁性層４１、非磁性絶縁層４２、第２磁性層４３、第１非磁性導電層４４、第３磁性層４５、第２非磁性導電層４６、及び第４磁性層４７を有する。
【００３０】
第１磁性層４１は、内部の磁化方向によって二値データ（例えば０または１）を記録する層である。すなわち、第１磁性層４１は、強磁性材料を含んで構成されており、積層方向（図中の矢印ＳＬ）に流れる電流の密度が或る閾値を超えると、その電流のスピン方向に応じて内部の磁化方向が変化（反転）する。第１磁性層４１は、その積層方向ＳＬと直交する断面の面積が小さいほど、磁化方向を反転させるために必要となる電流値が小さくなる。このことから、第１磁性層４１の積層方向ＳＬと直交する断面積は、例えば０．０１μｍ２以下といった小さな値であることが好ましい。第１磁性層４１の積層方向ＳＬと直交する断面積が０．０１μｍ２を超えると、磁化方向を反転させるために必要な電流値が増大し、二値データを記録することが難しくなる。また、第１磁性層４１は、その積層方向ＳＬに沿った厚さが小さいほど、磁化方向を反転させるために必要となる電流値が小さくなる。このことから、第１磁性層４１の積層方向ＳＬに沿った厚さは、例えば０．０１μｍ以下といった小さな値であることが好ましい。第１磁性層４１の積層方向ＳＬに沿った厚さが０．０１μｍを超えると、磁化方向を反転させるために必要な電流値が増大し、二値データを記録することが難しくなる。なお、第１磁性層４１の材料としては、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００３１】
第２磁性層４３は、磁化方向が一定に保たれる層である。第２磁性層４３は、強磁性材料を含んで構成され、第１磁性層４１の一方の面４１ａ上に設けられる。第２磁性層４３は、第１磁性層４１の磁化方向を反転させるための電流によって第２磁性層４３内部の磁化方向が乱れないように、積層方向ＳＬと直交する断面の面積及び積層方向ＳＬに沿った厚さのうち少なくとも一方の値が、第１磁性層４１よりも大きいことが好ましい。これにより、第２磁性層４３内部の磁化方向を変化させるためには非常に大きな電流が必要となるので、第１磁性層４１の磁化方向を反転させる電流による第２磁性層４３内部の磁化方向の乱れを低減できる。例えば、第２磁性層４３における積層方向ＳＬと直交する断面積が、第１磁性層４１における積層方向ＳＬと直交する断面積の２倍以上であれば、第２磁性層４３の磁化方向を安定に保持できる。なお、第２磁性層４３の材料としては、第１磁性層４１と同様に、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００３２】
非磁性絶縁層４２は、第１磁性層４１と第２磁性層４３との間に設けられ、非磁性且つ絶縁性の材料を含んで構成される。また、非磁性絶縁層４２は、第１磁性層４１と第２磁性層４３との間においてこれらの層よりも薄く形成される。第１磁性層４１と第２磁性層４３との間に非磁性絶縁層４２が介在することにより、第１磁性層４１と第２磁性層４３との間には、トンネル磁気抵抗（ＴＭＲ）効果が生じる。すなわち、第１磁性層４１と第２磁性層４３との間には、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向との相対関係（平行または反平行）に応じた電気抵抗が生じる。非磁性絶縁層４２の材料としては、例えばＡｌ、Ｚｎ、Ｍｇといった金属の酸化物または窒化物が好適である。
【００３３】
第１非磁性導電層４４及び第３磁性層４５は、スピン方向が偏ったスピン分極電流を第１磁性層４１に注入するための層である。第３磁性層４５は、強磁性材料を含んで構成され、第１磁性層４１の他方の面４１ｂ上に設けられる。また、第３磁性層４５の磁化方向は、一定に保持される。第３磁性層４５は、第１磁性層４１の磁化方向を反転させるための電流によって第３磁性層４５内部の磁化方向が乱れないように、その積層方向ＳＬに沿った厚さが、第１磁性層４１の厚さよりも大きいことが好ましい。これにより、第３磁性層４５内部の磁化方向を変化させるためには非常に大きな電流が必要となるので、第１磁性層４１の磁化方向を反転させる電流による第３磁性層４５内部の磁化方向の乱れを低減できる。また、第１非磁性導電層４４は、非磁性且つ導電性の材料を含んで構成され、第１磁性層４１の他方の面４１ｂ上において第１磁性層４１と第３磁性層４５との間に設けられる。なお、第３磁性層４５の材料としては、第１磁性層４１と同様に、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料、またはこれらのうち任意の組み合わせの材料を用いることができる。また、第１非磁性導電層４４の材料としては、例えばＲｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどの非磁性導電材料、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００３４】
第２非磁性導電層４６及び第４磁性層４７は、第２磁性層４３の磁化方向を一定方向に保持するための層である。第４磁性層４７は、強磁性材料を含んで構成され、第２磁性層４３における第１磁性層４１と対向する面とは反対側の面上に設けられる。また、第４磁性層４７の磁化方向は一定となっている。第２非磁性導電層４６は、非磁性且つ導電性の材料を含んで構成され、第１磁性層４１の一方の面４１ａ上において第２磁性層４３と第４磁性層４７との間に設けられる。第４磁性層４７が第２非磁性導電層４６を介して第２磁性層４３と反強磁性結合を形成することにより、第２磁性層４３の磁化方向をさらに安定化させることができる。また、第２磁性層４３から第１磁性層４１への静磁界の影響を防止できるので、第１磁性層４１の磁化反転を容易にすることができる。なお、第４磁性層４７の材料としては、第１磁性層４１と同様に、例えばＣｏ、ＣｏＦｅ、ＮｉＦｅ、ＮｉＦｅＣｏ、ＣｏＰｔなどの強磁性材料、またはこれらのうち任意の組み合わせの材料を用いることができる。また、第２非磁性導電層４６の材料としては、例えばＲｕ、Ｒｈ、Ｉｒ、Ｃｕ、Ａｇなどの非磁性導電材料、またはこれらのうち任意の組み合わせの材料を用いることができる。また、第２非磁性導電層４６の厚さは、第２磁性層４３と第４磁性層４７との間に強い反強磁性結合を得るために２ｎｍ以下であることが好ましい。
【００３５】
以上の構成を有するＴＭＲ素子４においては、後述する実施例に示すように、積層方向ＳＬと交差する両端間、すなわち第３磁性層４５側の端面と第４磁性層４７側の端面との間における、積層方向ＳＬと直交する断面１μｍ２あたりの電気抵抗値が１Ω以上１００Ω以下（更に好ましくは、１Ω以上１０Ω以下）となるように、各層の構成材料及び層厚が決定される。なお、ＴＭＲ４に含まれる各層のうち、非磁性絶縁層４２以外の各層は全て導電性材料を含むので、ＴＭＲ素子４の両端間の電気抵抗値は、非磁性絶縁層４２における電気抵抗値によってほぼ定まる。
【００３６】
ＴＭＲ素子４の第３磁性層４５上には、電極３１が設けられている。電極３１は導電性の金属からなり、記憶領域３の行方向に延びている。電極３１は、第３磁性層４５に電気的に接続されるとともに、垂直配線１６ａを介して配線層７内部のビット配線１３ａに電気的に接続されている（図２参照）。また、ＴＭＲ素子４の第４磁性層４７は、電極３５上に設けられており、電極３５と電気的に接続されている。電極３５は、配線層７内部に設けられた配線（後述）を介してトランジスタ３２に電気的に接続されている。そして、電極３１と電極３５との間に書き込み電流または読み出し電流を流すことにより、これらの電流を積層方向ＳＬに沿ってＴＭＲ素子４へ流すことができる。
【００３７】
再び図２及び図３を参照して、配線層７について説明する。配線層７は、絶縁領域２３と、ビット配線１３ａ及び１３ｂと、ワード配線１４と、複数の垂直配線及び水平配線とを有する。なお、配線層７においては、各配線以外の領域は、すべて絶縁領域２３によって占められている。絶縁領域２３の材料としては、半導体層６の絶縁領域２２と同様に、ＳｉＯ２といった絶縁性材料を用いることができる。また、垂直配線の材料としては例えばＷを、ビット配線１３ａ及び１３ｂ、ワード配線１４、及び水平配線の材料としては例えばＡｌを、それぞれ用いることができる。
【００３８】
ビット配線１３ａ及び１３ｂは、記憶領域３の各列に対応して配設された配線である。ビット配線１３ａは、対応する列の記憶領域３それぞれが有する電極３１に、垂直配線１６ａ及び１６ｂを介して電気的に接続されている。これにより、ビット配線１３ａは、ＴＭＲ素子４における第３磁性層４５側の一端に電気的に接続される。また、ビット配線１３ｂは、対応する列の記憶領域３それぞれが有するトランジスタ３２のソース領域３２ｃに電気的に接続されている。具体的には、ビット配線１３ｂは、図３に示す水平配線１８ｂを介して垂直配線１６ｅに電気的に接続されており、垂直配線１６ｅはトランジスタ３２のソース領域３２ｃとオーミック接合されている。
【００３９】
ワード配線１４は、記憶領域３の各行に対応して配設された配線である。ワード配線１４は、対応する行の記憶領域３それぞれが有するトランジスタ３２の制御端子であるゲート電極３２ｂに電気的に接続されている。本実施形態では、ワード配線１４の一部は、トランジスタ３２のゲート電極３２ｂを兼ねている。すなわち、図３に示すゲート電極３２ｂは、記憶領域３の行方向に延びるワード配線１４の一部によって構成されている。
【００４０】
また、磁性材料層８の電極３５は、配線層７の垂直配線１６ｃ及び水平配線１８ａを介して垂直配線１６ｄに電気的に接続されており、垂直配線１６ｄはトランジスタ３２のドレイン領域３２ａとオーミック接合されている。これにより、ＴＭＲ素子４における第４磁性層４７側の一端が、トランジスタ３２のドレイン領域３２ａと電気的に接続される。
【００４１】
以上の構成を備える磁気メモリ１は、次のように動作できる。すなわち、或る記憶領域３に二値データを書き込む際には、当該記憶領域３を通るワード配線１４に対して制御電圧を印加する。これにより、当該記憶領域３に含まれるトランジスタ３２において、制御電圧がゲート電極３２ｂに印加され、ドレイン領域３２ａとソース領域３２ｃとの間が導通状態となる。更に、当該記憶領域３を通るビット配線１３ａとビット配線１３ｂとの間に、二値データに応じた正または負の書き込み電流を供給する。これにより、ＴＭＲ素子４の第１磁性層４１の磁化方向が反転する。
【００４２】
また、記憶領域３から二値データを読み出す際には、当該記憶領域３を通るワード配線１４に対して制御電圧を印加するとともに、ビット配線１３ａとビット配線１３ｂとの間に、第１磁性層４１の磁化方向が反転しない程度の大きさの読み出し電流を供給する。そして、ＴＭＲ素子４における積層方向ＳＬと交差する両端間の抵抗値を測定することにより、記憶領域３に記憶された二値データを読み出すことができる。なお、ＴＭＲ素子４の両端間の抵抗値を測定する際には、例えば読み出し電流を供給したときのＴＭＲ素子４における電圧降下量を測定するとよい。
【００４３】
ここで、本実施形態のＴＭＲ素子４の動作について更に詳細に説明する。まず、ＴＭＲ素子４に二値データを書き込む際の、第１非磁性導電層４４及び第３磁性層４５によるスピン分極作用について説明する。通常、ＴＭＲ素子４を積層方向ＳＬに沿って流れる電流においては、上向きスピン（アップスピン）の電子のエネルギー状態と下向きスピン（ダウンスピン）の電子のエネルギー状態とが互いに異なっている。従って、強磁性層と非磁性層との接合面（界面）においては、アップスピンの電子の透過率（または反射率）とダウンスピンの電子の透過率（または反射率）との間に差が生じることとなる。これにより、第１磁性層４１に対して第３磁性層４５側から流入しようとする電子のスピン方向は第３磁性層４５の磁化方向に偏り、また、第１磁性層４１に対して第２磁性層４３側から流入した電子のスピン方向は第３磁性層４５の磁化方向とは反対の方向に偏る。こうして、第１磁性層４１には、電流の向きに応じてスピン方向が異なるスピン分極電流が注入される。
【００４４】
第１磁性層４１にスピン分極電流が注入されると、このスピン分極電流に含まれるスピン偏極電子と第１磁性層４１内部の電子との間に交換相互作用が生じ、これらの電子間に発生したトルクによって第１磁性層４１の磁化方向が変化する。また、第１磁性層４１に対して第３磁性層４５側から流入しようとするスピン偏極電子のスピン方向と、第２磁性層４３側から流入したスピン偏極電子のスピン方向とは互いに逆向きなので、スピン分極電流が流れる向きによって第１磁性層４１の磁化方向の変化の向き（すなわち反転方向）が定まる。従って、第１磁性層４１の磁化方向は、ＴＭＲ素子４を流れる電流の向きに応じた方向となるので、ＴＭＲ素子４に供給する書き込み電流の正負によって二値データを書き込むことができる。
【００４５】
図５は、ＴＭＲ素子４における電流値と抵抗値との相関を示すグラフである。なお、図５のグラフにおいては、例えば第４磁性層４７側から第３磁性層４５側へ電流が流れる場合を正の電流値とし、第３磁性層４５側から第４磁性層４７側へ電流が流れる場合を負の電流値とする。いま、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向とが互いに平行である場合、ＴＭＲ素子４の両端間の抵抗値は、比較的小さな値Ｒ２である。そして、ＴＭＲ素子４を流れる電流値（絶対値）を０ｍＡから正方向へ次第に大きくすると、この電流値が閾値（臨界電流）Ｉ１を超えたときに第１磁性層４１の磁化方向が完全に反転する。従って、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向とが互いに反平行となり、ＴＭＲ素子４の両端間の抵抗値が、ＴＭＲ効果によって値Ｒ２よりも大きな値Ｒ１へ増大する。逆に、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向とが反平行である場合、ＴＭＲ素子４を流れる電流値（絶対値）を０ｍＡから負方向へ次第に大きくすると、この電流値が閾値（臨界電流）Ｉ２を超えたときに第１磁性層４１の磁化方向が再度反転する。従って、第１磁性層４１の磁化方向と第２磁性層４３の磁化方向とが互いに平行となり、ＴＭＲ素子４の両端間の抵抗値が、ＴＭＲ効果によって値Ｒ１よりも小さな値Ｒ２へ減少する。
【００４６】
以上のことから、ＴＭＲ素子４に二値データの一方（例えば０）を書き込む際には、閾値Ｉ１よりも絶対値が大きい（例えば図５に示す範囲Ｄ１に含まれる）正の書き込み電流をＴＭＲ素子４に供給するとよい。また、ＴＭＲ素子４に二値データの他方（例えば１）を書き込む際には、閾値Ｉ２よりも絶対値が大きい（例えば範囲Ｄ２に含まれる）負の書き込み電流をＴＭＲ素子４に供給するとよい。また、ＴＭＲ素子４に書き込まれた二値データを読み出す際には、第１磁性層４１の磁化方向が反転しないように、閾値Ｉ１、Ｉ２よりも絶対値が小さい（例えば範囲Ｄ３に含まれる）正または負の読み出し電流をＴＭＲ素子４に供給するとよい。
【００４７】
以上に説明した本実施形態のＴＭＲ素子４及び磁気メモリ１が有する効果について説明する。本実施形態のＴＭＲ素子４では、第１磁性層４１の磁化方向を、電流磁界といった外部磁界ではなく、ＴＭＲ素子４中に電流を直接流すことによって変化させることができる。しかも、第１非磁性導電層４４及び第３磁性層４５によってスピン分極電流を生成しているので、比較的小さな書き込み電流によって第１磁性層４１の磁化方向を変化させることができる。従って、本実施形態のＴＭＲ素子４及び磁気メモリ１によれば、書き込み対象のＴＭＲ素子以外の他のＴＭＲ素子への磁界の洩れがなく、誤書き込みを効果的に防止できる。
【００４８】
また、本実施形態のＴＭＲ素子４においては、第１磁性層４１の磁化方向をスピン分極電流によって反転させるので、第１磁性層４１の内部において反磁界が増大しないだけでなく、第１磁性層４１の平面寸法が小さいほど磁化方向の反転に必要な電流値が小さくなる。従って、本実施形態のＴＭＲ素子４及び磁気メモリ１によれば、ＴＭＲ素子４の小型化が容易になり、磁気メモリ１の高集積化を容易にできる。
【００４９】
また、本実施形態のＴＭＲ素子４においては、磁化方向が変化する第１磁性層４１と磁化方向が一定の第２磁性層４３との間に、非磁性絶縁層４２が設けられている。これにより、第１磁性層４１と第２磁性層４３との間にＴＭＲ効果が生じるので、第１磁性層４１の磁化方向の変化による抵抗変化率（すなわち図５に示したグラフにおける（Ｒ２−Ｒ１）／Ｒ１）を比較的大きくできる。従って、本実施形態のＴＭＲ素子４及び磁気メモリ１によれば、第１磁性層４１の磁化方向によって記憶されたデータを高速且つ安定に読み出すことができる。
【００５０】
ここで、本実施形態による磁気メモリ１の製造方法のうち、ＴＭＲ素子４及びその周辺構造の製造方法について図６及び図７を参照しながら説明する。なお、図６及び図７は、いずれも図１のＩ−Ｉ線に沿った断面であり、その製造過程を順に示している。
【００５１】
まず、図６（ａ）に示すように、Ｃｕからなる電極３５を配線層上に形成する。そして、高真空スパッタ装置により、第４磁性層となるＣｏＦｅ層６１、第２非磁性導電層となるＲｕ層６２、第２磁性層となるＣｏＦｅ層６３、及び金属層６４を電極３５上に順に成膜する。このとき、金属層６４の材料としては、例えばＡｌ、Ｚｎ、及びＭｇのうち少なくとも一種類を用いるとよい。続いて、図６（ｂ）に示すように、酸素ＯＲにより金属層６４の酸化を行い、非磁性絶縁層となるトンネル絶縁層６４ａを形成する。続いて、図６（ｃ）に示すように、トンネル絶縁層６４ａ上に、第１磁性層となるＣｏＦｅ層６５、第１非磁性導電層となるＣｕ層６６、第３磁性層となるＣｏＦｅ層６７、及びＴａ保護層（不図示）を順次成膜する。続いて、レジストマスクをＴａ保護層上に形成し、ＣｏＦｅ層６１、Ｒｕ層６２、及びＣｏＦｅ層６３をイオンミリングにより成形することによって、第４磁性層４７、第２非磁性導電層４６、及び第２磁性層４３を形成する。
【００５２】
続いて、別のレジストマスクをＴａ保護層上に再び形成し、トンネル絶縁層６４ａ、ＣｏＦｅ層６５、Ｃｕ層６６、及びＣｏＦｅ層６７をイオンミリングにより成形することによって、図７（ａ）に示すように、非磁性絶縁層４２、第１磁性層４１、第１非磁性導電層４４、及び第３磁性層４５を形成する。こうして、ＴＭＲ素子４が形成される。ＴＭＲ素子４を形成した後、ＣＶＤ装置を用いて、例えばＳｉ（ＯＣ２Ｈ５）４により、第３磁性層４５上を除く全域にＳｉＯ２絶縁層２４ａを形成する。この後、レジストマスクを除去する。
【００５３】
続いて、電極３１の平面形状に応じた開口を有するレジストマスクをＳｉＯ２絶縁層２４ａ上に形成する。そして、スパッタによりＴｉ層、Ｃｕ層を順次成膜した後、レジストマスクを除去する。こうして、図７（ｂ）に示すように、電極３１がＴＭＲ素子４上に形成される。
【００５４】
最後に、図７（ｃ）に示すように、ＳｉＯ２絶縁層２４ａと同じ材料からなるＳｉＯ２絶縁層２４ｂを、ＳｉＯ２絶縁層２４ａ上及び電極３１上の全面にわたってＣＶＤ法により形成する。こうして、ＳｉＯ２絶縁層２４ａ及び２４ｂからなる絶縁領域２４が形成され、磁性材料層８が完成する。
【００５５】
（変形例）
ここで、本実施形態によるＴＭＲ素子４及び磁気メモリ１の変形例について説明する。図８〜図１０は、それぞれ本変形例に係るＴＭＲ素子４ａ〜４ｃの構成を示す断面図である。上記実施形態のＴＭＲ素子４に代えて本変形例に係るＴＭＲ素子４ａ〜４ｃを設けることによって、上記実施形態のＴＭＲ素子４及び磁気メモリ１と同様の効果を得ることができる。
【００５６】
まず、図８を参照すると、ＴＭＲ素子４ａは、第１磁性層４１、非磁性絶縁層４２、第２磁性層４３、第１非磁性導電層４４、第３磁性層４５、及び反強磁性層４８によって構成されている。本変形例のＴＭＲ素子４ａと上記実施形態のＴＭＲ素子４との相違点は、第２非磁性導電層４６及び第４磁性層４７の代わりに、反強磁性層４８が設けられた点である。
【００５７】
反強磁性層４８は、第２磁性層４３の磁化方向を一定方向に保持するための層である。反強磁性層４８は、反強磁性材料を含んで構成され、第２磁性層４３における第１磁性層４１と対向する面とは反対側の面上に設けられる。そして、反強磁性層４８と第２磁性層４３との間に交換結合が生じることにより、第２磁性層４３の磁化方向を安定化させることができる。反強磁性層４８の材料としては、ＩｒＭｎ、ＰｔＭｎ、ＦｅＭｎ、ＰｔＰｄＭｎ、ＮｉＯ、またはこれらのうち任意の組み合わせの材料を用いることができる。
【００５８】
次に、図９及び図１０を参照すると、ＴＭＲ素子４ｂ及び４ｃは、第１磁性層４１、非磁性絶縁層４２、第２磁性層４３、第１非磁性導電層４４、及び第３磁性層４５によって構成されている。本変形例のＴＭＲ素子４ｂ及び４ｃと上記実施形態のＴＭＲ素子４との相違点は、第２非磁性導電層４６及び第４磁性層４７をＴＭＲ素子が有しておらず、第２磁性層４３が電極３５と接している点である。このように、第２磁性層４３の磁化方向を安定に保持するための層を備えない場合であっても、図９に示すように第２磁性層４３における積層方向と直交する断面の面積を第１磁性層４１よりも大きくすることや、図１０に示すように第２磁性層４３における積層方向の厚さを第１磁性層４１よりも大きくすることにより、第２磁性層４３の磁化方向を一定に保持することができる。
【００５９】
（実施例）
続いて、上記実施形態によるＴＭＲ素子の実施例について説明する。図１１は、本実施例の結果を示す図表である。本実施例では、両端間の電気抵抗値が異なる複数のＴＭＲ素子を作製し、これらのＴＭＲ素子におけるブレイクダウン電圧を測定するとともに、ＴＭＲ素子がブレイクダウンする前に磁化反転が行われたか否かを調べた。なお、ここでいうブレイクダウン電圧とは、非磁性絶縁層が機能しなくなり、第１磁性層と第２磁性層とが短絡状態となる電圧値を意味する。また、本実施例においては、複数のＴＭＲ素子における非磁性絶縁層の厚さをそれぞれ変えることによって、両端間の電気抵抗値を変化させた。また、本実施例においては、ＴＭＲ素子の平面形状を正方形とし、その一辺の長さを０．１μｍとした。
【００６０】
実施例１〜７として、ＴＭＲ素子の両端間の電気抵抗値をそれぞれ１００Ω、３００Ω、４００Ω、１ｋΩ、５．５ｋΩ、８ｋΩ、及び１０ｋΩとした（すなわち、積層方向と直交する断面１μｍ２あたりの電気抵抗値をそれぞれ１Ω、３Ω、４Ω、１０Ω、５５Ω、８０Ω、及び１００Ωとした）ところ、ブレイクダウン電圧はそれぞれ０．５Ｖ、１Ｖ、１．１Ｖ、１．２Ｖ、１．４Ｖ、１．６Ｖ、及び１．７Ｖであった。そして、第１磁性層の磁化方向は各実施例１〜７において良好に反転された。なお、各実施例１〜７における非磁性絶縁層の厚さは８Å〜９Åであった。また、ブレイクダウン直前の最大書き込み電流値はそれぞれ５ｍＡ、３．３３ｍＡ、２．７５ｍＡ、１．２ｍＡ、０．２５ｍＡ、０．２ｍＡ、及び０．１７ｍＡであった。
【００６１】
続いて、比較例１〜３として、ＴＭＲ素子の両端間の電気抵抗値をそれぞれ１５ｋΩ、２７ｋΩ、及び３５ｋΩとした（すなわち、積層方向と直交する断面１μｍ２あたりの電気抵抗値をそれぞれ１５０Ω、２７０Ω、及び３５０Ωとした）ところ、ブレイクダウン電圧はそれぞれ１．６５Ｖ、１．７Ｖ、及び１．７Ｖであった。しかし、第１磁性層の磁化方向については、各比較例１〜３において反転したことを確認できなかった。なお、各比較例１〜３における非磁性絶縁層の厚さは９Å〜１０Åであった。また、ブレイクダウン直前の最大書き込み電流値はそれぞれ０．１１ｍＡ、０．０６ｍＡ、及び０．０５ｍＡであった。
【００６２】
本実施例では、ＴＭＲ素子の両端間における電気抵抗値が１Ωμｍ２以上１００Ωμｍ２以下である場合に、第１磁性層の磁化方向を好適に反転できた。これに対して、ＴＭＲ素子の両端間における電気抵抗値が１００Ωμｍ２を超えると、第１磁性層の磁化方向の反転を確認できなかった。この要因は、次のように推測される。すなわち、ＴＭＲ素子の両端間における電気抵抗値が１００Ωμｍ２を超えると、ＴＭＲ素子内部を流れる書き込み電流によって素子温度が上昇し、エレクトロマイグレーションによる素子の劣化が顕著となる。そして、更に電気抵抗値が大きくなると、第１磁性層の磁化方向が反転する前に非磁性絶縁層が破壊されて第１磁性層と第２磁性層とが短絡してしまったものと推測される。
【００６３】
また、ＴＭＲ素子の両端間における電気抵抗値が１Ωμｍ２よりも小さくなると、非磁性絶縁層の層厚が過小となり第１磁性層と第２磁性層との間のリーク電流が増加する。このため、ＴＭＲ素子の磁気抵抗変化率が急激に低下してデータ読み出しの際の出力（例えば両端間電圧）が小さくなってしまい、データの読み出しが困難となる。
【００６４】
以上のことから、ＴＭＲ素子の積層方向と交差する両端間における電気抵抗値を１Ωμｍ２以上１００Ωμｍ２以下とすることにより、スピン分極電流による磁化反転を好適に行いつつ、ＴＭＲ効果による効果も得られることが確認された。
【００６５】
また、ＴＭＲ素子の各層は、非磁性絶縁層を除き、全て導電性材料を含んで構成される。従って、ＴＭＲ素子の積層方向と交差する両端間における電気抵抗値は、非磁性絶縁層の積層方向の電気抵抗値によってほぼ決定される。そして、本実施例によれば、非磁性絶縁層の積層方向の厚さを８Å以下とすることにより、ＴＭＲ素子の電気抵抗値を１００Ωμｍ２以下にできることが確認された。
【図面の簡単な説明】
【００６６】
【図１】磁気メモリの平面図である。
【図２】図１に示した磁気メモリを行方向に沿ったＩ−Ｉ線で切断した断面図である。
【図３】図１及び図２に示した磁気メモリを列方向に沿ったII−II線で切断した断面図である。
【図４】ＴＭＲ素子及びその周辺構造の拡大断面図である。
【図５】ＴＭＲ素子における電流値と抵抗値との相関を示すグラフである。
【図６】ＴＭＲ素子及びその周辺構造の製造方法を示す図である。
【図７】ＴＭＲ素子及びその周辺構造の製造方法を示す図である。
【図８】ＴＭＲ素子の変形例の構成を示す断面図である。
【図９】ＴＭＲ素子の変形例の構成を示す断面図である。
【図１０】ＴＭＲ素子の変形例の構成を示す断面図である。
【図１１】実施例の結果を示す図表である。
【符号の説明】
【００６７】
１…磁気メモリ、３…記憶領域、４…ＴＭＲ素子、６…半導体層、７…配線層、８…磁性材料層、１３ａ，１３ｂ…ビット配線、１４…ワード配線、１６ａ〜１６ｅ…垂直配線、１８ａ，１８ｂ…水平配線、２１…半導体基板、２２〜２４…絶縁領域、３１，３５…電極、３２…トランジスタ、３２ａ…ドレイン領域、３２ｂ…ゲート電極、３２ｃ…ソース領域、４１…第１磁性層、４２…非磁性絶縁層、４３…第２磁性層、４４…第１非磁性導電層、４５…第３磁性層、４６…第２非磁性導電層、４７…第４磁性層、４８…反強磁性層。
【図１】
2006196683.tif 000003
【図２】
2006196683.tif 000004
【図３】
2006196683.tif 000005
【図４】
2006196683.tif 000006
【図５】
2006196683.tif 000007
【図６】
2006196683.tif 000008
【図７】
2006196683.tif 000009
【図８】
2006196683.tif 000010
【図９】
2006196683.tif 000011
【図１０】
2006196683.tif 000012
【図１１】
2006196683.tif 000013