(57)【要約】【課題】内部回路と周辺回路を具備する半導体回路基板において、周辺回路領域の面積を縮小し、半導体回路基板の小型化を図る。【解決手段】外部からの信号等を入出力するための外部回路接続用端子と、外部回路接続用端子に接続される周辺回路を具備した半導体回路基板において、外部回路接続用端子における配列ピッチに対して外部回路接続用端子に接続される周辺回路の配列ピッチを大きくすることにより、周辺回路の概略形状において、周辺回路の配列方向に直交する方向の長さを短縮し、周辺回路領域の面積を縮小する。【選択図】図１
2006154853.tif 000002
【特許請求の範囲】
【請求項１】
基板の周辺回路領域に、複数の半導体素子によって構成された内部回路及び前記内部回路に接続された複数の周辺回路を備え、外部回路に接続される複数の入出力端子を有する半導体回路基板において、
前記半導体回路基板は、画素表示領域及び前記周辺回路としての駆動回路群を有する駆動回路一体型液晶表示装置であって、
上記入出力端子が前記周辺回路に接続されているとともに、
前記周辺回路の配列ピッチが、前記入出力端子の配列ピッチよりも大きくなるように形成されており、
前記周辺回路は、前記内部回路を保護するための入出力保護回路であることを特徴とする半導体回路基板。
【請求項２】
前記入出力保護回路は、前記内部回路のうちの駆動回路に接続されていることを特徴とする請求項１に記載の半導体回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多数の半導体素子から構成された内部回路と、その周囲に配置された周辺回路群を有する半導体回路基板に関するものである。
【背景技術】
【０００２】
現代はＩＣ、ＬＳＩに代表される半導体チップや、これらの半導体チップを組み込んだ電子機器あるいは家庭電化製品が開発、製造され市場で大量に販売されている。今日においてはテレビ受像機は勿論のこと、ＶＴＲやパーソナルコンピュータ等も広く一般に普及している。そしてこれらの機器は年々高性能化しており、情報化社会の進展に伴い利用者に多くの情報を提供するツールとして現代社会において欠かすことのできないものとなっている。
【０００３】
上述のＩＣ、ＬＳＩは多数の半導体素子を一つの基板上に集積化して回路を構成したものであり、それ自体を半導体回路基板と呼ぶことができる。また上述の機器類は数多くの要素部品から構成されているが、中でも多くの情報を利用者に的確に伝達するための情報を表示する手段、いわゆるディスプレイを備えているものが多い。現在ではこのディスプレイの性能、特徴が機器の優劣を決定してしまう重要な要因となるため、その開発動向等に強い関心が寄せられている。
【０００４】
近年では薄型で軽量、かつ低消費電力である利点を有したディスプレイとして液晶表示装置、特にマトリクス状に配置された各画素電極毎に薄膜トランジスタ（以下ＴＦＴと呼ぶ）等の半導体素子を設け、各画素電極を制御するようにしたアクティブマトリクス型液晶表示装置が、解像度に優れ、鮮明な画像が得られる等の理由から注目されている。このようなアクティブマトリクス型液晶表示装置も多数の半導体素子を一つの基板上に集積化したものであり、半導体回路基板と呼ぶことができる。以下本発明における半導体回路基板の一例である液晶表示装置に関して説明する。
【０００５】
従来のアクティブマトリクス型液晶表示装置に用いられる半導体素子としては非晶質シリコン薄膜からなるＴＦＴが知られており、現在このＴＦＴを搭載したアクティブマトリクス型液晶表示装置が数多く商品化されている。そしてこのアクティブマトリクス型液晶表示装置はＯＡ機器や民生機器のディスプレイとして主流の位置を占めようとしている。
【０００６】
一方、この非晶質シリコン薄膜を用いたＴＦＴに代わる半導体素子として、画素電極を駆動させるための画素用ＴＦＴと、その画素用ＴＦＴを駆動させるためのＴＦＴ等からなる駆動回路部を一つの基板上に一体形成することができる可能性が有る多結晶シリコン薄膜を用いたＴＦＴを形成する技術に大きな期待が寄せられている。
【０００７】
多結晶シリコン薄膜は従来のＴＦＴに用いられている非晶質シリコン薄膜に比べて高移動度を有しており、高性能なＴＦＴを形成することが可能である。また、画素用ＴＦＴを駆動させるための駆動回路部を一つの安価なガラス基板等の上に一体形成することが実現されると、ＩＣやＬＳＩから構成される駆動回路基板を取り付ける必要がなくなり、従来に比べて製造コストが大幅に低減されることになる。このような液晶表示装置は駆動回路一体型液晶表示装置と呼ばれている。
【０００８】
次に従来の駆動回路一体型液晶表示装置に関して説明する。図５は従来の駆動回路一体型液晶表示装置を概念的に示した概略平面図、図６は図５における主要部を概念的に示した拡大平面図である。ガラス等の透明絶縁基板からなる電極基板１０１上には、その中央付近に画像表示領域１０２が配置される。画像表示領域１０２はマトリクス状に配設された複数のゲート配線及び複数のソース配線の交差部近傍にＴＦＴ等のスイッチング素子が形成され、それに画素電極が接続されている。画像表示領域１０２の周囲には画像表示領域１０２に形成されるＴＦＴと同時に形成される素子群によって構成されるゲート配線側駆動回路１０３、ソース配線側駆動回路１０４等の周辺回路が配置される。そして各駆動回路から延びた信号線が同じく画像表示領域１０２の周囲に配置された入出力保護回路１０５に接続されている。更に入出力保護回路１０５から電極基板１０１端部に配線１０７が引き出され、外部回路に接続される入出力端子１０６が配置されている。入出力端子１０６にはフレキシブルプリント配線板（以下ＦＰＣと呼ぶ）が接続され、ＦＰＣの他端が外部駆動回路に接続される。
【０００９】
尚、図示していないが、この後上述の駆動回路一体型液晶表示装置はＴＦＴ等を形成したガラス等のからなるアクティブマトリクス基板及び共通電極を形成した対向側基板とを所定の間隔を隔てて重ね合わせ、両基板間の周縁部に設けたシール材により貼合わせる共に、シール材の一部に設けた液晶注入口から両基板間に液晶を注入、その後液晶注入口を封止して構成される。
【００１０】
従来の駆動回路一体型液晶表示装置では入出力保護回路１０５の配列ピッチＰ１´は入出力端子１０６の配列ピッチＰ２´とほぼ同一ピッチとなるように形成されている。これは次のような理由によるものである。上述のように入出力保護回路１０５からは配線１０７が引き出され、配線１０７端部の入出力端子１０６に接続されるＦＰＣによって外部回路に接続されるが、入出力端子１０６のピッチ、即ちＦＰＣの端子ピッチが大きくなると必然的にＦＰＣ自体のサイズが大型化し、それに伴なう部材コスト及び製造コストの増大、液晶表示モジュール外形寸法の大型化等の悪影響が生じる。そのためＦＰＣの端子ピッチを可能な限り小さくすることが望まれているのである。また、入出力保護回路１０５を電極基板上に形成する際のレイアウトが比較的容易であり、配線１０７部の配線抵抗のばらつきが比較的抑えやすい等も理由の一つである。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したような駆動回路一体型液晶表示装置では、入出力保護回路が入出力端子のピッチによって制約され、入出力保護回路の形状が、入出力保護回路の配列方向に対して直交する方向に長い形状となる。図６ではＬ´で示されている。そのため非表示領域である周辺回路領域１０８の面積が増大し、液晶表示装置の表示面積率の低下及び電極基板面積が増大することによる液晶表示装置の外形寸法の大型化等の問題が生じていた。
【００１２】
このように周辺回路及びそれに付随した配線に起因する周辺回路領域の大型化を抑制する技術が例えば特開平２−１７０４６１号公報に示されている。これによると、内部回路とその周囲に設けられた入出力回路を備え、入出力回路を第１の素子群と第２の素子群に分割し、第１の素子群と第２の素子群の間は比較的線幅の細い配線を用いて両素子群の間隔がある程度短くなるように接続し、比較的大電流が流れる接続パッドと第１の素子群の間には線幅の太い配線を用い、かつ接続パッドと第１の素子群の配列を整合させることにより配線の延長を短くしてその領域の面積を縮小することが開示されている。
【００１３】
しかし、上述の公報に示された半導体回路基板では、周辺回路の配列ピッチよりも接続パッドの配列ピッチの方が大きく、両者間を接続するための比較的線幅の太い配線の引き回しによって増大した接続領域を縮小することが目的であり、この手法を上述のような駆動回路一体型液晶表示装置等に代表される入出力端子の配列ピッチが周辺回路の配列ピッチよりも小さいような半導体回路基板に適用すると周辺回路の構成が複雑になり、かつ周辺回路の面積が増大してしまうことが考えられる。そのことにより接続領域の面積の縮小による効果は相殺され、逆に周辺回路領域の面積増大をもたらすことが容易に予測される。
【００１４】
本発明が解決しようとする課題は、内部回路とその周囲に周辺回路等を有する半導体回路基板において、製造コストを増加させることなく周辺回路領域の面積を縮小し、外形寸法の小さい半導体回路基板を提供することである。
【課題を解決するための手段】
【００１５】
上述の課題を解決するために本発明の請求項１に記載の半導体回路基板は、基板の周辺回路領域に、複数の半導体素子によって構成された内部回路及び前記内部回路に接続された複数の周辺回路を備え、外部回路に接続される複数の入出力端子を有する半導体回路基板において、前記半導体回路基板は、画素表示領域及び前記周辺回路としての駆動回路群を有する駆動回路一体型液晶表示装置であって、上記入出力端子が前記周辺回路に接続されているとともに、前記周辺回路の配列ピッチが、前記入出力端子の配列ピッチよりも大きくなるように形成されており、前記周辺回路は、前記内部回路を保護するための入出力保護回路であることを特徴としている。
【００１６】
また、本発明の請求項２に記載の半導体回路基板は、請求項１に記載の半導体回路基板において、前記入出力保護回路は、前記内部回路のうちの駆動回路に接続されていることを特徴としている。
【００１７】
本発明は上述した従来技術の問題点に鑑み、内部回路とその周囲に周辺回路を有する半導体回路基板を製造する上で、基板面積を有効に活用することができる構造を提供するものである。
【００１８】
本発明の半導体回路基板によれば、半導体回路基板と外部回路を接続する入出力端子の配列ピッチに対して、入出力端子に接続される周辺回路の配列ピッチを大きくするようにした。そのことにより周辺回路における配列方向に対して直交する方向の回路の長さを短くすることができ、周辺回路領域を増大させることなく、有効に活用して周辺回路を配置することができる。
【００１９】
また、本発明を駆動回路一体型液晶表示装置に適用することにより、表示に寄与しない非表示領域の面積を大幅に縮小することができ、そのことにより液晶表示装置の外形寸法を小型化し、表示面積率を向上させることができる。
【発明の効果】
【００２０】
上述したように、本発明は外形寸法を小型化した半導体回路基板を提供するものであり、そのために必要となる周辺回路領域の面積を小型化する際の課題を解決するものである。
【００２１】
本発明によれば半導体回路基板の周辺回路のうち、外部回路と接続される最初の回路を外部回路接続用端子の配列ピッチよりも大きな配列ピッチとなるように配置するため、その回路の配列方向に対して直交する方向に長さを短縮することができる。従って周辺回路領域の面積を縮小することが可能となると共に、半導体回路基板の製造コストが抑制されることになる。本発明を駆動回路一体型液晶表示装置に適用した場合は、非表示領域である周辺回路領域の面積を必要以上に増大させることがなく、表示面積率の高い液晶表示装置を実現することができる。
【００２２】
以上のように本発明は内部回路とその周囲に周辺回路群を形成した半導体回路基板の課題であった周辺回路領域の小型化と製造コストの両立を実現するものであり、今後の情報化社会に欠かすことのできない半導体回路基板、とりわけ駆動回路一体型液晶表示装置あるいはそれを搭載した携帯機器等の性能や付加価値の向上に大きな効果を奏するものである。
【発明を実施するための最良の形態】
【００２３】
（実施の形態１）
以下、本発明の実施形態について図面を用いて説明する。本実施形態では、半導体回路基板として駆動回路一体型液晶表示装置を例にとって説明する。図１は本発明に係る半導体回路基板としての駆動回路一体型液晶表示装置を概念的に示した概略平面図、図２は図１の主要部を概念的に示した拡大平面図である。
【００２４】
先ず初めに駆動回路一体型液晶表示装置の構成に関して説明する。図１に示されるように、ガラス等の材質からなる電極基板１上には、中央付近に画素電極がマトリクス状に配置された画像表示領域２が形成され、その周囲にゲート配線側駆動回路３、ソース配線側駆動回路４がそれぞれ配置され、各駆動回路から延びた信号線が入出力保護回路５に接続されている。更に、入出力保護回路５から電極基板１の端部に配線７が引き出され、外部回路に接続される入出力端子６が設けられている。入出力端子６には液晶を注入、封止された後、ＦＰＣが接続され、ＦＰＣの他端が外部回路に接続される。尚、電極基板１の画像表示領域２以外の領域が非表示領域である周辺回路領域８である。図２に拡大して示したように、入出力保護回路５の配列ピッチＰ１と入出力端子６の配列ピッチＰ２は整合されておらず、入出力保護回路５の配列ピッチＰ１の方が大きくなるように構成されている。
【００２５】
一般的に液晶表示装置には基板自体の寸法精度にばらつきがあり、また液晶パネルを保護するための金属板を成形したベゼルと呼ばれる外枠にも寸法精度にばらつきがある。そのため液晶表示装置を外枠に組み込む際に多少の位置ずれが発生する場合がある。このような多少の位置ずれが発生した場合でもバックライトの光が外部に漏れるのを防ぐために液晶表示装置には画像表示に適用されないある一定幅以上の周縁部８が設けられている。従来この周縁部は駆動回路及び配線を形成する周辺回路領域として利用されているが、入出力保護回路と入出力端子の配列ピッチを概ね整合させることにより、入出力保護回路の形状が、入出力保護回路の配列方向に対して直交する方向に長い形状となり、全く利用されることのない不必要な周縁部が存在していた。
【００２６】
本実施形態では図２に示したように、入出力保護回路の配列ピッチを入出力端子の配列ピッチよりも大きくすることにより、入出力保護回路の配列方向に対して直交する方向、図２ではＬで示されている長さを短くすることができるようになる。
【００２７】
本発明は周縁部の面積を必要以上に大きくすることなく、有効に活用しようとするものであり、図１及び図２に示すように入出力保護回路の配列ピッチが入出力端子の配列ピッチよりも大きくなるように形成されている。よって、入出力保護回路は周縁部をより有効に使ってレイアウトすることができ、周辺回路領域の面積を縮小することができる。
【００２８】
図３は一般的な入出力保護回路を示した回路構成図である。入出力保護回路とは入出力端子に静電気等の高電圧が印加された際、ゲート配線側駆動回路、ソース配線側駆動回路、及び画素電極等の内部回路が破壊されるのを防ぐためのものであり、多くの半導体装置又は駆動回路一体型液晶表示装置において利用されているものである。
【００２９】
図４は本実施形態の駆動回路一体型液晶表示装置における入出力保護回路及び入出力端子のレイアウトの一例を示したものである。このとき配線７の長さ、すなわち配線抵抗はそれぞれの端子によって異なるが、配線材料に低抵抗金属膜を用いることで、内部回路、本実施形態では駆動回路及び画像表示領域の配線抵抗と比較して問題にならない程度に低く抑えることが可能である。ここでは配線材料にアルミニウムを主成分とする金属膜を用いた。
【００３０】
尚、本実施形態では入出力端子に接続される回路として入出力保護回路を例示して説明した。
【００３１】
以上のように、本実施形態では駆動回路一体型液晶表示装置に適用した場合について具体的に説明したが、本発明はこの実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。また、多結晶シリコン薄膜をＴＦＴの半導体層として用いた駆動回路一体型液晶表示装置においては、トランジスタ、抵抗、容量等の素子サイズが大きいため、本発明を適用すれば一層効果的である。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る半導体回路基板を示す概略平面図である。
【図２】本発明に係る半導体回路基板の主要部を示す拡大平面図である。
【図３】本発明に係る半導体回路基板の入出力端子及び周辺回路の配置例である。
【図４】入出力保護回路の一例を示す回路構成図である。
【図５】従来例を示す概略平面図である。
【図６】従来例の主要部を示す拡大平面図である。
【符号の説明】
【００３３】
１、１０１ 電極基板
２、１０２ 画像表示領域
３、１０３ ゲートドライバ
４、１０４ ソースドライバ
５、１０５ 入出力保護回路
６、１０６ 入出力端子
７、１０７ 配線
８、１０８ 周辺回路領域
Ｐ１、Ｐ１´ 周辺回路の配列ピッチ
Ｐ２、Ｐ２´ 入出力端子の配列ピッチ
Ｌ、Ｌ´ 周辺回路の長さ
【図１】
2006154853.tif 000003
【図２】
2006154853.tif 000004
【図３】
2006154853.tif 000005
【図４】
2006154853.tif 000006
【図５】
2006154853.tif 000007
【図６】
2006154853.tif 000008