(57)【要約】【課題】素子分離領域に正の電圧を印加する電極を設けることで、低歪、低損失のＲＦ用スイッチとなる電界効果トランジスタの提供を可能とする。【解決手段】半導体基板１０上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域２５に区分された素子形成領域に、ヘテロ接合を利用した電界効果トランジスタ５が形成された半導体装置１であって、前記素子分離領域２５は導電性不純物が導入された層からなり、前記素子分離領域２５上に、前記電界効果トランジスタ２５の周辺における少なくとも一部の前記素子分離領域２５表面に正電圧が印加される電極２８が形成されているものである。【選択図】図１
2006196802.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に区分された素子形成領域にヘテロ接合を利用した電界効果トランジスタが形成された半導体装置であって、
前記素子分離領域は導電性不純物が導入された層からなり、
前記素子分離領域上に、前記電界効果トランジスタの周辺における少なくとも一部の前記素子分離領域表面に正電圧が印加される電極が形成されている
ことを特徴とする半導体装置。
【請求項２】
前記素子分離領域の前記電極が形成される領域に前記素子分離領域よりも高濃度のイオン注入により素子分離された層が形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記素子分離領域の前記電極が形成される領域に活性領域が形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記素子形成領域と前記活性領域との間に前記素子分離領域よりも高濃度のイオン注入により素子分離された層が形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記電極は、前記半導体装置内の電源または電界効果トランジスタのドレイン端子に接続されている
ことを特徴とする請求項１記載の半導体装置。
【請求項６】
半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に区分された素子形成領域にヘテロ接合を利用した電界効果トランジスタを形成する半導体装置の製造方法であって、
前記半導体基板にイオン注入により素子分離された層で前記素子分離領域を形成し、
正電圧が印加されるもので前記電界効果トランジスタの周辺における少なくとも一部の前記素子分離領域表面に電極を形成する工程
を備えたことを特徴とする半導体装置の製造方法。
【請求項７】
前記素子分離領域の前記電極が形成される領域に前記素子分離領域よりも高濃度のイオン注入により素子分離された層を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記素子分離領域の前記電極が形成される領域に活性領域を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記素子形成領域と前記活性領域との間に前記素子分離領域よりも高濃度のイオン注入により素子分離された層を形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項１０】
前記電極を前記半導体装置内の電源または電界効果トランジスタのドレイン端子に接続する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合電界効果型トランジスタの高性能化が容易な半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、情報通信分野における技術の進展は著しく、通信機器が扱う周波数帯域もマイクロ波帯域からミリ波帯までの高周波信号を扱う通信用回路などでは、信号を通過させるオン・オフ型スイッチやオン・オフ型スイッチを複数個組み合わせて伝送線路を制御する経路切り替え型のスイッチなどが多く用いられている。基本となるオン・オフ型スイッチは、一般に機械的な開閉動作をする機械式スイッチや、半導体のＰＮ接合を用いたＰＮダイオードスイッチやＦＥＴ（電解効果型トランジスタ）のスイッチング機能を用いたＦＥＴスイッチなどによって構成されている（例えば、特許文献１参照。）。
【０００３】
従来のアンテナの送受信切り換え用ＲＦスイッチは同一の通信周波数ｆｃで行なわれる無線通信機に適用されている。携帯電話や自動車電話等の双方向通信においては、一般にＦＭ（Frequency Modulation）変調方式やＰＭ（Pulse Modulation）変調方式が採用されている。ＦＭ変調信号をＦＥＴ等のスイッチング素子で高速スイッチングを行うと、ＦＭ変調信号内の周波数成分の位相ずれにより信号歪が生じる。特にＦＥＴはオフ状態における内部キャパシタンスの非線形性がオン状態における内部抵抗よりも大きいので、オフ期間において大きい信号歪が発生し、しかも入力電力が大きいほどその歪は大きくなる。よって、送信信号に信号歪が生じた場合は、側帯波の雑音電力が増大して、隣接チャネルの受信に悪影響を与え、受信信号に信号歪が生じた場合は、相互変調や混変調の原因となる。
【０００４】
受送信切り換えＲＦ用スイッチの性能向上においては、ＦＥＴがオンする時の低抵抗化、オフした時の低容量化により効率よく信号切り換えを行うことができ、単一ゲート幅に於いての低オン抵抗化、低オフ容量化を行うための技術開発が進められている。しかしながら、低オン抵抗化はドレイン・ソース間距離の短縮等により低抵抗となるが、ドレイン・ソース間距離の短縮等を行うと各電極間の接近によりオフ容量が逆に増加してしまう為、低オン抵抗化と低オフ容量化は一般的にドレードオフの関係にある。オフ容量が増加すると高周波において低インピーダンスとなり漏れ電流の増加、および相互変調歪の増大の原因となるが、寄生容量をサイズ縮小により小さくすることは現状の技術では限界がある。
【０００５】
【特許文献１】特開２００１−１１０８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
解決しようとする問題点は、低オン抵抗化するためにドレイン・ソース間距離の短縮を行うと、ドレイン・ソース電極間の接近によりオフ容量が逆に増加してしまうため、低オン抵抗化と低オフ容量化は一般的にドレードオフの関係にある点である。オフ容量が増加すると高周波において低インピーダンスとなり漏れ電流の増加、および相互変調歪の増大の原因となるが、現状の技術では寄生容量をサイズ縮小により小さくすることが困難な点である。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に区分された素子形成領域にヘテロ接合を利用した電界効果トランジスタが形成された半導体装置であって、前記素子分離領域は導電性不純物が導入された層からなり、前記素子分離領域上に前記電界効果トランジスタの周辺における少なくとも一部の前記素子分離領域表面に正電圧が印加される電極が形成されていることを最も主要な特徴とする。
【０００８】
本発明の半導体装置の製造方法は、半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に区分された素子形成領域にヘテロ接合を利用した電界効果トランジスタを形成する半導体装置の製造方法であって、前記半導体基板にイオン注入により素子分離された層で前記素子分離領域を形成し、正電圧が印加されるもので前記電界効果トランジスタの周辺における少なくとも一部の前記素子分離領域表面に電極を形成する工程を備えたことを最も主要な特徴とする。
【発明の効果】
【０００９】
本発明の半導体装置は、半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に、電界効果トランジスタの周辺における少なくとも一部の素子分離領域表面に正電圧が印加される電極が形成されているため、この電界効果トランジスタをＲＦスイッチとして用いた場合に、オフ時の容量が低減でき、これにより相互変調歪も低減させることができるので、低歪、低損失のＲＦ用スイッチを提供できるという利点がある。
【００１０】
本発明の半導体装置の製造方法は、半導体基板上にヘテロ接合を有する半導体層を含んで積層された半導体層を備えた基板の素子分離領域に、電界効果トランジスタの周辺における少なくとも一部の素子分離領域表面に正電圧が印加される電極を形成するため、形成された電界効果トランジスタをＲＦスイッチとして用いた場合に、オフ時の容量を低減させることができ、これにより相互変調歪も低減させることができるので、低歪、低損失のＲＦ用スイッチを製造できるという利点がある。
【発明を実施するための最良の形態】
【００１１】
低歪、低損失のＲＦ用スイッチを提供するという目的を、素子分離領域に正の電圧を印加する電極を設けることで実現した。
【実施例１】
【００１２】
本発明の半導体装置に係る第１実施例を、図１に示した平面レイアウト図および図２に示した図１中のＡ−Ａ線概略断面図によって説明する。
【００１３】
図１および図２に示すように、半導体基板１０は以下のように形成されている。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８が順に形成されている。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成されている。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成されている。すなわち、半導体基板１０は、半絶縁性ＧａＡｓ基板１１上のバッファー層１２上に、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７からなるヘテロ接合を有する半導体層を含んで積層された半導体層が形成されている。
【００１４】
上記バリア層１８および後に説明する素子分離領域２５には、電界効果トランジスタのゲート領域となる所定の領域および基板電圧を印加するための電極を配置する領域に第１導電型（ｐ+型）の拡散層２３、２４が形成されている。この拡散層２３、２４は、例えばｐ型不純物である亜鉛（Ｚｎ）を選択拡散して形成したものであり、亜鉛（Ｚｎ）以外のｐ型不純物を用いることもできる。
【００１５】
さらに、上記基板１０のバリア層１８からバッファー層１２にかけて素子分離領域２５が形成されている。この素子分離領域２５は、電界効果トランジスタ５が形成される活性領域２６を電気的に分離するもので、例えば不純物（例えばボロン）イオンをイオン注入して形成されている。なお、上記拡散層２４は、上記素子分離領域２５の表面側に形成されている。
【００１６】
上記基板１０上には、絶縁膜２０が形成されている。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成されている。
【００１７】
上記電界効果トランジスタ５のゲート領域となる所定の領域に形成された拡散層２３上にはゲート電極２７が形成されている。また、基板電圧を印加するための電極を配置する領域に形成された拡散層２４上には基板電圧を印加するための電極２８が形成されている。上記電極２８は、例えば上記電界効果トランジスタ５の周囲の少なくとも一部を取り囲むように形成されている。例えば、上記素子分離領域２５上で、かつ電界効果トランジスタ５の二方を連続して囲むように、平面レイアウト的に見てＬ字型に形成されている。上記ゲート電極２７、電極２８は、例えば、下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いることができる。
【００１８】
上記絶縁膜２０表面には、さらに絶縁膜２９が成膜されている。この絶縁膜２９は、上記ゲート電極２７および電極２８を保護するものであり、例えばシリコン窒化膜で形成することができる。
【００１９】
上記絶縁膜２９、２０には、上記バリア層１８に接続されるドレイン電極３０、ソース電極３１が形成されている。このドレイン電極３０、ソース電極３１は、例えば、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いることができる。
【００２０】
さらに、上記ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線が接続され、上記電極２８には正電源（図示せず）から正電圧が印加されるようになっている。
【００２１】
本発明の半導体装置１は、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ５の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８が形成されているため、この電界効果トランジスタ５をＲＦスイッチとして用いた場合に、オフ時の容量が低減できる。これにより相互変調歪も低減させることができる。よって、低歪、低損失のＲＦ用スイッチを提供できるという利点がある。
【００２２】
次に、上記基板電圧印加用の電極２８の構造例について、図３および図４によって説明する。
【００２３】
図３に示すように、図１によって説明した実施例１のような電極２８を形成せず、拡散層２４を基板電圧印加用の電極としたものである。したがって、拡散層２４に基板電圧印加用の正電圧を供給する配線５１が接続される。その他の構成は、前記図１および図２によって説明した実施例１の構成と同様である。
【００２４】
図４に示すように、図１および図２によって説明した実施例１のような拡散層２４を形成せず、素子分離領域２５に基板電圧印加用の電極２８を接続したものである。この構成では、電極２８はオーミック電極を用い、このオーミック電極には、例えば下層より、金（Ａｕ）層、ニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いることができる。したがって、電極２８に基板電圧印加用の正電圧を供給する配線５１が接続される。その他の構成は、前記図１および図２によって説明した実施例１の構成と同様である。
【００２５】
上記図３および図４によって説明した構成であっても、前記図１および図２によって説明した実施例１の構成と同様なる作用効果が得られる。
【００２６】
なお、比較例として、従来の標準的なヘテロ接合を有する電界効果トランジスタを図５の概略構成断面図によって示す。
【００２７】
図５に示すように、従来の標準的なヘテロ接合を有する電界効果トランジスタ６は、前記実施例１において、基板電圧印加用の電極２８および拡散層２４を形成していない構成であり、その他の構成は実施例１で説明した構成と同様である。したがって、従来の標準的なヘテロ接合を有する電界効果トランジスタ６では、基板１０に正電圧を印加することができないので、電界効果トランジスタ６をＲＦスイッチとして用いた場合に、オフ時の容量が低減できず、よって相互変調歪を低減させることができない。
【００２８】
次に、上記基板電圧印加用の電極２８の平面レイアウト的な配置例について、図６、図７および図８の平面レイアウト図によって説明する。
【００２９】
図６に示すように、前記実施例１で説明した電界効果トランジスタ５において、基板電圧印加用の電極２８を、例えば、上記素子分離領域２５上で、かつ電界効果トランジスタ５の四方を連続して囲むように、平面レイアウト的に見てロ字型に形成されている。もしくは、図示はしないが、例えば、上記素子分離領域２５上で、かつ電界効果トランジスタ５の三方を連続して囲むように、平面レイアウト的に見てコ字型に形成されてもよい。もしくは、図示はしないが、例えば、上記素子分離領域２５上で、かつ電界効果トランジスタ５の一方に、平面レイアウト的に見て直線状に形成されてもよい。いずれの場合も、前記図１および図２によって説明した実施例１の構成と同様なる作用効果が得られる。
【００３０】
図７（１）には、従来のミアンダゲート型電界効果トランジスタ７を示す。ミアンダゲート型電界効果トランジスタ７は、素子分離領域２５によって電気的に区分された活性領域（素子形成領域）３２上に、複数組のドレイン電極３０とソース電極３１とが配設され、上記各ドレイン電極３０とソース電極３１との間をジグザグにかつ連続的に配設されるようにゲート電極２７が形成されたものである。このような半導体装置に本発明の基板電圧印加用の電極を適用するには、図７（２）に示すように、電界効果トランジスタ８ごとにドレインとソースとが形成される活性領域（素子形成領域）３２を素子分離領域２５で電気的に区分し、各活性領域上に形成されたドレイン電極３０とソース電極３１との間をジグザグに通るようにゲート電極２７を形成し、各活性領域間の素子分離領域２５上に基板電圧印加用の電極２８を形成すればよい。
【００３１】
図８（１）には、従来のミアンダゲート型電界効果トランジスタ７を複数段（複数行）に形成したものである。図面では３段スタック構成にしたものを示したが、４段以上に形成したものであっても同様である。このような半導体装置に本発明の基板電圧印加用の電極を適用するには、図８（２）に示すように、各段（各行）の電界効果トランジスタ７間の素子分離領域２５上に基板電圧印加用の電極２８を形成すればよい。
【００３２】
図６〜図８に示したいずれの構成も、前記図１および図２によって説明した実施例１の構成と同様なる作用効果が得られる。
【実施例２】
【００３３】
本発明の半導体装置に係る第２実施例を、図９に示した平面レイアウト図および図１０に示した図９中のＢ−Ｂ線概略断面図によって説明する。
【００３４】
図９および図１０に示すように、半導体基板１０は以下のように形成されている。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８が順に形成されている。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成されている。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成されている。すなわち、半導体基板１０は、半絶縁性ＧａＡｓ基板１１上のバッファー層１２上に、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７からなるヘテロ接合を有する半導体層を含んで積層された半導体層が形成されている。
【００３５】
上記バリア層１８には、電界効果トランジスタのゲート領域となる所定の領域に第１導電型（ｐ+型）の拡散層２３が形成されている。この拡散層２３は、例えばｐ型不純物である亜鉛（Ｚｎ）を選択拡散して形成したものであり、亜鉛（Ｚｎ）以外のｐ型不純物を用いることもできる。
【００３６】
さらに、上記基板１０のバリア層１８からバッファー層１２にかけて素子分離領域２５が形成されている。この素子分離領域２５は、トランジスタが形成される活性領域２６を電気的に分離するもので、例えば不純物（例えばボロン）イオンをイオン注入して形成されている。
【００３７】
上記素子分離領域２５の基板電圧を印加するための電極を配置する領域には、上記素子分離領域２５よりも高濃度のイオン注入により素子分離された層３３が形成されている。この素子分離された層３３は、上記素子分離領域２５よりも高濃度のｐ型領域からなり、上記素子分離領域２５をイオン注入により形成する際のドーズ量が、例えば９×１０12ｃｍ-2〜５×１０13ｃｍ-2である場合には、上記素子分離された層３３をイオン注入により形成する際のドーズ量は、例えば１×１０13ｃｍ-2〜１×１０15ｃｍ-2とする。
【００３８】
上記基板１０上には、絶縁膜２０が形成されている。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成されている。
【００３９】
上記電界効果トランジスタ５のゲート領域となる所定の領域に形成された拡散層２３上にはゲート電極２７が形成されている。また、基板電圧を印加するための電極を配置する領域に形成された素子分離された層３３上には基板電圧を印加するための電極２８が形成されている。上記電極２８は、例えば上記電界効果トランジスタ２の周囲の少なくとも一部を取り囲むように形成されている。例えば、上記素子分離領域２５上で、かつ電界効果トランジスタ２の二方を連続して囲むように、平面レイアウト的に見てＬ字型に形成されている。また、前記図６、図７（２）、図８（２）によって示したような構成を取ることもできる。また、上記ゲート電極２７、電極２８は、例えば、下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いることができる。
【００４０】
上記絶縁膜２０表面には、さらに絶縁膜２９が成膜されている。この絶縁膜２９は、上記ゲート電極２７および電極２８を保護するものであり、例えばシリコン窒化膜で形成することができる。
【００４１】
上記絶縁膜２９、２０には、上記バリア層１８に接続されるドレイン電極３０、ソース電極３１が形成されている。このドレイン電極３０、ソース電極３１は、例えば、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いることができる。
【００４２】
さらに、上記ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線が接続され、上記電極２８には正電源（図示せず）から正電圧が印加されるようになっている。
【００４３】
本発明の半導体装置２は、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ２の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８が形成されているため、この電界効果トランジスタ５をＲＦスイッチとして用いた場合に、オフ時の容量が低減できる。これにより相互変調歪も低減させることができる。よって、低歪、低損失のＲＦ用スイッチを提供できるという利点がある。さらに、電極２８が素子分離領域２５よりも高濃度のイオン注入により素子分離された層３３上に設けられたことにより、さらに、オフ容量の低減効果が大きくなり、低歪低損失のＲＦスイッチが提供できる。
【実施例３】
【００４４】
本発明の半導体装置に係る第３実施例を、図１１に示した平面レイアウト図および図１２に示した図１１中のＣ−Ｃ線概略断面図によって説明する。
【００４５】
図１１および図１２に示すように、半導体基板１０は以下のように形成されている。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８が順に形成されている。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成されている。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成されている。すなわち、半導体基板１０は、半絶縁性ＧａＡｓ基板１１上のバッファー層１２上に、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７からなるヘテロ接合を有する半導体層を含んで積層された半導体層が形成されている。
【００４６】
上記バリア層１８には、電界効果トランジスタのゲート領域となる所定の領域および基板電圧を印加するための電極を配置する領域に第１導電型（ｐ+型）の拡散層２３、２４が形成されている。この拡散層２３、２４は、例えばｐ型不純物である亜鉛（Ｚｎ）を選択拡散して形成したものであり、亜鉛（Ｚｎ）以外のｐ型不純物を用いることもできる。
【００４７】
さらに、上記基板１０のバリア層１８からバッファー層１２にかけて、電界効果トランジスタ５の活性領域２６を取り囲むように素子分離領域２５が形成されている。この素子分離領域２５は、電界効果トランジスタ５が形成される活性領域２６を電気的に分離するもので、例えば不純物（例えばボロン）イオンをイオン注入して形成されている。さらに、上記素子分離領域２５の外側には上記電界効果トランジスタ５の活性領域２６と同様な構成の活性領域３４が形成され、さらにその外側に上記素子分離領域２５と同様な素子分離領域３５が形成されている。上記拡散層２４は、上記活性領域３４の表面側に形成されている。
【００４８】
上記基板１０上には、絶縁膜２０が形成されている。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成されている。
【００４９】
上記電界効果トランジスタ５のゲート領域となる所定の領域に形成された拡散層２３上にはゲート電極２７が形成されている。また、基板電圧を印加するための電極を配置する領域に形成された拡散層２４上には基板電圧を印加するための電極２８が形成されている。上記電極２８は、例えば上記電界効果トランジスタ５の周囲の少なくとも一部を取り囲むように形成されている。例えば、上記活性領域３４上で、かつ電界効果トランジスタ５を連続して囲むように、平面レイアウト的に見てロ字型に形成されている。上記ゲート電極２７、電極２８は、例えば、下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いることができる。なお、電極２８の形状は、Ｌ字型、コ字型、直線状等の形状を採用することもできる。
【００５０】
上記絶縁膜２０表面には、さらに絶縁膜２９が成膜されている。この絶縁膜２９は、上記ゲート電極２７および電極２８を保護するものであり、例えばシリコン窒化膜で形成することができる。
【００５１】
上記絶縁膜２９、２０には、上記バリア層１８に接続されるドレイン電極３０、ソース電極３１が形成されている。このドレイン電極３０、ソース電極３１は、例えば、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いることができる。
【００５２】
さらに、上記ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線が接続され、上記電極２８には正電源（図示せず）から正電圧が印加されるようになっている。
【００５３】
上記電極２８は、前記図３、図４によって説明した電極構成を採用することもできる。
【００５４】
本発明の半導体装置３は、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ２の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８が形成されているため、この電界効果トランジスタ２をＲＦスイッチとして用いた場合に、オフ時の容量が低減できる。これにより相互変調歪も低減させることができる。よって、低歪、低損失のＲＦ用スイッチを提供できるという利点がある。
【実施例４】
【００５５】
本発明の半導体装置に係る第４実施例を、図１３に示した平面レイアウト図および図１４に示した図１３中のＤ−Ｄ線概略断面図によって説明する。
【００５６】
図１３および図１４に示すように、半導体基板１０は以下のように形成されている。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８が順に形成されている。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成されている。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成されている。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成されている。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成されている。すなわち、半導体基板１０は、半絶縁性ＧａＡｓ基板１１上のバッファー層１２上に、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７からなるヘテロ接合を有する半導体層を含んで積層された半導体層が形成されている。
【００５７】
上記バリア層１８には、電界効果トランジスタのゲート領域となる所定の領域に第１導電型（ｐ+型）の拡散層２３が形成されている。この拡散層２３は、例えばｐ型不純物である亜鉛（Ｚｎ）を選択拡散して形成したものであり、亜鉛（Ｚｎ）以外のｐ型不純物を用いることもできる。
【００５８】
また、上記基板１０のバリア層１８からバッファー層１２にかけて、電界効果トランジスタ５の活性領域２６を取り囲むように素子分離領域２５が形成されている。この素子分離領域２５は、電界効果トランジスタ５が形成される活性領域２６を電気的に分離するもので、例えば不純物（例えばボロン）イオンをイオン注入して形成されている。さらに、上記素子分離領域２５の外側には上記電界効果トランジスタ５の活性領域２６と同様な構成の活性領域３４が形成され、さらにその外側に上記素子分離領域２５と同様な素子分離領域３５が形成されている。上記拡散層２４は、上記活性領域３４の表面側に形成されている。
【００５９】
さらに、上記素子分離領域２５と上記活性領域３４との間には、上記素子分離領域２５よりも高濃度のイオン注入により素子分離された層３３が形成されている。この素子分離された層３３は、上記素子分離領域２５よりも高濃度のｐ型領域からなり、上記素子分離領域２５をイオン注入により形成する際のドーズ量が、例えば９×１０12ｃｍ-2〜５×１０13ｃｍ-2である場合には、上記素子分離された層３３をイオン注入により形成する際のドーズ量は、例えば１×１０13ｃｍ-2〜１×１０15ｃｍ-2とする。
【００６０】
上記基板１０上には、絶縁膜２０が形成されている。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成されている。
【００６１】
上記電界効果トランジスタ５のゲート領域となる所定の領域に形成された拡散層２３上にはゲート電極２７が形成されている。また、基板電圧を印加するための電極を配置する領域に形成された拡散層２４上には基板電圧を印加するための電極２８が形成されている。上記電極２８は、例えば上記電界効果トランジスタ５の周囲の少なくとも一部を取り囲むように形成されている。例えば、上記活性領域３４上で、かつ電界効果トランジスタ５を連続して囲むように、平面レイアウト的に見てロ字型に形成されている。上記ゲート電極２７、電極２８は、例えば、下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いることができる。なお、電極２８の形状は、Ｌ字型、コ字型、直線状等の形状を採用することもできる。
【００６２】
上記絶縁膜２０表面には、さらに絶縁膜２９が成膜されている。この絶縁膜２９は、上記ゲート電極２７および電極２８を保護するものであり、例えばシリコン窒化膜で形成することができる。
【００６３】
上記絶縁膜２９、２０には、上記バリア層１８に接続されるドレイン電極３０、ソース電極３１が形成されている。このドレイン電極３０、ソース電極３１は、例えば、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いることができる。
【００６４】
さらに、上記ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線が接続され、上記電極２８には正電源（図示せず）から正電圧が印加されるようになっている。
【００６５】
上記電極２８は、前記図３、図４によって説明した電極構成を採用することもできる。
【００６６】
本発明の半導体装置２は、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ２の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８が形成されているため、この電界効果トランジスタ２をＲＦスイッチとして用いた場合に、オフ時の容量が低減できる。これにより相互変調歪も低減させることができる。よって、低歪、低損失のＲＦ用スイッチを提供できるという利点がある。
【００６７】
次に、素子分離領域を形成するための不純物の注入量をパラメータとした、基板電圧印加用の電極からの印加電圧とＲＦスイッチ用電界効果トランジスタをオフした時のオフ容量との関係を、図１５によって説明する。図１５では、縦軸に２ＧＨｚ時におけるオフ容量（ｆＦ）を示し、横軸に基板印加電圧（Ｖ）を示す。
【００６８】
図１５に示すように、ＲＦスイッチのオフ容量は、通常ゲート端子にマイナスの電圧を印加することによりゲート直下のチャネルを空乏化させ、ドレイン、ソース間の信号の流れを遮断させている。オフ容量が小さいほど高周波におけるインピーダンスが大きく確保でき、漏れ電流を小さくすることができる。本発明の半導体装置では、オフした状態の電界効果トランジスタ５周辺の素子分離領域２５に配置した電極２８により、正電圧を基板１０に印加することで、さらにその効果が大きくなりオフ容量を低下させることができる。また、素子分離領域２５への不純物の注入量を９×１０12ｃｍ-2以上とすることにより、効果がさらに大きくなることが見込まれる。
【００６９】
また、素子分離領域を形成するための不純物の注入量をパラメータとした、基板電圧印加用の電極からの印加電圧とＲＦスイッチ用電界効果トランジスタの相互変調歪との関係を、図１６によって説明する。図１６では、縦軸に相互変調歪を示し、横軸に基板印加電圧（Ｖ）を示す。
【００７０】
図１６に示すように、上記オフ容量と同様な傾向が相互変調歪においても観察され、化合物半導体層の最表面に形成された電圧印加用の電極２８からの正電圧印加を行うことにより、低歪、低損失のＲＦスイッチ用電界効果トランジスタ回路を提供できることがわかる。
【実施例５】
【００７１】
次に、本発明の半導体装置の製造方法に係る第１実施例を、図１７および図１８に示した製造工程断面図によって説明する。図１７および図１８は、前記説明した半導体装置の第１実施例に係る半導体装置の製造方法を示すものである。
【００７２】
図１７（１）に示すように、半導体基板１０を以下のように形成する。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８、高濃度層１９を順に形成する。上記各層は、例えばエピタキシャル成長法によって、以下のように形成される。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成する。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成する。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成する。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成する。上記高濃度層１９は例えばｎ型にドープされたｎ+ＧａＡｓ層で形成する。このように、半導体基板１０を構成する。
【００７３】
次に、図１７（２）に示すように、通常のフォトレジスト（図示せず）をマスクに用いたエッチング技術により、上記高濃度層１９〔前記図１７（１）参照〕を電界効果トランジスタの形成に伴い不要となる所定の領域を除去し、その後、上記フォトレジストを除去する。次いで、絶縁膜２０を形成する。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成する。
【００７４】
次に、図１７（３）に示すように、電界効果トランジスタのゲート領域となる所定の領域および基板電圧を印加するための電極を配置する領域の上記絶縁膜２０を除去して開口部２１、２２を形成する。その後、上記絶縁膜２０をマスクにして上記開口部２１、２２より亜鉛(Ｚｎ)の選択拡散を行い、第１導電型（ｐ型）拡散層２３、２４を形成する。
【００７５】
その後、通常のフォトレジストをマスク（図示せず）に用いたイオン注入技術により、素子分離領域を形成する領域に不純物（例えばボロン）イオンをイオン注入し、電気的な素子分離領域２５を形成する。このときのイオン注入量は、不純物にボロンを用いた場合には、例えば９×１０12ｃｍ-2以上、５×１０15ｃｍ-2以下とする。
【００７６】
次に、図１７（４）に示すように、通常のリソグラフィー技術により、上記開口部２１、２２上で、ゲート電極および電圧印加電極を形成する領域上に開口部を設けたフォトレジスト膜（図示せず）を形成した後、その開口部および上記開口部２１、２２に電極を形成するための導電膜を、例えば蒸着法もしくはスパッタリングによって埋め込むように成膜する。この導電膜には、例えば下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いる。その後リフトオフ処理により、上記金属積層膜で第１導電型の拡散層２３上にゲート電極２７を形成する。その際に、拡散層２４上に接続する表面電圧印加用の電極２８も同時に形成する。
【００７７】
次に、図１８（５）に示すように、上記絶縁膜２０表面に、さらに絶縁膜２９を成膜し、上記ゲート電極２７および電極２８を保護する。この絶縁膜２９は、例えばシリコン窒化膜を成膜して形成する。
【００７８】
次に、図１８（６）に示すように、通常のリソグラフィー技術により、ドレイン、ソース電極を形成する領域に開口部を設けたフォトレジストマスクを形成し、エッチングにより上記絶縁膜２９、２０を除去する。そして、蒸着法もしくはスパッタリング法によって、この除去した部分を埋め込むようにドレイン、ソース電極となる導電膜を堆積する。この導電膜には、一例として、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いる。その後リフトオフ処理により上記積層膜からなるドレイン電極０およびソース電極３１を形成する。
【００７９】
次に、図１８（７）に示すように、ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線を接続し、上記電極２８には正電源（図示せず）から正電圧が印加されるようにする。
【００８０】
本発明の半導体装置の製造方法は、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ５の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８を形成するため、形成された電界効果トランジスタ５をＲＦスイッチとして用いた場合に、オフ時の容量を低減させることができ、これにより相互変調歪も低減させることができるので、低歪、低損失のＲＦ用スイッチを製造できるという利点がある。
【実施例６】
【００８１】
次に、本発明の半導体装置の製造方法に係る第２実施例を、図１９に示した製造工程断面図によって説明する。図１９は、前記説明した半導体装置の第２実施例に係る半導体装置の製造方法を示すものである。
【００８２】
前記図１７（１）〜（２）によって説明したのと同様な工程を行う。そして、図１９（１）に示すように、電界効果トランジスタのゲート領域となる所定の領域および基板電圧を印加するための電極を配置する領域の上記絶縁膜２０を除去して開口部２１、２２を形成する。その後、上記絶縁膜２０をマスクにして上記開口部２１、２２より亜鉛(Ｚｎ)の選択拡散を行い、第１導電型（ｐ型）拡散層２３、２４を形成する。
【００８３】
次いで、通常のフォトレジストをマスク（図示せず）に用いたイオン注入技術により、素子分離領域を形成する領域に不純物（例えばボロン）イオンをイオン注入し、電気的な素子分離領域２５を形成する。このときのイオン注入量は、不純物にボロンを用いた場合には、例えば９×１０12ｃｍ-2以上、５×１０13ｃｍ-2以下とする。
【００８４】
さらに、通常のフォトレジストをマスク（図示せず）に用いたイオン注入技術により、素子分離領域よりも高濃度のイオン注入により素子分離された層を形成する領域に不純物（例えばボロン）イオンをイオン注入し、素子分離された層３３を形成する。このときのイオン注入量は、上記素子分離領域２５をイオン注入により形成する際のドーズ量が、例えば９×１０12ｃｍ-2〜５×１０13ｃｍ-2である場合には、上記拡散層３３をイオン注入により形成する際のドーズ量は、例えば１×１０13ｃｍ-2以上、１×１０15ｃｍ-2以下とする。
【００８５】
次に、図１９（２）に示すように、通常のリソグラフィー技術により、上記開口部２１、２２上で、ゲート電極および電圧印加電極を形成する領域上に開口部を設けたフォトレジスト膜（図示せず）を形成した後、その開口部および上記開口部２１、２２に電極を形成するための導電膜を、例えば蒸着法もしくはスパッタリングによって埋め込むように成膜する。この導電膜には、例えば下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いる。その後リフトオフ処理により、上記金属積層膜で第１導電型の拡散層２３上にゲート電極２７を形成する。その際に表面電圧印加用の電極２８も同時に形成する。この電極２８は、上記素子分離された層３３に接合するように形成される。その形状は前記説明したように、Ｌ字型、コ字型、ロ字型、直線状等の形状を採用することができる。
【００８６】
次に、図１９（３）に示すように、上記絶縁膜２０表面に、さらに絶縁膜２９を成膜し、上記ゲート電極２７および電極２８を保護する。この絶縁膜２９は、例えばシリコン窒化膜を成膜して形成する。
【００８７】
次に、図１９（４）に示すように、通常のリソグラフィー技術により、ドレイン、ソース電極を形成する領域に開口部を設けたフォトレジストマスクを形成し、エッチングにより上記絶縁膜２９、２０を除去する。そして、蒸着法もしくはスパッタリング法によって、この除去した部分を埋め込むようにドレイン、ソース電極となる導電膜を堆積する。この導電膜には、一例として、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いる。その後リフトオフ処理により上記積層膜からなるドレイン電極０およびソース電極３１を形成する。
【００８８】
次に、前記図１８（７）によって説明したのと同様に、ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線を接続し、上記電極２８には正電源（図示せず）から正電圧が印加されるようにする。
【００８９】
上記半導体装置の製造方法に係る第２実施例においても、前記第１実施例と同様に、半導体基板（半絶縁性ＧａＡｓ基板１１）上にヘテロ接合を有する半導体層（電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７）を含んで積層された半導体層（バッファー層１２〜バリア層１８）を備えた半導体基板１０の素子分離領域２５に、電界効果トランジスタ５の周辺における少なくとも一部の素子分離領域２５表面に正電圧が印加される電極２８を形成するため、形成された電界効果トランジスタ５をＲＦスイッチとして用いた場合に、オフ時の容量を低減させることができ、これにより相互変調歪も低減させることができるので、低歪、低損失のＲＦ用スイッチを製造できるという利点がある。さらに、電極２８が素子分離領域２５よりも高濃度のイオン注入により素子分離された層３３上に設けられたことにより、さらに、オフ容量の低減効果が大きくなり、低歪低損失のＲＦスイッチが提供できる。
【実施例７】
【００９０】
次に、本発明の半導体装置の製造方法に係る第３実施例を、図２０および図２１に示した製造工程断面図によって説明する。図２０および図２１は、前記説明した半導体装置の第３実施例に係る半導体装置の製造方法を示すものである。
【００９１】
図２０（１）に示すように、半導体基板１０を以下のように形成する。例えば、半絶縁性ＧａＡｓ基板１１上に、バッファー層１２、電子供給層１３、スペーサー層１４、電子走行層１５、スペーサー層１６、電子供給層１７、バリア層１８、高濃度層１９を順に形成する。上記各層は、例えばエピタキシャル成長法によって、以下のように形成される。上記バッファー層１２は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子供給層１３は例えばｎ+ＡｌＧａＡｓ層で形成する。上記スペーサー層１４は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子走行層１５は例えばノンドープＩｎＧａＡｓ層で形成する。上記スペーサー層１６は例えばノンドープＡｌＧａＡｓ層で形成する。上記電子供給層１７は例えばｎ+ＡｌＧａＡｓ層で形成する。上記バリア層１８は例えばｎＡｌＧａＡｓ層で形成する。上記高濃度層１９は例えばｎ型にドープされたｎ+ＧａＡｓ層で形成する。このように、半導体基板１０を構成する。
【００９２】
次に、図２０（２）に示すように、通常のフォトレジスト（図示せず）をマスクに用いたエッチング技術により、上記高濃度層１９を電界効果トランジスタの形成に伴い不要となる所定の領域を除去し、その後、上記フォトレジストを除去する。次いで、絶縁膜２０を形成する。この絶縁膜２０は、例えばシリコン窒化膜を３００ｎｍの厚さに成膜して形成する。
【００９３】
次に、図２０（３）に示すように、電界効果トランジスタのゲート領域となる所定の領域および基板電圧を印加するための電極を配置する領域の上記絶縁膜２０を除去して開口部２１、２２を形成する。その後、上記絶縁膜２０をマスクにして上記開口部２１、２２より亜鉛(Ｚｎ)の選択拡散を行い、第１導電型（ｐ型）拡散層２３、２４を形成する。
【００９４】
その後、通常のフォトレジストをマスク（図示せず）に用いたイオン注入技術により、素子分離領域を形成する領域に不純物（例えばボロン）イオンをイオン注入し、電気的な素子分離領域２５を形成する。同時に、素子分離領域２５により囲まれる活性領域２６と同様な活性領域３４を、上記素子分離領域２５の外側に形成するように、素子分離領域２３を形成する。したがって、活性領域２６の外側に、素子分離領域２５、活性領域３４、素子分離領域３５が順に配置される。そして、上記拡散層２４は、上記活性領域３４の表面に形成される。
【００９５】
次に、図２１（４）に示すように、通常のリソグラフィー技術により、上記開口部２１、２２上で、ゲート電極および電圧印加電極を形成する領域上に開口部を設けたフォトレジスト膜（図示せず）を形成した後、その開口部および上記開口部２１、２２に電極を形成するための導電膜を、例えば蒸着法もしくはスパッタリングによって埋め込むように成膜する。この導電膜には、例えば下層よりチタン（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）からなる金属積層膜を用いる。その後リフトオフ処理により、上記金属積層膜で第１導電型の拡散層２３上にゲート電極２７を形成する。その際に、上記拡散層２４に接合する表面電圧印加用の電極２８も同時に形成する。
【００９６】
次に、図２１（５）に示すように、上記絶縁膜２０表面に、さらに絶縁膜２９を成膜し、上記ゲート電極２７および電極２８を保護する。この絶縁膜２９は、例えばシリコン窒化膜を成膜して形成する。
【００９７】
次に、図２１（６）に示すように、通常のリソグラフィー技術により、ドレイン、ソース電極を形成する領域に開口部を設けたフォトレジストマスクを形成し、エッチングにより上記絶縁膜２９、２０を除去する。そして、蒸着法もしくはスパッタリング法によって、この除去した部分を埋め込むようにドレイン、ソース電極となる導電膜を堆積する。この導電膜には、一例として、下層よりニッケル（Ｎｉ）層、ゲルマニウム（Ｇｅ）層、金（Ａｕ）層を順に成膜した積層膜を用いる。その後リフトオフ処理により上記積層膜からなるドレイン電極３０およびソース電極３１を形成する。
【００９８】
次に、前記図１２に示すように、ドレイン電極３０、ソース電極３１、ゲート電極２７、電圧印加用の電極２８に所定の配線を接続し、上記電極２８には正電源（図示せず）から正電圧が印加されるようにする。
【実施例８】
【００９９】
本発明の半導体装置の製造方法に係る第４実施例を、図２２に示した平面レイアウト図によって説明する。図２２は、前記説明した半導体装置の第４実施例に係る半導体装置の製造方法を示すものである。
【０１００】
この第４実施例は、前記第３実施例において、例えば、素子分離領域２５、３５を形成した後、素子分離領域２５と活性領域３４との間で、上記拡散層２４にかからないように、上記素子分離領域２５よりも高濃度のイオン注入により素子分離された層３３を形成する。上記素子分離された層３３の形成は、通常のレジストマスクを用いたイオン注入法により行うことができる。上記素子分離された層３３を形成するイオン注入のドーズ量は、素子分離領域２５を形成するイオン注入のドーズ量が例えば９×１０12ｃｍ-2〜５×１０13ｃｍ-2である場合には、それよりも多いドーズ量でかつ１×１０13ｃｍ-2〜１×１０15ｃｍ-2の範囲とする。その他の工程は、上記第３実施例と同様である。これによって、前記半導体装置４の構成を形成することができる。
【０１０１】
上記説明したヘテロ接合型電界効果トランジスタの膜構成は一例であって、上記以外の膜構成のヘテロ接合型電界効果トランジスタにおいても、本発明の正電圧を基板に印加する構成は適用することができ、それによって、低歪、低損失のＲＦ用スイッチを提供できるという利点が得られる。
【産業上の利用可能性】
【０１０２】
本発明の半導体装置および半導体装置の製造方法は、通信システム用機器などの特に高周波信号のスイッチング装置という用途に適用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の半導体装置に係る第１実施例を示した平面レイアウト図である。
【図２】図１中のＡ−Ａ線概略断面図である。
【図３】基板電圧印加用の電極の構造例を示した概略構成断面図である。
【図４】基板電圧印加用の電極の構造例を示した概略構成断面図である。
【図５】比較例としての従来の標準的なヘテロ接合を有する電界効果トランジスタを示した概略構成断面図である。
【図６】基板電圧印加用の電極の平面レイアウト的な配置例について示した平面レイアウト図である。
【図７】基板電圧印加用の電極の平面レイアウト的な配置例について示した平面レイアウト図である。
【図８】基板電圧印加用の電極の平面レイアウト的な配置例について示した平面レイアウト図である。
【図９】本発明の半導体装置に係る第２実施例を示した平面レイアウト図である。
【図１０】図９中のＢ−Ｂ線概略断面図である。
【図１１】本発明の半導体装置に係る第３実施例を示した平面レイアウト図である。
【図１２】図１１中のＣ−Ｃ線概略断面図である。
【図１３】本発明の半導体装置に係る第４実施例を示した平面レイアウト図である。
【図１４】図１３中のＤ−Ｄ線概略断面図である。
【図１５】素子分離領域を形成するための不純物の注入量をパラメータとした、基板電圧印加用の電極からの印加電圧とＲＦスイッチ用電界効果トランジスタをオフした時のオフ容量との関係を示す図である。
【図１６】素子分離領域を形成するための不純物の注入量をパラメータとした、基板電圧印加用の電極からの印加電圧とＲＦスイッチ用電界効果トランジスタの相互変調歪との関係を示す図である。
【図１７】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図１８】本発明の半導体装置の製造方法に係る第１実施例を示した製造工程断面図である。
【図１９】本発明の半導体装置の製造方法に係る第２実施例を示した製造工程断面図である。
【図２０】本発明の半導体装置の製造方法に係る第３実施例を示した製造工程断面図である。
【図２１】本発明の半導体装置の製造方法に係る第３実施例を示した製造工程断面図である。
【図２２】本発明の半導体装置の製造方法に係る第４実施例を示した平面レイアウト図である。
【符号の説明】
【０１０４】
１…半導体装置、５…電界効果トランジスタ、１０…半導体基板、２５…素子分離領域、２８…電極
【図１】
2006196802.tif 000003
【図２】
2006196802.tif 000004
【図３】
2006196802.tif 000005
【図４】
2006196802.tif 000006
【図５】
2006196802.tif 000007
【図６】
2006196802.tif 000008
【図７】
2006196802.tif 000009
【図８】
2006196802.tif 000010
【図９】
2006196802.tif 000011
【図１０】
2006196802.tif 000012
【図１１】
2006196802.tif 000013
【図１２】
2006196802.tif 000014
【図１３】
2006196802.tif 000015
【図１４】
2006196802.tif 000016
【図１５】
2006196802.tif 000017
【図１６】
2006196802.tif 000018
【図１７】
2006196802.tif 000019
【図１８】
2006196802.tif 000020
【図１９】
2006196802.tif 000021
【図２０】
2006196802.tif 000022
【図２１】
2006196802.tif 000023
【図２２】
2006196802.tif 000024