(57)【要約】【課題】  低温で形成する場合であっても、高い電子移動度を得ることができる半導体薄膜の形成方法並びにその半導体薄膜を用いた半導体装置及びその製造方法を提供することにある。【解決手段】  基板１上に島状の半導体膜３を形成する工程と、半導体膜を分離膜４で覆い、半導体膜の側面を分離膜を介して保温膜５で囲む工程と、半導体膜に対して上面からエネルギービームを照射して半導体膜を結晶化し、動作半導体膜１１を形成する工程とを有している。【選択図】  図２
2006261691.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、
前記動作半導体膜の少なくともチャネル領域が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態である準単結晶状態になっている
ことを特徴とする半導体装置。
【請求項２】
絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、
前記動作半導体膜の少なくともチャネル領域が、円形の結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒径の結晶粒からなる多結晶状態になっている
ことを特徴とする半導体装置。
【請求項３】
絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、
前記絶縁基板上に島状の半導体膜を形成する工程と、
前記半導体膜を分離膜で覆い、前記半導体膜の側面を前記分離膜を介して保温膜で囲む工程と、
前記半導体膜に対して上面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記半導体膜の下部に熱吸収体を設け、前記エネルギービームの照射を行なう
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記保温膜を前記半導体膜より厚く形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、
前記絶縁基板上に島状の半導体膜を形成する工程と、
前記半導体膜を分離膜で覆い、前記半導体膜の全面を前記分離膜を介して保温膜で覆う工程と、
前記半導体膜に対して前記絶縁基板の下面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
絶縁基板上にシリコン層を形成する工程と、
前記シリコン層の少なくとも側面に保温層を形成する工程と、
前記シリコン層に連続発振するエネルギービームを照射し、前記シリコン層を結晶化する工程と
を有することを特徴とするシリコン薄膜の形成方法。
【請求項８】
請求項７記載のシリコン薄膜の形成方法において、
前記絶縁基板は、前記エネルギービームを透過する基板であり、
前記シリコン層を結晶化する工程では、波長４００ｎｍ以上のエネルギービームを照射する
ことを特徴とするシリコン薄膜の形成方法。
【請求項９】
請求項８記載のシリコン薄膜の形成方法において、
前記保温層を形成する工程では、前記シリコン層の上面にも前記保温層を形成し、
前記シリコン層を結晶化する工程では、前記絶縁基板の裏側から前記エネルギービームを照射する
ことを特徴とするシリコン薄膜の形成方法。
【請求項１０】
請求項７乃至９のいずれか１項に記載のシリコン薄膜の形成方法において、
前記保温層を形成する工程では、前記シリコン層の一部の領域の近傍に選択的に前記保温層を形成する
ことを特徴とするシリコン薄膜の形成方法。
【請求項１１】
請求項７乃至１０のいずれか１項に記載のシリコン薄膜の形成方法において、
前記シリコン層を形成する工程では、前記シリコン層の一部の領域で幅が変化するように前記シリコン層を形成する
ことを特徴とするシリコン薄膜の形成方法。
【請求項１２】
請求項７乃至１１のいずれか１項に記載のシリコン薄膜の形成方法において、
前記シリコン層を形成する工程では、前記シリコン層の一部に切り込みを形成する
ことを特徴とするシリコン薄膜の形成方法。
【請求項１３】
請求項１１又は１２記載のシリコン薄膜の形成方法において、
前記シリコン層を結晶化する工程では、前記シリコン層の幅が狭くなっている部分から前記シリコン層の幅が広くなっている部分に向かう方向に、前記エネルギービームを走査する
ことを特徴とするシリコン薄膜の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作半導体膜を有する薄膜型の半導体装置及びその製造方法に関し、特に、動作半導体膜にソース／ドレインが形成され、チャネル領域上にゲート電極が形成されてなる薄膜トランジスタに適用して好適である。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は、極めて薄く微細な動作半導体膜に形成されるものであるため、近時の大面積化の要請を考慮して大画面の液晶パネル等への搭載が期待されている。
【０００３】
ＴＦＴの動作半導体膜としては、アモルファスシリコン膜に比してキャリア移動度が高く熱的に安定なことから、多結晶シリコン膜の使用が検討されている。現在のところ、多結晶シリコン膜を用いた動作半導体膜の形成方法としては、以下に示す手法が利用されている。
【０００４】
（１）アモルファスシリコン膜に６００℃〜１１００℃程度の熱処理を加えて結晶化し、多結晶シリコン膜を形成する方法が採用されている。この手法は、熱処理の初期段階に結晶の核を形成させ、これを成長させることにより結晶化を図る。
【０００５】
（２）アモルファスシリコン膜をレーザのエネルギーを加えて熔融させ、冷却時に結晶化させて多結晶シリコン膜を形成する。
【０００６】
（３）６００℃以上の温度において化学気相成長法、または物理蒸着法により直接多結晶シリコン膜を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここでは、ガラス基板上に半導体薄膜を形成する方法を例に採り、従来の技術の問題点を論ずる。ガラスを利用するために、基板の温度は６００℃以下に限定される。
【０００８】
（１）に述べた結晶成長方法では、６００℃という熱処理温度を必要とするが、この温度はガラスにとって高温度で熱処理することに相当し、ガラスに変形が生じる。また、成長した結晶内には積層欠陥や双晶を多量に含んでおり、結晶性の良い多結晶シリコン膜の形成は望めない。
【０００９】
（３）に述べた結晶成長方法では、柱状結晶が形成され、結晶粒径も小さいために結晶性が十分ではなく、高い電子移動度を示す結晶を形成できない。
【００１０】
（２）に述べたレーザアニールを利用する方法では、基板の温度を上昇させないことを考慮して使用できるレーザは、エキシマレーザに代表されるパルスレーザアニールに限定される。エキシマレーザを利用した場合には、溶融相を経由して結晶が成長されるため高品質な多結晶シリコン膜が得られる。しかし、高品質の多結晶シリコン膜が得られるエネルギー領域が非常に狭いという問題点がある。また、エキシマレーザを利用した場合には、表層のシリコン薄膜領域のみが溶融して高温度になるが、ガラス自身の温度は低い。そのためシリコン融液の冷却速度が大きくなる。
【００１１】
そのため、過冷却状態での融液成長となり、多量の結晶核が形成され、結晶粒径が小さい。通常、３００ｎｍ〜５００ｎｍ程度の結晶粒径となる。結晶性が最も良いエキシマレーザを利用して多結晶シリコン薄膜を形成した場合、薄膜トランジスタの電子移動度は２００ｃｍ2／Ｖｓ程度であり、単結晶シリコンの電子移動度６００ｃｍ2／Ｖｓと比較して遥かに小さい。この原因は、結晶粒径が小さく結晶粒界部分がキャリアの強い散乱体として作用するためである。
【００１２】
このように従来では、動作半導体膜を多結晶シリコン膜から構成するも、結晶粒界による電子移動度の低下を抑えることができず、高品質の多結晶シリコン膜を確実に得ることが困難であるという深刻な問題がある。
【００１３】
本発明の目的は、低温で形成する場合であっても、高い電子移動度を得ることができる半導体薄膜の形成方法並びにその半導体薄膜を用いた半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的は、絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、前記動作半導体膜の少なくともチャネル領域が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態である準単結晶状態になっていることを特徴とする半導体装置により達成される。
【００１５】
また、上記目的は、絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、前記動作半導体膜の少なくともチャネル領域が、円形の結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒径の結晶粒からなる多結晶状態になっていることを特徴とする半導体装置により達成される。
【００１６】
また、上記目的は、絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、前記絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の側面を前記分離膜を介して保温膜で囲む工程と、前記半導体膜に対して上面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００１７】
また、上記の半導体装置の製造方法において、前記半導体膜の下部に熱吸収体を設け、前記エネルギービームの照射を行なうようにしてもよい。
【００１８】
また、上記の半導体装置の製造方法において、前記保温膜を前記半導体膜より厚く形成するようにしてもよい。
【００１９】
また、上記目的は、絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、前記絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の全面を前記分離膜を介して保温膜で覆う工程と、前記半導体膜に対して前記絶縁基板の下面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法により達成される。
【００２０】
また、上記目的は、絶縁基板上にシリコン層を形成する工程と、前記シリコン層の少なくとも側面に保温層を形成する工程と、前記シリコン層に連続発振するエネルギービームを照射し、前記シリコン層を結晶化する工程とを有することを特徴とするシリコン薄膜の形成方法により達成される。
【００２１】
上記の考察から、電子移動度の低下を引き起こす結晶粒界の発生を抑制することができれば、電子移動度は向上し、半導体素子の性能が向上する。このためには、動作半導体膜を粒径の大きい結晶粒から構成すればよく、単結晶半導体であることが究極の姿である。
【００２２】
本発明の一態様では、動作半導体膜の少なくともチャネル領域を成長方向の制御された大粒径の結晶粒から構成する。これにより、電流方向と直交する結晶粒界の発生を抑止し、実質的に単結晶状態の半導体、即ち、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態である準単結晶半導体からチャネル領域が構成されることになり、準単結晶状態であるために必然的に高移動度の半導体装置を実現できる。
【００２３】
大粒径の結晶粒を形成するためには、何らかの方法により融液の冷却速度を小さくする必要がある。その一つの方法として、熱容量の大きい保温膜を形成し、その膜に接触させる形で、あるいは保温膜と非常に接近した位置に結晶化させる膜を位置させ、しかもシリコン島に温度分布が形成されるように存在させる。これにより冷却温度を小さく、しかも温度分布を制御させて、核形成位置、結晶成長の方向を制御することが可能となり、大粒径の結晶粒が形成される。本発明では、動作半導体膜の材料となる島状の半導体膜の側面に分離膜を介して熱容量が大きく熱浴として機能する保温膜を形成し、上面からエネルギービームを照射することにより、融液の冷却速度を小さくし、且つ半導体膜の温度分布を制御して、核形成位置および結晶成長方向を制御する。これにより結晶粒径が大きく、実質的に準単結晶状態の動作半導体膜を得ることができる。
【００２４】
また、本発明の別の態様では、動作半導体膜の少なくともチャネル領域を、円形の結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒径の結晶粒からなる多結晶状態に構成する。即ち、チャネル領域の幅は極めて狭く、幅方向ではほぼ１つの円形大粒径結晶粒により占められるため、チャネル領域が実質的に大粒径結晶状態として構成されることになり、高移動度の半導体装置を実現できる。
【００２５】
本発明では、動作半導体膜の材料となる島状の半導体膜を覆うように分離膜を介して保温膜を形成し、下面からエネルギービームを照射することにより、融液の冷却速度を小さくし、直径数μｍ程度の円形大粒径結晶粒からなる多結晶状態の動作半導体膜を得ることができる。
【００２６】
また、本発明では、シリコン層の幅の狭い領域から幅の広い領域に向かって、連続発振のレーザをスキャンすることにより結晶成長するため、横方向に成長した結晶を引き継ぐことができるとともに、結晶欠陥をシリコン層の外側に排除することができる。従って、本発明によれば、単結晶シリコンを有するシリコン薄膜を形成することができる。なお、シリコン層の幅は、必ずしも変化させる必要はなく、均一な幅であってもよい。
【発明の効果】
【００２７】
以上の通り、本発明によれば、結晶粒界の影響が無視し得るほど小さい半導体薄膜から動作半導体膜を形成し、極めて高い電子移動度とされた薄膜型の半導体装置を実現することが可能となる。
【００２８】
また、本発明によれば、シリコン層の幅の狭い領域から幅の広い領域に向かって、連続発振のレーザをスキャンすることにより結晶成長するため、横方向に成長した結晶を引き継ぐことができるとともに、結晶欠陥をシリコン層の外側に排除することができる。従って、本発明によれば、単結晶シリコンを有するシリコン薄膜を形成することができ、このシリコン薄膜を用いて電子移動度の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を適用した具体的な諸実施形態について図面を参照しながら詳細に説明する。
【００３０】
［第１実施形態］
本発明の第１実施形態では、半導体装置として薄膜トランジスタ（ＴＦＴ）を例示し、その構成を製造方法とともに説明する。当該製造方法を述べるにあたって、先ず本発明の特徴であるＴＦＴの動作半導体膜の構造及び形成方法について説明する。
【００３１】
図１及び図２は、この動作半導体膜の形成方法を示す工程断面図である。
【００３２】
先ず、図１（ａ）に示すように、ガラス基板１上に膜厚２００ｎｍ程度にバッファ層となるシリコン酸化膜２を形成した後、半導体膜として膜厚８０ｎｍ程度にアモルファスシリコン膜３をＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition、プラズマ化学気相堆積）法で形成する。アモルファスシリコン膜３の膜厚は、後述する保温膜の膜厚との関係から、３０ｎｍ〜２００ｎｍ程度とすることが好ましい。次に、水素出しのためにガラス基板１に４５０℃で２時間の熱処理を加える。
【００３３】
続いて、図１（ｂ）に示すように、アモルファスシリコン膜３を島状に加工する。本実施形態では、図中のチャネル領域に相当する断面部位における幅が次第に狭くなる構造となるようにフォトリソグラフィ及びドライエッチングによりパターニングする。このときオーバーエッチングを行なうようにする。
【００３４】
続いて、図１（ｃ）に示すように、アモルファスシリコン膜３の全面（側面及び上面）を覆うように、分離膜となるシリコン酸化膜４をＰＥＣＶＤ法により膜厚３０ｎｍ程度となるように形成する。
【００３５】
続いて、図１（ｄ）に示すように、ＰＥＣＶＤ法によりシリコン酸化膜４を介してアモルファスシリコン膜３を覆うようにアモルファスシリコン膜を膜厚３００ｎｍ程度に形成し、ニッケル（Ｎｉ）を利用した金属誘起固相成長によりアモルファスシリコン膜を多結晶シリコン膜５に変化させる。固相成長を誘起する金属不純物にはＮｉ以外のものを用いてもよい。このとき、固相成長温度を５７０℃、熱処理時間を８時間とする。この処理により、膜厚３００ｎｍ程度のアモルファスシリコン膜は多結晶シリコン膜５に変化するが、分離膜であるシリコン酸化膜４に覆われたアモルファスシリコン膜３はシリコン酸化膜４がＮｉの拡散を防止するために、アモルファスシリコンの状態に保たれる。
【００３６】
ここで、化学気相成長法又は物理蒸着法によりアモルファスシリコン膜３を覆うように当初から多結晶シリコン膜５を形成するようにしてもよい。
【００３７】
また、保温膜は、必ずしも多結晶シリコンである必要はなく、アモルファスシリコンのままであってもよい。また、他の材料を用いて保温膜を構成してもよい。
【００３８】
続いて、図２（ａ）に示すように、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、多結晶シリコン膜５を研磨して表面を平坦化する。このとき、シリコン酸化膜４がＣＭＰのストッパーとして機能するため、シリコン酸化膜４上でＣＭＰが停止して表面平坦化が実現される。
【００３９】
続いて、図２（ｂ）に示すように、アモルファスシリコン膜３をシリコン酸化膜４を介して多結晶シリコン膜５が保温膜として側面から囲む状態で、上面からエネルギービームとしてエキシマレーザを照射し、アモルファスシリコン膜３を結晶化させる。
【００４０】
結晶化時におけるアモルファスシリコン膜３内の温度分布は図３のようになる。レーザ照射直後の時刻ｔ1ではアモルファスシリコン膜３と保温膜（多結晶シリコン膜）５との温度差は僅少であるが、時刻ｔ2、ｔ3と進むにつれ、アモルファスシリコン膜３の温度低下率は保温膜５よりかなり大きくなる。これは、保温膜５の膜厚がアモルファスシリコン膜３より厚いため、熱容量が大きいことに起因する。従って、保温膜５はアモルファスシリコン膜３に比して冷却速度が遅く、熱浴の役割を果たす。そのため、アモルファスシリコン膜３においては、そのエッジ部位から内部へ向かう方向に温度勾配が形成され、具体的にはエッジ部位付近が高く、内部へ向かうほど低い温度分布となる。従って、図４に示すように、アモルファスシリコン膜３のエッジ部位では固化が遅れ、内部からエッジ部位ヘ向かう方法に結晶化が進行する。
【００４１】
このとき、動作半導体膜となったときのチャネル領域に相当する部位では、図５に示すように、前記エッジ部位に沿った方向（長手方向）へ向かって固化が進み、成長方向の制御された大粒径の結晶粒が形成されるとともに、当該固化方向に沿って結晶粒界が形成される。即ち、若干の結晶粒界が電流方向に沿った方向のみに形成され、電流方向と直交する方向には結晶粒界は殆ど発生しないため、実質的に単結晶状態の半導体である準単結晶シリコンの動作半導体膜１１が形成されることになる。
【００４２】
ここで、図６に示すように、アモルファスシリコン膜３の温度分布を制御するために、アモルファスシリコン膜３の下部に位置するようにシリコン酸化膜２内に絶縁材料からなる熱吸収体１３を埋設してもよい。これにより、アモルファスシリコン膜３の温度低下率が更に速くなり、大きな温度分布が形成されることになり、準単結晶化の確実性が担保される。
【００４３】
続いて、図２（ｃ）に示すように、ドライエッチングにより保温膜５を除去する。このとき、分離膜として機能するシリコン酸化膜４が動作半導体膜１１と保温膜５との間に介在するために、シリコン酸化膜４で囲まれた動作半導体膜１１はエッチングされない。しかる後、図２（ｄ）に示すように、ＨＦを用いたウェットエッチングによりシリコン酸化膜４を剥離除去することにより、動作半導体膜１１を完成させる。
【００４４】
（変形例）
ここで、良好な結晶成長を考慮し、パターニング形状の異なる種々の準単結晶シリコン膜について説明する。
【００４５】
（変形例（その１））
先ず、変形例（その１）について述べる。サンプル作成方法は上述の手法とほぼ同様であるので省略する。
【００４６】
ここでは、図７（ａ）及び図７（ｂ）に示すように、中央部位、即ちチャネル領域となる部位において、幅が徐々に減少する形状となる島状にアモルファスシリコン膜３をパターニングする。なお、図７（ｂ）は、図７（ａ）の円Ｃ内を拡大した図である。
【００４７】
このとき、結晶成長のメカニズムは、図８に示すように、上述の手法で述べたアモルファスシリコン膜３の内部からエッジ部位へ向かうラテラル成長のメカニズムが形成される。図中のＡ点では、双方のエッジ部位へ向かってラテラル成長することが可能である。そのためにＡ点で一つの結晶核が形成され、ラテラル成長距離のほぼ２倍の領域で一つの単結晶粒が形成される。幅がさらに狭くなる領域では、エッジ部位に存在する保温膜５による保温効果が強くなるために、固化が遅れる。そのため、Ａ点で形成された一つの単結晶粒が幅が狭い領域に伝搬して、一つの単結晶粒が幅が徐々に狭くなる部位に形成されてゆく。これは、図５に示した成長メカニズムと類似する。
【００４８】
（変形例（その２））
次いで、変形例（その２）について述べる。サンプル作成方法は上述の手法とほぼ同様であるので省略する。
【００４９】
ここでは、図９に示すように、チャネル領域となる部位で幅が徐々に減少するとともに、切り込み状にくびれたネッキング部１２を有する形状となる島状にアモルファスシリコン膜３をパターニングする。なお、図９は、上述の円Ｃ内に対応している。
【００５０】
このとき、結晶成長のメカニズムは、図１０に示すように、ネッキング部１２で一つの結晶粒が選択されるために、単結晶粒を形成することができる。幅が狭くなる領域にネッキング部１２で形成された一つの単結晶粒が広がり伝搬形成される性質は、変形例（その１）のメカニズムと同様である。
【００５１】
（変形例（その３））
次いで、変形例（その３）について述べる。サンプル作成方法は上述の手法とほぼ同様であるので省略する。
【００５２】
ここでは、図１１に示すように、ネッキング部１２を設けたアモルファスシリコン膜３のもう一つの例を示す。ここでは、チャネル領域となる部位の幅の減少割合が変形例（その２）と比べて少なく、幅広となるようにパターニングされている。なお、図１１は、上述の円Ｃ内に対応している。
【００５３】
このとき、結晶成長のメカニズムは図１２に示すようになり、ネッキング部１２においてＡ点から一つの結晶核が形成されて伝搬形成することにより、準単結晶領域が大きく広がることになる。
【００５４】
上記の如く形成された動作半導体膜１１を用いて、ＴＦＴを製造する。なお、ここでは、ｎチャネルＴＦＴを製造する場合を例に説明する。図１３〜図１６は、本実施形態に係るＴＦＴの製造方法を示す工程断面図である。
【００５５】
先ず、図１３（ａ）に示すように、ガラス基板２１上にバッファとなるシリコン酸化膜２２を介して上記の手法により形成された動作半導体膜１１を用意する。ここでは、変形例（その１）により形成された動作半導体膜１１を使用する。
【００５６】
続いて、図１３（ｂ）に示すように、動作半導体膜１１上に膜厚１２０ｎｍ程度にゲート酸化膜となるシリコン酸化膜２３をＰＥＣＶＤ法により形成する。このとき、他の手法、例えばＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition、減圧ＣＶＤ）法又はスパッタリング法等を利用しても良い。
【００５７】
続いて、図１３（ｃ）に示すように、膜厚３００ｎｍ程度となるようにアルミニウム膜（又はアルミニウム合金膜）２４をスパッタリング法により成膜形成する。
【００５８】
続いて、図１４（ａ）に示すように、アルミニウム膜２４をフォトリソグラフィ及びそれに続くドライエッチングにより電極形状にパターニングし、ゲート電極２４を形成する。このとき、図７（ａ）の円Ｃ内に示す部位、即ち準単結晶粒が大きく成長して単結晶化の著しい部位（チャネル領域）の上方にゲート電極２４が位置するように加工する。
【００５９】
続いて、図１４（ｂ）に示すように、パターニングされたゲート電極２４をマスクとしてシリコン酸化膜２３をパターニングし、ゲート電極形状に倣ったゲート酸化膜２３を形成する。
【００６０】
続いて、図１４（ｃ）に示すように、ゲート電極２４をマスクとして動作半導体膜１１のゲート電極２４の両側部位にイオンドープする。具体的には、ｎ型不純物、ここではリン（Ｐ）を加速エネルギー１０ｋｅＶ、ドーズ量５×１０15／ｃｍ2の条件でイオンドープし、ソース／ドレイン領域を形成する。
【００６１】
続いて、図１５（ａ）に示すように、ソース／ドレイン領域のリンを活性化するためにエキシマレーザ照射を行った後、図１５（ｂ）に示すように、全面を覆うように膜厚３００ｎｍ程度にＳｉＮを堆積し、層間絶縁膜２５を形成する。
【００６２】
続いて、図１６（ａ）に示すように、ゲート電極２４上、動作半導体膜１１のソース／ドレイン領域上をそれぞれ露出させるコンタクトホール２６を層間絶縁膜２５に開口形成する。
【００６３】
続いて、図１６（ｂ）に示すように、各コンタクトホール２６を埋め込むようにアルミニウム等の金属膜２７を形成した後、図１６（ｃ）に示すように、金属膜２７をパターニングし、それぞれコンタクトホール２６を通じてゲート電極２４、動作半導体膜１１のソース／ドレイン領域と導通する配線２７を形成する。
【００６４】
しかる後、全面を覆う保護膜の形成等を経て、ｎ型ＴＦＴを完成させる。具体的に当該ｎ型ＴＦＴを動作半導体膜１１がチャネル長１０μｍ程度、チャネル幅３０μｍ程度となるように製造し、電子移動度を測定した結果、４５０ｃｍ2／Ｖｓという高移動度が達成された。
【００６５】
以上説明したように、本実施形態及びその諸変形例によれば、動作半導体膜１１の少なくともチャネル領域を成長方向の制御された大粒径の結晶粒から構成することにより、電流方向と直交する結晶粒界の発生を抑止し、実質的に単結晶状態のシリコン、即ち準単結晶シリコンからチャネル領域が構成されることになり、準単結晶状態であるために必然的に高移動度の半導体装置を実現することが可能となる。
【００６６】
［第２実施形態］
次に、本発明の第２実施形態について説明する。本実施形態では、第１実施形態と同様にＴＦＴの構造及び製造方法について例示するが、動作半導体膜の構造及び形成方法が異なる点で相違する。なお、第１実施形態と同様の構成部材等については同符号を記して説明を省略する。
【００６７】
図１７は、本実施形態によるｎ型ＴＦＴの主要構成を示す概略平面図である。
【００６８】
このｎ型ＴＦＴは、その動作半導体膜３１の少なくともチャネル領域が円形大粒径のディスク状結晶粒３５からなる多結晶シリコン状態とされており、ソース／ドレイン領域３３、３４には周縁部位にディスク状結晶粒３５が形成され、内部に微結晶シリコン３６が形成されて構成されている。ここで、チャネル領域の幅は極めて狭く、幅方向ではほぼ１つのディスク状結晶粒３５により占められるため、チャネル領域が実質的に数個の結晶粒として構成される。実際に形成された動作半導体膜３１を走査電子顕微鏡で観察した様子を図１８に示す。上述の１スク状結晶粒３５及び微結晶シリコン３６の構造が明示されている。このチャネル領域上にほぼ直交するように帯状のゲート電極３２が設けられるため、高移動度のＴＦＴが実現することになる。
【００６９】
このような構成の動作半導体膜３１を形成するには、先ず第１実施形態と同様に、図１（ａ）〜図１（ｄ）の各工程を経て、歪み点が６００℃〜７００℃程度であり、可視光に対して透明なガラスからなる基板１上にシリコン酸化膜２を介して膜厚１００ｎｍ程度のアモルファスシリコン膜４１をパターン形成し、膜厚２０ｎｍ程度の分離膜となるシリコン酸化膜４を介してアモルファスシリコン膜を膜厚３００ｎｍ程度に形成する。その後、ニッケル（Ｎｉ）を利用した金属誘起固相成長（５５０℃、８時間）によりアモルファスシリコン膜を多結晶シリコン膜に変化させ、保温膜４２を形成する。
【００７０】
なお、保温膜４２は、必ずしも多結晶シリコンである必要はなく、アモルファスシリコンのままであってもよい。また、他の材料を用いて保温膜４２を構成してもよい。
【００７１】
続いて、図１９に示すように、保温膜４２によりアモルファスシリコン膜４１の表面（上面及び側面）が覆われた状態で、下面からエネルギービームとしてエキシマレーザを照射し、アモルファスシリコン膜４１を結晶化させる。この照射により保温膜４２に当該保温膜４２が溶解されるエネルギーを加え、アモルファスシリコン膜４１の温度をシリコン結晶の融点１４１０℃よりも高くする。保温膜４２がアモルファスシリコン膜４１に比して厚いため、熱容量が大きく、冷却速度が遅い。即ち、熱浴として作用することになる。これにより、アモルファスシリコン膜４１の保温膜４２に近接する領域では冷却速度が遅くなり、偶発的に形成された一つの結晶核が十分に成長することができる。その結果、図１７のように、少なくともチャネル領域となる狭幅部位が円形大粒径のディスク状結晶粒３５から構成され、ソース／ドレインとなる幅広部位が微結晶シリコン３６をディスク状結晶粒３５で囲むように構成されてなる多結晶状態に動作半導体膜３１が形成される。ディスク状結晶粒３５は、結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形の結晶粒である。
【００７２】
ここで、第１実施形態の図６と同様に、アモルファスシリコン膜４１の温度分布を制御するために、アモルファスシリコン膜４１の下部に位置するようにシリコン酸化膜２内に絶縁材料からなる熱吸収体を埋設してもよい。これにより、アモルファスシリコン膜４１の温度低下率が更に速くなり、大きな温度分布が形成されることになり、円形大粒径結晶化の確実性が担保される。
【００７３】
しかる後、シリコン酸化膜４をストッパーとしてＲＩＥにより保護膜４２を除去した後、ＨＦを用いたウェットエッチングによりシリコン酸化膜４を除去する。
【００７４】
このようにして得られた動作半導体膜３１を用いて、第１実施形態と同様の製造工程によりＴＦＴを構成した一例を図２０に示す。
【００７５】
このＴＦＴを、第１実施形態の図１６（ｃ）に示すＴＦＴと同様に、動作半導体膜１１がチャネル長１０μｍ程度、チャネル幅３０μｍ程度となるように製造して、電子移動度を測定した結果、４５０ｃｍ2／Ｖｓという高移動度が達成された。
【００７６】
以上説明したように、本実施形態によれば、動作半導体膜３１の少なくともチャネル領域を円形大粒径のディスク状結晶粒３５から構成することにより、高移動度の半導体装置を実現することができる。
【００７７】
［第３実施形態］
本発明の第３実施形態によるシリコン薄膜の形成方法を図２１乃至図３１を用いて説明する。図２１乃至図２４は、本実施形態によるシリコン薄膜の形成方法を示す工程断面図である。図２５は、シリコン層のパターニング形状を示す平面図である。
【００７８】
まず、厚さ０．７ｍｍのガラス基板１１０上に、ＰＥＣＶＤ法により、膜厚４００ｎｍのシリコン酸化膜より成るバッファ層１１２を形成する。
【００７９】
次に、バッファ層１１２上に、ＰＥＣＶＤ法により、膜厚１５０ｎｍのアモルファスシリコン層より成るシリコン層１１４を形成する。
【００８０】
次に、４５０℃、２時間の熱処理を行い、これによりシリコン層１１４から水素を除去する（図２１（ａ）参照）。
【００８１】
次に、フォトリソグラフィ技術を用い、シリコン層１１４をパターニングする（図２１（ｂ）参照）。この際、シリコン層１１４を、図２５に示すような平面形状にパターニングする。
【００８２】
即ち、ソース／ドレインとなる領域１１５ａ、１１５ｂの間の領域１１５ｃにおいて、シリコン層１１４の幅を変化させる。具体的には、領域１１５ｃのシリコン層１１４のうち、紙面下側の領域１１７ａではシリコン層１１４の幅を狭くし、中央の領域１１７ｂではシリコン層１１４の幅が徐々に広くなるようにし、紙面上側の領域１１７ｃではシリコン層１１４の幅が広くなるようにする。
【００８３】
次に、ＨＦ系のエッチング液を用い、シリコン層１１４をマスクとしてバッファ層１１２の表面をエッチングし、バッファ層１１２に段差を形成する（図２１（ｃ）参照）。
【００８４】
次に、全面に、ＰＥＣＶＤ法により、膜厚３０ｎｍのシリコン酸化膜より成る分離膜１１６を形成する（図２２（ａ）参照）。分離膜１１６は、シリコン酸化膜に限定されるものではないが、シリコン層１１４より融点が高い材料を用いることが望ましい。シリコン層１１４を結晶化する際に分離膜１１６が溶解してしまうと、シリコン層１１４と保温層１１８ａ（図２３（ｂ）参照）とが一体になってしまうからである。また、分離膜１１６は、保温層１１８ａをエッチングする際のエッチングストッパとして機能することが望ましい。
【００８５】
次に、全面に、ＰＥＣＶＤ法により、膜厚２５０ｎｍのアモルファスシリコン膜より成る保温層１１８を形成する。成膜条件は、例えば、ＳｉＨ4ガスとＨ2ガスとの流量比を２：９８とし、成膜室内の温度を例えば３５０℃とする。
【００８６】
次に、全面に、スパッタ法により、膜厚３ｎｍのＮｉ膜より成る不純物層１２０を形成する（図２２（ｂ）参照）。
【００８７】
次に、５５０℃、８時間の熱処理を行い、不純物層２２０のＮｉを保温層１１８中に固相拡散する。これにより、Ｎｉを用いたアモルファスシリコンの固相成長により、多結晶シリコン層より成る保温層１１８ａが形成される（図２３（ａ）参照）。
【００８８】
この熱処理により、保温層１１８ａは多結晶シリコンの状態になるが、分離膜１１６に覆われたシリコン層１１４は、分離膜１１６によりＮｉの拡散が防止されるため、アモルファスシリコンの状態に保たれる。
【００８９】
図２６は、保温層、分離膜及びシリコン層の結晶状態をラマン散乱分光法により測定したグラフである。図２６の横軸はガラス基板面に対する相対的な位置を示しており、左側の縦軸はラマン振動数を示しており、右側の縦軸は半値幅を示している。なお、結晶状態の測定は、ガラス基板の裏面側から行った。
【００９０】
図２６に示すように、保温層１１８ａでは半値幅は小さくなっており、シリコン層１１４では半値幅は大きくなっている。このことから、上記の熱処理により、保温層１１８ａは多結晶シリコンの状態となり、シリコン層１１４はアモルファスシリコンの状態に維持されていることがわかる。
【００９１】
次に、室温にて、ガラス基板１１０の下面側、即ちバッファ層１１２が形成されている面の側から、シリコン層１１４に、連続発振（Continuous Wave：ＣＷ）のレーザを照射し、シリコン層１１４を結晶化する（図２３（ａ）参照）。
【００９２】
本実施形態では、連続発振のレーザを用いるため、レーザがガラス基板１１０に吸収されると、ガラス基板１１０が高温となり、ひいてはガラス基板１１０の変形を招いてしまう。そこで、本実施形態では、ガラス基板１１０に対して透過率の高いレーザを用いることにより、ガラス基板１１０の変形を回避する。
【００９３】
図２７は、レーザの波長とガラス基板に対する透過率との関係を示すグラフである。横軸はレーザの波長を示しており、縦軸はガラス基板に対するレーザの透過率を示している。実施例１乃至実施例３は、それぞれ異なった材料から成るガラス基板を用いて測定したものである。
【００９４】
図２７から分かるように、実施例１乃至３のいずれのガラス基板を用いた場合であっても、レーザの波長が４００ｎｍ以上であれば高い透過率が得られている。このことから、波長４００ｎｍ以上のレーザを用いれば、レーザがガラス基板に吸収されにくく、ガラス基板が高温になるのを防止することができるため、ガラス基板の変形を回避することができると考えられる。なお、照射するレーザの波長は４００ｎｍ以上に限定されるものではなく、用いられるガラス基板の材料の特性に応じて適切な波長とすればよい。
【００９５】
かかる観点から、本実施形態では、例えば波長５３２ｎｍのレーザを用いる。このような波長のレーザとしては、例えば、Ｎｄ：ＹＡＧ系の半導体レーザの第２高調波を用いることができる。
【００９６】
ここで、本実施形態によるシリコン層の結晶化のメカニズムについて図２８を用いて説明する。図２８は、シリコン層の結晶化のメカニズムを示す平面図である。
【００９７】
本実施形態では、図２８の紙面下側から紙面上側に向かってレーザをスキャンさせていく。図中の矢印は、レーザのスキャン方向を示している。
【００９８】
領域１１５ｃのシリコン層１１４のうち、幅が狭くなっている領域１１７ａのシリコン層１１４にレーザが照射されると、シリコン層１１４には図２９に示すような温度勾配が形成される。図２９は、レーザを照射した際のシリコン層の温度勾配を示す概念図である。
【００９９】
図２９に示すような温度勾配は、以下のようなメカニズムにより形成される。
【０１００】
即ち、シリコン層１１４は分離膜１１６を介して保温層１１８ａに覆われているため、レーザを照射すると、高温になって溶融するが、シリコン層１１４の上方の領域の保温層１１８ａは、シリコン層１１４によりレーザの到達が遮られるため高温になりにくい。
【０１０１】
一方、シリコン層１１４の両側の保温層１１８ａは、レーザが照射されるため、高温になる。しかも、保温層１１８ａは、厚く形成されているため、熱容量が大きく、冷却速度も遅い。
【０１０２】
従って、シリコン層１１４の両側の保温層１１８ａは、シリコン層１１４に対して熱浴として機能する一方、シリコン層１１４の上方の領域の保温層１１８ａは、シリコン層１１４に対して冷却速度を速くするように機能する。このため、シリコン層１１４が冷却する過程では、シリコン層１１４の内部の温度は低くなる一方、シリコン層１１４のエッジ部分は高温に保たれる。
【０１０３】
このような温度勾配が形成されると、シリコン層１１４のエッジ部分よりシリコン層１１４の内部の方が温度が低いため、シリコン層１１４の内部から外部に向かって、結晶の成長が進行する。
【０１０４】
このような結晶成長は、領域１１７ａにレーザをスキャンしている際に開始する場合もあるし、領域１１７ｂの近傍までレーザをスキャンした際に開始する場合もある。
【０１０５】
そして、シリコン層１１４の幅が徐々に広くなる領域１１７ｂに、レーザをスキャンしていくと、結晶は更に成長していき、結晶粒界はシリコン層１１４の外側に排除されていく。
【０１０６】
そして、更にレーザをスキャンしていくと、結晶が引き継がれていき、シリコン層１１４の幅が広くなっている領域では、単結晶シリコン１１４ａが形成される。
【０１０７】
次に、図２４に示すように、ＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法により、分離膜１１６をエッチングストッパとして、保温層１１８ａをエッチングする。
【０１０８】
次に、ＨＦ系のウエットエッチングにより、分離膜１１６をエッチングする。
【０１０９】
こうして、本実施形態によるシリコン薄膜が形成されることとなる。
【０１１０】
そして、このようにして形成されたシリコン薄膜は、薄膜トランジスタのチャネル層として用いることができる。
【０１１１】
図３０は、本実施形態で形成されたシリコン薄膜とゲート電極との位置関係を示す平面図である。
【０１１２】
図３０に示すように、単結晶シリコン１１４ａ上に、ゲート絶縁膜（図示せず）を介してゲート電極１３０を形成する。このように構成すれば、単結晶シリコン１１４ａがチャネルとなるので、電子移動度の高い薄膜トランジスタを提供することが可能となる。
【０１１３】
なお、本実施形態で形成されたシリコン薄膜を用いた薄膜トランジスタの製造方法は、第４実施形態で詳細に説明することとする。
【０１１４】
（評価結果）
次に、上記のようにして形成されたシリコン薄膜の結晶状態について図３１を用いて説明する。図３１は、本実施形態により形成されたシリコン薄膜の結晶状態を示す顕微鏡写真である。なお、この顕微鏡写真は、ＳＥＭ（Scanning Electron Microscopy、走査型電子顕微鏡）法により観察したものである。また、欠陥を明瞭化させるためにセコエッチングが行われている。
【０１１５】
図３１に示すように、幅が狭くなっている領域から幅が広くなっている領域に向かって、結晶が大きく成長しており、単結晶になっている。
【０１１６】
このように、本実施形態によれば、シリコン層の幅の狭い領域から幅の広い領域に向かって、連続発振のレーザをスキャンすることにより結晶成長するため、結晶を引き継ぐことができるとともに、結晶粒界をシリコン層の外側に排除することができる。従って、本実施形態によれば、単結晶シリコンを有するシリコン薄膜を形成することができる。
【０１１７】
（変形例（その１））
次に、本実施形態の変形例（その１）によるシリコン薄膜の形成方法を図３２を用いて説明する。図３２は、本変形例によるシリコン薄膜の形成方法を示す平面図である。
【０１１８】
本変形例によるシリコン薄膜の形成方法は、保温層１１８ａを全面に形成することなく、保温層１１８ａが、少なくとも領域１１５ｃを覆うように形成されていることに主な特徴がある。
【０１１９】
連続発振のレーザを照射する場合には、短パルスレーザを照射する場合に比べて、保温層１１８ａに大きな熱量が蓄積される。
【０１２０】
このため、保温層１１８ａが全面に形成されている場合には、ガラス基板１１０が長時間に亘って高温に保持され、ガラス基板１１０が変形してしまう虞がある。
【０１２１】
そこで、本変形例では、保温層１１８ａを全面に形成することなく、少なくとも領域１１５ｃを覆うように保温層１１８ａを形成している。
【０１２２】
なお、本変形例のように少なくとも領域１１５ｃを覆うように保温層１１８ａを形成されていれば、領域１１５ｃのシリコン層１１４を高温にして溶融することができ、上記と同様に結晶成長することができるので、特段の問題はない。
【０１２３】
次に、本変形例により形成されたシリコン薄膜の結晶状態について図３３を用いて説明する。図３３は、本変形例により形成されたシリコン薄膜の結晶状態を示す顕微鏡写真である。
【０１２４】
本変形例により形成されたシリコン薄膜の場合も、図３１に示す第１実施形態により形成されたシリコン薄膜と同様に、幅が狭くなっている領域から幅が広くなっている領域に向かって、結晶が大きく成長しており、単結晶になっている。
【０１２５】
このように、少なくとも領域１１５ｃを覆うように保温層１１８ａを形成した場合であっても、単結晶シリコン１１４ａを形成することができる。
【０１２６】
従って、本変形例によれば、ガラス基板の変形を防止することができ、ひいては良質な液晶表示装置を提供することができる。
【０１２７】
（変形例（その２））
次に、本実施形態の変形例（その２）によるシリコン薄膜の形成方法を図３４を用いて説明する。図３４は、本変形例によるシリコン薄膜の形成方法を示す概念図である。
【０１２８】
本変形例によるシリコン薄膜の形成方法は、シリコン層１１４の幅が徐々に広くなる領域１１７ｂに、切り込み状にくびれたネッキング部１１９が形成されていることに主な特徴がある。
【０１２９】
本変形例では、ネッキング部１１９によりシリコン層１１４の幅が部分的に狭くなっているため、結晶粒界１２１がブロックされる。
【０１３０】
このため、ネッキング部１１９より紙面上側の領域に、単結晶シリコン１１４ａを確実に形成することができる。
【０１３１】
このように、本変形例によれば、ネッキング部を形成することにより結晶粒界をブロックすることができるので、より確実に単結晶シリコン１１４ａを形成することができる。
【０１３２】
そして、このようにして形成された単結晶シリコン１１４ａを、チャネルに用いれば、電子移動度の高い薄膜トランジスタを提供することができる。
【０１３３】
（変形例（その３））
次に、本実施形態の変形例（その３）によるシリコン薄膜の形成方法を図３５を用いて説明する。図３５は、本変形例によるシリコン薄膜の形成方法を示す概念図である。
【０１３４】
本変形例によるシリコン薄膜の形成方法は、領域１１５ｃの中央部からソース／ドレインとなる領域１１５ａに達する領域で、シリコン層１１４の幅が徐々に広くなるように形成されていることに主な特徴がある。
【０１３５】
図２５に示す第３実施形態によるシリコン薄膜の形成方法では、シリコン層１１４の幅が徐々に広くなる領域１１７ｂは、領域１１５ｃの中央部のみであったが、本変形例では、領域１１５ｃの中央部から領域１１５ａに達する広い範囲でシリコン層１１４の幅が徐々に広くなっている。
【０１３６】
このようにシリコン層１１４をパターニングした場合であっても、単結晶シリコン１１４ａを形成することが可能である。
【０１３７】
なお、ネッキング部１１９を更に形成するようにしてもよい。
【０１３８】
（変形例（その４））
次に、本実施形態の変形例（その４）によるシリコン薄膜の形成方法を図３６を用いて説明する。図３６は、本変形例によるシリコン薄膜の形成方法を示す概念図である。
【０１３９】
本変形例によるシリコン薄膜の形成方法は、領域１１５ａから領域１１５ｂに達する領域１１５ｃで、シリコン層１１４の幅が徐々に広くなるように形成されていることに主な特徴がある。
【０１４０】
図２５に示す第３実施形態によるシリコン薄膜の形成方法では、シリコン層１１４の幅が徐々に広くなる領域１１７ｂは、領域１１５ｃの中央部のみであったが、本変形例では、領域１１５ｂから領域１１５ａに達する広い範囲でシリコン層１１４の幅が徐々に広くなっている。
【０１４１】
このようにシリコン層１１４をパターニングした場合であっても、単結晶シリコン１１４ａを形成することが可能である。
【０１４２】
（変形例（その５））
次に、本実施形態の変形例（その５）によるシリコン薄膜の形成方法を図３７を用いて説明する。図３７は、本変形例によるシリコン薄膜の形成方法を示す概念図である。
【０１４３】
本変形例によるシリコン薄膜の形成方法は、領域１１５ｃにおけるシリコン層１１４の幅をほぼ均一に形成し、領域１１５ｃの一部にネッキング部１１９が形成されていることに主な特徴がある。
【０１４４】
本変形例では領域１１５ｃのシリコン層１１４にネッキング部１１９が形成されているため、領域１１５ｃの幅をほぼ均一に形成した場合であっても、ネッキング部１１９の紙面上方の領域において単結晶シリコン１１４ａが形成される。即ち、図中の矢印の方向にレーザをスキャンしていくと、ネッキング部１１９において結晶粒界がブロックされ、更にレーザをスキャンしていくと、ネッキング部１１９の紙面上方の領域において、単結晶シリコン１１４ａが形成される。
【０１４５】
このように本変形例によれば、領域１１５ｃの幅をほぼ均一に形成した場合であっても、ネッキング部１１９を形成することにより、単結晶シリコン１１４ａを形成することが可能となる。
【０１４６】
そして、このようにして形成された単結晶シリコン１１４ａを、チャネルに用いれば、電子移動度の高い薄膜トランジスタを提供することができる。
【０１４７】
図３８は、本実施形態で形成されたシリコン薄膜とゲート電極との位置関係を示す平面図である。
【０１４８】
図３８に示すように、単結晶シリコン１１４ａ上に、ゲート絶縁膜（図示せず）を介してゲート電極１３０を形成する。単結晶シリコン１１４ａがチャネルとなるので、電子移動度の高い薄膜トランジスタを提供することが可能となる。
【０１４９】
なお、レーザを紙面下側に向かってスキャンする場合には、ネッキング部１１９の紙面下方に単結晶シリコン１１４ａが形成されるので、ゲート電極１３０はネッキング部１１９の紙面下方に形成すればよい。
【０１５０】
［第４実施形態］
本発明の第４実施形態による薄膜トランジスタの製造方法を図３９乃至図４２を用いて説明する。図３９乃至図４２は、本実施形態による薄膜トランジスタの製造方法を示す工程断面図である。図１乃至図３８に示す第１乃至第３実施形態の構成要素と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【０１５１】
本実施形態による薄膜トランジスタの製造方法は、第３実施形態により形成されたシリコン薄膜をチャネル層に用いることに主な特徴がある。なお、ここでは、ｎ形の薄膜トランジスタを製造する場合を例に説明する。
【０１５２】
まず、第３実施形態により形成されたシリコン薄膜を、所望の形状にパターニングする（図３９（ａ）参照）。例えば、チャネル長を２μｍとし、チャネル幅を２μｍとする。図３９（ａ）の半導体層１２４の紙面右側の部分は図２５の領域１１５ａに対応しており、半導体層１２４の紙面左側の部分は図２５の領域１１５ｂに対応している。また、図３９（ａ）の半導体層１２４の中央の部分は図２５の領域１１５ｃに対応している。
【０１５３】
次に、全面に、ＰＥＣＶＤ法により、膜厚１２０ｎｍのシリコン酸化膜より成るゲート酸化膜１２６を形成する。なお、ゲート酸化膜１２６は、ＬＰＣＶＤ法、スパッタ法等を用いて形成してもよい（図３６（ｂ）参照）。
【０１５４】
次に、全面に、スパッタ法により、膜厚３００ｎｍのアルミニウム層１２８を形成する（図３６（ｃ）参照）。
【０１５５】
次に、フォトリソグラフィ技術を用い、アルミニウム層１２８をゲート電極１３０の形状にパターニングする（図３７（ａ）参照）。ゲート電極１３０は、第３実施形態で形成されたシリコン薄膜のうち、単結晶シリコン１１４ａ上に形成する。これにより、単結晶シリコン１１４ａをチャネルに用いることができるので、電子移動度の高い薄膜トランジスタを提供することが可能となる。
【０１５６】
次に、ゲート電極１３０に自己整合でゲート酸化膜１２６をエッチングする（図３７（ｂ）参照）。
【０１５７】
次に、ゲート電極１３０に自己整合で、半導体層１２４に不純物イオンを注入する。不純物としては、例えばリンを用いることができる。
【０１５８】
次に、ガラス基板１１０上からエキシマレーザを照射し、半導体層１２４に導入された不純物を活性化する。こうしてゲート電極１３０に自己整合でソース／ドレイン拡散層１３２を形成する（図３８（ａ）参照）。
【０１５９】
次に、全面に、膜厚３００ｎｍのＳｉＮ膜より成る層間絶縁膜１３４を形成する（図３８（ｂ）参照）。
【０１６０】
次に、層間絶縁膜１３４に、ソース／ドレイン拡散層１３２、ゲート電極１３０に達するコンタクトホール１３６をそれぞれ形成する（図３９（ａ）参照）。
【０１６１】
次に、全面に、膜厚１００ｎｍのＴｉ膜、膜厚２００ｎｍのＡｌ膜、膜厚１００ｎｍのＴｉ膜が積層されて成る導電層を形成する。
【０１６２】
次に、フォトリソグラフィ技術を用いて導電層をパターニングし、これにより導電層より成るゲート電極１３８ａ及びソース／ドレイン電極１３８ｂを形成する（図３９（ｂ）参照）。
【０１６３】
こうして、本実施形態による薄膜トランジスタが製造されることとなる。
【０１６４】
（評価結果）
次に、上記のようにして製造された薄膜トランジスタの電子移動度を測定した。
【０１６５】
この結果、電子移動度は３５０ｃｍ2／Ｖｓと高い値を得ることができた。
【０１６６】
このように、本実施形態によれば、単結晶シリコンをチャネルに用いることができるので、電子移動度の高い薄膜トランジスタを提供することができる。
【０１６７】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１６８】
例えば、上記の各実施形態で説明した半導体装置は、ＴＦＴを備えた周辺回路一体型の液晶ディスプレイ（ＬＣＤ、Liquid Crystal Display）やシステムオンパネル、システムオンガラス、更にはＳＯＩ（Silicon On Insulator）素子として適用することが可能である。
【０１６９】
また、第３実施形態では、シリコン層１１４としてアモルファスシリコンを用いたが、アモルファスシリコンに限定されるものではなく、例えば多結晶シリコンを用いてもよい。
【０１７０】
また、第３実施形態では、不純物層１２０にＮｉを用いたが、Ｎｉに限定されるものではなく、Ｎｉ以外の金属不純物を用いてもよい。
【０１７１】
また、第３実施形態では、Ｎｉを用いたアモルファスシリコンの固相成長により、多結晶シリコンより成る保温層１１８ａを形成したが、かかる固相成長に限定されるものではなく、気相成長により多結晶シリコンよりなる保温層を形成してもよい。また、保温層１１８ａは、多結晶シリコンに限定されるものではなく、アモルファスシリコンを用いてもよい。また、他の材料を用いて保温層１１８ａを構成してもよい。
【０１７２】
また、第３実施形態では、ガラス基板の下側からレーザを照射したが、ガラス基板の上側からレーザを照射してもよい。この場合には、シリコン層１１４の上方の保温層１１８ａをＣＭＰ法等により除去すればよい。また、シリコン層１１４の上方の保温層１１８ａを除去しなくてもよい。
【０１７３】
また、第３実施形態では、分離膜としてシリコン酸化膜を用いたが、分離膜はシリコン酸化膜に限定されるものではなく、例えばシリコン窒化膜等を用いてもよい。
【０１７４】
また、第３実施形態では、チャネル領域の幅を変化させたが、必ずしもチャネル領域の幅を変化させる必要はなく、例えば、チャネル幅が均一であってもよい。
【０１７５】
また、第３実施形態では、ネッキング部を形成したが、必ずしもネッキング部を形成しなくてもよい。
【０１７６】
［付記］
（付記１）  絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、前記動作半導体膜の少なくともチャネル領域が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態である準単結晶状態になっていることを特徴とする半導体装置。
【０１７７】
（付記２）  絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、前記動作半導体膜の少なくともチャネル領域が、円形の結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒径の結晶粒からなる多結晶状態になっていることを特徴とする半導体装置。
【０１７８】
（付記３）  付記１又は２記載の半導体装置において、前記動作半導体膜は、前記チャネル領域がその他の部位より幅狭に形成されていることを特徴とする半導体装置。
【０１７９】
（付記４）  付記１乃至３のいずれかに記載の半導体装置において、前記動作半導体膜は、ソース／ドレイン領域に、微粒径の結晶粒、及び、円形の結晶粒で、前記結晶粒の半径をＬとすると２５０ｎｍ＜Ｌであり、かつ、チャネル幅をＷとすると、Ｗ＜４Ｌである円形大粒径の結晶粒からなる部位を有することを特徴とする半導体装置。
【０１８０】
（付記５）  付記１乃至４のいずれかに記載の半導体装置において、前記チャネル領域には、幅狭のくびれ部が形成されていることを特徴とする半導体装置。
【０１８１】
（付記６）  幅狭部位を有する形状に加工された半導体薄膜であって、少なくとも前記幅狭部位が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態である準単結晶状態になっていることを特徴とする半導体薄膜。
【０１８２】
（付記７）  絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、前記絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の側面を前記分離膜を介して保温膜で囲む工程と、前記半導体膜に対して上面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０１８３】
（付記８）  付記７記載の半導体装置の製造方法において、前記半導体膜の下部に熱吸収体を設け、前記エネルギービームの照射を行なうことを特徴とする半導体装置の製造方法。
【０１８４】
（付記９）  付記７記載の半導体装置の製造方法において、前記保温膜を前記半導体膜より厚く形成することを特徴とする半導体装置の製造方法。
【０１８５】
（付記１０）  絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置の製造方法であって、前記絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の全面を前記分離膜を介して保温膜で覆う工程と、前記半導体膜に対して前記絶縁基板の下面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【０１８６】
（付記１１）  付記７乃至１０のいずれかに記載の半導体装置の製造方法において、エネルギービーム照射前の前記半導体膜は、アモルファスシリコン又は多結晶シリコンからなることを特徴とする半導体装置の製造方法。
【０１８７】
（付記１２）  付記７乃至１１のいずれかに記載の半導体装置の製造方法において、前記保温膜は、半導体材料、金属材料、絶縁材料又はこれらの混合物或いは化合物からなることを特徴とする半導体装置の製造方法。
【０１８８】
（付記１３）  付記７乃至１２のいずれかに記載の半導体装置の製造方法において、エキシマレーザを光源として、前記エネルギービームの照射を行なうことを特徴とする半導体装置の製造方法。
【０１８９】
（付記１４）  付記７乃至１３のいずれかに記載の半導体装置の製造方法において、前記動作半導体膜の前記チャネル領域をその他の部位より幅狭に形成することを特徴とする半導体装置の製造方法。
【０１９０】
（付記１５）  付記７乃至１４のいずれかに記載の半導体装置の製造方法において、前記チャネル領域に幅狭のくびれ部を形成することを特徴とする半導体装置の製造方法。
【０１９１】
（付記１６）  絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の側面を前記分離膜を介して保温膜で囲む工程と、前記半導体膜に対して上面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体薄膜の形成方法。
【０１９２】
（付記１７）  絶縁基板上に島状の半導体膜を形成する工程と、前記半導体膜を分離膜で覆い、前記半導体膜の全面を前記分離膜を介して保温膜で覆う工程と、前記半導体膜に対して前記絶縁基板の下面からエネルギービームを照射して前記半導体膜を結晶化し、前記動作半導体膜を形成する工程とを有することを特徴とする半導体薄膜の形成方法。
【０１９３】
（付記１８）  絶縁基板上にシリコン層を形成する工程と、前記シリコン層の少なくとも側面に保温層を形成する工程と、前記シリコン層に連続発振するエネルギービームを照射し、前記シリコン層を結晶化する工程とを有することを特徴とするシリコン薄膜の形成方法。
【０１９４】
（付記１９）  付記１８記載のシリコン薄膜の形成方法において、前記絶縁基板は、前記エネルギービームを透過する基板であり、前記シリコン層を結晶化する工程では、波長４００ｎｍ以上のエネルギービームを照射することを特徴とするシリコン薄膜の形成方法。
【０１９５】
（付記２０）  付記１９記載のシリコン薄膜の形成方法において、前記保温層を形成する工程では、前記シリコン層の上面にも前記保温層を形成し、前記シリコン層を結晶化する工程では、前記絶縁基板の裏側から前記エネルギービームを照射することを特徴とするシリコン薄膜の形成方法。
【０１９６】
（付記２１）  付記１８乃至２０のいずれかに記載のシリコン薄膜の形成方法において、前記保温層を形成する工程では、前記シリコン層の一部の領域の近傍に選択的に前記保温層を形成することを特徴とするシリコン薄膜の形成方法。
【０１９７】
（付記２２）  付記１８乃至２１のいずれかに記載のシリコン薄膜の形成方法において、前記シリコン層を形成する工程では、前記シリコン層の一部の領域で幅が変化するように前記シリコン層を形成することを特徴とするシリコン薄膜の形成方法。
【０１９８】
（付記２３）  付記１８乃至２２のいずれかに記載のシリコン薄膜の形成方法において、前記シリコン層を形成する工程では、前記シリコン層の一部に切り込みを形成することを特徴とするシリコン薄膜の形成方法。
【０１９９】
（付記２４）  付記２２又は２３記載のシリコン薄膜の形成方法において、前記シリコン層を結晶化する工程では、前記シリコン層の幅が狭くなっている部分から前記シリコン層の幅が広くなっている部分に向かう方向に、前記エネルギービームを走査することを特徴とするシリコン薄膜の形成方法。
【図面の簡単な説明】
【０２００】
【図１】本発明の第１実施形態による動作半導体膜の形成方法を示す工程断面図（その１）である。
【図２】本発明の第１実施形態による動作半導体膜の形成方法を示す工程断面図（その２）である。
【図３】結晶化時におけるアモルファスシリコン膜内の温度分布特性を示す模式図である。
【図４】アモルファスシリコン膜において、内部からエッジ部位ヘ向かう方法に結晶化が進行する様子を示す模式図である。
【図５】アモルファスシリコン膜の幅が次第に狭くなるようなチャネル領域となる部位において、結晶粒界の発生方向を示す概略平面図である。
【図６】分離用のシリコン酸化膜内に絶縁材料からなる熱吸収体が埋設された例を示す概略断面図である。
【図７】本発明の第１実施形態の変形例（その１）によるアモルファスシリコン膜を示す概略平面図である。
【図８】本発明の第１実施形態の変形例（その１）による結晶成長のメカニズムを示す概略平面図である。
【図９】本発明の第１実施形態の変形例（その２）によるアモルファスシリコン膜を示す概略平面図である。
【図１０】本発明の第１実施形態の変形例（その２）による結晶成長のメカニズムを示す概略平面図である。
【図１１】本発明の第１実施形態の変形例（その３）によるアモルファスシリコン膜を示す概略平面図である。
【図１２】本発明の第１実施形態の変形例（その３）による結晶成長のメカニズムを示す概略平面図である。
【図１３】本発明の第１実施形態によるＴＦＴの製造方法を示す工程断面図（その１）である。
【図１４】本発明の第１実施形態によるＴＦＴの製造方法を示す工程断面図（その２）である。
【図１５】本発明の第１実施形態によるＴＦＴの製造方法を示す工程断面図（その３）である。
【図１６】本発明の第１実施形態によるＴＦＴの製造方法を示す工程断面図（その４）である。
【図１７】本発明の第２実施形態によるｎ型ＴＦＴの主要構成を示す概略平面図である。
【図１８】動作半導体膜の結晶構造を観察した様子を示す顕微鏡写真である。
【図１９】アモルファスシリコン膜を結晶化させる工程を示す概略断面図である。
【図２０】本発明の第２実施形態によるＴＦＴの主要構成を示す概略断面図である。
【図２１】本発明の第３実施形態によるシリコン薄膜の形成方法を示す工程断面図（その１）である。
【図２２】本発明の第３実施形態によるシリコン薄膜の形成方法を示す工程断面図（その２）である。
【図２３】本発明の第３実施形態によるシリコン薄膜の形成方法を示す工程断面図（その３）である。
【図２４】本発明の第３実施形態によるシリコン薄膜の形成方法を示す工程断面図（その４）である。
【図２５】シリコン層のパターニング形状を示す平面図（その１）である。
【図２６】保温層、分離膜及びシリコン層の結晶状態をラマン散乱分光法により測定したグラフである。
【図２７】レーザの波長とガラス基板に対する透過率との関係を示すグラフである。
【図２８】シリコン層の結晶化のメカニズムを示す平面図である。
【図２９】レーザを照射した際のシリコン層の温度勾配を示す概念図である。
【図３０】本発明の第１実施形態により形成されたシリコン薄膜とゲート電極との位置関係を示す平面図である。
【図３１】本発明の第３実施形態により形成されたシリコン薄膜の結晶状態を示す顕微鏡写真である。
【図３２】本発明の第３実施形態の変形例（その１）によるシリコン薄膜の形成方法を示す平面図である。
【図３３】本発明の第３実施形態の変形例（その１）により形成されたシリコン薄膜の結晶状態を示す顕微鏡写真である。
【図３４】本発明の第３実施形態の変形例（その２）によるシリコン薄膜の形成方法を示す概念図である。
【図３５】本発明の第３実施形態の変形例（その３）によるシリコン薄膜の形成方法を示す概念図である。
【図３６】本発明の第３実施形態の変形例（その４）によるシリコン薄膜の形成方法を示す概念図である。
【図３７】本発明の第３実施形態の変形例（その５）によるシリコン薄膜の形成方法を示す概念図である。
【図３８】本発明の第３実施形態の変形例（その５）により形成されたシリコン薄膜とゲート電極との位置関係を示す平面図である。
【図３９】本発明の第４実施形態による薄膜トランジスタの製造方法を示す工程断面図（その１）である。
【図４０】本発明の第４実施形態による薄膜トランジスタの製造方法を示す工程断面図（その２）である。
【図４１】本発明の第４実施形態による薄膜トランジスタの製造方法を示す工程断面図（その３）である。
【図４２】本発明の第４実施形態による薄膜トランジスタの製造方法を示す工程断面図（その４）である。
【符号の説明】
【０２０１】
１…ガラス基板
２…バッファとなるシリコン酸化膜
３…アモルファスシリコン膜
４…分離膜となるシリコン酸化膜
５…保温膜
１１…動作半導体膜
１２…ネッキング部
１３…熱吸収体
２１…ガラス基板
２２…バッファとなるシリコン酸化膜
２３…ゲート酸化膜（シリコン酸化膜）
２４…ゲート電極（アルミニウム膜）
２５…層間絶縁膜
２６…コンタクトホール
２７…配線（金属膜）
３１…動作半導体膜
３２…ゲート電極（アルミニウム膜）
３３…ソース領域
３４…ドレイン領域
３５…円形大粒径のディスク状結晶粒
３６…微結晶シリコン
４１…アモルファスシリコン膜
４２…保温膜
１１０…ガラス基板
１１２…バッファ層
１１４…シリコン層
１１４ａ…単結晶シリコン
１１５ａ、１１５ｂ、１１５ｃ…領域
１１６…分離膜
１１７ａ…幅が狭くなっている領域
１１７ｂ…幅が徐々に広くなっている領域
１１７ｃ…幅が広くなっている領域
１１８…保温層
１１８ａ…保温層
１１９…ネッキング部
１２０…不純物層
１２１…結晶粒界
１２４…半導体層
１２６…ゲート酸化膜
１２８…アルミニウム層
１３０…ゲート電極
１３２…ソース／ドレイン拡散層
１３４…層間絶縁膜
１３６…コンタクトホール
１３８ａ…ゲート電極
１３８ｂ…ソース／ドレイン電極
【図１】
2006261691.tif 000003
【図２】
2006261691.tif 000004
【図３】
2006261691.tif 000005
【図４】
2006261691.tif 000006
【図５】
2006261691.tif 000007
【図６】
2006261691.tif 000008
【図７】
2006261691.tif 000009
【図８】
2006261691.tif 000010
【図９】
2006261691.tif 000011
【図１０】
2006261691.tif 000012
【図１１】
2006261691.tif 000013
【図１２】
2006261691.tif 000014
【図１３】
2006261691.tif 000015
【図１４】
2006261691.tif 000016
【図１５】
2006261691.tif 000017
【図１６】
2006261691.tif 000018
【図１７】
2006261691.tif 000019
【図１８】
2006261691.tif 000020
【図１９】
2006261691.tif 000021
【図２０】
2006261691.tif 000022
【図２１】
2006261691.tif 000023
【図２２】
2006261691.tif 000024
【図２３】
2006261691.tif 000025
【図２４】
2006261691.tif 000026
【図２５】
2006261691.tif 000027
【図２６】
2006261691.tif 000028
【図２７】
2006261691.tif 000029
【図２８】
2006261691.tif 000030
【図２９】
2006261691.tif 000031
【図３０】
2006261691.tif 000032
【図３１】
2006261691.tif 000033
【図３２】
2006261691.tif 000034
【図３３】
2006261691.tif 000035
【図３４】
2006261691.tif 000036
【図３５】
2006261691.tif 000037
【図３６】
2006261691.tif 000038
【図３７】
2006261691.tif 000039
【図３８】
2006261691.tif 000040
【図３９】
2006261691.tif 000041
【図４０】
2006261691.tif 000042
【図４１】
2006261691.tif 000043
【図４２】
2006261691.tif 000044
【手続補正書】
【提出日】平成18年5月15日(2006.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、
前記動作半導体膜の少なくともチャネル領域が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態になっており、
前記動作半導体膜は、チャネル領域がその他の部位より幅狭に形成されており、
前記動作半導体膜には、切り込み状にくびれたくびれ部が形成されている
ことを特徴とする半導体装置。
【請求項２】
幅狭部位を有する形状に加工された半導体薄膜であって、
切り込み状にくびれたくびれ部が形成されており、
少なくとも前記幅狭部位が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態になっている
ことを特徴とする半導体薄膜。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
上記目的は、絶縁基板上に動作半導体膜が形成された薄膜型の半導体装置であって、前記動作半導体膜の少なくともチャネル領域が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態になっており、前記動作半導体膜は、チャネル領域がその他の部位より幅狭に形成されており、前記動作半導体膜には、切り込み状にくびれたくびれ部が形成されていることを特徴とする半導体装置により達成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、上記目的は、幅狭部位を有する形状に加工された半導体薄膜であって、切り込み状にくびれたくびれ部が形成されており、少なくとも前記幅狭部位が、電流方向に対して９０°未満の傾きを有する粒界のみを含む結晶状態になっていることを特徴とする半導体薄膜により達成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
このｎ型ＴＦＴは、その動作半導体膜３１の少なくともチャネル領域が円形大粒径のディスク状結晶粒３５からなる多結晶シリコン状態とされており、ソース／ドレイン領域３３、３４には周縁部位にディスク状結晶粒３５が形成され、内部に微結晶シリコン３６が形成されて構成されている。ここで、チャネル領域の幅は極めて狭く、幅方向ではほぼ１つのディスク状結晶粒３５により占められるため、チャネル領域が実質的に数個の結晶粒として構成される。実際に形成された動作半導体膜３１を走査電子顕微鏡で観察した様子を図１８に示す。上述のディスク状結晶粒３５及び微結晶シリコン３６の構造が明示されている。このチャネル領域上にほぼ直交するように帯状のゲート電極３２が設けられるため、高移動度のＴＦＴが実現することになる。