(57)【要約】【課題】熱電材料に対して接触抵抗が小さく且つ付着強度が高い電極を形成することができる接合電極の形成方法を得る。【解決手段】多孔体熱電素子における接合電極の形成方法において、無機材料体（ガラス体）１０に複数の孔部１１を穿孔し、前記孔部１１に熱電材料（ビスマス）１２が配置されたアレイ部１３を具備して成る多孔体熱電素子１０に対して、前記アレイ部１３を塞ぐ無機材料体（ガラス体）１０の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜２１を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜２２を成膜して接合電極２０となる電極膜を形成する。【選択図】      図２
2006190916.tif 000002
【特許請求の範囲】
【請求項１】
熱電素子材に対してイオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項２】
無機材料体に複数の孔部を穿孔し、前記孔部に熱電材料が配置されたアレイ部を具備して成る多孔体熱電素子に対して、
前記アレイ部を塞ぐ無機材料体の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項３】
無機材料体に複数の孔部を穿孔し、前記孔部に熱電材料が配置されたアレイ部を具備する多孔体熱電素子において、
前記アレイ部を塞ぐ無機材料体の端面に、アレイ部に接触するバッファ層としてのＴｉ膜とこのＴｉ膜上に成膜されるはんだ膜を有する電極膜を形成して成ることを特徴とする多孔体熱電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異種接合導電体を接合し２つの接合部に温度差を与えると起電力が発生するゼーべック効果を利用した熱電発電技術、又は、異種接合導電体に電流を流しその接合部間に温度差を発生させるペルチェ効果を利用した熱電冷却技術の各技術に使用される熱電素子に関し、特に熱電素子における接合電極の形成方法、ガラス等の無機材料体に形成された多孔内に熱電材料を配置して成る熱電素子（多孔体熱電素子）における接合電極の構造、及び、その接合電極の形成方法に関する。
【背景技術】
【０００２】
熱電発電技術は、エネルギーの有用性から省エネルギー技術の一つとして注目されているが、熱エネルギーを電気に変換する（ゼ−べック効果を利用した）熱電素子は、素子自体の熱伝導によって変換効率が５〜１０％と効率が有効でないため、効率向上に関する研究が活発に行われている。
熱電素子は、熱電材料を一対の接合電極で挟んで構成されるが、熱電材料部分はバルクや薄膜で形成される構造が一般的である。
また近年、熱電素子の構造として、無機材料に多孔アレイを形成し多孔アレイに熱電材料を配置するアレイ構造の熱電素子（多孔体熱電素子）が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した熱電素子の電極形成においては、低抵抗化及び密着性を確保することが求められるが、特に多孔体熱電素子の場合、熱電素子に接合する接合電極を形成するに際して多孔アレイの形状が非常に小さいため電極接合が困難であり、接合時の抵抗が想定値の数１００倍以上と大きくなってしまい効率阻害の原因となっていた。
【０００４】
多孔体熱電素子において、例えば銀ペーストを使用して接合電極を形成する場合、図３（ａ）に示すように、ガラス体３０に形成される多孔アレイ３１に熱電材料（ビスマス）３２を配置し、端面全体を研磨した後、接合電極としての銀ペースト３３を塗布して行われる。この場合、端面における断面構造は、熱電材料３２の強度がガラス体３０に比較して低いため、研磨時にくぼみが発生しているので、銀ペースト３３に含まれている銀粒子が熱電材料３２に接するように入り込むことができず、導通不良が発生して電極接合が困難となる。
【０００５】
この場合、低抵抗の銀ペーストを使用しても、粒径が数１０μｍと多孔アレイ３１の径に比較して非常に大きく多孔アレイの両端に良好に接触しないため、ビスマスを充填して形成した熱電材料部分の抵抗率は１００μΩｍ以上となり、ビスマス単結晶の抵抗率１．３μΩｍに比べて非常に大きな値となってしまう。
【０００６】
研磨時のくぼみを排除するため、フッ化水素（ＨＦ）を用いてガラスを溶融して多孔アレイにおける熱電材料を暴露し、低抵抗銀ペーストで電極付けすることも試みたが、抵抗率は１００μΩｍ以上と非常に大きな値となった。これは、ガラスが多孔アレイ表面に再析出し、絶縁膜を形成していたことが原因であった。
【０００７】
また、図３（ｂ）に示すように、銀又は金の蒸着により接合電極３５を形成した場合、熱電素子の抵抗率は４．３μΩｍ（単結晶に比べて３．３倍）となったが、熱電材料３２の周囲がガラス体３０であるため金属蒸着膜とガラスとの密着性が悪く膜の付着が不十分なことによる剥離が生じていた。
【０００８】
熱電材料が充填された多孔アレイに対して直接はんだ（錫・鉛等）を電極付けする場合においては、熱電材料との間に金属間化合物を形成しやすく、キャリアの移動を阻害するという問題点がある。
【０００９】
上述した多孔体熱電素子において接合電極を形成する各方法は、いずれの方法であっても接触抵抗が小さく且つ付着強度が高い電極を形成することができないため、実用化レベルで熱電発電技術に使用可能なエネルギー変換効率を有する熱電素子が得られなかった。
【００１０】
一方、熱電冷却技術で使用されるペルチェ効果を利用した熱電素子モジュール４０は、図４に示すように、電極４１，４２の間にＮ型半導体４３とＰ型半導体４４とから成るＰＮ素子対を複数個配置し、各ＰＮ素子対に対して蛇行するように電流を流すことにより一方側の各電極４１に密着するプレート４５を発熱させ、他方側の各電極４２に密着するプレート４６を冷却させるものである。Ｐ型半導体素子は正孔が電荷及び熱の輸送に支配的であり、Ｎ型半導体素子は電子が電荷及び熱の輸送に支配的であるので、図４で示したような矢印方向に電流が流れると、図の上から下方向へ熱が伝搬して一方側のプレート４５が発熱し他方側のプレート４６が冷却されることになる。
【００１１】
熱電冷却技術に使用される熱電素子についても上述した構造の多孔体熱電素子は有用であり、この場合において抵抗率を低く抑えることができれば素子の性能指数（ゼーべック係数、抵抗率、熱伝導率を用いて算出される値）を高くすることができ、例えばコンピュータＣＰＵ冷却用等の小型デバイスにおける熱電冷却の分野で応用されることが期待できる。
【００１２】
本発明は上記実情に鑑みてなされたもので、熱電材料に対して接触抵抗が小さく且つ付着強度が高い電極を形成することができる接合電極の形成方法、及び、多孔体熱電素子において接触抵抗が小さく且つ付着強度が高い電極を有する多孔体熱電素子の構造を提供することを目的としている。
【課題を解決するための手段】
【００１３】
上記目的を達成するため本発明の熱電素子における接合電極の形成方法（請求項１）は、熱電素子材に対してイオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴としている。
【００１４】
請求項２の熱電素子における接合電極の形成方法は、無機材料体（ガラス体）１０に複数の孔部１１を穿孔し、前記孔部１１に熱電材料（ビスマス）１２が配置されたアレイ部１３を具備して成る多孔体熱電素子１０に対して、次の手順を含む多孔体熱電素子における接合電極の形成方法であることを特徴としている。
前記アレイ部１３を塞ぐ無機材料体（ガラス体）１０の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜２１を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜２２を成膜して接合電極となる電極膜を形成する。
【００１５】
請求項３は、無機材料体（ガラス体）１０に複数の孔部１１を穿孔し、前記孔部１１に熱電材料（ビスマス）１２が配置されたアレイ部１３を具備する多孔体熱電素子において、次の構成を含むことを特徴としている。
前記アレイ部１３を塞ぐ無機材料体（ガラス体）１０の端面に、アレイ部１３に接触するバッファ層としてのＴｉ膜２１と、このＴｉ膜２１上に成膜されるはんだ膜２２を有する電極膜から成る接合電極２０を形成する。
【発明の効果】
【００１６】
本発明によれば、熱電材料（若しくは熱電材料及びガラス体）に対して密着性が優れたＴｉ膜を熱電材料上にイオンプレーティング法で形成し、その上にはんだが密着し易いように大気開放することなく続けてＰＶＤ法によりはんだ膜を成膜するので、接触不良を防止して接触抵抗が下げられ、電気伝導率の低下を抑制して、付着強度の高い接合電極を形成することができる。
【００１７】
その結果、多孔体熱電素子における電気伝導率の低下を抑制することができるとともに性能指数が高い素子を得ることができるので、熱電発電技術及び熱電冷却技術で実用化可能な多孔体熱電素子を得ることが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態の一例としての多孔体熱電素子について、図１を参照しながら説明する。
多孔体熱電素子１は、複数の孔部１１が穿孔された無機材料体１０と、前記孔部１１に熱電材料１２が充填されて形成されるアレイ部１３と、アレイ部１３の両端面を覆う電極膜から成る接合電極２０を具備して構成されている。
【００１９】
無機材料体１０は、ガラス体（又はアルミナ体）で構成されている。この無機材料体（ガラス体）１０には対向する二つの面を貫通する複数の孔部１１がアレイ状に穿孔されている。
各孔部１１には、熱電材料１２としてＮ型半導体であるビスマス（抵抗率：１．３μΩｍ）が充填配置されることでアレイ部１３を形成している。
ビスマスに代えて、熱電材料として、ビスマステルル（Ｂｉ−Ｔｅ）系、鉛テルル系、Ｂｉ−Ｓｂ、ＭｎＳｒ、Ｍｇ2Ｓｉ、ＣｏＳｂ系材料を使用してもよい。
【００２０】
無機材料体（ガラス体）１０のアレイ部１３を臨む両側端面には、それぞれ接合電極２０が形成されている。接合電極２０は、熱電材料１２との密着を良好にするためのバッファ層としてのＴｉ（チタン）膜２１と、Ｔｉ膜２１上に成膜されたはんだ膜２２を有する電極膜で構成されている。熱電材料１２とはんだ膜２２との間に介在させたＴｉ膜２１は、熱電材料１２及びガラス体との密着性を確保できる材料である必要からイオンプレーティング法で成膜するＴｉ膜２１とした。また、このＴｉ膜２１は、はんだ膜２２との密着性も確保できる材料である。
はんだ膜２２については、Ｔｉ膜２１との密着性を良好にするために、大気開放しないで続けてＰＶＤ法により成膜する。
また、Ｔｉ膜２１上にＣｕ膜やＮｉ膜を積層したＴｉ膜との二層構造としてもよい。
【００２１】
上述したＴｉ膜２１は、イオンプレーティング法により成膜されているので、真空蒸着により形成する場合に比較して付着強度を高くして密着性を確保することにより接触抵抗が低減できる。すなわち、真空蒸着が真空内で物質が蒸発することによってのみ膜が形成されるのに対して、イオンプレーティング法では蒸発粒子をＲＦ（高周波）電力によってイオン化・ラジカル化（正電荷を帯びさせる）し、基板を負バイアスすることでクーロン力を利用し粒子を加速させて基板に付着するからである。
また、ＲＦイオンプレーティングは基板温度を上昇させることなく比較的低温で成膜できるので、熱電材料１２として使用したビスマス等の低融点物質に対して適している。
【００２２】
上記構造によれば、熱電材料１２及びガラス体１０に対して密着性に優れたＴｉ（チタン）膜２１を介在させているので、密着性を良好にして電気伝導率の低下を抑制することができる。
また、金属間化合物の形成も防止できることからも、はんだの密着性を良好とすることを可能にしている。
【００２３】
次に、上述した多孔体熱電素子における接合電極の形成方法について、図２を参照しながら説明する。
高真空中にて高温（２７０度以上）で溶解したビスマス内に、複数の貫通する孔部１１が穿孔される無機材料体（ガラス体）１０（図２（ａ））を入れ、アルゴンガスによりビスマスを圧入して固化させことで、孔部１１に熱電材料１２を配置させてアレイ部１３を形成する。ガラス体１０の長さＬは０．１〜５ｍｍ、孔部１１の直径φは１０ｎｍ〜１０００μｍとしている。若しくは、無機材料体（ガラス体）１０の各孔部１１にビスマス粉体を入れ、ホットプレスによりビスマスを溶解し各孔部１１内にビスマスを配置させる。
【００２４】
次に、ビスマスが配置された無機材料体（ガラス体）１０の両端面を表面処理の目的で研磨する。この時、ビスマス（熱電材料）の強度がガラスに比較して低いため、研磨時に各孔部１１に対応する熱電材料１２部分においてくぼみが発生する（図２（ｂ））。
【００２５】
続いて、一方の端面において、アレイ部１３を覆うように接合電極２０を形成する。この接合電極２０の形成に際して、（１）表面洗浄作業としてＡｒボンバードを行い、（２）ＲＦイオンプレーティング法によるバッファ層としてのＴｉ（チタン）膜の形成、（３）ＰＶＤ法によるはんだ膜の形成がそれぞれ行われる。
上記（３）におけるはんだ膜の代わりに、はんだ（配線接続する際のはんだ付けに使用するはんだ）と濡れ性がよいＣｕ膜又はＮｉ膜を積層してもよい。
【００２６】
以下、（１）〜（３）工程における具体的な条件等についての詳細を説明する。
【００２７】
・Ａｒボンバード工程
アルゴンガスを真空容器中に少量導入し、真空蒸着容器内に設置した電極から高周波（13.56MHz）を発生させ、放電（プラズマ）を発生させることによって基板の洗浄作業を行う。
Ａｒボンバード工程は、以下の条件で行った。
最終真空度：３．５×１０−４Pa以下
アルゴン導入後分圧：３．５×１０−２Pa
基板温度：室温
RF（高周波）電力：100W
基板バイアス電圧：100V
処理時間：１０分
【００２８】
・Ｔｉ（チタン）のRFイオンプレーティング工程
真空蒸着容器内に設置した電極から高周波（13.56MHz）を発生させ、アシストガスとしてＡｒ(アルゴン)ガスを導入し放電を起こしながらＴｉ膜２１を蒸着する（図２（ｃ））。
Ｔｉ（チタン）のRFイオンプレーティング工程は、以下の条件で行った。  
最終真空度及びアルゴン導入後分圧はＡｒボンバード工程と同じ。
成膜速度：１０オングストローム／秒
膜厚：１０００オングストローム
基板距離：約５００mm
基板温度：室温
【００２９】
・はんだ膜の形成工程
はんだ膜の形成は、錫（Ｓｎ）の真空蒸着、銀（Ａｇ）の真空蒸着を順次行うことで成膜された膜により鉛フリーはんだとして形成される。
【００３０】
・Ｓｎ（錫）の真空蒸着工程
Ａｒ（アルゴン）ガスの導入を止め、ふたたび真空度を上げ、高周波電力・基板バイアス電圧を切った状態でＳｎ膜の成膜を行う。
Ｓｎ（錫）の真空蒸着工程は、以下の条件で行った。
真空度：３．５×１０−４Pa以下
成膜速度：２００オングストローム／秒
膜厚：２５０００オングストローム（２．５μｍ）
基板温度：室温
【００３１】
・Ａｇ（銀）の真空蒸着工程
Ｓｎ膜の成膜に続いてＡｇ膜の成膜を行ってはんだ膜２２を形成する（図２（ｄ））。
Ａｇ（銀）の真空蒸着工程は、以下の条件で行った。
真空度：３．５×１０−４Pa以下
成膜速度：２０オングストローム／秒
膜厚：６５０オングストローム
基板温度：室温
【００３２】
上述したＡｒボンバード工程、Ｔｉ（チタン）のＲＦイオンプレーティング工程、Ｓｎ（錫）の真空蒸着工程、Ａｇ（銀）の真空蒸着工程の各工程間には１０分間のインターバルを設け、基板を冷却することが行われる。
【００３３】
同様の工程で成膜した面の反対面に接合電極２０を形成した後、両電極間においてはんだ又は低抵抗銀ペーストを用いて電極接合した多孔体熱電素子の抵抗率を測定したところ１．４μΩｍとなり、ビスマス単結晶の抵抗率１．３μΩｍに近い値を確保することができた。この値は、従来例で述べた各方法における抵抗率である１００μΩｍ以上に比較して非常に小さい値であり、従来不可能であった多孔体熱電素子における電極作製が可能となり、実用化が可能な高効率な多孔体熱電素子を得ることができる。
【００３４】
上記例では、多孔体熱電素子における接合電極の形成方法について説明したが、熱電材料（熱電素子材）部分をバルクや薄膜で形成した場合の接合電極の形成方法としても低抵抗で密着性が良好な電極形成に有効である。
【００３５】
例えば、ビスマスで構成された立方体状のかたまりであるバルクで熱電材料が形成されている場合に、このバルク表面及び裏面等に上述した工程で接合電極を作製すれば、バルク（熱電材料）に対して接触抵抗が小さく且つ付着強度が高い接合電極を備えた熱電素子を得ることができる。
【００３６】
また、基板上に薄膜プロセスで熱電材層を形成し、熱電材層表面の両端側に接合電極を形成することで、薄膜熱電材に対して接触抵抗が小さく且つ付着強度が高い接合電極を備えた熱電素子を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る実施の形態の一例としての多孔体熱電素子の断面説明図である。
【図２】（ａ）〜（ｄ）は多孔体熱電素子における接合電極の形成方法を示す工程説明図である。
【図３】（ａ）及び（ｂ）は多孔体熱電素子における接合電極の形成方法の従来例を説明するための熱電素子の断面説明図である。
【図４】熱電素子を使用したモジュールの構成説明図である。
【符号の説明】
【００３８】
１  多孔体熱電素子
１０  ガラス体（無機材料体）
１１  孔部
１２  熱電材料
１３  アレイ部
２０  接合電極
２１  Ｔｉ膜（バッファ層）
２２  はんだ膜
【図１】
2006190916.tif 000003
【図２】
2006190916.tif 000004
【図３】
2006190916.tif 000005
【図４】
2006190916.tif 000006
【手続補正書】
【提出日】平成17年1月26日(2005.1.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
熱電素子材に対してイオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項２】
熱電素子材に対してイオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法で配線接続用はんだと濡れ性がよいＣｕ膜又はＮｉ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項３】
無機材料体に複数の孔部を穿孔し、前記孔部に熱電材料が配置されたアレイ部を具備して成る多孔体熱電素子に対して、
前記アレイ部を塞ぐ無機材料体の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項４】
無機材料体に複数の孔部を穿孔し、前記孔部に熱電材料が配置されたアレイ部を具備して成る多孔体熱電素子に対して、
前記アレイ部を塞ぐ無機材料体の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法で配線接続用はんだと濡れ性がよいＣｕ膜又はＮｉ膜を成膜して接合電極となる電極膜を形成することを特徴とする熱電素子における接合電極の形成方法。
【請求項５】
無機材料体に複数の孔部を穿孔し、前記孔部に熱電材料が配置されたアレイ部を具備する多孔体熱電素子において、
前記アレイ部を塞ぐ無機材料体の端面に、アレイ部に接触するバッファ層としてのＴｉ膜とこのＴｉ膜上に成膜されるはんだ膜又は配線接続用はんだと濡れ性がよい膜を有する電極膜を形成して成ることを特徴とする多孔体熱電素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記目的を達成するため本発明の熱電素子における接合電極の形成方法（請求項１）は、熱電素子材に対してイオンプレーティング法によりバッファ層としてのＴｉ膜を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜を成膜して接合電極となる電極膜を形成することを特徴としている。
請求項２の熱電素子における接合電極の形成方法は、請求項１におけるはんだ膜の代わりに配線接続用はんだと濡れ性がよいＣｕ膜又はＮｉ膜をＰＶＤ法で成膜することを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
請求項３の熱電素子における接合電極の形成方法は、無機材料体（ガラス体）１０に複数の孔部１１を穿孔し、前記孔部１１に熱電材料（ビスマス）１２が配置されたアレイ部１３を具備して成る多孔体熱電素子１０に対して、次の手順を含む多孔体熱電素子における接合電極の形成方法であることを特徴としている。
前記アレイ部１３を塞ぐ無機材料体（ガラス体）１０の端面に、イオンプレーティング法によりバッファ層としてのＴｉ膜２１を形成し、大気開放することなく続けてＰＶＤ法ではんだ膜２２を成膜して接合電極となる電極膜を形成する。
請求項４の熱電素子における接合電極の形成方法は、請求項３におけるはんだ膜２２の代わりに配線接続用はんだと濡れ性がよいＣｕ膜又はＮｉ膜をＰＶＤ法で成膜することを特徴としている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
請求項５は、無機材料体（ガラス体）１０に複数の孔部１１を穿孔し、前記孔部１１に熱電材料（ビスマス）１２が配置されたアレイ部１３を具備する多孔体熱電素子において、次の構成を含むことを特徴としている。
前記アレイ部１３を塞ぐ無機材料体（ガラス体）１０の端面に、アレイ部１３に接触するバッファ層としてのＴｉ膜２１と、このＴｉ膜２１上に成膜されるはんだ膜２２又は配線接続用はんだと濡れ性がよい膜を有する電極膜から成る接合電極２０を形成する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
続いて、一方の端面において、アレイ部１３を覆うように接合電極２０を形成する。この接合電極２０の形成に際して、（１）表面洗浄作業としてＡｒボンバードを行い、（２）ＲＦイオンプレーティング法によるバッファ層としてのＴｉ（チタン）膜の形成、（３）ＰＶＤ法によるはんだ膜の形成がそれぞれ行われる。
上記（３）におけるはんだ膜の代わりに、はんだ（配線接続する際のはんだ付けに使用するはんだ（配線接続用はんだ））と濡れ性がよいＣｕ膜又はＮｉ膜を積層してもよい。