(57)【要約】【課題】２種類の電源電圧により駆動されるインクジェット記録ヘッド用基板において、電源電圧の印加順序によらず、異常ヒータ電流が流れることによるヒータ損傷を防ぐヘッドを提供する。【解決手段】インクジェット記録ヘッド基板６０１は、入力信号振幅と同電位である第１電源電圧が低く、正常な回路動作が不可能な状態を検知する第１電圧検知回路６２０を有する。ゲート回路６１３，６１４は、第１電圧検知回路６２０の出力信号と、ブロック選択回路６０３及び時分割選択回路６０２の出力信号とを入力信号とし、第１電源電圧よりも高い第２電源電圧で動作する論理ゲートである。第１電源電圧がレベル変換回路６１１，６１２を駆動することができない電圧の時には、第１電圧検知回路６２０からその旨の信号が出力され、ゲート回路６１３，６１４は、レベル変換回路６１１，６１２からの信号値に関わらずヒータに電流が流れないような論理に出力信号を確定する。【選択図】    図５
2006159781.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出するために利用される熱エネルギを発生する電気熱変換素子を搭載し、駆動する基板であって、
第１電圧で動作し、前記電気熱変換素子の駆動／非駆動を指示する選択信号を生成する生成手段と、
前記生成手段で生成された選択信号を前記第１電圧よりも高い第２電圧の選択信号へ変換する変換手段と、
前記第２電圧で動作し、前記第２電圧の選択信号に応じて前記電気熱変換素子を駆動する駆動手段と、
前記第２電圧で動作し、前記第１電圧が所定レベルにない場合に検知信号を出力する検知手段と、
前記第２電圧で動作し、前記検知信号が出力された場合に、前記駆動手段に供給される選択信号を非駆動を指示する状態とする制御手段とを備えることを特徴とするインクジェット記録ヘッド用基板。
【請求項２】
前記検知手段は、前記第１電圧が前記変換手段の正常な動作を保証できないレベルとなった場合に前記検知信号を出力することを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項３】
前記検知手段は前記変換手段と同様のレベル変換回路を有し、前記第１電圧を該レベル変換回路の入力信号とし、該第１電圧の低下によりレベル変換回路の動作が不確定な状態となった場合に所定の論理値を前記検出信号として出力することを特徴とする請求項２に記載のインクジェット記録ヘッド用基板。
【請求項４】
前記検知手段は、前記レベル変換回路内のＮＭＯＳトランジスタが前記第１電圧によってオンできない状態で前記検出信号に対応する所定の論理値を出力するように構成されていることを特徴とする請求項３に記載のインクジェット記録ヘッド用基板。
【請求項５】
前記制御手段は、前記検知手段からの検知信号と前記変換手段からの選択信号を入力とし、前記検知信号が入力されている場合は当該選択信号を非駆動を示す状態として出力する論理ゲートを含むことを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項６】
前記駆動手段は、複数の電気熱変換素子を複数のブロックに分け、ブロックを単位として駆動し、
前記選択信号は、前記複数のブロックのうちの一つを選択するブロック選択信号と、選択されたブロックに属する各電気熱変換素子の駆動／非駆動を示す時分割選択信号を含み、
前記制御手段は、前記検知信号が出力された場合に、前記ブロック選択信号と前記時分割選択信号の少なくともいずれかを非駆動を指示する状態とすることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
【請求項７】
前記検知手段への前記入力信号をスイッチ信号によりオン、オフ制御することができることを特徴とする請求項３に記載のインクジェット記録ヘッド用基板。
【請求項８】
前記検知手段への前記入力信号は、前記第１の電源電圧が印加されていない場合には基板電位が入力されるように抵抗によりプルダウンされていることを特徴とする請求項７に記載のインクジェット記録ヘッド用基板。
【請求項９】
請求項１乃至８のいずれかに記載のインクジェット記録ヘッド用基板を用いた記録ヘッド。
【請求項１０】
前記記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドであることを特徴とする請求項９に記載の記録ヘッド。
【請求項１１】
請求項１０に記載のインクジェット記録ヘッドと該インクジェット記録ヘッドにインクを供給するためのインクを貯留するインクタンクとを有することを特徴とするヘッドカートリッジ。
【請求項１２】
請求項９乃至１０のいずれかに記載の記録ヘッド或いは請求項１２に記載のヘッドカートリッジを用いて記録を行う記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッド用基板、インクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特にインクを吐出するために必要な熱エネルギを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。
【背景技術】
【０００２】
一般に、インクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１、特許文献２に示されているように半導体プロセス技術を用いて同一基板上に形成されている。またこの駆動回路に加えて、当該半導体基板の状態、たとえば基板温度を検知するためのデジタル回路等が同一基板上に形成され、かつインク供給口が基板の中央付近にありこれを挟んだ位置にヒータが相対する記録ヘッドの構成が提案されている。
【０００３】
図１はこの種のインクジェット記録ヘッド用基板（ヘッド用基板）の回路ブロックとインク供給口を模式的に示す図である。図１では、ヘッド用基板１１０の半導体基板上にインク供給口１１１を６個形成したものが示されている。なお、図１では便宜上、左側のインク供給口１１１に対応する回路ブロックのみを図示し、他の５個のインク供給口１１１に対応する回路ブロックの図示は省略している。図１に示されるように、インク供給口１１１を挟んで対向する位置にヒータ１１２がアレイ状に配置されている。このヒータ１１２を選択駆動する回路ブロック（駆動回路１１３）がヒータ１１２に対応して配置されている。またこれらのヒータ１１２や駆動回路１１３へ電源や信号を供給するためのパッド１１４が半導体基板１１０の端部に配置されている。
【０００４】
図２に図１の駆動回路１１３の回路構成と信号の流れを模式的に示す。パッド１１４に印加される画像データなどを含んだ信号は、入力回路２０１を介して内部回路を構成するブロック選択回路（主としてシフトレジスタで構成される）２０３や時分割選択回路（主としてデコーダで構成される）２０２へと入力される。図２に示した例では、入力される画像データを時分割選択回路２０２で時分割選択信号に変換している。時分割選択信号は、ヒータ駆動ブロック１〜８（２０４）の各々に供給される。ブロック選択回路２０３は、画像データの入力に用いられる同期信号（クロック）に同期した画像データ信号に基づいてヒータ駆動ブロック１〜８を選択するブロック選択信号を生成する。ブロック選択信号によって選択されたヒータ駆動ブロックは時分割選択信号に従ってヒータを駆動する。すなわち、ブロック選択信号と時分割選択信号のＡＮＤにより駆動されるヒータが決定される。
【０００５】
図３にヒータ駆動ブロック２０４の詳細な構成を示す。ヒータ駆動ブロック２０４はアレイ状に配置されたヒータ１１２に対応して配置されたヒータ駆動ＭＯＳトランジスタ３０６、レベル変換回路３０４及びヒータ選択回路３０５を有する。ここでヒータ駆動ＭＯＳトランジスタ３０６はヒータ１１２への通電をＯＮ／ＯＦＦするスイッチとしての機能を果たす。ブロック選択回路２０３からのブロック選択信号３０２および時分割選択回路からの時分割選択信号３０３はヒータ選択回路３０５のＡＮＤゲートへ入力される。従って、これら２つの信号３０２，３０３が共にアクティブとなった場合にそのＡＮＤゲートの出力がアクティブとなる。このＡＮＤゲートの出力信号は、レベル変換回路３０４によりその信号の電圧振幅が、入力回路からヒータ選択回路３０５までの駆動電圧（第１電源電圧）よりも高い電源電圧（第２電源電圧）にレベル変換される。レベル変換された信号は、ヒータ駆動ＭＯＳトランジスタ３０６のゲートに印加される。ゲートに信号が印加されたヒータ駆動ＭＯＳトランジスタ３０６に接続されたヒータ１１２は、電流が通電され、駆動されることとなる。なお、ヒータ駆動ブロック２０４においてレベル変換回路３０４で第２電源電圧にレベル変換を行うのは、ヒータ駆動ＭＯＳトランジスタ３０６のゲートに印加する電圧を高くすることにより、そのオン抵抗を低下させ、高い効率でヒータに電流を流すことを可能とするためである。
【０００６】
図４に一般的なレベル変換回路３０４とその周辺回路の内部回路を示す。レベル変換回路３０４は第１電源電圧で動作する回路部３０４ａと第２電源電圧で動作する回路部３０４ｂに分けられる。ヒータ選択回路３０５からの出力であるヒータ選択信号４０１が、第１電源電圧で動作するインバータ４１２ａ（ＰＭＯＳトランジスタ４１０とＮＭＯＳトランジスタ４１１で構成されている）に入力される。インバータ４１２ａはヒータ選択信号４０１の反転論理の信号を生成し、第２電源電圧で動作するＮＭＯＳトランジスタ４１４およびＰＭＯＳトランジスタ４１３のゲートへ印加する。またインバータ４１２ａの反転信号はインバータ４１２ｂへ入力されて再び反転される。インバータ４１２ｂの出力信号は第２電源電圧で動作するＮＭＯＳトランジスタ４１６およびＰＭＯＳトランジスタ４１５のゲートへ印加される。回路部３０４ｂでは、これらの入力信号に従ってヒータ駆動ＭＯＳトランジスタ３０６をスイッチングするための、第２電源電圧の振幅値を有する信号が生成され、ヒータ駆動ＭＯＳトランジスタ３０６のゲートに入力される。
【特許文献１】特開平５−１８５５９４号公報
【特許文献２】米国特許第６２９０３３４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上述べてきたように、インクジェット記録ヘッド用基板の回路においては、入力信号の電圧振幅である第１電源電圧で動作する回路ブロックと、ヒータ電流を制御するＭＯＳトランジスタのゲートに印加するためのより高い第２電源電圧で動作する回路ブロックが存在する。即ち、インクジェット記録ヘッド用基板は第１及び第２電源電圧という２種類の電源電圧により制御駆動され、かつ第１電源電圧の信号振幅をレベル変換回路にて第２電源電圧の信号振幅に変換するという構成を有する。
【０００８】
ここで第１及び第２電源電圧は、それぞれ記録ヘッド用基板へプリンタ本体から供給される電源である。これらの電源の供給を開始する際には、第１電源電圧が印加された後に第２電源電圧およびヒータ電源電圧を印加するという順序を守る必要がある。これは、第１電源電圧が印加されない状態で第２電源電圧およびヒータ電圧が印加されるとレベル変換回路３０４の出力が不定となり、ヒータ駆動ＭＯＳトランジスタ３０６がオンとなってヒータ電流が通電し続けてしまう場合があるためである。そして、このような電源投入順序を実現するためには、プリンタ本体において対策を講じる必要があり、コスト上昇要因となっている。
【０００９】
本発明の目的は、複数の電圧が供給されるインクジェット記録ヘッド用基板において、その電源投入順序に関する制約をなくし、いかなる順序で電源が投入されても安定した動作を実現可能とすることにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本発明によるインクジェット記録ヘッド用基板は以下の構成を備える。即ち、
インクを吐出するために利用される熱エネルギを発生する電気熱変換素子を搭載し、駆動する基板であって、
第１電圧で動作し、前記電気熱変換素子の駆動／非駆動を指示する選択信号を生成する生成手段と、
前記生成手段で生成された選択信号を前記第１電圧よりも高い第２電圧の選択信号へ変換する変換手段と、
前記第２電圧で動作し、前記第２電圧の選択信号に応じて前記電気熱変換素子を駆動する駆動手段と、
前記第２電圧で動作し、前記第１電圧が所定レベルにない場合に検知信号を出力する検知手段と、
前記第２電圧で動作し、前記検知信号が出力された場合に、前記駆動手段に供給される選択信号を非駆動を指示する状態とする制御手段とを備える。
【００１１】
更に、本発明によれば、上記インクジェット記録ヘッド用基板を用いたインクジェット記録ヘッド、及び該インクジェット記録ヘッドを用いたインクジェット記録装置が提供される。
【発明の効果】
【００１２】
本発明によれば、複数の電圧が供給されるインクジェット記録ヘッド用基板において、いかなる順序で電源が投入されても安定した動作が実現可能となり、電源投入順序に関する制約をなくすことができる。
【発明を実施するための最良の形態】
【００１３】
以下添付図面を参照して本発明の好適な実施形態について説明する。
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１４】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００１５】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００１６】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００１７】
なお、説明で用いる「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ（ビルトイン（built-in））」とは、別体の各素子を単に基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。
【００１８】
＜第１実施形態＞
まず、本発明を適用可能なインクジェット記録装置の例について説明する。図９は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００１９】
図９に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００２０】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００２１】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００２２】
図９に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００２３】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用しており、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００２４】
さらに、図９において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラである。
【００２５】
なお、上述した例では、記録ヘッドとインクを貯留するインクカートリッジとは分離可能な構成であるが、以下に説明するように、これら記録ヘッドとインクカートリッジとが一体となったヘッドカートリッジをキャリッジ２に搭載しても良い。
【００２６】
図１０はヘッドカートリッジの構成の一例を示す外観斜視図である。図９ではインクカートリッジ６と記録ヘッド３は別体としているがインクカートリッジと記憶ヘッドを一体化したヘッドカートリッジにも本発明のインクジェット記録ヘッド用基板は適用できる。
【００２７】
図１０に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジ２と脱着可能である。
【００２８】
カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。なお、この実施例ではインクタンク内にインクが充填されているカートリッジとなっている。
【００２９】
さらに、図１０から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。
【００３０】
次に、上記構成の記録装置の記録ヘッド３に用いられるヘッド基板について説明する。図１１は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【００３１】
図１１からインクタンクＩＴＣから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル３３Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル３３Ｍ、イエロ（Ｙ）インクを供給するインクチャネル３３Ｙがあり、インクタンクＩＴＣからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。
【００３２】
これらのインクチャネルを経てＣインク、Ｍインク、Ｙインクは夫々、インク流路３１Ｃ、３１Ｍ、３１Ｙによって基板上に設けられた電気熱変換体（ヒータ）４１まで導かれる。そして、電気熱変換体（ヒータ）４１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡（bubble）によって吐出口３２Ｃ、３２Ｍ、３２Ｙからインク液滴３０Ｃ、３０Ｍ、３０Ｙが吐出される。
【００３３】
なお、図１１において、５１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成されたヘッド基板である。
【００３４】
また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。
【００３５】
図１１ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図１１に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。
【００３６】
次に、上記インクジェット記録装置の制御構成について説明する。図１２は図９に示した記録装置の制御構成を示すブロック図である。
【００３７】
図１２に示すように、コントローラ６０は、ＭＰＵ６０ａ、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ６０ｂ、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）６０ｃ、画像データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ６０ｄ、ＭＰＵ６０ａ、ＡＳＩＣ６０ｃ、ＲＡＭ６０ｄを相互に接続してデータの授受を行うシステムバス６０ｅ、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０ａに供給するＡ／Ｄ変換器６０ｆなどで構成される。
【００３８】
また、図１２において、６１ａは画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置６１ａと記録装置１との間ではインタフェース（Ｉ／Ｆ）６１ｂを介して画像データ、コマンド、ステータス信号等を送受信する。
【００３９】
さらに、６２はスイッチ群であり、電源スイッチ６２ａ、プリント開始を指令するためのプリントスイッチ６２ｂ、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ６２ｃなど、操作者による指令入力を受けるためのスイッチから構成される。６３はホームポジションｈを検出するためのフォトカプラなどの位置センサ６３ａ、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ６３ｂ等から構成される装置状態を検出するためのセンサ群である。
【００４０】
さらに、６４ａはキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４ｂは記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００４１】
ＡＳＩＣ６０ｃは、記録ヘッド３による記録走査の際に、ＲＡＭ６０ｄの記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（ヒータ）の駆動データ（ＤＡＴＡ）を転送する。
【００４２】
次に、上記構成の記録装置の記録ヘッドに用いられるヘッド基板（素子基体）について詳細に説明する。特に、ヘッド基板上（ヒータボード上）に作りこまれる駆動回路の構成を中心に説明する。なお、上述したように、ヘッド基板の上には各記録素子に対応してインク吐出口３０Ｃ，Ｍ，Ｙやこのインク吐出口に連通した流路３１Ｃ，Ｍ，Ｙを形成する部材（不図示）が設けられており、これにより記録ヘッドを構成する。そして、この記録素子上に供給されるインクを記録素子の駆動によって加熱することで膜沸騰による気泡を発生させインクを吐出口から吐出する構成となっている。
【００４３】
図５は、第１実施形態によるインクジェット記録ヘッド用基板（以下、ヘッド基板）６０１を説明するための回路ブロック図と電気信号の流れを模式的に示す図である。ヘッド基板６０１は図１１により上述したヘッド基板５１に対応する。なお、インク供給口や、ヒータアレイ及び駆動回路等の各回路ブロックの配置は図１で示したのと同様である。
【００４４】
図５において、パッド６２１に印加される画像データなどを含んだ信号は、入力回路６２２を介して内部回路を構成するシフトレジスタ６０４へ入力され、シフトレジスタ６０４からの出力信号の一部は更にデコーダ６０５へと接続される。デコーダ６０５の出力信号は、レベル変換回路６１２とゲート回路６１４を経て、複数のヒータ駆動ブロック６０６の各々へ時分割駆動信号として供給される。デコーダ６０５、レベル変換回路６１２、ゲート回路６１４は時分割選択回路６０２を構成している。
【００４５】
シフトレジスタ６０４へは、画像データの入力に用いられる同期信号（クロック）に同期した画像データ信号が入力される。シフトレジスタ６０４は、画像データ信号に基づいてヒータ駆動ブロック１〜８を選択するブロック選択信号を生成する。シフトレジスタ６０４で生成されたブロック選択信号は、レベル変換回路６１１とゲート回路６１３を経て、ヒータ駆動ブロック６０６へ供給される。ブロック選択信号によりヒータ駆動ブロック６０６のそれぞれの有効・無効が決定される。ブロック選択信号によって選択された（有効とされた）ヒータ駆動ブロックは時分割選択信号に従ってヒータを駆動する。すなわち、ブロック選択信号と時分割選択信号のＡＮＤにより駆動されるヒータが決定される。シフトレジスタ６０４、レベル変換回路６１１、ゲート回路６１３はブロック選択回路６０３を構成している。
【００４６】
以上のように、本実施形態では、シフトレジスタ６０４およびデコーダ６０５から出力されるブロック選択信号及び時分割選択信号は、レベル変換回路６１１および６１２でレベル変換された後（第１電源電圧から第２電源電圧に変換された後）、ゲート回路６１３および６１４を介してヒータ駆動ブロック６０６へと伝達される構成となっている。なお、入力信号振幅と同電位である第１電源電圧で駆動される回路は矩形６１５で囲った回路ブロックであり、レベル変換された第１電源電圧よりも高い第２電源電圧で駆動される回路ブロックは矩形６１６で囲った回路ブロックとなる。また、レベル変換回路６１１、６１２は、図４で上述したレベル変換回路と同様の回路構成（回路部３０４ａと３０４ｂ）を有する。
【００４７】
本実施形態のヘッド用基板６０１においては、シフトレジスタ６０４ないしデコーダ６０５の出力直後にレベル変換回路６１１，６１２を設けてレベル変換を行なう。即ち、図２に示した一般的な回路構成では、ヒータ駆動ブロック２０４の各々に図３に示したようにレベル変換回路３０４を設ける必要があったのに対して、本実施形態の構成をとることで、各ヒータ毎にレベル変換回路を配置する必要がなくなり、回路の高密度化やレイアウト面積の縮小といった効果を得ることができる。
【００４８】
また、図５に示した回路では、レベル変換回路６１１，６１２からの出力信号がゲート回路６１３，６１４を介してヒータ駆動ブロック６０６へ入力される。ここでゲート回路６１３，６１４にはシフトレジスタ６０４，デコーダ６０５からの信号と、第１電圧検知回路６２０からの出力信号が入力される。第１電圧検知回路６２０は、図６により後述する回路構成を備え、パッド６２１に印加される第１電源電圧がレベル変換回路６１１および６１２を安定して駆動する電圧に達しているかどうかを検出する。ゲート回路６１３，６１４は、第１電圧検知回路６２０より入力される信号が「第１電源電圧はレベル変換回路６１１，６１２の安定動作を保証する電圧に満たない」ことを示す場合、ヒータを駆動しない論理を示す出力信号をヒータ駆動ブロック６０６へ出力する。なお、ゲート回路６１３，６１４の入出力信号、及び第１電圧検知回路６２０の出力信号は全て第２電源電圧振幅を有するものとなっている。
【００４９】
以上のように、ゲート回路６１３，６１４は、第１電圧検知回路６２０の出力信号に従って時分割選択回路６０２およびブロック選択回路６０３からヒータ駆動ブロックへの信号出力の有効／無効を決定する。従って、第１電源電圧がレベル変換回路６１１，６１２を駆動することが出来ない程度まで低下した場合には、時分割選択回路６０２およびブロック選択回路６０３から出力される信号がヒータを駆動しないような論理に固定される。また、第１電圧検知回路６２０及びゲート回路６１３，６１４は第２電源電圧によって動作する回路により論理値を確定するので、第１電源電圧レベルに関係なく安定した動作が可能となっている。
【００５０】
一般に、第１電源電圧が低下するとレベル変換回路６１１、６１２の出力論理は不定となる。従って、レベル変換回路６１１，６１２の出力がそのままヒータ駆動ブロックへ出力されると、その不定な論理によりヒータ駆動ブロック６０６で予期しないヒータ電流の通電が生じ、ヒータを損傷させる場合がある。本実施形態においては、レベル変換回路６１１、６１２の出力論理が不定となる程度まで第１電源電圧が低下した場合には、その状態を第１電圧検知回路６２０が検知しゲート回路６１３、６１４へ通知する。ゲート回路６１３，６１４は第２電源電圧で動作し、第１電圧検知回路６２０から第１電源電圧の低下が通知されると、シフトレジスタ６０４及びデコーダ６０５の信号状態に関わらず、ヒータ駆動ブロック６０６においてヒータ電流を流さない論理値に出力を固定する。こうして、予期しないヒータ電流の通電を防止し、ヒータ１１２の損傷を防ぐことを実現している。
【００５１】
図６に本実施形態における第１電圧検知回路６２０の内部回路例を示す。本実施形態における第１電圧検知回路６２０は、第１電源電圧で動作する回路部７０５と、第２電源電圧で動作する回路部７０６からなる。回路部７０５は、プルダウン抵抗７０２が接続されたテスト信号パッド７０１、テスト信号パッド７０１にゲートが接続された電流遮断用ＰＭＯＳトランジスタ７０３、および回路ブロック７０６へ信号を出力するための第１、第２ＣＭＯＳインバータ７１０、７１１を含んで構成される。また、回路部７０６は、従来例（図４）で示したレベル変換回路の回路部３０４ｂに論理確定用のプルアップ抵抗７０７およびプルダウン抵抗７０８を付加した構成となっている。即ち、レベル変換回路６１１，６１２と類似の回路構成を用いたことにより、レベル変換回路６１１，６１２の動作が不定となるか否かを正確に検出することを可能としている。
【００５２】
ここで第１電源電圧のＣＭＯＳインバータ７１０、７１１は、それぞれの出力信号である互いに反転した信号を、回路部７０６の２つの入力ゲート（ＭＯＳトランジスタ７１２、７１４からなるインバータの入力ゲートと、ＭＯＳトランジスタ７１３、７１５からなるインバータの入力ゲート）に接続している。なお、第１ＣＭＯＳインバータ７１０の入力ゲートには電流遮断用のＰＭＯＳトランジスタ７０３とプルダウン抵抗７０４の接続ノードの電位が接続されている。従って、テスト信号パッド７０１に信号が与えられていなければ、ＰＭＯＳトランジスタ７０３のゲートはプルダウン抵抗７０２により基板電位に固定される。
【００５３】
第１電源電圧が正常に印加されている場合、ＰＭＯＳトランジスタ７０３はゲートがプルダウン抵抗７０２によって基板電位に固定されており、オン状態となる。このとき、ＰＭＯＳトランジスタ７０３とプルダウン抵抗７０４の接続ノードの電位は、ＰＭＯＳトランジスタ７０３のオン抵抗とプルダウン抵抗７０４の抵抗比により決定される。ここでプルダウン抵抗７０４はＰＭＯＳトランジスタ７０３のオン抵抗よりも十分高い値を設定している。そのため第１ＣＭＯＳインバータ７１０のゲートには、ほぼ第１電源電圧に等しい電圧が印加されることとなる。
【００５４】
第１ＣＭＯＳインバータ７１０の出力信号は回路部７０６の入力ゲートの一方（ＭＯＳトランジスタ７１２，７１４からなるインバータの入力ゲート）へ接続されると共に第２ＣＭＯＳインバータ７１１のゲートへと入力される。そして、第２ＣＭＯＳインバータ７１１で再度反転された信号が回路部７０６の入力端子の他方の入力ゲート（ＭＯＳトランジスタ７１３，７１５からなるインバータの入力ゲート）へと接続される。
【００５５】
回路部７０６（レベル変換回路）は、第１電源電圧が当該レベル変換回路の正常動作可能な電圧以上の電圧であれば正常に動作する。この場合、ＭＯＳトランジスタ７１２，７１４からなるインバータの出力がハイ論理（以下、Ｈｉ）に、ＭＯＳトランジスタ７１３，７１５からなるインバータの出力がロー論理（以下、Ｌｏ）に固定される。このため、ＭＯＳトランジスタ７１７，７１８からなるインバータへの入力がＨｉとなり、第１電源の電圧が正常であれば検知信号７０９としてＬｏが出力されることになる。
【００５６】
次に第１電源電圧が低下し、回路部７０６で構成されるレベル変換回路を動作させることが出来なくなった場合を考える。レベル変換回路を安定して動作させることが出来ない状態とは、レベル変換回路内のＮＭＯＳトランジスタ７１２および７１３のどちらかをオン状態に保つことができなくなった状態と考えることが出来る。回路部７０６は、第１電源電圧により動作する回路部７０５の第１及び第２ＣＭＯＳインバータ７１０、７１１のどちらか一方の出力信号が第１電源電圧にほぼ等しい電圧を出力し、その出力電圧により回路部７０６内のＮＭＯＳトランジスタ７１２ないし７１３のどちらか一方をオン状態となることにより動作する。ところが、第１電源電圧の低下により回路部７０５の動作が不定となり、ＮＭＯＳトランジスタ７１２、７１３の両方が共にオフ状態となるような場合には、その出力信号は不定となってしまう。
【００５７】
これに対して、回路部７０６では、ＮＭＯＳトランジスタ７１２、７１３の両方がオフ状態となった場合においても、プルアップ抵抗７０７およびプルダウン抵抗７０８によりレベル変換回路の内部ノードの電位が固定される。このため、その出力論理が不定となることはない。より具体的には、ＮＭＯＳトランジスタ７１２，７１３がともにオフとなった場合、プルアップ抵抗７０７によりＰＭＯＳトランジスタ７１６がオフ状態となり、プルダウン抵抗７０８によりＭＯＳトランジスタ７１７，７１８からなるインバータへの入力はＬｏに固定される。この結果、検知信号７０９としてＨｉが出力されることになる。なお、プルアップ・プルダウン抵抗７０７、７０８はレベル変換回路を構成するＭＯＳトランジスタのオン抵抗よりも十分高い値に設定することで、第１電源電圧がＮＭＯＳトランジスタ７１２、７１３をオンさせることが出来ない電圧まで低下した場合にのみ上記のように論理を確定することとなる。
【００５８】
なお、電流遮断用ＰＭＯＳトランジスタ７０３は、回路のテストを行うときに、第１電源電圧により動作する回路の消費電流を測定するために、プルダウン抵抗７０４から流れる電流を遮断するために付加されたものである。テスト時にテスト信号パッド７０１に第１電源電圧と同電位の電圧を印加することでＰＭＯＳトランジスタ７０３をオフ状態とし、本回路で消費する第１電源電圧からの電流を遮断することが可能となる。この点について更に説明する。一般的なＣＭＯＳ回路のテスト（チップの良否判定）では、電源電流がほとんど流れないことを確認している。これは、ＣＭＯＳ回路の特徴として、静的な状態では電流が流れないということによる。インクジェット記録ヘッド用基板においても回路は基本的に全てＣＭＯＳで構成されているため、ＶＤＤに電流が流れないことをテスト時に確認している。しかしながら、本実施形態の第１電圧検知回路（図６）では、「ＰＭＯＳ７０３＋抵抗７０４」で構成されたインバータを用いており、このインバータはＣＭＯＳではないために電流を消費してしまう。つまりＣＭＯＳではない「ＰＭＯＳ＋抵抗」のインバータがあることでＶＤＤに電流が流れてしまい、他のＣＭＯＳ回路で電流が流れているのか、流れていないのかが確認できない構成となってしまう。そこで、「ＰＭＯＳ＋抵抗」によるインバータのＰＭＯＳをＯＦＦすることができる構成として、このインバータにおいて電流を流さないようにし、他のＣＭＯＳで電流が流れているかどうかのテストができるような構成としているのである。
【００５９】
図７は本実施形態によるゲート回路６０３，６０４とヒータ駆動ブロック６０６の回路構成例を説明する図である。ゲート回路６１３，６１４にはそれぞれレベル変換回路６１１、６１２でレベル変換され、第２電源電圧振幅を有するブロック選択信号と時分割選択信号が供給される。また、第１電圧検知回路６２０からは検知信号７０９が入力される。ゲート回路６１３，６１４により、ブロック選択信号と時分割選択信号のそれぞれはＡＮＤゲート５２２を経てヒータ駆動ブロック６０６へ供給される（ＡＮＤゲート５２２は各信号線毎に用意される）。ＡＮＤゲート５２２の他方の入力には第１電圧検知回路６２０の検知信号７０９がインバータ５２１を経て入力されている。この結果、検知信号７０９がＬｏの場合（第１電源の電圧が正常の場合）にのみブロック選択信号と時分割選択信号がヒータ駆動ブロック６０６へ供給されることになる。一方、検知信号７０９がＨｉの場合（第１電源の電圧が異常の場合）は、ＡＮＤゲート５２２の出力は常時オフとなるので、ヒータ５０１が駆動されることはない。
【００６０】
ヒータ選択回路５１０、ヒータ駆動用のＭＯＳトランジスタ５１１、ヒータ１１２は図３に示したヒータ選択回路３０５、ヒータ駆動用ＭＯＳトランジスタ３０６、ヒータ１１２とそれぞれ同様の機能を有する。但し、ヒータ選択回路５１０は第２電源電圧で駆動する論理回路であり、図３に示したレベル変換回路３０４はヒータ駆動ブロックには存在しない。
【００６１】
なお、上述した論理動作は一例を示したものであり、第１電圧検知回路６２０によって電圧の異常が検知された場合にヒータ駆動ブロック６０６がヒータ５０１を駆動しない論理値をゲート回路６１３，６１４が出力するように構成されていればよい。
【００６２】
以上説明したように、第１実施形態によれば、時分割選択回路６０２及びブロック選択回路６０３の後段にレベル変換回路を設ける構成としたので、図４に示すようなレベル変換回路をヒータ毎に設ける必要がなくなり、回路規模を小さくすることができる。また、第１電圧検知回路６２０とゲート回路６１３，６１４により、第１電圧値が所定値に達しておらず、レベル変換回路の動作が不安定となるような場合には、第２電圧レベルでヒータを駆動しない論理値に固定されるので、ヒータ駆動回路ブロック６０６においてヒータが駆動されることはない。従って、第１電源と第２電源の投入順序に関係なく、ヒータ駆動ブロックを安定動作させることができる。このため、第１電源電圧、第２電源電圧の印加順序に関する制約がなくなり、プリンタ本体のコストを低減できる。
【００６３】
＜第２実施形態＞
第１実施形態ではブロック選択信号及び時分割選択信号の両方にゲート回路６１３，６１４を設けた。第２実施形態ではブロック選択信号にのみゲート回路６１３を設けて、回路規模を低減させる。図８は第２実施形態を説明するための回路ブロック図と電気信号の流れを模式的に示す図である。図８において図５と同様の機能を有する構成には同一の参照番号を付してある。
【００６４】
第２実施形態においては、ブロック選択回路６０３にはゲート回路６１３が配されて第１実施形態と同じ構成となっているが、時分割選択回路６０２’ではゲート回路が省略されている。各ヒータに対応するヒータ選択回路５１０（図７）は時分割選択回路６０２’からの時分割選択信号とブロック選択回路６０３からのブロック選択信号の両方の信号がオンとなった場合にのみ有効（ヒータ駆動状態）となる。従って、電圧異常時にヒータに電流を流さないことを目的とする場合には、ＡＮＤゲート（５１０）に入力される時分割選択信号とブロック選択信号のいずれかをＬｏに確定すればよい。よって、第１電圧検知回路の出力状態により有効、無効を決定するゲート回路はブロック選択回路６０３ないし時分割選択回路６０２のどちらか一方に配置すればよい。本実施形態ではブロック選択回路６０３にのみゲート回路６１３を配置している。
【００６５】
このように、第２実施形態によれば、配置するゲート回路数を削減することでレイアウト面積の縮小が図られ、チップサイズの縮小によるコスト削減や、他の機能回路の配置余地を生じさせることが可能となる。なお、ゲート回路をブロック選択回路と時分割選択回路の何れに配置するかは例えば次のように決定すればよい。すなわち、当該記録ヘッドにおけるヒータ駆動ブロックの数をＢＮ、各ヒータ駆動ブロック毎のヒータ数をＨＮとした場合に、ＢＮ＜ＨＮであればゲート選択回路に、ＢＮ＞ＨＮであれば時分割選択回路にゲート回路を配置する。ゲート回路の回路規模をより小さくできるからである。例えば、図８において各ヒータ駆動ブロックに１６本のヒータ（ノズル）が存在する場合、ブロック選択回路内のゲート回路の規模は、時分割選択回路内のゲート回路の規模のおよそ半分となる。
【００６６】
以上説明したように、上記各実施形態によれば、インクジェット記録ヘッド用半導体基板の回路において、第２電源電圧やヒータ電源電圧が第１電源電圧よりも先に印加された場合においても、論理不定によってヒータ電流が流れるようなことが防止される。従って、複数の電圧が供給されるインクジェット記録ヘッド用基板において、いかなる順序で電源が投入されても安定した動作を実現することができ、インクジェット記録ヘッド用基板への電源投入順序に関する制約をなくすことができる。このため、プリンタ本体による電源投入制御が不要となりプリンタのコストを低減できる。なお、ヘッド用基板上に第１電圧検知回路６２０やゲート回路６１３，６１４を組み込むことは半導体回路の回路変更のみででき、回路の最適配置などを行うことでほとんどコスト増とはならない。
【図面の簡単な説明】
【００６７】
【図１】インクジェット記録ヘッド用半導体基板の回路ブロックとインク供給口を模式的に示す図である。
【図２】一般的な駆動回路１１３の回路構成と信号の流れを模式的に示す図である。
【図３】一般的なヒータ駆動ブロック内の回路構成例を示すブロック図である。
【図４】図３に示すレベル変換回路３０４の回路構成例を示すブロック図である。
【図５】第１実施形態によるインクジェット記録ヘッド用基板の回路構成例を示すブロック図である。
【図６】第１電圧検知回路の回路構成例を示すブロック図である。
【図７】第１実施形態におけるゲート回路及び駆動ブロックの回路構成例を示すブロック図である。
【図８】第２実施形態によるインクジェット記録ヘッド用基板の回路構成例を示すブロック図である。
【図９】本発明の代表的な実施例であるインクジェット記録装置の断面図である。
【図１０】ヘッドカートリッジの構成の一例を示す外観斜視図である。
【図１１】３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。
【図１２】図１に示した記録装置の制御構成を示すブロック図である。
【図１】
2006159781.tif 000003
【図２】
2006159781.tif 000004
【図３】
2006159781.tif 000005
【図４】
2006159781.tif 000006
【図５】
2006159781.tif 000007
【図６】
2006159781.tif 000008
【図７】
2006159781.tif 000009
【図８】
2006159781.tif 000010
【図９】
2006159781.tif 000011
【図１０】
2006159781.tif 000012
【図１１】
2006159781.tif 000013
【図１２】
2006159781.tif 000014