(57)【要約】【課題】本発明は、信号を水平走査期間内で画像信号と黒信号とに分割することなく、１フレーム期間内において画像信号の書込み後に黒信号の書込みを可能とする液晶表示装置及びその駆動方法を提供する。【解決手段】本発明に係る解決手段は、画素６４と、信号線６３と信号線駆動回路９０とに接続された画像信号スイッチ３０と、信号線６２とプリチャージ電圧供給回路４１とに接続されたプリチャージスイッチ４０と、１フレーム期間内に第１信号と第２信号とを含む走査線信号を、それぞれの走査線６２に順次供給する走査線駆動回路７０とを備える。画素６４は、走査線駆動回路７０から第１信号が供給されている期間に画像信号スイッチ３１がＯＮ状態となることで、画像信号が書込まれ、第２信号が供給されている期間にプリチャージスイッチ４０のみがＯＮ状態となることで、プリチャージ電圧が書込まれる。【選択図】図１
2006072078.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示素子を構成する画素がマトリクス状に配列された液晶パネルと、
前記液晶パネルにおいて同一の行方向に位置する画素群を選択走査する走査線と、
前記液晶パネルにおいて同一の列方向に位置する画素群に画像信号を供給する信号線と、
前記画像信号を前記信号線に出力する信号線駆動回路と、
前記信号線と前記信号線駆動回路とに接続された画像信号スイッチと、
前記画像信号スイッチを制御する画像信号スイッチ制御回路と、
黒信号に相当するプリチャージ電圧を前記信号線に供給するプリチャージ電圧供給回路と、
前記信号線と前記プリチャージ電圧供給回路とに接続されたプリチャージスイッチと、
前記プリチャージスイッチを制御するプリチャージスイッチ制御回路と、
１フレーム期間内に第１信号と第２信号とを含む走査線信号を、それぞれの前記走査線に順次供給する走査線駆動回路とを備えた液晶表示装置であって、
前記画素は、前記走査線駆動回路から前記第１信号が供給されている期間に前記画像信号スイッチがＯＮ状態となることで、前記画像信号が書込まれ、前記第２信号が供給されている期間に前記プリチャージスイッチのみがＯＮ状態となることで、前記プリチャージ電圧が書込まれることを特徴とする液晶表示装置。
【請求項２】
前記走査線駆動回路は、前記第１信号を生成する第１シフトレジスタと、
前記第２信号を生成する第２シフトレジスタと、
前記第２シフトレジスタの駆動を前記第１シフトレジスタの駆動に対して所定の時間遅延させるために、前記第２シフトレジスタに供給するタイミング信号を生成するカウンタと、
前記プリチャージスイッチ制御回路の出力と前記第２シフトレジスタの出力との論理演算を行う第１論理回路と、
前記第１シフトレジスタの出力と前記第１論理回路の出力との論理演算を行う第２論理回路と、
前記第２論理回路の出力をそれぞれの前記走査線に供給するドライバ回路とを備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記走査線駆動回路は、前記第２シフトレジスタを設けずに、
フリップフロップ回路と、前記第１シフトレジスタの出力と前記フリップフロップ回路の出力とが入力される第３論理回路とをさらに備え、
前記第１シフトレジスタ及び前記フリップフロップ回路は、垂直同期信号と、前記垂直同期信号に対し総走査線数の１/２に対応する所定の時間遅延させた前記タイミング信号とが入力され、
前記第１論理回路は、前記第２シフトレジスタの出力に代えて前記第１シフトレジスタの出力が入力され、
前記第２論理回路は、前記第１シフトレジスタの出力に代えて前記第３論理回路の出力が入力され、
前記フリップフロップ回路は、前半の走査線に設けられた前記第３論理回路と後半の走査線に設けられた前記第１論理回路とに出力を供給し、後半の走査線に設けられた前記第３論理回路と前半の走査線に設けられた前記第１論理回路とに反転した出力を供給することを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記第２論理回路及び前記第３論理回路に代えて、前記フリップフロップ回路の出力に基づいて、前記第１シフトレジスタの出力と前記第１論理回路の出力とを切り換えるスイッチをさらに備え、
前記フリップフロップ回路は、前記スイッチのみに出力を供給することを特徴とする請求項３記載の液晶表示装置。
【請求項５】
液晶表示素子を構成する画素がマトリクス状に配列された液晶パネルと、
前記液晶パネルにおいて同一の行方向に位置する画素群を選択走査する走査線と、
前記液晶パネルにおいて同一の列方向に位置する画素群に画像信号を供給する信号線と、
前記画像信号を前記信号線に出力する信号線駆動回路と、
１フレーム期間内に第１信号と第２信号とを含む走査線信号を、それぞれの前記走査線に順次供給する走査線駆動回路と、
水平走査期間内において画像表示信号と黒信号とが分割して構成された前記画像信号を前記信号線駆動回路に供給し、水平走査期間内において前記画像表示信号を表示させるタイミングを制御する画像期間制御信号と、前記黒信号を表示させるタイミングを制御する黒期間制御信号とを前記走査線駆動回路に供給するゲートアレイとを備える液晶表示装置であって、
前記走査線駆動回路は、前記画像信号を前記画素に書込む前記第１信号を生成する第１シフトレジスタと、
前記黒信号を前記画素に書込む前記第２信号を生成する第２シフトレジスタと、
前記第２シフトレジスタの駆動を前記第１シフトレジスタの駆動に対して所定の時間遅延させるために、前記第２シフトレジスタに供給するタイミング信号を生成するカウンタと、
前記画像期間制御信号と前記第１シフトレジスタの出力との論理演算を行う第１論理回路と、
前記黒期間制御信号と前記第２シフトレジスタの出力との論理演算を行う第２論理回路と、
前記第１論理回路の出力と、前記第２論理回路の出力との論理演算を行う第３論理回路と、
前記第３の論理回路の出力をそれぞれの前記走査線に供給するドライバ回路とを備えることを特徴とする液晶表示装置。
【請求項６】
前記走査線駆動回路は、前記第２シフトレジスタを設けずに、フリップフロップ回路をさらに備え、
前記第１シフトレジスタ及び前記フリップフロップ回路は、垂直同期信号と、前記垂直同期信号に対し総走査線数の１/２に対応する所定の時間遅延させた前記タイミング信号とが入力され、
前記第２論理回路は、前記第２シフトレジスタの出力に代えて前記第１シフトレジスタの出力が入力され、
前記フリップフロップ回路は、前半の走査線に設けられた前記第１論理回路と後半の走査線に設けられた前記第２論理回路とに出力を供給し、後半の走査線に設けられた前記第２論理回路と前半の走査線に設けられた前記第１論理回路とに反転した出力を供給することを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記第３論理回路に代えて、前記フリップフロップ回路の出力に基づいて、前記第１論理回路の出力と前記第２論理回路の出力とを切り換えるスイッチをさらに備え、
前記フリップフロップ回路は、前記スイッチのみに出力を供給することを特徴とする請求項６記載の液晶表示装置。
【請求項８】
液晶表示装置の駆動方法であって、
前記液晶表示装置は、
液晶表示素子を構成する画素がマトリクス状に配列された液晶パネルと、
前記液晶パネルにおいて同一の行方向に位置する画素群を選択走査する走査線と、
前記液晶パネルにおいて同一の列方向に位置する画素群に画像信号を供給する信号線と、
前記画像信号を前記信号線に出力する信号線駆動回路と、
前記信号線と前記信号線駆動回路とに接続された画像信号スイッチと、
前記画像信号スイッチを制御する画像信号スイッチ制御回路と、
黒信号に相当するプリチャージ電圧を前記信号線に供給するプリチャージ電圧供給回路と、
前記信号線と前記プリチャージ電圧供給回路とに接続されたプリチャージスイッチと、
前記プリチャージスイッチを制御するプリチャージスイッチ制御回路と、
１フレーム期間内に第１信号と第２信号とを含む走査線信号を、それぞれの前記走査線に順次供給する走査線駆動回路とを備え、
前記駆動方法は、
前記走査線駆動回路が前記第１信号を供給し、且つ前記画像信号スイッチがＯＮ状態となる期間に、前記画像信号を前記画素に書込む工程と、
前記走査線駆動回路が前記第２信号を供給し、且つ前記プリチャージスイッチがＯＮ状態となる期間に、前記プリチャージ電圧を前記画素に書込む工程とを備えることを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に係る発明であって、特に、主として動画を表示させる液晶表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
従来の画像表示装置としては、フレーム周期に対して十分短い時間のみ画像を表示するインパルス型表示装置（例えば、ＣＲＴ）と、新たな画像の書込みが行われるまで前フレームの画像表示を保持し続けるホールド型表示装置（例えば、液晶表示装置）の２種類に大きく分類される。
【０００３】
インパルス型表示装置とホールド型表示装置とを比較した場合、特に、ホールド型表示装置では、動画を表示したとき残像が生じるという問題があった。これは、眼球の随従性運動と積分効果によるものである。つまり、眼球は随従性運動により対象物が動く方向に連続的に動き、そして、この間に視線が通る対象物からの光刺激を足し合わせて応答することになる。しかし、眼球を対象物に応じて移動しても、同一のフレーム周期内で画像が変化しないホールド型表示装置では、対象物の動きが速ければ速いほど著しい動解像度の低下が生じることになる。
【０００４】
上記に示すホールド型表示装置の問題を解決するため、特許文献１に示すような液晶表示装置が考えられている。この特許文献１では、１フレーム期間内に画像を表示する期間と、黒信号を書込んで黒画像を表示する期間とを設けて、ホールド型表示装置でありながらインパルス型表示の駆動に近づける駆動方法が示されている。
【０００５】
【特許文献１】特開２００２−４１００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１では、１フレーム期間内に画像を表示する期間と、黒信号を書込んで黒画像を表示する期間とが設けられるために、ゲートアレイから画素に供給される信号は、水平走査期間内で画像信号の部分と黒信号の部分とが分割され、当該部分が交互に周期的に繰り返すような信号である。そのため、特許文献１では、一般的な液晶表示装置で用いられている画像信号のみの信号とは異なる信号を画素に供給する必要があり、一般的な液晶表示装置とは異なるゲートアレイ等を用いる必要があり、コストがかかる問題があった。
【０００７】
また、水平走査期間内で画像信号の部分と黒信号の部分とが分割された信号が画素に供給される液晶表示装置を構成する場合であって、特許文献１では、画像信号を書込む走査線信号（第１信号）と黒信号を書込む走査線信号（第２信号）とは位相がずれているため、単純なシフトレジスタで構成された走査線駆動回路では生成できない。そのため、特許文献１では、従来とは回路構成が異なる走査線駆動回路を採用する必要があり、コストがかかる問題があった。
【０００８】
そこで、本発明は、画像信号を水平走査期間内で画像信号と黒信号とに分割することなく、１フレーム期間内において画像信号の書込み後に黒信号の書込みを可能とする液晶表示装置及びその駆動方法を提供することを目的とする。また、本発明は、特別な回路構成を採用することなく異なる位相差を持つ走査線信号を生成する走査線駆動回路を備える液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る解決手段は、液晶表示素子を構成する画素がマトリクス状に配列された液晶パネルと、液晶パネルにおいて同一の行方向に位置する画素群を選択走査する走査線と、液晶パネルにおいて同一の列方向に位置する画素群に画像信号を供給する信号線と、画像信号を信号線に出力する信号線駆動回路と、信号線と信号線駆動回路とに接続された画像信号スイッチと、画像信号スイッチを制御する画像信号スイッチ制御回路と、黒信号に相当するプリチャージ電圧を信号線に供給するプリチャージ電圧供給回路と、信号線とプリチャージ電圧供給回路とに接続されたプリチャージスイッチと、プリチャージスイッチを制御するプリチャージスイッチ制御回路と、１フレーム期間内に第１信号と第２信号とを含む走査線信号を、それぞれの走査線に順次供給する走査線駆動回路とを備えた液晶表示装置であって、画素は、走査線駆動回路から第１信号が供給されている期間に画像信号スイッチがＯＮ状態となることで、画像信号が書込まれ、第２信号が供給されている期間にプリチャージスイッチのみがＯＮ状態となることで、プリチャージ電圧が書込まれる。
【発明の効果】
【００１０】
本発明に記載の液晶表示装置は、走査線駆動回路から第１信号が供給されている期間に画像信号スイッチがＯＮ状態となることで、画素に画像信号が書込まれ、第２信号が供給されている期間にプリチャージスイッチのみがＯＮ状態となることで、画素にプリチャージ電圧が書込まれる構成をとるので、信号を水平走査期間内で画像信号と黒信号とを分割する必要がなく、一般的な画像信号を用いることができ、特別なゲートアレイ等を用いる必要がないのでコストの増加を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
まず、画素に供給される信号が、水平走査期間内で画像信号の部分と黒信号の部分とに分割される場合の液晶表示装置の構成を図１４に示す。図１４に示す液晶表示装置１では、ゲートアレイ１０と、動き判別処理部２０と、液晶モジュール６０とを備えている。そして、液晶モジュール６０は、液晶パネル６１と、走査線駆動回路７０と、信号線駆動回路９０とで構成される。さらに、液晶パネル６１は、複数の走査線６２と、当該複数の走査線６２と交差する複数の信号線６３と、マトリクス状に配置された画素６４と、画素６４に対応して設けられたＴＦＴ（Thin Film Transistor）６５とを備えている。
【００１２】
ここで、ＴＦＴ６５のゲート電極は走査線６２と接続され、ＴＦＴ６５のソース電極は信号線６３と接続され、ＴＦＴ６５のドレイン電極は画素６４と接続されている。これにより、走査線６２の電圧を制御することにより、当該走査線６２に接続されたＴＦＴ６５は、信号線６３から画像信号を画素６４に送出するスイッチング素子として動作することになる。
【００１３】
また、動き判別処理部２０は、画像信号及び同期信号に基づいて、フレーム画像を所定の間隔で取り込み、連続して取り込んだ２個のフレーム画像に対する相関を調べ、当該２個のフレーム画像が動画か静止画かの判別を行う。この判別結果は、表示方式指示信号に含まれゲートアレイ１０に送出される。ゲートアレイ１０では、外部から送られてくる画像信号及び同期信号、動き判別処理部２０から送られてくる表示方式指示信号に基づいて、画像信号や走査線信号、出力制御信号を生成する。
【００１４】
ここで、画像信号は信号線駆動回路９０に供給され、走査線信号及び出力制御信号は走査線駆動回路７０に供給される。そして、液晶パネル６１は、走査線駆動回路７０と、信号線駆動回路９０とによって駆動される。走査線駆動回路７０は、図示していないがシフトレジスタを有しており、このシフトレジスタによって走査線信号が順次シフトされてシフトレジスタ内に伝送されていく。なお、走査線駆動回路７０は、出力制御信号によって、出力制御が行われている。
【００１５】
次に、図１４で示した液晶表示装置において、５０％デューティの黒書込みを行う駆動方法について説明する。まず、図１５に、当該駆動方法の信号波形を示す。図１５（ａ）に示す信号線６３に供給される信号は、水平走査期間内を画像信号と黒信号とで分割した信号である。なお、図１５に示す信号波形においては、画素６４に書込まれる電圧が無電圧状態の場合に黒表示となるとするので、液晶表示装置はノーマリーブラックである。
【００１６】
次に、液晶パネル６１の１行目と２行目の走査線６２に走査線駆動回路７０が出力する走査線信号を図１５（ｂ）、（ｃ）に示す。１行目及び２行目の走査線６２に接続された画素６４は、走査線信号の第１信号によって画像信号が書込まれ、１行目及び２行目の画素に画像が表示される。ここで、液晶パネル６１の全走査線数をＧａｌｌとする。そして、図１５（ｄ）に示す信号波形では、画面半分であるＧａｌｌ／２行目の走査線６２に走査線信号の第１信号が供給されている。この時点で、図１５（ａ）に示す信号波形では、１行目の走査線６２に走査線信号の第２信号が供給され、図１５（ａ）に示す黒信号が１行目の走査線６２に接続されている画素群に書込まれる。このとき液晶表示装置１では、図１６（ａ）に示す画像が表示されることになる。図１６（ａ）では、画面のＧａｌｌ／２行目まで画像が書込まれているが、１行目の画素には黒が書込まれている。
【００１７】
同様に、（Ｇａｌｌ／２）＋１行目の走査線６２に供給される走査線信号の信号波形を図１５（ｅ）に示す。（Ｇａｌｌ／２）＋１行目の走査線６２に接続された画素６４は、走査線信号の第１信号によって画像信号が書込まれる。一方、これと同時に２行目の走査線６２には図１５（ｂ）に示す走査線信号の第２信号が供給され、２行目の画素６４は、第２信号によって黒信号が書込まれる。このとき液晶表示装置１に表示される画像を図１６（ｂ）に示す。図１６（ｂ）では、画面の（Ｇａｌｌ／２）＋１行目まで画像が書込まれているが、２行目までの画素６４には黒が書込まれている。以降同様に、Ｇａｌｌ行目までの走査線６２に対して、走査線信号を供給する。
【００１８】
図１６（ｃ）に、Ｇａｌｌ行目の走査線６２に走査線信号の第１信号が供給され、同時に（Ｇａｌｌ／２）−１行目の走査線６２に走査線信号の第２信号が供給された時点の画像を示す。次に、図１６（ｄ）に、１行目の走査線６２に走査線信号の第１信号が供給され、同時に（Ｇａｌｌ／２）行目の走査線６２に走査線信号の第２信号が供給された時点の画像を示す。さらに、図１６（ｅ）に、（Ｇａｌｌ／２）行目の走査線６２に走査線信号の第１信号が供給され、同時にＧａｌｌ行目の走査線６２に走査線信号の第２信号が供給された時点の画像を示す。以上のように、図１６（ａ）〜（ｅ）に示す画面表示となるように駆動を繰り返すことで、液晶表示装置においてインパルス表示に近い表示を行うことができる。
【００１９】
上記のような駆動を行う場合、各走査線６２に接続された画素の電圧波形は、図１５（ｆ）、（ｇ）に示すようになる。図１５（ｆ）は、１行目の走査線６２に接続された画素の電圧波形であり、第１信号が１行目からＧａｌｌ／２行目まで走査されている期間に画像が表示され、第１信号がＧａｌｌ／２＋１行目からＧａｌｌ行目まで走査されている期間に黒が表示される。同様に、図１５（ｇ）は、Ｇａｌｌ／２＋１行目の走査線６２に接続された画素の電圧波形であり、第１信号が１行目からＧａｌｌ／２行目まで走査されている期間に黒が表示され、第１信号がＧａｌｌ／２＋１行目からＧａｌｌ行目まで走査されている期間に画像が表示される。なお、図１６（ｆ）に、１００％デューティの静止画の例を示しており、この場合においては黒表示を行わない。
【００２０】
図１５、図１６では、５０％デューティの場合で説明したが、第２信号を書込むタイミングを変えることによって、（１００／Ｇａｌｌ）％から１００％まで、（１００／Ｇａｌｌ）％の間隔で、任意の比率のデューティ比を調整することができる。上記の一連の動作によって、液晶表示装置は、１フレーム期間内において、走査線信号の第１信号で画像信号を書込み、その後走査線信号の第２信号で黒信号を書込むことで１画面内での書込みと消去を同時に行うことが可能となり、ホールド型表示装置でありながら、インパルス表示に近づけることができる。
【００２１】
次に、画素に供給される信号が、水平走査期間内で画像信号の部分と黒信号の部分とに分割されていない場合の本実施の形態に係る液晶表示装置について説明する。まず、図１に、本実施の形態に係る液晶表示装置の構成図を示す。図１に示す液晶表示装置は、プリチャージ回路を備えた液晶表示装置である。なお、図１４と同等部分には、同一符号を付している。ただし、信号線駆動回路９０に供給される画像信号は、図１５（ａ）に示すような水平走査期間内で画像信号の部分と黒信号の部分とが分割された信号ではなく、画像信号の部分のみの信号が供給されている。
【００２２】
図１に示す画像信号スイッチ３０は、液晶パネル６１の信号線６３と信号線駆動回路９０との間にそれぞれ設けられており、信号線６３と信号線駆動回路９０との接続を制御している。また、画像信号スイッチ制御回路３１は、プリチャージ期間以外の期間に信号線駆動回路９０と信号線６３とを接続して、信号線駆動回路９０のソースレベルドライバ９１から出力される画像信号が信号線６３に供給されるように画像信号スイッチ３０を制御している。
【００２３】
さらに、本実施の形態に係る液晶表示装置では、プリチャージ電圧供給回路４１が設けられている。このプリチャージ電圧供給回路４１と液晶パネル６１の信号線６３との間にプリチャージスイッチ４０が設けられおり、信号線６３とプリチャージ電圧供給回路４１との接続を制御している。また、プリチャージスイッチ４０は、プリチャージスイッチ制御回路４２に接続されている。このプリチャージスイッチ制御回路４２は、プリチャージ期間だけプリチャージ電圧供給回路４１と信号線６３とを接続して、信号線６３にプリチャージ電圧供給回路４１から出力されたプリチャージ電圧を供給できるようにプリチャージスイッチ４０を制御している。
【００２４】
図２は、本実施の形態に係る液晶表示装置の信号波形図である。なお、図２に示す信号波形による駆動では、５０％デューティの黒書込みを行っている。そして、図示していないが、本実施の形態では、図１５（ａ）に示した信号波形のように、画像信号が水平走査期間内で分割されていない。そのため、本実施の形態では、液晶パネルの種類（ノーマリーブラック、ノーマリーホワイト）や駆動方式（反転駆動）に関係がないので、画像信号を考慮せずに走査線駆動回路７０から出力される走査線信号の信号波形のみ駆動方法を説明することが可能となる。
【００２５】
次に、図２（ａ）はプリチャージスイッチ制御信号の信号波形であり、水平期間内のプリチャージ期間にプリチャージスイッチ４０を動作させる。図２（ｂ）は画像信号スイッチ制御信号の信号波形であり、水平期間内のプリチャージ期間以外の期間（画像信号期間）に画像信号スイッチ３０を動作させる。さらに、図２（ｃ）に１行目の走査線駆動回路７０の走査線信号を、図２（ｄ）に２行目の走査線駆動回路７０の走査線信号をそれぞれ示す。図２（ｃ）及び図２（ｄ）に示す走査線信号は、１水平走査期間のパルス幅を持つ第１信号を有し、この第１信号によってＴＦＴ６５がＯＮする。
【００２６】
ＴＦＴ６５がＯＮしている１水平走査期間内には、必ずプリチャージ期間と画像信号期間とがそれぞれ存在する。このプリチャージ期間では、図２（ａ）に示すプリチャージスイッチ制御信号がプリチャージスイッチ制御回路４２から送出されプリチャージスイッチ４０がＯＮとなる。プリチャージスイッチ４０がＯＮとなることで、プリチャージ電圧供給回路４１から出力されるプリチャージ電圧が画素６４群に供給され、画素６４群に黒が表示される。次に、プリチャージ終了後の画像信号期間に、図２（ｂ）に示す画像信号スイッチ制御信号が画像信号スイッチ制御回路３１から送出され画像信号スイッチ３０がＯＮとなる。画像信号スイッチ３０がＯＮとなることで、信号線駆動回路９０から出力される画像信号が画素６４群に供給され、画素６４群に画像が表示される。
【００２７】
図２（ｃ）及び図２（ｄ）から分かるように、走査線信号の第１信号は、１行目と２行目とが互いに重ならないように、順次タイミングをずらせながらＴＦＴ６５に供給される。２行目以降も同様に、走査線信号の第１信号は、順次タイミングをずらせながらＴＦＴ６５に供給され、１フレーム期間内に全ての走査線（行）に走査線信号の第１信号が供給される。これは、走査線駆動回路７０によって全ての走査線６２が選択されることである。
【００２８】
Ｇａｌｌを全走査線数（全行数）とすると、本実施の形態では、走査線（Ｇａｌｌ／２）＋１行目において、図２（ｅ）に示すように走査線信号の第１信号が（Ｇａｌｌ／２）＋１行目のＴＦＴ６５に供給される。これと同時に、図２（ｃ）に示すように１行目のＴＦＴ６５に走査線信号の第２信号が供給される。この走査線信号の第２信号は、１プリチャージ期間のパルス幅で、且つプリチャージスイッチ制御信号と同期している。そのため、１行目と（Ｇａｌｌ／２）＋１行目の走査線６２にはプリチャージ電圧が供給され、当該走査線に接続された画素６４群に黒が表示される。
【００２９】
その後の画像信号期間においては、（Ｇａｌｌ／２）＋１行目の走査線６２には走査線信号の第１信号が供給されているので、（Ｇａｌｌ／２）＋１行目の画素６４群には画像信号が書込まれる。しかし、１行目の走査線６２には走査線信号の第２信号が供給されているので、画像信号期間に１行目のＴＦＴ６５はＯＦＦとなり画素６４群には画像信号が書込まれない。各走査線６２についても同様の処理が行われ、図２（ｆ）に示すようにＧａｌｌ行目に走査線信号が供給されることにより１画面の表示が終了する。
【００３０】
これら一連の動作によって、本実施の形態では、１フレーム期間内に、プリチャージ電圧と画像信号とを書込むための走査線信号の第１信号と、その後プリチャージ電圧のみを書込むための走査線信号の第２信号とが各走査線６２に供給されている。これにより、本実施の形態に係る液晶表示装置では、画像信号の部分と黒信号の部分とが分割された信号を用いずとも、１画面の画像の書込みと消去とを同時に行うことができインパルス表示に近い表示が可能となり残像の発生を抑えることができる。
【００３１】
つまり、図２（ｇ）に示すように１行目の画素６５群の表示状態は、走査線信号の第１信号と画像信号スイッチ制御信号のＯＮ信号とがともに供給されてから走査線信号の第２信号が供給されるまで間、画像が表示され、それ以降は黒が表示される。２行目以降も同様に、画像表示期間が順次ずれながら表示される。図２（ｈ）に２行目の画素６５群の表示状態、図２（ｉ）に（Ｇａｌｌ／２）行目の画素６５群の表示状態、図２（ｊ）にＧａｌｌ行目の画素６５群の表示状態をそれぞれ示している。
【００３２】
以上のように、本実施の形態に係る液晶表示装置及びその駆動方法によれば、プリチャージ回路を用いて画像表示後の黒表示期間を設けることで、信号を水平走査期間内で画像信号と黒信号とに分割することなく、インパルス表示に近い表示が可能となり、動画の残像防止を実現することができる。
【００３３】
なお、図２で示した信号波形では、５０％デューティの黒書込みを行う場合について説明したが、本実施の形態に係る液晶表示装置は、プリチャージだけを行う第２信号のタイミングを変えることで、任意のデューティ比に設定できることは言うまでもない。また、図１に示す液晶表示装置では、画像信号スイッチ３０とプリチャージスイッチ４０と信号線６３の両端に配置したが、信号線６３の片端に両スイッチを配置することや両スイッチを一回路にまとめて構成しても良いことは言うまでもない。
【００３４】
さらに、本実施の形態に係る液晶表示装置では、画像信号スイッチ３０を信号線６３と１対１となるように構成したが、２対１又は３対１などのマルチプレクサで構成しても良いことは言うまでもない。また、図１に示す液晶表示装置では、画像信号スイッチ３０やプリチャージスイッチ４０などの回路部分と、液晶パネル６１とが別に構成され互いに接続されているが、当該回路部分を液晶パネル６１上に形成しても良いことは言うまでもない。
【００３５】
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態では、実施の形態１で示した液晶表示装置における走査線駆動回路７０について具体的な構成を示したものある。まず、本実施の形態に係る走査線駆動回路７０では、２つのシフトレジスタによって水平走査期間のパルス幅とプリチャージ期間のパルス幅を持つ２つの走査線信号（第１信号及び第２信号）を出力するように構成している。
【００３６】
次に、本実施の形態に係る走査線駆動回路７０の構成を図３に示す。図３示す走査線駆動回路７０では、垂直同期信号ＳＴＶのタイミングでラッチされる第１シフトレジスタ７１を備えている。この第１シフトレジスタ７１は、走査線６２の本数分フリップフロップ回路が設けられ、各走査線６２に対して供給する走査線信号の第１信号を生成している。そして、図３示す走査線駆動回路７０では、タイミング信号を出力するカウンタ７３と、カウンタ７３が出力するタイミングでラッチされる第２シフトレジスタ７２を備えている。なお、タイミング信号は、カウンタ７３が走査線数設定信号に基づいて、垂直同期信号ＳＴＶに対して所定の走査線数に応じた水平走査期間ずらせた信号である。また、第２シフトレジスタ７２は、走査線６２の本数分フリップフロップ回路が設けられ、各走査線６２に対して供給する走査線信号の第２信号を生成している。
【００３７】
さらに、図３示す走査線駆動回路７０では、第２シフトレジスタ７２の出力とプリチャージスイッチ制御回路４２からのプリチャージスイッチ制御信号との論理演算を行い、１プリチャージ期間のパルス幅の第２信号を生成するＡＮＤ回路７４と、第１シフトレジスタ７１の出力とＡＮＤ回路７４の出力とのＯＲ演算を行うＯＲ回路７５と、ＯＲ回路７５が出力した信号のレベルを調整するゲートレベルドライバ７６とを備える。なお、ＡＮＤ回路７４、ＯＲ回路７５及びゲートレベルドライバ７６も走査線６２の数だけ設けられている。
【００３８】
次に、本実施の形態に係る走査線駆動回路７０における信号波形を図４に示す。以下、図４を参照して、その動作を具体的に説明する。まず、図４（ａ）では垂直同期信号ＳＴＶのタイミングでラッチされた、第１シフトレジスタ７１の１段目の出力信号（走査線信号の第１信号）を示す。垂直同期信号ＳＴＶは、カウンタ７３にも入力される。カウンタ７３では、走査線数設定信号に基づいて、垂直同期信号ＳＴＶに対し所定の走査線数に応じた水平走査期間ずらしたタイミング信号を第２シフトレジスタ７２に供給する。
【００３９】
そして、第２シフトレジスタ７２は、カウンタ７３のタイミング信号でラッチされる。図４（ｂ）に、カウンタ７３の出力であるタイミング信号でラッチされた、第２シフトレジスタ７２の１段目の出力信号を示す。走査線信号の第２信号は１プリチャージ期間のパルス幅を有しているため、１水平走査期間のパルス幅を有する第２シフトレジスタ７２の出力信号を１プリチャージ期間のパルス幅にする必要がある。そのため、第２シフトレジスタ７２の出力信号は、プリチャージスイッチ制御信号とＡＮＤ演算をＡＮＤ回路７４で行う。図４（ｃ）に、プリチャージスイッチ制御信号を示す。また、図４（ｄ）に、第２シフトレジスタ７２の出力信号とプリチャージスイッチ制御信号とのＡＮＤ演算を行った後の信号を示す。
【００４０】
さらに、第１シフトレジスタ７１の出力信号とＡＮＤ回路７４の出力信号とＯＲ演算をＯＲ回路７５で行い、ゲートレベルドライバ７６から出力することで、図４（ｅ）に示すような出力波形となる。つまり、図４（ｅ）に示す走査線駆動回路７０の出力波形は、１フレーム期間内において、プリチャージ電圧及び画像信号をＴＦＴ６５に書込むことができる走査線信号の第１信号と、その後にプリチャージ電圧のみを書込むことができる走査線信号の第２信号とを含んでいる。なお、図４では１行目の走査線信号のみを説明したが、実施の形態１の図３に示すように全ての走査線信号ごとに順次同様の処理を行い出力信号を生成していることは言うまでもない。
【００４１】
以上のように、本実施の形態に係る走査線駆動回路７０によれば、信号を水平走査期間内で画像信号と黒信号とに分割することなく、１フレーム期間内において画像信号の書込み後に黒信号の書込むことが可能であり、さらに、カウンタ７３に供給する走査線数設定信号によって任意のデューティ比でプリチャージを行える走査線駆動回路を実現できる。
【００４２】
（変形例）
なお、本実施の形態に係る走査線駆動回路７０変形例を図５に示す。図５に示す走査線駆動回路７０では、カウンタ７３に代えてスイッチ７７を設けた点が図３に示す走査線駆動回路７０と異なる。つまり、図３に示すカウンタ７３が出力する走査線数設定信号に応じたタイミング信号を、第１シフトレジスタ７１の出力信号で代用するために、カウンタ７３に代えて図５に示すスイッチ７７が設けられている。このスイッチ７７は、例えば、第１シフトレジスタ７１のＧａｌｌ／２＋１段目に位置するフリップフロップ回路の出力信号を、タイミング信号として第２シフトレジスタ７２に供給できるようにスイッチを切り換える。但し、当該構成においては、デューティ比の設定数が多いと配線が増える問題があるが、設定数を少なくすれば図３の走査線駆動回路７０に比べて回路構成より簡略化することができる。
【００４３】
（実施の形態３）
次に、実施の形態３について以下に説明する。本実施の形態では、実施の形態２に係る走査線駆動回路７０において、カウンタ７３の設定を走査線数の１／２と固定することで、第２シフトレジスタ７２を省略する構成である。
【００４４】
図６に、本実施の形態に係る走査線駆動回路７０の構成図を示す。図６に示す走査線駆動回路７０では、カウンタ７３が、垂直同期信号ＳＴＶに対し総走査線数の１／２に応じた水平走査期間ずれたタイミング信号を出力する。フリップフロップ回路７８は、垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号が入力され、１フレーム期間の半分でハイ状態とロー状態が切り替わる信号（以下、ＦＦ信号ともいう）と、その反転信号（以下、ＦＦ反転信号ともいう）を出力する。
【００４５】
第１シフトレジスタ７１には、垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号とがＯＲ回路７９を経て入力される。そして、１行目からＧａｌｌ／２行目まで（以下、前半行という）の第１シフトレジスタ７１の出力は、ＦＦ信号とともにＡＮＤ回路８０に入力されるものと、ＦＦ反転信号及びプリチャージスイッチ制御信号とともにＡＮＤ回路７４に入力されるものがある。Ｇａｌｌ／２＋１行目からＧａｌｌ行目まで（以下、後半行という）の第１シフトレジスタ７１の出力は、ＦＦ反転信号とともにＡＮＤ回路８０に入力されるものと、ＦＦ信号及びプリチャージスイッチ制御信号とともにＡＮＤ回路７４に入力されるものがある。さらに、本実施の形態に係る走査線駆動回路７０では、ＡＮＤ回路７４及びＡＮＤ回路８０の出力がＯＲ回路７５に入力され、ＯＲ回路７５の出力がゲートレベルドライバ７６を介して走査線６２に入力される。
【００４６】
次に、本実施の形態に係る走査線駆動回路７０の信号波形を図７に示す。以下、図７を参照して、走査線駆動回路７０の動作を具体的に説明する。まず、図７（ａ）は、垂直同期信号ＳＴＶを示している。図７（ｂ）に示すようにカウンタ７３では、この垂直同期信号ＳＴＶに対して総走査線数Ｇａｌｌの１／２に応じた水平走査期間ずれたタイミング信号（（Ｇａｌｌ／２）＋１本目の位置にパルスが立つ信号）が出力される。垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号が入力されるＯＲ回路７９の出力は、図７（ｃ）に示すように第１シフトレジスタ７１の入力信号となる。なお、図７（ｃ）に示すように、第１シフトレジスタ７１の入力信号は、１フレーム期間内に２回ラッチを行う信号である。
【００４７】
一方、フリップフロップ回路７８に垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号とを入力すると、フリップフロップ回路７８の出力は、図７（ｄ）に示すような１フレーム期間の半分でハイ状態とロー状態とが切り替わるＦＦ信号が出力される。なお、図７には示していないが、フリップフロップ回路７８からはＦＦ信号の反転信号であるＦＦ反転信号も出力される。
【００４８】
図７（ｃ）に示すように、第１シフトレジスタ７１は、１フレーム期間内に２回ラッチされるため、それぞれのフリップフロップ回路から出力される信号は１フレーム周期内において最初のパルスと総走査線数Ｇａｌｌの１／２に対応する水平走査期間だけ遅れて出力されるパルスとを有する。そして、この２つのパルスは、どちらも同じ１水平走査期間のパルス幅を持っている。
【００４９】
しかし、図７（ｆ）〜図７（ｊ）に示すように、走査線６２に供給される走査線信号は、１水平走査期間のパルス幅を持つ第１信号と、１プリチャージ期間のパルス幅を持つ第２信号とを含んでいる。そこで、第１シフトレジスタ７１から出力される信号をＡＮＤ回路７４，８０、ＯＲ回路７５及びゲートレベルドライバ７６を経て走査線信号として出力される動作を以下に説明する。
【００５０】
まず、１行目からＧａｌｌ／２行目まで（前半行）の第１シフトレジスタ７１の出力は、ＦＦ信号とともにＡＮＤ回路８０に入力される。そのため、１フレーム期間の前半における第１シフトレジスタ７１の出力は、ＡＮＤ回路８０から１水平走査期間のパルス幅を持つ第１信号として出力される。また、前半行の第１シフトレジスタ７１の出力は、ＦＦ反転信号とプリチャージスイッチ制御信号とともにＡＮＤ回路７４に入力される。そのため、１フレーム期間の後半における第１シフトレジスタ７１の出力は、ＡＮＤ回路７４からプリチャージスイッチ制御信号のパルス幅を持つ第２信号として出力される。
【００５１】
前半行のＡＮＤ回路７４，８０の出力は、ＯＲ回路７５及びゲートレベルドライバ７６を経て、図７（ｆ）〜図７（ｈ）に示すような走査線信号として出力される。図７（ｆ）〜図７（ｈ）に示す走査線信号は、第１信号と総走査線数の１／２に応じた水平走査期間遅れて出力される第２信号を有する信号として得られる。なお、図７（ｅ）には、プリチャージスイッチ制御信号の信号波形を示す。
【００５２】
一方、Ｇａｌｌ／２＋１行目からＧａｌｌ行目まで（後半行）の第１シフトレジスタ７１の出力は、ＦＦ反転信号とともにＡＮＤ回路８０に入力される。そのため、１フレーム期間の後半における第１シフトレジスタ７１の出力は、ＡＮＤ回路８０から１水平走査期間のパルス幅を持つ第１信号として出力される。また、後半行の第１シフトレジスタ７１の出力は、ＦＦ信号とプリチャージスイッチ制御信号とともにＡＮＤ回路７４に入力される。そのため、１フレーム期間の前半における第１シフトレジスタ７１の出力は、ＡＮＤ回路７４からプリチャージスイッチ制御信号のパルス幅を持つ第２信号として出力される。
【００５３】
後半行のＡＮＤ回路７４，８０の出力は、ＯＲ回路７５及びゲートレベルドライバ７６を経て、図７（ｉ），図７（ｊ）に示すような走査線信号として出力される。図７（ｉ），図７（ｊ）に示す走査線信号は、第１信号と総走査線数の１／２に応じた水平走査期間遅れて出力される第２信号を有する。
【００５４】
以上のように、本実施の形態に係る走査線駆動回路７０は、信号を水平走査期間内で画像信号と黒信号とに分割することなく、１フレーム期間内において画像信号の書込み後に黒信号の書込むことが可能であり、さらに、第２信号を第１信号に対して総走査線数の１／２に応じた水平走査期間ずらすこと、つまり５０％デューティに固定することで、第２シフトレジスタ７２を設けずに第１シフトレジスタ７１のみので走査線駆動回路７０を構成することが可能となる。なお、走査線駆動回路７０の出力数と、走査線本数が異なる場合でも、それぞれの１行目を合わせるのではなく、それぞれの（Ｇａｌｌ／２）行目を合わせるように接続することで、走査線駆動回路７０の出力数と、走査線本数が同じ場合と同様の黒書込みができることは言うまでもない。
【００５５】
逆に、例えば走査線駆動回路７０が液晶パネル上に形成されていて走査線駆動回路７０の出力数と走査線本数が等しい場合、カウンタ７３を、カウンタ数固定で走査線数設定信号を必要としない固定カウンタとしても良いことは言うまでもない。
【００５６】
（変形例）
図８に、本実施の形態の変形例に係る走査線駆動回路７０の構成図を示す。図６に示す走査線駆動回路７０では、ＡＮＤ回路７４，８０において、第１シフトレジスタ７１の出力をフリップフロップ回路７８からのＦＦ信号とＦＦ反転信号とＡＮＤ演算を行い、ＯＲ回路７５において、ＡＮＤ回路７４，８０からの出力のＯＲ演算を行っていた。
【００５７】
しかし、図８に示す走査線駆動回路７０では、ＯＲ回路７５を設ける代わりに、フリップフロップ回路７８からのＦＦ信号に基づいて第１シフトレジスタ７１の出力とＡＮＤ回路７４の出力を切り換えるスイッチ８１を設けている。図８に示す走査線駆動回路７０では、スイッチ８１を設けることにより、ＡＮＤ回路８０が不要で且つ配線を減らすことができるので回路構成を簡略することができる。
【００５８】
具体的に、図８に示す走査線駆動回路７０の動作を以下に説明する。まず、第１行目からＧａｌｌ／２行目までのスイッチ８１には、第１シフトレジスタ７１の出力が図中の白側端子に、第１シフトレジスタ７１の出力とプリチャージスイッチ制御信号とが入力されるＡＮＤ回路７４の出力が図中の黒側端子に接続される。そして、スイッチ８１に入力されるＦＦ信号がハイ状態の場合、スイッチ８１は白側端子がＯＮ状態となり、第１シフトレジスタ７１の出力がドライバ回路７６に出力される。一方、スイッチ８１に入力されるＦＦ信号がロー状態の場合、スイッチ８１は黒側端子がＯＮ状態となり、ＡＮＤ回路７４の出力がドライバ回路７６に出力される。これにより、走査線信号は、１フレーム周期内において、１水平走査期間のパルス幅を有する第１信号と、１プリチャージ期間のパルス幅を有する第２信号とを有することになる。そして、走査線信号の第２信号は、第１信号に対して総走査線の１／２に応じた水平走査期間遅延している。
【００５９】
次に、（Ｇａｌｌ／２）＋１からＧａｌｌ行目までのスイッチ８１には、第１シフトレジスタ７１の出力が図中の黒側端子に、ＡＮＤ回路７４の出力が図中の白側端子に接続される。そして、スイッチ８１に入力されるＦＦ信号がハイ状態の場合、スイッチ８１は白側端子がＯＮ状態となり、ＡＮＤ回路７４の出力がドライバ回路７６に出力される。一方、スイッチ８１に入力されるＦＦ信号がロー状態の場合、スイッチ８１は黒側端子がＯＮ状態となり、第１シフトレジスタ７１の出力がドライバ回路７６に出力される。これにより、走査線信号は、１フレーム周期内において、１水平走査期間の幅を有する第１信号と、プリチャージ期間の幅を有する第２信号とを有する。そして、走査線信号の第２信号は、第１信号に対して総走査線の１／２に応じた水平走査期間遅延している。
【００６０】
以上のように、本変形例においても、信号を水平走査期間内で画像信号と黒信号とに分割することなく、１フレーム期間内において画像信号の書込み後に黒信号の書込むことが可能であり、さらに、ＡＮＤ回路８０が不要で且つ配線を減らすことができるので回路構成を簡略することができる。
【００６１】
（実施の形態４）
次に、実施の形態４について以下に説明する。本実施の形態では、走査線信号の第１信号と第２信号とで位相のずれた走査線信号を走査線に供給する走査線駆動回路について、具体的な構成を示す。なお、本実施の形態においては、図１に示すような画像信号スイッチ３０やプリチャージスイッチ４０等が設けられる液晶表示装置ではなく、図１４に示すような液晶表示装置に適用される走査線駆動回路の構成である。
【００６２】
図９に、本実施の形態に係る走査線駆動回路７０の構成図を示す。図９に示す走査線駆動回路７０では、垂直同期信号ＳＴＶでラッチされる画像信号用の第１シフトレジスタ７１と、カウンタ７３の出力であるタイミング信号でラッチされる黒書込み用の第２シフトレジスタ７２とを備えている。さらに、図９に示す走査線駆動回路７０では、第１シフトレジスタ７１の出力と、画像期間信号とのＡＮＤ演算を行うＡＮＤ回路８２と、第２シフトレジスタ７１の出力と、黒期間信号とのＡＮＤ演算を行うＡＮＤ回路８３と、ＡＮＤ回路８２，８３の出力が入力されるＯＲ回路７５と、ＯＲ回路７５の出力を走査線６２に供給するゲートレベルドライバ７６とを備えている。
【００６３】
次に、本実施の形態に係る走査線駆動回路７０の信号波形を図１０に示す。以下、図１０を参照して、本実施の形態に係る走査線駆動回路７０の動作を具体的に説明する。まず、図１０（ａ）には、垂直同期信号ＳＴＶでラッチされた、第１シフトレジスタ７１の１段目の出力信号波形を示す。図９に示すように、垂直同期信号ＳＴＶはカウンタ７３にも入力され、走査線数設定信号に基づいてカウンタ７３は、垂直同期信号ＳＴＶに対し所定の走査線数に応じた水平走査期間遅延させたタイミング信号を第２シフトレジスタ７２に供給する。このタイミング信号でラッチした、第２シフトレジスタ７２の１段目の出力信号波形を、図１０（ｂ）に示す。
【００６４】
図１０には示していないが、信号線６３に供給される信号は、図１５（ａ）に示すよう１水平走査期間内に画像信号と黒信号とで分割した信号波形である。本実施の形態では、第１シフトレジスタ７１の出力信号では画像信号のみを書込み、第２シフトレジスタ７２の出力信号では黒信号のみを書込む。そのため、画像信号のみを書込むための走査線信号（第１信号）と、黒信号のみを書込むための走査線信号（第２信号）とを生成する必要がある。
【００６５】
まず、画像信号のみを書込むための走査線信号（第１信号）を生成するために、第１シフトレジスタ７１の出力信号と画像期間信号とのＡＮＤ演算をＡＮＤ回路８２で行う。ここで、画像期間信号は、図１０（ｃ）に示すように全ての水平走査期間内の画像表示期間でハイ状態となる信号である。ＡＮＤ回路８２において行われる図１０（ａ）の信号波形と図１０（ｃ）の信号波形とのＡＮＤ演算の信号波形を図１０（ｅ）に示す。
【００６６】
同様に、黒信号のみを書込むための走査線信号（第２信号）を生成するために、第２シフトレジスタ７２の出力信号と黒期間信号とのＡＮＤ演算をＡＮＤ回路８３で行う。ここで、黒期間信号は、図１０（ｄ）に示すように全ての水平走査期間内の黒表示期間でハイ状態となる信号である。ＡＮＤ回路８３において行われる図１０（ｂ）の信号波形と図１０（ｄ）の信号波形とのＡＮＤ演算の信号波形を図１０（ｆ）に示す。さらに、両ＡＮＤ回路８２，８３の出力をＯＲ回路７５により論理演算することにより、ゲートレベルドライバ７６から図１０（ｇ）に示すような走査線信号を走査線６２に供給することができる。
【００６７】
図１０（ｇ）に示す走査線は、１フレーム期間内において、画像信号期間に対応する第１信号と黒信号期間に対応する第２信号を有している。この走査線信号と図１５（ａ）に示すような信号とがＴＦＴ６５に供給されることにより、１フレーム期間内に画像が表示される期間と、画像が消去（黒が書込まれる）される期間とを設けることができる。なお、第２信号は、第１信号に対して、カウンタ７３で設定された所定の走査線数に応じた水平走査期間遅延している。また、図１０では第１行目の走査線信号だけについて説明したが、全ての走査線信号ごとに順次同様に信号を生成していることは言うまでもない。
【００６８】
以上のように、本実施の形態に係る走査線駆動回路７０よれば、特別な回路構成を採用することなく位相のずれた第１信号と第２信号の２つのパルスを有する走査線信号を生成することのできる。
【００６９】
（変形例）
図１１に、本実施の形態の変形例に係る走査線駆動回路７０の構成図を示す。図１０に示す走査線駆動回路７０は、図９に示した走査線駆動回路７０のカウンタ７３に代えてスイッチ７７を設けた例である。スイッチ７７は、走査線数設定信号に基づいて、所定の走査線数に応じた水平走査期間後に出力される第１シフトレジスタ７１の出力をタイミング信号とする。
【００７０】
本変形例によっても、実施の形態４と同様の効果を得ることができるとともに、当該構成ではデューティ比の設定数が多いと配線が多くなると言う問題があるが、設定数を少なくすれば回路構成を簡略化することができる。
【００７１】
（実施の形態５）
次に、実施の形態５について以下に説明する。本実施の形態では、実施の形態４に係る走査線駆動回路７０において、カウンタ７３の設定を走査線数の１／２と固定することで、第２シフトレジスタ７２を省略する構成である。
【００７２】
図１２に、本実施の形態に係る走査線駆動回路７０の構成図である。図１２に示すカウンタ７３は、垂直同期信号ＳＴＶに対して、走査線数設定信号によって設定された総走査線の１／２に応じた水平走査期間遅延したタイミング信号を出力する。フリップフロップ回路７８は、垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号とが入力され、１フレーム周期の半分でハイ状態からロー状態へと変化するＦＦ信号と、当該ＦＦ信号を反転させたＦＦ反転信号とを出力する。
【００７３】
第１シフトレジスタ７１には、垂直同期信号ＳＴＶとカウンタ７３からのタイミング信号とがＯＲ回路７９で論理演算されて入力される。１行目からＧａｌｌ／２行目（前半行）までの第１シフトレジスタ７１の出力は、ＡＮＤ回路８４においてＦＦ信号と画像期間信号とでＡＮＤ演算が行われる。また、前半行までの第１シフトレジスタ７１の出力は、ＡＮＤ回路８５においてＦＦ反転信号と黒期間信号とでＡＮＤ演算が行われる。ＡＮＤ回路８４，８５の出力は、ＯＲ回路７５において演算され、ゲートレベルドライバ７６を介して走査線信号として走査線６２に供給される。
【００７４】
一方、（Ｇａｌｌ／２）＋１行目からＧａｌｌ行目（後半行）までの第１シフトレジスタ７１の出力は、前半行とは逆に、ＡＮＤ回路８４においてＦＦ反転信号と画像期間信号とでＡＮＤ演算が行われる。また、後半行までの第１シフトレジスタ７１の出力は、ＡＮＤ回路８５においてＦＦ信号と黒期間信号とでＡＮＤ演算が行われる。ＡＮＤ回路８４，８５の出力は、ＯＲ回路７５において演算され、ゲートレベルドライバ７６を介して走査線信号として走査線６２に供給される。
【００７５】
上記の結果により、位相のずれた画像書込み用の第１信号と黒書込み用の第２信号と２つのパルスを有する走査線信号を生成することができる。つまり、全走査線に対して、１フレーム期間内において、第１信号で画像信号を書込み、第１信号に対して所定時間遅延させた第２信号で黒信号を書込むことができる液晶表示装置を実現することができる。
【００７６】
以上のように、本実施の形態によれば、特別な回路構成を採用することなく位相のずれた第１信号と第２信号の２つのパルスを有する走査線信号を生成することができ、さらに５０％デューティに固定することで１つのシフトレジスタのみの構成で走査線駆動回路７０を実現することができる。
【００７７】
（変形例）
図１３は、実施の形態の変形例に係る走査線駆動回路７０の構成図を示す。図１３に示す走査線駆動回路７０は、図１２に示す走査線駆動回路７０のように、第１シフトレジスタ７１の出力をＦＦ信号又はＦＦ反転信号とＡＮＤ演算を行ってから両者のＯＲをとるのではなく、ＦＦ信号に基づいてスイッチ８１でＡＮＤ回路８４，８５を制御するので、回路構成を簡略化することができる。
【００７８】
図１３に示すように、前半行の第１シフトレジスタ７１の出力と画像期間信号とのＡＮＤ演算を行うＡＮＤ回路８４の出力は、スイッチ８１の白側端子に接続され、前半行の第１シフトレジスタ７１の出力と黒期間信号とのＡＮＤ演算を行うＡＮＤ回路８５の出力は、スイッチ８１の黒側端子に接続されている。スイッチ８１は、ＦＦ信号がハイ状態の場合に白側端子がＯＮ状態となり、ＡＮＤ回路８４の出力が走査線信号として出力され、ＦＦ信号がロー状態の場合に黒側端子がＯＮ状態となり、ＡＮＤ回路８５の出力が走査線信号として出力される。
【００７９】
同様に、後半行の第１シフトレジスタ７１の出力と画像期間信号とのＡＮＤ演算を行うＡＮＤ回路８４の出力は、スイッチ８１の黒側端子に接続され、後半行の第１シフトレジスタ７１の出力と黒期間信号とのＡＮＤ演算を行うＡＮＤ回路８５の出力は、スイッチ８１の白側端子に接続されている。スイッチ８１は、ＦＦ信号がハイ状態の場合に白側端子がＯＮ状態となり、ＡＮＤ回路８５の出力が走査線信号として出力され、ＦＦ信号がロー状態の場合に黒側端子がＯＮ状態となり、ＡＮＤ回路８４の出力が走査線信号として出力される。
【００８０】
これにより、本変形例においても、特別な回路構成を採用することなく位相のずれた第１信号と第２信号の２つのパルスを有する走査線信号を生成することができ、さらに配線を減らすことができるので回路構成を簡略することができる。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施の形態１に係る液晶表示装置の構成図である。
【図２】本発明の実施の形態１に係る液晶表示装置の信号波形図である。
【図３】本発明の実施の形態２に係る走査線駆動回路の構成図である。
【図４】本発明の実施の形態２に係る走査線駆動回路の信号波形図である。
【図５】本発明の実施の形態２の変形例に係る走査線駆動回路の構成図である。
【図６】本発明の実施の形態３に係る走査線駆動回路の構成図である。
【図７】本発明の実施の形態３に係る走査線駆動回路の信号波形図である。
【図８】本発明の実施の形態３の変形例に係る走査線駆動回路の構成図である。
【図９】本発明の実施の形態４に係る走査線駆動回路の構成図である。
【図１０】本発明の実施の形態４に係る走査線駆動回路の信号波形図である。
【図１１】本発明の実施の形態４の変形例に係る走査線駆動回路の構成図である。
【図１２】本発明の実施の形態５に係る走査線駆動回路の構成図である。
【図１３】本発明の実施の形態５の変形例に係る走査線駆動回路の構成図である。
【図１４】本発明に係る液晶表示装置の構成図である。
【図１５】本発明に係る液晶表示装置の信号波形図である。
【図１６】本発明に係る液晶表示装置の表示例を示す図である。
【符号の説明】
【００８２】
１  液晶表示装置、１０  ゲートアレイ、２０  動き判別処理部、３０  画像信号スイッチ、３１  画像信号スイッチ制御回路、４０  プリチャージスイッチ、４１  プリチャージ電圧供給回路、４２  プリチャージスイッチ制御回路、６０  液晶モジュール、６１  液晶パネル、６２  走査線、６３  信号線、６４  画素、６５  ＴＦＴ、７０  走査線駆動回路、７１  第１シフトレジスタ、７２  第２シフトレジスタ、７３  カウンタ、７４，８０，８２，８３，８４，８５  ＡＮＤ回路、７５，７９  ＯＲ回路、７６  ゲートレベルドライバ、７７，８１  スイッチ、７８  フリップフロップ回路、９０  信号線駆動回路、９１  ソースレベルドライバ。
【図１】
2006072078.tif 000003
【図２】
2006072078.tif 000004
【図３】
2006072078.tif 000005
【図４】
2006072078.tif 000006
【図５】
2006072078.tif 000007
【図６】
2006072078.tif 000008
【図７】
2006072078.tif 000009
【図８】
2006072078.tif 000010
【図９】
2006072078.tif 000011
【図１０】
2006072078.tif 000012
【図１１】
2006072078.tif 000013
【図１２】
2006072078.tif 000014
【図１３】
2006072078.tif 000015
【図１４】
2006072078.tif 000016
【図１５】
2006072078.tif 000017
【図１６】
2006072078.tif 000018