(57)【要約】【課題】ラッチエラーの防止を図れるクロック生成回路と液晶表示装置を提供する。【解決手段】分周されたクロック信号を電圧振幅変換回路３３が第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路３４に当該クロック信号を通過させ、通過後のクロック信号を基にしてデータ信号をラッチすることで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。【選択図】図２
2006201679.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧振幅のデータ信号が当該第１電圧振幅よりも大きな第２電圧振幅のデータ信号に変換され、このデータ信号が第２電圧振幅よりも小さな第３電圧振幅のデータ信号に変換され、このデータ信号が第３電圧振幅に応じた電源電圧の電源で動作するバッファ回路を通過し、通過後のデータ信号が所定のクロック信号を基にしてラッチされるときに入力される第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換する電圧振幅変換回路と、このクロック信号を分周する分周回路とを備え、
分周されたクロック信号を第３電圧振幅のクロック信号に変換する電圧振幅変換回路と、
前記電源で動作し、第３電圧振幅のクロック信号が通過するバッファ回路とを備え、
通過後のクロック信号が前記所定のクロック信号であることを特徴とするクロック生成回路。
【請求項２】
第１電圧振幅のデータ信号を第１電圧振幅よりも大きな第２電圧振幅のデータ信号に変換する電圧振幅変換回路、このデータ信号を第２電圧振幅よりも小さな第３電圧振幅のデータ信号に変換する電圧振幅変換回路、第３電圧振幅に応じた電源電圧の電源で動作し当該データ信号が通過するバッファ回路を備えるデータ処理回路と、
第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換する電圧振幅変換回路、このクロック信号を分周する分周回路を備えるクロック生成回路と、
前記データ処理回路からのデータ信号を所定のクロック信号を基にして映像信号に変換して信号線に供給する信号線駆動回路と、
信号線に供給された映像信号が書き込まれる画素からなる表示部とを備え、
分周されたクロック信号を第３電圧振幅のクロック信号に変換する電圧振幅変換回路、前記電源で動作し且つ第３電圧振幅の前記クロック信号が通過するバッファ回路を前記クロック生成回路が備え、
通過後のクロック信号が前記所定のクロック信号であることを特徴とする液晶表示装置。
【請求項３】
クロック生成回路からのクロック信号を第３電圧振幅よりも大きな第４電圧振幅のクロック信号に変換して信号線駆動回路に供給する電圧振幅変換回路を備え、
信号線駆動回路は、
供給されたクロック信号をクロックとして用い、供給されたクロック信号に同期するサンプリングパルスを生成するシフトレジスタ、
サンプリングパルスにより第３電圧振幅の前記データ信号をラッチし第４電圧振幅のデータ信号に変換するサンプリングラッチ回路、
この変換されたデータ信号が一括で転送されるとき、このデータ信号をラッチするロードラッチ回路、
このラッチされたデータをアナログの前記映像信号に変換するディジタルアナログ変換回路
を備えることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
データ処理回路が、第２電圧振幅のデータ信号を複数のデータ信号に変換するシリアルパラレル変換回路と、データ信号ごとにデータ信号を第３電圧振幅のデータ信号に変換する電圧振幅変換回路と変換されたデータ信号が通過するバッファ回路とを備え、
データ信号ごとに前記信号線駆動回路を備え、
クロック生成回路からのクロック信号を第３電圧振幅よりも大きな第４電圧振幅のクロック信号に変換して各信号線駆動回路に供給する電圧振幅変換回路を備え、
信号線駆動回路は、
供給されたクロック信号をクロックとして用い、供給されたクロック信号に同期するサンプリングパルスを生成するシフトレジスタ、
サンプリングパルスにより第３電圧振幅の前記データ信号をラッチし第４電圧振幅のデータ信号に変換するサンプリングラッチ回路、
この変換されたデータ信号が一括で転送されるときの当該データ信号をラッチするロードラッチ回路、
このラッチされたデータをアナログの前記映像信号に変換するディジタルアナログ変換回路
を備えることを特徴とする請求項２記載の液晶表示装置。
【請求項５】
前記サンプリングラッチ回路は、
第３電圧振幅の前記データ信号がドレインに供給される第１ＮチャネルＴＦＴ、
第１ＮチャネルＴＦＴのソースに一方の電極が接続され、他方の電極が接地されたキャパシタ、
第１ＮチャネルＴＦＴのソースにゲートが接続され、ソースが接地された第２ＮチャネルＴＦＴ、
第１ＮチャネルＴＦＴのソースにドレインが接続され、第２ＮチャネルＴＦＴのドレインにゲートが接続され、第４電圧振幅に応じた電源電圧の電源にソースが接続された第１ＰチャネルＴＦＴ、
第１ＰチャネルＴＦＴのドレインとゲートにゲートとドレインがそれぞれ接続され、当該電源にソースが接続され、ドレインからラッチ出力が取り出される第２ＰチャネルＴＦＴ
を備えることを特徴とする請求項２乃至４のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に用いることでラッチエラーの防止を図れるクロック生成回路とラッチエラーの防止を図れる液晶表示装置に関する。
【背景技術】
【０００２】
近年における液晶表示装置は、テレビジョン受像機、コンピュータの表示装置、携帯電話端末などの様々な機器に使用される。
【０００３】
図５は、従来の液晶表示装置１０Ａの構成と配置を示す図であり、図６は、液晶表示装置１０Ａが備えるデータ処理回路２の構成を示す図であり、図７は、液晶表示装置１０Ａが備えるクロック生成回路３Ａの構成を示す図であり、図８は、サンプリングラッチ回路４２Ａの回路図である。なお、同様な液晶表示装置が特許文献１にも開示されている。
【０００４】
図５の液晶表示装置１０Ａでは、表示部１に表示を行う際に、第１電圧振幅（例えば０Ｖ‐２．８Ｖ）のデータ信号がデータ処理回路２に供給され、このデータ信号は、図６に示すデータ処理回路２内の、第１電圧振幅に応じた電源電圧（例えば３Ｖ）の電源ＶＣＣと、第１電圧振幅よりも大きな第２電圧振幅（例えば０Ｖ‐５．０Ｖ）に応じた電源電圧（例えば５Ｖ）の電源ＶＤＤとで動作する電圧振幅変換回路２１で、第２電圧振幅のデータ信号に変換され、電源ＶＤＤで動作するシリアルパラレル変換回路２２で２本のデータ信号に変換され、電源ＶＤＤで動作する電圧振幅変換回路２３で、第２電圧振幅よりも小さな第３電圧振幅（例えば０Ｖ‐２．８Ｖ）のデータ信号に変換され、電源ＶＣＣで動作するバッファ回路２４を通過する。
【０００５】
また、第１電圧振幅のクロック信号が、図７に示すクロック生成回路３Ａ内の電源ＶＣＣと電源ＶＤＤとで動作する電圧振幅変換回路３１で第２電圧振幅のクロック信号に変換され、電源ＶＤＤで動作する分周回路３２で分周され、電源ＶＤＤで動作するバッファ回路３４Ａを通過する。
【０００６】
そして、バッファ回路３４Ａを通過したクロック信号をクロックとして用いることにより生成された、クロック信号に同期するサンプリングパルスが、図５に示す信号線駆動回路４、４内のシフトレジスタ４１、４１で生成され、図６のバッファ回路２４を通過したデータ信号が、図５に示す信号線駆動回路４、４内のサンプリングラッチ回路４２Ａ、４２Ａでサンプリングパルスによりラッチされ第３電圧振幅よりも大きな第４電圧振幅（例えば０Ｖ‐５．０Ｖ）のデータ信号に変換される。
【０００７】
このサンプリングラッチ回路４２Ａでは、図８のＮチャネルＴＦＴが導通すると、第３電圧振幅のデータ信号が電圧振幅変換回路により第４電圧振幅のデータ信号に変換され、クロックドインバータで構成されたラッチ回路でラッチされる。
【０００８】
このラッチされたデータ信号が一括で転送されると、これが図５に示す信号線駆動回路４内のロードラッチ回路４３でラッチされ、このラッチされたデータが信号線駆動回路４内のディジタルアナログ変換回路４４でアナログの映像信号に変換される。
【０００９】
そして、映像信号が表示部１に供給され、さらに走査線駆動回路５により走査線が駆動され、この映像信号が表示部１を構成する画素に書き込まれることにより表示がなされる。
【００１０】
液晶表示装置１０Ａでは、シリアルパラレル変換回路２２を、第２電圧振幅に応じた電源電圧つまり高い電源電圧の電源ＶＤＤで動作するものとし、第１電圧振幅のデータ信号を第２電圧振幅のデータ信号に変換する電圧振幅変換回路２１を設けることで高速化を図り、一方、バッファ回路２４を、第３電圧振幅に応じた電源電圧つまり低い電源電圧の電源ＶＣＣで動作するものとし、第２電圧振幅のデータ信号を第３電圧振幅のデータ信号に変換する電圧振幅変換回路２３を設けることで省電力化を図っている。
【特許文献１】特開２００４‐４２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図８のサンプリングラッチ回路４２Ａは、電圧振幅変換回路やクロックドインバータのために多くのＴＦＴが必要であり、これにより、液晶表示装置１０Ａの額縁幅が大きくなってしまう。また、キャパシタを用いたＤＲＡＭ型ラッチ回路は電圧振幅変換を行えないので、サンプリングラッチ回路４２Ａには採用できない。
【００１２】
また、液晶表示装置１０Ａでは、タイミングに起因して表示品質が低下することがある。
【００１３】
図９は、液晶表示装置１０Ａのタイミングチャートである。
【００１４】
液晶表示装置１０Ａでは、電源ＶＣＣの電源電圧が低下した場合、この電源ＶＣＣで動作するバッファ回路２４を通過するデータ信号は電源電圧の低下がない場合に比べて遅れる。
【００１５】
一方、バッファ回路３４Ａは、電源ＶＣＣでない電源ＶＤＤで動作しているため、バッファ回路３４Ａ通過するクロック信号には遅れが生じない。
【００１６】
これにより、この遅れのないクロック信号から生成されたサンプリングパルスで、遅れの生じたパラレル信号をラッチすると、ラッチエラーが生じ、これにより表示品質が低下してしまう。
【００１７】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、液晶表示装置に用いることでラッチエラーの防止を図れるクロック生成回路とラッチエラーの防止を図れる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、請求項１記載のクロック生成回路は、第１電圧振幅のデータ信号が当該第１電圧振幅よりも大きな第２電圧振幅のデータ信号に変換され、このデータ信号が第２電圧振幅よりも小さな第３電圧振幅のデータ信号に変換され、このデータ信号が第３電圧振幅に応じた電源電圧の電源で動作するバッファ回路を通過し、通過後のデータ信号が所定のクロック信号を基にしてラッチされるときに入力される第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換する電圧振幅変換回路と、このクロック信号を分周する分周回路とを備え、分周されたクロック信号を第３電圧振幅のクロック信号に変換する電圧振幅変換回路と、前記電源で動作し、第３電圧振幅のクロック信号が通過するバッファ回路とを備え、通過後のクロック信号が前記所定のクロック信号であることを特徴とする。
【００１９】
請求項１記載のクロック生成回路によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号を基にしてデータ信号をラッチすることで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。
【００２０】
請求項２記載の液晶表示装置は、第１電圧振幅のデータ信号を第１電圧振幅よりも大きな第２電圧振幅のデータ信号に変換する電圧振幅変換回路、このデータ信号を第２電圧振幅よりも小さな第３電圧振幅のデータ信号に変換する電圧振幅変換回路、第３電圧振幅に応じた電源電圧の電源で動作し当該データ信号が通過するバッファ回路を備えるデータ処理回路と、第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換する電圧振幅変換回路、このクロック信号を分周する分周回路を備えるクロック生成回路と、前記データ処理回路からのデータ信号を所定のクロック信号を基にして映像信号に変換して信号線に供給する信号線駆動回路と、信号線に供給された映像信号が書き込まれる画素からなる表示部とを備え、分周されたクロック信号を第３電圧振幅のクロック信号に変換する電圧振幅変換回路、前記電源で動作し且つ第３電圧振幅の前記クロック信号が通過するバッファ回路を前記クロック生成回路が備え、通過後のクロック信号が前記所定のクロック信号であることを特徴とする。
【００２１】
請求項２記載の液晶表示装置によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号を基にしてデータ信号を映像信号に変換することで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、データ信号を映像信号に変換するときのラッチエラーを防止することができる。
【００２２】
請求項３記載の液晶表示装置は、請求項２記載の液晶表示装置においてクロック生成回路からのクロック信号を第３電圧振幅よりも大きな第４電圧振幅のクロック信号に変換して信号線駆動回路に供給する電圧振幅変換回路を備え、信号線駆動回路は、供給されたクロック信号をクロックとして用い、供給されたクロック信号に同期するサンプリングパルスを生成するシフトレジスタ、サンプリングパルスにより第３電圧振幅の前記データ信号をラッチし第４電圧振幅のデータ信号に変換するサンプリングラッチ回路、この変換されたデータ信号が一括で転送されるとき、このデータ信号をラッチするロードラッチ回路、このラッチされたデータをアナログの前記映像信号に変換するディジタルアナログ変換回路を備えることを特徴とする。
【００２３】
請求項３記載の液晶表示装置によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号に同期するサンプリングパルスを生成し、このサンプリングパルスによりデータ信号をラッチし第４電圧振幅のデータ信号に変換し、この変換されたデータ信号をラッチし、ラッチされたデータをアナログの映像信号に変換することで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。
【００２４】
請求項４記載の液晶表示装置は、請求項２記載の液晶表示装置において、データ処理回路が、第２電圧振幅のデータ信号を複数のデータ信号に変換するシリアルパラレル変換回路と、データ信号ごとにデータ信号を第３電圧振幅のデータ信号に変換する電圧振幅変換回路と変換されたデータ信号が通過するバッファ回路とを備え、データ信号ごとに前記信号線駆動回路を備え、クロック生成回路からのクロック信号を第３電圧振幅よりも大きな第４電圧振幅のクロック信号に変換して各信号線駆動回路に供給する電圧振幅変換回路を備え、信号線駆動回路は、供給されたクロック信号をクロックとして用い、供給されたクロック信号に同期するサンプリングパルスを生成するシフトレジスタ、サンプリングパルスにより第３電圧振幅の前記データ信号をラッチし第４電圧振幅のデータ信号に変換するサンプリングラッチ回路、この変換されたデータ信号が一括で転送されるときの当該データ信号をラッチするロードラッチ回路、このラッチされたデータをアナログの前記映像信号に変換するディジタルアナログ変換回路を備えることを特徴とする。
【００２５】
請求項４記載の液晶表示装置によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号に同期するサンプリングパルスを生成し、このサンプリングパルスによりデータ信号をラッチし第４電圧振幅のデータ信号に変換し、この変換されたデータ信号をラッチし、ラッチされたデータをアナログの映像信号に変換することで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。
【００２６】
請求項５記載の液晶表示装置は、請求項２乃至４のいずれかに記載の液晶表示装置において、前記サンプリングラッチ回路は、第３電圧振幅の前記データ信号がドレインに供給される第１ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースに一方の電極が接続され、他方の電極が接地されたキャパシタ、第１ＮチャネルＴＦＴのソースにゲートが接続され、ソースが接地された第２ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースにドレインが接続され、第２ＮチャネルＴＦＴのドレインにゲートが接続され、第４電圧振幅に応じた電源電圧の電源にソースが接続された第１ＰチャネルＴＦＴ、第１ＰチャネルＴＦＴのドレインとゲートにゲートとドレインがそれぞれ接続され、当該電源にソースが接続され、ドレインからラッチ出力が取り出される第２ＰチャネルＴＦＴを備えることを特徴とする。
【００２７】
請求項５記載の液晶表示装置によれば、サンプリングラッチ回路は、第３電圧振幅の前記データ信号がドレインに供給される第１ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースに一方の電極が接続され、他方の電極が接地されたキャパシタ、第１ＮチャネルＴＦＴのソースにゲートが接続され、ソースが接地された第２ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースにドレインが接続され、第２ＮチャネルＴＦＴのドレインにゲートが接続され、第４電圧振幅に応じた電源電圧の電源にソースが接続された第１ＰチャネルＴＦＴ、第１ＰチャネルＴＦＴのドレインとゲートにゲートとドレインがそれぞれ接続され、当該電源にソースが接続され、ドレインからラッチ出力が取り出される第２ＰチャネルＴＦＴを備えることで、ＴＦＴを少なくでき、よって、液晶表示装置の額縁幅を小さくすることができる。
【発明の効果】
【００２８】
本発明によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号を基にしてデータ信号をラッチすることで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面を参照して説明する。
【００３０】
図１は、本発明の実施の形態に係る液晶表示装置１０の構成と配置を示す図である。
【００３１】
液晶表示装置１０は、マトリクス状に配置された画素を有する表示部１と、第１電圧振幅（例えば０Ｖ‐２．８Ｖ）のデータ信号を第１電圧振幅より大きな第２電圧振幅（例えば０Ｖ‐５．０Ｖ）の２本のデータ信号に変換し、さらに第２電圧振幅より小さな第３電圧振幅（例えば０Ｖ‐２．８Ｖ）のデータ信号に変換するデータ処理回路２と、第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換および分周し、さらに第３電圧振幅のクロック信号に変換するクロック生成回路３と、クロック生成回路３からのクロック信号を第３電圧振幅よりも大きな第４電圧振幅（例えば０Ｖ‐５．０Ｖ）のクロック信号にそれぞれ変換する電圧振幅変換回路３０１、３０１と、各電圧振幅変換回路３０１からのクロック信号をクロックとして用い、このクロック信号に同期するサンプリングパルスを生成し、データ処理回路２からのデータ信号をサンプリングパルスによりラッチして第４電圧振幅のデータ信号に変換し、このデータ信号を一括で転送してラッチし、このラッチしたデータをアナログの映像信号に変換し、表示部１の画素に接続された信号線Ｘに供給する信号線駆動回路４、４と、表示部１の画素に接続された走査線Ｙを駆動する走査線駆動回路５とを備える。なお、カラー表示を行う場合、データ信号がＲ（赤）、Ｇ（緑）、Ｂ（青）の色ごとに必要であり、各データ信号について同様の信号処理が行われるので、便宜上その中の１つについて説明する。
【００３２】
一方の電圧振幅変換回路３０１と一方の信号線駆動回路４は、例えば表示部１の奇数番の信号線Ｘのためのものであり、他方の電圧振幅変換回路３０１と他方の信号線駆動回路４は、偶数番の信号線Ｘのためのものである。
【００３３】
液晶表示装置１０では、ガラスなどの透明なアレイ基板１００上の表示部１において、複数の信号線Ｘおよび走査線Ｙが交差しており、各交差部の画素には、信号線Ｘと走査線Ｙとにより導通／非導通を制御される薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１０１と、この薄膜トランジスタ１０１が導通した際に信号線Ｘ上の映像信号が書き込まれる画素電極１０２とが形成されている。また、アレイ基板１００上に形成された蓄積容量線Ｚと画素電極１１２との間に蓄積容量１０３が構成される。また、アレイ基板１００とこれに対向する対向基板との間に液晶が充填され、これにより対向基板上の表示部１に形成された対向電極２０１と画素電極１０２との間に液晶３００が構成される。
【００３４】
データ処理回路２は、図６に示したものと同様であり、第１電圧振幅に応じた電源電圧の電源ＶＣＣと、第２電圧振幅に応じた電源電圧の電源ＶＤＤとで動作し、第１電圧振幅のデータ信号を第２電圧振幅のデータ信号に変換する電圧振幅変換回路２１、電源ＶＤＤで動作し、データ信号を２本のデータ信号に変換するシリアルパラレル変換回路２２、電源ＶＤＤで動作し、各データ信号を第３電圧振幅のデータ信号に変換する電圧振幅変換回路２３、第３電圧振幅に応じた電源電圧の電源ＶＣＣで動作し当該データ信号が通過するバッファ回路２４を備える。
【００３５】
図２は、液晶表示装置１０が備えるクロック生成回路３の構成を示す図である。
【００３６】
クロック生成回路３は、電源ＶＣＣと電源ＶＤＤとで動作し、第１電圧振幅のクロック信号を第２電圧振幅のクロック信号に変換する電圧振幅変換回路３１、電源ＶＤＤで動作し、このクロック信号を分周する分周回路３２、電源ＶＤＤで動作し、分周されたクロック信号を第３電圧振幅のクロック信号に変換する電圧振幅変換回路３３、第３電圧振幅に応じた電源電圧の電源ＶＣＣで動作し、第３電圧振幅のクロック信号が通過するバッファ回路３４を備える。
【００３７】
図１に戻り、信号線駆動回路４は、クロック生成回路３からのクロック信号を用い、このクロック信号に同期するサンプリングパルスを生成するシフトレジスタ４１、サンプリングパルスにより第３電圧振幅のデータ信号をラッチし第４電圧振幅のデータ信号に変換するサンプリングラッチ回路４２、この変換されたデータ信号が一括で転送されるとき、このデータ信号をラッチするロードラッチ回路４３、このラッチされたデータをアナログの映像信号に変換するディジタルアナログ変換回路４４とを備える。
【００３８】
図３は、サンプリングラッチ回路４２の回路図である。
【００３９】
サンプリングラッチ回路４２は、第３電圧振幅のデータ信号がドレインに供給されるＮチャネルＴＦＴ４２１（第１ＮチャネルＴＦＴ）、このＮチャネルＴＦＴ４２１のソースに一方の電極が接続され、他方の電極が接地されたキャパシタＣ１、ＮチャネルＴＦＴ４２１のソースにゲートが接続され、ソースが接地されたＮチャネルＴＦＴ４２２（第２ＮチャネルＴＦＴ）、ＮチャネルＴＦＴ４２１のソースにドレインが接続され、ＮチャネルＴＦＴ４２２のドレインにゲートが接続され、第４電圧振幅に応じた電源電圧の電源ＶＤＤにソースが接続されたＰチャネルＴＦＴ４２３（第１ＰチャネルＴＦＴ）、このＰチャネルＴＦＴ４２３のドレインとゲートにゲートとドレインがそれぞれ接続され、電源ＶＤＤにソースが接続され、ドレインからラッチ出力が取り出されるＰチャネルＴＦＴ４２４（第２ＰチャネルＴＦＴ）を備える。なお、キャパシタＣ１の容量は、ＮチャネルＴＦＴ４２１が非導通であるときのゲートリーク電流によりラッチ出力の電圧が変化しない容量に設定すればよい。
【００４０】
図１に戻り、データ処理回路２、クロック生成回路３、信号線駆動回路４及び走査線駆動回路５は、アレイ基板１００に内蔵されている。つまり、これら回路を構成するトランジスタはＴＦＴであり、画素を構成する薄膜トランジスタ１０１をアレイ基板１００上に形成した際に、この薄膜トランジスタ１０１の製造プロセスと同じ製造プロセスでアレイ基板１００上に形成されたものである。
【００４１】
次に、液晶表示装置１０の動作を説明する。
【００４２】
図１の液晶表示装置１０では、液晶表示装置１０の入力パッドから第１電圧振幅のデータ信号が入力される。このデータ信号の周波数は例えば５ＭＨｚである。そして、データ信号をデータ処理回路２の電圧振幅変換回路２１が第２電圧振幅のデータ信号に変換し、このデータ信号をシリアルパラレル変換回路２２が２本のデータ信号に変換する。このデータ信号の周波数は例えば２．５ＭＨｚである。そして、このデータ信号を電圧振幅変換回路２３が第３電圧振幅のデータ信号に変換し、このデータ信号がバッファ回路２４を通過し、１本のデータ信号、例えば奇数番の信号線Ｘのためのデータ信号が、一方の信号線駆動回路４に供給され、偶数番の信号線Ｘのためのデータ信号が他方の信号線駆動回路４に供給される。
【００４３】
また、液晶表示装置１０の入力パッドから入力された第１電圧振幅のクロック信号をクロック生成回路３内の電圧振幅変換回路３１が第２電圧振幅のクロック信号に変換し、このクロック信号を分周回路３２が分周し、この分周されたクロック信号を電圧振幅変換回路３３が第３電圧振幅のクロック信号に変換し、このクロック信号がバッファ回路３４を通過し、電圧振幅変換回路３０１、３０１に供給される。
【００４４】
各電圧振幅変換回路３０１はクロック信号を第４電圧振幅のクロック信号に変換し、信号線駆動回路４、４に供給する。
【００４５】
各信号線駆動回路４ではシフトレジスタ４１が、図示しないタイミング発生回路から水平スタートパルスが供給されたときにシフト動作を開始して、電圧振幅変換回路３０１からのクロック信号をクロックとして用い、このクロック信号に同期するサンプリングパルスを生成し、データ処理回路２からのデータ信号をサンプリングラッチ回路４２がサンプリングパルスにより１水平期間において順次にラッチして第２電圧振幅のデータ信号に変換する。
【００４６】
このサンプリングラッチ回路４２では、図３のＮチャネルＴＦＴ４２１のゲートに例えば５．０Ｖが印加されてＮチャネルＴＦＴ４２１が導通する。
【００４７】
ＮチャネルＴＦＴ４２１が導通し、第３電圧振幅のデータ信号の電圧が高くなることで、チャネルＴＦＴ４２２のゲート電圧がそのしきい値よりも高くなると、ＮチャネルＴＦＴ４２２が導通して、ラッチ出力が低電圧となる。また、ラッチ出力が低電圧になることで、ＰチャネルＴＦＴ４２３が導通して、そのドレインの電圧が電源ＶＤＤの電圧にまで上昇する。
【００４８】
一方、ＮチャネルＴＦＴ４２１が導通し、第３電圧振幅のデータ信号の電圧が低くなることで、チャネルＴＦＴ４２２のゲート電圧がそのしきい値よりも低くなると、ＮチャネルＴＦＴ４２２とＰチャネルＴＦＴ４２３とが非導通となり、ラッチ出力が電源ＶＤＤの電圧となる。
【００４９】
このように、液晶表示装置１０では、サンプリングラッチ回路４２を４つのＴＦＴと１つのキャパシタで構成したので、液晶表示装置１０の額縁幅を小さくすることができる。  図１に戻り、サンプリングラッチ回路４２のラッチ出力が水平ブランキング期間において一括で転送されると、これをロードラッチ回路４３がラッチし、このラッチされたデータをディジタルアナログ変換回路４４がアナログの映像信号に変換し、表示部１の信号線Ｘに供給する。
【００５０】
表示部１では、駆動された走査線Ｙに接続された薄膜トランジスタ１０１が導通して、信号線Ｘに供給された映像信号が画素電極１１２に書き込まれ、一方、対向電極２０１には所定の信号が供給される。これにより、液晶３００に電界が印加される。また、映像信号の振幅等に応じて、電界強度が変化し、これにより液晶３００における光の透過率が変化する。例えば、図示しないバックライト装置からの光や外光が液晶３００を通過するときに液晶３００の光の透過率に応じた強度の光となり外部へ出射することで表示がなされる。
【００５１】
図４は、液晶表示装置１０のタイミングチャートである。
【００５２】
液晶表示装置１０では、電源ＶＣＣの電源電圧が低下した場合、この電源ＶＣＣで動作するバッファ回路２４を通過するパラレル信号は電源電圧の低下がない場合に比べて遅れる。
【００５３】
一方、バッファ回路３４も、同一の電源ＶＣＣで動作しているため、バッファ回路３４を通過するクロック信号にも遅れが生じる。
【００５４】
これにより、この遅れが生じたクロック信号から生成されたサンプリングパルスで、遅れが生じたパラレル信号をラッチすることとなるので、ラッチエラーが生じるのを防止することができる。
【００５５】
また、バッファ回路３４のＴＦＴがバッファ回路２４のＴＦＴの製造プロセスと同一の製造プロセスで同じときに形成されているので、バッファ段数を同じにすることで、遅れの長さを同じにすることができ、かかる点もラッチエラー防止に寄与する。
【００５６】
なお、本実施の形態では、例えば奇数番の信号線Ｘのための信号線駆動回路４と偶数番の信号線Ｘのための信号線駆動回路４とを設け、同様に、電圧振幅変換回路３０１、バッファ回路２４、電圧振幅変換回路２３をそれぞれ合計で２つづつ設け、１本のシリアルのデータ信号を各電圧振幅変換回路２３のためのデータ信号からなるパラレルのデータ信号に変換するシリアルパラレル変換回路２２を設けたが、奇数番および偶数番の信号線Ｘのために同一の信号線駆動回路４を設け、同様に、電圧振幅変換回路３０１、バッファ回路２４、電圧振幅変換回路２３をそれぞれ１つづつ設け、シリアルパラレル変換回路２２を設けない構成としてもよい。
【００５７】
以上説明したように、本実施の形態によれば、分周されたクロック信号を第３電圧振幅のクロック信号に変換し、データ信号が通過するバッファ回路を動作させる電源と同じ電源で動作するバッファ回路に当該クロック信号を通過させ、通過後のクロック信号を基にしてデータ信号をラッチすることで、電源の電源電圧が低下すると、データ信号とクロック信号の両方に遅れが生じるので、ラッチエラーを防止することができる。
【００５８】
また、サンプリングラッチ回路は、第３電圧振幅のデータ信号がドレインに供給される第１ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースに一方の電極が接続され、他方の電極が接地されたキャパシタ、第１ＮチャネルＴＦＴのソースにゲートが接続され、ソースが接地された第２ＮチャネルＴＦＴ、第１ＮチャネルＴＦＴのソースにドレインが接続され、第２ＮチャネルＴＦＴのドレインにゲートが接続され、第４電圧振幅に応じた電源電圧の電源にソースが接続された第１ＰチャネルＴＦＴ、第１ＰチャネルＴＦＴのドレインとゲートにゲートとドレインがそれぞれ接続され、当該電源にソースが接続され、ドレインからラッチ出力が取り出される第２ＰチャネルＴＦＴを備えることで、ＴＦＴを少なくでき、よって、液晶表示装置の額縁幅を小さくすることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態に係る液晶表示装置１０の構成と配置を示す図である。
【図２】液晶表示装置１０が備えるクロック生成回路３の構成を示す図である。
【図３】サンプリングラッチ回路４２の回路図である。
【図４】液晶表示装置１０のタイミングチャートである。
【図５】従来の液晶表示装置１０Ａの構成と配置を示す図である。
【図６】データ処理回路２の構成を示す図である。
【図７】クロック生成回路３Ａの構成を示す図である。
【図８】サンプリングラッチ回路４２Ａの回路図である。
【図９】液晶表示装置１０Ａのタイミングチャートである。
【符号の説明】
【００６０】
Ｃ１…キャパシタ
ＶＣＣ、ＶＤＤ…電源
Ｘ…信号線
Ｙ…走査線
Ｚ…蓄積容量線
１…表示部
２…データ処理回路
３、３Ａ…クロック生成回路
４…信号線駆動回路
５…走査線駆動回路
１０、１０Ａ…液晶表示装置
２１…電圧振幅変換回路
２２…シリアルパラレル変換回路
２３…電圧振幅変換回路
２４…バッファ回路
３１…電圧振幅変換回路
３２…分周回路
３３…電圧振幅変換回路
３４、３４Ａ…バッファ回路
４１…シフトレジスタ
４２…サンプリングラッチ回路
４２Ａ…サンプリングラッチ回路
４３…ロードラッチ回路
４４…ディジタルアナログ変換回路
１００…アレイ基板
１０１…薄膜トランジスタ
１０２…画素電極
１０３…蓄積容量
１１２…画素電極
２０１…対向電極
３００…液晶
３０１…電圧振幅変換回路
４２１、４２２…ＮチャネルＴＦＴ
４２３、４２４…ＰチャネルＴＦＴ
【図１】
2006201679.tif 000003
【図２】
2006201679.tif 000004
【図３】
2006201679.tif 000005
【図４】
2006201679.tif 000006
【図５】
2006201679.tif 000007
【図６】
2006201679.tif 000008
【図７】
2006201679.tif 000009
【図８】
2006201679.tif 000010
【図９】
2006201679.tif 000011