(57)【要約】      （修正有）【課題】窒化物からなる半導体層の形成に係る作業工数を減らして生産効率を向上させるとともに、製造コストの抑制を図る事が可能な窒化物半導体基板の製造方法を提供する。【解決手段】サファイヤ基板１の主面の表面に溝パターン２を形成させた後、このサファイヤ基板１の溝パターン２が形成された面に、溝パターン２を埋めるようにＳｉＯ２膜３を形成させ、さらに、サファイヤ基板１の主面の表面が現れるまでＳｉＯ２膜３を研磨させ、最後に、研磨により現れたサファイヤ基板１の表面上にＧａＮ膜４を選択的に成長させる。【選択図】図４
2006196558.tif 000002
【特許請求の範囲】
【請求項１】
母材基板の主面の表面に凹部を形成する第１の工程と、
前記母材基板の前記凹部を形成した面に、前記凹部を埋めるようにマスク膜を形成する第２の工程と、
前記凹部を残しつつ、前記第１の工程における前記母材基板の主面の表面が現れるまで前記マスク膜を研磨する第３の工程と、
前記第３の工程により現れた前記母材基板の主面の表面上に窒化物からなる半導体層を選択的に成長させる第４の工程とを具備することを特徴とする窒化物半導体基板の製造方法。
【請求項２】
前記凹部は、フェムト秒レーザの照射によって形成されることを特徴とする請求項１に記載の窒化物半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体基板の製造方法に係り、特に、フォトリソグラフィを行わずにＧａＮ膜の結晶成長を行う窒化物半導体基板の製造方法に関する。
【背景技術】
【０００２】
近年、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）及び窒化アルミニウム（ＡｌＮ）等に代表されるＩＩＩ−Ｖ族窒化物半導体、いわゆるワイドギャップ半導体と呼ばれ、緑、青又は紫外領域において発光することが可能な半導体に関する研究開発が盛んに行われている。これら窒化物半導体は、高輝度ＬＥＤフルカラーディスプレイに用いられる青色，緑色，又は紫外発光ダイオード（以下、ＬＥＤ：Light Emitting Diode）や、青色，緑色，又は紫外発光半導体レーザ（以下、ＬＤ：Laser Diode）等の次世代デバイス分野への応用が期待されている。
【０００３】
上述した窒化物半導体の結晶成長には、結晶を成長させるための下地となる結晶成長用基板が用いられているが、現状においては、成長した結晶と格子定数が合致する適当な基板が存在しないため、サファイヤ（単結晶Ａｌ２Ｏ３），炭化ケイ素（ＳｉＣ），シリコン（Ｓｉ）又はヒ化ガリウム（ＧａＡｓ）等の化合物が、主に結晶成長用基板として用いられている。
【０００４】
しかし、上記したサファイヤ等の結晶成長用基板は、成長した結晶との格子定数の差に起因して、１０９ｃｍ−２〜１０１０ｃｍ−２にも及ぶ高密度の結晶欠陥（転位）が発生してしまい、ＬＥＤやＬＤの長寿命化、高出力及び高効率化を阻害するといった問題が生じていた。
【０００５】
そこで、上述した高密度の結晶欠陥（転位）を抑制させる結晶成長方法として、ＥＬＯ（Epitaxial Lateral Overgrowth）法が開発されている。ここで、ＥＬＯ法の製造プロセスについて、以下に説明する。
まず始めに、図７（ａ）に示すようなサファイヤ又は炭化シリコンからなる母材基板１００を結晶成長装置（図示せず）の内部に導入させ、図７（ｂ）に示すように、下地となるＧａＮ膜１０１を、所望の肉厚となるように母材基板１００の上面に形成させた後、結晶成長装置の内部から取り出す（以上、下地ＧａＮ膜成長工程）。
次に、図７（ｃ）に示すように、ＧａＮ膜１０１の上面にＳｉＯ２等からなるマスク膜１０２を形成させ、さらに、図７（ｄ）に示すように、形成されたマスク膜１０２の上面にフォトレジスト１０３が塗布される。そして、露光装置（図示せず）を用いて、フォトレジスト１０３に対して紫外線が照射される。その後、図７（ｅ）に示すように、露光された部分のフォトレジスト１０３が溶かされ、現像が完了した後、図７（ｆ）に示すように、マスク膜１０２を選択的に除去するマスクエッチングが行われる（以上、フォトリソグラフィ工程）。
最後に、これを再び結晶成長装置の内部に導入させて、図７（ｇ）に示すように、ＧａＮ膜１０１を再成長させる（以上、ＧａＮ膜再成長工程）。
このようなＥＬＯ法によってＧａＮ膜を形成することにより、ＧａＮ膜の再成長過程において、結晶成長が、通常の縦方向に限定されず、マスク膜を被覆するような形態で横方向に成長するため、ＧａＮ膜に生じていた結晶欠陥（転位）がマスク膜の上では横方向に折曲させて、これらをマスク膜の中央部周辺で衝突させることで、結晶欠陥（転位）の消滅した領域を形成することができる。
【０００６】
上述したＥＬＯ法を利用した窒化物半導体基板の製造方法として、母材基板の主面上に、ストライプ状の開口部を有し、窒化物半導体が実質的に成長しない材料からなるマスク膜を形成した後、マスク膜を介して窒化物からなる半導体層を選択的に成長させ、最後に、レーザ光の照射によって該半導体層を母材基板から剥離することで、クラック等の発生を防止するとともに、高密度の結晶欠陥（転位）の抑制を図ることが可能な窒化物半導体基板の製造方法が開発されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】特開２００２−３５３１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した窒化物半導体基板の製造方法の場合、下地ＧａＮ膜成長工程、フォトリソグラフィ工程及びＧａＮ膜再成長工程の計３段階の工程を経て行われていることに加え、フォトリソグラフィ工程も、マスク膜形成工程、フォトレジスト塗布工程、現像工程及びマスクエッチング工程の計４段階の工程からなるため、作業工数が多く、生産効率が低下し、製造コストが増加するといった問題が生じている。
【０００９】
また、フォトリソグラフィ工程は、外部プロセスとして行われるため、ＧａＮ膜の表面が汚染されことで、結晶欠陥（転位）が発生するといった問題が生じている。
さらに、フォトリソグラフィ工程では、下地となるＧａＮ膜の上面に対して種々の加工が行われるため、これらの加工によってＧａＮ膜が損傷を受けることで、上記同様に結晶欠陥（転位）が発生するといった問題も生じている。
さらに、フォトリソグラフィ工程においては、マスク膜の開口中央部で結晶欠陥（転位）が残留する場合が多く、このような結晶欠陥（転位）を低減するためには、非常に複雑なプロセスを経由させる必要があり、上述した問題と同様の問題が生じている。
【００１０】
さらに、代替方法として、レーザ光によってサファイヤ基板に溝パターンを加工した後に、マスク膜を形成させる方法が検討されているが、現状のレーザ加工技術では、サファイヤ基板上に数μｍ単位の幅寸法、深さ寸法及び間隔からなる溝パターンを加工することは非常に困難で、特に、深さ寸法の精密な制御は不可能であり、所望のマスク膜を得ることが非常に困難であるといった問題が生じてしまう。
また、レーザ光による加工後のサファイヤ基板は、出射されたレーザから発生する熱の影響で加工雰囲気と反応して変質層が発生してしまい、この変質層がＧａＮの異常成長を引き起こすといった問題も生じてしまう。
【００１１】
本発明は、前記した点に鑑みてなされたものであり、生産効率の向上とともに、製造コストの抑制を図ることが可能な窒化物半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
以上の課題を解決するために、請求項１に記載の発明に係る窒化物半導体基板の製造方法は、
母材基板の主面の表面に凹部を形成する第１の工程と、
前記母材基板の前記凹部を形成した面に、前記凹部を埋めるようにマスク膜を形成する第２の工程と、
前記凹部を残しつつ、前記第１の工程における前記母材基板の主面の表面が現れるまで前記マスク膜を研磨する第３の工程と、
前記第３の工程により現れた前記母材基板の主面の表面上に窒化物からなる半導体層を選択的に成長させる第４の工程とを具備することを特徴とする。
【００１３】
請求項１に記載の発明によれば、母材基板の主面の表面に凹部を形成する第１の工程と、母材基板の凹部を形成した面に、凹部を埋めるようにマスク膜を形成する第２の工程と、第１の工程における母材基板の主面の表面が現れるまでマスク膜を研磨する第３の工程と、第３の工程により現れた母材基板の主面の表面上に窒化物からなる半導体層を選択的に成長させる第４の工程とを具備するので、外部プロセスによるフォトリソグラフィ工程が不要になることで、フォトリソグラフィ工程に起因した結晶欠陥（転位）を低減させることができる。
また、１回の成膜プロセスによって窒化物からなる半導体層を形成することで、２回以上の成膜プロセスを経る従来の製造方法において生じていた厚さ寸法の増加したＧａＮ膜と、サファイヤ基板との熱膨張の差に起因したサファイヤ基板における反りの発生量を低減させるとともに、サファイヤ基板に形成された溝パターンが反りの発生を抑制する役割を果すことで、上述した反りの発生量を、大幅に低減させることができる。
さらに、マスク膜が形成された後に、マスク膜及び母材基板の研磨作業が行われることで、後続の半導体層を成長させる工程において要求される母材基板の厚さ寸法、厚さ寸法のばらつき、反りの発生量、原子レベルによる平坦性及び結晶面精度等の項目を容易に制御することができる。
【００１４】
請求項２に記載の発明に係る窒化物半導体基板の製造方法は、前記凹部が、フェムト秒レーザの照射によって形成されることを特徴とする。
【００１５】
請求項２に記載の発明によれば、凹部が、フェムト秒レーザの照射によって形成されるので、母材基板に多光子吸収を起こさせて凹部を形成することで、母材基板が受ける熱的損傷を抑制させることができる。
【発明の効果】
【００１６】
請求項１に記載の発明によれば、母材基板の主面の表面に凹部を形成する第１の工程と、母材基板の凹部を形成した面に、凹部を埋めるようにマスク膜を形成する第２の工程と、前記凹部を残しつつ、第１の工程における母材基板の主面の表面が現れるまでマスク膜を研磨する第３の工程と、第３の工程により現れた母材基板の主面の表面上に窒化物からなる半導体層を選択的に成長させる第４の工程とを具備するので、外部プロセスによるフォトリソグラフィ工程が不要になることで、フォトリソグラフィ工程に起因した結晶欠陥（転位）を低減させることが可能となり、これによって、生産効率の向上とともに、製造コストの抑制を図ることができる。
また、１回の成膜プロセスによって窒化物からなる半導体層を形成することで、２回以上の成膜プロセスを経る従来の製造方法において生じていた厚さ寸法の増加したＧａＮ膜と、サファイヤ基板との熱膨張の差に起因したサファイヤ基板における反りの発生量を低減させるとともに、サファイヤ基板に形成された溝パターンが反りの発生を抑制する役割を果すことで、上述した反りの発生量を、大幅に低減させることが可能となり、これによって、上述した効果と同様の効果を得ることができる。
さらに、マスク膜が形成された後に、マスク膜及び母材基板の研磨作業が行われることで、後続の半導体層を成長させる工程において要求される母材基板の厚さ寸法、厚さ寸法のばらつき、反りの発生量、原子レベルによる平坦性及び結晶面精度等の項目を容易に制御することが可能となり、これによって、上述した効果と同様の効果を得ることができる。
【００１７】
請求項２に記載の発明によれば、凹部が、フェムト秒レーザの照射によって形成されるので、母材基板に多光子吸収を起こさせて凹部を形成することで、母材基板が受ける熱的損傷を抑制させることが可能となり、これによって、生産効率の向上とともに、製造コストの抑制を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
まず始めに、本発明に係る窒化物半導体基板の製造方法において使用される母材基板及び窒化物半導体について説明する。
【００１９】
母材基板には、サファイヤ（単結晶Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）等が適用可能であり、特に、サファイヤを用いることが好ましい。
【００２０】
また、窒化物半導体には、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）及び窒化アルミニウム（ＡｌＮ）、及びその混晶ＡｌｘＩｎｙＧａｚＮ（但し、ｘ，ｙ，ｚ≦１、ｘ+ｙ+ｚ＝１）等が適用可能である。
【００２１】
次に、図１から図３を参照しながら、本発明に係る窒化物半導体基板の製造方法について説明する。
本実施形態における窒化物半導体基板の製造方法は、母材基板の主面の表面に凹部、例えば溝パターンを形成する第１工程、前記溝パターンを形成した母材基板の面にマスク膜を形成する第２工程、前記凹部を残しつつ、形成されたマスク膜を研磨する第３工程及び研磨された母材基板の表面上に窒化物からなる半導体層を結晶成長させる第４工程から構成される。
以下、各工程の詳細について、それぞれ説明する。
【００２２】
まず始めに、第１工程について説明する。
第１工程では、母材基板サファイヤ基板１の上面に対して、レーザ照射装置１０を用いて、所定のパルスレーザを照射させ、ストライプ状の溝パターンが形成される。形成されるストライプ状の溝パターンは、溝の幅寸法が４〜１００μｍ、深さ寸法が２０〜５０μｍ、隣接する溝とのピッチ寸法が４〜１００μｍであることが好ましい。この好ましい溝パターンの寸法は窒化物半導体の成膜条件によって変わるが、溝の幅寸法もしくは隣接する溝とのピッチ寸法が広すぎると、横方向成長した窒化物半導体同士が接合する結晶性に優れた部分が相対的に少なくなるため、ＥＬＯ法として窒化物半導体の結晶性を改善する効果を失うことになる。
【００２３】
本工程において使用されるレーザ照射装置１０は、図１に示すように、レーザ発光源１１、レンズ１２、載置台１３及びＸＹＺステージ（図示せず）が具備されている。
このように構成されたレーザ照射装置１０は、まず始めに、マスク膜を有する母材基板を載置台１３に設置して、レーザ発光源１１から射出されるパルスレーザを、レンズ１２で集光してマスク膜に照射させる。それにより、パルスレーザの焦点近傍にあるマスク膜の改質が行われ、さらに、載置台１３をＸＹＺステージ等の手段によって移動させ、焦点を走査させることで、マスク膜の表面における所望の領域が改質されるようになっている。
ここで、パルスレーザは、マスク膜の加工閾値以上のレーザ強度を有している必要がある。具体的には、パルスレーザのパルス幅が１５０ｆｓ〜１ｐｓの範囲で、繰返し周期が１ｋＨｚ〜３００ｋＨｚの範囲で、波長が７８０〜８００ｎｍであるレーザ、いわゆる、フェムト秒レーザが適用可能である。
【００２４】
なお、溝パターンの形成方法は、形成される溝パターンを、上述した幅寸法、深さ寸法及び溝間隔に加工制御することが可能であれば、本実施形態に示すようなフェムト秒レーザに限定されず、何れの形成方法も適用可能である。
【００２５】
次に、第２工程について説明する。
第２工程においては、溝パターンを形成したサファイヤ基板の上面の全面に対して、蒸着装置により、ＳｉＯ２等からなるマスク膜が形成される。この際、形成された溝パターンは、基板の表面から深さ方向に対して一定の範囲にかけて又は全てがマスク膜によって埋められる。
【００２６】
本工程において使用される蒸着装置としては、スパッタ装置、真空蒸着装置、イオンプレーティング装置等が適用可能である。本実施形態においては、図２に示すように、真空チャンバ２１、電圧が印加されるターゲット２２と、ターゲット２２を保持する受け皿２３と、受け皿２３の下面側に設けられていてスパッタリング効率の向上を図るマグネット２４とが具備されたスパッタ装置２０が使用されている。
このように構成されたスパッタ装置２０では、真空チャンバ２１の内部にイオン化された不活性ガスを導入し、そのイオン化された不活性ガスをターゲット２２に取り付けたマグネット２４によってターゲット２２に吸引して衝突させることにより、ターゲット２２を構成しているマスク膜素材の粒子をターゲット２２から飛出させ、サファイヤ基板１の上面の全面に該マスク素材の粒子を被着させることでマスク膜を形成するようになっている。
【００２７】
さらに、第３工程について説明する。
第３工程においては、サファイヤ基板におけるマスク膜が形成された面が、研磨装置により、サファイヤ基板のうち前記凹部を除く表面が現れるまで機械研磨される。
なお、本工程において使用される研磨装置は、ラップ研磨等の公知の方法が適用可能である。
【００２８】
最後に、第４工程について説明する。
第４工程においては、サファイヤ基板の研磨された面に対して、結晶成長装置を用いた結晶成長法により、窒化物半導体層であるＧａＮ膜が形成される。
【００２９】
本工程において使用される結晶成長法としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法又はＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等が適用可能である。本実施形態においては、ＭＯＣＶＤ法によるＣＶＤ装置３０が用いられており、このＣＶＤ装置３０には、図３に示すように、内部が中空となるように成型された反応管３１と、キャリアガスが充填されたガス供給源３２と、ガス供給源３２から反応管３１にガスを供給するガス噴出ノズル３３と、サファイヤ基板１を保持するサセプタ３４とが具備されている。
このように構成されたＣＶＤ装置３０は、反応管３１に水素ガス及び窒素ガスの混合ガスをキャリアガスとして供給するとともに、反応管３１の内部にあるサセプタ３４の上面にサファイヤ基板１を戴置するようになっており、このサファイヤ基板１の下側の面から所定の温度になるまで加熱を行い、該サファイヤ基板１の上側の面に窒化物半導体層を成長させる。そして、窒化物からなる半導体層を積層したサファイヤ基板には、該窒化物半導体層の上に必要に応じて半導体素子パターンを積層させ、サファイヤ基板１が常温になるまで冷却を行う。
【実施例】
【００３０】
次に、図４（ａ）から図４（ｇ）を参照しながら、本発明に係る窒化物半導体基板の製造方法の実施例について説明する。
［実施例１］
まず始めに、図４（ａ）に示すように、径寸法が５．２ｃｍ、厚さ寸法が０．４ｍｍのサファイヤ基板１を、レーザ照射装置１０における所定の位置に取り付ける。その後、レーザ照射装置１０の電源をＯＮにし、照射されるフェムト秒レーザを８００ｎｍ、パルス周期を１ｋＨｚ、パルス幅を１５０ｆｓに調節した後に、サファイヤ基板１の上面に対してフェムト秒レーザを照射する。これによって、図４（ｂ）に示すように、幅寸法が４μｍ、深さ寸法が２０〜５０μｍ、隣接する溝とのピッチ寸法が４μｍとなるストライプ状の溝パターン２がサファイヤ基板１の上面に形成される。
【００３１】
次に、溝パターン２が形成されたサファイヤ基板１を、スパッタ装置２０の所定の位置に取り付ける。そして、スパッタ法により、厚さ寸法が１０μｍのＳｉＯ２膜３を、溝パターン２が形成されたサファイヤ基板１の上面の全面に対して形成させる。これによって、図４（ｃ）に示すように、サファイヤ基板１に形成された溝パターン２は、ＳｉＯ２膜３によって深さ方向に対して一定の範囲にかけて埋められる。
【００３２】
さらに、ＳｉＯ２膜３が形成されたサファイヤ基板１を、研磨装置（図示せず）の所定の位置に取り付け、ＳｉＯ２膜３が形成された面を機械研磨させる。そして、サファイヤ基板１が現れた時点で、研磨作業を終了させ、図４（ｄ）に示すようなサファイヤ基板１が得られる。
ここで、図５は研磨前のサファイヤ基板１の表面を表しており、図５における色の薄い（Ａ）の部分はＳｉＯ２膜の肉厚が大きい部分を、色の濃い（Ｂ）の部分はＳｉＯ２膜の肉厚が小さい部分を示している。また、図６は研磨後のサファイヤ基板１の表面を表しており、図６における黒い（Ａ）の部分はサファイヤ基板が露出した部分を、（Ｂ）の部分は、ＳｉＯ２膜３が残留した部分を、それぞれ示している。
【００３３】
最後に、研磨されたサファイヤ基板１を、ＣＶＤ装置３０における所定の位置に取り付け、ＳｉＯ２膜３によって埋められた溝パターン２が形成されている側の面に、半導体層であるＧａＮ膜４を成長させると、図４（ｅ）に示すような窒化物半導体基板が得られる。これによって、一連の窒化物半導体基板の製造方法が完了する。
【００３４】
その結果、１０５ｃｍ−２以下の低転位密度のＧａＮ膜を得ることができるとともに、サファイヤ基板１の反り量を、従来の製造方法と比較して１０分の１程度に抑制することができた。
【００３５】
以上より、本発明に係る窒化物半導体基板の製造方法によれば、サファイヤ基板１の主面の表面に溝パターン２を形成する第１の工程と、サファイヤ基板１の溝パターン２を形成した面に、溝パターン２を埋めるようにＳｉＯ２膜３を形成する第２の工程と、前記凹部を残しつつ、第１の工程における母材基板の主面の表面が現れるまでＳｉＯ２膜３を研磨する第３の工程と、第３の工程により現れたサファイヤ基板１の主面の表面上にＧａＮ膜４を選択的に成長させる第４の工程とを具備するので、外部プロセスによるフォトリソグラフィ工程が不要になることで、フォトリソグラフィ工程に起因した結晶欠陥（転位）を低減させることが可能となり、これによって、生産効率の向上とともに、製造コストの抑制を図ることができる。
【００３６】
また、１回の成膜プロセスによってＧａＮ膜４を形成することで、２回以上の成膜プロセスを経る従来の製造方法において生じていた厚さ寸法の増加したＧａＮ膜４と、サファイヤ基板１との熱膨張の差に起因したサファイヤ基板１における反りの発生量を低減させるとともに、サファイヤ基板１に形成された溝パターン２が反りの発生を抑制する役割を果すことで、上述した反りの発生量を、大幅に低減させることが可能となり、これによって、上述した効果と同様の効果を得ることができる。
【００３７】
さらに、ＳｉＯ２膜３が形成された後に、ＳｉＯ２膜３及びサファイヤ基板１の研磨作業が行われることで、後続のＧａＮ膜４を成長させる工程において要求されるサファイヤ基板１の厚さ寸法、厚さ寸法のばらつき、反りの発生量、原子レベルによる平坦性及び結晶面精度等の項目を容易に制御することが可能となり、これによって、上述した効果と同様の効果を得ることができる。
【００３８】
さらに、溝パターン２が、フェムト秒レーザの照射によって形成されるので、サファイヤ基板１に多光子吸収を起こさせて溝パターン２を形成することで、サファイヤ基板１が受ける熱的損傷を抑制させることが可能となり、これによって、生産効率の向上とともに、製造コストの抑制を図ることができる。
【図面の簡単な説明】
【００３９】
【図１】本実施形態におけるレーザ照射装置を示す概略図である。
【図２】本実施形態におけるスパッタ装置を示す概略図である。
【図３】本実施形態におけるＣＶＤ装置の構成を示す概略図である。
【図４】本発明に係る窒化物半導体基板の製造方法における結晶成長過程の態様を示す断面図である。
【図５】研磨前のサファイヤ基板の表面を示す光学顕微鏡の写真である。
【図６】研磨後のサファイヤ基板の表面を示す光学顕微鏡の写真である。
【図７】従来の窒化物半導体基板の製造方法における結晶成長過程の態様を示す断面図である。
【符号の説明】
【００４０】
１  サファイヤ基板
２  溝パターン
３  ＳｉＯ２膜
４  ＧａＮ膜
【図１】
2006196558.tif 000003
【図４】
2006196558.tif 000004
【図２】
2006196558.tif 000005
【図３】
2006196558.tif 000006
【図５】
2006196558.tif 000007
【図６】
2006196558.tif 000008
【図７】
2006196558.tif 000009