(57)【要約】    【課題】  異常電流が発生した場合であっても、駆動電源を適切に制御できる画像形成装置を提供する。    【解決手段】  エンジン部に供給する駆動電圧を生成する駆動電源と、エンジン部と駆動電源との間に設けられ、駆動部に駆動電源を供給するか否かを切り換えるＦＥＴ８１と、駆動電圧の変動を検出する検出部１１０と、検出部１１０が検出した駆動電圧の変動に応じて、ＦＥＴ８１をオンするかオフするか制御するＦＥＴ制御部１２０とを備えた画像形成装置。画像形成装置が複数のＦＥＴ８１を備える場合には、当該複数のＦＥＴ８１を順次オン又はオフすることが好ましい。【選択図】  図２
2006201386.tif 000002
【特許請求の範囲】
【請求項１】
エンジン部を有する画像形成装置であって、
前記エンジン部に供給する駆動電圧を生成する駆動電源と、
前記エンジン部と前記駆動電源との間に設けられ、前記駆動部に前記駆動電源を供給するか否かを切り換えるＦＥＴと、
前記駆動電圧の変動を検出する検出部と、
前記検出部が検出した前記駆動電圧の変動に応じて、前記ＦＥＴをオンするかオフするか制御するＦＥＴ制御部と、
を備えたことを特徴とする画像形成装置。
【請求項２】
複数の前記ＦＥＴを備え、
前記ＦＥＴ制御部は、前記検出部が前記駆動電圧の変動を検出したときに、前記複数のＦＥＴを順次オフすることを特徴とする請求項１記載の画像形成装置。
【請求項３】
複数の前記ＦＥＴを備え、
前記ＦＥＴ制御部は、前記検出部が前記駆動電圧の変動を検出したときに前記複数のＦＥＴをオフし、オフされた当該複数のＦＥＴを順次オンすることを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記ＦＥＴ制御部は、前記駆動電圧が所定の値より低くなったときに前記ＦＥＴをオフし、当該ＦＥＴをオフしたときに前記駆動電圧が前記所定の値より高くなった場合に、前記エンジン部における当該ＦＥＴに接続された構成に異常があると判断することを特徴とする請求項１記載の画像形成装置。
【請求項５】
前記ＦＥＴは、ソースが前記駆動電源に接続され、ドレインが前記エンジン部に接続され、ゲートが前記ＦＥＴ制御部に接続されており、
前記ＦＥＴ制御部は、
前記ソースと前記ゲートとの間に設けられた第１の抵抗素子と、
前記ソースと前記ゲートとの間に、前記第１の抵抗素子と並列に設けられた第２の抵抗素子及び容量素子と
を有することを特徴とする請求項１から４のいずれか１項記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ、複写機、ファクシミリ装置などの画像形成装置に関する。
【背景技術】
【０００２】
プリンタ、複写機、ファクシミリ装置などの電子写真方式による画像形成装置の従来例は、例えば、特開２００３−５４０９７号公報（特許文献１）に開示されている。このような画像形成装置においては、内部回路を駆動する電源として２種類あるいはそれ以上の電源電圧を使用するのが一般的である。例えば、マイクロプロセッサ等を含んで構成され、画像形成装置の全体の動作制御を行う制御部や画像信号処理その他の機能を実現するロジック回路などは低電圧（例えば５Ｖ）の電源を必要とする一方で、感光体ドラムや紙送り機構などを駆動するためのモータや露光用光源となるレーザ部など比較的に大電力を必要とする機構については、より高電圧（例えば２４Ｖ）の電源を必要とするためである。
【０００３】
一般的な画像形成装置では、不具合（紙詰まり等）の発生時に本体内部を覆うカバーが開けられた際にモータ等への電源供給を遮断するために、カバーの開閉に連動して開閉するスイッチが回路上に設けられている。ところが、電源遮断のためにスイッチを開けた後、再度スイッチを閉じた際に、電源供給先のモータ制御基板等に装着されているコンデンサ（容量性負荷）に対して大きな突入電流が流れる場合がある。スイッチに流せる電流値には上限があり、突入電流が当該上限値を超えてしまう場合もある。このような不都合に対して、スイッチの他に、電源供給路上に電界効果トランジスタ（ＦＥＴ）などの電子的スイッチを設けて電源供給先を分割し、各トランジスタを時間差でオン状態にすることにより、スイッチに大きな突入電流が流れ込むことを回避する対策が採られている。
【特許文献１】特開２００３−５４０９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に開示された従来の画像形成装置では、ＦＥＴに接続された構成において、例えば短絡等により電源供給路に異常電流が発生した場合、電源電圧を適切に制御することができないという問題が生じていた。
【０００５】
よって、本発明は、上記の課題を解決することのできる画像形成装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の第１の形態によれば、エンジン部を有する画像形成装置であって、エンジン部に供給する駆動電圧を生成する駆動電源と、エンジン部と駆動電源との間に設けられ、駆動部に駆動電源を供給するか否かを切り換えるＦＥＴと、駆動電圧の変動を検出する検出部と、検出部が検出した駆動電圧の変動に応じて、ＦＥＴをオンするかオフするか制御するＦＥＴ制御部と、を備えたことを特徴とする画像形成装置を提供する。
【０００７】
上記構成によれば、駆動電圧がエンジン部に供給されるか否かが当該駆動電圧の変動に応じて制御されるので、例えば、エンジン部において短絡やリークが発生して異常電流が生じた場合でも、駆動電源を遮断せずに、エンジン部への駆動電圧の供給を適切に制御することができる。
【０００８】
上記画像形成装置は、複数のＦＥＴを備え、ＦＥＴ制御部は、検出部が駆動電圧の変動を検出したときに、複数のＦＥＴを順次オフすることが好ましい。
【０００９】
上記構成では、複数のＦＥＴのうちのいずれかに接続された構成において異常が発生していれば、当該ＦＥＴをオフしたときに駆動電圧が復帰することとなる。従って、上記構成によれば、異常が発生している箇所を特定して、ユーザに通知することができる。
【００１０】
上記画像形成装置は、複数のＦＥＴを備え、ＦＥＴ制御部は、検出部が駆動電圧の変動を検出したときに複数のＦＥＴをオフし、オフされた当該複数のＦＥＴを順次オンすることが好ましい。
【００１１】
上記構成では、複数のＦＥＴのうちのいずれかに接続された構成において異常が発生していれば、当該ＦＥＴをオンしたときに駆動電圧が低下することとなる。従って、上記構成によれば、異常が発生している箇所を特定して、ユーザに通知することができる。
【００１２】
上記画像形成装置において、ＦＥＴ制御部は、駆動電圧が所定の値より低くなったときにＦＥＴをオフし、当該ＦＥＴをオフしたときに駆動電圧が所定の値より高くなった場合に、エンジン部における当該ＦＥＴに接続された構成に異常があると判断することが好ましい。
【００１３】
上記構成によれば、ＦＥＴをオンするかオフするかを制御して駆動電圧の変動を確認することができるので、ＦＥＴが駆動電圧を供給する構成において異常が生じているか否かを確認し、ユーザに通知することができる。
【００１４】
上記画像形成装置において、ＦＥＴは、ソースが駆動電源に接続され、ドレインがエンジン部に接続され、ゲートがＦＥＴ制御部に接続されており、ＦＥＴ制御部は、ソースとゲートとの間に設けられた第１の抵抗素子と、ソースとゲートとの間に、第１の抵抗素子と並列に設けられた第２の抵抗素子及び容量素子とを有することが好ましい。
【００１５】
上記構成によれば、第２の抵抗素子と容量素子の直列回路により、ＦＥＴがオン状態となった直後においては、ＦＥＴのゲートとソースの間に電位差が生じず、オン状態とならないため、突入電流を抑制することができる。また、ＦＥＴのスイッチングを緩やかにし、ＦＥＴのオン時における突入電流も少なくすることができる。また、上記構成によれば、第２の抵抗素子と容量素子の直列回路により、異常電流の傾きが抑えられたとしても、適切にＦＥＴをオフして、エンジン部への駆動電圧の供給を制御することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００１７】
図１は、一実施形態の画像形成装置の全体構成を説明するための図である。図１に示す画像形成装置は、電子写真方式により、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のトナーを重ね合わせてフルカラー画像を形成したり、ブラックのトナーのみを用いてモノクロ画像を形成する装置である。この画像形成装置では、ホストコンピュータなどの外部装置（図示せず）から画像信号が与えられると、メインコントローラ及びエンジンコントローラの制御に応じて各部が動作し、複写紙、転写紙、用紙およびＯＨＰ透明シートなどのシートＳに、画像信号に対応した画像を形成（すなわち印刷）する。
【００１８】
図１に示す画像形成装置は、感光体ユニット２、現像ユニット３、中間転写ユニット４、定着ユニット５のそれぞれが装置本体（筐体６）に対して着脱自在に構成されている。これらの各ユニットが装置本体６に装着された状態で、図１に示すように、感光体ユニット２の感光体２１が図示の矢印方向に回転するとともに、当該感光体２１の周りにその回転方向に沿って、帯電部２２、ロータリー現像部３、クリーニング部２３がそれぞれ配置されている。ロータリー現像部３は、ＹＭＣＫ各色に対応する４つの現像ユニットを含んで構成されている。帯電部２２は、帯電バイアスが印加されており、感光体２１の外周面を均一に帯電させる。クリーニング部２３は、一次転写後に感光体２１の外周面に残留付着しているトナーを掻き落とし、感光体２１をクリーニングする。
【００１９】
露光ユニット８は、エンジンコントローラからの画像信号に応じてレーザ光Ｌを出力して感光体２１の外周面上を露光し、感光体２１に画像信号に対応する静電潜像を形成する。こうして形成された静電潜像は現像部３によってトナー現像させる。これによって、感光体２１上の静電潜像がＹＭＣＫ各色のトナーによって顕像化される。こうして現像されたトナー像は、一次転写領域ＴＲ１で中間転写ユニット４の中間転写ベルト４１上に一次転写される。中間転写ベルト４１上に形成された画像については、所定の二次転写領域ＴＲ２において、カセット９から取り出されたシートＳ上に二次転写される。こうして画像が形成されたシートＳは定着ユニット５を経由して装置本体６の上面部に設けられた排出トレイ部に搬送される。
【００２０】
図２は、画像形成装置の電源系統を中心とした回路構成を説明するブロック図である。本実施形態の画像形成装置は、商用電源（交流電源）からの交流電圧（１００Ｖ）の供給を受けて作動する。
【００２１】
低圧電源５０は、電源スイッチを介して商用電源からの交流電圧を受け、駆動電圧の一例である３種類の直流電圧（３．３Ｖ、５Ｖ、２４Ｖ）を発生させる。３．３Ｖ、５Ｖ、２４Ｖの各電源は、第２メイン基板５１を介して画像形成装置の各部へ供給される。例えば、３．３Ｖ電源は、メインコントローラ等を含む第１メイン基板５２へ供給される。５Ｖ電源は、サーミスタユニット５３、バッチセンサ５４、Ｒ／Ｗモジュール５５、フォトセンサ５６、感光体駆動モータユニット５７、全体駆動モータユニット５８、ドライブ回路基板（ＤＲＶ基板）５９の各部へ供給される。また５Ｖ電源は、インターロックスイッチユニット７１内の５Ｖ系インターロックスイッチ７５を介して、露光ユニット８へ供給される。
【００２２】
同様に、２４Ｖ電源は、感光体２１、高圧電源６０、感光体駆動モータユニット５７、全体駆動モータユニット５８、２次転写ローラ離接クラッチ６１、中間転写ベルトクリーナ離接クラッチ６２、現像駆動モータユニット６３、ロータリー駆動モータユニット６４、イレーサランプユニット６５、オゾンファンユニット６６、トナーファンユニット６７、冷却ファン６８、給紙関連クラッチ６９、スキャナモータ７０の各部へ供給される。これらの高圧電源６０等は、それぞれ容量性負荷を含んで構成されている。各部と２４Ｖ電源とをつなぐ電力供給路（配線）上には適宜、バイポーラトランジスタ又は電界効果トランジスタを用いたスイッチが設けられている。また、感光体２１、高圧電源６０、感光体駆動モータユニット５７、全体駆動モータユニット５８、２次転写ローラ離接クラッチ６１、中間転写ベルトクリーナ離接クラッチ６２、現像駆動モータユニット６３、ロータリー駆動モータユニット６４の各部については、インターロックスイッチユニット７１内の各２４Ｖ系インターロックスイッチ７２、７３、７４を介して２４Ｖ電源が供給されており、画像形成装置の全面カバーや側面カバー等が開けられた際にはこれに伴って各インターロックスイッチが開き、２４Ｖ電源の供給が停止するように構成されている。
【００２３】
また、本実施形態では、高圧電源６０と２４Ｖ電源とをつなぐ供給路上には、電界効果トランジスタ（ＦＥＴ）を含んで構成される電力供給制御回路８０が設けられている。また、エンジン部の一例である感光体駆動モータユニット５７、全体駆動モータユニット５８、２次転写ローラ離接クラッチ６１、中間転写ベルトクリーナ離接クラッチ６２、現像駆動モータユニット６３及びロータリー駆動モータユニット６４の各部と２４Ｖ電源とをつなぐ供給路上には、電力供給制御回路８０が設けられている。また、「駆動手段」としてのスキャナモータ７０と２４Ｖ電源とをつなぐ供給路上には、電界効果トランジスタを含んで構成される電力供給制御回路８０が設けられている。これらの電力供給制御回路８０は、インターロックスイッチユニット７１と各駆動手段との間の電力供給路上に設けられ、制御手段としての第１メイン基板５２による制御に応じて駆動手段へ電力を供給するか否かを切り替えるとともに、インターロックスイッチユニット７１の導通時に駆動手段へ流れる突入電流を抑制するものである。これにより、画像形成装置の全面カバーや側面カバー等の開閉時において、駆動手段に過大な突入電流が流れるのを防ぐことができる。
【００２４】
検出部１１０は、２４Ｖ電源の電圧変動を検出する。本実施形態において、検出部１１０は、予め定められた閾値電圧（例えば２１．６Ｖ）より低くなった場合に、２４Ｖ電源が変動したと判断し、ＦＥＴ制御部１２０に通知する。ＦＥＴ制御部１２０は、電力供給制御回路８０に含まれるＦＥＴを、オン状態とするか、オフ状態とするかを制御する。
【００２５】
図３は、電力供給制御回路８０−１〜３の詳細構成を説明する回路図である。図３に例示する電力供給制御回路８０は、ＦＥＴ８１、抵抗素子８２、８３、８４、容量素子８５、及びバイポーラトランジスタ８６を含んで構成されている。ＦＥＴ８１は、電力供給路上の電源（ＤＣ２４Ｖ）側にソースが接続され、駆動手段側にドレインが接続される。本例では、ＦＥＴ８１としてｐチャネル・エンハンスメント型ＭＯＳＦＥＴが用いられている。抵抗素子８３（第１の抵抗素子）は、ＦＥＴ８１のゲートとソースの間に接続されており、抵抗素子８２とともに電源からの電圧を分圧し、適切なゲート電圧（本例では１２Ｖ）を生成する。抵抗素子８４（第２の抵抗素子）及び容量素子８５は、直列接続されており、ＦＥＴ８１のゲートとソースの間において抵抗素子８３と並列に接続されている。各素子の抵抗値、容量値は、例えば、抵抗素子８２、８３が１００ｋΩ、抵抗素子８４が２７Ω、容量素子８５が０．１μＦとされる。
【００２６】
バイポーラトランジスタ８６は、コレクタが抵抗素子８２を介してＦＥＴ８１のゲートに接続され、エミッタが接地され、ベースがＦＥＴ制御部１２０に接続されている。そして、バイポーラトランジスタ８６は、ＦＥＴ制御部１２０の制御に基づいて、ＦＥＴ８１のゲート電圧を制御する。具体的には、ＦＥＴ制御部１２０は、ＦＥＴ８１をオンする場合、ベース電圧を５Ｖとしてバイポーラトランジスタ８６をオン状態とし、ＦＥＴ８１のゲート電圧を低下させる。一方、ＦＥＴ制御部１２０は、ＦＥＴ８１をオフする場合、ベース電圧を０Ｖとしてバイポーラトランジスタ８６をオフ状態とし、ＦＥＴ８１のゲート電圧を上昇させる。
【００２７】
図４は、本実施形態の画像形成装置の動作の一例を示すフローチャートである。図３及び図４を参照して、２４Ｖ電源に変動が生じた場合における、本実施形態の画像形成装置の動作の一例について説明する。本例では、ユーザがオプション装置１００を誤った状態で画像形成装置に接続して当該オプション装置１００において短絡が生じている状態において、電力供給制御回路８０−２が２４Ｖ電源をオプション装置に供給したときの画像形成装置の動作について説明する。
【００２８】
電力供給制御回路８０−２においてＦＥＴ８１がオンすると、オプション装置１００に２４Ｖ電源が供給される。そして、オプション装置１００では短絡が生じているため、オプション装置１００において異常電流が流れ、２４Ｖ電源の電圧は低下する。そして、検出部１１０は、２４Ｖ電源が２１．６Ｖ以下に低下した場合に、２４Ｖ電源の電圧が低下したと判断し、ＦＥＴ制御部１２０に通知する（Ｓ２１０  Ｙｅｓ）。また、検出部１１０は、当該電圧が２１．６Ｖより高い場合には、２４Ｖ電源が安定していると判断し、そのまま検出を続ける（Ｓ２１０  Ｎｏ）。
【００２９】
２４Ｖ電源が低下すると、ＦＥＴ制御部１２０は、電力供給制御回路８０−２のＦＥＴ８１をオフする。具体的には、ＦＥＴ制御部１２０は、バイポーラトランジスタ８６の、そのベース電圧を０Ｖとしてオフし、ＦＥＴ８１のゲート電圧を上昇させる。これにより、ＦＥＴ８１は、そのゲート電圧が閾値電圧を超えてオフする。
【００３０】
ＦＥＴ制御部１２０が電力供給制御回路８０−２のＦＥＴ８１をオフすると、２４Ｖ電源は短絡状態にあるオプション装置１００（図２参照）に供給されず、異常電流が停止するので、２４Ｖ電源の電圧は２４Ｖに復帰する（Ｓ２３０  Ｙｅｓ）。ＦＥＴ制御部１２０は、２４Ｖ電源の電圧が２４Ｖに復帰すると、ＦＥＴ８１をオフ状態とし、電力供給制御回路８０−２に接続された構成のいずれかに異常が発生していると判断しユーザに通知する（Ｓ２４０）。一方、ＦＥＴ制御部１２０が電力供給制御回路８０−２をオフしても２４Ｖ電源が復帰しない場合（Ｓ２３０  Ｎｏ）、低電圧源５０は、２４Ｖ電源を遮断する（Ｓ２５０）。
【００３１】
本実施形態の画像形成装置においては、以上の動作により、２４Ｖ電源がエンジン部を供給されるか否かがその電圧値の変動に応じて制御されるので、例えば、エンジン部のいずれかの構成において短絡やリークが発生して異常電流が生じた場合でも、２４Ｖ電源を遮断せずに、当該各構成への２４Ｖ電源の供給を適切に制御することができる。
【００３２】
また、抵抗素子８４と容量素子８５の直列回路により、エンジン部において生じた異常電流の傾きが抑えられたとしても、適切にＦＥＴ８１をオフして、エンジン部への２４Ｖ電源の供給を制御することができる。
【００３３】
図５は、本実施形態の画像形成装置の動作の他の例を示すフローチャートである。図３及び図５を参照して、２４Ｖ電源に変動が生じた場合における、本実施形態の画像形成装置の動作の他の例について説明する。
【００３４】
電力供給制御回路８０−１〜３においてそれぞれＦＥＴ８１がオンすると、エンジン部に２４Ｖ電源が供給される。ここで、電力供給制御回路８０−１〜３に接続されたいずれかの構成に異常電流が発生した場合、２４Ｖ電源の電圧は低下する。そして、検出部１１０は、２４Ｖ電源が２１．６Ｖ以下に低下した場合に、２４Ｖ電源の電圧が低下したと判断し、ＦＥＴ制御部１２０に通知する（Ｓ３１０  Ｙｅｓ）。異常電流が発生する場合とは、例えば、ユーザがオプション装置１００を誤った状態で画像形成装置に接続して当該オプション装置１００において短絡が生じている場合等である。
【００３５】
２４Ｖ電源が低下すると、ＦＥＴ制御部１２０は、電力供給制御回路８０−１〜３のＦＥＴ８１をすべてオフする（Ｓ３２０）。具体的には、ＦＥＴ制御部１２０は、バイポーラトランジスタ８６を、そのベース電圧を０Ｖとしてオフし、ＦＥＴ８１のゲート電圧を上昇させる。これにより、ＦＥＴ８１は、そのゲート電圧が閾値電圧を超えてオフする。
【００３６】
ＦＥＴ制御部１２０が電力供給制御回路８０−１〜３のＦＥＴ８１をオフすると、２４Ｖ電源は短絡状態にあるオプション装置１００（図２参照）に供給されず、異常電流が停止し、２４Ｖ電源の電圧は２４Ｖに復帰する（Ｓ３３０  Ｙｅｓ）。ここで、ＦＥＴ制御部１２０が電力供給制御回路８０−１〜３のＦＥＴ８１をすべてオフしても２４Ｖ電源が復帰しない場合（Ｓ３３０  Ｎｏ）、低電圧源５０は、２４Ｖ電源を遮断する（Ｓ３８０）。
【００３７】
ＦＥＴ制御部１２０がすべてのＦＥＴ８１をオフして２４Ｖ電源が復帰すると、ＦＥＴ制御部１２０は、電力供給制御回路８０−１〜３に含まれるＦＥＴ８１順次オンする。本例では、ＦＥＴ制御部１２０は、まず電力供給制御回路８０−１に含まれるＦＥＴ８１をオンする（Ｓ３４０）。
【００３８】
電力供給制御回路８０−１に含まれるＦＥＴ８１をオンした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が低下している場合には（Ｓ３４２  Ｙｅｓ）、電力供給制御回路８０−１に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ３７０）。
【００３９】
一方、電力供給制御回路８０−１に含まれるＦＥＴ８１をオンしても、２４Ｖ電源の電圧が低下しない場合（Ｓ３４２  Ｎｏ）、ＦＥＴ制御部１２０は、電力供給制御回路８０−１に接続された構成には異常が無いと判断する。そして、ＦＥＴ制御部１２０は、続いて電力供給制御回路８０−２に含まれるＦＥＴ８１をオンする（Ｓ３５０）。ここで、ＦＥＴ制御部１２０は、電力供給制御回路８０−１に含まれるＦＥＴ８１をオフした後に、電力供給制御回路８０−２に含まれるＦＥＴ８１をオンしてもよい。
【００４０】
電力供給制御回路８０−２に含まれるＦＥＴ８１をオンした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が低下している場合には（Ｓ３５２  Ｙｅｓ）、電力供給制御回路８０−２に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ３７０）。
【００４１】
一方、電力供給制御回路８０−２に含まれるＦＥＴ８１をオンしても、２４Ｖ電源の電圧が低下しない場合（Ｓ３５２  Ｎｏ）、ＦＥＴ制御部１２０は、電力供給制御回路８０−２に接続された構成には異常が無いと判断する。そして、ＦＥＴ制御部１２０は、続いて電力供給制御回路８０−３に含まれるＦＥＴ８１をオンする（Ｓ３６０）。ここで、ＦＥＴ制御部１２０は、電力供給制御回路８０−１及び／又は８０−２に含まれるＦＥＴ８１をオフした後に、電力供給制御回路８０−３に含まれるＦＥＴ８１をオンしてもよい。
【００４２】
電力供給制御回路８０−３に含まれるＦＥＴ８１をオンした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が低下している場合には（Ｓ３６２  Ｙｅｓ）、電力供給制御回路８０−３に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ３７０）。
【００４３】
一方、電力供給制御回路８０−３に含まれるＦＥＴ８１をオンしても、すなわち、電力供給制御回路８０−１〜３に含まれるＦＥＴ８１をすべて順次オンしても、２４Ｖ電源の電圧が低下しない場合（Ｓ３６２  Ｎｏ）、ＦＥＴ制御部１２０は、異常が発生している箇所を特定できないと判断し、低電圧源５０は、２４Ｖ電源を遮断する（Ｓ３８０）。
【００４４】
以上の動作により、本実施形態の画像形成装置は、複数のＦＥＴ８１に接続された構成のうち、異常が発生している箇所を特定してユーザに通知することができる。
【００４５】
図６は、本実施形態の画像形成装置の動作のさらに他の例を示すフローチャートである。図３及び図６を参照して、２４Ｖ電源に変動が生じた場合における、本実施形態の画像形成装置の動作のさらに他の例について説明する。
【００４６】
電力供給制御回路８０−１〜３においてそれぞれＦＥＴ８１がオンすると、エンジン部に２４Ｖ電源が供給される。ここで、電力供給制御回路８０−１〜３に接続されたいずれかの構成に異常電流が発生した場合、２４Ｖ電源の電圧は低下する。そして、検出部１１０は、２４Ｖ電源が２１．６Ｖ以下に低下した場合に、２４Ｖ電源の電圧が低下したと判断し、ＦＥＴ制御部１２０に通知する（Ｓ４１０  Ｙｅｓ）。異常電流が発生する場合とは、例えば、ユーザがオプション装置１００を誤った状態で画像形成装置に接続して当該オプション装置１００において短絡が生じている場合等である。
【００４７】
検出部１１０が２４Ｖ電源の低下を検出すると、ＦＥＴ制御部１２０は、電力供給制御回路８０−１〜３のＦＥＴ８１を順次オフする。本例では、ＦＥＴ制御部１２０は、まず電力供給制御回路８０−１に含まれるＦＥＴ８１をオフする（Ｓ４２０）。
【００４８】
電力供給制御回路８０−１に含まれるＦＥＴ８１をオフした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が復帰している場合には（Ｓ４２２  Ｙｅｓ）、電力供給制御回路８０−１に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ４５０）。
【００４９】
一方、電力供給制御回路８０−１に含まれるＦＥＴ８１をオフし、予め定められた時間（例えば１０ｍｓ〜２００ｍｓ）が経過しても２４Ｖ電源の電圧が復帰しない場合（Ｓ４２２  Ｎｏ）、ＦＥＴ制御部１２０は、電力供給制御回路８０−１に接続された構成には異常が無いと判断する。そして、ＦＥＴ制御部１２０は、続いて電力供給制御回路８０−２に含まれるＦＥＴ８１をオフする（Ｓ４３０）。ここで、ＦＥＴ制御部１２０は、電力供給制御回路８０−１に含まれるＦＥＴ８１をオンした後に、電力供給制御回路８０−２に含まれるＦＥＴ８１をオフしてもよい。
【００５０】
電力供給制御回路８０−２に含まれるＦＥＴ８１をオフした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が復帰している場合には（Ｓ４３２  Ｙｅｓ）、電力供給制御回路８０−２に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ４５０）。
【００５１】
一方、電力供給制御回路８０−２に含まれるＦＥＴ８１をオフし、予め定められた時間（例えば１０ｍｓ〜２００ｍｓ）が経過しても２４Ｖ電源の電圧が復帰しない場合（Ｓ４３２  Ｎｏ）、ＦＥＴ制御部１２０は、電力供給制御回路８０−２に接続された構成には異常が無いと判断する。そして、ＦＥＴ制御部１２０は、続いて電力供給制御回路８０−３に含まれるＦＥＴ８１をオフする（Ｓ４４０）。ここで、ＦＥＴ制御部１２０は、電力供給制御回路８０−１及び／又は８０−２に含まれるＦＥＴ８１をオンした後に、電力供給制御回路８０−３に含まれるＦＥＴ８１をオフしてもよい。
【００５２】
電力供給制御回路８０−３に含まれるＦＥＴ８１をオフした後、検出部１１０は２４Ｖ電源の電圧を検出する。そして、当該電圧が復帰している場合には（Ｓ４４２  Ｙｅｓ）、電力供給制御回路８０−３に接続された構成のいずれかに異常が発生していると判断し、すべてのＦＥＴ８１をオフし、ユーザに通知する（Ｓ４５０）。
【００５３】
一方、電力供給制御回路８０−３に含まれるＦＥＴ８１をオフし、すなわち、電力供給制御回路８０−１〜３に含まれるＦＥＴ８１をすべて順次オフし、予め定められた時間（例えば１０ｍｓ〜２００ｍｓ）が経過しても２４Ｖ電源の電圧が復帰しない場合（Ｓ４４２  Ｎｏ）、ＦＥＴ制御部１２０は、異常が発生している箇所を特定できないと判断し、低電圧源５０は、２４Ｖ電源を遮断する（Ｓ４６０）。
【００５４】
以上の動作により、本実施形態の画像形成装置は、複数のＦＥＴ８１に接続された構成のうち、異常が発生している箇所を特定してユーザに通知することができる。
【００５５】
また、本実施形態の画像形成装置によれば、抵抗素子８４と容量素子８５の直列回路により、ＦＥＴ８１がオン状態となった直後においては、ＦＥＴ８１のゲートとソースの間に電位差が生じず、オン状態とならないため、突入電流を抑制することができる。また、ＦＥＴ８１のスイッチングを緩やかにし、ＦＥＴ８１のオン時における突入電流も少なくすることができる。そして、本実施形態によれば、抵抗素子８４と容量素子８５の直列回路により異常電流の傾きが抑えられたとしても、適切にＦＥＴ８１をオフして、エンジン部への２４Ｖ電源の供給を制御することができるとともに、異常個所をユーザに通知することができる。
【００５６】
上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５７】
【図１】一実施形態の画像形成装置の全体構成を説明するための図である。
【図２】画像形成装置の電源系統を中心とした回路形成を説明するブロック図である。
【図３】電力供給制御回路の詳細構成を説明する回路図である。
【図４】本実施形態の画像形成装置の動作の一例を示すフローチャートである。
【図５】本実施形態の画像形成装置の動作の他の例を示すフローチャートである。
【図６】本実施形態の画像形成装置の動作のさらに他の例を示すフローチャートである。
【符号の説明】
【００５８】
２１…感光体、５０…低圧電源、５１…第２メイン基板、５２…第１メイン基板、５３…サーミスタユニット、５４…バッチセンサ、５５…Ｒ／Ｗモジュール、５６…フォトセンサ、５７…感光体駆動モータユニット、５８…全体駆動モータユニット、５９…ドライブ回路基板（ＤＲＶ基板）、６０…高圧電源、６１…２次転写ローラ離接クラッチ、６２…中間転写ベルトクリーナ離接クラッチ、６３…現像駆動モータユニット、６４…ロータリー駆動モータユニット、６５…イレーサランプユニット、６６…オゾンファンユニット、６７…トナーファンユニット、６８…冷却ファン、６９…給紙関連クラッチ、７０…スキャナモータ、７１…インターロックスイッチユニット、８０…電力供給制御回路、８１…電界効果型トランジスタ（ＦＥＴ）、８２、８３、８４…抵抗素子、８５…容量素子、８６…バイポーラトランジスタ、１００…オプション装置、１１０…検出部、１２０…ＦＥＴ制御部
【図１】
2006201386.tif 000003
【図２】
2006201386.tif 000004
【図３】
2006201386.tif 000005
【図４】
2006201386.tif 000006
【図５】
2006201386.tif 000007
【図６】
2006201386.tif 000008