(57)【要約】【課題】  ヒューズの信頼性を確保しつつ、ヒューズの切断性を向上させる。【解決手段】  開口部５ａ上を覆うとともに、多結晶シリコンヒューズ３上を露出させるレジストパターン８を導電膜７上に形成し、そのレジストパターン８をマスクとして導電膜７をエッチングすることにより、開口部５ａを介して高濃度不純物注入層４に接続された配線層７ａを層間絶縁膜５上に形成した上で、導電膜７のオーバーエッチングをさらに行うことにより、多結晶シリコンヒューズ３に段差３ａを形成して、多結晶シリコンヒューズ３を薄膜化し、層間絶縁膜９および保護膜１０を多結晶シリコンヒューズ３および配線層７ａ上に順次成膜する。【選択図】      図１
2006190745.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に配置されたヒューズと、
前記ヒューズに形成された段差と、
前記ヒューズを覆うように前記半導体基板上に形成された絶縁膜とを備えることを特徴とする半導体装置。
【請求項２】
半導体基板上に形成された多結晶シリコンゲートと、
前記半導体基板上に配置され、前記多結晶シリコンゲートよりも膜厚の薄い多結晶シリコンヒューズと、
前記多結晶シリコンヒューズを覆うように前記半導体基板上に形成された絶縁膜とを備えることを特徴とする半導体装置。
【請求項３】
半導体基板上にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成する工程と、
前記ヒューズを選択的にエッチングすることにより、前記ヒューズを薄膜化する工程と、
前記ヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上にフィールド酸化膜を形成する工程と、
前記フィールド酸化膜上に第１導電膜を形成する工程と、
前記第１導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成する工程と、
前記ヒューズ上に層間絶縁膜を形成する工程と、
前記ヒューズの表面を露出させる第１および第２開口部を前記層間絶縁膜に形成する工程と、
前記第１および第２開口部が設けられた層間絶縁膜上に第２導電膜を形成する工程と、
前記第１開口部上の第２導電膜を覆うとともに、前記第２開口部上の第２導電膜を露出させるレジストパターンを前記第２導電膜上に形成する工程と、
前記レジストパターンをマスクとして、前記第２導電膜および前記ヒューズを選択的にエッチングすることにより、前記第１開口部を介して前記ヒューズに接続された配線層を形成するとともに、前記第２開口部下のヒューズを薄膜化する工程と、
前記薄膜化されたヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板上の素子分離領域にフィールド酸化膜を形成する工程と、
前記半導体基板上の素子形成領域にゲート絶縁膜を形成する工程と、
前記フィールド酸化膜および前記ゲート絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成するとともに、前記ゲート絶縁膜上に配置されたゲート電極を形成する工程と、
前記ゲート電極を覆うとともに、前記ヒューズを露出させるレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記ヒューズを選択的にエッチングすることにより、前記ヒューズを薄膜化する工程と、
前記ヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板上の素子分離領域にフィールド酸化膜を形成する工程と、
前記半導体基板上の素子形成領域にゲート絶縁膜を形成する工程と、
前記フィールド酸化膜および前記ゲート絶縁膜上に第１導電膜を形成する工程と、
前記第１導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成するとともに、前記ゲート絶縁膜上に配置されたゲート電極を形成する工程と、
前記ヒューズおよび前記ゲート電極上に層間絶縁膜を形成する工程と、
前記ヒューズの表面を露出させる第１および第２開口部を前記層間絶縁膜に形成する工程と、
前記第１および第２開口部が設けられた層間絶縁膜上に第２導電膜を形成する工程と、
前記第１開口部上の第２導電膜を覆うとともに、前記第２開口部上の第２導電膜を露出させるレジストパターンを前記第２導電膜上に形成する工程と、
前記レジストパターンをマスクとして、前記第２導電膜および前記ヒューズを選択的にエッチングすることにより、前記第１開口部を介して前記ヒューズに接続された配線層を形成するとともに、前記第２開口部下のヒューズを薄膜化する工程と、
前記薄膜化されたヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、半導体装置のヒューズ構造に適用して好適なものである。
【背景技術】
【０００２】
半導体装置では、回路の基準電圧の調整やＲＯＭデータの入力などを行えるようにするため、多結晶シリコンヒューズを設けることが行われている。ここで、多結晶シリコンヒューズを容易に切断できるようにするため、多結晶シリコンヒューズを覆う保護膜や層間絶縁膜の膜厚を調整することが行われている。
また、例えば、特許文献１には、多結晶シリコンヒューズを安定して切断できるようにするために、多結晶シリコンヒューズの端部が絶縁膜に覆われないようにして、多結晶シリコンヒューズの端部が大気に開放されたままにする方法が開示されている。
【特許文献１】特開平１１−１６３１４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の半導体装置では、多結晶シリコンヒューズの膜厚が厚くなると、多結晶シリコンヒューズを覆う保護膜や層間絶縁膜の膜厚を調整するだけでは、多結晶シリコンヒューズを安定して切断できなくなるという問題があった。
また、特許文献１に開示された方法では、多結晶シリコンヒューズの端部が大気に開放されたままにされるため、多結晶シリコンヒューズの腐食が発生することがあり、多結晶シリコンヒューズの信頼性が劣化するという問題があった。
【０００４】
そこで、本発明の目的は、ヒューズの信頼性を確保しつつ、ヒューズの切断性を向上させることが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板上に配置されたヒューズと、前記ヒューズに形成された段差と、前記ヒューズを覆うように前記半導体基板上に形成された絶縁膜とを備えることを特徴とする。
これにより、ヒューズの膜厚が厚い場合においても、ヒューズの切断される部分を薄くすることが可能となる。このため、ヒューズ全体を絶縁膜で覆った場合においても、ヒューズの切断性を向上させることが可能となり、ヒューズの信頼性を確保しつつ、ヒューズの切断不良を低減することが可能となる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された多結晶シリコンゲートと、前記半導体基板上に配置され、前記多結晶シリコンゲートよりも膜厚の薄い多結晶シリコンヒューズと、前記多結晶シリコンヒューズを覆うように前記半導体基板上に形成された絶縁膜とを備えることを特徴とする。
これにより、多結晶シリコンゲートよりも多結晶シリコンヒューズの膜厚を薄くすることが可能となるとともに、ヒューズ全体を絶縁膜で覆うことができる。このため、ヒューズの信頼性を確保しつつ、ヒューズの切断性を向上させることが可能となるとともに、多結晶シリコンゲートの形成時に多結晶シリコンヒューズを一括形成することが可能となり、工程数の増大を抑制することができる。
【０００７】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜上に導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成する工程と、前記ヒューズを選択的にエッチングすることにより、前記ヒューズを薄膜化する工程と、前記ヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする。
【０００８】
これにより、ヒューズの膜厚が厚い場合においても、ヒューズの切断される部分を薄くすることが可能となる。このため、ヒューズ全体を絶縁膜で覆った場合においても、ヒューズの切断性を向上させることが可能となり、ヒューズの信頼性を確保しつつ、ヒューズの切断不良を低減することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上にフィールド酸化膜を形成する工程と、前記フィールド酸化膜上に第１導電膜を形成する工程と、前記第１導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成する工程と、前記ヒューズ上に層間絶縁膜を形成する工程と、前記ヒューズの表面を露出させる第１および第２開口部を前記層間絶縁膜に形成する工程と、前記第１および第２開口部が設けられた層間絶縁膜上に第２導電膜を形成する工程と、前記第１開口部上の第２導電膜を覆うとともに、前記第２開口部上の第２導電膜を露出させるレジストパターンを前記第２導電膜上に形成する工程と、前記レジストパターンをマスクとして、前記第２導電膜および前記ヒューズを選択的にエッチングすることにより、前記第１開口部を介して前記ヒューズに接続された配線層を形成するとともに、前記第２開口部下のヒューズを薄膜化する工程と、前記薄膜化されたヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする。
【０００９】
これにより、ヒューズに接続される配線層を形成する際に第２導電膜のオーバーエッチングを行うことで、ヒューズを薄膜化することが可能となる。このため、ヒューズに接続される配線層を形成するための同一のエッチング工程内で、ヒューズの切断される部分を薄くすることが可能となり、工程数の増大を抑制しつつ、ヒューズの切断性を向上させることが可能となるとともに、ヒューズ全体を絶縁膜で覆うことが可能となり、ヒューズの信頼性を確保することが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上の素子分離領域にフィールド酸化膜を形成する工程と、前記半導体基板上の素子形成領域にゲート絶縁膜を形成する工程と、前記フィールド酸化膜および前記ゲート絶縁膜上に導電膜を形成する工程と、前記導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成するとともに、前記ゲート絶縁膜上に配置されたゲート電極を形成する工程と、前記ゲート電極を覆うとともに、前記ヒューズを露出させるレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記ヒューズを選択的にエッチングすることにより、前記ヒューズを薄膜化する工程と、前記ヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする。
【００１１】
これにより、ゲート電極とヒューズとを同一の導電膜を用いて形成した場合においても、ゲート電極よりもヒューズの膜厚を薄くすることが可能となるとともに、ヒューズ全体を絶縁膜で覆うことができる。このため、ヒューズの信頼性を確保しつつ、ヒューズの切断性を向上させることが可能となるとともに、ゲート電極の形成時にヒューズを一括形成することが可能となり、工程数の増大を抑制することができる。
【００１２】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上の素子分離領域にフィールド酸化膜を形成する工程と、前記半導体基板上の素子形成領域にゲート絶縁膜を形成する工程と、前記フィールド酸化膜および前記ゲート絶縁膜上に第１導電膜を形成する工程と、前記第１導電膜をパターニングすることにより、前記フィールド酸化膜上に配置されたヒューズを形成するとともに、前記ゲート絶縁膜上に配置されたゲート電極を形成する工程と、前記ヒューズおよび前記ゲート電極上に層間絶縁膜を形成する工程と、前記ヒューズの表面を露出させる第１および第２開口部を前記層間絶縁膜に形成する工程と、前記第１および第２開口部が設けられた層間絶縁膜上に第２導電膜を形成する工程と、前記第１開口部上の第２導電膜を覆うとともに、前記第２開口部上の第２導電膜を露出させるレジストパターンを前記第２導電膜上に形成する工程と、前記レジストパターンをマスクとして、前記第２導電膜および前記ヒューズを選択的にエッチングすることにより、前記第１開口部を介して前記ヒューズに接続された配線層を形成するとともに、前記第２開口部下のヒューズを薄膜化する工程と、前記薄膜化されたヒューズを覆うように配置された絶縁膜を前記半導体基板上に形成する工程とを備えることを特徴とする。
【００１３】
これにより、ゲート電極とヒューズとを同一の導電膜を用いて形成した場合においても、ヒューズに接続される配線層を形成する際に第２導電膜のオーバーエッチングを行うことで、ヒューズを薄膜化することが可能となる。このため、ヒューズに接続される配線層を形成するための同一のエッチング工程内で、ヒューズの切断される部分を薄くすることが可能となるとともに、ゲート電極の形成時にヒューズを一括形成することが可能となり、工程数の増大を抑制しつつ、ヒューズの切断性を向上させることが可能となるとともに、ヒューズ全体を絶縁膜で覆うことが可能となり、ヒューズの信頼性を確保することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）において、例えば、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、半導体基板１上の素子分離領域にフィールド酸化膜２を形成する。なお、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどを用いることができる。そして、ＣＶＤなどの方法により、半導体基板１上に多結晶シリコン膜を成膜し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンヒューズ３をフィールド酸化膜２上に形成する。
【００１５】
次に、多結晶シリコンヒューズ３の両端を露出させるレジストパターンを形成し、そのフォトレジストをマスクとして多結晶シリコンヒューズ３の両端に不純物をイオン注入することにより、多結晶シリコンヒューズ３の両端に高濃度不純物注入層４を形成する。そして、ＣＶＤなどの方法により、多結晶シリコンヒューズ３上に層間絶縁膜５を成膜し、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜５をパターニングすることにより、高濃度不純物注入層４の表面を露出させる開口部５ａおよび多結晶シリコンヒューズ３の表面を露出させる開口部５ｂを層間絶縁膜５に形成する。なお、層間絶縁膜５としては、例えば、シリコン酸化膜などを用いることができる。
【００１６】
次に、図１（ｂ）に示すように、例えば、スパッタや蒸着などの方法により、層間絶縁膜５上に導電膜７を成膜する。そして、フォトリソグラフィー技術を用いることにより、開口部５ａ上を覆うとともに、多結晶シリコンヒューズ３上を露出させるレジストパターン８を導電膜７上に形成する。
次に、図１（ｃ）に示すように、レジストパターン８をマスクとして導電膜７をエッチングすることにより、開口部５ａを介して高濃度不純物注入層４に接続された配線層７ａを層間絶縁膜５上に形成した上で、導電膜７のオーバーエッチングをさらに行うことにより、多結晶シリコンヒューズ３に段差３ａを形成し、多結晶シリコンヒューズ３を薄膜化する。ここで、導電膜７としては、例えば、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｗ（タングステン）などを用いることができる。そして、Ａｌなどの導電膜７のエッチングレートと多結晶シリコン膜のエッチングレートとはほぼ同一になるように調整することができるので、導電膜７のオーバーエッチングにより多結晶シリコンヒューズ３を効率よく薄膜化することができる。なお、多結晶シリコンヒューズ３の薄膜化前の膜厚は、例えば、３０００〜４０００Å程度、多結晶シリコンヒューズ３の薄膜化後の膜厚は、例えば、２０００〜３０００Å程度とすることができる。
【００１７】
次に、図１（ｄ）に示すように、例えば、ＣＶＤなどの方法により、層間絶縁膜９および保護膜１０を多結晶シリコンヒューズ３および配線層７ａ上に順次成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜９および保護膜１０をパターニングすることにより、多結晶シリコンヒューズ３上に配置された開口部１０ａを保護膜１０に形成した上で、層間絶縁膜９に段差９ａを形成し、多結晶シリコンヒューズ３上の層間絶縁膜９を薄膜化する。
【００１８】
これにより、多結晶シリコンヒューズ３に接続される配線層７ａを形成する際に導電膜７のオーバーエッチングを行うことで、多結晶シリコンヒューズ３を薄膜化することが可能となる。このため、多結晶シリコンヒューズ３に接続される配線層７ａを形成するための同一のエッチング工程内で、多結晶シリコンヒューズ３の切断される部分を薄くすることが可能となり、工程数の増大を抑制しつつ、多結晶シリコンヒューズ３の切断性を向上させることが可能となるとともに、多結晶シリコンヒューズ３全体を層間絶縁膜９で覆うことが可能となり、多結晶シリコンヒューズ３の信頼性を確保することが可能となる。
【００１９】
なお、多結晶シリコンヒューズ３の材料となる同一の多結晶シリコン膜を用いて多結晶シリコンゲートを半導体基板１上に一括して形成してもよい。この場合、多結晶シリコンヒューズ３の両端に配置された高濃度不純物注入層４は、多結晶シリコンゲートの両側にソース／ドレイン層を形成するためのイオン注入工程において一括して形成することができる。
【００２０】
これにより、多結晶シリコンゲートと多結晶シリコンヒューズ３とを同一の多結晶シリコン膜を用いて形成した上で、多結晶シリコンヒューズ３に接続される配線層７ａを形成する際に導電膜７のオーバーエッチングを行うことで、多結晶シリコンヒューズ３を薄膜化することが可能となる。このため、多結晶シリコンヒューズ３に接続される配線層７ａを形成するための同一のエッチング工程内で、多結晶シリコンヒューズ３の切断される部分を薄くすることが可能となるとともに、多結晶シリコンゲートと多結晶シリコンヒューズ３とを別工程で形成する必要がなくなり、工程数の増大を抑制しつつ、多結晶シリコンヒューズ３の切断性を向上させることが可能となるとともに、多結晶シリコンヒューズ３全体を層間絶縁膜９で覆うことが可能となり、多結晶シリコンヒューズ３の信頼性を確保することが可能となる。
【００２１】
図２は、本発明の第２実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、例えば、ＬＯＣＯＳ法により、半導体基板１１上の素子分離領域にフィールド酸化膜１２を形成する。そして、ＣＶＤなどの方法により、半導体基板１１上に多結晶シリコン膜を成膜し、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン膜をパターニングすることにより、多結晶シリコンヒューズ１３をフィールド酸化膜１２上に形成する。
【００２２】
次に、多結晶シリコンヒューズ１３の両端を露出させるレジストパターンを形成し、そのフォトレジストをマスクとして多結晶シリコンヒューズ１３の両端に不純物をイオン注入することにより、多結晶シリコンヒューズ１３の両端に高濃度不純物注入層１４を形成する。
次に、図２（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、高濃度不純物注入層１４を覆うとともに、多結晶シリコンヒューズ１３の表面を露出させるレジストパターン１８を半導体基板１１上に形成する。そして、レジストパターン１８をマスクとして多結晶シリコンヒューズ１３をハーフエッチングすることにより、多結晶シリコンヒューズ１３に段差１３ａを形成し、多結晶シリコンヒューズ１３を薄膜化する。
【００２３】
次に、図２（ｃ）に示すように、レジストパターン１８を半導体基板１１から除去し、ＣＶＤなどの方法により、多結晶シリコンヒューズ１３上に層間絶縁膜１５を成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜１５をパターニングすることにより、高濃度不純物注入層１４の表面を露出させる開口部１５ａを層間絶縁膜１５に形成する。
【００２４】
次に、図２（ｄ）に示すように、例えば、スパッタや蒸着などの方法により、層間絶縁膜１５上に導電膜を成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電膜をパターニングすることにより、開口部１５ａを介して高濃度不純物注入層１４に接続された配線層１７ａを層間絶縁膜１５上に形成する。そして、例えば、ＣＶＤなどの方法により、層間絶縁膜１９および保護膜２０を配線層１７ａ上に順次成膜する。そして、フォトリソグラフィー技術およびエッチング技術を用いて層間絶縁膜１９および保護膜２０をパターニングすることにより、多結晶シリコンヒューズ１３上に配置された開口部２０ａを保護膜２０に形成した上で、層間絶縁膜１９に段差１９ａを形成し、多結晶シリコンヒューズ１３上の層間絶縁膜１９を薄膜化する。
【００２５】
これにより、多結晶シリコンヒューズ１３の膜厚が厚い場合においても、多結晶シリコンヒューズ１３の切断される部分を薄くすることが可能となる。このため、多結晶シリコンヒューズ１３全体を層間絶縁膜１９で覆った場合においても、多結晶シリコンヒューズ１３の切断性を向上させることが可能となり、多結晶シリコンヒューズ１３の信頼性を確保しつつ、多結晶シリコンヒューズ１３の切断不良を低減することが可能となる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の第２実施形態に係る半導体装置の製造方法を示す断面図。
【符号の説明】
【００２７】
１、１１  半導体基板、２、１２  フィールド酸化膜、３、１３  多結晶シリコンヒューズ、３ａ、９ａ、１３ａ、１９ａ  段差、４、１４  高濃度不純物注入層、５、９、１５、１９  層間絶縁膜、５ａ、５ｂ、１０ａ、１５ａ、２０ａ  開口部、７、１７  導電膜、７ａ、１７ａ  配線層、８、１８  レジストパターン、１０、２０  保護膜
【図１】
2006190745.tif 000003
【図２】
2006190745.tif 000004