(57)【要約】【課題】  電界効果トランジスタのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性が得られるようにする。【解決手段】  端子Ｘ１と節点Ｙ０と結ぶ伝送経路上に、インダクタ４１、４２およびＦＥＴ１１を設け、この伝送経路と接地と結ぶシャント経路上に、ＦＥＴ１２、ＤＣカットコンデンサ２１およびインダクタ３１を設ける。インダクタ３１、４１、４２、および、オフ状態のＦＥＴ１２からなる回路の入出力インピーダンスは、上記伝送経路の特性インピーダンスに整合するように構成される。インダクタ３１、４１、４２は、ボンディングワイヤや、リードフレームのリードや、半導体パッケージの配線や、プリント基板の配線や、半導体基板上に形成されたインダクタなどによって構成される。【選択図】  図４
2006157423.tif 000002
【特許請求の範囲】
【請求項１】
２つの端子間の高周波信号の流れを制御する高周波スイッチ回路であって、
第１の端子と第２の端子とを結ぶ伝送経路上に設けられた第１のスイッチ部と、
前記伝送経路と接地とを結ぶシャント経路上に設けられた第２のスイッチ部と、
前記シャント経路の接地側端部に設けられたリアクタンス素子と、
前記伝送経路上に、前記伝送経路と前記シャント経路との接続点を挟んで、前記第１の端子側と前記第２の端子側とにそれぞれ設けられた第１および第２の回路素子とを備えた、高周波スイッチ回路。
【請求項２】
前記第１および第２の回路素子、オフ状態の前記第２のスイッチ部、並びに、前記リアクタンス素子からなる回路の入出力インピーダンスが、前記伝送経路の特性インピーダンスに整合するように構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項３】
前記第１および第２の回路素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項４】
前記第１および第２の回路素子のうち少なくとも一方が、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項５】
前記第１および第２の回路素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項６】
前記リアクタンス素子が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項７】
前記リアクタンス素子が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項１に記載の高周波スイッチ回路。
【請求項８】
３つの端子間の高周波信号の流れを制御する高周波スイッチ回路であって、
第１の端子と所定の節点とを結ぶ第１の伝送経路上に設けられた第１のスイッチ部と、
前記第１の伝送経路と接地とを結ぶ第１のシャント経路上に設けられた第２のスイッチ部と、
前記第１のシャント経路の接地側端部に設けられた第１のリアクタンス素子と、
前記第１の伝送経路上に、前記第１の伝送経路と前記第１のシャント経路との接続点を挟んで、前記第１の端子側と前記節点側とにそれぞれ設けられた第１および第２の回路素子と、
第２の端子と前記節点とを結ぶ第２の伝送経路上に設けられた第３のスイッチ部と、
前記第２の伝送経路と接地とを結ぶ第２のシャント経路上に設けられた第４のスイッチ部と、
前記第２のシャント経路の接地側端部に設けられた第２のリアクタンス素子と、
前記第２の伝送経路上に、前記第２の伝送経路と前記第２のシャント経路との接続点を挟んで、前記第２の端子側と前記節点側とにそれぞれ設けられた第３および第４の回路素子と、
第３の端子と前記節点とを結ぶ第３の伝送経路とを備えた、高周波スイッチ回路。
【請求項９】
前記第１および第２の回路素子、オフ状態の前記第２のスイッチ部、並びに、前記第１のリアクタンス素子からなる回路の入出力インピーダンスが、前記第１の伝送経路の特性インピーダンスに整合し、かつ、
前記第３および第４の回路素子、オフ状態の前記第４のスイッチ部、並びに、前記第２のリアクタンス素子からなる回路の入出力インピーダンスが、前記第２の伝送経路の特性インピーダンスに整合するように構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１０】
前記第１ないし第４の回路素子のうち少なくとも一つが、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１１】
前記第１ないし第４の回路素子のうち少なくとも一つが、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１２】
前記第１ないし第４の回路素子のうち少なくとも一つが、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１３】
前記第１および第２のリアクタンス素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素によって構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１４】
前記第１および第２のリアクタンス素子のうち少なくとも一方が、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、プリント基板の配線の中から選択された一以上の要素、および、半導体基板上に形成されたインダクタによって構成されていることを特徴とする、請求項８に記載の高周波スイッチ回路。
【請求項１５】
前記第３の伝送経路上に第３のリアクタンス素子をさらに備えた、請求項８に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の端子間の高周波信号の流れを制御する高周波スイッチ回路に関する。
【背景技術】
【０００２】
携帯電話や無線通信基地局などの無線通信機器には、複数の端子間の高周波信号の流れを制御する高周波スイッチ回路が用いられる。高周波スイッチ回路は、高周波信号が流れる伝送経路上に、電界効果トランジスタ（Field Effect Transistor ；以下、ＦＥＴと略称する）などのスイッチ素子を設けることにより構成される。また、高周波スイッチ回路には、スイッチ素子が遮断状態であるときに、伝送経路を流れる高周波信号を接地へ逃がすシャント回路が設けられる。
【０００３】
図８は、従来の高周波スイッチ回路の構成を示す図である。図８に示す高周波スイッチ回路９は、ＦＥＴ９１〜９４、および、ＤＣカットコンデンサ９５、９６を備えている。ＦＥＴ９１は端子Ｘ１と節点Ｙ０とを結ぶ第１の伝送経路上に設けられ、ＦＥＴ９３は端子Ｘ２と節点Ｙ０とを結ぶ第２の伝送経路上に設けられる。ＦＥＴ９２およびＤＣカットコンデンサ９５は、第１の伝送経路と接地とを結ぶ第１のシャント経路上に設けられ、ＦＥＴ９４およびＤＣカットコンデンサ９６は、第２の伝送経路と接地とを結ぶ第２のシャント経路上に設けられる。
【０００４】
ＦＥＴ１１、１４の制御端子には、制御信号ＣＴＲＬ１が印加され、ＦＥＴ１２、１３の制御端子には、制御信号ＣＴＲＬ１とは逆レベルの制御信号ＣＴＲＬ２が印加される。ＦＥＴ１１、１４がオン状態、ＦＥＴ１２、１３がオフ状態であるとき、端子Ｘ１と端子Ｘ３とが電気的に接続され、端子Ｘ２と端子Ｘ３とは電気的に切り離される。このとき、第２の伝送経路を流れる高周波信号は、第１のシャント経路を通過して接地に流れる。これに対して、ＦＥＴ１２、１３がオン状態、ＦＥＴ１１、１４がオフ状態であるとき、端子Ｘ２と端子Ｘ３とが電気的に接続され、端子Ｘ１と端子Ｘ３とは電気的に切り離される。このとき、第１の伝送経路を流れる高周波信号は、第２のシャント経路を通過して接地に流れる。
【０００５】
一般に、高周波スイッチ回路に含まれるＦＥＴは、オン状態であれば、抵抗値Ｒｏｎの抵抗素子（オン抵抗）と等価であり、オフ状態であれば、容量値Ｃｏｆｆの容量素子（オフ容量）と等価である。例えば、高周波スイッチ回路９において上記第１の伝送経路が導通状態であるとき、節点Ｙ０の端子Ｘ１側にある部分の等価回路は、図９（ａ）に示すようになる。また、抵抗値Ｒｏｎは十分に小さく、ＤＣカットコンデンサ９５の容量値Ｃ９５は容量値Ｃｏｆｆに比べて極めて大きいので、図９（ａ）に示す回路を図９（ｂ）に示す回路で近似することができる。
【０００６】
第１の伝送経路を流れる高周波信号の周波数をｆとしたとき、図９（ｂ）に示す回路に含まれるシャント回路のインピーダンスは、Ｚ＝１／（ｊ×２πｆ×Ｃｏｆｆ）となる。このため、周波数ｆが高くなるに従って、このシャント回路のインピーダンスは低くなり、高周波信号はこのシャント回路を流れやすくなる。このように、従来の高周波スイッチ回路では、シャント回路内のＦＥＴのオフ容量のために、伝送すべき信号の周波数が高くなると、遮断状態に制御されたシャント回路を流れる高周波信号の量が増加し、伝送経路が導通状態のときのアイソレーション特性が悪くなる。
【０００７】
従来から、高周波スイッチ回路のアイソレーション特性を改善するために種々の方法が考案されている。特許文献１には、シャント回路内のＦＥＴのソース端子と接地との間に存在するインダクタンス成分と直列共振する容量素子をシャント回路に設ける方法が記載されている。また、特許文献２には、ＦＥＴとインピーダンス素子とを含む複数のシャント回路を設け、これらのシャント回路を、ＦＥＴがオン状態であるときには並列共振回路として、ＦＥＴがオフ状態であるときには直列共振回路として動作させる方法が記載されている。
【特許文献１】特開平１０−１３２０４号公報
【特許文献２】特開２００４−７２３６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
シャント回路内のＦＥＴのオフ容量の影響を排除するためには、ＦＥＴのゲート幅を狭くすればよい。しかしながら、ＦＥＴのゲート幅を狭くすると、ＦＥＴのオン抵抗が高くなる。このため、伝送経路が遮断状態であるときに、導通状態に制御されたシャント回路内のＦＥＴのオン抵抗が高くなるために、シャント回路を流れる高周波信号の量が減少する。このように、伝送経路が導通状態のときのアイソレーション特性を改善するためにＦＥＴのゲート幅を狭くすると、伝送経路が遮断状態のときのアイソレーション特性が悪くなる。
【０００９】
また、特許文献１に記載された方法によれば、伝送経路が遮断状態のときのアイソレーション特性を改善できるが、伝送経路が導通状態のときのアイソレーション特性を改善することはできない。また、特許文献２に記載された方法では、シャント回路を設けるごとに、少なくとも２個のＦＥＴを追加する必要ある。このため、伝送経路の本数が増えるに従って、チップ上でのＦＥＴの面積が増大し、チップサイズが大きくなるという問題がある。
【００１０】
それ故に、本発明は、電界効果トランジスタのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を有する高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の高周波スイッチ回路は、２つの端子間の高周波信号の流れを制御するために、第１の端子と第２の端子とを結ぶ伝送経路上に設けられた第１のスイッチ部と、伝送経路と接地とを結ぶシャント経路上に設けられた第２のスイッチ部と、シャント経路の接地側端部に設けられたリアクタンス素子と、伝送経路上に、伝送経路とシャント経路との接続点を挟んで、第１の端子側と第２の端子側とにそれぞれ設けられた第１および第２の回路素子とを備える。
【００１２】
第１の高周波スイッチ回路は、第１および第２の回路素子、オフ状態の第２のスイッチ部、並びに、リアクタンス素子からなる回路の入出力インピーダンスが、伝送経路の特性インピーダンスに整合するように構成されていることが好ましい。
【００１３】
また、第１および第２の回路素子あるいはリアクタンス素子が、ボンディングワイヤや、リードフレームのリードや、半導体パッケージの配線や、プリント基板の配線や、半導体基板上に形成されたインダクタによって構成されていてもよい。
【００１４】
本発明の第２の高周波スイッチ回路は、３つの端子間の高周波信号の流れを制御するために、第１の端子と所定の節点とを結ぶ第１の伝送経路上に設けられた第１のスイッチ部と、第１の伝送経路と接地とを結ぶ第１のシャント経路上に設けられた第２のスイッチ部と、第１のシャント経路の接地側端部に設けられた第１のリアクタンス素子と、第１の伝送経路上に、第１の伝送経路と第１のシャント経路との接続点を挟んで、第１の端子側と上記節点側とにそれぞれ設けられた第１および第２の回路素子と、第２の端子と上記節点とを結ぶ第２の伝送経路上に設けられた第３のスイッチ部と、第２の伝送経路と接地とを結ぶ第２のシャント経路上に設けられた第４のスイッチ部と、第２のシャント経路の接地側端部に設けられた第２のリアクタンス素子と、第２の伝送経路上に、第２の伝送経路と第２のシャント経路との接続点を挟んで、第２の端子側と上記節点側とにそれぞれ設けられた第３および第４の回路素子と、第３の端子と上記節点とを結ぶ第３の伝送経路とを備える。
【００１５】
第２の高周波スイッチ回路は、第１および第２の回路素子、オフ状態の第２のスイッチ部、並びに、第１のリアクタンス素子からなる回路の入出力インピーダンスが、第１の伝送経路の特性インピーダンスに整合し、かつ、第３および第４の回路素子、オフ状態の第４のスイッチ部、並びに、第２のリアクタンス素子からなる回路の入出力インピーダンスが、第２の伝送経路の特性インピーダンスに整合するように構成されていることが好ましい。
【００１６】
また、第１ないし第４の回路素子あるいはリアクタンス素子が、ボンディングワイヤや、リードフレームのリードや、半導体パッケージの配線や、プリント基板の配線や、半導体基板上に形成されたインダクタによって構成されていてもよい。また、第２の高周波スイッチ回路は、第３の伝送経路上に第３のリアクタンス素子をさらに備えていてもよい。
【発明の効果】
【００１７】
上記第１の高周波スイッチ回路によれば、第２のスイッチ部のオフ容量の影響を打ち消し、伝送すべき信号の周波数においてシャント回路の入出力間のインピーダンスを整合させることができる。これにより、第２のスイッチ部のオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００１８】
上記第２の高周波スイッチ回路によれば、第２および第４のスイッチ部のオフ容量の影響を打ち消し、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。これにより、複数の伝送経路を有する高周波スイッチ回路において、ＦＥＴのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００１９】
また、上記第１および第２の高周波スイッチ回路において、スイッチ部やリアクタンス素子を半導体基板上に形成されたインダクタによって構成することにより、対象となる回路の入出力インピーダンスを伝送経路の特性インピーダンスに高い精度で一致させ、アイソレーション特性の改善効果を高めることができる。また、スイッチ部やリアクタンス素子をボンディングワイヤなどによって構成することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図１に示す高周波スイッチ回路１は、ＦＥＴ１１、１２、ＤＣカットコンデンサ２１、および、インダクタ３１、４１、４２を備え、端子Ｘ１、Ｘ２間の高周波信号の流れを制御する。高周波スイッチ回路１では、ＦＥＴ１１、１２は、それぞれ、第１および第２のスイッチ部として機能する。また、インダクタ３１はリアクタンス素子として機能し、インダクタ４１、４２はそれぞれ第１および第２の回路素子として機能する。
【００２１】
図１において、端子Ｘ１と端子Ｘ２とを結ぶ経路を伝送経路Ｐ、伝送経路Ｐ上の接続点Ｙ１と接地とを結ぶ経路をシャント経路Ｓという。高周波信号は、端子Ｘ１から端子Ｘ２に向かう方向に、あるいは、その逆方向に流れる。以下では、高周波信号は、端子Ｘ１から端子Ｘ２に向かう方向に流れるものとする。
【００２２】
図１に示すように、伝送経路Ｐ上には端子Ｘ１側から順に、インダクタ４１、インダクタ４２、および、ＦＥＴ１１が設けられる。インダクタ４１の一端は端子Ｘ１に、他端は接続点Ｙ１に接続される。インダクタ４２の一端は接続点Ｙ１に、他端はＦＥＴ１１の一方の導通端子に接続される。ＦＥＴ１１の他方の導通端子は、端子Ｘ２に接続される。このようにＦＥＴ１１、１２は、伝送経路Ｐ上に、伝送経路Ｐとシャント経路Ｓとの接続点Ｙ１を挟んで、端子Ｘ１側と端子Ｘ２側とにそれぞれ設けられる。なお、ＦＥＴ１１を設ける位置は、端子Ｘ１とインダクタ４１の間、インダクタ４１と接続点Ｙ１との間、あるいは、接続点Ｙ１とインダクタ４２との間であってもよい。
【００２３】
シャント経路Ｓ上には接続点Ｙ１側から順に、ＦＥＴ１２、ＤＣカットコンデンサ２１、および、インダクタ３１が設けられる。ＦＥＴ１２の一方の導通端子は接続点Ｙ１に、他方の導通端子はＤＣカットコンデンサ２１の一方の電極に接続される。ＤＣカットコンデンサ２１の他方の電極はインダクタ３１の一端に接続され、インダクタ３１の他端は接地される。このようにインダクタ３１は、シャント経路Ｓの接地側端部に設けられる。以上のように接続されたＦＥＴ１２、ＤＣカットコンデンサ２１、および、インダクタ３１は、シャント回路として機能する。
【００２４】
ＦＥＴ１１の制御端子には、ハイレベルとローレベルとに切り替えられる制御信号ＣＴＲＬ１が印加される。ＦＥＴ１２の制御端子には、制御信号ＣＴＲＬ１とは逆のレベルを有する第２の制御信号ＣＴＲＬ２が印加される。これにより、伝送経路Ｐは、導通状態（高周波信号を伝送する状態）と遮断状態（高周波信号を伝送しない状態）とに切り替えられる。また、シャント経路Ｓは、伝送経路Ｐが遮断状態であるときに伝送経路Ｐを流れる高周波信号を接地へ逃がす機能を有する。具体的には、ＦＥＴ１１がオン状態、ＦＥＴ１２がオフ状態であるとき、端子Ｘ１から入力された高周波信号は、ＦＥＴ１１を経由して端子Ｘ２に到達する。これに対して、ＦＥＴ１１がオフ状態、ＦＥＴ１２がオン状態であるとき、端子Ｘ１から入力された高周波信号は、ＦＥＴ１２などからなるシャント回路を経由して接地に流れる。
【００２５】
伝送経路Ｐが導通状態であるとき、ＦＥＴ１１は抵抗値Ｒｏｎの抵抗素子（オン抵抗）と等価であり、ＦＥＴ１２は容量値Ｃｏｆｆの容量素子と等価である。したがって、伝送経路Ｐが導通状態であるときの高周波スイッチ回路１の等価回路は、図２（ａ）に示すようになる。オン抵抗の抵抗値Ｒｏｎは十分に小さく、ＤＣカットコンデンサ２１の容量値Ｃ２１はオフ容量の容量値Ｃｏｆｆに比べて極めて大きいので、図２（ａ）に示す回路を図２（ｂ）に示す回路で近似することができる。
【００２６】
高周波スイッチ回路１は、インダクタ３１、４１、４２、および、オフ状態のＦＥＴ１２からなる回路（すなわち、図２（ｂ）に示す回路）の入出力インピーダンスが伝送経路Ｐの特性インピーダンスに整合するように構成されている。これにより、伝送経路Ｐが導通状態であるときに、ＦＥＴ１２のオフ容量の影響を打ち消し、伝送すべき信号の周波数において、シャント回路の入出力間のインピーダンスを整合させることができる。したがって、ＦＥＴのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００２７】
以下、インダクタ３１、４１、４２の構成例を説明する。高周波スイッチ回路１の全部あるいは一部は、半導体チップとして実現される。そこで、インダクタ３１、４１、４２を、半導体基板上に回路素子として形成されたインダクタ（例えば、スパイラルインダクタ）によって構成することができる（第１の方法）。また、半導体チップの端子には、ボンディングワイヤ、リードフレームのリード、および、半導体パッケージの配線による寄生インダクタンス成分が付加され、プリント基板に実装された半導体チップの端子には、プリント基板の配線による寄生インダクタンス成分が付加される。そこで、インダクタ３１、４１、４２を、半導体チップの端子に付加された寄生インダクタンス成分によって構成することができる（第２の方法）。また、上記第１および第２の方法を組み合わせて、インダクタ３１、４１、４２を、半導体基板上に形成されたインダクタおよび半導体チップの端子に付加された寄生インダクタンス成分によって構成することもできる（第３の方法）。
【００２８】
上記第２の方法について具体例を説明すると、高周波スイッチ回路１のシャント回路の一端は接地されている。このため、回路構成上、ＤＣカットコンデンサ２１の一方の電極を直接接地したとしても、高周波スイッチ回路１の動作は、ＤＣカットコンデンサ２１と接地との間に所定のインダクタを設けた場合と同じになる。したがって、半導体基板上に回路素子として形成されたインダクタではなく、ボンディングワイヤ、リードフレームのリード、半導体パッケージの配線、および、プリント基板の配線（以下、ボンディングワイヤなどという）の中から選択された一以上の要素によって、インダクタ３１を構成することができる。
【００２９】
インダクタ４１についても、インダクタ３１と同様のことが言える。すなわち、端子Ｘ１が半導体チップの端子である場合には、回路構成上、端子Ｘ１と節点Ｙ０とを直接接続したとしても、高周波スイッチ回路１の動作は、端子Ｘ１と節点Ｙ０との間に所定のインダクタを設けた場合と同じになる。したがって、ボンディングワイヤなどの中から選択された一以上の要素によって、インダクタ４１を構成することができる。
【００３０】
インダクタ４２については、インダクタ４２とＦＥＴ１１の接続順序が逆であれば、インダクタ３１、４１と同様のことが言える。インダクタ４２とＦＥＴ１１の接続順序が図１に示すとおりで、端子Ｘ２が半導体チップの端子である場合には、ＦＥＴ１１の端子Ｘ２側の導通端子と端子Ｘ２との間の寄生インダクタンス成分を考慮することが好ましい。
【００３１】
上記第１の方法を採用した場合には、各インダクタのインダクタンス成分を設計値に高い精度で一致させることができる。したがって、図２（ｂ）に示す回路の入出力インピーダンスを伝送経路Ｐの特性インピーダンスに高い精度で一致させ、アイソレーション特性の改善効果を高めることができる。また、上記第２の方法を採用した場合には、チップ上に新たにインダクタを設ける必要がない。したがって、チップサイズを増加させることなく、アイソレーション特性を改善することができる。
【００３２】
図３は、高周波スイッチ回路１の挿入損失特性の一例を示す図である。図３において、横軸は伝送すべき信号の周波数、縦軸は挿入損失（すなわち、高周波スイッチ回路１を通過することによる信号の減衰量）を表す。図３には、入力信号の周波数が数ＧＨｚまでの範囲について、高周波スイッチ回路１の挿入損失（実線）と、従来の高周波スイッチ回路の挿入損失（破線）とが示されている。図３に示すように、従来の高周波スイッチ回路の挿入損失は、周波数ｆ１付近で最小となり、周波数の上昇に伴い大きくなる。このため、例えば、伝送すべき信号の周波数がｆ２であるとき、信号の減衰量はかなりのレベルに達する。これに対して、高周波スイッチ回路１の挿入損失は、周波数ｆ１付近で最小となるが、周波数が上昇してもそれほど大きくならない。このため、伝送すべき信号の周波数がｆ２であるときでも、信号はあまり減衰しない。このように高周波スイッチ回路１によれば、シャント回路内のＦＥＴのオフ容量に起因する挿入損失の周波数特性の劣化を防止することができる。
【００３３】
ところで、高周波スイッチ回路１では、図２（ｂ）に示す回路の入出力インピーダンスが伝送経路Ｐの特性インピーダンスに完全に整合していれば、アイソレーション特性の改善効果は最大になる。しかしながら、インピーダンスの整合が完全ではなくても、整合の程度に応じて、アイソレーション特性は改善される。したがって、本実施形態に係る高周波スイッチ回路として、図２（ｂ）に示す回路の入出力インピーダンスが伝送経路Ｐの特性インピーダンスと所定の条件下で一致する（例えば、伝送経路Ｐの特性インピーダンスのプラスマイナス５０％の範囲内にある）高周波スイッチ回路を使用してもよい。
【００３４】
以上に示すように、本実施形態に係る高周波スイッチ回路によれば、シャント回路内のＦＥＴのオフ容量の影響を打ち消し、伝送すべき信号の周波数においてシャント回路の入出力間のインピーダンスを整合させることができる。これにより、ＦＥＴのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００３５】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図４に示す高周波スイッチ回路２は、ＦＥＴ１１〜１４、ＤＣカットコンデンサ２１、２２、および、インダクタ３１〜３３、４１〜４４を備え、端子Ｘ１〜Ｘ３間の高周波信号の流れを制御する。高周波スイッチ回路２では、ＦＥＴ１１〜１４は、それぞれ、第１〜第４のスイッチ部として機能する。また、インダクタ３１〜３３はそれぞれ第１〜第３のリアクタンス素子として機能し、インダクタ４１〜４４はそれぞれ第１〜第４の回路素子として機能する。
【００３６】
図４において、端子Ｘ１〜Ｘ３と節点Ｙ０とを結ぶ経路をそれぞれ伝送経路Ｐ１〜Ｐ３、伝送経路Ｐ１上の接続点Ｙ１と接地とを結ぶ経路をシャント経路Ｓ１、伝送経路Ｐ２上の接続点Ｙ２と接地とを結ぶ経路をシャント経路Ｓ２という。高周波信号は、端子Ｘ１から端子Ｘ３に向かう方向に（あるいは、その逆方向に）流れるときと、端子Ｘ２から端子Ｘ３に向かう方向に（あるいは、その逆方向に）流れるときとがある。以下では、高周波信号は、端子Ｘ１、Ｘ２から端子Ｘ３に向かって流れるものとする。
【００３７】
図４に示すように、高周波スイッチ回路２は、節点Ｙ０よりも端子Ｘ１側と、節点Ｙ０よりも端子Ｘ２側とに、第１の実施形態に係る高周波スイッチ回路１（図１）と同じ回路（以下、Ｘ１側スイッチ部およびＸ２側スイッチ部という）を備えている。Ｘ１側スイッチ部では、伝送経路Ｐ１上に端子Ｘ１側から順に、インダクタ４１、インダクタ４２、および、ＦＥＴ１１が設けられ、シャント経路Ｓ１上に接続点Ｙ１側から順に、ＦＥＴ１２、ＤＣカットコンデンサ２１、および、インダクタ３１が設けられる。また、Ｘ２側スイッチ部では、伝送経路Ｐ２上に端子Ｘ２側から順に、インダクタ４３、インダクタ４４、および、ＦＥＴ１２が設けられ、シャント経路Ｓ２上に接続点Ｙ２側から順に、ＦＥＴ１４、ＤＣカットコンデンサ２２、および、インダクタ３２が設けられる。さらに、インダクタ３３の一端は端子Ｘ３に接続され、他端は節点Ｙ０に接続される。
【００３８】
ＦＥＴ１１、１４の制御端子には、ハイレベルとローレベルとに切り替えられる制御信号ＣＴＲＬ１が印加さる。ＦＥＴ１２、１３の制御端子には、制御信号ＣＴＲＬ１とは逆のレベルを有する第２の制御信号ＣＴＲＬ２が印加される。これにより、伝送経路Ｐ１は導通状態と遮断状態とに切り替えられ、伝送経路Ｐ２は伝送経路Ｐ１と逆の状態に切り替えられる。また、シャント経路Ｓ１は、伝送経路Ｐ１が遮断状態であるときに、伝送経路Ｐ１を流れる高周波信号を接地へ逃がす機能を有し、シャント経路Ｓ２は、伝送経路Ｐ２が遮断状態であるときに、伝送経路Ｐ２を流れる高周波信号を接地へ逃がす機能を有する。
【００３９】
高周波スイッチ回路２は、インダクタ３１、４１、４２、および、オフ状態のＦＥＴ１２からなる回路の入出力インピーダンスが伝送経路Ｐ１の特性インピーダンスに整合し、かつ、インダクタ３２、４３、４４、および、オフ状態のＦＥＴ１４からなる回路の入出力インピーダンスが伝送経路Ｐ２の特性インピーダンスに整合するように構成されている。
【００４０】
これにより、Ｘ１側スイッチ部では、伝送経路Ｐ１が導通状態であるときに、ＦＥＴ１２のオフ容量の影響を打ち消し、伝送経路Ｐ１を流れる信号の周波数において、Ｘ１側スイッチ部内のシャント回路の入出力間のインピーダンスを整合させることができる。同様にＸ２側スイッチ部においても、伝送経路Ｐ２が導通状態であるときに、ＦＥＴ１４のオフ容量の影響を打ち消し、伝送経路Ｐ２を流れる信号の周波数において、Ｘ２側スイッチ部内のシャント回路の入出力間のインピーダンスを整合させることができる。
【００４１】
高周波スイッチ回路２では、伝送経路Ｐ１と伝送経路Ｐ２とで流れる信号の周波数が異なる場合や、ＦＥＴ１２とＦＥＴ１４とでオフ容量が異なる場合がある。このような場合でも、好適なインダクタ３１、３２、４１〜４４を使用することにより、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。したがって、複数の伝送経路を有する高周波スイッチ回路において、ＦＥＴのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００４２】
図５は、高周波スイッチ回路２の実現例を示す図である。図５に示す高周波スイッチ回路２００では、インダクタ３１〜３３、４１〜４４は、それぞれ、ボンディングワイヤ２３１〜２３３、２４１〜２４４によって実現されている。高周波スイッチ回路２００では、通常は半導体基板上の配線が使用される箇所に、ボンディングワイヤが使用されている。具体的には、高周波スイッチ回路２００では、ＦＥＴ１１とＦＥＴ１２とがボンディングワイヤ２４２を用いて接続され、ＦＥＴ１３とＦＥＴ１４とがボンディングワイヤ２４４を用いて接続されている。このようにボンディングワイヤ２４２、２４４を用いてインダクタ４２、４４を実現することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。
【００４３】
以上に示すように、本実施形態に係る高周波スイッチ回路によれば、各シャント回路内のＦＥＴのオフ容量の影響を打ち消し、各伝送経路を流れる信号の周波数において、各シャント回路の入出力間のインピーダンスを個別に整合させることができる。これにより、複数の伝送経路を有する高周波スイッチ回路において、ＦＥＴのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性を得ることができる。
【００４４】
（第３の実施形態）
図６は、本発明の第３の実施形態に係る高周波スイッチ回路の構成を示す回路図である。図６に示す高周波スイッチ回路３は、第２の実施形態に係る高周波スイッチ回路２（図４）からインダクタ３３を除去し、ＦＥＴ１１とインダクタ４２の接続順序、および、ＦＥＴ１３とインダクタ４４の接続順序をそれぞれ逆にしたものである。高周波スイッチ回路３の詳細な構成および効果は、高周波スイッチ回路２と同じであるので、ここでは説明を省略する。
【００４５】
図７は、高周波スイッチ回路３の実現例を示す図である。図７に示す高周波スイッチ回路３００では、インダクタ３１、３２、４１〜４４は、それぞれ、ボンディングワイヤ３３１、３３２、３４１〜３４４によって実現されている。高周波スイッチ回路３００では、通常は１本のボンディングワイヤが使用される箇所に、２本のボンディングワイヤが使用されている。具体的には、端子Ｘ３は、通常は、１本のボンディングワイヤを用いて、ＦＥＴ１１の一方の導通端子とＦＥＴ１３の一方の導通端子とを結ぶ半導体基板上の配線に接続される。これに対して、高周波スイッチ回路３００では、ＦＥＴ１１の一方の導通端子と端子Ｘ３とがボンディングワイヤ３４２を用いて接続され、これとは別に、ＦＥＴ１３の一方の導通端子と端子Ｘ３とがボンディングワイヤ３４４を用いて接続されている。このようにボンディングワイヤ３４２、３４４を用いてインダクタ４２、４４を実現することにより、チップサイズを増加させることなく、アイソレーション特性を改善することができる。
【００４６】
以上に示すように、本実施形態に係る高周波スイッチ回路によれば、第２の実施形態に係る高周波スイッチ回路と同じ効果が得られる。
【００４７】
なお、上記各実施形態に係る高周波スイッチ回路は、伝送経路上に、伝送経路とシャント経路との接続点を挟んで両側に、インダクタンス成分を有する回路素子を備えることを特徴とするが、以下に示すように、この特徴を有する各種の変形例に係る高周波スイッチ回路を構成することができる。
【００４８】
まず、上記各実施形態では、２つまたは３つの端子間の高周波信号の流れを制御する高周波スイッチ回路について説明したが、入出力端子の個数は４つ以上であってもよい。入出力端子の数が４つ以上ある場合でも、各伝送経路上に、伝送経路とシャント経路との接続点を挟んで両側に、インダクタンス成分を有する回路素子を備えることとすれば、アイソレーション特性を改善することができる。
【００４９】
また、上記各実施形態では、１個のＦＥＴを用いて第１〜第４のスイッチ部を構成することとしたが、直列または並列に接続された複数のＦＥＴ（電界効果トランジスタ段）を用いて第１〜第４のスイッチ部を構成してもよい。
【００５０】
また、第２および第３の実施形態についても、第１の実施形態と同様に、伝送経路上の２個の回路素子、シャント経路上のオフ容量、および、シャント経路上のリアクタンス素子からなる回路の入出力インピーダンスが伝送経路の特性インピーダンスと所定の条件下で一致する高周波スイッチ回路を構成してもよい。
【００５１】
また、上記各実施形態に係る高周波スイッチ回路、および、上記各変形例に係る高周波スイッチ回路を任意に組み合せることにより、種々の構成を有する高周波スイッチ回路を構成することができる。
【産業上の利用可能性】
【００５２】
本発明の高周波スイッチ回路は、電界効果トランジスタのオフ容量が問題となる高周波信号が入力される場合でも、良好なアイソレーション特性が得られるという効果を奏するので、携帯電話や無線通信基地局を始めとする各種の無線通信機器などに利用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施形態に係る高周波スイッチ回路の構成を示す回路図
【図２】本発明の第１の実施形態に係る高周波スイッチ回路の等価回路を示す図
【図３】本発明の第１の実施形態に係る高周波スイッチ回路の挿入損失特性を示す図
【図４】本発明の第２の実施形態に係る高周波スイッチ回路の構成を示す回路図
【図５】本発明の第２の実施形態に係る高周波スイッチ回路の実現例を示す図
【図６】本発明の第３の実施形態に係る高周波スイッチ回路の構成を示す回路図
【図７】本発明の第３の実施形態に係る高周波スイッチ回路の実現例を示す図
【図８】従来の高周波スイッチ回路を示す図
【図９】従来の高周波スイッチ回路の等価回路を示す図
【符号の説明】
【００５４】
１〜３、２００、３００…高周波スイッチ回路
１１〜１４…ＦＥＴ
２１、２２…ＤＣカットコンデンサ
３１〜３３、４１〜４４…インダクタ
２３１〜２３３、２４１〜２４４、３３１〜３３２、３４１〜３４４…ボンディングワイヤ
【図１】
2006157423.tif 000003
【図２】
2006157423.tif 000004
【図３】
2006157423.tif 000005
【図４】
2006157423.tif 000006
【図５】
2006157423.tif 000007
【図６】
2006157423.tif 000008
【図７】
2006157423.tif 000009
【図８】
2006157423.tif 000010
【図９】
2006157423.tif 000011