(57)【要約】【課題】弱い書き込みテストモード(WWTM) の設定値を調整又は較正するための改善された手法の提供。【解決手段】少なくとも１つの実施形態によれば、方法は、回路(101)の基準メモリセル(110)の駆動電流を測定(401)し、基準メモリセルの測定された駆動電流に基づいて、欠陥メモリセルを模倣するために回路の較正メモリセル(120)に供給されるべき駆動電流を決定する(402)ことを含む。方法は更に、較正メモリセルに決定された駆動電流を供給し、較正メモリセルを使用して、欠陥ＲＡＭセルを検出するために弱い書き込みテストにより利用されるべき弱い書き込み強度を決定する(403)ことを含む。【選択図】図１
2006190451.tif 000002
【特許請求の範囲】
【請求項１】
弱い書き込みテストモード（ＷＷＴＭ）を較正する方法であって、
基準ランダムアクセスメモリ（ＲＡＭ）セル（110）の駆動電流を測定（401）し、
前記基準ＲＡＭセルの前記測定された駆動電流に基づいて、欠陥ＲＡＭセルを模倣するために較正ＲＡＭセル（120）に供給するための駆動電流を決定（402）し、及び
前記較正ＲＡＭセルを使用して、欠陥ＲＡＭセルを検出するために利用するＷＷＴＭテスト回路の弱い書き込みの強度を決定（403）することを含む、弱い書き込みテストモード（ＷＷＴＭ）を較正する方法。
【請求項２】
前記較正ＲＡＭセルが欠陥ＲＡＭセルを模倣するように、前記決定された駆動電流を前記較正ＲＡＭセルに供給するために、前記較正ＲＡＭセルに結合された１つ又は複数のトランジスタ（130、140、150）を選択的にオンにすることをさらに含む、請求項１に記載の方法。
【請求項３】
前記１つ又は複数のトランジスタを選択的にオンにした後で、前記較正ＲＡＭセルの駆動電流を測定し、及び
前記較正ＲＡＭセルの前記測定された駆動電流を解析して、前記較正ＲＡＭセルの前記測定された駆動電流が、欠陥ＲＡＭセルを模倣するための前記決定された駆動電流と一致するかどうかを判定することをさらに含む、請求項２に記載の方法。
【請求項４】
前記較正ＲＡＭセルの前記測定された駆動電流が、欠陥ＲＡＭセルを模倣するための前記決定された駆動電流と一致しないと判定された場合に、オンにされる前記１つ又は複数のトランジスタの異なる組み合わせを選択することをさらに含む、請求項３に記載の方法。
【請求項５】
前記較正ＲＡＭセルの前記測定された駆動電流が、欠陥ＲＡＭセルを模倣するための前記決定された駆動電流と一致すると判定された場合に、前記決定された駆動電流を前記較正ＲＡＭセルに供給するためにオンにされた、前記１つ又は複数のトランジスタのうちの前記選択されたものを識別する情報を格納することをさらに含む、請求項３に記載の方法。
【請求項６】
前記較正ＲＡＭセルを使用して、欠陥ＲＡＭセルを検出するために利用するＷＷＴＭテスト回路の弱い書き込みの強度を決定することが、
複数の異なる弱い書き込み強度を用いて、欠陥セルを模倣するために前記決定された駆動電流を有する前記較正ＲＡＭセルのビットを反転させることを試み、及び
前記複数の異なる弱い書き込み強度のどれが、前記較正ＲＡＭセルの前記ビットを反転させることができたかを決定することを含む、請求項１に記載の方法。
【請求項７】
前記較正ＲＡＭセルの前記ビットを反転させることができた前記複数の異なる弱い書き込み強度のうちの最低強度を決定し、及び
欠陥ＲＡＭセルを検出するために前記ＷＷＴＭテスト回路が利用する前記強度として前記最低強度を選択することをさらに含む、請求項６に記載の方法。
【請求項８】
基準メモリセル（110）の駆動電流を測定するための手段（102）と、
前記基準メモリセルの前記測定された駆動電流に少なくとも部分的に基づいて、較正メモリセル（120）が欠陥メモリセルを模倣するための駆動電流を決定するための手段（102）と、
欠陥メモリセルを模倣するために前記決定された駆動電流になるように前記較正メモリセルの駆動電流を選択的に適合させるための手段（130、140、150）と、及び
欠陥メモリセルを模倣するために前記決定された駆動電流を有する前記較正メモリセルに基づいて、ＷＷＴＭ回路（160）が欠陥メモリセルを検出するために利用する弱い書き込み強度を決定するための手段（102）とを含む、ＷＷＴＭテストプロセスを較正するためのシステム。
【請求項９】
前記ＷＷＴＭ回路の弱い書き込み強度を決定するための手段が、
複数の異なる弱い書き込み強度を用いて、欠陥セルを模倣するために前記決定された駆動電流を有する前記較正メモリセルのビットを反転させるように試みるための手段と、及び
前記複数の異なる弱い書き込み強度のうちのどれが前記較正メモリセルの前記ビットを反転させることができたかを決定するための手段とを含む、請求項８に記載のシステム。
【請求項１０】
前記ＷＷＴＭ回路の弱い書き込み強度を決定するための手段が、
前記較正メモリセルの前記ビットを反転させることができた前記複数の異なる弱い書き込み強度のうちの最低強度を決定するための手段と、及び
欠陥メモリセルを検出するために前記ＷＷＴＭテスト回路が利用する前記強度として前記最低強度を選択するための手段とをさらに含む、請求項９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してメモリに関し、より詳細には弱い書き込みテストモード（ＷＷＴＭ：Weak Write Test Mode）を較正するためのシステム及び方法に関する。
【背景技術】
【０００２】
スタティックランダムアクセスメモリ（ＳＲＡＭ）は、データを保持するために電力のみが供給され続けなければならない記憶手段を利用するメモリデバイスである。一般に、ＳＲＡＭは、リフレッシュ又は同期タイミングエッジを必要とせず、使用が容易であり、きわめて高速なメモリデバイスになることができる。ＳＡＲＭデバイスは通常、インバータなどの交差結合デバイスを使用してデータを格納することができる複数のＳＲＡＭセルを含む。
【０００３】
ＳＲＡＭセルの機能性を損なう可能性のある製造欠陥が、時として生じることがある。例えば、製造欠陥によって、ＳＲＡＭの具現化形態において一般に交差接続されるＰＭＯＳデバイスの１つに対する接続が欠落することがある。接続が欠落すると、ＰＭＯＳデバイスは弱すぎる場合があり、ＳＲＡＭセルは、そのデータを無期限に保持できない場合がある。欠陥セルのこのタイプの障害は保持障害と呼ばれることがある。従って、保持障害の存在を認識するために何らかのテストが必要とされている。
【０００４】
そのようなテストの１つの方法は、弱い書き込みテストモード（Weak Write Test Mode：「ＷＷＴＭ」）として知られている。弱い書き込みテストは能動的であり、それによりＷＷＴＭ回路は、能動的にＳＲＡＭセルを弱く上書きしようとする。例えば、ＳＲＡＭセルが逆接続で構成されたインバータＡとインバータＢからなり、それによりインバータＡの出力が通常１の値であると仮定する。ＷＷＴＭを使用することによって、ＳＲＡＭセルを上書きし、その結果インバータＡの出力を０の値に反転することができる。ＳＲＡＭセルのこの上書きは、欠陥の存在によって不安定なセルにおいてのみ可能である。セルを弱く上書きできる場合には、そのセルに欠陥があると評価され、セルを弱く上書きできない場合には、健全であると考えられる。しかしながら、ＷＷＴＭテスト方法の重要な側面は、テストに使用するＷＷＴＭ回路のしきい値強度を決定することである。例えば、ＳＲＡＭセルがいつ健全なセルと宣言されるほど十分に良好であるかを決定するためのＷＷＴＭ回路のしきい値強度を求めることが望ましい。ＷＷＴＭ回路の強度の設定が強すぎると、良好な部品が廃棄される可能性が高く、ＷＷＴＭ回路強度の設定が弱すぎると、何らかの不良な部品が良好な部品として合格する可能性が高い。
【０００５】
プレシリコン環境において適切なＷＷＴＭ回路の強度を識別する際の難しさに起因して、シリコンテストにおいて様々なＷＷＴＭ回路の強度を選択することを可能にするために、プログラム可能な弱い書き込みテストモード（Programmable Weak Write Test Mode：ＰＷＷＴＭ）を使用することができる。このため、ＰＷＷＴＭを使用することにより、ＷＷＴＭ回路の強度を適切な強度に合わせることができる。しかしながら、どのセルが良好であり、どのセルが不良であるかを判断するための適切なしきい値を決定することは依然として非常に困難である。従って、セルをテストするプロセスにおいてＷＷＴＭ強度の較正に現在使用されている方法は、ｐチャネル電界効果トランジスタ（ＰＦＥＴ）の駆動電流を測定するような、セルの通常の駆動電流を測定するプロセスを含む。電流を測定した後で、その駆動電流をその通常駆動電流の特定の割合まで減少させるために、集束イオンビーム（ＦＩＢ）を使用してＳＲＡＭセルのＰＦＥＴを意図的に破壊する。セルを破壊した後で、ＰＷＷＴＭテスト方法を使用して、破壊されたセルがＷＷＴＭテストにかろうじて不合格になるＷＷＴＭ回路の設定値を識別することができる。しかしながら、ＦＩＢを使用してＷＷＴＭ回路（即ち、適切なテストしきい値）を適切に較正することは、非常にコストがかかり、難しく、及び時間を浪費する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、ＷＷＴＭの設定値を調整又は較正するための改善された手法が必要とされている。
【課題を解決するための手段】
【０００７】
少なくとも１つの実施形態によれば、弱い書き込みテストモード（ＷＷＴＭ）を較正する方法は、基準ランダムアクセスメモリ（ＲＡＭ）セルの駆動電流を測定することを含む。この方法はさらに、基準ＲＡＭセルの測定された駆動電流に基づいて、欠陥ＲＡＭセルを模倣するために較正ＲＡＭセルに供給する駆動電流を決定すること、及び較正ＲＡＭセルを使用して、欠陥ＲＡＭセルを検出するためにＷＷＴＭテスト回路が利用する弱い書き込み強度を決定することを含む。
【０００８】
少なくとも１つの実施形態によれば、ＷＷＴＭテストプロセスを較正するためのシステムは、基準メモリセルの駆動電流を測定するための手段と、基準メモリセルの測定した駆動電流の少なくとも一部分に基づいて、較正メモリセルが欠陥メモリセルを模倣する駆動電流を決定するための手段とを含む。このシステムはさらに、欠陥メモリセルを模倣するために決定された駆動電流になるように選択的に較正メモリセルの駆動電流を適応させるための手段と、欠陥メモリセルを模倣するために決定された駆動電流を有する較正メモリセルに基づいて、欠陥メモリセルを検出するためにＷＷＴＭ回路が利用する弱い書き込み強度を決定するための手段とを含む。
【０００９】
少なくとも１つの実施形態によれば、回路内の欠陥メモリセルを検出するために弱い書き込みテストによって使用されるべき弱い書き込み強度を較正するためのコンピュータプログラムロジックが記録されたコンピュータ可読媒体を有するコンピュータプログラム製品が提供される。このコンピュータプログラム製品は、回路の基準メモリセルの測定された駆動電流に少なくとも部分的に基づいて、回路の較正メモリセルが欠陥メモリセルを模倣するための駆動電流を決定するためのコードを含む。コンピュータプログラム製品はさらに、欠陥メモリセルを模倣するための決定された駆動電流に較正メモリセルの駆動電流を選択的に適応させるための制御信号を生成するためのコードと、欠陥メモリセルを模倣するために適応された駆動電流を有する較正メモリセルに基づいて、回路内の欠陥メモリセルを検出するために弱い書き込みテスト回路によって利用されるべき弱い書き込み強度を決定するためのコードとを含む。
【００１０】
少なくとも１つの実施形態によれば、方法は、回路の基準メモリセルの駆動電流を測定すること、基準メモリセルの測定された駆動電流に基づいて、欠陥メモリセルを模倣するために回路の較正メモリセルに供給されるべき駆動電流を決定することを含む。方法はさらに、決定された駆動電流を較正メモリセルに供給すること、較正メモリセルを使用して、欠陥メモリセルを検出するために弱い書き込みテストによって利用されるべき弱い書き込み強度を決定することを含む。
【発明の効果】
【００１１】
本発明によれば、集束イオンビーム（ＦＩＢ）を使用してＳＲＡＭセルのＰＦＥＴを意図的に破壊することを必要とせずに、ＷＷＴＭの設定値を調整又は較正することが可能になり、ひいてはコストと時間等も節約される。
【発明を実施するための最良の形態】
【００１２】
図１は、一実施形態によるＷＷＴＭ回路の強度を較正、又は調整するようなＷＷＴＭ設定値を較正するためのテスト回路１００を示す。例示的なテスト回路１００は、チップ上に実現された較正部１０１を含む。係るチップはさらに、チップ上に実現された様々なＲＡＭセル（図示せず）などの追加の回路を含むことができる。較正部１０１は、少なくとも１つの基準ＲＡＭセル１１０、較正ＲＡＭセル１２０、及びＷＷＴＭ回路１６０を含む。本明細書でさらに説明されるように、基準較正ＲＡＭセル１２０は、欠陥ＲＡＭセルを模倣するために使用される。即ち、ＰＦＥＴ１３０、１４０及び１５０によって、欠陥ＲＡＭセルの駆動電流を模倣する駆動電流が、較正ＲＡＭセル１２０に供給される。較正ＲＡＭセル１２０のそのような駆動電流は、基準ＲＡＭセル１１０の測定された駆動電流（測定駆動電流とも称す）に基づいて決定される。次いで、較正ＲＡＭセル１２０を使用して、ＷＷＴＭ回路１６０が較正される。即ち、欠陥ＲＡＭセルを適切に検出するためにＷＷＴＭで使用されるべき弱い書き込みの強度が、較正ＲＡＭ１２０に基づいて決定される。次いで、チップの実際のＲＡＭセル（図示せず）をテストするために、欠陥ＲＡＭセルをテストするのに適したＷＷＴＭ１６０の決定された強度が、ＷＷＴＭ回路により使用され得る。このため、特定の実施形態に従って、チップの較正部１０１は、係るチップのＷＷＴＭ強度を較正するために使用され、次いで、決定されたＷＷＴＭ強度が、チップの実際のＲＡＭセルをテストするために使用される。この実施形態において、較正ＲＡＭセル１２０の駆動強度の較正、ひいてはＷＷＴＭ１６０の強度の較正が、チップの実際の基準ＲＡＭセル１１０に基づいているので、係るチップに関してＷＷＴＭを正確に較正することができる。
【００１３】
図１の例において、較正部１０１は、ＶＤＤポート１２１を含む較正ＲＡＭセル（例えば、ＳＲＡＭセル）１２０を含む。また、較正部１０１は、複数のトランジスタ１３０、１４０及び１５０を含む。トランジスタ１３０、１４０及び１５０は、ＰＦＥＴ、Ｎチャネル電界効果トランジスタ（ＮＦＥＴ）、又はＰＦＥＴとＮＦＥＴの任意の組み合わせとして実施され得る。この例に示されたように、トランジスタ１３０、１４０及び１５０はそれぞれ、セレクタ１３１、１４１及び１５１を含むＰＦＥＴとして示される。従って、従来のＳＲＡＭセルとは対照的に、較正ＲＡＭセル１２０のＶＤＤポート１２１は、その真の電源電圧に接続されておらず、追加のトランジスタ１３０、１４０及び１５０によってゲート制御される。ＶＤＤポート１２１をトランジスタでゲート制御することによって、実際の電源電圧とＲＡＭセルの電源電圧の間に余分な抵抗経路が形成される。図１の特定の例において、トランジスタ１３０、１４０及び１５０が並列に配列されており、トランジスタ１３０、１４０及び１５０の任意の数の様々なオン／オフの組み合わせを選択して、トランジスタを通じて様々な抵抗値をシミュレートすることができる。即ち、テスト中にセレクタ１３１、１４１及び１５１を使用してそれぞれのトランジスタを選択的にオン又はオフして、較正ＲＡＭ１２０に供給される所望の駆動電流を実現することができる。例えば、欠陥ＲＡＭセルの駆動電流を模倣する所望の駆動電流が較正ＲＡＭ１２０に供給されるまで、スキャンチェーン、マシン固有レジスタ（ＭＳＲ）の設定などを通じてセレクタ１３１、１４１及び１５１を切り換えることができる。当然のことながら、例示的な較正部１０１は、３つのトランジスタ１３０、１４０及び１５０によって示されているが、３つよりも多いか又は少ないトランジスタを含む他の構成で実施され得るので、較正回路１０１はこの構成に限定されない。
【００１４】
セレクタ１３１、１４１及び１５１への入力は、較正ＲＡＭ設定値と呼ばれ、上述したように、これらの設定値は、較正ＲＡＭセル１２０の駆動電流を決定し、較正ＲＡＭセル１２０が欠陥ＲＡＭセルを模倣するように設定され得る。この実施形態によれば、較正ＲＡＭセル１２０が欠陥ＲＡＭセルを模倣するために選択される駆動電流は、基準ＲＡＭセル１１０に基づいて選択される。即ち、較正部１０１は、ＶＤＤが供給される基準ＲＡＭセル１１０を、単にチップの実際のＲＡＭセルとして含む。基準ＲＡＭセル１１０は、実際には基準ＲＡＭ１１０のワード線である選択基準線１１１を活性化することによってアクセス（例えば、書き込み又は読み出し）され得る。図示されたＢＩＴ線とＮＢＩＴ線は、対応するワード線がアサートされたときに基準ＲＡＭセル（単数又は複数）１１０と較正ＲＡＭセル（単数又は複数）１２０を読み書きするために使用されるデータ信号線である。これらの線は、基準及び較正ＲＡＭセルを較正プロセスにおける各ステップに必要な状態に初期化するために外部パッド又はオンチップ書き込み回路によって強く駆動され得る。また、これらの信号は、基準及び較正ＲＡＭセルの駆動強度を直接的又は間接的に測定するためのパラメータ測定ロジック１０２に接続するために使用される。一般に製造プロセスによって生じる欠陥ＲＡＭセルは多くないので、基準ＲＡＭセル１１０が良好なセルである確率は高い。さらに、特定の具現化形態において、複数の基準ＲＡＭセル１１０が含まれることができ、良好なＲＡＭセルの駆動電流を決定する際に係る基準ＲＡＭセルをすべて使用することができる。
【００１５】
この例示的な実施形態において、基準ＲＡＭセル１１０の駆動電流が測定される。即ち、基準ＲＡＭセル１１０の駆動電流を測定するために、パラメータ測定ロジック１０２が利用される。係るパラメータ測定ロジック１０２は、ある具現化形態ではオンチップ測定回路とすることができ、他の具現化形態では外部（オフチップ）測定回路とすることができる。図１に示された例示的な例において、パラメータ測定ロジック１０２は、パッド１７１及び１７２を介して基準ＲＡＭセル１１０の駆動電流を測定する外部測定回路１７０を含む。基準ＲＡＭセル１１０の駆動電流を測定するために任意の適切な回路（オンチップ又はオフチップ）を利用することができる。
【００１６】
基準ＲＡＭセル１１０の測定駆動電流は、チップの良好なＲＡＭセルのベースライン駆動電流を提供する。ひとたび係るベースライン駆動電流がわかれば、欠陥ＲＡＭセルの駆動電流を正確に求めることができる。即ち、何らかのアルゴリズムを使用して、既知のベースライン駆動電流から、欠陥ＲＡＭセルの考えられる（又は、最悪の場合の）駆動電流を計算することができる。実際の基準ＲＡＭセル１１０のベースライン駆動電流が測定されるので（単にシミュレーションなどを通じて導き出されたものとは対照的に）、このチップの欠陥ＲＡＭセルの駆動電流を正確に計算することができる。
【００１７】
（基準ＲＡＭセル１１０の測定駆動電流に基づいて）ひとたび欠陥ＲＡＭセルの駆動電流が計算されれば、較正ＲＡＭ１２０が欠陥ＲＡＭセルを模倣するように較正ＲＡＭセル１２０の計算済み駆動電流を実現するために、ＰＦＥＴ１３０、１４０、１５０の適切な組み合わせをオンにするように較正ＲＡＭ設定値が調整される。次いで、較正ＲＡＭセル１２０に基づいてＷＷＴＭ回路１６０を較正する。例えば、ＷＷＴＭ１６０は、弱い書き込みがビットを首尾良く反転させる（例えば、０から１又はその逆に）のに十分な強さであると決定されるまで次第に強くなる弱い書き込みによって、較正ＲＡＭセル１２０に格納されるビットを反転させようと試みることができる。選択較正線１２１は、実質的に較正ＲＡＭ１２０のワード線であり、このワード線を活性化させて較正ＲＡＭ１２０のアクセスを可能にすることができる。従って、ＷＷＴＭ回路１６０は、較正ＲＡＭ１２０に基づいてチップの実際のＲＡＭセル（図示せず）の弱い書き込みテストに使用されるべきその弱い書き込みの強度を較正し、較正ＲＡＭ１２０は、（基準ＲＡＭセル１１０の測定駆動電流に基づいて決定された）欠陥ＲＡＭセルの駆動電流を模倣する駆動電流を有する。
【００１８】
ＰＷＷＴＭテストは、ＷＷＴＭ回路の強度を迅速に変化させる能力を提供するが、有効かつ正確に不健全なセルを不合格にして健全なセルを合格にするために、ＷＷＴＭテストを較正して弱い書き込みテストにどの強度設定値を使用するかを正確に決定することは従来から非常に難しかった。即ち、ＰＷＷＴＭ回路によって弱い書き込み強度を動的にプログラムすることができるが、欠陥セルを正確に検出するために係る強度をプログラムしなければならない値を決定するのは従来から難しかった。本明細書において提供される実施形態は、チップの欠陥セルを正確に検出するために弱い書き込みテストによって使用されるべき弱い書き込みの適切な強度を高い精度で決定することを可能にする。理解されるべきは、図１の例のような本明細書において提供される実施形態は、ＷＷＴＭ回路を較正する際の高い精度を可能にすることであり、その理由は、係る較正を所定のチップセットのシミュレーション又は予想される値を通じて決定するのではなく、係る較正を（例えば、基準ＲＡＭセル１１０と較正ＲＡＭセル１２０を用いて）チップに行った測定に基づいて行うからである。従って、ＷＷＴＭ較正を各チップ（例えば、各ダイ）又は各ウェーハ等に行うことができ、対応するチップ（又は、対応するウェーハのチップ）のＷＷＴＭ回路によって使用されるべき弱い書き込みの強度の較正値に達する際に（シリコンの）実際のチップに関する特定の特性が考慮される。
【００１９】
図２は、図１のような一実施形態によるＷＷＴＭ設定値を較正するための例示的な操作フロー２００を示すフローチャートを示す。例示的な操作フロー２００は、２つの操作部分を有する。図示された第１の部分は、欠陥セルを模倣するように較正ＲＡＭセルの駆動電流を較正するための操作（ブロック２０１〜２０６）を含む。図示された第２の部分は、欠陥ＲＡＭセルを検出するためにＷＷＴＭ回路によって使用されるべき弱い書き込みの強度を較正するための操作（ブロック２０７〜２１０）を含む。この例示的な操作フロー２００の特定の操作は、以下でさらに説明される。
【００２０】
操作ブロック２０１において、基準（又は「ベースライン」）駆動電流（Ｉｒｅｆ）を選択して（例えば、図１の選択基準線１１１によって）測定する。例えば、図１の例示的な実施形態では、パラメータ測定ロジック１０２が、基準ＲＡＭセル１１０の駆動電流を測定する。これは、解析を受けるチップ（単数又は複数）の良好なＲＡＭセルの駆動電流（即ちＩｒｅｆ）を提供する。測定された駆動電流Ｉｒｅｆは、基準メモリセル内にあるＰＦＥＴの駆動電流であることが好ましい。しかしながら、代替の実施形態において、セルのＮＦＥＴ駆動電流を測定してもよい。
【００２１】
操作ブロック２０２において、測定されたＩｒｅｆに基づいて、欠陥ＲＡＭセルを模倣する所望の駆動電流Ｉｄｅｓｉｒｅｄを決定する。例えば、測定されたＩｒｅｆに対するＩｄｅｓｉｒｅｄを（例えば、Ｉｒｅｆのある割合として）決定するアルゴリズムが使用され得る。測定されたＩｒｅｆ値に少なくとも部分的に基づいて駆動電流Ｉｄｅｓｉｒｅｄを計算する任意の技術を利用することができ、利用される技術（例えば、アルゴリズム）は、チップセットごとに異なることができる。
【００２２】
操作ブロック２０３において、計算されたＩｄｅｓｉｒｅｄの駆動電流を較正ＲＡＭセルに供給する試みにおいて較正ＲＡＭ設定値が選択される。例えば、図１の例示的な実施形態において、較正ＲＡＭセル１２０に欠陥セルを模倣させる試みにおいて、較正ＲＡＭセル１２０に駆動電流Ｉｄｅｓｉｒｅｄを供給するために、ＰＦＥＴ１３０、１４０及び１５０の組み合わせが活性化される。即ち、ＰＦＥＴ１３０、１４０及び１５０の組み合わせの活性化によって、較正ＲＡＭセル１２０のＰＦＥＴ経路にわたって追加の抵抗が加えられ、その結果このメモリセルに人為的な欠陥が加えられる。
【００２３】
操作ブロック２０４において、較正ＲＡＭセルの駆動電流を選択して測定する。較正ＲＡＭセルの測定された駆動電流（測定駆動電流又は測定電流）はＩｃａｌと呼ばれる。図１の例示的な実施形態を参照すると、図１の較正ＲＡＭセル１２０の駆動電流は、選択較正線１２１を介して選択されることができ、係る駆動電流は、パラメータ測定ロジック１０２によって測定され得る。
【００２４】
操作ブロック２０５において、較正ＲＡＭセルの測定された駆動電流ＩｃａｌがＩｄｅｓｉｒｅｄと等しい（又は十分に近い）かどうかを判定する。等しくない場合、操作はブロック２０３に戻り、新しい較正ＲＡＭ設定値を選択する（例えば、欠陥ＲＡＭセルを模倣する所望の駆動電流を達成する試みにおいてＰＦＥＴ１３０、１４０及び１５０の新し組み合わせが活性化される）。活性化するＰＦＥＴＳの組み合わせの選択は、シリアルスキャン経路、マシン固有レジスタ（ＭＳＲ）の設定などの様々なプロセスを通じて実施され得る。ひとたびブロック２０５で、較正ＲＡＭセルの測定電流Ｉｃａｌが、Ｉｄｅｓｉｒｅｄに等しい（又は十分に近い）と判定されれば、操作はブロック２０６に進み、後述するように、較正ＲＡＭ設定（例えば、欠陥ＲＡＭセルを模倣するために活性化されるべきＰＦＥＴ１３０、１４０及び１５０の組み合わせ）が、ＷＷＴＭの較正に使用するために保存される。
【００２５】
操作ブロック２０７において、ＷＷＴＭ設定値が選択される。即ち、較正ＲＡＭセルのビットを反転させる試みにおいて使用されるべき弱い書き込みの初期強度を選択する。特定の実施形態において、この初期強度は、非常に弱くなるように選択され、係る強度は、欠陥セルを検出するのに適切な強度（例えば、較正ＲＡＭセルのビットを反転させる最低強度）が決定されるまで徐々に高められる。
【００２６】
操作ブロック２０８において、ＷＷＴＭ回路（例えば、図１のＷＷＴＭ１６０）は、較正ＲＡＭセルのビットを（例えば、０から１又はその逆に）反転させようとするために弱い書き込みを試み（ブロック２０７の選択された強度を使用して）、次いでＷＷＴＭ回路が較正ＲＡＭセルを読み取る。ブロック２０９において、較正ＲＡＭセルのビットを反転させる試みにおいて、ブロック２０８でＷＷＴＭ回路によって試みられた弱い書き込みが成功したかどうか判定される。ＷＷＴＭ回路の弱い書き込みが、較正ＲＡＭセルのビットを反転させることができなかった場合、操作はブロック２０７に戻り、弱い書き込みのためのさらに強い新しい設定値が選択される。そうでない場合、操作はブロック２１０に進み、ＷＷＴＭ設定値（例えば、弱い書き込みの強度）が、チップの実際のＲＡＭセルをテストする際に使用するために保存される。この保存されたＷＷＴＭ設定値は、チップの様々なＲＡＭアレイのテストに使用され得る。例えば、マイクロプロセッサ設計では、一般に多くの様々なＳＲＡＭアレイがあり、それぞれの特定の具現化形態が、異なるＳＲＡＭセル、異なる列選択などを使用することができる。従って、様々な具現化形態のテストが異なるＷＷＴＭ回路によって行われることがあり、それにより異なるＷＷＴＭ回路を個別に較正しなければならないことがある。さらに、ひとたび特定の具現化形態に関してＷＷＴＭ回路が前述の態様で較正されれば、そのＷＷＴＭ回路設定値を使用して、係る具現化形態を利用するすべてのアレイをテストすることができる。このように、ＷＷＴＭ回路設定値を較正するのに費やされる時間が短縮されるので、かなりの時間が節約され、特定のチップのＷＷＴＭの較正精度が高められる。
【００２７】
フロー２００はＳＲＡＭセルをテストするＷＷＴＭを較正するために使用され得るが、フロー２００は同様に、集束イオンビーム（ＦＩＢ）プロセスに耐え、かつ正確な駆動電流を達成するチップとは対称的にＷＷＴＭ較正用の任意のタイプのチップに実施され得る。一実施形態において、フロー２００は、較正ＲＡＭセルの駆動電流を設定し及び／又はＷＷＴＭ回路によって使用される弱い書き込みの強度を設定するために、チップ上のラッチ内へ値を連続的にシフト、又は当該ラッチから値を連続的にスキャンする態様を提供するスキャンチェーンの使用によって実施され得る。スキャンチェーンを使用することにより、新しいデータ値でスキャンすることによって古いデータ値を上書きすることもできる。別の実施形態において、操作ブロック２０２などのフロー２００の様々な部分は、ソフトウェアアルゴリズムを通じて実現され得る。
【００２８】
図３は、一実施形態による例示的なＷＷＴＭ較正環境３００を示す図である。この例において、ＷＷＴＭ較正環境３００は、コンピュータ３０上で動作するアプリケーションを表す。当然のことながら、他の実施形態において、本明細書で説明される様々な機能的動作が、コンピュータ３０上で実行する複数のアプリケーションにわたって分配されてもよい。ＷＷＴＭ較正環境３００に加えて、コンピュータ３０は、オペレーティングシステム、プロセッサ又はマイクロプロセッサの命令セットで構築されたコンピュータの調整プログラム、及び論理演算を実行しコンピュータのデータ移動を管理するハードウェアを含むことができる。従って、例示的なＷＷＴＭ較正環境３００は、外部テストシステム（例えば、コンピュータ３０）上に実現され得る。他の実施形態において、解析を受けるチップ上にＷＷＴＭ較正環境のすべて又は一部分が、局所的に実現されてもよい。
【００２９】
さらに本明細書で説明されるように、解析を受けるチップ（又はウェーハ）上に実現される較正回路１０１（図１の例示的な回路１０１など）が含まれる。コンピュータ３０は、係る較正回路１０１上の設定値（例えば、較正ＲＡＭ設定値及び／又はＷＷＴＭ回路設定値）を制御するために測定値を受け取りデータを出力する。ＷＷＴＭ較正環境３００は、解析を受けるチップのＷＷＴＭ回路を較正するために、コンピュータ３０上で、受け取った測定値を使用して出力データを制御するように実行する。
【００３０】
この例示的な実施形態において、ＷＷＴＭ較正環境３００は、電流検出モジュール３１０、選択モジュール３３０、及びＷＷＴＭモジュール３４０を含む。上述した例示的な実施形態と同じように、ＷＷＴＭ較正環境３００は、例えば、ＷＷＴＭ回路によって使用されるべき適切な弱い書き込みの強度を、集束イオンビームを使用する必要性なしに決定するように働くことができるので有利である。電流検出モジュール３１０は、ＲＡＭセルに流れる電流を測定するように動作することができる。例えば、電流検出モジュール３１０は、ＳＲＡＭセルを解析して、ＳＲＡＭセルのＰＦＥＴを流れるＰＦＥＴ駆動電流を測定することができる。係る測定は、基準ＲＡＭセル（図２の操作ブロック２０１のように）と較正ＲＡＭセル（図２の操作ブロック２０４のように）に対して実施され得る。回路設計モジュール３１１は、欠陥をモデル化し、駆動強度のような基準又は較正ＲＡＭセルの電気的挙動の変化を決定するために使用される回路シミュレーション又は解析を含むことができる。詳細には、回路設計モジュール３１１を使用してＩｄｅｓｉｒｅｄを確立することができる。
【００３１】
選択モジュール３３０は、図２の操作ブロック２０２〜２０６のように、欠陥ＲＡＭセルの駆動電流を模倣する駆動電流を較正ＲＡＭセルに供給するために、較正回路１０１の較正ＲＡＭ設定値を変更するように動作することができる。例えば、選択モジュール３３０は、（電流モジュール３１０によって測定された）基準セルの測定駆動電流から欠陥ＲＡＭセルを模倣する所望の駆動電流を決定することができる。さらに、選択モジュール３３０は、較正ＲＡＭセル内の所望の駆動電流を達成する試みにおいて、ＰＦＥＴの組み合わせ（例えば、図１のＰＦＥＴ１３０、１４０及び１５０）を選択的にオンにするように較正ＲＡＭ設定値を設定することができる。図２の操作ブロック２０４と共に考察するとき、選択モジュール３３０は、欠陥ＲＡＭセルを模倣する所望の駆動電流が達成されることを保証するように、電流モジュール３１０を利用して較正ＲＡＭセルの駆動電流を測定することができる。ひとたび所望の駆動電流が達成されることが保証されれば、較正ＲＡＭセル内に所望の駆動電流を生成した較正ＲＡＭ設定値（例えば、オンにされるＰＦＥＴ１３０、１４０及び１５０の組み合わせ）が、後で使用するためにデータベース３３１などのデータベースに格納され得る。また、データベース３３１は、データベース３３１から遠隔的に位置するチーム又は個人が適切な較正ＲＡＭ設定値にアクセスし、テスト自体の必要性のために係るデータを利用できるように外部ネットワークに接続されてもよい。
【００３２】
ＷＷＴＭモジュール３４０は、図２のブロック２０７〜２１０の操作と同じように、（弱い書き込み強度が較正ＲＡＭセルのビットを反転させるほど十分に強いかどうかを判定するために）較正ＲＡＭセルに弱い書き込みを実行する試みにおいて、ＷＷＴＭ設定値を選択し、ＷＷＴＭ回路によって係る設定値の使用を評価する。一実施形態において、ＷＷＴＭモジュール３４０は、ＰＷＷＴＭ回路が使用できる様々な弱い書き込みの強度を評価するために、ＰＷＷＴＭ（例えば、図１のＷＷＴＭ回路１６０）をプログラムするデータを較正回路１０１に入力することができる。係る弱い書き込み強度を評価して、欠陥セルを模倣している較正ＲＡＭセルがまさにかろうじて不合格になる（即ち、ビットが弱い書き込みによって反転される）強度を決定することができる。ひとたびＷＷＴＭ回路によって使用されるべき弱い書き込みの適切な強度を決定すれば、その強度値は、後で使用するためにデータベース３４１などのデータベースに格納され得る。また、データベース３４１は、データベース３４１から遠隔的に位置するチーム又は個人が解析を受けるチップの適切な弱い書き込み強度にアクセスし、係るデータをテスト自体の必要性のために利用できるように外部ネットワークに接続されてもよい。
【００３３】
代替の実施形態において、ＷＷＴＭ較正環境３００は、図３のモジュール３１０、３３０及び３４０よりも数が多いか又は少ないモジュールを含むように構成され得る。さらに、特定の実施形態において、モジュール３１０、３３０及び３４０のそれぞれを構成するために様々なモジュールを組み合わせてもよく、及び／又はいくつかの実施形態において様々なモジュール３１０、３３０及び３４０のいくつか又は全てを共通モジュールに組み込んでもよい。
【００３４】
ＷＷＴＭ較正環境３００がソフトウェアで実現される場合、実施形態の要素は、本質的に、必要なタスクを実行するためのコードセグメントである。プログラム又はコードセグメントは、プロセッサ可読媒体に格納されるか、又は伝送媒体を介して、搬送波で具現化されたコンピュータデータ信号又はキャリアによって変調された信号によって伝送され得る。「プロセッサ可読媒体」又は「コンピュータ可読媒体」は、情報を格納し、及び／又は転送することができる任意の媒体を含むことができる。プロセッサ（又は、「コンピュータ」）可読媒体の例には、以下に限定されないが、電子回路、半導体メモリデバイス、ＲＯＭ、フラッシュメモリ、消去可能ＲＯＭ（ＥＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、フロッピー（Ｒ）ディスク、コンパクトディスクＣＤ−ＲＯＭ、光ディスク、ハードディスク、光ファイバ媒体、無線周波数（ＲＦ）リンクなどが含まれる。コンピュータデータ信号には、電子ネットワークチャネル、光ファイバ、空気、電磁気、ＲＦリンクなどの伝送媒体を介して伝播することができる任意の信号が含まれ得る。コードセグメントは、インターネット、イントラネット、ＷＡＮ、ＬＡＮなどのコンピュータネットワークを介してダウンロードされ得る。
【００３５】
図２と図３において特定の例示的な較正技術を上述したが、図４は、ＷＷＴＭを較正するためのこの特定の実施形態による一般的な流れ図を示す。操作ブロック４０１において、基準ＲＡＭセルの駆動電流を測定する。操作ブロック４０２において、基準ＲＡＭセルの測定駆動電流に基づいて、欠陥ＲＡＭセルを模倣するために較正ＲＡＭセルに供給されるべき駆動電流が決定され、係る較正ＲＡＭセルに供給される。操作ブロック４０３において、（欠陥ＲＡＭセルを模倣する）較正ＲＡＭを使用して、欠陥ＲＡＭセルを検出するために弱い書き込みテストによって利用されるべき弱い書き込みの強度を決定する。
【００３６】
較正テスト回路１０１は、シリコン上に様々な態様で実現され得る。一実施形態において、ＷＷＴＭ回路と共に同じＢＩＴ及びＮＢＩＴ信号線で、１つ又は複数の基準ＲＡＭセル、及び１つ又は複数の較正ＲＡＭセルが接続される。制御信号（ＣＡＬＲＡＭ設定値、ワード線、及びＷＷＴＭ設定値）は、スキャンベースの技術、又は並列制御回路設計技術を使用して実現される。一実施形態において、較正テスト回路１０１が各チップ上に実現され、そのためその回路動作が各ダイの動作とより厳密に一致するようになる。しかしながら、これは、必要な測定精度によって決定されるようにウェーハ上の１つの場所だけ、又は生産ロット内の１つのウェーハだけに実施又はテストされてもよい。
【００３７】
図５は、例えば、実施形態と関連したソフトウェアを格納し、及び／又は実行する、図３のコンピュータ３０などのＷＷＴＭ動作を較正する実施形態を使用するように適合されたコンピュータシステム５００を示す。コンピュータシステム５００がテスト回路１００と通信接続して機能することを可能にする、例えば、較正部１０１及び／又はパラメータ測定ロジック１０２と通信して機能することを可能にするインタフェース５１５が含まれる。中央処理装置（ＣＰＵ）５０１がシステムバス５０２に結合される。ＣＰＵ５０１は、任意の汎用ＣＰＵとすることができる。本明細書で説明された実施形態は、ＣＰＵ５０１が本明細書で説明されたような本発明の動作を支援する限り、ＣＰＵ５０１のアーキテクチャによって限定されない。バス５０２は、ＳＲＡＭ、ＤＲＡＭ又はＳＤＲＡＭとすることができるランダムアクセスメモリ（ＲＡＭ）５０３に結合される。また、バス５０２には、ＰＲＯＭ、ＥＰＲＯＭ又はＥＥＰＲＯＭとすることができるＲＯＭ５０４も結合される。ＲＡＭ５０３とＲＯＭ５０４は、当該技術分野で良く知られているようにユーザデータ及びシステムデータ及びプログラムを保持する。
【００３８】
また、バス５０２は、入出力（Ｉ／Ｏ）コントローラカード５０５、通信アダプタカード５１１、ユーザインタフェースカード５０８、及びディスプレイカード５０９にも結合される。Ｉ／Ｏアダプタカード（Ｉ／Ｏコントローラカード）５０５は、ハードドライブ、ＣＤドライブ、フロッピー（Ｒ）ディスクドライブ、テープドライブのうちの１つ又は複数のような記憶装置５０６をコンピュータシステム５００に接続する。また、Ｉ／Ｏアダプタ５０５は、システムが、修復される回路設計の出力、文書、写真、物品などの情報の紙複写を印刷できるようにするプリンタ５１４にも接続される。留意すべきは、このプリンタは、プリンタ（例えば、ドットマトリックス、レーザなど）、ファックス装置、スキャナ、又は複写機とすることができることである。通信カード５１１は、電話ネットワーク、ローカルネットワーク（ＬＡＮ）及び／又は広域ネットワーク（ＷＡＮ）、イーサネット（Ｒ）ネットワーク、及び／又はインターネットネットワークのうちの１つ又は複数とすることができるネットワーク５１２に、コンピュータシステム５００を結合するように適合される。ユーザインタフェースカード５０８は、様々な入力を受け取るために、キーボード５１３、ポインティングデバイス５０７などのユーザ入力装置をコンピュータシステム５００に結合する。ディスプレイカード５０９は、表示装置５１０上の表示を制御するためにＣＰＵ５０１によって駆動される。
【図面の簡単な説明】
【００３９】
【図１】一実施形態によるＷＷＴＭを較正する際に利用される回路を示す図である。
【図２】一実施形態によるＷＷＴＭを較正するために実行されるステップを示すフローチャートである。
【図３】ＷＷＴＭを較正するための一実施形態のシステムに関する概略のアーキテクチャを示す図である。
【図４】本明細書で提供された特定の実施形態に従って、欠陥メモリセルを検出するために弱い書き込みテストによって使用されるべき弱い書き込みの強度を較正するための一般的な操作フロー図である。
【図５】ＷＷＴＭを較正するための実施形態を使用するように適合されたコンピュータシステムのブロック図である。
【符号の説明】
【００４０】
101  較正テスト回路
102  パラメータ測定ロジック
110  基準ランダムアクセスメモリ（ＲＡＭ）セル
120  較正ＲＡＭセル
130、140、150  ＰＦＥＴ
131、141、151  セレクタ
160  ＷＷＴＭ回路
170  外部測定回路
171、172  パッド
【図１】
2006190451.tif 000003
【図２】
2006190451.tif 000004
【図３】
2006190451.tif 000005
【図４】
2006190451.tif 000006
【図５】
2006190451.tif 000007