(57)【要約】【課題】本発明は、同一筐体内のような至近距離においての無線伝送路を構築するための従来の銅線による伝送路と同一以下の低コスト、低消費電力で実現できる無線伝送路のための変復調の実現方法を示し、低コスト、低消費電力で信頼性の高い電子装置および無線通信端末を実現することを目的とする。【解決手段】送信側では、並直変換回路４０４、ロジック回路４０７、終段回路４０６およびＰＬＬ４０９を第１の半導体集積回路４３０上に集積し、受信側では、プリアンプ４１２、バンドパスフィルタ４１３、復調回路４１４、直並変換回路４１７、ロジック回路４１８、ＰＬＬ４１５および評価回路４２７を各液晶ドライバに第２の半導体集積回路４３１として内蔵させる。【選択図】      図４
2006157505.tif 000002
【特許請求の範囲】
【請求項１】
第１の発振回路が集積された第１の半導体集積回路と、
前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、
前記第１の半導体集積回路上に集積され、前記第１の発振回路で発生されるパルス列を前記送信信号により変調する変調回路と、
前記変調回路の出力信号を電磁波信号に変換する送信アンテナと、
前記送信アンテナから放射される電磁波信号を受信する受信アンテナと、
第２の発振回路が集積された第２の半導体集積回路と、
前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記受信アンテナで受信された受信信号を復調する復調回路とを具備することを特徴とする電子装置。
【請求項２】
第１の発振回路が集積された第１の半導体集積回路と、
前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、
前記第１の半導体集積回路上に集積され、前記第１の発振回路で発生されるパルス列を前記送信信号により変調する変調回路と、
前記変調回路の出力信号を電磁波信号に変換する送信アンテナと、
前記送信アンテナから放射される電磁波信号を受信する受信アンテナと、
第２の発振回路が集積された第２の半導体集積回路と、
前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記受信アンテナで受信された受信信号を復調する復調回路と、
前記電磁波信号の経路とは別経路で同期信号を伝送し、前記第１の発振回路および／または変調回路と前記第２の発振回路および／または復調回路との間で同期を取る同期手段とを具備することを特徴とする電子装置。
【請求項３】
前記同期手段は、
前記第１の発振回路の出力を分周する分周回路と、
前記分周回路の出力を前記同期信号として前記第２の半導体集積回路に伝送する有線伝送路と、
前記第２の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする請求項２記載の電子装置。
【請求項４】
前記同期手段は、
前記第２の発振回路の出力を分周する分周回路と、
前記分周回路の出力を前記同期信号として前記第１の半導体集積回路に伝送する有線伝送路と、
前記第１の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする請求項２記載の電子装置。
【請求項５】
前記同期手段は、
第３の発振回路と、
前記第３の発振回路の出力を前記同期信号として前記第１および第２の半導体集積回路に伝送する有線伝送路と、
前記第１の発振回路および前記第２の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする請求項２記載の電子装置。
【請求項６】
前記同期制御手段は、電圧制御発振回路による発振回路を含む位相ロックループにより構成され、前記同期信号の周波数を逓倍し前期同期信号に前記発振回路の出力を同期させることを特徴とする請求項３から５のいずれか１項記載の電子装置。
【請求項７】
前記同期制御手段は、
電圧制御発振回路による発振回路と、
前記同期信号の周波数を逓倍し出力する位相ロックループと、
前記同期信号に同期して送出される通信パケット内の所定の位置に置かれた所定ビット列によるプリアンブルと前記発振回路の出力信号とを比較し移相する移相回路とを備えることを特徴とする請求項３から５のいずれか１項記載の電子装置。
【請求項８】
前記変調回路は、前記第１の発振回路の発振するパルス列に前記送信信号によって位相変調することを特徴とする請求項１から７のいずれか１項記載の電子装置。
【請求項９】
前記復調回路は、前記第２の発振回路の発振するパルス列に前記受信信号を乗算することにより位相復調することを特徴とする請求項１から７のいずれか１項記載の電子装置。
【請求項１０】
前記第１および第２の発振回路はそれぞれ前記第１および第２の半導体集積回路上に構成された単相または多相リング発振回路で構成されることを特徴とする請求項１から９のいずれか１項記載の電子装置。
【請求項１１】
表示情報を記憶する記憶部と、
前記表示情報を表示する表示体と、
前記表示体の駆動順序に合わせて前記記憶部から前記表示情報を読出し出力する表示制御部と、
前記表示制御部が読み出した前記表示情報に基づき前記表示体を駆動する表示体駆動部とをさらに備えることを特徴とする請求項１から１０のいずれか１項記載の電子装置。
【請求項１２】
撮像素子と、
前記撮像素子が撮影した画像信号を読み出し出力する撮像制御手段とをさらに備えることを特徴とする請求項１から１１のいずれか１項記載の電子装置。
【請求項１３】
第１筐体部と、
第２筐体部と、
前記第１筐体部と前記第２筐体部との間の位置関係を変えられるように前記第１筐体部と前記第２筐体部とを連結する連結部と、
前記第１筐体部または前記第２筐体部に搭載された外部無線通信用アンテナと、
前記第１筐体部に搭載され、前記外部無線通信用アンテナを介して行われる外部無線通信の制御を主として司る外部無線通信制御部と、
前記第２筐体部に搭載された表示部と、
前記第１筐体部に搭載された第１の内部無線通信用アンテナと、
前記第２筐体部に搭載された第２の内部無線通信用アンテナと、
前記第１筐体部に搭載され、前記第１の内部無線通信用アンテナを介して行われる内部無線通信の制御を司る第１の内部無線通信制御部と、
前記第２筐体部に搭載され、前記第２の内部無線通信用アンテナを介して行われる内部無線通信の制御を司る第２の内部無線通信制御部と、
前記第１筐体部に搭載され、第１の発振回路が集積された第１の半導体集積回路と、
前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、
前記第１の半導体集積回路上に集積され、前記発振回路で発生されるパルス列を前記送信信号により変調し前記第１の内部無線通信用アンテナを介して送出させる変調回路と、
前記第２筐体部に搭載され、第２の発振回路が集積された第２の半導体集積回路と、
前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記第２の内部無線通信用アンテナで受信された受信信号を復調する復調回路と、
前記第１筐体部または前記第２筐体部に搭載され、前記内部無線通信にて送られる一部の情報を有線にてやり取りする有線通信部とを備えることを特徴とする無線通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子や撮像素子など高速なデータ転送を必要とする素子を内蔵する電子装置および無線通信端末に関する。
【背景技術】
【０００２】
近年、テレビジョン、ノートブックコンピュータなどの機能向上は目覚しく、画面が大型化し、高分解能化および高精細化が進んでいる。特に、フラットパネルディスプレイを用いたデジタルハイビジョンなどでは、表示装置は大型である上に画素数が非常に多く、その駆動信号の周波数帯域は非常に広範である。
図１２は、表示素子としてアクティブマトリックス型液晶表示体を用いた表示装置の典型的な構成を示すブロック図、図１３はそのタイム図である。
【０００３】
図１２に示すように、ＣＰＵ１２０１は本体部のプログラムの所定の手続きに従って表示すべき画像データを生成し、画像データをビデオメモリ１２０２に書き込む。なお、本体部は、ここではテレビジョンにおけるチューナーや復調部を含む本体回路やＤＶＤプレーヤ再生部など、コンピュータの入出力装置などを含む本体部を意味する。ＣＰＵ１２０１は、その画像信号や、ＪＰＥＧやＭＰＥＧなどの圧縮画像や動画データからの伸張や演算により、表示すべき画像データを生成し、ビデオメモリ１２０２に蓄え、必要に応じて順次書き換え更新する。液晶コントローラ１２０３は、液晶表示に必要な各種タイミング、すなわちＸドライバ１２１３のＸクロック信号１２１５および水平同期信号１２１４ならびにＹシフトレジスタ１２０７の垂直同期信号１２１８を生成し、またビデオメモリ１２０２から表示すべき順序にそって画像データを読み出して、液晶表示体１２０８のドライバ（Ｘドライバ１２１３およびＹシフトレジスタ１２０７）に送出する。
【０００４】
ここで、Ｘドライバ１２１３は、液晶表示体１２０８の画素がｎ行ｍ列で構成される場合、ｍ段のＸシフトレジスタ１２０４、ｍワードのラッチ１２０５およびｍ個のＤＡ変換器１２０６から構成される。このｍ段のＸシフトレジスタ１２０４、ｍワードのラッチ１２０５およびｍ個のＤＡ変換器１２０６は、通常複数組に分割されて半導体集積回路上に集積され、液晶表示体１２０８の周囲に配置される。
【０００５】
液晶コントローラ１２０３は表示フレームの先頭の画素を読み出すとき、垂直同期信号１２１８を発生し、Ｙドライバ（シフトレジスタ）１２０７に送出する。このとき同時に液晶コントローラ１２０３は、液晶表示体１２０８の１行１列目の画素に表示するデータをビデオメモリ１２０２から読み出し、表示データ信号１２１６としてラッチ１２０５のデータ端子に送出する。ここで、表示データ信号１２１６は、画素毎にたとえばＲＧＢ各８ビットあって、それらは２４本の伝送路を使って並列に２４ビットの並列データとして伝送するか、または並直変換の後、２４倍の伝送レートでシリアルデータとして伝送される。
【０００６】
Ｘシフトレジスタ１２０４は、図１３に示すように、液晶コントローラ１２０３が発生する水平同期信号１２１４をＸクロック信号１２１５に同期して読み込み、第一列目の画像データをラッチするための信号Ｘ１ラッチ（図１３（ｃ））を発生する。この信号Ｘ１ラッチによって１行１列目の画素に表示されるデータがラッチ１２０５の１列目にラッチされる。引き続き、液晶コントローラ１２０３は、ビデオメモリ１２０２から次の画素に表示すべきデータを読み出し、ラッチ１２０５のデータ端子に出力する。そして、次の画素に表示すべきデータがラッチ１２０５のデータ端子に出力されると、Ｘドライバ１２１３のＸシフトレジスタ１２０４は、水平同期信号１２１４を一つシフトさせ、第二列目の画像データをラッチするための信号Ｘ２ラッチ（図１３（ｄ））を発生させて、１行２列目の画像データをラッチ１２０５にラッチさせる。
【０００７】
以下、Ｘシフトレジスタ１２０４は水平同期信号１２１４を順次シフトさせ、１行目に表示するデータをラッチ１２０５に順次ラッチさせる。このような動作は、表示データ信号１２１６が画素毎に並列データとして複数の伝送路にて送られてくるときは、１回のＸクロック毎に表示データが並列にラッチ１２０５に読み込まれ、またシリアルデータとして送られてくるときは、直並変換の後にラッチ１２０５に並列に読み込まれることは説明を要さないだろう。
【０００８】
１行分のデータをラッチ１２０５が保存し終わると、次の水平同期信号１２１４（図１３（ａ）および（ｈ）、図１３では（ａ）〜（ｆ）と同図（ｇ）〜（ｋ）で横軸のタイムスケールが変わっていることに注意されたい。そのため同一信号である水平同期信号１２１４は（ａ）に加え（ｈ）が再掲されている。）が出力され、ＤＡ変換器１２０６はラッチ１２０５に保持されたデータをＤＡ変換し、列電極１２１０のｉ番目（１≦ｉ≦ｍ）に出力する。同時にＹシフトレジスタ１２０７は１行目の行電極１２０９に選択信号Ｙ１を出力する。以下同様に、Ｙシフトレジスタ１２０７は、行電極１２０９のｊ番目（１≦ｊ≦ｎ）に選択信号Ｙｊを水平同期信号１２１４が出る度に順次シフトしていく。
【０００９】
図１２の一点鎖線で示す円内は液晶表示体１２０８のマトリックス配置された１画素部分を拡大した図である。アクティブスイッチ素子１２１１は、行電極１２０９のｊ番目が選択されると、列電極１２１０のｉ番目に出力されたＤＡ変換器１２０６の出力を、ｊ行ｉ列目の画素電極１２１２に伝える。なお、ＤＡ変換器１２０６を液晶コントローラ１２０３側に一つ置いて、表示データ信号１２１６をアナログ信号で伝送することもできる。この場合は、ラッチ１２０５はアナログのサンプルアンドホールド回路となる。この方法はＤＡ変換器１２０６の数を減らすことができ、従来多く用いられたが、ＤＡ変換器１２０６といっても最終的に画素電極１２１２に印加される電圧値の平均値が所定値になっていればよく、パルス幅変調などにデジタル回路が使用でき、アナログのサンプルアンドホールド回路が不要となるため、ＬＳＩの高密度化に伴い、ここで説明した方法が主流となってきている。
【００１０】
ただし、この方法では、表示データ信号１２１６はデジタル信号で送られるため、信号線の数が非常に多くなり、表示データ信号１２１６を送るために、例えば、８ビット×３原色の計２４本の信号線が必要となる。また、１フレームの表示に必要な画像データの情報量は、この解像度（画素数）倍となる。
なお、行の右端の表示データ信号１２１６が液晶コントローラ１２０３から出力された後、次の行の左端の表示データ信号１２１６が出力されるまでの時間、また画面の最下行の表示データ信号１２１６が出力し終わってから、次のフレームの最初の行の表示データ信号１２１６が出力されるまでの時間は、（水平、垂直）ブランキング期間または帰線期間と呼ばれ、ＣＲＴでは、電子ビームを往復させているために０にできないが、液晶表示体では、画素電極１２１２の選択がアクティブスイッチ素子１２１１のスイッチング動作で行われるため０でもよい。図１３では、１画素分の水平帰線期間および１行分の垂直帰線期間をとった場合を例示している。
【００１１】
近年の液晶表示体１２０８の大型化および高分解能化に伴って、液晶コントローラ１２０３より転送すべき画像データの速度はギガビット毎秒を超える。たとえば、ハイビジョンクラスの解像度が１９２０×１０８０の画素数の画面を毎秒６０フレーム分だけ表示するとすれば、１９２０×１０８０×２４×６０≒２．９８６Ｇｂｐｓ（ｂｉｔｓ  ｐｅｒ  ｓｅｃｏｎｄ）のデータ転送速度が必要となる。
【００１２】
また、マルチメディア時代に伴って、本体部に様々な機能を盛り込むことが多く、液晶表示体１２０８と本体部は着脱可能な状態に分離できることが望ましい。このような要請から実装基板は複数に分離され、その場合、図１２の一点鎖線１２１７−１２１７‘で分けられることが多い。必然的に、ＣＰＵ１２０１の搭載される基板と液晶表示体１２０８との間の結線が長くなる。
【００１３】
また、液晶表示体１２０８の高分解能化に伴い、それらの線路で送られる信号の周波数が高くなり、分離された実装基板間の接続が困難になってきている。また、表示画面そのものも大きくなり、シリアル化により高速にデータを配信するのは事実上不可能であり、表示データを並列化し多数の線路を設けることで、各線路の伝送速度を下げる方法が取られる。しかし、多くの場合、この線路数は非常に大きくなり、数十本を超える。
【００１４】
この問題を解決するために、高速データ伝送の方式として、たとえばＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）を表示ドライバの接続に使う（特許文献１および特許文献２）ことが提案されている。特許文献３および特許文献４等では、この方式でも十分な解決が得られないとして、新たな方法も提案されている。
【特許文献１】特許公報３０８６４５６（欄４４）
【特許文献２】特許公報３３３０３５９（欄４６）
【特許文献３】特許公報３３４９４２６
【特許文献４】特許公報３３４９４９０
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、最近の表示体の大型化の進展は目覚しく、これらの技術でも十分な性能を得られない。十分な対ノイズ特性（耐干渉性、与干渉性）を得るには、細心の設計と調整が要求される。また、ＬＶＤＳでは、信号レベルが小さいため、必然的にデジタルＩＣでアナログ信号を扱うことになり、消費電力が大きくなるという問題があった。
また、信号を精度よく伝送するためには、整合の取れたインピーダンス終端が必要であるが、インピーダンス終端が必要な線の数が多い上に伝送インピーダンスはせいぜい１００オーム位なので、それらの終端抵抗に消費される電力が容認できないほどに大きくなってしまうという問題もあった。
【００１６】
さらに、図１２の一点鎖線１２１７−１２１７'で実装基板を分けると、長い配線によって引き回された線路を通して高速で大量のデータを伝送させる必要がある。このため、線路からの放射電磁界が増えることとなり、他の電子装置あるいは自機器への電磁波妨害の要因となる。従来の信号線による信号伝送では、受電端での振幅レベルが規定されており、受電端で十分な品質が確保できても、信号の振幅レベルを下げることができない。すなわち、ＥＭＩ対策が困難になり、結果として機器デザインへの制約やコストアップを引き起こしている。また、送信側では、受電端の負荷に加え、線路の浮遊容量も同時に駆動することになるため、信号伝達に余分なエネルギーを必要としている。すなわち、消費電力を増大させる結果となっている。
【００１７】
また、転送データの高速化に伴って配線数が増大すると、配線のための物理的スペースが増加し、当然の事ながら機器のデザインに対し大きな制約を課すことになる。
特に、配線がヒンジ部などの可動部を通る場合は、可動部の折れ曲がり具合により特性インピーダンスが変化するため、状況によってインピーダンス不整合が生じ、折れ曲がり部での反射等により信号劣化を引き起こす。このため、伝送されるデータの速度が制限されたり、実装方法や部品の配置が制約を受けるという問題点があった。また、やり取りされる信号数は１００本を越えるため、この接続を行うフレキシブル基板やコネクタのコストが高い上に、接続信頼性も低いという欠点を有していた。
【００１８】
上述のような高速度データ伝送の種々の問題や制約は有線に寄らず、電磁波による無線伝送とすることで一気に解決することが出来る。しかしながら、従来の有線により伝送されていた伝送路を無線化するには、無線伝送のための変復調操作を伴い、従ってそのためのコストや消費電力が新たな課題として浮上する。
そこで、本発明は、同一筐体内のような至近距離においての無線伝送路を構築するための従来の銅などの電線による伝送路と同一以下の低コスト、低消費電力で実現できる無線伝送路のための変復調の実現方法を示し、低コスト、低消費電力で信頼性の高い電子装置および無線通信端末を実現することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による電子装置は、第１の発振回路が集積された第１の半導体集積回路と、前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、前記第１の半導体集積回路上に集積され、前記第１の発振回路で発生されるパルス列を前記送信信号により変調する変調回路と、前記変調回路の出力信号を電磁波信号に変換する送信アンテナと、前記送信アンテナから放射される電磁波信号を受信する受信アンテナと、第２の発振回路が集積された第２の半導体集積回路と、前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記受信アンテナで受信された受信信号を復調する復調回路とを具備することを特徴とする。
【００２０】
本発明の上記構成によれば、無線伝送に必要な変復調回路や高周波を発生する発振回路をすべて半導体集積回路上に構成できるので、これらの回路を個別に実装する必要がなくなるとともに、部品点数を削減することが可能となり、無線伝送機能を電子装置に搭載した場合においても、低消費電力で安価なシステムを実現できる。
本発明による電子装置は、第１の発振回路が集積された第１の半導体集積回路と、前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、前記第１の半導体集積回路上に集積され、前記第１の発振回路で発生されるパルス列を前記送信信号により変調する変調回路と、前記変調回路の出力信号を電磁波信号に変換する送信アンテナと、前記送信アンテナから放射される電磁波信号を受信する受信アンテナと、第２の発振回路が集積された第２の半導体集積回路と、前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記受信アンテナで受信された受信信号を復調する復調回路と、前記電磁波信号の経路とは別経路で同期信号を伝送し、前記第１の発振回路および／または変調回路と前記第２の発振回路および／または復調回路との間で同期を取る同期手段とを具備することを特徴とする。
【００２１】
本発明の上記構成によれば、信号送受信のために必要な発振回路の同期や変復調の際に必要な通信パケットの同期ための信号を有線により伝送できるので、無線伝送機能を電子装置に搭載した場合においても、これらの同期のための回路の簡略化が図れ、信頼性の向上と低価格化が図れる。
本発明による電子装置の前記同期手段は、前記第１の発振回路の出力を分周する分周回路と、前記分周回路の出力を前記同期信号として前記第２の半導体集積回路に伝送する有線伝送路と、前記第２の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする。
【００２２】
本発明の上記構成によれば、同期信号は送信側の発振回路の出力を分周して得られるため、半導体集積回路上に構成することが容易である。しかも、同期信号は有線により受信側に伝送されるため、受信側では同期捕捉のための回路が不要となり、半導体集積回路上に構成することが容易で低消費電力でかつ高信頼性の電子装置が実現できる。
本発明による電子装置の前記同期手段は、前記第２の発振回路の出力を分周する分周回路と、前記分周回路出力を同期信号として前記第１の半導体集積回路に伝送する有線伝送路と、前記第１の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする。
【００２３】
本発明の上記構成によれば、同期信号は受信側の発振回路の出力を分周して得られるため、半導体集積回路上に構成することが容易である。しかも、同期信号は有線により送信側に伝送され、送信側ではこの信号に同期して受信側に信号を発信するため、受信側では同期捕捉のための回路が不要となり、半導体集積回路上に構成することが容易で低消費電力でかつ高信頼性の電子装置が実現できる。
【００２４】
本発明による電子装置の前記同期手段は、第３の発振回路と、前記第３の発振回路の出力を前記同期信号として前記第１および第２の半導体集積回路に伝送する有線伝送路と、前記第１の発振回路および前記第２の発振回路の出力パルス列を前記同期信号に同期させる同期制御手段とを備えることを特徴とする。
本発明の上記構成によれば、同期信号は第３の発振回路から得られ、有線により送受信双方に伝送されるため、送受間で同期が取られ、受信側では同期捕捉のための回路が不要となる。このため、半導体集積回路によって構成することが容易で低消費電力でかつ高信頼性の電子装置が実現できる。
【００２５】
本発明による電子装置の前記同期制御手段は、電圧制御発振回路による発振回路を含む位相ロックループにより構成され、前記同期信号の周波数を逓倍し前期同期信号に前記発振回路の出力を同期させることを特徴とする。
本発明の上記構成によれば、位相ロックループ（ＰＬＬ）により送受間の発振回路を同期させることが出来るため、送信側および受信側の発振回路の発振周波数精度のばらつきが誤差にならない。また、受信側では同期捕捉のための回路が不要となり、半導体集積回路によって構成することが容易で低消費電力でかつ高信頼性の電子装置が実現できる。
【００２６】
本発明による電子装置の前記同期制御手段は、電圧制御発振回路による発振回路と、前記同期信号の周波数を逓倍し出力する位相ロックループと、前記同期信号に同期して送出される通信パケット内の所定の位置に置かれた所定ビット列によるプリアンブルと前記発振回路の出力信号とを比較し移相する移相回路とを備えることを特徴とする。
本発明の上記構成によれば、同一の同期信号により送信側と受信側の発振回路の位相同期と変復調のためのパケット同期を同時に取ることが出来る。そのため、同期捕捉やパケット同期のための回路が不要となり、半導体集積回路によって構成することが容易で低消費電力でかつ高信頼性の電子装置が実現できる。
【００２７】
本発明による電子装置の前記変調回路は、前記第１の発振回路の発振するパルス列に前記送信信号によって位相変調することを特徴とする。
本発明の上記構成によれば、変調の方式として位相変調を採用しているので、半導体集積回路上に構成することが容易でかつ低消費電力かつ高信頼性の通信路を確保できる。
本発明による電子装置の前記復調回路は前記第２の発振回路の発振するパルス列に前記受信信号を乗算することにより位相復調することを特徴とする。
【００２８】
本発明の上記構成によれば、位相変調の復調を発振回路の出力と受信信号の乗算により行うので、復調回路を半導体集積回路上に構成することが容易となり、低消費電力かつ高信頼性の通信路を確保できる。
本発明による電子装置の前記第１および第２の発振回路はそれぞれ前記第１および第２の半導体集積回路上に構成された単相または多相リング発振回路で構成されることを特徴とする。
【００２９】
本発明の上記構成によれば、発振回路はリング発振回路であるため、トランジスタを用いて発振回路を構成することができ、半導体集積回路上に構成することが容易で安価に高周波数の発振を低消費電力で実現できる。
本発明による電子装置は、表示情報を記憶する記憶部と、前記表示情報を表示する表示体と、前記表示体の駆動順序に合わせて前記記憶部から前記表示情報を読出し出力する表示制御部と、前記表示制御部が読み出した前記表示情報に基づき前記表示体を駆動する表示体駆動部とを備えることを特徴とする。
【００３０】
本発明の上記構成によれば、システムを複雑にすることなく、液晶に表示させる表示情報は空間を伝播して伝えることができ、そのための配線は不要となり、フレキシブル基板やコネクタといった配線が簡略化でき、これらに起因するコスト高や信頼性の問題が無くなる。また、インピーダンスマッチングのための終端や、データ伝送速度の高速化に伴い上昇する消費電力の問題も回避できる。また、配線の引き回しや部品配置の制約が緩和でき、電子装置のデザインや使い勝手を向上することができる。またさらに、信号伝送に使用される電磁波は同一システム内という至近距離で行われるため、この距離内での通信が確保できさえすれば良く、受電端での振幅レベルの規定に制約されることなく、放射電磁波の強度を限界まで下げることが出きるので、ＥＭＩ特性が本質的に改善され対策が容易になる。
【００３１】
本発明による電子装置は、撮像素子と、前記撮像素子が撮影した画像信号を読み出し出力する撮像制御手段とを備えることを特徴とする。
本発明の上記構成によれば、撮像素子と撮像素子で得た画像データを使用するホスト側との間の信号のやり取りが無線化されるため、その間の配線が不要となり、撮像素子の大型化に伴い露見したさまざまな問題を回避できる。すなわち、クラムシェル構造の筐体でも容易に実装できる、フレキシブル基板やコネクタを用いた配線の必要がなくこれらに起因するコスト高や信頼性の問題が無くなる、高い伝送速度にも対応が可能などの効果がある。特に、カメラにおいては、光学系と電子部品を同一筐体に実装しなければならず、電子部品の実装の制約が多かったが、本発明の上記構成によりこの制約を緩和することができる。
【００３２】
本発明による無線通信端末は、第１筐体部と、第２筐体部と、前記第１筐体部と前記第２筐体部との間の位置関係を変えられるように前記第１筐体部と前記第２筐体部とを連結する連結部と、前記第１筐体部または前記第２筐体部に搭載された外部無線通信用アンテナと、前記第１筐体部に搭載され、前記外部無線通信用アンテナを介して行われる外部無線通信の制御を主として司る外部無線通信制御部と、前記第２筐体部に搭載された表示部と、前記第１筐体部に搭載された第１の内部無線通信用アンテナと、前記第２筐体部に搭載された第２の内部無線通信用アンテナと、前記第１筐体部に搭載され、前記第１の内部無線通信用アンテナを介して行われる内部無線通信の制御を司る第１の内部無線通信制御部と、前記第２筐体部に搭載され、前記第２の内部無線通信用アンテナを介して行われる内部無線通信の制御を司る第２の内部無線通信制御部と、前記第１筐体部に搭載され、第１の発振回路が集積された第１の半導体集積回路と、前記第１の半導体集積回路に集積され、送信信号を発生する信号発生部と、前記第１の半導体集積回路上に集積され、前記発振回路で発生されるパルス列を前記送信信号により変調し前記第１の内部無線通信用アンテナを介して送出させる変調回路と、前記第２筐体部に搭載され、第２の発振回路が集積された第２の半導体集積回路と、前記第２の半導体集積回路上に集積され、前記第２の発振回路の出力パルス列を利用して前記第２の内部無線通信用アンテナで受信された受信信号を復調する復調回路と、前記第１筐体部または前記第２筐体部に搭載され、前記内部無線通信にて送られる一部の情報を有線にてやり取りする有線通信部とを備えることを特徴とする。
【００３３】
本発明の上記構成によれば、無線通信を有線通信にて補助しながら、無線通信端末の筐体間のデータ伝送を無線で行うことが可能となる。このため、無線通信端末に搭載される表示部の高解像度化に対応して、筐体間でやり取りされるデータ量が増大した場合においても、筐体間の配線数の増大を抑制しつつ、筐体間でデータ通信を滞りなく行うことが可能となる。この結果、無線通信端末にクラムシェル構造が採用された場合においても、連結部の構造の複雑化を抑制することが可能となるとともに、実装工程の煩雑化を防止することが可能となり、コストアップを抑制しつつ、無線通信端末の小型薄型化および高信頼性化を図ることが可能となるとともに、無線通信端末の携帯性を損なうことなく、無線通信端末の大画面化および多機能化を図ることができる。
【発明の効果】
【００３４】
以上述べたように、本発明の上記構成によれば、電子装置内の機能ブロック間で送受されるデータの伝送を、半導体集積回路に内蔵される発振回路と変復調回路により電磁波で伝送することで、無線伝送に必要な機器回路の実装規模の増大を抑制しつつ、空間を媒体としてデータを伝送することが可能となり、従来の高速データ伝送に伴う種々の問題や実装上の問題を除去することができ、低コストで高信頼性かつ低消費電力の表示装置を実現することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施形態を図面を使って説明する。
図１は、本発明の無線通信制御方法が適用されるクラムシェル型携帯電話を開いたときの状態を示す斜視図、図２は、本発明の無線通信制御方法が適用されるクラムシェル型携帯電話を閉じたときの状態を示す斜視図である。
図１および図２において、第１筐体部１の表面には、操作ボタン４が配置されるとともに、第１筐体部１の下端にはマイク５が設けられ、第１筐体部１の上端には外部無線通信用アンテナ６が取り付けられている。また、第２筐体部２の表面には、表示体８が設けられるとともに、第２筐体部２の上端にはスピーカ９が設けられている。また、第２筐体部２の裏面には、表示体１１および撮像素子１２が設けられている。なお、表示体８、１１としては、例えば、液晶表示パネル、有機ＥＬパネルまたはプラズマディスプレイパネルなどを用いることができる。また、撮像素子１２としては、ＣＣＤまたはＣＭＯＳセンサなどを用いることができる。また、第１筐体部１および第２筐体部２には、第１筐体部１と第２筐体部２との間で内部無線通信を行う内部無線通信用アンテナ７、１０がそれぞれ設けられている。
そして、第１筐体部１および第２筐体部２はヒンジ３を介して連結され、第２筐体部２をヒンジ３を支点として回転させることにより、第２筐体部２を第１筐体部１上に折り畳むことができる。そして、第２筐体部２を第１筐体部１上に閉じることにより、操作ボタン４を第２筐体部２にて保護することができ、携帯電話を持ち歩く時に操作ボタン４が誤って操作されることを防止することができる。また、第２筐体部２を第１筐体部１から開くことにより、表示体８を見ながら操作ボタン４を操作したり、スピーカ９およびマイク５を使いながら通話したり、操作ボタン４を操作しながら撮像を行ったりすることができる。
【００３６】
ここで、クラムシェル構造を用いることにより、第２筐体部２のほぼ一面全体に表示体８を配置することができ、携帯電話の携帯性を損なうことなく、表示体８のサイズを拡大させることを可能として、視認性を向上させることができる。
また、内部無線通信用アンテナ７、１０を第１筐体部１および第２筐体部２にそれぞれ設けることにより、内部無線通信用アンテナ７、１０を用いた内部無線通信にて第１筐体部１と第２筐体部２との間のデータ伝送を行うことができる。例えば、外部無線通信用アンテナ６を介して第１筐体部１に取り込まれた画像データや音声データを、内部無線通信用アンテナ７、１０を用いた内部無線通信にて第２筐体部２に送り、表示体８に画像を表示させたり、スピーカ９から音声を出力させたりすることができる。また、撮像素子１２にて撮像された撮像データを、内部無線通信用アンテナ７、１０を用いた内部無線通信にて第２筐体部２から第１筐体部１に送り、外部無線通信用アンテナ６を介して外部に送出させることができる。
【００３７】
これにより、第１筐体部１と第２筐体部２との間のデータ伝送を有線で行う必要がなくなり、多ピン化されたフレキシブル配線基板をヒンジ３に通す必要がなくなる。このため、ヒンジ３の構造の複雑化を抑制することが可能となるとともに、実装工程の煩雑化を防止することが可能となり、コストアップを抑制しつつ、携帯電話の小型薄型化および高信頼性化を図ることが可能となるとともに、携帯電話の携帯性を損なうことなく、携帯電話の大画面化および多機能化を図ることができる。
【００３８】
なお、外部無線通信用アンテナ６は第１筐体部１に装着されているが、第２筐体部２に装着してもよい。この場合の方が使用時において第２筐体部２によって外部無線通信用アンテナ６が遮られることがなく、能率のよい通信が期待できる。この場合には、第１筐体部１に内蔵される携帯電話の通信制御部から同軸ケーブルなどにより外部無線通信用アンテナ６に給電される。
【００３９】
図３は、本発明の無線通信制御方法が適用される回転式携帯電話の外観を示す斜視図である。
図３において、第１筐体部２１の表面には、操作ボタン２４が配置されるとともに、第１筐体部２１の下端にはマイク２５が設けられ、第１筐体部２１の上端には外部無線通信用アンテナ２６が取り付けられている。また、第２筐体部２２の表面には、表示体２８が設けられるとともに、第２筐体部２２の上端にはスピーカ２９が設けられている。また、第１筐体部２１および第２筐体部２２には、第１筐体部２１と第２筐体部２２との間で内部無線通信を行う内部無線通信用アンテナ２７、３０がそれぞれ設けられている。
【００４０】
そして、第１筐体部２１および第２筐体部２２はヒンジ２３を介して連結され、第２筐体部２２をヒンジ２３を支点として水平に回転させることにより、第２筐体部２２を第１筐体部２１上に重ねて配置したり、第２筐体部２２を第１筐体部２１からずらしたりすることができる。そして、第２筐体部２２を第１筐体部２１上に重ねて配置することにより、操作ボタン２４を第２筐体部２２にて保護することができ、携帯電話を持ち歩く時に操作ボタン２４が誤って操作させることを防止することができる。また、第２筐体部２２を水平に回転させて、第２筐体部２２を第１筐体部２１からずらすことにより、表示体２８を見ながら操作ボタン２４を操作したり、スピーカ２９およびマイク２５を使いながら通話したりすることができる。
【００４１】
ここで、内部無線通信用アンテナ２７、３０を第１筐体部２１および第２筐体部２２にそれぞれ設けることにより、内部無線通信用アンテナ２７、３０を用いた内部無線通信にて第１筐体部２１と第２筐体部２２との間のデータ伝送を行うことができる。例えば、外部無線通信用アンテナ２６を介して第１筐体部２１に取り込まれた画像データや音声データを、内部無線通信用アンテナ２７、３０を用いた内部無線通信にて第２筐体部２２に送り、表示体２８に画像を表示させたり、スピーカ２９から音声を出力させたりすることができる。
【００４２】
これにより、多ピン化されたフレキシブル配線基板をヒンジ２３に通す必要がなくなり、ヒンジ２３の構造の複雑化を抑制することが可能となるとともに、実装工程の煩雑化を防止することが可能となる。このため、コストアップを抑制しつつ、携帯電話の小型薄型化および高信頼性化を図ることが可能となるとともに、携帯電話の携帯性を損なうことなく、携帯電話の大画面化および多機能化を図ることができる。
【００４３】
なお、上述した実施形態では、携帯電話を例にとって説明したが、ビデオカメラ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、ノート型パーソナルコンピュータなどに適用することもできる。
【実施例１】
【００４４】
図４は本発明にかかる電子装置の実施例を示すブロック図である。ＣＰＵ４０１は演算等により表示すべき表示データを生成し、ビデオメモリ４０２に記録する。液晶コントローラ４０３は表示体に表示させる表示データ４１９を所定順序によりビデオメモリ４０２から読み出し、垂直同期信号４２１および水平同期信号４２０とともに出力する。表示データ４１９は、通常はビデオメモリ４０２より画素単位でワード毎に並列でデータとして読み出されるため、並直変換回路４０４によって並直変換され、ロジック回路４０７に伝送される。
【００４５】
ロジック回路４０７は、並直変換回路４０４から出力された信号と、液晶コントローラ４０３から出力された水平同期信号４２０および垂直同期信号４２１を受けてパケットを生成し、また、ロジック回路４０７は、同期検波のタイミング等の通信に必要な同期を取るためのプリアンブルをパケットに付与する。該パケットはＰＬＬ４０９で発生した搬送波周波数により変調回路４０８で変調され、終段回路４０６を経て送信アンテナ４１０より送信される。同時に、水平同期信号４２０は有線路４２８にて受信側へ同期情報として伝えられる。
【００４６】
発振回路４０５は、ＣＰＵ４０１や液晶コントローラ４０３の動作に必要な基準クロックを発振し供給する。液晶コントローラ４０３やＣＰＵ４０１は、この基準クロックに同期して動作するため、表示データ４１９の読み出しや液晶コントローラ４０３により発生される水平同期信号４２０や垂直同期信号４２１は基準クロックに同期していることになる。水平同期信号４２０や垂直同期信号４２１は、この基準クロックを液晶コントローラ４０３によって分周して得られる。ＰＬＬ４０９は水平同期信号４２０を逓倍し搬送波周波数を発生するため、ＰＬＬ４０９の出力も水平同期信号に同期している。
【００４７】
受信アンテナ４１１は、前記送信アンテナ４１０より送信された電磁波信号を受信し、受信信号はプリアンプ４１２によって増幅された後、バンドパスフィルタ４１３により不要帯域の成分が除去されて復調回路４１４に入力される。復調回路４１４では、同期の情報として有線路４２８で送られてきた水平同期信号４２０の周波数をＰＬＬ４１５により逓倍し復元された搬送波周波数を用いることで、受信信号の復調を行う。ロジック回路４１８は、送信側より同期情報として有線路４２８によって伝送される水平同期信号４２０に呼応して、受信信号パケット内のプリアンブルを検出し、パケット同期に必要な同期タイミングを検出し、直並変換回路４１７に伝える。直並変換回路４１７は、この信号を元に復調回路４１４により復元された受信パケットから表示データを抽出し、液晶表示体を駆動するために直並変換し出力する。
【００４８】
また、ロジック回路４１８は液晶を駆動するための同期信号を生成する。ロジック回路４１８は、ＰＬＬ４１５により復元された搬送波周波数を分周し、Ｘドライバの転送クロック４２５を発生させる。また、送信側より有線路４２８によって伝送される水平同期信号４２０を元に液晶表示体を駆動するための水平同期信号４２３、垂直同期信号４２４を生成し、レベル変換等のインターフェース処理をして出力する。すなわち、ロジック回路４１８は、図１２の水平同期信号１２１４、垂直同期信号１２１８、Ｘクロック信号１２１５に相当する信号として液晶表示体のドライバへ出力し表示を行う。
【００４９】
ロジック回路４１８では、入力としてＰＬＬ４１５により逓倍し復元された搬送波および送信側より有線路４２８によって伝送されてくる水平同期信号４２０および復調回路４１４によって復調された受信信号しかないが、垂直同期信号は以下のような方法で検出できる。
すなわち、垂直同期信号のタイミングは、水平同期信号４２０のパルス幅を通常と異なる幅にする、プリアンブルのパターンを異なるものにする、等の方法で検出が可能である。また、１フレームあたりの水平同期信号数は決まっているので、一度フレーム同期が取れてしまえば、後は水平同期信号を計数して走査線毎に垂直同期信号を出力しても良い。また、垂直同期信号は周波数が低いので、垂直同期信号を有線で伝送することも可能である。
【００５０】
搬送波周波数は、ラジオ受信機や携帯電話のように電波を利用する電子機器の本来の目的を妨害しないような、また妨害を受けないような周波数を選択する。２ＧＨｚ以上の周波数を選べば、１００Ｍｂｐｓのデータを伝送しても、占有帯域は２００ＭＨｚ程度であり、通常ほとんどの場合問題無く使用が可能である。
一般に無線通信において、送信側の変調回路４０８と受信側の復調回路４１４は扱う搬送波周波数が一致している必要があり、送信と受信の間の搬送波周波数には高い精度が要求され、その２者で扱う搬送波周波数の誤差は直接通信品質の劣化となって現れる。しかし、上記の本発明の構成によれは、変調回路４０８と復調回路４１４は同一の基準すなわち水平同期信号４２０からＰＬＬ４０９またはＰＬＬ４１５によって逓倍された搬送波を利用しているので、送信と受信の間の搬送波周波数の誤差とならない。
【００５１】
ＰＬＬ４０９およびＰＬＬ４１５の特性を同一に設計すれば、それらによって発生される搬送波は周波数および位相とも一致し、高い精度の同期検波が可能である。また、ＰＬＬ４０９、４１５の精度は問題とならず、半導体集積回路上に集積できるようなあまり精度の高くない発振回路を用いたＰＬＬ４０９、４１５でも実現が可能であり、大きなコストダウン効果がある。なお、ＰＬＬ４１５は必須でなく、ＰＬＬ４０９の出力を復調回路４１４に直接送っても良いが、一般的に搬送波周波数は高いため、有線路４２８を伝送するのは困難である。上記構成のように、２つのＰＬＬ４０９、４１５を送信側と受信側にそれぞれ設け、同一の基準クロックから送受双方で同一の搬送波を復元するほうが実現性が高い。なお、プリアンブルの付け方とその動作、ＰＬＬ４０９、４１５や変調回路４０８と復調回路４１４のより詳しい実現方法と回路例は後述する。
【００５２】
評価回路４２７は、復調回路４１４の出力から受信状況を例えばＣＲＣによる受信誤り率などで評価し、有線路４２８を通じて評価結果を終段回路４０６にフィードバックする。終段回路４０６では、電磁波信号の受信側で十分な通信品質が確保できる最低限の送信電力となるよう送信アンテナ４１０に供給される電力を制御する。これによって、受信信号レベルを所定値に保たなければならない従来の有線伝送路から発生する不要放射電力よりもはるかに少ない放射電力で通信品質を保つことが可能となり、根本的なＥＭＩ対策となる。
【００５３】
また、このフィードバック情報によって、放射電磁界の伝播路特性を補償するよう発生する電磁界にプリエンファシスあるいはプリディストーションを付すことも可能である。これにより、所定の放射電磁界電力で所定の通信品質を得ることができる。また、送信電力や伝播路特性は部品配置などによって大きく変わり、機器設計の初期に試作などにより試行錯誤的にパラメータ調整する必要があったが、上記構成によれば、このようなパラメータ調整や設定は自動的に行われるので、開発工数の大幅な削減効果がある。受信側から送られるフィードバック情報によって送信側を制御し、通信品質を保つこのような本実施形態の方法は、受信側にＡＧＣ（自動利得制御）回路をおいて受信機感度（利得）を制御していた従来の無線通信技術とは大きく異なる概念であり、システム構成が簡素化される上、不要放射も最小限に抑制できるという効果がある。
【００５４】
ここで、送信側では、並直変換回路４０４、ロジック回路４０７、変調回路４０８、終段回路４０６およびＰＬＬ４０９を第１の半導体集積回路４３０上に集積することが可能である。また、第１の半導体集積回路４３０を液晶コントローラ４０３のチップ上に集積することや、場合によっては、ＣＰＵ４０１やビデオメモリ４０２さらに発振回路４０５も同一半導体基板上に集積し、実装の高密度化やコストダウンを図ることが可能である。本実施例のように、伝送すべき信号が無線で伝送される場合は、半導体チップの外部との接続数も少なくなり、広範囲の回路ブロックを同一半導体基板に搭載することが可能となり、さらにコスト低減に寄与する。
【００５５】
一方、受信側では、プリアンプ４１２、バンドパスフィルタ４１３、復調回路４１４、直並変換回路４１７、ロジック回路４１８、ＰＬＬ４１５および評価回路４２７を各液晶ドライバに第２の半導体集積回路４３１として内蔵させることが出来る。これらの回路は回路規模が大きくなく、各液晶ドライバチップのコストアップにはほとんど影響しないが、液晶ドライバ間の配線数は大幅に減少することができ、実装の高密度化、高信頼性化、低コスト化を図ることができる。
【００５６】
上記構成を取ることで、表示体への高速かつ大量の表示データの無線化が実現でき、表示体の大型化により顕在化してきた、消費電力、配線位置の制約、ＥＭＩ対策、信頼性確保など有線伝送によって生じる種々の問題を除去できる。特に、本実施形態のこの構成によれば、必要な回路要素はすべて半導体チップ上に集積でき、従来の銅などの電線によるデータ伝送より低コストで実現が可能である。
【実施例２】
【００５７】
図５（ａ）は本発明にかかる他の電子装置の実施例の要部を示すブロック図であり、また実施例１の変調回路４０８および復調回路４１４をより詳述する図である。
図５（ａ）において、発振回路５０２はデータ伝送のための搬送波を発振する発振回路で、実施例１のＰＬＬ４０９に相当する。乗算回路５０１は、前記発振回路５０２の出力と入力データ５０３の乗算を行い、送信信号５０４として出力し、図４の送信アンテナ４１０へ送る。この場合、通信の伝達距離が同一の電子機器の筐体内部のような極めて近距離であるため、他の電子機器等に与える高調波妨害などはもともと低く抑えことが可能であり、そのため送信電磁波信号の帯域外の不要放射についてはあまり考慮する必要がない。
【００５８】
したがって、搬送波はひずみの少ない正弦波である必要がなく、矩形のパルス列で十分である。そうすると、入力データ５０３および発振回路５０２の出力ともデジタル信号であるため、乗算回路５０１は排他的論理和回路で良い。論理“０”のとき値“１”のアナログ値、論理“１”のとき値“−１”のアナログ値を対応させると、排他的論理和回路の入出力はちょうど乗算回路５０１として作用する。また、他のシステム等に与える高調波妨害などを抑制するために、通常ではアンテナと変調回路出力の間に設置されるフィルタなども不要となる。
【００５９】
復調部は以下のように動作する。
図４の受信アンテナ４１１により受信された受信信号は増幅され不要帯域を除去された後、受信信号５００として乗算回路５０５に入力され、ＰＬＬ５０８により再生された搬送波と乗算された後、ローパスフィルタ５０６で高周波成分が取り除かれ、復調信号５０９が出力される。ローパスフィルタ５０６は、乗算回路５０５の出力の高域周波数成分（受信信号５００とＰＬＬ５０８の再生クロック波形とのわずかな移相差により生ずる細いパルス成分）を除去し、復調信号５０９として出力する。
【００６０】
送信側および受信側で搬送波は同期している必要があるが、本実施例では、実施例１と異なる方法により上記同期を達成する。すなわち、分周回路５０７は発振回路５０２の発生する搬送波を分周し、周波数を低減してその信号を有線で受信側に伝送する。受信側では、分周回路５０７によって分周された信号を基準としてＰＬＬ５０８によって逓倍し、分周前の搬送波周波数を再生する。
【００６１】
このようにして送受信間の搬送波は位相および周波数とも一致し、同期検波が可能となる。ＰＬＬ５０８の働きにより、送受間の搬送波の位相および周波数は常に一致させることが可能なため、発振回路５０２の発振精度は高くなくてもよく、これらの回路を半導体集積回路上に集積することが可能である。また、発振回路５０２が出力する搬送波を受信側に直接伝送し、乗算回路５０５に入力してもよいが、その場合は搬送波の周波数が高く伝送路の特性が問題となる。本発明のような構成をとることにより、伝送路の周波数特性の問題を回避できる。
【００６２】
図６（ａ）〜（ｃ）に上記に説明した変調回路のタイム図を示す。すなわち同図（ａ）は発振回路５０２により生ずる搬送波クロック信号、同図（ｂ）は送信データ５０３、（ｃ）は出力される送信信号５０４である。同図のタイム図をデジタル回路と見れば、図４の変調回路４０８は排他的論理和回路であり、“±１”の値を取るアナログ値と見れば、図１の変調回路４０８は乗算回路である。
【００６３】
図６（ｄ）〜（ｆ）に実施例２による復調回路のタイム図を示す。すなわち、同図（ｄ）は受信信号、同図（ｅ）はＰＬＬ５０８から発生されるパルス列、（ｆ）は乗算回路５０５の出力を示し、ローパスフィルタ５０６は、この信号から受信信号５００とＰＬＬ５０８の出力のわずかな位相差により生ずる高周波成分を取り除き、復調信号５０９を復元する。
【００６４】
同図から明らかなように、搬送波クロック（図６（ａ））と再生クロック（図６（ｅ））は周波数が違っていたり、位相がずれていたりすると、復調がうまく作動しない。従来の無線通信では、送信側と受信側で別々に高精度の発振回路を持ち誤差を最小限に抑えていた。本実施形態のこの構成によれば、受信側の再生クロックは送信側の発振回路５０２の出力を基準にしているので、受信側では常に送信側と同じ周波数の再生クロックが確保でき、そのため発振周波数の安定度や周波数精度による誤差が生じない。また、安価な発振回路５０２でも、きわめて安定度の高い回路を構築できる。
【００６５】
図６のタイム図をデジタル回路と見れば、図４の復調回路４１４は排他的論理和回路であり、“±１”の値を取るアナログ値と見れば、図４の復調回路４１４は乗算回路である。本実施形態に使用される無線信号伝送は通達距離が至近距離であり、十分にＳＮ比の良い通信品質が確保できるため、信号をデジタル値と見て良い程度まで増幅することができる。この場合、増幅された信号レベルは論理値レベルまで大きくなるが、該論理値によって駆動される負荷はＣＰＵから表示体までというような大きな浮遊容量を伴う長い距離ではなく、同一半導体チップ内のような極めて短く低負荷であるため、消費電力の増大にはならない。
【００６６】
また、受信信号が論理値レベルまで増幅されないアナログレベルであっても、ＰＬＬ５０８の出力は（“±１”の値を取る）矩形であるため、乗算は簡単なスイッチ回路で実現できる。すなわち、受信信号を増幅度の絶対値が等しく極性が互いに逆の反転増幅回路および正転増幅回路を用意し、ＰＬＬ５０８の出力が論理レベル“１”のとき、反転増幅回路の出力をスイッチにより選び、論理レベル“０”のとき、正転増幅回路の出力を選択することによって実現できる。このような構成の回路を乗算回路５０５として用いても良い。乗算回路５０５の回路例は他の実施例でさらに詳述する。
【００６７】
上記構成によれば、変調回路は排他的論理和回路、復調回路も排他的論理和回路１つまたは正負の増幅度を持つ増幅回路とスイッチ回路、およびローパスフィルタにより極めて簡単に実現できる。
【実施例３】
【００６８】
図５（ｂ）は本発明にかかる電子装置の実施例の要部を示すブロック図であり、実施例１の変調回路４０８および復調回路４１４の他の例をより詳述する図である。実施例２では、簡素化したＢＰＳＫ変調であるが、本実施例はより一般的な位相変調を使用した場合を示すためにＱＰＳＫ変調に基づく例をあげる。
搬送波を発振する発振回路５２０は受信側に置かれ、搬送周波数の搬送波を発振する。分周回路５１７は発振回路５２０が発振する搬送波を分周し、送信側に伝送する。送信側では、この分周回路５１７の出力を受け、ＰＬＬ５１３で逓倍し、受信側の搬送波と周波数および位相が等しい搬送波を発生する。ＱＰＳＫ変調では、送信信号をシンボル毎に２ビットづつ（すなわちデータビットａおよびデータビットｂ）割り当ててエンコードし送信する。すなわち、基準の搬送波に対して移相量を例えば表１に示す様にエンコードして変調し送信する。エンコーダ５１２はデータビットａおよびデータビットｂのビットパターンにより、表１に示すような位相となるように移相回路５１４および乗算回路５１５を制御する。
【００６９】
【表１】
2006157505.tif 000003
【００７０】
図６（ｇ）〜（ｊ）は図５（ｂ）に示す変調回路の各部の動作を示すタイム図である。送信データのデータビットａ（図６（ｈ））およびデータビットｂ（図６（ｉ））はエンコーダ５１２によりエンコードされ、ＰＬＬ５１３により生成された搬送波（図６（ｇ））を移相回路５１４によって９０°の移相を行うかどうか、さらに乗算回路５１５によって搬送波の反転（１８０°の移相）を行うかどうかを制御し、最終的にＱＰＳＫ変調された送信信号５１６（図６（ｊ））を出力する。
【００７１】
受信側では、発振回路５２０の出力する搬送波（図６（ｌ））は第１の乗算回路５１９により受信信号５１８（図６（ｋ））と乗算され、第１のローパスフィルタ５２３に伝送され、高域成分が除去された後、判別回路５２５に伝えられる。同時に、受信信号５１８は、発振回路５２０の発生する搬送波を９０°移相回路５２２によって９０°移相されたパルス列（図６（ｏ））と第２の乗算回路５２１によって乗算され、第２のローパスフィルタ５２４によって高域成分が除去された後、判別回路５２５に伝えられる。判別回路５２５は、前記第１および第２のローパスフィルタ５２３、５２４の出力（図６（ｎ）および（ｑ））から送信データを割り出して受信信号５１８を復調し、復調信号５２６を出力する。
【００７２】
上記構成によれば、送信信号５１６の占有帯域を増やすことなくデータ伝送の高速化が図れる。また、変復調回路とも簡単なデジタル回路で実現できるため、半導体チップ内に組み込むことができ、コストや消費電力の増加は無視できる。搬送波は、受信側の発振回路５２０で発生した搬送波に送信側で同期が取られ、送受間で位相および周波数を一致させているので、送受間での搬送波周波数の精度による誤差が生じない。このため、安価な発振回路５２０でも、安定したデータ伝送が可能である。
【００７３】
また、送受間の搬送周波数を一致させるために一般的に高い周波数となる搬送波を直接伝えるのでなく、分周回路５１７により搬送波を分周して送信側に伝送し、それをＰＬＬ５１３によって逓倍しているので、有線路による伝送も容易であり、またＥＭＩなどの不要放射も少ない。また、受信側が発振回路５２０の発振周波数を一方的に変更しても、送信側のＰＬＬ５１３の出力周波数は常に受信側に追従するから、例えば無線通信機のような電子装置において、受信チャネルに妨害を受けたようなときに妨害のない周波数を選び、一方的に発振周波数を変更することができる。すなわち、通信機等の電子装置本来の目的とする通信への干渉や妨害対策を著しく容易にすることができる。
【００７４】
また、分周回路５１７の出力の周期は十分に長くすることができるので、送信側でこの信号に同期してパケットを送信することにすれば、受信側でパケットフレームの境界は容易に検出でき、パケット同期が極めて簡略化できる。
【実施例４】
【００７５】
図７は本発明による他の実施例の要部、特に受信側のＰＬＬと復調部をより詳細に示す図であり、また同時に実施例１、２、３におけるＰＬＬ４０９、４１５、５０８、５１３のより具体的な内部構造を示す。また、図８に動作の概要を表すタイム図を示す。
図７において、電圧制御発振回路７０１、分周回路７０８、位相比較回路７１０、ローパスフィルタ（ＬＰＦ）７１１はＰＬＬを構成し、参照位相として送信側からの同期信号７０５が入力される。この同期信号７０５は、図８（ｆ）に示すように、水平同期信号（同図（ｋ））と同じ周波数で位相のみ異なる信号であり、プリアンブル（後述、同図（ｈ））のある位置を表す。このような信号は、図４の液晶コントローラ４０３から出力するのは容易である。電圧制御発振回路７０１は、２つの差動増幅回路Ａ１、Ａ２を縦続接続し、図７に示すように、差動増幅回路Ａ１、Ａ２の出力を反転し入力に帰還することにより、位相が９０°づつ異なる４相分の発振信号Ｑ１〜Ｑ４を生成することが可能である。なお、発振信号Ｑ１〜Ｑ４の発振周波数は差動増幅回路Ａ１、Ａ２のバイアスを変更することにより制御が可能である。
【００７６】
このようなリング型の発振回路は半導体基板上に構成すると、半導体素子の持つ浮遊容量によって上限が定まり、その半導体集積回路の発振可能な最高周波数で発振させることができる。また、逆に発振周波数が決まると、その周波数を発振させるためには消費電力を最も低くすることが可能である。電圧制御発振回路７０１の各出力はその負荷によりデューティ比のバランスが崩れるため、対称性の良い負荷となるように、バッファ回路７０２によって緩衝増幅され、電圧制御発振回路７０１の出力が取り出される。（図８（ａ）、（ｂ）、（ｃ）、（ｄ））
送信側からは、電圧制御発振回路７０１にて作り出された４相分の発振信号Ｑ１〜Ｑ４を用いて、実施例３に示したようなＱＰＳＫ変調を行い、送信ビットバターンによりバッファ回路Ｂ１、Ｂ２、Ｂ３、Ｂ４のいずれかの位相が選ばれ送信されてくる。
【００７７】
受信側では、９０°の位相差を有するバッファ回路Ｂ１、Ｂ２の出力を遅延回路７０３により遅延量を調整した後、乗算回路７０６、７０７により受信信号７０４と乗算する。乗算回路７０６、７０７の出力は、送信データの情報を含み、ビット判定回路７１３により高域成分が取り除かれた後にビット判定され、復調出力７１４を得る。
バッファ回路Ｂ４の出力は分周回路７０８により分周され、この分周信号と同期信号７０５が位相比較回路７１０により比較され、ローパスフィルタ７１１を通った後、差動増幅回路Ａ１、Ａ２に帰還される。電圧制御発振回路７０１の発振周波数は分周回路７０８の出力と同期信号７０５の位相差が常に零になるように調整され、したがって電圧制御発振回路７０１の発振周波数は同期信号７０５の周波数の分周回路７０８による分周比倍に固定さる。同期信号７０５は水平同期信号と周波数が同一であるため、送受間で搬送波周波数の同期を取ることが可能となる。
【００７８】
水平同期信号、垂直同期信号や液晶コントローラによる表示データの読み出しのタイミングは、図４に示すように、発振回路４０５の発振するクロックを液晶コントローラ４０３により送信側で分周し得ている。このため、受信側では、送信側からのパケットの先頭、表示データのビット境界、液晶表示体のドライバを駆動するためのＸクロック信号など
の各種タイミングやクロックは、同期信号７０５を逓倍している電圧制御発振回路７０１の出力信号を分周することにより簡単に得ることができる。分周回路７０９はバッファ回路Ｂ３の出力を分周して水平同期信号７２１（図８（ｋ））、垂直同期信号７１９やＸク
ロック７１５を発生するとともに、ビットの境界も検出してビット境界信号７１８をビット判定回路７１３へ伝え、ビット判別のタイミングを提供する。
【００７９】
さて、このようにしてＰＬＬにより搬送波を受信側で再生しても、有線路で伝送された水平同期信号と空間内を伝播してくるデータビット信号との間には、わずかな位相のずれが存在する。この位相のずれは、以下のようにして取り除くことができる。
すなわち、図８に示すように、１パケット内の所定の位置にプリアンブルとして固定ビットパターンを電磁波信号として送信する。上記同期信号は、このプリアンブルの存在する区間を示す信号である。図８（ｅ）はブリアンブル内の電磁波信号を示しており、プリアンブルのビットパターンとして、バッファ回路Ｂ１の位相と同じになるようなデータを送信している。図８（ｆ）〜（ｋ）は、同図（ａ）〜（ｅ）のタイムスケールを縮小して図示されている。プリアンブルは、１通信パケット（例えば１水平同期区間）の所定の位置に所定数の固定ビットを挿入して作られる。プリアンブルの位置は、受信側では送られてくる同期信号７０５（図８（ｆ））から知ることができ、また水平同期信号７２１は、上述のように、電圧制御発振回路７０１の発振信号Ｑ１〜Ｑ４を計数することにより容易に生成することが可能である。
【００８０】
遅延量制御回路７１２は、同期信号７０５をうけてプリアンブル期間の乗算回路７０７の出力が所定値になるように、遅延回路７０３の遅延量を制御する。プリアンブルはあらかじめ決められたビットパターンを送信することになっているので、受信側でプリアンブルの期間が分かれば、この期間に受信信号７０４の波形の位相と電圧制御発振回路７０１の発振する発振信号Ｑ１〜Ｑ４の位相を合わせることにより、送受間の搬送波の位相を同期させることができる。なお、遅延量制御回路７１２は、プリアンブル期間に遅延回路７０３の遅延量を所定量に調整し、次のプリアンブル期間まで一定値を保つ。
【００８１】
所定量とは、乗算回路７０７によって乗算する搬送波の位相がプリアンブルと同相の信号であるときは最大に、９０度の位相差のときは出力が零、逆相のときは最小になるようにするという意味である。図７の例ではプリアンブルの信号はバッファ回路Ｂ１の出力と同相であるが、乗算回路７０７で乗算される搬送波の位相は遅延回路７０３によって反転されているので、遅延量制御回路７１２は、乗算回路７０７の出力が最小となるように、遅延回路７０３を制御しなければならない。
【００８２】
遅延回路７０３の内部は、トランジスタＴ４、Ｔ５またはＴ８、Ｔ９によるインバータのそれぞれのソースにトランジスタＴ３、Ｔ６、Ｔ７、Ｔ１０を入れて各インバータに流入する電流を制御することにより、インバータの遅延時間を制御している。なお、トランジスタＴ１、Ｔ２はカレントミラーで、ＰチャネルトランジスタとＮチャネルトランジスタの対称性を良くする効果がある。
【００８３】
また、バッファ回路Ｂ２の出力は、バッファ回路Ｂ１の出力のようにループの中に入っていないが、トランジスタＴ４、Ｔ５、Ｔ３、Ｔ６およびＴ８、Ｔ９、Ｔ７、Ｔ１０を同一半導体基板上の極近い距離に対称性よく搭載し、同一の制御電圧７１７で駆動すれば、バッファ回路Ｂ１の出力と同一の遅延量が得られるので、電圧制御発振回路７０１の発振信号Ｑ１、Ｑ２、Ｑ３、Ｑ４のいずれか１つをループの中に入れることで、他の発振信号Ｑ１、Ｑ２、Ｑ３、Ｑ４の位相の遅延量も修正が可能である。
【００８４】
垂直同期信号７１９は、垂直同期信号のあるときのプリアンブルを普段と異なるビットパターンにする、あるいは垂直同期信号であることを示す情報ビットを電磁波信号として１水平走査区間の所定の位置に挿入し、それを受信側で検出するなどの方法を採れば、より容易に検出が可能である。
以上のような方法で、受信信号と完全に位相および周波数ともに同期した復調用の搬送波を再生できる。しかも、これらの回路はいずれも半導体集積回路上に集積でき、最小の消費電力で作動させることができる。この結果、実現性が極めて高く、安価で高信頼の回路を提供可能である。
【実施例５】
【００８５】
図９は、本発明にかかる電子装置のその他の実施例の要部を示すブロック図であり、撮像素子を用いる電子装置の例を示す。
図９において、撮像素子９０１は、制御回路９０２から発生される水平同期信号９２０および垂直同期信号９２１により起動され、撮像した画像データ９１９を出力する。ロジック回路９０３は、これらの信号を受けて無線伝送のためのパケットを構築する。該パケットは、発振回路９０６により発生された搬送波を変調回路９０５により変調し、送信アンテナ９０７から電磁波として放射される。制御回路９０２は、クロック信号として、発振回路９０６により発生した搬送波信号を分周し使用する。したがって、画像データ信号９１９、水平同期信号９２０、垂直同期信号９２１、無線伝送のパケットはすべて発振回路９０６の発生する搬送波に同期していることになる。
【００８６】
前記送信アンテナ９０７から送信された電磁波信号は、無線伝播路（空間）９２２を通って伝播し、受信アンテナ９０８で受信されプリアンプ９０９で増幅され、バンドパスフィルタ９１０により不要な帯域外信号が除去され、復調回路９１２に入力される。ＰＬＬ９１５は、送信側から有線路９２３を通って送られてくる水平同期信号９２０を搬送波周波数に逓倍して搬送波を生成し、復調回路９１２に入力する。
【００８７】
また、ロジック回路９１６は有線路９２３を通って伝送されてくる水平同期信号９２０を起点としてＰＬＬ９１５の出力を計数し、復調に必要な同期タイミング、パケットの境界、直並変換に必要なタイミングを検出し、復調した受信信号から正しく情報を取り出す。直並列変換回路９１４は、ロジック回路９１６の信号を受けて、復調された受信パケットの中から画像データ部分を抽出し、画素毎に直並列変換を行い、画素データを生成する。
【００８８】
ロジック回路９１６はさらに、復調された画素データに合わせてビデオメモリ９１７に書き込むためのメモリアドレスを発生し、直接またはＣＰＵ９１８を介してビデオメモリ９１７の該アドレスに画像データを書きこむ。ＣＰＵ９１８は、ビデオメモリ９１７にアクセスし、画像データを様々なアプリケーションに使用する。
なお、これらの回路はすべてそれぞれ一つの半導体集積回路として搭載可能であり、物理的に近いところにある回路の集積回路化が可能である。すなわち、制御回路９０２、ロジック回路９０３、変調回路９０５および発振回路９０６を第１の半導体集積回路９２５上に集積し、プリアンプ９０９、バンドパスフィルタ９１０、復調回路９１２、直並変換回路９１４、ロジック回路９１６およびＰＬＬ９１５を第２の半導体集積回路９２４上に集積することにより、実装、コスト、信頼性の点で大きな効果がある。
【００８９】
通常は撮像素子９０１の起動などのコントロールはＣＰＵ９１８が行うが、この起動に関する情報を撮像素子９０１の制御回路９０２へ伝送する方法は、ビットレートが低いため有線で伝送しても良いが、無線伝送することもできる。その場合は、ＣＰＵ９１８側および撮像素子９０１側の双方で送受信手段を持ち、双方向通信を行う。特に、クラムシェル構造の携帯電話では、撮像素子９０１と表示素子は接近して置かれ、ＣＰＵ９１８側とは反対側にあることが多く、撮像された画像データはＣＰＵ９１８側に送られて処理された後、表示素子側に送り返される。このような場合は、本実施例と実施例１を背中合わせに置いたような構成を取ることで実現が可能である。すなわち、図４のＣＰＵ４０１と図９のＣＰＵ９１８が共有されるように、図４および図９の各ブロックが配置される構造を取ることで実現が可能である。
【００９０】
また、ＣＰＵ９１８の動作に必要なクロックは、ＰＬＬ９１５の出力を適当に分周して使用することができる。また、実施例１のＣＰＵ４０１の発振回路４０５をＣＰＵ９１８側に置き、水平同期信号を送信側に送り、送信側でＰＬＬを用いて搬送波周波数を再生したり、制御回路９０２のクロックを作り出すことも可能である。
このように、撮像素子９０１からのデータ伝送を無線化することで、撮像素子９０１の大型化により顕在化してきた消費電力の増大、配線位置の制約、ＥＭＩ問題、信頼性劣化など有線伝送によって生じる種々の問題を除去できる。また、受信側では、復調に必要な同期タイミング信号が有線にて送られてくるため、同期捕捉の必要がなく、回路が大幅に簡略できる。また、送受間で同一の発振源により発生する搬送波を基準とするため、発振回路９０６に要求される周波数精度は著しく緩和され、発振回路９０６を含め構成要素のほとんどを半導体集積回路９２４、９２５上に組み込むことができ、著しいコストダウンが可能であり大きな効果がある。
【実施例６】
【００９１】
図１０に本発明にかかる電子装置のさらに他の実施例の要部の詳細例を示す。実施例１〜５に使用されている発振回路や乗算回路の例である。図１０（ａ）はＣＭＯＳ集積回路に適した４相の発振回路であり、同図（ｂ）はその発振波形である。
図１０（ａ）において、発振回路には、トランジスタＴ１１〜Ｔ２２が設けられ、トランジスタＴ１３〜Ｔ１７にて図７の差動増幅回路Ａ１が構成されるとともに、トランジスタＴ１８〜Ｔ２２にて図７の差動増幅回路Ａ２が構成されている。そして、これらの差動増幅回路Ａ１、Ａ２を縦続接続し、差動増幅回路Ａ１、Ａ２の出力を反転し入力に帰還することにより、トランジスタＴ１９、Ｔ２１、Ｔ１７、Ｔ１４のドレインから、互いに９０°づつ位相の異なった４相の発振信号Ｑ１、Ｑ２、Ｑ３、Ｑ４をそれぞれ取り出すことができる。また、端子Ｖｃに与える電圧により差動対に流入する電流を制御でき、発振周波数を変更することができる電圧制御発振回路を構成したり、上記実施例のＰＬＬを構成することも可能である。
【００９２】
また、同図（ｃ）は上記実施例１〜５に使用可能な差動型の乗算回路の例であり、特にＣＭＯＳ集積回路に適する。
図１０（ｃ）において、トランジスタＴ３１、Ｔ３２のソースはトランジスタＴ３３を介して定電流源ＩＤに接続されるとともに、トランジスタＴ３４、Ｔ３５のソースはトランジスタＴ３６を介して定電流源ＩＤに接続されている。また、トランジスタＴ３１、Ｔ３４のドレインは抵抗Ｒ１を介して電源電位Ｖｄｄに接続されるとともに、トランジスタＴ３２、Ｔ３５のドレインは抵抗Ｒ２を介して電源電位Ｖｄｄに接続されている。
【００９３】
そして、トランジスタＴ３３、Ｔ３６のゲートに微弱なアナログ信号である（差動）受信信号ＲＦ１、ＲＦ２をそれぞれ入力するとともに、トランジスタＴ３１、Ｔ３５のゲートおよびトランジスタＴ３２、Ｔ３４のゲートに比較的大振幅の取れる発振回路の差動信号Ｌ１、Ｌ２をそれぞれ入力することにより、両者の乗算結果が差動信号Ｑ１１、Ｑ１２として、トランジスタＴ３１、Ｔ３４のドレインおよびトランジスタＴ３２、Ｔ３４のドレインからそれぞれ得られる。
【００９４】
実施例２で述べたように、乗算回路５０１、５０５の両方の入力がデジタル値であるときは単に排他的論理和回路が使用可能であるが、受信機側の復調に使用する乗算回路５０５は受信信号５００のレベルをデジタルのロジックレベルまで増幅できないことが多く、微弱なアナログ信号と、ローカルの発振回路による搬送波との乗算となることが多い。本実施例は、このような場合に最適なＣＭＯＳ集積回路に適した乗算回路であり、周波数変換回路としても使用可能である。
【００９５】
これらの回路はいずれも、ＣＭＯＳ集積回路として半導体基板上に集積でき、しかも低消費電力での動作が可能である。これらの回路を使用すれば、他の機能ブロックとともに大規模集積が可能であり、著しいコストダウンと高い信頼性の機器が実現できる。
【実施例７】
【００９６】
図１１に本発明にかかる電子装置のさらに他の実施例の要部の詳細例を示す。ここでは、ＱＰＳＫ変調回路を例にとった。実施例３では、エンコーダ５１２が移相回路５１４と乗算回路５１５によって、表１に示される移相量となるように、ＰＬＬ５１３が発生する搬送波を移相して変調しているが、実施例４や実施例６で示したような４相の発振回路がある場合は、より直接的な変調操作を行うことができる。
【００９７】
図１１において、変調回路には、４相の電圧制御発振回路１００が設けられている。ここで、電圧制御発振回路１００には、トランジスタＴ５１〜Ｔ６２が設けられ、トランジスタＴ５３〜Ｔ５７およびトランジスタＴ５８〜Ｔ６１にて１対の差動増幅回路が構成されている。そして、これらの１対の差動増幅回路を縦続接続し、差動増幅回路の出力を反転し入力に帰還することにより、トランジスタＴ５９、Ｔ６１、Ｔ５４、Ｔ５７のドレインから、互いに９０°づつ位相の異なった４相の発振信号Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４をそれぞれ取り出すことができる。
【００９８】
そして、おのおの発振信号Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４は負荷により移相量のバランスを崩さないようにバッファＢ１１、Ｂ１２、Ｂ１３、Ｂ１４を介し利用され、どれか一つの出力（図１１では、バッファＢ１４の出力）は分周回路１１１によって分周され、移相比較回路１１３によって端子１１２に入力される同期信号と位相比較される。なお、端子１１２に入力される同期信号は、実施例３の分周回路５１７の出力（図５（ｂ））に相当する。そして、位相比較回路１１３の出力はローパスフィルタ１１４により高域成分が取り除かれた後、電圧制御発振回路１００の制御端子Ｖｃに帰還され、ＰＬＬを構成することができる。
【００９９】
これにより、電圧制御発振回路１００により発振する搬送波は同期信号に位相固定される。また、エンコーダ１１５は、送信データビットのビットａおよびビットｂをエンコードし、表１に示すような移送量となるように、バッファＢ１１、Ｂ１２、Ｂ１３、Ｂ１４の出力をセレクタ１１６により選択し、変調出力信号１１７を出力する。ここで、セレクタ１１６には、ＡＮＤ回路Ｐ１〜Ｐ４およびＯＲ回路Ｑ１が設けられ、バッファＢ１１、Ｂ１２、Ｂ１３、Ｂ１４の出力がＡＮＤ回路Ｐ１〜Ｐ４の一方の入力にそれぞれ入力されるとともに、エンコーダ１１５の出力がＡＮＤ回路Ｐ１〜Ｐ４の他方の入力にそれぞれ入力されている。そして、ＡＮＤ回路Ｐ１〜Ｐ４の出力はＯＲ回路Ｑ１に入力され、ＯＲ回路Ｑ１から変調出力信号１１７が出力される。
【０１００】
これらの回路はいずれもＣＭＯＳ集積回路として半導体基板上に集積でき、しかも低消費電力での動作が可能である。これらの回路を使用すれば、他の機能ブロックとともに大規模集積が可能であり、著しいコストダウンと高い信頼性の機器が実現できる。
【産業上の利用可能性】
【０１０１】
以上述べたように本発明によれば従来困難であった高速のデータ伝送を無線化することにより高速化に伴うＥＭＩ、消費電力、実装上のスペースや信頼性、機器デザイン上の制限、通信データの信頼性などの様々な問題を一気に解決できる。
しかも、無線化を実現するための回路はいずれもＣＭＯＳ集積回路として半導体集積回路上に集積可能であり、従来の有線伝送時のコネクタなどの実装部品に比較し大幅にコストダウンが可能であり極めて有用性の高いものである。
【０１０２】
本発明は大型のテレビジョンの表示装置を例として説明したが、前述の実施形態に限定されるものではなく、例えばノートブックコンピュータや携帯電話などの電子機器における表示体との接続等、幅広い用途に適用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の無線通信制御方法が適用されるクラムシェル型携帯電話を開いたときの状態を示す斜視図。
【図２】本発明の無線通信制御方法が適用されるクラムシェル型携帯電話を閉じたときの状態を示す斜視図。
【図３】本発明の無線通信制御方法が適用される回転式携帯電話の外観を示す斜視図。
【図４】本発明の一実施例の要部を示すブロック図。
【図５】本発明の他の実施例の要部を示すブロック図。
【図６】本発明の一実施例の動作を示すタイム図。
【図７】本発明のさらに他の実施例の要部を示すブロック図。
【図８】本発明のさらに他の実施例の動作を示すタイム図。
【図９】本発明のさらに他の実施例の要部を示すブロック図。
【図１０】本発明のさらに他の実施例の要部を示すブロック図。
【図１１】本発明のさらに他の実施例の要部を示すブロック図。
【図１２】従来の液晶表示体を持つ表示装置を説明するブロック図。
【図１３】従来の液晶表示体を持つ表示装置の動作を説明するタイム図。
【符号の説明】
【０１０４】
１、２１  第１筐体部、２、２２  第２筐体部、３、２３  ヒンジ、４、２４  操作ボタン、５、２５  マイク、６、２６  外部無線通信用アンテナ、７、１０、２７、３０  内部無線通信用アンテナ、８、１１、２８  表示体、９、２９  スピーカ、４０１、９１８  ＣＰＵ、４０２、９１７  ビデオメモリ、４０３  液晶コントローラ、４０５、５０２、５２０、９０６  発振回路、４０８、９０５  変調回路、４１４、９１２  復調回路、４０９、４１５、５０８、５１３、９１５  ＰＬＬ、４１０、９０７  送信アンテナ、４１１、９０８  受信アンテナ、５１４、５２２  移相回路、５０７、５１７、７０８、７０９、１１１  分周回路、５０１、５０５、５１５、５１９、７０６、７０７  乗算回路、５０６、５２３、５２４、７１１  ローパスフィルタ、７０１、１００  電圧制御発振回路、７０２  バッファ回路、７０３  遅延回路、１１３、７１０  位相比較回路、９０１  撮像素子、１１６  セレクタ、５１２、１１５  エンコーダ
【図１】
2006157505.tif 000004
【図２】
2006157505.tif 000005
【図３】
2006157505.tif 000006
【図４】
2006157505.tif 000007
【図５】
2006157505.tif 000008
【図６】
2006157505.tif 000009
【図７】
2006157505.tif 000010
【図８】
2006157505.tif 000011
【図９】
2006157505.tif 000012
【図１０】
2006157505.tif 000013
【図１１】
2006157505.tif 000014
【図１２】
2006157505.tif 000015
【図１３】
2006157505.tif 000016