(57)【要約】【課題】              厚ゲート絶縁膜の膜厚を均一にすること。【解決手段】          シリコン基板１上に熱酸化膜２が形成されるとともに、熱酸化膜２上に窒化膜３が形成され、かつ、シリコン基板１のＳＴＩ形成領域１０に所定の深さのトレンチ１ａが形成された基板のうち厚ゲート絶縁膜形成領域２０の窒化膜３および熱酸化膜２を選択的にエッチングする工程と、ＣＶＤ法によりトレンチ１ａ及び厚ゲート絶縁膜形成領域２０にＣＶＤ酸化膜４を埋め込む工程と、ＣＭＰ法によりＳＴＩ形成領域１０及び厚ゲート絶縁膜形成領域２０以外の領域の窒化膜３をストッパとしてＣＶＤ酸化膜４を平坦化する工程と、を含む。【選択図】            図１
2006261220.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板のゲート形成領域の周辺部にトレンチを形成する工程と、
前記トレンチに絶縁物を埋め込むと同時に、前記ゲート形成領域上に前記絶縁物を形成する工程と、
前記絶縁物を取り除いて前記トレンチに素子分離領域を形成すると同時に前記ゲート形成領域上にゲート絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上に第１酸化膜が形成されるとともに、前記第１酸化膜上に窒化膜が形成され、かつ、前記シリコン基板のＳＴＩ形成領域に所定の深さのトレンチが形成された基板のうち厚ゲート絶縁膜形成領域の前記窒化膜および前記第１酸化膜を選択的にエッチングする工程と、
ＣＶＤ法により前記トレンチ及び前記厚ゲート絶縁膜形成領域に第２酸化膜を埋め込む工程と、
ＣＭＰ法により前記ＳＴＩ形成領域及び前記厚ゲート絶縁膜形成領域以外の領域の前記窒化膜をストッパとして前記第２酸化膜を平坦化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記ＳＴＩ形成領域及び前記厚ゲート絶縁膜形成領域以外の領域の前記窒化膜および前記第１酸化膜を選択的にエッチングする工程と、
前記ＳＴＩ形成領域及び前記厚ゲート絶縁膜形成領域以外の領域に形成されるとともに、前記厚ゲート絶縁膜形成領域の前記第２酸化膜の膜厚よりも薄い第３酸化膜を形成する工程と、
を含むことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
シリコン基板上に熱酸化膜が形成されるとともに、前記熱酸化膜上に窒化膜が形成され、かつ、前記シリコン基板のＳＴＩ形成領域に所定の深さのトレンチが形成された基板のうち薄ゲート絶縁膜形成領域上にフォトレジストを形成し、前記フォトレジストをマスクとして厚ゲート絶縁膜形成領域の前記窒化膜を選択的にエッチングする工程と、
前記フォトレジストを除去した後、前記薄ゲート絶縁膜形成領域の前記窒化膜をマスクとして前記厚ゲート絶縁膜形成領域の前記熱酸化膜を選択的にエッチングする工程と、
前記トレンチ及び前記厚ゲート絶縁膜形成領域にＣＶＤ酸化膜を埋め込む工程と、
ＣＭＰ法により前記薄ゲート絶縁膜形成領域の前記窒化膜をストッパとして前記ＣＶＤ酸化膜を平坦化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記薄ゲート絶縁膜形成領域の前記窒化膜を選択的にエッチングする工程と、
前記ＣＶＤ酸化膜の前記厚ゲート絶縁膜形成領域および前記ＳＴＩ形成領域上に第２フォトレジストを形成し、前記第２フォトレジストをマスクとして前記薄ゲート絶縁膜形成領域の前記熱酸化膜をエッチングする工程と、
前記第２フォトレジストを除去した後、前記薄ゲート絶縁膜形成領域に、前記厚ゲート絶縁膜形成領域の前記ＣＶＤ酸化膜の膜厚よりも薄い第２熱酸化膜を形成する工程と、
を含むことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
ＳＴＩ形成領域にトレンチを有するシリコン基板と、
前記シリコン基板上であって前記トレンチ及び厚ゲート絶縁膜形成領域に形成されたＣＶＤ酸化膜と、
前記シリコン基板上であって薄ゲート絶縁膜形成領域上に形成されるとともに、前記ＣＶＤ酸化膜の膜厚よりも薄い熱酸化膜と、
を備え、
前記ＣＶＤ酸化膜は、前記熱酸化膜の近傍にて前記熱酸化膜の表面よりも高い位置に段部を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＴＩ構造にデュアルゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＳＴＩ（Shallow Trench Isolation）構造にデュアルゲート絶縁膜を有する従来の半導体装置の製造方法においては、ＳＴＩと厚いゲート絶縁膜（厚ゲート絶縁膜）及び薄いゲート絶縁膜（薄ゲート絶縁膜）を形成する際、ＳＴＩを形成した後に、厚ゲート絶縁膜及び薄ゲート絶縁膜を形成していた（例えば、特許文献１参照）。
【０００３】
ＳＴＩ構造にデュアルゲート絶縁膜を有する従来の半導体装置の製造方法について一例を挙げると、まず、シリコン基板１０１上に熱酸化膜１０２を形成し、窒化膜１０３を成膜し、フォトレジスト（図示せず）を形成した後、フォトレジストをマスクとしてＳＴＩ形成領域１１０の窒化膜１０３と熱酸化膜１０２をエッチングし、フォトレジストを除去し、窒化膜１０３をマスクとしてシリコン基板１０１をエッチングすることで所定の深さのトレンチ１０１ａを形成する（図６（ａ）参照）。次に、基板上にＳＴＩとなるＣＶＤ（Chemical Vapor Deposition）酸化膜１０４を堆積して、トレンチ（図６（ａ）の１０１ａ）にＣＶＤ酸化膜１０４を埋め込む（図６（ｂ）参照）。次に、ＣＭＰ（Chemical Mechanical Polishing）法により窒化膜１０３をストッパとしてＣＶＤ酸化膜１０４を平坦化する（図６（ｃ）参照）。次に、窒化膜（図６（ｃ）の１０３）をエッチングした後、熱酸化膜（図６（ｃ）の１０２）をエッチングする（図６（ｄ）参照）。次に、厚ゲート絶縁膜となる第２熱酸化膜１０５を形成する（図７（ｅ）参照）。次に、基板の厚ゲート絶縁膜形成領域１２０およびＳＴＩ形成領域１１０上にフォトレジスト１０７を形成して、フォトレジスト１０７をマスクとして薄ゲート絶縁膜形成領域１３０の第２熱酸化膜１０５をエッチングする（図７（ｆ）参照）。次に、フォトレジスト（図７（ｆ）の１０７）を除去した後、厚ゲート絶縁膜（第２熱酸化膜１０５）よりも薄い薄ゲート絶縁膜となる第３熱酸化膜１０６を形成する（図７（ｇ）参照）。これにより、ＳＴＩ構造とデュアルゲート絶縁膜を有する半導体装置を得ることができる。
【０００４】
【特許文献１】特開２００３−６００２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置の製造方法では、ＳＴＩ１０４と厚ゲート絶縁膜１０５の境界近傍で厚ゲート絶縁膜１０５の膜厚が不足した部分ができてしまう（図８（ａ）参照）。これは、面方位によって熱酸化レートが異なり、ストレスがＳＴＩ１０４と厚ゲート絶縁膜１０５の境界部に集中して厚ゲート絶縁膜１０５が薄くなるからである。そのため、厚ゲート絶縁膜１０５に局所的電界集中が起こり、厚ゲート絶縁膜１０５の耐圧の低下を招いていた。
【０００６】
また、薄ゲート絶縁膜１０６とＳＴＩ１０４の境界近傍に熱酸化膜とＣＶＤ酸化膜のエッチレートの違いからＳＴＩ１０４上に薄ゲート絶縁膜１０６の表面よりも低くなる凹部１０４ａができてしまい、凹部１０４ａに薄ゲート絶縁膜１０６上に形成されるゲート（図示せず）の成分（例えば、ポリシリコン）の残渣が残る等の不都合を引き起こしていた（図８（ｂ）参照）。そのため、ゲート成分の残渣によってリーク不良を引き起こしていた。
【０００７】
本発明の課題は、厚ゲート絶縁膜の膜厚を均一にすることである。
【課題を解決するための手段】
【０００８】
本発明の第１の視点においては、ＳＴＩ構造にデュアルゲート絶縁膜を有する半導体装置の製造方法において、半導体基板のゲート形成領域の周辺部にトレンチを形成する工程と、前記トレンチに絶縁物を埋め込むと同時に、前記ゲート形成領域上に前記絶縁物を形成する工程と、前記絶縁物を取り除いて前記トレンチに素子分離領域を形成すると同時に前記ゲート形成領域上にゲート絶縁膜を形成する工程と、を含むことを特徴とする。
【０００９】
本発明の第２の視点においては、ＳＴＩ構造にデュアルゲート絶縁膜を有する半導体装置の製造方法において、シリコン基板上に第１酸化膜が形成されるとともに、前記第１酸化膜上に窒化膜が形成され、かつ、前記シリコン基板のＳＴＩ形成領域に所定の深さのトレンチが形成された基板のうち厚ゲート絶縁膜形成領域の前記窒化膜および前記第１酸化膜を選択的にエッチングする工程と、ＣＶＤ法により前記トレンチ及び前記厚ゲート絶縁膜形成領域に第２酸化膜を埋め込む工程と、ＣＭＰ法により前記ＳＴＩ形成領域及び前記厚ゲート絶縁膜形成領域以外の領域の前記窒化膜をストッパとして前記第２酸化膜を平坦化する工程と、を含むことを特徴とする。
【００１０】
本発明の第３の視点においては、ＳＴＩ構造にデュアルゲート絶縁膜を有する半導体装置の製造方法において、シリコン基板上に熱酸化膜が形成されるとともに、前記熱酸化膜上に窒化膜が形成され、かつ、前記シリコン基板のＳＴＩ形成領域に所定の深さのトレンチが形成された基板のうち薄ゲート絶縁膜形成領域上にフォトレジストを形成し、前記フォトレジストをマスクとして厚ゲート絶縁膜形成領域の前記窒化膜を選択的にエッチングする工程と、前記フォトレジストを除去した後、前記薄ゲート絶縁膜形成領域の前記窒化膜をマスクとして前記厚ゲート絶縁膜形成領域の前記熱酸化膜を選択的にエッチングする工程と、前記トレンチ及び前記厚ゲート絶縁膜形成領域にＣＶＤ酸化膜を埋め込む工程と、ＣＭＰ法により前記薄ゲート絶縁膜形成領域の前記窒化膜をストッパとして前記ＣＶＤ酸化膜を平坦化する工程と、を含むことを特徴とする。
【００１１】
本発明の第４の視点においては、ＳＴＩ構造にデュアルゲート絶縁膜を有する半導体装置において、ＳＴＩ形成領域にトレンチを有するシリコン基板と、前記シリコン基板上であって前記トレンチ及び厚ゲート絶縁膜形成領域に形成されたＣＶＤ酸化膜と、前記シリコン基板上であって薄ゲート絶縁膜形成領域上に形成されるとともに、前記ＣＶＤ酸化膜の膜厚よりも薄い熱酸化膜と、を備え、前記ＣＶＤ酸化膜は、前記熱酸化膜の近傍にて前記熱酸化膜の表面よりも高い位置に段部を有することを特徴とする。
【発明の効果】
【００１２】
本発明（請求項１−６）によれば、ＳＴＩと厚ゲート絶縁膜が同材質かつ一体であるため、ＳＴＩと厚ゲート絶縁膜の間に境界がなくなり、厚ゲート絶縁膜の膜厚が均一になり、電界の集中によるリーク不良をなくし、膜質のよい厚ゲート絶縁膜を形成することができる。
【００１３】
本発明（請求項３、５、６）によれば、薄ゲート絶縁膜形成領域では、厚ゲート絶縁膜を形成するための熱酸化が行われないので、ＳＴＩに凹部が生じにくく、ゲート成分の残渣の発生も防止できる。
【発明を実施するための最良の形態】
【００１４】
本発明の実施形態１に係る半導体装置の製造方法について図面を用いて説明する。図１および図２は、本発明の実施形態１に係る半導体装置の製造方法を模式的に示した部分工程断面図である。図３は、本発明の実施形態１に係る半導体装置の構成を模式的に示した拡大断面図であり、（ａ）は厚ゲート絶縁膜形成領域に関し、（ｂ）はＳＴＩ形成領域に関するものである。なお、図１〜３に示された半導体装置は、完成品ではなく中間品に関するものである。
【００１５】
まず、シリコン基板１（半導体基板）上に熱酸化膜２を形成し、窒化膜３を成膜し、フォトレジスト（図示せず）を形成した後、フォトレジストをマスクとしてＳＴＩ形成領域（素子分離領域）１０の窒化膜３と熱酸化膜２をエッチングし、フォトレジストを除去し、窒化膜３をマスクとしてシリコン基板１をエッチングすることで所定の深さのトレンチ１ａを形成する（図１（ａ）参照）。
【００１６】
次に、厚ゲート絶縁膜形成領域２０およびＳＴＩ形成領域１０以外の領域（薄ゲート絶縁膜形成領域３０）上にフォトレジスト６を形成し、フォトレジスト６をマスクとして窒化膜３を選択的にエッチングする（図１（ｂ）参照）。なお、この段階では、薄ゲート絶縁膜形成領域３０の窒化膜３が残っている。
【００１７】
次に、フォトレジスト（図１（ｂ）の６）を除去した後、薄ゲート絶縁膜形成領域３０の窒化膜３をマスクとして熱酸化膜２を選択的にエッチングする（図１（ｃ）参照）。
【００１８】
次に、基板上にＳＴＩ及び厚ゲート絶縁膜（絶縁物）となるＣＶＤ酸化膜４を堆積して、トレンチ（図１（ｃ）の１ａ）及び厚ゲート絶縁膜形成領域２０にＣＶＤ酸化膜４を埋め込む（図１（ｄ）参照）。ここで、ＣＶＤ酸化膜４には、例えば、高密度プラズマＣＶＤ酸化膜（ＨＤＰ；High Density Plasma CVD）や高温ＣＶＤ酸化膜（ＨＴＯ；High Temperature Oxide）などを用いることができる。
【００１９】
次に、ＣＭＰ（Chemical Mechanical Polishing）法により窒化膜３をストッパとしてＣＶＤ酸化膜４を平坦化する（図２（ｅ）参照）。
【００２０】
次に、窒化膜（図２（ｅ）の３）を選択的にエッチングする（図２（ｆ）参照）。
【００２１】
次に、ＣＶＤ酸化膜４上（厚ゲート絶縁膜形成領域２０およびＳＴＩ形成領域１０）にフォトレジスト７を形成し、フォトレジスト７をマスクとして熱酸化膜（図２（ｅ）の２）をエッチングする（図２（ｇ）参照）。
【００２２】
次に、フォトレジスト（図２（ｇ）の７）を除去した後、薄ゲート絶縁膜となる第２熱酸化膜５を形成する（図２（ｈ）参照）。ここで、第２熱酸化膜５の膜厚は、厚ゲート絶縁膜形成領域２０のＣＶＤ酸化膜４の膜厚よりも薄くする。これにより、ＳＴＩ構造とデュアルゲート絶縁膜を有する半導体装置を得ることができる（図４参照）。この後、
厚ゲート絶縁膜形成領域２０のＣＶＤ酸化膜４をパターニングすることなく、厚ゲート絶縁膜形成領域２０（のＣＶＤ酸化膜４）、および薄ゲート絶縁膜形成領域３０（の第２熱酸化膜５）上のゲート形成領域にポリシリコンよりなるゲート８ａ、８ｂを形成することになる（図５参照）。
【００２３】
実施形態１によれば、ＳＴＩ形成時（図１（ｄ）及び図２（ｅ）参照）にＣＶＤ酸化膜４でＳＴＩと厚ゲート絶縁膜を同時に作ってしまえば、図３（ａ）のようにＳＴＩと厚ゲート絶縁膜がＣＶＤ酸化膜４で同材質かつ一体であるため、ＳＴＩと厚ゲート絶縁膜の間に境界がなくなり、従来技術のような厚ゲート絶縁膜の形状悪化（ＳＴＩとの境界近傍が薄くなる）を引き起こすことがない。つまり、厚ゲート絶縁膜形成領域２０のＣＶＤ酸化膜４の膜厚が均一になるため、電界の集中によるリーク不良をなくし、膜質のよい厚ゲート絶縁膜を形成することができる。
【００２４】
また、薄ゲート絶縁膜形成領域３０では、薄ゲート絶縁膜５を形成する前の熱酸化膜のエッチングが行われるのは熱酸化膜２（図２（ｆ）参照）だけであるので（厚ゲート絶縁膜を形成するための熱酸化が行われないので）、従来技術に比べて熱酸化膜のエッチング量が少なくて済む。よって、図３（ｂ）のようにＣＶＤ酸化膜４にへこみ（図８（ｂ）の凹部１０４ａ）が生じにくく（ＳＴＩ４上に薄ゲート絶縁膜５の表面よりも高い位置の段部４ａですむ）、ゲート成分の残渣の発生も防止できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した前半の部分工程断面図である。
【図２】本発明の実施形態１に係る半導体装置の製造方法を模式的に示した後半の部分工程断面図である。
【図３】本発明の実施形態１に係る半導体装置の構成を模式的に示した拡大断面図であり、（ａ）は厚ゲート絶縁膜形成領域を中心にしたものであり、（ｂ）はＳＴＩ形成領域を中心視したものである。
【図４】本発明の実施形態１に係る半導体装置のゲート形成前の構成を模式的に示した（ａ）平面図および（ｂ）断面図である。
【図５】本発明の実施形態１に係る半導体装置のゲート形成後の構成を模式的に示した（ａ）平面図および（ｂ）断面図である。
【図６】従来例に係る半導体装置の製造方法を模式的に示した前半の部分工程断面図である。
【図７】従来例に係る半導体装置の製造方法を模式的に示した後半の部分工程断面図である。
【図８】従来例に係る半導体装置の構成を模式的に示した拡大断面図であり、（ａ）は厚ゲート絶縁膜形成領域に関し、（ｂ）は薄ゲート絶縁膜形成領域に関するものである。
【符号の説明】
【００２６】
１、１０１  シリコン基板（半導体基板）
１ａ、１０１ａ  トレンチ
２、１０２  熱酸化膜（第１酸化膜）
３、１０３  窒化膜
４  ＣＶＤ酸化膜（厚ゲート絶縁膜、ＳＴＩ、第２酸化膜、絶縁物）
４ａ  段部
５  第２熱酸化膜（薄ゲート絶縁膜、第３酸化膜）
６、７  フォトレジスト
８ａ、８ｂ  ゲート
１０、１１０  ＳＴＩ形成領域（素子分離領域）
２０、１２０  厚ゲート絶縁膜形成領域
３０、１３０  薄ゲート絶縁膜形成領域
１０４  ＣＶＤ酸化膜（ＳＴＩ）
１０４ａ  凹部
１０５  第２熱酸化膜（厚ゲート絶縁膜）
１０６  第３熱酸化膜（薄ゲート絶縁膜）
１０７  フォトレジスト
【図１】
2006261220.tif 000003
【図２】
2006261220.tif 000004
【図３】
2006261220.tif 000005
【図４】
2006261220.tif 000006
【図５】
2006261220.tif 000007
【図６】
2006261220.tif 000008
【図７】
2006261220.tif 000009
【図８】
2006261220.tif 000010