(57)【要約】【課題】画素の補助容量に関する新規な構造を提供する。【解決手段】絶縁表面を有する基板と、絶縁表面を有する基板上に形成された結晶性珪素膜と、結晶性珪素膜上に形成されたゲイト絶縁膜と、ゲイト絶縁膜上に形成されたゲイト電極と、ゲイト電極上に層間絶縁膜を介して形成されたドレイン電極と、ドレイン電極上に形成された誘電体と、誘電体上に形成された導電性被膜とを有し、ドレイン電極は、結晶性珪素膜の５０％以上の面積を覆うように形成され、導電性被膜とドレイン電極とを電極とし、誘電体とで容量を形成する。【選択図】図１４
2006154861.tif 000002
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板と、
前記絶縁表面を有する基板上に形成された結晶性珪素膜と、
前記結晶性珪素膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト電極上に層間絶縁膜を介して形成されたドレイン電極と、
前記ドレイン電極上に形成された誘電体と、
前記誘電体上に形成された導電性被膜とを有し、
前記ドレイン電極は、前記結晶性珪素膜の５０％以上の面積を覆うように形成され、
前記導電性被膜と前記ドレイン電極とを電極とし、前記誘電体とで容量を形成する
ことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
絶縁表面を有する基板と、
前記絶縁表面を有する基板上に形成された結晶性珪素膜と、
前記結晶性珪素膜上に形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に形成されたゲイト電極と、
前記ゲイト電極上に第１の層間絶縁膜を介して形成されたドレイン電極と、
前記ドレイン電極上に形成された誘電体と、
前記誘電体上に形成された導電性被膜と、
前記導電性被膜上に第２の層間絶縁膜を介して形成された画素電極とを有し、
前記ドレイン電極は、前記結晶性珪素膜の５０％以上の面積を覆うように形成され、
前記導電性被膜と前記ドレイン電極とを電極とし、前記誘電体とで容量を形成する
ことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項３】
請求項２において、
前記第２の層間絶縁膜は平坦に形成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記誘電体は、窒化珪素膜と酸化珪素膜との多層構造であることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記誘電体は、窒化珪素膜を含むことを特徴とするアクティブマトリクス型液晶表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記絶縁表面を有する基板は、ガラス基板または石英基板であることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記導電性被膜は容量線であることを特徴するアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、薄膜トランジスタを用い、かつ、ゲイトライン上にソースラインを有するアクティブマトリクス型の表示装置の画素領域の回路構成・配置に関する。特に、補助容量の構成に関する。
【背景技術】
【０００２】
最近、安価なガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。
【０００３】
各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことが出来る。
【０００４】
また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。
そこで、液晶で構成されるコンデンサと直列に補助容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。
【０００５】
従来のアクティブマトリクス型液晶表示装置の回路図を図１に示す。アクティブマトリクス型表示回路は、大きく３つの部分に分けられる。すなわち、ゲイトライン（ゲイト配線、スキャン配線、走査配線）４を駆動するためのゲイトドライバー回路２、ソースライン（データ配線、ソース配線、信号配線）５を駆動するためのデータドライバー回路１、画素の設けられたアクティブマトリクス回路３である。このうち、データドライバー回路１とゲイトドライバー回路２は周辺回路と総称される。
【０００６】
アクティブマトリクス回路３は、多数のゲイトライン４とソースライン５が互いに交差するように設けられ、各々の交点には画素電極７が設けられる。そして、画素電極に出入りする電荷を制御するためのスイッチング素子（薄膜トランジスタ）６が設けられる。薄膜トランジスタとしては、トップゲイト型（活性層上にゲイト電極を有するもの）、ボトムゲイト型（ゲイト電極上に活性層を有するもの）が、必要とする回路構造、作製工程、特性等に応じて使い分けられる。また、上述のようにリーク電流により画素の電圧の変動を抑制する目的で、補助容量８が画素のコンデンサーと並列に設けられる。（図１）
【０００７】
一方、薄膜トランジスタは光の照射により導電性が変動するので、それを防止するために遮光性を有する被膜（ブラックマトリクス）を薄膜トランジスタに重ねる必要がある。また、画素間の色、明るさが混合することや、画素の境界部分での電界の乱れによる表示不良を防止するためにも、画素間にも上記の遮光性の被膜を形成する。
【０００８】
このため、この遮光性被膜はマトリクス状の形状を呈し、ブラックマトリクス（ＢＭ）と呼ばれる。ＢＭは、当初は製造工程上の有利さからアクティブマトリクス回路の設けられた基板に対向する基板（対向基板）に設けられたが、画素の面積を大きくする（開口率を上げる）必要から、アクティブマトリクス回路の設けられた基板に設けることが提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
補助容量の構成に関しては、様々なものが提案されているが、画素の開口部分（光の透過部分）を維持しつつ、大きな容量を得ることは難しかった。本発明はこのような現状に鑑みてなされたものである。
【課題を解決するための手段】
【００１０】
本明細書で開示する発明の一つは、
画素電極の接続されたソース領域が接続された薄膜トランジスタと、
前記薄膜トランジスタのドレインに接続されたソースラインと同一層上に形成されたドレイン電極と、
を有し、
前記ドレイン電極は、前記薄膜トランジスタを構成する活性層の５０％以上の面積を覆ったパターンを有し、
前記ドレイン電極を利用して補助容量が形成されていることを特徴とする。
【００１１】
上記の構成は、補助容量が薄膜トランジスタ上に形成されるので、画素の開口率を高くすることができる。
【００１２】
また、本明細書で開示する他の発明は、遮光膜をアクティブマトリクス側の基板に形成する際に、この遮光膜を導電性のものとして、一定の電位に保持し、これを補助容量の電極として用いることにより、上記の課題を解決することを特徴とする。そもそも遮光膜は、光を透過させないので、これを補助容量の電極に用いることによる開口率の低下はない。
【００１３】
本発明のアクティブマトリクス型表示装置は、
（１）薄膜トランジスタ、
（２）ゲイトラインと、その上に形成されたソースライン、
（３）遮光膜として機能し、一定の電位に保持された導電性被膜、
（４）薄膜トランジスタのドレインに接続し、ソースラインと同じ層の金属配線
（５）導電性被膜とソースラインの間にあり、少なくとも２層の絶縁物層よりなる層間絶縁物
とを有する。
【００１４】
本発明においては、上記の条件を満たせば薄膜トランジスタはトップゲイト、ボトムゲイトいずれも使用できる。なぜならば、本発明の主たる改良点が、ソースラインより上の構造に関するものであるので、ソースラインより下の構造（すなわち、ゲイトラインと活性層の位置関係）に関しては、何ら問題とならないからである。また、層間絶縁物の層構造は３層以上であってもよい。
【００１５】
本発明の一つは、上記の構造において、層間絶縁物の上層の絶縁物層がエッチングされた部分に、上記の金属配線と導電性被膜（遮光膜）を両電極とし、少なくとも層間絶縁物の下層の絶縁物層を誘電体とする補助容量が形成されていることを特徴とする。誘電体は２層以上の絶縁物層よりなっていてもよい。
【００１６】
本発明の他の構成は、上記の構造において、前記層間絶縁物において、導電性被膜（遮光膜）は、金属配線と重なる部分において、層間絶縁物の下層の絶縁物層と接する部分を有することを特徴とする。
【００１７】
上記の発明の第１、第２において、層間絶縁物の下層を半導体プロセスで安定して生産でき、比誘電率も高い窒化珪素を主成分とすることは有効である。その場合には、補助容量の誘電体としては、窒化珪素層のみとすることも，他の被膜（例えば、酸化珪素）との多層構造とすることも可能である。
【００１８】
この場合には、誘電体が薄くなり、かつ、誘電率の大きい窒化珪素を用いることにより、より大きな容量が得られる。本発明においては、窒化珪素層の厚さは１０００Å以下、好ましくは５００Å以下とするとよい。
【００１９】
また、このような構造においては、窒化珪素膜がソースライン上からアクティブマトリクス回路を覆うことになり、窒化珪素の耐湿性、耐イオン性等のバリア機能が有効に利用できる。
【００２０】
また、上記の発明において、層間絶縁物の上層を平坦化の容易な有機樹脂（例えば、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ、アクリル等）を用いて形成することも有効であるが、有機樹脂は耐湿性や耐イオン性等のバリヤ機能が弱いので、下層は窒化珪素、酸化アルミニウム、窒化アルミニウム等のバリヤ機能の高い材料とすることが望まれる。
【００２１】
さらに、上記の発明において、金属配線を、画素において、ディスクリネーション（凹凸や横電界の影響による液晶分子の配向乱れ）の発生しやすい部分に設けることは以下の理由で効果がある。ディスクリネーションのうち、ゴミ等に起因するものは、製造工程の清浄化により対処できるが、素子構造の凹凸（例えば、画素電極のコンタクト付近の凹凸）や横電界によるものに対しては抜本的な処置は不可能である。ディスクリネーションの発生する部分は画素として用いるのに不適切であり、従来、そのような部分は遮光膜で覆い、画素として機能しないような処置が施されてきたが、本発明ではそのような部分に補助容量を設けることができ、面積を有効に利用できる。
【発明の効果】
【００２２】
以上に示したごとく、ブラックマトリクスとして用いられる導電性被膜を電極とし、これとソースラインと同層の金属配線との間で補助容量を形成する方法が提案された。
【００２３】
この構成は、またＴＦＴの上方部を容量として利用するので、画素の開口率を高めることができる。
【００２４】
実施例ではトップゲイト型の薄膜トランジスタを用いる例を示したが、本発明がソースラインよりも上の構造に関する改良であることから、ボトムゲイト型の薄膜トランジスタにおいても同様に実施できることは明らかである。このように本発明は産業上、有益である。
【実施例１】
【００２５】
本実施例の作製工程断面図を図３に、また、作製工程上面図を図２に示す。図２と図３の番号は対応する。以下の例における膜厚その他の数値は一例であり、最適なものであるとは限らない。さらに、本発明を実施する者が必要に応じて変更しても何ら差し支えない。
【００２６】
まず、ガラス基板１１上に非晶質珪素膜を５００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ガラス基板上には、下地膜として酸化珪素膜を３０００Åの厚さにスパッタ法またはプラズマＣＶＤ法で成膜されることが好ましいが、石英ガラス基板上であれば、特に下地膜を設けなくともよい。
次に、加熱またはレーザー光の照射等の公知のアニール技術によって、非晶質珪素膜を結晶性珪素膜とし、これをエッチングすることにより、薄膜トランジスタの活性層１２を得る。
【００２７】
次にゲイト絶縁膜として酸化珪素膜１３をプラズマＣＶＤ法または減圧熱ＣＶＤ法またはスパッタ法により、１０００Åの厚さに成膜する。そして、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さに成膜し、これをエッチングすることにより、ゲイトライン（ゲイト電極）１４を得る。（図３（Ａ））
【００２８】
次に，Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で注入することにより、ソース１５とドレイン１６とを形成する。いずれもＮ型となる。不純物イオンの注入後、加熱処理またはレーザー光の照射、または強光の照射を行うことにより、不純物イオンの注入が行われた領域の活性化を行う。
【００２９】
次に、公知の絶縁物層形成技術により、厚さ５０００Åの酸化珪素の層間絶縁物１７を形成し、層間絶縁物１７とゲイト絶縁膜１３をエッチングして、ソース１５、ドレイン１６に達するコンタクトホールを開孔する。そして、公知の金属配線形成技術によりソースライン１８、金属配線（補助容量電極）１９を形成する。（図３（Ｂ））
【００３０】
ここまでの工程で得られた回路を上から見た様子を図２（Ａ）に示す。番号は図３のものに対応する。（図２（Ａ））
【００３１】
次に窒化珪素膜２０をシランとアンモニア、またはシランとＮ2 Ｏ、またはシランとアンモニアとＮ2 Ｏを用いたプラズマＣＶＤ法により形成する。この窒化珪素膜２０は２５０〜１０００Å、ここでは５００Åの厚さに成膜する。この窒化珪素膜の成膜方法は、ジクロールシランとアンモニアを用いる方法でもよい。また減圧熱ＣＶＤ法や光ＣＶＤ法を用いるのでも、さらにその他の方法によるものでもよい。
【００３２】
続いて、スピンコーティング法によって、ポリイミド層２１を少なくとも８０００Å以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層２０とポリイミド層２１よりなる層間絶縁物を形成する。そして、ポリイミド層２１をエッチングして、補助容量用の開孔部２２を形成する。（図３（Ｃ））
【００３３】
なお、ポリイミド層２１のエッチングの際に、用いるエッチャントによっては、窒化珪素をエッチングする場合もあるので、窒化珪素の保護のために、厚さ５０〜５００Å、例えば、２００Åの酸化珪素膜を窒化珪素層とポリイミド層の間に設けてもよい。
さらに、厚さ１０００Åのチタン膜をスパッタリング法で成膜する。もちろん、クロム膜やアルミニウム膜等の金属膜を用いてもよいし、他の成膜方法を用いてもよい。そして、これをエッチングし、ブラックマトリクス２３を形成する。ブラックマトリクス２３は先に形成した補助容量用の孔を覆うように形成する。（図３（Ｄ））
【００３４】
ここまでの工程で得られる補助容量用の孔２２とブラックマトリクス２３を上から見た様子を図２（Ｂ）に示す。番号は図１のものに対応する。補助容量用の孔２２とブラックマトリクス２３の重なった部分に補助容量が形成される。また、金属配線１９とブラックマトリクス２３が重ならない領域３１には、後に画素電極のコンタクトホールが形成される。（図２（Ｂ））
【００３５】
さらに、層間絶縁物として、厚さ５０００Åのポリイミド膜２４を成膜し、領域３１のポリイミド膜２１および２４と窒化珪素層２０をエッチングして、金属配線１９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１０００ÅのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極２５を形成する。（図３（Ｅ））
【００３６】
かくして、アクティブマトリクス回路が完成する。本実施例のように、ポリイミド膜により絶縁層を形成すると平坦化が容易であり、効果が大きい。本実施例では、補助容量はブラックマトリクス２３とドレイン１６の重なる部分２２に得られ、誘電体は窒化珪素層１７である。
【実施例２】
【００３７】
本実施例の作製工程の上面図を図４に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、回路配置が実施例１と異なっており、ディスクリネーションの発生しやすい部分に補助容量を設けることにより、画素を有効に形成する（実質的な開口率を高める）方法を示す。
【００３８】
まず、ディスクリネーションの発生について図５を用いて説明する。図５は実施例１で作製した画素と同じ回路配置のものである。図５に示すように、画素の右上に画素電極のコンタクト３１が設けられ、図の右上から左下の方向（左下から右上とは異なることに注意）にラビングがおこなわれ、かつ、ソースライン反転駆動（隣接するソースライン間に印加される信号を互いに逆極性のものとする駆動方法、ドット反転駆動も含む）をおこなう表示装置においては、画素の右上の部分３０にディスクリネーションが生じやすい。この部分は表示に用いるには不適当であるので、ＢＭで覆うことが望まれる。（図５）
【００３９】
そこで、図４（Ａ）に示すように、金属配線１９の配置を実施例１のように、画素の上に設けるのではなく、画素の右側に設ける。（図４（Ａ））
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。画素電極のコンタクトも、図４（Ｂ）に示すように、右下の領域３１に設けると効果的である。（図４（Ｂ））
【００４０】
かくして、ディスクリネーションの生じやすい部分には補助容量が形成される。本実施例は、実施例１の回路において、画素の上側に設けられたの補助容量を左に移動させたもので、回路設計上の開口部の面積は同じである。しかしながら、ディスクリネーションと補助容量（もしくはＢＭ）を重ねることにより、実質的にはより大きな開口面積を得ることができる。
【実施例３】
【００４１】
本実施例の作製工程の上面図を図６に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層の配置を変更することにより、より面積の有効な利用をはかったものである。
【００４２】
本実施例ではラビングの方向は左下から右上であり、この場合は画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このようなディスクリネーションの生じやすい部分に補助容量を設けることを示したが、本実施例においては、次行の薄膜トランジスタの活性層の一部をもこの部分に設ける。すなわち、図６（Ａ）に示すように、金属配線１９の配置を画素の左側に配置すると同時に、ゲイトラインの枝部を除去して直線状にし、活性層がこれを横断するように配置する。（図６（Ａ））
【００４３】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図６（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路において、ゲイトラインの枝部が不要になった分、面積の効率的な利用が可能となった。
【実施例４】
【００４４】
本実施例の作製工程の上面図を図８に、また、本実施例の薄膜トランジスタの主要部および回路図を図７に示す。本実施例も作製工程自体は実施例１とほとんど同じであり、番号は実施例１のものに対応する。また、図７と図８の番号も相互に対応する。本実施例は、補助容量の配置は実施例２と実質的に同一であるが、薄膜トランジスタの活性層およびゲイト電極の配置を変更することにより、薄膜トランジスタの特性を高めより面積の有効な利用をはかったものである。
【００４５】
本実施例も、実施例３と同じくラビングが左下から右上になされるので、画素の左下の部分にディスクリネーションが生じやすい。実施例２においては、このような部分に補助容量を設けることを示し、また、実施例３においては、補助容量とシングルゲイト（単ゲイト）の薄膜トランジスタの活性層の一部を設けることを示したが、本実施例においては、トリプルゲイト（３重ゲイト）の薄膜トランジスタの活性層とゲイト電極をもこの部分に設ける。
【００４６】
まず、図７（Ａ）を用いて、本実施例のトリプルゲイト薄膜トランジスタの概要について説明する。この薄膜トランジスタはゲイトライン１４に枝部２９を設け、活性層１２がゲイトラインとその枝部と図に示すように重なる構造とする。交差した部分２６〜２８はそれぞれトランジスタとなる（図７（Ａ））
【００４７】
すなわち、図７（Ｂ）に示すように、ソースライン１８と金属配線１９の間に３つの薄膜トランジスタが直列に接続した構造となる。（図７（Ｂ））
このような多重トランジスタはアクティブマトリクスのスイッチングトランジスタとして用いると特に有効であることが知られている（特公平５−４４１９５）。
【００４８】
このような構造の薄膜トランジスタは次行の画素の左下の部分を占有するが、この部分はディスクリネーションの発生しやすい領域であるので、実施例２、３と同様、このことが開口率の低下をもたらすことはない。すなわち、図８（Ａ）に示すように、ゲイトライン１４に枝部２９を設け、活性層１２がゲイトライン１４およびその枝部２９と３回交差するように配置する。さらに、金属配線１９を図に示すように画素の左側に配置する。（図８（Ａ））
【００４９】
さらに、金属配線１９上に開孔部２２を形成し、その上にＢＭ２３を設ける。（図８（Ｂ））
かくして、ディスクリネーションの生じやすい部分には補助容量と薄膜トランジスタの一部が形成される。本実施例は、実施例２の回路と同様にゲイトラインの枝部が必要である点で実施例３のものより不利であるが、３重ゲイト薄膜トランジスタとすることにより、補助容量ははるかに小さくてもよい。したがって、総合的には、本実施例の方が、実施例３のものより特性が優れている。
【実施例５】
【００５０】
本実施例の作製工程断面図を図１１に、また、作製工程上面図を図９に示す。図９と図１１の番号は対応し、さらに、他の実施例において指し示すものと同等のものを示す。本実施例は、実施例１において示した積層構造を有する画素回路において、補助容量の配置を変更したものである。
【００５１】
実施例１と同様に、適切な下地膜の形成されたガラス基板１１上に非晶質珪素膜を５００Åの厚さにプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜し、次に、公知のアニール技術によって、非晶質珪素膜を結晶性珪素膜とし、これをエッチングすることにより、薄膜トランジスタの活性層１２を得る。
【００５２】
次にゲイト絶縁膜として酸化珪素膜１３を１０００Åの厚さに成膜する。そして、燐を有する多結晶珪素膜を減圧ＣＶＤ法で５０００Åの厚さに成膜し、これをエッチングすることにより、ゲイトライン（ゲイト電極）１４を得る。（図１１（Ａ））
【００５３】
次に，Ｎ型を付与する不純物であるリンのイオンを５×１０14〜５×１０15原子／ｃｍ3 のドーズ量で注入することにより、ソース１５とドレイン１６とを形成する。不純物イオンの注入後、アニール処理をおこなう。
【００５４】
次に、公知の絶縁物層形成技術により、厚さ２μｍの酸化珪素の層間絶縁物１７を形成する。公知の平坦化技術（例えば、化学的機械的研磨（ＣＭＰ）法）により、絶縁物表面を平坦化する。その後、層間絶縁物１７とゲイト絶縁膜１３をエッチングして、ソース１５、ドレイン１６に達するコンタクトホールを開孔する。そして、公知の金属配線形成技術によりソースライン１８、金属配線（補助容量電極）１９を形成する。この際、金属配線１９はゲイトラインを覆うようにする。（図１１（Ｂ））
【００５５】
ここまでの工程で得られた回路を上から見た様子を図９（Ａ）に示す。本実施例で特徴的なことは、補助容量の電極となる金属配線１９が、ゲイトライン１４の一部を覆うことである。ゲイトライン１４も金属配線１９も、共に遮光性のものであり、画素の面積を狭める要因である。実施例１の場合には、これらが、重ならないように配置されていたために、その分だけ、画素として使用できる部分の面積が狭くなっていた。本実施例では、ゲイトライン１４も金属配線１９を重ねることにより、より多くの面積が画素に使用できるようになった。（図９（Ａ））
【００５６】
なお、図９に示すように、当該画素電極の駆動をおこなうゲイトラインと画素電極に接続する金属配線１９を重ねて配置する際には、ゲイトライン１４と金属配線１９の間の容量結合を小さくすることが好ましい。本実施例では、層間絶縁物の厚さを十分に厚くすることにより、上記の問題を解決したが、図１０に示すように、次行のゲイトラインに金属配線１９を重ねてもよい。（図１０）
【００５７】
次に窒化珪素膜２０を２５０〜１０００Å、ここでは５００Åの厚さに成膜する。さらに、厚さ２００Åの酸化珪素膜（図示せず）を堆積する。続いて、スピンコーティング法によって、ポリイミド層２１を少なくとも８０００Å以上、好ましくは１．５μｍの厚さに成膜する。ポリイミド層の表面は平坦に形成される。かくして、窒化珪素層２０とポリイミド層２１よりなる層間絶縁物を形成する。そして、ポリイミド層２１をエッチングして、補助容量用の開孔部２２を形成する。（図１１（Ｃ））
【００５８】
さらに、厚さ１０００Åのチタン膜をスパッタリング法で成膜し、これをエッチングし、ブラックマトリクス２３を形成する。ブラックマトリクス２３は先に形成した補助容量用の孔２２を覆うように形成する。
【００５９】
ここまでの工程で得られる補助容量用の孔２２とブラックマトリクス２３を上から見た様子を図９（Ｂ）に示す。補助容量用の孔２２とブラックマトリクス２３の重なった部分に補助容量が形成される。開口部分の面積を増大させるために、補助容量用の孔２２はゲイトライン１４に重なるように形成されるとよい。また、画素電極のコンタクトホールを形成するために、金属配線１９とブラックマトリクス２３の重ならない領域３１も設ける。（図９（Ｂ））
【００６０】
さらに、層間絶縁物として、厚さ５０００Åのポリイミド膜２４を成膜し、領域３１のポリイミド膜２１および２４と窒化珪素層２０をエッチングして、金属配線１９に達するコンタクトホールを形成する。さらに、スパッタリング法により厚さ１０００ÅのＩＴＯ（インディウム錫酸化物）膜を形成し、これをエッチングして、画素電極２５を形成する。（図１１（Ｄ））
【００６１】
かくして、アクティブマトリクス回路が完成する。本実施例は、単ゲイトのＴＦＴに関するものであるが、実施例４に示されるような多ゲイトのＴＦＴにおいても同様に実施でき、同様な効果が得られる。
【実施例６】
【００６２】
図１２〜図１５を利用して本実施例を示す。図１２には、最下層に形成された活性層１０５、１０６、１０７、１０８が示されている。この活性層は、ガラス基板や石英基板、その他絶縁表面上に形成されている。
【００６３】
活性層上には、図示しないゲイト絶縁膜が形成されている。ゲイト絶縁膜上には、ゲイト線１０１、１０２が形成されている。
【００６４】
ここで、ゲイト線が活性層と交わる部分における活性層部分がチャネル形成領域となる。
【００６５】
ゲイト電極上には図示しない層間絶縁膜が形成されており、その上にソース線１０３、１０４が形成されている。
【００６６】
ソース線１０４は例えばコンタクト１０９を介して、活性層１０６に形成されたソース領域に接続されている。
【００６７】
また、ソース線と材料を用いて（同一膜をパターニングすることによって得られる）ドレイン電極１０９、１１０、１１１、１１２が形成されている。
【００６８】
このドレイン電極は、容量を形成するために利用される。またＢＭの一部を構成するものとして利用される。
【００６９】
１１３で示されるドレイン配線１１０の延在した部分は、容量値を稼ぐためのパターンである。
【００７０】
ドレイン電極は、活性層の半分以上の面積を覆う構造となっている。このような構造とすることにより、開口率を大きく低下させずに所定の補助容量値を稼ぐことができる。
【００７１】
図１３に示すのは、図１２に示す状態に加えて、図示しない窒化珪素膜を成膜し、その上に容量線１１３、１１４を形成した状態である。  
【００７２】
この図示しない窒化珪素膜は、補助容量の誘電体として機能する。
【００７３】
図１４に示すのは、図１３に示す容量線１１３、１１４の上にさらに層間絶縁膜を成膜し、その上にＩＴＯでもって画素電極１１５、１１６、１１７、１１８、１１９、１２０、１２１、１２２、１２３を形成した状態である。
【００７４】
本実施例に示す構成では、ＴＦＴの上方に覆いかぶさるようにして、補助容量を形成するので、画素の開口率を極力高くすることができる。
【００７５】
また、ドレイン領域と画素電極との間に形成されるドレイン電極（この電極はソース配線と同時に形成される）を利用して、容量線との間に容量を形成する構成とすることで、大容量を得ることができる。即ち、このような構成を採用した場合、補助容量を構成する誘電体膜（この場合は窒化珪素膜）の厚さを薄くすることができるので、容量を大きくとることができる。
【図面の簡単な説明】
【００７６】
【図１】一般的なアクティブマトリクス回路の回路図を示す。
【図２】実施例１のアクティブマトリクス回路の作製工程上面図を示す。
【図３】実施例１のアクティブマトリクス回路の作製工程断面図を示す。
【図４】実施例２のアクティブマトリクス回路の作製工程上面図を示す。
【図５】ディスクリネーションを説明する図。
【図６】実施例３のアクティブマトリクス回路の作製工程上面図を示す。
【図７】実施例４の薄膜トランジスタの概要と回路図を示す。
【図８】実施例４のアクティブマトリクス回路の作製工程上面図を示す。
【図９】実施例５のアクティブマトリクス回路の作製工程上面図を示す。
【図１０】実施例５に関連するアクティブマトリクス回路の上面図を示す。
【図１１】実施例５のアクティブマトリクス回路の作製工程断面図を示す。
【図１２】実施例６の構成を示す上面図。
【図１３】実施例６の構成を示す上面図。
【図１４】実施例６の構成を示す上面図。
【符号の説明】
【００７７】
１                    データドライバー回路
２                    ゲイトドライバー回路
３                    アクティブマトリクス回路領域
４                    ゲイトライン
５                    ソースライン
６                    薄膜トランジスタ（ＴＦＴ）
７                    画素電極
８                    補助容量
１１                  ガラス基板
１２                  活性層
１３                  酸化珪素膜（ゲイト絶縁膜）
１４                  ゲイトライン（ゲイト電極）
１５                  ソース
１６                  ドレイン
１７                  酸化珪素（層間絶縁物）
１８                  ソースライン
１９                  金属配線（補助容量電極）
２０                  窒化珪素層
２１、２４            ポリイミド層
２２                  開孔部（補助容量）
２３                  遮光膜（ブラックマトリクス）
２５                  画素電極
２６、２７、２８      薄膜トランジスタ
２９                  ゲイトラインの枝部
３０                  ディスクリネーションの生じやすい部分
３１                  コンタクトホールを形成する部分
【図１】
2006154861.tif 000003
【図２】
2006154861.tif 000004
【図３】
2006154861.tif 000005
【図４】
2006154861.tif 000006
【図５】
2006154861.tif 000007
【図６】
2006154861.tif 000008
【図７】
2006154861.tif 000009
【図８】
2006154861.tif 000010
【図９】
2006154861.tif 000011
【図１０】
2006154861.tif 000012
【図１１】
2006154861.tif 000013
【図１２】
2006154861.tif 000014
【図１３】
2006154861.tif 000015
【図１４】
2006154861.tif 000016