(57)【要約】【課題】複雑な回路構成や複雑なタイミングを使うことなく双方向シフトレジスタにおける走査方向の切り替え動作の信頼性を向上させる。【解決手段】走査方向を切換える単位シフトレジスタが複数段接続された双方向シフトレジスタにおいて、制御回路により走査方向が切り替わる前後のタイミングでクロック信号をハイレベルとする。また、奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータの出力端に、その入力端の第１，第２トランスファゲートと同一のタイミングでそれぞれ導通する第３，第４トランスファゲートを介して電源ＶＤＤを接続する。【選択図】図１
2006201296.tif 000002
【特許請求の範囲】
【請求項１】
単位シフトレジスタが複数段接続された双方向シフトレジスタであって、
各単位シフトレジスタが、第１クロックドインバータと、
第１クロックドインバータの出力端に入力端が接続されたインバータと、
インバータの出力端に入力端が接続され、第１クロックドインバータとインバータとの接続点に出力端が接続された第２クロックドインバータと、
第１クロックドインバータの入力端に一端が接続された第１トランスファゲートと、
第１クロックドインバータと第１トランスファゲートとの接続点に一端が接続された第２トランスファゲートと、を備え、
先頭段の単位シフトレジスタにおける第１トランスファゲートの他端および最終段の単位シフトレジスタにおける第２トランスファゲートの他端はスタートパルス信号が供給される端子に接続され、
その他の各段の単位シフトレジスタについて、第１トランスファゲートの他端は、前段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、第２トランスファゲートの他端は、後段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、
奇数段の単位シフトレジスタについては第１クロックドインバータはクロック信号がハイレベルの期間に動作し、第２クロックドインバータは反転クロック信号がハイレベルの期間に動作し、
偶数段の単位シフトレジスタについては第１クロックドインバータは反転クロック信号がハイレベルの期間に動作し、第２クロックドインバータはクロック信号がハイレベルの期間に動作し、
第１トランスファゲートと第２トランスファゲートのいずれか一方を導通状態とすることにより走査方向を切換える双方向シフトレジスタに対して、
走査方向が切り替わる前後のタイミングにおいてクロック信号をハイレベルに固定する制御回路を有することを特徴とする双方向シフトレジスタの駆動回路。
【請求項２】
単位シフトレジスタが複数段接続された双方向シフトレジスタであって、
各単位シフトレジスタが、第１クロックドインバータと、
第１クロックドインバータの出力端に入力端が接続されたインバータと、
インバータの出力端に入力端が接続され、第１クロックドインバータとインバータとの接続点に出力端が接続された第２クロックドインバータと、
第１クロックドインバータの入力端に一端が接続された第１トランスファゲートと、
第１クロックドインバータと第１トランスファゲートとの接続点に一端が接続された第２トランスファゲートと、を備え、
先頭段の単位シフトレジスタにおける第１トランスファゲートの他端および最終段の単位シフトレジスタにおける第２トランスファゲートの他端はスタートパルス信号が供給される端子に接続され、
その他の各段の単位シフトレジスタについて、第１トランスファゲートの他端は、前段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、第２トランスファゲートの他端は、後段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、
奇数段の単位シフトレジスタについては第１クロックドインバータはクロック信号がハイレベルの期間に動作し、第２クロックドインバータは反転クロック信号がハイレベルの期間に動作し、
偶数段の単位シフトレジスタについては第１クロックドインバータは反転クロック信号がハイレベルの期間に動作し、第２クロックドインバータはクロック信号がハイレベルの期間に動作し、
第１トランスファゲートと第２トランスファゲートのいずれか一方を導通状態とすることにより走査方向を切換える双方向シフトレジスタにおいて、
第１トランスファゲートと同時に導通状態になる第３トランスファゲートと、
第２トランスファゲートと同時に導通状態になる第４トランスファゲートと、
奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータの出力端が、直列に接続された第３トランスファゲートおよび第４トランスファゲートを介して接続される電源と、
を有することを特徴とする双方向シフトレジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置の走査線駆動回路、信号線駆動回路などに適用され、パルス信号の走査方向を順方向と逆方向とで切換え可能な双方向シフトレジスタに関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置に代表される画像表示装置では、信号線駆動回路で映像信号を水平方向に順次サンプリングするためのタイミング信号の生成や、走査線駆動回路で走査線を垂直方向に順次駆動するための走査信号の生成に、シフトレジスタが広く使用されている。
【０００３】
近年、携帯電話、タブレットＰＣ、ビデオカメラ用ＥＶＦ（電子ビューファインダー）といった各種機器は、画像表示装置として液晶表示装置を用いることが多い。そして、使用者の持ち手方向の自由度を広げ、使い勝手を向上させるために、液晶表示装置を回転させる回転機構を備えたものが多く開発され、商品化されている。これらの各機器においては、表示画面の向き、回転角などに応じて、上下あるいは左右を反転させた画像を表示することが望まれる。
【０００４】
また、液晶プロジェクタは、光源からの光を三原色に分離する分離光学系、分離した光を画像に応じて制御する３枚のライトバルブ、制御した光を合成する合成光学系、合成した光を拡大投影する投射光学系から構成されるが、このような光学系では、ライトバルブにより形成した画像を複数のミラーを用いて合成する。このとき、各ライトバルブにおいて通過するミラーの数が異なる。このため、特定のライトバルブの画像は反転しておく必要がある。また、プロジェクタは合成した画像をスクリーンに投影して使用する。この投影の方法には、スクリーンの表面から投影するフロントプロジェクションと裏面から投影するリアプロジェクションがある。このいずれの場合も、ライトバルブの画像は反転する必要がある。
【０００５】
上記のような画像の反転は、左右反転については信号線駆動回路、上下反転については走査線駆動回路に双方向シフトレジスタを用いることにより実現される。双方向シフトレジスタとしては、例えば特許文献１に記載のものが知られている。
【０００６】
図７は、双方向シフトレジスタの構成を示す回路図である。同図の双方向シフトレジスタは、第１クロックドインバータ６１、第２クロックドインバータ６２、インバータ６３、第１トランスファゲート６４、第２トランスファゲート６５を備えた単位シフトレジスタがｎ段（ｎは正の奇数）に渡って接続された構成である。
【０００７】
奇数段については、第１クロックドインバータ６１は、クロック信号ＣＫがハイレベルの期間に入力信号を反転させて出力する。第２クロックドインバータ６２は、クロックの反転信号／ＣＫがハイレベルの期間に入力信号を反転させて出力する。
【０００８】
偶数段については、第１クロックドインバータ６１は、クロックの反転信号／ＣＫがハイレベルの期間に入力信号を反転させて出力する。第２クロックドインバータ６２は、クロック信号ＣＫがハイレベルの期間に入力信号を反転させて出力する。
【０００９】
各単位シフトレジスタにおいて、第１クロックドインバータ６１の出力端と、第２クロックドインバータ６２の出力端と、インバータ６３の入力端は互いに接続される。また、インバータ６３の出力端は第２クロックドインバータ６２の入力端に接続される。これら第２クロックドインバータ６２とインバータ６３により、第１クロックドインバータ６１の出力電圧を、クロック信号ＣＫに同期したある一定期間の間保持するラッチ回路が形成される。
【００１０】
先頭段の単位シフトレジスタについては第１トランスファゲート６４を介してスタートパルス信号ＳＴが供給される端子に接続され、最終段（ｎ段目）の単位シフトレジスタについては第２トランスファゲート６５を介してスタートパルス信号ＳＴが供給される端子に接続される。
【００１１】
第１クロックドインバータ６１の入力端は、第１トランスファゲート６４を介して、前段の単位シフトレジスタにおける第１クロックドインバータ６１の出力端に接続され、また、第２トランスファゲート６５を介して、後段の単位シフトレジスタにおける第１クロックドインバータ６１の出力端にも接続される。
【００１２】
ここで、第１，第２トランスファゲート６４，６５について図８を用いて説明する。図８（ａ）は、トランスファゲートを表す回路記号であり、同様の記号を用いて図７においてもトランスファゲートを表現している。図８（ｂ）は、トランスファゲートを表す回路図である。トランスファゲートは、走査方向制御用の制御信号ＲＥＶと制御信号ＲＥＶの反転信号である反転制御信号／ＲＥＶとを用いてスイッチング制御される。すなわち、制御信号ＲＥＶがハイレベルであり、反転制御信号／ＲＥＶがローレベルであるときには、図８（ｃ）の等価回路に示すように、制御信号ＲＥＶが入力される方のスイッチが導通し、反転制御信号／ＲＥＶが入力される方のスイッチは切断される。また、制御信号ＲＥＶがローレベルであり、反転制御信号／ＲＥＶがハイレベルであるときには、図８（ｄ）の等価回路に示すように、制御信号ＲＥＶが入力される方のスイッチが切断され、反転制御信号／ＲＥＶが入力される方のスイッチが導通する。
【００１３】
図７の双方向シフトレジスタでは、第１、第２のトランスファゲート６４、６５のいずれか一方を導通状態にすることにより走査方向が切り替わる。このときの双方向シフトレジスタの動作の様子について次に説明する。
【００１４】
図９は、制御信号ＲＥＶがハイレベルのときの順方向走査での動作を表すタイミングチャートである。また、図１０は、制御信号ＲＥＶがローレベルのときの逆方向走査での動作を表すタイミングチャートである。ここで、ＳＴは、スタートパルス信号、ＣＫはクロック信号である。また、図示していないが、クロック信号ＣＫの反転信号である反転クロック信号／ＣＫも制御信号として用いられる。
【００１５】
ＳＲ（１）からＳＲ（ｎ）は、各段の単位シフトレジスタにおける第１クロックドインバータ６１の出力波形である。各単位シフトレジスタは、スタートパルスＳＴの位相を遅延させながら伝播させる。また、ＯＵＴ（１）からＯＵＴ（ｎ）は、奇数段目には第１クロックドインバータ６１の出力端に奇数個のインバータを設け、偶数段目には第１クロックドインバータ６１の出力端に偶数個のインバータを設けることで、ＳＲ（１）からＳＲ（ｎ）の波形を正論理パルスとして整形したものである。
【００１６】
順方向走査時においては、各段の単位シフトレジスタにおいて、制御信号ＲＥＶがハイレベル、反転制御信号／ＲＥＶがローレベルであるので、第１トランスファゲート６４がオンし、第２トランスファゲート６５がオフする。これにより、スタートパルスＳＴは、先頭段から最終段（ｎ段）へ向けて各段でのトランスファゲート６４と第１クロックドインバータ６１を介して伝播される。
【００１７】
具体的には、ハイレベルのスタートパルスＳＴが入力されると、先頭段においては、クロック信号ＣＫがハイレベルとなった期間に、第１クロックドインバータ６１はスタートパルス信号ＳＴを反転させてローレベル信号を出力する。反転クロック信号／ＣＫがハイレベルとなった期間では、第２クロックドインバータ６２およびインバータ６３で構成されるラッチ回路により、第１クロックドインバータが最後にオン状態であったときの出力であるローレベル信号をラッチして出力する（図９の信号ＳＲ（１））。
【００１８】
２段目においては、反転クロック信号／ＣＫがハイレベルの期間に、前段の第１クロックドインバータ６１からのローレベル信号を２段目の第１クロックドインバータ６１により反転してハイレベル信号を出力する。クロック信号ＣＫがハイレベルとなった期間では、第２クロックドインバータ６２およびインバータ６３からなるラッチ回路により、第１クロックドインバータ６１が最後にオン状態であったときの出力であるハイレベル信号をラッチして出力する（図９の信号ＳＲ（２））。３段目以降の単位シフトレジスタも同様に動作する。
【００１９】
このように各段の単位シフトレジスタが動作することで、図９のタイミングチャートに示すように、出力パルスはＯＵＴ（１）からＯＵＴ（ｎ）に向かって、１クロック幅だけオーバーラップしながら順次シフトしていく。
【００２０】
一方、逆方向走査時においては、各段の単位シフトレジスタにおいて、制御信号ＲＥＶがローレベル、反転制御信号／ＲＥＶがハイレベルであるので、第１トランスファゲート６４がオフし、第２トランスファゲート６５がオンする。これにより、スタートパルス信号ＳＴは、最終段から先頭段へ向けて各段でのトランスファゲート６５と第１クロックドインバータ６１を介して伝播される。
【００２１】
具体的には、ハイレベルのスタートパルスＳＴが入力されると、最終段（ｎ段）においては、クロック信号ＣＫがハイレベルとなった期間に、第１クロックドインバータ６１はハイレベルのスタートパルス信号ＳＴを反転させてローレベル信号を出力する。反転クロック信号／ＣＫがハイレベルとなった期間では、第２クロックドインバータ６２およびインバータ６３で構成されるラッチ回路により、第１クロックドインバータ６１が最後にオン状態であったときの出力であるローレベル信号をラッチして出力する（図１０の信号ＳＲ（ｎ））。
【００２２】
ｎ−１段目においては、反転クロック信号／ＣＫがハイレベルの期間に、最終段の第１クロックドインバータ６１からのローレベル信号をｎ−１段目の第１クロックドインバータ６１により反転してハイレベル信号を出力する。クロック信号ＣＫがハイレベルとなった期間では、第２クロックドインバータ６２およびインバータで構成されるラッチ回路により、第１クロックドインバータ６１が最後にオン状態であったときのハイレベル信号をラッチして出力する（図１０の信号ＳＲ（ｎ−１））。
【００２３】
このように各段が動作することで、図１０のタイミングチャートに示すように、出力パルスはＯＵＴ（ｎ）からＯＵＴ（１）に向かって、１クロック幅だけオーバーラップしながら順次シフトしていく。以上のようにして、双方向シフトレジスタが実現される。
【特許文献１】特開平１０−７４０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
図１１（ａ）に示すように、第１、第２のトランスファゲート６４、６５のオン状態とオフ状態とを切り替える制御信号ＲＥＶとその反転信号／ＲＥＶとの間に著しい遅延差がない場合においては、第１、第２のトランスファゲート６４，６５間に流れる電流Ｉは、瞬間的にわずかしか流れないためほとんど問題にならない。
【００２５】
しかしながら、例えば制御信号ＲＥＶが反転信号／ＲＥＶに対して大きく遅延した場合には、図１１（ｂ）に示すように、その切り替りにおいて制御信号ＲＥＶとその反転信号／ＲＥＶはどちらもハイレベルとなる期間が存在する。この期間には第１，第２のトランスファゲート６４，６５が共に導通してしまうため、図１１（ｃ）に示すように、第１，第２トランスファゲート間に大きな貫通電流が流れることになる。図１２は、このときの第１，第２トランスファゲート６４，６５のオン・オフ状態の遷移を示す図である。
【００２６】
ところで、連続動作を示す画像表示における走査方向の切り替えは、一般にノイズの発生や表示の乱れを未然に防ぐために、双方向シフトレジスタのパルス転送動作が完了した後に、垂直走査のブランキング期間に行われる。このブランキング期間では、双方向シフトレジスタへのクロックＣＫはローレベルで固定となっている。
【００２７】
このとき、奇数段の単位シフトレジスタについては、第１クロックドインバータ６１はオフ状態となり、第１クロックドインバータ６１の出力配線では、第２クロックドインバータ６２およびインバータ６３で構成されるラッチ回路により、第１クロックドインバータ６１が最後にオン状態であったときのハイレベル電位が保持されている。
【００２８】
このような状態において、走査方向を制御する制御信号ＲＥＶおよび反転制御信号／ＲＥＶが反転した場合、制御信号ＲＥＶの配線と第１クロックドインバータ６１の出力配線との間の寄生容量、あるいは、反転制御信号／ＲＥＶの配線と第１クロックドインバータ６１の出力端の配線との間の寄生容量などを介したカップリングにより、奇数段の単位シフトレジスタにおけるオフ状態である第１クロックドインバータ６１の出力配線の電位が、制御信号ＲＥＶ、反転制御信号／ＲＥＶの電位変動の影響を受けて変動する。
【００２９】
とくに、制御信号ＲＥＶがハイレベルからローレベルになる場合には、この影響を受けて、第１クロックドインバータ６１の出力配線の電位がハイレベルからローレベルに引き下げられ、インバータ６３と第２クロックドインバータ６２により構成されるラッチ回路により、このローレベル電位が取り込まれる。このように誤ってローレベルの電位がラッチ回路に取り込まれた場合、それ以降は第１クロックドインバータ６１の出力配線の電位はローレベルとして保持されることになる。
【００３０】
さらに、前述したように制御信号ＲＥＶとその反転信号／ＲＥＶとの間に大きな遅延差が発生した場合には、第１、第２のトランスファゲート６４、６５が共に導通し、図１３の太線で示される奇数段の第１クロックドインバータ６１の出力配線の電位が全てローレベルに引き下げられてしまうため、奇数段は全て誤動作する。
【００３１】
また、偶数段の第１のクロックドインバータ６１はオン状態であるから、奇数段の第１クロックドインバータ６１の出力配線の電位であるローレベルを取り込むことになり、結果的に全ての段について単位シフトレジスタの出力が誤動作する。この誤動作について次に説明する。
【００３２】
図１４は、順方向走査（ＲＥＶがハイレベル）から逆方向走査（ＲＥＶがローレベル）に切り替わる際の各波形のタイミングチャートである。
【００３３】
ＲＥＶ信号が切り替わるタイミングにおいて、各段の単位シフトレジスタが誤動作し、それらの出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）は全てハイレベルとなりパルスの幅が広がる。このため、この出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）を走査信号に用いた場合には、順方向走査から逆方向走査に逆転した直後の第１フレームにおいては、全ての走査線がオン状態になり、表示装置の画面全面が一瞬同じ輝度に変化しフラッシュして見える。順方向走査から逆方向走査に逆転した直後から第２フレーム以降に関しては、正常なシフトレジスタ動作となり、走査線の駆動波形のパルス幅も正常化する。
【００３４】
図１５は、逆方向走査（ＲＥＶがローレベル）から順方向走査（ＲＥＶがハイレベル）に切り替わる際の様子を表したタイミングチャートである。
【００３５】
この場合も同様に、ＲＥＶ信号が切り替わるタイミングにおいて、各段の単位シフトレジスタが誤動作し、それらの出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）は全てハイレベルとなりパルスの幅が広がる。このため、この出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）を走査信号に用いた場合には、順方向走査から逆方向走査に逆転した直後の第１フレームにおいては、全ての走査線がオン状態になり、表示装置の画面全面が一瞬同じ輝度に変化しフラッシュして見える。
【００３６】
このように、走査方向切り替えの際においては、画面全面が一瞬同じ輝度に変化してフラッシュして見えるため、著しく表示品位を損なうという問題があった。  
従来、上記の走査方向を切り替える際のフラッシュを回避するためには、走査線駆動回路にイネーブル回路を設けるなどして、走査方向切り替え直後の第１フレーム期間については、走査線と走査線駆動回路を切り離した状態とし、各段のシフトレジスタを１垂直期間動作させて出力信号を正常な電位に安定させた後、第２フレーム以降に走査線と走査線駆動回路を接続して表示を再開するなどの必要があった。
【００３７】
しかしながら、このような方法は、イネーブル回路ならびにイネーブル制御信号を必要とし、配線数の増加、回路規模の増大、消費電力の増加をもたらす。また、走査方向切り替え直後の第１フレームの映像が途切れるため、動画表示では走査方向切り替り時になめらかな映像表示が得られないという問題があった。さらには、走査方向切り替えの際に複雑なタイミング制御を必要とするため、コントローラのタイミング設計を困難なものとしていた。
【００３８】
本発明は、上記に鑑みてなされたものであり、その課題とするところは、複雑な回路構成や複雑なタイミングを使うことなく双方向シフトレジスタにおける走査方向の切り替え動作の信頼性を向上させることにある。
【課題を解決するための手段】
【００３９】
第１の本発明に係る双方向シフトレジスタの駆動回路は、単位シフトレジスタが複数段接続された双方向シフトレジスタであって、各単位シフトレジスタが、第１クロックドインバータと、第１クロックドインバータの出力端に入力端が接続されたインバータと、インバータの出力端に入力端が接続され、第１クロックドインバータとインバータとの接続点に出力端が接続された第２クロックドインバータと、第１クロックドインバータの入力端に一端が接続された第１トランスファゲートと、第１クロックドインバータと第１トランスファゲートとの接続点に一端が接続された第２トランスファゲートと、を備え、先頭段の単位シフトレジスタにおける第１トランスファゲートの他端および最終段の単位シフトレジスタにおける第２トランスファゲートの他端はスタートパルス信号が供給される端子に接続され、その他の各段の単位シフトレジスタについて、第１トランスファゲートの他端は、前段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、第２トランスファゲートの他端は、後段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、奇数段の単位シフトレジスタについては第１クロックドインバータはクロック信号がハイレベルの期間に動作し、第２クロックドインバータは反転クロック信号がハイレベルの期間に動作し、偶数段の単位シフトレジスタについては第１クロックドインバータは反転クロック信号がハイレベルの期間に動作し、第２クロックドインバータはクロック信号がハイレベルの期間に動作し、第１トランスファゲートと第２トランスファゲートのいずれか一方を導通状態とすることにより走査方向を切換える双方向シフトレジスタに対して、走査方向が切り替わる前後のタイミングにおいてクロック信号をハイレベルに固定する制御回路を有することを特徴とする。
【００４０】
本発明にあっては、走査方向の切り替えの前後でハイレベルのクロック信号を第１クロックドインバータに与えることで、奇数段の第１クロックドインバータの出力配線の電位が、寄生容量を介したカップリング等により本来の正常な電位とは異なる電位に変動したとしても、第１クロックドインバータを動作状態にし、出力配線の電位を本来の正常な電位に再充電して、誤動作を未然に防ぐ。
【００４１】
また、走査方向の切り替えの際に、各単位シフトレジスタにおいて制御信号の遅延により第１，第２トランスファゲートが同時に導通したとしても、奇数段における第１クロックドインバータの出力配線の電位を正常な電位とすることで、誤動作を未然に防ぐ。
【００４２】
これにより、従来例に対して大きな回路の変更を必要とすることなく、簡易なタイミング設定のみで走査方向の切り替え動作における信頼性の向上を図る。
【００４３】
第２の本発明に係る双方向シフトレジスタは、単位シフトレジスタが複数段接続された双方向シフトレジスタであって、各単位シフトレジスタが、第１クロックドインバータと、第１クロックドインバータの出力端に入力端が接続されたインバータと、インバータの出力端に入力端が接続され、第１クロックドインバータとインバータとの接続点に出力端が接続された第２クロックドインバータと、第１クロックドインバータの入力端に一端が接続された第１トランスファゲートと、第１クロックドインバータと第１トランスファゲートとの接続点に一端が接続された第２トランスファゲートと、を備え、先頭段の単位シフトレジスタにおける第１トランスファゲートの他端および最終段の単位シフトレジスタにおける第２トランスファゲートの他端はスタートパルス信号が供給される端子に接続され、その他の各段の単位シフトレジスタについて、第１トランスファゲートの他端は、前段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、第２トランスファゲートの他端は、後段の単位シフトレジスタにおける第１クロックドインバータの出力端に接続され、奇数段の単位シフトレジスタについては第１クロックドインバータはクロック信号がハイレベルの期間に動作し、第２クロックドインバータは反転クロック信号がハイレベルの期間に動作し、偶数段の単位シフトレジスタについては第１クロックドインバータは反転クロック信号がハイレベルの期間に動作し、第２クロックドインバータはクロック信号がハイレベルの期間に動作し、第１トランスファゲートと第２トランスファゲートのいずれか一方を導通状態とすることにより走査方向を切換える双方向シフトレジスタにおいて、第１トランスファゲートと同時に導通状態になる第３トランスファゲートと、第２トランスファゲートと同時に導通状態になる第４トランスファゲートと、奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータの出力端が、直列に接続された第３トランスファゲートおよび第４トランスファゲートを介して接続される電源と、を有することを特徴とする。
【００４４】
本発明にあっては、奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータの出力端を、第１トランスファゲートと同時に導通状態になる第３トランスファゲート、第２トランスファゲートと同時に導通状態になる第４トランスファゲートを介して電源に接続したことで、走査方向を切り替える際に、第１，第２トランスファゲートに供給される走査方向切り替え用の制御信号とその反転制御信号との間に著しい遅延差が発生して第１，第２トランスファゲートが同時に導通したとしても、第３，第４トランスファゲートを同時に導通させ、奇数段の第１クロックドインバータのオン／オフの動作状態によらず、電源から第３、第４のトランスファゲートを介して奇数段の第１のクロックドインバータの出力配線に対して正常な電位を供給して、誤動作を未然に防ぐ。
【００４５】
これにより、従来例に対して大きな回路の変更やタイミングの変更を必要とすることなく、走査方向の切り替え動作における信頼性の向上を図る。
【発明の効果】
【００４６】
本発明の双方向シフトレジスタの駆動回路によれば、複雑な回路構成や複雑なタイミングを使うことなく、双方向シフトレジスタにおける走査方向の切り替え動作の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００４７】
以下、本発明の実施の形態について図面を用いて説明する。
【００４８】
［第１の実施の形態］
図１は、本実施の形態における双方向シフトレジスタの駆動回路を、画像表示装置の一例である液晶表示装置に適用した場合の構成を示す回路図である。同図の液晶表示装置は、ガラス製のアレイ基板１３上に、交差するように配線された複数の走査線Ｇおよび複数の信号線Ｓ、走査線Ｇを駆動する走査線駆動回路７、信号線Ｓを駆動する信号線駆動回路８、走査線Ｇと信号線Ｓの各交差部に設けられた画素を有するとともに、フレキシブル基板上に形成された制御回路１２を有する。
【００４９】
本液晶表示装置では、アレイ基板に対向してガラス製の対向基板が配置され、アレイ基板と対向基板の間隙に液晶層が形成される。アレイ基板の表面には画素毎に液晶層に接触するように画素電極が形成され、対向基板の表面には液晶層に接触するように対向電極が形成される。
【００５０】
各画素は、ｎチャネルＭＯＳ型の薄膜トランジスタ１、蓄積容量２、液晶層に対応する液晶容量３を備える。各画素の薄膜トランジスタ１は、そのソース端子に信号線Ｓが接続され、そのゲート端子に走査線Ｇが接続され、そのドレイン端子に、蓄積容量２の一方の端子が接続されるとともに画素電極を介して液晶容量の一方の端子が接続される。共通電極線６は、蓄積容量２の他方の端子に接続されるとともに、対向電極を介して液晶容量３の他方の端子に接続される。なお、本実施の形態でいう画素とは、液晶表示装置に表示される画像の最小構成単位のことであり、光の明暗を制御する光スイッチのことをいう。
【００５１】
走査線駆動回路７は、双方向シフトレジスタ９、双方向シフトレジスタの各出力段に設けられた複数のＮＡＮＤ回路１０、各ＮＡＮＤ回路１０の出力段にそれぞれ設けられた複数のバッファ回路１１を備える。各ＮＡＮＤ回路１０は、双方向シフトレジスタ９の連続する２段分の出力を入力とし、１段分のパルスに波形を整形する。各バッファ回路１１は、各ＮＡＮＤ回路１０の出力信号の電流駆動能力を増幅して走査線Ｇに出力する。本実施の形態における双方向シフトレジスタ９の構成は、図７を用いて説明したものと同様の構成を適用でき、双方向シフトレジスタ９は、走査線Ｇをその走査方向を切り替えて駆動する。ここでは、双方向シフトレジスタ９の詳細な説明は重複するので省略する。
【００５２】
走査線駆動回路７、信号線駆動回路８は、各画素の薄膜トランジスタ１を形成する同一のプロセスを用いてアレイ基板１３上に形成される。これにより、薄膜トランジスタの製造プロセスで、画素、走査線駆動回路７、信号線駆動回路８を一括して製造でき、液晶表示装置の周辺回路を構成する部品を削減することができる。また、部材費用や実装に関わるコストを抑えることができ、かつ表示部周辺の額縁を小さくすることができ、もって安価な液晶表示装置を実現できる。
【００５３】
制御回路１２は、走査線駆動回路７に対しては制御信号ＲＥＶ、反転制御信号／ＲＥＶ、クロック信号ＣＫ、反転クロック信号／ＣＫ、スタートパルスＳＴ等を出力し、信号線駆動回路８に対してはクロック信号ＣＫ、反転クロック信号／ＣＫ、映像信号等を出力する。
【００５４】
このような構成の液晶表示装置において、走査線駆動回路７は、走査線Ｇを順に走査し、同一の走査線につながる複数の薄膜トランジスタ１をオンさせる電圧の走査信号を走査線Ｇに印加する。信号線駆動回路８は、表示させる画像データに応じた電圧の映像信号を信号線Ｓに印加する。これによって、信号線Ｓを通じて供給されてきた映像信号が、オン状態になった薄膜トランジスタ１を介して蓄積容量２と液晶３に印加される。次に、走査線Ｇに同一の走査線上の薄膜トランジスタ１をオフさせる電圧の走査信号を印加する。薄膜トランジスタ１がオフした後は、蓄積容量２、液晶３に印加された電圧は次の走査まで保持される。各走査線Ｇを順次オンさせていくことによって画面全体の表示を行う。
【００５５】
本実施形態における液晶表示装置は、従来のものに対し、走査方向を切り替える際のクロック信号ＣＫの制御が異なる。この制御について、図２、図３を用いて説明する。
【００５６】
図２は、走査方向が順方向から逆方向に切り替わる際のタイミングチャートである。同図において、ＳＲ（１）〜ＳＲ（ｎ）は、図７の各クロックドインバータ６１，６２の出力電圧波形、ＯＵＴ（１）〜ＯＵＴ（ｎ）は、図７の双方向シフトレジスタの出力電圧波形、Ｇａｔｅ（１）〜Ｇａｔｅ（ｎ−１）は、図１の各バッファ回路１１の出力電圧波形である。ここでは、上記の切り替えの際に、制御信号ＲＥＶは、ハイレベルからローレベルに変化する。制御信号ＲＥＶがハイレベルの際には順方向走査であり、Ｇａｔｅ（１）からＧａｔｅ（ｎ−１）に向かって走査線が順次駆動される。また、制御信号ＲＥＶがローレベルの際には逆方向走査であり、Ｇａｔｅ（ｎ−１）からＧａｔｅ（１）に向かって走査線が順次駆動される。この場合には、垂直方向において画像が反転した表示となる。
【００５７】
本液晶表示装置では、制御回路１２により、この切り替えの前後のタイミングにおいてクロック信号ＣＫをハイレベルに固定する。同図では、一例として、走査方向の切り替えを垂直ブランキング期間中に行うものとし、クロック信号ＣＫを垂直ブランキング期間においてハイレベルにした状態を示す。
【００５８】
図３は、走査方向が逆方向から順方向に切り替わる際のタイミングチャートである。ここでは、制御信号ＲＥＶは、ローレベルからハイレベルに変化する。制御回路１２により、この切り替えの前後のタイミングにおいてクロック信号ＣＫをハイレベルに固定する。同図でも、クロック信号ＣＫを垂直ブランキング期間においてハイレベルにした状態を示す。
【００５９】
このようなクロック信号ＣＫのタイミング制御により、走査方向を切り替える際に、図７に示した双方向シフトレジスタの奇数段の第１クロックドインバータ６１がオン動作状態に固定される。
【００６０】
したがって、本実施の形態によれば、走査方向の切り替えの前後でハイレベルのクロック信号ＣＫを奇数段の第１クロックドインバータ６１に与えることで、奇数段の第１クロックドインバータ６１の出力配線に対し、寄生容量によるカップリング等に起因して電位変動が発生したとしても、奇数段の第１クロックドインバータ６１がオン動作状態に固定され、先頭段または最終段に入力されるスタートパルス信号に基づいて奇数段の第１クロックドインバータ６１は正常な電圧を出力するので、出力配線の電位を本来の正常な電位に再充電することができ、誤動作を未然に防ぐことができる。
【００６１】
また、本実施の形態によれば、走査方向の切り替えの際に、各単位シフトレジスタにおいて制御信号ＲＥＶの遅延により第１，第２トランスファゲート６４，６５が同時に導通したとしても、奇数段における第１クロックドインバータの出力配線の電位は正常な電位を維持するので、誤動作を未然に防ぐことができる。
【００６２】
本実施の形態によれば、従来例に対して大きな回路の変更を必要とすることなく、簡易なタイミング設定のみで走査方向の切り替え時における動作の信頼性を向上させることができる。
【００６３】
本実施の形態によれば、本双方向シフトレジスタの駆動回路を表示装置に適用した場合には、走査方向を切り替えた直後の第１フレームにおいて、Ｇａｔｅ（１）からＧａｔｅ（ｎ−１）に示される走査線Ｇの駆動波形のパルス幅は広がることなく正常な走査動作がなされるので、表示品位を損ねることなく、連続したフレームで映像を表示することができる。
【００６４】
なお、本実施の形態においては、双方向シフトレジスタを走査線駆動回路に適用し、走査方向の切り替えにより垂直方向で画像を反転させる例について説明したが、これに限られるものではない。例えば、双方向シフトレジスタを信号線駆動回路に適用するものとし、走査方向の切り替えにより、水平方向で画像を反転させるようにしてもよい。あるいは、双方シフトレジスタを走査線駆動回路と信号線駆動回路の両方に適用し、垂直方向と水平方向の両方で画像を反転可能にしてもよい。いずれの場合にも、本双方向シフトレジスタの駆動回路を適用することで、走査方向の切り替え時の動作信頼性を向上させることができる。
【００６５】
［第２の実施の形態］
図４は、本実施の形態における双方向シフトレジスタの構成を示す回路図である。本双方向シフトレジスタは、図７の回路図に対して、奇数段のいずれかの単位シフトレジスタにおける第１クロックドインバータ６１の出力端が、第１トランスファゲート６４と同時に導通状態になる第３トランスファゲート６６、第２トランスファゲート６５と同時に導通状態になる第４トランスファゲート６７を介して電源ＶＤＤに接続された構成である。
【００６６】
同図では、一段目の単位シフトレジスタの第１クロックドインバータ６１の出力端が、直列に接続された第３、第４のトランスファゲート６６，６７を介して電源ＶＤＤに接続された状態を示す。
【００６７】
電源ＶＤＤは、回路動作のハイ論理レベルに相当するＤＣ電圧を供給する電圧源である。第３トランスファゲート６６は、制御信号ＲＥＶがハイレベルのときに導通し、第４トランスファゲート６７は、反転制御信号／ＲＥＶがハイレベルのときに導通する。
【００６８】
その他、図７と同一物には同一の符号を付すものとし、ここでは重複した説明は省略する。また、本双方向シフトレジスタを適用した液晶表示装置は、基本的には図１を用いて説明した第１の実施の形態のものと同様の構成である。
【００６９】
この構成によれば、双方向シフトレジスタの走査方向を切り替える際に、奇数段の第１のクロックドインバータの出力配線に対しカップリング等により本来の正常な電位とは異なる電位変動が発生したり、制御信号ＲＥＶとその反転信号／ＲＥＶとの間に著しい遅延差が発生して第１，第２トランスファゲート６４，６５が同時に導通したとしても、第３，第４トランスファゲート６６，６７が同時に導通するので、奇数段の第１クロックドインバータ６１のオン／オフ動作状態によらず、奇数段の第１クロックドインバータ６１の出力配線に対し、電源ＶＤＤから第３、第４のトランスファゲート６６，６７を介して正常な電位であるハイレベルの電位が供給される。
【００７０】
第１クロックドインバータ６１の出力配線の電位が正常な論理レベルに確定すると、制御信号ＲＥＶとその反転信号／ＲＥＶとの遅延差に起因して第１、第２のトランスファゲート６４，６５が同時に導通したとしても、全ての奇数段の第１クロックドインバータ６１の出力は正常電位に確定する。
【００７１】
また、それらの正常化した電位は、偶数段の第１クロックドインバータ６１の入力となるため、全ての偶数段の第１クロックドインバータ６１の出力電位も正常電位に確定する。
【００７２】
次に、本双方向シフトレジスタを適用した液晶表示装置の動作について図５、図６を用いて説明する。
【００７３】
図５は、走査方向が順方向から逆方向に切り替わる際のタイミングチャートであり、図６は、走査方向が逆方向から順方向に切り替わる際のタイミングチャートである。走査方向の制御信号ＲＥＶ、スタートパルスＳＴ、クロックＣＫのタイミングについては、図５は従来例のタイミングである図１４と同じであり、図６は図１５と同じである。
【００７４】
本双方向シフトレジスタは、前述したように誤動作を未然に防ぐことができるので、走査方向が順方向走査から逆方向走査に逆転した直後の第１フレームでは、図５に示すように、Ｇａｔｅ（１）からＧａｔｅ（ｎ−１）に示される走査線Ｇの駆動波形のパルス幅は広がることがなく、正常な走査動作が得られる。
【００７５】
また、走査方向が逆方向走査から順方向走査に逆転した直後の第１フレームにおいても、図６に示すように、Ｇａｔｅ（１）からＧａｔｅ（ｎ−１）に示される走査線Ｇの駆動波形のパルス幅は広がることがなく、正常な走査動作が得られる。
【００７６】
したがって、本実施の形態によれば、奇数段の単位シフトレジスタにおける第１クロックドインバータの出力端を、第１トランスファゲート６４と同時に導通状態になる第３トランスファゲート６６、第２トランスファゲート６５と同時に導通状態になる第４トランスファゲート６７を介して電源ＶＤＤに接続したことで、走査方向を切り替える際に、走査方向切り替え用の制御信号ＲＥＶとその反転制御信号／ＲＥＶとの間に著しい遅延差が発生して第１，第２トランスファゲートが同時に導通したとしても、第３，第４トランスファゲート６６，６７も同時に導通するので、奇数段の第１クロックドインバータのオン／オフの動作状態によらず、電源ＶＤＤから第３、第４のトランスファゲート６６，６７を介して奇数段の第１のクロックドインバータ６１の出力配線に対して正常な電位が供給され、誤動作を未然に防ぐことができる。
【００７７】
本実施の形態によれば、従来例に対して大きな回路の変更やタイミング制御の変更を必要とすることなく、走査方向の切り替え時における動作の信頼性を向上させることができる。
【００７８】
本実施の形態によれば、本双方向シフトレジスタの駆動回路を表示装置に適用した場合には、走査方向を切り替えた直後の第１フレームにおいて、Ｇａｔｅ（１）からＧａｔｅ（ｎ−１）に示される走査線Ｇの駆動波形のパルス幅は広がることなく正常な走査動作がなされるので、表示品位を損ねることなく、連続したフレームで映像を表示することができる。
【００７９】
なお、本実施の形態においては、先頭段の第１クロックドインバータ６１の出力端に第３、第４トランスファゲート６６，６７を介して電源ＶＤＤを接続したが、これに限られるものではない。他の奇数段における第１クロックドインバータ６１の出力端に第３、第４トランスファゲート６６，６７を介して電源ＶＤＤを接続してもよく、この場合にも上記と同様の効果を得ることができる。
【図面の簡単な説明】
【００８０】
【図１】第１の実施の形態における双方向シフトレジスタの駆動回路を適用した液晶表示装置の構成を示す回路図である。
【図２】上記の双方向シフトレジスタの駆動回路により順方向走査から逆方向走査に切り替える際の動作を示すタイミングチャートである。
【図３】上記の双方向シフトレジスタの駆動回路により逆方向走査から順方向走査に切り替える際の動作を示すタイミングチャートである。
【図４】第２の実施の形態における双方向シフトレジスタの構成を示す回路図である。
【図５】上記の双方向シフトレジスタの駆動回路により順方向走査から逆方向走査に切り替える際の動作を示すタイミングチャートである。
【図６】上記の双方向シフトレジスタの駆動回路により逆方向走査から順方向走査に切り替える際の動作を示すタイミングチャートである。
【図７】双方向シフトレジスタの構成を示す回路図である。
【図８】トランスファゲートを説明するための図であり、同図（ａ）は回路記号、同図（ｂ）は回路図、同図（ｃ）は制御信号ＲＥＶがハイレベルのときの等価回路、同図（ｄ）は制御信号ＲＥＶがローレベルのときの等価回路である。
【図９】順方向走査時の双方シフトレジスタの動作を示すタイミングチャートである。
【図１０】逆方向走査時の双方シフトレジスタの動作を示すタイミングチャートである。
【図１１】同図（ａ）は、制御信号ＲＥＶがハイレベルからローレベルに反転する際に遅延差がない場合の制御信号ＲＥＶと反転制御信号／ＲＥＶの電圧波形と、このときの第１，第２トランスファゲートに流れる電流波形を示す図である。同図（ｂ）は、制御信号ＲＥＶに著しい遅延がある場合の制御信号ＲＥＶと反転制御信号／ＲＥＶの電圧波形と、このときの第１，第２トランスファゲートに流れる電流波形を示す図である。
【図１２】制御信号ＲＥＶがハイレベルからローレベルに反転する際に制御信号ＲＥＶに著しい遅延があるときの第１，第２トランスファゲートの等価回路の変遷を示す図である。
【図１３】図７の回路図において、制御信号ＲＥＶがハイレベルからローレベルに反転する際に、クロック信号ＣＫがローレベルに固定で第１，第２トランスファゲートが誤動作により同時に導通状態になったときの奇数段における第１クロックドインバータの誤った出力信号が伝播する様子を示す図である。
【図１４】従来例の双方向シフトレジスタの駆動回路により順方向走査から逆方向走査に切り替える際の動作を示すタイミングチャートである。
【図１５】従来例の双方向シフトレジスタの駆動回路により逆方向走査から順方向走査に切り替える際の動作を示すタイミングチャートである。
【符号の説明】
【００８１】
１…薄膜トランジスタ，２…蓄積容量
３…液晶容量，６…共通電極線
７…走査線駆動回路
８…信号線駆動回路
９…双方向シフトレジスタ
１０…ＮＡＮＤ回路
１１…バッファ回路
１２…制御回路，１３…アレイ基板
６１…第１クロックドインバータ
６２…第２クロックドインバータ
６３…インバータ
６４…第１トランスファゲート
６５…第２トランスファゲート
６６…第３トランスファゲート
６７…第４トランスファゲート
【図１】
2006201296.tif 000003
【図２】
2006201296.tif 000004
【図３】
2006201296.tif 000005
【図４】
2006201296.tif 000006
【図５】
2006201296.tif 000007
【図６】
2006201296.tif 000008
【図７】
2006201296.tif 000009
【図８】
2006201296.tif 000010
【図９】
2006201296.tif 000011
【図１０】
2006201296.tif 000012
【図１１】
2006201296.tif 000013
【図１２】
2006201296.tif 000014
【図１３】
2006201296.tif 000015
【図１４】
2006201296.tif 000016
【図１５】
2006201296.tif 000017