(57)【要約】【課題】  製造過程において画素内で欠陥が発生しても、容易に正常画素に修復することができる薄膜トランジスタマトリクス及びその欠陥修復方法を提供する。【解決手段】  平面視で画素電極５から蓄積容量電極６の両端が露出するように構成されている。更に、この露出した部分の双方において、蓄積容量電極６に、ドレインバスライン２と平行な方向に延びる切欠部１０が形成されている。切欠部１０は、平面視で蓄積容量バスライン３を完全に横切るようにして形成されており、蓄積容量電極６の切欠部１０の先端に位置する部分である連結部１１は、蓄積容量バスライン３及び画素電極５のいずれとも重なり合っていない。そして、製造過程において、蓄積容量電極６とドレインバスライン２との間に短絡部が発生した場合には、レーザを用いて短絡部を切断するのではなく、連結部１１を切断する。このような措置では、蓄積容量バスライン３と短絡部とが導通することはない。【選択図】  図１Ａ
2006337453.tif 000002
【特許請求の範囲】
【請求項１】
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、
前記蓄積容量バスライン上に誘電体膜を介して形成された蓄積容量電極と、
前記蓄積容量電極に電気的に接続された画素電極と、
前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、
を有し、
前記蓄積容量電極は、
第１の部位と、
前記第１の部位よりも前記ゲートバスライン側に位置する第２の部位と、
平面視で前記画素電極及び前記蓄積容量バスラインから離間した位置において前記第１の部位と前記第２の部位とを電気的に接続する連結部と、
を有し、
前記第１の部位と前記第２の部位とは、前記連結部によってのみ接続されていることを特徴とする薄膜トランジスタマトリクス基板。
【請求項２】
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、
前記蓄積容量バスライン上に誘電体膜を介して形成された蓄積容量電極と、
前記蓄積容量電極に電気的に接続された画素電極と、
前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、
を有し、
前記蓄積容量バスラインの、平面視で前記画素電極、前記蓄積容量電極及び前記ドレインバスラインから離間した位置における幅は、平面視で前記蓄積容量電極と重なり合う部位の幅よりも狭いことを特徴とする薄膜トランジスタマトリクス基板。
【請求項３】
基板上に互いに並列して形成された複数のゲートバスラインと、
前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、
前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、
隣り合う２本のゲートバスラインに挟まれた領域内において、前記蓄積容量バスライン上に誘電体膜を介して形成された２個の蓄積容量電極と、
前記隣り合う２本のゲートバスラインに挟まれた領域内において、夫々前記２個の蓄積容量電極に電気的に接続された２個の画素電極と、
前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、
を有し、
前記蓄積容量バスラインの、前記２個の蓄積容量電極に挟まれ、且つ前記２個の画素電極に挟まれた領域に開口部が設けられていることを特徴とする薄膜トランジスタマトリクス基板。
【請求項４】
請求項１に記載の薄膜トランジスタマトリクス基板を製造する際に、前記ドレインバスラインと前記蓄積容量電極の第２の部位とが接続された場合に、前記連結部を切断することにより、前記ドレインバスラインと前記蓄積容量電極の第１の部位とが互いから絶縁された状態とする工程を有することを特徴とする薄膜トランジスタマトリクス基板の欠陥修復方法。
【請求項５】
請求項２に記載の薄膜トランジスタマトリクス基板を製造する際に、前記２個の蓄積容量電極との間に短絡部が発生するか、又は前記２個の画素電極の間に短絡部が発生した場合に、前記開口部の上方において、前記短絡部を切断する工程を有することを特徴とする薄膜トランジスタマトリクス基板の欠陥修復方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に好適な薄膜トランジスタマトリクス基板及びその欠陥修復方法に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）には、薄膜トランジスタ（ＴＦＴ）を備えた薄膜トランジスタマトリクス基板が用いられている。図７は、従来の薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【０００３】
従来の薄膜トランジスタマトリクス基板では、図７に示すように、複数のゲートバスライン１０１と複数のドレインバスライン（データバスライン）１０２とが互いに交差している。また、ゲートバスライン１０１及びドレインバスライン１０２の各交差位置の近傍には、薄膜トランジスタ（ＴＦＴ）１０４が画素毎に配置されている。即ち、ゲートバスライン１０１上にゲート絶縁膜及び半導体膜（図示せず）を介して、ドレインバスライン１０２から延出した部分と、ソース電極１０９とが配置されている。従って、ＴＦＴ１０４では、ゲートバスライン１０１の一部がゲート電極として機能し、ドレインバスライン１０２から延出した部分がドレイン電極として機能する。
【０００４】
また、ゲートバスライン１０１及びドレインバスライン１０２により画定された画素領域を横切って、ゲートバスライン１０１に平行に延びる蓄積容量バスライン１０３が形成されている。更に、蓄積容量バスライン１０３上には、窒化シリコン膜等からなる絶縁膜（図示せず）を介して蓄積容量電極１０６が画素毎に形成されている。この絶縁膜を介して対向する蓄積容量バスライン１０３と蓄積容量電極１０６との間には、蓄積容量が存在する。なお、この絶縁膜は、ＴＦＴ１０４にも存在しており、ここでは、ゲート絶縁膜として機能する。また、蓄積容量電極１０６は、コンタクトホール１０７を介して画素電極１０５に電気的に接続されている。画素電極１０５は、コンタクトホール１０８を介してソース電極１０９にも電気的に接続されている。
【０００５】
このような従来の薄膜トランジスタマトリクス基板を製造するに当たっては、ドレインバスライン１０２及び蓄積容量電極１０６を互いに同時に形成する。即ち、導電膜を形成した後に、これをパターニングすることにより、ドレインバスライン１０２及び蓄積容量電極１０６を形成する。しかしながら、このような方法では、図８に示すように、ドレインバスライン１０２と蓄積容量電極１０６との間に短絡部１１２が発生することがある。このような場合、レーザを用いて短絡部１１２を切断して欠陥を消滅させる必要がある。
【０００６】
しかしながら、短絡部１１２の下方に存在する窒化シリコン膜等の絶縁膜がレーザ照射により破壊されることがある。このような破壊が生じると、この絶縁膜の下に位置する蓄積容量バスライン１０３と短絡部１１２とが電気的に導通して、正常画素への修復ができなくなってしまう。
【０００７】
従来の薄膜トランジスタマトリクス基板には、図９に示すようなものもある。この薄膜トランジスタマトリクス基板では、１画素内に２分割された画素電極１０５ａ及び１０５ｂが配置されている。これに伴って、２分割された蓄積容量電極１０６ａ及び１０６ｂも配置されている。そして、蓄積容量電極１０６ａ及び１０６ｂが、夫々コンタクトホール１０７ａ、１０７ｂを介して画素電極１０５ａ、１０５ｂに電気的に接続されている。また、ＴＦＴ１０４は、画素電極１０５ａ及び１０５ｂ毎に設けられている。従って、例えば、上端からｎ本目のゲートバスライン１０１を間に挟む２個の画素の夫々に対してソース電極１０９が形成されている。
【０００８】
このような構成の薄膜トランジスタ基板では、１個の画素内で蓄積容量電極１０６ａ及び１０６ｂが同一の蓄積容量バスライン１０３の上方に、互いに僅かに離間して配置されているため、図１０に示すように、これらの間に短絡部１１３が発生することがある。また、図１１に示すように、画素電極１０５ａ及び１０５ｂの間に短絡部１１４が発生することもある。そして、短絡部１１３又は１１４をレーザ照射により切断しようとすると、短絡部１１３又は１１４と蓄積容量バスライン１０３とが電気的に導通して、正常画素への修復ができなくなることがある。
【０００９】
【特許文献１】特開平９−２２０２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、製造過程において画素内で欠陥が発生しても、容易に正常画素に修復することができる薄膜トランジスタマトリクス及びその欠陥修復方法を提供することにある。
【課題を解決するための手段】
【００１１】
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００１２】
本発明に係る第１の薄膜トランジスタマトリクス基板は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、前記蓄積容量バスライン上に誘電体膜を介して形成された蓄積容量電極と、前記蓄積容量電極に電気的に接続された画素電極と、前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、を有し、前記蓄積容量電極は、第１の部位と、前記第１の部位よりも前記ゲートバスライン側に位置する第２の部位と、平面視で前記画素電極及び前記蓄積容量バスラインから離間した位置において前記第１の部位と前記第２の部位とを電気的に接続する連結部と、を有し、前記第１の部位と前記第２の部位とは、前記連結部によってのみ接続されていることを特徴とする。
【００１３】
本発明に係る第２の薄膜トランジスタマトリクス基板は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、前記蓄積容量バスライン上に誘電体膜を介して形成された蓄積容量電極と、前記蓄積容量電極に電気的に接続された画素電極と、前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、を有し、前記蓄積容量バスラインの、平面視で前記画素電極、前記蓄積容量電極及び前記ドレインバスラインから離間した位置における幅は、平面視で前記蓄積容量電極と重なり合う部位の幅よりも狭いことを特徴とする。
【００１４】
本発明に係る第３の薄膜トランジスタマトリクス基板は、基板上に互いに並列して形成された複数のゲートバスラインと、前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、前記ゲートバスラインと実質的に平行な方向に延びる蓄積容量バスラインと、隣り合う２本のゲートバスラインに挟まれた領域内において、前記蓄積容量バスライン上に誘電体膜を介して形成された２個の蓄積容量電極と、前記隣り合う２本のゲートバスラインに挟まれた領域内において、夫々前記２個の蓄積容量電極に電気的に接続された２個の画素電極と、前記ゲートバスラインに接続されたゲートを備え、前記画素電極と前記ドレインバスラインとの間の導通／非導通を切り換えるトランジスタと、を有し、前記蓄積容量バスラインの、前記２個の蓄積容量電極に挟まれ、且つ前記２個の画素電極に挟まれた領域に開口部が設けられていることを特徴とする。
【００１５】
本発明に係る第１の薄膜トランジスタマトリクス基板の欠陥修復方法は、上記第１の薄膜トランジスタマトリクス基板を製造する際に、前記ドレインバスラインと前記蓄積容量電極の第２の部位とが接続された場合に、前記連結部を切断することにより、前記ドレインバスラインと前記蓄積容量電極の第１の部位とが互いから絶縁された状態とする工程を有することを特徴とする。
【００１６】
本発明に係る第２の薄膜トランジスタマトリクス基板の欠陥修復方法は、上記第２の薄膜トランジスタマトリクス基板を製造する際に、前記２個の蓄積容量電極との間に短絡部が発生するか、又は前記２個の画素電極の間に短絡部が発生した場合に、前記開口部の上方において、前記短絡部を切断する工程を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、製造過程において画素内で欠陥が発生しても、容易に正常画素に修復することができる。このため、総合的なデバイスの製造歩留まりを大幅に向上することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
【００１９】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１Ａは、本発明の第１の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図、図１Ｂは、図１Ａ中のＡ−Ａ線に沿った断面図である。
【００２０】
第１の実施形態では、図１Ａに示すように、複数のゲートバスライン１と複数のドレインバスライン（データバスライン）２とが互いに交差している。また、ゲートバスライン１及びドレインバスライン２の各交差位置の近傍には、薄膜トランジスタ（ＴＦＴ）４が画素毎に配置されている。即ち、ゲートバスライン１上にゲート絶縁膜及び半導体膜（図示せず）を介して、ドレインバスライン２から延出した部分と、ソース電極９とが配置されている。従って、ＴＦＴ４では、ゲートバスライン１の一部がゲート電極として機能し、ドレインバスライン２から延出した部分がドレイン電極として機能する。
【００２１】
また、ゲートバスライン１及びドレインバスライン２により画定された画素領域を横切って、ゲートバスライン１に平行に延びる蓄積容量バスライン３が形成されている。蓄積容量バスライン３は、図１Ｂに示すように、例えば基板１上に形成されている。更に、蓄積容量バスライン３上には、窒化シリコン膜等からなる絶縁膜（誘電体膜）５２を介して蓄積容量電極６が画素毎に形成されている。絶縁膜５２を介して対向する蓄積容量バスライン３と蓄積容量電極６との間には、蓄積容量が存在する。なお、絶縁膜５２は、ＴＦＴ４にも存在しており、ここでは、ゲート絶縁膜として機能する。また、蓄積容量電極６上には、絶縁膜５３を介して画素電極５が画素内に広がるようにして形成されている。蓄積容量電極６は、絶縁膜５３に形成されたコンタクトホール７を介して画素電極５に電気的に接続されている。画素電極５は、コンタクトホール８を介してソース電極９にも電気的に接続されている。
【００２２】
そして、本実施形態では、図１Ａに示すように、平面視で画素電極５から蓄積容量電極６の両端が露出するように構成されている。更に、この露出した部分の双方において、蓄積容量電極６に、ドレインバスライン２と平行な方向に延びる切欠部１０が形成されている。切欠部１０は、平面視で蓄積容量バスライン３を完全に横切るようにして形成されており、蓄積容量電極６の切欠部１０の先端に位置する部分である連結部１１は、蓄積容量バスライン３及び画素電極５のいずれとも重なり合っていない。本実施形態では、２個の切欠部１０に挟まれた部分が蓄積容量電極６の第１の部位であり、切欠部１０の外側の部分が第２の部位である。
【００２３】
このような第１の実施形態においても、図２に示すように、蓄積容量電極６とドレインバスライン２との間に短絡部１２が発生することがある。但し、本実施形態では、このような場合には、レーザを用いて短絡部１２を切断するのではなく、連結部１１を切断する。このような措置では、例え絶縁膜５２に損傷が生じたとしても、蓄積容量バスライン３と短絡部１２等とが導通することはない。従って、適切に正常な画素に修復することが可能である。
【００２４】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図３Ａは、本発明の第２の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図、図３Ｂは、図３Ａ中のＢ−Ｂ線に沿った断面図である。
【００２５】
第２の実施形態では、図３Ａ及び図３Ｂに示すように、第１の実施形態と同様に、平面視で画素電極５から蓄積容量電極６が露出するように構成されている。更に、この露出した部分において、蓄積容量電極６に、ドレインバスライン２と平行な方向に延びる開口部（くりぬき部）２０が形成されている。開口部２０は、平面視で蓄積容量バスライン３を完全に横切るようにして形成されており、蓄積容量電極６の開口部２０の両端に位置する部分である２個の連結部２１は、蓄積容量バスライン３及び画素電極５のいずれとも重なり合っていない。本実施形態では、２個の開口部２０に挟まれた部分が蓄積容量電極６の第１の部位であり、開口部２０の外側の部分が第２の部位である。
【００２６】
このような第２の実施形態では、蓄積容量電極６とドレインバスライン２との間に短絡部が発生した場合、２個の連結部２１をレーザにより切断すればよい。
【００２７】
第１の実施形態と第２の実施形態とを比較すると、短絡部が発生した場合の切断箇所が第１の実施形態において少なく、作業量が少なくて済む。一方、連結部１１及び２１は、蓄積容量電極６のうちで狭い領域であるため、導通が確保されない場合がある。そして、第１の実施形態では、１個の連結部１１で導通が確保されない場合には、１個の画素内で、蓄積容量電極６が完全に２個に分断されてしまうのに対し、第２の実施形態では、１個の連結部２１で導通が確保されない場合でも、他方で導通が確保されていれば、蓄積容量電極６が分断されることがない。従って、第２の実施形態において冗長性が高い。製造条件等に応じて第１又は第２の実施形態を選択すればよい。
【００２８】
なお、短絡部が発生して欠陥が修復された画素では、他の画素と比較すると、蓄積容量電極６の面積が小さくなり、蓄積容量自体が小さくなる。このため、液晶表示装置にくみ上げた場合に多少の輝度の違いが発生する。しかしながら、このような画素は、多数の画素のうちの極めて少数であるため、目視上は認識されにくい。
【００２９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図４は、本発明の第３の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【００３０】
第３の実施形態では、図４に示すように、平面視で画素電極５により蓄積容量電極６が完全に覆われている。但し、平面視で、蓄積容量バスライン３の、ドレインバスライン２、蓄積容量電極６及び画素電極５とは重なり合わない位置に、ドレインバスライン２と平行な方向に延びる切欠部３０が形成されている。
【００３１】
このような第３の実施形態では、蓄積容量電極６とドレインバスライン２との間に短絡部が発生した場合、切欠部３０の上方において、レーザを用いて短絡部を切断すればよい。この位置で切断を行えば、蓄積容量バスライン３と短絡部とが導通することが回避される。
【００３２】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図５は、本発明の第４の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【００３３】
第４の実施形態では、図５に示すように、第３の実施形態と同様に、平面視で画素電極５により蓄積容量電極６が完全に覆われている。但し、平面視で、蓄積容量バスライン３の、ドレインバスライン２、蓄積容量電極６及び画素電極５とは重なり合わない位置に、ドレインバスライン２と平行な方向に延びる開口部（くりぬき部）４０が形成されている。
【００３４】
このような第４の実施形態では、蓄積容量電極６とドレインバスライン２との間に短絡部が発生した場合、開口部４０の上方において、レーザを用いて短絡部を切断すればよい。この位置で切断を行えば、蓄積容量バスライン３と短絡部とが導通することが回避される。
【００３５】
第３の実施形態と第４の実施形態とを比較すると、第４の実施形態において冗長性が高い。
【００３６】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図６Ａは、本発明の第５の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図、図６Ｂは、図６Ａ中のＣ−Ｃ線に沿った断面図である。
【００３７】
第５の実施形態においては、１画素内に２分割された画素電極５ａ及び５ｂが配置されている。これに伴って、２分割された蓄積容量電極６ａ及び６ｂも配置されている。そして、蓄積容量電極６ａ及び６ｂが、夫々コンタクトホール７ａ、７ｂを介して画素電極５ａ、５ｂに電気的に接続されている。また、ＴＦＴ４は、画素電極５ａ及び５ｂ毎に設けられている。従って、１本のゲートバスライン１を間に挟む２個の画素の夫々に対してソース電極９が形成されている。
【００３８】
そして、本実施形態では、図６Ａ及び図６Ｂに示すように、蓄積容量バスライン１０３の、蓄積容量電極６ａ及び６ｂの間に位置する領域に開口部１３が形成されている。開口部１３の形状は、蓄積容量バスライン３と平行に延びる形状であることが好ましい。
【００３９】
このような第５の実施形態においても、図１０又は図１１に示す従来技術と同様に、蓄積容量電極６ａ及び６ｂ間に短絡部が発生したり、画素電極５ａ及び５ｂ間の短絡部が発生したりすることがある。但し、本実施形態では、このような場合には、開口部１３の上方で短絡部をレーザ照射により切断することができる。これは、開口部１３の上方であれば、例え絶縁膜５２に損傷が生じたとしても、蓄積容量バスライン３と短絡部とが導通することはないからである。従って、適切に正常な画素に修復することが可能である。
【００４０】
また、開口部１３の形状が蓄積容量バスライン３と平行に延びる形状である場合には、開口部１３の存在に伴う蓄積容量バスライン３の抵抗の増加が低く抑えられる。また、開口部１３によって蓄積容量バスライン１０３と蓄積容量電極６ａ又は６ｂとの重なり合う面積が減少することはないので、十分な蓄積容量を確保することも可能である。
【００４１】
なお、特許文献１（特開平９−２２０２３号公報）には、補助容量線の太さが信号線と重なり合う位置において細くされた液晶表示装置が開示されているが、蓄積容量電極に相当するものは存在していないため、本発明が解決しようとする短絡が生じない。このため、特許文献１の記載から短絡に伴う欠陥を修復するために、蓄積容量バスラインの幅を調節することに容易に想到することはできない。
【図面の簡単な説明】
【００４２】
【図１Ａ】本発明の第１の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図１Ｂ】図１Ａ中のＡ−Ａ線に沿った断面図である。
【図２】第１の実施形態における欠陥を示す図である。
【図３Ａ】本発明の第２の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図３Ｂ】図３Ａ中のＢ−Ｂ線に沿った断面図である。
【図４】本発明の第３の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図５】本発明の第４の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図６Ａ】本発明の第５の実施形態に係る薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図６Ｂ】図６Ａ中のＣ−Ｃ線に沿った断面図である。
【図７】従来の薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図８】図７に示す１画素の領域における欠陥を示す図である。
【図９】従来の他の薄膜トランジスタマトリクス基板における１画素の領域を示すレイアウト図である。
【図１０】図９に示す１画素の領域における欠陥を示す図である。
【図１１】図９に示す１画素の領域における他の欠陥を示す図である。
【符号の説明】
【００４３】
１：ゲートバスライン
２：ドレインバスライン
３：蓄積容量バスライン
４：薄膜トランジスタ（ＴＦＴ）
５、５ａ、５ｂ：画素電極
６、６ａ、６ｂ：蓄積容量電極
７、８：コンタクトホール
９：ソース電極
１０：切欠部
１１：連結部
１２：短絡部
２０：開口部
２１：連結部
３０：切欠部
３１：連結部
４０：開口部
４１：連結部
【図１Ａ】
2006337453.tif 000003
【図１Ｂ】
2006337453.tif 000004
【図２】
2006337453.tif 000005
【図３Ａ】
2006337453.tif 000006
【図３Ｂ】
2006337453.tif 000007
【図４】
2006337453.tif 000008
【図５】
2006337453.tif 000009
【図６Ａ】
2006337453.tif 000010
【図６Ｂ】
2006337453.tif 000011
【図７】
2006337453.tif 000012
【図８】
2006337453.tif 000013
【図９】
2006337453.tif 000014
【図１０】
2006337453.tif 000015
【図１１】
2006337453.tif 000016