(57)【要約】【課題】  素子形成基板除去時に分離層が割れることによる、ＴＦＴ製造歩留まりの低下を防止できる薄膜素子の製造方法を提供する。【解決手段】  複数のＴＦＴ１０２間に保護層６０１が形成されＴＦＴ１０２、保護層６０１下層に分離層４０２が形成されているため、中間転写基板７０１にＴＦＴ１０２が仮着され素子形成基板４０１、分離層４０２が除去される際に悪影響が及ぶことを防止できる。【選択図】  図１３
2006196712.tif 000002
【特許請求の範囲】
【請求項１】
素子形成基板上に分離層、アンダーコート層を順次形成する工程と、
前記アンダーコート層上に薄膜素子を形成する工程と、
前記分離層を前記素子形成基板上の全面に残したまま前記薄膜素子を基板面内において分離する工程と、
分離された前記薄膜素子間に保護層を形成する工程と、
前記素子形成基板を除去する工程と、
前記薄膜素子を中間転写基板に転写する工程と、
を具備することを特徴とする薄膜素子の製造方法。
【請求項２】
前記保護層は前記素子形成基板全面に形成されることを特徴とする請求項１に記載の薄膜素子の製造方法。
【請求項３】
前記素子形成基板を除去する工程の後、前記薄膜素子間に形成された保護層を除去する工程をさらに有することを特徴とする請求項１、２のいずれかに記載の薄膜素子の製造方法。
【請求項４】
前記保護層はノボラック樹脂、ポリイミド樹脂、アクリル樹脂、クレゾール樹脂、トルエン樹脂、フェノール樹脂、ビニル樹脂、エポキシ樹脂、アルキド樹脂、酢酸ビニル樹脂、メラミン樹脂、スチレン樹脂、フッ素樹脂、ポリノルボルネン、ポリパラヒドロキシスチレン、メタクリルなどを含む樹脂から選ばれる材料より形成されることを特徴とする請求項１〜３のいずれかに記載の薄膜素子の製造方法。
【請求項５】
前記分離層はアモルファスシリコン、金属酸化膜、または窒化シリコン膜より形成されることを特徴とする請求項１〜４のいずれかに記載の薄膜素子の製造方法。
【請求項６】
前記アンダーコート層は酸化珪素または窒化珪素より形成されることを特徴とする請求項１〜５のいずれかに記載の薄膜素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス素子などの薄膜素子の製造方法に関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイは、薄型で低消費電力でありカラー表示も可能であるため、ノート型パソコンや情報携帯端末、モニター、テレビ、携帯電話の表示画面など、多くの表示装置に用いられている。より高品位な表示が要求される液晶ディスプレイや有機ＥＬディスプレイには、ガラス基板上に、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐｏｌｙ−Ｓｉ）を活性層とした、薄膜トランジスタ（ＴＦＴ）がマトリクス状に配置された、アクティブマトリクス基板が用いられている。アクティブマトリクス基板への要求として、低消費電力、高品位な表示などとともに、大画面化、軽量化、薄型化、製造コストの低減などがある。
【０００３】
これらの要求を満たすため、素子転写型のアクティブマトリクス素子の製造方法が例えば特許文献１などで提案されている。この発明においては、アモルファスシリコンＴＦＴ（以下、「ａ−Ｓｉ  ＴＦＴ」という）を素子形成基板に形成し、中間転写基板に転写した後、さらに配線などを形成した転写先基板に転写してアクティブマトリクス素子を形成している。
【０００４】
上記の方法でアクティブマトリクス素子を形成した場合、転写先基板は素子形成基板の大きさに制約されずに大きくすることができる。また、アクティブマトリクス素子作製のうちで高温プロセスが必要となるａ−Ｓｉ  ＴＦＴは耐熱性の高い素子形成基板に高密度に形成しておき、転写先基板にａ−Ｓｉ  ＴＦＴを間引いて転写することにより、配線形成と比較してコストの高いａ−Ｓｉ  ＴＦＴ形成の寄与分を減らすことができる上、転写先基板としては耐熱性の低いプラスチックフィルムを用いることも可能であり、ロールトゥロールの印刷技術などとの組み合わせによりローコストでアクティブマトリクス素子を形成することが可能である。
【０００５】
一方で、上記特許文献１に記載された方法のようにした場合、素子形成基板をエッチングなどにより除去する時に、ａ−Ｓｉ  ＴＦＴがダメージを受けてしまい、ａ−Ｓｉ  ＴＦＴが接着・剥離層から剥がれたり、ａ−Ｓｉ  ＴＦＴが割れたりするという問題がある。
【０００６】
そこで、上記の問題点を解決するために、素子形成基板とａ−Ｓｉ  ＴＦＴとの間の分離層について、ａ−Ｓｉ  ＴＦＴ部分以外でも残したままで素子形成基板をエッチング液を用いるなどの方法で除去する方法が提案されている（特許文献２参照）。この方法においては、隣接するａ−Ｓｉ  ＴＦＴの間の部分には分離層が残っているため、素子形成基板を除去する際に、ａ−Ｓｉ  ＴＦＴが直接エッチング液に晒されることはない。
【特許文献１】特開２００１−７３４０公報
【特許文献２】特開２００４−１１９９３６公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献２に記載された方法では、以下のような問題がある。すなわち隣接するＴＦＴを基板面内で分離した後に素子形成基板が除去されると、隣接するＴＦＴの間の部分には分離層のみが残るため、隣接するＴＦＴの間の部分を支える構造の強度が十分でなくなる。このため、素子形成基板を除去する際のエッチャントへの暴露などの化学的要因や、熱や応力などの物理的要因により、隣接するＴＦＴの間の部分で分離層が割れてしまう、という問題がある。
【０００８】
本発明は、上記問題点に鑑み、素子形成基板除去時に分離層が割れることによる、ＴＦＴ製造歩留まりの低下を防止できる薄膜素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために本発明の薄膜素子の製造方法は、素子形成基板上に分離層、アンダーコート層を順次形成する工程と、前記アンダーコート層上に薄膜素子を形成する工程と、前記分離層を前記素子形成基板上の全面に残したまま前記薄膜素子を基板面内において分離する工程と、分離された前記薄膜素子間に保護層を形成する工程と、前記素子形成基板のみ除去する工程と、前記薄膜素子を中間転写基板に転写する工程とを具備することを特徴とする。
【発明の効果】
【００１０】
本発明の薄膜素子の製造方法によれば、素子を基板上に形成した後、基板面内で素子を分離し、素子形成基板を除去した後、素子を転写先基板に転写する、という素子の転写方法において、素子がダメージを受ける、という問題を防ぐことができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【実施例１】
【００１２】
本実施例においては、素子形成基板上に分離層、アンダーコート層を形成した後、アモルファスシリコンＴＦＴ（以下、「ＴＦＴ」という）を素子形成基板に形成した後、ＴＦＴを中間転写基板に転写し、さらに転写先基板に転写してアクティブマトリクスを形成する一連の工程について説明する。
【００１３】
まず、図１に断面図を示すように、無アルカリガラスからなる素子形成基板４０１上に１００ｎｍ程度の分離層４０２、１００ｎｍ程度のアンダーコート層３０５を形成する。この分離層４０２は、後に行う素子形成基板の分離工程で、ＴＦＴと素子形成基板４０１とを分離する機能を持てばよい。分離層４０２の材料としては、基板分離方法としてエキシマレーザ等のレーザ照射によりＴＦＴと素子形成基板４０１との密着力が低下することを利用した方法を用いる場合、アモルファスシリコンなどの膜を用いればよく、また基板分離方法として素子形成基板４０１をエッチング除去する方法を用いる場合には、分離層４０２は素子形成基板４０１をエッチングする際のエッチングストッパとして機能すればよいため、例えばタンタル酸化膜等の金属酸化膜やシリコン窒化膜などを用いればよい。また、アンダーコート層３０５としてはシリコン酸化膜やシリコン窒化膜などを用いればよい。なお、本実施例では素子形成基板４０１は無アルカリガラスを用いているが、それに限定されず、シリコンなど他の材料からなる基板を用いてもよい。
【００１４】
次に、図２に示すように、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金、Ａｌ−Ｎｄ合金などの金属薄膜をスパッタ法などにより成膜後、パターニングすることによりゲート電極１０６を１００〜５００ｎｍ程度の厚さに形成する。続いて、図３に示すように、ゲート電極を覆うように、プラズマＣＶＤ法によりシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜１０７を厚さ１００〜５００ｎｍ程度形成する。その後、半導体層１０８としてアモルファスシリコン層を厚さ３０〜２００ｎｍ程度、チャネル保護絶縁膜１０９としてシリコン窒化膜を３０〜２００ｎｍ程度順次積層し、裏面露光によりチャネル保護絶縁膜１０９をゲート電極１０６に自己整合させて加工する。
【００１５】
続いて、図４に示すように、燐をドープしたｎ型半導体１１０を３０〜１００ｎｍ程度化学気相成長法（ＣＶＤ）で形成し、その上に金属薄膜を１００〜５００ｎｍ程度成膜した後、金属薄膜をパターニングすることで、ソース電極１１１とドレイン電極１１２を形成し、さらにｎ型半導体１１０、アモルファスシリコン層をパターニングする。
【００１６】
続いて、図５に示すように、プラズマＣＶＤにより、シリコン窒化膜からなるパッシベーション膜１１３を１００〜３００ｎｍ成膜し、ソース電極１１１、ドレイン電極１１２、ゲート電極１０６の部分にコンタクトホール１１４を形成する。このようにしてＴＦＴ１０２を形成する。
【００１７】
ＴＦＴ１０２形成後、図６に平面図を、図７に断面図をそれぞれ示すように、ＴＦＴの外側の分離端１１８より外側にあるパッシベーション膜１１３、ゲート絶縁膜１０７、アンダーコート層３０５をエッチングにより除去し、基板面内方向で個々のＴＦＴに分離する。エッチングの方法としては、ＢＨＦ（弗酸と弗化アンモニウムの混合液）など、弗酸系のエッチャントを用いたウェットエッチングや、六弗化硫黄（ＳＦ６）、四弗化炭素（ＣＦ４）などの弗素系ガスを使用して反応性イオンエッチング、ケミカルドライエッチングなどをおこなうドライエッチングがある。ここで、分離層４０２は素子形成基板４０１上の全面に残るようにする。また、本実施例では分離端１１８で区切られるＴＦＴ１０２の大きさは４０μｍ×４０μｍとし、隣接するＴＦＴ１０２間の間隔は２０μｍとし、素子形成基板４０１上にＴＦＴ１０２を６０μｍの周期でマトリクス状に形成した。
【００１８】
続いて、図８に示すように、素子形成基板４０１上に全面に有機樹脂からなる保護層６０１を形成する。有機樹脂としてはノボラック樹脂、ポリイミド樹脂、アクリル樹脂、クレゾール樹脂、トルエン樹脂、フェノール樹脂、ビニル樹脂、エポキシ樹脂、アルキド樹脂、酢酸ビニル樹脂、メラミン樹脂、スチレン樹脂、フッ素樹脂、ポリノルボルネン、ポリパラヒドロキシスチレン、メタクリルなどを含む樹脂を用いることができるが、これらに限られない。保護層６０１としては、後に述べる基板分離工程においてエッチャントにより素子形成基板を除去する場合には、エッチャントに対して耐薬品性があることが望ましい。また、下地となるＴＦＴ１０２および分離層４０２に対して密着性がよいことに加え、酸素プラズマによるアッシングや、溶剤への溶解などにより、後の除去工程において残渣無く除去できることが望ましい。保護層６０１の厚さとしては、０．０５〜５μｍ程度とすればよい。ここでは、フェノール系樹脂と溶剤の混合液をスピンコート法により塗布した後、ベークして溶剤を揮発させることで厚さ０．５μｍのフェノール系樹脂からなる保護層６０１を形成した。
【００１９】
保護層形成後、図９に示すように、仮着層７０４が形成された中間転写基板７０１を用意する。仮着層７０４は表面の粘着力や接着力を変化できるものが好ましく、外部から熱や光を加えることで粘着力や接着力が低下する材料を用いればよい。中間転写基板７０１としては、無アルカリガラスや石英、ソーダライム、Ｓｉ基板、ステンレス板、アルミ板、アルミホイル、あるいはＰＥＴやＰＥＮ、ポリエステルなどのプラスチックフィルムなどを用いることができる。光照射で粘着力や接着力を低下させる仮着層を用いる場合には、所望の波長の光を透過する材質を選択すればよい。
【００２０】
次に、図１０に示すように、素子形成基板４０１と中間転写基板７０１とを、保護層６０１と仮着層７０４とが向い合うように接着する。続いて図１１に示すように、中間転写基板に接着されたＴＦＴ１０２と素子形成基板４０１とを分離する。分離層４０２としてアモルファスシリコンを用いた場合、エキシマレーザを照射することで、分離層４０２のアモルファスシリコンと素子形成基板４０１の無アルカリガラスとの間でアブレーション（界面摩擦）が生じ、分離層４０２とアンダーコート層３０５の密着力が低下する。この現象を用いてＴＦＴ１０２を素子形成基板から剥離することができる。この他にも、素子形成基板を弗酸を含むエッチャントでエッチング除去してもよい。この場合、分離層４０２としては素子形成基板をエッチングする際のエッチングストッパとして機能すればよいため、例えばタンタル酸化膜等の金属酸化膜や窒化膜、シリコン膜やシリコン窒化膜など、およびこれらの積層膜を用いればよい。
【００２１】
図１１に示す基板分離工程において、隣接するＴＦＴの間の部分には、分離層４０２に加えて有機樹脂からなる保護層６０１があるので、分離層４０２のみの場合と比べて強度が強くなるため、エッチャントへの暴露などの化学的要因や、熱や応力などの物理的要因によってもクラックや剥がれなどのダメージが入りにくくなる。また、分離層４０２にピンホールがある場合でも、隣接するＴＦＴの間には保護層６０１があるため、ＴＦＴの側面がエッチャントに晒されることによるダメージも防ぐことができる。
【００２２】
そして、図１２に示すように分離層４０２をＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）などを用いたウェットエッチング、または六弗化硫黄、四弗化炭素などの弗素系ガスを使用した、反応性イオンエッチング、ケミカルドライエッチングなどのドライエッチングにより除去すると、分離層４０２が除去された面においてＴＦＴのある部分にはアンダーコート層３０５が、ＴＦＴの無い部分には保護層６０１が露出する。
【００２３】
分離層４０２除去後、図１３に示すように、隣接するＴＦＴの間に形成された保護層６０１を除去する。保護層６０１の除去方法としては、中間転写基板７０１のＴＦＴ側の面より酸素を含むプラズマを照射してアッシングしてもよいし、溶剤に浸すことで保護層を取り除いてもよい。アッシングをおこなう場合でも溶剤を用いる場合でも、シリコン酸化膜やシリコン窒化膜などからなるアンダーコート層３０５はダメージを受けない条件で、有機樹脂からなる保護層６０１のみ除去することができる。特に、アッシングをおこなう場合、アンダーコート層３０５は酸素プラズマに対してハードマスクの機能を持ち、ＴＦＴ１０２へのダメージを防ぎつつ、隣接するＴＦＴ１０２の間の保護層６０１をセルフアライン的に除去することができる。以上により、図１３に示すように、基板面内で分離された形でＴＦＴ１０２を中間転写基板７０１に転写することができる。
【００２４】
続いて、中間転写基板７０１より転写先基板にＴＦＴを転写し、アクティブマトリクス基板を形成する工程について説明する。図１４に転写先基板３０１の平面図を、図１５に走査線１０５、蓄積容量線１２３の拡大平面図を、図１６に図１５のＡ−Ａにおける断面図を示す。図１４に示すように、転写先基板３０１には、走査線１０５、蓄積容量線１２３が互いに平行になるよう交互に形成された素子転写領域１２６が形成されている。この素子転写領域１２６は、走査線１０５、蓄積容量線１２３が延在する方向に平行な方向におけるＴＦＴの配置間隔を１２０μｍ、配置個数を５７６０個とし、走査線１０５、蓄積容量線１２３が延在する方向に垂直な方向におけるＴＦＴの配置間隔を３６０μｍ、配置個数を１０８０個とすると、対角方向の長さは３１．２インチとなる。転写先基板３０１としては無アルカリガラス、プラスチックフィルムなどを用いることができる。
【００２５】
図１６に示すように、転写先基板３０１上に蒸着やスパッタにより金属薄膜を形成し、フォトリソグラフィによりレジストパターンを形成する。その後金属薄膜をレジストパターンを用いエッチングすることにより膜厚０．１〜５μｍ、線幅１０〜３０μｍ程度の走査線１０５、蓄積容量線１２３を形成する。走査線１０５、蓄積容量線１２３は、他にスクリーン印刷法またはインクジェット法により形成しても良い。具体的には、導電性ペーストで走査線１０５、蓄積容量線１２３の配線パターンを形成し、１５０〜６００℃程度で３０分程度アニールを行う。走査線１０５を形成する周期は、素子形成基板４０１上にＴＦＴ１０２を形成する周期の整数倍にすると効率的にＴＦＴを転写することができる。本実施例では、転写先基板３０１の上に走査線１０５を形成する周期は３６０μｍ、後に述べる信号線１０４を形成する周期は１２０μｍとしている。素子形成基板４０１上にＴＦＴ１０２を形成する周期は縦、横ともに６０μｍであるので、走査線１０５の周期はＴＦＴ１０２の周期の６倍、信号線１０４の周期はＴＦＴの周期の２倍となっている。
【００２６】
図１７は接着層１２５形成後の転写先基板３０１の平面図である。図１８は図１７のＢ−Ｂにおける断面図である。走査線１０５、蓄積容量線１２３形成後、図１７、１８に示すように、走査線１０５の上に層間絶縁膜３０２を０．２〜０．５μｍの厚さに形成した後、転写先基板３０１上、ＴＦＴを転写する部分に接着層１２５を形成する。この接着層１２５の下面の面積は、ＴＦＴの面積とほぼ同様４０μｍ角であり、厚さは１〜５μｍ程度である。層間絶縁膜３０２は無機絶縁膜をプラズマＣＶＤやスパッタにより形成してもよいし、ポリイミドやアクリル樹脂、ベンゾシクロブテン（ＢＣＢ）等の有機膜を用いてもよく、層間絶縁膜３０２を形成した後、ＴＦＴ１０２を転写する部分の近傍において、走査線１０５表面が露出するように層間絶縁膜にコンタクト用のスルーホール１２４を形成しておく。接着層１２５の形成方法としてはスクリーン印刷などで塗布して形成してもよいし、感光性アクリルを塗布後に露光して形成してもよい。また、接着層１２５中には、Ｃｒなどのメタルの微粒子を分散させたものや黒色レジストを用いても良い。これらの方法でレジストを黒色化又は不透明化することで、この上に転写されるアクティブ素子中への光漏れが低減し、トランジスタのスイッチング比を向上することができ、最終的に形成された表示装置の画質が向上する。接着層１２５としては、感光性を有する有機樹脂を用いるとフォトリソグラフィを用いたパターニングが可能であり、感光性のない樹脂を用いるよりもコストが低減し、簡便な方法でパターニングを行うことができる。もちろん、感光性のない有機樹脂を用いた場合はエッチングや印刷等によりパターニング形成が可能である。例えば形成する周期が横方向に１２０μｍ、縦方向に３６０μｍの場合で、横方向に５７６０個、縦方向に１０８０個マトリクス状に形成するとすれば、素子転写領域は対角３１．２インチとなる。
【００２７】
続いて、中間転写基板７０１上のＴＦＴ１０２を転写先基板３０１に転写する。図１９は中間転写基板７０１上のＴＦＴ１０２を転写先基板３０１に転写する際の上部から見た図を示しているが、理解を容易にするため、中間転写基板７０１の記載を省略している。図２０は図１９のＣ−Ｃにおける断面図である。図２０に示すように、転写先基板３０１上の接着層１２５と中間転写基板７０１上のＴＦＴ１０２とが重なるように中間転写基板７０１と転写先基板３０１を保持した後、転写先基板３０１と中間転写基板７０１に一定の圧力を加え、外部から熱や光を加えるなどして仮着層７０４の粘着力や接着力を低下させ、転写先基板３０１と中間転写基板７０１とを離すことで中間転写基板７０１から転写先基板３０１へＴＦＴの転写をおこなう。
【００２８】
転写した後の中間転写基板７０１の平面図を図２１に、転写先基板３０１の平面図を図２２に、図２２のＤ−Ｄ断面図を図２３にそれぞれ示す。図２１に示すように、中間転写基板７０１に形成されたＴＦＴのうち、１２分の１個が転写先基板３０１に転写されており、中間転写基板７０１上から無くなっている。上記のＴＦＴの転写プロセスを繰り返すことで、転写先基板３０１の全ての接着層の上にＴＦＴを選択的に転写することができ、転写先基板３０１上にＴＦＴをマトリクス状に配置することができる。
【００２９】
さらに、図２４に示すように、ＴＦＴ１０２の上に残った保護層６０１を取り除く。保護層の除去方法としては、酸素を含むプラズマを照射してアッシングしてもよいし、溶剤に浸すことで保護層を取り除いてもよいが、層間絶縁膜３０２や接着層１２５がダメージを受けないように選択的な条件を選ぶ必要がある。
【００３０】
続いて、図２５〜３０に示すように、ＴＦＴ１０２をマトリクス状に配置した転写先基板３０１に信号線１０４、平坦化膜３０３、画素電極１０３をこの順で形成する。図２５は画素領域の一部分を示す平面図、図２６は図２５のＥ−Ｅ断面図である。まず、図２５、２６に示すように、信号線１０４を走査線１０５と同様な材料で形成する。信号線１０４はＴＦＴ１０２のドレイン電極１１２と接続されている。信号線１０４を形成するのと同時に走査線１０５とＴＦＴ１０２のゲート電極１０６を接続するためのコンタクト配線１２７、蓄積容量電極１２８、蓄積容量電極１２８とソース電極を接続するためのコンタクト配線１２９も同時に同様に形成する。蓄積容量線１２３と蓄積容量電極１２８との間で蓄積容量が形成される。
【００３１】
次に図２７、２８に示すように、ＴＦＴ１０２を含む転写先基板３０１上に平坦化膜３０３を形成する。図２７は画素領域の一部分を示す平面図、図２８は図２７のＦ−Ｆ断面図である。平坦化膜３０３はアクリル系樹脂を２〜２０μｍ程度塗布後にアニールすることにより形成し、表面の凹凸を約０．５μｍ以下となっている。平坦化膜３０３としては、表面の凹凸を約０．５μｍ以下とするため、無機絶縁膜を形成し、研磨してもよい。平坦化膜３０３のうち、蓄積容量電極の上の部分にコンタクト部２０１を形成する。コンタクト部の形成方法としては、平坦化膜３０３を形成後に平坦化膜上にレジストを塗布し、露光現像工程後にエッチングすることにより形成すればよい。また、平坦化膜３０３として感光性のある樹脂材料を用いる場合には、平坦化膜３０３を塗布後に露光現像を行うことで形成してもよい。
【００３２】
図２９は画素領域の一部分を示す平面図、図３０は図２９のＧ−Ｇ断面図である。平坦化膜３０３形成後、図２９、３０に示すように、平坦化膜上にＩＴＯ（Indium Tin Oxide）膜をスパッタにより成膜し、パターニングすることで画素電極１０３を形成する。
【００３３】
なお、走査線１０５や信号線１０４などの配線の形成、接着層１２５の形成、層間絶縁膜３０２のスルーホールの形成、中間転写基板７０１から転写先基板３０１への素子の転写の順序は実施例１に挙げた以外の方法を用いることができる。
【００３４】
以上の工程により形成されたアクティブマトリクス基板を用いて液晶ディスプレイを形成することにより、素子形成時の基板サイズや基板の材質に制約を受けない、フレキシブルで大画面なＴＦＴ−ＬＣＤを実現できる。
【００３５】
本実施例では、アクティブマトリクス基板を用いたＴＦＴ−ＬＣＤを例に挙げたが、これに限らず、有機ＥＬディスプレイや電気泳動ディスプレイなど、ＬＣＤ以外の表示デバイスや、ＣＣＤなど、アクティブマトリクス基板を用いた他のデバイス、さらには半導体レーザやＬＥＤなど、他の薄膜デバイスにも適用できる。
【実施例２】
【００３６】
次に、実施例２について図３１〜３４を用いて説明する。本実施例においては、実施例１と異なる部分のみを説明し、同様の部分については省略する。
【００３７】
本実施例では、素子形成基板４０１上の保護層６０１の形状が実施例１とは異なっている。
【００３８】
実施例１の図７に示す工程までと同様、素子形成基板４０１上にＴＦＴ１０２を形成した後、素子形成基板４０１面内方向で個々のＴＦＴごとに分離する。
【００３９】
続いて、図３１に示すように、素子形成基板４０１のうち、ＴＦＴのコンタクトホール１１４上およびその近傍を除いた部分に有機樹脂からなる保護層６０１を形成する。有機樹脂を素子形成基板４０１上全面に形成した後、フォトリソグラフィ工程によりコンタクトホール１１４部分のみエッチング除去してもよいし、また感光性を有する有機樹脂を保護層６０１に用い、有機樹脂を露光することで保護層６０１をパターニングしてもよい。ここでは、ポリイミド樹脂と溶剤の混合液をスピンコート法により塗布した後、露光、現像、ベークの工程を経ることで、図３１に示すように、コンタクトホール１１４上およびその近傍にのみ開口を有する、厚さ１μｍのポリイミド樹脂からなる保護層６０１を形成した。隣接するＴＦＴの間の部分には保護層６０１が形成されている。
【００４０】
続いて、実施例１と同様の方法で、図３２に示すように、ＴＦＴ１０２が形成された素子形成基板４０１と中間転写基板７０１とを貼り合わせた後、ＴＦＴ１０２を中間転写基板７０１に転写する。この場合でも、図３３に示す基板分離工程において、隣接するＴＦＴ１０２の間の部分には、分離層４０２に加えて有機樹脂からなる保護層６０１があるので、分離層４０２やＴＦＴ１０２にはダメージが入りにくいことは実施例１の場合と同様である。また、隣接するＴＦＴ１０２の間に形成された保護層６０１をアッシングや溶剤を用いて除去することにより、図３３に示すように、基板面内で分離された形でＴＦＴ１０２を中間転写基板７０１に転写することができる。
【００４１】
さらに、実施例１と同様の方法で転写先基板３０１にＴＦＴ１０２を転写するが、本実施例ではＴＦＴ１０２のコンタクトホール１１４上には保護層６０１が無いので、転写先基板３０１にＴＦＴ１０２を転写した後、ソース・ドレイン電極１１１、１１２と信号線、蓄積容量線とのコンタクトを取るための保護層６０１の除去が必要無い。従って、保護層６０１除去のための酸素プラズマアッシングや溶剤の使用が必須となるため、層間絶縁膜３０２や接着層１２５はこれらのプロセスに耐性のあるものを選ぶ必要が生じる。しかしながら本実施例においてはその必要がないため、層間絶縁膜３０２や接着層１２５を選ぶ際の自由度が大きくなるというメリットがある。
【００４２】
ＴＦＴ１０２転写後、実施例１（図２６〜３０）と同様の方法で転写先基板３０１に信号線１０４、平坦化膜３０３、画素電極１０３を形成する。このようにして、アクティブマトリクス基板を形成することができる。
【実施例３】
【００４３】
次に、実施例３について図を用いて説明する。本実施例においては、実施例１と異なる部分のみを説明し、同様の部分については省略する。
【００４４】
本実施例では、実施例２と同様、素子形成基板４０１上に保護層６０１を形成する際の形状が第１の実施形態とは異なっている。
【００４５】
実施例１の図７に示す工程までと同様、素子形成基板上にＴＦＴ１０２を形成した後、基板面内方向で個々のＴＦＴごとに分離する。
【００４６】
続いて、図３５に示すように、素子形成基板４０１のうち、隣接するＴＦＴ１０２の間の部分にのみ、有機樹脂からなる保護層６０１を形成する。ここで、保護層６０１の表面は、ＴＦＴ１０２の表面の高さとほぼ同等となっている。この形状の作成方法としては、ＴＦＴ１０２の方がＴＦＴ１０２の間の部分より高くなっているため、その段差を利用し、スピンコートにより所望の部分にのみ保護層６０１を形成してもよいし、ＴＦＴ１０２上も含めて素子形成基板４０１上に保護層６０１を形成した後、ポリッシングなどによりＴＦＴ１０２の上の部分の保護層６０１のみ選択的に除去することで所望の形状としてもよい。
【００４７】
続いて、実施例１と同様の方法で、図３６に示すように、素子形成基板４０１と中間転写基板７０１を重ね合わせた後、ＴＦＴ１０２を中間転写基板７０１に転写する。この場合でも、基板分離工程において、隣接するＴＦＴの間の部分には、分離層４０２に加えて有機樹脂からなる保護層６０１があるので、分離層４０２やＴＦＴ１０２にはダメージが入りにくいことは実施例１の場合と同様である。また、隣接するＴＦＴ１０２の間に形成された保護層６０１をアッシングや溶剤を用いて除去することにより、図３７に示すように、基板面内で分離された形でＴＦＴ１０２を中間転写基板７０１に転写することができる。
【００４８】
さらに、第１の実施形態と同様の方法で転写先基板にＴＦＴを転写するが、本実施例ではＴＦＴ１０２上には保護層６０１が無いので、転写先基板３０１にＴＦＴ１０２を転写した後に保護層を除去しなくてもよいため、層間絶縁膜３０２や接着層１２５を選ぶ際の自由度が大きくなるというメリットがある。
【００４９】
続いて、実施例１と同様の方法で転写先基板に信号線１０４、平坦化膜３０３、画素電極１０３を形成する。このようにして、アクティブマトリクス基板を形成する。
【実施例４】
【００５０】
次に、実施例４について図３８〜４３を用いて説明する。本実施例ではスイッチング素子としてトップゲート型のｐｏｌｙ−Ｓｉ  ＴＦＴを用いているところが実施例１〜３と異なっているが、ａ−Ｓｉ  ＴＦＴを用いても構わない。また、実施例１〜３と同一構成には同一符号を付している。
【００５１】
まず図３８に示すように、無アルカリガラスからなる素子形成基板４０１上に５０〜２００ｎｍ程度の分離層４０２を形成する。分離層４０２の材料としては、弗酸性のエッチャントに対して耐性のある、シリコン系膜、金属膜、ＳｉＮx、ＡｌＯx、ＴａＯxなどの絶縁性材料などが考えられる。この分離層４０２上に、ＳｉＯxからなり、厚さが１０〜２０ｎｍ程度の第１支持層１１５、ＳｉＮxからなり、厚さが５０〜２００ｎｍ程度の第２支持層１１６、ＳｉＯxからなり、厚さが５０〜２００ｎｍ程度の第３支持層１１７を順次形成し、さらにこの第３支持層１１７上にポリシリコン薄膜からなり、厚さが５０〜１００ｎｍ程度の半導体層１０８を形成する。半導体層１０８には必要に応じてｐ型ドーパントである硼素やｎ型ドーパントである燐をイオンドーピングなどの方法により打ち込むことでキャリア濃度の制御をおこなう。
【００５２】
この半導体層１０８を含む第３支持層１１７表面に、ＳｉＯｘからなり、厚さが５０〜２００ｎｍ程度のゲート絶縁膜１０７を形成する。続いて、ゲート絶縁膜１０７の上にＭｏＷ、Ａｌなどの金属膜を成膜後、パターニングすることでゲート電極１０６を形成する。ゲート電極１０６の層厚は例えば本実施例では３００ｎｍであり、ゲート長は例えば５μｍ程度である。ゲート電極１０６を含むゲート絶縁膜１０７表面に、ＳｉＯxからなる層間絶縁膜１１９が形成される。ゲート電極１０６を挟むように形成された、半導体層１０８のソース・ドレイン領域部分に接続するように、層間絶縁膜１１９、ゲート絶縁膜１０７を貫通してソース電極１１１、ドレイン電極１１２がそれぞれ形成される。このようにしてＴＦＴ１０２が形成される。ソース電極１１１、ドレイン電極１１２形成後、層間絶縁膜１１９表面にはＳｉＮｘなどからなるパッシベーション膜１１３が形成され、最後にこれらソース電極１１１、ドレイン電極１１２表面を露出するように、パッシベーション膜１１３にコンタクトホールを設ける。
【００５３】
その後、図３９に示すように、ＴＦＴ１０２が形成されていない部分のパッシベーション膜１１３、層間絶縁膜１１９、ゲート絶縁膜１０７、第３支持層１１７、第２支持層１１６、第１支持層１１５を基板の表面側から異方性エッチング等を用いて選択的にエッチング除去することで、個々のＴＦＴ１０２に分割する。この際、第３支持層１１７までを所定のマスクで露光したレジストパターンをマスクに、ＢＨＦなど弗酸系のエッチャントを用いたウエットエッチングでエッチングし、その後エッチングでパターニングされた第３支持層１１７をマスクに第２支持層１１６は六弗化硫黄、四弗化炭素など弗素を含有するガスなどによるドライエッチング、第1支持層１１５はＢＨＦなどによるウエットエッチングでパターニングする。第１支持層１１５をエッチングする際のエッチングストッパとしては分離層４０２を用いればよい。分離層４０２があることにより、第２支持層１１６のエッチングのエッチングレートを制御して第１支持層１１５と同時に一度でエッチング加工しても構わない。
【００５４】
続いて、図４０に示すように、個々に分割されたＴＦＴ１０２の間隔を埋めるように有機樹脂からなる保護層６０１を形成する。この保護層６０１の表面はほぼ平坦な形状となっている。ここでは、ポリイミド樹脂と溶剤の混合液をスピンコート法により塗布した後、露光、現像、ベークして溶剤を揮発させることで表面が平坦な形状を得ることができる。保護層６０１形成後、他の実施例と同様、保護層６０１の表面と中間転写基板７０１とを仮着層７０４を介して貼り合わせる。
【００５５】
貼り合わせた後、図４１に示すように、素子形成基板４０１を弗酸系エッチャントでエッチング除去する。分離層は耐弗酸性を持つため、素子形成基板をエッチングする際のエッチングストッパとして機能する。隣接するＴＦＴの間の部分には、分離層４０２に加えて有機樹脂からなる保護層６０１があるので、分離層４０２のみの場合と比べて強度が強くなるため、エッチャントへの暴露などの化学的要因や、熱や応力などの物理的要因によってもクラックや剥がれなどのダメージが入りにくくなり、ＴＦＴ１０２が本工程のエッチャントによる影響を受けることなく素子形成基板４０１を完全に除去できる。
【００５６】
続いて、分離層４０２を別のエッチャントでエッチングする。エッチング方法はＴＭＡＨなどを用いたウエットエッチングでも、六弗化硫黄、四弗化炭素などの弗素系ガスを使用した、反応性イオンエッチング、ケミカルドライエッチングなどのドライエッチングでもよい。これにより、各ＴＦＴ１０２が保護層６０１で周囲を覆われた形で分離層４０２から切り離されるため、ＴＦＴ１０２がウエットエッチングのエッチャント、またはドライエッチングのガスの影響を受けることを防止することができる。
【００５７】
その後、ＴＦＴ１０２毎にパターン形成された第１支持層１１５をマスクに保護層６０１をＯ2プラズマやウエットエッチングにより加工すれば、図４３に示すように、保護層を基板面内でＴＦＴごとに分離することができる。その後は、実施例１の図１９以降の工程と同様、ＴＦＴ１０２を転写先基板３０１上の層間絶縁膜３０２に接着させれば、アクティブマトリクス基板が完成する。
【００５８】
上記構成の支持層を用いた場合、分離層４０２をエッチングする際にシリコン窒化膜ではなくシリコン酸化膜との間の選択性を得ればよいため、弗素系ガスを使用したドライエッチでの選択性が向上する。その結果、シリコン窒化膜を確実に残すことができ、裏面に対するパッシベーション効果が高められ、トランジスタの信頼性が向上する。
【００５９】
また、転写元基板上で絶縁層を島状に加工する際にもシリコン窒化膜と分離層の間の選択性を容易にとることができるので分離層がダメージを受けて基板除去の際の欠陥になることを防止できる。
【００６０】
さらに、シリコン窒化膜では応力が大きくなることがあるが、上下をシリコン酸化膜ではさむことで応力を制御でき、基板除去でのクラック発生、基板除去後の素子の反りなどを軽減できる。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１に係る薄膜素子の製造方法を示す（素子形成基板の）断面図である。
【図２】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図３】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図４】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図５】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図６】本発明の実施例１に係る薄膜素子の製造方法を示す平面図である。
【図７】図６のＡ−Ａ´における断面図である。
【図８】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図９】本発明の実施例１に係る中間転写基板の断面図である。
【図１０】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図１１】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図１２】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図１３】本発明の実施例１に係る薄膜素子の製造方法を示す断面図である。
【図１４】本発明の実施例１に係る転写先基板の平面図である。
【図１５】図１４の走査線、蓄積容量線付近の拡大図である。
【図１６】図１５のＡ−Ａ線における断面図である。
【図１７】図１５に接着層を形成した際の平面図である。
【図１８】図１７のＢ−Ｂ線における断面図である。
【図１９】中間転写基板上のＴＦＴを転写先基板に転写する工程の上面図である。
【図２０】図１９のＣ−Ｃ線における断面図である。
【図２１】図１９、２０に示す転写工程後の中間転写基板の平面図である。
【図２２】図１９、２０に示す転写工程後の転写先基板の平面図である。
【図２３】図２２のＤ−Ｄ線における断面図である。
【図２４】本発明の実施例１に係る薄膜素子の製造方法のうち、配線工程を示す断面図である。
【図２５】本発明の実施例１に係る薄膜素子の製造方法のうち、配線工程を示す平面図である。
【図２６】図２５のＥ−Ｅ線における断面図である。
【図２７】本発明の実施例１に係る薄膜素子の製造方法のうち、配線工程を示す平面図である。
【図２８】図２７のＦ−Ｆ線における断面図である。
【図２９】本発明の実施例１に係る薄膜素子の製造方法のうち、配線工程を示す平面図である。
【図３０】図２９のＧ−Ｇ線における断面図である。
【図３１】本発明の実施例２に係る薄膜素子の製造方法を示す断面図である。
【図３２】本発明の実施例２に係る薄膜素子の製造方法を示す断面図である。
【図３３】本発明の実施例２に係る薄膜素子の製造方法を示す断面図である。
【図３４】本発明の実施例２に係る薄膜素子の製造方法を示す断面図である。
【図３５】本発明の実施例３に係る薄膜素子の製造方法を示す断面図である。
【図３６】本発明の実施例３に係る薄膜素子の製造方法を示す断面図である。
【図３７】本発明の実施例３に係る薄膜素子の製造方法を示す断面図である。
【図３８】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【図３９】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【図４０】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【図４１】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【図４２】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【図４３】本発明の実施例４に係る薄膜素子の製造方法を示す断面図である。
【符号の説明】
【００６３】
１０２  …  ＴＦＴ
１０３  …  画素電極
１０４  …  信号線
１０５  …  走査線
１０７  …  ゲート絶縁膜
１０６  …  ゲート電極
１０８  …  半導体層
１０９  …  チャネル保護絶縁膜
１１０  …  ｎ型半導体
１１１  …  ソース電極
１１２  …  ドレイン電極
１１３  …  パッシベーション膜
１１４  …  コンタクトホール
１１５  …  第１支持層
１１６  …  第２支持層
１１７  …  第３支持層
１１８  …  分離端
１１９、３０２  …  層間絶縁膜
１２３  …  蓄積容量線
１２４  …  走査線コンタクト用スルーホール
１２５  …  接着層
１２６  …  素子転写領域
１２７  …  ゲート電極とのコンタクト配線
１２８  …  蓄積容量電極
１２９  …  蓄積容量電極とのコンタクト配線
２０１  …  コンタクト部
３０１  …  転写先基板
３０３  …  平坦化膜
３０５  …  アンダーコート層
４０１  …  素子形成基板
４０２  …  分離層
６０１  …  保護層
７０１  …  中間転写基板
７０４  …  仮着層
【図１】
2006196712.tif 000003
【図２】
2006196712.tif 000004
【図３】
2006196712.tif 000005
【図４】
2006196712.tif 000006
【図５】
2006196712.tif 000007
【図６】
2006196712.tif 000008
【図７】
2006196712.tif 000009
【図８】
2006196712.tif 000010
【図９】
2006196712.tif 000011
【図１０】
2006196712.tif 000012
【図１１】
2006196712.tif 000013
【図１２】
2006196712.tif 000014
【図１３】
2006196712.tif 000015
【図１４】
2006196712.tif 000016
【図１５】
2006196712.tif 000017
【図１６】
2006196712.tif 000018
【図１７】
2006196712.tif 000019
【図１８】
2006196712.tif 000020
【図１９】
2006196712.tif 000021
【図２０】
2006196712.tif 000022
【図２１】
2006196712.tif 000023
【図２２】
2006196712.tif 000024
【図２３】
2006196712.tif 000025
【図２４】
2006196712.tif 000026
【図２５】
2006196712.tif 000027
【図２６】
2006196712.tif 000028
【図２７】
2006196712.tif 000029
【図２８】
2006196712.tif 000030
【図２９】
2006196712.tif 000031
【図３０】
2006196712.tif 000032
【図３１】
2006196712.tif 000033
【図３２】
2006196712.tif 000034
【図３３】
2006196712.tif 000035
【図３４】
2006196712.tif 000036
【図３５】
2006196712.tif 000037
【図３６】
2006196712.tif 000038
【図３７】
2006196712.tif 000039
【図３８】
2006196712.tif 000040
【図３９】
2006196712.tif 000041
【図４０】
2006196712.tif 000042
【図４１】
2006196712.tif 000043
【図４２】
2006196712.tif 000044
【図４３】
2006196712.tif 000045