(57)【要約】【課題】発光素子の経時劣化に対し、新たな方法により解決することを課題とする。【解決手段】モニター画素の電極の電位をサンプリングし、発光画素にフィードバックすることにより、発光素子の経時劣化を補正し、且つ書き込み動作期間を複数の期間に分け、書き込み動作期間に複数行選択し、その重み付けされた発光期間により表示階調を表現することができる。すなわち、複数のモニター用発光素子と、複数のモニター用発光素子が有する電極の電位の変化をモニターするモニター線と、複数のモニター用発光素子のいずれかがショートすると、モニター線を介してショートしたモニター用発光素子へ供給される電流を電気的に遮断する手段とを有する発光装置である。【選択図】図１
2006337986.tif 000002
【特許請求の範囲】
【請求項１】
１フレームを複数のサブフレームに分割して画像を表示する発光装置において、
電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、
前記電流源から前記第１の配線を介して前記第１の発光素子に電流を供給する回路と、
前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置。
【請求項２】
１フレームを複数のサブフレームに分割して画像を表示する発光装置において、
電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、
前記電流源から前記第１の配線を介して前記第１の発光素子に電流を供給する回路と、
前記第１の発光素子の一方の電極と他方の電極とがショートしたときに、前記第１の発光素子への電流の供給を遮断する回路と、
前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置。
【請求項３】
１フレームを複数のサブフレームに分割して画像を表示する発光装置において、
第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第１の配線に電気的に接続され、ソースとドレインのうち他方が前記第１の発光素子の一方の電極に電気的に接続された第３のトランジスタと、
前記第１の配線に接続する電流源と、
ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、
前記第１の発光素子の一方の電極と他方の電極とがショートしたときに、前記第３のトランジスタをオフする回路と、
前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置。
【請求項４】
１フレームを複数のサブフレームに分割して画像を表示する発光装置において、
第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、
ソースとドレインのうち一方が前記第１の配線に電気的に接続され、ソースとドレインのうち他方が前記第１の発光素子の一方の電極に電気的に接続された第３のトランジスタと、
前記第１の配線に接続する電流源と、
入力端子が前記第３のトランジスタのソースとドレインのうち他方に電気的に接続され、出力端子が前記第３のトランジスタのゲートに電気的に接続されたインバータと、
ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、
ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、
前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置。
【請求項５】
請求項３または請求項４において、
前記第１のトランジスタの極性と、前記第３のトランジスタの極性が同一であることを特徴とする発光装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路は、デコーダ回路であることを特徴とする発光装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路は、複数の走査線駆動回路、及び前記複数の走査線駆動回路の出力端子を前記第４の配線に接続するかしないかを制御する回路であることを特徴とする発光装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路は、
第１の入力端子が前記第１の配線に電気的に接続され、第２の入力端子が出力端子に電気的に接続され、出力端子が前記第２の配線に電気的に接続されたバッファアンプ回路であることを特徴とする発光装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記複数のサブフレームのいずれか１つの期間において、前記第３の配線に複数回データ信号を供給することにより、前記複数のサブフレームの発光時間の重み付けを行うことを特徴とする発光装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記複数のサブフレームは、少なくとも１つの非発光となる期間があることを特徴とする発光装置。
【請求項１１】
請求項１乃至請求項８のいずれか一項に記載の発光装置を用いた表示モジュール。
【請求項１２】
請求項１１に記載の表示モジュールを用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光素子を有する発光装置、及びその駆動方法に関する。また、自発光素子を有する発光装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を代表とする発光素子を含む発光装置の開発が進められ、自発光型ゆえの高画質、広視野角、薄型、軽量等の利点を活かして、幅広い利用が期待されている。
【０００３】
このような発光素子は経時劣化や初期不良を生じることがある。経時劣化や初期不良を防止するため、発光素子を作製するときに、陽極表面をＰＶＡ（ポリビニルアルコール）系の多孔質体などを用いて拭い、平坦化およびゴミの除去を行う方法が提案されている（特許文献１参照）。
【０００４】
また、上記発光装置の駆動方法として、１フレームを複数のサブフレームに分け、それぞれのサブフレームに重み付けされた表示長の組み合わせによる発光期間に長さによって、階調を表現するデジタル時間階調が提案されている（特許文献２、特許文献３、特許文献４、特許文献５、特許文献６参照）。
【特許文献１】特開２００２−３１８５４６号公報
【特許文献２】特開２００４−４５０１号公報
【特許文献３】特開２００２−１０８２６４号公報
【特許文献４】特開２００１−３２４９５８号公報
【特許文献５】特開２００２−２１５０９２号公報
【特許文献６】特開２００２−２９７０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記発光素子の経時劣化や初期不良に対し、上記特許文献１とは異なる新たな方法により解決することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の一は、１フレームを複数のサブフレームに分割して画像を表示する発光装置において、電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、前記電流源から前記第１の配線を介して前記第１の発光素子に電流を供給する回路と、前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置である。
【０００７】
また、本発明の一は、１フレームを複数のサブフレームに分割して画像を表示する発光装置において、電流源と、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、前記電流源から前記第１の配線を介して前記第１の発光素子に電流を供給する回路と、前記第１の発光素子の一方の電極と他方の電極とがショートしたときに、前記第１の発光素子への電流の供給を遮断する回路と、前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置である。
【０００８】
また、本発明の一は、１フレームを複数のサブフレームに分割して画像を表示する発光装置において、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が前記第１の配線に電気的に接続され、ソースとドレインのうち他方が前記第１の発光素子の一方の電極に電気的に接続された第３のトランジスタと、第１の配線に接続する電流源と、ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、前記第１の発光素子の一方の電極と他方の電極とがショートしたときに、前記第３のトランジスタをオフする回路と、前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置である。
【０００９】
また、本発明の一は、１フレームを複数のサブフレームに分割して画像を表示する発光装置において、第１の配線と、第２の配線と、第３の配線と、第４の配線と、第１の発光素子と、第２の発光素子と、ソースとドレインのうち一方が前記第１の配線に電気的に接続され、ソースとドレインのうち他方が前記第１の発光素子の一方の電極に電気的に接続された第３のトランジスタと、第１の配線に接続する電流源と、入力端子が前記第３のトランジスタのソースとドレインのうち他方に電気的に接続され、出力端子が前記第３のトランジスタのゲートに電気的に接続されたインバータと、ソースとドレインのうち一方が前記第２の配線と電気的に接続され、ソースとドレインのうち他方が前記第２の発光素子の一方の電極と電気的に接続された第１のトランジスタと、ソースとドレインのうち一方が前記第１のトランジスタのゲートと電気的に接続され、ソースとドレインのうち他方が前記第３の配線に電気的に接続され、ゲートが前記第４の配線と電気的に接続された第２のトランジスタと、前記第１の配線の電位を用いて生成された電位を前記第２の配線に供給する回路と、前記複数のサブフレームのいずれか１つの期間において、前記第４の配線を複数回選択する回路とを有していることを特徴とする発光装置である。
【００１０】
また、本発明の一は、上記発光装置を用いた表示モジュール、及び当該表示モジュールを用いた電子機器である。
【００１１】
なお、上記配線や電極は、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジウム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、アルミネオジウム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを有して形成される。もしくは、それらとシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、それらと窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成される。
【００１２】
なお、シリコン（Ｓｉ）には、ｎ型不純物（リンなど）やｐ型不純物（ボロンなど）を多く含んでいてもよい。これらの不純物を含むことにより、導電率が向上したり、通常の導体と同様な振る舞いをするので、配線や電極として利用しやすくなったりする。なお、シリコンは、単結晶でもよいし、多結晶（ポリシリコン）でもよいし、非晶質（アモルファスシリコン）でもよい。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。
【００１３】
なお、タングステンは、耐熱性が高いため、望ましい。なお、ネオジウムは、耐熱性が高いため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが有する半導体層と同時に形成でき、また耐熱性が高いため、望ましい。なお、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物、酸化亜鉛（ＺｎＯ）、シリコン（Ｓｉ）は、透光性を有しているため、光を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共通電極として用いることができる。
【００１４】
なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよい。単層構造で形成することにより、製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが出来る。
【００１５】
たとえば、抵抗の低い材料（アルミニウムなど）を多層構造の中に含むようにすることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むようにすれば、例えば、耐熱性が弱いが、別のメリットを有する材料を、耐熱性が高い材料で挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するような部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材料の中に入っていって、性質を変えてしまい、本来の目的を果たせなくなったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。例えば、インジウム錫酸化物（ＩＴＯ）と、アルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。
【００１６】
なお、第１のトランジスタの極性は、第３のトランジスタの極性と同一であることが望ましい。例えば、第１のトランジスタの極性がＰチャネル型であれば、第３のトランジスタの極性もＰチャネル型であることが望ましく、第１のトランジスタの極性がＮチャネル型であれば、第３のトランジスタの極性もＮチャネル型であることが望ましい。
【００１７】
なお、第２のトランジスタの極性がＮチャネル型の場合、第４の配線は選択されるときにＨレベルとなり、非選択のときにＬレベルとなる。こうして、第４の配線が選択されているときに、第２のトランジスタがオンし、第４の配線が選択されていないときに、第２のトランジスタがオフする。
【００１８】
なお、第２のトランジスタの極性がＰチャネル型の場合、第４の配線は選択されるときにＬレベルとなり、非選択のときにＨレベルとなる。こうして、第４の配線が選択されているときに、第２のトランジスタがオンし、第４の配線が選択されていないときに、第２のトランジスタがオフする。
【００１９】
なお、第４の配線は、複数のサブフレームのいずれか１つの期間において、デコーダ回路によって複数回選択されることが望ましい。なお、複数の走査線選択回路（シフトレジスタを含む）と、複数の走査線選択回路の選択信号を第４の配線に出力するか、しないかを制御する回路によっても実現することができる。
【００２０】
なお、第１の配線の電位と同じ、若しくは第１の配線によって得られる電位によって生成された電位を第２の配線に供給する回路とは、第１の入力端子が第１の配線に電気的に接続され、第２の入力端子が出力端子に電気的に接続され、出力端子が第２の配線に電気的に接続されたバッファアンプ回路であってもよい。
【００２１】
なお、バッファアンプ回路の第１の入力端子と、第１の配線との間にスイッチを介してもよい。なぜなら、第１の配線の電位が定常状態となっているときだけ、バッファアンプ回路の第１の入力端子に第１の配線の電位を供給することができるからである。このとき、バッファアンプ回路の第１の入力端子には容量素子を接続してもよい。容量素子を接続することで、スイッチがオフになったときでも、バッファアンプ回路は容量素子に保持した電位によって、安定して動作することができる。
【００２２】
なお、本発明の発光装置の駆動方法として、前記第３の配線に複数回データ信号を供給することにより、前記複数のサブフレームの発光時間の重み付けを行ってもよい。
【００２３】
また、本発明の発光装置の駆動方法として、複数のサブフレームは、少なくとも１つの非発光となる期間があってもよい。なぜなら、１フレーム期間中に非発光となる期間を設けることによって、画像の乱れであるフリッカーなどを抑制し、高品質な発光装置を提供することができるからである。
【００２４】
なお、データ信号はアナログの電圧でもよいし、デジタルの電圧でもよい。
【００２５】
なお、本発明において、第１の発光素子は、第２の発光素子と同一基板上に、同一の製造工程によって形成されることが望ましい。
【００２６】
なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。
【００２７】
よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとして、動作しやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（つまりスイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作させることが出来る。
【００２８】
なお、本発明において、接続されているとは、電気的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。
【００２９】
なお、表示素子や発光素子や表示装置や発光装置は、様々な形態を用いたり、様々な素子を有したりすることが出来る。例えば、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機化合物及び無機化合物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適用することができる。
【００３０】
なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置としては電子ペーパーがある。
【００３１】
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。
【００３２】
また、トランジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
【００３３】
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすくなってサブスレッショルド係数を小さくすることができる。また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。
【００３４】
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。
【００３５】
回路の全てが基板上に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防ぐことができる。
【００３６】
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンタを追加したものなどがある。
【００３７】
また、別の例としては、１つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。
【００３８】
なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでいる。ここで、画素がマトリクスに配置（配列）されているとは、格子状にストライプ配置されている場合を含んでいる。そして、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものなどがある。また、色要素のドット毎にその発光領域の大きさが異なっていてもよい。
【００３９】
なお、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、ソースとドレインのうち一方、ソースとドレインのうち他方と表記する場合がある。
【００４０】
なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域やＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするための配線のことを言う。
【００４１】
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００４２】
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。
【００４３】
また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲート電極やゲート配線と呼んでも良い。
また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００４４】
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。
【００４５】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
【００４６】
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００４７】
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすることがない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。
【００４８】
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
【００４９】
なお、ソース端子とは、ソース領域や、ソース電極や、ソース電極と電気的に接続されている領域について、その一部分のことを言う。
【００５０】
なお、ドレインについては、ソースと同様である。
【００５１】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいても良い。また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
【００５２】
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。
【発明の効果】
【００５３】
本発明により、環境温度の変化や経時劣化による輝度バラツキが低減された発光装置を提供することができる。
【発明を実施するための最良の形態】
【００５４】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００５５】
なお本明細書において、各素子間の接続は、電気的に接続されていることを示す。そのため、接続関係を有する素子間に、半導体素子やスイッチング素子等を介して接続することもありうる。
【００５６】
また本明細書において、トランジスタのソース電極及びドレイン電極は、トランジスタの構成上、ゲート電極以外の電極を便宜上区別するために採用されている名称である。本発明において、トランジスタの極性に限定されない構成の場合、その極性を考慮すると、ソース電極及びドレイン電極の名称は変化する。そのため、ソース電極又はドレイン電極を、一方の電極及び他方の電極のいずれかとして記載することがある。
【００５７】
（実施の形態１）
本実施の形態では、モニター用発光素子を有する発光装置の構成について説明する。
【００５８】
図１には、絶縁基板２０上に、画素部４０、信号線駆動回路４３、第１の走査線駆動回路４１、第２の走査線駆動回路４２、モニター回路６４が設けられている。
【００５９】
画素部４０には、複数の画素１０が設けられ、各画素には、発光素子１３、発光素子１３に接続し、電流の供給を制御する機能を有するトランジスタ（以下、駆動用トランジスタと表記する）１２が設けられている。発光素子１３は、丸で示される電源１８に接続されている。なお、より具体的な画素１０の構成は、以下の実施の形態で例示する。
【００６０】
モニター回路６４には、モニター用発光素子６６、モニター用発光素子６６に接続されたトランジスタ（以下、モニター制御用トランジスタと表記する）１１１、モニター制御用トランジスタのゲート電極に出力端子が接続され、かつモニター制御用トランジスタの一方の電極及びモニター用発光素子に入力端子が接続されたインバータ１１２を有する。モニター制御用トランジスタ１１１には、モニター用電流線（以下、モニター線と表記する）１１３を介して、定電流源１０５が接続されている。モニター制御用トランジスタ１１１は、複数のモニター用発光素子６６のそれぞれへ、モニター線１１３からの電流供給を制御するための機能を有する。モニター線１１３は、複数のモニター用発光素子６６が有する電極にトランジスタを介して接続されているため、該電極の電位の変化をモニターする機能を有することができる。また定電流源１０５は、モニター線１１３へ一定電流を供給する機能を有すればよい。
【００６１】
モニター用発光素子６６は、発光素子１３と同一の作製条件により、同一の工程で作製されたものであり、同一構成を有する。そのため、環境温度の変化と経時劣化に対して同じ特性、又はほぼ同じ特性を有する。このようなモニター用発光素子６６は、丸で示される電源１８に接続されている。ここで、発光素子１３と接続される電源と、該モニター用発光素子６６に接続される電源とは、同一電位のため、同一の符号を用いて、電源１８と記載する。なお本実施の形態では、モニター制御用トランジスタ１１１の極性をｐチャネル型として説明するが、これに限定されるものではなく、ｎチャネル型を用いてもよい。その場合、適宜周囲の回路構成を変更させる。
【００６２】
このようなモニター回路６４を設ける位置は限定されず、信号線駆動回路４３と画素部４０との間や、第１又は第２の走査線駆動回路４１、４２と画素部４０との間に設けてもよい。
【００６３】
モニター回路６４と、画素部４０との間には、バッファアンプ回路１１０が設けられている。バッファアンプ回路１１０は、入力端子が２つあり、そのうちの１つが出力端子に接続されることにより、入力と出力とが同じ電位になる。また、入力インピーダンスが高く、出力電流容量が高いという特性をもつ回路である。そのため、このような特性をもつ回路であれば、回路構成は適宜決定することができる。
【００６４】
このような構成において、バッファアンプ回路は、モニター用発光素子６６の一方の電極の電位の変化に伴い、画素部４０が有する発光素子１３に印加する電圧を変化させる機能を有する。
【００６５】
このような構成において、定電流源１０５、及びバッファアンプ回路１１０は同一な絶縁基板２０上に設けても、別の基板上に設けてもよい。
【００６６】
以上のような構成において、モニター用発光素子６６には定電流源１０５から一定の電流が供給される。この状態で、環境温度の変化や、経時劣化が生じると、モニター用発光素子６６の抵抗値が変化する。例えば、経時劣化が生じると、モニター用発光素子６６の抵抗値が増加する。すると、モニター用発光素子６６へ供給される電流値は一定であるため、モニター用発光素子６６の両端の電位差が変化する。具体的には、モニター用発光素子６６が有する両電極間の電位差が変化する。このとき、電源１８に接続された電極の電位は固定されているため、定電流源１０５に接続されている電極の電位が変化する。この電極の電位の変化は、モニター線１１３を介してバッファアンプ回路１１０に供給される。
【００６７】
すなわち、バッファアンプ回路１１０の入力端子には、上記電極の電位の変化が入力される。また、バッファアンプ回路１１０の出力端子から出力される電位は、駆動用トランジスタ１２を介して、発光素子１３に供給される。具体的には、出力された電位は、発光素子１３が有する電極の一方の電位として与えられる。
【００６８】
このようにして、環境温度の変化や経時劣化の変化に応じたモニター用発光素子６６の変化を、発光素子１３にフィードバックする。その結果、発光素子１３は、環境温度の変化や経時劣化の変化に応じた輝度で点灯することができる。従って、環境温度の変化や経時劣化の変化によらない表示を行うことができる発光装置を提供することができる。
【００６９】
さらに、複数のモニター用発光素子６６を設けているため、これらの電位の変化を平均化して、発光素子１３へ供給することができる。すなわち本発明において、モニター用発光素子６６を複数設けることにより電位の変化を平均化することができ、好ましい。
【００７０】
また複数のモニター用発光素子６６を設けることにより、ショート等が生じたモニター用発光素子の代替を用意することができる。
【００７１】
そしてさらに本発明は、モニター用発光素子６６に接続されたモニター制御用トランジスタ１１１及びインバータ１１２を設けてもよい。これはモニター用発光素子６６の不良（初期不良や経時不良を含む）により生じる、モニター回路６４の動作不良を考慮して設けられている。例えば、定電流源１０５とモニター制御用トランジスタ１１１とが、その他のトランジスタ等を介さず接続されている場合、複数のモニター用発光素子のうち、あるモニター用発光素子６６が、作製工程中の不良等により、モニター用発光素子が有する陽極と陰極とがショート（短絡）する場合を考える。すると、定電流源１０５からの電流は、モニター線１１３を介して、ショートしたモニター用発光素子６６へ多く供給されてしまう。複数のモニター用発光素子は、それぞれ並列に接続されているため、ショートしたモニター用発光素子６６へ多くの電流が供給されると、その他のモニター用発光素子には、所定の一定電流が供給されなくなる。その結果、適切なモニター用発光素子６６の電位の変化を、発光素子１３へ供給することができなくなってしまう。
【００７２】
このようなモニター用発光素子のショートは、該モニター用発光素子が有する陽極の電位と、陰極の電位とが同じとなる、または近づくことにより発生する。例えば、発光素子の作製中に、陽極と、陰極との間のゴミ等により、ショートすることがある。また、陽極と陰極とのショート以外にも、走査線と陽極がショートすること等により、モニター用発光素子がショートすることもある。
【００７３】
そこで本発明は、モニター制御用トランジスタ１１１及びインバータ１１２を設けている。モニター制御用トランジスタ１１１は、上記のようなモニター用発光素子６６のショート等による多量な電流の供給を防止するため、ショートしたモニター用発光素子６６への電流の供給を止める、つまりショートしたモニター用発光素子と、モニター線とを電気的に遮断することを特徴とする。
【００７４】
インバータ１１２は、複数のモニター用発光素子のいずれかがショートすると、モニター制御用トランジスタをオフとする電位を出力する機能を有する。加えてインバータ１１２は、複数のモニター用発光素子のいずれもショートしていないときには、モニター制御用トランジスタをオンとする電位を出力する機能を有する。
【００７５】
図５を用いて、モニター回路６４の詳しい動作を説明する。図５（Ａ）に示すように、モニター用発光素子６６が有する電極において、アノード電極６６ａよりカソード電極６６ｃの方が電位が低いとすると、アノード電極６６ａはインバータ１１２の入力端子に接続され、カソード電極６６ｃは電源１８に接続され、固定電位となる。そのため、モニター用発光素子６６が有する陽極と陰極とがショートすると、アノード電極６６ａの電位が、カソード電極６６ｃの電位に近づく。その結果、インバータ１１２には、カソード電極６６ｃの電位に近いＬｏｗ電位が供給されるため、インバータ１１２が有するｐチャネル型のトランジスタ１１２ｐがオンとなる。すると、ｐチャネル型のトランジスタ１１２ｐの高電位側の電位（Ｖａ）がインバータ１１２より出力され、モニター制御用トランジスタ１１１のゲート電位となる。すなわち、モニター制御用トランジスタ１１１のゲートに入力される電位はＶａとなり、モニター制御用トランジスタ１１１はオフとなる。
【００７６】
なお、Ｖａの高い側の電位（Ｈｉｇｈ電位）となるＶＤＤは、発光素子のアノード電極の電位（アノード電位）と同じか、アノード電位より高く設定する。また、ｎチャネル型のトランジスタ１１２ｎの低い側の電位、モニター線１１３のＬｏｗ電位、ＶａのＬｏｗ電位は、すべて等しくすることができる。一般的には、ｎチャネル型のトランジスタ１１２ｎの低い側の電位は、グランドとする。だたしこれに限定されることはなく、ｎチャネル型のトランジスタ１１２ｎの低い側の電位は、Ｈｉｇｈ電位と、所定の電位差を有するように決定すればよい。所定の電位差は、発光材料の電流、電圧、輝度特性、または装置の仕様により決定することができる。
【００７７】
ここで、モニター用発光素子６６に一定電流を流す順序に注意する。モニター制御用トランジスタ１１１がオンの状態で、モニター線１１３に一定電流を流し始める必要がある。本実施の形態では、図５（Ｂ）に示すようにＶａをＬｏｗにしたまま、モニター線１１３に電流を流し始めている。そしてＶａは、モニター線１１３の電位が十分高くなった後、ＶＤＤとなるようにする。その結果、モニター制御用トランジスタ１１１がオンの状態であっても、モニター線１１３を充電することができる。
【００７８】
一方、モニター用発光素子６６がショートしていない場合、アノード電極６６ａの電位がインバータ１１２に供給されるため、ｎチャネル型のトランジスタ１１２ｎがオンとなる。すると、モニター制御用トランジスタ１１１を十分オンできる程度の電位またはグラウンドの低電位側の電位がインバータ１１２より出力され、モニター制御用トランジスタ１１１はオンとなる。
【００７９】
このようにして、ショートしたモニター用発光素子６６へは、定電流源１０５からの電流が、供給されないようにすることができる。従って、モニター用発光素子が複数ある場合、モニター用発光素子がショートしたとき、ショートしたモニター用発光素子への電流供給を遮断することでモニター線１１３の電位の変化を最小限に抑えることができる。その結果、適切なモニター用発光素子６６の電位の変化を、発光素子１３へ供給することができる。
【００８０】
なお本実施の形態において、定電流源１０５は、一定の電流を供給することができる回路であればよく、例えばトランジスタを用いて作製することができる。例えば、１モニター画素毎に飽和領域で動作するトランジスタを配置し、そのゲート電極を調整することで画素に流れる電流値を調整してもよい。これについて、以下に説明する。
【００８１】
図２０には、絶縁基板２０上に、画素部４０、信号線駆動回路４３、第１の走査線駆動回路４１、第２の走査線駆動回路４２、モニター回路６４が設けられている。
【００８２】
画素部４０には、複数の画素１０が設けられ、各画素には、発光素子１３、発光素子１３に接続し、電流の供給を制御する機能を有するトランジスタ（以下、駆動用トランジスタと表記する）１２が設けられている。発光素子は、丸で示される電源１８に接続されている。なお、より具体的な画素１０の構成は、以下の実施の形態で例示する。
【００８３】
モニター回路６４には、モニター用発光素子６６、モニター用発光素子６６に接続されたトランジスタ（以下、モニター制御用トランジスタと表記する）１１１、モニター用発光素子６６に接続されたトランジスタ（以下、冗長トランジスタと表記する）１１５、冗長トランジスタのゲート電極に出力端子が接続され、かつモニター制御用トランジスタの一方の電極及びモニター用発光素子に入力端子が接続されたインバータ１１２を有する。冗長トランジスタ１１５には、サンプリング線１１６を介してバッファアンプ回路１１０が接続されている。モニター制御用トランジスタ１１１には、電源線１１８を介して、電源１１７が接続されている。また、モニター制御用トランジスタ１１１のゲート電極に制御線１１９を介して電圧出力回路１１４が接続されている。モニター制御用トランジスタ１１１は、複数のモニター用発光素子６６のそれぞれへ、電源線１１８からの電圧供給を制御するための機能を有する。電源線１１８は、複数のモニター用発光素子６６が有する電極に接続されているため、該電極の電位の変化をモニターする機能を有することができる。また電源１１７は、電源線１１８へ一定電圧を供給する機能を有すればよい。
【００８４】
モニター用発光素子６６は、発光素子１３と同一の作製条件により、同一の工程で作製されたものであり、同一構成を有する。そのため、環境温度の変化と経時劣化に対して同じ特性、又はほぼ同じ特性を有する。このようなモニター用発光素子６６は、電源１８に接続されている。ここで、発光素子１３と接続される電源と、該モニター用発光素子６６に接続される電源とは、同一電位のため、同一の符号を用いて、電源１８と記載する。なお本実施の形態では、モニター制御用トランジスタ１１１の極性をｐチャネル型として説明するが、これに限定されるものではなく、ｎチャネル型を用いてもよい。その場合、適宜周囲の回路構成を変更させる。
【００８５】
このようなモニター回路６４を設ける位置は限定されず、信号線駆動回路４３と画素部４０との間や、第１又は第２の走査線駆動回路４１、４２と画素部４０との間に設けてもよい。
【００８６】
モニター回路６４と、画素部４０との間には、バッファアンプ回路１１０が設けられている。バッファアンプ回路とは、入力と出力とが同じ電位であって、入力インピーダンスが高く、出力電流容量が高いという特性をもつ回路である。そのため、このような特性をもつ回路であれば、回路構成は適宜決定することができる。
【００８７】
電圧出力回路１１４とは、入力に合わせて任意の電位が出力されることを特徴とする回路であり、特に回路構成は限定しない。例えば、デジタルアナログ変換回路などがあり、ビデオ信号などを入力することで出力電位を決定する。
【００８８】
このような構成において、バッファアンプ回路１１０は、モニター用発光素子６６の一方の電極の電位の変化に伴い、画素部４０が有する発光素子１３に印加する電圧を変化させる機能を有する。
【００８９】
このような構成において、バッファアンプ回路１１０、及び電圧出力回路１１４は同一な絶縁基板２０上に設けても、別の基板上に設けてもよい。
【００９０】
以上のような構成において、モニター用発光素子６６には電源１１７から一定の電圧が供給される。そして、飽和領域で動作するモニター制御用トランジスタ１１１により、モニター用発光素子６６へ一定電流が供給される。この状態で、環境温度の変化や、経時劣化が生じると、モニター用発光素子６６の抵抗値が変化する。例えば、経時劣化が生じると、モニター用発光素子６６の抵抗値が増加する。すると、モニター用発光素子６６へ供給される電流値は一定であるため、モニター用発光素子６６の電位差が変化する。具体的には、モニター用発光素子６６が有する両電極間の電位差が変化する。このとき、丸で示される電源１８に接続された電極の電位は固定されているため、モニター制御用トランジスタ１１１に接続されている電極の電位が変化する。この電極の電位の変化は、冗長トランジスタ１１５、及びサンプリング線１１６を介してバッファアンプ回路１１０に供給される。
【００９１】
すなわち、バッファアンプ回路１１０の入力端子には、上記電極の電位の変化が入力される。また、バッファアンプ回路１１０の出力端子から出力される電位は、駆動用トランジスタ１２を介して、発光素子１３に供給される。具体的には、出力された電位は、発光素子１３が有する電極の一方の電位として与えられる。
【００９２】
このようにして、環境温度の変化や経時劣化の変化に応じたモニター用発光素子６６の変化を、発光素子１３にフィードバックする。その結果、発光素子１３は、環境温度の変化や経時劣化の変化に応じた輝度で点灯することができる。従って、環境温度の変化や経時劣化の変化によらない表示を行うことができる発光装置を提供することができる。
【００９３】
さらに、複数のモニター用発光素子６６を設けているため、これらの電位の変化を平均化して、発光素子１３へ供給することができる。すなわち本発明において、モニター用発光素子６６を複数設けることにより電位の変化を平均化することができ、好ましい。
【００９４】
また複数のモニター用発光素子６６を設けることにより、ショート等が生じたモニター用発光素子の代替を用意することができる。
【００９５】
本発明は、冗長トランジスタ及びインバータ１１２を設けている。冗長トランジスタは、上記のようなモニター用発光素子６６のショート等による多量な電流の供給を防止するため、ショートしたモニター用発光素子６６からのサンプリングを止める、つまりショートしたモニター用発光素子と、バッファアンプ回路１１０とを電気的に遮断することを特徴とする。
【００９６】
インバータ１１２は、複数のモニター用発光素子６６のいずれかがショートすると、冗長トランジスタ１１５をオフとする電位を出力する機能を有する。加えてインバータ１１２は、複数のモニター用発光素子６６のいずれもショートしていないときには、冗長トランジスタ１１５をオンとする電位を出力する機能を有する。
【００９７】
また本実施の形態では、モニター回路６４に複数のモニター用発光素子６６、モニター制御用トランジスタ１１１、及びインバータ１１２を有するように説明したが、これに限定されない。例えばインバータ１１２は、モニター用発光素子がショートすると、それを検知して、モニター線１１３を介して、ショートしたモニター用発光素子へ供給される電流を遮断する機能を有していれば、どのような回路を用いてもよい。具体的には、ショートしたモニター用発光素子へ、供給される電流を遮断するため、モニター制御用トランジスタをオフとする機能を有していればよい。
【００９８】
また本実施の形態では、複数のモニター用発光素子６６を用いることを特徴とし、それらのいずれかが不良となっても、モニター動作を行うことができるため、好ましい。さらに、複数のモニター用発光素子６６で、モニター動作を平均化することができ、好ましい。
【００９９】
本実施の形態において、バッファアンプ回路１１０は電位の変動を防止するために設けられている。従って、バッファアンプ回路１１０のように、電位の変動を防止することが可能な回路ならば、当該バッファアンプ回路１１０ではなく、別の回路を用いてもよい。すなわち、モニター用発光素子６６の一方の電極の電位を発光素子１３に伝達する際、モニター用発光素子６６と発光素子１３の間に、電位の変動を防止するための回路を設けるとき、そのような回路として、上記のバッファアンプ回路１１０に制約されず、どのような構成の回路を用いてもよい。
【０１００】
（実施の形態２）
本実施の形態では、上記実施の形態と異なり、モニター用発光素子がショートしたときにモニター制御用トランジスタをオフとする回路構成及びその動作について説明する。
【０１０１】
図６（Ａ）に示すモニター回路６４は、ｐチャネル型の第１のトランジスタ８０、第１のトランジスタにゲート電極が共通し、並列に接続されているｎチャネル型の第２のトランジスタ８１、第２のトランジスタに直列に接続されているｎチャネル型の第３のトランジスタ８２を有する。モニター用発光素子６６は、第１及び第２のトランジスタ８０、８１のゲート電極に接続されている。モニター制御用トランジスタ１１１のゲート電極は、第１及び第２のトランジスタ８０、８１が互いに接続されている電極に接続されている。その他の構成は図５に示すモニター回路６４と同様である。
【０１０２】
また、第１のｐチャネル型のトランジスタ８０の高電位側を電位Ｖａとし、第３のｎチャネル型のトランジスタ８２のゲート電極の電位をＶｂとする。そして、モニター線１１３の電位、電位Ｖａ、電位Ｖｂを図６（Ｂ）に示すように動作させる。
【０１０３】
まず、モニター線１１３の電位を十分高くさせ、その後、電位ＶａをＨｉｇｈとする。モニター用発光素子６６がショートしている場合、モニター用発光素子６６の陽極の電位、つまり点Ｄの電位は、モニター用発光素子６６の陰極と、同程度にまで下がる。すると、第１及び第２のトランジスタ８０、８１のゲート電極には、Ｌｏｗ電位が入力され、ｎチャネル型である第２のトランジスタ８１がオフとなり、ｐチャネル型である第１のトランジスタ８０がオンとなる。そして、第１のトランジスタ８０の一方の電位である高い側の電位が、モニター制御用トランジスタ１１１のゲート電極へ入力され、オフとなる。その結果、ショートしたモニター用発光素子６６には、モニター線１１３からの電流は供給されない。
【０１０４】
このとき、ショートの状態がわずかであり、陽極の電位が微少に低下した場合であると、第１及び第２のトランジスタ８０、８１のいずれがオン、またはオフとなるか制御しづらいことがある。そこで、図６に示すように、第３のトランジスタ８２のゲート電極へ電位Ｖｂを供給する。すなわち、図６（Ｂ）に示すように、電位ＶａがＨｉｇｈとなっている間に、電位ＶｂをＬｏｗ電位とする。すると、ｎチャネル型である第３のトランジスタ８２はオフとなる。その結果、陽極の電位が、Ｖａよりも第１のトランジスタのしきい値電圧分下がった電位なら、第１のトランジスタ８０をオンとすることができ、モニター制御用トランジスタ１１１をオフとすることができる。
【０１０５】
このように電位Ｖｂを制御することにより、陽極の電位が、微少に下がった場合であっても、モニター制御用トランジスタ１１１を正確にオフとすることができる。
【０１０６】
なおモニター用発光素子が正常である場合、モニター制御用トランジスタ１１１がオンとなるように制御される。すなわち陽極の電位は、モニター線１１３のＨｉｇｈ電位とほぼ同じとなるため、第２のトランジスタ８１がオンとなる。その結果、Ｌｏｗ電位がモニター制御用トランジスタ１１１のゲート電極に印加されるため、オンとなる。
【０１０７】
また図７（Ａ）に示すモニター回路６４は、ｐチャネル型の第１のトランジスタ８３と、第１のトランジスタに直列に接続されるｐチャネル型の第２のトランジスタ８４と、第２のトランジスタとゲート電極を共通としたｎチャネル型の第３のトランジスタ８５と、第１のトランジスタとゲート電極を共通とし並列に接続されるｎチャネル型の第４のトランジスタ８６とを有する。モニター用発光素子６６は、第２及び第３のトランジスタ８４、８５のゲート電極に接続されている。モニター制御用トランジスタ１１１のゲート電極は、第２及び第３のトランジスタ８４、８５が互いに接続されている電極に接続されている。さらにモニター制御用トランジスタ１１１のゲート電極は、第４のトランジスタ８６の一方の電極に接続されている。その他の構成は図５に示すモニター回路６４と同様である。
【０１０８】
まず、モニター線１１３の電位を十分高くさせ、その後、電位ＶｅをＬｏｗにすると、第１のトランジスタ８３のゲート電極の電位がＶｅのＬｏｗ電位となる。モニター用発光素子６６がショートしている場合、モニター用発光素子６６の陽極の電位、つまり点Ｄの電位は、モニター用発光素子６６の陰極と、同程度にまで下がる。すると、第２及び第３のトランジスタ８４、８５のゲート電極には、Ｌｏｗ電位が入力され、ｎチャネル型である第３のトランジスタ８５がオフとなり、ｐチャネル型である第２のトランジスタ８４がオンとなる。また電位ＶｅをＬｏｗとすると、第１のトランジスタ８３はオンとなり、第４のトランジスタ８６はオフとなる。そして、第２のトランジスタ８４を介して、第１のトランジスタ８３の高い側の電位Ｖｆが、モニター制御用トランジスタ１１１のゲート電極へ入力され、オフとなる。その結果、ショートしたモニター用発光素子６６には、モニター線１１３からの電流は供給されない。なお、電位Ｖｆには、常にＨｉｇｈ電位が供給されている。
【０１０９】
このようにゲート電極の電位Ｖｅを制御することにより、モニター制御用トランジスタ１１１を正確にオフとすることができる。
【０１１０】
（実施の形態３）
本発明において、発光素子及びモニター用発光素子に逆方向電圧を印加することができる。そこで本実施の形態では、逆方向電圧を印加する場合について説明する。
【０１１１】
逆方向電圧とは、発光素子１３やモニター用発光素子６６を発光させるときに印加する電圧を順方向電圧とすると、順方向電圧におけるＨｉｇｈ電位と、Ｌｏｗ電位とを反転させた電圧を印加することである。具体的にモニター用発光素子６６を用いて説明すると、アノード電極６６ａと、カソード電極６６ｃとの電位を反転させるため、電源１８の電位より、モニター線１１３に印加する電位を低くすることである。
【０１１２】
具体的には、図１６に示すように、アノード電極６６ａの電位（アノード電位：Ｖａ）及びカソード電極６６ｃの電位（カソード電位：Ｖｃ）を反転させる。このとき同時に、モニター線１１３の電位（Ｖ１１３）も反転させる。このアノード電位及びカソード電位が反転している期間を、逆方向電圧印加期間という。そして、所定の逆方向電圧印加期間経過後、カソード電位を戻し、モニター線１１３に一定電流を流し、充電が完了、つまり電圧が十分高くなった後、モニター線の電位を戻す。このとき、モニター線１１３の電位が曲線状に戻るのは、一定電流で複数のモニター用発光素子を充電し、さらには寄生容量を充電することによる。
【０１１３】
好ましくは、アノード電位を反転させ、次いでカソード電位を反転させるとよい。そして所定の逆方向電圧期間経過後、アノード電位を戻し、次いでカソード電位を戻す。そしてアノード電位の反転と同時に、モニター線１１３の電位をＨｉｇｈに充電させる。
【０１１４】
この逆方向電圧印加期間では、駆動用トランジスタ１２及びモニター制御用トランジスタ１１１がオンとなっていなければならない。
【０１１５】
逆方向電圧を発光素子へ印加する結果、発光素子１３、加えてモニター用発光素子６６の不良状態を改善し、信頼性を向上させることができる。また、発光素子１３、加えてモニター用発光素子６６は、異物の付着や、陽極又は陰極にある微細な突起によるピンホール、電界発光層の不均一性を起因として、陽極と陰極がショートする初期不良が生じることがある。このような初期不良が発生すると、信号に応じた点灯及び非点灯が行われず、電流のほとんどがショートした素子を流れてしまう。その結果、画像の表示が良好に行われないという問題が発生する。また、この不良は任意の画素に生じる恐れがある。
【０１１６】
そこで本実施の形態のように、発光素子１３、加えてモニター用発光素子６６に逆方向電圧を印加すると、ショートした部分に局所的な電流が流れ、該ショートした部分が発熱し、酸化又は炭化させることができる。その結果、ショートした部分を絶縁化させることができ、その部分以外の領域に電流が流れ、発光素子１３又はモニター用発光素子６６として、正常に動作させることが可能となる。このように逆方向電圧を印加することにより、初期不良が生じても、その不良を解消することができる。なお、このような短絡部の絶縁化は、出荷前に行うとよい。
【０１１７】
また、初期不良だけでなく、時間の経過に伴い、新たに陽極と陰極のショートが発生することがある。このような不良は、進行性不良とも呼ばれる。そこで本発明のように、定期的に発光素子１３、加えてモニター用発光素子６６に逆方向電圧を印加することにより、進行性不良が生じても、その不良を解消することができ、発光素子１３又はモニター用発光素子６６として、正常に動作させることが可能となる。
【０１１８】
また加えて、逆方向電圧を印加することによって、画像の焼き付きを防止することができる。画像の焼き付きとは、発光素子１３の劣化状態により生じるが、逆方向電圧を印加することにより、劣化状態を低減することができる。その結果、画像の焼き付きが防止できる。
【０１１９】
また一般に発光素子１３、加えてモニター用発光素子６６の劣化は、初期に大きく進み、時間と共に劣化の進行度合いが少なくなってくる。すなわち画素において、一度劣化した発光素子１３やモニター用発光素子６６は、さらなる劣化が生じにくくなる。その結果、各発光素子１３にバラツキが生じる。そのため、出荷前、又は画像を表示しないとき等に、すべての発光素子１３、さらにはモニター用発光素子６６を点灯し、劣化していない素子に劣化を生じさせることによって、全素子の劣化状態を平均化することができる。このような、全素子を点灯する構成を発光装置に設けてもよい。
【０１２０】
（実施の形態４）
本実施の形態では、画素回路及び構成の一例について説明する。
【０１２１】
図２には、本発明の画素部に用いることのできる画素回路を示す。画素部４０は、信号線Ｓｘ、走査線Ｇｙ、電源線Ｖｘがマトリックス状に設けられており、それらの交点には画素１０が設けられている。画素１０は、スイッチング用トランジスタ１１、駆動用トランジスタ１２、容量素子１６、発光素子１３を有する。
【０１２２】
当該画素における接続関係を説明する。スイッチング用トランジスタ１１は、信号線Ｓｘと、走査線Ｇｙとの交点に設けられ、スイッチング用トランジスタ１１の一方の電極は信号線Ｓｘと、スイッチング用トランジスタ１１のゲート電極は走査線Ｇｙと接続されている。駆動用トランジスタ１２は、一方の電極が電源線Ｖｘに接続され、ゲート電極はスイッチング用トランジスタ１１の他方の電極と接続されている。容量素子１６は、駆動用トランジスタ１２のゲート・ソース間電圧を保持するように設けられている。本実施の形態では、容量素子１６は、その一方の電極はＶｘに、他方の電極は駆動用トランジスタ１２のゲート電極に接続されている。なお、容量素子１６は、駆動用トランジスタ１２のゲート容量が大きく、リーク電流が少ない場合等は設ける必要がない。発光素子１３は、駆動用トランジスタ１２の他方の電極に接続されている。
【０１２３】
このような画素の駆動方法について説明する。
【０１２４】
まず、スイッチング用トランジスタ１１がオンとなると、信号線Ｓｘからビデオ信号が入力される。ビデオ信号に基づき、容量素子１６に電荷が蓄積され、駆動用トランジスタ１２のゲート・ソース間電圧（Ｖｇｓ）が駆動用トランジスタ１２の閾値電圧を越えると、駆動用トランジスタ１２がオンとなる。すると、発光素子１３に電流が供給され、点灯する。このとき、駆動用トランジスタ１２は、線形領域又は飽和領域で動作させることができる。飽和領域で動作させると、一定の電流を供給することができる。また線形領域で動作させると、定電圧で動作させることができ、低消費電力化を図ることができる。
【０１２５】
以下に、タイミングチャートを用いて、画素の駆動方法について説明する。
【０１２６】
図８（Ａ）には、１秒間に６０フレームの画像の書き換えが行われる場合のある１フレーム期間のタイミングチャートを示す。該タイミングチャートにおいて、縦軸は走査線Ｇ（１行目から最終行目）、横軸は時間を示している。
【０１２７】
１フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍを有し、ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、…ＳＦｍは、それぞれ書き込み動作期間Ｔａ１、Ｔａ２、…、Ｔａｍと表示期間（点灯期間）Ｔｓ１、Ｔｓ２、…、Ｔｓｍと、逆方向電圧印加期間と、逆方向電圧印加期間の準備期間ＳＥとを有する。本実施の形態では、図８（Ａ）に示すように、１フレーム期間は、サブフレーム期間ＳＦ１、ＳＦ２、及びＳＦ３と、逆方向電圧印加期間の準備期間ＳＥと、逆方向電圧印加期間（ＦＲＢ）とが設けられている。そして、各サブフレーム期間は、書き込み動作期間Ｔａ１〜Ｔａ３が順に行われ、それぞれ表示期間Ｔｓ１〜Ｔｓ３となる。また、表示期間の長さは階調表現ができればよく、特に制限はなく、１秒間に画像の書き換えが行われる回数においても特に指定しない。
【０１２８】
また、逆方向電圧印加期間（ＦＲＢ）は必ずしも設ける必要がない。
【０１２９】
１フレーム期間中に非発光期間を設けてもよい。これによる効果の１つに動画表示時などにより鮮明な画像が得られることがある。
【０１３０】
図８（Ｂ）に記載のタイミングチャートには、ある行（ｉ行目）に着目したときの、書き込み動作期間、表示期間、及び逆方向電圧印加期間について示す。書き込み動作期間Ｔａ１、Ｔａ２、Ｔａ３、表示期間Ｔｓ１、Ｔｓ２、Ｔｓ３が交互に現れた後、逆方向電圧印加期間ＲＢが現れる。この書き込み動作期間Ｔａ１、Ｔａ２、Ｔａ３、及び表示期間Ｔｓ１、Ｔｓ２、Ｔｓ３を有する期間が、順方向電圧印加期間となる。
【０１３１】
書き込み動作期間Ｔａは複数の動作期間に分けることができる。本実施の形態では、二つの動作期間に分け、一方で消去動作を行い、他方で書き込み動作を行う。このように消去動作と、書き込み動作を設けるため、ＷＥ（Ｗｒｉｔｅ  Ｅｒａｓｅ）信号が入力される。その他の消去動作及び書き込み動作や信号の詳細は、以下の実施の形態で説明する。
【０１３２】
図２１には、図８で示した１フレーム期間のタイミングチャートの書き込み動作期間Ｔａを４個の動作期間に分けた場合のある１つの具体例を示している。
【０１３３】
１フレーム期間は１１個のサブフレーム期間を有し、１１個のサブフレーム期間は、１０個の表示期間と１個の非発光期間とを有する。本実施の形態では、図２１に示すように１フレーム期間は、サブフレーム期間を有し、サブフレーム期間のうち１個が非点灯期間となる。また、表示期間の長さは階調表現ができればよく、特に制限はなく、１秒間に画像の書き換えが行われる回数においても特に指定しない。
【０１３４】
また、非点灯期間は何個設けてもよいし、設けなくてもよい。
【０１３５】
また、書き込み動作期間Ｔａは、消去動作と書き込み動作とに分けるだけでなく、一方で書き込み動作、他方でも書き込み動作のように、書き込み動作のみ複数回行うこともできる。このように、書き込み動作を複数回設けるため、ＷＥ（Ｗｒｉｔｅ  Ｅｒａｓｅ）信号が入力される。もちろんデコーダ回路でもよい。これについての詳細も以下の実施の形態で説明する。
【０１３６】
また、非点灯期間は逆方向電圧印加を行う。非点灯期間の直前には、全画素のスイッチング用トランジスタを同時にオンとする期間、つまり全走査線をオンとする期間（オン期間）を設ける。
【０１３７】
逆方向電圧印加期間の直後には、全画素のスイッチング用トランジスタを同時にオフとする期間、つまり全走査線をオフとする期間（オフ期間）を設けるとよい。
【０１３８】
また、逆方向電圧印加期間の直前には、消去期間（ＳＥ）が設けられている。消去期間は、上記消去動作と同様な動作により行うことができる。消去期間は、直前のサブフレーム期間、本実施の形態ではＳＦ３で書き込まれたデータを、順に消去する動作が順次行われる。なぜなら、オン期間では、最終行目の画素の表示期間が終了後、一斉にスイッチング用トランジスタをオンとするため、１行目等の画素は、不要な表示期間を有することになるからである。
【０１３９】
このように、オン期間、オフ期間、消去期間を設けるための制御は、走査線駆動回路や信号線駆動回路等の駆動回路によって行われる。
【０１４０】
なお、発光素子１３に逆方向電圧の電圧を印加するタイミング、つまり逆方向電圧印加期間は、図８（Ａ）（Ｂ）に限定されない。すなわち、フレーム毎に逆方向電圧印加期間を設ける必要はない。また１フレームの後半に逆方向電圧印加期間を設ける必要もない。またオン期間は、少なくとも印加期間（ＲＢ）の直前にあればよく、オフ期間は少なくとも印加期間（ＲＢ）直後にあればよい。また発光素子の陽極の電位と、陰極の電位とを逆にする順序も図８（Ａ）（Ｂ）に限定されない。すなわち、カソード電極の電位を上げた後、アノード電極の電位を下げてもよい。
【０１４１】
図３には、図２に示した画素回路のレイアウト例を示す。スイッチング用トランジスタ１１、駆動用トランジスタ１２を構成する半導体膜を形成する。その後、ゲート絶縁膜として機能する絶縁膜を介して、第１の導電膜を形成する。該導電膜は、スイッチング用トランジスタ１１、駆動用トランジスタ１２のゲート電極として用い、また走査線Ｇｙとして用いることができる。このとき、スイッチング用トランジスタ１１は、ダブルゲート構造とするとよい。
【０１４２】
その後、層間絶縁膜として機能する絶縁膜を介して、第２の導電膜を形成する。該導電膜は、スイッチング用トランジスタ１１、駆動用トランジスタ１２のドレイン配線、及びソース配線として用い、また信号線Ｓｘ、電源線Ｖｘとしてもちいることができる。このとき、容量素子１６は、第１の導電膜、層間絶縁膜として機能する絶縁膜、第２の導電膜の積層構造により形成することができる。駆動用トランジスタ１２のゲート電極と、スイッチング用トランジスタの他方の電極とは、コンタクトホールを介して接続される。
【０１４３】
そして、画素に設けられた開口部には、画素電極１９を形成する。該画素電極は、駆動用トランジスタ１２の他方の電極に接続されている。このとき、第２の導電膜と画素電極との間に絶縁膜等が設けられている場合、コンタクトホールを介して接続する必要がある。絶縁膜等が設けられていない場合、駆動用トランジスタ１２の他方の電極に、画素電極が直接接続することができる。
【０１４４】
図４には、図３に示したＡ−Ｂ、Ｂ−Ｃの断面図例を示す。
【０１４５】
絶縁基板２０上には、下地膜を介して、選択的にエッチングされた半導体膜が形成されている。絶縁基板２０には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス（ＳＵＳ）基板等を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。
【０１４６】
下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【０１４７】
次に、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好ましい。
【０１４８】
このように形成された結晶性半導体膜を、所定の形状にエッチングする。所定の形状とは、図３で示したように、スイッチング用トランジスタ１１、駆動用トランジスタ１２となる形状である。
【０１４９】
次いで、ゲート絶縁膜として機能する絶縁膜を形成する。該絶縁膜は、半導体膜を覆うように、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。
【０１５０】
そしてゲート絶縁膜を介して、ゲート電極として機能する第１の導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、本実施の形態では導電膜２２ａ、２２ｂの積層構造をもちいる。各導電膜２２ａ、２２ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。本実施の形態では、導電膜２２ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、導電膜２２ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。
【０１５１】
ゲート電極をマスクとして不純物元素を添加する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。これをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造という。特に低濃度不純物領域がゲート電極と重なった構造をＧＯＬＤ（Ｇａｔｅ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造という。特に、ｎチャネル型トランジスタは、低濃度不純物領域を有する構成とするとよい。
【０１５２】
この低濃度不純物領域に起因して、不要な容量が形成されてしまうこともある。そのため、ＬＤＤ構造やＧＯＬＤ構造を有するＴＦＴを用いて画素を形成する場合、本発明の駆動方法を用いると好適である。
【０１５３】
その後、層間絶縁膜３０として機能する絶縁膜２８、２９を形成する。絶縁膜２８は、窒素を有する絶縁膜であればよく、本実施の形態では、プラズマＣＶＤ法により１００ｎｍの窒化珪素膜を用いて形成する。また絶縁膜２９は、有機材料又は無機材料を用いて形成することができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造される。置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）や、置換基にフルオロ基や、置換基に少なくとも水素を含む有機基及びフルオロ基等のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜２９として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて絶縁膜２９を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができ、好ましい。絶縁膜２９に、有機材料を用いると平坦性を高めることができ、好ましい。
【０１５４】
層間絶縁膜３０及びゲート絶縁膜にコンタクトホールを形成する。そして、スイッチング用トランジスタ１１、駆動用トランジスタ１２のソース配線及びドレイン配線２４、信号線Ｓｘ、電源線Ｖｘとして機能する第２の導電膜を形成する。第２の導電膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施の形態では、チタン膜、窒化チタン膜、シリコンーアルミニウム合金膜、チタン膜（Ｔｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ）をそれぞれ６０、４０、３００、１００ｎｍに積層して第２の導電膜を形成する。
【０１５５】
その後、第２の導電膜を覆うように絶縁膜３１を形成する。絶縁膜３１は、層間絶縁膜３０で示した材料を用いることができる。このように絶縁膜３１を設けることにより、開口率を高めることができる。
【０１５６】
そして、絶縁膜３１に設けられた開口部に画素電極（第１の電極ともいう）１９を形成する。該開口部において、画素電極の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。画素電極１９には、透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ２）を混合したＩＴＯ−ＳｉＯｘ、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。このとき、有機材料を用いて絶縁膜３１を形成し、平坦性を高めると、画素電極形成面の平坦性が向上するため、均一な電圧を印加でき、さらには短絡を防止することができる。
【０１５７】
第１の導電膜と、画素電極とが重なってしまう領域４３０には、結合容量が生じてしまうことがある。この結合容量は不要な容量である。このような不要な容量は、本発明の駆動方法によって、除去することができる。
【０１５８】
その後、蒸着法、またはインクジェット法により電界発光層３３を形成する。電界発光層３３は、有機材料、又は無機材料を有し、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）、正孔注入層（ＨＩＬ）等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。また、電界発光層は上記積層構造に限定されない。
【０１５９】
そして、スパッタリング法、又は蒸着法により第２の電極３５を形成する。発光素子の第１の電極（画素電極）１９、及び第２の電極３５は、画素構成により陽極又は陰極となる。
【０１６０】
陽極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯの他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【０１６１】
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ２）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。
【０１６２】
その後、第２の電極３５を覆って、保護膜を形成してもよい。保護膜としては、窒化珪素膜やＤＬＣ膜を用いることができる。
【０１６３】
このようにして、発光装置の画素を形成することができる。
【０１６４】
（実施の形態５）
本実施の形態では、上記実施の形態で示した書き込み期間Ｔａ二つの動作期間に分け、一方で消去動作を行い、他方で書き込み動作を行う場合の画素回路を有する発光装置全体の構成について説明する。
【０１６５】
図１２に示すように、本発明の発光装置は、上述した画素１０がマトリクス状に複数配置された画素部４０と、第１の走査線駆動回路４１と、第２の走査線駆動回路４２と、信号線駆動回路４３とを有する。第１の走査線駆動回路４１と第２の走査線駆動回路４２は、画素部４０を挟んで対向するように配置するか、画素部４０の上下左右の四方のうち一方に配置するとよい。
【０１６６】
信号線駆動回路４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、スイッチング手段としてトランジスタ（以下ＴＦＴ４９と表記）と、アナログスイッチ５０とを有する。ＴＦＴ４９とアナログスイッチ５０は、信号線に対応して、各列に設けられている。加えて、本実施の形態では、ＷＥ信号の反転信号を生成するために、インバータ５１が各列に設けられている。なおインバータ５１は、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。
【０１６７】
ＴＦＴ４９のゲート電極は選択信号線５２に接続し、一方の電極は信号線に接続し、他方の電極は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８と各信号線の間に設けられる。すなわち、アナログスイッチ５０の入力端子は第２のラッチ４８に接続し、出力端子は信号線に接続する。アナログスイッチ５０の２つの制御端子は、一方は選択信号線５２に接続し、他方はインバータ５１を介して選択信号線５２に接続する。電源５３の電位は、画素が有する駆動用トランジスタ１２をオフにする電位であり、駆動用トランジスタ１２の極性がｎチャネル型の場合は電源５３の電位をＬｏｗとし、駆動用トランジスタ１２がｐチャネル型の場合は電源５３の電位をＨｉｇｈとする。
【０１６８】
第１の走査線駆動回路４１はパルス出力回路５４と選択回路５５を有する。第２の走査線駆動回路４２はパルス出力回路５６と選択回路５７を有する。パルス出力回路５４、５６には、それぞれスタートパルス（Ｇ１ＳＰ、Ｇ２ＳＰ）が入力される。またパルス出力回路５４、５６にはそれぞれクロックパルス（Ｇ１ＣＫ、Ｇ２ＣＫ）と、それの反転クロックパルス（Ｇ１ＣＫＢ、Ｇ２ＣＫＢ）が入力される。
【０１６９】
選択回路５５、５７は、選択信号線５２に接続する。但し、第２の走査線駆動回路４２が含む選択回路５７は、インバータ５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係にある。
【０１７０】
選択回路５５、５７の各々はトライステートバッファを有する。トライステートバッファは、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときにハイインピーダンス状態となる。
【０１７１】
信号線駆動回路４３が含むパルス出力回路４４、第１の走査線駆動回路４１が含むパルス出力回路５４、第２の走査線駆動回路４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路を有する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、信号線又は走査線をランダムに選択することができる。信号線又は走査線をランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。
【０１７２】
なお信号線駆動回路４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１の走査線駆動回路４１と第２の走査線駆動回路４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。
【０１７３】
また本発明において、保護回路を設けてもよい。保護回路は、複数の抵抗素子を有するように形成することができる。例えば複数の抵抗素子として、ｐチャネル型のトランジスタを用いることができる。保護回路は、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２にそれぞれ設けることができ、好ましくは、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２と画素部４０との間に設けるとよい。このような保護回路により、静電気に起因した素子の劣化や破壊を抑制することができる。
【０１７４】
また本実施の形態において、発光装置は電源制御回路６３を有する。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、丸で示される第１の電源１７を有し、第１の電源１７は駆動用トランジスタ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、丸で示される第２の電源１８を有し、第２の電源１８は対向電極に接続される電源線を介して、発光素子１３に接続する。
【０１７５】
このような電源回路６１は、発光素子１３に順方向電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように設定する。一方、発光素子１３に逆方向電圧を印加するときは、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行うことができる。
【０１７６】
また本実施の形態において、発光装置は、モニター回路６４と制御回路６５を有することを特徴とする。制御回路６５は定電流源１０５とバッファアンプ回路１１０を有する。また、モニター回路６４は、モニター用発光素子６６、モニター制御用トランジスタ１１１、インバータ１１２を有する。
【０１７７】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を補正する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素部４０に供給する電源電位を補正する。
【０１７８】
上記構成を有する本発明の発光装置は、環境温度の変化や経時劣化に起因した電流値の変動を抑制して、信頼性を向上させることができる。さらにモニター制御用トランジスタ１１１及びインバータ１１２により、ショートしたモニター用発光素子６６に、定電流源１０５からの電流が流れることを防止でき、正確な電流値の変動を発光素子１３へ供給することができる。
【０１７９】
（実施の形態６）
本実施の形態では、上記構成を有する本発明の発光装置の動作について図面を参照して説明する。
【０１８０】
まず、信号線駆動回路４３の動作について図１４（Ａ）を用いて説明する。パルス出力回路４４には、クロック信号（以下ＳＣＫと表記）、クロック反転信号（以下ＳＣＫＢと表記）及びスタートパルス（以下ＳＳＰと表記）が入力され、これらの信号のタイミングに従って、第１のラッチ４７にサンプリングパルスを出力する。データが入力される第１のラッチ４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ４８は、ラッチパルスが入力されると、第１のラッチ４７に保持されていたビデオ信号を、一斉に第２のラッチ４８に転送する。
【０１８１】
ここで、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における選択回路４６の動作について説明する。期間Ｔ１、Ｔ２は水平走査期間の半分の期間に相当し、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間とよぶ。
【０１８２】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルであり、ＴＦＴ４９はオン状態、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線Ｓ１〜Ｓｎは、各列に配置されたＴＦＴ４９を介して、電源５３と電気的に接続する。つまり、複数の信号線Ｓ１〜Ｓｎは、電源５３と同電位になる。このとき、選択された画素１０が有するスイッチング用トランジスタ１１は、オンとなっており、当該スイッチング用トランジスタ１１を介して、電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達される。そうすると、駆動用トランジスタ１２はオフ状態となり、発光素子１３が有する両電極間には電流が流れず非発光となる。このように、信号線Ｓｘに入力されるビデオ信号の状態に関係なく、電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達されて、当該スイッチング用トランジスタ１１がオフ状態になり、発光素子１３が強制的に非発光となる動作が消去動作である。
【０１８３】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルであり、ＴＦＴ４９はオフ状態、アナログスイッチ５０は導通状態となる。そうすると、第２のラッチ４８に保持されたビデオ信号は、１行分が同時に各信号線Ｓｘに伝達される。このとき、画素１０が含むスイッチング用トランジスタ１１はオンとなり、当該スイッチング用トランジスタ１１を介して、ビデオ信号が駆動用トランジスタ１２のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、駆動用トランジスタ１２はオン又はオフとなり、発光素子１３が有する第１及び第２の電極は、互いに異なる電位又は同電位となる。より詳しくは、駆動用トランジスタ１２がオンとなると、発光素子１３が有する第１及び第２の電極は互いに異なる電位となり、発光素子１３に電流が流れる。すると、発光素子１３は点灯する。なお発光素子１３に流れる電流は、駆動用トランジスタ１２のソースドレイン間に流れる電流と同じである。
【０１８４】
一方、駆動用トランジスタ１２がオフとなると、発光素子１３が有する第１及び第２の電極は同電位となり、発光素子１３に電流は流れない。すなわち、発光素子１３は非発光となる。このように、ビデオ信号に従って、駆動用トランジスタ１２がオン状態又はオフ状態になり、発光素子１３が有する第１及び第２の電極の電位が互いに異なる電位又は同電位となる動作が書き込み動作である。
【０１８５】
次に、第１の走査線駆動回路４１、第２の走査線駆動回路４２の動作について説明する。パルス出力回路５４には、Ｇ１ＣＫ、Ｇ１ＣＫＢ、Ｇ１ＳＰが入力され、これらの信号のタイミングに従って、選択回路５５に順次パルスを出力する。パルス出力回路５６には、Ｇ２ＣＫ、Ｇ２ＣＫＢ、Ｇ２ＳＰが入力され、これらの信号のタイミングに従って、選択回路５７に順次パルスを出力する。図１４（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各行の選択回路５５、５７に供給されるパルスの電位を示す。
【０１８６】
ここで、信号線駆動回路４３の動作の説明と同様に、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における第１の走査線駆動回路４１が含む選択回路５５と、第２の走査線駆動回路４２が含む選択回路５７の動作について説明する。なお、図１４（Ｂ）のタイミングチャートでは、第１の走査線駆動回路４１から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（４１）と表記し、第２の走査線駆動回路４２から信号が伝達されたゲート線の電位をＶＧｙ（４２）と表記する。そして、ＶＧｙ（４１）とＶＧｙ（４２）は、同じゲート線Ｇｙにより供給することができる。
【０１８７】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルである。そうすると、第１の走査線駆動回路４１が含む選択回路５５には、ＬレベルのＷＥ信号が入力され、選択回路５５は不定状態となる。一方、第２の走査線駆動回路４２が含む選択回路５７には、ＷＥ信号が反転したＨレベルの信号が入力され、選択回路５７は動作状態となる。つまり、選択回路５７はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第２の走査線駆動回路４２によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオフ状態となり、発光素子１３の両電極の電位は同電位となる。すなわち、この期間では、発光素子１３が非発光となる消去動作が行われる。
【０１８８】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルである。そうすると、第１の走査線駆動回路４１が含む選択回路５５には、ＨレベルのＷＥ信号が入力され、選択回路５５は動作状態となる。つまり、選択回路５５はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第１の走査線駆動回路４１により、ｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路４３が含む第２のラッチ４８からビデオ信号が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。一方、第２の走査線駆動回路４２が含む選択回路５７には、Ｌレベルの信号が入力され、不定状態となる。
【０１８９】
このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）において第２の走査線駆動回路４２により選択され、期間Ｔ２（第２のサブゲート選択期間）において第１の走査線駆動回路４１により選択される。すなわち、ゲート線は、第１の走査線駆動回路４１と第２の走査線駆動回路４２により、相補的に制御される。そして、第１及び第２のサブゲート選択期間において、一方で消去動作を行って、他方で書き込み動作を行う。
【０１９０】
なお第１の走査線駆動回路４１がｉ行目のゲート線Ｇｉを選択する期間では、第２の走査線駆動回路４２は動作していない状態（選択回路５７が不定状態）、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。同様に、第２の走査線駆動回路４２がｉ行目のゲート線Ｇｉに行選択信号を伝達する期間は、第１の走査線駆動回路４１は不定状態、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。
【０１９１】
また上記のような動作を行う本発明は、発光素子１３を強制的にオフにすることができるために、デューティ比の向上を実現する。さらに、発光素子１３を強制的にオフにすることができるにも関わらず、容量素子１６の電荷を放電するＴＦＴを設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。
【０１９２】
また、本実施の形態では、通常の信号線駆動回路４３の走査期間を２倍としなければならない。これを解決するために、信号線駆動回路４３のＳＣＫ、及びＳＣＫＢの周波数を早めてもよいし、ビデオ信号を複数に分割してもよい。
【０１９３】
なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。
【０１９４】
（実施の形態７）
本実施の形態では、上記駆動方法を適用できる画素構成を例示する。なお、図２で示した構成と重複する説明は省略する。
【０１９５】
図９には、図２に示した画素構成に加え、容量素子１６の両端に第３のトランジスタ２５が設けられていることを特徴とした画素構成を示す。第３のトランジスタ２５は、所定の期間で、容量素子１６に蓄積された電荷を放電する機能を有する。この第３のトランジスタ２５を消去用トランジスタとも表記する。所定の期間は、第３のトランジスタ２５のゲート電極が接続されている消去用走査線Ｒｙによって制御される。
【０１９６】
図２４には、図２に示した画素構成に加え、消去用ダイオード２４０１が設けられていることを特徴とした画素構成を示す。消去用ダイオード２４０１は、所定の期間で、容量素子１６に蓄積された電荷を放電する機能を有する。この消去用ダイオード２４０１は出力が駆動用トランジスタ１２のゲートに接続され、所定の期間は、消去用ダイオード２４０１の入力に接続されている消去用走査線Ｒｙによって制御される。
【０１９７】
図２５には、図２に示した画素構成に加え、ダイオード接続された消去用トランジスタ２５０１が設けられていることを特徴とした画素構成を示す。消去用トランジスタ２５０１は、所定の期間で、容量素子１６に蓄積された電荷を放電する機能を有する。この消去用トランジスタ２５０１はゲート電極と消去用走査線Ｒｙとが接続され、所定の期間は、消去用走査線Ｒｙによって制御される。
【０１９８】
図２６には、図２に示した画素構成をＧｙ、Ｖｘとを２画素分共通とし、それぞれにＳｘ、Ｓｘ２からデータ信号を入力し、図２６の構成で１画素とし面積階調も可能としたことを特徴とする画素構成を示す。図２６の発光素子２６０１と発光素子２６０２とはそれぞれ発光面積が異なっており、発光面積により階調を表現することができる。また、発光期間を制御して階調を表現するデジタル時間階調駆動と組み合わせてもよいし、データ信号の電位により、駆動用トランジスタ１２のＶｇｓを制御して階調を表現する電圧プログラム型アナログ階調駆動と組み合わせてもよい。
【０１９９】
例えば、複数のサブフレーム期間を設ける場合、短いサブフレーム期間において、図９に示すような第３のトランジスタ２５により容量素子１６の電荷を放電する。その結果、デューティ比を向上させることができる。
【０２００】
図１０（Ａ）には、図２に示した画素構成に加え、駆動用トランジスタ１２と発光素子１３との間に、第４のトランジスタ３６が設けられていることを特徴とした画素構成を示す。第４のトランジスタ３６のゲート電極には、固定電位となっている第２の電源線Ｖａｘが接続されている。そのため、発光素子１３へ供給される電流は、駆動用トランジスタ１２や第４のトランジスタ３６のゲート・ソース間電圧によらず、一定とすることができる。この第４のトランジスタ３６を、電流制御用トランジスタとも表記する。
【０２０１】
図１０（Ｂ）には、図１０（Ａ）と異なり、固定電位となっている第２の電源線Ｖａｘが、走査線Ｇｙと並行に設けられていることを特徴とした画素構成を示す。
【０２０２】
また図１０（Ｃ）には、図１０（Ａ）（Ｂ）と異なり、固定電位となっている、第４のトランジスタ３６のゲート電極が、駆動用トランジスタ１２のゲート電極に接続されていることを特徴とした画素構成である。図１０（Ｃ）のように、新たに電源線を設けることがない画素構成では、開口率を維持することができる。
【０２０３】
図１１には、図１０（Ａ）に示した画素構成に加え、図９に示した消去用トランジスタ２５を設けたことを特徴とした画素構成を示す。消去用トランジスタ２５により、容量素子１６の電荷を放電することができる。勿論、図１０（Ｂ）又は図１０（Ｃ）に示した画素構成に加えて、消去用トランジスタ２５を設けることも可能である。
【０２０４】
すなわち、本発明は、画素構成に限定されることなく適用することが可能である。
【０２０５】
（実施の形態８）
本実施の形態では、実施の形態４で示した書き込み期間Ｔａを２つの動作期間に分け、一方で書き込み動作を行い、他方でも書き込み動作を行う場合の画素回路を有する発光装置全体の構成をデコーダ回路を用いた場合について説明をする。
【０２０６】
図１３に説明するように、本発明の発光装置は、実施の形態４に記述した画素１０がマトリクス状に複数配列された画素部４０と、デコーダ回路１３４１と信号線駆動回路１３４３とを有する。デコーダ回路は、画素部４０の上下左右の四方のうち一方に配置するとよい。
【０２０７】
信号線駆動回路１３４３は、ビデオ信号（ＤＡＴＡ）に対応した電位を１行同時に出力（以下、線順次駆動という）できる回路であれば何でもよい。例えば、図１２で示すような信号線駆動回路がある。
【０２０８】
デコーダ回路１３４１は、出力ラインを選択するための入力（ＳＬＮ：Ｓｅｌｅｃｔ  Ｌｉｎｅ  Ｎｕｍｂｅｒ）が入力される。また、クロックパルス（ＧＣＫ）、反転クロックパルス（ＧＣＫＢ）が入力される。
【０２０９】
デコーダ回路１３４１は、必ずしもデコーダ回路でなくてもよい。例えば、シフトレジスタを用いてもよい。この場合、実施の形態５、及び実施の形態６で説明したように書き込み期間をＮ個に分割した場合、走査線駆動回路がＮ個必要となる。
【０２１０】
また本発明において、保護回路を設けてもよい。保護回路は、複数の抵抗素子を有するように形成することができる。例えば複数の抵抗素子として、ｐチャネル型のトランジスタを用いることができる。保護回路は、信号線駆動回路１３４３、デコーダ回路１３４１に設けることができ、好ましくは、信号線駆動回路１３４３、デコーダ回路１３４１と画素部４０との間に設けるとよい。このような保護回路により、静電気に起因した素子の劣化や破壊を抑制することができる。
【０２１１】
また本実施の形態において、発光装置は電源制御回路６３を有する。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、丸で示される第１の電源１７を有し、第１の電源１７は駆動用トランジスタ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、丸で示される第２の電源１８を有し、第２の電源１８は対向電極に接続される電源線を介して、発光素子１３に接続する。
【０２１２】
このような電源回路６１は、発光素子１３に順方向電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように設定する。一方、発光素子１３に逆方向電圧を印加するときは、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行うことができる。
【０２１３】
また本実施の形態において、発光装置は、モニター回路６４と制御回路６５を有することを特徴とする。制御回路６５は定電流源１０５とバッファアンプ回路１１０を有する。また、モニター回路６４は、モニター用発光素子６６、モニター制御用トランジスタ１１１、インバータ１１２を有する。
【０２１４】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を補正する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素部４０に供給する電源電位を補正する。
【０２１５】
上記構成を有する本発明の発光装置は、環境温度の変化や経時劣化に起因した電流値の変動を抑制して、信頼性を向上させることができる。さらにモニター制御用トランジスタ１１１及びインバータ１１２により、ショートしたモニター用発光素子６６に、定電流源１０５からの電流が流れることを防止でき、正確な電流値の変動を発光素子１３へ供給することができる。
【０２１６】
（実施の形態９）
本実施の形態では、上記構成を有する本発明の発光装置の動作について図面を参照して説明する。
【０２１７】
まず、信号線駆動回路１３４３の動作について図１５（Ａ）を用いて説明する。信号線駆動回路１３４３には、クロック信号（以下ＳＣＫと表記）、クロック反転信号（以下ＳＣＫＢと表記）及びスタートパルス（以下ＳＳＰと表記）が入力されている。また、信号線駆動回路１３４３は公知のものを用いればよく、図１５（Ａ）を実現できる回路構成であれば特に限定しない。
【０２１８】
ここで、実施の形態６では、選択信号線５２から伝達されるＷＥ信号を用いて書き込み期間を期間Ｔ１と期間Ｔ２とに分けたが、本実施の形態ではデコーダ回路１３４１を用いているので、ＷＥ信号は必要なくＳＬＮ信号を用いることで同じように書き込み期間を複数に分けることができる。また、本実施の形態では、一行選択期間において書き込み動作を２回行う構成にしたときのタイミングについて説明する。また、書き込み期間をそれぞれ、期間Ｔ１、期間Ｔ２として、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間とよぶ。
【０２１９】
期間Ｔ１（第１のサブゲート選択期間）、及び期間Ｔ２（第２のサブゲート選択期間）において、信号線駆動回路１３４３の出力はＤＡＴＡ信号に対応した電位が出力される。このとき、画素１０が含むスイッチング用トランジスタ１１はオンとなり、当該スイッチング用トランジスタを介して、ビデオ信号が駆動用トランジスタ１２のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、駆動用トランジスタ１２はオン又はオフとなり、発光素子１３が有する第１及び第２の電極は互いに異なる電位となり、発光素子１３に電流が流れる。すると、発光素子１３は点灯する。なお発光素子１３に流れる電流は、駆動用トランジスタ１２のソースドレイン間に流れる電流と同じである。
【０２２０】
一方、駆動用トランジスタ１２がオフとなると、発光素子１３が有する第１及び第２の電極は同電位となり、発光素子１３に電流は流れない。すなわち、発光素子１３は非発光となる。このように、ビデオ信号に従って、駆動用トランジスタ１２がオン状態又はオフ状態になり、発光素子１３が有する第１及び第２の電極の電位が互いに異なる電位又は同電位となる動作が書き込み動作である。
【０２２１】
次に、デコーダ回路１３４１の動作について説明する。デコーダ回路１３４１には、ＧＣＫ，ＧＣＫＢ、ＳＬＮが入力される。ＳＬＮはデコーダ回路１３４１から出力するラインを選択する。図１５（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各行のゲート線Ｇｙに出力されるパルスの電位を示す。図１５（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各行の選択回路５５、５７に供給されるパルスの電位を示す。
【０２２２】
ここで、信号線駆動回路１３４３の動作の説明と同様に、期間Ｔ１と期間Ｔ２とに分けることができる。なお、図１５（Ｂ）のタイミングチャートでは、期間Ｔ１においてのデコーダ回路１３４１からゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（Ｔ１）と表記し、期間Ｔ２においてのデコーダ回路１３４１からゲート線Ｇｙの電位をＶＧｙ（Ｔ２）と表記する。そして、ＶＧｙ（Ｔ１）とＶＧｙ（Ｔ２）とは、同じゲート線Ｇｙにより供給することができる。また、期間Ｔ１と期間Ｔ２はそれぞれ、ゲート線Ｇｙを走査する動作をしている。
【０２２３】
期間Ｔ１（第１のサブゲート選択期間）において、デコーダ回路１３４１はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、デコーダ回路１３４１によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１３４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２２４】
期間Ｔ２（第２のサブゲート選択期間）において、デコーダ回路１３４１はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、デコーダ回路１３４１によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１３４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２２５】
このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）においてデコーダ回路１３４１により選択され、期間Ｔ２（第２のサブゲート選択期間）においてデコーダ回路１３４１により別の行が選択される。すなわち、第１及び第２のサブゲート選択期間において、一方で書き込み動作を行い、他方でも書き込み動作を行う。
【０２２６】
すなわち、本発明では、書き込み期間中に信号線駆動回路１３４３は２回動作を行い。期間Ｔ１と期間Ｔ２とにそれぞれ選択されたゲート線Ｇｙにそれぞれ出力することができる。
【０２２７】
また、本実施の形態では、通常の信号線駆動回路１３４３の走査期間を２倍としなければならない。これを解決するために、信号線駆動回路１３４３のＳＣＫ、及びＳＣＫＢの周波数を早めてもよいし、ビデオ信号を複数に分割してもよい。
【０２２８】
なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。また、分割したゲート選択期間は、書き込み動作、消去動作を自由に組み合わせることができる。例えば、ゲート選択期間を３つに分割し、書き込み動作を２回行い、消去動作を１回行ってもよい。
【０２２９】
（実施の形態１０）
本実施の形態では、実施の形態４で示した書き込み期間Ｔａを４つの動作期間にわけ、すべてで書き込み動作を行う場合の画素回路を有する発光装置全体の構成について説明する。
【０２３０】
図１８に説明するように、本発明の発光装置は、実施の形態４に記述した画素１０がマトリクス状に複数配置された画素部４０と、第１の走査線駆動回路１８３９と、第２の走査線駆動回路１８４０と、第３の走査線駆動回路１８４１と、第４の走査線駆動回路１８４２と、信号線駆動回路１８４３とを有する。第１の走査線駆動回路１８３９と第２の走査線駆動回路１８４０と第３の走査線駆動回路１８４１と第４の走査線駆動回路１８４２は、画素部４０を挟んで対向するように２個ずつ配置するか、画素部４０の上下左右の四方のうち一方に配置するとよい。また、２個ずつでなくても１個と３個に分けてもよいし、配置する箇所は特に限定しない。
【０２３１】
信号線駆動回路１８４３は、ビデオ信号（ＤＡＴＡ）に対応した電位を１行同時に出力（以下、線順次駆動という）できる回路であれば何でもよい。例えば、図１２で示すような信号線駆動回路がある。
【０２３２】
第１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、及び第４の走査線駆動回路１８４２には、それぞれスタートパルスＧ１ＳＰ、Ｇ２ＳＰ、Ｇ３ＳＰ、Ｇ４ＳＰ）、クロックパルス（Ｇ１ＣＫ、Ｇ２ＣＫ、Ｇ３ＣＫ、Ｇ４ＣＫ）と、それの反転クロックパルス（Ｇ１ＣＫＢ、Ｇ２ＣＫＢ、Ｇ３ＣＫＢ、Ｇ４ＣＫＢ）、ＷＥ１信号、及びＷＥ２信号が入力される。
【０２３３】
また本発明において、保護回路を設けてもよい。保護回路は、複数の抵抗素子を有するように形成することができる。例えば複数の抵抗素子として、ｐチャネル型のトランジスタを用いることができる。保護回路は、信号線駆動回路１８４３、第１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、及び第４の走査線駆動回路１８４２にそれぞれ設けることができ、好ましくは、信号線駆動回路１８４３、第１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、及び第４の走査線駆動回路１８４２と画素部４０との間に設けるとよい。このような保護回路により、静電気に起因した素子の劣化や破壊を抑制することができる。
【０２３４】
また本実施の形態において、発光装置は電源制御回路６３を有する。電源制御回路６３は、発光素子１３に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、丸で示される第１の電源１７を有し、第１の電源１７は駆動用トランジスタ１２と電源線Ｖｘを介して発光素子１３の画素電極に接続する。また、電源回路６１は、丸で示される第２の電源１８を有し、第２の電源１８は対向電極に接続される電源線を介して、発光素子１３に接続する。
【０２３５】
このような電源回路６１は、発光素子１３に順方向電圧を印加して、発光素子１３に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１８の電位よりも高くなるように設定する。一方、発光素子１３に逆方向電圧を印加するときは、第１の電源１７の電位が、第２の電源１８の電位よりも低くなるように設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行うことができる。
【０２３６】
また本実施の形態において、発光装置は、モニター回路６４と制御回路６５を有することを特徴とする。制御回路６５は定電流源１０５とバッファアンプ回路１１０を有する。また、モニター回路６４は、モニター用発光素子６６、モニター制御用トランジスタ１１１、インバータ１１２を有する。
【０２３７】
制御回路６５は、モニター回路６４の出力に基づき、電源電位を補正する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素部４０に供給する電源電位を補正する。
【０２３８】
上記構成を有する本発明の発光装置は、環境温度の変化や経時劣化に起因した電流値の変動を抑制して、信頼性を向上させることができる。さらにモニター制御用トランジスタ１１１及びインバータ１１２により、ショートしたモニター用発光素子６６に、定電流源１０５からの電流が流れることを防止でき、正確な電流値の変動を発光素子１３へ供給することができる。
【０２３９】
（実施の形態１１）
本実施の形態では、上記構成を有する本発明の発光装置の動作について図面を参照して説明する。
【０２４０】
まず、信号線駆動回路１８４３の動作について図１９（Ａ）を用いて説明する。信号線駆動回路１８４３には、クロック信号（以下ＳＣＫと表記）、クロック反転信号（以下ＳＣＫＢと表記）及びスタートパルス（以下ＳＳＰと表記）が入力されている。また、信号線駆動回路１８４３は公知のものを用いればよく、図１９（Ａ）を実現できる回路構成であれば特に限定しない。
【０２４１】
ここで、実施の形態６では、選択信号線５２から伝達されるＷＥ信号を用いて書き込み期間を期間Ｔ１と期間Ｔ２とに分けたが、本実施の形態では消去動作は行わないので、信号線駆動回路１８４３にＷＥ１信号、及びＷＥ２信号は入力されない。また、本実施の形態では、１行選択期間において書き込み動作を４回行う構成にしたときのタイミングについて説明する。また、書き込み動作をそれぞれ、期間Ｔ１、期間Ｔ２、期間Ｔ３、期間Ｔ４として、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間、期間Ｔ３を第３のサブゲート選択期間、期間Ｔ４を第４のサブゲート選択期間とよぶ。
【０２４２】
期間Ｔ１（第１のサブゲート選択期間）、期間Ｔ２（第２のサブゲート選択期間）、期間Ｔ３（第３のサブゲート選択期間）、及び期間Ｔ４（第４のサブゲート選択期間）において、信号線駆動回路１８４３の出力はＤＡＴＡ信号に対応した電位が出力される。このとき、画素１０が含むスイッチング用トランジスタ１１はオンとなり、当該スイッチング用トランジスタを介して、ビデオ信号が駆動用トランジスタ１２のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、駆動用トランジスタ１２はオン又はオフとなり、発光素子１３が有する第１及び第２の電極は互いに異なる電位となり、発光素子１３に電流が流れる。すると、発光素子１３は点灯する。なお発光素子１３に流れる電流は、駆動用トランジスタ１２のソースドレイン間に流れる電流と同じである。
【０２４３】
一方、駆動用トランジスタ１２がオフとなると、発光素子１３が有する第１及び第２の電極は同電位となり、発光素子１３に電流は流れない。すなわち、発光素子１３は非発光となる。このように、ビデオ信号に従って、駆動用トランジスタ１２がオン状態又はオフ状態になり、発光素子１３が有する第１及び第２の電極の電位が互いに異なる電位又は同電位となる動作が書き込み動作である。
【０２４４】
次に、第１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２の動作について説明する。走査線駆動回路１８３９には、ＧＣＫ、ＧＣＫＢ、Ｇ１ＳＰ、ＷＥ１、ＷＥ２が入力される。ＧＣＫ、ＧＣＫＢ、Ｇ１ＳＰに従って順次走査が行われ、ＷＥ１、ＷＥ２によってゲート線Ｇｙに出力するか否かを決定する。走査線駆動回路１８４０には、ＧＣＫ、ＧＣＫＢ、Ｇ２ＳＰ、ＷＥ１、ＷＥ２が入力される。ＧＣＫ、ＧＣＫＢ、Ｇ２ＳＰに従って順次走査が行われ、ＷＥ１、ＷＥ２によってゲート線Ｇｙに出力するか否かを決定する。走査線駆動回路１８４１には、ＧＣＫ、ＧＣＫＢ、Ｇ３ＳＰ、ＷＥ１、ＷＥ２が入力される。ＧＣＫ、ＧＣＫＢ、Ｇ３ＳＰに従って順次走査が行われ、ＷＥ１、ＷＥ２によってゲート線Ｇｙに出力するか否かを決定する。走査線駆動回路１８４２には、ＧＣＫ、ＧＣＫＢ、Ｇ４ＳＰ、ＷＥ１、ＷＥ２が入力される。ＧＣＫ、ＧＣＫＢ、Ｇ４ＳＰに従って順次走査が行われ、ＷＥ１、ＷＥ２によってゲート線Ｇｙに出力するか否かを決定する。図１９（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各行のゲート線Ｇｙに出力されるパルスの電位を示す。図１９（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各行の選択回路５５、５７に供給されるパルスの電位を示す。
【０２４５】
ここで、信号線駆動回路１８４３の動作の説明と同様に、期間Ｔ１、期間Ｔ２、期間Ｔ３と期間Ｔ４とに分けることができる。ＷＥ１信号がＬレベル、ＷＥ２信号がＬレベルのときをＴ１とし、ＷＥ１信号がＨレベル、ＷＥ２信号がＬレベルのときをＴ２とし、ＷＥ１信号がＨレベル、ＷＥ２信号がＨレベルのときをＴ３とし、ＷＥ１信号がＬレベル、ＷＥ２信号がＨレベルのときをＴ１４として、各期間における第１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２について説明する。図１９（Ｂ）のタイミングチャートでは、第１の走査線駆動回路１８３９から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（Ｔ１）と表記し、第２の走査線駆動回路１８４０から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（Ｔ２）と表記し、第３の走査線駆動回路１８４１から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（Ｔ３）と表記し、第４の走査線駆動回路１８４２から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（Ｔ４）と表記する。そして、ＶＧｙ（Ｔ１）とＶＧｙ（Ｔ２）とＶＧｙ（Ｔ３）とＶＧｙ（Ｔ４）は、同じゲート線Ｇｙにより供給することができる。
【０２４６】
期間Ｔ１（第１のサブゲート選択期間）において、ＷＥ１信号はＬレベル、ＷＥ２信号はＬレベルである。そうすると、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２、にはＬレベルのＷＥ１信号、ＬレベルのＷＥ２信号が入力され、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２は不定状態となる。一方第１の走査線駆動回路１８３９にもＬレベルのＷＥ１信号、ＬレベルのＷＥ２信号が入力され、第１の走査線駆動回路１８３９はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第１の走査線駆動回路１８３９によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１８４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２４７】
期間Ｔ２（第２のサブゲート選択期間）において、ＷＥ１信号はＨレベル、ＷＥ２信号はＬレベルである。そうすると、１の走査線駆動回路１８３９、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２、にはＨレベルのＷＥ１信号、ＬレベルのＷＥ２信号が入力され、１の走査線駆動回路１８３９、第３の走査線駆動回路１８４１、第４の走査線駆動回路１８４２、は不定状態となる。一方第２の走査線駆動回路１８４０にもＨレベルのＷＥ１信号、ＬレベルのＷＥ２信号が入力され、第２の走査線駆動回路１８４０はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第２の走査線駆動回路１８４０によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１８４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２４８】
期間Ｔ３（第３のサブゲート選択期間）において、ＷＥ１信号はＨレベル、ＷＥ２信号はＨレベルである。そうすると、１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第４の走査線駆動回路１８４２、にはＨレベルのＷＥ１信号、ＨレベルのＷＥ２信号が入力され、１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第４の走査線駆動回路１８４２は不定状態となる。一方第３の走査線駆動回路１８４１にもＨレベルのＷＥ１信号、ＨレベルのＷＥ２信号が入力され、第３の走査線駆動回路１８４１はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第３の走査線駆動回路１８４１によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１８４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２４９】
期間Ｔ４（第４のサブゲート選択期間）において、ＷＥ１信号はＬレベル、ＷＥ２信号はＨレベルである。そうすると、１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１、にはＬレベルのＷＥ１信号、ＨレベルのＷＥ２信号が入力され、１の走査線駆動回路１８３９、第２の走査線駆動回路１８４０、第３の走査線駆動回路１８４１は不定状態となる。一方第４の走査線駆動回路１８４２にもＬレベルのＷＥ１信号、ＨレベルのＷＥ２信号が入力され、第４の走査線駆動回路１８４２はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第４の走査線駆動回路１８４２によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０が含むスイッチング用トランジスタ１１はオン状態となる。そして、信号線駆動回路１８４３が含む電源５３の電位が駆動用トランジスタ１２のゲート電極に伝達され、駆動用トランジスタ１２はオン状態又はオフ状態となり、発光素子１３が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１３が発光又は非発光となる書き込み動作が行われる。
【０２５０】
このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）において１の走査線駆動回路１８３９により選択され、期間Ｔ２（第２のサブゲート選択期間）において第２の走査線駆動回路１８４０により選択され、期間Ｔ３（第３のサブゲート選択期間）において３の走査線駆動回路１８４１により選択され、期間Ｔ４（第４のサブゲート選択期間）において第４の走査線駆動回路１８４２により選択される。すなわち、ゲート線は、１の走査線駆動回路１８３９と第２の走査線駆動回路１８４０と３の走査線駆動回路１８４１と第４の走査線駆動回路１８４２により、相補的に制御される。そして、第１、第２、第３、及び第４のサブゲート選択期間において、全ての期間で書き込み動作を行う。
【０２５１】
すなわち、本発明では、書き込み期間中に信号線駆動回路１８４３は４回動作を行い。期間Ｔ１と期間Ｔ２と期間Ｔ３と期間Ｔ４とにそれぞれ選択されたゲート線Ｇｙにそれぞれ出力することができる。
【０２５２】
また、本実施の形態では、通常の信号線駆動回路１８４３の走査期間を４倍としなければならない。これを解決するために、信号線駆動回路１８４３のＳＣＫ、及びＳＣＫＢの周波数を早めてもよいし、ビデオ信号を複数に分割してもよい。
【０２５３】
なお、本発明は、ゲート選択期間を４分割する上記の形態に制約されない。ゲート選択期間を５つ以上に分割してもよいし、ゲート選択期間を３つ以下に分割してもよい。また、分割したゲート選択期間は、書き込み動作、消去動作を自由に組み合わせることができる。例えば、ゲート選択期間を５つに分割し、書き込み動作を４回行い、消去動作を１回行ってもよい。
【０２５４】
ここで、上記信号線駆動回路４３、信号線駆動回路１８４３の一例、及びデコーダ回路１３４１の一例を説明する。
【０２５５】
図２２を用いて信号線駆動回路４３、信号線駆動回路１８４３の一例を説明する。
【０２５６】
第１のシフトレジスタ６１０１と、第２のシフトレジスタ６１０２と、第３のシフトレジスタ６１０３と、ＡＮＤ回路６１０４と、ＡＮＤ回路６１０５と、ＡＮＤ回路６１０６と、ＯＲ回路６１０７とを有する。また、第１のシフトレジスタ６１０１はＧＣＫ、ＧＣＫＢ、Ｇ１ＳＰが入力され、第２のシフトレジスタ６１０２はＧＣＫ、ＧＣＫＢ、Ｇ２ＳＰが入力され、第３のシフトレジスタ６１０３はＧＣＫ、ＧＣＫＢ、Ｇ３ＳＰが入力される。また、第１のシフトレジスタ６１０１の出力端子、及びＧ−ＣＰ１はＡＮＤ回路６１０４の入力端子と接続される。また、第２のシフトレジスタ６１０２の出力端子、及びＧ−ＣＰ２はＡＮＤ回路６１０５の入力端子と接続される。また、第３のシフトレジスタ６１０３の出力端子、及びＧ−ＣＰ３はＡＮＤ回路６１０６の入力端子と接続される。また、ＡＮＤ回路６１０４、ＡＮＤ回路６１０５、及びＡＮＤ回路６１０６の出力端子はＯＲ回路６１０７と接続される。また、第１のシフトレジスタ６１０１と、第２のシフトレジスタ６１０２と、第３のシフトレジスタ６１０３との出力端子と、Ｇ−ＣＰ１、Ｇ−ＣＰ２、Ｇ−ＣＰ３の信号との組み合わせにより、どの段のゲート線Ｇｙに出力するかを決定する。図２２の構成によれば、３つのサブゲート期間を有することができる。また、シフトレジスタの数は特に限定しないし、サブゲート期間の数も限定しない。
【０２５７】
図２３を用いてデコーダ回路１３４１の一例を説明する。
【０２５８】
４入力端子ＮＡＮＤ回路と、インバータ回路とレベルシフタ５８０５と、バッファ回路５８０６とを有する。また、４入力端子ＮＡＮＤ回路の入力端子に第１入力端子５８０１、第２入力端子５８０２、第３入力端子５８０３、第４入力端子５８０４、第１入力端子５８０１の反転入力端子、第２入力端子５８０２の反転入力端子、第３入力端子５８０３の反転入力端子、及び第４入力端子５８０４の反転入力端子のうちいずれか４個の入力端子が接続され、４入力端子ＮＡＮＤ回路の出力端子とインバータ回路の入力端子が接続され、インバータ回路の出力端子とレベルシフタ５８０５の入力端子が接続され、レベルシフタ５８０５の出力端子とバッファ回路５８０６の入力端子が接続され、バッファ回路５８０６の出力端子がゲート線として画素に出力されている。４入力端子ＮＡＮＤ回路への入力は、すべて別の組み合わせとなっており、図２３の場合は１６通りの出力を制御できる。
【０２５９】
（実施の形態１２）
本発明は、定電流駆動を行う発光装置にも適用することができる。本実施の形態では、モニター用発光素子６６を用いて経時変化の度合いを検出する場合であって、この検出結果を基に、ビデオ信号又は電源電位を補正することで、発光素子の経時変化を補償する場合について説明する。
【０２６０】
本実施の形態は、第１及び第２のモニター用発光素子を設ける。第１のモニター用発光素子には第１の定電流源から一定の電流が供給され、第２のモニター用発光素子には第２の定電流源から一定の電流が供給される。第１の定電流源から供給される電流値と、第２の定電流源から供給される電流値を変えることで、第１及び第２のモニター用発光素子に流れる総電流量は異なる。そうすると、第１及び第２のモニター用発光素子の間には経時変化の違いが生じる。
【０２６１】
第１及び第２のモニター用発光素子は演算回路に接続しており、当該演算回路では、第１のモニター用発光素子と、第２のモニター用発光素子との電位の差を算出する。演算回路で算出された電圧値は、ビデオ信号発生回路に供給される。ビデオ信号発生回路では、演算回路から供給される電圧値を基に、各画素に供給するビデオ信号を補正する。上記構成により、発光素子の経時変化を補償することができる。
【０２６２】
なお、各モニター用発光素子と、各演算回路の間には、バッファアンプ回路などの電位の変動を防止する回路を設けるとよい。
【０２６３】
なお本実施の形態において、定電流駆動を行う構成を有する画素としては、例えば、カレントミラー回路を用いた画素等がある。
【０２６４】
（実施の形態１３）
本発明は、パッシブマトリクス型の発光装置に適用することができる。パッシブマトリクス型の発光装置は、基板上に形成された画素部、該画素部の周辺に配置されたカラム信号線駆動回路、ロウ信号線駆動回路、駆動回路を制御するコントローラを有する。画素部は、列方向に配置された各カラム信号線、行方向に配置されたロウ信号線、及びマトリクス状に配置された複数の発光素子を有する。この画素部が形成された基板上には、モニター回路６４を設けることができる。
【０２６５】
本実施の形態の発光装置では、モニター回路６４を用いて、カラム信号線駆動回路に入力される画像データ、又は定電圧源から発生される電圧を、温度変化及び経時変化に応じて補正することができ、温度変化及び経時変化の両者に起因する影響が低減された発光装置を提供することができる。
【０２６６】
（実施の形態１４）
発光素子を含む画素部を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１７を参照して説明する。
【０２６７】
図１７（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の発光装置を適用することができる。すなわち、モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯情報端末機器を提供することができる。
【０２６８】
図１７（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の発光装置を適用することができる。モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制したデジタルビデオカメラを提供することができる。
【０２６９】
図１７（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の発光装置を適用することができる。モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯電話機を提供することができる。
【０２７０】
図１７（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の発光装置を適用することができる。モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の発光装置を適用することができる。
【０２７１】
図１７（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の発光装置を適用することができる。モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯型のコンピュータを提供することができる。
【０２７２】
図１７（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、本発明の発光装置を適用することができる。モニター用発光素子を用いて発光素子に与える電源電位を補正する本発明により、環境温度の変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制したテレビジョン装置を提供することができる。
【図面の簡単な説明】
【０２７３】
【図１】本発明の発光装置を示した図である。
【図２】本発明の画素の等価回路を示した図である。
【図３】本発明の画素のレイアウトを示した図である。
【図４】本発明の画素の断面を示した図である。
【図５】本発明のモニター回路を示した図である。
【図６】本発明のモニター回路を示した図である。
【図７】本発明のモニター回路を示した図である。
【図８】本発明のタイミングチャートを示した図である。
【図９】本発明の画素の等価回路を示した図である。
【図１０】本発明の画素の等価回路を示した図である。
【図１１】本発明の画素の等価回路を示した図である。
【図１２】本発明の発光装置を示した図である。
【図１３】本発明の発光装置を示した図である。
【図１４】本発明のタイミングチャートを示した図である。
【図１５】本発明のタイミングチャートを示した図である。
【図１６】本発明のタイミングチャートを示した図である。
【図１７】本発明の電子機器を示した図である。
【図１８】本発明の発光装置を示した図である。
【図１９】本発明のタイミングチャートを示した図である。
【図２０】本発明の発光装置を示した図である。
【図２１】本発明のタイミングチャートを示した図である。
【図２２】本発明の信号線駆動回路を示した図である。
【図２３】本発明のデコーダ回路を示した図である。
【図２４】本発明の画素の等価回路を示した図である。
【図２５】本発明の画素の等価回路を示した図である。
【図２６】本発明の画素の等価回路を示した図である。
【図１】
2006337986.tif 000003
【図２】
2006337986.tif 000004
【図３】
2006337986.tif 000005
【図４】
2006337986.tif 000006
【図５】
2006337986.tif 000007
【図６】
2006337986.tif 000008
【図７】
2006337986.tif 000009
【図８】
2006337986.tif 000010
【図９】
2006337986.tif 000011
【図１０】
2006337986.tif 000012
【図１１】
2006337986.tif 000013
【図１２】
2006337986.tif 000014
【図１３】
2006337986.tif 000015
【図１４】
2006337986.tif 000016
【図１５】
2006337986.tif 000017
【図１６】
2006337986.tif 000018
【図１７】
2006337986.tif 000019
【図１８】
2006337986.tif 000020
【図１９】
2006337986.tif 000021
【図２０】
2006337986.tif 000022
【図２１】
2006337986.tif 000023
【図２２】
2006337986.tif 000024
【図２３】
2006337986.tif 000025
【図２４】
2006337986.tif 000026
【図２５】
2006337986.tif 000027
【図２６】
2006337986.tif 000028