(57)【要約】【課題】  １画素行の映像信号を時分割して書き込む液晶表示装置及びその駆動方法、並びにこの液晶表示装置が搭載されたプロジェクタ装置及び携帯端末装置において、時分割書き込みに伴う縦筋状のむらを解消する。【解決手段】  水平期間内で制御線ＳＰ１〜ＳＰ３にパルスを印加する順番を、水平期間毎又は垂直期間毎に異ならせ、水平期間内にデータドライバ回路３がデータ線Ｄに信号を書き込む順番を、水平期間毎又は垂直期間毎に異ならせる。これにより、サンプリング時に生ずるデータ線の電位変動を時間的に均一化し、縦筋状のむらを視認しにくくする。【選択図】  図１
2006154808.tif 000002
【特許請求の範囲】
【請求項１】
行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、１画面分の画像を表示する１垂直期間内に前記ゲート線を順次選択するゲートドライバ回路と、このゲートドライバ回路が１本の前記ゲート線を選択している１水平期間に前記データ線に１画素行分の映像信号を出力するデータドライバ回路と、を有し、前記データドライバ回路は、前記組毎に設けられ前記映像信号を出力するｍ個の出力端子と、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）を前記出力端子に接続するか否かを切替える第ｋのスイッチと、全ての前記第ｋのスイッチに共通接続されたｎ本の第ｋの制御線と、前記第ｋのスイッチを導通させる制御信号を前記第ｋの制御線に順次出力する駆動回路と、を有し、前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、所定期間毎に異ならせるものであることを特徴とする液晶表示装置。
【請求項２】
前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、前記垂直期間毎に異ならせるものであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記制御信号を出力する順序がｎ通りあり、前記ｎ通りは、ｎ回の連続する水平期間のうち最後に選択されるスイッチが夫々異なるｎ通りの順序であって、前記駆動回路は、ｎ回の前記垂直期間からなる１周期毎に、前記ｎ通りの順序を繰り返し実施するものであることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせるものであることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記制御信号を出力する順序がｎ通りあり、前記ｎ通りは、ｎ回の連続する水平期間のうち最後に選択されるスイッチが夫々異なるｎ通りの順序であって、前記駆動回路は、ｎ回の前記水平期間からなる１サブ周期毎に、前記ｎ通りの順序を繰り返し実施するものであることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせるものであることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
信号処理回路から入力される映像信号を少なくとも１画面分記憶し、次の１画面分の映像信号が入力される期間に、記憶された前記１画面分の映像信号を、前記信号処理回路から入力されたときの周波数のｔ倍（ｔは２以上の整数）の周波数で読み出し、この読み出した映像信号を前記データドライバ回路に対してｔ回出力する信号処理回路を有することを特徴とする請求項１乃至６のいずれか１項に記載の液晶表示装置。
【請求項８】
その上に前記データ線及び前記ゲート線が形成された第１の基板と、この第１の基板との間で液晶層を挟む第２の基板と、前記第１の基板上に前記画素毎に設けられ前記データ線から前記映像信号が印加される画素電極と、前記第２の基板上に設けられた対向電極と、を有し、前記データドライバ回路は、前記垂直期間毎に前記対向電極に対して同じ極性を持つ前記映像信号を前記データ線に出力するものであることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記ｔの値が前記ｎの値と等しいことを特徴とする請求項７又は８に記載の液晶表示装置。
【請求項１０】
前記スイッチが薄膜トランジスタにより構成されていることを特徴とする請求項１乃至９のいずれか１項に記載の液晶表示装置。
【請求項１１】
カラーフィルターが設けられていないことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１２】
前記垂直期間中に複数色の光を順次出射する光源により照射されるものであり、前記ゲートドライバ回路が、前記光源の動作に同期して、前記垂直期間中に前記ゲート線を複数回走査するものであり、前記データドライバ回路が、前記光源の動作に同期して、前記垂直期間中に複数色の画像に相当する映像信号を順次出力するものであることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記行方向に延び画素列毎に配置された複数色のカラーフィルターを有することを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１４】
前記列方向に延び画素列毎に配置された複数色のカラーフィルターを有し、前記各組に属するデータ線の本数ｎが、カラーフィルターの色数よりも大きいことを特徴とする請求項１乃至１０のいずれか１項に記載の液晶表示装置。
【請求項１５】
請求項１乃至１４のいずれか１項に記載の液晶表示装置を有することを特徴とするプロジェクタ装置。
【請求項１６】
光源と、この光源から出射された光を複数色の光に分離する分離手段と、前記分離された光の夫々の光路に介在し前記分離された光が透過することによりこの分離された光に画像を付加する複数の請求項１１に記載の液晶表示装置と、この複数の液晶表示装置を透過した光を合成するプリズムと、を有することを特徴とするプロジェクタ装置。
【請求項１７】
請求項１２乃至１４のいずれか１項に記載の液晶表示装置を有することを特徴とする携帯端末装置。
【請求項１８】
行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、を備えた液晶表示装置の駆動方法において、前記ゲート線を順次選択すると共に前記データ線に対して前記映像信号を出力することにより前記画素に１画面分の画像を表示させる垂直期間を繰り返し実施し、前記垂直期間毎に、１本の前記ゲート線が選択されている間に前記データ線に１画素行分の映像信号を出力する水平期間を全ての前記ゲート線について順次実施し、前記水平期間毎に、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）に前記映像信号を順次出力し、前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、所定期間毎に異ならせることを特徴とする液晶表示装置の駆動方法。
【請求項１９】
前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、前記垂直期間毎に異ならせるものであることを特徴とする請求項１８に記載の液晶表示装置の駆動方法。
【請求項２０】
前記映像信号を出力する順序がｎ通りあり、前記ｎ通りは、ｎ回の連続する水平期間のうち最後に選択されるスイッチが夫々異なるｎ通りの順序であって、ｎ回の前記垂直期間からなる１周期毎に、前記ｎ通りの順序を繰り返し実施することを特徴とする請求項１９に記載の液晶表示装置の駆動方法。
【請求項２１】
前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせるものであることを特徴とする請求項１９又は２０に記載の液晶表示装置の駆動方法。
【請求項２２】
前記映像信号を出力する順序がｎ通りあり、前記ｎ通りは、ｎ回の連続する水平期間のうち最後に選択されるスイッチが夫々異なるｎ通りの順序であって、ｎ回の前記水平期間からなる１サブ周期毎に、前記ｎ通りの順序を繰り返し実施することを特徴とする請求項２１に記載の液晶表示装置の駆動方法。
【請求項２３】
前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせることを特徴とする請求項１８に記載の液晶表示装置の駆動方法。
【請求項２４】
信号処理回路から入力される映像信号を少なくとも１画面分記憶し、次の１画面分の映像信号から入力される期間に、記憶された前記１画面分の映像信号を、信号処理回路から入力されたときの周波数のｔ倍（ｔは２以上の整数）の周波数で読み出し、この読み出した映像信号を前記データドライバ回路に対してｔ回出力することを特徴とする請求項１８乃至２３のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項２５】
前記液晶表示装置が、その上に前記データ線及び前記ゲート線が形成された第１の基板と、この第１の基板との間で液晶層を挟む第２の基板と、前記第１の基板上に前記画素毎に設けられ前記データ線から前記映像信号が印加される画素電極と、前記第２の基板上に設けられた対向電極と、を備えたものであり、前記垂直期間毎に前記対向電極に対して同じ極性を持つ前記映像信号を前記データ線に出力することを特徴とする請求項２４に記載の液晶表示装置の駆動方法。
【請求項２６】
前記ｔの値を前記ｎの値と等しくすることを特徴とする請求項２４又は２５に記載の液晶表示装置の駆動方法。
【請求項２７】
前記液晶表示装置に対して前記垂直期間中に複数色の光を順次照射し、この照射に同期して、前記垂直期間中に前記ゲート線を複数回走査すると共に複数色の画像に相当する映像信号を順次出力することを特徴とする請求項１８乃至２６のいずれか１項に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１画素行の映像信号を時分割して書き込む液晶表示装置及びその駆動方法、この液晶表示装置が搭載されたプロジェクタ装置及び携帯端末装置に関する。
【背景技術】
【０００２】
赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応した３枚の液晶表示装置を備えた液晶プロジェクタは、高輝度、高精細、大画面の映像を表示させることができることから、プロジェクタの主流となっている。通常、このような液晶プロジェクタに用いられる液晶表示装置は、装置の小型化及び低コスト化を図るために、表示画面の対角が２インチ以下のモノクロ表示液晶表示装置が用いられている。特に、各画素に形成された画素トランジスタとして、Ｐ−Ｓｉ（ポリシリコン）−ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いた液晶表示装置は、そのＰ−Ｓｉ−ＴＦＴの移動度が高いため、周辺回路の一部を画素と同一のガラス基板上にＴＦＴにより構成することができる。これにより、Ｐ−Ｓｉ−ＴＦＴを備えた液晶表示装置は、小型化及びインターフェースの簡略化を図ることができるため、プロジェクタ用液晶表示装置の主流となっている。このような液晶表示装置の駆動方法の１つとして、ブロック分割駆動法がある（例えば、特許文献１参照。）。ブロック分割駆動法とは、液晶表示装置の複数のデータ線を複数のブロック（群）に群分けし、映像信号をブロック単位で書き込む方法のことである。
【０００３】
図２８は、Ｐ−Ｓｉ−ＴＦＴを使用した従来の液晶表示装置を示すブロック図である。図２８に示すように、この液晶表示装置においては、ＴＦＴ側ガラス基板（図示せず）と、対向側ガラス基板（図示せず）が相互に平行に設けられており、両基板間に液晶層（図示せず）が配置されている。そして、図２８に示すように、ＴＦＴ側ガラス基板上に、行方向、即ち図示の縦方向に延びるデータ線Ｄ１乃至Ｄ９（総称してデータ線Ｄともいう）が設けられており、同じＴＦＴ側ガラス基板上に、列方向、即ち図示の横方向に延びるゲート線Ｇ１乃至Ｇ６（総称してデータ線Ｇともいう）が設けられている。そして、データ線Ｄ１乃至Ｄ９とゲート線Ｇ１乃至Ｇ６との最近接点毎に、画素が形成されている。即ち、複数個の画素がマトリクス状に配列されている。
【０００４】
各画素においては、各１個の画素薄膜トランジスタＴＦＴ、蓄積容量Ｃｓ及び画素電極Ｅｐが設けられている。画素薄膜トランジスタＴＦＴのソース・ドレインの一方はデータ線Ｄに接続されており、他方が蓄積容量Ｃｓの一方の電極及び画素電極Ｅｐに接続されており、ゲートはゲート線Ｇに接続されている。また、蓄積容量Ｃｓの他方の電極には接地電位が印加されている。更に、対向側ガラス基板上における各画素に相当する位置には、対向電極Ｅｏが設けられており、画素電極Ｅｐと対向電極Ｅｏとの間には画素容量Ｃｌｃが形成されている。
【０００５】
また、ＴＦＴ側ガラス基板上における複数個の画素が形成された領域の外部には、データ線Ｄを駆動するデータドライバ回路１０１、及びゲート線Ｇを駆動するゲートドライバ回路１０２が形成されている。データドライバ回路１０１においては、シフトレジスタ１０３及びアナログスイッチＳＷ１−１乃至ＳＷ３−３（以下、総称してＡＳＷともいう）が設けられている。そして、各データ線ＤはＡＳＷを介してビデオ信号線Ｖ１乃至Ｖ３の何れかに接続されるようになっている。具体的には、データ線Ｄ１はスイッチＳＷ１−１を介してビデオ信号線Ｖ１に接続されるようになっており、データ線Ｄ２はスイッチＳＷ１−２を介してビデオ信号線Ｖ２に接続されるようになっており、データ線Ｄ３はスイッチＳＷ１−３を介してビデオ信号線Ｖ３に接続されるようになっており、データ線Ｄ４はスイッチＳＷ２−１を介してビデオ信号線Ｖ１に接続されるようになっており、データ線Ｄ５はスイッチＳＷ２−２を介してビデオ信号線Ｖ２に接続されるようになっており、データ線Ｄ６はスイッチＳＷ２−３を介してビデオ信号線Ｖ３に接続されるようになっており、データ線Ｄ７はスイッチＳＷ３−１を介してビデオ信号線Ｖ１に接続されるようになっており、データ線Ｄ８はスイッチＳＷ３−２を介してビデオ信号線Ｖ２に接続されるようになっており、データ線Ｄ９はスイッチＳＷ３−３を介してビデオ信号線Ｖ３に接続されるようになっている。
【０００６】
相互に隣接する複数本、例えば３本のデータ線Ｄはブロックを形成しており、同一ブロック内のＡＳＷは、同一の制御信号により制御される。図２８では、１つのブロックに３本のデータ線が属し、そのブロックが３つある例を示している。ＡＳＷを制御する制御信号には、シフトレジスタ１０３の出力信号ＳＲ１乃至ＳＲ３が用いられている。例えば、１つのブロックに属するスイッチＳＷ１−１乃至ＳＷ１−３は、制御信号ＳＲ１によって制御されている。
【０００７】
一方、ゲートドライバ回路１０２には、シフトレジスタ１０４が設けられており、シフトレジスタ１０４の出力端子は各ゲート線Ｇに接続されている。
【０００８】
次に、この液晶表示装置の動作を説明する。図２９は、図２８に示すデータドライバ回路の動作を示すタイミングチャートであり、図３０は、図２８に示すゲートドライバ回路の動作を示すタイミングチャートである。図２９において、期間ＴＨは液晶表示装置の１本のゲート線により書き込みを制御される１行分の画素に映像信号を書き込む１水平期間を示している。
【０００９】
この水平期間ＴＨにおいて、ゲートドライバ回路１０２は１本のゲート線Ｇｎにハイレベルの信号を出力し、この１本のゲート線Ｇｎを選択する。そして、データドライバ回路１０１のシフトレジスタ１０３は、外部から入力される水平同期信号ＨＳＹＮＣに同期して、各ブロックのＡＳＷを制御する制御信号を順次出力していく。また、シフトレジスタ１０３の出力に同期して、映像信号がビデオ信号配線ＶＤ１乃至ＶＤ３に供給されるため、ブロック単位でデータ線Ｄに映像信号がサンプリングされる。図２９においては、１つのブロックに３本のデータ線Ｄが含まれているため、３本のデータ線Ｄ毎に映像信号が書き込まれることになる。また、このとき、選択された１本のゲート線Ｇに、画素トランジスタＴＦＴを導通状態とする電位が書き込まれているため、データ線にサンプリングされた映像信号は画素トランジスタＴＦＴを介して画素容量Ｃｌｃ及び蓄積容量Ｃｓに書き込まれる。
【００１０】
そして、図３０に示す期間ＴＶは液晶表示装置の１画面分の映像信号を書き込む１垂直期間を示している。この垂直期間ＴＶ内に、ゲートドライバ回路１０２は外部から入力される垂直同期信号ＶＳＹＮＣに同期して、ゲート線Ｇに１本ずつ順次画素トランジスタＴＦＴを導通状態とする電圧を書き込んでいく。これらの動作を行うことにより液晶表示装置に２次元の映像を表示させることができる。
【００１１】
このように、ブロック分割駆動法の利点は、液晶表示装置と外部回路との接続端子数を大幅に削減できることである。データドライバ回路、ゲートドライバ回路を動作させるために必要な端子数は電源も含めそれぞれ１０本以下であり、ビデオ信号配線の本数も、液晶表示装置の解像度がＸＧＡ（横１０２４×縦７６８）を越える場合でも３０本以下である。つまり、合計で５０本程度の端子接続を行うことで、解像度がＸＧＡを超える液晶表示装置を駆動することが可能となる。一方、ノート型パソコンのディスプレイに用いられているａ−Ｓｉ（アモルファスシリコン）ＴＦＴを用いた液晶表示装置では、同じ解像度の液晶表示装置を駆動するために３０００本以上の端子接続を行わなければならない。これと比較して、ブロック分割駆動を行えば、端子接続数を著しく低減できる。
【００１２】
上述のブロック分割駆動法の他に、液晶表示装置への接続端子数を少なくする方法として、データ線に映像信号を供給するＩＣ（Integrated circuit：回路）を液晶表示装置のガラス基板上に直接接続するＣＯＧ（チップオングラス）接続を用いた方法も考えられる。図３１は、ＣＯＧ接続を使用した従来の液晶表示装置を示すブロック図である。ＣＯＧによる液晶表示装置は、現在、携帯機器用ディスプレイとして多く用いられている方式である。
【００１３】
図３１に示すように、この液晶表示装置において、ゲート線、データ線、画素、ゲートドライバ回路の構成は、図２８に示す液晶表示装置と同じである。そして、図２８に示すデータドライバ回路１０１の替わりに、ＴＦＴ側ガラス基板（図示せず）上にデータ線駆動ＩＣ１１１が搭載されている。このデータ線駆動ＩＣ１１１からは複数のビデオ信号線Ｖ１乃至Ｖ３が設けられており、各ビデオ信号線がＡＳＷを介して夫々複数のデータ線Ｄに接続されている。データ線駆動ＩＣ１１１の１つの出力端子（ビデオ信号線Ｖ）に接続された複数のＡＳＷは、夫々異なる制御線ＳＰ１乃至ＳＰ３により制御されている。なお、特に図示していないが、データ線駆動ＩＣ１１１を動作させるための信号及び電源は、液晶表示装置のガラス基板上に配置された電気配線を介して、外部から供給されている。
【００１４】
このような構成をとると、液晶表示装置を動作させるのに必要な接続端子数は、ゲートドライバ回路１０２を動作させる端子数が１０程度と、データ線駆動ＩＣ１１１を動作させる端子数が百程度であり、ａ−ＳｉＴＦＴ液晶表示装置と比較すれば圧倒的に少ない端子数となる。
【００１５】
次に、この液晶表示装置の動作を説明する。図３２は、図３１に示すデータ線駆動ＩＣの動作を示すタイミングチャートであり、１水平期間の動作を示す図である。図３２に示すように、１水平期間ＴＨは、３つの期間ＴＢ１乃至ＴＢ３に分けられている。期間ＴＢ１では、制御線ＳＰ１の電位がＡＳＷを導通状態とする電位となり、制御線ＳＰ１に接続されたＡＳＷが導通状態となりデータ線Ｄに映像信号が書き込まれる。その後、期間ＴＢ２では制御線ＳＰ２に接続されたＡＳＷが導通状態となり、期間ＴＢ３では制御線ＳＰ３に接続されたＡＳＷが導通状態となり、各ＡＳＷに接続されたデータ線Ｄに映像信号が書き込まれていく。このように、データ線駆動ＩＣ１１１の１つの出力端子にＡＳＷを介して接続された複数本のデータ線を１つのブロックとすると、ブロック内のデータ線に順次時分割で映像信号が書き込まれ、この動作が全てのブロックで同時に行われることになる。
【００１６】
【特許文献１】特公平６−８０４７７号公報（図４）
【特許文献２】特許第３４２８５１１号公報（段落００１６）
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。上述のブロック分割駆動を行う液晶表示装置及びＣＯＧ接続による液晶表示装置には、表示画質が劣化するという問題が生ずることが明らかとなっている。
【００１８】
ブロック分割駆動法の場合、映像信号をブロック単位で書き込むブロックの端の部分とそれ以外の部分とで、同じ輝度の映像信号を書き込んだ場合でも輝度差が生じ、それが縦筋状のむらとなって認識されてしまう。図３３は、図２８に示すブロック分割駆動を行う液晶表示装置のＡＳＷ付近の構成を示す等価回路図である。既に説明したとおり、この液晶表示装置では１水平期間にブロック単位で映像信号がデータ線に書き込まれていく。制御信号ＳＲ２により制御されるブロックに注目する。期間ＴＢ２でこのブロックに属するデータ線Ｄ４、Ｄ５、Ｄ６に映像信号が書き込まれ、期間の最後にＡＳＷ（スイッチＳＷ２−１乃至ＳＷ２−３）を非道通状態に戻す。次に期間ＴＢ３においてデータ線Ｄ７、Ｄ８、Ｄ９に映像信号の書き込みが開始される。
【００１９】
このとき、データ線Ｄ６とデータ線Ｄ７の間には寄生容量Ｃｐ６−７による容量結合があり、データ線Ｄ７に信号が書き込まれてその電位が変動すると、これに伴い、データ線Ｄ６の電位も変動してしまう。この現象は全てのブロックにおいて生ずるため、ブロック境界部のデータ線の電位は、書き込まれた信号の電位からずれた電位となってしまう。もちろん、データ線間の寄生容量は隣接するデータ線間だけでなく、それよりも離れたデータ線間にも存在しており、厳密に言えば全てのデータ線の電位に誤差が生じていることになるが、寄生容量の大きさは隣り合う配線間で最も大きいため、ブロックの境界部に位置するデータ線の誤差電圧が最も大きくなる。この誤差電圧は画素の輝度差を生じさせ、これが同一データ線上の全ての画素に影響を与えるため、データ線に沿った縦筋状のむらが生ずる。
【００２０】
この問題に対して、本発明者は、データ線にシールドを施すことにより、データ線間の寄生容量を少なくして縦筋むらを低減する方法を開発し、特許文献２において開示した。しかしながら、寄生容量を全く無くすことは困難であり、液晶表示装置に表示させる階調数を増やすと僅かに縦筋むらが視認できてしまう場合がある。
【００２１】
また、ＣＯＧ接続による液晶表示装置においても、データ線駆動ＩＣの１つの出力端子に接続された複数のデータ線のうち、１本のデータ線に接続された画素列が、他の画素列に対して輝度が異なり、それが縦筋状のむらとして現れるという問題が生ずる。この原因を、図３４を用いて説明する。図３４は、図３１に示すＣＯＧ接続による液晶表示装置のＡＳＷ部付近の構成を示す等価回路図である。既に説明したとおり、データ線駆動回路の１出力が１水平期間に３本のデータ線を時分割書き込みするという動作を行う。
【００２２】
データ線駆動ＩＣ１１１（図３１参照）のビデオ信号線Ｖ２に接続されたデータ線Ｄ４乃至Ｄ６に注目する。期間ＴＢ１にてデータ線Ｄ４に信号が書き込まれ、その後ＡＳＷＳＷ２−１が非道通状態となりデータ線Ｄ４はフローティングになる。次に、期間ＴＢ２でデータ線Ｄ５に信号が書き込まれる。そうすると、寄生容量Ｃｐ４−５により、データ線Ｄ５の信号書き込みによる電位変動が、容量カップリングによりデータ線Ｄ４の電位変動を引き起こす。
【００２３】
次いで、期間ＴＢ３において、データ線Ｄ６に信号が書き込まれる。この書き込みによる影響で、データ線Ｄ５及びＤ７に電位変動が生ずる。また、この期間において、データ線Ｄ３にも信号の書き込みが行われるため、データ線Ｄ４はこの影響も受ける。つまり、データ線Ｄ４はデータ線Ｄ５及びＤ３の信号書き込みによる電位変動を受け、データ線Ｄ５は、データ線Ｄ６の信号書き込みによる電位変動の影響を受ける。データ線Ｄ６は、信号書き込み終了後、隣接するデータ線Ｄ５及びＤ７の信号書き込みが行われないため、電位変動の影響を受けない。この場合も、厳密に言えばデータ線間の寄生容量は隣接するデータ線間だけに生じている訳ではない。しかし、あるデータ線の電位に最も大きな影響を与えるのは隣り合うデータ線間の寄生容量である。
【００２４】
このように他のデータ線の信号書き込みによる電位変動の受け方が、データ線駆動回路の同一出力端子により駆動される複数のデータ線の間で異なるため、ブロック分割駆動を行う液晶表示装置と同様に、縦筋状のむらを生じさせることとなる。しかしながら現状、ＣＯＧ接続による液晶表示装置は、Ｒ、Ｇ、Ｂのカラーフィルターを設けた小型携帯端末用直視ディスプレイに用いられており、特にカラーフィルターをデータ線に沿ってストライプ状に配置し、且つ、データ線駆動ＩＣの１出力が駆動するデータ線の数が３である場合には、データ線の寄生容量による電圧変動が生じていても、同一色のデータ線間では輝度変化が等しいため、縦筋状のむらとして視認されにくく今まであまり問題視されなかった。ただし、時分割数を３以上（例えば３の倍数）とした場合、及びカラーフィルターを付加せず３板式プロジェクタに用いた場合には、ブロック分割駆動を行う液晶表示装置と同様に大きな問題となる。
【００２５】
本発明はかかる問題点に鑑みてなされたものであって、１画素行の映像信号を時分割して書き込む液晶表示装置及びその駆動方法、並びにこの液晶表示装置が搭載されたプロジェクタ装置及び携帯端末装置において、時分割書き込みに伴う縦筋状のむらを解消することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る液晶表示装置は、行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、１画面分の画像を表示する１垂直期間内に前記ゲート線を順次選択するゲートドライバ回路と、このゲートドライバ回路が１本の前記ゲート線を選択している１水平期間に前記データ線に１画素行分の映像信号を出力するデータドライバ回路と、を有し、前記データドライバ回路は、前記組毎に設けられ前記映像信号を出力するｍ個の出力端子と、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）を前記出力端子に接続するか否かを切り替える第ｋのスイッチと、全ての前記第ｋのスイッチに共通接続されたｎ本の第ｋの制御線と、前記第ｋのスイッチを導通させる制御信号を前記第ｋの制御線に順次出力する駆動回路と、を有し、前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、所定期間毎に異ならせるものであることを特徴とする。
【００２７】
本発明においては、水平期間内に各群に属するｎ本の制御線に制御信号を出力する順序を、所定期間毎に異ならせることにより、水平期間内に各群に属するデータ線に映像信号を出力する順序が垂直期間毎に異なり、電位が変動するデータ線を所定期間毎にばらつかせ、各群において特定の位置に配置されたデータ線の電位のみが変動することを防止できる。これにより、画像全体を見たときに、縦筋状のむらを解消することができる。前記所定期間毎としては、垂直期間毎でも良いし、１又は複数回の水平期間毎でも良い。
【００２８】
また、前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせるものであることが好ましい。これにより、前記順番を垂直期間毎だけでなく、１又は複数回の水平期間毎にもばらつかせることができるため、縦筋状のむらをより効果的に解消することができる。
【００２９】
本発明に係る他の液晶表示装置は、行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、１画面分の画像を表示する１垂直期間内に前記ゲート線を順次選択するゲートドライバ回路と、このゲートドライバ回路が１本の前記ゲート線を選択している１水平期間に前記データ線に１画素行分の映像信号を出力するデータドライバ回路と、を有し、前記データドライバ回路は、前記組毎に設けられ前記映像信号を出力するｍ個の出力端子と、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）を前記出力端子に接続するか否かを切り替える第ｋのスイッチと、全ての前記第ｋのスイッチに共通接続されたｎ本の第ｋの制御線と、前記第ｋのスイッチを導通させる制御信号を前記第ｋの制御線に順次出力する駆動回路と、を有し、前記駆動回路は、前記水平期間内に前記ｎ本の制御線に前記制御信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせるものであることを特徴とする。
【００３０】
本発明においては、水平期間内にｎ本の制御線に制御信号を出力する順序を、１又は複数回の水平期間毎に異ならせることにより、電位が変動するデータ線を１又は複数回の水平期間毎にばらつかせ、各群において特定の位置に配置されたデータ線の電位のみが変動することを防止できる。これにより、縦筋状のむらを解消することができる。
【００３１】
また、前記液晶表示装置は、外部から入力される映像信号を少なくとも１画面分記憶し、次の１画面分の映像信号が入力される期間に、記憶された前記１画面分の映像信号を、外部から入力されたときの周波数のｔ倍（ｔは２以上の整数）の周波数で読み出し、この読み出した映像信号を前記データドライバ回路に対してｔ回出力する信号処理回路を有することが好ましい。これにより、前記信号処理回路が出力する時間的に圧縮された映像信号に基づいて表示を行うことにより、水平期間内にｎ本の制御線に制御信号を出力する順序を、より頻繁に変更することができる。これにより、縦筋状のむらをより一層確実に防止することができる。
【００３２】
このとき、前記液晶表示装置が、その上に前記データ線及び前記ゲート線が形成された第１の基板と、この第１の基板との間で液晶層を挟む第２の基板と、前記第１の基板上に前記画素毎に設けられ前記データ線から前記映像信号が印加される画素電極と、前記第２の基板上に設けられた対向電極と、を有し、前記データドライバ回路は、前記垂直期間毎に前記対向電極に対して同じ極性を持つ前記映像信号を前記データ線に出力するものであってもよい。
【００３３】
更に、前記液晶表示装置が前記垂直期間中に複数色の光を順次出射する光源により照射されるものであり、前記ゲートドライバ回路が、前記光源の動作に同期して、前記垂直期間中に前記ゲート線を複数回走査するものであり、前記データドライバ回路が、前記光源の動作に同期して、前記垂直期間中に複数色の画像に相当する映像信号を順次出力するものであってもよい。これにより、カラーフィルターを設けることなく、時分割方式によりカラー画像を表示することができる。
【００３４】
本発明に係るプロジェクタ装置は、前記液晶表示装置を有することを特徴とする。
【００３５】
本発明に係る他のプロジェクタ装置は、光源と、この光源から出射された光を複数色の光に分離する分離手段と、前記分離された光の夫々の光路に介在し前記分離された光が透過することによりこの分離された光に画像を付加するカラーフィルターが設けられていない複数の前記液晶表示装置と、この複数の液晶表示装置を透過した光を合成するプリズムと、を有することを特徴とする。
【００３６】
本発明に係る携帯端末装置は、前述の時分割方式によりカラー画像を表示する液晶表示装置又はカラーフィルターが設けられた液晶表示装置を有することを特徴とする。
【００３７】
本発明に係る液晶表示装置の駆動方法は、行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、を備えた液晶表示装置の駆動方法において、前記ゲート線を順次選択すると共に前記データ線に対して前記映像信号を出力することにより前記画素に１画面分の画像を表示させる垂直期間を繰り返し実施し、前記垂直期間毎に、１本の前記ゲート線が選択されている間に前記データ線に１画素行分の映像信号を出力する水平期間を全ての前記ゲート線について順次実施し、前記水平期間毎に、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）に前記映像信号を順次出力し、前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、前記垂直期間毎に異ならせることを特徴とする。
【００３８】
本発明に係る他の液晶表示装置の駆動方法は、行方向に延び相互に隣り合うｎ本毎にｍ個の組に組分けされた（ｎ×ｍ）本（ｎ、ｍは２以上の整数）のデータ線と、列方向に延びる複数本のゲート線と、前記データ線と前記ゲート線との近接点毎に設けられた複数個の画素と、を備えた液晶表示装置の駆動方法において、前記ゲート線を順次選択すると共に前記データ線に対して前記映像信号を出力することにより前記画素に１画面分の画像を表示させる垂直期間を繰り返し実施し、前記垂直期間毎に、１本の前記ゲート線が選択されている間に前記データ線に１画素行分の映像信号を出力する水平期間を全ての前記ゲート線について順次実施し、前記水平期間毎に、前記各組における第ｋのデータ線（ｋは１乃至ｎの整数）に前記映像信号を順次出力し、前記水平期間内に前記ｎ本のデータ線に前記映像信号を出力する順序を、１又は複数回の前記水平期間毎に異ならせることを特徴とする。
【発明の効果】
【００３９】
本発明によれば、水平期間内に各群に属するデータ線に映像信号を出力する順序を、垂直期間毎に異ならせることにより、電位が変動するデータ線を垂直期間毎にばらつかせ、各群において特定の位置に配置されたデータ線の電位のみが変動することを防止できる。これにより、縦筋状のむらを解消することができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１は、本実施形態に係る液晶表示装置を示すブロック図である。図１に示すように、この液晶表示装置１においては、ＴＦＴ側ガラス基板（図示せず）と、対向側ガラス基板（図示せず）とが相互に平行に設けられており、両基板間に液晶層（図示せず）が配置されている。
【００４１】
そして、ＴＦＴ側ガラス基板上に、行方向、即ち図示の縦方向に延びるデータ線Ｄ１乃至Ｄ９（総称してデータ線Ｄともいう）が設けられており、同じＴＦＴ側ガラス基板上に、列方向、即ち図示の横方向に延びるゲート線Ｇ１乃至Ｇ６（総称してデータ線Ｇともいう）が設けられている。そして、データ線Ｄ１乃至Ｄ９とゲート線Ｇ１乃至Ｇ６との近接点毎に、画素２が形成されている。即ち、この液晶表示装置においては、複数個の画素がマトリクス状に配列されている。
【００４２】
各画素２においては、各１個の画素薄膜トランジスタＴＦＴ、蓄積容量Ｃｓ及び画素電極Ｅｐが設けられている。画素薄膜トランジスタＴＦＴのソース・ドレインの一方はデータ線Ｄに接続されており、他方が蓄積容量Ｃｓの一方の電極及び画素電極Ｅｐに接続されており、ゲートはゲート線Ｇに接続されている。また、蓄積容量Ｃｓの他方の電極には接地電位が印加されている。更に、対向側ガラス基板上における各画素に相当する位置には、対向電極Ｅｏが設けられており、画素電極Ｅｐと対向電極Ｅｏとの間には画素容量Ｃｌｃが形成されている。本実施形態においては、蓄積容量Ｃｓの他方の電極には接地電位が印加されているが、必ずしも接地電位である必要はない。
【００４３】
また、ＴＦＴ側ガラス基板上における複数個の画素２が形成された領域の外部には、データ線Ｄを駆動するデータドライバ回路３、及びゲート線Ｇを駆動するゲートドライバ回路４が形成されている。データドライバ回路３においては、データ線駆動回路５及びアナログスイッチ（ＡＳＷ）ＳＷ１−１乃至ＳＷ３−３（以下、総称してＡＳＷともいう）が設けられている。データ線駆動回路５の出力端子は、ビデオ信号線Ｖ１乃至Ｖ３に接続されている。データ線駆動回路５はこのビデオ信号線Ｖ１乃至Ｖ３に対して映像信号を出力するものである。
【００４４】
更に、相互に隣接する複数本、例えば３本のデータ線Ｄは、１つのブロック（組）を形成している。例えば、データ線Ｄ１乃至Ｄ３が第１の組に属しており、データ線Ｄ４乃至Ｄ６が第２の組に属しており、データ線Ｄ７乃至Ｄ９が第３の組に属している。そして、データ線駆動回路５には、上述のデータ線の組毎に１個ずつ割り当てられた合計３個の出力端子が設けられており、この３個の出力端子が夫々ビデオ信号線Ｖ１乃至Ｖ３に接続されている。
【００４５】
また、各ビデオ信号線は、夫々ＡＳＷを介して各データ線Ｄに接続されるようになっている。具体的には、ビデオ信号線Ｖ１はスイッチＳＷ１−１乃至ＳＷ１−３を介して夫々データ線Ｄ１乃至Ｄ３に接続されるようになっており、ビデオ信号線Ｖ２はスイッチＳＷ２−１乃至ＳＷ２−３を介して夫々データ線Ｄ４乃至６に接続されるようになっており、ビデオ信号線Ｖ３はスイッチＳＷ３−１乃至ＳＷ３−３を介して夫々データ線Ｄ７乃至Ｄ９に接続されるようになっている。
【００４６】
これを一般的に表現すれば、データ線駆動回路５においては、各組に夫々ｎ本（本実施形態では３本）のデータ線Ｄが属しており、各組における第ｋ（ｋは１乃至ｎの整数）のデータ線Ｄをビデオ信号線に接続するか否かを切り替える第ｋのスイッチが設けられている。この第ｋのスイッチの数は組数と同じであり、例えば３である。即ち、組数をｍとすれば、出力端子、ビデオ信号線、第ｋのスイッチの数は夫々ｍ個であり、スイッチの合計数はデータ線Ｄの数と同じ（ｍ×ｎ）個、例えば９個である。
【００４７】
また、データ線駆動回路５には、各組における第ｋのスイッチに共通接続される第ｋの制御線が合計でｎ本設けられている。例えば、本実施形態においては、３本の制御線ＳＰ１乃至ＳＰ３が設けられている。そして、制御線ＳＰ１がスイッチＳＷ１−１、ＳＷ２−１及びＳＷ３−１に接続されており、制御線ＳＰ２がスイッチＳＷ１−２、ＳＷ２−２及びＳＷ３−２に接続されており、制御線ＳＰ３がスイッチＳＷ１−３、ＳＷ２−３及びＳＷ３−３に接続されている。また、データ線駆動回路５には駆動回路６が設けられており、この駆動回路６の出力端子に、制御線ＳＰ１乃至ＳＰ３が接続されている。
【００４８】
なお、スイッチＳＷ１−１乃至ＳＷ３−３は例えば薄膜トランジスタ（ＴＦＴ）により構成されており、各ＴＦＴのソース・ドレインの一方にデータ線駆動回路５が接続されており、他方にデータ線Ｄが接続されており、ゲートに制御線ＳＰ１乃至ＳＰ３が接続されている。これにより、例えば、制御線ＳＰ１の電位がハイレベルになったときに、スイッチＳＷ１−１、ＳＷ２−１及びＳＷ３−１が導通状態となり、ビデオ信号線Ｖ１、Ｖ２及びＶ３が夫々データ線Ｄ１、Ｄ４及びＤ７に接続され、制御線ＳＰ１の電位がロウレベルになったときに、スイッチＳＷ１−１、ＳＷ２−１及びＳＷ３−１が非導通状態となり、データ線Ｄ１、Ｄ４及びＤ７がフローティング状態となる。
【００４９】
なお、本実施形態においては、データ線が９本、ゲート線が６本で、隣接する３本のデータ線が１つの組に属し、データ線駆動回路５の１出力端子にＡＳＷを介して接続される例を示しているが、本発明はこれに限定されず、データ線の数、ゲート線の数、１つの組に属するデータ線の数は、本発明の本質には影響を与えない。
【００５０】
次に、上述の如く構成された本実施形態に係る液晶表示装置の動作、即ち、本実施形態に係る液晶表示装置の駆動方法について説明する。図２乃至図４は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図２はある垂直期間の動作を示し、図３は図２に示す垂直期間の次の垂直期間の動作を示し、図４は図３に示す垂直期間の次の垂直期間の動作を示す。
【００５１】
本実施形態においては、ゲートドライバ回路４が全てのゲート線Ｇを順次選択すると共に、データドライバ回路３が全てのデータ線Ｄに対して映像信号を出力することにより、複数の画素２からなる画面に１画面分の画像を表示させる垂直期間を繰り返し実施する。そして、各垂直期間において、１本のゲート線Ｇが選択されている間にデータ線Ｄに１画素行分の映像信号を出力する水平期間を、全てのゲート線Ｇについて順次実施する。
【００５２】
図２に示す期間ＴＨは、ゲートドライバ回路４により１本のゲート線Ｇ１が選択され、この１本のゲート線Ｇ１に接続された１画素行に映像信号を書き込む１水平期間を示している。そして、この１水平期間をほぼ３等分した各期間ＴＢ１乃至ＴＢ３において、駆動回路６が、ＡＳＷを制御する制御線ＳＰ１乃至ＳＰ３の何れかの電位を、ＡＳＷが導通状態となる電位、例えばハイレベルの電位とする。即ち、制御線ＳＰ１乃至ＳＰ３にパルスを印加する。図２に示す垂直期間においては、期間ＴＢ１において制御線ＳＰ１にパルスを印加し、期間ＴＢ２において制御線ＳＰ２にパルスを印加し、期間ＴＢ３において制御線ＳＰ３にパルスを印加する。これにより、期間ＴＢ１ではスイッチＳＷ１−１、ＳＷ２−１、ＳＷ３−１が導通状態となり、データ線Ｄ１、Ｄ４、Ｄ７が夫々ビデオ信号線Ｖ１、Ｖ２、Ｖ３に接続される。また、期間ＴＢ２ではスイッチＳＷ１−２、ＳＷ２−２、ＳＷ３−２が導通状態となり、データ線Ｄ２、Ｄ５、Ｄ８が夫々ビデオ信号線Ｖ１、Ｖ２、Ｖ３に接続される。更に、期間ＴＢ３ではスイッチＳＷ１−３、ＳＷ２−３、ＳＷ３−３が導通状態となり、データ線Ｄ３、Ｄ６、Ｄ９が夫々ビデオ信号線Ｖ１、Ｖ２、Ｖ３に接続される。本実施形態では、１水平期間をほぼ３等分して期間ＴＢ１乃至ＴＢ３としているが、必ずしも等分する必要はない。
【００５３】
一方、データ線駆動回路５は、期間ＴＢ１においてビデオ信号線Ｖ１にデータ線Ｄ１とゲート線Ｇ１の交点の画素（以下画素（Ｄ１，Ｇ１）と略す）に書き込むべき信号を出力し、ビデオ信号線Ｖ２に画素（Ｄ４，Ｇ１）、ビデオ信号線Ｖ３に画素（Ｄ７，Ｇ１）に書き込むべき信号を出力する。同様に期間ＴＢ２には、画素（Ｄ２，Ｇ１）、画素（Ｄ５，Ｇ１）、画素（Ｄ８，Ｇ１）に書き込むべき信号を、夫々ビデオ信号線Ｖ１、Ｖ２、Ｖ３に出力し、期間ＴＢ３には、画素（Ｄ３，Ｇ１）、画素（Ｄ６，Ｇ１）、画素（Ｄ９，Ｇ１）に書き込むべき信号を、夫々ビデオ信号線Ｖ１、Ｖ２、Ｖ３に出力する。
【００５４】
このとき、この水平期間にゲート線Ｇ１に画素ＴＦＴを導通状態とする電圧のパルスが印加されているため、ゲート線Ｇ１に接続された各画素にデータ線に保持された映像信号電圧が書き込まれる。即ち、ゲート線Ｇ１に接続された画素薄膜トランジスタＴＦＴが導通状態となり、データ線Ｄがこの画素薄膜トランジスタＴＦＴを介して画素電極Ｅｐ及び蓄積容量Ｃｓの一方の電極に接続され、画素容量Ｃｌｃ及び蓄積容量Ｃｓに映像信号に応じた電荷が蓄積されると共に、画素電極Ｅｐと対向電極Ｅｏとの間の液晶層が配向し、画像の一部分を形成する。そして、上述の水平期間の動作を全てのゲート線に対して行うことにより、１画面分の映像信号を全ての画素２に書き込み、画面全体で１画面を表示することができる。
【００５５】
次に、図３に示すように、図２に示す垂直期間に続く垂直期間においては、期間ＴＢ１に制御線ＳＰ２にパルスを印加し、スイッチＳＷ１−２、ＳＷ２−２、ＳＷ３−２を導通状態とし、データ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込み、期間ＴＢ２に制御線ＳＰ３にパルスを印加し、スイッチＳＷ１−３、ＳＷ２−３、ＳＷ３−３を導通状態とし、データ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込み、期間ＴＢ３に制御線ＳＰ１にパルスを印加し、スイッチＳＷ１−１、ＳＷ２−１、ＳＷ３−１を導通状態とし、データ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込む。
【００５６】
次に、図４に示すように、図３に示す垂直期間に続く垂直期間においては、期間ＴＢ１に制御線ＳＰ３にパルスを印加し、データ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込み、期間ＴＢ２に制御線ＳＰ１にパルスを印加し、データ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込み、期間ＴＢ３に制御線ＳＰ２にパルスを印加し、データ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込む。
【００５７】
図３及び図４に示す垂直期間においては、１水平期間における映像信号のデータ線への書き込み順序が図２に示す垂直期間と異なるだけであり、それ以外の動作は図２における垂直期間の動作と同じであり、夫々１画面分の映像信号を表示する。上述の動作により、連続する３回の垂直期間毎にデータ線駆動回路が各データ線を時分割書き込みする順番が変わるという動作を実現していることになる。即ち、映像信号をデータ線に出力する順序が３通りあり、３回の連続する垂直期間からなる１周期毎に、３通りの順序を繰り返し実施する。
【００５８】
次に、本実施形態の効果について説明する。本実施形態によれば、データ線に沿った縦筋状の輝度むらを大幅に減少させることができる。その理由について以下に説明する。前述の如く、縦筋状の輝度むらは、１水平期間に、データ線に時分割で順次信号を書き込む駆動方法において、他のデータ線に信号を書き込む際に寄生容量を介して生ずる電位の変動が、信号を書き込む順序に依存してデータ線間で異なるために生ずる。しかしながら、本実施形態によれば、垂直期間毎に１水平期間内にデータ線に信号を書き込む順序が変化するため、常に同一のデータ線に大きな電位変動が生ずることを防止でき、縦筋状のむらを低減することができる。
【００５９】
また、その順序の変わる周期がデータ線駆動回路の１出力が駆動するデータ線の数と等しい３垂直期間で一巡することで、データ線の電位変動が各データ線で均一化するため、結果として生ずる輝度差も平均化されて、縦筋状のむらとして視認されにくくなる。
【００６０】
次に、本発明の第２の実施形態について説明する。図５乃至図７は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図５はある垂直期間における連続する複数の水平期間の動作を示し、図６は図５に示す垂直期間の次の垂直期間における連続する複数の水平期間の動作を示し、図７は図６に示す垂直期間の次の垂直期間における連続する複数の水平期間の動作を示す。本実施形態に係る液晶表示装置の構成は、前述の第１の実施形態と同様であり、駆動回路６の信号発生順序だけが前述の第１の実施形態と異なっている。
【００６１】
図５に示す期間ＴＨ３ｋ、ＴＨ３ｋ＋１、ＴＨ３ｋ＋２及びＴＨ３（ｋ＋１）は、夫々水平期間を示しており、各水平期間はほぼ３等分された３つの期間ＴＢ１、ＴＢ２、ＴＢ３に分割されている。水平期間ＴＨ３ｋの期間ＴＢ１では、制御線ＳＰ１にＡＳＷが導通状態となる電位のパルスを印加し、データ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込む。また、期間ＴＢ２では制御線ＳＰ２にパルスを印加し、データ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込む。更に、期間ＴＢ３では制御線ＳＰ３にパルスを印加し、データ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込む。次の水平期間であるＴＨ３ｋ＋１では、期間ＴＢ１にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込み、期間ＴＢ２にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込み、期間ＴＢ３にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込む。このように、図５に示す垂直期間において、水平期間毎にデータ線に信号を書き込む順序を異ならせる。
【００６２】
次に、図６で示す垂直期間では、水平期間ＴＨ３ｋにおいて、期間ＴＢ１ではデータ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込み、期間ＴＢ２ではデータ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込み、期間ＴＢ３ではデータ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込む。そして、期間Ｔ３ｋ＋１及び期間Ｔ３ｋ＋２においても、３つに分けられた期間毎に信号が書き込まれるデータ線を変化させる。更に、この垂直期間に続く図７に示す垂直期間においては、水平期間Ｔｋ３において、期間ＴＢ１にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号を書き込み、期間ＴＢ２ではデータ線Ｄ１、Ｄ４、Ｄ７に映像信号を書き込み、期間ＴＢ３ではデータ線Ｄ２、Ｄ５、Ｄ８に映像信号を書き込む。続く水平期間Ｔ３ｋ＋１，Ｔ３ｋ＋２でも、３つに分けられた期間毎に信号が書き込まれるデータ線を変化させる。つまりこの動作では、連続する３つの水平期間毎にデータ線に信号を書き込む順序が変化し、さらに連続する３つの垂直期間で、その順序が入れ替わっている。
【００６３】
本実施形態においては、上述のような動作を行うことにより、データ線に信号を書き込む順序を、連続する垂直期間毎に変化させると共に、同一垂直期間内でも連続する水平期間毎に変化させている。これにより、隣り合うデータ線との寄生容量により電位変動を多く受けるデータ線が、水平期間が繰り返される周期で変化するため、電位変動による画素の輝度差を人間がより視認しにくくなる。この結果、前述の第１の実施形態と比較して、縦縞状のむらをより視認しにくくすることができる。本実施形態においては、データ線に信号を書き込む順序を、連続する垂直期間毎に変化させると共に、同一垂直期間内でも連続する水平期間毎に変化させているが、連続する水平期間毎に信号を書き込む順序を変えていれば、必ずしも垂直期間毎に変化させる必要はない。
【００６４】
次に、本発明の第３の実施形態について説明する。図８は、本実施形態に係る液晶表示装置を示すブロック図である。図８に示すように、本実施形態に係る液晶表示装置１ａにおいては、前述の第１の実施形態に係る液晶表示装置１に、信号処理回路７が取り付けられている。信号処理回路７は、外部から入力される映像信号及び同期信号から、液晶表示装置１に供給する映像信号及び制御信号を生成し、これらの信号を電源電圧と共に液晶表示装置１に供給するものである。信号処理回路７には、液晶表示装置１に表示する映像信号を少なくとも１画面分以上、望ましくは２画面分保持できるメモリ８が設けられている。
【００６５】
次に、上述の如く構成された本実施形態に係る液晶表示装置の動作、即ち、本実施形態に係る液晶表示装置の駆動方法について説明する。図９は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートである。図９において、信号ＶＳＹＮＣ＿ＩＮ、ＶＩＤＥＯ＿ＩＮは夫々、外部から信号処理回路７に供給される映像信号の垂直同期信号、映像信号を示しており、信号ＶＳＹＮＣ、ＶＩＤＥＯは、液晶表示装置１に供給される垂直同期信号及び映像信号を示している。
【００６６】
信号処理回路７には、垂直期間ＴＶｉｎ毎に１画面分の映像信号が供給され、この映像信号をメモリ８が一旦記憶する。次に、信号処理回路７がメモリ８に記憶された１画面分の映像信号の時間幅を例えば（１／３）倍に圧縮する。次に、信号処理回路７がこの圧縮した映像信号を、外部から供給される周波数の例えば３倍の周波数で、液晶表示装置１に対して出力する。そして、液晶表示装置１は、この３倍の周波数で入力された映像信号に基づいて、前述の第１の実施形態と同様な動作で、画像を表示する。このため、液晶表示装置１に供給される映像信号の垂直期間ＴＶは、信号処理回路７に供給される映像信号の垂直期間ＴＶｉｎの３分の１の長さの期間となっている。
【００６７】
このように、本実施形態においては、外部から供給される映像信号の１垂直期間に、同じ映像信号を複数回表示する。そして、その同一の映像信号を表示する回数が、液晶表示装置においてデータ線駆動回路の１出力が時分割で駆動するデータ線の本数（本実施形態においては３本）と等しいことが最も望ましい。
【００６８】
次に、本実施形態の効果について説明する。本実施形態においては、前述の第１及び第２の実施形態と比較して、データ線への書き込み順序を変更する周期を、より一層短くすることができる。これにより、縦筋状のむらをより一層視認されにくくすることができる。この結果、縦筋状のむらのほぼ完全に視認できなくすることが可能となる。
【００６９】
また、外部信号の１垂直期間内に同じ映像信号を表示させる回数を、データ線駆動回路の１出力端子に接続されるデータ線の本数、即ち、１つの組に属するデータ線の本数と等しくすることにより、外部から信号処理回路７に入力される映像信号の１垂直期間内で、全てのデータ線に生ずる電位変動をほぼ等しくできるため、電位変動による画素の輝度差を更に視認しにくくすることができる。
【００７０】
なお、本実施形態においては、外部から信号処理回路７に供給される映像信号がアナログ信号であり、信号処理回路７から液晶表示装置１へ供給する映像信号もアナログ信号である例を示しているが、これらの映像信号をデジタル信号として授受しても、何ら問題はない。また、本実施形態においては、液晶表示装置１の動作が前述の第１の実施形態と同じである例を示したが、前述の第２の実施形態と同じとしてもよい。
【００７１】
次に、本発明の第４の実施形態について説明する。図１０は、本実施形態に係る液晶表示装置を示すブロック図であり、図１１は、本実施形態におけるゲートドライバ回路を示す回路図であり、図１２は、本実施形態におけるデータ線駆動回路を示すブロック図であり、図１３は本実施形態に係る液晶表示装置を示す断面図である。本第４の実施形態は、前述の第１の実施形態をより詳細に説明するものである。
【００７２】
図１０に示すように、本実施形態に係る液晶表示装置においては、ＴＦＴ側ガラス基板１２（図１３参照）上に外部からの信号を入力する接続端子９が設けられている。接続端子９には、データドライバ回路３及びゲートドライバ回路４並びに対向側ガラス基板１３（図１３参照）上に設けられた対向電極が接続されている。そして、データドライバ回路３のデータ線駆動回路５及び駆動回路６、ゲートドライバ回路４、並びに対向電極に供給される信号は、接続端子９を介して外部から供給される。一般にこの接続にはＦＰＣ（Flexible Printed Circuit）が用いられる。
【００７３】
図１１に示すように、ゲートドライバ回路４は、ＣＭＯＳ構成のスタティク型シフトレジスタとインバータによるバッファ回路で構成されている。即ち、ゲートドライバ回路４においては、複数の回路ブロック１０が多数段、直列に接続されている。そして、１段目の回路ブロック１０には、スタート信号ＧＳＴが入力されるようになっており、２段目以降の回路ブロック１０には、前段の回路ブロックの出力信号が入力されるようになっている。なお、図１１においては、１段目及び２段目の回路ブロック１０のみが図示されている。
【００７４】
各段の回路ブロック１０においては、その入力端にスタート信号ＧＳＴ又は前段の回路ブロック１０の出力信号が入力されるクロックインバータＣＩＶ１が設けられている。また、その入力端がクロックインバータＣＩＶ１の出力端に接続されたインバータＩＶ１が設けられており、その入力端がインバータＩＶ１の出力端に接続されその出力端がインバータＩＶ１の入力端に接続されたクロックインバータＩＶ２が設けられている。そして、その入力端がインバータＩＶ１の出力端に接続されたクロックインバータＣＩＶ３が設けられており、その入力端がクロックインバータＣＩＶ３の出力端に接続されたインバータＩＶ２が設けられており、その入力端がインバータＩＶ２の出力端に接続されその出力端がインバータＩＶ２の入力端に接続されたクロックインバータＩＶ４が設けられている。そして、インバータＩＶ２の出力端は回路ブロック１０の出力端子となっており、次段の回路ブロック１０のクロックインバータＣＩＶ１の入力端に接続されている。更に、インバータＩＶ３乃至ＩＶ６がこの順に直列に接続されており、インバータＩＶ３の入力端はインバータＩＶ２の出力端に接続されており、インバータＩＶ６の出力端は、ゲート線Ｇに接続されている。即ち、１段目の回路ブロック１０のインバータＩＶ６の出力端はゲート線Ｇ１に接続されており、ｋ段目の回路ブロック１０のインバータＩＶ６の出力端はゲート線Ｇｋに接続されている。なお、クロックインバータは、相互に位相が異なる２つのクロック信号ＧＣＬＫ及び／ＧＣＬＫにより制御されるものである。
【００７５】
一方、データ線駆動回路５は、外部から供給される映像信号をサンプリングし、その映像信号をデジタル−アナログ変換して出力するものである。また、内部に保持された複数の信号の内、何れかの信号を選択して出力するものである。データ線駆動回路５は、ＴＦＴ側ガラス基板１２（図１３参照）上にＣＯＧ接続されている。このとき、データ線駆動回路５の１出力が何本のデータ線を駆動するかは、ＣＯＧ接続する際の端子ピッチと、画素のピッチとで決まることが多い。現状、ＣＯＧ接続の端子ピッチは最小で６０μｍ程度であり、プロジェクタに用いられる液晶表示装置の解像度は、縦が１０２４、横が７６８であるから、表示対角が１インチ（約２５．４ｍｍ）である場合、画素ピッチは約２０μｍとなる。従って、データ線駆動回路の１出力が３本のデータ線を駆動すれば、データ線駆動回路とデータ線を結ぶ配線の領域を小さくすることができ、液晶表示装置の小型化に有利となる。
【００７６】
図１２に示すように、データ線駆動回路５においては、シフトレジスタ１１が設けられている。このシフトレジスタ１１は、スタート信号ＤＳＴＰ及びクロック信号ＤＣＬＫが入力され、９個の出力端子ＤＳＲ１乃至ＤＳＲ９から順次信号を出力するものである。また、データ線駆動回路５には、出力端子ＤＳＲ１乃至ＤＳＲ９から出力される信号により夫々導通／非導通が選択される９個のデータサンプリングスイッチＤＳＰ１乃至ＤＳＰ９が設けられており、データサンプリングスイッチＤＳＰ１乃至ＤＳＰ９の一端は、外部から接続端子９（図１０参照）を介して映像信号ＶＩＤＥＯが印加されるようになっている。
【００７７】
また、データサンプリングスイッチＤＳＰ１乃至ＤＳＰ９の他端には、夫々メモリＭ１１乃至Ｍ１９が接続されている。メモリＭ１１乃至Ｍ１９は、第１のメモリ群を構成している。この第１のメモリ群は、外部から供給される映像信号をシフトレジスタ１１の出力に応じてサンプリングするものである。そして、メモリＭ１１乃至Ｍ１９には夫々データ転送スイッチＤＴＲ１乃至ＤＴＲ９が接続されている。これらのデータ転送スイッチＤＴＲ１乃至ＤＴＲ９は、共通の制御信号ＴＲにより、導通／非導通が選択されるようになっている。データ転送スイッチＤＴＲ１乃至ＤＴＲ９は、第１のメモリ群に保持された信号を一斉に転送するものである。
【００７８】
更に、データ転送スイッチＤＴＲ１乃至ＤＴＲ９の他端には、夫々メモリＭ２１乃至Ｍ２９が接続されている。メモリＭ２１乃至Ｍ２９は、第２のメモリ群を構成している。この第２のメモリ群は、第１のメモリ群から転送された映像信号を保持するものである。メモリＭ２１乃至Ｍ２９は、夫々データ選択スイッチＤＳＬ１乃至ＤＳＬ９の一端に接続されている。データ選択スイッチＤＳＬ１乃至ＤＳＬ３の他端は、第２のメモリの内容をデジタル−アナログ変換するＤＡＣ回路ＤＡＣ１に接続されており、データ選択スイッチＤＳＬ４乃至ＤＳＬ６の他端はＤＡＣ回路ＤＡＣ２に接続されており、データ選択スイッチＤＳＬ７乃至ＤＳＬ９の他端はＤＡＣ回路ＤＡＣ３に接続されている。
【００７９】
更にまた、データ選択スイッチＤＳＬ１、ＤＳＬ４、ＤＳＬ７の導通／非導通は、共通の制御信号ＳＬ１により選択されるようになっており、データ選択スイッチＤＳＬ２、ＤＳＬ５、ＤＳＬ８の導通／非導通は、共通の制御信号ＳＬ２により選択されるようになっており、データ選択スイッチＤＳＬ３、ＤＳＬ６、ＤＳＬ９の導通／非導通は、共通の制御信号ＳＬ３により選択されるようになっている。
【００８０】
更にまた、データ線駆動回路５には、ＤＡＣ回路の出力を増幅するアンプＡＭＰ１乃至ＡＭＰ３が設けられており、アンプＡＭＰ１乃至ＡＭＰ３の入力端子は夫々ＤＡＣ回路ＤＡＣ１乃至ＤＡＣ３に接続されており、出力端子は夫々ビデオ信号線Ｖ１乃至Ｖ３に接続されている。
【００８１】
図１３に示すように、本実施形態に係る液晶表示装置１においては、ＴＦＴ側ガラス基板１２及び対向側ガラス基板１３が設けられており、相互に平行に配置されている。そして、ＴＦＴ側ガラス基板１２と対向側ガラス基板１３との間に、液晶層１４が配置されている。
【００８２】
ＴＦＴ側ガラス基板１２上の一部には、ＷＳｉからなる下部遮光膜１５が設けられており、この下部遮光膜１５を埋め込むように、ＴＦＴ側ガラス基板１２上の全面に、ＳｉＯ２からなる層間膜１６が設けられている。層間膜１６上の一部には、不純物ドープされたＰ−Ｓｉ（ポリシリコン）からなる半導体層１７が設けられている。半導体層１７はＴＦＴのソース領域、チャネル領域及びドレイン領域並びに蓄積容量Ｃｓの一方の電極となるものである。また、半導体層１７を埋め込むように、層間膜１６上の全面に、ＳｉＯ２からなるゲート絶縁膜１８が設けられている。そして、ゲート絶縁膜１８上における半導体層１７の直上域の一部には、ＷＳｉからなるゲート金属膜１９が設けられている。なお、半導体層１７におけるゲート金属膜１９の直下域が、ＴＦＴのチャネル領域となり、その両側の領域がソース・ドレイン領域となる。また、ゲート金属膜１９はゲート線Ｇ（図１０参照）に接続されている。更に、ゲート金属膜１９と同層に、ＷＳｉからなる容量金属膜２０が設けられている。この容量金属膜２０は、蓄積容量Ｃｓの他方の電極となるものである。
【００８３】
そして、ゲート金属膜１９及び容量金属膜２０を埋め込むように、ゲート絶縁膜１８上の全面には、ＳｉＮからなる層間膜２１が設けられており、この層間膜２１上の一部には、Ａｌからなる１層目の金属配線膜２２ａ乃至２２ｄが設けられている。金属配線膜２２ａは、層間膜２１、ゲート絶縁膜１８、層間膜１６を貫通するビア２３ａを介して下部遮光膜１５に接続されている。また、金属配線膜２２ａは接地電位配線（図示せず）に接続されている。金属配線膜２２ｂは、層間膜２１及びゲート絶縁膜１８を貫通するビア２３ｂを介して半導体層１７におけるソース・ドレイン領域の一方に接続されている。また、金属配線膜２２ｂはデータ線Ｄ（図１０参照）に接続されている。金属配線膜２２ｃは、層間膜２１及びゲート絶縁膜１８を貫通するビア２３ｃを介して半導体層１７におけるソース・ドレイン領域の他方に接続されている。金属配線膜２２ｄは、層間膜２１を貫通するビア２３ｄを介して、容量金属膜２０に接続されている。
【００８４】
更に、１層目の金属配線膜２２ａ乃至２２ｄを埋め込むように、層間膜２１上の全面に、ＳｉＮからなる層間膜２４が設けられており、この層間膜２４上の一部には、Ａｌからなる上部遮光膜２５が設けられている。また、この上部遮光膜２５と同層で、Ａｌからなる２層目の金属配線膜２６が設けられている。金属配線膜２６は、層間膜２４を貫通するビア２７を介して金属配線膜２２ｄに接続されている。また、金属配線膜２６は接地電位配線（図示せず）にも接続されている。上部遮光膜２５及び金属配線膜２６を埋め込むように、層間膜２４上の全面に、ＳｉＮからなる層間膜２８が設けられている。
【００８５】
更にまた、層間膜２８上の一部には、ＩＴＯ（Indium tin oxide：インジウム錫酸化物）からなる透明な画素電極Ｅｐが設けられている。画素電極Ｅｐは層間膜２８及び２６に形成された貫通孔２９を介して、金属配線膜２２ｃに接続されている。そして、層間膜２８及び画素電極Ｅｐ上の全面には、配向膜３０が設けられている。
【００８６】
一方、対向側ガラス基板１３上には、ＩＴＯからなる対向電極Ｅｏが設けられており、この対向電極Ｅｏ上には、配向膜３１が設けられている。そして、液晶層１４は配向膜３０及び３１に接するように配置されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００８７】
次に、上述の如く構成された本実施形態に係る液晶表示装置の動作、即ち、本実施形態に係る液晶表示装置の駆動方法について説明する。図１４は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のゲートドライバ回路の動作を示すタイミングチャートである。図１５乃至図１７は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１５はある垂直期間における動作を示し、図１６は図１５の次の垂直期間における動作を示し、図１７は図１６の次の垂直期間における動作を示す。
【００８８】
図１４に示すように、ゲートドライバ回路４は、スタート信号ＧＳＴ並びに相互に位相が異なる２つのクロック信号ＧＣＬＫ及び／ＧＣＬＫにより制御される。クロック信号に同期したスタート信号ＧＳＴがゲートドライバ回路４の１段目の回路ブロック１０（図１１参照）に供給されると、ゲートドライバ回路４はクロック信号に同期してクロック１周期分の長さのパルスを順次出力していく。このとき、クロック信号ＧＣＬＫの周期を液晶表示装置の水平期間の周期と等しくすると、ゲートドライバ回路４は、水平期間毎にパルスを順次ゲート線Ｇに出力するという動作を行うことになる。即ち、図１４に示す垂直期間ＴＶの初めにスタート信号ＧＳＴがハイレベルとなり、これをトリガとして、ゲート線Ｇが順次ハイレベルとなっていくが、１本のゲート線Ｇがハイレベルとなっている期間が水平期間ＴＨである。
【００８９】
そして、図１５に示すように、ある垂直期間において、各水平期間の初めにスタート信号ＤＳＴＰがハイレベルとなる。また、液晶表示装置に画像を表示させる映像信号ＶＩＤＥＯが、スタート信号ＤＳＴＰをトリガとして、クロック信号ＤＣＬＫに同期して、外部からデータドライバ回路５のシフトレジスタ１１に順次供給される。そうすると、シフトレジスタ１１は、クロック信号ＤＣＬＫに同期して、順次パルスを出力端子ＤＳＲ１乃至ＤＳＲ９に対して出力し、データサンプリングスイッチＤＳＰ１乃至ＤＳＰ９を順次導通状態にしていく。これにより、第１のメモリ群（メモリＭ１１乃至Ｍ１９）が、供給される映像信号ＶＩＤＥＯを順次サンプリングして保持する。全ての信号が第１のメモリ群に保持された後、制御信号ＴＲによりデータ転送スイッチＤＴＲ１乃至ＤＴＲ９が同時に導通し、第１のメモリ群に保持された信号が第２のメモリ群（メモリＭ２１乃至Ｍ２９）に一斉に転送され、第２のメモリ群がこれを保持する。
【００９０】
この保持された映像信号は、次の水平期間に制御信号ＳＬ１乃至ＳＬ３が順次ハイレベルとなることにより、期間ＴＢ１にデータ選択スイッチＤＳＬ１、ＤＳＬ４、ＤＳＬ７が導通し、期間ＴＢ２にデータ選択スイッチＤＳＬ２、ＤＳＬ５、ＤＳＬ８が導通し、期間ＴＢ３にデータ選択スイッチＤＳＬ３、ＤＳＬ６、ＤＳＬ９が導通する。これにより、期間ＴＢ１には、メモリＭ２１、Ｍ２４、Ｍ２７に保持された映像信号が夫々ＤＡＣ回路ＤＡＣ１乃至ＤＡＣ３に対して出力され、ＤＡＣ回路にてデジタル−アナログ変換され、夫々アンプＡＭＰ１乃至ＡＭＰ３により増幅されて、ビデオ信号線Ｖ１乃至Ｖ３に対して出力される。このとき、駆動回路６（図１０参照）がＡＳＷを制御する信号ＳＰ１を、ＡＳＷを導通状態とする電位（ハイレベル）とするため、ビデオ信号線Ｖ１乃至Ｖ３に出力された信号が夫々データ線Ｄ１、Ｄ４、Ｄ７に書き込まれる。
【００９１】
同様に、期間ＴＢ２には、メモリＭ２２、Ｍ２５、Ｍ２８に保持された映像信号がアナログ変換され増幅されてビデオ信号線Ｖ１乃至Ｖ３に出力される。そして、信号ＳＰ２がハイレベルとなるため、ビデオ信号線Ｖ１乃至Ｖ３に出力された信号は、夫々データ線Ｄ２、Ｄ５、Ｄ８に書き込まれる。また、期間ＴＢ３には、メモリＭ２３、Ｍ２６、Ｍ２９に保持された映像信号がアナログ変換され増幅されてビデオ信号線Ｖ１乃至Ｖ３に出力され、信号ＳＰ３がハイレベルとなることにより、データ線Ｄ３、Ｄ６、Ｄ９に書き込まれる。
【００９２】
前述の如く、ゲートドライバ回路４が水平期間毎にある１本のゲート線に画素薄膜トランジスタＴＦＴを導通状態とするパルスを出力するため、データ線Ｄに書き込まれた信号が画素容量Ｃｌｃ及び蓄積容量Ｃｓに書き込まれる。この動作を全ての画素行に対して行うことにより、２次元の画像を表示することが可能となる。
【００９３】
また、図１６に示すように、図１５に示す垂直期間の次の垂直期間においては、１水平期間内で、先ず、期間ＴＢ１においてデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれ、次いで、期間ＴＢ２においてデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、最後に、期間ＴＢ３においてデータ線Ｄ１、Ｄ４、Ｄ７に信号が書き込まれる。
【００９４】
更に、図１７に示すように、図１６に示す垂直期間の次の垂直期間においては、１水平期間内で、先ず、期間ＴＢ１においてデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、次いで、期間ＴＢ２においてデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれ、最後に、期間ＴＢ３においてデータ線Ｄ２、Ｄ５、Ｄ８に信号が書き込まれる。
【００９５】
本実施形態に係る液晶表示装置では、次のような効果が得られる。それはデータ線に沿った縦筋状の輝度むらを大幅に減少させることである。その理由について以下に説明する。縦筋状の輝度むらは、１水平期間にデータ線を時分割で順次信号を書き込む駆動において、他のデータ線に信号を書き込む際に寄生容量を介して生ずる電位が、信号を書き込む順序に依存してデータ線間で異なるために生ずる。しかしながら、本実施形態の液晶表示装置の駆動方法では、垂直期間毎に１水平期間内にデータ線に信号を書き込む順序が変化するため、常に同一のデータ線に大きな電位変動が生ずることがない。また、その順序の変わる周期がデータ線駆動回路の１出力が駆動するデータ線の数と等しい３垂直期間で一巡することで、データ線の電位変動が各データ線で均一化されるため、結果として生ずる輝度差も平均化されて、縦筋状のむらとして視認されにくくなる。
【００９６】
なお、本実施形態においては、ゲートドライバ回路４におけるシフトレジスタの各段を、４つのクロックトインバータと２つのインバータで構成する例を示したが、本発明はこれに限定されず、これ以外の構成であっても、クロック信号に同期して順次出力を出す回路であれば何ら問題はない。
【００９７】
また、本実施形態においては、データドライバ回路５を、第１のメモリ群（メモリＭ１１乃至Ｍ１９）、第２のメモリ群（メモリＭ２１乃至Ｍ２９）、第２のメモリ群の内容をデジタル−アナログ変換するＤＡＣ回路ＤＡＣ１乃至ＤＡＣ３、ＤＡＣ回路の出力を増幅するアンプＡＭＰ１乃至ＡＭＰ３、第２のメモリ群とＤＡＣ回路とを接続するデータ選択スイッチＤＳＬ１乃至ＤＳＬ９により構成する例を示したが、本発明はこれに限定されず、これ以外の構成であっても、前述の機能を有する回路であれば問題ない。
【００９８】
更に、本実施形態に係る液晶表示装置において、配線金属膜、遮光金属膜及び層間膜を形成する材料については、本発明の本質との関連は少なく、上述の材料以外の材料を用いても何ら問題はない。
【００９９】
更にまた、本実施形態においては、データ線が９本、ゲート線が６本、データ線駆動回路の１出力に接続されるデータ線が３本である例を示したが、本発明はこれに限定されず、これらの値は必要とされる液晶表示装置のスペックにより任意に選択することができる。
【０１００】
更にまた、本実施形態においては、ゲートドライバ回路を画素が配置されたＴＦＴ側ガラス基板上に画素ＴＦＴを形成して構成した例を示しているが、外部から各ゲート線を駆動する信号を供給してもよい。但し、プロジェクタ用の液晶表示装置では、その大きさをできるだけ小さくする必要があることから、画素と同一の基板上に作製することが望ましい。
【０１０１】
更にまた、本実施形態においては、ゲートドライバ回路を画素マトリクスの片側にのみ配置した例を示したが、ゲートドライバ回路は画素マトリクスの両側に配置してもよい。このとき、両側に配置した２つのゲートドライバ回路により、１本のゲート線を２方向から駆動すると、ゲート線に供給されるパルスの立ち上がり及び立ち下がり時間が短くなるという利点がある。また、両側に配置した２つのゲートドライバ回路により、夫々別々のゲート線を駆動すると、各々のゲートドライバ回路における出力端子のピッチを広くとることができ、液晶表示装置の小型化及び高精細化にとって有利である。
【０１０２】
更にまた、ゲートドライバ回路４に必要な信号及び電源電圧、並びに対向電極に供給する電源電圧を、データ線駆動回路５から供給してもよい。
【０１０３】
次に、本発明の第５の実施形態について説明する。本実施形態は、前述の第２の実施形態をより詳細に説明するものである。本実施形態に係る液晶表示装置の構成は、前述の第４の実施形態に係る液晶表示装置の構成と同じであるため、その説明を省略する。以下、本実施形態に係る液晶表示装置の動作について説明する。図１８は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートである。図１８に示すように、各垂直期間において、ある水平期間ＴＨ３ｋにおいて、期間ＴＢ１に駆動回路６（図１０参照）が制御線ＳＰ１の電位をハイレベルとすることにより、データ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれる。次いで、期間ＴＢ２に制御線ＳＰ２の電位がハイレベルとなり、データ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれる。次に、期間ＴＢ３に制御線ＳＰ３の電位がハイレベルとなり、データ線Ｄ３、Ｄ６、Ｄ７に映像信号が書き込まれる。水平期間内でデータ線駆動回路に信号が取り込まれ出力されるまでの動作は、前述の第４の実施形態で説明した動作と同じである。
【０１０４】
次の水平期間であるＴＨ３ｋ＋１では、期間ＴＢ１にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれ、次いで期間ＴＢ２にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、期間ＴＢ３にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれる。その次の水平期間ＴＨ３ｋ＋２では、期間ＴＢ１にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、期間ＴＢ２にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれ、期間ＴＢ３にデータ線Ｄ２、Ｄ５、Ｄ８に信号が書き込まれる。このように、本実施形態においては、水平期間毎にデータ線に映像信号を書き込む順序を異ならせる。
【０１０５】
本実施形態に係る液晶表示装置においては、次のような効果が得られる。それは縦縞状のむらを視認しにくくするという効果である。この効果が得られる理由は、データ線に信号を書き込む順序が連続する水平期間毎に変化するため、データ線の電位変動を多く受けるデータ線が、水平期間の周波数で変化するため、電位変動による画素の輝度差を、人間が視認しにくくなるためである。
【０１０６】
次に、本発明の第６の実施形態について説明する。本実施形態に係る液晶表示装置の構成は、前述の第４の実施形態に係る液晶表示装置の構成と同じであるため、その説明を省略する。以下、本実施形態に係る液晶表示装置の動作について説明する。本実施形態は、前述の第５の実施形態に係る液晶表示装置の駆動方法を更に改良したものである。本実施形態に係る液晶表示装置の駆動方法において、ある垂直期間における動作は、図１８に示す動作と同じである。また、図１９及び図２０は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１９は図１８に示す垂直期間の次の垂直期間の動作を示し、図２０は図１９に示す垂直期間の次の垂直期間の動作を示す。
【０１０７】
図１９に示すように、図１８に示す垂直期間の次の垂直期間の動作は以下のとおりである。ある水平期間ＴＨ３ｋにおいて、最初にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれ、次いでデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、最後にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれる。次の水平期間ＴＨ３ｋ＋１では、最初にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、次いでデータ線Ｄ１、Ｄ４、Ｄ７に、最後にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれる。その次の水平期間ＴＨ３ｋ＋２では、最初にデータ線Ｄ１、Ｄ４、Ｄ７に信号が書き込まれ、次いでデータ線Ｄ２、Ｄ５、Ｄ８に、最後にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれる。
【０１０８】
図２０に示すように、更に次の垂直期間では、水平期間ＴＨ３ｋにおいて、最初にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれ、次いでデータ線Ｄ１、Ｄ４、Ｄ７に、最後にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれる。次の水平期間ＴＨ３ｋ＋１では、最初にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれ、次いでデータ線Ｄ２、Ｄ５、Ｄ８に、最後にデータ線Ｄ３、Ｄ６、Ｄ９に映像信号が書き込まれる。その次の水平期間ＴＨ３ｋ＋２では、最初にデータ線Ｄ２、Ｄ５、Ｄ８に映像信号が書き込まれ、次いでデータ線Ｄ３、Ｄ６、Ｄ９に、最後にデータ線Ｄ１、Ｄ４、Ｄ７に映像信号が書き込まれる。本実施形態における上記以外の動作は、前述の第５の実施形態と同様である。
【０１０９】
本実施形態によれば、前述の第４及び第５の実施形態と比較して、データ線に信号を書き込む順序を、垂直期間毎に異ならせると共に、水平期間毎にも異ならせているため、電位変動を受けるデータ線を、垂直期間毎及び水平期間毎に異ならせることができる。これにより、電位変動による画素の輝度差を人間がより視認しにくくなり、縦縞状のむらをより確実に解消することができる。本実施形態における上記以外の効果は、前述の第４及び第５の実施形態の効果と同様である。
【０１１０】
次に、本発明の第７の実施形態について説明する。図２１は、本実施形態に係る液晶表示装置を示すブロック図である。図２１に示すように、本実施形態に係る液晶表示装置１ａは、前述の第４の実施形態に係る液晶表示装置１に、信号処理回路７を取り付けたものである。本第６の実施形態は、前述の第３の実施形態をより詳細に説明するものである。なお、液晶表示装置１の構成は、前述の第４の実施形態で説明したとおりである。
【０１１１】
信号処理回路７は、映像信号を供給する信号源（図示せず）から入力映像信号及び同期信号が供給され、液晶表示装置１に対して映像信号及び制御信号を供給すると共に、液晶表示装置１において必要となる各種の電源電圧も供給するものである。信号処理回路７においては、信号源から供給される映像信号を少なくとも１画面分以上保持できるメモリ３２が設けられている。メモリ３２においては、夫々１画面分の映像信号を保持できるフレームメモリ３３及び３４が設けられている。また、メモリ３２には、外部の信号源から入力される映像信号をフレームメモリ３３に入力するかフレームメモリ３４に入力するかを選択するスイッチ３５が設けられており、フレームメモリ３３に記憶された映像信号を液晶表示装置１に対して出力するかフレームメモリ３４に記憶された映像信号を液晶表示装置１に対して出力するかを選択するスイッチ３６が設けられている。
【０１１２】
また、信号処理回路７には、信号源から同期信号が入力され、スイッチ３５を制御するメモリ制御信号ＭＷを出力する共にスイッチ３６を制御するメモリ制御信号ＭＲを出力し、また、液晶表示装置１に対して制御信号を出力する制御回路３７が設けられている。更に、信号処理回路７には、各種の電源電圧を生成し、液晶表示装置１に対して出力する電源回路３８が設けられている。
【０１１３】
次に、上述の如く構成された本実施形態に係る液晶表示装置の動作、即ち、本実施形態に係る液晶表示装置の駆動方法について説明する。図２２は、横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態における信号処理回路７の動作を示すタイミングチャートである。また、図２３は、ある垂直期間において各画素の画素電極に印加される映像信号の極性を示す図であり、図２４は、図２３の次の垂直期間において各画素の画素電極に印加される映像信号の極性を示す図である。
【０１１４】
図２２に示すように、信号源から出力された映像信号ＶＩＤＥＯ＿ＩＮは、同じく信号源から出力された同期信号ＶＳＹＮＣ＿ＩＮに同期して、信号処理回路７に入力される。映像信号ＶＩＤＥＯ＿ＩＮはアナログ信号であり、同期信号ＶＳＹＮＣ＿ＩＮは、映像信号ＶＩＤＥＯ＿ＩＮの各垂直期間の初めにのみハイレベルとなるデジタル信号である。メモリ制御信号ＭＷ及びＭＲは、夫々スイッチ３５及び３６を制御することにより、フレームメモリ３３及び３４のうちどちらに信号を書き込み、どちらから信号を読み出すかを決める信号である。
【０１１５】
ある垂直期間ＴＶｉｎ（２ｍ）において、メモリ制御信号ＭＷがハイレベルであり、メモリ制御信号ＭＲがロウレベルであり、従って、フレームメモリ３３に信号源からの映像信号ＶＩＤＥＯ＿ＩＮが書き込まれ、フレームメモリ３４から映像信号ＶＩＤＥＯ＿ＩＮが読み出されるとする。すると、垂直期間ＴＶｉｎ（２ｍ）に続く垂直期間ＴＶｉｎ（２ｍ＋１）では、メモリ制御信号ＭＷ及びＭＲのレベルが反転し、フレームメモリ３４に信号が書き込まれ、フレームメモリ３３から信号が読み出される。このような動作を行うことで、信号源から供給される映像信号を、別の周波数で読み出すという周波数変換が可能となる。図２２で示した例では、信号源から入力されフレームメモリに記憶された映像信号を３倍の周波数で読み出し、信号源から映像信号の１垂直期間内に３回同じ信号を液晶表示装置１に供給する。これにより、映像信号ＶＩＤＥＯ＿ＩＮの時間幅を（１／３）倍に圧縮し、映像信号ＶＩＤＥＯ＿ＩＮの周波数の３倍の周波数を持つ映像信号ＶＩＤＥＯを、液晶表示装置１に対して供給することができる。
【０１１６】
そして、液晶表示装置１においては、信号源から供給される映像信号を３倍の速度で、３回ずつ表示する。このときの液晶表示装置１内の動作は、前述の第４乃至第６の実施形態に示した何れの方法でもよい。このとき、図２３及び２４に示すように、液晶表示装置１においては、１画面の映像信号を表示させる１垂直期間で、全ての画素電極に対向電極に対して同一の極性の信号を書き込み、この極性を垂直期間毎に反転させるフレーム反転駆動を行ってもよい。即ち、図２３に示す垂直期間においては、対向電極に対して正の極性の信号を画素電極に書き込み、図２４に示す次の垂直期間においては、対向電極に対して負の極性の信号を画素電極に書き込んでもよい。
【０１１７】
次に、本実施形態の効果について説明する。本実施形態においては、前述の第４乃至第６の実施形態と比較して垂直期間が短くなるため、データ線に映像信号を書き込む順序を変更する周期がより短くなり、縦筋状のむらがより視認されにくくなる。これにより、縦筋状のむらのほぼ完全に視認できなくすることができる。
【０１１８】
また、外部信号の１垂直期間内に同じ映像信号を表示させる回数が、データ線駆動回路の１出力が時分割書き込みを行うデータ線の数（本実施形態においては３）と等しいため、外部信号の１垂直期間内で全てのデータ線に生ずる電位変動をほぼ等しくでき、さらに電位変動による画素の輝度差を視認しにくくできる。
【０１１９】
更に、液晶表示装置が１画面分の信号を表示させる期間で、全ての画素に対向電極に対する極性が等しくなる信号を書き込む駆動方法を用いると、液晶表示装置の開口率を大きくすることができ、光の利用効率を向上させることが可能となる。通常、液晶表示装置は、液晶の劣化を防止する目的でフレーム毎に各画素に印加される電圧の対向電極に対する極性が反転する駆動方法を用い、その際に隣接する画素に異なる極性の信号を印加する駆動方法が一般に用いられている。その中でも、プロジェクタ用の液晶表示装置では、画素行毎に同一の極性の信号を書き込み、隣接する画素行間で極性が異なる信号を印加するゲート線反転駆動が用いられることが多かった。それは、隣接する画素行毎に極性を変えることで、フリッカを低減し、且つ、ＴＦＴ及び蓄積容量をゲート線に沿った位置に配置することで、隣接する画素間に発生する液晶分子の配向の乱れによる光漏れの位置を、ＴＦＴ及び蓄積容量を配置した領域付近として、その部分を遮光することで、配向の乱れによる光漏れの影響を排除するためである。しかしながら、画素ピッチが２０μｍよりも小さい液晶表示装置では、画素領域に対する液晶分子の配向の乱れが発生する領域の面積比が大きくなり、開口率を大きくすることができず、光の利用効率が低いものになるという問題があった。
【０１２０】
これに対して、本実施形態のように、速い周波数でフレーム反転駆動を行うと、フリッカの問題を回避しつつ、あるフレームにおいて全ての画素電極に同一極性の信号を書き込むことができる。これにより、隣接する画素電極間で異なる極性の信号が書き込まれることがないため、光漏れが発生せず、開口率を大きくすることができる。このため、光の利用効率を向上させることが可能となる。
【０１２１】
なお、本実施形態においては、映像信号がアナログ信号である例を示したが、デジタル信号として処理しても何ら問題ない。
【０１２２】
次に、本発明の第８の実施形態について説明する。図２５は、横軸に時間をとり、縦軸に各配線の電位をとって、本発明の第８の実施形態に係る液晶表示装置の動作を示すタイミングチャートである。本実施形態に係る液晶表示装置は、光源（図示せず）から順次出射される赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光が照射されるものである。本実施形態に係る液晶表示装置の構成は、前述の第４の実施形態と同様であるため、その説明を省略する。図２５に示す期間ＴＶは、外部から液晶表示装置に供給される映像信号の１画面分の信号が供給される垂直期間を示している。
【０１２３】
本実施形態においては、垂直期間ＴＶを少なくとも３つのサブフレーム期間に分割し、各サブフレーム期間を少なくとも２つの期間に分割する。即ち、垂直期間ＴＶをサブフレーム期間ＴＳＶＲ、ＴＳＶＧ、ＴＳＶＢに分割し、サブフレーム期間ＴＳＶＲを期間ＴＷＲ及びＴＬＲに分割し、サブフレーム期間ＴＳＶＧを期間ＴＷＧ及びＴＬＧに分割し、サブフレーム期間ＴＳＶＢを期間ＴＷＢ及びＴＬＢに分割する。期間ＴＷＲでは、液晶表示装置に表示させる映像信号のうち赤色の成分の信号を書き込み、期間ＴＬＲでは光源が液晶表示装置に赤色の光を照射する。同様に期間ＴＷＧでは緑色の成分の映像信号を書き込み、期間ＴＬＧでは光源が緑色の光を液晶表示装置に対して照射する。また、期間ＴＷＢでは青色の成分の映像信号を書き込み、期間ＴＬＢでは光源が青色の光を液晶表示装置に対して照射する。
【０１２４】
本実施形態に係る液晶表示装置においては、フィールドシーケンシャル駆動を行うことにより、液晶表示装置にカラーフィルターを設けなくても、時分割でカラー画像を表示することができる。本実施形態における上記以外の効果は、前述の第４の実施形態と同様である。
【０１２５】
次に、本発明の第９の実施形態について説明する。本実施形態はプロジェクタ装置の実施形態である。図２６は、本実施形態に係るプロジェクタ装置を示すブロック図である。図２６に示すように、本実施形態に係るプロジェクタ装置は、Ｒ、Ｇ、Ｂの三原色の光に対し３枚の液晶表示装置を用いた液晶プロジェクタ装置である。このプロジェクタ装置４１においては、光源としてのランプ４２が設けられており、このランプ４２から出射された光の光路に介在する位置に、赤色の光を透過させ緑色及び青色の光を反射する色分離ミラー４３が設けられている。ランプ４２と色分離ミラー４３との間には、光を均一化するための光学部品（図示せず）及び光の偏光を揃えるための光学部品（図示せず）が設けられている。
【０１２６】
また、色分離ミラー４３を透過した光の光路に介在するように、光を全反射するミラー４４、及び赤色用液晶表示装置４５がこの順に設けられている。更に、色分離ミラー４３により反射された光の光路に介在するように、緑色の光を反射して青色の光を透過させる色分離ミラー４６が設けられており、色分離ミラー４６により反射された光の光路に介在するように、緑色用液晶表示装置４７が設けられている。更にまた、色分離ミラー４６を透過した光の光路に介在するように、光を全反射させるミラー４８、ミラー４９及び青色用液晶表示装置５０がこの順に設けられている。
【０１２７】
更にまた、赤色用液晶表示装置４５、緑色用液晶表示装置４７、青色用液晶表示装置５０を透過した光を合成する合成プリズム５１が設けられており、この合成プリズム５１から出射した合成光を拡光して、外部のスクリーン（図示せず）に投射する投射レンズ５２が設けられている。なお、赤色用液晶表示装置４５、緑色用液晶表示装置４７、青色用液晶表示装置５０は、いずれも単色の液晶表示装置であり、前述の各実施形態のいずれかの液晶表示装置である。
【０１２８】
次に、本実施形態に係るプロジェクタ装置の動作について説明する。赤色用液晶表示装置４５、緑色用液晶表示装置４７、青色用液晶表示装置５０に夫々、赤色用画像、緑色用画像、青色用画像を表示させ、この状態でランプ４２を点灯させる。これにより、ランプ５２から出射された白色光が、均一化され、偏光を揃えられた後、色分離ミラー４３に到達し、白色光のうち赤色成分は色分離ミラー４３を透過し、緑色成分及び青色成分は反射される。そして、色分離ミラー４３を透過した赤色光は、ミラー４４により反射され、赤色用液晶表示装置４５を透過し、赤色用の画像が付加される。
【０１２９】
また、色分離ミラー４３により反射された光は、色分離ミラー４６に到達し、色分離ミラー４６により緑色成分が反射され、青色成分が透過する。そして、色分離ミラー４６により反射された緑色光は、緑色用液晶表示装置４７を透過し、緑色用の画像が付加される。一方、色分離ミラー４６を透過した青色光は、ミラー４８で反射され、ミラー４９で反射され、青色用液晶表示装置５０を透過し、青色用の画像が付加される。
【０１３０】
そして、赤色用液晶表示装置４５により赤色用の画像が付加された赤色光、緑色用液晶表示装置４７により緑色用の画像が付加された緑色光、青色用液晶表示装置５０により青色用の画像が付加された青色光が合成プリズム５１により合成されカラー画像となり、投影レンズ５２により拡光されてスクリーンに投射される。
【０１３１】
本実施形態に係るプロジェクタ装置においては、その内部に組み込まれる液晶表示装置においてデータ線に沿った縦筋状のむらがほとんど発生しないため、投射される画像においても、縦筋状のむらはほとんど発生しない。このため、従来の液晶プロジェクタ装置に比べ、表示階調数を増やしても、むらがない高画質な画像が得られる。
【０１３２】
なお、本発明のプロジェクタ装置は、フロントタイプ液晶プロジェクタ装置であってもよく、リアタイプ液晶プロジェクタ装置であってもよい。
【０１３３】
次に、本発明の第１０の実施形態について説明する。図２７は、本実施形態に係る液晶表示装置を示すブロック図である。図２７における「Ｒ」、「Ｇ」、「Ｂ」の符号は、各画素に配置されたカラーフィルターの色を示している。図２７に示すように、本実施形態に係る液晶表示装置においては、各画素に赤色（Ｒ）、緑色（Ｇ）又は青色（Ｂ）のカラーフィルターが設けられている。このカラーフィルターは、ＴＦＴ側ガラス基板及び対向側ガラス基板のいずれに設けてもよい。また、行方向、即ち、データ線Ｄが延びる方向に沿って同一色のカラーフィルターが配置されており、列方向、即ち、ゲート線Ｇが延びる方向に沿って異なる色のカラーフィルターが配置されている。また、本実施形態においては、データ線駆動回路５の１出力が駆動するデータ線Ｄの数即ち、１つの組に属するデータ線Ｄの数が６となっており、カラーフィルターの色数３以上となっている。本実施形態に係る液晶表示装置の駆動方法は、前述の第４の実施形態と同様である。なお、前述の第５乃至第８のいずれかの実施形態と同様としてもよい。
【０１３４】
従来の液晶表示装置を使用する場合、データ線駆動回路の１出力が駆動するデータ線の本数を、色数と同じ３とすれば、サンプリングによる電位変動が生じても、同一色であればその変動量が等しくなる。このため、データ線駆動回路の１出力が駆動するデータ線の本数を色数と異ならせた場合と比較すれば、縦筋状のむらは視認されにくい。しかし、データ線駆動回路の１出力が駆動するデータ線の本数を色数よりも多くすると、例えば、１出力が駆動するデータ線の本数を４本以上とし色数を３とすると、同一色であっても電位変動が異なるデータ線が発生してしまい、縦筋状のむらが顕著になる。これに対して本実施形態においては、データ線駆動回路の１出力が駆動するデータ線の本数を色数よりも多くしても、データ線の電位変動が時間的に均一化されるので、縦筋状のむらはほとんど視認されなくなる。
【０１３５】
なお、本実施形態においては、列方向に延びる複数色のカラーフィルターを設け、同一色のカラーフィルターが設けられた画素を、列方向、即ち、ゲート線が延びる方向に沿って配置し、行方向、即ち、データ線が延びる方向に沿って異なる色のカラーフィルターが設けられた画素を配置してもよい。これにより、縦筋状のむらを解消する効果が得られる。これは、同一色のカラーフィルターが設けられた画素がゲート線が延びる方向に沿って配置されている場合、ある特定色だけに注目しても、その色を表示させる画素が１水平期間に異なるタイミングで信号が書き込まれるからである。この原理は前述のモノクロ表示の液晶表示装置の場合と同じである。この結果、本実施形態に係る液晶表示装置を用いれば、縦筋状のむらを大幅に低減することが可能となる。
【０１３６】
なお、本実施形態においては、カラーフィルターの色の種類をＲ、Ｇ、Ｂの３色とする例を示したが、本発明はこれに限定されず、例えば、Ｒ、Ｇ、Ｂ、Ｗ（白）の４色としてもよい。
【０１３７】
また、前述の各実施形態に係る液晶表示装置は、携帯電話、ＰＤＡ（Personal Digital Assistance：携帯型情報端末）、ゲーム機、デジタルカメラ、ビデオカメラ等の携帯端末装置の表示装置として使用することができる。また、本発明は、上記実施形態に限定されるものではなく、本発明の特許請求の範囲の記載から把握される技術的範囲を逸脱しない範囲で、種々変形することができる。
【産業上の利用可能性】
【０１３８】
本発明の活用例として、フロントタイプ液晶プロジェクタ装置、リアタイプ液晶プロジェクタ装置、携帯端末装置がある。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１の実施形態に係る液晶表示装置を示すブロック図である。
【図２】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、ある垂直期間の動作を示す。
【図３】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図２に示す垂直期間の次の垂直期間の動作を示す。
【図４】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図３に示す垂直期間の次の垂直期間の動作を示す。
【図５】横軸に時間をとり、縦軸に各配線の電位をとって、本発明の第２の実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、ある垂直期間の動作を示す。
【図６】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図５に示す垂直期間の次の垂直期間の動作を示す。
【図７】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートであり、図６に示す垂直期間の次の垂直期間の動作を示す。
【図８】本発明の第３の実施形態に係る液晶表示装置を示すブロック図である。
【図９】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置の動作を示すタイミングチャートである。
【図１０】本発明の第４の実施形態に係る液晶表示装置を示すブロック図である。
【図１１】本実施形態におけるゲートドライバ回路を示す回路図である。
【図１２】本実施形態におけるデータ線駆動回路を示すブロック図である。
【図１３】本実施形態に係る液晶表示装置を示す断面図である。
【図１４】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のゲートドライバ回路の動作を示すタイミングチャートである。
【図１５】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、ある垂直期間における動作を示す。
【図１６】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１５の次の垂直期間における動作を示す。
【図１７】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１６の次の垂直期間における動作を示す。
【図１８】横軸に時間をとり、縦軸に各配線の電位をとって、本発明の第５の実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートである。
【図１９】軸に時間をとり、縦軸に各配線の電位をとって、本発明の第６の実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１８の次の垂直期間における動作を示す。
【図２０】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態に係る液晶表示装置のデータドライバ回路の動作を示すタイミングチャートであり、図１９の次の垂直期間における動作を示す。
【図２１】本発明の第７の実施形態に係る液晶表示装置を示すブロック図である。
【図２２】横軸に時間をとり、縦軸に各配線の電位をとって、本実施形態における信号処理回路の動作を示すタイミングチャートである。
【図２３】ある垂直期間において各画素の画素電極に印加される映像信号の極性を示す図である。
【図２４】図２３の次の垂直期間において各画素の画素電極に印加される映像信号の極性を示す図である。
【図２５】横軸に時間をとり、縦軸に各配線の電位をとって、本発明の第８の実施形態に係る液晶表示装置の動作を示すタイミングチャートである。
【図２６】本発明の第９の実施形態に係るプロジェクタ装置を示すブロック図である。
【図２７】本発明の第１０の実施形態に係る液晶表示装置を示すブロック図である。
【図２８】Ｐ−Ｓｉ−ＴＦＴを使用した従来の液晶表示装置を示すブロック図である。
【図２９】図２８に示すデータドライバ回路の動作を示すタイミングチャートである。
【図３０】図２８に示すゲートドライバ回路の動作を示すタイミングチャートである。
【図３１】ＣＯＧ接続を使用した従来の液晶表示装置を示すブロック図である。
【図３２】図３１に示すデータ線駆動ＩＣの動作を示すタイミングチャートである。
【図３３】図２８に示すブロック分割駆動を行う液晶表示装置のＡＳＷ付近の構成を示す等価回路図である。
【図３４】図３１に示すＣＯＧ接続による液晶表示装置のＡＳＷ部付近の構成を示す等価回路図である。
【符号の説明】
【０１４０】
１、１ａ；液晶表示装置
２；画素
３；データドライバ回路
４；ゲートドライバ回路
５；データ線駆動回路
６；駆動回路
７；信号処理回路
８；メモリ
９；接続端子
１０；回路ブロック
１１；シフトレジスタ
１２；ＴＦＴ側ガラス基板
１３；対向側ガラス基板
１４；液晶層
１５；下部遮光膜
１６、２１、２４、２８；層間膜
１７；半導体層
１８；ゲート絶縁膜
１９；ゲート金属膜
２０；容量金属膜
２２ａ〜２２ｄ；金属配線膜
２３ａ〜２３ｄ、２７；ビア
２５；上部遮光膜
２６；金属配線膜
２９；貫通孔
３０、３１；配向膜
３２；メモリ
３３、３４；フレームメモリ
３５、３６スイッチ
３７；制御回路
３８；電源回路
４１；プロジェクタ装置
４２；ランプ
４３、４６；色分離ミラー
４４、４８、４９；ミラー
４５；赤色用液晶表示装置
４７；緑色用液晶表示装置
５０；青色用液晶表示装置
５１；合成プリズム
５２；投射レンズ
１０１；データドライバ回路
１０２；ゲートドライバ回路
１０３、１０４；シフトレジスタ
１１１；データ線駆動ＩＣ
ＡＭＰ１〜ＡＭＰ３；アンプ
ＣＩＶ１〜ＣＩＶ４；クロックインバータ
Ｃｌｃ；画素容量
Ｃｓ；蓄積容量
Ｄ１〜Ｄ９；データ線
ＤＡＣ１〜ＤＡＣ３；ＤＡＣ回路
ＤＣＬＫ；クロック信号
ＤＳＬ１〜ＤＳＬ９；データ選択スイッチ
ＤＳＰ１〜ＤＳＰ９；データサンプリングスイッチ
ＤＴＲ１〜ＤＴＲ９；データ転送スイッチ
ＤＳＴＰ；スタート信号
Ｅｏ；対向電極
Ｅｐ；画素電極
Ｇ１〜Ｇ６；ゲート線
ＧＣＬＫ、／ＧＣＬＫ；クロック信号
ＧＳＴ；スタート信号
ＨＳＹＮＣ；水平同期信号
ＩＶ１〜ＩＶ６；インバータ
Ｍ１１〜Ｍ１９、Ｍ２１〜Ｍ２９；メモリ
ＭＷ、ＭＲ；メモリ制御信号
ＳＬ１〜ＳＬ３；制御信号
ＳＰ１〜ＳＰ３；制御線
ＳＲ１〜ＳＲ３；出力信号
ＳＷ１−１〜ＳＷ３−３；アナログスイッチ（ＡＳＷ）
ＴＢ１、ＴＢ２、ＴＢ３；期間
ＴＦＴ；画素薄膜トランジスタ
ＴＨ；水平期間
ＴＲ；制御信号
ＴＶ；垂直期間
Ｖ１〜Ｖ３；ビデオ信号線
ＶＩＤＥＯ、ＶＩＤＥＯ＿ＩＮ；映像信号
ＶＳＹＮＣ；垂直同期信号
【図１】
2006154808.tif 000003
【図２】
2006154808.tif 000004
【図３】
2006154808.tif 000005
【図４】
2006154808.tif 000006
【図５】
2006154808.tif 000007
【図６】
2006154808.tif 000008
【図７】
2006154808.tif 000009
【図８】
2006154808.tif 000010
【図９】
2006154808.tif 000011
【図１０】
2006154808.tif 000012
【図１１】
2006154808.tif 000013
【図１２】
2006154808.tif 000014
【図１３】
2006154808.tif 000015
【図１４】
2006154808.tif 000016
【図１５】
2006154808.tif 000017
【図１６】
2006154808.tif 000018
【図１７】
2006154808.tif 000019
【図１８】
2006154808.tif 000020
【図１９】
2006154808.tif 000021
【図２０】
2006154808.tif 000022
【図２１】
2006154808.tif 000023
【図２２】
2006154808.tif 000024
【図２３】
2006154808.tif 000025
【図２４】
2006154808.tif 000026
【図２５】
2006154808.tif 000027
【図２６】
2006154808.tif 000028
【図２７】
2006154808.tif 000029
【図２８】
2006154808.tif 000030
【図２９】
2006154808.tif 000031
【図３０】
2006154808.tif 000032
【図３１】
2006154808.tif 000033
【図３２】
2006154808.tif 000034
【図３３】
2006154808.tif 000035
【図３４】
2006154808.tif 000036