(57)【要約】【課題】  常に安定したＴＦＴ基板の検査を行うことができる検査装置を提供する。【解決手段】  プローブブロック１ａ及び測定器２ａが設けられている。プローブブロック１ａはケーブルを介して測定器２ａに接続されている。また、プローブブロック１ａには、検査端子に当接される２本の探針１１が備えられている。更に、プローブブロック１ａの内部には、２本の探針１１間に並列に接続された抵抗素子１２が含まれている。抵抗素子１２の抵抗値は、例えば従来のＴＦＴ基板で用いられている抵抗素子１０７と同程度である。測定器２ａは、所定の探針１１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。【選択図】  図１
2006337034.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線、複数のゲート線及び複数の保持容量線と、
前記複数のデータ線のすべてが共通接続された第１のショートバーと、
前記複数のゲート線のすべてが共通接続された第２のショートバーと、
前記複数の容量保持線のすべてが共通接続された第３のショートバーと、
を備えた薄膜トランジスタ基板の検査を行う検査装置であって、
前記第１乃至第３のショートバーのいずれか２個と導通される２個の探針と、
前記２個の探針の間に備えられた抵抗成分と、
を有することを特徴とする検査装置。
【請求項２】
前記第１乃至第３のショートバーは、互いに抵抗分離されていることを特徴とする請求項１に記載の検査装置。
【請求項３】
前記抵抗成分の抵抗値は、前記第１乃至第３のショートバー間の抵抗値以下であることを特徴とする請求項１又は２に記載の検査装置。
【請求項４】
前記抵抗成分として、可変抵抗素子を有することを特徴とする請求項１乃至３のいずれか１項に記載の検査装置。
【請求項５】
前記抵抗成分の抵抗値は、前記データ線、ゲート線及び保持容量線の抵抗値以上であることを特徴とする請求項１乃至４のいずれか１項に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板上の配線の短絡欠陥及び断線欠陥の検出に好適な検査装置に関する。
【背景技術】
【０００２】
液晶表示装置（ＬＣＤ）に用いられる薄膜トランジスタ基板（ＴＦＴ基板）の製造に当たっては、配線の断線及び配線間の短絡等の調査が行われる。図１０は、ＴＦＴ基板の検査時の構造を示す図である。
【０００３】
ＴＦＴ基板には、複数のゲート線１０１及び保持容量線（Ｃｓ線）１０３が交互に配置されている。また、これらに交差する複数のデータ線１０２も配置されている。複数のゲート線１０１は、一方の端部においてショートバー１０４ａに共通接続され、他方の端部に検査端子１０５ａが設けられている。同様に、複数の保持容量線１０３は、一方の端部においてショートバー１０４ｂに共通接続され、他方の端部に検査端子１０５ｂが設けられている。更に、複数のデータ線１０２は、一方の端部においてショートバー１０４ｃに共通接続され、他方の端部に検査端子１０５ｃが設けられている。
【０００４】
また、ショートバー１０４ａ及び１０４ｃ間、及びショートバー１０４ｂ及び１０４ｃ間には、蛇行するＩＴＯ（Indium Tin Oxide）膜からなる抵抗素子１０７が夫々に接続されている。そして、ショートバー１０４ａのショートバー１０４ｃ側の端部に検査端子１０６ａが接続され、ショートバー１０４ｃのショートバー１０４ａ側の端部に検査端子１０６ｃａが接続されている。同様に、ショートバー１０４ｂのショートバー１０４ｃ側の端部に検査端子１０６ｂが接続され、ショートバー１０４ｃのショートバー１０４ｂ側の端部に検査端子１０６ｃｂが接続されている。なお、ショートバー１０４ａ〜１０４ｃ及び抵抗素子１０７は、ドライバＩＣ等を接続される前に除去される。
【０００５】
このような構成されたＴＦＴ基板において、図１１に示すように、ゲート線１０１とデータ線１０２との間に短絡欠陥１１１が生じると、種々の検査端子間で抵抗値が変化する。例えば、検査端子１０６ａ及び１０６ｃａ間の抵抗値（Ｒａｂ）は、次のように変化する。ここでは、抵抗素子１０７の抵抗値をＲ0、１本のデータ線１０２の抵抗値をＲｄ、１本のゲート線１０１の抵抗値をＲｇ、１本の保持容量線１０３の抵抗値をＲｃｓ、短絡欠陥１１１からショートバー１０４ｃまでのデータ線１０２の抵抗値をＲｄｘ、短絡欠陥１１１からショートバー１０４ａまでのゲート線１０１の抵抗値をＲｇｘとし、ショートバー１０４ａ〜１０４ｃの抵抗値は無視できるほど小さいものとする。
【０００６】
短絡欠陥１１１が生じていない状態では、抵抗値Ｒａｂは抵抗素子１０７の抵抗値Ｒ0と等しい。これに対し、短絡欠陥１１１が生じると、抵抗値Ｒａｂは「Ｒ0×（Ｒｄｘ＋Ｒｇｘ）／（Ｒ0＋Ｒｄｘ＋Ｒｇｘ）」となる。このような抵抗値Ｒａｂの変化に応じて短絡欠陥１１１の有無を判断することができる。
【０００７】
また、検査端子１０５ａのうちの１個と検査端子１０５ｂのうちの１個とを用いた抵抗値（Ｒｃｄ）の変化によっても短絡欠陥１１１の有無を判断することができる。短絡欠陥１１１が生じていない状態では、抵抗値Ｒｃｄは「Ｒ0＋Ｒ0＋Ｒｇ＋Ｒｃｓ」である。これに対し、短絡欠陥１１１が生じると、抵抗値Ｒｃｄは「Ｒｃｓ＋Ｒ0＋（Ｒｇ−Ｒｇｘ）」となる。従って、このような変化に応じて短絡欠陥１１１の有無を判断することができ、また、短絡欠陥１１１が存在する場合にはその線を特定することができるのである。
【０００８】
また、ＴＦＴ基板において、図１２に示すように、ゲート線１０１に断線欠陥１１２が生じると、抵抗値Ｒｃｄは非常に高くなるため、正常時の抵抗値「Ｒ0＋Ｒ0＋Ｒｇ＋Ｒｃｓ」との比較により、断線欠陥１１２を容易に検出することができる。また、すべての検査端子１０５ａはショートバー１０４ａを介して互いに接続されているため、２個のゲート線１０１間の抵抗値を測定することによっても断線欠陥１１２を容易に検出することができる。
【０００９】
このように、ショートバーを使用した短絡欠陥及び断線欠陥の検査においては、ショートバー間の抵抗素子１０７の役割は重要である。
【００１０】
次に、上述のような検査に用いられる検査装置について説明する。図１３は、ＴＦＴ基板と従来の検査装置との関係を示す図である。
【００１１】
従来の検査装置には、プローブブロック５１及び測定器５２が設けられている。プローブブロック５１はケーブルを介して測定器５２に接続されている。プローブブロック５１には、検査端子に当接される探針６１が備えられている。測定器５２は、所定の探針６１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。
【００１２】
しかしながら、抵抗素子１０７に製造プロセスの異常等によるパターン不良が発生することもある。このような場合、正確な検査結果を得ることができなくなってしまう。
【００１３】
【特許文献１】特開平６−１３０４１９号公報
【特許文献２】特開２００２−２７７８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、常に安定したＴＦＴ基板の検査を行うことができる検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００１６】
本発明に係る検査装置は、複数のデータ線、複数のゲート線及び複数の保持容量線と、前記複数のデータ線のすべてが共通接続された第１のショートバーと、前記複数のゲート線のすべてが共通接続された第２のショートバーと、前記複数の容量保持線のすべてが共通接続された第３のショートバーと、を備えた薄膜トランジスタ基板の検査を行う検査装置を対象とする。そして、この検査装置は、前記第１乃至第３のショートバーのいずれか２個と導通される２個の探針と、前記２個の探針の間に備えられた抵抗成分と、を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、抵抗成分が検査装置自体に設けられているため、ＴＦＴ基板に抵抗素子がなくとも、ショートバーを介した電流経路の抵抗値を測定することができる。そして、この測定に当たっては、抵抗成分の抵抗値はＴＦＴ基板のプロセス等の影響を受けないため、常に安定した検査を行うことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
【００１９】
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１は、ＴＦＴ基板と本発明の第１の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００２０】
第１の実施形態には、プローブブロック１ａ及び測定器２ａが設けられている。プローブブロック１ａはケーブルを介して測定器２ａに接続されている。また、プローブブロック１ａには、検査端子に当接される２本の探針１１が備えられている。更に、プローブブロック１ａの内部には、２本の探針１１間に並列に接続された抵抗素子１２が含まれている。抵抗素子１２の抵抗値は、例えば従来のＴＦＴ基板で用いられている抵抗素子１０７と同程度である。測定器２ａは、所定の探針１１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。
【００２１】
なお、本実施形態に係る検査装置は、図１に示すように、抵抗素子１０７が設けられていないＴＦＴ基板の検査を想定して構成されたものであるが、後述するように（第９の実施形態）、抵抗素子１０７が設けられている場合には、抵抗素子１２の抵抗値を抵抗素子１０７の抵抗値以下とすればよい。
【００２２】
このような第１の実施形態に係る検査装置を用いた検査では、２本の探針１１を検査端子１０６ａ及び１０６ｃａに当接させる。このような検査を行った場合、抵抗素子１２の抵抗値をＲ1とすると、図１１に示すような短絡欠陥が生じていなければ、測定器２ａにより測定される抵抗値はＲ1となる。一方、短絡欠陥が生じていると、測定器２ａにより測定される抵抗値は、「Ｒ1×（Ｒｄｘ＋Ｒｇｘ）／（Ｒ1＋Ｒｄｘ＋Ｒｇｘ）」となる。このような抵抗値の変化に応じて短絡欠陥の有無を判断することができる。
【００２３】
また、本実施形態では、抵抗素子１２がプローブブロック１ａ内に納められており、ＴＦＴ基板の製造毎に形成されるのではないため、その抵抗値が変動することはない。つまり、測定対象のＴＦＴ基板が交換されても、プローブブロック１ａを交換しない限りは、一定の抵抗値を保った状態で検査を行うことができる。従って、ＴＦＴ基板の個体差に左右されない安定した検査結果を得ることが可能となる。つまり、ＴＦＴ基板の製造プロセスに異常が生じた場合であっても、常に正確な検査を行うことが可能である。
【００２４】
また、従来のように、ＴＦＴ基板上に抵抗素子１０７を配置するためには、基板パターン設計の段階において、抵抗素子１０７を配置するための十分な領域を確保する必要がある。更に、このような抵抗素子１０７は、ＴＦＴ基板上に表示部パターンと共に形成されることとなるため、その抵抗値を変更する必要が出てきた場合には、マスクパターンを変更することが必要となり、抵抗値の変更に伴う作業が複雑なものになってしまう。これに対し、本実施形態では、抵抗素子１０７を用いる必要がないため、パターン設計時の負荷が軽減され、また、マスクパターンの変更が容易になるという効果も得られる。
【００２５】
なお、ゲート線１０１の断線の検査を行う場合には、２個の検査端子１０５ａに探針１１を当接させればよく、保持容量線１０３の断線の検査を行う場合には、２個の検査端子１０５ｂに探針１１を当接させればよく、データ線１０２の断線の検査を行う場合には、２個の検査端子１０５ｃに探針１１を当接させればよい。
【００２６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、ＴＦＴ基板と本発明の第２の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００２７】
第２の実施形態には、２個のプローブブロック１ａ、２個のプローブブロック１ｂ及び測定器２ｂが設けられている。各プローブブロック１ａ及び１ｂはケーブルを介して測定器２ｂに接続されている。プローブブロック１ｂは、図１３に示す従来の検査装置のプローブブロック５１と同様の構造を有しており、探針１１が設けられているが、その内部に抵抗素子は設けられていない。測定器２ｂは、所定の探針１１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。
【００２８】
このように構成された第２の実施形態においては、２個のプローブブロック１ａにより検査端子１０６ａ及び１０６ｃａ間の導通並びに検査端子１０６ｂ及び１０６ｃｂ間の導通を確保した状態で、プローブブロック１ｂに設けられた探針１１を検査端子１０５ａ及び１０５ｂに当接させることにより、検査端子１０５ａ及び１０５ｂ間の抵抗値を測定することができる。そして、従来の技術と同様の原理で、ゲート線１０１又は保持容量線１０３に短絡又は断線があれば、それを検出することができる。
【００２９】
このとき、第１の実施形態と同様に、抵抗素子１２の抵抗値が変動することはないため、従って、ＴＦＴ基板の個体差に左右されない安定した検査結果を得ることが可能であり、ＴＦＴ基板の製造プロセスに異常が生じた場合であっても、常に正確な検査を行うことが可能である。
【００３０】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図３は、ＴＦＴ基板と本発明の第３の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００３１】
第３の実施形態には、プローブブロック１ｂ及び測定器２ｃが設けられている。プローブブロック１ｂはケーブルを介して測定器２ｃに接続されている。測定器２ｃには、２本の探針１１間に対応する配線に並列に接続された抵抗素子１２が含まれている。測定器２ｃは、所定の探針１１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。
【００３２】
このような第３の実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００３３】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図４は、ＴＦＴ基板と本発明の第４の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００３４】
第４の実施形態には、４個のプローブブロック１ｂ及び測定器２ｄが設けられている。各プローブブロック１ｂはケーブルを介して測定器２ｄに接続されている。測定器２ｄには、２個のプローブブロック１ｂの各２本の探針１１間に対応する配線に並列に接続された２個の抵抗素子１２が含まれている。測定器２ｄは、所定の探針１１間に所定の電圧を印加するか、又は所定の電流を流して、抵抗値の測定を行う。
【００３５】
このように構成された第４の実施形態においては、抵抗素子１２に対応する探針１１を備えた２個のプローブブロック１ｂにより検査端子１０６ａ及び１０６ｃａ間の導通並びに検査端子１０６ｂ及び１０６ｃｂ間の導通を確保した状態で、残りの２個のプローブブロック１ｂに設けられた探針１１を検査端子１０５ａ及び１０５ｂに当接させることにより、第２の実施形態と同様に、検査端子１０５ａ及び１０５ｂ間の抵抗値を測定することができる。
【００３６】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図５は、ＴＦＴ基板と本発明の第５の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００３７】
第５の実施形態では、第２の実施形態の抵抗素子１２が設けられたプローブブロック１ａの代わりに、可変抵抗素子１３が設けられたプローブブロック１ｃが設けられている。
【００３８】
このような第５の実施形態によれば、抵抗値の変更の要求に対応することが可能である。従って、品種に適した抵抗値に容易に変更することが可能となる。
【００３９】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図６は、ＴＦＴ基板と本発明の第６の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００４０】
第６の実施形態では、第４の実施形態の抵抗素子１２が設けられた測定器２ｄの代わりに、可変抵抗素子１３が設けられた測定器２ｆが設けられている。
【００４１】
このような第６の実施形態によっても、第５の実施形態と同様に、抵抗値の変更の要求に対応することが可能である。従って、品種に適した抵抗値に容易に変更することが可能となる。
【００４２】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図７は、ＴＦＴ基板と本発明の第７の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００４３】
第７の実施形態には、第２の実施形態のプローブブロック１ａ及び１ｂの代わりに、これらが一体化されて構成されたプローブブロック１ｄが設けられている。
【００４４】
このような第７の実施形態によれば、プローブブロックの総数を減少させることが可能となるという効果も得られる。
【００４５】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。図８は、ＴＦＴ基板と本発明の第８の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００４６】
第８の実施形態は、データ線１０２用のショートバー１０４ｃが２個設けられたＴＦＴ基板への適用を想定したものであり、第８の実施形態には、第２の実施形態のプローブブロック１ａの代わりに、３個の探針１１及び２個の抵抗素子１２が設けられたプローブブロック１ｅが設けられている。
【００４７】
このような第８の実施形態によれば、２個のショートバー１０４ｃが設けられていても対応することができる。なお、ショートバーの数がより多くなった場合には、探針１１及び抵抗素子１２の数を増やせばよい。また、複数設けられるショートバーがゲート線用又は保持容量線用のものであっても、対応することが可能である。
【００４８】
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。図９は、ＴＦＴ基板と本発明の第９の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【００４９】
前述のように、ＴＦＴ基板に抵抗素子１０７が存在していてもよい。但し、抵抗素子１０７が設けられている場合には、抵抗素子１２の抵抗値Ｒ1を抵抗素子１０７の抵抗値Ｒ0以下とする。
【００５０】
このような第９の実施形態において、プローブブロック１ａの探針１１を検査端子１０６ａ及び１０６ｃａに当接すると、これらの検査端子間の抵抗値Ｒは、正常時で、「（Ｒ0×Ｒ1）／（Ｒ0＋Ｒ1）」となる。ここで、「Ｒ0≧Ｒ1」であるので、抵抗値Ｒは、「Ｒ1≧Ｒａｂ≧Ｒ1／２」となる。なお、ＴＦＴ基板上の抵抗素子１０７は、静電破壊保護の役割を果たすものなので、「Ｒ0≧Ｒ1」が満たされていれば、特性は線形又は非線形のいずれであってもよい。
【図面の簡単な説明】
【００５１】
【図１】ＴＦＴ基板と本発明の第１の実施形態に係る薄膜トランジスタ基板用検査装置との関係を示す図である。
【図２】ＴＦＴ基板と本発明の第２の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図３】ＴＦＴ基板と本発明の第３の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図４】ＴＦＴ基板と本発明の第４の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図５】ＴＦＴ基板と本発明の第５の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図６】ＴＦＴ基板と本発明の第６の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図７】ＴＦＴ基板と本発明の第７の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図８】ＴＦＴ基板と本発明の第８の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図９】ＴＦＴ基板と本発明の第９の実施形態に係るＴＦＴ基板用検査装置との関係を示す図である。
【図１０】ＴＦＴ基板の検査時の構造を示す図である。
【図１１】ＴＦＴ基板の短絡欠陥を示す図である。
【図１２】ＴＦＴ基板の断線欠陥を示す図である。
【図１３】ＴＦＴ基板と従来の検査装置との関係を示す図である。
【符号の説明】
【００５２】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ：プローブブロック
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ：測定器
１１：探針
１２：抵抗素子
１３：可変抵抗素子
１０１：ゲート線
１０２：データ線
１０３：保持容量線
１０４ａ、１０４ｂ、１０４ｃ：ショートバー
１０５ａ、１０５ｂ、１０５ｃ、１０６ａ、１０６ｂ、１０６ｃａ、１０６ｃｂ：検査端子
１０７：抵抗素子
【図１】
2006337034.tif 000003
【図２】
2006337034.tif 000004
【図３】
2006337034.tif 000005
【図４】
2006337034.tif 000006
【図５】
2006337034.tif 000007
【図６】
2006337034.tif 000008
【図７】
2006337034.tif 000009
【図８】
2006337034.tif 000010
【図９】
2006337034.tif 000011
【図１０】
2006337034.tif 000012
【図１１】
2006337034.tif 000013
【図１２】
2006337034.tif 000014
【図１３】
2006337034.tif 000015