(57)【要約】【課題】  イメージセンサ出力信号を高い増幅率で増幅する場合に、低消費電力で高品質に行い高速動作にも対応する。【解決手段】  相関二重サンプリング増幅回路１５を、同じ構成の増幅回路１，２を２段縦続接続して構成し、増幅率をそれぞれ分担する。各増幅回路１，２は素子数の少ないインバータ型増幅器で実現し、２段目の増幅回路２の増幅率を低く設定してオフセット除去性能を確保する。【選択図】  図１
2006157335.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサの出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を所定の増幅率で増幅し、所定の第１基準電圧を基準に出力する第１の増幅回路と、前記第１の増幅回路の信号出力における前記イメージセンサの出力信号のフィードスルー期間の黒レベルに応じた第１の電圧レベルと前記電荷信号出力期間の信号レベルに応じた第２の電圧レベルとの差信号を所定の増幅率で増幅し、所定の第２基準電圧を基準に出力する第２の増幅回路とを有する相関二重サンプリング増幅回路と、
前記相関二重サンプリング増幅回路の信号出力と前記所定の第２基準電圧との差信号を可変の増幅率で増幅する可変増幅器と、
前記可変増幅器のアナログ信号出力をデジタル信号へ変換するためのＡＤコンバータと、
前記黒レベルに相当する前記ＡＤコンバータの出力値が所望の値に合致するように前記ＡＤコンバータのリファレンス電圧と相関付けられた電圧にクランプするクランプ回路とを備えたことを特徴とするアナログフロントエンド回路。
【請求項２】
前記第１及び第２の増幅回路のうち少なくとも前記第２の増幅回路には、前記イメージセンサが光学的に遮断された状態における前記イメージセンサの出力信号のフィードスルー期間の黒レベルと前記電荷信号出力期間の信号レベルとの差電圧に応じたオフセット電圧を除去するためのオフセット除去手段を含むことを特徴とする請求項１記載のアナログフロントエンド回路。
【請求項３】
前記第１の増幅回路と前記第２の増幅回路との回路構成が同じであることを特徴とする請求項１又は２に記載のアナログフロントエンド回路。
【請求項４】
前記第２の増幅回路の増幅率を、前記第１の増幅回路の増幅率よりも小さく設定したことを特徴とする請求項１又は２に記載のアナログフロントエンド回路。
【請求項５】
前記可変増幅器は差動増幅器で構成され、かつ差動入力の正と負を切り替える機能を含んでいることを特徴とする請求項１〜４のいずれか１項に記載のアナログフロントエンド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ、ＣＭＯＳセンサ等の各種イメージセンサを用いてカメラシステムを構成する際のアナログフロントエンド回路において、イメージセンサ出力信号を高品質に増幅する技術に関するものである。
【背景技術】
【０００２】
従来、カメラシステムにおいてＣＣＤやＣＭＯＳセンサ等のイメージセンサの出力信号の各種画像処理等をデジタル信号処理で行うための前処理として、一般的に相関二重サンプリング回路（以下、ＣＤＳ回路という。）と、可変増幅器と、ＡＤコンバータとを有するアナログフロントエンド回路が用いられてきた。
【０００３】
ＣＤＳ回路の役割は、イメージセンサ出力信号に含まれる低周波の容量性ノイズを除去するために、イメージセンサ出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を画素信号として取り出すものであり、その際に後段の可変増幅器で良好な信号増幅を可能にするための基本増幅も行っている。
【０００４】
ＣＤＳ回路の出力信号は、ＡＤコンバータの入力ダイナミックレンジに最適となるように可変増幅器で適度に増幅されたうえ、ＡＤコンバータによりデジタル信号へ変換される。可変増幅器の出力は、イメージセンサが光学的に遮断された状態におけるデジタル信号値がシステムの黒レベル値に合致するようにクランプ制御により適当な電圧にクランプされる。
【０００５】
一方、イメージセンサ出力信号は、光学的に遮断された状態では、ある振幅をオフセットとして出力する。このオフセットが大きいと、ＣＤＳ回路後段の可変増幅器で高い増幅がかけられた場合に、前記クランプ制御の追従性能を劣化させてしまい、処理系の黒レベルのランダムな変動を引き起こし、例えば画面の横筋ノイズ等の原因となる。この問題を回避するための技術は既に提案されている（特許文献１参照）。
【０００６】
この提案によれば、光学的に遮断された状態のＣＤＳ回路の出力信号の振幅を打ち消すように、ＣＤＳ回路の入力信号に対してオフセット除去をかけることでオフセットが除去された信号に対して可変増幅され、クランプ制御の安定性を保つことができる。
【０００７】
イメージセンサ出力信号を最適に処理するために必要なＣＤＳ回路の増幅率は通常４ｄＢ〜６ｄＢ程度であるが、この増幅率は、従来のイメージセンサの飽和出力電圧が約５００ｍＶ〜１Ｖ程度であり、後段アナログ処理のダイナミックレンジに最適な増幅となるよう決定されている。
【０００８】
近年では、イメージセンサの画素数として数百万画素の高画素のものが利用されるようになり、画像の精細化に伴い、高画質化への要求が高まってきている。動作周波数は、例えば２００万画素であれば１９ＭＨｚ、３００万画素であれば２５ＭＨｚ程度と、画素数が上がるにつれてアナログフロントエンド回路を構成する各増幅器の周波数帯域を高くする必要が生じる。従来のイメージセンサを用いたシステムでは、前述のとおりＣＤＳ回路の増幅率があまり高くないので画素数の増加に伴う処理の高速化に対しては、Ｓ／Ｎ比及び周波数特性を満足するＣＤＳ回路の実現は、大きなデメリットを伴うことなく容易である。
【０００９】
一方、最近ではカメラ機能が携帯機器に搭載されるようになり、画質向上に加えて低消費電力化も強く要望されるようになり、これらの要望に応えるために、低消費電力に特化した高画素の新しいイメージセンサが開発された。
【００１０】
このイメージセンサの主な特徴としては、ＣＣＤよりも高い感度、低消費電力である他に、出力信号振幅が１００ｍＶ以下と従来のイメージセンサよりも小さいという点がある。よって、このイメージセンサを用いたシステムを構成するためには、まずＣＤＳ回路の増幅率として１８ｄＢ程度の高い増幅が必要となる。
【００１１】
そこで、高い増幅率で数百万画素のシステム動作周波数に応答できる低消費電力かつ低雑音のＣＤＳ回路の実現が関心事となっている。
【特許文献１】国際公開第９９／２３８１９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来のＣＤＳ回路に比べて特に増幅率を高く上げながら、イメージセンサのＳ／Ｎ比の劣化を抑え、かつ高速動作に対応可能な方法として、従来のアナログフロントエンド回路の初段に高性能な増幅回路を追加する方法が考えられる。
【００１３】
しかし、要求性能の高さから簡単な回路構成では実現が難しく、増幅回路の回路規模や消費電力の増加によるデメリットが大きい。
【００１４】
また、単に従来のＣＤＳ回路の増幅率を高く上げる方法では、低電力の制約下では動作周波数特性を確保し難く出力セットリングが劣化するので、高速動作時には可変増幅器のサンプリング点のジッタによって、ランダムノイズの要因となる。加えて、従来の画質改善技術である前述のオフセット除去手段を設けても、ＣＤＳ回路の増幅率が上がるとオフセット除去のフィードバックループゲインが増大し、ＣＤＳ回路の入力に残存するオフセット除去手段の精度以下の僅かな誤差がＣＤＳ回路の増幅率で増幅され、フィードバックの安定性が劣化するため、ＣＤＳ回路の出力に無視できないオフセットが残留してしまう可能性がある。すると、後段の可変増幅器の設定増幅率が高い場合にはクランプ制御の追従安定性を損なうことにもなりうる。
【００１５】
本発明は、消費電力、回路規模の増大を従来の方法よりも少なく抑えながら、これらの課題を解決する高い増幅率のＣＤＳ回路を実現するアナログフロントエンド回路を提案するものである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明によるアナログフロントエンド回路では、ＣＤＳ回路を２段構成とした。すなわち、イメージセンサの出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を所定の増幅率で増幅し出力する第１の増幅回路と、当該第１の増幅回路の信号出力における前記イメージセンサの出力信号のフィードスルー期間の黒レベルに応じた第１の電圧レベルと前記電荷信号出力期間の信号レベルに応じた第２の電圧レベルの差信号を所定の増幅率で増幅し所定の基準電圧を基準に出力する第２の増幅回路とを縦続接続して構成した。
【００１７】
また、前記第１及び第２の増幅回路の構成は、イメージセンサが光学的に遮断された状態におけるイメージセンサの出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応じたオフセット電圧を除去するためのオフセット除去手段をＣＤＳ回路に対して組み合わせた構成である。
【００１８】
更に、この第１及び第２のＣＤＳ回路は回路構成が同じものとなっており、特に低雑音とするために、できるだけ素子数の少ない構成である。
【００１９】
また他の実現方法として、第２の増幅回路の増幅率を第１の増幅回路の増幅率よりも低く設定し、第１の増幅回路のオフセット除去手段を省き、第２の増幅回路にのみオフセット除去手段を含むようにする方法もある。
【００２０】
なお、前記の新開発のイメージセンサは、出力信号波形が基準電圧より下向きに出力する種類と上向きに出力する種類とがある。これに対応する方法は一般的な差動増幅器の差動入力の正と負を入れ替えると極性反転が可能であることを利用し、ＣＤＳ回路の信号出力と前記所定の基準電圧との差信号を可変の増幅率で増幅する可変増幅器を入力極性切替機能付き差動増幅器で構成した。
【発明の効果】
【００２１】
本発明のアナログフロントエンド回路によれば、従来のイメージセンサの場合に比べて増幅率を高く上げた場合でも、ＣＤＳ回路の１段目と２段目の増幅回路により１段あたりの増幅率を下げることができ、少ない消費電力のもとで高速動作が可能となる。
【００２２】
またＣＤＳ回路の増幅率が上がることによるオフセット除去性能の劣化についても従来システム同等の性能を維持することができ、イメージセンサの特性を十分に生かせるシステムを構成できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明による実施形態について、図面を参照しながら説明する。
【００２４】
図１は、本発明に係るアナログフロントエンド回路の概略構成例を示している。図１において、相関二重サンプリング増幅回路１５は、１段目増幅回路１及び２段目増幅回路２から構成される。１段目増幅回路１を構成するＣＤＳ回路４ａは、イメージセンサ１１の出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧を所定の増幅率で増幅する。まず、１段目オフセット除去回路５ａはイメージセンサ１１が光学的に遮断された状態における１段目ＣＤＳ回路４ａの出力信号からイメージセンサ１１の出力信号のフィードスルー期間の黒レベルと電荷信号出力期間の信号レベルとの差電圧に応じたオフセット電圧を検出して１段目ＣＤＳ回路４ａの入力信号からオフセット分を除去する。このとき、２段目増幅回路２を構成するオフセット除去回路５ｂも同時に２段目ＣＤＳ回路４ｂの出力信号から前段ＣＤＳ回路４ａの出力信号のフィードスルー期間の黒レベルに相当する電圧レベルと電荷信号出力期間の信号レベルに相当する電圧レベルとの差電圧に応じたオフセット電圧を検出して２段目ＣＤＳ回路４ｂの入力信号からオフセット分を除去する。
【００２５】
相関二重サンプリング増幅回路１５の増幅率は両ＣＤＳ回路４ａ，４ｂの各々の増幅率を掛け合わせたものとなるが、１段目ＣＤＳ回路４ａの増幅率を２段目ＣＤＳ回路４ｂの増幅率よりできるだけ高くなるように割り当てる。
【００２６】
２段目ＣＤＳ回路４ｂには、１段目オフセット除去回路５ａによりオフセット除去された信号が入力されるが、１段目ＣＤＳ回路４ａの増幅率が非常に高いのでオフセット除去性能が劣化し若干のオフセットが残留する。しかし、２段目ＣＤＳ回路４ｂの増幅率は低いので後段のオフセット除去回路５ｂが良好に機能し、２段目ＣＤＳ回路４ｂの出力オフセットを最小に抑えることができる。
【００２７】
相関二重サンプリング増幅回路１５の出力信号は、可変増幅器（ＧＣＡ）３によりＡＤコンバータ（ＡＤＣ）１２の入力ダイナミックレンジに最適な振幅へ増幅され、イメージセンサ１１の黒レベルに相当するＡＤコンバータ１２の出力値が所望のデジタル値に一致するように可変増幅器３の出力がクランプ回路１４により所望の電圧にクランプされる。
【００２８】
図２は、図１中の１段目及び２段目増幅回路１，２の詳細構成を示している。図１の相関二重サンプリング増幅回路１５の実際の適用方法としては、まずイメージセンサ１１の出力信号を外付け部品のコンデンサ１３で受け、この外付けコンデンサ１３によりＡＣ成分を伝達させるのが一般的である。コンデンサ１３の出力信号はバイアス回路９で適当なＤＣ電圧にバイアスされ、ソースフォロアバッファ１０を経由して１段目増幅回路１に入力される。
【００２９】
１段目増幅回路１におけるＣＤＳ回路４ａは、サンプリング容量Ｃｓ１、フィードバック容量Ｃｆ１、インバータ型増幅器６ａ、スイッチＳ１〜Ｓ３、基準電圧源７から構成されるインバータ型スイッチドキャパシタ回路である。インバータ型の極めて素子数の少ない回路とすることで、電力と雑音を低減する効果が得られる。オフセット除去回路５ａの出力とインバータ型増幅器６ａの入力との間には、オフセット除去容量Ｃｏｆｆ１が介在している。
【００３０】
２段目増幅回路２におけるＣＤＳ回路４ｂも同様のインバータ型スイッチドキャパシタ回路であって、Ｃｓ２はサンプリング容量、Ｃｆ２はフィードバック容量、６ｂはインバータ型増幅器、Ｓ４〜Ｓ６はスイッチ、８は基準電圧源である。オフセット除去回路５ｂの出力とインバータ型増幅器６ｂの入力との間には、オフセット除去容量Ｃｏｆｆ２が介在している。
【００３１】
図３は、図２の回路の動作を示すタイミングチャート図である。なお、ここではスイッチＳ１〜Ｓ６の制御は、Ｈ期間で閉じ、Ｌ期間で開くものとする。
【００３２】
１段目増幅回路１の入力Ｎ１のフィードスルー期間内にスイッチＳ２が開き、スイッチＳ１，Ｓ３が閉じる。したがって、１段目インバータ型増幅器６ａの入力と出力とがＳ３を介して短絡されるため、２段目増幅回路２の入力Ｎ２は、１段目インバータ型増幅器６ａのスイッチング電圧Ｖｂに均衡する。サンプリング容量Ｃｓ１には黒レベルとＶｂとの差電圧に応じた電荷が保持される。また、フィードバック容量Ｃｆ１には基準電圧源７の電圧とＶｂとの差電圧に応じた電荷が保持される。
【００３３】
次に、Ｓ１，Ｓ３が開き、Ｓ２が閉じると、インバータ型増幅器６ａの増幅動作が可能となりＮ１の電圧変化量に応じてＣｓ１，Ｃｆ１の電荷再配分が作用し、Ｎ２にはＮ１の信号が極性反転され、Ｃｓ１／Ｃｆ１の比率で振幅された信号が基準電圧源７の電圧を基準に、２段目増幅回路２の入力Ｎ２として出力される。
【００３４】
一方、１段目オフセット除去回路５ａはイメージセンサ１１が光学的に遮断された状態におけるＮ２の電荷信号出力期間の信号レベルとＮ４との差電圧をオフセットとして検出し、Ｎ１の信号振幅からオフセット除去容量Ｃｏｆｆ１を介して電荷を抜くことでオフセットを除去するように働く。また、２段目オフセット除去回路５ｂはイメージセンサ１１が光学的に遮断された状態におけるＮ３の電荷信号出力期間の信号レベルとＮ５との差電圧をオフセットとして検出し、Ｎ２の信号振幅からオフセット除去容量Ｃｏｆｆ２を介して電荷を抜くことでオフセットを除去するように働く。
【００３５】
２段目増幅回路２は、回路構成が１段目増幅回路１と同じものとするので動作の仕組みは前述と同じである。ただし、１段目増幅回路１と２段目増幅回路２とを同一のスイッチ制御タイミングで動作させるので、フィードスルー期間に２段目増幅回路２のサンプリング容量Ｃｓ２の両端が共にインバータスイッチング電圧Ｖｂとなっている点がＣｓ１の状態とは異なる。また、２段目増幅回路２の増幅率（Ｃｓ２／Ｃｆ２）は、１段目増幅回路１の増幅率（Ｃｓ１／Ｃｆ１）よりできるだけ小さく設定する。
【００３６】
以上のような２段構成の相関二重サンプリング増幅回路１５によって、イメージセンサ１１の信号振幅が（Ｃｓ１／Ｃｆ１）×（Ｃｓ２／Ｃｆ２）倍されてオフセット除去された信号と、２段目増幅回路２の基準電圧源８の電圧とが、可変増幅器３の入力に与えられる。可変増幅器３では両者の差をＡＤコンバータ１２の入力ダイナミックレンジに最適な振幅へ増幅する。
【００３７】
図４は、図１及び図２中の可変増幅器３の構成例を示している。図４の可変増幅器３は、入力信号の正と負を切り替えるスイッチＳｐ，Ｓｎと、差動増幅器ＡＭＰとを備えており、イメージセンサ１１の出力信号の極性が逆極性で入力される場合には、スイッチＳｐ，Ｓｎの切替を行うことで対応可能である。
【００３８】
図５は、図１のアナログフロントエンド回路の変形例を示している。イメージセンサ１１の特性として黒レベルのオフセットがもともと小さいことが明らかであれば、１段目増幅回路１のオフセット除去回路を省くことができ、更に回路規模、消費電力削減が可能となる。図５によれば、１段目増幅回路１にはオフセット除去回路が含まれないので図１の実施形態とは異なり、２段目ＣＤＳ回路４ｂの入力にはオフセットを含んだ信号が入力される。ただし、２段目増幅回路２におけるオフセット除去回路５ｂの性能を落とさないために、ここでも１段目ＣＤＳ回路４ａの増幅率と２段目ＣＤＳ回路４ｂの増幅率との分担割り当てとして、２段目ＣＤＳ回路４ｂの増幅率をできるだけ低くなるように設定する。これによりオフセット除去を良好に機能させながら、高い増幅が可能となる。
【００３９】
図６は、図５中の１段目及び２段目増幅回路１，２の詳細構成を示している。両増幅回路１，２を構成するＣＤＳ回路４ａ，４ｂは、前述と同じくインバータ型スイッチドキャパシタ回路で構成される。動作説明は前述と等価であるので省略する。
【産業上の利用可能性】
【００４０】
本発明は、ＣＣＤ、ＣＭＯＳセンサをはじめ各種イメージセンサの出力をデジタル信号へ変換する過程のアナログ処理に関し、低消費電力で増幅率の高い信号増幅を可能とするものであり、携帯機器に搭載されるカメラシステム等に適用することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係るアナログフロントエンド回路の概略構成例を示すブロック図である。
【図２】図１中の１段目及び２段目増幅回路の詳細構成を示す回路図である。
【図３】図２の回路の動作を示すタイミングチャート図である。
【図４】入力極性切替機能を持たせた図１及び図２中の可変増幅器の構成を示す回路図である。
【図５】図１の変形例を示すブロック図である。
【図６】図５中の１段目及び２段目増幅回路の詳細構成を示す回路図である。
【符号の説明】
【００４２】
１  １段目増幅回路
２  ２段目増幅回路
３  可変増幅器
４ａ，４ｂ  ＣＤＳ回路
５ａ，５ｂ  オフセット除去回路
６ａ，６ｂ  インバータ型増幅器
７  １段目基準電圧源
８  ２段目基準電圧源
９  バイアス回路
１０  ソースフォロアバッファ
１１  イメージセンサ
１２  ＡＤコンバータ
１３  外付けコンデンサ
１４  クランプ回路
【図１】
2006157335.tif 000003
【図２】
2006157335.tif 000004
【図３】
2006157335.tif 000005
【図４】
2006157335.tif 000006
【図５】
2006157335.tif 000007
【図６】
2006157335.tif 000008