(57)【要約】      （修正有）【課題】過電流保護回路を有する定電圧装置において、電源投入時に過電流保護回路が動作することなく、電源投入時にも出力端子に負荷を駆動するのに十分な出力電流が出力され、安定動作すること。【解決手段】過電流保護回路１０８に、電源投入直後の一定期間だけ電流制限動作を禁止する時限回路１１９を設けた。時限回路１１９は、出力端子１１５と正端子１１６間に接続されたコンデンサ１２０と、前記出力端子１１５と接地端子１１４間に接続された抵抗１１２、１１３からなる。【選択図】図１
2006209328.tif 000002
【特許請求の範囲】
【請求項１】
出力端子と、前記出力端子の電圧を制御する出力トランジスタと、前記出力端子の電圧を分圧する分圧回路と、基準電圧回路と、前記分圧回路の分圧電圧と前記基準電圧を比較して前期出力トランジスタを制御するコンパレータと、前記出力端子の出力電流を監視し過電流を制限する過電流保護回路とを有する定電圧装置において、
電源投入直後の一定期間において、前記過電流保護回路の動作を禁止する時限回路を有する定電圧装置。
【請求項２】
前記時限回路は、前記出力端子と正端子間に接続されたコンデンサと、前記出力端子と接地端子間に接続された抵抗とからなる請求項１記載の定電圧装置。
【請求項３】
前記抵抗は、前記分圧回路を構成する抵抗である請求項２記載の定電圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力とする定電圧装置の、特に過電流保護回路に関する。
【背景技術】
【０００２】
図２に従来の定電圧装置を示す。定電圧装置は、図示されていない電源からの入力電圧を降圧し、規定の定出力電圧として負荷に供給する。電源の高電圧VDDと低電圧VSSは、定電圧装置の正端子２１６と接地端子２１４にそれぞれ接続される。
【０００３】
基準電圧回路２０１は、基準電圧Vrefを出力する。抵抗２１２と２１３からなる分圧回路は、出力端子２１５の出力電圧Voutを分圧し、分圧電圧Vmoniを出力する。コンパレータ２０２は、分圧電圧Vmoniと基準電圧Vrefを比較し、ＰＭＯＳトランジスタ２０３のゲート電圧を制御する。
【０００４】
出力電圧Voutが規定の定出力電圧よりも上昇すると、コンパレータ２０２の出力電圧が下降する。すなわち、ＰＭＯＳトランジスタ２０３のゲート電圧が下降するので、ＰＭＯＳトランジスタ２０３のインピーダンスは低くなり、ＰＭＯＳトランジスタ２０３のドレイン電圧は上昇する。従って、ＰＭＯＳトランジスタ２１１のゲート電圧が上昇するので、ＰＭＯＳトランジスタ２１１のインピーダンスは高くなり、出力電圧Voutは下降し、規定の定出力電圧になるように制御される。
【０００５】
出力電圧Voutが規定の定出力電圧よりも下降すると、コンパレータ２０２の出力電圧が上昇する。すなわち、ＰＭＯＳトランジスタ２０３のゲート電圧が上昇するので、ＰＭＯＳトランジスタ２０３のインピーダンスは高くなり、ＰＭＯＳトランジスタ２０３のドレイン電圧は下降する。従って、ＰＭＯＳトランジスタ２１１のゲート電圧が下降するので、ＰＭＯＳトランジスタ２１１のインピーダンスは低くなり、出力電圧Voutは上昇し、規定の定出力電圧になるように制御される。
【０００６】
次に、従来の定電圧装置の過電流保護回路２１８の動作説明をする。
【０００７】
ゲートとソースをそれぞれ共通に接続したＰＭＯＳトランジスタ２１１とＰＭＯＳトランジスタ２０９はミラー関係にある。従って、ＰＭＯＳトランジスタ２０９にＰＭＯＳトランジスタ２１１のミラー比に応じた監視電流Iwが流れる。このとき、抵抗２１０の抵抗値をR210とすると、抵抗２１０の両端の監視電圧Vwは式１で表される。
【０００８】
Vw  ＝Iw  ＊  R210                            （式１）
出力端子に流れる電流が増加すると監視電流Iwが増加し、従って監視電圧Vwが増加しＮＭＯＳトランジスタ２０８の閾値電圧以上になるとＮＭＯＳトランジスタ２０８はＯＮする。ＰＭＯＳトランジスタ２０５のゲート電圧は出力電圧Voutとなるので、ＰＭＯＳトランジスタ２０５はＯＮする。従って、ＰＭＯＳトランジスタ２１１のゲート電圧が上昇し、ＰＭＯＳトランジスタ２１１のインピーダンスは大きくなるので、出力電流は小さく制限される。このようにして、過電流保護回路２１８は、定電圧装置の出力端子から大電流が流出した場合に、定電圧装置が破壊することを防止する。
【０００９】
過電流保護回路２１８が出力端子２１５の出力電流の制限動作を開始する監視電流の作動値Iw0は、ＰＭＯＳトランジスタ２０９とＰＭＯＳトランジスタ２１１のミラー比、抵抗値R210及びＮＭＯＳトランジスタ２０８の閾値電圧の値により設定出来る。
【特許文献１】特開平５−８８７６５号公報  （第4頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の定電圧装置では電源を投入した際に、出力端子２１５が短絡状態でなくとも、出力端子２１５等の浮遊容量に起因して、一時的に出力端子２１５の出力電圧Voutが０ボルトとなることがある。従って、過電流保護回路２１８が誤動作してしまい、電源を投入した際に出力端子２１５の負荷を駆動するに十分な出力電流が出力されない、という問題がある。
【課題を解決するための手段】
【００１１】
本発明の定電圧装置は、電源投入直後の一定期間において過電流保護回路の電流制限動作を禁止する回路を設け、上記課題を解決して電源投入直後も安定動作することが可能な定電圧装置を提供するものである。
【発明の効果】
【００１２】
以上説明したように、本発明の定電圧装置は、電源投入直後に一定期間は過電流保護回路の電流制限動作が禁止されるので、電源投入時に出力電圧が十分に出力され、安定動作することが出来る、とういう効果がある。
【発明を実施するための最良の形態】
【００１３】
【実施例】
【００１４】
図１に本発明の定電圧装置の実施例を示す。図１の本発明実施例の定電圧装置は、図２の従来の定電圧装置にコンデンサを追加したものである。即ち、正端子１１６と出力端子１１５との間に容量値Cを有するコンデンサ１２０を接続したものである。本発明の定電圧供給の動作は、従来の定電圧装置と同様であるから、その定電圧供給の動作説明は省略する。
【００１５】
次に、本発明実施例の時限回路１１９は、コンデンサ１２０と抵抗１１２と抵抗１１３から構成されている。電源投入直後はコンデンサ１２０の両端の電圧は０Ｖであるので、コンデンサ１２０の一方の端子が接続されている出力端子１１５は電源電圧VDDと同じ電圧となる。その後コンデンサ１２０は、抵抗１１２と抵抗１１３を介して充電される。抵抗１１２と抵抗１１３の直列抵抗値をR、コンデンサ１２０が充電される時間すなわち遅延時間をTdとすると、Tdは式２で表される。
【００１６】
Td  ＝C ＊ R                            （式２）
従って、遅延時間Tdが経過するとコンデンサ１２０への充電は終了する。
【００１７】
電源投入後から遅延時間Tdまでの期間を初期動作期間と称し、遅延時間Td以後を通常動作期間と称する。この通常動作期間では、出力電圧Voutはコンデンサ１２０が接続されていない定電圧装置と等価になり、過電流保護回路１１８の動作は従来の過電流保護回路２１８と同様である。
【００１８】
一方、電源投入直後の出力電圧Voutは電源の高電圧VDDと同じであるので、ＮＭＯＳトランジスタ１０８のソース電圧は電源の高電圧VDDとなり、ＮＭＯＳトランジスタ１０８はＯＮすることは出来ない。初期動作期間経過後に、電源の高電圧VDDと出力端子１１５の出力電圧Voutの差がＮＭＯＳトランジスタ１０８の閾値以上になると、はじめてＮＭＯＳトランジスタ１０８はＯＮすることが可能となる。
【００１９】
即ち、電源投入後初期動作期間は電流制限回路の電流制限動作が禁止されることより、電源投入時に出力電流が制限されることなく十分な出力電流が、出力端子１１５から負荷に供給される。なお、この初期動作期間は、直列抵抗値RとＮＭＯＳトランジスタ１０８の閾値に合せて、コンデンサ１２０の容量値Cを適当に選ぶことにより任意に設定することが出来る。また、コンデンサ１２０は出力端子１１５の瞬時的ショート状態における過電流保護回路の誤動作を防止することも可能である。
【００２０】
なお、本実施例はＧＮＤ端子を接地して説明したが、本実施例に使われるＰＭＯＳトランジスタをＮＭＯＳトランジスタに、ＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換え、更にコンパレータ、抵抗、コンデンサ、定電流源及び基準電圧回路をトランジスタの導電型に合せて回路接続関係を対称に変更し、正端子を接地して本発明を実施しても、本発明の効果は変わらない。
【図面の簡単な説明】
【００２１】
【図１】本発明の定電圧装置の回路図である。
【図２】従来の定電圧装置の回路図である。
【符号の説明】
【００２２】
１０１  基準電圧回路
１０２  コンパレータ
１０４  定電流源
１１５  出力端子
１１８  過電流保護回路
１１９  時限回路
２０１  基準電圧回路
２０２  コンパレータ
２０４  定電流源
２１５  出力端子
２１８  過電流保護回路
【図１】
2006209328.tif 000003
【図２】
2006209328.tif 000004