(57)【要約】【課題】  静電気放電保護機能を備えた電子装置を形成するための静電気放電保護を機能備えたより好ましいＴＦＴアレイ構造を提供する。【解決手段】  基板、第一方向に沿った前記基板の上にある複数の導線、および前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部を含む静電気放電保護機能を備えるアレイ基板。【選択図】      図２ｄ
2006154034.tif 000002
【特許請求の範囲】
【請求項１】
基板、
第一方向に沿った前記基板の上にある複数の導線、および
前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部を含む静電気放電保護を備えるアレイ基板。
【請求項２】
前記複数の導線のそれぞれが一対の導電フィンを含み、前記一対の導電フィンの第一導電フィンは、第一側へ向けて伸び、前記一対の導電フィンの第二導電フィンは、第二側へ向けて伸びる請求項１に記載のアレイ基板。
【請求項３】
前記複数の一つの導電フィンと前記複数の導電部は、前記第一方向とは異なる第二方向に沿って並べられる請求項２に記載のアレイ基板。
【請求項４】
前記第二方向は、前記第一方向に実質的に垂直である請求項２に記載のアレイ基板。
【請求項５】
前記基板の上にある複数の共通電極を含み、前記複数の共通電極のそれぞれが前記複数の導線の二つの導線の間に設置され、前記共通電極は、前記導電部から電気的に絶縁される請求項３に記載のアレイ基板。
【請求項６】
前記複数の共通電極のそれぞれが一対の導電フィンを含み、一対の導電フィンの第一導電フィンは、第一側へ向けて伸び、前記一対の導電フィンの第二導電フィンは、第二側へ向けて伸びる請求項５に記載のアレイ基板。
【請求項７】
前記複数の共通電極のそれぞれの一対の導電フィン、前記複数の導線のそれぞれの一対の導電フィンと、前記導電部が実質的に一列に並べられる請求項６に記載のアレイ基板。
【請求項８】
前記導線は、前記基板の上に設置された薄膜トランジスタのゲート電極に接続されたゲート線である請求項１に記載のアレイ基板。
【請求項９】
基板、
第一方向に沿った前記基板の上にある複数の導線、
前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部、および
前記ディスプレイパネルに接続され、駆動し、入力に従って画像を表示するコントローラーを含むディスプレイパネルを含む静電気放電（ＥＳＤ）保護を備えるディスプレイ装置。
【請求項１０】
前記ディスプレイパネルは、液晶ディスプレイ（ＬＣＤ）パネルである請求項９に記載のディスプレイ装置。
【請求項１１】
前記ディスプレイパネルは、電子発光層を含む電子発光ディスプレイパネルである請求項９に記載のディスプレイ装置。
【請求項１２】
前記電子発光層は、ポリマー材料を含み、前記電子発光ディスプレイパネルは、高分子発光ダイオード（ＰＬＥＤ）ディスプレイである請求項１１に記載のディスプレイ装置。
【請求項１３】
前記電子発光層は、有機材料を含み、前記電子発光ディスプレイパネルは、有機発光ダイオード（ＯＬＥＤ）ディスプレイを含む請求項１１に記載のディスプレイ装置。
【請求項１４】
基板を提供するステップ、
前記基板の上に導線によって接続された複数のゲートラインを形成するステップ、
前記複数のゲートラインと前記導線の上に層間絶縁膜を形成するステップ、
前記導電層の上にある前記層間絶縁膜に複数のコンタクトホールを形成し、前記複数のコンタクトホールは、前記複数のゲート線の二ゲート線ごとの間の前記下にある導電線の部分を露出するステップ、
前記基板と前記複数のコンタクトホールの上に導電層を形成するステップ、および
前記複数のコンタクトホールの下にある前記導電層と前記導線を定義し、前記複数のゲート線と、前記複数のゲート線の二ゲート線ごとの間の前記基板の上の少なくとも一つの導電部の上に複数のデータ線を形成するステップを含む静電気放電保護を備えるアレイ基板の製造方法。
【請求項１５】
前記複数のゲート線の形成ステップ中、共通電極は、前記複数のゲート線の二ゲート線ごとの間の前記基板の上に形成され、前記共通電極は、前記複数のゲート線に電気的に接続される請求項１４に記載の方法。
【請求項１６】
前記複数のゲート線の形成ステップ中、薄膜トランジスタのゲート電極は、前記基板の上に形成され、前記ゲート電極は、前記複数のゲート線に接続される請求項１４に記載の方法。
【請求項１７】
前記複数のゲート線の形成ステップ中、薄膜トランジスタのソース電極とドレイン電極は、前記層間絶縁膜の上に形成され、前記ソース電極は、前記複数のデータラインに電気的に接続される請求項１４に記載の方法。
【請求項１８】
前記導電層の定義は、フォトリソグラフィ処理と連続したドライエッチング処理によって行われる請求項１４に記載の方法。
【請求項１９】
前記ドライエッチングは、オーバーエッチング処理を含む請求項１８に記載の方法。
【請求項２０】
前記第一導線を覆う導電層は、その前記定義中、完全に除去される請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、静電気放電（ＥＳＤ）保護機能を備えるアレイ基板を有する電子装置に関するものである。
【背景技術】
【０００２】
静電気放電（ＥＳＤ）のダメージは、薄膜トランジスタ（ＴＦＴ）アレイの製造に影響を及ぼす、よく知られている事象である。静電気放電は、主にＴＦＴがガラスなどの絶縁基板の上に形成されることと、導電材料で形成されたソースとドレイン電極が非常に高い電圧に充電されることから生じる。更に、ＴＦＴアレイが接続されることになっている周辺回路が、通常、ＴＦＴアレイのように同じ基板の上に形成されないことから、ゲートとソース線は、ワイヤーボンディングパッドを通してＴＦＴアレイに周辺回路の接続をさせるために、ＴＦＴアレイから十分に延伸されなければならない。ゲートとソース線によって帯電された静電気は、静電気が保持されているゲートとソース線の交叉点だけでなく、ＴＦＴのゲートとソース電極にも伝送される。仮に静電気が十分に高いレベルに達すると、ゲートとソース電極間の誘電体ゲート絶縁層は、破壊する可能性がある。仮にこの破壊を防ぐことができたとしても、保持された静電気によって生じたゲートとソース電極、またはゲートとドレイン電極間の電圧差異が、ＴＦＴのスレッショルド電圧を正方向または負方向のいずれかに変換させる可能性がある。
【０００３】
最近、特に、例えばＬＣＤなどのアクティブマトリクスのフラットパネルディスプレイの静電気放電ダメージから生じる問題に注意が向けられている。今では、静電気放電ダメージはまた、これらのタイプの装置の製造、取扱い、テスト中の問題に関する設備によっても生じるとみられている。高速基板処理を備えた高速大量処理の設備の使用以外に、製造プロセス中の金属線幅の縮小と、ＴＦＴの寄生容量を縮小する小型化の傾向も静電気放電耐性の低下を招いている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
よって、静電気放電保護機能を備えた電子装置を形成するための静電気放電保護機能を備えたより好ましいＴＦＴアレイ構造が必要となる。
【課題を解決するための手段】
【０００５】
さまざまな実施例に基づいて、静電気放電保護機能を備えたアレイ基板を有する。アレイ基板は、基板、前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部を含む。
【０００６】
さまざまな実施例に基づいて、静電気放電保護機能を備えたディスプレイ装置を有する。ディスプレイ装置は、ディスプレイパネルと、ディスプレイパネルに接続され、駆動するコントローラーを含み、入力に従って画像を表示する。ディスプレイパネルは、基板、第一方向に沿った前記基板の上にある複数の導線、および前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部を含む。
【０００７】
さまざまな実施例に基づいて、静電気放電保護機能を備えたアレイ基板を製造する方法を有する。この方法は、基板を提供するステップと、前記基板の上に第一導線によって接続された複数のゲートラインを形成するステップを含む。層間絶縁膜が続いて前記ゲートラインと前記第一導線の上に形成され、複数のコンタクトホールが続いて前記第一導電層の上にある前記層間絶縁膜に形成され、前記コンタクトホールは、二ゲート線ごとの間の前記下にある第一導電線の部分を露出する。次に、導電層が前記基板と前記コンタクトホールの上に形成される。続いて、前記コンタクトホールの下にある前記導電層と前記第一導線が定義され、前記ゲート線と、前記二ゲート線ごとの間の前記基板の上の少なくとも一つの導電部の上に複数のデータ線を形成する。
【発明の効果】
【０００８】
本発明の静電気放電（ＥＳＤ）保護機能を備えるアレイ基板を有する電子装置によれば、静電気放電ダメージを防ぐことができ、静電気放電ダメージによって画素領域のＴＦＴ装置に引き起こされる好ましくないｍｕｒａ現象を減少することができる。
【発明を実施するための最良の形態】
【０００９】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。また、例えば、“基板の上にある”、“層の上の”または、“膜の上の”といった表現は、この明細書では、層間絶縁膜の存在に関係なく、基層の表面に関する相対位置関係を単に示すものである。よって、これらの表現は、層の直接接触のみならず、一つまたは一つ以上の積層の非接触状態も示している可能性がある。
【実施例】
【００１０】
図１は、本発明の実施例に基づいた静電気放電（ＥＳＤ）保護機能を備えたアレイ基板１の上面図が部分的に示されている。ここでは、アレイ基板１は、液晶ディスプレイ（ＬＣＤ）装置、または電子発光（ＥＬ）ディスプレイ装置の構成のアクティブマトリクスのアレイ基板として示されるが、これに限定するものではない。
【００１１】
アレイ基板１は、基板１０の上に形成された複数の画素領域１２を含むことができ、列方向の基板１０の上にある複数のゲート線１４と、行方向の基板１０の上にある複数のデータ線１６によって定義される。ここでは、画素領域１２は、ディスプレイ領域Ｄの中に形成されることができ、各画素領域１２は、ゲート線１４とディスプレイ領域２０に電気接続した薄膜トランジスタ（ＴＦＴ）領域１８を含むことができる。一般的に、しかし必ずではなく、共通電極２２は、列方向に沿って各ディスプレイ領域２０の下で２つの隣接するゲート線１４の間に形成することができる。画素領域１２の下にある共通電極２２の部分は、底部電極として機能し、蓄積キャパシタ（図示せず）を形成することができる。
【００１２】
更に、導電部２４は、非表示領域ＮＤ内で、二つの隣接するゲート線１４の間の基板１０の上に形成することができ、その間に形成された開口ＯＰによって絶縁される。導電部２４は、また、共通電極２２と実質的に一列に並べられたその隣接するゲート線１４の間の基板１０の上に形成することができる。また、非表示領域ＮＤの各ゲート線１４と各共通電極２２は、それぞれ一対の導電フィン１４ａと２２ａを含むことができる。一対の導電フィン１４ａは、図１に見られるように、各ゲート線１４の第一側から伸びた第一フィンと、各ゲート線１４の第二側から伸びた第二フィンを含むことができる。同じように、一対の導電フィン２２ａは、図１に示されたように、共通電極２２の第一側から伸びた第一フィンと、共通電極２２の第二側から伸びた第二フィンを含むことができる。導電フィン１４ａ、２２ａと、その間の導電部２４は、実質的に一列に並べられ、その間に形成された開口ＯＰによって絶縁されることができる。図１に示されたように、導電フィン１４ａ、２２ａと、その間の導電部２４は、画素領域１２とＴＦＴ領域１８の製造中に静電気放電保護機能を提供し、ＴＦＴ領域１８とディスプレイ領域２０の装置の機能性を確保する。
【００１３】
静電気放電保護機能を提供することができる図１の導電フィン１４ａ、２２ａと、導電部２４の製造は、更に、図２ａ−２ｄで、図１のラインＡ−Ａ’に沿った断面図で示される。図３ａ−３ｄでは、図１のラインＡ−Ａ’に沿った断面図が示され、ＴＦＴ領域１８の薄膜トランジスタの製造プロセスを示している。
【００１４】
図２ａと３ａでは、例えば、基板１０の透明基板が提供される。例えば、窒化ケイ素、酸化ケイ素、またはその組合せの層のバッファ層１０２を続いて基板１０の上に形成することができる。次に、活性層１０４を連続した堆積と、例えば、アモルファスシリコン層またはポリシリコン層のパターニングによって、ＴＦＴ領域１８のバッファ層１０２の上に形成することができる。続いて、一面の絶縁層１０６を基板１０の上に形成することができ、下にあるＴＦＴ領域１８のバッファ層１０２と活性層１０４を覆うことができる。次に、パターン化した導電層１０８は、連続した堆積と、基板１０の上の例えば、モリブデン（Ｍｏ）またはアルミニウム（Ａｌ）の導電材料の層をパターンすることによって形成することができる。よって、基板（図１参照）の上にゲート線１４と共通電極２２を形成する。次に、導電層１０８を注入マスクとして用い、活性層１０４の部分に適当なドーパントを注入するイオン注入（図示せず）を基板１０に行うことができる。よって、適当なドーパントを添加したソース領域１０４ａとドレイン領域１０４ｂは、よって活性層１０４に形成され、チャネル領域１０４ｃもまたその間に形成することができる。図３ａでは、導電層１０８は、薄膜トランジスタのゲート電極として機能することができ、よって、薄膜トランジスタが製造される。
【００１５】
図２ａでは、導電層１０８は、ゲート線１４と共通電極２２（図１参照）に接続する導線として機能することができ、ＴＦＴの製造中、そこに接続することができ、よって、追加の導電パスを提供し、装置製造中に蓄積された静電気放電の拡散をさせる。導電層１０８によって形成された導線の部分もまた、ゲート線と共通電極の一部として機能することができる。
【００１６】
続いて、図２ｂと３ｂでは、層間絶縁膜１１０が基板１０の上に形成され、パターン化され、複数の開口ＯＰと接触開口ＯＰ’を形成することができる。図２ｂでは、開口ＯＰは、下にある導電層１０８の一部を露出する。図３ｂでは、接触開口ＯＰ’は、それぞれソース領域１０４ａとドレイン領域１０４ｂの一部を露出する。
【００１７】
続いて、図２ｃと３ｃでは、開口ＯＰ、ソース領域１０４ａとドレイン領域１０４ｂを第二導電層１１２で覆うことができる。第二導電層１１２は、従順に接触開口ＯＰ’を覆い、開口ＯＰを埋め、それぞれ、ソース領域１０４ａ、ドレイン領域１０４ｂと導電層１０８に電気接続することができる。第二導電層１１２は、単一の導電層、または例えば、Ｍｏ−Ａｌ−Ｍｏの三層といった複数の導電層であることができる。さまざまな実施例では、第二導電層１１２は、下にある導電層１０８の材料と同じ材料を含むことができる。
【００１８】
図２ｄと３ｄでは、第二導電層１１２は、パターン化され、データ線（図１のデータ線１６を参照）を形成し、ゲート線と共通電極（図１のゲート線１４と共通電極２２を参照）と、ＴＦＴのソース／ドレイン領域１０４ａ／１０４ｂを覆うことができる。よって、図３ｄでは、ソース領域１０４ａとドレイン領域１０４ｂに電気接続したパターン化された第二導電層１１２ａと１１２ｂを形成することができる。第二導電層１１２ａは、ソース領域１０４ａの隣接するデータライン（図示せず）を接続することができ、第二導電層１１２ｂは、ドレイン領域１０４ｂと連続的に形成されたディスプレイ領域（図示せず）を接続することができる。
【００１９】
第二導電層１１２のパターン中、非表示領域ＮＤの第二導電層１１２は、完全に除去することができ、オーバーエッチングもまた、非表示領域ＮＤのＩＬＤ層１１０の表面に導電残留物が残らないようにするために行うことができる。ここで、上述のオーバーエッチング中、開口ＯＰの導線１０８の部分もまた除去され、よって、図２ｄに示すように、導電部２４と、ゲート線と共通電極２２の両側に沿って延伸した導電フィン１４ａ、２２ａを残す。よって、ＴＦＴ装置の製造中の静電気放電保護機能の目的が達成される。二つの隣接するゲート線間、または共通電極とその隣接するゲート線間の短絡の可能性は、その間に少なくとも二つの開口ＯＰを形成することによって取り除くことができる。
【００２０】
図１に示すように、前述の実施例のゲート線１４と共通電極２２は、データ線１６の形成の前に、導電層（図示せず）によって導電することができ、よって、画素領域１２の製造中に堆積された静電気に対抗する追加の静電気放電保護機能を提供する。導電層の部分は、露出され、続いてデータ線の形成中に切り離され、よって、導電部２４と、ゲート線と共通電極２２の両側に沿って延伸した導電フィン１４ａまたは２２ａを残し、複数の開口ＯＰをその間に形成し、短絡を防ぐことができる。画素形成の前の静電気放電ダメージは、上述の実施例によって提供された方法と構造によって防ぐことができ、よって、静電気放電ダメージによって画素領域のＴＦＴ装置に引き起こされた好ましくないｍｕｒａ現象を減少する。
【００２１】
更に、例えば接触パッド、または短絡バーなどのその他の従来の静電気放電保護機能は、更に前述の実施例によって提供された方法と構造と合併することができ、実施例によって限定されない。
【００２２】
更に、アレイ基板１は、例えば、ＬＣＤパネルまたはＯＬＥＤパネルといったディスプレイパネル２００の製造に用いることができ、ディスプレイパネル２００は、コントローラー２０２と接続することができ、図４に示すように、ディスプレイ装置２０４を形成する。更に、ディスプレイパネル２００は、アレイ基板１の反対側に設置された反対の基板（図示せず）を含むことができる。コントローラー２０２は、ソースとゲート駆動回路（図示せず）を含むことができ、ディスプレイ装置２０４の操作のためのディスプレイパネル２００をコントロールする。
【００２３】
図５は、図４に示されたディスプレイ装置２０４を組み合わせた電子装置を示す概略図である。入力装置２０６は、図４に示されたディスプレイ装置２０４のコントローラー２０２に接続することができ、電子装置２０８を形成する。入力装置２０６は、プロセッサなどを含むことができ、データをコントローラー２０２に入力し、画像を表示する。さまざまな実施例では、電子装置２０８は、ＰＤＡ、ノートパソコン、タブレットコンピュータ、携帯電話、またはディスプレイモニタ装置といった携帯機器、またはデスクトップコンピュータといった非携帯用装置であることができる。
【００２４】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例の静電気放電（ＥＳＤ）保護機能を備えたアレイ基板の上面図である。
【図２ａ】本発明の実施例に基づいた静電気放電（ＥＳＤ）保護機能を備えたアレイ基板を製造する方法を示す図１のラインＡ−Ａ’に沿った断面図である。
【図２ｂ】本発明の実施例に基づいた静電気放電（ＥＳＤ）保護機能を備えたアレイ基板を製造する方法を示す図１のラインＡ−Ａ’に沿った断面図である。
【図２ｃ】本発明の実施例に基づいた静電気放電（ＥＳＤ）保護機能を備えたアレイ基板を製造する方法を示す図１のラインＡ−Ａ’に沿った断面図である。
【図２ｄ】本発明の実施例に基づいた静電気放電（ＥＳＤ）保護機能を備えたアレイ基板を製造する方法を示す図１のラインＡ−Ａ’に沿った断面図である。
【図３ａ】本発明の実施例に基づいたアレイ基板の薄膜トランジスタを製造する方法を示す図１のラインＢ−Ｂ’に沿った断面図である。
【図３ｂ】本発明の実施例に基づいたアレイ基板の薄膜トランジスタを製造する方法を示す図１のラインＢ−Ｂ’に沿った断面図である。
【図３ｃ】本発明の実施例に基づいたアレイ基板の薄膜トランジスタを製造する方法を示す図１のラインＢ−Ｂ’に沿った断面図である。
【図３ｄ】本発明の実施例に基づいたアレイ基板の薄膜トランジスタを製造する方法を示す図１のラインＢ−Ｂ’に沿った断面図である。
【図４】本発明の実施例のコントローラーを組み合わせたディスプレイ装置を示す概略図である。
【図５】本発明の実施例のディスプレイ装置を組み合わせた電子装置を示す概略図である。
【符号の説明】
【００２６】
１  アレイ基板
１０  基板
１２  画素領域
１４  ゲート線
１６  データ線
１８  薄膜トランジスタ（ＴＦＴ）領域
２０  ディスプレイ領域
２２  共通電極
２４  導電部
１４ａ  導電フィン
２２ａ  導電フィン
ＮＤ  非表示領域
ＯＰ  開口
ＯＰ’接触開口
１０２  バッファ層
１０４  活性層
１０４ａ  ソース領域
１０４ｂ  ドレイン領域
１０６  絶縁層
１０８  導電層
１１０  誘電体層
１１２  第二導電層
１１２ａ  第二導電層
１１２ｂ  第二導電層
２００  ディスプレイパネル
２０２  コントローラー
２０４  ディスプレイ装置
２０６  入力装置
２０８  電子装置
【図１】
2006154034.tif 000003
【図２ａ】
2006154034.tif 000004
【図２ｂ】
2006154034.tif 000005
【図２ｃ】
2006154034.tif 000006
【図２ｄ】
2006154034.tif 000007
【図３ａ】
2006154034.tif 000008
【図３ｂ】
2006154034.tif 000009
【図３ｃ】
2006154034.tif 000010
【図３ｄ】
2006154034.tif 000011
【図４】
2006154034.tif 000012
【図５】
2006154034.tif 000013
【手続補正書】
【提出日】平成17年1月24日(2005.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板、
第一方向に沿った前記基板の上にある複数の導線、および
前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部を含む静電気放電保護機能を備えるアレイ基板。
【請求項２】
前記複数の導線のそれぞれが一対の導電フィンを含み、前記一対の導電フィンの第一導電フィンは、第一側へ向けて伸び、前記一対の導電フィンの第二導電フィンは、第二側へ向けて伸びる請求項１に記載のアレイ基板。
【請求項３】
前記複数の一つの導電フィンと前記複数の導電部は、前記第一方向とは異なる第二方向に沿って並べられる請求項２に記載のアレイ基板。
【請求項４】
前記基板の上にある複数の共通電極を含み、前記複数の共通電極のそれぞれが前記複数の導線の二つの導線の間に設置され、前記共通電極は、前記導電部から電気的に絶縁される請求項３に記載のアレイ基板。
【請求項５】
前記複数の共通電極のそれぞれが一対の導電フィンを含み、一対の導電フィンの第一導電フィンは、第一側へ向けて伸び、前記一対の導電フィンの第二導電フィンは、第二側へ向けて伸びる請求項４に記載のアレイ基板。
【請求項６】
前記導線は、前記基板の上に設置された薄膜トランジスタのゲート電極に接続されたゲート線である請求項１に記載のアレイ基板。
【請求項７】
基板、
第一方向に沿った前記基板の上にある複数の導線、
前記基板の上にあり、それらの少なくとも一つが前記複数の導線の二導線ごとの間に設置され、それぞれが前記導線から電気的に絶縁される複数の導電部、および
前記ディスプレイパネルに接続され、駆動し、入力に従って画像を表示するコントローラーを含むディスプレイパネルを含む静電気放電（ＥＳＤ）保護機能を備えるディスプレイ装置。
【請求項８】
基板を提供するステップ、
前記基板の上に導線によって接続された複数のゲートラインを形成するステップ、
前記複数のゲートラインと前記導線の上に層間絶縁膜を形成するステップ、
前記導電層の上にある前記層間絶縁膜に複数のコンタクトホールを形成し、前記複数のコンタクトホールは、前記複数のゲート線の二ゲート線ごとの間の前記下にある導電線の部分を露出するステップ、
前記基板と前記複数のコンタクトホールの上に導電層を形成するステップ、および
前記複数のコンタクトホールの下にある前記導電層と前記導線を定義し、前記複数のゲート線と、前記複数のゲート線の二ゲート線ごとの間の前記基板の上の少なくとも一つの導電部の上に複数のデータ線を形成するステップを含む静電気放電保護機能を備えるアレイ基板の製造方法。
【請求項９】
前記複数のゲート線の形成ステップ中、共通電極は、前記複数のゲート線の二ゲート線ごとの間の前記基板の上に形成され、前記共通電極は、前記複数のゲート線に電気的に接続される請求項８に記載の方法。
【請求項１０】
前記複数のゲート線の形成ステップ中、薄膜トランジスタのゲート電極は、前記基板の上に形成され、前記ゲート電極は、前記複数のゲート線に接続される請求項８に記載の方法。
【請求項１１】
前記複数のゲート線の形成ステップ中、薄膜トランジスタのソース電極とドレイン電極は、前記層間絶縁膜の上に形成され、前記ソース電極は、前記複数のデータラインに電気的に接続される請求項８に記載の方法。
【外国語明細書】
2006154034000001.pdf
2006154034000002.pdf
2006154034000003.pdf
2006154034000004.pdf