(57)【要約】【課題】  基板上での実装面積を削減すること。【解決手段】  複数の共振回路をそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ）を並列接続し、複数のスイッチングされた電流を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ）は、複数の共振回路の共振用インダクタ（Ｌｒ）を共用している。【選択図】      図７
2006340476.tif 000002
【特許請求の範囲】
【請求項１】
複数の共振回路をそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータを有し、前記複数の電流共振型ＤＣ／ＤＣコンバータを並列接続し、複数のスイッチングされた電流を出力コンデンサで合成して、１つの出力電圧を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記複数の共振回路の共振用インダクタを共用したことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、降圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項３】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項４】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項５】
前記複数の共振回路の共振用インダクタのみを共有し全波形共振としたことを特徴とする請求項１乃至４のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項６】
前記複数の共振回路の共振用インダクタと逆流防止用ダイオードを共有し半波形共振としたことを特徴とする請求項１乃至４のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項７】
前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとすることを特徴とする請求項６に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項８】
前記複数の電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記複数のスイッチングされた電流を前記出力コンデンサに導く為の複数のダイオードを有することを特徴とする請求項１乃至７のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項９】
前記複数のダイオードの各々の代わりにスイッチを用いて同期整流したことを特徴とする請求項８に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項１０】
共振用インダクタを共用した複数の共振回路と複数のスイッチとをそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータを備え、前記複数の電流共振型ＤＣ／ＤＣコンバータを並列接続して、複数のスイッチングされた電流を出力コンデンサで合成して、１つの出力電圧を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法であって、
前記複数のスイッチをそれぞれオン／オフする複数の制御信号のスイッチング周波数を同じにし、かつ互いに位相をずらすことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１１】
ある電流共振型ＤＣ／ＤＣコンバータの共振回路における共振期間が終了した後に、次に駆動すべき電流共振型ＤＣ／ＤＣコンバータのスイッチをオンするように制御することを特徴とする、請求項１０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１２】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、降圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１０又は１１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１３】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１０又は１１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１４】
前記複数の電流共振型ＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型ＤＣ／ＤＣコンバータから成る、請求項１０又は１１に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１５】
前記複数の共振回路の共振用インダクタのみを共有し全波形共振としたことを特徴とする請求項１０乃至１４のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１６】
前記複数の共振回路の共振用インダクタと逆流防止用ダイオードを共有し半波形共振としたことを特徴とする請求項１０乃至１４のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１７】
前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとすることを特徴とする請求項１６に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１８】
前記複数の電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記複数のスイッチングされた電流を前記出力コンデンサに導く為の複数のダイオードを有することを特徴とする請求項１０乃至１７のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項１９】
前記複数のダイオードの各々の代わりにスイッチを用いて同期整流したことを特徴とする、請求項１８に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法。
【請求項２０】
１つの入力電圧から１つの出力電圧を生成して、前記出力電圧を負荷へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータであって、
互いに並列に接続され、それぞれ、第１乃至第Ｎ（Ｎは２以上の整数）の共振用キャパシタと第１乃至第Ｎのスイッチとを含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータと、
前記第１乃至第Ｎの共振用キャパシタと協働してそれぞれ第１乃至第Ｎの共振回路を構成する１個の共振用インダクタと、
前記第１乃至第Ｎのスイッチングされた電流を合成して、前記出力電圧を出力する出力コンデンサと、
前記第１乃至第Ｎのスイッチのオン／オフを制御する制御回路と、
を備えることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２１】
前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの各々が、降圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項２０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２２】
前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの各々が、昇圧形電流共振型ＤＣ／ＤＣコンバータから成る、請求項２０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２３】
前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの各々が、極性反転形電流共振型ＤＣ／ＤＣコンバータから成る、請求項２０に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２４】
前記複数の共振回路の共振用インダクタのみを共有し全波形共振としたことを特徴とする請求項２０乃至２３のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２５】
前記複数の共振回路の共振用インダクタと逆流防止用ダイオードを共有し半波形共振としたことを特徴とする請求項２０乃至２３のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２６】
前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとすることを特徴とする請求項２５に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２７】
前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記第１乃至第Ｎのスイッチングされた電流を前記出力コンデンサに導く為の第１乃至第Ｎのダイオードを有することを特徴とする請求項２０乃至２６のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２８】
前記第１乃至第Ｎのダイオードの各々の代わりにスイッチを用いて同期整流したことを特徴とする、請求項２７に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項２９】
前記制御回路は、前記第１乃至第Ｎのスイッチを、スイッチング周波数が同じで、かつ互いに位相をずらしてオン／オフ制御することを特徴とする、請求項２０乃至２８のいずれか１つに記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【請求項３０】
前記制御回路は、前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの１つにおける共振回路の共振期間が終了した後に、次に駆動すべき電流共振型ＤＣ／ＤＣコンバータのスイッチをオンするように制御することを特徴とする、請求項２９に記載の電流共振型マルチフェーズＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に、複数の共振回路をそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータを並列接続してその合成電圧を出力電圧として１つの負荷へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータおよびその制御方法に関する。
【背景技術】
【０００２】
直流（ＤＣ）入力電圧（以下、単に「入力電圧」とも呼ぶ。）をそのＤＣ入力電圧とは異なるＤＣ出力電圧（以下、単に「出力電圧」とも呼ぶ。）に変換する電源装置として、ＤＣ／ＤＣコンバータが知られている。
【０００３】
図１にＤＣ／ＤＣコンバータの一例としてＰＷＭ（パルス幅変調）型ＤＣ／ＤＣコンバータ１２を示す。図示のＰＷＭ型ＤＣ／ＤＣコンバータ１２は降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３にはキャパシタンス素子（出力コンデンサ）Ｃｏが並列に接続されている。
【０００４】
ＰＷＭ型ＤＣ／ＤＣコンバータ１２は、通電スイッチＳＷと、ダイオードＤと、出力インダクタＬｏとから構成されている。
【０００５】
通電スイッチＳＷの一端は、入力電源１１の陽極に接続され、通電スイッチＳＷの他端は、ダイオードＤのカソードと出力インダクタＬｏの一端とに接続されている。ダイオードＤのアノードは接地されている。出力インダクタＬｏの他端は出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端に出力電圧Ｖｏｕｔが現れる。尚、通電スイッチＳＷのオン／オフの制御は、図示しない制御回路から供給されるＰＷＭ信号によって行われる。
【０００６】
一方、高速化や大容量化や低リップル化などの効果を得るために、複数個のＤＣ／ＤＣコンバータを並列に接続する試みが良く行われる。換言すれば、１つの入力電圧を複数相のスイッチ回路を用いてスイッチングし、１つの負荷へ１つの出力電圧を供給するＤＣ／ＤＣコンバータがある。このように複数相のスイッチ回路を有するＤＣ／ＤＣコンバータは、マルチフェーズＤＣ／ＤＣコンバータと呼ばれる。すなわち、マルチフェーズＤＣ／ＤＣコンバータは、複数のスイッチ回路を互いに同一周期かつ異なる位相でオン／オフ動作させることにより、スイッチング周波数を実効的に高めている。このようなマルチフェーズＤＣ／ＤＣコンバータは、例えば、ＣＰＵ（中央処理装置）の電源装置として使用される。
【０００７】
図２に、図１に示したＰＷＭ型ＤＣ／ＤＣコンバータ１２を複数個並列接続した、ＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０を示す。図示のＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０は、入力電源１１からの入力電圧Ｖｉｎを受ける第１乃至第Ｎ（Ｎは２以上の整数）のＰＷＭ型ＤＣ／ＤＣコンバータ１２−１、１２−２、…、１２−Ｎを備える。第１乃至第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−１〜１２−Ｎは、入力電圧Ｖｉｎをスイッチングして、第１乃至第Ｎのスイッチングされた電流を出力する。第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、その両端から出力電圧Ｖｏｕｔを生成する。出力電圧Ｖｏｕｔは負荷１３へ供給される。
【０００８】
第１のＰＷＭ型ＤＣ／ＤＣコンバータ１２−１は、第１の通電スイッチＳＷ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２のＰＷＭ型ＤＣ／ＤＣコンバータ１２−２は、第２の通電スイッチＳＷ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−Ｎは、第Ｎの通電スイッチＳＷＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。
【０００９】
一般的に、第ｎ（１≦ｎ≦Ｎの整数）のＰＷＭ型ＤＣ／ＤＣコンバータ１２−ｎは、第ｎの通電スイッチＳＷｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、入力電源１１の陽極に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎのダイオードＤｎのカソードと第ｎの出力インダクタＬｏｎの一端とに接続されている。第ｎのダイオードＤｎのアノードは接地されている。第ｎの出力インダクタＬｏｎの他端は出力コンデンサＣｏを介して接地されている。
【００１０】
図示のＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０は、第１乃至第ＮのＰＷＭ型ＤＣ／ＤＣコンバータ１２−１〜１２−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらしてオン／オフ制御することにより、高速化や低リップル化に対応している。
【００１１】
しかしながら、図１に図示したＰＷＭ型ＤＣ／ＤＣコンバータ１２は、通電スイッチＳＷがオンからオフへ又はオフからオンへ切り替わるときのスイッチングロスが大きいという問題点がある。
【００１２】
このようなスイッチングロスを無くすことができるＤＣ／ＤＣコンバータとして、電流共振型ＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。
【００１３】
図３に電流共振型ＤＣ／ＤＣコンバータ１２Ａを示す。図示の電流共振型ＤＣ／ＤＣコンバータ１２Ａも降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００１４】
電流共振型ＤＣ／ＤＣコンバータ１２Ａは、共振用インダクタＬｒと共振用キャパシタＣｒとから成る共振回路が更に付加されている点を除いて、図１に図示したＰＷＭ型ＤＣ／ＤＣコンバータ１２と同様の構成を有する。従って、同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００１５】
共振用インダクタＬｒと共振用キャパシタＣｒとから成る共振回路は、通電スイッチＳＷとダイオードＤとの間に挿入されている。詳述すると、共振用インダクタＬｒの一端は、通電スイッチＳＷの他端に接続され、共振用インダクタＬｒの他端は、共振用キャパシタＣｒを介して接地される。共振用キャパシタＣｒはダイオードＤと並列に接続されている。すなわち、共振用キャパシタＣｒの一端は、ダイオードＤのカソードと出力インダクタＬｏの一端とに接続され、共振用キャパシタＣｒの他端は接地されている。
【００１６】
尚、ダイオードＤの代わりに短絡スイッチを用いても良い。また、入力コンデンサＣｉは削除されても良い。
【００１７】
次に、図４を参照して、電流共振型ＤＣ／ＤＣコンバータの動作について説明する。図示の電流共振型ＤＣ／ＤＣコンバータ１２Ｂは、ダイオードＤの代わりに短絡スイッチを使用している点を除いて、図３に示した電流共振型ＤＣ／ＤＣコンバータ１２Ａと同様の構成を有する。従って、図３の通電スイッチＳＷに相当するスイッチを第１のスイッチＳＷ１と呼び、ダイオードＤの代わりの短絡スイッチを第２のスイッチＳＷ２として図示している。また、入力コンデンサＣｉは省略されている。第１のスイッチ（通電スイッチ）ＳＷ１には第１のボディダイオードＢＤ１が並列に接続され、第２のスイッチ（短絡スイッチ）ＳＷ２には第２のボディダイオードＢＤ２が並列に接続されている。尚、第１のスイッチ（通電スイッチ）ＳＷ１はハイサイドのスイッチと呼ばれ、第２のスイッチ（短絡スイッチ）ＳＷ２はローサイドのスイッチと呼ばれる。図示の共振電流型ＤＣ／ＤＣコンバータ１２Ｂは全波形である。
【００１８】
図４において、（Ａ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの第１及び第２のスイッチＳＷ１、ＳＷ２のオン／オフの状態を示し、（Ｂ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの各部を流れる電流の波形を示し、（Ｃ）は全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂの共振用キャパシタＣｒの両端電圧の波形を示す。
【００１９】
図５は、半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃおよびその動作を示す波形図である。図示の半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃは、第１のスイッチ（通電スイッチ）ＳＷ１と共振用インダクタＬｒとの間にダイオードＤｉが挿入されている点を除いて、図４に示した全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂと同様の構成を有する。
【００２０】
図５において、（Ａ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃを示し、（Ｂ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃの各部を流れる電流の波形を示し、（Ｃ）は半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃの共振用キャパシタＣｒの両端電圧ＶＣｒの波形を示す。
【００２１】
全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂと半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃとの間の動作上の相違点は、次の通りである。すなわち、全波形電流共振型ＤＣ／ＤＣコンバータ１２Ｂでは、電流ＩＳＷ１が零になった後、電流が逆方向に流れて共振し、再び零になった時点で第１のスイッチ（通電スイッチ）ＳＷ１をオフするのに対して、半波形電流共振型ＤＣ／ＤＣコンバータ１２Ｃでは、ダイオードＤｉがあるので、電流ＩＳＷ１の逆流がなく、電流が最初に零になった時点で第１のスイッチ（通電スイッチ）ＳＷ１をオフすることである。
【００２２】
尚、共振用インダクタＬｒにはスイッチング周期に対して共振期間のみ電流を流す。スイッチング周期から共振期間を除いた期間は、共振用インダクタＬｒへは電流を流さない。入出力電圧比Ｖｉｎ／Ｖｏｕｔが小さくなる程、共振期間に対するスイッチング周期が長くなり、共振用インダクタＬｒに電流を流さない期間がますます増える（例えば、特許文献２参照）。
【００２３】
図６に、図３に示した電流共振型ＤＣ／ＤＣコンバータ１２Ａを複数個並列接続した、電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａを示す。このような電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、例えば、特許文献３に記載されている。また、類似の構成を有する電流共振型マルチフェーズＤＣ／ＤＣコンバータは、例えば、特許文献４に開示されている。
【００２４】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、入力電源１１からの入力電圧Ｖｉｎを受ける第１乃至第Ｎ（Ｎは２以上の整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１、１２Ａ−２、…、１２Ａ−Ｎを備える。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎは、入力電圧Ｖｉｎをスイッチングして、第１乃至第Ｎのスイッチングされた電流を出力する。第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、その両端から出力電圧Ｖｏｕｔを生成する。出力電圧Ｖｏｕｔは負荷１３へ供給される。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは降圧形であるので、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００２５】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１は、第１の通電スイッチＳＷ１と、第１の共振用インダクタＬｒ１と、第１の共振用キャパシタＣｒ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２−２は、第２の通電スイッチＳＷ２と、第２の共振用インダクタＬｒ１と、第２の共振用キャパシタＣｒ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２−Ｎは、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用インダクタＬｒＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。
【００２６】
一般的に、第ｎ（１≦ｎ≦Ｎの整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ａ−ｎは、第ｎの通電スイッチＳＷｎと、第ｎの共振用インダクタＬｒｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、入力電源１１の陽極に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎの共振用インダクタＬｒｎの一端に接続されている。第ｎの共振用インダクタＬｒｎの他端は第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎには第ｎのダイオードＤｎが並列に接続されている。詳述すると、第ｎのダイオードＤｎのカソードは、第ｎの共振用インダクタＬｒｎと第ｎの共振用キャパシタＣｒｎとの接続点に接続されている。第ｎのダイオードＤｎのアノードは接地されている。第ｎのダイオードＤｎのカソードは第ｎの出力インダクタＬｏｎの一端に接続されている。第ｎの出力インダクタＬｏｎの他端は出力コンデンサＣｏを介して接地されている。
【００２７】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、図２に図示したＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータ１０に比較して、スイッチングロスを削減することができる。
【００２８】
【特許文献１】特開平９−１０３０７０号公報
【特許文献２】米国特許第４７２０６６７号
【特許文献３】特開平７−２９５６６２号公報
【特許文献４】特開平４−１０５５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２９】
しかしながら、図６に図示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａは、共振用インダクタを複数個（図６の例ではＮ個）用意する必要があり、共振用インダクタＬｒ１〜ＬｒＮが基板上に占める実装面積が非常に大きくなる。
【００３０】
一方、各共振用インダクタＬｒのインダクタンス値は比較的小さな値である。しかしながら、各共振用インダクタＬｒ１〜ＬｒＮをワイヤーや基板パターンなどを用いた空芯コイルによって構成すると、複数個の共振インダクタＬｒ１〜ＬｒＮの間で互いに結合が起きるという問題が生じる。
【００３１】
したがって、本発明の課題は、基板上での実装面積を削減することができる、電流共振型マルチフェーズＤＣ／ＤＣコンバータを提供することにある。
【００３２】
本発明の他の課題は、複数の電流共振型ＤＣ／ＤＣコンバータの間で互いに結合が起きるのを防止することができる、電流共振型マルチフェーズＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００３３】
本発明の第１の態様によれば、複数の共振回路をそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ；１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ；１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ；１２Ｍ−１〜１２Ｍ−Ｎ）を有し、前記複数の電流共振型ＤＣ／ＤＣコンバータを並列接続し、複数のスイッチングされた電流を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記複数の共振回路の共振用インダクタ（Ｌｒ）を共用したことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ；１０Ｄ；１０Ｅ；１０Ｆ；１０Ｇ；１０Ｈ；１０Ｉ；１０Ｊ；１０Ｋ；１０Ｌ）が得られる。
【００３４】
上記本発明の第１の態様による電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記複数の電流共振型ＤＣ／ＤＣコンバータの各々は、降圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ）から構成されて良い。又は、前記複数の電流共振型ＤＣ／ＤＣコンバータの各々は、昇圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ）から構成されて良い。或いは、前記複数の電流共振型ＤＣ／ＤＣコンバータの各々は、極性反転形電流共振型ＤＣ／ＤＣコンバータ（１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ）から構成されて良い。共振用インダクタと直列に逆流防止用ダイオード（図１７のＤ）を接続した半波形でも良い。前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとしても良い。前記複数の電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記複数のスイッチングされた電流を前記出力コンデンサに導く為の複数のダイオード（Ｄ１〜ＤＮ）を有しても良い。前記複数のダイオードの各々をスイッチ（ＳＷ１２〜ＳＷＮ２）にした同期整流にしても良い。
【００３５】
本発明の第２の態様によれば、共振用インダクタ（Ｌｒ）を共用した複数の共振回路と複数のスイッチ（ＳＷ１〜ＳＷＮ；ＳＷ１１〜ＳＷＮ１）とをそれぞれ含む複数の電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ；１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ；１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ；１２Ｍ−１〜１２Ｍ−Ｎ）を備え、前記複数の電流共振型ＤＣ／ＤＣコンバータを並列接続して、複数のスイッチングされた電流を出力コンデンサ（Ｃｏ）で合成して、１つの出力電圧（Ｖｏｕｔ）を生成する電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ；１０Ｄ；１０Ｅ；１０Ｆ；１０Ｇ；１０Ｈ；１０Ｉ；１０Ｊ；１０Ｋ；１０Ｌ）の制御方法であって、前記複数のスイッチをそれぞれオン／オフする複数の制御信号（φ１〜φＮ；φ１１〜φＮ１）のスイッチング周波数（ｆＳＷ）を同じにし、かつ互いに位相をずらすことを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法が得られる。
【００３６】
上記本発明の第２の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの制御方法において、ある電流共振型ＤＣ／ＤＣコンバータの共振回路における共振期間が終了した後に、次に駆動すべき電流共振型ＤＣ／ＤＣコンバータのスイッチをオンするように制御することが好ましい。また、前記複数の電流共振型ＤＣ／ＤＣコンバータの各々は、降圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ）から構成されて良いし、昇圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ）から構成されても良いし、極性反転形電流共振型ＤＣ／ＤＣコンバータ（１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ）から構成されても良い。共振用インダクタと直列に逆流防止用ダイオード（図１７のＤ）を接続した半波形でも良い。前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとしても良い。前記複数の電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記複数のスイッチングされた電流を前記出力コンデンサに導く為の複数のダイオード（Ｄ１〜ＤＮ）を有しても良い。前記複数のダイオードの各々をスイッチ（ＳＷ１２〜ＳＷＮ２）にした同期整流にしても良い。
【００３７】
本発明の第３の態様によれば、１つの入力電圧（Ｖｉｎ）から１つの出力電圧（Ｖｏｕｔ）を生成して、前記出力電圧を負荷（１３）へ供給する電流共振型マルチフェーズＤＣ／ＤＣコンバータであって、互いに並列に接続され、それぞれ、第１乃至第Ｎ（Ｎは２以上の整数）の共振用キャパシタ（Ｃｒ１〜ＣｒＮ）と第１乃至第Ｎのスイッチ（ＳＷ１〜ＳＷＮ；ＳＷ１１〜ＳＷＮ１）とを含み、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力する第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ；１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ；１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ；１２Ｍ−１〜１２Ｍ−Ｎ）と、前記第１乃至第Ｎの共振用キャパシタと協働してそれぞれ第１乃至第Ｎの共振回路を構成する１個の共振用インダクタ（Ｌｒ）と、前記第１乃至第Ｎのスイッチングされた電流を合成して、前記出力電圧を出力する出力コンデンサ（Ｃｏ）と、前記第１乃至第Ｎのスイッチのオン／オフを制御する制御回路（２０；３０）と、を備えることを特徴とする電流共振型マルチフェーズＤＣ／ＤＣコンバータ（１０Ｂ；１０Ｃ；１０Ｄ；１０Ｅ；１０Ｆ；１０Ｇ；１０Ｈ；１０Ｉ；１０Ｊ；１０Ｋ；１０Ｌ）が得られる。
【００３８】
本発明の第３の態様による電流共振型マルチフェーズＤＣ／ＤＣコンバータにおいて、前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの各々は、降圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｄ−１〜１２Ｄ−Ｎ；１２Ｅ−１〜１２Ｅ−Ｎ；１２Ｆ−１〜１２Ｆ−Ｎ）から構成されて良いし、昇圧形電流共振型ＤＣ／ＤＣコンバータ（１２Ｇ−１〜１２Ｇ−Ｎ；１２Ｈ−１〜１２Ｈ−Ｎ；１２Ｉ−１〜１２Ｉ−Ｎ）から構成されても良いし、極性反転形電流共振型ＤＣ／ＤＣコンバータ（１２Ｊ−１〜１２Ｊ−Ｎ；１２Ｋ−１〜１２Ｋ−Ｎ；１２Ｌ−１〜１２Ｌ−Ｎ）から構成されても良い。共振用インダクタと直列に逆流防止用ダイオード（図１７のＤ）を接続した半波形でも良い。前記逆流防止用ダイオードの代わりにスイッチを用いて、前記逆流防止用ダイオードが通電する期間だけ該スイッチをオンとしても良い。前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータは、それぞれ、前記第１乃至第Ｎのスイッチングされた電流を前記出力コンデンサに導く為の第１乃至第Ｎのダイオード（Ｄ１〜ＤＮ）を有しても良い。前記第１乃至第Ｎのダイオードの各々をスイッチ（ＳＷ１２〜ＳＷＮ２）にした同期整流にしても良い。また、前記制御回路（２０；３０）は、前記第１乃至第Ｎのスイッチを、スイッチング周波数（ｆＳＷ）が同じで、かつ互いに位相をずらしてオン／オフ制御することが好ましい。また、前記制御回路（２０；３０）は、前記第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータの１つにおける共振回路の共振期間が終了した後に、次に駆動すべき電流共振型ＤＣ／ＤＣコンバータのスイッチをオンするように制御することが望ましい。
【００３９】
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【発明の効果】
【００４０】
本発明では、互いに並列接続された複数の電流共振型ＤＣ／ＤＣコンバータを構成する複数の共振回路の共振用インダクタを共用したので、共振用インダクタが基板上に占める実装面積を大幅に削減でき、結合をなくすことができるという効果を奏する。
【発明を実施するための最良の形態】
【００４１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００４２】
図７を参照して、本発明の第１の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂについて説明する。
【００４３】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂは、第１乃至第Ｎ（Ｎは２以上の整数）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１、１２Ｄ−２、…、１２Ｄ−Ｎと、これら第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎで共用される１つの共振用インダクタＬｒとから構成されている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｂは降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。
【００４４】
共振用インダクタＬｒの一端は、入力電源１１の陽極に接続され、共振用インダクタＬｒの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎの入力端子に接続されている。
【００４５】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１は、第１の通電スイッチＳＷ１と、第１の共振用キャパシタＣｒ１と、第１のダイオードＤ１と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−２は、第２の通電スイッチＳＷ２と、第２の共振用キャパシタＣｒ２と、第２のダイオードＤ２と、第２の出力インダクタＬｏ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−Ｎは、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのダイオードＤＮと、第Ｎの出力インダクタＬｏＮとから構成されている。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎから生成された第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成されて、ここで、出力電圧Ｖｏｕｔが生成される。この出力電圧Ｖｏｕｔは負荷１３へ供給される。
【００４６】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｎは、第ｎの通電スイッチＳＷｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのダイオードＤｎと、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、共振用インダクタＬｒの他端に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎと並列に第ｎのダイオードＤｎが接続されている。詳述すると、第ｎのダイオードＤｎのカソードは第ｎの通電スイッチＳＷｎの他端に接続され、第ｎのダイオードＤｎのアノードは接地されている。第ｎの出力インダクタＬｏｎの一端は、第ｎのダイオードＤｎのカソードに接続され、第ｎの出力インダクタＬｏｎの他端は、出力コンデンサＣｏを介して接地されている。
【００４７】
共振用インダクタＬｒと第ｎの共振用キャパシタＣｒｎとによって、第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｎにおける第ｎの共振回路が構成される。
【００４８】
第１乃至第Ｎの通電スイッチＳＷ１、ＳＷ２、…、ＳＷＮのオン／オフは、制御回路２０から供給される第１乃至第Ｎの制御信号φ１、φ２、…、φＮによって制御される。制御回路２０は出力電圧Ｖｏｕｔを受ける。また、制御回路２０は、共振用インダクタＬｒを流れる電流ＩＬｒを検出する電流検出器（図示せず）から電流検出信号を受ける。第１乃至第Ｎの制御信号φ１〜φＮは、同一のスイッチング周波数ｆＳＷを持つが、後述するように、互いに位相がずれている。
【００４９】
第１乃至第Ｎ組の各々において、第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮのオン／オフを制御する第１乃至第Ｎの制御信号φ１〜φＮは、互いに位相が３６０°／Ｎずつずれていることが望ましい。
【００５０】
制御回路２０は、第ｋ（１≦ｋ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−ｋの第ｋの共振回路（共振用インダクタＬｒと第ｋの共振用キャパシタＣｒｋ）における共振期間が終わった後の共振用インダクタＬｒに電流ＩＬｒを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷ（ｋ＋１）をオンして、共振用インダクタＬｒを第（ｋ＋１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【００５１】
図７に示されるように、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。
【００５２】
また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００５３】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎ間での共振周波数のばらつきは小さい。
【００５４】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎを並列に接続しているので、大容量化できる。
【００５５】
尚、共振用インダクタＬｒや第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮとしては、上記基板上の寄生成分（寄生インダクタンス成分、寄生キャパシタンス成分）を用いてもよい。
【００５６】
図８を参照して、図７に示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂの動作について説明する。図８において、（ａ）は第１の通電スイッチＳＷ１のオン／オフの状態を示し、（ｂ）は第１の通電スイッチＳＷ１を流れる電流ＩＳＷ１を示し、（ｃ）は第２の通電スイッチＳＷ２のオン／オフの状態を示し、（ｄ）は第２の通電スイッチＳＷ２を流れる電流ＩＳＷ２を示し、（ｅ）は第Ｎの通電スイッチＳＷＮのオン／オフの状態を示し、（ｆ）は第Ｎの通電スイッチＳＷＮを流れる電流ＩＳＷＮを示し、（ｇ）は共振用インダクタＬｒを流れる電流ＩＬｒを示す。
【００５７】
制御回路２０は、先ず時刻ｔ１で、図８（ａ）に示されるように、オンを指示する第１の制御信号φ１を出力して第１の通電スイッチＳＷ１をオンする。これにより、図８（ｇ）及び（ｂ）に示されるように、共振用インダクタＬｒおよび第１の通電スイッチＳＷ１を通って、それぞれ、電流ＩＬｒ、ＩＳＷ１が流れ始める。このとき、共振用インダクタＬｒと第１の共振用キャパシタＣｒ１とから成る第１の共振回路により、上記電流ＩＬｒ、ＩＳＷ１として、第１の共振周波数ｆｒ１＝１／（２π√（Ｌｒ×Ｃｒ１））を持つ正弦波状の共振電流が流れる。
【００５８】
引き続いて、制御回路２０は、上記電流検出器からの電流検出信号により、共振用インダクタＬｒを流れる電流ＩＬｒが零になったと判断すると、時刻ｔ２で、図８（ａ）に示されるように、オフを指示する第１の制御信号φ１を出力して第１の通電スイッチＳＷ１をオフする。このように第１の通電スイッチＳＷ１を零電流スイッチングするので、スイッチングロスは生じない。
【００５９】
第１の通電スイッチＳＷ１をオフした後、時刻ｔ３で、図８（ｃ）に示されるように、オンを指示する第２の制御信号φ２を出力して第２の通電スイッチＳＷ２をオンする。これにより、図８（ｇ）及び（ｄ）に示されるように、共振用インダクタＬｒおよび第２の通電スイッチＳＷ２を通って、それぞれ、電流ＩＬｒ、ＩＳＷ２が流れ始める。このとき、共振用インダクタＬｒと第２の共振用キャパシタＣｒ２とから成る第２の共振回路により、上記電流ＩＬｒ、ＩＳＷ２として、第２の共振周波数ｆｒ２＝１／（２π√（Ｌｒ×Ｃｒ２））を持つ正弦波状の共振電流が流れる。
【００６０】
引き続いて、制御回路２０は、上記電流検出器からの電流検出信号により、共振用インダクタＬｒを流れる電流ＩＬｒが零になったと判断すると、時刻ｔ４で、図８（ｃ）に示されるように、オフを指示する第２の制御信号φ２を出力して第２の通電スイッチＳＷ２をオフする。このように第２の通電スイッチＳＷ２を零電流スイッチングするので、スイッチングロスは生じない。
【００６１】
以下、第３乃至第（Ｎ−１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−３〜１２Ｄ−（Ｎ−１）に対しても同様の動作を繰り返す。
【００６２】
制御回路２０は、第（Ｎ−１）の通電スイッチＳＷ（Ｎ−１）をオフした後、時刻ｔ５で、図８（ｅ）に示されるように、オンを指示する第Ｎの制御信号φＮを出力して第Ｎの通電スイッチＳＷＮをオンする。これにより、図８（ｇ）及び（ｆ）に示されるように、共振用インダクタＬｒおよび第Ｎの通電スイッチＳＷＮを通って、それぞれ、電流ＩＬｒ、ＩＳＷＮが流れ始める。このとき、共振用インダクタＬｒと第Ｎの共振用キャパシタＣｒＮとから成る第Ｎの共振回路により、上記電流ＩＬｒ、ＩＳＷＮとして、第Ｎの共振周波数ｆｒＮ＝１／（２π√（Ｌｒ×ＣｒＮ））を持つ正弦波状の共振電流が流れる。
【００６３】
引き続いて、制御回路２０は、上記電流検出器からの電流検出信号により、共振用インダクタＬｒを流れる電流ＩＬｒが零になったと判断すると、時刻ｔ６で、図８（ｅ）に示されるように、オフを指示する第２の制御信号φ２を出力して第Ｎの通電スイッチＳＷＮをオフする。このように第Ｎの通電スイッチＳＷＮを零電流スイッチングするので、スイッチングロスは生じない。
【００６４】
制御回路２０は、第Ｎの通電スイッチＳＷＮをオフした後、時刻ｔ７で、図８（ａ）に示されるように、再びオンを指示する第１の制御信号φ１を出力して第１の通電スイッチＳＷ１をオンする。これ以後、電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂは上述した動作を繰り返す。
【００６５】
尚、第１乃至第Ｎの制御信号φ１〜φＮは、図８（ａ）に示されるように、同一のスイッチング周期ＴＳＷ、すなわち、同一のスイッチング周波数ｆＳＷを持つ。
【００６６】
このように本実施の形態においては、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００６７】
図９を参照して、本発明の第２の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃは、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図７に示したものと相違する点を除いて、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｅ−１〜１２Ｅ−Ｎの参照符号を付してある。図７に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図９では制御回路２０を省略してある。
【００６８】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のカソードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、入力電源１１の陽極に接続されている。換言すれば、第１の共振用キャパシタＣｒ１の他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のカソードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、入力電源１１の陽極に接続されている。換言すれば、第２の共振用キャパシタＣｒ２の他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのカソードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、入力電源１１の陽極に接続されている。換言すれば、第Ｎの共振用キャパシタＣｒＮの他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。
【００６９】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのカソードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、入力電源１１の陽極に接続されている。換言すれば、第ｎの共振用キャパシタＣｒｎの他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。
【００７０】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１〜１２Ｅ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００７１】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図９に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１〜１２Ｅ−Ｎ間での共振周波数のばらつきは小さい。
【００７２】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１〜１２Ｅ−Ｎを並列に接続しているので、大容量化できる。
【００７３】
第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｅ−１〜１２Ｅ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００７４】
図１０を参照して、本発明の第３の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄは、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図７に示したものと相違する点を除いて、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｆ−１〜１２Ｆ−Ｎの参照符号を付してある。図７に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図１０では制御回路２０を省略してある。
【００７５】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のカソードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第１の共振用キャパシタＣｒ１は第１の出力インダクタＬｏ１と並列に接続されている。第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のカソードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第２の共振用キャパシタＣｒ２は第２の出力インダクタＬｏ２と並列に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのカソードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第Ｎの共振用キャパシタＣｒＮは第Ｎの出力インダクタＬｏＮと並列に接続されている。
【００７６】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのカソードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第ｎの共振用キャパシタＣｒｎは第ｎの出力インダクタＬｏｎと並列に接続されている。
【００７７】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄでは、１個の共振用インダクタＬｒを第１乃至第６の電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１〜１２Ｆ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００７８】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１０に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｄでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１〜１２Ｆ−Ｎ間での共振周波数のばらつきは小さい。
【００７９】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１〜１２Ｆ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｆ−１〜１２Ｆ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００８０】
図１１を参照して、本発明の第４の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅについて説明する。
【００８１】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅは、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１、１２Ｇ−２、…、１２Ｇ−Ｎと、これら第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎで共用される１つの共振用インダクタＬｒとから構成されている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｅは昇圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより高い。尚、図１１では制御回路２０を省略してある。
【００８２】
入力電源１１の陽極は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎの入力端子に接続されている。
【００８３】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１は、第１の入力インダクタＬｉ１と、第１の通電スイッチＳＷ１と、第１の共振用キャパシタＣｒ１と、第１のダイオードＤ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−２は、第２の入力インダクタＬｉ２と、第２の通電スイッチＳＷ２と、第２の共振用キャパシタＣｒ２と、第２のダイオードＤ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−Ｎは、第Ｎの入力インダクタＬｉＮと、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのダイオードＤＮととから構成されている。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎは、それぞれ、第１乃至第Ｎのスイッチングされた電流を出力コンデンサＣｏへ送出して、ここで、出力電圧Ｖｏｕｔを生成する。この出力電圧Ｖｏｕｔは負荷１３へ供給される。
【００８４】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−ｎは、第ｎの入力インダクタＬｉｎと、第ｎの通電スイッチＳＷｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのダイオードＤｎとから構成されている。第ｎの入力インダクタＬｉｎの一端は、入力電源１１の陽極に接続され、第ｎの入力インダクタＬｉｎの他端は、第ｎの共振用キャパシタＣｒｎを介して接地されている。また、第ｎの入力インダクタＬｉｎの他端は、第ｎの通電スイッチＳＷｎの一端に接続されている。第ｎの通電スイッチＳＷｎの他端は、共振用インダクタＬｒを介して接地されている。更に、第ｎの入力インダクタＬｉｎの他端は、第ｎのダイオードＤｎのアノードに接続されている。第ｎのダイオードＤｎのカソードは出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端には出力電圧Ｖｏｕｔが現れる。
【００８５】
共振用インダクタＬｒと第ｎの共振用キャパシタＣｒｎとによって、第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−ｎにおける第ｎの共振回路が構成される。
【００８６】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅでも、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００８７】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１１に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎ間での共振周波数のばらつきは小さい。
【００８８】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｇ−１〜１２Ｇ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００８９】
図１２を参照して、本発明の第５の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆは、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図１１に示したものと相違する点を除いて、図１１に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｈ−１〜１２Ｈ−Ｎの参照符号を付してある。図１１に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図１２では制御回路２０を省略してある。
【００９０】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のアノードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、入力電源１１の陽極に接続されている。換言すれば、第１の共振用キャパシタＣｒ１は第１の入力インダクタＬｉ１と並列に接続されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のアノードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、入力電源１１の陽極に接続されている。換言すれば、第２の共振用キャパシタＣｒ２は第２の入力インダクタＬｉ２と並列に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのアノードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、入力電源１１の陽極に接続されている。換言すれば、第Ｎの共振用キャパシタＣｒＮは第Ｎの入力インダクタＬｉＮと並列に接続されている。
【００９１】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのアノードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、入力電源１１の陽極に接続されている。換言すれば、第ｎの共振用キャパシタＣｒｎは第ｎの入力インダクタＬｉｎと並列に接続されている。
【００９２】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−１〜１２Ｈ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００９３】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１２に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｆでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−１〜１２Ｈ−Ｎ間での共振周波数のばらつきは小さい。
【００９４】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−１〜１２Ｈ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｈ−１〜１２Ｈ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【００９５】
図１３を参照して、本発明の第６の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇは、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図１１に示したものと相違する点を除いて、図１１に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｅと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｉ−１〜１２Ｉ−Ｎの参照符号を付してある。図１１に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図１３では制御回路２０を省略してある。
【００９６】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のアノードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第１の共振用キャパシタＣｒ１は第１のダイオードＤ１と並列に接続されている。第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のアノードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第２の共振用キャパシタＣｒ２は第２のダイオードＤ２と並列に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのアノードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第Ｎの共振用キャパシタＣｒＮは第ＮのダイオードＤＮと並列に接続されている。
【００９７】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのアノードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第ｎの共振用キャパシタＣｒｎは第ｎのダイオードＤｎと並列に接続されている。
【００９８】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇでは、１個の共振用インダクタＬｒを第１乃至第６の電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−１〜１２Ｉ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【００９９】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１３に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−１〜１２Ｉ−Ｎ間での共振周波数のばらつきは小さい。
【０１００】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−１〜１２Ｉ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｉ−１〜１２Ｉ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１０１】
図１４を参照して、本発明の第７の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈについて説明する。
【０１０２】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈは、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１、１２Ｊ−２、…、１２Ｊ−Ｎと、これら第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎで共用される１つの共振用インダクタＬｒとから構成されている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｈは極性反転形である。すなわち、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎの極性を反転した負電圧である。尚、図１４では制御回路２０が省略してある。
【０１０３】
共振用インダクタＬｒの一端は、入力電源１１の陽極に接続され、共振用インダクタＬｒの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎの入力端子に接続されている。
【０１０４】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１は、第１の通電スイッチＳＷ１と、第１の共振用キャパシタＣｒ１と、第１のインダクタＬ１と、第１のダイオードＤ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−２は、第２の通電スイッチＳＷ２と、第１の共振用キャパシタＣｒ２と、第２のインダクタＬ２と、第２のダイオードＤ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−Ｎは、第Ｎの通電スイッチＳＷＮと、第Ｎの共振用キャパシタＣｒＮと、第ＮのインダクタＬＮと、第ＮのダイオードＤＮとから構成されている。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎからそれぞれ生成された第１乃至第Ｎのスイッチングされた電流は出力コンデンサＣｏで合成され、ここで、出力電圧Ｖｏｕｔを生成する。この出力電圧Ｖｏｕｔは負荷１３へ供給される。
【０１０５】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−ｎは、第ｎの通電スイッチＳＷｎと、第ｎの共振用キャパシタＣｒｎと、第ｎのインダクタＬｎと、第ｎのダイオードＤｎとから構成されている。第ｎの通電スイッチＳＷｎの一端は、共振用インダクタＬｒの他端に接続され、第ｎの通電スイッチＳＷｎの他端は、第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎと並列に第ｎのインダクタＬｎが接続されている。また、第ｎの通電スイッチＳＷｎの他端は、第ｎのダイオードＤｎのカソードに接続されている。第ｎのダイオードＤｎのアノードは、出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端には出力電圧Ｖｏｕｔが現れる。
【０１０６】
共振用インダクタＬｒと第ｎの共振用キャパシタＣｒｎとによって、第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−ｎにおける第ｎの共振回路が構成される。
【０１０７】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈでは、１個の共振用インダクタＬｒを第１乃至第６の電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【０１０８】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１４に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎ間での共振周波数のばらつきは小さい。
【０１０９】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｊ−１〜１２Ｊ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１１０】
図１５を参照して、本発明の第８の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｉについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｉ、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図１４に示したものと相違する点を除いて、図１４に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｋ−１〜１２Ｋ−Ｎの参照符号を付してある。図１４に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図１５では制御回路２０を省略してある。
【０１１１】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のカソードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、入力電源１１の陽極に接続されている。換言すれば、第１の共振用キャパシタＣｒ１の他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のカソードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、入力電源１１の陽極に接続されている。換言すれば、第２の共振用キャパシタＣｒ２の他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのカソードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、入力電源１１の陽極に接続されている。換言すれば、第Ｎの共振用キャパシタＣｒＮの他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。
【０１１２】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのカソードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、入力電源１１の陽極に接続されている。換言すれば、第ｎの共振用キャパシタＣｒｎの他端は、入力コンデンサＣｉと共振用インダクタＬｒとの接続点に接続されている。
【０１１３】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｉでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−１〜１２Ｋ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【０１１４】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１５に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｉでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−１〜１２Ｋ−Ｎ間での共振周波数のばらつきは小さい。
【０１１５】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−１〜１２Ｋ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｋ−１〜１２Ｋ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１１６】
図１６を参照して、本発明の第９の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｊについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｊは、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの接続の仕方が後述するように図１４に示したものと相違する点を除いて、図１４に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｈと同様の構成を有する。従って、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータにそれぞれ１２Ｌ−１〜１２Ｌ−Ｎの参照符号を付してある。図１４に示されたものと同一の機能を有するものには同一の参照符号を付し、説明の簡略化のためにそれらの説明は省略する。尚、図１６では制御回路２０を省略してある。
【０１１７】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１において、第１の共振用キャパシタＣｒ１の一端は、第１のダイオードＤ１のカソードに接続されているが、第１の共振用キャパシタＣｒ１の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第１の共振用キャパシタＣｒ１は第１のダイオードＤ１と並列に接続されている。第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−２において、第２の共振用キャパシタＣｒ２の一端は、第２のダイオードＤ２のカソードに接続されているが、第２の共振用キャパシタＣｒ２の他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第２の共振用キャパシタＣｒ２は第２のダイオードＤ２と並列に接続されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−Ｎにおいて、第Ｎの共振用キャパシタＣｒＮの一端は、第ＮのダイオードＤＮのカソードに接続されているが、第Ｎの共振用キャパシタＣｒＮの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第Ｎの共振用キャパシタＣｒＮは第ＮのダイオードＤＮと並列に接続されている。
【０１１８】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−ｎにおいて、第ｎの共振用キャパシタＣｒｎの一端は、第ｎのダイオードＤｎのカソードに接続されているが、第ｎの共振用キャパシタＣｒｎの他端は、出力コンデンサＣｏを介して接地されている。換言すれば、第ｎの共振用キャパシタＣｒｎは第ｎのダイオードＤｎと並列に接続されている。
【０１１９】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｊでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１〜１２Ｌ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【０１２０】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１６に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｇでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１〜１２Ｌ−Ｎ間での共振周波数のばらつきは小さい。
【０１２１】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１〜１２Ｌ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１〜１２Ｌ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１２２】
上述した実施の形態に係る電流共振形マルチフェーズＤＣ／ＤＣコンバータ１０Ｂ〜１０Ｊはいすれも全波形共振を行うが、本発明は半波形共振を行う電流共振形マルチフェーズＤＣ／ＤＣコンバータにも適用可能である。半波形共振を行なわせる場合には、上述した電流共振形マルチフェーズＤＣ／ＤＣコンバータにおいて、共振用インダクタＬｒと直列に逆流防止用ダイオードを挿入すれば良い。勿論、この逆流防止用ダイオードの代わりにスイッチを挿入しても良い。
【０１２３】
図１７を参照して、本発明の第１０の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋについて説明する。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋは、半波形共振を行うものであって、降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋは、逆流防止用ダイオードＤが共振用インダクタＬｒに直列に挿入されている点を除いて、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂと同様の構成を有する。従って、図７に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【０１２４】
逆流防止用ダイオードＤは共振用インダクタＬｒと入力コンデンサＣｉとの間に挿入されている。詳述すると、逆流防止用ダイオードＤのアノードは入力コンデンサＣｉの一端に接続され、逆流防止用ダイオードＤのカソードは共振用インダクタＬｒの一端に接続されている。
【０１２５】
このような構成の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【０１２６】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎ間での共振周波数のばらつきは小さい。
【０１２７】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｄ−１〜１２Ｄ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１〜ＳＷＮを、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１２８】
尚、図１７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｋは、半波形を図７に図示した全波形の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂに適用した例であるが、上述した他の全ての全波形の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｃ〜１０Ｊにも同様に適用可能であるのは勿論である。
【０１２９】
図１８を参照して、本発明の第１１の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌについて説明する。
【０１３０】
図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌは、後述するように、各電流共振型ＤＣ／ＤＣコンバータの構成要素であるダイオードの代わりに短絡スイッチを用いている点を除いて、図７に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｂと同様の構成を有する。
【０１３１】
電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌは、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１、１２Ｍ−２、…、１２Ｍ−Ｎと、これら第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎで共用される１つの共振用インダクタＬｒとから構成されている。入力電源１１には入力コンデンサＣｉが並列に接続されている。負荷１３には出力コンデンサＣｏが並列に接続されている。図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌは降圧形である。すなわち、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎより低い。また、図示の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌは同期整流形である。
【０１３２】
共振用インダクタＬｒの一端は、入力電源１１の陽極に接続され、共振用インダクタＬｒの他端は、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｌ−１〜１２Ｌ−Ｎの入力端子に接続されている。
【０１３３】
第１の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１は、第１の通電スイッチＳＷ１１と、第１の共振用キャパシタＣｒ１と、第１の短絡スイッチＳＷ１２と、第１の出力インダクタＬｏ１とから構成されている。同様に、第２の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−２は、第２の通電スイッチＳＷ２１と、第１の共振用キャパシタＣｒ２と、第２の短絡スイッチＳＷ２２と、第２の出力インダクタＬｏ２とから構成されている。第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−Ｎは、第Ｎの通電スイッチＳＷＮ１と、第Ｎの共振用キャパシタＣｒＮと、第Ｎの短絡スイッチＳＷＮ２と、第Ｎの出力インダクタＬｏＮとから構成されている。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎからそれぞれ出力された第１乃至第Ｎのスイッチングされた電流は、出力コンデンサＣｏで合成され、ここで、出力電圧Ｖｏｕｔが生成される。この出力電圧Ｖｏｕｔは負荷１３へ供給される。
【０１３４】
一般的に、第ｎ（１≦ｎ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−ｎは、第ｎの通電スイッチＳＷｎ１と、第ｎの共振用キャパシタＣｒｎと、第ｎの短絡スイッチＳＷｎ２と、第ｎの出力インダクタＬｏｎとから構成されている。第ｎの通電スイッチＳＷｎ１の一端は、共振用インダクタＬｒの他端に接続され、第ｎの通電スイッチＳＷｎ１の他端は、第ｎの共振用キャパシタＣｒｎを介して接地されている。第ｎの共振用キャパシタＣｒｎと並列に第ｎの短絡スイッチＳＷｎ２が接続されている。第ｎの出力インダクタＬｏｎの一端は、第ｎの短絡スイッチＳＷｎ２を介して接地され、第ｎの出力インダクタＬｏｎの他端は、出力コンデンサＣｏを介して接地されている。出力コンデンサＣｏの両端には出力電圧Ｖｏｕｔが現れる。
【０１３５】
共振用インダクタＬｒと第ｎの共振用キャパシタＣｒｎとによって、第ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−ｎにおける第ｎの共振回路が構成される。
【０１３６】
第１乃至第Ｎの通電スイッチＳＷ１１、ＳＷ２１、…、ＳＷＮ１のオン／オフおよび第１乃至第Ｎの短絡スイッチＳＷ１２、ＳＷ２２、…、ＳＷＮ２のオン／オフは、それぞれ、制御回路３０から供給される第１乃至第Ｎの通電制御信号φ１１、φ２１、…、φＮ１および第１乃至第Ｎの短絡制御信号φ１２、φ２２、…、φＮ２によって制御される。制御回路３０は出力電圧Ｖｏｕｔを受ける。また、制御回路３０は、共振用インダクタＬｒを流れる電流ＩＬｒを検出する電流検出器（図示せず）から電流検出信号を受ける。さらに、制御回路３０は、第１乃至第Ｎの共振用キャパシタＣｒ１〜ＣｒＮの両端電圧を検出する第１乃至第Ｎの電圧検出器（図示せず）から第１乃至第Ｎの電圧検出信号を受ける。第１乃至第Ｎの通電制御信号φ１１〜φＮ１および第１乃至第Ｎの短絡制御信号φ１２〜φＮ２は、同一のスイッチング周波数ｆＳＷを持つが、互いに位相がずれている。
【０１３７】
制御回路３０は、第ｋ（１≦ｋ≦Ｎ）の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−ｋの第ｋの共振回路（共振用インダクタＬｒと第ｋの共振用キャパシタＣｒｋ）における共振期間が終わった後の共振用インダクタＬｒに電流ＩＬｒを流す必要の無い期間中に、次に駆動すべき第（ｋ＋１）（但し、ｋがＮに等しいときは１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−（ｋ＋１）の第（ｋ＋１）の通電スイッチＳＷ（ｋ＋１）をオンして、共振用インダクタＬｒを第（ｋ＋１）の電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−（ｋ＋１）の第（ｋ＋１）の共振回路における第（ｋ＋１）の共振用インダクタとして用いる。
【０１３８】
また、本実施の形態では、制御回路３０は、図４に図示されているように、第ｎの共振用キャパシタＣｒｎの両端電圧ＶＣｒｎが０Ｖとなるタイミングで、第ｎの短絡スイッチＳＷｎ２をオンするように第ｎの短絡制御信号φｎ２を出力する。
【０１３９】
このような構成の電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｌでは、１個の共振用インダクタＬｒを第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎで共用しているので、基板上に占める共振用インダクタＬｒの実装面積を大幅に削減することができる。また、共振用インダクタＬｒは１個しかないので、それを空芯コイルで構成しても、結合が起きることはない。
【０１４０】
図６に示した従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ａでは、一般的に、第１乃至第Ｎの共振インダクタＬｒ１〜ＬｒＮのインダクタンス値のばらつきが大きいため、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ａ−１〜１２Ａ−Ｎの共振周波数が大きくばらつくという問題がある。これに対して、図１８に図示した電流共振型マルチフェーズＤＣ／ＤＣコンバータ１０Ｌでは、１個の共振用インダクタＬｒを共用しているので、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎ間での共振周波数のばらつきは小さい。
【０１４１】
さらに、第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎを並列に接続しているので、大容量化できる。第１乃至第Ｎの電流共振型ＤＣ／ＤＣコンバータ１２Ｍ−１〜１２Ｍ−Ｎ中の第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷＮ１を、位相をずらして駆動しているので、出力電圧Ｖｏｕｔのリップルを小さくすることができる。
【０１４２】
図１９に図１８に図示した電流共振型マルチ出力ＤＣ／ＤＣコンバータ１０Ｌの具体例を示す。第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷＮ１および第１乃至第Ｎの短絡スイッチＳＷ１２〜ＳＷＮ２の各々は、ＮチャネルＭＯＳＦＥＴで構成されている。尚、第１乃至第Ｎの通電スイッチＳＷ１１〜ＳＷＮ１には、それぞれ、第１乃至第Ｎの通電ボディダイオードＢＤ１１、ＢＤ２１、…、ＢＤＮ１が並列に接続されている。第１乃至第Ｎの短絡スイッチＳＷ１２〜ＳＷＮ２には、それぞれ、第１乃至第Ｎの短絡ボディダイオードＢＤ１２、ＢＤ２２、…、ＢＤＮ２が並列に接続されている。
【０１４３】
また、デットタイム中のロスを低減するために、第１乃至第Ｎの短絡スイッチＳＷ１２〜ＳＷＮ２と並列にそれぞれショットキバリアダイオードを付加しても良い。
【０１４４】
図１９ではスイッチにＭＯＳＦＥＴを使用しているが、スイッチとしてバイポーラトランジスタや接合形ＦＥＴなどを使用しても良いのは勿論である。
【０１４５】
以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【図面の簡単な説明】
【０１４６】
【図１】ＰＷＭ型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図２】ＰＷＭ型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図３】降圧形の電流共振型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図４】全波形電流共振型ＤＣ／ＤＣコンバータの動作を説明するための図で、（Ａ）は全波形電流共振型ＤＣ／ＤＣコンバータの第１及び第２のスイッチのオン／オフの状態を示し、（Ｂ）は全波形電流共振型ＤＣ／ＤＣコンバータの各部を流れる電流の波形を示し、（Ｃ）は全波形電流共振型ＤＣ／ＤＣコンバータの共振用キャパシタの両端電圧の波形を示す。
【図５】半波形電流共振型ＤＣ／ＤＣコンバータの動作を説明するための図で、（Ａ）は半波形電流共振型ＤＣ／ＤＣコンバータの第１及び第２のスイッチのオン／オフの状態を示し、（Ｂ）は半波形電流共振型ＤＣ／ＤＣコンバータの各部を流れる電流の波形を示し、（Ｃ）は半波形電流共振型ＤＣ／ＤＣコンバータの共振用キャパシタの両端電圧の波形を示す。
【図６】従来の電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図７】本発明の第１の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図８】図７に図示した電流共振型マルチ出力ＤＣ／ＤＣコンバータの動作を説明するための波形図である。
【図９】本発明の第２の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１０】本発明の第３の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１１】本発明の第４の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１２】本発明の第５の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１３】本発明の第６の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１４】本発明の第７の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１５】本発明の第８の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１６】本発明の第９の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１７】本発明の第１０の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１８】本発明の第１１の実施の形態に係る電流共振型マルチフェーズＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１９】図１８に図示した電流共振型マルチ出力ＤＣ／ＤＣコンバータの具体的な回路例を示す回路図である。
【符号の説明】
【０１４７】
１０Ｂ〜１０Ｄ    降圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｅ〜１０Ｇ    昇圧形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｈ〜１０Ｊ    極性反転形電流共振型マルチフェーズＤＣ／ＤＣコンバータ
１０Ｋ    半波形電流共振形マルチフェーズＤＣ／ＤＣコンバータ
１０Ｌ    同期整流形電流共振型マルチ出力ＤＣ／ＤＣコンバータ
１１    入力電源
１２Ｄ−１〜１２Ｄ−Ｎ    降圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｅ−１〜１２Ｅ−Ｎ    降圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｆ−１〜１２Ｆ−Ｎ    降圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｇ−１〜１２Ｇ−Ｎ    昇圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｈ−１〜１２Ｈ−Ｎ    昇圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｉ−１〜１２Ｉ−Ｎ    昇圧形電流共振型ＤＣ／ＤＣコンバータ
１２Ｊ−１〜１２Ｊ−Ｎ    極性反転形電流共振型ＤＣ／ＤＣコンバータ
１２Ｋ−１〜１２Ｋ−Ｎ    極性反転形電流共振型ＤＣ／ＤＣコンバータ
１２Ｌ−１〜１２Ｌ−Ｎ    極性反転形電流共振型ＤＣ／ＤＣコンバータ
１２Ｍ−１〜１２Ｍ−Ｎ    同期整流形電流共振型ＤＣ／ＤＣコンバータ
１３    負荷
２０、３０    制御回路
Ｌｒ    共振用インダクタ
ＳＷ１〜ＳＷＮ    通電スイッチ
Ｃｒ１〜ＣｒＮ    共振用キャパシタ
Ｄ、Ｄ１〜ＤＮ    ダイオード
Ｌｏ１〜ＬｏＮ    出力インダクタ
Ｃｏ    出力コンデンサ
Ｃｉ    入力コンデンサ
ＳＷ１１〜ＳＷＮ１    通電スイッチ
ＳＷ１２〜ＳＷＮ２    短絡スイッチ
ＢＤ１１〜ＢＤＮ１    通電ボディダイオード
ＢＤ１２〜ＢＤＮ２    短絡ボディダイオード
Ｌ１〜ＬＮ    インダクタ
Ｌｉ１〜ＬｉＮ    入力インダクタ
【図１】
2006340476.tif 000003
【図２】
2006340476.tif 000004
【図３】
2006340476.tif 000005
【図４】
2006340476.tif 000006
【図５】
2006340476.tif 000007
【図６】
2006340476.tif 000008
【図７】
2006340476.tif 000009
【図８】
2006340476.tif 000010
【図９】
2006340476.tif 000011
【図１０】
2006340476.tif 000012
【図１１】
2006340476.tif 000013
【図１２】
2006340476.tif 000014
【図１３】
2006340476.tif 000015
【図１４】
2006340476.tif 000016
【図１５】
2006340476.tif 000017
【図１６】
2006340476.tif 000018
【図１７】
2006340476.tif 000019
【図１８】
2006340476.tif 000020
【図１９】
2006340476.tif 000021