(57)【要約】      （修正有）【課題】  層間を接合するはんだ層におけるボイド発生を低減でき、且つ高い放熱効果を得ることのできる半導体モジュールの提供。【解決手段】  半導体素子１に、熱拡散用や放熱用部材を含む複数の部材がはんだ層を介して積層される半導体モジュールにおいて、ボイド低減策を、放熱流の最上流である半導体素子自体に施し、放熱効果を最大限に発揮させる。半導体素子１のはんだ接合面（電極面）を、第１電極面２２と、この第１電極面と段差なく位置し第１電極面をなす金属よりもはんだ濡れ性の低い金属からなる第２電極面２４によって形成する。そしてこの第２電極面２４を、半導体素子１のはんだ接合面を複数の小領域に分割し又は部分的に区切る線状パターンとする。【選択図】    図２
2006261551.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールにおいて、
前記半導体素子の、前記境界面をなすはんだ接合面が、第１導電性金属からなる第１電極面と、この第１電極面と同一平面上又はほぼ同一平面上に位置し前記第１導電性金属よりもはんだ濡れ性の低い第２導電性金属からなる第２電極面とによって形成され、
この第２電極面が、前記はんだ接合面を複数の小領域に分割し又は部分的に区切るように位置設定された所定のパターンをなすことを特徴とする半導体モジュール。
【請求項２】
前記第２電極面は、前記はんだ接合面の上下若しくは左右を二等分する線を基準としたほぼ線対称の、又は前記はんだ接合面の中心位置を基準としたほぼ点対称の線状パターンをなすことを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールの製造方法において、
前記半導体モジュールを構成する、前記半導体素子及び複数の部材を含む複数の積層部材のうち、前記半導体モジュールにおける放熱流の上流側に位置する積層部材の表面に被着形成された下側導電性金属層上に、該下側導電性金属層をなす金属よりもはんだ濡れ性の高い金属からなる上側導電性金属層を被着形成する第１工程と、
前記上側導電性金属層の表面を、複数の小領域に分割し又は部分的に区切る線に沿って局所的に低温熱処理し、該上側導電性金属層をなす金属を前記下側導電性金属層をなす下側金属中に拡散させて該下側金属を露出させる第２工程とを備え、
はんだ濡れ性の比較的低い前記下側導電性金属層の露出面が、前記放熱流の上流側に位置する積層部材のはんだ接合面を複数の小領域に分割し又は部分的に区切る所定のパターンをなすことを特徴とする半導体モジュールの製造方法。
【請求項４】
半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールの製造方法において、
前記半導体素子の表面に被着形成された下側導電性金属層上に、該下側導電性金属層をなす金属よりもはんだ濡れ性の高い金属からなる上側導電性金属層を被着形成する第１工程と、
前記上側導電性金属層の表面を、複数の小領域に分割し又は部分的に区切る線に沿って局所的に低温熱処理し、該上側導電性金属層をなす金属を前記下側導電性金属層をなす下側金属中に拡散させて該下側金属を露出させる第２工程とを備え、
はんだ濡れ性の比較的低い前記下側導電性金属層の露出面が、前記半導体素子のはんだ接合面を複数の小領域に分割し又は部分的に区切る所定のパターンをなすことを特徴とする半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に、熱拡散用や放熱用の部材を含む複数の部材がはんだ層を介して積層接合されてなる半導体モジュール及びその製造方法に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ、ダイオード、トランジスタ等の半導体素子、特にパワー半導体素子をモジュール化した半導体モジュールは、動作時に内部で発生する熱が多大であり、この熱による内部素子の熱暴走、熱破壊を防止するため、効率のよい放熱が行われることが重要である。
このような半導体モジュールは、半導体素子に熱拡散用部材、絶縁部材及び放熱用部材を含む複数の部材がはんだ層を介して積層接合されるのが一般的であるが、はんだを用いて隣接する層間を接合する場合、はんだ層内にボイド（気泡ないし空洞）が発生しやすい。そして、このボイドが熱伝導の妨げとなって上記放熱が効率よく行われなくなるため、従来、次のようなボイド発生を低減する発明が提案された。
一つは、半導体素子に接合される金属板の、同素子との接合面を凸状曲面とし、はんだが固化するまでにボイドを上記凸状曲面の周辺部に向けて逃がすという発明である（特許文献１参照）。
また、モジュール内の絶縁板にメッキを施さないスリットを設けることでボイド低減を図った発明も提案されている（特許文献２参照）。
【０００３】
【特許文献１】実開平５−７２１３５号公報
【特許文献２】特開平７−２８８３１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら特許文献１に記載の発明では、半導体素子に接合される金属板面が凸状に形成されている（平板状でない）ので、これと半導体素子との接合状態、ひいてはボイド低減効果にばらつきが生じやすく、実用的ではなかった。
また、特許文献２に記載の発明では、半導体素子を熱拡散板にはんだ付けし、この熱拡散板を絶縁板にはんだ付けした後、更にこの絶縁板を半導体素子の電極及びモジュール取付け基板兼用の放熱板にはんだ付けした半導体モジュールにおいて、上記絶縁板と放熱板とのはんだ付けにつき、ボイド低減策（非メッキのスリット形成）を施したものである。
しかし、放熱の良否に影響が大きいのは半導体素子直下のはんだ層におけるボイドであり、特許文献２に記載の発明のように放熱流の下流側におけるボイド低減策では放熱効果が著しく低下するという問題があった。
また、ボイド低減策が非メッキのスリットであると、このスリット部分にはんだが付かない、ないしは濡れないことになるが、これではスリット部分においては熱伝導されず、放熱効率を著しく低下させる。そしてこのように、放熱効率を著しく低下させる箇所が、被放熱対象（発熱体）である半導体素子の最も発熱量の多い中央部分とならないように、この素子中央部分に非メッキのスリットを形成しないことにすると、この部分にボイドが発生しやすくなるという問題が生じた。
更に、絶縁板に非メッキのスリットを形成する方法であると、半導体素子の最も発熱量の多い中央位置に対する絶縁板面（上記スリットのパターン面）の中央位置、換言すれば絶縁板面中央位置に対する半導体素子中央位置の注意深い位置決めが必要となり、半導体素子の実装位置精度に大きな制約を加えることになった。
【０００５】
本発明は、上記のような問題を解消するためになされたもので、ボイド発生を低減できると共に、これによる放熱効果を最大限に発揮でき、またボイド低減のために放熱効率を著しく低下させることもなく、特に、被放熱対象である半導体素子の最も発熱量の多い中央部分についても何ら弊害（部分的なボイド発生）なく適用できて、全体として放熱効率を最大となし得、しかも、ボイド発生の低減を施したことによって半導体素子の実装位置精度に何ら制約を加えることのない半導体モジュール及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、特許請求の範囲の請求項１に記載の発明は、半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールにおいて、前記半導体素子の、前記境界面をなすはんだ接合面が、第１導電性金属からなる第１電極面と、この第１電極面と同一平面上又はほぼ同一平面上に位置し前記第１導電性金属よりもはんだ濡れ性の低い第２導電性金属からなる第２電極面とによって形成され、この第２電極面が、前記はんだ接合面を複数の小領域に分割し又は部分的に区切るように位置設定された所定のパターンをなすことを特徴とする。
特許請求の範囲の請求項２に記載の発明は、上記請求項１に記載の発明において、前記第２電極面は、前記はんだ接合面の上下若しくは左右を二等分する線を基準としたほぼ線対称の、又は前記はんだ接合面の中心位置を基準としたほぼ点対称の線状パターンをなすことを特徴とする。
特許請求の範囲の請求項３に記載の発明は、半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールの製造方法において、前記半導体モジュールを構成する、前記半導体素子及び複数の部材を含む複数の積層部材のうち、前記半導体モジュールにおける放熱流の上流側に位置する積層部材の表面に被着形成された下側導電性金属層上に、該下側導電性金属層をなす金属よりもはんだ濡れ性の高い金属からなる上側導電性金属層を被着形成する第１工程と、前記上側導電性金属層の表面を、複数の小領域に分割し又は部分的に区切る線に沿って局所的に低温熱処理し、該上側導電性金属層をなす金属を前記下側導電性金属層をなす下側金属中に拡散させて該下側金属を露出させる第２工程とを備え、はんだ濡れ性の比較的低い前記下側導電性金属層の露出面が、前記放熱流の上流側に位置する積層部材のはんだ接合面を複数の小領域に分割し又は部分的に区切る所定のパターンをなすことを特徴とする。
特許請求の範囲の請求項４に記載の発明は、半導体素子に、熱拡散用又は放熱用の部材を含む複数の部材が、各境界面にはんだ層を介して積層接合されてなる半導体モジュールの製造方法において、前記半導体素子の表面に被着形成された下側導電性金属層上に、該下側導電性金属層をなす金属よりもはんだ濡れ性の高い金属からなる上側導電性金属層を被着形成する第１工程と、前記上側導電性金属層の表面を、複数の小領域に分割し又は部分的に区切る線に沿って局所的に低温熱処理し、該上側導電性金属層をなす金属を前記下側導電性金属層をなす下側金属中に拡散させて該下側金属を露出させる第２工程とを備え、はんだ濡れ性の比較的低い前記下側導電性金属層の露出面が、前記半導体素子のはんだ接合面を複数の小領域に分割し又は部分的に区切る所定のパターンをなすことを特徴とする。
【発明の効果】
【０００７】
特許請求の範囲の請求項１に記載の発明によれば、ボイド発生を低減できると共に、これによる放熱効果を最大限に発揮でき、またボイド低減のために放熱効率を著しく低下させることもなく、特に、被放熱対象である半導体素子の最も発熱量の多い中央部分についても何ら弊害（部分的なボイド発生）なく適用できて、全体として放熱効率を最大となし得る。しかも、ボイド発生の低減を施したことによって、半導体素子の実装位置精度に何ら制約を加えることのない半導体モジュールを提供できる。
同請求項２に記載の発明によれば、請求項１に記載の効果を有し、かつ、溶融はんだの広がりをはんだ接合面においてほぼ均等に進ませ得、また、ボイド低減効果をはんだ接合面の全面に亘ってほぼ均等に発揮させ得る半導体モジュールを提供できる。
同請求項３に記載の発明によれば、半導体モジュールを構成する積層部材間のはんだ層において、ボイド発生の低減と高い放熱効果を得ることを両立できる半導体モジュールの製造方法を提供できる。
同請求項４に記載の発明によれば、半導体素子及びこれと積層接合される部材間のはんだ層において、ボイド発生の低減と高い放熱効果を得ることを両立できる上に、半導体素子の実装位置精度に何ら制約を加えることのない半導体モジュールの製造方法を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態を図面に基づき説明する。なお、各図間において、同一符号は同一又は相当部分を示す。
図１は、本発明による半導体モジュールの一実施形態の要部を示す断面図である。
この図において、１は、例えばＭＯＳ形トランジスタ等の半導体素子であり、通常、図示面に垂直な方向に複数個、並設されている。
この半導体素子１には、同素子１側から順に熱拡散板（ヒートスプレッダ）２、絶縁板３、モジュール取付け基板兼用の放熱板４が、各境界面（半導体素子１と熱拡散板２との境界面を含む。）にはんだ層６を介して積層接合され、これらは半導体モジュールの主要部を構成する。
本実施形態において、熱拡散板２及び放熱板４はＣｕ（銅）等からなり、絶縁板３は、上下面をはんだ接合可能にメタライズしその表面にＡｕ（金）、Ａｇ（銀）、Ｃｕ等の金属めっきを施した、又は上下面をＣｕ、Ａｌ（アルミニウム）板をクラッド接合しはんだ付け可能なＮｉめっきを施した板状絶縁体からなる。はんだ層６を形成するはんだは、鉛を含有するか否かは問わず、また、ここでは金属ろうの全てを含むものとする。
なお図中７は、半導体素子１にボンディングされたワイヤである。
【０００９】
ここで、図１中の半導体素子１部分の詳細を図２を参照して説明する。
図２（ａ）は半導体素子１部分の拡大断面図、同（ｂ）は同（ａ）を下方側から見た図である。
図示するように半導体素子１の、熱拡散板２との境界面をなすはんだ接合面（素子下面）は、はんだ濡れ性の高い第１導電性金属２１からなる第１電極面２２と、この第１電極面２２と同一平面上又はほぼ同一平面上に位置し、第１導電性金属２１よりもはんだ濡れ性の低い第２導電性金属２３からなる第２電極面２４とによって形成されている。
第１導電性金属２１には、Ａｕ、Ａｇ等が、第２導電性金属２３にはＮｉ（ニッケル）、Ｃｕ等が用いられる。第１，第２何れの電極面２２，２４も、半導体素子下面に堅固に被着形成されている。
【００１０】
この場合、第２電極面２４は、半導体素子１の上記熱拡散板２とのはんだ接合面（電極面全面）を、複数の小領域に分割し又は部分的に区切るように位置設定された所定幅の線状パターンを形成している。
図２（ｂ）には、この線状パターン（第２電極面２４の配列）が半導体素子下面の図中左右方向に展開するストライプ状をなし、半導体素子１のはんだ接合面を部分的に区切る形態が例示されている。
第２電極面２４はボイド低減のために形成したものであるから、本来の電極面である第１電極面２２よりは幅狭である。両電極面２２，２４の幅の比率あるいは単位電極面積に対する第１電極面２４の本数や長さ等は、モジュール製造工程中の半導体素子１と熱拡散板２とのはんだ付け工程においてテストを行い、溶融はんだの広がり（濡れ広がり）、ボイド発生等の状況に基づいて決められる。
【００１１】
このように、はんだ濡れ性につき高，低分けられた電極面２２，２４が、図２（ｂ）に示すような線状パターンをなす場合において、半導体素子１のはんだ接合面での溶融はんだの広がりについて以下に説明する。
図３は、一般的な、つまり一種類の導電性金属、例えばＡｕからなる電極面３１で下面全面が形成された半導体素子３２の、同電極面３１（はんだ接合面）における溶融はんだ３３の広がりを説明するための平面図である。この場合、溶融はんだ３３は、図３（ａ）中の矢印イに示すように、電極面３１の中央から周辺に向かって広がってゆくが、このはんだ濡れの初期に発生したボイド３４ははんだ３３中に閉じ込められ、図３（ｂ）に示すように、大きなボイド３５として残存した。
図４は、図２に示す半導体素子１における溶融はんだ３３の広がりを説明するための平面図である。この場合、溶融はんだ３３は、図４（ａ）中の矢印ロに示すように、はんだ接合面中のはんだ濡れ性の高い各第１電極面２２部分に広がってボイド３４は大きくならず、抜けてゆく。その後、時間が経過することにより、第１電極面２２よりもはんだ濡れ性の低い第２電極面２４も含め、全体にはんだ濡れ（溶融はんだ３３）が広がり、最終的には、図４（ｂ）に示すように、はんだ３３はボイド発生なく素子全面に広がる。
【００１２】
本実施形態によれば、半導体モジュールにおける放熱流の最上流となる半導体素子１の下面においてボイド低減を図っているので、放熱効果を最大限に発揮できる。
またボイド低減を、第１電極面２２と、この第１電極面２２と同一平面上又はほぼ同一平面上に位置（段差なく位置）し、第１電極面２２を形成する金属よりもはんだ濡れ性の低い金属からなる第２電極面２４との電極面形成により行っている。つまり、はんだ濡れ性に高低の差はあるものの、半導体素子１の電極面全面（はんだ接合面全面）に亘ってはんだ濡れ性を有し、かつ平坦な電極面構造を保持しているので、はんだ接合面全面において熱伝導され、非メッキのスリットを形成する従来技術に比べて放熱効率を著しく高めることができる。また、半導体素子１の電極面全面に亘ってはんだ濡れ性を有する構造であることによれば、被放熱対象である半導体素子１の最も発熱量の多い中央部分についても第２電極面２４、つまり線状パターンを形成でき、この中央部分のボイド低減も可能である。
更に、半導体素子１（半導体素子電極面）自体に線状パターンを形成し、ボイド低減を図る構造であるので、この素子１と積層される熱拡散板２、絶縁板３あるいは放熱板４等との放熱効率等を考慮した位置決めに、従来技術（絶縁板に非メッキのスリットを形成する構造）におけるような注意を払う必要がなくなり、半導体素子１の実装位置精度を高めることができる。
ボイド３４（図４参照）は、第２電極面２４がなす線状パターンにより分割され又は区切られた各部において、溶融はんだ３３が広がる初期に大きくならずに抜かれてゆく。特に、第２電極面２４がなすパターンを線状としたことによれば、同パターンをドット状ないし島状等に形成した場合に比べ、溶融はんだ３３の広がりは円滑に進み、ひいてはボイド低減も良好に行われる。
したがって、ボイド低減は充分に実現され、上述した各効果はこのようなボイド低減が実現されたことに加えて発揮されるもので、本実施形態によれば、ボイド発生の低減と高い放熱効果を得ることを両立でき、しかも半導体素子１の実装位置精度に何ら制約を加えることのない半導体モジュールを提供できる。
【００１３】
なお、上述の実施形態では、第２電極面２４がなす線状パターン（半導体素子下面の第２電極面配列）をストライプ状に形成したが、これのみに限定されることはなく、例えば図５に示すように、相互に向かい合った櫛歯状に形成してもよい。
また図６に示すように、はんだ接合面（素子１の下面）を、その中心周りに８等分するようなパターンであってもよい。
更に図７に示すように、図６に示すパターンにおいて、はんだ接合面の中心部分に位置する第２電極面２４を省略したようなパターンに形成してもよい。
いずれにしても、第２電極面２４がなす線状パターンは、はんだ接合面の上下若しくは左右を二等分する線を基準としたほぼ線対称に、又ははんだ接合面の中心位置を基準としたほぼ点対称に形成することが望ましい。溶融はんだ３３（図４参照）の広がりをはんだ接合面においてほぼ均等に進ませ得、また、ボイド低減効果をはんだ接合面の全面に亘ってほぼ均等に発揮させ得るからである。
なお、図１中の半導体素子１の上面側にも、複数層の部材が各境界面（半導体素子１と熱拡散板２との境界面を含む。）にはんだ層を介して積層接合される構造を備える場合には、同素子１の上面についても、上述した線状パターンを有する構成を適用してもよい。これによれば、半導体素子１の上下両面においてボイド低減が図れ、素子全体としての放熱効率を倍加させ得る。
また半導体素子１の、熱拡散板２との境界面をなすはんだ接合面のみならず、上記熱拡散板２、絶縁板３及び放熱板４の各板間においても、放熱流の上流側に位置する板２又は３の下面について、各々上述した線状パターンを有する構成を適用してもよい。これによれば、半導体モジュールの放熱流方向の全てのはんだ接合面においてボイド低減が図れ、放熱効率を著しく増加させ得る。
【００１４】
次に、本発明による半導体モジュールの製造方法の一実施形態を図８を参照して説明する。
まず、図８（ａ）に示すように、半導体素子１の表面、つまり半導体素子直下の部材、ここでは図１中の熱拡散板２とのはんだ接合面（図８（ａ）中、上面）側に下側導電性金属層（図２中の第２導電性金属２３の層に相当する層）８１を被着する。そしてこの下側導電性金属層８１の表面に、同下側導電性金属層８１をなす金属よりもはんだ濡れ性の高い金属からなる上側導電性金属層（図２中の第１導電性金属２２の層に相当する層）８２を被着する（第１工程）。本実施形態では、下側導電性金属層８１はＮｉ膜、上側導電性金属層８２はＡｕ膜とされているので、以下、８１をＮｉ膜、８２をＡｕ膜と記す。
【００１５】
これらＮｉ膜８１、Ａｕ膜８２が積層形成されると、図８（ｂ）に示すように、Ａｕ膜８２の表面にレーザ光８３を照射する。この照射は、予め設定された線状パターン、ここでは図２（ｂ）に示す線状パターンを描くように移動させて行う（第２工程）。
この移動は、レーザ光８３側又は半導体素子１側のいずれの移動であってもよい。またレーザ光８３の強度は、Ａｕ膜８２の照射箇所が局部的に３００℃程度になる（低温熱処理される）ような条件とする。
図８（ｃ）は、同（ｂ）中の一点鎖線で囲んだ箇所の拡大図で、レーザ光８３を照射した部分（照射済み部分）８４と、照射しつつある部分（照射部分）８５とが拡大して示されている。この図において、レーザ光８３をＡｕ膜８２の表面に照射すると、図中に点を付して示すように、Ａｕ膜８２を形成するＡｕがその下層のＮｉ膜８１を形成するＮｉ中に拡散し、最終的にＮｉが露出する。その結果、同図８（ｃ）の上側（レーザ光８３の照射方向）からみると、図２（ｂ）に示すような線状パターン、つまり、はんだ濡れ性の高いＡｕ膜８２の表面を複数の小領域に分割し又は部分的に区切る線状パターンが得られる。
ここで、Ａｕ膜８２は極めて薄く、特にはんだ層６（図１参照）に比べると無視できるほど薄いので、レーザ光８３の照射後における半導体素子１のはんだ接合面（電極面全面）は平坦とみなせる。例えば、Ｎｉ膜８１は４μｍ、Ａｕ膜８２は０．１μｍ、はんだ層６は１００〜２００μｍ程度の厚さとされており、レーザ光照射後の半導体素子１のはんだ接合面は平坦とみなせる。
つまり、図２（ａ）に示すように、第２電極面２４（照射済み部分８４におけるＮｉ膜８１の露出面に相当する電極面）が、第１電極面２２（Ａｕ膜８２の表面に相当する電極面）とほぼ同一平面上に位置するという、図２に示す構造が実現される。したがって、この構造により得られる効果、つまりボイド発生の低減と高い放熱効果を得ることを両立でき、しかも半導体素子の実装位置精度に何ら制約を加えることのない半導体モジュールを得ることができる。
また、通常の半導体素子の電極パターンの形成は、フォトリソ技術を応用したパターン形成が主であるが、これによると工程数が多い等、容易にパターン形成することができないが、本実施形態のようなレーザ光８３を用いた低温熱処理方法によれば、容易にパターン（線状パターン）形成できる。
なお上述実施形態では、半導体素子１の、熱拡散板２とのはんだ接合面に線状パターンを形成する例について述べたが、これのみに限定されることはない。例えば、上記熱拡散板２、絶縁板３又は放熱板４の板間においても、放熱流の上流側に位置する板の下面に上述した線状パターンを形成してもよい。半導体素子１から放熱板４に至る全てのはんだ接合面において、放熱流の上流側に位置する素子１又は板２若しくは３の下面に上述した線状パターンを形成してもよい。
【図面の簡単な説明】
【００１６】
【図１】本発明による半導体モジュールの一実施形態の要部を示す断面図である。
【図２】図１中の半導体素子部分の詳細を説明するための図である。
【図３】一般的な半導体素子における溶融はんだの広がりを説明するための平面図である。
【図４】図２に示す半導体素子における溶融はんだの広がりを説明するための平面図である。
【図５】図２に示す第２電極面がなす線状パターンの他の例（その１）を示す図である。
【図６】同じく線状パターンの他の例（その２）を示す図である。
【図７】同じく線状パターンの他の例（その３）を示す図である。
【図８】本発明による半導体モジュールの製造方法の一実施形態を説明するための図である。
【符号の説明】
【００１７】
１：半導体素子、２：熱拡散板、３：絶縁板、４：放熱板、６：はんだ層、２１：はんだ濡れ性の高い第１導電性金属、２２：第１導電性金属からなる第１電極面、２３：はんだ濡れ性の低い第２導電性金属、２４：第２導電性金属からなる第２電極面、８１：Ｎｉ膜（はんだ濡れ性の低い下側導電性金属層）、８２：Ａｕ膜（はんだ濡れ性の高い上側導電性金属層）、８３：レーザ光。
【図１】
2006261551.tif 000003
【図２】
2006261551.tif 000004
【図３】
2006261551.tif 000005
【図４】
2006261551.tif 000006
【図５】
2006261551.tif 000007
【図６】
2006261551.tif 000008
【図７】
2006261551.tif 000009
【図８】
2006261551.tif 000010