(57)【要約】【課題】処理室、搬送室およびロードロック室を備えた半導体製造装置において半導体ウエハ上に付着するマイナス電荷に帯電した異物を検出することのできる技術を提供する。【解決手段】シリコン単結晶基板９と、その上に形成された、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とする絶縁膜１０とによって構成された異物検査用ダミーウエハＳＷｄを用いることにより、プラズマＣＶＤ装置の反応室内または搬送室内のマイナス電荷に帯電したＳｉＯ微粒子を検出する。【選択図】図４
2006261539.tif 000002
【特許請求の範囲】
【請求項１】
反応室、搬送室およびロードロック室を備える半導体製造装置の前記反応室または前記搬送室内の異物を検査する工程を含む半導体装置の製造方法であって、前記異物の検査工程では、基板と、前記基板上に形成されたプラス電荷に帯電した絶縁膜とによって構成される異物検査用ダミーウエハを用いて、前記反応室内または前記搬送室内の異物を検出することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記絶縁膜は、酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とすることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、前記絶縁膜の厚さは３ｎｍから２００ｎｍ程度であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、前記絶縁膜はプラズマＣＶＤ法により前記基板上に形成されることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、前記異物はマイナス電荷に帯電していることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、前記異物は酸化シリコンを主成分とする微粒子であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、処理室、搬送室およびロードロック室を備えた半導体製造装置において発生する異物の検査方法に適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば表面が鏡面研磨された単結晶シリコン基板と、単結晶シリコン基板上に成膜された数千オングストローム〜２ミクロン程度の膜厚の酸化膜とからなり、単結晶シリコン基板上の微細欠陥が酸化膜によって覆われた異物管理用の半導体基板が、特開２０００−２０８５７４号公報（特許文献１）に記載されている。
【特許文献１】特開２０００−２０８５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者らは、ＣＶＤ（Chemical Vapor Deposition）反応の一形式であるプラズマ励起反応を利用したプラズマＣＶＤ装置を用いて、半導体基板上での各種膜の形成を行っている。プラズマ反応は減圧状態の反応室内で高周波放電を行わせ、プラズマ粒子のエネルギーによって反応ガスを分解または相互に反応させて、半導体基板上に反応生成物としての膜を堆積させる方法である。プラズマＣＶＤ反応の機構は複雑ではあるが、例えば熱ＣＶＤ法に比べて低温での膜の堆積が可能であり、例えば４００℃以下の温度で窒化シリコン膜または酸化シリコン膜などが成膜できることから、半導体装置の製造分野では早くからプラズマＣＶＤ法が実用化されている。
【０００４】
しかしながら、プラズマＣＶＤ装置を用いた酸化シリコン膜の形成においては、以下に説明する種々の技術的課題が存在する。
【０００５】
プラズマＣＶＤ装置では、反応室内に置かれる製品用ウエハの主面上に反応生成物が到達して酸化シリコン膜が形成される一方で、反応室内にはマイナス電荷に帯電した異物、例えば酸化シリコンを主成分とする微粒子（以下、ＳｉＯ微粒子という）が浮遊する。例えばプラズマＣＶＤ装置に備わる反応室と搬送室との間に圧力差がない状態で製品用ウエハを反応室から搬送室へ搬送した場合、この帯電したＳｉＯ微粒子は搬送室へ逆流し、製品用ウエハ上に付着することがある。このため、通常、シリコン単結晶からなる異物検査用ダミーウエハをプラズマＣＶＤ装置へ投入し、製品と同じ製造過程を経た後、異物検査用ダミーウエハを参照用として異物検査を行っている。
【０００６】
ところが、ＳｉＯ微粒子はマイナス電荷で帯電しているため、製品用ウエハ上には付着するが、シリコン単結晶からなる異物検査用ダミーウエハ上には付着しないことが本発明者らによって明らかとなった。このため、製品用ウエハ上に付着したＳｉＯ微粒子と異物検査用ダミーウエハ上に付着したＳｉＯ微粒子との間で相関関係をとることが難しく、製品用ウエハ上にＳｉＯ微粒子が多発してもＳｉＯ微粒子を検出することができずに多数の不良製品が製造されてしまう。
【０００７】
本発明の目的は、処理室、搬送室およびロードロック室を備えた半導体製造装置において製品用ウエハ上に付着するマイナス電荷に帯電した異物を低減することのできる技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本発明は、シリコン単結晶基板と、その上に形成された、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とするプラス電荷に帯電した絶縁膜とによって構成される異物検査用ダミーウエハを用いて、半導体製造装置の反応室内または搬送室内のマイナス電荷に帯電した異物を検出するものである。
【発明の効果】
【００１１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１２】
半導体製造装置の反応室内または搬送室内のマイナス電荷に帯電した異物を検出することができるので、マイナス電荷に帯電した異物が発生した際の異物低減対策が可能となり、製品用ウエハ上に付着するマイナス電荷に帯電した異物を低減することができる。
【発明を実施するための最良の形態】
【００１３】
本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。
【００１５】
また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１６】
本発明の一実施の形態では、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスの製造方法に本発明を適用した場合について図１〜図１０を用いて説明する。
【００１７】
図１に示すように、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１を用意する。次に、この半導体基板１を熱酸化してその表面に厚さ０.０１μｍ程度の薄い酸化シリコン膜２を形成し、続いてその上層に、例えばＣＶＤ法により厚さ０.１μｍ程度の窒化シリコン膜３を堆積する。
【００１８】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして窒化シリコン膜３、酸化シリコン膜２および半導体基板１を順次エッチングすることにより、素子分離領域の半導体基板１に深さ０.３５μｍ程度の素子分離溝４ａを形成する。
【００１９】
次に、図２に示すように、プラズマＣＶＤ装置を用いて、半導体基板１上に酸化シリコン膜４ｂを堆積する。酸化シリコン膜４ｂは、例えばＴＥＯＳ（tetraethylorthosilicate：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法により堆積されたＴＥＯＳ酸化膜で構成される。ここで、酸化シリコン膜４ｂの成膜に先駆けてプラズマＣＶＤ装置において発生する異物の検査を行う。
【００２０】
次に、図３〜図６を用いて、酸化シリコン膜４ｂを形成する際にプラズマＣＶＤ装置において発生するマイナス電荷に帯電した異物、例えばＳｉＯ微粒子の検査方法について説明する。図３は、本発明の一実施の形態によるシングルウエハマルチチャンバ方式の並行平板型プラズマＣＶＤ装置の構成の一例を示す模式図であり、図中、５はプラズマＣＶＤ装置、６は反応室、６Ａはゲート、７は搬送室、７Ａは搬送ロボット、８はロードロック室、８Ａ，８Ｂはウエハカセット、ＳＷは製品用ウエハである。図４は、本発明の一実施の形態によるプラズマＣＶＤ装置における成膜時の製品用ウエハの流れを説明する工程図である。図５は、本発明の一実施の形態による異物検査用ダミーウエハを示す断面図であり、図中、９はシリコン単結晶基板、１０は絶縁膜、ＳＷｄは異物検査用ダミーウエハである。図６（ａ）〜（ｄ）は、本発明の一実施の形態によるプラズマＣＶＤ装置におけるＳｉＯ微粒子の発生箇所を特定するための異物検査用ダミーウエハの動きを示す工程図である。
【００２１】
一般に、プラズマＣＶＤ装置は、反応室を中心として、サブシステムとしてのガス制御系、真空制御系、ウエハ搬送系、電源部等を基本構成とし、反応室以外は共通化が可能である。図３に示すプラズマＣＶＤ装置５では、これらのうち製造歩留まり等に影響を与えるＳｉＯ微粒子が製品用ウエハＳＷ上に付着すると考えられる反応室６、搬送室７およびロードロック室８を例示している。
【００２２】
プラズマＣＶＤ装置５に備わる反応室６は平行平板型構造であり、加熱にはヒータ付きのサセプタを用いる。プラズマＣＶＤ装置５は、反応室６の内部に２つの平板電極を対向させ、一方の電極板上に処理するべき製品用ウエハＳＷを載置し、対向する電極との間に高周波電力を印加し、生成ガスのプラズマを発生させて製品用ウエハＳＷの主面上にプラズマＣＶＤ法によって絶縁膜、半導体膜または金属・導体膜を堆積する半導体製造装置である。図３には、３つの反応室６を例示しているが、２つまたは４つの反応室６の構成が可能である。
【００２３】
製品用ウエハＳＷの主面上への酸化シリコン膜、例えばＴＥＯＳ酸化膜の形成は、例えば以下の手順によって行われる。
【００２４】
図３および図４に示すように、搬送室７には、製品用ウエハＳＷを搬送する搬送ロボット７Ａが備わっており、搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ａから１枚の製品用ウエハＳＷが搬出され、搬送室７と反応室６との間を仕切るゲート６Ａを開けて反応室６へ搬入される。ウエハカセット８Ａには、通常２５枚、１２枚または６枚等のバッチ単位で製品用ウエハＳＷが収納されている。
【００２５】
製品用ウエハＳＷは、反応室６の内部に設置された一方の電極であるサセプタと呼ばれる支持台の上に置かれた後、ゲート６Ａを閉じて、このサセプタと、その周囲を絶縁体によって保持されたシャワーヘッドとの間に高周波電力が印加される。シャワーヘッドにはガスノズルが設けられており、このガスノズルを通して複数種の生成ガス、例えばＴＥＯＳガスおよびオゾンガスが反応室６へ導入されて、製品用ウエハＳＷの主面上にＴＥＯＳ酸化膜が成膜される。生成ガスおよび反応副生成物は、圧力調整バルブおよびスロットバルブを通り排気ダクトへ排出される。
【００２６】
製品用ウエハＳＷの主面上にＴＥＯＳ酸化膜が堆積されると、搬送ロボット７Ａにて反応室６から製品用ウエハＳＷが搬出されてロードロック室８に設置されたウエハカセット８Ｂへ搬入される。
【００２７】
次に、製品用ウエハＳＷ上に付着するＳｉＯ微粒子を検出する異物検査用ダミーウエハＳＷｄについて説明する。
【００２８】
図５に示すように、異物検査用ダミーウエハＳＷｄは、シリコン単結晶基板９と、その上に形成された、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とする絶縁膜１０とにより構成されている。シリコン単結晶基板９は、例えばＣＺ（Czochralski）法またはＦＺ（Floating Zone）法により製造された基板である。また、絶縁膜１０は、例えばプラズマＣＶＤ法により形成され、例えば３ｎｍから２００ｎｍ程度（好ましくは２００ｎｍ）の厚さを有している。シリコン単結晶基板９上には、厚さ３ｎｍ程度の自然酸化膜が形成されていることから、絶縁膜１０中の帯電量を制御するためには、絶縁膜１０の厚さを３ｎｍよりも厚くすることが望ましい。また、本発明者らが検討した結果、厚さ２００ｎｍの絶縁膜１０において、付着した異物（ＳｉＯ微粒子）の最も高い検出感度が得られた。
【００２９】
前述したように、反応室内または搬送室内などに浮遊するＳｉＯ微粒子はマイナス電荷で帯電しているため、シリコン単結晶基板９上には付着しない。しかし、シリコン単結晶基板９上に、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とする絶縁膜１０を成膜した異物検査用ダミーウエハＳＷｄはプラス電荷で帯電しているため、異物検査用ダミーウエハＳＷｄにＳｉＯ微粒子が付着しやすく、ＳｉＯ微粒子を検出することができる。
【００３０】
ＳｉＯ微粒子の検出は、例えば非接触での光学的な手法で行われる。例えば波長２５０ｎｍから８５０ｎｍ程度の近紫外から近赤外にわたる光を用いて、非接触に絶縁膜１０上に付着したＳｉＯ微粒子を検出することができる。
【００３１】
これによって、プラズマＣＶＤ装置の反応室内または搬送室内のＳｉＯ微粒子を異物検査用ダミーウエハＳＷｄによって検出することが可能となり、異物検査用ダミーウエハＳＷｄ上に付着したＳｉＯ微粒子から製品用ウエハＳＷ上に付着するＳｉＯ微粒子を推測することができる。本発明者らが行った異物検査では、例えば反応室６内に浮遊する０.１μｍ以上の大きさのＳｉＯ微粒子が、シリコン単結晶基板からなる異物検査用ダミーウエハでは１個から２個程度しか検出されなかったが、本発明の異物検査用ダミーウエハＳＷｄでは３０個から４０個程度検出することができた。
【００３２】
次に、ＳｉＯ微粒子の発生箇所を特定するための異物検査用ダミーウエハＳＷｄの動きの一例を説明する。図６（ａ）は搬送室７内で付着するＳｉＯ微粒子、図６（ｂ）は反応室６内で付着するＳｉＯ微粒子、図６（ｃ）はゲート６Ａの開閉時に付着するＳｉＯ微粒子、図６（ｄ）は反応ガスのフロー時に付着するＳｉＯ微粒子をそれぞれ検出する異物検査用ダミーウエハＳＷｄの動きを示す工程図である。
【００３３】
搬送室７内で付着するＳｉＯ微粒子は、例えば図６（ａ）に示す工程により検出することができる。まず、搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ａから異物検査用ダミーウエハＳＷｄを搬出する。搬送ロボット７Ａにて保持した状態で異物検査用ダミーウエハＳＷｄを搬送室７に３０秒以上放置した後、異物検査用ダミーウエハＳＷｄを搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ｂへ搬入する。
【００３４】
反応室６内で付着するＳｉＯ微粒子は、例えば図６（ｂ）に示す工程により検出することができる。まず、搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ａから異物検査用ダミーウエハＳＷｄを搬出し、搬送室７を通り、搬送室７と反応室６との間を仕切るゲート６Ａを開けて反応室６へ搬入する。サセプタ上に異物検査用ダミーウエハＳＷｄを載せた後、搬送ロボット７Ａを戻す。次いでゲート６Ａを閉じた状態で異物検査用ダミーウエハＳＷｄをサセプタ上に３０秒以上放置した後、ゲート６Ａを開けて異物検査用ダミーウエハＳＷｄを搬送ロボット７Ａにて反応室６から搬出し、搬送室７を通り、ロードロック室８に設置されたウエハカセット８Ｂへ搬入する。
【００３５】
ゲート６Ａの開閉時に付着するＳｉＯ微粒子は、例えば図６（ｃ）に示す工程により検出することができる。まず、搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ａから異物検査用ダミーウエハＳＷｄを搬出し、搬送室７を通り、搬送室７と反応室６との間を仕切るゲート６Ａを開けて反応室６へ搬入する。サセプタ上に異物検査用ダミーウエハＳＷｄを載せた後、搬送ロボット７Ａを戻す。次いでゲート６Ａを開閉した後、異物検査用ダミーウエハＳＷｄを搬送ロボット７Ａにて反応室６から搬出し、搬送室７を通り、ロードロック室８に設置されたウエハカセット８Ｂへ搬入する。
【００３６】
反応ガスのフロー時に付着するＳｉＯ微粒子は、例えば図６（ｄ）に示す工程により検出することができる。まず、搬送ロボット７Ａにてロードロック室８に設置されたウエハカセット８Ａから異物検査用ダミーウエハＳＷｄを搬出し、搬送室７を通り、搬送室７と反応室６との間を仕切るゲート６Ａを開けて反応室６へ搬入する。サセプタ上に異物検査用ダミーウエハＳＷｄを載せた後、搬送ロボット７Ａを戻す。次いでゲート６Ａを閉じた状態でガスノズルから生成ガスを反応室６へ供給し、異物検査用ダミーウエハＳＷｄをサセプタ上に、例えば成膜時間と同程度の時間放置した後、反応室６への生成ガスの供給を止める。その後、ゲート６Ａを開けて異物検査用ダミーウエハＳＷｄを搬送ロボット７Ａにて反応室６から搬出し、搬送室７を通りロードロック室８に設置されたウエハカセット８Ｂへ搬入する。
【００３７】
このように、異物検査用ダミーウエハＳＷｄの動きを制御することにより、ＳｉＯ微粒子が検出できることに加えて、さらにＳｉＯ微粒子の発生箇所を特定することができる。
【００３８】
なお、このような異物検査は、酸化シリコン膜４ｂの成膜に先駆けて行うと前述したが、１バッチ内の数枚、または１バッチの全ての製品用ウエハＳＷ上に酸化シリコン膜４ｂを堆積した後に行ってもよい。
【００３９】
次に、図７に示すように、半導体基板１上にＣＶＤ法により堆積した酸化シリコン膜４ｂを、例えばＣＭＰ（chemical vapor deposition）法により研磨して、素子分離溝４ａの内部に酸化シリコン膜４ｂを残すことによって素子分離領域を形成する。続いて熱リン酸を用いたウェットエッチングで窒化シリコン膜３を除去した後、半導体基板１に温度１０００℃程度の熱処理を施すことにより、素子分離溝４ａに埋め込んだ酸化シリコン膜４ｂを焼き締める。
【００４０】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして半導体基板１に不純物をイオン注入し、ｐウェル１１およびｎウェル１２を形成する。ｐウェル１１にはｐ型の導電型を示す不純物、例えばボロンをイオン注入し、ｎウェル１２にはｎ型の導電型を示す不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳのしきい値を制御するための不純物をイオン注入してもよい。
【００４１】
次に、ゲート絶縁膜となる酸化シリコン膜１３ａ、ゲート電極となるシリコン多結晶膜１４ａおよびキャップ絶縁膜となる酸化シリコン膜１５ａを順次堆積して積層膜を形成する。酸化シリコン膜１３ａは、例えば熱酸化法または熱ＣＶＤ法により形成することができ、シリコン多結晶膜１４ａは、例えばＣＶＤ法により形成することができる。また、酸化シリコン膜１５ａは、例えば前記図３に記載したプラズマＣＶＤ装置５を用いて形成され、酸化シリコン膜４ｂと同様に、その成膜時には前述した異物検査用ダミーウエハＳＷｄを用いた異物検査が行われる。
【００４２】
次に、図８に示すように、フォトリソグラフィ法により形成されたレジストパターンをマスクとして上記積層膜をエッチングして、ゲート絶縁膜１３、ゲート電極１４およびキャップ絶縁膜１５を形成する。続いて半導体基板１上にＣＶＤ法により酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極１４の側壁にサイドウォール１６を形成する。
【００４３】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｐウェル１１にｎ型不純物、例えばヒ素をイオン注入し、ゲート電極２８の両側のｐウェル１１にｎ型半導体領域１７を形成する。ｎ型半導体領域１７は、ゲート電極１４およびサイドウォール１６に対して自己整合的に形成され、ｎＭＩＳのソース・ドレインとして機能する。同様に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｎウェル１２にｐ型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極１４の両側のｎウェル１２にｐ型半導体領域１８を形成する。ｐ型半導体領域１８は、ゲート電極１４およびサイドウォール１６に対して自己整合的に形成され、ｐＭＩＳのソース・ドレインとして機能する。
【００４４】
次に、図９に示すように、半導体基板１上に酸化シリコン膜１９を形成した後、この酸化シリコン膜１９を、例えばＣＭＰ法によって研磨することによりその表面を平坦化する。酸化シリコン膜１９は、例えば前記図３に記載したプラズマＣＶＤ装置５を用いて形成され、酸化シリコン膜４ｂと同様に、その成膜時には前述した異物検査用ダミーウエハＳＷｄを用いた異物検査が行われる。
【００４５】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって酸化シリコン膜１９に接続孔２０を形成する。この接続孔２０はｎ型半導体領域１７またはｐ型半導体領域１８上などの必要部分に形成する。続いて接続孔２０の内部を含む半導体基板１の全面に窒化チタン膜を、例えばＣＶＤ法により形成し、さらに接続孔２０を埋め込むタングステン膜を、例えばＣＶＤ法により形成する。その後、接続孔２０以外の領域の窒化チタン膜およびタングステン膜を、例えばＣＭＰ法により除去して接続孔２０の内部にプラグ２１を形成する。
【００４６】
次に、半導体基板１上に、例えばタングステン膜を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによりタングステン膜を加工し、第１層目の配線２２を形成する。タングステン膜は、ＣＶＤ法またはスパッタ法により形成できる。
【００４７】
次に、図１０に示すように、配線２２を覆う絶縁膜、例えば酸化シリコン膜を形成した後、その絶縁膜を、例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜２３を形成する。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって層間絶縁膜２３の所定の領域に接続孔２４を形成する。
【００４８】
次に、接続孔２４の内部を含む半導体基板１の全面にバリアメタル層を形成し、さらに接続孔２４を埋め込む銅膜を形成する。バリアメタル層は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などであり、例えばＣＶＤ法またはスパッタ法により形成する。銅膜は主導体層として機能し、例えばメッキ法により形成できる。メッキ法による銅膜の形成前に、例えばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔２４以外の領域の銅膜およびバリアメタル層を、例えばＣＭＰ法により除去して接続孔２４の内部にプラグ２５を形成する。
【００４９】
次に、半導体基板１上にストッパ絶縁膜２６を形成し、さらに配線形成用の絶縁膜２７を形成する。ストッパ絶縁膜２６は、例えば窒化シリコン膜とし、絶縁膜２７は、例えば酸化シリコン膜とする。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによってストッパ絶縁膜２６および絶縁膜２７の所定の領域に配線溝２８を形成する。
【００５０】
次に、配線溝２８の内部を含む半導体基板１の全面にバリアメタル層２９を形成し、さらに配線溝２８を埋め込む銅膜を形成する。その後、配線溝２８以外の領域の銅膜およびバリアメタル層２９を、例えばＣＭＰ法により除去して、配線溝２８の内部に銅膜を主導体層とする第２層目の配線３０を形成する。
【００５１】
その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板１の全面を覆うことにより、ＣＭＯＳデバイスが略完成する。
【００５２】
このように、本実施の形態によれば、異物検査用ダミーウエハＳＷｄを、シリコン単結晶基板９と、その上に形成された、例えば酸化シリコン、窒化シリコンまたは酸窒化シリコンを主成分とする絶縁膜１０とによって構成することにより、プラズマＣＶＤ装置５の反応室６内または搬送室７内のＳｉＯ微粒子を検出することができる。これにより、ＳｉＯ微粒子が発生した際の異物低減対策が可能となり、製品用ウエハＳＷ上に付着するＳｉＯ微粒子を低減することができる。さらに、製品用ウエハＳＷ上に付着するＳｉＯ微粒子が低減できることから半導体装置の製造歩留まりを向上させることができる。
【００５３】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５４】
例えば、前記実施の形態では、プラズマＣＶＤ装置を用いて酸化シリコン膜を堆積する際の異物検査に本発明を適用したが、材料またはＣＶＤ装置の方式に限定されることなく、反応室、搬送室およびロードロック室を備えるＣＶＤ装置を用いて各種膜を堆積する際の異物検査に適用することができる。さらに、ＣＶＤ装置に限定されるものではなく、反応室、搬送室およびロードロック室を備えるいかなる半導体製造装置における異物検査にも本発明を適用することができ、例えばドライエッチング装置における異物検査に適用しても同様の効果が得られる。
【００５５】
また、前記実施の形態では、異物検査用ダミーウエハを構成し、シリコン単結晶基板上に形成される絶縁膜に、酸化シリコン膜、窒化シリコン膜または酸窒化シリコン膜を例示したが、これに限定されるものではなく、プラス電荷に帯電する絶縁膜であれば適用することが可能であり、同様の効果が得られる。さらに、上記絶縁膜はプラズマＣＶＤ法により形成されるとしたが、これに限定されるものではなく、熱酸化法、熱ＣＶＤ法またはスパッタリング法などの薄膜形成法を用いることができる。
【００５６】
また、前記実施の形態では、半導体製造装置において発生するマイナス電荷に帯電した異物としてＳｉＯ微粒子を例示したが、これに限定されるものではない。
【産業上の利用可能性】
【００５７】
本発明の半導体製造装置の異物検査方法は、反応室、搬送室およびロードロック室を備える半導体製造装置において発生するマイナス電荷に帯電した異物の検出に適用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【図２】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態である平行平板型プラズマＣＶＤ装置の構成の一例を示す模式図である。
【図４】本発明の一実施の形態によるプラズマＣＶＤ装置における成膜時の製品用ウエハの流れを説明する工程図である。
【図５】本発明の一実施の形態である異物検査用ダミーウエハを示す断面図である。
【図６】本発明の一実施の形態であるＳｉＯ微粒子の発生箇所を特定するための異物検査用ダミーウエハの動きの一例を示す工程図である。
【図７】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【図９】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【図１０】本発明の一実施の形態であるＣＭＯＳデバイスの製造工程を示す半導体基板の要部断面図である。
【符号の説明】
【００５９】
１  半導体基板
２  酸化シリコン膜
３  窒化シリコン膜
４ａ  素子分離溝
４ｂ  酸化シリコン膜
５  プラズマＣＶＤ装置
６  反応室
６Ａ  ゲート
７  搬送室
７Ａ  搬送ロット
８  ロードロック室
８Ａ，８Ｂ  ウエハカセット
９  シリコン単結晶基板
１０  絶縁膜
１１  ｐウェル
１２  ｎウェル
１３  ゲート絶縁膜
１３ａ  酸化シリコン膜
１４  ゲート電極
１４ａ  シリコン多結晶膜
１５  キャップ絶縁膜
１５ａ  酸化シリコン膜
１６  サイドウォール
１７  ｎ型半導体領域
１８  ｐ型半導体領域
１９  酸化シリコン膜
２０  接続孔
２１  プラグ
２２  配線
２３  層間絶縁膜
２４  接続孔
２５  プラグ
２６  ストッパ絶縁膜
２７  絶縁膜
２８  配線溝
２９  バリアメタル層
３０  配線
ＳＷ  製品用ウエハ
ＳＷｄ  異物検査用ダミーウエハ
【図１】
2006261539.tif 000003
【図２】
2006261539.tif 000004
【図３】
2006261539.tif 000005
【図４】
2006261539.tif 000006
【図５】
2006261539.tif 000007
【図６】
2006261539.tif 000008
【図７】
2006261539.tif 000009
【図８】
2006261539.tif 000010
【図９】
2006261539.tif 000011
【図１０】
2006261539.tif 000012