(57)【要約】【課題】  ＣＭＯＳ製造プロセス工程で高精度な上部電極と下部電極の電極間距離を形成し、安定した振動モードと振動周波数を得られるＭＥＭＳレゾネ−タ及び工程を短縮できる製造方法を提供すること。【解決手段】  ＭＥＭＳレゾネ−タ１０は、半導体基板２０の表面に半導体製造プロセスによって形成される上部電極部３１を有する振動体３０と、振動体３０と半導体基板２０との間にゲート酸化により形成される犠牲層２５によって設けられる第１の空隙３５，第２の空隙３６と、上部電極部３１に対向して半導体基板２０に拡散層を設けることによって形成される下部電極５０と、が備えられている。【選択図】      図１
2006159300.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に半導体製造プロセスによって形成される上部電極部と梁部とを有する振動体と、
前記振動体と前記半導体基板との間にゲート酸化により形成される犠牲層によって設けられる空隙と、
前記上部電極部に対向して前記半導体基板に拡散層を設けることによって形成される下部電極と、
が備えられていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項２】
請求項１に記載のＭＥＭＳレゾネ−タにおいて、
前記空隙が、前記上部電極部と前記下部電極とが対向している第１の空隙と、前記振動体の梁部と前記半導体基板とが対向している第２の空隙と、から構成されていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項３】
請求項１または請求項２に記載のＭＥＭＳレゾネ−タにおいて、
前記上部電極部と前記下部電極の表面形状が、略同じ形状で形成されていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項４】
請求項１または請求項２に記載のＭＥＭＳレゾネ−タにおいて、
前記下部電極が、複数に分割されて形成されていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項５】
請求項１または請求項２、請求項４のいずれか一項に記載のＭＥＭＳレゾネ−タにおいて、
前記振動体の長手方向の略中央部に幅方向両側に突出する突起部と、
前記突起部を含む前記上部電極部に対向して設けられる前記下部電極と、
が備えられていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項６】
請求項１ないし請求項４のいずれか一項に記載のＭＥＭＳレゾネ−タにおいて、
前記振動体の梁部が前記半導体基板の表面に対して平行な同一平面で形成されていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項７】
請求項５に記載のＭＥＭＳレゾネ−タにおいて、
前記下部電極の表面が、前記振動体の梁部が形成される平面範囲内における前記半導体基板の表面と同一平面内に形成されていることを特徴とするＭＥＭＳレゾネ−タ。
【請求項８】
半導体製造プロセスによって半導体基板に上部電極部と梁部とを有する振動体を形成するＭＥＭＳレゾネ−タの製造方法であって、
前記半導体基板の表面に選択酸化により素子分離して絶縁層を形成する工程と、
前記絶縁層と、分離している前記絶縁層を連続し、前記上部電極部と前記半導体基板に形成される下部電極との間の空隙形成層と、を含む犠牲層を形成するゲート酸化工程と、
前記下部電極としての拡散層を形成する拡散層形成工程と、
前記犠牲層の上面に前記振動体を形成する工程と、
前記犠牲層を除去する工程と、
を含むことを特徴とするＭＥＭＳレゾネ−タの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造プロセスを用いて形成されるＭＥＭＳレゾネ−タと、その製造方法に関する。
【背景技術】
【０００２】
微細加工技術の進展に伴い、いわゆるマイクロマシン（ＭＥＭＳ：Ｍｉｃｒｏ  Ｅｒｅｃｔｒｏｎｉｃｓ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子が注目されている。
従来、基板上に設けられたポリシリコンからなる下部電極と、基板を覆う状態で設けられると共に下部電極を底部とした孔パターンを備えた層間絶縁膜と、孔パターン内を空間部としてこの上部を横切るようにして層間絶縁膜上に設けられた帯状のやはりポリシリコンからなる振動子電極（上部電極）とを備え、振動子電極が、孔パターンの側壁に沿って凹状に設けられているＭＥＭＳ素子が知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００４−１８１５６７号公報（第５〜７頁、図１〜３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような特許文献１では、振動子電極（上部電極）と下部電極とがポリシリコンで形成され、また、上部電極と下部電極との空隙を形成するために専用の犠牲層をＣＶＤ法などの手段により形成している。このような構造、或いは製造方法では、ＣＭＯＳ製造プロセスを活用する製造方法としては、工程数が増加するというような課題がある。また、ＣＶＤ法による犠牲層の形成は、上部電極と下部電極との狭い電極間空隙を高精度に形成することは困難であるというような課題もある。
【０００５】
本発明の目的は、上述の課題を解決することを要旨とし、ＭＥＭＳレゾネ−タ形成のための特殊な製造方法を用いることなく、ＣＭＯＳ製造プロセス工程で高精度な上部電極と下部電極の電極間空隙を形成し、このことにより安定した振動モードと振動周波数を得られるＭＥＭＳレゾネ−タ及び製造工程を短縮できる製造方法を提供することである。
【課題を解決するための手段】
【０００６】
半導体基板の表面に半導体製造プロセスによって形成される上部電極部と梁部とを有する振動体と、前記振動体と前記半導体基板との間にゲート酸化により形成される犠牲層によって設けられる空隙と、前記上部電極部に対向して前記半導体基板に拡散層を設けることによって形成される下部電極と、が備えられていることを特徴とする。
ここで、振動体としては、例えば、ポリシリコンを採用する。
【０００７】
この発明によれば、振動体をポリシリコンで形成し、下部電極を拡散層によって形成し、上部電極部と下部電極の間の空隙は、ゲート酸化により形成される犠牲層によって設けられているので、前述した上部電極部及び下部電極共にポリシリコンで形成する前述の従来技術に比べ上部電極部と下部電極との間の空隙の極く小さい距離（電極間距離）を高精度に形成することができ、安定したした振動モードと周波数特性を得ることができる。また、拡散層は、一般に用いられるＣＭＯＳ製造プロセスによる拡散層形成工程で形成することができるため、製造工程を短縮することができる。
【０００８】
また、前記空隙が、前記上部電極部と前記下部電極とが対向している第１の空隙と、前記振動体の梁部と前記半導体基板とが対向している第２の空隙と、から構成されていることが好ましい。
ここで、第１の空隙は、振動体の縦方向の振動を支配する要件の一つである上下の電極間距離の管理空隙であり、第２の空隙は、振動体が振動する際に、振動体と半導体基板の表面が接触しないように設定する管理空隙である。
【０００９】
従って、このような構造にすれば、上部電極部と下部電極とが対向している第１の空隙は、平面方向の管理範囲を限定することができるので、高精度に電極間距離を管理することができ、また、第２の空隙は、第１の空隙よりも管理をゆるくしてもよいため、製造上の歩留まりを向上することができる。
【００１０】
また、前記上部電極部と前記下部電極の表面形状が、略同じ形状で形成されていることが好ましい。
このようにすれば、上部電極部と下部電極との間の電荷の移動が上下電極の範囲以外に分散しにくいため、効率がよい振動体の駆動を行うことができる。
【００１１】
また、本発明の構造では、前記下部電極が、複数に分割されて形成されていることが好ましい。
【００１２】
このようにすれば、下部電極の数、分割された下部電極それぞれの間隔や大きさなどを選択的に形成することにより、所望の周波数特性を容易に得ることができる。下部電極は、前述したように拡散層で形成されているので、詳しくは後述する実施の形態において説明するが、ＣＭＯＳ製造プロセスによって電極の数、それぞれの間隔や大きさなどを自在に選択して形成することができる。
【００１３】
また、本発明の構造では、前記振動体の長手方向の略中央部に幅方向両側に突出する突起部と、前記突起部を含む前記上部電極部に対向して設けられる前記下部電極と、が備えられていることが好ましい。
なお、突起部としては、例えば、幅方向に櫛歯状に設けることができる。
【００１４】
このように、振動体に突起部を設け、この突起部に対向した下部電極が設けられているため、この突起部の位置、大きさ、形状を適宜設定することにより、異なる振動モードや周波数特性を有するＭＥＭＳレゾネ−タを容易に提供することができる。
【００１５】
また、前記振動体の梁部が前記半導体基板の表面に対して平行な同一平面で形成されていることが好ましい。
【００１６】
このようにすれば、振動体の振動部としての梁部が単純梁形状となるため、振動モードを単純化して設計することができ、このことから安定した周波数特性を得ることができる。また、振動体の形状が単純であるので、製造しやすく、製造上の管理も容易になるため製造効率を高めることができる。
【００１７】
さらに、前記下部電極の表面が、前記振動体の梁部が形成される平面範囲内における前記半導体基板の表面と同一平面内に形成されていることが望ましい。
【００１８】
このようにすれば、振動体の振動部としての梁部と対向する半導体基板表面が同一平面に形成されているため、安定した振動モードを得ることができる。
【００１９】
本発明のＭＥＭＳレゾネ−タの製造方法は、半導体製造プロセスによって半導体基板に上部電極部と梁部とを有する振動体を形成するＭＥＭＳレゾネ−タの製造方法であって、前記半導体基板の表面に選択酸化により素子分離して絶縁層を形成する工程と、分離している前記絶縁層を連続し、前記上部電極部と前記半導体基板に形成される下部電極との間の空隙形成層と、を含む犠牲層を形成するゲート酸化工程と、前記下部電極としての拡散層を形成する拡散層形成工程と、前記犠牲層の上面に前記振動体を形成する工程と、前記犠牲層を除去する工程と、を含むことを特徴とする。
ここで、半導体製造プロセスとしては、ＣＭＯＳ製造プロセスを採用することが最も好ましい。
【００２０】
本発明の製造方法によれば、上部電極部を有する振動体、拡散層より成る下部電極、上部電極部と下部電極との間の空隙を形成するための犠牲層とが、半導体製造プロセスによって形成できるため、工程数を少なくすることができ、製造効率を高めることができる。また、上部電極部と下部電極との間の空隙を形成するための犠牲層がゲート酸化工程によって形成されるので、非常に狭い空隙（電極間距離）を精度よく形成することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の実施形態１に係るＭＥＭＳレゾネ−タを示す平面図及び断面図、図２，３はＭＥＭＳレゾネ−タの製造方法を示す断面図、図４は実施形態２に係るＭＥＭＳレゾネ−タの製造方法を示す断面図、図５は実施形態３に係るＭＥＭＳレゾネ−タを示す平面図、図６は実施形態４に係るＭＥＭＳレゾネ−タを示す断面図、図７は実施形態５に係る断面図である。
（実施形態１）
【００２２】
図１（ａ）には、実施形態１に係るＭＥＭＳレゾネ−タの平面図、図１（ｂ）には、図１（ａ）のＡ―Ａ断面図、図１（ｃ）には、図１（ａ）のＢ―Ｂ断面図が示されている。図１（ａ）〜図１（ｃ）において、本実施形態のＭＥＭＳレゾネ−タ１０は、Ｓｉ層からなる半導体基板２０表面に、後述する拡散層形成工程によって形成される拡散層からなる下部電極５０と、下部電極５０の上面に第１の空隙３５を有してポリシリコンからなる振動体３０とから構成されている。
なお、半導体基板２０は、図示しないが、トランジスタ等の複数の回路素子を内臓しており、これらの回路素子は、ＭＥＭＳ素子を駆動制御する駆動制御回路である。このような駆動制御回路を含む半導体基板２０と一体で振動体（ビーム）３０が形成されている。
【００２３】
半導体基板２０には、アンカー接続部２６，２７が半導体基板２０の表面から突出して形成されている（図１（ｃ）、参照）。また、アンカー接続部２６，２７を結んだ直線状中央には下部電極５０が形成されている。このアンカー接続部２６，２７に振動体３０のアンカー部３３，３４がそれぞれ接続されている。
【００２４】
振動体３０は、半導体基板２０の上面に半導体製造プロセスによって形成される短冊状の形状に形成され、両端部にアンカー部３３，３４が半導体基板２０側に突出して形成されている。また、アンカー部３３，３４を結ぶ直線状中央部には下部電極５０側に突出した上部電極部３１が形成されている。振動体３０は、アンカー部３３，３４を支点とする両端支持梁であり、アンカー部３３と上部電極部３１との間、上部電極部３１とアンカー部３４との間は振動梁部３２Ａ，３２Ｂである。
なお、本発明においては、上部電極部３１は振動体３０と同じ材料で一体に形成されているが、下部電極５０との間で吸引、反発を繰り返して振動する構造であるため、特に上部電極部として説明する。
【００２５】
振動体３０と半導体基板２０との間には、犠牲層２５（図２（ｅ）、参照）によって形成された第１の空隙３５と第２の空隙３６とが形成されている。第１の空隙３５は、上部電極部３１と下部電極５０との間で振動体３０を駆動させるために必要な電荷の移動と、所望の振幅を得るために、概ね０．０１μｍ〜０．２μｍの範囲で所望の値に形成されている。
【００２６】
続いて、実施形態１におけるＭＥＭＳレゾネ−タ１０の製造方法について図面を参照して説明する。
図２は、実施形態１に係るＭＥＭＳレゾネ−タ１０の製造方法を図１（ａ）で示すＡ−Ａ断面で視認した断面図、図３はＢ−Ｂ断面を視認した断面図である。まず、図２（ａ）において、Ｓｉ層からなる半導体基板２０の表面にＳｉＯ2からなる絶縁層２１を形成し、その上面に、Ｓｉ3Ｎ4からなる絶縁層２２を後述する下部電極及びアンカー接続部の位置と形状で形成する。
【００２７】
図２（ｂ）は、選択酸化により素子分離して犠牲層となる絶縁層２３を形成する工程を示す。図２（ｂ）において、絶縁層２２を挟んで半導体基板２０の厚み方向内側及び外側に選択酸化層としてのＳｉＯ2からなる絶縁層２３を形成する。この絶縁層２３は、素子分離層としての選択酸化層、いわゆるＬＯＣＯＳ（Ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｃｏｎ）である。また、絶縁層２３は、犠牲層２５（図２（ｅ）、参照）の１部である。
このとき、絶縁層２２の下部の半導体基板２０には凸部２０Ａが形成されるが、この凸部２０Ａは、下部電極領域である。
【００２８】
次に、図２（ｃ）で示すように、絶縁層２２をエッチングにより除去する。続いて、凸部２０Ａを含んで絶縁層２３の表面にわたってＳｉＯ2からなる絶縁層２４を形成する（図２（ｄ）に示す）。凸部２０Ａ上面に形成される絶縁層２４Ａは、上部電極部３１と下部電極５０との間の第１の空隙３５（図２（ｈ）、参照）を形成する空隙形成層２４Ａである。
【００２９】
続いて、ＣＭＯＳ製造プロセスにおけるゲート酸化工程を行い犠牲層２５を形成する（図２（ｅ）、参照）。ゲート酸化工程では、予め形成された絶縁層２３とその上面に形成された絶縁層２４とが共にＳｉＯ2で構成されているため、空隙形成層２４Ａと連続した犠牲層２５を形成する。続いて、拡散層形成工程によって下部電極５０を形成する。
【００３０】
図２（ｆ）には、拡散層形成工程が示されている。図２（ｆ）において、まず、犠牲層２５の上面にマスクレジスト４０を形成する。そして熱拡散または不純物をイオン注入して熱拡散することによって拡散層よりなる下部電極５０を形成する。なお、半導体基板（Ｓｉ層）２０がｐ型のＳｉ層のとき、下部電極（拡散層）５０はｎ+層が形成される。マスクレジスト４０は、空隙形成層２４Ａの周縁とアンカー部２６，２７（図３、参照）を除く範囲に形成されており、マスクレジスト４０の開口部範囲の犠牲層２５のうち薄区形成された空隙形成層２４Ａの下部の半導体基板２０に自己整合（セルフアライン）によって拡散層が形成される。厚い犠牲層（図２（ｃ）で示す絶縁層２３の範囲）には、拡散層は形成されない。この拡散層が下部電極５０である。従って、下部電極５０は、犠牲層２５の空隙形成層２４Ａの形状と略同じ形状に形成される。
下部電極５０を形成した後、振動体３０を形成する。
【００３１】
図２（ｇ）に振動体３０の形成工程を示す。図２（ｇ）において、犠牲層２５の上面に所定の形状の振動体３０がＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）等によってポリシリコンで形成される。振動体３０の下部電極と対向する凸部は上部電極部３１であり、下部電極５０の平面形状と略同じで、相互に平行な面を有している。なお、振動体３０の上部電極部３１は、犠牲層２５の空隙形成層２４Ａの表面に倣って形成されている。
従って、上部電極部３１と下部電極５０の対向する表面の形状は、空隙形成層２４Ａの形状によって規制されるため略同じ形状となる。
続いて、犠牲層２５を除去する。
【００３２】
図２（ｈ）に犠牲層２５を除去する工程を示す。図２（ｈ）において、犠牲層２５をウエットエッチング等により除去する。こうして振動体３０は、アンカー部３３，３４（図１（ｃ）、参照）で支持された両端支持梁の如く形成される。この際、上部電極部３１と下部電極５０との間に形成される空隙３５の距離（電極間距離）は、０．０１μｍ〜０．２μｍの範囲で所望に値に形成されている。この空隙（電極間距離）は、振動体３０の振動周波数及び振幅から求められる。
【００３３】
続いて、本実施形態に係るＭＥＭＳレゾネ−タのアンカー部の製造方法について図面を参照して説明する。なお、アンカー部も前述した製造工程（図２、参照）で形成する。
図３は、アンカー部の製造工程を示す断面図である。図３（ａ）には、前述した図２（ａ）〜図２（ｅ）で示す工程を経て下部電極５０が形成された状態が示されている。ここで、アンカー部２６，２７には、マスクレジストによってマスクされ拡散層は形成されず絶縁層２４Ｂが残る。この絶縁層２４Ｂがあるとポリシリコンよりなる振動体３０を接続形成ができないため、アンカー接続部２６，２７上面に形成されている絶縁層２４をエッチングにより除去する（図示せず）。続いて振動体３０を形成する。
【００３４】
図３（ｂ）には、振動体形成工程が示されている。この振動体３０は、前述した図２（ｇ）と同一工程で形成される。ここで、振動体３０のアンカー部３３と３４は、絶縁層２４Ｂが除去されているため、半導体基板２０のアンカー接続部２６，２７とそれぞれ密着接続され、半導体基板２０と振動体３０とが一体で形成される。
【００３５】
続いて、犠牲層２５をウエットエッチングにより除去する。
図３（ｃ）には、犠牲層２５を除去した状態が示されている。このようにして形成された振動体３０は、アンカー部３３，３４がアンカー接続部２６，２７に接続された両端支持梁であり、電極部３１と振動体３０の振動部としての梁３２Ａ，３２Ｂとが形成されている。
【００３６】
従って、前述した実施形態１では、振動体３０をポリシリコンで形成し、下部電極５０を拡散層によって形成し、上部電極部３１と下部電極５０の空隙は、ゲート酸化により形成される犠牲層２５の一部である空隙形成層２４Ａによって形成されているので、前述した上部電極部３１及び下部電極５０共にポリシリコンで形成する従来技術に比べ上部電極部３１と下部電極５０との間の空隙の距離（電極間距離）を、この距離の±５％以下の高精度に形成することができ、安定した振動モードと周波数特性を得ることができる。また、下部電極５０は、一般に用いられるＣＭＯＳ製造プロセスによる熱拡散またはイオン注入などの拡散層形成工程で形成することができるため、ポリシリコンで形成する従来例に比べ製造工程を短縮することができる。
【００３７】
また、上部電極部３１と下部電極５０とが対向している第１の空隙３５は、管理範囲を限定することができるので、高精度に電極間距離を管理することが容易にでき、また、第２の空隙３６は、振動体３０の可動部が半導体基板２０の表面に接触しなければよいので、第１の空隙よりも管理をゆるくしてもよいため、製造上の歩留まりを向上することができる。
【００３８】
さらに、上部電極部３１と下部電極５０が、犠牲層２５の空隙形成層２４Ａの形状に倣って形成されるため、それぞれ対向する面の形状が略同じ形状に形成されているので、上部電極部３１と下部電極５０との間の電荷の移動が上下の電極の範囲以外に分散しにくいため、効率がよい振動体の駆動を行うことができる。
（実施形態２）
【００３９】
続いて、本発明に係る実施形態２について図面を参照して説明する。実施形態２は、前述した実施形態１に対して下部電極の構成が異なることに特徴を有している。他の構成は、実施形態１と同じであるため、共通部についての説明を省略し、同じ符号を付与している。
図４には、実施形態２に係るＭＥＭＳレゾネ−タと、その製造方法の断面図が示されている。なお、アンカー部の構成と犠牲層２５の形成までの工程は実施形態１（図３、図２（ａ）〜（ｅ）に示す）と同じため説明を省略する。
【００４０】
図４（ａ）には、犠牲層２５の上面にマスクレジスト４０を形成する工程が示されている。図４（ａ）において、犠牲層２５を形成した後、マスクレジスト４０を、空隙形成層２４Ａを含めて犠牲層２５の表面に形成する。マスクレジスト４０には、開口部４１〜４３が開設されている。続いて、拡散層形成工程に移行する。
【００４１】
図４（ｂ）には、拡散層形成工程を示す。拡散層形成工程では、実施形態１と同様に、熱拡散またはイオン注入によって拡散層よりなる下部電極を形成する。マスクレジスト４０には、開口部４１〜４３が開設されているので、この開口部４１〜４３の部分だけに図４（ｂ）に示すような拡散層、つまり下部電極５１〜５３が形成される。続いて、振動体３０を形成する。
【００４２】
図４（ｃ）には、振動体形成工程が示されている。振動体３０は、実施形態１（図２（ｇ）、参照）と同様に犠牲層２５の上面に所定の形状でＣＶＤ法によってポリシリコンで形成する。振動体３０の下部電極と対向する凸部表面は上部電極部３１であり、下部電極を含め周縁の平面２０Ａとは相互に平行な面を有している。なお、振動体３０の上部電極部３１は、犠牲層２５の空隙形成層２４Ａの表面に倣って形成されている。
続いて、犠牲層２５をウエットエッチングによって除去する。
【００４３】
図４（ｄ）には、犠牲層２５を除去してＭＥＭＳレゾネ−タが形成された状態がしめされている。なお、図４では、下部電極は３本に分割されて形成されているが、下部電極の数は限定されるものではなく、１本または２本、または３本以上でも良い。また、下部電極５１，５２，５３は、平行な直線で形成してもよく、同心円状に形成しても良い。
【００４４】
従って、前述した実施形態２によれば、下部電極の数、分割された下部電極それぞれの間隔や大きさなどを選択的に形成することより、所望の周波数特性を容易に得ることができる。下部電極は、前述したように拡散層で形成されているので、ＣＭＯＳ製造プロセスによって電極の数、それぞれの間隔や大きさなどを自在に選択して形成することができる。
（実施形態３）
【００４５】
続いて、本発明に係る実施形態３について図面を参照して説明する。実施形態３は、前述した実施形態２に対して振動体３０の形状及びそれに対応する下部電極の構成が異なることを特徴としている。アンカー部を含め実施形態１，２と同じ形状の部位には同じ符合を付与している。
図５は、実施形態３に係るＭＥＭＳレゾネ−タ１０を示す部分平面図であり、振動体３０と下部電極５４〜５６との関係を示している。図５において、振動体３０の長手方向中央部には、幅方向両側に突出した３対の櫛歯状の突起部３０Ａ〜３０Ｃが設けられている。これら突起部３０Ａ〜３０Ｃが前述した実施形態１，２において説明した上部電極部３１に対応している。また、半導体基板２０の前記突起部３０Ａ〜３０Ｃの形状に対応した下部電極５４〜５６が拡散層形成工程によって形成されている。
【００４６】
この実施形態３に係るＭＥＭＳレゾネ−タ１０は、前述した実施形態２と同じ製造方法で形成することができるので、特別な工程を付加する必要はない。
【００４７】
なお、櫛歯状の突起部は、図５では３対設けられているが、３対に限らず何本でも適宜選択して設けることができる。例えば、２本でも、４本でもそれ以上でもよく、また、突起部の大きさも任意に設定することができる。
さらに、図５では、突起部３０Ａ〜３０Ｃは、振動体３０の幅方向に対称形に設けられているが、必ずしも対称形にしなくてもよく、例えば、左右の突起部を千鳥配置にしてもよく、大きさを変えてもよい。
突起部をこのように設けても、下部電極は、上部電極部に対応した形状にしておくことが好ましい。
【００４８】
従って、前述した実施形態３によれば、振動体３０に突起部３０Ａ〜３０Ｃを設け、この突起部に対向した下部電極５４〜５６が設けられているため、この突起部の配置、大きさ、形状を適宜設定することにより、異なる振動モードや周波数特性を有するＭＥＭＳレゾネ−タを容易に提供することができる。
（実施形態４）
【００４９】
続いて、本発明に係る実施形態４について図面を参照して説明する。実施形態４は、振動体３０の梁部３７が前記半導体基板の表面に対して平行な同一平面で形成されていることに特徴を有している。
図６は、実施形態４に係るＭＥＭＳレゾネ−タ１０を示す断面図である。図６において、ＭＥＭＳレゾネ−タ１０は、前述した実施形態１（図２、参照）と同じ工程で形成されるが、犠牲層２５を振動体３０の梁部３７の範囲にわたって形成し、振動体３０を形成した後、犠牲層２５を除去することで、梁部３７が、半導体基板２０の表面と平行で、且つ同一平面に形成されている。上部電極部としての振動体３０と下部電極５０との空隙３５の距離（電極間距離）を所定の距離にするために、犠牲層２５の上面を所定厚みにＣＭＰ（Ｃｈｅｍｉｃａｌ  ａｎｄ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等の手段で研磨してもよい。
【００５０】
実施形態４によるＭＥＭＳレゾネ−タ１０は、振動体３０の振動部としての梁部３７が単純両端支持梁形状となるため、振動モードの設計がし易くなると共に、振動モードを単純化して設計することができ、安定した周波数特性を得ることができる。また、振動体３０の形状が単純であるので、製造しやすく、これらのことから製造上の管理も容易になるため製造効率を高めることができる。
（実施形態５）
【００５１】
次に、本発明の実施形態５について図面を参照して説明する。実施形態５は、振動体３０と対向する半導体基板２０の表面を同一平面に形成することに特徴を有し、実施形態２の製造方法にて製造される構造であるので、製造方法及び構造上の共通部分については説明を省略し、同じ符号を付与する。
図７は、実施形態５に係るＭＥＭＳレゾネ−タ１０を示す断面図である。図７において、半導体基板２０の表面の選択酸化によって形成される絶縁層２３の間の凸部２０Ａには拡散層形成工程によって拡散層としての下部電極５０が形成されている。絶縁層２３は、実施形態１（図２（ｃ）、参照）に比べ、振動体３０の梁部３７の長さに相当する位置に形成される。下部電極５０は、マスクレジストにより形成位置が決められ（図４（ａ）、参照）、開口部のみに拡散層（下部電極５０）が形成される。下部電極５０は、周縁の凸部２０Ａの表面と同一平面内に形成されている。
【００５２】
振動体３０は、前述の実施形態１と同様な製造工程で製造されるが（図２，３、参照）
、振動部としての梁部３７は同一平面で形成され、空隙３５を有して、半導体基板２０の表面（凸部２０Ａ及び下部電極５０の表面を含む）に平行である。
【００５３】
このような実施形態５の構造によれば、振動体３０の振動部としての梁部３７と、梁部３７と対向する半導体基板２０の表面が、それぞれ同一平面、且つ、平行に形成されているため、電極間距離が一定となり、より安定した振動モードを得ることができる。
また、同じスペースであれば、実施形態４と共に、梁部３７の長さを長く設定することができるので、周波数帯域を広くすることができる。
【００５４】
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前述の実施形態１〜実施形態５では、それぞれの特性を生かす構造及び製造方法を示しているが、それぞれを組み合わせることが可能である。
例えば、実施形態３の突起部３０Ａ〜３０Ｃを設ける構造は実施形態４及び実施形態５に応用することができる。
【００５５】
また、実施形態２における下部電極を分割する構造は、実施形態５に応用することができ、それぞれの特徴を合わせた効果を得ることができる。
【００５６】
また、前述の実施形態１〜実施形態５では、振動体３０が両端支持梁構造を例示したが、振動体の形状は、両端支持梁構造に限らず、例えば、片持梁構造でも、中心部（上部電極）から放射状に梁が延在する構造の振動体を有するＭＥＭＳレゾネ−タにも応用することができる。
【００５７】
従って、本発明によれば、ＭＥＭＳレゾネ−タ形成のための特殊な製造方法を用いることなく、ＣＭＯＳ製造プロセス工程で高精度な上部電極部と下部電極の電極間距離を形成し、このことにより安定した振動モードと振動周波数を得られるＭＥＭＳレゾネ−タ及び工程を短縮できる製造方法を提供することができるという効果がある。
なお、本発明のＭＥＭＳレゾネ−タは、駆動回路等を内臓する半導体チップに一体に形成されるＭＥＭＳ発信器、ＭＥＭＳ共振器等に採用することができる。
【図面の簡単な説明】
【００５８】
【図１】（ａ）は、本発明の実施形態１に係るＭＥＭＳレゾネ−タを示す平面図、（ｂ）は、Ａ―Ａ断面を示す断面図、（ｃ）は、Ｂ−Ｂ断面を示す断面図。
【図２】（ａ）〜（ｈ）は、本発明の実施形態１に係るＭＥＭＳレゾネ−タの製造方法を示す断面図。
【図３】本発明の実施形態１に係るＭＥＭＳレゾネ−タのアンカー部の製造方法を示す断面図。
【図４】本発明の実施形態２に係るＭＥＭＳレゾネ−タの製造方法を示す断面図。
【図５】本発明の実施形態３に係るＭＥＭＳレゾネ−タを示す平面図。
【図６】本発明の実施形態４に係るＭＥＭＳレゾネ−タを示す断面図。
【図７】本発明の実施形態５に係るＭＥＭＳレゾネ−タを示す断面図。
【符号の説明】
【００５９】
１０…ＭＥＭＳレゾネ−タ、２０…半導体基板、２５…犠牲層、３０…振動体、３１…上部電極部、３５…第１の空隙、３６…第２の空隙、５０…下部電極。
【図１】
2006159300.tif 000003
【図２】
2006159300.tif 000004
【図３】
2006159300.tif 000005
【図４】
2006159300.tif 000006
【図５】
2006159300.tif 000007
【図６】
2006159300.tif 000008
【図７】
2006159300.tif 000009