(57)【要約】【課題】周辺装置、周辺機器制御装置の低消費電力化の構成を提供する。【解決手段】バスに接続されたプロセッサなどの処理手段に対する周辺装置を制御するための、該バスに接続された周辺制御装置において、前記バスを介して、前記処理手段からのアクセスの開始を検出する活性化開始検出手段と、該アクセスにもとづく動作の終了を検出する活性化終了検出手段と、前記活性化開始検出手段および前記活性化終了検出手段の出力に対応して、当該周辺制御装置の消費電力を制御する消費電力制御手段とを備えた。周辺装置、周辺機器制御装置の低消費電力化が図れる。また、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩを提供することができる。さらに、周辺制御装置において、外部のプロセッサ等からのコマンド待ち状態における消費電力を削減し、かつ、良好な応答性を維持することができる。特に、ＳＣＳＩシステムの消費電流の削減を容易に行なうことが可能である。【選択図】図１
2006209798.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体と、外部からのコマンドに応答してデータのリード又はライト処理を実行するコントローラとを具備する記憶装置であって、
前記コントローラ内の一部の回路は、前記コントローラ内の他の回路へのクロックの供給／停止を制御し、
前記コントローラは、前記コントローラ内の一部の回路及び前記コントローラ内の他の回路を用いて前記データのリード又はライト処理を実行し、
前記コントローラ内の一部の回路は、前記データのリード又はライト処理が終了した場合に、前記コントローラ内の他の回路への前記クロックを停止することを特徴とする記憶装置。
【請求項２】
前記コントローラ内の他の回路は、前記データのリード又はライト処理を終了した場合に、前記データのリード又はライト処理の終了を示す終了信号を前記コントローラ内の一部の回路へ送信し、
前記コントローラ内の一部の回路は、前記終了信号を前記コントローラ内の他の回路から受信した場合に、前記コントローラ内の他の回路への前記クロックを停止することを特徴とする請求項１記載の記憶装置。
【請求項３】
前記コントローラの一部の回路は、前記コントローラ内の他の回路へのクロックの供給／停止を制御する制御回路と、前記外部からのコマンドを保持する保持回路とを含み、
前記コントローラの他の回路は、入出力制御回路と、前記コマンドを設定可能なレジスタとを含むことを特徴とする請求項１又は２記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワークステーション，パーソナルコンピュータ等の周辺装置、特に周辺機器制御装置の半導体集積回路の低消費電力化のための構成に関する。
【背景技術】
【０００２】
従来、ワークステーション、パーソナルコンピュータ等の周辺装置、これを制御する周辺制御用のＬＳＩ（Large Scale Integrated）の低消費電力化について種々の検討がなされている。
【０００３】
例えば、周辺制御用ＬＳＩでは低消費電力モード指定の専用の入力端子を有し、外部マイクロプロセッサや低消費電力コントローラからの出力信号によって、指示された期間、低消費電力モードを保つよう構成される。これによって、周辺制御用ＬＳＩの内部の、例えば基準クロックで動作するディジタル回路においては、その一部又は全部のクロックを上述した指定期間停止させることにより、低消費電力化を図っていた。又、周辺制御用ＬＳＩの内部のアナログ回路においても、指定期間中、電流源回路の一部又は全てをカットオフさせることで低消費電力化を図っていた。
【０００４】
又、他の従来例として、ハードディスク、ＣＤＲＯＭ（Compact Disk Read Only Memory)、フロッピーディスクなどの周辺装置においては、アルプス電気株式会社発行の、小型ハードディスク装置、ＤＲＲ０４０Ｃ製品仕様書（第１版）に記載のように、システムの小型軽量化のために、ホストコンピュータを構成するマイクロプロセッサ等から、コマンドを受け取り、実行しているとき以外、消費電力を抑える構造となっている。
【０００５】
図２０にＤＲＲ０４０Ｃの構成概略図を示す。このＤＲＲ０４０Ｃは、磁性体よりなる円板１８０１および該円板１８０１に記録された磁気情報を読み取るヘッド１８０２、該ヘッド１８０２を前記円板１８０１上の目的の位置まで動かすヘッドアクチュエータ１８０３、前記円板１８０１を回転させるスピンドルモーター１８０４、前記ヘッドアクチュエータ１８０３の動作を制御するアクチュエータ制御回路１８０５、ＤＲＲ０４０Ｃ全体の動作を制御するＣＰＵ（Central Processing Unit)１８０６、該ＣＰＵ１８０６からの制御信号により前記スピンドルモータ１８０４を制御するスピンドルモータ制御回路１８０７、前記ＣＰＵ１８０６からのデジタル情報をアナログ情報にかえ前記アクチュエータ制御回路１８０５に渡すＤ／Ａコンバータ１８０８、前記ヘッド１８０２から読み取られた信号を、波形整形し、パルス列に変換するＲＥＡＤ／ＷＲＩＴＥ回路１８１０、該ＲＥＡＤ／ＷＲＩＴＥ回路１８１０によって作られたパルス列をパラレルデータに変換するハードディスクコントローラ１８１１、前記ＲＥＡＤ／ＷＲＩＴＥ回路１８１０により検出された、ヘッド位置決めなどのアナログ情報をデジタル情報に変え前記ＣＰＵ１８０６に渡すＡ／Ｄコンバータ１８０９、円板１８０１より読み取られた信号またはＡＴバス１８１２から与えられた信号を一時的に保存し、ＡＴバス１８１２と円板１８０１の読み取りの速度差を調整するバッファ１８１３、ＣＰＵ１８０６により制御されＡＴバス１８１２を制御するＡＴバス制御回路１８１４から構成される。
【０００６】
なお、ここでＡＴバスとはＰＣ／ＡＴ（これは、米国ＩＢＭ社の登録商標である。）のインタフェースを有するバスを意味する。
【０００７】
ＤＲＲ０４０Ｃは、ＡＴバスからコマンドを受け取り実行していないとき、以下のように制御し消費電力を抑える。
【０００８】
１．ＡＴバスから受け取ったコマンドがすべて完了したとき、ＤＲＲ０４０Ｃは、アイドルモード（１）にはいる。アイドルモート（１）の状態にあるとき、ＤＲＲ０４０Ｃ内のＣＰＵ１８０６は前記ハードディスクコントローラ１８１１を停止させ、前記ＲＥＡＤ／ＷＲＩＴＥ回路１８１０の電源を切断する。
【０００９】
２．アイドルモード（１）にはいってから更に５秒間ＡＴバスからアクセスされなかったとき、ＤＲＲ０４０Ｃは、アイドルモード（２）にはいる。アイドルモード（２）の状態にあるとき、ＤＲＲ０４０Ｃ内のＣＰＵ１８０６は、前記アクチュエータ制御回路１８０５、Ｄ／Ａコンバータ１８０８、Ａ／Ｄコンバータ１８０９の電源を切断する。
【００１０】
３．アイドルモード（２）にはいってから一定時間（デフォルトは３分）ＡＴバスからアクセスされなかったとき、ＤＲＲ０４０Ｃはスタンバイモードにはいる。スタンバイモードの状態にあるとき、ＤＲＲ０４０Ｃ内のＣＰＵ１８０６は、前記スピンドルモータ制御回路１８０７およびスピンドルモータ１８０４の電源を切断する。また、ＣＰＵ１８０６もスリープ状態になる。
【００１１】
４．ＡＴバスからのスリープコマンドの受信により、ＤＲＲ０４０Ｃは、完全な低消費電力モードであるスリープモードにはいる。スリープモードの状態にあるとき、ＤＲＲ０４０Ｃはスタンバイモードの状態から更に、ＡＴバス制御回路１８１４をスリープ状態にする。スリープモードにあるとき、ＤＲＲ０４０ＣはＡＴバスからのコマンドを受け付けず、ＲＥＳＥＴによってのみ、ドライブを起動することが出来る。ＤＲＲ０４０Ｃは、上記のように動作することにより、ホストコンピュータから、コマンドを受け取り実行していないとき消費電力を抑えることが出来る。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述した従来技術のうち、前者においては、低消費電力化モードを周辺制御用ＬＳＩの外部のマイクロプロセッサやコントローラが指示している。そのため、最大限の低消費電力化を実現するためには、外部のマイクロプロセッサ等が、多数回低消費電力モード指命を出す必要があり、外部のマイクロプロセッサ等の負担が大き過ぎるという問題があった。
【００１３】
又、外部のマイクロプロセッサ等は、低消費電力化を指示する周辺制御用ＬＳＩ内部の動作状態を正確に把握できないため、きめ細かく低消費電力化のための制御を実行できず、最大限の低消費電力化を実現できないという問題点があった。
【００１４】
一方、後者の従来例においては、スタンバイモードでは、ＡＴバス制御回路１４にて消費される電流については考慮されておらず、消費電力が大きくなるという点で問題があった。又、完全な低消費電力モードであるスリープモードでは、コマンドを全く受け付けず、ホストコンピュータ等からのリセットによってのみ起動可能であり、応答性の点の考慮されておらず、ホストコンピュータのオーバーヘッドが大きくなるという問題があった。
【００１５】
本発明の目的は、周辺装置、周辺機器制御装置の低消費電力化の構成を提供することにある。
【００１６】
本発明の他の目的は、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩ等の周辺制御装置を提供することにある。
【００１７】
本発明の更なる目的は、外部のプロセッサ等からのコマンド待ち状態における、消費電力を削除できる周辺制御装置を提供することにある。
【００１８】
本発明の更なる他の目的は、外部のプロセッサ等からのコマンド待ち状態における消費電力を削減しても、応答性の良い周辺制御装置を提供することにある。
【００１９】
本発明の他の更なる目的は、ＳＣＳＩ（Small Computer System Interface)システムの消費電流の削減を容易に行なうことが可能であるＳＣＳＩバス制御装置を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するため、本発明においては、プロセッサ等の外部処理手段が接続されているバスに接続された周辺制御装置であって、外部処理手段からのアクセス開始を検出する活性化開始検出手段と、アクセス動作の終了を検出する活性化終了検出手段と、消費電力制御手段とを有し、活性化開始検出手段の出力により、消費電力制御手段が低消費電力モードの解除を行ない、活性化終了検出手段の出力により、消費電力制御手段が低消費電力モードに復帰するよう制御を行なう構成とする。
【００２１】
外部処理手段による周辺制御装置のアクセスは、外部処理手段から周辺制御装置に対するコマンド設定の際や、外部処理手段による周辺制御装置のステータス検出の際に開始される。
【００２２】
更に、本発明においては、ホストコンピュータやメインＣＰＵと周辺機器を接続するバスがＳＣＳＩバスで構成されたＳＣＳＩシステムにおいて、ホストコンピュータ等による周辺機器制御装置や周辺制御用ＬＳＩのアクセス開始となるセレクションフェーズの際のＳＣＳＩ用ＩＤを検出するＩＤ認識手段を上述した活性化開始検出手段とする構成とする。
【００２３】
本発明においては、周辺制御装置や周辺制御用ＬＳＩが外部のマイクロプロセッサ等のホストコンピュータからのコマンド待ちなどの状態において、低消費電力モードにしておき、ホストコンピュータからのコマンド設定／ステータス検出などのアクセス開始時に、低消費電力モードを解除する。これにより、装置やＬＳＩ内部における累積的な、無駄な消費電力の損失を削減させ、徹底した低消費電力化を実現することができる。
【００２４】
上述した、活性化開始検出手段、活性化終了検出手段、及び消費電力制御手段は周辺機器制御装置や周辺制御ＬＳＩの内部に位置する。周辺機器制御装置とは、メインＣＰＵに対する周辺機器の制御装置であり、例えば、ファイルコントローラ、表示コントローラ、キーボードコントローラ、プリンタコントローラ、通信コントローラを意味し、周辺制御ＬＳＩとはそれらの半導体集積回路をいう。
【００２５】
本発明において、消費電力制御手段は、低消費電力モードであるスリープモードにおいて、装置やＬＳＩ内部の主要部分のディジタル回路のクロック源、又はアナログ回路の電源をカットすることにより、装置やＬＳＩの主要部分の動作を停止させ、低消費電力状態を維持する。そして、ホストコンピュータやメインＣＰＵからのコマンド設定やステータス検出などによるアクセスが開始されると、常時動作している活性化開始検出手段がそのアクセス開始を検出し、この検出に基づき、消費電力制御手段が低消費電力モードを解除する。更に、このアクセス開始にともなう動作の終了を活性化終了検出手段が検出すると、消費電力制御手段は再度低消費電力モードを設定する。
【００２６】
本発明によるＳＣＳＩシステムにおいては、ＳＣＳＩのＩＤ認識手段を他の機能ブロックと分離し、コマンド待ち状態などにおいて、この他の機能ブロックをスリープモードに設定しておくことにより、ＳＣＳＩシステムの消費電力の削減を容易に行うことができる。
【００２７】
以上、本発明の概略を説明したが本発明はこれらの記載に限定されるものでない。又、本発明の他の側面は以下に説明する本発明の実施の形態から明らかになろう。
【発明の効果】
【００２８】
本発明によれば、周辺装置、周辺機器制御装置の低消費電力化が図れる。また、外部のプロセッサ等の負担を軽減しながら、消費電力を最大限に低減することができる周辺制御用ＬＳＩを提供することができる。さらに、周辺制御装置において、外部のプロセッサ等からのコマンド待ち状態における消費電力を削減し、かつ、良好な応答性を維持することができる。特に、ＳＣＳＩシステムの消費電流の削減を容易に行なうことが可能である。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を図面を用いて詳述する。
【００３０】
図３に、本発明の周辺機器制御装置又は周辺制御用ＬＳＩが用いられる情報処理装置の構成例を示す。この情報処理装置は、ワークステーションやパーソナルコンピュータ等の基本構成であり、メインＣＰＵ１４，ＲＯＭ１５，ＲＡＭ１６がバス５０に接続されている。このバス５０には、ファイルコントローラ１７、表示コントローラ１８、キーボードコントローラ１９、プリンタコントローラ２０、通信コントローラ２１等が接続されている。又、これらのコントローラには、それぞれファイル装置２２、液晶やＣＲＴディスプレイ２３、キーボード２４、プリンタ２５、通信路が接続されている。
【００３１】
本発明の周辺制御装置又は周辺制御用ＬＳＩとは、このような情報処理装置において、ファイルコントローラ１７、表示コントローラ１８、キーボードコントローラ１９、プリンタコントローラ２０、通信コントローラ２１等を意味する。
【００３２】
図１は、本発明の一実施の形態である周辺制御装置又は一チップ構成の周辺制御用ＬＳＩを示す図である。同図の消費電力制御回路２は、同図の装置又はＬＳＩが、バス５０を介してメインＣＰＵ１４からのコマンド設定又はコマンド以外のアクセスを受けていない時は、内部クロックを停止させ、レジスタ群８〜１０、Ｉ／Ｏ制御回路１１〜１３の動作を停止させ、スリープモードとして消費電力の損失を防ぐ消費電力制御手段であり、活性化検出手段の機能をも有する。このとき、消費電力制御回路２、アドレスラッチ３、ラッチ６、アドレスデコーダ４、ゲート５は常時動作状態になっている。
【００３３】
その後、メインＣＰＵ１８０６からのコマンド設定が発生すると、消費電力制御回路２は、メインＣＰＵ１４からのチップセレクト、ライトストローブ等、およびアドレスコーダ４、ゲート５の出力により、コマンド設定開始、すなわち、活性化を検出し、内部クロックをレジスタ群８〜１０及びＩ／Ｏ制御回路１１〜１３に供給する。
【００３４】
これにより、レジスタ群８〜１０、Ｉ／Ｏ制御回路１１〜１３は動作可能な状態になり、ラッチ６に保持されていたコマンドが各レジスタ群８〜１０内のコマンドレジスタに移される。このため、メインＣＰＵ１８０６からのコマンドの実行状態になる。このコマンド処理が終了すると、Ｉ／Ｏ制御回路１１〜１３は、活性化終了検出手段としてのＮＯＲゲート１に対しコマンド終了信号を出力し、これらのＮＯＲゲート１出力が消費電力制御回路２に入力される。消費電力制御回路２は、これにより再び内部クロック出力を停止させ低消費電力モードに戻る。
【００３５】
次にメインＣＰＵ１４からのコマンド設定以外のアクセスにおいては、チップセレクト、ライトストローブ又はリードストローブにより、消費電力制御回路２は、アクセス開始、すなわち、活性化を検知し、制御用ＬＳＩ又は制御装置を動作可能状態にし、低消費電力モードの解除を行なう。このとき、アドレスラッチ３、ラッチ６は常時動作状態になっている。ライトデータはラッチ６を介して内部へ、又、リードデータはゲート７を介して外部へ出力される。また、このような断続的なアクセスは、１回のサイクルが短いため、その終了を消費電力制御回路２内に設けられた活性化終了検出手段が検知し、低消費電力モードにもどす。
【００３６】
次に、消費電力制御回路２の内部構成の一例を、図２のブロック図、及び図４、図５のタイミングチャートを用いて説明する。メインＣＰＵ１４からアドレス、コマンドデータが、チップセレクトとライトストローブなどの制御信号と共に送られてくると、消費電力制御回路２では、チップセレクト及びライトストローブから図４に示すようにゲート２６、ゲート２８を介して、ＲＳフリップフロップ２９がセットされる（時点ｔ1 ）。
【００３７】
又このとき、ゲート４３の出力のラッチイネーブル信号によりコマンドデータがラッチ６に保持され、同様にアドレスが、ゲート２８の出力アドレスラッチイネーブルによりアドレスラッチ３に保持される。ＲＳフリップフロップ２９の出力は、エッジトリガフリップフロップ３１，３２により周期化され、フリップフロップ３２の出力は、ゲート３３を介して内部クロックを作動させ、低消費電力モードを解除する（時点ｔ2）。
【００３８】
これによりフリップフロップ３４の出力である内部ライトストローブが出力され、アドレスデコーダ４を経由して、コマンドライトストローブ出力がフリップフロップ４１に入力される（時点ｔ3）。このとき、コマンドライトストローブによりラッチ６に保持されたコマンドがレジスタ群８〜９のコマンドレジスタに移され、各Ｉ／Ｏ制御回路１１〜１３での処理がスタートする。又、フリップフロップ４１の出力は、Ｉ／Ｏ制御回路１１〜１３のゲート１を介したコマンド終了信号を受けつけ可能な状態にする。
【００３９】
その後、各Ｉ／Ｏ制御回路１１〜１３のコマンド処理が終了すると、ゲート１を介したコマンド終了信号が消費電力制御回路２のゲート３８に入力され（時点ｔ4）、ゲート３９、フリップフロップ４０を介して、ＲＳフリップフロップ２９がリセットされる（時点ｔ5）。ゲート２９の出力はフリップフロップ３１，３２を介してゲート３３を制御し、内部クロックを停止させ、低消費電力モードにもどす（時点ｔ6）。
【００４０】
次に、メインＣＰＵ１４のコマンド設定以外のアクセスの動作を図５を用いて説明する。低消費電力モード解除のシーケンスは、図４の場合と同様であるが、低消費電力モードへの復帰については、図２のフリップフロップ３４の出力である内部ライトストローブ、又はフリップフロップ３６の出力である内部リードストローブがアサートされると（時点ｔ10）、ゲート３５，３７，３９とフリップフロップ４０を介してＲＳフリップフロップ２９が図５に示すようにリセットされる（時点ｔ11）。又、ＲＳフリップフロップ２９の出力はフリップフロップ３１，３２を介してゲート３３を制御し、内部クロックを停止させて低消費電力モードに復帰させる（時点ｔ12）。すなわち、本実施の形態においては、フリップフロップ３４，３６，４０とゲート群３５，３７，３８，３９が活性化終了検出手段として機能することになる。
【００４１】
なお、以上の実施の形態の説明はディジタル回路での低消費電力化について述べてきたが、アナログ回路については、図２のフリップフロップ３２の出力又はＲＳフリップフロップ２９の出力により、アナログ回路内の電流源をカットオフすることにより、低消費電力化を実現できる。
【００４２】
さて、引き続き、図６以降の図面を用いて、本発明の第２の実施の形態を詳述する。この第２の実施の形態は、ＳＣＳＩ（Small Computer System Interface)に本発明を適用したシステムに関するものである。ＳＣＳＩシステムは上述した種々の周辺装置や周辺制御装置が接続されるバス２７（図３）として、ＳＣＳＩバスが用いられる場合に適用される。
【００４３】
一般的な、ＳＣＳＩバスを制御するＳＣＳＩコントロール用ＬＳＩとしては、例えばＮＣＲ社の高度ＳＣＳＩコントローラ・５３Ｃ９０Ａ、５３Ｃ９０Ｂのデータシートに記載されているものがあるが、低消費電力化については配慮されていない。なお、ＳＣＳＩバスの基本的なプロトコルについては、例えば１９９０年３月９日にＡＮＳＩ（American National standard for information system)に提案された、ＳＣＳＩ−２などを参照されたい。
【００４４】
図６は、第２の実施の形態の原理構成を示している。同図において、ＳＣＳＩシステムはＳＣＳＩバス６０１とＳＣＳＩコントローラ６０２とからなり、ＳＣＳＩコントローラ６０２はＳＣＳＩのＩＤ認識部６０３と、他の機能ブロック６０４と電源供給の面で分離、独立している。更に他の機能ブロック６０４はスリープ機能を持っている。なお、６０５は活性化開始を意味するスリープ解除信号である。この機能ブロック６０４は、後で詳述するように、コマンドキューに入っているコマンドの実行が全て完了した場合に、クロック入力を切断し低消費電力モードであるスリープモードに入るので、ＳＣＳＩシステムはコマンド待ち状態において、ＩＤ認識部６０３を除き動作を停止し、電流を消費しない。従って、消費電流を小さく抑えることが出来る。
【００４５】
ＩＤ認識部６０３は、ＳＣＳＩシステムがＳＣＳＩバスを介して他のＳＣＳＩシステムに選択されたことを検出する機能を持つ。ＩＤ認識部６０３が、この活性化開始検出手段としての機能により、他のＳＣＳＩシステムに選択されたことを検出すると、機能ブロック６０４に対して最小限必要な一部又は全ての回路を活性化させるスリープ解除信号を送出する。すなわち、最小限必要な一部又は全ての回路にクロックを入力し、活性化することができる。又、ＩＤ認識部６０３と他の機能ブロック６０４は電源が分かれており、機能ブロック６０４はスリープ状態になった場合その電源が切断される。そして、ＩＤ認識部６０３の送出したスリープ解除信号６０５を受けた場合に接続されるので、スリープモードでの消費電力は最小限に抑えられる。
【００４６】
又、本実施の形態におけるＳＣＳＩ制御用ＬＳＩは、スリープ状態起動用レジスタ又はスリープ状態起動用入力信号を持ち、スリープ状態設定値がセットされるか、又はスリープ状態起動用信号がアサートされると、ＩＤ認識部６０３を除き、回路がスリープ状態となる。さらに、ＳＣＳＩコントロールＬＳＩは、ＩＤ認識部６０３の送出したスリープ解除の信号を受けると、各回路ブロック毎のスリープ解除情報を管理するレジスタに設定された値に従い、各回路ブロック毎にスリープ解除を行なうので、ＩＤ認識部６０３での選択状態、また、システム構成によって消費電流が最小になるように制御できる。さらに、前記ＳＣＳＩコントロールＬＳＩは、通常の割込み信号とは別にＩＤ認識部６０３が出力される外部回路のスリープ解除信号６０５を持ち、該ＳＣＳＩコントロールＬＳＩが他のＳＣＳＩシステムから選択されたのを認識したとき、ＩＤ認識部６０３は外部回路のスリープ解除信号６０５をアサートするので、他のＳＣＳＩシステムからのコマンド待ち状態において切断していた他の機能ブロック用の電源回路を接続することができ、容易にスリープ状態から復活することができる。
【００４７】
上述した第２の実施の形態の原理を実現する具体的構成を図７に示す。同図における１８０１〜１８１３は先に説明した図２０の従来構造の要素と同一のものを示すためここでの説明は省略する。内部ＣＰＵ１８０６により制御されＳＣＳＩバス６０１を制御するＳＣＳＩバス制御回路７０１、内部ＣＰＵ１８０６から与えられたスリープ信号８３７により、ＳＣＳＩバス制御回路７０１の一部の回路を除き、全ての回路の電源を切断し、又、ＳＣＳＩバス制御回路７０１から出力されるスリープ解除信号８３３により、内部ＣＰＵ１８０６、ＳＣＳＩバス制御回路７０１及びバッファ１８１３の電源供給を制御する消費電力制御手段としての電源制御回路８３５が新たな構成要素である。
【００４８】
図８に、ＳＣＳＩバス制御回路７０１の一例のブロック図を示す。図示の都合上、図の右側がＳＣＳＩバス６０１に接続され、図の左側が内部バス１８１５に接続され、図７とは左右逆転しているので注意されたい。ＳＣＳＩバス制御回路７０１は破線で区分けされた機能ブロック８４１，８４２，８４３に大きく分けられる。
【００４９】
さて、同図において、内部ＣＰＵデータバス８０１は、ＣＰＵ１８０６から、ＳＣＳＩバス制御回路７０１をアクセスするためのデータバスであり、先の内部バス１８１５の一部を構成する。リード／ライトコントローラ８０２は、ＣＰＵ１８０６、ハードディスクコントローラ１８１１などが出力した、ＲＤ／，ＷＲ／，ＣＳ／，ＤＡＣＫ／，ＤＷＲ／，ＤＲＤ／等の信号により、ＳＣＳＩバス制御回路７０１の内部レジスタ８０３〜８１１，８１５〜８１８，１６０８，ＦＩＦＯ８１９などをアクセスするタイミング信号を生成する回路である。なお、本明細書において、信号名の後“／”は反転信号を意味する。内部レジスタ８０３，８０４，８０５，８０６，８０７，８０８，８０９，８１０，８１１はそれぞれ、転送カウント値レジスタ、宛先ＩＤレジスタ、コマンドレジスタ、コンフィグ１レジスタ、コンフィグ２レジスタ、同期オフセットレジスタ、同期転送周期レジスタ、タイムアウトレジスタ、クロック変換レジスタであり、ＣＰＵ１８０６はこれらのレジスタ群に値を設定することにより、ＳＣＳＩプロトコルを制御することが出来る。
【００５０】
又、８１２はＳＣＳＩデータバスシングルエンドレシーバであり、８１３はＳＣＳＩデータバスシングルエンド４８ｍＡシンクドライバである。８１４は、ＳＣＳＩバス制御信号シングルエンドレシーバ、８２４はＳＣＳＩバス制御信号シングルエンド４８ｍＡシンクドライバである。８１５，８１６，８１７，８１８はそれぞれ転送カウンタ、ステータスレジスタ、割込みレジスタ、シーケンスステップカウンタであり、ＣＰＵ１８０６はこれらのレジスタ群を読むことにより、ＳＣＳＩプロトコル実行状況を知ることが出来る。
【００５１】
８１９，８２０は、ＣＰＵ１８０６又はバッファ１８１３からＳＣＳＩバス、あるいはＳＣＳＩバス又はバッファ１８１３からＣＰＵ１８０６へ転送するデータを一時的に保存する機能を持つＦＩＦＯである。８２１はＣＰＵ１８０６、バッファ１８１３からＳＣＳＩバスあるいは、ＳＣＳＩバスからＣＰＵ１８０６、バッファ１８１３へ転送するデータのパリティ検出器およびパリティ発生器である。８２３はシーケンサであり、レジスタ８０３〜８１１の設定、およびレシーバ８１４より与えられたＳＣＳＩバス制御信号の値に従いＳＣＳＩプロトコルを制御できる。又、その結果をステータスレジスタ８１６、割込みレジスタ８１７に出力する。
【００５２】
８２５は本実施の形態における要部としてのＩＤ認識部であり、図６に示した活性化開始検出手段としてのＩＤ認識部６０３に当たり、機能ブロック８４１に入っている。ＩＤ認識部８２５は、ＳＣＳＩバス制御信号ＢＳＹ／とＳＥＬ／の値を監視し、ＢＳＹ／がハイレベルで、ＳＥＬ／がローレベルのとき、本実施の形態のＩＤであるＯＷＮＩＤとＳＣＳＩデータバスＳＤＢＯ／〜ＳＤＢ７／の値と比較して、一致しているとスリープ解除信号８３３を出力する。
【００５３】
８２６はスリープ制御回路である。スリープ制御回路８２６はシーケンサ８２３から与えられたスリープ設定信号８３０により、スリープ制御信号８２８、スリープ制御信号８２９、スリープ信号８２７をアサートし、ＩＤ認識部８２５から与えられたスリープ解除信号８３３によりスリープ制御信号８２８，８２９，スリープ信号８２７をネゲートする機能を持つ。クロック８３４は、スリープ制御信号８２８，８２９とアンドをとったものが、それぞれ機能ブロック８４２、機能ブロック８４３のクロックとして用いられるクロック信号である。
【００５４】
８３５は消費電力制御手段としての電流制御回路であり、ＣＰＵ１８０６から与えられるスリープ信号８３７等によって、制御されるスイッチ８３６と電源Ｖｃｃからなる。この電流制御回路８３５は、ＩＤ認識部８２５とスリープ制御回路８２６とレシーバ８１２とレシーバ８１４より構成される機能ブロック８４１に電流を供給する電源Ｖｃｃ２と、機能ブロック８４２，８４３に電流を供給する電源Ｖｃｃ１とをそれぞれ独立に供給する構成を有する。すなわち電流制御回路８３５は、ＣＰＵ１８０６から与えられるスリープ信号８３７によりＶｃｃ１をオフ状態とし、ＩＤ認識部８２５より与えられるスリープ解除信号８３３によりＶｃｃ１をオン状態とするようスイッチ８３６を制御する。
【００５５】
次にレシーバ８１２，レシーバ８１４の詳細構成を図１１、図１２を用いて説明する。
【００５６】
レシーバ８１２には、図１１に示すように。ＳＤＢＯ／〜ＳＤＢ７／  １１０１，１１０６，１１１０，１１１４，１１１８，１１２２，１１２６，１１３０とＳＤＢＰ／１１３４をそれぞれ入力するヒステリシス付レシーバ１１０２，１１０７，１１１１，１１１５，１１１９，１１２３，１１２７，１１３１，１１３５と、それらの出力した信号をクロック１１０３（図８のクロック８３４と等価なクロックである。）で同期化する３段同期化回路１１０４，１１０８，１１１２，１１１６，１１２０，１１２４，１１２８，１１３２，１１３６とから構成される。３段周期化回路１１０４〜１１３６はそれぞれＳＤＢＯ〜ＳＤＢＰ内部信号１１０５〜１１３７を出力する。
【００５７】
一方、レシーバ８１４は、基本的には図１２に示すように、ＳＣＳＩ制御バス信号ＢＳＹ／１２０１，ＳＥＬ／１２０５，ＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３（これらの信号の機能については先に示したＳＣＳＩプロトコルの規格書を参照されたい。）をそれぞれ入力するヒステリシス付レシーバ１２０２，１２０６，１２１０，１２１４，１２１８，１２２２，１２２６，１２３０，１２３４と、これらが出力した信号をクロック１１０３で同期化する３段周期化回路１２０３，１２０７，１２１１，１２１５，１２１９，１２２３，１２２７，１２３１，１２３５とから構成される。３段周期化回路１２０３〜１２３５はそれぞれＢＳＹ内部信号１２０４，ＳＥＬ内部信号１２０８，ＲＥＱ内部信号１２１２，ＡＣＫ内部信号１２１６，Ｉ／Ｏ内部信号１２２０，Ｃ／Ｄ内部信号１２２４，ＭＳＧ内部信号１２２８，ＡＴＮ内部信号１２３２，ＲＳＴ内部信号１２３６を出力する。
【００５８】
さて、本実施の形態においては、図８に明らかなようレシーバ８１４はスリープ制御回路８２６よりスリープ信号８２７を受けとる。このスリープ信号８２７に対応するため、本実施の形態におけるレシーバ８１４は、そのＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３を入力するレシーバ回路部分は、図１０に示す構成となる。なお、図１０においては、ＭＳＧ／１２２５に対応するレシーバ回路部分を図示したが、ＲＥＱ／１２０９，ＡＣＫ／１２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ１２２１，ＡＴＮ／１２２９，ＲＳＴ／１２３３についても同様の構成となる。
【００５９】
ここで、上述したように、スリープ信号８２７は、レシーバ８１４をスリープモードにする信号である。このスリープ信号８２７が活性化状態となることにより、図１０の回路はＲＥＱ／１２０９，ＡＧＫ／１２１３，Ｉ／Ｏ／１２１７，Ｃ／Ｄ／１２２１，ＭＳＧ／１２２５，ＡＴＮ／１２２９，ＲＳＴ／１２３３の値にかかわらず、ＲＥＱ内部信号１２１２〜ＲＳＴ内部信号１２３６を非活性化状態に保ちつづけることになる。同図において、１００１，１００２，１００３はそれぞれインバータ回路、２入力ＮＯＲ回路、２入力ＯＲ回路であり、これらの動作は後に説明する。
【００６０】
なお、ＢＳＹ１２０１，ＳＥＬ／１２０５に対応するレシーバ回路部分は、図１２に示した構成そのままにしておくのは、図１８，図１９に示したようにＳＣＳＩプロトコルのＩＤ認識に必要な信号であり、常に動作している必要があるからであり、これら以外はＳＣＳＩプロトコルのＩＤ認識に必要な信号ではないので、スリープ信号８２７によって制御される図１０の構成をとることになる。
【００６１】
次に、図８のＩＤ認識部８２５の一例の構成を図９を用いて説明する。ＩＤ認識部８２５には、レシーバ８１４よりＢＳＹ内部信号１２０４，ＳＥＬ内部信号１２０８が入力され、レシーバ８１２よりＳＤＢ０〜ＳＤＢ７内部信号１１０５〜１１３３が入力される。そしてスリープ解除信号８３３を出力する。同図において、９０１は本実施の形態のＳＣＳＩシステムのＩＤを保持しているＯＷＮＩＤレジスタ、９０２はインバータ、９０３〜９１２は２入力ＡＮＤ回路、９１３は８入力ＯＲ回路である。このＩＤ認識部８２５の動作の詳細については後で説明する。
【００６２】
続いて、図２のスリープ制御回路８２６の一例の構成を図１３を用いて説明する。図８から明らかなように、スリープ制御回路８２６には、ＩＤ認識部８２５からのスリープ解除信号８３３及びシーケンサ８２３からのスリープ設定信号８３０が入力される。そして、本実施の形態のＳＣＳＩバス制御回路７０３の機能ブロック８４３をスリープ状態とするスリープ制御信号８２８と、機能ブロック８４２をスリープ状態とするスリープ制御信号８２９を出力信号とする。
【００６３】
図１３において、１３０１はスリープ解除選択レジスタであり、１３０２，１３０３は２入力ＡＮＤゲート、１３０４，１３０５はスリープ制御信号８２８，８２９をそれぞれ保持するセット／リセット型ラッチ回路、１３０６は２入力ＯＲゲートである。
【００６４】
さて、引き続き、上述した本発明の第２の実施の形態の動作を図８を中心に説明する。
【００６５】
まず、本実施の形態の要部の説明に先立ち、ＳＣＳＩの一般的なシーケンスを図１７，図１８，図１９を用いて概略説明する。ＳＣＳＩシステムは、図３に示したメインＣＰＵ１４などコマンドを発行するイニシエータとしてのホストコンピュータと、図３に示したファイルコントローラ１７などのターゲットとしての周辺装置から構成される。
【００６６】
図１７に示すように、ＳＣＳＩシステムは、電源立ち上げによるリセット後、バスフリーフェーズである。このバスフリーフェーズは、ＳＣＳＩバスがどのＳＣＳＩシステムによっても使用されていない状態である。図１８に示すように、ＳＣＳＩシステムはバスフリーフェーズにあるとき、ＢＳＹ／１２０１，ＳＥＬ／１２０５，ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤＢＰ／１１３４をネゲート状態、すなわちハイレベルに保持している。次に、イニシエータは、バス権を獲得するためアービトレーションフェーズを開始する。すなわち、ＢＳＹ／１２０１をアサートし、ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤＢＰ１１３４にイニシエータの装置番号であるＯＷＮＩＤを出力する。イニシエータは、アービトレーションフェーズにてＳＣＳＩバス上のＩＤをチェックし、ＯＷＮＩＤが一番優先順位の高いＩＤである場合にバス権を獲得する。イニシエータはバス権を獲得すると、ＳＥＬ／１２０５をアサートする。
【００６７】
次に、イニシエータは、コマンドを発行したいターゲットを選択するためにセレクションフェーズを開始する。すなわち、ＢＳＹ／１２０１をネゲートし、ＳＤＢ０／〜ＳＤＢ７／１１０１〜１１３０，ＳＤＢＰ／１１３４にＯＷＮＩＤに加えて、当該ターゲットの装置番号であるPARTNERＩＤを出力する。ターゲットは、ＢＳＹ／１２０１がネゲート状態、ＳＥＬ／１２０５がアサート状態であることを検出すると、ＳＣＳＩバス上のＩＤと当該ターゲットのＯＷＮＩＤを比較する。
【００６８】
ＳＣＳＩバス上のＩＤと当該ターゲットのＯＷＮＩＤが一致している場合には、ターゲットは、ＢＳＹ／１２０１をアサートしてイニシエータに応答する。イニシエータは、ＢＳＹ／１２０１がアサートされたことを確認すると、ＳＥＬ／１２０５をネゲートしセレクションフェーズを終了する。セレクションフェーズが終了すると、ＳＣＳＩは、インフォメーショントランスファーフェーズにはいる。インフォメーショントランスファーフェーズでは、セレクションフェーズにて、接続されたイニシエータとターゲットとの間でコマンド、データ、メッセージ、ステータスの授受を行なう。
【００６９】
全てのコマンド、データ、メッセージ、ステータスの授受が終了すると、ターゲットは、ＢＳＹ／１２０１をネゲートし、バスフリーフェーズにはいる。また、全てのコマンド、データ、メッセージ、ステータスの授受が終了していない場合でも、ターゲットにて処理に時間がかかる場合には、ターゲットは、ＢＳＹ／１２０１をネゲートし、バスフリーフェーズにはいることが出来る。この場合、ターゲットは、内部の処理が終了したとき、アービトレーションフェーズを起動し、リセレクションフェーズにてイニシエータを選択し、コマンド、データ、メッセージ、ステータスの授受を続行することが出来る。また、イニシエータが、ターゲットに転送するコマンドにキュータグメッセージを付加することにより、ターゲットは複数のイニシエータからのコマンドを同時に受け付けることが出来る。
【００７０】
従来の、例えばＮＣＲ社製のＳＣＳＩコントロールＬＳＩ  ５３Ｃ９０Ａ，５３Ｃ９０Ｂは、アクセス待ち状態のとき、常にレシーバによってＳＣＳＩバスの全信号を監視し、シーケンサにてチェックすることにより、ＢＳＹ／がネゲート状態で、ＳＥＬ／がアサート状態であることを検出、ＳＣＳＩバス上のＩＤをＦＩＦＯに取り込み、シーケンサにて自分のＩＤと比較することにより、セレクションフェーズの動作を行なっている。そのため、イニシエータからのコマンド待ち状態においても、常にシーケンサや内部回路を含めたＳＣＳＩバス制御回路全体が動作しており、消費電力が大きくなる。
【００７１】
さて、本実施の形態の動作について述べる。ＣＰＵ１８０６（図７）は、ＳＣＳＩバス６０１より与えられたコマンドの実行を全て終了し、ＳＣＳＩプロトコルで規定されるコマンドキューが空になると、電源制御回路８３５へスリープ信号８３７を出力する。電源制御回路８３５は、Ｖcc１をオフ状態とし、ＳＣＳＩバス制御回路７０１のＩＤ認識部８２５、スリープ制御回路８２６、レシーバ８１２、レシーバ８１４、２つの２入力ＡＮＤ回路からなる機能ブロック８４１を除く、機能ブロック８４２，８４３の全ての回路を駆動している電源を切断し、スリープモードに入る。
【００７２】
又、図１０、図１２に示すように本実施の形態のレシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ／１２０５の入力回路を除き、スリープ信号８２７が入力されており、スリープ状態でスリープ信号８２７がハイレベルのとき、２入力ＮＯＲ回路１００２（図１０）の出力は、常にローレベルに固定される。又、２入力ＯＲ回路１００３の出力は常にHighレベルに固定される。従って、ＳＣＳＩバスのＭＳＧ／１２２５が変化しても、内部信号１２２８は Lowレベルに固定され変化しない。一般に、これらの回路はＣＭＯＳで作られており、信号が変化しないとき電流を消費しないので、スリープモードのとき、レシーバ８１４は、ＢＳＹ／１２０１，ＳＥＬ／１２０７の入力回路を除き電流を消費しないことになる。
【００７３】
次に、ＳＣＳＩバスがアービトレーションフェーズに入り、セレクションフェーズに入ると、ＢＳＹ／１２０１はハイレベル、ＳＥＬ／１２０５はローレベルになる。ＩＤ認識部８２５は、図９に示す構成であるので、インバータ９０２の出力は、ハイレベルとなり、２入力ＡＮＤゲート９０３の出力はハイレベルとなる。そして、ＯＷＮＩＤレジスタ９０１に保持されているＩＤ値と、ＳＤＢ０／〜ＳＤＢ７／１１０５〜１１３３の値が一致するとスリープ解除信号８３３はハイレベルとなる。
【００７４】
例えば、ＯＷＮＩＤが“３”と設定されていたとすると、ＳＤＢ３／１１１４がローレベルのときＳＤＢ３内部信号１１１７はハイレベルとなり、２入力ＡＮＤ回路９０８の出力はハイレベルとなる。よって、８入力ＯＲ回路９１３の出力はハイレベルとなる。したがって、２入力ＡＮＤ回路９１２の出力はハイレベルとなり、スリープ解除信号はハイレベルとなり、活性化開始信号として機能する。従って、電流制御回路８３５は、Ｖcc１をオン状態とし、機能ブロック８４３，８４２の電源を投入する。
【００７５】
一方、スリープ制御回路８２６は、図１３に示す構成であるので、スリープ解除信号８３３がハイレベルになると、スリープ解除選択レジスタ１３０１の値に従って、スリープ状態ラッチ１３０４とスリープ状態ラッチ１３０５をリセットし、スリープ制御信号８２８，８２９がネゲートされる。スリープ制御信号８２８はシーケンサ８２３と、パリティ発生・検出器８２１とＦＩＦＯ８１９のみをスリープ状態に設定する。スリープ制御信号８２９は、スリープ制御信号８２８にて制御する回路以外のＳＣＳＩバス制御回路７０１内の回路をスリープモードに設定する。例えば、スリープ解除選択レジスタ１３０１の値が“１０”のとき、スリープ解除信号８３３がハイレベルになると、２入力アンド回路１３０２の出力はハイレベルになり、２入力アンド回路１３０３の出力はローレベルになる。
【００７６】
よって、スリープ状態ラッチ１３０４はリセットされ、スリープ状態ラッチ１３０５はセットされたままである。よって、スリープ制御信号８２８はローレベル、スリープ制御信号８２９はハイレベルとなる。したがって、シーケンサ８２３と、パリティ検出・発生器８２１とＦＩＦＯ８１９のみがスリープ状態から解除される。シーケンサ８２３は、パリティ検出・発生器８２１にてパリティエラーが発生していないことを確認し、ＩＤエラーが発生していないことを確認してから、他の回路をスリープモードから復帰させる。もし、パリティエラーまたはＩＤエラーが発生しているならば、シーケンサ８２３と、パリティ検出・発生器８２１とＦＩＦＯ８１９は、再びスリープモードとなる。これが、本実施の形態において機能ブロック８４２，８４３を別個のスリープ制御信号８２９，８２８で制御する理由である。
【００７７】
ＣＰＵ１８０６は、一定時間ＳＣＳＩバス制御回路７０１からの割込み信号を待ち、割込み信号が来ない場合には、電源制御回路８３５に再びスリープ信号８３７を出力して、ＳＣＳＩバス制御回路７０１の機能ブロック８４１を除き全ての回路を駆動している電源を切断する。
【００７８】
以上詳述してきた本発明の第１の実施の形態によれば、応答性を損なうことなくコマンド待ち状態における消費電流を最小限に抑えることができる。
【００７９】
次に、本発明の第３の実施の形態について、図１４〜図１６を用いて説明する。
【００８０】
一般に、各ＳＣＳＩバスは、４８ｍＡシンクのオープンコレクタ又はオープンドレインのドライバを用いるため、図１４に示すように、各ＳＣＳＩバスの信号線には、反射が余り問題にならない規模のシステムであっても、２２０Ωと３３０Ωの終端抵抗を付ける必要があり、終端抵抗に常に５Ｖ／５５０Ω×１８＝１６４ｍＡの電流が流れる。
【００８１】
そこで、本実施の形態においては、図１５に示すようにＳＣＳＩバス制御回路１５００、ＳＣＳＩバス６０１、２２０Ω×１８本の抵抗１５０２、３３０Ω×１８本の抵抗１５０３、４４０Ω×１８本の抵抗１５０４、６６０Ω×１８本の抵抗１５０６、及びスイッチ１５０１，１５０５より構成される。
【００８２】
ＳＣＳＩバス制御回路１５００の本実施の形態における構成は図１６に示すものとなる。同図において、外部ＣＰＵデータバス８０１は、ＣＰＵ１８０６（図７）から、ＳＣＳＩバス制御回路１５００をアクセスするためのデータバスである。同図において、図８と同一の符号を付したブロックは図８のものと同一の機能を有するブロックでありここでは詳述しない。１６０１は本実施の形態のＳＣＳＩバス制御回路１５００をコントロールするシーケンサであり、１６０２，１６０３はセレクタである。そして、１６０４，１６０６はＳＣＳＩデータバスシングルエンド４８ｍＡシンクドライバであり、先の実施の形態におけるドライバ８１３，８２４に対応する。１６０５，１６０７はＳＣＳＩデータバスシングルエンド２４ｍＡシンクドライバである。セレクタ１６０２，１６０３の機能は後で説明するように、４８ｍＡシンクドライバ１６０４，１６０６と２４ｍＡシンクドライバ１６０５，１６０７を切り換える機能を有する。１６０８はセレクタ切替レジスタであり、ＣＰＵ１８０６によって書き込まれたセレクタ切替情報を保持する。
【００８３】
なお、ここでは図７に示したハードディスク装置の概略構成は特に図示しないが、本実施の形態においては電源制御装置８３５は必要なく、ＣＰＵ１８０６に対して、セレクタ切替情報を与えるビットスイッチがＣＰＵ１８０６への入力手段として機能的に追加される。
【００８４】
次に、本実施の形態の動作について説明する。本実施の形態ではユーザのビットスイッチ操作に基づきＣＰＵ１８０６は、ＳＣＳＩバス制御回路１５００に対し、セレクタ１６０２，１６０３によって４８ｍＡシンクドライバ、２４ｍＡシンクドライバのどちらかを選択するよう制御信号を発生する。すなわち、ＣＰＵ１８０６はビットスイッチの値を取り込み、内部ＣＰＵデータバス８０１を使って、セレクタ切換レジスタ１６０８に値を書き込む。セレクタ切替レジスタ１６０８は、この値に従いセレクタ切替信号１６０９を各セレクタ１６０２，１６０３に送る。
【００８５】
例えば、図１６に示したＳＣＳＩシステムが８台につながるような比較的大きなシステムに接続する場合、外部ＣＰＵ１８０６はユーザによって４８ｍＡシンクドライバ対応に切替えられたビットスイッチの値をセレクタ切替レジスタ１６０８に書き込み、セレクタ切替レジスタ１６０８はその値によって、制御信号１６０９を制御し、セレクタ１６０２，１６０３は４８ｍＡシンクドライバ１６０４，１６０６を選択する。
【００８６】
又、ユーザは図１５のスイッチ１５０１を接続状態、スイッチ１５０５を非接続状態とする。このように接続することにより、ＳＣＳＩプロトコルに従ったＳＣＳＩバスドライバを構成することができ、最大６ｍ、８台まで接続可能となる。しかし、全端子アーサト状態では、４８ｍＡ×１８＝８６４ｍＡの電流を消費し、全端子ネゲート状態でも１６４ｍＡの電流を消費する。
【００８７】
次に、ノートパソコンのような反射の気にならない比較的小さなシステムに組み込む場合には、４８ｍＡシンクドライバは必要ないため、外部ＣＰＵ１８０６は２４ｍＡシンクドライバ対応に切替えられたビットスイッチに基づき、セレクタ１６０２，１６０３を２４ｍＡシンクドライバを選択するように設定する。又、ユーザは図１５のスイッチ１５０５を接続状態、スイッチ１５０１を非接続状態とする。このように接続することにより、２４ｍＡシンクドライバを用いたＳＣＳＩバスドライバを構成することができる。全端子アサート状態では、２４ｍＡ×１８＝４３２ｍＡの消費電流、全端子ネゲート状態でも８２ｍＡの消費電流となり、消費電流は、４８ｍＡシンクドライバを用いた場合の約半分とすることができる。
【００８８】
すなわち、本実施の形態のＳＣＳＩコントロールＬＳＩは、引込み電流の小さいＳＣＳＩバスドライバと、４８ｍＡシンクのＳＣＳＩバスドライバの両方を持つので、通常のＳＣＳＩシステムの場合には４８ｍＡシンクのＳＣＳＩバスドライバを使用し、反射の気にならないような小規模のＳＣＳＩシステムの場合には、引込み電流の小さいＳＣＳＩバスドライバを使用することにより、各端子のアサート時の消費電流を削減することができる。さらに、引込み電流の小さいＳＣＳＩバスドライバを使用する時、引込み電流に応じた終端抵抗を使用することにより、４８ｍＡシンクのＳＣＳＩバスドライバを使用し、２２０Ωと３３０Ωの終結抵抗を使用する場合に比べ、終端抵抗の抵抗値が大きくなるため、反射の気にならないような小規模のＳＣＳＩシステムの場合には、各端子ネゲート時の消費電流を削減することができる。
【００８９】
さらに、本実施の形態のＳＣＳＩシステムは、引込み電流の小さいＳＣＳＩバスドライバと、４８ｍＡシンクのＳＣＳＩバスドライバを切り替え可能とし、引込み電流の小さいＳＣＳＩバスドライバ使用時には、引込み電流に応じた終端抵抗が接続され、４８ｍＡシンクのＳＣＳＩバスドライバ使用時には、２２０Ωと３３０Ωの終端抵抗が接続されることで、システムの大きさに対応して、最適なＳＣＳＩバスドライバを選択することができ、消費電流を必要最小限にすることができる。
【図面の簡単な説明】
【００９０】
【図１】本発明による周辺制御装置の一実施の形態を示す回路ブロック図である。
【図２】図１に示した消費電力制御回路２の一例を示す回路構成図である。
【図３】本発明の周辺制御装置や周辺制御用ＬＳＩが用いられる情報処理装置の一例を示すブロック図である。
【図４】図１に示した実施の形態の動作を説明するための第１のタイミングチャートである。
【図５】図１に示した実施の形態の動作を説明するための第２のタイミングチャートである。
【図６】本発明をＳＣＳＩシステテムに適用した第２の実施の形態の原理を説明するための概略構成図である。
【図７】図６に示した本発明の第２の実施の形態であるＳＣＳＩシステムをハードディスク装置に適用する場合の概略構成図である。
【図８】図７のＳＣＳＩバス制御回路７０１の一例を示す回路ブロック図である。
【図９】図８に示したＳＣＳＩバス制御回路内のＩＤ認識部８２５の一例を示す回路図である。
【図１０】図８に示したレシーバ８１４の一例の部分的な回路図である。
【図１１】図８に示したレシーバ８１２の一例の回路図である。
【図１２】図８に示したレシーバ８１４の全体の概略的な回路図である。
【図１３】図８に示したスリープ制御回路８２６の一例の回路図である。
【図１４】本発明が適用されるＳＣＳＩバスの終端抵抗を説明するための回路図である。
【図１５】本発明の第３の実施の形態におけるＳＣＳＩバスの一例を示す回路図である。
【図１６】本発明の第３の実施の形態におけるＳＣＳＩバス制御回路の一例を示すブロック図である。
【図１７】本発明の第２、第３の実施の形態が適用されるＳＣＳＩシステムにおける状態遷移図である。
【図１８】本発明の第２、第３の実施の形態が適用されるＳＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シーケンスを説明するための説明図である。
【図１９】本発明の第２、第３の実施の形態が適用されるＳＣＳＩシステムにおけるＳＣＳＩプロトコルの概略的シーケンスを説明するための他の説明図である。
【図２０】従来のＡＴバスを用いたハードディスク装置の一例を示す概略図である。
【符号の説明】
【００９１】
２…消費電力制御回路、３…アドレスラッチ、４…アドレスデコーダ、６…ラッチ、７…ゲート、８〜１０…レジスタ群、１１〜１３…Ｉ／Ｏ制御回路、６０１…ＳＣＳＩバス、６０２…ＳＣＳＩコントローラ、６０３…ＩＤ認識部、６０４…ＩＤ認識部以外の機能ブロック、６０５…スリープ解除信号。
【図１】
2006209798.tif 000003
【図２】
2006209798.tif 000004
【図３】
2006209798.tif 000005
【図４】
2006209798.tif 000006
【図５】
2006209798.tif 000007
【図６】
2006209798.tif 000008
【図７】
2006209798.tif 000009
【図８】
2006209798.tif 000010
【図９】
2006209798.tif 000011
【図１０】
2006209798.tif 000012
【図１１】
2006209798.tif 000013
【図１２】
2006209798.tif 000014
【図１３】
2006209798.tif 000015
【図１４】
2006209798.tif 000016
【図１５】
2006209798.tif 000017
【図１６】
2006209798.tif 000018
【図１７】
2006209798.tif 000019
【図１８】
2006209798.tif 000020
【図１９】
2006209798.tif 000021
【図２０】
2006209798.tif 000022