(57)【要約】【課題】キャパシタを充放電させることにより発振を行なう発振回路及び発振制御方法に関し、簡単な構成で、互いに同期した複数の発振出力が得られる発振回路及び発振制御方法を提供することを目的とする。【解決手段】本発明は、キャパシタ（１７、１２２）を充放電させることにより発振を行なう発振回路であって、第１のキャパシタ（１７）を充放電させることにより第１の発振出力を出力する第１の発振手段（１０１）と、第２のキャパシタ（１２２）を充放電させることにより第２の発振出力を出力する第２の発振手段（１０２）とを有し、第２の発振手段（１０２）は第１の発振出力と第２の発振出力との位相差を検出する位相差検出手段（１１４〜１１８）と、位相差検出手段（１１４〜１１８）で検出された位相差に応じて第２のキャパシタ（１２２）の充放電電流を第２の発振出力が第１の発振出力に同期するように制御する充放電電流制御手段（１１９、１２０）とを有することを特徴とする。【選択図】図１
2006261837.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタを充放電させることにより発振を行なう発振回路であって、
第１のキャパシタを充放電させることにより第１の発振出力を出力する第１の発振手段と、
第２のキャパシタを充放電させることにより第２の発振出力を出力する第２の発振手段とを有し、
前記第２の発振手段は、前記第１の発振出力と前記第２の発振出力との位相差を検出する位相差検出手段と、
前記位相差検出手段で検出された位相差に応じて前記第２のキャパシタの充放電電流を前記第２の発振出力が前記第１の発振出力に同期するように制御する充放電電流制御手段とを有することを特徴とする発振回路。
【請求項２】
前記位相差検出手段は、前記第１の発振出力の充放電タイミング信号と、前記第２の発振出力の充放電タイミング信号との位相差に応じた信号を出力する位相差コンパレータと、
前記位相差コンパレータの出力信号を平滑化する平滑回路とを有し、
前記充放電電流制御手段は、前記平滑回路の出力に応じて前記キャパシタの充放電電流を制御することを特徴とする請求項１記載の発振回路。
【請求項３】
前記充放電電流制御手段は、前記位相差検出手段の出力に応じた電流を出力する可変電流源を有することを特徴とする請求項１又は２記載の発振回路。
【請求項４】
キャパシタの充放電により発振を行なう複数の発振手段の発振を制御する発振制御方法であって、
前記複数の発振手段の充放電タイミングの位相差を検出し、
検出した位相差に応じて前記キャパシタの充放電電流を前記複数の発振手段の出力が同期するように制御することを特徴とする発振制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振回路及び発振制御方法に係り、特に、キャパシタを充放電させることにより発振を行なう発振回路及び発振制御方法に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータなどの電源回路では、ＰＷＭ制御により電圧制御を行っている。このとき、三角波発生回路により三角波を発生して、検出電圧と三角波とを比較して、その大小関係に応じて出力を反転させることにより、ＰＷＭ用パルスを発生していた。
【０００３】
図４は従来の三角波発生回路の一例の回路構成図を示す。
【０００４】
従来の三角波発生回路１は、コンパレータ１１、１２、ラッチ回路１３、基準電圧源１４、１５、充放電回路１６、キャパシタ１７から構成されている。
【０００５】
コンパレータ１１の反転入力端子は、基準電圧源１４に接続されており、基準電圧源１４から基準電圧ＶREF1が印加される。コンパレータ１１の非反転入力端子は、出力端子Ｔoutに接続されており、出力端子Ｔoutから出力三角波が供給される。コンパレータ１１は、出力三角波が基準電圧ＶREF1より小さいときは、出力をローレベルとし、出力三角波が基準電圧ＶREF1より大きくなると、出力をハイレベルとする。コンパレータ１１の出力は、ラッチ回路１３のリセット入力とされる。
【０００６】
また、コンパレータ１２の非反転入力端子は、基準電圧源１５に接続されており、基準電圧源１５から基準電圧ＶREF2が印加される。コンパレータ１２の反転入力端子は、出力端子Ｔoutに接続されており、出力端子Ｔoutから出力三角波が供給される。コンパレータ１２は、出力三角波が基準電圧ＶREF2より小さいときは、出力をハイレベルとし、出力三角波が基準電圧ＶREF2より大きくなると、出力をローレベルとする。コンパレータ１２の出力は、ラッチ回路１３のセット入力とされる。
【０００７】
ラッチ回路１３は、ＲＳラッチから構成されており、コンパレータ１１の出力がハイレベルからローレベルに反転すると出力をローレベルとし、コンパレータ１２の出力がハイレベルからローレベルに反転すると、出力をハイレベルとする。ラッチ回路１３の出力は、充放電回路１６に供給される。
【０００８】
充放電回路１６は、トランジスタＭ１〜Ｍ６、定電流源２１から構成されている。トランジスタＭ１、Ｍ２は、カレントミラー回路を構成しており、トランジスタＭ２は、トランジスタＭ１の４倍の電流供給能力を有しており、定電流源２１に流れる電流Ｉの４倍の電流４ＩをトランジスタＭ３のソースに供給する。トランジスタＭ３はドレインがキャパシタ１７の一端に接続されており、ラッチ回路１３の出力がハイレベルのときに、オンし、トランジスタＭ２から供給される電流４Ｉをキャパシタ１７の一端に供給し、キャパシタＣ１７を充電する。なお、キャパシタ１７の他端は接地されている。
【０００９】
また、トランジスタＭ１、Ｍ４も、同様にカレントミラー回路を構成しており、トランジスタＭ４はトランジスタＭ１の２倍の電流供給能力を有しており、定電流源２１に流れる電流Ｉの２倍の電流２ＩをトランジスタＭ５、Ｍ６から構成されるカレントミラー回路に供給する。
【００１０】
トランジスタＭ５、Ｍ６は、トランジスタＭ４に流れる電流２Ｉに応じた電流をキャパシタ１７の一端から引き込み、キャパシタ１７を電流２Ｉで放電させる。キャパシタＣ１７は、トランジスタＭ３がオン時に電流２Ｉで充電され、トランジスタＭ３がオフ時に電流２Ｉで放電される。
【００１１】
図５は従来の三角波発生回路の一例の動作波形図を示す。図５（Ａ）は出力端子Ｔoutから出力される三角波、図５（Ｂ）はコンパレータ１１の出力、図５（Ｃ）はコンパレータ１２の出力、図５（Ｄ）はラッチ回路１３の出力を示している。
【００１２】
時刻ｔ０で三角波が基準電圧ＶREF1より大きくなり、コンパレータ１１の出力はハイレベルとなっている。
【００１３】
時刻ｔ１で三角波が基準電圧ＶREF2より大きくなると、コンパレータ１２の出力がハイレベルからローレベルになると、ラッチ回路１３はそのときのコンパレータ１１の出力をラッチし、出力をハイレベルとする。ラッチ回路１３の出力がハイレベルとなることにより、トランジスタＭ３がオフし、キャパシタ１７が電流２Ｉで放電され、三角波が立ち下る。
【００１４】
時刻ｔ２でキャパシタ１７が放電されて、三角波が基準電圧ＶREF1より小さくなると、コンパレータ１１の出力がハイレベルからローレベルになる。コンパレータ１１の出力がハイレベルからローレベルになると、ラッチ回路１３にリセットがかかり、ラッチ回路１３の出力はローレベルになり、トランジスタＭ３がオンし、キャパシタ１７が電流２Ｉにより充電され、三角波が立ち上がる。
【００１５】
上記動作を繰り返すことによって、三角波が形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
近年、ＤＣ−ＤＣコンバータに異なる複数の電圧を生成する性能が求められている。このような性能を簡単な構成で実現するためには、ＤＣ−ＤＣコンバータにおいて互いに同期した周波数の異なる複数の三角波を形成する必要がある。しかるに、従来の三角波発生回路では、キャパシタやそれを充電する充電電流のばらつきなどにより、三角波を同期させることが困難であった。
【００１７】
本発明は上記の点に鑑みてなされたもので、簡単な構成で、互いに同期した複数の発振出力が得られる発振回路及び発振制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、キャパシタ（１７、１２２）を充放電させることにより発振を行なう発振回路であって、第１のキャパシタ（１７）を充放電させることにより第１の発振出力を出力する第１の発振手段（１０１）と、第２のキャパシタ（１２２）を充放電させることにより第２の発振出力を出力する第２の発振手段（１０２）とを有し、第２の発振手段（１０２）は第１の発振出力と第２の発振出力との位相差を検出する位相差検出手段（１１４〜１１８）と、位相差検出手段（１１４〜１１８）で検出された位相差に応じて第２のキャパシタ（１２２）の充放電電流を第２の発振出力が第１の発振出力に同期するように制御する充放電電流制御手段（１１９、１２０）とを有することを特徴とする。
【００１９】
位相差検出手段（１１４〜１１８）は、第１の発振出力の充放電タイミング信号と、第２の発振出力の充放電タイミング信号との位相差に応じた信号を出力する位相差コンパレータ（１１５、１１６）と、位相差コンパレータ（１１５、１１６）の出力信号を平滑化する平滑回路（１１７、１１８）とを有し、充放電電流制御手段（１１９、１２０）は平滑回路（１１７、１１８）の出力に応じてキャパシタ（１２２）の充放電電流を制御することを特徴とする。
【００２０】
充放電電流制御手段（１１９、１２０）は、位相差検出手段（１１４〜１１８）の出力に応じた電流を出力する可変電流源を有することを特徴とする。
【００２１】
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００２２】
本発明によれば、第１のキャパシタの充放電により発振を行なう第１の発振手段と、第２のキャパシタの充放電により発振を行なう第２の発振手段との充放電タイミングの位相差を検出し、検出した位相差に応じて第２のキャパシタの充放電電流を第２の発振手段の発振出力が第１の発振手段の発振出力に同期するように制御することにより、簡単な構成で、互いに同期した複数の発振出力が得られる。
【発明を実施するための最良の形態】
【００２３】
〔構成〕
図１は、本発明の一実施例の回路構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００２４】
本実施例では発振回路の一実施例として三角波発生回路について説明する。本実施例の三角波発生回路１００は、第１の三角波発生部１０１及び第２の三角波発生部１０２から構成されている。なお、第１の三角波発生部１０１は、図４に示す三角波発生回路１０と同一の構成とされている。
【００２５】
第２の三角波発生部１０２は、第１の三角波発生部１０１で生成される三角波に同期しており、かつ、２＾ｎ倍の周波数を有する三角波を発生するものであり、コンパレータ１１１、１１２、ラッチ回路１１３、Ｄフリップフロップ１１４、フェーズコンパレータ１１５、１１６、平滑回路１１７、１１８、可変電流源１１９、１２０、充放電回路１２１、キャパシタ１２２を含む構成とされている。
【００２６】
コンパレータ１１１の反転入力端子は、第１の三角波発生部１０１を構成する基準電圧源１４に接続されており、基準電圧源１４から基準電圧ＶREF1が印加される。コンパレータ１１１の非反転入力端子は、第２の三角波発生部１０２の出力端子Ｔout2に接続されており、出力端子Ｔout2から出力三角波が供給される。コンパレータ１１１は、出力端子Ｔout２から出力される三角波が基準電圧ＶREF1より大きければ、出力をハイレベルとし、出力端子Ｔout２から出力される三角波が基準電圧ＶREF1より小さければ、出力をローレベルとする。コンパレータ１１１の出力は、ラッチ回路１１３にリセット入力として供給される。
【００２７】
また、コンパレータ１１２の反転入力端子は、第２の三角波発生部１０２の出力端子Ｔout2に接続されており、出力端子Ｔout2から出力三角波が供給される。コンパレータ１１１の非反転入力端子は、第１の三角波発生部１０１を構成する基準電圧源１５に接続されており、基準電圧源１５から基準電圧ＶREF2が印加される。コンパレータ１１２は、出力端子Ｔout２から出力される三角波が基準電圧ＶREF2より大きければ、出力をローレベルとし、出力端子Ｔout２から出力される三角波が基準電圧ＶREF2より大きければ、出力をハイレベルとする。コンパレータ１１２の出力は、ラッチ回路１１３にセット入力として供給される。
【００２８】
ラッチ回路１１３は、ＲＳラッチから構成されており、コンパレータ１１１の出力の立下りにより、出力をローレベルにリセットされ、コンパレータ１１２の出力の立ち下りにより出力をハイレベルにセットされる。ラッチ回路１１３の出力は、Ｄフリップフロップ１１４にクロック入力として供給されるとともに、充放電回路１２１に充放電制御信号として供給される。
【００２９】
Ｄフリップフロップ１１４のデータ入力は、Ｄフリップフロップ１１４の反転出力に接続されている。Ｄフリップフロップ１１４は、ラッチ回路１１３の出力に応じて出力を反転させる。Ｄフリップフロップ１１４の非反転出力は、フェーズコンパレータ１１５の入力ＦIN及びフェーズコンパレータ１１６の入力ＶOSINとしてフェーズコンパレータ１１５に供給される。また、フェーズコンパレータ１１５の入力ＶOSIN、及び、フェーズコンパレータ１１６の入力ＶFINとしては第１の三角波発生部１０１を構成するラッチ回路１３の出力が供給されている。
【００３０】
フェーズコンパレータ１１５は、入力ＦINと入力ＶOSINとの位相差に応じたパルス幅を有するパルスを出力する。
【００３１】
図２はフェーズコンパレータ１１５の動作説明図を示す。
【００３２】
フェーズコンパレータ１１５は、入力ＦINがローレベルからハイレベルに立ち上がったときに、入力ＶOSINがローレベルのときには、出力をハイレベルとする。また、フェーズコンパレータ１１５は、入力ＦINがハイレベルのときに、入力ＶOSINがローレベルからハイレベルに立ち上がったときには、出力の状態をハイインピーダンスＺHの状態とする。
【００３３】
さらに、フェーズコンパレータ１１５は、入力ＦINがローレベルのときに、入力ＶOSINがローレベルからハイレベルに立ち上がったときには、出力をローレベルとする。また、フェーズコンパレータ１１５は、入力ＦINがローレベルからハイレベルに立ち上がったときに、入力ＶOSINがハイレベルのときには、出力の状態をハイインピーダンスＺHの状態とする。なお、フェーズコンパレータ１１６は、フェーズコンパレータ１１５と同様な動作を行なうため、その説明は省略する。
【００３４】
フェーズコンパレータ１１５の出力パルスは、平滑回路１１７に供給される。また、フェーズコンパレータ１１６の出力パルスは、平滑回路１１８に供給される。
【００３５】
平滑回路１１７は、電源電圧ＶDDを基準としてフェーズコンパレータ１１５の出力を平滑化する。平滑回路１１７の出力は、可変電流源１１９に供給される。平滑回路１１８は、接地レベルを基準としてフェーズコンパレータ１１６の出力を平滑化する。平滑回路１１８の出力は、可変電流源１２０に供給される。
【００３６】
可変電流源１１９は、平滑回路１１７の出力により出力電流を変化させ、充放電回路１２１に供給する。充放電回路１２１は、可変電流源１１９の出力電流によってキャパシタ１２２の放電電流を制御する。
【００３７】
可変電流源１２０は、平滑回路１１８の出力により出力電流を変化させ、充放電回路１２１に供給する。充放電回路１２１は、可変電流源１２０の出力電流によってキャパシタ１２２の充電電流を制御する。
【００３８】
充放電回路１２１は、トランジスタＭ11〜Ｍ16から構成され、キャパシタ１２２の充放電を充放電させて、三角波を生成する。トランジスタＭ11は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが出力端子Ｔout2に接続され、ソースがトランジスタＭ13のドレインに接続され、ゲートにラッチ回路１１３の出力が供給されており、ラッチ回路１１３の出力によりスイッチングされ、キャパシタ１２２の充電タイミングを制御する。
【００３９】
トランジスタＭ12は、ｎチャネルＭＯＳ電界効果トランジスタから構成されており、ドレインが出力端子Ｔout2に接続され、ソースがトランジスタＭ16のドレインに接続され、ゲートにラッチ回路１１３の出力が供給されており、ラッチ回路１１３の出力によりスイッチングされ、キャパシタ１２２の放電タイミングを制御する。
【００４０】
トランジスタＭ13は、第１の三角波発生部１０１の充放電回路１６を構成するトランジスタＭ１とカレントミラー回路を構成しており、トランジスタＭ１に流れる電流Ｉに応じた電流ＩをトランジスタＭ11のソースに供給する。トランジスタＭ13から出力された電流Ｉは、トランジスタＭ11のオン時にキャパシタ１２２に供給され、キャパシタ１２２の充電電流として用いられる。
【００４１】
トランジスタＭ14は、第１の三角波発生部１０１の充放電回路１６を構成するトランジスタＭ１とカレントミラー回路を構成しており、トランジスタＭ１に流れる電流Ｉに応じた電流Ｉを出力する。トランジスタＭ14の出力電流Ｉは、カレントミラー回路を構成するトランジスタＭ15、Ｍ16に供給される。トランジスタＭ15とトランジスタＭ16とは、カレントミラー回路を構成しており、トランジスタＭ15にトランジスタＭ14から供給される電流Ｉに応じた電流ＩをトランジスタＭ16のドレインから引き込む。トランジスタＭ16のドレインは、トランジスタＭ12のソースに接続されている。トランジスタＭ16は、トランジスタＭ12がオンの時に、キャパシタ１２２から電流Ｉを引き込み、キャパシタ１２２を放電させる。
【００４２】
なお、トランジスタＭ11のソースとトランジスタＭ13のドレインとの接続点は、可変電流源１２０に接続されている。可変電流源１２０は、平滑回路１１８の出力に応じた電流ΔＩ１をトランジスタＭ11のソースとトランジスタＭ13のドレインとの接続点から引き込むことにより、キャパシタ１２２の充電電流Ｉ１を補正する。これによって、キャパシタ１２２の充電電流は（Ｉ１−ΔＩ１）に補正される。
【００４３】
また、トランジスタＭ12のソースとトランジスタＭ16のドレインとの接続点は、可変電流源１１９に接続されている。可変電流源１１９は、平滑回路１１７の出力に応じた電流ΔＩ２をトランジスタＭ12のソースとトランジスタＭ16のドレインとの接続点に供給することにより、キャパシタ１２２の放電電流Ｉ２を補正する。これによって、キャパシタ１２２の充電電流は（Ｉ２−ΔＩ２）に補正される。
【００４４】
このとき、平滑回路１１７、１１８の出力は、第１の三角波発生部１０１を構成するラッチ回路１３の出力と第２の三角波発生部１０２を構成するラッチ回路１１３の出力との位相差に応じた信号となっており、充放電電流を第１の三角波発生部１０１を構成するラッチ回路１３の出力と第２の三角波発生部１０２を構成するラッチ回路１１３の出力との位相差により補正することにより、キャパシタ１２２の充放電のタイミングを第１の三角波発生部１０１を構成するキャパシタ１７の充放電のタイミングに同期させることが可能となる。
【００４５】
〔動作〕
図３は、本発明の一実施例の動作波形図を示す。図３（Ａ）は第１の三角波発生部１０１の出力端子Ｔout1から出力される三角波、図３（Ｂ）は第２の三角波発生部１０２の出力端子Ｔout2から出力される三角波、図３（Ｃ）は第１の三角波発生部１０１を構成するラッチ回路１３の出力、図３（Ｄ）は第２の三角波発生部１０２を構成するＤフリップフロップ１１４の出力、図３（Ｅ）は平滑回路１１８の出力、図３（Ｆ）は平滑回路１１７の出力を示す。
【００４６】
時刻ｔ10で第２の三角波発生部１０２を構成するＤフリップフロップ１１４の出力が立ち上がり、時間ΔＴ11だけ遅延した時刻ｔ11で第１の三角波発生部１０１を構成するラッチ回路１３の出力が立ち上がった場合、Ｄフリップフロップ１１４の出力が立ち上がったときに、ラッチ回路１３の出力がローレベルであるので、フェーズコンパレータ１１６の出力は、ローレベルとなり、また、フェーズコンパレータ１１５の出力はハイレベルとなる。フェーズコンパレータ１１６の出力がハイレベルとなることにより、平滑回路１１８の出力は図３（Ｅ）に示すように低下し、フェーズコンパレータ１１５の出力がハイレベルとなることにより、平滑回路１１７の出力は図３（Ｆ）に示すように上昇する。
【００４７】
平滑回路１１８の出力が低下することにより、可変電流源１２０により引き込まれる電流が低下する。また、平滑回路１１７の出力が上昇することにより、可変電流源１１９から出力される電流が増加する。これによって、キャパシタ１２２の放電電流が低下して、三角波の立下りが遅延する。
【００４８】
時刻ｔ11でラッチ回路１３の出力が立ち上がると、フェーズコンパレータ１１５、１１６の出力は共にハイインピーダンスＺHとなる。フェーズコンパレータ１１５、１１６の出力がハイインピーダンスＺHになることにより、平滑回路１１７、１１８の出力は時刻ｔ11の状態に保持される。
【００４９】
次に、時刻ｔ12で第１の三角波発生部１０１を構成するラッチ回路１３の出力が第２の三角波発生部１０２を構成するＤフリップフロップ１１４の出力が立ち上がりに、時間ΔＴ12だけ先んじて立ち上がると、ラッチ回路１３の出力が立ち上がったときに、Ｄフリップフロップ１１４の出力がローレベルであるので、フェーズコンパレータ１１６の出力は、ハイレベルとなり、また、フェーズコンパレータ１１５の出力はローレベルとなる。フェーズコンパレータ１１６の出力がハイレベルとなることにより、平滑回路１１８の出力は図３（Ｅ）に示すように上昇し、フェーズコンパレータ１１５の出力がローレベルとなることにより、平滑回路１１７の出力は図３（Ｆ）に示すように低下する。
【００５０】
平滑回路１１８の出力が上昇することにより、可変電流源１２０により引き込まれる電流が増加する。また、平滑回路１１７の出力が低下することにより、可変電流源１１９から出力される電流が低下する。これによって、キャパシタ１２２の充電電流が増加して、三角波の立ち上がりが早くなる。
【００５１】
時刻ｔ13でＤフリップフロップ１１４の出力が立ち上がると、フェーズコンパレータ１１５、１１６の出力は共にハイインピーダンスＺHとなる。フェーズコンパレータ１１５、１１６の出力がハイインピーダンスＺHになることにより、平滑回路１１７、１１８の出力は時刻ｔ13のときの状態に保持される。
【００５２】
以上により、第１の三角波発生部１０１の出力三角波と第２の三角波発生部１０２の出力三角波との位相差を検出し、検出した位相差に応じてキャパシタ１２２の充放電電流を補正することによって、第２の三角波発生部１０２の出力三角波を第１の三角波発生部１０１の出力三角波に同期させることが可能となる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施例の回路構成図である。
【図２】フェーズコンパレータ１１５の動作説明図である。
【図３】本発明の一実施例の動作波形図である。
【図４】従来の一例の回路構成図である。
【図５】従来の一例の動作波形図である。
【符号の説明】
【００５４】
１００  三角波発生回路
１０１  第１の三角波発生部、１０２  第２の三角波発生部
１１、１２、１１１、１１２  コンパレータ、１３、１１３  ラッチ回路
１４、１５  基準電圧源、１６、１２１  充放電回路、１７、１２２  キャパシタ
１１４  Ｄフリップフロップ、１１５、１１６  フェーズコンパレータ
１１７  １１８  平滑回路、１１９、１２０  可変電流源
【図１】
2006261837.tif 000003
【図２】
2006261837.tif 000004
【図３】
2006261837.tif 000005
【図４】
2006261837.tif 000006
【図５】
2006261837.tif 000007