(57)【要約】【課題】  信号線等から高周波ノイズが発生しないようにした平面表示装置を提供する。【解決手段】  液晶パネル１は、縦横に列設された信号線および走査線と、信号線および走査線の交点付近に配置される表示素子３と、各信号線に接続されるアナログスイッチ４と、各走査線を駆動するゲート駆動回路５とを有する。液晶駆動回路２は、特定の素数の回数分だけカウント動作を行う素数カウンタ１１と、素数カウンタ１１のカウント値に対応するランダム値を出力するROM１２と、ROM１２から出力されたランダム値に基づいてアナログスイッチ４のオン・オフを制御するスイッチ制御部１３とを有する。素数カウンタ１１とROM１２を用いることにより、各水平ラインごとの信号線書込順序をランダムにし、かつ連続した２フレームにおける同一ラインの信号線書込順序が同じにならないようにするため、信号線等から発生される高周波ノイズを抑制でき、不要な電波放射の少ない液晶表示装置を実現できる。【選択図】  図１
2006208998.tif 000002
【特許請求の範囲】
【請求項１】
縦横に列設される信号線および走査線の交点付近ごとに形成される複数の表示素子と、
前記信号線に画素データを供給する順序を、水平ラインごとにランダムに切り替える信号線駆動回路と、を備えることを特徴とする平面表示装置。
【請求項２】
前記信号線駆動回路は、
複数の信号線からなるブロック内の各信号線に画素データを供給するか否かを切替制御する画素データ切替回路と、
乱数または疑似乱数を発生する乱数発生回路と、
前記乱数発生回路で発生された乱数または疑似乱数に基づいて、前記画素データ切替回路が前記複数の信号線のそれぞれに画素データを供給する順序を設定する順序設定回路と、を有することを特徴とする請求項１に記載の平面表示装置。
【請求項３】
前記乱数発生回路は、
特定の素数を基準としてカウント動作を行う素数計数器と、
前記素数計数器の計数値ごとに異なるランダム値を出力するランダム値出力回路と、を有し、
前記順序設定回路は、前記ランダム値に基づいて、前記画素データ切替回路が前記複数の信号線に画素データを供給する順序を設定することを特徴とする請求項２に記載の平面表示装置。
【請求項４】
前記画素データ切替回路は、ブロック内の前記複数の信号線のそれぞれに接続される複数のアナログスイッチを有し、
前記順序設定回路は、信号線の書込タイミングを示す書込タイミング信号と前記ランダム値とに基づいて、前記複数のアナログスイッチのオン・オフタイミングを設定することを特徴とする請求項３に記載の平面表示装置。
【請求項５】
前記素数計数器は、水平ラインごとにカウント動作を行い、
前記画素データ切替回路は、ブロックごとに設けられ、
すべての前記画素データ切替回路は、前記順序設定回路が設定した順序に従って、各信号線への切替制御を同時に行うことを特徴とする請求項３又は４に記載の平面表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号線を分割駆動する平面表示装置に関する。
【背景技術】
【０００２】
複数の信号線からなるブロックとして、各ブロック内の各信号線を時分割駆動する液晶表示装置が提案されている（特許文献１参照）。この種の従来の液晶表示装置では、ブロック内の各信号線を駆動する順序は予め決められており、各信号線に接続されたアナログスイッチを決められた順序でオン・オフして各信号線の駆動を行っていた。
【０００３】
しかしながら、ブロック内の各信号線の駆動順序を固定にすると、信号線等がアンテナとなって高周波ノイズが発生するおそれがある。
【特許文献１】特開平8-185142号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、信号線等から高周波ノイズが発生しないようにした平面表示装置を提供するものである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、縦横に列設される信号線および走査線の交点付近に形成される複数の表示素子と、前記信号線に画素データを供給する順序を、各水平ラインごとにランダムに切り替える信号線駆動回路と、を備えることを特徴とする平面表示装置を提供するものである。
【発明の効果】
【０００６】
本発明によれば、信号線等から高周波ノイズが発生しなくなる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら、本発明の一実施形態について説明する。
【０００８】
図１は本発明の一実施形態に係る平面表示装置の概略構成を示すブロック図である。以下では、平面表示装置の一例として、液晶表示装置について説明する。
【０００９】
図１の液晶表示装置は、ガラス基板上に形成された液晶パネル１と、ガラス基板上に実装されるか、あるいはガラス基板にFPC（Flexible Print Circuit）を介して接続される制御基板上に実装される液晶駆動回路２とを備えている。
【００１０】
液晶パネル１は、縦横に列設された信号線および走査線と、信号線および走査線の交点付近に配置される表示素子３と、各信号線に接続されるアナログスイッチ４と、各走査線を駆動するゲート駆動回路５とを有する。表示素子３は、例えば画素TFT（Thin Film Transistor）である。
【００１１】
本実施形態では、２画素分の信号線（１画素がRGB用の３本で、計６本の信号線）を単位としてブロック駆動を行い、異なるブロックは同時に駆動される。各ブロック内の６本の信号線は、アナログスイッチ４により順次に時分割駆動される。したがって、全ブロックがそれぞれ１本の信号線を同時に駆動する。
【００１２】
上述したアナログスイッチ４は、各ブロック内の各信号線に対応して設けられている。すなわち、各ブロックごとに６個のアナログスイッチ４が設けられ、各アナログスイッチ４は、対応する信号線に接続されている。
【００１３】
同一ブロック内の６個のアナログスイッチ４のうち、いずれか一つのみがオンし、オンになったアナログスイッチ４に接続された信号線に液晶駆動回路２からの画素データが供給される。画素データは、画素データ線OUT1〜OUTnを介して液晶駆動回路２から各ブロックに供給される。画素データ線OUT1〜OUTnは、ブロックごとに設けられている。
【００１４】
液晶駆動回路２は、特定の素数の回数分だけカウント動作を行う素数カウンタ１１と、素数カウンタ１１のカウント値に対応するランダム値を出力するROM１２と、ROM１２から出力されたランダム値に基づいてアナログスイッチ４のオン・オフを制御するスイッチ制御部１３とを有する。スイッチ制御部１３は、同一回路構成の６つのセレクタ14-1〜14-6を有する。これらセレクタ14-1〜14-6は、各アナログスイッチ４に対応づけて設けられており、対応するアナログスイッチ４のオン・オフを制御する。
【００１５】
素数カウンタ１１は、アップカウンタとダウンカウンタのいずれでもよいが、１水平ラインの周期をもつクロックCKVに同期して、特定の素数（例えば17）の回数分だけカウント動作を行う。以下では、素数カウンタ１１としてアップカウンタ（17進ラインカウンタ）を使用し、０〜16までカウント動作を行う例を説明する。
【００１６】
ROM１２は、素数カウンタ１１のカウント値に対応するランダム値を記憶している。図２はROM１２に格納されているデータの一例を示す図である。ランダム値のワード長は18ビットで足りるが、ROM１２のデータ構成を簡略化するために、ワード長を24ビットにしている。24ビットのランダム値Ｄ[23:0]は、４ビットずつのビット列に分けられ、各ビット列は対応するセレクタ14-1〜14-6に入力される。より具体的には、セレクタ14-1にはランダム値Ｄ[3:0]が、セレクタ14-2にはランダム値Ｄ[7:4]が、セレクタ14-3にはランダム値Ｄ[11:8]、セレクタ14-4にはランダム値Ｄ[15:12]が、セレクタ14-5にはランダム値Ｄ[19:16]が、セレクタ14-6にはランダム値Ｄ[23:20]がそれぞれ入力される。
【００１７】
各セレクタ14-1〜14-6は、24ビットからなるランダム値の一部のビット列と、信号線の書込タイミングを規定する画素書込タイミング信号[PASW1:PASW6]とに基づいて、アナログスイッチ４のオン・オフを制御する。
【００１８】
図３はセレクタ14-1〜14-6の具体的構成の一例を示す回路図である。ROM１２から出力される各４ビットのビット列のうち、実際にセレクタ14-1〜14-6に入力されるのは下位３ビットのみである。図３では、この３ビットをS0, S1, S2で表している。セレクタ14-1〜14-6は、ビット列[S0:S2]と画素書込タイミング信号[PASW1:PASW6]との論理演算を行って、出力Ｚを「１」にするタイミングを設定する。セレクタ14-1〜14-6の出力Ｚが「１」になると、そのセレクタ14-1〜14-6に対応するアナログスイッチ４がオンする。
【００１９】
図１に示すように、スイッチ制御部１３は、全ブロック内のアナログスイッチ４のオン・オフを制御する。より具体的には、スイッチ制御部１３内の各セレクタ14-1〜14-6は、全ブロック内の対応するアナログスイッチ４のオン・オフを制御する。このように、スイッチ制御部１３を全ブロックで共用することで、回路構成を簡略化できる。
【００２０】
図４は図１の各部の動作タイミングの一例を示す図である。画素書込タイミング信号[PASW1:PASW6]は、１水平ライン周期Ｔを持つ信号であり、各信号は互いに位相がずれている。より具体的には、各画素書込タイミング信号は、（１水平ライン周期Ｔ）／６周期ずつ位相がずれている。
【００２１】
画素データ線には、１水平ライン周期Ｔの間に、２画素分のRGBデータが供給される（時刻ｔ１〜ｔ２）。図４は、１番目の水平ライン期間内（時刻ｔ１〜ｔ２）に画素データ線OUT1に対して、２画素目の青データB2_1、１画素目の赤データR1_1、２画素目の赤データR2_1、１画素目の青データB1_1、１画素目の緑データG1_1、２画素目の緑データG2_1を順に供給する例を示している。この場合、最初に供給された２画素目の青データB2_1が信号線Ｓ６に供給され、次に１画素目の赤データR1_1が信号線Ｓ１に供給され、次に２画素目の赤データR2_1が信号線Ｓ４に供給され、次に、１画素目の青データB1_1が信号線Ｓ３に供給され、最後に１画素目の緑データG1_1が信号線Ｓ２に供給される。
【００２２】
次の水平ライン期間内（時刻ｔ２〜ｔ３）は、画素データ線OUT1に対して、１画素目の緑データG1_2、１画素目の青データB1_2、１画素目の赤データR1_2、２画素目の緑データG2_2、２画素目の赤データR2_2、２画素目の青データB2_2が供給される。この場合、最初に供給された１画素目の緑データG1_2は信号線Ｓ２に供給され、次に１画素目の青データB1_2が信号線Ｓ３に供給され、次に１画素目の赤データR1_2が信号線Ｓ１に供給され、次に２画素目の緑データG2_2が信号線Ｓ５に供給され、次に２画素目の赤データR2_2が信号線Ｓ４に供給され、最後に２画素目の青データB2_2が信号線Ｓ６に供給される。
【００２３】
図４からわかるように、水平ラインごとに、ブロック内の信号線の駆動順序が異なっている。信号線の駆動順序は、ROM１２から出力されるランダム値に依存する。
【００２４】
異なる複数のブロックは、同時に駆動される。例えば、図４に示すように、画素データ線OUTn上の画素データは、画素データ線OUT1上の画素データと同タイミングで供給され、信号線に書き込まれるタイミングも同じである。
【００２５】
このように、信号線を複数のブロックに分割して、各ブロック内の信号線に同タイミングで画素データを書き込むことにより、画素データ線の周波数および信号線の書込周波数を下げることができ、消費電力の削減が可能となるとともに、周波数に余裕が出るために表示解像度をより向上できる。
【００２６】
本実施形態では、１水平ラインごとに素数カウンタ１１の値が更新され、それに応じて、ROM１２から異なるランダム値が出力され、そのランダム値に基づいてブロック内のアナログスイッチ４の切替順序がランダムに変化する。これにより、信号線の書込順序についての規則性がなくなり、信号線等から発生される高周波ノイズを抑制することができる。
【００２７】
なお、素数カウンタ１１の値が同じであれば、ROM１２は必ず同じ値を出力するため、アナログスイッチ４の切替順序も同じになるが、アナログスイッチ４の切替順序が同じになる周期は、素数カウンタ１１の素数の数によって決められ、連続した２フレームにおける同一ラインの信号線書込順序は同じにはならない。このため、フレーム単位での信号線書込順序の規則性もなくなる。
【００２８】
図５は図１の液晶表示装置から放射される不要電波の一例を示すFFT波形図、図６は従来の液晶表示装置から放射される不要電波の比較例を示すFFT波形図である。これらの図において、横軸は周波数、縦軸は信号強度である。図５と図６を比較すればわかるように、本実施形態の構成によれば、不要電波の放射を大幅に減らすことができる。
【００２９】
ところで、本実施形態では、ブロック内の６個のアナログスイッチ４のオン・オフを切り替える際に、複数のアナログスイッチ４が瞬間的に同時にオンすることがないように、すべてのアナログスイッチ４がオフになる期間を設けている（例えば、図４の時刻ｔ４〜ｔ５）。このようなオフ期間を設けることにより、画素データ同士の干渉を防ぐことができ、画質が劣化しなくなる。
【００３０】
このように、本実施形態では、素数カウンタ１１とROM１２を用いることにより、各水平ラインごとの信号線書込順序をランダムにし、かつ連続した２フレームにおける同一ラインの信号線書込順序が同じにならないようにするため、信号線等から発生される高周波ノイズを抑制でき、不要な電波放射の少ない液晶表示装置を実現できる。
【００３１】
上述した実施形態では、素数カウンタ１１とROM１２を用いてランダム値を生成したが、乱数（または疑似乱数）発生回路を用いてランダム値を生成してもよい。
【００３２】
上述した実施形態では、隣接する２画素を１ブロックとして信号線の書込を行ったが、ブロックの単位には特に制限はない。ブロックの単位に応じて、アナログスイッチ４の数を調整すればよい。また、上述した実施形態では、ガラス基板上に液晶駆動回路２を実装する例を説明したが、ガラス基板上にポリシリコンプロセス等を用いて一体に液晶駆動回路２を形成してもよい。
【００３３】
上述した実施形態では、各色64階調の色表示を行う例を説明したが、階調数には特に制限はない。また、素数カウンタ１１がカウントする素数の値にも特に制限はない。素数の値が大きくなるほど、周期性が少なくなり、不要電波をより抑制できる。
【００３４】
上述した実施形態では、本発明を液晶表示装置に適用した例を説明したが、本発明は、EL（Electroluminescense）装置やPDP（Plasma Display Panel）装置等の各種平面表示装置に広く適用可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態に係る平面表示装置の概略構成を示すブロック図。
【図２】ROM１２に格納されているデータの一例を示す図。
【図３】セレクタ14-1〜14-6の具体的構成の一例を示す回路図。
【図４】図１の各部の動作タイミングの一例を示す図。
【図５】図１の液晶表示装置から放射される不要電波の一例を示すFFT波形図。
【図６】従来の液晶表示装置から放射される不要電波の比較例を示すFFT波形図。
【符号の説明】
【００３６】
１  液晶パネル
２  液晶駆動回路
３  表示素子
４  アナログスイッチ
５  ゲート駆動回路
１１  素数カウンタ
１２  ROM
１３  スイッチ制御部
14-1〜14-6  セレクタ
【図１】
2006208998.tif 000003
【図２】
2006208998.tif 000004
【図３】
2006208998.tif 000005
【図４】
2006208998.tif 000006
【図５】
2006208998.tif 000007
【図６】
2006208998.tif 000008