(57)【要約】【課題】  チャネル幅を十分に大きくすることができ、これにより得られるトランジスタの能力向上を図った半導体装置の製造方法と、これによって得られる半導体装置とを提供する。【解決手段】  単一の結晶粒（略単結晶粒４２）に、ソース領域１１及びドレイン領域１２と、チャネル領域１３とを有してなるトランジスタ１０が少なくとも一つ形成されてなる半導体装置である。チャネル領域１３は、略単結晶粒４２がエッチングされて、フィン形状のチャネル部１５を複数並列した状態に形成されてなる。各チャネル部１５のそれぞれの表面部にはゲート絶縁膜１６が設けられ、各チャネル部１５のそれぞれのゲート絶縁膜１６の一部を覆って、ゲート電極１４が設けられている。【選択図】      図５
2006261188.tif 000002
【特許請求の範囲】
【請求項１】
堆積法によって結晶性シリコン膜を形成する工程と、
前記結晶性シリコン膜にソース領域とドレイン領域とを設ける工程と、
前記結晶性シリコン膜をエッチングして、該結晶性シリコン膜の面方向にフィン形状のチャネル部を複数並列した状態に形成する工程と、
前記各チャネル部のそれぞれの表面部にゲート絶縁膜を形成する工程と、
前記結晶性シリコン膜の面方向に沿って、前記各チャネル部のそれぞれのゲート絶縁膜の一部を覆ってゲート電極を形成することにより、トランジスタを形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記結晶性シリコン膜の形成方法として、
絶縁性の基板上または基板上に堆積された絶縁膜上の面内の所定位置に、前記面に対して略垂直に延びる穴を形成する工程と、
前記絶縁性基板または絶縁膜上に、非晶質シリコン膜を堆積法によって形成する工程と、
前記非晶質シリコン膜にレーザを照射し、前記穴の底部内の非晶質シリコンを非溶融状態に保持しながら、その他の部分の非晶質シリコン膜を溶融状態にすることにより、非溶融状態に保持された非晶質シリコンを結晶核として結晶成長を生じさせ、非晶質シリコン膜の面内の前記穴を中心とした領域を略単結晶状態の結晶性シリコン膜とする工程と、を備えたことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ソース領域及びドレイン領域と、チャネル部とを、略単結晶状態に形成された結晶性シリコン膜の、単一の略単結晶粒内に形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
単一の結晶粒に、ソース領域及びドレイン領域と、チャネル領域とを有してなるトランジスタが少なくとも一つ形成されてなる半導体装置であって、
前記チャネル領域は、前記結晶粒がエッチングされて、フィン形状のチャネル部を複数並列した状態に形成されてなり、
前記各チャネル部のそれぞれの表面部にゲート絶縁膜が設けられ、
前記各チャネル部のそれぞれのゲート絶縁膜の一部を覆って、ゲート電極が設けられていることを特徴とする半導体装置。
【請求項５】
前記単一の結晶粒は、
絶縁性基板上または基板上に堆積された絶縁膜上の面内の所定位置に、前記面に対して略垂直に延びる穴が形成され、
前記絶縁性基板上または絶縁膜上に、非晶質シリコン膜が堆積法によって形成され、
前記非晶質シリコン膜にレーザが照射されて、前記穴の底部内の非晶質シリコンが非溶融状態に保持されながら、その他の部分の非晶質シリコン膜が溶融状態にされることで、非溶融状態に保持された非晶質シリコンを結晶核として結晶成長が生じ、非晶質シリコン膜の面内の前記穴を中心とした領域が略単結晶状態の結晶性シリコン膜に形成されたときの、該結晶性シリコン膜を構成する略単結晶粒であることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法とこの製造方法によって得られる半導体装置に関する。
【背景技術】
【０００２】
多結晶シリコン薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される薄膜半導体装置を、汎用ガラス基板の使用し得る６００℃程度以下、あるいは非晶質シリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）の製造温度と同程度の４２５℃程度以下の低温にて製造する場合、従来は以下の製造方法が採用されている。
【０００３】
まず、ガラス基板上に下地保護膜として絶縁膜である酸化シリコン膜を堆積し、この上に半導体膜となる非晶質シリコン膜を堆積する。次に、この非晶質シリコン膜に対してＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ）を照射し、前記非晶質シリコン膜を多結晶シリコン膜とする（レーザ熱処理工程）。このレーザ熱処理工程では、レーザ光を吸収した非晶質シリコン膜の温度が上昇して、非晶質シリコン膜が溶融し、その後、温度が低下するに従って、溶融したシリコン膜が結晶化することにより、多結晶シリコン膜が形成される。
【０００４】
このレーザ熱処理工程の後、ゲート絶縁膜となる酸化シリコン膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ）によって形成する。次に、タンタルなどでゲート電極を形成することにより、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶シリコン膜）からなる電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を得る。最後に、これらの膜上に層間絶縁膜を堆積し、コンタクトホールを開孔した後、金属薄膜にて配線を施す。これにより、薄膜半導体装置が完成する。
【０００５】
しかしながら、前記従来の薄膜半導体装置の製造方法では、エキシマレーザ光のエネルギー密度制御が困難であるため、レーザ熱処理時にエネルギー密度の変動があり、これによって半導体膜質に大きなばらつきがあった。特にこの半導体膜質のばらつきは、比較的良好な多結晶半導体膜が得られるレーザ照射条件（照射エネルギー密度）の付近で顕著である。よって、実際の製造工程では、このばらつきの影響を低減するため、エネルギー密度を最適値よりもやや低く設定してレーザ照射が行われていた。したがって、エネルギー密度の不足により、良好な多結晶薄膜を得ることが困難であった。
【０００６】
また、仮に比較的良好な多結晶膜が得られる最適な照射エネルギー密度でレーザ照射を行っても、得られるシリコン膜は多結晶であり、粒界の存在によって例えばこの粒界でリーク電流が生じるなど、そこに形成される薄膜半導体装置の特性は単結晶シリコンのものに比べて劣っていた。さらに、粒界が生成される場所を制御できないため、この多結晶シリコン膜に形成される薄膜半導体装置の特性は、同一基板内でも大きなばらつきを有することが多かった。
【０００７】
これに対して、基板上の絶縁膜に穴を開けて、この絶縁膜上に非晶質シリコン膜を形成した後、この非晶質シリコン膜に所定条件でレーザを照射して、前記穴の底部内の非晶質シリコンを非溶融状態に保持しながら、その他の部分の非晶質シリコン膜を溶融状態にすることにより、非溶融状態に保持された非晶質シリコンを結晶核とした結晶成長を生じさせて、非晶質シリコン膜の面内の前記穴を中心とした領域を略単結晶状態のシリコン膜とする技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００３−９２２６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記の略単結晶状態のシリコン膜を形成する技術では、以下に述べる改善すべく課題がある。
前記技術で得られるシリコン膜中の単一の結晶粒（略単結晶粒）は、その粒径についてはせいぜい７μｍ程度が限界（上限）であり、したがってこの単一の結晶粒内にトランジスタを形成しようとした場合、チャネル幅を十分大きくすることができなかった。そして、このようにチャネル幅を十分大きくすることができないと、チャネルに流す電流値を大きくできないなど、トランジスタとしての能力のさらなる向上が望めなかった。
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、チャネル幅を十分に大きくすることができ、これにより得られるトランジスタの能力向上を図った半導体装置の製造方法と、これによって得られる半導体装置とを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体装置の製造方法は、堆積法によって結晶性シリコン膜を形成する工程と、前記結晶性シリコン膜にソース領域とドレイン領域とを設ける工程と、前記結晶性シリコン膜をエッチングして、該結晶性シリコン膜の面方向にフィン形状のチャネル部を複数並列した状態に形成する工程と、前記各チャネル部のそれぞれの表面部にゲート絶縁膜を形成する工程と、前記各チャネル部のそれぞれのゲート絶縁膜の一部を覆ってゲート電極を形成することにより、トランジスタを形成する工程と、を備えたことを特徴としている。
【００１１】
この半導体装置の製造方法によれば、結晶性シリコン膜の面方向にフィン形状のチャネル部を複数並列した状態に形成し、これら各チャネル部のそれぞれの表面部に形成したゲート絶縁膜を介して、それぞれの一部を覆ってゲート電極を形成するので、各チャネル部のチャネル幅の合計が、得られるトランジスタの全体のチャネル幅となる。したがって、チャネル部の数を多くすることによってチャネル幅を十分大きくすることができ、これにより得られるトランジスタの能力向上を図ることができる。
また、並列して形成された複数のチャネル部に対して、結晶性シリコン膜の面方向に沿って、各チャネル部のそれぞれの一部を覆ってゲート電極を形成するので、フィン形状のチャネル部の両側にゲート電極が配置されることにより、各チャネル部においてダブルゲート構造が形成される。よって、ゲート長が短い場合はチャネル部が完全空乏状態となるためパンチスルーが生じることが抑えられ、したがってゲート長を短く形成することにより、トランジスタの微細化を図ることが可能になる。
【００１２】
また、前記の製造方法においては、前記結晶性シリコン膜の形成方法として、前記結晶性シリコン膜の形成方法として、絶縁性の基板上または基板上に堆積された絶縁膜上の面内の所定位置に、前記面に対して略垂直に延びる穴を形成する工程と、前記絶縁性基板または絶縁膜上に、非晶質シリコン膜を堆積法によって形成する工程と、前記非晶質シリコン膜にレーザを照射し、前記穴の底部内の非晶質シリコンを非溶融状態に保持しながら、その他の部分の非晶質シリコン膜を溶融状態にすることにより、非溶融状態に保持された非晶質シリコンを結晶核として結晶成長を生じさせ、非晶質シリコン膜の面内の前記穴を中心とした領域を略単結晶状態の結晶性シリコン膜とする工程と、を備えているのが好ましい。
【００１３】
このようにすれば、結晶性シリコン膜が略単結晶状態となっているので、この結晶性シリコン膜にトランシスタを形成することにより、トランシスタの特性がより良くなる。
特に、前記ソース領域及びドレイン領域と、チャネル部とを、前記結晶性シリコン膜の、単一の略単結晶粒内に形成することにより、例えば粒界でのリークをなくすことができるなど、トランシスタの特性を顕著に向上することができる。
【００１４】
本発明の半導体装置は、単一の結晶粒に、ソース領域及びドレイン領域と、チャネル領域とを有してなるトランジスタが少なくとも一つ形成されてなる半導体装置であって、前記チャネル領域は、前記結晶粒がエッチングされて、フィン形状のチャネル部を複数並列した状態に形成されてなり、前記各チャネル部のそれぞれの表面部にゲート絶縁膜が設けられ、前記各チャネル部のそれぞれのゲート絶縁膜の一部を覆って、ゲート電極が設けられていることを特徴としている。
【００１５】
この半導体装置によれば、チャネル領域が、フィン形状のチャネル部を複数並列した状態に形成され、これら各チャネル部のそれぞれの表面部に、ゲート絶縁膜を介してゲート電極が設けられているので、各チャネル部のチャネル幅の合計が、トランジスタの全体のチャネル幅となる。したがって、チャネル部が多く形成されていれば、その分チャネル幅が十分大きくなり、これにより得られるトランジスタの能力が向上する。
また、エッチングにより並列した状態に形成された複数のチャネル部に対して、各チャネル部のそれぞれの一部を覆ってゲート電極が形成されているので、フィン形状のチャネル部の両側にゲート電極が配置されることにより、各チャネル部においてそれぞれがダブルゲート構造となる。よって、ゲート長が短い場合はチャネル部が完全空乏状態となるためパンチスルーが生じることが抑えられ、したがってゲート長を短く形成することにより、トランジスタの微細化を図ることが可能になる。
また、トランジスタが単一の略単結晶粒内に形成されているので、例えば粒界でのリーク電流を大幅に抑制できる等、トランシスタの特性が顕著に向上する。
【００１６】
また、前記の半導体装置においては、前記単一の結晶粒は、絶縁性基板上または基板上に堆積された絶縁膜上の面内の所定位置に、前記面に対して略垂直に延びる穴が形成され、前記絶縁性基板上または絶縁膜上に、非晶質シリコン膜が堆積法によって形成され、前記非晶質シリコン膜にレーザが照射されて、前記穴の底部内の非晶質シリコンが非溶融状態に保持されながら、その他の部分の非晶質シリコン膜が溶融状態にされることで、非溶融状態に保持された非晶質シリコンを結晶核として結晶成長が生じ、非晶質シリコン膜の面内の前記穴を中心とした領域が略単結晶状態の結晶性シリコン膜に形成されたときの、該結晶性シリコン膜を構成する略単結晶粒であるのが好ましい。
このようにすれば、基板上に略単結晶状態の結晶性シリコン膜が容易に形成されることから、この結晶性シリコン膜を構成する略単結晶粒内にトランシスタを形成することで、このトランシスタの特性をより良好にすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を、半導体装置の製造方法に基づいて詳しく説明する。
まず、堆積法によって結晶性シリコン膜を形成する工程について説明する。この結晶性シリコン膜を形成する工程は、特に本実施形態では略単結晶状態の結晶性シリコン膜をガラス基板上に形成するものとする。
【００１８】
〔第１の例〕
以下に、略単結晶状態の結晶性シリコン膜をガラス基板上に形成する方法の、第１の例を説明する。
まず、図１（ａ）に示すように、ガラス基板１上に酸化シリコン膜（絶縁膜）２を形成する。ガラス基板１上への酸化シリコン膜２の形成方法としては、プラズマ化学気相堆積法（ＰＥＣＶＤ法）、低圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の気相堆積法が好適に用いられる。酸化シリコン膜２の膜厚については、例えば１００ｎｍ〜１０μｍとする。ここでは、ＰＥＣＶＤ法により厚さ１μｍの酸化シリコン膜２を形成した。
【００１９】
次に、図１（ｂ）に示すように、フォトリソグラフィ技術により酸化シリコン膜２上にレジストパターン３を形成する。このレジストパターン３は、酸化シリコン膜２の面内の穴を形成する位置に貫通穴３１を有する。
次いで、図１（ｃ）に示すように、貫通穴３１の下側の酸化シリコン膜２をエッチングして、酸化シリコン膜２の所定位置に穴２１を開ける。このエッチングは、ＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イオンエッチングにより行った。
【００２０】
また、このエッチング中にレジスト剥離用のガス（例えば、酸素の放電ガスまたはＮＦ３ガスの放電ガスと、水蒸気との混合ガス等）を導入することにより、酸化シリコン膜２上のレジストパターン３を徐々に剥離（灰化）させ、酸化シリコン膜２のエッチングの進行に伴って、酸化シリコン膜２の穴２１の断面が大きくなるようにした。
【００２１】
その結果、図１（ｄ）に示すように、レジストパターン３の貫通穴３１の位置に、酸化シリコン膜２の面に対して垂直に延びる、四角錐状の（すなわち、酸化シリコン膜２の面と平行な断面が基板１側に向けて小さくなる形状の）穴２１が酸化シリコン膜２に形成された。穴２１の寸法は、例えば深さ：５００ｎｍ、開口端をなす正方形の一辺の長さ：１μｍとする。なお、穴２１の形状は、四角錐状の他に、三角錐状や円錐状などにしてもよい。
【００２２】
次に、レジストパターン３を剥離した後、図１（ｅ）に示すように、酸化シリコン膜２上に所定厚さ（穴２１の深さより厚い寸法、例えば５０ｎｍ〜５００ｎｍ）で非晶質シリコン膜４を形成する。非晶質シリコン膜４の形成方法としては、ＰＥＣＶＤ法やＬＰＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、スパッタリング法が採用できる。ここでは、高純度のシリコン膜を容易に、しかも四角錐状の穴２１の底部の先端まで確実に堆積させるためにＬＰＣＶＤ法を採用した。なお、非晶質シリコン膜４に代えて、多結晶シリコン膜を形成するようにしてもよい。
【００２３】
次に、図１（ｆ）に示すように、非晶質シリコン４膜にレーザを照射する。ここでは、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜２．０Ｊ／ｃｍ２（非晶質シリコン膜４の膜厚５０ｎｍ〜５００ｎｍに対応）でレーザ照射を行った。これにより、図２（ａ）に示すように、酸化シリコン膜２の穴２１の底部内の非晶質シリコン４１を非溶融状態に保持しながら、その他の部分の非晶質シリコン膜４を完全に溶融状態にした。
【００２４】
すなわち、照射されたＸｅＣｌパルスエキシマレーザは非晶質シリコン膜４の表面近傍でほとんどが吸収される。これは、ＸｅＣｌパルスエキシマレーザの波長（３０８ｎｍ）における非晶質シリコンおよび結晶性シリコンの吸収係数が、それぞれ０．１３９ｎｍ−１および０．１４９ｎｍ−１と大きいためである。
これにより、レーザ照射後に非晶質シリコン膜４の温度が低下して結晶成長する際に、酸化シリコン膜２の穴２１の底部内の、非溶融状態に保持された非晶質シリコン４１を結晶核として結晶成長が生じ、図２（ｂ）に示すように、非晶質シリコン膜４の面内の前記穴２１を中心とした領域４２が略単結晶状態のシリコン（略単結晶粒）となる。
【００２５】
すなわち、四角錐状として穴２１の底部を狭くすることにより、溶融状態のシリコンの体積に対する非溶融状態のシリコン４１の体積の比は極めて小さくなり、溶融シリコン膜に対して結晶核の場所は定められた場所となる。また、特に非溶融状態のシリコン４１の体積が十分小さくなるように、穴２１の形状とレーザの照射エネルギー密度を選ぶことにより、結晶成長に寄与する結晶核は実質的に一つとみなすことができ、穴２１内はこの結晶核から成長した結晶粒に占められて略単結晶状態となる。そして、この結晶成長は、穴２１上部の溶融状態であるシリコン膜に対しても進み、最終的に穴２１を中心とした大きな略単結晶粒４２が形成される。
【００２６】
したがって、予め穴２１を所定の間隔で規則正しく形成配置しておくことにより、図３に示すように、穴２１の配置に対応して略単結晶状態の結晶粒４２が規則正しく並んだ、結晶性シリコン膜４５が得られるのである。
この方法によって、穴２１を中心として４μｍ程度の大結晶粒の成長が実現可能である。また、レーザ熱処理工程の際に試料の温度を例えば４００℃程度に制御することにより、７μｍ程度の更に大きな結晶粒を得ることもできる。
【００２７】
この穴２１を中心とした結晶粒の内部には欠陥が少なく、この結晶粒は略単結晶状態にある。これにより、半導体膜の電気特性の点では、エネルギーバンドにおける禁制帯中央部付近の捕獲準位密度が少なくなる効果が得られる。また、結晶粒界が無いために、電子や正孔といったキャリアが流れる際の障壁を大きく減少できる効果が得られる。したがって、このような半導体膜を、後述するように薄膜トランジスタの能動層（ソース領域やドレイン領域、チャネル形成領域）に用いることにより、オフ電流値が小さく移動度の大きな優良なトランジスタが得られるのである。
【００２８】
なお、前記の方法では、図１（ａ）に示したようにガラス基板１上に酸化シリコン膜２を形成し、この酸化シリコン膜２に穴２１を形成したが、これに代えて、ガラス基板１上に窒化シリコン膜を形成しさらにその上に酸化シリコン膜２を形成した後、この酸化シリコン膜２に穴２１を形成するようにしてもよい。その場合に、窒化シリコン膜の膜厚を例えば５０ｎｍとし、酸化シリコン膜２の膜厚を１００ｎｍ〜１０μｍとする。
【００２９】
このようにすれば、基板１上の絶縁膜を窒化シリコン膜と酸化シリコン膜２との２層構造としているため、前記の例に比べ、レーザ熱処理時に発生する熱を絶縁膜が基板から遮蔽し、基板への熱ダメージを低減する効果が高い。また、半導体膜にとって望ましくない不純物、すなわちナトリウムやアルミニウムあるいはホウ素などが基板に含まれている場合には、基板上の絶縁層を２層構造とすることによって、これらの不純物が基板から半導体膜へ拡散することが効果的に防止される。
また、穴２１の底部以外にある非晶質シリコン膜を完全溶融する条件でレーザ熱処理を実施するため、基板が熱によって大きなダメージを受け易くなるが、基板上の絶縁層を２層構造とすることにより、この熱ダメージが低減される。この熱ダメージ低減効果および前述の不純物拡散防止効果によって、特性の優れた薄膜トランジスタが得られる。
さらに、基板上に絶縁膜を堆積するのに代えて、絶縁性の基板を用い、これに直接穴を形成するようにしてもよい。
【００３０】
〔第２の例〕
次に、略単結晶状態の結晶性シリコン膜をガラス基板上に形成する方法の、第２の例を説明する。
まず、図４（ａ）に示すように、ガラス基板１上に、フォトリソグラフィ技術によりレジストパターン３を形成する。このレジストパターン３は、ガラス基板１の面内の穴を形成する位置に貫通穴３１を有する。次に、図４（ｂ）に示すように、貫通穴３１の下側のガラス基板１をエッチングして、ガラス基板１の所定位置に穴１１を開ける。
【００３１】
このエッチングは、ＣＦ４ガスとＨ２ガスのプラズマを用いた反応性イオンエッチングにより行った。また、このエッチング中にレジスト剥離用のガス（例えば、酸素の放電ガスまたはＮＦ３ガスの放電ガスと、水蒸気との混合ガス等）を導入することにより、ガラス基板１上のレジストパターン３を徐々に剥離（灰化）させて、ガラス基板１のエッチングの進行に伴って、ガラス基板１の穴１１の断面が大きくなるようにした。
【００３２】
その結果、図４（ｃ）に示すように、レジストパターン３の貫通穴３１の位置に、基板面に対して垂直に延びる、四角錐状の穴１１がガラス基板１に形成された。穴１１の寸法は、例えば深さ：１μｍ、開口端をなす正方形の一辺の長さ：１μｍとする。
次に、レジストパターン３を剥離した後、ＰＥＣＶＤ法によりガラス基板１上に、酸化シリコン膜（絶縁膜）２５を厚さ４００ｎｍ〜６００ｎｍで形成する。これにより、図４（ｄ）に示すように、前記穴１１が酸化シリコン膜２５で覆われて、前記穴１１より寸法の小さい１００ｎｍ以下の四角錐状の穴２７が、基板面内の所定位置に形成された。
【００３３】
次に、図４（ｅ）に示すように、酸化シリコン膜２上に所定厚さ（穴２７の深さより厚い寸法、例えば５０ｎｍ〜５００ｎｍ）で、ＬＰＣＶＤ法により非晶質シリコン膜４を形成する。なお、非晶質シリコン膜４に代えて、多結晶シリコン膜を形成するようにしてもよい。
次に、図４（ｆ）に示すように、非晶質シリコン４膜にレーザを照射する。ここでは、ＸｅＣｌパルスエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓｅｃ）を用い、エネルギー密度：０．４〜２．０Ｊ／ｃｍ２（非晶質シリコン膜４の膜厚５０ｎｍ〜５００ｎｍに対応）でレーザ照射を行った。
【００３４】
これにより、酸化シリコン膜２で覆われた穴２７の底部内の非晶質シリコンを非溶融状態に保持しながら、その他の部分の非晶質シリコン膜４を完全に溶融状態にした。そして、レーザ照射後に非晶質シリコン膜４の温度が低下して結晶成長する際に、酸化シリコン膜２で覆われた穴２７の底部内の非溶融状態に保持された非晶質シリコンを結晶核とした結晶成長が生じて、非晶質シリコン膜４の面内の前記穴２７を中心とした領域が略単結晶状態のシリコン（略単結晶粒）となる。
したがって、予め穴２７を所定の間隔で規則正しく形成配置しておくことにより、第１の例と同様に、穴２７の配置に対応して略単結晶状態の結晶粒が規則正しく並んだ、結晶性シリコン膜が得られる。
【００３５】
次に、前記のようにして得られた結晶性シリコン膜に、トランジスタ（薄膜トランジスタ）を形成する方法を説明する。
このトランジスタの形成にあたっては、特に前記の結晶性シリコン膜の形成において、レーザ熱処理工程の際に試料の温度を例えば４００℃程度に制御することにより、厚さ２５０ｎｍ程度で、直径が５μｍ程度の結晶粒を得、この単一の結晶粒（略単結晶粒）内に、トランジスタの能動層、すなわちソース領域及びドレイン領域と、チャネル領域とを形成するようにしている。
【００３６】
まず、形成するトランジスタの構造について、図５を参照して説明する。
図５において符号４２は略単結晶粒であり、この略単結晶粒４２内に、本発明における半導体装置となるトランジスタ（薄膜トランジスタ）１０が形成される。このトラジスタ１０は、略単結晶粒４２内、すなわち単一の結晶粒内に、ソース領域１１及びドレイン領域１２と、チャネル領域１３とを有し、さらにゲート電極１４を形成したもので、図５中にＬ１で示すソース領域１１とドレイン領域１２との間の距離が、３μｍ程度となるように形成されたものである。
【００３７】
チャネル領域１３は、前記略単結晶粒４２がエッチングされることによってソース領域１１とドレイン領域１２との間に形成されたもので、フィン形状、すなわち板状のチャネル部１５が複数、本実施形態では図５中にＷ１で示す幅が３０ｎｍのものが５０、並列して互いに平行な状態に形成されたことにより、構成されたものである。ここで、このチャネル領域１３を構成する各チャネル部１５や、前記ソース領域１１およびドレイン領域１２は、略単結晶粒４２を形成する結晶性シリコン膜の厚さ全体に形成されており、したがってこれら各チャネル部１５の厚さやソース領域１１およびドレイン領域１２の厚さ（図５中にｔで示す厚さ）は、２５０ｎｍ程度となっている。なお、このような構成の基に前記の各チャネル部１５は、前記結晶性シリコン膜の面方向に、複数並列した状態で形成されたものとなっている。
【００３８】
また、前記各チャネル部１５のそれぞれの表面部には、ゲート絶縁膜１６が形成されており、前記ゲート電極１４は、前記各チャネル部１５のそれぞれのゲート絶縁膜１６の一部を覆って形成されている。このゲート電極１４は、各チャネル部１５と直交する方向に延びて形成された板状のもので、各チャネル部１５のほぼ中央部（ソース領域１１とドレイン領域１２とのほぼ中間部）を覆って形成されたものである。したがって、各チャネル部１５およびその表面部のゲート絶縁膜１６は、ゲート電極１５内を貫通した状態に配されたものとなっている。ここで、ゲート電極１４は、図５中Ｌ２で示す幅が３０ｎｍ程度に形成されおり、したがってこのゲート電極１４のゲート長は３０ｎｍ程度となっている。このゲート電極１４には、その一方の側に取り出し部１７が設けられている。
【００３９】
このような構成のもとに、トランジスタ１０は、チャネル領域１３を構成する各チャネル部１５の、それぞれのゲート絶縁膜１６の一部を覆ってゲート電極１４が形成されているので、フィン形状のチャネル部１５の両側にゲート電極１４が配置されることにより、各チャネル部１５においてそれぞれがダブルゲート構造となる。
なお、図５に示したトランジスタ１０では、チャネル領域１３を構成する各チャネル部１５において、ゲート電極１４に覆われている部分が実質的なチャネル領域となり、基本的にこれよりソース領域１１側ではソース領域として、またドレイン領域側ではドレイン領域として機能するようになっている。
【００４０】
また、フィン形状のチャネル部１５を複数並列した状態に形成し、これら各チャネル部１５のそれぞれの表面部に、ゲート絶縁膜１６を介してゲート電極１４を設けているので、チャネル領域１３全体でのチャネル幅、すなわちトランジスタ１０全体のチャネル幅は、全てのチャネル部１５のチャネル幅の合計となる。つまり、各チャネル部１５の一方の面のチャネル幅が、図５中にｔで示した厚さである２５０ｎｍとなり、したがって各チャネル部１５は、ダブルゲート構造であってその両面がチャネルとして機能することから、２５０ｎｍ×２で５００ｎｍとなる。さらに、このようなチャネル部１５が５０形成されていることにより、５００ｎｍ×５０で２５μｍとなり、したがってチャネル領域１３は、実質的に２５μｍのチャネル幅を有するものとなる。
【００４１】
このような構成のトランジスタ１０を、前記の結晶性シリコン膜中の略単結晶粒４２内に形成するには、まず、この略単結晶粒４２をパターニングして、図６（ａ）に示すようにソース領域１１ａ及びドレイン領域１２ａ、さらに多数のチャネル部１５ａからなるチャネル領域１３ａを形成する。なお、これらソース領域１１ａ、ドレイン領域１２ａ、チャネル領域１３ａは、図示しないものの、図１に示したガラス基板１上の酸化シリコン膜２の上に形成するものとする。また、これらソース領域１１ａ、ドレイン領域１２ａ、チャネル領域１３ａの形成領域内には、前記の酸化シリコン膜２の穴２１が位置しないように、略単結晶粒４２において各領域１１ａ、１２ａ、１３ａに割り当てる。
【００４２】
次に、図６（ｂ）に示すように、熱酸化法または高密度プラズマによる直接プラズマ酸化法により、各チャネル部１５ａの表面部、すなわち少なくともその両面に厚さ２ｎｍ程度の酸化膜を形成し、ゲート酸化膜１６とする。なお、このときソース領域１１ａやドレイン領域１２ａにも、その表面に酸化膜（図示せず）が形成される。
【００４３】
次に、チタンやタングステン等からなる金属薄膜をＣＶＤ法によって形成し、その後、ソース領域１１ａやドレイン領域１１ｂ、チャネル領域１３ａを形成するシリコンと十分に選択比がとれる条件での反応性イオンエッチングでパターニングすることにより、図６（ｃ）に示すようにゲート電極１４及びその取り出し部１７を形成する。
次に、このゲート電極１４をマスクとして、ドナーまたはアクセプターとなる不純物イオンを打ち込み、ソース領域１１およびドレイン領域１２と、チャネル領域１３とを、ゲート電極１４に対して自己整合的に作製する。
【００４４】
ここでは、ＮＭＯＳトランジスタを作製するものとし、不純物元素としてリン（Ｐ）を１×１０１６ｃｍ−２の濃度でソース・ドレイン領域に打ち込んだ。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度２００ｍＪ／ｃｍ２以上４００ｍＪ／ｃｍ２以下程度で照射するか、２５０℃から５５０℃程度の温度で熱処理することにより、前記不純物元素の活性化を行い、トランジスタ１０を得る。
【００４５】
次いで、このトランジスタ１０、すなわち、ソース領域１１およびドレイン領域１２と、チャネル領域１３と、ゲート電極１４およびその取り出し部１７とを覆って、ＰＥＣＶＤ法で酸化シリコン膜（図示せず）を形成する。
次いで、酸化シリコン膜をエッチングして、ソース領域１１およびドレイン領域１２に至るコンタクトホール（図示せず）と、ゲート電極１４の取り出し部１７に至るコンタクトホール（図示せず）とを形成する。
その後、コンタクトホール内および酸化シリコン膜上のコンタクトホールの周縁部に、スパッタリング法によってアルミニウムを堆積し、ソース領域１１に通じるソース電極とドレイン領域１２に通じるドレイン電極を形成するとともに、ゲート電極１４の取り出し部１７に通じる端子電極を形成する。
【００４６】
このようにして作製されたトランジスタ１０は、前述したようにチャネル領域１３が、フィン形状のチャネル部１５を複数並列した状態に形成され、これら各チャネル部１５のそれぞれの表面部に、ゲート絶縁膜１６を介してゲート電極１４が設けられているので、チャネル領域１３全体でのチャネル幅、すなわちトランジスタ１０全体のチャネル幅は、全てのチャネル部１５のチャネル幅の合計となる。したがって、チャネル部１５が５０形成されており、前記したように十分大きなチャネル幅を有しているので、例えばチャネルに流す電流値を大きくすることができるなど、トランジスタ１０の能力が十分に向上したものとなる。
【００４７】
また、エッチングにより並列した状態に形成された複数のチャネル部１５に対して、各チャネル部１５のそれぞれの一部を覆ってゲート電極１４を形成しているので、フィン形状のチャネル部１５の両側にゲート電極１４が配置されることにより、各チャネル部１５においては、それぞれがダブルゲート構造となる。よって、本実施形態のごとくゲート長を３０ｎｍと比較的短くしても、パンチスルーが生じることを確実に抑えることができる。したがって、例えばゲート長をこれより短く形成することなどにより、トランジスタの微細化を図ることができ、これにより周波数を上げることができる。
【００４８】
さらに、トランジスタ１０を単一の略単結晶粒４２内に形成しているので、キャリアが流れる際の大きな障害となる結晶粒界や結晶粒内の欠陥が窮めて少ない領域をチャネル領域１３とすることができ、したがって粒界でのリーク電流がなくなるなど、トランシスタ１０の特性を顕著に向上することができる。
【００４９】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。前記実施形態では、単一の結晶粒（略単結晶粒４２）に一つのトランジスタのみを形成したが、例えばｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタの二つを形成することもできる。
また、前記実施形態では基板としてガラス基板を使用しているが、本発明はこれに限定されることなく、例えば石英ガラス基板やシリコン基板、さらには耐熱性の高いプラスチック基板を用いることもできる。
さらに、前記実施形態では、フィン形状のチャネル部１５を５０形成してチャネル領域１３を構成したが、このチャネル部１５の数については、形成するトランジスタに要求されるチャネル幅に応じて、適宜に設定され、形成される。
また、前記実施形態では、特に酸化シリコン膜（絶縁膜）に形成する穴を、基板側に向けて小さくなるように形成したが、本発明はこれに限定されることなく、内径がほぼ一定な穴としてもよい。
【図面の簡単な説明】
【００５０】
【図１】（ａ）〜（ｆ）は結晶性シリコン膜の形成方法の第１の例の工程説明図。
【図２】（ａ）、（ｂ）は略単結晶状態のシリコン膜の成長を説明する断面図。
【図３】穴を規則正しく配置した場合の結晶性シリコン膜を示す斜視図。
【図４】（ａ）〜（ｆ）は結晶性シリコン膜の形成方法の第２の例の工程説明図。
【図５】本発明の半導体装置となるトランジスタの概略構成を示す斜視図。
【図６】（ａ）〜（ｃ）は図５に示したトランジスタの製造工程図。
【符号の説明】
【００５１】
１…ガラス基板、２…酸化シリコン膜、３…レジストパターン、４…非晶質シリコン、１０…トランジスタ、１１（１１ａ）…ソース領域、１２（１２ａ）…ドレイン領域、１３（１３ａ）…チャネル領域、１４…ゲート電極、１５（１５ａ）…チャネル部、１６…ゲート絶縁膜、１７…取り出し部、２１…穴、３１…貫通穴、４１…非晶質シリコン、４２…略単結晶粒
【図１】
2006261188.tif 000003
【図２】
2006261188.tif 000004
【図３】
2006261188.tif 000005
【図４】
2006261188.tif 000006
【図５】
2006261188.tif 000007
【図６】
2006261188.tif 000008