(57)【要約】【課題】  簡便に高効率に液晶パネルの欠陥を検出できる液晶パネルの検査方法を提供することである。【解決手段】  本発明の実施の形態にかかる液晶パネルの検査方法は、ゲート線１０１と、ゲート線１０１と絶縁膜を介して互いに交差するように設けられたソース線１０２と、ゲート線１０１とソース線１０２との交差点近傍に設けられたＴＦＴ１０３と、ＴＦＴ１０３を介してソース線１０２と接続された画素電極１０４と、画素電極１０４と対向配置する対向電極１０６とを有する液晶パネルの検査方法であって、ソース線１０２に０．６ｍｓｅｃ以下のパルス幅のソース信号を供給し、ソース信号のパルス幅の０．２倍以下のパルス幅でＴＦＴ１０３をオン状態とするゲート信号をソース信号のパルスの後半で重複するようにゲート線１０１に供給し、欠陥部と正常部との透過率の差に基づいて不良となる液晶パネルを判別する。【選択図】  図２
2006209027.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート線と、
前記複数のゲート線と絶縁膜を介して互いに交差するように設けられた複数のソース線と、
前記複数のゲート線と前記複数のソース線との交差点近傍に設けられたスイッチング素子と、
前記スイッチング素子を介して前記ソース線と接続された画素電極と、
前記画素電極と対向配置する対向電極とを有する液晶パネルの検査方法であって、
前記複数のソース線に０．６ｍｓｅｃ以下のパルス幅のソース信号を供給し、
前記ソース信号のパルス幅の０．２倍以下のパルス幅で前記スイッチング素子をオン状態とするゲート信号を前記ソース信号のパルスの後半で重複するように前記複数のゲート線に供給し、
欠陥部と正常部との透過率の差に基づいて不良となる液晶パネルを判別する液晶パネルの検査方法。
【請求項２】
前記ゲート信号と重複する前記ソース信号のパルスにおいて、前記ソース信号のパルスが前記重複するソース信号のパルスに切り替わるタイミングから、前記ゲート信号が立ち上がるタイミングまでの時間間隔が前記ソース信号のパルス幅の０．５〜０．７倍の時間間隔である請求項１に記載の液晶パネルの検査方法。
【請求項３】
前記ゲート信号と重複する前記ソース信号のパルスにおいて、前記ゲート信号の立ち下がるタイミングから、前記重複するソース信号のパルスより前記ソース信号に切り替わるタイミングまでの時間間隔が、前記ソース信号のパルス幅の０．１〜０．３倍の時間間隔である請求項１又は２に記載の液晶パネルの検査方法。
【請求項４】
前記ゲート信号は、周期が３．６ｍｓｅｃ以下である請求項１、２または３に記載の液晶パネルの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルの検査方法に関する。
【背景技術】
【０００２】
近年、高度な映像・情報化社会の本格的な進展やマルチメディアシステムの急速な普及に伴い、液晶表示装置の重要性はますます増大している。液晶表示装置は、低消費電力・薄型・軽量などの利点を有することから、携帯端末機器などの表示装置として幅広く応用されている。このような液晶表示装置に用いられる液晶パネルは、例えば、格子状に形成された複数のソース線及び複数のゲート線と、マトリクス状に配列した画素電極と、ソース線及び画素電極に接続されたスイッチング素子であるＴＦＴ（Thin film transistor）とが形成されたＴＦＴアレイ基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に挟持された液晶とを有する。
【０００３】
液晶表示装置において表示を行う場合、ゲート線を介して、ＴＦＴを導通状態とするＯＮレベルの走査信号を印加する。そして、ＴＦＴを導通状態にした状態で、ソース線を介して画素電極に階調に応じた表示信号を印加する。このようにして、画素電極と対向電極との間に、表示信号に応じた電荷を蓄積する。電荷蓄積後は、走査信号をＯＦＦレベルとしＴＦＴを非導通状態にしても、各電極における電荷の蓄積状態は、液晶容量や補助容量などによって保持される。
【０００４】
ところで、液晶表示装置は、その製造工程において高度な薄膜形成技術や微細加工技術が必要である。このため、ＴＦＴの特性不良やソース線と画素電極とのリーク、ソース線、ゲート線の欠損などの欠陥に起因する、液晶表示装置の表示不良を完全に抑制することは困難である。したがって、上述のような欠陥を製造工程の早い段階に発見し、製造損失を小さくすることが求められている。
【０００５】
そこで、従来、液晶表示装置を駆動させる駆動ドライバを実装する前の、液晶パネルの段階において点灯検査を行い、上述の欠陥を有する液晶パネルを後の工程に流すことを防止していた（例えば、特許文献１参照。）。
【特許文献１】特開平９−３１１３０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の液晶パネルの点灯検査について、図４を参照して説明する。図４は、液晶パネルのソース線及びゲート線に入力される検査信号の波形を示す図である。図４（ａ）では、ゲート信号によりゲート線に印加されるゲート電圧Ｖｇについて図示している。また、同図（ｂ）では、ソース信号によりソース線に印加されるソース電圧Ｖｓについて図示している。同図（ｃ）は、実際に液晶にかかる電圧Ｖｌｃを示している。なお、液晶パネルの対向基板に形成された対向電極に供給される対向電圧Ｖｃｏｍについては直流電圧を用いている。
【０００７】
図４（ａ）に示すように、複数のゲート線に供給されるゲート信号は、ＴＦＴを導通状態とするＯＮレベルの信号と非導通状態とするＯＦＦレベルの信号から成り、一定周期ごとにＯＮレベルの信号が供給される矩形波である。また、図４（ｂ）に示すように、複数のソース線に供給されるソース信号は、１０Ｖの電圧と０Ｖの電圧から成り、Ｄｕｔｙ比５０％で一定周期ごとに切り替わる矩形波である。また、対向電極に供給される対向電圧Ｖｃｏｍは、５Ｖに固定されている。液晶には、対向電極を基準とするため、ゲート信号の周期に応じて±５Ｖの電圧Ｖｌｃが交互に印加される。
【０００８】
ソース信号の周波数は、例えば、１２０Ｈｚであり、ゲート信号の周波数は７５Ｈｚである。また、図４に示すように、ソース信号のパルス幅ＴＳ１を１とすると、ゲート信号のパルス幅Ｔｇｈは０．２である。また、ソース信号が立ち上がってからゲート信号が立ち上がるまでの期間ＴＳ２の比率は０．４であり、ゲート信号が立ち下がってからソース信号が立ち下がるまでの期間ＴＳ３は０．４である。すなわち、ソース信号のパルスの中央付近でゲート信号がＯＮレベルの信号となる。
【０００９】
このようにソース信号が所望の電圧となった期間において、ゲート線にゲート信号を供給し、ＴＦＴが導通状態となっている状態で、ソース線にソース信号を供給すると、画素電極には所望の電荷が蓄積され、画素電極と対向電極との間の液晶に図４（ｃ）に示すような電圧が印加される。このような信号を入力すると、ソース線の断線、ＴＦＴの不良などの欠陥部においては、画素電極に所望の電荷が蓄積しないため、正常部との間に生じる透過率の差が生じる。したがって、このような欠陥を目視により検出し、不良パネルとして判別していた。
【００１０】
また、ゲート線に供給されるゲート信号において、画素電極に電荷を蓄積しＴＦＴを非導通状態としてから、次にＴＦＴを導通状態とするオンレベルのゲート信号の立ち上がるまでの時間の間隔Ｔｇｌ（以下、保持期間Ｔｇｌとする。）を長くして、ＴＦＴにとって厳しい条件下で欠陥検出を行うことによって、ＴＦＴの保持特性などによる電圧降下の影響を大きくし、不良パネルの検出を発見しやすくしていた。
【００１１】
しかしながら、必要以上に保持期間Ｔｇｌを長くすることによって、オーバーキル（過剰検査）になる可能性があり、保持期間の決定は難しかった。また、この従来の液晶パネルの検査方法においては、液晶パネルの駆動条件が駆動ドライバを実装したモジュール状態における駆動条件とは異なる。このため、モジュール状態の検査において発見される欠陥を、液晶パネル状態の検査時点で見つけることができないという問題点があった。
【００１２】
本発明は上記のような事情を背景になされたものであって、本発明の目的は、簡便に高効率に液晶パネルの欠陥を検出できる液晶パネルの検査方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の態様にかかる液晶パネルの検査方法は、複数のゲート線と、前記複数のゲート線と絶縁膜を介して互いに交差するように設けられた複数のソース線と、前記複数のゲート線と前記複数のソース線との交差点近傍に設けられたスイッチング素子と、前記スイッチング素子を介して前記ソース線と接続された画素電極と、前記画素電極と対向配置する対向電極とを有する液晶パネルの検査方法であって、前記複数のソース線に０．６ｍｓｅｃ以下のパルス幅のソース信号を供給し、前記ソース信号のパルス幅の０．２倍以下のパルス幅で前記スイッチング素子をオン状態とするゲート信号を前記ソース信号のパルスの後半で重複するように前記複数のゲート線に供給し、欠陥部と正常部との透過率の差に基づいて不良となる液晶パネルを判別する。これによって、簡便に高効率に欠陥を検出することが可能である。
【００１４】
本発明の第２の態様にかかる液晶パネルの検査方法は、上記の検査方法において、前記ゲート信号と重複する前記ソース信号のパルスにおいて、前記ソース信号のパルスが前記重複するソース信号のパルスに切り替わるタイミングから、前記ゲート信号が立ち上がるタイミングまでの時間間隔が前記ソース信号のパルス幅の０．５〜０．７倍の時間間隔である。これによって、欠陥を顕著にし、容易に欠陥を検出することができる。
【００１５】
本発明の第３の態様にかかる液晶パネルの検査方法は、上記の検査方法において、前記ゲート信号と重複する前記ソース信号のパルスにおいて、前記ゲート信号の立ち下がるタイミングから、前記重複するソース信号のパルスより前記ソース信号に切り替わるタイミングまでの時間間隔が、前記ソース信号のパルス幅の０．１〜０．３倍の時間間隔である。これによって、さらに欠陥を顕著にし、容易に欠陥を検出することができる。
【００１６】
本発明の第４の態様にかかる液晶パネルの検査方法は、上記の検査方法において、前記ゲート信号は、周期が３．６ｍｓｅｃ以下である。これによって、さらに欠陥を顕著にし、容易に欠陥を検出することができる。
【発明の効果】
【００１７】
本発明によって、簡便に高効率に液晶パネルの欠陥を検出できる液晶パネルの欠陥検査方法を提供できる。
【発明を実施するための最良の形態】
【００１８】
以下に、本発明を適用可能な実施の形態について図を用いて説明する。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００１９】
本発明の実施の形態にかかる液晶パネルの検査方法について、図１及び図２を参照して説明する。図１は、本実施形態にかかる検査方法を適用する、一般的な液晶パネル１００の等価回路の一例を示す図である。以下の説明では、電圧印加状態で黒表示となるノーマリーホワイトの液晶パネルについて説明するが、電圧印加状態において白表示となるノーマリーブラックの液晶パネルについても、表示状態が反転するだけであり、本発明の検査方法を適用することが可能である。
【００２０】
液晶パネル１００を形成する一方の基板であるＴＦＴアレイ基板（不図示）上には、ゲート線ＧＬ１０１、ソース線ＳＬ１０２、ＴＦＴ（Thin Film Transistor）１０３、画素電極１０４及び補助容量１０５などが形成されている。一方、液晶パネル１００を形成する他方の基板である対向基板（不図示）上には、対向電極１０６及びカラーフィルタ（不図示）が形成されている。
【００２１】
ＴＦＴアレイ基板上において、ゲート線ＧＬ１０１とソース線ＳＬ１０２とは、絶縁膜を介して、格子状に形成されている。また、ゲート線ＧＬ１０１とソース線ＳＬ１０２との交差点近傍には、ＴＦＴ１０３が形成されている。ＴＦＴ１０３のゲート端子１０８にはゲート線ＧＬ１０１が、ソース端子１０９にはソース線ＳＬ１０２が、ＴＦＴ１０３のドレイン端子１１０には画素電極１０４がそれぞれ接続されている。また、ゲート線ＧＬ１０１の一部には補助容量１０５を形成するための補助容量電極１０７が形成されている。なお、ゲート線ＧＬ１０１とは独立に補助容量電極１０７を形成することもできる。
【００２２】
一方、対向基板上には対向電極１０６及びＲ（赤）、Ｇ（緑）Ｂ（青）のカラーフィルタが形成されている。対向電極１０６は、実際には画素電極１０４と対向するように対向基板の略全面に形成される透明電極である。なお、モノクロ表示の場合は、カラーフィルタを設けなくてもよい。
【００２３】
図１において、１１１は高抵抗のＩＴＯ残渣部を示しており、本実施の形態にかかる検査方法を用いて検出しようとする欠陥部である。ＩＴＯ残渣は、画素電極１０４とゲート端子１０８、ドレイン端子１１０あるいは補助容量電極１０７などとの間でのショートの原因となり易い。ここでは、画素電極１０４と補助容量電極１０７との間に高抵抗の導通性異物であるＩＴＯ残渣部１１１が存在する場合について図示している。
【００２４】
ＩＴＯ残渣部１１１は高い抵抗値を示すため、ＩＴＯ残渣による画素電極１０４−補助容量電極１０７間のリークは小さい。このため、従来の液晶パネルの欠陥検査では、ＩＴＯ残渣による欠陥を検出することが困難であった。すなわち、従来の液晶パネルの検査方法では、ＴＦＴ自体のリーク及びソース線ＳＬ１０２の断線などの他の欠陥が検出されない場合は、ＩＴＯ残渣部１１１が存在する液晶パネルであっても、良品と判別する場合があった。しかし、このようなＩＴＯ残渣部１１１は、駆動ドライバを実装した後のモジュール状態で点灯検査を行った際に点欠陥として検出される。本発明においては、液晶パネル１００に存在する欠陥がＩＴＯ残渣部１１１であっても、駆動ドライバを実装する前の液晶パネル１００の状態で検出することが可能である。
【００２５】
本実施の形態にかかる欠陥の検出検査では、従来から広く知られているように、ゲート線ＧＬ１０１及びソース線ＳＬ１０２にそれぞれ検査信号を供給し、目視により欠陥の検出を行う。本発明において、従来と異なる点は検査信号の波形である。この検査信号については後に詳述する。検査信号の供給は、従来から広く知られているように、例えば、各ゲート線ＧＬ１０１、各ソース線ＳＬ１０２それぞれをショートリングで短絡し、全ての配線に一括して供給することができる。また、各ゲート線ＧＬ１０１、各ソース線ＳＬ１０２それぞれを短絡する大きな検査用電極を設けて、検査信号を供給する方法などを用いることも可能である。なお、液晶パネルの対向基板に形成された対向電極に供給される対向電圧については図示しない直流電圧を用いることができる。
【００２６】
ＯＮレベルのゲート信号がゲート線ＧＬ１０１を介して、ＴＦＴのゲート端子１０９に供給されると、ＴＦＴ１０３は導通状態となる。そして、ＴＦＴ１０３が導通状態である間にソース線ＳＬ１０２を介して、画素電極１０４にソース信号に応じた電荷が蓄積される。ゲート信号をＯＦＦレベルとしＴＦＴを非導通状態にしても、各画素電極１０４に蓄積された電荷は、液晶容量や補助容量１０５などによって保持される。欠陥が存在する部分では、黒表示のときには電位差が小さくなって黒表示より明るい中間調もしくは、白表示となる。このような表示不良を有する液晶パネルを不良品として目視によって判別することができる。
【００２７】
ここで、図２を参照して、本実施の形態にかかる検査信号について説明する。図２は、図１に示すゲート線ＧＬ１０１及びソース線ＳＬ１０２に供給する検査信号の波形を示す図である。図２（ａ）では、ゲート信号によりゲート線ＧＬ１０１に印加されるゲート電圧Ｖｇについて図示している。また、同図（ｂ）では、ソース信号によりソース線ＳＬ１０２に印加されるソース電圧Ｖｓについて図示している。また、同図（ｃ）は、実際に液晶にかかる電圧Ｖｌｃを示している。なお、液晶パネルの対向基板に形成された対向電極に供給される対向電圧Ｖｃｏｍについては直流電圧を用いている。
【００２８】
図２（ａ）において、ゲート線ＧＬ１０１に供給するゲート信号は、例えば、周期が３．０ｍｓｅｃの矩形波であり、ＴＦＴ１０３を導通状態とするＯＮレベルとするパルス（以下、ゲートパルスとする）の幅は０．１２ｍｓｅｃである。また、ゲートパルス間は、ＴＦＴ１０３を非導通状態とするＯＦＦレベルの信号である。ゲート信号のＯＮレベルの期間が、画素電極１０４に電荷の蓄積を行う充電期間Ｔｇｈである。すなわち、本実施の形態においては、充電期間Ｔｇｈは０．１２ｍｓｅｃである。また、ゲート信号のＯＦＦレベルの期間は、後述するように液晶にかかる電圧を保持する保持期間Ｔｇｌである。本実施の形態においては、保持期間Ｔｇｌは２．８８ｍｓｅｃである。
【００２９】
一方、図２（ｂ）において、ソース線ＳＬ１０２に供給するソース信号は、例えば、周期が１．２ｍｓｅｃで、１０Ｖ（Ｈｉｇｈレベル）と０Ｖ（Ｌｏｗレベル）の電圧がＤｕｔｙ比５０％で繰り返し供給される矩形波の信号である。すなわち、ソース線ＳＬ１０２には、１０Ｖの電圧が０．６ｍｓｅｃの間供給され、その後０Ｖの電圧が０．６ｍｓｅｃの間供給され、これを１周期として繰り返し供給される。また、対向電極に供給される対向電圧Ｖｃｏｍは、５Ｖに固定されている。液晶には、対向電極を基準とするため、ゲート信号の周期に応じて理想的には±５Ｖの電圧が交互に印加される。
【００３０】
＋１０Ｖを画素電極１０４に書き込んでからソース信号が切り替わる直前までの期間（図２中、ｔ１の期間）では、ソース線ＳＬ１０２と画素電極１０４との電圧差が小さいために、ＴＦＴのリーク、ソース線ＳＬ１０２−画素電極１０４間のリークは小さい。その後、ゲート信号がＯＦＦレベルの信号になってから、ソース信号がＬｏｗレベルに切り替わると、ソース−ドレイン間の結合容量によって、液晶にかかる電圧は降下する。
【００３１】
そして、ゲート信号がＯＦＦレベルで、ソース信号が０Ｖの間（図２中、ｔ２の期間）においては、ソース線ＳＬ１０２と画素電極１０４との電圧差が大きくなる。このため、ＴＦＴの保持特性、ソース−画素間のリークによる電圧降下の影響が大きくなり、液晶にかかる電圧が小さくなる。また、ゲート信号がＯＦＦレベルである間に、ソース信号が１０Ｖに切り替わると、ソース−ドレイン間の結合容量によって、液晶にかかる電圧は上昇する。ソース信号が１０Ｖの間（図２中、ｔ３期間）においては、ソース線ＳＬ１０２と画素電極１０４との電圧差が小さいため、ソース線ＳＬ１０２−画素電極１０４間のリークによる電圧降下はほとんど生じない。
【００３２】
従来は、この保持期間の電圧降下によって、ＩＴＯ残渣部１１１以外のＴＦＴ保持特性不良などのリークが大きい画素の透過率が変化する欠陥を有する液晶パネルを不良として判別していた。本実施の形態においては、ＩＴＯ残渣部１１１が存在する画素の書き込み不足によって、欠陥を検出することを特徴としている。
【００３３】
ここで、図２（ｂ）を参照して、ゲートパルスのタイミングについて詳細に説明する。ここでは、ゲートパルスと重複するＨｉｇｈレベルのソース信号の１パルスについて説明するが、ソース信号がＬｏｗレベルあっても同様である。ソース信号の１／２周期、すなわちＨｉｇｈレベルの期間をＴＳ１とし、ソース信号が立ち上がった後にゲート信号が立ち上がるまでの期間をＴＳ２とし、ゲート信号が立ち下がった後にソース信号が立ち下がるまでの期間をＴＳ３とする。ゲート信号の立ち上がりのタイミングは、ソース信号の立ち上がりのタイミングよりも後である。また、ゲート信号の立ち下がりのタイミングは、ソース信号の立ち下がりのタイミングよりも先である。
【００３４】
ＴＳ１は、０．６ｍｓｅｃより短いことが好ましい。すなわち、ソース信号の周期は１．２ｍｓｅｃ以下でＤｕｔｙ比が５０％であることが好ましい。ＴＳ１を１とすると、充電期間ＴｇｈはＴＳ１の０．２倍以下であることが好ましい。また、ＴＳ２は０．５〜０．７倍であり、ＴＳ３は０．１〜０．３倍であることが好ましい。すなわち、ソース信号の周期をモジュール駆動時の周期に近づけ、ゲート信号のＯＮレベルの期間（充電期間Ｔｇｈ）を短くし、ゲートパルスの入力タイミングをソース信号のＨｉｇｈレベルのパルスのうちの後半とする。
【００３５】
ゲート信号のＯＮレベルの期間（充電期間Ｔｇｈ）を短くすることによって、画素電極１０４に蓄積される電荷は減少する。また、ソース信号及びゲート信号の周期を短くすることによって画素の書き換え速度を上げると、リークにより充電されない画素が顕著になる。このとき、駆動波形にはなまりが生じる。図３は、図２におけるゲート信号及びソース信号の実際の波形を示す図である。本実施の形態においては、周波数を高くして上述のようにパルス間隔を短くしているため、ゲート線ＧＬ１０１及びソース線ＳＬ１０２に実際に供給されるゲート信号及びソース信号はなまった波形となる。したがって、ゲートパルスの入力をソース信号のＨｉｇｈレベルのパルスの後半とすることによって、画素電極１０４に蓄積される電荷を安定させることができる。このため、通常の画素電極１０４には所望の電荷が蓄積されるが、ＩＴＯ残渣部１１１が存在する充電特性の悪い画素電極１０４には、所望の電荷が蓄積されず、所望の電圧が液晶に印加されない。したがって、不点灯の画素が明るい輝点として視認され、この液晶パネル１００を不良として判別することができる。
【００３６】
また、ＴＳ３はＴＳ１の０．１〜０．３倍であることが好ましい。すなわち、ソース信号が切り替わる前に、ゲート信号を立ち下げるようにする。
【００３７】
また、本実施の形態においては、ゲート信号がＯＦＦレベルの保持期間Ｔｇｌにおいて、ソース信号が５回切り替わるようにしたが、これに限定されるものではない。ソース信号が３回切り替わるようしてもよい。ゲート信号がＯＮレベルとなるパルスの立ち上がるタイミングで、画素電極に１０Ｖ（Ｈｉｇｈレベル）と０Ｖ（Ｌｏｗレベル）のソース信号が交互に供給されるようにすればよい。ソース−ドレイン間の結合容量により、液晶にかかる電圧はソース信号が立ち上がるときには増加し、ソース信号が立ち下がるときには減少するが、保持期間Ｔｇｌの間のソース信号の切り替わり回数によって、電圧降下の実効値が変化するものではないためである。
【図面の簡単な説明】
【００３８】
【図１】本実施の形態における検査方法を適用する液晶パネルの一例を示す等価回路である。
【図２】本実施の形態における検査信号波形及びタイミングの一例を示す図である。
【図３】本実施の形態における検査信号波形及びタイミングの一例を示す図である。
【図４】従来の検査信号波形およびタイミングを示す図である。
【符号の説明】
【００３９】
１００  液晶パネル
１０１  ゲート線ＧＬ
１０２  ソース線ＳＬ
１０３  ＴＦＴ
１０４  画素電極
１０５  補助容量
１０６  対向電極
１０７  補助容量電極
１０８  ゲート端子
１０９  ソース端子
１１０  ドレイン端子
１１１  ＩＴＯ残渣部
【図１】
2006209027.tif 000003
【図２】
2006209027.tif 000004
【図３】
2006209027.tif 000005
【図４】
2006209027.tif 000006