(57)【要約】【課題】  容量性負荷の各端子に接続される回収コンデンサと容量性負荷との間の経路上に寄生するインピーダンス間の差に関わらず、パルス電圧間の波形の相違を抑制することで、更なる省電力化と高信頼性の向上とを同時に達成する駆動装置、を提供する。【解決手段】  二つのパルス発生部(1X、1Y)は容量性負荷(Cp)の両端に対してパルス電圧を交互に印加する。電力回収部(2X、2Y)はパルス電圧の立ち上がり／立ち下がりに同期して回収スイッチ素子(Q3X、Q4X、Q3Y、Q4Y)を交互にオンオフさせる。パルス電圧の立ち上がり／立ち下がり期間では回収インダクタ(LX、LY)が容量性負荷(Cp)と共振する。その共振が回収コンデンサ(CX、CY)と容量性負荷(Cp)との間で電力を効率良く交換させる。二つの回収コンデンサ(CX、CY)間では第二の端子(J2X、J2Y)が導体(3C)により接続され、実質上常に等電位に維持される。【選択図】        図2
2006208586.tif 000002
【特許請求の範囲】
【請求項１】
所定の直流電圧を所定のパルス電圧へ変換し、前記パルス電圧を容量性負荷の両端に対して交互に印加する、二つのパルス発生部；
前記容量性負荷より大きい容量、接地された第一の端子、及び実質的に一定の電位に維持される第二の端子、を持つ回収コンデンサ、
前記回収コンデンサの前記第二の端子と前記容量性負荷との間に接続され、前記容量性負荷と共振する回収インダクタ、及び、
前記容量性負荷と前記回収インダクタとの間の共振に伴う電流が流れる経路上に設置され、前記電流を遮断し、又は流す回収スイッチ素子、
をそれぞれ含む二つの電力回収部；
並びに、
前記二つの電力回収部間で、前記回収コンデンサの前記第二の端子の電位差を制御する電位制御部；
を有する容量性負荷駆動装置。
【請求項２】
前記二つのパルス発生部がそれぞれ、前記直流電圧に等しい電位差を維持する二つの定電位端子と、それらの定電位端子間に直列に接続される二つの主スイッチ素子を含み；
前記二つの主スイッチ素子間の接続点から前記容量性負荷の一端に対して前記パルス電圧が伝達される経路に前記回収インダクタの一端が接続される；
請求項１記載の容量性負荷駆動装置。
【請求項３】
前記回収コンデンサの前記第二の端子間を接続する導体、を前記電位制御部が有する、
請求項１記載の容量性負荷駆動装置。
【請求項４】
前記電位制御部が前記導体上にインダクタを含む、請求項３記載の容量性負荷駆動装置。
【請求項５】
前記導体を流れる電流を一方向に制限する整流部、を前記電位制御部が更に有する、請求項４記載の容量性負荷駆動装置。
【請求項６】
前記回収コンデンサの少なくとも一方の前記第二の端子を直流電圧源に接続する、インダクタとスイッチ素子との直列接続、及び、
前記第二の端子の電位を監視し、その電位と目標電位との間の差に基づき、前記スイッチ素子に対するオンオフ制御を行うスイッチング制御部、
を前記電位制御部が有する、請求項１記載の容量性負荷駆動装置。
【請求項７】
前記回収コンデンサの前記第一の端子に接続されるアノード、及び、前記インダクタとスイッチ素子との間の接続点に接続されるカソード、を含むダイオード、
を前記電位制御部が更に有する、請求項６記載の容量性負荷駆動装置。
【請求項８】
前記スイッチング制御部が、前記回収コンデンサの両方について前記第二の端子の電位を監視し、それらの電位の一方を他方の前記目標電位として設定する、
請求項６記載の容量性負荷駆動装置。
【請求項９】
前記目標電位が、前記回収コンデンサと前記容量性負荷との間の経路上に寄生するインピーダンスに基づき、前記パルス電圧のパルス高の半値より高く設定される、
請求項６記載の容量性負荷駆動装置。
【請求項１０】
前記回収インダクタが前記容量性負荷と共振する期間では、前記スイッチング制御部が前記スイッチ素子をオフ状態に維持する、
請求項６記載の容量性負荷駆動装置。
【請求項１１】
前記回収インダクタと前記容量性負荷との間の共振により前記回収コンデンサの前記第二の端子の電位が最高値に達した時点に前記スイッチング制御部が前記スイッチ素子に対するオンオフ制御を行う、
請求項６記載の容量性負荷駆動装置。
【請求項１２】
内部に封入されたガスの放電により発光する放電セル、及び、所定のパルス電圧を前記放電セルに対して印加するための維持電極と走査電極、を含むプラズマディスプレイパネル（ＰＤＰ）；
外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；
並びに、
前記直流電圧を前記パルス電圧へ変換し、前記パルス電圧を前記維持電極と前記走査電極とのそれぞれに対して印加する二つのパルス発生部；
前記維持電極と前記走査電極との間の容量（以下、パネル容量という）より大きい容量、接地された第一の端子、及び実質的に一定の電位に維持される第二の端子、を持つ回収コンデンサ、
前記回収コンデンサの前記第二の端子と、前記維持電極又は前記走査電極と、の間に接続され、前記パネル容量と共振する回収インダクタ、及び、
前記パネル容量と前記回収インダクタとの間の共振に伴う電流が流れる経路上に設置され、前記電流を遮断し、又は流す回収スイッチ素子、
をそれぞれ含む二つの電力回収部；及び、
前記二つの電力回収部間で、前記回収コンデンサの前記第二の端子の電位差を制御する電位制御部；
を有するＰＤＰ駆動装置；
を具備するプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は例えばプラズマディスプレイパネル（ＰＤＰ）のような容量性負荷の駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
ＡＣ型ＰＤＰの代表的な構造（三電極面放電型構造）では、ＰＤＰが前面と背面との二枚の基板を有する。背面基板上にはデータ電極がパネルの縦方向に配置され、前面基板上には維持電極と走査電極とが交互に、かつパネルの横方向に配置される。維持電極は互いに接続されるので電位が実質的に等しい。データ電極と走査電極とは一本ずつ個別に電位を変化させ得る。
維持電極、走査電極、及びデータ電極の間の交差点には放電セルが設置される。放電セルの表面には、蛍光体を含む層が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びデータ電極の間に所定のパルス電圧が印加されるとき、放電セル内ではガス分子が電離し、放電が生じる。そのとき、ガス分子は紫外線を放出する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。
【０００４】
ＰＤＰの各電極に対してはＰＤＰ駆動装置からパルス電圧が印加される。ＰＤＰ駆動装置はＰＤＰの各電極に対応して、維持電極駆動部、走査電極駆動部、及びデータ電極駆動部の三つに大別される。各駆動部は内蔵のスイッチングインバータを利用し、電源から供給される一定の直流電圧をパルス電圧に変換する。
維持電極駆動部はパルス電圧を維持電極に対して同時に印加する。
走査電極駆動部はパルス電圧を走査電極に対して個別に印加する。
データ電極駆動部はパルス電圧をデータ電極に対して個別に印加する。
【０００５】
各駆動部のスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドはそれぞれ、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰの全ての放電セルに対し、上記三つの期間が共通に設定される。
【０００６】
初期化期間では、維持電極と走査電極とに対する初期化パルス電圧の印加により、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査電極に対する走査パルス電圧の印加と、それに同期したデータ電極に対するデータパルス電圧の印加とにより、所定の放電セルの表面に壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。各放電セルでは維持電極と走査電極との間の電圧が周期的に極性を反転させる。アドレス期間中に壁電荷を蓄積した放電セルでは、放電維持パルス電圧の印加ごとにガス放電が繰り返されるので、放電維持期間中、発光が持続する。
放電維持期間の長さはサブフィールドごとに異なる。従って、放電セルの一フィールド当たりの発光時間、すなわち輝度は、サブフィールドの選択により調節される。
【０００７】
ＰＤＰ駆動装置によるパルス電圧の生成動作はプラズマディスプレイの制御部により制御される。制御部は外部から入力される表示データに基づき、データパルス電圧を印加すべきデータ電極とその印加のタイミング、及びサブフィールドを選択する。その結果、ＰＤＰでは、表示データに応じて適切な放電セルが適切な輝度で発光する。それにより、表示データに対応する画像がＰＤＰ上に再現される。
【０００８】
ＰＤＰでは上記の通り、放電セルの発光が壁電荷の蓄積を要する。すなわち、ＰＤＰは容量性負荷である。ＰＤＰでは更に、上記の三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰは浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。
維持電極と走査電極との間にパルス電圧が印加されるごとに、パネル容量が充放電される。その充放電に伴う電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。
ＰＤＰのサイズが大きいほど、維持電極と走査電極とが長く、かつそれらの数が多いので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
【０００９】
従来のＰＤＰ駆動装置には、上記の無効電力の低減を目的として、パネル容量の充放電に要した電力を放電セルに対するパルス電圧の印加に再利用するものが知られる（例えば特許文献１参照)。そのＰＤＰ駆動装置では、維持電極駆動部10Xと走査電極駆動部10Yとがそれぞれ、パルス発生部1X、1Yと電力回収部2X、2Yとを有する（図8参照）。
尚、図8ではＰＤＰの等価回路20がパネル容量Cpでのみ表される。
【００１０】
パルス発生部1X（又は1Y）はスイッチングインバータであり、二つの主スイッチ素子の直列接続Q1X、Q2X（又はQ1Y、Q2Y）が電源端子Esと接地端子との間に接続される。電源端子Esには電源から直流電圧Vsが印加される。
プラズマディスプレイの制御部（図示せず）は、放電維持期間中、ハイサイド主スイッチ素子Q1X、Q1Yとローサイド主スイッチ素子Q2X、Q2Yとを交互に、かつ一定周波数でオンオフさせる。
維持電極駆動部10Xのハイサイド主スイッチ素子Q1Xがオン状態に維持される期間では、走査電極駆動部10Yのローサイド主スイッチ素子Q2Yがオン状態に維持される。そのとき、維持電極Xは電源端子Esの電位Vsに維持され、走査電極Yは接地電位に維持される。
逆に、維持電極駆動部10Xのローサイド主スイッチ素子Q1Yがオン状態に維持される期間では、走査電極駆動部10Yのハイサイド主スイッチ素子Q2Xがオン状態に維持される。そのとき、維持電極Xは接地電位に維持され、走査電極Yは電源端子Esの電位Vsに維持される。
こうして、一定周波数の交流パルス電圧（振幅：2Vs）が放電維持パルス電圧として、パネル容量Cpに対して印加される。
【００１１】
電力回収部2X（又は2Y）では、二つの回収スイッチ素子Q3X、Q4X（又はQ3Y、Q4Y）と二つのダイオードD1X、D2X（又はD1Y、D2Y）とが双方向スイッチを構成し、回収コンデンサCX（又はCY）と回収インダクタLX（又はLY）との間を接続する。
放電維持期間中、ハイサイド主スイッチ素子Q1X（又はQ1Y）とローサイド主スイッチ素子Q2X（又はQ2Y）とが同時にオフ状態に維持される期間（デッドタイム）が設けられる。そのデッドタイム中、回収スイッチ素子Q3X、Q4X（又はQ3Y、Q4Y）がオン状態に維持される。それにより、回収インダクタLX（又はLY）とパネル容量Cpとの直列接続が回収コンデンサCX（又はCY）に接続される。そのとき、パネル容量Cpと回収コンデンサCX（又はCY）との間では両端電圧が異なるので、回収インダクタLX（又はLY）とパネル容量Cpとの間に共振が生じる。その共振により、放電維持パルス電圧（すなわち、維持電極Xと走査電極Yとの各電位）が立ち上がり、又は立ち下がる。更に、回収コンデンサCX（又はCY）とパネル容量Cpとの間で、電力が効率良く交換される。すなわち、パルス発生部1X、1Yの回路素子、維持電極X、走査電極Y、及びリード線の各抵抗（図示せず）により消費される電力が抑えられる。
こうして、パネル容量Cpの充放電に起因する無効電力が低減する。
【００１２】
放電維持期間中、二つの主スイッチ素子Q1X、Q2X（又はQ1Y、Q2Y）のデッドタイムごとに、回収インダクタLX（又はLY）とパネル容量Cpとが共振を繰り返し、回収コンデンサCX（又はCY）は充放電を繰り返す。回収コンデンサCX（又はCY）はパネル容量Cpより容量が十分に大きいので、回収コンデンサCX（又はCY）の両端電圧は初期値に関わらず、維持電極X（又は走査電極Y）の電位変動範囲0〜Vsの中間値Vs／2に安定化される（特許文献１参照）。
【００１３】
【特許文献１】特公平7−109542号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のＰＤＰ駆動装置では、例えば図8に示されるように、維持電極駆動部10Xと走査電極駆動部10YとがＰＤＰ20のパネル容量Cpに対して対称な等価回路を有する。その場合、二つの対称な電力回収部2X、2Yでは上記の通り、各回収コンデンサCX、CYが放電維持パルス電圧の立ち上がり／立ち下がりごとに充放電を繰り返すことで、各両端電圧が同じ平衡値Vs／2に達する。従って、平衡状態では、維持電極Xと走査電極Yとに対して印加される各放電維持パルス電圧が同じ波形を持つ。
厳密には、回収コンデンサの一方CXと維持電極Xとの間の経路上に寄生するインピーダンスが、回収コンデンサの他方CYと走査電極Yとの間の経路上に寄生するインピーダンスとは異なる。例えば、走査電極駆動部10Yは維持電極駆動部10Xとは異なり、複数の走査電極Yごとに個別のバッファ（スキャンＩＣ）を含む。このように、維持電極側と走査電極側との間では例えば、上記の経路上に実際に設置される素子（特にスイッチ素子）の数が異なるので、上記の経路上に寄生するインピーダンス間に差が生じる。
その差が十分に小さければ、二つの回収コンデンサCX、CY間では両端電圧の平衡値に差がほとんど生じないので、維持電極Xと走査電極Yとに対して印加される放電維持パルス電圧間では波形の相違が十分に無視できる。
【００１５】
しかし、ＰＤＰには特に、更なる大画面化、省電力化、及び高画質化が望まれる。大画面化と高画質化とは維持電極と走査電極とのサイズと数との増大を要する。その場合、回収コンデンサの一方CXと維持電極Xとの間の経路上に寄生するインピーダンスが、回収コンデンサの他方CYと走査電極Yとの間の経路上に寄生するインピーダンスから大きく変動し得る。それら寄生インピーダンス間の差が過大なとき、二つの回収コンデンサCX、CY間で両端電圧の平衡値に過大な差が生じ得る。すなわち、維持電極Xと走査電極Yとに対して印加される放電維持パルス電圧間に、波形の過大な相違が生じ得る。それにより、例えば発光中の放電セルで壁電荷の蓄積が不十分になる場合、放電維持期間の途中で発光が止まるおそれが生じる。その結果、放電セルの輝度が不安定になるので、高画質化が妨げられる。
このような要因により、従来のＰＤＰ駆動装置では、更なる大画面化、省電力化、及び高画質化を同時に達成することが困難であった。
【００１６】
容量性負荷の両端に対してパルス電圧を印加する容量性負荷駆動装置であり、二つの回収コンデンサが容量性負荷の各端子に一つずつ接続されるとき、それらの回収コンデンサと容量性負荷との間の経路上に寄生するインピーダンス間の差に関わらず、パルス電圧間の波形の相違を抑制し、それにより更なる省電力化と高信頼性の向上とを同時に達成する駆動装置、の提供を本発明は目的とする。
【課題を解決するための手段】
【００１７】
本発明による容量性負荷駆動装置は、
所定の直流電圧を所定のパルス電圧へ変換し、そのパルス電圧を容量性負荷の両端に対して交互に印加する、二つのパルス発生部；
容量性負荷より大きい容量、接地された第一の端子、及び実質的に一定の電位に維持される第二の端子、を持つ回収コンデンサ、
回収コンデンサの第二の端子と容量性負荷との間に接続され、容量性負荷と共振する回収インダクタ、及び、
容量性負荷と回収インダクタとの間の共振に伴う電流が流れる経路上に設置され、その電流を遮断し、又は流す回収スイッチ素子、
をそれぞれ含む二つの電力回収部；
並びに、
上記二つの電力回収部間で、回収コンデンサの第二の端子の電位差を制御する電位制御部；
を有する。
好ましくは、
二つのパルス発生部がそれぞれ、上記の直流電圧に等しい電位差を維持する二つの定電位端子と、それらの定電位端子間に直列に接続される二つの主スイッチ素子と、を含み；
二つの主スイッチ素子間の接続点から容量性負荷の一端に対してパルス電圧が伝達される経路に回収インダクタの一端が接続される。
【００１８】
上記の容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
内部に封入されたガスの放電により発光する放電セル、及び、所定のパルス電圧を放電セルに対して印加するための維持電極と走査電極、を含むＰＤＰ；
外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
その直流電圧をパルス電圧へ変換し、そのパルス電圧をＰＤＰの維持電極と走査電極とのそれぞれに対して印加するＰＤＰ駆動装置；
を有する。以下に述べる通り、そのＰＤＰ駆動装置としての利用に、本発明による上記の容量性負荷駆動装置は適する。
【００１９】
本発明による上記の容量性負荷駆動装置は好ましくは、パルス電圧の立ち上がり／立ち下がりに同期して回収スイッチ素子をオンにする。更に好ましくは、直列に接続される二つの主スイッチ素子がいずれもオフ状態に維持される期間（デッドタイム）に回収スイッチ素子がオン状態に維持される。そのとき、回収コンデンサの第二の端子が回収インダクタを通して容量性負荷に接続されるので、回収コンデンサと容量性負荷との間の電位差により回収インダクタが容量性負荷と共振する。その共振により、パルス電圧の立ち上がり／立ち下がりに同期して、容量性負荷の充放電に要する電力が回収コンデンサと容量性負荷との間で効率良く交換される。
本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置として利用されるときは、特に放電維持期間中、ＰＤＰのパネル容量の充放電に要する電力が放電維持パルス電圧の印加に再利用されるので、無効電力が抑制される。
【００２０】
本発明による上記の容量性負荷駆動装置では、電位制御部により、二つの電力回収部間で回収コンデンサの第二の端子の電位差が制御される。それにより、二つの回収コンデンサと容量性負荷との間の経路上に寄生するインピーダンス間の差に関わらず、容量性負荷の両端に印加されるパルス電圧が同じ波形を維持する。
本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置として利用されるときは、特に、ＰＤＰの維持電極に対して印加される放電維持パルス電圧とＰＤＰの走査電極に対して印加される放電維持パルス電圧とが高精度に同じ波形を維持する。
【００２１】
本発明による上記の電位制御部には、まず、受動的な態様があり得る。受動的な態様では、二つの回収コンデンサ間で第二の端子が実質的に等電位に維持される。それにより、容量性負荷の両端に印加されるパルス電圧間では波形の相違が低減する。
好ましくは、電位制御部が、回収コンデンサの第二の端子間を接続する導体を有する。更に好ましくは、その導体上にインダクタを含む。それにより、その導体では過剰に急峻な電流の発生が抑制される。特に、その導体を流れる電流のピークが低い。従って、その導体は導通損失が低い。更に、その導体を流れる電流に起因する高周波ノイズが低い。
【００２２】
二つの回収コンデンサの両端電圧間に差を与える主な要因は、二つの回収コンデンサと容量性負荷との間の経路上に寄生するインピーダンス間の差であり、一般に静的である。すなわち、二つの回収コンデンサのうち、両端電圧が低くなりやすいものが一般に、駆動装置全体の構成から一方に定まる。例えばＰＤＰ駆動装置では、ＰＤＰの走査電極に接続される回収コンデンサの両端電圧が、ＰＤＰの維持電極に接続される回収コンデンサの両端電圧より低くなりやすい。
その場合、上記の導体を流れる電流を一方向に制限する整流部、を電位制御部が有しても良い。その整流部は好ましくは、両端電圧が低くなりやすい回収コンデンサへ向かう電流のみを上記の導体に流す。それにより二つの回収コンデンサと上記の導体上のインダクタとの間には共振が生じないので、二つの回収コンデンサの両端電圧が速やかに等しくなる。
【００２３】
本発明による上記の電位制御部には、次に、能動的な態様があり得る。能動的な態様では、二つの回収コンデンサの第二の端子間に電位差が与えられる。その電位差が、二つの回収コンデンサと容量性負荷との間の各経路上に寄生するインピーダンス間の差を相殺する。それにより、容量性負荷の両端に印加されるパルス電圧間では波形が高精度に一致する。
好ましくは、電位制御部が、
回収コンデンサの少なくとも一方の第二の端子を直流電圧源に接続するインダクタとスイッチ素子との直列接続、及び、
回収コンデンサの第二の端子の電位を監視し、その電位と目標電位との間の差に基づき上記のスイッチ素子に対するオンオフ制御を行うスイッチング制御部、
を有する。
更に好ましくは、電位制御部が、
回収コンデンサの第一の端子に接続されるアノード、及び、インダクタとスイッチ素子との間の接続点に接続されるカソード、を含むダイオード、
を有する。スイッチ素子がオフするとき、インダクタの起電力によりダイオードが導通してインダクタと回収コンデンサとを流れる電流を循環させる。それにより、スイッチ素子が過電圧から保護される。
【００２４】
スイッチ素子がオン状態に維持される期間では、回収コンデンサの第二の端子が直流電圧源に、インダクタを通して接続されるので、回収コンデンサがインダクタと共振する。その共振により回収コンデンサの第二の端子の電位が変動する。従って、スイッチング制御部はスイッチ素子に対するオンオフ制御により、回収コンデンサの第二の端子の電位を目標電位に一致させ得る。
そのオンオフ制御は、二つの回収コンデンサと容量性負荷との間の各経路上に寄生するインピーダンス間の差からは影響を受けない。更に、目標電位は好ましくは、回収コンデンサと容量性負荷との間の経路上に寄生するインピーダンスに基づき、パルス電圧のパルス高の半値より高く設定される。それにより、第二の端子間での電位差が上記のインピーダンス間の差を相殺するので、容量性負荷の両端に対して実際に印加されるパルス電圧間では、パルス高が所定値に精度良く一致する。
回収コンデンサの第二の端子の電位が目標電位から外れた場合、その電位が目標電位、又は目標電位から所定値だけ高い、又は低い電位に復帰するまで、スイッチング制御部がスイッチ素子をオン状態に維持しても良い。ここで、その所定値は、回収コンデンサの第二の端子の電位が降下する速度、又は上昇する速度に合わせて設定される。それにより、回収コンデンサの第二の端子の電位が目標電位に精度良く復帰する。
その他に、スイッチング制御部がスイッチ素子のオンオフに対して、回収コンデンサの第二の端子の電位と目標電位との間の差に基づくＰＷＭ制御を行っても良い。
【００２５】
一般に、二つの回収コンデンサのうち、両端電圧が低くなりやすいものは構成上、一方に定まる。その場合、スイッチング制御部が、回収コンデンサの両方について第二の端子の電位を監視し、それらの電位の一方を他方の目標電位として設定しても良い。特に好ましくは、両端電圧が低くなりやすい回収コンデンサの第二の端子の電位に対する目標電位として、別の回収コンデンサの第二の端子の電位が設定される。それにより、両端電圧が低くなりやすい回収コンデンサの第二の端子の電位が上昇し、目標電位、すなわち別の回収コンデンサの第二の端子の電位に一致する。こうして、制御対象の回収コンデンサを一方に制限できるので、電位制御部では消費電力が低減し、部品点数が削減される。
【００２６】
回収インダクタが容量性負荷と共振する期間では好ましくは、スイッチング制御部がスイッチ素子をオフ状態に維持する。その期間では、回収インダクタと容量性負荷との間の共振に伴う電流が回収コンデンサを充電し、又は放電させる。従って、電位制御部のスイッチ素子のオンオフに関わらず、回収コンデンサの両端電圧が変動する。すなわち、電位制御部が回収コンデンサの第二の端子の電位を安定には制御できない。それ故、上記の期間では電位制御部は停止する。それにより、制御効率と信頼性とが共に向上する。
【００２７】
更に好ましくは、回収インダクタと容量性負荷との間の共振により回収コンデンサの第二の端子の電位が最高値に達した時点にスイッチング制御部がスイッチ素子に対するオンオフ制御を行う。例えば、容量性負荷がＰＤＰである場合、放電維持パルス電圧の立ち下がり直後に回収コンデンサの第二の端子の電位が最高値に達するので、その時点にスイッチング制御部が動作する。
それにより、回収コンデンサの第二の端子の最高電位が目標電位と比較され、回収コンデンサに対する充電の必要性が判断される。その結果、回収コンデンサに対する過充電が防止される。
【発明の効果】
【００２８】
本発明による上記の容量性負荷駆動装置は、二つの回収コンデンサと容量性負荷との間の各経路上に寄生するインピーダンス間の差に関わらず、容量性負荷の両端に対して印加されるパルス電圧間での波形の相違を抑制する。それにより、本発明による上記の容量性負荷駆動装置は従来の駆動装置とは異なり、更なる省電力化と高信頼性の向上とが同時に達成できる。
特に本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置として利用される場合、ＰＤＰの維持電極と走査電極とのそれぞれに対して印加される放電維持パルス電圧間に、波形の相違が生じない。それにより、放電維持期間中、放電セルの発光が安定に維持される。その結果、本発明によるＰＤＰ駆動装置は従来のＰＤＰ駆動装置とは異なり、更なる大画面化、省電力化、及び高画質化を同時に達成できる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
本発明の実施形態１によるプラズマディスプレイは、ＰＤＰ駆動装置10、ＰＤＰ20、電源部30、及び制御部40を有する（図1参照）。
【００３０】
ＰＤＰ20は好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはデータ電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続されるので、電位が実質的に等しい。データ電極と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対（例えばX2、Y2）、及びデータ電極（例えばA2）の間の交差点には放電セルが設置される（図1に示される斜線部P参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びデータ電極の間に所定のパルス電圧が印加されるとき、放電セル内ではガス分子が電離し、放電が生じる。そのとき、ガス分子は紫外線を放出する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を発生させる。こうして、放電セルが発光する。
【００３１】
電源部30は外部の商用交流電源ACからの交流電圧を一定の直流電圧（以下、電源電圧という）Vsに変換し、ＰＤＰ駆動装置10に供給する。
ＰＤＰ駆動装置10は、維持電極駆動部10X、走査電極駆動部10Y、データ電極駆動部10A、及び電位制御部3を有する。各駆動部10X、10Y、10Aはスイッチングインバータを含み、それを利用して電源電圧Vsをパルス電圧に変換する。
維持電極駆動部10Xはパルス電圧をＰＤＰ20の維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部10Yはパルス電圧をＰＤＰ20の走査電極Y1、Y2、Y3、…に対して個別に印加する。
データ電極駆動部10Aはパルス電圧をＰＤＰ20のデータ電極A1、A2、A3、…に対して個別に印加する。
【００３２】
制御部40は外部から入力される表示データに基づき、ＰＤＰ駆動装置10の各駆動部のスイッチング動作を制御する。制御部40によるスイッチング制御は好ましくは、ＡＤＳ方式に従う。ＡＤＳ方式では、画像の一フィールド（例えば、日本のテレビ放送では1／60秒（＝約16.7msec）間隔）が複数（例えば、8〜12個）のサブフィールドに分けられる。各サブフィールドでは、初期化期間、アドレス期間、及び放電維持期間が、ＰＤＰ20の全ての放電セルに対して共通に設定される。
【００３３】
初期化期間では、初期化パルス電圧がＰＤＰの維持電極と走査電極とに対して印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が走査電極に対して順次、印加される。走査パルス電圧のいくつかの印加と同期して、データパルス電圧がデータ電極のいくつかに対して印加される。走査パルス電圧が走査電極の一つに対して印加され、かつデータパルス電圧がデータ電極の一つに対して印加されるとき、それらの走査電極とデータ電極との間の交差点に位置する放電セルではガス放電が生じる。そのガス放電により、その放電セルの表面には壁電荷が蓄積される。
【００３４】
放電維持期間では、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。各放電セルでは、維持電極と走査電極との間の電圧が周期的に極性を反転させる。
個々の放電維持パルス電圧は放電開始電圧より低い。しかし、アドレス期間中に壁電荷を蓄積した放電セルでは、壁電荷により誘起される電圧、すなわち壁電圧が加わる。従って、放電維持パルス電圧の印加時、その放電セルでは維持電極と走査電極との間の電圧が放電開始電圧を超え、放電が生じる。その放電はその放電セルに蓄積される壁電荷を中和し、更に逆極性の壁電荷をその放電セルに蓄積させて止まる。次の放電維持パルス電圧の印加では、維持電極と走査電極との間の電圧が極性を反転させるので、その放電セルでは再び放電が生じる。こうして、その放電セルでは放電維持パルス電圧の印加ごとに放電が繰り返されるので、放電維持期間中、発光が持続する。
放電維持期間の長さはサブフィールドごとに異なる。従って、放電セルの一フィールド当たりの発光時間、すなわち輝度は、サブフィールドの選択により調節される。
【００３５】
制御部40は表示データに基づき、データパルス電圧を印加すべきデータ電極とその印加のタイミング、及びサブフィールドを選択する。その結果、ＰＤＰ20では、表示データに応じて適切な放電セルが適切な輝度で発光する。それにより、表示データに対応する画像がＰＤＰ20上に再現される。
【００３６】
放電維持期間中、維持電極駆動部10Xと走査電極駆動部10Yとはそれぞれ、ＰＤＰ20に対して対称な動作を行う。すなわち、各駆動部10Xと10Yとの等価回路はＰＤＰ20に対して対称的であり、パルス発生部1X、1Yと電力回収部2X、2Yとを有する（図2参照）。更に、電位制御部3が二つの電力回収部2X、2Y間を接続する。
尚、図2では、ＰＤＰ20の等価回路がパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【００３７】
パルス発生部1X（又は1Y）はスイッチングインバータであり、二つの主スイッチ素子の直列接続Q1X、Q2X（又はQ1Y、Q2Y）が電源端子Esと接地端子との間に接続される。電源端子Esには電源電圧Vsが印加される。二つの主スイッチ素子Q1X、Q2X（又はQ1Y、Q2Y）間の接続点J1X（又はJ1Y）が、パルス発生部1X（又は1Y）の出力端子J1X（又はJ1Y）に相当する。維持電極駆動部10Xでは、第一のパルス発生部1Xの出力端子J1Xが維持電極Xに接続される。走査電極駆動部10Yでは、第二のパルス発生部1Yの出力端子J1Yが走査電極Yとに接続される。
【００３８】
主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは好ましくはｎチャネル型ＭＯＳＦＥＴである。その他に、ｐチャネル型ＭＯＳＦＥＴ、ＩＧＢＴ、又はバイポーラトランジスタであっても良い。
例えば主スイッチ素子Q1X、Q2X（又はQ1Y、Q2Y）がｎチャネル型ＭＯＳＦＥＴである場合、ハイサイド主スイッチ素子Q1X（又はQ1Y）のドレインが電源端子Esに接続され、ハイサイド主スイッチ素子Q1X（又はQ1Y）のソースがローサイド主スイッチ素子Q2X（又はQ2Y）のドレインに接続され、ローサイド主スイッチ素子Q2X（又はQ2Y）のソースが接地される。
主スイッチ素子Q1X（Q2X、Q1Y、又は、Q2Y）がｐチャネル型ＭＯＳＦＥＴである場合、上記のドレインとソースとが逆である。
主スイッチ素子Q1X（Q2X、Q1Y、又は、Q2Y）がＩＧＢＴ又はバイポーラトランジスタである場合、上記のドレインとソースとがそれぞれ、コレクタとエミッタとに相当する。
【００３９】
電力回収部2X（又は2Y）は、回収コンデンサCX（又はCY）、二つの回収スイッチ素子Q3X、Q4X（又はQ3Y、Q4Y）、二つのダイオードD1X、D2X（又はD1Y、D2Y）、及び回収インダクタLX（又はLY）を含む。
回収コンデンサCX、CYの容量はＰＤＰ20のパネル容量Cpより十分に大きい。放電維持期間中、回収コンデンサCX、CYでは後述の通り、回収インダクタLX、LYとＰＤＰ20のパネル容量Cpとの間の共振により充放電が繰り返される。それにより、回収コンデンサCX、CYの両端電圧は実質的に一定の平衡値に維持される。その平衡値は電源電圧Vsの半値Vs／2と実質的に等しい。
【００４０】
回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yは好ましくはｎチャネル型ＭＯＳＦＥＴである。その他に、ｐチャネル型ＭＯＳＦＥＴ、ＩＧＢＴ、又はバイポーラトランジスタであっても良い。
以下の説明では、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yはｎチャネル型ＭＯＳＦＥＴである、と想定する。
【００４１】
図2では、回収コンデンサCX（又はCY）の第一の端子は接地され、第二の端子J2X（又はJ2Y）はハイサイド回収スイッチ素子Q3X（又はQ3Y）のドレインに接続される。ハイサイド回収スイッチ素子Q3X（又はQ3Y）のソースはハイサイドダイオードD1X（又はD1Y）のアノードに接続される。ハイサイドダイオードD1X（又はD1Y）のカソードはローサイドダイオードD2X（又はD2Y）のアノードに接続される。ローサイドダイオードD2X（又はD2Y）のカソードはローサイド回収スイッチ素子Q4X（又はQ4Y）のドレインに接続される。ローサイド回収スイッチ素子Q4X（又はQ4Y）のソースは回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）に接続される。
回収インダクタLX（又はLY）は、二つのダイオードD1X、D2X（又はD1Y、D2Y）間の接続点J3X、及びパルス発生部1X（又は1Y）の出力端子J1X（又はJ1Y）の間に接続される。
【００４２】
ハイサイド回収スイッチ素子Q3X（又はQ3Y）とハイサイドダイオードD1X（又はD1Y）とは逆に接続されても良い。すなわち、回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）がハイサイドダイオードD1X（又はD1Y）のアノードに接続され、ハイサイドダイオードD1X（又はD1Y）のカソードがハイサイド回収スイッチ素子Q3X（又はQ3Y）のドレインに接続され、ハイサイド回収スイッチ素子Q3X（又はQ3Y）のソースが回収インダクタLX（又はLY）の一端J3X（又はJ3Y）に接続されても良い。
同様に、ローサイド回収スイッチ素子Q4X（又はQ4Y）とローサイドダイオードD2X（又はD2Y）とは逆に接続されても良い。すなわち、回収インダクタLX（又はLY）の一端J3X（又はJ3Y）がローサイド回収スイッチ素子Q4X（又はQ4Y）のドレインに接続され、ローサイド回収スイッチ素子Q4X（又はQ4Y）のソースがローサイドダイオードD2X（又はD2Y）のアノードに接続され、ローサイドダイオードD2X（又はD2Y）のカソードが回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）に接続されても良い。
【００４３】
電位制御部3は導体3Cを含む。その導体3Cは好ましくは、ＰＤＰ駆動装置10が実装される基板上に形成された配線である。その他に、リード線又は導電板であっても良い。
導体3Cは、二つの回収コンデンサCX、CYの第二の端子J2X、J2Y間を接続する。それにより、二つの回収コンデンサCX、CY間では第二の端子J2X、J2Yが実質上常に等電位に維持される。特に、両端電圧の平衡値が実質上常に等しい。
【００４４】
プラズマディスプレイの制御部40は、主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、及び回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのそれぞれのゲートに対し、制御信号を送出する。各スイッチ素子は受信される制御信号に従い、オンオフする（図3参照）。図3では、各スイッチ素子のオン期間が斜線部で示される。
パルス発生部1X、1Yと電力回収部2X、2Yとのスイッチング動作は、維持電極Xの電位VXと走査電極Yの電位VYとの各変動、すなわち放電維持パルス電圧Vp＝VX−VYの変化に応じて、次の八つのモードI〜VIIIに分けられる（図3参照）。
ここで、回収コンデンサCX、CYの両端電圧が平衡値Vs／2に維持されていることを想定する。
【００４５】
＜モードI＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と等しく維持される。
＜モードII＞
維持電極駆動部10Xでは、ハイサイド回収スイッチ素子Q3Xがオンにされる。走査電極駆動部10Yでは、ローサイド主スイッチ素子Q2Yがオンにされる。ここで、ローサイド主スイッチ素子Q2Yでは両端電圧が零と等しいので、スイッチング損失が生じない。
そのスイッチングにより、接地端子→回収コンデンサCX→ハイサイド回収スイッチ素子Q3X→ハイサイドダイオードD1X→回収インダクタLX→パネル容量Cp→ローサイド主スイッチ素子Q2Y→接地端子のループが導通する（矢印は電流の向きを表す。図2参照）。そのとき、維持電極駆動部10Xの回収コンデンサCXとパネル容量Cpとの間の両端電圧の差Vs／2により、維持電極駆動部10Xの回収インダクタLXとパネル容量Cpとの直列接続が共振する。その共振電流ILXが上記のループを流れ、維持電極Xの電位VXが上昇する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。
共振電流ILXが零まで減衰するとき、維持電極駆動部10XのハイサイドダイオードD1Xがオフ状態に遷移する。それと同時に、パネル容量Cpの両端電圧Vpが正のピーク値＋Vsに達する。
【００４６】
＜モードIII＞
維持電極駆動部10Xでは、ハイサイド回収スイッチ素子Q3Xがオフにされ、ハイサイド主スイッチ素子Q1Xがオンにされる。そのとき、維持電極Xの電位VXが電源電圧Vsと等しく維持される。従って、パネル容量Cpの両端電圧Vpが正のピーク値＋Vsと等しく固定される。ここで、ハイサイド主スイッチ素子Q1Xでは両端電圧が零と等しいので、スイッチング損失が生じない。
アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは壁電圧が加わるので、走査電極Yと維持電極Xとの間の実際の電圧が放電開始電圧を超える。従って、ガス放電が持続するので発光が生じる。そのとき、放電電流を維持するための電力が電源端子Esとハイサイド主スイッチ素子Q1Xとを通してＰＤＰ20の放電セルに供給される。
【００４７】
＜モードIV＞
維持電極駆動部10Xでは、ハイサイド主スイッチ素子Q1Xがオフにされ、ローサイド回収スイッチ素子Q4Xがオンにされる。走査電極駆動部10Yでは、ローサイド主スイッチ素子Q2Yがオンにされる。そのスイッチングにより、接地端子←回収コンデンサCX←ローサイド回収スイッチ素子Q4X←ローサイドダイオードD2X←回収インダクタLX←パネル容量Cp←ローサイド主スイッチ素子Q2Y←接地端子のループが導通する（矢印は電流の向きを表す。図2参照）。そのとき、維持電極駆動部10Xの回収コンデンサCXとパネル容量Cpとの間の両端電圧の差−Vs／2により、維持電極駆動部10Xの回収インダクタLXとパネル容量Cpとの直列接続が共振する。その共振電流ILXが上記のループを流れ、維持電極Xの電位VXが降下する。一方、走査電極Yの電位VYは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。
共振電流ILXが零まで減衰するとき、維持電極駆動部10XのローサイドダイオードD2Xがオフ状態に遷移する。それと同時に、パネル容量Cpの両端電圧Vpが零に達する。
【００４８】
＜モードV＞
全てのスイッチ素子がオフ状態に維持され、パネル容量Cpの両端電圧Vpが零と等しく維持される。
＜モードVI＞
維持電極駆動部10Xでは、ローサイド主スイッチ素子Q2Xがオンにされる。ここで、ローサイド主スイッチ素子Q2Xでは両端電圧が零と等しいのでスイッチング損失が生じない。走査電極駆動部10Yでは、ハイサイド回収スイッチ素子Q3Yがオンにされる。
そのスイッチングにより、接地端子←ローサイド主スイッチ素子Q2X←パネル容量Cp←回収インダクタLY←ハイサイドダイオードD1Y←ハイサイド回収スイッチ素子Q3Y←回収コンデンサCY←接地端子のループが導通する（矢印は電流の向きを表す。図2参照）。そのとき、パネル容量Cpと走査電極駆動部10Yの回収コンデンサCYとの間の両端電圧の差−Vs／2により、パネル容量Cpと走査電極駆動部10Yの回収インダクタLYとの直列接続が共振する。その共振電流ILYが上記のループを流れ、走査電極Yの電位VYが上昇する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが降下する。
共振電流ILYが零まで減衰するとき、走査電極駆動部10YのハイサイドダイオードD1Yがオフ状態に遷移する。それと同時に、パネル容量Cpの両端電圧Vpが負のピーク値−Vsに達する。
【００４９】
＜モードVII＞
走査電極駆動部10Yでは、ハイサイド回収スイッチ素子Q3Yがオフにされ、ハイサイド主スイッチ素子Q1Yがオンにされる。そのとき、走査電極Yの電位VYが電源電圧Vsと等しく維持される。従って、パネル容量Cpの両端電圧Vpが負のピーク値−Vsと等しく固定される。ここで、ハイサイド主スイッチ素子Q1Yでは両端電圧が零と等しいので、スイッチング損失が生じない。
モードIIIと同様に、アドレス期間に壁電荷が蓄積されるＰＤＰ20の放電セルでは発光が生じる。そのとき、放電電流を維持するための電力が電源端子Esとハイサイド主スイッチ素子Q1Yとを通してＰＤＰ20の放電セルに供給される。
【００５０】
＜モードVIII＞
走査電極駆動部10Yでは、ハイサイド主スイッチ素子Q1Yがオフにされ、ローサイド回収スイッチ素子Q4Yがオンにされる。
そのスイッチングにより、接地端子→ローサイド主スイッチ素子Q2X→パネル容量Cp→回収インダクタLY→ローサイドダイオードD2Y→ローサイド回収スイッチ素子Q4Y→回収コンデンサCY→接地端子のループが導通する（矢印は電流の向きを表す。図2参照）。そのとき、パネル容量Cpと走査電極駆動部10Yの回収コンデンサCYとの間の両端電圧の差Vs／2によりパネル容量Cpと走査電極駆動部10Yの回収インダクタLYとの直列接続が共振する。その共振電流ILYが上記のループを流れ、走査電極Yの電位VYが降下する。一方、維持電極Xの電位VXは接地電圧に維持される。従って、パネル容量Cpの両端電圧Vp＝VX−VYが上昇する。
共振電流ILYが零まで減衰するとき、走査電極駆動部10YのローサイドダイオードD2Yがオフ状態に遷移する。それと同時に、パネル容量Cpの両端電圧Vpが零に達する。
【００５１】
モードII、IVでは、維持電極駆動部10Xの回収インダクタLXがＰＤＰ20のパネル容量Cpと共振する。それにより、モードIIで維持電極駆動部10Xの回収コンデンサCXからパネル容量Cpに供給される電力は、モードIVでパネル容量Cpからその回収コンデンサCXに回収される。
モードVI、VIIIでは、走査電極駆動部10Yの回収インダクタLYがパネル容量Cpと共振する。それにより、モードVIで走査電極駆動部10Yの回収コンデンサCYからパネル容量Cpに供給される電力は、モードVIIIでパネル容量Cpからその回収コンデンサCYに回収される。
こうして、放電維持パルス電圧の立ち上がり／立ち下がりごとに、回収コンデンサCX、CYとパネル容量Cpとの間で電力が効率良く交換される。その結果、パネル容量の充放電に起因する無効電力が低減する。
【００５２】
各回収コンデンサCX、CYの容量はパネル容量Cpより十分に大きいので、モードII、IV、VI、VIIIでの各回収コンデンサCX、CYの両端電圧の変化は、パネル容量Cpの変化に比べて十分に無視できる。
更に、電位制御部3の導体3Cが回収コンデンサCX、CYの第二の端子J2X、J2Y間を接続しているので、特にモードII、IV、VI、VIIIの全体を通し、二つの回収コンデンサCX、CY間では第二の端子J2X、J2Yが等電位に維持される。従って、モードIIIでの放電維持パルス電圧Vpのパルス高VsがモードVIIでの放電維持パルス電圧Vpのパルス高Vsと精度良く一致する。
【００５３】
《実施形態２》
本発明の実施形態２によるプラズマディスプレイは実施形態１によるプラズマディスプレイと全く同様な構成を有する（図1参照）。従って、その構成の詳細は実施形態１についての説明を援用する。
【００５４】
本発明の実施形態２によるＰＤＰ駆動装置は、実施形態１によるＰＤＰ駆動装置（図2参照）と同様な構成に加え、電位制御部3の導体3C上にインダクタ3Lを含む（図4参照）。
図4では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な構成の詳細は実施形態１についての説明を援用する。
【００５５】
維持電極駆動部10Xと走査電極駆動部10Yとでは、パルス発生部1X、1Yと電力回収部2X、2Yとが実施形態１によるものと全く同様なスイッチング動作を行う（図3に示されるモードI〜VIII参照）。それにより、維持電極Xの電位VXと走査電極Yの電位VYとは実施形態１によるものと全く同様に変動する（図3参照）。
【００５６】
特に、モードII、IV、VI、VIIIでは二つの回収コンデンサCX、CYの第二の端子J2X、J2Y間に導体3Cを通してサージ電流が流れる。導体3C上のインダクタ3Lはそのサージ電流を緩和し、ピークを抑える。その結果、導体3Cが導通損失を増大させることなく、十分に細くできる。
導体3Cを流れるサージ電流はインダクタ3Lと二つの回収コンデンサCX、CYとの間の共振により生じる。従って、インダクタ3Lのインダクタンスを調節することにより、サージ電流の周波数を制御できる。好ましくは、インダクタ3Lと二つの回収コンデンサCX、CYとの間の共振周波数（例えば60Hz）が放電維持パルス電圧の周波数（例えば数百kHz）より十分に低い。それにより、サージ電流に起因する高周波ノイズが低減される。
【００５７】
《実施形態３》
本発明の実施形態３によるプラズマディスプレイは実施形態１によるプラズマディスプレイと全く同様な構成を有する（図1参照）。従って、その構成の詳細は実施形態１についての説明を援用する。
【００５８】
本発明の実施形態３によるＰＤＰ駆動装置は、実施形態２によるＰＤＰ駆動装置（図4参照）と同様な構成に加え、電位制御部3の導体3C上に整流部3Dを含む（図5参照）。
図5では図4に示される構成要素と同様な構成要素に対し、図4に示される符号と同じ符号を付す。更に、それら同様な構成の詳細は実施形態１、２についての説明を援用する。
【００５９】
整流部3Dは好ましくはダイオードを含む。ダイオード3Dのアノードは導体3Cを通して維持電極駆動部10Xの回収コンデンサCXの第二の端子J2Xに接続され、カソードは導体3Cを通して走査電極駆動部10Yの回収コンデンサCYの第二の端子J2Yに接続される。
整流部3Dはその他にスイッチ素子を含み、それを利用して同期整流を行っても良い。
【００６０】
維持電極駆動部10Xと走査電極駆動部10Yとでは、パルス発生部1X、1Yと電力回収部2X、2Yとが実施形態１によるものと全く同様なスイッチング動作を行う（図3に示されるモードI〜VIII参照）。それにより、維持電極Xの電位VXと走査電極Yの電位VYとは実施形態１によるものと全く同様に変動する（図3参照）。
【００６１】
走査電極駆動部10Yは維持電極駆動部10Xとは異なり、複数の走査電極Yごとに個別のバッファ（スキャンＩＣ）を含む。それにより、走査電極駆動部10Yの回収コンデンサCYと走査電極Yとの間の経路上に寄生するインピーダンスは一般に、維持電極駆動部10Xの回収コンデンサCXと維持電極Xとの間の経路上に寄生するインピーダンスより高い。従って、モードVI、VIIIでの共振電流ILYに起因する導通損失がモードII、IVでの共振電流ILXに起因する導通損失より十分に大きいので、走査電極駆動部10Yの回収コンデンサCYでは維持電極駆動部10Xの回収コンデンサCXより第二の端子が低い電位に推移しやすい。それ故、二つの回収コンデンサCX、CY間で第二の端子J2X、J2Yが等電位に維持されるには、導体3Cに維持電極駆動部10Xから走査電極駆動部10Yに向けて電流が流れれば良い。
【００６２】
整流部3Dは導体3Cに、維持電極駆動部10Xから走査電極駆動部10Yに向かう電流のみを流す。それにより、二つの回収コンデンサCX、CYの第二の端子J2X、J2Yが等電位に維持される。それと共に、導体3Cを流れる電流に起因する導通損失が低減する。
整流部3Dは更に、インダクタ3Lと二つの回収コンデンサCX、CYとの間に共振を生じさせないので、二つの回収コンデンサCX、CYでは共に、第二の端子J2X、J2Yの電位の安定性が向上する。
【００６３】
《実施形態４》
本発明の実施形態４によるプラズマディスプレイは実施形態１によるプラズマディスプレイと全く同様な構成を有する（図1参照）。従って、その構成の詳細は実施形態１についての説明を援用する。
【００６４】
本発明の実施形態４によるＰＤＰ駆動装置は、電位制御部3X、3Yを除き、実施形態１によるＰＤＰ駆動装置（図2参照）と同様な構成を有する（図6参照）。
図6では図2に示される構成要素と同様な構成要素に対し、図2に示される符号と同じ符号を付す。更に、それら同様な構成の詳細は実施形態１についての説明を援用する。
【００６５】
二つの電位制御部3X、3Yはそれぞれ、スイッチ素子3SX、3SY、インダクタ3LX、3LY、ダイオード3DX、3DY、及びスイッチング制御部3CX、3CYを有し、二つの電力回収部2X、2Yに接続される。
【００６６】
スイッチ素子3SX、3SYは好ましくはｎチャネル型ＭＯＳＦＥＴである。その他に、ｐチャネル型ＭＯＳＦＥＴ、ＩＧＢＴ、又はバイポーラトランジスタであっても良い。
例えばスイッチ素子3SX（又は3SY）がｎチャネル型ＭＯＳＦＥＴである場合、ドレインが電源端子Esに接続され、ソースがインダクタ3LX（又は3LY）を通して回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）に接続される。
スイッチ素子3SX（又は3SY）がｐチャネル型ＭＯＳＦＥＴである場合、上記のドレインとソースとが逆である。
スイッチ素子3SX（又は3SY）がＩＧＢＴ又はバイポーラトランジスタである場合、上記のドレインとソースとがそれぞれ、コレクタとエミッタとに相当する。
【００６７】
ダイオード3DX、3DYのアノードは接地され、カソードはスイッチ素子3SX、3SYとインダクタ3LX、3LYとの間の接続点に接続される。
スイッチ素子3SX（又は3SY）がオフするとき、インダクタ3LX（又は3LY）の起電力によりダイオード3DX（又は3DY）が導通してインダクタ3LX（又は3LY）と回収コンデンサCX（又はCY）とを流れる電流を循環させる。それにより、スイッチ素子3SX（又は3SY）が過電圧から保護される。
【００６８】
スイッチング制御部3CX、3CYはそれぞれ、回収コンデンサCX、CYの第二の端子J2X、J2Yの電位を監視し、その電位と目標電位との間の差に基づきスイッチ素子3SX、3SYに対するオンオフ制御を行う。
好ましくは、回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）の電位が目標電位から降下した場合、スイッチング制御部3CX（又は3CY）がスイッチ素子3SX（又は3SY）をオンにさせる。スイッチ素子3SX（又は3SY）がオン状態に維持される期間では、電源電圧Vsと回収コンデンサCX（又はCY）の両端電圧との差により、回収コンデンサCX（又はCY）がインダクタ3LX（又は3LY）と共振する。その共振により回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）の電位が上昇する。
回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）の電位が目標電位、又は目標電位から所定値だけ低い電位に復帰するまで、スイッチング制御部3CX（又は3CY）はスイッチ素子3SX（又は3SY）をオン状態に維持する。ここで、その所定値は、回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）が上昇する速度に合わせて設定される。それにより、回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）が目標電位に精度良く復帰する。
【００６９】
こうして、スイッチング制御部3CX、3CYは回収コンデンサCX、CYの第二の端子J2X、J2Yの電位を目標電位に維持できる。特に、スイッチング制御部3CX、3CYによるオンオフ制御は、二つの回収コンデンサCX、CYとＰＤＰ20の各電極X、Yとの間の経路上に寄生するインピーダンス間の差からは影響を受けない。
上記のオンオフ制御の他に、スイッチング制御部3CX、3CYがスイッチ素子3SX、3SYのオンオフに対し、回収コンデンサCX、CYの第二の端子J2X、J2Yの電位と目標電位との間の差に基づくＰＷＭ制御を行っても良い。
【００７０】
目標電位は好ましくは、回収コンデンサCX（又はCY）とＰＤＰ20の維持電極X（又は走査電極Y）との間の経路上に寄生するインピーダンスに基づき、電源電圧Vsの半値Vs／2より高く設定される。特に、走査電極駆動部10Yの回収コンデンサCYと走査電極Yとの間の経路上に寄生するインピーダンスは一般に、維持電極駆動部10Xの回収コンデンサCXと維持電極Xとの間の経路上に寄生するインピーダンスより高い。その場合、走査電極駆動部10Yの回収コンデンサCYに対する目標電位は維持電極駆動部10Xの回収コンデンサCXに対する目標電位より高く設定される。その目標電位の差が上記のインピーダンス間の差を相殺するので、維持電極Xと走査電極Yとに対して実際に印加される放電維持パルス電圧間では、特にパルス高が所定値Vsに精度良く一致する。
【００７１】
スイッチング制御部3CX、3CYによるスイッチ素子3SX、3SYに対するオンオフ制御は、好ましくは次のタイミングで行われる。
まず、維持電極駆動部10Xと走査電極駆動部10Yとでは、パルス発生部1X、1Yと電力回収部2X、2Yとが実施形態１によるものと全く同様なスイッチング動作を行う（図3に示されるモードI〜VIII参照）。それにより、維持電極Xの電位VXと走査電極Yの電位VYとは実施形態１によるものと全く同様に変動する（図3参照）。
【００７２】
モードII、IV（又はモードVI、VIII）では、回収インダクタLX（又はLY）がＰＤＰ20のパネル容量Cpと共振し、共振電流ILX（又はILY）が回収コンデンサCX（又はCY）を充電し又は放電させる。それにより、スイッチ素子3SX（又は3SY）のオンオフに関わらず、回収コンデンサCX（又はCY）の両端電圧が変動する。
従って、モードII、IV（又はモードVI、VIII）では、スイッチング制御部3CX（又は3CY）はスイッチ素子3SX（又は3SY）をオフ状態に維持する。一方、モードII、IV（又はモードVI、VIII）以外の期間に、スイッチング制御部3CX（又は3CY）はスイッチ素子3SX（又は3SY）に対するオンオフ制御を行う。それにより、回収コンデンサCX、CYの第二の端子J2X、J2Yの電位を効率良く、かつ確実に目標電位に一致させる。
【００７３】
好ましくは、モードIV（又はVIII）の直後、回収コンデンサCX（又はCY）の第二の端子J2X（又はJ2Y）の電位が最高値に達する時点に、スイッチング制御部3CX（又は3CY）がスイッチ素子3SX（又は3SY）に対するオンオフ制御を行う。
それにより、回収コンデンサCX、CYの第二の端子J2X、J2Yの最高電位が目標電位と比較され、回収コンデンサCX、CYに対する充電の必要性が判断される。その結果、回収コンデンサCX、CYに対する過充電が防止される。
【００７４】
《実施形態５》
本発明の実施形態５によるプラズマディスプレイは実施形態１によるプラズマディスプレイと全く同様な構成を有する（図1参照）。従って、その構成の詳細は実施形態１についての説明を援用する。
【００７５】
本発明の実施形態５によるＰＤＰ駆動装置は、電位制御部3Zを除き、実施形態４によるＰＤＰ駆動装置（図6参照）と同様な構成を有する（図7参照）。更に、電位制御部3Zは、スイッチング制御部3Dを除き、実施形態４による電位制御部3Y（図6参照）と同様な構成を有する（図7参照）。
図7では図6に示される構成要素と同様な構成要素に対し、図6に示される符号と同じ符号を付す。更に、それら同様な構成の詳細は実施形態１、４についての説明を援用する。
【００７６】
ＰＤＰ20では一般に、走査電極駆動部10Yの回収コンデンサCYと走査電極Yとの間の経路上に寄生するインピーダンスが、維持電極駆動部10Xの回収コンデンサCXと維持電極Xとの間の経路上に寄生するインピーダンスより高い。従って、放電維持期間中、走査電極駆動部10Yの回収コンデンサCYの第二の端子J2Yは、維持電極駆動部10Xの回収コンデンサCXの第二の端子J2Xより電位が低くなりやすい。
スイッチング制御部3Dは二つの回収コンデンサCX、CYの両方について第二の端子J2X、J2Yの電位を監視する。スイッチング制御部3Dは更に、維持電極駆動部10Xの回収コンデンサCXの第二の端子J2Xの電位を目標電位に設定し、走査電極駆動部10Yの回収コンデンサCYの第二の端子J2Yの電位と目標電位との間の差に基づき、スイッチ素子3SYに対するオンオフ制御を行う。
好ましくは、回収コンデンサCYの第二の端子J2Yの電位が目標電位より低い場合、スイッチング制御部3Dがスイッチ素子3SYをオンにさせる。走査電極駆動部10Yでは、スイッチ素子3SYがオン状態に維持される期間中、電源電圧Vsと回収コンデンサCYの両端電圧との差により、回収コンデンサCYがインダクタ3LYと共振する。その共振により回収コンデンサCYの第二の端子J2Yの電位が上昇する。
【００７７】
回収コンデンサCYの第二の端子J2Yの電位が目標電位又は目標電位から所定値だけ低い電位に復帰するまで、スイッチング制御部3Dはスイッチ素子3SYをオン状態に維持する。
その所定値は、回収コンデンサCYの第二の端子J2Yの電位が上昇する速度に合わせて設定される。それにより、回収コンデンサCYの第二の端子J2Yの電位が目標電位、すなわち維持電極駆動部10Xの回収コンデンサCXの第二の端子J2Xの電位に精度良く一致する。
その他に、回収コンデンサCYの第二の端子J2Yが目標電位から所定値だけ高い電位に達するまで、スイッチング制御部3Dはスイッチ素子3SYをオン状態に維持しても良い。その所定値、すなわち二つの回収コンデンサCX、CYの第二の端子J2X、J2Y間での電位差が上記の経路上に寄生するインピーダンス間の差を相殺する。従って、ＰＤＰ20の維持電極Xと走査電極Yとに対して実際に印加される放電維持パルス電圧間では、特にパルス高が所定値Vsに精度良く一致する。
【００７８】
スイッチング制御部3Dによるスイッチ素子3SYに対するオンオフ制御は、好ましくは、実施形態４によるオンオフ制御と同じタイミングで行われる。
すなわち、スイッチング制御部3Dはスイッチ素子3SYを、モードVI、VIIIではオフ状態に維持し、モードVI、VIII以外ではオンオフさせる。それにより、回収コンデンサCX、CYの第二の端子J2X、J2Yの電位を効率良く、かつ確実に一致させる。
【００７９】
好ましくは、モードVIIIの直後、回収コンデンサCYの第二の端子J2Yの電位が最高値に達する時点に、スイッチング制御部3Dがスイッチ素子3SYに対するオンオフ制御を行う。
それにより、回収コンデンサCYの第二の端子J2Yの最高電位が目標電位と比較され、回収コンデンサCYに対する充電の必要性が判断される。その結果、回収コンデンサCYに対する過充電が防止される。
【産業上の利用可能性】
【００８０】
本発明は容量性負荷駆動装置に関し、容量性負荷の両端に接続される回収コンデンサ間での両端電圧の差を上記の通り、制御する。このように、本発明は明らかに産業上利用可能である。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態によるプラズマディスプレイの構成を示す図である。
【図２】本発明の実施形態１によるＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【図３】本発明の実施形態によるＰＤＰ駆動装置10X、10Yについて、主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、及び回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yの各オン期間、並びに、維持電極Xの電位VX、走査電極Yの電位VY、及び放電維持パルス電圧Vp＝VX−VYの各時間変化を示す図である。
【図４】本発明の実施形態２によるＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【図５】本発明の実施形態３によるＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【図６】本発明の実施形態４によるＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【図７】本発明の実施形態５によるＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【図８】従来のＰＤＰ駆動装置10X、10YとＰＤＰ20との等価回路を示す図である。
【符号の説明】
【００８２】
10X         維持電極駆動部
10Y         走査電極駆動部
1X、1Y      パルス発生部
Q1X、Q1Y    ハイサイド主スイッチ素子
Q2X、Q2Y    ローサイド主スイッチ素子
2X、2Y      電力回収部
Q3X、Q3Y    ハイサイド回収スイッチ素子
Q4X、Q4Y    ローサイド回収スイッチ素子
D1X、D1Y    ハイサイドダイオード
D2X、D2Y    ローサイドダイオード
LX、LY      回収インダクタ
3           電位制御部
3C          導体
Es          電源端子
Vs          電源電圧
20          ＰＤＰ
X           ＰＤＰ20の維持電極
Y           ＰＤＰ20の走査電極
Cp          ＰＤＰ20のパネル容量
Vp          パネル容量Cpの両端電圧
【図１】
2006208586.tif 000003
【図２】
2006208586.tif 000004
【図３】
2006208586.tif 000005
【図４】
2006208586.tif 000006
【図５】
2006208586.tif 000007
【図６】
2006208586.tif 000008
【図７】
2006208586.tif 000009
【図８】
2006208586.tif 000010