(57)【要約】【課題】  交流電源に接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動する場合に、ダイオードブリッジの出力電圧が十分下がり、ＬＥＤに電流が流れる期間が設計通りとなり、ＬＥＤに予定の輝度が得られるようにする。【解決手段】  ＬＥＤ３に直列に接続されてＬＥＤ３に流れる電流を制限するパワーＭＯＳＦＥＴＱ１と、ＬＥＤ３に流れる電流を検出するための抵抗Ｒ５と、ＬＥＤ３の電流の検出値である抵抗Ｒ５の端子電圧と基準電圧を比較してパワーＭＯＳＦＥＴＱ１を制御するとともに、入力されたイネーブル信号Ｓｅに応じて抵抗Ｒ５と直列に接続されたセンスＭＯＳＦＥＴＱ２およびパワーＭＯＳＦＥＴＱ１をオン／オフさせる演算増幅器５とを備え、演算増幅器５に入力される上記の基準電圧をダイオードブリッジ２の出力に応じて切り換える。【選択図】  図１
2006261147.tif 000002
【特許請求の範囲】
【請求項１】
交流電源に接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動するＬＥＤ駆動装置において、
前記ＬＥＤに直列に接続されて前記ＬＥＤに流れる電流を制限する電流制限手段と、
前記ＬＥＤに流れる電流を検出する電流検出手段と、
前記ダイオードブリッジの出力電圧が所定電圧値以下のときは前記電流検出手段の検出値と基準値を比較して前記電流制限手段を制御し、前記ダイオードブリッジの出力電圧が前記所定電圧値以上のときは前記電流制限手段をオフさせる演算増幅器と、
前記演算増幅器に入力される前記基準値を前記ダイオードブリッジの出力に応じて切り換える切換手段と、
を備えたことを特徴とするＬＥＤ駆動装置。
【請求項２】
前記電流制限手段は、ＭＯＳＦＥＴであることを特徴とする請求項１記載のＬＥＤ駆動装置。
【請求項３】
交流電源に接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動するＬＥＤ駆動装置に使用される半導体集積回路であって、
前記ダイオードブリッジの出力電圧が所定電圧値以下のときは前記ＬＥＤに流れる電流の検出値と基準値を比較して、前記ＬＥＤに直列に接続されて前記ＬＥＤに流れる電流を制限する電流制限手段を制御し、前記ダイオードブリッジの出力電圧が前記所定電圧値以上のときは前記電流制限手段をオフさせる演算増幅器と、
前記演算増幅器に入力される前記基準値を前記ダイオードブリッジの出力に応じて切り換えるスイッチ素子と、
を備えたことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤを駆動するＬＥＤ駆動装置、特に交流電源と接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動するＬＥＤ駆動装置および半導体集積回路に関する。
【背景技術】
【０００２】
従来、ＬＥＤを用いた発光・照明装置などにおいて、交流電源を整流回路に接続し、この整流回路によって得られる脈流電源を直流電源としてＬＥＤを駆動する方式のＬＥＤ駆動装置が知られている。
【０００３】
このような駆動装置では、整流回路によって得られる脈流電圧をそのままＬＥＤに印加すると、ＬＥＤに流れる電流が整流後の電源電圧（脈流）に対して大きく変動し、かつ波高値も大きくなることから、ＬＥＤに過電流が流れ、ＬＥＤが破損してしまう恐れがある。
【０００４】
そこで、ＬＥＤに過電流が流れるのを防止するため、整流回路とＬＥＤの間に、トランジスタ、ツェナーダイオードおよび２つの抵抗器からなる定電流回路を備えたＬＥＤ駆動装置が提案されている（たとえば、特許文献１参照。）。
【０００５】
また、このような駆動装置に、スイッチング素子を用いてＬＥＤにかかる印加電圧をオン／オフ制御し、輝度もしくは階調を制御する回路が組み合わされたものもあるが、スイッチング素子を備えた駆動装置では、電源電圧のピーク値付近でスイッチング素子をオンしなければならないため、オンする瞬間に過大な電圧が印加される恐れがある。
【０００６】
そこで、印加電圧の実効値が電源電圧の実効値以下となるようにスイッチング素子のオン／オフを制御する調光装置が提案されている（たとえば、特許文献２参照。）。
図４はこのような過電流防止機能および調光機能を備えたＬＥＤ駆動装置の回路構成を示す図である。この駆動装置は、交流電源１からの交流電力をダイオードブリッジ２により全波整流してＬＥＤ３に供給するもので、ＬＥＤ３での損失を抑えるために、ダイオードブリッジ２の出力電圧が低いときにのみＬＥＤ３を通電して発光させる半導体集積回路４が設けられている。
【０００７】
ＬＥＤ３には直列にパワー（Power）ＭＯＳＦＥＴＱ１とセンス（Sense）ＭＯＳＦＥＴＱ２が接続されており、これらは演算増幅器（Opamp）５の出力により制御される。Ｑ３はＨＶ＿ＪＦＥＴ、Ｔ１は半導体集積回路４内部にＶｃｃの電源を供給する電源端子、Ｔ２は接地（ＧＮＤ）端子、Ｔ３、Ｔ４、Ｔ５はそれぞれＤＲ端子、ＶＴＨ端子、ＶＨ端子、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５はそれぞれ５１０ｋΩ、５１０ｋΩ、１０ｋΩ、４０ｋΩ、６ｋΩの抵抗、Ｃ１はコンデンサであり、Ｃｐはダイオードブリッジ２の寄生容量を示している。
【０００８】
図５は図４の回路の各部の理想的な出力波形を示す図である。また、図６は図４の回路の各部の実際の出力波形を示す図である。ここでは、１００Ｖ，５０Ｈｚの商用電源（交流電源１）の出力電圧、ダイオードブリッジ２による全波整流電圧、ＬＥＤ３に流れるＬＥＤ電流、およびＶＴＨ端子Ｔ４からの入力信号Ｓ１１（＝演算増幅器５に入力されるイネーブル（enable）信号Ｓｅ）を示している。入力信号Ｓ１１は図２に示すコンパレータ６の出力から得られるもので、コンパレータ６の反転入力端子にはＶＴＨ端子Ｔ４の電圧が入力され、非反転入力端子には基準電源Ｅ１の基準電圧が入力される。
【０００９】
図４に示す回路では、ダイオードブリッジ２により全波整流した電圧を抵抗Ｒ１、Ｒ２およびＲ３で分圧した電圧、つまり１０ｋΩ／（５１０＋５１０＋１０）ｋΩ≒０．９７％の電圧を入力信号とし、この入力信号を基に演算増幅器５のイネーブル信号Ｓｅ（入力信号Ｓ１１）を生成し、そのイネーブル信号ＳｅのＨ（Ｈｉｇｈ）／Ｌ（Ｌｏｗ）により演算増幅器５をオン／オフ（オン：演算増幅器５が通常動作、オフ：演算増幅器５の出力がＬ固定）させることでパワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２をオン／オフさせて、ＬＥＤ３の駆動電流・発光を制御する。
【００１０】
その際、ＬＥＤ３に過大な電流を流すと寿命を縮めることから、ＬＥＤ３に流れる電流を１００ｍＡに制限するため、半導体集積回路４内部で生成した０．４Ｖの基準電圧と６ｋΩの抵抗Ｒ５と演算増幅器５によりセンスＭＯＳＦＥＴＱ２に流れる電流を０．４Ｖ／６ｋΩ≒６６μＡに制限し、このときの（パワーＭＯＳＦＥＴ電流）／（センスＭＯＳＦＥＴ電流）≒１５００倍のゲインを用いて、６６μＡ×１５００≒１００ｍＡのＬＥＤ制限電流を得ている。
【００１１】
また、ＬＥＤ３に電流が流れるときの損失を少なくするため、ＬＥＤ３に電流が流れるタイミングはダイオードブリッジ２によって得られる全波整流電圧が０Ｖに近いとき、たとえば３３．０Ｖ以下のときになるように、演算増幅器５のイネーブル信号Ｓｅを設定している。
【特許文献１】特開２０００−２６０５７８号公報（段落番号〔００１０〕〜〔００１２〕、図１）
【特許文献２】特開平７−１１４９９０号公報（段落番号〔００１０〕〜〔００１７〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記構成のＬＥＤ駆動装置では、ＬＥＤでの損失を抑えるために、ダイオードブリッジの出力電圧が低いときのみにＬＥＤに通電して発光させている。
しかしながら、実際の回路では、ダイオードブリッジでの全波整流は通常平滑化を目的としているので、ダイオードブリッジの出力の負荷が小さいときにダイオードブリッジの出力電圧がＬに下がることが保証できない。これは、ダイオードブリッジの寄生容量（ダイオードの接合容量や浮遊容量など）Ｃｐを放電しきれないためである。このため、ＬＥＤに通電するタイミングまでダイオードブリッジの出力電圧を十分下げることができず、ＬＥＤに通電する時間が短くなり、所定の輝度が得られないという問題点がある。
【００１３】
すなわち、図４に示す回路例では、ダイオードブリッジで全波整流した波形が０Ｖにまで下がることが前提になっている（図５参照）が、本来ダイオードブリッジは平滑化を目的としているので０Ｖまで下がる保証はなく、０Ｖに下げるためにはダイオードブリッジの出力にある程度の負荷が必要である。つまり、上記の寄生容量Ｃｐを放電させるために所定値以上の電流が必要となる。
【００１４】
図４に示す回路例では、ダイオードブリッジの出力電圧が３０Ｖ以下のとき、半導体集積回路に電流を供給するＶＨ端子につながるＨＶ＿ＪＦＥＴがオフする特性になっており、そのときのダイオードブリッジの出力の負荷は５１０ｋΩ×２＋１０ｋΩの抵抗値のみで、２９μＡ以下の電流でしかなく、このため、ダイオードブリッジの出力電圧は約２５Ｖまでしか下がらない（図６参照）。したがって、ＬＥＤに電流が流れる期間が設計値よりも短くなり、ＬＥＤに予定の輝度が得られない。
【００１５】
本発明は、このような点に鑑みてなされたものであり、ダイオードブリッジの出力電圧が十分下がり、ＬＥＤに電流が流れる期間が設計通りとなり、ＬＥＤに予定の輝度が得られるＬＥＤ駆動装置および半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明では上記課題を解決するために、交流電源に接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動するＬＥＤ駆動装置において、前記ＬＥＤに直列に接続されて前記ＬＥＤに流れる電流を制限する電流制限手段と、前記ＬＥＤに流れる電流を検出する電流検出手段と、前記ダイオードブリッジの出力電圧が所定電圧値以下のときは前記電流検出手段の検出値と基準値を比較して前記電流制限手段を制御し、前記ダイオードブリッジの出力電圧が前記所定電圧値以上のときは前記電流制限手段をオフさせる演算増幅器と、前記演算増幅器に入力される前記基準値を前記ダイオードブリッジの出力に応じて切り換える切換手段と、を備えたことを特徴とするＬＥＤ駆動装置が提供される。
【００１７】
このようなＬＥＤ駆動装置によれば、ＬＥＤの電流制限手段をオン／オフさせる演算増幅器に入力される基準値をダイオードブリッジの出力に応じて切り換えるので、ダイオードブリッジの出力電圧が十分下がり、ＬＥＤに電流が流れる期間が設計通りとなり、ＬＥＤに予定の輝度が得られる。
【００１８】
また、本発明では上記課題を解決するために、交流電源に接続されたダイオードブリッジによって得られる脈流電源を用いてＬＥＤを駆動するＬＥＤ駆動装置に使用される半導体集積回路であって、前記ダイオードブリッジの出力電圧が所定電圧値以下のときは前記ＬＥＤに流れる電流の検出値と基準値を比較して、前記ＬＥＤに直列に接続されて前記ＬＥＤに流れる電流を制限する電流制限手段を制御し、前記ダイオードブリッジの出力電圧が前記所定電圧値以上のときは前記電流制限手段をオフさせる演算増幅器と、前記演算増幅器に入力される前記基準値を前記ダイオードブリッジの出力に応じて切り換えるスイッチ素子と、を備えたことを特徴とする半導体集積回路が提供される。
【００１９】
このような半導体集積回路によれば、ＬＥＤの電流制限手段をオン／オフさせる演算増幅器に入力される基準値をダイオードブリッジの出力に応じて切り換えるので、ダイオードブリッジの出力電圧が十分下がり、ＬＥＤに電流が流れる期間が設計通りとなり、ＬＥＤに予定の輝度が得られる。
【発明の効果】
【００２０】
本発明のＬＥＤ駆動装置および半導体集積回路は、ＬＥＤの電流制限手段をオン／オフさせる演算増幅器に入力される基準値をダイオードブリッジの出力に応じて切り換えるので、ダイオードブリッジの出力電圧が十分下がり、ＬＥＤに電流が流れる期間が設計通りとなり、ＬＥＤに予定の輝度が得られるという利点がある。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照して説明する。なお、図４と同一の構成要素については同一符号を付して説明する。
図１は本発明の実施の形態のＬＥＤ駆動装置の回路構成を示す図である。この駆動装置は、交流電源１に接続されたダイオードブリッジ２によって得られる脈流電源を用いてＬＥＤ３を駆動するもので、ＬＥＤ３での損失を抑えるために、ダイオードブリッジ２の出力電圧が低いときにのみＬＥＤ３を通電して発光させる半導体集積回路４が設けられている。
【００２２】
ＬＥＤ３には直列にＬＥＤ３に流れる電流を制限するパワーＭＯＳＦＥＴ（電流制限手段）Ｑ１とセンスＭＯＳＦＥＴＱ２が接続されており、これらは演算増幅器５の出力により制御される。また、センスＭＯＳＦＥＴＱ２と直列にＬＥＤ３に流れる電流を検出するための抵抗（電流検出手段）Ｒ５が接続されており、その端子電圧は検出値として演算増幅器５の反転入力端子に入力される。演算増幅器５の非反転入力端子には基準値が入力され、演算増幅器５はその基準値と検出値を比較してパワーＭＯＳＦＥＴＱ１を制御するとともに、入力されたイネーブル信号Ｓｅに応じてセンスＭＯＳＦＥＴＱ２およびパワーＭＯＳＦＥＴＱ１をオン（フルオンでないものも含む）／オフ（遮断）させる。
【００２３】
Ｑ３はＨＶ＿ＪＦＥＴ、Ｔ１は半導体集積回路４内部にＶｃｃの電源を供給する電源端子、Ｔ２は接地（ＧＮＤ）端子、Ｔ３、Ｔ４、Ｔ５はそれぞれＤＲ端子、ＶＴＨ端子、ＶＨ端子、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５はそれぞれ５１０ｋΩ、５１０ｋΩ、１０ｋΩ、４０ｋΩ、６ｋΩの抵抗、Ｃ１はコンデンサであり、Ｃｐはダイオードブリッジ２の寄生容量を示している。
【００２４】
Ｑ４とＱ５は直列接続されたインバータで、それぞれの出力側は、演算増幅器５に入力される上記の基準値をダイオードブリッジ２の出力に応じて切り換えるためのスイッチ素子（切換手段）Ｑ６、Ｑ７のゲートに接続されている。スイッチ素子Ｑ６、Ｑ７にはそれぞれ０．４Ｖ、４ｍＶの基準電圧（基準値）が入力される。
【００２５】
図２は上記インバータＱ４に入力される入力信号Ｓ１とイネーブル信号Ｓｅとなる演算増幅器５への入力信号Ｓ２を生成する生成回路の構成を示す図である。この回路は、コンパレータ（電圧比較器）６と７により構成されている。コンパレータ６の反転入力端子にはＶＴＨ端子Ｔ４の電圧が入力され、非反転入力端子には基準電源Ｅ１の基準電圧が入力される。コンパレータ７の反転入力端子にはＶＴＨ端子Ｔ４の電圧が入力され、非反転入力端子には基準電源Ｅ２の基準電圧が入力される。
【００２６】
基準電源Ｅ１の基準電圧は、ダイオードブリッジ２の出力電圧が３３．０Ｖ以下のときにＨとなるように、３３．０Ｖ×１０ｋΩ／（５１０＋５１０＋１０）ｋΩ＝０．３２Ｖに設定され、基準電源Ｅ２の基準電圧は、ダイオードブリッジ２の出力電圧が５０Ｖ以下でＨとなるように、５０Ｖ×１０ｋΩ／（５１０＋５１０＋１０）ｋΩ＝０．４８５Ｖに設定されている。
【００２７】
図３は本実施の形態の図１の回路の各部の出力波形を示す図である。ここでは、１００Ｖ，５０Ｈｚの商用電源（交流電源１）の出力電圧、ダイオードブリッジ２による全波整流電圧、ＬＥＤ３に流れるＬＥＤ電流、および入力信号Ｓ１と入力信号Ｓ２（＝イネーブル信号Ｓｅ）を示している。
【００２８】
図１に示す回路では、ダイオードブリッジ２により全波整流した電圧を抵抗Ｒ１、Ｒ２およびＲ３で分圧した電圧、つまり１０ｋΩ／（５１０＋５１０＋１０）ｋΩ≒０．９７％の電圧を入力信号とし、この入力信号を基に演算増幅器５のイネーブル信号Ｓｅ（入力信号Ｓ２）を生成し、そのイネーブル信号ＳｅのＨ／Ｌにより演算増幅器５をオン／オフ（オン：演算増幅器５が通常動作、オフ：演算増幅器５の出力がＬ固定）させることでパワーＭＯＳＦＥＴＱ１およびセンスＭＯＳＦＥＴＱ２の導通を制御し、ＬＥＤ３の駆動電流・発光を制御する。
【００２９】
その際、ＬＥＤ３に過大な電流を流すと寿命を縮めることから、ＬＥＤ３に流れる電流を１００ｍＡに制限するため、半導体集積回路４内部で生成した０．４Ｖの基準電圧と６ｋΩの抵抗Ｒ５と演算増幅器５によりセンスＭＯＳＦＥＴＱ２に流れる電流を０．４Ｖ／６ｋΩ≒６６μＡに制限し、このときの（パワーＭＯＳＦＥＴ電流）／（センスＭＯＳＦＥＴ電流）≒１５００倍のゲインを用いて、６６μＡ×１５００≒１００ｍＡのＬＥＤ制限電流を得ている。
【００３０】
また、ＬＥＤ３に電流が流れるときの損失を少なくするため、ＬＥＤ３に電流が流れるタイミングはダイオードブリッジ２によって得られる全波整流電圧が０Ｖに近いとき、たとえば３３．０Ｖ以下のときになるように、演算増幅器５のイネーブル信号Ｓｅを設定している。
【００３１】
ここで、本実施の形態では、前述のダイオードブリッジ２の出力の負荷がなくなり、ダイオードブリッジ２の出力電圧が０Ｖに下がらない問題を解決するため、ＬＥＤ３の電流制限手段であるパワーＭＯＳＦＥＴＱ１をオン／オフさせるための演算増幅器５に入力する基準値をダイオードブリッジ２の出力に応じて切り換えている。
【００３２】
すなわち、ダイオードブリッジ２の出力電圧が５０Ｖ以下でＨとなる新たな入力信号Ｓ２を半導体集積回路４内部で生成し、この入力信号Ｓ２がＨのときに演算増幅器５をオンにし、（入力信号Ｓ２，入力信号Ｓ１）＝（Ｈ，Ｌ）のときに演算増幅器５の基準電圧を４ｍＶ、（入力信号Ｓ２，入力信号Ｓ１）＝（Ｈ，Ｈ）のときに演算増幅器５の基準電圧を０．４Ｖに切り換える回路を備えている。
【００３３】
そして、演算増幅器５の基準電圧が４ｍＶのときにＬＥＤ３に流れる電流は、４ｍＶ／６ｋΩ×１５０（パワーＭＯＳＦＥＴ電流／センスＭＯＳＦＥＴ電流比）≒１００μＡとなり、演算増幅器５の基準電圧が０．４ＶのときにＬＥＤ３に流れる電流は、上述の１００ｍＡに制限された電流となる。なお、基準電圧により（パワーＭＯＳＦＥＴ電流／センスＭＯＳＦＥＴ電流比）が異なるのは、当該基準電圧分だけパワーＭＯＳＦＥＴＱ１とセンスＭＯＳＦＥＴＱ２のゲート・ソース間電圧（すなわち電流駆動能力）が異なるためである。これにより、基準電圧が大きいほど（パワーＭＯＳＦＥＴ電流／センスＭＯＳＦＥＴ電流比）が大きくなる。
【００３４】
このように、ダイオードブリッジ２の出力電圧が５０Ｖ以下になったときにあらかじめＬＥＤ３を通して１００μＡの電流を流す負荷とすることで、ダイオードブリッジ２の出力電圧が十分下がり、ＬＥＤ３に電流が流れる期間が設計通りとなり、ＬＥＤ３に予定の輝度が得られる。その際、ＬＥＤ３にあらかじめ流す１００μＡの電流は、通電時の１００ｍＡに比べて十分小さいので、ＬＥＤ３の輝度に対しては影響を与えない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態のＬＥＤ駆動装置の回路構成を示す図である。
【図２】実施の形態の入力信号の生成回路の構成を示す図である。
【図３】実施の形態の各部の出力波形を示す図である。
【図４】従来のＬＥＤ駆動装置の回路構成を示す図である。
【図５】図４の回路の各部の理想的な出力波形を示す図である。
【図６】図４の回路の各部の実際の出力波形を示す図である。
【符号の説明】
【００３６】
１  交流電源
２  ダイオードブリッジ
３  ＬＥＤ
４  半導体集積回路
５  演算増幅器
６，７  コンパレータ
Ｃ１  コンデンサ
Ｅ１，Ｅ２  基準電源
Ｑ１  パワーＭＯＳＦＥＴ
Ｑ２  センスＭＯＳＦＥＴ
Ｑ３  ＨＶ＿ＪＦＥＴ
Ｑ４，Ｑ５  インバータ
Ｑ６，Ｑ７  スイッチ素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５  抵抗
Ｔ１  電源端子
Ｔ２  接地端子
Ｔ３  ＤＲ端子
Ｔ４  ＶＴＨ端子
Ｔ５  ＶＨ端子
【図１】
2006261147.tif 000003
【図２】
2006261147.tif 000004
【図３】
2006261147.tif 000005
【図４】
2006261147.tif 000006
【図５】
2006261147.tif 000007
【図６】
2006261147.tif 000008