(57)【要約】【課題】バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる、低コストの製造方法を提供する。【解決手段】バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基１０上に形成されてなる半導体装置１００の製造方法であって、バイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程Ｋ２，Ｋ３を用いて形成すると共に、熱処理工程Ｌ１において、拡散工程Ｋ２，Ｋ３終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する。【選択図】        図１
2006196550.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、
前記バイポーラトランジスタを構成するｐ導電型およびｎ導電型の拡散領域と前記ツェナーダイオードを構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程を用いて形成すると共に、
前記拡散工程終了後の半導体基板を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理することを特徴とする半導体装置の製造方法。
【請求項２】
前記拡散工程が、１０００℃以上で行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理の温度範囲が、５５０℃以上、８００℃以下であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記熱処理の温度範囲が、６００℃以上、７００℃以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記バイポーラトランジスタが、ＮＰＮ型のバイポーラトランジスタであり、
前記ツェナーダイオードが、前記バイポーラトランジスタと同じ拡散領域構造を有し、当該ツェナーダイオードのカソード電極が、前記バイポーラトランジスタにおけるエミッタ電極に対応し、当該ツェナーダイオードのアノード電極が、前記バイポーラトランジスタにおけるベース電極とコレクタ電極を連結した電極に対応することを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記ツェナーダイオードが、基準電圧回路の基準電圧設定に用いられるツェナーダイオードであることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置およびその製造方法が、例えば、特開平１１−２３３６４１号公報（特許文献１）に開示されている。
【０００３】
上記バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置では、通常、バイポーラトランジスタを構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードを構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程を用いて形成する。これによって、当該半導体装置の製造工程を削減し、コストダウンを図ることができる。
【０００４】
図５（ａ），（ｂ）を用いて、上記半導体装置とその製造方法の一例を示す。
【０００５】
図５（ａ）は、半導体装置９０の模式的な断面図で、バイポーラトランジスタＴ１とツェナーダイオードＤ１が、同一半導体基板１上に形成されてなる半導体装置である。
【０００６】
半導体装置９０のバイポーラトランジスタＴ１は、ＮＰＮ型のバイポーラトランジスタで、エミッタであるｎ＋拡散領域１ｅ、ベースであるｐ＋拡散領域１ｂおよびコレクタであるｎ＋拡散領域１ｃで構成されている。尚、図中の符号１ａは、ＰＮ接合分離を用いたアイソレーションである。バイポーラトランジスタＴ１の各拡散領域１ｅ，１ｂ，１ｃには、層間絶縁膜２を介してアルミニウム（Ａｌ）からなる電極３Ｔｅ，３Ｔｂ，３Ｔｃが接続され、表面がシリコン窒化膜等からなる保護膜４で保護されている。
【０００７】
半導体装置９０のツェナーダイオードＤ１は、バイポーラトランジスタＴ１の拡散領域１ｅ，１ｂ，１ｃ構造をそのまま利用して形成されている。ツェナーダイオードＤ１のカソード電極３Ｄｃは、バイポーラトランジスタＴ１におけるエミッタ電極３Ｔｅに対応し、ツェナーダイオードＤ１のアノード電極３Ｄａは、バイポーラトランジスタＴ１におけるベース電極３Ｔｂとコレクタ電極３Ｔｃを連結した電極に対応する。
【０００８】
図５（ｂ）は、半導体装置９０の従来の製造方法の概略を示す工程フロー図である。
【０００９】
埋め込みｎ＋および埋め込みｐ＋が形成された半導体基板１を用い、最初に工程Ｋ１において、アイソレーション１ａを形成する。
【００１０】
上記したように半導体装置９０におけるバイポーラトランジスタＴ１の拡散領域構造とツェナーダイオードＤ１の拡散領域構造は同じものであるため、両者における各拡散領域は、それぞれ、同じ拡散工程を用いて以下のように同時に形成される。
【００１１】
工程Ｋ２において、バイポーラトランジスタＴ１とツェナーダイオードＤ１のｐ＋拡散領域１ｂを形成する。ｐ＋拡散領域１ｂの形成では、例えば、ボロン（Ｂ）をイオン注入した後、窒素雰囲気中、１１５０℃以上で約１００分間熱処理する。
【００１２】
次に、工程Ｋ３において、バイポーラトランジスタＴ１とツェナーダイオードＤ１のｎ＋拡散領域１ｅ，１ｃを形成する。ｎ＋拡散領域１ｅ，１ｃの形成では、例えば、オキシ塩化リンを堆積した後、１０００℃以上でパイロ酸化しながら、約２０分間のドライブインを行う。
【００１３】
次に、工程Ｋ４において、層間絶縁膜２のコンタクトとＡｌ電極３Ｔｅ，３Ｔｂ，３Ｔｃ，３Ｄｃ，３Ｄａを形成する。Ａｌ電極３Ｔｅ，３Ｔｂ，３Ｔｃ，３Ｄｃ，３Ｄａの形成では、各拡散領域１ｅ，１ｂ，１ｃとのコンタクトをとるため、４５０℃でＡｌのシンタリングを行う。
【００１４】
次に、工程Ｋ５において、保護膜４を形成する。保護膜４の形成では、プラズマダメージの回復等の目的で、４５０℃のアニールが行われる。
【００１５】
以上で、図５（ａ）に示す半導体装置９０が製造される。
【特許文献１】特開平１１−２３３６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
図５（ａ）に示す半導体装置９０のように、バイポーラトランジスタＴ１とツェナーダイオードＤ１が同一半導体基板１上に形成されてなる半導体装置（バイポーラＩＣ回路）において、ツェナーダイオードＤ１は、例えば、基準電圧回路の基準電圧を設定するために用いられる。このような基準電圧回路に用いられるツェナーダイオードＤ１は、高い精度のツェナー電圧Ｖｚが要求される。一方、製造工程を削減してコストダウンを図る目的で、ツェナーダイオードＤ１は、バイポーラトランジスタＴ１の拡散領域１ｅ，１ｂ，１ｃ構造をそのまま利用して形成される。
【００１７】
半導体装置９０におけるツェナーダイオードＤ１のツェナー電圧ＶｚとバイポーラトランジスタＴ１の主特性である電流増幅率ｈＦＥの調整は、図５（ｂ）に示す２つの拡散領域形成工程Ｋ２，Ｋ３の処理条件を調整し、拡散領域の濃度プロファイルを制御して行われる。しかしながら、車載用の半導体装置等では２つの拡散領域形成工程Ｋ２，Ｋ３は通常１０００℃以上の高温で行われ、バイポーラトランジスタＴ１の電流増幅率ｈＦＥを調整するとツェナーダイオードＤ１のツェナー電圧も変動し、またその逆も同様である。このため、高精度が要求されるツェナー電圧Ｖｚのみを、独立して任意の値に制御することは困難である。
【００１８】
そこで本発明の目的は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる、低コストの製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
請求項１に記載の発明は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、前記バイポーラトランジスタを構成するｐ導電型およびｎ導電型の拡散領域と前記ツェナーダイオードを構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程を用いて形成すると共に、前記拡散工程終了後の半導体基板を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理することを特徴としている。
【００２０】
上記拡散工程終了後に行う熱処理は、比較的低い温度であり、拡散工程で形成したｐ導電型およびｎ導電型の拡散領域の濃度プロファイルは、ほとんど変化しない。このため、バイポーラトランジスタの電流増幅率ｈＦＥに最も寄与するベース幅も、上記拡散工程終了後に行う熱処理ではほとんど変化しない。一方、ツェナーダイオードのツェナー電圧Ｖｚは、濃度プロファイルに直接関係しないＰＮ接合部の界面準位等の寄与も大きい。このため、ツェナーダイオードＤ２のツェナー電圧Ｖｚは、上記拡散工程終了後に行う比較的低い温度の熱処理で調整可能である。尚、ツェナー電圧Ｖｚの調整は、熱処理時間を変えることによりおこなう。
【００２１】
以上のようにして、上記半導体装置の製造方法は、バイポーラトランジスタとツェナーダイオードが同一半導体基板上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを高精度に調整することのできる製造方法となっている。
【００２２】
また、上記半導体装置の製造方法は、バイポーラトランジスタを構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードを構成するｐ導電型およびｎ導電型の拡散領域をそれぞれ同じ拡散工程を用いて形成するコストダウンを図った製造方法であり、拡散工程終了後の低温の熱処理工程を追加しただけの低コストの製造となっている。
【００２３】
請求項２に記載のように、上記半導体装置の製造方法は、特に前記拡散工程が１０００℃以上で行われる場合に好適である。
【００２４】
車載用の半導体装置の製造においては、一般的に、拡散工程が１０００℃以上の高温で行われる。この工程において、バイポーラトランジスタの電流増幅率ｈＦＥを調整するとツェナーダイオードのツェナー電圧Ｖｚも変動し、またその逆も同様である。従って、上記拡散工程の処理条件の調整だけは、両者を任意の値に調整することは困難である。一方、上記半導体装置の製造方法によれば、拡散領域形成工程においてバイポーラトランジスタの電流増幅率ｈＦＥを所定の値に設定し、拡散工程終了後の低温の熱処理工程において、バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードのツェナー電圧Ｖｚのみを任意の値に高精度に調整することができる。
【００２５】
請求項３に記載のように、前記熱処理の温度範囲は、５５０℃以上、８００℃以下であることがより好ましい。また、請求項４に記載のように、前記熱処理の温度範囲は、６００℃以上、７００℃以下であることがさらに好ましい。
【００２６】
これにより、バイポーラトランジスタの電流増幅率ｈＦＥに影響を与えない範囲で、ツェナーダイオードのツェナー電圧Ｖｚの調整範囲を最大化することができる。
【００２７】
請求項５に記載のように、上記半導体装置の製造方法は、前記バイポーラトランジスタが、ＮＰＮ型のバイポーラトランジスタであり、前記ツェナーダイオードが、前記バイポーラトランジスタと同じ拡散領域構造を有し、当該ツェナーダイオードのカソード電極が、前記バイポーラトランジスタにおけるエミッタ電極に対応し、当該ツェナーダイオードのアノード電極が、前記バイポーラトランジスタにおけるベース電極とコレクタ電極を連結した電極に対応する、拡散領域構造を統一してコストダウンを図った安価な半導体装置の製造にも適用することができる。
【００２８】
また、請求項６に記載のように、上記半導体装置の製造方法は、前記ツェナーダイオードが、基準電圧回路の基準電圧設定に用いられるツェナーダイオードである場合に好適である。
【００２９】
基準電圧回路の基準電圧設定に用いられるツェナーダイオードは、高い精度のツェナー電圧Ｖｚが要求される。従って、ツェナー電圧Ｖｚを任意の値に高精度に調整することができる上記半導体装置の製造方法は、バイポーラトランジスタと共に基準電圧回路の基準電圧設定に用いられるツェナーダイオードが形成されてなる半導体装置の製造に好適である。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３１】
図１（ａ）は、本発明の製造方法を用いて製造される半導体装置１００の模式的な断面図であり、図１（ｂ）は、図１（ａ）の半導体装置１００の製造方法の概略を示す工程フロー図である。尚、図１（ａ）に示す半導体装置１００において、図５（ａ）に示す半導体装置９０と同様の部分については同じ符号を付して、その説明は省略する。また、図１（ｂ）に示す半導体装置１００の製造工程についても、図５（ｂ）に示す半導体装置９０の製造工程と同様の工程については、同じ符号を付した。
【００３２】
図１（ａ）に示す半導体装置１００は、バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基板１０上に形成されてなり、構造上は図５（ａ）に示す半導体装置９０と同様の半導体装置である。
【００３３】
すなわち、図１（ａ）の半導体装置１００におけるバイポーラトランジスタＴ２は、ＮＰＮ型のバイポーラトランジスタで、エミッタであるｎ＋拡散領域１０ｅ、ベースであるｐ＋拡散領域１０ｂおよびコレクタであるｎ＋拡散領域１０ｃで構成されている。尚、図中の符号１０ａは、ＰＮ接合分離を用いたアイソレーションである。バイポーラトランジスタＴ２の各拡散領域１０ｅ，１０ｂ，１０ｃには、層間絶縁膜２を介してアルミニウム（Ａｌ）からなる電極３Ｔｅ，３Ｔｂ，３Ｔｃが接続され、表面がシリコン窒化膜等からなる保護膜４で保護されている。
【００３４】
また、半導体装置１００のツェナーダイオードＤ２は、バイポーラトランジスタＴ２の拡散領域１０ｅ，１０ｂ，１０ｃ構造をそのまま利用して形成されている。ツェナーダイオードＤ２のカソード電極３Ｄｃは、バイポーラトランジスタＴ２におけるエミッタ電極３Ｔｅに対応し、ツェナーダイオードＤ２のアノード電極３Ｄａは、バイポーラトランジスタＴ２におけるベース電極３Ｔｂとコレクタ電極３Ｔｃを連結した電極に対応する。
【００３５】
一方、図１（ｂ）に示す半導体装置１００の工程フロー図では、図５（ｂ）に示す半導体装置９０の工程フロー図と比較してわかるように、拡散領域形成後において、５００〜９００℃の熱処理工程Ｌ１が追加されている。
【００３６】
すなわち、図１（ａ）の半導体装置１００は、以下のようにして製造する。
【００３７】
埋め込みｎ＋および埋め込みｐ＋が形成された半導体基板１０を用い、最初に工程Ｋ１において、素子分離のためのアイソレーション１０ａを形成する。アイソレーション１０ａの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、ボロン（Ｂ）拡散源を堆積した後、１１５０℃以上で熱処理してドライブインする。
【００３８】
上記したように半導体装置１００におけるバイポーラトランジスタＴ２の拡散領域構造とツェナーダイオードＤ２の拡散領域構造は同じものであるため、両者における各拡散領域は、以下に示すように、それぞれ、同じ拡散工程を用いて同時に形成される。
【００３９】
工程Ｋ２において、バイポーラトランジスタＴ２とツェナーダイオードＤ２のｐ＋拡散領域１０ｂを形成する。ｐ＋拡散領域１０ｂの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、ボロン（Ｂ）をイオン注入した後、窒素雰囲気中、１１５０℃以上で約１００分間熱処理してドライブインする。
【００４０】
次に、工程Ｋ３において、バイポーラトランジスタＴ２とツェナーダイオードＤ２のｎ＋拡散領域１０ｅ，１０ｃを形成する。ｎ＋拡散領域１０ｅ，１０ｃの形成では、酸化膜を形成した後、フォトリソグラフィ、エッチングプロセスを経てマスクパターンに加工し、例えば、オキシ塩化リンを堆積あるいはリン（Ｐ）をイオン注入した後、１０００℃以上でパイロ酸化しながら、約２０分間ドライブインする。
【００４１】
次に、工程Ｌ１において、アイソレーション１０ａと各拡散領域１０ｅ，１０ｂ，１０ｃを形成した拡散工程終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する。
【００４２】
次に、工程Ｋ４において、層間絶縁膜２のコンタクトとＡｌ電極３Ｔｅ，３Ｔｂ，３Ｔｃ，３Ｄｃ，３Ｄａを形成する。Ａｌ電極３Ｔｅ，３Ｔｂ，３Ｔｃ，３Ｄｃ，３Ｄａの形成では、Ａｌ膜を形成した後、フォトリソグラフィ、エッチングプロセスを経て所定の電極配線パターンに加工し、各拡散領域１０ｅ，１０ｂ，１０ｃとのコンタクトをとるため、４５０℃でＡｌのシンタリングを行う。
【００４３】
次に、工程Ｋ５において、保護膜４を形成する。保護膜４の形成では、シリコン窒化膜等を例えばプラズマＣＶＤで堆積した後、プラズマダメージ回復等の目的で４５０℃のアニール処理する。
【００４４】
以上で、図１（ａ）に示す半導体装置１００が製造される。
【００４５】
以上示した図１（ｂ）の半導体装置１００の工程フロー図では、図５（ｂ）の半導体装置９０の工程フロー図と異なり、５００〜９００℃の熱処理工程Ｌ１が追加されている。従って、図１（ａ）の半導体装置１００における各拡散領域１０ｅ，１０ｂ，１０ｃは、図５（ａ）の半導体装置９０における各拡散領域１ｅ，１ｂ，１ｃと異なり、図１（ｂ）の熱処理工程Ｌ１の熱処理を受けた拡散領域となっている。
【００４６】
図１（ｂ）に示した半導体装置１００の製造方法は、バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基板１０上に形成されてなる半導体装置の製造方法であって、バイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域を、それぞれ、同じ拡散工程Ｋ２，Ｋ３を用いて形成すると共に、拡散工程Ｋ２，Ｋ３終了後の半導体基１０を、熱処理工程Ｌ１において、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理するところに特徴がある。
【００４７】
上記熱処理工程Ｌ１で行う熱処理は比較的低い温度であり、拡散工程Ｋ２，Ｋ３で形成したｐ導電型およびｎ導電型の拡散領域１０ｅ，１０ｂ，１０ｃの濃度プロファイルは、ほとんど変化しない。従って、図１（ａ）に示すバイポーラトランジスタＴ２の電流増幅率ｈＦＥに最も寄与するベース幅ｗも、上記熱処理工程Ｌ１における熱処理ではほとんど変化しない。一方、ツェナーダイオードＤ２のツェナー電圧Ｖｚは、濃度プロファイルに直接関係しない図中の太い点線ｂで示したＰＮ接合部の界面準位等の寄与も大きい。このため、ツェナーダイオードＤ２のツェナー電圧Ｖｚは、上記熱処理工程Ｌ１で行う比較的低い温度の熱処理で調整可能である。
【００４８】
図２（ａ），（ｂ）に、上記熱処理効果の一例を示す。図２（ａ）は、窒素雰囲気中、６００℃の熱処理で、熱処理時間に対するツェナーダイオードＤ２のツェナー電圧Ｖｚを調べた結果である。図２（ｂ）は、同じ窒素雰囲気中、６００℃の熱処理で、熱処理時間に対するバイポーラトランジスタＴ２の電流増幅率ｈＦＥを調べた結果である。６００℃，３０分の熱処理で、ツェナーダイオードＤ２のツェナー電圧Ｖｚが７，４５Ｖから７．７２Ｖに増大し、バイポーラトランジスタＴ２の電流増幅率ｈＦＥが１６０から１８０に増大する。
【００４９】
図３は、図２（ａ），（ｂ）から得られる熱処理工程Ｌ１でのツェナー電圧Ｖｚおよび電流増幅率ｈＦＥの熱処理時間に対する変化率を、従来の調整に用いていた拡散工程Ｋ２，Ｋ３での変化率と比較して示した図である。
【００５０】
図３の従来の拡散工程Ｋ２，Ｋ３における熱処理では、熱処理時間に対するツェナー電圧Ｖｚの変化率と共に、熱処理時間に対する電流増幅率ｈＦＥの変化率も大きな値となっている。このため、高精度が要求されるツェナー電圧Ｖｚのみを、独立して任意の値に制御することは困難である。
【００５１】
一方、図３の熱処理工程Ｌ１における６００℃の熱処理では、熱処理時間に対する電流増幅率ｈＦＥの変化率が非常に小さな値となっている。従って、図３の熱処理工程Ｌ１における６００℃の熱処理により、図１（ａ）に示すバイポーラトランジスタＴ２の電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードＤ２のツェナー電圧Ｖｚのみを高精度に調整することができる。尚、ツェナー電圧Ｖｚの調整は、図２（ａ）に示すように、熱処理時間を変えることによりおこなう。
【００５２】
以上の説明からわかるように、熱処理工程Ｌ１を追加してツェナーダイオードＤ２のツェナー電圧Ｖｚのみを調整する本発明の半導体装置の製造方法は、特に、図１（ｂ）に示す拡散工程Ｋ２，Ｋ３が１０００℃以上で行われる場合に好適である。
【００５３】
車載用の半導体装置の製造においては、一般的に、図１（ｂ）に示す拡散工程Ｋ２，Ｋ３が、１０００℃以上の高温で行われる。図３に示すように、この拡散工程Ｋ２，Ｋ３において、図５（ａ）に示すバイポーラトランジスタＴ１の電流増幅率ｈＦＥを調整するとツェナーダイオードＤ１のツェナー電圧Ｖｚも変動し、またその逆も同様である。従って、上記拡散工程Ｋ２，Ｋ３の処理条件の調整だけは、両者を任意の値に調整することは困難である。
【００５４】
一方、上記半導体装置の製造方法によれば、拡散工程Ｋ２，Ｋ３においてバイポーラトランジスタＴ２の電流増幅率ｈＦＥを所定の値に設定し、拡散工程Ｋ２，Ｋ３終了後の低温の熱処理工程Ｌ１において、バイポーラトランジスタＴ２の電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードＤ２のツェナー電圧Ｖｚのみを任意の値に高精度に調整することができる。このようにして、バイポーラトランジスタＴ２の電流増幅率ｈＦＥの特性変動も最小限に抑えつつ、ツェナーダイオードＤ２のツェナー電圧Ｖｚを一定の範囲で調整が可能であり、ツェナー電圧Ｖｚの要求精度が高い製品に対して歩留向上が図られる。更に歩留向上により省エネに対しても効果がある。
【００５５】
図４は、熱処理工程Ｌ１でのツェナー電圧Ｖｚおよび電流増幅率ｈＦＥの熱処理時間に対する変化率と熱処理温度の関係を調べた結果である。
【００５６】
図４の結果より、熱処理温度が５００℃より小さい場合は、ツェナー電圧Ｖｚの熱処理時間に対する変化率が小さすぎて、ツェナー電圧Ｖｚの調整が不可能である。一方、熱処理温度が９００℃より大きい場合は、電流増幅率ｈＦＥの熱処理時間に対する変化率が急激に大きくなる。このため、図１（ｂ）に示す熱処理工程Ｌ１では、拡散工程Ｋ２，Ｋ３終了後の半導体基板１０を、窒素雰囲気中、５００℃以上、９００℃以下の温度範囲で熱処理する必要がある。
【００５７】
尚、図４の結果より、熱処理の温度範囲は、５５０℃以上、８００℃以下であることがより好ましく、６００℃以上、７００℃以下であることがさらに好ましい。これにより、バイポーラトランジスタＴ２の電流増幅率ｈＦＥに影響を与えない範囲で、ツェナーダイオードＤ２のツェナー電圧Ｖｚの調整範囲を最大化することができる。
【００５８】
上記半導体装置の製造方法は、図１（ａ）に示すバイポーラトランジスタＴ２を構成するｐ導電型およびｎ導電型の拡散領域とツェナーダイオードＤ２を構成するｐ導電型およびｎ導電型の拡散領域をそれぞれ図１（ｂ）に示す同じ拡散工程Ｋ２，Ｋ３を用いて形成するコストダウンを図った製造方法であり、拡散工程Ｋ２，Ｋ３終了後の低温の熱処理工程Ｌ１を追加しただけの低コストの製造である。
【００５９】
特に、図１（ａ）に示す半導体装置１００は、バイポーラトランジスタＴ２が、ＮＰＮ型のバイポーラトランジスタであり、ツェナーダイオードＤ２が、バイポーラトランジスタＴ２と同じ拡散領域構造を有し、ツェナーダイオードＤ２のカソード電極３Ｄｃが、バイポーラトランジスタＴ２におけるエミッタ電極３Ｔｅに対応し、ツェナーダイオードＤ２のアノード電極３Ｄａが、バイポーラトランジスタＴ２におけるベース電極３Ｔｂとコレクタ電極３Ｔｃを連結した電極に対応している。このように図１（ａ）に示す半導体装置１００は拡散領域構造を統一してコストダウンを図った安価な半導体装置である。上記熱処理工程Ｌ１を追加してツェナーダイオードＤ２のツェナー電圧Ｖｚのみを調整する本発明の半導体装置の製造方法は、このようなバイポーラトランジスタとツェナーダイオードの拡散領域構造を統一した安価な半導体装置の製造にも適用することができる。
【００６０】
また、上記半導体装置の製造方法は、図１（ｂ）の半導体装置１００に形成されるツェナーダイオードＤ２が、基準電圧回路の基準電圧設定に用いられる場合に好適である。
【００６１】
基準電圧回路の基準電圧設定に用いられるツェナーダイオードは、高い精度のツェナー電圧Ｖｚが要求される。従って、ツェナー電圧Ｖｚを任意の値に高精度に調整することができる上記半導体装置の製造方法は、バイポーラトランジスタＴ２と共に基準電圧回路の基準電圧設定に用いられるツェナーダイオードＤ２が形成されてなる半導体装置の製造に好適である。
【００６２】
以上示したように、バイポーラトランジスタＴ２とツェナーダイオードＤ２が同一半導体基板１０上に形成されてなる上記半導体装置の製造方法は、バイポーラトランジスタＴ２の電流増幅率ｈＦＥに影響を与えることなく、ツェナーダイオードＤ２のツェナー電圧Ｖｚのみを高精度に調整することのできる、省エネで低コストの製造方法となっている。
【図面の簡単な説明】
【００６３】
【図１】（ａ）は、本発明の製造方法を用いて製造される半導体装置１００の模式的な断面図であり、（ｂ）は、（ａ）の半導体装置１００の製造方法の概略を示す工程フロー図である。
【図２】（ａ），（ｂ）は、熱処理効果の一例を示す図である。
【図３】図２（ａ），（ｂ）から得られる熱処理工程Ｌ１でのツェナー電圧Ｖｚおよび電流増幅率ｈＦＥの熱処理時間に対する変化率を、従来の調整に用いていた拡散工程Ｋ２，Ｋ３での変化率と比較して示した図である。
【図４】熱処理工程Ｌ１でのツェナー電圧Ｖｚおよび電流増幅率ｈＦＥの熱処理時間に対する変化率と熱処理温度の関係を調べた結果である。
【図５】（ａ）は、半導体装置９０の模式的な断面図であり、（ｂ）は、（ａ）の半導体装置９０の従来の製造方法の概略を示す工程フロー図である。
【符号の説明】
【００６４】
９０，１００  半導体装置
Ｔ１，Ｔ２  バイポーラトランジスタ
Ｄ１，Ｄ２  ツェナーダイオード
１，１０  半導体基板
１ａ，１０ａ  アイソレーション
１ｅ，１ｃ，１０ｅ，１０ｃ  （ｎ＋）拡散領域
１ｂ，１０ｂ  （ｐ＋）拡散領域
２  層間絶縁膜
３Ｔｅ，３Ｔｂ，３Ｔｃ，３Ｄｃ，３Ｄａ  電極
４  保護膜
Ｋ２，Ｋ３  拡散工程
Ｌ１  （５００℃以上、９００℃以下の温度範囲で熱処理する）熱処理工程
【図１】
2006196550.tif 000003
【図２】
2006196550.tif 000004
【図３】
2006196550.tif 000005
【図４】
2006196550.tif 000006
【図５】
2006196550.tif 000007