(57)【要約】【課題】コストを低く抑えて精度の高いＤＣオフセット電圧を差動信号に加算すること。【解決手段】正極側出力信号Ｓ２ａおよび負極側出力信号Ｓ２ｂに共通に付加されるコモンＤＣオフセット電圧に対応し、高精度オフセットＤＡ変換器１５から正極用バッファアンプ４までの間の回路上のゲイン誤差を相殺した入力コモンＤＣオフセット電圧を演算し、高精度おオフセットＤＡ変換器１５に出力するオフセットデータ演算回路１１と、加算器１７に加算される高精度オフセットＤＡ変換器１５から出力された電圧信号に加算器１７から負極用バッファアンプ５までの回路上のゲイン誤差を加えた電圧信号の電圧値と前記コモンＤＣオフセット電圧の電圧値との差分電圧値に対応し、低精度オフセットＤＡ変換器１６から負極用バッファアンプ５までの間の回路上のゲイン誤差を相殺したコモンＤＣオフセット補正電圧を低精度オフセットＤＡ変換器１６に出力するオフセットデータ演算回路１２とを備える。【選択図】        図１
2006261934.tif 000002
【特許請求の範囲】
【請求項１】
シングルエンド信号を２分岐し、一方を正転増幅器によってバッファ出力した正極側出力信号と他方を反転増幅器によってバッファ出力した負極側出力信号とからなる差動信号にＤＣオフセット電圧を付加するＤＣオフセット回路であって、
入力された第１の電圧データをＤＡ変換する第１のＤＡ変換手段と、
入力された第２の電圧データをＤＡ変換する第２のＤＡ変換手段と、
前記第１のＤＡ変換手段から出力された電圧信号と前記シングルエンド信号の一方の正極側信号とを加算して前記正転増幅器に出力する第１の加算手段と、
前記第１のＤＡ変換手段から出力された電圧信号と前記第２のＤＡ変換手段から出力された電圧信号とを加算する加算手段と、
前記加算手段から出力された電圧信号を反転増幅する反転増幅手段と、
前記反転増幅手段から出力された電圧信号と前記シングルエンド信号の他方の負極側信号とを加算して前記反転増幅器に出力する第２の加算手段と、
前記正極側出力信号および前記負極側出力信号に共通に付加されるコモンＤＣオフセット電圧に対応し、前記第１のＤＡ変換手段から前記正転増幅器までの間の回路上のゲイン誤差を相殺した入力コモンＤＣオフセット電圧を演算し、該入力コモンＤＣオフセット電圧を前記第１の電圧データとして前記第１のＤＡ変換手段に出力するコモンＤＣオフセット演算手段と、
前記加算手段に加算される前記第１のＤＡ変換手段から出力された電圧信号に前記加算手段から前記反転増幅器までの回路上のゲイン誤差を加えた電圧信号の電圧値と前記コモンＤＣオフセット電圧の電圧値との差分電圧値に対応し、前記第２のＤＡ変換手段から前記反転増幅器までの間の回路上のゲイン誤差を相殺したコモンＤＣオフセット補正電圧を前記第２の電圧データとして前記第２のＤＡ変換手段に出力するコモンＤＣオフセット補正演算手段と、
を備えたことを特徴とするＤＣオフセット回路。
【請求項２】
前記負極側出力信号に付加される差動間ＤＣオフセット電圧に対応し、前記第２のＤＡ変換手段から前記反転増幅器までの間の回路上のゲイン誤差を相殺した入力差動間ＤＣオフセット電圧を演算する差動間ＤＣオフセット演算手段と、
前記コモンＤＣオフセット補正演算手段が出力するコモンＤＣオフセット補正電圧と前記差動間ＤＣオフセット演算手段が出力する入力差動間ＤＣオフセット電圧とを加算し、前記第２の電圧データとして前記第２のＤＡ変換手段に出力するデータ加算手段と、
を備えたことを特徴とする請求項１に記載のＤＣオフセット回路。
【請求項３】
前記第２のＤＡ変換手段は、前記第１のＤＡ変換手段に比して精度が低いことを特徴とする請求項１または２に記載のＤＣオフセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、シングルエンド信号を差動信号にして出力する際にＤＣオフセット電圧を付加するＤＣオフセット回路に関するものである。
【背景技術】
【０００２】
従来から、シングルエンド信号を差動信号に変換する際、差動信号を構成する正極側信号と負極側信号とに共通のコモンＤＣオフセット電圧を加算するとともに、負極側信号に差動間ＤＣオフセット電圧を加算するＤＣオフセット回路が用いられている。たとえば、任意波形発生器の出力信号を差動信号として出力する場合にこのＤＣオフセット回路が用いられる（特許文献１参照）。
【０００３】
【特許文献１】特開平１０−１０７５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述したＤＣオフセット回路としては、たとえば図５に示すような回路が知られている。このＤＣオフセット回路は、信号源１から出力されるシングルエンド信号を２分岐し、一方の信号を正極用バッファアンプ４から出力し、他方の信号を負極用バッファアンプ５から反転出力する際、それぞれ加算器２，３によってＤＣオフセット電圧が加算される。ＤＣオフセット電圧には、上述したようにコモンＤＣオフセット電圧Ｖ１と差動間オフセット電圧Ｖ２とがあり、コモンＤＣオフセット電圧Ｖ１は、オフセットデータ演算回路１１１によって演算され、高精度オフセットＤＡ変換器１５を介して加算器２に出力されるとともに、高精度オフセットＤＡ変換器１５、加算器１７、反転バッファアンプ１８を介して加算器３に出力される。一方、差動間ＤＣオフセット電圧Ｖ２は、差動間オフセットデータ演算回路１１３によって演算され、低精度オフセットＤＡ変換器１６、加算器１７、反転バッファアンプ１８を介して加算器３に出力される。すなわち、コモンＤＣオフセット電圧Ｖ１は、高精度オフセットＤＡ変換器１５から２分岐され、差動信号を構成する正極側信号と負極側信号とのそれぞれに加算され、差動間ＤＣオフセット電圧Ｖ２は、低精度オフセットＤＡ変換器１６を介して負極側信号のみに加算される。
【０００５】
しかしながら、このＤＣオフセット回路では、高精度オフセットＤＡ変換器１５、低精度オフセットＤＡ変換器１６、反転用バッファアンプ１８、正極用バッファアンプ４、負極用バッファアンプ５などのゲイン誤差を考慮していないため、オフセットデータ演算回路１１１あるいは差動間オフセットデータ演算回路１１３が演算したコモンＤＣオフセット電圧や差動間オフセット電圧がそのまま差動信号に加算されない。
【０００６】
たとえば、図６に示すように高精度オフセットＤＡ変換器１５、反転バッファアンプ１８、正極用バッファアンプ４、負極用バッファアンプ５がそれぞれゲイン誤差δａ、δｄ、δｅ、δｆをもつ場合、正極用バッファアンプ４から出力される正極側出力信号Ｓ１０２ａに加算されるはずのコモンＤＣオフセット電圧の値「Ｖ１」は、値「Ｖ１・δａ・δｅ」となって加算されたものとなり、負極用バッファアンプ５から出力される負極側出力信号Ｓ１０２ｂに加算されるはずのコモンＤＣオフセット電圧の値「Ｖ１」は、値「Ｖ１・δａ・δｄ・δｆ」となって加算されたものとなる。同様にして、低精度オフセットＤＡ変換器１５ｂのゲイン誤差をδｂとすると、負極側出力信号Ｓ１０２ｂに加算されるはずの差動間ＤＣオフセット電圧の値「Ｖ２」は、値「Ｖ２・δｂ・δｄ・δｆ」となって加算されたものとなる。
【０００７】
したがって、図５に示した従来のＤＣオフセット回路では、精度の高いＤＣオフセット電圧をもった差動信号を生成することができないとともに、正極側出力信号と負極側出力信号とに付加されるコモンＤＣオフセット電圧が異なってしまうという問題点があった。
【０００８】
一方、精度の高いＤＣオフセット電圧を差動信号に加算する場合、図７に示したように、差動信号を構成する正極側信号には高精度オフセットＤＡ変換器１５ａのみからコモンＤＣオフセット電圧を加え、負極側信号には高精度オフセットＤＡ変換器１５ｂのみからコモンＤＣオフセット電圧と差動間オフセット電圧とを加算したオフセット電圧を加えるようにし、高精度オフセットＤＡ変換器１５ａ，１５ｂのゲイン誤差が小さいので、回路上のゲイン誤差を小さくすることができ、結果的に精度の高いＤＣオフセットを差動信号に加算することができる。
【０００９】
しかしながら、このＤＣオフセット回路では、２つの高精度オフセットＤＡ変換器を用いなければならないので、コストがかかるという問題点があった。
【００１０】
この発明は、上記に鑑みてなされたものであって、精度の高いＤＣオフセット電圧を差動信号に加算することができるＤＣオフセット回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、請求項１にかかるＤＣオフセット回路は、シングルエンド信号を２分岐し、一方を正転増幅器によってバッファ出力した正極側出力信号と他方を反転増幅器によってバッファ出力した負極側出力信号とからなる差動信号にＤＣオフセット電圧を付加するＤＣオフセット回路であって、入力された第１の電圧データをＤＡ変換する第１のＤＡ変換手段と、入力された第２の電圧データをＤＡ変換する第２のＤＡ変換手段と、前記第１のＤＡ変換手段から出力された電圧信号と前記シングルエンド信号の一方の正極側信号とを加算して前記正転増幅器に出力する第１の加算手段と、前記第１のＤＡ変換手段から出力された電圧信号と前記第２のＤＡ変換手段から出力された電圧信号とを加算する加算手段と、前記加算手段から出力された電圧信号を反転増幅する反転増幅手段と、前記反転増幅手段から出力された電圧信号と前記シングルエンド信号の他方の負極側信号とを加算して前記反転増幅器に出力する第２の加算手段と、前記正極側出力信号および前記負極側出力信号に共通に付加されるコモンＤＣオフセット電圧に対応し、前記第１のＤＡ変換手段から前記正転増幅器までの間の回路上のゲイン誤差を相殺した入力コモンＤＣオフセット電圧を演算し、該入力コモンＤＣオフセット電圧を前記第１の電圧データとして前記第１のＤＡ変換手段に出力するコモンＤＣオフセット演算手段と、前記加算手段に加算される前記第１のＤＡ変換手段から出力された電圧信号に前記加算手段から前記反転増幅器までの回路上のゲイン誤差を加えた電圧信号の電圧値と前記コモンＤＣオフセット電圧の電圧値との差分電圧値に対応し、前記第２のＤＡ変換手段から前記反転増幅器までの間の回路上のゲイン誤差を相殺したコモンＤＣオフセット補正電圧を前記第２の電圧データとして前記第２のＤＡ変換手段に出力するコモンＤＣオフセット補正演算手段と、を備えたことを特徴とする。
【００１２】
また、請求項２にかかるＤＣオフセット回路は、上記の発明において、前記負極側出力信号に付加される差動間ＤＣオフセット電圧に対応し、前記第２のＤＡ変換手段から前記反転増幅器までの間の回路上のゲイン誤差を相殺した入力差動間ＤＣオフセット電圧を演算する差動間ＤＣオフセット演算手段と、前記コモンＤＣオフセット補正演算手段が出力するコモンＤＣオフセット補正電圧と前記差動間ＤＣオフセット演算手段が出力する入力差動間ＤＣオフセット電圧とを加算し、前記第２の電圧データとして前記第２のＤＡ変換手段に出力するデータ加算手段と、を備えたことを特徴とする。
【００１３】
また、請求項３にかかるＤＣオフセット回路は、上記の発明において、前記第２のＤＡ変換手段は、前記第１のＤＡ変換手段に比して精度が低いことを特徴とする。
【発明の効果】
【００１４】
この発明にかかるＤＣオフセット回路は、コモンＤＣオフセット演算手段が、正極側出力信号および負極側出力信号に共通に付加されるコモンＤＣオフセット電圧に対応し、第１のＤＡ変換手段から正転増幅器までの間の回路上のゲイン誤差を相殺した入力コモンＤＣオフセット電圧を演算し、該入力コモンＤＣオフセット電圧を第１の電圧データとして第１のＤＡ変換手段に出力し、コモンＤＣオフセット補正演算手段が、加算手段に加算される第１のＤＡ変換手段から出力された電圧信号に前記加算手段から反転増幅器までの回路上のゲイン誤差を加えた電圧信号の電圧値と前記コモンＤＣオフセット電圧の電圧値との差分電圧値に対応し、第２のＤＡ変換手段から反転増幅器までの間の回路上のゲイン誤差を相殺したコモンＤＣオフセット補正電圧を第２の電圧データとして第２のＤＡ変換手段に出力するようにしているので、簡易な構成で、精度の高いＤＣオフセット電圧を差動信号に加算することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下、この発明を実施するための最良の形態であるＤＣオフセット回路について説明する。
【００１６】
（実施の形態）
図１は、この発明の実施の形態であるＤＣオフセット回路を含む差動信号出力回路を示す回路図である。図１において、この差動信号出力回路は、シングルエンド信号Ｓ１を生成する信号源１と、ＤＣオフセット回路１０と、ＤＣオフセット回路１０内の加算器２，３を介して、２分岐されたシングルエンド信号Ｓ１の一方をバッファリングして差動信号Ｓ２の正極側出力信号Ｓ２ａを出力する正極用バッファアンプ４と、シングルエンド信号Ｓ１の他方を反転してバッファリングし、差動信号Ｓ２の負極側出力信号Ｓ２ｂを出力する負極用バッファアンプ５とを有する。
【００１７】
ＤＣオフセット回路１０は、コモンＤＣオフセット電圧を演算するオフセットデータ演算回路１１と、オフセットデータ演算回路１１が出力したコモンＤＣオフセット電圧のデータをＤＡ変換して出力する高精度オフセットＤＡ変換器１５と、高精度オフセットＤＡ変換器１５から出力されたコモンＤＣオフセット電圧を、シングルエンド信号Ｓ１の一方に加算し、正極用バッファアンプ４に出力する加算器２を有する。
【００１８】
さらに、ＤＣオフセット回路１０は、オフセットデータ演算回路１１が出力するコモンＤＣオフセット電圧を補正する補正データを演算するオフセットデータ演算回路１２と、正極側出力信号Ｓ２ａと負極側出力信号Ｓ２ｂとの間のオフセット電圧である差動間ＤＣオフセット電圧のデータを演算する差動間オフセットデータ演算回路１３と、オフセットデータ演算回路１２から出力されたデータと差動間オフセットデータ演算回路１３から出力されたデータとを加算して出力する加算器１４と、加算器１４が出力したデータをＤＡ変換して出力する低精度オフセットＤＡ変換器１６と、高精度オフセットＤＡ変換器１５から出力されたコモンＤＣオフセット電圧と低精度オフセットＤＡ変換器１６から出力されたＤＣオフセット電圧とを加算して出力する加算器１７と、加算器１７から出力されたＤＣオフセット電圧を反転してバッファリングして出力する反転バッファアンプ１８と、反転バッファアンプ１８の出力を、シングルエンド信号Ｓ１の他方に加算し、負極用バッファアンプ５に出力する加算器３とを有する。
【００１９】
ここで、オフセットデータ演算回路１１は、正極用バッファアンプ４から出力される正極側出力信号Ｓ２ａに値Ｖ１のコモンＤＣオフセット電圧が付加されるＤＣオフセット電圧データを演算する。このオフセットデータ演算回路１１による演算は、高精度オフセットＤＡ変換器１５から正極用バッファアンプ４までの回路上のゲイン誤差を相殺するＤＣオフセット電圧データを演算する。
【００２０】
たとえば、図２に示すように、高精度オフセットＤＡ変換器１５および正極用バッファアンプ４のゲイン誤差が、それぞれδａ、δｅであって、正極側出力信号Ｓ２ａに値Ｖ１のコモンＤＣオフセット電圧を付加する場合、ゲイン誤差δａ，δｅで除算した値であるＶ１／（δａ・δｅ）を算出し、この値を高精度オフセットＤＡ変換器１５に出力する。この場合、正極側出力信号Ｓ２ａには、値Ｖ１のコモンＤＣオフセット電圧が付加される。
【００２１】
しかし、図２に示すように、負極側出力信号Ｓ２ｂに付加されるコモンＤＣオフセット電圧の値は、反転バッファアンプ１８および負極用バッファアンプ５のゲイン誤差をそれぞれδｄ、δｆとすると、Ｖ１・δｄ・δｆ／δｅとして出力され、値Ｖ１と異なるコモンＤＣオフセット電圧が付加されることになる。
【００２２】
このため、オフセットデータ演算回路１２は、負極側出力信号Ｓ２ｂに付加されるコモンＤＣオフセット電圧の値がＶ１となるように補正する演算を行い、加算器１４を介して低精度オフセットＤＡ変換器１６に出力する。
【００２３】
このオフセットデータ演算回路１２による補正演算は、たとえば、図３に示すように、低精度オフセットＤＡ変換器１６のゲイン誤差がδｂである場合、高精度オフセットＤＡ変換器１５側から加算器１７を介して出力されるコモンＤＣオフセット電圧の値Ｖ１・δｄ・δｆ／δｅに補正電圧を加えた結果の電圧の値がＶ１となるように補正電圧Ｖ３を求め、この補正電圧Ｖ３が負極側出力信号Ｓ２ｂに付加されるように、ゲイン誤差を相殺するコモンＤＣオフセット補正電圧を演算する。
【００２４】
図３に示したゲイン誤差をもつ場合、補正電圧Ｖ３の値は、Ｖ１・（１−δｄ・δｆ／δｅ）であるため、オフセットデータ演算回路１２は、補正電圧Ｖ３を、低精度オフセットＤＡ変換器１６，反転用バッファアンプ１８、および負極用バッファアンプ５の各ゲイン誤差δｂ、δｄ、δｆで除算した値Ｖ１・（１−δｄ・δｆ／δｅ）／（δｂ・δｄ・δｆ）を算出し、この値を加算器１４を介して低精度オフセットＤＡ変換器１６に出力し、最終的に負極用バッファアンプ５から出力される負極側出力信号Ｓ２ｂに値Ｖ１のコモンＤＣオフセット電圧を付加する。これによって、正極側出力信号Ｓ２ａおよび負極側出力信号Ｓ２ｂのそれぞれに同じ値Ｖ１のコモンＤＣオフセット電圧が付加される。
【００２５】
一方、差動間ＤＣオフセット電圧Ｖ２は、負極側出力信号Ｓ２ｂに付加されるが、コモンＤＣオフセット電圧Ｖ１と同様に、差動間オフセットデータ演算回路１３は、低精度オフセットＤＡ変換器１６，反転用バッファアンプ１８、および負極用バッファアンプ５の各ゲイン誤差δｂ、δｄ、δｆで除算した値Ｖ２／（δｂ・δｄ・δｆ）を算出し、この値を加算器１４を介して低精度オフセットＤＡ変換器１６に出力し、負極側出力信号Ｓ２ｂに値Ｖ２の差動間ＤＣオフセット電圧を付加する。
【００２６】
なお、オフセットデータ演算回路１２が出力するコモンＤＣオフセット補正電圧と差動間オフセットデータ演算回路１３が出力する差動間ＤＣオフセット電圧とは加算器１４で加算され、この加算されたデータが低精度オフセットＤＡ変換器１６によってＤＡ変換される。したがって、最終的に、負極側出力信号には、値（Ｖ１＋Ｖ２）のＤＣオフセット電圧が付加されることになる。
【００２７】
ここで、高精度オフセットＤＡ変換器１５は、ほぼ値Ｖ１の電圧値を高精度にＤＡ変換できる機能を有しているが、低精度オフセットＤＡ変換器１６は、高精度オフセットＤＡ変換器１５に比して低精度のＤＡ変換機能でよい。これは、オフセットデータ演算回路１２が出力するデータが示す電圧値が低いためである。また、差動間ＤＣオフセット電圧も一般にコモンＤＣオフセット電圧に比して値が低く、差動間オフセットデータ演算回路１３が出力するデータが示す電圧値が低いからである。
【００２８】
この実施の形態では、１つの高精度のＤＡ変換器および１つの低精度のＤＡ変換器を用いて差動信号Ｓ２に精度の高いＤＣオフセット電圧を付加することができ、コストも低くなる。
【図面の簡単な説明】
【００２９】
【図１】この発明の実施の形態であるＤＣオフセット回路を含む差動信号出力回路の構成を示す回路図である。
【図２】正極側出力信号に付加されるコモンＤＣオフセット電圧の演算を説明する図である。
【図３】負極側出力信号に付加されるコモンＤＣオフセット電圧の演算を説明する図である。
【図４】負極側出力信号に付加される差動間ＤＣオフセット電圧の演算を説明する図である。
【図５】従来のＤＣオフセット回路の構成を示す回路図である。
【図６】図５に示したＤＣオフセット回路によって差動信号に付加されるコモンＤＣオフセット電圧を説明する図である。
【図７】従来のＤＣオフセット回路の構成を示す回路図である。
【符号の説明】
【００３０】
１    信号源
２，３，１４，１７    加算器
４    正極用バッファアンプ
５    負極用バッファアンプ
１０    ＤＣオフセット回路
１１，１２    オフセットデータ演算回路
１３    差動間オフセットデータ演算回路
１５    高精度オフセットＤＡ変換器
１６    低精度オフセットＤＡ変換器
１８    反転バッファアンプ
Ｓ１    シングルエンド信号
Ｓ２    差動信号
Ｓ２ａ  正極側出力信号
Ｓ２ｂ  負極側出力信号
【図１】
2006261934.tif 000003
【図２】
2006261934.tif 000004
【図３】
2006261934.tif 000005
【図４】
2006261934.tif 000006
【図５】
2006261934.tif 000007
【図６】
2006261934.tif 000008
【図７】
2006261934.tif 000009