(57)【要約】【課題】車載電子制御装置における不揮発メモリとして、個別に一括消去が行える第一・第二ブロックに分割されたフラッシュメモリを使用し、少ない一括消去回数で多数回の退避処理が行えるようにする。【解決手段】マイクロプロセッサ110は、不揮発メモリ111aの第一ブロック112aに格納された制御プログラムと固定制御定数と半固定制御定数と、不揮発メモリ111aの第二ブロック112bからＲＡＭメモリ113に転送された可変制御定数に基づいて、車載センサ群101・102の入力信号に応動して車載電気負荷群103を制御し、ＲＡＭメモリ113の内容は運転中に学習補正される。電源スイッチ107がOFFするとRAMメモリ113の内容は第二ブロック112bへ順次追加書込みされ、第二ブロック112bが満杯になれば一括消去後に最新データを書込む。【選択図】図１
2006072461.tif 000002
【特許請求の範囲】
【請求項１】
外部ツールから被制御車種対応の制御プログラムと制御定数とが格納された不揮発メモリと、演算処理用のＲＡＭメモリとを備えたマイクロプロセッサによって構成され、車載センサ群からの入力信号と上記不揮発メモリの内容に応動して車載電気負荷群を制御すると共に、上記制御定数の少なくとも一部は上記ＲＡＭメモリに転送されていて、運転中の学習演算結果として書換え変更される可変制御定数として扱われる車載電子制御装置であって、
上記不揮発メモリは、第一ブロックと第二ブロックのブロック単位で一括消去した後にデータの書込みが行えるフラッシュメモリが使用され、
上記不揮発メモリの第一ブロックには、入出力制御プログラムと学習制御プログラムと固定制御定数とに加えて、初期転送書込手段と第一・第二の転送退避手段と更新転送書込手段と一括消去手段とによって構成された制御定数処理プログラムと、半固定制御定数と可変制御定数とに対する初期値データとが予め上記外部ツールから格納され、更に、調整運転後に半固定制御定数が追加格納されると共に、上記不揮発メモリの第二ブロックには可変制御定数が格納され、
上記初期転送書込手段は、調整運転開始時において上記初期値データを上記ＲＡＭメモリに転送して学習未完了時点における制御定数とする転送書込手段であり、
上記第一の転送退避手段は、調整運転中に学習記憶され上記ＲＡＭメモリに書き込まれた半固定制御定数を上記第一ブロックの所定領域に追加格納する手段であり、
上記第二の転送退避手段は、調整運転及び実用運転中に学習記憶され逐次上記ＲＡＭメモリに更新書き込みされた可変制御定数を上記第二ブロックのアドレスを更新しながら逐次追加格納する手段であり、
上記更新転送書込手段は、上記第一の転送退避手段によって第一ブロックに格納された半固定制御定数と、上記第二の転送退避手段によって第二ブロックに格納された最新の可変制御定数とを上記ＲＡＭメモリに転送して学習完了後における制御定数とする転送書込手段であり、
上記一括消去手段は、上記第二ブロックに逐次追加書込みされた可変制御定数の量が所定値に達した状態で、次回の追加書込みを行う前に実行されて、第二ブロックに書込みされていた全てのデータを消去する手段であることを特徴とする車載電子制御装置。
【請求項２】
外部ツールから被制御車種対応の制御プログラムと制御定数とが格納された不揮発メモリと、演算処理用のＲＡＭメモリとを備えたマイクロプロセッサによって構成され、車載センサ群からの入力信号と上記不揮発メモリの内容に応動して車載電気負荷群を制御すると共に、上記制御定数の少なくとも一部は上記ＲＡＭメモリに転送されていて、運転中の学習演算結果として書換え変更される可変制御定数として扱われる車載電子制御装置であって、
上記不揮発メモリは、第一ブロックと第二ブロックと第三ブロックのブロック単位で一括消去した後にデータの書込みが行えるフラッシュメモリが使用され、
上記不揮発メモリの第一ブロックには、入出力制御プログラムと学習制御プログラムと固定制御定数とに加えて、初期転送書込手段と第一・第二の転送退避手段と更新転送書込手段と交互一括消去手段とによって構成された制御定数処理プログラムと、半固定制御定数と可変制御定数とに対する初期値データとが予め上記外部ツールから格納され、更に、調整運転後に半固定制御定数が追加格納されると共に、上記不揮発メモリの第二ブロック又は第三ブロックの一方には可変制御定数が格納され、
上記初期転送書込手段は、調整運転開始時において上記初期値データを上記ＲＡＭメモリに転送して学習未完了時点における制御定数とする転送書込手段であり、
上記第一の転送退避手段は、調整運転中に学習記憶され上記ＲＡＭメモリに書き込まれた半固定制御定数を上記第一ブロックの所定領域に追加格納する手段であり、
上記第二の転送退避手段は、調整運転及び実用運転中に学習記憶され逐次上記ＲＡＭメモリに更新書き込みされた可変制御定数を上記第二ブロック又は第三ブロックのアドレスを更新しながら逐次追加格納する手段であり、
上記更新転送書込手段は、上記第一の転送退避手段によって第一ブロックに格納された半固定制御定数と、上記第二の転送退避手段によって第二ブロック又は第三ブロックに格納された最新の可変制御定数とを上記ＲＡＭメモリに転送して学習完了後における制御定数とする転送書込手段であり、
上記交互一括消去手段は、上記第二ブロック又は第三ブロックの一方のブロックに逐次追加書込みされた可変制御定数の量が所定値に達した状態で、次回の追加書込みを行う前に実行されて、他方のブロックに書込みされていた全てのデータを消去してから当該他方のブロックに対して逐次追加書込みを開始する手段であることを特徴とする車載電子制御装置。
【請求項３】
上記不揮発メモリに書込みされる制御定数は、更に、プログラム固有情報と制御装置固有情報又は車両固有情報と学習記憶情報とに分類されると共に、上記不揮発メモリの第一ブロックには学習値に対する異常判定用の基準データが格納され、
上記プログラム固有情報は、上記入出力制御プログラムに付随して決定された一定不変の設計定数となる固定制御定数であり、
上記制御装置固有情報は、車載電子制御装置に内蔵された定電圧電源装置の出力電圧精度やＡＤ変換器の変換精度等の部品バラツキを補正するための校正値情報であって、製品個々では異なる値であっても初期測定値として一旦格納されるとその後の変化が無い半固定制御定数であり、
上記車両固有情報は、車載電子制御装置が搭載された車両の制御仕様を選択決定するための車種情報、或いは車載電子制御装置に外部接続された車載センサの特性精度情報等の環境情報であって、搭載車両の個々では異なる値であっても初期値又は初期測定値として一旦格納されると外部接続された部品の交換が行われるまではその後の変化が無い制御定数であって、可変制御定数又は半固定制御定数のいずれかに属して扱われ、上記学習記憶情報は車両の運転特性を実測した結果として得られる運転制御情報、或いは車載センサ・電気負荷の特性劣化情報等の変動情報であって、運転開始時に初期値として一旦格納された後、所定範囲内での変動が想定される可変制御定数であり、
上記基準データは、上記半固定制御定数又は可変制御定数に対する許容上下限値又は代表値に対する許容変動幅を包含しているものであることを特徴とする請求項１又は請求項２に記載の車載電子制御装置。
【請求項４】
上記第一ブロックに格納される制御定数処理プログラムは、更に、異常判定手段と上記更新転送書込手段に関する第一・第二の転送手段とを備え、
上記異常判定手段は、上記第一ブロックに格納されている半固定制御定数又は上記第二ブロックに格納されている可変制御定数に対するサムチェック又はＣＲＣチェック等のビット情報の欠落・混入検出手段と、上記半固定制御定数又は可変制御定数の内容が上記基準データで指定された許容範囲内にあるかどうかを比較する帯域比較手段とによって構成され、
上記第一の転送手段は、上記異常判定手段が正常判定であった時に選択されて、上記半固定制御定数又は可変制御定数の内容を上記ＲＡＭメモリへ転送書込みする更新転送書込手段であり、
上記第二の転送手段は、上記異常判定手段が異常判定であった時に選択されて、上記基準データの平均値又は代表値である推定定数又は初期値データを上記ＲＡＭメモリへ転送書込みする更新転送書込手段であることを特徴とする請求項３に記載の車載電子制御装置。
【請求項５】
上記第一ブロックに格納される制御定数処理プログラムは、更に、上記ＲＡＭメモリに対する記憶判定手段となるプログラムを備え、
上記記憶判定手段は、上記ＲＡＭメモリに対するサムチェック又はＣＲＣチェック等のビット情報の欠落・混入検出手段、又は不揮発メモリに格納されている可変制御定数と書換え変更前のＲＡＭメモリの内容との一致判定手段、又は上記基準データに対する帯域比較手段によって構成され、上記記憶判定手段によってＲＡＭメモリの内容が異常であると判定された時には、上記第一又は第二の転送手段によってＲＡＭメモリへの更新転送書込みが実行されるものであることを特徴とする請求項４に記載の車載電子制御装置。    
【請求項６】
上記第一ブロックに格納されている第一・第二の転送退避手段は、更に、車載電子制御装置の運転中に閉路される電源スイッチが投入された後の所定時間間隔又は該電源スイッチが遮断されてから車載電子制御装置に対する制御電源が遮断されるまでの遅延期間において作用するものであって、上記ＲＡＭメモリに格納されている半固定制御定数又は可変制御定数を上記フラッシュメモリの各ブロックに格納保存する手段であることを特徴とする請求項３に記載の車載電子制御装置。
【請求項７】
上記第一ブロックは、更に異常警報・表示手段となるプログラムを備えると共に、上記フラッシュメモリにおいて、可変制御定数が書込みされる側のブロックには管理データとして可変制御定数の一括消去回数が格納されていて、上記異常警報・表示手段は上記一括消去回数が所定値を超過すると異常報知を行う手段であることを特徴とする請求項３に記載の車載電子制御装置。
【請求項８】
上記フラッシュメモリにおいて、可変制御定数が書込みされるブロックには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた複数の可変制御定数の平均値又は最大値と最小値が含まれていることを特徴とする請求項３に記載の車載電子制御装置。
【請求項９】
上記第一・第二の転送退避手段によってＲＡＭメモリから転送書込みされる複数の半固定制御定数又は可変制御定数に対しては補正データが付加されていて、
該補正データは補正データを含む全退避データに対するサム値又はＣＲＣチェックによる剰余値が零となるような補正データであって、上記第一・第二の転送退避手段によってフラッシュメモリ内の一部のデータが変化しても、全体のサム値又は剰余値に変動が生じないように構成されていることを特徴とする請求項３に記載の車載電子制御装置。
【請求項１０】
上記フラッシュメモリの第一ブロックは、更に、上記異常判定手段に応動する異常警報・表示手段となるプログラムを備え、
該異常警報・表示手段は上記マイクロプロセッサが上記第二の転送手段に基づく半固定制御定数又は可変制御定数によって車載電気負荷の制御を行っていることを報知するものであることを特徴とする請求項４に記載の車載電子制御装置。
【請求項１１】
上記マイクロプロセッサには、更に、ウォッチドッグタイマと異常記憶回路と駆動停止回路とが接続されると共に、上記フラッシュメモリの第一ブロックは更に、システム異常判定手段となるプログラムを備え、
上記ウォッチドッグタイマは、上記マイクロプロセッサが発生するウォッチドッグ信号のパルス幅が異常であるときに上記マイクロプロセッサを一時的にリセットして再起動させるリセット信号出力を発生するタイマ回路とし、
上記システム異常判定手段は、上記第一ブロックの全体又は少なくとも第一ブロックの中の制御プログラム領域に対するサムチェック又はＣＲＣチェック等のビット情報の欠落・混入検出手段によって構成され、
上記異常記憶回路は、上記システム異常判定手段が異常判定を行ったことと、上記ウオッチドグタイマによるリセット信号出力が発生したことを記憶すると共に、電源投入時にリセットされる回路とし、
上記駆動停止回路は、上記異常動作記憶回路が異常を記憶している時に作用して、上記車載電気負荷群の一部又は全部に対する負荷電源リレーの駆動出力を停止する回路であることを特徴とする請求項５に記載の車載電子制御装置。
【請求項１２】
上記マイクロプロセッサには、更に、ウォッチドッグタイマと計数回路と駆動停止回路とが接続されると共に、上記フラッシュメモリの第一ブロックは、更に、システム異常判定手段となるプログラムを備え、
上記ウォッチドッグタイマは、上記マイクロプロセッサが発生するウォッチドッグ信号のパルス幅が異常であるときに上記マイクロプロセッサを一時的にリセットして再起動させるリセット信号出力を発生するタイマ回路とし、
上記システム異常判定手段は、上記第一ブロックの全体又は少なくとも第一ブロックの中の制御プログラム領域に対するサムチェック又はＣＲＣチェック等のビット情報の欠落・混入検出手段によって構成されると共に、システム異常判定手段が異常判定を行った時には上記マイクロプロセッサを一時的にリセットして再起動させる信号回路を備え、
上記計数回路は、上記ウオッチドグタイマとシステム異常判定手段によるマイクロプロセッサのリセット回数が所定値を超過した時に計数出力を発生すると共に、電源投入時にリセットされる計数回路とし、
上記駆動停止回路は、上記計数回路が計数出力を発生している時に作用して、上記車載電気負荷群の一部又は全部に対する負荷電源リレーの駆動出力を停止する回路としたことを特徴とする請求項５に記載の車載電子制御装置。
【請求項１３】
上記フラッシュメモリの第一ブロックは、更に、異常履歴記憶手段となるプログラムを備えると共に、可変制御定数が保存される側のブロックは更に履歴情報保存領域を備え、
上記異常履歴記憶手段は、上記システム異常判定手段又は異常判定手段又は記憶判定手段のいずれかによってフラッシュメモリ又はＲＡＭメモリの異常発生が検出されたときに作用して、異常発生情報を上記ＲＡＭメモリに格納すると共に、上記第二の転送退避手段の動作時点において上記異常履歴記憶手段によって記憶されたＲＡＭメモリの異常発生情報を上記可変制御定数格納側ブロックの履歴情報保存領域に転送するデータ保存手段であることを特徴とする請求項１１又は請求項１２に記載の車載電子制御装置。
【請求項１４】
上記フラッシュメモリにおいて、可変制御定数が書込みされるブロックには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた異常履歴の発生回数を異常コード番号別に集計した異常履歴集計データを包含することを特徴とする請求項１３に記載の車載電子制御装置。
【請求項１５】
上記不揮発メモリの第一ブロックは、更に、デバイス異常検出手段と異常発生記憶手段と第三の転送退避手段となるプログラムを備え、
上記デバイス異常検出手段は、上記車載センサ群又は車載電気負荷群の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、
上記異常発生記憶手段は、上記デバイス異常検出手段によって検出された異常発生情報を上記ＲＡＭメモリに格納する手段であり
、上記第三の転送退避手段は、上記異常発生記憶手段によってＲＡＭメモリに記憶された異常発生情報を上記不揮発メモリの第一ブロックに設けられたデバイス異常情報格納領域に転送保存する手段であることを特徴とする請求項１又は請求項２に記載の車載電子制御装置。
【請求項１６】
上記不揮発メモリの第一ブロックは、更に、デバイス異常検出手段と異常発生記憶手段と第四の転送退避手段と再転送退避手段となるプログラムを備え、
上記デバイス異常検出手段は、上記車載センサ群又は車載電気負荷群の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、
上記異常発生記憶手段は、上記デバイス異常検出手段によって検出された異常発生情報を上記ＲＡＭメモリに格納する手段であり、
上記第四の転送退避手段は、上記異常発生記憶手段によってＲＡＭメモリに記憶された異常情報を上記不揮発メモリの第二ブロックに設けられたデバイス異常情報格納領域に転送保存する手段であり、
上記再転送退避手段は、上記第二ブロックが一括消去される前に保存されていた異常情報を一括消去後に再度第二ブロックのデバイス異常情報格納領域に書込み保存する手段であることを特徴とする請求項１に記載の車載電子制御装置。
【請求項１７】
上記不揮発メモリの第一ブロックは、更に、デバイス異常検出手段と異常発生記憶手段と第四の転送退避手段と再転送退避手段となるプログラムを備え、
上記デバイス異常検出手段は、上記車載センサ群又は車載電気負荷群の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、
上記異常発生記憶手段は、上記デバイス異常検出手段によって検出された異常発生情報を上記ＲＡＭメモリに格納する手段であり、
上記第四の転送退避手段は、上記異常発生記憶手段によってＲＡＭメモリに記憶された異常情報を上記不揮発メモリの第二ブロックと第三ブロックに設けられたデバイス異常情報格納領域のいずれか一方に転送保存する手段であり、
上記再転送退避手段は、上記第二ブロック又は第三ブロックの一方が一括消去された時に、他方のブロックに保存されている異常情報を当該一括消去ブロックのデバイス異常情報格納領域に再度書込み保存する手段であることを特徴とする請求項２に記載の車載電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば自動車用エンジンの燃料供給制御や給気用スロットル弁の開閉制御、或いは変速機の制御等を行う車載電子制御装置であって、マイクロプロセッサによって算出された各種学習データが書き込まれるＲＡＭメモリの停電保持制御の改良、特に該マイクロプロセッサのプログラムメモリとして使用されているフラッシュメモリの一部を不揮発データメモリとして活用すると共に、該データメモリの書換え可能回数を拡大するようにした車載電子制御装置に関するものである。
【背景技術】
【０００２】
外部ツールから被制御車種対応の制御プログラムと制御定数とが格納されたプログラムメモリと、演算処理用ＲＡＭメモリとを備えたマイクロプロセッサによって構成され、電源スイッチが閉路したときに車載バッテリから給電されて、車載センサ群からの入力信号と上記プログラムメモリの内容と上記プログラムメモリからＲＡＭメモリへ転送された制御定数の内容とに応動して車載電気負荷群を制御すると共に、上記ＲＡＭメモリ内の制御定数の一部は学習補正結果として書換え変更される可変制御定数として扱われる車載電子制御装置において、EEPROM等の電気的に書込みができる不揮発データメモリを備え、該データメモリに対して各種学習データや車両固有情報、解析・メンテナンス情報等を書き込んで、効果的な運転制御情報や外部ツールによる診断情報として活用することは広く実用されている。
【０００３】
例えば、下記の特許文献１（特開２００１―１８２６０７号公報）で示された「車両制御装置」では、制御プログラムを格納したマスクＲＯＭと協働するマイクロプロセッサは、制御対象の経時変化や個体差などの影響を無くするために、過去の制御結果を評価して制御パラメータや制御理論を修正するための学習データを算出し、該学習データをＲＡＭメモリから不揮発ＥＥＰＲＯＭメモリ転送しておくことによって、バッテリ配線の遮断やバッテリ電圧の異常低下に対応することを目的としたものであり、特に上記学習データをRAMメモリからEEPROMメモリに保存書込みしている途中に、偶然にも電源スイッチが遮断される恐れがあることに対する改善対策が述べられている。
一方、上記不揮発ＥＥＰＲＯＭメモリに代わって、一括消去を行ったうえでデータの書込みが行える大容量の不揮発フラッシュメモリを使用することも行われており、例えば特許文献２（特開平９−２４４７０７号公報）で示された「処理装置」では、エンジン制御装置（ＥＣＵ）において学習値が書き込まれたＲＡＭメモリの内容を所定時間毎に不揮発フラッシュメモリに転送保存することによって、フラッシュメモリに対する書込み回数を削減することが記載されている。
【０００４】
更に、特許文献３（特開平９−２５９０４６号公報）で示された「フラッシュメモリへのデータ格納方法及びフラッシュメモリからのデータ読み込み方法」によれば、消去回数が少なくて済み、メモリの長寿命化を図ることができる方法として、所望の量のデータを書き込む際に、書込みの最小単位となるレコードの大きさの複数倍の領域を一括して消去した後、当該領域にレコード毎に順次書き込むことを特徴とするフラッシュメモリへのデータ格納方法及びフラッシュメモリからのデータ読み込み方法が提示されている。
【特許文献１】特開２００１―１８２６０７号公報（図１、要約）
【特許文献２】特開平９−２４４７０７号公報（図１、要約）
【特許文献３】特開平９−２５９０４６号公報（図２、要約）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような従来技術において、特許文献１の場合には不揮発データメモリとしてEEPROMメモリが使用され、該EEPROMメモリでは１バイト単位でデータの書込みが自由に行えて、書換え可能な寿命回数も比較的大きいが、メモリ容量が少なくて割高である問題点がある。
これに対して、特許文献２におけるフラッシュメモリは、メモリ容量は大きくなるが、一括消去を行ったうえで書込みが可能となるメモリであって、書込み回数を削減するための工夫がなされているとはいえ、一括消去が可能な寿命回数が少ないことが問題となる。
特許文献３によれば、特許文献２に関する寿命問題を改善することができるが、特許文献３ではマイクロプロセッサに対するプログラムメモリＲＯＭと演算処理用のＲＡＭメモリと不揮発データメモリとしてのフラッシュメモリが使用されていて、３種類のメモリを使い分ける必要があるので複雑・高価・大型となる問題点がある。
【０００６】
この発明の目的は、上記のような問題を改善して、プログラムメモリとして不揮発フラッシュメモリを使用すると共に、その一部をデータメモリとして活用して、しかも制限された一括消去寿命回数のもとで、十分な回数の保存データの書換えが行える車載電子制御装置を提供することである。
【課題を解決するための手段】
【０００７】
この発明による車載電子制御装置は、外部ツールから被制御車種対応の制御プログラムと制御定数とが格納された不揮発メモリと、演算処理用のＲＡＭメモリとを備えたマイクロプロセッサによって構成され、車載センサ群からの入力信号と上記不揮発メモリの内容に応動して車載電気負荷群を制御すると共に、上記制御定数の少なくとも一部は上記ＲＡＭメモリに転送されていて、運転中の学習演算結果として書換え変更される可変制御定数として扱われる車載電子制御装置であって、
上記不揮発メモリは、第一・第二のブロック単位で一括消去した後にデータの書込みが行えるフラッシュメモリが使用されている。
上記不揮発メモリの第一ブロックには入出力制御プログラムと学習制御プログラムと固定制御定数とに加えて、初期転送書込手段と第一・第二の転送退避手段と更新転送書込手段と一括消去手段とによって構成された制御定数処理プログラムと、半固定制御定数と可変制御定数とに対する初期値データとが予め上記外部ツールから格納され、更に、該第一ブロックには調整運転後に半固定制御定数が追加格納されると共に、上記不揮発メモリの第二ブロックには可変制御定数が格納されるようになっている。
【０００８】
上記初期転送書込手段は、調整運転開始時において上記初期値データを上記ＲＡＭメモリに転送して学習未完了時点における制御定数とする手段となっている。
上記第一の転送退避手段は、調整運転中に学習記憶され上記ＲＡＭメモリに書き込まれた半固定制御定数を上記第一ブロックの所定領域に追加格納する手段となっている。
上記第二の転送退避手段は調整運転及び実用運転中に学習記憶され逐次上記ＲＡＭメモリに更新書き込みされた可変制御定数を上記第二ブロックのアドレスを更新しながら逐次追加格納する手段となっている。
上記更新転送書込手段は、上記第一の転送退避手段によって第一ブロックに格納された半固定制御定数と、上記第二の転送退避手段によって第二ブロックに格納された最新の可変制御定数とを上記ＲＡＭメモリに転送して学習完了後における制御定数とする手段となっている。
上記一括消去手段は、上記第二ブロックに逐次追加書込みされた可変制御定数の量が所定値に達した状態で、次回の追加書込みを行う前に実行されて、第二ブロックに書込みされていた全てのデータを消去する手段となっている。
【０００９】
なお、上記フラッシュメモリの第一ブロックは、フラッシュメモリの大部分（例えば99％以上）を占める領域に対応していて、一括消去可能回数も少なくて例えば100回程度のものである。
上記フラッシュメモリの第二ブロックは、フラッシュメモリの一部分（例えば１％以下）を占める領域に対応していて、一括消去可能回数は比較的多くなるように強化されているものの、例えば１万回程度の一括消去が可能となっている。
但し、現実に必要とされる停電保持データの書換え回数は10万回相当であって、これに対応するためには第二ブロックを10分割して逐次停電保持したいデータを追加書込み保存して、第二ブロックが満杯になれば一括消去を行ってから新たな保存を開始するようになっている。
第二ブロックの分割数を多くするためには、一分割当たりのデータ量を少なくする必要があるので、固定制御定数や半固定制御定数は第一ブロック内に格納し、書換え回数を多く必要とする可変制御定数のみを第二ブロックに格納する適正配分が重要な改善手段として作用するものである。
【発明の効果】
【００１０】
以上のとおりこの発明の車載電子制御装置によれば、マイクロプロセッサと協働する不揮発メモリはプログラムメモリ領域とデータメモリ領域に分割されて共用使用されているのでメモリ構成が単純化されて小型安価となる効果がある。
また、プログラムメモリ領域である第一ブロックには制御プログラム以外に固定制御定数と半固定制御定数も格納し、データメモリ領域である第二ブロックには可変制御定数を格納することによって第二ブロックのメモリ容量を削減し、少ない容量のメモリ領域に限って一括消去可能回数を強化することによって安価なフラッシュメモリを得ることができる効果がある。
更に、第二ブロックにはアドレスを変更しながら複数回の退避データの書込みを行ってから一括消去するようになっているので、全体としての書換え可能回数が大幅に増加する効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、図面に基づいて本発明の一実施の形態について説明する。
なお、各図間において、同一符号は同一あるいは相当のものを表す。
実施の形態１．
図１は、この発明の実施の形態１による車載電子制御装置の全体構成を示すブロック図である。
図１において、100aは、一枚の電子基板で構成され、密閉筐体に収納された実施の形態１による車載電子制御装置である。
まず、上記車載電子制御装置100aの外部に接続されるものについて説明する。
101は例えばエンジン回転センサ・クランク角センサ・車速センサ等のON/OFF動作の車載センサ群、102は例えばアクセルポジションセンサ・スロットルポジションセンサ、水温センサ、排気ガスの酸素濃度センサ、エアフローセンサなどのアナログ系車載センサ群、103は例えばエンジンの点火コイルや燃料噴射制御用電磁弁、給気スロットルの弁開度制御用モータなどの車載電気負荷群である。
104は外部ツールであり、該外部ツールは製品出荷時又は保守点検時に上記車載電子制御装置100aに対して図示しない脱着コネクタを介して接続され、後述の不揮発メモリ111aに制御プログラムや制御定数を転送書込みしたり、車載電子制御装置100aの内部の状態を読出・点検したりするためのものである。
【００１２】
105は車載バッテリ、107はイグニションスイッチ等の電源スイッチ、108aは出力接点108b・108cを有する電源リレー、106aは異常警報・表示器、106bは図示しない出力接点を有する負荷電源リレーである。
上記電源リレー108aは上記車載バッテリ105から上記電源スイッチ107の動作と連動して付勢され、出力接点108cによって上記車載電気負荷群103に対する電源回路を閉成すると共に、出力接点108bによって上記車載バッテリ105から車載電子制御装置100aに対する給電回路を閉成するようになっている。
なお、上記車載バッテリ105と車載電子制御装置100aは、上記電源スイッチ107が開路している時にもスリープ給電されるよう直接接続回路も備えている。
また、車載電気負荷群103の一部は上記負荷電源リレー106bの出力接点を介して電源回路が閉成されるようになっている。
【００１３】
次に、上記車載電子制御装置100aの内部の構成について説明する。
110は例えば32ビットのマイクロプロセッサ、111aはブロック単位で一括消去が行えるフラッシュメモリである不揮発メモリ、112a該フラッシュメモリの第一ブロック、112ｂは第二ブロック、113は演算処用のＲＡＭメモリ、114は上記車載センサ群101と接続され、信号電圧レベルの変換やノイズフィルタ、データセレクタ等によって構成された入力信号用インタフェース回路、115は上記アナログ系車載センサ群102と接続され、ノイズフィルタや多チャンネルＡＤ変換器、データセレクタ等によって構成されたアナログ入力インタフェース回路、116は上記車載電気負荷群103に接続され、出力ラッチメモリやパワートランジスタによって構成された出力信号用インタフェース回路、117は上記外部ツール104とシリアル接続されるツールインタフェース回路である。
上記不揮発メモリ111a、RAMメモリ113やインタフェース回路114〜117は上記マイクロプロセッサ110に対してバス接続されている。
【００１４】
118は定電圧電源装置であり、該定電圧電源装置は上記車載バッテリ105から直接給電されたり、上記電源スイッチ107や電源リレー108aの出力接点108bを介して給電され、上記載電子制御装置100a内で使用される安定化制御電源出力を発生するようになっている。
119は電源検出回路であり、該電源検出回路は上記電源スイッチ107が閉路したことを検出して、後述の計数回路121aのリセット入力Ｒにパルス出力を供給して該計数回路の計数現在値を０に初期化すると共に、異常記憶出力をクリアするようになっている。
120はウォッチドッグタイマであり、該ウォッチドッグタイマは上記マイクロプロセッサ110が発生するパルス列であるウォッチドッグ信号WDを監視して、該ウォッチドッグ信号のパルス幅が所定値を超過した時にリセット信号出力RSTを発生して上記マイクロプロセッサ110を再起動させるようになっている。
【００１５】
121aは計数入力Ｃとリセット入力Ｒとを備えた計数回路であり、該計数回路は上記計数入力Ｃの論理レベルが「L」→「H」に変化した回数が所定値以上となった時に異常記憶出力を発生するようになっていると共に、計数回路121aの計数入力としては上記マイクロプロセッサ110が発生するエラー出力ER1と上記ウオッチドグタイマ120のリセット信号出力RSTとが接続されている。
122は論理積素子で構成された駆動停止回路であり、該駆動停止回路の入力には上記計数回路121aによる異常記憶出力の論理反転入力と上記マイクロプロセッサ110による負荷電源駆動出力DR2が接続され、駆動停止回路122の出力には上記負荷電源リレー106bが接続されている。
なお、上記異常警報・表示器106aは上記マイクロプロセッサ110が発生するエラー出力ER2によって駆動されるようになっている。
【００１６】
123は上記電源リレー108aの電磁コイルに接続された駆動素子、124は上記電源スイッチ107が閉路したときに上記駆動素子123を導通させる第一駆動抵抗、125はトランジスタである上記駆動素子123のベース/エミッタ端子間に接続された安定抵抗、126は上記マイクロプロセッサ110が発生する駆動出力DR1によって上記駆動素子123を導通させる第二駆動抵抗である。
上記電源スイッチ107が一旦閉路して電源リレー108aが動作すると、マイクロプロセッサ110が動作することによって上記駆動出力DR1が発生して、その後は電源スイッチ107を開路しても、駆動出力DR1の出力を停止するまでは電源リレー108aの動作を継続保持することができるようになっている。
なお、電源リレー108aが付勢されていても負荷電源リレー106bを消勢して、例えば吸気スロットル弁の開閉駆動用モータ等の車両の安全走行に重大な影響を及ぼす一部の車載電気負荷に対する給電を停止することができるよう構成されている。
【００１７】
次に、図１に示した実施の形態１による車載電子制御装置の作用動作について説明する。
図１において、マイクロプロセッサ110はON/OFF動作の車載センサ群101の動作状態とアナログ系車載センサ群102の信号レベルと不揮発メモリ111aの内容に応じて車載電気負荷群103を制御するものであるが、不揮発メモリ111aに対しては、予め外部ツール104から制御プログラムや制御定数が書き込まれている。
不揮発メモリ111aは全体として例えば512Ｋバイトのメモリ容量を有するフラッシュメモリであり、該フラッシュメモリの第一ブロック112aは508Ｋバイト、第二ブロック112bは４Ｋバイトのメモリ容量配分となっている。
第一ブロック112aには入出力制御プログラムや学習制御プログラムに加えて、後述する制御定数処理プログラムが格納されている。
第一ブロック112aには上記のプログラム領域以外に定数格納領域が残されていて、該定数格納領域には固定制御定数と半固定制御定数と初期値データと基準データとが格納されている。
第二ブロック112bには可変制御定数と管理データと履歴情報が格納されている。
【００１８】
上記第一ブロック112aの定数格納領域に格納される固定制御定数は、上記入出力制御プログラムに付随して決定された一定不変の設計定数となるプログラム固有情報に関するものである。
上記第一ブロック112aの定数格納領域に格納される半固定制御定数は、車載電子制御装置100aに内蔵された定電圧電源装置118の出力電圧精度や入力インタフェース回路115に内蔵された図示しないＡＤ変換器の変換精度等の部品バラツキを補正するための校正値情報であって、製品個々では異なる値であっても初期測定値として一旦格納されるとその後の変化が無い制御装置固有情報に関するものである。
本実施の形態において、上記第一ブロック112aの定数格納領域に格納される更なる半固定制御定数としては、車載電子制御装置100aが搭載された車両の制御仕様を選択決定するための車種情報、或いは車載電子制御装置100aに外部接続された車載センサの特性精度情報等の環境情報があり、これらの半固定制御定数は搭載車両の個々では異なる値であっても初期値又は初期測定値として一旦格納されると外部接続された部品の交換が行われるまではその後の変化が無い車両固有情報に関するものである。
【００１９】
上記第一ブロック112aの定数格納領域に格納される初期値データは、上記半固定制御定数又は可変制御定数に関する初期測定や学習演算が行われる前段階における仮の値として使用される０又は特定の定数値である。
上記第一ブロック112aの定数格納領域に格納される基準データは、上記半固定制御定数又は可変制御定数に対する許容上下限値又は代表値に対する許容変動幅を示すデータであり、初期測定誤差や学習演算結果が異常であるときには推定値として平均値又は代表値又は上記初期値が使用されることになる。
なお、上記基準データとして例えば最小値14.3から最大値16.3のように上下限値で表現すれば、推定値としてはその平均値である15.3が使用される。
また、上記基準データとして例えば15.0（＋1.3、−0.7）のように、代表値15.0と許容変動幅（＋1.3、−0.7）を指定した場合には、推定値としては代表値15.0が使用される。
上記代表値として初期値データをそのまま利用することもできるが、初期値データとは異なる経時変化の予測値を代表値とすることが理想的である。
更に、上記初期値データとしては最大値と最小値の平均値を用いることもできるものであるが、基準データとしては少なくとも上下限値を規定するものであればよく、変動が許されない固定値であれば上下限値が同じ値となるものである。
【００２０】
上記第二ブロック112bに格納される可変制御定数は、車両の運転特性を実測した結果として得られる運転制御情報、或いは車載センサ・電気負荷の特性劣化情報等の変動情報であって、運転開始時に初期値として一旦格納された後、実用運転段階において所定範囲内での変動が想定される学習記憶情報に関するものである。
上記第二ブロック112bに格納される管理データとしては、第二ブロック112bの一括消去回数と一括消去前に順次格納されていた多数の可変制御定数の平均値がある。
上記第二ブロック112bに格納される履歴管理データとしては、第二ブロック112bの一括消去前に順次格納されていた異常履歴の発生回数を異常コード番号別に集計した異常履歴集計データがある。
【００２１】
上記第二ブロック112bの書込み領域は例えば１１分割され、１分割の単位領域には１データが２バイトの語長を持つ186点のデータが格納できるようになっていて、合計では186×２×11＝4092＜4096（４Ｋバイト）バイトが使用されている。
186点のデータの内、180点は各種学習項目に割り付けられ、残りの５点は異常発生の種類別コードに割り付けられ、残りの１点は後述するサムチェック用の補正データとなっている。
１１分割された書込み領域の第１領域には各種学習項目180点に関する過去10回分の平均値が管理データとして格納されている。
また、この第１領域には５種類の異常コードに対する過去の累積発生回数が履歴管理データとして格納されている。
更に、１１分割された書込み領域の第２領域〜第１１領域には180点の学習データと発生した異常コード番号が書き込まれる。
【００２２】
上記第一ブロック112a内のデータは半固定制御定数を除いて全て外部ツール104から予め転送書込みされているが、半固定制御定数は車載電子制御装置100aの出荷検査や実車に搭載された初回通電時にマイクロプロセッサ110によって初期測定されて、RAMメモリ11を介して第一ブロック112aの空白領域に転送書込みされるようになっている。
また、第二ブロック112b内の可変制御定数は車両の実用運転中において、マイクロプロセッサ110によって学習演算され、逐次第二ブロック112bの書込み領域を変更しながらRAMメモリ113から転送書込みされるようになっている。
学習データが第１１領域まで書き込まれると、第二ブロック112b全体が一括消去され、管理データである第１領域の書込みが行われてから、新たに発生した学習データが第２領域に書き込まれることになる。
【００２３】
第一ブロック112a内の半固定制御定数の内容や第二ブロック112bの可変制御定数内容などの追加書込みデータに異常があるときにはエラー出力ER2によって異常警報・表示器106aが作動する。
第一ブロック112aの制御プログラムや固定制御定数・初期値・基準データなど、予め外部ツール104によって書き込まれた基本領域に異常があるとエラー出力ER1が発生してマイクロプロセッサ110をリセットして再起動すると共に、計数回路121aで再起動回数を計数してこれが所定値を超過したときには駆動停止回路122を介して負荷電源リレー106bを遮断するようになっている。
【００２４】
ウオッチドグタイマ120はマイクロプロセッサ110が発生するウオッチドグ信号WDを監視して、信号幅に異常があればマイクロプロセッサ110をリセット・再起動すると共に、計数回路121aはこれを上記エラー出力ER1と共に合算計数するようになっている。
計数回路121aがカウントアップして負荷電源リレー106bが遮断されても、燃料噴射用電磁弁や点火コイルは動作可能であって安全な退避運転が行えると共に、異常発生が一時的なノイズの重複発生であったような場合には、電源スイッチ107を一旦遮断して再起動すると、電源検出回路119によって計数回路121aがリセットされ、負荷電源リレー106bの動作が回復できるようになっている。
駆動素子123に対する第二駆動抵抗126は電源スイッチ107が開路された後、車載電子制御装置100aに対する給電を遅延遮断するためのものであり、この遅延期間においてRAMメモリ113に格納されていた測定値や学習情報が不揮発メモリ111aに対して書込み保存されるようになっている。
【００２５】
図１のとおり構成された実施の形態１による車載電子制御装置動作について、図２に示した動作説明用のフローチャートを用いて説明する。
図２において、200はマイクロプロセッサ110による制御定数処理プログラムの動作開始工程、201は該工程200に続いて作用し、電源スイッチ107がONされているかどうかを判定する工程、202は該工程201がYESの判定であったときに作用し、第二ブロック112b内に格納されている管理データの一つである履歴フラグを監視することによって初期設定が完了しているかどうかを判定する工程、203は該工程202の判定がYESであって初期設定が完了していないときに作用し、第一ブロック112aに格納されている半固定制御定数や可変制御定数の初期値をＲＡＭメモリ113に転送すると共に、初期設定フラグをセットする初期転送書込手段となる工程である。
ここで設定された初期設定フラグは後述の工程ブロック240において第二ブロック112bの第一領域において履歴情報の一つとして格納保存されるようになっている。
204は上記工程202の判定がＮＯであって初期設定が完了しているとき、又は上記工程203に続いて作用し、後述の工程207によって設定される初回動作フラグがセットされているかどうかによって初回フロー動作であるかどうかを判定する初回フロー判定工程、205は該工程204の判定がYESであって初回フローの判定であったときに作用し、第一ブロック112aの基本領域のデータに関するサムチェック操作を行って、ビット情報の欠落・混入の有無を検出するシステム異常判定手段となる工程である。
【００２６】
なお、ここでいう基本領域は入出力制御プログラム・学習制御プログラム・制御定数処理プログラム・固定制御定数・初期値データ・基準データなど外部ツール104によって直接転送書込みされたデータ領域であり、調整運転による初期測定の結果としてマイクロプロセッサ110によって書き込まれる半固定制御定数は除外されている。
206は上記工程205に続いて作用し、第一ブロック112aの基本領域にビット情報の欠落・混入等の異常がなければ工程207へ移行し、異常があれば工程230へ移行する分岐工程、207は初回フロー動作記憶用のフラグ設定工程、208は該工程207に続いて作用し、マイクロプロセッサ110が電源リレー駆動出力DR1、負荷電源リレー駆動出力DR2を発生する工程、209は該工程208に続いて作用し、後述の工程ブロック240による退避動作が既に行われたがどうかを判定する工程であり、該工程209の判定がＮＯであってまだ退避が行われていないときには後述の動作終了工程219へ移行するようになっている。
210は上記工程209の判定がYESであって退避済みであるときに作用し、第一ブロック112aに格納されている半固定制御定数と第二ブロック112b内に格納されている可変制御定数の最新データに関するサムチェック操作を行って、ビット情報の欠落・混入の有無を検出する異常判定工程、211は該工程210に続いて作用し、サムチェック異常がなければ工程212へ移行し、異常があれば工程215aへ移行する分岐工程、212は第一ブロック112a内の半固定制御定数や第二ブロック112b内の可変制御定数が第一ブロック112a内に格納されている基準データの上下限値内の値となっているかどうかを判定する帯域比較工程である。
【００２７】
213は上記工程212に続いて作用し、帯域比較で異常がなければ工程214へ移行し、異常があれば工程215aへ移行する分岐工程、214は第一ブロック112a内の半固定制御定数や第二ブロック112bの最新データをRAMメモリ113に転送書込みする第一の転送工程、215aは上記工程211の判定がＮＯであってサムチェック異常があったとき、又は上記工程213の判定がＮＯであって帯域比較異常があったときに作用し、第二ブロック112b内に前回格納された旧データがあるかどうかを判定する工程、215bは該工程215aの判定がYESであって旧データが残されているときに作用し、当該旧データを読み出してから上記工程210に移行して読出しデータのサムチェックを行う工程である。
216は上記工程215aの判定がＮＯであって旧データが無いときに作用し、上記工程210による異常判定結果が異常であったときや上記工程212による帯域比較異常があったときにこれを記憶しておく異常履歴記憶工程、217は該工程216に続いて作用し、エラー出力ER2を発生する工程、218は該工程217に続いて作用し、第一ブロック112aに格納される基準データの平均値又は代表値又は初期値データをRAMメモリ113に転送書き込みする第二の転送工程、219は上記工程214・218に続いて作用する動作終了工程であり、マイクロプロセッサ110は該動作終了工程において他の制御動作を行った後、再度動作開始工程200へ移行するようになっている。
なお、上記工程215aにおいて対象となっている異常判定データが第一ブロク112a内の半固定制御定数である場合には旧データは存在しないのでＮＯの判定となり、異常判定対象データが第二ブロック112bの可変制御定数であって第２領域や第３領域に既に前回学習データが格納されているような場合にYESの判定となるものである。
【００２８】
220は上記工程204の判定がＮＯであって初回フロー動作ではないと判定したときに作用し、RAMメモリ113内に格納されているデータの内少なくとも上記工程214又は工程218によって転送書込みされた可変制御定数の格納領域に関するサムチェック操作を行って、ビット情報の欠落・混入の有無を検出する記憶判定工程、221aは該工程220に続いて作用し、RAMメモリ113内の可変制御定数に書換え履歴があるかどうかのフラグを監視することによって書換えの有無を判定する工程、221bは該工程221aの判定がＮＯであってＲＡＭメモリ113が書換え変更されていないときに作用し、第二ブロック112bの内容とRAMメモリ113の転送記憶領域の内容が一致しているかどうかを比較する一致判定手段としての工程である。
222は上記工程221aの判定がYESであって書換え有りのとき、又は上記工程221bに続いて作用し、RAMメモリ113内に格納されている半固定制御定数と可変制御定数データが第一ブロック112a内に格納されている基準データの上下限値内の値となっているかどうかを判定する帯域比較工程、223は該工程222に続いて作用し、上記工程220〜222において全ての判定が正常であれば動作終了工程219へ移行し、どれかの工程に異常があれば工程225へ移行する分岐工程、224は上記工程220〜222によって構成された記憶判定用工程ブロック、225は上記工程ブロック224によるRAMメモリ113の異常判定結果が異常であったときにこれを記憶しておく異常履歴記憶工程であり、該工程225に続いて上記工程209移行するように構成されている。
【００２９】
230は上記工程205が第一ブロック112aの異常判定を行ったときに判定結果が異常であればこれを記憶しておく異常履歴記憶工程、231は該工程に続いて作用し、エラー出力ER1を発生する工程あり、該工程231に続いて上記終了工程219へ移行するように構成されている。
240は上記工程201の判定がＮＯであって電源スイッチ107がONからOFFになったと判定されたときに作用し、RAMメモリ113に格納されていた各種初期測定データや学習データを第一ブロック112aや第二ブロック112bに転送保存する退避処理工程ブロック、249は該工程ブロック240に続いて作用し、駆動出力DR1・DR2を停止する工程であり、該工程249に続いて動作終了工程219へ移行するようになっている。
なお、上記工程ブロック240の詳細は図３に示すとおりである。
【００３０】
続いて、退避処理工程ブロック240における退避処理動作について、図３のフローチャートを用いて説明する。
図３において、241はサブルーチンプログラムの動作開始工程、240は図２における転送退避処理の工程ブロック、248は元工程に復帰する工程であり、上記工程ブロック240は以下に説明する工程242aから工程246によって構成されている。
242aは上記工程241に続いて作用し、第二ブロック112b内の管理データである履歴情報を監視することによって半固定制御定数が既に第一ブロック112aに書込み保存されているかどうかを判定する工程、242bは該工程242aの判定がＮＯであってまだ書込みされていないときに作用し、ＲＡＭメモリ113における該当領域のデータを第一ブロック112aの半固定制御定数の書込み領域に転送保存する工程であり、該工程242bは第一の転送退避手段となるものである。
【００３１】
243aは上記工程242aの判定がYESであって半固定制御定数が保存済みであるとき、又は上記工程242bに続いて作用し、第二ブロック112bが第１１領域まで使用された満杯状態であるかどうかを判定する工程、243bは該工程243aの判定がYESであって満杯状態であるときに作用し、第二ブロック112bに書込みされている180点の可変制御定数のそれぞれについて10回分（第２領域から第１１領域に保存されている）の平均値を計算したり、異常コード番号別に異常発生回数を集計する工程である。
244は該工程243bに続いて作用し、第二ブロック112b内のデータを一括消去する工程、245は該工程244に続いて作用し、上記工程243bで算出されRAMメモリ113の書き込まれていた管理データを第二ブロック112bの第１領域に書込み保存する工程、246は上記工程243aの判定がＮＯであって第二ブロック112bが満杯ではないとき、又は上記工程245に続いて作用し、ＲＡＭメモリ113で学習記憶された最新の可変制御定数を第二ブロック112bの第２領域から順次書込み保存する工程、248は上記工程246に続いて移行する復帰工程であり、上記工程244は一括消去手段となるものである。
【００３２】
図２と図３に関する動作を概括的に再度説明すると、電源スイッチ107が投入された初回動作においては工程205による第一ブロック112aの基本領域の異常診断や工程210による第一ブロック112aや第二ブロック112bの追加領域の異常診断が行われる。
システム異常判定手段に相当する工程205に異常があれば、工程231でエラー出力ER1が発生し、図１に示すとおりマイクロプロセッサ110をリセットして再起動させると共に、計数回路121aによって異常発生が計数加算され、計数加算値が所定値を超過すると負荷電源リレー106bが遮断されるようになっている。       
また、異常履歴記憶手段である工程230は異常コード番号を記憶して、工程ブロック240において第二ブロック112bに書込み保存するようになっている。
【００３３】
異常判定手段に相当する工程210や工程212に異常があれば、異常履歴記憶手段である工程216で異常コード番号を記憶し、工程217でエラー出力ER2を発生して図１の異常警報・表示器106aを作動させると共に、第二の転送手段である工程218によって第一ブロック112aから基準データの平均値又は代表値又は初期値がRAMメモリ113に転送される。
ビット情報の欠落・混入検出手段に相当する工程210に異常がなければ、帯域比較手段である工程212によって第一ブロック112a内の半固定制御定数や第二ブロック112b内の可変制御定数が第一ブロック112aに格納されている基準データの範囲内の値であるかどうかを判定するようになっている。
帯域比較手段である工程212が正常判定であれば、第一の転送手段である工程214へ移行して第一ブロック112a内の半固定制御定数や第二ブロック112b内可変制御定数がRAMメモリ113に転送書込みされるようになっている。
【００３４】
以上のようにしてRAMメモリ113への半固定制御定数や可変制御定数の書込みが行われた後に、記憶判定手段である工程ブロック224において定期的にRAMメモリ113の診断が行われ、RAMメモリ113の内容に異常があれば異常履歴記憶手段である工程225で異常コード番号を記憶し、第二ブロック112bの状態に応じて工程214又は工程218によって再度RAMメモリ113に対する書込み処理が行われるようになっている。
電源スイッチ107が遮断されると退避処理手段である工程ブロック240によって初期測定データ又は管理データや異常履歴情報・各種学習データなどが第一ブロック112a又は第二ブロック112bに転送保存され、続いて電源遅延遮断手段である工程249によって電源リレー駆動出力DR1や負荷電源リレー駆動出力DR2が停止される。
【００３５】
上記工程205・210・220で説明したサムチェックはビット情報の欠落・混入検出手段の一つの方法であり、ここで述べるサムチェックは例えば多数のデータをバイナリ加算してその加算値に対する補数値を予めデータ集団の最後に付加しておくことによって、サムチェック時には付加された補数データを含めた全データをバイナリ加算することによって各データが正常であればオール０の加算結果が得られることに着目した異常検出手段となっている。
特に、工程210のように第一ブロック112a内の半固定制御定数領域や第二ブロック122内の第２領域・第３領域・・・第11領域のように分割された領域に関するサムチェック行うためには、各分割単位で補数データを格納しておく必要がある。
また、集団をなすデータの一部が変更された場合には、メモリ全体として上記サムチックにおける補数データも再計算して変更しておくのが一般的であるが、随時書換え変更を行いたくないフラッシュメモリでは、書込みされるデータ集団ごとに補数値を格納しておくことにより、メモリ全体としてのサムチェックに影響を及ぼさないようにしておくことができるものである。
【００３６】
以上の説明で明らかなとおり、この発明の実施の形態１による車載電子制御装置100aは、図１〜図３で示すように、外部ツール104から被制御車種対応の制御プログラムと制御数とが格納された不揮発メモリ111aと、演算処理用のＲＡＭメモリ113とを備えたマイクロプロセッサ110によって構成され、車載センサ群101・102からの入力信号と上記不揮発メモリ111aの内容に応動して車載電気負荷群103を制御すると共に、上記制御定数の少くとも一部は上記ＲＡＭメモリ113に転送されていて、運転中の学習演算結果として書換え変更される可変制御定数として扱われる車載電子制御装置100aであって、上記不揮発メモリ111aは、第一・第二のブロック単位で一括消去した後にデータの書込みが行えるフラッシュメモリが使用されている。
上記不揮発メモリ111aの第一ブロック112aには入出力制御プログラムと学習制御プログラムと固定制御定数とに加えて、初期転送書込手段203と第一・第二の転送退避手段242b・246と更新転送書込手段214・218と一括消去手段244とによって構成された制御定数処理プログラムと半固定制御定数と可変制御定数とに対する初期値データとが予め上記外部ツール104から格納され、更に該第一ブロック112aには調整運転後に半固定制御定数が追加格納されると共に、上記不揮発メモリ111aの第二ブロック112bには可変制御定数が格納されるようになっている。
【００３７】
上記初期転送書込手段203は、調整運転開始時において上記初期値データを上記ＲＡＭメモリ113に転送して学習未完了時点における制御定数とする手段となっている。
上記第一の転送退避手段242bは、調整運転中に学習記憶され上記ＲＡＭメモリ113に書き込まれた半固定制御定数を上記第一ブロック112aの所定領域に追加格納する手段となっている。
上記第二の転送退避手段246は、調整運転及び実用運転中に学習記憶され逐次上記ＲＡＭメモリ113に更新書き込みされた可変制御定数を上記第二ブロック112bのアドレスを更新しながら逐次追加格納する手段となっている。
上記更新転送書込手段214・218は、上記第一の転送退避手段242bによって第一ブロック112aに格納された半固定制御定数と、上記第二の転送退避手段246によって第二ブロック112bに格納された最新の可変制御定数とを上記ＲＡＭメモリ113に転送して学習完了後における制御定数とする手段となっている。
上記一括消去手段244は、上記第二ブロック112bに逐次追加書込みされた可変制御定数の量が所定値に達した状態で、次回の追加書込みを行う前に実行されて、第二ブロック112bに書込みされていた全てのデータを消去する手段となっている。
従って、マイクロプロセッサと協働する不揮発メモリはプログラムメモリ領域とデータメモリ領域に分割されて共用使用されるのでメモリ構成が単純化されて小型安価となる。
また、プログラムメモリ領域である第一ブロックには制御プログラム以外に固定制御定数と半固定制御定数も格納し、データメモリ領域である第二ブロックには可変制御定数を格納することによって第二ブロックのメモリ容量を削減し、少ない容量のメモリ領域に限って一括消去可能回数を強化するので安価なフラッシュメモリを得ることができる。
更に、第二ブロックにはアドレスを変更しながら複数回の退避データの書込みを行ってから一括消去するようになっているので、全体としての書換え可能回数が大幅に増加する。
【００３８】
また、この発明の実施の形態１による車載電子制御装置においては、上記不揮発メモリ111aに書込みされる制御定数は、更に、プログラム固有情報と制御装置固有情報又は車両固有情報と学習記憶情報とに分類されると共に、上記不揮発メモリ111aの第一ブロック112aには学習値に対する異常判定用の基準データが格納されている。
上記プログラム固有情報は、上記入出力制御プログラムに付随して決定された一定不変の設計定数となる固定制御定数である。
上記制御装置固有情報は、車載電子制御装置100aに内蔵された定電圧電源装置118の出力電圧精度やＡＤ変換器の変換精度等の部品バラツキを補正するための校正値情報であって、製品個々では異なる値であっても初期測定値として一旦格納されるとその後の変化が無い半固定制御定数である。
上記車両固有情報は、車載電子制御装置100aが搭載された車両の制御仕様を選択決定するための車種情報、或いは車載電子制御装置100aに外部接続された車載センサの特性精度情報等の環境情報であって、搭載車両の個々では異なる値であっても初期値又は初期測定値として一旦格納されると外部接続された部品の交換が行われるまではその後の変化が無い制御定数であって、この実施形態においては半固定制御定数に属して扱われている。
【００３９】
上記学習記憶情報は、車両の運転特性を実測した結果として得られる運転制御情報、或いは車載センサ・電気負荷の特性劣化情報等の変動情報であって、運転開始時に初期値として一旦格納された後、所定範囲内での変動が想定される可変制御定数である。
上記基準データは、上記半固定制御定数又は可変制御定数に対する許容上下限値又は代表値に対する許容変動幅を包含しているものである
従って、半固定制御定数を第一ブロック112aに格納することによって、第二ブロック112bに格納されるデータ量をなるべく少なくして、第二ブロック112bに対する書込み可能回数を多くすることによって、第二ブロック112bの一括消去寿命回数が少なくても、全体としての書込み可能回数を増大させることができると共に、学習演算や転送処理に伴う異常発生に対しては基準データを参照することによって代替処理が行える特徴がある。
【００４０】
また、この発明の実施の形態１による車載電子制御装置においては、上記第一ブロック112aに格納される制御定数処理プログラムは更に、異常判定手段210・212と上記更新転送書込手段に関する第一・第二の転送手段214・218とを備えている。
上記異常判定手段は、上記第一ブロック112aに格納されている半固定制御定数と上記第二ブロック112bに格納されている可変制御定数に対するサムチェックによるビット情報の欠落・混入検出手段210と、上記半固定制御定数と可変制御定数の内容が上記基準データで指定された許容範囲内にあるかどうかを比較する帯域比較手段212とによって構成されている。
上記第一の転送手段214は、上記異常判定手段210・212が正常判定であった時に選択されて、上記半固定制御定数又は可変制御定数の内容を上記ＲＡＭメモリ113へ転送書込みする更新転送書込手段となっている。
上記第二の転送手段218は、上記異常判定手段210・212が異常判定であった時に選択されて、上記基準データの平均値又は代表値である推定定数又は初期値データを上記ＲＡＭメモリ113へ転送書込みする更新転送書込手段となっている。
従って、プログラムツール104によって予め転送書込みされないで、フラッシュメモリ111aに対して事後書込みされたデータは自己チェックされながら使用されるので安全性が向上する特徴がある。
【００４１】
また、この発明の実施の形態１による車載電子制御装置においては、上記第一ブロック112aに格納される制御定数処理プログラムは更に、上記ＲＡＭメモリ113に対する記憶判定手段224となるプログラムを備えている。
上記記憶判定手段224は、上記ＲＡＭメモリ113に対するサムチェックによるのビット情報の欠落・混入検出手段220、又は不揮発メモリ111aに格納されている可変制御定数と書換え変更前のＲＡＭメモリ113の内容との一致判定手段221b、又は上記基準データに対する帯域比較手段222によって構成され、上記記憶判定手段224によってＲＡＭメモリ113の内容が異常であると判定された時には、上記第一又は第二の転送手段214・218によってＲＡＭメモリ113への更新転送書込みが実行されるものである。
従って、運転中にノイズ誤動作等によってＲＡＭメモリ113の内容が変化しても、定期的に記憶判定を実行しておくことにより、速やかに第一ブロック112aに格納されている半固定制御定数や第二ブロック112bに格納されている可変制御定数を再度ＲＡＭメモリ113に転送使用することができるので安全性が向上する特徴がある。
【００４２】
また、この発明の実施の形態１による車載電子制御装置においては、上記第一ブロック112aに格納されている第一・第二の転送退避手段242b・246は更に、車載電子制御装置100aの運転中に閉路される電源スイッチ107が遮断されてから車載電子制御装置100aに対する制御電源が遮断されるまでの遅延期間において作用するものであって、上記ＲＡＭメモリ113に格納されている半固定制御定数又は可変制御定数を上記フラッシュメモリ111aの第一・第二ブロック112a・112bに格納保存する手段となっている。
従って、車両の運転制御が終了してからフラッシュメモリ111aに対する退避処理が行われるので、退避処理に時間がかかっても車両走行の安全性や制御性能に影響がなくなる特徴がある。
【００４３】
また、この発明の実施の形態１による車載電子制御装置においては、上記フラッシュメモリ111aにおいて、可変制御定数が書込みされる側の第二ブロック112bには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた複数の可変制御定数の平均値が含まれている。
従って、平均値の推移等を監視して車両制御の参考情報として活用することができる特徴がある。
【００４４】
また、この発明の実施の形態１による車載電子制御装置においては、上記第一・第二の転送退避手段242b・246によってＲＡＭメモリ113から転送書込みされる複数の半固定制御定数又は可変制御定数に対する補正データが付加されていて、該補正データは補正データを含む全退避データに対するサム値が零となるような補正データであって、上記第一・第二の転送退避手段242b・246によってフラッシュメモリ111a内の一部のデータが変化しても、全体のサム値に変動が生じないように構成されている。
従って、フラッシュメモリ111aに格納されるデータが順次追加されても、全体としサムデータの書換え変更が不要であって、フラッシュメモリ111aの書換え寿命に影響を与えない特徴がある。
【００４５】
また、この発明の実施の形態１による車載電子制御装置においては、上記フラッシュメモリ111aの第一ブロック112aは更に、上記異常判定手段210・212に応動する異常警報・表示手段217となるプログラムを備えている。
上記異常警報・表示手段217は、上記マイクロプロセッサ110が上記第二の転送手段218に基づく半固定制御定数又は可変制御定数によって車載電気負荷103の制御を行っていることを報知するものである。
従って、車両の運行は続行しているものの、半固定制御定数や可変制御定数が理想的な値ではなく、例えば燃費や排気ガスが最適条件にはなっていないなどの異常状態であることを報知して、保守点検を促すことができる特徴がある。
【００４６】
また、この発明の実施の形態１による車載電子制御装置においては、上記マイクロプロセッサ110には、更に、ウォッチドッグタイマ120と計数回路121aと駆動停止回路122とが接続されると共に、上記フラッシュメモリ111aの第一ブロック112aは更に、システム異常判定手段205となるプログラムを備えている。
上記ウォッチドッグタイマ120は、上記マイクロプロセッサ110が発生するウォッチドッグ信号WDのパルス幅が異常であるときに上記マイクロプロセッサ110を一時的にリセットして再起動させるリセット信号出力RSTを発生するタイマ回路となっている。
上記システム異常判定手段205は、上記第一ブロックの中の少なくとも制御プログラム領域に対するサムチェックによるビット情報の欠落・混入検出手段によって構成されると共に、システム異常判定手段205が異常判定を行った時には上記マイクロプロセッサ110を一時的にリセットして再起動させる信号回路を備えている。
上記計数回路121aは、上記ウオッチドグタイマ120とシステム異常判定手段205によるマイクロプロセッサ110のリセット回数が所定値を超過した時に計数出力を発生すると共に、電源投入時にリセットされる計数回路となっている。
上記駆動停止回路122は、上記計数回路121aが計数出力を発生している時に作用して、上記車載電気負荷群103の一部又は全部に対する負荷電源リレー106bの駆動出力を停止する回路となっている。
【００４７】
従って、異常発生時に直ちにマイクロプロセッサ110を再起動することにより、異常発生原因がノイズによる一時的なものであれば正常運転を続行することができると共に、ノイズが頻発したり、継続的な異常がある場合には安全走行に関わる一部の電気負荷に対する給電を停止して退避運転が行える特徴がある。
また、電源スイッチ107を一旦遮断して再起動することにより、異常記憶状態がリセットされるので、部品故障等による継続的異常でない場合には再度正常運転状態に復帰することができる特徴がある。
【００４８】
また、この発明の実施の形態１による車載電子制御装置においては、上記フラッシュメモリ111aの第一ブロック112aは、更に、異常履歴記憶手段216・225・230となるプログラムを備えると共に、可変制御定数が保存される側の第二ブロック112bは更に履歴情報保存領域を備えている。
上記異常履歴記憶手段は、上記システム異常判定手段205・異常判定手段210・212又は記憶判定手段224のいずれかによってフラッシュメモリ又はＲＡＭメモリの異常発生が検出されたときに作用して、異常発生情報を上記ＲＡＭメモリ113に格納すると共に、上記第二の転送退避手段246の動作時点において上記異常履歴記憶手段によって記憶されたＲＡＭメモリ113の異常発生情報を上記第二ブロック112bの履歴情報保存領域に転送するデータ保存手段となっている。
従って、順次書込み保存された異常履歴を観察することによって、車両環境に関する参考情報を得ることができる特徴がある。
【００４９】
また、この発明の実施の形態１による車載電子制御装置においては、上記フラッシュメモリ111aにおいて、可変制御定数が書込みされる第二ブロック112bには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた異常履歴の発生回数を異常コード番号別に集計した異常履歴集計データを包含するようになっている。
従って、順次書込み保存された異常履歴の累積情報観察することによって、長期間にわたる車両環境に関する参考情報を得ることができる特徴がある。
【００５０】
実施の形態２．
図４は、この発明の実施の形態２による車載電子制御装置の全体構成を示すブロック図である。
以下、図１に示した実施の形態１による車載電子制御装置との相違点を中心として説明する。
図２において、100ｂは、一枚の電子基板で構成され、密閉筐体に収納された実施の形態２による車載電子制御装置である。
まず、本実施の形態による車載電子制御装置100bの外部に接続されるものについて説明する。
101はON/OFF動作の車載センサ群、102はアナログ系車載センサ群、103は車載電気負荷群、104は外部ツール、105は車載バッテリ、107は電源スイッチ、106aは異常警報・表示器、106bは負荷電源リレーであって、図１のものと同様に構成されている。
109は電源遅延遮断回路であり、電源スイッチ107が閉路すると直ちに導通し、電源スイッチ107が開路すると所定時間だけ遅れて開路する開閉回路となっている。
【００５１】
次に、上記車載電子制御装置100bの内部の構成について説明する。
110はマイクロプロセッサ、111bはブロック単位で一括消去が行えるフラッシュメモリである不揮発メモリ、112a該フラッシュメモリの第一ブロック、112ｂは第二ブロック、112cは第三ブロック、113は演算処理用のＲＡＭメモリ、114はON/OFF信号用の入力信号用インタフェース回路、115はアナログ入力インタフェース回路、116は出力信号用インタフェース回路、117はツールインタフェース回路である。
上記不揮発メモリ111b・RAMメモリ113やインタフェース回路114〜117は、図１のものと同様に上記マイクロプロセッサ110に対してバス接続されている。
118は上記電源遅延遮断回路109を介して車載バッテリ105に接続された定電圧電源装置、119は電源検出回路、120はウォッチドッグタイマであって、いずれも図１と同様に構成されている。
121bはセット入力Ｓとリセット入力Ｒとを備えたフリップフロップ回路等による異常記憶回路であり、該異常記憶回路は上記ウオッチドグタイマ120のリセット信号出力RST又は上記マイクロプロセッサ110が発生するエラー出力ER1によってセットされ、上記電源検出回路119による電源立上がりパルスによってリセットされるようになっている。
【００５２】
122は論理積素子で構成された駆動停止回路であり、該駆動停止回路の入力には上記異常記憶回路121bによる異常記憶出力の論理反転入力と上記マイクロプロセッサ110による負荷電源駆動出力DRが接続され、駆動停止回路122の出力には上記負荷電源リレー106bが接続されている。
なお、上記異常警報・表示器106aは上記マイクロプロセッサ110が発生するエラー出力ER2によって駆動されるようになっている。
また、車載電気負荷群103の多くは電源スイッチ107を介して車載ベッテリ105から給電されるようになっているが、例えば吸気スロットル弁の開閉駆動用モータ等の車両の安全走行に重大な影響を及ぼす一部の車載電気負荷は負荷電源リレー106bを介して給電されるようになっている。
【００５３】
次に、図４に示した実施の形態２による車載電子制御装置の作用動作について説明する。
図４において、マイクロプロセッサ110は、ON/OFF動作の車載センサ群101の動作状態とアナログ系車載センサ群102の信号レベルと不揮発メモリ111bの内容に応じて車載電気負荷群103を制御するものであるが、不揮発メモリ111bに対しては、予め外部ツール104から制御プログラムや制御定数が書き込まれている。
不揮発メモリ111bは全体として例えば512Ｋバイトのメモリ容量を有するフラッシュメモリであり、該フラッシュメモリの第一ブロック112aは504Ｋバイト、第二ブロック112bは４Ｋバイト、第三ブロック112cは４Ｋバイトのメモリ容量配分となっている。
第一ブロック112aには入出力制御プログラムや学習制御プログラムに加えて、後述する制御定数処理プログラムが格納されている。
第一ブロック112aには上記のプログラム領域以外に定数格納領域が残されていて、該定数格納領域には固定制御定数と半固定制御定数の一部と初期値データと基準データとが格納されている。
交互に使用される第二ブロック112b又は第三ブロック112cには可変制御定数とみなされた半固定制御定数の残りの一部と可変制御定数と管理データと履歴情報が格納されている。
【００５４】
上記第一ブロック112aの定数格納領域に格納される固定制御定数は、上記入出力制御プログラムに付随して決定された一定不変の設計定数となるプログラム固有情報に関するものである。
上記第一ブロック112aの定数格納領域に格納される半固定制御定数は、車載電子制御装置100bに内蔵された定電圧電源装置118の出力電圧精度や入力インタフェース回路115に内蔵された図示しないＡＤ変換器の変換精度等の部品バラツキを補正するための校正値情報であって、製品個々では異なる値であっても初期測定値として一旦格納されるとその後の変化が無い制御装置固有情報に関するものである。
上記第二ブロック112b又は第三ブロック112cに格納される半固定制御定数としては、車載電子制御装置100bが搭載された車両の制御仕様を選択決定するための車種情報、或いは車載電子制御装置100bに外部接続された車載センサの特性精度情報等の環境情報であって、搭載車両の個々では異なる値であっても初期値又は初期測定値として一旦格納されると外部接続された部品の交換が行われるまではその後の変化が無い車両固有情報に関するものであるが、この実施形態では可変制御定数の一部として扱われている。
【００５５】
上記第一ブロック112aの定数格納領域に格納される初期値データは、上記半固定制御定数又は可変制御定数に関する初期測定や学習演算が行われる前段階における仮の値として使用される０又は特定の定数値である。
上記第一ブロック112aの定数格納領域に格納される基準データは、上記半固定制御定数又は可変制御定数に対する許容上下限値又は代表値に対する許容変動幅を示すデータであり、初期測定誤差や学習演算結果が異常であるときには推定値として平均値又は代表値又は上記初期値が使用されることになる。
なお、上記基準データとして図１の実施形態で説明したとおりであり、少なくとも変動が許容される上下限値を含むデータであれば良い。
【００５６】
上記第二ブロック112b又は第三ブロック112cに格納される可変制御定数は、車両の運転特性を実測した結果として得られる運転制御情報、或いは車載センサ・電気負荷の特性劣化情報等の変動情報であって、運転開始時に初期値として一旦格納された後、実用運転段階において所定範囲内での変動が想定される学習記憶情報に関するものである。
上記第二ブロック112b又は第三ブロック112cに格納される管理データとしては、第二ブロック112b又は第三ブロック112cの一括消去回数と一括消去前に順次格納されていた多数の可変制御定数の平均値と最大値と最小値がある。
上記第二ブロック112b又は第三ブロック112cに格納される履歴管理データは、第二ブロック112b又は第三ブロック112cの一括消去前に順次格納されていた異常履歴の発生回数を異常コード番号別に集計した異常履歴集計データである。
【００５７】
上記第二ブロック112b又は第三ブロック112cの書込み領域は、先頭位置にある一括消去回数データに続いて例えば８分割された領域があり、１分割の単位領域には１データが２バイトの語長を持つ255点のデータが格納できるようになっていて、合計では255×２×８＋２＝4082＜4096（４Ｋバイト）バイトが使用されている。
255点のデータの内、245点は各種学習項目に割り付けられ、残り10点は９種類以下の異常発生コード番号と後述のＣＲＣチェック用補正データ１点に割り付けられている。
８分割された書込み領域の第１領域には各種学習項目245点に関する過去10回分の平均値が格納され、第２領域には過去の最大値、第３領域には過去の最小値が格納される。
また、８分割された書込み領域の第１領域には９種類の異常コードに対する過去の累積回数とＣＲＣチェック用の補正データが格納され、第２領域と第３領域の異常コード欄は空白となっている。
更に、８分割された書込み領域の第４領域〜第８領域には245点の学習データと発生した９種類の異常コード番号とＣＲＣチェック用の補正データが書き込まれる。
なお、第二ブロック112b又は第三ブロック112cの先頭位置に書き込まれている一括消去回数は、第二ブロック112b又は第三ブロック112cが一括消去される都度に一括消去回数が増加し、この回数が例えば１万回を超過したような場合には後述の異常判定手段によって異常報知されるようになっている。
【００５８】
上記第一ブロック112a内のデータは半固定制御定数を除いて全て外部ツール104から予め転送書込みされているが、半固定制御定数については車載電子制御装置100bの出荷検査や実車に搭載された初回通電時にマイクロプロセッサ110によって初期測定されて、RAMメモリ113を介して第一ブロック112aの空白領域に転送書込みされるようになっている。
第二ブロック112b又は第三ブロック112c内の半固定制御定数も車載電子制御装置100bの出荷検査や実車に搭載された初回通電時にマイクロプロセッサ110によって初期測定されて、RAMメモリ113を介して転送書込みされるようになっている。
また、第二ブロック112b又は第三ブロック112c内の可変制御定数は車両の実用運転中において、マイクロプロセッサ110によって学習演算され、逐次第二ブロック112b又は第三ブロック112cの書込み分割領域を変更しながらRAMメモリ113から転送書込みされるようになっている。
第二ブロック112b又は第三ブロック112cの一方のブロックに対して学習データが順次書き込まれ、やがて第８領域まで書き込まれると、この時点で他方のブロックの全体が一括消去され、当該他方のブロックに対して管理データである第１・第２・第３領域の書込みが行われてから、新たに発生した学習データが第４領域に書き込まれることになる。
その後は当該他方のブロックに対して学習データが順次書き込まれ、やがて満杯になると一方のブロック側へ切り替わるようになっている。
【００５９】
第二ブロック112b又は第三ブロック112cの内容に異常があるときにはエラー出力EＲ２によって異常警報・表示器106aが作動するが、第一ブロック112aの内容に異常があるとラー出力ER1が発生してマイクロプロセッサ110をリセットして再起動すると共に、異常記憶回路121bで異常状態を記憶して駆動停止回路122を介して負荷電源リレー106bを遮断するようになっている。
【００６０】
ウオッチドグタイマ120はマイクロプロセッサ110が発生するウオッチドグ信号WDを視して、信号幅に異常があればマイクロプロセッサ110をリセット・再起動すると共に、異常記憶回路121bはこれを記憶して駆動停止回路122を介して負荷電源リレー106bを遮断するようになっている。
異常記憶回路121bが異常発生を記憶して負荷電源リレー106bが遮断されても、燃料噴射用電磁弁や点火コイルは動作可能であって安全な退避運転が行えると共に、異常発生が一時的なノイズ誤動作であったような場合には、電源スイッチ107を一旦遮断して再起動すると、電源検出回路119によって異常記憶回路121bがリセットされ、負荷電源リレー106bの動作が回復できるようになっている。
【００６１】
図４のとおり構成された実施の形態２による車載電子制御装置動作について、図５に示した動作説明用のフローチャートを用いて説明する。
図５において、500はマイクロプロセッサ110による制御定数処理プログラムの動作開始工程、501は該工程500に続いて作用し、ＲＡＭメモリ113に格納されている学習データを第二ブロック112b又は第三ブロック112cに退避する時期であるかどうかを判定する工程であり、該工程501では例えばエンジンの低速回転中又は電源スイッチ107が遮断された時に全体として数時間に一度の割合で退避処理を実行させるような判定手段となっている。
502は該工程501がＮＯの判定であって退避時期ではないときに作用し、第二ブロック112b又は第三ブロック112c内に格納されている管理データの一つである履歴フラグを監視することによって初期設定が完了しているかどうかを判定する工程、503は該工程502の判定がYESであって初期設定が完了していないときに作用し、第一ブロック112aに格納されている半固定制御定数や可変制御定数の初期値をＲＡＭメモリ113に転送すると共に、初期設定フラグをセットする初期転送書込手段となる工程であり、ここで設定された初期設定フラグは後述の工程ブロック540において第二ブロック112b又は第三ブロック112cの第１領域において履歴情報の一つとして格納保存されるようになっている。
504は上記工程502の判定がＮＯであって初期設定が完了しているとき、又は上記工程503に続いて作用し、点検動作を行うかどうかを判定する工程であり、該工程504では図示しない判定手段によって通常はNOの判定を行い、電源投入直後やエンジン回転速度が低いときには定期的にYESの判定動作を行うようになっている。
【００６２】
505は上記工程504の判定がYESであって点検を行う判定であったときに作用し、第一ブロック112a内に格納されている全てのデータに関するＣＲＣチェックを行って、ビット情報の欠落・混入の有無を検出するシステム異常判定手段となる工程である。
506は上記工程505に続いて作用し、第一ブロック112aにビット情報の欠落・混入等の異常がなければ工程508へ移行し、異常があれば工程530へ移行する分岐工程、508はマイクロプロセッサ110が負荷電源リレー駆動出力DRを発生する工程、509は該工程508に続いて作用し、後述の工程ブロック540による退避処理が行われたことがあるかどうかを判定する工程であり、該工程509の判定がＮＯであってまだ退避処理が行われていないときには後述の動作終了工程519へ移行するようになっている。
510aは上記工程509の判定がＹＥＳであって退避済みであるときに作用し、現在使用中のブロックが第二ブロック112bであるか第三ブロク112cであるかを判定する工程、510bは該工程510aの判定が第二ブロック112bの使用中であるときに作用し、第二ブロック112b内に格納されている全てのデータに関するＣＲＣチェックを行って、ビット情報の欠落・混入の有無を検出する異常判定工程、510cは上記工程510aの判定が第三ブロック112cの使用中であるときに作用し、第三ブロック112c内に格納されている全てのデータに関するＣＲＣチェックを行って、ビット情報の欠落・混入の有無を検出する異常判定工程である。
511は上記工程510b・510cに続いて作用し、第二ブロック112b又は第三ブロック112c内にビット情報の欠落・混入等の異常がなければ工程512へ移行し、異常があれば工程516へ移行する分岐工程、512は第二ブロック112b又は第三ブロック112c内に格納されているデータが第一ブロック112a内に格納されている基準データの上下限値内の値となっているかどうかを判定する帯域比較工程である。
【００６３】
513aは上記工程512に続いて作用し、帯域比較で異常がなければ工程513bへ移行し、異常があれば工程516へ移行する分岐工程、513bは第二ブロック112b又は第三ブロック112の先頭位置に書き込まれている一括消去回数が所定回数以下であるかどうかを判定し、所定回数を超過していると工程516へ移行し、所定回数以下であれば工程514へ移行する分岐工程となっている。
514は第一ブロック112aの半固定制御定数や第二ブロック112b又は第三ブロック112cの最新データをRAMメモリ113に転送書込みする第一の転送工程、516は上記工程511・513a・513bの判定がＮＯであったときに作用する異常履歴記憶工程、517は該工程516に続いて作用し、エラー出力ER2を発生する異常警報表示手段となる工程、518は該工程517に続いて作用し、第一ブロック112aに格納されている基準データの平均値又は代表値又は初期値データをRAMメモリ113に転送書き込みする第二の転送工程、519は上記工程514・518に続いて作用する動作終了工程であり、マイクロプロセッサ110は該動作終了工程において他の制御動作を行った後、再度動作開始工程500へ移行するようになっている。
【００６４】
520は上記工程504の判定がＮＯであってフラッシュメモリ111aに対する点検動作を行わない判定であったときに作用し、RAMメモリ113内に格納されているデータの内少なくとも上記工程514又は工程518によって転送書込みされた半固定制御定数や可変制御定数の格納領域に関するＣＲＣチェックを行って、ビット情報の欠落・混入の有無を検出する記憶判定工程、521aは該工程520に続いて作用し、RAMメモリ113内の可変制御定数に書換え履歴があるかどうかのフラグを監視することによって書換えの有無を判定する工程、521bは該工程521aの判定がＮＯであってＲＡＭメモリ113が書換え変更されていないときに作用し、第二ブロック112b又は第三ブロック112cの最新データとRAMメモリ113の転送記憶領域の内容が一致しているかどうかを比較する一致判定手段としての工程である。
522は上記工程521aの判定がYESであって書換え有りのとき、又は上記工程521bに続いて作用し、RAMメモリ113内に格納されている半固定制御定数又は可変制御定数データが第一ブロック112a内に格納されている基準データの上下限値内の値となっているかどうかを判定する帯域比較工程、523は該工程522に続いて作用し、上記工程520〜522において全ての判定が正常であれば動作終了工程519へ移行し、どれかの工程に異常があれば工程525へ移行する分岐工程、524は上記工程520〜522によって構成された記憶判定用工程ブロック、525は上記工程ブロック524によるRAMメモリ113の異常判定結果が異常であったときにこれを記憶しておく異常履歴記憶工程であり、該工程525に続いて上記判定工程509へ移行するように構成されている。
【００６５】
530は上記工程506の判定がＮＯであって第一ブロック112aの異常があったときに作用し、これを記憶しておく異常履歴記憶工程、531は該工程に続いて作用し、エラー出力ER1を発生する工程あり、該工程531に続いて上記終了工程519へ移行するように構成されている。
540は上記工程501の判定がYESであって退避処理を行う判定であったときに作用し、RAMメモリ113に格納されていた各種初期測定データや学習データを第一ブロック112a又は第二ブロック112b又は第三ブロック112cに転送保存する退避処理工程ブロックであり、該工程ブロック540に続いて動作終了工程519へ移行するようになっている。
なお、上記退避処理工程ブロック540の詳細は図６に示すとおりである。
【００６６】
続いて、退避処理工程ブロック540における退避処理動作について、図６のフローチャートを用いて説明する。
図６において、541はサブルーチンプログラムの動作開始工程、540は図５における転送退避処理の工程ブロック、548は元工程に復帰する工程であり、上記工程ブロック540は以下に説明する工程542aから工程ブロック547によって構成されている。
542aは上記工程541に続いて作用し、第二ブロック112b又は第三ブロック112c内の管理データである履歴情報を監視することによって半固定制御定数の一部が既に第一ブロック112aに書込み保存されているかどうかを判定する工程、542bは該工程542aの判定がＮＯであってまだ書込みされていないときに作用し、ＲＡＭメモリ113における該当領域のデータを第一ブロック112aの半固定制御定数の書込み領域に転送保存する工程であり、該工程542bは第一の転送退避手段となるものである。
【００６７】
542cは上記工程542aの判定がYESであって半固定制御定数が保存済みであるとき、又は上記工程542bに続いて作用し、後述の工程545b又は工程555bでセットされる状態フラグを監視することによって現在の使用ブロックが第二ブロック112bであるか第三ブロック112cであるかを判定する工程、543aは上記工程542cの判定が第二ブロック112b使用中であったときに作用し、第二ブロック112bが第８領域まで使用された満杯状態であるかどうかを判定する工程、543bは該工程543aの判定がYESであって満杯状態であるときに作用し、第二ブロック112bに書込みされている245点の可変制御定数のそれぞれについて10回分（第二・第三ブロックの第４領域から第８領域に保存されている）の平均値を計算したり、最大値と最小値を抽出して第２領域と第３領域に保存されている過去の最大値と最小値を含めた最大値と最小値を算出したり、異常コード番号別に異常発生回数を集計したり、第二ブロック112bに保存されていた一括消去回数を読み出して１を加算した消去回数を算出する工程である。
【００６８】
544は該工程543bに続いて作用し、第三ブロック112c内のデータを一括消去する工程、545aは該工程544に続いて作用し、上記工程543bで算出されRAMメモリ113に書き込まれていた管理データを第三ブロック112cの第１・第２・第３領域に書込み保存する工程、545bは第三ブロック112cが使用開始されたことを示す状態フラグをセットし、第二ブロック112bの使用が終了したことを示すために状態フラグをリセットする工程、546aは該工程545bに続いて作用し、ＲＡＭメモリ113で学習記憶された最新の可変制御定数を第三ブロック112cの第４領域に書込み保存する工程、546bは上記工程543aの判定がＮＯであって第二ブロック112bが満杯ではないときに作用し、ＲＡＭメモリ113で学習記憶された最新の可変制御定数を第二ブロック112bの第４領域以降に順次書込み保存する工程、548は上記工程546a・546bに続いて移行する復帰工程であり、上記工程544は交互一括消去手段となるものである。
【００６９】
553aは上記工程542cの判定が第三ブロック112c使用中であったときに作用し、第三ブロック112cが第８領域まで使用された満杯状態であるかどうかを判定する工程、553bは該工程553aの判定がYESであって満杯状態であるときに作用し、第三ブロック112cに込みされている245点の可変制御定数のそれぞれについて10回分（第二・第三ブロックの第４領域から第８領域に保存されている）の平均値を計算したり、最大値と最小値を抽出して第２領域と第３領域に保存されている過去の最大値と最小値を含めた最大値と最小値を算出したり、異常コード番号別に異常発生回数を集計したり、第三ブロック112cに保存されていた一括消去回数を読み出して１を加算した消去回数を算出する工程である。
【００７０】
554は該工程553bに続いて作用し、第二ブロック112b内のデータを一括消去する工程、555aは該工程554に続いて作用し、上記工程553bで算出されRAMメモリ113に書き込まれていた管理データを第二ブロック112bの第１・第２・第３領域に書込み保存する工程、555bは第二ブロック112bが使用開始されたことを示す状態フラグをセットし、第三ブロック112cの使用が終了したことを示すために状態フラグをリセットする工程、556aは該工程555bに続いて作用し、ＲＡＭメモリ113で学習記憶された最新の可変制御定数を第二ブロック112bの第４領域に書込み保存する工程、556bは上記工程553aの判定がＮＯであって第三ブロック112cが満杯ではないときに作用し、ＲＡＭメモリ113で学習記憶された最新の可変制御定数を第三ブロック112ｃの第４領域以降に順次書込み保存する工程であり、上記工程556a・556bに続いて上記復帰工程548へ移行すると共に、上記工程554は交互一括消去手段となるものである。
なお、547は上記工程546a・546b・556a・556bによって構成された工程ブロックであり、該工程ブロックは第二の転送退避手段となるものである。
【００７１】
図５と図６に関する動作を概括的に再度説明すると、工程504がフラッシュメモリ111bの点検を行うと判定したときには、工程505による第一ブロック112aの異常診断や工程510b又は工程510cによる第二ブロック112b又は第三ブロック112cの異常診断が行われる。
システム異常判定手段に相当する工程505に異常があれば、工程531でエラー出力ER1が発生し、図4に示すとおりマイクロプロセッサ110をリセットして再起動させると共に、異常記憶回路121bによって異常発生が記憶されて負荷電源リレー106bが遮断されるようになっている。
また、異常履歴記憶手段である工程530は異常コード番号を記憶して、工程ブロック540において第二ブロック112b又は第三ブロック112cに書込み保存するようになっている。
【００７２】
異常判定手段に相当する工程510b・510cや工程512に異常があれば、異常履歴記憶手段である工程516で異常コード番号を記憶し、工程517でエラー出力ER2を発生して図４の異常警報・表示器106aを作動させると共に、第二の転送手段である工程518によって第一ブロック112aから基準データの平均値又は代表値又は初期値がRAMメモリ113に転送される。
ビット情報の欠落・混入検出手段に相当する工程510b・510cに異常がなければ、帯域比較手段である工程512によって第二ブロック112b又は第三ブロック112cの内容が第一ブロック112aに格納されている基準データの範囲内の値であるかどうかを判定するようになっている。
帯域比較手段である工程512が正常判定であれば、第一の転送手段である工程514へ移行して第一ブロック112a内の半固定制御定数や第二ブロック112b又は第三ブロック112c内の半固定制御定数と可変制御定数がRAMメモリ113に転送書込みされるようになっている。
【００７３】
以上のようにしてRAMメモリ113への半固定制御定数と可変制御定数の書込みが行われた後に、記憶判定手段である工程ブロック524において定期的にRAMメモリ113の診断が行われ、RAMメモリ113の内容に異常があれば異常履歴記憶手段である工程525で異常コード番号を記憶し、第二ブロック112b又は第三ブロック112cの状態に応じて工程514又は工程518によって再度RAMメモリ113に対する書込み処理が行われるようになっている。
電源スイッチ107が遮断される等の退避処理時期では退避処理手段である工程ブロック540によって初期測定データ又は管理データや異常履歴情報・各種学習データなどが第一ブロック112aと第二ブロック112b又は第三ブロック112cに転送保存される。
【００７４】
上記工程505・510b・510c・520で説明したＣＲＣチェックはビット情報の欠落・混入検出手段の一つの方法であり、ここでいうＣＲＣチェック（巡回冗長検査）では、第１領域から第８領域等のデータ集団内のバイナリ加算値を所定値で割って得られる剰余が、予め算出されていた剰余値と等しくなるかどうかを判定するものである。
また、集団をなすデータの一部が変更された場合には、メモリ全体として上記ＣＲＣチェックにおける剰余値も再計算して変更しておくのが一般的であるが、随時書換え変更を行いたくないフラッシュメモリでは、書込みされるデータ集団ごとに剰余値が０となるような補正値を付加しておくことにより、メモリ全体としてのＣＲＣチェックに影響を及ぼさないようにしておくことができるものである。
【００７５】
以上の説明で明らかなとおり、この発明の実施の形態２による車載電子制御装置100bは、図４〜図６で示すように、外部ツール104から被制御車種対応の制御プログラムと制御定数とが格納された不揮発メモリ111bと、演算処理用のＲＡＭメモリ113とを備えたマイクロプロセッサ110によって構成され、車載センサ群101・102からの入力信号と上記不揮発メモリ111bの内容に応動して車載電気負荷群103を制御すると共に、上記制御定数の少なくとも一部は上記ＲＡＭメモリ113に転送されていて、運転中の学習演算結果として書換え変更される可変制御定数として扱われる車載電子制御装置であって、上記不揮発メモリ111bは第一から第三のブロック単位で一括消去した後にデータの書込みが行えるフラッシュメモリが使用され、上記不揮発メモリ111bの第一ブロック112aには、入出力制御プログラムと学習制御プログラムと固定制御定数とに加えて、初期転送書込手段503と第一・第二の転送退避手段542b・547と更新転送書込手段514・518と交互一括消去手段544・554とによって構成された制御定数処理プログラムと、半固定制御定数と可変制御定数とに対する初期値データとが予め上記外部ツール104から格納され、該第一ブロック112aには調整運転後に半固定制御定数が追加格納されると共に、上記不揮発メモリ111bの第二ブロック112b又は第三ブロック112cの一方には可変制御定数が格納されるようになっている。
【００７６】
上記初期転送書込手段503は、調整運転開始時において上記初期値データを上記ＲＡＭメモリ113に転送して学習未完了時点における制御定数とする手段となっている。
上記第一の転送退避手段542bは、調整運転中に学習記憶され上記ＲＡＭメモリ113に書き込まれた半固定制御定数を上記第一ブロック112aの所定領域に追加格納する手段となっている。
上記第二の転送退避手段547は、調整運転及び実用運転中に学習記憶され逐次上記ＲＡＭメモリ113に更新書き込みされた可変制御定数を上記第二ブロック112b又は第三ブロック112cのアドレスを更新しながら逐次追加格納する手段となっている。
上記更新転送書込手段514・518は、上記第一の転送退避手段542bによって第一ブロック112aに格納された半固定制御定数と、上記第二の転送退避手段547によって第二ブロック112b又は第三ブロック112cに格納された最新の可変制御定数を上記ＲＡＭメモリ113に転送して学習完了後における制御定数とする手段となっている。
上記交互一括消去手段544・554は、上記第二ブロック112b又は第三ブロック112cの一方のブロックに逐次追加書込みされた可変制御定数の量が所定値に達した状態で、次回の追加書込みを行う前に実行されて、他方のブロックに書込みされていた全てのデータを消去してから当該他方のブロックに対して逐次追加書込みを開始する手段となっている。
【００７７】
従って、マイクロプロセッサ110と協働する不揮発メモリ111bはプログラムメモリ領域と複数のデータメモリ領域に分割されて共用使用されているのでメモリ構成が単純化されて小型安価となる特徴がある。
また、プログラムメモリ領域である第一ブロック112aには制御プログラム以外に固定制御定数と半固定制御定数も格納し、データメモリ領域である第二ブロック112b又は第三ブロック112cには一部の半固定制御定数と可変制御定数を格納することによって第二ブロック112bと第三ブロック112cのメモリ容量を削減し、少ない容量のメモリ領域に限って一括消去可能回数を強化することによって安価なフラッシュメモリが得られる効果がある。
更に、第二ブロック112b又は第三ブロック112cにはアドレスを変更しながら複数回の退避データの書込みを行ってから一括消去するようになっているので、全体としての書換え可能回数が大幅に増加するものである。
特に、データメモリとして第二ブロック112bと第三ブロック112cを備えているので、旧データが格納されている一方のブロックを一括消去した状態で偶然にも電源断状態となってＲＡＭメモリ113のデータが消失しても、他方のブロックに残されている最新データに被害が及ばない特徴がある。
【００７８】
また、この発明の実施の形態２による車載電子制御装置においては、上記不揮発メモリ111bに書込みされる制御定数は、更に、プログラム固有情報と制御装置固有情報又は車両固有情報と学習記憶情報とに分類されると共に、上記不揮発メモリ111bの第一ブロック112aには学習値に対する異常判定用の基準データが格納されている。
上記プログラム固有情報は上記入出力制御プログラムに付随して決定された一定不変の設計定数となる固定制御定数となっている。
上記制御装置固有情報は、車載電子制御装置100bに内蔵された定電圧電源装置118の出力電圧精度やＡＤ変換器の変換精度等の部品バラツキを補正するための校正値情報であって、製品個々では異なる値であっても初期測定値として一旦格納されるとその後の変化が無い半固定制御定数である。
上記車両固有情報は、車載電子制御装置100bが搭載された車両の制御仕様を選択決定するための車種情報、或いは車載電子制御装置100bに外部接続された車載センサの特性精度情報等の環境情報であって、搭載車両の個々では異なる値であっても初期値又は初期測定値として一旦格納されると外部接続された部品の交換が行われるまではその後の変化が無い制御定数であって、この実施形態にあっては可変制御定数の一部として扱われている。
【００７９】
上記学習記憶情報は、車両の運転特性を実測した結果として得られる運転制御情報、或いは車載センサ・電気負荷の特性劣化情報等の変動情報であって、運転開始時に初期値として一旦格納された後、所定範囲内での変動が想定される可変制御定数である。
上記基準データは、上記半固定制御定数又は可変制御定数に対する許容上下限値又は代表値に対する許容変動幅を包含しているものである。
従って、半固定制御定数の一部を第一ブロック112aに格納することによって、第二ブロック112bや第三ブロック112cに格納されるデータ量をなるべく少なくして、第二ブロック112bや第三ブロック112cに対する書込み可能回数を多くすることによって、第二ブロック112bや第三ブロック112cの一括消去寿命回数が少なくても、全体としての書込み可能回数を増大させることができると共に、学習演算や転送処理に伴う異常発生に対しては基準データを参照することによって代替処理が行える特徴がある。
【００８０】
また、この発明の実施の形態２による車載電子制御装置においては、上記第一ブロック112aに格納される制御定数処理プログラムは、更に、異常判定手段510b・510c・512と上記更新転送書込手段に関する第一・第二の転送手段514・518とを備えている。
上記異常判定手段510b・510c・512は、上記第二ブロック112b又は112cに格納されている可変制御定数に対するＣＲＣチェックによるビット情報の欠落・混入検出手段510b・510cと、上記可変制御定数の内容が上記基準データで指定された許容範囲内にあるかどうかを比較する帯域比較手段512とによって構成されている。
上記第一の転送手段514は上記異常判定手段510b・510c・512が正常判定であった時に選択されて、上記半固定制御定数又は可変制御定数の内容を上記ＲＡＭメモリ113へ転送書込みする更新転送書込手段となっている。
上記第二の転送手段518は、上記異常判定手段510b・510c・512が異常判定であった時に選択されて、上記基準データの平均値又は代表値である推定定数又は初期値データを上記ＲＡＭメモリ113へ転送書込みする更新転送書込手段となっている。
従って、プログラムツール104によって予め転送書込みされて以降に、フラッシュメモリ111bに対して事後書込みされたデータは自己チェックされながら使用されるので安全性が向上する特徴がある。
【００８１】
また、この発明の実施の形態２による車載電子制御装置においては、上記第一ブロック112aに格納される制御定数処理プログラムは、更に、上記ＲＡＭメモリ113に対する記憶判定手段524となるプログラムを備えている。
上記記憶判定手段524は、上記ＲＡＭメモリ113に対するＣＲＣチェックによるビット情報の欠落・混入検出手段520、又は不揮発メモリ111bに格納されている可変制御定数と書換え変更前のＲＡＭメモリ113の内容との一致判定手段521b、又は上記基準データに対する帯域比較手段522によって構成され、上記記憶判定手段524によってＲＡＭメモリ113の内容が異常であると判定された時には、上記第一の転送手段514又は第二の転送手段518によってＲＡＭメモリ113への更新転送書込みが実行されるものである。
従って、運転中にノイズ誤動作等によってＲＡＭメモリ113の内容が変化しても、定期的に記憶判定を実行しておくことにより、速やかに第一ブロック112aに格納されている半固定制御定数や、第二ブロック112b又は第三ブロック112cに格納されている可変制定数を再度ＲＡＭメモリ113に転送使用することができるので安全性が向上する特徴がある。
【００８２】
また、この発明の実施の形態２による車載電子制御装置においては、上記第一ブロック112aに格納されている第一・第二の転送退避手段542b・547は、更に車載電子制御装置100bの運転中に閉路される電源スイッチ107が投入された後の所定時間間隔又は該電源スイッチ107が遮断されてから車載電子制御装置100bに対する制御電源が遮断されるまでの遅延期間において作用するものであって、上記ＲＡＭメモリ113に格納されている半固定制御定数又は可変制御定数を上記フラッシュメモリ111bの第一・第二ブロック112a・112b又は第一・第三ブロック112a・112cに格納保存する手段となっている。
従って、車両の安定走行中又は車両の運転制御の終了時点等の適当な時間間隔をおいて退避処理が行われるので、フラッシュメモリ111bの一括消去回数を抑制すると共に、車載バッテリ105の異常放電や端子開放等に伴う貴重なデータの消失が防止される特徴がある。
【００８３】
また、この発明の実施の形態２による車載電子制御装置においては、上記第一ブロック112aは、更に、異常警報・表示手段517となるプログラムを備えると共に、上記フラッシュメモリ111bにおいて、可変制御定数が書込みされる側のブロックには管理データとして可変制御定数の一括消去回数が格納されていて、上記異常警報・表示手段517は上記一括消去回数が所定値を超過すると異常報知を行う手段となっている。
従って、第二・第三ブロック112b・112cの一括消去回数を監視して、これが所定値を超過すると異常報知を行って安全性を向上することができる特徴がある。
【００８４】
また、この発明の実施の形態２による車載電子制御装置においては、上記フラッシュメモリ111bにおいて、可変制御定数が書込みされるブロックには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた複数の可変制御定数の平均値又は最大値と最小値が含まれている。
従って、平均値の推移や最大・最小値とその変動幅等を監視して車両制御の参考情報として活用することができる特徴がある。
【００８５】
また、この発明の実施の形態２による車載電子制御装置においては、上記第一・第二の転送退避手段542b・547によってＲＡＭメモリ113から転送書込みされる複数の半固定制御定数又は可変制御定数に対しては補正データが付加されている。
上記補正データは、補正データを含む全退避データに対するＣＲＣチェックによる剰余値が零となるような補正データであって、上記第一・第二の転送退避手段によってフラッシュメモリ111b内の一部のデータが変化しても、全体の剰余値に変動が生じないように構成されている。
従って、フラッシュメモリ111bに格納されるデータが順次追加されても、全体としてのチェックデータの書換え変更が不要であって、フラッシュメモリ111bの書換え寿命に影響を与えない特徴がある。
【００８６】
また、この発明の実施の形態２による車載電子制御装置においては、上記フラッシュメモリ111bの第一ブロック112aは、更に、上記異常判定手段510b・510c・512に応動する異常警報・表示手段517となるプログラムを備えている。
上記異常警報・表示手段517は、上記マイクロプロセッサ110が上記第二の転送手段518に基づく半固定制御定数又は可変制御定数によって車載電気負荷103の制御を行っていることを報知するものである。
従って、車両の運行は続行しているものの、半固定制御定数や可変制御定数が理想的な値ではなく、例えば燃費や排気ガスが最適条件にはなっていないなどの異常状態であることを報知して、保守点検を促すことができる特徴がある。
【００８７】
また、この発明の実施の形態２による車載電子制御装置においては、上記マイクロプロセッサ110には、更に、ウォッチドッグタイマ120と異常記憶回路121bと駆動停止回路122とが接続されると共に、上記フラッシュメモリ111bの第一ブロック112aは更に、システム異常判定手段505となるプログラムを備えている。
上記ウォッチドッグタイマ120は、上記マイクロプロセッサ110が発生するウォッチドッグ信号WDのパルス幅が異常であるときに上記マイクロプロセッサ110を一時的にリセットして再起動させるリセット信号出力RSTを発生するタイマ回路となっている。
上記システム異常判定手段505は、上記第一ブロックの全体又は少なくとも第一ブロックの中の制御プログラム領域に対するＣＲＣチェック等のビット情報の欠落・混入検出段505によって構成されている。
上記異常記憶回路121bは、上記システム異常判定手段505が異常判定を行ったことと、上記ウオッチドグタイマ120によるリセット信号出力RSTが発生したことを記憶すると共に、電源投入時にリセットされる回路となっている。
上記駆動停止回路122は、上記異常動作記憶回路121bが異常を記憶している時に作用して、上記車載電気負荷群103の一部又は全部に対する負荷電源リレー106bの駆動出力を停止する回路となっている。
【００８８】
従って、異常発生時に直ちにマイクロプロセッサ110を再起動することにより、異常発生原因がノイズによる一時的なものであればマイクロプロセッサ110自体の運転を続行することができると共に、安全走行に関わる一部の電気負荷に対する給電を停止して退避運転が行える特徴がある。
また、電源スイッチ107を一旦遮断して再起動することにより、異常記憶状態がリセットされるので、部品故障等による継続的異常でない場合には再度正常運転状態に復帰することができる特徴がある。
【００８９】
また、この発明の実施の形態２による車載電子制御装置においては、上記フラッシュメモリ111bの第一ブロック112aは、更に、異常履歴記憶手段516・525・530となるプログラムを備えると共に、可変制御定数が保存される側のブロックは更に履歴情報保存領域を備えている。
上記異常履歴記憶手段は、上記システム異常判定手段505・異常判定手段510b・510c・512又は記憶判定手段524のいずれかによってフラッシュメモリ111b又はＲＡＭメモリ113の異常発生が検出されたときに作用して、異常発生情報を上記ＲＡＭメモリ113に格納すると共に、上記第二の転送退避手段547の動作時点において上記異常履歴記憶手段によって記憶されたＲＡＭメモリ113の異常発生情報を上記可変制御定数格納側ブロックの履歴情報保存領域に転送するデータ保存手段となっている。
従って、順次書込み保存された異常履歴を観察することによって、車両環境に関する参考情報を得ることができる特徴がある。
【００９０】
また、この発明の実施の形態２による車載電子制御装置においては、上記フラッシュメモリ111bにおいて、可変制御定数が書込みされるブロックには管理データ格納領域が設けられ、該管理データは少なくとも一括消去前に順次格納されていた異常履歴の発生回数を異常コード番号別に集計した異常履歴集計データを包含するようになっている。
従って、順次書込み保存された異常履歴の累積情報観察することによって、長期間にわたる車両環境に関する参考情報を得ることができる特徴がある。
【００９１】
実施の形態３．
図７は、この発明の実施の形態３による車載電子制御装置の動作を説明するためのフローチャートである。
本実施の形態による車載電子制御装置は、図４に示した前述の実施の形態２による車載電子制御装置に対して、図７に示した動作が付加されていることを特徴とする。
以下、図７及び図４を用いて本実施の形態による車載電子制御装置の動作について説明する。
図７において、700はマイクロプロセッサ110と不揮発メモリ111bが協働して実行するデバイス異常検出動作の開始行程、701は該行程700に続いて作用し、ＲＡＭメモリ113に格納されている異常情報を第一ブロック112aに退避する時期であるかどうかを判定する工程であり、該工程701では例えばエンジンの低速回転中又は電源スイッチ107が遮断された時に全体として数時間に一度の割合で退避処理を実行させるような判定手段となっている。
702は上記行程701の判定がＮＯであって退避時期ではなかったときに作用するデバイス異常検出ブロックであり、該異常検出ブロックは図示しない複数の行程によって構成されていて、上記車載センサ群101・102や車載電気負荷群103と車載電子制御装置100b間の配線接続の断線・短絡異常を検出したり、アナログセンサの検出信号値が所定範囲外であるような特性異常を検出したり、出力信号用インタフェース回路116内の一部の負荷駆動素子であるパワートランジスタの開放・短絡異常を検出する自己診断ブロックとなっている。
【００９２】
703は上記行程ブロック702に続いて作用し、行程ブロック702で異常が検出されたかどうかを判定する行程、704は該行程703の判定がYESであって異常が検出されたときに作用し、異常情報をＲＡＭメモリ113に格納する行程、709bは上記行程704に続いて作用し、後述の行程709aでセットされた退避フラグをリセットする行程、705は上記行程703の判定がＮＯであって異常が検出されなかったとき、又は上記行程709bに続いて作用する動作終了行程であり、マイクロプロセッサ110は動作終了行程705において暫時待機して他の制御動作を行ってから再度上記動作開始行程700に復帰して異常検出動作を循環実施するようになっている。              
なお、上記行程704においてＲＡＭメモリ113には、上記車載センサ群101・102、車載電気負荷群103、出力信号用インタフェース回路116内の一部のパワートランジスタ等の異常検出対象となっているデバイス番号に対応したアドレスが割り付けられていて、各アドレスには２ビットのメモリが準備されている。
この２ビットのメモリには断線・開放又は短絡等の異常検出情報がコード化されて格納されるようになっている。
【００９３】
上記ＲＡＭメモリ113に対する異常情報の格納手段としては、上記のようにデバイス番号別に異常情報を格納する方式に替わって、複数の８ビットメモリを異常情報メモリとして割り付けておいて、異常検出時には６ビット以下の異常発生デバイス番号と２ビット以下の異常コード番号を格納するようにしても良い。
706は上記行程701の判定がYESであって退避時期であったときに作用し、後述の行程709aで退避フラグがセットされたかどうかを判定することにより退避済みであるかどうかを判定する行程、707は該行程706の判定がＮＯであって未退避であるときに作用し、上記行程704でＲＡＭメモリ113に格納された異常情報を不揮発メモリ111bの第一ブロック112aに転送退避する行程、709aは該行程707に続いて作用し、上記ＲＡＭメモリ113内に割り付けられた退避フラグをセットする行程であり、上記行程706の判定がYESであて退避済みであるとき、又は上記行程709aに続いて動作終了行程705へ移行するようになっている。
【００９４】
以上の動作を概括説明すると、デバイス異常検出手段となる行程ブロック702は常時循環動作していて、異常が検出されると異常発生記憶手段である行程704によってＲＡＭメモリ113に異常情報が書き込まれるようになっている。
第三の転送退避手段となる行程707は、例えば数時間に一回程度で活性化され、行程704によってＲＡＭメモリ113に格納されていた異常情報を不揮発メモリ111bの第一ブロック112aに転送することによって、車載バッテリ105の交換作業等によって電源端子が不接続となったり、異常電圧低下によってＲＡＭメモリ113による異常情報の記憶ができなくなっても、不揮発メモリ111bによって異常情報を記憶しておくようになっている。
【００９５】
以上説明したように、本発明の実施の形態３による車載電子制御装置においては、上記不揮発メモリ111bの第一ブロック112aは、更に、デバイス異常検出手段702と異常発生記憶手段704と第三の転送退避手段70７となるプログラムを備え、上記デバイス異常検出手段702は、上記車載センサ群101・102又は車載電気負荷群103の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、上記異常発生記憶手段704は、上記デバイス異常検出手段702によって検出された異常発生情報をを上記ＲＡＭメモリ113に格納する手段であり、上記第三の転送退避手段70７は、上記異常発生記憶手段704によってＲＡＭメモリに記憶された異常発生情報を上記不揮発メモリ111bの第一ブロック112aに設けられたデバイス異常情報格納領域に転送保存する手段となっている。
【００９６】
従って、車載バッテリ105の電圧低下異常又は保守交換時の電源端子開放等があっても一旦不揮発メモリ111bに格納された異常情報は確実に保存されると共に、例えば車載センサ群102の中の排気ガスセンサが異常となってこれを交換する場合には、外部ツール104によって異常情報を読み出して異常内容の確認を行い、更に不揮発メモリ111bの全データを外部ツール104内のメモリに読み出しておいてから不揮発メモリ111bの一括消去を行い、当該排気ガスセンサに関して学習記憶していた半固定制御定数又は可変制御定数や異常情報を削除してから再度不揮発メモリ111bへの一括転送書き込みを行うことによって、新たな学習情報が書き込み可能となるものである。
なお、上述の説明では、図４に示した実施の形態２による車載電子制御装置に対して図７に示した動作が付加されている場合について述べているが、図１に示した実施の形態１による車載電子制御装置に対して図７に示した動作が付加されたものであってもよい。
【００９７】
実施の形態４．
図８は、この発明の実施の形態４による車載電子制御装置の動作を説明するためのフローチャートである。
本実施の形態による車載電子制御装置は、図１に示した前述の実施の形態１による車載電子制御装置に対して、図８に示した動作が付加されていることを特徴とする。
以下、図８及び図１を用いて本実施の形態による車載電子制御装置の動作について説明する。
図８において、800はマイクロプロセッサ110と不揮発メモリ111aが協働して実行するデバイス異常検出動作の開始行程、801は該行程800に続いて作用し、電源スッチ107がONされているかどうかを判定する工程である。
802は上記行程801の判定がYESであって電源スイッチ107が閉路されているときに作用するデバイス異常検出ブロックであり、該異常検出ブロックは図示しない複数の行程によって構成されていて、上記車載センサ群101・102や車載電気負荷群103と車載電子制御装置100a間のの配線接続の断線・短絡異常を検出したり、アナログセンサの検出信号値が所定範囲外であるような特性異常を検出したり、出力信号用インタフェース回路116内の一部の負荷駆動素子であるパワートランジスタの開放・短絡異常を検出する自己診断ブロックとなっている。
【００９８】
803は上記行程ブロック802に続いて作用し、行程ブロック802で異常が検出されたかどうかを判定する行程、804は該行程803の判定がYESであって異常が検出されたときに作用し、異常情報をＲＡＭメモリ113に格納する行程、805は上記行程803の判定がＮＯであって異常が検出されなかったとき、又は上記行程804に続いて作用する動作終了行程であり、マイクロプロセッサ110は動作終了行程805において暫時待機して他の制御動作を行ってから再度上記動作開始行程800に復帰して異常検出動作を循環実施するようになっている。
なお、上記行程804においてＲＡＭメモリ113には、上記車載センサ群101・102、車載電気負荷群103、出力信号用インタフェース回路116内の一部のパワートランジスタ等の異常検出対象となっているデバイス番号に対応したアドレスが割り付けられていて、各アドレスには２ビットのメモリが準備されている。
この２ビットのメモリには断線・開放又は短絡等の異常検出情報がコード化されて格納されるようになっている。
【００９９】
上記ＲＡＭメモリ113に対する異常情報の格納手段としては、上記のようにデバイス番号別に異常情報を格納する方式に替わって、複数の８ビットメモリを異常情報メモリとして割り付けておいて、異常検出時には６ビット以下の異常発生デバイス番号と２ビット以下の異常コード番号を格納するようにしても良い。
806は上記行程801の判定がＮＯであって電源スイッチ107が開路され、駆動出力ＤＲ1によって電源リレー108aが自己保持動作している状態であるときに作用し、上記不揮発メモリ111aの第二ブロック112bに格納される学習情報が満杯となったことによって一括消去を行う必要があるかどうかを判定する行程、807は該行程806の判定がＮＯであって一括消去を行わないときに作用し、上記行程804でＲＡＭメモリ113に格納された異常情報を不揮発メモリ111aの第二ブロック112bに転送退避する行程、808aは上記行程806の判定がYESであって一括消去を行う必要があるときに作用し、第二ブロック112bに格納されていた全データを一旦ＲＡＭメモリ113に転送した後に第二ブロック112bに書き込みされていた全データを一括消去する行程、808bは該行程808aに続いて作用し、一括消去前に第二ブロック112bに格納されていた異常情報を再度第二ブロック112bに転送書き込みする行程であり、該行程808bに続いて上記行程807へ移行すると共に、上記行程807に続いて動作終了行程805へ移行するようになっている。
【０１００】
以上の動作を概括説明すると、デバイス異常検出手段となる行程ブロック802は常時循環動作していて、異常が検出されると異常発生記憶手段である行程804によってＲＡＭメモリ113に異常情報が書き込まれるようになっている。
第四の転送退避手段となる行程807は、一旦閉路されていた電源スイッチ107が開路されたときに作用して、行程804によってＲＡＭメモリ113に格納されていた異常情報を不揮発メモリ111aの第二ブロック112bに転送することによって、車載バッテリ105の交換作業等によって電源端子が不接続となったり、異常電圧低下によってＲＡＭメモリ113による異常情報の記憶ができなくなっても、不揮発メモリ111aによって異常情報を記憶しておくようになっている。
再転送退避手段となる行程808bは第二ブロック112bの一括消去を行ったときに作用して、一括消去前に第二ブロック112bに格納されていた異常情報を再度第二ブロック112bに書き込み保存する行程となっている。
【０１０１】
以上説明したように、本発明の実施の形態４による車載電子制御装置においては、上記不揮発メモリ111aの第一ブロック112aは、更に、デバイス異常検出手段802と異常発生記憶手段804と第四の転送退避手段807と再転送退避手段808bとなるプログラムを備え、上記デバイス異常検出手段802は、上記車載センサ群101・102又は車載電気負荷群103の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、上記異常発生記憶手段804は、上記デバイス異常検出手段802によって検出された異常発生情報を上記ＲＡＭメモリ113に格納する手段であり、上記第四の転送退避手段807は上記異常発生憶手段804によってＲＡＭメモリ113に記憶された異常情報を上記不揮発メモリ111aの第二ブロック112bに設けられたデバイス異常情報格納領域にに転送保存する手段であり、上記再転送退避手段808bは、上記第二ブロック112bが一括消去される前に保存されていた異常情報を一括消去後に再度第二ブロック112bのデバイス異常情報格納領域に書込み保存する手段となっている。
【０１０２】
従って、車載バッテリ105の電圧低下異常又は保守交換時の電源端子開放等があっても一旦不揮発メモリ111aに格納された異常情報は確実に保存されると共に、例えば車載センサ群102の中の排気ガスセンサが異常となってこれを交換する場合には、外部ツール104によって異常情報を読み出して異常内容の確認を行い、更に不揮発メモリ111aの全データを外部ツール104内のメモリに読み出しておいてから不揮発メモリ111aの一括消去を行い、当該排気ガスセンサに関して学習記憶していた半固定制御定数又は可変制御定数や異常情報を削除してから再度不揮発メモリ111aへの一括転送書き込みを行うことによって、新たな学習情報が書き込み可能となるものである。
また、学習記憶する必要のある半固定制御定数や可変制御定数を持たない車載センサ群101・102や車載電気負荷群103であって、単に異常発生情報を保存しておけばよいものである場合には、異常発生部品の交換を行ったときに第一ブロック112aの内容の変更が不要であり、単に第二ブロック112b内の異常情報を削除すればよいので保守交換作業が容易となる特徴がある。
【０１０３】
実施の形態５．
図９は、この発明の実施の形態５による車載電子制御装置の動作を説明するためのフローチャートである。
本実施の形態による車載電子制御装置は、図４に示した前述の実施の形態２による車載電子制御装置に対して、図９に示した動作が付加されていることを特徴とする。
以下、図９及び図４を用いて本実施の形態による車載電子制御装置の動作について説明する。
図９において、900はマイクロプロセッサ110と不揮発メモリ111bが協働して実行するデバイス異常検出動作の開始行程、901は該行程900に続いて作用し、ＲＡＭメモリ113に格納されている異常情報を第二ブロック112b又は第三ブロック112cに退避する時期であるかどうかを判定する工程であり、該工程901では例えばエンジンの低速回転中又は電源スイッチ107が遮断された時に全体として数時間に一度の割合で退避処理を実行させるような判定手段となっている。
902は上記行程901の判定がＮＯであって退避時期ではなかったときに作用するデバイス異常検出ブロックであり、該異常検出ブロックは図示しない複数の行程によって構成されていて、上記車載センサ群101・102や車載電気負荷群103と車載電子制御装置100b間の配線接続の断線・短絡異常を検出したり、アナログセンサの検出信号値が所定範囲外であるような特性異常を検出したり、出力信号用インタフェース回路116内の一部の負荷駆動素子であるパワートランジスタの開放・短絡異常を検出する自己診断ブロックとなっている。
【０１０４】
903は上記行程ブロック902に続いて作用し、行程ブロック902で異常が検出されたかどうかを判定する行程、904は該行程903の判定がYESであって異常が検出されたときに作用し、異常情報をＲＡＭメモリ113に格納する行程、909bは上記行程904に続いて作用し、後述の行程909aでセットされた退避フラグをリセットする行程、905は上記行程903の判定がＮＯであって異常が検出されなかったとき、又は上記行程909bに続いて作用する動作終了行程であり、マイクロプロセッサ110は動作終了行程905において暫時待機して他の制御動作を行ってから再度上記動作開始行程900に復帰して異常検出動作を循環実施するようになっている。              
なお、上記行程904においてＲＡＭメモリ113には、上記車載センサ群101・102、車載電気負荷群103、出力信号用インタフェース回路116内の一部のパワートランジスタ等の異常検出対象となっているデバイス番号に対応したアドレスが割り付けられていて、各アドレスには２ビットのメモリが準備されている。
この２ビットのメモリには断線・開放又は短絡等の異常検出情報がコード化されて格納されるようになっている。
【０１０５】
上記ＲＡＭメモリ113に対する異常情報の格納手段としては、上記のようにデバイス番号別に異常情報を格納する方式に替わって、複数の８ビットメモリを異常情報メモリとして割り付けておいて、異常検出時には６ビット以下の異常発生デバイス番号と２ビット以下の異常コード番号を格納するようにしても良い。
906は現在使用中の可変制御定数格納ブロックが第二ブロック112bであるか第三ブロック112cであるかを判定する行程であり、第二ブロックであれば行程906aへ移行し、第三ブロックであれば行程906bへ移行するようになっている。
906aは現在使用中の第二ブロック112bに格納される学習情報が満杯となったかどうかを判定する行程、907aは該行程906aの判定がＮＯであって満杯ではないとき、又は後述の行程908bに続いて作用し、上記行程904でＲＡＭメモリ113に格納された異常情報を不揮発メモリ111bの第二ブロック112bに転送退避する行程、908aは上記行程906aの判定がYESであって第二ブロック112bの学習情報が満杯であるときに作用し、休止中の第三ブロック112cを一括消去してから第二ブロック112b内に格納されている異常情報を第三ブロック112cへ再転送する行程である。
909aは上記行程907a又は後述の行程907bに続いて作用し、上記ＲＡＭメモリ113内に割り付けられた退避フラグをセットする行程であり、該行程909aに続いて動作終了行程905へ移行するようになっている。
【０１０６】
906bは現在使用中の第三ブロック112cに格納される学習情報が満杯となったかどうかを判定する行程、907bは該行程906bの判定がＮＯであって満杯ではないとき、又は上記行程908aに続いて作用し、上記行程904でＲＡＭメモリ113に格納された異常情報を不揮発メモリ111bの第三ブロック112cに転送退避する行程、908bは上記行程906bの判定がYESであって第三ブロック112cの学習情報が満杯であるときに作用し、休止中の第二ブロック112bを一括消去してから第三ブロック112c内に格納されている異常情報を第二ブロック112bへ再転送する行程である。
以上の動作を概括説明すると、デバイス異常検出手段となる行程ブロック902は常時循環動作していて、異常が検出されると異常発生記憶手段である行程904によってＲＡＭメモリ113に異常情報が書き込まれるようになっている。
第四の転送退避手段となる行程907a又は行程907bは、例えば数時間に一回程度で活性化され、行程904によってＲＡＭメモリ113に格納されていた異常情報を不揮発メモリ111bの第二ブロック112b又は第三ブロック112cに転送することによって、車載バッテリ105の交換作業等によって電源端子が不接続となったり、異常電圧低下によってＲＡＭメモリ113による異常情報の記憶ができなくなっても、不揮発メモリ111bによって異常情報を記憶しておくようになっている。
【０１０７】
以上説明したように、本発明の実施の形態５による車載電子制御装置においては、上記不揮発メモリ111bの第一ブロック112aは、更に、デバイス異常検出手段902と異常発生記憶手段904と第四の転送退避手段907a・907bと再転送退避手段908a・908bとなるプログラムを備え、上記デバイス異常検出手段902は、上記車載センサ群101・102又は車載電気負荷群103の少なくとも一部に対する入出力配線の断線・短絡異常又はセンサの検出特性異常、又は負荷駆動素子の短絡・開放異常の少なくとも一部を検出する手段であり、上記異常発生記憶手段904は、上記デバイス異常検出手段902によって検出された異常発生情報をを上記ＲＡＭメモリ113に格納する手段であり、上記第四の転送退避手段907a・907bは、上記異常発生記憶手段904によってＲＡＭメモリ113に記憶された異常情報を上記不揮発メモリの第二ブロック112bと第三ブロック112cに設けられたデバイス異常情報格納領域のいずれか一方に転送保存する手段であり、上記再転送退避手段908a・908bは、上記第二ブロック112b又は第三ブロック112cの一方が一括消去された時に、他方のブロックに保存されている異常情報を当該一括消去ブロックのデバイス異常情報格納領域に再度書込み保存する手段となっている。
【０１０８】
従って、車載バッテリ105の電圧低下異常又は保守交換時の電源端子開放等があっても一旦不揮発メモリ111bに格納された異常情報は確実に保存されると共に、例えば車載センサ群102の中の排気ガスセンサが異常となってこれを交換する場合には、外部ツール104によって異常情報を読み出して異常内容の確認を行い、更に不揮発メモリ111bの全データを外部ツール104内のメモリに読み出しておいてから不揮発メモリ111aの一括消去を行い、当該排気ガスセンサに関して学習記憶していた半固定制御定数又は可変制御定数や異常情報を削除してから再度不揮発メモリ111aへの一括転送書き込みを行うことによって、新たな学習情報が書き込み可能となるものである。
また、学習記憶する必要のある半固定制御定数や可変制御定数を持たない車載センサ群101・102や車載電気負荷群103であって、単に異常発生情報を保存しておけばよいものである場合には、異常発生部品の交換を行ったときに第一ブロック112aの内容の変更が不要であり、単に第二ブロック112b又は第三ブロック112c内の異常情報を削除すればよいので保守交換作業が容易となる特徴がある。
更に、第二ブロック112bと第三ブロック112c間で再転送される異常情報は、一方のブロックに再転送した後に他方のブロックが一括消去されるので、車載バッテリ105の異常電圧低下があっても異常情報が消失することがない特徴がある。
【産業上の利用可能性】
【０１０９】
この発明は、制御プログラムと制御定数が格納される不揮発メモリとして、個別に一括消去が行える第一・第二ブロックに分割されたフラッシュメモリを使用して、制限された一括消去寿命回数のもとで、十分な回数の保存データの書換えが行える車載電子制御装置の実現に有用である。
【図面の簡単な説明】
【０１１０】
【図１】実施の形態１による車載電子制御装置の全体構成を示すブロック図である。
【図２】実施の形態１による車載電子制御装置の動作説明用フロ−チャ−トである。
【図３】実施の形態１による車載電子制御装置の退避処理工程ブロックにおける退避処理動作を説明するためのフローチャートである。
【図４】実施の形態２による車載電子制御装置の全体構成を示すブロック図である。
【図５】実施の形態２による車載電子制御装置の動作説明用フロ−チャ−トである。
【図６】実施の形態2による車載電子制御装置の退避処理工程ブロックにおける退避処理動作を説明するためのフローチャートである。
【図７】実施の形態３による車載電子制御装置の動作説明用フロ−チャ−トである。
【図８】実施の形態４による車載電子制御装置の動作説明用フロ−チャ−トである。
【図９】実施の形態５による車載電子制御装置の動作説明用フロ−チャ−トである。
【符号の説明】
【０１１１】
100a、100b  車載電子制御装置
101  車載センサ群（ON/OFF)                102  車載センサ群（アナログ)
103  車載電気負荷群                        104  外部ツール
106a  異常警報・表示器                    106b  負荷電源リレー
107  電源スイッチ                          110  マイクロプロセッサ
111a、111b  不揮発メモリ                  112a  第一ブロック
112b  第二ブロック                        112c  第三ブロック
113  ＲＡＭメモリ                          118  定電圧電源装置
119  電源検出回路                          120  ウォッチドッグタイマ
121a  計数回路                            121b  異常記憶回路
122  駆動停止回路                     203、503  初期転送書込手段
205、505  システムム異常判定手段      210、510  欠落・混入検出手段
212、512  帯域比較手段
214、514  第一の転送手段（更新転送書込手段）
216、516  異常履歴記憶手段            217、517  異常警報表示手段
218、518  第二の転送手段（更新転送書込手段）
220、520                欠落・混入検出手段        221b、521b  一致判定手段
222、522  帯域比較手段                224、524  記憶判定手段
225、525  異常履歴記憶手段            230、530  異常履歴記憶手段
240、540                転送退避手段              242b、542b  第一の転送退避手段
244  一括消去手段                      246、547  第二の転送退避手段
544、554  交互一括消去手段
702、802、902  デバイス異常検出手段
704、804、904  異常発生記憶手段
707  第三の転送退避手段
807、907a、907b  第四の転送退避手段
808b、908a、908b  再転送退避手段
【図１】
2006072461.tif 000003
【図２】
2006072461.tif 000004
【図３】
2006072461.tif 000005
【図４】
2006072461.tif 000006
【図５】
2006072461.tif 000007
【図６】
2006072461.tif 000008
【図７】
2006072461.tif 000009
【図８】
2006072461.tif 000010
【図９】
2006072461.tif 000011