(57)【要約】【課題】  撮影画像に対する解析精度を低下させることなく、製造コストを削減し、小型化及び解析処理の高速化を達成することができる光学読み取り装置を提供する。【解決手段】  多数の受光素子が配置され、受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路１１と、各受光素子を行ごとにリセットし、リセット時における素子電圧を抽出する受光素子リセット回路１２と、素子電圧に基づいて画素信号の信号電圧を補正し、画像データとして出力するオフセット補償回路１３とからなる光学読み取り装置であって、画像データを量子化し、Ｍビットのデジタルデータに変換するＡ／Ｄ変換回路１６と、傾きが１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな折れ線４４に基づいて、Ｍビットのデジタルデータをビット数がより小さなＮビットのデジタルデータに変換する画像データ圧縮回路２４とを備えて構成される。【選択図】  図９
2006072624.tif 000002
【特許請求の範囲】
【請求項１】
多数の受光素子が配置され、受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路と、
上記各受光素子を行ごとにリセットし、リセット時における素子電圧を抽出する受光素子リセット回路と、
上記素子電圧に基づいて上記画素信号の信号電圧を補正し、画像データとして出力するオフセット補償回路とからなる光学読み取り装置において、
上記画像データを量子化し、Ｍビットのデジタルデータに変換する画像データ量子化手段と、
傾きが１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて、上記Ｍビットのデジタルデータをビット数がより小さなＮビットのデジタルデータに変換する画像データ圧縮手段とを備えたことを特徴とする光学読み取り装置。
【請求項２】
上記画像データ圧縮手段は、傾きが異なる２以上の折れ線を上記変換特性としてデジタルデータの変換処理を行うことを特徴とする請求項１に記載の光学読み取り装置。
【請求項３】
上記画像データ圧縮手段は、低受光量側の傾きが１となる折れ線に基づいて、デジタルデータの変換処理を行うことを特徴とする請求項２に記載の光学読み取り装置。
【請求項４】
黒または白のいずれであるかによって符号化された読み取り対象から得られる上記Ｎビットの画像データに基づいて、解析処理を行う画像解析手段を備えたことを特徴とする請求項１に記載の光学読み取り装置。
【請求項５】
上記Ｎビットの画像データに基づいて、傾きが１である領域内に画像データが存在するように、画素信号に対する増幅率の調整を行うゲイン制御手段を備えたことを特徴とする請求項１に記載の光学読み取り装置。
【請求項６】
受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路と、各受光素子を行ごとにリセットし、リセット時における素子電圧を抽出する受光素子リセット回路と、上記素子電圧に基づいて上記画素信号の信号電圧を補正し、画像データとして出力するオフセット補償回路とからなる光学読み取り装置における画像データ圧縮方法において、
上記画像データを量子化し、Ｍビットのデジタルデータに変換する画像データ量子化ステップと、
傾きが１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて、上記Ｍビットのデジタルデータをビット数がより小さなＮビットのデジタルデータに変換するデジタルデータ変換ステップとを備えたことを特徴とする画像データ圧縮方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学読み取り装置及び画像データ圧縮方法に係り、さらに詳しくは、多数の受光素子により受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路と、各受光素子を行ごとにリセットして素子電圧を抽出する受光素子リセット回路と、素子電圧に基づいて画素信号の信号電圧を補正するオフセット補償回路からなる光学読み取り装置の改良に関する。
【背景技術】
【０００２】
近年、従来のバーコードに比べ、情報量の大容量化が可能であり、サイズの小型化を実現できる様々な２次元コードが開発されている。その様な２次元コードには、バーコードを複数積み重ねたタイプのスタック型シンボルや、マトリックスの交点が黒または白のいずれであるかによって符号化されたマトリックス型シンボルがある。この様な２次元コードを撮影し、撮影画像から情報を読み取る読み取り装置としては、イメージセンシング方式の光学読み取り装置が用いられる。このイメージセンシング方式の光学読み取り装置では、画像データをフレームごとに解析して復号化が行われる。特に、製造コストや消費電力の低減という観点から、ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）イメージセンサーによる光学読み取り装置が普及する傾向にある。
【０００３】
一般に、ＣＭＯＳイメージセンサーでは、撮影画像における高解像度化の要求によって情報量の大容量化が求められている。このため、最近では、データ出力が１０ビットであるものが主流になりつつある。ところが、ハンディタイプの２次元コードリーダーとしては、製造コストの削減や小型化、画像処理の高速化という観点から、読み取り装置本体における処理能力の向上及びメモリ容量の拡大には限界がある。そこで、情報量が大容量化されたＣＭＯＳイメージセンサーを用いる光学読み取り装置であっても、製造コストを増大させることなく、小型化及び画像処理の高速化が達成できるように、出力データをビット数がより小さいデジタルデータに変換して画像データの取り込みを行う光学読み取り装置が提案されている（例えば、特許文献１）。
【０００４】
特許文献１に開示された光学読み取り装置では、ＣＭＯＳイメージセンサーによるＭビットのデータ出力のうち、（Ｍ−Ｎ）ビットのデータ出力を使用せずに残りのＮビットのデータ出力を有効な画像データとして取り込む動作が行われる。
【特許文献１】特開２００３−６５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した様な従来のＣＭＯＳイメージセンサーによる光学読み取り装置では、一部のビットについて画像データが失われるので、撮影画像に対する解析の精度が低下してしまうという問題があった。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、撮影画像に対する解析精度を低下させることなく、製造コストを削減し、小型化及び解析処理の高速化を達成することができる光学読み取り装置及び画像データ圧縮方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による光学読み取り装置は、多数の受光素子が配置され、受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路と、上記各受光素子を行ごとにリセットし、リセット時における素子電圧を抽出する受光素子リセット回路と、上記素子電圧に基づいて上記画素信号の信号電圧を補正し、画像データとして出力するオフセット補償回路とからなる光学読み取り装置であって、上記画像データを量子化し、Ｍビットのデジタルデータに変換する画像データ量子化手段と、傾きが１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて、上記Ｍビットのデジタルデータをビット数がより小さなＮビットのデジタルデータに変換する画像データ圧縮手段とを備えて構成される。
【０００８】
この様な構成によれば、高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて画像データが圧縮変換されるので、Ｍビットの画像データについて低受光量側の圧縮率を高受光量側の圧縮率よりも小さくして画像データを取り込むことができる。具体的には、上記画像データ圧縮手段が、傾きが異なる２以上の折れ線を上記変換特性としてデジタルデータの変換処理を行うように構成される。
【０００９】
本発明による光学読み取り装置は、上記構成に加え、上記画像データ圧縮手段が、低受光量側の傾きが１となる折れ線に基づいてデジタルデータの変換処理を行うように構成される。この様な構成によれば、Ｍビットの画像データについて低受光量側の圧縮率が１となるので、低受光量側の画像データにおいて解像度が低下するのを効果的に抑制することができる。
【００１０】
本発明による画像データ圧縮方法は、受光量に応じて生成される画素信号を受光素子ごとに増幅して出力する撮像回路と、各受光素子を行ごとにリセットし、リセット時における素子電圧を抽出する受光素子リセット回路と、上記素子電圧に基づいて上記画素信号の信号電圧を補正し、画像データとして出力するオフセット補償回路とからなる光学読み取り装置における画像データ圧縮方法であって、上記画像データを量子化し、Ｍビットのデジタルデータに変換する画像データ量子化ステップと、傾きが１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて、上記Ｍビットのデジタルデータをビット数がより小さなＮビットのデジタルデータに変換するデジタルデータ変換ステップにより構成される。
【発明の効果】
【００１１】
本発明による光学読み取り装置及び画像データ圧縮方法によれば、Ｍビットの画像データについて低受光量側の圧縮率を高受光量側の圧縮率よりも小さくして画像データを取り込むことができるので、低受光量側の画像データにおいて解像度が低下するのを抑制することができる。従って、製造コストを削減し、小型化及び解析処理の高速化を達成しつつ、撮影画像に対する解析精度の低下を抑制させることができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１による光学読み取り装置の一例を示した外観斜視図であり、ＣＭＯＳイメージセンサーを搭載したハンディタイプの２次元コードリーダー１が示されている。本実施の形態による２次元コードリーダー１は、被写体Ａ１上に印刷された読み取り対象Ａ２に光を照射し、読み取り対象Ａ２による反射光を受光することによって得られる撮影画像の解析処理を行う小型の電子機器である。読み取り対象Ａ２としては、ＰＤＦ４１７やＱＲコードなどの２次元コードの他、１次元のバーコードも用いられ、これらの各種コードを読み取ることができる。
【００１３】
この２次元コードリーダー１は、イメージセンサーモジュールが配置されるヘッド部２と、読み取り装置本体となる胴部３と、外部機器と接続するためのケーブル４からなる。胴部３には、背面側に２段押しボタン型スイッチ５が設けられている。
【００１４】
２段押しボタン型スイッチ５は、１段目の押下操作によってＣＭＯＳイメージセンサーへの電力供給を開始させるとともに、読み取り対象Ａ２を位置決めするためのポインタＢを点灯させ、２段目の押下操作によって読み取り対象Ａ２を照明するメインライトを点灯させるスイッチである。つまり、このスイッチ５は、１段目が電源をオンオフするための電源スイッチとなり、２段目が画像データの取り込みを指示するためのレリーズスイッチとなっている。
【００１５】
ここでは、１段目が押し込まれている期間中、電源はオン状態となっているものとし、この状態からさらにスイッチ５を押し込むと、２段目の入力が行われる。また、スイッチ５は、ＣＭＯＳイメージセンサーを含む読み取り装置の主電源をオンオフするものだけでなく、主電源がオン状態であるときにＣＭＯＳイメージセンサーに対する電源のみをオンオフするようなものであっても良い。つまり、ＣＭＯＳイメージセンサーがスリープ状態にあるときに、１段目の押下操作によってスリープ状態を解除するものであっても良い。
【００１６】
なお、ケーブル４を介して接続される外部機器としては、撮影画像及び解析結果をリアルタイムに画面表示させるための液晶モニターや、画像データ及び解析結果を取り込んで各種制御を行うパーソナルコンピュータが用いられる。
【００１７】
図２は、図１の光学読み取り装置内における要部詳細の一構成例を示したブロック図であり、ＣＭＯＳイメージセンサー１０、ポインタ用ＬＤ１４及び照明用ＬＥＤ１５からなるイメージセンサーモジュールが示されている。ポインタ用ＬＤ（Laser Diode：レーザーダイオード）１４は、ポインタＢとなる照射光を発生させる発光素子であり、読み取り可能な矩形エリア及びその中心位置を被写体Ａ１上に表示することができる。照明用ＬＥＤ（Light Emitting Diode：発光ダイオード）１５は、被写体Ａ１の読み取り対象Ａ２を照明する照射光を発生させるメインライトとなる発光素子である。これらの光源は、読み取り装置本体からの制御信号に基づいて駆動される。
【００１８】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）イメージセンサー１０は、撮像回路１１、受光素子リセット回路１２、オフセット補償回路１３及びＡ／Ｄ変換回路１６からなる。撮像回路１１は、受光量に応じた画素信号を出力する矩形の半導体チップからなり、受光素子として多数のフォトダイオードがマトリックス状に配置されている。各受光素子には、受光量に応じて生成される画素信号を受光素子ごとに電力増幅する増幅素子が配置され、受光素子及び増幅素子から１つの画素が構成される。
【００１９】
受光素子リセット回路１２は、各受光素子を行ごとにリセットし、リセット時における素子電圧の抽出を行っている。この各受光素子に対する初期化処理は、読み取り装置本体からの垂直同期信号及び水平同期信号に基づいて行われ、受光素子ごとのリセット値が素子電圧として抽出される。すなわち、水平同期信号によって次の行のリセットが開始され、垂直同期信号によって次の画像フレームが開始される。
【００２０】
オフセット補償回路１３は、画素信号における信号電圧の補正処理を行っている。この信号電圧の補正処理は、素子電圧に基づいて行われ、オフセット補償された信号電圧が画像データとして出力される。一般に、ＣＭＯＳイメージセンサーでは、受光素子ごとのリセット値にバラツキが生じるため、画素信号の信号電圧及びリセット値を比較することによって、信号電圧におけるオフセット性のノイズ補償が行われる。具体的には、リセット前後における信号電圧の差分を出力するＣＤＳ（Correlated Double Sampling）回路が用いられる。
【００２１】
Ａ／Ｄ変換回路１６は、オフセット補償回路１３からの画像データ（アナログデータ）をＭビットのデジタルデータに変換する画像データの量子化回路である。ここでは、電圧値が１０ビット（bit）に量子化されるものとし、受光量が１０２４階調の明暗により表される。また、これらの回路１１〜１３及び１６は、１つの基板上に一体的に形成されるものとする。
【００２２】
図３は、図１の光学読み取り装置内における要部詳細の一構成例を示したブロック図であり、ユーザの操作入力によってＣＭＯＳイメージセンサー１０への電力供給を開始するとともに、この電力供給の開始から所定期間が経過するまでパルス繰り返し間隔を短縮化して水平同期信号を出力する読み取り装置本体が示されている。
【００２３】
この読み取り装置本体は、２段押しボタン型スイッチ２１、操作入力制御部２２、Ｉ／Ｆ制御部２３、画像データ圧縮回路２４、主制御部２５、電力供給部２６、同期信号生成部２７、フレーム数カウント部２８、ゲイン制御部２９、撮影画像デコード部３０及びメモリ３１からなる。
【００２４】
操作入力制御部２２は、ユーザによる２段押しボタン型スイッチ２１の操作入力に基づく入力制御を行っている。すなわち、スイッチ２１における１段目の押下操作に基づいて撮像回路１１への電力供給を開始させるとともに、ポインタ用ＬＤ１４を点灯させるための制御信号が出力され、２段目の押下操作に基づいて照明用ＬＥＤ１５を点灯させるための制御信号が出力される。
【００２５】
Ｉ／Ｆ制御部２３は、画像データや制御信号、クロック信号などの入出力におけるインターフェース制御を行っている。例えば、ＣＭＯＳイメージセンサー１０により出力されるクロック信号が主制御部２５に入力される際や、ケーブル４を介して外部機器及び主制御部２５間で伝送される画像データなどの入出力時のタイミング制御が行われる。
【００２６】
画像データ圧縮回路２４は、量子化後の画像データをビット数がより小さな画像データに変換する画像データの変換手段である。すなわち、ＣＭＯＳイメージセンサー１０におけるＡ／Ｄ変換回路１６から入力されるＭビットのデジタルデータをＮビット（Ｎ<Ｍ）のデジタルデータに変換して主制御部２５へ出力する動作が行われる。ここでは、１０ビットの画像データをビット数がより小さい８ビットのデジタルデータに変換するものとする。つまり、１０２４階調の画像データは、情報量が変換前の画像データの１／４となる２５６階調の画像データに変換される。
【００２７】
特に、傾きが常に１以下であって高受光量側の傾きが低受光量側の傾きよりも小さな変換特性に基づいて、デジタルデータの変換処理が行われる。
【００２８】
読み取り対象Ａ２は、通常、黒または白のいずれであるかによって符号化されるシンボルと、その周囲の白地領域からなり、撮影画像における２値化された明暗パターンに基づいて解析処理、すなわち、復号化のための処理が行われる。従って、黒が集積している領域は画素ごとの受光量が低くなるので、２次元コードなどのコードパターンの解読という観点では、受光量が低い画像データにおける階調の方が受光量が高い画像データにおける階調よりも重要となる。そこで、本実施の形態では、低受光量側における傾きが高受光量側における傾きよりも大きな曲線または折れ線によって、０から（２Ｍ−１）までの整数をそれぞれ０から（２Ｎ−１）までの整数に対応付ける画像データの圧縮変換が行われる。
【００２９】
具体的には、傾きが異なる２以上の折れ線によって、１０２４階調の画像データが２５６階調の画像データに変換される。例えば、次の折れ線Ｙ＝Ｆ（Ｘ）によって、画像データ（Ｘ）を画像データ（Ｙ）に変換することが考えられる。
Ｙ＝Ｘ，（０≦Ｘ<１２８）
Ｙ＝１／２×（Ｘ−１２８）＋１２８，（１２８≦Ｘ<２５６）
Ｙ＝１／８×（Ｘ−２５６）＋１９２，（２５６≦Ｘ<５１２）
Ｙ＝１／１６×（Ｘ−５１２）＋２２４，（５１２≦Ｘ<１０２４）
【００３０】
上記折れ線Ｙ＝Ｆ（Ｘ）では、最も低い受光量側が傾き１の直線、高受光量側が傾き１未満の直線となっており、特に、０から１２８までは１対１で変換される。さらに詳しくは、受光量が低い側から順に傾きが１、１／２、１／８及び１／１６である４つの直線からなる。
【００３１】
この様な折れ線または曲線により、１０ビットの画像データのうち、低受光量側の重みを高受光量側の重みよりも高くして画像データを圧縮変換することができるので、解析精度の低下を効果的に抑制することができる。すなわち、画像データの圧縮率を受光量に応じて変化させることによって、２次元コードの解読に必要な画像データが失われることなく、撮影画像における高受光量側の解像度を適切に下げることができるので、撮影画像におけるＳＮ比を向上させることができる。
【００３２】
電力供給部２６は、イメージセンサーモジュール各部への電力供給を行っている。特に、ユーザによる２段押しボタン型スイッチ２１における１段目の押下操作によって、撮像回路１１の増幅素子への電力供給が開始される。フレーム数カウント部２８は、垂直同期信号に基づいて画像データの出力フレーム数をカウントする画像フレームの計数手段である。
【００３３】
同期信号生成部２７は、水平同期信号及び垂直同期信号の生成を行っている。これらの同期信号の生成は、ユーザによる２段押しボタン型スイッチ２１の１段目の押下操作によって開始される。特に、撮像回路１１への電力供給の開始から所定フレーム数の画像データの出力終了までの期間、パルス繰り返し間隔を短縮化して水平同期信号の生成が行われる。すなわち、上記期間中、水平同期信号のパルス繰り返し間隔を短縮化することによって、垂直同期信号におけるフレーム周期を短期間化することができる。
【００３４】
具体的には、撮像回路１１への電力供給の開始から所定フレーム数の画像データの出力終了までの期間内に、スイッチ２１の２段目の押下操作が行われなければ、２段目の押下操作が行われるまで水平同期信号のパルス繰り返し間隔が短縮化される。つまり、上記期間中に２段目の押下操作が行われた場合には、その２段目の押下操作による入力は無効化され、当該期間が経過するまで水平同期信号の短縮化が行われる。一方、上記期間中に２段目の押下操作が行われなかった場合には、２段目の押下操作によって水平同期信号及び垂直同期信号の短縮化が解除され、画像データの取り込みが開始される。
【００３５】
画像データの取り込みを主制御部２５に対して指示するための操作入力をスイッチ２１の２段目の押下操作に割り当てたことによって、撮像回路１１への電力供給の開始から所定フレーム数の画像データの出力終了までの期間内に２段目の押下操作が行われない場合、押下操作から撮影画像の解析終了までの期間を短縮化することができる。特に、所定フレーム数の画像データの出力終了までの期間中に２段目の押下操作が行われた場合であっても、所定フレーム数の画像データの出力終了までフレーム周期が短期間化されるので、オフセット補償回路１３の出力を安定化させつつ、画像データの取り込みに要する期間を効果的に短縮することができる。
【００３６】
同期信号の周期を短縮化させる期間を決定する出力フレーム数は、オフセット補償回路１３などのＣＭＯＳイメージセンサー内回路の出力が安定化するのに要する期間から定められる。また、撮像回路１１の起動直後に出力される画像データは、受光期間が定まらないので、解析処理には適さない。従って、所定フレーム数としては、２以上であることが好ましい。ここでは、オフセット補償回路１３の出力が安定化するのに２フレーム分の期間を要するものとし、３以上の画像フレームの出力が終了するまで同期信号の短縮化が行われる。
【００３７】
ゲイン制御部２９は、画像データに基づいて画素信号に対する増幅率の調整を行っている。すなわち、ゲイン制御部２９は、画素全体のＳ／Ｎ（信号対ノイズ比）向上並びにダイナミックレンジの最適化のため、全画素一律の増幅率（ゲイン）の制御を行っている。具体的には、最も明るい画素から最も暗い画素までが１０ビットまたは８ビットの画像データに収まるようにゲイン調整が行われる。
【００３８】
撮影画像デコード部３０は、符号化された読み取り対象Ａ２を解読するために、画像データに対して復号化処理を行っている。この復号化処理は、メモリ３１に取り込んだ画像データに基づいて行われ、特に、水平同期信号におけるパルス繰り返し間隔の短縮化期間が経過してから２フレーム目に出力された画像データについて解析される。
【００３９】
具体的には、まず、水平同期信号の短縮化期間が経過してから１フレーム目に出力される画像データを準備フレームとして、準備フレームにおける画像データに基づいてゲイン調整が行われる。準備フレームは、水平同期信号の周期を元の周期に戻してから最初に出力される画像フレームとなるので、受光量が行ごとに異なっている。このような準備フレームの画像データを用いてゲイン調整が行われる。なお、ゲイン調整のための受光量の演算処理は、行ごとに行われる。
【００４０】
次に、水平同期信号の短縮化期間が経過してから２フレーム目に出力されるゲイン調整後の画像データを本撮像フレームとして、この本撮像フレームにおける画像データについて解析処理が行われる。
【００４１】
２次元コードを読み取る場合には、撮影画像におけるパターン認識、位置決め、各種コードのうちのいずれであるかの識別及びデコードの各処理が行われる。パルス繰り返し間隔の短縮化期間が経過してから２フレーム目に出力される画像データは、各受光素子の露光期間が全ての行について一定となる最初の画像データであるので、撮影画像の解析が終了するまでに要する期間を短縮化しつつ復号化処理を適切に行うことができる。
【００４２】
図４は、図１の光学読み取り装置における読み取り動作の一例を示した図であり、スイッチ２１の１段目の押下操作によってＣＭＯＳイメージセンサー１０が起動してから、撮影画像のデコードが成功するまでの様子が時系列に示されている。まず、ユーザによって２段押しボタン型スイッチ２１の１段目が押下されると、この操作入力に基づいてＣＭＯＳイメージセンサー１０が起動し、ポインタ用ＬＤ１４が点灯する。
【００４３】
このとき、水平同期信号及び垂直同期信号が生成され、水平同期信号に同期して１行目からｍ行目までの垂直走査が開始される。この垂直走査では、水平同期信号のパルス繰り返し間隔が短縮化されるので、行ごとの走査間隔が短縮され、画像データの出力数が削減される。ここでは、水平同期信号の短縮期間中、１列目の画像データのみ出力される。
【００４４】
次に、センサー起動から所定フレーム数の画像データの出力終了までの期間中に、スイッチ２１の２段目の押下操作が行われると、この操作入力に基づいてポインタ用ＬＤ１４が消灯するとともに、照明用ＬＥＤ１５が点灯する。このとき、水平同期信号の短縮化は、所定フレーム数の画像データの出力終了に基づいて解除され、準備フレームの画像データの出力が開始される。
【００４５】
準備フレームにおける画像データは全画素分、すなわち、１列目からｎ列目までの画像データが順次に出力され、行ごとに受光量の演算処理が行われる。この受光量演算の処理結果に基づいてゲイン調整が行われ、次の本撮像フレームにおける画像データの取り込みが開始される。
【００４６】
本撮像フレームにおける画像データの取り込みが終了すると、照明用ＬＥＤ１５が消灯するとともに、ポインタ用ＬＤ１４が点灯する。このとき、再度、水平同期信号の短縮化が開始されるとともに、ＣＰＵにおいて本撮像フレームの画像データに対するデコード処理が開始される。
【００４７】
デコード処理において、読み取りエラーが生じると、ＣＰＵによって再撮像命令が出力され、この再撮像命令に基づいて再撮像が開始される。すなわち、再撮像命令によって照明用ＬＥＤ１５が点灯するとともに、ポインタ用ＬＤ１４が消灯し、照明用ＬＥＤ１５の点灯開始時に出力された画像データの出力が終了すると、水平同期信号の短縮化が解除されて準備フレームの画像データの出力が開始される。撮影された画像データのデコード処理が成功し、２次元コードが解読されれば、この読み取り処理は終了する。
【００４８】
図５及び図６は、図４の読み取り動作における要部詳細を示したタイミングチャートであり、図５には、センサー起動直後における水平同期信号及びデータ出力の様子が示され、図６には、水平同期信号の短縮化期間が経過後の様子が示されている。ＣＭＯＳイメージセンサー１０の起動直後は、露光時間が不定であるため、画素出力の内容も不定となるものの、水平同期信号に同期して、データ出力準備期間となる最初の所定期間Ｃ２の経過後に、第１列目の画像データの出力が開始される。
【００４９】
水平同期信号のパルス繰り返し間隔（Ｃ２＋Ｃ３）において、初めの所定期間Ｃ２は、データ出力準備期間となっており、この期間内に画素信号のサンプリング、各受光素子のリセット及びリセット値のサンプリングがこの順で逐次に行われる。そして、リセット値のサンプリング終了後、次の出力期間Ｃ３において１列目の画像データの出力が行われる。
【００５０】
１列目の画像データの出力期間Ｃ３が終了すると、次の行のデータ出力準備期間が開始される。なお、画像データは、センサー内で生成されるクロック信号（ドットクロック）に同期して出力される。
【００５１】
水平同期信号の短縮化期間の経過後は、行ごとのデータ出力期間Ｃ４に全ての列について画像データが出力される。具体的には、４８０行×６４０列の画素からなるＣＭＯＳイメージセンサーの場合、Ｃ２＝１５０クロック、Ｃ４＝６４０クロックに対し、Ｃ３＝１クロックとなり、行ごとの走査間隔が１／５程度に短縮化される。ここでは、水平走査及び垂直走査におけるブランキング期間の短縮化も行われるものとし、水平同期信号におけるパルス繰り返し間隔の短縮化及びブランキング期間の短縮化、或いは、削除によって、センサー起動直後のフレーム周期（６ｍｓ）は、通常時におけるフレーム周期（３３ｍｓ）の１／５．５程度に短縮される。
【００５２】
図７のステップＳ１０１〜Ｓ１１０は、図１の光学読み取り装置における読み取り動作の一例を示したフローチャートである。まず、２段押しボタン型スイッチ２１における１段目の押下操作が行われると、この操作入力に基づいてイメージセンサーモジュール各部への電力供給が開始され、ＣＭＯＳイメージセンサー１０が起動する（ステップＳ１０１，Ｓ１０２）。
【００５３】
このとき、ポインタ用ＬＤ１４が点灯し、水平同期信号及び垂直同期信号が生成される（ステップＳ１０３，Ｓ１０４）。センサー起動から所定フレーム数の画像データの出力終了までの期間中に、スイッチ２１の２段目の押下操作が行われると、この操作入力に基づいてポインタ用ＬＤ１４が消灯するとともに、照明用ＬＥＤ１５が点灯する。この場合、水平同期信号の短縮化は所定フレーム数の画像データの出力終了時に解除される（ステップＳ１０５，Ｓ１１０）。
【００５４】
一方、センサー起動から所定フレーム数の画像データの出力終了までの期間中に、スイッチ２１の２段目の押下操作が行われなかった場合には、２段目の押下操作が行われるまで継続される（ステップＳ１０６）。水平同期信号における短縮化の解除後、準備フレームにおける画像データが順次に出力され、行ごとに受光量の演算処理が行われる。この受光量演算の処理結果に基づいてゲイン調整が行われ、次の本撮像フレームにおける画像データの取り込みが開始される（ステップＳ１０７）。
【００５５】
本撮像フレームにおける画像データの取り込みが終了すると、照明用ＬＥＤ１５が消灯するとともに、ポインタ用ＬＤ１４が点灯する。このとき、再度、水平同期信号の短縮化が開始されるとともに、ＣＰＵにおいて本撮像フレームの画像データに対するデコード処理が開始される（ステップＳ１０８）。
【００５６】
デコード処理において、読み取りエラーが生じると、ＣＰＵによって再撮像命令が出力され、ステップＳ１０７，Ｓ１０８の処理が繰り返される（ステップＳ１０９）。撮影された画像データのデコード処理が成功し、２次元コードが解読されれば、この読み取り処理は終了する。
【００５７】
図８は、図１の光学読み取り装置内における要部詳細の一例を示した図であり、ＣＭＯＳイメージセンサー４１から入力される１０ビットの画像データを圧縮変換し、８ビットの画像データとしてＣＰＵ４３へ出力する画像データ圧縮回路としてのＦＰＧＡ４２が示されている。このＦＰＧＡ（Field Programming Gate Array）４２は、回路構成を容易に変更することができる論理回路であり、ハードウェア的に１０２４階調の画像データを２５６階調の画像データに変換する動作を行っている。これにより、変換テーブルを用いてソフトウェア的に処理するのに比べ、画像データの圧縮処理に要する時間を短縮化することができる。
【００５８】
図９は、図８の画像データ圧縮回路における画像データの圧縮動作の一例を示した図である。１０ビットの入力データは、前述した折れ線Ｙ＝Ｆ（Ｘ）に基づいて、ＦＰＧＡ４２により８ビットの画像データに変換される。具体的には、（１）０から１２７までの受光量としての各整数値が０から１２７までの整数値に、（２）１２８から２５５までの各整数値が１２８から１９１までの整数値にそれぞれ対応付けられる。また、（３）２５６から５１１までの各整数値が１９２から２２３までの整数値に、（４）５１２から１０２３までの各整数値が２２４から２５５までの整数値にそれぞれ対応付けられる。
【００５９】
上記各区間（１）〜（４）における画像データの圧縮率は、順に１，１／２，１／８，１／１６となっている。この様に、低受光量側の圧縮率を高受光量側の圧縮率よりも低くすることによって、低受光量側における解像度の低下を抑制させることができる。特に、最も低い受光量区間（１）の解像度は、最も高い受光量区間（４）の解像度の１６倍となっており、画像データにおいて高受光量側に生じるノイズを効果的に除去することができる。
【００６０】
図１０は、図８の画像データ圧縮回路における画像データの変換特性の一例を示した図であり、入力データ（Ｘ）に対する出力データ（Ｙ）を表す折れ線Ｙ＝Ｆ（Ｘ）４４が示されている。この折れ線Ｙ＝Ｆ（Ｘ）４４は、次に示す曲線Ｄと近似的に一致するものとなっている。
Ｙ＝Ｘ，（０≦Ｘ<１２８）
Ｙ＝４０．８６５×ｌｎ（Ｘ−８７．１３５）−２３．７，（１２８≦Ｘ<１０２４）
【００６１】
上記した曲線Ｄは、０から１２８までは傾き１の直線、１２８から１０２４までは対数曲線となっている。この様な曲線に近似的に一致する折れ線Ｙ＝Ｆ（Ｘ）４４により、画像データに対して擬似的な対数変換（略ログ変換）が行われる。これにより、画像データの圧縮を効果的に行うことができる。
【００６２】
図１１は、図８の画像データ圧縮回路から出力される画像データによる撮影画像の一例を示した図である。また、図１２は、図１１の撮影画像における線分Ｅ−Ｅ上の受光量分布を画像データの圧縮変換の前後で比較して示した図である。読み取り対象Ａ２から得られる撮影画像４５は、筋状の暗部４６ａ、及び、筋状の暗部４６ａの間に位置する比較的に幅の狭い明部４６ｂからなるコード領域と、このコード領域の両側に位置し、前記明部４６ｂよりも比較的に幅の広い明部４６ｃを含むコード領域の周囲の白地領域により構成されている。
【００６３】
ゲイン制御部２９では、折れ線Ｙ＝Ｆ（Ｘ）４４における傾きが１である領域（区間（１））内に画像データが存在するように増幅率の調整が行われる。このため、撮影画像４５における白地領域に対し、コード領域における受光量（輝度）が相対的に低くなるので、読み取り対象ａ２の解析には、低受光量側の解像度を高受光量側の解像度よりも高くして画像データの圧縮変換を行うのが効果的である。
【００６４】
言い換えれば、一例ではあるが、前記明部４６ｃは、図９に示す入力値データ１０２３近傍の値となるため、１／１６の圧縮率が適用され、一方、前記明部４６ｂは、明部４６ｃに比べて幅が狭いことから、その入力値データは５１１以下となり、１／８または１／２の圧縮率が適用されることになる。筋状の暗部４６ａについては、その中で比較的に幅の広いものが入力値データ０近傍となり、１／１の圧縮率（非圧縮）が適用される。また、その他の比較的に幅の狭い筋状暗部４６ａは、その入力値データが２５５から１２７の間に位置することになるため、１／２の圧縮率が適用されることが、図１２に示す受光量分布データの圧縮変換前と後の値から理解することができる。
【００６５】
これにより、変換前の画像データにおける明部４６ｃに生じるノイズ４７が圧縮変換によって平坦化されるので、撮影画像４５の解析精度を向上させることができる。すなわち、所定の閾値によって画像データにおける輝度を２値化することでコードパターンを解析する画像処理では、高輝度部分が平坦化されることにより、読み取りエラーを低減することができる。
【００６６】
本実施の形態によれば、１０ビットの画像データについて低受光量側の圧縮率を高受光量側の圧縮率よりも小さくして画像データを取り込むことができるので、低受光量側の画像データにおいて解像度が低下するのを抑制することができる。従って、製造コストを削減し、小型化及び解析処理の高速化を達成しつつ、撮影画像に対する解析精度の低下を抑制させることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１による光学読み取り装置の一例を示した外観斜視図である。
【図２】図１の光学読み取り装置内における要部詳細の一構成例を示したブロック図である。
【図３】図１の光学読み取り装置内における要部詳細の一構成例を示したブロック図である。
【図４】図１の光学読み取り装置における読み取り動作の一例を示した図である。
【図５】図４の読み取り動作における要部詳細を示したタイミングチャートである。
【図６】図４の読み取り動作における要部詳細を示したタイミングチャートである。
【図７】図１の光学読み取り装置における読み取り動作の一例を示したフローチャートである。
【図８】図１の光学読み取り装置内における要部詳細の一例を示した図である。
【図９】図８の画像データ圧縮回路における画像データの圧縮動作の一例を示した図である。
【図１０】図８の画像データ圧縮回路における画像データの変換特性の一例を示した図である。
【図１１】図８の画像データ圧縮回路から出力される画像データによる撮影画像の一例を示した図である。
【図１２】図１１の撮影画像における線分Ｅ−Ｅ上の受光量分布を画像データの圧縮変換の前後で比較して示した図である。
【符号の説明】
【００６８】
１  ２次元コードリーダー
２  ヘッド部
３  胴部
４  ケーブル
５，２１  ２段押しボタン型スイッチ
１０  ＣＭＯＳイメージセンサー
１１  撮像回路
１２  受光素子リセット回路
１３  オフセット補償回路
１４  ポインタ用ＬＤ
１５  照明用ＬＥＤ
１６  Ａ／Ｄ変換回路
２２  操作入力制御部
２３  Ｉ／Ｆ制御部
２４  画像データ圧縮回路
２５  主制御部
２６  電力供給部
２７  同期信号生成部
２８  フレーム数カウント部
２９  ゲイン制御部
３０  撮影画像デコード部
３１  メモリ
４１  ＣＭＯＳイメージセンサー
４２  ＦＰＧＡ
４３  ＣＰＵ
４４  折れ線
４５  撮影画像
４６  明暗パターン
４６ａ  暗部
４６ｂ，４６ｃ  明部
４７  ノイズ
Ａ１  被写体
Ａ２  読み取り対象
Ｂ  ポインタ
【図１】
2006072624.tif 000003
【図２】
2006072624.tif 000004
【図３】
2006072624.tif 000005
【図４】
2006072624.tif 000006
【図５】
2006072624.tif 000007
【図６】
2006072624.tif 000008
【図７】
2006072624.tif 000009
【図８】
2006072624.tif 000010
【図９】
2006072624.tif 000011
【図１０】
2006072624.tif 000012
【図１１】
2006072624.tif 000013
【図１２】
2006072624.tif 000014