(57)【要約】【課題】工程がシンプルで且つ小型化と薄型化が可能な半導体装置の製造方法を提供すること。【解決手段】事前に半導体基板１をハーフカットして素子分離溝３を形成した上で粘着フィルム４にて固定して該粘着フィルム４と対向する半導体基板１の第二主面側を研削して分離するので、半導体基板と誘電体基板とを接着する等の煩雑な工程が必要でなくシンプルで且つ半導体装置完成品として小型化と薄型化を阻まれる要因の無い半導体装置の製造方法とする事ができる。【選択図】図１
2006202802.tif 000002
【特許請求の範囲】
【請求項１】
片側の面に電極を有する半導体装置において、
半導体基板の第一主面側に複数の半導体素子形成領域を有し、該半導体基板の第一主面から前記半導体素子形成領域よりも深く縦横にハーフカットを施して各々の前記半導体素子形成領域間に素子分離溝を形成し、該素子分離溝と前記半導体素子形成領域とを含む前記半導体基板の第一主面に粘着フィルムを貼り付けて固定する素子分離工程と、
前記半導体基板の第二主面側から研削して厚み調整し、該半導体基板の第二主面に前記素子分離溝を開口させて前記粘着フィルム上に前記半導体基板を完全分離して固定する研削工程と、
前記研削工程にて得た中間生成物をモールド用樹脂を用いて前記半導体基板の第二主面と素子分離溝とを含む前記粘着フィルム上を覆ったモールド樹脂を形成するモールド工程と、
前記粘着フィルムを剥離除去し、前記半導体素子形成領域の外部コンタクト予定部上に電極を形成する電極形成工程と、
前記モールド樹脂の第一主面から第二主面までをダイシングを施して縦横にダイシング間隙を設けて前記半導体素子形成領域と前記電極とを含んだ前記半導体基板の側面と第二主面とを前記モールド樹脂が覆った完成品として半導体装置に個別分離する完成分離工程とを含む事を特徴とする半導体装置の製造方法。
【請求項２】
前記ダイシング間隙を設けて個別分離する際に、前記半導体素子形成領域と前記電極とを含んだ前記半導体基板の最小単位を２つ以上の半導体素子を含む前記半導体装置とする事を特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は小型で且つ薄型の面実装タイプ半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法としては、誘電体分離基板を得るため、それぞれ鏡面研磨された半導体基板と絶縁性基板とを研磨面同士を直接接着して一体化する技術を用いる。即ち、鏡面研磨された基板同士を実質的に異物を含まない清浄な雰囲気中で密着させ、２００℃以上の温度で熱処理すると強固な接着基板が得られる。絶縁性基板は半導体基板表面に絶縁膜を形成したもの、あるいは全体が誘電体からなるもの、いずれでもよい。このようにして縦方向に分離された基板に所望の素子を形成し、また素子の横方向分離を行なうために半導体基板側に溝を形成してこの溝に非晶質材料を充填するものがあった（例えば、特許文献１参照）。
【０００３】
図２は、前記特許文献１に記載された従来の半導体装置の製造方法を示すものである。
【０００４】
図２（ａ）〜（ｅ）において、１０１は第一のＮ型シリコン基板、１０２は高濃度Ｎ型層、１０３は第二のＮ型シリコン基板、１０４は第一の酸化膜、１０５は高濃度Ｐ型層、１０６は素子分離溝、１０７はパッシベーション・ガラス、１０８は第二の酸化膜を各々示していた。
【０００５】
図２（ａ）に示すように、第一のＮ型シリコン基板１０１の研磨面にはリンを拡散して高濃度Ｎ型層１０２を形成し、第二のＮ型シリコン基板１０３の研磨面にはウェット酸化により第一の酸化膜１０４を形成し、高濃度Ｎ型層１０２と第一の酸化膜１０４との各々表面の面粗さを５００Å以下として、図２（ｂ）に示すように、研磨面同士を直接接着した後、熱処理をして接着力を強くし、図２（ｃ）に示すように、第一のＮ型シリコン基板１０１をラッピングして厚み調整の後、硼素を拡散して高濃度Ｐ型層１０５を形成し、図２（ｄ）に示すように、全面を第二の酸化膜１０８で覆い、ダイヤモンド・ソーを用いて高濃度Ｐ型層１０５から高濃度Ｎ型層１０２の上面に達する素子分離溝１０６を形成して破砕層を除去し、図２（ｅ）に示すように、電気泳動法により鉛系パッシベーション・ガラス１０７を素子分離溝１０６に充填して焼成する。
【０００６】
その後、コンタクトホール（図示せず）を開けてＡｌ配線（図示せず）を施してダイオードアレイとしているものがあった。
【特許文献１】特公平６−５８９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成では、素子分離の前に誘電体分離基板となる接着面に第一の酸化膜１０４を有した第二のＮ型シリコン基板１０３を、第一のＮ型シリコン基板１０１の接着面に形成された高濃度Ｎ型層１０２に接着せねばならないがその際、第一の酸化膜１０４と高濃度Ｎ型層１０２との接着面の表面粗さは５００Å以下の鏡面に研磨した上で面同士を合わせて熱処理を施す必要があり、煩雑で工数が掛る上に第二のＮ型シリコン基板１０３を必要とする事が素子完成品として薄型化を阻む要因であるという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するもので、工程がシンプルで且つ半導体装置完成品として薄型化を阻まれる事の無い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明の半導体装置の製造方法は、片側の面に電極を有する半導体装置において、半導体基板の第一主面側に複数の半導体素子形成領域を有し、該半導体基板の第一主面から半導体素子形成領域よりも深く縦横にハーフカットを施して各々の半導体素子形成領域間に素子分離溝を形成し、該素子分離溝と半導体素子形成領域とを含む半導体基板の第一主面に粘着フィルムを貼り付けて固定する素子分離工程と、半導体基板の第二主面側から研削して厚み調整し、該半導体基板の第二主面に素子分離溝を開口させて粘着フィルム上に半導体基板を完全分離して固定する研削工程と、該研削工程にて得た中間生成物をモールド型とモールド用樹脂とを用いて半導体基板の第二主面と素子分離溝とを含む粘着フィルム上を覆ったモールド樹脂を形成するモールド工程と、粘着フィルムを剥離除去し、半導体素子形成領域の外部コンタクト予定部上に電極を形成する電極形成工程と、モールド樹脂の第一主面から第二主面までをダイシングを施して縦横にダイシング間隙を設けて半導体素子形成領域と電極とを含んだ半導体基板の側面と第二主面とをモールド樹脂が覆った完成品として半導体装置に個別分離する完成分離工程とを含む半導体装置の製造方法とする。
【００１０】
本構成によって、事前に半導体基板をハーフカットして素子分離溝を形成した上で粘着フィルムにて固定して該粘着フィルムと対向する半導体基板の第二主面側を研削して分離するので、半導体基板と誘電体基板とを接着する等の工程が必要でなくシンプルで且つ半導体装置完成品として薄型化を阻まれる要因の無い半導体装置の製造方法とする事ができる。
【発明の効果】
【００１１】
以上のように、本発明の半導体装置の製造方法によれば、シンプルで且つ半導体装置完成品として薄型化を阻まれる要因の無い半導体装置の製造方法とする事ができる。
【発明を実施するための最良の形態】
【００１２】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
図１（ａ）〜（ｆ）は、本発明の実施の形態における半導体装置の製造方法のフローに沿った断面図である。
【００１４】
図１（ａ）〜（ｆ）において、１は半導体基板、２は半導体素子形成領域、３は素子分離溝、４は粘着フィルム、５はモールド樹脂、６ははんだ電極、７はダイシング間隙、８は半導体装置を各々示している。
【００１５】
図１（ａ）は、半導体基板１の第一主面側に半導体素子形成領域２を有した状態を示す断面である。
【００１６】
また、半導体基板１と半導体素子形成領域２とを含む表面は酸化膜等のパッシベーション膜（図示せず）で覆われ、半導体素子形成領域２の外部コンタクト予定部上のパッシベーション膜は除去されて窓（図示せず）が形成されている。
【００１７】
図１（ｂ）は、ダイヤモンドブレードによるダイシングソーにて図１（ａ）で示した半導体基板１の第一主面から半導体素子形成領域２の領域よりも深く縦横にハーフカットを施して各々半導体素子形成領域２と半導体素子形成領域２との間に素子分離溝３を形成し、半導体素子形成領域２と素子分離溝３とを含む半導体基板１の第一主面に粘着フィルム４を貼り付けて固定する素子分離工程の終了時点の断面を示している。
【００１８】
図１（ｃ）は、図１（ｂ）で示した半導体基板１の第二主面側からＢＧ装置等で研削を施して厚み調整して、半導体基板１を所定の厚みとすると共に素子分離溝３を半導体基板１の第二主面に開口させて粘着フィルム４上に完全分離して固定する研削工程の終了時点の断面を示している。
【００１９】
図１（ｄ）は、図１（ｃ）の示す研削工程の終了時点の中間生成物をモールド型（図示せず）内に閉塞して加熱し、エポキシを主成分とする半導体用熱硬化型のモールド用樹脂をモールド型（図示せず）に注入して硬化させた後にモールド型（図示せず）より取り出して、半導体基板１の第二主面と素子分離溝３とを含む粘着フィルム４上にモールド樹脂５を形成するモールド工程の終了時点の断面を示している。
【００２０】
図１（ｅ）は、図１（ｄ）の示すモールド工程終了後に粘着フィルム４を剥離除去し、図（ａ）で記述した半導体素子形成領域２の外部コンタクト予定部上にめっき法又は、ディッピングにてはんだ電極６を形成する電極形成工程の終了時点の断面を示している。
【００２１】
図１（ｆ）は、図１（ｅ）の示す電極形成工程終了後にモールド樹脂５の第一主面から第二主面までをダイシングソー等にて各々半導体基板１同士の間を縦横にダイシングを施してダイシング間隙７を設けて半導体素子形成領域２とはんだ電極６とを含んだ半導体基板１の側面と第二主面とをモールド樹脂５が覆った完成品である半導体装置８に個別分離する完成分離工程の終了時点の断面を示している。
【００２２】
かかる構成によれば、事前に半導体基板１をハーフカットして素子分離溝３を形成した上で粘着フィルム４にて固定して該粘着フィルム４と対向する半導体基板１の第二主面側を研削して分離するので、半導体基板と誘電体基板とを接着する等の煩雑な工程が必要でなくシンプルで且つ半導体装置完成品として薄型化を阻まれる要因の無い半導体装置の製造方法とする事ができる。
【００２３】
なお、本実施の形態において、図１（ｆ）に示す完成分離工程にて半導体素子の最小単位にダイシング間隙７で個別分離した半導体装置８としたがダイシング間隙７を設けて個別分離する単位を２つ以上の半導体素子を有する半導体装置８としても良い。
【産業上の利用可能性】
【００２４】
小型且つ薄型の半導体装置の製造方法として有用であり、特に面実装タイプの半導体装置に適している。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態における半導体装置の製造フローに沿った断面図
【図２】従来の半導体装置の製造フローに沿った断面図
【符号の説明】
【００２６】
１  半導体基板
２  半導体素子形成領域
３、１０６  素子分離溝
４  粘着フィルム
５  モールド樹脂
６  はんだ電極
７  ダイシング間隙
８  半導体装置
１０１  第一のＮ型シリコン基板
１０２  高濃度Ｎ型層
１０３  第二のＮ型シリコン基板
１０４  第一の酸化膜
１０５  高濃度Ｐ型層
１０７  パッシベーション・ガラス
１０８  第二の酸化膜
【図１】
2006202802.tif 000003
【図２】
2006202802.tif 000004