(57)【要約】【課題】  ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現する。【解決手段】  光電変換により電荷を生成して蓄積する光電変換部１０１と、光電変換部１０１が電荷を生成して蓄積している期間において、光電変換部１０１からあふれ出る電荷を蓄積する電荷保持部１０２と、光電変換部１０１で生成された電荷を転送するＭＯＳトランジスタＴｘ−ＭＯＳとを有する画素１００を含む固体撮像装置の製造方法において、例えば、ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極を、電荷保持部１０２の第１の導電膜であるポリシリコン膜１１８を形成する工程と同一の工程で形成するようにする。【選択図】  図６
2006261596.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により電荷を生成して蓄積する光電変換部と、
前記光電変換部が電荷を生成して蓄積している期間において、前記光電変換部からあふれ出る電荷を蓄積する電荷保持部と、
前記光電変換部に対応して配されたＭＯＳトランジスタとを有する画素を含む固体撮像装置の製造方法であって、
前記電荷保持部は、
半導体基板上に第１の誘電体膜を形成する工程と、
前記第１の誘電体膜上に所定形状に加工された第１の導電膜を形成する工程と、
前記第１の導電膜上に第２の誘電体膜を形成する工程と、
前記第２の誘電体膜上に第２の導電膜を形成する工程と
を有して形成され、
前記ＭＯＳトランジスタのゲート電極は、前記第１の導電膜を形成する工程、又は前記第２の導電膜を形成する工程と同一の工程で形成されることを特徴とする固体撮像装置の製造方法。
【請求項２】
前記同一の工程とは、前記第１の導電膜を形成する工程であることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記同一の工程とは、前記第２の導電膜を形成する工程であることを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記光電変換部の上方を覆い、前記半導体基板の界面での入射光の反射を低減する反射防止膜は、前記第１の誘電体膜を形成する工程、又は前記第２の誘電体膜を形成する工程と同一の工程で形成されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記第１及び前記第２の誘電体膜の一方を、前記ＭＯＳトランジスタをＬＤＤ構造とするためのサイドウォールを構成するシリコン窒化膜と同一工程で形成するることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換により電荷を生成して蓄積する光電変換部を有する固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳ型センサが固体撮像装置として用いられている。このＭＯＳ型センサは、ＣＣＤと比較して、消費電力が小さくなる、駆動電力が低くなる、高速化が可能になるなどの利点を有している。したがって、今後は、このＭＯＳ型センサの需要が拡大することが予想される。
【０００３】
そして、このようなＭＯＳ型センサを利用して、固体撮像装置のダイナミックレンジを拡大するという提案がなされている（特許文献１を参照）。かかる提案におけるＭＯＳ型センサは、各画素が、フォトダイオードと、フローティングディフュージョン（floating diffusion；浮遊拡散、以下では必要に応じてＦＤと略称する）領域と、前記フォトダイオードから前記ＦＤ領域に電荷を転送するための転送トランジスタと、前記ＦＤ領域を所定の電位にリセットするためのリセットトランジスタとを有する複数の画素を、マトリックス（行列）状に形成して構成される。
【０００４】
このＭＯＳ型センサでは、まず、前記フォトダイオードに蓄積された電荷に基づく信号を読み出した後に、前記フォトダイオードからあふれて前記ＦＤ領域に蓄積された電荷に基づく信号を読み出す。そして、読み出した信号をアナログアンプを通して出力するようにしている。
【０００５】
【特許文献１】特開２００１−１８６４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述した従来の技術では、ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置において、その製造プロセスを煩雑化することなく作製するという観点について、全く考慮されていなかった。このため、当該固体撮像装置における生産性の向上を実現できなかった。
【０００７】
本発明は上述の問題点にかんがみてなされたものであり、ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現する固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置の製造方法は、光電変換により電荷を生成して蓄積する光電変換部と、前記光電変換部が電荷を生成して蓄積している期間において、前記光電変換部からあふれ出る電荷を蓄積する電荷保持部と、前記光電変換部に対応して設けられたＭＯＳトランジスタとを有する画素を含む固体撮像装置の製造方法であって、前記電荷保持部は、半導体基板上に第１の誘電体膜を形成する工程と、前記第１の誘電体膜上に所定形状に加工された第１の導電膜を形成する工程と、前記第１の導電膜上に第２の誘電体膜を形成する工程と、前記第２の誘電体膜上に第２の導電膜を形成する工程とを有して形成され、前記ＭＯＳトランジスタのゲート電極は、前記第１の導電膜を形成する工程、又は前記第２の導電膜を形成する工程と同一の工程で形成されることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
固体撮像装置は、図１に示す画素１００が２次元配列されて構成されている。また、これらの画素１００は、信号出力線４０１を介して画素信号生成部４００に接続されている。以下、ｎチャネルＭＯＳ電界効果トランジスタを単にＭＯＳトランジスタという。１つの画素１００は、転送ＭＯＳトランジスタＴｘ−ＭＯＳ，Ｔｙ−ＭＯＳ、リセットＭＯＳトランジスタＲＥＳ−ＭＯＳ、ソースフォロアＭＯＳトランジスタＳＦ−ＭＯＳ及びセレクトＭＯＳトランジスタＳＥＬ−ＭＯＳを有する。
【００１１】
転送ＭＯＳトランジスタＴｘ−ＭＯＳのソース及びドレインは、それぞれ光電変換部（フォトダイオード）１０１及び浮遊拡散部（フローティングディフュージョン）ＦＤに接続する。転送ＭＯＳトランジスタＴｙ−ＭＯＳのソース及びドレインは、それぞれ電荷保持部１０２及び浮遊拡散部ＦＤに接続する。
【００１２】
光電変換部１０１は、その周囲を素子分離部１０３により囲まれている。素子分離部１０３は、光電変換部１０１に蓄積される電荷から見て、光電変換部１０１よりもポテンシャル障壁が高いので、光電変換部１０１は所定量の電荷を蓄積することができる。光電変換部１０１は、素子分離部１０３を介して、図１でいうと、下方に電荷保持部１０２が設けられる。光電変換部１０１は開口され、電荷保持部１０２は遮光されている。また、光電変換部１０１及び電荷保持部１０２の周囲には、素子分離部１０５が設けられている。素子分離部１０５は、自己の画素から隣接画素への電荷の漏れを防止する。
【００１３】
光電変換部１０１は、光電変換により電荷を生成して蓄積する。浮遊拡散部ＦＤは、電荷を蓄積し、電圧に変換するための拡散領域である。転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲートは、光電変換部１０１により生成された電荷を浮遊拡散部ＦＤに転送するためのゲートである。その転送ゲートを閉じることにより、光電変換部１０１は光電変換により電荷を生成して蓄積することができる。その蓄積時間が終了すると、転送ゲートを開けることにより、光電変換部１０１に蓄積された電荷を浮遊拡散部ＦＤに転送する（読み出す）ことができる。
【００１４】
画素信号生成部４００は、光電変換部１０１に蓄積された電荷及び電荷保持部１０２に蓄積された電荷に応じて画素信号を生成する。
【００１５】
図２は、光電変換部１０１の光量と信号電荷との関係を示す特性図である。
光電変換部１０１は、蓄積できる信号電荷量Ａ１が決まっている。したがって、光電変換部１０１に強い光が照射されると、光電変換部１０１から電荷があふれ出て、光量ｔ１で光電変換部１０１は飽和する。光電変換部１０１からあふれ出た電荷は、電荷保持部１０２に流入する。
【００１６】
光電変換部１０１に光が照射されると、光量ｔ１までは光電変換部１０１に電荷が蓄積され、電荷保持部１０２には電荷が蓄積されない。光量ｔ１になると、光電変換部１０１は飽和し、光電変換部１０１からあふれ出た電荷が電荷保持部１０２に流入し、電荷保持部１０２は電荷を蓄積し始める。ここで、電荷保持部１０２は、トレンチ構造で形成されているため、小さな占有面積で大きな容量が得られるようになっている。
【００１７】
光電変換部１０１で光電変換された負電荷は、光電変換部１０１の第１導電型（ｎ型）の電荷蓄積領域に蓄積される。光電変換部１０１は、第１の転送部（転送ＭＯＳトランジスタＴｘ−ＭＯＳ）を介し、ソースフォロアアンプを構成するソースフォロアＭＯＳトランジスタＳＦ−ＭＯＳに接続されている。電荷保持部１０２は、第２の転送部（転送ＭＯＳトランジスタＴｙ−ＭＯＳ）を介し、ソースフォロアアンプを構成するソースフォロアＭＯＳトランジスタＳＦ−ＭＯＳに接続されている。ソースフォロアアンプは、光電変換部１０１及び電荷保持部１０２の信号電荷を増幅する。
【００１８】
図３は、本発明の第１の実施形態による固体撮像装置の等価回路図である。
ここで、図３には、図１で示した画素１００と、光電変換部１０１に蓄積された電荷及び電荷保持部１０２に蓄積された電荷に応じて画素信号を生成する画素信号生成部４００が示されている。具体的に、本実施形態では、画素信号生成部４００は、以下に示す４１１〜４１３、４２１〜４２６及び容量ＣｔｓＦＤ、ＣｔｓＰＤ、Ｃｔｎを備えて構成されている。また、図４は、図３に示した固体撮像装置の等価回路図の動作例を示すタイミングチャートである。
【００１９】
電位φｒｅｓはリセットＭＯＳトランジスタＲＥＳ−ＭＯＳのゲート電位、電位φｔｘは転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電位、電位φｔｙは転送ＭＯＳトランジスタＴｙ−ＭＯＳのゲート電位、電位φｓｅｌはセレクトＭＯＳトランジスタＳＥＬ−ＭＯＳのゲート電位、電位φＣｔｓＦＤはＭＯＳトランジスタ４１１のゲート電位、電位φＣｔｓＰＤはＭＯＳトランジスタ４１２のゲート電位、電位φＣｔｎはＭＯＳトランジスタ４１３のゲート電位を示す。
【００２０】
図４において、タイミングＴ１より前では、電位φｒｅｓは正電位であり、電位φｔｘ，φｔｙ，φｓｅｌ，φＣｔｓＦＤ，φＣｔｎ，φＣｔｓＰＤは０Ｖである。リセットＭＯＳトランジスタＲＥＳ−ＭＯＳがオンし、浮遊拡散部ＦＤに電源電位ＶＤＤが供給される。
【００２１】
次に、タイミングＴ１では、電位φｔｘ及びφｔｙとして正パルスを印加する。転送ＭＯＳトランジスタＴｘ−ＭＯＳ及びＴｙ−ＭＯＳはオンし、浮遊拡散部ＦＤ、光電変換部１０１及び電荷保持部１０２に電源電位ＶＤＤが印加されてリセットされる。リセット後、電位φｒｅｓを０Ｖに下げ、リセットＭＯＳトランジスタＲＥＳ−ＭＯＳをオフにする。そして、電位φｔｘ及びφｔｙを例えば−１．３Ｖにし、光電変換部１０１、電荷保持部１０２及び浮遊拡散部ＦＤをフローティング状態にする。ただし、このとき外部の機械的なシャッタはまだ開いておらず、光電変換部１０１において光電荷の蓄積は始まっていない。
【００２２】
次に、タイミングＴ２では、機械的なシャッタ５３（図１４）が開き、光電変換部１０１に光が照射され、光電変換部１０１は光電荷の生成及び蓄積を開始する。光電変換部１０１に弱い光が照射されたときには、光電変換部１０１は飽和せず、光電変換部１０１から電荷保持部１０２に電荷が流入しない。これに対し、光電変換部１０１に強い光が照射されたときには、光電変換部１０１は飽和し、光電変換部１０１から電荷保持部１０２に電荷が流入する。
【００２３】
次に、タイミングＴ３では、シャッタ５３が閉じ、光電変換部１０１は遮光され、光電変換部１０１の光電荷の生成が終了する。
【００２４】
次に、タイミングＴ４では、電位φｔｙとして正パルスを印加する。転送ＭＯＳトランジスタＴｙ−ＭＯＳはオンし、電荷保持部１０２に蓄積された負電荷が浮遊拡散部ＦＤに読み出される。浮遊拡散部ＦＤの電位の実線は、弱い光が照射され、光電変換部１０１から電荷保持部１０２に電荷があふれ出なかった場合を示す。浮遊拡散部ＦＤの電位の点線は、強い光が照射され、光電変換部１０１から電荷保持部１０２に電荷があふれ出た場合を示す。電荷保持部１０２から浮遊拡散部ＦＤに負電荷が読み出されると、浮遊拡散部ＦＤの電位が下がる。
【００２５】
次に、タイミングＴ５では、電位φｓｅｌを０Ｖから正電位にする。セレクトＭＯＳトランジスタＳＥＬ−ＭＯＳはオンし、図３の信号出力線４０１をアクティブ状態にする。ソースフォロアＭＯＳトランジスタＳＦ−ＭＯＳは、ソースフォロアアンプを構成し、浮遊拡散部ＦＤの電位に応じて、信号出力線４０１に出力電圧を出力する。
【００２６】
次に、タイミングＴ６では、電位φＣｔｓＦＤとして正パルスが印加される。トランジスタ４１１がオンし、容量ＣｔｓＦＤに浮遊拡散部ＦＤの電位に応じた信号出力線４０１の電位が蓄積される。光電変換部１０１が飽和していない画素には、電荷保持部１０２に電荷があふれ出ないので、浮遊拡散部ＦＤのリセット電圧ＶＤＤに応じた出力が容量ＣｔｓＦＤに蓄積される。また、光電変換部１０１に強い光が照射され、光電変換部１０１が飽和した場合は、浮遊拡散部ＦＤのリセット電圧ＶＤＤより低い出力が容量ＣｔｓＦＤに蓄積される。
【００２７】
次に、タイミングＴ７では、電位φｒｅｓとして正パルスを印加する。リセットＭＯＳトランジスタＲＥＳ−ＭＯＳはオンし、浮遊拡散部ＦＤは再度電源電位ＶＤＤにリセットされる。
【００２８】
次に、タイミングＴ８では、電位φＣｔｎとして正パルスを印加する。ＭＯＳトランジスタ４１３はオンし、浮遊拡散部ＦＤがリセットされた状態での信号出力線４０１のオフセットノイズ電圧が容量Ｃｔｎに蓄積される。
【００２９】
次に、タイミングＴ９では、電位φｔｘとして正パルスを印加する。転送ＭＯＳトランジスタＴｘ−ＭＯＳはオンし、光電変換部１０１に蓄積された電荷が浮遊拡散部ＦＤに読み出される。
【００３０】
次に、タイミングＴ１０では、電位φＣｔｓＰＤとして正パルスを印加する。ＭＯＳトランジスタ４１２はオンし、光電変換部１０１から浮遊拡散部ＦＤに読み出された電荷に応じた信号出力線４０１の電圧が容量ＣｔｓＰＤに蓄積される。
【００３１】
次に、タイミングＴ１１では、電位φｓｅｌを０Ｖにする。セレクトＭＯＳトランジスタＳＥＬ−ＭＯＳはオフし、信号出力線４０１は非アクティブ状態になる。
【００３２】
次に、タイミングＴ１２では、電位φｒｅｓを正電位にする。リセットＭＯＳトランジスタＲＥＳ−ＭＯＳはオンし、浮遊拡散部ＦＤの電位を電源電位ＶＤＤに固定する。
【００３３】
以上の処理により、容量Ｃｔｎにはオフセットノイズに対応する電圧が蓄積され、容量ＣｔｓＦＤには光電変換部１０１から電荷保持部１０２にあふれ出た電荷に対応する電圧が蓄積され、容量ＣｔｓＰＤには光電変換部１０１の蓄積電荷に対応する電圧が蓄積される。
【００３４】
図３において、差動アンプ４２１は、容量ＣｔｓＦＤの信号電圧から容量Ｃｔｎのノイズ電圧を引いた電圧を出力する。差動アンプ４２２は、容量ＣｔｓＰＤの信号電圧から容量Ｃｔｎのノイズ電圧を引いた電圧を出力する。アンプ４２３は、差動アンプ４２１の出力信号を増幅する。アンプ４２４は、差動アンプ４２２の出力信号を増幅する。
【００３５】
電荷保持部１０２の信号と光電変換部１０１の信号を読み出す画素内の増幅回路を共通にする、即ち読み出し経路を同一にすることで、経路の違いによるわずかな感度のズレ、オフセットズレを抑制することができる。この結果、後段アンプでの増幅も可能となる。特に、ダイナミックレンジを拡大するためには、この後段アンプでの増幅を大きくする必要があり、経路を同一にすることで増幅が可能となる。
【００３６】
加算器４２５は、アンプ４２３及び４２４の出力信号を加算して画素信号を出力する。画素信号は、光電変換部１０１の蓄積電荷及び電荷保持部１０２にあふれ出た電荷を基に生成されるので、光電変換部１０１の蓄積電荷のみを用いる場合に比べ、画素信号のダイナミックレンジを拡大することができる。
【００３７】
アンプ４２６は、ＩＳＯ感度に応じて、加算器４２５の出力信号を増幅して出力する。ＩＳＯ感度値が小さいときには増幅度が小さく、ＩＳＯ感度値が大きいときには増幅度が大きい。
【００３８】
次に、固体撮像装置の製造方法について説明する。
【００３９】
図５及び図６は、本発明の第１の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図５及び図６には、図１に示したＩ−Ｉにおける断面図示す。また、図５及び図６において、画素信号生成部４００の形成領域に形成されるｐチャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジスタ）は、例えば、図３に示す４２１〜４２６を構成するものに対応する。
【００４０】
図５（ａ）の工程について、以下に説明する。
まず、半導体基板１１０の画素１００の形成領域にＰ-領域からなるＰウエル層１１１を形成するとともに、半導体基板１１０の画素信号生成部４００の形成領域にｎ-領域からなるＮウエル層１１２を形成する。そして、電荷保持部１０２の形成領域、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域、画素信号生成部４００の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素１００の形成領域のトレンチの内壁面に不純物を導入し、Ｐ+層１１３を形成する。このｐ+層１１３は、チャネルストップ領域として機能する。
【００４１】
続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部１１４を形成する。ここで、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と画素信号生成部４００の形成領域とを画定する素子分離部１１４は、図１の素子分離部１０５に相当する。また、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と電荷保持部１０２の形成領域とを画定する素子分離部１１４は、図１の素子分離部１０３に相当する。
【００４２】
続いて、電荷保持部１０２の形成領域の半導体基板１１０表面に不純物を導入し、ｎ+層１１５を形成する。このｎ+層１１５は、下部電極として機能する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域における半導体基板１１０表面の所定の領域（埋め込み型の光電変換部１０１の形成領域）にｎ-層１１６を形成する。
【００４３】
続いて、半導体基板１１０上にシリコン酸化膜１１７、ポリシリコン膜１１８を順次形成し、各形成領域において、これらを所定形状にパターニングする。これにより、電荷保持部１０２の形成領域には電極となるポリシリコン膜１１８が形成され、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域、画素信号生成部４００の形成領域には、ゲート電極となるポリシリコン膜１１８が形成される。
【００４４】
続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜１１８の画素信号生成部４００の形成領域側の半導体基板１１０表面に不純物を導入し、ｎ-層１１９を形成する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜１１８の電荷保持部１０２の形成領域側の半導体基板１１０表面に不純物を導入し、ｐ+層１２０を形成する。このｐ+層１２０は、埋め込み型構造の光電変換部（フォトダイオード）１０１における暗電流の発生を防止するために機能する。
【００４５】
次に、図５（ｂ）では、基板１１０の全面にシリコン窒化膜１２１、シリコン酸化膜１２２を順次形成する。
【００４６】
次に、図５（ｃ）では、ｎ-層１１６の上方を覆うレジストパターン（不図示）を形成した後、シリコン酸化膜１２２に対してエッチングを行う。これにより、各形成領域のポリシリコン膜１１８の側壁にのみシリコン酸化膜１２２が残る。続いて、レジストパターン（不図示）及びシリコン酸化膜１２２をマスクとして、シリコン窒化膜１２１に対してエッチングを行う。その後、レジストパターン（不図示）を除去する。
【００４７】
この結果、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域には、ｎ-層１１６の上方を覆うようにシリコン窒化膜１２１及びシリコン酸化膜１２２が形成され、ポリシリコン膜１１８における画素信号生成部４００の形成領域側の側壁には、シリコン窒化膜１２１及びシリコン酸化膜１２２が残る。ここで、ｎ-層１１６の上方を覆うように形成されたシリコン窒化膜１２１は、埋め込み型構造の光電変換部（フォトダイオード）１０１の受光面を覆うものである。そして、このシリコン窒化膜１２１は、外部から入射した入射光の半導体基板１１０の界面での反射を低減し、入射光を半導体基板１１０内部の埋め込み型構造の光電変換部（フォトダイオード）１０１へ効率良く入射させるための反射防止膜として機能するものである。また、電荷保持部１０２の形成領域及び画素信号生成部４００の形成領域には、ポリシリコン膜１１８の側壁にのみシリコン窒化膜１２１及びシリコン酸化膜１２２が残る。
【００４８】
次に、図６（ａ）では、画素信号生成部４００の形成領域におけるＰＭＯＳトランジスタ形成領域に不純物を導入し、ｐ+層１２３を形成する。このｐ+層１２３は、ＰＭＯＳトランジスタにおけるソース／ドレインとして機能する。また、他のＮＭＯＳトランジスタ形成領域に対しても不純物を導入してｎ+層を形成し、ＮＭＯＳトランジスタにおけるソース／ドレインを形成する。
【００４９】
次に、図６（ｂ）では、基板１１０の全面にシリコン窒化膜１２４、ポリシリコン膜１２５を順次形成する。
【００５０】
次に、図６（ｃ）では、電荷保持部１０２の形成領域のみを覆うレジストパターン（不図示）を形成した後、ポリシリコン膜１２５に対してエッチングを行う。これにより、電荷保持部１０２の形成領域のみにポリシリコン膜１２５が残る。続いて、シリコン窒化膜１２４に対してエッチングを行う。その後、レジストパターン（不図示）を除去する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第１の実施形態における固体撮像装置が形成される。
【００５１】
図７は、第１の実施形態における電荷保持部１０２の概略断面図である。
第１の実施形態における電荷保持部１０２において、シリコン酸化膜１１７は、下部電極であるｎ+層１１５と、第１の導電膜であるポリシリコン膜１１８との間で第１の誘電体膜として機能する。シリコン窒化膜１２４は、第１の導電膜であるポリシリコン膜１１８と、第２の導電膜であるポリシリコン膜１２５との間で第２の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜１１７は１５．５ｎｍ程度、シリコン窒化膜１２１は５０．０ｎｍ程度、シリコン窒化膜１２４は１０ｎｍ程度である。また、製造プロセスによっては、シリコン窒化膜１２１とシリコン窒化膜１２４との間にシリコン酸化膜が形成される場合もある。このシリコン酸化膜は、例えば、膜厚２．０ｎｍ程度である。なお、本実施形態では、電荷保持部１０２の上部電極を２層構造（ポリシリコン膜１１８及び１２５）で形成しているため、接続によって容量を増加させることが可能である。
【００５２】
第１の実施形態における固体撮像装置の製造方法では、図６（ｃ）に示すように、転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極は、ポリシリコン膜１１８で形成されており、電荷保持部１０２の電極を形成するポリシリコン膜１１８（第１の導電膜）と同一の工程（図５（ａ））で形成される。
【００５３】
第１の実施形態によれば、転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極を、電荷保持部１０２の第１の導電膜であるポリシリコン膜１１８と同一の工程で形成するようにしたので、ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。
【００５４】
（第２の実施形態）
図８及び図９は、本発明の第２の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図８及び図９には、図１に示したＩ−Ｉにおける断面図示す。また、図８及び図９において、画素信号生成部４００の形成領域に形成されるｐチャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジスタ）は、例えば、図３に示す４２１〜４２６を構成するものに対応する。
【００５５】
図８（ａ）の工程について、以下に説明する。
まず、半導体基板２１０の画素１００の形成領域にＰ-領域からなるＰウエル層２１１を形成するとともに、半導体基板２１０の画素信号生成部４００の形成領域にｎ-領域からなるＮウエル層２１２を形成する。そして、電荷保持部１０２の形成領域、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域、画素信号生成部４００の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素１００の形成領域のトレンチの内壁面に不純物を導入し、Ｐ+層２１３を形成する。このｐ+層２１３は、チャネルストップ領域として機能する。
【００５６】
続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部２１４を形成する。ここで、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と画素信号生成部４００の形成領域とを画定する素子分離部２１４は、図１の素子分離部１０５に相当する。また、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と電荷保持部１０２の形成領域とを画定する素子分離部２１４は、図１の素子分離部１０３に相当する。
【００５７】
続いて、電荷保持部１０２の形成領域の半導体基板２１０表面に不純物を導入し、ｎ+層２１５を形成する。このｎ+層２１５は、下部電極として機能する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域における半導体基板２１０表面の所定の領域（埋め込み型の光電変換部１０１の形成領域）にｎ-層２１６を形成する。続いて、半導体基板２１０上にシリコン酸化膜２１７、シリコン窒化膜２１８及びポリシリコン膜２１９を順次形成する。
【００５８】
次に、図８（ｂ）では、電荷保持部１０２の形成領域を覆うレジストパターン（不図示）を形成した後、ポリシリコン膜２１９及びシリコン窒化膜２１８に対してエッチングを行う。これにより、電荷保持部１０２の形成領域にのみポリシリコン膜２１９及びシリコン窒化膜２１８が残る。その後、レジストパターン（不図示）を除去する。
【００５９】
次に、図８（ｃ）では、基板２１０の全面にシリコン窒化膜２２０を形成する。
【００６０】
次に、図９（ａ）では、電荷保持部１０２の形成領域を覆うレジストパターン（不図示）を形成した後、シリコン窒化膜２２０及びシリコン酸化膜２１７に対してエッチングを行う。その後、レジストパターン（不図示）を除去する。
【００６１】
次に、図９（ｂ）では、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域及び画素信号生成部４００の形成領域にシリコン酸化膜２２１を形成する。続いて、基板２１０の全面にポリシリコン膜２２２を形成する。
【００６２】
次に、図９（ｃ）では、転送ＭＯＳトランジスタＴｘ−ＭＯＳ及び画素信号生成部４００におけるＭＯＳトランジスタのゲート電極の形成領域、並びに電荷保持部１０２の形成領域を覆うレジストパターン（不図示）を形成した後、ポリシリコン膜２２２及びシリコン酸化膜２１７に対してエッチングを行って、転送ＭＯＳトランジスタＴｘ−ＭＯＳ及び画素信号生成部４００におけるＭＯＳトランジスタのゲート電極となるポリシリコン膜２２２を作成する。その後、レジストパターン（不図示）を除去する。
【００６３】
続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜２２２の画素信号生成部４００の形成領域側の半導体基板２１０表面に不純物を導入し、ｎ-層２２３を形成する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜２２２の電荷保持部１０２の形成領域側の半導体基板２１０表面に不純物を導入し、ｐ+層２２４を形成する。このｐ+層２２４は、埋め込み型構造の光電変換部（フォトダイオード）１０１における暗電流の発生を防止するために機能する。
【００６４】
続いて、画素信号生成部４００の形成領域におけるＰＭＯＳトランジスタ形成領域に不純物を導入し、ｐ+層２２５を形成する。このｐ+層２２５は、ＰＭＯＳトランジスタにおけるソース／ドレインとして機能する。また、他のＮＭＯＳトランジスタ形成領域に対しても不純物を導入してｎ+層を形成し、ＮＭＯＳトランジスタにおけるソース／ドレインを形成する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第２の実施形態における固体撮像装置が形成される。
【００６５】
図１０は、第２の実施形態における電荷保持部１０２の概略断面図である。
第２の実施形態における電荷保持部１０２において、シリコン酸化膜２１７及びシリコン窒化膜２１８は、下部電極であるｎ+層２１５と、第１の導電膜であるポリシリコン膜２１９との間で第１の誘電体膜として機能する。シリコン窒化膜２２０は、第１の導電膜であるポリシリコン膜２１９と、第２の導電膜であるポリシリコン膜２２２との間で第２の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜２１７は２．０ｎｍ程度、シリコン窒化膜２１８は１０．０ｎｍ程度、シリコン窒化膜２２０は１０．０ｎｍ程度である。なお、本実施形態では、電荷保持部１０２の上部電極を２層構造（ポリシリコン膜２１９及び２２２）で形成しているため、接続によって容量を増加させることが可能である。
【００６６】
第２の実施形態における固体撮像装置の製造方法では、図９（ｃ）に示すように、転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極は、ポリシリコン膜２２２で形成されており、電荷保持部１０２の電極を形成するポリシリコン膜２２２（第２の導電膜）と同一の工程（図９（ｂ））で形成される。
【００６７】
第２の実施形態によれば、転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極を、電荷保持部１０２の第２の導電膜であるポリシリコン膜２２２と同一の工程で形成するようにしたので、ＭＯＳ型トランジスタを有する画素を備えた固体撮像装置の製造プロセスを簡素なものにして、当該固体撮像装置の生産性の向上を実現することができる。
【００６８】
（第３の実施形態）
図１１及び図１２は、本発明の第２の実施形態における固体撮像装置の製造方法を示す概略断面図である。ここで、図１１及び図１２には、図１に示したＩ−Ｉにおける断面図示す。また、図１１及び図１２において、画素信号生成部４００の形成領域に形成されるｐチャネルＭＯＳ電界効果トランジスタ（ＰＭＯＳトランジスタ）は、例えば、図３に示す４２１〜４２６を構成するものに対応する。
【００６９】
図１１（ａ）の工程について、以下に説明する。
まず、半導体基板３１０の画素１００の形成領域にＰ-領域からなるＰウエル層３１１を形成するとともに、半導体基板３１０の画素信号生成部４００の形成領域にｎ-領域からなるＮウエル層３１２を形成する。そして、電荷保持部１０２の形成領域、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域、画素信号生成部４００の形成領域を画定するための素子分離部形成領域にトレンチを形成する。そして、画素１００の形成領域のトレンチの内壁面に不純物を導入し、Ｐ+層３１３を形成する。このｐ+層３１３は、チャネルストップ領域として機能する。
【００７０】
続いて、各形成領域を画定するために、前記トレンチを埋める例えばシリコン酸化膜からなる素子分離部３１４を形成する。ここで、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と画素信号生成部４００の形成領域とを画定する素子分離部３１４は、図１の素子分離部１０５に相当する。また、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域と電荷保持部１０２の形成領域とを画定する素子分離部３１４は、図１の素子分離部１０３に相当する。
【００７１】
続いて、電荷保持部１０２の形成領域の半導体基板３１０表面に不純物を導入し、ｎ+層３１５を形成する。このｎ+層３１５は、下部電極として機能する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域における半導体基板３１０表面の所定の領域（埋め込み型の光電変換部１０１の形成領域）にｎ-層３１６を形成する。
【００７２】
続いて、半導体基板３１０上にシリコン酸化膜３１７、ポリシリコン膜３１８を順次形成し、各形成領域において、これらを所定形状にパターニングする。これにより、電荷保持部１０２の形成領域には電極となるポリシリコン膜３１８が形成され、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域、画素信号生成部４００の形成領域には、ゲート電極となるポリシリコン膜３１８が形成される。
【００７３】
続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜３１８の画素信号生成部４００の形成領域側の半導体基板３１０表面に不純物を導入し、ｎ-層３１９を形成する。続いて、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域におけるポリシリコン膜３１８の電荷保持部１０２の形成領域側の半導体基板３１０表面に不純物を導入し、ｐ+層３２０を形成する。このｐ+層３２０は、埋め込み型構造の光電変換部（フォトダイオード）１０１における暗電流の発生を防止するために機能する。
【００７４】
次に、図１１（ｂ）では、基板３１０の全面にシリコン窒化膜３２１、シリコン酸化膜３２２を順次形成する。
【００７５】
次に、図１１（ｃ）では、シリコン酸化膜３２２に対してエッチングを行う。これにより、各形成領域のポリシリコン膜３１８の側壁にのみシリコン酸化膜３２２が残る。続いて、電荷保持部１０２の形成領域及びｎ-層３１６の上方を覆うレジストパターン（不図示）を形成した後、シリコン窒化膜３２１に対してエッチングを行う。その後、レジストパターン（不図示）を除去する。
【００７６】
この結果、光電変換部１０１及び転送ＭＯＳトランジスタＴｘ−ＭＯＳの形成領域には、ｎ-層３１６の上方を覆うようにシリコン窒化膜３２１が形成され、ポリシリコン膜３１８の両方の側壁には、シリコン窒化膜３２１及びシリコン酸化膜３２２が残る。ここで、ｎ-層３１６の上方を覆うように形成されたシリコン窒化膜３２１は、埋め込み型構造の光電変換部（フォトダイオード）１０１の受光面を覆うものである。そして、このシリコン窒化膜３２１は、外部から入射した入射光の半導体基板３１０の界面での反射を低減し、入射光を半導体基板３１０内部の埋め込み型構造の光電変換部（フォトダイオード）１０１へ効率良く入射させるための反射防止膜として機能するものである。また、電荷保持部１０２の形成領域には、ポリシリコン膜３１８の両方の側壁にのみシリコン窒化膜３２１を介してシリコン酸化膜３２２が残る。また、画素信号生成部４００の形成領域には、ポリシリコン膜３１８の側壁にのみシリコン窒化膜３２１及びシリコン酸化膜３２２が残る。
【００７７】
次に、図１２（ａ）では、基板３１０の全面にポリシリコン膜３２３を形成する。
【００７８】
次に、図１２（ｂ）では、電荷保持部１０２の形成領域のみを覆うレジストパターン（不図示）を形成した後、ポリシリコン膜３２３に対してエッチングを行う。これにより、電荷保持部１０２の形成領域のみにポリシリコン膜３２３が残る。その後、レジストパターン（不図示）を除去する。続いて、画素信号生成部４００の形成領域におけるＰＭＯＳトランジスタ形成領域に不純物を導入し、ｐ+層３２４を形成する。このｐ+層３２４は、ＰＭＯＳトランジスタにおけるソース／ドレインとして機能する。また、他のＮＭＯＳトランジスタ形成領域に対しても不純物を導入してｎ+層を形成し、ＮＭＯＳトランジスタにおけるソース／ドレインを形成する。しかる後に、層間絶縁膜やコンタクト孔、各種の配線層等の形成工程を経て、第３の実施形態における固体撮像装置が形成される。
【００７９】
図１３は、第３の実施形態における電荷保持部１０２の概略断面図である。
第３の実施形態における電荷保持部１０２において、シリコン酸化膜３１７は、下部電極であるｎ+層３１５と、第１の導電膜であるポリシリコン膜３１８との間で第１の誘電体膜として機能する。シリコン窒化膜３２１は、第１の導電膜であるポリシリコン膜３１８と、第２の導電膜であるポリシリコン膜３２３との間で第２の誘電体膜として機能する。また、各構成部の主な膜厚としては、例えば、シリコン酸化膜３１７は１５．５ｎｍ程度、シリコン窒化膜３２１は４０．０ｎｍ程度である。なお、本実施形態では、電荷保持部１０２の上部電極を２層構造（ポリシリコン膜３１５及び３２１）で形成しているため、接続によって容量を増加させることが可能である。
【００８０】
第３の実施形態における固体撮像装置の製造方法では、図１２（ｂ）に示すように、埋め込み型構造の光電変換部（フォトダイオード）１０１の受光面を覆うように形成され、外部から入射した入射光の半導体基板３１０の界面での反射を防止する反射防止膜は、シリコン窒化膜３２１で形成されており、電荷保持部１０２において第２の誘電体膜として機能するシリコン窒化膜３２１と同一の工程（図１１（ｃ））で形成される。なお、前記反射防止膜は、電荷保持部１０２において第１の誘電体膜と同一の工程で形成される形態も本発明に含まれる。
【００８１】
第３の実施形態によれば、転送ＭＯＳトランジスタＴｘ−ＭＯＳのゲート電極を、電荷保持部１０２の第１の導電膜であるポリシリコン膜３１８と同一の工程で形成するとともに、光電変換部１０１の上方を覆い、半導体基板３１０の界面での入射光の反射を防止する反射防止膜を、電荷保持部１０２において第２の誘電体膜として機能するシリコン窒化膜３２１と同一の工程で形成するようにしたので、第１の実施形態における効果に加え、埋め込み型構造で形成された光電変換部（フォトダイオード）１０１へ入射光を効率良く入射させることができる。また、ＭＯＳトランジスタをＬＤＤ構造とするために、ゲート電極に形成されるサイドウオールを形成するシリコン窒化膜を、付加容量を形成するための誘電体膜として用いることも可能である。更に、反射防止膜とサイドウオールを形成するシリコン窒化膜を同一工程で形成しても良い。
【００８２】
（第４の実施形態）
図１４は、本発明の第４の実施形態によるスチルビデオカメラの構成例を示すブロック図である。図１４に基づいて、第１及び第２の実施形態の固体撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。ここで、第１及び第２の実施形態の固体撮像装置は、固体撮像素子５４及び撮像信号処理回路５５に対応する。
【００８３】
図１４において、５１はレンズのプロテクトとメインスイッチを兼ねるバリア、５２は被写体の光学像を固体撮像素子５４に結像させるレンズ、５３はレンズ５２を通った光量を可変するための絞り及びシャッタ、５４はレンズ５２で結像された被写体を画像信号として取り込むための固体撮像素子、５５は固体撮像素子５４より出力される撮像信号（画像信号）をアナログ信号処理する撮像信号処理回路、５６は撮像信号処理回路５５より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換部、５７はＡ／Ｄ変換部５６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、５８は固体撮像素子５４、撮像信号処理回路５５、Ａ／Ｄ変換部５６、信号処理部５７に、各種タイミング信号を出力するタイミング発生部、５９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、６０は画像データを一時的に記憶する為のメモリ部、６１は記録媒体６２に記録又は読み出しを行うためのインタフェース部、６２は画像データの記録又は読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、６３は外部コンピュータ等と通信する為のインタフェース部である。
【００８４】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
バリア５１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換部５６などの撮像系回路の電源がオンされる。それから、露光量を制御する為に、全体制御・演算部５９は絞り５３を開放にし、固体撮像素子５４から出力された信号は撮像信号処理回路５５を介してＡ／Ｄ変換部５６で変換された後、信号処理部５７に入力される。そのデータを基に露出の演算を全体制御・演算部５９で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部５９は絞り５３を制御する。
【００８５】
次に、固体撮像素子５４から出力された信号を基に、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部５９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に、シャッタ５３を開いて本露光が始まる。露光が終了すると、固体撮像素子５４から出力された画像信号は撮像信号処理回路５５を介してＡ／Ｄ変換部５６でＡ／Ｄ変換され、信号処理部５７を通り全体制御・演算部５９によりメモリ部６０に書き込まれる。その後、メモリ部６０に蓄積されたデータは、全体制御・演算部５９の制御により記録媒体制御Ｉ／Ｆ部６１を通り半導体メモリ等の着脱可能な記録媒体６２に記録される。また、外部Ｉ／Ｆ部６３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００８６】
タイミング発生部５８は、図４の電位φｒｅｓ、φｔｘ、φｔｙ、φｓｅｌ、φＣｔｓＦＤ、φＣｔｎ、φＣｔｓＰＤ等の信号を制御する。
【００８７】
（第５の実施形態）
図１５は、本発明の第５の実施形態によるビデオカメラの構成例を示すブロック図である。図１５に基づいて、第１及び第２の実施形態の固体撮像装置をビデオカメラに適用した場合の一実施例について詳述する。ここで、第１及び第２の実施形態の固体撮像装置は、固体撮像素子３に対応する。
【００８８】
１は撮影レンズで焦点調節を行うためのフォーカスレンズ１Ａ、ズーム動作を行うズームレンズ１Ｂ、結像用のレンズ１Ｃを備えている。２は絞り及びシャッタ、３は撮像面に結像された被写体像を光電変換して電気的な撮像信号に変換する固体撮像素子、４は固体撮像素子３より出力された撮像信号をサンプルホールドし、さらに、レベルをアンプするサンプルホールド回路（Ｓ／Ｈ回路）であり、映像信号を出力する。
【００８９】
５はサンプルホールド回路４から出力された映像信号にガンマ補正、色分離、ブランキング処理等の所定の処理を施すプロセス回路で、輝度信号Ｙおよびクロマ信号Ｃを出力する。プロセス回路５から出力されたクロマ信号Ｃは、色信号補正回路２１で、ホワイトバランス及び色バランスの補正がなされ、色差信号Ｒ−Ｙ，Ｂ−Ｙとして出力される。
【００９０】
また、プロセス回路５から出力された輝度信号Ｙと、色信号補正回路２１から出力された色差信号Ｒ−Ｙ，Ｂ−Ｙは、エンコーダ回路（ＥＮＣ回路）２４で変調され、標準テレビジョン信号として出力される。そして、図示しないビデオレコーダ、あるいはモニタ電子ビューファインダ（ＥＶＦ）等の電子ビューファインダへと供給される。
【００９１】
次いで、６はアイリス制御回路で有り、サンプルホールド回路４から供給される映像信号に基づいてアイリス駆動回路７を制御し、映像信号のレベルが所定レベルの一定値となるように、絞り２の開口量を制御すべくｉｇメータ８を自動制御するものである。
【００９２】
１３及び１４は、サンプルホールド回路４から出力された映像信号中より合焦検出を行うために必要な高周波成分を抽出する異なった帯域制限のバンドパスフィルタ（ＢＰＦ）である。第１のバンドパスフィルタ１３（ＢＰＦ１）、及び第２のバンドパスフィルタ１４（ＢＰＦ２）から出力された信号は、ゲート回路１５及びフォーカスゲート枠信号で各々でゲートされ、ピーク検出回路１６でピーク値が検出されてホールドされると共に、論理制御回路１７に入力される。この信号を焦点電圧と呼び、この焦点電圧によってフォーカスを合わせている。
【００９３】
また、１８はフォーカスレンズ１Ａの移動位置を検出するフォーカスエンコーダ、１９はズームレンズ１Ｂの焦点距離を検出するズームエンコーダ、２０は絞り２の開口量を検出するアイリスエンコーダである。これらのエンコーダの検出値は、システムコントロールを行う論理制御回路１７へと供給される。
【００９４】
論理制御回路１７は、設定された合焦検出領域内に相当する映像信号に基づいて、被写体に対する合焦検出を行い焦点調節を行う。即ち、各々のバンドパスフィルタ１３、１４より供給された高周波成分のピーク値情報を取り込み、高周波成分のピーク値が最大となる位置へとフォーカスレンズ１Ａを駆動すべくフォーカス駆動回路９にフォーカスモーター１０の回転方向、回転速度、回転／停止等の制御信号を供給し、これを制御する。
【００９５】
ズーム駆動回路１１は、ズームが指示されると、ズームモーター１２を回転させる。ズームモーター１２が回転すると、ズームレンズ１Ｂが移動し、ズームが行われる。
【００９６】
以上のように、第１〜第５の実施形態によれば、光電変換部１０１は、光電変換により電荷を生成して蓄積する。電荷保持部１０２は、トレンチ構造で形成されており、光電変換部１０１が電荷を生成して蓄積している期間において、光電変換部１０１からあふれ出る電荷を蓄積する。転送ＭＯＳトランジスタＴｘ−ＭＯＳは、光電変換部１０１に蓄積された電荷をソースフォロアアンプＳＦ−ＭＯＳに転送する第１の転送部である。転送ＭＯＳトランジスタＴｙ−ＭＯＳは、電荷保持部１０２に蓄積された電荷をソースフォロアアンプＳＦ−ＭＯＳに転送する第２の転送部である。
【００９７】
なお、前述した実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
【図２】光電変換部の光量と信号電荷との関係を示す特性図である。
【図３】本発明の第１の実施形態による固体撮像装置の等価回路図である。
【図４】図３に示した固体撮像装置の等価回路図の動作例を示すタイミングチャートである。
【図５】本発明の第１の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図６】図５に引き続き、本発明の第１の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図７】第１の実施形態における電荷保持部の概略断面図である。
【図８】本発明の第２の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図９】図８に引き続き、本発明の第２の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図１０】第２の実施形態における電荷保持部の概略断面図である。
【図１１】本発明の第３の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図１２】図１１に引き続き、本発明の第３の実施形態における固体撮像装置の製造方法を示す概略断面図である。
【図１３】第３の実施形態における電荷保持部の概略断面図である。
【図１４】本発明の第４の実施形態によるスチルビデオカメラの構成例を示すブロック図である。
【図１５】本発明の第５の実施形態によるビデオカメラの構成例を示すブロック図である。
【符号の説明】
【００９９】
１００  画素
１０１  光電変換部
１０２  電荷保持部
１０３、１０５  素子分離部
１１０  半導体基板
１１１  Ｐウエル層
１１２  Ｎウエル層
１１３  Ｐ+層
１１４  素子分離部
１１５  ｎ+層
１１６  ｎ-層
１１７  シリコン酸化膜
１１８  ポリシリコン膜
１１９  ｎ-層
１２０  ｐ+層
１２１  シリコン窒化膜
１２２  シリコン酸化膜
１２３  ｐ+層
１２４  シリコン窒化膜
１２５  ポリシリコン膜
Ｔｘ−ＭＯＳ  転送ＭＯＳトランジスタ
Ｔｙ−ＭＯＳ  転送ＭＯＳトランジスタ
ＲＥＳ−ＭＯＳ  リセットＭＯＳトランジスタ
ＳＦ−ＭＯＳ  ソースフォロアＭＯＳトランジスタ）
ＳＥＬ−ＭＯＳ  セレクトＭＯＳトランジスタ
４００  画素信号生成部
４０１  信号出力線
４１１〜４１３  ＭＯＳトランジスタ
４２１、４２２  差動アンプ
４２３、４２４、４２６  アンプ
４２５  加算器
【図１】
2006261596.tif 000003
【図２】
2006261596.tif 000004
【図３】
2006261596.tif 000005
【図４】
2006261596.tif 000006
【図５】
2006261596.tif 000007
【図６】
2006261596.tif 000008
【図７】
2006261596.tif 000009
【図８】
2006261596.tif 000010
【図９】
2006261596.tif 000011
【図１０】
2006261596.tif 000012
【図１１】
2006261596.tif 000013
【図１２】
2006261596.tif 000014
【図１３】
2006261596.tif 000015
【図１４】
2006261596.tif 000016
【図１５】
2006261596.tif 000017