(57)【要約】【課題】  平均透過率を向上させたフリンジフィールドスイッチング（ＦＦＳ）モード液晶表示装置を提供すること。【解決手段】  所定の距離を置いて対向して配置された下部基板１１及び上部基板１２と、下部基板１１の上部基板１２に対向する面に順次形成された対向電極１３、ゲート絶縁膜１５、及び画素電極１７と、上部基板１２の下部基板１１に対向する面に、画素電極１７の中心部におけるセルギャップＤ２及び画素電極１７の縁部におけるセルギャップＤ１が異なるように形成されたオーバコート膜１４とを備える。【選択図】図４
2006209065.tif 000002
【特許請求の範囲】
【請求項１】
所定の距離を置いて対向して配置された下部基板及び上部基板と、
前記下部基板の前記上部基板に対向する面に順次形成された対向電極、ゲート絶縁膜、及び画素電極と、
前記上部基板の前記下部基板に対向する面に、前記画素電極の中心部におけるセルギャップ及び前記画素電極の縁部におけるセルギャップが異なるように形成されたオーバコート膜とを備えることを特徴とするフリンジフィールドスイッチングモード液晶表示装置。
【請求項２】
前記画素電極の中心部における位相遅延値が約０．３４〜約０．３８ｎｍであり、前記画素電極の縁部における位相遅延値が約０．４２〜約０．４６ｎｍであることを特徴とする請求項１に記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項３】
前記オーバコート膜と前記画素電極の縁部との間のセルギャップが、前記オーバコート膜と前記画素電極の中心部との間のセルギャップより大きく形成されていることを特徴とする請求項１に記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項４】
側面が傾斜した複数の凹部及び凸部が、前記オーバコート膜の表面に、前記画素電極の中心部におけるセルギャップ及び前記画素電極の縁部におけるセルギャップが異なるように形成されていることを特徴とする請求項１に記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項５】
前記オーバコート膜が、前記画素電極の縁部と対応する部分に前記凹部を、前記画素電極の中心部と対応する部分に前記凸部を備えることを特徴とする請求項４に記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項６】
前記凹部の底面及び前記凸部の上面が、それぞれ約０．５〜約１０μｍの幅で形成されていることを特徴とする請求項４に記載のフリンジフィールドスイッチングモード液晶表示装置。
【請求項７】
前記オーバコート膜と前記画素電極の縁部との間のセルギャップが、前記オーバコート膜と前記画素電極の中心部との間のセルギャップより約０．２〜約５μｍ大きく形成されていることを特徴とする請求項３に記載のフリンジフィールドスイッチングモード液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、より詳細には、高い透過率を実現することができるフリンジフィールドスイッチングモード液晶表示装置に関する。
【背景技術】
【０００２】
一般に、フリンジフィールドスイッチング（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ、以下ＦＦＳと記す）モード液晶表示装置は、透明導電体で形成した対向電極と画素電極とを備え、対向電極と画素電極との上部にフリンジフィールドを形成するために、対向電極と画素電極との間隔が上下基板間の間隔より狭く形成されている。
【０００３】
図１は、従来技術に係るＦＦＳモード液晶表示装置の構造を示す断面図である。
【０００４】
図１に示すように、ＦＦＳモード液晶表示装置は、所定の距離を置いて対向して配置された下部ユニット９と上部ユニット８とを備え、下部ユニット９と上部ユニット８との間には、液晶層（図示せず）を備えている。
【０００５】
下部ユニット９は、下部基板１と、所定の幅を有し、所定の等間隔に配置された対向電極３と、対向電極３を覆うように形成されたゲート絶縁膜５と、ゲート絶縁膜５の上面に形成された画素電極７とを備える。ここで、対向電極３及び画素電極７は透明導電体、例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で形成されており、対向電極３と画素電極７との間隔は、上部ユニット８と下部ユニット９との間隔、即ちセルギャップより狭い。
【０００６】
また、上部ユニット８は、上部基板２と、それぞれを覆うように順次形成されたブラックマトリックス（図示せず）、カラーフィルタ（図示せず）及びオーバコート膜４とを備える。
【０００７】
一方、下部ユニット９の上部ユニット８に対向する面の表面及び上部ユニット８の下部ユニット９に対向する面の表面には、液晶層内の液晶分子を電界が形成される前に所定の方向に配列させる配向膜（図示せず）が、それぞれ画素電極７及びオーバコート膜４を覆うように形成されている。
【０００８】
図２及び図３は、従来技術に係るＦＦＳモード液晶表示装置の問題点を説明するためのグラフである。
【０００９】
図２は、従来技術に係るＦＦＳモード液晶表示装置における、画素電極の各位置のＶ−Ｔ（電圧−透過率）特性を示すグラフである。ここで、符号ａは画素電極の中心部から縁部までの平均透過率に対応するＶ−Ｔ曲線を、符号ｃは画素電極の中心部におけるＶ−Ｔ曲線を、符号ｅは画素電極の縁部におけるＶ−Ｔ曲線をそれぞれ示し、横軸のＶｏｐは駆動電圧の最適値を示す。また、図３は、従来技術に係るＦＦＳモード液晶表示装置における、画素電極の各位置のΔｎｄ−Ｔ（位相遅延値−透過率）特性を示すグラフである。位相遅延値は、一般にリターデーションと呼ばれる。ここで、符号ａは画素電極の中心部から縁部までの平均透過率に対応するΔｎｄ−Ｔ曲線を、符号ｃは画素電極の中心部におけるΔｎｄ−Ｔ曲線を、符号ｅは画素電極の縁部におけるΔｎｄ−Ｔ曲線をそれぞれ示す。図２及び図３に示すように、ＦＦＳモード液晶表示装置において高い透過率を実現するためには、透過率が極大となる駆動電圧及び位相遅延値Δｎｄを用いる必要がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来技術に係るＦＦＳモード液晶表示装置においては、画素電極７の中心部と縁部とで異なる電気光学特性を示す。即ち、図２に示すように、画素電極の中心部におけるＶ−Ｔ曲線（ｃを参照）はインプレーンスイッチング（ＩＰＳ）液晶表示装置と類似する特性を示し、画素電極の縁部におけるＶ−Ｔ曲線（ｅを参照）はローツイスト（ｌｏｗ  ｔｗｉｓｔ）ＴＮと類似する特性を示す。その結果、画素電極の中心部における駆動電圧は、縁部における駆動電圧と比較して大きくなる。従って、画素電極の各位置において透過率を向上させようとしても、最適な駆動電圧が画素電極の中心部及び縁部において異なるため、最大の透過率を得ることができる駆動電圧を利用することができないという問題がある。
【００１１】
また、シミュレーション結果を示す図３から、画素電極の中心部と縁部における位相遅延値Δｎｄの最適値は、それぞれ０．３６ｎｍ及び０．４２ｎｍであることが分かる。しかしながら、従来技術に係るＦＦＳモード液晶表示装置で使用しているΔｎｄの値は約０．３８ｎｍであり、これは上記した２つの最適値の中間値に相当する。このように、位相遅延値Δｎｄに関しても、ＦＦＳモード液晶表示装置が最適化されていないという問題がある。
【００１２】
本発明は上記問題を解決するためになされたものであり、その目的は、画素電極の各位置における駆動電圧と位相遅延値Δｎｄとを最適化し、平均透過率を向上させることができるＦＦＳモード液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的の達成のために本発明のフリンジフィールドスイッチングモード液晶表示装置は、所定の距離を置いて対向して配置された下部基板及び上部基板と、前記下部基板の前記上部基板に対向する面に順次形成された対向電極、ゲート絶縁膜、及び画素電極と、前記上部基板の前記下部基板に対向する面に、前記画素電極の中心部におけるセルギャップ及び前記画素電極の縁部におけるセルギャップが異なるように形成されたオーバコート膜とを備えることを特徴とする。
【００１４】
前記画素電極の中心部における位相遅延値が約０．３４〜約０．３８ｎｍであり、前記画素電極の縁部における位相遅延値が約０．４２〜約０．４６ｎｍであることができる。
【００１５】
また、前記オーバコート膜と前記画素電極の縁部との間のセルギャップを、前記オーバコート膜と前記画素電極の中心部との間のセルギャップより大きく形成することができる。
【００１６】
また、側面が傾斜した複数の凹部及び凸部を、前記オーバコート膜の表面に、前記画素電極の中心部におけるセルギャップ及び前記画素電極の縁部におけるセルギャップが異なるように形成することができる。
【００１７】
また、前記オーバコート膜が、前記画素電極の縁部と対応する部分に前記凹部を、前記画素電極の中心部と対応する部分に前記凸部を備えることができる。
【００１８】
また、前記凹部の底面及び前記凸部の上面を、それぞれ約０．５〜約１０μｍの幅で形成することができる。
【００１９】
また、前記オーバコート膜と前記画素電極の縁部との間のセルギャップを、前記オーバコート膜と前記画素電極の中心部との間のセルギャップより約０．２〜約５μｍ大きく形成することができる。
【発明の効果】
【００２０】
本発明によると、画素電極の中心部及び縁部におけるセルギャップが異なるように上部ユニットのオーバコート膜に所定の形状のパターンを形成することで、画素電極の各位置における駆動電圧と位相遅延値Δｎｄとを最適化して、ＦＦＳモード液晶表示装置の平均透過率を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。
【００２２】
本発明は、ＦＦＳモード液晶表示装置において画素電極の中心部及び縁部におけるセルギャップが異なるように上部ユニットのオーバコート膜に所定の形状のパターンを形成することにより、画素電極の各位置における駆動電圧と位相遅延値Δｎｄとを最適化して、平均透過率を向上させた、画素電極の中心部と縁部とで異なるセルギャップを有するマルチセルギャップ（Ｍｕｌｔｉ  Ｃｅｌｌ  Ｇａｐ、以下ＭＣＧと記す）ＦＦＳモード液晶表示装置を提供する。
【００２３】
図４は、本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置の構造を示す断面図である。
【００２４】
図４に示すように、本発明に係るＭＣＧ−ＦＦＳモード液晶表示装置は、所定の距離を置いて対向して配置された下部ユニット１９と上部ユニット１８とを備え、下部ユニット１９と上部ユニット１８との間には、液晶層（図示せず）を備えている。
【００２５】
下部ユニット１９は、下部基板１１と、所定の幅を有し、所定の等間隔に配置された対向電極１３と、対向電極１３を覆うように形成されたゲート絶縁膜１５と、ゲート絶縁膜１５の上面に形成された画素電極１７とを備える。ここで、対向電極１３及び画素電極１７は透明導電体、例えばＩＴＯ（Iｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で形成されており、対向電極１３と画素電極１７との間隔は、上部ユニット１８と下部ユニット１９との間隔、即ちセルギャップより狭い。
【００２６】
また、上部ユニット１８は、上部基板１２と、順次形成されたブラックマトリックス（図示せず）、カラーフィルタ（図示せず）及びオーバコート膜１４とを備える。
【００２７】
ここで、オーバコート膜１４に、画素電極１７の中心部及び縁部におけるセルギャップが異なるように所定の形状のパターンを形成することで、画素電極１７の各位置における駆動電圧と位相遅延値Δｎｄとを最適化する。詳細に説明すると、図４に示すように、オーバコート膜１４の表面に側面が傾斜した複数の凹部Ａをパターニングして形成する。凹部Ａを形成することにより、凸部Ｂが生じる。即ち、オーバコート膜１４は、画素電極１７の中心部と対応する部分に凸部Ｂを、画素電極１７の縁部と対応する部分に凹部Ａを備える。
【００２８】
より詳細には、凹部Ａの底面と画素電極１７の縁部との間のセルギャップ（Ｄ１）が、凸部Ｂの上面と画素電極１７の中心部との間のセルギャップ（Ｄ２）よりも約０．２〜約５μｍ大きくなるようにオーバコート膜１４をパターニングして凹部Ａ及び凸部Ｂを形成する。
【００２９】
また、オーバコート膜１４を凹部Ａの底面幅（Ｗ２）及び凸部Ｂの上面幅（Ｗ１）が、それぞれ約０．５〜約１０μｍになるように形成する。
【００３０】
一方、このときの画素電極１７の中心部における位相遅延値Δｎｄは約０．３４〜約０．３８ｎｍであり、画素電極１７の縁部における位相遅延値Δｎｄは約０．４２〜約０．４６ｎｍである。
【００３１】
そして、下部ユニット１９の上部ユニット１８に対向する面の表面及び上部ユニット１８の下部ユニット１９に対向する面の表面には、液晶層内の液晶分子を電界が形成される前に所定の方向に配列させる配向膜（図示せず）が、画素電極１７及びオーバコート膜１４を覆うようにそれぞれ形成されている。
【００３２】
図５は、本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置における、シミュレーションソフトウェア２−ＤＩＭｍｏｓを用いてのセルギャップｄに依存する画素電極の各位置のＶ−Ｔ特性を示すグラフである。
【００３３】
図５に示すように、画素電極１７の縁部においてはセルギャップｄ（Ｄ１）が３．８μｍ、４．４μｍ、４．８μｍと増大するにつれて、透過率が極大となる最適な駆動電圧が（イ）、（ロ）、（ハ）と増大し、画素電極１７の中心部の駆動電圧である４．４Ｖへ近づくことがわかる。また、セルギャップｄ（Ｄ１）が３．８μｍ、４．４μｍ、４．８μｍと増大するにつれて、最適な駆動電圧よりも駆動電圧が増大する方向の透過率の減少勾配が緩やかになることがわかる。
【００３４】
図６は、本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置における、セルギャップｄを変化させて画素電極の各位置のＶ−Ｔ曲線を最適化する方法を説明するグラフである。
【００３５】
本発明においては、オーバコート膜１４と画素電極１７の縁部との間のセルギャップｄ（Ｄ１）を増大させることで、画素電極１７の縁部の位相遅延値Δｎｄを、従来の値から、上記したように約０．４２〜約０．４６ｎｍ近辺にシフトさせることができる。また、オーバコート膜１４と画素電極１７の縁部との間のセルギャップｄ（Ｄ１）を増大させることで、図６に示すように、画素電極１７の縁部におけるＶ−Ｔ曲線の駆動電圧を画素電極１７の中心部における駆動電圧である４．４Ｖ近辺にシフトさせることになる。これは、画素電極１７の中心部においてより高い透過率が得られることを意味し、画素電極１７の縁部における透過率が極大となる駆動電圧から駆動電圧を増大させても透過率の減少が少なくなり、画素電極１７の縁部においてもより高い透過率が得られ、駆動電圧を画素電極１７の中心部の駆動電圧である４．４Ｖによりシフトさせることができることを意味する。これによって、駆動電圧の近辺での液晶駆動力を安定に維持することができる。
【００３６】
図７は、従来技術に係るＦＦＳモード液晶表示装置と本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置とにおける、それぞれの画素電極の中心部及びその縁部におけるＶ−Ｔ曲線をセルギャップの大きさ毎に示すグラフである。図７に示すように、画素電極の縁部において、オーバコート膜と画素電極の縁部のセルギャップｄ（Ｄ１）が、従来技術に係るＦＦＳモード液晶表示装置の３．８μｍから本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置の４．４μｍ、４．８μｍへと増大するにつれて、最適な駆動電圧が（ニ）から（ホ）、（ヘ）へと増大し、最適な駆動電圧よりも駆動電圧が増大する方向の透過率の減少勾配が緩やかになることがわかる。さらに、本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置の画素電極の中心部における最大透過率は、従来技術に係るＦＦＳモード液晶表示装置と比較して、同じ駆動電圧に対して増大することが分る。これは、画素電極の縁部におけるセルギャップの増大によるチルト−アップ（ｔｉｌｔ−ｕｐ）効果の減少が、相対的なツイスト力を増大させるためである。
【００３７】
図８は、従来技術に係るＦＦＳモード液晶表示装置と本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置とにおける、それぞれの画素電極の中心部からその縁部までの平均透過率をセルギャップの大きさ毎に示すグラフである。図８に示すように、本発明に係るＭＣＧ−ＦＦＳモード液晶表示装置では、従来技術に係るＦＦＳモード液晶表示装置と比較して駆動電圧がわずかに増大し、平均透過率が大きく増大することがわかる。
【００３８】
以上、本発明を実施の形態によって説明したが、本発明は上記した実施の形態に限定されるものではなく、本技術分野の通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で種々の変更が可能であり、それらも本発明の技術的範囲に含まれることは明らかである。
【図面の簡単な説明】
【００３９】
【図１】従来技術に係るＦＦＳモード液晶表示装置の構造を示す断面図である。
【図２】従来技術に係るＦＦＳモード液晶表示装置における、画素電極の各位置のＶ−Ｔ特性を示すグラフである。
【図３】従来技術に係るＦＦＳモード液晶表示装置における、画素電極の各位置のΔｎｄ−Ｔ特性を示すグラフである。
【図４】本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置の構造を示す断面図である。
【図５】本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置における、シミュレーションソフトウェア２−ＤＩＭｍｏｓを用いてのセルギャップｄに依存する画素電極の各位置のＶ−Ｔ特性を示すグラフである。
【図６】本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置における、セルギャップｄを変化させて画素電極の各位置のＶ−Ｔ曲線を最適化する方法を説明するグラフである。
【図７】従来技術に係るＦＦＳモード液晶表示装置と本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置とにおける、それぞれの画素電極の中心部及びその縁部におけるＶ−Ｔ曲線をセルギャップの大きさ毎に示すグラフである。
【図８】従来技術に係るＦＦＳモード液晶表示装置と本発明の実施の形態に係るＭＣＧ−ＦＦＳモード液晶表示装置とにおける、それぞれの画素電極の中心部からその縁部までの平均透過率をセルギャップの大きさ毎に示すグラフである。
【符号の説明】
【００４０】
１、１１    下部基板
２、１２    上部基板
３、１３    対向電極
４、１４    オーバコート膜
５、１５    ゲート絶縁膜
７、１７    画素電極
８、１８    上部ユニット
９、１９    下部ユニット
Ａ      凹部
Ｂ      凸部
Ｄ１    凹部のセルギャップ
Ｄ２    凸部のセルギャップ
Ｗ１    凸部の上面幅
Ｗ２    凹部の底面幅
【図１】
2006209065.tif 000003
【図２】
2006209065.tif 000004
【図３】
2006209065.tif 000005
【図４】
2006209065.tif 000006
【図５】
2006209065.tif 000007
【図６】
2006209065.tif 000008
【図７】
2006209065.tif 000009
【図８】
2006209065.tif 000010