(57)【要約】【課題】本発明は、消費電力を低減させると共に、コントラストを向上させて高明暗画像を表示できるようにしたプラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】本発明は、スキャン電極と、サステイン電極と、１フレームの第１のサブフィールドのリセット期間には上昇波形及び下降波形をスキャン電極に印加し、前記第１のサブフィールドのサステイン期間に、第１のサステイン電圧をスキャン電極に印加してから、第１の時間の後、下降波形を前記スキャン電極に印加する制御部とを含み、前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されることを特徴とする。【選択図】図４
2006154826.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極と、
サステイン電極と、
１フレームの第１のサブフィールドのリセット期間には上昇波形及び下降波形をスキャン電極に印加し、前記第１のサブフィールドのサステイン期間に、第１のサステイン電圧をスキャン電極に印加してから、第１の時間の後、下降波形を前記スキャン電極に印加する制御部とを含み、
前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第１の時間は、前記第２の時間より長いことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記第２のサステイン電圧は、アドレス期間が終わる時点まで印加されることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記制御部は、前記第１のサステイン電圧の印加時点と前記下降波形の印加時点との間に、前記第１のサステイン電圧から上昇する補助上昇波形を前記スキャン電極に印加することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項５】
前記補助上昇波形は、前記第２のサステイン電圧の終了時点の後、前記スキャン電極に印加されることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記第１のサステイン電圧は、サステインパルスの電圧値より小さいことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項７】
前記補助上昇波形のピーク電圧値は、前記リセット期間の上昇波形ピーク電圧値より小さいことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項８】
前記補助上昇波形のピーク電圧値は、他のサブフィールドの補助上昇波形のピーク電圧値と異なる値を有することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項９】
前記補助上昇波形のピーク電圧値は、階調値が大きいほど大きいピーク電圧値を有することを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記補助上昇波形のピーク電圧値は、高温であるほど大きいピーク電圧値を有することを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１１】
前記補助上昇波形の傾きは、前記ピーク電圧値の大きさに関係なく、実質的に同じであることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項１２】
前記制御部は、前記第１のサステイン電圧の印加時点と前のサステインパルスとの間に、補助下降波形を前記スキャン電極に印加することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項１３】
前記制御部は、前記第１のサステイン電圧の印加時点と前記下降波形の印加時点との間に、前記第１のサステイン電圧から上昇する補助上昇波形を前記スキャン電極に印加することを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１４】
スキャン電極と、
サステイン電極と、
１フレームの第１のサブフィールドのリセット期間には上昇波形及び下降波形をスキャン電極に印加し、前記第１のサブフィールドのサステイン期間に第１のサステイン電圧をスキャン電極に印加してから、第１の時間の後、下降波形を前記スキャン電極に印加する制御部とを含み、
前記第１のサステイン電圧の印加時点と前記下降波形の印加時点との間に、前記第１のサステイン電圧から上昇する補助上昇波形が前記スキャン電極に印加され、前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されることを特徴とするプラズマディスプレイ装置。
【請求項１５】
１フレームの第１のサブフィールドのリセット期間には、上昇波形及び下降波形がスキャン電極に印加されるステップと、
前記第１のサブフィールドのサステイン期間に、第１のサステイン電圧がスキャン電極に印加されてから、第１の時間の後、下降波形が前記スキャン電極に印加されるステップと、
前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されるステップと、
を含むことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第１の時間は、前記第２の時間より長いことを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記第１のサステイン電圧の印加時点と前記下降波形の印加時点との間に、前記第１のサステイン電圧から上昇する補助上昇波形が前記スキャン電極に印加されることを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記補助上昇波形のピーク電圧値は、他のサブフィールドの補助上昇波形のピーク電圧値と異なる値を有することを特徴とする請求項１７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記第１のサステイン電圧の印加時点と前のサステインパルスとの間に、補助下降波形を前記スキャン電極に印加するステップをさらに含むことを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記第１のサステイン電圧の印加時点と前記下降波形の印加時点との間に、前記第１のサステイン電圧から上昇する補助上昇波形を前記スキャン電極に印加することを特徴とする請求項１９に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、特に、消費電力を低減させると共に、コントラストを向上させて高明暗画像を表示できるようにしたプラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（Plasma Display Panel；以下、「ＰＤＰ」とする）は、Ｈｅ＋Ｘｅ、Ｎｅ＋ＸｅまたはＨｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスの放電時に発生する１４７nmの紫外線により蛍光体を発光させることによって、文字またはグラフィックを含む画像を表示する。このようなＰＤＰは、薄膜化と大型化が容易なだけでなく、最近の技術開発に助けられて大きく向上した画質を提供する。特に、３電極交流面放電型ＰＤＰは、放電の際、表面に壁電荷が蓄積され、放電により発生するスパッタリングから電極を保護するため、低電圧駆動と長寿命の長所を有する。
【０００３】
図１は、通常の３電極交流面放電型ＰＤＰを示す斜視図である。
【０００４】
図1に示すように、３電極交流面放電型ＰＤＰの放電セルは、上部基板１０上に形成されたスキャン電極Ｙ及びサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘとを備える。スキャン電極Ｙとサステイン電極Ｚとは、それぞれ透明電極１２Ｙ、１２Ｚと、該透明電極１２Ｙ、１２Ｚの線幅より小さな線幅を有し、透明電極の一側端に形成される金属バス電極１３Ｙ、１３Ｚとを含む。
【０００５】
透明電極１２Ｙ、１２Ｚは、通常、インジウムティンオキサイド（Indium-Tin-Oxide：ＩＴＯ）で上部基板１０上に形成される。金属バス電極１３Ｙ、１３Ｚは、通常、クロムＣｒなどの金属で透明電極１２Ｙ、１２Ｚ上に形成されて、抵抗の高い透明電極１２Ｙ、１２Ｚによる電圧降下を減らす役割を果たす。スキャン電極Ｙとサステイン電極Ｚとが並列して形成された上部基板１０には、上部誘電体層１４と保護膜１６とが積層される。上部誘電体層１４には、プラズマ放電時に発生した壁電荷が蓄積される。保護膜１６は、プラズマ放電時に発生したスパッタリングによる上部誘電体層１４の損傷を防止すると共に、２次電子の放出効率を高める。保護膜１６には、通常、酸化マグネシウムＭｇＯが用いられる。
【０００６】
アドレス電極Ｘが形成された下部基板１８上には、下部誘電体層２２、隔壁２４が形成され、下部誘電体層２２と隔壁２４との表面には蛍光体層２６が塗布される。アドレス電極Ｘは、スキャン電極Ｙ及びサステイン電極Ｚと交差される方向に形成される。隔壁２４は、アドレス電極Ｘと並列して形成されて放電により生成された紫外線及び可視光が隣接した放電セルに漏れることを防止する。蛍光体層２６は、プラズマ放電時に発生した紫外線により励起されて、赤色、緑色または青色のうちいずれか一つの可視光線を発生する。上／下部基板１０、１８と隔壁２４との間に設けられた放電空間には不活性混合ガスが注入される。
【０００７】
このようなＰＤＰは、画像の階調を具現するために、１フレームを発光回数が異なる種々のサブフィールドに分けて時分割駆動する。各サブフィールドは、全画面を初期化させるためのリセット期間と、走査ラインを選択し、選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とから分けられる。
【０００８】
ここで、リセット期間は、上昇ランプ波形が印加されるセットアップ期間と下降ランプ波形が印加されるセットダウン期間とから分けられる。例えば、２５６階調で画像を表示しようとする場合に、図２のように、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）は、８個のサブフィールド（ＳＦ１ないしＳＦ８）に分けられる。８個のサブフィールド（ＳＦ１ないしＳＦ８）の各々は前述したように、リセット期間、アドレス期間及びサステイン期間に分けられる。各サブフィールドのリセット期間とアドレス期間は、各サブフィールド毎に同じであるに対して、サステイン期間は、各サブフィールドで２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。
【０００９】
図３は、各々のサブフィールドに印加されるＰＤＰの駆動タイミングチャートである。
【００１０】
図３に示すように、ＰＤＰは、全画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動する。
【００１１】
リセット期間において、セットアップ期間には、すべてのスキャン電極Ｙに上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。セットダウン期間には、上昇ランプ波形Ｒａｍｐ−ｕｐが印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低い正極性（＋）電圧から落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがスキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１２】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には壁電荷が生成される。
【００１３】
一方、セットダウン期間とアドレス期間との間、サステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００１４】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎に、スキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。最後に、サステイン放電が完了した後には、パルス幅が小さな消去ランプ波形ｅｒａｓｅがサステイン電極Ｚに印加されて、セル内の壁電荷を消去させる。
【００１５】
しかし、このような従来のＰＤＰ駆動方法では、各々のサブフィールド毎に高い電圧値を有する上昇ランプ波形Ｒａｍｐ−ｕｐがスキャン電極Ｙに印加されなければならないため、多くの電力が消費される。また、リセット期間の間、スキャン電極Ｙに印加される上昇ランプ波形Ｒａｍｐ−ｕｐにより多くの光が発生し、コントラストが低下されて高明暗画像を表示することができないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、消費電力を低減させると共に、コントラストを向上させて高明暗画像を表示できるようにしたプラズマディスプレイパネルの駆動方法を提供するためのものである。
【課題を解決するための手段】
【００１７】
本発明に係るプラズマディスプレイ装置は、スキャン電極と、サステイン電極と、１フレームの第１のサブフィールドのリセット期間には上昇波形及び下降波形をスキャン電極に印加し、前記第１のサブフィールドのサステイン期間に、第１のサステイン電圧をスキャン電極に印加してから、第１の時間の後、下降波形を前記スキャン電極に印加する制御部とを含み、前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されることを特徴とする。
【００１８】
本発明に係るプラズマディスプレイ装置の駆動方法は、１フレームの第１のサブフィールドのリセット期間には上昇波形及び下降波形がスキャン電極に印加されるステップと、前記第１のサブフィールドのサステイン期間に第１のサステイン電圧がスキャン電極に印加されてから、第１の時間の後、下降波形が前記スキャン電極に印加されるステップと、前記第１のサステイン電圧が印加されてから、第２の時間の後、第２のサステイン電圧がサステイン電極に印加されるステップとを含むことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、それぞれのフレームの１番目のサブフィールドのリセット期間だけでセットアップ電圧を有する上昇ランプ波形をスキャン電極に印加し、残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間には、セットアップ電圧より低い電圧を有するオフセル制御パルスを印加することによって、上昇ランプ波形により発生する光の量を低減させてコントラストを向上させることができる。
【００２０】
また、本発明によれば、上昇ランプ波形をそれぞれのフレームの１番目のサブフィールドのリセット期間にのみスキャン電極に印加するため、上昇ランプ波形による電力消費を低減させることができる。そして、本発明では、それぞれのフレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極に印加されるオフセル制御ランプ波形のピーク電圧をＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なるようにすることにより、ＰＤＰの駆動条件と関係なく、ＰＤＰを安定に駆動させることができる。最後に、本発明では、サステイン放電完了の後、スキャン電極にオンセル制御パルスを印加し、それぞれのフレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、ＰＤＰの駆動条件によって互いに異なるピーク電圧を有するオフセル制御ランプ波形をスキャン電極に印加することにより、ＰＤＰの駆動条件と関係なく、高明暗画像を安定に表現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図４ないし図２３を参照して本発明の好ましい実施形態を説明する。
【００２２】
図４は、本発明の第１の実施形態に係わるＰＤＰの駆動方法を示すタイミングチャートである。
【００２３】
図４に示すように、本発明の第１の実施形態に係わるＰＤＰの駆動方法は、１フレームが多数のサブフィールドに分けられて駆動され、各々のサブフィールドは、全画面のセルを初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【００２４】
１フレームで１番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、すべてのスキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐまで上昇される上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。このような、上昇ランプ波形Ｒａｍｐ−ｕｐは、１フレームの１番目のサブフィールドＳＦ１にのみ印加される。上昇ランプ波形Ｒａｍｐ−ｕｐ が印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐ のピーク電圧より低いサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に、スキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００２５】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００２６】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００２７】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【００２８】
サステイン期間の間、サステインパルスｓｕｓが印加されてから、スキャン電極Ｙに一定の時間Ｔ２の間、サステイン電圧Ｖｓが印加される。そして、サステイン電極Ｚには、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ３遅れてオンセル制御パルスｄｐが印加される。この時、オンセル制御パルスｄｐの電圧値は、サステイン電圧Ｖｓと同じ値で設定される。
【００２９】
スキャン電極Ｙにサステイン電圧Ｖｓが印加されると、放電セルでは最後のサステイン放電が発生する。これを詳しく説明すれば、サステイン電極Ｚに印加されるオンセル制御パルスｄｐは、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ１遅れて印加される。従って、所定の時間Ｔ１の間、放電セルではサステイン電圧Ｖｓの電圧差が発生するので、放電セルではサステイン放電が発生する。実際に、所定の時間Ｔ１は、放電セルで安定にサステイン放電が起こることができる時間として設定される。
【００３０】
放電セルで最後のサステイン放電が発生してから、サステイン電極Ｚにオンセル制御パルスｄｐが印加される。オンセル制御パルスｄｐは、サステイン放電が起こった放電セルの壁電荷量を所望の量だけ除去するようになる。このため、サステイン放電が起こった放電セルの壁電圧は、所望の位置に移動される。これに対する詳しい説明は後述する。
【００３１】
その後、２番目のサブフィールドのリセット期間の間、サステイン電圧Ｖｓから下降する下降ランプ波形Ｒａｍｐ−ｄｏｗｎがスキャン電極Ｙに同時に印加される。この時、下降ランプ波形Ｒａｍｐ−ｄｏｗｎ の電圧大きさを調節して放電大きさを制御することによって、生成される壁電荷量を調節できる。スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎ が印加されると、１番目のサブフィールドのサステイン期間の間、サステイン放電が発生したオンセルで消去放電が発生する。このため、所定の位置に移動したオンセルにおける放電セルの壁電圧が所望の位置に収められる。このような消去放電によって、アドレス放電に必要な壁電荷は均一に残留する。
【００３２】
一方、１番目のサブフィールドでサステイン放電が発生しなかったオフセル（Off-Cell）は、１番目のサブフィールドのリセット期間に形成された壁電荷を維持する。従って、オフセルは、２番目のサブフィールドの下降ランプ波形Ｒａｍｐ−ｄｏｗｎが供給される時、消去放電が発生しない。
【００３３】
２番目のサブフィールドのアドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧が加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００３４】
一方、スキャン電極Ｙに最後のサステインパルスｓｕｓｌが印加され、所定の時間Ｔ３が経た後からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００３５】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【００３６】
実際に、本発明の第１の実施形態に係わるＰＤＰの駆動方法では、上記のような過程を繰り返しながら所定の画像を表示するようになる。即ち、本発明の第１実施形態に係わるＰＤＰの駆動方法では、１フレームの１番目のサブフィールドのリセット期間にのみセットアップ電圧Ｖｓｅｔｕｐを有する上昇ランプ波形Ｒａｍｐ−ｕｐを供給することによって、１番目のサブフィールドだけでセットアップ放電により光が発生し、残りのサブフィールドでは、セットアップ放電による光が発生されないので、コントラストを向上させることができるだけでなく、電力消費を減らすことができる。
【００３７】
次いで、オンセル制御パルスｄｐの動作原理を、図５のような六角形形態の電圧曲線（Vt closed curve）を用いて詳しく説明する。ここで、電圧曲線は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【００３８】
図５において、電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動される地域であり、セル電圧が六角形の内部領域に位置される時、放電が発生しない。即ち、セル電圧が六角形の外部領域に位置される時、放電が発生する。言い換えれば、電圧曲線の内部は放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加された時、セル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加された時、セル電圧が動く方向を示す。
【００３９】
また、電圧曲線グラフの1斜分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開示される電圧を示す。従って、電圧曲線グラフの1斜分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開示される電圧だけの長さで設定される。そして、電圧曲線グラフの1斜分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開示される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘなどの電圧は、セルの大きさおよび工程偏差などによって、パネル毎にわずかに異なるようになり、これにより、電圧曲線の形態もわずかに異なるようになる。
【００４０】
まず、オンセル制御パルスｄｐが印加されないと仮定して動作を説明する。サステインパルスｓｕｓが印加されてから、スキャン電極Ｙには所定の時間Ｔ２の間、サステイン電圧Ｖｓが印加され、このサステイン電圧Ｖｓにより発生したサステイン放電によって、オンセルの壁電圧は図５に示すように電圧曲線の１斜分面のＡ１地点に位置する。そして、サステイン期間にサステイン放電が発生しなかったオフセル、即ち、前のサブフィールドでアドレス放電が発生しなかったセルの壁電圧は、Ｘ（＋）軸上のＡ２地点に位置する（実際に、オフセルの壁電圧はＡ２地点を含む所定の領域ＡＲ１に位置される）。ここで、Ｘ（＋）軸は、常温（略１０℃以上４０℃未満）で放電セルが初期化される場合、放電セルの壁電圧が位置する地点を示す。
【００４１】
その後、次のサブフィールドのリセット期間の間、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される。この時、オンセルのセル電圧は、Ｙ（−）側に移動するようになるので、オンセルの壁電圧は、図６に示すようにＡ１地点からＡ２地点に移動する。即ち、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによりすべての放電セルの壁電圧はＡ２地点に移動して放電セルが初期化される。ここで、Ａ２地点の位置は、続くアドレス期間に負極性（−）のスキャンパルスｓｃａｎ及び正極性（＋）のデータパルスｄａｔａが供給される時、アドレス放電が発生する位置に設定される。次に、続くアドレス期間及びサステイン期間を経ながら、ＰＤＰは所定の画像を表示する。
【００４２】
しかし、ＰＤＰの駆動温度または周辺温度（例えば、高温または低温）や表現しようとする階調の大きさ、即ち、外部環境により放電セルで不安定な放電が発生する時、リセット期間にオンセル制御パルスｄｐが印加されないと、サステイン放電が完了した時点でオンセルの壁電圧は図７に示すようにオフセル収め地域ＡＲ２の外部のＡ３地点に位置する場合が発生する。ここで、オフセル収め地域ＡＲ２は、下降ランプ波形Ｒａｍｐ−ｄｏｗｎが供給される時、オンセルの壁電圧がＡ２地点の位置に収められ得る地域である。従って、オフセル収め地域ＡＲ２の外部にオンセルの壁電圧が位置されると、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによってオンセルの壁電圧が所望の位置に収められないため、誤放電が発生する。
【００４３】
これを防止するために、本発明の第１の実施形態に係わるＰＤＰの駆動方法では、スキャン電極Ｙにサステイン電圧Ｖｓが印加されてから、所定の時間Ｔ３の後、サステイン電極Ｚにオンセル制御パルスｄｐが印加される。このため、オンセルのセル電圧はＺ（＋）側に移動することとなるので、オンセルの壁電圧は図８に示すように、Ａ３地点からオフセル収め地域ＡＲ２のＡ４地点に移動する。
【００４４】
一方、オフセルの壁電圧は、サステイン放電が発生しなかったため、Ａ２地点の位置を維持しなければならない。しかし、ＰＤＰの駆動温度または周辺温度（例えば、高温または低温）や表現しようとする階調の大きさによってオフセルの壁電圧は図９に示すようにＡ２地点から離脱され、電圧曲線のＺ（−）軸と隣接するＡ５地点に位置する場合が発生する。これを詳しく説明すれば、ＰＤＰの駆動温度または周辺温度が高温（略４０℃以上）である場合、高諧調表現を担当するサブフィールドではサステイン期間中、常温（略１０℃以上４０℃未満）に比べてサステイン放電がさらにアクティブになってプライミングが発生する。このため、ＰＤＰの駆動温度または周辺温度が高温である場合、高諧調表現を担当するサブフィールドでの初期化条件は常温での初期化条件と異なるようになる。このため、オフセルの壁電圧は、図９に示すようにＡ２地点を離脱して電圧曲線のＺ（−）軸と隣接するＡ５地点に位置する。この時、ＰＤＰの駆動温度または周辺温度が増加するほどオフセルの壁電圧位置は周辺放電の影響でＺ（−）軸と隣接するようになる。このように、オフセルの壁電圧がＡ５地点に位置するようになると、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによりオフセルの壁電圧が所望の位置に収められないため、リセット期間の間、円滑な初期化がなされず、アドレス放電が発生しなくなる。このため、高諧調表現サブフィールドではセル消去現象が発生して、誤放電が発生するという問題がある。
【００４５】
図１０は、本発明の第２の実施形態に係わるＰＤＰの駆動方法を示すタイミングチャートである。
【００４６】
図１０に示すように、本発明の第２の実施形態に係わるＰＤＰの駆動方法は、１フレームが多数のサブフィールドに分けられて駆動され、各々のサブフィールドは、全画面のセルを初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【００４７】
１フレームで１番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、すべてのスキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐまで上昇される上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。このような、上昇ランプ波形Ｒａｍｐ−ｕｐは、１フレームの１番目のサブフィールドＳＦ１にのみ印加される。上昇ランプ波形Ｒａｍｐ−ｕｐが印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低いサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に、スキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００４８】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００４９】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００５０】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【００５１】
サステイン期間の間、サステインパルスｓｕｓが印加されてから、スキャン電極Ｙに一定の時間Ｔ２の間、サステイン電圧Ｖｓが印加される。そして、サステイン電極Ｚには、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ１遅れてオンセル制御パルスｄｐが印加される。オンセル制御パルスｄｐの電圧値は、ほぼサステイン電圧Ｖｓで設定される。
【００５２】
スキャン電極Ｙにサステイン電圧Ｖｓが印加されると、放電セルでは最後のサステイン放電が起こる。これを詳しく説明すれば、サステイン電極Ｚに印加されるオンセル制御パルスｄｐは、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ１遅れて印加される。従って、所定の時間Ｔ１の間、放電セルではサステイン電圧Ｖｓの電圧差が発生するので、放電セル内ではサステイン放電が発生する。実際に、所定の時間Ｔ１は放電セルで安定にサステイン放電が起こることができる時間として設定される。
【００５３】
放電セルで最後のサステイン放電が発生してから、サステイン電極Ｚにオンセル制御パルスｄｐが印加される。このような、オンセル制御パルスｄｐは、サステイン放電が起こった放電セルの壁電荷を所望の通りに消去する。このため、サステイン放電が起こった放電セルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。
【００５４】
一定の時間Ｔ２の間、サステイン電圧Ｖｓが印加されてから、２番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、スキャン電極Ｙには補助上昇波形であるオフセル制御ランプ波形ｓｓｐが印加される。オフセル制御ランプ波形ｓｓｐは、サステイン電圧Ｖｓから徐々に上昇されるランプ波形で設定される。このような、オフセル制御ランプ波形ｓｓｐによりオフセルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。一方、オフセル制御ランプ波形ｓｓｐの電圧値Ｖｓｓｐが２０Ｖ以上（Ｖｓ＋２０Ｖ）に設定されると共に、セットアップ電圧Ｖｓｅｔｕｐより低く設定される。そして、一定の時間Ｔ２の時間は、サステイン放電が発生したオンセルの放電セルの壁電圧が安定に所望の位置に収められ得る時間、例えば、７μｓ以上に設定される。スキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される期間の間、オフセルの壁電圧が所望の位置に安定に移動するようにサステイン電極Ｚには基底電圧ＧＮＤが印加される。
【００５５】
スキャン電極Ｙに補助上昇波形であるオフセル制御ランプ波形ｓｓｐが印加されてから、すべてのスキャン電極Ｙにサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加されると、オフセル制御ランプ波形ｓｓｐ及びオンセル制御パルスｄｐによって所定の位置に移動した放電セルの壁電圧が所望の位置に収められる。即ち、下降ランプ波形Ｒａｍｐ−ｄｏｗｎにより生成された微弱な放電によって、アドレス放電に必要な壁電荷が残留される。
【００５６】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００５７】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００５８】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、それぞれのフレームの輝度加重値に対応して設定される。
【００５９】
実際に、本発明の第２の実施形態に係わるＰＤＰの駆動方法では、上記のような過程を繰り返しながら、所定の画像を表示する。即ち、本発明の第２の実施形態に係わるＰＤＰの駆動方法では、１フレームの１番目のサブフィールドのリセット期間の間にのみセットアップ電圧Ｖｓｅｔｕｐを有する上昇ランプ波形Ｒａｍｐ−ｄｏｗｎを供給することによって高いコントラストを確保することができる。
【００６０】
補助上昇波形であるオフセル制御ランプ波形ｓｓｐ及びサステインの電圧値を有するオンセル制御パルスｄｐの動作原理を図５のような六角形形態の電圧曲線（Vt close curve）を用いて詳しく説明する。電圧曲線は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【００６１】
図５において、電圧曲線の内部の六角形領域は放電セルの内部のセル電圧が移動する地域であり、セル電圧が六角形の内部領域に位置される時、放電が発生しない。即ち、セル電圧が六角形の外部領域に位置される時、放電が発生する。言い換えれば、電圧曲線の内部は、放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は、放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加された時、セル電圧が動く方向を示す。同様に、 Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加された時、セル電圧が動く方向を示す。
【００６２】
また、電圧曲線グラフの1斜分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開示される電圧を示す。従って、電圧曲線グラフの1斜分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開示される電圧だけの長さで設定される。そして、電圧曲線グラフの1斜分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開示される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘなどの電圧は、セルの大きさおよび工程偏差などによって、パネル毎にわずかに異なるようになり、これにより、電圧曲線の形態もわずかに異なるようになる。
【００６３】
まず、オンセル制御ランプ波形ｓｓｐ及びオンセル制御パルスｄｐが印加されないと仮定して動作を説明する。サステインパルスｓｕｓが印加されてから、スキャン電極Ｙには所定の時間Ｔ２の間、サステイン電圧Ｖｓが印加され、このサステイン電圧Ｖｓにより発生したサステイン放電によって、オンセルの壁電圧は図５に示すように電圧曲線の１斜分面のＡ１地点に位置する。そして、サステイン期間にサステイン放電が発生しなかったオフセル、即ち、前のサブフィールドでアドレス放電が発生しなかったセルの壁電圧は、Ｘ（＋）軸上のＡ２地点に位置する（実際に、オフセルの壁電圧はＡ２地点を含む所定の領域ＡＲ１に位置される）。ここで、Ｘ（＋）軸は、常温で放電セルが初期化される場合、放電セルの壁電圧が位置する地点を示す。
【００６４】
その後、次のサブフィールドのリセット期間の間、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される。この時、オンセルのセル電圧は、Ｙ（−）側に移動するようになるので、オンセルの壁電圧は、図６に示すようにＡ１地点からＡ２地点に移動する。即ち、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによりすべての放電セルの壁電圧はＡ２地点に移動して放電セルが初期化される。ここで、Ａ２地点の位置は、続くアドレス期間に負極性（−）のスキャンパルスｓｃａｎ及び正極性（＋）のデータパルスｄａｔａが供給される時、アドレス放電が発生する位置に設定される。次に、続くアドレス期間及びサステイン期間を経ながら、ＰＤＰは所定の画像を表示する。
【００６５】
しかし、ＰＤＰの駆動温度または周辺温度（例えば、高温または低温）や表現しようとする階調の大きさ、即ち、外部環境により放電セルで不安定な放電が発生する時、リセット期間にオンセル制御パルスｄｐが印加されないと、サステイン放電が完了した時点でオンセルの壁電圧は図７に示すようにオフセル収め地域ＡＲ２の外部のＡ３地点に位置する場合が発生する。ここで、オフセル収め地域ＡＲ２は、下降ランプ波形Ｒａｍｐ−ｄｏｗｎが供給される時、オンセルの壁電圧がＡ２地点の位置に収められ得る地域である。従って、オフセル収め地域ＡＲ２の外部にオンセルの壁電圧が位置されると、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによってオンセルの壁電圧が所望の位置に収められないため、誤放電が発生する。
【００６６】
これを防止するために、本発明の第２の実施形態に係わるＰＤＰの駆動方法では、スキャン電極Ｙにサステイン電圧Ｖｓが印加されてから、所定の時間Ｔ３の後、サステイン電極Ｚにオンセル制御パルスｄｐが印加される。このため、オンセルのセル電圧はＺ（＋）側に移動することとなるので、オンセルの壁電圧は図８に示すように、Ａ３地点からオフセル収め地域ＡＲ２のＡ４地点に移動する。これにより、ＰＤＰは安定的に駆動するようになる。ここで、オンセル制御パルスｄｐの電圧値は、オフセル収め地域ＡＲ２の他の領域に位置されたオンセルの壁電圧がオフセル収め地域ＡＲ２に移動され得るように、ほぼサステイン電圧Ｖｓで設定される。
【００６７】
一方、オフセルの壁電圧は、サステイン放電が発生しなかったため、Ａ２地点の位置を維持しなければならない。しかし、ＰＤＰの駆動温度または周辺温度（例えば、高温または低温）や表現しようとする階調の大きさによってオフセルの壁電圧は図９に示すようにＡ２地点から離脱され、電圧曲線のＺ（−）軸と隣接するＡ５地点に位置する場合が発生する。ここで、高温は略４０℃以上であり、低温は略１０℃未満である。）このように、オフセルの壁電圧がＡ５地点に位置するようになると、下降ランプ波形Ｒａｍｐ−ｄｏｗｎによりオフセルの壁電圧が所望の位置に収められないため、ＰＤＰでは誤放電が発生するという問題がある。
【００６８】
これを防止するために、本発明の第２の実施形態に係わるＰＤＰの駆動方法では、スキャン電極Ｙにサステイン電圧Ｖｓが印加されてから、サステイン電圧Ｖｓから傾きを有して上昇されるオフセル制御ランプ波形ｓｓｐが印加される。このため、オフセルのセル電圧はＹ（＋）側に移動するようになるので、オフセルの壁電圧は図１１に示すようにＡ５地点からＡ２地点に移動する。これにより、リセット期間の間、放電セルは初期化がなされる。
【００６９】
しかし、このような本発明の第２の実施形態に係わるＰＤＰの駆動方法では、ＰＤＰの駆動温度または周辺温度（例えば、高温または低温）や表現しようとする階調の大きさに関係なく、同じ大きさのオフセル制御ランプ波形ｓｓｐがスキャン電極Ｙに印加されるため、高諧調表現の際、ＰＤＰの駆動温度または周辺温度が変化される場合、図１２に示すように、オフセルの壁電圧がＡ２地点の所定の領域ＡＲ１に達し得ないＡ６地点に位置したり、図１３に示すように、Ａ２地点の所定の領域ＡＲ１を外れたＡ７地点に位置したりする。このため、リセット期間の間、放電セルでは正しく初期化がなされないため、アドレス放電が正常に発生しなくなって誤放電が発生する。しかし、このような問題は図１４に示すように、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによってオフセル制御ランプ波形ｓｓｐの大きさを互いに異なるようにすることにより解決できる。
【００７０】
図１４は、本発明の第３の実施形態に係わるＰＤＰの駆動方法を示すタイミングチャートである。
【００７１】
図１４に示すように、本発明の第３の実施形態に係わるＰＤＰの駆動方法は、１フレームが多数のサブフィールドに分けられて駆動され、各々のサブフィールドは、全画面のセルを初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【００７２】
１フレームで１番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、すべてのスキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐまで上昇される上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。このような、上昇ランプ波形Ｒａｍｐ−ｕｐは、１フレームの１番目のサブフィールドＳＦ１にのみ印加される。上昇ランプ波形Ｒａｍｐ−ｕｐが印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低いサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に、スキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００７３】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００７４】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００７５】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【００７６】
サステイン期間の間、サステインパルスｓｕｓが印加されてから、スキャン電極Ｙに一定の時間Ｔ２の間、サステイン電圧Ｖｓが印加される。そして、サステイン電極Ｚには、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ１遅れて上昇されるオンセル制御パルスｄｐが印加される。このような、オンセル制御パルスｄｐの電圧値は、ほぼサステイン電圧Ｖｓで設定される。
【００７７】
スキャン電極Ｙにサステイン電圧Ｖｓが印加されると、放電セルでは最後のサステイン放電が起こる。これを詳しく説明すれば、サステイン電極Ｚに印加されるオンセル制御パルスｄｐは、スキャン電極Ｙに印加されるサステイン電圧Ｖｓより所定の時間Ｔ１遅れて印加される。従って、所定の時間Ｔ１の間、放電セルではサステイン電圧Ｖｓの電圧差が発生するので、放電セル内ではサステイン放電が発生する。この時、所定の時間Ｔ１は放電セルで壁電荷量を制御できる時間として設定される。また、所定の時間Ｔ１は、放電セル内で安定にサステイン放電が起こることができる時間として設定される。
【００７８】
放電セルで最後のサステイン放電が発生してから、サステイン電極Ｚにオンセル制御パルスｄｐが印加される。このような、オンセル制御パルスｄｐは、サステイン放電が起こった放電セルの壁電荷を所望の量だけ消去する。このため、サステイン放電が起こった放電セルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。
【００７９】
一定の時間Ｔ２の間、サステイン電圧Ｖｓが印加されてから、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にはスキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される。ここで、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、オフセル制御ランプ波形ｓｓｐが印加されなかったサブフィールドのリセット期間には、スキャン電極Ｙに正極性（＋）のサステイン電圧Ｖｓが印加される。この時、オフセル制御ランプ波形ｓｓｐは、サステイン電圧Ｖｓから徐々に上昇されるランプ波形で設定され、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なる電圧値を有する。言い換えれば、ＰＤＰの駆動温度または周辺温度が変化される時、高諧調を表現するサブフィールドではオフセルの特性変化が異なるため、１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にはスキャン電極Ｙに互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐが印加される。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧は高諧調を表現するサブフィールドであるほど大きく、ピーク電圧値に関係なく、同じ傾きを有する。言い換えれば、１フレームの最後のサブフィールドのリセット期間に、スキャン電極Ｙに印加されるオフセル制御ランプ波形ｓｓｐｋのピーク電圧は、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にスキャン電極Ｙに印加される１番目のオフセル制御ランプ波形ｓｓｐｌのピーク電圧より大きい値を有する。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧値は、オフセル制御ランプ波形ｓｓｐの上昇時間を調節して制御する。このため、オフセルの壁電圧は、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさに関係なく、所望の位置に移動する。これに対する詳しい説明は後述する。一方、オフセル制御ランプ波形ｓｓｐのピーク電圧値Ｖｓｓｐは、セットダウン期間の間、オフセルの壁電圧を所望の位置に移動させることができる範囲、例えば、略０Ｖ（Ｖｓ）からセットアップ電圧Ｖｓｅｔｕｐまで設定される。スキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される期間の間、オフセルの壁電圧が所望の位置に安定に移動するように、サステイン電極Ｚには基底電圧ＧＮＤが印加される。
【００８０】
１フレームの１番目のサブフィールドを除いた残りのサブフィールドのアドレス期間及びサステイン期間は、上述した本発明の第２の実施形態に係わる駆動方法と同様であるため、説明を省略する。
【００８１】
実際に、本発明の第３の実施形態に係わるＰＤＰの駆動方法では、上記のような過程を繰り返しながら、所定の画像を表示する。即ち、本発明の第３の実施形態に係わるＰＤＰの駆動方法では、１フレームの１番目のサブフィールドのリセット期間の間にのみセットアップ電圧Ｖｓｅｔｕｐを有する上昇ランプ波形Ｒａｍｐ−ｕｐを供給することによってコントラストを向上させることができるだけでなく、電力消費を減らすことができる。また、本発明の第３の実施形態に係わるＰＤＰの駆動方法では、オフセル制御ランプ波形ｓｓｐ及びオンセル制御パルスｄｐを用いて上昇ランプ波形Ｒａｍｐ−ｕｐが印加されなくても安定にＰＤＰが駆動できるように制御する。そして、本発明の第３の実施形態に係わる駆動方法では、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐをスキャン電極Ｙに供給することにより周辺環境の変化に関係なく、安定にＰＤＰを駆動できるだけでなく、高明暗画像を表示できるようになる。
【００８２】
このような、オフセル制御ランプ波形ｓｓｐの動作原理を図１５のような六角形形態の電圧曲線（Vt close curve）を用いて詳しく説明する。電圧曲線は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【００８３】
図１５において、電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動する地域であり、セル電圧が六角形の内部領域に位置される時、放電が発生しない。即ち、セル電圧が六角形の外部領域に位置される時、放電が発生する。言い換えれば、電圧曲線の内部は放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加された時、セル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加された時、セル電圧が動く方向を示す。
【００８４】
また、電圧曲線グラフの1斜分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開示される電圧を示す。従って、電圧曲線グラフの1斜分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開示される電圧だけの長さで設定される。そして、電圧曲線グラフの1斜分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開示される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘなどの電圧は、セルの大きさおよび工程偏差などによって、パネル毎にわずかに異なるようになり、これにより、電圧曲線の形態もわずかに異なるようになる。
【００８５】
ここで、オンセル制御パルスｄｐの駆動動作は、本発明の第２の実施形態に係わるＰＤＰの駆動方法におけるオンセル制御パルスｄｐの駆動方法と同様であるため、説明を省略する。
【００８６】
常温（略１０℃以上４０℃未満）でサステイン電極Ｚにオンセル制御パルスｄｐが印加されてから、オフセルの壁電圧はサステイン放電が発生しなかったため、図１５に示すように、Ｘ（＋）軸上のＡ２地点の位置を維持しなければならない。しかし、ＰＤＰの駆動温度または周辺温度が高温（略４０℃以上）である状態で高諧調の画像が表現されると、オフセルの壁電圧は図１５に示すように、Ｚ（−）軸と隣接したＢ２地点に低くなる。この時、ＰＤＰの駆動温度または周辺温度が増加する時、高諧調を表現するサブフィールドであるほどオフセルの壁電圧はＺ（−）軸と隣接したＢ１地点にさらに低くなる。オフセルの壁電圧がＢ１（またはＢ２）地点に位置する時、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にサステイン電圧Ｖｓから傾きを有して上昇するオフセル制御ランプ波形ｓｓｐをスキャン電極Ｙに供給するようになると、オフセルの壁電圧は図１６に示すように、Ｂ１（またはＢ２）地点からＡ２地点に移動する。この時、オフセル制御ランプ波形ｓｓｐは、Ｂ１（またはＢ２）地点に位置したオフセルの壁電圧がＡ２地点に移動するくらいの大きさを有する。このような、オフセル制御ランプ波形ｓｓｐの大きさは、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによってオフセル制御ランプ波形ｓｓｐの上昇時間を調節することにより可能である。
【００８７】
このように、本発明の第３の実施形態に係わるＰＤＰの駆動方法では、サステイン放電の後、サステイン電極Ｚにオンセル制御パルスｄｐを印加し、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極ＹにＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって可変可能なオフセル制御ランプ波形ｓｓｐを印加することにより周辺環境の変化に関係なく、安定にＰＤＰを駆動できる。
【００８８】
図１７は、本発明の第４の実施形態に係わるＰＤＰの駆動方法を示すタイミングチャートである。
【００８９】
図１７に示すように、本発明の第４の実施形態に係わるＰＤＰの駆動方法は、１フレームが多数のサブフィールドに分けられて駆動され、各々のサブフィールドは、全画面のセルを初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【００９０】
１フレームで１番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、すべてのスキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐまで上昇される上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。上昇ランプ波形Ｒａｍｐ−ｕｐが印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低いサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に、スキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００９１】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【００９２】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【００９３】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【００９４】
最後に、サステイン放電が完了した後には、負極性（−）に下降する補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐがスキャン電極Ｙに印加される。ここで、オンセル制御ランプ波形ｓｄｐの幅及び大きさは、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって変わることができる。このような、オンセル制御ランプ波形ｓｄｐは、サステイン放電が起こった放電セルの壁電荷を所望の量だけ消去するようになる。このため、サステイン放電が起こった放電セルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。
【００９５】
補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐが印加されてから、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にはスキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される。ここで、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、オフセル制御ランプ波形ｓｓｐが印加されなかったサブフィールドのリセット期間にはスキャン電極Ｙに正極性（＋）のサステイン電圧Ｖｓが印加される。この時、補助上昇ランプ波形であるオフセル制御ランプ波形ｓｓｐはサステイン電圧Ｖｓから徐々に上昇されるランプ波形で設定され、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なる電圧値を有する。言い換えれば、ＰＤＰの駆動温度または周辺温度が変化される時、高諧調を表現するサブフィールドではオフセルの特性変化が異なるため、１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にはスキャン電極Ｙに互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐが印加される。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧は、高諧調を表現するサブフィールドであるほど大きく、ピーク電圧値に関係なく、同じ傾きを有する。言い換えれば、１フレームの最後のサブフィールドのリセット期間にスキャン電極Ｙに印加されるオフセル制御ランプ波形ｓｓｐｋのピーク電圧は１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にスキャン電極Ｙに印加される１番目のオフセルランプ波形ｓｓｐｌのピーク電圧より大きい値を有する。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧値は、オフセル制御ランプ波形ｓｓｐの上昇時間を調節して制御する。このため、オフセルの壁電圧は、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさに関係なく、所望の位置に移動する。これに対する詳しい説明は後述する。一方、オフセル制御ランプ波形ｓｓｐのピーク電圧値Ｖｓｓｐは、セットダウン期間の間、オフセルの壁電圧を所望の位置に移動させることができる範囲、例えば、略０Ｖ（Ｖｓ）からセットアップ電圧Ｖｓｅｔｕｐまで設定される。スキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される期間の間、オフセルの壁電圧が所望の位置に安定に移動するように、サステイン電極Ｚには基底電圧ＧＮＤが印加される。
【００９６】
２番目のサブフィールドのアドレス期間及びサステイン期間は、上述した本発明の第２の実施形態に係わる駆動方法と同様であるため、説明を省略する。
【００９７】
実際に、本発明の第４の実施形態に係わるＰＤＰの駆動方法では、上記のような過程を繰り返しながら、所定の画像を表示するようになる。即ち、本発明の第４の実施形態に係わるＰＤＰの駆動方法では、１フレームの１番目のサブフィールドのリセット期間の間にのみセットアップ電圧Ｖｓｅｔｕｐを有する上昇ランプ波形Ｒａｍｐ−ｕｐを供給することによってコントラストを向上させることができるだけでなく、電力消費を減らすことができる。また、本発明の第４の実施形態に係わるＰＤＰの駆動方法では、補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐと補助上昇ランプ波形であるオフセル制御ランプ波形ｓｓｐとを用いて上昇ランプ波形Ｒａｍｐ−ｕｐが印加されなくても安定にＰＤＰが駆動できるように制御する。そして、本発明の第４の実施形態に係わる駆動方法では、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって１フレームのサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐをスキャン電極Ｙに供給することにより周辺環境の変化に関係なく、安定にＰＤＰを駆動できるだけでなく、高明暗画像を表示できるようになる。
【００９８】
このような、オンセル制御ランプ波形ｓｄｐ及びオフセル制御ランプ波形ｓｓｐの動作原理を図１８のような六角形形態の電圧曲線（Vt close curve）を用いて詳しく説明する。電圧曲線は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【００９９】
図１８において、電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動される地域であり、セル電圧が六角形の内部領域に位置される時、放電が発生しない。即ち、セル電圧が六角形の外部領域に位置される時、放電が発生する。言い換えれば、電圧曲線の内部は放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加された時、セル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加された時、セル電圧が動く方向を示す。
【０１００】
また、電圧曲線グラフの1斜分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開示される電圧を示す。従って、電圧曲線グラフの1斜分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開示される電圧だけの長さで設定される。そして、電圧曲線グラフの1斜分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開示される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々も電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘなどの電圧は、セルの大きさおよび工程偏差などによって、パネル毎にわずかに異なるようになり、これにより、電圧曲線の形態もわずかに異なるようになる。
【０１０１】
１フレームの１番目のサブフィールドでサステイン放電が完了した後、オンセルの壁電圧は図１８に示すように、電圧曲線グラフの１斜分面のＣ１地点に位置する。即ち、スキャン電極Ｙに最後のサステインパルスｓｕｓが印加される。その後、スキャン電極Ｙに負極性（−）に下降するオンセル制御ランプ波形ｓｄｐが印加されると、オンセルのセル電圧は、電圧曲線グラフの１斜分面の面放電領域を経由（即ち、Ｙ（−）側に移動）して移動し、放電セル内では弱放電が発生する。この時、オンセル制御ランプ波形ｓｄｐのピーク電圧は、オンセルの壁電圧位置によって互いに異なる幅及び大きさを有し、ピーク電圧値の大きさによって互いに異なる傾きを有する。ここで、オンセル制御ランプ波形ｓｄｐの幅は、オンセル制御ランプ波形ｓｄｐのピーク電圧値によって互いに異なる幅を有する。言い換えれば、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによってオンセルの壁電圧が位置したＣ１地点が図１９に示すように、オフセル収め地域ＡＲ２の外部に位置した地点ならば、オンセル制御ランプ波形ｓｄｐは、オフセル収め地域ＡＲ２の外部のＣ１地点に位置したオンセルの壁電圧がオフセル収め地域ＡＲ２の内部のＣ２地点に移動できるくらいの大きいピーク電圧値を有するようになる。即ち、オンセル制御ランプ波形ｓｄｐは、ＰＤＰの駆動温度または周辺温度が増加する時、大きいピーク電圧値を有するだけでなく、各々のサブフィールドで表現しようとする階調の大きさが大きいほど大きいピーク電圧値を有する。しかし、図２０に示すように、オンセルの壁電圧が位置したＣ１地点がオフセル収め地域ＡＲ２の内部に位置した地点ならば、オンセル制御ランプ波形ｓｄｐの大きさは、オンセルの壁電圧がオフセル収め地域ＡＲ２の内部を外れないくらいの小さなピーク電圧値を有するようになる。これにより、オンセルの壁電圧は、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさに関係なく、所望の地点に位置する。即ち、オンセル制御ランプ波形ｓｄｐをＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なる値で調節することによって、次のサブフィールドのリセット期間に放電セルが安定に初期化され得る地点に移動させることができる。
【０１０２】
次に、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極Ｙに印加されるオフセル制御ランプ波形ｓｓｐの駆動動作は、本発明の第３の実施形態に係わるＰＤＰの駆動方法と同様であるため、詳しい説明は省略する。
【０１０３】
このように、本発明の第４の実施形態に係わるＰＤＰの駆動方法では、サブフィールド毎にサステイン放電の完了の後、スキャン電極Ｙに、負極性（−）に下降する補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐを供給し、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって可変可能なオフセル制御ランプ波形ｓｓｐをスキャン電極Ｙに供給することにより、周辺環境の変化に関係なく、安定にＰＤＰを駆動できる。
【０１０４】
図２１は、本発明の第５の実施形態に係わるＰＤＰの駆動方法を示すタイミングチャートである。
【０１０５】
図２１に示すように、本発明の第５の実施形態に係わるＰＤＰの駆動方法は、１フレームが多数のサブフィールドに分けられて駆動され、各々のサブフィールドは、全画面のセルを初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間に分けられて駆動される。
【０１０６】
１フレームで１番目のサブフィールドのリセット期間のうち、セットアップ期間の間に、すべてのスキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐまで上昇される上昇ランプ波形Ｒａｍｐ−ｕｐが同時に印加される。この上昇ランプ波形Ｒａｍｐ−ｕｐにより全画面のセル内には微弱な放電（セットアップ放電）が起こり、セル内に壁電荷が生成される。上昇ランプ波形Ｒａｍｐ−ｕｐが印加されてから、上昇ランプ波形Ｒａｍｐ−ｕｐのピーク電圧より低いサステイン電圧Ｖｓから落ちる下降ランプ波形Ｒａｍｐ−ｄｏｗｎがリセット期間のうち、セットダウン期間の間に、スキャン電極Ｙに同時に印加される。下降ランプ波形Ｒａｍｐ−ｄｏｗｎは、セル内に微弱な消去放電を起こすことによって、セットアップ放電により生成された壁電荷及び空間電荷のうち、不要電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【０１０７】
アドレス期間には、負極性（−）のスキャンパルスｓｃａｎがスキャン電極Ｙに順次印加されると共に、アドレス電極Ｘに正極性（＋）のデータパルスｄａｔａが印加される。このスキャンパルスｓｃａｎとデータパルスｄａｔａとの電圧差と、リセット期間に生成された壁電圧とが加えられながら、データパルスｄａｔａが印加されるセル内にはアドレス放電が発生する。アドレス放電により選択されたセル内には所定の壁電荷が生成される。
【０１０８】
一方、スキャン電極Ｙに下降ランプ波形Ｒａｍｐ−ｄｏｗｎが印加される時点からアドレス期間が終わる時点までサステイン電極Ｚには正極性（＋）のサステイン電圧Ｖｓが印加される。
【０１０９】
サステイン期間には、スキャン電極Ｙとサステイン電極Ｚとに交互にサステインパルスｓｕｓが印加される。すると、アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスｓｕｓとが加えられながら、毎サステインパルスｓｕｓが印加される時毎にスキャン電極Ｙとサステイン電極Ｚとの間に面放電形態でサステイン放電が起こる。ここで、サステイン期間の間、印加されるサステインパルスｓｕｓの数は、各フレームの輝度加重値に対応して設定される。
【０１１０】
最後に、サステイン放電が完了した後には、サステイン電圧Ｖｓより小さい電圧値を有する第１の極性、即ち、正極性（＋）のオンセル制御パルスｄｐがスキャン電極Ｙに印加される。このようなオンセル制御パルスｄｐは、１次消去放電を起こして、サステイン放電により形成された全画面のセル内に残留する空間電荷を除去する。このため、サステイン放電が発生した放電セルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。
【０１１１】
オンセル制御パルスｄｐがスキャン電極Ｙに印加されてから、第２の極性、即ち、負極性（−）に下降する補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐがスキャン電極Ｙに印加される。このような、オンセル制御ランプ波形ｓｄｐは、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にオフセル制御ランプ波形ｓｓｐが印加される時、前のサブフィールドのサステイン期間にオンセル制御パルスｄｐが印加されてから、スキャン電極Ｙに印加される。言い換えれば、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさに関係なく、ＰＤＰが安定に駆動されるサブフィールドではオンセル制御ランプ波形ｓｄｐが印加されない。これにより、オンセル制御ランプ波形ｓｄｐが印加されないサブフィールドでは、オンセル制御パルスｄｐがスキャン電極Ｙに印加されてから、下降ランプ波形Ｒａｍｐ−ｄｏｗｎがスキャン電極Ｙに印加される。この時、オンセル制御ランプ波形ｓｄｐの幅及び大きさはＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって変わることができる。このような、オンセル制御ランプ波形ｓｄｐがスキャン電極Ｙに印加されると、２次消去放電を起こして、オンセル制御パルスｄｐによる1次消去放電の後に残留する不要な空間電荷及び壁電荷を完全に除去する。これにより、オンセルの壁電圧は所望の位置に移動する。これに対する詳しい説明は後述する。
【０１１２】
補助下降ランプ波形であるオンセル制御ランプ波形ｓｄｐがスキャン電極Ｙに印加されてから、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にはスキャン電極Ｙに補助上昇ランプ波形であるオフセル制御ランプ波形ｓｓｐが印加される。この時、オフセル制御ランプ波形ｓｓｐは、サステイン電圧Ｖｓから徐々に上昇されるランプ波形で設定され、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって互いに異なる電圧値を有する。言い換えれば、ＰＤＰの駆動温度または周辺温度が変化される時、高諧調を表現するサブフィールドではオフセルの特性変化が異なるため、１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間には、スキャン電極Ｙに互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐが印加される。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧は高諧調を表現するサブフィールドであるほど大きく、ピーク電圧値に関係なく、同じ傾きを有する。言い換えれば、１フレームの最後のサブフィールドのリセット期間にスキャン電極Ｙに印加されるオフセル制御ランプ波形ｓｓｐｋのピーク電圧は、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間にスキャン電極Ｙに印加される１番目のオフセルランプ波形ｓｓｐｌのピーク電圧より大きい値を有する。この時、オフセル制御ランプ波形ｓｓｐのピーク電圧値は、オフセル制御ランプ波形ｓｓｐの上昇時間を調節して制御する。このため、オフセルの壁電圧は、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさに関係なく、所望の位置に移動する。これに対する詳しい説明は後述する。一方、オフセル制御ランプ波形ｓｓｐのピーク電圧値Ｖｓｓｐは、セットダウン期間の間、オフセルの壁電圧を所望の位置に移動させることができる範囲、例えば、略０Ｖ（Ｖｓ）からセットアップ電圧Ｖｓｅｔｕｐまで設定される。スキャン電極Ｙにオフセル制御ランプ波形ｓｓｐが印加される期間の間、オフセルの壁電圧が所望の位置に安定に移動するように、サステイン電極Ｚには基底電圧ＧＮＤが印加される。
【０１１３】
１フレームの１番目のサブフィールドを除いた残りのサブフィールドのアドレス期間及びサステイン期間は、上述した本発明の第２の実施形態に係わる駆動方法と同様であるため、説明を省略する。
【０１１４】
実際に、本発明の第５の実施形態に係わるＰＤＰの駆動方法では、上記のような過程を繰り返しながら、所定の画像を表示するようになる。即ち、本発明の第５の実施形態に係わるＰＤＰの駆動方法では、１フレームの１番目のサブフィールドのリセット期間の間にのみセットアップ電圧Ｖｓｅｔｕｐを有する上昇ランプ波形Ｒａｍｐ−ｕｐを供給することによってコントラストを向上させることができるだけでなく、電力消費を減らすことができる。また、本発明の第５の実施形態に係わるＰＤＰの駆動方法では、オンセル制御パルスｄｐとオフセル制御ランプ波形ｓｓｐとを用いて上昇ランプ波形Ｒａｍｐ−ｕｐが印加されなくても安定にＰＤＰが駆動できるように制御する。そして、本発明の第５の実施形態に係わる駆動方法では、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極Ｙに互いに異なるピーク電圧を有するオフセル制御ランプ波形ｓｓｐを供給することにより周辺環境の変化に関係なく、安定にＰＤＰを駆動できるだけでなく、高明暗画像を表示できるようになる。
【０１１５】
このような、オンセル制御パルスｄｐ及びオフセル制御ランプ波形ｓｓｐの動作原理を図２２のような六角形形態の電圧曲線（Vt close curve）を用いて詳しく説明する。電圧曲線は、ＰＤＰの放電発生原理及び電圧マージンを測定するための方法として用いられている。
【０１１６】
図２２において、電圧曲線の内部の六角形領域は、放電セルの内部のセル電圧が移動される地域であり、セル電圧が六角形の内部領域に位置される時、放電が発生しない。即ち、セル電圧が六角形の外部領域に位置される時、放電が発生する。言い換えれば、電圧曲線の内部は放電セルの内部に放電が発生しない非放電領域であり、電圧曲線の外部は放電セルの内部に放電が発生する放電領域である。ここで、Ｙ（−）は、スキャン電極Ｙに負極性（−）の電圧が印加された時、セル電圧が動く方向を示す。同様に、Ｙ（＋）、Ｘ（＋）、Ｘ（−）、Ｚ（＋）、Ｚ（−）の各々は、スキャン電極Ｙ、アドレス電極Ｘ及びサステイン電極Ｚに負極性（−）または正極性（＋）の電圧が印加された時、セル電圧が動く方向を示す。
【０１１７】
また、電圧曲線グラフの1斜分面の対向放電領域に表示されるＶｔｘｙは、アドレス電極Ｘに電圧が印加される場合、アドレス電極Ｘとスキャン電極Ｙとの間に放電が開示される電圧を示す。従って、電圧曲線グラフの1斜分面の対向放電領域を示す直線は、アドレス電極Ｘとスキャン電極Ｙとの間の放電が開示される電圧だけの長さで設定される。そして、電圧曲線グラフの1斜分面の面放電領域に表示されるＶｔｚｙは、サステイン電極Ｚに電圧が印加される場合、サステイン電極Ｚとスキャン電極Ｙとの間に放電が開示される電圧を示す。同様に、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ、Ｖｔｙｘの各々が、電極間の放電開始電圧を示す。一方、Ｖｔｘｙ、Ｖｔｚｙ、Ｖｔｘｚ、Ｖｔｚｘ、Ｖｔｙｚ及びＶｔｙｘなどの電圧は、セルの大きさおよび工程偏差などによって、パネル毎にわずかに異なるようになり、これにより、電圧曲線の形態もわずかに異なるようになる。
【０１１８】
１フレームの１番目のサブフィールドでサステイン放電が完了した後、オンセルの壁電圧は図２２に示すように、電圧曲線グラフの３斜分面のＤ１地点に位置する。即ち、サステイン電極Ｚに最後のサステインパルスｓｕｓが印加される。その後、スキャン電極Ｙにサステイン電圧Ｖｓより小さい電圧値を有するオンセル制御パルスｄｐが印加されると、オンセルのセル電圧は、電圧曲線グラフの３斜分面の面放電領域を経由（即ち、Ｙ（＋）側に移動）して移動し、放電セル内では弱放電が発生する。これにより、オンセルの壁電圧は、図２２に示すように、３斜分面のＤ１地点からオフセル収め地域ＡＲ２の内部のＤ２地点に移動する。しかし、ＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによってオンセルの壁電圧が図２３に示すように、グラフの３斜分面のＤ１地点からオフセル収め地域ＡＲ２の外部のＤ３地点に移動する。この時、負極性（−）に下降するオンセル制御ランプ波形ｓｄｐをスキャン電極Ｙに印加すると、オンセルのセル電圧は図２４に示すように、電圧曲線グラフの１斜分面の面放電領域を経由（即ち、Ｙ（−）側に移動）して移動し、放電セル内では弱放電が発生する。これにより、オンセルの壁電圧は、図２５に示すように、オフセル収め地域ＡＲ２の外部に位置したＤ３地点からオフセル収め地域ＡＲ２の内部のＤ４地点に移動する。この時、オンセル制御ランプ波形ｓｄｐは、オンセルの壁電圧がオフセル地域ＡＲ２の内部に移動できるくらいのピーク電圧値を有するようになる。これにより、次のサブフィールドのリセット期間に放電セルでは安定的に初期化がなされる。
【０１１９】
次に、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極Ｙに印加されるオフセル制御ランプ波形ｓｓｐの駆動動作は、本発明の第３の実施形態に係わるＰＤＰの駆動方法と同様であるため、詳しい説明は省略する。
【０１２０】
このように、本発明の第５の実施形態に係わるＰＤＰの駆動方法では、サブフィールド毎にサステイン放電の完了の後、スキャン電極Ｙにサステイン電圧より小さい電圧値を有する正極性（＋）のオンセル制御パルスｄｐを供給し、１フレームの１番目のサブフィールドを除いた残りのサブフィールドのうち、ｎ番目（ｎは、２以上の整数）のサブフィールドのリセット期間に、スキャン電極ＹにＰＤＰの駆動温度または周辺温度や表現しようとする階調の大きさによって可変可能なオフセル制御ランプ波形ｓｓｐを供給することにより、周辺環境の変化に関係なく、安定にＰＤＰを駆動できる。
【図面の簡単な説明】
【０１２１】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図である。
【図２】１フレームの輝度加重値の一例を示す図である。
【図３】従来のプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図４】本発明の第１の実施形態に係わるプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図５】正常にサステイン放電が起こる場合、電圧曲線内でのオンセル及びオフセルの壁電圧の位置を示す図である。
【図６】図４に図示された下降ランプ波形が印加された時、オンセルの壁電圧が移動する様子を示す図である。
【図７】特定原因によりオンセルの壁電圧が所望しないところに位置した様子を示す図である。
【図８】図４に図示されたオンセル制御パルスが印加された時、オンセルの壁電圧が移動する様子を示す図である。
【図９】特定原因によりオフセルの壁電圧が所望しないところに位置した様子を示す図である。
【図１０】本発明の第２の実施形態に係わるプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図１１】図１０に図示されたオフセル制御ランプ波形が印加された時、オフセルの壁電圧が移動する様子を示す図である。
【図１２】図１０に図示されたオフセル制御ランプ波形が印加された時、特定原因によりオフセルの壁電圧が所望しないところに移動する様子を示す図である。
【図１３】図１０に図示されたオフセル制御ランプ波形が印加された時、特定原因によりオフセルの壁電圧が所望しないところに移動する様子を示す図である。
【図１４】本発明の第３の実施形態に係わるプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図１５】特定原因によりオフセルの壁電圧が所望しないところに位置した様子を示す図である。
【図１６】図１４に図示されたオフセル制御ランプ波形によりオフセルの壁電圧が移動する様子を示す図である。
【図１７】本発明の第４の実施形態に係わるプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図１８】図１７に図示されたオンセル制御ランプ波形によりオンセルのセル電圧が移動する様子を示す図である。
【図１９】図１７に図示されたオンセル制御ランプ波形によりオンセルの壁電圧が移動する様子を示す図である。
【図２０】図１７に図示されたオンセル制御ランプ波形によりオンセルの壁電圧が所望のところに位置した様子を示す図である。
【図２１】本発明の第５の実施形態に係わるプラズマディスプレイパネルの駆動方法を示すタイミングチャートである。
【図２２】図２１に図示されたオンセル制御パルスによりオンセルの壁電圧が移動する様子を示す図である。
【図２３】特定原因によりオンセルの壁電圧が所望しないところに移動する様子を示す図である。
【図２４】図２１に図示されたオンセル制御ランプ波形によりオンセルのセル電圧が移動する様子を示す図である。
【図２５】図２１に図示されたオンセル制御ランプ波形によりオンセルの壁電圧が移動する様子を示す図である。
【図１】
2006154826.tif 000003
【図２】
2006154826.tif 000004
【図３】
2006154826.tif 000005
【図４】
2006154826.tif 000006
【図５】
2006154826.tif 000007
【図６】
2006154826.tif 000008
【図７】
2006154826.tif 000009
【図８】
2006154826.tif 000010
【図９】
2006154826.tif 000011
【図１０】
2006154826.tif 000012
【図１１】
2006154826.tif 000013
【図１２】
2006154826.tif 000014
【図１３】
2006154826.tif 000015
【図１４】
2006154826.tif 000016
【図１５】
2006154826.tif 000017
【図１６】
2006154826.tif 000018
【図１７】
2006154826.tif 000019
【図１８】
2006154826.tif 000020
【図１９】
2006154826.tif 000021
【図２０】
2006154826.tif 000022
【図２１】
2006154826.tif 000023
【図２２】
2006154826.tif 000024
【図２３】
2006154826.tif 000025
【図２４】
2006154826.tif 000026
【図２５】
2006154826.tif 000027