(57)【要約】【課題】  ツェナーダイオードを内蔵して且つ信頼性が高いトランジスタとその製造方法を提供する。【解決手段】  低濃度Ｎ型エピタキシャル層２とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のコンタクト層５と高濃度Ｎ型半導体のカソード層６と配線７とを備え、高濃度Ｎ型半導体のカソード層６をＰ型半導体のベース層３の表面から層内へ延在させて高濃度Ｎ型半導体のカソード層６とＰ型半導体のベース層３でツェナーダイオードを構成し、高濃度Ｎ型半導体のカソード層６から配線７と高濃度Ｎ型半導体のコンタクト層５とを介して低濃度Ｎ型エピタキシャル層２へ繋げる事でＰ型半導体のベース層３と低濃度Ｎ型エピタキシャル層２との界面はツェナーダイオードの降伏に影響されず、本来のトランジスタのコレクタ−ベース間の動作が可能となる。【選択図】  図１
2006196661.tif 000002
【特許請求の範囲】
【請求項１】
高濃度第一導電型半導体基板の第一主面側上に低濃度第一導電型半導体層が形成され、
該半導体層の表面から層内に延在した第二導電型半導体のベース層が選択的に形成され、
該ベース層の表面から層内に延在した高濃度第一導電型半導体のエミッタ層が選択的に形成され、
該エミッタ層から離間した前記第二導電型半導体のベース層の表面から層内に延在した高濃度第一導電型のカソード層が選択的に形成され、
前記第二導電型半導体のベース層から離間した前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型のコンタクト層が選択的に形成され、
半導体基板の第一主面である前記低濃度第一導電型半導体層と前記第二導電型半導体のベース層と前記高濃度第一導電型半導体のエミッタ層と前記高濃度第一導電型のコンタクト層と前記高濃度第一導電型のカソード層とを含む表面を前記高濃度第一導電型半導体のエミッタ層の前記第二導電型半導体のベース層との境界を残した内側と前記高濃度第一導電型のコンタクト層の前記低濃度第一導電型半導体層との境界を残した内側と前記高濃度第一導電型のカソード層の前記第二導電型半導体のベース層との境界を残した内側とに窓を有する絶縁皮膜が覆って形成され、
前記高濃度第一導電型のカソード層の表面と前記高濃度第一導電型のコンタクト層の表面とを前記絶縁皮膜上面を経て繋いだ配線が形成され、
前記高濃度第一導電型半導体のエミッタ層の表面から前記絶縁皮膜表面周辺に延在したエミッタ電極が形成され、
前記高濃度第一導電型半導体基板の第二主面上にコレクタ電極が形成されている事を特徴とする半導体装置。
【請求項２】
前記高濃度第一導電型半導体基板の第一主面上に、前記高濃度第一導電型半導体のエミッタ層と該エミッタ層を中心とした同心な前記第二導電型半導体のベース層と前記高濃度第一導電型のカソード層と前記高濃度第一導電型のコンタクト層とを含む前記低濃度第一導電型半導体層が形成された事を特徴とする請求項１に記載の半導体装置。
【請求項３】
高濃度第一導電型半導体基板の第一主面の上に低濃度第一導電型エピタキシャル層をエピタキシャル成長させ、該エピタキシャル層の上面に熱酸化法によって酸化膜である絶縁皮膜を成膜し、該絶縁皮膜にフォトリソグラフィを用いた選択的エッチング除去を施して、第二導電型半導体のベース層形成予定部にベース拡散窓を窓開けする半導体基板形成工程と、
前記低濃度第一導電型エピタキシャル層の露出面上に第二導電型のドーパントを含む膜を形成し、熱拡散法によってドライブ拡散を施して前記低濃度第一導電型エピタキシャル層の表面から層内に延在した第二導電型半導体のベース層を選択的に形成する第二導電型拡散工程と、
前記第二導電型半導体のベース層の高濃度第一導電型半導体のエミッタ層と高濃度第一導電型のカソード層との形成予定部と、前記低濃度第一導電型エピタキシャル層の高濃度第一導電型のコンタクト層形成予定部との上に位置する前記絶縁皮膜にフォトリソグラフィを用いた選択的エッチング除去にてエミッタ拡散窓とカソード拡散窓と高濃度第一導電型のコンタクト層拡散窓として窓開けを施す第一導電型拡散窓開け工程と、
前記第二導電型半導体のベース層の露出面と前記低濃度第一導電型エピタキシャル層の露出面とに一括して第一導電型ドーパントを含む膜を形成し、熱拡散法によってドライブ拡散を施して、前記第二導電型半導体のベース層の表面から層内に延在した前記高濃度第一導電型半導体のエミッタ層と前記高濃度第一導電型のカソード層と、前記低濃度第一導電型エピタキシャル層の表面から層内に延在した前記高濃度第一導電型のコンタクト層とを選択的に形成する第一導電型拡散工程と、
前記絶縁皮膜にフォトリソグラフィを用いた選択的エッチング除去を施して、前記高濃度第一導電型半導体のエミッタ層上の該エミッタ層と前記第二導電型半導体のベース層との境界を残した内側に位置する前記絶縁皮膜と、前記高濃度第一導電型のカソード層上の該カソード層と前記第二導電型半導体のベース層との境界を残した内側に位置する前記絶縁皮膜と、前記高濃度第一導電型のコンタクト層上の該コンタクト層と前記低濃度第一導電型エピタキシャル層との境界を残した内側に位置する前記絶縁皮膜とに、エミッタコンタクト窓とカソードコンタクト窓と第一導電型層コンタクト窓として窓開けを施すコンタクト窓開け工程と、
半導体基板の、前記絶縁皮膜表面と前記高濃度第一導電型半導体のエミッタ層の露出面と前記高濃度第一導電型のカソード層の露出面と前記高濃度第一導電型のコンタクト層の露出面とを含む第一主面にＥＢ蒸着によってメタル層を形成し、該メタル層にフォトリソグラフィを用いた選択的エッチングを施して前記高濃度第一導電型半導体のエミッタ層の表面から前記絶縁皮膜の表面周辺へ延在したエミッタ電極と前記高濃度第一導電型のカソード層の表面と前記高濃度第一導電型のコンタクト層の表面とを前記絶縁皮膜上面を経て繋いだ配線を形成し、前記高濃度第一導電型半導体基板の第二主面を研削研磨して厚み調整し、該第二主面にメタライズを施してコレクタ電極を形成するメタル形成工程とを含む事を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はツェナーダイオード内蔵のバイポーラトランジスタに関する。
【背景技術】
【０００２】
従来のツェナーダイオードを内蔵するトランジスタとしては、高濃度Ｎ型半導体基板の上に低濃度Ｎ型エピタキシャル層が形成され、該低濃度Ｎ型エピタキシャル層の表面から層内にかけ延在する高濃度Ｐ型半導体のベース層が選択的に形成され、該ベース層の表面から層内にかけて延在する高濃度Ｎ型半導体のエミッタ層が形成され、高濃度Ｐ型半導体のベース層から離間して且つ低濃度Ｎ型エピタキシャル層の表面から層内にかけて延在する高濃度Ｎ型半導体のカソード層が選択的に形成され、該カソード層の一部と高濃度Ｐ型半導体のベース層の一部とに架け且つ低濃度Ｎ型エピタキシャル層の表面から層内にかけて延在する高濃度Ｐ型半導体のアノード層が形成された各々半導体層の構成を成すものがあった（例えば、特許文献１参照）。
【０００３】
図４、５は、前記特許文献１に記載された従来のツェナーダイオードを内蔵するトランジスタを示すものである。図４、５において、１０１は高濃度Ｎ型半導体基板、１０２は低濃度Ｎ型エピタキシャル層、１０３は高濃度Ｐ型半導体のベース層、１０４は高濃度Ｎ型半導体のエミッタ層、１０５は高濃度Ｎ型半導体のカソード層、１０６は高濃度Ｐ型半導体のアノード層、１０７はＳｉＯ2層、１０８はベース電極、１０９はエミッタ電極、１１０はコレクタ電極、１００はＰ型トランジスタ、１１１はコレクタ、１１２はエミッタ、１１３はベース、１１４はツェナーダイオードを各々示している。
【０００４】
図４は、従来のツェナーダイオードを内蔵するトランジスタの断面構造を示すものである。これによれば、高濃度Ｎ型半導体基板１０１と低濃度Ｎ型エピタキシャル層１０２とがトランジスタのコレクタに相当し、高濃度Ｐ型半導体のベース層１０３がトランジスタのベースに相当し、高濃度Ｎ型半導体のエミッタ層１０４がトランジスタのエミッタに相当し、高濃度Ｎ型半導体のカソード層１０５がツェナーダイオードのカソードに相当し、高濃度Ｐ型半導体のアノード層１０６は高濃度Ｎ型半導体のカソード層１０５と高濃度Ｐ型半導体のベース層１０３との間を橋渡しして形成されたトランジスタのベースとツェナーダイオードのアノードとを兼ねるものであった。
【０００５】
図５は、上述の図４に示した従来のツェナーダイオードを内蔵するトランジスタを回路図に示したものである。これによれば、トランジスタ１００のコレクタ１１１とベース１１３との間にカソードをコレクタ１１１側に向けてツェナーダイオード１１４が繋がれた状態である。
【０００６】
かかる構成によれば、エミッタ１１２を接地し、コレクタ１１１を正電位とした場合、コレクタ１１１に掛ける正電位を大きくしていくと、始めはツェナーダイオード１１４とトランジスタ１００共に遮断状態で接地方向への電流は流れないが、ツェナーダイオード１１４の降伏電位に達した時点でツェナーダイオード１１４が降伏状態と成ってトランジスタ１００のコレクタ１１１からベース１１３へツェナー電流が供給されてその電流はトランジスタ１００のベース１１３からエミッタ１１２へベース−エミッタ間電流として接地方向へ流れる。更にコレクタ１１１の電位を上げて行くとトランジスタ１００のベース１１３へ供給されるツェナー電流が増加すると共にトランジスタ１００のベース１１３からエミッタ１１２へ流れるベース−エミッタ間電流がターンオン電流に達してトランジスタ１００のコレクタ１１１とエミッタ１１２との遮断が絶たれてコレクタ１１１からエミッタ１１２を経て接地方向へ大電流のコレクタ電流が流れる。
【０００７】
かかる作用によって、コレクタ１１１が一定の電位に達した際に接地方向へ電流を流してコレクタ１１１に掛る電位をそれ以上に上がる事を阻止する効果があり、そのツェナーダイオードを内蔵するトランジスタを機器の回路に接続してサージや過電圧から機器を保護する事などに利用されていた。
【特許文献１】特開平６−２０４５０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、Ｐ型半導体のベース層１０３と高濃度Ｐ型半導体のアノード層１０６とが共にトランジスタ１００のベース１１３に相当する領域と見なされ、低濃度Ｎ型エピタキシャル層１０２とＰ型半導体のベース層１０３との界面は本来トランジスタの逆方向耐電圧を有するが、上述の様にベース領域の一部である高濃度Ｐ型半導体のアノード層１０６と、高濃度Ｎ型半導体のカソード層１０５との界面が有する逆方向耐電圧はツェナーダイオード１１４の降伏電圧しか有しない為にエミッタ領域の外縁の一部にトランジスタ本来のコレクタ−ベース間耐圧よりも低耐圧の部分が存在する事となる。
【０００９】
ここで、トランジスタ１００のコレクタ１１１に掛ける電位を上げて行ってツェナーダイオード１１４の降伏電位に達した時点を考えると、高濃度Ｎ型半導体のカソード層１０５と高濃度Ｐ型半導体のアノード層１０６との間にツェナー電流が流れて該高濃度Ｎ型半導体のカソード層１０５と高濃度Ｐ型半導体のアノード層１０６との間の空乏層が消失し、その事に伴って本来低濃度Ｎ型エピタキシャル層１０２とＰ型半導体のベース層１０３との界面から現れている空乏層も消失し、トランジスタ本来のコレクタ−ベース間耐圧に達する前のツェナー電圧に達した時点で低濃度Ｎ型エピタキシャル層１０２とＰ型半導体のベース層１０３との界面にも低濃度Ｎ型エピタキシャル層１０２からＰ型半導体のベース層１０３方向へ漏れ電流が流れ出す事となる。
【００１０】
この低濃度Ｎ型エピタキシャル層１０２からＰ型半導体のベース層１０３方向への漏れ電流は、トランジスタ本来の動作メカニズムで生じるコレクタ電流とは異なり、Ｐ型半導体とＮ型半導体との間の電位障壁を少数キャリアのエネルギーが破壊して生じるツェナーダイオード等と同様のものである。この漏れ電流が発生する事は、ツェナーダイオード等の比較的に低電圧で小電流な通電を扱う半導体装置とは異なってトランジスタのコレクタ−エミッタ間の様に高耐圧で大電流を扱う場合は、半導体の結晶構造に影響を与えてその信頼性に大きな影響を及ぼして最悪の場合は正常動作を損なうという課題を有していた。
【００１１】
本発明は、前記従来の課題を解決するもので、ツェナーダイオードを内蔵して且つ信頼性が高いトランジスタとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記従来の課題を解決するために、本発明のツェナーダイオードを内蔵するトランジスタは、高濃度第一導電型半導体基板の第一主面側上に低濃度第一導電型半導体層が形成され、該半導体層の表面から層内に延在した第二導電型半導体のベース層が選択的に形成され、該ベース層の表面から層内に延在した高濃度第一導電型半導体のエミッタ層が選択的に形成され、該エミッタ層から離間した第二導電型半導体のベース層の表面から層内に延在した高濃度第一導電型のカソード層が選択的に形成され、第二導電型半導体のベース層から離間した低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型のコンタクト層が選択的に形成され、半導体基板の第一主面である低濃度第一導電型半導体層と第二導電型半導体のベース層と高濃度第一導電型半導体のエミッタ層と高濃度第一導電型のコンタクト層と高濃度第一導電型のカソード層とを含む表面を高濃度第一導電型半導体のエミッタ層の一部と高濃度第一導電型のコンタクト層の一部と高濃度第一導電型のカソード層の一部とに窓を有する絶縁皮膜が覆って形成され、高濃度第一導電型のカソード層の表面と高濃度第一導電型のコンタクト層の表面とを絶縁皮膜上面を経て繋いだ配線が形成され、高濃度第一導電型半導体のエミッタ層の表面から絶縁皮膜表面周辺に延在したエミッタ電極が形成され、高濃度第一導電型半導体基板の第二主面上にコレクタ電極が形成されている事を特徴とする。
【００１３】
本構成によって、高濃度第一導電型のカソード層が第二導電型のベース層の表面からから層内に延在し、該カソード層とベース層とでツェナーダイオードとして働き、第二導電型のベース層の層内界面は全て低濃度第一導電型半導体層との界面で構成されているので、第二導電型のベース層と低濃度第一導電型半導体層とのみでトランジスタのコレクタ−ベース間の働きをする事となり、前記ツェナーダイオードが降伏電位に達しても第二導電型のベース層と低濃度第一導電型半導体層との界面から現れた空乏層が保たれてトランジスタ本来の安定した動作が可能と成る。
【発明の効果】
【００１４】
以上のように、本発明のツェナーダイオードを内蔵するトランジスタによれば、トランジスタ本来の高電圧大電流を可能として、且つ高信頼なものとすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を参照しながら説明する。ここで、一例として以下の説明では第一導電型半導体をＮ型半導体とし、第二導電型半導体をＰ型半導体としているが、これを入れ替えて実施する事も可能である。その場合、電圧電流の方向が入れ替わる事と成る。
【００１６】
（実施の形態１）
図１、２は、本発明の実施の形態１におけるツェナーダイオードを内蔵するトランジスタを示すもので、図１は断面を示しており、図２は製造過程に沿ったフローを断面で示している。
【００１７】
図１、２において、１は高濃度Ｎ型半導体基板、２は低濃度Ｎ型エピタキシャル層、３はＰ型半導体のベース層、４は高濃度Ｎ型半導体のエミッタ層、５は高濃度Ｎ型のコンタクト層、６は高濃度Ｎ型のカソード層、７は配線、８はエミッタ電極、９は絶縁皮膜、９ａはベース拡散窓、９ｂはエミッタ拡散窓、９ｃはカソード拡散窓、９ｄは高濃度Ｎ型のコンタクト層拡散窓、９ｅはエミッタコンタクト窓、９ｆはカソードコンタクト窓、９ｇはＮ型層コンタクト窓、１０はコレクタ電極を各々示している。
【００１８】
図１に於いて、高濃度Ｎ型半導体基板１の第一主面側上に低濃度Ｎ型エピタキシャル層２が形成され、該エピタキシャル層２の表面から層内に延在したＰ型半導体のベース層３が選択的に形成され、該ベース層３の表面から層内に延在した高濃度Ｎ型半導体のエミッタ層４が選択的に形成され、該エミッタ層４から離間したＰ型半導体のベース層３の表面から層内に延在した高濃度Ｎ型半導体のカソード層６が選択的に形成され、Ｐ型半導体のベース層３から離間した低濃度Ｎ型エピタキシャル層２の表面から層内に延在した高濃度Ｎ型半導体のコンタクト層５が選択的に形成され、半導体基板の第一主面表面である低濃度Ｎ型エピタキシャル層２とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のコンタクト層５と高濃度Ｎ型半導体のカソード層６とを含む表面を高濃度Ｎ型半導体のエミッタ層４の該エミッタ層４とＰ型半導体のベース層３との境界を残した内側と、高濃度Ｎ型半導体のコンタクト層５の該コンタクト層５と低濃度Ｎ型エピタキシャル層２との境界を残した内側と、高濃度Ｎ型半導体のカソード層６の該カソード層６とＰ型半導体のベース層３との境界を残した内側とに窓を有する絶縁皮膜９が覆って形成され、高濃度Ｎ型半導体のカソード層６の表面と高濃度Ｎ型半導体のコンタクト層５の表面とを絶縁皮膜９上面を経て繋いだ配線７が形成され、高濃度Ｎ型半導体のエミッタ層４の表面から絶縁皮膜９表面周辺に延在したエミッタ電極８が形成され、高濃度Ｎ型半導体基板１の第二主面上にコレクタ電極１０が形成されている。
【００１９】
かかる構成によれば、高濃度Ｎ型半導体のカソード層６をＰ型半導体のベース層３の表面から層内に延在させて該カソード層６とベース層３とによってツェナーダイオード１１４の働きをさせ、高濃度Ｎ型半導体のカソード層６表面から配線７と高濃度Ｎ型半導体のコンタクト層５を経て低濃度Ｎ型エピタキシャル層２へ繋いでいるのでＰ型半導体のベース層３層内の外縁は全て低濃度Ｎ型エピタキシャル層２で占められているのでトランジスタ１００のコレクタ１１１とエミッタ１１２との間はツェナーダイオード１１４の降伏状態に影響を受ける事なくトランジスタ本来のメカニズムで動作するので、ツェナーダイオードを内蔵したトランジスタを高信頼で実現する事ができる。
【００２０】
図２Ａ（Ａ）、（Ｂ）および、図２Ｂ（Ｃ）〜（Ｆ）に於いては、本発明の製造方法を示すために、工程のフローに沿って各工程終了時点の断面を現している。図２Ａ（Ａ）は、半導体基板形成工程の終了時点の断面を現しており、高濃度Ｎ型半導体基板１の第一主面の上に低濃度Ｎ型エピタキシャル層２をエピタキシャル成長させ、該エピタキシャル層２の上面に熱酸化法によって酸化膜である絶縁皮膜９を成膜し、該絶縁皮膜９にフォトリソグラフィを用いた選択的エッチング除去を施して、Ｐ型半導体のベース層３形成予定部にベース拡散窓９ａを窓開けした状態である。
【００２１】
ここで、高濃度Ｎ型半導体基板１の濃度は１．０×１０20個ｃｍ-3程度、低濃度Ｎ型エピタキシャル層２の濃度と厚さは８．０×１０14個ｃｍ-3程度と１５μｍ程度、絶縁皮膜９の厚さは１．０μｍ程度が好ましい。
【００２２】
図２Ａ（Ｂ）は、Ｐ型拡散工程の終了時点の断面を現しており、半導体基板形成工程の終了時点の中間生成物の低濃度Ｎ型エピタキシャル層２の露出面上にＰ型のドーパントであるボロン等を含む膜を形成し、熱拡散法によってドライブ拡散を施して低濃度Ｎ型エピタキシャル層２の表面から層内に延在したＰ型半導体のベース層３を選択的に形成した状態である。尚、上述の熱拡散法の熱によってＰ型半導体のベース層３上に酸化膜が再度成膜されて絶縁皮膜９がＰ型半導体のベース層３表面を覆う事と成る。ここで、Ｐ型半導体のベース層３の表面濃度と厚さは１．０×１０18個ｃｍ-3程度と５μｍ程度が好ましい。
【００２３】
図２Ｂ（Ｃ）は、Ｎ型拡散窓開け工程の終了時点の断面を現しており、Ｐ型拡散工程の終了時点の中間生成物のＰ型半導体のベース層３の高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６との形成予定部と低濃度Ｎ型エピタキシャル層２の高濃度Ｎ型半導体のコンタクト層５形成予定部との上に位置する絶縁皮膜９にフォトリソグラフィを用いた選択的エッチング除去にてエミッタ拡散窓９ｂとカソード拡散窓９ｃと高濃度Ｎ型のコンタクト層拡散窓９ｄとして窓開けを施した状態である。
【００２４】
図２Ｂ（Ｄ）は、Ｎ型拡散工程の終了時点の断面を現しており、Ｎ型拡散窓開け工程終了時点の中間生成物のＰ型半導体のベース層３の露出面と低濃度Ｎ型エピタキシャル層２の露出面とに一括してＮ型ドーパントである燐等を含む膜を形成し、熱拡散法によってドライブ拡散を施して、Ｐ型半導体のベース層３の表面から層内に延在した高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６と、低濃度Ｎ型エピタキシャル層２の表面から層内に延在した高濃度Ｎ型半導体のコンタクト層５とを選択的に形成した状態である。尚、上述の熱拡散法の熱によって高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５との上に酸化膜が再度成膜されて絶縁皮膜９が高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５との表面を覆う事と成る。
【００２５】
ここで、高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５との層内平均濃度と厚さは１．０×１０19〜20個ｃｍ-3と２〜４μｍ程度が好ましい。
【００２６】
図２Ｂ（Ｅ）は、コンタクト窓開け工程の終了時点の断面を現しており、Ｎ型拡散工程の終了時点の中間生成物の絶縁皮膜９にフォトリソグラフィを用いた選択的エッチング除去を施して、高濃度Ｎ型半導体のエミッタ層４上の該エミッタ層４とＰ型半導体のベース層３との境界を残した内側に位置する絶縁皮膜９と、高濃度Ｎ型半導体のカソード層６上の該カソード層６とＰ型半導体のベース層３との境界を残した内側に位置する絶縁皮膜９と、高濃度Ｎ型半導体のコンタクト層５上の該コンタクト層５と低濃度Ｎ型エピタキシャル層２との境界を残した内側に位置する絶縁皮膜９とに、エミッタコンタクト窓９ｅとカソードコンタクト窓９ｆとＮ型層コンタクト窓９ｇとして窓開けを施した状態である。
【００２７】
図２Ｂ（Ｆ）は、メタル形成工程の終了時点の断面を現しており、コンタクト窓開け工程の終了時点の中間生成物の、絶縁皮膜９表面と高濃度Ｎ型半導体のエミッタ層４の露出面と高濃度Ｎ型半導体のカソード層６の露出面と高濃度Ｎ型半導体のコンタクト層５の露出面とを含む第一主面にＥＢ蒸着によってアルミ等のメタル層を形成し、該メタル層にフォトリソグラフィを用いた選択的エッチングを施してエミッタ電極８と配線７とを形成し、高濃度Ｎ型半導体基板１の第二主面を研削研磨して厚み調整し、該第二主面に金、ニッケル、銀などから成るコレクタ電極１０をメタライズして完成した状態である。ここで、エミッタ電極８と配線７との厚さは３μｍ程度が好ましい。
【００２８】
尚、本製造方法では、図２Ｂ（Ｃ）のＮ型拡散窓開け工程と図２Ｂ（Ｄ）のＮ型拡散工程にて、一括して高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５とを形成したが、該コンタクト層５に再度のＮ型ドーパントを追加拡散して高濃度Ｎ型半導体のコンタクト層５を更なる高濃度として配線７と低濃度Ｎ型エピタキシャル層２との電気接続抵抗を低減する方法としても良い。
【００２９】
（実施の形態２）
図３は、本発明の実施の形態２のツェナーダイオードを内蔵するトランジスタの上面と断面を現す図である。尚、上面図は半導体基板の上に形成された電極と配線と絶縁皮膜とを除去した状態である。
【００３０】
図３において、１は高濃度Ｎ型半導体基板、２は低濃度Ｎ型エピタキシャル層、３はＰ型半導体のベース層、４は高濃度Ｎ型半導体のエミッタ層、５は高濃度Ｎ型のコンタクト層、６は高濃度Ｎ型のカソード層、７は配線、８はエミッタ電極、９は絶縁皮膜、１０はコレクタ電極を各々示しており、高濃度Ｎ型半導体基板１の第一主面上に、高濃度Ｎ型半導体のエミッタ層４と該エミッタ層４を中心とした同心なＰ型半導体のベース層３と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５とを含む低濃度Ｎ型エピタキシャル層２が形成され、且つ低濃度Ｎ型エピタキシャル層２と高濃度Ｎ型半導体のエミッタ層４とが同心であるツェナーダイオードを内蔵したトランジスタであって、低濃度Ｎ型エピタキシャル層２の表面から層内に延在したＰ型半導体のベース層３が選択的に形成され、該ベース層３の表面から層内に延在した高濃度Ｎ型半導体のエミッタ層４が選択的に形成され、高濃度Ｎ型半導体のエミッタ層４から離間して且つ該エミッタ層４に同心なＰ型半導体のベース層３の表面から層内に延在した高濃度Ｎ型半導体のカソード層６が環状に形成され、Ｐ型半導体のベース層３から離間して且つ高濃度Ｎ型半導体のエミッタ層４に同心な低濃度Ｎ型エピタキシャル層２の表面から層内に延在した高濃度Ｎ型半導体のコンタクト層５が環状に形成され、低濃度Ｎ型エピタキシャル層２とＰ型半導体のベース層３と高濃度Ｎ型半導体のエミッタ層４と高濃度Ｎ型半導体のコンタクト層５と高濃度Ｎ型半導体のカソード層６との表面を含む半導体基板の第一主面を、高濃度Ｎ型半導体のエミッタ層４とＰ型半導体のベース層３との境界を残した内側と、Ｐ型半導体のベース層３と高濃度Ｎ型半導体のカソード層６との境界を残した内側と、低濃度Ｎ型エピタキシャル層２と高濃度Ｎ型半導体のコンタクト層５との境界を残した内側とに窓開けされた絶縁皮膜９が覆って形成され、高濃度Ｎ型半導体のエミッタ層４の表面から絶縁皮膜９の表面周辺へ延在したエミッタ電極８が形成され、高濃度Ｎ型半導体のコンタクト層５の表面と高濃度Ｎ型半導体のカソード層６の表面とを絶縁皮膜９上面を経て繋いだ配線７が形成され、高濃度Ｎ型半導体基板１の第二主面にコレクタ電極１０が形成されたツェナーダイオードを内蔵したトランジスタである。
【００３１】
かかる構成によれば、高濃度Ｎ型半導体のカソード層６をＰ型半導体のベース層３の表面から層内に延在させて該カソード層６とベース層３とによってツェナーダイオード１１４の働きをさせ、高濃度Ｎ型半導体のカソード層６表面から配線７と高濃度Ｎ型半導体のコンタクト層５を経て低濃度Ｎ型エピタキシャル層２へ繋いでいるのでＰ型半導体のベース層３層内の外縁は全て低濃度Ｎ型エピタキシャル層２で占められているのでトランジスタ１００のコレクタ１１１とエミッタ１１２との間はツェナーダイオード１１４の降伏状態に影響を受ける事なくトランジスタ本来のメカニズムで動作するので高信頼である事と、高濃度Ｎ型半導体のエミッタ層４を中心としてＰ型半導体のベース層３と高濃度Ｎ型半導体のカソード層６と高濃度Ｎ型半導体のコンタクト層５が同心に形成され且つ低濃度Ｎ型エピタキシャル層２と高濃度Ｎ型半導体のエミッタ層４とが同心であるので通電時の電流分布が均一で一箇所への電流集中が起こらないのでｈFEリニアリティーや飽和電流を改善する事ができ、且つ高い信頼性と大電流を流す事に適した構造のツェナーダイオードを内蔵したトランジスタと出来る。
【産業上の利用可能性】
【００３２】
ツェナーダイオードを内蔵したトランジスタとして有用であり、特にサージや過電圧に対する半導体保護装置に適している。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１におけるツェナーダイオードを内蔵したトランジスタの断面図
【図２Ａ】本発明の実施の形態１におけるツェナーダイオードを内蔵したトランジスタの製造フローに沿った断面図
【図２Ｂ】図２Ａの続図
【図３】本発明の実施の形態２におけるツェナーダイオードを内蔵したトランジスタの上面および断面図
【図４】従来のツェナーダイオードを内蔵したトランジスタの断面図
【図５】従来の回路図
【符号の説明】
【００３４】
１、１０１  高濃度Ｎ型半導体基板
２、１０２  低濃度Ｎ型エピタキシャル層
３、１０３  Ｐ型半導体のベース層
４、１０４  高濃度Ｎ型半導体のエミッタ層
５  高濃度Ｎ型半導体のコンタクト層
６、１０５  高濃度Ｎ型半導体のカソード層
７  配線
８、１０９  エミッタ電極
９  絶縁皮膜
９ａ  ベース拡散窓
９ｂ  エミッタ拡散窓
９ｃ  カソード拡散窓
９ｄ  高濃度Ｎ型のコンタクト層拡散窓
９ｅ  エミッタコンタクト窓
９ｆ  カソードコンタクト窓
９ｇ  Ｎ型層コンタクト窓
１０、１１０  コレクタ電極
１００  トランジスタ（Ｐ型）
１０６  高濃度Ｐ型半導体のアノード層
１０７  ＳｉＯ2層
１０８  ベース電極
１１１  コレクタ
１１２  エミッタ
１１３  ベース
１１４  ツェナーダイオード
【図１】
2006196661.tif 000003
【図２Ａ】
2006196661.tif 000004
【図２Ｂ】
2006196661.tif 000005
【図３】
2006196661.tif 000006
【図４】
2006196661.tif 000007
【図５】
2006196661.tif 000008