(57)【要約】【課題】標準電波の受信中に正分位置を検出し、その検出に基づいてその受信中に標準時刻データを取り出す処理をしなくても、その標準時刻データが獲得できるようにした。【解決手段】データ処理回路３は、受信回路２で復調された信号波形の正否を判定し、正しいと判定した場合に、その信号波形について１、０、ポジションマーカ、およびエラーのいずれかのデータとして判別する。記憶回路４は、その判別された各データを所定個だけ記憶し、その記憶が完了したらＣＰＵ６がそのデータを取り込む。ＣＰＵ６は、その取り込んだデータを並べ替えて標準時刻データを生成し、その生成したデータに基づいて計時回路７が生成する時刻データを補正する。【選択図】  図１
2006337048.tif 000002
【特許請求の範囲】
【請求項１】
標準時刻データを含む標準電波を受信して復調する受信回路と、
前記受信回路で復調された信号波形について１、０、ポジションマーカ、およびエラーのいずれかのデータとして判別するデータ処理回路と、
前記判別された各データを記憶する記憶回路と、
前記記憶回路が所定個のデータの記憶を完了した後に、その記憶したデータに基づいて標準時刻データを作成する標準時刻データ作成回路と、
を備えることを特徴とする電波時計。
【請求項２】
前記データ処理回路は、前記データの判別に先立って前記受信回路で復調された信号波形の正否を判定し、正しいと判定した場合に、前記信号波形についてデータの判別を開始することを特徴とする請求項１に記載の電波時計。
【請求項３】
前記標準時刻データ作成回路は、前記記憶回路に記憶されたデータのうちから連続するポジションマーカを検出し、その検出に基づいて前記記憶されているデータを並べ替えて前記標準時刻データを作成することを特徴とする請求項１または請求項２に記載の電波時計。
【請求項４】
前記記憶回路はシフトレジスタからなり、そのシフトレジスタは前記データ処理回路から出力される判別データを順次記憶するようになっていることを特徴とする請求項１乃至請求項３のうちのいずれかに記載の電波時計。
【請求項５】
時刻データを生成する計時回路と、
前記標準時刻データ作成回路が作成した標準時刻データで前記計時回路が生成する時刻データを補正する補正回路とを、
さらに備えることを特徴とする請求項１乃至請求項４のうちのいずれかに記載の電波時計。
【請求項６】
前記データ処理回路および前記記憶回路をそれぞれ専用回路で構成するようにし、前記標準時刻データ作成回路をマイクロコンピュータで構成するようにしたことを特徴とする請求項１乃至請求項５のうちのいずれかに記載の電波時計。
【請求項７】
前記データ処理回路、前記記憶回路、および前記マイクロコンピュータをワンチップ化するようにしたことを特徴とする請求項６に記載の電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時刻データを含む標準電波を受信し、その受信した時刻データにより時刻を修正（補正）できる電波時計に関するものである。
【背景技術】
【０００２】
この種の電波時計としては、その構成を複雑にすることなく標準電波の受信成功率を高めることができるもの（例えば、特許文献１参照）、標準電波の受信しやすい環境を簡易的に見つけることができるもの（例えば、特許文献２参照）、標準電波を受信した後の水晶精度で時刻表示を行っている場合であっても正確な時刻を表示可能なもの（例えば、特許文献３参照）などが知られている。
【０００３】
これらの電波時計が受信する日本の標準電波の送信フォーマットは、以下のような構成からなる。すなわち、時刻データは、１ビット／秒で１分間を１フレームとしており、このフレーム内に分・時・１月１日からの積算日などからなる。
また、送信されるデータは、０・１の他にＰコードというマーカーが含まれており、その各波形は、図４に示す通りである。このＰコードは１フレームに数カ所あり、正分（０秒）、９秒、１９秒、２９秒、３９秒、４９秒、５９秒に現われる。このＰコードが続けて現われるのは１フレーム中１回で５９秒、０秒の時だけで、この続けて現われる位置が正分位置となる。
【０００４】
つまり、分・時データなどの時刻データはその正分位置を基準としてフレーム中の位置が決まっている。このため、従来の電波時計では、標準電波の受信中に正分位置を検出し、その成分位置の検出に基づいてその標準電波の受信中に標準時刻データを取り出す処理をしている。
しかし、従来のように標準電波の受信中に正分位置を検出し、その成分位置の検出に基づいてその受信中に標準時刻データを取り出す処理をしなくても、その標準時刻データが獲得できるようにした新規な電波時計の出現が望まれる。
【０００５】
その一方、従来の電波時計では、上記の標準時刻データの取り出し、その取り出した標準時刻データでの時計回路の時刻データの補正はマイクロコンピュータ（マイクロプロセッサ）を用いて行うようにしている。
このため、標準電波を受信して標準時刻データを取り出してメモリに記憶する間は、マイクロコンピュータを構成するＣＰＵが、その処理のためにのみ連続的に動作することになる。この結果、標準電波の受信処理中に、ＣＰＵの消費電流の増大、ＣＰＵの占有時間の増大、およびＣＰＵの動作に伴う大きなノイズの発生による受信回路への悪影響という不具合がある。
【０００６】
このため、その新規な電波時計の出現に際しては、標準電波の受信処理中に、ＣＰＵの負荷の軽減化を図り、それらの不具合も一挙に解決できることが望まれる。
【特許文献１】特開２００２−８２１８６号公報
【特許文献２】特開２００３−１１４２８８号公報
【特許文献３】特開２００３−１６７０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、上記の点に鑑み、標準電波の受信中に正分位置を検出し、その正分位置の検出に基づいてその受信中に標準時刻データを取り出す処理をしなくても、その標準時刻データが獲得できるようにした電波時計を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第１の発明は、標準時刻データを含む標準電波を受信して復調する受信回路と、前記受信回路で復調された信号波形について１、０、ポジションマーカ、およびエラーのいずれかのデータとして判別するデータ処理回路と、前記判別された各データを記憶する記憶回路と、前記記憶回路が所定個のデータの記憶を完了した後に、その記憶したデータに基づいて標準時刻データを作成する標準時刻データ作成回路と、を備えるようにした。
【０００９】
第２の発明は、第１の発明において、前記データ処理回路は、前記データの判別に先立って前記受信回路で復調された信号波形の正否を判定し、正しいと判定した場合に、前記信号波形についてデータの判別を開始するようにした。
第３の発明は、第１または第２の発明において、前記標準時刻データ作成回路は、前記記憶回路に記憶されたデータのうちから連続するポジションマーカを検出し、その検出に基づいて前記記憶されているデータを並べ替えて前記標準時刻データを作成するようにした。
【００１０】
第４の発明は、第１乃至第３のいずれかの発明において、前記記憶回路はシフトレジスタからなり、そのシフトレジスタは前記データ処理回路から出力される判別データを順次記憶するようになっている。
第５の発明は、第１乃至第４のいずれかの発明において、時刻データを生成する計時回路と、前記標準時刻データ作成回路が作成した標準時刻データで前記計時回路が生成する時刻データを補正する補正回路とを、さらに備えるようにした。
【００１１】
第６の発明は、第１乃至第５のいずれかの発明において、前記データ処理回路および前記記憶回路をそれぞれ専用回路で構成するようにし、前記標準時刻データ作成回路をマイクロコンピュータで構成するようにした。
第７の発明は、第６の発明において、前記データ処理回路、前記記憶回路、および前記マイクロコンピュータをワンチップ化するようにした。
【００１２】
このような構成からなる本発明によれば、従来のように標準電波の受信中に正分位置を検出し、その正分位置の検出に基づいてその受信中に標準時刻データを取り出す処理をしなくても、その標準時刻データが獲得でき、この獲得した標準時刻データを用いて計時回路の時刻データの補正ができる。
また、本発明によれば、標準電波の受信処理中に、ＣＰＵの負荷の軽減化を図ることができる。このため、標準電波の受信処理中に、ＣＰＵの消費電流の減少、ＣＰＵの占有時間の減少、およびＣＰＵの動作に伴う大きなノイズの発生による受信回路への悪影響の除去を図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について、図面を参照して説明する。
本発明の電波時計の実施形態の構成について、図１を参照して説明する。
この実施形態に係る電波時計は、図１に示すように、アンテナ１と、受信回路２と、データ処理回路３と、記憶回路４と、制御回路５と、ＣＰＵ６と、計時回路７と、メモリ８と、表示器９とを備えている。
【００１４】
ここで、データ処理回路３、記憶回路４、および制御回路５は専用回路からなる。また、ＣＰＵ６およびメモリ８はマイクロコンピュータを構成する。さらに、上記の専用回路とマイクロコンピュータとは、例えば１つの基板上に集積回路で構成してワンチップ化することが、実装面積を小さくできる点で好ましい。
アンテナ１は、送信されてくる標準時刻データ（タイムコード）を含む標準電波を受けて、これに対応する電気信号を受信回路２に出力するものである。
【００１５】
受信回路２は、ＣＰＵ６からの指示に従って動作し、アンテナ１からの電気信号から特定の周波数のものを選択し、この選択した特定周波数の信号波形を復調するものである。また、受信回路２は、ＣＰＵ６の制御により例えば一日に１回または２回以上というように間欠的な受信を行う。
データ処理回路３は、受信回路２で復調された信号波形に基づき、その正否の判定を行い、正しいと判定した場合には、その後の信号波形について１、０、ポジションマーカ、およびエラーのいずれかのデータとして判別し、その判別結果に応じた２ビットのデータを出力する回路である。
【００１６】
データ処理回路３は、制御回路５からのサンプリングクロックを用いて、上記の判定や判別を行うが、その詳細は後述する。
記憶回路４は、データ処理回路３から判別結果に応じて出力される２ビットのデータを、クロックを用いて所定個（この例では６０個）記憶する回路である。このように、データを６０個だけ記憶する理由については後述する。
【００１７】
制御回路５は、データ処理回路３に供給するサンプリングクロックと記憶回路４に供給するクロックとをそれぞれ生成するとともに、記憶回路４に６０個のデータが格納されたことを検出すると、その旨をＣＰＵ６に通知するようになっている。なお、上記のクロックは、例えば、後述の計時回路７が生成する時刻データを作成するために使用する水晶発振器からの信号に基づいて生成される。
【００１８】
ＣＰＵ６は、各部を制御するとともに、図３に示すような判断や処理を行うようになっている。また、ＣＰＵ６にはメモリ８が接続され、そのメモリ８はＲＡＭとＲＯＭからなる。これら、ＣＰＵ６とメモリ８はマイクロコンピュータ（マイクロプロセッサ）を構成する。
ここで、ＲＡＭは、ＣＰＵ６が後述の判断や処理を行う際のワーク用などに使用される読み書き自在なメモリである。ＲＯＭは、ＣＰＵ６が各部を制御するプログラム、およびＣＰＵ６が後述の判断や処理を行うプログラム（手順）が予め格納される読み出し専用のメモリである。
【００１９】
計時回路７は、水晶発振器（図示せず）からの信号を計数して現在の時刻データ（年、月、日、時、分、秒のデータ）を生成するものである。計時回路７で生成される現在の時刻データは、後述のようにしてＣＰＵ６により得られた標準時刻データに基づき、ＣＰＵ６により補正（修正）されるようになっている。
表示器９は、計時回路７で生成される時刻データなどを表示するものであり、液晶表示器などからなる。
【００２０】
次に、図１に示す記憶回路４の具体的は構成について、図２を参照して説明する。
記憶回路４は、図２に示すように、第１シフトレジスタ４１と第２シフトレジスタ４２とから構成される。
第１シフトレジスタ４１は、クロックで動作する６０個のフリップフロップ（Ｄ−ＦＦ）４１−０〜４１−５９から構成される。第２シフトレジスタ４２は、クロックで動作すする６０個のフリップフロップ（Ｄ−ＦＦ）４２−０〜４２−５９から構成される。
【００２１】
第１シフトレジスタ４１のフリップフロップ４１−０〜４１−５９と、第２シフトレジスタ４２のフリップフロップ４２−０〜４２−５９のうち、図２の上下に配置される２つのフリップフロップは各組を構成する。
そして、その各組のフリップフロップ（例えば、フリップフロップ４１−０と４２−０）が、データ処理回路３から出力される２ビットのデータを記憶するための記憶素子を構成し、全体としてその記憶素子を６０個備えている。また、その各記憶素子に記憶されるデータは、クロックにより順次右側にシフトされるようになっている。さらに、その各記憶素子に記憶されるデータは、同時に読み出してデータバス（図示せず）でＣＰＵ６に供給できるようになっている。
【００２２】
次に、このような構成からなる実施形態の動作例について、図１〜図３を参照して説明する。
いま、ＣＰＵ６が受信回路２に対して受信動作を指示すると、受信回路２は標準電波の受信を行う（ステップＳ１）。
受信回路２は、アンテナ１からの電気信号から特定の周波数のものを選択し、この選択した特定周波数の信号波形を復調する。
【００２３】
データ処理回路３は、受信回路２で復調された信号波形に基づき、その正否の判定を行う（ステップＳ２）。この判定は、例えば以下のようにして行う。
すなわち、図４に示すように、標準時刻データは１、０、ポジションマーカからなり、その各波形の立ち上がりから立ち下がりまでの期間は１〔秒〕と決まっている。そこで、信号波形の正否の判定は、サンプリングクロックを用いてその波形の立ち上がりから立ち下がりまでの時間を検出し、その検出時間が１〔秒〕であるか否かの判定を行うことにより行う。
【００２４】
そして、受信回路２で復調された信号波形が正しいと判定されると（ステップＳ２：ＹＥＳ）、データ処理回路３は、受信回路２で復調される信号波形について１、０、ポジションマーカ、およびエラーのいずれかを判別し、その判別結果に応じた所定の２ビットのデータを出力する（ステップＳ３）。
ここで、１、０、ポジションマーカ、およびエラーのいずれかのデータの判別は、１、０、ポジションマーカによってデューティサイクル（パルス幅）が異なるので（図４参照）、その差異を利用して行う。そして、その判別結果に応じて出力されるデータは、２ビットからなる。例えば、その２ビットのデータは、判別結果の１、０、ポジションマーカ、およびエラーに応じて、「００」、「１０」、「０１」、および「１１」をそれぞれ割り当てる。
【００２５】
そして、そのデータ処理回路３から出力される２ビットのデータは、記憶回路４に記憶されていく（ステップＳ４）。図２において、いま、データ処理回路３から２ビットのデータ「０１」が出力されたとすると、例えば、第１のシフトレジスタ４１のフリップフロップ４１−０に「１」が記憶され、第２のシフトレジスタ４２のフリップフロップ４２−０に「０」が記憶される。
【００２６】
そして、データ処理回路３から出力されるデータが、記憶回路３に所定個である６０個記憶されると（ステップＳ５）、制御回路５はその旨をＣＰＵ６に通知する。これにより、ＣＰＵ６は、記憶回路４に記憶される６０個のデータ（標準時刻データ）を取り込む（ステップＳ６）。このときには、ＣＰＵ６は、受信回路２に対して標準電波の受信動作を終了するように指示するので、受信回路２はその動作を停止する。
【００２７】
次に、ＣＰＵ６は、その取り込んだ６０個のデータに基づいてフレームの先頭である連続するポジションマーカを検出し、その検出に基づいてデータの順序を並べ替えて標準時刻データを作成する（ステップＳ７）。
ここで、ステップＳ5、Ｓ７の各処理を行う理由について、以下に説明する。
すなわち、標準電波のデータのフレームは予め決まっており、その１フレームの送信時間は１分間であり、各フレームは６０個のデータから構成される。しかも、その各フレームは、１分毎にその内容の一部が更新されるにすぎないからである。
【００２８】
さらに、その６０個のデータが２つのフレームにまたがったとしても、上記のように６０個のデータを予め受信して記憶しておき、その受信完了後に、フレームの先頭を示す位置を探してデータの順序を並べ替えれば、最終的に標準時刻データを作成（取得）できるからである。
次に、ＣＰＵ６は、その今回作成した標準時刻データを、メモリ８に記憶してある前回作成した標準時刻データと比較する（ステップＳ８）。この比較の結果、その両者がその一部のデータを除いて一致すれば、今回作成した標準時刻データを正しいものとし、それに基づいて計時回路７の時刻データを補正する（ステップＳ９）。このときには、メモリ８に記憶される前回の標準時刻データを今回作成の標準時刻データに更新する。
【００２９】
以上説明したように、この実施形態によれば、従来のように標準電波の受信中に連続するポジションマーカを検出し、その検出に基づいて受信中に（リアルタイムで）標準時刻データを取り出す処理をしなくても、その標準時刻データが獲得でき、この獲得した標準時刻データで計時回路の時刻データの補正ができる。
また、この実施形態では、受信回路２で標準電波を受信中にデータ処理して記憶する専用のデータ処理回路３や記憶回路４を専用回路として設け、それらの処理や記憶をＣＰＵ６やメモリ８に負担させないようにした。このため、ＣＰＵによる消費電流や占有時間の低減化、ＣＰＵの動作に伴うノイズが発生の抑制化を実現できる。
【００３０】
なお、上記の実施形態では、記憶回路４に標準時刻データに係る１フレーム分に相当する６０個のデータを記憶するようにしたが、記憶回路４の記憶容量を増やすことにより、２フレーム分以上のデータを記憶するようにしても良い。例えば、１８０個のデータを記憶する。
この場合には、６０個のデータからなるものを１つの単位とし、その各単位に含まれるエラーデータが一番少ないものを使用することにより、標準時刻データを作成するようにすれば、エラーデータをできるだけ排除して精度を上げることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態の構成を示すブロック図である。
【図２】図１の記憶回路の具体例を示すブロック図である。
【図３】実施形態の動作例を説明するフローチャートである。
【図４】日本の標準電波の送信データの各波形を示す波形図である。
【符号の説明】
【００３２】
２・・・受信回路、３・・・データ処理回路、４・・・記憶回路、５・・・制御回路、６・・・ＣＰＵ、７・・・計時回路、８・・・メモリ、９・・・表示器
【図１】
2006337048.tif 000003
【図２】
2006337048.tif 000004
【図３】
2006337048.tif 000005
【図４】
2006337048.tif 000006