(57)【要約】      （修正有）【課題】電界発光（ＥＬ）素子および、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の形成方法の提供。【解決手段】基板を被うＳｉ層のＤＣスパッタリングする工程１００４と、該Ｓｉ層へドープするための希土類元素のＤＣスパッタリングする工程１００６と、希土類元素がドープされたＳｉ層を被うＳｉＯ２層のＤＣスパッタリングする工程１０１０と、格子構造を形成する工程１０１２と、希土類元素がドープされたＳｉ層においてナノ結晶を形成するためのアニール工程１０１４とを含む。一形態において、希土類元素およびＳｉは、同時ＤＣスパッタされる。格子構造において、ＳｉＯ２層と希土類元素がドープされたＳｉ層が交互に複数積層されるように、ＳｉのＤＣスパッタリング、希土類元素のＤＣスパッタリング、およびＳｉＯ２のＤＣスパッタリングする工程は５〜６０回繰り返される。【選択図】図１０
2006207027.tif 000002
【特許請求の範囲】
【請求項１】
希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、該方法が、
基板を設ける工程と、
該基板の上に重なるアモルファスＳｉ層をＤＣスパッタリングする工程と、
希土類元素をＤＣスパッタリングする工程と、
該ＤＣスパッタリングに応じて該希土類元素を該Ｓｉ層にドーピングする工程と、
該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程と、
格子構造を形成する工程と、
アニールする工程と
を含む方法。
【請求項２】
上記希土類元素およびＳｉが同時ＤＣスパッタされる、請求項１に記載の方法。
【請求項３】
ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程を複数サイクル繰り返す工程をさらに含み、
上記格子構造を形成する工程は、ＳｉＯ２層と希土類元素がドープされたＳｉ層とが交互になっている層を複数有する格子構造を形成する工程を含む、
請求項１に記載の方法。
【請求項４】
上記Ｓｉ層をＤＣスパッタリングする工程が、１〜５ナノメートル（ｎｍ）の厚さを有する該Ｓｉ層を堆積する工程を含む、請求項１に記載の方法。
【請求項５】
上記Ｓｉ層をＤＣスパッタリングする工程が、以下の条件：
Ｎ型およびＰ型ドーパントを含む群から選択されたドーパントを含むＳｉターゲットを使用、
電力レベル１００〜３００ワット（Ｗ）、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）、
ＡｒおよびＮ２を含む群から選択された気体を含む雰囲気、および、
堆積時間０.１〜５分
でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
【請求項６】
上記アニールする工程に応じて、上記希土類元素がドープされたＳｉ内に１〜５ｎｍの粒径を有するナノ結晶を形成する工程をさらに含む、請求項１に記載の方法。
【請求項７】
ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程を複数サイクル繰り返す工程が、５〜６０サイクルの範囲で実行される工程を含む、請求項３に記載の方法。
【請求項８】
アニールする工程が、酸素がなくかつＡｒおよびＮ２の群から選択されたガスを含む雰囲気において、８５０〜１２５０℃の範囲の温度を１０〜６０分間使用する工程を含む、請求項１に記載の方法。
【請求項９】
上記希土類元素をＤＣスパッタリングする工程が、以下の条件：
希土類元素ターゲットを使用、
電力レベル５０〜３００Ｗ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル、
ＡｒおよびＮ２を含む群から選択されたガスを含む雰囲気、および、
堆積時間０.１〜５分
でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
【請求項１０】
上記希土類元素を上記Ｓｉ層にドーピングする工程が、該希土類元素のＤＣスパッタリング電力レベルに応じた希土類元素濃度を該Ｓｉ層にドーピングする工程を含む、請求項９に記載の方法。
【請求項１１】
上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層をＤＣスパッタリングする工程が、２〜３ｎｍの厚さを有するＳｉＯ２層を堆積させる工程を含む、請求項１に記載の方法。
【請求項１２】
上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層をＤＣスパッタリングする工程が、以下の条件：
Ｎ型およびＰ型ドーパントを含む群から選択されたドーパントを含む、Ｓｉターゲットを使用、
電力レベル１００〜３００Ｗ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル、
２〜３０％割合の酸素と、ＡｒおよびＮ２を含む群から選択されたガスとを含む雰囲気、および、
堆積時間０.１〜５分
でＤＣスパッタリングする工程を含む、請求項２に記載の方法。
【請求項１３】
上記希土類元素をＤＣスパッタリングする工程は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、およびテルビウム（Ｔｂ）を含む群から選択された希土類元素をＤＣスパッタリングする工程を含む、請求項１に記載の方法。
【請求項１４】
基板を設ける工程が、基板底部電極を設ける工程を含み、
上記方法が、
上記格子構造を被う上部電極を形成する工程
をさらに含む、請求項１に記載の方法。
【請求項１５】
上記基板底部電極を直接被うＳｉＯ２の初期層をＤＣスパッタリングする工程
をさらに含む、請求項１４に記載の方法。
【請求項１６】
上部電極を形成する工程が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、およびクロム（Ｃｒ）を含む群から選択された物質から上部電極を形成する工程を含む、請求項１４に記載の方法。
【請求項１７】
基板を設ける工程が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）を含む群から選択された基板物質を設ける工程を含む、請求項１に記載の方法。
【請求項１８】
基板を設ける工程が、ガラス、プラスチック、および石英を含む群から選択された温度感受性物質により製造された基板を設ける工程を含み、
上記方法は、
該基板と上記格子構造との間に挟まれた底部電極を形成する工程と、
該格子構造を被う上部電極を形成する工程と、
をさらに含む、請求項１に記載の方法。
【請求項１９】
電界発光（ＥＬ）素子を形成する方法であって、該方法が、
底部電極を形成する工程と、
上記基板を被うアモルファスＳｉ層をＤＣスパッタリングする工程と、
該Ｓｉと希土類元素とを同時ＤＣスパッタリングする工程と、
該同時ＤＣスパッタリングに応じて、該希土類元素を該Ｓｉ層にドーピングする工程と、
該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程と、
格子構造を形成する工程と、
アニールする工程と、
該格子構造を被う上部電極を形成する工程と
を含む方法。
【請求項２０】
ガラス、プラスチック、および石英を含む群から選択された温度感受性物質で製造された基板を設ける工程をさらに含み、
上記底部電極を設ける工程が、該基板を被う底部電極を形成する工程を含む、
請求項１９に記載の方法。
【請求項２１】
希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造であり、該構造は、
基板と、
該基板を被う格子構造であって、希土類元素がドープされたＳｉ層と、ＳｉＯ２層とを含む格子構造と
を含む構造。
【請求項２２】
上記格子構造が、５〜６０組の層数の交互層を含み、各組は希土類元素がドープされたＳｉ層、およびＳｉＯ２層を含む、請求項２１に記載の構造。
【請求項２３】
上記希土類元素がドープされたＳｉ層が１〜５ｎｍの厚さを有している、請求項２１に記載の構造。
【請求項２４】
上記希土類元素がドープされたＳｉ層が１〜５ｎｍの粒径を有するＳｉナノ結晶を含む、請求項２１に記載の構造。
【請求項２５】
上記ＳｉＯ２層が２〜３ｎｍの厚さを有している、請求項２１に記載の構造。
【請求項２６】
上記希土類元素がドープされたＳｉ層が、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、およびテルビウム（Ｔｂ）を含む群から選択された希土類元素を含む、請求項２１に記載の構造。
【請求項２７】
上記基板は基板底部電極であり、
上記構造が、
上記格子構造を被う上部電極
をさらに含む、請求項２１に記載の構造。
【請求項２８】
上記基板底部電極を直接被うＳｉＯ２の初期層をさらに含む、請求項２７に記載の構造。
【請求項２９】
上記上部電極が、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、およびクロム（Ｃｒ）を含む群から選択された物質である、請求項２７に記載の構造。
【請求項３０】
上記基板が、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびＡｌ２Ｏ３（サファイア）を含む群から選択された物質である、請求項２１に記載の構造。
【請求項３１】
上記基板が、ガラス、プラスチック、および石英を含む群から選択された温度感受性物質であり、
上記構造が、
該基板と上記格子構造との間に挟まれた底部電極と、
該格子構造を被う上部電極と、
をさらに含む、請求項２１に記載の構造。
【請求項３２】
底部電極と、
該底部電極を被い、複数の交互層を有する格子構造であって、希土類元素がドープされたＳｉ層と、ＳｉＯ２層とを含む格子構造と、
該格子構造を被う上部電極と
を含む、電界発光素子。
【請求項３３】
ガラス、プラスチック、および石英を含む群から選択された温度感受性物質で製造された基板をさらに含み、
上記底部電極が該基板と上記格子構造との間に挟まれている、
請求項３２に記載の電界発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に集積回路（ＩＣ）の製造に関連し、より具体的には、希土類元素がドープされたシリコン／二酸化ケイ素格子構造と、電界発光素子に使用可能な関連製造工程とに関する。
【背景技術】
【０００２】
多孔性のシリコン（Ｓｉ）から発せられる、常温における可視発光の観察により、ナノサイズのＳｉを使用してＳｉを基にした光源を開発するための莫大な量の研究が行われることとなった。広く使用されているナノクラスターＳｉ（ｎｃ−Ｓｉ）の製造方法の一つに、しばしばシリコンリッチシリコン酸化物（ＳＲＳＯ）と呼ばれる、ＳｉＯｘ（ｘ＜２）からｎｃ−Ｓｉを凝結させ、化学気相堆積（ＣＶＤ）、高周波（ＲＦ）スパッタリング、およびＳｉ注入を使用して膜を作る方法がある。Ｅｒがドープされたナノ結晶Ｓｉ（Ｅｒ−ｄｏｐｅｄ  ｎａｎｏｃｒｙｓｔａｌ  Ｓｉ）を形成するＥｒ注入もまた、Ｓｉを基にした光源に使用される。しかしながら、最先端の注入方法では、ドーパントを均一にすることはできず、発光効率が低減し、コストが高くなる。同時に、そのようなドーパントの使用を支持するに足りるインターフェース工学もいまだ存在しない。素子（デバイス；device）の効率がきわめて低く、かつ加工温度がきわめて高いため、装置の用途が限定されてしまう。素子の効率を上げるためには、ナノ結晶ＳｉとＳｉＯ２との間に大きな界面領域を形成しなければならない。
【０００３】
従来、シリコンは、そのエネルギーバンドギャップという間接性のため、光電子的用途には適さないと考えられてきた。バルクシリコンは実際、きわめて効率の悪い発光体である。この問題を解決するために発展した、異なるアプローチの中で、Ｓｉナノ構造の量子閉じ込め、および、結晶シリコンへの希土類のドーピングは、きわめて強い注目を浴びた。特に、ＳｉＯ２に埋め込まれたＳｉナノクラスター（ＮＣ）は、Ｓｉを基にした可視光源を製造することが期待できる新しい物質として、近年科学界の関心を惹いている。あるいは、Ｅｒがドープされた結晶Ｓｉは、４ｆ殻内Ｅｒ放射遷移（ｒａｄｉａｔｉｖｅ  ｉｎｔｒａ−４ｆ  ｓｈｅｌｌ  Ｅｒ  ｔｒａｎｓｉｔｉｏｎ）を活用するために広く研究されてきた。室温で作動し、約０.０５％の効率を有する素子が実現されたが、上述したとおり、素子の効率がきわめて低く、かつ加工温度がきわめて高く、通常１１００℃を超えてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、パスクァレロ（Ｐａｓｑｕａｒｅｌｌｏ）博士は、Ｓｉ‐ＳｉＯ２界面の光電子放出理論を提案した。上記理論に基づくと、Ｓｉ（００１）‐ＳｉＯ２界面におけるＳｉ  ２Ｐ内殻レベルのシフトは、もっとも近傍にある酸素原子に直線的に依存する。二番目に近傍にある酸素原子の影響は取るに足りないほど小さいことがわかった。従って、光電子放出スペクトルは、酸化状態にあるすべてのＳｉが界面に存在することを要求する。つまり、Ｓｉ‐ＳｉＯ２界面の大きな領域を設けることは、ＥＬ素子応用にとって重要な課題なのである。
【０００５】
希土類がドープされたＳｉＥＬ素子を、効率的に、低い加工温度において製造することができれば、好都合であると考えられる。
【０００６】
希土類元素を、より効率的にＳｉ薄膜において均一化することができれば、ナノ結晶の形成が促進されるため、好都合であると考えられる。
【課題を解決するための手段】
【０００７】
概括すると、本発明は、ＥＬおよび発光ダイオード（ＬＥＤ）素子の工程ならびに製造に関する。また、本発明は、ＥＬおよびＬＥＤ素子応用を目的とした、ＳｉＯ２とともに多層構造または超格子構造を形成する、希土類元素のドーパントを有するナノ結晶性Ｓｉの製造方法に関連する。このような工程は、熱アニール工程、または、プラズマ酸化および熱アニール処理の両方を含む工程とともに、ＤＣスパッタリングを使用する。イオン注入工程を排除し、同時スパッタリングにより希土類のドーピングが行われる。上記同時スパッタリング工程は経費を低減し、薄膜構造におけるドーピング密度およびドーピングプロファイルに関して、よりよく制御することができる。このような工程を用いることによって、上記加工温度は、ガラス基板（温度感受性または感温性）上のＥＬおよびＬＥＤ素子の製造に対応できるくらい充分に低下させることができる。
【０００８】
したがって、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を製造する方法を提供する。上記方法は、基板を設ける工程、該基板を被うアモルファスＳｉ層をＤＣスパッタリングする工程、希土類元素をＤＣスパッタリングする工程、該ＤＣスパッタリングに応じて希土類元素をＳｉ層にドーピングする工程、該希土類元素がドープされたＳｉを被うＳｉＯ２層をＤＣスパッタリングする工程、格子構造を形成する工程、アニールする工程、および該アニールに応じて、該希土類元素がドープされたＳｉ内に１〜５ナノメートル（ｎｍ）の粒径を有するナノ結晶を形成する工程を含む。一形態において、上記希土類元素およびＳｉは、同時ＤＣスパッタされる。
【０００９】
代表的な形態では、上記格子構造が、複数（５〜６０）のＳｉＯ２層および希土類元素がドープされたＳｉ層を交互に含むように、ＳｉをＤＣスパッタリングする上記工程、希土類元素をＤＣスパッタリングする上記工程、およびＳｉＯ２をＤＣスパッタリングする上記工程は、５〜６０回繰り返される。上記Ｓｉは、１〜５ｎｍの厚さを有するＳｉ層を堆積させるようＤＣスパッタされる。上記ＳｉＯ２は、２〜３ｎｍの厚さを有するＳｉＯ２層を堆積させるようＤＣスパッタしている。上記アニールは、酸素ないかつＡｒまたはＮ２のようなガスを有する雰囲気において、８５０〜１２５０℃の温度で１０〜６０分間行われる。上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。
【００１０】
他の形態においては、上記基板が底部電極として機能するか、または、該基板と上記格子構造との間に底部電極が形成されてもよい。そして、上記方法は、上記格子構造を被う上部電極を形成する工程をさらに含む。この方法により、ＥＬ素子は製造される。
【００１１】
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、基板を被うアモルファスＳｉ層をスパッタリングする工程と、アモルファスＳｉ層に希土類元素をスパッタリングし、該アモルファスＳｉ層に希土類元素をドーピングする工程と、を含んでいることを特徴としてもよい。
【００１２】
これにより、上記アモルファスＳｉ層において、ドーパントとしての希土類元素を均一に拡散することができ、発光効率を向上させることができる。
【００１３】
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、基板を被うアモルファスＳｉ層および希土類元素を同時スパッタリングする工程と、アモルファスＳｉ層に希土類元素をスパッタリングし、該アモルファスＳｉ層に希土類元素をドーピングする工程と、を含んでいることを特徴としてもよい。
【００１４】
これにより、薄膜構造におけるドーピング密度およびドーピングプロファイルについて、制御が容易となる。さらに、加工温度の低下が可能となるため、ガラス、プラスチック、および石英基板（温度感受性または感温性）上のＥＬおよびＬＥＤ素子の製造にも対応が可能となる。
【００１５】
本発明の製造方法は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する方法であって、ＳｉをＤＣスパッタリングする工程、希土類元素をＤＣスパッタリングする工程、およびＳｉＯ２をＤＣスパッタリングする工程を複数（５〜６０）サイクル繰り返す工程を含み、該希土類元素がドープされたＳｉ層および該ＳｉＯ２層が、１〜５ナノメートルの厚さを有することを特徴としてもよい。
【００１６】
これにより、希土類元素をドープしたＳｉ層およびＳｉＯ２層は交互に積層され、超格子構造（格子構造）を形成することができる。超格子構造を形成している層には単結晶とは異なる性質が付与される。例えば、電子の移動速度が大きくなる、共鳴トンネル効果によりトンネル電流が流れやすくなる、電子と正孔の結合による発光効率が高くなる、という効果が付与される。
【００１７】
二つ以上の組成の異なる、厚さ５ナノメートル以下の薄膜を複数積層させた構造を、超格子構造（格子構造）と呼ぶ。
【００１８】
上述した方法、対応する格子構造、およびＥＬ素子について、さらに以下に詳細に述べる。
【発明を実施するための最良の形態】
【００１９】
図１は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の部分断面図である。構造１００は、基板１０２と、基板１０２を被う格子構造１０４とを含む。上記基板１０２は、Ｓｉ、Ｎ型Ｓｉ、Ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）のような物質であってもよい。上記格子構造１０４は、希土類元素がドープされたＳｉ層１０６およびＳｉＯ２層１０８を含む。なお、ドープされたＳｉ層１０６は、上記基板１０２と上記ＳｉＯ２層１０８との間に挟まれて示されているが、該ＳｉＯ２層１０８が該基板１０２を直接被うよう、層の順番は逆であってもよい。
【００２０】
図２は、図１の格子構造の第一の変形例を示す部分断面図である。図１は、交互になっている層を１組だけ有する格子構造を示しているが、上記格子構造１０４は多数の組２００の交互になっている層からなるのが代表的であり、各組２００は希土類元素がドープされたＳｉ層１０６とＳｉＯ２層１０８とを含む。一形態において、組２００の数は、５〜６０の範囲である。
【００２１】
図１に戻ると、上記希土類元素がドープされたＳｉ層１０６は、１〜５ナノメートルの厚さ１１０を有する。上記希土類元素がドープされたＳｉ層１０６は、１〜５ナノメートルの粒径１１４を有するナノ結晶１１２のようなＳｉナノ結晶を含む。上記ＳｉＯ２層１０８は２〜３ナノメートルの厚さ１１６を有する。上記ドープされたＳｉ層１０６のドーピングに使用される上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。しかしながら、本発明はまた、周期表に記されている上記元素の近傍にあり、類似した特性を有することが知られている他の元素を用いて実施されてもよい。
【００２２】
図３は、電界発光（ＥＬ）素子を示し、図１の上記格子構造の変形例の部分断面図である。ここで、上記基板１０２は基板底部電極であり、構造１００は、上記格子構造１０４を被う上部電極３００をさらに含む。上記上部電極３００は、何例か名前を挙げると、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、またはクロム（Ｃｒ）のような物質であってもよい。技術的にこの技術分野では、他の電極材もよく知られている。図のように、ＳｉＯ２の初期層１０８が、基板底部電極１０２を直接被っている。つまり、ＳｉＯ２の初期層１０８は、上記上部電極３００および上記底部電極１０２の両方に直接隣接している。トンネル素子を形成する場合には、そのような構成が有効である。しかしながら、他の応用においては、ＳｉＯ２層がどちらか一方、または両方の電極に直接隣接していることは必ずしも重要ではない。
【００２３】
図４は、図３に示すＥＬ素子の変形例の部分断面図である。上記基板１０２は、ガラス、プラスチック、または石英のような温度感受性物質である。そのような物質は、たとえばディスプレイの製造に使用されてもよい。上記構造１００はさらに、上記基板１０２と上記格子構造１０４との間に挟まれた底部電極４００を含む。上部電極３００は上記格子構造１０４を被っている。トンネル素子を所望する場合には、図のように、ＳｉＯ２の初期層１０８が上記底部電極４００を直接被うように形成されるのであってもよい。あるいは、図示されていないが、上記ＳｉＯ２の初期層１０８は必ずしもどちらか一方、または両方の上記電極に直接隣接している必要はない。
[機能的説明]
図５は、図３の上記構造と類似のＥＬ素子構造を示す別の図である。本発明は、ＥＬおよびＬＥＤ素子に応用するために、希土類をドーパントとしたナノ結晶Ｓｉ（Ｎｃ−Ｓｉ）／ＳｉＯ２多重層および超格子構造を利用する。本発明を説明するために、上記希土類元素Ｅｒを例として使用する。以下に述べるように、本発明の製造工程には同時ＤＣスパッタリング工程、熱アニール工程、またはプラズマ酸化工程を使用する。１〜５ｎｍの厚さを有するきわめて薄いアモルファスシリコン層を堆積させるために上記ＤＣスパッタリング工程を用いる。それから厚さ１〜５ｎｍの二酸化ケイ素層を堆積させるために、電力レベルおよびと酸素分圧を調節する。上記ＤＣスパッタリング工程が繰り返され、Ｓｉ‐ＳｉＯ２の超格子構造を形成している。上記Ｓｉ層の堆積中に、Ｅｒのような希土類元素を同時スパッタリングし、ＥｒがドープされたＳｉ層を形成するのであってもよい。Ｓｉ、ＳｉＯ２、およびＥｒを材料とする上記ＤＣスパッタリング工程を表１、表２、および表３に示す。
【００２４】
【表１】
2006207027.tif 000003
【００２５】
【表２】
2006207027.tif 000004
【００２６】
【表３】
2006207027.tif 000005
図６は、上記Ｓｉ層の厚さと堆積時間との関係を示すグラフである。Ｓｉ層を形成する堆積条件は以下の通りである：電力１５０Ｗ、堆積温度２５０℃、堆積圧力１０００ミリパスカル（ｍＰａ）（７.５ｍＴｏｒｒ）、そして雰囲気Ａｒ。約１分の堆積時間で、厚さ２〜３ｎｍのＳｉ層を得ることができる。
【００２７】
Ｙを上記Ｓｉ層の厚さ、ｘを堆積時間とすると、Ｙ＝１５．３１３ｘ＋９．４２０５となる。
【００２８】
図７は、上記ＳｉＯ２層の厚さと堆積時間との関係を示すグラフである。ＳｉＯ２層の堆積条件は以下の通りである：電力１５０Ｗ、堆積温度２５０℃、堆積圧力１０００ミリパスカル（ｍＰａ）（７.５ｍＴｏｒｒ）、そして雰囲気１５％Ｏ２／Ａｒ（Ａｒに対して１５％の酸素）。約１分の堆積時間で、厚さ２〜３ｎｍのＳｉＯ２層を形成することができる。
【００２９】
Ｙを上記ＳｉＯ２層の厚さ、ｘを堆積時間とすると、Ｙ＝３０．９０５ｘ＋１４．９０１となる。
【００３０】
図８は、様々な熱アニール温度におけるＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。堆積されたシリコンは非結晶質であり、熱アニール工程の後、ナノ結晶ポリシリコンを形成する。Ｘ線演算（x−ｒａｙ  ｃａｌｃｕｌａｔｉｏｎ）によると、熱酸化温度が８５０℃から１０５０℃に上がるのに応じて、ポリシリコンの粒径は２.３ｎｍから５ｎｍまで増加する。
【００３１】
図９は、１０５０℃で１時間熱アニールされた２０層のＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。Ｘ線データ演算（ｘ−ｒａｙ  ｄａｔａ  ｃａｌｃｕｌａｔｉｏｎ）によると、ナノ結晶Ｓｉの粒径は、およそ４〜５ｎｍである。また、実験結果は、ナノ結晶Ｓｉ層の粒径が熱アニーリング温度、アニール時間、ならびに各Ｓｉ層の厚さによって制御されることを示している。所定のアニール条件では、ポリシリコン層が薄いほど、結果としてＳｉナノ結晶の大きさは小さくなる。所定のポリシリコンの厚さでは、温度が低く、アニール時間が短いほど、結果としてＳｉナノ結晶の大きさは小さくなる。
【００３２】
Ｓｉナノ結晶を含むＳｉＯ２薄膜のフォトルミネセンス効率は、該ＳｉＯ２層にリン（Ｐ）をドーピングすることによって改善できる。したがって、ＤＣスパッタリングによって形成された、ナノ結晶Ｓｉ／リンドープＳｉＯ２多重層および超格子構造は、結果としてより明るくかつ効果的なＳｉを基にしたＥＬおよびＬＥＤ素子になる。
【００３３】
図１０は、希土類元素がドープされたＳｉ／ＳｉＯ２格子構造を形成するための方法を図示したフローチャートである。上記方法は、わかりやすくするために番号を振った一連の工程として記されているが、明確に記述されている場合を除き、順序は上記番号付けに限定されるものではない。こうした工程のいくつかは省略するか、同時に行われてもよいし、または、この手順を厳密に守って行う必要はないと理解されたい。上記方法は工程１０００から始まっている。
【００３４】
工程１００２では、基板を設ける。たとえば、上記基板となる物質は、Ｓｉ、ｎ型Ｓｉ、ｐ型Ｓｉ、Ｓｉガラス、ガリウムヒ素（ＧａＡｓ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、またはＡｌ２Ｏ３（サファイア）であってもよい。工程１００４では、上記基板を被うアモルファスＳｉ層をＤＣスパッタする。工程１００６では、希土類元素をＤＣスパッタする。一形態においては、上記希土類元素およびＳｉは同時ＤＣスパッタされる。つまり、工程１００４および工程１００６は同時に行われる。工程１００８では、上記ＤＣスパッタリングに応じて上記希土類元素を上記Ｓｉ層にドープする。工程１０１０では、希土類元素がドープされたＳｉ層を被うＳｉＯ２層をＤＣスパッタする。工程１０１２では、格子構造を形成する。工程１０１４ではアニールを行う。工程１０１６では、アニールに応じて１〜５ｎｍの粒径を有するナノ結晶を、上記希土類元素がドープされたＳｉ内に形成させる。なお、本発明のいくつかの形態において、工程１０１０は工程１００４の前に行われる。
【００３５】
典型的には、上記方法は、ＳｉのＤＣスパッタリング（工程１００４）、上記希土類元素のＤＣスパッタリング（工程１００６）および上記ＳｉＯ２のスパッタリングというこれらの工程を複数サイクル繰り返す。したがって、工程１０１２で、ＳｉＯ２層、および、希土類元素がドープされたＳｉ層を、交互に複数層有する格子構造を形成する。たとえば、工程１００４、工程１００６、および工程１０１０は５〜６０回繰り返されてもよい。
【００３６】
一形態において、工程１００４における上記Ｓｉ層のＤＣスパッタリングは、１〜５ナノメートルの厚さを有するＳｉ層の堆積を含む。他の形態においては、工程１００４は以下の条件である：
ＮおよびＰ型ドーパントを含む群から選択されたドーパントを含むＳｉターゲットを使用、
電力レベル１００〜３００ワット（Ｗ）、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴｏｒｒ（ｍＴ））、
ＡｒまたはＮ２のようなガスを含む雰囲気、および、
堆積時間０.１〜５分。
【００３７】
同様に、工程１００６における上記希土類元素のＤＣスパッタリングは、以下の条件：
希土類元素ターゲットを使用、
電力レベル５０〜３００Ｗ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴ）、
ＡｒまたはＮ２のようなガスを含む雰囲気、および、
堆積時間０.１〜５分
におけるＤＣスパッタリングを含んでいてもよい。
【００３８】
上記希土類元素は、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）、またはテルビウム（Ｔｂ）であってもよい。
【００３９】
工程１００８における上記希土類元素のＳｉ層へのドーピングには、該希土類元素のＤＣスパッタリング電力レベルに応じた濃度の希土類元素のＳｉ層へのドーピングが含まれていてもよい。
【００４０】
他の形態において、工程１０１０における上記希土類元素がドープされたＳｉを被う上記ＳｉＯ２層のＤＣスパッタリングには、２〜３ｎｍの厚さを有するＳｉＯ２層の堆積を含んでいてもよい。一形態において、工程１０１０は以下の条件：
ＮおよびＰ型ドーパントを含むＳｉターゲットを使用、
電力レベル１００〜３００ワットＷ、
堆積温度２０〜３００℃、
堆積圧力２６６．６〜１３３３ミリパスカル（ｍＰａ）（２〜１０ｍＴ）、
ＡｒまたはＮ２のようなガスに対して２〜３０％の酸素を含む雰囲気、および、
堆積時間０.１〜５分
で行われる。
【００４１】
他の形態において、工程１０１４におけるアニールには、酸素がなくＡｒまたはＮ２のようなガスを含む雰囲気中で、８５０〜１２５０℃の温度を１０〜６０分間使用することが含まれる。
【００４２】
他の形態において、工程１００２における基板の設置には、基板底部電極の設置が含まれる。そのとき、上記方法はもう一つの工程を含む。すなわち、工程１０１８で、上記格子構造を被う上部電極を形成する。該上部電極は、多結晶Ｓｉ、インジウムスズ酸化物（ＩＴＯ）、金（Ａｕ）、アルミニウム（Ａｌ）、酸化亜鉛（ＺｎＯ）、またはクロム（Ｃｒ）のような物質であってもよい。
【００４３】
一変形例として、工程１００２における基板の設置には、ガラス、プラスチック、または石英のような温度感受性物質で製造された基板の設置が含まれる。付加的な工程、工程１００３Ａは、上記基板と上記格子構造との間に挟まれた底部電極を形成する。つまり、工程１００３Ａは、工程１００４または工程１０１０どちらかの前に行われる。工程１０１８では、上記格子構造を被う該上部電極を形成する。
【００４４】
トンネル素子の上記製造に有用な他の変形において、ＳｉＯ２の初めの層は、上記底部電極基板を直接被うようにＤＣスパッタされる。
【００４５】
図１１は、電界発光（ＥＬ）素子を形成する方法を図示したフローチャートである。上記方法は工程１１００から始まっている。工程１１０２では、底部電極を形成する。工程１１０４では、上記基板を被っているアモルファスＳｉ層をＤＣスパッタする。工程１１０６では、上記希土類元素を上記Ｓｉと同時ＤＣスパッタする。工程１１０８では、上記同時ＤＣスパッタリングに応じて上記希土類元素を上記Ｓｉ層にドープする。工程１１１０では、上記希土類元素がドープされたＳｉ層を被うＳｉＯ２層をＤＣスパッタする。工程１１１２では、格子構造を形成する。工程１１１４ではアニールを行い、工程１１１６では、上記格子構造を被う上部電極を形成する。
【００４６】
いくつかの形態においては、工程１１０１でガラス、プラスチック、または石英のような温度感受性物質で製造された基板を設ける。工程１１０２で上記基板を被う上記底部電極を形成させる。上記工程の詳細については図１０の上記説明に記されているので、説明を簡略にするためここでは繰り返さない。
【００４７】
ＳｉＯ２層と接合した、希土類元素がドープされたＳｉ層から作られた格子構造およびＥＬ素子が提供され、また、製造についての詳細が提供されている。
【００４８】
以上のように、本発明は、電界発光（ＥＬ）素子と、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造を形成する対応法とを提供する。その方法は、基板を設ける工程と、基板を被うアモルファスＳｉ層のＤＣスパッタリング工程と、希土類元素のＤＣスパッタリング工程と、それに応じて希土類元素をＳｉ層にドーピングする工程と、希土類元素がドープされたＳｉの上に重なるＳｉＯ２層のＤＣスパッタリング工程と、格子構造を形成する工程と、アニール工程と、アニール工程に応じて希土類元素がドープされたＳｉ内に１〜５ナノメートルの粒径を有するナノ結晶を形成する工程とを含む。一形態において、該希土類元素およびＳｉは、同時スパッタされる。一般に、格子構造がＳｉＯ２および希土類元素がドープされたＳｉの複数（５〜６０）の交互層を含むように、ＳｉのＤＣスパッタリング、希土類元素のＤＣスパッタリング、およびＳｉＯ２のＤＣスパッタリングという工程は５〜６０回繰り返される。
【００４９】
本発明を明確にするために特定の工程段階および物質の具体例があげられているが、本発明は単にこれらの例に限定されるものではない。当業者には、本発明の他の変形や実施形態が想像されるであろう。
【図面の簡単な説明】
【００５０】
【図１】図１は、希土類元素がドープされたシリコン（Ｓｉ）／二酸化ケイ素（ＳｉＯ２）格子構造の部分断面図である。
【図２】図２は、図１の格子構造の第一の変形例を示す部分断面図である。
【図３】図３は、電界発光（ＥＬ）素子を示す、図１の格子構造の変形例の部分断面図である。
【図４】図４は、図３に示すＥＬ素子の変形例の部分断面図である。
【図５】図５は、図３の構造と同じＥＬ素子構造を示す別の図である。
【図６】図６は、Ｓｉ層の厚さと堆積時間との関係を示すグラフである。
【図７】図７は、ＳｉＯ２層の厚さと堆積時間との関係を示すグラフである。
【図８】図８は、様々な熱アニール温度におけるＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。
【図９】図９は、１０５０℃で１時間熱アニールされた２０層のＳｉ‐ＳｉＯ２超格子構造のＸ線パターンを示すグラフである。
【図１０】図１０は、希土類元素がドープされたＳｉ／ＳｉＯ２格子構造を形成する方法を図示したフローチャートである。
【図１１】図１１は、電界発光（ＥＬ）素子を形成する方法を図示したフローチャートである。
【符号の説明】
【００５１】
１００  電界発光素子
１０２  基板
１０４  格子構造
１０６  ドープされたＳｉ層
１０８  ＳｉＯ２層
１１０  ドープされたＳｉ層の厚さ
１１２  ナノ結晶
１１４  ナノ結晶の粒径
１１６  ＳｉＯ２層の厚さ
２００  一組のドープされたＳｉ層、およびＳｉＯ２層
３００  上部電極
４００  底部電極
【図１】
2006207027.tif 000006
【図２】
2006207027.tif 000007
【図３】
2006207027.tif 000008
【図４】
2006207027.tif 000009
【図５】
2006207027.tif 000010
【図６】
2006207027.tif 000011
【図７】
2006207027.tif 000012
【図８】
2006207027.tif 000013
【図９】
2006207027.tif 000014
【図１０】
2006207027.tif 000015
【図１１】
2006207027.tif 000016