(57)【要約】      （修正有）【課題】容易な製造プロセスで放熱性が良好な発光ダイオード用パッケージを提供する。【解決手段】発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスは、二つのシリコンベース材料とそれらの間に介在される絶縁層を備えるシリコン・オン・インシュレータ（ＳＯＩ）基板を含む。シリコン・オン・インシュレータ基板を正極と負極の接触面に分割するために、シリコン・オン・インシュレータ基板の二つのシリコンベース材料は、各々エッチングされて反射キャビティと絶縁トレンチを形成する。次に、複数の金属ラインが、前記二つのシリコンベース材料を電気的に接続するために形成され、それによって、ＬＥＤチップが反射キャビティにマウントされ金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続することが出来る。【効果】このように、熱抵抗と熱分散の特性が改良されてプロセスが簡単化される。【選択図】  図３Ｄ
2006190951.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオード（ＬＥＤ）パッケージを製造するプロセスであって、
第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板を提供するステップと、
シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料を各々エッチングし、反射キャビティと絶縁トレンチを形成するステップと、を備え、前記絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割し、
シリコン・オン・インシュレータ基板上に複数の金属ラインを形成するステップと、
シリコン・オン・インシュレータの反射キャビティ上にＬＥＤチップをマウントするステップと、備え、ＬＥＤチップの正極と負極が金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する、ことを特徴とする発光ダイオードパッケージ製造プロセス。
【請求項２】
前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１に記載のプロセス。
【請求項３】
前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１に記載のプロセス。
【請求項４】
前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料よりなる、請求項１に記載のプロセス。
【請求項５】
前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、請求項１に記載のプロセス。
【請求項６】
前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、請求項１に記載のプロセス。
【請求項７】
前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１に記載のプロセス。
【請求項８】
前記ＬＥＤチップをマウントするステップ後、カプセル化エポキシを使用して前記反射キャビティを被覆し充填するステップを更に備える、請求項１に記載のプロセス。
【請求項９】
前記カプセル化エポキシは、少なくとも一つのレンズを形成する、請求項８に記載のプロセス。
【請求項１０】
前記絶縁トレンチを形成するステップは、絶縁トレンチを強化するためにシリコン・オン・インシュレータ基板を酸化することによって前記絶縁トレンチに酸化層を形成するステップを更に備える、請求項１に記載のプロセス。
【請求項１１】
前記絶縁トレンチは、一つよりも多い、請求項１０に記載のプロセス。
【請求項１２】
前記ＬＥＤチップは、一つよりも多い、請求項１１に記載のプロセス。
【請求項１３】
前記絶縁トレンチに酸化層を形成するステップは、前記絶縁トレンチを介して伝導性ビアを形成するステップを更に備える、請求項１２に記載のプロセス。
【請求項１４】
前記ＬＥＤチップは、前記伝導性ビアを介して直列、並列又は並直列に互いに接続される、請求項１３に記載のプロセス。
【請求項１５】
発光ダイオード（ＬＥＤ）パッケージであって、
第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、第１のシリコンベース材料上に反射キャビティがマウントされ、反射キャビティの底部がシリコン・オン・インシュレータ基板を正極と負極に分割するための絶縁トレンチを有すると共にシリコン・オン・インシュレータ基板が複数の金属ラインを有し、
反射キャビティにあるＬＥＤチップを備え、ＬＥＤチップの正極と負極が金属ラインによって各々シリコン・オン・インシュレータ基板の対応する電極に電気的に接続することを特徴とする発光ダイオードパッケージ。
【請求項１６】
前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１５に記載のパッケージ。
【請求項１７】
前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、請求項１５に記載のパッケージ。
【請求項１８】
前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料を含む、請求項１５に記載のパッケージ。
【請求項１９】
前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、請求項１５に記載のパッケージ。
【請求項２０】
前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、請求項１５に記載のパッケージ。
【請求項２１】
前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１５記載のパッケージ。
【請求項２２】
前記反射キャビティを被覆し充填するカプセル化エポキシを更に備える、請求項１５に記載のパッケージ。
【請求項２３】
前記カプセル化エポキシは、少なくとも一つのレンズを形成する、請求項２２に記載のパッケージ。
【請求項２４】
前記絶縁トレンチの強化のために前記絶縁トレンチに酸化層を更に備える請求項１５に記載のパッケージ。
【請求項２５】
前記絶縁トレンチは、一つよりも多い、請求項２４に記載のパッケージ。
【請求項２６】
前記ＬＥＤチップは、一つよりも多い、請求項２５に記載のパッケージ。
【請求項２７】
前記絶縁トレンチに伝導性ビアを更に備える、請求項２６に記載のパッケージ。
【請求項２８】
前記ＬＥＤチップは、前記導電性ビアを介して直列、並列又は並直列接続で互いに接続する、請求項２７に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスに係わり、特に、基板としてシリコン・オン・インシュレータを使用する発光ダイオードパッケージ及びその製造プロセスに関する。
【背景技術】
【０００２】
従来のＳＭＤＬＥＤ（表面実装型デバイスＬＥＤ）パッケージは、リードフレームタイプと回路ボードタイプの二つのタイプを含む。リードフレームタイプでは、金属フレームと熱抵抗プラスチックを使用してＬＥＤチップを固定するために使用される、ベース形成用モールディングを射出する。回路ボードタイプでは、基板として複合回路ボードを使用し、次にチップ固定、ワイヤボンディング、シールドのステップを続ける。二つのタイプは、共に、低熱抵抗のような欠点があり、その結果、特に、ＳＭＤ  ＬＥＤと他の回路ボードとの接合に高温炉処理（約２５０乃至３００℃）を必要とする場合に、ＳＭＤ  ＬＥＤの欠陥を引き起こす。他の欠点は、低熱分散である。特に、高電力ＬＥＤの場合、ＬＥＤの動作中に熱が蓄積する。温度上昇は、発光効率及びＬＥＤの品質に影響を及ぼす。更に、従来のＳＭＤＬＥＤ製造において、ＳＭＤ  ＬＥＤをスケールダウンしながら、反射キャビティを製造することは困難である。
【０００３】
従来の技術では、ＬＥＤをパッケージ化するプロセスを提供している。図１に示されるように、従来の技術は、パッケージ基板としてシリコン基板を使用している。シリコン基板８の前面は、キャビティをエッチングするためのスペクトル結晶方位を有し、シリコン基板８の背面は、スルーホール電極１３を形成するために使用される。絶縁層１５、反射層１６、及び電極層１７と１８が形成された後に、ＬＥＤチップ３を付着するためのベースが形成される。ＬＥＤプロセスは、チップ固定、ワイヤボンディング、シーリング及びカッティングのプロセス後、完了される。この技術は、良好な熱抵抗、反射キャビティ製造の容易さ及び良好な熱分散の利点を有し、それによって、ＳＭＤＬＥＤパッケージングの従来のプロセスが改良される。しかしながら、この技術では、絶縁層を成長するために複数の炉プロセスが必要であり、そのため、この技術を複雑なものにしている。このように、熱抵抗及び熱除去特性を改良し、且つ反射キャビティ製造における問題を解決するＬＥＤパッケージングのより簡単なプロセスが必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、シリコン・オン・インシュレータ（ＳＯＩ）を基板として形成し、反射キャビティをシリコン・オン・インシュレータ（ＳＯＩ）基板上に形成してＬＥＤを配する、発光ダイオード（ＬＥＤ）パッケージ及びその製造プロセスを提供することである。ＳＯＩ基板上の絶縁層によって絶縁が行われる。従って、絶縁層を成長させる更なる炉プロセスを必要とはしない。このように、良好な熱抵抗、反射キャビティ製造の容易さ、良好な熱分散、及びより容易な処理である利点が達成される。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、発光ダイオード（ＬＥＤ）パッケージを製造するプロセスが開示される。最初に、シリコン・オン・インシュレータ（ＳＯＩ）基板が提供される。シリコン・オン・インシュレータ基板は、第１のシリコンベース材料と、第２のシリコンベース材料と、これらのシリコンベース材料同士間に介在される絶縁層とを含む。次に、シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料とは、エッチングされて、各々、反射キャビティと絶縁トレンチを形成する。絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割する。次に、複数組の金属ラインがシリコン・オン・インシュレータ基板上に形成され、且つＬＥＤチップが反射キャビティにマウントされる。ＬＥＤチップの正極と負極は、金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する。
【０００６】
上記目的を達成するために、開示された発光ダイオード（ＬＥＤ）パッケージは、第１のシリコンベース材料と、第２のシリコンベース材料と、これらのシリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、反射キャビティが、第１のシリコンベース材料上にマウントされ、絶縁トレンチが、反射キャビティの底部に配置され、この絶縁トレンチが、この基板を正極と負極の接触面に分割し、シリコン・オン・インシュレータ基板上には複数の金属ラインがあり、且つこの発光ダイオードパッケージは、ＬＥＤチップを備え、このチップは、反射キャビティ上にあり、ＬＥＤチップの正極と負極が、金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に各々電気的に接続する。
【０００７】
本願の第１発明は、発光ダイオード（ＬＥＤ）パッケージを製造するプロセスであって、第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板を提供するステップと、シリコン・オン・インシュレータ基板の第１のシリコンベース材料と第２のシリコンベース材料を各々エッチングし、反射キャビティと絶縁トレンチを形成するステップと、を備え、前記絶縁トレンチは、シリコン・オン・インシュレータ基板を正極と負極の接触面に分割し、シリコン・オン・インシュレータ基板上に複数の金属ラインを形成するステップと、シリコン・オン・インシュレータの反射キャビティ上にＬＥＤチップをマウントするステップと、備え、ＬＥＤチップの正極と負極が金属ラインによってシリコン・オン・インシュレータ基板の対応する電極に電気的に接続する、ことを特徴とする発光ダイオードパッケージ製造プロセスを提供する。
本願の第２発明は、前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１発明に記載のプロセスを提供する。
本願の第３発明は、前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１発明に記載のプロセスを提供する。
本願の第４発明は前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料よりなる、第１発明に記載のプロセスを提供する。
本願の第５発明は、前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、第１発明に記載のプロセスを提供する。
本願の第６発明は、前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、第１発明に記載のプロセスを提供する。
本願の第７発明は、前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、請求項１に記載のプロセスを提供する。
本願の第８発明は、前記ＬＥＤチップをマウントするステップ後、カプセル化エポキシを使用して前記反射キャビティを被覆し充填するステップを更に備える、第１発明に記載のプロセスを提供する。
本願の第９発明は、前記カプセル化エポキシは、少なくとも一つのレンズを形成する、、請求項１に記載のプロセスを提供する。第８発明に記載のプロセスを提供する。
本願の第１０発明は、前記絶縁トレンチを形成するステップは、絶縁トレンチを強化するためにシリコン・オン・インシュレータ基板を酸化することによって前記絶縁トレンチに酸化層を形成するステップを更に備える、第１発明に記載のプロセスを提供する。
本願の第１１発明は、前記絶縁トレンチは、一つよりも多い、第１０発明に記載のプロセスを提供する。
本願の第１２発明は、前記ＬＥＤチップは、一つよりも多い、第１１発明に記載のプロセスを提供する。
本願の第１３発明は、前記絶縁トレンチに酸化層を形成するステップは、前記絶縁トレンチを介して伝導性ビアを形成するステップを更に備える、第１２発明に記載のプロセスを提供する。
本願の第１４発明は、前記ＬＥＤチップは、前記伝導性ビアを介して直列、並列又は並直列に互いに接続される、第１３発明に記載のプロセスを提供する。
【０００８】
本願の第１５発明は、発光ダイオード（ＬＥＤ）パッケージであって、第１のシリコンベース材料と、第２のシリコンベース材料と、前記シリコンベース材料同士間に介在される絶縁層とを含むシリコン・オン・インシュレータ基板を備え、第１のシリコンベース材料上に反射キャビティがマウントされ、反射キャビティの底部がシリコン・オン・インシュレータ基板を正極と負極に分割するための絶縁トレンチを有すると共にシリコン・オン・インシュレータ基板が複数の金属ラインを有し、反射キャビティにあるＬＥＤチップを備え、ＬＥＤチップの正極と負極が金属ラインによって各々シリコン・オン・インシュレータ基板の対応する電極に電気的に接続することを特徴とする発光ダイオードパッケージを提供する。
本願の第１６発明は、前記第１のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１５発明に記載のパッケージを提供する。
本願の第１７発明は、前記第２のシリコンベース材料は、低抵抗半導体又は高抵抗半導体である、第１５発明に記載のパッケージを提供する。
本願の第１８発明は、前記シリコン・オン・インシュレータ基板は、Ａｓ、Ｓｂ及びＰで重ドープされ且つ０．１Ω／ｃｍよりも小さな抵抗値を有するＮタイプ及びＰタイプである前記第１のシリコンベース材料及び第２のシリコンベース材料を含む、第１５発明に記載のパッケージを提供する。
本願の第１９発明は、前記金属ラインは、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｃｒ、Ｎｉ及び上記元素よりなる合金よりなる群から選択される材料よりなる、第１５発明に記載のパッケージを提供する。
本願の第２０発明は、前記反射キャビティは、＜１００＞結晶方位を有する前記第１のシリコンベース材料をエッチングすることによって傾斜面が形成される、第１５発明に記載のパッケージを提供する。
本願の第２１発明は、前記反射キャビティは、エッチングのために＜１００＞結晶方位を有する前記第１のシリコンベース材料をドライエッチング又は選択することによって垂直面が形成される、第１５発明に記載のパッケージを提供する。
本願の第２２発明は、前記反射キャビティを被覆し充填するカプセル化エポキシを更に備える、第１５発明に記載のパッケージを提供する。
本願の第２３発明は、前記カプセル化エポキシは、少なくとも一つのレンズを形成する、第２２発明に記載のパッケージを提供する。
本願の第２４発明は、前記絶縁トレンチの強化のために前記絶縁トレンチに酸化層を更に備える、第１５発明に記載のパッケージを提供する。
本願の第２５発明は、前記絶縁トレンチは、一つよりも多い、第２４発明に記載のパッケージを提供する。
本願の第２６発明は、前記ＬＥＤチップは、一つよりも多い、第２５発明に記載のパッケージを提供する。
本願の第２７発明は、前記絶縁トレンチに伝導性ビアを更に備える、第２６発明に記載のパッケージを提供する。
本願の第２８発明は、前記ＬＥＤチップは、前記導電性ビアを介して直列、並列又は並直列接続で互いに接続する、第２７発明に記載のパッケージを提供する。
【発明の効果】
【０００９】
従って、絶縁層を成長させる更なる炉プロセスを必要とはしない。このように、良好な熱抵抗、反射キャビティ製造の容易さ、良好な熱分散、及びより容易な処理である利点が達成される。
【発明を実施するための最良の形態】
【００１０】
本発明の第１の実施の形態のフロー図である図２を参照する。このプロセスは、以下のステップを含む。最初に、第１のシリコンベース材料、第２のシリコンベース材料、及びそれらの間の絶縁層を含むシリコン・オン・インシュレータ（ＳＯＩ）基板が、提供される（ステップ１１０）。次に、反射キャビティと絶縁トレンチが第１のシリコンベース材料と第２のシリコンベース材料上に形成される（ステップ１２０）。ＳＯＩ基板の第１のシリコンベース材料と第２のシリコンベース材料をＬＥＤチップに電気的に接続するために、金属ラインが、ＳＯＩ基板上に形成される（ステップ１３０）。次に、ＬＥＤチップが、反射キャビティ上に配されてＳＯＩ基板の電極に電気的に接続し、これらの電極は、金属ラインによって外部に接続するために使用される（ステップ１４０）。
【００１１】
本発明のより詳細な記述のために、本発明の第１の実施の形態が、以下で記述される。プロセスの予想横断面図である図３Ａ乃至図３Ｄを参照する。
【００１２】
図３Ａに示されるように、最初に、第１のシリコンベース材料２１、第２のシリコンベース材料２３、及び両者の間の絶縁層２２を有するシリコン・オン・インシュレータ（ＳＯＩ）基板２０が提供される。ＳＯＩ基板２０が炉内に置かれて第１のシリコンベース材料２１と第２のシリコンベース材料２３上にシリコン酸化物層２００と２０１を形成する。シリコン酸化物層２００と２０１は、ウエットエッチングのためのマスクとして使用される。次に、フォトレジストが、ＳＯＩ基板２０の二つの側（両側）に位置されるシリコン酸化物層２００と２０１上に被覆され、フォトレジストをパターン形成してエッチング領域を形成するためにフォトリソグラフィープロセスが実行される。
【００１３】
図３Ｂに示されるように、シリコン基板用の異方性エッチング溶液（例えば、ＫＯＨ，ＴＭＡＨ及びＥＤＰ）を使用してＳＯＩ基板２０の第１のシリコンベース材料２１をエッチングすることによって、傾斜面を有する反射キャビティ２４が形成される。ＳＯＩ基板２０の第２のシリコンベース材料２３をエッチングすることによって、正極と負極の接触面を形成する絶縁トレンチ２５が形成される。本実施の形態において選択された、ＳＯＩ基板２０の第１のシリコンベース材料２１と第２のシリコンベース材料２３は、エッチングし反射キャビティ２４を形成するために＜１００＞結晶化方位有する。次に、第１のシリコンベース材料２１と第２のシリコンベース材料２３上のシリコン酸化物層２００と２０１は、ＲＩＥで除去される。
【００１４】
図３Ｃに示されるように、ＬＥＤチップを第１のシリコンベース材料２１に電気的に接続するために、蒸着プロセス又はスパッタリングプロセスによって、ＳＯＩ基板２０の第１のシリコンベース材料２１上に金属ライン２８が形成される。また、第１のシリコンベース材料２１と第２のシリコンベース材料２３との間の電気接続のために、ＳＯＩ基板２０の第２のシリコンベース材料２３及び外部に接続する正極と負極上に金属ライン２６が形成される。
【００１５】
図３Ｄに示されるように、ＬＥＤチップ２７は、反射キャビティ２４上に配置され、ワイヤボンディングによって第１のシリコンベース材料上の金属ライン２８に接続され、このワイヤボンディングは、送信のために、金属ライン２６によってＳＯＩ基板２０の正極と負極に接続するＬＥＤチップ２７の正極と負極を造る。
【００１６】
本実施の形態において、たった４回のフォトリソグラフィープロセスが使用される。完成されたＬＥＤパッケージが図３Ｄに示される。図３Ｄの平面図である図３Ｅを図３Ｄと共に参照する。図面に従って、この図面には、ＳＯＩ基板２０とＬＥＤチップ２７が含まれる。ＳＯＩ基板２０は、第１のシリコンベース材料２１、第２のシリコンベース材料２３、及び両者の間の絶縁層２２を有する。第１のシリコンベース材料２１及び第２のシリコンベース材料２３上には、各々、反射キャビティ２４と絶縁トレンチ２５がある。絶縁トレンチ２５は、ＳＯＩ基板２０を正極と負極のための接触面に分割する。ＬＥＤチップとＳＯＩ基板２０の第１のシリコンベース材料２１との間の電気接続のために、複数の金属ライン２８が形成され、ＳＯＩ基板２０の第１のシリコンベース材料２１と第２のシリコンベース材料２３との間の電気接続のために、金属ライン２６が形成される。ＬＥＤチップ２７は、反射キャビティ２４に配置され、且つ正極と負極が金属ライン２６によってＳＯＩ基板２０の対応する電極に接続される。
【００１７】
本実施の形態において提供されるＬＥＤパッケージは、両面低抵抗ＳＯＩ基板又は片面低抵抗ＳＯＩ基板を使用することが出来る。即ち、電気インピーダンスを調節及び整合するために、第１のシリコンベース材料２１が低抵抗を有し、第２のシリコンベース材料が高抵抗を有する。絶縁層２２は、これら二つのシリコンベース材料同士間にあり、ＬＥＤチップ２７の正極と負極とＳＯＩ基板２０の電極との間の電気接続のより短いルートを提供するために、絶縁トレンチ２５は、内側に金属ライン２６を有する。ＳＯＩ基板２０の正極と負極は、外部との電気接続のためである。図４は、本発明の第２の実施の形態を示す。この実施の形態は、両面低抵抗ＳＯＩ基板３０又は片面低抵抗ＳＯＩ基板３０を使用することが出来る。即ち、第１のシリコンベース材料３１は、低抵抗を有し、第２のシリコンベース材料３３は、高抵抗を有し、絶縁層３２は、これら二つの材料の間に介在される。ＳＯＩ基板は、より低い抵抗値を有するので、金属ライン２６は、ＳＯＩ基板３０の側部に沿って配置されることが出来る。更に、ＳＯＩ基板は、両面低抵抗ＳＯＩ基板であっても良いし、片面低抵抗ＳＯＩ基板であってもよい。例えば、ＳＯＩ基板は、砒素、アンチモン及びリンが重ドープされたＮタイプ又はＰタイプのいずれであってもよく、０．１Ω／ｃｍ未満の抵抗を有する第１のシリコンベース材料と第２のシリコンベース材料を有する。金属ラインの材料は、Ａｇ、Ａｕ、Ｃｕ、Ａｌ、Ｐｔ、Ｐｄ、Ｃｒ、Ｎｉ、又はそれらの金属の合金である。
【００１８】
図５は、本発明の第３の実施の形態を示す。反射キャビティ４４は、二段階の深さを有する。反射キャビティ４４の上層は、ＬＥＤチップ４７をＳＯＩ基板４０の電極へより容易にワイヤボンディングするためである。
【００１９】
図６Ａは、本発明の第４の実施の形態を示す。絶縁トレンチ５５は、反射キャビティ５４の底部の中心に配される。ＬＥＤチップ５７は、そのトレンチの上に置かれる。このような構造は、壊れ易いので、本実施の形態における絶縁トレンチ５８の位置は、図６Ｂに示されるように、外部により近くされる。
【００２０】
本発明の第５の実施の形態のプロセスフローの横断面図である図７Ａ乃至図７Ｃを参照する。図面に従い、本発明のＬＥＤパッケージを製造するプロセスは、絶縁トレンチに酸化物層を有することによって強化された構造体を形成出来る。
【００２１】
強化構造体を製造するプロセスは、以下に記述される。第１に、ＳＯＩ基板６０の第２のシリコンベース材料６３上にマトリックス状に幾つかの絶縁トレンチ６５を形成するために、フォトグラフィー及び反応性イオンエッチング（ＲＩＥ）方法が使用される（図７Ａに示される）。次に、ＳＯＩ基板６０は、炉に配され、強化のために、酸化処理されて酸化物層６８を成長する。絶縁トレンチ６５の不必要な酸化物層６８が除去されて、酸化物層６８を有する絶縁層６５の強化構造体を完成する（図７Ｂに示される）。同時に、フォトグラフィーとエッチング方法は、第１のシリコンベース材料６１上に反射キャビティ６４を形成するために使用され得る。次に、金属ライン６６は、ＳＯＩ基板６０の両側に形成される。最後に、ＬＥＤチップ６７は、反射キャビティ６４に配され、ワイヤボンディングによってＳＯＩ基板６０上の金属ライン６６に接続される（図７Ｃに示される）。
【００２２】
図７Ｄに示されるように、ＬＥＤチップ６７は、反射キャビティ６４にマウントされ、フリップチップ方法によって電気接続される。
【００２３】
更に、本発明の第６の実施の形態のＬＥＤパッケージを示す図８を参照する。フリップチップ方法によって反射キャビティ７４にマウントされる幾つかのＬＥＤチップ７７がある。ＬＥＤチップは、最初に、絶縁トレンチ７５に酸化物層７８を形成し、次に、対応する金属ライン７６を形成することによって互いに接続する。更に、伝導性ビア７９の種々の設計に従い、ＬＥＤチップは、直列（図９Ａに示される）、並列（図９Ｂに示される）又は並直列接続部を有することが出来る。
【００２４】
本発明の第７の実施の形態のＬＥＤパッケージを示す図１０を参照する。この実施の形態は、ＬＥＤチップ８７を被覆し反射キャビティ８４の全体を充填するためのカプセル化エポキシ８８を更に含む。熱が提供された後に、カプセル化エポキシ８８が固化して凸状構造になる。本発明の反射キャビティ８４は、充填が容易である。
【００２５】
図１１は、本発明の第８の実施の形態を示す。この実施の形態において、カプセル化エポキシ９８は、反射キャビティ９４に幾つかの凸状構造部になるように形成される。これらが直列のＬＥＤチップ９７と組合されると、ＬＥＤデバイス全体の輝度が改良される。ＬＥＤチップ９７は、伝導性ビア９９と金属ライン９６の配置によって直列接続にマウントされる。
【００２６】
概説すれば、ＬＥＤパッケージとその製造プロセスは、以下の利点を備える。まず、高温抵抗を良好な熱分散を有するＳＯＩ基板をパッケージボードとして使用することは、パッケージの信頼性を向上する。更に、基板上に絶縁層を形成する必要が無くなる。このように、このプロセスは、簡単化され、且つＬＥＤチップの直並列接続が容易に達成される。従って、本発明は、駆動回路との統合が容易である、スケールダウンが容易である、大量生産が容易である、及び市場での競合性にとって有利であるとの利点を更に備える。
【００２７】
本発明が特定の実施の形態を参照して記述されたが、この記述は、制限する意味に解釈されることを意味しない。開示された実施の形態の種々の変更並びに代替の実施の形態は、当業者には明白である。従って、本発明の範囲内に入る全ての変更を添付の請求項がカバーすることが意図されている。
【図面の簡単な説明】
【００２８】
【図１】従来のＳＭＤＬＥＤデバイスパッケージを示す図である。
【図２】本発明の第１の実施の形態に従うフロー図である。
【図３Ａ】本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。
【図３Ｂ】本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。
【図３Ｃ】本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。
【図３Ｄ】本発明の第１の実施の形態に従うプロセスフローを示す横断面図である。
【図３Ｅ】図３Ｄに示されるプロセスフローにおける平面図である。
【図４】本発明のＬＥＤパッケージの第２の実施の形態を示す図である。
【図５】本発明のＬＥＤパッケージの第３の実施の形態を示す図である。
【図６Ａ】本発明のＬＥＤパッケージの第４の実施の形態を示す図である。
【図６Ｂ】本発明のＬＥＤパッケージの第４の実施の形態に従う第２のシリコンベース材料の側部近くに配置される絶縁トレンチを示す図である。
【図７Ａ】本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。
【図７Ｂ】本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。
【図７Ｃ】本発明の第５の実施の形態に従うプロセスフローを示す横断面図である。
【図７Ｄ】本発明の第５の実施の形態に従うフリップチップ方法によってマウントされたＬＥＤチップを示す図である。
【図８】本発明のＬＥＤパッケージの第６の実施の形態を示す図である。
【図９Ａ】本発明のＬＥＤパッケージの第６の実施の形態に従う、直列接続を示す図である。
【図９Ｂ】本発明のＬＥＤパッケージの第６の実施の形態に従う、並列接続を示す図である。
【図１０】本発明のＬＥＤパッケージの第７の実施の形態を示す図である。
【図１１】本発明のＬＥＤパッケージの第８の実施の形態を示す図である。
【図１】
2006190951.tif 000003
【図２】
2006190951.tif 000004
【図３Ａ】
2006190951.tif 000005
【図３Ｂ】
2006190951.tif 000006
【図３Ｃ】
2006190951.tif 000007
【図３Ｄ】
2006190951.tif 000008
【図３Ｅ】
2006190951.tif 000009
【図４】
2006190951.tif 000010
【図５】
2006190951.tif 000011
【図６Ａ】
2006190951.tif 000012
【図６Ｂ】
2006190951.tif 000013
【図７Ａ】
2006190951.tif 000014
【図７Ｂ】
2006190951.tif 000015
【図７Ｃ】
2006190951.tif 000016
【図７Ｄ】
2006190951.tif 000017
【図８】
2006190951.tif 000018
【図９Ａ】
2006190951.tif 000019
【図９Ｂ】
2006190951.tif 000020
【図１０】
2006190951.tif 000021
【図１１】
2006190951.tif 000022