(57)【要約】【課題】分散記憶システムにおける予測される故障からの決定論的予防回復を提供する。【解決手段】分散記憶システムにおける、複数の予測故障分析データ記憶装置を有するデータ記憶サブシステム。本サブシステムはさらに、データ記憶装置による予測される故障の指示に応答し、メモリに記憶された所定の規則に関連して、データ記憶装置におけるデータ回復プロシージャによってあるいはサブシステムにおける耐故障性記憶配置によって予防的回復を決定論的に開始する回路を有する。【選択図】図７
2006202254.tif 000002
【特許請求の範囲】
【請求項１】
分散記憶システムにおけるデータ記憶サブシステムであって、
複数の予防故障分析データ記憶装置を有し、
データ記憶装置による予測される故障指示に応答し、メモリに記憶された所定の規則に関連して上記サブシステムにおける耐故障性記憶配置と協調して上記データ記憶装置におけるデータ回復プロシージャによって予防的回復を決定論的に開始する回路を含む、
上記データ記憶サブシステム。
【請求項２】
請求項１に記載のデータ記憶サブシステムにおいて、各データ記憶装置は、自己監視分析および報告技術を含むことを特徴とする、上記データ記憶サブシステム。
【請求項３】
請求項１に記載のデータ記憶サブシステムにおいて、上記サブシステムは、独立ドライブの冗長アレイを使用することを特徴とする、上記データ記憶サブシステム。
【請求項４】
請求項３に記載のデータ記憶サブシステムにおいて、上記規則は、上記予測される故障が上記サブシステムに冗長的に記憶されたデータを含むかどうかに関連して決定することを特徴とする、上記データ記憶サブシステム。
【請求項５】
請求項３に記載のデータ記憶サブシステムにおいて、上記規則は、上記予測される故障に関連する上記データの定義されたクリティカリティに関連して決定することを特徴とする、上記データ記憶サブシステム。
【請求項６】
請求項３に記載のデータ記憶サブシステムにおいて、上記規則は、上記予測される故障の範囲に関連して決定することを特徴とする、上記データ記憶サブシステム。
【請求項７】
請求項３に記載のデータ記憶サブシステムにおいて、上記規則は、上記予測される故障を指示する上記データ記憶装置に関する経験的性能情報に関連して決定することを特徴とする、上記データ記憶サブシステム。
【請求項８】
複数のデータ記憶装置を有するデータ記憶サブシステムにおける記憶データを保護するための方法であって、
上記データ記憶装置の１つによりデータ転送障害を予測することと、
上記サブシステムにおける耐故障性記憶配置と協調して、上記データ記憶装置におけるデータ回復プロシージャによって予防回復ルーチンを決定性的に開始するために、あらかじめ決定された規則に関連して上記予測される故障を分析すること、
を含む、上記方法。
【請求項９】
請求項８に記載の方法において、上記予測するステップは、自己監視分析および報告技術を含む上記データ記憶装置によって特徴付けられる、上記方法。
【請求項１０】
請求項８に記載の方法において、上記分析するステップは、メモリから上記予め選択された規則を呼び出すことを含むことを特徴とする、上記方法。
【請求項１１】
請求項８に記載の方法において、上記分析するステップは、上記予測される故障が上記サブシステムに冗長的に記憶されたデータを含むかどうかに関する上記規則によって特徴付けられる、上記方法。
【請求項１２】
請求項８に記載の方法において、上記分析するステップは、上記予測される故障に関連するデータの割り当てられたクリティカリティに関する上記規則によって特徴付けられる、上記方法。
【請求項１３】
請求項８に記載の方法において、上記分析するステップは、上記予測される故障の観測範囲に関する上記規則によって特徴付けられる、上記方法。
【請求項１４】
請求項８に記載の方法において、上記分析するステップは、上記データ記憶装置に関する経験的性能情報に関する上記規則によって特徴付けられる、上記方法。
【請求項１５】
データ記憶サブシステムであって、
記憶サブシステムを定義する複数の予防故障分析データ記憶装置と、
上記サブシステムのスケジュールされていない保守を決定論的に最少にする、メモリに記憶された所定の規則に従って回復するための手段、
を含む、上記データ記憶サブシステム。
【請求項１６】
請求項１５に記載のシステムにおいて、上記回復するための手段は、前記複数のデータ記憶装置のうちの予測される故障を指示しているデータ記憶装置におけるデータ回復プロシージャによってあるいは上記サブシステムにおける耐故障性データ記憶配置によって回復を選択的に開始することで特徴付けられる、上記システム。
【請求項１７】
請求項１５に記載のシステムにおいて、上記回復するための手段は、予測される故障が上記サブシステムに冗長的に記憶されたデータを含むかどうかを決定することによって特徴付けられる、上記システム。
【請求項１８】
請求項１５に記載のシステムにおいて、上記回復するための手段は、予測される故障に関連するデータの割り当てられたクリティカリティを決定することによって特徴付けられる、上記システム。
【請求項１９】
請求項１５に記載のシステムにおいて、上記回復するための手段は、予測される故障の観測範囲を決定することによって特徴付けられる、上記システム。
【請求項２０】
請求項１５に記載のシステムにおいて、上記回復するための手段は、故障を予測しているデータ記憶装置に関する経験的性能情報を決定することによって特徴付けられる、上記システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連する出願）
本出願は、２００４年３月２４日出願の米国仮特許出願第６０／５５５，８７９号からの優先権を主張する。
【０００２】
本発明の実施例は一般に、分散記憶システムに関し、特に、データ記憶サブシステムによる予測される記憶故障をインテリジェント（知能的）にスケジュールし保守点検するための装置および関連する方法に制限なく関する。
【背景技術】
【０００３】
一般にデータ記憶システムは、磁気あるいは光データ記憶ディスクのような記憶媒体上にデータを記憶する、１つあるいは複数のデータ記憶装置を有する。磁気記憶装置においては、例えば、１つあるいは複数の磁気ディスクがまとめられてディスク・ドライブとなっている。
【０００４】
ディスク・ドライブは、発生する可能性のある故障をそれが起こる前に予測するために、状態および多様な動作パラメータを目立たないように監視するためのプログラム命令に応答するディスク・ドライブ制御装置を有することが望ましい。広く使用されている予測故障分析（ＰＦＡ）ツールは、自己監視、分析および報告技術（ＳＭＡＲＴ）である。ＰＦＡは、故障モードに相応する条件が存在するあるいは故障モードに相応する傾向があると思われる条件がある場合に、その目的にかなった指示を発行する。ＰＦＡは、例えば現在のパラメータ値を製造過程においてメモリに記憶されたパラメータ値と比較することによる自己診断検査を実行することによって、実現することができる。ＰＦＡはまた、パラメータ値の変化の観測時間率（ｔｉｍｅ  ｒａｔｅ  ｏｆ  ｃｈａｎｇｅ）に基づき故障を予測することができる。
【０００５】
故障予測能力のあるディスク・ドライブは、“ＳＭＡＲＴドライブ”と呼ばれることもあり、予測される故障から予防的に回復する（ｐｒｅｖｅｎｔｉｖｅ  ｒｅｃｏｖｅｒ）ために、さらにデータ回復プロシージャ（ＤＲＰ）を使用することができる。例えば、ＳＭＡＲＴドライブは、悪化した信号対雑音比に基づき予測される故障を指示してもよい。その結果、ＤＲＰ回路はＭＲヘッドの再位置付けを開始してもよい。
【０００６】
近年、記憶容量および柔軟性への要求が増すにつれ、ストレージ・エリア・ネットワーク（ＳＡＮ）の使用が急増している。ＳＡＮにおいて、ディスク・ドライブはまとめられてアレイとされ、大容量記憶装置として集合的に使用されたり、個別の記憶エンティティに区分されたりしている。ＳＡＮ内においては、独立ディスクの冗長アレイ（ＲＡＩＤ）におけるように、耐故障性配置（ｆａｕｌｔ  ｔｏｌｅｒａｎｔ  ａｒｒａｎｇｅｍｅｎｔ：フォールト・トレラント配置或いは無停止配置とも呼ばれる）においてデータを記憶することが有益である。このことにより、複製されたデータ（ｍｉｒｒｏｒｅｄ  ｄａｔａ）を検索することによって、あるいは記憶されたパリティ情報からデータを復元することによって、破損したデータを回復することができる。
【０００７】
ＤＲＰおよびＲＡＩＤは共に、信頼性の高い記憶データを維持することを目的としている。これらは、しかし、異なるそして多くの場合矛盾する方法でその目的を達成している。例えば、ＤＲＰは故障状態の元の位置における修復（ｉｎ−ｓｉｔｕ  ｒｅｐａｉｒ）を強調するが、予測される故障からの回復に必要な処理オーバヘッドのコストが比較的大きくなる。ＳＭＡＲＴドライブは、元々は主に独立型システムにおいて使用され、しばしば故障を予測する際に過度に包括的になり、データの完全性を保証する側において故障する傾向がある。ＲＡＩＤシステムは、それとは反対に、通常、必要であれば故障を収容するために大きくすることができるスケーラブルな記憶容量内において使用される。例えばスペアリング（ｓｐａｒｉｎｇ）は、ＲＡＩＤシステムにおいては通常であり、それにより余分のディスク・ドライブ（ｅｘｔｒａ  ｄｉｓｃ  ｄｒｉｖｅｓ）を記憶装置の故障の場合に使用することができる。スペアリングの閾値量が使用された場合、元の位置における回復（ｉｎ−ｓｉｔｕ）プロシージャを実行するよりも、追加のスペアリング容量を追加するか、あるいは故障したドライブからデータをコピーしそれらを取り替えるほうがより効率的である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
必要なのは、データ記憶サブシステムにおけるスケジュールされていない保守の事例を最少にするために、ＤＲＰの予測的故障および元の位置における回復の利点、および、ＲＡＩＤの柔軟性および効率の利点の双方を高める解決策である。本発明の実施例はこれらの利点に向けられている。
【課題を解決するための手段】
【０００９】
ここに実施例として説明され以下に請求項として開示されるように、本発明の実施例は一般に、予測される記憶装置の故障に関連するデータの予防的回復のための装置および関連する方法に関する。
【００１０】
本発明のいくつかの実施例は、分散記憶システムにおけるデータ記憶サブシステムに関する。本サブシステムは、複数の予測故障分析データ記憶装置を有する。本サブシステムはさらに、データ記憶装置におけるデータ回復プロシージャによってあるいはサブシステムにおける耐故障性記憶配置によって予防的回復を決定論的に（ｄｅｔｅｒｍｉｎｉｓｔｉｃａｌｌｙ）開始するために、メモリに記憶された所定の規則に関連してデータ記憶装置による予測される故障の指示に応答する回路を有する。
【００１１】
本発明のいくつかの実施例は、複数のデータ記憶装置を有するデータ記憶サブシステムにおける記憶データを保護するための方法に関する。本方法は、データ記憶装置の１つによるデータ転送障害を予測することと、データ記憶装置におけるデータ回復プロシージャによってあるいはサブシステムにおける耐故障性記憶配置によって予防回復ルーチンを決定性的に開始するために、予測された故障を所定の規則に関連して分析すること、を含む。
【００１２】
本発明のいくつかの実施例は、記憶サブシステムを定義する複数の予測故障分析データ記憶装置と、サブシステムにおけるスケジュールされていない保守を決定性的に最少にする、メモリに記憶された所定の規則に従って回復するための手段とを含むデータ記憶サブシステムに関する。
【００１３】
請求される発明を特徴付けるこれらおよび多様な他の特徴および利点は、以下の詳細な説明を読むにあたり、そして付随する図面を参照するにあたり、明白となるであろう。
【実施例】
【００１４】
図１は、本発明の実施例において使用される予測故障分析データ記憶装置１０の平面図である。データ記憶装置１０は、カバー１４（部分的に除かれて示されている）と密閉するようにかみ合うベース１２から形成されるハウジングを含む。１つあるいは複数のデータ記憶ディスク１６から形成されるディスク・スタックが、モータ１８上に回転するように取り付けられている。各ディスク表面は、ヘッド２０に対しデータを転送するような関係に配置され得る。図１によって示される実施例において、ヘッド２０はサスペンション２２によって支持され、サスペンション２２はまた、アクチュエータ２６のアーム２４に取り付けられている。図１の実施例において、アクチュエータ２６は、ボイス・コイル・モータ２８によって配置可能に制御される回転型ムービング・コイル・アクチュエータと一般に称される型のものである。ボイス・コイル・モータ２８は、ヘッド２０をディスク１６の内側および外側の直径の間の経路に沿って所望のデータ・トラックに近接して位置付けるために、アクチュエータ２６をピボット・シャフト３０の周りで回転させる。
【００１５】
図２は、データ記憶装置１０の機能ブロック図であり、データ記憶装置１０は一般に、読取り／書込みチャネル３２、サーボ制御回路３４、およびスピンドル制御回路３６を含み、これらは全て制御バス３８によってプロセッサ４０に接続している。インタフェース回路４２は読取り／書込みチャネル３２にバス４１によって接続し、プロセッサ４０にバス４３によって接続している。インタフェース回路４２は、データ記憶装置１０のためのデータ・インタフェースとして機能する。
【００１６】
スピンドル制御回路３６は、信号経路４２によってモータ１８およびディスク１６の回転速度を制御する。サーボ制御回路３４は、信号経路４４を通してヘッド２０からのサーボ位置情報を受信し、それに応答して、ディスク１６に対してヘッド２０を位置付けるために、ボイス・コイル・モータ２８のアクチュエータ・コイル部分に信号経路４６を通して訂正信号を提供する。読取り／書込みチャネル３２は、ディスク１６に書込むべきそしてディスク１６から読取るべきデータのそれぞれを信号経路４８およびヘッド２０を通して渡す。
【００１７】
一般に、プロセッサ４０によってインタフェース４２から受信されたホスト（図２には示されていない）からの書込みコマンドに応答して、プロセッサ４０は、ホストからインタフェース４２および読取り／書込みチャネル３２への、ディスク１６に書込まれるべきデータの流れを制御する。読取り／書込みチャネル３２はまた、ディスク１６上の選択されたデータ・トラックを選択的に磁化することによってデータを書込むために、書込み電流をヘッド２０に提供する。また、インタフェース４２を介してのホストからの読取りコマンドに応答して、ヘッド２０は、ディスク１６上の選択されたデータ・トラックからの磁束反転を検知し、読取り／書込みチャネル３２にアナログ読取り信号を提供する。読取り／書込みチャネル３２はまた、アナログ読取り信号をディジタル形式に変換し、ホストへの出力のためのデータをインタフェース回路４２に提供するために、必要な復号動作を実行する。データ記憶装置１０のこれらの動作を制御するにおいて、プロセッサ４０は、メモリ５０に記憶されたプログラミング命令を使用する。
【００１８】
図３は、データ記憶装置１０のデータ回復プログラム（ＤＲＰ）５２の特徴を示す機能ブロック図である。ＤＲＰは、修正処理を開始するおよび／あるいは予測される故障を通信するために、バス３８あるいはバス４３のいずれかを通してコマンド・シーケンスを実行する際に、メモリに記憶された所定の命令に従って、１つあるいは複数の信号入力５４、５６、５８に応答する。センサ５４、５６、５８は、温度および振動妨害のようなデータ転送を妨げる多様な妨害に対して、データ記憶装置１０を監視する。入力５４、５６、５８はまた、ＤＲＰ５２が定期的に照会することができる選択されたパラメータ値のデータ・ログであってもよい。いくつかの実施例において、センサ５４、５６、５８およびメモリに常駐する命令は、自己監視分析および報告技術（ＳＭＡＲＴ：ｓｅｌｆ−ｍｏｎｉｔｏｒｉｎｇ  ａｎａｌｙｓｉｓ  ａｎｄ  ｒｅｐｏｒｔｉｎｇ  ｔｅｃｈｎｏｌｏｇｙ）として特徴付けることができる。
【００１９】
入力５４、５６、５８に応答してＤＲＰ５２によって決定された予測される故障の性質に依存して、ＤＲＰ５２は適当な回復処理を開始することができる。例えば、ある場合において、ＤＲＰ５２は、ヘッド２０が単にデータを再び読取ろうとする、“再試行”シーケンスを開始するであろう。他の場合には、“シーク・アウェイ（ｓｅｅｋ  ａｗａｙ）”シーケンスが効果的であることがあり、これにより、ヘッド２０は選択されたトラックから離され、それから選択されたトラックに戻され読取りステップが再試行される。ある場合には、より厳密な回復動作が必要であるかもしれない。例えば、ＤＲＰ５２は、“適応読取チャネル”シーケンスを開始してもよく、これにより読取りチャネルの再パラメータ化（ｒｅｐａｒａｍｅｔｅｒｉｚａｔｉｏｎ）が起こる。例えば、ゼロ加速プロファイル（ＺＡＰ：ｚｅｒｏ  ａｃｃｅｌｅｒａｔｉｏｎ  ｐｒｏｆｉｌｅ）あるいはサーボ・ノッチ最適化（ＳＮＯ：ｓｅｒｖｏ  ｎｏｔｃｈ  ｏｐｔｉｍｉｚａｔｉｏｎ）のようなパラメータを調整してもよい。ＤＲＰ５２はまた、“ＥＣＣレベル変更”シーケンスを開始してもよく、これにより、より厳密なあるいはより精度の低い検査がエラー修正コード・アルゴリズムによって適用される。ＤＲＰ５２はまた、ヘッド２０の浮上高を調整してもよく、あるいはヘッド２０における書込みヒータ（ｗｒｉｔｅｒ  ｈｅａｔｅｒ）を付勢してもよい。
【００２０】
図４は、分散記憶システムにおいて使用するためのデータ記憶サブシステム６０の分解等角投影図である。サブシステム６０は、データ記憶装置１０の多重ディスク・アレイ６６を電気的に接続するための後部面（ｂａｃｋｐｌａｎｅ：バックプレーン）６４を支持するシェルフ６２を有する。図４の実施例はまた、主および冗長制御装置６８、バッテリ・パック・バックアップ７０、電源装置７２、およびインタフェース７４を有するサブシステム６０を示している。
【００２１】
図５は、多重データ記憶サブシステム６０を使用する、ストレージ・エリア・ネットワーク（ＳＡＮ）のような分散記憶システム８０の機能ブロック図である。システム８０は、それぞれホストＡ、Ｂ、およびＣとして識別される複数のホスト・コンピュータ８２を含む。図５において、ホスト・コンピュータ８２は、ファブリック８４を介して互いに、そして同様に１組のデータ記憶サブシステム６０（それぞれＡおよびＢと示される）と相互に作用する或いはインタラクトする。ファブリック８４は、ファイバ・チャネルに基づくスイッチング・ネットワークとして特徴付けられるものであることが望ましいが、インターネットを含む他の構成も同様に使用することができる。
【００２２】
制御装置６８および１組のデータ記憶装置１０は、独立ドライブの冗長アレイ（ＲＡＩＤ）として動作するデータ記憶装置として特徴付けられるものであることが望ましい。つまり、制御装置６８およびデータ記憶装置１０は、多様な制御装置６８が並列、冗長リンクを使用し、システム８０によって記憶されたユーザ・データの少なくともある部分はデータ記憶装置１０の少なくとも１組内に冗長形式で記憶されるように、耐故障性配置を使用することが望ましい。
【００２３】
Ａホスト・コンピュータ８２およびＡデータ記憶サブシステム６０は、第１の場所に物理的に置くことができ、Ｂホスト・コンピュータ８２およびＢ記憶サブシステム６０は第２の場所に物理的に置くことができ、Ｃホスト・コンピュータ８２はさらに第３の場所に置くことができることがさらに理解できる。しかしこれらは単に例示であって、制限的なものではない。
【００２４】
図６は、制御装置６８のうちの選択された１つをより詳細に示している。制御装置６８は、単一の集積回路に組み込む、あるいは、望み応じて、複数の個別の回路の間で分散することができる。主プロセッサ９０は、プログラマブル、コンピュータ・プロセッサとして特徴付けられるものであることが望ましく、不揮発性メモリ９２（例えばフラッシュ・メモリあるいは類似するもの）および動的ランダム・アクセス・メモリ（ＤＲＡＭ）９４に記憶されるものであることが望ましいプログラミング・ステップおよび処理データに従って制御を提供する。
【００２５】
ファブリック・インタフェース（Ｉ／Ｆ）回路９６は、ファブリック８４を介して他の制御装置６８およびホスト・コンピュータ８２と通信し、装置Ｉ／Ｆ回路９８は、記憶装置１０と通信する。Ｉ／Ｆ回路９６、９８および経路制御装置１００は、例えばキャッシュ・メモリ１０２を使用することによって、記憶サブシステム６８とホスト８２との間でコマンドおよびデータを渡すための通信経路を形成する。ここでは個別に図示されているが、経路制御装置１００およびＩ／Ｆ回路９６、９８は単一体として構築することができることが理解されるであろう。
【００２６】
サブシステムは、決定論的予防回復（ＤＰＲ）回路１０４を有し、ＤＲＰ回路１０４は、データ記憶装置１０におけるＤＲＰ５２（図３）によってあるいはサブシステム６０における耐故障性記憶配置によって訂正処理を開始するためにメモリに記憶された所定の規則に関連してデータ記憶装置１０（インタフェース４２からの）による予想される故障の指示に応答する。
【００２７】
図７は、ＤＰＲ回路１０４によって実行される方法１０５の処理ステップを表す流れ図である。シーケンスは、正常動作１０６の間、トリガ事象１０８が検知され予測される故障が指示されるまで、バックグラウンドにおいて動作する。上記のように、トリガ事象１０８は、データ記憶装置インタフェース４２からサブシステム・インタフェース９８に通信される。ブロック１１０において、使用可能な候補選択肢１１２および１組の所定の規則１１４に基づき、どの予防回復作戦が開始されるかが決定される。
【００２８】
使用可能な候補選択肢１１２は、ＤＲＰ５２における元の位置における回復ルーチンと共に、予測される故障に関連するデータが耐故障性記憶方法によって保護されている場合にはＲＡＩＤ回復をも含む。より具体的には、予測される故障に関連するデータが現在ＲＡＩＤにおいてバックアップがとられている場合、ＤＰＲ回路１０４は、バックアップをとられたデータをＲＡＩＤにおける新しい位置に永久にコピーするよう選択すると共に予測される故障に関する記憶容量をスペアから外す（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｙ  ａｓｓｏｃｉａｔｅｄ  ｗｉｔｈ  ｔｈｅ  ｐｒｅｄｉｃｔｅｄ  ｆａｉｌｕｒｅ  ｓｐａｒｅｄ  ｏｕｔ）か、あるいは、バックアップをとられたデータを予測される故障に関するデータの回復が試みられている間一時的にコピーすることができる。
【００２９】
規則１１４は、メモリに予めプログラムされた命令であり、ＤＲＰ５２におけるようにデータ記憶装置１０制御レベルにおいて、あるいは、ＲＡＩＤにおけるようにサブシステム６０制御レベルにおいて、予防回復ルーチンを決定論的に開始する。規則１１４は、分散記憶システム８０の動作性能を所望のように調整（ｔｕｎｅ）するように形成することができる。例えば、規則１１４は、データ記憶装置１０を引き抜いたがしかし何の問題も発見されなかったという場合の発生を最少にすることが望ましい。また、規則１１４は、スケジュールされていない保守の発生を排除しないまでも最少にすることが望ましい。
【００３０】
既に述べたように、いくつかの実施例において、規則１１４は、予測される故障がＲＡＩＤに冗長的に記憶されているデータを含むかどうかに関連して決定する（ｄｅｔｅｒｍｉｎａｔｉｖｅ）。もし含むのであれば、データのバックアップ・コピーが既に存在するという事実から利益を得ることができ、従って規則１１４は、冗長コピーが存在することを保証するためにバックアップ・データをコピーすることを選択してもよい。ＤＲＰ５２による元の位置における予防回復は次に、データ記憶装置１０のアイドル時間の間にスケジュールすることができ、分散システム８０処理オーバヘッド上への元の位置における回復の影響を小さくする。また、他の規則１１４に関連する決定に関連して、予測される故障に関連するデータは望ましくは削除されてもよく、記憶容量はスペアリングされてもよい（ｔｈｅ  ｄａｔａ  ａｓｓｏｃｉａｔｅｄ  ｗｉｔｈ  ｔｈｅ  ｐｒｅｄｉｃｔｅｄ  ｆａｉｌｕｒｅ  ｍｉｇｈｔ  ｐｒｅｆｅｒａｂｌｙ  ｂｅ  ｄｅｌｅｔｅｄ  ａｎｄ  ｔｈｅ  ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｙ  ｓｐａｒｅｄ）。
【００３１】
いくつかの実施例において、規則１１４は、予測される故障に関連するデータの定義されたクリティカリティに関連して決定する（ｄｅｔｅｒｍｉｎａｔｉｖｅ）。例えば、データが高度にオペレーション・クリティカル（ｏｐｅｒａｔｉｏｎ  ｃｒｉｔｉｃａｌ）でありＲＡＩＤに冗長的に記憶されていない場合、規則１１４は、実現可能な限り早く元の位置における回復プロシージャを開始することの優先度を高くするよう、ＤＰＲ回路１０４に信号を送ることが望ましい。他方、データを保存しなくてもよい（ｅｘｐｅｎｄａｂｌｅ：消費できる、犠牲にできる）場合、あるいはＲＡＩＤにバックアップを取られている場合、規則１１４は、それを回復するにおいて何の処理も特定しない、あるいは優先度の低い処理を特定してもよい。
【００３２】
いくつかの実施例において、規則１１４は、予測される故障の範囲に関連して決定する。例えば、予測される故障が局所的な事象を含む場合、規則１１４は、元の位置における回復を命令して単に予測される故障に関連するデータを予備のセクタにコピーすることが望ましいかもしれない。しかし予測される故障がより広範囲にわたる場合は、規則１１４は、予測される故障に関連するデータを他の記憶空間にコピーすることによって、データ記憶ディスク１６あるいはその一部をスペアから外す処理を行う（ｔｏ  ｓｐａｒｅ  ｏｕｔ  ｔｈｅ  ｄａｔａ  ｓｔｏｒａｇｅ  ｄｉｓｃ  １６  ｏｒ  ａ  ｐｏｒｔｉｏｎ  ｔｈｅｒｅｏｆ）のが望ましいかもしれない。
【００３３】
いくつかの実施例において、規則１１４は、予測される故障を指示したデータ記憶装置１０に関する経験的性能情報に関連して決定する（ｄｅｔｅｒｍｉｎａｔｉｖｅ）。例えば、規則１１４は、元の位置における回復あるいはＲＡＩＤ回復を開始するかどうかを決定するにおいて、特定の故障指示の発生を、平均故障間隔（ＭＴＢＦ）データあるいは観測故障モード（ｏｂｓｅｒｖｅ  ｆａｉｌｕｒｅ  ｍｏｄｅ）のパレト（Pareto）分散のような、品質保証データと比較してもよい。
【００３４】
使用される規則１１４の特定の順番および範囲は、分散記憶システム８０の望ましい最適化、使用される任意のＲＡＩＤの範囲、および使用されるデータ記憶装置１０の型および品質、のような多くの要因によって変化する。全ての可能性のある規則１１４の定義および組合せを列挙することは不可能であるが、この分野の技術者が本発明の実施例の意味および範囲を理解するためには必要ないであろう。
【００３５】
予防回復作戦がブロック１１０において選択されると、制御はブロック１１６にわたり、ここで選択された作戦が実行される。判断ブロック１１８において、選択された予防回復作戦が首尾よく予測された故障を回復したかどうかが判定される。回復していない場合、制御はブロック１１０に戻り、ここで作戦は繰り返されるかあるいは変更されてもよい。回復した場合、制御はブロック１０６における正常動作に戻る。
【００３６】
要約すると、データ記憶サブシステム（６０のような）が分散記憶システム（８０のような）のために提供される。サブシステムは、複数の予防故障分析データ記憶装置（１０のような）を有し、データ記憶装置におけるデータ回復プロシージャ（５２のような）によってあるいはサブシステムにおける耐故障性記憶配置によって予防回復を決定論的に開始するために、メモリ（９４のような）に記憶された所定の規則（１１４のような）に関連して、データ記憶装置による予測される故障の指示に応答する回路（１０４のような）を含む。
【００３７】
複数のデータ記憶装置を有するデータ記憶サブシステムにおける記憶データを保護するための方法（１０５のような）が提供される。本方法は、データ記憶装置（１０８のような）の１つによるデータ転送障害を予測することと、データ記憶装置におけるデータ回復プロシージャによってあるいはサブシステム（１１０のような）における耐故障性記憶配置によって、予防回復ルーチンを決定論的に開始するために、予測される故障を所定の規則に関連して分析すること（ａｎａｌｙｚｉｎｇ  ｔｈｅ  ｐｒｅｄｉｃｔｅｄ  ｆａｉｌｕｒｅ  ｉｎ  ｒｅｌａｔｉｏｎ  ｔｏ  ｐｒｅｄｅｔｅｒｍｉｎｅｄ  ｒｕｌｅｓ）、を含む。
【００３８】
一般にデータ記憶サブシステムは、記憶サブシステムを定義する複数の予防故障分析データ記憶装置と、サブシステムのスケジュールされていない保守を決定論的に最少にする、メモリに記憶された所定の規則に従って回復するための手段を含んで提供される。回復するための手段は、予測される故障を指示する、複数のデータ記憶装置におけるデータ回復プロシージャによってあるいはサブシステムにおける耐故障性データ記憶配置によって、回復を選択的に開始することによって特徴付けることができる。回復するための手段は、予測される故障がサブシステムに冗長的に記憶されたデータを含むかどうかを判定することによって特徴付けることができる。回復するための手段は、予測される故障に関連するデータの割り当てられたクリティカリティを決定することによって特徴付けることができる。回復するための手段は、予測される故障の観測範囲（ｏｂｓｅｒｖｅｄ  ｅｘｔｅｎｔ）を決定することによって特徴付けることができる。回復するための手段は、故障を予測しているデータ記憶装置に関する経験的性能情報を判定することによって特徴付けることができる。
【００３９】
先に試みられた解決策と比較して、本発明の実施例によって著しい改良を実現することができる。第１に、スケジュールされていない保守事象の発生を、予測される故障の早期の検知によって、そして予測される故障に関連するデータをデータ記憶空間の他の部分に早期にコピーすることによって、かなり排除することができる。第２に、データ記憶装置がそうでない場合アイドル状態である時にのみ元の位置における回復技術を開始することによって、処理オーバヘッドを減らすことができる。これにより、分散記憶システムの動作効率に悪影響を与えることなく、引き抜かれたドライブの数が少なくなる。第３に、オペレーション・クリティカルなデータの冗長コピーを常に維持しようとする回復方法によって、データの信頼性が改良される。
【００４０】
本発明の多様な実施例の多数の特徴および利点が、本発明の多様な実施例の構造および機能の詳細と共に上記の記述において説明されてきたが、この詳細な説明は単に例示であり、特に本発明の原則内における構造および部分の配置に関して、付随する請求項が表される用語の広範な一般的な意味によって表される完全な範囲において、詳細における変更を行うことができることを理解されたい。例えば、予防回復を決定性的に開始するために使用される特定の規則は、本発明の精神および範囲から逸脱することなく、特定の構成および環境により異なってもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例において使用されるデータ記憶装置の平面図である。
【図２】図１のデータ記憶装置の機能ブロック図である。
【図３】図２のデータ記憶装置のデータ回復プログラム（Ｄａｔａ  Ｒｅｃｏｖｅｒｙ  Ｐｒｏｇｒａｍ）の機能ブロック図である。
【図４】複数の図１のデータ記憶装置から構成される分散記憶システムのためのデータ記憶サブシステムの分解等角投影図である。
【図５】図４のデータ記憶サブシステムを使用する分散記憶システムの機能ブロック図である。
【図６】図５のデータ記憶サブシステムの制御装置の機能ブロック図である。
【図７】本発明の実施例による、予測される故障からの決定性予防回復のための方法のステップを表す流れ図である。
【符号の説明】
【００４２】
１０  データ記憶装置
１２  ベース
１４  カバー
１６  ディスク
１８  モータ
２０  ヘッド
２２  サスペンション
２４  アーム
２６  アクチュエータ
２８  ボイス・コイル・モータ
３０  ピボット・シャフト
３２  読取り／書込みチャネル
３４  サーボ制御回路
３６  スピンドル制御回路
３８  制御バス
４０  システム・プロセッサ
４１  バス
４２  インタフェース回路
４３  バス
４２  信号経路
４４  信号経路
４６  信号経路
４８  信号経路
５０  メモリ
５２  ＤＲＰ
５４  信号入力
５６  信号入力
５８  信号入力
６０  データ記憶サブシステム
６２  シェルフ
６４  後部面
６６  多重ディスク・アレイ
６８  制御装置
７０  バッテリ・パック・バックアップ
７２  電源機構
７４  インタフェース
８０  分散記憶システム
８２  ホスト・コンピュータ
８４  ファブリック
９０  主プロセッサ
９２  フラッシュ・メモリ
９４  ＤＲＡＭ
９６  ファブリック・インタフェース回路
９８  装置インタフェース回路
１００  経路制御装置
１０２  キャッシュ・メモリ
１０４  決定論的予防回復回路
１１２  選択肢
１１４  規則
【図１】
2006202254.tif 000003
【図２】
2006202254.tif 000004
【図３】
2006202254.tif 000005
【図４】
2006202254.tif 000006
【図５】
2006202254.tif 000007
【図６】
2006202254.tif 000008
【図７】
2006202254.tif 000009