(57)【要約】【課題】  低電圧プロセスで製造した半導体チップと、該半導体チップに電源を供給する、高電圧プロセスで製造した定電圧電源回路を集積した定電圧チップを、チップオンチップ形式の半導体パッケージに収納することにより、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができるマルチチップ型半導体装置及びその製造方法を得る。【解決手段】  実装用基板上に搭載した半導体チップ３と、ＡＣアダプタ１０より供給される電源を受けて、該半導体チップ３に電力を供給するための定電圧電源回路を集積した定電圧チップ２とを備え、該定電圧チップ２は、前記半導体チップ３上に重ねられた後、定電圧チップ２及び半導体チップ３は、樹脂でモールドされるようにした。【選択図】  図１
2006261603.tif 000002
【特許請求の範囲】
【請求項１】
実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備え、
前記第２の半導体集積回路チップが、前記第１の半導体集積回路チップ上に重ねられた後、該第１及び第２の各半導体集積回路チップは、樹脂でモールドされることを特徴とするマルチチップ型半導体装置。
【請求項２】
前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップよりも小さいことを特徴とする請求項１記載のマルチチップ型半導体装置。
【請求項３】
前記第２の半導体集積回路チップに集積されている回路素子は、前記第１の半導体集積回路チップに集積されている回路素子よりも耐電圧が大きいことを特徴とする請求項１又は２記載のマルチチップ型半導体装置。
【請求項４】
前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
【請求項５】
前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
【請求項６】
前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
【請求項７】
前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項１、２又は３記載のマルチチップ型半導体装置。
【請求項８】
前記第２の半導体集積回路チップに集積された電源回路は、降圧型シリーズレギュレータであることを特徴とする請求項１、２、３、４、５、６又は７記載のマルチチップ型半導体装置。
【請求項９】
前記降圧型シリーズレギュレータは、入力電圧が所定の定電圧よりも大きい場合は、該所定の定電圧を出力し、前記入力電圧が前記所定の定電圧よりも小さい場合は、該入力電圧とほぼ等しい電圧を出力することを特徴とする請求項８記載のマルチチップ型半導体装置。
【請求項１０】
前記降圧型シリーズレギュレータは、前記所定の定電圧が前記第１の半導体集積回路チップの最大入力電圧よりも小さく設定されることを特徴とする請求項９記載のマルチチップ型半導体装置。
【請求項１１】
前記降圧型シリーズレギュレータは、出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項８、９又は１０記載のマルチチップ型半導体装置。
【請求項１２】
前記実装用基板は、外部基板と接続を行うための接続端子、並びに前記第１及び第２の各半導体集積回路チップ上にそれぞれ設けられた外部接続用パッドと接続を行うためのランドを備え、前記第１及び第２の各半導体集積回路チップ上の前記外部接続用パッドと対応する該ランドはワイヤボンディングによって接続されることを特徴とする請求項１記載のマルチチップ型半導体装置。
【請求項１３】
前記第１の半導体集積回路チップは、２次電池充電制御用回路が集積されることを特徴とする請求項１記載のマルチチップ型半導体装置。
【請求項１４】
前記２次電池充電制御用回路は、２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１３記載のマルチチップ型半導体装置。
【請求項１５】
実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備えたマルチチップ型半導体装置の製造方法において、
前記第１の半導体集積回路チップ上に前記第２の半導体集積回路チップを重ね、
該第１及び第２の各半導体集積回路チップを樹脂でモールドすることを特徴とするマルチチップ型半導体装置の製造方法。
【請求項１６】
前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
【請求項１７】
前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
【請求項１８】
前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
【請求項１９】
前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されることを特徴とする請求項１５記載のマルチチップ型半導体装置の製造方法。
【請求項２０】
前記第２の半導体集積回路チップに集積された電源回路は降圧型シリーズレギュレータであり、該降圧型シリーズレギュレータは出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１５、１６、１７、１８又は１９記載のマルチチップ型半導体装置の製造方法。
【請求項２１】
前記第１の半導体集積回路チップは２次電池充電制御用回路が集積され、該２次電池充電制御用回路は２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされることを特徴とする請求項１５、１６、１７、１８又は１９記載のマルチチップ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧型シリーズレギュレータ回路を集積した半導体チップを内蔵したマルチチップ型半導体装置及びその製造方法に関し、特に、耐電圧の低い半導体集積回路チップと、この半導体集積回路チップに、外部電源電圧を降圧した電源電圧を供給する、降圧型シリーズレギュレータ回路を集積した半導体チップを、チップオンチップで構成したマルチチップ型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化・小型化・軽量化及び低コスト化が急速に進んでいる。これらの要求を満たすため、半導体装置においては、より小さいチップに、より多くの回路を搭載するため、設計ルールの微細化が進んでいる。一方、微細化に伴って半導体装置の耐電圧が低下してきているため、誤って半導体装置に過電圧が印加される場合が増えてきた。特に、ＡＣアダプタを使用する機器においては、出力電圧の高いＡＣアダプタが誤って接続されて低電圧プロセスで製造した半導体装置に不具合が発生する場合があった。
【０００３】
電圧の高いＡＣアダプタが接続されても故障しないように、更には、電圧の高いＡＣアダプタでも使用可能なようにするには、半導体装置を高電圧プロセスで製造する必要があった。しかし、高電圧プロセスで半導体装置を製造した場合は、チップサイズは現状のものよりもかなり大きくなり、しかも新たに半導体を開発するための開発費及び開発期間がかかることになる。
また、他の方法としては、耐電圧の低い半導体装置とＡＣアダプタの間に、耐電圧の高い降圧型シリーズレギュレータ回路を集積した半導体装置を接続することが考えられる。
【０００４】
従来は、電源回路を集積した半導体チップと、その出力電圧で動作する半導体チップがある場合は、各半導体チップを平面に並べてハイブリッドＩＣとして１つのパッケージに組み込む方法が知られている（例えば、特許文献１参照。）。
しかし、このように半導体チップを平面に並べて配置する方法では、ハイブリッドＩＣの面積が大きくなり、小型化を図ることができなかった。
そこで、半導体装置の実装面積を小さくするために、半導体チップの表面に、更に別の半導体チップを重ねて実装するチップオンチップ方式が知られている。
【特許文献１】特開昭６３−１７５９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、チップオンチップ方式では、半導体チップの貼り付けに伴う応力の影響で、半導体チップに形成された回路素子の特性が変化したり、発熱の大きい半導体チップを重ねて実装した場合は、重ねた半導体チップ同士の発熱の影響を受けて特性が変化したりするため、実装できる半導体の種類はある程度限られていた。また、発熱を抑制するためには、パッケージに金属板などを密着させる等の放熱手段が必要であった。
【０００６】
本発明は、上記のような問題を解決するためになされたものであり、低電圧プロセスで製造した半導体チップと、該半導体チップに電源を供給する、高電圧プロセスで製造した定電圧電源回路を集積した定電圧チップを、チップオンチップ形式の半導体パッケージに収納することにより、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができるマルチチップ型半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係るマルチチップ型半導体装置は、実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備え、
前記第２の半導体集積回路チップが、前記第１の半導体集積回路チップ上に重ねられた後、該第１及び第２の各半導体集積回路チップは、樹脂でモールドされるものである。
【０００８】
具体的には、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップよりも小さい。
【０００９】
また、前記第２の半導体集積回路チップに集積されている回路素子は、前記第１の半導体集積回路チップに集積されている回路素子よりも耐電圧が大きい。
【００１０】
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されるようにした。
【００１１】
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されるようにした。
【００１２】
また、前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されるようにした。
【００１３】
また、前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されるようにした。
【００１４】
具体的には、前記第２の半導体集積回路チップに集積された電源回路は、降圧型シリーズレギュレータである。
【００１５】
この場合、前記降圧型シリーズレギュレータは、入力電圧が所定の定電圧よりも大きい場合は、該所定の定電圧を出力し、前記入力電圧が前記所定の定電圧よりも小さい場合は、該入力電圧とほぼ等しい電圧を出力するようにした。
【００１６】
また、前記降圧型シリーズレギュレータは、前記所定の定電圧が前記第１の半導体集積回路チップの最大入力電圧よりも小さく設定されるようにした。
【００１７】
また、前記降圧型シリーズレギュレータは、出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
【００１８】
また、前記実装用基板は、外部基板と接続を行うための接続端子、並びに前記第１及び第２の各半導体集積回路チップ上にそれぞれ設けられた外部接続用パッドと接続を行うためのランドを備え、前記第１及び第２の各半導体集積回路チップ上の前記外部接続用パッドと対応する該ランドはワイヤボンディングによって接続されるようにした。
【００１９】
また具体的には、前記第１の半導体集積回路チップは、２次電池充電制御用回路が集積されるようにした。
【００２０】
この場合、前記２次電池充電制御用回路は、２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
【００２１】
また、この発明に係るマルチチップ型半導体装置の製造方法は、実装用基板上に搭載された所定の機能を有する第１の半導体集積回路チップと、
外部より供給される電源を受けて、前記第１の半導体集積回路チップに電力を供給するための電源回路を集積した第２の半導体集積回路チップと、
を備えたマルチチップ型半導体装置の製造方法において、
前記第１の半導体集積回路チップ上に前記第２の半導体集積回路チップを重ね、
該第１及び第２の各半導体集積回路チップを樹脂でモールドするようにした。
【００２２】
具体的には、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、作動中の発熱が少ない回路が形成されている部分の上に配置されるようにした。
【００２３】
また、前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップに形成された回路の内、温度依存性の低い回路が形成されている部分の上に配置されるようにしてもよい。
【００２４】
また、前記第１の半導体集積回路チップは、アナログ回路部とデジタル回路部を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該デジタル回路部が形成されている部分の上に配置されるようにしてもよい。
【００２５】
また、前記第１の半導体集積回路チップは、仕様に基づいて動作の可否が決定されるオプション回路を有し、前記第２の半導体集積回路チップは、第１の半導体集積回路チップの該オプション回路の内、動作が禁止された回路が形成されている部分の上に配置されるようにしてもよい。
【００２６】
また、前記第２の半導体集積回路チップに集積された電源回路は降圧型シリーズレギュレータであり、該降圧型シリーズレギュレータは出力電圧制御用のトランジスタを備え、該出力電圧制御用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
【００２７】
前記第１の半導体集積回路チップは２次電池充電制御用回路が集積され、該２次電池充電制御用回路は２次電池充電電流供給用のトランジスタを備え、該２次電池充電電流供給用のトランジスタは、前記第２の半導体集積回路チップに外付けされるようにしてもよい。
【発明の効果】
【００２８】
本発明のマルチチップ型半導体装置によれば、例えば高電圧プロセスで製造した降圧型シリーズレギュレータといった電源回路が集積された第２の半導体集積回路チップを、該電源回路の出力電圧で動作する第１の半導体集積回路チップの上に重ねてモールドし、チップオンチップ方式によるマルチチップ型半導体装置にしたことから、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができる。
【００２９】
また、降圧型シリーズレギュレータチップの大きさを、前記半導体チップに比べて十分に小さくしたことから、半導体チップ上で、発熱や応力の受けにくい位置を選んで搭載することが可能となり、性能を犠牲にすることなく、小型で高耐電圧の半導体装置を得ることができる。
【００３０】
また、第１及び第２の各半導体集積回路チップに汎用の半導体チップを使用することができるため、多額の開発費用や長期の開発期間も不要となり、安価な半導体装置が短期間で入手することができる。
【００３１】
また、降圧型シリーズレギュレータの出力電圧制御用のトランジスタや、２次電池充電制御用回路の２次電池充電電流供給用のトランジスタといった作動時に発熱する素子を外付けにしたことから、パッケージに特別な放熱手段を設ける必要をなくすことができる。
【００３２】
また、本発明のマルチチップ型半導体装置の製造方法によれば、例えば高電圧プロセスで製造した降圧型シリーズレギュレータといった電源回路が集積された第２の半導体集積回路チップを、該電源回路の出力電圧で動作する第１の半導体集積回路チップの上に重ねてモールドしたことから、実装面積を増やすことなく入力電圧に対する高耐圧化を図ることができる、マルチチップ型半導体装置の製造方法を得ることができる。
【発明を実施するための最良の形態】
【００３３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるマルチチップ型半導体装置の構成例を示したブロック図である。
マルチチップ型半導体装置１は、高電圧プロセスで製造された定電圧電源回路が集積された定電圧チップ２と、低電圧プロセスで製造された半導体チップ３とで構成され、Ｖｄｄ端子とＧＮＤ端子との間に、電源をなすＡＣアダプタ１０が接続されている。定電圧チップ２は、降圧型シリーズレギュレータであり、ＡＣアダプタ１０からＶｄｄ端子に出力された電圧Ｖｄｄは定電圧チップ２の電源入力端子ＰＶｉｎに入力される。なお、定電圧チップ２は第２の半導体集積回路チップをなし、半導体チップ３は第１の半導体集積回路チップをなす。
【００３４】
定電圧チップ２は、入力された電圧Ｖｄｄを半導体チップ３の作動電圧範囲以内の電圧まで降圧して出力端子Ｖｏから半導体チップ３の電源入力端子ＣＶｉｎに出力し、半導体チップ３は、電源入力端子ＣＶｉｎに供給された電圧を電源にして作動する。また、ＧＮＤ端子には、定電圧チップ２のグラウンド端子ＰＧＮＤと、半導体チップ３のグラウンド端子ＣＧＮＤがそれぞれ接続されている。
定電圧チップ２は、高電圧プロセスを用いて製造されているため、例えば２６Ｖ程度の耐電圧を有している。このため、例えばＡＣアダプタ１０から２４Ｖ程度の電圧を受けても不具合が発生することはない。これに対して、半導体チップ３は、低電圧プロセスを用いて製造された高集積の多機能半導体であり、例えば定格電圧が５Ｖで最大印加電圧が８Ｖ程度である。
【００３５】
また、定電圧チップ２は、ＡＣアダプタ１０の出力電圧Ｖｄｄが、定電圧チップ２の定格出力電圧よりも大きい場合は、該定格出力電圧を出力端子Ｖｏから出力する。逆に、ＡＣアダプタ１０の出力電圧Ｖｄｄが、定電圧チップ２の定格出力電圧よりも小さくなると、ＡＣアダプタ１０の出力電圧Ｖｄｄよりも若干小さい電圧を出力する構成になっている。
定電圧チップ２の定格出力電圧は、半導体チップ３の最大印加電圧８Ｖよりもやや小さい電圧に設定されており、これは、できるだけ定電圧チップ２内での消費電力を小さくするためである。
【００３６】
マルチチップ型半導体装置１には、通常、６〜７Ｖの電圧を出力するＡＣアダプタ１０を接続するが、誤って２４Ｖの電圧を出力するＡＣアダプタを接続しても正常に作動することができる。なお、ＡＣアダプタ１０の出力電圧が、通常の６〜７Ｖのように、定電圧チップ２の定格出力電圧よりも小さい電圧であれば、定電圧チップ２内の出力電圧制御用のトランジスタが完全にオンした状態で作動するため、定電圧チップ２での消費電力は小さく、チップの発熱を最小限にすることができる。
【００３７】
ここで、図２は、図１のマルチチップ型半導体装置１の内部構造例を示した図であり、図２（ａ）は、マルチチップ型半導体装置１を横から見た透視図であり、図２(ｂ)は、マルチチップ型半導体装置１を上面から見た透視図である。
図２において、定電圧チップ２の縦及び横の各寸法は、共に半導体チップ３よりも十分に小さく、定電圧チップ２は、半導体チップ３の上面の任意の位置に載せることができる。定電圧チップ２及び半導体チップ３の上面周囲には複数の外部接続用のパッド１１及び１２がそれぞれ設けられている。
【００３８】
また、半導体チップ３は実装用基板１３上にあり、実装用基板１３には、外部基板と接続を行うための複数の接続端子１４と、定電圧チップ２及び半導体チップ３を接続するための複数のランド１５がそれぞれ設けられている。なお、対応する接続端子１４とランド１５は実装用基板１３に設けられた配線パターン（図示せず）によってそれぞれ電気的に接続されている。定電圧チップ２及び半導体チップ３の各パッド１１及び１２は、ボンディングワイヤ１６で、それぞれ対応する実装用基板１３のランド１５に接続されている。また、実装用基板１３上の半導体チップ３、半導体チップ３上の定電圧チップ２及び各ボンディングワイヤ１６は、封止用樹脂１７でモールドされている。
【００３９】
ここで、定電圧チップ２は発熱することがあるため、半導体チップ３に形成された回路の中で、作動中の発熱が少ない回路が形成されている個所の上に定電圧チップ２を搭載することで、定電圧チップ２と半導体チップ３によって発生する熱の極端な集中を避けることができる。
また、半導体チップ３に形成された回路の中で、温度依存性の低い回路が形成されている個所の上に定電圧チップ２を搭載することで、温度変化に対する特性を悪化させないようにすることができる。
【００４０】
また、半導体チップ３がアナログ回路部とデジタル回路部を含んでいる場合は、定電圧チップ２を半導体チップ３におけるデジタル回路部が形成されている個所の上に搭載することで、定電圧チップ２と半導体チップ３を重ねたときに発生する応力の影響による半導体素子の特性変化の影響を回避することができる。
また、半導体チップ３が仕様に基づいて動作を選択するオプション回路を含んでおり、半導体チップ３に、動作を行わないオプション回路部分がある場合は、半導体チップ３のオプション回路でかつ動作が禁止された回路が形成されている個所の上に定電圧チップ２を搭載することで、熱や応力の影響を最小限にすることができる。
【００４１】
なお、図１では、定電圧チップ２内に出力電圧制御用のトランジスタを形成するようにしたが、図３で示すように、出力電圧制御用のトランジスタＱ１をマルチチップ型半導体装置１に外付けすることで、定電圧チップ２のチップ面積を小さくすることができると共に、作動時の定電圧チップ２の発熱を低減させることができる。このようにすることにより、図３のマルチチップ型半導体装置１では、定電圧チップ２から出力電圧制御用のトランジスタＱ１にベース信号を供給するためのＥＸＴ端子と、出力電圧制御用のトランジスタＱ１のコレクタを定電圧チップ２の出力端子Ｖｏに接続するためのＶｏ端子が、図１から新たに設けられている。
このようにすることで、定電圧チップ２のチップ面積を小さくすると共に発熱も少なくなると、半導体チップ３上における定電圧チップ２の搭載位置に関する自由度が増し、定電圧チップ２を半導体チップ３上の最適な位置に搭載しやすくなる。
【００４２】
また、半導体チップ３に２次電池充電制御用回路が搭載されている場合、図４で示すように、２次電池２０の充電を制御するための２次電池充電制御用回路における２次電池充電電流供給用パワートランジスタＱ２を、マルチチップ型半導体装置１に外付けする。このようにすることにより、図４のマルチチップ型半導体装置１では、定電圧チップ２から出力電圧制御用のトランジスタＱ１にベース信号を供給するためのＥＸＴ端子と、出力電圧制御用のトランジスタＱ１のコレクタ及び２次電池充電電流供給用パワートランジスタＱ２のエミッタを定電圧チップ２の出力端子Ｖｏに接続するためのＶｏ端子と、半導体チップ３から２次電池充電電流供給用パワートランジスタＱ２にベース信号を供給するためのＣＨＧ端子が、図１から新たに設けられている。
このようにすることで、半導体チップ３での発熱が少なくなり、放熱用の特別な配慮、例えば半導体装置に金属板等を貼り付ける必要がなくなる。
【００４３】
このように、本第１の実施の形態におけるマルチチップ型半導体装置は、定電圧チップ２と半導体チップ３を１つのパッケージに収納しているため、誤って高電圧出力タイプのＡＣアダプタが接続された場合でも、ＡＣアダプタからの高電圧が直接半導体チップ３に入力されることがなく、半導体チップ３の不具合の発生を防止することができる。更に、チップオンチップ方式を用いることで、半導体チップ３のパッケージの実装面積を増やすことなく、入力耐圧の高い半導体装置を実現することができる。また、定電圧チップ２と半導体チップ３は、共に汎用の半導体装置用として開発されたものを使用することができるため、多額の開発費用や長期の開発期間も不要となり、安価な半導体装置が短期間で入手することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施の形態におけるマルチチップ型半導体装置の構成例を示したブロック図である。
【図２】図１のマルチチップ型半導体装置１の内部構造例を示した図である。
【図３】本発明の第１の実施の形態におけるマルチチップ型半導体装置の他の構成例を示したブロック図である。
【図４】本発明の第１の実施の形態におけるマルチチップ型半導体装置の他の構成例を示したブロック図である。
【符号の説明】
【００４５】
１  マルチチップ型半導体装置
２  定電圧チップ
３  半導体チップ
１０  ＡＣアダプタ
１１，１２  パッド
１３  実装用基板
１４  接続端子
１５  ランド
１６  ボンディングワイヤ
１７  封止用樹脂
２０  ２次電池
Ｑ１  出力電圧制御用のトランジスタ
Ｑ２  ２次電池充電電流供給用パワートランジスタ
【図１】
2006261603.tif 000003
【図２】
2006261603.tif 000004
【図３】
2006261603.tif 000005
【図４】
2006261603.tif 000006