(57)【要約】【課題】チップコンデンサなどの高価な部品を搭載することなく、反りの発生が少なく、電気特性の安定した分割積層型配線基板を提供する。【解決手段】第１の配線基板１を第２の配線基板３１に実装し、さらに該第２の配線基板３１をプリント配線基板５１に実装してなる分割積層型配線基板において、前記第１の配線基板１にコンデンサ７が形成され、かつ前記第１の配線基板１の誘電率が前記第２の配線基板２の誘電率より大きいことを特徴とする。【選択図】図１
2006196673.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線基板を第２の配線基板に実装し、さらに該第２の配線基板をプリント配線基板に実装してなる分割積層型配線基板において、前記第１の配線基板にコンデンサが形成され、かつ前記第１の配線基板の誘電率が前記第２の配線基板の誘電率より大きいことを特徴とする分割積層型配線基板。
【請求項２】
０〜１５０℃における前記第１の配線基板の熱膨張係数をα１、前記第２の配線基板の熱膨張係数をα２、プリント配線基板の熱膨張係数をα３としたとき、２．０×１０−６／℃＜α１＜５．０×１０−６／℃＜α２＜α３であることを特徴とする請求項１記載の分割積層型配線基板。
【請求項３】
前記第１と第２の配線基板の少なくとも一方の配線層が、銅、銀、金のいずれかを主成分として含有することを特徴とする請求項１又は２記載の分割積層型配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分割積層型配線基板に関し、例えば、半導体素子を保護する多層セラミック配線基板で、特に半導体素子をフリップチップ実装するための高信頼性で高速伝送に適した分割積層型配線基板に関する。
【背景技術】
【０００２】
近年、高度情報化時代を迎え、情報通信技術が急速に発達し、それに伴い、半導体素子に代表される各種電気素子の高速化、大型化が図られ、配線層においても、信号の伝送損失を低減し、より高速の信号を伝送する上で、配線層の低抵抗化と絶縁基板の低誘電率化が求められている。
【０００３】
特に、半導体素子の高速化に伴い、電源電圧の安定的な供給が必要となり、かかる電気装置では、パッケージの表面にチップコンデンサを搭載することが開示されている（例えば特許文献１参照）。
【０００４】
しかるに、このようなチップコンデンサを搭載する方法では部品のコストが高いばかりでなく、これを実装するためのコストや手間がかかるため、障壁があった。さらにはチップコンデンサ部分から、パッケージを通って半導体素子に至るまでの距離が長くなるため、この部分がインダクタンス成分として働くため、高速化自体の動きに対しても逆行するものであった。
【０００５】
そこで誘電率の異なる２種類の材料を積層し、同時焼成することにより、パッケージ内部にコンデンサを形成し、チップコンデンサを実装する手間を省き、コンデンサ部分から半導体素子部分への距離を短くする配線基板が開示されている（例えば特許文献２参照）。
【特許文献１】特開２００３−１７６５０号公報
【特許文献２】特開２０００−３１３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に記載の配線基板は、コンデンサを内蔵するため、チップコンデンサを実装する必要がないという利点があるものの、２種類の材料を同時に焼成するため、材料の焼成収縮挙動の差による反りが発生するという問題があった。
【０００７】
従って、本発明の目的は、チップコンデンサなどの高価な部品を搭載することなく、反りの発生が少ない分割積層型配線基板を提供するものである。
【課題を解決するための手段】
【０００８】
本発明の分割積層型配線基板は、第１の配線基板を第２の配線基板に実装し、さらに該第２の配線基板をプリント配線基板に実装してなる分割積層型配線基板において、前記第１の配線基板にコンデンサが形成され、かつ前記第１の配線基板の誘電率が前記第２の配線基板の誘電率より大きいことを特徴とする。
【０００９】
特に、０〜１５０℃における前記第１の配線基板の熱膨張係数をα１、前記第２の配線基板の熱膨張係数をα２、プリント配線基板の熱膨張係数をα３としたとき、２．０×１０−６／℃＜α１＜５．０×１０−６／℃＜α２＜α３であることが好ましい。
【００１０】
また、前記第１と第２の配線基板の少なくとも一方の配線層が、銅、銀、金のいずれかを主成分として含有することが好ましい。
【発明の効果】
【００１１】
本発明は、配線基板を２つに分割し、誘電率の高い配線基板の内部にコンデンサを形成することによって、チップコンデンサなどの高価な部品を搭載することなく、しかも反り発生の少ない配線基板を実現できるとの知見に基づくものである。
【００１２】
即ち、プリント配線基板に実装される第２の配線基板よりも誘電率の大きな第１の配線基板を、第２の配線基板に実装し、第１の配線基板の上に電気素子を実装するとともに、第１の配線基板の内部にコンデンサを形成することによって、チップコンデンサなどの高価な部品を搭載することなく、反りの発生が少ない分割積層型配線基板を提供することができる。
【００１３】
しかも、プリント配線基板と電気素子の熱膨張率係数の差が大きくても、２種類の配線基板を重ねて実装することによって、配線基板材料の選択が広がるとともに、プリント配線基板と電気素子間に発生する熱応力を小さくして実装信頼性をより高めることが容易になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明について実施例を示す添付図面に基づき詳細に説明する。図１は、本発明の分割積層型配線基板の望ましい応用例のひとつである、２つの多層配線基板が上下にロウ材を介して接続された分割積層型配線基板からなる半導体素子収納用パッケージとその実装構造を説明するための一部拡大断面図である。
【００１５】
図１によれば、本発明の分割積層型配線基板は、第１の配線基板１と第２の配線基板３１との２種の配線基板を積層してなることが重要であり、第２の配線基板３１よりも大きな誘電率を具備する第１の配線基板１の内部にコンデンサを形成してなることが重要である。
【００１６】
第１の配線基板１は、絶縁基板２ａ〜２ｃを積層してなる積層基板２の表面に第１の配線基板１の上に半導体素子や電機部品等の電気素子（不図示）を実装するための半導体素子搭載用接続パッド３が形成されている。
【００１７】
第１の配線基板１の裏面（電気素子搭載面と反対側の面）には、第２配線基板搭載用接続パッド４が形成され、第２の配線基板２１と電気的に接続される。また、第１の配線基板１の内部には、半導体素子搭載用接続パッド３と第２配線基板搭載用接続パッド４を電気的に連結するためにビアホール導体５が設けられている。
【００１８】
さらに、第１の配線基板１の内部には、一対のコンデンサ電極７ａ、７ｂが設けられており、これら一対のコンデンサ電極７ａ、７ｂと、その間に挟まれた絶縁基板２ｂによってコンデンサ７が形成されている。
【００１９】
また、第２の配線基板３１は、絶縁基板３２ａ〜３２ｃを積層してなる積層基板３２の一方の表面に第１配線基板搭載用接続パッド３３を、他方の表面にプリント配線基板搭載用接続パッド３４を形成してなり、第１配線基板搭載用接続パッド３３は第１の配線基板１の第２配線基板搭載用接続パッド４と、プリント配線基板搭載用接続パッド３４はプリント配線基板に設けられた接続パッドと電気的に接続される。さらに、第２の配線基板３１の内部には、第１配線基板搭載用接続パッド３３とプリント配線基板搭載用接続パッド３４とを電気的に連結するためにビアホール導体３５が設けられている。また、第２の配線基板３１の内部には、内部配線層３６も形成されている。
【００２０】
第１の配線基板１及び第２の配線基板３１は、互いに対向して配設される接続用電極である第２配線基板搭載用接続パッド４及び第１配線基板搭載用接続パッド３３の間をロウ材である半田１０１を介して、電気的に接続される。また、第２の配線基板３１及びプリント配線基板５１は、互いに対向して配設される接続用電極であるプリント配線基板搭載用接続パッド３４とプリント配線基板の接続パッド５３との間をロウ材である半田１０２を介して、電気的に接続される。
【００２１】
そして、図示していないが半導体素子裏面に形成された接続用電極と、第１の配線基板表面１の半導体素子搭載用接続パッド３とに半田を介してフリップチップ実装（１次実装）され、電気的に接続されている。
【００２２】
なお、上記の半導体素子と第１の配線基板、第１の配線基板と第２の配線基板、第２の配線基板とプリント配線基板の接続は、図１のＢＧＡ型パッケージにおいては半田ボールによって形成されるが、これ以外に、ロウ剤によって形成することも可能である。
【００２３】
さらには、これら接続部の一部あるいは全部に少なくとも有機樹脂を含有するアンダーフィル剤やポッティング剤が注入、硬化することも可能である。これにより、有機樹脂による応力緩和効果が発生するため、より高い接続信頼性を得ることが容易になる。その際に、応力緩和効果が大きくし、より高い接続信頼性を得るために、樹脂のヤング率を低くすることが好ましい。
【００２４】
プリント配線基板５１、例えば、少なくとも有機樹脂を含む絶縁材料からなり、具体的には、ガラス−エポキシ系複合材料からなり、一般には０〜１５０℃における線熱膨張係数が１４〜２０×１０−６／℃のプリント配線基板等が用いられ、この絶縁基板の表面にＣｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなどの金属導体からなる接続パッド５３が形成されている。
【００２５】
本発明の分割積層型配線基板においては、第１の配線基板１にコンデンサ電極７ａ、７ｂとそれに挟まれた絶縁基板２ｂとによりコンデンサ７を形成し、かつ第１の配線基板１の誘電率が、第２の配線基板３１の誘電率よりも大きいことを特徴とするものである。かかる構成とすることにより、コンデンサ部から半導体素子への距離を顕著に短縮化することができるため、インダクタンス成分が減少し電源供給が安定化される。
【００２６】
第１の配線基板１に形成されるコンデンサ電極７ａ、７ｂは単数でも良いが、基板厚みの制限に余裕がある等の場合には、所望により複数のコンデンサを形成し、コンデンサの容量を大きくすることができる。
【００２７】
図２〜４は、図１に示した第１の配線基板１の外観を示す平面図である。なお、共通する部位には同じ番号を付与してある。
【００２８】
図２によれば、第１の配線基板１の表面の中央部Ｃには、半導体素子搭載用接続パッドがまとまって、言わば半導体素子搭載用接続パッド群として形成されており、その周囲部Ｓには、内部にコンデンサ７が形成されている。
【００２９】
また、図３は、第１の配線基板１の表面のコーナー部Ｅに半導体素子搭載用接続パッド群を形成し、残部Ａの内部にコンデンサ７を形成している。さらに、図４のように、中央部Ｃにコンデンサ７を形成し、その周囲に半導体素子搭載用接続パッド群を形成することもできる。
【００３０】
図２〜４に示したように、配線に関与する半導体素子搭載用接続パッドを一箇所に集中し、残りの面においてコンデンサ７を形成することにより、より広い面積を確保でき、より大きな容量を得ることができる。
【００３１】
なお、このように半導体素子搭載用接続パッド３を１箇所にまとめても良いが、複数の場所に島状に分けて形成しても良い。
【００３２】
０〜１５０℃の温度範囲において、第１の配線基板１の熱膨張係数をα１、第２の配線基板３１の熱膨張係数をα２、プリント配線基板５１の熱膨張係数をα３としたとき、２．０×１０−６／℃＜α１＜５．０×１０−６／℃＜α２＜α３となるように設定することが好ましい。これにより、半導体素子とプリント配線基板との間の熱膨脹係数差により生じる熱応力を、第１の配線基板，第２の配線基板の双方に分散させることができる。よって、半導体素子や分割積層型配線基板およびその接続部への応力集中を緩和することが容易となり、１次実装及び２次実装の接続信頼性をより高めることが可能となる。
【００３３】
また、１の配線基板１の半導体素子搭載用接続パッド３、第２配線基板搭載用接続パッド４、第２の配線基板３１の内部配線層５３、第１配線基板搭載用接続パッド３３、及びプリント配線基板搭載用接続パッド３４の少なくともいずれかに、銅、銀、金のいずれかを主成分として含有せしめることが好ましい。これにより、高速信号をより低損失で伝送することが容易となる。
【００３４】
なお、これらの低抵抗金属に加えて焼結調整剤としてガラスフリットや結晶性フィラー、その他金属を含有させ、絶縁基板との収縮挙動をあわせ基板反りを抑制したり、接着強度を増大したりすることが可能である。
【００３５】
第２の配線基板３１は、内部配線層５３や接続パッド３３、３４に銅、銀、金などの低抵抗金属を用いる場合、絶縁基板３２ａ〜３２ｄと同時焼成できる低温焼結性の観点と、誘電率や熱膨張係数を比較的自在に調整できる観点からガラスセラミックが好適である。このガラスセラミックを構成する成分としては、軟化点が６００℃〜８００℃であるガラスと、絶縁基板として所望する特性に近いフィラーとから構成されるのが好ましい。
【００３６】
ガラス成分としては、高強度化の観点からは結晶性のガラスが望ましく、焼結性を向上しフィラー量を多くできる観点からは非晶質のガラスが望ましい。一般的にはホウケイ酸ガラスにアルカリ金属酸化物やアルカリ土類金属酸化物、酸化亜鉛などを含有せしめたものが用いられる。またフィラー成分としては、アルミナ、シリカ、アルカリ金属酸化物、アルカリ土類金属酸化物、酸化チタンなどの群から選ばれる単純酸化物と複合酸化物が上げられ、それぞれの誘電率や熱膨張率により種類を選定することが出来る。
【００３７】
例えば、低誘電率を望む場合には、シリカ、コージェライトなどが好適であり、高誘電率を望むのであれば酸化チタンやこれを含む複合酸化物が好適である。また、低熱膨張を望む場合には、コージェライト、ムライト、ゲーレナイト、ディオプサイト、スポジュメン、ステアタイトが好適である。さらに、高熱膨張を望む場合には、クオーツ、フォルステライト、エンスタタイト、ガーナイト、リチウムシリケートなどが好適である。また、これらの成分を複数選択し、配合することも可能である。
【００３８】
このようにして選定されたガラスとフィラーの混合物に、アクリル樹脂などの有機バインダーと可塑剤、溶剤を加えスラリーを作製し、ドクターブレードによりシート状に成形し、グリーンシートを得る。このグリーンシートにＮＣパンチや金型、レーザー加工機などにより貫通孔を形成し、銅、銀、金などの低抵抗金属からなるペーストを充填せしめ、ビアホール導体を形成する。
【００３９】
また、同様に低抵抗金属からなるペーストにより配線パターンを形成する。
【００４０】
このようにして得られたビア導体とパターンが形成されたグリーンシートを複数枚重ね、加圧することにより、積層体を得る。かかる積層体を有機バインダーが飛散し、かつ絶縁基板が焼結しない温度にて保持し、脱バインダー処理を行い、その後、絶縁基板と導体を同時焼成し、配線基板を得ることができる。
【００４１】
特に導体材料として銅を選択した場合には、加湿された窒素雰囲気中で６００〜８００の温度域で１〜５時間保持した後、同様の雰囲気中で８５０〜１０００℃の温度域で１〜３時間保持することにより絶縁基板と導体を同時焼成できる。また導体材料として銀、金を選択した場合には空気中で４００〜６００℃の温度域で１〜３時間保持した後、同様の雰囲気中で８５０〜１０００℃の温度域で１〜３時間保持することにより絶縁基板と導体を同時焼成できる。
【００４２】
ここで、第１の配線基板については概ね第２の配線基板と同じ製造方法が適用できる。
【００４３】
以上、図１を基に詳述してきたが、本発明では上記の例以外であっても、本発明を逸脱しない範囲であれば効果を発揮できるものであり、上記例に限定されるものではない。例えば、上記例では電気素子としてシリコンを主体とする半導体素子、１次実装としてフリップチップ実装を採用しているが、電気素子としては、シリコン以外の材質の半導体素子や、また半導体素子に限らず上述のＭＥＭＳ等の電気素子材質を用いてもよく、１次実装形態もワイヤボンディング実装や各種バンプ等を用いた公知の実装方法を用途に応じて選択できる。
【実施例１】
【００４４】
図１に示す分割積層型配線基板を評価用基板として作製した。
【００４５】
まず、第１の配線基板を作製した。ＳｉＯ２：Ａｌ２Ｏ３：ＭｇＯ：ＺｎＯ：Ｂ２Ｏ３が４４：２９：１１：７：９の割合の組成からなる結晶化ガラスに対して、第一のフィラー（フィラー１）としてアルミナを、第二のフィラー（フィラー２）としてコージェライト、チタン酸ストロンチウム、チタニアを表１の割合で添加した。
【００４６】
次に、第２の配線基板を作製した。ＳｉＯ２：Ａｌ２Ｏ３：ＣａＯ：ＢａＯ：Ｂ２Ｏ３が４５：１０：５：３５：５の割合の組成からなる非晶質ガラスに対して、第一のフィラー（フィラー１）としてシリカ（ＳｉＯ２）を表１の割合で添加した。
【００４７】
これらの原料粉末を混合し、成形した後に焼成して、厚さ０．４ｍｍの第１の配線基板、および厚さ１ｍｍの第２の配線基板を作製した。次いで、Ｐｂ３６質量％−Ｓｎ６４質量％の共晶半田ペーストを印刷法にて印刷し、半導体素子搭載用接続パッド、第２配線基板搭載用接続パッド、第１配線基板搭載用接続パッド、プリント配線基板搭載用接続パッドを作製した。なお、これらの接続パッドの大きさは直径が０．１３ｍｍ、電極の中心間距離を０．２３ｍｍとし、マトリックス状に配設した。
【００４８】
各配線基板は、３次元測定機にて反りを測定した。
【００４９】
さらに、第一の基板の内部に形成したコンデンサの容量測定を、ＬＣＲメータを用いてブリッヂ回路法によって、行った。結果を表１に示した。
【表１】
2006196673.tif 000003
【００５０】
本発明の試料Ｎｏ．１〜４は、第１の配線基板の反りが６０μｍ以下、第２の配線基板の反りが４０μｍであった。また、コンデンサの容量は、いずれも１ｎＦ以上と後述する比較例とほぼ同じであった。
【００５１】
（比較例１）
ＳｉＯ２：Ａｌ２Ｏ３：ＭｇＯ：ＺｎＯ：Ｂ２Ｏ３が４４：２９：１１：７：９の割合の組成からなる結晶化ガラスを７５重量部、第一のフィラー（フィラー１）としてアルミナを１５重量部、第二のフィラー（フィラー２）としてチタン酸ストロンチウムを１０重量部の割合で調合し、原料混合、成形し高誘電率用グリーンシートＧＡを得た。
【００５２】
また、ＳｉＯ２：Ａｌ２Ｏ３：ＭｇＯ：ＺｎＯ：Ｂ２Ｏ３が４４：２９：１１：７：９の割合の組成からなる結晶化ガラスを７５重量部、第一のフィラー（フィラー１）としてアルミナを２０重量部、第二のフィラー（フィラー２）としてコージェライトを５重量部の割合で調合し、原料混合、成形した後、低誘電率用グリーンシートＧＢを得た。
【００５３】
その後、グリーンシートＧＡとＧＢを複数枚貼りあわせ焼成し、厚さ１．４ｍｍ（その内０．４ｍｍがグリーンシートＧＡ、残り１ｍｍがグリーンシートＧＢで構成される）の複合配線基板を作製した。
【００５４】
コンデンサの容量は３ｎＦ、反りは４００μｍであった。
【実施例２】
【００５５】
実施例１で使用した第１の配線基板及び第２の配線基板をそれぞれ組み合わせて実装した。半田を印刷した第２の配線基板の第１配線基板搭載用接続パッドに、φ０．１ｍｍの共晶半田ボールを載置し、その上に第１の配線基板を位置合わせして載置し、リフロー処理を行い分割積層型配線基板を得た。
【００５６】
続いて、シリコンを主体とし低誘電率の多孔質の絶縁膜を有する、０〜１５０℃における熱膨脹係数が２．５×１０−６／℃、表面積が１００ｍｍ２の評価用の半導体素子を準備し、厚さ０．１ｍｍの半田を介して第１の配線基板上に位置合わせして載置し、半導体素子をフリップチップ実装した。
【００５７】
さらに、０〜１５０℃における熱膨脹係数が１６×１０−６／℃であるプリント配線基板５を用意し、その表面に共晶半田ペーストを印刷法にて印刷し、リフロー処理を行って接続パッドを形成した。その際、接続パッドは、第２の配線基板のプリント配線基板搭載用接続用パッドと同じ配列で、各接続パッドが各プリント配線基板搭載用接続用パッドと対向するように配置させた。また、接続パッドの大きさはφ０．８ｍｍ、電極の中心間距離１．３ｍｍとした。
【００５８】
次いで、プリント配線基板の接続パッド上に、φ０．８ｍｍのＰｂ９０質量％−Ｓｎ１０質量％の高温半田ボールを位置合わせして載置し、さらにその上に半導体素子を実装した分割積層型配線基板を、半田ボールの上に、各プリント配線基板搭載用接続用パッドに各接続パッドが対向するように位置合わせをして載置し、再度リフロー処理を行うことにより、半導体素子をフリップチップ実装した分割積層型配線基板を、プリント基板上に実装した評価用サンプルを２０個作製した。
【００５９】
評価用サンプルを、０〜１００℃の温度範囲で温度サイクル試験を、６０００サイクルまで行い、５００サイクル終了毎に接合の断線を調べた。なお、１次実装評価としてシリコンチップと第１の配線基板を接続する半田接合部の断線有無を、分割積層配線基板部の実装評価として第１の配線基板と第２の配線基板を接続する半田接合部の断線有無を、更に２次実装評価として第２の配線基板とプリント基板を接続する半田接合部の断線有無を、抵抗値を測定し、初期の抵抗値よりも２０％以上大きくなった場合、断線と判断した。以上の結果を表２に示した。
【表２】
2006196673.tif 000004
【００６０】
本発明の分割積層型配線基板は、１次実装部は２０００サイクル以上、積層配線基板部は２５００サイクル以上、２次実装部は３５００サイクル以上の耐久性があった。
【００６１】
（比較例２）
比較例１で作製した複合配線基板に、実施例２と同様にして半導体素子を実装し、しかる後に、これを、実施例２と同様にして、プリント基板上に実装し、評価用サンプルとした。次いで、実施例２と同様にして温度サイクル試験を行った。その結果、１次実装部は反りが大きく、１５００サイクルで破壊し、２次実装部も熱応力によって１０００サイクルで断線した。
【図面の簡単な説明】
【００６２】
【図１】本発明の分割積層型配線基板の構造を示す概略部分断面図である。
【図２】本発明の分割積層型配線基板の平面図である。
【図３】本発明の他の分割積層型配線基板の平面図である。
【図４】本発明のさらに他の分割積層型配線基板の平面図である。
【符号の説明】
【００６３】
１・・・第１の配線基板
２、３２・・・積層基板
２ａ、２ｂ、２ｃ、３２ａ、３２ｂ、３２ｃ・・・絶縁基板
３・・・半導体素子搭載用接続パッド
４・・・第２配線基板搭載用接続パッド
５・・・ビアホール導体
７・・・コンデンサ
７ａ、７ｂ・・・コンデンサ電極
３１・・・第２の配線基板
３３・・・第１配線基板搭載用接続パッド
３４・・・プリント配線基板搭載用接続パッド
３６・・・内部配線層
５１・・・プリント配線基板
５３・・・接続パッド
１０１、１０２・・・半田
Ａ・・・残部
Ｃ・・・中央部
Ｅ・・・コーナー部
Ｓ・・・周囲部
【図１】
2006196673.tif 000005
【図２】
2006196673.tif 000006
【図３】
2006196673.tif 000007
【図４】
2006196673.tif 000008