(57)【要約】      （修正有） 【課題】所定の転送遅延が得られる移動局装置の提供。【解決手段】  パラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置であって、第１のユニットに設けられ、パラレルデータをシリアルデータに変換するパラレルシリアル変換手段ＰＳ１と、第２のユニットに設けられ、前記シリアルデータをパラレルデータに変換するシリアルパラレル変換手段ＳＰ１と、前記シリアルパラレル変換手段ＳＰ１の出力データを一時的に保持するバッファ手段ＢＵＦ１と、前記パラレルシリアル変換手段ＰＳ１にパラレルデータが入力した時点から所定時間Ｔ１の経過後に転送完了信号ＯＤＳＦＰ１を出力する完了信号生成手段２０Ａと、該転送完了信号に基づいて前記出力データの処理を行う処理手段１２と、を備える。【選択図】  図１
2006340124.tif 000002
【特許請求の範囲】
【請求項１】
パラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置であって、
第１のユニットに設けられ、パラレルデータをシリアルデータに変換するパラレルシリアル変換手段と、
第２のユニットに設けられ、前記シリアルデータをパラレルデータに変換するシリアルパラレル変換手段と、
前記シリアルパラレル変換手段の出力データを一時的に保持するバッファ手段と、
前記パラレルシリアル変換手段にパラレルデータが入力した時点から所定時間の経過後に転送完了信号を出力する完了信号生成手段と、
該転送完了信号に基づいて前記出力データの処理を行う処理手段と、
を備えることを特徴とするシリアルデータ転送装置。
【請求項２】
前記パラレルシリアル変換手段にパラレルデータが入力した時点から前記シリアルパラレル変換手段に当該データのパラレルデータが出力されるまでの時間変動幅をカバーする所定時間幅のウィンドウ信号を生成するウィンドウ生成手段と、
前記ウィンドウ信号と、前記シリアルパラレル変換手段にパラレルデータが出力された時点とを比較して、前記所定時間幅を外れたことによりアラーム信号を出力するアラーム検出手段と、
を更に備えることを特徴とする請求項１記載のシリアルデータ転送装置。
【請求項３】
前記パラレルシリアル変換手段にパラレルデータが入力した時点から前記転送完了信号を出力するまでの時間を外部より設定可能に構成したことを特徴とする請求項１記載のシリアルデータ転送装置。
【請求項４】
前記ウィンドウ信号の時間幅を外部より設定可能に構成したことを特徴とする請求項２記載のシリアルデータ転送装置。
【請求項５】
基地局装置からの下り送信信号を移動局装置で受信及び解析すると共に、該移動局装置で生成し、かつ基地局装置に送信した下り送信電力制御情報に従って該基地局装置が自局の下り送信電力制御を行う移動通信システムの前記移動局装置において、
前記基地局装置からの下り送信信号を受信及び解析する下り信号処理経路、又は前記移動局装置で生成した送信電力制御情報を基地局装置に送信する上り信号処理経路に設けられ、かつパラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置であって、前記第１のユニットに設けられ、パラレルデータをシリアルデータに変換するパラレルシリアル変換手段と、前記第２のユニットに設けられ、前記シリアルデータをパラレルデータに変換するシリアルパラレル変換手段と、前記シリアルパラレル変換手段の出力データを一時的に保持するバッファ手段と、前記パラレルシリアル変換手段にパラレルデータが入力した時点から所定時間の経過後に転送完了信号を出力する完了信号生成手段と、該転送完了信号に基づいて前記出力データの処理を行う処理手段と、を備えるもの、を備えたことを特徴とする移動局装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリアルデータ転送装置及び該装置を備えた移動局装置に関し、更に詳しくは、パラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置及び該装置を備えた移動局装置に関する。
【０００２】
ＣＤＭＡ(Code Division Multiple Access)方式の下では、所謂遠近問題によるチャネル間信号干渉を避けるために、送信電力を適正な値に制御するところの所謂送信電力制御（ＴＰＣ：Transmit Power Control）が必須の機能となっている。第３世代（３ＧＰＰ：（3rd Generation Partnership Project）の移動通信システム（Ｗ−ＣＤＭＡ等）におけるダイバーシチ方式では、２本の送信アンテナを用いた閉ループ送信ダイバーシチ方式を採用しており、この内の下り閉ループ送信電力制御方式では、基地局からの下り送信信号を移動局で受信及び解析すると共に、該移動局で生成し、かつ前記基地局に送信した下り送信電力制御ＴＰＣ：Transmit Power Control）情報に従って該基地局が自局の下り送信電力制御を行う。このようなシステムでは、基地局は自局の送信から所定時間以内に移動局からのＴＣＰデータを受信する必要がある。
【背景技術】
【０００３】
図７は従来技術を説明する図で、移動局における上り下りの信号処理を一般化して示している。この装置は３つのパッケージＰＫＧ１〜３からなっており、下り処理データ１を処理回路１１，１２で処理して処理データ２を出力すると共に、処理回路１２で生成した応答データ（ＴＰＣデータ）をＰＫＧ３で上り処理データ３に付加及び多重してＰＫＧ１に転送し、更に処理回路１４で処理して上り処理データ４として出力するものである。
【０００４】
従来は、上記各ＰＫＧ間における処理データはパラレル転送されていたが、近年では、ＳerＤes（Serializer-DeSerializer）技術を内蔵するシリアル伝送デバイスの高速化（３Ｇbps程度）が進んでおり、これよってＰＫＧ間における信号のやり取りや配線を大幅に簡素化できる。
【０００５】
図７において、ＰＳ１は低速パラレル信号を１本の高速シリアル信号に変換するパラレルシリアル変換器(SERializer)、ＳＰは高速シリアル信号を受信して、クロックとデータを復元し、そのデータを多数の低速パラレル信号に再構成するシリアルパラレル変換器(DESerializer)である。これらのデバイスは公知のＳerＤesデバイス（例えばCypress Semiconductor Corporation CYP15G0401DXB）により実現可能である。
【０００６】
一般に、ＳerＤesデバイスは内部に独自のＰＬＬ回路を備えており、それぞれは独自の位相でシリアル／パラレル変換を行う。このため、ＰＳ１にパラレルデータが入力すると、これを独自の位相でシリアルデータに変換し、高速で送信する。一方、ＳＰ１では、シリアルデータが入力すると、これを独自の位相でパラレルデータに変換し、出力する。これらの変換位相は装置やＰＫＧに対する電源ＯＮ時の立ち上げ条件(電源投入順序・リセット解除時間等)の相違によって異なるため、処理回路１１から処理回路１２への実際のデータ転送遅延時間Ｔ１’は電源ＯＮ／ＯＦＦの度に異なってくる。上り信号路のデータ転送遅延時間Ｔ３’についても同様である。このため、外部装置から見ると、処理データ１の入力後、その応答データを含む処理データ４を受け取るまでの遅延時間｛Ｔ１’＋Ｔ２（固定）＋Ｔ３’｝が変動してしまう。従って、処理データ１の送信から処理データ４の受信までの遅延時間を一定化する事が困難となる。
【０００７】
なお、従来は、伝送すべきパラレル信号から周期的にラッチて形成したシリアルラッチ
コード信号を別途転送すると共に、受信側ではシリアルラッチコード信号に基づき受信したパラレル信号のビットずれ量を検出し、パラレル信号のスキュー調整を行うパラレル信号伝送装置が知られている（特許文献１）。
【特許文献１】特開２００３−２３４１６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記従来技術の問題点に鑑みなされたものであり、その目的とする所は、パラレルデータをシリアル転送しても所定の転送遅延が得られるシリアルデータ転送装置及び該装置を備えた移動局装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題は例えば図１の構成により解決される。即ち、本発明（１）のシリアルデータ転送装置は、パラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置であって、第１のユニットに設けられ、パラレルデータをシリアルデータに変換するパラレルシリアル変換手段ＰＳ１と、第２のユニットに設けられ、前記シリアルデータをパラレルデータに変換するシリアルパラレル変換手段ＳＰ１と、前記シリアルパラレル変換手段ＳＰ１の出力データを一時的に保持するバッファ手段ＢＵＦ１と、前記パラレルシリアル変換手段ＰＳ１にパラレルデータが入力した時点から所定時間Ｔ１の経過後に転送完了信号ＯＤＳＦＰ１を出力する完了信号生成手段２０Ａと、該転送完了信号に基づいて前記出力データの処理を行う処理手段１２と、を備えるものである。
【００１０】
本発明（１）によれば、独自の位相で動作するシリアル転送手段を採用しても、パラレルシリアル変換手段ＰＳ１にパラレルデータが入力した時点からバッファ手段ＢＵＦ１の出力データを利用可能とするまでの遅延時間Ｔ１を一定にできるため、システムとして安定なデータ処理を行える。
【００１１】
本発明（２）では、上記本発明（１）において、前記パラレルシリアル変換手段にパラレルデータが入力した時点から前記シリアルパラレル変換手段に当該データのパラレルデータが出力されるまでの時間変動幅をカバーする所定時間幅のウィンドウ信号を生成するウィンドウ生成手段と、前記ウィンドウ信号と、前記シリアルパラレル変換手段にパラレルデータが出力された時点とを比較して、前記所定時間幅を外れたことによりアラーム信号を出力するアラーム検出手段と、を更に備える。従って、実際のデータシリアル転送が正常に行われたか否かを容易に監視できる。
【００１２】
本発明（３）では、上記本発明（１）において、前記パラレルシリアル変換手段にパラレルデータが入力した時点から前記転送完了信号を出力するまでの時間を外部より設定可能に構成したものである。従って、固定遅延時間Ｔ１を任意設定できる。
【００１３】
本発明（４）では、上記本発明（２）において、前記ウィンドウ信号の時間幅を外部より設定可能に構成したものである。従って、様々な仕様に従うシリアル転送を適正に監視できる。
【００１４】
本発明（５）の移動局装置は、基地局装置からの下り送信信号を移動局装置で受信及び解析すると共に、該移動局装置で生成し、かつ基地局装置に送信した下り送信電力制御情報に従って該基地局装置が自局の下り送信電力制御を行う移動通信システムの前記移動局装置において、前記基地局装置からの下り送信信号を受信及び解析する下り信号処理経路、又は前記移動局装置で生成した送信電力制御情報を基地局装置に送信する上り信号処理
経路に設けられ、かつパラレルデータを処理する第１，第２のユニット間に介在して処理データをシリアル転送するシリアルデータ転送装置であって、前記第１のユニットに設けられ、パラレルデータをシリアルデータに変換するパラレルシリアル変換手段と、前記第２のユニットに設けられ、前記シリアルデータをパラレルデータに変換するシリアルパラレル変換手段と、前記シリアルパラレル変換手段の出力データを一時的に保持するバッファ手段と、前記パラレルシリアル変換手段にパラレルデータが入力した時点から所定時間の経過後に転送完了信号を出力する完了信号生成手段と、該転送完了信号に基づいて前記出力データの処理を行う処理手段と、を備えるもの、を備えたものである。従って、例えばＣＤＭＡ方式における下りラインの送信電力制御を適正に行える。
【発明の効果】
【００１５】
以上述べた如く本発明によれば、独自の位相で動作するシリアル転送手段を採用しても、パラレルシリアル変換手段にパラレルデータが入力した時点からバッファ手段の出力データを利用可能とするまでの遅延時間Ｔ１を一定にできるため、システムとして安定なデータ処理を行える。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図１は実施の形態による情報処理システムのブロック図で、下りの処理データ１に対する応答データを好ましくは一定時間で上りの処理データ３に付加及び多重して返送する場合を示している。
【００１７】
図において、この装置は３つのパッケージＰＫＧ１〜ＰＫＧ３からなっており、１１〜１４は主信号データの処理回路、ＰＳは処理データのパラレルシリアル変換器（ＳerＤesで構成）、ＳＰは転送データのシリアルパラレル変換器（ＳerＤesで構成）、ＢＵＦはシリアルパラレル変換器の出力データを一時的に保持するバッファ回路、２０はＰＳにパラレルデータが入力した時点からＳＰに当該データのパラレルデータが出力されるまでの時間を監視すると共に、ＢＵＦによるデータ保持を含めたトータルのシリアル転送遅延時間Ｔ１を一定に補償する遅延検出挿入回路である。以下、動作を説明する。
【００１８】
下りデータの伝送路処理において、処理回路１１は入力の処理データ１をパラレル処理してＰＳ１にパラレル出力する。その際には、複数のパラレルデータを一定速度でバースト出力すると共に、先頭のパラレルデータの所定ビットＦＰ＝１（真）にする。ＰＳ１は入力の各パラレルデータを独自の位相でシリアルデータに変換し、得られた一連のシリアルデータをバースト送信する。これを受けたＳＰ１では、入力のシリアルデータを独自の位相でパラレルデータに変換（再生）すると共に、その際には、前記先頭の送信ＦＰビットに対応する受信ＦＰビットＤＲＦＰが受信先頭パラレルデータの同位置に再生される。ＰＳ１に送信ＦＰビットが入力されて後、ＳＰ１に受信ＦＰビットが再生されるまでの時間Ｔ１’はＰＳ１とＳＰ１の各動作位相に応じて様々となるため、ＳＰ１の出力パラレルデータを一時的にＢＵＦ１に記憶する。
【００１９】
遅延検出挿入回路２０Ａは処理回路１１出力のＦＰビット信号（ＤＳＦＰ）を検出して後、一定時間Ｔ１（＞Ｔ１’）を経過した時点でタイミング信号ＯＤＳＦＰ１を出力すると共に、処理回路１２は、遅延検出挿入回路２０Ａからのタイミング信号ＯＤＳＦＰ１の出力を待って、ＢＵＦ１のパラレルデータを入力し、処理する。従って、実際のシリアル転送遅延時間Ｔ１’がどのように変化しても、タイミング補償後の遅延時間Ｔ１を一定にできる。好ましくは、この遅延時間Ｔ１は、ＰＳ１にパラレルデータが入力した時点からＳＰ１に当該データのパラレルデータが出力されるまでの実際の遅延時間Ｔ１’の内、正常な範囲の最大のものよりも大きく選ばれる。
【００２０】
なお、実際の遅延時間Ｔ１’が正常な範囲を超えて変化した場合は、これを検出してエラー信号ＯＷＩＮＥＲＲ１を出力する。従って、データシリアル転送の安全を容易に監視できる。そして、処理回路１２は自己の処理データをＰＳ２に出力すると共に、入力データに基づき生成した所定の応答データを処理回路１３に出力する。なお、処理回路１２による応答データの生成及び処理回路３へのデータ出力はパラレル処理により略一定の時間Ｔ２で行われる。
【００２１】
上りデータの伝送路処理において、処理回路１３はＳＰ２からの一連のパラレルデータをパラレル処理してＰＳ３にパラレル出力する。その際には、複数のパラレルデータを一定速度でバースト出力すると共に、最初のパラレルデータの所定ビットＦＰ＝１（真）にする。そして、処理回路１２からの応答データが入力した場合には、処理データ３に該応答データを付加及び多重してＰＳ３にパラレル出力する。
【００２２】
ＰＳ３は処理回路１３の出力データを独自の位相でシリアルデータに変換し、得られた一連のシリアルデータをバースト送信する。これを受けたＳＰ３は入力のシリアルデータを独自の位相でパラレルデータに変換し、ＢＵＦ２に出力する。そして、上記同様にして、ＰＳ３に送信ＦＰビットが入力されて後、ＳＰ３に受信ビットＤＲＦＰが再生されるまでの時間Ｔ３’はＰＳ３とＳＰ３の各動作位相に応じて様々となる。これを補償するため、ＢＵＦ２は入力のパラレルデータを一時的に記憶する。
【００２３】
遅延検出挿入回路２０Ｂは処理回路１３出力のＦＰビット信号（ＤＳＦＰ）を検出して後、一定時間Ｔ３（＞Ｔ３’）を経過した時点でタイミング信号ＯＤＳＦＰ２を出力する。処理回路１４は、遅延検出回路２０Ｂからのタイミング信号ＯＤＳＦＰ２の出力を待って、ＢＵＦ２のパラレルデータを入力し、処理する。従って、実際のシリアル転送遅延時間Ｔ３’がどのように変化しても、タイミング補償後の遅延時間Ｔ３を一定にできる。
【００２４】
なお、実際の遅延時間Ｔ３’が所定範囲を超えて変化した場合には、これを検出してエラー信号ＯＷＩＮＥＲＲ２を出力する。従って、実際のシリアル転送遅延Ｔ３’がどのように変化しても、処理データ１の入力からその応答データを含む処理データ４が返送されるまでのトータルの遅延時間（Ｔ１＋Ｔ２＋Ｔ３）を安全に一定にできる。
【００２５】
図２は実施の形態による遅延検出挿入回路のブロック図で、この回路には、共通のクロック信号ＣＬＫ６１Ｍ（６１．４４ＭＨｚ）とシステムリセット信号ＲＳＴとが入力している。以下、動作を説明する。シフトレジスタＳＲ１からエッジ検出回路ＥＤＧまでの回路により、入力信号ＤＳＦＰの立ち上がりエッジを検出する。図３にその動作タイミングチャートを示す。
【００２６】
シフトレジスタＳＲ１は入力の送信ＦＰビット信号ＤＳＦＰをシフトして１クロックづつ位相の遅れたＦＰビット信号Ｑ１〜Ｑ４を出力する。ＡＮＤゲート回路Ａ１はＳＲ１の出力のＡＮＤをとり、その出力のＦＰ検出パルスＡ１をエッジ検出回路ＥＧＤに入力する。エッジ検出回路ＥＧＤはＦＰ検出パルスＡ１の立ち上がりエッジを検出してＣＬＫ６１Ｍに同期したエッジ検出パルスＥＦＰを出力する。
【００２７】
なお、図３の点線で示す如く、入力信号ＤＳＦＰのパルス幅が所定よりも短い（ノイズ等）の場合には、ＡＮＤゲート回路Ａ１を満足せず、よってエッジ検出パルスＥＦＰは生成されない。
【００２８】
図２に戻り、カウンタＣＴＲからセレクタＳＥＬ２よりなる系統は一定の遅延タイミングＴ１（出力パルスＯＤＳＦＰ）を生成する。また、カウンタＣＴＲからセレクタＳＥＬ１よりなる系統は受信再生ＦＰビットＤＲＦＰのシリアル転送遅延Ｔ１’が所定の時間幅
以内に入っているか否かを検査するためのウィンドウ信号ＷＩＮＤを形成する。図４にこれらの動作タイミングチャートを示す。
【００２９】
カウンタＣＴＲはＣＬＫ６１Ｍによりカウント０〜ｎ（例えばｎ＝４０９６）の範囲で自走している。このカウント周期を時間で言うと６６．６７μｓである。デコーダＤＥＣはカウンタＣＴＲのカウント出力Ｑをデコードして各所定のタイミングに所定のパルス信号を出力する。
【００３０】
トリガパルス信号ＴＰは、ＣＴＲのカウント値が例えばｎ−１のタイミングに発生し、シフトレジスタＳＲ２に入力する。ＳＲ２は入力のトリガパルス信号ＴＰをＣＬＫ６１Ｍにより順にシフトして１クロックづつ位相の遅れた一連のパルス信号Ｑ１〜Ｑｎ（例えばｎ＝３２）を形成する。セレクタＳＥＬ１はパルス信号Ｑ１〜Ｑｎの何れか一つを選択して、外部に対応する遅延位相のＦＰ信号ＯＤＳＦＰを出力する。ＦＰ信号ＯＤＳＦＰの遅延時間Ｔ１は外部から与える選択信号ＩＤＥＬＹにより任意設定可能である。
【００３１】
一方、複数種のパルス幅を有する各ウィンドウ信号ＷＩＮｓはセレクタＳＥＬ１に入力しており、外部からのウィンドウ幅選択信号ＷＩＤＴＨによって、これらのいずれか一つが選択出力される。図４において、ウィンドウ幅としては、ＣＴＲのカウント出力ｎを中心にして、前後２クロック幅〜前後８クロック幅までが任意選択可能である。
【００３２】
図５に以上の構成からなる情報処理システムの一例のシステム動作を示す。送信ＦＰビットＤＳＦＰの入力によりカウンタＣＲＴがリセットされ、その後はカウント値０〜ｎを繰り返し計数する。また、各周期では所定幅のウィンドウ信号ＷＩＮＤが発生し、ＳＲ２からは一連のパルス信号が出力される。ＯＤＳＦＰの出力位相（遅延）は任意選択可能であり、何れかを選択すると、固定遅延Ｔ１が得られる。
【００３３】
この状態では、ＰＳ１とＳＰ１の各動作位相の組み合わせに応じてＦＰビット信号の実際のシリアル伝送遅延Ｔ１’はｄｅｌａｙ（１）の場合もあるし、ｄｅｌａｙ（２）の場合もある。何れもウィンドウＷＩＮＤ内に収まっており、この場合の固定遅延はＴ１である。なお、実際のシリアル伝送遅延Ｔ１’がｄｅｌａｙ（３）の場合は、ウィンドウＷＩＮＤからはみ出しており、シリアル転送の安全を保証できない。この場合はエラー信号ＯＷＩＮＥＲＲが出力される。
【００３４】
図６は実施の形態による移動端末への適用例を示す図で、基地局５０からの下り送信信号を移動局３０で受信及び解析すると共に、該移動局３０で生成し、かつ基地局５０に送信した下り送信電力制御情報に従って該基地局５０が自局の下り送信電力制御を行う移動通信システムへの適用例を示している。３ＧＰＰ等の規定に従う移動端末では、処理データ１を下り受信データ、処理データ４を上り送信データと考えた場合に、規定により、下り受信データを受信してからその応答データを含む上り送信データを送出する迄の遅延時間が規定されている。従って、この移動端末内でシリアル転送を行う場合には、その遅延時間が固定されている必要がある。
【００３５】
図６において、主な信号処理回路を述べると、３１はアンテナ、３２はＲＦ受信部、３３は下り受信信号の逆拡散部、３４は自局宛複数パスの受信信号を同相合成するＲＡＫＥ合成部、３５は下り受信信号の信号対干渉比（ＳＩＲ：Signal to Interference Ratio）を測定するＳＩＲ測定部、３６は受信ＳＩＲと目標ＳＩＲを比較してその差分ＳＩＲを生成する比較部、３７は差分ＳＩＲに従って受信ＳＩＲを目標ＳＩＲに近づけるための下り送信電力制御情報（ＴＰＣデータ）を生成するＴＰＣ生成部、４０は上り送信データに前記ＴＰＣデータを付加及び多重する多重部、４１は上り送信データの拡散部、４２はＲＦ送信部、４３は下り送信電力制御情報の生成制御を行う制御部である。
【００３６】
係る構成により、基地局１０から送信した既知のパイロット信号に基き、移動局３０で受信ＳＩＲを測定すると共に、これを目標ＳＩＲと比較する。受信ＳＩＲが目標ＳＩＲ以下の場合には「ＵＰ」命令を、また目標ＳＩＲを超える場合は「ＤＯＷＮ」命令をＴＰＣデータとして生成し、これを上り回線に送信（フィードバック）する。基地局５０では受信したＴＰＣデータに従って移動局３０宛チャネルデータの送信電力を「ＵＰ」又は「ＤＯＷＮ」させる。この場合に、ＴＰＣデータは上りフレームを構成するスロット毎に受信されるため、このような操作が１秒間に１５００回程度行われる。
【００３７】
本実施の形態によれば、これらの主信号処理回路は３つのパッケージＰＫＧ１〜ＰＫＧ３に分散配置されており、ＰＫＧ１−ＰＫＧ２間の下り主信号をＰＳ１−ＳＰ１によりシリアル転送し、またＰＫＧ３−ＰＫＧ１間の上り主信号をＰＳ３−ＳＰ３によりシリアル転送するように構成されている。従って、規格に従う一定の遅延時間を達成できる。
【００３８】
なお、基地局５０における実際の応答遅延は、該基地局５０と移動局３０との間の距離によっても異なってくる。そこで、基地局５０の側からトータルの遅延時間を制御できるように、基地局５０の側からリモートで遅延時間Ｔ１の設定データＩＤＥＬＡＹやウィンドウ幅の設定データＷＩＤＴＨを自動設定できるように構成しても良い。
【００３９】
また、上記本発明の移動端末への適用例をのべたが、本発明は基地局装置を含む他の様々な装置における処理データのシリアル転送にも適用できることは言うまでも無い。
【００４０】
また、上記本発明に好適なる実施の形態を述べたが、本発明思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【図面の簡単な説明】
【００４１】
【図１】実施の形態による情報処理システムのブロック図である。
【図２】実施の形態による遅延検出挿入回路のブロック図である。
【図３】実施の形態による情報処理システムの動作タイミングチャート（１）である。
【図４】実施の形態による情報処理システムの動作タイミングチャート（２）である。
【図５】実施の形態による情報処理システムの動作タイミングチャート（３）である。
【図６】実施の形態による移動端末への適用例を示す図である。
【図７】従来技術を説明する図である。
【符号の説明】
【００４２】
１１〜１４  処理回路
２０Ａ，２０Ｂ  遅延検出挿入回路
３０  移動局
５０  基地局
【図１】
2006340124.tif 000003
【図２】
2006340124.tif 000004
【図３】
2006340124.tif 000005
【図４】
2006340124.tif 000006
【図５】
2006340124.tif 000007
【図６】
2006340124.tif 000008
【図７】
2006340124.tif 000009