(57)【要約】【課題】工程中に蓄積された電荷による影響をなくして画質を向上させた薄膜トランジスタ表示板及びその製造方法を提供する。【解決手段】基板１１０上にゲート電極１２４、ソース電極１７３、ドレイン電極１７５、及び半導体層１５１、１５４を含む薄膜トランジスタを形成し、薄膜トランジスタ上に第１保護膜１８０ｑを形成し、その上に透明導電体膜及び感光膜を形成する。感光膜をパターニングしてマスクとし、透明導電体膜をエッチングして第１保護膜１８０ｑの一部を露出させると共にドレイン電極１７５と連結される画素電極１９０を形成する。その後感光膜及び露出された第１保護膜１８０ｑをアッシングすることで第１保護膜１８０ｑの露出された部分の表層を除去することで蓄積された電荷を一緒に除去する。その後感光膜を除去する。【選択図】図２
2006201781.tif 000002
【特許請求の範囲】
【請求項１】
基板上にゲート電極、ソース電極、ドレイン電極、及び半導体層を含む薄膜トランジスタを形成する段階と、
前記ソース電極及び前記ドレイン電極上に第１保護膜を形成する段階と、
前記第１保護膜上に透明導電体膜を形成する段階と、
前記透明導電体膜上に感光膜を形成する段階と、
前記感光膜をマスクとして前記透明導電体膜をエッチングして前記ドレイン電極と連結される画素電極を形成すると共に、前記第１保護膜の一部を露出させる段階と、
前記感光膜及び前記露出された第１保護膜をアッシングする段階と、
前記感光膜を除去する段階と、を含む薄膜トランジスタ表示板の製造方法。
【請求項２】
前記アッシングする段階は、前記第１保護膜の上部面が前記画素電極の下部面より低くなるまで行われる請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項３】
前記第１保護膜は有機物質からなる請求項２に記載の薄膜トランジスタ表示板の製造方法。
【請求項４】
前記薄膜トランジスタを形成する段階は、前記第１保護膜の下部に第２保護膜を形成する段階を含む請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項５】
前記第２保護膜は無機物質からなる請求項４に記載の薄膜トランジスタ表示板の製造方法。
【請求項６】
前記半導体層上に抵抗性接触部材を形成する段階をさらに含む請求項１に記載の薄膜トランジスタ表示板の製造方法。
【請求項７】
前記半導体層、前記ソース電極、前記ドレイン電極、及び前記抵抗性接触部材を形成する段階は、
ゲート絶縁膜、真性非晶質シリコン層、及び不純物非晶質シリコン層を順次に積層する段階と、
前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を順次にエッチングして前記半導体層及び不純物半導体層を形成する段階と、
金属膜を積層する段階と、
前記金属膜をエッチングして前記ソース電極及び前記ドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極で覆われずに露出された前記不純物半導体層部分を除去して前記抵抗性接触部材を形成する段階と、をさらに含む請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項８】
前記半導体層、前記ソース電極、前記ドレイン電極、及び前記抵抗性接触部材を形成する段階は、
真性非晶質シリコン層、不純物非晶質シリコン層、及び前記不純物非晶質シリコン層上に金属膜を順次に積層する段階と、
前記金属膜、前記不純物非晶質シリコン層、及び前記真性非晶質シリコン層を順次にエッチングして前記半導体層及び不純物半導体層を形成する段階と、
前記金属膜をエッチングして前記ソース電極及び前記ドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極で覆われずに露出された前記不純物半導体層部分を除去して前記抵抗性接触部材を形成する段階と、をさらに含む請求項６に記載の薄膜トランジスタ表示板の製造方法。
【請求項９】
基板上に真性領域及び不純物領域を含む半導体層を形成する段階と、
前記半導体層上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に前記真性領域と重畳するゲート線を形成する段階と、
前記ゲート線及びゲート絶縁膜を覆う層間絶縁膜を形成する段階と、
前記層間絶縁膜上に前記不純物領域と連結されているデータ線を形成する段階と、
前記層間絶縁膜上に互いに分離されて前記半導体層の不純物領域と各々連結されている前記データ線及びドレイン電極を形成する段階と、
前記ドレイン電極及びデータ線を覆う保護膜を積層する段階と、
前記保護膜上に透明導電膜を形成する段階と、
前記透明導電膜上に感光膜を形成する段階と、
前記感光膜をマスクとして前記透明導電体膜をエッチングして前記保護膜の一部を露出させると共に、前記ドレイン電極と連結される画素電極を形成する段階と、
前記感光膜及び前記露出された保護膜をアッシングする段階と、
前記感光膜を除去する段階と、を含む薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記アッシングする段階は、前記保護膜の上部面が前記画素電極の下部面より低くなるまで行われる請求項９に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記保護膜は有機物質からなる請求項１０に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
絶縁基板と、
前記絶縁基板上に形成されていて、ゲート電極、ソース電極、及びドレイン電極を含む薄膜トランジスタと、
前記ソース電極及び前記ドレイン電極上に形成されていて、第１部分及び第２部分に分割されて、第１接触孔を含む第１保護膜と、
前記第１保護膜の前記第１部分上に形成されていて、前記第１接触孔を通じて前記ドレイン電極の一部と電気的に連結されている画素電極と、を含み、
前記第１保護膜の第２部分の表面は、前記画素電極の下部の前記第１部分の表面より低い薄膜トランジスタ表示板。
【請求項１３】
前記第１保護膜は有機膜からなる請求項１２に記載の薄膜トランジスタ表示板。
【請求項１４】
前記第１保護膜は感光性がある請求項１２に記載の薄膜トランジスタ表示板。
【請求項１５】
前記第１保護膜の下部に形成されていて、前記第１接触孔と対応する位置に第２接触孔が形成されている第２保護膜をさらに含む、請求項１２に記載の薄膜トランジスタ表示板。
【請求項１６】
前記第２保護膜は窒化膜からなる、請求項１５に記載の薄膜トランジスタ表示板。
【請求項１７】
前記半導体層は、真性半導体層及び不純物半導体層を含む請求項１２に記載の薄膜トランジスタ表示板。
【請求項１８】
絶縁基板、
前記絶縁基板上に形成されていて、真性領域及び不純物領域を含む半導体層と、
前記半導体層上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成されていて、前記真性領域と重畳しているゲート線と、
前記ゲート線及びゲート絶縁膜を覆っている層間絶縁膜と、
前記層間絶縁膜上に形成されていて、ソース電極を含むデータ線及び前記データ線と分離されているドレイン電極と、
前記ドレイン電極及びデータ線上に形成されていて、第１部分及び第２部分に分割されて、第１接触孔を含む保護膜と、
前記保護膜の前記第１部分上に形成されていて、前記第１接触孔を通じて前記ドレイン電極の一部と電気的に連結されている画素電極と、を含み、
前記保護膜の第２部分の上部面は、前記画素電極の下部面より低い薄膜トランジスタ表示板。
【請求項１９】
前記保護膜は有機膜からなる請求項１８に記載の薄膜トランジスタ表示板。
【請求項２０】
前記第１保護膜は感光性がある請求項１９に記載の薄膜トランジスタ表示板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板及び薄膜トランジスタ表示板の製造方法に関する。
【背景技術】
【０００２】
半導体素子は、集積化されるほど半導体素子の面積を最適化して配線を多層に形成するのが好ましい。この時、層間の絶縁膜は、配線を通じて伝達される信号の干渉を最少化するために、電率が低い物質で形成するのが好ましく、互いに同一な信号が伝達される異なる層の配線は、絶縁膜に形成された接触孔を通じて電気的に連結される。
【０００３】
液晶表示装置や有機発光表示装置などの平板表示装置は、各画素を制御するために、このような半導体素子及び有機絶縁膜の構造を採用している。特に、画素の開口率を高めるために、画素電極を配線と重畳するように形成して、これらの間に発生する寄生容量を減少させるために、両者に挟まっている絶縁膜を誘電率が低い有機物で形成する。
【０００４】
有機膜は、通常、感光性がある物質を使用して、別途のエッチング工程は行わずに露光及び現象だけを行って所望の形状に形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、有機膜を使用する場合、その後のエッチング工程やアルゴン（Ａｒ）プラズマ処理などによって、露出された有機膜の表面に電荷が発生する。このように発生した電荷は、なかなか消滅せず、最終製品となった後でも平板表示装置の動作に影響を与えて、残像などの画像不良発生の原因となることがある。
【０００６】
本発明が目的とする技術的課題は、製造工程中に発生した電荷の影響をなくし、平板表示装置の画質を向上させることにある。
【課題を解決するための手段】
【０００７】
このような問題点を解決するために、本発明による薄膜トランジスタ表示板の製造方法は、基板上にゲート電極、ソース電極、及びドレイン電極を含む薄膜トランジスタを形成する段階と、前記ソース電極及びドレイン電極上に第１保護膜を形成する段階と、前記第１保護膜上に透明導電体膜を形成する段階と、前記透明導電体膜上に感光膜を形成する段階と、前記感光膜をマスクとして前記透明導電体膜をエッチングして前記第１保護膜の一部を露出させる段階と、前記感光膜及び前記露出された第１保護膜をアッシングする段階と、前記感光膜を除去して前記ドレイン電極に連結される画素電極を形成する段階と、を含む。
【０００８】
前記アッシングする段階は、前記第１保護膜の上部面が前記画素電極の下部面より低くなるまで行うのが好ましい。
【０００９】
前記第１保護膜は有機物質からなるのが好ましい。
【００１０】
前記薄膜トランジスタを形成する段階は、前記第１保護膜の下部に第２保護膜を形成する段階を含むことができる。この時、前記第２保護膜は無機物質からなるのが好ましい。
【００１１】
前記半導体層上に抵抗性接触部材を形成する段階をさらに含むことができる。
【００１２】
前記半導体層、ソース電極、ドレイン電極、及び前記抵抗性接触部材を形成する段階は、ゲート絶縁膜、真性非晶質シリコン層、及び不純物非晶質シリコン層を順次に積層する段階と、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を順次にエッチングして前記半導体層及び不純物半導体層を形成する段階と、金属膜を積層する段階と、前記金属膜をエッチングして前記ソース電極及び前記ドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極で覆われずに露出された前記不純物半導体層部分を除去して前記抵抗性接触部材を形成する段階と、をさらに含むことができる。
【００１３】
また、前記半導体層、ソース電極、ドレイン電極、及び前記抵抗性接触部材を形成する段階は、真性非晶質シリコン層及び不純物非晶質シリコン層、そして前記不純物非晶質シリコン層上に金属膜を順次に積層する段階と、前記金属膜、前記不純物非晶質シリコン層、及び前記真性非晶質シリコン層を順次にエッチングして前記半導体層及び不純物半導体層を形成する段階と、前記金属膜をエッチングして前記ソース電極及び前記ドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極で覆われずに露出された前記不純物半導体層部分を除去して前記抵抗性接触部材を形成する段階と、をさらに含むことができる。
【００１４】
本発明の他の特徴による薄膜トランジスタ表示板の製造方法は、基板上に真性領域及び不純物領域を含む半導体層を形成する段階と、前記半導体層上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記真性領域と重畳するゲート線を形成する段階と、前記ゲート線及びゲート絶縁膜を覆う層間絶縁膜を形成する段階と、前記層間絶縁膜上に前記不純物領域と連結されているデータ線を形成する段階と、前記層間絶縁膜上に前記データ線と分離されて前記不純物領域と連結されているドレイン電極を形成する段階と、前記ドレイン電極及びデータ線を覆う保護膜を積層する段階と、前記保護膜上に透明導電体膜を形成する段階と、前記透明導電体膜上に感光膜を形成する段階と、前記感光膜をマスクとして前記透明導電体膜をエッチングして前記保護膜の一部を露出させると共に、前記ドレイン電極と連結される画素電極を形成する段階と、前記感光膜及び前記露出された保護膜をアッシングする段階と、前記感光膜を除去する段階と、を含む。
【００１５】
前記アッシングする段階は、前記保護膜の上部面が前記画素電極の下部面より低くなるまで行われるのが好ましい。
【００１６】
前記保護膜は有機物質からなるのが好ましい。
【００１７】
本発明の他の特徴による薄膜トランジスタ表示板は、絶縁基板、前記絶縁基板上に形成されていて、ゲート電極、ソース電極、及びドレイン電極を含む薄膜トランジスタ、前記ソース電極及び前記ドレイン電極上に形成されていて、第１部分及び第２部分に分割されて、第１接触孔を含む第１保護膜、そして前記第１保護膜の前記第１部分上に形成されていて、前記第１接触孔を通じて前記データ線の一部と電気的に連結されている画素電極を含み、前記第１保護膜の第２部分の上部面は、前記画素電極の下部面より低い。
【００１８】
前記第１保護膜は有機膜からなって、感光性があるものが好ましい。
【００１９】
前記第１保護膜の下部に形成されていて、前記第１接触孔と対応する位置に第２接触孔が形成されている第２保護膜をさらに含むことができ、この時、前記第２保護膜は窒化膜からなるのが好ましい。前記半導体層は、真性半導体層及び不純物半導体層を含むことができる。
【００２０】
本発明の他の特徴による薄膜トランジスタ表示板は、絶縁基板、前記絶縁基板上に形成されていて、真性領域及び不純物領域を含む半導体層、前記半導体層上に形成されているゲート絶縁膜、前記ゲート絶縁膜上に形成されていて、前記真性領域と重畳しているゲート線、前記ゲート線及びゲート絶縁膜を覆っている層間絶縁膜、前記層間絶縁膜上に形成されていて、ソース電極を含むデータ線及び前記データ線と分離されているドレイン電極、前記ドレイン電極及びデータ線上に形成されていて、第１部分及び第２部分に分割されて、第１接触孔を含む保護膜、そして前記保護膜の前記第１部分上に形成されていて、前記第１接触孔を通じて前記ドレイン電極の一部と電気的に連結されている画素電極を含み、前記保護膜の第２部分の上部面は、前記画素電極の下部面より低い。
【００２１】
前記保護膜は有機膜からなって、感光性があるのが好ましい。
【発明の効果】
【００２２】
本発明によれば、画素電極及び接触補助部材のための透明導電体膜をエッチングした後でアッシング工程を行って露出された上部保護膜（第１保護膜）の一部を除去する。これによって、上部保護膜の表面がアッシング工程によって取り除かれると共に蓄積されている電荷も一緒に除去することができる。したがって、工程中で蓄積された電荷による影響をなくし画質の悪化を防止することができる。
【００２３】
さらに本発明によれば、データ線、その下部の抵抗性接触層、及び半導体層を一つのマスクを利用して形成して、この過程でソース電極及びドレイン電極を分離することによって、製造工程が単純化される。
【発明を実施するための最良の形態】
【００２４】
以下、添付した図面を参照して、本発明の実施例について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
【００２５】
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体にわたって類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるとする時、これは他の部分の「直上」にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の「直上」にあるとする時、これは中間に他の部分がない場合を意味する。
【００２６】
以下、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、図面を参照して詳細に説明する。
【００２７】
図１及び図２は、本発明を適用した一実施例における薄膜トランジスタ表示板について説明するための図面である。
【００２８】
図１は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板における配線構成などを示す平面図であり、図２は図１に示したＩＩ−ＩＩ’線による断面図である。
【００２９】
ここで薄膜トランジスタ表示板とは、薄膜トランジスタが形成された基板を意味する。一般的に液晶表示装置は、薄膜トランジスタが形成された薄膜トランジスタ表示板（下部基板）と、共通電極が形成された共通電極表示板（上部基板）と、これらの表示板の間に注入された液晶層からなる。ここで説明する実施例は、液晶表示装置用の薄膜トランジスタ表示板であって薄膜トランジスタが形成された基板側である。その他の構成（例えば液晶層、及び共通電極やカラーフィルターが形成される側の上部基板など）は、通常の液晶表示装置と同様であるので以下ではそれらの説明を省略する。
【００３０】
この薄膜トランジスタ表示板においては、絶縁基板１１０上にゲート信号を伝達する複数のゲート線（ｇａｔｅ  ｌｉｎｅ）１２１が形成されている。
【００３１】
ゲート線１２１は、主に横方向にのびていて、各ゲート線１２１の一部は複数のゲート電極（ｇａｔｅ  ｅｌｅｃｔｒｏｄｅ）１２４、１２９を構成する。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部（ｐｒｏｊｅｃｔｉｏｎ）１２７を構成し、ゲート線１２１の一端部１２９は、他の層または外部装置との接続のために幅が拡張されている。
【００３２】
ゲート線１２１は、例えば、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）などからなることが好ましい。
【００３３】
また、ゲート線１２１は、物理的性質が異なる二つの膜、つまり下部膜とその上の上部膜によって形成することもできる。この場合、上部膜は、ゲート線１２１の信号遅延や電圧降下を減少させることができるように、低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えばアルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属からなることができる。一方、下部膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性が優れている物質、例えばクロム、モリブデン（Ｍｏ）、モリブデン合金、タンタル（Ｔａ）、またはチタニウム（Ｔｉ）などからなることができる。下部膜及び上部膜の組み合わせの好ましい例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
【００３４】
ゲート線１２１の側面は基板１１０の表面に対して傾いていて、その傾斜角は約３０〜８０゜であるのが好ましい（図２中のゲート電極１２４、１２９の形状参照）。
【００３５】
ゲート線１２１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜（ｇａｔｅ  ｉｎｓｕｌａｔｉｎｇ  ｌａｙｅｒ）１４０が形成されている。
【００３６】
ゲート絶縁膜１４０上には、水素化非晶質シリコン（ｈｙｄｒｏｇｅｎａｔｅｄ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）（非晶質シリコンは略称でａ−Ｓｉとする）または多結晶シリコンなどからなる複数の線状の半導体層１５１が形成されている。
【００３７】
線状半導体層１５１は、主に縦方向にのびていて、これから複数の突出部（ｅｘｔｅｎｓｉｏｎ）１５４がゲート電極１２４に向かってのびて出ている。また、線状の半導体層１５１はゲート線１２１とぶつかる地点付近で幅が大きくなって、ゲート線１２１の広い面積を覆っている。
【００３８】
半導体層１５１の上部には、シリサイド（ｓｉｌｉｃｉｄｅ）またはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）１６１、１６５が形成されている。線状接触部材１６１は複数の突出部１６３を含み、この突出部１６３及び島型接触部材１６５は対をなして半導体層１５１の突出部１５４上に位置する。
【００３９】
半導体層１５１及び抵抗性接触部材１６１、１６５の側面も基板１１０の表面に対して傾いていて、その傾斜角は３０〜８０゜である。
【００４０】
抵抗接触部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線（ｄａｔａ  ｌｉｎｅ）１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ  ｃｏｎｄｕｃｔｏｒ）１７７が形成されている。
【００４１】
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧（ｄａｔａ  ｖｏｌｔａｇｅ）を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の分枝がソース電極（ｓｏｕｒｃｅ  ｅｌｅｃｔｒｏｄｅ）１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体層１５１の突出部１５４と共に薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【００４２】
ストレージキャパシタ用導電体１７７は、ゲート線１２１の拡張部１２７と重畳している。
【００４３】
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７を形成する物質は、下部層及び上部層との接触特性、良好な段差カバレージ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）などを考慮して決定されるが、例えば、モリブデン系金属、クロム、タンタル、チタニウムなどの耐火性金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）からなるのが好ましく、抵抗が低い上部膜及び接触特性が優れている下部膜を含む多層膜構造からなることができる。多層膜構造の例としては、アルミニウムの下部膜及びクロムの上部膜の二層膜構造からなることができ、モリブデンの下部膜、アルミニウムまたはアルミニウム−ネオジム合金の中間膜、及びモリブデンの上部膜や、チタニウムまたは窒化チタニウム（ＴｉＮｘ）合金の下部膜、アルミニウムまたはアルミニウム−ネオジム合金の中間膜、及びチタニウムまたは窒化チタニウムの上部膜からなる三層膜構造からなることもできる。
【００４４】
各データ線１７１の端部１７９は他の層または外部装置との接続のために幅が拡張されている。
【００４５】
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７も、ゲート線１２１と同様に、その側面が約３０〜８０゜の角度で各々傾いている。
【００４６】
抵抗性接触部材１６１、１６５は、その下部の半導体層１５１とその上部のデータ線１７１及びドレイン電極１７５との間にだけ位置して、接触抵抗を低くする役割を果たす。線状の半導体層１５１は、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を含み、大部分は線状の半導体層１５１の幅がデータ線１７１の幅より小さいが、前記で説明したように、ゲート線１２１とぶつかる部分で幅が大きくなって、データ線１７１の断線を防止する。
【００４７】
データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７、そして露出された半導体層１５１部分上には、窒化ケイ素または酸化ケイ素などの無機物からなる下部保護膜１８０ｐ（第２保護膜）が形成されており、その上には、平坦化特性が優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）がある有機物からなる上部保護膜１８０ｑ（第１保護膜）が形成されている。
【００４８】
下部及び上部保護膜１８０ｐ、１８０ｑには、データ線１７１の端部１７９、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７を各々露出する複数の接触孔１８２、１８５、１８７が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出させる複数の接触孔１８１も形成されている。
【００４９】
ここで、下部保護膜１８０ｐは必要に応じて省略することができる。
【００５０】
上部保護膜１８０ｑ上には、ＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材（ｃｏｎｔａｃｔ  ａｓｓｉｓｔａｎｔ）８１、８２が形成されている。
【００５１】
画素電極１９０は、接触孔１８５、１８７を通じてドレイン電極１７５及びストレージキャパシタ用導電体１７７と各々物理的・電気的に連結されていて、ドレイン電極１７５からデータ電圧の印加を受けて導電体１７７にデータ電圧を伝達する。
【００５２】
データ電圧の印加を受けた画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極１９０の間の液晶層（図示せず）の液晶分子を再配向させる。
【００５３】
また、画素電極１９０及び共通電極はキャパシタ（以下、「液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）」とする）を構成して、薄膜トランジスタがターンオフされた後にも印加された電圧を維持するが、電圧維持能力を強化するために、液晶キャパシタと並列に連結された他のキャパシタを含むこともでき、これをストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）という。
【００５４】
ストレージキャパシタは、画素電極１９０及びこれと隣接するゲート線１２１（これを前段ゲート線とする）の重畳などによって構成されて、ストレージキャパシタの静電容量、つまり保持容量を増加させるために、ゲート線１２１を拡張した拡張部１２７を形成して重畳面積を広くする一方で、画素電極１９０と連結されて拡張部１２７と重畳されるストレージキャパシタ用導電体１７７を下部及び上部保護膜１８０ｐ、１８０ｑ下に形成して、両者の間の距離を近くする。
【００５５】
画素電極１９０は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しなくてもよい。
【００５６】
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接続を補完して、これらを保護する役割を果たす。
【００５７】
ゲート線１２１に走査信号を印加するゲート駆動部（図示せず）が表示板上に集積された場合には、接触部材８１は、ゲート線１２１の端部１２９とゲート駆動部とを連結する連結部材の役割を果たすことができ、時には省略されることもある。
【００５８】
本発明の他の実施例によれば、画素電極１９０をなす物質として透明な導電性ポリマー（ｐｏｌｙｍｅｒ）などを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を使用してもよい。この時、接触補助部材８１、８２は、画素電極１９０と異なる物質、特にＩＴＯまたはＩＺＯからなることができる。
【００５９】
露出された上部保護膜１８０ｑの上部面は、画素電極１９０及び接触補助部材８１、８２の下部面より低く位置する。
【００６０】
以下、図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図３乃至図１５及び図１及び図２を参照して詳細に説明する。
【００６１】
図３、図７、及び図１１は各々図１乃至図２に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。図４は図３に示したＩＶ−ＩＶ’線による断面図であり、図５及び図６は図３に示したＩＶ−ＩＶ’線による断面図であって、図４の次の段階での図面である。図８は図７に示したＶＩＩＩ−ＶＩＩＩ’線による断面図である。また、図９及び図１０は図７に示したＶＩＩＩ−ＶＩＩＩ’線による断面図であって、図８の次の段階での図面であり、図１２は図１１に示したＸＩＩ−ＸＩＩ’線による断面図である。図１３は図１２の次の段階での平面図であり、図１４は図１３の次の段階での平面図であり、図１５は図１４の次の段階での平面図である。
【００６２】
まず、図３及び図４を参照すれば、透明なガラスなどからなる絶縁基板１１０上に金属膜をスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などで積層して写真エッチングして、複数のゲート電極１２４、１２９、及び複数の拡張部１２７を含むゲート線１２１を形成する。
【００６３】
次に、図５に示したように、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１５０、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１６０の３層膜を連続して積層する。ゲート絶縁膜１４０をなす物質としては窒化ケイ素が好ましく、厚さは２，５００〜５，５００Å程度であるのが好ましい。
【００６４】
次に、図６に示したように、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０をパターニングして、突出部１５４を含む複数の線状半導体層１５１及びその上の線状不純物半導体層１６４を形成する。
【００６５】
そして、図７及び図８を参照すれば、金属膜をスパッタリングなどで積層して写真エッチングして、複数のソース電極１７３を各々含む複数のデータ線１７１、複数のドレイン電極１７５、及び複数のストレージキャパシタ用導電体１７７を形成した後、データ線１７１、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７で覆われずに露出された不純物半導体層１６４部分を除去することによって、複数の突出部１６３を各々含む複数の線状抵抗性接触部材１６１及び複数の島型抵抗性接触部材１６５を形成する一方で、その下の真性半導体層１５１部分を露出させる。露出された真性半導体層１５１部分の表面を安定化させるために、続けて酸素プラズマを行うのが好ましい。
【００６６】
次に、図９を参照すれば、窒化ケイ素または酸化ケイ素などの無機物からなる下部保護膜１８０ｐを化学気相蒸着などで積層した後に、感光性有機物からなる上部保護膜１８０ｑを塗布する。
【００６７】
図１０に示したように、露光マスク（図示せず）を通じて上部保護膜１８０ｑに光を照射して現像して、接触孔１８１、１８２、１８５、１８７の上部側壁を形成すると同時に、下部保護膜１８０ｐの当該部分を露出させる。
【００６８】
次に、図１１及び図１２に示したように、続く乾式エッチング方法で下部保護膜１８０ｐの露出された部分を除去して、データ線の端部１７９、ドレイン電極１７５、及びストレージキャパシタ用導電体１７７の一部を露出する接触孔１８２、１８５、１８７を形成して接触孔１８１の上部側壁を形成した後で、続けて露出されたゲート絶縁膜１４０を除去して、ゲート線の端部１２９を露出する接触孔１８１を形成する。
【００６９】
次に、図１３に示したように、露出されたゲート線の端部１２９、データ線の端部１７９、及び上部保護膜１８０ｑ上をアルゴン（Ａｒ）ガスなどを利用してプラズマ処理して、その上にＩＴＯ、ＩＺＯまたはａ−ＩＴＯ膜をスパッタリングなどで積層して透明導電体膜９０を形成した後、その上に感光膜６０を積層して露光マスク（図示せず）を通じて感光膜６０に光を照射して現像して、透明導電体膜９０の当該部分を露出させる。この時、プラズマ処理は、上部保護膜１８０ｑ上に積層される透明導電体膜９０との接続力を向上させるためである。
【００７０】
ＩＺＯの場合には、Ｉｎ２Ｏ３及びＺｎＯを含み、インジウム及び亜鉛の総量で亜鉛が占める含有量が約１５−２０ａｔｏｍｉｃ％の範囲であるのが好ましい。具体的には、例えば日本の出光興産株式会社のアモルファス透明導電膜（ＩＤＩＸＯ：ｉｎｄｉｕｍ  ｘ−ｍｅｔａｌ  ｏｘｉｄｅ）という商品を使用することができる。また、ＩＺＯのスパッタリング温度は２５０℃以下であるのが、他の導電体との接触抵抗を最少化するために好ましい。
【００７１】
次に、図１４に示したように、残った感光膜６０をマスクとして露出された透明導電体膜９０を除去して、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。
【００７２】
次に、図１５に示したように、アッシング工程を行って残った感光膜６０の一部を除去すると共に、露出している上部保護膜１８０ｑの一部を除去する（図１５中、斜線をひいた部分が上部保護膜１８０ｑからアッシングで除去される部分である。）。
【００７３】
この時のアッシング終了時点は、露出された上部保護膜１８０ｑが所定の厚さだけ除去された時点とするが、上部保護膜１８０ｑの一部が除去されて露出される上部面が透明導電膜９０の下部に位置する上部保護膜１８０ｑの表面より低くなるまで行われるのが好ましい。このように、上部保護膜１８０ｑの表面が除去されることによって、プラズマ処理によって露出された上部保護膜１８０ｑの表面や周縁に蓄積されていた電荷も共に除去される。
【００７４】
最後に、残った感光膜６０を除去する（図１及び図２参照）。
【００７５】
このように、本実施例では、画素電極１９０及び接触補助部材８１、８２上の透明導電体膜９０をエッチングした後でアッシング工程を行って、有機膜の露出された上部保護膜１８０ｑの表面の一部を除去することで、保護膜１８０ｑ表層部分ごと蓄積されている電荷を除去する。これにより電荷による画質の悪化が防止される。
【００７６】
次に、図１６乃至図２９を参照して、本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板について詳細に説明する。
【００７７】
図１６は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板を示す平面図であり、図１７は図１６に示したＸＶＩＩ−ＸＶＩＩ’線による断面図である。
【００７８】
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１及び複数の維持電極線１３１が形成されている。ゲート線１２１は、主に横方向にのびていて、各ゲート線１２１の一部は複数のゲート電極１２４を構成する。また、ゲート線１２１の一つの端部１２９は他の層または外部装置との接続のために幅が拡張されている。
【００７９】
維持電極線１３１は、隣接した二つのゲート線１２１のうちの下側のゲート線１２１に隣接して横方向にのびている。
【００８０】
ゲート線１２１及び維持電極線１３１をなす物質は、絶縁基板１１０との接着力特性、低い抵抗配線、高温での低い配線膨脹率、または接触特性などを考慮して決定されるが、銀（Ａｇ）や銀合金などの銀系金属、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、及び銅（Ｃｕ）や銅合金など銅系金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金などからなる導電膜を含む。
【００８１】
なお、ゲート線１２１は、物理的性質が異なる二つの導電膜（図示せず）を含む多層膜構造からなることもできる。この場合、一つの導電膜は、ゲート線１２１の信号遅延や電圧降下を減少させることができるように、低い比抵抗の金属、例えばアルミニウム系金属、銀系金属、または銅系金属からなる。またこれとは異なって、他の導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎ  ｃｏｘｉｄｅ）との接触特性が優れている物質、例えばクロム、モリブデン、チタニウム、タンタル、またはこれらの合金などからなることが好ましい。また比抵抗が低い導電膜及び接触特性が優れている導電膜の例としては、クロムの下部膜及びアルミニウム−ネオジム（Ｎｄ）合金の上部膜、アルミニウムの下部膜及びクロムの上部膜、アルミニウムまたはアルミニウム−ネオジム合金の下部膜及びモリブデンの上部膜などがある。
【００８２】
ゲート線１２１及び維持電極線１３１の側面は基板１１０の表面に対して傾いていて、その傾斜角は約３０〜８０゜の範囲である。
【００８３】
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０が形成されている。
【００８４】
ゲート絶縁膜１４０の上部には、水素化非晶質シリコン（非晶質シリコンは略称でａ−Ｓｉとする）などからなる複数の線状半導体層１５１が形成されている。線状半導体層１５１は、主に縦方向にのびていて、これから複数の突出部１５４がゲート電極１２４に向かってのびて出ている。
【００８５】
半導体層１５１の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材１６１、１６５が形成されている。線状抵抗性接触部材１６１は複数の突出部１６３を含み、この突出部１６３及び島型抵抗性接触部材１６５は対をなして半導体層１５１の突出部１５４上に位置する。
【００８６】
半導体層１５１及び抵抗性接触部材１６１、１６５の側面も基板１１０の表面に対して傾いていて、その傾斜角は３０〜８０゜である。
【００８７】
抵抗性接触部材１６１、１６５及びゲート絶縁膜１４０上には、各々複数のデータ線１７１及び複数のドレイン電極１７５が形成されている。
【００８８】
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧を伝達する。
【００８９】
各データ線１７１からドレイン電極１７５に向かってのびた複数の分枝がソース電極１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。
【００９０】
ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、半導体層１５１の突出部１５４と共に薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャンネルは、ソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。
【００９１】
データ線１７１及びドレイン電極１７５は、モリブデン系金属、クロム、タンタル、チタニウムなどの耐火性金属からなるのが好ましく、抵抗が低い上部膜及び接触特性が優れている下部膜を含む多層膜構造からなることができる。
【００９２】
線状半導体層１５１は、データ線１７１、ドレイン電極１７５、及びその下の抵抗性接触部材１６１、１６５とほぼ同一な形状からなる。しかし、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５で覆われずに露出された部分を含んでいる。
【００９３】
データ線１７１及びドレイン電極１７５も、ゲート線１２１と同様に、その側面が約３０〜８０゜の角度で各々傾いている。
【００９４】
データ線１７１、ドレイン電極１７５、及び露出された半導体層１５１部分上には、窒化ケイ素または酸化ケイ素などの無機物からなる下部保護膜１８０ｐが形成されており、その上には、平坦化特性が優れていて感光性がある有機物からなる上部保護膜１８０ｑが形成されている。
【００９５】
下部及び上部保護膜１８０ｐ、１８０ｑには、データ線１７１の端部１７９、ドレイン電極１７５を各々露出する複数の接触孔１８２、１８５が形成されており、ゲート絶縁膜１４０と共にゲート線１２１の端部１２９を露出させる複数の接触孔１８１も形成されている。
【００９６】
上部保護膜１８０ｑ上には、ＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材８１、８２が形成されている。
【００９７】
ここで、下部保護膜１８０ｐは必要に応じて省略することができる。
【００９８】
画素電極１９０は、接触孔１８５を通じてドレイン電極１７５と物理的・電気的に連結されていて、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧の印加を受けた画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって、二つの電極１９０の間の液晶層（図示せず）の液晶分子を再配向させる。
【００９９】
画素電極１９０は、また、隣接するゲート線１２１及びデータ線１７１と重畳して開口率を高めているが、重畳しなくてもよい。
【０１００】
接触補助部材８１、８２は、接触孔１８１、１８２を通じてゲート線の端部１２９及びデータ線の端部１７９と各々連結される。接触補助部材８１、８２は、ゲート線１２１及びデータ線１７１の各端部１２９、１７９と外部装置との接着性を補完して、これらを保護する役割を果たす。
【０１０１】
ゲート線１２１にゲート信号を印加するゲート駆動部（図示せず）が表示板上に集積された場合には、接触部材８１は、ゲート線１２１の端部１２９とゲート駆動部とを連結する連結部材の役割を果たすことができ、時には省略されることもある。
【０１０２】
本発明の他の実施例によれば、画素電極１９０をなす物質として透明な導電性ポリマー（ｐｏｌｙｍｅｒ）などを使用し、反射型液晶表示装置の場合には、不透明な反射性金属を使用してもよい。この時、接触補助部材８１、８２は、画素電極１９０と異なる物質、特にＩＴＯまたはＩＺＯからなることができる。
【０１０３】
以下、図１６及び図１７に示した液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について、図１８乃至図２９及び図１６乃至図１７を参照して詳細に説明する。
【０１０４】
図１８、図２２、及び図２５は各々図１６及び図１７に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。図１９は図１８に示したＸＩＸ−ＸＩＸ’線による断面図であり、図２０及び図２１は図１８に示したＸＩＸ−ＸＩＸ’線による断面図であって、図１９の次の段階での図面である。図２３は図２２に示したＸＸＩＩＩ−ＸＸＩＩＩ’線による断面図であり、図２４は図２３の次の段階での図面である。図２６は図２５に示したＸＸＶＩ−ＸＸＶＩ’線による断面図である。図２７は図２６の次の段階での図面であり、図２８は図２７の次の段階での図面であり、図２９は図２８の次の段階での図面である。
【０１０５】
まず、図１８及び図１９を参照すれば、透明なガラスなどからなる絶縁基板１１０上に複数のゲート電極１２４を各々含むゲート線１２１及び維持電極線１３１を形成する。
【０１０６】
次に、図２０に示したように、ゲート絶縁膜１４０、真性非晶質シリコン層（ｉｎｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１５０、不純物非晶質シリコン層（ｅｘｔｒｉｎｓｉｃ  ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）１６０の３層膜を化学気相蒸着などで連続して積層する。
【０１０７】
スパッタリングなどの方法で金属膜１７０を積層して感光膜を塗布して、その上に光マスクを整列する。
【０１０８】
光マスクは、透過領域（Ｃ）、遮光領域（Ａ）、及び反透過領域（Ｂ）を含む。
【０１０９】
このような光マスク４０を通じて感光膜に光を照射して現像すれば、図２０に示したように、厚さが厚い第１部分５２及び厚さが薄い第２部分５４が残る。
【０１１０】
次に、図２１に示したように、感光膜５２、５４をマスクとして金属膜１７０をエッチングして、導電体１７４を形成する。この時、導電体１７４は、データ線１７１及びドレイン電極１７５が連結されている状態である。
【０１１１】
次に、露出された不純物非晶質シリコン層１６０及びその下の真性非晶質シリコン層１５０を順次にエッチングして、感光膜５２、５４をアッシング処理して厚さが薄い部分５４を除去して、ソース電極１７３とドレイン電極１７５との間の導電体１７４部分を露出させる。
【０１１２】
この時、線状の半導体層１５１が形成されて、その上部には、線状及び島型抵抗性接触層１６１、１６５と連結された状態の外因性非晶質シリコン層１６４が形成される。
【０１１３】
次に、図２２及び図２３に示したように、露出された導電体１７４部分をエッチングして、ソース電極１７３及びドレイン電極１７５を形成する。次に、不純物半導体層１６４をエッチングして、線状及び島型抵抗性接触部材１６３、１６５を形成する。
【０１１４】
次に、図２４に示したように、図９乃至図１２に示したのと同様に、窒化ケイ素のような無機物を化学気相蒸着法などで積層して下部保護膜１８０ｐを形成し、続けて平坦化特性が優れていて感光性がある有機物を積層して上部保護膜１８０ｑを形成した後、上部保護膜１８０ｑ、下部保護膜１８０ｐ、及びゲート絶縁膜１４０をパターニングして、ゲート線の端部１２９、データ線の端部１７９、及びドレイン電極１７５を露出する接触孔１８１、１８２、１８５を形成する（図２５及び図２６）。
【０１１５】
次に、図２７及び図２８に示したように、図１３乃至図１４に示したのと同様に、露出されたゲート線の端部１２９、データ線の端部１７９、及び上部保護膜１８０ｑ上をプラズマ処理して透明導電体膜９０を形成して、その上に感光膜６０を積層して露光マスク（図示せず）を通じて感光膜６０に光を照射して現像して、透明導電体膜９０の当該部分を露出させて露出された透明導電体膜９０を除去して、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。
【０１１６】
次に、図２９に示したように、図１５に示したのと同様に、アッシング工程を行って残った感光膜６０の一部を除去すると共に、露出された上部保護膜１８０ｑの一部を除去してプラズマ処理によって露出された上部保護膜１８０ｑの表面や周縁に蓄積されていた電荷も共に除去する。図２９で斜線をひいた部分が上部保護膜１８０ｑからアッシングで除去される部分である。
【０１１７】
最後に、残った感光膜６０を除去する（図１６及び図１７参照）。
【０１１８】
図１６及び図１７に示された本発明の実施例では、図１及び図２に示された実施例による効果だけでなく、データ線１７１、１７３、１７５、１７９、その下部の抵抗性接触層１６３、１６５、及び半導体層１５１、１５４を一つのマスクを利用して形成して、この過程でソース電極１７３及びドレイン電極１７５を分離することによって、製造工程を単純化することができる。
【０１１９】
次に、図３０乃至図３９を参照して、さらに本発明の他の実施例による薄膜トランジスタ表示板について説明する。本実施例による薄膜トランジスタ表示板は、多結晶シリコン薄膜トランジスタを用いたものであるが、これに限定されない。
【０１２０】
まず、この実施例による多結晶シリコン薄膜トランジスタ表示板について、図３０及び図３１を参照して詳細に説明する。
【０１２１】
図３０はこの一実施例における多結晶シリコン薄膜トランジスタ表示板における回路配線などの配置を説明するための平面図であり、図３１は図３０に示したＸＸＸＩ−ＸＸＸＩ’−ＸＸＸＩ’’線による断面図である。
【０１２２】
透明な絶縁基板１１０上に酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮｘ）などからなる遮断膜１１１が形成されている。遮断膜１１１は、多層膜構造からなることもできる。
【０１２３】
遮断膜１１１上には、多結晶シリコンなどからなる複数の島型の半導体層１５１が形成されている。島型の半導体層１５１は、横に長く形成されていて、両端部は上部導電層との接触のために幅が拡張されることができる。
【０１２４】
各々の半導体層１５１は、導電性不純物を含む不純物領域及び導電性不純物をほとんど含まない真性領域を含み、不純物領域には不純物濃度が高い高濃度領域及び不純物濃度が低い低濃度領域がある。
【０１２５】
真性領域は、互いに分離されている二つのチャンネル領域１５４ａ、１５４ｂを含む。そして、高濃度不純物領域は、チャンネル領域１５４ａ、１５４ｂを中心に互いに分離されている複数のソース／ドレイン領域１５３、１５５、１５７を含む。
【０１２６】
そして、ソース／ドレイン領域１５３、１５５、１５７とチャンネル領域１５４ａ、１５４ｂとの間に位置した低濃度不純物領域１５２ａ、１５２ｂを低濃度ドーピングドレイン領域（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ  ｒｅｇｉｏｎ、ＬＤＤ  ｒｅｇｉｏｎ）といい、その幅が他の領域より狭い。
【０１２７】
ここで、導電性不純物としては、ホウ素（Ｂ）、ガリウム（Ｇａ）などのＰ型不純物、及びリン（Ｐ）、ヒ素（Ａｓ）などのＮ型不純物がある。低濃度不純物領域１５２ａ、１５２ｂは、薄膜トランジスタの漏洩電流やパンチスルー（ｐｕｎｃｈ  ｔｈｒｏｕｇｈ）現象が発生するのを防止し、低濃度不純物領域１５２ａ、１５２ｂは不純物が含まれていないオフセット領域で代替することができる。
【０１２８】
半導体層１５１及び遮断膜１１１上には、窒化ケイ素または酸化ケイ素からなる数百Åのゲート絶縁膜１４０が形成されている。
【０１２９】
ゲート絶縁膜１４０上には、主に横方向にのびている複数のゲート線１２１及び複数の維持電極線１３１が形成されている。
【０１３０】
ゲート線１２１は、ゲート信号を伝達して、半導体層１５１の一部は、上に突出して半導体層１５１のチャンネル領域１５４ａ、１５４ｂと重畳する複数の突出部を含む。このように、チャンネル領域１５４ａ、１５４ｂと重畳するゲート線１２１の一部は、薄膜トランジスタのゲート電極１２４ａ、１２４ｂとして使用される。ゲート電極１２４ａ、１２４ｂは、低濃度不純物領域１５２ａ、１５２ｂと重畳することもある。
【０１３１】
ゲート線１２１の一端部は他の層または外部の駆動回路との接続のために面積が拡張されることができ、ゲート信号を生成するゲート駆動回路（図示せず）が基板１１０上に集積される場合には、ゲート線１２１がゲート駆動回路に直接連結される。
【０１３２】
維持電極線１３１は、二つのゲート線１２１の間に位置して、二つのゲート線１２１のうちの下方向に隣接している。維持電極線１３１は、上側のゲート線１２１付近まで縦方向にのびた維持電極１３３を含み、共通電極（図示せず）に印加される共通電圧（ｃｏｍｍｏ  ｎ  ｖｏｌｔａｇｅ）などの所定の電圧の印加を受ける。
【０１３３】
ゲート線１２１及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などからなることができる。しかし、ゲート線１２１は、物理的性質が異なる二つの導電膜（図示せず）を含む多層膜構造からなることもできる。これら導電膜のうちの一つは、ゲート線１２１及び維持電極線１３１の信号遅延や電圧降下を減少させることができるように、低い比抵抗の金属、例えばアルミニウム系金属、銀系金属、銅系金属からなることができる。他の一つの導電膜は、他の物質、特にＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）との接触特性が優れている物質、例えばモリブデン系金属、クロム、タンタル、またはチタニウムなどからなることができる。このような組み合わせの好ましい例としては、クロムの下部膜及びアルミニウムの上部膜、そしてアルミニウムの下部膜及びモリブデンの上部膜がある。
【０１３４】
ゲート線１２１及び維持電極線１３１の側面は、上部の薄膜がスムーズに連結されるように、基板１１０の表面に対して傾いている。
【０１３５】
ゲート線１２１、維持電極線１３１、及びゲート絶縁膜１４０上には、層間絶縁膜６００が形成されている。層間絶縁膜６００は、平坦化特性が優れていて感光性がある有機物、プラズマ化学気相蒸着で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物である窒化ケイ素などからなることができる。層間絶縁膜６００及びゲート絶縁膜１４０には、最外側に位置したソース／ドレイン領域１５３、１５５を各々露出する複数の接触孔６０３、６０５が形成されている。
【０１３６】
層間絶縁膜６００上には、ゲート線１２１と交差する複数のデータ線１７１及び複数のドレイン電極１７５が形成されている。
【０１３７】
各々のデータ線１７１は、接触孔６０３を通じてソース／ドレイン領域１５３と連結されているソース電極１７３を含む。データ線１７１の一端部は他の層または外部の駆動回路との接続のために面積が拡張されて、データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合には、データ線１７１がデータ駆動回路に直接連結される。隣接した二つのデータ線１７１の間には維持電極１３３が位置する。
【０１３８】
ドレイン電極１７５は、ソース電極１７３と分離されていて、接触孔６０５を通じてソース／ドレイン領域１５５と連結されている。
【０１３９】
データ線１７１及びドレイン電極１７５は、モリブデン、クロム、タンタル、チタニウムなどの耐火性金属、またはこれらの合金からなるのが好ましい。しかし、これらも、ゲート線１２１のように、抵抗が低い導電膜及び接触特性が優れている導電膜を含む多層膜構造からなることができる。多層膜構造の例としては、前記で説明したクロムの下部膜及びアルミニウムの上部膜、またはアルミニウムの下部膜及びモリブデンの上部膜の二層膜以外にも、モリブデン膜−アルミニウム膜−モリブデン膜の三層膜がある。
【０１４０】
データ線１７１及びドレイン電極１７５の側面も基板１１０の面に対して傾いているのが好ましい。
【０１４１】
データ線１７１、ドレイン電極１７５、及び層間絶縁膜６００上には、保護膜１８０が形成されている。保護膜１８０は、平坦化が容易な有機物からなって、ドレイン電極１７５を露出する複数の接触孔１８５及びデータ線１７１の一端部を露出する複数の接触孔１８２を含む。
【０１４２】
保護膜１８０上には、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）またはＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）などの透明な導電物質またはアルミニウムや銀などの不透明な反射性導電物質からなる画素電極１９０及び接触補助部材８２が形成されている。
【０１４３】
画素電極１９０は、接触孔１８５を通じてソース／ドレイン領域１５５に連結されたドレイン電極１７５と連結されて、ソース／ドレイン領域１５５及びドレイン電極１７５からデータ電圧の印加を受ける。
【０１４４】
接触補助部材８２は、データ線１７１の端部と外部装置との接着性を補完して、これらを保護する役割を果たす。
【０１４５】
データ電圧の印加を受けた画素電極１９０は、共通電圧の印加を受ける共通電極と共に電場を生成することによって、二つの電極の間の液晶層（図示せず）の液晶分子の配向方向を決定したり、二つの電極の間の発光層（図示せず）に電流を流して発光するようにする。
【０１４６】
画素電極１９０及び維持電極１３３をはじめとする維持電極線１３１の重畳によって、ストレージキャパシタが構成される。必要とする維持蓄電量によっては、維持電極１３３を形成しなくてもよい。
【０１４７】
画素電極１９０は、データ線１７１と重畳しているが、これは開口率を高めるためである。画素電極１９０は、データ線と重畳しなくてもよい。
【０１４８】
図３０及び図３１に示した薄膜トランジスタ表示板を製造する方法について、図３２Ａ乃至図３９と共に前記図３０及び図３１を参照して詳細に説明する。
【０１４９】
図３２Ａは図３０及び図３１に示した薄膜トランジスタ表示板を製造する方法の中間段階での平面図であり、図３２Ｂは図３２Ａに示したＸＸＸＩＩｂ−ＸＸＸＩＩｂ’−ＸＸＸＩＩｂ’’線による断面図である。図３３Ａは図３２Ａの次の段階での平面図であり、図３３Ｂは図３３Ａに示したＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ’−ＸＸＸＩＩＩｂ’’線による断面図であり、図３４は図３３Ｂの次の段階での断面図であって、図３３Ａに示したＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ’−ＸＸＸＩＩＩｂ’’線による断面図である。図３５Ａは図３４の次の段階での平面図であり、図３５Ｂは図３５Ａに示したＸＸＸＶｂ−ＸＸＸＶｂ’−ＸＸＸＶｂ’’線による断面図である。図３６Ａは図３５Ａの次の段階での平面図であり、図３６Ｂは図３６Ａに示したＸＸＸＶＩｂ−ＸＸＸＶＩｂ’−ＸＸＸＶＩｂ’’線による断面図である。図３７は図３６Ｂの次の段階での図面であり、図３８は図３７の次の段階での図面であり、図３９は図３８の次の段階での図面である。
【０１５０】
まず、図３２Ａ及び図３２Ｂに示したように、透明な絶縁基板１１０上に遮断膜１１１を形成した後に、化学気相蒸着（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法で非晶質シリコンからなる半導体膜を形成する。
【０１５１】
次に、レーザー熱処理、炉熱処理（ｆｕｒｎａｃｅ  ａｎｎｅａｌｉｎｇ）、または順次的側面固形状化（ｓｅｑｕｅｎｔｉａｌ  ｌａｔｅｒａｌ  ｓｏｌｉｄｉｆｉｃａｔｉｏｎ、ＳＬＳ）方式で半導体膜を結晶化する。
【０１５２】
半導体膜をパターニングして複数の島型半導体層１５１を形成し、その上に化学気相蒸着方法でゲート絶縁膜１４０を形成する。
【０１５３】
図３３Ａ及び図３３Ｂに示したように、ゲート絶縁膜１４０上にスパッタリングなどによって金属膜を積層して、感光膜パターン（ＰＲ）を形成する。感光膜パターン（ＰＲ）をエッチングマスクとして金属膜をエッチングして、ゲート電極１２４を含む複数のゲート線１２１及び維持電極１３３を含む複数の維持電極線１３１を形成する。
【０１５４】
この時、エッチング時間を十分に長くして、ゲート線１２１及び維持電極線１３１の境界線が感光膜パターン（ＰＲ）の内側に位置するようにする。
【０１５５】
次に、感光膜パターン（ＰＲ）をイオン注入マスクとして島型の半導体層１５１にＮ型またはＰ型不純物イオンを高濃度にドーピングして、高濃度不純物領域であるソース／ドレイン領域１５３、１５５、１５７を形成する。
【０１５６】
その後、図３４に示したように、感光膜パターン（ＰＲ）を除去した後で、ゲート線１２１及び維持電極線１３１をイオン注入マスクとして島型の半導体層１５１にＮ型またはＰ型不純物イオンを低濃度にドーピングして、複数の低濃度不純物領域１５２ａ、１５２ｂを形成する。このようにすれば、ソース領域１５３とドレイン領域１５５との間に位置するゲート電極１２４下の領域はチャンネル領域１５４ａ、１５４ｂとなる。
【０１５７】
低濃度不純物領域１５２ａ、１５２ｂは、前記感光膜パターン（ＰＲ）以外にも、互いに異なるエッチング比を有する金属膜を利用したり、ゲート線１２１及び維持電極線１３１の側壁にスペーサなどを形成して形成することができる。
【０１５８】
そして、図３５Ａ及び図３５Ｂに示したように、基板１１０の全面に層間絶縁膜６００を積層して写真エッチングして、ソース領域及びドレイン領域１５３、１５５を各々露出する複数の接触孔６０３、６０５を形成する。
【０１５９】
その後、層間絶縁膜６００上に接触孔６０３、６０５を通じて各々ソース領域１５３及びドレイン領域１５５と連結されるソース電極１７３を含む複数のデータ線１７１及び複数のドレイン電極１７５を形成する。
【０１６０】
図３６Ａ及び図３６Ｂに示したように、基板１１０の全面に感光性がある有機物を積層して、保護膜１８０を形成する。
【０１６１】
その後、写真工程で保護膜１８０の一部を除去して、ドレイン電極１７５及びデータ線１７１の終端部を各々露出する接触孔１８５、１８２を形成する。
【０１６２】
次に、図３７及び図３８に示したように、図１３及び図１４に示したのと同様に、露出されたドレイン電極１７５、データ線１７１、及び保護膜１８０上をプラズマ処理して、その上に透明導電体膜９０を形成する。その後、透明導電体膜９０上に感光膜６０を積層して露光マスク（図示せず）を通じて感光膜６０に光を照射して現像して、透明導電体膜９０の当該部分を露出させて露出された透明導電体膜９０を除去して、複数の画素電極１９０及び複数の接触補助部材８１、８２を形成する。
【０１６３】
次に、図３９に示したように、図１５に示したのと同様に、アッシング工程を行って残った感光膜６０の一部を除去すると共に、露出された保護膜１８０の一部を除去することによって、プラズマ処理によって露出された保護膜１８０の表面や周縁に蓄積されていた電荷も共に除去する。最後に、残った感光膜６０を除去する（図３０及び図３１参照）。
【０１６４】
以上で、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者のさまざまな変形及び改良形態も、本発明の権利範囲に属する。特に、上述した各実施例は液晶表示装置を用いて説明したが、本発明は液晶表示装置に限らず薄膜トランジスタを使用した、さまざまな平板表示装置、例えば有機発光表示装置などにも適用可能である。
【図面の簡単な説明】
【０１６５】
【図１】本発明の一実施例による薄膜トランジスタ表示板の平面図である。
【図２】図１に示したＩＩ−ＩＩ’線による断面図である。
【図３】図１乃至図２に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。
【図４】図３に示したＩＶ−ＩＶ’線による断面図である。
【図５】図３に示したＩＶ−ＩＶ’線による断面図であって、図４の次の段階での図面である。
【図６】図３に示したＩＶ−ＩＶ’線による断面図であって、図４の次の段階での図面である。
【図７】図１乃至図２に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。
【図８】図７に示したＶＩＩＩ−ＶＩＩＩ’線による断面図である。
【図９】図７に示したＶＩＩＩ−ＶＩＩＩ’線による断面図であって、図８の次の段階での図面である。
【図１０】図７に示したＶＩＩＩ−ＶＩＩＩ’線による断面図であって、図８の次の段階での図面である。
【図１１】図１乃至図２に示した薄膜トランジスタ表示板を本発明の一実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。
【図１２】図１１に示したＸＩＩ−ＸＩＩ’線による断面図である。
【図１３】図１２の次の段階の平面図である。
【図１４】図１３の次の段階の平面図である。
【図１５】図１４の次の段階の平面図である。
【図１６】本発明の他の実施例による薄膜トランジスタ表示板の平面図である。
【図１７】図１６に示したＸＶＩＩ−ＸＶＩＩ’線による断面図である。
【図１８】図１６及び図１７に示した薄膜トランジスタを本発明の他の実施例によって製造する方法の中間段階での平面図であって、工程順に羅列した図面である。
【図１９】図１８に示したＸＩＸ−ＸＩＸ’線による断面図である。
【図２０】図１８に示したＸＩＸ−ＸＩＸ’線による断面図であって、図１９の次の段階での図面である。
【図２１】図１８に示したＸＩＸ−ＸＩＸ’線による断面図であって、図１９の次の段階での図面である。
【図２２】図１６及び図１７に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での平面図であって、工程順に示した図面である。
【図２３】図２２に示したＸＸＩＩＩ−ＸＸＩＩＩ’線による断面図である。
【図２４】図２３の次の段階での図面である。
【図２５】図１６及び図１７に示した薄膜トランジスタ表示板を本発明の他の実施例によって製造する方法の中間段階での平面図であって、工程順に羅列した図面である。
【図２６】図２５の薄膜トランジスタのＸＸＶＩ−ＸＸＶＩ’線による断面図である。
【図２７】図２６の次の段階の断面図である。
【図２８】図２７の次の段階の断面図である。
【図２９】図２８の次の段階の断面図である。
【図３０】本発明の他の実施例による多結晶シリコン薄膜トランジスタ表示板を示す平面図である。
【図３１】図３０に示したＸＸＸＩ−ＸＸＸＩ’−ＸＸＸＩ’’線による断面図である。
【図３２Ａ】図３０及び図３１に示した薄膜トランジスタ表示板を製造する方法の中間段階での平面図である。
【図３２Ｂ】図３２Ａに示したＸＸＸＩＩｂ−ＸＸＸＩＩｂ’−ＸＸＸＩＩｂ’’線による断面図である。
【図３３Ａ】図３２Ａの次の段階の平面図である。
【図３３Ｂ】図３３Ａに示したＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ’−ＸＸＸＩＩＩｂ’’線による断面図である。
【図３４】図３３Ｂの次の段階の断面図であって、図３３Ａに示したＸＸＸＩＩＩｂ−ＸＸＸＩＩＩｂ’−ＸＸＸＩＩＩｂ’’線による断面図である。
【図３５Ａ】図３４の次の段階の平面図である。
【図３５Ｂ】図３５Ａに示したＸＸＸＶｂ−ＸＸＸＶｂ’−ＸＸＸＶｂ’’線による断面図である。
【図３６Ａ】図３５Ａの次の段階の平面図である。
【図３６Ｂ】図３６Ａに示したＸＸＸＶＩｂ−ＸＸＸＶＩｂ’−ＸＸＸＶＩｂ’’線による断面図である。
【図３７】図３６Ｂの次の段階の図面である。
【図３８】図３７の次の段階の図面である。
【図３９】図３８の次の段階の図面である。
【符号の説明】
【０１６６】
１１０…基板、
１１１…遮断膜、
１２１、１２９…ゲート線、
１２４…ゲート電極、
１２４ａ、１２４ｂ…ゲート電極、
１３１…維持電極線、
１３３…維持電極、
１４０…ゲート絶縁膜、
１５１、１５４…半導体層、
１５３、１５５、１５７…ソース／ドレイン領域、
１５２ａ、１５２ｂ…低濃度不純物領域、
１５４ａ、１５４ｂ…チャンネル領域、
１６１、１６３、１６５…抵抗性接触部材、
１７０…金属膜、
１７１、１７９…データ線、
１７５…ドレイン電極、
１７７…ストレージキャパシタ用導電体、
１８０ｐ、１８０ｑ…保護膜、
１８１、１８２、１８５、１８７…接触孔、
１９０…画素電極、
８１、８２…接触補助部材、
９０…透明導電体膜、
６０…感光膜、
４０…光マスク、
６００…層間絶縁膜。
【図１】
2006201781.tif 000003
【図２】
2006201781.tif 000004
【図３】
2006201781.tif 000005
【図４】
2006201781.tif 000006
【図５】
2006201781.tif 000007
【図６】
2006201781.tif 000008
【図７】
2006201781.tif 000009
【図８】
2006201781.tif 000010
【図９】
2006201781.tif 000011
【図１０】
2006201781.tif 000012
【図１１】
2006201781.tif 000013
【図１２】
2006201781.tif 000014
【図１３】
2006201781.tif 000015
【図１４】
2006201781.tif 000016
【図１５】
2006201781.tif 000017
【図１６】
2006201781.tif 000018
【図１７】
2006201781.tif 000019
【図１８】
2006201781.tif 000020
【図１９】
2006201781.tif 000021
【図２０】
2006201781.tif 000022
【図２１】
2006201781.tif 000023
【図２２】
2006201781.tif 000024
【図２３】
2006201781.tif 000025
【図２４】
2006201781.tif 000026
【図２５】
2006201781.tif 000027
【図２６】
2006201781.tif 000028
【図２７】
2006201781.tif 000029
【図２８】
2006201781.tif 000030
【図２９】
2006201781.tif 000031
【図３０】
2006201781.tif 000032
【図３１】
2006201781.tif 000033
【図３２Ａ】
2006201781.tif 000034
【図３２Ｂ】
2006201781.tif 000035
【図３３Ａ】
2006201781.tif 000036
【図３３Ｂ】
2006201781.tif 000037
【図３４】
2006201781.tif 000038
【図３５Ａ】
2006201781.tif 000039
【図３５Ｂ】
2006201781.tif 000040
【図３６Ａ】
2006201781.tif 000041
【図３６Ｂ】
2006201781.tif 000042
【図３７】
2006201781.tif 000043
【図３８】
2006201781.tif 000044
【図３９】
2006201781.tif 000045