(57)【要約】  【課題】ＬＶＤＳ信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくする。  【解決手段】本回路は、入力する差動信号ＩＮ,ＩＮＢに応じて一対の伝送路ＯＴ１,ＯＴ２に流れる電流の向きを切り替える差動バッファＭ１〜Ｍ４と、差動バッファの一方の電流供給ノードに接続されている第１の電流源回路（Ｍ６,Ｍ７および１２）と、差動バッファの他方の電流供給ノードＮＤ０に接続されている第２の電流源回路（ＡＭＰとＭ５）と、差動バッファに流れる電流に対応する電流を流す差動バッファとは別の電流経路（Ｍ８,Ｍ９）と、を有する。第２の電流源回路が、一対の伝送路ＯＴ１,ＯＴ２に現出する電圧ＯＵＴの基準となるコモンモード電圧を所定の参照電圧Ｖrefに調整する差動増幅器ＡＭＰを備え、（トランジスタＭ８,Ｍ９が形成する）電流経路に、差動増幅器の位相補償キャパシタＣＣが設けられている。  【選択図】図３
2006340266.tif 000002
【特許請求の範囲】
【請求項１】
入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファと、
前記差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、
前記差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、
前記差動バッファに流れる電流に対応する電流を流す前記差動バッファとは別の電流経路と、を有し、
前記第２の電流源回路が、前記一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、
前記電流経路に、前記差動増幅器の位相補償キャパシタが設けられている
差動信号伝送回路。
【請求項２】
前記差動バッファが、
前記差動信号が入力され出力に前記一対の伝送路が接続されている２つのインバータと、
当該２つのインバータの出力間に互いに縦続接続されている２つの内部抵抗と、を備え、
前記第２の電流源回路が、
前記２つの内部抵抗間に現出する前記コモンモード電圧を前記参照電圧と比較する差動増幅器と、
前記差動バッファの一方の電流供給点と電源電圧供給線との間に接続され、前記差動増幅器の出力によって制御される電流供給トランジスタと、を備え、
前記位相補償キャパシタが、前記差動増幅器の出力と前記電流経路との間に接続されている
請求項１に記載の差動信号伝送回路。
【請求項３】
前記第１の電流源回路が、前記差動バッファの他方の電流供給点に接続されている電流供給トランジスタに所定の電流を流すカレントミラー回路を有し、
前記カレントミラー回路の前記電流供給トランジスタと制御ノードが共通な第１トランジスタと、前記第２の電流源回路の前記電流供給トランジスタと制御ノードが共通な第２トランジスタとが電源電圧と基準電圧との間に縦続接続され、
前記位相補償キャパシタが、前記第１および第２トランジスタの接続点と、前記第２トランジスタの制御ノードとの間に接続されている
請求項２に記載の差動信号伝送回路。
【請求項４】
入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファを含む伝送回路と、前記一対の伝送路間に接続されている終端抵抗によって、当該終端抵抗に流れる電流の向きに応じて極性が異なる電圧を発生させる受信回路とを備える差動信号伝送装置であって、
前記伝送回路は、
前記差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、
前記差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、
前記差動バッファに流れる電流に対応する電流を流す前記差動バッファとは別の電流経路と、を有し、
前記第２の電流源回路が、前記一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、
前記電流経路に、前記差動増幅器の位相補償キャパシタが設けられている
差動信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファを含む差動信号伝送回路および差動信号伝送装置に関するものである。
【背景技術】
【０００２】
小振幅信号の高速伝送用のインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）が知られている（たとえば、特許文献１参照）。ＬＶＤＳは、ＩＥＥＥの標準化小委員会の１つであるＰ１５９６．３において標準化作業が進められた差動小振幅インターフェースの規格である。
【０００３】
図７に、ＬＶＤＳドライバの一回路例を示す。
ＬＶＤＳドライバ１００は、ｐＭＯＳＦＥＴであるトランジスタＭ１,Ｍ２およびＭ５と、ｎＭＯＳＦＥＴであるトランジスタＭ３,Ｍ４,Ｍ６およびＭ７と、差動増幅器ＡＭＰと、位相補償キャパシタＣＣと、内部抵抗Ｒ１およびＲ２とを有する。
トランジスタＭ１とＭ３が縦続接続されてインバータを形成し、その共通ゲートに差動信号ＩＮが入力される。同様に、トランジスタＭ２とＭ４が縦続接続されてインバータを形成し、その共通ゲートに差動信号ＩＮと逆位相の差動信号ＩＮＢが入力される。トランジスタＭ１とＭ３からなるインバータの出力が第１伝送路ＯＴ１に接続され、トランジスタＭ２とＭ４からなるインバータの出力が第２伝送路ＯＴ２に接続されている。第１および第２伝送路ＯＴ１,ＯＴ２の一方端、すなわち２つのインバータの出力間に内部抵抗Ｒ１とＲ２が縦続接続されている。これら内部抵抗Ｒ１,Ｒ２および４つのトランジスタＭ１〜Ｍ４は差動バッファを形成する。
一方、第１および第２伝送路ＯＴ１,ＯＴ２の他端は、ＬＶＤＳレシーバ１０１側において終端抵抗ＲＴを介して短絡されている。第１および第２伝送路ＯＴ１,ＯＴ２は、それぞれ負荷容量ＣＬ１,ＣＬ２を有する。
【０００４】
差動バッファの一方の電流供給ノードと接地電圧との間に第１の電流供給トランジスタＭ６が接続されている。また、電源供給線１１と接地電圧との間に電流源１２とトランジスタＭ７とが縦続接続されている。トランジスタＭ７のゲートとドレインおよび第１の電流供給トランジスタＭ６のゲートが互いに接続され、これによりカレントミラー回路が形成されている。これら２つのトランジスタＭ６とＭ７および電流源１２によって、参照電流Ｉrefを差動バッファに流す第１の電流源回路が形成されている。
【０００５】
差動バッファの他の電流供給ノードＮＤ０と電源供給線１０との間に第２の電流供給トランジスタＭ５が接続され、そのゲートが差動増幅器ＡＭＰの出力に接続されている。差動増幅器ＡＭＰの反転入力「−」に不図示の電圧発生回路から参照電圧Ｖrefが与えられ、差動増幅器ＡＭＰの非反転入力「＋」が内部抵抗Ｒ１、Ｒ２間の接続ノードＮＤ２に接続されている。この差動増幅器ＡＭＰと第２の電流供給トランジスタＭ５とによって、内部抵抗Ｒ１、Ｒ２間の接続ノード内部抵抗Ｒ１、Ｒ２の電圧（コモンモード電圧）を参照電圧Ｖrefに調整するための第２の電流源回路が形成されている。
【０００６】
このように形成されているＬＶＤＳドライバ１００は、信号伝送時に入力される差動信号ＩＮ,ＩＮＢに応じて、トランジスタＭ１とＭ４、トランジスタＭ２とＭ３を各々対として、その一方のトランジスタ対をオフ状態、他方のトランジスタ対をオフ状態とする。トランジスタＭ１とＭ４がオン、トランジスタＭ２とＭ３がオフの場合、ＬＶＤＳドライバ１００から終端抵抗ＲＴに電流が流れる。第２伝送路ＯＴ２側を電位の基準とすると、このとき終端抵抗ＲＴの両端に、終端抵抗ＲＴの抵抗値と流れる電流との積となる値を有する正の電圧が発生する。逆に、トランジスタＭ１とＭ４がオフ、トランジスタＭ２とＭ３がオンの場合は、電流が上記と逆向きに流れることから、終端抵抗ＲＴの両端には負の電圧が発生する。
【０００７】
ＬＶＤＳにおいて第１および第２伝送路ＯＴ１,ＯＴ２は、その電気的特性が等しい、いわゆる平衡伝送路を形成しており、この２本の伝送路により１つの２値信号の伝送を行う。つまり、差動信号ＩＮ,ＩＮＢに応じて、内部抵抗Ｒ１,Ｒ２の抵抗値が同じ場合、内部抵抗Ｒ１,Ｒ２の接続ノードＮＤ２の電圧（コモンモード電圧）を中心に、ＬＶＤＳレシーバ１０１が受け取る終端抵抗ＲＴ両端の電圧（出力電圧ＯＵＴ）の極性が反転する。この出力電圧ＯＵＴの極性を「１」と「０」に対応させることにより、ＬＶＤＳドライバ１００に入力された差動信号ＩＮ,ＩＮＢをＬＶＤＳレシーバ１０１側で復元できる。
【０００８】
第１および第２伝送路ＯＴ１,ＯＴ２を流れる信号電流は大きさがほぼ同じで、向きが逆であるため、平衡伝送線全体の電流は「０」になるため、電流変動はほとんどない。一方、ＬＶＤＳレシーバ１０１も、電流切り替え型のコンパレータを用いるならば、伝送系全体での電流の変動はほとんど無いと考えてよい。
このことは、伝送系の電流変動によって生ずるノイズが小さいことを意味しており、送信側と受信側で同時スイッチングによる干渉が小さい。また、伝送路に重畳する同相ノイズの影響を排除できることから、ＬＶＤＳは２００ＭＨｚ以上といった高速の信号伝送に適している。
なお、ＬＶＤＳにおいては、信号電流は３ｍＡ程度であり、終端抵抗ＲＴの両端の電圧、つまり信号振幅は３００ｍＶ程度である。
【０００９】
このような小信号伝送では、信号を判別する基準となるコモンモード電圧の変動が小さいことが重要であり、図７に示す回路例においては、差動増幅器ＡＭＰに対し、トランジスタＭ１,Ｍ２およびＭ５ならびに内部抵抗Ｒ１,Ｒ２等の各素子が、コモンモード・フィードバック（ＣＭＦＢ）を形成している。このため、コモンモード電圧が現出するノードＮＤ２は、差動増幅器ＡＭＰの反転入力端子「−」と仮想短絡され、参照電圧Ｖrefに調整される。
ＣＭＦＢなどのフィードバックループで位相差が生じやすいため位相補償を行う必要がある。このため図５に示す回路例では、位相補償キャパシタＣＣを差動増幅器ＡＭＰの出力と電流供給ノードＮＤ０との間に接続している。
【特許文献１】特開平１１−３３０９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、信号伝送時において、トランジスタＭ１,Ｍ２,Ｍ３,Ｍ４のソースの変動が位相補償キャパシタＣＣを介して参照電圧Ｖrefに伝播し、コモンモード電圧を変動させる。コモンモード電圧の変動は、とくにトランジスタＭ１〜Ｍ４のバイアス点を変動させることから利得を変化させ、場合によっては出力電圧ＯＵＴの振幅を制限することとなる。ＬＶＤＳではコモン電圧変動として、±５０[mV]が規格として規定されている。
また、位相余裕を確保するため、位相補償キャパシタＣＣの容量値を大きくする必要があり、レイアウト面積が大きくなる。
【００１１】
図８は、図７に示す回路でのコモンモード電圧の波形例である。
周波数が高く除去可能なスイッチングノイズのほかに、コモンモード電圧が大きく（本例では３００[mV]程度）変動していることが分かる。
【００１２】
本発明が解決しようとする課題は、信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくすることである。
【課題を解決するための手段】
【００１３】
本発明に係る差動信号伝送回路は、入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファと、前記差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、前記差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、前記差動バッファに流れる電流に対応する電流を流す前記差動バッファとは別の電流経路と、を有し、前記第２の電流源回路が、前記一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、前記電流経路に、前記差動増幅器の位相補償キャパシタが設けられている。
【００１４】
本発明では好適に、前記差動バッファが、前記差動信号が入力され出力に前記一対の伝送路が接続されている２つのインバータと、当該２つのインバータの出力間に互いに縦続接続されている２つの内部抵抗と、を備え、前記第２の電流源回路が、前記２つの内部抵抗間に現出する前記コモンモード電圧を前記参照電圧と比較する差動増幅器と、前記差動バッファの一方の電流供給点と電源電圧供給線との間に接続され、前記差動増幅器の出力によって制御される電流供給トランジスタと、を備え、前記位相補償キャパシタが、前記差動増幅器の出力と前記電流経路との間に接続されている。
さらに好適に、前記第１の電流源回路が、前記差動バッファの他方の電流供給点に接続されている電流供給トランジスタに所定の電流を流すカレントミラー回路を有し、前記カレントミラー回路の前記電流供給トランジスタと制御ノードが共通な第１トランジスタと、前記第２の電流源回路の前記電流供給トランジスタと制御ノードが共通な第２トランジスタとが電源電圧と基準電圧との間に縦続接続され、前記位相補償キャパシタが、前記第１および第２トランジスタの接続点と、前記第２トランジスタの制御ノードとの間に接続されている。
【００１５】
本発明に係る差動信号伝送装置は、入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファを含む伝送回路と、前記一対の伝送路間に接続されている終端抵抗によって、当該終端抵抗に流れる電流の向きに応じて極性が異なる電圧を発生させる受信回路とを備える差動信号伝送装置であって、前記伝送回路は、前記差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、前記差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、前記差動バッファに流れる電流に対応する電流を流す前記差動バッファとは別の電流経路と、を有し、前記第２の電流源回路が、前記一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、前記電流経路に、前記差動増幅器の位相補償キャパシタが設けられている。
【００１６】
本発明によれば、差動バッファの入力対に逆位相の差動信号が入力されると、その差動信号に応じて、差動バッファの一方の出力がハイレベルの電圧、他方の出力がローレベルの電圧となる。２つの出力には一対の伝送路が接続され、また、より詳細な構成によれば当該出力間に２つの抵抗が接続されている。したがって、第１および第２の電流源回路から差動バッファに供給されている電流の一部が一対の伝送路に流れ、残りが２つの抵抗に流れる。２つの抵抗間の電圧（コモンモード電圧）は差動増幅器で参照電圧と比較され、当該コモンモード電圧が参照電圧に調整されるように第２の電流源回路が働く。このとき第１の電流源回路は所定の電流を差動バッファに流し続けようとすることから、その電流差分によって一対の伝送路の負荷容量が充放電される。このためコモンモード電圧が差動増幅器に与えられている参照電圧に近づくように調整される。
差動バッファに入力される差動信号が切り替わると、差動バッファの出力の電圧レベルが反転し、一対の伝送路には上記と逆の向きに電流が流れる。この場合も、同じようにして第２の電流源回路によって、コモンモード電圧が参照電圧に調整される。
この差動信号の切り替えによって差動バッファが反転動作し、そのスイッチング時の電位変動が第２の電流源回路に伝えられる。しかし、本発明では、差動増幅器の位相補償キャパシタは、差動バッファとは別に設けられ、差動バッファに流れる電流に応じた電流を流す電流経路に形成されている。したがって、この電位変動が差動増幅器の出力にまで到達しない。また、位相補償キャパシタの容量値は、これを差動バッファの電流供給ノードと差動増幅器の出力との間に接続する場合と比較すると、ミラー効果によって比較的小さいもので同じ作用を生じる。
【発明の効果】
【００１７】
本発明によれば、信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくできるという利点がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図面を参照して説明する。
【００１９】
図１に、本実施の形態における差動信号伝送装置を２つの半導体チップ間のＬＶＤＳ通信に用いた例を示す。
図示例の差動信号伝送装置は、その伝送回路（ＬＶＤＳドライバ）をチップＡに形成し、受信回路（ＬＶＤＳレシーバ）をチップＢに形成し、その間を平衡伝送線ＯＴにより接続している。所定数のＬＶＤＳドライバ１がチップＡに配置され、不図示の内部回路から差動信号ＩＮ,ＩＮＢが各ＬＶＤＳドライバ１に入力されている。また、ＬＶＤＳドライバ１の差動出力がＥＳＤ(Electrostatic Discharge)部３を介して平衡伝送線ＯＴに接続されている。平衡伝送線ＯＴのチップＢ側の端部が終端抵抗ＲＴを介して短絡されたうえで、各々ＬＶＤＳレシーバ２に接続されている。ＬＶＤＳレシーバ２の各出力は、不図示の内部回路に接続されている。
なお、差動信号ＩＮ,ＩＮＢは、チップＡからチップＢに伝送する逆位相の２つの信号であればよい。差動信号ＩＮ,ＩＮＢの具体例としては、チップＡの内部回路の出力信号（データ信号）、または、チップＡからチップＢに引き継ぐクロック信号などを挙げることができる。
【００２０】
ＥＳＤ部３は、たとえば図２に示すように、平衡伝送路となる第１伝送路ＯＴ１と第２伝送路ＯＴ２のそれぞれに設けられている２つの保護ダイオードＤ３１,Ｄ３２を有する。本例では、保護ダイオード３１のアノードが第１伝送路ＯＴ１に接続され、そのカソードが電源供給線３３に接続され、保護ダイオード３２のアノードが接地され、そのカソードが第２伝送路ＯＴ２に接続されている。電源電圧を超えるような正のサージ電圧（たとえば静電ノイズ）が伝送路に印加されたときに保護ダイオード３１がオンし、負のサージ電圧が伝送路に印加されたときに保護ダイオード３２がオンし、これらのサージ電圧を電源供給線３３や接地電圧に流す。ＳＥＤ部３は、必須の構成ではなく省略が可能である。ただし、差動信号伝送装置やチップ内部回路の保護の観点から、たとえば図２に示す構成のＥＳＤ部３を平衡伝送路に設けることが望ましい。
【００２１】
図３に、ＬＶＤＳドライバ１の回路例を示す。
ＬＶＤＳドライバ１は、ｐＭＯＳＦＥＴであるトランジスタＭ１,Ｍ２およびＭ５と、ｎＭＯＳＦＥＴであるトランジスタＭ３,Ｍ４,Ｍ６,Ｍ７,Ｍ８およびＭ９と、差動増幅器ＡＭＰと、位相補償キャパシタＣＣと、内部抵抗Ｒ１およびＲ２とを有する。
トランジスタＭ１とＭ３が縦続接続されてインバータを形成し、その共通ゲートに信号ＩＮが入力される。同様に、トランジスタＭ２とＭ４が縦続接続されてインバータを形成し、その共通ゲートに信号ＩＮと逆位相の信号ＩＮＢが入力される。トランジスタＭ１とＭ３からなるインバータの出力が第１伝送路ＯＴ１に接続され、トランジスタＭ２とＭ４からなるインバータの出力が第２伝送路ＯＴ２に接続されている。第１および第２伝送路ＯＴ１,ＯＴ２の一方端、すなわち２つのインバータの出力間に内部抵抗Ｒ１とＲ２が縦続接続されている。これら内部抵抗Ｒ１,Ｒ２および４つのトランジスタＭ１〜Ｍ４は差動バッファを形成する。
一方、第１および第２伝送路ＯＴ１,ＯＴ２の他端は、ＬＶＤＳレシーバ２側において終端抵抗ＲＴを介して短絡されている。第１および第２伝送路ＯＴ１,ＯＴ２は、それぞれ負荷容量ＣＬ１,ＣＬ２を有する。
【００２２】
差動バッファの一方の電流供給ノードと接地電圧との間に第１の電流供給トランジスタＭ６が接続されている。また、電源供給線１１と接地電圧との間に電流源１２とトランジスタＭ７とが縦続接続されている。トランジスタＭ７のゲートとドレインおよび第１の電流供給トランジスタＭ６のゲートが互いに接続され、これによりカレントミラー回路が形成されている。これら２つのトランジスタＭ６とＭ７および電流源１２によって、参照電流Ｉrefを差動バッファに流す第１の電流源回路が形成されている。
【００２３】
差動バッファの他の電流供給ノードＮＤ０と電源供給線１０との間に第２の電流供給トランジスタＭ５が接続され、そのゲートが差動増幅器ＡＭＰの出力に接続されている。差動増幅器ＡＭＰの反転入力「−」に不図示の電圧発生回路から参照電圧Ｖrefが与えられ、差動増幅器ＡＭＰの非反転入力「＋」が内部抵抗Ｒ１、Ｒ２間の接続ノードＮＤ２に接続されている。この差動増幅器ＡＭＰと第２の電流供給トランジスタＭ５とによって、内部抵抗Ｒ１、Ｒ２間の接続ノードＮＤ２の電圧（コモンモード電圧）を参照電圧Ｖrefに調整するための第２の電流源回路が形成されている。
【００２４】
本実施の形態においては、電流源（第２の電流源回路）を負荷とするソース接地増幅回路が追加されている。ソース接地増幅回路は、ｐＭＯＳＦＥＴであるトランジスタＭ８と、ｎＭＯＳＦＥＴであるトランジスタＭ９とを、電源供給線１３と接地電圧との間に縦続接続させたものである。トランジスタＭ９は、トランジスタＭ７および電流源１２とともにカレントミラー回路を構成する。したがって、差動バッファに第１の電流供給トランジスタＭ６によって流す電流を、このトランジスタＭ９に流すことが可能である。また、トランジスタＭ８は、第２の電流供給トランジスタＭ５とサイズおよび供給電源電圧が同じであれば、第２の電流供給トランジスタＭ５により差動バッファに流す電流と同じ電流を流すことができる。
このように構成されているソース接地増幅回路は、本発明の「差動バッファに流れる電流に対応した電流の電流経路」に該当し、本例では、このソース接地増幅回路に位相補償キャパシタＣＣが設けられている。つまり、位相補償キャパシタＣＣは、トランジスタＭ８のドレインとゲート間に接続されている。したがって、差動バッファの電流供給ノードＮＤ０に対して、位相補償キャパシタＣＣは絶縁されている。
【００２５】
このように形成されているＬＶＤＳドライバ１は、信号伝送時に入力される差動信号ＩＮ,ＩＮＢに応じて、トランジスタＭ１とＭ４、トランジスタＭ２とＭ３を各々対として、その一方のトランジスタ対をオフ状態、他方のトランジスタ対をオフ状態とする。トランジスタＭ１とＭ４がオン、トランジスタＭ２とＭ３がオフの場合、ＬＶＤＳドライバ１から終端抵抗ＲＴに電流が流れる。第２伝送路ＯＴ２側を電位の基準とすると、このとき終端抵抗ＲＴの両端に、終端抵抗ＲＴの抵抗値と流れる電流との積となる値を有する正の電圧が発生する。逆に、トランジスタＭ１とＭ４がオフ、トランジスタＭ２とＭ３がオンの場合は、電流が上記と逆向きに流れることから、終端抵抗ＲＴの両端には負の電圧が発生する。
【００２６】
ＬＶＤＳにおいて第１および第２伝送路ＯＴ１,ＯＴ２は、その電気的特性が等しい、いわゆる平衡伝送路を形成しており、この２本の伝送路により１つの２値信号の伝送を行う。つまり、差動信号ＩＮ,ＩＮＢに応じて、内部抵抗Ｒ１,Ｒ２の抵抗値が同じ場合、内部抵抗Ｒ１,Ｒ２の接続ノードＮＤ２の電圧（コモンモード電圧）を中心に、ＬＶＤＳレシーバ２が受け取る終端抵抗ＲＴ両端の電圧（出力電圧ＯＵＴ）の極性が反転する。この出力電圧ＯＵＴの極性を「１」と「０」に対応させることにより、ＬＶＤＳドライバ１に入力された差動信号ＩＮ,ＩＮＢをＬＶＤＳレシーバ２側で復元できる。
【００２７】
第１および第２伝送路ＯＴ１,ＯＴ２を流れる信号電流は大きさがほぼ同じで、向きが逆であるため、平衡伝送線全体の電流は「０」になるため、電流変動はほとんどない。一方、ＬＶＤＳレシーバ２も、電流切り替え型のコンパレータを用いるならば、伝送系全体での電流の変動はほとんど無いと考えてよい。
このことは、伝送系の電流変動によって生ずるノイズが小さいことを意味しており、送信側と受信側で同時スイッチングによる干渉が小さい。また、伝送路に重畳する同相ノイズの影響を排除できることから、ＬＶＤＳは２００ＭＨｚ以上といった高速の信号伝送に適している。
【００２８】
図４に、ＬＶＤＳドライバの入力信号と出力信号の波形図を示す。
図４（Ａ）に示す差動信号ＩＮ,ＩＮＢが入力信号として与えられたときに、図４（Ｂ）に示すように、上述した動作によって、ほぼ基準電圧Ｖrefに制御されるコモンモード電圧を交点として互いにスイッチングする出力信号が得られる。ＬＶＤＳにおいては、通常、信号電流は３ｍＡ程度であり、このとき終端抵抗ＲＴの両端の電圧、つまり出力信号の電圧振幅Ｗは３００ｍＶ程度である。
【００２９】
本実施形態において、このような小信号伝送では信号を判別する基準となるコモンモード電圧の変動が抑圧される。以下、このことを説明する。
図３に示す回路例においては、差動増幅器ＡＭＰに対し、トランジスタＭ１,Ｍ２およびＭ５ならびに内部抵抗Ｒ１,Ｒ２等の各素子が、コモンモード・フィードバック（ＣＭＦＢ）を形成している。このため、コモンモード電圧が現出するノードＮＤ２は、差動増幅器ＡＭＰの反転入力端子「−」と仮想短絡され、参照電圧Ｖrefに調整される。
ＣＭＦＢの位相補償に関し、図３に示す回路例では、位相補償キャパシタＣＣをトランジスタＭ８のゲート（差動増幅器ＡＭＰの出力）とドレインとの間に接続している。このようにしても、ＣＭＦＢは、そのフィードバックループにおいて、トランジスタＭ１,Ｍ２,Ｍ３,Ｍ４および終端抵抗ＲＴの分だけ電圧余裕を持つことから、トランジスタＭ８およびＭ９の追加が、差動バッファの各トランジスタの動作点に与える影響はない。
本回路では位相補償キャパシタＣＣをソース接地増幅回路に設けていることから、差動バッファがスイッチング動作する時に生じる電流供給ノードＮＤ０の電位変動が第２の電流供給トランジスタＭ５で遮断され、差動増幅器ＡＭＰの出力に影響を与えることが防止または抑制されている。
【００３０】
図５は、図３に示す回路でのコモンモード電圧の波形例である。
周波数が高く除去可能なスイッチングノイズのほかに、コモンモード電圧が変動しているが、そのレンジは数[mV]程度に収まっている。したがって、図８の場合よりコモンモード電圧の変動幅が１桁程度改善されている。具体的には、ある必要な時間幅で見ると、コモンモード電圧が３７[mV]から７.３[mV]に抑制することができている。
【００３１】
また、位相補償キャパシタＣＣは、ミラー効果により増幅され、図７の場合に比べ、小さい容量とすることを可能としている。たとえば位相補償キャパシタＣＣの容量値は、図５の場合に２０[pF]であったものが、図３の回路にすることによって４[pF]に大幅に低減している。
【００３２】
図６に、ＬＶＤＳドライバ１の配置例を示す。
図６に示す配置例では、ＬＶＤＳドライバ１を６個連続して配置し、電源電圧Ｖddの供給ブロック２０と基準電圧Ｖssの供給ブロック２１を配置し、この配列をチップＡ（図１参照）の一辺に沿って繰り返している。このチップＡの辺と直交する方向のＬＶＤＳドライバ１の長さＨは、位相補償キャパシタＣＣの容量の大幅低減により短縮され、これによりＬＶＤＳドライバ１のセル面積で約３０[％]、チップ面積で約１５０[μm2]削減されている。
【００３３】
なお、ＬＶＤＳドライバをＣＭＯＳ回路により構成した場合を説明したが、他のトランジスタ素子により形成してもよいし、位相補償キャパシタＣＣが差動バッファ以外の電流経路に設けられていればよく、具体的な回路は図３に限定されるものではない。ＬＶＤＳドライバをＣＭＯＳ回路で構成した場合、小さな電圧振幅のＣＭＯＳレベルの信号をノイズの影響を回避しながら高速に伝送できる。このため、当該差動信号伝送装置（伝送回路および受信回路）は、ＣＭＯＳセンサのチップと他のチップとの間の信号伝送装置として好適に実施可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態における差動信号伝送装置を２つの半導体チップ間のＬＶＤＳ通信に用いた例を示す図である。
【図２】ＥＳＤ部の回路図である。
【図３】ＬＶＤＳドライバの回路図である。
【図４】（Ａ）および（Ｂ）はＬＶＤＳドライバの入力信号と出力信号の波形図である。
【図５】図３に示す回路でのコモンモード電圧の測定波形図である。
【図６】ＬＶＤＳドライバの配置例を示す図である。
【図７】背景技術のＬＶＤＳドライバの回路図である。
【図８】図７に示す回路でのコモンモード電圧の測定波形図である。
【符号の説明】
【００３５】
１…ＬＶＤＳドライバ、２…ＬＶＤＳレシーバ、３…ＥＳＤ部、１０,１３…電源供給線、１２…電流源、２０…電源電圧Ｖddの供給ブロック、２１…基準電圧Ｖssの供給ブロック、３１,３２…保護ダイオード、Ｍ１等…トランジスタ、Ｒ１,Ｒ２…内部抵抗、ＲＴ…終端抵抗、ＡＭＰ…差動増幅器、ＣＣ…位相補償キャパシタ、ＣＬ１,ＣＬ２…負荷容量、ＯＴ１…第１伝送路、ＯＴ２…第２伝送路
【図１】
2006340266.tif 000003
【図２】
2006340266.tif 000004
【図３】
2006340266.tif 000005
【図４】
2006340266.tif 000006
【図５】
2006340266.tif 000007
【図６】
2006340266.tif 000008
【図７】
2006340266.tif 000009
【図８】
2006340266.tif 000010