(57)【要約】【課題】本発明は、半導体素子の製造に関するものである。【解決手段】半導体素子の活性領域内における高いキャリア移動度を達成するために、ゲルマニウム原子を半導体基板の表面に打ち込み、半導体基板の内部にゲルマニウムを含む層を形成する。そして、上記ゲルマニウムを含む層の上部を含み、当該半導体基板の表面から上記ゲルマニウムを含む層の上部までを酸化し、打ち込まれたゲルマニウム原子を表面から上記半導体基板内に押し込む。これにより、酸化された上部を除くゲルマニウムを含む層の内部でゲルマニウム濃度が上昇し、ゲルマニウム濃度が高い層が半導体基板の内部に形成される。上記ゲルマニウム濃度が高い層内の少なくとも一部に、半導体素子の活性領域を配置することにより、上記半導体素子は製造される。【選択図】図５
2006261669.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの活性領域を有する半導体素子の製造方法であって、
（Ａ）半導体基板の表面にゲルマニウムを打ち込み、当該半導体基板の内部にゲルマニウムを含む層を形成する工程と、
（Ｂ）上記ゲルマニウムを含む層の上部を含み、上記半導体基板の表面から上記ゲルマニウムを含む層の上部までを酸化し、これにより、打ち込まれた上記ゲルマニウムの原子を上記半導体基板の表面から当該半導体基板の内部に押し込み、酸化された上部を除くゲルマニウムを含む層の内部のゲルマニウム濃度を上昇させ、上記半導体基板の内部にゲルマニウム濃度が高い層を形成する工程と、
（Ｃ）上記ゲルマニウム濃度が高い層内の少なくとも一部に、半導体素子の活性領域が配置されるように、半導体素子を形成する工程とを含むことを特徴とする半導体素子の製造方法。
【請求項２】
上記工程（Ｂ）中に形成される酸化物層の厚みを減少させ、厚みを減少させた後の酸化物層を、上記活性領域上の絶縁層として用いることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
上記半導体基板はシリコン基板を含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
上記半導体素子がトランジスタであることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
上記半導体素子は電界効果トランジスタであり、
当該電界効果トランジスタのチャンネルが、上記ゲルマニウム濃度が高い層の内部に形成されることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
上記工程（Ｂ）は、８００℃〜１２００℃の温度で行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
上記工程（Ｂ）は、上記ゲルマニウム濃度が高い層が少なくとも２０％のゲルマニウムを含むように行われることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
打ち込み量を少なくとも１０１５ｃｍ−２として、ゲルマニウムを打ち込むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
打ち込み量を少なくとも１０１６ｃｍ−２として、ゲルマニウムを打ち込むことを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
上記酸化物層をエッチングまたは研磨することにより、当該酸化物層の厚みを減少させることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項１１】
上記工程（Ｂ）において形成された酸化物層を完全に除去し、
上記酸化物層を完全に除去した後の半導体基板の表面を第２の酸化の工程中に、再び酸化し、これにより、第２の酸化物層を形成させ、打ち込まれた上記ゲルマニウムの原子をさらに当該半導体基板中に押し込み、ゲルマニウム濃度が高い層の内部のゲルマニウム濃度をさらに上昇させ、ゲルマニウム濃度がさらに高い層を形成させることを特徴とする請求項１に記載の半導体素子の製造方法。 
【請求項１２】
上記第２の酸化物層は、上記活性領域上の絶縁層として用いられることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
上記半導体基板は、シリコン基板であることを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
上記半導体素子が、トランジスタであることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
上記半導体素子は、電界効果トランジスタであり、
当該電界効果トランジスタのチャンネルが、上記ゲルマニウム濃度がさらに高い層の内部に形成されることを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
上記工程（Ｂ）は、８００℃〜１２００℃の温度で行われることを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
上記工程（Ｂ）は、ゲルマニウム濃度がさらに高い層が少なくとも２０％のゲルマニウムを含むように行われることを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１８】
打ち込み量を少なくとも１０１５ｃｍ−２として、ゲルマニウムを打ち込むことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
打ち込み量を少なくとも１０１６ｃｍ−２として、ゲルマニウムを打ち込むことを特徴とする請求項１８に記載の半導体素子の製造方法。
【請求項２０】
上記工程（Ｂ）中に形成される酸化物層をエッチングまたは研磨により除去することを特徴とする請求項１８に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関するものであって、特にゲルマニウム濃度が高い活性領域を有する半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
米国特許第５，７９２，６７９号には、半導体素子の製造方法が示されており、本明細書には、その内容が含まれている。この製造方法は、シリコン基板にゲルマニウム原子を打ち込む工程と、ゲルマニウム濃度が高い埋込領域を形成する工程とを含んでいる。上記ゲルマニウム原子は、ゲルマニウムが打ち込まれた領域上にシリコン層が残るように、上記シリコン基板の内部に所定の深さで打ち込まれる。その後、上記ゲルマニウムを含む領域が酸化されていない状態を保つように、上記シリコン層は、表面で酸化される。その結果形成される構造を更に処理して、電界効果トランジスタは製造される。上記電界効果トランジスタのチャンネルは、ゲルマニウムを含む領域を含む。これにより、該チャンネルは、純粋なシリコンのキャリア移動度より高いキャリア移動度を有することになる。これは、ゲルマニウムは、一般に、シリコンより高い電子および正孔の移動度を示すことによるものである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一面において、本発明は、高いキャリア移動度を有する活性領域を有する半導体素子の製造方法を提供する。また、別の一面においては、本発明は、高いカットオフ周波数を達成する半導体素子の製造方法を提供する。
【課題を解決するための手段】
【０００４】
好ましい実施形態にかかる製造方法は、例えばシリコンのような半導体基板の表面にゲルマニウムを打ち込む工程と、当該半導体基板の内部にゲルマニウムを含む層を形成する工程とを含む。そして、上記ゲルマニウムを含む層の上部を含み、上記半導体基板の表面から上記ゲルマニウムを含む層の上部までを酸化する。ゲルマニウムは酸化されにくいので、打ちこまれたゲルマニウム原子は当該酸化された半導体表面から上記半導体基板内に押し込まれる。これにより、酸化された上部を除くゲルマニウムを含む層の内部のゲルマニウム濃度が上昇する。その結果、ゲルマニウム濃度が高い層が、上記半導体基板の内部に形成される。上記ゲルマニウム濃度が高い層内の少なくとも一部に、上記半導体素子の活性領域を配置することによって、最終的に半導体素子を製造することができる。
【０００５】
本発明によれば、打ち込まれたゲルマニウムを含む層は、部分的に酸化される。上記酸化の工程の間に、打ち込まれたゲルマニウム原子は近づいてくる酸化物の界面から遠ざかるように移動する。その結果、酸化されていない状態のゲルマニウムを含む層におけるゲルマニウム濃度は、さらに上昇し、電子および正孔の移動度は、さらに上昇する。
【０００６】
本発明の実施形態の１つの利点は、２０％以上という非常にゲルマニウム濃度が高い半導体層を直接、基板表面に容易に形成することができることである。
【０００７】
本発明の実施形態のさらなる利点は、上記ゲルマニウムを含む層を形成させている間に、酸化物層が当該ゲルマニウムを含む層上に形成されることである。ゲルマニウムを含む層やゲルマニウム濃度が高い半導体層上に、酸化物層を生成させることは通常困難であるため、この酸化物層の形成は、本発明の一つの特徴である。この酸化物層は、電界効果トランジスタ等の絶縁層として利用することができる。
【０００８】
本発明の実施形態の３つ目の利点は、１つの工程を行うことにより３つの処理の効果を同時に得ることができることである。具体的には、第１に、非常にゲルマニウム濃度が高い層が形成される。第２に、ゲルマニウムを含む層の上に酸化物層が形成される。なお、これは、他の方法では達成することが困難なことである。第３に、ゲルマニウム原子の打ち込み中に引き起こされる結晶の損傷を修復する。
【０００９】
本発明の第１の好ましい実施形態によれば、上記酸化の工程において形成された酸化物層の厚みを減少させ、厚みを減少させた後の酸化物層を、活性領域上の絶縁層として直接用いる。例えば、上記厚みを減少させた後の酸化物層を、電界効果トランジスタ等の電界効果部品のような素子用の絶縁層として用いることができる。上記酸化物層の厚みを減少させるために、エッチングや研磨工程を採用してもよい。
【００１０】
シリコンは集積された電気装置又は電子素子の製造における標準的な材料であるので、上記半導体基板はシリコン基板であることが好ましい。
【００１１】
上述したように、電界効果トランジスタ等のトランジスタは、上記半導体基板の内部に形成されてもよい。ゲルマニウム濃度が高い層の内部のキャリア移動度は、ゲルマニウム濃度が高い層の周りのシリコン基板の内部のキャリア移動度よりも高く、上記トランジスタのカットオフ周波数が高くなるように、上記トランジスタのチャンネルは、ゲルマニウム濃度が高い層中に形成されることが好ましい。
【００１２】
上記酸化の工程は、約８００℃〜１２００℃の温度において行われることが好ましい。酸化時間は、酸化時間およびその他の処理条件（ドライ酸化であるかウェット酸化であるか、使用される化学薬品等）によって決まる。処理条件が一定であるならば、酸化温度および酸化時間は、酸化物層の厚みと酸化の結果得られるゲルマニウム濃度とを決定する二つの主要なパラメータである。
【００１３】
キャリア移動度を大きく向上させるには、上記酸化の工程は、ゲルマニウム濃度が高い層のゲルマニウム濃度が少なくとも２０％になるように行われる必要がある。
【００１４】
１０１５ｃｍ−２、好ましくは１０１６ｃｍ−２またはそれ以上の量のゲルマニウム原子を打ち込むことで適切なゲルマニウム濃度を得ることができる。
【００１５】
本発明の第２の好ましい実施形態によれば、酸化の工程において形成された酸化物層は、完全に除去される。そして、上記酸化物層を除去した後の半導体基板を第２の酸化の工程において再び酸化して第２の酸化物層を形成する。この第２の酸化の工程中に、前記打ち込まれたゲルマニウム原子は、さらに上記半導体基板中に押し込まれ、ゲルマニウム濃度が高い層の内部のゲルマニウム濃度はさらに高くなる。上記第２の酸化物層は、電界効果トランジスタ等の絶縁層として用いられることが好ましい。
【発明の効果】
【００１６】
本発明の構成によれば、２０％以上という非常に高いゲルマニウム濃度を持つ半導体層を直接基板表面に容易に形成することができる。また、本発明の構成によれば、ゲルマニウムを含む層の上に酸化物層を形成させることができる。さらに、本発明の構成によれば、ゲルマニウム原子の打ち込み中に引き起こされる結晶の損傷を修復することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の上述のまたはその他の利点や目的の理解を容易とするために、添付の図面に示された具体的な実施形態を参照することにより、すでに簡潔に述べた本発明についてより具体的に説明する。なお、添付の図面は、本発明の代表的な実施形態を図示するだけのものであり、本発明の範囲を限定するものではないと理解されるべきものである。本発明は、これら添付の図面を用いることによって、さらに具体的かつ詳細に説明される。
【００１８】
図１〜図５は、本発明にかかる方法の代表的な実施形態を図示するものである。
【００１９】
本発明の最も好ましい実施形態は、図１〜図５を参照することにより最もよく理解できるであろう。なお、図面においては、同様の部材には同じ番号を付してある。
【００２０】
図面には、本発明の処理工程が概略的に述べられ、また図示されているが、本発明の処理工程は、異なる処理工程に広範囲に変更可能であることは容易に理解されるであろう。したがって、図１〜図５に示されるような本発明の代表的な実施形態についての以下の詳細な説明は、特許請求の範囲において示される本発明の範囲を限定するものではなく、単に本発明の好ましい一実施形態形態を示すものである。
【００２１】
本発明は、半導体素子の製造方法を提供する。本発明の代表的な一実施形態として、電界効果トランジスタの製造について以下述べる。
【００２２】
第１の処理工程（工程（Ａ））では、ゲルマニウムをシリコン基板１０に打ち込む。上記シリコン基板１０は、Ｂ、Ａｓ、Ｐ、または当技術分野において公知のその他のドーパントによって、予めプレドープされていてもよい。また、別の実施形態として、シリコン基板１０のドープ処理は、上記ゲルマニウムを打ち込んだ後に行ってもよい。ゲルマニウム原子には、部材番号２０を付す。打ち込みに使用されるゲルマニウム原子の量（打ち込み量）は、１０１５ｃｍ−２〜１０１７ｃｍ−２であることが好ましい。本実施形態においては、打ち込みに使用されるゲルマニウムの代表的な量として、約１０１６ｃｍ−２を選択している。
【００２３】
打ち込み完了後、上記シリコン基板１０の表面３０を酸化し、酸化物層４０を表面に形成させる（工程（Ｂ）、酸化の工程）。ゲルマニウムは酸化されにくいので、打ち込まれたゲルマニウム原子２０は、シリコン基板１０中に押し込まれる。その結果、シリコン基板１０の表面３０の直下の層に濃縮される。こうして得られるゲルマニウム濃度が高い層を、図２では部材番号６０を付して示している。
【００２４】
上記酸化は、約１０００℃の温度で行われることが好ましい。上記酸化の工程は、約２５分〜３０分間行われる。これにより、ゲルマニウム濃度を約２０％とすることができる。つまり、こうして得られる層６０は、ｘが約０．８のＳｉｘＧｅ１−ｘ層である。
【００２５】
上記酸化の工程の間に、上述したゲルマニウムの打ち込み中に引き起こされた結晶の損壊が修復される。
【００２６】
図３は、上記酸化物層４０を除去した後のシリコン基板１０を示す。上記酸化物層４０はウェットケミカルエッチング法によって除去することができる。これは、矢印７０によって図示されている。他の実施形態では、他のエッチング法を用いてもよい。
【００２７】
その後、第２の酸化の工程が行われる。この第２の酸化の工程中に、薄い酸化物層１００（第２の酸化物層）が形成される。これは、図４に図示されている。薄い酸化物層１００は、後に、電界効果トランジスタのゲート接点用の絶縁層として用いられるので、上記薄い酸化物層１００の厚みは、ほんの数ナノメートルであることが好ましい。これについては、さらに詳細に後述する。
【００２８】
上記第２の酸化の工程において、上記表面３０近傍のゲルマニウム原子は、上記シリコン基板１０中にさらに押し込まれる。その結果、ゲルマニウムを含む、ゲルマニウム濃度が高い層６０におけるゲルマニウム原子の濃度がさらに上昇する。こうして、ゲルマニウム濃度がさらに高い層１１０がシリコン基板１０中に形成される。酸化温度および酸化時間に依存して、ゲルマニウム濃度を４０％以上にまで上昇させることができる。酸化された表面３０の直下においては、１００％のゲルマニウム濃度でさえ達成することができる。上記第２の酸化の工程後に得られる構造が、図４に図示されている。
【００２９】
最後に、ゲルマニウム濃度がさらに高い層１１０上にソース領域２００およびドレイン領域２１０を形成し、酸化物層１００上にゲート接点２３０を形成することにより、電界効果トランジスタ１５０が完成される（工程（Ｃ））。上記ゲート接点２３０は、ポリシリコンまたは金属により構成することができる。上記ソース領域２００およびドレイン領域２１０は、当技術分野において公知の製造工程に従って、ゲルマニウム濃度がさらに高い層１１０にドープ剤を埋め込むことによって形成させることができる。こうして得られる電界効果トランジスタ１５０は、図５に示されている。図５によれば、トランジスタ１５０のチャンネル２５０は、上記電界効果トランジスタ１５０の活性領域の一部であり、上記チャンネル２５０は、ゲルマニウム濃度がさらに高い層１１０中に形成されていることが分かる。
【産業上の利用可能性】
【００３０】
本発明は、電界効果トランジスタを含む半導体素子を用いる様々な分野に広く利用することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、本発明の実施形態において、ゲルマニウム原子が打ち込まれた後のシリコン基板の断面を模式的に示す図である。
【図２】図２は、本発明の実施形態において、酸化物層が形成された後のシリコン基板の断面を模式的に示す図である。
【図３】図３は、本発明の実施形態において、酸化物層を除去した後のシリコン基板の断面を模式的に示す図である。
【図４】図４は、本発明の実施形態において、第２の酸化の工程後に得られるシリコン基板の断面を模式的に示す図である。
【図５】図５は、本発明の実施形態にかかる電界効果トランジスタの断面を模式的に示す図である。
【符号の説明】
【００３２】
１０    シリコン基板
２０    ゲルマニウム原子（ゲルマニウムの原子）
３０    表面
４０    酸化物層
６０    ゲルマニウム濃度が高い層
１００    薄い酸化物層（第２の酸化物層）
１１０    ゲルマニウム濃度がさらに高い層
１５０    電界効果トランジスタ（半導体素子）
２００    ソース領域
２１０    ドレイン領域
２３０    ゲート接点
２５０    チャンネル
【図１】
2006261669.tif 000003
【図２】
2006261669.tif 000004
【図３】
2006261669.tif 000005
【図４】
2006261669.tif 000006
【図５】
2006261669.tif 000007