(57)【要約】【課題】  小型化が可能で、信頼性の高い半導体装置を提供する。【解決手段】  半導体装置は、第１及び第２のグループの電極２１，２２を有する半導体チップ１０と、第１及び第２のグループの配線４１，４２を有する配線基板３０とを含む。電極２１は、第１の直線１１０に沿って配列されてなる。電極２２は、第２の直線１２０に沿って配列されてなる。配線４１は、第１の接合部４３と第１の延設部４５とを有する。配線４２は、第２の接合部４４と第２の延設部４６とを有する。電極２１は第１の接合部４３と対向し、電極２２は第２の接合部４４と対向する。第２の延設部４６は、第１の接合部４３の隣に配置されてなる。第１の接合部４３と第２の接合部４４とは同じ幅をなす。第２の延設部４６は、第２の接合部４４よりも幅が狭い。第１の延設部４５は、第２の延設部４６よりも幅が広い。【選択図】      図４
2006196528.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のグループの電極を有する半導体チップと、
第１及び第２のグループの配線を有する配線基板と、
を含み、
前記第１のグループの電極は、前記半導体チップの１つの辺に沿って延びる第１の直線に沿って配列されてなり、
前記第２のグループの電極は、前記第１の直線よりも前記半導体チップの内側に配置されて前記第１の直線と平行に延びる第２の直線に沿って配列されてなり、
前記第１のグループの配線は、第１の接合部と、前記第１の接合部に延設された第１の延設部とを有し、
前記第２のグループの配線は、第２の接合部と、前記第２の接合部に延設された第２の延設部とを有し、
前記半導体チップは、前記第１のグループの電極が前記第１の接合部と対向し、前記第２のグループの電極が前記第２の接合部と対向するように、前記配線基板に搭載されてなり、
前記第２の延設部は、前記第１の接合部の隣に配置されてなり、
前記第１の接合部と前記第２の接合部とは同じ幅をなし、
前記第２の延設部は、前記第２の接合部よりも幅が狭く、
前記第１の延設部は、前記第２の延設部よりも幅が広い半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１の接合部と前記第１の延設部とは同じ幅をなす半導体装置。
【請求項３】
請求項１又は請求項２記載の半導体装置において、
前記第２のグループの配線は、前記第２の延設部に延設された、前記第１の延設部と同じ幅をなす接続部をさらに有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
配線パターンと半導体チップの電極とが対向して電気的に接続された構造をなす半導体装置が知られている。そして、半導体装置の小型化の要請を受けて、配線パターン及び半導体チップの電極は狭ピッチに配列されるようになっている。このとき、隣り合う配線パターン同士で電気的なショートが発生しにくくすることができれば、信頼性の高い半導体装置を提供することができる。
【０００３】
本発明の目的は、信頼性の高い半導体装置を提供することにある。
【特許文献１】特開２００３−２９７８６５号公報
【発明の開示】
【課題を解決するための手段】
【０００４】
（１）本発明に係る半導体装置は、第１及び第２のグループの電極を有する半導体チップと、
第１及び第２のグループの配線を有する配線基板と、
を含み、
前記第１のグループの電極は、前記半導体チップの１つの辺に沿って延びる第１の直線に沿って配列されてなり、
前記第２のグループの電極は、前記第１の直線よりも前記半導体チップの内側に配置されて前記第１の直線と平行に延びる第２の直線に沿って配列されてなり、
前記第１のグループの配線は、第１の接合部と、前記第１の接合部に延設された第１の延設部とを有し、
前記第２のグループの配線は、第２の接合部と、前記第２の接合部に延設された第２の延設部とを有し、
前記半導体チップは、前記第１のグループの電極が前記第１の接合部と対向し、前記第２のグループの電極が前記第２の接合部と対向するように、前記配線基板に搭載されてなり、
前記第２の延設部は、前記第１の接合部の隣に配置されてなり、
前記第１の接合部と前記第２の接合部とは同じ幅をなし、
前記第２の延設部は、前記第２の接合部よりも幅が狭く、
前記第１の延設部は、前記第２の延設部よりも幅が広い。本発明によると、小型化が可能で、かつ、電気的な信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記第１の接合部と前記第１の延設部とは同じ幅をなしていてもよい。
（３）この半導体装置において、
前記第２のグループの配線は、前記第２の延設部に延設された、前記第１の延設部と同じ幅をなす接続部をさらに有してもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
【０００６】
図１〜図５は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【０００７】
本実施の形態に係る半導体装置は、図１に示すように、半導体チップ１０を有する。半導体チップ１０には、集積回路１１が形成されていてもよい（図５参照）。集積回路１１の構造は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ１０は、電極２０を有する（図２及び図５参照）。電極２０は、集積回路１１と電気的に接続されていてもよい。あるいは、集積回路１１と電気的に接続されていない電極を含めて電極２０と称してもよい。電極２０の構造は特に限定されず、例えば、図示しないパッドと該パッドに形成されたバンプとを含んでいてもよい。電極２０は、第１及び第２のグループの電極２１，２２を含む。第１のグループの電極２１は、図２に示すように、半導体チップ１０の１つの辺１２に沿って延びる第１の直線１１０に沿って配列されてなる。このとき、第１の直線１１０は、辺１２に平行に延びる直線であってもよい。また、第２のグループの電極２２は、図２に示すように、第１の直線１１０と平行に延びる第２の直線１２０に沿って配列されてなる。なお、第２の直線１２０は、第１の直線１１０よりも半導体チップ１０の内側に配置されてなる。電極２０は、図２に示すように、千鳥状に配置されていてもよい。ただし、これとは別に、第１及び第２のグループの電極は、第１及び第２の直線１１０，１２０と直交する方向にずれて配置されていてもよい（図示せず）。
【０００８】
本実施の形態に係る半導体装置は、配線基板３０を有する（図１参照）。配線基板３０の材料は特に限定されるものではなく、有機系（例えばエポキシ基板）、無機系（例えばセラミック基板、ガラス基板）、又は、それらの複合構造（例えばガラスエポキシ基板）からなるものであってもよい。配線基板３０は、リジッド基板であってもよい。あるいは、配線基板３０は、ポリエステル基板やポリイミド基板などのフレキシブル基板であってもよい。配線基板３０は、COF（Chip On Film）用の基板であってもよい。また、配線基板３０は、単一の層からなる単層基板であってもよく、積層された複数の層を有する積層基板であってもよい。そして、配線基板３０の形状や厚みについても、特に限定されるものではない。
【０００９】
配線基板３０は、図３に示す、配線４０を有する。配線４０は、銅（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）のうちのいずれかを積層して、あるいはいずれかの一層で形成されていてもよい。また、配線基板３０としてガラス基板を利用する場合、配線４０は、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。配線４０の形成方法は特に限定されない。例えば、スパッタリング等によって配線４０を形成してもよいし、無電解メッキで配線４０を形成するアディティブ法を適用してもよい。また、配線４０は、ハンダ、スズ、金、ニッケル等でメッキされていてもよい。配線４０は、図３に示すように、第１及び第２のグループの配線４１，４２を有する。第１のグループの配線４１は、第１の接合部４３と、第１の接合部４３に延設された第１の延設部４５とを有する。なお、第１の接合部４３は、第１のグループの電極２１と対向する部分である（図４及び図５参照）。第２のグループの配線４２は、第２の接合部４４と、第２の接合部４４に延設された第２の延設部４６とを有する。なお、第２の接合部４４は、第２のグループの電極２２と対向する部分である（図４及び図５参照）。そして、第２の延設部４６は、図３に示すように、第１の接合部４３の隣に配置されていてなる。また、第１の接合部４３と第２の接合部４４とは、同じ幅をなす。そして、第２の延設部４６は、第２の接合部４４よりも幅が狭い。また、第１の延設部４５は、第２の延設部４６よりも幅が広い。このとき、第１の接合部４３と第１の延設部４５とは、同じ幅をなしていてもよい。また、第２のグループの配線４２は、図３に示すように、第２の延設部４６に延設された、第１の延設部４５と同じ幅をなす接続部４８をさらに有していてもよい。
【００１０】
本実施の形態に係る半導体装置では、図１に示すように、半導体チップ１０は配線基板３０に搭載されてなる。半導体チップ１０は、第１のグループの電極２１が第１の接合部４３と対向し、第２のグループの電極２２が第２の接合部４４と対向するように搭載されてなる（図４参照）。電極２１，２２と接合部４３，４４とは電気的に接続されていてもよい。このとき、電極２１，２２と接合部４３，４４とを接触させて、電気的に接続してもよい（図５参照）。なお、図５は、図４のＶ−Ｖ線断面図である。あるいは、電極２１，２２と接続部４３，４４との間に導電部材を介在させて、両者を電気的に接続してもよい（図示せず）。第１及び第２のグループの配線４１，４２は、図４に示すように、半導体チップ１０の辺１２から引き出されていてもよい。第２のグループの配線４２が接続部４８を有する場合、図４に示すように、接続部４８は半導体チップ１０の辺１２と交差するように配置されていてもよい。あるいは、接続部４８は、半導体チップ１０とオーバーラップする領域内のみに配置されていてもよい。あるいは、接続部４８は、半導体チップ１０とオーバーラップしないように配置されていてもよい。ただし、第２のグループの配線４２は接続部４８を有していなくてもよく、このとき、第２の延設部４６が半導体チップ１０の辺１２と交差していてもよい。
【００１１】
本実施の形態に係る半導体装置は、樹脂部５０を有してもよい（図５参照）。樹脂部５０は、半導体チップ１０と配線基板３０との間に配置されてなる。樹脂部５０によって、半導体チップ１０と配線基板３０とを接着してもよい。また、樹脂部５０は、電極２０及び配線４０（配線４０の接合部）を封止して、両者の劣化を防止する役割を果たしていてもよい。
【００１２】
本実施の形態に係る半導体装置１は、以上に説明した構成をなしていてもよい。半導体装置１では、先に説明したように、第１の接合部４３と第２の接合部４４とは同じ幅をなしている。これによれば、電極２０の荷重を、第１及び第２の接合部４３，４４に均等にかけることができる。そのため、第１及び第２の接合部４３，４４のいずれか一方に大きな荷重がかかることを防止することができ、電極２０及び配線４０が変形しにくい、信頼性の高い半導体装置を提供することができる。また、半導体装置１では、第２の延設部４６は、第２の接合部４４よりも幅が狭くなっている。そして、第２の延設部４６は、第１の接合部４３の隣に配置されてなる。これによれば、第１の接合部４３と第２のグループの配線４２（第２の延設部４６）との間隔を長くすることができる。すなわち、第１のグループの電極２１と第２のグループの配線４２（第２の延設部４６）との間隔を長くすることができる。これによると、配線及び電極が狭ピッチ化しても電気的なショートが発生しにくくなるため、小型化が可能で、かつ、電気的な信頼性の高い半導体装置を提供することができる。また、第１の延設部４５は、第２の延設部４６よりも幅が広くなっている。そのため、第１のグループの配線４１の強度が高くなる。そのため、応力の影響を受けにくい、信頼性の高い半導体装置を提供することができる。なお、第２のグループの配線４２が接続部４８を有する場合、第２のグループの配線４２の強度が高くなる。そのため、さらに信頼性の高い半導体装置を提供することができる。
【００１３】
なお、本実施の形態では、二列に配置された電極を有する半導体装置について説明してきたが、変形例として、三列以上に配置された電極を有する半導体装置について適用してもよい（図示せず）。そして、図６には、半導体装置１を有する電子モジュール１０００を示す。なお、電子モジュール１０００は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。さらに、半導体装置１を有する電子機器として、図７にノート型パーソナルコンピュータ２０００を、図８に携帯電話３０００を、それぞれ示す。
【００１４】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図２】図２は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図３】図３は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図４】図４は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図５】図５は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。
【図６】図６は、本発明を適用した実施の形態に係る半導体装置を有する電子モジュールを示す図である。
【図７】図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図８】図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
【００１６】
１０…半導体チップ、  １１…集積回路、  ２０…電極、  ２１…第１のグループの電極、  ２２…第２のグループの電極、  ３０…配線基板、  ４０…配線、  ４１…第１のグループの配線、  ４２…第２のグループの配線、  ４３…第１の接合部、  ４４…第２の接合部、  ４５…第１の延設部、  ４６…第２の延設部、  ４８…接続部、  ５０…樹脂部、  １１０…第１の直線、  １２０…第２の直線
【図１】
2006196528.tif 000003
【図２】
2006196528.tif 000004
【図３】
2006196528.tif 000005
【図４】
2006196528.tif 000006
【図５】
2006196528.tif 000007
【図６】
2006196528.tif 000008
【図７】
2006196528.tif 000009
【図８】
2006196528.tif 000010