(57)【要約】【課題】電源パルスにより抵抗変化が発生する可変抵抗素子およびこれを用いた素子電源を切っても記憶情報が消えない不揮発性の記憶素子に関し、可変抵抗材料であるペロブスカイト酸化物を、菱面体晶であり六方晶表記で(００１)面に優先配向させることにより、可変抵抗素子の特性ばらつきを低減するとともに、信頼性を向上させる。【解決手段】第１電極膜１４上に可変抵抗層１５を設け、可変抵抗層１５上に第２電極１６が形成する。可変抵抗層１５は菱面体晶であるペロブスカイト型酸化物であり、かつ六方晶表記で（００１）面方向に優先配向している。【選択図】図５
2006196566.tif 000002
【特許請求の範囲】
【請求項１】
電圧パルスの印加に応じてその電気抵抗値が変化する薄膜材料（可変抵抗材料）を用いた可変抵抗薄膜素子であって、成膜基板上に第１電極膜が形成され、前記第１電極膜上に可変抵抗層が形成されており、前記可変抵抗層上に第２電極が形成された可変抵抗薄膜素子において、前記可変抵抗層は菱面体晶の結晶構造を持つペロブスカイト型酸化物であることを特徴とする可変抵抗薄膜素子。
【請求項２】
請求項１において、前記可変抵抗層が六方晶表記で（００１）面方向に優先配向していることを特徴とする可変抵抗薄膜素子。
【請求項３】
請求項１において、前記第１電極膜は、Ｐｔ，Ｉｒ，Ｒｈ，Ｐｄのうち少なくとも１種から構成されおり、かつ（１１１）面に優先配向していることを特徴とする可変抵抗薄膜素子。
【請求項４】
請求項１において、前記可変抵抗層の膜厚が、１０ｎｍ以上５μｍ以下であることを特徴とする可変抵抗薄膜素子。
【請求項５】
請求項１において、前記可変抵抗層が、Ａ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６）の組成であり、ＡがＰｒ，Ｌａ，Ｇｄ、Ｓｍ，Ｎｄの群から選択される少なくともいずれか１種の元素であることを特徴とする可変抵抗薄膜素子。
【請求項６】
基板上に第１電極膜を形成する工程、前記第１電極膜上に可変抵抗層を形成する工程、前記可変抵抗層上に第２電極膜を形成する工程から構成されており、前記可変抵抗層をスパッタリング法で形成することを特徴とする可変抵抗薄膜素子の作製方法。
【請求項７】
前記可変抵抗層がＡ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６，ＡがＰｒ，Ｌａ，Ｇｄ，Ｓｍ，Ｎｄの群から選択される少なくともいずれか１種の元素）であり、化学量論量に対してマンガン元素が１モル％以上３０モル％以下過剰になるようにマンガン酸化物が添加された化学組成のターゲットを用いて、スパッタリング法により形成することを特徴とする請求項６に記載の可変抵抗薄膜素子の作製方法。
【請求項８】
電圧パルスの印加に応じてその電気抵抗値が変化する材料（可変抵抗材料）を用いた可変抵抗薄膜素子を備えた不揮発性の記憶素子を少なくとも１つ以上備えた記憶素子アレイであって、半導体基板上に形成されたソース、ドレイン、およびゲートを有するトランジスタと、前記トランジスタの上部に形成される保護絶縁膜と、前記保護絶縁膜の上部に形成される第1電極膜と、前記第1電極膜の上部に形成された前記可変抵抗材料によって構成される可変抵抗部と、前記可変抵抗層の上部に形成される第２電極膜と、前記トランジスタのドレインおよびソースのうちいずれか一方と前記第１電極膜とを電気的に接続するコンタクトプラグとを備え、前記可変抵抗部は菱面体晶の結晶構造を持つペロブスカイト型酸化物であることを特徴とする不揮発性記憶素子。
【請求項９】
電圧パルスの印加に応じてその電気抵抗値が変化する材料（可変抵抗材料）を用いた可変抵抗薄膜素子を備えた不揮発性の記憶素子を少なくとも１つ以上備えた記憶素子アレイであって、半導体基板上に形成されたソース、ドレイン、およびゲートを有するトランジスタと、前記トランジスタの上部に形成される保護絶縁膜と、前記保護絶縁膜の上部に形成される第1電極膜と、前記第１電極膜の上部に前記可変抵抗材料によって構成される可変抵抗部と、前記可変抵抗部の上部に形成される第２電極膜と、前記トランジスタのドレインおよびソースのうちいずれか一方と前記第１電極膜とを電気的に接続するコンタクトプラグとを備え、隣り合う前記可変抵抗部が前記第１電極膜上に形成された素子分離絶縁膜によって分離されており、前記可変抵抗部は菱面体晶の結晶構造を持つペロブスカイト型酸化物であることを特徴とする不揮発性記憶素子。
【請求項１０】
請求項８および９において、前記可変抵抗部が六方晶表記で（００１）面方向に優先配向していることを特徴とする不揮発性記憶素子。
【請求項１１】
請求項８および９において、前記第１電極膜は、Ｐｔ，Ｉｒ，Ｒｈ，Ｐｄのうち少なくとも１種から構成されおり、かつ（１１１）面に優先配向していることを特徴とする不揮発性記憶素子。
【請求項１２】
請求項８および９において、前記可変抵抗部の膜厚が、１０ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下であることを特徴とする不揮発性記憶素子。
【請求項１３】
請求項８および９において、前記可変抵抗部が、Ａ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６）の組成であり、元素ＡがＰｒ，Ｌａ，Ｇｄ，Ｓｍ，Ｎｄの群から選択される少なくともいずれか１種であることを特徴とする不揮発性記憶素子。
【請求項１４】
半導体基板上にソース、ドレイン、およびゲートを有するトランジスタを形成する工程と、前記トランジスタの上部に保護絶縁膜を形成する工程と、前記トランジスタのドレインおよびソースのうちいずれか一方と第1電極膜とを電気的に接続するコンタクトプラグを形成する工程と、前記保護絶縁膜の上部に第1電極膜を形成する工程と、前記第1電極膜の上部に、前記可変抵抗材料によって構成される可変抵抗層と、前記可変抵抗層の上部に形成される第２電極膜とを形成する工程から構成されており、前記可変抵抗層をスパッタリング法で形成することを特徴とする不揮発性記憶素子の作製方法。
【請求項１５】
請求項１４において、前記可変抵抗層がＡ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６，ＡがＰｒ，Ｌａ，Ｇｄ，Ｓｍ，Ｎｄの群から選択される少なくともいずれか１種の元素）であり、化学量論量に対してマンガン元素が１モル％以上３０モル％以下過剰になるようにマンガン酸化物が添加された化学組成のターゲットを用いて、スパッタリング法により形成することを特徴とする不揮発性記憶素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源パルスにより抵抗変化が発生する可変抵抗素子、およびこれを用いた素子電源を切っても記憶情報が消えない不揮発性の記憶素子に関し、より効果的な可変抵抗材料に関する。
【背景技術】
【０００２】
近年、携帯電話、ＩＣカード、デジタルカメラ等の携帯用電子機器の発展に伴い、不揮発性記憶素子が幅広く使用されている。特に、画像データの保存のために、不揮発性記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求が非常に高まっている。現在、これらの電子機器に最も広く用いられている不揮発性記憶素子は、半導体トランジスタのゲート部分に浮遊ゲートを設け、その浮遊ゲート内に電子を注入するメカニズムを用いたフラッシュメモリである。しかし、このフラッシュメモリはフローティングゲートに高電界で電荷を蓄積する構造のため、セル構造が複雑で高集積化の点で課題がある。さらに、フラッシュメモリは書き込み電力が大きい、書き込み時間が長い、書き換え寿命が短いといった課題も存在している。
【０００３】
これらの課題を解決するために、強誘電体を用いた半導体メモリ（ＦｅＲＡＭ）、ＴＭＲ（トンネルＭＲ）材料を用いた半導体メモリ（ＭＲＡＭ）、相変化材料を用いた半導体メモリ（ＯＵＭ：Ovonic Unified Memory）等の新規な不揮発性記憶素子の開発が盛んに行われている（例えば特許文献１参照）。しかし、ＦｅＲＡＭに関しては素子の微細化が困難であり、ＭＲＡＭに関しては書き込み電力が高い、ＯＵＭでは書き換え寿命が短い等の課題が報告されている。
【０００４】
さらに、ペロブスカイト構造を持つ、巨大磁性抵抗（ＣＭＲ：colossal magnetoresistance）材料や高温超伝導(ＨＴＳＣ： high temperature superconductivity)材料に電気パルスを印加することによって、抵抗値を変化させる手法が提案されている（例えば特許文献２および非特許文献１参照）。例えば、ＣＭＲ材料であるＰＣＭＯ（Ｐｒ１−ｘＣａｘＭｎＯ３）薄膜でｘ＝０．３（ＰＣＭＯ（Ｘ＝０．３）；Ｐｒ０．７Ｃａ０．３ＭｎＯ３）に電気パルス（振幅３２Ｖ、パルス幅７１ｎｓ）を印加すると、パルス数とともにＣＭＲ薄膜の抵抗値が増加している。なお、ＰＣＭＯ（ｘ＝０．３）材料の抵抗値変化に関しては、電流および電場誘起による反強磁性絶縁体と強磁性金属との相互間の相転移によって抵抗値が変化することが特許文献２以前に報告されている（例えば特許文献３参照）。
【０００５】
このように、（マンガンを含有するペロブスカイト構造の酸化物をはじめとする）可変抵抗素子を用いた不揮発性メモリはＲＲＡＭ素子（Resistance control nonvolatile Random Access Memory）が新たに提案されている。
【０００６】
上記の特許文献２および３に示された可変抵抗薄膜材料で実施例では、ペロブスカイト型酸化物材料であるＰｒ１−ｘＣａｘＭｎＯ３の中でｘ＝０．３の組成が例示されている。このＰＣＭＯ薄膜材料を作製する一手法としてスパッタリング法がある。しかし、スパッタリング法による成膜では、形成した薄膜の組成がターゲットの組成とずれていることがよく見られる。例えば、強誘電性不揮発性メモリの材料の１種であるＰＺＴ（Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３）のスパッタリング法による成膜に関して、形成したＰＺＴ膜のＰｂ不足を解消するためにターゲットに過剰量のＰｂＯを添加することが提案されている（例えば特許文献４参照）。
【特許文献１】特開平５−２１７４０号公報
【特許文献２】米国特許第６２０４１３９号明細書
【特許文献３】特許第３０３０３３３号公報
【特許文献４】特公平７−６２２３５号公報
【非特許文献１】“アプライド・フィジックス・レターズ”      （Applied Physics Letters）”，（米国），アメリカ物理学会，      ２０００年５月０８日，第７６巻，第１９号，p.2749-2751
【発明の開示】
【発明が解決しようとする課題】
【０００７】
実際に、ＰＣＭＯ（ｘ＝０．３）焼結体をターゲットとしてＰＣＭＯ薄膜をスパッタリング法により作製すると、形成したＰＣＭＯ薄膜に組成ずれが生じた。特に形成した薄膜の組成分析を行った結果、Ｍｎの含有量が少ないことが明らかになった。希望する組成のＰＣＭＯ膜を形成するためには、成膜方法に工夫が必要である。
【０００８】
また、ペロブスカイト酸化物材料の中には、その材料特性が、結晶配向性に影響を受けることが知られている。例えば特許文献４では、ＰＺＴの結晶配向性と特性（焦電係数）の関係が例示されている。強誘電体の自発分極Ｐｓが一方向に揃っている時最も大きい出力が得られることが記されている。さらに、磁性材料においても、磁気抵抗が結晶方位によって異方性があることが報告されている。
【０００９】
しかし、特許文献２および３ではＰＣＭＯ薄膜の結晶配向性と抵抗変化特性の関係、およびＰＣＭＯ薄膜の組成と抵抗変化特性が全く示されていない。しかも形成されたＰＣＭＯ膜の結晶配向性に関する記述がなされていない。
【００１０】
本発明の目的は、電気パルスによる抵抗変化特性が非常に優れた可変抵抗変化材料およびその製造方法と、この可変抵抗素子を用いた不揮発性記憶素子を提供することである。
【課題を解決するための手段】
【００１１】
本発明の可変抵抗薄膜素子は、電圧パルスの印加に応じてその電気抵抗値が変化する薄膜材料（可変抵抗材料）を用いた可変抵抗薄膜素子であって、成膜基板上に第１電極膜が形成され、前記第１電極膜上に可変抵抗層が形成されており、前記可変抵抗層上に第２電極が形成された可変抵抗薄膜素子において、前記可変抵抗素子は菱面体晶であるペロブスカイト構造酸化物である。
【００１２】
可変抵抗層が菱面体晶であるために、結晶構造のひずみが小さい。したがって、Ｂサイトの原子と酸素が構成するＢＯ６の８面体構造が比較的曲がらずにつながっており、Ｂ−Ｏ−Ｂのボンド角が１８０°に近い。Ｂサイト原子の３ｄ電子と酸素の２ｐ電子の混成が大きくなり電子の伝達が大きくなる。以上の結果、金属−絶縁体相転移が生じやすくなると考えられ、抵抗変化が比較的容易に発生すると考えられる。その結果、抵抗変化のばらつきが小さく再現性に優れる特徴がある。
【００１３】
また、本発明の可変抵抗薄膜素子は、六方晶表記で（００１）面方向に優先配向している。
【００１４】
本発明では可変抵抗層が結晶配向しているために、無配向の膜と比較して抵抗値の変化量が大きい。特に、六方晶表記で（００１）面に優先配向しているために、抵抗変化が大きい。これは、ｃ軸方向では、Ｂサイト原子の３ｄ電子と酸素の２ｐ電子の混成が他軸と比較するとやや生じにくいために高抵抗状態の値が高くなる。この結果、一度Ｂサイト原子の３ｄ電子と酸素の２ｐ電子の伝達が起きると抵抗値変化量が大きくなるためと考えられる。
【００１５】
本発明の可変抵抗薄膜素子の第１電極膜は、Ｐｔ，Ｉｒ，Ｒｈ，Ｐｄのうち少なくとも１種から構成されおり、かつ（１１１）面に優先配向している。
【００１６】
第１電極膜が（１１１）面に配向しているために、可変抵抗層を（００１）面（六方晶表記で）に優先配向させることが可能である。
【００１７】
さらに本発明の可変抵抗薄膜素子を構成する可変抵抗層の膜厚が、１０ｎｍ以上５μｍ以下である。この膜厚の範囲では、リーク電流は観測されず電子部品としての特性に優れている。
【００１８】
さらにまた、本発明の可変抵抗薄膜素子を構成する可変抵抗層が、Ａ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６）の組成であり、元素ＡがＰｒ，Ｌａ、Ｇｄ、Ｓｍ、Ｎｄの群から選択される少なくともいずれか１種である。可変抵抗層がこの組成で表される材料で構成されるために、再現性にすぐれた抵抗変化特性を示すことができる。
【００１９】
また本発明の可変抵抗薄膜素子の作製方法は、基板上に第１電極膜を形成する工程、前記第１電極膜上に可変抵抗層を形成する工程、前記可変抵抗層上に第２電極膜を形成する工程から構成されており、前記可変抵抗層をスパッタリング法で形成する。スパッタリング法で形成することにより結晶性および配向性の優れた可変抵抗層が形成可能である。
【００２０】
さらに本発明の可変抵抗薄膜素子の作製方法は、前記可変抵抗層がペロブスカイト構造Ｍｎ酸化物の場合、化学量論量に対して１モル%以上３０モル％以下の範囲でＭｎ元素が過剰になるようにＭｎ酸化物が添加されたターゲットを用いてスパッタリングにより前記可変抵抗層を形成する。Ｍｎ元素を化学量論量よりも過剰に添加することにより、形成した薄膜の組成ズレを防止できる。この結果、可変抵抗素子の特性の再現性の向上が図れる。
【００２１】
本発明の不揮発性記憶素子は、電圧パルスの印加に応じてその電気抵抗値が変化する材料（可変抵抗材料）を用いた可変抵抗素子を備えた不揮発性の記憶素子を少なくとも１つ以上備えた記憶素子アレイであって、半導体基板上に形成されたソース、ドレイン、およびゲートを有するトランジスタと、前記トランジスタの上部に形成される保護絶縁膜と、前記保護絶縁膜の上部に形成される第１電極膜と、前記第1電極膜の上部に形成されかつ前記可変抵抗材料によって構成される可変抵抗層と、前記可変抵抗層の上部に形成される第２電極膜と、前記トランジスタのドレインおよびソースのうちいずれか一方と前記第１電極膜とを電気的に接続するコンタクトプラグとを備え、前記可変抵抗部は菱面体晶の結晶構造を持つペロブスカイト型酸化物である。また、可変抵抗部は（００１）面方向（六方晶表記）に優先配向している。
【００２２】
この構成により、低電力、高速書き込み・消去、大容量化が可能となる。また特性のばらつきが減少する。
【００２３】
さらに本発明の不揮発性記憶素子は、電圧パルスの印加に応じてその電気抵抗値が変化する材料（可変抵抗材料）を用いた可変抵抗薄膜素子を備えた不揮発性の記憶素子を少なくとも１つ以上備えた記憶素子アレイであって、半導体基板上に形成されたソース、ドレイン、およびゲートを有するトランジスタと、前記トランジスタの上部に形成される保護絶縁膜と、前記保護絶縁膜の上部に形成される第1電極膜と、前記第１電極膜の上部に前記可変抵抗材料によって構成される可変抵抗部と、前記可変抵抗部の上部に形成される第２電極膜と、前記トランジスタのドレインおよびソースのうちいずれか一方と前記第１電極膜とを電気的に接続するコンタクトプラグとを備え、隣り合う前記可変抵抗部が前記第１電極膜上に形成された素子分離絶縁膜によって分離されており、前記可変抵抗素子は菱面体晶の結晶構造を持つペロブスカイト型酸化物である。また、前記可変抵抗層は六方晶表記で（００１）面方向に優先配向している。
【００２４】
この構成により、低電力、高速書き込み・消去、大容量化が可能となる。また特性のばらつきが減少する。
【００２５】
また本発明の不揮発性記憶素子の第１電極膜は、Ｐｔ，Ｉｒ，Ｒｈ，Ｐｄのうち少なくとも１種から構成されおり、かつ（１１１）面に優先配向している。第１電極膜が（１１１）面に配向しているために、可変抵抗層を（００１）面（六方晶表記で）に優先配向させることが可能である。
【００２６】
さらに本発明の不揮発性記憶素子は、前記可変抵抗層の膜厚が、１０ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下である。この膜厚範囲において、リーク電流などの課題が発生せずに安定した動作が確認されている。
【００２７】
さらにまた本発明の不揮発性記憶素子は、前記可変抵抗層が、Ａ１−ｘＣａｘＭｎＯ３（０.１≦Ｘ≦０.６）の組成であり、元素ＡがＰｒ，Ｌａ，Ｇｄ，Ｓｍ，Ｎｄの群から選択される少なくともいずれか１種である。可変抵抗層がこの組成で表される材料で構成されるために、再現性にすぐれた抵抗変化特性を示すことができる。
【００２８】
また本発明の不揮発性記憶素子の作製方法は、半導体基板上にソース、ドレイン、およびゲートを有するトランジスタを形成する工程と、前記トランジスタの上部に保護絶縁膜を形成する工程と、前記トランジスタのドレインおよびソースのうちいずれか一方と第1電極膜とを電気的に接続するコンタクトプラグを形成する工程と、前記保護絶縁膜の上部に第1電極膜を形成する工程と、前記第1電極膜の上部に、前記可変抵抗材料によって構成される可変抵抗層と、前記可変抵抗層の上部に形成される第２電極膜とを形成する工程から構成されており、前記可変抵抗層をスパッタリング法で形成する。この製造方法により、歩留まり良く特性のバラツキを低減することができる。
【００２９】
さらに本発明の不揮発性記憶素子の作製方法は、前記可変抵抗層を、化学量論量に対してマンガン元素が１モル％以上３０モル％以下過剰になるようにマンガン酸化物が添加された化学組成のターゲットを用いてスパッタリング法により前記可変抵抗層を形成する。Ｍｎを化学量論量よりも過剰に添加することにより、形成した薄膜の組成ズレを防止できる。この結果、可変抵抗素子の特性の再現性の向上が図れる。
【発明の効果】
【００３０】
以上説明したように、本発明の可変抵抗薄膜素子は結晶構造、結晶配向性および組成を最適化することにより、抵抗変化特性および再現性が向上する。この結果、本発明の可変抵抗薄膜素子を用いて不揮発性記憶素子を作製した場合、記憶素子のサイズを小さくしても十分な抵抗変化特性が得られる。さらに、単一の可変抵抗材料のみで多値化を図れる。以上の結果、記憶素子の高集積化が図れる点で有効である。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００３２】
（実施形態１）
図１は、本発明の実施形態に係る可変抵抗薄膜素子を示し、同図において１１は、厚みが０．６３ｍｍの６インチシリコン（Ｓｉ）ウエハからなる基板であり、この基板１１上には、厚みが０．４μｍの熱酸化膜１２が形成されている。尚、上記基板１１は、Ｓｉに限るものではなく、ガラス基板や、金属基板、セラミックス基板等であってもよい。また、上記基板１１がＳｉと異なる場合、前記熱酸化膜１２は必ずしも必要ではない。
【００３３】
上記熱酸化膜上には、密着層１３として厚みが０．０８μｍのＴｉ薄膜を形成した。密着層１３上に、厚みが０．２２μｍである白金（Ｐｔ）からなる第１電極膜１４が形成されている。この第１電極膜１４は（１１１）面配向となっている。なお、密着層となる成分（例えばＴｉを２．１モル％）を添加した白金（Ｐｔ）を使用することにより、密着層１３を省略することが可能である。
【００３４】
上記第１電極膜１４上には、化学式がＡ１−ｘＣａｘＭｎＯ３（０．１＜ｘ＜０．６）で表されるペロブスカイト化合物からなる可変抵抗層１５が形成されている（ＡはＰｒ，Ｌａ，Ｇｄ，Ｓｍ，Ｎｄ）。この可変抵抗層１５は、菱面体晶系であり、かつ六方晶表記で（００１）面に優先配向した結晶構造を有している。さらに、可変抵抗層の膜厚は、０．０１〜５．０μｍの範囲であればよい。
【００３５】
上記可変抵抗層１４上には、厚みが０．２μｍであってＰｔからなる第２電極膜１６が形成されている。尚、第２電極膜１５の材料はＰｔに限らず、導電性材料であればよく、膜厚は０．０５〜０．４μｍの範囲であればよい。
【００３６】
そして、この可変抵抗薄膜素子は、上記基板１１上に、密着層１３、第１電極膜１４、可変抵抗層１５、第２電極膜１６をスパッタ法により順次成膜して積層したものである。尚、成膜法はスパッタ法に限らず、ＣＶＤ法、ゾル・ゲル法であってもよい。また、密着層１２及び第２電極膜１６の成膜法は、ゾル・ゲル法等であってもよい。
【００３７】
上記密着層１３は、上記基板１１と第１電極層１４、あるいは上記熱酸化膜１２と第１電極層１４の密着性を高めるためのものであって、Ｔｉに限らず、タンタル、鉄、コバルト、ニッケル若しくはクロム又はそれら（Ｔｉを含む）の化合物で構成してもよい。また、膜厚は０．００５〜１μｍの範囲であればよい。この密着層１２は必ずしも必要なものではなく、第１電極膜１４に密着層を構成する元素を含有させることにより、基板１１上に第１電極膜１４を直接に形成するようにしても、基板１１と第１電極膜１４との密着性はかなり良好となる。また上記密着層となる金属元素の代わりにこれら金属の酸化物を添加してもよい。この密着層用金属元素または酸化物の添加量は、０を越え３０モル％以下であることが好ましい。
【００３８】
さらに、第１電極膜１４の材料は、Ｐｔ、Ｉｒ、Ｐｄ及びＲｈの群から選ばれた少なくとも１種の貴金属であればよく、膜厚は０．０５〜２μｍの範囲であればよい。
【００３９】
次に、上記可変抵抗薄膜素子の製造方法を説明する。
【００４０】
Ｓｉ基板１１上に、密着層１３、第１電極膜１４、可変抵抗層１５、第２電極膜１６をスパッタ法により順次成膜する。なお、熱酸化層１２はＳｉウエハを湿式の熱酸化により酸化物層を厚み４００ｎｍで形成した。
【００４１】
上記密着層１３は、Ｔｉターゲットを用いて、基板１１を４００℃に加熱しながら１００Ｗの高周波電力を印加し、１Ｐａのアルゴンガス中で、１分間形成することにより得られる。
【００４２】
上記第１電極膜１４は、多元スパッタ装置を使用して、Ｔｉターゲット及びＰｔターゲットを用い、基板１１を４００℃に加熱しながら１Ｐａのアルゴンガス中において８５Ｗ及び２００Ｗの高周波電力で１２分間形成することにより得られる。
【００４３】
尚、上記第１電極膜１４をスパッタ法により形成する際に使用するガスは、上記のようにアルゴンガスのみであってもよく、アルゴンと酸素との混合ガスであってもよい。
【００４４】
上記可変抵抗層１５は、ＰＣＭＯ（ｘ＝０．４）に酸化マンガン（ＭｎＯ２）を２０モル％過剰に加えて調合した焼結ターゲットを用い、基板１１の温度６００℃で、アルゴンと酸素との混合雰囲気中（ガス体積比Ａｒ：Ｏ２＝１９：１）において、真空度０．５Ｐａ、高周波電力４００Ｗの条件で３０分間形成することにより膜厚０．４μｍの可変抵抗層が得られる。
【００４５】
尚、上記可変抵抗層１５をスパッタ法により形成する際に使用するアルゴンと酸素との混合ガスにおける酸素分圧は、０％を越え３０％以下であることが好ましい。これは、酸素が全く存在しない状態では、配向制御層１５の結晶性が低下する一方、酸素分圧が３０％を越えると、（００１）面（六方晶表記）の配向性が低下するからである。また、真空度は、０．０５Ｐａ以上５Ｐａ以下であることが好ましい。これは、真空度が０．０５Ｐａよりも小さいと、可変抵抗層１５の結晶性がばらつく一方、５Ｐａを越えると、（００１）面（六方晶表記）の配向性が低下するからである。
【００４６】
また、上記可変抵抗層１５をスパッタ法により形成する際の基板１１の温度は、概ね３３０℃以上８５０℃以下であることが望ましい。これは、基板１１の温度が３３０℃よりも低いと、可変抵抗層１５の結晶性の低下や他の結晶相が混入し、８５０℃よりも高いと、成膜時に膜中に含まれるＣａが蒸発することによる結晶性の低下や、他の結晶相が混入するからである。
【００４７】
より好ましいのは、上記酸素分圧を０．５％以上１０％以下とし、かつ真空度を０．１Ｐａ以上２Ｐａ以下とするとともに、基板１１の温度を５００℃以上７５０℃以下にすることである。
【００４８】
上記のように可変抵抗層１５を形成すれば、この可変抵抗層１５は、上記のとおり（００１）面（六方晶表記）に優先配向し、その（００１）面配向率は５０％以上となる（尚、（００１）面配向率が５０％であっても、（００１）面以外の配向率が（００１）面配向率よりも極めて小さければ、（００１）面に優先配向していると言える）。
【００４９】
ここで（００１）ピークの配向率α（％）は、下記の（式１）で定義する。ピーク強度はX線回折装置により測定した。
【００５０】
α（％）＝Σ（００ｎ）ピークの強度／Σ｛観測されたピーク強度｝              （式１）
（ｎ・・・整数）
次に、具体的に実施した実施例について説明する。尚、以下の各実施例１〜５においては、基板上に、密着層、第１電極膜、可変抵抗層及び第２電極膜を順に形成した構成は、上記実施形態と同じである。
【００５１】
（実施例１）
この実施例１のものは、各膜の材料、膜厚、製造方法等が上記実施形態１で説明したものと同じものとした。
【００５２】
まず、可変抵抗層を形成する前の第１電極膜の結晶配向性を調べた。すなわち、Ｘ線回折法により解析を行った結果、Ｐｔ膜は（１１１）面配向を示し、その配向率はほぼ１００％であった。
【００５３】
続いて、第２電極膜を形成する前の可変抵抗層の結晶配向性や膜組成を調べた。
【００５４】
ｉｎ−ｐｌａｎｅでのＸ線回折法による解析から、可変抵抗層は六方晶表記で（００１）面に優先配向した菱面体晶系ペロブスカイト型結晶構造であった。（００１）面配向率はα＝９６％であった。
【００５５】
ところで、焼結体ＰＣＭＯの構造解析については、中性子回折法による分析が報告されている（ジャーナル・オブ・マグネティズム・アンド・マグネティック・マテリアルズ  ５３巻  １５３−１６６項  （１９８５））。この参考文献によれば、ＰＣＭＯの結晶構造は、斜方晶あるいは正方晶をとる。しかし本発明の可変抵抗層は菱面体晶である。これは成膜基板からの熱応力が原因で焼結体と異なる結晶構造をとると考えられる。斜方晶および正方晶と比較して、菱面体晶は結晶構造のひずみが小さい。したがって、ペロブスカイト構造に特徴的なＢサイト原子と酸素が構成するＢＯ６の８面体構造が、本実施例では比較的曲がらずにつながっており、Ｂ−Ｏ−Ｂのボンド角が１８０°に近い。菱面体晶では、Ｂサイト原子の３ｄ電子と酸素の２ｐ電子の混成がより大きくなり電子の伝達が大きくなる。以上の結果、金属−絶縁体相転移が生じやすくなると考えられ、抵抗変化が比較的容易に発生すると推測される。さらに、抵抗変化のばらつきが小さく再現性に優れる特徴がある。
【００５６】
格子定数は六方晶表記で５．４４×１３．１７Åである。第１電極膜を構成するＰｔは面心立方格子であり、その格子定数は３．９２３１Åである。従って、Ｐｔ（１１１）面の原子間距離は、Ｐｔ格子定数の√２倍の５．５４８Åである。この値は、ＰＣＭＯのａ軸格子定数測定値と比較的よく一致している。ＰＣＭＯ膜と第１電極膜の格子のミスフィット（Ｍ％）を（式２）のように定義すると、Ｐｔの場合のミスフィット：Ｍ（％）は２．０％である。以上の結果、ＰＣＭＯ薄膜は基板面に対して優先的に（００１）配向すると考えられる。
【００５７】
Ｍ（％）＝｛（１１１）面間原子距離−ＰＣＭＯ格子定数｝／（ＰＣＭＯ格子定数）    （式２）
（表１）にＩｒ，Ｒｈ，Ｐｄの格子定数、（１１１）面の原子間距離および格子のミスフィットを示す。格子のミスフィットは３．４％以下と小さくＰｔ電極膜の場合と同様にして、ＰＣＭＯ薄膜を基板面に対して優先的に（００１）配向させると考えられる。
【００５８】
【表１】
2006196566.tif 000003
【００５９】
次に、菱面体晶の（００１）面（六方晶表示）と各結晶面のなす角度Ψの実測値Ψobsと計算値Ψcalcを（表２）に示す。ΨobsとΨcalcとはよく一致しており、可変抵抗層が菱面体晶（００１）面（六方晶表記）配向であることを示唆している。
【００６０】
【表２】
2006196566.tif 000004
【００６１】
また、可変抵抗層の組成は、Ｘ線マイクロアナライザーによる組成分析を行った結果、Ｐｒ／Ｃａ／Ｍｎ比は３０／２１／４９であった。一方、ＰＣＭＯ（ｘ＝０．４）の化学量論組成の焼結体ターゲットを用いた場合には、Ｐｒ／Ｃａ／Ｍｎ比は３３／２３／４４でありマンガンの不足が確認された。
【００６２】
続いて、上記可変抵抗薄膜素子の第２電極膜を、Φ１０μｍで０．２μｍ厚のＰｔ膜としてスパッタ法により形成した。それぞれの第２電極膜と第１電極膜との間に電気パルスを印加して抵抗変化特性を測定した。測定に印加した電気パルスの電圧幅は±５Ｖ、パルス幅は１０ｎｓである。なお、電圧の極性は、第２の電極側に＋を第１の電極側に−を印加した場合を＋とした。抵抗値の変化は、上記電気パルスを可変抵抗薄膜素子に印加後、抵抗値が変化しない範囲のＤＣにより測定を行った。具体的には、０．３μＡの定電流を印加するか、あるいは０．２Ｖの定電圧を印加して抵抗値を測定した。初期抵抗値は１．８ＭΩであった。しかし、電圧値が＋５Ｖ、パルス幅１０ｎｓの電気パルスを可変抵抗薄膜素子に印加することにより、抵抗値は２．３ｋΩまで抵抗値が低下した。そして、電圧値が−５Ｖ、パルス幅１０ｎｓの電気パルスを可変抵抗薄膜素子に印加することにより、抵抗値は２．３ｋΩから再び１．８ＭΩに増加した。最大抵抗値は最小抵抗値の７８２倍である。この電気パルスを継続的に印加すると、高抵抗状態と低抵抗状態を繰り返した。その測定結果の一部として、電気パルス印加回数が０から１００回までの結果を図２に示す。
【００６３】
非特許文献１において、ＰＣＭＯ（Ｘ＝０．３）の抵抗変化特性が図１に示されている。膜厚６００ｎｍのＰＣＭＯ（Ｘ＝０．３）に±１８Ｖ、１００ｎｓ幅のパルスを印加することにより、抵抗値が２００Ωから３４００Ωの範囲で変化している。最大抵抗値は最小抵抗値の約１７倍の値である。本発明のように、抵抗変化材料の配向性を制御することにより、抵抗値の変化率（最大抵抗値と最小抵抗値の比）を大幅に拡大することが可能である。さらに、本発明の可変抵抗薄膜素子は、非特許文献と比較して低い電界強度で、より速く（短いパルス幅）抵抗値を制御することが可能である。特許文献２においても、図４に抵抗変化特性の図が示されている。特許文献２においても、最大抵抗値は最小抵抗値の２．４倍程度しか変化していない。これは、本願の実施例の１／１００以下である。さらに、７５０ｎｍの膜厚のＰＣＭＯ薄膜（Ｘ＝０．３）に必要な印加電圧が±５１Ｖと非常に高電圧が必要である。また、±５１Ｖの高電圧を必要としながら、最小抵抗値から最大抵抗値に変化させるために、８回もパルスを印加する必要であり、抵抗変化状態の制御を高速で行うことに課題が見られる。
【００６４】
最終的に本実施例では電気パルスを１００００００回印加したが、高抵抗状態と低抵抗状態を規則的に繰り返した。抵抗値のばらつきはσ＝５．０％であり、抵抗変化特性は極めて良好であった。
【００６５】
一方、同一組成で焼結体ＰＣＭＯ（ｘ＝０．４）の結晶構造は斜方晶である。この焼結体ＰＣＭＯの抵抗変化は菱面体晶ＰＣＭＯと比較して７５％程度であった。また、抵抗値のばらつきはσ＝１０．８％であった。従って、可変抵抗層の結晶構造が菱面体晶であることは、特性バラツキの観点から有効である。
【００６６】
さらに、非特許文献１の図２に、印加したパルス数と最大抵抗値と最小抵抗値の比の関係が示されている。この結果によれば、パルス印加回数５０００回程度までで、最大抵抗値と最小抵抗値の比は初期の４５％程度まで減少を続けている。以上のように、特性の信頼性の観点からも本願の発明が有効である。
【００６７】
（実施例２）
本実施例では、実施例１と同様の材料および工程により可変抵抗薄膜素子を作製した。相違点は、可変抵抗層１５の（００１）配向率：α（％）が異なる複数の素子を用意して、配向率αと抵抗変化特性の関係を調べた。配向率αは、成膜時の真空度およびガス組成により制御可能であった。真空度が低いほど、あるいはガス組成で酸素含有比率が高いほど配向率αは低下した。図３に配向率αと高抵抗状態での薄膜可変抵抗素子の抵抗値：Ｒhighおよび高抵抗状態での薄膜可変抵抗素子の抵抗値：Ｒlowの関係を示す。
【００６８】
（００１）面の配向率が５０％以上の場合には、Ｒhigh／Ｒlowの値は１００を超えており、抵抗値の変化を非常に検知しやすい。しかし、配向率αが３０％以下になると抵抗変化は１桁程度に減少した。このために、スイッチング素子とした場合に、特性ばらつきを考慮した十分なマージンをとることが困難となる。
【００６９】
六方晶表記で（００１）面に優先配向している可変抵抗層は、抵抗変化が大きかった。これは、ｃ軸方向では、Ｂサイト原子の３ｄ電子と酸素の２ｐ電子の混成が他軸と比較するとやや生じにくいために高抵抗状態の値が高くなる。従って、一度３ｄ電子と２ｐ電子の伝達が起きると抵抗値変化量（Ｒhigh／Ｒlow）の値が大きくなるためと推測される。従って、可変抵抗材料の配向方向を制御することが特性向上の観点から非常に有効である。
【００７０】
（実施例３）
本実施例では、実施例１と同様の材料および工程により可変抵抗薄膜素子を作製した。相違点は、それぞれの第２電極膜と第１電極膜との間に印加する電気パルスの電圧幅および印加回数である。測定に印加した電気パルスの電圧幅は±４Ｖ、パルス幅は１０ｎｓである。
【００７１】
初期抵抗値は０．９５ＭΩであった。しかし、電圧値が＋４Ｖ、パルス幅１０ｎｓの電気パルスを可変抵抗薄膜素子に印加すると、パルスの印加回数とともに抵抗値は減少した。前記の電気パルスを連続８回して印加することにより、可変抵抗薄膜素子の抵抗値は２．４ｋΩまで抵抗値が低下した。この値まで抵抗値が低下した後は、電圧値が＋４Ｖ、パルス幅１０ｎｓの電気パルスを印加しても抵抗値は低下しなかった。続いて、電圧値が−４Ｖ、パルス幅１０ｎｓの電気パルスを可変抵抗薄膜素子に印加すると、パルスの印加回数とともに抵抗値は増加した。前記の電気パルスを連続８回して印加することにより、可変抵抗薄膜素子の抵抗値は２．４ｋΩから０．９５ＭΩまで抵抗値が増加した。電圧値が＋４Ｖでパルス幅１０ｎｓの電気パルスを連続８回と、電圧値が−４Ｖでパルス幅１０ｎｓの電気パルスを連続８回組み合わせたパルスを連続して印加した。その測定結果の一部として、パルス印加回数と抵抗値の関係を図４に示す。
【００７２】
パルスの印加回数とともに抵抗値が規則的に変化しており、各抵抗値における出力電圧の値を記憶の一状態とすることにより、多値の記憶が可能である。
【００７３】
最終的に電気パルスを１００００回印加したが、抵抗値は規則に増加／減少した。抵抗値のばらつきはσ＝４．７％であり、抵抗変化特性および再現性は極めて良好であった。
【００７４】
（実施例４）
本実施例では、実施例１と同様の材料および工程により可変抵抗薄膜素子を作製した。相違点は、それぞれの第２電極膜と第１電極膜との間に印加する電気パルスのパルス幅を変化させる点である。測定に印加した電気パルスは、電圧幅５Ｖパルス幅１０ｎｓのパルスと電圧幅２．５Ｖパルス幅１０μｓのパルスの組み合わせである。
【００７５】
可変抵抗薄膜素子の初期抵抗値は１．５ＭΩであった。しかし、電圧値が＋２．５Ｖ、パルス幅１０μｓの電気パルスを可変抵抗薄膜素子に1回印加すると、抵抗値は２．４ｋΩに低下した。この値まで抵抗値が低下した後は、電圧値が＋２．５Ｖ、パルス幅１０μｓの電気パルスを印加しても抵抗値は低下しなかった。続いて、電圧値が＋５Ｖ、パルス幅１０ｎｓの電気パルスを可変抵抗薄膜素子に印加すると、可変抵抗薄膜素子の抵抗値は２．４ｋΩから１．５ＭΩまで抵抗値が増加した。その後、電圧値が＋２．５Ｖでパルス幅１０μｓの電気パルスと、電圧値が＋５Ｖでパルス幅１０ｎｓの電気パルスを交互に連続して印加した。その測定結果の一部として、パルス印加回数と抵抗値の関係を図５に示す。
【００７６】
最終的に電気パルスを１０００００回印加したが、高抵抗状態と低抵抗状態を規則的に繰り返した。抵抗値のばらつきはσ＝４．８％であり、抵抗変化特性および再現性は極めて良好であった。
【００７７】
（実施例５）
本実施例では、基板を０．２５ｍｍ厚のφ６インチステンレス鋼（ＳＵＳ３０４）とし、密着層には膜厚０．０１μｍのタンタル（Ｔａ）膜を、第１電極膜には膜厚が０．２５μｍであるＩｒ膜を、可変抵抗層には膜厚が０．１２μｍであるＰＣＭＯ（Ｘ＝０．２５）膜を、第２電極膜には、膜厚が０．１μｍのＰｔ膜をそれぞれ用いた。
【００７８】
上記密着層は、Ｔａターゲットを用いて、基板を５００℃に加熱しながら１００Ｗの高周波電力を印加し、１Ｐａのアルゴンガス中で、１分間形成することにより得た。
【００７９】
上記第１電極膜は、スパッタ装置を使用して、Ｉｒターゲットを用い、基板を４００℃に加熱しながら１Ｐａのアルゴンと酸素との混合雰囲気中（ガス体積比Ａｒ：Ｏ２＝１５：１）において２００Ｗの高周波電力で１５分間形成することにより得た。
【００８０】
上記可変抵抗層１５は、ＰＣＭＯ（ｘ＝０．２５）に酸化マンガンを２４モル％過剰に加えて調合した焼結ターゲットを用い、基板１１の温度６２０℃で、アルゴンと酸素との混合雰囲気中（ガス体積比Ａｒ：Ｏ２＝１９：１）において、真空度０．５Ｐａ、高周波電力４００Ｗの条件で１０分間形成することにより膜厚０．１２μｍの可変抵抗層が得られる。（００１）面配向率は９３％以上であり、Ｒhigh／Ｒlowの値は２００以上で良好である。
【００８１】
最終的に電気パルスを１００００００回印加したが、高抵抗状態と低抵抗状態を規則的に繰り返した。抵抗値のばらつきはσ＝４．８％であり、抵抗変化特性は極めて良好であった。
【００８２】
可変抵抗層の作製に使用した焼結体ターゲット：｛Ｐｒ０．７５Ｃａｘ０．２５ＭｎＯ３＋ＺＭｎＯ２｝に添加した酸化マンガンの比率Ｚと抵抗変化特性：Ｒhigh／Ｒlowの値の関係を図６に示す。酸化マンガンを全く添加しない場合、Ｒhigh／Ｒlowの値は、２５であった。しかし、Ｚ＝０．０１で１００以上に急激に増加した。これは、可変抵抗層のＭｎ不足による欠陥が減少したためと考えられる。そして、Ｚの値が０．０５以上０．２７の範囲でＲhigh／Ｒlowの値は２００以上の高い値が測定された。さらに、Ｚが０．３０以上の場合には１００以下の値に減少した。
【００８３】
以上の結果から、過剰に添加したＭｎ元素の割合は、０．０１以上０．３０以下、より好ましくは０．０５以上０．２７以下である。
【００８４】
（実施例６）
本実施例では、基板を０．６３ｍｍ厚のφ６インチ（１００）Ｓｉウエハとし、密着層には膜厚０．０１μｍのタンタル（Ｔａ）膜を、第１電極膜には膜厚が０．２５μｍであるＰｔ膜を、可変抵抗層には膜厚が０．１２μｍであるＰＣＭＯ膜を、第２電極膜には、膜厚が０．１μｍのＰｔ膜をそれぞれ用いた。
【００８５】
成膜条件等は、実施例５と同様である。実施例６では、ＰＣＭＯ中のＣａの比率を変化させて可変抵抗層を形成し、組成と抵抗変化特性の関係を検討した。可変抵抗層：ＰＣＭＯ膜中のＣａの比率Ｘと抵抗変化特性：Ｒhigh／Ｒlow値の関係を図７に示す。
【００８６】
Ｃａが全く含まれていないＸ＝０の試料では、Ｒhigh／Ｒlowの値は、２５であった。しかし、Ｘ＝０．１で１５０以上に急激に増加した。これは、Ａサイト中へのＣａ比率の増加とともに、Ｍｎ４＋イオンが増加することが一因と考えられる。Ｘの値が０．１５以上０．５５の範囲でＲhigh／Ｒlowの値は２００以上の高い値が測定された。さらに、Ｘ＝０．６０以上の場合には１５０以下の値に減少した。
【００８７】
以上の結果から、Ｃａ元素の割合は、０．１０以上０．６０以下、より好ましくは０．１５以上０．５５以下である。
【００８８】
（実施例７）
この実施例７では、基板を、０．５ｍｍ厚のバリウム硼珪酸ガラス（１００ｍｍ角サイズ）とし、密着層には、膜厚０．００５μｍのニッケル（Ｎｉ）膜を、第１電極膜には、膜厚が０．１５μｍであるイリジウム（Ｉｒ）膜を用いた。可変抵抗層には、膜厚が０．３５μｍであるＰＣＭＯ以外のペロブスカイト酸化物を形成した。（表３）に本実施例で作製したペロブスカイト材料の配向率および、実施例１で示したパルスの組み合わせを印加した場合のＲhigh／Ｒlowを示す。
【００８９】
【表３】
2006196566.tif 000005
【００９０】
成膜条件は、いずれの材料の可変抵抗層の場合においても、基板加熱温度：７００℃、真空度：０．５Ｐａ、ｒｆパワー４００Ｗであった。また、いずれの場合も、ターゲットには、化学量論量に対して１５モル％過剰のマンガン酸化物を添加した。これにより、形成した可変抵抗層の組成ズレを防止できた。
【００９１】
実施例１と同様に電気パルスを１００００００回印加したが、高抵抗状態と低抵抗状態を規則的に繰り返した。La0.7Ca0.3MnO3,Gd0.65Car0.35MnO3, Sm0.67Ca0.33MnO3,Nd0.75Ca0.25MnO3、の抵抗値のばらつきはそれぞれσ＝４．７、５．１、４．８、４．９％であり、抵抗変化特性は極めて良好であった。
【００９２】
なお、上記実施例１から７で説明した可変抵抗薄膜素子は、可変抵抗層の厚さを３〜５μｍにすることにより１００Ｖ以上の耐電圧特性を確保できる。従って、実装可能な部品の形態にすることにより、電子装置に設けられた各種電気回路に可変抵抗部品として搭載できる。これを利用して、モーターの回転速度制御のためのスイッチング回路に適用することが一例として考えられる。
【００９３】
（実施形態２）
図８は、本発明の実施形態に係る不揮発性記憶素子の構成の断面図である。この記憶素子Ａでは、半導体基板２０１上にドレイン２０２ａおよびソース２０２ｂを形成したゲート酸化膜２０３を介してゲート２０４を形成することによってトランジスタＴ１が形成され、そのトランジスタＴ１を保護絶縁膜２０５で覆い、その保護絶縁膜２０５上に密着層２０７を介して第１電極膜２０８を形成し、その第１電極膜２０８上にスパッタリング法によって可変抵抗層２０９を形成し、第１電極膜２０８とソース２０２ｂがコンタクトプラグ２０６によって接続され、可変抵抗層２０９上に第２電極膜２１０が形成されて一つの記憶素子を構成する構造となっている。第１電極膜２０８と第２電極膜２１０との間に所定のパルス電圧が印加されると、可変抵抗層２０９のうち第２電極膜２１０の直下に存在する領域（可変抵抗部２１１）の抵抗値が増加／減少する。この記憶素子Ａは、可変抵抗部２１１を１つのメモリセルＭ１として利用し、可変抵抗部２１１の抵抗変化を用いて１ビットあるいは多ビットの情報を記憶する。
【００９４】
保護絶縁膜２０５の膜厚は、ゲート２０４と第1電極膜２０８とが電気的に接続しない程度の厚さであればよい。第1電極膜２０８の幅は、少なくともコンタクトプラグ２０６と可変抵抗部２１１とを電気的に接続することができる程度の幅であればよい。第２電極膜２１０は、第１電極膜２０８の幅に収まる区域に形成すればよい。こうすれば、第1電極膜２０８と第２電極膜２１０との間に電界を生じさせることができる。
【００９５】
なお、本実施形態では、図８に示した記憶素子Ａは、一記憶素子あたりの幅を０．２８μｍとし、可変抵抗層２０９の膜厚を０．０９μｍとし、保護絶縁膜２０５の膜厚を０．４μｍとし、第２の電極２１０の幅を０．０８μｍとして構成されている。また、第１電極膜２０８の幅を記憶素子の幅と同様に０．２８μｍとした。
【００９６】
本実施形態では、可変抵抗層２０９としてＰＣＭＯ（Ｘ＝０．２８）を用い、第１電極膜２０８および第２の電極２１０にはＰｔを用いた。また、基板２０１にはＳｉを用い、ゲート酸化膜２０３にはＳｉＯ２、ゲート２０４にはポリＳｉ、保護絶縁膜には熱ＣＶＤ法により形成したＳｉＯ２膜を、コンタクトプラグにはタングステンを用いた。
【００９７】
次に、図９に記憶素子の等価回路を図示した。図９に示されたメモリセルＭ１に情報を記憶する記憶方法について説明する。なお、図９では１個の記憶素子Ｍ１の等価回路を示しているが、不揮発性記憶素子は、複数の記憶素子がアレイ上に形成されている。
【００９８】
まず、プレート線Ｐ１に対して電圧−２．５Ｖの−極性パルスを印加する。
【００９９】
次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。その後、ビット線Ｂ１に対して電圧＋２．５Ｖの＋極性パルスが印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて１．８ＭΩから２．３ｋΩに減少する（図２と同様の抵抗変化特性を示す）。このように、ビット線Ｂ１に印加されるパルス電圧に応じて可変抵抗部２１１の抵抗値Ｒが可逆的に増加／減少することにより、メモリセルＭ１に情報が書き込まれる。つまり、可変抵抗層２１１の抵抗値Ｒによって記憶状態を設定することができる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩであるときを「０」とし可変抵抗部２１１の抵抗値が１．８ＭΩであるときを「１」とすると２値の情報を記憶することができる。
【０１００】
次に、図８に示したメモリセルＭ１に書き込まれた情報を消去するリセットモードについて説明する。なお、上述の記憶モードによって、可変抵抗部２１１の抵抗値は２．３ｋΩになっているものとする。
【０１０１】
まず、プレート線Ｐ１に対して一組の電圧＋２．５Ｖの＋極性パルスを印加する。
【０１０２】
次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。
【０１０３】
次に、ビット線Ｂ１に対して電圧−２．５Ｖの−極性パルスからなるパルス電圧が印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて２．３ｋΩから１．８ＭΩに増加する。
【０１０４】
このように、可変抵抗部２１１に対して記憶モードのときに印加されたパルス電圧に対して逆の極性を有するパルス電圧を印加すれば、メモリセルＭ１に書き込まれた情報をリセットすることができる。つまり、可変抵抗部２１１の記憶状態を初期状態に戻すことができる。
【０１０５】
次に、図８に示したメモリセルＭ１に書き込まれた情報を読み出す再生モードについて説明する。
【０１０６】
まず、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通する。
【０１０７】
次に、プレート線Ｐ１に再生電圧Ｖ０を印加する。なお、可変抵抗部２１１の抵抗値の状態（記憶状態）を保持する必要があるため、印加する再生電圧Ｖ０の絶対値（振幅）は、記憶モードおよびリセットモードのときにビット線Ｂ１に印加されるパルス電圧（＋極性パルスおよび−極性パルス）の絶対値（振幅）よりも小さいものとする。
【０１０８】
次に、プレート線Ｐ１に印加された再生電圧Ｖ０が可変抵抗部２１１に印加されるので、ビット線Ｂ１には出力電圧Ｖoutが出力される。
【０１０９】
このように、異なる記録状態を分解能よく再生できる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩのときの出力電圧Voutを「０」とし可変抵抗部２１１の抵抗値Ｒが１．８ＭΩのときの出力電圧Voutを「１」とすることにより、１ビットの情報を読み出すことができる。
【０１１０】
（実施形態３）
本実施形態は、保存データの多値化を可能にするための方法について記述する。前記実施形態２との相違は電気パルスの印加方法が異なる点である。
【０１１１】
まず、プレート線Ｐ１に対して電圧−２．０Ｖの−極性パルスを印加する。
【０１１２】
次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。その後、ビット線Ｂ１に対して電圧＋２．０Ｖの＋極性パルスが印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて１．８ＭΩから減少する。このパルスを連続８回印加することにより、抵抗値は最終的に２．３ｋΩにまで低下した。抵抗変化の様子は、図４と同様であった。このように、ビット線Ｂ１に印加されるパルス回数に応じて可変抵抗部２１１の抵抗値Ｒが段階的に増加／減少することにより、メモリセルＭ１に情報が書き込まれる。つまり、可変抵抗層２１１の抵抗値Ｒによって記憶状態を設定することができる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩであるときを「０」とし可変抵抗部２１１の抵抗値が０．６，１．２，１．８ＭΩそれぞれを「１」「２」「３」とすると４値の情報を記憶することができる。
【０１１３】
次に、図８に示したメモリセルＭ１に書き込まれた情報を消去するリセットモードについて説明する。なお、上述の記憶モードによって、可変抵抗部２１１の抵抗値は２．３ｋΩになっているものとする。
【０１１４】
まず、プレート線Ｐ１に対して一組の電圧＋２．０Ｖの＋極性パルスを印加する。次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。そして、ビット線Ｂ１に対して電圧−２．０Ｖの−極性パルスからなるパルス電圧が印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて増加する。このパルスを連続８回印加することにより、２．３ｋΩから１．８ＭΩに増加する。即ち、記憶モードのときにパルス電圧を印加した回数と同じ回数だけ印加すれば、メモリセルＭ１に書き込まれた情報をリセットすることができる。つまり、可変抵抗部２１１の記憶状態を初期状態に戻すことができる。以上のような記憶モードおよびリセットモードを交互に８パルスずつ行うと、可変抵抗部２１１の抵抗値Ｒは図４と同様に規則正しく変化する。
【０１１５】
このように、可変抵抗部２１１に対して記憶モードのときに印加されたパルス電圧に対して逆の極性を有するパルス電圧を印加すれば、メモリセルＭ１に書き込まれた情報をリセットすることができる。つまり、可変抵抗部２１１の記憶状態を初期状態に戻すことができる。
【０１１６】
次に、図８に示したメモリセルＭ１に書き込まれた情報を読み出す再生モードについて説明する。
【０１１７】
まず、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通する。
【０１１８】
次に、プレート線Ｐ１に再生電圧Ｖ０を印加する。なお、可変抵抗部２１１の抵抗値の状態（記憶状態）を保持する必要があるため、印加する再生電圧Ｖ０の絶対値（振幅）は、記憶モードおよびリセットモードのときにビット線Ｂ１に印加されるパルス電圧（＋極性パルスおよび−極性パルス）の絶対値（振幅）よりも小さいものとする。
【０１１９】
プレート線Ｐ１に印加された再生電圧Ｖ０が可変抵抗部２１１に印加されるので、ビット線Ｂ１には出力電圧Ｖoutが出力される。
【０１２０】
パルス電圧が１回印加されるたびに、再生モードを行いビット線Ｂ１に出力される出力電圧Ｖoutを測定すると、可変抵抗部２１１の抵抗値Ｒに応じてビット線Ｂ１に出力される出力電圧Ｖoutが異なる。
【０１２１】
以上のように、異なる記録状態を分解能よく再生できる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩであるときを「０」とし可変抵抗部２１１の抵抗値が０．６，１．２，１．８ＭΩそれぞれを「１」「２」「３」とすると４値の情報（２ビットの情報）を記憶することができる。
【０１２２】
（実施形態４）
図１０は、本発明の実施形態に係る不揮発性記憶素子の構成の断面図である。この記憶素子Ｂでは、半導体基板３０１上にドレイン３０２ａおよびソース３０２ｂを形成したゲート酸化膜３０３を介してゲート３０４を形成することによってトランジスタＴ２が形成され、そのトランジスタＴ２を保護絶縁膜３０５で覆い、その保護絶縁膜３０５上に密着層３０７を介して第１電極膜３０８が形成され、その第１電極膜３０８上に素子分離絶縁膜３１１とスパッタリング法によって可変抵抗部３１０が形成され、第１電極膜３０８とソース３０２ｂがコンタクトプラグ３０６によって接続され、可変抵抗部３１０上に第２電極膜３０９が形成されて一つの記憶素子を構成する構造となっている。第１電極膜３０８と第２電極膜３０９との間に所定のパルス電圧が印加されると、可変抵抗部３１０の抵抗値が増加／減少する。この記憶素子Ｂは、可変抵抗部３１０を１つのメモリセルＭ２として利用し、可変抵抗部３１０の抵抗変化を用いて１ビットあるいは多ビットの情報を記憶する。なお、図１０では２個の記憶素子Ｍ２の構造を示しているが、不揮発性記憶素子は、複数の記憶素子がアレイ上に形成されている。
【０１２３】
保護絶縁膜３０５の膜厚は、ゲート３０４と第1電極膜３０８とが電気的に接続しない程度の厚さであればよい。第1電極膜３０８の幅は、少なくともコンタクトプラグ３０６と可変抵抗部３１０とを電気的に接続することができる程度の幅であればよい。第２電極膜３０９は、第１電極膜３０８の幅に収まる区域に形成すればよい。こうすれば、第1電極膜３０８と第２電極膜３０９との間に電界を生じさせることができる。
【０１２４】
なお、本実施形態では、図１０に示した記憶素子Ｂは、一記憶素子あたりの幅を０．１５μｍとし、素子分離絶縁膜３１１および可変抵抗部３１０の膜厚を０．０６μｍとし、保護絶縁膜３０５の膜厚を０．４μｍとし、第２の電極３０９の幅を０．０８μｍとして構成されている。また、第１電極膜３０８の幅を記憶素子の幅と同様に０．２８μｍとした。
【０１２５】
本実施形態では、可変抵抗部３１０としてＧｄ０．６５Ｃａ０．３５ＭｎＯ３を用い、第１電極膜３０８には（１１１）面に優先配向したＩｒを、第２の電極３０９にはＰｔを用いた。また、基板３０１にはＳｉを用い、ゲート酸化膜３０３にはＳｉＯ２、ゲート３０４にはポリＳｉ、コンタクトプラグにはタングステンを用いた。さらに、保護絶縁膜３０５および素子分離絶縁膜３１１には、熱ＣＶＤ法により形成したＳｉＯ２膜を用いた。
【０１２６】
本実施形態の不揮発性記憶素子の等価回路および記憶動作は実施形態２と同様であるので図面を省略する。また、第１電極膜である(１１１)配向Ｉｒ薄膜の作製方法は、実施形態１に記述した（１１１）Ｐｔ薄膜の作製条件と全く同様であるので省略する。
【０１２７】
本実施形態の不揮発性記憶素子の作製方法と実施形態２との相違は、素子分離層が設けられており、可変抵抗層３０８が連続していない点にある。本構造により、可変抵抗層の高集積化を高められる点で本実施形態は有効である。この工程について以下に説明する。
【０１２８】
第１電極膜３０７形成後、熱ＣＶＤ法によりＳｉＯ２膜を厚さ０．０８μｍ形成する。原料にはＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ２Ｈ５）４）を用い、基板温度３５０℃で成膜を実施した。次に、（表３）の成膜条件により抵抗変化層：Ｇｄ０．６５Ｃａ０．３５ＭｎＯ３を形成した。最後に化学機械的研磨法により平坦化を行った。
【０１２９】
図１０に示した不揮発性記憶素子の動作方法について以下に説明する。なお、本実施形態の不揮発性記憶素子の等価回路は、図９と同様であるので図９を用いて説明する。
【０１３０】
まず、プレート線Ｐ１に対して電圧−２．５Ｖの−極性パルスを印加する。
【０１３１】
次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。その後、ビット線Ｂ１に対して電圧＋２．５Ｖパルス幅１０ｎｓの＋極性パルスが印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて１．８ＭΩから２．３ｋΩに減少する。このように、ビット線Ｂ１に印加されるパルス電圧に応じて可変抵抗部２１１の抵抗値Ｒが可逆的に増加／減少することにより、メモリセルＭ１に情報が書き込まれる。つまり、可変抵抗層２１１の抵抗値Ｒによって記憶状態を設定することができる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩであるときを「０」とし可変抵抗部２１１の抵抗値が１．８ＭΩであるときを「１」とすると２値の情報を記憶することができる。
【０１３２】
次に、図８に示したメモリセルＭ１に書き込まれた情報を消去するリセットモードについて説明する。なお、上述の記憶モードによって、可変抵抗部２１１の抵抗値は２．３ｋΩになっているものとする。
【０１３３】
続いて、プレート線Ｐ１に対して電圧―１．２５Ｖの極性パルスを印加する。
【０１３４】
次に、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通させる。
【０１３５】
次に、ビット線Ｂ１に対して電圧１．２５Ｖの＋極性パルスからなりパルス幅が１０μｓのパルス電圧が印加されると、そのパルス電圧はトランジスタＴ１を介して可変抵抗部２１１に印加される。可変抵抗部２１１の抵抗値Ｒは印加されたパルス電圧に応じて２．３ｋΩから１．８ＭΩに増加する。
【０１３６】
このように、可変抵抗部２１１に対して記憶モードのときに印加されたパルス電圧に対して低電圧幅であるがパルス幅が長い電気パルスを印加すれば、メモリセルＭ１に書き込まれた情報をリセットすることができる。つまり、可変抵抗部２１１の記憶状態を初期状態に戻すことができる。
【０１３７】
次に、メモリセルＭ１に書き込まれた情報を読み出す再生モードについて説明する。
【０１３８】
まず、ワード線Ｗ１に所定の電圧を印加することによってトランジスタＴ１を導通する。
【０１３９】
次に、プレート線Ｐ１に再生電圧Ｖ０を印加する。なお、可変抵抗部２１１の抵抗値の状態（記憶状態）を保持する必要があるため、印加する再生電圧Ｖ０の絶対値（振幅）は、記憶モードおよびリセットモードのときにビット線Ｂ１に印加されるパルス電圧（＋極性パルスおよび−極性パルス）の絶対値（振幅）よりも小さいものとする。
【０１４０】
次に、プレート線Ｐ１に印加された再生電圧Ｖ０が可変抵抗部２１１に印加されるので、ビット線Ｂ１には出力電圧Ｖoutが出力される。
【０１４１】
このように、異なる記録状態を分解能よく再生できる。例えば、可変抵抗部２１１の抵抗値Ｒが２．３ｋΩのときの出力電圧Voutを「０」とし可変抵抗部２１１の抵抗値Ｒが１．８ＭΩのときの出力電圧Voutを「１」とすることにより、１ビットの情報を読み出すことができる。
【０１４２】
なお、本実施形態では電気パルスの極性による制御方法で多値データを保存する方法について説明した。しかし、電気パルスのパルス幅を変化させる制御方法でも多値データを保存することも可能である。
【産業上の利用可能性】
【０１４３】
本発明にかかる可変抵抗薄膜素子およびそれを用いた不揮発性記憶素子は、携帯電話、ＩＣカード、デジタルカメラ等の携帯用電子機器の不揮発性記憶素子等として有用である。
【図面の簡単な説明】
【０１４４】
【図１】本発明の実施形態に係る可変抵抗薄膜素子を示す断面図
【図２】実施形態１の実施例１における電気パルスの印加回数と可変抵抗薄膜素子の抵抗値の関係を示すグラフ
【図３】実施形態１の実施例２における可変抵抗層の（００１）面配向率と抵抗値の関係を示すグラフ
【図４】実施形態１の実施例３における電気パルスの印加回数と可変抵抗薄膜素子の抵抗値の関係を示すグラフ
【図５】実施形態１の実施例４における電気パルスの印加回数と可変抵抗薄膜素子の抵抗値の関係を示すグラフ
【図６】実施形態１の実施例５におけるターゲットへのＭｎ添加比率と抵抗変化特性：Ｒhigh／Ｒlowの値の関係を示すグラフ
【図７】実施形態１の実施例６における可変抵抗層の組成と抵抗変化特性：Ｒhigh／Ｒlowの値の関係を示すグラフ
【図８】実施形態２における不揮発性記憶素子を示す断面図
【図９】実施形態２における不揮発性記憶素子の等価回路を示す図
【図１０】実施形態４における不揮発性記憶素子を示す断面図
【符号の説明】
【０１４５】
１１    基板
１２    熱酸化膜
１３    密着層
１４    第１電極層
１５    可変抵抗層
１６    第２電極層
２０１    半導体基板
２０２ａ    ドレイン
２０２ｂ    ソース
２０３    ゲート酸化膜
２０４    ゲート
２０５    保護絶縁膜
２０６    コンタクトプラグ
２０７    密着層
２０８    第１電極膜
２０９    可変抵抗層
２１０    第２電極層
２１１    可変抵抗部
３０１    半導体基板
３０２ａ    ドレイン
３０２ｂ    ソース
３０３    ゲート酸化膜
３０４    ゲート
３０５    保護絶縁膜
３０６    コンタクトプラグ
３０７    密着層
３０８    第１電極膜
３０９    第２電極層
３１０    可変抵抗部
３１１    素子分離絶縁膜
【図１】
2006196566.tif 000006
【図２】
2006196566.tif 000007
【図３】
2006196566.tif 000008
【図４】
2006196566.tif 000009
【図５】
2006196566.tif 000010
【図６】
2006196566.tif 000011
【図７】
2006196566.tif 000012
【図８】
2006196566.tif 000013
【図９】
2006196566.tif 000014
【図１０】
2006196566.tif 000015