(57)【要約】【課題】  簡単な構成で、変換後のデジタル値を入力電圧の０Ｖから出力できるとともに、出力値の直線性を得ることができるリングオシレータを用いたＡ／Ｄ変換器を提供する。【解決手段】  Ａ／Ｄ変換器１は、電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第１リングオシレータ１０を含み、トランジスタは、接地電位接続端子を介して接地電位に接続され、接地電位接続端子と接地電位との間に設けられ、アナログ信号を入力する第１アナログ信号入力部と、第１リングオシレータ１０に接続され、第１アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を変換デジタル信号ａとして出力する第１デジタル信号出力部１５とを含む。【選択図】        図１
2006157105.tif 000002
【特許請求の範囲】
【請求項１】
電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第１リングオシレータを含み、
前記トランジスタは、接地電位接続端子を介して前記接地電位に接続され、
前記接地電位接続端子と前記接地電位との間に設けられ、アナログ信号を入力する第１アナログ信号入力部と、
前記第１リングオシレータに接続され、前記第１アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を変換デジタル信号として出力する第１デジタル信号出力部とを含む、Ａ／Ｄ変換器。
【請求項２】
電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第２リングオシレータをさらに含み、
前記第２リングオシレータを構成するトランジスタは、電源電位接続端子を介して前記電源電位に接続され、
電源電位接続端子と前記電源電位との間に設けられ、前記アナログ信号を入力する第２アナログ信号入力部と、
前記第２リングオシレータに接続され、前記第２アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を出力する第２デジタル信号出力部と、
前記第２デジタル信号出力部の出力から、前記第１デジタル信号出力部の出力を減算する第１減算手段とを含む、請求項１に記載のＡ／Ｄ変換器。
【請求項３】
電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第３リングオシレータを含み、
前記トランジスタは、電源電位接続端子を介して前記電源電位に接続されるとともに、接地電位接続端子を介して前記接地電位に接続され、
前記電源電位接続端子と電源電位との間、または、前記接地電位接続端子と前記接地電位との間に設けられ、アナログ信号を入力する第３アナログ信号入力部と、
前記第３リングオシレータに接続され、前記第３アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を変換デジタル信号として出力する第３デジタル信号出力部と、
前記アナログ信号を入力する第４アナログ信号入力部と、
前記第４アナログ信号入力部に入力されたアナログ信号を反転する反転手段と、
前記第３リングオシレータと同じ構成を有し、前記反転手段によって反転された反転信号を入力する第４リングオシレータと、
前記第４リングオシレータに接続され、前記第４アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を出力する第４デジタル信号出力部とを含み、
それによって、前記第３デジタル信号出力部と前記第４デジタル信号出力部の出力は、それぞれ、前記第１デジタル信号出力部の出力または第２デジタル信号出力部の出力のいずれかに対応する、請求項２に記載のＡ／Ｄ変換器。
【請求項４】
さらに、前記第１デジタル信号出力部の出力と、前記第２デジタル信号出力部の出力とを、その最大値が１となるように調整して加算する第１加算手段と、
前記第１加算手段の加算値を１から減算する第１差演算手段とを含む、請求項２または３に記載のＡ／Ｄ変換器。
【請求項５】
前記第１差演算手段の演算結果に対して、中央値より低い電圧において、前記第１差演算手段の演算結果の極小値を基準に折返し、前記中央値より高い電圧については、そのまま出力し、前記中央値より低い電圧については、折返した後の演算結果を出力する中央折返し手段と、
中央折返し手段の出力に対して、所定の第１係数を積算する第１係数積算手段と、
前記第１減算手段の出力値から前記第１係数積算手段の出力値を減算する第２減算手段とを含む、請求項４に記載のＡ／Ｄ変換器。
【請求項６】
前記中央値は、前記第１デジタル信号出力部の出力値と、前記第２デジタル信号出力部の出力値とが等しいときの入力電圧値である、請求項５に記載のＡ／Ｄ変換器。
【請求項７】
前記第１差演算手段の演算結果に対して、所定の第２係数を積算する第２係数積算手段と、
前記第２係数積算手段の出力を１から減算する、第２差演算手段と、
前記第２差演算手段の出力と、前記第１減算手段の出力との積を演算する、積算手段とを含む、請求項４に記載のＡ／Ｄ変換器。
【請求項８】
請求項５で規定された、前記第２減算手段の出力に、所定の第３係数を積算する、第３係数積算手段と、
請求項７で規定された前記積算手段の出力に、所定の第４係数を積算する、第４係数積算手段と、
前記第３係数積算手段の出力と前記第４係数積算手段の出力とを加算する第２加算手段とを含む、Ａ／Ｄ変換器。
【請求項９】
前記第１および第２のデジタル信号出力部から出力される出力値は、前記アナログ入力電圧に応じて、それぞれ所定の温度特性を有し、
前記第１および第２デジタル信号出力部から出力される出力値を、それぞれの温度ごとに加算する第３加算手段と、
前記第１減算手段、前記第２減算手段、前記積算手段または、前記第２加算手段で得られたそれぞれの温度毎の出力値を、前記第３加算手段で得られたそれぞれの温度毎の加算値のセンター値で除算する除算手段とを含み、
前記除算手段で除算された値を、前記第１および第２アナログ信号入力部に入力されたアナログ信号の変換デジタル信号として出力する、請求項２，３、５、７または８に記載のＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ａ／Ｄ変換器に関し、特に、リングオシレータを用いたＡ／Ｄ変換器に関する。
【背景技術】
【０００２】
従来の、リングオシレータを用いたＡ／Ｄ変換回路がたとえば、特開２００２−１１８４６７号公報（特許文献１）に記載されている。図１３は、リングオシレータを用いたＡ／Ｄ変換回路の要部を示すブロック図である。図１３を参照して、Ａ／Ｄ変換回路１００は、多数のインバータＩＮＶをリング状に連結してなるリングオシレータ１１０と、リングオシレータ１１０の出力端に接続されたカウンタ１１２とを含む。各インバータＩＮＶは、アナログ信号入力Ａｉｎが印加される所定の電位に接続されたＰチャネルトランジスタと、接地電位に接続されたＮチャネルトランジスタとからなるＣＭＯＳゲートであり、アナログ信号入力Ａｉｎがカウンタ１１２でデジタル信号として出力される。
【特許文献１】特開２００２−１１８４６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１４は、従来のリングオシレータを用いたＡ／Ｄ変換回路１００の入力電圧Ａｉｎと、カウンタ１１２から出力される、変換後の、変換デジタル値との関係を示す図である。図１４を参照して、変換デジタル値ｐは、入力電圧の０Ｖから出力されず、また、図中点線ｑで示すような直線性がないため、Ａ／Ｄ変換回路として使用しにくいという問題があった。
【０００４】
この問題を解決する方法が、この特許文献１にも開示されているが、その方法では、回路構成が複雑になるという問題があった。
【０００５】
この発明は上記のような問題点に着目してなされたもので、簡単な構成で、変換後のデジタル値を入力電圧の０Ｖから出力できるとともに、出力値の直線性を得ることができるリングオシレータを用いたＡ／Ｄ変換器を提供することを目的とする。
【０００６】
この発明の他の目的は、差動入力によるリングオシレータを用いたＡ／Ｄ変換器において、回路規模をコンパクトにすることである。
【０００７】
この発明のさらに他の目的は、リングオシレータを用いたＡ／Ｄ変換器において、出力の直線性を改善することである。
【０００８】
この発明のさらに他の目的は、リングオシレータを用いたＡ／Ｄ変換器において、温度特性の改善を可能にすることである。
【課題を解決するための手段】
【０００９】
この発明に係るＡ／Ｄ変換器は、電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第１リングオシレータを含み、トランジスタは、接地電位接続端子を介して接地電位に接続され、
接地電位接続端子と接地電位との間に設けられ、アナログ信号を入力する第１アナログ信号入力部と、第１リングオシレータに接続され、第１アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を変換デジタル信号として出力する第１デジタル信号出力部とを含む。
【００１０】
好ましくは、Ａ／Ｄ変換器は、電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第２リングオシレータをさらに含み、第２リングオシレータを構成するトランジスタは、電源電位接続端子を介して電源電位に接続され、電源電位接続端子と電源電位との間に設けられ、アナログ信号を入力する第２アナログ信号入力部と、第２リングオシレータに接続され、第２アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を出力する第２デジタル信号出力部と、第２デジタル信号出力部の出力から、第１デジタル信号出力部の出力を減算する第１減算手段とを含む。
【００１１】
この発明のある実施の形態によれば、Ａ／Ｄ変換器は、電源電位と接地電位に接続されたトランジスタで構成され、入力信号を反転して出力する反転回路が複数個リング状に連結された、第３リングオシレータを含み、トランジスタは、電源電位接続端子を介して電源電位に接続されるとともに、接地電位接続端子を介して接地電位に接続され、電源電位接続端子と電源電位との間、または、接地電位接続端子と接地電位との間に設けられ、アナログ信号を入力する第３アナログ信号入力部と、第３リングオシレータに接続され、第３アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を変換デジタル信号として出力する第３デジタル信号出力部と、アナログ信号を入力する第４アナログ信号入力部と、第４アナログ信号入力部に入力されたアナログ信号を反転する反転手段と、第３リングオシレータと同じ構成を有し、反転手段によって反転された反転信号を入力する第４リングオシレータと、第４リングオシレータに接続され、第４アナログ信号入力部に入力されたアナログ信号を変換したデジタル信号を出力する第４デジタル信号出力部とを含み、それによって、第３デジタル信号出力部と第４デジタル信号出力部の出力は、それぞれ、第１デジタル信号出力部の出力または第２デジタル信号出力部の出力のいずれかに対応する。
【００１２】
さらに好ましくは、第１デジタル信号出力部の出力と、第２デジタル信号出力部の出力とを、その最大値が１となるように調整して加算する第１加算手段と、第１加算手段の加算値を１から減算する第１差演算手段とを含む。
【００１３】
さらに好ましくは、第１差演算手段の演算結果に対して、中央値より低い電圧において、第１差演算手段の演算結果の極小値を基準に折返し、中央値より高い電圧については、そのまま出力し、中央値より低い電圧については、折返した後の演算結果を出力する中央折返し手段と、中央折返し手段の出力に対して、所定の第１係数を積算する第１係数積算手段と、第１減算手段の出力値から第１係数積算手段の出力値を減算する第２減算手段とを含む。
【００１４】
なお、中央値は、第１デジタル信号出力部の出力値と、第２デジタル信号出力部の出力値とが等しいときの入力電圧値であってもよい。
【００１５】
さらに好ましくは、第１差演算手段の演算結果に対して、所定の第２係数を積算する第２係数積算手段と、第２係数積算手段の出力を１から減算する、第２差演算手段と、第２差演算手段の出力と、記第１減算手段の出力との積を演算する、積算手段とを含む。
【００１６】
さらに好ましくは、請求項５で規定された、第２減算手段の出力に、所定の第３係数を積算する、第３係数積算手段と、請求項７で規定された積算手段の出力に、所定の第４係数を積算する、第４係数積算手段と、第３係数積算手段の出力と第４係数積算手段の出力とを加算する第２加算手段とを含む。
【００１７】
さらに好ましくは、第１および第２のデジタル信号出力部から出力される出力値は、アナログ入力電圧に応じて、それぞれ所定の温度特性を有し、第１および第２デジタル信号出力部から出力される出力値を、それぞれの温度ごとに加算する第３加算手段と、第１減算手段、第２減算手段、積算手段または、第２加算手段で得られたそれぞれの温度毎の出力値を、第３加算手段で得られたそれぞれの温度毎の加算値のセンター値で除算する除算手段とを含み、除算手段で除算された値を、第１および第２アナログ信号入力部に入力されたアナログ信号の変換デジタル信号として出力する。
【発明の効果】
【００１８】
この発明によれば、接地電位側のトランジスタにアナログ信号を入力するようにしたため、変換されたデジタル値は、入力電圧が０Ｖから存在する。
【００１９】
その結果、簡単な構成で、変換後のデジタル値を入力電圧の０Ｖから出力できる、リングオシレータを用いたＡ／Ｄ変換器を提供できる。
【００２０】
好ましくは、Ａ／Ｄ変換器は、トランジスタの接地電位側にアナログ信号を入力する第１リングオシレータと、トランジスタの電源電位側にアナログ信号を入力する第２リングオシレータとを備え、第２リングオシレータからのデジタル信号を出力する第２デジタル信号出力部と、第２デジタル信号出力部の出力から、第１リングオシレータの出力を減算してデジタル変換値を得る。
【００２１】
アナログ信号を、トランジスタの接地電位側と、トランジスタの電源電位側とに入力するようにしたため、アナログ入力信号を反転する回路を別途用意する必要がない。
【００２２】
その結果、差動入力によるリングオシレータを用いたＡ／Ｄ変換器において、回路規模をコンパクトにできる。
【００２３】
この発明のある実施の形態によれば、アナログ入力信号に対応した第２特性を有する第２デジタル信号出力から、反転アナログ信号に対応した第１特性を有する第１デジタル信号出力を減算する。第１特性信号と第２特性信号とは、その交点を通る線に対して、相互に対称な出力特性を有するため、その両者を減算すると、デジタル変換値として、直線の出力が得られる。
【００２４】
その結果、リングオシレータを用いたＡ／Ｄ変換器において、出力の直線性を改善できる。
【００２５】
なお、アナログ入力信号に対して、第１デジタル信号出力と第２デジタル信号出力とは、両者がほぼ重なるように調整するのが好ましい。
【００２６】
この発明のさらに他の局面においては、第１および第２のデジタル信号出力部から出力される出力値は、アナログ入力電圧に応じて、それぞれ所定の温度特性を有している。第１および第２デジタル信号出力部から出力される出力値を、それぞれの温度ごとに加算し、第１減算手段、第２減算手段、積算手段または、第２加算手段で得られたそれぞれの温度毎の直線性の改善された出力値を、上記したそれぞれの温度毎の加算値で除算すると、温度ごとの差が解消された出力が得られる。
【００２７】
その結果、リングオシレータを用いたＡ／Ｄ変換器において、温度特性によらない出力が得られ、温度特性の改善が可能になる。
【発明を実施するための最良の形態】
【００２８】
（１）第１実施の形態
以下この発明の実施の形態を図面を参照して説明する。図１は、この発明の一実施の形態に係る、リングオシレータを用いたＡ／Ｄ変換器１の要部を示す図である。図１を参照して、Ａ／Ｄ変換器１は、図１３に示した、リングオシレータに対応するリングオシレータ１０と、変換されたデジタルデータを出力する第１デジタル信号出力部（以下、「第１出力部」という）１５とを含む。
【００２９】
図１を参照して、この発明の一実施の形態においては、Ａ／Ｄ変換すべきアナログ信号Ａｉｎは、リングオシレータ１０を構成する、複数のインバータ１２ａ、１２ｂ、・・・の接地側端子と、接地電位との間に入力され、上記したように、第１出力部１５で、変換後のデジタル信号が得られる。それぞれのインバータ１２ａ、１２ｂ、・・・の電源側には、所定の電源電位ＶＤＤが印加される。
【００３０】
図１に示すように、リングオシレータ１０は電源側接続端子１０ａと、接地側接続端子１０ｂとを有し、電源側接続端子１０ａを介して電源電位ＶＤＤに接続され、接地側接続端子１０ｂを介して接地電位に接続されている。
【００３１】
図２は、図１に示したインバータ１２の１つを示す回路図である。図２（Ａ）に示すように、インバータ１２は、相互に制御電極および一方電極が接続され、他方電極が電源電位ＶＤＤに接続されたＰチャネルトランジスタ１２ｐと、他方電極が入力信号Ａｉｎを介して接地された、Ｎチャネルトランジスタ１２ｎとからなるＣＭＯＳインバータである。このＣＭＯＳインバータが複数連続して設けられている。
【００３２】
なお、このインバータは、図２（Ｂ）に示すように、ＣＭＯＳではない、通常のインバータであってもよい。
【００３３】
図３は、図１に示すＡ／Ｄ変換器１におけるアナログ入力電圧Ａｉｎと、第１出力部１５から出力される変換デジタル値ａを示す図である。図３において、実線ａで示すように、入力電圧Ａｉｎが０Ｖから、ＶＤＤまでの変換デジタル値が得られる。このように、変換デジタル値が０Ｖから得られるようになったため、使い易いＡ／Ｄ変換器を提供できる。
【００３４】
しかしながら、ここでも、変換デジタル値は非直線であり、点線ｎで示すような、理想的な変換値は得られない。
【００３５】
（２）第２実施の形態
この発明に係るＡ／Ｄ変換器の発明者は、第１実施の形態における非直線の出力ａを点線ｎで示すような理想的な出力とするために、次のような構成を考えた。その内容を図４（Ａ）に示す。
【００３６】
図４（Ａ）は、この発明の第２実施の形態を示すＡ／Ｄ変換器のブロック図である。図４（Ａ）を参照して、この実施の形態に係るＡ／Ｄ変換器３は、第１Ａ／Ｄ変換ユニット２０と、第２Ａ／Ｄ変換ユニット３０とを含む。第１Ａ／Ｄ変換ユニット２０は、図１に示したリングオシレータ１０と同様の構成を有する第１リングオシレータを含み、接地側接続端子１０ｂを介してＮチャネルトランジスタでアナログ入力電圧Ａｉｎを受け、電源側接続端子１０ａを介して電源電位ＶＤＤに接続されている（電源電位ＶＤＤについては、図示を省略している）。第２Ａ／Ｄ変換ユニット３０も、図１に示したリングオシレータ１０と同様の構成を有する第２リングオシレータを含み、接地側接続端子１０ｂを介して接地電位に接続され（接地電位については、図示を省略している）、電源側接続端子１０ａを介して、所定の電圧Ｖが印加された状態でアナログ入力電圧ＡｉｎをＰチャネルトランジスタで受ける。
【００３７】
なお、ここでは、リングオシレータ１０の具体的な構成については、図１と同じであるので図示を省略している。また、変換デジタル値ａを出力する第１出力部１５についても図示を省略している。第２Ａ／Ｄ変換ユニット３０も、図１に示した第１出力部１５と同様の、変換デジタル値ｂを出力する第２出力部を有しているが、これについても図示は省略している。
【００３８】
第１減算器２４は、第２Ａ／Ｄ変換ユニット３０からの変換デジタル値ｂと、第１Ａ／Ｄ変換ユニット２０からの変換デジタル値ａとの差（ｂ−ａ）を演算し、変換デジタル値ｃとして出力する。
【００３９】
この場合の変換デジタル値ａ，ｂと、第１減算器２４からの変換デジタル値ｃをそれぞれ、図５の（Ａ）および（Ｂ）に示す。図５（Ａ）に示すように、出力ａ、ｂは、中央に対して線対称に近い出力となっているため、これらを相互に減算すると、図５（Ｂ）に示すように、入力アナログ電圧Ａｉｎに対して、中央部において、直線性を有する変換デジタル値ｃを得ることができる。
【００４０】
このように、入力されたアナログ電圧に応じた直線の変換デジタル値が得られるため、より使い易いＡ／Ｄ変換器を提供できる。
【００４１】
なお、図５（Ａ）においては、図１４に示した従来の変換デジタル値ｐもあわせて表示している。変換デジタル値ｐは入力電圧が０Ｖから存在しなかったが、この実施の形態では、図４に示すように、所定の電圧Ｖを印加しているため、それによって変換デジタル値がｂに示すように移動され、ａとその出力範囲が一致するように調整され、入力電圧が０Ｖから存在するようになっている。
【００４２】
（３）第３実施の形態
次に、この発明のさらに他の実施の形態について説明する。図５（Ｂ）に示すように、第１減算器２４における変換デジタル値ｃは、中央部は、上記のように直線状であるが、端部においては、詳細に見ると、図５（Ｂ）に示すように上下に湾曲している（なお、ここでは、図は理解の容易のために、端部において歪みを誇張して示している）。そこで、この実施の形態においては、Ａ／Ｄ変換器は、端部においても、入力電圧に対して、変換デジタル値が直線になるようにしている。
図６は、この場合の実施の形態を示すブロック図である。図６を参照して、この第３実施の形態におけるＡ／Ｄ変換器５は、図４に示した第２実施の形態に係るＡ／Ｄ変換器３に対して、出力ａと出力ｂとを加算してその加算値の最大値が１になるよう調整する第１加算器２５と、第１加算器２５で得られた加算値ｄを１から減算する第１差演算器２６と、第１差演算器２６の出力ｅをＸ軸に対して折返し、出力ｅの極値をとるＡｉｎを境界にして、それより高い入力電圧においてはそのまま出力し、それより低い入力電圧においては、折返したものを出力する中央折返し器２７と、中央折返し器２７の出力ｆに対して、所望の係数ｋ１を積算する第１係数積算器２８と、第１係数積算器２８の出力ｇを第１減算器２４の出力であるｃから減算する第２減算器２９とを含む。
【００４３】
第１加算器２５からの出力ｄ、第１差演算器２６からの出力ｅ、中央折返し器２７からの出力ｆ、第１係数積算器２８からの出力ｇおよび第２減算器２９からの出力ｈのそれぞれを図７（Ａ）〜（Ｅ）に示す。
【００４４】
図７（Ｃ）を参照して、出力ｆは、一点鎖線で示すアナログ入力電圧Ａｉｎの中央（中央値）を境としてアナログ入力電圧Ａｉｎの高い側において右上がりとなり、低い側において左下がりとなる。ここで中央値は、上記したように、出力ｅの極値をとるＡｉｎ位置であってもよいし、図５に示した変換デジタル値ａとｂとが等しい値となるときのＡｉｎの電圧値であってもよい。
【００４５】
出力ｆは、このままの値では、端部の歪みが大きすぎるため、これに所望の係数ｋ１をかけて図７（Ｄ）に示すように値を出力ｃの端部の歪みに近づくように小さくし、それを第１減算器２４の出力ｃから引いて、図７（Ｅ）に示すような出力ｈを得る。この出力ｈは、図５（Ｂ）に比べて、より両端部の歪みが改善されている。
【００４６】
なお、この実施の形態においては、第２実施の形態における、第１Ａ／Ｄ変換ユニット２０と第２Ａ／Ｄ変換ユニット３０とをアナログ入力部４０として用いた場合について説明したが、これに限らず、アナログ入力部４０としては、アナログ入力Ａｉｎを入力する第１リングオシレータと、アナログ入力Ａｉｎを入力して、その反転信号を出力する反転回路を介して、反転されたアナログ入力Ａｉｎを入力する、第１リングオシレータと同じ構成を有する第３リングオシレータとを含み、第１リングオシレータおよび第３リングオシレータからの出力を変換デジタル値ａ、ｂとして出力する構成としてもよい。なお、アナログ入力部４０として、このような構成としてもよいのは、以下の第４から第６実施の形態においても同様である。
【００４７】
この場合の図４（Ａ）に対応するブロック図を図４（Ｂ）に示す。ここで、各リングオシレータへのアナログ信号の入力は、電源側端子に行われてもよいし、接地側端子に行われてもよい。
【００４８】
（４）第４実施の形態
次に、この発明のさらに他の実施の形態について説明する。上記実施の形態でもほとんど端部に歪みのない変換デジタル値が得られるが、この実施の形態においては、別の方法で端部の直線性の改善された変換デジタル値を得る。
【００４９】
図８は、第４実施の形態を示すブロック図である。図８を参照して、この実施の形態におけるＡ／Ｄ変換器６は、図６に示したＡ／Ｄ変換器５に対して、第１差演算器２６の出力ｅを処理する、中央折返し器２７と第１係数積算器２８および第２減算器２９の代りに、第２係数積算器３３、第２差演算器３４および積算器３５を設けたものである。
【００５０】
第１差演算器２６の出力ｅに対して所定の第２係数ｋ２をかけて端部の歪みを小さくし、これを、第２差演算器３４によって、１から減算すると、中央部がほぼ１で、端部において、１より小さい値を有する出力ｊが得られる。この出力ｊを積算器３５によって、第１減算器２４の出力ｃに積算すると、出力ｃの両端部においてのみ、歪みが小さくされた出力ｌが得られる。
【００５１】
この場合の、第１加算器２５からの出力ｄ、第１差演算器２６からの出力ｅ、第２係数積算器３３からの出力ｉ、第２差演算器３４からの出力ｊおよび積算器３５からの出力ｌのそれぞれを図９（Ａ）〜（Ｅ）に示す。
【００５２】
この実施の形態においては、図９に示すように、両端部において、ほとんど歪みのない出力ｌが得られる。
【００５３】
（５）第５実施の形態
次に、この発明のさらに他の実施の形態について説明する。上記実施の形態でもほとんど端部に歪みのない変換デジタル値が得られるが、この実施の形態においては、さらに直線性の改善された変換デジタル値を得る。
【００５４】
図１０は、第５実施の形態を示すブロック図である。図１０を参照して、この実施の形態におけるＡ／Ｄ変換器７は、図６に示したＡ／Ｄ変換器５と図８に示したＡ／Ｄ変換器６とを加え、さらに、図６に示したＡ／Ｄ変換器５の出力ｈに所望の係数ｋ３を積算する第３係数積算器３６と、Ａ／Ｄ変換器６の出力ｌに所望の係数ｋ４を積算する第４係数積算器３７と、第３係数積算器３６の出力ｍと第４係数積算器の出力ｒとを加算する第２加算器３８とを加えたものである。
【００５５】
次に、この実施の形態に係るＡ／Ｄ変換器７の動作について説明する。第２減算器２９の出力である出力ｈも、積算器３５の出力である出力ｌも、ともに上記したように、端部の歪みはほとんどない。この実施の形態では、ほとんど歪みのない、出力ｈに所望の係数ｋ３を積算して端部の歪みのさらに小さい出力ｍを得るとともに、同じくほとんど歪みのない出力ｌに所望の係数ｋ４を積算することによって、端部の歪みのさらに小さい出力ｒを得、それらを第２加算器３８で加算するようにしたため、係数ｋ３およびｋ４を適切に選択することにより、端部の歪みがほぼ無視できる、理想的な変換デジタル値ｓを得ることができる。
【００５６】
（６）第６実施の形態
次に、この発明のさらに他の実施の形態について説明する。図１１（Ａ）は、図４に示した第２実施の形態に係るＡ／Ｄ変換器３における、アナログ入力電圧Ａｉｎに対する、変換デジタル値の温度特性を示す図であり、図５に示した、特定の温度における変換デジタル値ａ、ｂを複数の温度について示したものである。図１１（Ａ）に示すように、温度が低いほど、アナログ入力電圧に対する変換デジタル値の傾斜が高くなる。そこで、この実施の形態では、この温度による特性を排除する。
【００５７】
図１２（Ａ）は、第６実施の形態において使用するＡ／Ｄ変換器８ａの構成を示すブロック図である。図１２（Ａ）を参照して、この実施の形態におけるＡ／Ｄ変換器８ａは、図４に示した第２実施の形態におけるＡ／Ｄ変換器３に、第１Ａ／Ｄ変換ユニット２０からの各温度毎の出力ａと第２Ａ／Ｄ変換ユニット３０からの各温度毎の出力ｂとを加える第３加算器３９と、第１減算器２４からの各温度毎の出力ｃを、第３加算器３９からの出力ｄのセンター値で除算する除算器４８ａを加えたもので、除算器４８ａからの出力ｔ１を変換デジタル値とする。
【００５８】
この場合の各温度毎の出力ｂ、第１加算器２５からの、各温度毎の加算出力ｄ、第１減算器２４からの各温度毎の出力ｃ、および除算器４８ａからの出力ｔ１を図１１（Ｂ）から（Ｄ）に示す。図１１（Ｂ）に示すように、第３加算器３９からの各温度毎の出力は、中央部がほぼ平坦状で、両端部において、上方向に歪んでおり、温度が低い方から高い方へほぼ並行に並んでいる。また、第２第１減算器２４からの各温度毎の出力ｃは、温度が低いほど急な傾斜を有している。
【００５９】
ここで、上記した出力ｄのセンター値とは、図１１（Ｂ）において、アナログ入力電圧Ａｉｎのほぼ中央の電圧値に対する変換デジタル値をいい、同一温度において、出力ａと出力ｂとの値が等しい場合の変換デジタル値としてもよい。
【００６０】
これら各温度毎の出力ｃを各温度毎の出力ｄで、除算器４８ａで除算すると、その出力ｔ１は、図１１（Ｄ）に示すように、温度によらずに一本の直線となる。
【００６１】
このように、この実施の形態によれば、Ａ／Ｄ変換器８ａにおいて温度特性を考慮する必要が無くなる。
【００６２】
なお、ここでは、第２実施の形態におけるＡ／Ｄ変換器において温度特性を改善した例について説明したが、これに限らず、第３実施の形態に係る図６に示したＡ／Ｄ変換器５、第４実施の形態に係る図８に示したＡ／Ｄ変換器６および第５実施の形態に係る図１０に示したＡ／Ｄ変換器７のそれぞれの出力ｈ、ｌおよびｓについて、第１加算器２５のそれぞれの温度における加算結果で除算しても、それぞれの出力に対して、同様に、温度特性の改善が可能になる。このうち、第３実施の形態に係るＡ／Ｄ変換器において、除算器４８ｂを設けた場合のブロック図を図１２（Ｂ）に示す。
【００６３】
なお、上記実施の形態においては、図５や図１１に示すように、第１Ａ／Ｄ変換ユニット２０の出力ａと、第２Ａ／Ｄ変換ユニット３０の出力ｂとを減算または加算する場合に、第２Ａ／Ｄ変換ユニット３０の電源側接続端子１０ａに接続される印加電圧Ｖを一定として、出力ａと出力ｂとの出力範囲をほぼ重ねた場合の処理について説明したが、これに限らず、印加電圧Ｖを０としてもよいし、可変式としてもよい。
【００６４】
図面を参照してこの発明の一実施形態を説明したが、本発明は、図示した実施形態に限定されるものではない。本発明と同一の範囲内において、または均等の範囲内において、図示した実施形態に対して種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６５】
この発明にかかるＡ／Ｄ変換器は、簡単な構成で、直線的に変化する、デジタル値を得ることができるため、Ａ／Ｄ変換器として、有利に利用される。
【図面の簡単な説明】
【００６６】
【図１】この発明の第１実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図２】Ａ／Ｄ変換器を構成するインバータの構成を示す図である。
【図３】図１に示したＡ／Ｄ変換器の変換デジタル値を示す図である。
【図４】この発明の第２実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図５】第２実施の形態における変換デジタル値を示す図である。
【図６】この発明の第３実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図７】第３実施の形態における変換デジタル値を示す図である。
【図８】この発明の第４実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図９】第４実施の形態における変換デジタル値を示す図である。
【図１０】この発明の第５実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図１１】この発明の第６実施の形態における変換デジタル値を示す図である。
【図１２】第６実施の形態に係るＡ／Ｄ変換器の要部を示すブロック図である。
【図１３】従来のＡ／Ｄ変換回路の構成を示すブロック図である。
【図１４】従来のＡ／Ｄ変換回路における変換デジタル値を示す図である。
【符号の説明】
【００６７】
１、３，５，６，７，８  Ａ／Ｄ変換器、１０  リングオシレータ、１２  インバータ、１５  第１出力部、２０  第１Ａ／Ｄ変換ユニット、２４  第１減算器、２５  第１加算器、２６  第１差演算器、２７  中央折返し器、２８  第１係数演算器、２９  第２減算器、３０  第２Ａ／Ｄ変換ユニット、３３  第２係数積算器、３４  第２差演算器、３５  積算器、３６  第３係数積算器、３７  第４係数積算器、３８  第２加算器、３９  第３加算器、４０  アナログ入力部、４８  除算器。
【図１】
2006157105.tif 000003
【図２】
2006157105.tif 000004
【図３】
2006157105.tif 000005
【図４】
2006157105.tif 000006
【図５】
2006157105.tif 000007
【図６】
2006157105.tif 000008
【図７】
2006157105.tif 000009
【図８】
2006157105.tif 000010
【図９】
2006157105.tif 000011
【図１０】
2006157105.tif 000012
【図１１】
2006157105.tif 000013
【図１２】
2006157105.tif 000014
【図１３】
2006157105.tif 000015
【図１４】
2006157105.tif 000016