(57)【要約】【課題】  フォトダイオードにおける信号電荷の蓄積数を向上させることが可能な固体撮像装置及びその製造方法を提供する。【解決手段】  ｐ型の半導体基板１２０上に設けられたゲート電極１２６と、ゲート電極１２６下方に一部が位置するように半導体基板１２０内に設けられ、光電変換して得られた信号電荷を蓄積するｎ型の信号蓄積領域１２１と、ゲート電極１２６を挟んで信号蓄積領域１２１と反対側に位置するように半導体基板１２０内に設けられたｎ型のドレイン領域１２３と、ドレイン領域１２３下方に位置するように半導体基板１２０内に設けられ、信号蓄積領域１２１側の端部がドレイン領域１２３の端部下方よりも信号蓄積領域１２１側に位置し、半導体基板１２０よりも高い不純物濃度を有するｐ型のパンチスルーストッパ領域１２５とを備える。【選択図】        図２
2006202786.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に設けられたゲート電極と、
前記半導体基板内において、前記ゲート電極下方に一部が位置し、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積領域と、
前記半導体基板内において、前記ゲート電極に対して前記信号蓄積領域と反対側に位置する第２導電型のドレイン領域と、
前記半導体基板内において、前記ドレイン領域下方に位置し、前記信号蓄積領域側の端部が前記ドレイン領域の前記信号蓄積領域側の端部よりも前記信号蓄積領域側に位置し、前記半導体基板よりも高い不純物濃度を有する第１導電型のパンチスルーストッパ領域と
を備える固体撮像装置。
【請求項２】
前記ドレイン領域の前記信号蓄積領域側の端部は、下方に向かうにつれて前記信号蓄積領域から離れる
請求項１に記載の固体撮像装置。
【請求項３】
前記パンチスルーストッパ領域の前記信号蓄積領域側の端部は、前記ゲート電極下方に位置する
請求項２に記載の固体撮像装置。
【請求項４】
前記固体撮像装置は、さらに、
前記半導体基板内において、前記ゲート電極下方に一部が位置し、前記半導体基板よりも高く前記パンチスルーストッパ領域よりも低い不純物濃度を有する第１導電型の読み出し制御領域を備え、
前記ドレイン領域及びパンチスルーストッパ領域は、前記読み出し制御領域内に設けられる
請求項３に記載の固体撮像装置。
【請求項５】
第１導電型の半導体基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極をマスクにして前記半導体基板主面に対して斜め方向に第２導電型の不純物を注入して前記半導体基板内に第２導電型のドレイン領域を形成するドレイン領域形成工程と、
前記ゲート電極をマスクにして前記半導体基板主面に対して垂直に第１導電型の不純物を注入して前記半導体基板内に第１導電型のパンチスルーストッパ領域を形成するパンチスルーストッパ領域形成工程と
を含む固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特にフォトダイオードから信号電荷を読み出す読み出しトランジスタ部分の改良を図った固体撮像装置及びその製造方法に関するものである。
【背景技術】
【０００２】
従来、ＣＣＤ固体撮像装置及びＭＯＳ固体撮像装置等の固体撮像装置は、ビデオカメラ、デジタルスチルカメラ及びファクシミリ等の様々な画像入力機器に使用されている。固体撮像装置は、携帯用機器への用途が主流であり、固体撮像装置に対しては低電圧駆動が要求される。このような要求に応える固体撮像装置としては、例えば特許文献１に記載のものがある。
【０００３】
図５は、従来のＭＯＳ型固体撮像装置の構成を示す回路図である。
固体撮像装置は、ｎ×ｍ個の単位セル２００が２次元的に配置されたイメージエリア２０１と、信号処理部２０５に単位セル２００の信号電圧を列単位で伝達する第１の垂直信号線２０２と、単位セル２００を行単位で選択する垂直シフトレジスタ２０３と、負荷トランジスタ群２０４と、第１の垂直信号線２０２を介して伝達された信号電圧を保持し、ノイズをカットする信号処理部２０５と、単位セル２００を列単位で選択する水平シフトレジスタ２０６と、信号処理部２０５から出力された信号電圧を出力アンプ２０８に伝達する水平信号線２０７と、出力アンプ２０８とから構成される。
【０００４】
単位セル２００は、光信号を信号電荷に変換するフォトダイオード２１１と、フォトダイオード２１１の信号を読み出す読み出しトランジスタ２１２と、フォトダイオード２１１の信号電圧を増幅する増幅トランジスタ２１３と、フォトダイオード２１１の信号電圧をリセットするリセットトランジスタ２１４と、増幅された信号電圧を読み出す行を選択する垂直選択トランジスタ２１５と、フォトダイオード２１１の信号電圧を検出するＦＤ（フローティングディフュージョン）部２１６とから構成される。
【０００５】
図６は、単位セル２００の構造を示す断面図（読み出しトランジスタ２１２付近の断面図）である。
【０００６】
単位セル２００は、ｐ型の半導体基板２２１内に形成されたｎ型の信号蓄積領域２２２、ｐ型の表面シールド領域２２３、ｎ型のドレイン領域２２４及びｐ型のパンチスルーストッパ領域２２６と、半導体基板２２１上に形成された読み出しトランジスタ２１２のゲート電極２２５とを有する。
【０００７】
信号蓄積領域２２２は、フォトダイオード２１１として機能し、光電変換された信号電荷を蓄積する。
【０００８】
表面シールド領域２２３は、ゲート電極２２５と隣接して半導体基板２２１表面に位置し、半導体基板２２１表面で発生する雑音電荷をシールドして信号蓄積領域２２２への雑音電荷の蓄積を防止する。
【０００９】
ドレイン領域２２４は、ゲート電極２２５に対して表面シールド領域２２３の反対方面の半導体基板２２１表面に位置し、ＦＤ部２１６として機能する。
【００１０】
パンチスルーストッパ領域２２６は、ドレイン領域２２４より半導体基板２２１裏面側に位置し、パンチスルー、つまりゲート電極２２５の制御無しに信号蓄積領域２２２の信号電荷がドレイン領域２２４に読み出されるのを防止する。
【００１１】
ここで、表面シールド領域２２３及びパンチスルーストッパ領域２２６は、半導体基板２２１よりも１桁高い不純物濃度を有する。
【００１２】
以上のような構成を有する固体撮像装置においては、ゲート電極２２５下のｐ型領域の不純物濃度を１×１０16〜１×１０15ｃｍ-3程度まで小さくしても、パンチスルーストッパ領域２２６でパンチスルーが抑えられる。よって、ゲート電極２２５下のｐ型領域の不純物濃度を小さくしてゲート電圧によるチャネル変調を効き易くすることができ、ゲート電圧を低電圧化することができる。すなわち、低電圧駆動の固体撮像装置を実現することができる。
【特許文献１】特開２０００−１５０８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、近年、固体撮像装置に対する小型化、高解像度化の要請により単位セルのサイズが小型化し、単位セルのＭＯＳトランジスタが微細化されてきている。例えば、セルサイズは従来の２．８μｍから２．２μｍまで小さくなり、ゲート長は従来の０．８５μｍから０．７μｍ程度まで小さくなってきている。従来の固体撮像装置では、セルサイズが小型化された場合、ゲート電極２２５のゲート長が小さくなり、信号蓄積領域２２２とドレイン領域２２４との間の距離が短くなる。従って、狭チャンネル効果によりパンチスルーストッパ領域２２６でもパンチスルーが抑えられなくなってオフリーク電流（図６のＡ）が発生し、信号蓄積領域２２２に十分な信号電荷が蓄積されなくなるという問題が生じる。以下、オフリーク電流の発生について具体的に説明する。
【００１４】
図７（ａ）、（ｂ）は、フォトダイオード２１１及び読み出しトランジスタ２１２におけるゲートオフ時（ゲート電圧が０Ｖ時）の電位分布を示す図である。
【００１５】
図７（ａ）から、狭チャンネル効果でゲート下の電位が高くなり、フォトダイオードの電位２３０がゲート下の電位２３１よりも低くなっていることがわかる。そして、図７（ｂ）から、フォトダイオードの電位２３０がゲート下の電位２３１と等しくなるまで、フォトダイオードの信号電荷がオフリーク電流となってドレイン領域に移ることがわかる。
【００１６】
このとき、オフリーク電流を低減する方法として半導体基板２２１の不純物濃度を上げる方法が考えられるが、半導体基板２２１が高不純物濃度になると、ゲート電圧によるチャネル変調が効き難くなり、フォトダイオード２１１の信号電荷を完全転送できなくなる。すなわち、図８の電位分布（信号電荷の読み出し経路における電位分布）に示されるように、フォトダイオードとゲート電極との間にポテンシャルギャップ２４０が発生してフォトダイオードに信号電荷が残留し、フォトダイオードの信号電荷を完全にドレイン領域に転送できなくなる。従って、この方法では、上記問題を解決することができない。
【００１７】
そこで、本発明は、かかる問題点に鑑み、フォトダイオードにおける信号電荷の蓄積数を向上させることが可能な固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明の固体撮像装置は、第１導電型の半導体基板上に設けられたゲート電極と、前記半導体基板内において、前記ゲート電極下方に一部が位置し、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積領域と、前記半導体基板内において、前記ゲート電極に対して前記信号蓄積領域と反対側に位置する第２導電型のドレイン領域と、前記半導体基板内において、前記ドレイン領域下方に位置し、前記信号蓄積領域側の端部が前記ドレイン領域の前記信号蓄積領域側の端部よりも前記信号蓄積領域側に位置し、前記半導体基板よりも高い不純物濃度を有する第１導電型のパンチスルーストッパ領域とを備えることを特徴とする。ここで、前記パンチスルーストッパ領域の前記信号蓄積領域側の端部は、前記ゲート電極下方に位置してもよい。
【００１９】
これによって、信号蓄積領域とドレイン領域とを結ぶ最短経路上にパンチスルーストッパ領域が位置することとなるので、オフリーク電流が低減され、フォトダイオードにおける信号電荷の蓄積数を向上させることができる。また、半導体基板又はウェルの不純物濃度を高くするという方法ではなく、ドレイン領域及びパンチスルーストッパ領域の位置を変えるという方法でオフリーク電流を低減するので、フォトダイオードとゲート電極との間に図８のようなポテンシャルギャップが発生せず、フォトダイオードの信号電荷を完全にドレイン領域に転送できる。すなわち、フォトダイオードの信号電荷の完全転送が可能となる。
【００２０】
また、前記ドレイン領域の前記信号蓄積領域側の端部は、下方に向かうにつれて前記信号蓄積領域から離れてもよい。
【００２１】
これによって、ドレイン領域は信号蓄積領域から離れることとなり、狭チャンネル効果の影響が小さくなってパンチスルーが抑えられるので、オフリーク電流が低減され、フォトダイオードにおける信号電荷の蓄積数をさらに向上させることができる。
【００２２】
また、前記固体撮像装置は、さらに、前記半導体基板内において、前記ゲート電極下方に一部が位置し、前記半導体基板よりも高く前記パンチスルーストッパ領域よりも低い不純物濃度を有する第１導電型の読み出し制御領域を備え、前記ドレイン領域及びパンチスルーストッパ領域は、前記読み出し制御領域内に設けられてもよい。
【００２３】
これによって、パンチスルーストッパ領域でパンチスルーが大きく抑えられるので、読み出し制御領域の不純物濃度を小さくしてゲート電圧によるチャネル変調を効き易くすることができ、ゲート電圧を低電圧化することができる。すなわち、低電圧駆動の固体撮像装置を実現することができる。
【００２４】
また、本発明は、第１導電型の半導体基板上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極をマスクにして前記半導体基板主面に対して斜め方向に第２導電型の不純物を注入して前記半導体基板内に第２導電型のドレイン領域を形成するドレイン領域形成工程と、前記ゲート電極をマスクにして前記半導体基板主面に対して垂直に第１導電型の不純物を注入して前記半導体基板内に第１導電型のパンチスルーストッパ領域を形成するパンチスルーストッパ領域形成工程とを含むことを特徴とする固体撮像装置の製造方法とすることもできる。
【００２５】
これによって、フォトダイオードにおける信号電荷の蓄積数を向上させることが可能な固体撮像装置の製造方法を実現することができる。
【発明の効果】
【００２６】
本発明に係る固体撮像装置によれば、フォトダイオードにおける信号電荷の蓄積数を向上させることが可能な固体撮像装置を実現できる。また、フォトダイオードの信号電荷の完全転送が可能な固体撮像装置を実現できる。さらに、低電圧駆動の固体撮像装置を実現することができる。
【００２７】
よって、本発明により、フォトダイオードにおける信号電荷の蓄積数を向上させることが可能な固体撮像装置及びその製造方法を提供することが可能となり、実用的価値は極めて高い。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態における固体撮像装置について、図面を参照しながら説明する。
【００２９】
図１は、本実施の形態のＭＯＳ型固体撮像装置の構成を示す回路図である。図１において、図５と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００３０】
本実施の形態のＭＯＳ型固体撮像装置は、ｎ×ｍ個の単位セル１００が２次元的に配置されたイメージエリア１０１と、第１の垂直信号線２０２と、垂直シフトレジスタ２０３と、負荷トランジスタ群２０４と、信号処理部２０５と、水平シフトレジスタ２０６と、水平信号線２０７と、出力アンプ２０８とから構成される。
【００３１】
単位セル１００は、光信号を信号電荷に変換するフォトダイオード１１１と、フォトダイオード１１１の信号を読み出す読み出しトランジスタ１１２と、増幅トランジスタ２１３と、リセットトランジスタ２１４と、垂直選択トランジスタ２１５と、フォトダイオード１１１の信号電圧を検出するＦＤ部１１３とから構成される。
【００３２】
図２は、単位セル１００の構造を示す断面図（読み出しトランジスタ１１２付近の断面図）である。
【００３３】
単位セル１００は、ｐ型の半導体基板１２０内に形成されたｎ型の信号蓄積領域１２１、ｐ型の表面シールド領域１２２及びｐ型の読み出し制御領域１２４と、読み出し制御領域１２４内に形成されたｎ型のドレイン領域１２３及びｐ型のパンチスルーストッパ領域１２５と、半導体基板１２０上に形成された読み出しトランジスタ１１２のゲート電極１２６とを有する。
【００３４】
信号蓄積領域１２１は、ゲート電極１２６下方にその一部が位置し、フォトダイオード１１１として機能して光電変換された信号電荷を蓄積する。このとき、信号蓄積領域１２１は、６．０×１０16〜１．０×１０15ｃｍ-3の不純物濃度を有する。
【００３５】
表面シールド領域１２２は、半導体基板１２０表面に露出するように信号蓄積領域１２１上方に位置し、半導体基板１２０表面で発生する雑音電荷をシールドして信号蓄積領域１２１への雑音電荷の蓄積を防止する。このとき、表面シールド領域１２２は、１．２×１０19〜１．０×１０15ｃｍ-3の不純物濃度を有する。
【００３６】
ドレイン領域１２３は、ゲート電極１２６に対して信号蓄積領域１２１と反対方面に位置し、ＦＤ部１１３として機能する。このとき、ドレイン領域１２３は、４．０×１０18〜１．０×１０15ｃｍ-3の不純物濃度を有する。
【００３７】
ここで、ドレイン領域１２３は、信号蓄積領域１２１側の端部がゲート電極１２６下方に位置しないようにゲート電極１２６との間に間隔Ｂを有し、下方に向かうにつれて間隔Ｂは大きくなる。
【００３８】
読み出し制御領域１２４は、ゲート電極１２６下方に一部が位置し、信号蓄積領域１２１からドレイン領域１２３までの電位を滑らかに変化させる。読み出し制御領域１２４は、読み出し電圧を調節し、またゲート電圧が例えば２．８〜３．３Vと低い場合に信号蓄積領域１２１とドレイン領域１２３との間に形成される第１電位ポケットを消滅させるｐ型の第１読み出し制御領域１２４ａと、第２読み出し制御領域１２４ｂよりも深い位置に形成され、ゲート電圧が低い場合に第１電位ポケットに対して信号蓄積領域１２１側に形成される第２電位ポケットを消滅させるｐ型の第３読み出し制御領域１２４ｃと、第１読み出し制御領域１２４ａよりも深い位置に形成され、第１電位ポケットと第２電位ポケットとの間において形成される電位バリアを消滅させるｐ型の第２読み出し制御領域１２４ｂとから構成される。このとき、読み出し制御領域１２４は、半導体基板１２０よりも高く、パンチスルーストッパ領域１２５よりも低い不純物濃度を有する。つまり、第１読み出し制御領域１２４ａは１．０×１０17〜１．８×１０16ｃｍ-3の不純物濃度を有し、第２読み出し制御領域１２４ｂは２．６×１０16〜３．２×１０15ｃｍ-3の不純物濃度を有し、第３読み出し制御領域１２４ｃは９．２×１０16〜１．０×１０15ｃｍ-3の不純物濃度を有する。
【００３９】
ここで、第３読み出し制御領域１２４ｃの信号蓄積領域１２１側の端部は、第２読み出し制御領域１２４ｂの信号蓄積領域１２１側の端部下方よりも信号蓄積領域１２１側に位置する。また、第２読み出し制御領域１２４ｂの信号蓄積領域１２１側の端部は、第１読み出し制御領域１２４ａの信号蓄積領域１２１側の端部下方よりもドレイン領域１２３側に位置する。
【００４０】
パンチスルーストッパ領域１２５は、ドレイン領域１２３下方に位置し、パンチスルーを防止する。パンチスルーストッパ領域１２５の信号蓄積領域１２１側の端部は、ドレイン領域１２３の信号蓄積領域１２１側の端部下方よりも信号蓄積領域１２１側に位置し、パンチスルーストッパ領域１２５の信号蓄積領域１２１側の端部がドレイン領域１２３から突き出した状態となっている。また、突き出したパンチスルーストッパ領域１２５の端部の一部は、ゲート電極１２６下方に位置する。このとき、パンチスルーストッパ領域１２５は、１．６×１０17〜１．０×１０16ｃｍ-3の不純物濃度を有する。
【００４１】
ここで、パンチスルーストッパ領域１２５の端部が大きくドレイン領域１２３から突き出した状態となり、パンチスルーストッパ領域１２５の端部の大部分がゲート電極１２６下方に位置する場合には、読み出し制御領域１２４の不純物濃度が高くなり、読み出し制御領域１２４におけるチャネルの形成が阻害される。よって、パンチスルーストッパ領域１２５端部のゲート電極１２６に突き出す長さは、チャネルの形成を阻害しない長さに設定される。
【００４２】
次に、以上のような構造を有するＭＯＳ型固体撮像装置の製造過程におけるフォトダイオード１１１、読み出しトランジスタ１１２及びＦＤ部１１３の形成方法を図３（ａ）〜図３（ｈ）に示す断面図に（単位セル１００の読み出しトランジスタ１１２付近の断面図）沿って説明する。なお、図２と同一の要素には同一の符号が付されており、それらに関する詳しい説明はここでは省略する。
【００４３】
まず、図３（ａ）に示されるように、イオン注入法でｐ型不純物を注入し、半導体基板１２０内に第１読み出し制御領域１２４ａを形成する。イオン注入は、例えば１０ｋｅＶ程度の注入エネルギー、１．６×１０12ｃｍ-3のドーズ量で、硼素等のｐ型不純物を注入することにより行われる。
【００４４】
次に、図３（ｂ）に示されるように、フォトレジスト１３０により第２読み出し制御領域１２４ｂ及び第３読み出し制御領域１２４ｃ形成のためのパターンを形成した後、イオン注入法でｐ型不純物を注入し、半導体基板１２０内に第２読み出し制御領域１２４ｂ及び第３読み出し制御領域１２４ｃを形成する。第２読み出し制御領域１２４ｂ形成のためのイオン注入は、例えば１００ｋｅＶ程度の注入エネルギー、８．０×１０11ｃｍ-3のドーズ量で、硼素等のｐ型不純物を注入することにより行われる。第３読み出し制御領域１２４ｃ形成のためのイオン注入は、例えば３００ｋｅＶ程度の注入エネルギー、４．０×１０11ｃｍ-3のドーズ量で、硼素等のｐ型不純物を注入することにより行われる。
【００４５】
ここで、半導体基板１２０主面に対するイオン注入の角度は、第２読み出し制御領域１２４ｂ形成のためのイオン注入と第３読み出し制御領域１２４ｃ形成のためのイオン注入とで異なる。これにより、第２読み出し制御領域１２４ｂ及び第３読み出し制御領域１２４ｃの端部がずれ、段差状の第２読み出し制御領域１２４ｂ及び第３読み出し制御領域１２４ｃが形成される。
【００４６】
次に、図３（ｃ）に示されるように、フォトレジスト１３１により信号蓄積領域１２１形成のためのパターンを形成した後、イオン注入法でｎ型不純物を注入し、半導体基板１２０内に信号蓄積領域１２１を形成する。イオン注入は、例えば６００ｋｅＶ程度の注入エネルギー、２．０×１０12ｃｍ-3のドーズ量で、砒素等のｎ型不純物を注入することにより行われる。
【００４７】
次に、図３（ｄ）に示されるように、半導体基板１２０上にゲート電極１２６を形成する。
【００４８】
次に、図３（ｅ）に示されるように、フォトレジスト１３２により表面シールド領域１２２形成のためのパターンを形成した後、イオン注入法でｐ型不純物を注入し、半導体基板１２０内に表面シールド領域１２２を形成する。イオン注入は、例えば８ｋｅＶ程度の注入エネルギー、１．０×１０14ｃｍ-3のドーズ量で、硼素等のｐ型不純物を注入することにより行われる。
【００４９】
次に、図３（ｆ）に示されるように、フォトレジスト１３３によりドレイン領域１２３形成のためのパターンを形成した後、イオン注入法でｎ型不純物を注入し、半導体基板１２０内にドレイン領域１２３を形成する。イオン注入は、例えば５０ｋｅＶ程度の注入エネルギー、４．０×１０13ｃｍ-3のドーズ量で、リン等のｎ型不純物を注入することにより行われる。
【００５０】
ここで、ドレイン領域１２３形成のためのイオン注入には、ゲート電極１２６をマスクとし、ゲート電極１２６に対して例えば２５°の傾きをつけたシャドウィング注入が用いられる。
【００５１】
次に、図３（ｇ）に示されるように、フォトレジスト１３３をマスクとしたイオン注入法でｐ型不純物を注入し、半導体基板１２０内にパンチスルーストッパ領域１２５を形成する。イオン注入は、例えば５０ｋｅＶ程度の注入エネルギー、２．０×１０12ｃｍ-3のドーズ量で、硼素等のｐ型不純物を注入することにより行われる。
【００５２】
ここで、パンチスルーストッパ領域１２５形成のためのイオン注入には、ゲート電極１２６をマスクとし、ゲート電極１２６に対して傾きをつけないセルフアライン注入が用いられる。
【００５３】
最後に、図３（ｈ）に示されるように、フォトレジスト１３３を除去してフォトダイオード１１１、読み出しトランジスタ１１２及びＦＤ部１１３が形成される。
【００５４】
以上のように本実施の形態のＭＯＳ型固体撮像装置によれば、パンチスルーストッパ領域１２５の信号蓄積領域１２１側の端部はドレイン領域１２３から突き出した状態となっている。よって、信号蓄積領域１２１とドレイン領域１２３とを結ぶ最短経路（図２におけるＣ）上にパンチスルーストッパ領域１２５が位置することとなるので、オフリーク電流が低減され、フォトダイオードにおける信号電荷の蓄積数を向上させることができる。さらに、パンチスルーストッパ領域でパンチスルーが大きく抑えられるので、読み出し制御領域の不純物濃度を小さくしてゲート電圧によるチャネル変調を効き易くすることができ、ゲート電圧を低電圧化することができる。すなわち、低電圧駆動の固体撮像装置を実現することができる。
【００５５】
また、本実施の形態のＭＯＳ型固体撮像装置によれば、ドレイン領域１２３の信号蓄積領域１２１側の端部はゲート電極１２６との間に間隔Ｂを有し、下方に向かうにつれて間隔Ｂは大きくなっていく。よって、ドレイン領域１２３は信号蓄積領域１２１から離れることとなり、狭チャンネル効果の影響が小さくなってパンチスルーが抑えられるので、オフリーク電流が低減され、フォトダイオードにおける信号電荷の蓄積数をさらに向上させることができる。例えば、ドレイン領域１２３と信号蓄積領域１２１との間の最短距離が０．２８μｍから０．３７μｍまで長くなった場合には、オフリーク電流が１．３１×１０-14Ａから１．４２×１０-16Ａまで低減される。
【００５６】
また、本実施の形態のＭＯＳ型固体撮像装置によれば、半導体基板１２０の不純物濃度を高くするという方法ではなく、ドレイン領域１２３及びパンチスルーストッパ領域１２５の位置を変えるという方法でオフリーク電流を低減する。よって、ゲートオン時には図４のような電位分布（信号電荷の読み出し経路における電位分布）が形成されるので、フォトダイオードとゲート電極との間に図８のようなポテンシャルギャップ２４０が発生せず、フォトダイオードの信号電荷を完全にドレイン領域に転送できる。すなわち、フォトダイオードの信号電荷の完全転送が可能となる。
【００５７】
なお、本実施の形態のＭＯＳ型固体撮像装置において、信号蓄積領域１２１、表面シールド領域１２２及び読み出し制御領域１２４は、半導体基板１２０内に形成されるとしたが、半導体基板内に形成されたウェル内に形成されてもよい。
【産業上の利用可能性】
【００５８】
本発明は、固体撮像装置に利用でき、特に携帯用機器に搭載される小型の固体撮像装置等に利用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態のＭＯＳ型固体撮像装置の構成を示す回路図である。
【図２】同実施の形態のＭＯＳ型固体撮像装置の単位セルの構造を示す断面図（読み出しトランジスタ付近の断面図）である。
【図３】同実施の形態のＭＯＳ型固体撮像装置のフォトダイオード、読み出しトランジスタ及びＦＤ部の形成方法を説明するための断面図（単位セルの読み出しトランジスタ付近の断面図）である。
【図４】同実施の形態のＭＯＳ型固体撮像装置におけるゲートオン時の電位分布（信号電荷の読み出し経路における電位分布）を示す図である。
【図５】従来のＭＯＳ型固体撮像装置の構成を示す回路図である。
【図６】従来のＭＯＳ型固体撮像装置の単位セルの構造を示す断面図（読み出しトランジスタ付近の断面図）である。
【図７】従来のＭＯＳ型固体撮像装置のフォトダイオード及び読み出しトランジスタにおけるゲートオフ時の電位分布を示す図である。
【図８】従来のＭＯＳ型固体撮像装置におけるゲートオン時の電位分布（信号電荷の読み出し経路における電位分布）を示す図である。
【符号の説明】
【００６０】
１００、２００    単位セル
１０１、２０１    イメージエリア
１１１、２１１    フォトダイオード
１１２、２１２    読み出しトランジスタ
１１３、２１６    ＦＤ部
１２０、２２１    半導体基板
１２１、２２２    信号蓄積領域
１２２、２２３    表面シールド領域
１２３、２２４    ドレイン領域
１２４    読み出し制御領域
１２４ａ    第１読み出し制御領域
１２４ｂ    第２読み出し制御領域
１２４ｃ    第３読み出し制御領域
１２５、２２６    パンチスルーストッパ領域
１２６、２２５    ゲート電極
１３０、１３１、１３２、１３３    フォトレジスト
２０２    第１の垂直信号線
２０３    垂直シフトレジスタ
２０４    負荷トランジスタ群
２０５    信号処理部
２０６    水平シフトレジスタ
２０７    水平信号線
２０８    出力アンプ
２１３    増幅トランジスタ
２１４    リセットトランジスタ
２１５    垂直選択トランジスタ
２３０、２３１    電位
２４０    ポテンシャルギャップ
【図１】
2006202786.tif 000003
【図２】
2006202786.tif 000004
【図３】
2006202786.tif 000005
【図４】
2006202786.tif 000006
【図５】
2006202786.tif 000007
【図６】
2006202786.tif 000008
【図７】
2006202786.tif 000009
【図８】
2006202786.tif 000010