(57)【要約】【課題】この発明は、効率的で高速なエラー訂正処理を、回路規模の増加を抑えながら実現することができるエラー訂正処理装置及びエラー訂正処理方法を提供することを目的としている。【解決手段】メモリ４２に格納されたＡ／Ｂ面を有するＥＣＣブロックから、面単位でエラー訂正処理のための中間情報を生成する生成部４５ａ，４５ｂと、中間情報を面単位で格納するメモリ４７，４８と、中間情報に基づいてメモリ４２に格納されたＥＣＣブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理部４５ｃと、ＥＣＣブロックの位置情報と、生成部４５ａ，４５ｂ、メモリ４７，４８及び処理部４５ｃで用いられる面単位の位置情報とを関連付ける制御手段４３，４４，４６，５２，５３とを備える。【選択図】    図６
2006190346.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の面を有するエラー訂正用ブロックを格納する第１の記憶手段と、
前記第１の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、
前記生成手段で生成された中間情報を面単位で格納する第２の記憶手段と、
前記第２の記憶手段に格納された中間情報に基づいて、前記第１の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、
前記第１の記憶手段に格納されたエラー訂正用ブロックの位置情報と、前記生成手段、第２の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを具備することを特徴とするエラー訂正処理装置。
【請求項２】
前記第２の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する表示手段を具備することを特徴とする請求項１記載のエラー訂正処理装置。
【請求項３】
前記生成手段で生成される中間情報はシンドローム及びエラーフラグを含み、前記処理手段で生成される訂正情報はエラーパターン情報及びエラー位置情報を含むことを特徴とする請求項１または２記載のエラー訂正処理装置。
【請求項４】
第１及び第２の面を有するエラー訂正用ブロックを第１の記憶手段に格納する第１の工程と、
前記第１の記憶手段に格納されたエラー訂正用ブロックの第１の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第２の工程と、
前記生成手段で生成された前記エラー訂正用ブロックの第１の面に対する中間情報を第２の記憶手段に面単位で格納する第３の工程と、
前記第２の記憶手段に格納された前記エラー訂正用ブロックの第１の面に対する中間情報に基づいて、処理手段により、前記第１の記憶手段に格納されたエラー訂正用ブロックの第１の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第４の工程と、
前記第１の記憶手段に格納されたエラー訂正用ブロックの第２の面のデータから、前記生成手段により面単位でエラー訂正処理のための中間情報を生成する第５の工程と、
前記生成手段で生成された前記エラー訂正用ブロックの第２の面に対する中間情報を前記第２の記憶手段に面単位で格納する第６の工程と、
前記第２の記憶手段に格納された前記エラー訂正用ブロックの第２の面に対する中間情報に基づいて、前記処理手段により、前記第１の記憶手段に格納されたエラー訂正用ブロックの第２の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第７の工程とを具備することを特徴とするエラー訂正処理方法。
【請求項５】
前記第２の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する第８の工程と、
前記第８の工程で生成されたエラーマップ情報に応じて、前記各面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する工程を繰り返し行なう第９の工程とを具備することを特徴とする請求項４記載のエラー訂正処理方法。
【請求項６】
光ディスクを回転駆動するモータと、
前記モータにより回転駆動される前記光ディスクから信号を読み取るピックアップと、
前記ピックアップで読み取られた信号から第１及び第２の面を有するエラー訂正用ブロックを格納する第１の記憶手段と、
前記第１の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、
前記生成手段で生成された中間情報を面単位で格納する第２の記憶手段と、
前記第２の記憶手段に格納された中間情報に基づいて、前記第１の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、
前記第１の記憶手段に格納されたエラー訂正用ブロックの位置情報と、前記生成手段、第２の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを具備することを特徴とする光ディスク装置。
【請求項７】
前記第２の記憶手段に格納された中間情報に基づいて、エラーマップ情報を生成し表示する表示手段と、
前記エラーマップ情報に応じて、前記各面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理を繰り返し行なう手段とを具備することを特徴とする請求項６記載の光ディスク装置。
【請求項８】
前記生成手段で生成される中間情報はシンドローム及びエラーフラグを含み、前記処理手段で生成される訂正情報はエラーパターン情報及びエラー位置情報を含むことを特徴とする請求項６または７記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば光ディスク装置等に使用されるエラー訂正処理装置及びエラー訂正処理方法の改良に関する。
【背景技術】
【０００２】
周知のように、現在では、デジタル記録媒体としてＤＶＤ（digital versatile disk）等の光ディスクが普及している。そして、これらを再生する光ディスク装置においては高い信頼性が望まれている。
【０００３】
ところで、ＤＶＤは規格自体も進化しており、ハイビジョン対応の次世代ＤＶＤ規格も完成している。この次世代ＤＶＤ規格では、現世代ＤＶＤよりも格段に記録密度が高まるため、光ディスク装置としても、より高速なデータ処理、特に、エラー訂正処理を行なうことが要求される。
【０００４】
特許文献１には、光ディスクコントローラの外部バッファメモリへのアクセス回数を少なくすることにより、エラー訂正処理の高速化を図る構成が開示されている。つまり、ＥＣＣ（error checking and correcting）ブロックデータの一部をそのまま光ディスクコントローラ内のワークメモリに転送し、その後は、ワークメモリ内のデータを基にエラー訂正処理を実行するようにしている。この場合、ＥＣＣブロックデータの一部とは、積符号化された単位よりも小さい単位が想定されている。
【特許文献１】特開２００３−２０８７５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、この発明は上記事情を考慮してなされたもので、効率的で高速なエラー訂正処理を、回路規模の増加を抑えながら実現することができるエラー訂正処理装置及びエラー訂正処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るエラー訂正処理装置は、第１及び第２の面を有するエラー訂正用ブロックを格納する第１の記憶手段と、第１の記憶手段に格納されたエラー訂正用ブロックが面単位で供給され、該面単位でエラー訂正処理のための中間情報を生成する生成手段と、生成手段で生成された中間情報を面単位で格納する第２の記憶手段と、第２の記憶手段に格納された中間情報に基づいて、第１の記憶手段に格納されたエラー訂正用ブロックに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する処理手段と、第１の記憶手段に格納されたエラー訂正用ブロックの位置情報と、生成手段、第２の記憶手段及び処理手段で用いられる面単位の位置情報とを関連付ける制御手段とを備えるようにしたものである。
【０００７】
また、この発明に係るエラー訂正処理方法は、第１及び第２の面を有するエラー訂正用ブロックを第１の記憶手段に格納する第１の工程と、第１の記憶手段に格納されたエラー訂正用ブロックの第１の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第２の工程と、生成手段で生成されたエラー訂正用ブロックの第１の面に対する中間情報を第２の記憶手段に面単位で格納する第３の工程と、第２の記憶手段に格納されたエラー訂正用ブロックの第１の面に対する中間情報に基づいて、処理手段により、第１の記憶手段に格納されたエラー訂正用ブロックの第１の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第４の工程と、第１の記憶手段に格納されたエラー訂正用ブロックの第２の面のデータから、生成手段により面単位でエラー訂正処理のための中間情報を生成する第５の工程と、生成手段で生成されたエラー訂正用ブロックの第２の面に対する中間情報を第２の記憶手段に面単位で格納する第６の工程と、第２の記憶手段に格納されたエラー訂正用ブロックの第２の面に対する中間情報に基づいて、処理手段により、第１の記憶手段に格納されたエラー訂正用ブロックの第２の面のデータに対して面単位内でいくつかに分割された単位でエラー訂正処理を行なうための訂正情報を生成する第７の工程とを備えるようにしたものである。
【発明の効果】
【０００８】
上記した構成及び方法によれば、エラー訂正用ブロックの第１の面と第２の面とで生成手段、第２の記憶手段及び処理手段等を共用することができるので、高速で高効率なエラー訂正処理を比較的容易な回路構成で実現することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施の形態について図面を参照して詳細に説明する。この実施の形態に係る光ディスク装置は、図１及び図２に示すような構成を有している。ここで、光ディスク１１としては、ユーザデータを記録（または書き替え）可能な光ディスク、あるいは読み出し専用の光ディスクが対象となるが、この実施の形態では記録（または書き替え）可能な光ディスクとして説明を行なう。
【００１０】
記録または書き替え可能な光ディスク１１としては、例えば、波長４０５ｎｍ前後の青色系レーザ光を用いた次世代ＤＶＤ−ＲＡＭ（random access memory）、ＤＶＤ−ＲＷ（rewritable）、ＤＶＤ−Ｒ（recordable）等や、あるいは波長６５０ｎｍ前後の赤色系レーザ光を用いた現世代ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ−Ｒ等がある。
【００１１】
光ディスク１１の表面には、スパイラル状にランドトラック及びグルーブトラックが形成されている。この光ディスク１１は、スピンドルモータ１２によって回転駆動される。このスピンドルモータ１２は、モータ制御回路１３によってその回転速度が制御されている。
【００１２】
光ディスク１１に対する情報の記録、再生は、ピックアップ１４によって行なわれる。ピックアップ１４は、スレッドモータ１５とギアを介して連結されている。このスレッドモータ１５は、データバス１６に接続されるスレッドモータドライバ１７により制御される。スレッドモータ１５の固定部には、図示しない永久磁石が設けられており、図示しない駆動コイルが励磁されることにより、ピックアップ１４が光ディスク１１の半径方向に移動する。
【００１３】
ピックアップ１４には、図２に示すように対物レンズ１８が設けられている。対物レンズ１８は、駆動コイル１９の駆動によりフォーカシング方向（レンズの光軸方向）への移動が可能で、また、駆動コイル２０の駆動によりトラッキング方向（レンズの光軸と直交する方向）への移動が可能であって、レーザ光のビームスポットを移動することで、トラックジャンプを行なうことができる。
【００１４】
変調回路２１は、情報記録時にホスト装置２２からインタフェース回路２３を介して供給されるユーザデータを例えば８−１４変調（ＥＦＭ：eight to fourteen modulation）して、ＥＦＭデータを生成する。レーザ制御回路２４は、情報記録時（マーク形成時）に、変調回路２１から供給されたＥＦＭデータに基づいて、書き込み用信号を半導体レーザダイオード２５に提供する。
【００１５】
また、レーザ制御回路２４は、情報読み取り時には書き込み信号より小さい読み取り用信号を半導体レーザダイオード２５に提供する。
【００１６】
半導体レーザダイオード２５は、レーザ制御回路２４から供給される書き込み用信号に応じてレーザ光を発生する。半導体レーザダイオード２５から発せられるレーザ光は、コリメータレンズ２６、ハーフプリズム２７、光学系２８、対物レンズ１８を介して光ディスク１１上に照射される。光ディスク１１からの反射光は、対物レンズ１８、光学系２８、ハーフプリズム２７、集光レンズ２９を介して、光検出器３０に導かれる。
【００１７】
光検出器３０は４分割の光検出セルからなり、信号Ａ，Ｂ，Ｃ，ＤをＲＦ（radio frequency）アンプ３１に供給する。ＲＦアンプ３１は、例えばプッシュプル方式を採用して（Ａ＋Ｄ）−（Ｂ＋Ｃ）に対応するトラッキングエラー信号ＴＥをトラッキング制御部３２に供給し、例えば非点収差法を採用して（Ａ＋Ｃ）−（Ｂ＋Ｄ）に対応するフォーカスエラー信号ＦＥをフォーカシング制御部３３に供給する。
【００１８】
さらに、ＲＦアンプ３１は、例えば前記の（Ａ＋Ｄ）−（Ｂ＋Ｃ）に対応するウォブル信号ＷＢをウォブルＰＬＬ部／アドレス検出部３４に供給し、（Ａ＋Ｄ）＋（Ｂ＋Ｃ）に対応するＲＦ信号をデータ再生部３５に供給する。
【００１９】
一方、フォーカシング制御部３３の出力信号は、フォーカシング方向の駆動コイル１９に供給される。これにより、レーザ光が光ディスク１１の記録膜上に常時ジャストフォーカスとなる制御がなされる。また、トラッキング制御部３２は、トラッキングエラー信号ＴＥに応じてトラック駆動信号を生成し、トラッキング方向の駆動コイル２０に供給している。
【００２０】
上記フォーカシング制御及びトラッキング制御がなされることで、光検出器３０の光検出セルの出力信号の和信号ＲＦは、記録情報に対応して光ディスク１１のトラック上に形成されたピット等からの反射率の変化が反映される。この信号は、データ再生部３５に供給される。
【００２１】
データ再生部３５は、ＰＬＬ回路３６からの再生用クロック信号に基づき、記録データを再生する。また、データ再生部３５は信号ＲＦの振幅を測定する機能を有し、該測定値はＣＰＵ３７によって読み出される。
【００２２】
上記トラッキング制御部３２によって対物レンズ１８が制御されているとき、対物レンズ１８が光ディスク１１の最適位置となるように、スレッドモータ１５が制御されることで、ピックアップ１４が制御される。
【００２３】
モータ制御回路１３、レーザ制御回路２４、フォーカシング制御部３３、トラッキング制御部３２、データ再生部３５、ＰＬＬ回路３６等は、サーボ制御回路として１つのＬＳＩチップ内に構成することができる。
【００２４】
また、これらの回路部は、バス１６を介してＣＰＵ３７によって制御される。ＣＰＵ３７は、インタフェース回路２３を介してホスト装置２２から提供される動作コマンドに基づき、この光ディスク装置を総合的に制御している。
【００２５】
さらに、ＣＰＵ３７は、ＲＡＭ３８を作業エリアとして使用し、ＲＯＭ（read only memory）３９に記録されたプログラムにしたがって所定の動作を行なう。
【００２６】
そして、上記データ再生部３５で再生されたデータは、エラー訂正処理回路４０によってエラー訂正処理が施された後、映像、副映像及び音声等の再生に供される。
【００２７】
図３は、次世代ＤＶＤ規格におけるエラー訂正用ブロックである１ＥＣＣデータブロックを示している。この１ＥＣＣデータブロックは、Ａ（第１の）面とＢ（第２の）面とに２分割され、それぞれの面は積符号化されている。
【００２８】
そして、Ａ，Ｂ面それぞれにおいて、ＰＯ方向の誤り訂正符号は、符号長２０８バイト、情報長１９２バイト、最小距離１７のＲＳ符号であり、ＰＩ方向の誤り訂正符号は、符号長１８２バイト、情報長１７２バイト、最小距離１１のＲＳ符号となっている。
【００２９】
図４は、上記エラー訂正処理回路４０の一例を示している。このエラー訂正処理回路４０には、次世代ＤＶＤである光ディスク１１から読み出された信号が、デジタル化処理、変調処理、同期検出処理された後、ＥＣＣブロック内位置情報とともに図３で示したＥＣＣブロックデータとして到来する。
【００３０】
到来したデータは、それに対応するＥＣＣブロック内位置情報を元に、メモリアクセス回路４１により、到来データ格納用のメモリ４２内の格納位置情報（アドレス）と関連付けが行なわれ、格納のためのアクセス制御が行なわれる。このメモリ４２としては、大容量でアクセス速度的には高速でないＳＤＲＡＭ等が想定される。このメモリ４２として、前記ワークメモリとしてのＲＡＭ３８で共用を行なっても良い。
【００３１】
到来したＥＣＣブロックデータは、格納効率、メモリアクセス回路４１でのアクセス効率、また、後述する各メモリアクセス回路４３，４４のアクセス効率（これはメモリ４２の特性にも依存）を加味して適当なフォーマットでメモリ４２に格納される。
【００３２】
この場合、例えばＡ面とＢ面とで領域を区切ったり、符号化対象である元データとパリティデータ（ＰＯ／ＰＩ）とをさらにそれぞれ領域で区切ったりしてもよい。いずれにせよ、図３に示したＥＣＣブロックデータのＥＣＣブロック内位置情報と、メモリ４２の格納先位置（アドレス）とに何らかの関連付けがなされて格納が行なわれる。
【００３３】
そして、上記メモリアクセス回路４３は、メモリ４２に格納された到来データの格納位置情報と、訂正実行処理回路４５で利用されるデータのＥＣＣブロック内位置情報との間で関連付けを行なうことにより、訂正実行処理回路４５に適した順番で、メモリ４２からの読み出しのためのアクセスを行なっている。
【００３４】
このメモリアクセス回路４３によるメモリ４２からのデータの読み出し、つまり、訂正実行処理回路４５へのデータ入力は、Ａ，Ｂ各面のデータ単位でそれぞれ行なわれる。このデータの読み出し（入力）順序は、例えば図５に示すように、第０行目、第０列目のデータから右方向に、第２０７行目、第１８１列目のデータに向けて順番に入力される。
【００３５】
なお、逆に、第２０７行目、第１８１列目のデータから左方向に、第０行目、第０列目に向けて順番に入力されるようにしてもよい。さらには、第０行目、第０列目のデータから下方向に、第２０７行目、第１８１列目のデータに向けて順番に入力されるようにしてもよいし、逆に、第２０７行目、第１８１列目のデータから上方向に、第０行目、第０列目に向けて順番に入力されるようにしてもよい。
【００３６】
また、上記メモリアクセス回路４４は、訂正実行処理回路４５からその訂正実行処理結果であるエラーパターン情報とＡ，Ｂ各面内のエラー位置情報とを受け取り、メモリ４２の格納先位置との関連付けを行なって、メモリ４２に対してその内部情報を更新するためのアクセスを行なっている。
【００３７】
この場合、メモリアクセス回路４４は、Ａ／Ｂ面アクセス切り換え回路４６を介して受け取ったＥＣＣブロック内位置情報とデータ更新情報とに基づいて、メモリ４２に対するアクセスを行なっている。
【００３８】
なお、メモリアクセス回路４３，４４及び訂正実行処理回路４５は、それぞれＥＣＣブロックデータ等を転送するために必要な容量のバッファを備えているものとする。
【００３９】
そして、このＡ／Ｂ面アクセス切り換え回路４６では、訂正実行処理回路４５で認識可能なＡ，Ｂ各面内の位置情報と、メモリアクセス回路４３，４４で必要とするＥＣＣブロック内の位置情報との変換を行なっている。
【００４０】
ここで、訂正実行処理回路４５は、面単位で訂正実行処理を行なう回路である。すなわち、訂正実行処理回路４５は、図５に示す面単位のデータが訂正実行処理回路４５に適した順序で入力されることによって、面内のＰＩ方向及びＰＯ方向の全てのシンドローム（Syndrome）を生成する。また、訂正実行処理回路４５は、生成したシンドロームを元にＰＩ方向及びＰＯ方向のエラー有無を検出しエラーフラグを生成する。これらのシンドローム及びエラーフラグは、それぞれメモリ４７，４８に格納される。
【００４１】
また、訂正実行処理回路４５で生成されたエラーフラグは、エラーフラグ数カウンタ４９に供給され、ＰＩ方向及びＰＯ方向でエラーフラグ数がカウントされる。
【００４２】
このように生成された中間情報（シンドローム、エラーフラグ、エラーフラグ数）に基づいて、今度は、訂正実行処理回路４５がエラー訂正処理（エラーパターン情報とエラー位置情報の導出）を実行し、これらの訂正情報を出力する。
【００４３】
この処理は、PＩ方向及びＰＯ方向の符号化されたデータ単位を最小単位として、処理量、処理方向（ＰＩ／ＰＯ方向）、処理箇所、訂正実行モード（イレージャ使用、未使用）等を、適したアルゴリズムにしたがって決定し実行する。
【００４４】
この決定に関しては、ＭＰＵ（micro processing unit）５０に行なわせてもよいし、ＨＷのみからなるシーケンサ５０に行なわせてもよい。また、このとき、実行された結果として、エラーパターン情報とエラー位置情報とが抽出されるが、同時にシンドローム、エラーフラグ、エラーフラグ数カウンタ値を処理結果を踏まえて随時更新を行ない、次の訂正実行処理群の開始で整合性を保ち、次の処理動作を決定するための情報として使用される。
【００４５】
面単位の処理の終了条件を、用途に応じたある適切な条件設定により決定し、次の面の処理に移る。その面単位の終了の検知、次の面の処理用の動作設定及び開始は、ＭＰＵ５０が制御してもよいし、ＨＷのみからなるシーケンサ５０に行なわせてもよい。
【００４６】
メモリ４７，４８は、メモリ４２に比べて比較的小容量で、しかし高速なもの（ＳＲＡＭ等）が使用される。メモリ４７には、訂正実行処理回路４５で生成されたシンドロームが格納される。この場合、１面単位でＰＩ方向及びＰＯ方向それぞれのシンドロームが格納される。これは、上述したように、訂正実行処理回路４５により、最初にメモリ４２から１面分のデータを取得してシンドローム計算を行なった結果を格納するだけではなく、訂正実行処理（エラーパターン情報、エラー位置情報の導出）が行なわれる毎に内容が更新される。
【００４７】
メモリ４８には、訂正実行処理回路４５で生成されたエラーフラグが格納される。この場合、１面単位でＰＩ方向及びＰＯ方向それぞれのエラーフラグが格納される。これは、上述したように、訂正実行処理回路４５により、メモリ４２から１面分のデータを取得してエラーフラグの生成を行なった結果を格納するだけではなく、訂正実行処理（エラーパターン情報、エラー位置情報の導出）が行なわれる毎に内容が更新される。
【００４８】
エラーフラグ数カウンタ４９は、訂正実行処理回路４５で生成されたエラーフラグの数を、ＰＩ方向及びＰＯ方向それぞれでカウントを行なっている。これは、訂正実行処理回路４５により、最初にメモリ４２から１面分のデータを取得してエラーフラグの生成を行なうときにカウントを行なうだけではなく、訂正実行処理（エラーパターン情報、エラー位置情報の導出）が行なわれる毎にカウントが更新される。
【００４９】
エラーマップ情報表示回路５１は、メモリ４８に格納されたエラーフラグ情報や、エラーフラグ数カウンタ４９でカウントされたエラーフラグ数情報等から、エラーマップの情報を抽出して表示するとともに、ＭＰＵ５０に出力する。これにより、ＭＰＵ５０は、適当なアルゴリズムにより訂正実行処理の動作指定を行なう。また、これらエラーマップ情報は、ＨＷのみからなるシーケンサ５０に表示され、ＨＷ的に動作処理内容が決定されるようにしてもかまわない。
【００５０】
ＭＰＵ５０、ＨＷのみからなるシーケンサ５０は、訂正実行処理に関連する各種設定情報及びエラーマップ情報表示回路５１からのエラーマップ情報を元に、訂正実行処理動作指定を行なう。
【００５１】
メモリアクセス回路５２は、メモリ４７に対するシンドローム格納／更新用のアクセスを実現する。また、メモリアクセス回路５３は、メモリ４８に対するエラーフラグ格納／更新用のアクセスを実現する。
【００５２】
図５は、訂正実行処理回路４５が取り扱う１面単位（Ａ面／Ｂ面）のデータブロックイメージを示している。このデータブロックを訂正実行処理回路４５で想定している順番で訂正実行処理回路４５に入力する。順番は、例えば前述した通りとする。図５ではその一例を示しており、第０行目、第０列目のデータから右方向に、第２０７行目、第１８１列目のデータに向けて順番に入力されるものとしている。
【００５３】
図６は、上記訂正実行処理回路４５、シンドローム格納用のメモリ４７、エラーフラグ格納用のメモリ４８、それぞれのメモリ４７，４８に対するメモリアクセス回路５２，５３等でなる訂正処理実行側回路群が、それぞれＡ面及びＢ面の処理において共用する仕組みについて概要を示したものである。
【００５４】
訂正実行処理回路４５は、細かくは、シンドローム生成部４５ａ、エラーフラグ生成部４５ｂ、訂正実行処理部（エラーパターン情報、エラー位置情報抽出）／シンドローム更新部４５ｃ、エラーフラグ更新部４５ｄ等から構成される。
【００５５】
これら訂正処理実行側回路群全体としては、認識し得る最大データブロック単位は面単位であり、面単位の位置情報の認識に対して、面指定（Ａ／Ｂ面）を加味してＥＣＣブロック内位置情報との関連付けをＡ／Ｂ面アクセス切り換え回路４６で実現することにより、面単位で訂正処理実行側回路群の共用を実現している。
【００５６】
図７は、Ａ／Ｂ面アクセス切り換え回路４６による、ＥＣＣブロック内位置情報と面内位置情報との関連付けの概要を示している。
【００５７】
図８は、図４に示したエラー訂正処理回路４０の主要な処理動作をまとめたフローチャートを示している。すなわち、開始（Ｓ０）されると、ステップＳ１で、到来データの保持がメモリ４２に対して行なわれる。
【００５８】
そして、ステップＳ２で、訂正実行処理回路４５により、ＥＣＣブロックデータのＡ（またはＢ）面に対するシンドローム生成、エラーフラグ生成及びエラーフラグ数のカウントが行なわれる。
【００５９】
その後、ステップＳ３で、エラーマップ情報表示回路５１によって抽出されたエラーマップ情報をＭＰＵ５０、もしくはＨＷのみからなるシーケンサ５０が認識し、ステップＳ４で、面単位での訂正実行処理終了条件が成立したか否かが判別される。そして、面単位での訂正実行処理終了条件が成立していないと判断された場合（Ｎｏ）、ステップＳ５で、訂正実行処理動作が決定され、ステップＳ６で、訂正実行処理が行なわれてステップＳ３の処理に戻される。
【００６０】
また、上記ステップＳ４で、面単位での訂正実行処理終了条件が成立したと判断された場合（Ｙｅｓ）、次の面の処理に移行し、ステップＳ７で、訂正実行処理回路４５により、ＥＣＣブロックデータのＢ（またはＡ）面に対するシンドローム生成、エラーフラグ生成及びエラーフラグ数のカウントが行なわれる。
【００６１】
その後、ステップＳ８で、エラーマップ情報表示回路５１によって抽出されたエラーマップ情報をＭＰＵ５０、もしくはＨＷのみからなるシーケンサ５０が認識し、ステップＳ９で、面単位での訂正実行処理終了条件が成立したか否かが判別される。そして、面単位での訂正実行処理終了条件が成立したと判断された場合（Ｙｅｓ）、処理が終了（ステップＳ１０）される。
【００６２】
また、ステップＳ９で、面単位での訂正実行処理終了条件が成立していないと判断された場合（Ｎｏ）、ステップＳ１１で、訂正実行処理動作が決定され、ステップＳ１２で、訂正実行処理が行なわれてステップＳ８の処理に戻される。
【００６３】
上記した実施の形態によれば、ＥＣＣデータブロックのＡ面とＢ面とで１つの訂正実行処理回路４５を効率的に使用してエラー訂正処理を実現するようにしたので、高速で高効率なエラー訂正処理を比較的容易な回路構成で実現することが可能となる。また、パフォーマンスを維持しながら回路規模を抑えることも可能となる。そして、高速で、高効率な回路が実現されることにより、高密度で転送速度が要求される次世代光ディスクにおける倍速対応競争に対しての対応度を高くすることができる。
【００６４】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００６５】
【図１】この発明の実施の形態を示すもので、光ディスク装置を説明するために示すブロック構成図。
【図２】同実施の形態における光ディスク装置のピックアップの一例を説明するために示す図。
【図３】次世代ＤＶＤ規格における１ＥＣＣデータブロックを説明するために示す図。
【図４】同実施の形態における光ディスク装置のエラー訂正処理回路の一例を説明するために示すブロック構成図。
【図５】同実施の形態における光ディスク装置の訂正実行処理回路が取り扱う１面単位のデータブロックを説明するために示す図。
【図６】同実施の形態における光ディスク装置の訂正処理実行側回路群が各面の処理において共用する仕組みを説明するために示すブロック構成図。
【図７】同実施の形態における光ディスク装置のＡ／Ｂ面アクセス切り換え回路によるＥＣＣブロック内位置情報と面内位置情報との関連付けを説明するために示す図。
【図８】同実施の形態における光ディスク装置の主要な処理動作を説明するために示すフローチャート。
【符号の説明】
【００６６】
１１…光ディスク、１２…スピンドルモータ、１３…モータ制御回路、１４…ピックアップ、１５…スレッドモータ、１６…バス、１７…スレッドモータドライバ、１８…対物レンズ、１９，２０…駆動コイル、２１…変調回路、２２…ホスト装置、２３…インタフェース回路、２４…レーザ制御回路、２５…半導体レーザダイオード、２６…コリメータレンズ、２７…ハーフプリズム、２８…光学系、２９…集光レンズ、３０…光検出器、３１…ＲＦアンプ、３２…トラッキング制御部、３３…フォーカシング制御部、３４…ウォブルＰＬＬ部／アドレス検出部、３５…データ再生部、３６…ＰＬＬ回路、３７…ＣＰＵ、３８…ＲＡＭ、３９…ＲＯＭ、４０…エラー訂正処理回路、４１…メモリアクセス回路、４２…メモリ、４３，４４…メモリアクセス回路、４５…訂正実行処理回路、４６…Ａ／Ｂ面アクセス切り換え回路、４７，４８…メモリ、４９…エラーフラグ数カウンタ、５０…ＭＰＵもしくはシーケンサ、５１…エラーマップ情報表示回路、５２，５３…メモリアクセス回路。
【図１】
2006190346.tif 000003
【図２】
2006190346.tif 000004
【図３】
2006190346.tif 000005
【図４】
2006190346.tif 000006
【図５】
2006190346.tif 000007
【図６】
2006190346.tif 000008
【図７】
2006190346.tif 000009
【図８】
2006190346.tif 000010