(57)【要約】【課題】  低耐圧の液晶ドライバＩＣによる低出力電圧の駆動方法においても、メモリ性液晶パネルにデータ表示を良好に行う。【解決手段】  対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ信号電極には、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が印加されることを特徴とする。【選択図】        図１
2006154078.tif 000002
【特許請求の範囲】
【請求項１】
対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、
前記走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ前記信号電極には、低電圧の双極性信号パルスと、記走査側電圧波形と同極性の単一極性リセットパルスと、基準電圧とで構成する信号側電圧波形が印加されることを特徴とするメモリ性液晶パネル。
【請求項２】
前記走査側電圧波形と前記信号側電圧波形の合成波形が、前記画素に印加される合成電圧波形であり、一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態または第二の安定状態にする選択期間と、前記メモリ性液晶の状態を維持する非選択期間とを備え、前記合成電圧波形は前記リセット期間において、リセットパルスを備え、前記選択期間において選択パルスを備え、前記非選択期間においては保持パルスを備え、前記リセットパルスは前記走査電極に印加される前記双極性リセットパルスと前記信号電極に印加される単一極性リセットパルスとから構成され、前記選択パルスは前記走査電極に印加される単一極性選択パルスと前記信号電極に印加される前記双極性信号パルスとから構成されることを特徴とする請求項１に記載のメモリ性液晶パネル。
【請求項３】
前記リセット期間は少なくとも二つの期間からなり、前記信号電極には第一のリセット期間で基準電圧が印加され、第二のリセット期間で前記単一極性リセットパルスが印加され、かつ前記選択期間は少なくとも二つの期間からなり、前記走査電極に第一の選択期間で前記基準電位が印加され、第二の選択期間で前記単一極性リセットパルスと同極性の単一極性選択パルスが印加され、前記非選択期間には、走査電極に基準電圧が印加されることを特徴とする請求項２に記載のメモリ性液晶パネル。
【請求項４】
前記単一極性リセットパルスと前記単一極性選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項１から請求項３のいずれか１項に記載のメモリ性液晶パネル。
【請求項５】
前記双極性リセットパルスと前記双極性信号パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項１から請求項３のいずれか１項に記載のメモリ性液晶パネル。
【請求項６】
前記第二のリセット期間における前記双極性リセットパルスの極性は、前記単一極性リセットパルスの極性と異なることを特徴とする請求項３記載のメモリ性液晶パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ性液晶パネルに関するものであり、特に液晶の二つの安定状態によるメモリ性効果を利用することで低電圧動作を可能とし、液晶パネルの消費電力を低減するような液晶パネルに関する。
【背景技術】
【０００２】
最近注目されている電子書籍や電子新聞などにおいて、表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶パネルに用いられる液晶材料としては、強誘電性液晶、コレステリック液晶等が知られている。
【０００３】
ここで、従来の液晶パネルを駆動する方法について、メモリ液晶として強誘電性液晶を用いて説明する。図４は、一般的な液晶パネルの構成を示す断面図である。図４に示すように、液晶パネル４０は、約２ｕｍの厚さの液晶層４２を挟持した一対のガラス基板４３ａ、４３ｂと、これら２枚のガラス基板４３ａ、４３ｂを接着するシール剤４７とで構成されている。ガラス基板４３ａ、４３ｂのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極（ＩＴＯ）４４ａ、４４ｂが形成されており、その上に配向膜４５ａ、４５ｂが配置され、配向処理が成されている。
【０００４】
さらに、一方のガラス基板（以下、第１のガラス基板とする）４３ａの外側には、第１の偏光板４１ａが設置されている。他方のガラス基板（以下、第２のガラス基板とする）４３ｂの外側には、第１の偏光板４１ａと偏光軸が９０°異なるようにして第２の偏光板４１ｂが設置されている。この第２の偏光板４１ｂの外側には、反射板４６が配置されている。また、第２の偏光板４１ｂと反射板４６の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板４６を半透過反射板として第２の偏光板４１ｂの内側に配置してもよい。
【０００５】
次に、強誘電性液晶の電気光学効果について説明する。図３は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は２つの安定状態を持ち、その２つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第１の強誘電状態（ＯＮ状態）あるいは第２の強誘電状態（ＯＦＦ状態）を選択することができる。すなわち初期（電圧無印加）時には、第１あるいは第２の強誘電状態で安定して存在するが、電圧がＶ１を超えてＶ２まで印加されると、第１の強誘電状態になる。その状態から印加電圧を徐々に下げても第１の強誘電状態を維持する。さらに電圧をＶ３からＶ４を超えて印加することで液晶分子は第２の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第２の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持（メモリ性）できる。
【０００６】
図２は強誘電性液晶をマトリクス型の画素（例えば４×４）に形成したときの液晶パネルの平面図である。図２に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極ＣＯＭ１〜ＣＯＭ４を１ライン毎に例えばＣＯＭ１、ＣＯＭ２、・・・へと、走査電極駆動回路（図示せず）から走査側電圧波形として電圧が順次印加され、それに同期した信号側電圧波形が、同様に信号電極駆動回路（図示せず）から信号電極ＳＥＧ１〜ＳＥＧ４へと並列に印加される。なお、信号側電
圧は画素に表示される内容に応じた信号波形が出力する。
【０００７】
このとき、ＯＮ状態のときに白表示、ＯＦＦ状態のときに黒表示になるように、液晶パネルの外側に配置した一対の偏光板（図示しない）については、それぞれの吸収軸がクロスニコルになるように配置する。
【０００８】
次に、このような図２に示す強誘電性液晶パネルの画素を白表示、あるいは黒表示とする駆動方法について図５を用いて説明する。図５は図２の画素Ｐｉｘ（１，１）を白表示、画素Ｐｉｘ（２，１）を黒表示した一般的な強誘電性液晶パネルの駆動波形と透過率曲線を示したものである。図２に示した、１行１列の画素Ｐｉｘ（１，１）を白表示とするには、一画面を表示する走査期間（１フレーム＝１Ｆ）において、最初の部分にリセット期間ＲＳ、次に表示状態を決定する選択期間ＳＥ１、表示状態を維持する非選択期間ＮＳＥ１をそれぞれ設定する。
【０００９】
リセット期間ＲＳでは、走査電極ＣＯＭ１に走査側電圧波形ＴＰ１で示すようなリセット電圧±ＶＲＴの双極性パルスが印加される。また、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示すような信号電圧±ＶＤの双極性パルスが印加される。よって、画素Ｐｉｘ（１，１）はリセット期間ＲＳにおいて、信号側電圧波形と走査側電圧波形を合成した合成電圧波形が印加されることになり、合成電圧波形ＴＳ（１，１）は（ＶＲＴ＋ＶＤ）および−（ＶＲＴ＋ＶＤ）のリセットパルスが印加され、その透過率はＴＶ（１，１）のように、リセット期間の前半部に図３でいうところの閾値Ｖ２を超え、透過率が高くなって白表示、リセット期間の後半部に図３でいうところの閾値Ｖ３を超え、第２の強誘電状態すなわち黒表示が実行される。
【００１０】
次に選択期間ＳＥ１では、走査電極ＣＯＭ１に、中間電圧ＶＭおよび選択電圧±ＶＳの双極性パルスが印加され、信号電極ＳＥＧ１に、中間電圧ＶＭおよび信号電圧±ＶＤの双極性パルスが印加される。よって、合成電圧波形ＴＳ（１，１）はＶＭ、−（ＶＳ＋ＶＤ）、（ＶＳ＋ＶＤ）の電圧が選択パルスとして印加され、その透過率は図３でいうところの閾値Ｖ２を越え、その透過率はＴＶ（１，１）のように、透過率が上昇して白表示が選択される。
【００１１】
次に非選択期間ＮＳＥ１では、走査電極ＣＯＭ１に、中間電圧ＶＭの走査電極波形ＴＰ１が印加され、信号電極ＳＥＧ１に表示内容に応じた信号電圧±ＶＤの双極性パルスあるいは中間電圧ＶＭが印加される。図中四角で示したパルスは、＋ＶＤ、−ＶＤによって構成される任意のパルス列である。例えば、リセット電圧と同様に、ＶＭ、＋ＶＤ、−ＶＤの順に印加してもよいし、順序を変えてＶＭ、−ＶＤ、＋ＶＤと印加してもよい。合成電圧波形ＴＳ（１，１）で示す通り、非選択期間ＮＳＥ１では、信号側電圧波形ＳＧ１がそのまま反映され、ＶＭ、＋ＶＤ、−ＶＤの電圧が保持パルスとしてＰｉｘ（１，１）に印加されるが図３の閾値電圧Ｖ３を超えないので、選択期間ＳＥ１で決定された透過率を維持し、白表示が持続される。
【００１２】
一方、選択期間ＳＥ２では、走査電極ＣＯＭ２に、中間電圧ＶＭおよび選択電圧±ＶＳの双極性パルスが印加され、信号電極ＳＥＧ１に、中間電圧ＶＭおよび信号電圧±ＶＤの双極性パルスが印加される。よって、合成電圧波形ＴＳ（２，１）はＶＭ、−（ＶＳ−ＶＤ）、（ＶＳ−ＶＤ）の電圧が選択パルスとして印加され、その透過率は図３でいうところの閾値Ｖ１を越えないので、その透過率はＴＶ（２，１）のように、リセット期間ＲＳで決定された透過率を維持し、黒表示が持続される。
【００１３】
次に非選択期間ＮＳＥ２では、走査電極ＣＯＭ２に、中間電圧ＶＭの走査電極波形ＴＰ２が印加され、信号電極ＳＥＧ１に表示内容に応じた信号電圧±ＶＤの双極性パルスある
いは中間電圧ＶＭが印加される。合成電圧波形ＴＳ（２，１）で示す通り、非選択期間ＮＳＥ２では、信号側電圧波形ＳＧ１がそのまま反映され、ＶＭあるいは±ＶＤの電圧がＰｉｘ（２，１）に印加されるが図３の閾値電圧Ｖ１を超えないので、リセット期間ＲＳで決定された透過率を維持し、黒表示が持続される。
【００１４】
このように従来の駆動方法では、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧は７レベル値（ＶＭ、±ＶＳ、±ＶＤ、±ＶＲＴ）を必要としていた。さらに双極性パルスであるため、ピーク−ピーク値（図５ではＶＲＴの２倍）は液晶が反応する電圧の２倍必要であった。
【００１５】
このように従来は、メモリ性液晶を駆動するためには、多値のパルス電圧が必要とされ、走査側電圧波形を出力する走査電極駆動回路（ドライバＩＣ）の負担を軽減するため、走査電極駆動回路（ドライバＩＣ）とは別に、独立した電圧変換手段を備え、液晶へ印加する駆動電圧を変動可能にする方法が提案されている（例えば、特許文献１参照。）。この特許文献１に開示されているメモリ性液晶素子は液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、縦方向に三層の表示層が重なった構造が採用されている液晶パネルである。
【００１６】
【特許文献１】特開２００１−４２８１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
メモリ性の動作モードを有する強誘電性液晶を用いて、走査電極と信号電極とを備えたマトリクス型の液晶パネルを作製し、表示データを線順次駆動方法によって、１走査電極毎、つまり１ライン毎に液晶に電圧を印加し、液晶パネルに表示データを表示する際には、一走査期間（１フレーム）内における走査側電圧波形は、双極性のリセットパルスと双極性の選択パルスと保持パルスとからなり、駆動電圧は多くのレベル値（理想は５レベル値）が必要であった。さらに、双極性パルスであるため、ピーク−ピーク値は液晶が反応する電圧の２倍必要となり、走査電極を駆動するためのドライバＩＣは高耐圧プロセスで製作する必要があり、ＩＣのチップサイズが大型化するといった問題点があった。
【課題を解決するための手段】
【００１８】
上述した課題を解決し目的を達成するために本発明は以下の構成を採用する。
【００１９】
対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、画素を備えるメモリ性液晶パネルにおいて、走査電極には、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が印加され、かつ信号電極には、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が印加されることを特徴とする。
【００２０】
また、走査側電圧波形と信号側電圧波形の合成波形が、画素に印加される合成電圧波形であり、一走査期間内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態または第二の安定状態にする選択期間と、メモリ性液晶の状態を維持する非選択期間とを備え、合成電圧波形はリセット期間において、リセットパルスを備え、選択期間において選択パルスを備え、非選択期間においては保持パルスを備え、リセットパルスは走査電極に印加される双極性リセットパルスと信号電極に印加される単一極性リセットパルスとから構成され、選択パルスは走査電極に印加される単一極性選択パルスと信号電極に印加される双極性信号パルスとから構成され、保持パルスは走査電極に印加される基準電圧で構成されることを特徴とする。
【００２１】
また、リセット期間は少なくとも二つの期間からなり、信号電極には第一のリセット期間で基準電圧が印加され、第二のリセット期間で単一極性リセットパルスが印加され、かつ選択期間は少なくとも二つの期間からなり、走査電極に第一の選択期間で基準電位が印加され、第二の選択期間で単一極性リセットパルスと同極性の単一極性選択パルスが印加され、非選択期間では、走査電極に基準電圧が印加されることを特徴とする。
【００２２】
また、単一極性リセットパルスと単一極性選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする。
【００２３】
また、双極性リセットパルスと双極性信号パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする。
【００２４】
また、第二のリセット期間における双極性リセットパルスの極性は、単一極性リセットパルスの極性と異なることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、低電圧の双極性リセットパルスと高電圧の正または負の単一極性選択パルスと基準電圧とで構成する走査側電圧波形が走査電極側ドライバＩＣから、低電圧の双極性信号パルスと前記走査側電圧波形と同極性の単一極性リセットパルスと基準電圧とで構成する信号側電圧波形が信号電極側ドライバＩＣから、各々画素に印加される。よって、それぞれのドライバＩＣを同レベルにすることが可能となり、駆動電圧のレベル値を低減し、電源用の昇圧回路が容易に作製できる。
【００２６】
また、走査電極側と信号電極側と同一仕様のドライバＩＣで構成できる。さらに、駆動電圧のレベル値を低減することができるため、ドライバＩＣの耐圧を低く設定でき、高耐圧プロセスで製作する必要がなくなり、ドライバＩＣの小型化が可能となる。なお、各々電極の印加電圧波形は、各々ドライバＩＣの入力波形で制御可能である。
【発明を実施するための最良の形態】
【００２７】
以下に添付図面を参照して、この発明にかかるメモリ性液晶パネルの実施の形態を詳細に説明する。本発明のメモリ性液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。
【実施例１】
【００２８】
本実施例ではメモリ性液晶パネルに強誘電性液晶を用いた。本実施例では先に説明した図２の電極構成および図４の液晶パネル構成を採用し、印加電圧と液晶パネルの透過率の関係は図３の特性を示した。以下、本発明の液晶パネルの具体的な駆動方法について図１および図２を用いて説明する。
【００２９】
図２に示す強誘電性液晶パネルの１行１列の画素Ｐｉｘ（１，１）を白、２行１列の画素Ｐｉｘ（２，１）を黒に表示する場合を図１を基に説明する。図１は図２の画素Ｐｉｘ（１，１）を白表示、画素Ｐｉｘ（２，１）を黒表示した強誘電性液晶パネルの駆動波形と透過率曲線を示したものである。図２に示した、１行１列の画素Ｐｉｘ（１，１）を白表示とするには、一画面を表示する走査期間（１フレーム＝１Ｆ）において、最初の部分にリセット期間ＲＳ、次に表示状態を決定する選択期間ＳＥ１、表示状態を維持する非選択期間ＮＳＥ１をそれぞれ設定する。また、２行１列の画素Ｐｉｘ（２，１）を黒表示とするには、一画面を表示する走査期間（１フレーム＝１Ｆ）において、最初の部分にリセット期間ＲＳ、次に表示状態を決定する選択期間ＳＥ２、表示状態を維持する非選択期間ＮＳＥ２をそれぞれ設定する。
【００３０】
画素Ｐｉｘ（１，１）に印加される駆動電圧は、走査電極ＣＯＭ１に印加される走査側電圧波形ＴＰ１と、信号電極ＳＥＧ１に印加される信号側電圧波形ＳＧ１との合成電圧波形ＴＳ（１，１）となる。また、画素Ｐｉｘ（２，１）に印加される駆動電圧は、走査電極ＣＯＭ２に印加される走査側電圧波形ＴＰ２と、信号電極ＳＥＧ１に印加される信号側電圧波形ＳＧ１との合成電圧波形ＴＳ（２，１）となる。尚、説明を容易にするために、走査側電圧波形ＴＰ１、ＴＰ２と信号側電圧波形ＳＧ１の基準電圧ＶＭはゼロとする。
【００３１】
リセット期間ＲＳでは、全ての走査電極ＣＯＭ１〜ＣＯＭ４に走査側電圧波形ＴＰ１で示すようなリセット電圧±ＶＤの低電圧の双極性リセットパルスが印加される。また、全ての信号電極ＳＥＧ１〜ＳＥＧ４に信号側電圧波形ＳＧ１で示すようなリセット電圧＋ＶＳの単一極性リセットパルスが印加される。リセット期間ＲＳは二つの期間からなり、第一のリセット期間である前半部ＲＳＦにおいて、全ての走査電極ＣＯＭ１〜ＣＯＭ４に走査側電圧波形ＴＰ１に示す電圧＋ＶＤを印加し、全ての信号電極ＳＥＧ１〜ＳＥＧ４に信号側電圧波形ＳＧ１に示す基準電圧ＶＭ、即ち電圧ゼロを印加する。リセット期間ＲＳの第二のリセット期間である後半部ＲＳＢにおいて、全ての走査電極ＣＯＭ１〜ＣＯＭ４に電圧−ＶＤを印加し、全ての信号電極ＳＥＧ１〜ＳＥＧ４に電圧＋ＶＳを印加する。これにより画素Ｐｉｘ（１，１）と画素Ｐｉｘ（２，１）に印加される合成電圧波形ＴＳ（１，１）、ＴＳ（２，１）は、リセット期間の後半部ＲＳＢにおいて、電圧−（ＶＳ＋ＶＤ）のリセットパルスが印加され、その透過率はＴＶ（１，１）、ＴＶ（２，１）のように、図３における閾値電圧Ｖ４を超え第二の強誘電状態、すなわち黒表示となる。
【００３２】
次に画素Ｐｉｘ（１，１）に白を表示するために、選択期間ＳＥ１では、走査電極ＣＯＭ１に走査側電圧波形ＴＰ１で示すような電圧＋ＶＳの単一極性選択パルスが印加される。また、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示すような双極性信号パルスが印加される。選択期間ＳＥ１は二つの期間からなり、第一の選択期間である前半部ＳＥ１Ｆにおいて、走査電極ＣＯＭ１に走査側電圧波形ＴＰ１で示す基準電圧ＶＭ、即ち電圧ゼロを印加し、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示す電圧＋ＶＤを印加する。また、選択期間ＳＥ１の第二の選択期間である後半部ＳＥ１Ｂにおいて、走査電極ＣＯＭ１に走査側電圧波形ＴＰ１で示す電圧＋ＶＳの単一極性リセットパルスと同極性の単一極性選択パルスを印加し、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示す電圧−ＶＤを印加する。これにより画素Ｐｉｘ（１，１）に印加される合成電圧波形ＴＳ（１，１）は、選択期間の後半部ＳＥ１Ｂにおいて、電圧＋（ＶＳ＋ＶＤ）の選択パルスが印加され、その透過率はＴＶ（１，１）のように、図３の閾値電圧Ｖ２を超え、第一の強誘電状態すなわち白表示となる。
【００３３】
非選択期間ＮＳ１では、走査電極ＣＯＭ１に走査側電圧波形ＴＰ１で示すように基準電圧ＶＭ、即ち電圧ゼロを印加する。また、信号電極ＳＥＧ１〜ＳＥＧ４には信号側電圧波形ＳＧ１で示すような表示データに対応したデータ電圧＋ＶＤまたは−ＶＤが印加される。これにより、合成電圧波形ＴＳ（１，１）として、画素Ｐｉｘ（１，１）には電圧＋ＶＤまたは−ＶＤの保持パルスが印加されて、図３における閾値Ｖ３を超えず、第一の強誘電状態すなわち白表示を維持する。
【００３４】
次に、図２に示す強誘電液晶パネルの２行１列画素Ｐｉｘ（２，１）に黒を表示するために、選択期間ＳＥ２では、走査電極ＣＯＭ２に走査側電圧波形ＴＰ２で示すような電圧＋ＶＳの単一極性選択パルスが印加される。また、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示すような双極性信号パルスが印加される。選択期間ＳＥ２は二つの期間からなり、第一の選択期間である前半部ＳＥ２Ｆにおいて、走査電極ＣＯＭ２に走査側電圧波形ＴＰ２で示す基準電圧ＶＭ、即ち電圧ゼロを印加し、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示す電圧−ＶＤを印加する。また、選択期間ＳＥ２の第二の選択期間である後半部
ＳＥ２Ｂにおいて、走査電極ＣＯＭ２に走査側電圧波形ＴＰ２で示す電圧＋ＶＳの単一極性リセットパルスと同極性の単一極性選択パルスを印加し、信号電極ＳＥＧ１に信号側電圧波形ＳＧ１で示す電圧＋ＶＤを印加する。これにより画素Ｐｉｘ（２，１）に印加される合成電圧波形ＴＳ（２，１）は、選択期間の後半部ＳＥ２Ｂにおいて、電圧＋（ＶＳ−ＶＤ）の選択パルスが印加され、その透過率は透過率波形ＴＶ（２，１）に示すように、図３における閾値Ｖ１を超えず、第二の強誘電状態すなわち黒表示を維持する。
【００３５】
非選択期間ＮＳ２では、走査電極ＣＯＭ２に走査側電圧波形ＴＰ２で示すように基準電圧ＶＭ、即ち電圧ゼロを印加する。また、信号電極ＳＥＧ１〜ＳＥＧ４には信号側電圧波形ＳＧ１で示すような表示データに対応したデータ電圧＋ＶＤまたは−ＶＤが印加される。これにより、合成電圧波形ＴＳ（２，１）として、画素Ｐｉｘ（２，１）には電圧＋ＶＤまたは−ＶＤの保持パルスが印加されて、図３における閾値Ｖ１を超えず、第二の強誘電状態すなわち黒表示を維持する。
【００３６】
なお、本実施例は基準電圧ＶＭをゼロにした駆動方法を記述しているが、基準電圧ＶＭを−ＶＤとすることで、全ての電圧を正側にした駆動方法も容易に実現できる。
【００３７】
また、回路での貫通電流削減や、液晶表示でのクロストーク低減のために各電圧印加の切り替わり時に基準電圧ＶＭを挿入した駆動方法でもよい。
【００３８】
なお、透過率波形ＴＶ（１，１）やＴＶ（２，１）は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
【００３９】
このように、リセット期間と選択期間における走査電極と信号電極の両パルス電圧の組み合わせによって任意の画素に任意の色（白あるいは黒）を表示することが可能になり、同時に交流化駆動を行うことができる。リセット電圧及び選択電圧に比べ信号電圧は十分低いので、各電極の波形印加に液晶駆動用ドライバＩＣを用いる場合、そのＩＣ耐圧はほぼリセット電圧及び選択電圧と同程度で作製することができる。ＩＣ耐圧が低く抑えることができるので、チップサイズを小さくでき、低価格化が可能になる。さらに、各ＩＣは同一構成の仕様で実現できる。
【００４０】
また、リセット期間、選択期間、非選択期間において、強誘電性液晶に印加する電圧は正側と負側とで時間平均が等しくできるので、直流電圧印加による液晶の劣化も生じない。
【産業上の利用可能性】
【００４１】
以上のように、本発明にかかるメモリ性液晶パネルは、携帯情報端末の表示媒体に有用であり、特に電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末に適している。また、画面書き換えが行われていないので、画面ちらつきのない良好な表示が実現できる。
【図面の簡単な説明】
【００４２】
【図１】本発明のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。
【図２】液晶パネルをマトリクス型の画素（例えば４×４）に形成したときの電極配置を示した平面図である。
【図３】強誘電性液晶における印加電圧と透過率との関係を示す特性図である。
【図４】本発明の液晶表示パネルの構成を示す断面図である。
【図５】従来のメモリ性液晶における駆動波形と光学応答と関係を示す特性図である。
【符号の説明】
【００４３】
ＴＰ１  １行目の走査電極波形
ＴＰ２  ２行目の走査電極波形
ＳＧ１  １列目の信号電極波形
ＴＳ（１，１）  １行１列の画素に印加する合成電圧波形
ＴＳ（２，１）  ２行１列の画素に印加する合成電圧波形
ＴＶ（１，１）  １行１列の画素の透過率波形
ＴＶ（２，１）  ２行１列の画素に透過率波形
ＣＯＭ１〜ＣＯＭ４  走査電極
ＳＥＧ１〜ＳＥＧ４  信号電極
４０  液晶パネル
４１ａ、４１ｂ  偏光板
４２  液晶層
４３ａ、４３ｂ  ガラス基板
４４ａ、４４ｂ  透明電極
４５ａ、４５ｂ  配向膜
４６  反射板
４７  シール剤
【図１】
2006154078.tif 000003
【図２】
2006154078.tif 000004
【図３】
2006154078.tif 000005
【図４】
2006154078.tif 000006
【図５】
2006154078.tif 000007