(57)【要約】【課題】オープンスイッチへのリークを抑制した、ＳＰｎＴ型の高周波スイッチ【解決手段】所望の高周波がＰｏｒｔ−１からＰｏｒｔ−２へ伝送される場合、Ｐｏｒｔ−１，２において、左と右を見たインピーダンスを等しくする必要がある。この場合、図２．ＢでインピーダンスＺ3とＺ4の実部が一致し、虚部が共役となれば良い。スイッチ回路２０１は可変容量Ｃvariが高容量ＣHとなったときにスイッチオンとなる。所望の高周波のＰｏｒｔ−１からＰｏｒｔ−２への伝送が遮断される場合、Ｚ5がハイインピーダンスとなる必要がある。尚、この際、Ｚ6＝１／ｊωＣ4であり、これをハイインピーダンスとするためには第４の容量Ｃ4は極力小さくしなければならない。また、Ｚ5がハイインピーダンスとなる場合は、Ｚ2＝０且つＺ3がハイインピーダンスとなれば良い。スイッチ回路２０１は可変容量Ｃvariが低容量ＣLとなったときにスイッチオフとなる。【選択図】図２
2006196943.tif 000002
【特許請求の範囲】
【請求項１】
１個の入力端子と、複数個の出力端子を有するＳＰｎＴ型の高周波スイッチにおいて、
前記入力端子と、各出力端子の間には各々スイッチ回路が形成されており、
当該各スイッチ回路は、
接地と出力端子との間に直列に接続された、可変容量及び第１の容量と、
可変容量と第１の容量との接続点に一端が接続され、他端が接地された第１のインダクタンスと、
出力端子と入力端子との間に直列に接続された第２及び第３の容量と、
当該第２及び第３の容量の接続点に一端が接続され、他端が接地された第２のインダクタンスと
を有することを特徴とする高周波スイッチ。
【請求項２】
所望の高周波の角周波数をωとし、
前記入力端子と前記出力端子に接続される外部インピーダンスがいずれもＺ0であり、
前記可変容量が容量ＣHとＣL（ＣH＞ＣL）の２つの値で切り替えられるとき、
第１の容量Ｃ1、第２の容量Ｃ2、第３の容量Ｃ3、第１のインダクタンスＬ1、第２のインダクタンスＬ2が下記式（１）乃至（４）で与えられることを特徴とする請求項１に記載の高周波スイッチ。
【数１】
2006196943.tif 000018
【請求項３】
前記各スイッチ回路は、入力端子と第３の容量との接続点に一端が接続され、他端が接地された第４の容量を有することを特徴とする請求項１に記載の高周波スイッチ。
【請求項４】
所望の高周波の角周波数をωとし、
前記入力端子と前記出力端子に接続される外部インピーダンスがいずれもＺ0であり、
前記可変容量が容量ＣHとＣL（ＣH＞ＣL）の２つの値で切り替えられるとき、
第１の容量Ｃ1、第２の容量Ｃ2、第３の容量Ｃ3、第４の容量Ｃ4、第１のインダクタンスＬ1、第２のインダクタンスＬ2が下記式（１）、（２）、（３'）及び（５）乃至（７）で与えられることを特徴とする請求項３に記載の高周波スイッチ。
【数２】
2006196943.tif 000019
【請求項５】
前記各スイッチ回路の前記可変容量は、互いに逆方向に直列接続されたバラクタダイオードから成り、当該接続点に少なくとも２つの電位を与えることで可変容量とすることを特徴とする請求項１乃至請求項４のいずれか１項に記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の周波数の高周波の伝送及び遮断を切り替える高周波スイッチに関する。
【背景技術】
【０００２】
例えば下記特許文献のように、所望の周波数の高周波の伝送及び遮断を切り替える高周波スイッチが種々提案されている。
【特許文献１】特開平１０−１０７５７０
【特許文献２】特開平１０−１１７１０２
【特許文献３】特開平１１−２７１２２
【０００３】
特許文献１に記載された高周波スイッチは、ＬＣ回路の直並列共振により、高周波の伝送及び遮断状態を切替えるものであって、既に良く知られた技術である。また、特許文献２に記載された高周波スイッチは、半導体素子の容量変化を利用したスイッチが記載されており、分布定数素子を用いないでＩＣ回路のスイッチを実現しようとするものである。また、特許文献３に記載された高周波スイッチは、トランジスタを可変容量素子として用い、かつＬＣ共振回路を利用し、低消費電力のスイッチを提供するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献３においては、トランジスタがオンの時に分岐点から他の分岐路を見たインピーダンスをハイインピーダンスにするために、伝送線路を利用している。従って小型化には不向きである。特許文献２においては、これの代わりに、可変容量素子を含めた直列のＬＣ共振回路を備え、集中定数化している。しかし、直列に共振回路を挿入すると、この例のように信号の流れに直列にインダクタンスが入ることになる。このため、例えば実際にシリコン基板上に試作した場合、基板へのリークによるコンダクタンス損失により高周波ではロスは大きい。
【０００５】
この理由は主に次の通りである。シリコン基板上にスパイラルインダクタを形成すると、Ｑ値が高くなく、高周波が漏れる。また、シリコン基板上のインダクタンスは、面積が大きくなり、基板との間の浮遊容量と浮遊コンダクタンスが大きくなる。このため、信号線にインダクタンスを直列に入れると、アースに電流が流れ、回路コンダクタンスにより損失が発生する。（スイッチとしてオン時のロス）
【０００６】
ＧＨｚを越える高周波スイッチは、上記損失のために安価な低抵抗シリコン基板で実現が難しく、ＧａＡｓ基板上に形成することが多い。損失の少ない高抵抗シリコン基板やＳＯＩ(Si On Insulator)基板上に高周波スイッチを実現することも可能である。しかし、これらの基板は最近安価になりつつあるものの、抵抗率10Ωcm程度の安価な低抵抗シリコン基板と比較して、まだまだ高価である。
【０００７】
本発明の目的は上記に基づき、基板への漏れ電流を少なくする構成とすることにより安価な低抵抗シリコン基板上の集中定数回路によるスイッチを実現することである。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、請求項１に記載の手段によれば、１個の入力端子と、複数個の出力端子を有するＳＰｎＴ型の高周波スイッチにおいて、入力端子と、各出力端子の間には各々スイッチ回路が形成されており、当該各スイッチ回路は、接地と出力端子との間に直列に接続された、可変容量及び第１の容量と、可変容量と第１の容量との接続点に一端が接続され、他端が接地された第１のインダクタンスと、出力端子と入力端子との間に直列に接続された第２及び第３の容量と、当該第２及び第３の容量の接続点に一端が接続され、他端が接地された第２のインダクタンスとを有することを特徴とする。
【０００９】
また、請求項２に記載の手段によれば、所望の高周波の角周波数をωとし、入力端子と出力端子に接続される外部インピーダンスがいずれもＺ0であり、可変容量が容量ＣHとＣL（ＣH＞ＣL）の２つの値で切り替えられるとき、第１の容量Ｃ1、第２の容量Ｃ2、第３の容量Ｃ3、第１のインダクタンスＬ1、第２のインダクタンスＬ2が下記式（１）乃至（４）で与えられることを特徴とする。
【数１】
2006196943.tif 000003
【００１０】
また、請求項３に記載の手段によれば、請求項１に記載の高周波スイッチにおいて、各スイッチ回路は、入力端子と第３の容量との接続点に一端が接続され、他端が接地された第４の容量を有することを特徴とする。
【００１１】
また、請求項４に記載の手段によれば、所望の高周波の角周波数をωとし、入力端子と出力端子に接続される外部インピーダンスがいずれもＺ0であり、可変容量が容量ＣHとＣL（ＣH＞ＣL）の２つの値で切り替えられるとき、第１の容量Ｃ1、第２の容量Ｃ2、第３の容量Ｃ3、第４の容量Ｃ4、第１のインダクタンスＬ1、第２のインダクタンスＬ2が下記式（１）、（２）、（３'）及び（５）乃至（７）で与えられることを特徴とする。
【数２】
2006196943.tif 000004
【００１２】
また、請求項５に記載の手段によれば、各スイッチ回路の可変容量は、互いに逆方向に直列接続されたバラクタダイオードから成り、当該接続点に少なくとも２つの電位を与えることで可変容量とすることを特徴とする。
【発明の効果】
【００１３】
本発明によれば信号線に対しインダクタンスを並列に入れたので、オン時のロスが小さい。また、実施例で示す通り、所望の周波数の高周波に対してオン時／オフ時の透過特性及び反射特性を極めて良好にすることが可能である。本発明は１〜６ＧＨｚで使用されるシリコン基板上に形成する高周波スイッチとして特に良好である。高周波スイッチがシリコン基板上に形成できると、高周波部のワンチップ化が一層進む。
【発明を実施するための最良の形態】
【００１４】
本発明を構成する素子は全て１枚のシリコン基板上に形成することが好ましい。使用周波数は、１ＧＨｚ以上で動作可能であり、１〜６ＧＨｚ帯で使用することが好ましい。
【００１５】
図１は本発明を実施するための最良の形態に係るＳＰｎＴ型のスイッチの回路図である。入力端子Ｐｏｒｔ−１と、出力端子Ｐｏｒｔ−２、３、…、ｎとの間に、各々スイッチ回路が形成されている。入力端子Ｐｏｒｔ−１と出力端子Ｐｏｒｔ−２の間に設けられたスイッチ回路は次の通りである。まず出力端子Ｐｏｒｔ−２には第１の容量Ｃ1の一端が接続されており、他端は可変容量Ｃvariの一端に接続されている。可変容量Ｃvariの他端は接地されている。第１の容量Ｃ1と可変容量Ｃvariとの接続点には第１のインダクタンスＬ1の一端が接続され、他その端は接地されている。出力端子Ｐｏｒｔ−２と入力端子Ｐｏｒｔ−１との間には、第２の容量Ｃ2及び第３の容量Ｃ3が直列に接続され、当該第２の容量Ｃ2及び第３の容量Ｃ3の接続点に第２のインダクタンスＬ2の一端が接続され、その他端は接地されている。また、入力端子Ｐｏｒｔ−１には、他端が接地された第４の容量Ｃ4を接続しても良い。また、可変容量Ｃvariは、互いにカソードを接続して２つの制御電位Ｖctlをカソードに印加する、バラクタダイオードＤvc1及びＤvc2により構成できる。可変容量Ｃvariは制御電位Ｖctlが接地電位の時に高容量ＣHとなり、制御電位Ｖctlが正電位の時に低容量ＣLとなる。入力端子Ｐｏｒｔ−１と、他の出力端子Ｐｏｒｔ−３、…、ｎとの間のスイッチ素子も同様に構成できる。
【００１６】
図２．Ａに、各スイッチ素子の作用の説明のため、入力端子Ｐｏｒｔ−１と出力端子Ｐｏｒｔ−２の間に設けられたスイッチ回路２００の構成を示す。図２．Ｂは以下の説明で用いる、図２．Ａのスイッチ回路２００の等価回路を示すスイッチ回路２０１の回路図である。図２．Ｂにおいては、可変容量Ｃvariを単に１個の記号とし、入力端子Ｐｏｒｔ−１から左を見たインピーダンスと出力端子Ｐｏｒｔ−２から右を見たインピーダンスをＺ0として、等価的に他端間にインピーダンスＺ0が接続されている。図２．Ｂを用いて行う以下の説明では、第４の容量Ｃ4があるものとして説明するが、第４の容量Ｃ4を用いない場合は、以下の説明の各数式でＣ4＝０とおけば良い。
【００１７】
また、図２．Ｂにおいては次の通りインピーダンスを定義する。第１の容量Ｃ1との接続点から見た、第１のインダクタンスＬ1と可変容量Ｃvariの並列回路のインピーダンスをＺ1とし、特に可変容量Ｃvariが低容量ＣLの時のインピーダンスをＺ1'と置く。第１の容量Ｃ1と主線路との接続点から、第１の容量Ｃ1と、第１のインダクタンスＬ1と可変容量Ｃvariの並列回路との直列回路を見たインピーダンスをＺ2とする。第３の容量Ｃ3と第２のインダクタンスＬ2との接続点から、第２のインダクタンスＬ2の上流からそれを含めて出力端子Ｐｏｒｔ−２を見たインピーダンスをＺ3と置き、逆に当該接続点から、入力端子Ｐｏｒｔ−１を見たインピーダンスをＺ4と置く。第３の容量Ｃ3の入力端から出力端子Ｐｏｒｔ−２を見たインピーダンスをＺ5と置き、第４の容量Ｃ4の上流からそれを含めて出力端子Ｐｏｒｔ−２を見たインピーダンスをＺ6と置く。以下、所望の高周波の周波数をωとし、虚数単位をｊで表す。
【００１８】
〔本例の作用の要点〕
スイッチ回路２０１がオン、即ち所望の高周波が入力端子Ｐｏｒｔ−１から出力端子Ｐｏｒｔ−２へ伝送される場合、Ｐｏｒｔ−１，２において、左と右を見たインピーダンスを等しくする必要がある。この場合、図２．ＢでインピーダンスＺ3とＺ4の実部が一致し、虚部が共役となれば良い。尚、本例では可変容量Ｃvariが高容量ＣHとなったときにスイッチ回路２０１がオンとなる。
【００１９】
次にスイッチ回路２０１がオフ、即ち所望の高周波の入力端子Ｐｏｒｔ−１から出力端子Ｐｏｒｔ−２への伝送が遮断される場合、Ｚ5がハイインピーダンスとなる必要がある。尚、この際、Ｚ6＝１／ｊωＣ4であり、これをハイインピーダンスとするためには第４の容量Ｃ4は極力小さくしなければならない。以下に示す通り、Ｃ4は実際の素子が持つ寄生成分によるマッチングのずれを緩和する役割で設けるものであり、本質的には第４の容量Ｃ4は不要である。また、Ｚ5がハイインピーダンスとなる場合は、Ｚ2＝０且つＺ3がハイインピーダンスとなれば良い。尚、本例では可変容量Ｃvariが低容量ＣLとなったときにスイッチ回路２０１がオフとなる。即ち可変容量Ｃvariが低容量ＣLとなったときにＺ2＝０且つＺ3がハイインピーダンスとなる。
【００２０】
〔スイッチ回路２０１をオンオフとするためのＺ1及びＺ2の値からの条件〕
可変容量Ｃvariが高容量ＣHとなったときに、Ｚ1がハイインピーダンスとなればＺ2もハイインピーダンスとなる。第１のインダクタンスＬ1と可変容量Ｃvariの並列回路のインピーダンスＺ1は、式（８）で表される。
【数３】
2006196943.tif 000005
【００２１】
式（８）の分母を０とおけばＺ1はハイインピーダンスであり、この時Ｃvari＝ＣHとおけば、第１のインダクタンスＬ1は可変容量Ｃvariの高容量ＣHで式（１）の通り表される。
【数４】
2006196943.tif 000006
【００２２】
次に、式（８）で、Ｃvari＝ＣL（ＣL＜ＣH）となったときのＺ1をＺ1'とするとその時、Ｚ2＝Ｚ1'＋１／ｊωＣ1だから、式（１）を代入して式（９）が成り立つ。
【数５】
2006196943.tif 000007
【００２３】
可変容量Ｃvariが低容量ＣLとなったときにＺ2＝０となるためには式（２）が成り立つことが条件となる。
【数６】
2006196943.tif 000008
【００２４】
このように、可変容量Ｃvariが高容量ＣHとなったときにＺ1とＺ2がハイインピーダンスとなるためには式（１）が、可変容量Ｃvariが低容量ＣLとなったときにＺ2＝０となるためには式（２）が成り立つことが条件となる。
【００２５】
〔Ｚ2＝０の時のＺ3の値からの条件〕
Ｚ2＝０の時、Ｚ3は第２のインダクタンスＬ2と第２の容量Ｃ2の並列回路であり、当該並列回路が周波数ωの高周波で共振すればＺ3はハイインピーダンスとなる。そのためには、式（５）が成り立つことが条件となる。
【数７】
2006196943.tif 000009
【００２６】
〔Ｚ3とＺ4のマッチングからの条件〕
可変容量Ｃvariが高容量ＣHとなってＺ1とＺ2がハイインピーダンスとなり、周波数ωの高周波が伝送するためにはＺ3とＺ4のマッチングが必要である。まず、Ｚ3は次の式（１０）であらわされる。
【数８】
2006196943.tif 000010
【００２７】
式（５）を用いてＬ2を消去すれば、Ｚ3はＣ2を用いて次の式（１１）のように表される。
【数９】
2006196943.tif 000011
【００２８】
一方、Ｚ4については式（１２）のように表される。
【数１０】
2006196943.tif 000012
【００２９】
式（１１）と式（１２）の実部が等しくなるためには式（６）が成り立つことが条件となる。
【数１１】
2006196943.tif 000013
【００３０】
式（６）の根号内を正又は０とするためには、式（３'）が成立しなければならない。
【数１２】
2006196943.tif 000014
【００３１】
特に、第４の容量Ｃ4を用いない場合は、Ｃ4＝０から、式（３''）が成立する。
【数１３】
2006196943.tif 000015
【００３２】
さて、式（１１）と式（１２）の虚部が共役となるためには式（７）が成り立つことが条件となる。
【数１４】
2006196943.tif 000016
【００３３】
特に、第４の容量Ｃ4を用いない場合は、Ｃ4＝０、よって式（３''）が成り立つのでこれを式（７）、式（５）に代入すれば、式（３）及び式（４）が成り立つことが条件となる。
【数１５】
2006196943.tif 000017
【００３４】
本発明は上述の通り、端的には図２．Ｂの構成又は図２．Ｂから第４の容量Ｃ4を除いた構成であれば良く、使用する高周波の周波数と、各端子に接続されるインピーダンスと、可変容量とに応じて、各容量及びインダクタンスを設計することにより実現される。低周波では集中定数素子を用意してそれらを基板上にマウントすることで形成しても良い。また、例えばミリ波のような高周波では、ＧａＡｓ或いはＩｎＰ等の半導体基板上に集積回路として形成することもできる。更には安価なシリコン基板上に公知の技術により集積回路として形成することが好ましい。本発明は比抵抗が１ｋΩｃｍを越えるような、いわゆる高抵抗シリコン基板を用いる必要はなく、比抵抗が１０Ωｃｍ程度の安価なシリコンウエハ用いて集積回路を形成することが可能である。
【００３５】
可変容量としてはバラクタダイオードを用いることが特に好ましい。インダクタンスは例えばシリコン基板上にスパイラルインダクタを形成しても良く、別途インダクタを用意してマウントしても良い。
【実施例１】
【００３６】
シリコン基板上にバラクタダイオードＤvc1及びＤvc2を形成してカソードを接続し、当該接続点に制御電位として０Ｖ及び２Ｖを印加した場合の容量としての特性を３乃至９ＧＨｚにおいて測定した。この結果を図３に示す。図３．Ａは制御電位０Ｖ、図３．Ｂは制御電位２Ｖの場合のスミスチャートで、ここから制御電位０Ｖのときこの可変容量は1.89pF、制御電位２Ｖのときこの可変容量は0.973pFである。よってこのバラクタダイオードＤvc1及びＤvc2を、制御電位０Ｖ／２ＶによりＣH＝1.89pF、ＣL＝0.973pFの可変容量Ｃvariとし、高周波の周波数ωを5.8GHz、入出力端子に接続するインピーダンスＺ0を50Ωとすると、図２．Ａのスイッチ回路２００の各素子の値は式（１）、（２）、（３'）及び（５）乃至（７）により次の通り求められる。
Ｌ1＝0.399nH、
Ｃ1＝0.917pF、
Ｃ2＝0.55pF、
Ｌ2＝1.37nH、
Ｃ4＝0.036pF、
Ｃ3＝0.59pF
【００３７】
上記値の素子で図２．Ａのスイッチ回路２００を構成した場合のシミュレーションを実施した。その結果を図４に示す。図４．Ａは伝送特性であって、制御電位Ｖctl＝０Ｖの時に5.8GHzの高周波の伝送は-1dB以下、制御電位Ｖctl＝２Ｖの時に5.8GHzの伝送は-27dBとなった。また、図４．Ｂは反射特性であって、制御電位Ｖctl＝０Ｖの時に5.8GHzの反射は-21dB、制御電位Ｖctl＝２Ｖの時に5.8GHzの反射はほぼ0dBとなった。また、図４．Ｃは制御電位Ｖctl＝２Ｖの時のスミスチャートであり、オフ時にＰｏｒｔ−１（Ｚ6）はハイインピーダンスであることを示す。これらの結果に示される通り、本発明に係る高周波スイッチは所望の周波数の高周波に対し、伝送／遮断の特性が極めて良好なスイッチ回路となった。本実施例は、請求項３、４及び５に係る発明の具体的な一実施例に当たる。
【実施例２】
【００３８】
図５のようなスイッチ回路３００について、各素子の値を実施例１のスイッチ回路２００と同様にして回路特性をシミュレーションにより評価した。図５のスイッチ回路３００は図２．Ａのスイッチ回路２００から第４の容量Ｃ4を除いたものである。図５のスイッチ回路３００の素子特性は図２．Ａのスイッチ回路２００の素子特性とほぼ一致した。これは図２．Ａのスイッチ回路２００の第４の容量Ｃ4の値が0.036pFと小さく、回路に与える影響が小さかったためである。
【実施例３】
【００３９】
図５のようなスイッチ回路３００について、各素子の値を次のようにして回路特性をシミュレーションにより評価した。本実施例のスイッチの回路特性を図６に示す。図６．Ａ、図６．Ｂのように、本実施例の伝送／遮断の特性は図４．Ａ、図４．Ｂに示した実施例１の伝送／遮断と同様である。尚、図６．Ｃのスミスチャートからは、本実施例のスイッチオフ（オープン）の際の特性は、図４．Ｃのスミスチャートと比較してより良好であることが理解できる。本実施例は、式（１）乃至（４）により素子特性を決定したものであり、請求項１、２及び５に係る発明の具体的な一実施例に当たる。
可変容量Ｃvariは制御電位０Ｖ／２ＶによりＣH＝1.89pF、ＣL＝0.973pF、
Ｌ1＝0.399nH、
Ｃ1＝0.917pF、
Ｃ2＝Ｃ3＝0.55pF、
Ｌ2＝1.37nH
【産業上の利用可能性】
【００４０】
本発明は、例えば低消費電力が要求される携帯電話のハンドセットや「スマートプレート」と呼ばれる、車両の自動識別装置に有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明を実施するための最良の形態に係るのＳＰｎＴ型の高周波スイッチ１００の回路図。
【図２】図２．ＡはＳＰＳＴ型の高周波スイッチ２００の回路図、図２．Ｂは外部インピーダンスＺ0を両端に接続した高周波スイッチ２０１の回路図。
【図３】実施例１に係る可変容量の特性を示すスミスチャート。
【図４】実施例１に係る高周波スイッチの特性を示すグラフ図。
【図５】実施例２及び３に係る高周波スイッチの回路図。
【図６】実施例３に係る高周波スイッチの特性を示すグラフ図。
【符号の説明】
【００４２】
Ｃvari：高容量がＣH、低容量がＣLの可変容量
Ｃ1、Ｃ2、Ｃ3、Ｃ4：容量
Ｌ1、Ｌ2：インダクタンス
Ｖctl：制御電位
Ｄvc1、Ｄvc2：バラクタダイオード
【図１】
2006196943.tif 000020
【図２】
2006196943.tif 000021
【図３】
2006196943.tif 000022
【図４】
2006196943.tif 000023
【図５】
2006196943.tif 000024
【図６】
2006196943.tif 000025