(57)【要約】【課題】  本発明は、温度に鈍感なＭＯＳトランジスタを提供し、このために本発明は、ゲート、ソース及びドレインを含むＭＯＳトランジスタにおいて、前記ソース−ドレインの間に流れる飽和電流値が温度変化によって変化するものを相殺させるように前記ソースのコンタクト抵抗が調節されたＭＯＳトランジスタを提供する。【解決手段】  本発明のＭＯＳトランジスタにおいて、ソースのコンタクト抵抗を増加させるためにソースのコンタクトの個数が調節されたことであり、ソースのコンタクト個数は、ドレインのコンタクト個数より少ないことを特徴とする。また、所望のソース−ドレインの間の電流値がソースコンタクトのコンタクト抵抗が増加することによって減少されるものを補償するためにゲートの幅／長さの比率が調節され、ゲートの幅／長さの比率を大きくすることを特徴とする。【選択図】      図３
2006190946.tif 000002
【特許請求の範囲】
【請求項１】
ゲート、ソース及びドレインを含むトランジスタにおいて、
前記ソース−ドレイン間に流れる飽和電流値が、温度変化によって変化することを相殺させるように前記ソースのコンタクト個数が調節されたことを特徴とするＭＯＳトランジスタ。
【請求項２】
前記ソースのコンタクト抵抗を増加させるために、前記ソースのコンタクトの個数が調節されたことを特徴とする請求項１に記載のＭＯＳトランジスタ。
【請求項３】
前記ソースのコンタクト個数が、前記ドレインのコンタクト個数より少ないことを特徴とする請求項２に記載のＭＯＳトランジスタ。
【請求項４】
所望の前記ソース−ドレインの間の電流値が、前記ソースコンタクトのコンタクト抵抗が増加することによって、減少されることを補償するために、前記ゲートの幅／長さの割合が調節されたことを特徴とする請求項１ないし請求項３の何れか一に記載のＭＯＳトランジスタ。
【請求項５】
前記ゲートの幅／長さの比率を、大きくすることを特徴とする請求項４に記載のＭＯＳトランジスタ。
【請求項６】
前記ソースコンタクトの個数が、温度に係るコンタクト抵抗の変化量と温度に係る飽和電流の変化量とを考慮し、選択されることを特徴とする請求項１に記載のＭＯＳトランジスタ。
【請求項７】
ワイドラー電流ミラー回路（Ｗｉｄｌａｒ  ｃｕｒｒｅｎｔ  Ｍｉｒｒｏｒ  ｃｉｒｃｕｉｔ）を構成する複数のＭＯＳトランジスタを備え、
前記ＭＯＳトランジスタはそれぞれ、
自分のソース−ドレインの間に流れる飽和電流値が温度変化によって変化するものを相殺させるようにソースのコンタクト抵抗が調節されたことを特徴とするワイドラー定電圧発生器。
【請求項８】
前記ＭＯＳトランジスタの各ソースのコンタクト抵抗を増加させるために前記ソースのコンタクトの個数が調節されたことを特徴とする請求項７に記載のワイドラー定電圧発生器。
【請求項９】
前記ソースのコンタクト個数は、前記ドレインのコンタクト個数より少ないことを特徴とする請求項８に記載のワイドラー定電圧発生器。
【請求項１０】
所望の前記ソース−ドレインの間の電流値が前記ソースコンタクトのコンタクト抵抗が増加することによって減少されることを補償するため、前記ゲートの幅／長さの比率が調節されたことを特徴とする請求項７ないし請求項９のいずれか一に記載のワイドラー定電圧発生器。
【請求項１１】
前記ゲートの幅／長さの比率を、大きくすることを特徴とする請求項１０に記載のワイドラー定電圧発生器。
【請求項１２】
前記ソースコンタクトの個数は、温度にともなうコンタクト抵抗の変化量と温度にともなう飽和電流の変化量を考慮して選択されることを特徴とする請求項７に記載のワイドラー定電圧発生器。
【請求項１３】
前記ワイドラー電流ミラー回路を構成する複数のＭＯＳトランジスタは、
電源電圧端に自分のソースが接続され、自分のゲートとドレインとが共通接続された第１のＰＭＯＳトランジスタと、
電源電圧端に自分のソースが接続され、自分のゲートが前記第１のＰＭＯＳトランジスタのゲートと接続された第２のＣＭＯＳトランジスタと、
該第２のＣＭＯＳトランジスタのドレインに自分のゲート及びドレインが接続し自分のソースが接地端に接続した第１のＥＭＯＳトランジスタと、
前記第１のＰＭＯＳトランジスタドレインに自分のドレインが接続して自分のソースが接地端に接続され、前記第２のＥＭＯＳトランジスタのゲートに自分のゲートが接続された第２のＥＭＯＳトランジスタとから構成され、
前記第１のＥＭＯＳトランジスタのドレイン及び前記第２のＣＭＯＳトランジスタのドレインの間の接続経路上に定電圧出力ノードが形成されたことを特徴とする請求項７に記載のワイドラー定電圧発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度に鈍感な飽和電流を有するＭＯＳトランジスタ及びそれを用いた定電圧発生器に関する。
【背景技術】
【０００２】
本発明は、半導体集積回路設計に関し、さらに詳細には、温度の変化によって飽和電流値が変化することを抑制するためのＭＯＳトランジスタ及びそれを用いた集積回路に関する。
【０００３】
よく知られているように、ＭＯＳトランジスタは、温度に対する移動度（Ｍｏｂｉｌｉｔｙ）特性によりソース−ドレイン間に流れる飽和電流値の変化が起きる。
【０００４】
したがって、ＭＯＳトランジスタにより設計される定電圧源回路、遅延回路などの集積回路ＩＣもやはり前記の温度特性に対する変化によって集積回路（ＩＣ）特性変化が起きるようになる。
【０００５】
したがって、集積回路供給者は、温度変化に対して例えば−１０℃、９０℃のような劣悪な条件でテストし、スクリーニングして、あらゆるスペックを満足する集積回路を需要者に供給しなければならなくなる。
【０００６】
これによって、テスト時に、発生する不良品は廃棄されるようになり、これは生産原価に損失を生ぜしめる。
【０００７】
図１は、従来の技術に係るワイドラー定電圧源回路図であって、定電圧源回路は２つのＮチャネルＭＯＳトランジスタＭ１及びＭ２及び２つのＰチャネルＭＯＳトランジスタＭ３及びＭ４を備える。トランジスタＭ２のソースは、接地端（ＧＮＤ）に直接接続され、トランジスタＭ１のゲートとドレインとは、互いに直接接続される。トランジスタＭ１のソースは、抵抗Ｒを介して接地端に接続され、トランジスタＭ２のゲートは、トランジスタＭ１のドレインに接続され、トランジスタＭ２のドレインは、トランジスタＭ４のドレインに接続される。２つのＰチャネルＭＯＳトランジスタＭ３及びＭ４のソースは、電源電位ＶＣＣに共通に接続され、２つのＰチャネルＭＯＳトランジスタＭ３及びＭ４のゲートは、互いに接続される。トランジスタＭ３のドレインは、トランジスタＭ１のドレインとゲートに直接接続される。トランジスタＭ４のドレインは、トランジスタＭ３のゲートとトランジスタＭ２のドレインに直接接続される。
【０００８】
トランジスタＭ３及びＭ４は、トランジスタＭ１及びＭ２を駆動する電流ミラー回路を構成し、トランジスタＭ１ないしＭ４は、ワイドラー電流ミラー回路を構成する。トランジスタＭ１のソースと接地端との間に抵抗Ｒが接続されていることを注目すべきであり、この抵抗Ｒの役割は後述される。
【０００９】
出力定電圧ＶＲＯは、トランジスタＭ１のドレインに接続された端子から出力され、出力された電圧は一定の電圧になる。
【００１０】
図２は、定電圧源を構成している従来の技術の各トランジスタＭ１のレイアウトを示したものである。図２を参照すれば、ゲート２０１ラインと、ゲート２０１ラインの両側に形成されるソース２０２及びドレイン２０３領域から構成される。ソース２０２及びドレイン２０３には、それぞれ電源の印加または素子の内部接続のためのコンタクト２０４、２０５が形成される。ゲート２０１にもやはりコンタクト２０６が形成される。
【００１１】
トランジスタのサイズは、ゲートの幅と長さの比率により決定される。
【００１２】
ここで、ソース２０２領域内に形成されるコンタクト２０４の個数とドレイン２０３領域内に形成されるコンタクト２０５の個数が同一であるという点を注目すべきである。その他、トランジスタＭ２、Ｍ３、Ｍ４も同一である。
【００１３】
一方、図２のようなレイアウトを有するＭＯＳトランジスタは、上述したように、温度変化によって飽和電流値に変化が発生するようになり、これにより、このようなトランジスタのみで定電圧源を構成する場合、定電圧源の特性変化が発生するようになる。
【００１４】
したがって、これを補償するために図１に示されているように従来のワイドラー定電圧源は、トランジスタＭ１のソースと接地端との間に抵抗Ｒを接続構成し、この抵抗Ｒの抵抗値とトランジスタＭ１のサイズ（ゲートの幅と長さ）を調節し温度変化に鈍感な定電圧源を構成している。
【特許文献１】特開平５−２１８７６１
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上述した従来の技術の問題を解決するためのものであって、その目的とするところは、温度に鈍感なＭＯＳトランジスタを提供することにある。
【００１６】
本発明の他の目的は、温度に鈍感なＭＯＳトランジスタから具現され、温度補償用抵抗を用いなくても温度変化に対して安定した定電圧発生器を提供することにある。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、本発明は、ゲート、ソース及びドレインを含むＭＯＳトランジスタにおいて、前記ソース−ドレイン間に流れる飽和電流値が温度変化によって変化することを相殺させるように前記ソースのコンタクト抵抗が調節されたＭＯＳトランジスタを提供する。
【００１８】
本発明のＭＯＳトランジスタにおいて、ソースのコンタクト抵抗を増加させるためにソースのコンタクトの個数が調節されたものであり、ソースのコンタクト個数は、ドレインのコンタクト個数より少ないことを特徴とする。また、所望のソースドレイン間の電流値がソースコンタクトのコンタクト抵抗が増加することによって減少されることを補償するためにゲートの幅／長さの比率が調節され、ゲートの幅／長さの比率を大きくすることを特徴とする。そして、ソースコンタクトの個数は、温度にともなうコンタクト抵抗の変化量と温度にともなう飽和電流の変化量とを考慮して選択される。
【００１９】
また、前記目的を達成するための他の側面に係る本発明は、ワイドラー電流ミラー回路を構成する複数のＭＯＳトランジスタを備え、前記ＭＯＳトランジスタはそれぞれ、自分のソース−ドレイン間に流れる飽和電流値が温度変化によって変化することを相殺させるようにソースのコンタクト抵抗が調節されたことを特徴とするワイドラー定電圧発生器を提供する。
【００２０】
同様に、本発明の定電圧発生器において、それぞれのＭＯＳトランジスタは、ソースのコンタクト抵抗を増加させるためにソースのコンタクトの個数が調節されたものであって、ソースのコンタクト個数は、ドレインのコンタクト個数より少ないことを特徴とする。また、所望のソース−ドレイン間の電流値がソースコンタクトのコンタクト抵抗が増加することによって減少されることを補償するためにゲートの幅／長さの比率が調節され、ゲートの幅／長さの比率を大きくすることを特徴とする。そして、ソースコンタクトの個数は、温度にともなうコンタクト抵抗の変化量と温度にともなう飽和電流の変化量とを考慮して選択される。
【発明の効果】
【００２１】
上述した本発明は、温度変化に鈍感なＭＯＳトランジスタを提供し、これを通じてテスト過程で廃棄される不良品を減らして生産原価を低減することができ、特に別途の温度補償用抵抗を必要とせず、温度変化に安定した特性を有する定電圧発生器を提供する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明が属する技術分野において、通常の知識を有した者が本発明の技術的思想を容易に実施することができる程度に詳細に説明するために、本発明を、添付された図面を参照して説明する。
【００２３】
図３は、本発明によるＭＯＳトランジスタのレイアウトを示す。
【００２４】
図３を参照すれば、ゲート３０１ラインと、ゲート３０１ラインの両側に形成されるソース３０２及びドレイン３０３領域とから構成される。ソース３０２及びドレイン３０３には、それぞれ電源の印加または素子の内部接続のためのコンタクト３０４、３０５が形成される。ゲート３０１にもやはりコンタクト３０６が形成される。
【００２５】
トランジスタのサイズは、ゲートの幅と長さとの比率により決定される。ここでゲート長は、通常は、１μｍ以下、特に０．５μｍ以下である。本発明においては、ゲート長は、例えば、０．０１μｍ〜３μｍが該当するが、０．２μｍ以下が適当である。なお、本発明のゲート長は上記の範囲に限定されるものではなく、場合により、ドレイン電極、ソース電極の大きさによって、大きくすることも可能である。
【００２６】
ここで、ソース３０２領域内に形成されるコンタクト３０４の個数が従来の技術にともなうＭＯＳトランジスタ（図２参照）より少ないという点を注目すべきであり、ゲートの長さもやはり短いという点に注目すべきである。
【００２７】
ソースコンタクトの個数を減らすようになれば、相対的にソースコンタクト抵抗は大きくなり、ソースコンタクト抵抗が増加すれば相対的に温度の影響をさらに受け、結局、温度にともなうＭＯＳトランジスタの特性を補償することができる。すなわち、温度によってＭＯＳトランジスタの飽和電流値は、変化するようになるが、この際、ソースコンタクト抵抗も温度に敏感に変化されて飽和電流値の変化を相殺させる作用をするようになる。そして、ソースコンタクト抵抗が増加すれば電流値が減少するようになるが、これはゲートの長さを相対的に小さくすることによって補償する。
【００２８】
図４Ａは、ゲートの幅／長さの比率が「Ｗ／Ｌ＝１０／１」であるＮＭＯＳトランジスタのチャネル抵抗、ソースコンタクト抵抗及びソース不純物領域に対して、温度による抵抗特性をシミュレーションした結果である。図４Ａにおいて、ＮＭＯＳトランジスタのソースコンタクト抵抗は「ＢＬＣ＿Ｎ＋Ｒｃ＿１ＥＡ」に示されているところ、通常、ＤＲＡＭにおいてソース不純物領域には、ビットラインがコンタクトされ、この結果値は、ソースコンタクト１つ当り抵抗値の変化を示したものであるため、「ＢＬＣ＿Ｎ＋ＲＣ＿１ＥＡ」に示されている。チャネル抵抗は、「１／ｇｍｍａｘ＿ｎ（Ｗ／Ｌ＝１０／１）」に示されており、ソース不純物領域の抵抗は「Ｎ＋Ｒｓｈ」に示されている。
【００２９】
図４Ｂは、ゲートの幅／長さの比率が「Ｗ／Ｌ＝２０／１」であるＰＭＯＳトランジスタのチャネル抵抗、ソースコンタクト抵抗及びソース不純物領域に対して、温度による抵抗特性をシミュレーションした結果である。図４Ｂにおいて、ＰＭＯＳトランジスタのソースコンタクト抵抗は「ＢＬＣ＿Ｐ＋ＲＣ＿１ＥＡ」に示され、チャネル抵抗は「１／ｇｍｍａｘ＿ｐ（Ｗ／Ｌ＝２０／１）」に示されており、ソース不純物領域の抵抗は「Ｐ＋Ｒｓｈ」に示されている。
【００３０】
図４Ａ及び図４Ｂに示されているように、ＮＭＯＳ及びＰＭＯＳの各ソースコンタクトは、温度が上昇するほど抵抗値が減少していることが分かる。
【００３１】
図５Ａは、ＮＭＯＳトランジスタの温度に対するソース−ドレイン電流Ｉｄとゲート−ソース間の電圧Ｖｇｓのシミュレーション結果を示したものであり、図５Ｂは、ＰＭＯＳトランジスタの温度に対するソース−ドレイン電流Ｉｄとゲート−ソース間の電圧Ｖｇｓのシミュレーション結果を示したものである。
【００３２】
図５Ａ及び図５Ｂに示されているように、温度が上昇することによって、動作電圧ＮＭＯＳ  Ｖｇｓ＝１．６〜１．８（Ｖ）、ＰＭＯＳ  Ｖｇｓ＝０〜０．２（Ｖ）で電流値が減少していることがわかる。なお、図５Ａ、Ｂ中、縦軸は単位長さ（例えば１μｍ）あたりの電流量（Ａ）を表し、図中の２００μは、２００μ間隔で目盛りが付けられていることを示している。
【００３３】
結局、図４Ａ、Ｂ及び図５Ａ、Ｂに示されているように、温度変化にともなう飽和電流値の変化と、温度変化にともなうソースコンタクト抵抗値の変化とを測定することができるので、これらを考慮してソースコンタクトの個数を調節すればソース−ドレイン間に流れる飽和電流値が温度変化によって変化することを相殺させることができる。
【００３４】
図６Ａは、ソースコンタクト個数及び温度にともなうＮＭＯＳトランジスタの飽和電流値の変化を示すシミュレーション結果である。ＮＭＯＳトランジスタのゲートの幅Ｗと長さＬとの比は「Ｗ／Ｌ＝１０／１」を用いたものである。
【００３５】
図６Ａのシミュレーション結果に示されているように、ソースコンタクトの個数が３０個である時、最大温度と最小温度差（Ｍａｘ−Ｍｉｎ）による飽和電流の値の変化量が２７μＡであるが、これに反しソースコンタクトの個数が１つである時、最大温度と最小温度差（Ｍａｘ−Ｍｉｎ）による飽和電流値の変化量が２．５μＡである。
【００３６】
図６Ｂは、ソースコンタクト個数及び温度にともなうＰＭＯＳトランジスタの飽和電流値の変化を示すシミュレーション結果である。ＰＭＯＳトランジスタのゲートの幅Ｗと長さＬとの比は「Ｗ／Ｌ＝１０／１」を用いたものである。
【００３７】
図６Ｂのシミュレーション結果を見れば分かるように、ソースコンタクトの個数が３０個である時、最大温度と最小温度差（Ｍａｘ−Ｍｉｎ）による飽和電流値の変化量が１．０μＡであるが、これに反しソースコンタクトの個数が１つである時、最大温度と最小温度差（Ｍａｘ−Ｍｉｎ）にともなう飽和電流の値の変化量が０．３μＡである。
【００３８】
図７Ａ及び図７Ｂは、図６Ａ及び図６Ｂに対するデータをグラフに示したものである。ＮＭＯＳ及びＰＭＯＳ全てのソースコンタクトの個数が減るほど温度変化にともなう飽和電流値の変化量が小さくなることが分かる。
【００３９】
図８は、本発明によるワイドラー定電圧源回路図であって、ワイドラー電流ミラー回路を構成する複数のＭＯＳトランジスタＭ９０１、Ｍ９０２、Ｍ９０３、Ｍ９０４を備え、各ＭＯＳトランジスタは、それぞれ自分のソース−ドレイン間に流れる飽和電流値が温度変化によって変化することを相殺させるようにソースのコンタクト抵抗が調節されたものである。すなわち、各ＭＯＳトランジスタＭ９０１、Ｍ９０２、Ｍ９０３、Ｍ９０４は、それぞれ前記説明したような本発明によるＭＯＳトランジスタのレイアウト及び特性を有する。
【００４０】
具体的に、ワイドラー電流ミラー回路を構成する複数のＭＯＳトランジスタは、電源電圧端ＶＣＣに自分のソースが接続され、自分のゲートとドレインが共通接続された第１のＰＭＯＳトランジスタＭ９０４、電源電圧端に自分のソースが接続され、自分のゲートが前記第１のＰＭＯＳトランジスタＭ９０４のゲートと接続された第２のＣＭＯＳトランジスタＭ９０３、前記第２ＰＭＯＳトランジスタＭ９０３のドレインに自分のゲート及びドレインが接続し、自分のソースが接地端に接続した第１のＮＭＯＳトランジスタＭ９０１、及び前記第１のＰＭＯＳトランジスタＭ９０４のドレインに自分のドレインが接続し、自分のソースが接地端に接続され、前記第１のＮＭＯＳトランジスタＭ９０１のゲートに自分のゲートが接続された第２のＥＭＯＳトランジスタＭ９０２から構成され、前記第１のＥＭＯＳトランジスタＭ９０１のドレイン及び前記第２のＣＭＯＳトランジスタＭ９０３のドレインの間の接続経路上に定電圧出力ノードＶＲＯが形成される。
【００４１】
このように、本発明による定電圧発生器は、ＭＯＳトランジスタのソースコンタクト個数を調節することによって、別途の温度補償用抵抗（図１のＲ）を用いなくても温度変化に対して安定した定電圧を生成することができる。
【００４２】
なお以上の説明においては、前記ゲートの幅／長さの比率を、大きくする場合について説明したが、本件発明は、前記ゲートの幅／長さの比率を小さくするように構成することもできる。
【００４３】
さらに本発明は、上記の本実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【産業上の利用可能性】
【００４４】
本発明は、温度に鈍感な飽和電流を有するＭＯＳトランジスタ及びそれを用いた定電圧発生器に利用可能である。
【図面の簡単な説明】
【００４５】
【図１】従来の技術に係るワイドラー定電圧源回路図である。
【図２】定電圧源を構成している従来の技術の各トランジスタＭ１のレイアウトである。
【図３】本発明に係るＭＯＳトランジスタのレイアウトである。
【図４Ａ】ＭＯＳトランジスタのチャネル抵抗、ソースコンタクト抵抗及びソース不純物領域に対して、温度による抵抗特性をシミュレーション結果グラフである。
【図４Ｂ】ＭＯＳトランジスタのチャネル抵抗、ソースコンタクト抵抗及びソース不純物領域に対して、温度による抵抗特性をシミュレーション結果グラフである。
【図５Ａ】ＭＯＳトランジスタの温度に対するソース−ドレイン電流Ｉｄとゲート−ソース間電圧Ｖｇｓのシミュレーション結果グラフである。
【図５Ｂ】ＭＯＳトランジスタの温度に対するソース−ドレイン電流Ｉｄとゲート−ソース間電圧Ｖｇｓのシミュレーション結果グラフである。
【図６Ａ】ソースコンタクト個数及び温度にともなうＭＯＳトランジスタの飽和電流値の変化を示しているシミュレーション結果データ表である。
【図６Ｂ】ソースコンタクト個数及び温度にともなうＭＯＳトランジスタの飽和電流値の変化を示しているシミュレーション結果データ表である。
【図７Ａ】図６Ａ及び図６Ｂのデータに対するグラフである。
【図７Ｂ】図６Ａ及び図６Ｂのデータに対するグラフである。
【図８】本発明にともなうワイドラー定電圧源回路図である。
【符号の説明】
【００４６】
３０１      ゲートライン
３０２      ソース
３０３      ドレイン
３０４      ソースコンタクト
３０５      ドレインコンタクト
３０６      ゲートコンタクト
【図１】
2006190946.tif 000003
【図２】
2006190946.tif 000004
【図３】
2006190946.tif 000005
【図４Ａ】
2006190946.tif 000006
【図４Ｂ】
2006190946.tif 000007
【図５Ａ】
2006190946.tif 000008
【図５Ｂ】
2006190946.tif 000009
【図６Ａ】
2006190946.tif 000010
【図６Ｂ】
2006190946.tif 000011
【図７Ａ】
2006190946.tif 000012
【図７Ｂ】
2006190946.tif 000013
【図８】
2006190946.tif 000014