(57)【要約】【課題】  母基板におけるランド配列領域内の各ランドのランド径を縮小することなく該ランド配列領域内の配線パターン効率を向上させる。【解決手段】  中継基板３０は、表面側の層３０ａに半導体装置１０のはんだボール１２ｂと同配列のランド３１ａを形成し、裏面側の層３０ｂにマザーボード２０のランド２１ａと同配列を成しかつ各ランド３１ａとスルーホール連結されるはんだボール３２ｂと、はんだボール配列領域の領域外縁より所定数内側のはんだボール３２ｂから迂回配線用はんだボール３５ｂまで延びる迂回配線パターンを形成して成る。中継基板３０を介した半導体装置１０の実装時、中継基板３０の層３０ｂ上の迂回配線パターンが迂回配線用はんだボール３５ｂ、マザーボード２０の迂回配線用ランド２５ａを通じて該マザーボード２０の配線パターンと電気的に接続される。【選択図】  図１
2006261543.tif 000002
【特許請求の範囲】
【請求項１】
はんだボールを格子状に配列したボールグリッドアレイ型の半導体装置と、前記はんだボールと同配列ではんだ接合用のランドを形成した母基板との間に介挿されて前記半導体装置を前記母基板上に実装せしめる中継プリント配線基板であって、
前記半導体装置のはんだボール配列領域に対向する第１の面に、該半導体装置のはんだボールと同配列のランドを形成し、
かつ、前記母基板のランド配列領域と対向する第２の面に、該母基板のランドと同配列のはんだボールを形成する
と共に、
前記第１の面の各ランドと、該各ランドに各々対応する前記第２の面の各はんだボール間をスルーホールにより電気的に導通可能可能な構造とし、
更に、前記第１の面におけるランド配列領域内の任意のランドまたは前記第２の面におけるはんだボール配列領域内の任意のはんだボールから該当するランドまたははんだボール配列領域外まで延ばして形成された迂回配線パターンを有する
ことを特徴とする中継プリント配線基板。
【請求項２】
前記第２の面におけるはんだボール配列領域外に迂回配線用のはんだボールを形成すると共に、
前記第２の面におけるはんだボール配列領域の領域外縁より所定数内側のはんだボールである内側はんだボールから前記迂回配線用はんだボールまで延びる前記迂回配線パターンを形成した
ことを特徴とする請求項１記載の中継プリント配線基板。
【請求項３】
前記第１の面におけるランド配列領域外に迂回配線用のランドを形成し、
かつ、前記第１の面におけるランド配列領域の領域外縁より所定数内側のランドである内側ランドから前記迂回配線用ランドまで延びる前記迂回配線パターンを形成すると共に、
前記第２の面におけるはんだボール配列領域外に、前記第１の面における前記迂回配線用ランドと電気的に導通可能なスルーホールにより連結された迂回配線用のはんだボールを形成した
ことを特徴とする請求項１記載の中継プリント配線基板。
【請求項４】
前記第２の面におけるはんだボール配列領域内のはんだボールを、コア材を含み、かつ前記半導体装置のはんだボールよりも高い融点を有する高融点はんだにより形成した
ことを特徴とする請求項１乃至３のいずれか１項に記載の中継プリント配線基板。
【請求項５】
はんだボールを格子状に配列したボールグリッドアレイ型の半導体装置と、
前記はんだボールと同配列ではんだ接合用のランドを形成した母基板と、
前記半導体装置のはんだボール配列領域に対向する第１の面に、該半導体装置のはんだボールと同配列のランドを形成し、かつ、前記母基板のランド配列領域と対向する第２の面に、該母基板のランドと同配列を成し、前記第１の面の各々対応する各ランドと電気的に導通可能なスルーホールで連結されるはんだボールを形成すると共に、前記第１または第２の面の少なくともいずれか一方の面に、前記第１の面におけるランド配列領域内の任意のランドまたは前記第２の面におけるはんだボール配列領域内の任意のはんだボールを前記母基板上の配線パターンと電気的に接続するための迂回配線パターンを形成して成る中継プリント配線基板と
を有する半導体装置実装パッケージであって、
前記半導体装置のはんだボール配列領域を前記中継プリント配線基板の第１の面に対面させて、前記はんだボール配列領域内の各はんだボールと前記第１の面におけるランド配列領域内の各ランド同士をはんだ接合すると共に、前記中継プリント配線基板の第２の面を前記母基板のランド配列領域に対面させて、前記第２の面におけるはんだボール配列領域内の各はんだボールと前記母基板のランド配列領域内の各ランドをはんだ接合させて成る
ことを特徴とする半導体装置実装パッケージ。
【請求項６】
前記母基板には、前記ランド配列領域の領域外に迂回配線用のランドを形成する
と共に、
前記中継プリント配線基板には、前記第２の面におけるはんだボール配列領域外に迂回配線用のはんだボールを形成し、かつ、該はんだボール配列領域の領域外縁より所定数内側のはんだボールである内側はんだボールから前記迂回配線用はんだボールまで延びる前記迂回配線パターンを形成して成り、
前記半導体装置の実装時、前記中継プリント配線基板の第２の面における前記迂回配線用はんだボールと前記母基板の前記迂回配線用ランドとがはんだ接合される
ことを特徴とする請求項５記載の半導体装置実装パッケージ。
【請求項７】
前記母基板には、前記ランド配列領域の領域外に迂回配線用のランドを形成する
と共に、
前記中継プリント配線基板には、前記第１の面におけるランド配列領域外に迂回配線用のランドを形成し、かつ、前記ランド配列領域の領域外縁より所定数内側のランドである内側ランドから前記迂回配線用ランドまで延びる前記迂回配線パターンを形成すると共に、
前記第２の面におけるはんだボール配列領域外に、前記第１の面における前記迂回配線用ランドと電気的に導通可能なスルーホールにより連結された迂回配線用のはんだボールを形成して成り、
前記半導体装置の実装時、前記中継プリント配線基板の第２の面における前記迂回配線用はんだボールと前記母基板の前記迂回配線用ランドとがはんだ接合される
ことを特徴とする請求項５記載の半導体装置実装パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボールグリッドアレイ型の半導体装置を母基板に実装して成る半導体装置実装パッケージに係わり、詳しくは、母基板のランド配列領域内の各ランドのランド径を縮小することなく当該ランド配列領域内の配線パターン効率を向上させることが可能な半導体装置実装パッケージ及びこれに用いる中継プリント配線基板に関する。
【背景技術】
【０００２】
ボールグリッドアレイ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ：以下、ＢＧＡ）型の半導体装置を情報処理装置等のマザーボードであるプリント配線基板上に実装して成るパッケージが知られている。
【０００３】
この種のパッケージでは、ＢＧＡ型半導体装置がその裏面側にリードとして機能する球状のはんだ（以下、はんだボール）を格子状に配列した構造を有する一方で、マザーボードにはその表面側に例えば、図１１に示すように、ＢＧＡ型半導体装置のはんだボール配列領域内の格子状配列を成す上記各はんだボールとの接続端子に相当する各ランド６１ａを当該各はんだボールと同配列（格子状配列）で形成している。
【０００４】
そして、半導体装置のはんだボール配列領域内の各はんだボールと、マザーボード６０の表面６０ａ側のランド配列領域６０１ａ内の各ランド６１ａを当接させた状態で、はんだボールを溶融後、固着させることにより半導体装置をマザーボード６０の表面６０ａ上に実装することができる。
【０００５】
また、マザーボード６０側の構造に関しては、実装された半導体装置を当該マザーボード６０上の各部品や回路等へ接続する等のために、ランド配列領域６０１ａ内の各ランド６１ａからその領域外まで配線パターン（図１１参照）６７ａを形成する必要がある。
【０００６】
その際にランド数が多い場合、ランド配列領域６０１ａ内の各ランド６１ａから該ランド配列領域６０１ａ外に引き出すために配線パターン６７ａが必然的に込み合ってくる。
【０００７】
一方で、半導体装置接続用のランドパターンのピッチ間隔が狭い、伝送路のインピーダンスコントロール等の理由により、マザーボード６０のランド配列領域６０１ａ内の配線パターン６７ａのパターン幅が制限されることがある。
【０００８】
また、マザーボード６０の構造上、シグナルインテグリティ向上、ＥＭＩノイズ低減のためのスルーホールビアによる他層面への配線の切換えしが制限される場合があり、この場合には、ランド配列領域６０１ａ内で配線パターン６１ａを引回さざるを得ず、上述したランド配置ピッチの制限等がきつい場合には、特に、ランド配列領域６０１ａ内における領域外縁からより奥まった領域（図１１における領域６０３ａ１，６０３ａ２，６０３ａ３，６０３ａ４）内のランド６１ａからの配線パターン６７ａの引き出しが困難となり、配線パターン効率が著しく低下するという問題点があった。
【０００９】
こうしたランド配列領域内の配線パターン効率低下防止対策として、下記特許文献１には、プリント配線基板（マザーボード）におけるボールグリッドアレイ（ＢＧＡ）型の半導体装置等への接続用のランド径を通常よりも小さくすることにより、プリント配線基板上のパターン配線効率を高めるという技術が開示されている。
【特許文献１】特開２００３−７８２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１記載の技術によれば、マザーボード上のＢＧＡ型半導体装置接続用のランドを通常よりも小さい径で形成するため、該小さい径を持つランドと、接続される側であるＢＧＡ型半導体装置間におけるはんだ付け性が悪化するという問題点があった。
【００１１】
また、はんだ付け性をある程度確保すべくランド径の縮小をあるレベルに留めると、自ずと配線パターン数も増やせなくなり、マザーボード（母基板）上のランド配列領域内部の奥まった位置のランドからの引き出しが特に困難になる等、配線パターン効率の低下を免れないという問題点があった。
【００１２】
本発明は、上記問題点を解消し、母基板におけるランド配列領域内の各ランドのランド径を縮小することなく該ランド配列領域内の配線パターン効率を向上させることができる半導体装置実装パッケージ及びこれに用いる中継プリント配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１記載の発明は、はんだボールを格子状に配列したボールグリッドアレイ型の半導体装置と、前記はんだボールと同配列ではんだ接合用のランドを形成した母基板との間に介挿されて前記半導体装置を前記母基板上に実装せしめる中継プリント配線基板であって、前記半導体装置のはんだボール配列領域に対向する第１の面に、該半導体装置のはんだボールと同配列のランドを形成し、かつ、前記母基板のランド配列領域と対向する第２の面に、該母基板のランドと同配列のはんだボールを形成すると共に、前記第１の面の各ランドと、該各ランドに各々対応する前記第２の面の各はんだボール間をスルーホールにより電気的に導通可能可能な構造とし、更に、前記第１の面におけるランド配列領域内の任意のランドまたは前記第２の面におけるはんだボール配列領域内の任意のはんだボールから該当するランドまたははんだボール配列領域外まで延ばして形成された迂回配線パターンを有することを特徴とする。
【００１４】
請求項２記載の発明は、上記請求項１記載の発明において、前記第２の面におけるはんだボール配列領域外に迂回配線用のはんだボールを形成すると共に、前記第２の面におけるはんだボール配列領域の領域外縁より所定数内側のはんだボールである内側はんだボールから前記迂回配線用はんだボールまで延びる前記迂回配線パターンを形成したことを特徴とする。
【００１５】
請求項３記載の発明は、上記請求項１記載の発明において、前記第１の面におけるランド配列領域外に迂回配線用のランドを形成し、かつ、前記第１の面におけるランド配列領域の領域外縁より所定数内側のランドである内側ランドから前記迂回配線用ランドまで延びる前記迂回配線パターンを形成すると共に、前記第２の面におけるはんだボール配列領域外に、前記第１の面における前記迂回配線用ランドと電気的に導通可能なスルーホールにより連結された迂回配線用のはんだボールを形成したことを特徴とする。
【００１６】
請求項４記載の発明は、上記請求項１乃至３のいずれか記載の発明において、前記第２の面におけるはんだボール配列領域内のはんだボールを、コア材を含み、かつ前記半導体装置のはんだボールよりも高い融点を有する高融点はんだにより形成したことを特徴とする。
【００１７】
請求項５記載の発明は、はんだボールを格子状に配列したボールグリッドアレイ型の半導体装置と、前記はんだボールと同配列ではんだ接合用のランドを形成した母基板と、前記半導体装置のはんだボール配列領域に対向する第１の面に、該半導体装置のはんだボールと同配列のランドを形成し、かつ、前記母基板のランド配列領域と対向する第２の面に、該母基板のランドと同配列を成し、前記第１の面の各々対応する各ランドと電気的に導通可能なスルーホールで連結されるはんだボールを形成すると共に、前記第１または第２の面の少なくともいずれか一方の面に、前記第１の面におけるランド配列領域内の任意のランドまたは前記第２の面におけるはんだボール配列領域内の任意のはんだボールを前記母基板上の配線パターンと電気的に接続するための迂回配線パターンを形成して成る中継プリント配線基板とを有する半導体装置実装パッケージであって、前記半導体装置のはんだボール配列領域を前記中継プリント配線基板の第１の面に対面させて、前記はんだボール配列領域内の各はんだボールと前記第１の面におけるランド配列領域内の各ランド同士をはんだ接合すると共に、前記中継プリント配線基板の第２の面を前記母基板のランド配列領域に対面させて、前記第２の面におけるはんだボール配列領域内の各はんだボールと前記母基板のランド配列領域内の各ランドをはんだ接合させて成ることを特徴とする。
【００１８】
請求項６記載の発明は、上記請求項５記載の発明において、前記母基板には、前記ランド配列領域の領域外に迂回配線用のランドを形成すると共に、前記中継プリント配線基板には、前記第２の面におけるはんだボール配列領域外に迂回配線用のはんだボールを形成し、かつ、該はんだボール配列領域の領域外縁より所定数内側のはんだボールである内側はんだボールから前記迂回配線用はんだボールまで延びる前記迂回配線パターンを形成して成り、前記半導体装置の実装時、前記中継プリント配線基板の第２の面における前記迂回配線用はんだボールと前記母基板の前記迂回配線用ランドとがはんだ接合されることを特徴とする。
【００１９】
請求項７記載の発明は、上記請求項５記載の発明において、前記母基板には、前記ランド配列領域の領域外に迂回配線用のランドを形成すると共に、前記中継プリント配線基板には、前記第１の面におけるランド配列領域外に迂回配線用のランドを形成し、かつ、前記ランド配列領域の領域外縁より所定数内側のランドである内側ランドから前記迂回配線用ランドまで延びる前記迂回配線パターンを形成すると共に、前記第２の面におけるはんだボール配列領域外に、前記第１の面における前記迂回配線用ランドと電気的に導通可能なスルーホールにより連結された迂回配線用のはんだボールを形成して成り、前記半導体装置の実装時、前記中継プリント配線基板の第２の面における前記迂回配線用はんだボールと前記母基板の前記迂回配線用ランドとがはんだ接合されることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、ＢＧＡ型の半導体装置と母基板間に中継プリント配線基板を介挿せしめて該半導体装置を母基板に実装せしめるもので、該中継プリント配線基板は、半導体装置のはんだボール配列領域に対向する第１の面に、該半導体装置のはんだボールと同配列のランドを形成し、かつ、母基板のランド配列領域と対向する第２の面に、該母基板のランドと同配列のはんだボールを形成すると共に、第１の面の各ランドと、該各ランドに各々対応する前記第２の面の各はんだボール間をスルーホールにより電気的に導通可能可能な構造とし、更に、第１の面におけるランド配列領域内の任意のランドまたは第２の面におけるはんだボール配列領域内の任意のはんだボールから該当するランドまたははんだボール配列領域外まで延ばして形成された迂回配線パターンを有するものである。
【００２１】
かかる構造によれば、半導体装置を中継プリント配線基板を介して母基板に実装した時、中継プリント配線基板に設けた迂回配線パターンを用いて、該中継プリント配線基板の、例えば、第２の面におけるはんだボール配列領域の領域外縁より所定数内側のはんだボールである内側はんだボールを母基板上のランド配列領域外の配線パターンと接続することができ、母基板上では、該母基板におけるランド配列領域の領域外縁より所定数内側のランドである内側ランド（中継プリント配線基板の第２の面における上記内側はんだボールに対応するランド）からランド配列領域外まで引き出すための配線パターンを形成する必要がなくなり、その分だけ配線パターン効率を向上させることができる。
【００２２】
また、上記配線パターン効率の向上により、母基板におけるランド配列領域内の各ランドのランド径を小さくする必要もないので、該ランド配列領域内の各ランドと半導体装置の対応する各はんだボール間のはんだ付け性も良好に保てる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について添付図面を参照して詳細に説明する。
【００２４】
図１は、本発明に係る半導体装置実装パッケージの側面断面構造を示す概念図である。
【００２５】
このパッケージは、ＢＧＡ型半導体装置（以下、半導体装置）１０と、情報処理装置等のマザーボードであるプリント配線基板（以下、マザーボード：特許請求の範囲における母基板）３０との間に中継プリント配線基板（以下、中継基板）２０を介挿して成り、半導体装置１０とマザーボード２０は中継基板３０を介して電気的に接続される構造となっている。
【００２６】
半導体装置１０は、その裏面１０ｂ（図１において、中継基板３０に対向する面）側にリードとして用いる球状のはんだであるはんだボール１２ｂを格子状（マトリクス状）に配列したはんだボール配列領域を有している。
【００２７】
マザーボード２０と中継基板３０は、共に、ＦＲ−４などを基材とした一般的な２層以上の多層プリント配線基板であり、表裏及び内層にプリント配線パターン層を有するものである。
【００２８】
このうち、マザーボード２０は、その表面（図１において、中継基板３０に対向する面）側の層２０ａに、後述する中継基板３０のはんだボール配列領域内の各はんだボール３２ｂと同じ（半導体装置１０のはんだボール１２ｂとも同じ）格子状パターンでランド２１ａを配列したランド配列領域を有し、裏面側の層２０ｂにはプリント配線パターンが形成されている。
【００２９】
中継基板３０は、半導体装置１０と対向する面（表面：第１の面）側の層３０ａに、半導体装置１０のはんだボール１２ｂと同配列のランド３１ａを形成したランド配列領域を有すると共に、マザーボード２０と対向する面（裏面：第２の面）側の層３０ｂには、マザーボード２０のランド２１ａと同配列のはんだボール３２ｂを形成したはんだボール配列領域が設けられる。
【００３０】
また、中継基板３０において、表面側の層３０ａに形成されるランド配列領域内の各ランド３１ａと、裏面側の層３０ｂに形成されるはんだボール配列領域内の各はんだボール３２ｂとは、各々対応するもの同士が、スルーホール３３によって電気的に導通可能な構造となっている。
【００３１】
更に、中継基板３０の裏面側の層３０ｂには、はんだボール３２ｂの配列領域外に迂回配線用のはんだボール３５ｂが形成され、他方、マザーボード２０の表面側の層２０ａには、中継基板３０の裏面側の層３０ｂに設けられる上記迂回配線用はんだボール３５ｂと各々対応する配列を成す迂回配線用ランド２５ａが形成される。
【００３２】
図１における実装状態において、半導体装置１０の裏面１０ｂのはんだボール配列領域内の各はんだボール１２ｂと、中継基板２０の表面側の層２０ａのランド配列領域内の各ランド３１ａは、互いに対応するもの同士がはんだ接合されている。
【００３３】
また、マザーボート２０と中継基板３０の間では、マザーボード２０の表面側の層２０ａのランド配列領域内の各ランド２１ａ、及び該ランド配列領域外の迂回配線用ランド２５ａと、中継基板３０の裏面側の層３０ｂのはんだボール配列領域内の各はんだボール３２ｂ、及び該はんだボール配列領域外の迂回配線用はんだボール３５ｂとが互いに対応するもの同士はんだ接合されている。
【００３４】
これにより、このパッケージにおいては、半導体装置１０の各はんだボール１２ｂが、中継基板３０の表面側の層３０ａの各ランド３１ａ→各スルーホール３３→裏面側の層３０ｂの各はんだボール３２ｂ→マザーボード２０の表面側の層２０ａの各ランド２１ａを通じて当該マザーボード２０の表面側の層２０ａに形成された配線パターンと電気的に接続されている。
【００３５】
また、この時、中継基板３０の裏面側の層３０ｂの各迂回配線用はんだボール３５ｂと、マザーボード２０の表面側の層２０ａの各迂回配線用ランド２５ａとの間も電気的に接続されることになる。
【００３６】
なお、中継基板３０の裏面側の層３０ｂに形成される各迂回配線用はんだボール３５ｂは、後述するように（図５参照）、当該層３０ｂにおけるはんだボール配列領域内の当該領域外縁より所定数内側（奥側）のはんだボール３２ｂ（便宜的に内側はんだボールと呼称）から当該はんだボール配列領域外まで当該層３０ｂ上に引回し形成される迂回配線パターンと接続されている。
【００３７】
これにより、図１に示す実装状態において、半導体装置１０の裏面１０ｂにおけるはんだボール配列領域内の当該領域外縁より所定数内側の各はんだボール（内側はんだボール）１２ｂは、中継基板３０の表面側の層３０ａの対応する各ランド３１ａ→各スルーホール３３→裏面側の層３０ｂの各はんだボール（内側はんだボール）３２ｂ→迂回配線パターン→迂回配線用はんだボール３５ｂ→マザーボード２０の表面側の層２０ａの各迂回配線用ランド２５ａを通じて当該マザーボード２０の表面側の層２０ａに形成された配線パターンと電気的に接続される。
【００３８】
図２は、図１におけるパッケージの分解構造を示す概念図である。
【００３９】
また、図３は図２における矢印Ａ方向から見た半導体装置１０の裏面側の層１０ｂの外観構成を示す図である。
【００４０】
また、図４は、図２における矢印Ｂ方向から見た中継基板３０の表面側の層３０ａの外観構成を示す図であり、図５は、図２における矢印Ｃ方向から見た中継基板３０の裏面側の層３０ｂの外観構成を示す図である。
【００４１】
また、図６は、図２における矢印Ｄ方向から見たマザーボード２０の表面側の層２０ａの外観構成を示す図である。
【００４２】
図３において、半導体装置１０の裏面側の層１０ｂには、例えば、９×９のマトリクス状（格子状）の配列を成すはんだボール１２ｂが形成されている。
【００４３】
この９×９のマトリクス領域全体に相当するはんだボール配列領域１０１ｂ中には、その中心部に３×３のマトリクス配列で形成された９個のはんだボール（中心部はんだボール）１２ｂを含む中心部はんだボール配列領域１０２ｂと、該中心部はんだボール配列領域１０２ｂの外側の四辺に当たる位置に形成される各々３個ずつのはんだボール１２ｂを含む内側はんだボール配列領域１０３ｂ１，１０３ｂ２，１０３ｂ３，１０３ｂ４が存在する。
【００４４】
ここで、内側はんだボール配列領域１０３ｂ１，１０３ｂ２，１０３ｂ３，１０３ｂ４内の各はんだボール（内側はんだボール）１２ｂは、はんだボール配列領域１０１ｂの領域外縁より所定数（この例では３個分）内側（奥側）に形成されるものである。
【００４５】
図４において、中継基板３０の表面側の層３０ａには、半導体装置１０の裏面側の層１０ｂにおけるはんだボール１２ｂと同様、９×９のマトリクス状の配列を成すランド３１ａが形成されている。
【００４６】
この９×９のマトリクス領域全体に相当するランド配列領域３０１ａ中には、その中心部に３×３のマトリクス配列で形成された９個のランド（中心部ランド）３１ａを含む中心部ランド配列領域３０２ａと、該中心部ランド配列領域３０２ａの外側の四辺に当たる位置に形成される各々３個ずつのランド３１ａを含む内側ランド配列領域３０３ａ１，３０３ａ２，３０３ａ３，３０３ａ４が存在する。
【００４７】
ここで、内側ランド配列領域３０３ａ１，３０３ａ２，３０３ａ３，３０３ａ４内の各ランド（内側ランド）３１ａは、ランド配列領域３０１ａの領域外縁より所定数（この例では３個分）内側（奥側）に形成されるものである。
【００４８】
図５において、中継基板３０の裏面側の層３０ｂには、表面側の層３０ａにおけるランド配列領域３０１ａ内の各ランド３１ａと同様、９×９のマトリクス状の配列を成すはんだボール３２ｂが形成されている。
【００４９】
この９×９のマトリクス領域全体に相当するはんだボール配列領域３０１ｂ中には、その中心部に３×３のマトリクス配列で形成された９個のはんだボール（中心部はんだボール）３２ｂを含む中心部はんだボール配列領域３０２ｂと、該中心部はんだボール配列領域３０２ｂの外側の四辺に当たる位置に形成される各々３個ずつのはんだボール３２ｂを含む内側はんだボール配列領域３０３ｂ１，３０３ｂ２，３０３ｂ３，３０３ｂ４が存在する。
【００５０】
ここで、内側はんだボール配列領域３０３ｂ１，３０３ｂ２，３０３ｂ３，３０３ｂ４内の各はんだボール（内側はんだボール）３２ｂは、はんだボール配列領域３０１ｂの領域外縁より所定数（この例では３個分）内側（奥側）に形成されるものである。
【００５１】
はんだボール配列領域３０１ｂ内の各はんだボール３２ｂは、表面側の層３０ａにおける対応する各ランド３１ａとスルーホール３３により連結されている。
【００５２】
また、図５において、中継基板３０の裏面側の層３０ｂには、はんだボール配列領域３０１ｂの領域外部に各々３個ずつの迂回配線はんだボール３５ｂを形成した迂回配線はんだボール配列領域３０４ｂ１，３０４ｂ２，３０４ｂ３，３０４ｂ４が存在する。
【００５３】
そして、これら迂回配線はんだボール配列領域３０４ｂ１，３０４ｂ２，３０４ｂ３，３０４ｂ４内の各迂回配線はんだボール３５ｂと、内側はんだボール配列領域３０３ｂ１，３０３ｂ２，３０３ｂ３，３０３ｂ４内の各内側はんだボール３２ｂとの間には、各々、迂回配線パターン３９ｂが形成されている。
【００５４】
ここで、中継基板３０の裏面側の層３０ｂにおけるはんだボール配列領域３０１ｂ内の各はんだボール３２ｂと、該はんだボール配列領域３０１ｂ外の各迂回配線はんだボール３５ｂは、共に、コア材を含み、かつ半導体装置１０の裏面１０ｂのはんだボール１２ｂよりも高い融点を有する高融点はんだにより形成される。
【００５５】
図６において、マザーボード２０の表面側の層２０ａには、中継基板３０の裏面側の層３０ｂにおけるはんだボール配列領域３０１ｂ内の各はんだボール３２ｂと同様、９×９のマトリクス状の配列を成すランド２１ａが形成されている。
【００５６】
この９×９のマトリクス領域全体に相当するランド配列領域２０１ａ中には、その中心部に３×３のマトリクス配列で形成された９個のランド（中心部ランド）２１ａを含む中心部ランド配列領域２０２ａと、該中心部ランド配列領域２０２ａの外側の四辺に当たる位置に形成される各々３個ずつのランド２１ａを含む内側ランド配列領域２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４が存在する。
【００５７】
ここで、内側ランド配列領域２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４内の各ランド（内側ランド）２１ａは、ランド配列領域２０１ａの領域外縁より所定数（この例では３個分）内側（奥側）に形成されるものである。
【００５８】
また、図６において、マザーボード２０の表面側の層２０ａには、ランド配列領域２０１ａの領域外部に各々３個ずつの迂回配線ランド２５ａを形成した迂回配線ランド配列領域２０４ａ１，２０４ａ２，２０４ａ３，２０４ａ４が存在する。
【００５９】
ここで、迂回配線ランド配列領域２０４ａ１，２０４ａ２，２０４ａ３，２０４ａ４内の各迂回配線ランド２５ａは、中継基板３０の裏面側の層３０ｂにおける迂回配線はんだボール配列領域３０４ｂ１，３０４ｂ２，３０４ｂ３，３０４ｂ４内の各迂回配線はんだボール３５ｂと同配列パターンで形成されるものである。
【００６０】
また、図６において、マザーボード２０の表面側の層２０ａには、ランド配列領域２０１ａ内の該領域外縁より所定数未満だけ（この例では３個未満）内側の各ランド２１ａから該ランド配列領域２０１ａの領域外までその間のランド２１ａに干渉しないように延びる配線パターン２７ａが各々形成されると共に、更には、迂回配線ランド配列領域２０４ａ１，２０４ａ２，２０４ａ３，２０４ａ４内の各迂回配線ランド２５ａからその外側に向けて引回される迂回配線パターン２９ａが形成される。
【００６１】
この配線パターン２７ａ、２９ａは、当該マザーボード２０の層２０ａに実装する部品や各回路等と半導体装置１０の間を電気的に接続するために形成される配線パターンそのものである。
【００６２】
図３に示すはんだボール配列パターンを有する半導体装置１０を、図４、図５に示すランドあるいははんだボール配列パターンを有する中継基板３０を介して図６に示すようなランド配列パターンを有するマザーボード２０に実装して図１に示すようなパッケージに組み上げるには、まず、図７に示すように、半導体装置１０の裏面１０ｂを、中継基板３０の表面側の層３０ａに対面させ、半導体装置１０の裏面１０ｂ（図３参照）におけるはんだボール配列領域１０１ｂ、中心部はんだボール配列領域１０２ｂ、内側はんだボール配列領域１０３ｂ１，１０３ｂ２，１０３ｂ３，１０３ｂ４と、中継基板３０の表面側の層３０ａ（図４参照）におけるランド配列領域３０１ａ、中心部ランド配列領域３０２ａ、内側ランド配列領域３０３ａ１，３０３ａ２，３０３ａ３，３０３ａ４とがそれぞれ向き合うように位置合わせを行って対向する各はんだボール１２ｂと各ランド３１ａを当接させた状態で、リフローはんだ付け工程を実施する。
【００６３】
このリフローはんだ付け工程（半組上げ工程）においては、半導体装置１０の外部接続用端子である各はんだボール１２ｂと、中継基板３０の表面側の層３０ａの各ランド３１ａを当接させた状態で各はんだボール１２ｂを溶融する工程、冷却固着する工程が実施され、半導体装置１０の裏面１０ｂにおけるはんだボール配列領域１０１ｂ内の各はんだボール１２ｂと、中継基板３０の表面側の層３０ａにおけるランド配列領域３０１ａ内のａ各ランド３１ａとがはんだ接合（電気的にも接合される）された図７に示すような態様の半組上げ品を製造することができる。
【００６４】
なお、本発明において、中継基板３０の裏面側の層３０ｂにおけるはんだボール配列領域３０１ｂ内の各はんだボール３２ｂと、該はんだボール配列領域３０１ｂ外の各迂回配線はんだボール３５ｂは、共に、コア材を含み、かつ半導体装置１０の裏面１０ｂのはんだボールよりも高い融点を有する高融点はんだにより形成されているため、上記リフローはんだ付け工程において、これら各はんだボール３２ｂ及び各迂回配線はんだボール３５ｂははんだボールつぶれを起こさずに済む。
【００６５】
次に、この半組上げ品における中継基板３０の裏面側の層３０ｂにマザーボード２０の表面側の層２０ａを図８に示すように対面させ、マザーボード２０の表面側の層２０ａ（図６参照）におけるランド配列領域２０１ａ、中心部ランド配列領域２０２ａ、内側ランド配列領域２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４、迂回配線ランド配列領域２０４ａ１，２０４ａ２，２０４ａ３，２０４ａ４と、中継基板３０の裏面側の層３０ｂ（図５参照）におけるはんだボール配列領域３０１ｂ、中心部はんだボール配列領域３０２ｂ、内側はんだボール配列領域３０３ｂ１，３０３ｂ２，３０３ｂ３，３０３ｂ４、迂回配線はんだボール配列領域３０４ｂ１，３０４ｂ２，３０４ｂ３，３０４ｂ４とがそれぞれ向き合うように位置合わせを行って対向する各ランド２１ａ及び迂回配線ランド２５ａと、はんだボール３２ｂ及び迂回配線はんだボール３５ｂを当接させた状態で、はんだ付け処理（図８における完成品組上げ工程）を実施する。
【００６６】
この完成品組上げ工程でのはんだ付け処理においては、図７におけるリフローはんだ付け工程よりも高い温度でリードとしてのはんだボール３２ｂ及び迂回配線はんだボール３５ｂを溶融させ、その後、冷却して固着させる。
【００６７】
これにより、マザーボード２０の表面側の層２０ａにおけるランド配列領域２０１ａ内の各ランド２１ａ及び該領域２０１ａ外の各迂回配線ランド２５ａと、中継基板３０（図７におけるリフローはんだ付け工程を経て表面側の層３０ａに既に半導体装置１０が接合されている）の裏面側の層３０ｂにおけるはんだボール配列領域３０１ｂ内の各はんだボール３２ｂ及び該領域３０１ｂ外の迂回配線はんだボール３５ｂが各々対応するもの同士はんだ接合（電気的にも接合される）され、その結果、半導体装置１０が中継基板３０を介してマザーボード上に実装された図８に示す態様の完成品（半導体装置実装パッケージ：図１参照）を製造することができる。
【００６８】
なお、図８における完成品組上げ工程でのはんだ付け処理に先立って、既に図７に示すようなリフローはんだ付け工程が実施されているが、中継基板３０の裏面側の層３０ｂにおける各はんだボール３２ｂ及び各迂回配線はんだボール３５ｂが、共に、コア材を含む高融点のはんだで形成されていることから当該リフローはんだ付け工程ではボールつぶれを起こさないで済むようになる。
【００６９】
このため、その後、図８に示す完成品組上げ工程でのより高温度でのはんだ付け処理によってはんだ接合が完了した時には、該はんだボール３２ｂ及び迂回配線はんだボール３５ｂとマザーボード２０におけるランド２１ａ及び迂回配線ランド２５ａ間のはんだ付け性を良好に維持することができる。
【００７０】
このように、本発明では、ＢＧＡ型の半導体装置１０とマザーボード２０間に中継基板３０を介挿せしめて上記半導体装置１０をマザーボード２０に実装せしめるものである（図１参照）。
【００７１】
この場合、中継基板３０は、半導体装置１０のはんだボール１２ｂが配列された面１０ｂに対応する第１の面側の層３０ａに、該半導体装置１０のはんだボール１２ｂと同配列のランド３１ａを形成し（図４参照）、かつ、マザーボード２０のランド２１ａが配列された層２０ａと対向する第２の面側の層３０ｂには、マザーボード２０のランド２１ａと同配列を成し、第１の面側の層３０ａの各々対応するランド３１ａとスルーホール３３により電気的に導通可能なはんだボール３２ｂを形成する（図５参照）。
【００７２】
更に、中継基板２０における第２の面側の層３０ｂには、はんだボール配列領域３０１ｂ外に迂回配線はんだボール３５ｂを形成すると共に、該はんだボール配列領域３０１ｂの領域外縁より例えば３個だけ内側のはんだボールである内側はんだボール３２ｂから当該はんだボール配列領域３０１ｂ該の上記迂回配線はんだボール３５ｂまで引回しされた迂回配線パターン３９ｂを形成する（図５参照）。
【００７３】
一方で、マザーボード２０の中継基板３０の第２の面側の層３０ｂと対向する層２０ａには、図６に示すように、中継基板３０の第２の面側の層３０ｂにおけるはんだボール配列領域３０１ｂ内のはんだボール３２ｂと同配列のランド２１ａに加えて、該ランド２１ａの配列領域２０１ａの領域外に迂回配線ランド２５ａ（中継基板３０の第２の面側の層３０ｂに形成される迂回配線はんだボール３５ｂに各々対応する）を形成する。
【００７４】
これにより、半導体装置１０を中継基板３０の第１の面側の層３０ａに対面させて半導体装置１０のはんだボール配列領域１０１ｂ内の各はんだボール１２ｂと中継基板２０のランド配列領域３０１ａ内の各ランド３１ａ同士をはんだ接合すると共に、中継基板３０の第２の面側の層３０ｂをマザーボード２０のランド配列領域２０１ａが形成される面側の層２０ａに対面させて中継基板２０のはんだボール配列領域３０１ｂ内の各はんだボール３２ｂ及び該領域３０１ｂの領域外の迂回配線用はんだボール３５ｂとマザーボード２０のランド配列領域２０１ａ内の各ランド２１ａ及び該領域２０１ａの領域外の迂回配線用ランド２５ａ同士を互いにはんだ接合させた半導体装置実装状態（図１参照）においては、半導体装置１０のはんだボール配列領域１０１ｂ内の各はんだボール１２ｂが、中継基板３０の第１の面側の層３０ａの各ランド３１ａ→各スルーホール３３→第２の面側の層３０ｂの各はんだボール３２ｂ→マザーボード２０の表面側の層２０ａの各ランド２１ａを通じて当該マザーボード２０の表面側の層２０ａに形成された配線パターン２７ａと電気的に接続される。
【００７５】
また、この半導体実装状態において、半導体装置１０のはんだボール配列領域１０１ｂ内の該領域外縁より３個だけ内側の各はんだボール（内側はんだボール）１２ｂは、図９に示す実装状態における当該パッケージの要部側面構成概念図からも分かるように、中継基板３０の第１の面側の層３０ａの対応する各ランド３１ａ→各スルーホール３３→第２の面側の層３０ｂの各はんだボール（内側はんだボール）３２ｂ→迂回配線パターン３９ｂ→迂回配線はんだボール３５ｂ→マザーボード２０の表面側の層２０ａの各迂回配線ランド２５ａを通じて当該マザーボード２０の表面側の層２０ａに形成された配線パターン２９ａと電気的に接続される。
【００７６】
かかる実装構造によれば、中継基板３０の第２の面側の層３０ｂの各はんだボール（内側はんだボール）３２ｂ→迂回配線パターン３９ｂ→迂回配線はんだボール３５ｂ（以上、図５参照）→マザーボード２０の表面側の層２０ａの各迂回配線ランド２５ａ→配線パターン２９ａ（以上、図６参照）から成る迂回配線ルートは、図６に示すマザーボード２０の表面側の層２０ａにおいて、内側ランド配列領域２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４内の各内側ランド（ランド配列領域２０１ａの領域外縁から３個だけ内側の各ランド）２１ａからランド配列領域２０１ａ内をその領域外まで引回す配線パターンの代用を果たすことになる。
【００７７】
従って、中継基板３０の第２の面側の層３０ｂにおける各内側はんだボール３２ｂと迂回配線はんだボール３５ｂ間の迂回配線パターン３９ｂを含む上記迂回配線ルート有する本発明の構成においては、図６に示すマザーボード２０の表面側の層２０ａにおいて、内側ランド配列領域２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４内の各内側ランド（ランド配列領域２０１ａの領域外縁から３個だけ内側の各ランド）２１ａからランド配列領域２０１ａ内をその領域外まで引回す配線パターンの形成を不要なものとする。
【００７８】
この点に関して、従来は、図１１に示すように、マザーボード６０の表面側の層において、ランド配列領域の内部のランド（領域６０３ａ１，６０３ａ２，６０３ａ３，６０３ａ４）６１ａについても該領域外に引き出すための配線パターン６７ａを設ける必要性によって配線パターン効率が悪化せざるを得なかったが、本発明では、図６に示すように、マザーボード２０の表面側の層２０ａにおけるランド配列領域２０１ａの領域外縁から３個だけ内側の各ランド（内側ランド）２１ａからランド配列領域２０１ａ内を当該領域外まで引回す配線パターンを不要なものとし、その分だけ、当該ランド配列領域２０１ａ内における配線パターン効率を向上させることができる。
【００７９】
つまり、本発明に係わる中継基板３０を用いた半導体装置１０のマザーボード２０への実装構造によれば、マザーボード２０上だけでは配線困難なパターンの配線も中継基板３０に形成した迂回配線パターン３９ｂを介して行うことができる。
【００８０】
また、本発明に係わる実装構造によれば、中継基板３０の第２の面側の層３０ｂにおいて、はんだボール配列領域３０１ｂ外に複数の迂回配線はんだボール３５ｂを設け（図５の例では、はんだボール配列領域３０１ｂの各辺の近傍に各々３つずつ設けている）、該各迂回配線はんだボール３５ｂとはんだボール配列領域３０１ｂ内の各々異なる内側はんだボール３２ｂの間に上記迂回配線パターン３９ｂを各々形成したため、これら各迂回配線パターン３９ｂに対応してマザーボード２０上に形成される各迂回配線ランド２５ａを通じて、当該各迂回配線パターン３９ｂの接続先の各配線パターン２９ａを各方向に分散させることができる。
【００８１】
また、本発明における中継基板３０の第２の面側の層３０ｂにおける各内側はんだボール３２ｂと迂回配線はんだボール３５ｂ間の迂回配線パターン３９ｂを含む上記迂回配線ルートは、配線長も極力最短で抑えることができ、高速伝送路における信号間のスキューの問題も最小に抑えることができる。
【００８２】
なお、図６に示すマザーボード２０の表面側の層２０ａにおけるランド配列領域２０１ａの各ランド２１ａのうち、中心部ランド配列領域２０２ａ内の各ランド２１ａについては、電源用あるいはＧＮＤ用のランドとして用いられるのが一般的であるが、本発明の構造によれば、これらの各中心部ランド２１ａについても中継基板３０の第２の面側の層３０ｂ中に迂回配線パターン３９ｂを形成してマザーボード２０への迂回接続ルートを確保することも考えられる。
【００８３】
この他、本発明は、上記し、且つ図面に示す実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施できるものである。
【００８４】
例えば、上記実施例では、中継基板３０のマザーボード２０と対向する面の層３０ｂに迂回配線パターン３９ｂを形成した例を挙げたが、例えば、図１０に示すように、中継基板３０における第１の面の層３０ａにおいて、ランド配列領域３０１ａの領域外に１または複数の迂回配線ランド３５ａを形成すると共に、該ランド配列領域３０１ａの領域外縁より所定数（例えば３個だけ）内側のランドである内側ランド３２ａから当該ランド配列領域３０１ｂの領域外の上記各迂回配線ランド３５ａまで引回しされた迂回配線パターン３９ａを形成し、該各迂回配線ランド３５ａをスルーホール３５０を介して第２の面側の層３０ｂに設けた迂回配線ランド２５ａと電気的に接続する構成ようにしても良い。
【産業上の利用可能性】
【００８５】
本発明は、ＢＧＡ型の半導体装置をマザーボードに実装して成る半導体装置実装パッケージに適用でき、半導体装置のランド配列領域の領域外縁から所定数内側のランドをマザーボードに迂回接続するための迂回配線パターンを有する中継プリント配線基板を介して半導体装置をマザーボード上に実装することにより、マザーボードにおけるランド配列領域の領域外縁より所定数内側のランドである内側ランドからランド配列領域外まで引き出すための配線パターンを省略でき、その分だけ配線パターン効率を向上させることができる。
【図面の簡単な説明】
【００８６】
【図１】本発明に係る半導体装置実装パッケージの側面断面構造を示す概念図。
【図２】図１におけるパッケージの分解構造を示す概念図。
【図３】図２における矢印Ａ方向から見た半導体装置の外観構成を示す図。
【図４】図２における矢印Ｂ方向から見た中継基板の外観構成を示す図。
【図５】図２における矢印Ｃ方向から見た中継基板の外観構成を示す図。
【図６】図２における矢印Ｄ方向から見たマザーボードの外観構成を示す図。
【図７】半組上げ工程における積層状態を示す概念図。
【図８】完成品組上げ工程における積層状態を示す概念図。
【図９】中継基板介挿による半導体装置実装パッケージの要部側面構成概念図。
【図１０】別の例の中継基板介挿による半導体装置実装パッケージの要部側面構成概念図。
【図１１】従来のマザーボードにおける半導体装置対向面の外観構成を示す図。
【符号の説明】
【００８７】
１０…ＢＧＡ型半導体装置、１０ｂ…半導体装置裏面、１２ｂ…はんだボール、１０１ｂ…はんだボール配列領域、１０２ｂ…中心部はんだボール配列領域、１０３ｂ１，１０３ｂ２，１０３ｂ３，１０３ｂ４…内側はんだボール配列領域、２０…プリント配線基板（マザーボード）、２０ａ…表面側の層、２０１ａ…ランド配列領域、２０２ａ…中心部ランド配列領域、２０３ａ１，２０３ａ２，２０３ａ３，２０３ａ４…内側ランド配列領域、２０４ａ１，２０４ａ２，２０４ａ３，２０４ａ４…迂回配線用ランド配列領域、２１ａ…ランド、２５ａ…迂回配線用ランド、２７ａ…配線パターン、２９ａ…迂回配線パターン、２０ｂ…裏面側の層、３０…中継プリント配線基板（中継基板）、３０ａ…表面側の層、３０１ａ…ランド配列領域、３０２ａ…中心部ランド配列領域、３０３ａ１，３０３ａ２，３０３ａ３，３０３ａ４…内側ランド配列領域、３５ａ…迂回配線用ランド、３５０…スルーホール、３９ａ…迂回配線パターン、３１ａ…ランド、３０ｂ…裏面側の層、３０１ｂ…はんだボール配列領域、３０２ｂ…中心部はんだボール配列領域、３０３ｂ１，３０３ｂ２，３０３ｂ３，３０３ｂ４…内側はんだボール配列領域、３０４ｂ１，３０４ｂ２，３０４ｂ３，３０４ｂ４…迂回配線用はんだボール配列領域、３２ｂ…はんだボール、３３…スルーホール、３５ｂ…迂回配線用はんだボール、３９ｂ…迂回配線パターン
【図１】
2006261543.tif 000003
【図２】
2006261543.tif 000004
【図３】
2006261543.tif 000005
【図４】
2006261543.tif 000006
【図５】
2006261543.tif 000007
【図６】
2006261543.tif 000008
【図７】
2006261543.tif 000009
【図８】
2006261543.tif 000010
【図９】
2006261543.tif 000011
【図１０】
2006261543.tif 000012
【図１１】
2006261543.tif 000013