(57)【要約】【課題】情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置および電力制御方法を提供する。【解決手段】情報処理装置１０の消費電力がＰｕ１より小さい場合は、サブバッテリ１２のみを放電してシステムが動作され、情報処理装置１０の消費電力がＰｕ１以上になった場合に、メインバッテリ１１とサブバッテリ１２との同時放電を行う。さらに情報処理装置１０の消費電力がＰｕ２以上になった場合にＣＰＵ２１のスロットリング処理を行う。ＣＰＵ２１のスロットリング処理を行い情報処理装置１０の消費電力が低下してＰｄ２より小さくなった場合に、ＣＰＵ２１のスロットリング処理を解除する。この状態から、さらに消費電力がＰｕ１より小さくなった場合は、メインバッテリ１１とサブバッテリ１２との同時放電からサブバッテリ１２のみの放電へ切り替える。【選択図】      図４
2006099292.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を収納する本体と、
前記本体に電気的に接続され、充放電可能な第１の二次電池と、
前記本体に電気的に接続され、充放電可能な第２の二次電池と、
前記電子部品で消費される消費電力を検出する検出部と、
前記検出部により検出された前記消費電力が予め定められた閾値より小さい場合は前記第１の二次電池のみを放電させ、前記消費電力が前記閾値以上の場合には前記第１の二次電池と前記第２の二次電池とを放電させる放電制御部と
を具備することを特徴とする情報処理装置。
【請求項２】
ＣＰＵと
前記ＣＰＵ及び電子部品を収納する本体と、
前記本体に電気的に接続され、充放電可能な第１の二次電池と、
前記本体に電気的に接続され、充放電可能な第２の二次電池と、
前記ＣＰＵおよび前記電子部品で消費される消費電力を検出する検出部と、
前記消費電力に基づく動作制御の判断に用いられる第１の閾値と前記第１の閾値より大きい第２の閾値とを記憶する記憶部と、
前記検出部により検出された前記消費電力が前記第１の閾値より小さい場合は前記第１の二次電池のみを放電させ、前記消費電力が前記第１の閾値以上で且つ前記第２の閾値より小さい場合には前記第１の二次電池と前記第２の二次電池とを放電させ、前記消費電力が前記第２の閾値以上の場合は前記第１の二次電池と前記第２の二次電池とを放電させ且つ前記ＣＰＵの消費電力を低下させる指示を出力する制御部と、
を具備することを特徴とする情報処理装置。
【請求項３】
前記ＣＰＵは、前記ＣＰＵの消費電力を低下させる指示に基づき、前記ＣＰＵの動作クロックを低下させることを特徴とする請求項２に記載の情報処理装置。
【請求項４】
本体と、
前記本体に電気的に接続され、充放電可能な第１の二次電池と、
前記本体に電気的に接続され、充放電可能な第２の二次電池と、
前記第１の二次電池と前記第２の二次電池とを同一時間に放電させる第１の設定と、前記第１の二次電池のみを放電させる第２の設定とを設定可能な設定部と、
前記設定部で設定された設定情報を記憶する記憶部と、
前記記憶部に記憶された設定情報に基づいて前記第１の二次電池と前記第2の二次電池との放電制御を行う制御部と
を具備することを特徴とする情報処理装置。
【請求項５】
前記情報処理装置はさらに、
ＣＰＵと、
前記本体に収納されている電子部品で消費される消費電力を検出する検出部と、
前記検出部により検出された前記消費電力が予め定められた閾値以上の場合で、前記記憶部に前記第１の設定が記憶されている場合は前記第１の二次電池と前記第２の二次電池を放電させ、前記第２の設定が記憶されている場合は前記第１の二次電池のみを放電させて前記ＣＰＵの消費電力を低下させる指示を出力する制御部と、
を具備することを特徴とする請求項４に記載の情報処理装置。
【請求項６】
電子部品を収納する本体と、
前記本体に電気的に接続され、充放電可能な第１の二次電池と、
前記本体に電気的に接続され、充放電可能な第２の二次電池と、
クロック信号により動作されるＣＰＵと、
前記電子部品で消費される消費電力を検出する検出部と、
前記第１の二次電池と前記第２の二次電池とを同一時間に放電させる第１の設定と、前記第１の二次電池のみを放電させる第２の設定とを設定可能な設定部と、
前記設定部で設定された設定情報を記憶する記憶部と、
前記検出部により検出された前記消費電力が予め定められた閾値以上の場合で、前記記憶部に前記第１の設定が記憶されている場合は前記第１の二次電池と前記第２の二次電池を放電させ、前記第２の設定が記憶されている場合は前記第１の二次電池のみを放電させて前記ＣＰＵの消費電力を低下させる指示を出力する制御部と、
を具備することを特徴とする情報処理装置。
【請求項７】
充放電可能な第１の二次電池と第２の二次電池とを電気的に接続可能な情報処理装置の電力制御方法において、
前記情報処理装置の消費電力を検出し、
検出された前記消費電力が予め定められた閾値より小さい場合は前記第１の二次電池のみを放電させ、前記消費電力が前記閾値以上の場合には前記第１の二次電池と前記第２の二次電池とを放電させること
を特徴とする電力制御方法。
【請求項８】
充放電可能な第１の二次電池と第２の二次電池とを電気的に接続可能な情報処理装置の電力制御方法において、
前記情報処理装置で消費される消費電力を検出し、
検出された前記消費電力が予め定められた第１の閾値より小さい場合は前記第１の二次電池のみを放電させ、前記消費電力が前記第１の閾値以上で且つ前記第１の閾値より大きい第２の閾値より小さい場合には前記第１の二次電池と前記第２の二次電池とを放電させ、前記消費電力が前記第２の閾値以上の場合は前記第１の二次電池と前記第２の二次電池とを放電させ且つ前記情報処理装置が具備するＣＰＵの消費電力を低下させる指示を出力する
ことを特徴とする電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池で動作可能な情報処理装置に係り、特に複数の二次電池からの電源供給を受けることが可能な情報処理装置に関する。
【背景技術】
【０００２】
近年、ノート型パソコン（以下、パソコンと称す）のような情報処理装置は、薄型軽量化が進んでおり、パソコンの筐体は小さくなる一方、パソコンが搭載する機能は多様化し、且つ年々パソコンに搭載されるＣＰＵの周波数は向上されこれに伴い消費電力も増加の一途をたどっている。
【０００３】
これらのパソコンには商用電源の供給無しでも使用可能とするために、通常、充放電可能なバッテリが具備されている。従来、このようなバッテリはパソコンの全体の最大消費電力を見積もりして、それに見合うバッテリを具備させるように設計されていた。また、最近では、長時間駆動を可能とするために、メインバッテリとサブバッテリという２つのバッテリを搭載可能なパソコンも世に出回っている。
【０００４】
また、近年におけるパソコンの機能性能の向上は著しく、特にＣＰＵに関しては、年々クロックスピードが向上することにより、その処理能力が向上し、パソコンの消費電力増加の一因となっている。これにより、パソコンに搭載するバッテリも高容量のものが必要になってくるが、コストや筐体サイズの制限により、パソコンの消費電力に見合うだけの高容量バッテリを搭載できない場合も少なくない。
【０００５】
また、システム内の各負荷毎にスイッチを設け、複数のバッテリからの電源供給を各負荷に対するスイッチを制御することで行う技術が存在している（特許文献１）。
【特許文献１】特開平８−１２９４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の場合、強制的にパソコンの消費電力を抑える必要があり、その中でもＣＰＵクロックを間欠的に止めてＣＰＵの平均消費電力を抑える技術（以後、スロットリングと称す）などを用いるが、この技術を用いるとＣＰＵのクロックが低下することになり処理能力も低下するという弊害もある。
【０００７】
一方サブバッテリを搭載可能なパソコンについて考えるとメインバッテリとサブバッテリとを同時に放電させることにより、等価的に高容量バッテリとして電力を供給することが可能であるため、スロットリングにより消費電力を下げることなく、パソコンを使用できる。しかし、このようなサブバッテリは、ＯＤＤやＴＶチューナなど他の拡張デバイスもと挿入可能な共用スペースに択一的に装着される場合が多いため、ＯＤＤやＴＶチューナが使用されている時は、サブバッテリはパソコンに装着されないため、パソコンへ供給可能な電力は低下する。これとは別に、サブバッテリから先に放電を行い、サブバッテリが空になったらメインバッテリの放電へ切り替える方方もあるが、サブバッテリを抜いてもメインバッテリの残量が残るメリットはあるものの、高負荷のアプリケーションを動作させようとする場合スロットリングが開始される可能性があり、この場合処理能力が低下することになる。
【０００８】
また、特許文献１に記載の技術では負荷の電流量に応じて、接続されているバッテリ残量が多いバッテリを割り当てなおすというだけの技術であるとともに、各負荷毎にスイッチを設けることで回路構成が複雑になるという短所もある。
【０００９】
本発明は上記実情に鑑みてなされたものであり、複数のバッテリを着脱可能に接続可能な情報処理装置において、情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置および電力制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１に係る発明では、電子部品を収納する本体と、本体に電気的に接続され、充放電可能な第１の二次電池と、本体に電気的に接続され、充放電可能な第２の二次電池と、電子部品で消費される消費電力を検出する検出部と、検出部により検出された消費電力が予め定められた閾値より小さい場合は第１の二次電池のみを放電させ、消費電力が閾値以上の場合には第１の二次電池と第２の二次電池とを放電させる放電制御部とを具備することを特徴とする。
【００１１】
このような構成により情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置を提供することが可能である。
【００１２】
また、請求項２に係る発明では、ＣＰＵとＣＰＵ及び電子部品を収納する本体と、本体に電気的に接続され、充放電可能な第１の二次電池と、本体に電気的に接続され、充放電可能な第２の二次電池と、ＣＰＵおよび電子部品で消費される消費電力を検出する検出部と、消費電力に基づく動作制御の判断に用いられる第１の閾値と第１の閾値より大きい第２の閾値とを記憶する記憶部と、検出部により検出された消費電力が第１の閾値より小さい場合は第１の二次電池のみを放電させ、消費電力が第１の閾値以上で且つ第２の閾値より小さい場合には第１の二次電池と第２の二次電池とを放電させ、消費電力が第２の閾値以上の場合は第１の二次電池と第２の二次電池とを放電させ且つＣＰＵの消費電力を低下させる指示を出力する制御部と、を具備することを特徴とする。
【００１３】
このような構成により情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置を提供することが可能である。
【００１４】
情報処理装置。
【００１５】
また請求項４に係る発明では、本体と、本体に電気的に接続され、充放電可能な第１の二次電池と、本体に電気的に接続され、充放電可能な第２の二次電池と、第１の二次電池と第２の二次電池とを同一時間に放電させる第１の設定と、第１の二次電池のみを放電させる第２の設定とを設定可能な設定部と、設定部で設定された設定情報を記憶する記憶部と、記憶部に記憶された設定情報に基づいて第１の二次電池と第2の二次電池との放電制御を行う制御部とを具備することを特徴とする。
【００１６】
このような構成により情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置を提供することが可能である。
【００１７】
また請求項７に係る発明では、充放電可能な第１の二次電池と第２の二次電池とを電気的に接続可能な情報処理装置の電力制御方法において、情報処理装置の消費電力を検出し、検出された消費電力が予め定められた閾値より小さい場合は第１の二次電池のみを放電させ、消費電力が閾値以上の場合には第１の二次電池と第２の二次電池とを放電させることを特徴とする。
【００１８】
このような構成により情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置の電力制御方法を提供することが可能である。
【００１９】
さらに、請求項８に係る発明では、充放電可能な第１の二次電池と第２の二次電池とを電気的に接続可能な情報処理装置の電力制御方法において、情報処理装置で消費される消費電力を検出し、検出された消費電力が予め定められた第１の閾値より小さい場合は第１の二次電池のみを放電させ、消費電力が第１の閾値以上で且つ第１の閾値より大きい第２の閾値より小さい場合には第１の二次電池と第２の二次電池とを放電させ、消費電力が第２の閾値以上の場合は第１の二次電池と第２の二次電池とを放電させ且つ情報処理装置が具備するＣＰＵの消費電力を低下させる指示を出力することを特徴とする。
【００２０】
このような構成により情報処理装置で消費される電力に応じて情報処理装置内の消費電力を適切に制御することが可能な情報処理装置の電力制御方法を提供することが可能である。
【発明の効果】
【００２１】
複数のバッテリを着脱可能に接続可能な情報処理装置において、情報処理装置で消費される電力に応じて複数のバッテリからの供給電力を適切に制御することが可能な情報処理装置および電力制御方法を実現する。
【発明を実施するための最良の形態】
【００２２】
本発明に係る情報処理装置の第一の実施形態について、以下図面を参照して説明する。
【００２３】
図１は本発明の実施形態に係る情報処理装置の斜視図である。この情報処理装置１０は、情報処理装置１０は図に示すようにメインバッテリ１１とサブバッテリ１２とが電気的に接続可能であり、この二つのバッテリからの放電される電力に基づいて動作可能である。この情報処理装置１０は一般的なノートブックタイプのパソコンであり、ここではバッテリ駆動可能なノートブックタイプのパソコンを例に説明する。
【００２４】
情報処理装置１０の本体１３上面にはユーザからの情報が入力されるキーボード１４が配置され、本体１３の後端には表示部１５が回動可能に接続されている。表示部１５はデータを表示するデバイスであるLCD１６が配設されている。表示部１５はキーボード１４を覆う閉位置とキーボードを１４を使用可能な状態である開位置との間で回動可能である。
【００２５】
続いて図２に本実施形態に係る情報処理装置のハードウェア構成図を示す。
【００２６】
この情報処理装置１０には、図示するように、ＣＰＵ２１、グラフィック・メモリコントローラハブ２２、メモリ（主記憶装置）２３、グラフィックコントローラ２４、Ｉ／Ｏハブ２５、ＢＩＯＳ−ＲＯＭ２６、ハードディスクドライブ（ＨＤＤ）２７、エンベッテッドコントローラ・キーボードコントローラ（以後、ＥＣ／ＫＢＣと称す）２８、キーボード１４、メインバッテリ１１、サブバッテリ１２等を備えている。
【００２７】
ＣＰＵ２１は、情報処理装置１０全体の動作制御およびメモリ２３の内容を参照し、それに基づきデータ処理等を実行するデバイスである。また、図示はしないが、このＣＰＵ２１は外部にクロックジェネレータから供給されるクロックで動作され、このクロックジェネレータからの供給クロックは間欠的に供給することも可能である。
【００２８】
メモリ２３は、オペレーティングシステム（以後、OSと称す）や、実行アプリケーションなどが記憶され、CPU２１の指示により、データの読出し／書き込みが実行される。
【００２９】
グラフィックコントローラ２４は、ＶＲＡＭ２４１と接続されている。ＣＰＵ２１が実行するＯＳの制御の下に、表示部１５に設けられるＬＣＤ１６の表示駆動制御を行うとともに、図示しないＣＲＴ端子、ＤＶＩ端子、ＴＶ端子等、各種外部ディスプレイの接続インタフェースを介して接続された外部表示デバイスを表示駆動制御する。
【００３０】
ＶＲＡＭ２４１は、グラフィックコントローラ２４により制御されるメモリデバイスであり、ＬＣＤ１６に表示される表示データを一時格納する。グラフィックコントローラ２４により、グラフィック・メモリコントローラハブ２２から送信される映像データの書込み／読み出しが行われる。
【００３１】
Ｉ／Ｏハブ２５は、Ｉ／Ｏハブ１５に接続されるＬＰＣ（Ｌｏｗ  Ｐｉｎ  Ｃｏｕｎｔ）バス上のデバイスと、グラフィック・メモリコントローラハブ２２との間のデータ変換等を行うブリッジ回路であり、各種Ｉ／Ｏコントローラが内蔵されている。
【００３２】
ＢＩＯＳ−ＲＯＭ２６は、パソコン内の各種ハードウェアをアクセスするファンクション実行ルーチンを体系化したプログラムであり、プログラムが書き換え可能なようにフラッシュＲＯＭにより構成されている。情報処理装置１０の起動時に、各種ハードウェアの初期化を実行したり、起動時にＢＩＯＳ−ＲＯＭ２６の一部のプログラムがメモリ２３へコピーされ、ＯＳ実行中にも各種ハードウェアへの入出力制御を行う。
【００３３】
ＨＤＤ２７は、データを記憶する不揮発性記憶デバイスであり、情報処理装置１０の電源が切断されている状態でもデータを保持可能である。このＨＤＤ２７には、ＯＳや、各種アプリケーション、ドライバ、ユーティリティソフト、音楽や映像などのコンテンツデータが記憶されており、これらのデータはＣＰＵ２１により適宜メモリ２３へ読み出され、読み出されたデータはＣＰＵ２１によってさらに処理される。
【００３４】
ＥＣ／ＫＢＣ２８は、ＣＰＵ２１によってリード／ライト可能な複数のレジスタ２８１を内蔵している。このレジスタ２８１を使用することにより、ＣＰＵ２１と、ＥＣ／ＫＢＣ２８に接続されたデバイスとの間の通信が可能となる。このレジスタ２８１には、バッテリの放電ステータスの情報や、メインバッテリ１１とサブバッテリ１２との放電切替の閾値となる消費電力の値などバッテリ制御に関する情報が格納されている。これについては後述する。また、キーボードコントローラの機能も内蔵されており、ＥＣ／ＫＢＣ２８に接続されるキーボード１４から入力される信号の処理が行われ、上位のデバイス（ＣＰＵ２１等）へ通知する。
【００３５】
ＥＣ／ＫＢＣ２８には、さらにパワーサプライコントローラ（以後、ＰＳＣと称す）２９が接続されている。ＰＳＣ２９は、情報処理装置１０全体の電源制御を行っており、二次電池であるメインバッテリ１１、サブバッテリ１２や外部電源となるＡＣアダプタ３０からの電源供給を情報処理装置１０内のデバイスへ供給する。また、バッテリの充放電制御を行い、メインバッテリ１１及びサブバッテリ１２の残量監視なども行う。また、ＡＣアダプタ３０から電源供給を受けている場合は、メインバッテリ１１及びサブバッテリ１２の残量に応じて充電制御を行う。
【００３６】
また、ＥＣ／ＫＢＣ２８とＰＳＣ２９との間には、電流検出回路３１が設けられており、この電流検出により、情報処理装置１０の消費電力を算出することが可能である。
【００３７】
続いて、図３に本実施形態に係る主要ハードウェアの簡略構成図を示す。なお、この図３では、実線は物理的結合を示し破線は指示系統を示すものとする。
【００３８】
ＥＣ／ＫＢＣ２８はメインバッテリ１１及びサブバッテリ１２からの放電出力のスイッチング制御を行う。また、電流検出回路３１を介して、バッテリから出力されている電流値を読み、現在の消費電力を算出する。この算出した電力と、レジスタ２８１に記憶されている閾値電力との比較を行い、比較結果に応じてスイッチ５１、５２の制御を行いメインバッテリ１１とサブバッテリ１２との併用または片方からのみの放電を制御する。
【００３９】
メインバッテリ１１及びサブバッテリ１２から放電された電力はＤＣ／ＤＣコンバータ５３，５４により、電力供給先のデバイスに応じた電圧に適宜変換されたあと各デバイスへ供給される。
【００４０】
また、ＥＣ／ＫＢＣ２８はバッテリの放電電力、情報処理装置１０の消費電力とを比較して、バッテリからの放電電力が情報処理装置１０で必要とされる電力を供給できない場合は、ＣＰＵ２１に対してスロットリングを行う指示を出力する。
【００４１】
ＥＣ／ＫＢＣ２８が有するレジスタ２８１には、図３に示すように「Ｆｂｔ」、「Ｐｕ１」、「Ｐｄ１」、「Ｐｕ２」、「Ｐｄ２」、「Ｆｔｈ」の値が格納されている。
【００４２】
「Ｆｂｔ」はバッテリの放電ステータスを示す値が格納される。これは例えば、（１）メインバッテリ１１のみが放電している場合、（２）サブバッテリ１２のみが放電している場合、（３）メインバッテリ１１とサブバッテリ１２との両方が放電している場合、の３種類の放電ステータスを識別するものであり、本実施形態では、サブバッテリ１２のみが放電している場合は“０”を示し、メインバッテリ１１のみが放電している場合は“１”を示し、メインバッテリ１１とサブバッテリ１２との両方が放電している場合は“２”を示すものとする。
【００４３】
「Ｐｕ１」はバッテリ１個のみが放電している場合の供給電力の上限閾値であり、「Ｐｄ１」はバッテリ１個のみが放電している場合の消費電力の下限閾値である。ここでは、上限閾値とは、情報処理装置１０で消費される電力が、バッテリが供給可能な電力を上回る値を示し、下限閾値とは、情報処理装置１０で消費される電力が低く、バッテリの放電制御やＣＰＵ２１のスロットリングを行わなくても良い場合の情報処理装置１０の消費電力の値を言う。本実施形態では、Ｐｕ１の値として６５ワット（Ｗ）、Ｐｄ１の値として５０ワット（Ｗ）が設定されているものとする。
【００４４】
「Ｐｕ２」はバッテリ２個（メインバッテリ＋サブバッテリ）両方を放電している場合の消費電力の上限閾値であり、「Ｐｄ２」はバッテリ２個（メインバッテリ＋サブバッテリ）両方を放電している場合の消費電力の下限閾値である。本実施形態では、Ｐｕ２の値として１３０ワット（Ｗ）、Ｐｄ２の値として１００ワット（Ｗ）が設定されているものとする。
【００４５】
「Ｆｔｈ」はＣＰＵ２１がスロットリングを行っているか否かを示す情報を記憶している。ここでは、スロットリングを行っている場合は“１”、スロットリングを行っていない場合は“０”を示す。本実施形態では、スロットリング間隔として５０％が設定されている。この、５０％というのは、クロック供給とクロック停止との時間間隔が１対１の割合であることを意味する。
【００４６】
続いて、図４を用いて、本実施形態に係る情報処理装置１０のバッテリ供給制御の概略について説明する。
【００４７】
図４は本実施形態に係る情報処理装置の消費電力に応じたシステムの状態遷移図を示す。図４の(ａ)はメインバッテリとサブバッテリとの両方の放電が可能な場合の情報処理装置の消費電力に応じたシステムの遷移図を示し、図４の(ｂ)はメインバッテリのみが放電可能な場合の情報処理装置の消費電力に応じたシステムの遷移図を示す。
【００４８】
まず、メインバッテリ１１とサブバッテリ１２とが放電可能な状態にある場合について図４の(a)を用いて説明する。情報処理装置１０の消費電力がＰｕ１より小さい場合は、サブバッテリ１２のみを放電しシステムが動作され、情報処理装置１０の消費電力がＰｕ１以上になった場合に、メインバッテリ１１とサブバッテリ１２との同時放電を行う。
【００４９】
情報処理装置１０の消費電力がＰｕ２以上になった場合にＣＰＵ２１のスロットリング処理を行う。ＣＰＵ２１のスロットリング処理を行い情報処理装置１０の消費電力が低下してＰｄ２より小さくなった場合に、ＣＰＵ２１のスロットリング処理を解除する。この状態から、さらに消費電力がＰｕ１より小さくなった場合は、メインバッテリ１１とサブバッテリ１２との同時放電からサブバッテリ１２のみの放電へ切り替える。
【００５０】
次に、サブバッテリ１２が接続されていない場合や、サブバッテリ１２の残量が無い場合について図４の（ｂ）を用いて説明する。
【００５１】
この場合は、電力供給源はメインバッテリ１１のみとなる。この場合、メインバッテリ１１から電力を供給するが、情報処理装置１０の消費電力がＰｕ１以上になった場合にＣＰＵ２１のスロットリング処理を行う。つまり、Ｐｕ１は、単一バッテリ動作時はスロットリング開始の閾値となる。ＣＰＵ２１のスロットリングを行い、消費電力が低下した場合でＰｄ１より小さくなった場合にＣＰＵ２１のスロットリングを解除する。
【００５２】
次に図５乃至図８を用いて、図４を用いて説明した情報処理装置１０の制御処理を説明する。
【００５３】
図５に本実施形態に係る情報処理装置の制御フローチャートを示す。
【００５４】
まずＰＳＣ２９を介してＡＣアダプタ３０が接続されているか否かを判断する（ステップＳ１０１）。ＡＣアダプタ３０が接続されていない場合（ステップＳ１０１のＮＯ）は、次にサブバッテリ１２が接続されているか否かを判断する（ステップＳ１０２）。サブバッテリ１２が接続されている場合は（ステップＳ１０２のＹＥＳ）、サブバッテリ１２の放電を行い（スイッチ５２をＯＮする）、Ｆｂｔの値を“０”にセットする（ステップＳ１０３）。
【００５５】
次にサブバッテリ１２の残量が残っている場合は（ステップＳ１０４のＹＥＳ）、電流検出回路３１を介して電流値“Ｉ”を読み取る。ＥＣ／ＫＢＣ２８はこの読み取った電流値から電力値を算出する（ステップＳ１０５）。
【００５６】
次に、現在のバッテリの放電状況をＦｂｔの値から判別し（ステップＳ１０６）、Ｆｂｔの値に応じて次ぎのステップＡ、Ｂ、Ｃへ移る。
【００５７】
なお、ステップＳ１０４において、サブバッテリ１２の残量が無い場合は（ステップＳ１０４のＮＯ）、メインバッテリ１１へ切替、“Ｆｂｔ”の値を“１”にセットする（ステップＳ１０７）。また、ステップＳ１０２において、サブバッテリ１２の接続を検出できなかった場合は（ステップＳ１０２のＮＯ）、メインバッテリ１１を使用する（ステップＳ１０７）。その後、ステップＳ１０５の処理に移る。
【００５８】
次に、サブバッテリ１２のみが放電している場合、つまりＦｂｔが０にセットされている場合について図６を用いて説明する。図６はサブバッテリのみが放電している場合の情報処理装置制御のフローチャートを示す。
【００５９】
まずシステム平均消費電力が予め設定された“Ｐｕ１”の値を超えたか否かを判断する（ステップＳ２０１）。これは図４のステップＳ１０５において算出された電力値などと比較されてもいいし、ＣＰＵの電力モニタリングなどの値を用いても良い。モニタ間隔は適宜設定可能であり、１０秒間の平均消費電力であったり、２０秒間の平均消費電力を用いることができる。ここで、平均消費電力“Ｐａｖｇ”が“Ｐｕ１”を越えている場合（ステップＳ２０１）、メインバッテリ１１の放電も行い（スイッチ５１をＯＮ）、“Ｆｂｔ”の値を“２”にセットする。
【００６０】
また、ステップＳ２０１において平均消費電力“Ｐａｖｇ”の値が“Ｐｕ１”を超えていない場合（ステップＳ２０１のＮＯ）、“Ｐａｖｇ”と“Ｐｄ１”とを比較する（ステップＳ２０３）。
【００６１】
平均消費電力“Ｐａｖｇ”が“Ｐｄ１”より小さい場合（ステップＳ２０３のＹＥＳ）、スロットリングを行っているか否かの状態を示す“Ｆｔｈ”の値を参照する（ステップＳ２０４）。ここで、スロットリング中であることを示すＦｔｈ＝１である場合は（ステップＳ２０４のＹＥＳ）、平均消費電力“Ｐａｖｇ”が“Ｐｄ１”より小さくなったと判断され、スロットリングを停止する指示を出し、“Ｆｔｈ”に“０”をセットする（ステップＳ２０５）。
【００６２】
上記処理中、平均消費電力“Ｐａｖｇ”が“Ｐｕ１”と“Ｐｄ１”との間にある場合や（ステップＳ２０１のＮＯの後、ステップＳ２０３のＮＯ）、“Ｐｄ１”より小さいがスロットリングが行われていない状態である場合（ステップＳ２０１のＮＯの後、ステップＳ２０３のＹＥＳの後、ステップＳ２０４のＮＯ）は、本実施形態では特に処理を行わない。
【００６３】
続いて、メインバッテリ１１のみが放電している場合、つまり“Ｆｂｔ”の値が“１”にセットされている場合について図７を用いて説明する。
【００６４】
図７はメインバッテリのみが放電している場合の情報処理装置の制御フローチャートを示す。
【００６５】
メインバッテリ１１のみを放電している場合で、平均消費電力“Ｐａｖｇ”が予め設定された“Ｐｕ１”の値を超えたか否かを判断する（ステップＳ３０１）。これは上述のステップＳ１０５と同様に、電流検出回路３１を介して検出した電流値を参照して算出された電力値と比較されてもいいし、ＣＰＵの電力モニタリングなどの値を用いても良い。ここで、平均消費電力“Ｐａｖｇ”が“Ｐｕ１”を越えている場合（ステップＳ３０１）、ＣＰＵ２１へスロットリングを実行させるべくＣＰＵ２１へスロットリング実行の指示を出す。この指示系統は実際には間に介在するＩ／Ｏハブ２５やグラフィック・メモリコントローラハブ２２を介して指示が出される。このＣＰＵスロットリング開始に伴い、レジスタ２８１のＦｔｈの値を“１”にセットする（ステップＳ３０２）。
【００６６】
次にステップＳ３０１において、平均消費電力“Ｐａｖｇ”と“Ｐｄ１”とを比較する（ステップＳ３０３）。“Ｐａｖｇ”が“Ｐｄ１”より小さい場合は（ステップＳ３０３のＹＥＳ）、ＣＰＵ２１がスロットリング中であるか否かの状態を示す“Ｆｔｈ”の値を参照する（ステップＳ３０４）。ここで、スロットリング中であることを示すＦｔｈ＝１である場合は（ステップＳ３０４のＹＥＳ）、平均消費電力“Ｐａｖｇ”が“Ｐｄ１”より小さくなったと判断され、スロットリングを停止する指示を出し、“Ｆｔｈ”に“０”をセットする（ステップＳ３０５）。
【００６７】
上記処理中、平均消費電力“Ｐａｖｇ”が“Ｐｕ１”と“Ｐｄ１”との間にある場合や（ステップＳ３０１のＮＯの後、ステップＳ３０３のＮＯ）、“Ｐｄ１”より小さいがスロットリングが行われていない状態である場合（ステップＳ３０１のＮＯの後、ステップＳ３０３のＹＥＳの後、ステップＳ３０４のＮＯ）は特に処理を行わない。
【００６８】
続いて、メインバッテリ１１とサブバッテリ１２との両方が放電されている場合、つまりＦｂｔ＝２にセットされている場合について図８を用いて説明する。
【００６９】
図８は、メインバッテリとサブバッテリとの両方が放電さている場合の情報処理装置の制御フローチャートを示す。
【００７０】
この場合は、バッテリ２つが放電されているので、電力の判断閾値として“Ｐｕ２”と“Ｐｄ２”とが用いられる。
【００７１】
まずシステム平均消費電力“Ｐａｖｇ”が予め設定された“Ｐｕ２”の値を超えたか否かを判断する。ここで、平均消費電力“Ｐａｖｇ”が“Ｐｕ２”を超えていた場合（ステップＳ４０１のＹＥＳ）はＣＰＵ２１へスロットリングを実行させるべくＣＰＵ２１へスロットリング実行の指示を出す。この指示系統は実際には間に介在するＩ／Ｏハブ２５やグラフィック・メモリコントローラハブ２２を介して指示が出される。このスロットリング開始に伴い、レジスタ２８１の“Ｆｔｈ”の値を“１”にセットする（ステップＳ４０２）。
【００７２】
平均消費電力“Ｐａｖｇ”が“Ｐｕ２”より小さい場合は（ステップＳ４０１のＮＯ）、次に平均消費電力が“Ｐｄ２”より小さいか否かの判断を行う（ステップＳ４０３）。ここで、平均消費電力“Ｐａｖｇ”が“Ｐｄ２”より小さい場合は（ステップＳ４０３のＹＥＳ）、次にＣＰＵ２１がスロットリング中であるか否かを判断するため“Ｆｔｈ”の値を参照する（ステップＳ４０４）。
【００７３】
“Ｆｔｈ”の値が、ＣＰＵ２１がスロットリング中であることを示す“１”であった場合は、現在は充分い消費電力が低下したものと判断してＣＰＵ２１のスロットリングを解除すべく、ＣＰＵ２１へスロットリング停止の指示を出して、Ｆｔｈの値を“０”にセットする（ステップＳ４０５）。次に平均消費電力“Ｐａｖｇ”が“Ｐｕ１”より小さいか否かを判断する（ステップＳ４０６）。“Ｐａｖｇ”が“Ｐｕ１”より小さい場合は、メインバッテリ１１とサブバッテリ１２との同時放電状態を停止して、サブバッテリ１２のみの放電へ切り替え、これに伴いバッテリステータス“Ｆｂｔ”を“０”にセットする。
【００７４】
上述のように本実施形態では、情報処理装置１０の消費電力が多くなった場合に、２つのバッテリの併用を行い、それでも消費電力に足りない場合はＣＰＵ２１のスロットリングを行う例を示した。次に第２の実施形態として、情報処理１おの動作モードをＣＰＵスロットリング優先か、２バッテリ併用かを選択できるようにする例について説明する。
【００７５】
図９に第２の実施形態に係る情報処理装置の動作モード設定画面例を示す。
【００７６】
ウインドウ６１は、ＬＣＤ１６上に表示される設定画面である。この画面では、パフォーマンスモード６２とエコモード６３との２種類のモードが設定可能となっている。パフォーマンスモード６２はメインバッテリ１１とサブバッテリ１２との併用を優先し、ＣＰＵ２１の処理能力をできるだけ落とさない設定である。一方エコモードは、ＣＰＵ２１のスロットリング処理を優先し、メインバッテリ１１とサブバッテリ１２との併用は行わない。つまり、処理能力は落ちるが、情報処理装置１０の使用可能時間はパフォーマンスモード６２に比べ長くなる。このエコモード６３では、まずサブバッテリ１２の放電を行い、サブバッテリ１２を放電しきったら、メインバッテリ１１へ切り替え、バッテリの放電をシーケンシャルに行う。
【００７７】
ユーザは、自分の使用環境や好みに応じて２つのラジオボタン６４、６５のいずれかをチェックして、「ＯＫ」ボタン６６を押すことで設定完了となる。このウインドウ６１で設定された値は、ＥＣ／ＫＢＣ２８のレジスタ２８１に“ＭＯＤ”という値として記憶される。本実施形態では、パフォーマンスモードの場合は“０”が記憶され、エコモードの場合は“１”が記憶されるものとする。
【００７８】
続いて本実施形態に係る情報処理装置の制御フローチャートを示す。
【００７９】
ステップＳ５０１乃至ステップＳ５０５までは、図５で示したステップＳ１０１乃至ステップＳ１０５と同様であるため説明を省略する。
【００８０】
ステップＳ５０６において、レジスタ２８１に記憶されている“ＭＯＤ”の値を判別する。ここで“ＭＯＤ”の値が“０”の場合（ステップＳ５０６のＹＥＳ）、つまりパフォーマンスモードが選択されている場合はバッテリのステータス“Ｆｂｔ”の値を参照し、第１の実施形態と同様の処理が行われる。
【００８１】
ステップＳ５０６において“ＭＯＤ”の値が１である場合（ステップＳ５０６のＮＯ）、つまりエコモードが選択されている場合は平均消費電力“Ｐａｖｇ”が“Ｐｕ１”であるか否か判断し（ステップＳ５０８）、平均消費電力がＰｕ１以上：藤本である場合はＣＰＵ２１に対しスロットリング処理を行わせるよう指示を出力し、“Ｆｔｈ”の値を“１”にセットする。これはサブバッテリ１２による放電が行われている場合でも、メインバッテリ１１の放電を行わずにスロットリング処理を行う。
【００８２】
ステップＳ５０８で平均消費電力“Ｐａｖｇ”がＰｕ１より小さい場合（ステップＳ５０８のＮＯ）、次に“Ｐａｖｇ”と“Ｐｄ１”とを比較する（ステップＳ５１０）。“Ｐａｖｇ”が“Ｐｄ１”より小さく（ステップＳ５１０のＹＥＳ）、スロットリングステータスを示す“Ｆｔｈ”が“１”であった場合（ステップＳ５１１のＹＥＳ）は、スロットリングを解除し“Ｆｔｈ”の値を“０”にセットする（ステップＳ５１２）。
【００８３】
このように、メインバッテリ１１とサブバッテリ１２との両方が接続され放電可能な状態にあっても、第２の実施形態では、ユーザの設定に応じて情報処理装置での消費電力を制御することが可能である。
【００８４】
以上、詳述したように本実施形態に係る発明は複数のバッテリを搭載可能な情報処理装置において、情報処理装置の消費電力に応じた効率よいバッテリ制御を行うことが可能である。
【００８５】
本発明は情報処理装置全体の消費電力を算出する以外にも、特定のデバイスについてだけウォッチして制御するようにしても良い。つまり情報処理装置内で消費される電力について、デバイス部品毎の消費電力や、複数のデバイスを合算した消費電力や、装置内全体の消費電力など様々な場合において適応可能である。
【００８６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８７】
【図１】第１の実施形態に係る情報処理装置の斜視図。
【図２】第１の実施形態に係る情報処理装置のハードウェア構成図。
【図３】第１の実施形態に係る主要ハードウェアの簡略構成図。
【図４】(ａ)メインバッテリとサブバッテリとの両方の放電が可能な場合の情報処理装置の消費電力に応じたシステムの遷移図、(ｂ)メインバッテリのみが放電可能な場合の情報処理装置の消費電力に応じたシステムの遷移図。
【図５】第１の実施形態に係る情報処理装置の制御フローチャート。
【図６】第１の実施形態に係るサブバッテリのみが放電している場合の情報処理装置の制御フローチャート。
【図７】第１の実施形態に係るメインバッテリのみが放電している場合の情報処理装置の制御フローチャート。
【図８】第１の実施形態に係るメインバッテリとサブバッテリとの両方が放電さている場合の情報処理装置の制御フローチャート。
【図９】第２の実施形態に係る情報処理装置の動作モード設定画面例の図。
【図１０】第２の実施形態に係る情報処理装置の制御フローチャート。
【符号の説明】
【００８８】
１０・・・情報処理装置
１１・・・メインバッテリ
１２・・・サブバッテリ
２１・・・ＣＰＵ
２８・・・ＥＣ／ＫＢＣ
２９・・・ＰＳＣ
３１・・・電流検出回路
５１、５２・・・スイッチ
５３、５４・・・ＤＣ／ＤＣコンバータ
２８１・・・レジスタ
【図１】
2006099292.tif 000003
【図２】
2006099292.tif 000004
【図３】
2006099292.tif 000005
【図４】
2006099292.tif 000006
【図５】
2006099292.tif 000007
【図６】
2006099292.tif 000008
【図７】
2006099292.tif 000009
【図８】
2006099292.tif 000010
【図９】
2006099292.tif 000011
【図１０】
2006099292.tif 000012