(57)【要約】    【課題】      基準パルス信号を生成するための複雑なパルス発生器が不要となり、構成が簡略となる同期装置を提供すること。    【解決手段】  パルス変調された信号を受信し、同期獲得および同期保持を行なう同期装置において、パルス位置検出部１０１は、受信信号ＳＧの位置を検出する。位相比較部１０７は、受信信号ＳＧの位置と、受信信号ＳＧをサンプリングするための受信用クロックＣＬとの位相差を検出する。遅延量算出部１０９は、検出された位相差から受信用クロックＣＬの遅延量を算出して、遅延部１１０に出力する。遅延部１１０は、算出された遅延量に応じて、受信用クロックＣＬに基づくサンプリングのタイミングを調整する。  【選択図】      図１
2006261792.tif 000002
【特許請求の範囲】
【請求項１】
パルス変調された信号を受信し、同期獲得および同期保持を行なう同期装置において、
受信したパルス変調信号のパルス位置を検出するパルス位置検出手段と、
前記パルス位置検出手段が出力するパルス位置信号と、受信したパルス変調された信号をサンプリングするための受信用クロックとの位相差を検出する位相比較手段と、
前記位相比較手段によって検出された位相差から前記受信用クロックの遅延量を算出する遅延量算出手段と、
遅延量算出手段が算出する前記遅延量に応じて前記受信用クロックを遅延する遅延手段と、を具備する同期装置。
【請求項２】
前記位相比較手段は、前記パルス位置信号の立ち上がりタイミングと前記受信用クロックの立ち上がりタイミングとに基づき、前記位相差を検出し、
前記遅延量算出手段は、前記位相差の時間的な平均から前記遅延量を算出する請求項１記載の同期装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス変調された信号を受信し同期獲得および同期保持を行なう同期装置に関する。
【背景技術】
【０００２】
従来、この種の同期装置としては、受信装置のサーチャ部で基準パルス信号を複数タイミングで生成し、受信したパルス変調信号に対し相関検出を行なうことで受信タイミングの同期を行なうものがあった。具体的には、ＰＮ発生器（ＰＮ  ｃｏｄｅ  ｇｅｎｅｒａｔｏｒ）の出力をパルス発生器（Ｐｕｌｓｅ  ｇｅｎｅｒａｔｏｒ）の出力に重畳して基準パルスを生成し、相関器により受信信号と基準パルスとの相関を取りパルス位置推定し、同期獲得を行なっていた（例えば、特許文献１参照）。
【特許文献１】特開２００４−９６４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前記従来の構成では、サーチャ部において複数パルスを重畳して基準パルス信号を生成するためのパルス発生器が必要となり構成が複雑になるという問題を有していた。
【０００４】
本発明はかかる点に鑑みてなされたものであり、受信したパルス変調信号からパルス位置を検出することで、基準パルス信号を生成するための複雑なパルス発生器が不要となり、構成が簡略となる同期装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
かかる課題を解決するため本発明は、パルス変調された信号を受信し、同期獲得および同期保持を行なう同期装置において、受信したパルス変調信号のパルス位置を検出するパルス位置検出手段と、前記パルス位置検出手段が出力するパルス位置信号と、受信したパルス変調された信号をサンプリングするための受信用クロックとの位相差を検出する位相比較手段と、前記位相比較手段によって検出された位相差から前記受信用クロックの遅延量を算出する遅延量算出手段と、遅延量算出手段が算出する前記遅延量に応じて前記受信用クロックを遅延する遅延手段と、を具備する構成を採る。
【発明の効果】
【０００６】
本発明によれば、受信装置で基準パルスを生成するためには、複雑なパルス生成器を有することなく、受信したパルス変調信号からパルス位置を検出し同期獲得及び同期保持を行なうことができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【０００８】
（実施の形態１）
図１は、本発明の実施の形態１に係る同期装置１００のブロック図である。同期装置１００は、パルス位置検出部１０１、位相比較部１０７、遅延量算出部１０９、遅延部１１０、ＡＤ変換部１１１を中心に構成されている。
【０００９】
図１において、受信信号ＳＧはパルス変調された受信信号であり、受信用クロックＣＬは受信した信号をサンプルするためのクロックである。受信用クロックＣＬは、所定周期でＨｉｇｈレベルおよびＬｏｗレベルを繰り返す単純な周期信号である。
【００１０】
図１において、パルス位置検出部１０１は、ＡＤ変換部１０３、相関部１０４、比較部１０５を中心に構成されている。ＡＤ変換部１０３はアナログ信号である受信信号ＳＧをディジタル信号に変換する。相関部１０４は、入力された信号が特定のパターンとどれだけ類似しているか算出するものであり、入力された信号が特定のパターンと類似していればいるほど小さい値を、異なっていればいるほど大きい値を出力する。比較部１０５は相関部１０４の出力を基準値Ａと比較し、基準値Ａ以下の場合にはＨｉｇｈレベル信号、それ以外の場合はＬｏｗレベル信号を出力する。
【００１１】
位相比較部１０７は、比較部１０５からの出力とサンプルクロック１０８との位相を比較した結果を出力する。遅延量算出部１０９は、位相比較部１０７から出力された信号を平均し、受信用クロックＣＬをどれだけ遅延させればよいか算出する。遅延部１１０は、遅延量算出部１０９から出力された信号に対応した時間だけ受信用クロックＣＬを遅延させサンプルクロック１０８を出力する。ＡＤ変換部１１１は受信信号ＳＧをディジタル信号に変換する。
【００１２】
図２は相関部１０４のブロック図である。相関部１０４は、１サンプル遅延部２０３、２０４、減算部２０１、２０７、２０８、絶対値算出部２０９、２１０、２１１および加算部２１２を中心に構成されている。
【００１３】
ＡＤ変換部１０３から出力された相関部１０４の入力信号は減算部２０１に入力され基準値Ｂとの差分を算出される。１サンプル遅延部２０３により遅延した信号、さらに１サンプル遅延部２０４により遅延した信号に対しても同様に、基準値Ｃ、Ｄそれぞれとの差分を減算部２０７、２０８により算出する。絶対値算出部２０９、２１０、２１１によりそれぞれの差分の大きさを算出し、加算部２１２によりそれぞれの差分の大きさの合計を算出する。
【００１４】
図３は、実施の形態１に係る同期装置１００の動作を説明するためのタイミング図である。以下、図１、２、および３に基づき、実施の形態１に係る同期装置１００の動作を説明する。パルス変調された受信信号ＳＧはＡＤ変換部１０３によりディジタル化される。ディジタル化されたデータは、直接、あるいは１サンプル遅延部２０３、２０４により遅延されて、減算部２０１、２０７、２０８に出力される。減算部２０１、２０７、２０８は、これらのデータからそれぞれ基準値Ｂ、Ｃ、Ｄを減算する。減算結果を入力する絶対値算出部２０９、２１０、２１１は、入力の絶対値を算出する。加算部２１２は、絶対値算出部２０９、２１０、２１１の出力を加算する。
【００１５】
ここでは基準値Ｂ、Ｄの値は３０、基準値Ｃの値は１００とする。これにより加算部２１２の出力は図３の「加算部２１２出力」に示すようになり、基準値Ａの値を１００とすると比較部１０５の出力は図３の「比較部１０５出力」のようになる。この比較部１０５の出力と受信用クロックＣＬとのタイミング、例えばそれぞれの信号の立ち上がりのタイミングを位相比較部１０７が比較する。遅延量算出部１０９は、位相比較部１０７の出力を、例えば時間的な移動平均をとって平均値を求め、この平均値からＡＤ変換部１０３、相関部１０４、比較部１０５、位相比較部１０７の処理遅延分を差し引いた値を遅延量として算出し、算出した遅延量を遅延部１１０に出力する。これに伴い、受信用クロックＣＬは遅延部１１０により遅延量が調整され、サンプルクロック１０８となりＡＤ変換部１１１に入力され、ＡＤ変換部１１１は受信信号ＳＧをディジタル信号に変換する。
【００１６】
このような構成により受信装置で基準パルスを生成するためのパルス生成器を有することなく、受信したパルス変調信号からパルス位置を検出し同期獲得及び同期保持を行なうことができる。
【００１７】
なお、ここでは相関部１０４の構成として１サンプル遅延部を２個使用し３個の信号を並列に処理しているが、１サンプル遅延部を２個使用することに限定するものではない。
【００１８】
（実施の形態２）
次に、本発明に係る実施の形態２について説明する。図４は、本発明の実施の形態２に係る同期装置のブロック図である。図４において、図１と同じブロックについては同じ符号を用い説明を省略する。図４において、相関部４０１は受信信号ＳＧを２値化し信号が特定のパターンとどれだけ類似しているか算出する。比較部４０２は相関部４０１の出力と基準値Ｅとを比較し、基準値Ｅ以上の場合にはＨｉｇｈレベル信号、それ以外の場合はＬｏｗレベル信号を出力する。
【００１９】
図５は相関部４０１のブロック図である。遅延部５０１、５０２、５０３、５０４は信号を遅延させる。コンパレータ５０５、５０６、５０７、５０８、５０９は２つの入力の大小関係によりＨｉｇｈレベル信号またはＬｏｗレベル信号を出力する。基準値Ｆ、Ｇ、Ｈ、Ｉ、Ｊはコンパレータ５０５、５０６、５０７、５０８、５０９に入力する基準値である。加算部５１５はコンパレータ５０５、５０６、５０７、５０８、５０９の出力を加算する。
【００２０】
図６は本発明の実施の形態２に係る同期装置の動作を示すためのタイミング図である。受信信号ＳＧは遅延部５０１、５０２、５０３、５０４によって遅延されコンパレータ５０５、５０６、５０７、５０８、５０９により基準値Ｆ、Ｇ、Ｈ、Ｉ、Ｊと比較される。ここでは基準値Ｆ、Ｇ、Ｈ、Ｉ、Ｊはすべて５０とし、コンパレータ５０５、５０９は信号が基準値以下の場合にＨｉｇｈレベル信号を出力し、コンパレータ５０６、５０７、５０８は信号が基準値以上の場合にＨｉｇｈレベル信号を出力する。これにより加算部５１５の出力は図６の「加算部５１５出力」のようになり、基準値Ｅの値を４とすると比較部４０２の出力は図６の「比較部４０２出力」のようになる。この比較部４０２の出力と受信用クロックＣＬとのタイミング、例えばそれぞれの信号の立ち上がりのタイミングを位相比較部１０７により比較する。遅延量算出部１０９は、位相比較部１０７の出力を平均し相関部４０１、比較部４０２、位相比較部１０７の処理遅延分を差し引いて遅延部１１０に遅延量を設定する。
【００２１】
これに伴い、受信用クロックＣＬは遅延部１１０により遅延され、サンプルクロック１０８となりＡＤ変換部１１１に入力され、ＡＤ変換部１１１は受信信号ＳＧをディジタル信号に変換する。
【００２２】
このような構成により受信装置で基準パルスを生成するためのパルス生成器を有することなく、２値化した受信変調信号からパルス位置を検出し同期獲得及び同期保持を行なうことができる。
【００２３】
なお、ここでは相関部４０１の構成として遅延部を４個、コンパレータ、基準値をそれぞれ５個ずつ使用し、５個の信号を並列に処理しているが、遅延部、コンパレータ、基準値の数を限定するものではない。
【産業上の利用可能性】
【００２４】
本発明は、受信装置で基準パルスを生成するための複雑な構成のパルス生成器を有することなく、簡単な構成で、受信したパルス変調信号からパルス位置を検出し同期獲得及び同期保持を行なう同期装置として有用である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１に係る同期装置のブロック図
【図２】本発明の実施の形態１に係る相関部のブロック図
【図３】本発明の実施の形態１に係る同期装置の動作を示すためのタイミング図
【図４】本発明の実施の形態２に係る同期装置のブロック図
【図５】本発明の実施の形態２に係る相関部のブロック図
【図６】本発明の実施の形態２に係る同期装置の動作を示すためのタイミング図
【符号の説明】
【００２６】
１０３、１１１  ＡＤ変換部
１０４、４０１  相関部
１０５、４０２  比較部
１０７  位相比較部
１０９  遅延量算出部
１１０、５０１〜５０４  遅延部
２０１、２０７、２０８  減算部
２０３、２０４  １サンプル遅延部
２０９〜２１１  絶対値算出部
２１２、５１５  加算部
５０５〜５０９  コンパレータ
【図１】
2006261792.tif 000003
【図２】
2006261792.tif 000004
【図３】
2006261792.tif 000005
【図４】
2006261792.tif 000006
【図５】
2006261792.tif 000007
【図６】
2006261792.tif 000008