(57)【要約】【課題】ＣＭＯＳ回路のようなトーテンポール接続を採用した回路の貫通電流を小さくすると同時に定常動作時における過電流を制限する。【解決手段】トーテンポール接続したＰＭＯＳトランジスタ（Ｐ１）、ＮＭＯＳトランジスタ（Ｎ１）のソース側にそれぞれ第１、第４の抵抗（Ｒ１、Ｒ４）を接続する。ＰＭＯＳトランジスタのゲートに入力信号端子（３）と電源電位との間に直列接続した第２、第３の抵抗（Ｒ２、Ｒ３）の相互接続点の電圧を印加する。ＮＭＯＳトランジスタのゲートに入力信号端子と接地電位との間に直列接続した第５、第６の抵抗（Ｒ５、Ｒ６）の相互接続点の電圧を印加する。入力信号が高レベルである場合にはＮＭＯＳトランジスタは導通、ＰＭＯＳトランジスタは非導通、入力信号が低レベルである場合にはＮＭＯＳトランジスタは非導通、ＰＭＯＳトランジスタは導通となるように各抵抗の値を決定する。【選択図】図１
2006340088.tif 000002
【特許請求の範囲】
【請求項１】
電源電位（Ｖd）と接地電位（ＧＮＤ）との間にＰＭＯＳトランジスタ（Ｐ１）とＮＭＯＳトランジスタ（Ｎ１）とをトーテンポール接続してそれらのゲートに入力端子（３）を経て入力信号（Ｖin）を印加する入出力反転式の信号駆動回路において、
前記ＰＭＯＳトランジスタのソースと電源電位との間には第１の抵抗（Ｒ１）、ゲートと電源電位との間には第２の抵抗（Ｒ２）、ゲートと前記入力端子との間には第３の抵抗（Ｒ３）を接続し、
前記ＮＭＯＳトランジスタのソースと接地電位との間には第４の抵抗（Ｒ４）、ゲートと接地電位との間には第５の抵抗（Ｒ５）、ゲートと前記入力端子との間には第６の抵抗（Ｒ６）を接続し、
前記入力信号が高レベルの場合には前記ＰＭＯＳトランジスタは非導通、前記ＮＭＯＳトランジスタは導通状態となり、その状態においてＮＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限され、反対に前記入力信号が低レベルの場合には前記ＮＭＯＳトランジスタは非導通、前記ＰＭＯＳトランジスタは導通状態となり、その状態においてＰＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限されるように、前記各抵抗の抵抗値を定めたことを特徴とする信号駆動回路。
【請求項２】
請求項１に記載の信号駆動回路において、前記制限電流値の値を変化させる制御信号（Ｖcon）の入力を受ける制御端子（６）を更に設け、
該制御端子と前記ＰＭＯＳトランジスタのゲートとの間には、前記制御信号を反転させるインバータ回路（Ｑ１）と第７の抵抗（Ｒ７）との直列回路を、前記制御端子と前記ＮＭＯＳトランジスタのゲートとの間には、前記制御信号をバッファする非反転バッファ回路（Ｑ２）と第８の抵抗（Ｒ８）との直列回路を、それぞれ追加接続し、
前記制御信号が高レベル又は低レベルの何れの状態であっても、前記入力信号が高レベルの場合には前記ＰＭＯＳトランジスタは非導通、前記ＮＭＯＳトランジスタは導通状態となり、その状態においてＮＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限され、反対に前記入力信号が低レベルの場合には前記ＮＭＯＳトランジスタは非導通、前記ＰＭＯＳトランジスタは導通状態となり、その状態においてＰＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限されるように、前記各抵抗の抵抗値を定めたことを特徴とする信号駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＭＯＳ回路のようなトーテンポール接続を出力段に採用してディジタル信号を扱う信号駆動回路に関し、その貫通電流と負荷電流を一定値以下に制限する回路技術に関する。
【背景技術】
【０００２】
半導体集積回路である例えばマイクロコンピュータでは、矩形波信号を外部出力する信号駆動回路の出力段にＰＭＯＳトランジスタとＮＭＯＳトランジスタとをトーテンポール接続したＣＭＯＳ回路が用いられることがある。また、マイクロコンピュータに必要なクロックパルスを発生するクロック生成回路の出力段にも大電流スイッチングの可能なＣＭＯＳ回路が採用されることがある。
【０００３】
このＣＭＯＳ回路では、出力が反転する途中でトーテンポール接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタとが同時に導通状態となる瞬間があり、この時に貫通電流と呼ばれる大電流が流れる。駆動能力の高いＣＭＯＳ回路ではこの貫通電流も大きくなり、電源電圧の変動、接地電位の変動を来して他の回路に誤動作を起こさせる原因となることがある。
【０００４】
また、こうしたトーテンポール接続されたＣＭＯＳ回路を信号駆動回路の出力段に使用した場合、過負荷や負荷短絡により大電流が流れて出力トランジスタが短時間のうちに破壊することがある。信頼性の高いマイクロコンピュータ・システムを構築するためには貫通電流が小さく、且つ短時間の短絡等では出力トランジスタに破壊を生じない信号駆動回路が求められる。
【０００５】
こうした要望に応える従来技術として、例えば特許文献１には貫通電流を少なく抑えながら出力信号のスルーレートのコントロールも行なえるＣＭＯＳ回路が開示されている。しかし、この回路の場合には過負荷電流によるトランジスタの破壊は防止することはできない。
【０００６】
また、特許文献２にはＣＭＯＳ回路の駆動部にコンデンサと抵抗からなるローパスフィルタを取り付けて貫通電流を少なくすると共に、出力信号波形の立ち上がり、立ち下がり変化も緩慢にする回路が開示されている。しかし、この回路の場合も過負荷電流によるトランジスタの破壊を防止することはできない。
【特許文献１】特開平１１−３１７６５３号公報
【特許文献２】特開平８−２３２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明はこのような従来技術の問題点を解決するためになされたもので、その課題は、例えばＣＭＯＳ回路のようなトーテンポール接続を出力段に採用してディジタル信号を扱う信号駆動回路であって、貫通電流と負荷電流を一定値以下に制限して出力トランジスタの破壊を防ぐ信号駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するための請求項１に記載の発明は、電源電位（Ｖd）と接地電位（ＧＮＤ）との間にＰＭＯＳトランジスタ（Ｐ１）とＮＭＯＳトランジスタ（Ｎ１）とをトーテンポール接続してそれらのゲートに入力端子（３）を経て入力信号（Ｖin）を印加する入出力反転式の信号駆動回路において、前記ＰＭＯＳトランジスタのソースと電源電位との間には第１の抵抗（Ｒ１）、ゲートと電源電位との間には第２の抵抗（Ｒ２）、ゲートと前記入力端子との間には第３の抵抗（Ｒ３）を接続し、前記ＮＭＯＳトランジスタのソースと接地電位との間には第４の抵抗（Ｒ４）、ゲートと接地電位との間には第５の抵抗（Ｒ５）、ゲートと前記入力端子との間には第６の抵抗（Ｒ６）を接続し、前記入力信号が高レベルの場合には前記ＰＭＯＳトランジスタは非導通、前記ＮＭＯＳトランジスタは導通状態となり、その状態においてＮＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限され、反対に前記入力信号が低レベルの場合には前記ＮＭＯＳトランジスタは非導通、前記ＰＭＯＳトランジスタは導通状態となり、その状態においてＰＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限されるように前記各抵抗の抵抗値を定めたことを特徴とする。
【０００９】
このような構成の信号駆動回路によれば、ドレイン電流が増していくと導通状態にあるトランジスタのソースに接続した抵抗両端の電圧が増加する。そうするとゲート−ソース間電圧が減少してドレイン電流を減少させようとするフィードバック作用が働く。このフィードバック作用によりドレイン電流の上昇は所定の制限電流値で止まり、それ以上には増加しない。このように動作することから貫通電流や、負荷短絡等の異常時のドレイン電流をその所定の制限電流値以下に抑えることができる。これにより過大な貫通電流による電源電圧の変動や、短時間の負荷短絡によるトランジスタの破壊を防止できる効果を奏する。
【００１０】
また、請求項２に記載の発明は、請求項１に記載の信号駆動回路において、前記制限電流値の値を変化させる制御信号（Ｖcon）の入力を受ける制御端子（６）を更に設け、該制御端子と前記ＰＭＯＳトランジスタのゲートとの間には前記制御信号を反転させるインバータ回路（Ｑ１）と第７の抵抗（Ｒ７）との直列回路を、前記制御端子と前記ＮＭＯＳトランジスタのゲートとの間には前記制御信号をバッファする非反転バッファ回路（Ｑ２）と第８の抵抗（Ｒ８）との直列回路をそれぞれ追加接続し、前記制御信号が高レベル又は低レベルの何れの状態であっても前記入力信号が高レベルの場合には前記ＰＭＯＳトランジスタは非導通、前記ＮＭＯＳトランジスタは導通状態となり、その状態においてＮＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限され、反対に前記入力信号が低レベルの場合には前記ＮＭＯＳトランジスタは非導通、前記ＰＭＯＳトランジスタは導通状態となり、その状態においてＰＭＯＳトランジスタに所定値以上のドレイン電流が流れようとした場合にはドレイン電流が所定の制限電流値に制限されるように、前記各抵抗の抵抗値を定めたことを特徴とする。
【００１１】
このような構成によれば、制御信号を高レベルとした時のＰＭＯＳトランジスタのゲート電位は制御信号が低レベルの場合よりも低くなる。従って、ＰＭＯＳトランジスタの前記制限電流値は制御信号が高レベルである場合の方が低レベルの場合よりも大きくなる。また、制御信号を高レベルとした時のＮＭＯＳトランジスタのゲート電位は制御信号が低レベルの場合よりも高くなる。従って、ＮＭＯＳトランジスタの前記制限電流値は制御信号が高レベルである場合の方が低レベルの場合よりも大きくなる。このように動作することから、制御信号により制限電流値の切り換えを行なうことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る信号駆動回路を実施形態に分けて説明する。
（第１の実施形態）
図１は、第１の実施形態に係る信号駆動回路１の回路構成を示したものである。信号駆動回路１は、ＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１と第１〜第６の抵抗Ｒ１〜Ｒ６により構成される。
【００１３】
ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１とはトーテンポール接続され、相互接続されたドレインは出力端子４に接続される。ＰＭＯＳトランジスタＰ１のソースと電源電位Ｖdとの間には第１の抵抗Ｒ１が、ゲートと電源電位Ｖdとの間には第２の抵抗Ｒ２が、ゲートと入力端子３との間には第３の抵抗Ｒ３が接続される。第１の抵抗Ｒ１はドレイン電流検出用であり抵抗値は低い値である。
【００１４】
同様にＮＭＯＳトランジスタＮ１のソースと接地電位ＧＮＤとの間には第４の抵抗Ｒ４が、ゲートと接地電位ＧＮＤとの間には第５の抵抗Ｒ５が、ゲートと入力端子３との間には第６の抵抗Ｒ６が接続される。第４の抵抗Ｒ４はドレイン電流検出用であり抵抗値は低い値である。
【００１５】
第４〜第６の抵抗Ｒ４〜Ｒ６の値は、入力端子３に入力される入力信号Ｖinが低レベル（Ｖｌとする。）の場合にはＮＭＯＳトランジスタＮ１が非導通状態となるように、反対に入力信号Ｖinが高レベル（Ｖｈとする。）の場合には導通状態となるように決める。そのための条件は、次のようにして求めることができる。
【００１６】
ＮＭＯＳトランジスタＮ１のゲート−ソース間電圧をＶgs、ドレイン電流をＩdnとするとゲート電位について次の式が成り立つ。
Ｖin・Ｒ５／（Ｒ５＋Ｒ６）＝Ｖgs＋Ｒ４・Ｉdn                        （１）式
Ｉdn＝０の時のゲート−ソース間電圧Ｖgs0は、次のようになる。
Ｖgs0＝Ｖin・Ｒ５／（Ｒ５＋Ｒ６）                                   （２）式
【００１７】
入力信号Ｖinが低レベルＶｌである場合にＮＭＯＳトランジスタＮ１が非導通状態となるためには、その時の上記電圧Ｖgs0の値がドレイン電流の流れ始めるスレショールド電圧Ｖthより小さい必要がある。即ち、
Ｖｌ・Ｒ５／（Ｒ５＋Ｒ６）＜Ｖth                                   （３）式
【００１８】
一方、入力信号Ｖinが高レベルＶｈである場合にＮＭＯＳトランジスタＮ１が導通状態となるためには、その時の上記電圧Ｖgs0の値がドレイン電流の流れ始めるスレショールド電圧Ｖthより大きい必要がある。即ち、
Ｖｈ・Ｒ５／（Ｒ５＋Ｒ６）＞Ｖth                                   （４）式
【００１９】
（３）、（４）式を満たすように抵抗Ｒ５、Ｒ６を決めた場合におけるＮＭＯＳトランジスタＮ１の動作点について図２を参照して説明する。図２の横軸はゲート−ソース間電圧Ｖgs、縦軸はドレイン電流Ｉdnである。図中の曲線（１）は、ドレイン−ソース間電圧Ｖdsがスレショールド電圧Ｖthより高い場合におけるＩｄ−Ｖgs曲線の例である。
【００２０】
図中の直線（２）は入力信号Ｖinが低レベルＶｌに等しい場合における（１）式の関係を示している。また直線（３）は、入力信号Ｖinが高レベルＶｈに等しい場合における（１）式の関係を示している。Ｂ点の電圧Ｖgsは（３）式の左辺の値に等しく、Ｃ点の電圧Ｖgsは（４）式の左辺の値に等しい。入力信号Ｖinが低レベルＶｌに等しい場合のＮＭＯＳトランジスタＮ１の動作点は、曲線（１）と直線（２）の交点であるＢ点となる。Ｂ点のドレイン電流Ｉdnはゼロであり、ＮＭＯＳトランジスタＮ１は非導通状態となる。
【００２１】
一方、入力信号Ｖinが高レベルＶｈに等しい場合におけるＮＭＯＳトランジスタＮ１の動作点は、曲線（１）と直線（３）の交点であるＡ点となる。Ａ点のドレイン電流Ｉdnは図中に示すＩdmaxであり、ＮＭＯＳトランジスタＮ１は導通状態となる。
【００２２】
ところで曲線（１）はドレイン−ソース間電圧Ｖdsがスレショールド電圧Ｖthより高い場合におけるＩｄ−Ｖgs曲線の例であると先に説明したが、このＩｄ−Ｖgs曲線はドレイン−ソース間電圧Ｖdsがスレショールド電圧Ｖthより高い範囲ではその値がかなり大きく変動しても曲線変化は僅かである。
【００２３】
ここで、信号駆動回路１の負荷として図１に示すように電源電位Ｖｄと出力端子４との間に負荷抵抗ＲＬが接続されている場合を考える。そして、入力信号Ｖinとして高レベルＶｈが与えられてＮＭＯＳトランジスタＮ１が導通している状態を考える（この場合、ＰＭＯＳトランジスタＰ１は後述するように非導通となる。）。
【００２４】
この状態で負荷抵抗ＲＬの値が短絡等の異常により低下したとすると、ＮＭＯＳトランジスタＮ１のドレインには電源電位Ｖｄに近い電圧が加わってドレイン−ソース間電圧Ｖdsはスレショールド電圧Ｖthより高くなる。その状態では上述したように動作点はＡ点となりドレイン電流ＩdnはＩdmaxに制限される。即ち、本実施形態の信号駆動回路１では、入力信号Ｖinとして高レベルＶｈが入力されている状態で負荷短絡が生じたとしても、ＮＭＯＳトランジスタＮ１のドレイン電流ＩdnはＩdmaxに制限される。
【００２５】
動作点Ａ点における消費電力がＮＭＯＳトランジスタＮ１の連続消費電力の定格内であれば、短絡が長時間継続したとしてもＮＭＯＳトランジスタＮ１は破壊を免れる。また、連続消費電力定格以上であったとしても、ドレイン電流ＩdnがＩdmaxに制限されるため破壊に至るまでに時間がかかる。従って、短時間の短絡事故であれば破壊を免れることができる効果を奏する。
【００２６】
入力信号Ｖinが高レベルＶｈであり、且つ短絡等の異常が生じていない正常状態では、出力信号Ｖoutの電圧レベルは低くする必要がある。そのためＮＭＯＳトランジスタＮ１はドレイン−ソース間電圧Ｖdsが低い状態で動作させる。Ｉｄ−Ｖgs曲線はドレイン−ソース間電圧Ｖdsが（Ｖgs−Ｖth）以下に低下すると急に変化を始め、図２中の曲線（４）、（５）、（６）のようにドレイン電流Ｉdnが流れにくくなる曲線に変化する。
【００２７】
動作点はドレイン−ソース間電圧Ｖdsが低下するにつれてＤ点、Ｅ点、Ｆ点とドレイン電流Ｉdnの少ない点に移動する。抵抗Ｒ４、Ｒ５、Ｒ６の値は、（３）、（４）式を満足しつつ、且つ正常状態での動作点がＦ点あるいはＥ点のようなドレイン電流Ｉdnの少ない点となるように決める。
【００２８】
以上は、ＮＭＯＳトランジスタＮ１に接続する抵抗Ｒ４〜Ｒ６の値の決め方であったが、ＰＭＯＳトランジスタＰ１に接続する抵抗Ｒ１〜Ｒ３の値も同様の考えで決める。その場合には、入力信号Ｖinが高レベルＶｈである時にはＰＭＯＳトランジスタＰ１が非導通状態となるように、反対に入力信号Ｖinが低レベルＶｌである時には導通状態となるように抵抗Ｒ１〜Ｒ３の値を決める。
【００２９】
ＰＭＯＳトランジスタＰ１のゲート−ソース間電圧をＶgs、ドレイン電流をＩdpとするとゲート電位について次の式が成り立つ（前記（１）式に相当）。
Ｖｄ−（Ｖin・Ｒ２＋Ｖd・Ｒ３）／（Ｒ２＋Ｒ３）＝｜Ｖgs｜＋Ｒ１・Ｉdp
（５）式
【００３０】
また、入力信号Ｖinが高レベルＶｈの場合にＰＭＯＳトランジスタＰ１が非導通状態となるための条件式は次のようになる（前記（３）式に相当）。
Ｖｄ−（Ｖｈ・Ｒ２＋Ｖd・Ｒ３）／（Ｒ２＋Ｒ３）＜｜Ｖth｜            （６）式
また、入力信号Ｖinが低レベルＶｌの場合にＰＭＯＳトランジスタＰ１が導通状態となるための条件式は次のようになる（前記（４）式に相当）。
Ｖｄ−（Ｖｌ・Ｒ２＋Ｖd・Ｒ３）／（Ｒ２＋Ｒ３）＞｜Ｖth｜            （７）式
【００３１】
抵抗Ｒ１、Ｒ２、Ｒ３の値は、（６）、（７）式を満足しつつ、且つ正常状態でのドレイン電流Ｉdpの値が低い値となるように決める。そのように決めておけばＰＭＯＳトランジスタＰ１の導通時に出力端子４が接地電位ＧＮＤに短絡したとしても、ドレイン電流Ｉdpの値は前述の場合と同様にＩdmaxに制限される。
【００３２】
以上、説明したように本実施形態の信号駆動回路１によれば、出力端子４が接地電位ＧＮＤあるいは電源電位Ｖｄに短絡等したとしても、トーテンポール接続したＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１に流れるドレイン電流は入力信号Ｖinのレベルに関係なく所定の値以下に制限される。従って、短時間の負荷短絡等の事故によってトランジスタが破壊されることを防止することができる。
【００３３】
また、このドレイン電流の制限は、出力信号Ｖoutが反転する際にも働く。従って、貫通電流も所定の値以下に抑えられる。貫通電流が制限されることで電源電圧の変動、接地線電位の変動が抑えられる効果を奏する。
（第２の実施形態）
図３は、第２の実施形態に係る信号駆動回路の回路構成を示したものである。この信号駆動回路１ａは、第１の実施形態に係る図１の信号駆動回路１にインバータ回路Ｑ１、非反転バッファ回路Ｑ２、第７の抵抗Ｒ７、第８の抵抗Ｒ８を新たに追加した構成となっている。
【００３４】
インバータ回路Ｑ１は、新たに追加した制御端子５に入力される制御信号Ｖconを反転して出力する。反転された信号は第７の抵抗Ｒ７を介してＰＭＯＳトランジスタＰ１のゲートに印加される。非反転バッファ回路Ｑ２は、制御信号Ｖconをバッファした信号を出力する。バッファされた信号は第８の抵抗Ｒ８を介してＮＭＯＳトランジスタＮ１のゲートに印加される。
【００３５】
本実施形態の信号駆動回路１ａは、第１の実施形態で説明した負荷短絡時等の制限電流の値を２段階に切り換えられるようにしたものである。その切り換えは制御信号Ｖconで行なう。制御信号Ｖconが低レベルＶｌの場合にはその制限電流の値は小さい方の値となり、高レベルＶｈの場合には制限電流の値は大きい方の値となる。
【００３６】
その切り換え動作について、最初にＮＭＯＳトランジスタＮ１側について説明する。制御信号Ｖconの如何に関わらず入力信号Ｖinが低レベルＶｌである時には、ＮＭＯＳトランジスタＮ１は非導通となるようにする。
【００３７】
ＮＭＯＳトランジスタＮ１のゲート電位について、前記（１）式に相当する次の式が成り立つ。
Ｖin・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖ02・Ｒ５６／（Ｒ８＋Ｒ５６）
＝Ｖgs＋Ｒ４・Ｉdn                                                （８）式
ここで、Ｖ02は非反転バッファ回路Ｑ２の出力電圧、Ｒ５８は抵抗Ｒ５とＲ８とを並列接続した抵抗値、Ｒ５６は抵抗Ｒ５とＲ６とを並列接続した抵抗値である。
【００３８】
Ｉdn＝０の時のゲート−ソース間電圧Ｖgs0は次のようになる（（２）式に相当）。
Ｖgs0＝Ｖin・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖ02・Ｒ５６／（Ｒ８＋Ｒ５６）   (9)式
入力信号Ｖinが低レベルＶｌである場合にはＮＭＯＳトランジスタＮ１を非導通状態とする必要があり、その条件は次のようになる（（３）式に相当）。
Ｖｌ・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖ02・Ｒ５６／（Ｒ８＋Ｒ５６）＜Ｖth
(10)式
【００３９】
Ｖ02の値は高レベルＶｈ、低レベルＶｌの双方の値をとるが、高レベルＶｈの時に（１０）が満足されれば低レベルＶｌの時も当然に満足される。従って、（１０）式の条件は次のように書ける。
Ｖｌ・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖｈ・Ｒ５６／（Ｒ８＋Ｒ５６）＜Ｖth 
（11）式
【００４０】
一方、入力信号Ｖinが高レベルＶｈである場合にはＮＭＯＳトランジスタＮ１を導通状態とする必要があり、その条件は次のようになる（（４）式に相当）。
Ｖｈ・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖ02・Ｒ５６／（Ｒ８＋Ｒ５６）＞Ｖth  （12）式
この式は、Ｖ02を低レベルＶｌとした時に満足されればＶ02を高レベルＶｈとした時も当然に満足される。従って、（１２）式の条件は次のように書ける。
Ｖｈ・Ｒ５８／（Ｒ６＋Ｒ５８）＋Ｖｌ・Ｒ５６／（Ｒ８Ｒ５６）＞Ｖth  （13）式
従って、抵抗Ｒ５、Ｒ６、Ｒ８の値は（１１）、（１３）式を満足するように決めればよいことになる。
【００４１】
このように抵抗Ｒ５、Ｒ６、Ｒ８の値を決めた場合におけるＮＭＯＳトランジスタＮ１の動作点は、図４に示すようにＩd−Ｖgs曲線と（８）式を表わす直線の交点として求まる。図４中の曲線（１）はＩd−Ｖgs曲線（但し、ドレイン−ソース間電圧Ｖdsがスレショールド電圧Ｖthより高い場合）を表わし、直線（２）はＶin＝Ｖｌ、Ｖ02＝Ｖｌである場合の（８）式を表わし、直線（３）はＶin＝Ｖｌ、Ｖ02＝Ｖｈである場合の（８）式を表わし、直線（４）はＶin＝Ｖｈ、Ｖ02＝Ｖｌである場合の（８）式を表わし、直線（５）はＶin＝Ｖｈ、Ｖ02＝Ｖｈである場合の（８）式を表わしている。
【００４２】
また、点ＢｌはＶin＝Ｖｌ、Ｖ02＝Ｖｌである場合の動作点を、点ＢｈはＶin＝Ｖｌ、Ｖ02＝Ｖｈである場合の動作点を、点ＡｌはＶin＝Ｖｈ、Ｖ02＝Ｖｌである場合の動作点を、点ＡｈはＶin＝Ｖｈ、Ｖ02＝Ｖｈである場合の動作点を表わしている。
【００４３】
このようにＮＭＯＳトランジスタＮ１が導通状態にある場合の動作点は、電圧Ｖ02が低レベルＶｌの場合にはＡｌ点、高レベルＶｈの場合にはＡｈ点となる。ドレイン電流Ｉdn（負荷電流でもある。）の制限電流値は制御信号Ｖconの信号レベルにより異なった値となる。図４中のＩd−Ｖgs曲線はドレイン−ソース間電圧Ｖdsがスレショールド電圧Ｖthより高い場合の曲線である。従って、動作点Ａｌ、Ａｈは負荷ＲＬが短絡事故を起こした場合の動作点でもある。即ち、制御信号Ｖconの信号レベルにより負荷短絡した場合の制限電流の値を切り換えることができる。
【００４４】
入力信号Ｖinが高レベルＶｈであり、且つ短絡等の異常が生じていない正常状態では、出力信号Ｖoutの電圧レベルは低くする必要がある。そのためＮＭＯＳトランジスタＮ１はドレイン−ソース間電圧Ｖdsが低い状態で動作させる。Ｉｄ−Ｖgs曲線は、ドレイン−ソース間電圧Ｖdsが（Ｖgs−Ｖth）以下に低下すると急に変化を始め、図４中の曲線（６）、（７）のようにドレイン電流Ｉdnが流れにくくなる曲線に変化する。
【００４５】
動作点はドレイン−ソース間電圧Ｖdsが低下するにつれてＥｌ点、Ｅｈ点、Ｆｌ点、Ｆｈ点とドレイン電流Ｉdnの少ない点に移動する。抵抗Ｒ４〜Ｒ６、Ｒ８の値は、（１１）、（１３）式を満足しつつ、且つ正常状態での動作点がＦｌ点あるいはＦｈ点のようなドレイン電流Ｉdnの少ない点となるように決める。
【００４６】
以上は、ＮＭＯＳトランジスタＮ１に接続する抵抗Ｒ４〜Ｒ６、Ｒ８の値の決め方であったが、ＰＭＯＳトランジスタＰ１に接続する抵抗Ｒ１〜Ｒ３、Ｒ７の値も同様の考えで決める。その場合には、入力信号Ｖinが高レベルＶｈである時にはＰＭＯＳトランジスタＰ１は非導通状態となるように、反対に入力信号Ｖinが低レベルＶｌである時には導通状態となるように抵抗Ｒ１〜Ｒ３、Ｒ７の値を決める。
【００４７】
ＰＭＯＳトランジスタＰ１のゲート−ソース間電圧をＶgs、ドレイン電流をＩdpとするとゲート電位について次の式が成り立つ（前記（５）式に相当）。
Ｖd−（Ｖin・Ｒ２７／（Ｒ３＋Ｒ２７）＋Ｖ01・Ｒ２３／（Ｒ７＋Ｒ２３）
＋Ｖd・Ｒ３７／（Ｒ２＋Ｒ３７））＝｜Ｖgs｜＋Ｒ１・Ｉdp            （14）式
ここで、Ｖ01はインバータ回路Ｑ１の出力電圧、Ｒ２７は抵抗Ｒ２とＲ７とを並列接続した抵抗値、Ｒ２３は抵抗Ｒ２とＲ３とを並列接続した抵抗値、Ｒ３７は抵抗Ｒ３とＲ７とを並列接続した抵抗値である。
【００４８】
また、入力信号Ｖinが高レベルＶｈの場合にＰＭＯＳトランジスタＰ１が非導通状態となるための条件式は次のようになる（前記（６）式に対応）。
Ｖd−（Ｖｈ・Ｒ２７／（Ｒ３＋Ｒ２７）＋Ｖｌ・Ｒ２３／（Ｒ７＋Ｒ２３）
＋Ｖd・Ｒ３７／（Ｒ２＋Ｒ３７））＜｜Ｖth｜                        （15）式
【００４９】
また、入力信号Ｖinが低レベルＶｌの場合にＰＭＯＳトランジスタＰ１が導通状態となるための条件式は次のようになる（前記（７）式に対応）。
Ｖd−（Ｖｌ・Ｒ２７／（Ｒ３＋Ｒ２７）＋Ｖｈ・Ｒ２３／（Ｒ７＋Ｒ２３）
＋Ｖd・Ｒ３７／（Ｒ２＋Ｒ３７））＞｜Ｖth｜                        （16）式
【００５０】
抵抗抵抗Ｒ１〜Ｒ３、Ｒ７の値は、（１５）、（１６）式を満足しつつ、且つ正常状態でのドレイン電流Ｉdpの値が低い値となるように決める。そのように決めておけばＰＭＯＳトランジスタＰ１の導通時に出力端子４が接地電位ＧＮＤに短絡したとしても、ＰＭＯＳトランジスタＰ１のドレイン電流Ｉdpの値は図４におけるＮＭＯＳトランジスタＮ１の動作点Ａｌ点、Ａｈ点に相当する動作点の電流に制限される。
【００５１】
以上、説明したように本実施形態の信号駆動回路１ａも第１の実施形態の信号駆動回路１と同様に、出力端子４が接地電位ＧＮＤあるいは電源電位Ｖｄに短絡等したとしても、トーテンポール接続したＰＭＯＳトランジスタＰ１、ＮＭＯＳトランジスタＮ１に流れるドレイン電流は入力信号Ｖinのレベルに関係なく所定の値以下に制限される。従って、短時間の負荷短絡等の事故によってトランジスタが破壊されることを防止することができる。
【００５２】
また、このドレイン電流の制限は、出力信号Ｖoutが反転する際にも働く。従って、貫通電流も所定の値以下に抑えられる。貫通電流が制限されることで電源電圧の変動、接地線電位の変動も抑えられる効果を奏する。
【図面の簡単な説明】
【００５３】
【図１】第１の実施形態に係る信号駆動回路１の回路構成である。
【図２】第１の実施形態に係る信号駆動回路１の動作点を説明する図である。
【図３】第２の実施形態に係る信号駆動回路１ａの回路構成である。
【図４】第２の実施形態に係る信号駆動回路１ａの動作点を説明する図である。
【符号の説明】
【００５４】
図面中、１、１ａは信号駆動回路、３は入力端子、４は出力端子、５は制御端子、ＧＮＤは接地電位、Ｎ１はＮＭＯＳトランジスタ、Ｐ１はＰＭＯＳトランジスタ、Ｑ１はインバータ回路、Ｑ２は非反転バッファ回路、Ｒ１は第１の抵抗、Ｒ２は第２の抵抗、Ｒ３は第３の抵抗、Ｒ４は第４の抵抗、Ｒ５は第５の抵抗、Ｒ６は第６の抵抗、Ｒ７は第７の抵抗、Ｒ８は第８の抵抗、Ｖconは制御信号、Ｖdは電源電位、Ｖinは入力信号を示す。
【図１】
2006340088.tif 000003
【図２】
2006340088.tif 000004
【図３】
2006340088.tif 000005
【図４】
2006340088.tif 000006