(57)【要約】【課題】  半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上する。【解決手段】  真空ポンプ８ａと接続された処理室２と、真空ポンプ８ｂおよびマスフローコントローラ９と接続された搬送室４と、処理室２−搬送室４間のゲートバルブ３ａとを備えるプラズマＣＶＤ装置１において、搬送室４の圧力をマスフローコントローラ９からの不活性ガスで制御し、処理室２の圧力より搬送室４の圧力を高くした後、ゲートバルブ３ａを開ける。【選択図】  図２
2006261465.tif 000002
【特許請求の範囲】
【請求項１】
第１排気系と接続された処理室と、第２排気系および不活性ガスを供給する供給系と接続された搬送室と、前記処理室と前記搬送室との間のゲートバルブとを備える半導体製造装置を用いる半導体装置の製造方法であって、
前記第１排気系、第２排気系および供給系を制御し、前記処理室の圧力より前記搬送室の圧力を高くすることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記処理室の圧力と前記搬送室の圧力との差が、２００Ｐａ以上であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記処理室の圧力に対する前記搬送室の圧力の比が、１００倍以上であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記処理室の圧力と前記搬送室の圧力との差が２００Ｐａ以上である時に、前記ゲートバルブを開けることを特徴とする半導体装置の製造方法。
【請求項５】
処理室と、搬送室と、前記処理室と前記搬送室との間のゲートバルブとを備えた半導体製造装置であって、
前記処理室には、前記処理室からガスを排気する第１ポンプが接続されており、
前記搬送室には、前記搬送室からガスを排気する第２ポンプおよび前記搬送室に不活性ガスを供給するマスフローコントローラが接続されていることを特徴とする半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、処理室、搬送室および処理室と搬送室との間のゲートバルブを備えた半導体製造装置を用いた半導体装置の製造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特許文献１には、搬送室に不活性ガスを供給するパージバルブを備えた装置を用い、搬送室を一度排気した後、搬送が継続している間は排気バルブを閉じたままにした状態で、ゲートバルブが開く前に搬送室のパージバルブをあけて不活性ガスを流入させ、ゲートバルブが開いた後はゲートバルブを開く前の流量よりも大きい流量で不活性ガスを搬送室に流入させる記載がある。
【特許文献１】特開２０００−２３２０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者らは、ＣＶＤ（Chemical Vapor Deposition）反応の一形式であるプラズマ励起反応を利用したプラズマＣＶＤ装置を用いて、半導体基板上での各種膜の形成を行っている。プラズマ反応は減圧状態の処理室内で高周波放電を行わせ、プラズマ粒子のエネルギーによって反応ガスを分解または相互に反応させて、半導体基板上に反応生成物としての膜を堆積させる方法である。プラズマＣＶＤ反応の機構は複雑ではあるが、例えば熱ＣＶＤ法に比べて低温での膜の堆積が可能であり、例えば４００℃以下の温度で窒化シリコン膜または酸化シリコン膜などが成膜できることから、半導体装置の製造分野では早くからプラズマＣＶＤ法が実用化されている。
【０００４】
しかしながら、プラズマＣＶＤ装置を用いた酸化シリコン膜の形成においては、以下に説明する技術的課題が存在する。
【０００５】
プラズマＣＶＤ装置では、処理室内に置かれる半導体ウエハの主面上に反応生成物が到達して酸化シリコン膜が形成される一方で、処理室内には異物、例えば酸化シリコンを主成分とする微粒子などの異物が浮遊する。例えばプラズマＣＶＤ装置に備わる処理室と搬送室との間に圧力差がない状態で半導体ウエハを処理室から搬送室へ搬送した場合、この微粒子などの異物は搬送室へ流れ、半導体ウエハ上に付着することがある。したがって、半導体ウエハ上に微粒子などの異物が付着したままでは不良製品が製造されてしまう。
【０００６】
このため本発明者らは、特許文献１の記載と同様に、半導体ウエハを処理室から搬送室へ搬送する際、搬送室を加圧するためにごく少量の不活性ガスを流入させ、その後処理室と処理室との間のゲートバルブを開き、そのゲートバルブが開いた後は、ゲートバルブが開く前の流量よりも大きい流量で不活性ガスを搬送室に流入させて、微粒子などの異物が搬送室へ流れるのを防止することを検討した。
【０００７】
しかしながら、この検討においても、突発的に、半導体ウエハに微粒子などの異物が付着することが確認された。この点において、本発明者らは、ゲートバルブが開いた後に、ゲートバルブが開く前の流量よりも大きい流量で不活性ガスを搬送室に流入させても、ゲートバルブを開いた際に、処理室と搬送室との圧力差が小さいために、処理室に浮遊していた微粒子などの異物が搬送室に広がるからではないかと考えた。
【０００８】
本発明の目的は、半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることのできる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
本発明の半導体装置の製造方法は、第１排気系と接続された処理室と、第２排気系および供給系と接続された搬送室と、前記処理室と前記搬送室との間のゲートバルブとを備える半導体製造装置において、前記搬送室の圧力を前記供給系からの不活性ガスで制御し、前記処理室の圧力より前記搬送室の圧力を高くした後、前記ゲートバルブを開ける。
【００１２】
また、本発明の半導体製造装置は、その処理室にガスを排除する第１ポンプを有し、また搬送室にガスを排除する第２ポンプおよび不活性ガスを供給するマスフローコントローラを有している。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１４】
処理室と搬送室との圧力の差を大きくした後ゲートバルブを開けることにより、半導体ウエハ上への微粒子などの異物の付着を防止し、半導体装置の製造歩留りを向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
本実施の形態で示す半導体製造装置およびそれを用いた半導体ウエハの処理方法について図１〜図４により説明する。図１は、本発明の一実施の形態によるシングルウエハマルチチャンバ方式の並行平板型プラズマＣＶＤ装置の構成の一例を示す模式図である。図２は、図１で示すＣＶＤ装置に排気系および供給系を付加して示すブロック図である。図３は、本発明の一実施の形態によるプラズマＣＶＤ装置における成膜時の半導体ウエハの流れを説明する工程図である。図４は、搬送室の圧力と、搬送室内の異物の関係を示す説明図である。
【００１７】
本実施の形態で示すプラズマＣＶＤ装置１は、処理室２、ゲートバルブ３ａ、３ｂ、搬送室４、搬送ロボット５、ロードロック室６を備えている。また処理室２、搬送室４およびロードロック室６には、各室からガスを排気する排気系、例えば機械ポンプなどの真空ポンプ８ａ、８ｂ、８ｃがそれぞれ接続されている。また搬送室４には所望のガスを供給する供給系、例えば窒素ガスなどの不活性ガスを供給することができるマスフローコントローラ９が接続されている。一般に、プラズマＣＶＤ装置は、処理室を中心として、サブシステムとしてのガス供給系、排気系、ウエハ搬送系、電源部等を基本構成とし、処理室以外は共通化が可能である。なお、図１中、符号７ａ、７ｂはウエハカセット、ＳＷは半導体ウエハである。
【００１８】
プラズマＣＶＤ装置１に備わる処理室２は平行平板型構造であり、加熱にはヒーター付サセプタを用いる。プラズマＣＶＤ装置１は、処理室２の内部に２つの平板電極を対向させ、一方の電極板上に処理するべき半導体ウエハＳＷを載置し、対向する電極との間に高周波電力を印加し、生成ガスのプラズマを発生させて半導体ウエハＳＷの主面上にプラズマＣＶＤ法によって絶縁膜、半導体膜または金属・導体膜を堆積する半導体製造装置である。図１には、３つの処理室２を例示しているが、２つまたは４つの処理室２の構成が可能である。
【００１９】
半導体ウエハＳＷの主面上への酸化シリコン膜、例えばＴＥＯＳ酸化膜の形成は、例えば以下の手順によって行われる。
【００２０】
搬送室４には、半導体ウエハＳＷを搬送する搬送ロボット５が備わっており、搬送ロボット５にてロードロック室６に設置された、通常２５枚、１２枚または６枚等のバッチ単位で半導体ウエハＳＷが収納されているウエハカセット７ａから１枚の半導体ウエハＳＷが搬出される。次いで、搬送室４と処理室２との間を仕切るゲートバルブ３ａを開けて処理室２へ半導体ウエハＳＷが搬入される。
【００２１】
次いで、半導体ウエハＳＷは、処理室２の内部に設置された一方の電極であるサセプタと呼ばれる支持台の上に置かれた後、ゲートバルブ３ａを閉じて、このサセプタと、その周囲を絶縁体によって保持されたシャワーヘッドとの間に高周波電力が印加される。シャワーヘッドにはガスノズルが設けられており、このガスノズルを通して複数種の生成ガス、例えばＴＥＯＳガスおよびオゾンガスが処理室２へ導入されて、半導体ウエハＳＷの主面上にＴＥＯＳ酸化膜が成膜される。生成ガスおよび反応副生成物は、圧力調整バルブおよびスロットバルブを通り真空ポンプ８ａで排出される。
【００２２】
次いで、処理室２に接続されている真空ポンプ８ａにより処理室２内の圧力を制御し、また、搬送室４に接続されている真空ポンプ８ｂおよびマスフローコントローラ９から供給される例えば窒素ガスなどの不活性ガスにより搬送室４内の圧力を制御し、処理室２と搬送室４との圧力差を２００Ｐａ以上とする。言い換えると、処理室２の圧力に対する搬送室４の圧力の比を１００倍以上とする。具体的には処理室２の圧力が例えば２Ｐａ、搬送室４の圧力が例えば２０２Ｐａとすることができる。
【００２３】
次いで、処理室２と搬送室４との圧力差を２００Ｐａ以上とした後、処理室２−搬送室４間のゲートバルブ３ａを開き、搬送ロボット５にて処理室２から半導体ウエハＳＷが、搬送室４を通過してロードロック室６に設置されたウエハカセット７ｂへ搬入される。
【００２４】
上述したように、プラズマＣＶＤ装置１では、処理室２内に置かれる半導体ウエハＳＷの主面上に反応生成物が到達して酸化シリコン膜が形成される一方で、処理室２内には例えば酸化シリコンを主成分とする微粒子などの異物が浮遊する。したがって、処理室２と搬送室４との間にほぼ圧力差がない状態で、ゲートバルブ３ａを開き、半導体ウエハを処理室２から搬送室４へ搬送した場合、微粒子などの異物は搬送室４へ逆流し、半導体ウエハＳＷ上に付着することがある。
【００２５】
図４は、処理室２から搬送室４へ半導体ウエハＳＷを搬送した後における搬送室４内で半導体ウエハＳＷ上に付着した大きさ０．１μｍ以上の異物を検出した結果を示している。図４に示すように、処理室２の圧力を例えば２Ｐａ、搬送室４の圧力を例えば１６Ｐａとした場合、異物が４０個程度確認された。すなわち、処理室２の圧力を２Ｐａ、搬送室４の圧力を１６Ｐａとし、その後ゲートバルブ３ａを開き、半導体ウエハを処理室２から搬送室４へ搬送した場合であっても、０．１μｍ以上の異物が搬送室４へ逆流し、半導体ウエハＳＷ上に４０個程度付着してしまう。
【００２６】
この結果から、前記発明が解決しようとする課題で本発明者が検討したように、例えば半導体ウエハＳＷを処理室２から搬送室４へ搬送する際、搬送室４を加圧するためにごく少量の不活性ガスを流入させて処理室２と搬送室４との間に圧力差をつけた状態で、ゲートバルブ３ａを開き、半導体ウエハを処理室２から搬送室４へ搬送した場合であっても、突発的に、半導体ウエハに微粒子などの異物が付着することが考えられる。
【００２７】
しかしながら、図４に示すように、処理室２の圧力を例えば２Ｐａ、搬送室４の圧力を例えば１００Ｐａとした場合には異物が２個程度、さらに、処理室２の圧力を例えば２Ｐａ、搬送室４の圧力を例えば２０２Ｐａとした場合には異物が０あるいは１個程度となることが確認された。
【００２８】
このように、処理室２の圧力より搬送室４の圧力を高くすることで、その後にゲートバルブ３ａを開いたとしても、成膜後に処理室２に浮遊していた微粒子などの異物の処理室２から搬送室４への逆流を防止することができる。
【００２９】
また、搬送室４は真空ポンプ８ｂおよびマスフローコントローラ９と接続されているため、この真空ポンプ８ｂにより搬送室４内のガスなどが排気される一方で、異物などが含まれていないピュアな不活性ガスがマスフローコントローラ９により供給され、搬送室４内には異物が存在しないようにされている。したがって、成膜後の半導体ウエハＳＷを処理室２から搬送室４への搬送中に浮遊していた微粒子などの異物を搬送室４内に浮遊する前に強制的に排気することができる。
【００３０】
このように、０．１μｍ以上の異物に対して処理室２の圧力を例えば２Ｐａ、搬送室４の圧力を例えば２０２Ｐａとして、処理室２の圧力と搬送室４の圧力との差を２００Ｐａ以上とすることで、異物の処理室２から搬送室４への逆流を防止することができる効果について説明したが、例えば０．０１μｍ以上の異物に対しても処理室２の圧力と搬送室４の圧力との差を２００Ｐａ以上とすることで、異物の処理室２から搬送室４への逆流を防止することもできる。
【００３１】
次に、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイスの製造方法に本発明を適用した場合について図５〜図１０を用いて説明する。なお、本実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。
【００３２】
図５に示すように、例えばｐ型のシリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１１を用意する。次に、この半導体基板１１を熱酸化してその表面に厚さ０.０１μｍ程度の薄い酸化シリコン膜１２を形成し、続いてその上層に、例えばＣＶＤ法により厚さ０.１μｍ程度の窒化シリコン膜１３を堆積する。
【００３３】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして窒化シリコン膜１３、酸化シリコン膜１２および半導体基板１１を順次エッチングすることにより、素子分離領域の半導体基板１１に深さ０.３５μｍ程度の素子分離溝１４ａを形成する。
【００３４】
次に、図６に示すように、上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて、半導体基板１１上に酸化シリコン膜１４ｂを堆積する。酸化シリコン膜１４ｂは、例えばＴＥＯＳ（tetraethylorthosilicate：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法により堆積されたＴＥＯＳ酸化膜で構成される。成膜後は、処理室に接続されている真空ポンプにより処理室内の圧力を制御し、また、搬送室に接続されている真空ポンプおよびマスフローコントローラから供給される例えば窒素ガスなどの不活性ガスにより搬送室内の圧力を制御し、処理室と搬送室との圧力差を２００Ｐａ以上とした後、処理室と搬送室との間のゲートバルブを開き、搬送ロボットにて処理室から半導体基板が、搬送室を通過してロードロック室に設置されたウエハカセットへ搬入される。
【００３５】
次に、図７に示すように、半導体基板１１上にＣＶＤ法により堆積した酸化シリコン膜１４ｂを、例えばＣＭＰ（chemical vapor deposition）法により研磨して、素子分離溝１４ａの内部に酸化シリコン膜１４ｂを残すことによって素子分離領域を形成する。続いて熱リン酸を用いたウェットエッチングで窒化シリコン膜１３を除去した後、半導体基板１１に温度１０００℃程度の熱処理を施すことにより、素子分離溝１４ａに埋め込んだ酸化シリコン膜１４ｂを焼き締める。
【００３６】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとして半導体基板１１に不純物をイオン注入し、ｐウェル２１およびｎウェル２２を形成する。ｐウェル２１にはｐ型の導電型を示す不純物、例えばボロンをイオン注入し、ｎウェル２２にはｎ型の導電型を示す不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳのしきい値を制御するための不純物をイオン注入してもよい。
【００３７】
次に、ゲート絶縁膜となる酸化シリコン膜２３ａ、ゲート電極となるシリコン多結晶膜２４ａおよびキャップ絶縁膜となる酸化シリコン膜２５ａを順次堆積して積層膜を形成する。酸化シリコン膜２３ａは、例えば熱酸化法または熱ＣＶＤ法により形成することができ、シリコン多結晶膜２４ａは、例えばＣＶＤ法により形成することができる。また、酸化シリコン膜２５ａは、上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて形成される。
【００３８】
次に、図８に示すように、フォトリソグラフィ法により形成されたレジストパターンをマスクとして上記積層膜をエッチングして、ゲート絶縁膜２３、ゲート電極２４およびキャップ絶縁膜２５を形成する。続いて半導体基板１１上にＣＶＤ法により酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極２４の側壁にサイドウォール２６を形成する。
【００３９】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｐウェル２１にｎ型不純物、例えばヒ素をイオン注入し、ゲート電極２４の両側のｐウェル２１にｎ型半導体領域２７を形成する。ｎ型半導体領域２７は、ゲート電極２４およびサイドウォール２６に対して自己整合的に形成され、ｎＭＩＳのソース・ドレインとして機能する。同様に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしてｎウェル２２にｐ型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極２４の両側のｎウェル２２にｐ型半導体領域２８を形成する。ｐ型半導体領域２８は、ゲート電極２４およびサイドウォール２６に対して自己整合的に形成され、ｐＭＩＳのソース・ドレインとして機能する。
【００４０】
次に、図９に示すように、半導体基板１１上に酸化シリコン膜２９を形成した後、この酸化シリコン膜２９を、例えばＣＭＰ法によって研磨することによりその表面を平坦化する。酸化シリコン膜２９は、例えば上述したプラズマＣＶＤ装置およびそれを用いた半導体ウエハの処理方法を用いて形成される。
【００４１】
次に、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって酸化シリコン膜２９に接続孔３０を形成する。この接続孔３０はｎ型半導体領域２７またはｐ型半導体領域２８上などの必要部分に形成する。続いて接続孔３０の内部を含む半導体基板１１の全面に窒化チタン膜を、例えばＣＶＤ法により形成し、さらに接続孔３０を埋め込むタングステン膜を、例えばＣＶＤ法により形成する。その後、接続孔３０以外の領域の窒化チタン膜およびタングステン膜を、例えばＣＭＰ法により除去して接続孔３０の内部にプラグ３１を形成する。
【００４２】
次に、半導体基板１１上に、例えばタングステン膜を形成した後、フォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによりタングステン膜を加工し、第１層目の配線３２を形成する。タングステン膜は、ＣＶＤ法またはスパッタ法により形成できる。
【００４３】
次に、図１０に示すように、配線３２を覆う絶縁膜、例えば酸化シリコン膜を形成した後、その絶縁膜を、例えばＣＭＰ法で研磨することにより、表面が平坦化された層間絶縁膜３３を形成する。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによって層間絶縁膜３３の所定の領域に接続孔３４を形成する。
【００４４】
次に、接続孔３４の内部を含む半導体基板１１の全面にバリアメタル層を形成し、さらに接続孔３４を埋め込む銅膜を形成する。バリアメタル層は、例えば窒化チタン膜、タンタル膜または窒化タンタル膜などであり、例えばＣＶＤ法またはスパッタ法により形成する。銅膜は主導体層として機能し、例えばメッキ法により形成できる。メッキ法による銅膜の形成前に、例えばＣＶＤ法またはスパッタ法によりシード層として薄い銅膜を形成できる。その後、接続孔３４以外の領域の銅膜およびバリアメタル層を、例えばＣＭＰ法により除去して接続孔３４の内部にプラグ３５を形成する。
【００４５】
次に、半導体基板１１上にストッパ絶縁膜３６を形成し、さらに配線形成用の絶縁膜３７を形成する。ストッパ絶縁膜３６は、例えば窒化シリコン膜とし、絶縁膜３７は、例えば酸化シリコン膜とする。続いてフォトリソグラフィ法により形成されたレジストパターンをマスクとしたエッチングによってストッパ絶縁膜３６および絶縁膜３７の所定の領域に配線溝３８を形成する。
【００４６】
次に、配線溝３８の内部を含む半導体基板１１の全面にバリアメタル層３９を形成し、さらに配線溝３８を埋め込む銅膜を形成する。その後、配線溝３８以外の領域の銅膜およびバリアメタル層３９を、例えばＣＭＰ法により除去して、配線溝３８の内部に銅膜を主導体層とする第２層目の配線４０を形成する。
【００４７】
その後、さらに上層の配線を形成した後、パッシベーション膜で半導体基板１１の全面を覆うことにより、ＣＭＯＳデバイスが略完成する。
【００４８】
このように、本実施の形態によれば、処理室２の圧力より搬送室４の圧力を高くすることによって、成膜後に処理室２に浮遊していた微粒子などの異物の処理室２から搬送室４への逆流を防止することができる。
【００４９】
また、成膜後の半導体ウエハＳＷを処理室２から搬送室４への搬送中に浮遊していた微粒子などの異物を強制的に排気することができる。
【００５０】
さらに、半導体ウエハＳＷ上に付着する異物が低減できることから半導体装置の製造歩留まりを向上させることができる。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５２】
例えば、前記実施の形態では、プラズマＣＶＤ装置に本発明を適用したが、ＣＶＤ装置に限定されることなく、排気系および供給系を有する例えば処理室、搬送室を備える装置に適用することができ、例えばドライエッチング装置に適用しても同様の効果が得られる。
【００５３】
例えば、前記実施の形態では、異物として酸化シリコンを主成分とする微粒子を挙げて本発明を適用したが、微粒子に限定されることなく、例えばＴＥＯＳガス、オゾンガスなどの腐食性ガスに適用しても同様の効果が得られる。
【産業上の利用可能性】
【００５４】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態によるプラズマＣＶＤ装置の構成の一例を示す模式図である。
【図２】図１のプラズマＣＶＤ装置に排気系および供給系を付加して示すブロック図である。
【図３】本実施の形態によるプラズマＣＶＤ装置における成膜時の半導体ウエハの流れを説明する工程図である。
【図４】図１のプラズマＣＶＤ装置の搬送室の圧力と、搬送室内の異物の関係を示す説明図である。
【図５】本実施の形態における製造工程中の半導体装置を模式的に示す断面図である。
【図６】図５に続く製造工程中の半導体装置を模式的に示す断面図である。
【図７】図６に続く製造工程中の半導体装置を模式的に示す断面図である。
【図８】図７に続く製造工程中の半導体装置を模式的に示す断面図である。
【図９】図８に続く製造工程中の半導体装置を模式的に示す断面図である。
【図１０】図９に続く製造工程中の半導体装置を模式的に示す断面図である。
【符号の説明】
【００５６】
１  プラズマＣＶＤ装置
２  処理室
３ａ  ゲートバルブ
３ｂ  ゲートバルブ
４  搬送室
５  搬送ロボット
６  ロードロック室
７ａ  ウエハカセット
７ｂ  ウエハカセット
８ａ  真空ポンプ
８ｂ  真空ポンプ
８ｃ  真空ポンプ
９  マスフローコントローラ
１１  半導体基板
１２  酸化シリコン膜
１３  窒化シリコン膜
１４ａ  素子分離溝
１４ｂ  酸化シリコン膜
２１  ｐウェル
２２  ｎウェル
２３  ゲート絶縁膜
２３ａ  酸化シリコン膜
２４  ゲート電極
２４ａ  シリコン多結晶膜
２５  キャップ絶縁膜
２５ａ  酸化シリコン膜
２６  サイドウォール
２７  ｎ型半導体領域
２８  ｐ型半導体領域
２９  酸化シリコン膜
３０  接続孔
３１  プラグ
３２  配線
３３  層間絶縁膜
３４  接続孔
３５  プラグ
３６  ストッパ絶縁膜
３７  絶縁膜
３８  配線溝
３９  バリアメタル層
４０  配線
【図１】
2006261465.tif 000003
【図２】
2006261465.tif 000004
【図３】
2006261465.tif 000005
【図４】
2006261465.tif 000006
【図５】
2006261465.tif 000007
【図６】
2006261465.tif 000008
【図７】
2006261465.tif 000009
【図８】
2006261465.tif 000010
【図９】
2006261465.tif 000011
【図１０】
2006261465.tif 000012