(57)【要約】【課題】  メディアンフィルタの回路規模を削減すること。【解決手段】  メディアンフィルタを構成する信号処理回路を、パルス幅変調回路２１と、パルス幅変調信号を入力とする論理和演算回路２９、３０、３１，３２、３３，３４，３５、３６，３７，３８、パルス幅変調信号を入力とする論理積演算回路３９，４０，４１，４２，４３，４４、４５、４６，４７，４８、単位遅延回路２５，２６，２７、２８、および、演算回路間の遅延調整回路４９，５０，５１，５２，５３により構成される。【選択図】      図１
2006201821.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をパルス幅変調信号に変換するパルス幅変調（以下、ＰＷＭ変調と称す）回路と、
ある時刻ＴにおけるＰＷＭ変調回路の出力を入力信号とし、該入力信号を時間τだけ遅延させる遅延素子をＮ（Ｎは２以上の偶数）個直列に接続し、前記入力信号と、前記各遅延素子の出力よりなる出力信号とを有する遅延回路と、
前記各遅延回路から信号が出力される時刻（Ｔ，Ｔ−τ，Ｔ−２τ，・・・，Ｔ−Ｎτ）での複数のＰＷＭ変調信号を入力信号とし、そのうちのデューティ比の大きさが（Ｎ／２）＋１番目の信号をＰＷＭ変調信号形式で出力する中央値選択回路と、
前記中央値選択回路の出力を、前記ＰＷＭ変調信号から復調するための復調回路と、を備えた、
ことを特徴とするメディアンフィルタ回路。
【請求項２】
請求項１に記載のメディアンフィルタ回路において、
前記中央値選択回路は、
Ｐ個（Ｐ：２以上の整数）のＰＷＭ変調信号を入力信号とする論理積演算を行うことにより、入力信号のうちもっともデューティ比が小さい信号を最小値演算結果として出力する、複数の信号処理回路と、
Ｑ個（Ｑ：２以上の整数）のＰＷＭ変調信号を入力信号とする論理和演算を行うことにより、入力信号のうちもっともデューティ比が大きな信号を最大値演算結果として出力する、複数の信号処理回路とを有する、
ことを特徴とするメディアンフィルタ回路。
【請求項３】
請求項２に記載のメディアンフィルタ回路において、
前記複数の最小値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号とを入力とする２入力のＡＮＤ回路よりなり、
前記複数の最大値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号とを入力とする２入力のＯＲ回路よりなる、
ことを特徴とするメディアンフィルタ回路。
【請求項４】
請求項２に記載のメディアンフィルタ回路において、
前記複数の最小値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号との計３個以上の信号を入力とするＡＮＤ回路よりなり、
前記複数の最大値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号との計３個以上の信号とを入力とするＯＲ回路よりなる、
ことを特徴とするメディアンフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調信号（以下、ＰＷＭ変調信号と称す）の特性を利用した最小値演算回路／最大値演算回路（以下、ＭＩＮ演算回路／ＭＡＸ演算回路と称す）、及び前記ＭＩＮ演算回路／ＭＡＸ演算回路を用いたメディアンフィルタ回路に関するものである。
【背景技術】
【０００２】
線形フィルタで実現不可能な機能を有するフィルタとして、１９７１年にTukeyによって提案されたメディアンフィルタが広く知られている。メディアンフィルタは、非特許文献１で示されているように、エッジ保存と、インパルスノイズの除去、という線形フィルタでは実現不可能なフィルタ性能を有しているため、画像処理分野や、冗長センサシステム・パワーエレクトロニクスなど、様々な分野で開発・応用が行われている。
【０００３】
例えば、図６（ａ）に示す入力信号５４に対し、これをＡ／Ｄ変換するＡ／Ｄコンバータ５５と、その出力５６の低域成分のみを取り出すローパスフィルタ５７と、その出力の低域成分信号５８に対し、非線形処理を行うメディアンフィルタ５９とを備え、非線形処理信号を出力するメディアンフィルタ回路において、メディアンフィルタ５９は、入力端子５８と、入力端子５８より入力された入力信号と、遅延素子６０，６１，６２，６３により遅延させられた信号７６，７７，７８，７９の中から中央値を選択し出力する中央値選択回路９９と、その中央値を出力する出力端子９０とを備え、かつ、上記中央値選択回路９９は、最大値と最小値の選別出力を行う演算器６４，６５，６６，６７，６８，６９，７０，７１，７２，７３、および該各演算器間の遅延調整に用いられる遅延回路７４，７５，８０，８１，８２から構成されている。
【非特許文献１】棟安実治その他著，「非線形ディジタル信号処理」，朝倉書店，１９９９年，ｐ．３８−５０
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、入力データをソートし降順に並べ替えた後中央値を出力するという複雑な処理過程を有しているメディアンフィルタは、そのハードウエア化を検討した場合、回路規模が非常に大きくなりコストアップにつながるという問題点があった。
【０００５】
本発明はこのような課題を解決するためになされたもので、回路規模を削減できるメディアンフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の請求項１にかかるメディアンフィルタ回路は、入力信号をパルス幅変調信号に変換するパルス幅変調（以下、ＰＷＭ変調と称す）回路と、ある時刻ＴにおけるＰＷＭ変調回路の出力を入力信号とし、該入力信号を時間τだけ遅延させる遅延素子をＮ（Ｎは２以上の偶数）個直列に接続し、前記入力信号と、前記各遅延素子の出力よりなる出力信号とを有する遅延回路と、前記各遅延回路から信号が出力される時刻（Ｔ，Ｔ−τ，Ｔ−２τ，・・・，Ｔ−Ｎτ）での複数のＰＷＭ変調信号を入力信号とし、そのうちのデューティ比の大きさが（Ｎ／２）＋１番目の信号をＰＷＭ変調信号形式で出力する中央値選択回路と、前記中央値選択回路の出力を、前記ＰＷＭ変調信号から復調するための復調回路と、を備えた、ことを特徴とするものである。
これにより、入力信号としてＰＷＭ変調信号を用いるメディアンフィルタ回路は、ＰＷＭ変調信号を直接処理するＭＩＮ演算回路、およびＰＷＭ変調信号を直接処理するＭＡＸ演算回路より構成されるため、回路規模を削減することが可能である。
【０００７】
本発明の請求項２にかかるメディアンフィルタ回路は、前記中央値選択回路は、Ｐ個（Ｐ：２以上の整数）のＰＷＭ変調信号を入力信号とする論理積演算を行うことにより、入力信号のうちもっともデューティ比が小さい信号を最小値演算結果として出力する、複数の信号処理回路と、Ｑ個（Ｑ：２以上の整数）のＰＷＭ変調信号を入力信号とする論理和演算を行うことにより、入力信号のうちもっともデューティ比が大きな信号を最大値演算結果として出力する、複数の信号処理回路とを有する、ものとしたものである。
これにより、ＰＷＭ変調信号を直接処理するＭＩＮ演算回路、およびＰＷＭ変調信号を直接処理するＭＡＸ演算回路を、構成することができ、上記メディアンフィルタ回路を構成できる。
【０００８】
本発明の請求項３にかかるメディアンフィルタ回路は、請求項２に記載のメディアンフィルタ回路において、前記複数の最小値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号とを入力とする２入力のＡＮＤ回路よりなり、前記複数の最大値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号とを入力とする２入力のＯＲ回路よりなる、ものである。
これにより、上記ＭＩＮ演算回路及びＭＡＸ演算回路を構成することができ、上記メディアフィルタ回路を構成できる。
【０００９】
本発明の請求項４にかかるメディアンフィルタ回路は、請求項２に記載のメディアンフィルタ回路において、前記複数の最小値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号との計３個以上の信号を入力とするＡＮＤ回路よりなり、前記複数の最大値演算用信号処理回路は、ＰＷＭ変調した信号と、これを遅延させた信号との計３個以上の信号とを入力とするＯＲ回路よりなる、ものである。
これにより、上記ＭＩＮ演算回路及びＭＡＸ演算回路を構成することができ、上記メディアフィルタ回路を構成できる。
【発明の効果】
【００１０】
この発明にかかるメディアンフィルタ回路によれば、入力データをソートし降順に並べ替えた後中央値を出力するメディアンフィルタを、ＰＷＭ変調信号を直接処理するＭＩＮ演算回路、およびＰＷＭ変調信号を直接処理するＭＡＸ演算回路で構成したから、回路規模を削減できる効果がある。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、本発明の実施の形態１によるメディアンフィルタ回路を図を参照して説明する。
図１（ａ）は、本発明の実施の形態１によるメディアンフィルタ回路を示す構成図である。
図１（ｂ） は、該メディアンフィルタ回路におけるメディアンフィルタ２３の詳細な構成を示すものである。
【００１２】
本実施の形態１によるメディアンフィルタ回路は、ＰＷＭ変調信号を入力とする信号処理回路として構成されるもので、図２に示す実施の形態２によるＭＩＮ演算回路３′と、図３に示す実施の形態３によるＭＡＸ演算回路７′とを組み合わせることによって構成されるものである。
【００１３】
図２は、本発明の実施の形態１による信号処理回路における、ＰＷＭ変調信号を入力とする信号処理回路であって、最小値を求めるＭＩＮ演算回路３′を示す。
【００１４】
入力端子１，２よりＰＷＭ変調信号を入力し、ＡＮＤ演算回路３を用いてＡＮＤ演算を行うことで、入力端子１，２より供給されるＰＷＭ変調信号のうち、論理Ｈｉｇｈ区間の小さな側の信号が選択され、結果、ＰＷＭ変調信号形式でのＭＩＮ演算出力を、出力端子４より得ることができる。
【００１５】
図３は、本発明の実施の形態１による信号処理回路における、ＰＷＭ変調信号を入力とする信号処理回路であって、最大値を求めるＭＡＸ演算回路７′を示す。
【００１６】
入力端子５，６よりＰＷＭ変調信号を入力し、ＯＲ演算回路７を用いてＯＲ演算を行うことで、入力端子５，６より供給されるＰＷＭ変調信号のうち、論理Ｈｉｇｈ区間の大きな側の信号が選択され、結果、ＰＷＭ変調信号に対するＭＡＸ演算出力を、出力端子８より得ることができる。
【００１７】
図４は、本発明の実施の形態１による信号処理回路における、図２に示したＭＩＮ演算回路であって、入力信号が３以上の複数の場合の並列最小値演算回路を示す。ここでは、４入力の場合を例示している。
【００１８】
入力端子９、１０，１１，１２よりＰＷＭ変調信号を入力し、ＡＮＤ演算回路１３を用いてＡＮＤ演算を行うことで、入力端子９，１０，１１，１２より供給されるＰＷＭ変調信号のうち、最も論理Ｈｉｇｈ区間の小さな側の信号が選択され、複数のＰＷＭ変調信号に対するＭＩＮ演算出力を、出力端子１４より得ることができる。
【００１９】
図５は、本発明の実施の形態１による信号処理回路における、図３に示したＭＡＸ演算回路であって、入力信号が３以上の複数の場合の、並列最大値演算回路を構成するものであり、ここでは、４入力の場合を例にして、図５を用いて説明する。
【００２０】
入力端子１５，１６，１７，１８よりＰＷＭ変調信号を入力し、ＯＲ演算回路１９を用いてＯＲ演算を行うことで、入力端子１５，１６，１７，１８より供給されるＰＷＭ変調信号のうち、最も論理Ｈｉｇｈ区間の大きな側の信号が選択され、複数のＰＷＭ変調信号に対するＭＡＸ演算出力を、出力端子２０より得ることができる。
【００２１】
次に、本実施の形態１によるメディアンフィルタ回路の動作について説明する。
図１（ａ） の回路において、入力信号は、ＰＷＭ変調回路２１によってＰＷＭ変調され、入力端子２２を通じてメディアンフィルタ２３に入力される。メディアンフィルタ２３に入力されたＰＷＭ変調信号は、単位遅延回路２５，２６，２７，２８によって単位遅延された後、原信号２２、および単位遅延信号２５ａ，２６ａ，２７ａ，２８ａとしてソーティングの対象信号として利用される。
【００２２】
上記入力原信号２２、および単位遅延回路２５，２６，２７，２８により得られるＰＷＭ変調信号は、ＰＷＭ変調信号に対して最大値演算回路（ＭＡＸ演算回路）として機能するＯＲ演算回路２９、３０、３１，３２、３３，３４，３５、３６，３７，３８、およびＰＷＭ変調信号に対して最小値演算回路（ＭＩＮ演算回路）として機能するＡＮＤ演算回路３９，４０，４１，４２，４３，４４、４５、４６，４７，４８によって降順にソートされ、その降順にソートされたうちの中央値、すなわち、ＰＷＭ変調信号２２、２５、２６，２７，２８の中で振幅の大きさが３番目の信号であるＭＥＤＩＡＮ信号が、最終的に出力端子２４より選択出力される。
【００２３】
上記出力端子２４より得られるＰＷＭ変調信号は、原信号に対するＰＷＭ変調信号形式でのメディアンフィルタ出力に相当するものであり、ＰＷＭ変調信号形式からの復調を希望する場合は、ローパスフィルタ８５を通してフィルタ出力５４を得ることにより可能である。
【００２４】
以上のような本実施の形態１によるメディアンフィルタ回路によれば、メディアンフィルタ回路を、ＡＮＤ演算回路よりなるＭＩＮ演算回路と、ＯＲ演算回路よりなるＭＡＸ演算回路の組みあわせを用いて構成したので、入力データをソートし降順に並べ替えた後中央値を出力するという複雑な処理過程をも、きわめて簡単な回路構成で実施することができ、これをハードウェア化した場合にも回路規模が非常に大きくなることがなく、このためコストアップを招くこともない、という効果が得られる。
【産業上の利用可能性】
【００２５】
以上のような本発明によれば、従来技術と比較して少ない回路規模でメディアンフィルタをハードウエア化することが可能である。
【図面の簡単な説明】
【００２６】
【図１】（ａ）は本発明の実施の形態１による、ＰＷＭ変調信号の特性を利用したメディアンフィルタの回路図、（ｂ）は該メディアンフィルタ回路におけるメディアンフィルタ２３の詳細な構成を示す図。
【図２】本発明の実施の形態１における、ＰＷＭ変調信号の特性を利用したＭＩＮ演算回路の概念図。
【図３】本発明の実施の形態１における、ＰＷＭ変調信号の特性を利用したＭＡＸ演算回路の概念図。
【図４】本発明の実施の形態１における、ＰＷＭ変調信号の特性を利用した並列ＭＩＮ演算回路の概念図。
【図５】本発明の実施の形態１における、ＰＷＭ変調信号の特性を利用した並列ＭＡＸ演算回路の概念図。
【図６】（ａ）は従来例のメディアンフィルタの回路図、（ｂ）は該メディアンフィルタ回路におけるメディアンフィルタの詳細な構成を示す図。
【符号の説明】
【００２７】
１，２  ＰＷＭ変調信号入力
３  ＡＮＤ演算回路
３′  ＭＩＮ演算回路
４  ＰＷＭ変調形式のＭＩＮ演算出力信号
５，６  ＰＷＭ変調信号入力
７  ＯＲ演算回路
７′  ＭＡＸ演算回路
８  ＰＷＭ変調信号形式のＭＡＸ演算出力信号
９〜１２  ＰＷＭ変調信号入力
１３  ＡＮＤ演算回路
１４  ＰＷＭ変調信号形式の並列ＭＩＮ演算出力信号
１５〜１８  ＰＷＭ変調信号入力
１９  ＯＲ演算回路
２０  ＰＷＭ変調信号形式の並列ＭＡＸ演算出力信号
５４  フィルタ出力  
８５  ローパスフィルタ
２１  ＰＷＭ変調回路  
２３  メディアンフィルタ
２２  入力端子
２５，２６，２７，２８  単位遅延回路
【図１】
2006201821.tif 000003
【図２】
2006201821.tif 000004
【図３】
2006201821.tif 000005
【図４】
2006201821.tif 000006
【図５】
2006201821.tif 000007
【図６】
2006201821.tif 000008