(57)【要約】【課題】ＭＥＭＳ素子などの微細な構造体から構成された異なる形態の素子が、ＬＳＩなどが形成されている半導体基板の上にモノリシックに搭載されて、より小さな状態とされたパッケージの状態の半導体装置を提供する。【解決手段】電極パッド１０３の上に柱状の金属ポスト（貫通電極）１０９が形成された状態とし、ＭＥＭＳ素子１０６及び固定素子１０７が、充分な厚さの樹脂絶縁層１０８に覆われた状態とする。樹脂絶縁層１０８の上面は、金属ポスト１０９の上面が露出して平坦な状態とされた状態とする。次に、樹脂絶縁層１０８の上に露出した部分の金属ポスト１０９に接続する再接続配線１１０により、より内側に配置された実装用パッド１１１が、再接続配線１１０を介して金属ポスト１０９（電極パッド１０３）に接続された状態とする。【選択図】  図３
2006190804.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成されて信号処理を含む回路機能を有する半導体集積回路と、
前記半導体基板の上に形成されて前記半導体集積回路に接続された第１受動素子と、
前記半導体基板の上に形成されて前記半導体基板の面に対向する天井壁とこの天井壁を前記半導体基板の上に支持する側壁とを備えた容器と、
前記容器の内部の前記半導体基板の上に形成されて可動部を備えて前記半導体集積回路に接続された第２受動素子と、
前記半導体集積回路，前記第１受動素子，前記第２受動素子の少なくとも１つに接続して前記半導体基板の上に前記第１受動素子，前記第２受動素子とともに形成された電極と、
前記第１受動素子及び前記容器を埋め込んで前記半導体基板の全域に形成された樹脂絶縁層と、
前記電極の上に接続して配置された前記樹脂絶縁層を貫通する貫通電極と、
前記樹脂絶縁層の上に形成されて前記貫通電極に接続する再接続配線と、
前記再接続配線を覆うように形成された保護膜と、
前記保護膜の表面に一部が露出した状態に形成されて前記再接続配線に接続する外部と接続するための端子と
を少なくとも備えることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記保護膜の上に形成されて前記再接続配線に接続する外部と接続するための第１端子及び第２端子と、
前記第１端子の上に接続して形成された導電材料からなるバンプと
を備えることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記再接続配線の一部から構成された第３受動素子を備える
ことを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第３受動素子は、前記再接続配線の一部に構成されたスパイラル形状のインダクタである
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記再接続配線の一部から構成された接地導体を備える
ことを特徴とする半導体装置。
【請求項６】
半導体基板の上に信号処理を含む回路機能を有する半導体集積回路が形成された状態とする工程と、
前記半導体基板の上に前記半導体集積回路に接続された第１受動素子が形成された状態とする工程と、
前記半導体基板の上に所定領域を囲う側壁枠とこの側壁枠内に配置されて前記半導体集積回路に接続された第２受動素子とが形成された状態とする工程と、
前記側壁枠の上に前記半導体基板の面に対向する天井壁が形成されて前記素子が前記側壁枠と前記天井壁とからなる容器に配置された状態とする工程と、
前記第１受動素子及び前記第２受動素子を埋め込んだ樹脂絶縁層が前記半導体基板の全域に形成された状態とする工程と、
前記電極の上に接続して前記樹脂絶縁層を貫通する貫通電極が形成された状態とする工程と、
前記貫通電極に接続する再接続配線が前記樹脂絶縁層の上に形成された状態とする工程と、
前記再接続配線を覆う保護膜が形成された状態とする工程と、
前記再接続配線に接続して外部と接続するための端子が、前記保護膜の表面に一部が露出した状態で形成された状態とする工程と
を少なくとも備えることを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記半導体集積回路が、半導体基板の上に形成された後、前記半導体集積回路の上に層間絶縁層が形成された状態とする第１工程と、
前記層間絶縁層の上に第１シード層が形成された状態とする第２工程と、
メッキ法により、第１金属パターン及びこれより厚い第２金属パターンが、前記第１シード層の上に形成された状態とした後、前記第１金属パターン及び前記第２金属パターンをマスクとしたエッチングにより前記シード層が選択的に除去された状態とする第３工程と、
前記第２金属パターンの間を埋め込み前記第２金属パターンの一部が露出した状態で前記第１金属パターンが覆われた状態に、前記層間絶縁層の上に有機樹脂からなる第１犠牲層が形成された状態とする第４工程と、
露出した前記第２金属パターンの部分を含んで前記第１犠牲層の上に第２シード層が形成された状態とする第５工程と、
メッキ法により、第３金属パターン及びこれより厚い第４金属パターンが、前記第２シード層の上に形成された状態とした後、前記第３金属パターン及び前記第４金属パターンをマスクとしたエッチングにより前記第２シード層が選択的に除去された状態とする第６工程と、
前記第４金属パターンの間を埋め込み前記第４金属パターンの一部が露出した状態で前記第３金属パターンが覆われた状態に、前記第１犠牲層の上に有機樹脂からなる第２犠牲層が形成された状態とする第７工程と、
露出した前記第４金属パターンの部分を含む前記第２犠牲層の上に第３シード層が形成された状態とする第８工程と、
メッキ法により、複数の開口部を備えた金属層及び第５金属パターンが形成された状態とした後、前記金属層及び第５金属パターンをマスクとしたエッチングにより前記第３シード層が選択的に除去された状態とする第９工程と、
前記第１犠牲層及び前記第２犠牲層が除去された状態とする第１０工程と、
前記金属層の上に前記開口部を塞ぐように封止絶縁層が形成された状態とする第１１工程と、
前記第１金属パターン，前記第２金属パターン，前記第３金属パターン，前記第４金属パターン，前記第５金属パターン，前記金属層及び封止絶縁層が埋め込まれるように、前記層間絶縁層の上の前記半導体基板の全域に渡って樹脂絶縁層が形成された状態とする第１２工程と、
前記半導体集積回路に接続する貫通電極が前記樹脂絶縁層を貫通して形成された状態とする第１３工程と、
前記貫通電極に接続する再接続配線が前記樹脂絶縁層の上に形成された状態とする第１４工程と、
前記再接続配線が覆われるように前記樹脂絶縁層の上に保護膜が形成された状態とする第１５工程と、
前記再接続配線に接続する端子が、前記保護膜の表面に一部が露出した状態に形成された状態とする第１６工程と
を少なくとも備え、
前記第２金属パターンは、前記第１金属パターンが形成された領域を囲う枠状の部分と、この枠状の部分の内側に配置された内部部分とから構成され、
前記第４金属パターンは、前記第２金属パターンの枠状の部分の上に配置されて枠状に形成された部分を備えて前記第２金属パターンの枠状の部分と側壁枠を構成し、
前記第３金属パターンは、前記第２金属パターンの内部部分に接続されて形成され、
前記金属層は、天井壁として前記側壁枠の上に配置され、
前記第１金属パターン及び前記第３金属パターンは、前記側壁枠と前記天井壁とにより構成された容器の内部に配置され、
前記容器の内部に配置されている前記第１犠牲層及び前記第２犠牲層は、前記開口部を介したエッチングにより除去する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路とともに封止されたＭＥＭＳ素子を備える半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
シリコン基板上に作製された種々のマイクロマシンが、様々な応用分野において広く利用されている（非特許文献１参照）。シリコンは大量に安価に入手でき、また、ＬＳＩの製造技術を基本としたマイクロマシン加工技術により、非常に高い寸法精度や加工精度を維持した状態で小型化が容易であり、加えて、量産が可能であるため、シリコンを用いたマイクロマシンの開発が盛んに行われている。近年では、ＭＥＭＳ（MicroElectro Mechanical System）技術と呼ばれる技術分野を作り上げるまでになり、非特許文献１に記載されている応用分野以外にも、各種センサー，医療，光通信，無線通信などの分野にも応用が広がっている。
【０００３】
中でも、無線信号などの高周波信号を処理するＭＥＭＳ（ＲＦＭＥＭＳと呼ばれている）は、幅広い研究開発が進められている。ＲＦＭＥＭＳ素子には、インダクタ，スイッチ，可変容量，共振子，フィルタ，伝送線路，アンテナなど非常に多くの種類がある。このように幅広く検討されているＲＦＭＥＭＳ技術において、複数のＭＥＭＳ素子を集積化し、半導体集積回路を一体化することによる複雑な回路機能の実現や、ＭＥＭＳ素子を実装するための封止及びパッケージの低コスト化が望まれている。
【０００４】
例えば、半導体集積回路と複数のＭＥＭＳ素子を同一の基板上に搭載し、無線通信用途の一体型送受信機（１チップトランシーバ）を可能とする技術が提案されている（非特許文献２参照）。この技術によれば、部品点数の削減，実装コストの低減，バッチ処理による大量生産などが可能になり、無線トランシーバの小型化低コスト化が可能となる。しかしながら、非特許文献２においては、集積化の概念が提案されているにとどまり、無線通信用途においては、半導体集積回路と複数のＭＥＭＳ素子とが同一の基板の上に集積化された装置は実現されていない。
【０００５】
また、封止及びパッケージング方法に関しては、まず、半導体集積回路の小型パッケージング技術として、ＣＳＰ（chip size packaging：チップサイズパッケージング）技術がある（特許文献１，特許文献２，特許文献３参照）。また、ＭＥＭＳ素子の封止技術として、基板の上に作製した個々のＭＥＭＳ素子を基板から切り出した後、素子毎に封止する方法がある（特許文献４参照）。また、基板の状態でＭＥＭＳ素子を一括で封止した後に個別のＭＥＭＳ素子に切り出す方法がある。
【０００６】
ここで、上述したＣＳＰ技術について説明すると、これは、半導体集積回路の小型パッケージング技術の１つであり、半導体ウエハに作製した集積回路を、チップとほぼ同じサイズでパッケージングする技術の総称である。特許文献１には、半導体集積回路を作製したウエハに、パッケージング用の回路配線を作製した別の基板を接合し、これら接合したウエハ及び基板を研削した後、ウエハをチップに切断するＣＳＰ技術が示されている。また、特許文献２，３には、半導体集積回路を作製したウエハの上に、絶縁層と所望のパターンの配線層とを積層し、ウエハの状態でパッケージングの構造を作り込むＣＳＰ技術について示されている。
【０００７】
以下、特許文献２に示された技術について説明すると、図８に示すように、まず、シリコン基板５０１の上に、集積回路からなる回路素子形成領域５０２を備え、これらの外側に接続パッド５０３を備え、両者が、配線５０３ａにより接続されている。また、これらの上に、絶縁層５０４及び保護膜５０５が形成され、更に、接続パッド５０３の上に設けられた開口部５０６から、保護膜５０５の上面にかけて引き出し配線５０７が形成され、この先端の一部に接続パッド部５０７ａが設けられている。加えて、接続パッド部５０７ａの上には、柱状の電極（金属ポスト）５０８が形成され、電極５０８の上面が露出するように、シリコン基板５０１の全域にエポキシ樹脂などからなる封止膜５０９が形成されている。これらのような構成を形成した後に、シリコン基板５０１を個々のチップに切り出すことで、特許文献２では、チップと同サイズにパッケージングされた半導体部品を得るようにしている。
【０００８】
このように、上述した従来のＣＳＰの製造技術では、いずれにおいても、ＭＥＭＳ素子とは一体化されていない通常の半導体装置に関し、より小型のパッケージをより安価に得ることを目的とした技術であり、ＭＥＭＳ素子と集積回路と一体化することについては、技術的な要件が考慮されていない。上述した特許文献１，２，３に示された技術では、ＭＥＭＳ素子を集積回路と一体化し、かつ、半導体チップと同程度の大きさのＣＳＰに形成することが、非常に困難である。
【０００９】
次に、ＭＥＭＳ素子の封止に関する従来技術について説明すると、特許文献４に示されているように、よく知られた気密封止（ハーメチックシール）と類似した技術によりＭＥＭＳ素子を封止した状態にパッケージして実装する技術がある。この技術では、図９に示すように、ガラス基板の上に信号線及び固定電極が形成された固定基板６０１と、シリコン基板から作製された可動電極，梁，アンカーが一体に形成された可動基板６０２とからパッケージを構成している。可動基板６０２は、静電マイクロリレー（スイッチ）として動作する。
【００１０】
可動基板６０２は、固定基板６０１に陽極接合により固定され、また、可動基板６０２の外周部において、固定基板６０１には、キャップ部材６０３が陽極接合により固定され、固定基板６０１とキャップ部材６０３とから構成された容器内に、可動基板６０２が封止された状態となっている。この場合、ＭＥＭＳ素子を基板に作製した後、実装のために素子を切り出す工程や、切り出した素子のハンドリングにおいて、微細な可動部を破損から保護するために、取り扱いには細心の注意が必要となり、実装後の検査においては、個々の素子について品質を保証することが必要となる。
【００１１】
これらの結果、特許文献４に示された技術では、必然的に部品の寸法が大きくなり、ＣＳＰのような小型パッケージの技術を適用することが非常に困難な状態である。更に、異なる機能を持つ複数のＭＥＭＳ素子を組み合わせて回路機能を実現するには、個々のＭＥＭＳ素子を個別に封止した後、実装基板に搭載することになるため、回路機能を実現しようとした場合には、必然的に全体の寸法が大きくなり、全体として実装後の小型化に制限があった。
【００１２】
次に、ＭＥＭＳ素子をウエハの状態で一括して封止する従来の技術について説明する。例えば、非特許文献３では、ガラス基板に空間を形成し、形成した空間内にＳＡＷ（Surface Acoustic Wave）素子を内蔵させ、これに新たなガラス基板を貼り合わせてから個々のチップに切り出し、封止された状態のＳＡＷチップを得るようにしている。
【００１３】
また、非特許文献４では、ウエハの上にＭＥＭＳ素子を作製した後、封止するための別の基板（封止チップ）を用意し、封止チップの上にＭＥＭＳ素子の周囲を囲むような形状のＢＣＢ（ベンゾシクロブテン）膜を枠パターンとして形成し、枠パターンが形成された封止チップを上記ウエハにフリップチップで貼り付け、ウエハ上に形成されているＭＥＭＳ素子が封止された状態とした後、個々のチップに切り出すようにしている。
【００１４】
また、非特許文献５では、ウエハの上にＭＥＭＳ素子を作製した後、作製した素子より僅かに大きい程度の小型キャップでＭＥＭＳ素子を覆い、これらの上からＬＣＰ（Liquid Crystal Polymer）と呼ばれる材料を堆積して膜を形成し、これを固化して封止した後、個々のチップに切り出すようにしている。
【００１５】
しかしながら、これらの方法は、ＭＥＭＳ素子を封止するための特殊な専用プロセスが必要となり、ＭＥＭＳ素子を供えたチップの実装を含めた製造コストを下げることが非常に困難である。
【００１６】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を出願時までに発見するには至らなかった。
【特許文献１】特許第２９８８８９８号公報
【特許文献２】特許第３４６５６１７号公報
【特許文献３】特許第３５４０７２９号公報
【特許文献４】特開２０００−３１１５７２号公報
【非特許文献１】K.E.Petersen,“Silicon as a mechanical materia1", Proc. IEEE, Vol.70, No.5, pp.420-457, May 1982.
【非特許文献２】Clark T.-C. Nguyen, L.P.B.Katehi, and G.M.Rebeiz, "Micromachined Devices for Wireless Communications", IEEE Proceeding, vol.86, No.8, pp.1756-1768, Aug. 1998.
【非特許文献３】D.Ando, K.Oishi, T.Nakamura, and S.Umeda,"Glass direct bonding technology for hermetic seal package", IEEE 10th Int. Wiorkshop on Micro Electro Mechanical Systems, pp.186-190, Jan.1997.
【非特許文献４】A.Jourdain, P.De Moor, S.Pamidighantam, and A.C.Tilmans, "Investigation of the hermeticity of BCB-sealed cavities for housing (RF-) MEMS devices", 15th IEEE Int.Conf. Micro Electro Mechanical Systems, pp.677-680, Jan.2002.
【非特許文献５】F.F.Faheem, K.C.Gupta, and Y.-C.Lee, "Flip-chip assembly and liquid crystal polymer encapsulation for variable MEMS capacitors", IEEE Trans. Microwave Theory and Tech., Vol.51, No.12, pp.2562-2567, Dec.2003.
【非特許文献６】斎藤，小杉，山口，工藤，矢野，八木，石井，町田，久良木，”感光性樹脂を用いたＣｕダマシンプロセスによるオンチップ厚膜配線”，電子情報通信学会論文誌  C,Vol.J85-C, No.3, pp.187-195,２００２年３月．
【非特許文献７】N.Sato, H.Ishii, S.Shigematu, H.Morimura, T.Kamei, K.Kudou, M.Yano, K.Machida, H.Kyuragi, "A sealing technique for stacking MEMS on LSI using spin-coating film transfer and hot pressing",Jpn.J.App1.Phys., Vol.42, Part 1, No.4B, pp.2462-2467, Apr.2003.
【発明の開示】
【発明が解決しようとする課題】
【００１７】
以上に示したように、例えば、無線通信用途においては、複数のＭＥＭＳ素子と半導体集積回路とを集積化して一体化し、かつＣＳＰなどの小型のパッケージを実現した技術はない。また、これらを実装するために、封止やパッケージングを低コストで実現することが、従来の技術では容易ではないという問題があった。
【００１８】
本発明は、以上のような問題点を解消するためになされたものであり、この目的は、ＭＥＭＳ素子などの微細な構造体から構成された異なる形態の素子が、ＬＳＩなどが形成されている半導体基板の上にモノリシックに搭載され、より小さなパッケージの状態の半導体装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明に係る半導体装置は、半導体基板の上に形成されて信号処理を含む回路機能を有する半導体集積回路と、半導体基板の上に形成されて半導体集積回路に接続された第１受動素子と、半導体基板の上に形成されて半導体基板の面に対向する天井壁とこの天井壁を半導体基板の上に支持する側壁とを備えた容器と、容器の内部の半導体基板の上に形成されて可動部を備えて半導体集積回路に接続された第２受動素子と、半導体集積回路，第１受動素子，第２受動素子の少なくとも１つに接続して半導体基板の上に第１受動素子，第２受動素子とともに形成された電極と、第１受動素子及び容器を埋め込んで半導体基板の全域に形成された樹脂絶縁層と、電極の上に接続して配置された樹脂絶縁層を貫通する貫通電極と、樹脂絶縁層の上に形成されて貫通電極に接続する再接続配線と、再接続配線を覆うように形成された保護膜と、保護膜の表面に一部が露出した状態に形成されて再接続配線に接続する外部と接続するための端子とを少なくとも備えるようにしたものである。
【００２０】
上述した半導体装置によれば、容器の内部は樹脂絶縁層により封止された状態となり、端子を備えた保護膜の上面側が実装の面となる。また、再接続配線を介することで、保護膜の上面側において、各受動素子が配置されている領域の上においても端子の配置が可能となる。なお、保護膜の上に形成されて再接続配線に接続する外部と接続するための第１端子及び第２端子と、第１端子の上に接続して形成された導電材料からなるバンプとを備えるようにしてもよい。
【００２１】
また、上記半導体装置において、再接続配線の一部から構成された第３受動素子を備えるようにしてもよく、また、第３受動素子は、再接続配線の一部に構成されたスパイラル形状のインダクタであってもよく、また、再接続配線の一部から構成された接地導体を備えるようにしてもよい。
【００２２】
また、本発明に係る半導体装置の製造方法は、半導体基板の上に信号処理を含む回路機能を有する半導体集積回路が形成された状態とする工程と、半導体基板の上に半導体集積回路に接続された第１受動素子が形成された状態とする工程と、半導体基板の上に所定領域を囲う側壁枠とこの側壁枠内に配置されて半導体集積回路に接続された第２受動素子とが形成された状態とする工程と、側壁枠の上に半導体基板の面に対向する天井壁が形成されて素子が側壁枠と天井壁とからなる容器に配置された状態とする工程と、第１受動素子及び第２受動素子を埋め込んだ樹脂絶縁層が半導体基板の全域に形成された状態とする工程と、電極の上に接続して樹脂絶縁層を貫通する貫通電極が形成された状態とする工程と、貫通電極に接続する再接続配線が樹脂絶縁層の上に形成された状態とする工程と、再接続配線を覆う保護膜が形成された状態とする工程と、再接続配線に接続して外部と接続するための端子が、保護膜の表面に一部が露出した状態で形成された状態とする工程とを少なくとも備えるようにしたものである。
【００２３】
上記半導体装置の製造方法において、半導体集積回路が、半導体基板の上に形成された後、半導体集積回路の上に層間絶縁層が形成された状態とする第１工程と、層間絶縁層の上に第１シード層が形成された状態とする第２工程と、メッキ法により、第１金属パターン及びこれより厚い第２金属パターンが、第１シード層の上に形成された状態とした後、第１金属パターン及び第２金属パターンをマスクとしたエッチングによりシード層が選択的に除去された状態とする第３工程と、第２金属パターンの間を埋め込み第２金属パターンの一部が露出した状態で第１金属パターンが覆われた状態に、層間絶縁層の上に有機樹脂からなる第１犠牲層が形成された状態とする第４工程と、露出した第２金属パターンの部分を含んで第１犠牲層の上に第２シード層が形成された状態とする第５工程と、メッキ法により、第３金属パターン及びこれより厚い第４金属パターンが、第２シード層の上に形成された状態とした後、第３金属パターン及び第４金属パターンをマスクとしたエッチングにより第２シード層が選択的に除去された状態とする第６工程と、第４金属パターンの間を埋め込み第４金属パターンの一部が露出した状態で第３金属パターンが覆われた状態に、第１犠牲層の上に有機樹脂からなる第２犠牲層が形成された状態とする第７工程と、露出した第４金属パターンの部分を含む第２犠牲層の上に第３シード層が形成された状態とする第８工程と、メッキ法により、複数の開口部を備えた金属層及び第５金属パターンが形成された状態とした後、金属層及び第５金属パターンをマスクとしたエッチングにより第３シード層が選択的に除去された状態とする第９工程と、第１犠牲層及び第２犠牲層が除去された状態とする第１０工程と、金属層の上に開口部を塞ぐように封止絶縁層が形成された状態とする第１１工程と、第１金属パターン，第２金属パターン，第３金属パターン，第４金属パターン，第５金属パターン，金属層及び封止絶縁層が埋め込まれるように、層間絶縁層の上の半導体基板の全域に渡って樹脂絶縁層が形成された状態とする第１２工程と、半導体集積回路に接続する貫通電極が樹脂絶縁層を貫通して形成された状態とする第１３工程と、貫通電極に接続する再接続配線が樹脂絶縁層の上に形成された状態とする第１４工程と、再接続配線が覆われるように樹脂絶縁層の上に保護膜が形成された状態とする第１５工程と、再接続配線に接続する端子が、保護膜の表面に一部が露出した状態に形成された状態とする第１６工程とを少なくとも備え、第２金属パターンは、第１金属パターンが形成された領域を囲う枠状の部分と、この枠状の部分の内側に配置された内部部分とから構成され、第４金属パターンは、第２金属パターンの枠状の部分の上に配置されて枠状に形成された部分を備えて第２金属パターンの枠状の部分と側壁枠を構成し、第３金属パターンは、第２金属パターンの内部部分に接続されて形成され、金属層は、天井壁として側壁枠の上に配置され、第１金属パターン及び第３金属パターンは、側壁枠と天井壁とにより構成された容器の内部に配置され、容器の内部に配置されている第１犠牲層及び第２犠牲層は、開口部を介したエッチングにより除去するようにすればよい。
【発明の効果】
【００２４】
以上説明したように、本発明によれば、天井壁と側壁とを備えた容器の内部には、可動部を備えて半導体集積回路に接続された第２受動素子が備えられ、容器の内部は樹脂絶縁層により封止された状態となり、再接続配線を介して設けられた端子を備えた保護膜の上面側が実装の面となるので、ＭＥＭＳ素子などの微細な構造体から構成された異なる形態の素子が集積回路とともにモノリシックに搭載された半導体装置が、一般的な半導体部品と同様に取り扱え、同様に実装できるようになる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図を参照して説明する。図１〜図３は、本発明の実施の形態における半導体装置の製造方法例を示す工程図である。まず、図１（ａ）に示すように、例えばシリコンウエハなどの半導体基板１０１の上に、公知の半導体集積回路の製造技術により、信号処理を含む回路機能を備えた半導体集積回路１０２が形成され、この周囲に電極パッド１０３が形成された状態とする。電極パッド１０３は、実装時に外部との接続のための端子である。また、所定領域に、後述するＭＥＭＳ素子と接続するための接続パッド１０４が形成された状態とする。
【００２６】
接続パッド１０４は、ＭＥＭＳ素子と半導体集積回路１０２とを接続するための端子であり、ＭＥＭＳ素子との接続が可能な寸法に形成されていればよい。なお、図１〜２では、１つのチップ領域を示しているが、これらは部分を示す斜視図である。半導体基板１０１は、図示していない領域にまで延在し、この上には、複数のチップが同時に形成されている。
【００２７】
次に、図１（ｂ）に示すように、金属製の側壁枠１０６ａに囲われた金属製の可動構造体１０６ｂ，１０６ｃ、及び固定構造体からなる固定素子１０７が、接続パッドにより集積回路に接続された状態で、半導体基板１０１の上に形成された状態とする。なお、図１（ｂ）以降では、接続パッド及び集積回路を示していない。可動構造体１０６ｂ，１０６ｃは、例えば、スイッチ素子，可変容量素子，共振子，メカニカルフィルタなどである。また、固定素子１０７は、例えば、インダクタ素子，伝送線路，アンテナ素子，インピーダンス整合素子などである。図１（ｂ）では、固定素子１０７としてスパイラル形状のインダクタ素子を示している。なお、側壁枠１０６ａは、酸化シリコンや窒化シリコンなどの材料から構成されていてもよい。
【００２８】
次に、図２（ｃ）に示すように、側壁枠１０６ａの上部に金属製の天井壁１０６ｄが形成され、ＭＥＭＳ素子１０６が形成された状態とする。半導体基板１０１の上では、形成された天井壁１０６ｄにより側壁枠１０６ａの内側が、空間を備えた状態で封止された状態となる。封止された空間内においては、可動構造体１０６ｂ，１０６ｃが、動作可能な状態となっている。例えば、天井壁１０６ｄを側壁枠１０６ａ上に配置した後、有機樹脂膜を用いることで、側壁枠１０６ａと天井壁１０６ｄとから構成される容器を封止することができる。
【００２９】
側壁枠１０６ａと天井壁１０６ｄとからなる容器により、可動構造体を希ガスなどの不活性ガス雰囲気中や真空中に封止すること可能となり、電気的には外部雑音などの影響や外部への不要放射を遮蔽することができる。なお、天井壁１０６ｄは、酸化シリコンや窒化シリコンなどの材料から構成されていてもよい。ただし、側壁枠１０６ａと天井壁１０６ｄを金属材料から構成することで、電気的な外部雑音などの影響や外部への不要放射が、より効果的に遮蔽可能となる。
【００３０】
次に、図２（ｄ）に示すように、電極パッド１０３の上に柱状の金属ポスト（貫通電極）１０９が形成された状態とし、ＭＥＭＳ素子１０６及び固定素子１０７が、充分な厚さの樹脂絶縁層１０８に覆われた状態とする。樹脂絶縁層１０８の上面は、金属ポスト１０９の上面が露出して平坦な状態とされた状態とする。次に、図３（ｅ）に示すように、樹脂絶縁層１０８の上に露出した部分の金属ポスト１０９に接続する再接続配線１１０により、より内側に配置された実装用パッド１１１が、再接続配線１１０を介して金属ポスト１０９（電極パッド１０３）に接続された状態とする。図３（ｅ）に示す構成では、実装用パッド１１１が、よく知られたＢＧＡ（ball grid array）パッケージと類似の配列とされた例を示している。このように実装用パッド１１１が形成された後、図３（ｆ）に示すように、実装用パッド１１１が露出し、他の配線などは被覆された状態に、保護膜１１２が形成された状態とする。
【００３１】
以上のように保護膜１１２により各素子が覆われた状態とした後、半導体基板１０１より各チップ領域を例えばダイシングなどにより切り出し、チップ部品（半導体装置）の状態とする。チップ部品とした状態では、ＭＥＭＳ素子１０６の機能を発現する可動構造体１０６ｂ，１０６ｃは、側壁枠１０６ａと天井壁１０６ｄとから構成される容器により封止されているので、通常の半導体チップと同様に扱うことが可能である。なお、側壁枠１０６ａと天井壁１０６ｄとから構成される１つの容器内に、複数の可動構造体を配置するようにしてもよい。
【００３２】
上述したように、再接続配線１１０によりパッドの位置を再配置することで、小さいチップサイズの中に、より多くの実装用パッドを配置することが可能となる。また、再配置のための配線のパターンを変更することで、半導体基板１０１の上に形成した電極パッド１０３の配置を変更することなく、既存のパッケージと互換性のある状態の実装用パッドの配置が実現可能である。また、パッドの配置として、半導体装置の動作試験に使用する試験用パッドと、実装に使用する実装用パッドとを用意し、再配置のための配線でこれらのパッドとパッド１０３とが接続された状態とすることも可能である。
【００３３】
例えば、試験用パッドは、動作試験用の評価装置で用いられているプローブの位置に適合するように配置され、実装用のパッドは、ＢＧＡパッケージと互換性のあるように配置されているようにしてもよい。これらのようなパッド配置としておけば、試験評価では、試験用パッドを用いて検査し、この後、実装用パッドに対してバンプが形成された状態とすることで、ＢＧＡパッケージとしてフリップチップ実装に共することが容易である。また、フリップチップ実装において、チップと実装基板との間隙に樹脂材料によりアンダーフィルが形成された状態とすることで、試験用パッドが封止された状態が得られる。以上に例示したパッド配置によれば、パッケージ品を供給するまでの工数と所要時間とを削減することが可能となる。
【００３４】
次に、本実施の形態における他の半導体装置の構成例について説明する。図４は、本実施の形態における半導体装置の構成例を示す模式的な断面図である。この半導体装置は、例えばシリコンウエハなどの半導体基板１０１の上に、公知の半導体集積回路の製造技術により、信号処理を含む回路機能を備えた半導体集積回路１０２を備え、この周囲に電極パッド１０３を備えている。なお、図４は、部分を示す斜視図であり、半導体基板１０１は、図示していない領域にまで延在し、この上には、複数のチップが同時に形成されている。電極パッド１０３は、実装時に外部との接続のための端子である。また、所定領域に、後述するＭＥＭＳ素子と接続するための接続パッド１０４が形成されている。接続パッド１０４は、ＭＥＭＳ素子と半導体集積回路１０２とを接続するための端子であり、ＭＥＭＳ素子との接続が可能な寸法に形成されている。
【００３５】
電極パッド１０３と接続パッド１０４以外の領域は、絶縁層２０５に覆われ、絶縁層２０５の上には、図１〜３に示したＭＥＭＳ素子１０６及び固定素子１０７が形成され、これらが、樹脂絶縁層１０８に覆われている。樹脂絶縁層１０８の所定の位置には、電極パッド１０３及び接続パッド１０４に接続する金属ポスト１０９が形成されている。金属ポスト１０９の上面は、樹脂絶縁層１０８の上面とほぼ同一の平面を形成している。また、金属ポスト１０９の上面を含む樹脂絶縁層１０８の上には、所定の金属ポスト１０９を接続する再接続配線１１０が形成され、再接続配線１１０の上には、これらを覆うように保護膜１１２が形成されている。また、再接続配線１１０に接続し、保護膜１１２を貫通して上部に露出するように、実装用パッド１１１が形成されている。なお、図示していないが、実装用パッド１１１の上に、バンプが形成されていてもよい。
【００３６】
図４に示す半導体装置によれば、半導体基板１０１の上に、半導体集積回路１０２と、ＭＥＭＳ素子１０６及び固定素子１０７とが、一体に形成されて封止された状態が得られ、また、これらの上に配線層が形成された状態が容易に得られる。この構成とした半導体装置は、以降に一例を説明する製造方法により、半導体基板１０１の上に一括し、かつウエハの状態のまま一貫したプロセスにより製造可能である。
【００３７】
図４に示すように、再接続配線１１０を用いることで、所望とする位置に実装用パッド１１１が配置されたパッド構造２１３を形成することが容易となるとともに、再接続配線１１０を用いた種々の回路機能が実現可能となる。例えば、スパイラル状に形成された再接続配線１１０に、金属ポスト１０９を介して半導体集積回路１０２が接続された状態とすることで、厚膜インダクタ２１４が実現可能である。このように形成された厚膜インダクタ２１４によれば、非特許文献６に示されている厚膜インダクタと同様の動作が得られ、高性能のインダクタが得られる。
【００３８】
また、再接続配線１１０が、実装用パッド１１１を介して接地された状態とし、一方で、金属ポスト１０９により半導体集積回路１０２と接続された状態とすれば、接地導体２１５が形成された状態とすることができる。接地導体２１５の構成により、良好な接地状態が得られ、外部雑音の遮断状態や、強固で安定した接地電位が得られるようになる。また、当然ではあるが、再接続配線１１０を通常の配線層として利用し、ＭＥＭＳ素子の上に配線が形成された状態としてもよい。
【００３９】
次に、上述した半導体装置（チップ部品）の製造方法について、より詳細に説明する。まず、図５（ａ）に示すように、シリコンウエハである半導体基板３０１の上に、公知の集積回路製造プロセスにより、複数のトランジスタ、抵抗、容量、配線などから構成された半導体集積回路３０２が形成された状態とする。また、半導体集積回路３０２の上に図示しない配線層の所定箇所に接続する電極部３０３が形成され、これらの上に、例えば酸化シリコンや窒化シリコンからなる層間絶縁層３０４が形成された状態とする
【００４０】
次に、所定の電極部３０３に接続するためのコンタクトホールが層間絶縁層３０４に形成された状態とした後、図５（ｂ）に示すように、層間絶縁層３０４の上にシード層３０５が形成された状態とする。シード層３０５は、スパッタ法や蒸着法などにより、例えば、まずチタンを堆積してこの上に金を堆積することで形成すれば良い。チタンの膜厚は０．１μｍ程度とし、金の膜厚は０．１μｍ程度とすればよい。
【００４１】
次に、シード層３０５の上にレジスト材料を塗布し、所望のパターンを備えるマスクを用いて露光することにより所望箇所に開口部を備えたレジストパターンを形成し、レジストパターンの開口部に露出するシード層３０５の上にメッキ法により金のパターンを形成し、この後レジストパターンを除去することで、図５（ｃ）に示すように、第１金属パターン３０６が形成された状態とする。引き続き、同様の工程を繰り返すことにより、第２金属パターン３０７が形成された状態とする。第２金属パターン３０７は、第１金属パターン３０６より厚く形成された状態とする。
【００４２】
例えば、第１金属パターン３０６の形成時には、マスクとなるレジストパターンの膜厚を１μｍ程度とし、メッキ膜を膜厚０．３μｍ程度に形成された状態とすればよい。また、第２金属パターン３０７の形成時には、マスクとなるレジストパターンの膜厚を１μｍ程度とし、メッキ膜を膜厚０．６μｍ程度に形成された状態とすればよい。
【００４３】
この後、第１金属パターン３０６及び第２金属パターン３０７をマスクとしてシード層３０５をエッチング除去し、第１金属パターン３０６及び第２金属パターン３０７が層間絶縁層３０４の上で分離した状態とする。例えば、シード層３０５の上層にある金は、ヨウ素、ヨウ化アンモニウム、水、エタノールからなるエッチング液により、ウエットエッチングすればよい。このエッチングにより露出したシード層３０５の下層のチタンは、フッ化水素水溶液によりウエットエッチングできる。
【００４４】
次に、図５（ｄ）に示すように、第１金属パターン３０６は覆われ、第２金属パターン３０７の上面は露出された状態に、層間絶縁層３０４の上に犠牲層３０８が形成された状態とする。例えば、ＰＢＯ（ポリベンザオキサゾール）からなる感光性有機樹脂を塗布して塗布膜を形成し、形成した塗布膜を公知のリソグラフィ技術によりパターニングすることで、犠牲層３０８が形成できる。犠牲層３０８形成のためのパターニング処理では、前処理として１２０℃のプリベークを４分程度行い、パターニング後には３１０℃程度の加熱処理を行い、有機樹脂の膜が熱硬化された状態とする。上記有機樹脂としては、住友ベークライト社製のＣＲＣ８３００を用いることができる。
【００４５】
次に、シード層３０５と同様にすることで、新たなシード層が形成された状態とし、第１金属パターン３０６及び第２金属パターン３０７と同様の２回のリソグラフィ工程及びメッキ法と、形成された金属パターンをマスクとしたシード層の選択エッチングとにより、図５（ｅ）に示すように、膜厚０．３μｍ程度の第３金属パターン３０９及び膜厚０．６μｍ程度の第４金属パターン３１０が形成された状態とする。
【００４６】
第３金属パターン３０９は、第２金属パターン３０７の一部に接続し、ＭＥＭＳ素子を構成する可動構造体の一部となる。第３金属パターン３０９の周囲に配置されている第４金属パターン３１０は、この下に配置されている第２金属パターン３０７と、側壁枠を構成するものとなる。また、他の第４金属パターン３１０は、一部の第２金属パターン３０７の上に接続して配置され、固定素子を構成するものとなる。次に、図５（ｄ）を用いて説明した方法と同様にし、図５（ｆ）に示すように、第３金属パターン３０９は覆われ、第４金属パターン３１０の上面は露出された状態に、犠牲層３０８の上に犠牲層３１１が形成された状態とする。
【００４７】
次に、シード層３０５と同様にすることで、新たなシード層が形成された状態とし、上記各金属パターンの形成と同様のリソグラフィ工程及びメッキ法と、形成された金属パターンをマスクとしたシード層の選択エッチングとにより、図６（ｇ）に示すように、複数の金属層３１２及び金属パターン３１４が形成された状態とする。メッキの厚さは、１μｍ程度とすればよい。一部の金属層３１２には開口部３１３が形成され、開口部３１３を備える金属層３１２は天井壁となる。複数の開口部３１３が、例えば、格子状に配列されていればよい。
【００４８】
以上のことにより、第２金属パターン３０７の一部に接続した第３金属パターン３０９からなる可動構造体と、これらを囲う第２金属パターン３０７及び第４金属パターン３１０からなる側壁枠と、この上に形成された開口部３１３を備える金属層３１２からなる天井壁とにより構成されたＭＥＭＳ素子が、半導体基板３０１の上に形成された状態が得られる。可動構造体は、側壁枠と天井壁とからなる容器内の空間に配置された状態となる。また、一部の第２金属パターン３０７，第４金属パターン３１０，及び金属パターン３１４から構成された固定素子が、半導体基板３０１の上に形成された状態が得られる。
【００４９】
次に、例えばオゾンアッシャー装置を用い、オゾンを犠牲層３０８，犠牲層３１１に作用させ、犠牲層３０８，犠牲層３１１を除去する。金属層３１２の下部の、第２金属パターン３０７及び第４金属パターン３１０からなる側壁枠に囲われた閉空間内の各犠牲層は、開口部３１３を介してオゾンを作用させることで除去できる。この後、図６（ｈ）に示すように、金属層３１２の上に封止絶縁層３１５が貼り付けられた状態とすることで、電極部３０３により半導体集積回路３０２と接続したＭＥＭＳ素子１０６及び固定素子１０７が、層間絶縁層３０４の上に形成された状態が得られる。各素子は、例えば、受動素子として機能する。
【００５０】
また、封止絶縁層３１５により、金属層３１２の開口部３１３は塞がれるので、金属層３１２の下の第２金属パターン３０７及び第４金属パターン３１０からなる側壁枠に囲われた空間は、封止された状態となる。なお、封止絶縁層３１５は、例えば、ＳＴＰ（spin-coating film transfer and hot pressing：非特許文献６参照）法により貼り付けられた絶縁膜を、パターニングすることで形成すればよい。貼り付ける絶縁膜は、例えば、膜厚５μｍ程度の有機材料からなる膜であればよい。また、樹脂を塗布することで上記絶縁膜が形成された状態としてもよい。また、化学的気相成長法により、上記絶縁膜が形成された状態としてもよい。また、上記絶縁膜の代わりに、金属などの導電性膜を用い、金属層３１２の開口部３１３を塞ぐようにしてもよい。
【００５１】
次に、図６（ｉ）に示すように、ＭＥＭＳ素子１０６及び固定素子１０７を覆うように、膜厚２０μｍ程度の樹脂絶縁層３１６が形成された状態とする。ＰＢＯからなる感光性有機樹脂を塗布することで、樹脂絶縁層３１６が形成できる。ついで、公知のフォトリソグラフィ技術により樹脂絶縁層３１６をパターニングし、図６（ｊ）に示すように、所定の電極部３０３にまで貫通する貫通孔３１６ａが形成された状態とする。貫通孔３１６ａが形成された後、３１０℃程度の加熱処理を行い、樹脂絶縁層３１６を構成する有機樹脂が熱硬化された状態とする。
【００５２】
次に、貫通孔３１６ａの底部を含む樹脂絶縁層３１６の表面にメッキによりシード層を形成した後、貫通孔３１６ａの部分に開口部を備えたレジストパターンを形成し、レジストパターンの開口部に選択的にメッキ膜が形成された状態とする。メッキ膜は、膜厚２０μｍ程度に形成された状態とし、形成されたメッキ膜により貫通孔３１６ａが充填された状態とする。
【００５３】
ついで、レジストパターンを除去した後、公知のＣＭＰ（Chemical Mechanical Policing）法により平坦化し、図６（ｋ）に示すように、金属ポスト３１７が形成された状態とする。レジストパターンを除去した後、メッキ膜が形成されていない領域に露出しているシード層を前述と同様のウエットエッチングにより除去した後、ＣＭＰ法による平坦化を行うようにしてもよい。
【００５４】
以上のことにより、集積回路とともに複数のＭＥＭＳ素子がモノリシックに搭載された状態が、一連の半導体製造プロセスにより容易に形成可能となる。次に、前述したシード層の形成及びメッキ法による金属パターンの形成により、図７（ｍ）に示すように、樹脂絶縁層３１６の上に、配線３１８が形成された状態とし、不要なシード層が除去された状態とする。上述したメッキにより形成される金属パターンの膜厚は２μｍ程度とすればよい。ついで、配線３１８の形成されていない領域を埋め込むように、樹脂絶縁層３１９が形成された状態とする。なお、金属ポスト３１７，配線３１８は、これらの領域に開口部を備えた樹脂絶縁層３１６，樹脂絶縁層３１９が形成された後、よく知られた（非特許文献６参照）デュアルダマシン法により形成してもよい。
【００５５】
次に、例えば、ＰＢＯ（ポリベンザオキサゾール）からなる感光性有機樹脂を塗布して塗布膜を形成し、形成した塗布膜を公知のリソグラフィ技術によりパターニングし、この後熱硬化することで、図７（ｍ）に示すように、保護膜３２０が形成された状態とする。保護膜３２０は、膜厚５μｍ程度に形成されていればよい。次に、保護膜３２０の開口部にメッキ法により金属膜が形成された状態とし、加えてＣＭＰ法により形成した金属膜が平坦化された状態とすることで、実装用パッド３２１が形成された状態とする。加えて、実装用パッド３２１の上に、バンプ３２２が形成されているようにしてもよい。バンプ３２２は、例えば、スタッド法やメッキ法により形成することができる。また、バンプ３２２は、例えば、金、及びハンダ材料から構成されていればよい。
【００５６】
また、図７（ｎ）に示すように、配線３１８に接続する試験用パッド３２１ａが形成されているようにすることも可能である。図７（ｎ）に示す構成とすることで、試験用パッド３２１ａを用いて試験評価を行った後、バンプ３２２によりフリップチップ実装をすることが可能となる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図２】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図３】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図４】本実施の形態における半導体装置の構成例を示す模式的な断面図である。
【図５】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図６】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図７】本発明の実施の形態における半導体装置の製造方法例を示す工程図である。
【図８】従来よりある封止された半導体装置の構成例を示す模式的な断面図である。
【図９】従来よりある封止されたＭＥＭＳ素子の構成例を示す斜視図である。
【符号の説明】
【００５８】
１０１…半導体基板、１０２…半導体集積回路、１０３…電極パッド、１０４…接続パッド、１０６…ＭＥＭＳ素子、１０６ａ…側壁枠、１０６ｂ，１０６ｃ…可動構造体、１０７…固定素子、１０８…樹脂絶縁層、１０９…金属ポスト、１１０…再接続配線、１１１…実装用パッド、１１２…保護膜。
【図１】
2006190804.tif 000003
【図２】
2006190804.tif 000004
【図３】
2006190804.tif 000005
【図４】
2006190804.tif 000006
【図５】
2006190804.tif 000007
【図６】
2006190804.tif 000008
【図７】
2006190804.tif 000009
【図８】
2006190804.tif 000010
【図９】
2006190804.tif 000011