(57)【要約】    【課題】  本発明は、半導体膜が略平坦に形成されることよって電気特性が改善された半導体素子を含む半導体装置を提供することを目的とする。    【解決手段】  本発明は、第１の主面（１０ａ）と第２の主面（１０ｂ）とを備えた基板と、第１の主面（１０ａ）に形成された溝に配置された遮光膜（１２）と、半導体膜を含む半導体素子（１）と、を備え、遮光膜（１２）は前記第２の主面（１０ｂ）と半導体膜との間に配置されていること、を特徴とする半導体装置を提供するものである。【選択図】    図１
2006190836.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と第２の主面とを備えた基板と、
前記第１の主面に形成された溝に配置された遮光膜と、
半導体膜を含む半導体素子と、を備え、
前記遮光膜は前記第２の主面と前記半導体膜との間に配置されていること、
を特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
さらに前記遮光膜の上に形成された絶縁層を備え、
前記絶縁層は前記第１の主面の一部と接していること、
を特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記遮光膜は前記第２の主面から入射する光の少なくとも一部を吸収又は反射すること、
を特徴とする半導体装置。
【請求項４】
請求項２に記載の半導体装置において、
前記第１の主面の前記一部と、前記絶縁層及び前記遮光膜の界面との間には略段差がないこと、
を特徴とする半導体装置。
【請求項５】
請求項１から４のいずれか１項に記載の半導体装置において、
前記遮光膜が、前記半導体膜の全体を覆うように形成されていること、
を特徴とする半導体装置。
【請求項６】
請求項１から４のいずれか１項に記載の半導体装置において、
前記遮光膜が、少なくとも前記半導体膜のチャネル形成領域を覆うように形成されていること、
を特徴とする半導体装置。
【請求項７】
請求項１から６のいずれか１項に記載の半導体装置を備える液晶装置。
【請求項８】
請求項１から６のいずれか１項に記載の半導体装置を備える電子装置。
【請求項９】
基板の第１の主面に溝を形成する第一工程と、
前記溝に遮光膜を形成する第二工程と、
前記遮光膜の上方に半導体素子を形成する第三工程と、を含む、半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記遮光膜の上に前記第１の主面の一部と接する絶縁層を形成する第四工程を含み、
前記遮光膜及び前記絶縁層の界面と、前記第１の主面の前記一部との間には略段差がないこと、
を特徴とする半導体装置の製造方法。
【請求項１１】
請求項９に記載の半導体装置の製造方法において、
前記第二工程では、前記遮光膜を、その表面と前記第１の主面との間に略段差がないように形成すること、
を特徴とする半導体装置の製造方法。
【請求項１２】
請求項９に記載の半導体装置の製造方法において、
前記第二工程は、
前記溝、及びその周囲の第１の主面上に遮光膜を形成する工程と、
前記溝の周囲において前記第１の主面が露出するまで、前記遮光膜を平坦化する工程と、を含むこと、
を特徴とする半導体装置の製造方法。
【請求項１３】
請求項９に記載の半導体装置の製造方法において、
前記第一工程は、
前記第１の主面の前記溝を形成すべき領域上に開口を有するエッチングマスクを形成する工程と、
前記エッチングマスクを介して前記基板をエッチングする工程と、を含み、
前記第二工程は、
前記第一工程において、前記基板に形成された溝内及び前記基板上に残留させた前記エッチングマスク上に遮光膜を形成する工程と、
前記エッチングマスクを除去する工程と、を含むこと、
を特徴とする半導体装置の製造方法。
【請求項１４】
請求項９に記載の半導体装置の製造方法において、
前記第三工程の前に、前記第１の主面と前記遮光膜表面とを略平坦にする第五工程をさらに含むこと、
を特徴とする半導体装置の製造方法。
【請求項１５】
請求項９に記載の半導体装置の製造方法において、
前記第三工程は、
前記基板及び前記遮光膜上に半導体膜を形成する工程と、
熱処理によって前記半導体膜を改質する工程と、を含むこと、
を特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５に記載の半導体装置の製造方法において、
前記半導体膜を改質する工程は、熱処理によって前記半導体膜を溶融結晶化する工程であること、
を特徴とする半導体装置の製造方法。
【請求項１７】
請求項１５に記載の半導体装置の製造方法において、
前記熱処理は、前記半導体膜にレーザ光を照射することによって行われること、
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、液晶装置、電子デバイス及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
石英やガラス等の絶縁性の基板上に薄膜半導体装置等のアクティブ素子が形成されたアクティブマトリクス基板を利用して、該半導体装置を画素の駆動に用いるアクティブマトリクス型液晶表示装置やイメージセンサ、ビデオプロジェクタに用いられるライトバルブ等が知られている。
【０００３】
ライトバルブに用いられる薄膜半導体装置には投射光が入射するが、この投射光が直接又は間接的に薄膜半導体装置のチャネル形成領域となる半導体膜に入射すると、この領域において光電変換効果により光リーク電流が発生してしまい、薄膜半導体装置の特性が劣化してしまう。また、画素領域周辺部に光が入射すると、金属配線等でこの光が反射され、画素領域周辺部の回路パターン等が投影表示に映りこんでしまうといった現象が起こることがある。
【０００４】
特開平１１−１９４３６０号公報（特許文献１）には、このような現象を防ぐために、基板と半導体膜との間に遮光膜を形成し、半導体膜や画素周辺領域部への光の入射を防ぐ方法が開示されている。
【特許文献１】特開平１１−１９４３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、基板上に遮光膜を形成すると、上記特許文献１の図６等に示されるように、基板表面と遮光膜表面に段差が生じるので、ここに絶縁膜及び半導体膜を積層すると、これらの膜にも段差が生じてしまう。
【０００６】
このような半導体膜を用いて薄膜半導体装置を形成すると、チャネル形成領域に段差のある素子と、チャネル形成領域が平坦に形成される素子が生じる。チャネル形成領域に段差のある半導体素子は、半導体膜厚、ゲート絶縁膜厚、電界のかかり方等が、平坦な半導体膜を有する半導体素子と異なるため、電気特性も異なってくる。従って、同一基板内に形成された複数の半導体素子間に電気特性のばらつきが生じてしまう。
【０００７】
さらに、半導体膜が平坦に形成されないと、熱処理等を行って溶融化させる場合に、材料が低いところに流れてしまい、半導体膜の厚さが一様でなくなって膜厚の薄い部分が損傷を受けやすくなるという不都合がある。また、このように段差のある構成では、得られた半導体装置を使用してライトバルブ等を製造する場合に光学透過率等の特性が低下するおそれもある。
【０００８】
そこで、本発明の一つは、半導体膜が略平坦に形成されることよって、電気特性が改善された半導体素子を含む半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
上記のような課題を解決するために、本発明に係る半導体装置は、第１の主面と第２の主面とを備えた基板と、前記第１の主面に形成された溝に配置された遮光膜と、半導体膜を含む半導体素子と、を備え、前記遮光膜が前記第２の主面と前記半導体膜との間に配置されていること、を特徴とする。
【００１０】
このような構成によれば、遮光膜は、第１の主面上に積層形成されるのではなく、第１の主面に形成された溝に配置されるので、第１の主面と遮光膜表面に段差が生じるのを防ぐことができる。従って、遮光膜の上方に積層される絶縁膜や半導体膜も段差が生じないように形成することができ、半導体素子の電気特性を向上させることが可能となる。
【００１１】
また、本発明に係る半導体装置は、上記遮光膜の上に形成された絶縁層を備え、この絶縁層が上記第１の主面の一部と接していることが好ましい。これによって、遮光膜と半導体素子とが導通するのを防ぐことができる。なお、このような構成によれば、遮光膜の上に形成された絶縁層が第１の主面の一部と接しても、当該遮光膜が第１の主面に形成された溝に配置されているので、絶縁膜に段差が生じるのを防ぐことができる。
【００１２】
また、本発明に係る半導体装置において、上記遮光膜は、上記第２の主面から入射する光の少なくとも一部を吸収又は反射できるものとすることが好ましい。このような構成によれば、本発明に係る半導体装置をライトバルブ等に用いた場合にも、半導体膜のチャネル形成領域に光が入射するのを防いで、光電変換効果により光リーク電流が発生するのを防止することができる。
【００１３】
また、本発明に係る半導体装置においては、第一の主面のうち絶縁層と接する部分と、絶縁層及び遮光膜の界面との間には略段差がないことが好ましい。このような構成によれば、遮光膜及び第１の主面の両方に跨って形成される絶縁層を、略平坦にすることができる。
【００１４】
上記遮光膜は、半導体膜の全体を覆うように形成されていることが好ましい。このような構成とすれば、遮光膜によって、半導体膜全体を投射光や反射光から遮光することができ、光電変換効果により光リーク電流が発生するのを防ぐことができる。
【００１５】
遮光膜の材料や作製方法によって、広い面積の遮光膜を作製するとクラックが入り易い等の事情がある場合は、上記遮光膜が、少なくとも半導体膜のチャネル形成領域を覆うように形成されていると良い。このような構成によっても、光電変換効果が生じるのを効率よく防ぐことが可能である。
【００１６】
また、本発明は、上述のような本発明に係る半導体装置を備える液晶装置、及び本発明に係る半導体装置を備える電子装置をも提供する。これらは、半導体膜が平坦に形成されることによって優れた特性を得た半導体装置を備える高性能な電気光学装置及び電子装置ある。
【００１７】
本発明に係る半導体装置は、基板の第１の主面に溝を形成する第一工程と、前記溝に遮光膜を形成する第二工程と、前記遮光膜の上方に半導体素子を形成する第三工程と、を含む、半導体装置の製造方法により製造することができる。
【００１８】
このような製造方法によれば、遮光膜は第１の主面上に積層形成されるのではなく、第１の主面に形成された溝の中に配置されるので、第１の主面と遮光膜表面とに段差が生じるのを防ぐことができる。従って、基板及び遮光膜を覆う絶縁膜、それに積層する半導体膜にも、段差を生じるのを防止することが可能となる。
【００１９】
また、本発明に係る半導体装置の製造方法は、さらに、遮光膜の上に前記第１の主面の一部と接する絶縁膜を形成する第四工程を含むことが好ましい。この際、遮光膜及び絶縁層の界面と、第１の主面のうち絶縁層と接している部分との間には、略段差がないことが好ましい。
【００２０】
遮光膜及び絶縁膜の界面と、第１の主面とに略段差がない構成は、例えば、第二工程において、遮光膜の表面と第１の主面との間に略段差がないように形成することにより実現される。
【００２１】
そこで、第二工程は、前記溝、及びその周囲の第１の主面上に遮光膜を形成する工程と、前記溝の周囲において前記第１の主面が露出するまで、前記遮光膜を平坦化する工程と、を含むことが好ましい。このような方法によれば、遮光膜の上面と第１の主面とをより平坦に形成することが可能となる。
【００２２】
また、本発明に係る半導体装置の製造方法では、第一工程が、第１の主面上の溝を形成すべき領域上に開口を有するエッチングマスクを形成する工程と、前記エッチングマスクを介して前記基板をエッチングする工程と、を含み、第二工程が、第一工程において、前記基板に形成された溝内及び前記基板上に残留させた前記エッチングマスク上に遮光膜を形成する工程と、前記エッチングマスクを除去する工程と、を含むことも好ましい。このような方法によれば、いわゆるリフトオフ法によって、レジスト膜とレジスト膜上に形成された遮光膜を容易に除去し、溝内にのみ遮光膜を形成することができる。
【００２３】
また、第三工程の前に、第１の主面と前期遮光膜表面とを略平坦にする第五工程を行えば、絶縁膜及び半導体膜を一層平坦に形成することが可能となって好ましい。
【００２４】
さらに、本発明に係る製造方法によれば、絶縁膜や半導体膜に段差が生じないので、熱処理、特にレーザ光を照射することによって溶融結晶化する処理を行っても、半導体材料が低い方へ流れてしまうことがない。そのため、溶融結晶化させて欠陥が少なく結晶性の良い多結晶珪素膜を半導体膜として得ることができ、半導体素子の電気特性も向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る実施の形態について図面を参照しながら説明する。
【００２６】
図１は、本発明の第一の実施形態に係る半導体装置における半導体素子の断面図を示す。本実施形態では、基板上に半導体素子として薄膜トランジスタ（ＴＦＴ）１が配置されたアクティブマトリクス方式の透過型液晶表示装置を例に挙げて説明する。
【００２７】
図１に示すように、ＴＦＴ１は、基板１０上に形成されている。基板１０は、第１の主面１０ａと第２の主面１０ｂとを備え、第１の主面１０ａに形成された溝に遮光膜１２が形成され、遮光膜１２は、第２の主面１０ｂとＴＦＴ１との間に配置されている。遮光膜１２は、第２の主面１０ｂ側（図中の矢印の方向）から入射する光を吸収又は反射して、当該光がＴＦＴ１の半導体膜に照射されるのを防止する。
【００２８】
基板１０としては、例えば、石英、ガラス、シリコン基板等を用いることができるが、光透過性の高い石英が特に好ましい。また、遮光膜１２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の金属や、金属シリサイド等の金属合金により形成することができる。
【００２９】
本実施形態において、ＴＦＴ１は、第１の主面１０ａ及び遮光膜１２を覆うように形成された絶縁膜１４を介して基板１０上に配置されている。遮光膜１２と絶縁膜１４の界面１５と、第１の主面１０ａとの間には略段差がなく、絶縁膜１４は、略平坦に形成されている。
【００３０】
ＴＦＴ１は、ソース／ドレイン領域２０とチャネル形成領域２１とからなる半導体膜と、これに積層された酸化シリコン膜等からなる絶縁膜１６と、絶縁膜１６上に形成されたゲート電極１８と、絶縁膜１６及びゲート電極１８を覆うように形成された絶縁膜２２と、絶縁膜１６及び２２を貫通するコンタクトホール内に形成されたソース／ドレイン電極２４とから構成されている。
【００３１】
本実施形態においては、遮光膜１２の面積はＴＦＴ１の半導体膜の面積より大きく形成されており、半導体膜の全体に光が入射するのを防ぐことができる。
【００３２】
図２は、本発明の第二の実施形態に係る半導体装置における半導体素子の断面図を示す。本実施形態では、遮光膜３２の面積がＴＦＴ２の半導体膜のチャネル形成領域４１よりわずかに大きく形成されている点を除き、上述した第一の実施形態と同様である。
【００３３】
本実施形態では、半導体膜の一部には光が入射するが、チャネル形成領域４１に光が入射するのを防ぐことができるので、光電変換効果により光リーク電流が発生するのを防止することが可能である。遮光膜の材料によっては、面積が広いとクラックが入りやすくなるので、このような場合には、チャネル形成領域４１のみを光から遮蔽するような上述の構成が有利となる。
【００３４】
次に、本発明に係る半導体装置の製造方法を説明する。製造方法については、第一の実施形態及び第二の実施形態について、略同一の方法とすることができるので、便宜的に第一の実施形態で用いた符号を使用して説明する。
【００３５】
（溝及び遮光膜の形成）
まず、図３（Ａ）に示すように、基板１０の第１の主面１０ａ上にフォトレジスト膜１３を形成する。フォトレジスト膜１３は、遮光膜１２を成膜するための溝を形成すべき領域を含む、より広い領域に形成する。続いて、同図（Ｂ）に示すように、上記溝を形成すべき領域についてフォトレジスト膜１３を除去し開口を形成する。フォトレジスト膜１３の開口の形状は、基板１０側の断面がやや小さくなっている逆テーパー型が好ましい。次に、同図（Ｃ）に示すように、エッチング法によって基板１０に溝を形成する。溝の深さを、遮光膜を形成しやすい厚さ（例えば１００ｎｍ〜５００ｎｍ）と同程度にしておくことによって、第１の主面と遮光膜表面とを平坦に形成しやすくなる。
【００３６】
溝の形成後、同図（Ｄ）に示すように、溝及びフォトレジスト膜１３上に遮光膜１２を形成する。遮光膜１２としては、例えば、スパッタリング等の方法により形成された、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等を含む金属膜、或いは金属シリサイド等の金属合金膜を用いることができる。続いて、フォトレジスト膜１３を剥離すると、フォトレジスト膜１３上に形成された遮光膜１２もフォトレジスト膜と一緒に除去することができる。いわゆるリフトオフ法である。この結果、図３（Ｅ）に示されるように、基板に形成された溝内の遮光膜１２だけが残される。開口後のフォトレジスト膜１３の形状が逆テーパー型であれば、溝及びフォトレジスト膜１３上に形成された遮光膜が繋がり難いので、リフトオフ法が行い易くなる。
【００３７】
溝の深さと遮光膜の厚さとの差は小さいほど良く、好ましくは５０ｎｍ以下、より好ましくは１０ｎｍ以下、最も好ましくは１ｎｍ以下であり、１ｎｍ以下であれば、半導体膜は略平坦に形成される。溝の深さや遮光膜の膜厚を制御するのが困難で、基板の溝の深さより遮光膜の方が厚く形成されると、フォトレジスト膜を除去した際、第１の主面１０ａと遮光膜１２とに若干段差が生じる。このような場合は、エッチバック法、ＣＭＰ（Chemical Mechanical Polishing）法等によって、表面を平坦化することにより、平坦な半導体膜を形成することが可能となる。
【００３８】
尚、溝及び遮光膜の形成は、図４を参照して以下に説明する方法によっても行うことができる。
【００３９】
まず、図４（Ａ）〜（Ｃ）に示されるように、図３に示す方法と同様の方法で基板１０の第１の主面１０ａに溝を形成する。その後、図４（Ｄ）に示すように、フォトレジスト膜１３を除去する。
【００４０】
次に、溝及び基板１０の全体を覆うように遮光膜１２を形成した後、エッチバック法やＣＭＰ法等の平坦化技術により、溝以外の部分に形成された遮光膜を除去して、基板１０の第１の主面１０ａを露出させる。こうして、同図（Ｅ）に示すように、第１の主面１０ａと略段差無く、基板１０に埋め込まれるように遮光膜１２が形成される。
【００４１】
（半導体素子の形成）
次に、再度図１を参照して、半導体素子形成工程を説明する。
【００４２】
まず、遮光膜１２が埋め込まれるように形成された基板１０に、絶縁膜１４として酸化シリコン膜を形成する。酸化シリコン膜は、例えば、プラズマ化学気相堆積法（ＰＥＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、あるいはスパッタリング法等の物理気相堆積法により形成し、厚さ数１００ｎｍ程度とする。
【００４３】
続いて、半導体膜として非晶質シリコン膜を形成する。さらに、この非晶質シリコン膜を結晶化させることによって、半導体装置の電気特性を向上させることが可能である。結晶化の方法としては、例えば固相成長法や溶融結晶化法が挙げられる。固相成長法は、窒素などの不活性ガス雰囲気中で５００℃〜７００℃程度の温度で数時間のアニールを行う方法であり、半導体膜は固相のまま結晶化される。しかしながら、一般に固相成長法により結晶化されたシリコン膜は欠陥が多く、本発明においては溶融結晶化法を用いることが好ましい。
【００４４】
溶融結晶化法は、半導体膜を溶融・固化させて結晶化する方法であり、レーザ光を照射して溶融するレーザアニール法が一般的である。上述したように、従来法、すなわち基板上に遮光膜を積層する方法（図７（Ａ）参照）によると、遮光膜７２は基板７０の第１の主面７０ａ上に形成されるので、遮光膜７２及び絶縁膜７４の界面７５と、第１の主面７０ａとの間には段差が生じる。この状態で半導体膜７６にレーザ光を照射すると、溶融された半導体膜が低い方に流れて固化するため、半導体膜の膜厚が場所によって異なるという現象が生じていた（図７（Ｂ）参照）。また、一般的なレーザアニール法では、半導体膜にレーザ光を繰り返し照射する。一度目の照射で半導体膜に膜厚薄い部分が生じると、その部分への二度目の照射は最適条件からずれた条件で行うことになり、半導体膜が損傷してしまう場合がある。また、レーザ光照射条件を予め薄い膜厚に最適化しておくと、厚い部分において結晶化が不十分になる。
【００４５】
これに対し、本発明に係る方法によれば、絶縁膜１４及び半導体膜は略平坦に形成されるためこのような現象が起こらず、均質かつ高性能な半導体膜を得ることができる。
【００４６】
半導体膜に照射するレーザ光としては、パルスレーザ光が好ましく、具体的には光の波長約２４８ｎｍのＫｒＦエキシマレーザ光、波長約３０８ｎｍのＸｅＣｌエキシマレーザ光、波長約５３２ｎｍのＮｄ：ＹＡＧレーザ光の第二高調波とＮｄ：ＹＶＯ4レーザ光の第二高調波、波長約２６６ｎｍのＮｄ：ＹＡＧレーザ光の第四高調波とＮｄ：ＹＶＯ4レーザ光の第四高調波等を用い、例えばパルス幅３０ｎｓｅｃ、エネルギー密度０．４〜１．５Ｊ／ｃｍ2として、照射するとよい。これらの光を半導体膜に照射すると、半導体膜は溶融・固化し、結晶化する。
【００４７】
半導体膜を結晶化した後、パターニングし、ＴＦＴの形成に不要となる部分を除去する。こうして必要な形状に成型された半導体膜を得ることができる。
【００４８】
次に、絶縁膜１４及び半導体膜の上に酸化シリコン膜１６を形成する。酸化シリコン膜１６は、例えばシリコン膜を熱酸化又はプラズマ酸化して形成できる。これらの方法を用いれば、半導体膜と酸化シリコン膜の界面準位密度を低くできるが、半導体膜が薄くなったり、酸化レートが低い為に酸化シリコン膜を厚く形成できなかったりする。酸化シリコン膜１６は、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＣＶＤ法）又はＰＥＣＶＤ法によっても形成できる。熱酸化やプラズマ酸化を行った後に、ＣＶＤ法によって酸化シリコン膜を形成すれば、半導体膜と酸化シリコン膜の界面準位密度を低くでき、且つ酸化シリコン膜厚を所望の膜厚に形成できる。この酸化シリコン膜１６はＴＦＴのゲート絶縁膜として機能するものである。半導体膜が平坦であるので、その上に形成されるゲート絶縁膜としての酸化シリコン膜１６も平坦になる。よって、遮光膜の有無に関わらず、ゲート絶縁膜を平坦に形成できる。
【００４９】
続いて、酸化シリコン膜１６上にタンタル又はアルミニウムの金属薄膜をスパッタリング法により形成した後、パターニングすることによって、ゲート電極１８を形成する。ゲート電極形成後のプロセス最高温度が１０００℃程度で、ゲート電極に金属薄膜が使えない場合には、不純物イオンが注入された多結晶シリコン膜を用いてゲート電極を形成する。半導体膜とゲート絶縁膜が平坦であるので、その上に形成されるゲート電極１８も平坦になる。よって、遮光膜の有無に関わらず、ゲート電極を平坦に形成できる。
【００５０】
次に、このゲート電極１８をマスクとしてドナー又はアクセプターとなる不純物イオンを打ち込み、ソース／ドレイン領域２０とチャネル形成領域２１をゲート電極１８に対して自己整合的に作製する。ＮＭＯＳトランジスタを作製する場合、例えば、不純物元素としてリン（Ｐ）を１×１０16ｃｍ-2の濃度でソース／ドレイン領域２０に打ち込む。その後、ＸｅＣｌエキシマレーザを照射エネルギー密度４００ｍＪ／ｃｍ2程度で照射するか、２５０℃〜１０００℃程度の温度で熱処理することにより不純物元素の活性化を行う。
【００５１】
次に、酸化シリコン膜１６及びゲート電極１８の上面に、酸化シリコン膜２２を形成する。酸化シリコン膜２２は、例えば、ＰＥＣＶＤ法で約５００ｎｍの膜厚として形成することができる。次に、ソース／ドレイン領域２０に至るコンタクトホールを酸化シリコン膜１６、２２に開けて、コンタクトホール内及び酸化シリコン膜２２上のコンタクトホールの周縁部にソース／ドレイン電極２４を形成する。ソース／ドレイン電極２４は、例えばスパッタリング法によりアルミニウムを堆積して形成するとよい。また、ゲート電極１８に至るコンタクトホールを酸化シリコン膜２２に開けて、ゲート電極１８用の端子電極を形成する（図示せず）。以上で、本発明に係る半導体素子としてＴＦＴ１が形成される。
【００５２】
（液晶装置）
図５に、本発明に係る液晶装置の例として液晶表示装置１００を示す。
【００５３】
図５に示すように、液晶装置１００は、ＴＦＴ１が形成された側の素子基板５２と対向基板５３とが対向配置され、これらの素子基板（アクティブマトリクス基板）５２と対向基板５３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００５４】
液晶表示装置１００は、互いに交差してなる多数のソース線（走査線）５４及び多数のゲート線（データ線）５５を有する画素回路が形成された表示画素領域と、これらソース線５４及びゲート線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００５５】
素子基板５２の内面側に配された各ソース線５４と各ゲート線５５の交差部には、対応する各画素電極５７（負荷）のスイッチング動作を行うＴＦＴ１が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ１と１つの画素電極５７とが設けられている。また、対向基板５３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極５８が形成されている。
【００５６】
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。
【００５７】
（電子機器）
図６は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
【００５８】
図６（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、液晶表示装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５９】
図６（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。図６（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば表示パネル１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６０】
図６（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（光変調器）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば光変調器１００や内蔵される回路に設けられる半導体装置の製造に適用される。図６（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（画像表示源）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば画像表示源１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００６１】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００６２】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、ＴＦＴ（半導体素子）を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を備えるものであってもよい。また、ＴＦＴとして、トップゲート型の構造を例示したが、ボトムゲート型のＴＦＴも同様に用いることができる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係る半導体装置を説明する断面図である。
【図２】本発明に係る半導体装置を説明する断面図である。
【図３】本発明に係る半導体装置の製造工程を示す説明図である。
【図４】本発明に係る半導体装置の製造工程を示す説明図である。
【図５】本発明に係る液晶装置の接続図である。
【図６】本発明に係る電子機器の例を示す図である。
【図７】従来技術を説明する図である。
【符号の説明】
【００６４】
１０、３０、７０…基板、１０ａ、３０ａ、７０ａ…第１の主面、１０ｂ、３０ｂ、７０ｂ…第２の主面、１２、３２、７２…遮光膜、１４、１６、２２、３４、３６、４２、７４…絶縁膜、１５、７５…界面、１８、３８…ゲート電極、２０、４０…ソース／ドレイン領域、２１、４１…チャネル形成領域、７６…半導体膜、２４、４４…ソース／ドレイン電極、１３…フォトレジスト膜、５２…素子基板、５３…対向基板、５４…走査線、５５…ゲート線、５８…共通電極、６０、６１、６２、６３…駆動回路
【図１】
2006190836.tif 000003
【図２】
2006190836.tif 000004
【図３】
2006190836.tif 000005
【図４】
2006190836.tif 000006
【図５】
2006190836.tif 000007
【図６】
2006190836.tif 000008
【図７】
2006190836.tif 000009
【手続補正書】
【提出日】平成17年11月1日(2005.11.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
（溝及び遮光膜の形成）
まず、図３（Ａ）に示すように、基板１０の第１の主面１０ａ上にフォトレジスト膜１３を形成する。フォトレジスト膜１３は、遮光膜１２を成膜するための溝を形成すべき領域を含む、より広い領域に形成する。続いて、同図（Ｂ）に示すように、上記溝を形成すべき領域についてフォトレジスト膜１３を除去し開口を形成する。フォトレジスト膜１３の形状は、基板１０側の断面がやや小さくなっている逆テーパー型が好ましい。次に、同図（Ｃ）に示すように、エッチング法によって基板１０に溝を形成する。溝の深さを、遮光膜を形成しやすい厚さ（例えば１００ｎｍ〜５００ｎｍ）と同程度にしておくことによって、第１の主面と遮光膜表面とを平坦に形成しやすくなる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
液晶表示装置１００は、互いに交差してなる多数のソース線（データ線）５４及び多数のゲート線（走査線）５５を有する画素回路が形成された表示画素領域と、これらソース線５４及びゲート線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
１０、３０、７０…基板、１０ａ、３０ａ、７０ａ…第１の主面、１０ｂ、３０ｂ、７０ｂ…第２の主面、１２、３２、７２…遮光膜、１４、１６、２２、３４、３６、４２、７４…絶縁膜、１５、７５…界面、１８、３８…ゲート電極、２０、４０…ソース／ドレイン領域、２１、４１…チャネル形成領域、７６…半導体膜、２４、４４…ソース／ドレイン電極、１３…フォトレジスト膜、５２…素子基板、５３…対向基板、５４…ソース線、５５…ゲート線、５８…共通電極、６０、６１、６２、６３…駆動回路
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2006190836.tif 000010