(57)【要約】【課題】画像データの読み出し速度の高速化を適正に図る。【解決手段】外部メモリ３に記憶されている画像データに基づいて画像処理の実行を制御するＣＰＵ５と、ＣＰＵ５による画像処理の前に、当該画像処理に係る画像データを外部メモリ３から読み出す処理を行う画像先読み処理回路７とを備える画像処理装置１００である。画像先読み処理回路７は、指示された複数の画像データの画像処理方向に従ってＣＰＵ５により画像処理が行われる画像データのアドレス情報を取得し、取得されたアドレス情報に係る画像データを外部メモリ３から取得して先読みデータバッファ７ｃに格納し、ＣＰＵ５から出力された画像データに対するアクセス指示の入力に基づいて、先読みデータバッファ７ｃに格納された画像データをＣＰＵ５に対して出力する。【選択図】図１
2006209669.tif 000002
【特許請求の範囲】
【請求項１】
基板に搭載される部品の画像を構成する複数の画像データとこれら画像データの各々のアドレス情報とを対応づけて記憶する画像メモリと、前記部品の前記基板に対する位置決めの際に、前記画像メモリに記憶されている前記画像データに基づいて画像処理の実行を制御する制御手段と、前記制御手段による前記画像処理の前に、当該画像処理に係る前記画像データを前記画像メモリから読み出す処理を行う画像先読み処理回路とを備える画像処理装置であって、
前記制御手段による前記画像メモリ内に記憶された前記複数の画像データの画像処理方向を指示する画像処理方向指示手段を備え、
前記制御手段は、前記画像処理方向指示手段により指示された前記画像処理方向に従って前記画像処理が行われる前記画像データの読み出しを指示する読出指示信号を出力する読出指示信号出力手段を備え、
前記画像先読み処理回路は、
前記画像処理方向指示手段により指示された前記画像処理方向に従って前記制御手段により前記画像処理が行われる前記画像データの前記アドレス情報を取得する画像データアドレス取得手段と、
前記画像データアドレス取得手段により取得された前記アドレス情報に係る前記画像データを前記画像メモリから取得する画像データ取得手段と、
前記画像データ取得手段により取得された前記画像データを格納する画像データ格納手段と、
前記読出指示信号出力手段から出力された前記読出指示信号の入力に基づいて、前記画像データ格納手段に格納された前記画像データを前記制御手段に対して出力する画像データ出力手段と、を備えることを特徴とする画像処理装置。
【請求項２】
前記制御手段により前記画像処理が最先に行われる最先画像データの前記アドレス情報を指示する最先画像データアドレス指示手段を備え、
前記画像データアドレス取得手段は、前記最先画像データアドレス指示手段により指示された前記最先画像データのアドレス情報を取得する最先画像データアドレス取得手段を備え、
前記画像データ取得手段は、前記最先画像データアドレス取得手段により取得された前記アドレス情報に係る前記最先画像データを取得する最先画像データ取得手段を備え、
前記画像データ格納手段は、前記最先画像データ取得手段により取得された前記最先画像データを格納する最先画像データ格納手段を備えることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記画像データアドレス取得手段は、前記画像データ出力手段による前記最先画像データの出力後に、当該最先画像データの前記アドレス情報及び前記画像処理方向指示手段により指示された前記画像処理方向に基づいて、当該画像処理方向に沿って前記画像メモリ内にて配置される少なくとも一の配置画像データの前記アドレス情報を生成する配置画像データアドレス生成手段を備え、
前記画像データ取得手段は、前記配置画像データアドレス生成手段により生成された少なくとも一の前記アドレス情報に係る前記配置画像データを取得する配置画像データ取得手段を備え、
前記画像データ格納手段は、前記配置画像データ取得手段により取得された前記配置画像データを格納する配置画像データ格納手段を備えることを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記画像処理方向指示手段により指示される前記画像処理方向に沿った前記画像メモリ内における前記配置画像データの配置の指示に係る画像データ配置指示情報を記憶する配置指示情報記憶手段を備え、
前記配置画像データアドレス生成手段は、前記最先画像データの前記アドレス情報及び前記配置指示情報記憶手段に記憶された前記画像データ配置指示情報に基づいて前記配置画像データの前記アドレス情報を生成することを特徴とする請求項３に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に対する部品の位置決めの際に、当該部品の画像データに基づいて画像処理を行う画像処理装置に関する。
【背景技術】
【０００２】
従来より、基板に搭載される電子部品を撮像する撮像装置と、この撮像装置により撮像される電子部品の画像データを記憶する外部メモリと、これらを制御するＣＰＵ等を備え、電子部品の位置決めに際して、ＣＰＵの制御下にて外部メモリに記憶されている画像データを読み出して所定の画像処理を行う画像処理装置が知られている。
【０００３】
この画像処理装置に備わるＣＰＵは、一般的に汎用性の高いものが使用され、近年では、画像データへのアクセス速度を向上させるために、当該ＣＰＵの内部にキャッシュメモリを備えるものも開発されている（例えば、特許文献１参照。）。この場合、ＣＰＵの制御下にて、外部メモリから所定の画像データが読み出されると、この画像データの外部メモリ内におけるアドレスに連続するアドレスを有する所定数の画像データが読み出されてキャッシュメモリに格納される。これにより、その後にＣＰＵにより連続するアドレスの画像データが要求されると、その画像データは外部メモリに比べて処理速度が高速のキャッシュメモリから読み出されることとなって、画像データへのアクセス速度を向上させることができるようになっている。
【特許文献１】特開平６−２８１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の場合、ＣＰＵの制御下にて要求される画像データのアドレスが当該画像データの要求前に読み出された画像データのアドレスに不連続であると、画像データへのアクセス速度の向上を適正に図ることができないこととなる。
つまり、キャッシュメモリの記憶容量は外部メモリ内の画像データ全てを格納できるほど十分な大きさではないため、一般的には、例えば、図７に示すように、ＣＰＵによるデータ０の読み出しの要求に基づいて当該データ０のアドレスに連続する所定数のアドレスの画像データ（例えば、データ１〜３）がキャッシュメモリに格納された状態となる。ここで、ＣＰＵによりアドレスが不連続の画像データの読み出しが要求されると、即ち、例えば次にデータ２００の画像データの読み出しが要求されると、このデータ２００はキャッシュメモリ内に存在しないことから、外部メモリから読み出されることとなり、データ２００の読み出しには時間がかかることとなる。
【０００５】
また、特許文献１等のように、ＣＰＵの制御下にて以前に読み出された画像データのアドレスに基づいて、次にアクセスが予測される画像データを先読みする技術も開発されているが、先読みの予測が外れると、画像データへのアクセス速度の向上を適正に図ることができなくなる。
【０００６】
そこで、本発明の課題は、画像データの読み出し速度の高速化を適正に図ることができる画像処理装置を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、請求項１に記載の発明は、
基板に搭載される部品の画像を構成する複数の画像データとこれら画像データの各々のアドレス情報とを対応づけて記憶する画像メモリと、前記部品の前記基板に対する位置決めの際に、前記画像メモリに記憶されている前記画像データに基づいて画像処理の実行を制御する制御手段と、前記制御手段による前記画像処理の前に、当該画像処理に係る前記画像データを前記画像メモリから読み出す処理を行う画像先読み処理回路とを備える画像処理装置であって、
前記制御手段による前記画像メモリ内に記憶された前記複数の画像データの画像処理方向を指示する画像処理方向指示手段を備え、
前記制御手段は、前記画像処理方向指示手段により指示された前記画像処理方向に従って前記画像処理が行われる前記画像データの読み出しを指示する読出指示信号を出力する読出指示信号出力手段を備え、
前記画像先読み処理回路は、
前記画像処理方向指示手段により指示された前記画像処理方向に従って前記制御手段により前記画像処理が行われる前記画像データの前記アドレス情報を取得する画像データアドレス取得手段と、
前記画像データアドレス取得手段により取得された前記アドレス情報に係る前記画像データを前記画像メモリから取得する画像データ取得手段と、
前記画像データ取得手段により取得された前記画像データを格納する画像データ格納手段と、
前記読出指示信号出力手段から出力された前記読出指示信号の入力に基づいて、前記画像データ格納手段に格納された前記画像データを前記制御手段に対して出力する画像データ出力手段と、を備えることを特徴としている。
【０００８】
請求項１に記載の発明によれば、指示された画像処理方向に従って制御手段により画像処理が行われる画像データのアドレス情報を取得する画像データアドレス取得手段と、取得されたアドレス情報に係る画像データを画像メモリから取得する画像データ取得手段と、取得された画像データを格納する画像データ格納手段と、制御手段の読出指示信号出力手段から出力された画像データの読出指示信号の入力に基づいて、画像データ格納手段に格納された画像データを制御手段に対して出力する画像データ出力手段とを備える画像先読み処理回路が設けられている。これにより、アドレスが不連続の画像データであっても予め画像先読み処理回路により読み出しておくことができることとなって、制御手段により画像メモリから画像データを直接読み出す場合に比べて、画像データへのアクセス速度を向上させ当該画像データの読み出し速度の高速化を適正に図ることができる。
【０００９】
請求項２に記載の発明は、請求項１に記載の画像処理装置において、
前記制御手段により前記画像処理が最先に行われる最先画像データの前記アドレス情報を指示する最先画像データアドレス指示手段を備え、
前記画像データアドレス取得手段は、前記最先画像データアドレス指示手段により指示された前記最先画像データのアドレス情報を取得する最先画像データアドレス取得手段を備え、
前記画像データ取得手段は、前記最先画像データアドレス取得手段により取得された前記アドレス情報に係る前記最先画像データを取得する最先画像データ取得手段を備え、
前記画像データ格納手段は、前記最先画像データ取得手段により取得された前記最先画像データを格納する最先画像データ格納手段を備えることを特徴としている。
【００１０】
請求項２に記載の発明によれば、最先画像データアドレス取得手段によって、最先画像データアドレス指示手段により指示され、制御手段の制御下にて画像処理が最先に行われる最先画像データのアドレス情報が取得され、取得されたアドレス情報に係る最先画像データが最先画像データ取得手段により取得されて最先画像データ格納手段に格納されるので、画像メモリの中で最先画像データに対するアクセス速度を向上させることができ、当該最先画像データの読み出し速度の高速化を適正に図ることができる。
【００１１】
請求項３に記載の発明は、請求項２に記載の画像処理装置において、
前記画像データアドレス取得手段は、前記画像データ出力手段による前記最先画像データの出力後に、当該最先画像データの前記アドレス情報及び前記画像処理方向指示手段により指示された前記画像処理方向に基づいて、当該画像処理方向に沿って前記画像メモリ内にて配置される少なくとも一の配置画像データの前記アドレス情報を生成する配置画像データアドレス生成手段を備え、
前記画像データ取得手段は、前記配置画像データアドレス生成手段により生成された少なくとも一の前記アドレス情報に係る前記配置画像データを取得する配置画像データ取得手段を備え、
前記画像データ格納手段は、前記配置画像データ取得手段により取得された前記配置画像データを格納する配置画像データ格納手段を備えることを特徴としている。
【００１２】
請求項３に記載の発明によれば、配置画像データアドレス生成手段によって、画像データ出力手段による最先画像データの出力後に、当該最先画像データのアドレス情報及び画像処理方向に基づいて、当該画像処理方向に沿って画像メモリ内にて配置される少なくとも一の配置画像データのアドレス情報が生成され、生成された少なくとも一のアドレス情報に係る配置画像データが配置画像データ取得手段により取得されて配置画像データ格納手段に格納されるので、最先画像データに対してアドレスが不連続の配置画像データであっても予め画像先読み処理回路により読み出しておくことができる。これにより、配置画像データに対するアクセス速度を向上させることができ、当該配置画像データの読み出し速度の高速化を適正に図ることができる。
【００１３】
請求項４に記載の発明は、請求項３に記載の画像処理装置において、
前記画像処理方向指示手段により指示される前記画像処理方向に沿った前記画像メモリ内における前記配置画像データの配置の指示に係る画像データ配置指示情報を記憶する配置指示情報記憶手段を備え、
前記配置画像データアドレス生成手段は、前記最先画像データの前記アドレス情報及び前記配置指示情報記憶手段に記憶された前記画像データ配置指示情報に基づいて前記配置画像データの前記アドレス情報を生成することを特徴としている。
【００１４】
請求項４に記載の発明によれば、請求項３に記載の発明と同様の効果が得られるのは無論のこと、特に、画像処理方向に沿った画像メモリ内における配置画像データの配置の指示に係る画像データ配置指示情報を記憶する配置指示情報記憶手段が備えられ、配置画像データアドレス生成手段は、最先画像データのアドレス情報及び配置指示情報記憶手段に記憶された画像データ配置指示情報に基づいて配置画像データのアドレス情報を生成することができるので、配置画像データのアドレス情報の生成を簡便に、且つ、より適正に行うことができる。
【発明の効果】
【００１５】
請求項１に記載の発明によれば、アドレスが不連続の画像データであっても予め画像先読み処理回路により読み出しておくことができることとなって、制御手段により画像メモリから画像データを直接読み出す場合に比べて、画像データへのアクセス速度を向上させ当該画像データの読み出し速度の高速化を適正に図ることができる。
【００１６】
請求項２に記載の発明によれば、画像メモリの中で最先画像データに対するアクセス速度を向上させることができ、当該最先画像データの読み出し速度の高速化を適正に図ることができる。
【００１７】
請求項３に記載の発明によれば、最先画像データに対してアドレスが不連続の配置画像データであっても予め画像先読み処理回路により読み出しておくことができ、これにより、配置画像データに対するアクセス速度を向上させることができることとなって、当該配置画像データの読み出し速度の高速化を適正に図ることができる。
【００１８】
請求項４に記載の発明によれば、配置画像データのアドレス情報の生成を簡便に、且つ、より適正に行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明について、図面を用いて具体的な態様を説明する。ただし、発明の範囲は、図示例に限定されない。
ここで、図１は、本発明を適用した好適な一実施形態として例示する画像処理装置を示すブロック図である。
【００２０】
本実施形態の画像処理装置１００は、基板（図示略）に搭載される電子部品（図示略）の基板に対する位置決めの際に、電子部品の画像データに基づいて画像処理を行うものであり、具体的には、図１に示すように、基板に搭載される電子部品を撮像して画像データに変換する撮像装置１と、この撮像装置１による電子部品の撮像を制御する画像取込回路２と、画像取込回路２から出力された電子部品の画像データを記憶する外部メモリ（画像メモリ）３と、外部メモリ３に対する画像データの書き込み及び外部メモリ３からの画像データの読み出しを行うためのメモリコントローラ４と、外部メモリ３に記憶されている画像データに基づいて所定の画像処理の実行を制御するＣＰＵ（制御手段）５と、ＣＰＵ５により実行される各種プログラム等を記憶するメモリ６と、ＣＰＵ５による画像処理の前に、当該画像処理に係る画像データを外部メモリ３から読み出す処理を行う画像先読み処理回路７とを備えて構成されている。
【００２１】
画像取込回路２は、ＣＰＵ５の制御下にて、撮像装置１により撮像された電子部品の画像データを取り込み、さらに、当該画像データに対応付けられる外部メモリ内のアドレス情報を生成する。また、画像取込回路２は、画像データをそのアドレス情報とともに外部メモリ３にメモリコントローラ４を介して出力する。
なお、アドレス情報は、格子状に構成された外部メモリ３の記憶領域の行や列からなる番地（後述）と対応付けられるものである。具体的には、アドレス情報は、一の画像のサイズに応じて規定され、例えば、図３及び図５等には、一つの行が１６進数で表現される２００列（１０進数で５１２列）からなるものが挙げられている。この場合、一の行において、左端から右端に列が移動するにつれて一つずつ番地が増加していき右端の列（１６進数で２００列番目）まで到達すると、一つ下の行にシフトし、同様に左端の列から番地が増加していくようになっている。
【００２２】
外部メモリ３は、例えば、画像取込回路２から出力され入力された画像データ及びアドレス情報に基づいて、所定の画像データを外部メモリ３の記憶領域内の所定位置に記憶する。即ち、外部メモリ３の記憶領域は、例えば、格子状に構成され、その所定の行や列からなる番地に対応付けて各画像データが記憶されるようになっている。
【００２３】
ＣＰＵ５は、メモリ６に記憶されている画像処理装置１００用の各種プログラムの実行に基づいて、当該画像処理装置１００の各構成を統括的に制御する。
具体的には、例えば、ＣＰＵ５は、画像処理の実行指示が入力された場合に、メモリ６から所定の制御プログラムを読み出して、そのプログラムに従って画像処理装置１００の各部を制御する。
また、ＣＰＵ５は、画像処理方向取得プログラムの実行に基づいて指示された画像処理方向に従って画像処理が最先に行われる最先画像データのアドレス情報を画像先読み処理回路７に対して出力するようになっている。ここで、ＣＰＵ５は、最先画像データのアドレス情報を指示する最先画像データアドレス指示手段を構成する。
さらに、ＣＰＵ５は、読出指示信号出力手段として、画像処理方向取得プログラムの実行に基づいて指示された画像処理方向に従って画像処理が行われる画像データの読み出しを指示するアクセス指示（読出指示信号）を画像先読み処理回路７に対して出力するようになっている。
【００２４】
また、ＣＰＵ５は、所定の制御プログラムに基づいて実行される画像データに対するアクセスの速度を向上させるために、外部メモリ３に比べて処理速度が高速となるキャッシュメモリ５ａを内蔵している。
キャッシュメモリ５ａには、ＣＰＵ５の制御下にて外部メモリ３から所定の画像データが読み出された場合に、この画像データに続けて読み出される当該画像データのアドレスに連続するアドレスを有する所定数の画像データが格納される。そして、その後にＣＰＵ５によりアクセス要求される画像データがキャッシュメモリ５ａに格納されていると、その画像データは外部メモリ３からではなくキャッシュメモリ５ａから読み出されることとなり、これにより、画像データへのアクセス速度の高速化を図ることができる。
【００２５】
メモリ６は、図示は省略するが、ＣＰＵ５による作業領域や、各種プログラムを記憶する記憶領域等を備えている。
記憶領域には、例えば、画像処理方向取得プログラム等が記憶されている。
【００２６】
画像処理方向取得プログラムは、ＣＰＵ５に対して画像処理の実行指示が入力された場合に、当該記憶領域に記憶されている複数の画像データの画像処理方向情報の中から所定の画像処理方向情報を取得する処理に係る機能を実現させるためのプログラムである。即ち、ＣＰＵ５による画像処理方向取得プログラムの実行に基づいて、ＣＰＵ５により外部メモリ３内に記憶された複数の画像データの画像処理方向が指示されるようになっている。ここで、ＣＰＵ５は、画像処理方向指示手段として機能する。
【００２７】
また、記憶領域には、ＣＰＵ５によって画像データに対して施される画像処理の方向に係る画像処理方向情報を複数記憶する処理方向テーブル（図示略）が格納されている。
ここで、画像処理方向とは、画像データが配置される列方向に沿う方向以外の方向に沿って画像処理される方向のことであり、具体的には、例えば、列方向（上下方向）と略平行な方向（図３参照）、ｙ＝ａｘ＋ｂの一般式にて規定される所定の傾きに沿った方向（図５参照）等が挙げられる。
【００２８】
画像先読み処理回路７は、先頭アドレス格納レジスタ７ａ、先読みアドレス格納回路７ｂ、先読みデータバッファ７ｃ、アドレス比較回路７ｅ、メモリバスＩ／Ｆ回路７ｆ、リードデータ選択器７ｇ、オフセット格納メモリ７ｈ、オフセット格納メモリアドレス生成回路７ｉ、加算器７ｊ等を備えて構成されている。
【００２９】
また、画像先読み処理回路７は、画像データアドレス取得手段として、ＣＰＵ５による画像処理方向取得プログラムの実行に基づいて指示された画像処理方向に従って画像処理が行われる画像データのアドレス情報を取得する。より具体的には、画像先読み処理回路７は、最先画像データアドレス取得手段を構成しており、ＣＰＵ５から出力された最先画像データのアドレス情報が入力されることにより、当該最先画像データのアドレス情報を取得するようになっている。
【００３０】
さらに、画像先読み処理回路７は、後述するように、画像データ取得手段として、所定の画像データのアドレス情報及び先読みアドレス格納回路７ｂから出力されたアドレス情報のリクエスト信号をメモリバスＩ／Ｆ回路７ｆを介してメモリコントーラ４に出力し、当該メモリコントーラ４を介してアドレス情報に対応する所定の画像データを読み出して取得するようになっている。
また、画像先読み処理回路７は、画像データ出力手段として、アドレス比較回路７ｅによりＣＰＵ５から入力されたアドレス情報が先読みアドレス格納回路７ｂに格納されていると判定された場合に、アドレス比較回路７ｅから出力された選択信号に基づいてリードデータ選択器７ｇにより選択された所定の信号線を介して先読みデータバッファ７ｃに格納されている画像データをＣＰＵ５に対して出力するようになっている。
【００３１】
先頭アドレス格納レジスタ７ａは、最先画像データのアドレス情報が取得された場合に、このアドレス情報を格納するようになっている。
先読みアドレス格納回路７ｂは、先頭アドレス格納レジスタ７ａに対する最先画像データのアドレス情報の格納後に、最先画像データのアドレス情報を格納するようになっている。また、先読みアドレス格納回路７ｂは、後述するように、加算器７ｊにより生成される配置画像データのアドレス情報を格納するようになっている。
さらに、先読みアドレス格納回路７ｂは、当該先読みアドレス格納回路７ｂに格納されたアドレス情報を、当該アドレス情報に係る最先画像データ、配置画像データ等の画像データのリクエスト信号とともにメモリバスＩ／Ｆ回路７ｆに出力するようになっている。
【００３２】
先読みデータバッファ７ｃは、画像データ格納手段として、先読みアドレス格納回路７ｂに所定のアドレス情報が格納された場合に、当該アドレス情報に基づいて画像先読み処理回路７（画像データ取得手段）により外部メモリ３から取得された所定の画像データを格納するようになっている。ここで、先読みアドレス格納回路７ｂに最先画像データのアドレス情報が格納された場合には、当該アドレス情報に基づいて最先画像データ取得手段としての画像先読み処理回路７により最先画像データが取得され、先読みデータバッファ７ｃは、最先画像データ格納手段として、取得された最先画像データを格納するようになっている。
【００３３】
アドレス比較回路７ｅは、ＣＰＵ５からの画像データのアクセス指示と対応付けられて当該画像データのアドレス情報が入力されると、当該アドレス情報と先読みアドレス格納回路７ｂに格納されたアドレス情報とを比較する。この比較の結果、ＣＰＵ５から入力されたアドレス情報が先読みアドレス格納回路７ｂに格納されていないと判定された場合には、入力されたアドレス情報を当該アドレス情報に係る所定の画像データのリクエスト信号とともにメモリバスＩ／Ｆ回路７ｆに出力するようになっている。このとき、アドレス比較回路７ｅは、画像データのＣＰＵ５に対する出力用の所定の信号線をリードデータ選択器７ｇにより選択するための選択信号を当該リードデータ選択器７ｇに対して出力するようになっている。
【００３４】
オフセット格納メモリ７ｈは、配置指示情報記憶手段として、ＣＰＵ５による画像処理方向取得プログラムの実行に基づいて指示された画像処理方向と対応付けて、当該画像処理方向に沿った外部メモリ３内における配置画像データの配置の指示に係る画像データ配置指示テーブルｈ１を記憶する。この画像データ配置指示デーブルｈ１には、具体的には、画像処理方向毎に、当該画像処理方向に沿って配置される配置画像データのアドレス情報の増加分がアドレスオフセット値として規定されている（図３及び図５参照）。
なお、アドレスオフセット値の数は、例えば、複数の画像データからなる画像の最大サイズに応じて規定されており、これにより、画像処理方向に沿った画像データの取得を全てのサイズの画像に対して適正に行うことができるようになっている。
また、アドレスオフセット値が負の数とされることにより、最先画像データのアドレス情報から減算方向にアドレス情報が並んだ配置画像データに対するアクセスも行うことができるようになる。
【００３５】
また、画像データ配置指示テーブルｈ１は、画像処理方向取得プログラムの実行に基づいて取得される画像処理方向が例えばＣＰＵ５の種類やその製造メーカ毎に異なることから、ＣＰＵ５の種類やその製造メーカ毎に設けられていても良い。
【００３６】
オフセット格納メモリアドレス生成回路７ｉは、先読みデータバッファ７ｃに格納されている画像データがＣＰＵ５に対して出力されて当該先読みデータバッファ７ｃが空（empty）となる毎に、オフセット格納メモリ７ｈに格納されている画像データ配置指示テーブルｈ１の各カラムを指示するカラム指示番号を１ずつ増加させて、当該カラム指示番号をオフセット格納メモリ７ｈに出力するものである。
【００３７】
加算器７ｊは、オフセット格納メモリ７ｈから出力されたアドレスオフセット値と先読みアドレス格納回路７ｂから出力された画像データのアドレス情報とを加算して、配置画像データのアドレス情報を生成する（図２及び図４参照）。この加算器７ｊによる配置画像データのアドレス情報の生成は、より具体的には、ＣＰＵ５の制御下にて先読みデータバッファ７ｃに格納された画像データが読み出された後に、当該画像データの次に画像処理方向に沿って配置される配置画像データのアドレス情報を生成するように順次行われるようになっている。
具体的には、例えば、図３における２００Ｈ番地の画像データを指示する場合には、先読みアドレス格納回路７ｂに格納される最先画像データのアドレス情報とオフセット格納メモリ７ｈに記憶されている画像データ配置指示テーブルｈ１のカラム「１」のアドレスオフセット値（「２００Ｈ」；図２参照）を加算し、また、４００Ｈ番地（図３参照）以降の画像データを指示する場合には、先読みアドレス格納回路７ｂに格納される２００Ｈ番地の配置画像データのアドレス情報と画像データ配置指示テーブルｈ１のカラム「２」のアドレスオフセット値（「２００Ｈ」；図２参照）を加算し、加算後の値を新たな先読みアドレス情報として先読みアドレス格納回路７ｂに格納するようになっている。また、例えば、図５における２０１Ｈ番地の画像データを指示する場合には、先読みアドレス格納回路７ｂに格納される最先画像データのアドレス情報とオフセット格納メモリ７ｈに記憶されている画像データ配置指示テーブルｈ１のカラム「１」のアドレスオフセット値（「２０１Ｈ」；図４参照）を加算し、また、４０２Ｈ番地（図５参照）以降の画像データを指示する場合には、先読みアドレス格納回路７ｂに格納される２０１Ｈ番地の配置画像データのアドレス情報と画像データ配置指示テーブルｈ１のカラム「２」のアドレスオフセット値（「２０１Ｈ」；図４参照）を加算し、加算後の値を新たな先読みアドレス情報として先読みアドレス格納回路７ｂに格納するようになっている。
ここで、加算器７ｊは、最先画像データのアドレス情報及びＣＰＵ５により指示された画像処理方向に沿って外部メモリ３内にて配置される少なくとも一の配置画像データのアドレス情報を生成する配置画像データアドレス生成手段を構成する。
【００３８】
また、加算器７ｊにより生成されたアドレス情報は、先読みアドレス格納回路７ｂに格納されるようになっており、これに基づいて、格納されたアドレス情報に係る配置画像データが配置画像データ取得手段としての画像先読み処理回路７により外部メモリ３から取得されて、配置画像データ格納手段としての先読みデータバッファ７ｃに格納されるようになっている。
【００３９】
なお、メモリバスＩ／Ｆ回路７ｆは、外部メモリ３に対するＣＰＵ５からの画像データの書き込みや読み出しの指示、画像先読み処理回路７による画像データの先読み動作を調停するアビトレーション機能を有しており、これにより、ＣＰＵ５及び画像先読み処理回路７からの所定の処理の実行を適正に行うことができるようになっている。
【００４０】
次に、画像処理装置１００による画像データアクセス処理について、図６を参照して説明する。
ここで、図６は、画像データアクセス処理に係る動作の一例を示すフローチャートである。
【００４１】
図６に示すように、先ず、撮像装置１による電子部品の撮像が行われた後、所定のタイミングで当該電子部品の画像を構成する複数の画像データに対する画像処理の実行指示が入力されると（ステップＳ１）、ＣＰＵ５は、メモリ６から画像処理方向取得プログラムを読み出し、この画像処理方向取得プログラムの実行に基づいて、複数の画像データの画像処理方向情報の中から所定の画像処理方向情報を取得する処理を行う（ステップＳ２）。これにより、複数の画像データに対する画像処理方向が指示される。
【００４２】
画像処理方向が指示されると、ＣＰＵ５は、指示された画像処理方向に従って画像処理が最先に行われる最先画像データのアドレス情報を画像先読み処理回路７に対して出力して、画像先読み処理回路７は、最先画像データのアドレス情報を取得し、取得されたアドレス情報を先頭アドレス格納レジスタ７ａに格納し、さらに先読みアドレス格納回路７ｂに格納する（ステップＳ３）。
最先画像データのアドレス情報の格納後、画像先読み処理回路７は、取得されたアドレス情報に対応する最先画像データを外部メモリ３から取得して、当該取得された最先画像データを先読みデータバッファ７ｃに格納する（ステップＳ４）。
【００４３】
その後、ＣＰＵ５は、最先画像データに対するアクセス指示を当該最先画像データのアドレス情報と対応付けて画像先読み処理回路７に対して出力する（ステップＳ５）。
画像先読み処理回路７にあっては、ＣＰＵ５からの最先画像データのアドレス情報が入力されると、アドレス比較回路７ｅは、当該アドレス情報と先読みアドレス格納回路７ｂに格納されたアドレス情報とを比較して（ステップＳ６）、ＣＰＵ５からアクセス要求される画像データが画像先読み処理回路７内の先読みデータバッファ７ｃに格納されているか否かを判定する。
ここで、アドレス比較回路７ｅによりＣＰＵ５からアクセス要求された画像データのアドレス情報が先読みアドレス格納回路７ｂに格納されていると判定された場合には（ステップＳ６；ＹＥＳ）、画像先読み処理回路７は、リードデータ選択器７ｇにより選択された所定の信号線を介して先読みデータバッファ７ｃに格納されている最先画像データをＣＰＵ５に対して出力する（ステップＳ７）。
【００４４】
ＣＰＵ５にあっては、画像先読み処理回路７から出力された最先画像データが入力されると、入力された最先画像データに対して所定の画像処理を実行する（ステップＳ８）。
また、先読みデータバッファ７ｃに格納されている画像データがＣＰＵ５に対して出力されて当該先読みデータバッファ７ｃが空（empty）となると、画像先読み処理回路７では、ＣＰＵ５による画像処理と並行して、画像データ配置指示テーブルｈ１に基づいて、指示された画像処理方向に沿って配置される配置画像データが外部メモリ３内にあると判定される場合に（ステップＳ９；ＮＯ）、即ち、出力された画像データが指示された画像処理方向に沿って外部メモリ３内にて配置される画像データのうちの最後の画像データではない場合に、オフセット格納メモリアドレス生成回路７ｉは、画像データ配置指示テーブルｈ１のカラム指示番号を１増加させて、当該カラム指示番号をオフセット格納メモリ７ｈに出力する。続けて、オフセット格納メモリ７ｈは、入力されたカラム指示番号に係るアドレスオフセット値、即ち、画像データ配置指示テーブルｈ１の最上段のカラム「１」のアドレスオフセット値を加算器７ｊに出力し、加算器７ｊでは、出力され入力されたカラム「１」のアドレスオフセット値と先読みアドレス格納回路７ｂから出力された画像データのアドレス情報とを加算して、配置画像データのアドレス情報を生成する。そして、画像先読み処理回路７は、生成された配置画像データのアドレス情報を先読みされるアドレスとして先読みアドレス格納回路７ｂに格納する（ステップＳ１０）。
続けて、画像先読み処理回路７は、生成されたアドレス情報に対応する配置画像データをメモリバスＩ／Ｆ回路７ｆを介して外部メモリ３から取得して、当該取得された配置画像データを先読みデータバッファ７ｃに格納する（ステップＳ１１）。
【００４５】
そして、ＣＰＵ５にあっては、最先画像データに対する所定の画像処理の終了後、当該画像データが指示された画像処理方向に沿って外部メモリ３内にて配置される画像データのうちの最後の画像データではない場合（ステップＳ１２；ＮＯ）、ステップＳ５に移行してそれ以降の処理を実行する。
即ち、ＣＰＵ５は、画像処理方向に沿って配置される配置画像データのアクセス指示を当該配置画像データのアドレス情報と対応付けて画像先読み処理回路７に対して出力する。そして、画像先読み処理回路７にあっては、配置画像データのアクセス指示に基づいて、所定の処理を行って先読みデータバッファ７ｃに格納された配置画像データをＣＰＵ５に対して出力するようになっている。
そして、ＣＰＵ５による配置画像データに対する所定の画像処理と並行して、画像先読み処理回路７にあっては、配置画像データの次に指示された画像処理方向に沿って配置される配置画像データのアドレス情報の生成・格納や当該配置画像データの先読みデータバッファ７ｃに対する格納が行われるようになっている。
【００４６】
なお、ステップＳ６にて、アドレス比較回路７ｅによりアクセス要求された画像データのアドレス情報が先読みアドレス格納回路７ｂに格納されていないと判定された場合には（ステップＳ６；ＮＯ）、アドレス比較回路７ｅがＣＰＵ５からアクセス要求された画像データのアドレス情報を当該アドレス情報に対応する画像データのリクエスト信号とともにメモリバスＩ／Ｆ回路７ｆに出力して、当該メモリバスＩ／Ｆ回路７ｆの駆動によりアクセス要求された画像データを外部メモリ３から取得する（ステップＳ１３）。このように、ＣＰＵ５によって先読みアドレス格納回路７ｂに格納された画像データ以外の画像データがアクセス要求された場合にも、当該画像データを外部メモリ３から読み出すことができる。
その後、取得された画像データに対してＣＰＵ５の制御下にて所定の画像処理が施されるようになっている。
【００４７】
なお、上記の各処理は、外部メモリ３内の所定の画像処理方向に沿って配置される全ての画像データに対する画像処理が終了するまで実行されるようになっている。
【００４８】
以上のように、本実施形態の画像処理装置１００によれば、ＣＰＵ５により指示された画像処理方向に従って画像処理が行われる画像データのアドレス情報を取得し、取得されたアドレス情報に係る画像データを外部メモリ３から取得して先読みデータバッファ７ｃに格納し、ＣＰＵ５から出力された画像データのアクセス指示の入力に基づいて、先読みデータバッファ７ｃに格納された画像データをＣＰＵ５に対して出力する画像先読み処理回路７が設けられている。
この画像先読み処理回路７は、より具体的には、ＣＰＵ５の制御下にて画像処理が最先に行われる最先画像データのアドレス情報や画像処理方向に沿って外部メモリ３内にて配置される配置画像データのアドレス情報を取得し、これらのアドレス情報に対応する最先画像データや配置画像データをＣＰＵ５に対して出力する。
これにより、アドレスが不連続の画像データ、即ち、最先画像データや当該最先画像データに対してアドレスが不連続の配置画像データであっても予め画像先読み処理回路７により読み出しておくことができることとなって、ＣＰＵ５により外部メモリ３から画像データを直接読み出す場合に比べて、これら画像データへのアクセス速度を向上させ当該画像データの読み出し速度の高速化を適正に図ることができる。
【００４９】
また、画像先読み処理回路７は、最先画像データのアドレス情報及びオフセット格納メモリ７ｈに記憶されたアドレスオフセット値に基づいて配置画像データのアドレス情報を生成することができるので、配置画像データのアドレス情報の生成を簡便に、且つ、より適正に行うことができる。
【００５０】
さらに、図３や図５に例示される如何なる画像処理方向に対してもＣＰＵ５により画像処理が行われる画像データを簡便に取得することができるので、当該画像データを用いて例えばプロジェクション画像の角度演算等を簡便に、且つ、適正に行うことができる。
【００５１】
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
また、上記実施形態では、オフセット格納メモリ７ｈに、外部メモリ３内における配置画像データの配置の指示に係る画像データ配置指示テーブルｈ１を記憶するような構成としたが、これに限られるものではなく、例えば、画像処理装置１００の起動時等にアドレスオフセット値を計算して、算出されたアドレスオフセット値を画像データ配置指示テーブルｈ１に格納するような構成としても良い。このような構成としても、配置画像データが画像処理方向に沿って配置されているか否かの判断がＣＰＵ５の種類やその製造メーカ毎に異なっても、ＣＰＵ５の種類やその製造メーカ毎に適正な値に設定することができる。
【００５２】
さらに、上記実施形態では、画像先読み処理回路７による最先画像データのアドレス情報の取得をＣＰＵ５からの指示信号の入力に基づいて行うようにしたが、これに限られるものではなく、例えば、ＣＰＵ５による指示を介在させずに行うようにしても良い。
【００５３】
また、上記実施形態では、ＣＰＵ５により実行される各種プログラムがメモリ６に記憶されるようにしたが、これに限られるものではなく、例えば、外部メモリ３に記憶されていても良い。
【図面の簡単な説明】
【００５４】
【図１】本発明を適用した好適な一実施形態として例示する画像処理装置を示すブロック図である。
【図２】図１の画像処理装置に備わる画像先読み処理回路の動作を説明するための図である。
【図３】図２の画像先読み処理回路により画像データが読み出される外部メモリを模式的に示す図である。
【図４】図１の画像処理装置に備わる画像先読み処理回路の動作を説明するための図である。
【図５】図４の画像先読み処理回路により画像データが読み出される外部メモリを模式的に示す図である。
【図６】図１の画像処理装置による画像データアクセス処理に係る動作の一例を示すフローチャートである。
【図７】外部メモリからの画像データの読み出しを模式的に示す図である。
【符号の説明】
【００５５】
１００  画像処理装置
３      外部メモリ（画像メモリ）
５      ＣＰＵ（制御手段、画像処理方向指示手段、画像データ読出手段）
５ａ    キャッシュメモリ
７      画像先読み処理回路（画像データアドレス取得手段、最先画像データアドレス取得手段）
７ｃ    先読みデータバッファ（画像データ格納手段、最先画像データ格納手段、配置画像データ格納手段）
７ｈ    オフセット格納メモリ（配置指示情報記憶手段）
７ｉ    加算器（配置画像データアドレス生成手段）
【図１】
2006209669.tif 000003
【図２】
2006209669.tif 000004
【図３】
2006209669.tif 000005
【図４】
2006209669.tif 000006
【図５】
2006209669.tif 000007
【図６】
2006209669.tif 000008
【図７】
2006209669.tif 000009