(57)【要約】【課題】光ディスク記録装置には、発光素子を駆動するレーザーダイオード(LD)ドライバが用いられる。レーザーダイオードは、経時変化にて劣化しやすく、長寿命化のためには、ＬＤ駆動装置の大電流化が求められている。しかしながら、大電流を駆動するＬＤドライバは、グリッジ、サグといった電流波形の異常(誤差)を生じやすく、データ記録上の信頼性に問題があった。【解決手段】カレントミラーを構成するＭＯＳトランジスタのソース側にスイッチとなるＭＯＳトランジスタを備え、スイッチとなるＭＯＳトランジスタから生じる変位電流を、電源、スイッチ−出力トランジスタ間と、カレントミラーのゲート間に備えたダミーＭＯＳトランジスタによりキャンセルすることで、グリッジ、サグを低減、もしくは除去する。それらにより、大電流の電流スイッチング回路においても、理想的な電流矩形波形を得ることができる。【選択図】図１
2006340041.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと、
ソースおよびドレインのうちの少なくとも一方が前記スイッチングトランジスタのソースまたはドレインに接続されたダミートランジスタと、
前記スイッチングトランジスタおよびダミートランジスタのそれぞれのスイッチングを制御する制御回路と
を備え、
前記制御回路のスイッチング制御は、前記カレントミラーからの出力電流の波形からグリッジ波形を除去すべく実行されることを特徴とする電流スイッチング回路。
【請求項２】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと、
ソースおよびドレインのうちの少なくとも一方が前記カレントミラーを構成するトランジスタのゲート間配線に接続されたダミートランジスタと、
前記スイッチングトランジスタおよびダミートランジスタのそれぞれのスイッチングを制御する制御回路と
を備え、
前記制御回路のスイッチング制御は、前記カレントミラーからの出力電流の波形から波形なまりを低減すべく実行されることを特徴とする電流スイッチング回路。
【請求項３】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと
を備え、
前記電源電圧は、前記カレントミラーからの出力電流の波形からグリッジ波形を除去すべく、異なるボンディングパッドを介して前記カレントミラーを構成するトランジスタおよびスイッチングトランジスタのそれぞれに印加されることを特徴とする電流スイッチング回路。
【請求項４】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと
を備え、
前記カレントミラーを構成するトランジスタに前記電源電圧を印加する供給線上には、前記カレントミラーからの出力電流の波形からグリッジ波形を除去すべく、容量および抵抗から成るフィルターが配置されることを特徴とする電流スイッチング回路。
【請求項５】
前記ダミートランジスタがＭＩＭ構造コンデンサに置き換えられたことを特徴とする請求項１または２に記載の電流スイッチング回路。
【請求項６】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと、
前記カレントミラーおよびスイッチングトランジスタの接続点と前記電源電圧との間に配置され、少なくとも一つ以上でダイオード接続した微小電流供給トランジスタと
を備え、
前記微小電流供給トランジスタは、前記カレントミラーからの出力電流の波形の電流誤差を低減すべく前記接続点の電圧をプルアップすることを特徴とする電流スイッチング回路。
【請求項７】
前記微小電流をスイッチングする微小電流スイッチングトランジスタを更に備え、
該微小電流スイッチングトランジスタの制御信号は、パワー制御する論理信号と同期するように構成されることを特徴とする請求項６に記載の電流スイッチング回路。
【請求項８】
カレントミラーと、
該カレントミラーと電源電圧との間に配置され、前記カレントミラーからの出力電流をスイッチングするスイッチングトランジスタと、
前記カレントミラーおよびスイッチングトランジスタの間の配線に、前記スイッチングトランジスタに同期した定電流を印加する第１のトランジスタ群と、
前記カレントミラーおよびレーザーダイオードの間の配線に、前記スイッチングトランジスタに同期した定電流を印加する第２のトランジスタ群と
を備え、
前記第１および第２のトランジスタ群は、前記カレントミラーからの出力電流の波形の電流誤差を低減すべく、スイッチング電流が出力されていない期間に前記２つの定電流を印加することを特徴とする電流スイッチング回路。
【請求項９】
前記ダミートランジスタのサイズを電気的に可変とすることにより、出力されるスイッチング波形の立ち上がり時間および立ち下がり時間を可変にすることを特徴とする請求項２に記載の電流スイッチング回路。
【請求項１０】
請求項１乃至９に記載のスイッチング回路と、
前記スイッチング回路のカレントミラーに接続された基準電流源と、
レーザーダイオードが接続された出力端子と
を備えることを特徴とするレーザーダイオード駆動装置。
【請求項１１】
請求項１０に記載のレーザーダイオード駆動装置と、
該レーザーダイオード駆動装置の電流出力を制御するコントローラと、
前記レーザーダイオード駆動装置の出力電流によって発光するレーザーダイオードと
を備えることを特徴とする光ディスク記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク記録装置および発光素子を駆動する電流スイッチング回路に関する。特に、本発明は、スイッチングされた電流を理想的な矩形波形で出力する機能を有し、ＤＶＤ、ＣＤ等の記録媒体に記録を行うレーザーダイオード(Laser Diode; LD)駆動装置に関して有用となるものである。
【背景技術】
【０００２】
ＤＶＤ±Ｒ／ＲＷ、ＣＤ−Ｒ／ＲＷ等の光ディスクに情報の記録を行う光ディスク記録装置用の光源としてレーザーが用いられており、レーザー光源をスイッチングさせることにより、メディア上にマーキングを行い情報の記録が行われている。
【０００３】
図１６は光ディスク記録装置の構成を示すブロック図である。レーザーによりディスク上への書き込みを行うときには、コントローラがD/A変換器、書き込み電流出力回路を制御し、レーザーダイオード(LD)にパルス電流を出力し、パルスレーザーを出力する。それと同時に、フォトダイオード(PD)にて、レーザーの強度をモニターしながら、レーザーの平均強度を一定に保つように帰還制御を行う。
【０００４】
ディスク面の読み取り時には、D/A変換器にてVCOの発振周波数制御し、容量を介して再生電流出力回路の電流値を変化させ、レーザーダイオードを点滅させる。そのレーザーの反射光を光検出器にて検出し、コントローラにて信号処理することで、記録データを復号化する。
【０００５】
レーザーダイオードは、経時変化にて劣化しやすく、そのときの特性シフトの様子を図１７に示す。記録に必要なレーザーパワーをP1とすると、同じパワー出力を行うのにLD駆動電流は徐々に増加していく。それらを補償するために図１６のAPC(Automatic Power Control)が備えられているが、それは徐々に変化する平均出力を合わせる機能しか持っていない。同時に、温度の変化によってもレーザー出力は大きく変化するが、同機能によりレーザー強度は等しくなるように補償される。
【０００６】
しかしながら、大電流のパルス電流を出力できるLD駆動装置が無ければ、光ディスク記録装置の長寿命化は成し得ない。また、記録速度向上に伴って、大電流、高速スイッチング可能なLD駆動装置が求められている。それらに関して以下の要件が求められている。
【０００７】
(1)  大電流においても、矩形波形の高速な電流スイッチングが可能であること。
【０００８】
(2)  経時変化しても理想的な矩形電流波形が保たれていること。
【０００９】
(3)  設定した電流値が安定して得られること。
【００１０】
これらが満たされていないときには、記録されるマークも理想的なものとはならず、誤差が生じるため、記録/読み取り不良の原因となり、エラーレートを増加させることから品質上の問題を引き起こす。
【００１１】
これまで用いられてきたLD駆動装置の電流出力を行うトランジスタサイズを大きくし、大電流出力可能なLD駆動装置を製造した場合、理想的な矩形波形が出力されず、電流波形に誤差を生じたため、実用化が困難であった。その一例を示したものが図１８である。
【００１２】
図１８は理想的な矩形の電流波形に対して、大電流化したときに生じる誤差の一例を示したものである。図１８（ａ）中(1)グリッジは電流の立ち上がり時に一時的に電流低下を生じる現象を示し、(2)グリッジは電流の立ち下がり時に一時的に電流が上昇する現象を示し、(3)波形なまりは、電流の立ち上がり時に応答が遅れる現象を示す。
【００１３】
また、記録信号が複数出力されたときに、図１８(b)に示すように最初のパルスとそれに続くパルスにて波高値が異なる((4)サグ)という現象もある。それも記録不良となる原因のひとつとなるため、所望のパルスの高さで正確に出力を行う必要がある。
【００１４】
特許文献１に示されるレーザーダイオードを駆動するためのパルス電流発生器では、ＭＯＳトランジスタにより生成された定電流をＭＯＳトランジスタのソース側に付加されたスイッチによりパルス電流を出力し、出力電流のエッジ部分を高速化させるために補正パルスの電流を加算する実施形態が開示されている。
【００１５】
しかし、その方法では補正パルスを生成するために非常に短いタイミングのパルスを必要とするため、パルス波形全体を高速化させることが非常に困難であった。
【００１６】
特許文献２に開示されている形態では、カレントミラーの電流入力端子に対して、パルス電流を重畳することにより立ち上がり時間、立ち下がり時間の高速化を行う試みがなされている。特許文献２に示されている実施形態では、カレントミラーの入力電流をスイッチングする形式のため、カレントミラーの入力容量の影響を受けやすい。そのため、強制的にそれを補正させるためにパルス電流を入力させることによって、改善させようとしている。
【００１７】
しかしながら、その実施形態では構造的に大きな電圧変動を制御させる必要がある。すなわち、カレントミラーの入力トランジスタのVGS電圧分の大きな電圧変動(≒1V)を入力させる必要がある。さらに、大電流化させた場合、付随する寄生容量値も大きくなる構成のため、補助パルスを入力させる容量が大きなものが必要となる問題を持っていた。また、カレントミラーの出力電流は、ゲート電圧に依存して決定される。パルスを高速化させた場合には、出力される電流の大きさは、補助パルスに強く影響を受けるため、製造時のトランジスタと容量の相対的なばらつきにより、出力電流は大きく変化し、歩留り低下が大きくなるという新たな問題も発生させていた。
【００１８】
特許文献３では、pnpトランジスタにより構成したカレントミラーの電流の出力をnpnトランジスタによるカレントミラーにて増幅してレーザーダイオードに出力している構成が開示されている。
【００１９】
この構成において、レーザーダイオードのアノード電圧の変化によってpnpトランジスタのカレントミラーの電流が変化することを回避させるために、カレントミラーのベース配線に対して容量Ｃを介して電圧信号の入力を行う。この実施形態で、キャンセルを行っているコレクタ電圧は、レーザーダイオードのアノード電圧に依存して変化する。
【００２０】
したがって、キャンセルする量をレーザーダイオードに出力する電流値によって合わせこみを行わなくてはならない。また、キャンセルを行っているコレクタ配線には、多数のnpnトランジスタ、pnpトランジスタが接続されるため、寄生容量の見積もりが困難であり、合わせこみのためのマスク再作成を行わなくてはならないという製造上の問題を生じさせていた。
【００２１】
さらに、レーザーダイオードは種類によって特性が異なると同時に、経時変化によっても劣化する。経時変化により、ダイオードのアノード電圧が、大きく変わる場合には、後々になって波形が変化する信頼性上の問題を発生させていた。
【００２２】
上記実施形態に対しては、いずれも理想的な矩形パルスを高速かつ安定して出力するという命題に対して、充分な解決方法とはならず、それらに代わる電流スイッチング回路の検討を行った。
【００２３】
なお、特許文献４に示されている実施形態はデジタル・アナログ変換器に関するものである。基準電圧を抵抗とスイッチング用トランジスタを介して演算増幅器に入力する構成においてダミースイッチを追加する実施形態が示されているが、その実施形態では寄生容量、寄生抵抗、寄生インダクタンスを介した電流出力は示されておらず、電流スイッチング回路として応用することは困難である。
【特許文献１】特開２００３−３２４３３９号公報
【特許文献２】特開２００３−１８８４６５号公報
【特許文献３】特開２００４−１８５７３９号公報
【特許文献４】特開平１−７３８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
図１９は電流スイッチング回路として一般的なものではないが、本発明者らが検討を行った回路形式であり、それを用いて電流波形誤差が生じる要因の説明を行う。図１９(a)においてM1903,M1904より構成されるカレントミラーに対して、ソース側にスイッチとなるＭＯＳトランジスタ(M1901, M1902)が付加されている。基準電流であるIDAC’をカレントミラーを用いて増幅すると同時に、電流のオン/オフ制御して出力端子(OUT)に出力するものである。ＬＤ駆動装置には、図１９(b)に示すように、図１９（ａ）の回路構成が複数個組み合わせて用いられる。ここでは、電流のスイッチングは、一つのカレントミラーに対して行っている。
【００２５】
しかしながら、このＬＤ駆動装置に対して大電流化を行うと、図１８に示すように、電流波形が破線の理想的な電流波形から誤差を生じたものとなるため、実用化が困難であった。そのときに、原因となる電流経路を示したものが図２０である。図２０(a)における(1)グリッジ発生電流にて示される電流経路は、図１８(a)における(1)グリッジを示し、図２０(a)における(3)波形なまり発生電流は、図１８(a)における(3)波形なまりの特性の原因を示したものであり、本発明にあたり、本発明者らが見出したものである。
【００２６】
ＭＯＳトランジスタ(M2004)をスイッチングするときには、M2004に付随する寄生容量CGS2004を介して変位電流が生じ、電源配線(NVCCA)に電流を流す。レーザーダイオード駆動装置では、アルミニウムにより構成される電源配線がワイヤーボンダーにより半導体集積回路の構成要素の１つであるリード配線(端子)に金線にて接続される。リード配線は半導体集積回路外に取り出され、外部の基板へ半田付けされる。
【００２７】
この電源配線−金線−リード配線に至る経路は、これまでのレーザーダイオード駆動装置では、充分に無視できる程度の低インピーダンスと考えられてきたが、本発明者らはこの経路に寄生するインダクタンス、抵抗成分により出力電流の異常(電流誤差)が関連をもつことを見い出した。金線により生じるインダクタンス、アルミニウム配線により生じる抵抗を図２０(a)にてLwire、RALとして示している。これらにより、電源配線(NVCCA)に瞬間的に生じた電流はLwire、RALにより制限され、外部直流電源(VCCA)に流れない。従って、スイッチングとなるＭＯＳトランジスタ(M2004)により生じた電流は、カレントミラーの出力トランジスタ(M2002)のドレイン容量により生じたCD2002を介してIDAC2に負の電流変化を与え、同様にCD2006にも流れ、IDAC1にも負の電流変化を与える。これが、図１８における(1)(2)グリッジとなる。
【００２８】
カレントミラーの出力トランジスタの断面模式構造を示したのが、図２０(b)である。出力電流を向上させるために、トランジスタサイズを大きくする必要があるが、それに伴い必然的に、ドレインの寄生容量(CD2002)も大きくなっていく。しかしながら、ＬＤ駆動装置の長寿命化のために出力電流を大きくしているのであり、電流精度は出力電流に比例して大きくなっても許容されることはない。したがって、電流増加に伴い寄生容量の影響は相対的に大きくなっていく。
【００２９】
これまで、直流電流を流すのみでスイッチングを行っていないM2006は、グリッジ波形と全く関連がなかったものと考えられていたが、電源配線を介して(1)、(2)グリッジ発生電流に関連をもつことを明らかにした。これら負の電流変化により図１８(a)における(1)グリッジを発生しうる。図１８(a)における(2)グリッジは図２０(a)における(1)グリッジ発生電流と逆の方向に生じたものである。本発明では、これらの電流をキャンセルすることにより、図１８(a)におけるグリッジ波形の除去を行う。
【００３０】
また、図２０(a)のM2004のスイッチングに伴い、出力トランジスタのソース側の配線(NS2002)電圧はトランジスタ(M2002)の飽和電圧分(約0.3V)変動する。その電圧変動により、M2002の寄生容量CGS2002を介してゲート間配線(NG2001)に電流が流れることにより、配線(NG2001)の電圧変動を及ぼし、その結果、図１８（ａ）の(3)波形なまりを生じる。この構成における(3)波形なまりは、特許文献２に示されたものと比べると非常に小さいものであるが、それはこの構成を採用したことにより電圧変動を低減させたことに起因するものである。また、特許文献２において、微分電流を強制的に入力させることにより、立ち上がり時間、立ち下がり時間を強制的に変化させているために合わせこみが必要となっているが、本発明では、発生した電流分のみのキャンセルを行うため、その必要はない。
【００３１】
また、図１８(b)においてサグは、使用されるＤＶＤ記録装置において必要となる性能によっては問題にならないこともあるが、その電流誤差によりエラーレートに影響が出る場合には、この特性も改善した電流スイッチング回路を実施する。この現象が発生する原因として、図２０(a)のカレントミラーのソース側の配線(NS2002)の初期電圧と関連を持っている。その配線(NS2002)の電圧は、pn接合とＭＯＳトランジスタリーク電流により徐々に下がった状態となっている。しかしながら、パルス電流を出力することにより所定の電位に復帰するため、パルスの個数によって、電圧が変化することになり、それに合わせて電流出力の大きさが変化する。その配線電圧を安定化させるための補正回路を付加することにより回避を行うが、その場合には、補正回路が増加するため、所望の性能に合わせて実施を行うと良い。
【課題を解決するための手段】
【００３２】
スイッチングＭＯＳトランジスタのゲート電圧の変化に対して、寄生容量、寄生抵抗、寄生インダクタンスを介して、電流が流れることにより出力電流波形にグリッジ、波形なまりを生じさせている。誤差電流を発生させる原因となっているゲート電圧に対して、寄生容量とダミー容量を介してそれをキャンセルする電圧を印加する。電圧比と容量比をバランスさせることにより電流をキャンセルし、高速かつ理想的な矩形形状のパルス電流を実現する。
【発明の効果】
【００３３】
本発明を実施することにより、従来のＬＤ駆動装置がもつレーザーダイオードの経時変化に伴う特性変化、歩留り低下、マスクの作り直しといった生産上の問題点を生じさせることもなく、高速かつ理想的な矩形の大電流波形が得ることができる。それをＬＤ駆動装置として用いることで、長寿命化、さらにエラーレートを低減させることができ、光ディスク記録装置の品質の向上を行うことができる。
【発明を実施するための最良の形態】
【００３４】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００３５】
（第１の実施形態）
図１は本発明の第1の実施形態に係る電流スイッチング回路の構成を示す図である。基本となる図２０（ａ）の回路構成に対して、ダミーＭＯＳトランジスタ(MC101〜MC103)が付加されたことが大きく異なっている。MC101はカレントミラーを構成するトランジスタ(M101,M102)のゲート間配線に接続し、MC102はスイッチングトランジスタ(M105)のドレイン側に接続し、MC103はスイッチングトランジスタ(M105)が接続される電源配線に接続する。
【００３６】
矩形パルスの信号の基準となる電圧制御信号(sig)は図２に示される入力信号制御回路(BUF)に入力され、電圧制御信号sig1、sig2を出力する。sig1、sig2は互いに位相が180度ずれた反転信号であり、図２のダミーINVと記されているインバータは正確に反転信号を生成するために、インバータのゲート遅延を補正している。M105のゲート電圧が変化し、寄生容量CGS105に生じた変位電流は、ダミートランジスタMC103のドレイン、ソース、ウェルの少なくとも１つを通じ、MC103のゲートに流れる。すなわち、スイッチングトランジスタ(M105)のゲート電圧の変化により生じた電流をグランドに廃棄する動作を行っている。
【００３７】
従って、配線(NVCCA)を通じて、カレントミラーの出力トランジスタ(M102, M103)のウェルから出力端子(LDOUT)に流れる電流は生じない。トランジスタ(M106)はスイッチングを行なっていないため、寄生容量は影響を及ぼさないため省略している。スイッチングを行うＭＯＳトランジスタ(M105)のゲート容量をC105とすると、寄生容量CGS105はCGS105＝A1 * C105と置くことができる。キャンセルを行うダミートランジスタのMC103のゲート容量をCC103として、２つの容量の電荷が釣り合うときにキャンセルされる。
【００３８】
電荷Q＝ CC103 * VCCA                             ---   (式1)
＝ CGS105 * VCCA                            ---   (式2)
従って CC103＝ A1 * C105                                ---   (式3)
定数A1は、M105のゲート−ソース間容量のC105に対する割合であり、約1/2となる。この値はシミュレーションにてデバイス構造に合わせて正確に求めることが可能である。それぞれの容量はＭＯＳトランジスタに付随する容量であるため、製造上のばらつきが生じても、容量値の相対的な大きさは影響を受けずに、電流はキャンセルされる。また、パラメータの設定上CC103容量設定に影響を与えるのはスイッチングトランジスタ(M105)のひとつのみである。また、スイッチングトランジスタ(M105)を数本のゲートパターンに分割してパターンレイアウトを構成することがあるが、それぞれ分割されたトランジスタは、同じ動作をするため、１つのトランジスタとみなしても等価である。このようにしてトランジスタ(M105)により(1)(2)グリッジ波形(図１８)を消去することが可能となる。
【００３９】
図１８(a)における(3)波形なまり電流は、図１における寄生容量(CGS102)に流れる電流により発生する。図１にて、カレントミラーのソース側の配線(NS102)の電圧は、電圧制御信号(sig)に同期して、以下に示される２つの電圧の間を変化する。
【００４０】
(1)  VCCA-VDS104-VGS101+VTH102                            ---  (式4)
(2)  VCCA-VDS105                                        ---  (式5)
VCCA：外部直流電源電圧(≒5V)
VDS＊：トランジスタ(M*)のソース−ドレイン間電圧
(VDS104＝VDS105≒50mV)
VGS＊：トランジスタ(M*)のゲート−ソース間電圧(≒1V)
VTH＊：トランジスタ(M*)の閾値電圧(≒0.7V)
すなわち、その差電圧は、以下のようになる。
【００４１】
差電圧＝(2)−(1)                                 ---  (式6)
＝VGS101-VTH102                              ---  (式7)
＝VGS102-VTH102  (∵ VGS101＝VGS102)          ---  (式8)
＝Vsat102                                   ---  (式9)
≒0.3V
Vsat＊：トランジスタ(M*)の飽和電圧
従って、スイッチングトランジスタ(M105)のスイッチングに伴い、配線(NS102)は約0.3Vの電圧変動する。この電圧変動は、出力トランジスタ(M102)に付随する寄生容量(CGS102)を介して、配線(NG101)に流れ、トランジスタ(MC101)がない場合には、配線(NG101)の電圧に変化を与える。このゲート配線(NG101)の電圧変化から、カレントミラーの出力トランジスタ(M102)の電流は影響を受け、出力される電流(IDAC2)は変動を受ける。その結果、出力される電流は図１８(a)における(3)波形なまりに示される特性を示すようになる。それに対してダミートランジスタ(MC101)を備え、次式が成り立つとき、配線(NG101)の電圧は変化しない。
【００４２】
電荷Q ＝CC101 *VCCA                              ---  (式10)
＝CGS102 * Vsat102                         ---  (式11)
＝A2 * C102 * Vsat102                      ---  (式12)
【００４３】
【数１】
2006340041.tif 000003
【００４４】
従って、次式に設定を行えば良い。
【００４５】
CC101＝A2 * C102 * Vsat102 / VCCA                ---  (式14)
容量(C102)は素子サイズを設定したら決定される定数である。定数(A2)は、出力トランジスタ(M102)のゲート−ソース間容量のゲート容量(C102)に対する割合であり、約1/3となる。この値もシミュレーションにてデバイス構造に合わせて正確に求めることが可能である。飽和電圧(Vsat102)の変化は小さいため、定数(≒0.3V)とすると、以下に示すように算出される。
【００４６】
CC101＝1/3 * C102 * 0.3 / 5                      ---  (式15)
＝1/50 * C102
(VCCA＝5Vとする)
パラメータの設定上(MC101)の容量はそれぞれの寄生容量として影響されるのは出力トランジスタ(M102)の１つのみであり、正確に設定を行うことが可能となる。ダイオードの特性が経時変化しても、ダイオードの端子電圧には影響されず、設定電流IDAC2’のみに飽和電圧(Vsat102)が影響をうけ、特性は若干変化しうる。ただし、IDAC2’の平方根に依存するため、変化量は乏しい。式10, 11に示す電荷量に差ができても、差電荷ΔQに対してΔQ/CALL101(CALL101：配線NG101上の寄生容量の合計)分のみの電圧変化であるため、配線に付随する容量によりさらに抑制され、その影響は充分に小さい。また、外部端子電圧でなく、集積回路内部の電流、トランジスタサイズによって電流波形は制御されるため、後々になっての特性異常といった問題は生じない。
【００４７】
スイッチングＭＯＳトランジスタ(M105)のゲート−ドレイン間の容量(CGD105)によって、そのゲートから出力トランジスタのソース側の配線(NS102)の間に電流を生じる。このとき、容量(CGD105)に対して以下の式が成り立つ。
【００４８】
CGD105＝ (1-A2) * C105                           ---  (式16)
出力トランジスタのソース側の配線(NS102)の電位は式4、5にて定める電圧に収束するが、過渡的な電圧ノイズとして作用し、それは図１８に示す波形なまりを増加させる。それをダミートランジスタ(MC102)を備えることにより抑制する。容量(CGD105、CC102)に対して、以下の式が成り立つときに、キャンセルされる。
【００４９】
電荷Q＝ CGD105 *(VCCA+ Vsat102)                  ---  (式17)
＝ CC102 * VCCA                            ---  (式18)
が成り立つとき、電圧ノイズは発生させない。従って、以下のようにパラメータを設定するとよい。
【００５０】
CC102＝CGD105 * (VCCA+ Vsat102) / VCCA          ---  (式19)
＝(1-A2)* C105 * (VCCA+ Vsat102) / VCCA    ---  (式20)
以上の第１の実施形態では、グランドに接続したレーザーダイオードのアノード端子に電流を入力させる形式を説明しているが、電源に接続したレーザーダイオードのカソード端子から電流を引き抜く形式の場合においてもこの実施形態を変形することで、容易に実施を行うことは可能である。ＭＯＳトランジスタのＰＭＯＳをＮＭＯＳに置き換え、電源からグランドまで上下逆転させる。その場合には、グランド配線に付随する寄生抵抗、グランド端子に接続するワイヤーの寄生インダクタンスの影響を回避することができ、除去するグリッジの極性の逆のものとなる。
【００５１】
（第２の実施形態）
図３は本発明の第２の実施形態に電流スイッチング回路の構成を示す図である。
【００５２】
図３(b)におけるダミートランジスタ(MC301,MC302)は、上記の第１の実施形態(図１)のMC101,MC102が行う働きと同じである。本実施形態では、第１の実施形態(図１)のダミートランジスタ(MC103)が存在せず、カレントミラーの出力トランジスタのウェル端子をソース−ドレイン間の電流が流れる電源端子(リード配線)と別端子とすることで、同等の特性を実現している。図３(a)はその端子構成の模式図である。
【００５３】
図３（ａ）に示すように、２つの配線(NVCCA、NSUB)を、それぞれ異なるボンディングパッドに接続する。NVCCAは出力トランジスタのソース−ドレイン間に流す電流を供給する電源配線であり、NSUBは出力トランジスタのウェル(基板)が接続される配線である。配線(NVCCA、NSUB)が接続されるボンディングパッドをそれぞれ異なる金線(金線1,金線2)を用いて異なるリード配線(端子)にボンディング接続を行う。ここでは、半導体集積回路に用いる樹脂による封止は省略している。
【００５４】
それらのリード配線は外部基板配線により外部直流電源(VCCA)に短絡される。そのとき、金線、アルミニウム配線により生じる寄生インダクタンス、寄生抵抗を図示すると、図３(b)中のLwire1, Lwire2, RAL1, RAL2となる。寄生インダクタンス、寄生抵抗を逆に利用し、電流の分離を行っている。図３(b)のスイッチングトランジスタ(M305)がスイッチングを行ったとき、寄生容量(CGS305)により、電源配線(NVCCA)に変位電流が流れるが、その電流は寄生成分(Lwire1,Lwire2,RAL1,RAL2)により遮断され、配線(NSUB)に流れることがない。すなわち、カレントミラーの出力トランジスタ(M302,M303)のウェルが接続される端子を、カレントミラーの出力トランジスタ(M302、M303)のソース−ドレイン間に流れる電流が流れる端子と別端子とすることにより、寄生容量(CD303,CD304)を介して流れる電流を抑止し、図１８の(1)(2)グリッジにて示される出力電流誤差を防止することが可能となる。
【００５５】
（第３の実施形態）
図４に示す第３の実施形態は上記の第２の実施形態の変形例である。
【００５６】
図１８の(1)(2)グリッジ波形を抑止している図３（ｂ）のLwire1,Lwire2,RAL1,RAL2は、金線、アルミニウム配線により生じているため、リード配線(端子)は、共通として得られる効果はなんら変わることはない。また、直流電流の流れる量が少ないNSUB配線は寄生抵抗成分が多くなっても問題はないため、長い配線を形成してもよい。
【００５７】
本実施形態では、集積化回路内でウェル端子が接続されたアルミニウム配線(NSUB)を、接続するボンディングパッドまで引き伸ばしたのち、配線(NVCCA)が接続されるボンディングパッドと、そのNSUBのボンディングパッドから、１つのリード端子にワイヤーボンディング(ダブルワイヤリング)を行ったものである。
【００５８】
このようにすることで、リード端子を余分に増やさずに、出力電流波形の異常(1)、(2)グリッジ)を抑止することが可能である。また、電源が接続されるボンディングパッドを(NVCCA)としているが、電源端子が複数ある場合は、配線(NSUB)を引き伸ばして、別の異なる電源端子に接続してもよい。NVCCAの電源配線とワイヤーを共用しなければ、得られる効果には変わりはない。
【００５９】
（第４の実施形態）
図５に本発明の第４の実施形態に係る電流スイッチング回路の構成を示す。本実施形態は上記の第２の実施形態の変形例である。
【００６０】
ダミートランジスタ(MC501, MC502)は上記の第１の実施形態(図１)のMC101,MC102と同じ働きを行う。第１の実施形態におけるダミートランジスタ(MC103)の代わりとしてRFILTER,CFILTERを用いたフィルターが配線(NSUB)に付加されている点が異なる点である。
【００６１】
図５において、スイッチングトランジスタ(M505)がスイッチングを行ったとき、寄生容量(CGS505)により、電源配線(NVCCA)に変位電流が生じるが、その電流は寄生成分(Lwire,RAL)により、外部直流電源に流れずにRFILTERにて示す抵抗に流れる。
【００６２】
しかしながら、RFILTER,CFILTERによって電源端子に対して１次のフィルターが形成されており、それにより電流は減衰し、緩やかな変化となり、出力トランジスタ(M502,M504)のウェル端子へと接続される。上記の第２の実施形態と同様、図１８の(1)、(2)グリッジ波形を低減できる効果を得ることができる。
【００６３】
（第５の実施形態）
図６に本発明の第５の実施形態に係る電流スイッチング回路の構成を示す。本実施形態は上記の第１の実施形態(図１)の変形例である。
【００６４】
図６中のMC602,MC603にて示したダミートランジスタは第１の実施形態(図１)にて示したダミートランジスタ(MC102, MC103)と同じ働きを行う。カレントミラーの出力トランジスタ(M602)に寄生容量の小さくなる特殊な構造のトランジスタを使用することがある。その場合、シミュレーションによって寄生容量の算出が困難であれば、この実施形態を用いるとよい。
【００６５】
カレントミラーのゲート間配線(NG601)に、トランジスタ(M603)および電流源(IS)からなるソースフォロアを接続し、かつ、ダミーＭＯＳトランジスタ(MC601)を接続する。このソースフォロアはカレントミラーのゲート配線(NG601)の電圧変動を抑制する効果があることから、図１８の(3)波形なまりを低減することができる。ダミーＭＯＳトランジスタ(MC601)無しでは、電流源(IS)に非常に大きな直流電流源を必要とするが、補助的にダミートランジスタ(MC601)を用いることで直流電流源(Is)の電流値を大幅に低減することが可能となる。この場合には、ダミートランジスタ(MC601)とソースフォロアの２つの機能により(3)波形なまりを低減するため、ダミーＭＯＳトランジスタのサイズを正確に求められなくても、充分に機能する。
【００６６】
（第６の実施形態）
図７に本発明の第６の実施形態に係る電流スイッチング回路の構成を示す。本実施形態は上記の第1の実施形態(図１)の変形例である。図７のC701〜C703にて示した容量は第１の実施形態(図１)にて示したMC101〜MC103と同じ働きを行う。
【００６７】
特許文献２においても容量を用いた実施形態が示されているが、その回路構成(カレントミラーの入力電流をスイッチングさせる)では、ゲート配線の電圧を大きく(≒1V)変化させる必要があり、変動させる配線の寄生容量も大きいことから、大きな容量が必要となる。また、トランジスタと容量の製造上の相対的なばらつきの影響も受けやすいため、歩留り低下も大きい。
【００６８】
しかしながら、本実施形態においては、カレントミラーのソース側に接続したＭＯＳトランジスタをスイッチングさせる構成を同時に用いることにより、ゲート配線(NG701)の電圧を一定に保ち、ＭＩＭ構造(Metal/Insulator/Metal)の容量素子を用いても歩留り低下に与える影響は、特許文献２に示された実施形態と比較すると軽微なものとなっている。また、変動する配線(NS702)の電圧も低減させ、M702の飽和電圧(≒0.3V)に抑えるため、小さい容量値で充分なものとなる。
【００６９】
（第７の実施形態）
上記の第１乃至第６の実施形態では、図１８(a)における(1)、(2)グリッジ、(3)波形なまりを除去することができるが、それに加え図１８(b)の(4)サグを補正させる回路を組み込んだものが第７の実施形態である。図８に本発明の第７の実施形態に係る電流スイッチング回路の構成を示す。
【００７０】
ダミートランジスタ(MC801〜MC803)は第１の実施形態(図１)に示す、MC101〜MC103と同じ働きをもつ。図１８の(4)サグ電流誤差を補正させる回路部分はMT801〜MT803に相当する部分である。MT802、MT803はダイオード接続したトランジスタをクランプトランジスタとして示している。それを２つ縦続接続し、スイッチ(MT801)を介して、出力トランジスタのソース側の配線(NS802)に接続している。スイッチとなるトランジスタ(MT801)は、制御信号(STBYL)により、電流を出力していない初期状態のみに電流を流すように設定される。そのときの、電圧信号を図９に示す。
【００７１】
図９に示すように、T0以前の状態にてSTBYL信号にて、スイッチ(MT801)はオン状態となっている。その状態にて、出力トランジスタのソース側の配線(NS802)の電圧が下がっていると、クランプトランジスタ(MT802,MT803)を介してリーク電流(ILEAK)を生じ、出力トランジスタのソース側の配線(NS802)の電圧を引き上げる。なお、STBYL信号はパワー制御信号を用いると的確に制御することができる。消費電力を下げた待機状態にてスイッチ(MT801)をオン状態として微小電流をカレントミラーの出力トランジスタ(M802)に印加することで、配線(NS802)の電圧を保ち、待機状態を解除したときにその電流を停止する。
【００７２】
電圧の低下はpnダイオードのリーク電流、およびＭＯＳトランジスタのリーク電流によるものなので、緩やかな電圧変化であり、電圧が下がる前に、パルス電流が開始される。信号(STBYL)を制御するパワー制御信号は、待機状態のみでなく、直前に続く状態のレジスタに依存させていても良い。直前は消去状態と設定し、その直後に本実施形態の回路を用いた書き込み動作を行う場合には、消去動作中に、スイッチ(MT801)を導通状態してもなんら差し支えない。
【００７３】
また、クランプトランジスタは本実施形態では、２つを縦続接続した構成としているが、設定するリーク電流の大きさに応じて適宜調整するとよい。１つにすることでリーク電流は増加し、３つにすることでリーク電流は低下する。レーザーダイオードが、発光しない程度であれば、特にこの個数に限定されるものではない。また、リーク電流は消費電流に与える影響は軽微である。
【００７４】
（第８の実施形態）
図１０は本発明の第８の実施形態に電流スイッチング回路の構成を示す図である。図１０において、MC1001〜MC1003は第１の実施形態(図１)に示しているMC101〜MC103と同じ働きをもつ。本実施形態においては、MT1001〜MT1007が付加されている点が大きく異なっている。トランジスタ(M1001,MT1006,MT1007,M1002,MT1005)からなるカレントミラーにより微小電流(IS1,IS2)を生成する。出力トランジスタのソース側配線(NS1002)にて示される部分の電圧は、電圧制御信号(sig)の変化により、上記の式4,5の関係の電圧と同様に変化する。
【００７５】
(1)  VCCA-VDS1003-VGS1001+VTH1002                          ---  (式21)
(2)  VCCA-VDS1004                                        ---  (式22)
VDS1003,VDS1004が充分に小さい(≒50mV)とすると、(2)の状態では、ほぼ電源電圧となるため、トランジスタ(MT1005)は、VGS≒0Vとなりオフ状態となる。
【００７６】
(1)状態では、以下に示すミラー比にて電流出力を行う。
【００７７】
【数２】
2006340041.tif 000004
【００７８】
同様に、MT1006,MT1007には、それと対になる以下の電流を発生させる。
【００７９】
【数３】
2006340041.tif 000005
【００８０】
生成した電流IS1をスイッチング機能を備えたカレントミラー(MT1001〜MT1004)にて、電圧制御信号(sig)に同期した電流(IS3)として出力する。そのときの出力電流の関係を図１１に示す。電流値(IS3)は、充分に小さい値でよく、トランジスタ(MT1001〜MT1004)は、寄生容量が充分に小さい程度のサイズのトランジスタとする。
【００８１】
以上により生成された電流(IS2,IS3)は、共通の電圧制御信号(sig)により同期制御され、スイッチとなるＭＯＳトランジスタ(M1004)がオフとなっているときに、カレントミラーの出力トランジスタ(M1002)のソース−ドレイン間に電流を流す機能を有する。なお、電流(IS2,IS3)は等しくなるようトランジスタのミラー比を調節すると出力電流IOUTに誤差を与えなくてよい。
【００８２】
（第９の実施形態）
図１２は、本発明の第９の実施形態を示したものであり、第８の実施形態の変形例である。Tr/Tf adjustにて示されるブロックの内部構造を図１３に示す。バイナリ入力信号(B2,B1,B0)をデコードし、内部信号(G6〜G0)を生成する。それらの信号と入力信号(POL)をトランジスタ列(MC13)に入力することにより、POL信号と同期して変化するダミートランジスタのオン/オフする個数を変化させているものである。
【００８３】
従って、ダミートランジスタ(MC13)は、第１実施形態(図１)に示すトランジスタ(MC101)と同じ働きをする。このTr/Tf adjustブロックは、立ち上がり、立ち下がり時間を最適化させることに用いる。この機能は主として、集積回路を実装した状態にて、基板とのマッチングをとることに用いられる。カレントミラーの出力トランジスタ(M1201)からレーザーダイオードまでの配線のインピーダンスは、レーザーダイオードを光ピックアップに実装させるときに用いられるフレキシブル基板の厚さと長さにより、変更されることが時々ある。立ち上がり時間、立ち下がり時間が早すぎるときには出力波形にリンギングを生じる場合には、この機能を用いて、立ち上がり時間、立ち下がり時間を調節するとよい。
【００８４】
図１４に、入力するバイナリ信号(B2,B1,B0)を変化させたときの、立ち上がり、立ち下がり時間の変化のシミュレーション結果を示す。なお、バイナリ信号(B2,B1,B0)はレジスタに接続し、電気的に制御することで容易に変更することができる。
【００８５】
（第１０の実施形態）
上記の第１乃至第９の実施形態は、レーザーダイオードを駆動し、ＤＶＤ±Ｒ／ＲＷ、ＣＤ−Ｒ／ＲＷ等光ディスクに情報の記録を行う電流スイッチング回路として示したものである。それらを再生電流出力回路として用いることも可能である。記録時と再生時の出力電流のレベルを図１５(a)に示す。従来からのＬＤ駆動装置を用いたときには、図１８に示すグリッジ波形を生じるため、ノイズ成分が大きいことから再生電流出力回路として用いることが出来なかった。そのため、図１６に示す光ディスク記録装置では、主としてカレントミラーから構成される書き込み電流出力回路と再生電流出力回路を備えていた。
【００８６】
しかしながら、第１〜９の実施形態を用いた場合には、問題となるノイズ成分を回避することが可能なため、再生電流出力回路としても用いることが出来る。記録時と再生時に出力される電流値は、図１５(a)に示すように高さが異なっている。そのため、図１５(b)に示すように、記録時と再生時の電流の切り替えを行う回路を内蔵し、電流源(IDAC2’,IDAC1’)の電流値の切り替えを行うことにより、書き込み時と再生時に電流源の電流値を切り替えるようにするとよい。そのようにすることで、図１６における書き込み電流出力回路と再生電流出力回路を共用することができ、チップ面積の削減が可能となる利点が付加される。
【産業上の利用可能性】
【００８７】
本発明は、光ディスク記録装置の一部であるレーザーダイオードを、電流をスイッチングすることにより駆動する、ＬＤ駆動装置に関するものである。本発明を実施することによりレーザーダイオードの特性変化に対しても、理想的な矩形電流パルスを安定して出力することが可能となり、光ディスクのエラーレート低減による信頼性の向上と長寿命化を行うことができる。また、本発明にて示している電流スイッチング回路は、ＬＤ駆動装置のみでなく、パルス電流出力により、情報の記録を行う磁気ディスクに応用しても有用となるものである。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施形態のスイッチング回路の構成を示す回路図
【図２】図１の入力信号制御回路(BUF)の構成を示す回路図
【図３】本発明の第２の実施形態のスイッチング回路の構成を示す回路図
【図４】本発明の第３の実施形態のスイッチング回路を説明するための図
【図５】本発明の第４の実施形態のスイッチング回路の構成を示す回路図
【図６】本発明の第５の実施形態のスイッチング回路の構成を示す回路図
【図７】本発明の第６の実施形態のスイッチング回路の構成を示す回路図
【図８】本発明の第７の実施形態のスイッチング回路の構成を示す回路図
【図９】本発明の第７の実施形態のスイッチング回路の動作を説明するためのタイミング図
【図１０】本発明の第８の実施形態のスイッチング回路の構成を示す回路図
【図１１】本発明の第８の実施形態のスイッチング回路の構成を示す回路図
【図１２】本発明の第９の実施形態のスイッチング回路の構成を示す回路図
【図１３】図１２のブロックTr/Tf adjustの回路を構成を示す回路図
【図１４】本発明の第９の実施形態のスイッチング回路の動作を説明するための図
【図１５】本発明の第１０の実施形態の記録再生装置の動作を説明するための図
【図１６】従来の光ディスク装置の構成を示すブロック図
【図１７】従来の光ディスク装置におけるレーザーダイオードの特性変化を説明するための図
【図１８】従来のレーザーダイオード(LD)駆動装置における電流波形誤差(異常)を説明するための図
【図１９】従来のレーザーダイオード(LD)駆動装置の構成を示す回路図
【図２０】従来のレーザーダイオード(LD)駆動装置における特性異常の原因を説明するための図
【符号の説明】
【００８９】
sig*  パルス電流出力用電圧制御信号
BUF  入力信号制御ブロック
IDAC1’、IDAC2’  出力電流設定電流源
RAL*  アルミ配線寄生抵抗
Lwire  金線寄生インダクタ
N＊  配線ノード
CGS*  ＭＯＳトランジスタのゲート−ソース間の寄生容量
CGD*  ＭＯＳトランジスタのゲート−ドレイン間の寄生容量
CD*  ＭＯＳトランジスタのドレイン−ウェル間の寄生容量
IDAC1、IDAC2、IOUT  出力電流
LD  レーザーダイオード
M*  ＭＯＳトランジスタ
MC*  ダミーＭＯＳトランジスタ
VCCA  外部直流電圧源
NVCCA、NSUB  電源配線ノード
RFILTER  抵抗
CFILTER,C*  容量
IS  直流電流源
INV  インバータ
ダミーINV  ダミーインバータ
IN  入力端子
MT*  リーク電流制御ＭＯＳトランジスタ
STBYL  パワー制御信号
OUT  出力端子
POL  入力端子
B2,B1,B0  バイナリ電圧信号
PD  フォトダイオード
VCO  電圧可変発振器
APC  自動光強度制御
ITH  レーザーダイオード閾値電流
【図１】
2006340041.tif 000006
【図２】
2006340041.tif 000007
【図３】
2006340041.tif 000008
【図４】
2006340041.tif 000009
【図５】
2006340041.tif 000010
【図６】
2006340041.tif 000011
【図７】
2006340041.tif 000012
【図８】
2006340041.tif 000013
【図９】
2006340041.tif 000014
【図１０】
2006340041.tif 000015
【図１１】
2006340041.tif 000016
【図１２】
2006340041.tif 000017
【図１３】
2006340041.tif 000018
【図１４】
2006340041.tif 000019
【図１５】
2006340041.tif 000020
【図１６】
2006340041.tif 000021
【図１７】
2006340041.tif 000022
【図１８】
2006340041.tif 000023
【図１９】
2006340041.tif 000024
【図２０】
2006340041.tif 000025