(57)【要約】【課題】簡易な構成により、感光部の信号蓄積期間における出力部の無駄な電力消費を抑制し、出力部の周囲の発熱による暗時出力ムラを防止するとともに、低いＶDD電源電圧の元においても正常に作動させることができるようにする。【解決手段】固体撮像素子３の出力部５０では、駆動ＭＯＳトランジスタＤＭ１，ＤＭ２，ＤＭ３と負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３による３段ソースフォロア構造の信号変換部５２をＲＧＴｒ５４により制御することにより、Ｈレジスタ４０からの信号電荷を撮像信号に変換して出力する。負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３の共通接続されたゲート端子に、出力部５０に流れるソース電流を制御するための制御信号として、垂直転送クロックパルスＶφ２を印加することで、感光部の信号蓄積期間中に流れる電流を抑制する。【選択図】図１
2006157945.tif 000002
【特許請求の範囲】
【請求項１】
静止画用ＣＣＤ固体撮像素子であって、
撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部と、前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部とが半導体基板上に設けられてなり、
前記出力部は、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ前記駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有し、
前記負荷トランジスタの制御入力端子は、前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号が印加されるように構成されている
ことを特徴とする静止画用ＣＣＤ固体撮像素子。
【請求項２】
撮像露光期間における受光量に対応した信号電荷を蓄積する感光部、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部、および前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部が半導体基板上に設けられてなる静止画用ＣＣＤ固体撮像素子を備え、
前記静止画用ＣＣＤ固体撮像素子の出力部は、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ前記駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有し、
さらに、前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号を前記負荷トランジスタの制御入力端子に印加する制御信号印加部
を備えたことを特徴とする固体撮像装置。
【請求項３】
撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、前記感光部に蓄積された信号電荷を転送して出力する電荷転送部と、前記電荷転送部によって転送された信号電荷を撮像信号に変換して出力するとともに、前記信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および前記駆動トランジスタに対して電流供給手段をなす、制御入力端子を有する負荷トランジスタを有する出力部とが半導体基板上に設けられてなる静止画用ＣＣＤ固体撮像素子の駆動方法であって、
前記撮像露光期間においては前記出力部に流れる電流を低く抑え、且つ前記撮像信号の出力期間においては前記出力部を正常に動作させる制御信号を、前記負荷トランジスタの制御入力端子に印加する
ことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、およびこの固体撮像素子を用いた固体撮像装置、並びに固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
画像入力端末として、ＣＣＤ固体撮像装置が、たとえばデジタルスチルカメラ（ＤＳＣ）をはじめ、デジタルビデオカメラ（ＤＶＣ）、ＰＣカメラ、ＰＤＡ端末用カメラなどに広く用いられている。またＣＣＤ固体撮像装置の種類としては、たとえばＦＦ（フルフレーム）−ＣＣＤ、ＦＴ（フレーム転送）−ＣＣＤ、ＩＴ（インタライン転送）−ＣＣＤ、ＦＩＴ（フレームインタライン転送）−ＣＣＤなどがある（非特許文献１，２を参照）。
【０００３】
【非特許文献１】竹村裕夫著、“ＣＣＤカメラ技術入門”、コロナ社、初版第２刷、１９９８年
【非特許文献２】安藤隆男著、“固体撮像素子の基礎−電子の目のしくみ”、日本理工出版会、再版、２００２年
【０００４】
たとえば、ＩＴ−ＣＣＤエリアセンサは、多数のフォトセル（感光部）が２次元マトリクス（行列）状に配され、各垂直列のフォトセルの間にそれぞれ複数の垂直転送ＣＣＤ（Ｖレジスタ）が配列され、最後の行の垂直転送ＣＣＤに隣接して水平転送ＣＣＤが通常１ライン分設けられた構造となっている。また、このＩＴ−ＣＣＤエリアセンサにおいて、垂直転送ＣＣＤの転送駆動には、２相、３相、あるいは４相駆動方式が使われており、また蓄積モードとしては、フィールド蓄積モードとフレーム蓄積モードとがある。
【０００５】
図６は、ＣＣＤ固体撮像素子と外部回路とから構成された固体撮像装置の従来例を示す概略図である。この固体撮像装置１を構成するＣＣＤ固体撮像素子３は、半導体基板１０上に、画素（ユニットセル）に対応して受光素子の一例であるフォトダイオードなどからなる感光部（センサ部；フォトセル）２０が多数、垂直（行）方向および水平方向（列）方向において２次元マトリクス状に配列されている。これら感光部２０は、受光面から入射した入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。
【０００６】
またＣＣＤ固体撮像素子３は、感光部２０の垂直列ごとにそれぞれ３相駆動に対応する複数本（本例では１ユニットセル当たり３本）の垂直転送電極Ｖφ１〜Ｖφ３を有したＶレジスタ（垂直ＣＣＤ、垂直転送部）３０が配列されている。
【０００７】
各垂直転送電極Ｖφ１〜Ｖφ３（後述する垂直転送パルスと同一記号で示す）は、転送方向の繰返し単位を感光部２０の１画素（すなわちユニットセル）ごととしている。転送方向は図６中縦方向であり、この方向にＶレジスタ３０が設けられている。さらに、これらＶレジスタ３０と各感光部２０との間には読出ゲート端子部ＲＯＧが介在している。また各ユニットセルの境界部分にはチャネルストップＣＳが設けられている。
【０００８】
さらに、複数本のＶレジスタ３０の各転送先側端部すなわち、最後の行のＶレジスタ３０に隣接して、図の左右方向に延在するＨレジスタ（水平ＣＣＤ、水平転送部）４０が１ライン分設けられている。Ｈレジスタ４０の転送先側端部（図の左側）には、たとえばフローティングディフュージョンアンプ構成の出力部（出力バッファ回路）５０が設けられている。この出力部５０は、Ｈレジスタ４０から順に注入される信号電荷を信号電圧に変換して出力する。
【０００９】
ＣＣＤ固体撮像素子３には、外部回路５を構成する駆動電源７０から、ドレイン電圧ＶDD、ゲート電圧ＶGG、およびリセットドレイン電圧ＶRDが印加されている。
【００１０】
感光部２０の各々に蓄積された信号電荷は、外部回路５を構成するタイミングジェネレータ８０から発せられた読出パルスＸSGが読出ゲート端子部ＲＯＧのゲート端子電極に印加され、そのゲート端子電極下のポテンシャルが深くなることにより、当該読出ゲート端子部ＲＯＧを通してＶレジスタ３０に読み出される。
【００１１】
Ｖレジスタ３０は、たとえば垂直転送電極Ｖφ１〜Ｖφ３に対応するそれぞれ位相の異なる３相の垂直転送パルスＶφ１〜Ｖφ３によって全画素読出し方式（ノンインターレース方式）にて転送駆動される。そして、各感光部２０から読み出された信号電荷は、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送してＨレジスタ４０に送られる。なお、３相に限らず２相や４相で駆動する構成であってもい。
【００１２】
Ｈレジスタ４０は、タイミングジェネレータ８０から発せられた２相の水平転送パルスＨφ１，Ｈφ２に基づいて、複数本のＶレジスタ３０の各々から垂直転送された１ラインに相当する信号電荷を順次出力部５０側に水平転送する。
【００１３】
出力部５０は、Ｈレジスタ４０から順に注入される信号電荷を図示しないフローティングディフュージョンに蓄積し、この蓄積した信号電荷を信号電圧に変換して、たとえば図示しないソースフォロア構成の出力回路を介して、タイミングジェネレータ８０から発せられたリセットパルスφＲＧの制御の元に撮像信号（ＣＣＤ出力信号）として出力する。
【００１４】
すなわち上記ＣＣＤ固体撮像素子３においては、感光部２０を縦横に２次元状に配置してなるイメージエリア（撮像領域）で検出した信号電荷を、各感光部２０垂直列に対応して設けられたＶレジスタ３０によりＨレジスタ４０まで垂直転送し、信号電荷をＨレジスタ４０により水平方向に転送するようにしている。そして、Ｈレジスタ４０からの信号電荷に対応した電位にして出力部５０から出力するという動作を繰り返す。
【００１５】
図７は、上述のようなＣＣＤ固体撮像素子における出力部５０の構成例を示す回路図である。この出力部５０は、ＣＣＤ固体撮像素子３に内蔵型の前段出力部（プリアンプ）を構成するものであり、駆動ＭＯＳトランジスタ（ＤＭ；ＤｒｉｖｅＭＯＳ）ＤＭ１，ＤＭ２，ＤＭ３と、負荷ＭＯＳトランジスタ（ＬＭ；ＬｏａｄＭＯＳ）ＬＭ１，ＬＭ２，ＬＭ３による３段ソースフォロア（電流増幅回路）構造を有し、Ｈレジスタ４０からの信号電荷を電圧信号に変換する信号変換部５２を備える。また出力部５０は、信号変換部５２を水平転送クロックに対応するリセットパルスφＲＧに基づいて制御するリセットゲート端子ＭＯＳトランジスタ（ＲＧＴｒ）５４を備える。
【００１６】
信号変換部５２において、それぞれ駆動ＭＯＳトランジスタＤＭ１，ＤＭ２，ＤＭ３のソース端子と負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のドレイン端子とを接続した複数段の増幅回路が信号変換部５２の入力段から出力段にかけて設けられている。
【００１７】
ソースフォロア回路の駆動トランジスタをなす各駆動ＭＯＳトランジスタＤＭ１，ＤＭ２，ＤＭ３のうち、最も入力段側（初段）の駆動ＭＯＳトランジスタＤＭ１のゲート端子は、Ｈレジスタ４０からの信号電荷が供給されるフローティングディフュージョン端子ＦＤに接続され、且つ、リセットゲート端子ＭＯＳトランジスタ５４のソース端子が接続されている。
【００１８】
またそのドレイン端子は、たとえば＋１５Ｖ程度の電源ＶDD端子に接続され、ソース端子は、駆動ＭＯＳトランジスタＤＭ１に対しての電流供給手段をなす負荷ＭＯＳトランジスタＬＭ１のドレイン端子に接続されている。リセットゲート端子ＭＯＳトランジスタ５４のゲート端子には、水平同期クロックに対応するリセットパルスφＲＧがタイミングジェネレータ８０から供給され、ドレイン端子にはリセットドレイン電圧ＶRDが印加されている。
【００１９】
負荷ＭＯＳトランジスタＬＭ１のゲート端子は、ゲート端子バイアス用電圧としてたとえば５Ｖ程度の一定電圧ＶGGを受け、ソース端子は固定抵抗Ｒssを介して接地されている。ＭＯＳトランジスタＤＭ１，ＬＭ１および固定抵抗Ｒssにより１段目のソースフォロア回路が構成されている。
【００２０】
駆動ＭＯＳトランジスタＤＭ１のソース端子はさらに、次段のソースフォロア回路の駆動トランジスタをなす駆動ＭＯＳトランジスタＤＭ２のゲート端子に接続されている。駆動ＭＯＳトランジスタＤＭ２のドレイン端子は電源ＶＤＤ端子に接続され、ソース端子は、ＭＯＳトランジスタＤＭ２に対しての電流供給手段をなす負荷ＭＯＳトランジスタＬＭ２のドレイン端子に接続されている。負荷ＭＯＳトランジスタＬＭ２のゲート端子は、前記一定電圧ＶGGを受け、ソース端子は固定抵抗Ｒssを介して接地されている。ＭＯＳトランジスタＤＭ２，ＬＭ２および固定抵抗Ｒssによりに２段目のソースフォロア回路が構成されている。
【００２１】
同様にして、駆動ＭＯＳトランジスタＤＭ２に対応する駆動ＭＯＳトランジスタＤＭ３と、負荷ＭＯＳトランジスタＬＭ２に対応する負荷ＭＯＳトランジスタＬＭ３が３段目のソースフォロア回路を構成するように設けられている。
【００２２】
すなわち、各駆動ＭＯＳトランジスタＤＭ１，ＤＭ２，ＤＭ３のドレイン端子は共通接続され、駆動電源７０からドレイン電圧ＶDD（＝１５Ｖ）が印加され、各負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のソース端子は共通接続され、ソース端子抵抗Ｒssを介して接地される。また、各負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子には、共通のゲート電圧ＶGGが印加され、このゲート電圧ＶGGにより、出力部５０に流れる電流の値が制御される。そして、駆動ＭＯＳトランジスタＤＭ３のソース端子（すなわち、負荷ＭＯＳトランジスタＬＭ３のドレイン端子）に出力部５０の出力端子が設けられ、撮像信号Ｖｏｕｔが出力される。
【００２３】
なお、各ＭＯＳトランジスタＤＭ１〜ＤＭ３，ＬＭ１〜ＬＭ３は、Ｎｃｈ−ＭＯＳトランジスタで、１段目の駆動ＭＯＳトランジスタＤＭ１はエンファンスメントモードのトランジスタ、他のＭＯＳトランジスタＤＭ２，ＤＭ３，ＬＭ１〜ＬＭ３は、デプレッションモードのトランジスタである。各ＭＯＳトランジスタＤＭ１〜ＤＭ３，ＬＭ１〜ＬＭ３のＰウェル（ＰWell）は、接地されている。
【００２４】
以上のような構成の出力部５０においては、ＦＤ端子に生じた電位がリセットパルスφＲＧの周期でリセットされることにより、各駆動ＭＯＳトランジスタＤＭ１，ＤＭ２，ＤＭ３が水平転送クロックに同期して作動し、リセットごとにＦＤ端子に生じた電位を電圧信号に変換し、撮像信号Ｖｏｕｔとして出力する。
【００２５】
ところで、上述のような固体撮像装置は近年、特にスチルカメラ用途のイメージセンサとして盛ん商品化されており、このようなスチルカメラ用のイメージセンサでは従来のムービーカメラ用のものと異なり、画素部で比較的長時間の信号蓄積動作が行なわれる。たとえば、ムービーカメラの場合では、ある大きさ以上のフレームレートを達成するために、自ずと画素の信号蓄積時間が限られ、１／３０秒程度が一般的である。それに対し、スチルカメラの場合には、フレームレートに制約されることがないことから、信号蓄積期間を大きくとることができ、数秒〜数１０秒の長時間の信号蓄積動作が行なわれることがある。
【００２６】
しかしながら、この信号蓄積期間においては、固体撮像素子に転送クロックパルスを印加する必要はないが、固体撮像素子およびカメラをスタンバイ状態にしておく必要があることから、固体撮像素子のＶＤＤ端子やＶＳＵＢ端子などに電源電圧を印加することになる。そうすると、上述のようにＶＤＤ端子に接続された出力部５０には、信号蓄積期間にも電流が流れることになる。
【００２７】
しかし、この期間ではＣＣＤ信号の出力動作を行なわないので、出力部５０を動作させるための電流を流しておく必要は本来はない。つまり、上述した従来技術では感光部２０の信号蓄積期間において出力部５０で余計な電力を消費することになる。また、この電力消費によって出力部５０の内部で発熱が生じ、結果として、出力部５０の近傍において暗時出力ムラが発生する。この暗時出力ムラはムービー用途の固体撮像素子でも発生するが、特にスチル用途のものでは蓄積期間が長いために大きくなり、撮像画像上目立つ。
【発明の開示】
【発明が解決しようとする課題】
【００２８】
この問題を解消する方法として、たとえば、信号蓄積期間においては出力部に信号が流れないように外部回路にスイッチング手段を配置し、これを制御する構成とすることが考えられる。しかしながらこの方法では、カメラシステムの回路構成の複雑化を招くことになる。
【００２９】
そこで、本願出願人は、特願２００１−１３８５３０号にて、画素部における信号蓄積期間中に出力部に流れる電流を遮断または低減する電流制御手段を固体撮像素子内に設けることを提案している。そして電流制御手段の具体的態様として、出力部の信号変換部を構成する各負荷ＭＯＳトランジスタのソース端子側もしくはドレイン端子側にソース電流制御用のスイッチング素子を、信号変換部内の素子（たとえばＭＯＳトランジスタ）と直列配置したものを提案している。
【００３０】
ところが、このように、信号変換部内の素子にソース電流制御用のスイッチング素子を直列配置すると、スイッチング素子による電圧降下のため、低いＶDD電源電圧の元に稼働する固体撮像素子の場合には、出力部の特性に悪影響が出てしまい、スイッチング素子を直列配置する上記方法を採用することが困難になることが考えられる。
【００３１】
本発明は、上記事情に鑑みてなされたものであり、簡易な構成により、感光部の信号蓄積期間における出力部の無駄な電力消費を抑制でき、また、周囲の発熱による暗時出力ムラを防止でき、加えて低いＶDD電源電圧の元においても正常に作動させることができる固体撮像素子や固体撮像装置、および固体撮像素子の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００３２】
すなわち、本発明に係る静止画用ＣＣＤ固体撮像素子は、撮像露光期間における受光量に対応した信号電荷を蓄積する感光部と、感光部に蓄積された信号電荷を転送して出力する電荷転送部と、電荷転送部によって転送された信号電荷を撮像信号に変換して出力する出力部とが半導体基板上に設けられてなり、出力部は、信号電荷に対応する信号電圧または信号電流が印加される駆動トランジスタ、および制御入力端子を具備しており且つ駆動トランジスタに対して電流供給手段をなす負荷トランジスタを有するものとした。
【００３３】
また、負荷トランジスタの制御入力端子は、撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号が印加されるように構成されたものとした。
【００３４】
なお、出力部は、直列接続された駆動トランジスタと負荷トランジスタを有する増幅回路が複数段接続されてなるものであってもよく、この場合、最終段の増幅回路を構成する負荷トランジスタの制御入力端子にのみ、制御信号が印加されるように構成してもよい。
【００３５】
本発明に係る静止画用ＣＣＤ固体撮像素子は、複数の感光部が、垂直方向および水平方向において２次元マトリクス状に配列され、また電荷転送部は、２次元マトリクス状に配列された感光部の垂直列ごとに設けられた垂直転送部とこの垂直転送部の各転送先側端部に隣接して設けられた水平転送部とを有する、いわゆるエリアセンサであるとよい。そしてこの場合、出力部の負荷トランジスタの制御入力端子は、制御信号として、垂直転送部を駆動するための垂直転送パルスが印加されるように構成されているとよい。
【００３６】
本発明に係る固体撮像装置は、上記本発明に係る静止画用ＣＣＤ固体撮像素子を備えたものであって、撮像露光期間においては固体撮像素子の出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号を負荷トランジスタの制御入力端子に印加する制御信号印加部を備えた。
【００３７】
上記本発明に係る静止画用ＣＣＤ固体撮像素子が上記のようなエリアセンサである場合、制御信号印加部は、出力部の負荷トランジスタの制御入力端子に、垂直転送部を駆動するための垂直転送パルスを制御信号として印加するものであるのがよい。
【００３８】
また、さらに好ましくは、制御信号印加部は、水平ブランキングの一部期間においては出力部に流れる電流を低く抑えるよう垂直転送パルスをＬｏｗバイアス状態とし、且つ撮像信号の出力期間においては出力部を正常に動作させるよう垂直転送パルスをＨｉｇｈバイアス状態とすることが望ましい。
【００３９】
また、本発明に係る固体撮像装置の制御信号印加部は、垂直転送部を駆動するための垂直転送パルスの信号レベルを負荷トランジスタの制御入力端子の入力レベルに適したレベルに変換するレベル変換部を有するものであってもよい。この場合、制御信号印加部は、レベル変換部によりレベル変換された信号を制御信号として、負荷トランジスタの制御入力端子に印加する。
【００４０】
本発明に係る静止画用ＣＣＤ固体撮像素子の駆動方法は、上記のような構造を有する本発明に係る静止画用ＣＣＤ固体撮像素子の駆動方法であって、撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加する。
【００４１】
ここで、静止画用ＣＣＤ固体撮像素子の出力部が、直列接続された駆動トランジスタと負荷トランジスタとを有する増幅回路が複数段接続されてなるものである場合、全ての負荷トランジスタの制御入力端子に共通に制御信号を印加してもよいし、最終段の増幅回路を構成する負荷トランジスタの制御入力端子にのみ制御信号を印加してもよい。
【００４２】
また静止画用ＣＣＤ固体撮像素子がエリアセンサの場合、垂直転送部を駆動するための垂直転送パルスを制御信号として負荷トランジスタの制御入力端子に印加するとよい。また、水平ブランキングの一部期間においては出力部に流れる電流を低く抑えるよう垂直転送パルスをＬｏｗバイアス状態とし、且つ撮像信号の出力期間においては出力部を正常に動作させるよう垂直転送パルスをＨｉｇｈバイアス状態とすることが望ましい。
【００４３】
また、垂直転送部を駆動するための垂直転送パルスを直接に負荷トランジスタの制御入力端子に印加することに限らず、垂直転送パルスの信号レベルを負荷トランジスタの制御入力端子の入力レベルに適したレベルに変換し、このレベル変換した信号を制御信号として印加してもよい。
【００４４】
上記構成においては、撮像露光期間には出力部に流れる電流を低く抑え、且つ撮像信号の出力期間には出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加するようにしたことから、出力部の半導体素子に対して付加的なスイッチング素子を直列配置することなく、簡易な構成により、感光部の信号蓄積期間中に出力部に流れる電流量を抑制できる。
【発明の効果】
【００４５】
本発明によれば、静止画用ＣＣＤ固体撮像素子を使用する場合に、撮像露光期間には出力部に流れる電流を低く抑え、且つ撮像信号の出力期間には出力部を正常に動作させる制御信号を、負荷トランジスタの制御入力端子に印加するようにしたので、感光部の信号蓄積期間中に出力部に流れる電流量を抑制でき、無駄な電力消費を大幅に抑制できる。
【００４６】
また、感光部の信号蓄積期間中に出力部に流れる電流量を抑制することで、出力部近傍の発熱を抑制でき、暗時出力ムラを防止できる。
【００４７】
また、負荷トランジスタの制御入力端子に制御信号を印加するようにしたので、出力部の半導体素子に対して付加的なスイッチング素子を直列配置することなく上記効果を享受することができ、加えてスイッチング素子による電圧降下分がないため、低いＶDD電源電圧の元においても正常に作動させることができ、ＶDD電源の低電圧化を図る上で有利である。
【発明を実施するための最良の形態】
【００４８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００４９】
図１は、本発明に係る固体撮像装置の主要部であるＣＣＤ固体撮像素子を構成する出力部の第１実施形態を示す回路図である。この出力部５０は、たとえば図６に示した固体撮像素子に内蔵される前段出力部（プリアンプ）を構成するもので、図７にて示した出力部５０と同様の構成要素については、同一の符号を付して説明は省略する。
【００５０】
図１に示すように、本実施形態の固体撮像素子３においては、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３の各ゲート端子（制御入力端子）に共通に、出力部５０に流れる電流（この場合はソース電流制御）を制御する制御信号として、固定電圧ＶＧＧではなく、タイミングジェネレータ８０から供給される垂直転送クロックパルスＶφで代用した制御クロックパルス（本例ではＶφ２を用いる）を直接に印加することで、感光部２０の信号蓄積期間中に出力部５０に流れる電流を抑制するようにしている。つまり、タイミングジェネレータ８０が、本発明に係る制御信号印加部として機能する。
【００５１】
このような構成の固体撮像素子３では、感光部２０の信号蓄積期間において、制御クロックパルスＶφ２をＬｏｗバイアスにして、出力部５０のソース電流制御をカットオフあるいは低く抑え、信号出力期間においては、制御クロックパルスＶφ２をＨｉｇｈバイアスにして出力部５０の電流を大きくし、正常に動作させるような駆動方法を用いる。
【００５２】
図２は、本実施形態の固体撮像素子３をスチルカメラに搭載してスチル撮像を行なった場合の駆動タイミング例を示す説明図であって、図２（Ａ）はメカニカルシャッタの動作タイミングを示し、図２（Ｂ），図２（Ｃ），図２（Ｄ）はそれぞれ、３相の垂直転送クロックＶφ１，Ｖφ２，Ｖφ３の動作タイミングを示している。
【００５３】
まず、信号蓄積期間においては、図２（Ａ）に示すように、メカニカルシャッタを開き、撮像素子３の感光部２０で信号電荷を蓄積し、その後、メカニカルシャッタを閉め信号蓄積を終了させる。
【００５４】
次の不要電荷掃出し期間においては、図２（Ｂ）〜（Ｄ）に示すように、それぞれの垂直転送クロックＶφ１，Ｖφ２，Ｖφ３で、高速の垂直転送クロックパルスを印加することにより、Ｖレジスタ３０の内部に滞留する不要電荷を排出する。さらに次の信号出力期間においては、感光部２０に蓄積させた信号電荷をＶレジスタ３０に読み出し、さらに、Ｖレジスタ３０およびＨレジスタ４０の内部で信号電荷を転送し、出力部に出力させる。
【００５５】
そして、本実施形態においては、信号蓄積期間で、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子に印加された垂直転送クロックパルスＶφ２をＬｏｗバイアスにしているため、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３をカットオフ状態あるいはソース電流制御が小さい状態とすることができる。これにより、出力部５０における消費電力を大幅に低減することができる。また、当然、出力部での発熱量も低減できるので、出力部５０の近傍で撮像画像上に発生する暗時出力ムラも大幅に低減することができる。
【００５６】
一方、信号出力期間では、垂直転送クロックパルスＶφ２をＨｉｇｈバイアスとし、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３をオン状態とする。これにより、信号出力期間においては、出力部５０を正常な動作状態にすることができ、正常な信号出力動作を行なうことができる。
【００５７】
以上説明したように、本実施形態のＣＣＤ固体撮像素子においては、感光部２０の信号蓄積期間において、出力部５０に流れる電流をカットオフする、あるいは低く抑えることができる。
【００５８】
また、信号変換部５２を構成する半導体素子（前例ではＭＯＳトランジスタ）とスイッチング素子とを直列配置する方法に比べて、スイッチング素子による電圧降下分がないため、低いＶDD電源電圧の元においても正常に作動させることができる。
【００５９】
さらにまた、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子を、垂直転送クロックパルスＶφ（前例ではＶφ２）で代用した制御クロックパルスにより制御するようにしたので、特願２００１−１３８５３０号にて提案したような新たなスイッチング素子を設ける必要がない。
【００６０】
なお、垂直転送クロックパルスＶφ２のＬｏｗレベルは“−７．５Ｖ”程度、Ｈｉｇｈレベルは“０Ｖ”であることから、上記実施形態の負荷ＭＯＳトランジスタＬＭ１〜ＬＭ３は、図７に示した従来技術例のゲート端子にＶGG（≒５Ｖ）が印加される負荷ＭＯＳトランジスタＬＭ１〜ＬＭ３とは異なる特性を持つものでなければならない。つまり、上記実施形態のＣＣＤ固体撮像素子３を実現するには、従来技術で使用していた出力部の素子特性を若干設計変更する必要がある。
【００６１】
また、上記ＣＣＤ固体撮像素子３を垂直転送クロックパルスＶφ２で代用した制御クロックパルスにより制御する際には、信号蓄積期間だけでなく、水平ブランキングの一部期間においても制御することでさらに効果を増すこともできる。
【００６２】
図３は、その水平ブランキング期間における転送クロックパルスのタイミングチャートである。ここで、図３（Ａ）、図３（Ｂ）はそれぞれ、２相の水平転送クロックＨφ１，Ｈφ２の動作タイミングを示し、図３（Ｃ），図３（Ｄ），図３（Ｄ）はそれぞれ、３相の垂直転送クロックＶφ１，Ｖφ２，Ｖφ３の動作タイミングを示している。
【００６３】
垂直ラインシフト転送のため、垂直転送クロックパルスＶφ２は、信号出力期間における水平ブランキング内のある一部の期間Ａにおいて必ずＬｏｗバイアス状態となる。そしてこの垂直転送クロックパルスＶφ２がＬｏｗバイアス状態となるタイミングにおいても、出力部５０に流れる電流をカットオフする、あるいは低く抑えることができる。
【００６４】
これにより、出力部５０における消費電力を大幅に低減でき、かつ、出力部５０での発熱によって発生する暗時出力ムラを大幅に低減することができる。また、このような効果を得るために、ＣＣＤ駆動回路（たとえば駆動電源７０やタイミングジェネレータ８０）などの外部回路５に付加機能を追加することは一切必要がないし、さらに、ＣＣＤ製作工程を増加させることも全くないか、あっても僅かであるため、低コストで、上記実施形態の固体撮像装置を実現することができる。
【００６５】
図４は、本発明に係る固体撮像装置の主要部であるＣＣＤ固体撮像素子を構成する出力部の第２実施形態を示す回路図である。第１実施形態では、ＣＣＤ固体撮像素子３の出力部５０（詳しくは信号変換部５２）における、３段構成のソースフォロア回路の全ての負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３の各ゲート端子に垂直転送クロックパルスＶφ２を入力していたが、必ずしも全ての負荷ＭＯＳトランジスタに印加する必要はない。第２実施形態はこのような観点のものである。
【００６６】
すなわち、第２実施形態の出力部５０は、３段構成のソースフォロア回路のうちの電流が最も多く流れる最終段のソースフォロア回路を構成する負荷ＭＯＳトランジスタＬＭ３のゲート端子にのみ、垂直転送クロックパルスＶφ２を制御クロックパルスとして直接に入力可能な構造となっている。その前段側の負荷ＭＯＳトランジスタＬＭ１，ＬＭ２のゲート端子は、図７に示した従来構造と同じように、共通のゲート電圧ＶGG（＋５Ｖなどの固定電圧）が印加される構造となっている。
【００６７】
このような形態であっても、出力部５０に流れるソース電流の大部分が最終段のソースフォロア回路に流れるので、その最終段のゲート端子を垂直転送クロックパルスＶφ２で代用した制御クロックパルスにより制御すれば、上記第１実施形態と略同様に、出力部５０における消費電力を低減し、出力部５０の近傍で撮像画像上に発生する暗時出力ムラを低減することができるなどの効果を享受することができる。そして素子特性の変更をこの最終段の負荷ＭＯＳトランジスタＬＭ３だけに留めることができる。
【００６８】
図５は、本発明に係る固体撮像装置の他の実施形態を示す回路図である。以下この実施形態を第３実施形態という。既に第１あるいは第２実施形態において説明したように、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子に、垂直転送クロックパルスＶφ２を制御クロックパルスとして直接に入力する構造とする場合、その素子特性を従来構造のものと異なるものとしなければならない。第３実施形態は、素子特性を変更することなく、垂直転送クロックパルスＶφ２に対応する信号を制御クロックパルスとしてゲート端子に入力可能な構造としている。
【００６９】
すなわち、第３実施形態の固体撮像装置１は、外部回路５として、Ｖレジスタ３０を駆動するための垂直転送クロックパルスＶφ２の信号レベルを変換するレベル変換回路６０を設けた。このレベル変換回路６０は、タイミングジェネレータ８０から入力された垂直転送クロックパルスＶφ２の信号レベルを、従来例と同様の特性を有する負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子の入力レベルに適したレベルに変換する。
【００７０】
レベル変換回路６０は、レベル変換後のパルスを制御クロックパルスとして、従来構造と同じＣＣＤ固体撮像素子３の負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子（図５では元のＶGGで示す）に入力する。すなわち、第３実施形態においては、タイミングジェネレータ８０と、この新たに設けたレベル変換回路６０とにより、本発明に係る制御信号印加部が構成される。
【００７１】
図示した例のレベル変換回路６０は、ゲート電圧ＶGGと接地間に、コンプリメンタリ接続されたＭＯＳトランジスタＱ６０，Ｑ６１およびＭＯＳトランジスタＱ６２，Ｑ６３の２段構成を有するノンインバータ型である。入力側のＭＯＳトランジスタＱ６０，Ｑ６１のゲート接続点に抵抗Ｒ６０を介して入力されたＬｏｗレベル“−７．５Ｖ”、Ｈｉｇｈレベル“０Ｖ”の垂直転送クロックパルスＶφ２は、ダイオードＤ６０で振幅レベルがＶBE（順方向ダイオード電圧）にリミットされ、出力側のＭＯＳトランジスタＱ６２，Ｑ６３の出力端では、Ｌｏｗレベル“０Ｖ”、Ｈｉｇｈレベル“５Ｖ”のパルスに変換されて出力される。
【００７２】
この第３実施形態のように、タイミングジェネレータ８０とＣＣＤ固体撮像素子３の出力部５０との間にレベル変換回路６０を介在させることにより、従来技術と同じ特性の出力部を備えたＣＣＤ固体撮像素子３を使用することができる。これにより、既存の最適化された出力部（すなわちＣＣＤ固体撮像素子）を使用しつつ、上記第１あるいは第２実施形態と同様に、出力部における消費電力を低減し、出力部の近傍で撮像画像上に発生する暗時出力ムラを低減することができるなどの効果を享受することができる。
【００７３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。また、上記の実施形態は、クレームに係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。
【００７４】
たとえば上記実施形態では、負荷ＭＯＳトランジスタＬＭ１，ＬＭ２，ＬＭ３のゲート端子を制御する制御クロックパルス（制御信号）として、垂直転送クロックパルスＶφ（前例ではＶφ２）を代用する例で説明したが、これに限らず、本発明の効果を実現するもの、すなわち撮像露光期間においては出力部に流れる電流を低く抑え、且つ撮像信号の出力期間においては出力部を正常に動作させる制御信号であればよく、垂直転送クロックパルスＶφとは別のタイミングのものであってもよい。
【００７５】
また信号変換部の構成は、ＭＯＳトランジスタからなる３段構成のソースフォロア回路に限らず、他の構成であってもよい。たとえば、３段構成に限らず、１段または２段、あるいは４段以上の構成であってもよい。また、ＭＯＳトランジスタに限らず、接合（Junction）型ＦＥＴやバイポーラ（Bipolar ）型トランジスタを用いた構成であってもよい。
【００７６】
また、第３実施形態では、レベル変換回路をＣＣＤ固体撮像素子の外部回路として設けた例で示したが、このレベル変換回路を半導体基板上に配してＣＣＤ固体撮像素子と一体化させたものであってもよい。
【００７７】
また、Ｖレジスタに対する駆動タイミングについては、３相の垂直転送レジスタの場合について説明したが、たとえば４相あるいはその他の垂直転送レジスタでも同様に実施することができる。
【００７８】
さらに、上記実施形態では感光部２０が行列状（２次元状）に配されたエリアセンサを例に説明したが、これに限らず、ラインセンサであってもよい。
【００７９】
また、上記実施形態で述べた各回路を、これらとは相補関係となるものに変形可能なのなのはいうまでもない。
【図面の簡単な説明】
【００８０】
【図１】本発明に係る固体撮像装置の主要部であるＣＣＤ固体撮像素子を構成する出力部の第１実施形態を示す回路図である。
【図２】本実施形態の固体撮像素子をスチルカメラに搭載してスチル撮像を行なった場合の駆動タイミング例を示す説明図である。
【図３】水平ブランキング期間における垂直転送クロックパルスのタイミングチャートである。
【図４】本発明に係る固体撮像装置の主要部であるＣＣＤ固体撮像素子を構成する出力部の第２実施形態を示す回路図である。
【図５】本発明に係る固体撮像装置の他の実施形態（第３実施形態）を示す回路図である。
【図６】ＣＣＤ固体撮像素子と外部回路とから構成された固体撮像装置の従来例を示す概略図である。
【図７】従来例のＣＣＤ固体撮像素子における出力部の構成例を示す回路図である。
【符号の説明】
【００８１】
１…固体撮像装置、３…ＣＣＤ固体撮像素子、５…外部回路、１０…半導体基板、２０…感光部、３０…Ｖレジスタ（垂直転送部）、４０…Ｈレジスタ（水平転送部）、５０…出力部、５２…信号変換部、５４…リセットゲート端子ＭＯＳトランジスタ、６０…レベル変換回路、７０…駆動電源、８０…タイミングジェネレータ、ＣＳ…チャネルストップ、ＲＯＧ…読出ゲート部
【図１】
2006157945.tif 000003
【図２】
2006157945.tif 000004
【図３】
2006157945.tif 000005
【図４】
2006157945.tif 000006
【図５】
2006157945.tif 000007
【図６】
2006157945.tif 000008
【図７】
2006157945.tif 000009