(57)【要約】【課題】放射ノイズの発生源であるICやLSIなどの集積回路素子から流出する放射ノイズを、バイパスコンデンサーで抑制する。【解決手段】複数の回路素子を搭載し、グランド層と信号層と回路素子に電源電圧を供給するための電源層1とがそれぞれ絶縁材を介して積層された多層プリント回路基板3において、回路素子の情報に基づいて、多層プリント回路基板3に配置するバイパスコンデンサ2と他のバイパスコンデンサ2との距離Lが算出され、電源層1にバイパスコンデンサ2が距離Lにより等間隔に配置される。また、回路素子の情報は、回路素子の最高動作周波数である。【選択図】図１
2006261470.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、
前記回路素子の情報に基づいて、該多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることを特徴とする多層プリント回路基板。
【請求項２】
請求項１に記載の多層プリント回路基板において、
前記回路素子の情報は、該回路素子の最高動作周波数であることを特徴とする多層プリント回路基板。
【請求項３】
複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、
バイパスコンデンサの情報に基づいて、該多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることを特徴とする多層プリント回路基板。
【請求項４】
請求項３に記載の多層プリント回路基板において、
前記バイパスコンデンサの情報は、前記バイパスコンデンサの周波数特性であることを特徴とする多層プリント回路基板。
【請求項５】
請求項３に記載の多層プリント回路基板において、
前記バイパスコンデンサの情報は、複数の種類の異なるバイパスコンデンサの周波数特性と複数のバイパスコンデンサ間を接続している配線の周波数特性であることを特徴とする多層プリント回路基板。
【請求項６】
複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、
前記回路素子の情報とバイパスコンデンサの情報に基づいて、該多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることを特徴とする多層プリント回路基板。
【請求項７】
請求項６に記載の多層プリント回路基板において、
前記回路素子の情報は、該回路素子の最高動作周波数であり、該バイパスコンデンサの情報は、複数の種類の異なるバイパスコンデンサの周波数特性と複数のバイパスコンデンサ間を接続している配線の周波数特性であることを特徴とする多層プリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント回路基板に関し、特に高周波雑音を抑制するためのバイパスコンデンサを備えた半導体パッケージに関するものである。
【背景技術】
【０００２】
従来より、ＩＣやＬＳＩなどの集積回路素子が搭載されたプリント回路基板を有する電子機器では、搭載されている集積回路素子の高速スイッチング動作に伴って流れる高周波電流が原因となる放射ノイズや、高周波なクロック信号などから発生する放射ノイズが問題となっている。これらのノイズを抑制するための対策として、基板全体にノイズ除去用素子であるバイパスコンデンサーを挿入する方法が一般的である。
しかしながら、バイパスコンデンサーの挿入位置によってノイズ抑制の効果は大きく異なるが、どのように基板に配置すれば良いかは、集積回路素子の搭載位置で異なる為、バイパスコンデンサーが有効に効果を発揮させる配置位置を決めるのは困難であった。
【０００３】
例えば、特開2000-123062号公報（特許文献１参照）に記載の『プリント基板設計支援システム』で提案されているものでは、少なくともプリント基板のレイアウト情報およびバイパスコンデンサの有効範囲を示すインピーダンス情報を含む各種情報から評価対象のプリント基板上のバイパスコンデンサの有効範囲を算出し、バイパスコンデンサの不足領域を抽出するとともに、抽出したバイパスコンデンサの中から特に危険と思われる領域を抽出して表示している。
【０００４】
また、特許第3109483号（特開2000-35976号公報）（特許文献２参照）に記載の『放射ノイズ防止プリント基板配置配線処理システム』は、電子部品の電源ピンを抽出し、電源ピンと電源ビアホール間を接続する物理的な配線パターンを抽出し、抽出された配線パターンの線長、線幅を検査し、現在の配線経路ではパスコンの追加が不可能な場合に配線経路を変更し、追加が可能な場合にはパスコンを追加するものである。
【０００５】
また、特開2002-215708号公報（特許文献３参照）に記載の『プリント基板におけるバイパスコンデンサ配置配線設計支援システムおよびプログラム』では、バイパスコンデンサとパターンと他の素子（抵抗、インダクタンス、フィルタ）との直列共振周波数特性と、それらのバイパスコンデンサ群の並列共振周波数特性とを考慮して、レイアウト設計を行っている。
【０００６】
また、特開2003-204166号公報（特許文献４参照）に記載の『多層プリント基板』では、IC近傍で電源パターン面Sとグランドパターン面G間にバイパスコンデンサを挿入し、さらにIC近傍の電源パターン面Sの形状を細長い形状にした多層プリント基板において、FM放送用周波数帯の最大周波数の間に、上記バイパスコンデンサに含まれるインダクタンス成分L1とキャパシタンス成分C１とで計算される共振周波数（ｆ＝1／2π√(L1・C1))があるように上記バイパスコンデンサを構成している。
【０００７】
また、特開2003-224195号公報（特許文献５参照）に記載の『スタンダードセルまたはマイクロセルを含む半導体集積回路およびその配置配線方法』では、高周波成分の電源ノイズを排除するために、残留インダクタンスが小さく、面積を拡大させることなく、しかも十分な容量を与えるバイパスコンデンサを含む機能スタンダードセルおよびこれを有する半導体集積回路を実現している。
【０００８】
また、特開2004-104038号公報（特許文献６参照）に記載の『多層プリント基板』では、熱可塑性樹脂からなる導体パターンフィルムを複数枚積層し、加熱しながら加圧することで、多層化を成形する。このうち、一方の積層樹脂フィルムには、外部に押出された押出し部を有し、その押し出し部の内周側にはバイパスコンデンサを配置し、他方の積層樹脂フィルムの表面に実装された半導体素子に対してバイパスコンデンサを略直下に配置している。これにより、バイパスコンデンサを、最短な経路でアース接地する配置が可能になる。
【０００９】
また、特開平7-235776号公報（特許文献７参照）に記載の『多層プリント配線基板』では、基板の側面部からの電磁波の放出によるEMIを低減するために、多層プリント配線基板に電源電位に設定される電源層と、アース電位に設定されたグランド層を設け、基板の周端部に、プリント配線基板の周面を覆って導電層を形成する。周端部で電源層とグランド層にわたって誘起される電磁波は、グランド層と接続される導電層の電磁シールドにより表皮効果を起こし、導電層の表面近傍に閉じ込めて外部に放出しないようにしている。
【００１０】
また、特開平7-142871号公報（特許文献８参照）に記載の『プリント基板』では、高密度に実装された部品の近くに自由にレイアウトできるバイパスコンデンサを持ったプリント基板を実現している。基板は、電源層、グランド層、パターンを有する第4層、第5層、電源層とパターンをつなぐスルーホール、グランド層とパターンをつなぐスルーホールを備えている。
【００１１】
また、実開平7-10979号公報（特許文献９参照）に記載の『多層プリント配線基板』では、プリント基板上に実装されるバイパスコンデンサの実装エリアを最小限に抑え、バイパスコンデンサを流れるノイズとなる高周波電源電流のルートを最短にして、電流経路面積を最小にするため、銅箔パターン層の外側に絶縁層または基板を形成し、絶縁層の外側に銅箔等の信号線層を形成する。絶縁層に高誘電率の基板の絶縁体を用いることにより、電源線またはグランド線層の間は、バイパスコンデンサの役目を果している。
【００１２】
また、特開平9-62717号公報（特許文献１０参照）に記載の『バイパスコンデンサの電子部品各々への自動割当て方法、並びにプリント基板上への電子部品各々の配置位置自動決定方法』では、電子部品相互間接続関係を示す接続マトリクスを生成した上で、電子部品相互間での仮想配線長の総和が最小となるように、電子部品各々のプリント基板上への配置設計上での位置を速やかに決定できるようにしている。
【００１３】
また、特開平11-87880号公報（特許文献１１参照）に記載の『プリント配線板』では、電子回路部品の動作時に電源層とアース層の間での電圧変動により放射されるノイズの低減を図るため、プリント基板に電源層とアース層がそれぞれ隣り合う第１回路領域と第２回路領域間で分離された状態で第１、第２電源分離パターン、第１、第２アース分離パターンを形成し、第１回路領域には、第１電源分離パターンの端部と第１アース分離パターンの端部とを接続する状態でバイパスコンデンサを、第２回路領域には、第２電源分離パターンの端部と第２アース分離パターンの端部とを接続する状態でバイパスコンデンサを、それぞれ設けている。
【００１４】
さらに、特開平7-235776号公報（特許文献１２参照）に記載の『多層プリント配線基板』では、基板の側面部からの電磁波の放出によるEMIを低減するために、多層プリント配線基板の周端部において、電源層とグランド層にわたって誘起される電磁波を、グランド層と接続されている導電層の電磁シールドにより、表皮効果を起こして導電層の表面近傍に閉じ込め、導電層の外部に殆んど放出させないようにしている。
【００１５】
このように、従来、ICやLSIなどの集積回路素子が搭載されたプリント回路基板を有する電子機器では、搭載されている集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流や高周波なクロック信号などを原因として放射ノイズを発生することは、良く知られている。プリント基板が発生する放射ノイズは、その低減のため適切な処置を行わないと、そのプリント基板を含む電子機器自身に、あるいは、他の電子機器における誤動作の原因となり得る。
【００１６】
高周波電源電流による放射ノイズ発生を防ぐために、その発生源であるLSIなどの回路素子の近傍にバイパスコンデンサを配置することがよく行われている。これは、プリント基板に搭載されたIC/LSIのスイッチング動作に伴って電源層に流れる高周波電源電流を、そのIC/LSI近傍でバイパスコンデンサを介してグランド層にバイパスさせるとともに、IC/LSIのスイッチング動作に伴うIC/LSIの電源端子部の電圧変動を抑制するためのものである。
【００１７】
また、高周波なクロック信号などから発生する放射ノイズを抑制するための対策として、基板全体にノイズ除去用素子であるバイパスコンデンサーを配置する方法もとられている。
これは、回路全体がクロック信号に同期して動作する為、クロック信号だけでなく基板全体からクロック信号の高調波で放射ノイズが発生する為である。
【００１８】
【特許文献１】特開2000-123062号公報
【特許文献２】特許第3109483号（特開2000-35976号）
【特許文献３】特開2002-215708号公報
【特許文献４】特開2003-204166号公報
【特許文献５】特開2003-224195号公報
【特許文献６】特開2004-104038号公報
【特許文献７】特開平7-235776号公報
【特許文献８】特開平7-142871号公報
【特許文献９】実開平7-10979号公報
【特許文献１０】特開平9-62717号公報
【特許文献１１】特開平11-87880号公報
【特許文献１２】特開平7-235776号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
このように、ＩＣやＬＳＩなどの集積回路素子が搭載されたプリント回路基板を有する電子機器では、従来より、搭載されている集積回路素子の高速スイッチング動作に伴って流れる高周波電流が原因となる放射ノイズや、高周波なクロック信号などから発生する放射ノイズが問題となっている。これらのノイズを抑制するための対策として、基板全体にノイズ除去用素子であるバイパスコンデンサーを挿入する方法が一般的である。
しかしながら、バイパスコンデンサーの挿入位置によってノイズ抑制の効果は大きく異なるが、どのように基板に配置すれば良いかは、集積回路素子の搭載位置で異なる為、バイパスコンデンサーが有効に効果を発揮させる配置位置を決めるのは困難であった。
【００２０】
（目的）
本発明の目的は、上記問題を顧みて、集積回路素子の情報やバイパスコンデンサーの情報に基づいて、多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、電源層にバイパスコンデンサーが前記距離により等間隔に配置することにより、バイパスコンデンサーを放射ノイズ抑制に対して効果的に配置することが可能な多層プリント基板を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の多層プリント回路基板は、複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、前記回路素子の情報に基づいて、多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることを特徴としている。
【００２２】
また、上記多層プリント回路基板において、該回路素子の情報は、前記回路素子の最高動作周波数であることを特徴としている。
【００２３】
また、複数の回路素子を搭載し、グランド層と信号層と前記回路素子に電源電圧を供給するための電源層とがそれぞれ絶縁材を介して積層された多層プリント回路基板において、
バイパスコンデンサの情報に基づいて、多層プリント回路基板に配置するバイパスコンデンサと他のバイパスコンデンサとの距離が算出され、前記電源層にバイパスコンデンサが前記距離により等間隔に配置されていることも特徴としている。
【発明の効果】
【００２４】
本発明によれば、電源層にバイパスコンデンサが等間隔に配置されていることにより、集積回路素子の高速スイッチング動作に伴って流れる高周波電源電流や高周波なクロック信号などから発生する放射ノイズが、基板全体において抑制されるため、多層プリント回路基板から発生する放射ノイズを低減することができる。
【００２５】
また、バイパスコンデンサの情報に基づいているため、放射ノイズの周波数に合わせてバイパスコンデンサの種類を選択可能になり、放射ノイズの低減により効果を発揮できる。
また、複数のバイパスコンデンサの情報に基づいているため、放射ノイズの抑制できる周波数帯域を広くすることが可能になり、広範囲な周波数に対して放射ノイズの低減の効果を発揮できる。
【００２６】
さらに、回路素子の情報とバイパスコンデンサの情報に基づいているため、多層プリント回路基板から発生する放射ノイズの周波数の予測と、前記周波数の抑制効果を持つバイパスコンデンサの種類を選択することが可能になり、放射ノイズの低減により効果を発揮できる。
【発明を実施するための最良の形態】
【００２７】
（実施例1)
図１は、本発明の実施例1に係る多層プリント基板の断面構造図（請求項１−請求項４に対応）であり、図２は信号の波形図である。
本実施例の多層プリント回路基板は、図１に示すように、電源層1に配置するバイパスコンデンサ2が、各バイパスコンデンサ2の間隔が距離Lになるように等間隔で配置されている。この距離Lは、搭載されるICやLSIなどの集積回路素子の情報に基づいて算出される。
【００２８】
次に、この距離Lの算出方法を以下に述べる。
多層プリント回路基板3に搭載されるICやLSIなどの集積回路素子の動作周波数の中で、最も高い周波数を求める。この周波数をｆとし、多層プリント回路基板3の誘電率をεとすると、この多層プリント回路基板3上に存在する信号波長λの最短値は、（１）式で求められる。
λ＝(3.0*10E+08)/（√ε*ｆ）      ・・・・・（１）式
【００２９】
波長λの信号の放射ノイズが最も大きくなるのは、図２に示すような1/4λ、すなわち波長の1/4の長さを持つ導体に、該信号が伝播する場合である。したがって、Lは、（２）式で算出される。
L＝1/4λ      ・・・・・・・（２）式
電源層1に配置されたバイパスコンデンサ2は、バイパスコンデンサ2の位置で高周波電流をグランド層（図示していない）に流す為、高周波電流の放射ノイズを無くす作用がある。したがって、電源層1に1/4λの導体がなくなるようにするには、1/4λ毎にバイパスコンデンサ2を配置することで、放射ノイズを抑制できる。
【００３０】
図３は、バイパスコンデンサの周波数特性の一例を示す図である。
バイパスコンデンサ2は、種類により図３に示すように、周波数ごとにインピーダンスが変化する特性を持つ。
インピーダンスが低い方が、放射ノイズを吸収する効果があるが、最もインピーダンスが低い周波数を共振周波数と言い、これ以上になると、バイパスコンデンサ2としての機能を果たさない為、共振周波数以下で共振周波数に近い周波数が最も効果を発揮する。
【００３１】
多層プリント基板3にバイパスコンデンサ2を配置するときは、このバイパスコンデンサ2の共振周波数を有効に活用できるように、共振周波数からLを算出する。
すなわち、共振周波数をｆkとし、多層プリント回路基板3の誘電率をεとすると、バイパスコンデンサ2の共振周波数の波長λは、（３）式で求められる．
λ＝(3.0*10E+08)/（√ε*ｆk）      ・・・・・（３）式
【００３２】
波長λの周波数をもつ放射ノイズが最も大きくなるのは、1/4λすなわち波長の1/4の長さを持つ導体に該放射ノイズが伝播する場合である。したがって、Lは、（４）式で算出される。
L＝1/4λ      ・・・・・・・（４）式
【００３３】
（実施例2）
図４は、本発明の実施例2に係る多層プリント基板の断面構造図（請求項５−請求項７に対応）である。
この多層プリント回路基板3が、図１と異なる点は、バイパスコンデンサ2が複数個（図では2個）を隣接した組にして配置していることである。組になっているバイパスコンデンサ2は、別の組の各バイパスコンデンサ2との間隔が距離Lになるように等間隔で配置されている。
【００３４】
図５は、バイパスコンデンサ2を複数個が隣接した場合の、バイパスコンデンサ2の周波数特性図である。
図５に示すように、共振周波数が２ヶ所存在する。このため、このバイパスコンデンサ2の有効となる周波数帯が広がる為、バイパスコンデンサ2の放射ノイズを抑制する効果が大きくなる。
【００３５】
Lの算出方法としては、もう１つあるので、これを説明する。
回路素子の最高動作周波数と、複数の種類の異なるバイパスコンデンサ2の周波数特性と、複数のバイパスコンデンサ2間を接続している配線の周波数特性から求める方法がある。
回路素子の最高動作周波数は、放射ノイズを流出する側、複数の種類の異なるバイパスコンデンサ2の周波数特性と複数のバイパスコンデンサ2間を接続している配線の周波数特性は、放射ノイズを抑制する側である。
流出する側から求められるLと、抑制する側から求められるLの両方を算出して、お互いがより効果的に放射ノイズに効果を発揮できるように、Lを求めることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例1に係る多層プリント基板の断面構造図である。
【図２】信号の波形図である。
【図３】バイパスコンデンサの周波数特性の一例を示す図である。
【図４】本発明の実施例2に係る多層プリント基板の断面構造図である。
【図５】バイパスコンデンサを複数個が隣接した場合の、バイパスコンデンサの周波数特性図である。
【符号の説明】
【００３７】
1  電源層
2  バイパスコンデンサ
3  多層プリント回路基板
L  各バイパスコンデンサ間の距離
【図１】
2006261470.tif 000003
【図２】
2006261470.tif 000004
【図３】
2006261470.tif 000005
【図４】
2006261470.tif 000006
【図５】
2006261470.tif 000007