(57)【要約】【課題】  解像度変換の際に行う、動き判定や斜め判定は被写体の状態によっては誤判定を伴う。【解決手段】  インターレースからプログレッシブに変換する解像度変換で行う動き判定、斜め判定結果をリサイズ手段でのフィルタ係数発生へ反映して、高画質を実現する。【選択図】  図１
2006340148.tif 000002
【特許請求の範囲】
【請求項１】
入力されるインターレース画像をプログレッシブに変換する解像度変換手段と、ズームの倍率に応じて係数を生成する係数発生手段と、係数発生手段からの係数に基づき、拡大、縮小を行うリサイズ手段からなり、解像度変換手段が出力する動き判定あるいは斜め判定信号に応じて、前記係数発生手段で発生する係数を制御することを特徴とする信号処理装置。
【請求項２】
解像度変換手段から出力される動き判定信号が動きを示しかつ、ズームの倍率に大きい値が設定されている場合には、解像度変換手段で補間されたラインの画素に対する重み付けをより小さくなるように係数を制御することを特徴とする請求項１記載の信号処理装置。
【請求項３】
解像度変換手段から出力される斜め判定信号が斜めを示しかつ、ズームの倍率に大きい値が設定されている場合には、解像度変換手段で補間されたラインの画素に対する重み付けをより小さくなるように係数を制御することを特徴とする請求項１記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像装置に関するものであり、リサイズ画像の高画質化を実現するものである。
【背景技術】
【０００２】
一般的にビデオカメラはインターレース方式が採用されている。例えばＮＴＳＣ方式であれば１本おきの走査線262.5本からなる画面（フィールド）を1/60コマで構成し、画面２枚の走査線525本を１フレームとして、1/30のレートで出力されている。
【０００３】
一方、プラズマディスプレイや液晶ディスプレイでは、このインターレース方式だとかえって、ちらつきが発生したり輝度が暗くなってしまうことがあり、ノンインターレース方式（プログレッシブ）が採用されている。従って上記に対応するために、ビデオカメラとしてインターレース→ノンインタターレース変換手段を備えておく必要性がある。
【０００４】
この解像度変換手段により高解像度化された画像により拡大、縮小のリサイズを行うことにより高画質化が見込まれる。その構成について図４に示す。まず解像度変換を行うＩＰ変換ブロックにはインターレース画像が入力される。１ライン分を保持したメモリの出力と、入力ラインの２ラインの画像から動き判定及び斜め判定を行いライン補間を行い、プログレッシブ画像を生成し、メモリへ書き込む。リサイズブロックはこのプログレッシブ画像をメモリよりプレフィルタでの帯域調整、画素補間、ポストフィルタによる輪郭強調を経て、倍率に応じた拡大、縮小が施され、再びメモリへ書き込まれる。
【０００５】
この変換手段は各フィールドで飛び越したラインを補間するものであり、その補間のしかたは、該当画素周辺の動き判定、斜め判定の結果に応じて制御される。
【０００６】
動き判定の１例を図５に示す。補間する画素との同一フィールドの上下の画素、及び前フィールドの同位置の画素値より、動き判定値を算出する。この動き判定値が大きければ同一フィールドの画素より補間される。また動き判定値が小さければ前フィールドより補間されることにより、高画質なプログレッシブ画像が生成させる。
【０００７】
斜め判定の１例を図６に示す。斜め判定はどの画素から補間するかを決めるもので、補間画素の周辺の相関性を算出するものである。
【０００８】
又、従来例としては、例えば特許文献１と特許文献２をあげることが出来る。
【特許文献１】特開2003-18552号公報
【特許文献２】特開2000-253365号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解像度変換の際に行う、動き判定や斜め判定は被写体の状態によっては誤判定を伴う。
【００１０】
例えばエッジ部分が「動き」と判定されれば、結果として現フィールドの位置の異なる画素からの補間が施され、境界の連続性が損なわれる。（図7参照）
また、Ｌ字型のエッジをもつ被写体が「斜め」と判定されれば、フィールドごとに画素値が異なる「ドットフリッカ」として表われる。（図8参照）
高解像度化された画像は、その後リサイズ処理されるが特に高倍率に拡大されたときに上記画像劣化は特に顕著に見えてくる。
【課題を解決するための手段】
【００１１】
本発明は以下を特徴としている。
【００１２】
１）入力されるインターレース画像をプロヅレッシブに変換する解像度変換手段と、ズームの倍率に応じて係数を生成する係数発生手段と、係数発生手段からの係数に基づき、拡大、縮小を行うリサイズ手段からなり、解像度変換手段が出力する信号に応じて、係数発生手段で係数を発生し、リサイズ手段で行う補間処理の係数を制御することを特徴とする信号処理装置。
【００１３】
２）解像度変換手段で動き判定を行い、判定結果を係数発生手段へ出力し、動きと判定されかつ倍率が高いときに、係数発生手段は、解像度変換手段で補間されたラインの画素についての重み付けをより小さくなるように係数を制御することを特徴とする１）記載の信号処理装置。
【００１４】
３）解像度変換手段で斜め判定を行い、判定結果を係数発生手段へ出力し、斜めと判定されかつ倍率が高いときは、係数発生手段は、解像度変換手段で補間されたラインの画素についての重み付けをより小さくなるように係数を制御することを特徴とする１）記載の信号処理装置。
【発明の効果】
【００１５】
本発明により以下の効果が期待できる。
【００１６】
解像度変換手段での動き判定の誤判定による、輪郭の連続性の劣化が特に高倍率時に顕著に目にみえることを防止する。
【００１７】
解像度変換手段での斜め判定の誤判定による、ドットフリッカが特に高倍率時に顕著に目にみえることを防止する。
【発明を実施するための最良の形態】
【００１８】
（実施例１）
本発明を実施するためのシステム全体の構成を図２に示す。
【００１９】
全体として、ＣＣＤイメージセンサ(201)、CDS(202)、AD(203)、TG(204)、信号処理部(205)、及び複数のSDRAM(206)より構成されている。
【００２０】
レンズにより結像された画像データは、CCDイメージセンサに蓄積される。CCDジセンサの駆動はTGから出力されるパルスにより制御される。蓄積電荷はTGからのパルスの制御により順次CDSへ出力される。CDS、AD変換を経てデジタル信号となった画像データは信号処理ブロックへ入力される。信号処理部で各モードに応じて信号処理がされ、SDRAMを媒介として最終的にビデオIFより再生、外部メディアIFよりカードまたはテープへ記録される。また、前記外部メディアより画像データを入力し再処理を施し再度記録、再生が可能となる。
【００２１】
信号処理部の各ブロックについて説明する。CPU(205_01)は全体のシーケンス制御、あるいはキャッシュにより高速化を実現する。カメラDSP(105_02)は入力画像に対して、かかる信号処理を行う。ＩＰ変換(205_07)はインターレース→プログレッシブの解像度変換を行なう。リサイズ(205_03)は撮像素子からの入力画像を各用途に応じてサイズを変更し、次の処理へ供給するものである。NR(205_08)は入力画像中のノイズを除去するものである。エフェクト(205_04)は画像のエフェクト処理、あるいは合成処理を行うものである。JPEG(205_09)は画像の圧縮、伸張を行う。外部メディアIF(205_05)、ビデオIF(205_06)はそれぞれ処理画像を外部へ入出力するものである。
【００２２】
バス調停手段は前記信号処理部の各ブロックでの処理シーケンスに応じて、SDRAMへデータを保持、読み出しをする際の各ブロックのリクエストを調停し、SDRAM(206)との転送を行うものである。
【００２３】
図１はＩＰ変換とリサイズのブロックについてさらに詳細な構成を示したものである。説明容易化のため図２におけるバス調停手段は削除してある。まずＩＰ変換手段へインターレースで入力される画像は、101で１ライン保持されていた前ライン画素とともに動き判定部(102)と斜め判定部(103)へ入力される。この双方の判定結果はライン補間部(104)へ入力され、前フィールドか現フィールドのいずれかで補間されることが決定され、プログレッシブ画像が生成され、SDRAM(110)へ書き込まれる。リサイズ手段はそのプログレッシブ画像を再びSDRAM(110)から読み出し、まずプレフィルタ部(106)で帯域調整が行われ、補間フィルタ部(107)で画素の補間、ポストフィルタ部(109)で輪郭強調が行われ、インターレース画像としてＳＤＲＡＭ(110)へ書き込まれる。これらのフィルタ処理は倍率により係数が制御される。倍率演算部(109)は指定された倍率より、補間係数及びズームの係数が算出される。そして制御部(105)ではさらにＩＰ変換部からの判定結果に基づき最終的に書くフィルタへ供給される補間係数が算出される。
【００２４】
本実施例では、プレフィルタ部における倍率、判定結果による係数の制御について述べる。図３がその構成である。プレフィルタは実質的にはローパスフィルタ処理をして帯域の調整をするものである。この処理は複数のラインの画素をそれぞれ重み付けして平均をとり、１ラインを生成するものである。説明簡単化のために本来のフィルタ処理演算部とＩＰ変換判定結果による演算部を分離しているが、当然これらは混在させてひとつの演算部より構成することも可能である。
【００２５】
係数算出部は以下のような制御を行う。
【００２６】
高倍率かつ動き判定が「動き」となった場合、ＩＰ変換により補間された画素についての重み付けを小さくする。
【００２７】
高倍率かつ斜め判定が「斜め」となった場合、ＩＰ変換により補間された画素についての重み付けを小さくする。
【００２８】
このような制御をすることにより高倍率時に顕著に見える、ＩＰ変換の誤判定による輪郭の連続性劣化及びドットフリッカによる影響を最小限に抑え、高画質化を実現することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明構成
【図２】システム全体構成
【図３】プレフィルタ制御について
【図４】従来の構成
【図５】動き判定について
【図６】斜め判定について
【図７】動き誤判定について
【図８】斜め誤判定について
【図１】
2006340148.tif 000003
【図２】
2006340148.tif 000004
【図３】
2006340148.tif 000005
【図４】
2006340148.tif 000006
【図５】
2006340148.tif 000007
【図６】
2006340148.tif 000008
【図７】
2006340148.tif 000009
【図８】
2006340148.tif 000010