(57)【要約】【課題】  所要の膜厚で均一な膜厚の薄膜配線をインクジェット方式で形成した表示装置用基板を得る。【解決手段】  基板に形成したゲート配線パターン８０とゲート電極部パターン８０aに倣って形成された溝４にインクジェット装置のノズルから配線材料インク３を滴下する。配線材料インク３は幅広部８１の溝４に滴下する。配線材料インク３は未だ滴下した後の低粘度状態にあり、滴下された配線材料インク３は隣接するインク滴と連結すると共に、矢印で示したように、溝４の中をゲート配線パターン８０では相互に連結し、かつゲート電極部パターン８０aに漸次濡れ広がり、溝４の中を満たして連続した状態となる。溝４に滴下する配線材料インク３の量は、ゲート配線パターン８０とゲート電極部パターン８０aとなる薄膜の膜厚を満足する量になるように決める。【選択図】    図３
2006208750.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に薄膜配線パターンを有する表示装置用基板であって、
前記薄膜配線パターンは、該薄膜配線パターンの長手方向に沿って幅狭部と幅広部を交互に有することを特徴とする表示装置用基板。
【請求項２】
前記幅狭部のそれぞれはほぼ又は概略同じ膜厚であり、前記幅広部のそれぞれはほぼ又は概略同じ膜厚であることを特徴とする請求項１に記載の表示装置用基板。
【請求項３】
前記幅狭部と前記幅広部との配置に規則性を有することを特徴とする請求項１又は２に記載の表示装置用基板。
【請求項４】
絶縁基板上に配線材料インクの滴下塗布で形成した薄膜配線パターンを有する表示装置用基板の製造方法であって、
前記絶縁基板上に成膜した樹脂膜を成膜後、長手方向に沿って幅狭部と幅広部を交互に有して前記薄膜配線パターンに対応する溝を形成し、
前記幅広部に配線材料インクを滴下し、滴下した該配線材料インクを幅広部から幅狭部に流動させ、該溝内で該配線材料インクを連結させて薄膜配線パターンを形成することを特徴とする表示装置用基板の製造方法。
【請求項５】
前記樹脂膜の表面は前記配線材料インクに対して撥液性であり、前記溝の底面部が該配線材料インクに対して親液性を有し、滴下された前記配線材料インクを前記溝の内部に抑留することを特徴とする請求項４に記載の表示装置用基板の製造方法。
【請求項６】
前記幅狭部と幅広部を規則性をもって配置することを特徴とする請求項４又は５に記載の表示装置用基板の製造方法。
【請求項７】
一方向に延在し該一方向と直交する他方向に並設された複数のゲート配線と該複数のゲート配線に交差して前記他方向に延在し前記一方向に並設された複数のデータ配線と前記複数のゲート配線と前記複数のデータ配線の各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置した第１の表示装置用基板と、前記第１の表示装置用基板に間隙を持って貼り合せた第２の表示装置用基板と、前記第１の表示装置用基板と前記第２の表示装置用基板の前記貼り合せ間隙に液晶層を封入してなる液晶パネルを備えた表示装置であって、
前記複数のゲート配線と前記複数のデータ配線の少なくとも一方の薄膜配線が、前記絶縁基板上に配線材料インクの滴下で形成されており、
前記第１の表示装置用基板に有する前記ゲート配線と前記データ配線の少なくとも一方が、その長手方向に沿って幅狭部と幅広部を交互に有することを特徴とする表示装置。
【請求項８】
前記幅狭部のそれぞれはほぼ又は概略同じ膜厚であり、前記幅広部のそれぞれはほぼ又は概略同じ膜厚であることを特徴とする請求項７に記載の表示装置。
前記幅狭部と前記幅広部とで前記薄膜配線パターンの膜厚が均一であることを特徴とする請求項７に記載の表示。
【請求項９】
前記幅狭部と前記幅広部との配置に規則性を有することを特徴とする請求項７又は８に記載の表示装置。
【請求項１０】
前記第２の表示装置用基板の内面に対向電極と複数色のカラーフィルタを有することを特徴とする請求項７、８又は９の何れかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置用基板とその製造方法、及びこの基板を用いた表示装置に係り、特にインクジェット法を用いて形成した薄膜配線を有する表示装置用のアクティブ・マトリクス基板に好適なものである。
【背景技術】
【０００２】
画素ごとに点灯を制御する、所謂アクティブ・マトリクス方式の平板（フラットパネル）型表示装置では、薄膜トランジスタ等のスイッチング素子（以下、薄膜トランジスタで説明）とこの薄膜トランジスタで駆動される画素電極を有する多数の画素を絶縁基板上に行および列にマトリクス状に配置して構成される。そして、マトリクス配置された多数の薄膜トランジスタを行毎に選択する走査信号を供給する複数のゲート配線と、選択されたゲート配線に接続した薄膜トランジスタに表示データを供給する複数のデータ配線とは、上記行および列に対応してマトリクス状に交差配置される。これらの配線は、所謂薄膜配線と称される。そして、この各薄膜配線（ゲート配線とデータ配線）の交差部のそれぞれに画素が配置されている。なお、表示装置によっては、ゲート配線とデータ配線の他に当該表示装置の表示方式に応じて必要な薄膜配線を有するものがある。以下の説明は、このような薄膜配線にも同様に適用できる。
【０００３】
上記のゲート配線やデータ配線は、ホトリソグラフィー工程（以下、ホトリソ工程と称する）で形成するのが一般的であったが、近年、インクジェットを用いた配線形成方法が提案されている。このインクジェットを用いた配線技術は、例えば「非特許文献１」に記載されている。また、「特許文献１」には、基板面にバンクで溝を形成し、この溝にインクジェット法で薄膜材料液を充填して薄膜を形成する成膜技術が開示されている。
【非特許文献１】「日経エレクトロニクス」（２００２．６．１７発行、６７頁から７８頁）
【特許文献１】特開２０００−３５３５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
表示装置を構成する絶縁基板上に、特に幅の狭い薄膜配線を形成する場合には、上記の非特許文献１の７８頁に記載されるように、配線形成部を親液化したり、あるいは配線形成部に溝を設けるといった絶縁基板側を事前処理している。
【０００５】
上記の従来技術において、絶縁基板の配線形成部を親液化するものでは、配線材料インクを多く盛り込むことが難しいため、十分な膜厚の薄膜配線を形成することが困難である。そのため、配線の低抵抗化や配線容量の低減は難しく、画面サイズの拡大化を制限する要因の一つとなっている。また、絶縁基板の配線形成部に溝を設けるものでは、インク液滴の大きさ、インク滴下位置のばらつき等により、配線形成部の溝を大きくする必要があるため、溝の幅を太くせざるを得ず基板面での配線占有率が高くなる。その結果、高精細な回路配線を実現し、高開口率による低消費電力の液晶パネルで構成した表示装置を得ることが困難である。
【０００６】
特に、薄膜トランジスタに走査信号やデータ信号を供給するためのゲート配線やデータ配線等の薄膜配線は真空成膜装置やホトリソ装置を用いたパターニングで形成する方法が広く採用されている。そして、これらの薄膜配線の膜厚は絶縁基板内において、例えば±５％と言った均一性が要求されていた。
【０００７】
このような薄膜配線を上記のような真空成膜装置やホトリソ工程を用いない手法、すなわち脱真空プロセスの一つの候補が前記したインクジェット方式の採用である。インクジェット方式は、必要なところに必要な配線パターンを形成するのに適した成膜方法である。しかし、絶縁基板の上に配線材料インクをインクジェット方式で滴下塗布して形成した薄膜配線は、その膜厚が配線材料インクの塗布幅によって異なり、上記したような±５％と言った均一性を確保することは難しい。
【０００８】
基板上に同じ接触角の液体を隣接した位置に異なる量で滴下し、当該滴下した液体間を接続すると、少ない量で滴下された方が多い量で滴下された方に流動する。そのため、インクジェット方式で異なる幅のパターンを有する配線を形成すると、幅の広い配線部分の膜厚は厚くなり、幅の狭い配線部分の膜厚は薄くなってしまう。液体の盛り込み量は、インクを滴下する部分の幅によって規定される。インクジェット方式を用いた薄膜配線の形成方法の一つとして、基板上に所要の形状と幅を有する溝を形成し、この溝に配線材料インクを滴下する方法が提案されている。
【０００９】
このようなことから、インクジェット方式を用いて、微細配線を必要な膜厚で均一に形成することは困難である。特に、インクジェット方式で表示装置用の基板に形成する配線等の電極を微細に形成することは難しい。インクジェット方式でこのような配線等の電極を形成するには、配線幅を広くしなければならない。配線幅を広くすると、所謂開口率が低下する。その結果、高品質で高輝度の表示装置を得ることが困難となる。
【００１０】
本発明の目的は、所要の膜厚で均一な膜厚の薄膜配線をインクジェット方式で形成した表示装置用基板とその製造方法を提供することにある。また、本発明の他の目的は、この表示装置用基板を用いた表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記本発明の目的を達成するために、本発明の表示装置用基板は、ガラス等の絶縁基板（以下、単に基板と称する）上に塗布した樹脂膜に薄膜配線パターンの溝を設け、該溝の長手方向に沿って幅広の部分と幅狭の部分を交互に設ける。幅広の部分の大きさは幅狭の部分と共に所要の膜厚を得るための配線材料インクの接触角による最大盛り込み量に応じて決定する。
【００１２】
また、前記樹脂膜に形成した前記溝の底面部は配線材料インクに対して親液性を持たせ、前記樹脂膜の他の表面は撥液性とした。前記溝の底面部には該溝の内壁を含ませることもできる。
【００１３】
上記本発明の他の目的を達成するために、本発明の表示装置を構成する表示装置用基板上に、データ配線と、この交差する複数のゲート配線と、各交差部に形成された薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置してなり、ゲート配線とデータ配線の少なくとも一方の薄膜配線を上記の配線材料インクの滴下で形成した。
【００１４】
なお、幅狭の部分の配線幅は変えずに幅広の部分を設け、この幅広の部分を結ぶ直線の内側に画素電極を設けるのが一般的な構成であるが、幅広の部分と幅狭の部分の外形に沿った画素電極の外形とすることで、開口率を向上させることができる。
【発明の効果】
【００１５】
本発明により、インクジェット方式を用いて、微細配線を必要な膜厚で均一に形成することができ、特に、表示装置用の基板に形成する配線等の微細な電極の形成に適用することで、高品質で高輝度の表示装置を実現することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。先ず、本発明の基本構成を説明する。
【００１７】
図１は、基板上に所要の形状と幅を有する溝を形成し、この溝に配線材料インクを滴下する方法を説明する模式図である。ここでは、アクティブ・マトリクス型表示装置の基板に形成するゲート配線を例としている。図１（a）は基板に形成したゲート配線パターン８０とゲート電極部パターン８０aに倣って形成された溝４にインクジェット装置のノズルから配線材料インク３を滴下した直後の状態を示す。溝４の底面部を親液性とし、その他の部分を撥液性とすることができる。
【００１８】
ここでは、幅広であるゲート配線パターン８０に倣って形成された溝４にインクを滴下する。配線材料インク３は未だ滴下した後の低粘度状態にあるものとして示す。滴下された配線材料インク３は隣接するインク滴と連結すると共に、図１（ｂ）に矢印で示したように、インク３は溝４の中をゲート配線パターン８０では相互に連結し、側からゲート電極部パターン８０aに漸次濡れ広がる。そして、図１（ｃ）に示したように、溝４の中を満たして連続した状態となる。このとき、溝４に滴下する配線材料インク３の量は、ゲート配線パターン８０とゲート電極部パターン８０aとなる薄膜の膜厚を満足する量になるように決める。
【００１９】
図２は、溝の幅と膜厚を実験で求めた結果の説明図で、ゲート配線（ゲート電極も含む）を模擬したテスト用の配線パターンの溝を用いて実験したものであり、図２（ａ）に示す１画素分のパターンが図２（ｂ）のように繰り返し配列されているものである。ここで図２（ａ）に示した１画素分のパターンにおいて、そのＡ、Ｂ、Ｃのパターン幅を測定した。パターン幅（溝幅）はＡ、Ｂ、Ｃの順に細くなっており、その時の膜厚を図２（ｃ）に示す。図２（ｃ）に示すように、パターン幅が細くなるに従い、膜厚が薄くなっている。また、膜厚の分布は、同じパターン幅の個所においては、±５％以内に入っている。また、図２（d）は溝の幅と膜厚の関係を示す。図２（d）に示されたように、溝の幅と膜厚は比例関係にある。なお、ここでの膜厚は、乾燥又は焼成後で固化した状態での薄膜の厚みである。本発明は、この様な知見に基づいてなされたものであり、以下、本発明の実施例を説明する。
【実施例１】
【００２０】
図３は、本発明の実施例１を説明する模式図である。実施例１は表示装置用基板に形成されるゲート配線に本発明を適用したものである。ゲート配線は、後述するゲートドライバ（走査線駆動回路）からの走査信号を印加されるもので、各画素（カラー表示では各副画素）ごとに、その薄膜トランジスタのゲート電極が突出して形成される。図３では、ゲート配線パターンに対応する部分の溝パターン８０とゲート電極に対応する部分の溝パターン８０aとで構成される溝４で形成される。幅広部の溝パターン８１は、ゲート配線に沿って等間隔に配置される。
【００２１】
実施例１では、ゲート配線パターンに対応する部分の溝パターン８０に沿って幅広部８１が幅狭部８２を介在して形成してある。そして、この幅広部８１に配線材料インク３を滴下する（図３（a））。このときの配線材料インク３の滴下位置及び滴下量は最終的なゲート配線およびゲート電極となる薄膜の膜厚に応じて決める。滴下されたインク３は溝４中を流動して、幅広部８１間の溝パターン８０を満たすと共に幅狭部の溝パターン８０aに至る（図３（b））。幅広部８１の溝パターン８０と幅狭部の溝パターン８０aの底面部（溝の内壁を含んでもよい）を親液性とし、その他の部分は撥液性とする。以下の各実施例においても同様である。
【００２２】
実施例１により、幅広部の溝パターン８１の大きさを設定することで、インクの滴下量（盛り込み量）を任意に選択できるため、溝パターン８０aまで流動して薄膜となるインク量を選択でき、所要の膜厚で均一な膜厚の薄膜配線を形成した表示装置用基板を得ることが可能となる。
【実施例２】
【００２３】
図４は、本発明の実施例２を説明するための従来技術と比較して示す平面図である。実施例２は表示装置用基板に形成されるゲート配線とデータ配線とに本発明を適用したものである。この表示装置用基板はアクティブ・マトリクス基板（薄膜トランジスタ基板、ＴＦＴ基板、以下単に基板）である。図４（a）は従来技術を、図４（b）は本発明の実施例２を示す。図４（a）と図４（b）において、基板の内面には、多数のゲート配線８と多数のデータ配線１０が互いに交叉して配置される。ゲート配線８から突出させてゲート電極８aが形成されている。データ配線１０からはドレイン電極１０aが突出して形成されている。ドレイン電極１０aと同層で、このドレイン電極１０aとは所定間隔をもってソース電極１０bが形成されている。図示しないが、ゲート電極８aの上層でドレイン電極およびソース電極１０bの下層には半導体層（能動層）を有している。ソース電極１０bには画素電極４０が接続されている。
【００２４】
実施例２では、図４（b）に示すように、ゲート配線８が図３で説明したものと同様の溝パターンで形成した幅広部８１aと幅狭部８２aを有している。そして、データ配線１０にも、同様に幅広部１０１aと幅狭部１０２aを有している。図４（a）との比較で示したように、実施例２のゲート配線８は、インク滴下位置に幅広部８１aを形成し、ゲート電極８aを除く他の部分を幅狭部８２aに形成してある。そして、データ配線１０にも、インク滴下位置に幅広部１０１aを形成し、ドレイン電極１０aを除く他の部分を幅狭部１０２aに形成してある。
【００２５】
図５は、図４（b）を拡大して示す実施例２の詳細な説明図である。幅広部８１aと幅狭部８２aのそれぞれが全て同じサイズとして、ゲート配線８に設ける幅広部８１a間の間隔Ｄ１はゲート電極８aの無い部分では等間隔で、ゲート電極８aの有る部分では当該ゲート電極８aの形成部分との間の間隔Ｄ２は間隔Ｄ１よりも短くしてある（Ｄ１＞Ｄ２）。データ配線１０についても同様で、幅広部１０１a間の間隔Ｄ３はドレイン電極１０aの無い部分では等間隔で、ドレイン電極１０aの有る部分では当該ドレイン電極１０aの形成部分との間の間隔Ｄ４は間隔Ｄ３よりも短くしてある（Ｄ３＞Ｄ４）。
【００２６】
なお、幅広部部８１a、幅狭部８２a、およびゲート電極８aは、それぞれ線幅に応じた膜厚になる可能性はある。従って、上記図５の実施例において、Ｄ１＝Ｄ２、Ｄ３＝Ｄ４であってもよい場合もある。
【００２７】
このように幅広部と幅狭部を配置することで、所要の膜厚で、かつ均一な膜厚のゲート配線８とデータ電極１０をインクジェット方式で精細に形成することができる。このようにして配線を形成した基板を用いることで、高品質の表示装置が得られる。
【実施例３】
【００２８】
図６は、本発明の実施例３を説明するための平面図である。実施例３は、実施例２の構成に新規なゲート電極の形状を付加したものである。したがって、実施例２と共通する部分の説明は省略する。実施例３では、図６に丸で囲んだ部分に示したように、ゲート電極８aの先端に幅広部８３aを設けてある。幅広部８３aは、この幅広部８３aのパターンに倣った溝を形成し、その溝にもインクを滴下することで得られる。
【００２９】
実施例３により、前記実施例２の効果に加え、ゲート電極の膜厚もより均一化できることから、その上層に成膜する半導体層もより均一に成膜されるため、薄膜トランジスタを均一な特性とすることができる。このようにして配線を形成した基板を用いることで、高品質の表示装置が得られる。
【実施例４】
【００３０】
図７は、本発明の実施例４を説明するための平面図である。実施例４では、データ配線１０に幅広部１０１aを設けたことによる開口率の低下を、画素電極４０の辺縁をデータ配線１０の幅狭部１０２aに近接した突出形状部４０aを形成することで抑制するものである。なお、このような突出形状部４０aをゲート線８にも適用可能である。
【００３１】
実施例４により、前記実施例２の効果に加え、開口率を向上できる。このようにして配線を形成した基板を用いることで、高品質の表示装置が得られる。
【実施例５】
【００３２】
図８は、本発明の実施例５を説明するための平面図である。実施例５は、ゲート電極８の端子部への引出線９にも当該ゲート線引出線９に幅広部９１aを設けたものである。従って、ゲート線引出線９は幅広部９１aと幅狭部９２aを交互に形成したものとなる。幅広部９１aと幅狭部９２aの配置、大きさはゲート線引出線９に求められる電気特性によって決める。
【００３３】
実施例５により、ゲート線引出線を均一な膜厚で形成でき、前記各実施例の効果に加え、ゲートドライバからゲート線の端部に至るまで、所望の電気特性を得ることができる。そして、このような配線を形成した基板を用いることで、高品質の表示装置が得られる。実施例５は、データ配線の引出線にも適用できる。
【００３４】
以上の各実施例の構成は、相互に、かつ選択的に組み合わせることが可能であり、実施例１乃至実施例５の配線を形成した表示装置用基板を用いることで、高品質の表示装置をえることができる。以下、本発明による表示装置の実施例を液晶表示装置に適用したものを実施例６として説明する。
【実施例６】
【００３５】
図９は、本発明による表示装置用基板を一方の基板とし他方の基板であると共に示す本発明の表示装置の断面図である。実施例６の表示装置は、薄膜トランジスタと画素電極を有する多数の画素をマトリクス状に配置した第１の表示装置用基板（ＴＦＴ基板）４２と、このＴＦＴ基板４２に間隙を持って貼り合せた第２の表示装置用基板（カラーフィルタ基板、第２の基板、ＣＦ基板）４３と、ＴＦＴ基板４２とＣＦ基板４３の間に液晶を挟持して構成される。
【００３６】
ＴＦＴ基板４２は、ガラスを好適とする基板１の内面に形成したゲート配線用の溝を形成した透明な樹脂膜２、ゲート配線８、窒化シリコン（ＳｉＮ）膜２０、真性半導体２１ｂとＮ型半導体２１aからなる半導体層２１、窒化シリコン（ＳｉＮ）膜２０上に絶縁材で形成したデータ配線用の溝を形成した透明な樹脂膜１１０、データ配線１０、保護膜２３、樹脂膜１１０及びデータ配線１０上に形成した画素電極用の溝を形成した樹脂膜１２０、ＩＴＯを好適とする透明画素電極４０、ＴＦＴ基板側配向膜２４を有する。
【００３７】
薄膜トランジスタはゲート配線８から延びるゲート電極８a、半導体層２１、データ配線１０から延びるドレイン電極１０aおよび画素電極に接続するソース電極１０bで構成される。なお、ドレイン電極１０aとソース電極１０bとは表示動作中に入れ替わるが、ここでは混乱をさけるため、上記のように固定した表記で説明する。
【００３８】
ＣＦ基板４３は、ガラスを好適とする基板２５の内面にブラックマトリクス２７で区画したカラーフィルタ２６を有し、その上層に保護膜２８、透明共通電極４１、ＣＦ基板側配向膜２９を有する。そして、このＣＦ基板４３をＴＦＴ基板４２に貼り合せ、その貼り合せ間隙に液晶層３０を挟持し、ＴＦＴ基板４２の外面に偏光板３１を積層し、ＣＦ基板４３の外面に偏光板３２を積層して構成される。
【００３９】
なお、実施例６に示した表示装置では、ゲート配線８、データ配線１０、画素電極４０をインクジェット方式で形成してある。ゲート配線８とデータ配線１０の形成については、前記した各実施例に記述してある。なお、画素電極４０は、当該画素電極の形成領域の複数箇所にインクを滴下して形成することができる。
【００４０】
配線材料インクとしては、銀ペースト（Ａｇペースト）が好適であるが、この他にＣｕ、Ａｕやこれらの合金等を含有するものが使用可能である。インクの形態も金属微粒子を溶媒に分散させたものや金属錯体としたもの、またそれらを組み合わせたものでも良い。また、ＮｉやＣｏ等の配線材料インクを前述のＡｇやＣｕ配線のキャップメタルとして積層してゲート配線８を形成しても良い。
【００４１】
インクジェット装置を用いる薄膜配線の形成では、配線材料インクとして例えばＡｇペーストをノズルから吐出して基板上に形成した配線等のパターンを倣った溝内に滴下し、該溝内に濡れ広がらせた後、該基板を焼成し、配線材料インク３に含まれる溶媒、樹脂成分を蒸発させ、Ａｇ粒子同士を融着させる。
【００４２】
ゲート配線８およびゲート電極８aを形成後、プラズマＣＶＤ装置にてゲート絶縁層２０となるＳｉＮ膜を成膜し、その上に真性半導体（非晶質Ｓｉ）２１bとＮ型半導体(非晶質Ｓｉ)２１aからなる半導体層２１を成膜する。例えば、ゲート絶縁層２０の膜厚は３５０ｎｍ、真性半導体とＮ型半導体の膜厚はそれぞれ１４０ｎｍ、４０ｎｍとする。ここで、ホトリソ工程を用いて、半導体層２１（真性半導体とＮ型半導体の積層）をエッチング（フッ素系ガス使用）でパターン加工する。
【００４３】
続いて、データ配線１０をゲート配線８と同じように、樹脂に溝を形成して配線材料インク３をインクジェット装置により滴下塗布し、ドレイン電極１０aおよびソース電極１０bを形成する。次に、形成したドレイン電極１０aとソース電極１０ｂのパターンをマスクとして、Ｎ型半導体２１aをドライエッチングでパターン加工する。さらに、プラズマＣＶＤ装置を用いてＳｉＮの保護膜２３を３５０ｎｍの厚さで成膜する。
【００４４】
透明画素電極４０も前記ゲート配線８、データ配線１０と同様に、樹脂膜に溝１２０を形成した後、スズ添加酸化インジウム（ＩＴＯ）をインク材料化して、インクジェット装置により、画素電極用バンク１２０内に滴下塗布する。こうして、液晶表示装置のＴＦＴ基板が作製される。この場合は、配線よりも画素の面積が広いので、画素電極形成領域の複数箇所にインクを滴下する。
【００４５】
一方、対向基板であるＣＦ基板４３は、基板２５上にスパッタ法によりＣｒ膜を形成後、ホトリソ工程、エッチング工程を経てブラックマトリクス２７を形成する。続いて赤の色料を分散したレジストをスピンコートで１．５μｍの厚さで塗布し、ホトリソ工程によりカラーフィルタ２６の赤を形成する。緑、青も同様の工程を繰り返すことで赤、緑、青３色のカラーフィルタ２６を形成する。
【００４６】
さらに、アクリル樹脂による保護膜２８を厚さ２μｍで形成後、ＩＴＯ膜を厚さ１５０ｎｍにスパッタ成膜することで共通電極４１が形成される。こうして、対向基板４３が作製される。カラーフィルタの赤、緑、青はホトリソ工程によらず、インクジェット法や各種印刷法で形成しても良い。なお、上記の寸法は、あくまで一例である。
【００４７】
以上の工程で作製したＴＦＴ基板４２およびＣＦ基板４３にはさらに、配向膜２４、配向膜２９を塗布し、ラビング等による配向制御能付与、スペーサビーズの分散等のセルギャップ規制部材を介してＴＦＴ基板４２とＣＦ基板４３を貼り合わせ、液晶層３０を封入する。そして、偏光板３１、３２の貼り付けといった工程を経て液晶パネルが完成する。この液晶パネルに周辺回路等を接続し、バックライトの設置、ケースによる一体化を行って液晶表示装置が組み立てられる。
【００４８】
実施例６により、幅が狭く所要の膜厚を均一にもつゲート配線やデータ配線が形成でき、画素領域の高開口率化、ゲート配線８の低抵抗化、低容量化が実現でき、高開口率で低消費電力の液晶表示装置を提供できる。
【００４９】
図１０は、本発明を適用したＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。なお、図１０にはバックライトの図示は省略してある。ＴＦＴ基板４２には、ゲート配線８、データ配線１０がマトリクス状に設けられ、表示領域ＡＲを構成している。図１０には、カラーフィルタ基板（ＣＦ基板）側に形成する共通透明電極（対向電極）７も示してある。ゲート配線８はゲートドライバ（走査線駆動回路）５０で駆動される。また、データ配線１０はデータドライバ（データ線駆動回路）６０で駆動される。
【００５０】
ゲートドライバ５０とデータドライバ６０には、表示制御回路８０からのタイミング信号、表示データ信号が供給されるとともに、電源回路７０から所要の電圧が印加される。表示制御回路８０は外部信号源９０から表示信号を受けて上記のタイミング信号、表示データ信号を生成する。ＣＦ基板に有する共通電極７には、ＴＦＴ基板４２に設けた接続端子Ｖｃｏｍを介して共通電極電圧が供給される。共通電極７はライン状であるように図示したが、ベタ成膜されるのが一般的である。
【００５１】
以上説明した表示装置用基板は液晶表示装置用のＴＦＴ基板の配線形成のみに適用されるものではなく、有機ＥＬパネル、その他の同様な表示装置のパネルや他の電子装置の配線形成基板にも適用可能である。
【図面の簡単な説明】
【００５２】
【図１】基板上に所要の形状と幅を有する溝を形成し、この溝に配線材料インクを滴下する方法を説明する模式図である。
【図２】溝の幅と膜厚を実験で求めた結果の説明図である。
【図３】本発明の実施例１を説明する模式図である。
【図４】本発明の実施例２を説明するための従来技術と比較して示す平面図である。
【図５】図４（b）を拡大して示す実施例２の詳細な説明図である。
【図６】本発明の実施例３を説明するための平面図である。
【図７】本発明の実施例４を説明するための平面図である。
【図８】本発明の実施例５を説明するための平面図である。
【図９】本発明による表示装置用基板を一方の基板とし他方の基板であると共に示す本発明の表示装置の断面図である。
【図１０】本発明を適用したＴＦＴ基板の配線と周辺回路を接続した液晶表示装置の構成例を説明するブロック図である。
【符号の説明】
【００５３】
１・・・・基板、２・・・・樹脂膜、３・・・・配線材料インク、４・・・・溝、８・・・・ゲート配線、８a・・・・ゲート電極、１０・・・・データ配線、１０a・・・・ドレイン電極、１０b・・・・ソース電極、２０・・・・ＳｉＮ膜、２１・・・・半導体層、２１ａ・・・・ｎ型半導体、２１ｂ・・・・真性半導体、２３・・・・保護膜、２４・・・・配向膜、２５・・・・基板、２６・・・・カラーフィルタ、２７・・・・ブラックマトリクス、２８・・・・保護膜、２９・・・・配向膜、３０・・・・液晶層、３１…偏光板、３２・・・・偏光板、４０・・・・画素電極、４１・・・・共通電極（対向電極）、４２・・・・ＴＦＴ基板、４３・・・・ＣＦ基板、８０・・・・ゲート配線パターン、８０a・・・・ゲート電極部パターン、８１a・・・・幅広部、８２a・・・・幅狭部、１０１a・・・・幅広部、１０２a・・・・幅狭部。
【図１】
2006208750.tif 000003
【図２】
2006208750.tif 000004
【図３】
2006208750.tif 000005
【図４】
2006208750.tif 000006
【図５】
2006208750.tif 000007
【図６】
2006208750.tif 000008
【図７】
2006208750.tif 000009
【図８】
2006208750.tif 000010
【図９】
2006208750.tif 000011
【図１０】
2006208750.tif 000012