(57)【要約】【課題】出力電流の電流値を均一にする。【解決手段】トランジスタＴ１０１ＬおよびＴ１０１ＲＡ（Ｔ１０１ＲＢ）で構成されたカレントミラー回路によって基準電流Ｉｒｅｆに応じたドレイン電流ＩｄｒｓをトランジスタＴ１０４Ａ，Ｔ１０４Ｂに流す。差動増幅回路Ｄ１０３Ａ（Ｄ１０３Ｂ）とトランジスタＴ１０４Ａ（Ｔ１０４Ｂ）で構成された負帰還回路によりトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきに対応したバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを生成する。ゲート線Ｇ１０４の電位は、このバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを線形補間した値になる。このゲート線Ｇ１０４の電位の傾きによってトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきを補償することによって出力電流Ｉｏｕｔの電流値を均一にする。【選択図】図１
2006201761.tif 000002
【特許請求の範囲】
【請求項１】
第１の電流を入力または出力する第１の入出力部と、
前記第１の入出力部と第１の基準ノードとの間に接続される第１のバイアス電圧生成用トランジスタと、
第２の電流を入力または出力する第２の入出力部と、
前記第２の入出力部と前記第１の基準ノードとの間に接続される第２のバイアス電圧生成用トランジスタと、
出力電流が入力または出力される出力ノードと前記第１の基準ノードとの間に接続されるＫ個（Ｋは自然数）の駆動トランジスタと、
前記第１のバイアス電圧生成用トランジスタのゲート，前記Ｋ個の駆動トランジスタの各々のゲート，および前記第２のバイアス電圧生成用トランジスタのゲートが順番に接続される第１のゲート線と、
第１の電圧を受ける第１の電圧供給ノードと、
前記第１の入出力部と前記第１のバイアス電圧生成用トランジスタとの第１の相互接続ノードにおける第２の電圧の電圧値と前記第１の電圧供給ノードが受ける第１の電圧の電圧値との差に応じた電圧値を有する第３の電圧を出力する第１の差動増幅回路と、
第４の電圧を受ける第２の電圧供給ノードと、
前記第２の入出力部と前記第２のバイアス電圧生成用トランジスタとの第２の相互接続ノードにおける第５の電圧の電圧値と前記第２の電圧供給ノードが受ける第４の電圧の電圧値との差に応じた電圧値を有する第６の電圧を出力する第２の差動増幅回路とを備え、
前記第１のバイアス電圧生成用トランジスタは、
前記第１の差動増幅回路によって出力された第３の電圧をゲートに受け、
前記第２のバイアス電圧生成用トランジスタは、
前記第２の差動増幅回路によって出力された第６の電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項２】
請求項１において、
第２の基準ノードと基準電流が入力または出力される入出力ノードとの間に接続され、ゲートとドレインとが接続される設定用トランジスタを、さらに備え、
前記第１の入出力部は、
前記第２の基準ノードと前記第１の相互接続ノードとの間に接続され、ゲートが前記設定用トランジスタのゲートに接続される第１の供給用トランジスタを含み、
前記第２の入出力部は、
前記第２の基準ノードと前記第２の相互接続ノードとの間に接続され、ゲートが前記設定用トランジスタのゲートに接続される第２の供給用トランジスタを含む、
ことを特徴とする電流駆動装置。
【請求項３】
請求項２において、
前記設定用トランジスタ，前記第１および第２の供給用トランジスタの各々は、カスコード接続されている、
ことを特徴とする電流駆動装置。
【請求項４】
請求項１において、
第３の電流を入力または出力する第３の入出力部と、
前記第３の入出力部と前記第１の基準ノードとの間に接続される第３のバイアス電圧生成用トランジスタと、
第７の電圧を受ける第３の電圧供給ノードと、
前記第３の入出力部と前記第３のバイアス電圧生成用トランジスタとの第３の相互接続ノードにおける第８の電圧の電圧値と前記第３の電圧供給ノードが受ける第７の電圧の電圧値との差に応じた電圧値を有する第９の電圧を出力する第３の差動増幅回路とを、さらに備え、
前記第１のゲート線は、
前記第１のバイアス電圧生成用トランジスタのゲート，先頭からＨ番目（Ｈは自然数：１≦Ｈ≦Ｋ−１）までのＨ個の前記駆動トランジスタの各々のゲート，前記第３のバイアス電圧生成用トランジスタのゲート，（Ｈ＋１）番目からＫ番目までの（Ｋ−Ｈ）個の前記駆動トランジスタの各々のゲート，および前記第２のバイアス電圧生成用トランジスタのゲートが順番に接続され、
前記第３のバイアス電圧生成用トランジスタは、
前記第３の差動増幅回路によって出力された第９の電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項５】
請求項１において、
前記Ｋ個の駆動トランジスタと前記出力ノードとの間に接続されるＫ個の出力電圧制限用トランジスタと、
前記Ｋ個の出力電圧制限用トランジスタの各々のゲートが接続される第２のゲート線とをさらに備え、
前記第２のゲート線は、所定の電圧値を有する制限電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項６】
請求項５において、
前記第１の相互接続ノードと前記第１のバイアス電圧生成用トランジスタとの間に接続される第１の電圧制限用トランジスタと、
前記第２の相互接続ノードと前記第２のバイアス電圧生成用トランジスタとの間に接続される第２の電圧制限用トランジスタとをさらに備え、
前記第２のゲート線は、
前記第１の電圧制限用トランジスタのゲート，前記Ｋ個の出力電圧制限用トランジスタのゲート，前記第２の電圧制限用トランジスタのゲートが順番に接続される、
ことを特徴とする電流駆動装置。
【請求項７】
請求項６において、
第３の電流を入力または出力する第３の入出力部と、
前記第３の入出力部と前記第１の基準ノードとの間に直列に接続される第１および第２のカスコードトランジスタとをさらに備え、
前記第１のカスコードトランジスタは、
前記第３の入出力部と前記第２のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続され、
前記第２のカスコードトランジスタは、
前記第１のカスコードトランジスタと前記第１の基準ノードとの間に接続され、ゲートとドレインとが接続され、
前記第２のゲート線は、
前記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項８】
請求項７において、
前記第１および第２の電圧供給ノードは、
前記第１のカスコードトランジスタのゲートに発生した第１のゲート電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項９】
請求項５において、
ボルテージフォロー回路をさらに備え、
前記第２のゲート線は、前記ボルテージフォロー回路からの出力を受ける、
こと特徴とする電流駆動装置。
【請求項１０】
請求項９において、
前記第１の相互接続ノードと前記第１のバイアス電圧生成用トランジスタとの間に接続される第１の電圧制限用トランジスタと、
第３の電流を入力または出力する第３の入出力部と、
前記第３の入出力部と前記第１の基準ノードとの間に直列に接続される第１および第２のカスコードトランジスタとをさらに備え、
前記第１のカスコードトランジスタは、
前記第３の入出力部と前記第２のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続され、
前記第２のカスコードトランジスタは、
前記第１のカスコードトランジスタと前記第１の基準ノードとの間に接続され、ゲートとドレインとが接続され、
前記第１の電圧制限用トランジスタのゲートおよび前記ボルテージフォロー回路は、
前記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項１１】
請求項１０において、
前記第２の相互接続ノードと前記第２のバイアス電圧生成用トランジスタとの間に接続される第２の電圧制限用トランジスタと、
第４の電流を入力または出力する第４の入出力部と、
前記第４の入出力部と前記第１の基準ノードとの間に直列に接続される第３および第４のカスコードトランジスタとをさらに備え、
前記第３のカスコードトランジスタは、
前記第４の入出力部と前記第４のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続され、
前記第４のカスコードトランジスタは、
前記第３のカスコードトランジスタと前記第１の基準ノードとの間に接続され、ゲートとドレインとが接続され、
前記第２の電圧制限用トランジスタのゲートは、
前記第３のカスコードトランジスタのゲートに発生する第２のゲート電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項１２】
請求項１１において、
前記第１の電圧供給ノードは、
前記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受け、
前記第２の電圧供給ノードは、
前記第３のカスコードトランジスタのゲートに発生する第２のゲート電圧を受ける、
ことを特徴とする電流駆動装置。
【請求項１３】
請求項１において、
前記Ｋ個の駆動トランジスタと前記出力ノードとの間に接続されるＫ個のスイッチトランジスタと、
前記Ｋ個のスイッチトランジスタと一対一で対応するＫ個の制御部と、
所定の電圧値を有する制限電圧を受ける第２のゲート線とを備え、
前記Ｋ個の制御部の各々は、
第１のモードと第２のモードとを有し、且つ、前記第２のゲート線に接続される第１の端子と、前記第１の基準ノードに接続される第２の端子とを含み、
第１のモードでは、前記第１の端子における電圧を当該制御部に対応するスイッチトランジスタのゲートに与え、
第２のモードでは、前記第２の端子における電圧を当該制御部に対応するスイッチトランジスタのゲートに与える、
ことを特徴とする電流駆動装置。
【請求項１４】
請求項２において、
前記第１の供給用トランジスタは、Ｐ個（Ｐは自然数）の電流電圧変換用トランジスタによって構成され、
前記Ｐ個の電流電圧変換用トランジスタは、
前記第２の基準ノードと前記第１の相互接続ノードとの間に並列に接続され、
前記Ｐ個の電流電圧変換用トランジスタの各々は、
前記設定用トランジスタのゲートに発生するゲート電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項１５】
請求項１４において、
前記Ｐ個の電流電圧変換用トランジスタのうちＮ個（Ｎは自然数：Ｎ≦Ｐ）の電流電圧変換用トランジスタを選択する制御部と、
前記制御部によって選択されたＮ個の電流電圧変換用トランジスタの各々において、当該電流電圧変換用トランジスタを前記第１の相互接続ノードに接続する接続部とを、さらに備える、
ことを特徴とする電流駆動装置。
【請求項１６】
請求項２において、
前記設定用トランジスタは、Ｐ個（Ｐは自然数）の電流電圧変換用トランジスタによって構成され、
前記Ｐ個の電流電圧変換用トランジスタは、
前記第２の基準ノードと前記入出力ノードとの間に並列に接続され、
前記Ｐ個の電流電圧変換用トランジスタの各々は、
ゲートとドレインとが接続され、
前記第１および第２の供給用トランジスタの各々は、
前記Ｐ個の設定用トランジスタのゲートに発生するゲート電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項１７】
請求項１６において、
前記Ｐ個の電流電圧変換用トランジスタのうちＮ個（Ｎは自然数：Ｎ≦Ｐ）の電流電圧変換用トランジスタを選択する制御部と、
前記制御部によって選択されたＮ個の電流電圧変換用トランジスタの各々において、当該電流電圧変換用トランジスタのゲートとドレインとを接続する接続部とを、さらに備え、
前記第１および第２の供給用トランジスタの各々は、
前記接続部によってゲートとドレインとが接続されたＮ個の電流電圧変換用トランジスタの各々のゲートに発生するゲート電圧をゲートに受ける、
ことを特徴とする電流駆動装置。
【請求項１８】
請求項１５において、
前記Ｐ個の電流電圧変換用トランジスタのうち前記制御部が選択すべきトランジスタの個数を示す情報を記憶する記憶部を、さらに備え、
前記制御部は、
前記記憶部に記憶された情報に従って、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項１９】
請求項１８において、
前記記憶部は、
複数のヒューズを含み、
前記制御部は、
条件固定モードとエミュレートモードとを有し、
前記条件固定モードになると、
前記複数のヒューズの切断状態に応じて、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択し、
前記エミュレートモードになると、
前記複数のヒューズの切断状態をエミュレートすることによって、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項２０】
請求項１７において、
前記Ｐ個の電流電圧変換用トランジスタのうち前記制御部が選択すべきトランジスタの個数を示す情報を記憶する記憶部を、さらに備え、
前記制御部は、
前記記憶部に記憶された情報に従って、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項２１】
請求項２０において、
前記記憶部は、
複数のヒューズを含み、
前記制御部は、
条件固定モードとエミュレートモードとを有し、
前記条件固定モードになると、
前記複数のヒューズの切断状態に応じて、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択し、
前記エミュレートモードになると、
前記複数のヒューズの切断状態をエミュレートすることによって、前記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する、
ことを特徴とする電流駆動装置。
【請求項２２】
請求項２において、
前記設定用トランジスタ，第１の供給用トランジスタ，および第２の供給用トランジスタの各々は、複数のトランジスタによって構成され、
前記設定用トランジスタを構成する複数のトランジスタ，前記第１の供給用トランジスタを構成する複数のトランジスタ，および前記第２の供給用トランジスタを構成する複数のトランジスタは、１つのチップ上に均一に分布する、
ことを特徴とする電流駆動装置。
【請求項２３】
請求項１に記載の電流駆動装置と、
外部から入力された表示データに応じて、前記電流駆動装置によって出力されたＫ個の出力電流のうちＸ個（Ｘは自然数：Ｘ≦Ｋ）の出力電流を選択する選択部と、
前記選択部によって選択されたＸ個の出力電流を合計した電流が駆動電流として出力される駆動電流出力端子とを備え、
前記表示データは、階調レベルを示す、
ことを特徴とするデータドライバ。
【請求項２４】
請求項２３に記載のデータドライバと、
前記データドライバによって出力された駆動電流によって駆動する表示パネルとを備える
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流駆動装置に関するものであり、特に、有機ＥＬ（Electro Luminescence）パネルなどの表示用ドライバ等として利用する電流駆動装置に関する。
【背景技術】
【０００２】
＜従来の電流駆動装置の構成＞
従来の電流駆動装置２０の全体構成を図１１に示す。従来の電流駆動装置２０は、入力として外部（例えば、電流源）からの基準電流Ｉｒｅｆを持ち、設定用基準トランジスタＴ２０１Ｌと、供給用基準トランジスタＴ２０１ＲＡ，Ｔ２０１ＲＢと、カスコード接続用トランジスタＴ２０２Ｌ，Ｔ２０２ＲＡ，Ｔ２０２ＲＢと、バイアス電圧生成用トランジスタＴ２０４Ａ，Ｔ２０４Ｂと、Ｋ個（Ｋは自然数）の駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋとを備える。
【０００３】
設定用基準トランジスタＴ２０１Ｌは、電源ノードとカスコード接続用トランジスタＴ２０２Ｌとの間に接続され、ゲートとドレインとが互いに接続される。カスコード接続用トランジスタＴ２０２Ｌは、設定用基準トランジスタＴ２０１Ｌと入出力端子Ｎ２０１との間に接続され、ゲートとドレインとが互いに接続される。
【０００４】
供給用基準トランジスタＴ２０１ＲＡは、電源ノードとカスコード接続用トランジスタＴ２０２ＲＡとの間に接続され、ゲートが設定用基準トランジスタＴ２０１Ｌのゲートに接続される。カスコード接続用トランジスタＴ２０２ＲＡは、供給用基準トランジスタＴ２０１ＲＡとバイアス電圧生成用トランジスタＴ２０４Ａとの間に接続され、ゲートがカスコード接続用トランジスタＴ２０２Ｌのゲートに接続される。バイアス電圧生成用トランジスタＴ２０４Ａは、カスコード接続用トランジスタＴ２０２ＲＡと接地ノードとの間に接続され、ゲートとドレインとが互いに接続される。
【０００５】
供給用基準トランジスタＴ２０１ＲＢは、電源ノードとカスコード接続用トランジスタＴ２０２ＲＢとの間に接続され、ゲートが設定用基準トランジスタＴ２０１Ｌのゲートに接続される。カスコード接続用トランジスタＴ２０２ＲＢは、供給用基準トランジスタＴ２０１ＲＢとバイアス電圧生成用トランジスタＴ２０４Ｂとの間に接続され、ゲートがカスコード接続用トランジスタＴ２０２Ｌのゲートに接続される。バイアス電圧生成用トランジスタＴ２０４Ｂは、カスコード接続用トランジスタＴ２０２ＲＢと接地ノードとの間に接続され、ゲートとドレインとが互いに接続される。
【０００６】
バイアス電圧生成用トランジスタＴ２０４Ａのゲートとバイアス電圧生成用トランジスタＴ２０４Ｂのゲートとは、バイアス電圧配線Ｇ２０４に接続される。バイアス電圧配線Ｇ２０４は、単位長あたりの抵抗値を持ち、配線抵抗Ｒを有している。
【０００７】
駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋの各々は、出力電流Ｉｏｕｔが出力される出力ノードＯＵＴと接地ノードとの間に接続され、各々のゲートはバイアス電圧配線と任意の位置で接続されている。駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋは互いに連続して配置されており、駆動トランジスタＴ２０５−１とＴ２０５−Ｋの配置は、物理的に最も距離が離れた配置になっている。さらに、駆動トランジスタＴ２０５−１とバイアス電圧生成用トランジスタＴ２０４Ａは近傍に配置され、駆動トランジスタＴ２０５−Ｋとバイアス電圧生成用トランジスタＴ２０４Ｂは近傍に配置される。
【０００８】
尚、設定用基準トランジスタＴ２０１Ｌと、供給用基準トランジスタＴ２０１ＲＡ、Ｔ２０１ＲＢと、カスコード接続用トランジスタＴ２０２Ｌ、Ｔ２０２ＲＡ、Ｔ２０２ＲＢと、バイアス電圧生成用トランジスタＴ２０４Ａ、Ｔ２０４Ｂと、駆動トランジスタＴ２０５−１，Ｔ２０５−２からＴ２０５−Ｋは、それぞれ、１つ若しくは複数個のトランジスタで構成される。
【０００９】
＜従来の動作＞
次に、図１１に示した電流駆動装置２０による動作について説明する。
【００１０】
まず、設定用基準トランジスタＴ２０１Ｌ，供給用基準トランジスタＴ２０１ＲＡ、Ｔ２０１ＲＢと，バイアス電圧生成用トランジスタＴ２０４Ａ、Ｔ２０４Ｂによって構成されたカレントミラー回路によって、基準電流Ｉｒｅｆの電流値とバイアス電圧生成用トランジスタＴ２０４Ａのトランジスタ特性（ゲートに受けるゲート電圧の電圧値とドレイン電流の電流値との関係）とに応じた電圧値を有するバイアス電圧ＶｂｉａｓＡがバイアス電圧生成用トランジスタＴ２０４Ａのゲートに発生し、基準電流Ｉｒｅｆの電流値とバイアス電圧生成用トランジスタＴ２０４Ｂのトランジスタ特性とに応じた電圧値を有するバイアス電圧ＶｂｉａｓＢがバイアス電圧生成用トランジスタＴ２０４Ｂのゲートに発生する。
【００１１】
＜ゲート線Ｇ２０４と駆動トランジスタとの関係＞
駆動トランジスタＴ２０５−１と駆動トランジスタＴ２０５−Ｋは物理的に距離が離れており、トランジスタ特性が異なるため同一の電流を流すためのゲート電圧が異なる電圧になることがある。この駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋの各々のトランジスタ特性は、一般的に、線形的にばらつく。
【００１２】
また、バイアス電圧生成用トランジスタＴ２０４Ａを駆動トランジスタＴ２０５−１の近傍に配置し、バイアス電圧生成用トランジスタＴ２０４Ｂを駆動トランジスタＴ２０５−Ｋの近傍に配置すれば、各々のトランジスタのトランジスタ特性がより近くなる。このように配置することにより、駆動トランジスタＴ２０５−１の特性にあった電圧値を有するバイアス電圧ＶｂｉａｓＡおよび駆動トランジスタＴ２０５−Ｋの特性にあった電圧値を有するバイアス電圧ＶｂｉａｓＢを生成することができる。
【００１３】
配線抵抗Ｒを有するゲート線Ｇ２０４の両端にバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢを与えることによって、ゲート線Ｇ２０４の電位は線形補間される。よって、ゲート線Ｇ２０４に接続された駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋの各々には、線形補間されたゲート線Ｇ２０４の電位に応じた電流値を有する出力電流Ｉｏｕｔが流れる。これにより、駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋのトランジスタ特性のばらつきとゲート線の線形的に変化する電位とが相殺される。よって、駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値は均一になる。
【特許文献１】特開２００３−１３１６１７号公報（図３）
【特許文献２】特開２００４−１９８７７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、従来の電流駆動装置では、バイアス電圧生成用トランジスタＴ２０４Ａのゲートとドレインとが接続され、バイアス電圧生成用トランジスタＴ２０４Ｂのゲートとドレインとが接続されている。さらに、バイアス電圧生成用トランジスタＴ２０４Ａのゲートとバイアス電圧生成用トランジスタＴ２０４Ｂのゲートが、配線抵抗Ｒのバイアス電圧配線により接続されている。よって、バイアス電圧ＶｂｉａｓＡの電圧値とバイアス電圧ＶｂｉａｓＢの電圧値とが異なる場合、ゲート線Ｇ２０４にはその電圧値の差に応じた電流ΔＩｄｒが流れてしまう。これにより、例えば、バイアス電圧ＶｂｉａｓＡの電圧値がバイアス電圧ＶｂｉａｓＢの電圧値よりも小さい場合、バイアス電圧生成用トランジスタＴ２０４Ｂには（設定用基準トランジスタＴ２０１ＲＢからのドレイン電流Ｉｄｒｓ）から（ゲート線Ｇ２０４を流れる電流ΔＩｄｒ）を差し引いた電流が流れ、バイアス電圧生成用トランジスタＴ２０４Ａには（設定用基準トランジスタＴ２０１ＲＡからのドレイン電流Ｉｄｒｓ）に（ゲート線Ｇ２０４を流れる電流ΔＩｄｒ）を加えた電流が流れてしまう。
【００１５】
このように、バイアス電圧生成用トランジスタＴ２０４Ａを流れる電流とバイアス電圧生成用トランジスタＴ２０４Ｂを流れる電流との間に誤差が生じることによって、バイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢの電圧値を適切な値に設定することができなくなる可能性があった。
【００１６】
この場合、ゲート線Ｇ２０４の配線抵抗Ｒを大きくすればゲート線Ｇ２０４を流れる電流ΔＩｄｒを小さくすることが可能であるが、駆動トランジスタＴ２０５−１〜Ｔ２０５−Ｋの容量カップリングによる影響が大きくなってしまう。
【課題を解決するための手段】
【００１７】
この発明の１つの局面に従うと、電流駆動装置は、第１の入出力部と、第１のバイアス電圧生成用トランジスタと、第２の入出力部と、第２のバイアス電圧生成用トランジスタと、Ｋ個（Ｋは自然数）の駆動トランジスタと、第１のゲート線と、第１の電圧供給ノードと、第１の差動増幅回路と、第２の電圧供給ノードと、第２の差動増幅回路とを備える。第１の入出力部は、第１の電流を入力または出力する。第１のバイアス電圧生成用トランジスタは、第１の入出力部と第１の基準ノードとの間に接続される。第２の入出力部は、第２の電流を入力または出力する。第２のバイアス電圧生成用トランジスタは、第２の入出力部と上記第１の基準ノードとの間に接続される。Ｋ個（Ｋは自然数）の駆動トランジスタは、出力電流が入力または出力される出力ノードと上記第１の基準ノードとの間に接続される。第１のゲート線は、第１のバイアス電圧生成用トランジスタのゲート，Ｋ個の駆動トランジスタの各々のゲート，および第２のバイアス電圧生成用トランジスタのゲートが順番に接続される。第１の電圧供給ノードは、第１の電圧を受ける。第１の差動増幅回路は、上記第１の入出力部と上記第１のバイアス電圧生成用トランジスタとの第１の相互接続ノードにおける第２の電圧の電圧値と上記第１の電圧供給ノードが受ける第１の電圧の電圧値との差に応じた電圧値を有する第３の電圧を出力する。第２の電圧供給ノードは、第４の電圧を受ける。第２の差動増幅回路は、上記第２の入出力部と上記第２のバイアス電圧生成用トランジスタとの第２の相互接続ノードにおける第５の電圧の電圧値と上記第２の電圧供給ノードが受ける第４の電圧の電圧値との差に応じた電圧値を有する第６の電圧を出力する。第１のバイアス電圧生成用トランジスタは、第１の差動増幅回路によって出力された第３の電圧をゲートに受ける。第２のバイアス電圧生成用トランジスタは、第２の差動増幅回路によって出力された第６の電圧をゲートに受ける。
【００１８】
上記電流駆動装置では、第１のゲート線の電位は、第１のバイアス電圧生成用トランジスタのゲートに与えられる第３の電圧と第２のバイアス電圧生成用トランジスタのゲートに与えられる第６の電圧とを線形補間した値になる。よって、Ｋ個の駆動トランジスタの各々は、第１のバイアス電圧生成用トランジスタ（または第２のバイアス電圧生成用トランジスタ）からの距離に応じた電圧値を有するバイアス電圧を各々のゲートに受ける。また、第１のバイアス電圧生成用トランジスタのゲートとドレインとの間には第１の差動増幅回路が接続され第２のバイアス電圧生成用トランジスタのゲートとドレインとの間には第２の差動増幅回路が接続されるので、第１のバイアス電圧生成用トランジスタを流れるドレイン電流および第２のバイアス電圧生成用トランジスタを流れるドレイン電流が第１のゲート線に流れ込むことはない。したがって、第１のゲート線の電位の傾きとＫ個の駆動トランジスタにおけるトランジスタ特性（ゲートに受ける電圧の電圧値とそのトランジスタを流れるドレイン電流の電流値との関係）のばらつきとが相殺されるので、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値を均一にすることができる。
【００１９】
また、第１および第２の差動増幅回路は出力インピーダンスが低いので、第１および第２の差動増幅回路における電圧降下が小さい。よって、従来の電流駆動装置よりも電力を有効に使用することができる。また、第１および第２の差動増幅回路は入力インピーダンスが高いので、第１および第２の差動増幅回路の前段の回路（例えば、第１および第２の入出力部）にかかる電気的な負担が小さくてすむ。さらに、第１の差動増幅回路（第２の差動増幅回路）と第１のバイアス電圧生成用トランジスタ（第２のバイアス電圧生成用トランジスタ）とによって構成された負帰還回路によって、トランジスタの容量カップリングの影響による第１のゲート線の電位の変動を除去することができる。
【００２０】
好ましくは、上記第１のゲート線は、第１のノードと第２のノードとを有する。上記第１のバイアス電圧生成用トランジスタのゲートは、上記第１のゲート線の第１のノードに接続される。上記第２のバイアス電圧生成用トランジスタのゲートは、上記第１のゲート線の第２のノードに接続される。上記Ｋ個のトランジスタの各々のゲートは、上記第１のゲート線のうち上記第１のノードと上記第２のノードとの間に接続される。
【００２１】
好ましくは、上記電流駆動装置は、設定用トランジスタを、さらに備える。設定用トランジスタは、第２の基準ノードと基準電流が入力または出力される入出力ノードとの間に接続され、ゲートとドレインとが接続される。上記第１の入出力部は、第１の供給用トランジスタを含む。第１の供給用トランジスタは、第２の基準ノードと上記第１の相互接続ノードとの間に接続され、ゲートが設定用トランジスタのゲートに接続される。上記第２の入出力部は、第２の供給用トランジスタを含む。第２の供給用トランジスタは、第２の基準ノードと上記第２の相互接続ノードとの間に接続され、ゲートが設定用トランジスタのゲートに接続される。
【００２２】
上記電流駆動装置では、基準電流の電流値に応じた電流値を有するドレイン電流を第１のバイアス生成用トランジスタおよび第２のバイアス電圧生成用トランジスタに流すことができる。よって、基準電流の電流値に応じた電圧値を有するバイアス電圧を生成することができ、Ｋ個の駆動トランジスタの各々に基準電流の電流値に応じた電流値を有する出力電流を流すことができる。
【００２３】
好ましくは、上記設定用トランジスタ，上記第１および第２の供給用トランジスタの各々は、カスコード接続されている。
【００２４】
上記電流駆動装置では、設定用トランジスタ，第１および第２の供給用トランジスタの各々のドレイン電圧の電圧値を等しくすることができる。これにより、ドレイン電圧依存性による影響を受けることなく、基準電流の電流値に応じた電流値を有するドレイン電流を第１および第２のバイアス電圧生成用トランジスタに流すことができる。
【００２５】
好ましくは、上記電流駆動装置は、第３の入出力部と、第３のバイアス電圧生成用トランジスタと、第３の電圧供給ノードと、第３の差動増幅回路とを、さらに備える。第３の入出力部は、第３の電流を入力または出力する。第３のバイアス電圧生成用トランジスタは、第３の入出力部と上記第１の基準ノードとの間に接続される。第３の電圧供給ノードは、第７の電圧を受ける。第３の差動増幅回路は、第３の入出力部と第３のバイアス電圧生成用トランジスタとの第３の相互接続ノードにおける第８の電圧の電圧値と第３の電圧供給ノードが受ける第７の電圧の電圧値との差に応じた電圧値を有する第９の電圧を出力する。上記第１のゲート線は、上記第１のバイアス電圧生成用トランジスタのゲート，先頭からＨ番目（Ｈは自然数：１≦Ｈ≦Ｋ−１）までのＨ個の上記駆動トランジスタの各々のゲート，第３のバイアス電圧生成用トランジスタのゲート，（Ｈ＋１）番目からＫ番目までの（Ｋ−Ｈ）個の上記駆動トランジスタの各々のゲート，および上記第２のバイアス電圧生成用トランジスタのゲートが順番に接続される。上記第３のバイアス電圧生成用トランジスタは、第３の差動増幅回路によって出力された第９の電圧をゲートに受ける。
【００２６】
上記電流駆動装置では、第１のゲート線を２つの電圧（第３の電圧，第６の電圧）だけでなく３つの電圧（第３の電圧，第６の電圧，第９の電圧）を与えることによって、第１のゲート線の電位をＫ個の駆動トランジスタにおけるトランジスタ特性のばらつきに応じた電位に設定することができる。これにより、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値をより精度良く均一にすることができる。
【００２７】
好ましくは、上記第１のゲート線は、第３のノードをさらに有する。第３のノードは、上記第１のノードと上記第２のノードとの間に存在する。上記第３のバイアス電圧生成用トランジスタのゲートは、上記第１のゲート線の第３のノードに接続される。上記Ｋ個の駆動トランジスタのうち第１のノードからＨ番目（Ｈは自然数）までのＨ個の駆動トランジスタの各々のゲートは、上記第１のゲート線のうち上記第１のノードと第３のノードとの間に接続される。上記Ｋ個の駆動トランジスタのうち第１のノードから（Ｈ＋１）番目からＫ番目までの（Ｋ−Ｈ）個の駆動トランジスタの各々のゲートは、上記第１のゲート線のうち第３のノードと上記第２のノードとの間に接続される。
【００２８】
好ましくは、上記電流駆動装置は、Ｋ個の出力電圧制限用トランジスタと、第２のゲート線とをさらに備える。Ｋ個の出力電圧制限用トランジスタは、上記Ｋ個の駆動トランジスタと上記出力ノードとの間に接続される。第２のゲート線は、上記Ｋ個の出力電圧制限用トランジスタの各々のゲートが接続される。上記第２のゲート線は、所定の電圧値を有する制限電圧を受ける。
【００２９】
上記電流駆動装置では、Ｋ個の駆動トランジスタの各々のドレイン電圧の電圧値を等しくすることができる。これにより、ドレイン電圧依存性による影響を低減することができ、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値をより精度良く均一にすることができる。
【００３０】
好ましくは、上記電流駆動装置は、第１の電圧制限用トランジスタと、第２の電圧制限用トランジスタとをさらに備える。第１の電圧制限用トランジスタは、上記第１の相互接続ノードと上記第１のバイアス電圧生成用トランジスタとの間に接続される。第２の電圧制限用トランジスタは、上記第２の相互接続ノードと上記第２のバイアス電圧生成用トランジスタとの間に接続される。上記第２のゲート線は、上記第１の電圧制限用トランジスタのゲート，上記Ｋ個の出力電圧制限用トランジスタのゲート，上記第２の電圧制限用トランジスタのゲートが順番に接続される。
【００３１】
上記電流駆動装置では、第１のバイアス電圧生成用トランジスタ，Ｋ個の駆動トランジスタ，第２のバイアス電圧生成用トランジスタの各々のドレイン電圧の電圧値を等しくすることができる。これにより、ドレイン電圧依存性による影響を低減することができ、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値をより精度良く均一にすることができる。
【００３２】
好ましくは、上記第２のゲート線は、第３のノードと第４のノードとを有する。上記第１の電圧制限用トランジスタのゲートは、第２のゲート線の第３のノードに接続される。第２の電圧制限用トランジスタのゲートは、上記第２のゲート線の第４のノードに接続される。上記Ｋ個の出力電圧制限用トランジスタの各々のゲートは、上記第２のゲート線のうち第３のノードと第４のノードとの間に接続される。
【００３３】
好ましくは、上記電流駆動装置は、第３の入出力部と、第１および第２のカスコードトランジスタとをさらに備える。第３の入出力部は、第３の電流を入力または出力する。第１および第２のカスコードトランジスタは、上記第３の入出力部と上記第１の基準ノードとの間に直列に接続される。上記第１のカスコードトランジスタは、上記第３の入出力部と上記第２のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続される。上記第２のカスコードトランジスタは、上記第１のカスコードトランジスタと上記第１の基準ノードとの間に接続され、ゲートとドレインとが接続される。上記第２のゲート線は、上記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受ける。
【００３４】
上記電流駆動装置では、第１のバイアス電圧生成用トランジスタ，Ｋ個の駆動トランジスタ，第２のバイアス電圧生成用トランジスタの各々のゲートに同一の電圧（第１のカスコードトランジスタのゲートに発生する第１のゲート電圧）を与えることができる。これにより、ドレイン電圧依存性による影響を低減することができ、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値をより精度良く均一にすることができる。
【００３５】
好ましくは、上記第１および第２の電圧供給ノードは、上記第１のカスコードトランジスタのゲートに発生した第１のゲート電圧を受ける。
【００３６】
上記電流駆動装置では、第１の電圧および第２の電圧を別に生成する必要がない。よって、第１および第２の電圧を発生する電圧発生回路が不要になり、回路規模を低減することができる。
【００３７】
好ましくは、上記電流駆動装置は、ボルテージフォロー回路をさらに備える。上記第２のゲート線は、上記ボルテージフォロー回路からの出力を受ける。
【００３８】
上記電流駆動装置では、ボルテージフォロー回路の出力インピーダンスは低いので、容量カップリングによる第２のゲート線の電位の変動を低減することができる。
【００３９】
好ましくは、上記第２のゲート線は、第３のノードと第４のノードとを有する。上記Ｋ個の出力電圧制限用トランジスタの各々のゲートは、上記第２のゲート線のうち上記第３のノードと上記第４のノードとの間に接続される。上記第２のゲート線は、上記ボルテージフォロー回路からの出力を上記第３および第４のノードのうちいずれか一方に受ける。
【００４０】
好ましくは、上記電流駆動装置は、第１の電圧制限用トランジスタと、第３の入出力部と、第１および第２のカスコードトランジスタとをさらに備える。第１の電圧制限用トランジスタは、上記第１の相互接続ノードと上記第１のバイアス電圧生成用トランジスタとの間に接続される。第３の入出力部は、第３の電流を入力または出力する。第１および第２のカスコードトランジスタは、上記第３の入出力部と上記第１の基準ノードとの間に直列に接続される。上記第１のカスコードトランジスタは、上記第３の入出力部と上記第２のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続される。上記第２のカスコードトランジスタは、上記第１のカスコードトランジスタと上記第１の基準ノードとの間に接続され、ゲートとドレインとが接続される。上記第１の電圧制限用トランジスタのゲートおよび上記ボルテージフォロー回路は、上記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受ける。
【００４１】
好ましくは、上記電流駆動装置は、第２の電圧制限用トランジスタと、第４の入出力部と、第３および第４のカスコードトランジスタとをさらに備える。第２の電圧制限用トランジスタは、上記第２の相互接続ノードと上記第２のバイアス電圧生成用トランジスタとの間に接続される。第４の入出力部は、第４の電流を入力または出力する。第３および第４のカスコードトランジスタは、上記第４の入出力部と上記第１の基準ノードとの間に直列に接続される。上記第３のカスコードトランジスタは、上記第４の入出力部と上記第４のカスコードトランジスタとの間に接続され、ゲートとドレインとが接続される。上記第４のカスコードトランジスタは、上記第３のカスコードトランジスタと上記第１の基準ノードとの間に接続され、ゲートとドレインとが接続される。上記第２の電圧制限用トランジスタのゲートは、上記第３のカスコードトランジスタのゲートに発生する第２のゲート電圧を受ける。
【００４２】
好ましくは、上記第１の電圧供給ノードは、上記第１のカスコードトランジスタのゲートに発生する第１のゲート電圧を受ける。上記第２の電圧供給ノードは、上記第３のカスコードトランジスタのゲートに発生する第２のゲート電圧を受ける。
【００４３】
好ましくは、上記電流駆動装置は、Ｋ個のスイッチトランジスタと、Ｋ個の制御部と、第２のゲート線とを備える。Ｋ個のスイッチトランジスタは、上記Ｋ個の駆動トランジスタと上記出力ノードとの間に接続される。Ｋ個の制御部は、上記Ｋ個のスイッチトランジスタと一対一で対応する。第２のゲート線は、所定の電圧値を有する制限電圧を受ける。上記Ｋ個の制御部の各々は、第１のモードと第２のモードとを有する。また、上記Ｋ個の制御部の各々は、上記第２のゲート線に接続される第１の端子と、上記第１の基準ノードに接続される第２の端子とを含む。第１のモードでは、上記Ｋ個の制御部の各々は、上記第１の端子における電圧をその制御部に対応するスイッチトランジスタのゲートに与える。第２のモードでは、上記Ｋ個の制御部の各々は、上記第２の端子における電圧をその制御部に対応するスイッチトランジスタのゲートに与える。
【００４４】
上記電流駆動装置では、Ｋ個の駆動トランジスタの各々のドレイン電圧を設定する構成と任意の階調レベルを有する駆動電流を生成するための構成とを共有することによって、電流駆動装置の回路規模を低減することができる。
【００４５】
好ましくは、上記第１の供給用トランジスタは、Ｐ個（Ｐは自然数）の電流電圧変換用トランジスタによって構成される。Ｐ個の電流電圧変換用トランジスタは、上記第２の基準ノードと上記第１の相互接続ノードとの間に並列に接続される。Ｐ個の電流電圧変換用トランジスタの各々は、上記設定用トランジスタのゲートに発生するゲート電圧をゲートに受ける。
【００４６】
上記電流駆動装置では、第１の供給用トランジスタのトランジスタ特性のばらつきによる影響を低減することができる。
【００４７】
好ましくは、上記電流駆動装置は、制御部と、接続部とを、さらに備える。制御部は、上記Ｐ個の電流電圧変換用トランジスタのうちＮ個（Ｎは自然数：Ｎ≦Ｐ）の電流電圧変換用トランジスタを選択する。接続部は、制御部によって選択されたＮ個の電流電圧変換用トランジスタの各々において、その電流電圧変換用トランジスタを上記第１の相互接続ノードに接続する。
【００４８】
上記電流駆動装置では、供給用トランジスタのゲートに発生したゲート電圧を受ける電流電圧変換用トランジスタの個数を選択することができる。これにより、第１のバイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるように調整することができる。
【００４９】
好ましくは、上記設定用トランジスタは、Ｐ個（Ｐは自然数）の電流電圧変換用トランジスタによって構成される。Ｐ個の電流電圧変換用トランジスタは、上記第２の基準ノードと上記入出力ノードとの間に並列に接続される。Ｐ個の電流電圧変換用トランジスタの各々は、ゲートとドレインとが接続される。上記第１および第２の供給用トランジスタの各々は、Ｐ個の設定用トランジスタのゲートに発生するゲート電圧をゲートに受ける。
【００５０】
上記電流駆動装置では、供給用トランジスタのトランジスタ特性のばらつきによる影響を低減することができる。
【００５１】
好ましくは、上記電流駆動装置は、制御部と、接続部とを、さらに備える。制御部は、上記Ｐ個の電流電圧変換用トランジスタのうちＮ個（Ｎは自然数：Ｎ≦Ｐ）の電流電圧変換用トランジスタを選択する。接続部は、制御部によって選択されたＮ個の電流電圧変換用トランジスタの各々において、その電流電圧変換用トランジスタのゲートとドレインとを接続する。上記第１および第２の供給用トランジスタの各々は、接続部によってゲートとドレインとが接続されたＮ個の電流電圧変換用トランジスタの各々のゲートに発生するゲート電圧をゲートに受ける。
【００５２】
上記電流駆動装置では、第１および第２の供給用トランジスタのゲートに与えるゲート電圧を生成する電流電圧変換用トランジスタの個数を選択することができる。これにより、第１および第２のバイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるように調整することができる。
【００５３】
好ましくは、上記電流駆動装置は、記憶部を、さらに備える。記憶部は、上記Ｐ個の電流電圧変換用トランジスタのうち上記制御部が選択すべきトランジスタの個数を示す情報を記憶する。上記制御部は、上記記憶部に記憶された情報に従って、上記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する。
【００５４】
上記電流駆動装置では、第１および／または第２のバイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態になるときの電流電圧変換用トランジスタの個数を記憶部に記憶していれば、第１および／または第２のバイアス電圧生成用トランジスタに流れるドレイン電流の電流値が最適な状態を維持することができる。
【００５５】
好ましくは、上記記憶部は、複数のヒューズを含む。上記制御部は、条件固定モードとエミュレートモードとを有する。上記制御部は、条件固定モードになると、複数のヒューズの切断状態に応じて、上記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する。また、上記制御部は、エミュレートモードになると、複数のヒューズの切断状態をエミュレートすることによって、上記Ｐ個の電流電圧変換用トランジスタのうちＮ個の電流電圧変換用トランジスタを選択する。
【００５６】
好ましくは、上記設定用トランジスタ，第１の供給用トランジスタ，および第２の供給用トランジスタの各々は、複数のトランジスタによって構成される。上記設定用トランジスタを構成する複数のトランジスタ，上記第１の供給用トランジスタを構成する複数のトランジスタ，および上記第２の供給用トランジスタを構成する複数のトランジスタは、１つのチップ上に均一に分布する。
【００５７】
上記電流駆動装置では、上記設定用トランジスタ，第１の供給用トランジスタ，および第２の供給用トランジスタのトランジスタ特性のばらつきによる影響を低減することができる。
【００５８】
この発明のもう１つの局面に従うと、データドライバは、上記電流駆動装置と、選択部と、駆動電流出力端子とを備える。選択部は、外部から入力された表示データに応じて、上記電流駆動装置によって出力されたＫ個の出力電流のうちＸ個（Ｘは自然数：Ｘ≦Ｋ）の出力電流を選択する。駆動電流出力端子には、選択部によって選択されたＸ個の出力電流を合計した電流が駆動電流として出力される。表示データは、階調レベルを示す。
【００５９】
上記データドライバでは、電流駆動装置は、電流値が均一な出力電流を出力する。よって、選択部は、表示データが示す階調レベルに応じた電流値を有する駆動電流を精度良く生成することができる。
【００６０】
この発明のさらにもう１つの局面に従うと、表示装置は、上記データドライバと、表示パネルとを備える。表示パネルは、上記データドライバによって出力された駆動電流によって駆動する。
【００６１】
上記表示装置では、データドライバは、表示データが示す階調レベルに応じた電流値を有する駆動電流を出力する。よって、表示パネルは、精度良く駆動することができる。
【発明の効果】
【００６２】
以上のように、本発明による電流駆動装置では、第１のゲート線に電流が流れることなく、第１のゲート線の電位の傾きとＫ個の駆動トランジスタにおけるトランジスタ特性（ゲートに受ける電圧の電圧値とそのトランジスタを流れるドレイン電流の電流値との関係）のばらつきとが相殺されるので、Ｋ個の駆動トランジスタの各々を流れる出力電流の電流値は均一にすることができる。
【発明を実施するための最良の形態】
【００６３】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００６４】
（第１の実施形態）
＜全体構成＞
この発明の第１の実施形態による電流駆動装置１の全体構成を図１に示す。この装置１は、設定用基準トランジスタＴ１０１Ｌと、供給用基準トランジスタＴ１０１ＲＡ、Ｔ１０１ＲＢと、カスコード接続用トランジスタＴ１０２Ｌ、Ｔ１０２ＲＡ、Ｔ１０２ＲＢと、基準電流供給ノードＮ１０２Ａ，Ｎ１０２Ｂと、差動増幅回路Ｄ１０３Ａ、Ｄ１０３Ｂと、バイアス電圧生成用トランジスタＴ１０４Ａ、Ｔ１０４Ｂと、Ｋ個（Ｋは自然数）の駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋとを備える。この装置１は、基準電流入力ノードＮ１０１から基準電流Ｉｒｅｆを入力し、入力した基準電流Ｉｒｅｆの電流値と等しいか比例関係にある電流値を有するドレイン電流Ｉｄｒｓをバイアス電圧生成用トランジスタＴ１０４Ａ，Ｔ１０４Ｂに流すことができ、そのドレイン電流Ｉｄｒｓの電流値と等しいか比例関係にある電流値を有する出力電流Ｉｏｕｔを複数の表示素子回路（図示せず）に出力する。
【００６５】
設定用基準トランジスタＴ１０１Ｌおよびカスコード接続用トランジスタＴ１０２Ｌは、電源ノードと基準電流入力ノードＮ１０１との間に直列に接続される。設定用基準トランジスタＴ１０１Ｌのゲートは、供給用基準トランジスタＴ１０１ＲＡのゲートと供給用基準トランジスタＴ１０１ＲＢのゲートとに接続される。カスコード接続用トランジスタＴ１０２Ｌのゲートは、カスコード接続用トランジスタＴ１０２ＲＡのゲートとカスコード接続用トランジスタＴ１０２ＲＢのゲートとに接続される。
【００６６】
供給用基準トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，およびバイアス電圧生成用トランジスタＴ１０４Ａは、電源ノードと接地ノードとの間に直列に接続される。バイアス電圧生成用トランジスタＴ１０４Ａのゲートは、ゲート線Ｇ１０４に接続される。差動増幅回路Ｄ１０３Ａは、非反転入力端子がカスコード接続用トランジスタＴ１０２ＲＡとバイアス電圧生成用トランジスタＴ１０４Ａとの間に存在するノードＮ１０３Ａに接続され、反転入力端子が基準電圧供給ノードＮ１０２Ａに接続され、出力端子がゲート線Ｇ１０４に接続される。
【００６７】
供給用基準トランジスタＴ１０１ＲＢ，カスコード接続用トランジスタＴ１０２ＲＢ，およびバイアス電圧生成用トランジスタＴ１０４Ｂは、電源ノードと接地ノードとの間に直列に接続される。バイアス電圧生成用トランジスタＴ１０４Ｂのゲートは、ゲート線Ｇ１０４に接続される。差動増幅回路Ｄ１０３Ｂは、非反転入力端子がカスコード接続用トランジスタＴ１０２ＲＢとバイアス電圧生成用トランジスタＴ１０４Ｂとの間に存在するノードＮ１０３Ｂに接続され、反転入力端子が基準電圧供給ノードＮ１０２Ｂに接続され、出力端子がゲート線Ｇ１０４に接続される。
【００６８】
駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々は、出力ノードＯＵＴと接地ノードとの間に接続される。また、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋは、バイアス電圧生成用トランジスタＴ１０４Ａとバイアス電圧生成用トランジスタＴ１０４Ｂとの間に直列に接続されており、各々のゲートがゲート線Ｇ１０４に順次接続されている。よって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々には、各々のゲートに受ける電圧の電圧値（そのゲートとゲート線Ｇ１０４との接続点における電位）に応じた電流値を有する出力電流Ｉｏｕｔが流れる。
【００６９】
なお、ここでは、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋは、互いに近傍に配置されているものと想定する（例えば、１チップ上に連続して形成されているものと想定する）。
【００７０】
また、ここでは、すべてのトランジスタは、飽和領域にて動作しているものとする。
【００７１】
また、供給用基準トランジスタＴ１０１ＲＡ、Ｔ１０１ＲＢは、設定用基準トランジスタＴ１０１Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性（ここでは、そのトランジスタのゲートに受ける電圧の電圧値とそのトランジスタを流れるドレイン電流の電流値との関係）を示すものと想定する。
【００７２】
また、カスコード接続用トランジスタＴ１０２ＲＡ，Ｔ１０２ＲＢは、カスコード接続用トランジスタＴ１０２Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。したがって、カスコード接続用トランジスタＴ１０２Ｌとカスコード接続用トランジスタＴ１０２ＲＡとの能力比は、設定用基準トランジスタＴ１０１Ｌと供給用基準トランジスタＴ１０１ＲＡの能力比と等しくなり、カスコード接続用トランジスタＴ１０２Ｌとカスコード接続用トランジスタＴ１０２ＲＢとの能力比は、設定用基準トランジスタＴ１０１Ｌと供給用基準トランジスタＴ１０１ＲＢの能力比と等しくなる。
【００７３】
また、バイアス電圧生成用トランジスタＴ１０４Ａは、駆動トランジスタＴ１０５−１に対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。同様に、バイアス電圧生成用トランジスタＴ１０４Ｂは、駆動トランジスタＴ１０５−Ｋに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。
【００７４】
＜カレントミラー構成＞
設定用基準トランジスタＴ１０１Ｌと供給用基準トランジスタＴ１０１ＲＡ、Ｔ１０１ＲＢとはカレントミラー回路を構成している。設定用基準トランジスタＴ１０１Ｌはゲートとドレインとが接続されており、設定用基準トランジスタＴ１０１Ｌのゲートには基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧Ｖｉｄが発生する。供給用基準トランジスタＴ１０１ＲＡは、設定用基準トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄをゲートに受ける。よって、供給用基準トランジスタＴ１０１ＲＡには、ゲート電圧Ｖｉｄの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。
【００７５】
一方、供給用基準トランジスタＴ１０１ＲＡと同様に、供給用基準トランジスタＴ１０１ＲＢは、ゲート電圧Ｖｉｄをゲートに受け、供給用基準トランジスタＴ１０１ＲＢにはゲート電圧Ｖｉｄの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。
【００７６】
このように、カレントミラー回路は、基準電流Ｉｒｅｆの電流値および設定用基準トランジスタＴ１０１Ｌと供給用基準トランジスタＴ１０１ＲＡ、Ｔ１０１ＲＢとの能力比に応じた電流値を有するドレイン電流Ｉｄｒｓを生成する。
【００７７】
＜カスコード接続＞
カスコード接続用トランジスタＴ１０２Ｌはゲートとドレインとが接続されており、カスコード接続用トランジスタＴ１０２Ｌのゲートには、基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧Ｖｉｄｃが発生する。カスコード接続用トランジスタＴ１０２ＲＡ，Ｔ１０２ＲＢの各々は、カスコード接続用トランジスタＴ１０２Ｌのゲートに発生したゲート電圧Ｖｉｄｃを各々のゲートに受ける。
【００７８】
供給用基準トランジスタＴ１０１ＲＡは設定用基準トランジスタＴ１０１Ｌとカスコード接続されているので、供給用基準トランジスタＴ１０１ＲＡのドレイン電圧の電圧値は、設定用基準トランジスタＴ１０１Ｌのドレイン電圧の電圧値と等しくなる。
【００７９】
一方、供給用基準トランジスタＴ１０１ＲＡと同様に、供給用基準トランジスタＴ１０１ＲＢは設定用基準トランジスタＴ１０１Ｌとカスコード接続されているので、供給用基準トランジスタＴ１０１ＲＡのドレイン電圧の電圧値は、設定用基準トランジスタＴ１０１Ｌのドレイン電圧の電圧値と等しくなる。
【００８０】
このように、カスコード接続することによって、ドレイン電圧依存性による影響を低減することができ、基準電流Ｉｒｅｆの電流値に対するドレイン電流Ｉｄｒｓの電圧値の誤差を低減することができる。
【００８１】
＜１チップ上に形成されたトランジスタの特性＞
一般的に、１チップ上に形成された複数のトランジスタは、そのトランジスタゲートに受けるゲート電圧の電圧値とそのトランジスタを流れるドレイン電流の電流値との関係（トランジスタ特性）が線形的に変化している。例えば、直列に連続して形成された複数のトランジスタのうち先頭に位置するトランジスタから最後尾に位置するトランジスタに向かうに連れて、その複数のトランジスタの各々のしきい値電圧は高く（または低く）なる。よって、同一の電圧値を有するゲート電圧をその複数のトランジスタの各々のゲートに印加した場合、各々のトランジスタに流れるドレイン電流の電流値（ここでは、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値）は、線形的に変化する。
【００８２】
＜ゲート線Ｇ１０４の電位＞
バイアス電圧生成用トランジスタＴ１０４Ａのゲートに発生するバイアス電圧ＶｂｉａｓＡの電圧値は、バイアス電圧生成用トランジスタのトランジスタ特性とドレイン電流Ｉｄｒｓの電流値とに応じた電圧値に設定される。また、駆動トランジスタＴ１０５−１はバイアス電圧生成用トランジスタＴ１０４Ａとトランジスタ特性が等しいので、バイアス電圧生成用トランジスタＴ１０４Ａを流れるドレイン電流Ｉｄｒｓと等しい電流値を有する出力電流Ｉｏｕｔが駆動トランジスタＴ１０５−１に流れる。
【００８３】
一方、バイアス電圧生成用トランジスタＴ１０４Ｂのゲートに発生するバイアス電圧ＶｂｉａｓＢの電圧値は、バイアス電圧生成用トランジスタＴ１０４Ｂのトランジスタ特性とドレイン電流Ｉｄｒｓの電流値とに応じた電圧値に設定される。また、駆動トランジスタＴ１０５−Ｋはバイアス電圧生成用トランジスタＴ１０４Ｂとトランジスタ特性が等しいので、バイアス電圧生成用トランジスタＴ１０４Ｂを流れるドレイン電流Ｉｄｒｓと等しい電流値を有する出力電流Ｉｏｕｔが駆動トランジスタＴ１０５−Ｋに流れる。
【００８４】
ゲート線Ｇ１０４は、バイアス電圧生成用トランジスタＴ１０４Ａのゲートに発生したバイアス電圧ＶｂｉａｓＡを一端に受け、バイアス電圧生成用トランジスタＴ１０４Ｂのゲートに発生したバイアス電圧ＶｂｉａｓＢを他端に受ける。
【００８５】
ここで、駆動トランジスタＴ１０５−１から駆動トランジスタＴ１０５−Ｋに向かうに連れて、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々のトランジスタ特性が大きくなる（駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々のしきい値電圧の電圧値が低くなる）と想定する。この場合、バイアス電圧ＶｂｉａｓＡの電圧値は、バイアス電圧ＶｂｉａｓＢの電圧値よりも小さくなる。
【００８６】
また、ゲート線Ｇ１０４の抵抗値は「０」ではないので、ゲート線Ｇ１０４は、その両端に受けたバイアス電圧ＶｉａｓＡの電圧値とバイアス電圧ＶｉａｓＢの電圧値とを線形補間した電位になる。つまり、ゲート線Ｇ１０４の電位は、駆動トランジスタＴ１０５−１から駆動トランジスタＴ１０５−Ｋへ向かうに連れて、バイアス電圧ＶｂｉａｓＡの電圧値からバイアス電圧ＶｂｉａｓＢの電圧値へと線形的に大きくなる。
【００８７】
よって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々のゲートには、バイアス電圧生成用トランジスタＴ１０４Ａからの距離（またはバイアス電圧生成用トランジスタＴ１０４Ｂからの距離）に応じた電圧値を有するバイアス電圧が与えられる。
【００８８】
したがって、ゲート線Ｇ１０４の電位の傾きと駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋのトランジスタ特性のばらつきとが相殺して駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々から出力される出力電流Ｉｏｕｔの電流値を均一にすることができる。
【００８９】
＜負帰還構成＞
差動増幅回路Ｄ１０３Ａとバイアス電圧生成用トランジスタＴ１０４Ａとは負帰還回路を構成している。基準電圧供給ノードＮ１０２Ａは、基準電圧ＶｃＡを供給する。差動増幅回路Ｄ１０３Ａは、基準電圧供給ノードＮ１０２Ａによって供給される基準電圧ＶｃＡの電圧値とノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡの電圧値との差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＡをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ａは、差動増幅回路Ｄ１０３Ａによって出力されたバイアス電圧ＶｂｉａｓＡをゲートに受ける。したがって、バイアス電圧ＶｂｉａｓＡの電圧値の変化に応じて、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値は変化する。これにより、ノードＮ１０３Ａにおけるドレイン電圧ＶｒｂＡは基準電圧供給ノードＮ１０２Ａから供給される基準電圧ＶｃＡに一致するように制御される。
【００９０】
一方、差動増幅回路Ｄ１０３Ａおよびバイアス電圧生成用トランジスタＴ１０４Ａと同様に、差動増幅回路Ｄ１０３Ｂとバイアス電圧生成用トランジスタＴ１０４Ｂとは負帰還回路を構成している。基準電圧供給ノードＮ１０２Ｂは、基準電圧ＶｃＢを供給する。差動増幅回路Ｄ１０３Ｂは、基準電圧供給ノードＮ１０２Ｂによって供給される基準電圧ＶｃＢの電圧値とノードＮ１０３Ｂに発生するドレイン電圧ＶｒｂＢの電圧値との差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＢをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ｂは、差動増幅回路Ｄ１０３Ｂによって出力されたバイアス電圧ＶｂｉａｓＢをゲートに受ける。したがって、バイアス電圧ＶｂｉａｓＢの電圧値の変化に応じて、バイアス電圧生成用トランジスタＴ１０４Ｂのチャネル抵抗の抵抗値は変化する。これにより、ノードＮ１０３Ｂにおけるドレイン電圧ＶｒｂＢは基準電圧供給ノードＮ１０２Ｂから供給される基準電圧ＶｃＢに一致するように制御される。
【００９１】
なお、基準電圧ＶｃＡ（ＶｃＢ）は、例えば、カスコード接続用トランジスタＴ１０２ＲＡ（Ｔ１０２ＲＢ）のドレイン電圧とバイアス電圧生成用トランジスタＴ１０４Ａ（Ｔ１０４Ｂ）のドレイン電圧とを同一電圧としたときに、カスコード接続用トランジスタＴ１０２ＲＡ（Ｔ１０２ＲＢ）、バイアス電圧生成用トランジスタＴ１０４Ａ（Ｔ１０４Ｂ）が飽和領域にて動作することができる電圧である。
【００９２】
＜動作＞
次に、図１に示した電流駆動装置１による動作について説明する。
【００９３】
まず、設定用基準トランジスタＴ１０１Ｌ，カスコード接続用トランジスタＴ１０２Ｌに、基準電流入力ノードＮ１０１に入力された基準電流Ｉｒｅｆが流れる。よって、設定用基準トランジスタＴ１０１Ｌのゲートにはゲート電圧Ｖｉｄが発生し、カスコード接続用トランジスタＴ１０２Ｌのゲートにはゲート電圧Ｖｉｄｃが発生する。
【００９４】
次に、供給用基準トランジスタＴ１０１ＲＡはゲート電圧Ｖｉｄをゲートに受け、カスコード接続用トランジスタＴ１０２ＲＡはゲート電圧Ｖｉｄｃをゲートに受ける。よって、供給用基準トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，およびバイアス電圧生成用トランジスタＴ１０４Ａには、ゲート電圧Ｖｉｄの電圧値，ゲート電圧Ｖｉｄｃの電圧値，およびバイアス電圧ＶｂｉａｓＡの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。また、ノードＮ１０３Ａには、ドレイン電流Ｉｄｒｓの電流値に応じた電圧値を有するドレイン電圧ＶｒｂＡが発生する。
【００９５】
次に、差動増幅回路Ｄ１０３Ａは、基準電圧供給ノードＮ１０２Ａから供給された基準電圧ＶｃＡを反転入力端子に受け、ノードＮ１０３Ａに発生したドレイン電圧ＶｒｂＡを非反転入力端子に受けて、基準電圧ＶｃＡの電圧値とドレイン電圧ＶｒｂＡの電圧値との差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＡをゲート線Ｇ１０４に出力する。
【００９６】
次に、バイアス電圧生成用トランジスタＴ１０４Ａは、ゲート線Ｇ１０４に出力されたバイアス電圧ＶｂｉａｓＡをゲートに受ける。よって、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値は、そのバイアス電圧ＶｂｉａｓＡの電圧値に応じた値になる。
【００９７】
一方、供給用基準トランジスタＴ１０１ＲＢ，カスコード接続用トランジスタＴ１０２ＲＢ，バイアス電圧生成用トランジスタＴ１０４Ｂ，基準電圧供給ノードＮ１０２Ｂ，および差動増幅回路Ｄ１０３Ｂでは、供給用基準トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，バイアス電圧生成用トランジスタＴ１０４Ａ，基準電圧供給ノードＮ１０２Ａ，および差動増幅回路Ｄ１０３Ａにおける動作と同様の動作が行われる。よって、供給用基準トランジスタＴ１０１ＲＢ，カスコード接続用トランジスタＴ１０２ＲＢ，およびバイアス電圧生成用トランジスタＴ１０４Ｂにはゲート電圧Ｖｉｄの電圧値，ゲート電圧Ｖｉｄｃ，およびバイアス電圧ＶｂｉａｓＢの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。また、差動増幅回路Ｄ１０３Ｂは基準電圧供給ノードＮ１０２Ｂから供給された基準電圧ＶｃＢの電圧値とノードＮ１０３Ｂに発生したドレイン電圧ＶｒｂＢの電圧値との差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＢをゲート線Ｇ１０４に出力する。バイアス電圧ＶｂｉａｓＢのチャネル抵抗の抵抗値は、差動増幅回路Ｄ１０３Ｂから出力されたバイアス電圧ＶｂｉａｓＢの電圧値に応じた値になる。
【００９８】
次に、ゲート線Ｇ１０４の電位は、バイアス電圧ＶｂｉａｓＡの電圧値およびバイアス電圧ＶｂｉａｓＢの電圧値を線形補間した値になる。よって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々には、各々のゲートに受ける電圧の電圧値（そのゲートとゲート線Ｇ１０４との接続点における電位）に応じた電流値を有する出力電流Ｉｏｕｔが流れる。
【００９９】
〔（ドレイン電流Ｉｄｒｓの電流値）＜（基準電流Ｉｒｅｆの電流値）〕
ここで、供給用基準トランジスタＴ１０１ＲＡに流れるドレイン電流Ｉｄｒｓの電流値が設定用基準トランジスタ１０１Ｌに流れる基準電流Ｉｒｅｆの電流値よりも小さい場合について説明する。
【０１００】
ドレイン電流Ｉｄｒｓの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値が大きいので、ノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡの電圧値は基準電圧ＶｃＡの電圧値よりも高くなる。よって、差動増幅回路Ｄ１０３Ａから出力されるバイアス電圧ＶｂｉａｓＡの電圧値は、ドレイン電圧ＶｒｂＡと基準電圧ＶｃＡとが等しい場合に出力されるバイアス電圧ＶｂｉａｓＡの電圧値よりも高くなる。したがって、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値は、小さくなる。これにより、供給用設定トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，およびバイアス電圧生成用トランジスタＴ１０４Ａを流れるドレイン電流Ｉｄｒｓの電流値は、大きくなる。また、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値が小さくなることによって、ノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡの電圧値は低くなる。
【０１０１】
〔（ドレイン電流Ｉｄｒｓの電流値）＞（基準電流Ｉｒｅｆの電流値）〕
ここで、供給用基準トランジスタＴ１０１ＲＡに流れるドレイン電流Ｉｄｒｓの電流値が設定用基準トランジスタ１０１Ｌに流れる基準電流Ｉｒｅｆの電流値よりも大きい場合について説明する。
【０１０２】
ドレイン電流Ｉｄｒｓの電流値が基準電流Ｉｒｅｆの電流値と等しい場合と比較すると、この場合、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値が小さいので、ノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡの電圧値は基準電圧ＶｃＡの電圧値よりも低くなる。よって、差動増幅回路Ｄ１０３Ａから出力されるバイアス電圧ＶｂｉａｓＡの電圧値は、ドレイン電圧ＶｒｂＡと基準電圧ＶｃＡとが等しい場合に出力されるバイアス電圧ＶｂｉａｓＡの電圧値よりも低くなる。したがって、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値は、大きくなる。これにより、供給用設定トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，およびバイアス電圧生成用トランジスタＴ１０４Ａを流れるドレイン電流Ｉｄｒｓの電流値は、小さくなる。また、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値が大きくなることによって、ノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡの電圧値は高くなる。
【０１０３】
なお、ここでは、供給用基準トランジスタＴ１０１ＲＡ，カスコード接続用トランジスタＴ１０２ＲＡ，およびバイアス電圧生成用トランジスタＴ１０４Ａに流れるドレイン電流Ｉｄｒｓについて説明したが、供給用基準トランジスタＴ１０１ＲＢ，カスコード接続用トランジスタＴ１０２ＲＢ，およびバイアス電圧生成用トランジスタＴ１０４Ｂに流れるドレイン電流Ｉｄｒｓも同様に制御される。
【０１０４】
＜ゲート線Ｇ１０４を流れる電流＞
バイアス電圧生成用トランジスタＴ１０４Ａのゲートとドレインとの間には差動増幅回路Ｄ１０３Ａが接続され、バイアス電圧生成用トランジスタＴ１０４Ｂのゲートとドレインとの間には差動増幅回路Ｄ１０３Ｂが接続されるので、バイアス電圧生成用トランジスタＴ１０４Ａを流れるドレイン電流Ｉｄｒｓおよびバイアス電圧生成用トランジスタＴ１０４Ｂを流れるドレイン電流Ｉｄｒｓがゲート線Ｇ１０４に流れ込むことはない。
【０１０５】
＜効果＞
以上のように、本実施形態による電流駆動装置では、ゲート線Ｇ１０４に電流が流れることなく、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値を均一にすることができる。
【０１０６】
また、差動増幅回路Ｄ１０３Ａ，Ｄ１０３Ｂは出力インピーダンスが低いので、差動増幅回路Ｄ１０３Ａ，Ｄ１０３Ｂにおける電圧降下が小さい。よって、従来の電流駆動装置よりも電力を有効に使用することができる。
【０１０７】
また、差動増幅回路Ｄ１０３Ａ，Ｄ１０３Ｂは入力インピーダンスが高いので、カレントミラー回路の構成する設定用基準トランジスタＴ１０１Ｌ，供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢ等にかかる電気的な負担が小さくてすむ。
【０１０８】
さらに、差動増幅回路Ｄ１０３Ａ（またはＤ１０３Ｂ）とバイアス電圧生成用トランジスタＴ１０４Ａ（またはＴ１０４Ｂ）とによって構成された負帰還回路によって、トランジスタの容量カップリングの影響によるゲート線Ｇ１０４の電位の変動を除去することができる。
【０１０９】
なお、設定用基準トランジスタＴ１０１Ｌ，および供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢは、互いに近傍に配置されることが好ましい。また、カスコード接続用トランジスタＴ１０２Ｌ，Ｔ１０２ＲＡ，Ｔ１０２Ｂは、互いに近傍に配置されることが好ましい。このように構成すれば、供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢに流れるドレイン電流Ｉｄｒｓの電流値を設定用基準トランジスタＴ１０１Ｌに流れる基準電流Ｉｒｅｆの電流値にさらに近づけることができる。
【０１１０】
また、バイアス電圧生成用トランジスタＴ１０４Ａと駆動トランジスタＴ１０５−１とは、互いに近傍に配置されることが好ましい。このように構成すれば、駆動トランジスタＴ１０５−１に流れる出力電流Ｉｏｕｔの電流値をバイアス電圧生成用トランジスタＴ１０４Ａに流れるドレイン電流Ｉｄｒｓの電流値にさらに近づけることができる。また、バイアス電圧生成用トランジスタＴ１０４Ｂと駆動トランジスタＴ１０−Ｋとは、互いに近傍に配置されることが好ましい。このように構成すれば、駆動トランジスタＴ１０５−Ｋに流れる出力電流Ｉｏｕｔの電流値をバイアス電圧生成用トランジスタＴ１０４Ｂに流れるドレイン電流Ｉｄｒｓの電流値にさらに近づけることができる。
【０１１１】
また、基準電圧ＶｃＡ、ＶｃＢの電圧値は、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋのドレイン電圧の電圧値とほぼ一致している方が望ましい。このように構成すれば、バイアス電圧生成用トランジスタＴ１０４Ａ、Ｔ１０４Ｂと駆動トランジスタＴ１０５−１，Ｔ１０５−２からＴ１０５−Ｋによって構成されるカレントミラー回路は、ドレイン電圧依存性（アーリー効果）の影響を軽減して、出力電流Ｉｏｕｔを複製ことができる（ドレイン電流Ｉｄｒｓと同一の電流値を有する出力電流Ｉｏｕｔを生成ことができる）。
【０１１２】
（第２の実施形態）
＜１チップ上に形成されたトランジスタの特性＞
１チップ上に形成された複数のトランジスタには、各々のトランジスタのしきい値電圧の電圧値が線形的に変化するものもあれば、複数のトランジスタのうち中央付近に存在するトランジスタのしきい値電圧の電圧値が両端のトランジスタのしきい値電圧の電圧値よりも小さいものもある。この場合、各々のトランジスタのトランジスタ特性は山形に変化する。
【０１１３】
＜全体構成＞
この発明の第２の実施形態による電流駆動装置の全体構成を図２に示す。この装置２では、図１に示した電流駆動装置１に加えて、供給用基準トランジスタＴ１０１ＲＣ、カスコード接続用トランジスタＴ１０２ＲＣ、基準電圧供給ノードＮ１０３Ｃと、差動増幅回路Ｄ１０３Ｃ、バイアス電圧生成用トランジスタＴ１０４Ｃとを備える。つまり、この装置２は、供給用基準トランジスタ，カスコード接続用トランジスタ，基準電圧供給ノード，差動増幅回路，およびバイアス電圧生成用トランジスタの組をさらに１組備える。
【０１１４】
供給用基準トランジスタＴ１０１ＲＣ，カスコード接続用トランジスタＴ１０２ＲＣ，およびバイアス電圧生成用トランジスタＴ１０４Ｃは、電源ノードと接地ノードとの間に直列に接続される。供給用基準トランジスタＴ１０１ＲＣのゲートは、設定用基準トランジスタＴ１０１Ｌのゲートに接続される。カスコード接続用トランジスタＴ１０２ＲＣのゲートは、カスコード接続用トランジスタＴ１０２Ｌのゲートに接続される。差動増幅回路Ｄ１０３Ｃは、非反転入力端子がカスコード接続用トランジスタＴ１０２ＲＣとバイアス電圧生成用トランジスタＴ１０４Ｃとの間に存在するノードＮ１０３Ｃに接続され、反転入力端子が基準電圧供給ノードＮ１０２Ｃに接続され、出力端子がゲート線Ｇ１０４に接続される。バイアス電圧生成用トランジスタＴ１０４Ｂは、駆動トランジスタＴ１０５−（Ｈ）と駆動トランジスタＴ１０５−（Ｈ＋１）との間に接続され、ゲートがゲート線Ｇ１０４に接続される（Ｈは自然数：１≦Ｈ≦（Ｋ−１））。
【０１１５】
なお、供給用基準トランジスタＴ１０１ＲＣは、設定用基準トランジスタＴ１０１Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、カスコード接続用トランジスタＴ１０２ＲＣは、カスコード接続用トランジスタＴ１０２Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、バイアス電圧生成用トランジスタＴ１０４Ｃは、駆動トランジスタＴ１０５−（Ｈ）および／または駆動トランジスタＴ１０５−（Ｈ＋１）に対して個別トランジスタとして同一もしくはほぼ同一の特性を示すものと想定する。さらに、供給用基準トランジスタＴ１０１ＲＣ，カスコード接続用トランジスタＴ１０２ＲＣ，バイアス電圧生成用トランジスタＴ１０４Ｃは、飽和領域にて動作するものと想定する。
【０１１６】
＜カレントミラー構成＞
設定用基準トランジスタＴ１０１Ｌと供給用基準トランジスタＴ１０１ＲＣとはカレントミラー回路を構成している。供給用基準トランジスタＴ１０１ＲＣは、供給用基準トランジスタＴ１０１ＲＡと同様に、設定用基準トランジスタＴ１０１Ｌのゲート発生したゲート電圧Ｖｉｄをゲートに受ける。よって、供給用基準トランジスタＴ１０１ＲＣには、ゲート電圧Ｖｉｄの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。
【０１１７】
＜カスコード接続＞
カスコード接続用トランジスタＴ１０２ＲＣは、カスコード接続用トランジスタＴ１０２ＲＡと同様に、カスコード接続用トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄｃをゲートに受ける。供給用基準トランジスタＴ１０１ＲＣは設定用基準トランジスタＴ１０１Ｌとカスコード接続されているので、供給用基準トランジスタＴ１０１ＲＣのドレイン電圧の電圧値は、設定用基準トランジスタＴ１０１Ｌのドレイン電圧の電圧値と等しくなる。
【０１１８】
＜負帰還回路＞
基準電圧供給ノードＮ１０２Ｃは、基準電圧ＶｃＣを供給する。差動増幅回路Ｄ１０３Ｃは、差動増幅回路Ｄ１０３Ａと同様に、供給ノードＮ１０２Ｃによって供給される基準電圧ＶｃＣとノードＮ１０３Ｃに発生するドレイン電圧ＶｒｂＣとの電圧差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＣをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ｃは、バイアス電圧生成用トランジスタＴ１０４Ａと同様に、差動増幅回路Ｄ１０３Ｃによって出力されたバイアス電圧ＶｂｉａｓＣをゲートに受ける。したがって、バイアス電圧ＶｂｉａｓＣの電圧値の変化に応じて、バイアス電圧生成用トランジスタＴ１０４Ｃのチャネル抵抗の抵抗値は変化する。これにより、ノードＮ１０３Ｃにおけるドレイン電圧ＶｒｂＣは基準電圧供給ノードＮ１０２Ｃから供給される基準電圧ＶｃＣに一致するように制御される。
【０１１９】
なお、基準電圧ＶｃＣは、例えば、カスコード接続用トランジスタＴ１０２ＲＣとバイアス電圧生成用トランジスタＴ１０４Ｃのドレイン電圧が同一電圧としたときに、カスコード接続用トランジスタＴ１０２ＲＣ、バイアス電圧生成用トランジスタＴ１０４Ｃが飽和領域にて動作することができる電圧である。
【０１２０】
＜動作＞
次に、図２に示した電流駆動装置２による動作について説明する。この装置２による動作は、設定用基準トランジスタＴ１０１ＲＣ，カスコード接続用トランジスタＴ１０２ＲＣ，基準電圧供給ノードＮ１０２Ｃ，差動増幅回路Ｄ１０３Ｃ，バイアス電圧生成用トランジスタＴ１０４Ｃによる動作以外は、図１に示した電流駆動装置１による動作と同様である。
【０１２１】
まず、供給用基準トランジスタＴ１０１ＲＣは設定用基準トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄをゲートに受け、カスコード接続用トランジスタＴ１０２ＲＣはカスコード接続用トランジスタＴ１０２Ｌのゲートに発生したゲート電圧Ｖｉｄｃをゲートに受ける。よって、供給用基準トランジスタＴ１０１ＲＣ，カスコード接続用トランジスタＴ１０２ＲＣ，およびバイアス電圧生成用トランジスタＴ１０４Ｃには、ゲート電圧Ｖｉｄの電圧値，ゲート電圧Ｖｉｄｃの電圧値，およびバイアス電圧ＶｂｉａｓＣの電圧値に応じた電流値を有するドレイン電流Ｉｄｒｓが流れる。また、ノードＮ１０３Ｃには、ドレイン電流Ｉｄｒｓの電流値に応じた電圧値を有するドレイン電圧ＶｒｂＣが発生する。
【０１２２】
次に、差動増幅回路Ｄ１０３Ｃは、基準電圧供給ノードＮ１０２Ｃから供給された基準電圧ＶｃＣを反転入力端子に受け、ノードＮ１０３Ｃに発生したドレイン電圧ＶｒｂＣを非反転入力端子に受けて、基準電圧ＶｃＣの電圧値とドレイン電圧ＶｒｂＣの電圧値との差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＣをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ｃは、ゲート線Ｇ１０４に出力されたバイアス電圧ＶｂｉａｓＣをゲートに受ける。よって、バイアス電圧生成用トランジスタＴ１０４Ｃのチャネル抵抗の抵抗値は、そのバイアス電圧ＶｂｉａｓＣの電圧値に応じた値になる。このように、バイアス電圧ＶｂｉａｓＣによってバイアス電圧生成用トランジスタＴ１０４Ｃのチャネル抵抗の抵抗値を調整することによって、バイアス電圧生成用トランジスタＴ１０４Ｃに流れるドレイン電流Ｉｄｒｓの電流値を基準電流Ｉｒｅｆの電流値に近づけることができる。
【０１２３】
次に、ゲート線Ｇ１０４のうちバイアス電圧生成用トランジスタＴ１０４Ａからバイアス電圧生成用トランジスタＴ１０４Ｃとの間の区間の電位は、バイアス電圧ＶｂｉａｓＡの電圧値およびバイアス電圧ＶｂｉａｓＣの電圧値を線形補間した値になる。一方、ゲート線Ｇ１０４のうちバイアス電圧生成用トランジスタＴ１０４Ｃからバイアス電圧生成用トランジスタＴ１０４Ｂとの間の区間の電位は、バイアス電圧ＶｂｉａｓＣの電圧値およびバイアス電圧ＶｂｉａｓＢの電圧値を線形補間した値になる。
【０１２４】
よって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々には、各々のゲートに受ける電圧の電圧値（そのゲートとゲート線Ｇ１０４との接続点における電位）に応じた電流値を有する出力電流Ｉｏｕｔが流れる。
【０１２５】
ここで、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋのトランジスタ特性が、駆動トランジスタＴ１０５−Ｈを中心として山形を示す（駆動トランジスタＴ１０５−１〜Ｔ１０５−（Ｈ）間および駆動トランジスタＴ１０５−（Ｈ）〜Ｔ１０５−Ｋ間においてトランジスタ特性が線形的に変化する）ものと想定する。この場合、駆動トランジスタＴ１０５−１〜Ｔ１０５−（Ｈ）におけるトランジスタ特性のばらつきはバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＣによって相殺され、駆動トランジスタＴ１０５−（Ｈ）〜Ｔ１０５−Ｋにおけるトランジスタ特性のばらつきはバイアス電圧ＶｂｉａｓＣ，ＶｂｉａｓＢによって相殺される。
【０１２６】
このように、Ｋ個の駆動トランジスタの両端に位置する駆動トランジスタＴ１０５−１，Ｔ１０５−Ｋのトランジスタ特性に応じたバイアス電圧ＶｂｉａｓＡ，ＶｂｉａｓＢをゲート線Ｇ１０４に与えるだけでなく、ゲート線Ｇ１０４の途中に存在する駆動トランジスタ（ここでは、駆動トランジスタＴ１０５−（Ｈ））のトランジスタ特性に応じたバイアス電圧（ここでは、バイアス電圧ＶｂｉａｓＣ）をゲート線Ｇ１０４に与えることによって、ゲート線Ｇ１０４の電位を駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋにおけるトランジスタ特性のばらつきに応じた電位に設定することができる。
【０１２７】
＜効果＞
以上のように、ゲート線Ｇ１０４の両端だけでなく途中にバイアス電圧（ここでは、バイアス電圧ＶｂｉａｓＣ）を与えてゲート線Ｇ１０４の電位を駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋにおけるトランジスタ特性のばらつきに応じた電位に設定することによって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値をより精度良く均一にすることができる。
【０１２８】
なお、供給用基準トランジスタＴ１０１ＲＣは、供給用基準トランジスタＴ１０１ＲＡと同様に、設定用基準トランジスタＴ１０１Ｌの近傍に配置されることが好ましい。また、カスコード接続用トランジスタＴ１０２ＲＣは、カスコード接続用トランジスタＴ１０２ＲＡと同様に、カスコード接続用トランジスタＴ１０２Ｌの近傍に配置されることが好ましい。さらに、バイアス電圧生成用トランジスタＴ１０４Ｃは、駆動トランジスタＴ１０５−（Ｈ）および／または駆動トランジスタＴ１０５−（Ｈ＋１）の近傍に配置されることが好ましい。
【０１２９】
また、本実施形態では、供給用基準トランジスタ，カスコード接続用トランジスタ，基準電圧供給ノード，差動増幅回路，およびバイアス電圧生成用トランジスタの組を１組だけ挿入する構成について説明したが、２組以上挿入する構成も可能である。これによれば、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値をさらに精度良く均一にすることができる。
【０１３０】
（第３の実施形態）
＜全体構成＞
この発明の第３の実施形態による電流駆動装置３の全体構成を図３に示す。この装置３は、図１に示した電流駆動装置１に加えて、カスコードトランジスタＴ３０１ＣＡ，Ｔ３０２ＣＡ，Ｔ３０３ＣＡ，Ｔ３０４ＣＡと、電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂと、Ｋ個の出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋとを備える。
【０１３１】
カスコードトランジスタＴ３０１ＣＡ〜Ｔ３０４ＣＡは、電源ノードと接地ノードとの間に直列に接続される。カスコードトランジスタＴ３０１ＣＡは、電源ノードとカスコードトランジスタＴ３０２ＣＡとの間に接続され、ゲートが設定用基準トランジスタＴ１０１Ｌのゲートに接続される。カスコードトランジスタＴ３０２ＣＡは、カスコードトランジスタＴ３０１ＣＡとカスコードトランジスタＴ３０３ＣＡとの間に接続され、ゲートがカスコード接続用トランジスタＴ１０２Ｌのゲートに接続される。カスコードトランジスタＴ３０３ＣＡは、カスコードトランジスタＴ３０２ＣＡとカスコードトランジスタＴ３０４ＣＡとの間に接続され、ゲートがカスコードトランジスタＴ３０３ＣＡのドレインとゲート線Ｇ３０４とに接続される。カスコードトランジスタＴ３０４ＣＡは、カスコードトランジスタＴ３０３ＣＡと接地ノードとの間に接続され、ゲートとドレインとが接続される。
【０１３２】
電圧制限用トランジスタＴ１０３Ａは、ノードＮ１０３Ａとバイアス電圧生成用トランジスタＴ１０４Ａとの間に接続され、ゲートがゲート線Ｇ３０４に接続される。電圧制限用トランジスタＴ１０３Ｂは、ノードＮ１０３Ｂとバイアス電圧生成用トランジスタＴ１０４Ｂとの間に接続され、ゲートがゲート線Ｇ３０４に接続される。
【０１３３】
出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋは、出力ノードＯＵＴと駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋとの間に接続され、各々のゲートがゲート線Ｇ３０４に接続される。
【０１３４】
なお、カスコードトランジスタＴ３０１ＣＡは、設定用基準トランジスタＴ１０１Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、カスコードトランジスタＴ３０２ＣＡは、カスコード接続用トランジスタＴ１０２Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、カスコードトランジスタＴ３０３ＣＡ，電圧制限用トランジスタＴ１０３Ａ，出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋ，および電圧制限用トランジスタＴ１０３Ｂは、互いに個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。さらに、カスコードトランジスタＴ３０４ＣＡは、バイアス電圧生成用トランジスタＴ１０４Ａに対して個別トランジスタとして同一またはほぼ同一のトランジスタ特性を示すものと想定する。
【０１３５】
＜カレントミラー構成＞
設定用基準トランジスタＴ１０１ＬとカスコードトランジスタＴ３０１ＣＡとはカレントミラー回路を構成している。カスコードトランジスタＴ３０１ＣＡは、供給用基準トランジスタＴ１０１ＲＡと同様に、設定用基準トランジスタＴ１０１Ｌのゲート発生したゲート電圧Ｖｉｄをゲートに受ける。よって、カスコードトランジスタＴ３０１ＣＡには、ゲート電圧Ｖｉｄの電圧値に応じた電流値を有するドレイン電流Ｉｄｂが流れる。
【０１３６】
＜カスコード接続＞
カスコードトランジスタＴ３０２ＣＡは、カスコード接続用トランジスタＴ１０２ＲＡと同様に、カスコード接続用トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄｃをゲートに受ける。カスコードトランジスタＴ３０１ＣＡはカスコードトランジスタＴ３０２ＣＡとカスコード接続されているので、カスコードトランジスタＴ３０１ＣＡのドレイン電圧の電圧値は、設定用基準トランジスタＴ１０１Ｌのドレイン電圧の電圧値と等しくなる。
【０１３７】
カスコードトランジスタＴ３０４ＣＡのゲートには、ゲート電圧Ｖｉｄｏ１ａが発生する。また、カスコードトランジスタＴ３０３ＣＡのゲートには、ドレイン電流Ｉｄｂの電流値に応じた電圧値を有するゲート電圧Ｖｉｄｏ２ａが発生する。
【０１３８】
電圧制限用トランジスタＴ１０３Ａは、カスコードトランジスタＴ３０３ＣＡのゲートに発生したゲート電圧Ｖｉｄｏ２ａをゲートに受ける。また、出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋの各々は、カスコードトランジスタＴ３０３ＣＡのゲートに発生したゲート電圧Ｖｉｄｏ２ａをゲートに受ける。電圧制限用トランジスタＴ１０３Ｂは、カスコードトランジスタＴ３０３ＣＡのゲートに発生したゲート電圧Ｖｉｄｏ２ａをゲートに受ける。
【０１３９】
したがって、バイアス電圧生成用トランジスタＴ１０４Ａ，駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋ，およびバイアス電圧生成用トランジスタＴ１０４Ｂの各々のドレイン電圧の電圧値は、カスコードトランジスタＴ３０４ＣＡのゲート電圧Ｖｉｄｏ１ａの電圧値と等しくなる。
【０１４０】
＜動作＞
次に、図３に示した電流駆動装置３による動作について説明する。この装置３による動作は、カスコードトランジスタＴ３０１ＣＡ〜Ｔ３０４ＣＡ，電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂ，出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋによる動作以外は、図１に示した電流駆動装置１による動作と同様である。
【０１４１】
ます、カスコードトランジスタＴ３０１ＣＡは設定用基準トランジスタＴ１０１Ｌのゲートに発生したゲート電圧Ｖｉｄをゲートに受け、カスコードトランジスタＴ３０２ＣＡはカスコード接続用トランジスタＴ１０２Ｌのゲートに発生したゲート電圧Ｖｉｄｃをゲートに受ける。よって、カスコードトランジスタＴ３０４ＣＡ〜Ｔ３０４ＣＡにはゲート電圧Ｖｉｄの電圧値，ゲート電圧Ｖｉｄｃの電圧値に応じた電流値を有するドレイン電流Ｉｄｂが流れ、カスコードトランジスタＴ３０３ＣＡのゲートにはゲート電圧Ｖｉｄｏ２ａが発生し、カスコードトランジスタＴ３０４ＣＡのゲートにはゲート電圧Ｖｉｄｏ１ａが発生する。
【０１４２】
次に、ゲート線Ｇ３０４は、カスコードトランジスタＴ３０３ＣＡのゲートに発生したゲート電圧Ｖｉｄｏ２ａを受ける。よって、電圧制限用トランジスタＴ１０３Ａは、ゲート線Ｇ３０４に与えられたゲート電圧Ｖｉｄｏ２ａをゲートに受ける。また、出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋおよび電圧制限用トランジスタＴ１０３Ｂの各々も、電圧制限用トランジスタＴ１０３Ａと同様に、ゲート電圧Ｖｉｄｏ２ａをゲートに受ける。電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂ，および出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋの各々のゲートには同一のゲート電圧Ｖｉｄｏ２ａが与えられるので、バイアス電圧生成用トランジスタＴ１０４Ａ，Ｔ１０４Ｂ，および駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々のドレイン電圧の変動を低減することができる。
【０１４３】
＜ドレイン電圧の設定＞
例えば、カスコードトランジスタＴ３０３ＣＡ，電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂ，出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋに対して適当なトランジスタ能力を確保することによって、各々のソース電圧を大きく変動しないようにできる。
【０１４４】
以下に、トランジスタ能力の確保について具体的に説明する。
【０１４５】
Ｉｄｓ＝（β／２）（Ｖｇｓ−Ｖｔ）２・・・（式１）
Ｉｄｓ：ドレイン電流，Ｖｇｓ：ゲート電圧，Ｖｔ：しきい値電圧
β＝（Ｗ／Ｌ）μCox・・・（式２）
Ｗ：チャネル長，Ｌ：チャネル幅，μ：電子の移動度，Cox：ゲート容量
（β／２）＝５００（μＡ／Ｖ２）・・・（式３）
一般的に、トランジスタを流れるドレイン電流の電流値は（式１）によって示される。また、（式１）中「β」は、（式２）の通りであり、トランジスタ能力を示すパラメータである。ここで、電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂ，出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋのトランジスタ能力を（式３）のように（β／２）を５００（μＡ／Ｖ２）程度に設定したと想定する。この場合、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋを流れる出力電流Ｉｏｕｔの電流値が「１μＡ」から「１０μＡ」に変化しても、ゲート−ソース間の電圧Ｖｇｓは０．１Ｖ程度しか変化しない。この程度の変動であれば、ドレイン電圧依存性によるドレイン電流（＝出力電流Ｉｏｕｔ）の変動は小さい。
【０１４６】
＜効果＞
以上のように、電流駆動装置３では、電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂ，および出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋによって、バイアス電圧生成用トランジスタＴ１０４Ａ，Ｔ１０４Ｂ，駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋのドレイン電圧を設定する。これにより、ドレイン電圧依存性による出力電流Ｉｏｕｔの電流値の変動を低減することができ、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値をより精度良く均一にすることができる。
【０１４７】
（第４の実施形態）
＜ゲート線Ｇ３０４の電位の変動＞
出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋの各々のドレインは出力ノードＯＵＴを介して表示素子回路（図示せず）と接続しているので、表示素子回路における負荷容量の変動によってカスコードトランジスタＴ３０５−１〜Ｔ３０５−Ｋの各々のドレイン電圧が変動する場合がある。この場合、カスコードトランジスタＴ３０５−１〜Ｔ３０５−Ｋのドレイン−ゲート間に存在する容量による容量カップリングによって、ゲート線Ｇ３０４の電位が変動してしまう可能性がある。
【０１４８】
＜全体構成＞
この発明の第４の実施形態による電流駆動装置４の全体構成を図４に示す。この装置４は、図３に示した電流駆動装置３に加えて、カスコードトランジスタＴ３０１ＣＢ，Ｔ３０２ＣＢ，Ｔ３０３ＣＢ，Ｔ３０４ＣＢと、差動増幅回路Ｄ４０１を備える。なお、電圧制限用トランジスタＴ１０３Ｂのゲートは、カスコードトランジスタＴ３０３ＣＢのゲートに接続される。また、ゲート線Ｇ３０４には、出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋの各々のゲートが接続される。
【０１４９】
カスコードトランジスタＴ３０１ＣＢ〜Ｔ３０４ＣＢは、電源ノードと接地ノードとの間に直列に接続される。
【０１５０】
カスコードトランジスタＴ３０１ＣＢは、電源ノードとカスコードトランジスタＴ３０２ＣＢとの間に接続され、ゲートが設定用基準トランジスタＴ１０１Ｌのゲートに接続される。カスコードトランジスタＴ３０２ＣＢは、カスコードトランジスタＴ３０１ＣＢとカスコードトランジスタＴ３０３ＣＢとの間に接続され、ゲートがカスコード接続用トランジスタＴ１０２Ｌのゲートに接続される。
【０１５１】
カスコードトランジスタＴ３０３ＣＢは、カスコードトランジスタＴ３０２ＣＢとカスコードトランジスタＴ３０４ＣＢとの間に接続され、ゲートとドレインとが接続される。カスコードトランジスタＴ３０４ＣＢは、カスコードトランジスタＴ３０３ＣＢと接地ノードとの間に接続され、ゲートとドレインとが接続される。
【０１５２】
差動増幅回路Ｄ４０１は、ボルテージフォロー回路であり、非反転入力端子がカスコードトランジスタＴ３０３ＣＡのゲートに接続され、反転入力端子が出力端子とゲート線Ｇ３０４とに接続される。
【０１５３】
なお、カスコードトランジスタＴ３０１ＣＢは、設定用基準トランジスタＴ１０１Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、カスコードトランジスタＴ３０２ＣＢは、カスコード接続用トランジスタＴ１０１Ｌに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。また、カスコードトランジスタＴ３０３ＣＢは、電圧制限用トランジスタＴ１０３Ｂに対して個別トランジスタとして同一もしくはほぼ同一のトランジスタ特性を示すものと想定する。さらに、カスコードトランジスタＴ３０４ＣＢは、バイアス電圧生成用トランジスタＴ１０４Ｂに対して同一またはほぼ同一のトランジスタ特性を示すものと想定する。
【０１５４】
＜動作＞
次に、図４に示した電流駆動装置４による動作について説明する。この装置４による動作は、カスコードトランジスタＴ３０１ＣＢ〜Ｔ３０４ＣＢ，電圧制限用トランジスタＴ１０３Ｂ，および差動増幅回路Ｄ４０１による動作以外は、図３に示した電流駆動装置３による動作と同様である。
【０１５５】
まず、カスコードトランジスタＴ３０１ＣＢ〜Ｔ３０４ＣＢでは、カスコードトランジスタＴ３０１ＣＡ〜Ｔ３０４ＣＡにおける動作と同様の動作が行われる。よって、カスコードトランジスタＴ３０３ＣＢのゲートには、ゲート電圧Ｖｉｄｏ２ｂが発生する。
【０１５６】
また、差動増幅回路Ｄ４０１は、カスコードトランジスタＴ３０３ＣＡのゲートに発生したゲート電圧Ｖｉｄｏ２ａを受け、そのゲート電圧Ｖｉｄｏ２ａの電圧値に応じた出力電圧をゲート線Ｇ３０４に出力する。
【０１５７】
ゲート線Ｇ３０４は、差動増幅回路Ｄ４０１から出力された出力電圧を受ける。
【０１５８】
＜ゲート線Ｇ３０４の電位の変動＞
差動増幅回路の出力インピーダンスは低いので、容量カップリングによるゲート線Ｇ３０４の電位の変動を低減することができる。
【０１５９】
＜効果＞
以上のように、差動増幅回路Ｄ４０１からの出力電圧をゲート線Ｇ３０４に与えることによって、ゲート線Ｇ３０４のインピーダンスを低くすることができる。これにより、ゲート線Ｇ３０４の電位の変動を低減することができるので、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値をより精度よく均一にすることができる。
【０１６０】
（第５の実施形態）
＜全体構成＞
この発明の第５の実施形態による電流駆動装置５の全体構成を図５に示す。この装置５は、図４に示した基準電圧供給ノードＮ１０２Ａ，Ｎ１０２Ｂが省略されている。その他の構成は図４と同様である。差動増幅回路Ｄ１０３Ａの反転入力端子は、カスコードトランジスタＴ３０２ＣＡとカスコードトランジスタＴ３０３ＣＡとの間に存在するノードＮ４０１Ａに接続される。差動増幅回路Ｄ１０３Ｂの反転入力端子は、カスコードトランジスタＴ３０２ＣＢとカスコードトランジスタＴ３０３ＣＢとの間に存在するノードＮ４０１Ｂに接続される。
【０１６１】
差動増幅回路Ｄ１０３Ａは、ノードＮ４０１Ａに発生したドレイン電圧（ゲート電圧Ｖｉｄｏ２ａ）とノードＮ１０３Ａに発生したドレイン電圧ＶｒｂＡとの電圧差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＡをゲート線Ｇ１０４に出力する。
【０１６２】
差動増幅回路Ｄ１０３Ｂは、ノードＮ４０１Ｂに発生したドレイン電圧（ゲート電圧Ｖｉｄｏ２ｂ）とノードＮ１０３Ｂに発生したドレイン電圧ＶｒｂＢとの電圧差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＢをゲート線Ｇ１０４に出力する。
【０１６３】
＜動作＞
次に、図５に示した電流駆動装置５による動作について説明する。この装置５による動作は、差動増幅回路Ｄ１０３Ａ，Ｄ１０３Ｂによる動作以外は、図４に示した電流駆動装置４による動作を同様である。
【０１６４】
差動増幅回路Ｄ１０３Ａは、ノードＮ４０１Ａに発生したドレイン電圧とノードＮ１０３Ａに発生するドレイン電圧ＶｒｂＡとの電圧差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＡをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ａは、差動増幅回路Ｄ１０３Ａによって出力されたバイアス電圧ＶｂｉａｓＡをゲートに受ける。したがって、バイアス電圧ＶｂｉａｓＡの電圧値の変化に応じて、バイアス電圧生成用トランジスタＴ１０４Ａのチャネル抵抗の抵抗値は変化する。これにより、ノードＮ１０３Ａにおけるドレイン電圧ＶｒｂＡはノードＮ４０１Ａに発生したドレイン電圧に一致するように制御される。
【０１６５】
一方、差動増幅回路Ｄ１０３Ｂは、ノードＮ４０１Ｂに発生したドレイン電圧とノードＮ１０３Ｂに発生するドレイン電圧ＶｒｂＢとの電圧差に応じた電圧値を有するバイアス電圧ＶｂｉａｓＢをゲート線Ｇ１０４に出力する。バイアス電圧生成用トランジスタＴ１０４Ｂは、差動増幅回路Ｄ１０３Ｂによって出力されたバイアス電圧ＶｂｉａｓＢをゲートに受ける。したがって、バイアス電圧ＶｂｉａｓＢの電圧値の変化に応じて、バイアス電圧生成用トランジスタＴ１０４Ｂのチャネル抵抗の抵抗値は変化する。これにより、ノードＮ１０３Ｂにおけるドレイン電圧ＶｒｂＢはノードＮ４０１Ｂに発生したドレイン電圧に一致するように制御される。
【０１６６】
＜効果＞
以上のように、電流駆動装置４では、基準電圧ＶｃＡ、ＶｃＢを生成するための専用の電圧発生回路を設けることなく、差動増幅回路Ｄ１０３Ａ（Ｄ１０３Ｂ）の反転入力端子に電圧Ｖｉｄｏ２ａ（Ｖｉｄｏ２ｂ）を供給している。これにより、基準電圧ＶｃＡ、ＶｃＢを生成する電圧発生回路が不要になり、回路規模を低減することができる。
【０１６７】
（第６の実施形態）
＜一般的な電流駆動装置＞
電流駆動装置では、任意の階調レベルを有する駆動電流を表示素子回路（有機ＥＬ素子）へ出力するために、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋと１画素分の表示素子回路との間にスイッチが設けられる。スイッチは、１画素分の表示データの階調レベルに応じて、ＯＮ／ＯＦＦする。例えば、その表示データが４ビット（１６階調）である場合、駆動トランジスタは画素１つに対して１５個設けられる。さらに、その１５個の駆動トランジスタＴ１０５−１〜Ｔ１０５−１５と１画素分の表示素子回路との間には、１５個のスイッチが接続される。これらの１５個のスイッチがＯＮ／ＯＦＦすることによって駆動トランジスタＴ１０５−１〜Ｔ１０５−１５を流れる１５個の出力電流Ｉｏｕｔのうち表示素子回路に供給される出力電流Ｉｏｕｔの個数が決定される。これにより、１６階調の駆動電流が表示素子回路（有機ＥＬ素子）に出力される。
【０１６８】
また、１個の駆動トランジスタ（Ｔ１０５−１）と１画素分の表示素子回路との間にスイッチを接続し、２個の駆動トランジスタ（Ｔ１０５−２，Ｔ１０５−３）とその表示素子回路との間にスイッチを接続し、４個の駆動トランジスタ（Ｔ１０５−４〜Ｔ１０５−７）とその表示素子回路との間にスイッチを接続し、８個の駆動トランジスタ（Ｔ１０５−８〜Ｔ１０５−１５）とその表示素子回路との間にスイッチを接続する構成も存在するが、ここではその説明を省略する。
【０１６９】
＜全体構成＞
この発明の第６の実施形態による電流駆動装置６の全体構成を図６に示す。この装置６は、図４に示した出力電圧制限用トランジスタＴ３０５−１〜Ｔ３０５−Ｋに代えて、スイッチトランジスタＴ６０５−１〜６０５−Ｋおよびインバータ回路６０６−１〜６０６−Ｋを備える。その他の構成は図４と同様である。スイッチトランジスタＴ６０５−１〜Ｔ６０５−Ｋの各々は、出力ノードＯＵＴと駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋとの間に接続され、ゲートがインバータ回路Ｔ６０６−１〜Ｔ６０６−Ｋの出力端子に接続される。インバータ回路Ｔ６０６−１〜Ｔ６０６−Ｋの各々は、２つの電圧入力端子のうち一方（Ｈレベル電圧入力端子）がゲート線Ｇ３０４に接続され、他方（Ｌレベル入力端子）が接地ノードに接続される。インバータ回路Ｔ６０６−１〜Ｔ６０６−Ｋの各々は、外部からの制御信号に応じて、Ｈレベル信号およびＬレベル信号のうちいずれか一方を出力端子から出力する。制御信号は、ＯＮ／ＯＦＦを示す信号である。Ｈレベル信号の電位は、Ｈレベル電圧入力端子の電位（ここでは、そのインバータ回路のＨレベル電圧入力端子とゲート線Ｇ３０４との接続点の電位）と等しい。Ｌレベル信号の電位は、Ｌレベル電圧入力端子の電位（ここでは、接地ノードの電位）と等しい。
【０１７０】
なお、スイッチトランジスタＴ６０５−１〜Ｔ６０５−Ｋは、電圧制限用トランジスタＴ１０３Ａ，Ｔ１０３Ｂに対して個別トランジスタとして同一またはほぼ同一のトランジスタ特性を示すものと想定する。
【０１７１】
＜動作＞
次に、図６に示した電流駆動装置６による動作について説明する。この装置６による動作は、スイッチトランジスタＴ６０５−１〜６０５−Ｋ，インバータ回路６０６−１〜６０６−Ｋによる動作以外は、図４に示した電流駆動装置４と同様の動作である。また、スイッチトランジスタＴ６０５−１〜Ｔ６０５−Ｋの各々は同様の構成であり、インバータ回路６０６−１〜６０６−Ｋの各々は同様の構成であるので、代表してスイッチトランジスタＴ６０５−１およびインバータ６０６−１による動作について説明する。
【０１７２】
〔制御信号が「ＯＮ」を示すとき〕
まず、「ＯＮ」を示す制御信号がインバータ回路６０６−１に入力される場合について説明する。
【０１７３】
この場合、インバータ回路６０６−１は、Ｈレベル信号をスイッチトランジスタＴ６０５−１のゲートに出力する。つまり、スイッチトランジスタＴ６０５−１のゲートには、このインバータ回路６０６−１のＨレベル電圧入力端子とゲート線Ｇ３０４との接続点における電位（＝ゲート電圧Ｖｉｄｏ２ａ）が与えられる。よって、駆動トランジスタＴ１０５−１のドレイン電圧の電圧値は、バイアス電圧生成用トランジスタＴ１０４Ａのドレイン電圧の電圧値と等しくなる。
【０１７４】
〔制御信号が「ＯＦＦ」を示すとき〕
次に、「ＯＦＦ」を示す制御信号がインバータ回路６０６−１に入力される場合について説明する。
【０１７５】
この場合、インバータ回路６０６−１は、Ｌレベル信号をスイッチトランジスタＴ６０５−１のゲートに出力する。よって、スイッチトランジスタＴ６０５−１は活性化しない。
【０１７６】
このように、スイッチトランジスタＴ６０５−１〜Ｔ６０５−Ｋのうち活性化しているスイッチトランジスタは、ソース電圧が「Ｖｉｄｏ２ｂ−Ｖｔ（Ｖｔ：スイッチトランジスタのしきい値電圧）」に設定される。
【０１７７】
＜効果＞
以上のように、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋのうち出力電流Ｉｏｕｔを出力すべき駆動トランジスタのドレイン電圧を等しい電圧値に設定することができる。これにより、ドレイン電圧依存性による出力電流Ｉｏｕｔの電流値の変動を低減することができ、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々を流れる出力電流Ｉｏｕｔの電流値をより精度良く均一にすることができる。
【０１７８】
また、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋの各々のドレイン電圧を設定する構成と表示素子回路（有機ＥＬ素子）への駆動電流を生成するための構成とを共有することによって、電流駆動装置の回路規模を低減することができる。
【０１７９】
（第７の実施形態）
＜全体構成＞
この発明の第７の実施形態による電流駆動装置は、図１に示した供給用基準トランジスタＴ１０１ＲＡに代えて、図７（ａ）に示す電流電圧変換部７００ａを備える。その他の構成は図１と同様である。電流電圧変換部７００ａは、Ｐ個（Ｐは自然数）の電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐを含む。電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐの各々は、電源ノードとノードＮ１０３Ａ（図１参照）との間に接続され、各々のゲートが設定用基準トランジスタＴ１０１Ｌのゲート（図１参照）に接続されている。
【０１８０】
＜動作＞
次に、図７（ａ）に示した電流電圧変換部７００ａによる動作について説明する。
【０１８１】
電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐの各々は、設定用基準トランジスタＴ１０１Ｌ（図１参照）のゲートに発生したゲート電圧Ｖｉｄをゲートに受ける。よって、電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐの各々には、ゲート電圧Ｖｉｄの電圧値に応じた電流値を有するドレイン電流Ｉ７０１−１〜Ｉ７０１−Ｐが流れる。これにより、バイアス電圧生成用トランジスタＴ１０４Ａには、ドレイン電流Ｉ７０１−１〜Ｉ７０１−Ｐのすべてを合計した電流がドレイン電流Ｉｄｒｓとして流れる。
【０１８２】
＜効果＞
以上のように、供給用基準トランジスタＴ１０１ＲＡを複数のトランジスタによって構成することによって、供給用基準トランジスタＴ１０１ＲＡが有するトランジスタ特性のばらつきによる影響を低減することができる。また、電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐを互いに近傍に配置することによって、トランジスタ特性のばらつきをさらに低減することができる。
【０１８３】
なお、電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐの各々は、互いにトランジスタ特性が同一であっても構わないし、同一でなくても構わない。
【０１８４】
また、図１に示した電流駆動装置が供給用基準トランジスタＴ１０１ＲＢに代えて図７（ａ）に示した電流電圧変換部７００ａを備える構成も同様の効果を得ることができる。この場合、電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐの各々は、電源ノードとノードＮ１０３Ｂとの間に接続され、ゲートが設定用基準トランジスタＴ１０１Ｌのゲートに接続される。
【０１８５】
＜変形例＞
また、図１に示した電流駆動装置１が設定用基準トランジスタＴ１０１Ｌに代えて図７（ｂ）に示した電流電圧変換部７００ｂを備える構成も可能である。電流電圧変換部７００ｂは、Ｑ個（Ｑは自然数）の電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑを含む。電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑの各々は、電源ノードと基準電流入力ノードＮ１０１（図１参照）との間に接続されており、ゲートとドレインとが接続されている。電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑの各々のドレイン（ゲート）は、基準電流入力ノードＮ１０１と供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢのゲートとに接続されている。このように構成することによって、設定用基準トランジスタＴ１０１Ｌが有するトランジスタ特性のばらつきによる影響を低減することができる。
【０１８６】
さらに、図１に示した電流駆動装置１が、図１に示した設定用基準トランジスタＴ１０１Ｌに代えて図７（ｂ）に示した電流電圧変換部７００ｂを備え、図１に示した供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢに代えて図７（ａ）に示した電流電圧変換部７００ａを備える構成も可能である。つまり、図１に示した設定用基準トランジスタＴ１０１Ｌ，供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢの各々を複数のトランジスタによって構成することも可能である。この場合、設定用基準トランジスタＴ１０１Ｌを構成するトランジスタ，供給用基準トランジスタＴ１０１ＲＡを構成するトランジスタ，および供給用基準トランジスタＴ１０１ＲＢを構成するトランジスタが１つのチップ上に均一に分布していることが好ましい。このように構成すれば、設定用基準トランジスタＴ１０１Ｌ，供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢの各々が有するトランジスタ特性のばらつきが均一になるので、各々が有するトランジスタ特性のばらつきによる影響を低減することができる。
【０１８７】
（第８の実施形態）
＜全体構成＞
この発明の第８の実施形態による電流駆動装置は、図１に示した供給用基準トランジスタＴ１０１ＲＡに代えて、図８に示すバイアス電圧調整部８００を備える。その他の構成は図１と同様である。バイアス電圧調整部８００は、設定用基準トランジスタＴ１０１Ｌのゲート電圧Ｖｉｄに応じたドレイン電流Ｉｄｒｓを生成する。
【０１８８】
＜バイアス電圧調整部８００の内部構成＞
図８に示したバイアス電圧調整部８００は、電流電圧変換部８０１と、供給電源８０２と、条件記憶部８０３と、条件制御回路８０４と含む。
【０１８９】
電流電圧変換部８０１は、図７（ａ）に示した電流電圧変換用トランジスタＴ７０１−１〜Ｔ７０１−Ｐと、（Ｐ−１）個の選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐとを含む。選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐは、電流電圧変換用トランジスタＴ７０１−２〜Ｔ７０１−Ｐと一対一で対応している。選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐは、対応する電流電圧変換用トランジスタＴ７０１−２〜Ｔ７０１−ＰとノードＮ１０３Ａとの間に接続され、条件制御回路８０４からの制御信号ＣＴ−２〜ＣＴ−Ｐをゲートに受ける。
【０１９０】
制御信号ＣＴ−２〜ＣＴ−Ｐは、Ｌレベルのときには選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときには選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐを非活性化させる電圧である。
【０１９１】
供給電源８０２は、条件記憶部８０３および条件制御回路８０４に読出電圧を供給する。読出電圧は、条件記憶部８０３の接続状態を確認するための電圧である。
【０１９２】
条件記憶部８０３は、Ｆ個（Ｆは自然数）のヒューズｈ８−１〜ｈ８−Ｆを含む。ヒューズｈ８−１〜ｈ８−Ｆの各々は、レーザーや高電流を印加して切断することによって導通状態から非導通状態にすることができる材料である。条件記憶部８０３は、ヒューズｈ８−１〜ｈ８−Ｆの切断／非切断を２進数として扱うことによって、Ｆビットのバイナリデータを記憶する。なお、ここでは、条件記憶部８０３は、電流電圧変換用トランジスタＴ７０２−２〜Ｔ７０１−Ｐのうち使用すべきトランジスタの個数が示されたバイナリデータを記憶するものとする。例えば、ヒューズｈ８−１が切断されており他のヒューズｈ８−２〜ｈ８−Ｍが切断されていない場合、条件記憶部８０３は、使用すべきトランジスタの個数が「１つ」であることを記憶している。また、ヒューズｈ８−１，ｈ８−２が切断されており他のヒューズｈ８−３〜ｈ８−Ｍが切断されていない場合、条件記憶部８０３は、使用すべきトランジスタの個数が「３つ」であることを記憶している。
【０１９３】
条件制御回路８０４は、外部からのコントロール信号ＣＯＮＴに応じて、条件固定モードまたはエミュレートモードになる。
【０１９４】
条件固定モードになると、条件制御回路８０４は、条件記憶部８０３に含まれるヒューズｈ８−１〜ｈ８−Ｆの一方の端子を自己に接続してヒューズｈ８−１〜ｈ８−Ｆの各々が示す電圧レベルを読みとる。これにより、ヒューズの断線状態によって示されたバイナリデータが読み出される。また、条件制御回路８０４は、読み出したバイナリデータをデコードすることによって、制御信号ＣＴ−２〜ＣＴ−Ｐを出力する。例えば、条件記憶部８０３においてヒューズｈ８−１，ｈ８−２が切断されている場合（使用すべきトランジスタの個数が「３つ」であることを示すバイナリデータが条件記憶部８０３に記憶されている場合）、ヒューズｈ８−１〜ｈ８−Ｆの各々が示す電圧レベルは「Ｌ，Ｌ，Ｈ，・・・，Ｈ」になる。この場合、条件制御回路８０４は、制御信号ＣＴ−２〜ＣＴ−４をＬレベルにし他の制御信号ＣＴ−５〜ＣＴ−ＰをＨレベルにする。
【０１９５】
エミュレートモードになると、条件制御回路８０４は、外部からのデータ信号ＤＡＴＡに従って条件記憶部８０３におけるヒューズｈ８−１〜ｈ８−Ｆの断線状態をエミュレートして、制御信号ＣＴ−２〜ＣＴ−Ｐを出力する。データ信号ＤＡＴＡは、条件記憶部８０３におけるヒューズの断線状態（条件記憶部８０３に記憶された情報）をエミュレートするための信号であり、ヒューズの断線状態に応じたＭ個の電圧レベルが示されている。例えば、ヒューズｈ８−１が切断されている状態（使用すべき電圧生成用トランジスタの個数が「１個」を示す情報が条件記憶部８０３に記憶された状態）をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＦ個の電圧レベルは「Ｌ，Ｈ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路８０４は、制御信号ＣＴ−２をＬレベルにし他の制御信号ＣＴ−３〜ＣＴ−ＰをＨレベルにする。また、ヒューズｈ８−１，ｈ８−２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＦ個の電圧レベルは「Ｌ，Ｌ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路８０４は、制御信号ＣＴ−２〜ＣＴ−４をＬレベルにし他の制御信号ＣＴ−５〜ＣＴ−ＰをＨレベルにする。
【０１９６】
＜動作＞
次に、図８に示したバイアス電圧調整部８００による動作について説明する。
【０１９７】
〔条件固定モード〕
条件制御回路８０４は、条件固定モードへの切替を要請するコントロール信号ＣＯＮＴを入力すると条件固定モードになる。
【０１９８】
次に、条件制御回路８０４は、条件記憶部８０３に含まれるヒューズｈ８−１〜ｈ８−Ｆの一方の端子を自己に接続してヒューズの断線状態によって示されたバイナリデータを読み出す。
【０１９９】
次に、条件制御回路８０４は、読み出したバイナリデータをデコードして、制御信号ＣＴ−２〜ＣＴ−Ｐを対応する選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐのゲートに出力する。
【０２００】
ここで、ヒューズｈ８−１が切断されている場合、条件制御回路８０４は、制御信号ＣＴ−２をＬレベルにし他の制御信号ＣＴ−３〜ＣＴ−ＰをＨレベルにする。よって、選択用トランジスタＳ８０１−２が活性化し電流電圧変換用電流電圧変換用トランジスタＴ７０１−２がノードＮ１０３Ａに接続されるので、ノードＮ１０３Ａには電流電圧変換用トランジスタＴ７０１−１，Ｔ７０１−２が接続されることになる。したがって、設定用基準トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ７０１−１とのカレントミラー比によって決定されたドレイン電流Ｉ７０１−１と設定用基準トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ７０１−２とのカレントミラー比によって決定されたドレイン電流Ｉ７０１−２とを足しあわせたドレイン電流（「Ｉ７０１−１」＋「Ｉ７０１−２」）がバイアス電圧生成用トランジスタＴ１０４Ａに流れる。これにより、バイアス電圧生成用トランジスタＴ１０４Ａのゲートに与えられるバイアス電圧ＶｂｉａｓＡは、ドレイン電流（「Ｉ７０１−１」＋「Ｉ７０１−２」）の電流値に対応した電圧値に設定される。
【０２０１】
このように、条件記憶部８０３に記憶されたバイナリデータをデコードすることによって制御信号ＣＴ−２〜ＣＴ−Ｐの出力状態が再現される。また、その出力状態が維持される。
【０２０２】
〔エミュレートモード〕
一方、条件制御回路８０４は、エミュレートモードへの切替を要請するコントロール信号ＣＯＮＴを入力するとエミュレートモードになる。
【０２０３】
次に、条件制御回路８０４は、データ信号ＤＡＴＡに従って、制御信号ＣＴ−２〜ＣＴ−Ｐを出力する。
【０２０４】
ここで、データ信号ＤＡＴＡが「ヒューズｈ８−１〜ｈ８−Ｆすべて非切断」を示しているとする。この場合、条件制御回路８０４から出力される制御信号ＣＴ−２〜ＣＴ−Ｐは、すべてＨレベル（インアクティブ）になる。よって、選択用トランジスタＳ８０１−２〜Ｓ８０１−Ｐのいずれも活性化されず、電流電圧変換用トランジスタＴ７０１−２〜Ｔ７０１−ＰのいずれもノードＮ１０３Ａに接続されないので、ノードＮ１０３Ａには電流電圧変換用トランジスタＴ７０１−１のみが接続されることになる。したがって、設定用基準トランジスタＴ１０１Ｌと電流電圧変換用トランジスタＴ７０１−１とのカレントミラー比によって決定されたドレイン電流Ｉ７０１−１がバイアス電圧生成用トランジスタＴ１０４Ａに流れる。これにより、バイアス電圧生成用トランジスタＴ１０４Ａのゲートに与えられるバイアス電圧ＶｂｉａｓＡは、ドレイン電流Ｉ７０１の電流値に対応した電圧値に設定される。
【０２０５】
このように、データ信号ＤＡＴＡに従って条件記憶部８０３におけるヒューズｈ８−１〜ｈ８−Ｍの切断状態をエミュレートすることによって、設定用基準トランジスタＴ１０１Ｌと電流電圧変換部８０１との能力比を任意に設定することができる。これにより、バイアス電圧生成用トランジスタＴ１０４Ａに流れるドレイン電流Ｉｄの電流値を調整することができる。
【０２０６】
＜効果＞
以上のように、条件制御回路８０４によって電流電圧変換部８０１の性能を調整することによって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける出力電流Ｉｏｕｔ出力電流の状態が最適になる条件（最適条件）の下で電流駆動装置を動作させることができる。
【０２０７】
また、エミュレーションの結果に基づいて条件記憶部８０３に含まれるヒューズｈ８−１〜ｈ８−Ｆを切断することによって制御信号ＣＴ−２〜ＣＴ−Ｐの出力状態を記憶すれば、出力電流Ｉｏｕｔの状態が最適な時の条件を維持することができる。
【０２０８】
なお、本実施形態では、電流電圧変換用トランジスタＴ７０１−２〜Ｔ７０１−Ｐのうち条件制御回路８０４によって選択されるべきトランジスタの個数（制御信号ＣＴ−２〜ＣＴ−Ｐの出力状態）を記憶するために複数のヒューズを含む条件記憶部８０３を用いたが、ＤＲＡＭ（dynamic random access memory）やＳＲＡＭ（static random access memory）のような記憶媒体に制御信号ＣＴ−２〜ＣＴ−Ｐの出力状態を示すデータを記憶しその記憶媒体に記憶されたデータをデコードして制御信号ＣＴ−２〜ＣＴ−Ｐを出力する構成も可能である。
【０２０９】
また、条件制御回路８０４が条件固定モードをデフォルトとして動作しても構わない。つまり、条件制御回路８０４がエミュレートモード以外の時には常に条件固定モードであっても構わない。
【０２１０】
また、ヒューズの切断数を減らすため、出力電流Ｉｏｕｔの状態が最適な時の条件を中心に切断数が増えるように設定してもよい。例えば、電流電圧変換用トランジスタＴ７０１−２〜Ｔ７０１−Ｐのうちいずれか２つを使用する場合に出力電流Ｉｏｕｔの状態が最適になるとすると、条件制御回路８０４は、ヒューズｈ８−１〜ｈ８−Ｆの各々が示す電圧レベルが「Ｈ，Ｈ，Ｈ，・・・Ｈ」であるときに制御信号ＣＴ−２，ＣＴ−３がＬレベルになり他の制御信号ＣＴ−４〜ＣＴ−ＰがＨレベルになるように、条件記憶部８０３に記憶されたバイナリデータをデコードする。
【０２１１】
（第９の実施形態）
＜全体構成＞
この発明の第９の実施形態による電流駆動装置は、図１に示した設定用基準トランジスタＴ１０１Ｌに代えて、図９に示すゲート電圧調整部９００を備える。その他の構成は図１と同様である。ゲート電圧調整部９００は、基準電流Ｉｒｅｆの電流値に応じた電圧値を有するゲート電圧を生成する。
【０２１２】
＜ゲート電圧調整部９００の内部構成＞
図９に示したゲート電圧調整部９００は、電流電圧変換部９０１と、供給電源８０２と、条件記憶部８０３と、条件制御回路９０４とを含む。
【０２１３】
電流電圧変換部９０１は、図７（ｂ）に示したＱ個の電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑと、Ｑ個の選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑと、Ｑ個の選択用トランジスタＳｂ９０１−１〜Ｓｂ９０１−Ｑとを含む。選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑおよび選択用トランジスタＳｂ９０１−１〜Ｓｂ９０１−Ｑは、電源ノードとノードＮ９０５との間に直列に接続される。選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑは、条件制御回路９０４からの制御信号ＣＴａ−１〜ＣＴａ−Ｑをゲートに受ける。選択用トランジスタＳｂ９０１−１〜Ｓｂ９０１−Ｑは、条件制御回路９０４からの制御信号ＣＴｂ−１〜ＣＴｂ−Ｑをゲートに受ける。電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑは、電源ノードとノードＮ９０５との間に設けられ、ゲートがノードＮ９−１〜Ｎ９−Ｑに接続されている。ノードＮ９０５は、供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢの各々のゲートおよび基準電流入力ノードＮ１０１（図１参照）に接続される。
【０２１４】
制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑは、Ｌレベルのときには選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑ，Ｓｂ９０１−１〜Ｓｂ９０１−Ｑ（ＰＭＯＳトランジスタ）を活性化させる電圧であり、Ｈレベルのときには選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑ，Ｓｂ９０１−１〜Ｓｂ９０１−Ｑを非活性化させる電圧である。
【０２１５】
供給電源８０２は、図８に示したものと同様である。
【０２１６】
条件記憶部８０３は、図８に示したものと同様である。なお、ここでは、条件記憶部８０３は、電流電圧変換用トランジスタＴ７０２−１〜Ｔ７０２−Ｑのうち使用すべきトランジスタの個数が示されたバイナリデータを記憶するものとする。例えば、ヒューズｈ８−１が切断されており他のヒューズｈ８−２〜ｈ８−Ｆが切断されていない場合、条件記憶部８０３は、使用すべきトランジスタの個数が「１つ」であることを記憶している。また、ヒューズｈ８−１，ｈ８−２が切断されており他のヒューズｈ８−３〜ｈ８−Ｆが切断されていない場合、条件記憶部８０３は、使用すべきトランジスタの個数が「３つ」であることを記憶している。
【０２１７】
条件制御回路９０４は、条件制御回路８０４と同様に、外部からのコントロール信号ＣＯＮＴに応じて、条件固定モードまたはエミュレートモードになる。
【０２１８】
条件固定モードになると、条件制御回路９０４は、条件制御回路８０４と同様に、条件記憶部８０３に記憶されたバイナリデータをデコードすることによって、制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑを出力する。例えば、条件記憶部８０３においてヒューズｈ８−１が切断されている場合、条件制御回路９０４は、制御信号ＣＴａ−１をＨレベルに制御信号ＣＴａ−２〜ＣＴａ−ＱをＬレベルにし、制御信号ＣＴｂ−１をＬレベルに制御信号ＣＴｂ−２〜ＣＴｂ−ＱをＨレベルにする。
【０２１９】
エミュレートモードになると、条件制御回路９０４は、条件制御回路８０４と同様に、外部からのデータ信号ＤＡＴＡに従って条件記憶部８０３におけるヒューズｈ８−１〜ｈ８−Ｆの断線状態をエミュレートして、制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑを出力する。例えば、ヒューズｈ８−１，ｈ８−２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡの場合、そのデータ信号ＤＡＴＡに示されたＦ個の電圧レベルは「Ｌ，Ｌ，Ｈ，・・・，Ｈ」となる。この場合、条件制御回路９０４は、制御信号ＣＴａ−１〜ＣＴａ−３をＨレベルに制御信号ＣＴａ−４〜ＣＴａ−ＱをＬレベルにし、制御信号ＣＴｂ−１〜ＣＴｂ−３をＬレベルに制御信号ＣＴｂ−４〜ＣＴｂ−ＱをＨレベルにする。
【０２２０】
＜動作＞
次に、図９に示したゲート電圧調整部９００による動作について説明する。
【０２２１】
〔条件固定モード〕
条件制御回路９０４は、条件固定モードへの切替を要請するコントロール信号ＣＯＮＴを入力すると条件固定モードになる。次に、条件制御回路９０４は、条件記憶部８０３に含まれるヒューズｈ８−１〜ｈ８−Ｆの一方の端子を自己に接続してヒューズの断線状態によって示されたバイナリデータを読み出す。次に、条件制御回路９０４は、読み出したバイナリデータをデコードして、制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑを対応する選択用トランジスタＳａ９０１−１〜Ｓａ９０１−Ｑ，Ｓｂ９０１−１〜Ｓｂ９０１−Ｑのゲートに出力する。
【０２２２】
ここで、ヒューズｈ８−１が切断されている場合、条件制御回路９０４は、制御信号ＣＴｂ−１，ＣＴａ−２〜ＣＴａ−ＱをＬレベル（アクティブ）にし制御信号ＣＴａ−１，ＣＴｂ−２〜ＣＴｂ−ＱをＨレベル（インアクティブ）にする。よって、選択用トランジスタＳａ９０１−１が活性化されず選択用トランジスタＳｂ９０１−１が活性化されるので、電流電圧変換用トランジスタＴ７０２−１のゲートとドレインと同電位になり電流が流れる。一方、選択用トランジスタＳａ９０１−２〜Ｓａ９０１−Ｑが活性化され選択用トランジスタＳｂ９０１−２〜Ｓｂ９０１−Ｑが活性化されないので、電流電圧変換用トランジスタＴ７０２−２〜Ｔ７０２−Ｑのゲートが電源ノードと同電位になり電流が流れない。したがって、電流電圧変換用トランジスタＴ７０２−１にのみ基準電流Ｉｒｅｆが流れる。これにより、電流電圧変換用トランジスタＴ７０２−１のゲートに発生したゲート電圧Ｖｉｄが供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢのゲートに入力される。
【０２２３】
このように、条件記憶部８０３に記憶された制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑの出力状態が再現される。また、その出力状態が維持される。
【０２２４】
〔エミュレートモード〕
一方、条件制御回路９０４は、エミュレーションモードへの切替を要請するコントロール信号ＣＯＮＴを入力するとエミュレートモードになる。次に、条件制御回路９０４は、データ信号ＤＡＴＡに従って、制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑを出力する。
【０２２５】
ここで、ヒューズｈ８−２が切断されている状態をエミュレートするためのデータ信号ＤＡＴＡが条件制御回路９０４に入力された場合、条件制御回路９０４は、制御信号ＣＴｂ−１，ＣＴｂ−２，ＣＴａ−３〜ＣＴａ−ＱをＬレベル（アクティブ）にし制御信号ＣＴａ−１，ＣＴａ−２，ＣＴｂ−３〜ＣＴｂ−ＱをＨレベル（インアクティブ）にする。よって、選択用トランジスタＳａ９０１−１が活性化されず選択用トランジスタＳｂ９０１−１が活性化されるので、電流電圧変換用トランジスタＴ７０１−１のゲートとドレインと同電位になり電流が流れる。また、選択用トランジスタＳａ９０１−２が活性化されず選択用トランジスタＳｂ９０１−２が活性化されるので、電流電圧変換用トランジスタＴ７０２−２のゲートとドレインと同電位になり電流が流れる。一方、選択用トランジスタＳａ９０１−３〜Ｓａ９０１−Ｑが活性化され選択用トランジスタＳｂ９０１−３〜Ｓｂ９０１−Ｑが活性化されないので、電流電圧変換用トランジスタＴ７０２−３〜Ｔ７０２−Ｑのゲートが電源ノードと同電位になり電流が流れない。したがって、電流電圧変換用トランジスタＴ７０２−１，Ｔ７０２−２にのみ基準電流Ｉｒｅｆが流れる。これにより、電流電圧変換用トランジスタＴ７０２−１のゲートに発生したゲート電圧Ｖｉｄと電流電圧変換用トランジスタＴ７０２−２のゲートに発生したゲート電圧Ｖｉｄとが供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢのゲートに入力される。
【０２２６】
このように、データ信号ＤＡＴＡに従って条件記憶部８０３におけるヒューズｈ８−１〜ｈ８−Ｆの切断状態をエミュレートすることによって、供給用基準トランジスタＴ１０１ＲＡ，Ｔ１０１ＲＢに入力されるゲート電圧Ｖｉｄの電圧値を調整することができる。
【０２２７】
＜効果＞
以上のように、条件制御回路９０４によって電流電圧変換部９０１の性能を調整することによって、駆動トランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける出力電流Ｉｏｕｔ出力電流の状態が最適になる条件（最適条件）の下で動作することができる。
【０２２８】
また、エミュレーションの結果に基づいて条件記憶部８０３に含まれるヒューズｈ８−１〜ｈ８−Ｆを切断することによって制御信号ＣＴａ−１〜ＣＴａ−Ｑ，ＣＴｂ−１〜ＣＴｂ−Ｑの出力状態を記憶すれば、出力電流Ｉｏｕｔの状態が最適な時の条件を維持することができる。
【０２２９】
（第１０の実施形態）
＜全体構成＞
この発明の第１０の実施形態による表示装置１０の全体構成を図１０に示す。この装置１０は、表示パネル１００１と、制御部１００２と、データドライバ１００３と、ゲートドライバ１００４とを備える。この装置は、外部から入力された表示データ（ここでは、３ビットデータ（＝８階調））を表示パネル１００１に表示する。
【０２３０】
表示パネル１００１では、マトリックス状に配置されたＭ×Ｎ個（Ｍ，Ｎは自然数）の有機ＥＬ素子と垂直方向に配線されたＭ個のデータ線と水平方向に配線されたＮ個のゲート線とが設けられ、有機ＥＬ素子の各々はスイッチング素子を介してデータ線に接続され，そのスイッチング素子のゲートはゲート線に接続される（所謂、アクティブマトリックス方式）。１つのゲート線が活性化すると、そのゲート線に接続されたＭ個のスイッチング素子は、そのスイッチング素子に対応する有機ＥＬ素子とそのスイッチング素子（水平方向に直列に配置された有機ＥＬ素子）に対応するデータ線とを接続する。
【０２３１】
制御部１００２は、外部から入力された表示データＤ１００，制御情報ＣＴＲＬを入力すると、表示データＤ１００，スタート信号ＳＴＡＲＴ，およびロード信号ＬＯＡＤをデータドライバ１００３に出力するとともに、ゲートドライバ１００４に走査制御信号ＬＩＮＥを出力する。表示データＤ１００は、１画素分の階調レベルを示す表示データＤ１００−１〜Ｄ１００−Ｍを含む（ここでは、表示データＤ１００は、表示パネル１００１における１水平ライン分のデータである）。制御情報ＣＴＲＬは表示タイミングなどの種々の情報を示す。スタート信号ＳＴＡＲＴはデータドライバ１００３が表示データＤ１００を保持するタイミングを示す信号であり、ロード信号ＬＯＡＤはデータドライバ１００３が駆動電流Ｉ１００−１〜Ｉ１００−Ｍを生成するタイミングを示す信号である。
【０２３２】
データドライバ１００３は、制御部１００２から出力された表示データＤ１００に応じて、表示パネル１００１の有機ＥＬ素子を駆動するための駆動電流Ｉ１００−１〜Ｉ１００−Ｍを表示パネル１００１に存在するＭ個のデータ線に出力する。
【０２３３】
ゲートドライバ１００４は、制御部１００２からの走査制御信号ＬＩＮＥに応じて、走査信号ＳＬ−１〜ＳＬ−Ｎ（Ｎは自然数）を表示パネル１００１に存在するＮ個のゲートラインに出力する。なお、ここでは、ゲートドライバ１００４は、最上段のゲートラインから順番に、Ｎ個のゲートラインに走査信号ＳＬ−１〜ＳＬ−Ｍを出力する（所謂、線順次走査駆動方式）。
【０２３４】
＜データドライバ１００３の内部構成＞
図１０に示したデータドライバ１００３は、データラッチ部１０１１と、基準電流源１０１２と、図１に示した電流駆動装置１と、Ｍ個の選択部１０１３−１〜１０１３−Ｍとを含む。
【０２３５】
データラッチ部１０１１は、制御部１００２から出力されたスタート信号ＳＴＡＲＴに従って制御部１００２から出力された表示データＤ１００を１画素分の表示データＤ１００−１〜Ｄ１００−Ｍとして保持する。また、データラッチ部１０１１は、制御部１００２から出力されたロード信号ＬＯＡＤに応じて、その保持している１画素分の表示データＤ１００−１〜Ｄ１００−Ｍを選択部１０１３−１〜１０１３−Ｍに出力する。
【０２３６】
基準電流源１０１２は、電流駆動装置１に基準電流Ｉｒｅｆを供給する。
【０２３７】
電流駆動装置１は、基準電流供給部１０１２によって供給された基準電流Ｉｒｅｆを用いて、複数の出力電流Ｉｏｕｔを選択部１０１３−１−１〜１０１３−Ｍに出力する（ここでは、電流駆動装置１は駆動トランジスタを（８×Ｍ）個備えており、選択部１０１３−１〜１０１３−Ｍの各々に対して８個の出力電流Ｉｏｕｔを出力する）。
【０２３８】
選択部１０１３−１〜１０１３−Ｍは、電流駆動装置１から出力された８個の出力電流Ｉｏｕｔのうちデータラッチ部１０１１から出力された１画素分の表示データＤ１００−１〜Ｄ１００−Ｍに応じた個数の出力電流Ｉｏｕｔを選択する。また、選択部１０１３−１〜１０１３−Ｍは表示パネルに存在するＭ個のデータ線と一対一で対応しており、選択部１０１３−１〜１０１３−Ｍは、その選択した出力電流Ｉｏｕｔのすべてを足し合わせた電流を駆動電流Ｉ１００−１〜Ｉ１００−Ｍとしてその選択部に対応するデータ線に出力する。
【０２３９】
＜動作＞
次に、図１０に示した表示装置１０において、電流駆動装置１によって出力電流Ｉｏｕｔが出力される工程から表示パネル１００１の有機ＥＬ素子が駆動する工程までの流れについて説明する。
【０２４０】
まず、電流駆動装置１は、選択部１０１３−１〜選択部１０１３−Ｍの各々に対して８つの出力電流Ｉｏｕｔを出力する。
【０２４１】
選択部１０１３−１〜１０１３−Ｍの各々は、データラッチ部１０１１から出力された表示データＤ１００−１〜Ｄ１００−Ｍに応じて、電流駆動装置１から出力された８つの出力電流Ｉｏｕｔのうちその表示データＤ１００−１〜Ｄ１００−Ｍに応じた個数を選択する。例えば、表示データＤ１００−１が「階調レベル＝７」を示す場合、選択部１０１３−１は、８つの出力電流Ｉｏｕｔのうち７つの出力電流Ｉｏｕｔを選択する。この場合、出力電流Ｉｏｕｔ１つ分の電流値を「Ｉａ」とすると、選択部１０１３−１から出力される駆動電流Ｉ１００−１の電流値は「７×Ｉａ」になる。よって、選択部１０１３−１に対応するデータ線には、電流値「７×Ｉａ」を有する駆動電流Ｉ１００−１が入力される。選択部１０１３−２〜１０１３−Ｍにおいても同様の動作が行われ、Ｍ個のデータ線の各々は、対応する選択部１０１３−２〜１０１３−Ｍから駆動電流Ｉ１００−２〜Ｉ１００−Ｍを受ける。
【０２４２】
一方、ゲートドライバ１００４は、制御部１００２から出力された走査制御信号ＬＩＮＥに応じて、走査信号ＳＬ−１〜ＳＬ−Ｎを出力する。ここで、ゲートドライバ１００４が表示パネル１００１に存在するゲート線のうち最上段のゲート線に走査信号ＳＬ−１を出力したとすると、最上段のゲート線に接続されたＭ個のスイッチング素子は活性化する。これにより、表示パネル１００１のうち最上段のＭ個の有機ＥＬ素子は、対応するデータ線に接続されるので、対応するデータ線を流れる駆動電流Ｉ１００−１〜１００−Ｍを受ける。
【０２４３】
次に、表示パネル１００１のうち最上段のＭ個の有機ＥＬ素子は、駆動電流Ｉ１００−１〜Ｉ１００−Ｍの電流値に応じた光を発する。駆動電流Ｉ１００−１〜１００−Ｍは表示データＤ１００−１〜Ｄ１００Ｍの各々が示す階調レベルに応じた電流値を有するので、Ｍ個の有機ＥＬ素子の各々の輝度は、表示データＤ１００−１〜Ｄ１００−Ｍの各々が示す階調レベルに応じたレベルになる。よって、最上段の水平ラインに１水平ライン分の表示データＤ１００が表示される。
【０２４４】
このようにしてすべての水平ラインに対して同様の処理を行うことによって、３ビット（＝８階調）の表示データを表示パネル１００１に表示する。
【０２４５】
＜効果＞
以上のように、電流駆動装置１は、電流値が均一である出力電流Ｉｏｕｔを出力する。よって、選択部１０１３−１−１〜１０１３−Ｍの各々は、１画素分の表示データＤ１００−１〜Ｄ１００−Ｍが示す階調数に応じた電流値を有するＩ１００−１〜Ｉ１００−Ｍを精度良く生成することができる。これにより、表示パネル１００１における発光素子の発光のばらつきを低減することができる。
【０２４６】
また、本実施形態では、第１の実施形態による電流駆動装置１を利用しているが、第２〜第５，第７，第８の実施形態による電流駆動装置（図２〜５，図７（ａ），図７（ｂ），図８，図９参照）を利用することも可能である。また、第６の実施形態による電流駆動装置６（図６参照）を利用する場合、選択部１０１３−１〜１０１３−Ｍと図６に示したインバータ回路６０６−１〜６０６−Ｋを適当に対応付け、選択部１０１３−１〜１０１３−Ｍの各々がＯＮまたはＯＦＦを示す制御信号をその選択部に対応するインバータ回路（または複数のインバータ回路）に表示データＤ１００−１〜Ｄ１００−Ｍの各々に応じて出力するような構成にすればいい。
【０２４７】
また、本実施形態では、表示パネル１００１の１水平ライン中にはＭ個の画素が存在し、各々の画素に対して１つの有機ＥＬ素子が設けられている構成であるが、１つの画素に対して３つの有機ＥＬ素子（Ｒ成分を担う有機ＥＬ素子，Ｇ成分を担う有機ＥＬ素子，およびＢ成分を担う有機ＥＬ素子）を設ける構成も可能である。この場合、表示データＤ１００は（Ｍ×３）個の表示データＤ１００−１〜Ｄ１００−（Ｍ×３）を含む。また、データドライバ１００３は、３つの電流駆動装置と、（Ｍ×３個）の選択部１０１３−１〜１０１３−（Ｍ×３）を含む。３つの電流駆動装置の各々は、Ｒ成分，Ｇ成分，Ｂ成分の各々に適した電流値を有する出力電流Ｉｏｕｔを出力する。選択部１０１３−１〜１０１３−（Ｍ×３）のうち、選択部１０１３−（３Ｘ−２）（Ｘは自然数：１≦Ｘ≦Ｍ）はＲ成分に対応する電流駆動装置からの出力電流Ｉｏｕｔを受け、選択部１０１３−（３Ｘ−１）はＧ成分に対応する電流駆動装置からの出力電流Ｉｏｕｔを受け、選択部１０１３−（３Ｘ）はＢ成分に対応する電流駆動装置からの出力電流Ｉｏｕｔを受ける。また、データラッチ部１０１１は、Ｒ成分に対応する表示データＤ１００−（３Ｘ−２）を選択部１０１３−（３Ｘ−２）に出力し、Ｇ成分に対応する表示データＤ１００−（３Ｘ−１）を選択部１０１３−（３Ｘ−１）に出力し、Ｂ成分に対応する表示データＤ１００−（３Ｘ）を選択部１０１３−（３Ｘ）に出力する。これにより、Ｒ成分に対応する有機ＥＬ素子，Ｇ成分に対応する有機ＥＬ素子、およびＢ成分に対応する有機ＥＬ素子の各々は、Ｒ成分に対応する表示データＤ１００−（３Ｘ−２）に応じた輝度，Ｇ成分に対応する表示データＤ１００−（３Ｘ−１）に応じた輝度、およびＢ成分に対応する表示データＤ１００−（３Ｘ）に応じた輝度になる。このように、ＲＧＢ成分ごとに設けられた電流駆動装置に出力電流Ｉｏｕｔの電流値を調整することによってＲＧＢ成分ごとに設けられた有機ＥＬ素子の輝度を個別に調整することができるので、各々の画素の輝度を精度良く調整することができる。
【産業上の利用可能性】
【０２４８】
本発明にかかる電流駆動装置は、有機ＥＬパネルの電流駆動型の表示用ドライバ等に有用である。また複数の回路ブロックに分かれて、互いに電流値を合わせながら高精度に出力するプリンタドライバ等の用途にも応用できる。
【図面の簡単な説明】
【０２４９】
【図１】この発明の第１の実施形態による電流駆動装置１の全体構成を示す図である。
【図２】この発明の第２の実施形態による電流駆動装置２の全体構成を示す図である。
【図３】この発明の第３の実施形態による電流駆動装置３の全体構成を示す図である。
【図４】この発明の第４の実施形態による電流駆動装置４の全体構成を示す図である。
【図５】この発明の第５の実施形態による電流駆動装置５の全体構成を示す図である。
【図６】この発明の第６の実施形態による電流駆動装置６の全体構成を示す図である。
【図７】（ａ）この発明の第７の実施形態による電流駆動装置が備える電流電圧変換部７００ａの内部構成を示す図である。（ｂ）この発明の第７の実施形態の変形例による電流駆動装置が備える電流電圧変換部７００ｂの内部構成を示す図である。
【図８】この発明の第８の実施形態による電流駆動装置が備えるバイアス電圧調整部８００の内部構成を示す図である。
【図９】この発明の第９の実施形態による電流駆動装置が備えるゲート電圧調整部９００の内部構成を示す図である。
【図１０】この発明の第１０の実施形態による表示装置の全体構成を示す図である。
【図１１】従来の電流駆動装置２０の全体構成を示す図である。
【符号の説明】
【０２５０】
１，２，３，４，５，６，２０    電流駆動装置
１０    表示装置
Ｎ１０１    基準電流入力ノード
Ｔ１０１Ｌ    設定用基準トランジスタ
Ｔ１０１ＲＡ，Ｔ１０１ＲＢ，Ｔ１０１ＲＣ    供給用基準トランジスタ
Ｔ１０２Ｌ，Ｔ１０２ＲＡ，Ｔ１０２ＲＢ，Ｔ１０２ＲＣ    カスコード接続用トランジスタ
Ｎ１０２Ａ，Ｎ１０２Ｂ，Ｎ１０２Ｃ    基準電圧供給ノード
Ｄ１０３Ａ，Ｄ１０３Ｂ，Ｄ１０３Ｃ，Ｄ４０１    差動増幅回路
Ｔ１０４Ａ，Ｔ１０４Ｂ，Ｔ１０４Ｃ    バイアス電圧生成用トランジスタ
Ｔ１０５−１〜Ｔ１０５−Ｋ    駆動トランジスタ
Ｔ３０１ＣＡ，Ｔ３０２ＣＢ，Ｔ３０３ＣＡ，Ｔ３０４ＣＡ，Ｔ３０１ＣＢ，Ｔ３０２ＣＢ，Ｔ３０３ＣＢ，Ｔ３０４ＣＢ    カスコードトランジスタ
Ｔ１０３Ａ，Ｔ１０３Ｂ    電圧制限用トランジスタ
Ｔ３０５−１〜Ｔ３０５−Ｋ    出力電圧制限用トランジスタ
Ｔ６０５−１〜Ｔ６０５−Ｋ    スイッチトランジスタ
６０６−１〜６０６−Ｋ    インバータ回路
７００ａ，７００ｂ    電流電圧変換部
Ｔ７０１−１〜Ｔ７０１−Ｋ    電流電圧変換用トランジスタ
８００，９００    バイアス電圧調整部
８０１，９０１    電流電圧変換部
Ｓ８０１−２〜Ｓ８０１−Ｋ，Ｓａ９０１−１〜Ｓａ９０１−Ｑ，Ｓｂ９０１−１〜Ｓｂ９０１−Ｑ    選択用トランジスタ
８０２    供給電源
８０３    条件記憶部
８０４，９０４    条件制御回路
１００１    表示パネル
１００２    制御部
１００３    データドライバ
１００４    ゲートドライバ
１０１１    データラッチ部
１０１２    基準電流源
１０１３−１〜１０１３−Ｍ    選択部
【図１】
2006201761.tif 000003
【図２】
2006201761.tif 000004
【図３】
2006201761.tif 000005
【図４】
2006201761.tif 000006
【図５】
2006201761.tif 000007
【図６】
2006201761.tif 000008
【図７】
2006201761.tif 000009
【図８】
2006201761.tif 000010
【図９】
2006201761.tif 000011
【図１０】
2006201761.tif 000012
【図１１】
2006201761.tif 000013