(57)【要約】      （修正有）【課題】半導体チップの小型化と画素データの読み出し時間の短縮化を図ることができるセンサＩＣを提供する。【解決手段】画素１で構成された左右の光センサアレイと、この光センセアレイの上下に配置される偶数、奇数画素に対応する増幅回路と、各増幅回路に対応するアドレス部が配置される。この左右の光センサアレイに挟まれた中央部に、カウンタ回路を含むアドレス指定回路４と、偶数画素出力ライン１５ａと奇数画素出力ライン１５ｂを指定する出力ライン指定回路５と、左右の光センサアレイを選択する左右選択回路６と、全画素共通の出力回路７が配置される。出力ライン指定回路５を設け、偶数、奇数画素データを蓄積する時刻を同時刻にし、読み出し時刻を偶数画素１ａの後に奇数画素１ｂとすることで、画素指定アドレスライン１２ａ、ｂの配線数を減少させて半導体チップを小型化でき、奇数画素データの読み出し時間を短縮できる。【選択図】        図１
2006157139.tif 000002
【特許請求の範囲】
【請求項１】
物理量を受けて電気信号に変換する複数の微小センサ部からなるセンサアレイと、該微小センサ部から出力される第１電気信号を増幅する増幅部と、該増幅部で増幅されて出力される第２電気信号を蓄積する蓄積部と、オンすることで前記第２電気信号を前記蓄積部に送信を開始する蓄積スイッチと、オンすることで前記蓄積部に蓄積された第２電気信号の読み出しを開始させる読み出しスイッチとを具備するセンサＩＣにおいて、
前記蓄積スイッチのオン開始時刻を前記読み出しスイッチのオン開始時刻より早めることを特徴とするセンサＩＣ。
【請求項２】
偶数画素と奇数画素が交互に配置される光センサアレイと、該光センサアレイの各画素に対応して配置される増幅回路と、該増幅回路に対応して配置されるアドレス部と、該アドレス部にアドレス信号を送るアドレス指定回路と、前記アドレス部からの偶数、奇数画素データを出力ライン選択回路へ伝送する偶数、奇数画素出力ラインと、オンすることで前記アドレス部からの偶数、奇数画素データを偶数、奇数画素出力ラインへ送信する偶数、奇数画素指定スイッチと、前記偶数、奇数画素出力ラインの配線でそれぞれ形成される第１寄生容量と、前記出力ライン選択回路からの出力信号が入力される左右選択回路と、該左右選択回路からの信号を増幅する出力回路と、該左右選択回路からの信号を前記出力回路へ伝送する配線で形成される第２寄生容量と、前記出力回路からの信号を外部回路に伝送するセンサデータ出力端子とを具備し、偶数画素信号と奇数画素信号が交互に順次に前記第１寄生容量と前記第２寄生容量に蓄積され、該蓄積された信号が読み出されるセンサＩＣにおいて、
前記増幅回路および前記アドレス部が前記偶数画素に対応するか前記奇数画素に対応するかによって前記光センサアレイに対して対称に配置され、前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻と、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻が同時刻であり、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻が、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早いことを特徴とするセンサＩＣ。
【請求項３】
偶数画素と奇数画素が交互に配置される光センサアレイと、該光センサアレイの各画素に対応して配置される増幅回路と、該増幅回路に対応して配置されるアドレス部と、該アドレス部にアドレス信号を送るアドレス指定回路と、前記アドレス部からの偶数、奇数画素データを出力ライン選択回路へ伝送する偶数、奇数画素出力ラインと、オンすることで前記アドレス部からの偶数、奇数画素データを偶数、奇数画素出力ラインへ送信する偶数、奇数画素指定スイッチと、前記偶数、奇数画素出力ラインの配線でそれぞれ形成される第１寄生容量と、前記出力ライン選択回路からの出力信号が入力される左右選択回路と、該左右選択回路からの信号を増幅する出力回路と、該左右選択回路からの信号を前記出力回路へ伝送する配線で形成される第２寄生容量と、前記出力回路からの信号を外部回路に伝送するセンサデータ出力端子とを具備し、偶数画素信号と奇数画素信号が交互に順次に前記第１寄生容量と前記第２寄生容量に蓄積され、該蓄積された信号が読み出されるセンサＩＣにおいて、
前記増幅回路および前記アドレス部が前記偶数画素に対応するか前記奇数画素に対応するかによって前記光センサアレイに対して対称に配置され、前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻が、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻より早く、且つ、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻が、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早いことを特徴とする請求項３に記載のセンサＩＣ。
【請求項４】
前記光センサアレイが左右もしくは上下方向に配置されることを特徴とする請求項２または３に記載のセンサＩＣ。
【請求項５】
前記アドレス指定回路から出力される偶数アドレス信号をアドレス遅延回路を経由させて奇数アドレス信号とすることで、
前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻を、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻より早くし、且つ、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻を、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早くすることを特徴とする請求項３に記載のセンサＩＣ。
【請求項６】
前記アドレス遅延回路が複数のＤ−ＦＦ回路で構成されるカウンタ回路であることを特徴とする請求項５に記載のセンサＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光や圧力などの物理量をセンシングするセンサを複数有し、そのセンサデータを順次出力するセンサＩＣに関する。
【背景技術】
【０００２】
例えば、オートフォーカスカメラなどに用いられる光センサＩＣでは、左右対となるなる２個の光センサアレイが半導体チップの水平方向（左右方向）に配置され、それらの光センサアレイの上下に増幅回路、アドレス部などが配置され、それらの光センサアレイに挟まれた中央部にアドレス指定回路、出力ライン指定回路および出力回路などが配置され、半導体チップの周辺にセンサデータ出力端子が配置されている。
図９は、従来の光センサＩＣの要部配置図であり、図１０は図９のＡ部の詳細説明図である。ここでは、図９の左右の光センサアレイ２００ａ、２００ｂの内、左側光センサアレイ２００ａがある側を中心に説明する。
図９および図１０において、フォトダイオード（画素５１）で構成される左側光センサアレイ２００ａと、その上下に配置される各画素にそれぞれ対応する増幅回路５２ａ、５２ｂと、各増幅回路５２ａ、５２ｂにそれぞれ対応する画素指定スイッチを含む各アドレス部５３ａ、５３ｂが配置される。ここでは、サフィックスのａは偶数画素に対応する箇所を示し、ｂは奇数画素に対応する箇所を示す。この左側光センサアレイ２００ａと対称に右側光センサアレイ２００ｂが配置され、左側光センサアレイ２００ａのある側と同様に各増幅回路、各アドレス部が配置される。この左右の光センサアレイ２００ａ、ｂに挟まれた中央部に、カウンタ回路を含むアドレス指定回路５４と、左右の光センサアレイ（それぞれの偶数画素出力ライン６５ａと奇数画素出力ライン６５ｂを結線した画素出力ライン６５）を選択する左右選択回路５６と、全画素共通の出力回路５７と、センサデータを出力するセンサデータ出力端子５８が配置される。
【０００３】
左側光センサアレイ２００ａのフォトダイオードである画素は０画素から４７９画素（合計で４８０個の画素）がそれぞれ隣接して配置され、増幅回路５２ａ、５２ｂはＭＯＳＦＥＴで構成された反転増幅回路であり、アドレス部は画素指定スイッチを含みＭＯＳＦＥＴで構成される。後述する画素指定スイッチはｎチャネルＭＯＳＦＥＴで構成され、このｎチャネルＭＯＳＦＥＴに接続する配線６５ａ、６５ｂで後述の第１寄生容量が形成され、左右選択回路５６に接続する配線６７で後述の第２寄生容量が形成される。
左側光センサアレイ２００ａの上側に配置され、アドレスが偶数番目（０、２、４、・・・）の各増幅回路５２ａは、アドレスが偶数番目（０、２、４、・・・）の各画素（０画素５１ａ０、２画素５１ａ２、４画素５１ａ４などでこれらを総称して偶数画素５１ａとする）から出力される各信号を増幅する回路であり、下側に配置され、アドレスが奇数番目（１、３、５、・・・）の各増幅回路５２ｂは、アドレスが奇数番目（１、３、５、・・・）の各画素（１画素５１ｂ１、３画素５１ｂ３、５画素５１ｂ５などでこれらを総称して奇数画素５１ｂとする）から出力される各信号を増幅する回路である。
【０００４】
尚、図９および１０において、図中の６１はマイコンからの入力信号、６２は画素指定アドレスラインと信号、６２ａは偶数画素指定アドレスライン（１８本）と信号、６２ｂは奇数画素指定アドレスライン（１８本）と信号、６４は左右指定信号、６５は画素出力ラインと信号、６５ａは偶数画素出力ラインと信号、６５ｂは奇数画素出力ラインと信号、６７は左右選択回路出力ラインと信号、６８は出力回路出力ラインと信号であり、６５ａ０は０画素出力ラインと信号、６５ｂ１は１画素出力ラインと信号、６５ａ２は２画素出力ラインと信号、６５ｂ３は３画素出力ラインと信号、６５ａ４は４画素出力ラインと信号、６５ｂ５は５画素出力ラインと信号である。
図１１は、アドレス指定回路の回路図である。アドレス指定回路５４は０番目から８番目までの９個のＤ−ＦＦ回路７２ａ〜７２ｉを配置した９ｂｉｔのカウンタ回路７１と、このカウンタ回路７１からの出力信号Ｑ0 〜Ｑ8 を反転するインバータ回路７４ａ〜７４ｉと、ＡＤ０を反転するインバータ回路７５と、９個のカウンタ切り換え回路７３ａ〜７３ｉから構成され、出力はカウンタ信号ＡＤ１〜ＡＤ９とこのカウンタ信号を反転した信号ＡＤ１バーからＡＤ９バーである。１番目から９番目までの各Ｄ−ＦＦ回路７１ａ〜７２ｉにはカウンタ切り換え回路７３ａ〜７３ｉが接続され、各カウンタ切り換え回路７３ａ〜７３ｉのカウンタ初期入力信号が０のとき、カウンタ回路７１が動作し、１のときアドレス指定の初期値が入力できるようになる。外部のマイコンからアドレス指定回路５４に与えられるＲ／Ｗ−ＣＬＫは、１番目のＤ−ＦＦ回路７２ａのＣＫに入力される。
【０００５】
また、外部のマイコンからアドレス指定回路５４に入力されるＡＤ０信号は、アドレス指定回路５４からＡＤ０とＡＤ０バーとして左右指定信号６４として出力される。ＡＤ０＝０で左側の光センサアレイ５１が選択され、ＡＤ０バー＝０で右側の光センサアレイが選択される。アドレスはＡＤ１〜ＡＤ９で指定され、カウンタ回路７１に外部のマイコンから入力される初期値は、１番目のカウンタ切り換え回路７３ａにＡＤ１、２番目のカウンタ切り換え回路７３ｂにＡＤ２、・・・・・、９番目のカウンタ切り換え回路７３ｉにＡＤ９の信号を入力して設定される。つまり、例えば、初期アドレスが２の場合、ＡＤ＝０、ＡＤ＝１、ＡＤ２〜ＡＤ８＝０をカウンタ切り換え回路７３ａ〜ｉに与える。
図１２は、アドレス部の回路図である。アドレス部５３ａ（５３ｂ）は９個並列接続したｐチャネルＭＯＳＦＥＴである多ゲートｐチャネルＭＯＳＦＥＴ８１（８１ａ、８１ｂ）と、これと接続する９個直列接続したｎチャネルＭＯＳＦＥＴである多ゲートｎチャネルＭＯＳＦＥＴ８２（８２ａ、８２ｂ）と、この接続点に接続したインバータ回路８３と、このインバータ回路８３の出力を画素指定信号（ゲート信号）として入力される画素指定スイッチ８０（８０ａ、８０ｂ）とで構成される。この画素指定スイッチ８０（８０ａ、８０ｂ）はｎチャネルＭＯＳＦＥＴで構成され、８０ａが各偶数画素５１ａ（５１ａ０、５１ａ２、５１ａ４、・・・・）に対応する偶数画素指定スイッチであり、８０ｂは各奇数画素５１ｂ（５１ｂ１、５１ｂ３、５１ｂ５、・・・）に対応する奇数画素指定スイッチである。
【０００６】
尚、図中の８１ａ、８１ｂは偶数、奇数画素指定スイッチ８０ａ、８０ｂと接続する多ゲートｐチャネルＭＯＳＦＥＴであり、その多ゲートは１８本の画素指定アドレスライン１２ａと接続している。また、８２ａ、８２ｂは偶数、奇数画素指定スイッチ８０ａ、８０ｂと接続する多ゲートｎチャネルＭＯＳＦＥＴであり、その多ゲートは１８本の画素指定アドレスライン１２ｂと接続している。
図１３は、多ゲートＭＯＳＦＥＴのゲート付近の要部平面図であり、同図（ａ）は多ゲートｐチャネルＭＯＳＦＥＴの平面図、同図（ｂ）は多ゲートｎチャネルＭＯＳＦＥＴの平面図である。図示した多ゲートｐチャネルＭＯＳＦＥＴ８１と多ゲートｎチャネルＭＯＳＦＥＴ８２が各９個形成される。これらのＭＯＳＦＥＴ８１、８２はＡＤ１〜ＡＤ９の９個の信号とＡＤ１バー〜ＡＤ９バーの９個の信号を合わせて１８個の信号をゲートに与えることでオンまたはオフ動作する。そのため、ゲート信号線は１８本の配線となる。
【０００７】
図１３は、２画素５１ａ２と接続するアドレス部５３ａの多ゲートｐチャネルＭＯＳＦＥＴと多ゲートｎチャネルＭＯＳＦＥＴを示す。２画素５１ａ２はＡＤ１＝０、ＡＤ２＝１、ＡＤ３〜ＡＤ９＝０で指定され、従って、その反転信号はＡＤ１バー＝１、ＡＤ２バー＝０、ＡＤ３バーからＡＤ９バー＝１となる。同図（ａ）および同図（ｂ）で、チャネル形成領域を、ＡＤ１バー配線、ＡＤ２配線、ＡＤ３バー配線〜ＡＤ９バー配線下に形成し、その他の配線下にはチャネル形成領域を形成しないようにする。
前記のアドレス指定信号をゲート信号として与えると、同図（ａ）の多ゲートｐチャネルＭＯＦＥＴ８１の全てのゲートにＨレベルの信号が入力されオフ状態となり、一方、同図（ｂ）の多ゲートｎチャネルＭＯＳＦＥＴ８２の全てのゲートにＨレベルの信号が入力されオン状態となる。そうすると図１２のインバータ回路８３の入力はＬレベルとなり、画素指定信号はＨレベルとなり、２画素５１ａ２と接続する画素指定スイッチ８０ａがオン状態となる。
【０００８】
一方、これと異なる信号が入力されると、多ゲートｐチャネルＭＯＳＦＥＴ８１はオン状態となり、多ゲートｎチャネルＭＯＳＦＥＴ８２はオフ状態となり、インバータ回路の入力はＨレベルとなり、画素指定信号はＬレベルとなり、２画素５１ａ２と接続する画素指定スイッチ８０ａはオフ状態となる。
このようにして、指定されたアドレスの２画素データが２画素出力ライン６５ａ２を経由して偶数画素出力ライン６５ａに出力される。
図１４は、図９の光センサＩＣの要部回路図である。ここでは左側の光センサアレイ２００ａの０画素５１ａ０と１画素５１ｂ１を示した。偶数、奇数画素にサンプルホールドされたデータを増幅回路５２ａ、５２ｂで増幅し、画素指定アドレス信号６２ａ、６２ｂの入力により、アドレス部５３ａ、５３ｂの画素指定スイッチ８０ａ、８０ｂがオンし、画素指定スイッチ８０ａ、８０ｂと接続する偶数、奇数画素出力ライン６５ａ、６５ｂの配線で形成される第１寄生容量５９ａ、５９ｂの電圧と左右の光センサアレイ２００ａ、２００ｂを選択する左右選択回路５６と全画素共通の出力回路５７に接続する左右選択回路ライン６７の配線で形成される第２寄生容量６０の電圧（画素データ）を電荷の蓄積または消失で変化させ、この画素データ信号を出力回路５７で増幅してセンサデータ出力端子５８から画像データであるセンサデータが出力される（ここでは、出力されたセンサデータのことをセンサデータ出力という）。
【０００９】
増幅回路５２ａ、５２ｂは画素５１ａ０、５１ｂ１に対応して設けられるので、この増幅回路５２ａ、５２ｂの電流供給能力を高めて、第１寄生容量５９ａ、５９ｂと第２寄生容量６０に電荷を溜める時間を短縮しようとすると、増幅回路５２ａ、５２ｂとアドレス部５３ａ、５３ｂを構成するＭＯＳＦＥＴなどのトランジスタの電流供給能力を大きくする必要がある。このトランジスタの電流供給能力を大きくすると、光センサＩＣを形成する半導体チップの面積が増大してしまう。
一方、半導体チップの面積の増大を防ぐために、増幅回路５２ａ、５２ｂの電流供給能力を大きくしないと、第１寄生容量５９ａ、５９ｂと第２寄生容量６０に電荷を溜める時間が増大し、センサデータ出力が安定するのに長い時間がかかる。つまり、センサデータ出力を素早く読み取ることが困難になる。これは、オートフォーカスカメラの焦点を合わせる時間が長くなることを意味する。
【００１０】
図１５は、図１４の各部のタイミングチャートを示す図である。上段からＲ／Ｗ−ＣＬＫ、ＡＤ１〜ＡＤ９、ＡＤ１、偶数画素指定スイッチオン期間、奇数画素指定スイッチオン期間、センサデータ出力を示す。Ｒ／Ｗ−ＣＬＫは読み取り／書き込みクロック信号、ＡＤ１〜ＡＤ９はカウンター信号でＡＤ１〜９で決まる画素の読み取り期間、偶数画素指定スイッチオン期間はＡＤ１〜ＡＤ９で決まる偶数画素５１ａの各画素（５１ａ０、５１ａ２、５１ａ４、・・・）とそれぞれ接続する各偶数画素指定スイッチ８０ａがオンして第１寄生容量５９ａ、５９ｂと第２寄生容量の電荷量の変化で電圧を変化させる期間、奇数画素指定スイッチオン期間はＡＤ１〜ＡＤ９で決まる奇数画素５１ｂの各画素（５１ｂ１、５１ｂ３、５１ｂ５、・・・）とそれぞれ接続する各奇数画素指定スイッチ８０ｂがオンして第１寄生容量５９ａ、５９ｂと第２寄生容量６０の電荷量の変化で電圧を変化させる期間、センサデータ出力は、指定された画素データの出力電圧波形をそれぞれ表す。表１はＡＤについて説明した表である。
【００１１】
【表１】
2006157139.tif 000003
ＡＤとはアドレスデータを示し、２進法で表し、ＡＤ１はＤ−ＦＦ回路の出力であるＱ0 （２0 ＝１）、ＡＤ２はＱ1 （２1 ＝２）、ＡＤ３はＱ2 （２2 ＝４）、・・・ＡＤ９はＱ8 （２8 ＝２５６）を表す。また、図１６は、ＡＤ信号の波形を示す図である。紙面の関係で、ＡＤ１〜ＡＤ５まで示し、波形の下にＡＤの０、１を表し、最下段に１０進数にしたときの数字を示した。ＡＤ１〜ＡＤ５が全て１のときは１０進数で１５となりＡＤ１〜ＡＤ９が全て１のときは１０進数で５１１となる。
このＡＤ１からＡＤ９までの組合せとこれの反転するＡＤ１バー〜ＡＤ９バー（例えば、ＡＤ１が１（または０）の場合、その反転であるＡＤ１バーは０（または１）となる）を、アドレス部３ａ、３ｂを構成する他ゲートｐチャネルＭＯＳＦＥＴと他ゲートｎチャネルＭＯＳＦＥＴのゲートに入力して、画素が指定される。例えば、ＡＤ１＝０、ＡＤ２＝１、ＡＤ３＝１、ＡＤ４〜ＡＤ９＝０の場合は、０＋２＋４＋０＋０＋０＋０＋０＋０＝６番目の画素指定スイッチがオンして６画素目が指定される。この画素を指定するための画素指定スイッチは、前記したように、ゲートを１８個（９×２）有しており、上段の偶数画素指定スイッチのゲートと接続する配線は１８本必要となり、下段の奇数画素指定スイッチのゲートと接続する配線も１８本必要となる。つまり１８本×２＝３６本の配線が画素指定スイッチのゲートと接続する。
【００１２】
また、左右の光センサアレイ２００ａ、２００ｂの指定はＡＤ０で行い、例えば、ＡＤ０＝０を左側、ＡＤ０＝１を右側とする。このＡＤ０の信号はアドレス指定回路５４から左右選択回路５６に入力されて、光センサアレイの左右が指定される。
つぎに、画素データの読み出しについて説明する。例えば、０画素目の画素データをセンサデータ出力端子５８から出力する場合は、０画素目と接続する偶数画素指定スイッチ８０ａをオンさせ、他の画素と接続する画素指定スイッチはすべてオフにし、０画素目と接続する偶数画素指定スイッチ８０ａを介して偶数画素出力ライン６５ａと接続する第１寄生容量５９ａと奇数画素出力ライン６５ｂと接続する第１寄生容量５９ｂの電荷量を変化させ、さらに、すでにＡＤ０＝０の信号が入力されている左右選択回路５６を介して第２寄生容量６０の電荷も変化させる。つまり、０画素目の画素データは２個の第１寄生容量５９ａ、５９ｂと１個の第２寄生容量６０を合わせた３個の寄生容量の電荷量の変化、つまり電圧の変化が安定させることで画素データを読み出すことができるようになる。
【００１３】
図９の従来の光センサＩＣでは、図１５に示すように、画素を読み出す期間と画素指定スイッチをオンする期間が同期しており、画素の読み出しを開始する時刻と画素指定スイッチがオンを開始する時刻が同じである。そのため、３個の寄生容量（第１寄生容量５９ａ、５９ｂと第２寄生容量６０）の電圧の変化が開始する時刻と画素読み出し開始時刻とが同時刻となる。画素データを正確に読み出すためには、３個の寄生容量の電圧が安定（飽和）させる必要がある。前記したように３個の寄生容量を合わせた容量（キャパシタンス）は大きいため、この３個の寄生容量の電圧が安定するまでの時間Ｔ１は長くなる。そのため、画素データの読み出し時間が長くなる。また、１画素目の画素データを読み出す場合も同様であり、３個の寄生容量の電圧が安定するまでの時間Ｔ２は長くなる。
尚、前記のように、左右の光センサアレイの上下方向に信号処理回路を配置した例はすでに開示されている（特許文献１および特許文献２など）。
【特許文献１】特開２００４−１９１７３９号公報
【特許文献２】特開２００２−１４８５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
近年、低コスト化するために半導体チップの小型化が進み、また画素の微細化および画角の広角化のために画素数が増加し、１画素当たりの読み出し時間の短縮化に対する要求が強い。
しかし、前記したように、従来の光センサＩＣでは画素データを読み出すのに、３個の寄生容量の電圧が安定する必要があり、安定するまでの時間が長く、読み出し時間が長い。また、画素指定スイッチと接続する配線数が全部で３６本と多く、半導体チップの面積が大きい。
この発明の目的は、前記の課題を解決して、半導体チップの小型化と画素データの読み出し時間の短縮化を図ることができるセンサＩＣを提供することである。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、物理量を受けて電気信号に変換する複数の微小センサ部からなるセンサアレイと、該微小センサ部から出力される第１電気信号を増幅する増幅部と、該増幅部で増幅されて出力される第２電気信号を蓄積する蓄積部と、オンすることで前記第２電気信号を前記蓄積部に送信を開始する蓄積スイッチと、オンすることで前記蓄積部に蓄積された第２電気信号の読み出しを開始させる読み出しスイッチとを具備するセンサＩＣにおいて、
前記蓄積スイッチのオン開始時刻を前記読み出しスイッチのオン開始時刻より早める構成とする。
また、偶数画素と奇数画素が交互に配置される光センサアレイと、該光センサアレイの各画素に対応して配置される増幅回路と、該増幅回路に対応して配置されるアドレス部と、該アドレス部にアドレス信号を送るアドレス指定回路と、前記アドレス部からの偶数、奇数画素データを出力ライン選択回路へ伝送する偶数、奇数画素出力ラインと、オンすることで前記アドレス部からの偶数、奇数画素データを偶数、奇数画素出力ラインへ送信する偶数、奇数画素指定スイッチと、前記偶数、奇数画素出力ラインの配線でそれぞれ形成される第１寄生容量と、前記出力ライン選択回路からの出力信号が入力される左右選択回路と、該左右選択回路からの信号を増幅する出力回路と、該左右選択回路からの信号を前記出力回路へ伝送する配線で形成される第２寄生容量と、前記出力回路からの信号を外部回路に伝送するセンサデータ出力端子とを具備し、偶数画素信号と奇数画素信号が交互に順次に前記第１寄生容量と前記第２寄生容量に蓄積され、該蓄積された信号が読み出されるセンサＩＣにおいて、
前記増幅回路および前記アドレス部が前記偶数画素に対応するか前記奇数画素に対応するかによって前記光センサアレイに対し対称に配置され、前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻と、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻が同時刻であり、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻を、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早くなるようにする。
【００１６】
また、偶数画素と奇数画素が交互に配置される光センサアレイと、該光センサアレイの各画素に対応して配置される増幅回路と、該増幅回路に対応して配置されるアドレス部と、該アドレス部にアドレス信号を送るアドレス指定回路と、前記アドレス部からの偶数、奇数画素データを出力ライン選択回路へ伝送する偶数、奇数画素出力ラインと、オンすることで前記アドレス部からの偶数、奇数画素データを偶数、奇数画素出力ラインへ送信する偶数、奇数画素指定スイッチと、前記偶数、奇数画素出力ラインの配線でそれぞれ形成される第１寄生容量と、前記出力ライン選択回路からの出力信号が入力される左右選択回路と、該左右選択回路からの信号を増幅する出力回路と、該左右選択回路からの信号を前記出力回路へ伝送する配線で形成される第２寄生容量と、前記出力回路からの信号を外部回路に伝送するセンサデータ出力端子とを具備し、偶数画素信号と奇数画素信号が交互に順次に前記第１寄生容量と前記第２寄生容量に蓄積され、該蓄積された信号が読み出されるセンサＩＣにおいて、
前記増幅回路および前記アドレス部が前記偶数画素に対応するか前記奇数画素に対応するかによって前記光センサアレイに対し対称に配置され、前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻が、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻より早く、且つ、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻が、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早くなるようにする。
【００１７】
また、前記光センサアレイが左右もしくは上下方向に配置されるとよい。
また、前記アドレス指定回路から出力される偶数アドレス信号をアドレス遅延回路を経由させて奇数アドレス信号とすることで、
前記偶数画素指定スイッチがオンして偶数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻を、前記偶数画素の出力ライン指定信号で偶数画素出力ラインが選択され、偶数画素信号が読み出される時刻より早くし、且つ、
前記奇数画素指定スイッチがオンして奇数画素出力ラインの配線で形成される第１寄生容量の電圧が変化を開始する時刻を、前記奇数画素の出力ライン指定信号で奇数画素出力ラインが選択され、奇数画素信号が読み出される時刻より早くするとよい。
また、前記アドレス遅延回路が複数のＤ−ＦＦ回路で構成されるカウンタ回路であるとよい。
【発明の効果】
【００１８】
この発明によれば、偶数画素データを蓄積する寄生容量を従来の３個から２個とすることで、寄生容量のキャパシタンスを小さくできて、偶数画素データを蓄積する寄生容量の電圧を安定させる時間Ｔ１を従来より短縮できる。
また、奇数画素データを寄生容量に蓄積する時刻を、奇数画素データの読み出し時刻より早めることで、奇数画素データを安定した状態で読み出すことができるので、偶数画素データの読み出し時間より奇数画素読み出し時間Ｔ２を短縮できる。
さらに、偶数画素データを寄生容量に蓄積する時刻を、偶数画素データの読み出し時刻より早めることで、偶数画素データの読み出し時間Ｔ１も奇数画素データの読み出し時間Ｔ２と同程度に短縮することができる。
また、出力ライン指定回路を設けることで、出力ライン指定信号の配線の本数を減少することができる。
【００１９】
前記のように、１画素あたりの読み出し時間を早くすることで画素数を増大させ、出力ライン指定信号の配線数を減少させることで、光センサの画角の広角化やラインセンサの大型化を図ることができ、また半導体チップの小型化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
この発明の実施の形態は、画素指定スイッチに接続する配線数と画素データを蓄積する寄生容量を減少させ、画素データを読み出す前に画素データを蓄積することで、半導体チップの小型化と画素データの読み出し時間の短縮化を図ることにある。
【実施例１】
【００２１】
図１は、この発明の第１実施例の光センサＩＣの要部配置図であり、図２は図１のＡ部の詳細説明図である。
図１および図２において、フォトダイオード（画素１）で構成された左側光センサアレイ１００ａと、この左側光センサアレイ１００ａの上下に配置される偶数画素１ａの各画素（０画素１ａ０、２画素１ａ２、４画素１ａ４、・・・）および奇数画素１ｂの各画素（１画素１ｂ１、３画素１ｂ３、５画素１ｂ５、・・・）の一つ一つにそれぞれ対応する増幅回路２ａ、２ｂと、各増幅回路２ａ、２ｂの一つ一つと対応する画素指定スイッチを含むアドレス部３ａ、３ｂが配置される。この左側光センサアレイ１００ａと対称に右側光センサアレイ１００ｂが配置され、左側光センサアレイ１００ａと同様に増幅回路、アドレス部が配置される。
【００２２】
この左側、右側光センサアレイ１００ａ、１００ｂに挟まれた中央部に、カウンタ回路を含むアドレス指定回路４と、偶数画素出力ライン１５ａと奇数画素出力ライン１５ｂを指定する出力ライン指定回路５と、左側、右側光センサアレイ１００ａ、１００ｂを選択する左右選択回路６と、全画素共通の出力回路７と、センサデータ出力を出力するセンサデータ出力端子８が配置される。左側、右側光センサアレイ１００ａ、１００ｂには、それぞれフォトダイオードである前記した画素が０画素から４７９画素（全部で４８０個の画素）まで画素同士隣接して配置される。また前記の増幅回路２ａ、２ｂはそれぞれＭＯＳＦＥＴで構成された反転増幅回路であり、アドレス部３ａ、３ｂはＭＯＳＦＥＴで構成されたスイッチ回路である。
尚、図１および図２において、図中の１１はマイコンからの入力信号、１２は画素指定アドレスライン（信号線）と信号、１２ａは偶数画素指定アドレスラインと信号、１２ｂは奇数画素指定アドレスラインと信号、１３は出力ライン指定信号、１４は左右指定信号、１５ａは偶数画素出力ラインと信号、１５ｂは奇数画素出力ラインと信号、１７は左右選択回路出力ラインと信号、１８は出力回路出力ラインと信号であり、１５ａ０は０画素出力ラインと信号、１５ｂ１は１画素出力ラインと信号、１５ａ２は２画素出力ラインと信号、１５ｂ３は３画素出力ラインと信号、１５ａ４は４画素出力ラインと信号、１５ｂ５は５画素出力ラインと信号である。
【００２３】
図３は、図１の光センサＩＣの要部回路図である。ここでは左側の光センサアレイ１００ａの０画素１ａ０と１画素１ｂ１を示した。偶数、奇数画素（ここでは１ａ０と１ｂ１）にサンプルホールドされたデータを増幅回路２ａ、２ｂで増幅し、画素指定アドレス信号１２ａまたは１２ｂの入力により、画素指定スイッチ３０ａまたは３０ｂがオンし、画素指定スイッチ３０ａまたは３０ｂと接続する配線（偶数画素出力ライン１５ａまたは奇数画素出力ライン１５ｂ）により形成される第１寄生容量９ａまたは９ｂの電圧と、左側光センサアレイ１００ａまたは右側光センサアレイ１００ｂを選択する左右選択回路６と全画素共通の出力回路７と接続する配線（左右選択回路出力ライン１７）で形成される第２寄生容量１０の電圧（画素データ）を電荷の蓄積／消失で変化させ、この画素データを出力回路７で増幅してセンサデータ出力端子８から画像データであるセンサデータ出力が出力される。
【００２４】
図４は、図３の各部のタイミングチャートを示す図である。上段からＲ／Ｗ−ＣＬＫ、ＡＤ１〜９、ＡＤ１、偶数画素指定スイッチオン期間、奇数画素指定スイッチオン期間、センサデータ出力をそれぞれ示す。ここではＡＤ０＝０として左側光センサアレイ１００ａが選択されているものとする。Ｒ／Ｗ−ＣＬＫは読み取り／書き込みクロック信号、ＡＤ１〜ＡＤ９はカウンタ信号でＡＤ１〜ＡＤ９で決まる画素の読み取り期間、ＡＤ１は、偶数画素出力ライン１５ａまたは奇数画素出力ライン１５ｂ（省略した表現で上下ライン指定信号）を指定する出力ライン指定信号１３、偶数画素指定スイッチオン期間はＡＤ２〜ＡＤ９の組み合わせと図示していないこの反転の組み合わせで決まる偶数画素１ａの各画素（１ａ０、１ａ２、１ａ４、・・・）にそれぞれ接続する各偶数画素指定スイッチ３０ａをオンさせて第１寄生容量９ａの電荷量の変化で電圧を変化させる期間、奇数画素指定スイッチオン期間はＡＤ２〜ＡＤ９の組み合わせと図示していないこの反転の組み合わせで決まる奇数画素１ｂの各画素（１ｂ１、１ｂ３、１ｂ５、・・・）にそれぞれ接続する各奇数画素指定スイッチ３０ｂをオンさせて第１寄生容量９ｂの電荷量の変化で電圧を変化させる期間（これは偶数画素指定スイッチ３０ａをオンさせる期間と同じである）、センサデータ出力は、指定された画素データの出力電圧波形を表す。ＡＤ１＝０で偶数画素出力ライン１５ａが選択され、ＡＤ１＝１で奇数画素出力ライン１５ｂが選択される。この出力ライン選択回路５で選択された偶数画素出力ライン１５ａまたは奇数画素出力ライン１５ｂの電圧（画素データ）により第１寄生容量９ａまたは９ｂの電圧が変化する。さらに、左右選択回路６ですでに左側光センサライン１００ａまたは右側光センサライン１００ｂは選択されているので、この左右選択回路６を介して第２寄生容量の電圧が変化する。
【００２５】
前記したように、ＡＤ１＝０で偶数番目、ＡＤ１＝１で奇数番目のアドレスの画素が指定され、ＡＤ２からＡＤ９までの組み合わせとこれの反転したＡＤ２バー〜ＡＤ９バーの組み合わせで偶数番目のアドレスの各画素が指定される。つまり、例えば、ＡＤ２＝１、ＡＤ３＝０〜ＡＤ９＝０とＡＤ２バー＝０、ＡＤ３バー＝１〜ＡＤ９バー＝１の組み合わせで、指定される偶数番目のアドレスは、２＋０＋・・・＋０＝２となり、ＡＤ１＝０で、０＋２＋０＋・・・＋０＝２となり、２番目の画素である２画素１ａ２が指定される。また、ＡＤ２＝１、ＡＤ３＝０〜ＡＤ９＝０とＡＤ２バー＝０、ＡＤ３バー＝１〜ＡＤ９バー＝１の組み合わせで、指定される偶数番目のアドレスは、２＋０＋・・・＋０＝２となり、ＡＤ１＝１で、１＋２＋０＋・・・＋０＝３となり、３番目の画素である３画素１ｂ３が指定される。つまり、ＡＤ２〜ＡＤ９とその反転のＡＤ２バー〜ＡＤ９バーの組み合わせで偶数番目のアドレスを指定し、この偶数番目のアドレスで０画素１ａ０と１画素１ｂ１、２画素１ａ２と３画素１ｂ３、４画素１ａ４と５画素１ｂ５、・・・・・の偶数、奇数画素の組み合わせが指定される。ＡＤ１＝０で偶数画素１ａの各画素（例えば、０画素１ａ０、２画素１ａ２、４画素１ａ４、・・・）が指定され、ＡＤ１＝１で偶数画素１ａの各画素に１を足した奇数画素１ｂの各画素（１画素１ｂ１、３画素１ｂ３、５画素１ｂ５、・・・）が指定される。
【００２６】
従来の光センサＩＣでは各画素（例えば、０画素１ａ０、１画素１ｂ１、２画素１ａ２、３画素１ｂ３、４画素１ａ４、・・・）のアドレスを指定するために、ＡＤ１は用いられていたが、本実施例ではＡＤ１は偶数画素１ａ（偶数画素全体）または奇数画素１ｂ（奇数画素全体）を指定するために用いられる。
ＡＤ２〜ＡＤ９の組見合せとその反転のＡＤ２バー〜ＡＤ９バーの組み合わせで、画素指定スイッチ３０ａ、３０ｂのアドレスが決定する。例えば、ＡＤ２〜ＡＤ９＝０では０アドレス（０番目のアドレス）となり、この０アドレスの画素指定スイッチは２個あり、０画素１ａ０（０番目の画素）と１画素１ｂ１（１番目の画素）にそれぞれ接続する画素指定スイッチ３０ａ、３０ｂが同時にオンする。ＡＤ２＝１、ＡＤ３〜ＡＤ９＝０では２アドレスとなり、この２アドレスの画素指定スイッチは２個あり、２画素１ａ２と３画素１ｂ３に接続する図示しない画素指定スイッチが同時にオンする。ＡＤ２＝０、ＡＤ３＝１、ＡＤ４〜ＡＤ９＝０では４アドレスとなり、この４アドレスの画素指定スイッチは２個あり、４画素１ａ４と５番目１ｂ５に接続する図示しない画素指定スイッチが同時にオンする。つまり、指定される画素指定スイッチのアドレスは０、２、４、・・・と偶数であり、この偶数のアドレスでオンする画素指定スイッチは０番目と１番目、２番目と３番目、４番目と５番目、・・・というように、偶数番目とそれに続く奇数番目の画素指定スイッチが同時にオンする。
【００２７】
０画素１ａ０と接続する画素指定スイッチ３０ａに接続する第１寄生容量９ａと１画素１ｂ１と接続する画素指定スイッチ３０ｂに接続する第１寄生容量９ｂは出力ライン選択回路５で電気的に絶縁されているため、例えば、０画素データ（偶数画素データの代表例）を読み出す場合（出力ライン選択回路５はすでに偶数画素出力ライン１５ａを選択している）、０画素１ａ０と接続する画素指定スイッチ３０ａに接続する第１寄生容量９ａと出力ライン選択回路５に接続する第２寄生容量１０の２個の寄生容量の電荷を変化させて電圧を安定させればよいので、従来の３個の寄生容量（第１寄生容量５９ａ、５９ｂと第２寄生容量６０）の電圧を安定させるのに比べるとキャパシタンスが小さくなるため安定させる時間Ｔ１は短縮される。
さらに、１画素データ（奇数画素データの代表）を読み出す場合は、０画素データの読み出した後であり、１番目のライン（奇数画素出力ライン１５ｂ）に接続する第１寄生容量９ｂの電圧は、１画素データとしてすでに供給されている電荷量で電圧は安定している。そのため、第２寄生容量１０の電圧が、０画素データによる安定した電圧から１画素データによる安定した電圧に切り換わるだけなので（つまり、電圧変化が起こる寄生容量は第２寄生容量１０の１つである）、安定した電圧に落ちつく時間Ｔ２は短い。つまり、奇数番目の画素データの読み出し時間は、偶数番目の画素データの読み出し時間と比べて短くなる。
【００２８】
また、この画素を指定するための画素指定スイッチはＡＤ２〜ＡＤ９に対応して１６個（８×２）のゲートを有しいる。そのため、上段の偶数画素指定スイッチ３０ａのゲートと接続する配線は１６本必要となり、下段の奇数画素指定スイッチ３０ｂのゲートと接続する配線も１６本必要となる。つまり、１６本×２＝３２本の配線が画素指定スイッチ３０ａ、３０ｂのゲートとそれぞれ接続する。これは従来の３６本と比べて、４本配線数が減っており、半導体チップの面積を縮小化（半導体チップの上下方向を短縮）することができる。
尚、左右の光センサアレイの指定は従来の光センサＩＣと同じであり、ＡＤ０で行う。また、図４の最下段の左側に示した温度データは本発明とは関係ないので説明は省略する。
【実施例２】
【００２９】
図５は、この発明の第２実施例の光センサＩＣの要部配置図であり、図６は、図５の光センサＩＣの要部回路図である。図５のＡ部は図２と同じである。図１、図３との違いは、アドレス遅延回路２０が追加され、このアドレス遅延回路２０にはアドレス指定回路４からクロック信号２１であるＡＤ１とアドレス信号であるＡＤ２〜ＡＤ９、ＡＤ２バー〜ＡＤ９バーの信号が入力され、偶数画素出力ラインのアドレス信号をクロック半周期分遅らせて奇数画素指定スイッチ３０ｂのゲートに送信している点である。
このアドレス遅延回路２０を設けることで、偶数画素出力ライン１５ａおよび奇数画素出力ライン１５ｂのそれぞれの画素指定スイッチオン期間をそれぞれの画素データの読み出し期間よりＡＤ１の周期の半分（半周期）早めることができて、読み出し期間を短縮することができるようになる。
【００３０】
図７は、アドレス遅延回路の回路図である。アドレス遅延回路２０は８個のＤ−ＦＦ回路がそれぞれ独立して配置され、ＡＤ２の信号が１番目のＤ−ＦＦ回路のＤに入力され、ＡＤ３の信号が２番目のＤ−ＦＦ回路のＤに入力され、・・・、ＡＤ９の信号が８番目のＤ−ＦＦ回路のＤに入力されて、アドレスが指定される。また、前記したようにクロック信号としてＡＤ１の信号が入力される。
各Ｄ−ＦＦ回路のＱからは、入力ＡＤ２〜ＡＤ９に対してＡＤ１の信号の半周期だけ遅れた信号ＡＤ２’〜ＡＤ９’とその反転信号ＡＤ２’バー〜ＡＤ９’バーが出力される。例えば、１番目のＤ−ＦＦ回路からは、ＡＤ２’、ＡＤ２’バーの２つが出力され、これは、ＡＤ２、ＡＤ２バーの信号より半周期遅れた信号となる。また、２番目のＤ−ＦＦ回路からは、ＡＤ３’、ＡＤ３’バーの２つが出力され、また、８番目のＤ−ＦＦ回路からは、ＡＤ９’、ＡＤ９’バーの２つが出力される。
【００３１】
このアドレス遅延回路２０は、偶数画素データ、奇数画素データを読み出す期間より前にそれぞれの画素指定スイッチ３０ａ、３０ｂをオンさせるために必要となる回路である。
図８は、図６の各部のタイミングチャートを示す図である。上段からＲ／Ｗ−ＣＬＫ、ＡＤ１〜ＡＤ９、ＡＤ１、ＡＤ１バー、偶数画素指定アドレス（ＡＤ２〜ＡＤ９（この反転信号は図示していない））および偶数画素指定スイッチオン期間、奇数画素指定アドレス（ＡＤ２’〜ＡＤ９’（この反転信号は図示していない））および奇数画素指定スイッチ期間、センサデータ出力を示す。Ｒ／Ｗ−ＣＬＫの信号は読み取り／書き込みクロック信号、ＡＤ１〜ＡＤ９はカウンタ出力信号であり、センサデータ出力との関係が図４のカウンタ出力信号よりＡＤ１の半周期分だけ進んだ信号、ＡＤ１はＡＤ１バーを作るために必要となる信号、ＡＤ１バーは出力ライン指定信号（第１実施例の出力ライン信号ＡＤ１に対してＡＤバーを用いることで、画素指定スイッチオン期間に対して画素読み出し期間をＡＤ１の半周期分遅らせている）であり、ＡＤ１バー＝０の期間は偶数画素データの読み出し期間、ＡＤ１バー＝１の期間は奇数画素データの読み出し期間、偶数画素指定スイッチオン期間は、ＡＤ２〜ＡＤ９とこの反転で指定された偶数画素と接続する偶数画素指定スイッチ３０ａがオンして、第１寄生容量９ａの電荷量で電圧を変化させる期間、奇数画素指定スイッチオン期間は、Ｄ２’〜ＡＤ９’とこの反転で指定された奇数画素と接続する寄生画素指定スイッチ３０ｂがオンして、奇数画素出力ライン１５ｂに接続する第１寄生容量９ｂの電荷量で電圧を変化させる期間（注１で詳細説明）、センサデータ出力の信号は、指定された画素データの出力電圧波形を表す。
【００３２】
（注１）奇数画素１ｂについては、第１実施例のように、すでに画素指定スイッチオン期間に対して画素データ読み出し期間がＡＤ１の半周期分遅れているため、上下ライン指定信号をＡＤ１に対して反転させてＡＤバーとすると、画素指定スイッチオン期間より画素データ読み出し期間が１周期分遅れてしまい、例えば、１画素目の読み出し期間に３画素目の画素指定スイッチがオンして、正常な読み出しが出来なくなる。そこで、ＡＤ２〜ＡＤ９に対して、半周期遅れた信号ＡＤ２’〜ＡＤ９’をアドレス遅延回路２０を通して奇数画素指定スイッチオン期間として指定することにより、画素指定スイッチオン期間に対して画素データ読み出し期間をＡＤ１の半周期だけ遅らせることができる。
前記のＡＤ２からＡＤ９までの組合せによって読み出される偶数番目の画素指定スイッチが指定され、その決定された画素指定スイッチがオンして偶数番目の画素データが第１寄生容量に蓄積され、ＡＤの半周期後、ＡＤ２’〜ＡＤ９’で読み出される奇数番目の画素指定スイッチが指定され、その指定された画素指定スイッチがオンして、奇数番目の画素データが第１寄生容量に蓄積される。例えば、ＡＤ２〜ＡＤ９の内容がＡＤ２＝１、ＡＤ３＝１、ＡＤ４〜ＡＤ９＝０の場合は、６番目の画素指定スイッチがオンして６画素目のデータが６番目の画素指定スイッチに接続する第１寄生容量に電荷（電圧＝電荷／容量）として蓄積される。
【００３３】
また、ＡＤ２’〜ＡＤ９’の内容がＡＤ２’＝１、ＡＤ３’＝１、ＡＤ４’〜ＡＤ９’＝０の場合は、７番目の画素指定スイッチがオンして７画素目のデータが７番目の画素指定スイッチに接続する第１寄生容量に電荷（電圧＝電荷／容量）として蓄積される。
この６番目の画素指定スイッチのオン期間に対して７番目の画素指定スイッチのオン期間は、ＡＤ１の周期の半分遅れる。
つまり、偶数番目で偶数画素と接続する画素指定スイッチがオンとなり、第１寄生容量の電荷量の変化を開始させる。偶数画素データの読み出しは、第１寄生容量の電荷量の変化の開始から、ＡＤ１の期間の半分遅れて開始されるため、電圧が安定した状態で読み出しが開始される。この読み出し開始からは第２寄生容量の電荷量のみで電圧が変化するので、安定するまでの時間Ｔ１は短縮される。つまり、奇数番目の画素データの読み出し時間は第１実施例と同じであるが、偶数番目の画素データの読み出し時間は第１実施例と比べて短縮する。
【００３４】
このように、偶数画素出力ライン１５ａおよび奇数画素出力ライン１５ｂの画素データの１画素当たりの読み出し時間が従来の光センサＩＣと比べて短縮され、画素の微細化および画角の広角化による画素数の増加に対しても対応できる。また、画素数が従来のオートフォーカスカメラと同じ場合には、焦点合わせ時間を短縮することができる。
また、この画素を指定するための画素指定スイッチ３０ａ、３０ｂはゲートを第１実施例と同様に１６個有しており、上段の偶数画素指定スイッチ３０ａのゲートと接続する配線は１６本必要となり、下段の奇数画素指定スイッチ３０ｂのゲートと接続する配線も１６本必要となる。つまり、１６本×２＝３２本の配線が画素指定スイッチのゲートと接続する。これは従来の３６本と比べて、４本配線数を減らすことができるため、第１実施例と同様に半導体チップの面積を縮小化することができる。尚、左右の光センサアレイの指定は従来の方式と同じでＡＤ０で行う。
【００３５】
尚、前記の第１、第２実施例では、光センサアレイを左右に配置した光センサＩＣを例として説明したが、光センサアレイを上下に配置したり、上下、左右に配置したマルチラインセンサＩＣの場合にも、本発明は適用できる。
また、前記の第１、第２実施例では、光センサＩＣを例として挙げたが、圧力センサＩＣなど圧力などの物理量を検出するＩＣで、その検出部が左右や上下に配置され、その左右の検出データや上下の検出データを比較して、圧力源の方向などを検出する場合などにも、本発明は適用できる。
【図面の簡単な説明】
【００３６】
【図１】この発明の第１実施例の光センサＩＣの要部配置図
【図２】図１のＡ部の詳細説明図
【図３】図１の光センサＩＣの要部回路図
【図４】図３の各部のタイミングチャートを示す図
【図５】この発明の第２実施例の光センサＩＣの要部配置図
【図６】図５の光センサＩＣの要部回路図
【図７】アドレス遅延回路の回路図
【図８】図６の各部のタイミングチャートを示す図
【図９】従来の光センサＩＣの要部配置図
【図１０】図９のＡ部の詳細説明図
【図１１】アドレス指定回路の回路図
【図１２】アドレス部の回路図
【図１３】多ゲートＭＯＳＦＥＴのゲート付近の要部平面図であり、（ａ）は多ゲートｐチャネルＭＯＳＦＥＴの平面図、（ｂ）は多ゲートｎチャネルＭＯＳＦＥＴの平面図
【図１４】図９の光センサＩＣの要部回路図
【図１５】図１４の各部のタイミングチャートを示す図
【図１６】各ＡＤ信号の波形を示す図
【符号の説明】
【００３７】
１    画素
１ａ  偶数画素
１ｂ  奇数画素
２ａ  増幅回路（上側：偶数画素）
２ｂ  増幅回路（上側：偶数画素）
３ａ  アドレス部（上側：偶数画素）
３ｂ  アドレス部（上側：偶数画素）
４    アドレス指定回路
５    出力ライン選択回路（ＡＤ１）
６    左右選択回路（ＡＤ０）
７    出力回路
８    センサデータ出力端子
９ａ  第１寄生容量（偶数画素出力ライン）
９ｂ  第１寄生容量（奇数画素出力ライン）
１０    第２寄生容量
１１    マイコンからの入力信号
１２    画素指定アドレスライン／信号
１２ａ  偶数画素指定アドレスライン／信号
１２ｂ  奇数画素指定アドレスライン／信号
１３    出力ライン指定信号
１４    左右指定信号
１５ａ  偶数画素出力ライン／信号
１５ｂ  奇数画素出力ライン／信号
１６    出力ライン選択回路出力ライン／信号
１７    左右選択回路出力ライン／信号
１８    出力回路出力ライン／信号
２０    アドレス遅延回路
２１    ＡＤ信号／ＡＤ信号線
３０    画素指定スイッチ（総称）
３０ａ  偶数画素指定スイッチ
３０ｂ  奇数画素指定スイッチ
１００ａ  左側光センサアレイ
１００ｂ  右側光センサアレイ
【図１】
2006157139.tif 000004
【図２】
2006157139.tif 000005
【図３】
2006157139.tif 000006
【図４】
2006157139.tif 000007
【図５】
2006157139.tif 000008
【図６】
2006157139.tif 000009
【図７】
2006157139.tif 000010
【図８】
2006157139.tif 000011
【図９】
2006157139.tif 000012
【図１０】
2006157139.tif 000013
【図１１】
2006157139.tif 000014
【図１２】
2006157139.tif 000015
【図１３】
2006157139.tif 000016
【図１４】
2006157139.tif 000017
【図１５】
2006157139.tif 000018
【図１６】
2006157139.tif 000019