(57)【要約】【課題】  個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージを提供すること。【解決手段】第１半導体チップ及び第２半導体チップを備え、第１半導体チップは、電源電圧とアドレス信号との間に接続され、第１制御信号に応答してイネーブルされる第１シグネチャー識別装置を備え、第２半導体チップは、電源電圧とアドレス信号との間に接続され、第２制御信号に応答してイネーブルされる第２シグネチャー識別装置を備えるマルチチップパッケージである。これにより、個別チップのデバイス情報を判読するシグネチャー識別装置が、制御信号に応答してそれぞれイネーブルされるため、該当チップのデバイス情報を直接読み取ることができる。【選択図】図２
2006196159.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップのシグネチャー識別装置において、
電源電圧に一端が接続される抵抗と、
前記抵抗の他端と接続される第１ヒューズと、
前記第１ヒューズと直列接続される第１、第２、第３トランジスタと、
前記第１、第２、第３トランジスタのそれぞれの両端に接続される第２、第３、第４ヒューズと、
前記第３トランジスタと接続される第４トランジスタと、
前記第４トランジスタとそのドレインが接続され、アドレス信号にそのソースが接続され、所定の外部制御信号をそのゲートに受信する第５トランジスタと、を備えることを特徴とするシグネチャー識別装置。
【請求項２】
前記半導体チップは、
前記半導体チップのデバイス情報に応じて、前記電源電源と複数の前記アドレス信号との間に前記シグネチャー識別装置を複数備えることを特徴とする請求項１に記載のシグネチャー識別装置。
【請求項３】
前記外部制御信号は、
前記半導体チップのチップ選択信号であることを特徴とする請求項１に記載のシグネチャー識別装置。
【請求項４】
前記外部制御信号は、
前記半導体チップのモードセッティング信号であることを特徴とする請求項１に記載のシグネチャー識別装置。
【請求項５】
前記第２、第３、第４ヒューズは、前記半導体チップのデバイス情報に従って選択的に切断されることを特徴とする請求項１に記載のシグネチャー識別装置。
【請求項６】
前記第１、第２、第３、第４トランジスタは、
そのソースとそのゲートとが互いに接続されたダイオード構造をそれぞれ有することを特徴とする請求項１に記載のシグネチャー識別装置。
【請求項７】
複数の半導体チップを内蔵するマルチチップパッケージにおいて、
第１半導体チップと、
第２半導体チップと、
前記第１半導体チップに含まれ、電源電圧とアドレス信号との間に接続され、第１制御信号に応答してイネーブルされる第１シグネチャー識別装置と、
前記第２半導体チップに含まれ、前記電源電圧と前記アドレス信号との間に接続され、第２制御信号に応答してイネーブルされる第２シグネチャー識別装置と、を備えることを特徴とするマルチチップパッケージ。
【請求項８】
前記第１制御信号は、
前記第１半導体チップを選択するチップ選択信号であることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項９】
前記第１制御信号は、
前記第１半導体チップのモードセッティング選択信号であることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項１０】
前記第２制御信号は、
前記第２半導体チップを選択するチップ選択信号であることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項１１】
前記第２制御信号は、
前記第２半導体チップのモードセッティング選択信号であることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項１２】
前記第１シグネチャー識別装置は、
前記電源電圧に一端が接続される抵抗と、
前記抵抗の他端と接続される第１ヒューズと、
前記第１ヒューズと直列接続される第１、第２、第３トランジスタと、
前記第１、第２、第３トランジスタのそれぞれの両端に接続される第２、第３、第４ヒューズと、
前記第３トランジスタと接続される第４トランジスタと、
そのドレインが前記第４トランジスタと接続され、そのソースが前記アドレス信号に接続され、そのゲートに前記第１制御信号を受信する第５トランジスタと、を備えることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項１３】
前記第２、第３、第４ヒューズは、前記第１半導体チップのデバイス情報に従って選択的に切断されることを特徴とする請求項１２に記載のマルチチップパッケージ。
【請求項１４】
前記第１、第２、第３、第４トランジスタは、
そのソースとそのゲートとが互いに接続されたダイオード構造をそれぞれ有することを特徴とする請求項１２に記載のマルチチップパッケージ。
【請求項１５】
前記第２シグネチャー識別装置は、
前記電源電圧に一端が接続される抵抗と、
前記抵抗の他端と接続される第１ヒューズと、
前記第１ヒューズと直列接続される第１、第２、第３トランジスタと、
前記第１、第２、第３トランジスタのそれぞれの両端に接続される第２、第３、第４ヒューズと、
前記第３トランジスタと接続される第４トランジスタと、
そのドレインが前記第４トランジスタと接続され、そのソースが前記アドレス信号と接続され、そのゲートに前記第２制御信号を受信する第５トランジスタと、を備えることを特徴とする請求項７に記載のマルチチップパッケージ。
【請求項１６】
前記第２、第３、第４ヒューズは、前記第２半導体チップのデバイス情報に従って選択的に切断されることを特徴とする請求項１５に記載のマルチチップパッケージ。
【請求項１７】
前記第１、第２、第３、第４トランジスタは、
そのソースとそのゲートとが互いに接続されたダイオード構造をそれぞれ有することを特徴とする請求項１５に記載のマルチチップパッケージ。
【請求項１８】
複数の分離された識別装置回路を備えるマルチチップ装置の動作方法において、
第１外部制御信号に応答して第１シグネチャー識別回路をイネーブルするステップと、
アドレス信号によって前記第１シグネチャー識別回路に第１電流信号を提供するステップと、
前記第１シグネチャー識別回路にプログラムされた情報を表す第１ヒューズの状態に基づいて、前記第１外部制御信号及び前記第１電流信号に応答して前記第１シグネチャー識別回路の両端に電圧を提供するステップと、を含むことを特徴とするマルチチップ装置の動作方法。
【請求項１９】
前記マルチチップ装置の動作方法は、第２外部制御信号に応答して第２シグネチャー識別回路をイネーブルするステップと、
前記アドレス信号によって前記第２シグネチャー識別回路に第２電流信号を提供するステップと、
前記第２シグネチャー識別回路にプログラムされた情報を表す第２ヒューズの状態に基づいて、前記第２外部制御信号及び前記第２電流信号に応答して前記第２シグネチャー識別回路の両端に電圧を提供するステップと、を含むことを特徴とする請求項１８に記載のマルチチップ装置の動作方法。
【請求項２０】
前記第２シグネチャー識別回路をイネーブルするステップは、
前記第１外部制御信号が前記第１シグネチャー識別回路の動作をディスエーブルさせるときに、前記第２外部制御信号に応答して前記第２シグネチャー識別回路の動作をイネーブルするステップを更に含むことを特徴とする請求項１９に記載のマルチチップ装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその動作方法に係り、特に、マルチチップパッケージ（ＭｕｌｔｉＣｈｉｐ Ｐａｃｋａｇｅ：ＭＣＰ）で個別チップのシグネチャー識別情報を読み取り可能にする装置及びその動作方法に関する。
【背景技術】
【０００２】
複数の半導体チップを搭載した半導体装置をＭＣＰと言う。ＭＣＰは、小型化または高速動作を実現するために、同じパッケージ内に半導体チップを高密度で内蔵する。半導体チップは、固有のシグネチャー識別情報を有する。半導体チップのシグネチャー識別情報とは、製造業者コード、製造ロット番号、ウェーハ座標番号、マスクセットなどのデバイス情報をいう。半導体チップは、シグネチャー識別装置を備えて、このようなデバイス情報を保存する。
【０００３】
図１は、従来のＭＣＰ内のシグネチャー識別装置を説明する図面である。図１に示すように、ＭＣＰ１００は、例えば、２個の半導体チップを備える。２個の半導体チップが同じフラッシュメモリチップであると仮定する。第１チップ内のシグネチャー識別装置１１０は、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとの間に直列接続される抵抗１１１、第１ヒューズ１１２、及び第１トランジスタ１１３、第２トランジスタ１１４、第３トランジスタ１１５及び第４トランジスタ１１６を備え、第１トランジスタ１１３の両端に第２ヒューズ１１７が接続され、第２トランジスタ１１４の両端に第３ヒューズ１１８が接続され、そして、第３トランジスタ１１５の両端に第４ヒューズ１１９が接続される。第２チップ内のシグネチャー識別装置１２０は、第１チップのシグネチャー識別装置１１０と同じである。第１チップ内のシグネチャー識別装置１１０及び第２チップ内のシグネチャー識別装置１２０は、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとを共有する。シグネチャー識別装置１１０、１２０は、それぞれのアドレス信号Ａｄｄｒ毎に存在する。
【０００４】
一般的に、第１チップのシグネチャー識別装置１１０は、第２ヒューズ１１７、第３ヒューズ１１８及び第４ヒューズ１１９の切断状態により、第１チップのデバイス情報を保存する。アドレス信号Ａｄｄｒに所定の電流を流せば、第２ヒューズ１１７、第３ヒューズ１１８及び第４ヒューズ１１９の切断状態により、シグネチャー識別装置１１０内の抵抗成分の変化によりシグネチャー識別装置１１０の両端にかかる電圧レベルが変化する。これにより、シグネチャー識別装置１１０の両端の電圧レベルで第１チップのデバイス情報を読み取る。
【０００５】
ところが、第１チップのシグネチャー識別装置１１０と第２チップのシグネチャー識別装置１２０が、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとを共有するＭＣＰ１００では、それぞれのチップについてのデバイス情報を読み取ることは困難である。
【０００６】
したがって、個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するＭＣＰが求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を提供することである。
【０００８】
本発明の他の目的は、前記半導体チップを内蔵したＭＣＰを提供することである。
【０００９】
本発明の更に他の目的は、個別チップのデバイス情報を直接読み取り可能な識別装置回路を備えるマルチチップ装置の動作方法を提供することである。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の第１の側面は、シグネチャー識別装置に係り、電源電圧に一端が接続される抵抗と、前記抵抗の他端と接続される第１ヒューズと、前記第１ヒューズと直列接続される第１、第２、第３トランジスタと、前記第１、第２、第３トランジスタのそれぞれの両端に接続される第２、第３、第４ヒューズと、前記第３トランジスタと接続される第４トランジスタと、前記第４トランジスタとそのドレインが接続され、前記アドレス信号にそのソースが接続され、所定の外部制御信号をそのゲートに受信する第５トランジスタと、を備える。
【００１１】
好ましい本発明の実施形態によれば、外部制御信号は、半導体チップを選択するチップ選択信号またはモードセッティングでありうる。
【００１２】
前記他の目的を達成するために、本発明の第２の側面は、複数の半導体チップを内蔵するマルチチップパッケージに係り、第１半導体チップと、第２半導体チップと、前記第１半導体チップに含まれ、電源電圧とアドレス信号との間に接続され、第１制御信号に応答してイネーブルされる第１シグネチャー識別装置と、前記第２半導体チップに含まれ、前記電源電圧と前記アドレス信号との間に接続され、第２制御信号に応答してイネーブルされる第２シグネチャー識別装置と、を備える。
【００１３】
前記本発明の更に他の目的を達成するために、本発明の第３の側面は、複数の分離された識別装置回路を備えるマルチチップ装置の動作方法に係り、第１外部制御信号に応答して第１シグネチャー識別回路をイネーブルするステップと、アドレス信号によって前記第１シグネチャー識別回路に第１電流信号を提供するステップと、前記第１シグネチャー識別回路にプログラムされた情報を表す第１ヒューズの状態に基づいて、前記第１外部制御信号及び前記第１電流信号に応答して前記第１シグネチャー識別回路の両端に電圧を提供するステップと、を含む。
【００１４】
したがって、本発明によれば、個別チップのデバイス情報を読み取るシグネチャー識別装置が、制御信号に応答してそれぞれイネーブルされるため、該当チップのデバイス情報を直接読み取ることができる。
【００１５】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の好ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【発明の効果】
【００１６】
本発明によれば、個別チップのデバイス情報を読み取るシグネチャー識別装置が制御信号に応答してそれぞれイネーブルされるため、該当チップのデバイス情報を直接読み取ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して、本発明の好ましい実施形態を説明することにより本発明を詳細に説明する。各図面に提示された同じ参照符号は、同様の構成要素を示す。
【００１８】
図２は、本発明の好適な一実施形態に係るＭＣＰを説明する図面である。図２に示すように、ＭＣＰ２００は、第１チップ及び第２チップを備える。ＭＣＰ ２００は、２個のチップ以外に複数のチップを備えうる。本明細書では、説明の便宜のために、２個のチップを備える場合について説明している。また、２個のチップは、同種または異種のチップでありうる。
【００１９】
第１チップのシグネチャー識別装置２１０は、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとの間に直列接続される抵抗２１１、第１ヒューズ２１２及び第１トランジスタ２１３、第２トランジスタ２１４、第３トランジスタ２１５、第４トランジスタ２１６及び第５トランジスタ２１７を備える。そして、第１トランジスタ２１３の両端に第２ヒューズ２１８が接続され、第２トランジスタ２１４の両端に第３ヒューズ２１９が接続され、第３トランジスタ２１５の両端に第４ヒューズ２２０が接続される。第１トランジスタ２１３〜第４トランジスタ２１６は、そのゲートとそのソースとがそれぞれ接続されたダイオード構造を有する。第５トランジスタ２１７は、第１制御信号ＣＴＲＬ１がそのゲートに接続される。第１制御信号ＣＴＲＬ１は、ＭＣＰ２００の外部から提供される信号である。例えば、第１制御信号ＣＴＲＬ１は、第１チップの選択信号ＣＳ１やモードセッティング信号ＭＲＳ１でありうる。第２ヒューズ２１８、第３ヒューズ２１９及び第４ヒューズ２２０は、第１チップのデバイス情報によって選択的に切断される。
【００２０】
第２チップのシグネチャー識別装置２３０は、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとの間に直列接続される抵抗２３１、第１ヒューズ２３２及び第１トランジスタ２３３、第２トランジスタ２３４、第３トランジスタ２３５、第４トランジスタ２３６及び第５トランジスタ２３７を備える。そして、第１トランジスタ２３３の両端に第２ヒューズ２３８が接続され、第２トランジスタ２３４の両端に第３ヒューズ２３９が接続され、第３トランジスタ２３５の両端に第４ヒューズ２４０が接続される。第１トランジスタ２３３、第２トランジスタ２３４、第３トランジスタ２３５及び第４トランジスタ２３６は、そのゲートとそのソースとがそれぞれ接続されたダイオード構造を有する。第５トランジスタ２３７は、第２制御信号ＣＴＲＬ２がそのゲートに接続される。第２制御信号ＣＴＲＬ２は、ＭＣＰ２００の外部から提供される信号であり、第２チップの選択信号ＣＳ２やモードセッティング信号ＭＲＳ２でありうる。第２ヒューズ２３８、第３ヒューズ２３９及び第４ヒューズ２４０は、第２チップのデバイス情報によって選択的に切断される。
【００２１】
第１チップのシグネチャー識別装置２１０及び第２チップのシグネチャー識別装置２３０は、第１制御信号ＣＴＲＬ１及び第２制御信号ＣＴＲＬ２によりそれぞれイネーブルされる。シグネチャー識別装置２１０、２３０は、電源電圧Ｖｃｃとアドレス信号Ａｄｄｒとを共有するが、多様なデバイス情報を提供するために、アドレス信号ごとにシグネチャー識別装置２１０、２３０が接続される。
【００２２】
シグネチャー識別装置２１０、２３０の動作は、次の通りに図３に示すように行われる。まず、第１制御信号ＣＴＲＬ１が活性化され、アドレス信号Ａｄｄｒの端子に所定電流を印加すると（ステップ３０５）、第１シグネチャー識別装置２１０の両端に所定の電圧（第１電圧）が発生する（ステップ３１０）。これにより、第１シグネチャー識別装置２１０の両端の電圧レベルを判断して（ステップ３１５）、第１チップのデバイス情報を読み取る。そして、第２制御信号ＣＴＲＬ２が活性化され、アドレス信号Ａｄｄｒの端子に所定の電流を印加すると（ステップ３２０）、第２シグネチャー識別装置２３０の両端に所定の電圧（第２電圧）が発生する（ステップ３２５）。第２シグネチャー識別装置２３０の両端の電圧レベルを判断して（ステップ３３０）、第２チップのデバイス情報を読み取る。この時、第１制御信号ＣＴＲＬ１及び第２制御信号ＣＴＲＬ２は、同時に活性化されないことが好ましい。すなわち、ステップ３２０では、第１制御信号ＣＴＲＬ１が第１シグネチャー識別装置２１０の動作をディスエーブルさせるときに、第２制御信号ＣＴＲＬ２に応答して第２シグネチャー識別装置２３０の動作をイネーブルすることが好ましい。
【００２３】
したがって、本発明のシグネチャー識別装置２１０、２３０を内蔵するＭＣＰ ２００は、第１制御信号または第２制御信号に応答して選択的に該当チップのデバイス情報を直接読み取ることができる。
【００２４】
本発明は、図面に示された一実施形態を参考に説明したが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが理解できるであろう。したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて定められなければならない。
【産業上の利用可能性】
【００２５】
本発明のシグネチャー識別装置は、半導体チップのデバイス情報の直接読み取りに利用される。
【図面の簡単な説明】
【００２６】
【図１】従来のシグネチャー識別装置を有するＭＣＰを説明する図面である。
【図２】本発明の一実施形態に係るシグネチャー識別装置を有するＭＣＰを説明する図面である。
【図３】図２のＭＣＰの動作方法を説明するフローチャートを示す図である。
【符号の説明】
【００２７】
２００  ＭＣＰ
２１０  第１チップのシグネチャー識別装置
２１１、２３１  抵抗
２１２、２３２  第１ヒューズ
２１３、２３３  第１トランジスタ
２１４、２３４  第２トランジスタ
２１５、２３５  第３トランジスタ
２１６、２３６  第４トランジスタ
２１７、２３７  第５トランジスタ
２１８、２３８  第２ヒューズ
２１９、２３９  第３ヒューズ
２２０、２４０  第４ヒューズ
２３０  第２チップのシグネチャー識別装置
ＣＴＲＬ１  第１制御信号
ＣＴＲＬ２  第２制御信号
ＣＳ１  第１チップの選択信号
ＣＳ２  第２チップの選択信号
ＭＲＳ１  モードセッティング信号
ＭＲＳ２  モードセッティング信号
Ｖｃｃ  電源電圧
Ａｄｄｒ  アドレス信号
【図１】
2006196159.tif 000003
【図２】
2006196159.tif 000004
【図３】
2006196159.tif 000005