(57)【要約】【課題】キャパシタンスを変化させる方法及び装置を提供する。【解決手段】制御電圧、インダクタンス及びキャパシタンスの変動による共振周波数を持つ発振信号を発生させ、発振信号を出力する複数の増幅器と、入力される信号の初期周波数帯域に対応する可変キャパシタンスを提供する複数のロードキャパシタ部と、を備えることを特徴とする発振器。これにより、低周波で電流の量を増やしてノイズ免疫性を増加させ、高周波では電流の量を減少させて実際動作周波数領域をさらに広げられる。【選択図】図４
2006157927.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧、インダクタンス及びキャパシタンスの変動による共振周波数を持つ発振信号を発生させ、前記発振信号を出力する複数の増幅器と、
入力される信号の初期周波数帯域に対応する可変キャパシタンスを提供する複数のロードキャパシタ部と、を備えることを特徴とする発振器。
【請求項２】
前記ロードキャパシタ部それぞれは、
それぞれ異なるサイズのキャパシタンスを持って並列に連結された複数のキャパシタと、
前記複数のキャパシタそれぞれと接地電圧との間にそれぞれ連結され、前記入力される信号の初期周波数帯域によってターンオンまたはターンオフされる複数のスイッチ部と、を備えることを特徴とする請求項１に記載の発振器。
【請求項３】
前記ロードキャパシタ部それぞれは、入力クロックが高周波数帯域であるほど小さなキャパシタンスを提供し、低周波数帯域であるほど大きいキャパシタンスを提供することを特徴とする請求項１に記載の発振器。
【請求項４】
前記複数のスイッチ部は、
前記入力される信号の周波数帯域がＮ個の範囲に分けられる時、前記それぞれの周波数帯域に対応するＮ個のスイッチを備えるか、または組み合わせにより前記Ｎ個の周波数帯域に対応できるようにｌｏｇ２（Ｎ）個のスイッチを備えることを特徴とする請求項２に記載の発振器。
【請求項５】
前記複数のスイッチ部は、小さなキャパシタンスを持つスイッチ部であるほど前記入力クロックが高周波数帯域である時にターンオンされ、大きいキャパシタンスを持つスイッチ部であるほど前記入力クロックが低周波数帯域である時にターンオンされることを特徴とする請求項４に記載の発振器。
【請求項６】
前記複数のスイッチ部は、
前記Ｎ個の周波数範囲のうちいずれか一つの周波数帯域に対応するスイッチは、入力される信号の周波数が初期周波数帯域と隣接する周波数帯域に進入する場合にはスイッチングしないことを特徴とする請求項４に記載の発振器。
【請求項７】
前記複数のスイッチ部は、小さなキャパシタンスを持つスイッチ部であるほど前記入力クロックが高周波数帯域である時にターンオンされ、大きいキャパシタンスを持つスイッチ部であるほど前記入力クロックが低周波数帯域である時にターンオンされることを特徴とする請求項６に記載の発振器。
【請求項８】
前記電圧制御オシレータは、
前記ロードキャパシタ部それぞれに並列に連結されてインダクタンスを供給する複数のインダクタと、
前記ロードキャパシタ部それぞれに並列に連結されて抵抗を提供する複数の抵抗と、をさらに備えることを特徴とする請求項１に記載の発振器。
【請求項９】
入力クロックとフィードバックされる出力クロックの位相とを比較して比較結果を出力する位相検出部と、
前記位相検出部の出力信号に基づいて制御電圧を出力する電荷ポンプと、
前記電荷ポンプから出力される制御電圧に対応する周波数を持つ発振信号を生成して出力する電圧制御オシレータと、
前記電圧制御オシレータの出力クロックを分割して前記位相検出部にフィードバックするための周波数ディバイダと、
前記入力クロックの周波数帯域を複数の周波数帯域に分割し、前記入力クロックの初期周波数帯域に対応する周波数帯域検出信号を出力する周波数範囲検出部と、を備え、
前記電圧制御オシレータは、前記周波数帯域検出信号に対応する可変キャパシタンスを提供する複数のロードキャパシタ部を備えることを特徴とする装置。
【請求項１０】
前記電圧制御オシレータは、
入力される制御電圧とインダクタンス及びキャパシタンスの変動による共振周波数を持つ発振信号を発生させ、前記発振信号を出力する複数の増幅器をさらに備えることを特徴とする請求項９に記載の装置。
【請求項１１】
前記ロードキャパシタ部それぞれは、
それぞれ異なるサイズのキャパシタンスを持って並列に連結された複数のキャパシタと、
前記複数のキャパシタそれぞれと接地電圧との間にそれぞれ連結され、前記入力される信号の初期周波数帯域によってターンオンまたはターンオフされる複数のスイッチ部と、を備えることを特徴とする請求項１０に記載の装置。
【請求項１２】
前記ロードキャパシタ部それぞれは、
前記周波数範囲検出部から出力される検出信号が高周波数に対応するほど小さなキャパシタンスを提供し、低周波数に対応するほど大きいキャパシタンスを提供することを特徴とする請求項１０に記載の装置。
【請求項１３】
前記複数のスイッチ部は、
前記入力される信号の周波数帯域がＮ個の範囲に分けられる時、前記それぞれの周波数帯域に対応するＮ個のスイッチを備えるか、または組み合わせにより前記Ｎ個の周波数帯域に対応できるようにｌｏｇ２（Ｎ）個のスイッチを備えることを特徴とする請求項１１に記載の装置。
【請求項１４】
前記複数のスイッチ部は、前記入力クロックが高周波数帯域に対応する検出信号であるほど小さなキャパシタンスを持つキャパシタに連結されたスイッチに入力され、前記入力クロックが低周波数帯域に対応する検出信号であるほど大きいキャパシタンスを持つキャパシタに連結されたスイッチに入力されることを特徴とする請求項１３に記載の装置。
【請求項１５】
前記複数のスイッチ部は、
前記Ｎ個の周波数範囲のうちいずれか一つの周波数帯域に対応するスイッチは、入力される信号の周波数が初期周波数帯域と隣接する周波数帯域に進入する場合にはスイッチングをしないことを特徴とする請求項１３に記載の装置。
【請求項１６】
前記複数のスイッチ部は、前記入力クロックが高周波数帯域に対応する検出信号であるほど小さなキャパシタンスを持つキャパシタに連結されたスイッチに入力され、前記入力クロックが低周波数帯域に対応する検出信号であるほど大きいキャパシタンスを持つキャパシタに連結されたスイッチに入力されることを特徴とする請求項１５に記載の装置。
【請求項１７】
前記電圧制御オシレータは、
前記ロードキャパシタ部それぞれに並列に連結されてインダクタンスを供給する複数のインダクタと、
前記ロードキャパシタ部それぞれに並列に連結されて抵抗を提供する複数の抵抗と、をさらに備えることを特徴とする請求項９に記載の装置。
【請求項１８】
複数のロジック回路を備え、前記複数のロジック回路それぞれは、
少なくとも二つの入力端及び一つの出力端を備え、
少なくとも二つの周波数信号の受信に応答するか、または少なくとも二つの周波数信号及び少なくとも一つの周波数検出信号に応答してそれぞれ周波数検出信号を出力する複数のロジック回路を備えることを特徴とするデコーダ。
【請求項１９】
それぞれクロック信号を遅延させる複数の遅延素子と、
前記クロック信号及び遅延されたクロック信号をそれぞれ受信し、前記受信したクロック信号及び遅延されたクロック信号に基づいて出力信号をそれぞれ出力し、前記受信した遅延されたクロック信号は前記複数の遅延素子のうち対応する一つの遅延素子から出力される複数の論理素子と、
前記出力信号を受信し、前記受信された出力信号に基づいて、選択される周波数帯域を表す周波数選択信号を出力するデコーダと、を備えることを特徴とする検出器。
【請求項２０】
入力クロックの位相とフィードバックされる出力クロックの位相とを比較して比較結果を出力するステップと、
前記比較結果に基づいて制御電圧を出力するステップと、
前記出力される制御電圧に対応する周波数を持つ発振信号を生成し、前記発振信号をクロック信号として出力するステップと、
フィードバックされる出力クロック信号を生成するために前記出力されるクロック信号を分割するステップと、
前記入力クロックの周波数帯域を複数の周波数帯域に分割し、前記入力クロックの初期周波数帯域に対応する周波数帯域検出信号を出力するステップと、を含み、
前記発振信号は、前記周波数帯域検出信号に対応する可変キャパシタンスを利用して発生することを特徴とする方法。
【請求項２１】
請求項１８に記載のデコーダを備える検出器。
【請求項２２】
請求項２１に記載の検出器を備えるＰＬＬ。
【請求項２３】
請求項１に記載の発振器を備えるＰＬＬ。
【請求項２４】
請求項２０に記載の方法を行うＰＬＬ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタンスを変化させる方法及び装置に関する。
【背景技術】
【０００２】
図１は、一般的な位相固定ループの構成図である。
位相固定ループ１０は、位相検出部１１、電荷ポンプ１２、電圧制御オシレータ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１３及び周波数ディバイダ１４を備える。
【０００３】
位相検出部１１は、入力クロックＥｘｔ ＣＬＫと周波数ディバイダ１４でフィードバックされた出力クロックの位相とを比較してその比較結果を出力し、電荷ポンプ１２は、位相検出部１１の出力信号に応答して比較結果に対応するように制御電圧の電荷をポンピングして出力する。ＶＣＯ １３は、電荷ポンプ１２から出力される制御電圧に応答して、ＶＣＯ内のロードキャパシタにチャージ／ディスチャージされる電流量を調節して、制御電圧に対応する周波数を持つ発振信号を発生させる。周波数ディバイダ１４は、ＶＣＯ １３から出力される発振信号を分周して位相検出部１１にフィードバックする機能を行う。
【０００４】
図２は、従来のＶＣＯの回路構成を示す。
図２を参照すれば、ＶＣＯ １３は、ＰＭＯＳトランジスタ２１、ＮＭＯＳトランジスタ２２、インバータ２３及びロードキャパシタ部２４で構成される。前記ＰＭＯＳトランジスタ２１及びＮＭＯＳトランジスタ２２は、それぞれ制御電圧Ｖｃｔｒｌ（ｐ）、Ｖｃｔｒｌ（ｎ）に応答して、前記制御電圧に対応する電流がインバータ２３に流れるように制御する。インバータ２３は、入力された信号を反転させて出力する機能を行い、ロードキャパシタ部２４は、ＰＭＯＳトランジスタ２１及びＮＭＯＳトランジスタ２２を通じて電荷をチャージ／ディスチャージすることで、電圧制御に対応するように信号を発振させる機能を行う。また、図２には図示されていないが、ＶＣＯ １３は、インバータ２２の出力端に抵抗やインダクタがロードキャパシタ部２４と並列に連結されて共振周波数を発生させる構造も可能である。
【０００５】
図１に図示された従来のＰＬＬは、外部入力クロックＥｘｔ ＣＬＫと同期化された内部クロックＩｎｔ ＣＬＫを発生させる時、単純に電流の量を調節して出力周波数を決定するＶＣＯ構造を持つ。このようなＶＣＯは、外部入力クロックが高周波である場合に多くの電流を利用し、低周波である場合に少ない電流を利用し位相固定（ｐｈａｓｅ ｌｏｃｋｉｎｇ）になるように設計されている。したがって、従来のＰＬＬは、低周波である場合に非常に少ない電流で駆動されてノイズに脆弱な特性を持ち、高周波である場合に過度な電流消耗になってしまう。また、設計時に考慮された消耗電流の臨界値が存在して実際動作できる周波数領域が広くないという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、低周波で電流の量が急減しないように出力ノードのキャパシタ値を増加させ、高周波である場合に出力ノードのキャパシタ値を減少させて電流消耗を減らし、実際動作周波数領域をさらに広げられるＶＣＯ及びそれを利用したＰＬＬを提供するところにある。
【課題を解決するための手段】
【０００７】
前述したような本発明の目的を達成するために、本発明の一実施形態による発振器は、制御電圧、インダクタンス及びキャパシタンスの変動による共振周波数を持つ発振信号を発生させ、前記発振信号を出力する複数の増幅器と、入力される信号の初期周波数帯域に対応する可変キャパシタンスを提供する複数のロードキャパシタ部と、を備えることを特徴とする。
【０００８】
望ましくは、前記ロードキャパシタ部それぞれは、それぞれ異なるサイズのキャパシタンスを持って並列に連結された複数のキャパシタと、前記複数のキャパシタそれぞれと接地電圧との間にそれぞれ連結され、前記入力される信号の初期周波数帯域によってターンオンまたはターンオフされる複数のスイッチ部と、を備える。
【０００９】
望ましくは、前記複数のスイッチ部は、前記入力される信号の周波数帯域がＮ個の範囲に分けられる時、前記それぞれの周波数帯域に対応するＮ個のスイッチを備えるか、または組み合わせにより前記Ｎ個の周波数帯域に対応できるようにｌｏｇ２（Ｎ）個のスイッチを備えることを特徴とする。
【００１０】
望ましくは、前記Ｎ個の周波数範囲のうちいずれか一つの周波数帯域に対応するスイッチは、入力される信号の周波数が初期周波数帯域と隣接する周波数帯域に進入する場合にはスイッチングしないことを特徴とする。
【００１１】
望ましくは、前記複数のスイッチ部は、小さなキャパシタンスを持つスイッチ部であるほど前記入力クロックが高周波数帯域である時にターンオンされ、大きいキャパシタンスを持つスイッチ部であるほど前記入力クロックが低周波数帯域である時にターンオンされることを特徴とする。
【００１２】
本発明の他の特徴による装置によれば、入力クロックとフィードバックされる出力クロックの位相とを比較して比較結果を出力する位相検出部と、前記位相検出部の出力信号に基づいて制御電圧を出力する電荷ポンプと、前記電荷ポンプから出力される制御電圧に対応する周波数を持つ発振信号を生成して出力する電圧制御オシレータと、前記電圧制御オシレータの出力クロックを分割して前記位相検出部にフィードバックするための周波数ディバイダと、前記入力クロックの周波数帯域を複数の周波数帯域に分割し、前記入力クロックの初期周波数帯域に対応する周波数帯域検出信号を出力する周波数範囲検出部と、を備え、前記電圧制御オシレータは、前記周波数帯域検出信号に対応する可変キャパシタンスを提供する複数のロードキャパシタ部を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によるＶＣＯによれば、低周波で電流の量を増やしてノイズ免疫性を増加させ、高周波では電流の量を減少させて実際に動作周波数領域をさらに広げられる。
【発明を実施するための最良の形態】
【００１４】
本発明と本発明の動作性の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００１５】
以下、添付された図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。
【００１６】
図３は、本発明による位相固定ループの構成を示す。
図３を参照すれば、本発明の一実施形態による位相固定ループ３０は、位相検出部３１、電荷ポンプ３２、ＶＣＯ ３３、周波数ディバイダ３４及び周波数範囲検出部３５を備える。位相検出部３１、電荷ポンプ３２及び周波数ディバイダ３４は、図１の位相検出部１１、電荷ポンプ１２及び周波数ディバイダ１４と同一または類似した構成を持つ。
【００１７】
本発明による周波数範囲検出部３５は、図３に示すように、相異なる遅延を持つ複数の遅延部３６、前記遅延部３６の出力及び原信号を入力されて、その差による信号Ｆ１，Ｆ２，…，Ｆｎ−１を出力する複数のフリップフロップ３７及び前記複数のフリップフロップの信号をデコーディングして入力クロックの周波数範囲を検出し、対応する周波数検出信号Ｓ１，Ｓ２，…，Ｓｎを出力するデコーダ３８を備える。
【００１８】
周波数範囲検出部３５は、このような構成を通じて、入力クロックの周波数範囲をｎ個に分け、いかなる領域に該当する周波数であるかを検出し、それに対応する周波数検出信号Ｓ１，Ｓ２，…，Ｓｎを出力する機能を行う。周波数範囲検出部３５から出力された周波数検出信号はＶＣＯ ３３に入力されて、ＶＣＯ ３３内部のキャパシタンスを可変させる。
【００１９】
図４は、本発明の一実施形態によるＶＣＯの構成を示す回路図である。
ＶＣＯ ３３は、直列に連結された複数の増幅器４１（一例として、トランスコンダクタンス増幅器）及び前記増幅器４１の間に連結されたロードキャパシタ部４２を備える。図４には図示されていないが、共振周波数の発生させるためのインダクタ及び／または抵抗が前記ロードキャパシタ部に連結されうる。
【００２０】
前記ロードキャパシタ部４２それぞれは複数のキャパシタ４３を具備できる。前記複数のキャパシタ４３は、それぞれ異なるサイズのキャパシタンスを持ち、前記ロードキャパシタ部４２に並列に連結されうる。複数のスイッチ４４それぞれは、前記複数のキャパシタ４３それぞれと接地電源との間に連結される。前記スイッチ４４は、周波数範囲検出部３５から出力される周波数検出信号に応答してオン／オフ制御される。
【００２１】
一方、増幅器４１は、制御電圧に対応する電流を流れるように制御されるトランジスタ（例えば、ＮＭＯＳ、ＰＭＯＳ、ＣＭＯＳその他のトランジスタが適用可能である）と、前記トランジスタの間で入力クロックを反転させるインバータとで構成できる。
【００２２】
一般的に、位相固定ループのＶＣＯは、インバータを奇数端として使用して自身の出力及び入力が反対位相に変わるように設計されることができる。この時、入力に対する出力が所望する程度の遅延を持つように電流を調節し、かつ出力ノードに適当なキャパシタを追加した構造を持つ。この時、一定のキャパシタをチャージ／ディスチャージする電流の量によりＶＣＯから出力されるクロックの周波数が決定される。一方、例えば、スマートカードでカバーする周波数領域は、外部クロック信号が１ないし５ＭＨｚを使用し、内部では×８を取った８ないし４０ＭＨｚの周波数値を持つ。すなわち、ＶＣＯの動作領域が８〜４０ＭＨｚになる。
【００２３】
算術的に計算した時、４０ＭＨｚで動作することに備えて８ＭＨｚで動作する時、ＶＣＯに流れる電流は１／５に減少するようになる。電流の減少ほどノイズ免疫性の減少を意味するので、低周波動作でのノイズ免疫性は高周波でよりはるかに減少する。
【００２４】
一方、このような問題を解決するために、動作電流を増やせば低周波数ではノイズ免疫性を増加させることができるが、高周波に対応する電流の値が非常に増加するようになり、電流調節回路が対応する電流臨界値が存在するので、実際対応できる高周波の領域も小さくなる。
【００２５】
すなわち、同一周波数の内部クロックを作って消耗される電流の量も増加し、実際に対応できる周波数の領域も小さくなるという問題点がある。
【００２６】
したがって、本発明の一実施形態による位相固定ループ３０は、入力クロックの周波数を検出してＶＣＯ ３３内部のロードキャパシタンスの値を可変させる構成を持つ。例えば、周波数範囲検出部３５から入力クロックの周波数を検出し、所定の周波数範囲に対応する周波数検出信号を出力すれば、ロードキャパシタ部４２は、前記周波数検出信号に応答して対応するスイッチ４４のオン／オフを制御し、所定のキャパシタンス値にスイッチングさせる。
【００２７】
入力クロックの周波数を検出して位相固定ループ３０が動作する周波数領域を決定した後、入力クロックが低周波である場合にロードキャパシタ部４２のキャパシタンスを増やして、ＶＣＯ ３３の駆動時に動作電流を増やしてノイズ免疫性を改善し、高周波である場合にロードキャパシタ部４２のキャパシタンスを減らし、ＶＣＯ ３３で動作電流を減らして、さらに高い周波数領域に対応して全体動作周波数領域を高める。
【００２８】
このような周波数領域の選択は、入力クロックを適切な周波数バンド領域に分けてロードキャパシタ部４２のスイッチ４４と対応させて構成できる。
【００２９】
周波数範囲検出部３５で入力クロックの周波数範囲をｎ個に区分し、それに対応するＮ個の周波数検出信号Ｓ１，Ｓ２，…，Ｓｎを出力すれば、ＶＣＯ ３３のロードキャパシタ部４２は、Ｎ個の相異なるキャパシタンスを持つキャパシタ４３と、前記キャパシタ４３に直列に連結されたＮ個のスイッチ４４とで構成されて、前記Ｎ個のスイッチ４４それぞれは、Ｎ個の周波数検出信号Ｓ１，Ｓ２，…，Ｓｎをそれぞれ入力される。
【００３０】
この時、高い周波数帯域に対応する周波数検出信号は、小さなキャパシタンスを持つキャパシタに連結されたスイッチに入力され、低い周波数帯域に対応する周波数検出信号は、大きいキャパシタンスを持つキャパシタに連結されたスイッチに入力される。したがって、高周波数の入力クロックであるほど小さなキャパシタを持つスイッチがターンオンされ、ＶＣＯ ３３は小さな電流で動作できて全体動作周波数領域を高める。また、低周波数の入力クロックであるほど大きいキャパシタを持つスイッチがターンオンされ、ＶＣＯ ３３は、大きい電流で動作して低周波でのノイズ免疫性を増加させる。
【００３１】
図５は、本発明による周波数範囲検出部で、入力クロックの周波数範囲と検出信号との関係を示す図面である。
図５を参照すれば、入力クロックの周波数をＦ１以下（Ｒｅｇｉｏｎ＿０）、Ｆ１〜Ｆ２（Ｒｅｇｉｏｎ＿１）、Ｆ２〜Ｆ３（Ｒｅｇｉｏｎ＿２）…Ｆｎ−２〜Ｆｎ−１（Ｒｅｇｉｏｎ＿ｎ−２）、及びＦｎ−１以上（Ｒｅｇｉｏｎ＿ｎ−１）のＮ個の領域に区分する場合、前記Ｒｅｇｉｏｎ＿０は、キャパシタンスの最も大きいキャパシタに対応し、Ｒｅｇｉｏｎ＿ｎ−１は、キャパシタンスの最も小さなキャパシタに対応する。
【００３２】
この時、入力クロックの周波数がＲｅｇｉｏｎ＿０に該当すれば、図３で周波数範囲検出部３５のフリップフロップ３７は、Ｆ１＝Ｆ２＝…Ｆｎ−１＝０を出力し、入力クロックの周波数がＲｅｇｉｏｎ＿１に該当すれば、フリップフロップ３７はＦ１＝１、Ｆ２＝Ｆ３＝…Ｆｎ−１＝０を出力し、入力クロックの周波数がＲｅｇｉｏｎ＿ｎ−１に該当すれば、フリップフロップ３７はＦ１＝Ｆ２＝…Ｆｎ−１＝１を出力する。
【００３３】
そして、デコーダ３８は、Ｆ１＝Ｆ２＝…Ｆｎ−１＝０の出力信号に応答して、入力クロックの周波数がＲｅｇｉｏｎ＿０に該当することを指示する周波数検出信号Ｓ１を出力し、Ｆ１＝１、Ｆ２＝Ｆ３＝…Ｆｎ−１＝０の出力信号に応答して、入力クロックの周波数がＲｅｇｉｏｎ＿１に該当することを指示する周波数検出信号Ｓ２を出力し、Ｆ１＝Ｆ２＝…Ｆｎ−１＝１の出力信号に応答して、入力クロックの周波数がＲｅｇｉｏｎ＿ｎ−１に該当することを指示する周波数検出信号Ｓｎを出力する。
【００３４】
一方、ＶＣＯ ３３のキャパシタンスが前記入力クロックの周波数範囲の変動によって急激に変化すれば、入力クロックのジッタなどにより不安定なスイッチングを引き起こす恐れがある。したがって、キャパシタのスイッチングを入力クロックの連続した入力周波数変化に対して対応できるように、隣の周波数範囲に入力クロックの周波数が変動する場合にも、ロードキャパシタ部４２のキャパシタンスが変わらないように設定する。
【００３５】
図６は、本発明による入力クロックの周波数範囲とキャパシタとの選択関係を示す図面である。
図６を参照すれば、入力クロックのＮ個の周波数範囲のうちｉ番目周波数帯域Ｒｅｇｉｏｎ＿ｉ−１に対応するスイッチ４４は、入力クロックの周波数範囲がｉ番目周波数帯域に隣接するｉ−１番目周波数帯域Ｒｅｇｉｏｎ＿ｉ−２とｉ＋１番目周波数帯域Ｒｅｇｉｏｎ＿ｉとの間で変動する場合にはスイッチングせず、入力クロックの周波数範囲がｉ−２番目周波数帯域Ｒｅｇｉｏｎ＿ｉ−３以下に変動するか、ｉ＋２番目周波数帯域Ｒｅｇｉｏｎ＿ｉ＋１以上に変動する場合にスイッチングするように構成される。
【００３６】
すなわち、キャパシタのスイッチングを入力クロックの連続した周波数変化に対して対応できるようにするために、初期にある入力周波数領域が選択されれば、隣の領域への周波数変化時、ロードキャパシタが変わるものではなく１段階以上の領域に変化した時のみ、その領域に該当するロードキャパシタをスイッチングする。これによって、クロックのジッタによる不安定なロードキャパシタのスイッチングを防止できる。
【００３７】
図６に図示された例を参照して、本発明による周波数範囲検出部３５の動作過程を説明すれば、初期入力クロックの周波数がＦ１〜Ｆ２の領域Ｒｅｇｉｏｎ＿１にある場合、スイッチングキャパシタは周波数検出信号Ｓ２に対応する。入力クロックのＰＬＬの動作中にＦ２〜Ｆ３領域Ｒｅｇｉｏｎ＿２をジッタにより動かすことと認識される場合、周波数範囲検出部３５は、前記Ｒｅｇｉｏｎ＿２に対応する周波数検出信号Ｓ３を出力せず、検出信号Ｓ２を維持する。この状態で実際ロードキャパシタ部４２のスイッチングがなされることは、周波数範囲検出部３５がＦ３以上の領域の周波数範囲を検出して周波数検出信号Ｓ４を出力する時である。
【００３８】
図７は、本発明の一実施形態による周波数範囲検出部のデコーダの構成を示す。
図７を参照すれば、周波数範囲検出部３５のデコーダ３８は、入力周波数領域の１段階以上の領域に変化した時のみ、その領域に該当するロードキャパシタをスイッチングするために、Ｎ個のフリップフロップ７１＿１ないし７１＿ｎを含み、第１のフリップフロップ７１＿１は、Ｆ１＝０であれば検出信号Ｓ１を出力し、Ｆ２＝１が入力される時に検出信号Ｓ１をリセットする。
【００３９】
第２のフリップフロップ７１＿２は、Ｆ２＝０、Ｆ１＝１であり、Ｓ１＝Ｓ３＝０であれば、検出信号Ｓ２を出力し、Ｆ３＝１が入力される時に検出信号Ｓ２をリセットする。第３のフリップフロップ７１＿３は、Ｆ３＝０、Ｆ２＝１、Ｓ２＝Ｓ４＝０であれば検出信号Ｓ３を出力し、Ｆ４＝１またはＦ１＝０が入力されれば、検出信号Ｓ３をリセットする。第４のフリップフロップ７１＿４は、Ｆ４＝０、Ｆ３＝１、Ｓ３＝Ｓ５＝０であれば検出信号Ｓ４を出力し、Ｆ５＝１またはＦ２＝０が入力されれば、検出信号Ｓ４をリセットする。そして、最後の第ｎのフリップフロップ７１＿ｎは、Ｆｎ−１＝１、Ｓｎ−１＝０であれば検出信号Ｓｎを出力し、Ｆｎ−２＝０であれば、検出信号Ｓｎをリセットする。
【００４０】
このようなデコーダの構成を通じて、所定周波数範囲が隣の範囲に変動する場合には検出信号が変動せず、したがって、ロードキャパシタ部のキャパシタンスも変動しなくなる。すなわち、隣の周波数領域への直接的なスイッチングはなされず、クロックジッタにも安定的に動作できる。
【００４１】
本発明は、図面に図示された一実施形態を参考として説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００４２】
本発明は、キャパシタンスを変化させる装置の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【００４３】
【図１】一般的な位相固定ループの構成図である。
【図２】従来のＶＣＯの回路構成を示す図面である。
【図３】本発明による位相固定ループの構成を示す図面である。
【図４】本発明によるＶＣＯの構成を示す回路図である。
【図５】本発明による周波数範囲検出部で、入力クロックの周波数範囲と検出信号との関係を示す図面である。
【図６】本発明による入力クロックの周波数範囲とキャパシタとの選択関係を示す図面である。
【図７】本発明の一実施形態による周波数範囲検出部のデコーダの構成を示す図面である。
【符号の説明】
【００４４】
３３  ＶＣＯ
４１  増幅器
４２  ロードキャパシタ部
４３  キャパシタ
４４  スイッチ
【図１】
2006157927.tif 000003
【図２】
2006157927.tif 000004
【図３】
2006157927.tif 000005
【図４】
2006157927.tif 000006
【図５】
2006157927.tif 000007
【図６】
2006157927.tif 000008
【図７】
2006157927.tif 000009