(57)【要約】【課題】熱酸化膜と半導体基板の界面で生じる応力を抑制することができる半導体装置の製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１に溝１ａを形成する工程と、溝１ａの内面に位置する半導体基板１に、フッ素を導入してフッ素含有層１ｂを形成する工程と、溝１ａの側壁及び底面に、熱酸化膜２ａを形成する工程と、溝１ａに絶縁膜２を埋め込む工程とを具備する。熱酸化膜２ａは、フッ素を含んでいるため、イオン結合性が高くなり、従来と比べて柔軟性が増す。このため、熱酸化膜と半導体基板の界面において、応力の発生が抑制される。【選択図】      図２
2006202875.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に溝を形成する工程と、
前記溝の内面に位置する前記半導体基板に、フッ素を導入する工程と、
前記溝の内面に、熱酸化膜を形成する工程と、
前記溝に絶縁膜を埋め込む工程と、
を具備する半導体装置の製造方法。
【請求項２】
半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜をマスクとして、前記溝の内面に位置する前記半導体基板にフッ素を導入する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記溝の内面に、熱酸化膜を形成する工程と、
前記溝の中及び前記マスク膜上に絶縁膜を形成する工程と、
前記マスク膜上に位置する絶縁膜を除去する工程と、
前記マスク膜を除去する工程と、
を具備する半導体装置の製造方法。
【請求項３】
半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして、前記開口部の下に位置する前記半導体基板にフッ素を導入する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記開口部の内側に位置する熱酸化膜を形成する工程と、
前記マスク膜を除去する工程と、
を具備する半導体装置の製造方法。
【請求項４】
半導体基板に溝を形成する工程と、
前記溝の内面に熱酸化膜を形成する工程と、
前記熱酸化膜に接する前記半導体基板に、フッ素を導入する工程と、
前記溝に埋め込まれた絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項５】
半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記溝の内面に、熱酸化膜を形成する工程と、
前記マスク膜をマスクとして、前記熱酸化膜に接する前記半導体基板にフッ素を導入する工程と、
前記溝の中及び前記マスク膜上に絶縁膜を形成する工程と、
前記マスク膜上に位置する絶縁膜を除去する工程と、
前記マスク膜を除去する工程と、
を具備する半導体装置の製造方法。
【請求項６】
前記マスク膜を除去する工程の後に、前記半導体基板を熱酸化することにより、ゲート酸化膜を形成する工程を具備する請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板に溝を形成する工程と、
前記溝の内面に熱酸化膜を形成する工程と、
前記熱酸化膜にフッ素を導入する工程と、
前記溝に埋め込まれた絶縁膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項８】
半導体基板に孔又は溝を形成する工程と、
前記孔又は溝の内面に位置する前記半導体基板に、フッ素を導入する工程と、
前記孔又は溝の内面に、熱酸化膜を形成する工程と、
前記孔又は溝に絶縁膜を埋め込む工程と、
前記絶縁膜上に位置する導電膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項９】
半導体基板に孔又は溝を形成する工程と、
前記孔又は溝の内面に、熱酸化膜を形成する工程と、
前記熱酸化膜にフッ素を導入する工程と、
前記孔又は溝に絶縁膜を埋め込む工程と、
前記絶縁膜上に位置する導電膜を形成する工程と、
を具備する半導体装置の製造方法。
【請求項１０】
半導体基板と、
前記半導体基板に形成された溝と、
前記溝の内面に形成された熱酸化膜と、
前記溝に埋め込まれた絶縁膜と、
を具備し、
前記半導体基板と接する前記熱酸化膜にはフッ素が導入されている半導体装置。
【請求項１１】
半導体基板と、
前記半導体基板に形成され、ＬＯＣＯＳ法により形成された絶縁膜と、
を具備し、
前記半導体基板と接する前記絶縁膜にはフッ素が導入されている半導体装置。
【請求項１２】
前記絶縁膜は、素子領域を他の領域から分離する素子分離膜であり、
前記素子領域には、
ゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記半導体基板に形成され、ソース及びドレインとして機能する２つの不純物領域と、
が形成されている請求項１０又は１１に記載の半導体装置。
【請求項１３】
半導体基板と、
前記半導体基板に形成された孔又は溝と、
前記孔又は溝の内面に形成された熱酸化膜と、
前記孔又は溝に埋め込まれた絶縁膜と、
前記絶縁膜上に形成された導電膜と、
を具備し、
前記半導体基板と接する前記熱酸化膜にはフッ素が導入されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、絶縁膜が形成された半導体基板において、結晶欠陥の発生を抑制することができる半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
図８は、第１の従来例に係る半導体装置の構造を説明する為の断面図である。本従来例に係る半導体装置において、素子領域は、素子分離膜１０２によって他の領域から分離されている。素子分離膜１０２は、トレンチアイソレーション法により形成されており、シリコン基板１０１に形成された溝１０１ａに埋め込まれている。溝１０１ａの内面には、溝１０１ａの角部を丸くするために、熱酸化膜１０１ｂが形成されている（例えば特許文献１参照）。
【０００３】
なお、素子領域には、ゲート酸化膜１０３、ゲート電極１０４、サイドウォール１０５、低濃度不純物領域１０６ａ，１０６ｂ、ならびにソース及びドレインとして機能する不純物領域１０７ａ，１０７ｂが形成されている。ゲート酸化膜１０３は、ウェット酸化法により形成された熱酸化膜である。
【０００４】
図９は、第２の従来例に係る半導体装置の構造を説明する為の断面図である。本従来例に係る半導体装置は、素子分離膜１０２が、ＬＯＣＯＳ法により形成されている。
【特許文献１】特開２００４−２８１６９１号公報（図５乃至図７）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した第１及び第２の従来例それぞれにおいて、ゲート酸化膜を形成するときに、酸化種である水が素子分離膜内を透過する。このため、ゲート酸化膜形成時に、溝の側面及び底面に形成された熱酸化膜が厚くなり、溝の角部に加わる応力が増大していた。この応力増大により、溝の角部に位置する半導体基板に結晶欠陥が発生することがあった。この現象は、ゲート酸化膜を厚くしたい場合（例えば高耐圧トランジスタを形成する場合）に、特に顕著になっていた。
【０００６】
また、第１の従来例では、素子分離膜が埋め込まれる溝の内面に、熱酸化膜が形成されている。この熱酸化膜を形成することにより、溝の角部は丸くなり、溝の角部に加わる応力が小さくなる。しかし、半導体装置の微細化が進むと、熱酸化膜の形成による応力の低減では不十分になってくる。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、絶縁膜が形成された半導体基板において、絶縁膜の角部と接する半導体基板に加わる応力を小さくして、結晶欠陥の発生を抑制することができる半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板に溝を形成する工程と、
前記溝の内面に位置する前記半導体基板に、フッ素を導入する工程と、
前記溝の内面に、熱酸化膜を形成する工程と、
前記溝に絶縁膜を埋め込む工程とを具備する。
【０００９】
本発明に係る他の半導体装置の製造方法は、半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜をマスクとして、前記溝の内面に位置する前記半導体基板にフッ素を導入する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記溝の内面に、熱酸化膜を形成する工程と、
前記溝の中及び前記マスク膜上に絶縁膜を形成する工程と、
前記マスク膜上に位置する絶縁膜を除去する工程と、
前記マスク膜を除去する工程とを具備する。
【００１０】
これらの半導体装置の製造方法によれば、熱酸化膜は、フッ素を含んでいるため、従来と比べてイオン結合性が高くなることにより膜密度が低くなり、柔軟性が高くなる。従って、熱酸化膜を形成するときの熱酸化温度や酸化剤を変更しなくても、熱酸化膜と半導体基板の界面に生じる応力を小さくすることができる。これにより、半導体基板の結晶欠陥の発生が抑制される。
【００１１】
本発明に係る他の半導体装置の製造方法は、半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして、前記開口部の内側に位置する前記半導体基板にフッ素を導入する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記開口部の下に位置する熱酸化膜を形成する工程と、
前記マスク膜を除去する工程とを具備する。
【００１２】
この半導体装置の製造方法によれば、熱酸化膜はフッ素を含んでいるため、従来と比べて膜密度が低くなり、柔軟性が高くなる。従って、絶縁膜と半導体基板の界面に生じる応力が小さくなり、半導体基板の結晶欠陥の発生が抑制される。
【００１３】
本発明に係る他の半導体装置の製造方法は、半導体基板に溝を形成する工程と、
前記溝の内面に熱酸化膜を形成する工程と、
前記熱酸化膜に接する前記半導体基板に、フッ素を導入する工程と、
前記溝に埋め込まれた絶縁膜を形成する工程とを具備する。
【００１４】
本発明に係る他の半導体装置の製造方法は、半導体基板上に、開口部を有するマスク膜を形成する工程と、
前記マスク膜をマスクとして前記半導体基板をエッチングすることにより、前記半導体基板に溝を形成する工程と、
前記マスク膜をマスクとして前記半導体基板を熱酸化することにより、前記溝の内面に、熱酸化膜を形成する工程と、
前記マスク膜をマスクとして、前記熱酸化膜に接する前記半導体基板にフッ素を導入する工程と、
前記溝の中及び前記マスク膜上に絶縁膜を形成する工程と、
前記マスク膜上に位置する絶縁膜を除去する工程と、
前記マスク膜を除去する工程とを具備する。
【００１５】
前記マスク膜を除去する工程の後に、前記半導体基板を熱酸化することにより、ゲート酸化膜を形成する工程を具備してもよい。ゲート酸化膜を形成する工程において、酸化種が絶縁膜を透過し、熱酸化膜が厚くなることがある。しかし、熱酸化膜に接する半導体基板には、フッ素が導入されている。このため、熱酸化膜のうち厚くなった部分はフッ素を含んでおり、従来と比べて膜密度が低くなり、柔軟性が高くなる。従って、絶縁膜と半導体基板の界面に生じる応力が小さくなり、半導体基板の結晶欠陥の発生が抑制される。
【００１６】
本発明に係る他の半導体装置の製造方法は、半導体基板に溝を形成する工程と、
前記溝の内面に熱酸化膜を形成する工程と、
前記熱酸化膜にフッ素を導入する工程と、
前記溝に埋め込まれた絶縁膜を形成する工程とを具備する。
【００１７】
本発明に係る他の半導体装置の製造方法は、半導体基板に孔又は溝を形成する工程と、
前記孔又は溝の内面に位置する前記半導体基板に、フッ素を導入する工程と、
前記孔又は溝の内面に、熱酸化膜を形成する工程と、
前記孔又は溝に絶縁膜を埋め込む工程と、
前記絶縁膜上に位置する導電膜を形成する工程とを具備する。
【００１８】
本発明に係る他の半導体装置の製造方法は、半導体基板に孔又は溝を形成する工程と、
前記孔又は溝の内面に、熱酸化膜を形成する工程と、
前記熱酸化膜にフッ素を導入する工程と、
前記孔又は溝に絶縁膜を埋め込む工程と、
前記絶縁膜上に位置する導電膜を形成する工程とを具備する。
【００１９】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板に形成された溝と、
前記溝の内面に形成された熱酸化膜と、
前記溝に埋め込まれた絶縁膜と、
を具備し、
前記半導体基板と接する前記熱酸化膜にはフッ素が導入されている。
【００２０】
本発明に係る他の半導体装置は、半導体基板と、
前記半導体基板に形成され、ＬＯＣＯＳ法により形成された絶縁膜と、
を具備し、
前記半導体基板と接する前記絶縁膜にはフッ素が導入されている。
【００２１】
前記絶縁膜は、素子領域を他の領域から分離する素子分離膜であり、前記素子領域には、ゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記半導体基板に形成され、ソース及びドレインとして機能する２つの不純物領域とが形成されていてもよい。
【００２２】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板に形成された孔又は溝と、
前記孔又は溝の内面に形成された熱酸化膜と、
前記孔又は溝に埋め込まれた絶縁膜と、
前記絶縁膜上に形成された導電膜と、
を具備し、前記半導体基板と接する前記熱酸化膜にはフッ素が導入されている。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の実施形態について説明する。図１及び図２は、本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、トレンチアイソレーション法により素子分離膜を形成することにより、素子領域を他の領域から分離する方法である。
【００２４】
まず、図１（Ａ）に示すように、シリコン基板１上に酸化シリコン膜２１をＣＶＤ法により形成し、さらに酸化シリコン膜２１上に、窒化シリコン膜２２をＣＶＤ法により形成する。次いで、窒化シリコン膜２２上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像する。これにより、窒化シリコン膜２２上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして窒化シリコン膜２２をエッチングする。これにより、窒化シリコン膜２２には、素子分離膜が埋め込まれる領域の上方に位置する開口部が形成される。その後、レジストパターンを除去する。
【００２５】
次いで、図１（Ｂ）に示すように、窒化シリコン膜２２をマスクとして、酸化シリコン膜２１及びシリコン基板１をエッチングする。これにより、シリコン基板１には、素子分離膜を埋め込むための溝１ａが形成される。
【００２６】
次いで、図１（Ｃ）に示すように、窒化シリコン膜２２をマスクとして、フッ素を含有するイオン（例えばＦイオン又はＦ２イオン）をシリコン基板１に注入する。このとき、イオンが溝１ａの側壁を形成するシリコン基板１にも打ち込まれるように、シリコン基板に対してイオンを斜めに注入する。これにより、溝１ａの内面を形成するシリコン基板１には、フッ素含有層１ｂが形成される。フッ素含有層１ｂの深さ方向の位置は、後述する熱酸化膜２ａとシリコン基板１の界面及び深さ方向におけるその周囲である。
【００２７】
次いで、図２（Ａ）に示すように、窒化シリコン膜２２をマスクとしてシリコン基板１を熱酸化する。ここではドライ酸化法を用いる。これにより、溝１ａの内面には、熱酸化膜２ａが形成され、溝１ａの角部が丸くなる。
【００２８】
このとき、熱酸化膜２ａのうち、シリコン基板１と接する部分及びその上では、フッ素含有層１ｂのフッ素とシリコンが反応してフッ化シリコンが形成される。フッ化シリコンは、酸化シリコンと比較して、共有結合性が小さく、イオン結合性が大きい。このため熱酸化膜２ａのうちシリコン基板１と接する部分は、従来と比べて膜密度が低くなり、柔軟性が高くなる。従って、溝１ａの角部（図中網掛けで示す部分）において、シリコン基板１と熱酸化膜２ａの界面で生じる応力は小さくなり、シリコン基板１に結晶欠陥が入ることが抑制される。
【００２９】
その後、図２（Ｂ）に示すように、溝１ａの中、及び窒化シリコン膜２２上を含む全面上に酸化シリコン膜２３を、高密度プラズマＣＶＤ法により形成する。
【００３０】
次いで、図２（Ｃ）に示すように、酸化シリコン膜２３をエッチバックし、さらに窒化シリコン膜２２上に位置する酸化シリコン膜２３を、ＣＭＰ法を用いて除去する。これにより、溝１ａには酸化シリコンからなる素子分離膜２が埋め込まれる。その後、図２（Ｂ）に示した窒化シリコン膜２２及び酸化シリコン膜２１を除去する。
【００３１】
以上、本発明の第１の実施形態によれば、溝１ａの底面及び側壁を形成するシリコン基板１にフッ素含有層１ｂを形成し、その後、熱酸化膜２ａを形成したため、熱酸化膜２ａのうち、シリコン基板１と接する部分では、酸化シリコンより膜密度が低く、柔軟性が高いフッ化シリコンが生成する。従って、従来と比べて、溝１ａの角部において熱酸化膜２ａとシリコン基板１の界面で生じる応力は小さくなり、溝１ａの角部に位置するシリコン基板１に結晶欠陥が入ることが抑制される。
【００３２】
また、熱酸化膜２ａの下にフッ素含有層１ｂが残っている。このため、その後の熱酸化工程（例えばゲート酸化膜を形成する工程）でフッ素含有層１ｂが熱酸化し、熱酸化膜２ａが厚くなっても、新たに熱酸化した部分ではフッ化シリコンも生成する。従って、後工程で生じる応力の増大が抑制され、溝１ａの角部に位置するシリコン基板１に結晶欠陥が入ることが抑制される。
【００３３】
このため、その後の工程で、素子領域にトランジスタ等の素子を形成した場合、形成された素子の歩留まりは高くなる。
【００３４】
図３の各図は、本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。本実施形態は、熱酸化膜２ａが形成された後、フッ素を含有するイオンをシリコン基板１に注入する点が、第１の実施形態と異なる。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３５】
まず、図３（Ａ）に示すように、シリコン基板１上に酸化シリコン膜２１及び窒化シリコン膜２２を形成し、さらに、窒化シリコン膜２２に開口部を形成する。これらの形成方法は、第１の実施形態と同一である。次いで、この開口部をマスクとして酸化シリコン膜２１及びシリコン基板１をエッチングする。これにより、シリコン基板１には溝１ａが形成される。
【００３６】
その後、図３（Ｂ）に示すように、窒化シリコン膜２２をマスクとしてシリコン基板１を熱酸化する。これにより、溝１ａには熱酸化膜２ａが形成される。
【００３７】
次いで、図３（Ｃ）に示すように、窒化シリコン膜２２をマスクとして、フッ素を含有するイオン（例えばＦイオン又はＦ２イオン）をシリコン基板１に注入することにより、フッ素含有層１ｂを形成する。フッ素含有層１ｂの深さ方向の位置は、熱酸化膜２ａのうちシリコン基板１と接する部分、及びシリコン基板１のうち熱酸化膜２と接する部分それぞれである。
【００３８】
次いで、図３（Ｄ）に示すように、溝１ａに素子分離膜２を埋め込む。素子分離膜２の埋め込み方法は、第１の実施形態と同一である。
【００３９】
以上、第２の実施形態によれば、熱酸化膜２ａのうちシリコン基板１と接する部分にフッ素含有層１ｂを形成したため、後の熱処理工程（例えばゲート酸化膜を形成する工程）において、熱酸化膜２ａのうちシリコン基板１と接する部分ではフッ化シリコンが生成する。従って、第１の実施形態と同様に、従来と比べて、溝１ａの角部（図３の各図中網掛けで示す部分）に生じる応力は小さくなり、溝１ａの角部において、シリコン基板１に結晶欠陥が入ることが抑制される。
【００４０】
また、熱酸化膜２ａの下にフッ素含有層１ｂが残っている。このため、その後の熱酸化工程（例えばゲート酸化膜を形成する工程）で熱酸化膜２ａが厚くなっても、新たに熱酸化した部分ではフッ化シリコンも生成する。従って、後工程で生じる応力の増大が抑制され、溝１ａの角部に位置するシリコン基板１に結晶欠陥が入ることが抑制される。
【００４１】
図４は、本発明の第３の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態は、素子領域にトランジスタを形成する方法である。
【００４２】
まず、図４（Ａ）に示すように、シリコン基板１に溝１ａ、フッ素含有層１ｂ、及び熱酸化膜２ａを形成し、さらに、溝１ａに素子分離膜２を埋め込む。これらの形成方法は、第１の実施形態と同一である。
【００４３】
次いで、シリコン基板１を熱酸化することにより、素子領域に熱酸化膜３ａを形成する。ここではウェット酸化法を用いる。このとき、酸化種である水が素子分離膜２を透過するため、熱酸化膜２ａの下に位置するフッ素含有層１ｂが酸化され、熱酸化膜２ａが厚くなる。このとき、新たに形成された熱酸化膜２ａでは、フッ化シリコンが生成しており、柔軟性が従来と比べて高くなる。このため、溝１ａの角部（図中網掛けで示す部分）に加わる応力の増加が抑制される。
【００４４】
その後、図４（Ｂ）に示すように、熱酸化膜３ａを除去する。
次いで、図４（Ｃ）に示すように、再びシリコン基板１を熱酸化することにより、素子領域に位置するゲート酸化膜３を形成する。ここではウェット酸化法を用いるため、熱酸化膜２ａの下に位置するフッ素含有層１ｂが酸化され、熱酸化膜２ａが厚くなる。このとき、新たに形成された熱酸化膜２ａでは、フッ化シリコンが生成しており、柔軟性が従来と比べて高くなる。このため、溝１ａのコーナー部分に加わる応力の増加が抑制される。
【００４５】
次いで、図４（Ｄ）に示すように、ゲート酸化膜３上にポリシリコン膜を形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３上にはゲート電極４が形成される。次いで、ゲート電極４及び素子分離膜２をマスクとしてシリコン基板１に不純物を導入する。これにより、シリコン基板１には低濃度不純物領域６ａ，６ｂが形成される。
【００４６】
次いで、ゲート電極４上を含む全面上に、酸化シリコン膜を形成し、この酸化シリコン膜をエッチバックする。これにより、ゲート電極４の側壁にはサイドウォール５が形成される。次いで、ゲート電極４、サイドウォール５、及び素子分離膜２をマスクとしてシリコン基板１に不純物を導入する。これにより、シリコン基板１には、ソース及びドレインとして機能する不純物領域７ａ，７ｂが形成される。このようにして、素子領域にはトランジスタが形成される。
【００４７】
以上、第３の実施形態によれば、ウェット酸化法を用いて、熱酸化膜３ａ、及びゲート酸化膜３それぞれを形成しているが、熱酸化膜２ａの下に位置するシリコン基板１には、フッ素含有層１ｂが形成されている。このため、酸化種である水が素子分離膜２を透過し、溝１ａを形成するシリコン基板１が追酸化されて熱酸化膜２ａが厚くなっても、新たに形成された熱酸化膜２ａには、フッ化シリコンが含まれている。従って、溝１ａのコーナー部分に加わる応力の増加が抑制される。
また、熱酸化膜２ａが形成される部分にフッ素を注入することにより、低密度な酸化膜が好ましい熱酸化膜２ａの膜密度を選択的に制御することができる。
【００４８】
図５及び図６は、第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置は、素子分離膜２がＬＯＣＯＳ法により形成される。以下、第３の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４９】
まず、図５（Ａ）に示すように、シリコン基板１上に酸化シリコン膜２１及び窒化シリコン膜２２を形成し、その後、窒化シリコン膜２２に開口部を形成する。これらの形成方法は、第３の実施形態と同一である。
【００５０】
次いで、図５（Ｂ）に示すように、窒化シリコン膜２２をマスクとして、シリコン基板１にフッ素を含有するイオン（例えばＦイオン又はＦ２イオン）を注入する。これにより、シリコン基板１にはフッ素含有層１ｂが形成される。フッ素含有層１ｂの深さ方向の位置は、後述する素子分離膜２とシリコン基板１の界面と重なる位置、及び深さ方向におけるその周囲である。
【００５１】
次いで、図５（Ｃ）に示すように、窒化シリコン膜２２をマスクとして、シリコン基板１を熱酸化する。これにより、シリコン基板１には素子分離膜２が形成される。素子分離膜２のうちシリコン基板１と接する部分は、フッ素含有層１ｂを熱酸化することにより形成される。従って、素子分離膜２のうちシリコン基板１と接する部分は、フッ化シリコンを含んでおり、従来と比べて柔軟性が高い。従って、素子分離膜２の端部に接するシリコン基板１（図中網掛けでしめす部分）に生じる応力は、従来と比べて小さくなる。
【００５２】
その後、図６（Ａ）に示すように、窒化シリコン膜２２及び酸化シリコン膜２１を除去する。次いで、素子分離膜２をマスクとしてシリコン基板１を熱酸化し、素子領域に位置する熱酸化膜（図示せず）を形成する。その後、熱酸化膜を除去する。
次いで、シリコン基板１を再び熱酸化することにより、素子領域に位置するゲート酸化膜３を形成する。
【００５３】
上記した熱酸化膜、及びゲート酸化膜３それぞれを形成するときには、ウェット酸化法が用いられる。このため、酸化種である水が、素子分離膜２の中を透過し、素子分離膜２の下に位置するフッ素含有層１ｂが熱酸化され、素子分離膜２が厚くなる。しかし、新たに形成された素子分離膜２は、フッ化シリコンを含有するため、柔軟性が高い。従って、素子分離膜２の端部とシリコン基板１の界面に生じる応力の増加が抑制される。
【００５４】
その後、図６（Ｂ）に示すように、ゲート電極４、低濃度不純物領域６ａ，６ｂ、サイドウォール５、及び不純物領域７ａ，７ｂを形成する。これらの形成方法は、第３の実施形態と同一である。
【００５５】
以上、第４の実施形態によれば、素子分離膜２はＬＯＣＯＳ法により形成されているが、素子分離膜２のうちシリコン基板１と接する部分、及びシリコン基板１のうち素子分離膜２と接する部分それぞれには、フッ素含有層が形成されている。従って、素子分離膜２とシリコン基板１の界面に生じる応力は、従来と比べて小さくなる。また、ゲート酸化膜３等を形成するときに、素子分離膜２は厚くなるが、この際、素子分離膜２とシリコン基板１の界面で生じる応力の増加が抑制される。
【００５６】
図７は、第５の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態では、シリコン基板１に容量素子が形成される。
【００５７】
まず、図７（Ａ）に示すように、シリコン基板１上に酸化シリコン膜２１を形成し、さらに酸化シリコン膜２１上に窒化シリコン膜２２を形成する。次いで、窒化シリコン膜２２に開口部を形成する。次いで、窒化シリコン膜２２をマスクとして、酸化シリコン膜２１及びシリコン基板１をエッチングする。これにより、シリコン基板１には、孔又は溝１０ａが形成される。
【００５８】
次いで、窒化シリコン膜２２をマスクとして、孔又は溝１０ａの内面を形成するシリコン基板１に、フッ素を含有するイオン（例えばＦイオン又はＦ２イオン）を注入し、フッ素含有層１ｂを形成する。フッ素含有層１ｂは、後述する熱酸化膜１２ａと重なる位置に形成される。
【００５９】
次いで、図７（Ｂ）に示すように、窒化シリコン膜２２をマスクとして、シリコン基板１を熱酸化する。これにより、孔又は溝１０ａの内面には、熱酸化膜１２ａが形成される。熱酸化膜１２ａは、フッ素含有層１ｂを熱酸化することにより形成されるため、熱酸化膜１２ａにはフッ化シリコンが含有される。従って、孔又は溝１０ａの角部において、シリコン基板１と熱酸化膜１２ａの界面に生じる応力が緩和する。
【００６０】
その後、図７（Ｃ）に示すように、孔又は溝１０ａ内、ならびに窒化シリコン膜２２上を含む全面上に酸化シリコン膜１２をＣＶＤ法により形成し、その後、窒化シリコン膜２２上に位置する酸化シリコン膜１２、窒化シリコン膜２２、及び酸化シリコン膜２１それぞれを除去する。
【００６１】
その後、図７（Ｄ）に示すように、孔又は溝１０ａ内に埋め込まれた酸化シリコン膜１２上を含む全面上に、ポリシリコン膜を形成し、その後、このポリシリコン膜をパターニングする。これにより、孔又は溝１０ａ内に埋め込まれた酸化シリコン膜１２上には、ポリシリコン電極１３が形成される。このようにして、シリコン基板１には容量素子が形成される。
【００６２】
以上、本実施形態によれば、孔又は溝１０ａの底面及び側壁に位置する熱酸化膜１２ａにはフッ化シリコンが含有される。従って、孔又は溝１０ａの角部では、シリコン基板１と熱酸化膜１２ａの界面に生じる応力が緩和する。従って、熱酸化膜１２ａの周囲に位置するシリコン基板１では結晶欠陥の発生が抑制される。
【００６３】
なお、本実施形態において、孔又は溝１０ａを形成した後、窒化シリコン膜２２をマスクとしてシリコン基板１を熱酸化することにより熱酸化膜１２ａを形成し、その後、窒化シリコン膜２２をマスクとしてフッ素を含有するイオンを注入することにより、フッ素含有層１ｂを形成してもよい。このようにすると、後工程で熱処理が行われることにより、熱酸化膜１２ａではフッ化シリコンが生成するため、上記した効果を得ることができる。
【００６４】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００６５】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】（Ａ）は図１（Ｃ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図３】（Ａ）は第２の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図、（Ｄ）は（Ｃ）の次の工程を説明する為の断面図。
【図４】（Ａ）は第３の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図、（Ｄ）は（Ｃ）の次の工程を説明する為の断面図。
【図５】（Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図６】（Ａ）は図５（Ｃ）の次の工程を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。
【図７】（Ａ）は第５の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図、（Ｄ）は（Ｃ）の次の工程を説明する為の断面図。
【図８】第１の従来例に係る半導体装置の構造を説明する為の断面図。
【図９】第２の従来例に係る半導体装置の構造を説明する為の断面図。
【符号の説明】
【００６６】
１，１０１…シリコン基板、１ａ，１０１ａ…溝、１ｂ…フッ素含有層、２，１０２…素子分離膜、２…素子分離膜、２ａ，３ａ，１２ａ，１０１ｂ…熱酸化膜、３，１０３…ゲート酸化膜、４，１０４…ゲート電極、５，１０５…サイドウォール、６ａ，６ｂ，１０６ａ，１０６ｂ…低濃度不純物領域、７ａ，７ｂ，１０７ａ，１０７ｂ…不純物領域、１０ａ…孔又は溝、１２，２１，２３…酸化シリコン膜、１３…ポリシリコン電極、２２…窒化シリコン膜
【図１】
2006202875.tif 000003
【図２】
2006202875.tif 000004
【図３】
2006202875.tif 000005
【図４】
2006202875.tif 000006
【図５】
2006202875.tif 000007
【図６】
2006202875.tif 000008
【図７】
2006202875.tif 000009
【図８】
2006202875.tif 000010
【図９】
2006202875.tif 000011