(57)【要約】      （修正有）【課題】  表面チャネリング現象を防止するためのチャンネルストップの形成に余分のマスキング構成を要しないトレンチ型ＭＯＳＦＥＴの構造を提供する。【解決手段】  トランジスタ周縁沿いまたは半導体ダイのエッジ沿いのターミネーションに新規な構成を備える。図２において、導電性ゲ−ト電極６４を充填したトレンチ６４を含む縦型ＭＯＳＦＥＴの能動部１４とチャンネルストップ用ターミネーション領域にトレンチ４０、酸化物絶縁層４２、および導電性充填物４４とからなるチャネルストップ構造とその導電性充填物４４の一部が基板１２の主表面を覆うように延びる導電性フィールドプレート２６とを設けたパワーＭＯＳＦＥＴ。【選択図】  図２
2006261690.tif 000002
【特許請求の範囲】
【請求項１】
一つの主表面を有する基板に形成され、能動部とその能動部の周縁にターミネーション部とを有する半導体デバイスにおいて、
前記能動部が、
前記基板内に形成した少なくとも一つの不純物拡散領域と、
前記不純物拡散領域内の前記基板に形成され内部に導電性電極を形成した少な  くとも一つのトレンチとを含み、
前記ターミネーション部が、
前記基板内に形成され前記基板と同一の導電型で異なる拡散不純物濃度を有す  るチャンネルストップ構造を含み、
前記少なくとも一つのトレンチがゲート絶縁層で覆われており、前記少なくとも一つのトレンチと前記チャンネルストップ構造との間の前記主表面の一部を覆うフィールド酸化物絶縁層をさらに含み、前記フィールド酸化物絶縁層の膜厚がゲート絶縁層よりも大きく、前記チャンネルストップ構造が前記フィールド酸化物層の横方向エッジから前記基板のエッジに延びている半導体デバイス。
【請求項２】
前記少なくとも一つのトレンチがゲート絶縁層に覆われており、前記少なくとも一つのトレンチと前記チャンネルストップ構造との間の前記主表面の一部を覆うフィールド酸化物絶縁層をさらに含み、そのフィールド酸化物層の膜厚が前記ゲート絶縁層よりも大きく、前記チャンネルストップ構造が前記フィールド酸化物層の横方向エッジに延びている請求項１記載のデバイス。
【請求項３】
前記チャンネルストップ構造の前記不純物拡散領域の不純物濃度が前記基板の横方向隣接部分よりも高い請求項１記載のデバイス。
【請求項４】
前記ターミネーション部分が、前記基板の前記主表面を覆うとともに前記チャンネルストップ構造の不純物拡散領域を覆って配置された導電性フィールドプレートをさらに含む請求項１記載のデバイス。
【請求項５】
前記フィールドプレートが不純物拡散ずみの多結晶シリコンから成る請求項４記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はトランジスタに関し、とくにパワーＭＯＳＦＥＴのターミネーション構造に関する。
【背景技術】
【０００２】
トレンチ構造のＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）は半導体基板内のトレンチに形成したゲート電極を備える周知の型のトランジスタである。ＭＯＳＦＥＴはＰチャンネル型かＮチャンネル型かのどちらかである。Ｐチャンネル型ＭＯＳＦＥＴではとくに、チャネリングという現象が生ずる。チャネリングはこの種デバイスを試験する際に用いられる比較的高温度のバーンインでデバイスが漏洩を生じやすくなって起こる。すなわち、ゲート領域とソース領域との間の電圧（ＶＧＳ）が零になっても電流の流れを生じさせる小さいチャンネルが形成されるのである。ＭＯＳＦＥＴをオフにしようとしてＶＧＳを零にしても、低電流が流れ続けてトランジスタの特性を変化させ、トランジスタをオンにしてトランジスタを使用不可能にし無駄な電力消費を生ずるので不都合である。
【０００３】
チャネリングは酸化膜およびその直下の基板上面部分の中の固定の電荷の量に左右される。この種の固定電荷は酸化工程で空乏化される。しかし、この空乏化が反転（チャネリング）を可能にする。
【０００４】
バーンイン温度を高くすると、トランジスタのエッジを覆っている酸化物層の中の電荷を動かしてチャネリングをさらに悪化させると考えられる。これは酸化工程中に基板主表面からホウ素が分離することに起因するものであり、このホウ素が原因で基板主表面のＰ型電荷が少なくなるのである。低濃度不純物拡散を受けたＰ型表面は、そのＰ型表面を覆う誘電体（大部分は二酸化シリコン）中の正電荷によってＮ型表面に反転する。したがって、Ｎ型「表皮層」がダイの各エッジのスクライブ線に延びる形で形成される。この高抵抗（導電性）表皮層のスクライブエッジに至る通路がチャネリング効果を生じ、この効果は単結晶基板でもエピタキシャル層基板でも起こる。ホウ素をドーパントとした場合にこれが問題になることが判った。
【０００５】
この種のチャネリングは低電圧動作のＰチャンネルトランジスタでは一般に問題にならないが、３０ボルト以上、とくに６０ボルト以上の高電圧で動作するＰチャンネルトランジスタでは問題になる。基板上部におけるホウ素空乏化効果は高電圧トランジスタ、すなわち高いエピタキシャル層抵抗率を通常有する高電圧トランジスタにおいて大きくなる。低抵抗率エピタキシャル層は高電圧デバイスでなく低電圧ＰチャンネルＤＭＯＳデバイスで用いられるので、低電圧デバイスは高電圧デバイスよりもチャネリングを生じにくい。すなわち、チャネリングは主としてパワー（高電圧）トランジスタの問題である。
【０００６】
図１はＰ＋拡散した基板下部１０と例えばエピタキシャル層で形成されるＰ−拡散した基板上部１２とを有する従来技術のＭＯＳＦＥＴのターミネーション（周縁）部を示す。すなわち、図１はトランジスタのターミネーション部だけを示したものである。導電性ゲート電極を保持する他のトレンチ、ソース領域、本体領域、およびそれらと関連するメタライズ層などのトランジスタの能動部分は図示してないが、それらはいずれも従来技術による構成と同じである。エピタキシャル層１２の中にＮ＋拡散層１４を形成し、その層１４の中に形成したトレンチ１６の内壁に絶縁ゲート酸化物層１８および多結晶シリコンの導電性指状ゲート電極２０を形成する。この導電性指状ゲート電極２０の一部はエピタキシャル層１２の主表面から外に出ている。
【０００７】
薄いゲート酸化物層２４でエピタキシャル層１２の主表面の大部分を絶縁し、その主表面の一部を膜厚の大きいフィールド酸化物層２２で絶縁している。金属コンタクト２８が基板領域１４とのコンタクトを形成する。トランジスタ全体を覆って不活性化（ＢＰＳＧ）層３０を形成する。この集積回路基板のターミネーション領域（エッジ）を覆うようにスクライブ線３８、すなわちこの図における基板の右端部を画するスクライブ線に達する多結晶シリコンフィールドプレート２６を設ける。
【０００８】
この構成におけるチャンネルストップ効果はフィールドプレート２６によるものだけであり、これだけでは、ゲート酸化物の膜厚が大きい場合やエピタキシャル層抵抗率の大きい高電圧デバイスの場合などに不十分であることが判った。
【０００９】
この問題はすでに認識され、プレーナ（トレンチなしの）ＭＯＳＦＥＴについては解決策が開発されている。その解決策によると、各集積回路基板のエッジ（各トランジスタの周囲の）に、不純物拡散した領域（図示してない）を含むターミネーション構造を形成する。このエッジターミネーションは、ＮチャンネルトランジスタのためのＮ+ 拡散したチャンネルストップ領域（またはＰチャンネルトランジスタのためのＰ拡散したチャンネルストップ領域）を形成するために、余分のマスク工程を要する。集積回路ダイのエッジ沿いに形成した拡散領域から成るこのチャンネルストップ構造は、余分のＰ型ドーパントの供給によるＰ型ドーパント空乏化の解消によりチャネリング現象を防止するものとして知られている。
【００１０】
この拡散領域チャンネルストップはプレーナトランジスタには有効であるが、チャンネルストップ領域をまず画し、次にその領域を実際に形成するのに、余分のマスク工程および余分のイオン打込み工程を要するので、かなり不利である。すなわち、それだけコストが上昇するからである。
【００１１】
【特許文献１】特開平６−９７４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、主プロセスの流れ以外の余分の工程を実質的に必要としないトレンチ型ＭＯＳＦＥＴ用のチャンネルストップが必要とされる。
【課題を解決するための手段】
【００１３】
この発明によると、トレンチ型ＭＯＳＦＥＴ用のチャンネルストップ領域を形成できる。このチャンネルストップ領域の形成は余分のマスク形成工程を必要としない。この発明による第１の型のチャンネルストップでは、能動領域形成用のマスク工程のあと全面的ホウ素イオン打込みを行って、半導体デバイス能動部の周縁部沿いにＰ拡散領域を形成する。この拡散領域が有効なチャンネルストップとなる。このチャンネルストップを覆って、ターミネーション領域機能強化のための拡散ずみの多結晶シリコンなどによるフィールドプレートを形成する。このチャンネルストップ領域は上記フィールド酸化物層をマスクとするイオン打込みによって形成するので余分のマスク工程は不要である。
【００１４】
また、この発明によると、トランジスタのターミネーション領域におけるチャンネルストップの形成は、そのターミネーション領域にトレンチを形成し、そのトレンチに絶縁層を形成し、そのトレンチを導電性材料で充填することによっても行うことができる。この付加的トレンチはトランジスタ能動部のトレンチ型ゲート電極の形成と同じ工程で形成され、半導体デバイスの周縁部で有効なチャンネルストップを提供する。トレンチ内のゲート酸化膜は基板主表面上に形成したフィールド酸化物層よりも薄いので、トレンチ側壁のシリコン表面における不純物濃度は基板主表面のそれよりも高い。
【００１５】
もう一つの実施例では、上述のトレンチ型チャンネルストップとマスクなしイオン打込みによるチャンネルストップとを組み合わせて用い、チャネリング防止効果を最大にしている。
【００１６】
さらにもう一つの実施例においては、トレンチ型チャンネルストップのトレンチをダイのエッジに達するように形成する。ウェーハからダイをスクライブにより切り分ける際に上記チャンネルストップがトランジスタのドレイン領域に短絡するので、チャンネルストップ効果がさらに高まる。二つ以上のトレンチ型チャンネルストップを設けることもできる。
【発明の効果】
【００１７】
性能を確保し製造工程を単純化できるパワーＭＯＳＦＥＴが得られる。
【発明を実施するための最良の形態】
【００１８】
図２は図１の従来技術のＭＯＳＦＥＴと同じ構成要素を有するＭＯＳＦＥＴの断面図を示し、それら共通の構成要素には図１と同じ参照数字が付けてある。図２の左側には、ゲート酸化膜６６を表面に形成し通常多結晶シリコンから成る導電性ゲート電極６８を充填したトレンチ６４を含むトランジスタの能動部が示してある。トレンチ６４の上部近傍およびエピタキシャル層１２の上部にはＰ＋拡散したソース領域７２があり、この領域７２に対してはソースメタライズ層２８、すなわちＮ＋拡散領域１４にもコンタクトとして作用するメタライズ層２８がコンタクトを形成する。領域１４は領域７２の直下にＮ拡散領域を含む。この実施例から理解されるとおり、指状ゲートメタライズ層２８はトランジスタの能動部を囲んで指状ゲート領域との間にコンタクトを形成する拡散ずみ多結晶シリコン２０に接続される。この図には、多結晶シリコン層２０ａの他の部分、ＢＰＳＧ層３０ａ、３０ｂ、３０ｄおよび３０ｅやソース基板間コンタクト２８および領域１４との間のコンタクト２８ｂなども示してある。図の右端には、スクライブ線３８が示してある。
【００１９】
この発明による図２のＭＯＳＦＥＴには、もっとも重要な素子として、トランジスタのターミネーション領域（図の右側）にトレンチ４０が形成してある。トレンチ４０の中には薄いゲート酸化物絶縁層４２が形成され、拡散ずみの多結晶シリコンから成る導電性充填物４４が配置され、その充填物の一部は基板１２の主表面を覆うように延びて導電性フィールドプレート２６を形成している。この構成でダイ（ＩＣチップまたは個別コンポーネント）のエッジ（周縁）におけるチャンネルストップを形成する。
【００２０】
上述の構造から容易に理解されるとおり、トレンチ４０とこれに付随する構成部分４２および４４は能動部トレンチ１６、絶縁層１８およびゲート電極２０の形成と同じ工程でそれぞれ形成される。したがって、ターミネーション領域のトレンチの形成には余分のマスク工程その他の工程は不要であり、このターミネーション構造は慣用の加工プロセスに完全に適合する。チャンネルストップ構造４０、４２および４４はチャネリング効果を中断させ、同効果を抑制または除去する。この作用の達成には、ゲート酸化物層２４の一部を形成しトレンチ４０の側壁を覆う絶縁酸化物薄膜４２がフィールド酸化物層よりもずっと薄いことが寄与している。エピタキシャル層１２の上部から酸化物層４０へのホウ素イオンの空乏化がフィールド酸化膜層２２への空乏化よりも少ない方が、トレンチ４０近傍のエピタキシャル層１２中のホウ素イオンの拡散濃度を十分高くし、チャネリングを防止するのに有利である。
【００２１】
図２に示したトレンチ型チャンネルストップは、チャネリング効果の原因となるキャリアをトレンチ４０の側壁沿いに基板深く浸入させ、図１の従来技術による構成におけるようなエピタキシャル層１２の表面沿いの流れだけに留まらせることはない。これによってトレンチ沿いのキャリア通路が長くなり、チャネリングを抑止するので有利である。また、チャネリング効果を生ずるキャリアについての基板有効表面はトレンチ４０の側壁沿いにある。この有効表面はフィールド酸化膜形成時の酸化工程にかけられないので、エピタキシャル層１２の主表面ほどには諸工程を経ることがなく比較的「新鮮」な状態に留まる。したがって、トレンチ４０の側壁沿いのＰ型イオンの濃度は比較的高く、チャネリング効果をさらに抑制する。
【００２２】
トレンチ４０はエッジ３８から通常約１０ミクロン程度の特定プロセスデザインルールによる所要距離を隔てて設ける。多結晶シリコンプレート２６は「スクライバ通路」エッジ３８経由でドレイン領域（基板１０）に短絡するのが有利である。
【００２３】
もう一つの実施例ではターミネーション領域に導電性多結晶シリコンでそれぞれ充填した多数のチャンネルストップ用トレンチを設けてチャンネルストップ効果を強める。
【００２４】
この発明によるもう一つのチャンネルストップ構造を図３に示す。この図においても、図１および図２と共通な構成要素は同じ参照数字を付けて示す。図３の構成にはトレンチはなく、その代わり、ターミネーション領域に形成したＰ拡散領域とこれを覆う多結晶フィールドプレート２６とによって構成されるマスクなし拡散チャンネルストップ領域５０によりチャンネルストップを形成する。このチャンネルストップ領域５０は、マスク工程なしで、ＬＯＣＯＳ領域またはマスクによりパターニングした領域であるフィールド酸化物領域２２の形成のあと全面的ドーパント（ホウ素）イオン打込みにより形成するのが有利である。通常ホウ素のイオン打込みによるこのＰ型拡散領域５０はＰ型イオンの表面濃度を増加させ、その上を覆う酸化物層の形成に起因するイオンの損失を補償する。ホウ素の照射量レベルは通常５Ｅ１１乃至２Ｅ１２／ｃｍ２である。これは、チャンネルストップ領域５０をエピタキシャル層１２の主表面近傍のみに形成することを狙っているので、低エネルギー照射量である。
【００２５】
これは全面的イオン打込みであってエピタキシャル層１２の主表面全体に及ぶが、能動部１４に対する悪影響はない。すなわち、Ｐ−拡散は領域１４中のＮ型ドーパント濃度がずっと高いことによって効果帳消しになるからである。領域５０に対するＰ型打込みイオンの照射エネルギーレベルの上限値は領域１４のＮ型ドーパントの照射レベルの半分である（しかし、これは限定的でない）。（打込みイオンの照射エネルギーレベルの例を挙げると、領域５０については５Ｅ１１、領域１４については２Ｅ１３である）。チャンネルストップ埋込み層５０の通常の幅は１．０ミクロン（μｍ）よりも大きく、通常の深さは０．１ミクロンよりも大きい。フィールドプレートの通常の厚みは１０乃至２０ミクロンである。  この発明による上述の方法および構造はＭＯＳＦＥＴに限られず、バイポーラトランジスタ、ＩＧＢＴおよびチャネリングが問題になる通常３０ボルト以上の高電圧領域で動作するそれら以外のデバイスにも適合する。
【００２６】
図４はＰ拡散したチャンネルストップ領域５０とトレンチ型チャンネルストップ４０とを一つのデバイス中で組み合わせた構成を示す。この組合せによるとチャネリングが解消されることが見出された。この実施例の場合は、通常領域５０をトレンチ１６および４０の形成前に埋込み形成して、トレンチ４０が既に形成ずみのＰ拡散チャンネルストップ領域５０を貫通して下向きに延びるようにする。図３に示すとおり、領域５０の全面的ホウ素打込みは領域１４形成のためのＮ型打込みの前に行う。
【００２７】
図５はこの発明による半導体ウェーハの一部の平面図を示す。この図には各々が少なくとも一つのＭＯＳＦＥＴ（図示せず）を含む四つのダイ６０ａ、６０ｂ、６０ｃおよび６０ｄ（ウェーハからのスクライブ切分け前）が示してある（これらＭＯＳＦＥＴの各々が実際には互いに接続された多数のトランジスタセルで通常構成されることが理解されよう。なお、上記ダイの各々は個別のＭＯＳＦＥＴでもＩＣ上のＭＯＳＦＥＴでもよい）。
【００２８】
ダイ６０ａについてはそれぞれ４０ａで表示されダイ６０ａの周縁部沿いに設けられた四つのトレンチセグメントが示してある。これらトレンチセグメント４０ａは図２または図４のトレンチ４０に対応する（この図はスクライブ線に対するチャンネルストップトレンチの位置を示すことだけを目的とするものであるから、上記以外の構成素子は示してない）。スクライブ線はスクライブ通路３８ａおよび３８ｂで画され、それら二つだけが図示してある。図示の構造から明らかなとおり、四つのダイ６０ａ、６０ｂ、６０ｃおよび６０ｄの各々のトレンチセグメント４０ａ、４０ｂ、４０ｃおよび４０ｄはスクライブ通路３８ａおよび３８ｂのエッジのすぐ内側に形成し、それらトレンチが図示のとおりダイの角部でスクライブ通路を横断するようにする。トレンチがこのようにスクライブ通路を横断することによってチャンネルストップトレンチ内の導電性部材（例えば図２の４４）がスクライブ線でドレイン領域に確実に短絡されるようにする。図５のトレンチセグメント４０ａ、４０ｂ、４０ｃおよび４０ｄは長方形を成すように図示してあるが、これは必須でなく、この発明による他のトレンチ構成も使えることが理解されよう。すなわち、これらトランジスタは八角形、十角形、円形、直線状など任意の形状をとり得る。
【００２９】
この発明による上述の構成の製造は慣用のプロセスにより容易に行い得ることが理解されよう。図２に示したトレンチ型チャンネルの形成はこの明細書には詳述しない。上述のとおり、トレンチ４０、トレンチ絶縁用被膜４２、導電性トレンチ充填体４４および構成部分１６、１８および２０の形成は、トランジスタ能動部内の対応素子の形成のための一連の工程に含まれ、関連のマスクを構成部分４０、４２および４４を画するように適合させるだけですむ。したがって、トレンチ型チャンネルストップの製造についてもこれ以上は詳述しない。
【００３０】
図３および図４に示した埋込みＰ拡散チャンネルストップ領域５０の製造方法の一つを次に述べる。このような構成はこの発明によりこれ以外の方法でも形成できることを理解されたい。また、トランジスタの対応能動部分の形成のための対応の工程は、慣用の工程により下記工程と並行して進め得るので詳述しない。
【００３１】
図６ａから始めると、慣用のＰ＋拡散した基板１０の表面にＰ−拡散したエピタキシャル層１２を形成する（図６ａもそれ以外の図も縮尺に忠実に従っていない）。
【００３２】
図６ｂにおいて、慣用のフィールド酸化物ＬＯＣＯＳマスク層５８を形成し、エピタキシャル層１２の主表面をパターニングする。次に、図６ｃにおいてマスク５８のない部位でのシリコンの局部酸化によりフィールド酸化物層を成長させ、次にマスク５８を除去する。フィールド酸化物層２２を、エピタキシャル層１２の表面全体に成長させ、マスクを施したのちマスクのない部分をエッチングで除去して形成することもできることが理解されよう。
【００３３】
図６ｄにおいて、上述のとおり、照射量５Ｅ１１乃至２Ｅ１２／ｃｍ２で領域５０の全面的ホウ素イオン打込みを行い、それによってＰ拡散した領域５０ｂをも形成する。領域５０および５０ｂは相対的に低濃度で拡散した領域である。これら領域は約０．１ミクロン以上の深さまで形成される。
【００３４】
次に図６ｅにおいて慣用のマスク層６０を形成し、これによってＮ＋拡散の本体領域１８を画し、この領域にイオン打込みおよび埋込みを施してＮ＋拡散領域１４を形成する。この領域１４は相対的に高いＮ＋不純物濃度を有し、したがって、領域５０ｂ、すなわちこの段階では実効的にすでに消滅している領域５０ｂのＰ拡散を帳消しにする。次にマスク層６０を慣用的手法により除去する。
【００３５】
次に図６ｆにおいて、マスク工程（図示してない）および慣用のトレンチ１６形成のためのエッチング工程により、トレンチ１６を従来技術により形成する。これら以外の工程、すなわち図３に示したゲート酸化物層１８、拡散ずみの多結晶シリコン層２０および２６、金属層２８、および覆いとなるＢＰＳＧ層３０などの形成のための工程はいずれも慣用技術によることができるので図示してない。
【００３６】
図３または図４に示した構造を形成するための代替的工程（図示してない）は次のとおりである。
【００３７】
１．表面にエピタキシャル層１２を形成した基板１０から始めて、そのエピタキシャル層１２の主表面にマスク層を形成し、Ｎ＋領域１４を画するようにそのマスク層をパターニングする。
【００３８】
２．領域１４形成のためにＮ＋イオン打込みを行う。
【００３９】
３．Ｎ＋イオンを拡散し、同時に膜厚の大きいフィールド酸化物膜を成長させる（これはＬＯＣＯＳ工程ではない）。
【００４０】
４．トランジスタの能動部分を画するようにマスク層を形成し、このマスク層をパターニングし、上記膜厚の大きいフィールド酸化膜をそのパターニングしたマスク層を通じて選択的にエッチングして除去する。
【００４１】
５．Ｐ拡散のための全面的イオン打込みを行い、Ｐ拡散領域５０を形成する。
【００４２】
６．前記主表面を覆って硬いマスク層を形成し、このマスク層をパターニングしてトレンチの位置を画する。次に、慣用技術によるエッチングによりトレンチを形成する。
【００４３】
７．最後にゲート酸化物層、多結晶シリコン導電性層、ＢＰＳＧ層およびメタライズ層を形成しパターニングする。
【００４４】
上述の説明は例示のためのものであって限定的なものではなく、記載した構造にも方法にも種々の変形が可能であることは当業者に明らかであり、それら変形は特許請求の範囲の請求項の範囲内に含めることを意図するものである。
【産業上の利用可能性】
【００４５】
費用効率の高いパワーＭＯＳＦＥＴの製造を可能にする。
【図面の簡単な説明】
【００４６】
【図１】従来技術によるＭＯＳＦＥＴのターミネーション部分の断面図。
【図２】トレンチ型チャンネルストップを有するＭＯＳＦＥＴの断面図。
【図３】拡散によるチャンネルストップを有するＭＯＳＦＥＴの断面図。
【図４】トレンチ型チャンネルストップおよび拡散によるチャンネルストップの両方を備えるＭＯＳＦＥＴの断面図。
【図５】トレンチパターンを有するウェーハの中のいくつかの半導体ダイの平面図。
【図６ａ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【図６ｂ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【図６ｃ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【図６ｄ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【図６ｅ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【図６ｆ】図３の構造のターミネーション領域の製造プロセスを示す工程図。
【符号の説明】
【００４７】
１０    Ｐ＋拡散基板下部
１２    Ｐ−拡散基板上部
１４    Ｎ＋拡散領域
１６，４０    トレンチ
１８，２４，４２    絶縁ゲート酸化物膜
２０，４４    指状導電性多結晶シリコン層
２２    フィールド酸化膜
２６    多結晶シリコンフィールドプレート
２８    コンタクト用メタライズ層
３０    ＢＰＳＧ（不活性化）層
３８    スクライブ線
５０    拡散によるチャンネルストップ領域
５８    マスク層
６０    半導体ダイ
【図１】
2006261690.tif 000003
【図２】
2006261690.tif 000004
【図３】
2006261690.tif 000005
【図４】
2006261690.tif 000006
【図５】
2006261690.tif 000007
【図６ａ】
2006261690.tif 000008
【図６ｂ】
2006261690.tif 000009
【図６ｃ】
2006261690.tif 000010
【図６ｄ】
2006261690.tif 000011
【図６ｅ】
2006261690.tif 000012
【図６ｆ】
2006261690.tif 000013